Fitter report for stx_4_1ch
Wed May 29 21:18:30 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. GXB Receiver Summary
 18. GXB Receiver Channel
 19. GXB Transmitter Summary
 20. GXB Transmitter Channel
 21. GXB Transmitter PLL
 22. GXB Central Clock Divider
 23. GXB Core Clock Summary
 24. GXB PLL to Transmitter Skew
 25. I/O Assignment Warnings
 26. Fitter Resource Utilization by Entity
 27. Delay Chain Summary
 28. Pad To Core Delay Chain Fanout
 29. Control Signals
 30. Global & Other Fast Signals
 31. Fitter RAM Summary
 32. Routing Usage Summary
 33. LAB Logic Elements
 34. LAB-wide Signals
 35. LAB Signals Sourced
 36. LAB Signals Sourced Out
 37. LAB Distinct Inputs
 38. I/O Rules Summary
 39. I/O Rules Details
 40. I/O Rules Matrix
 41. Fitter Device Options
 42. Operating Settings and Conditions
 43. Estimated Delay Added for Hold Timing Summary
 44. Estimated Delay Added for Hold Timing Details
 45. Fitter Messages
 46. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; Fitter Summary                                                                      ;
+-----------------------------------+-------------------------------------------------+
; Fitter Status                     ; Successful - Wed May 29 21:18:30 2019           ;
; Quartus Prime Version             ; 18.1.0 Build 625 09/12/2018 SJ Standard Edition ;
; Revision Name                     ; stx_4_1ch                                       ;
; Top-level Entity Name             ; XCVR_TOP                                        ;
; Family                            ; Arria II GX                                     ;
; Device                            ; EP2AGX95EF29I3                                  ;
; Timing Models                     ; Final                                           ;
; Logic utilization                 ; 4 %                                             ;
;     Combinational ALUTs           ; 1,732 / 74,940 ( 2 % )                          ;
;     Memory ALUTs                  ; 0 / 37,470 ( 0 % )                              ;
;     Dedicated logic registers     ; 2,801 / 74,940 ( 4 % )                          ;
; Total registers                   ; 2801                                            ;
; Total pins                        ; 72 / 432 ( 17 % )                               ;
; Total virtual pins                ; 0                                               ;
; Total block memory bits           ; 87,040 / 5,640,192 ( 2 % )                      ;
; DSP block 18-bit elements         ; 0 / 448 ( 0 % )                                 ;
; Total GXB Receiver Channel PCS    ; 1 / 12 ( 8 % )                                  ;
; Total GXB Receiver Channel PMA    ; 1 / 12 ( 8 % )                                  ;
; Total GXB Transmitter Channel PCS ; 1 / 12 ( 8 % )                                  ;
; Total GXB Transmitter Channel PMA ; 1 / 12 ( 8 % )                                  ;
; Total PLLs                        ; 0 / 6 ( 0 % )                                   ;
; Total DLLs                        ; 0 / 2 ( 0 % )                                   ;
+-----------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP2AGX95EF29I3                        ;                                       ;
; Minimum Core Junction Temperature                                  ; -40                                   ;                                       ;
; Maximum Core Junction Temperature                                  ; 100                                   ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                          ; Off                                   ; Off                                   ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_40MHz                            ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.06        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.0%      ;
;     Processor 3            ;   1.9%      ;
;     Processor 4            ;   1.8%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                  ;
+--------------+----------------+--------------+----------------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To           ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+----------------------+---------------+----------------+
; Location     ;                ;              ; RX_ser_bank[0][1]    ; PIN_G27       ; QSF Assignment ;
; Location     ;                ;              ; RX_ser_bank[0][1](n) ; PIN_G28       ; QSF Assignment ;
; Location     ;                ;              ; RX_ser_bank[0][2]    ; PIN_C27       ; QSF Assignment ;
; Location     ;                ;              ; RX_ser_bank[0][2](n) ; PIN_C28       ; QSF Assignment ;
; Location     ;                ;              ; RX_ser_bank[0][3]    ; PIN_B24       ; QSF Assignment ;
; Location     ;                ;              ; RX_ser_bank[0][3](n) ; PIN_A24       ; QSF Assignment ;
; Location     ;                ;              ; TX_ser_bnak[0][1]    ; PIN_F25       ; QSF Assignment ;
; Location     ;                ;              ; TX_ser_bnak[0][1](n) ; PIN_F26       ; QSF Assignment ;
; Location     ;                ;              ; TX_ser_bnak[0][2]    ; PIN_B26       ; QSF Assignment ;
; Location     ;                ;              ; TX_ser_bnak[0][2](n) ; PIN_A26       ; QSF Assignment ;
; Location     ;                ;              ; TX_ser_bnak[0][3]    ; PIN_D23       ; QSF Assignment ;
; Location     ;                ;              ; TX_ser_bnak[0][3](n) ; PIN_C23       ; QSF Assignment ;
; I/O Standard ; XCVR_TOP       ;              ; RX_ser_bank[0][1]    ; 1.5-V PCML    ; QSF Assignment ;
; I/O Standard ; XCVR_TOP       ;              ; RX_ser_bank[0][2]    ; 1.5-V PCML    ; QSF Assignment ;
; I/O Standard ; XCVR_TOP       ;              ; RX_ser_bank[0][3]    ; 1.5-V PCML    ; QSF Assignment ;
; I/O Standard ; XCVR_TOP       ;              ; TX_ser_bnak[0][1]    ; 1.5-V PCML    ; QSF Assignment ;
; I/O Standard ; XCVR_TOP       ;              ; TX_ser_bnak[0][2]    ; 1.5-V PCML    ; QSF Assignment ;
; I/O Standard ; XCVR_TOP       ;              ; TX_ser_bnak[0][3]    ; 1.5-V PCML    ; QSF Assignment ;
+--------------+----------------+--------------+----------------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 4771 ) ; 0.00 % ( 0 / 4771 )        ; 0.00 % ( 0 / 4771 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 4771 ) ; 0.00 % ( 0 / 4771 )        ; 0.00 % ( 0 / 4771 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:RX               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:RX               ;
; sld_signaltap:TX               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:TX               ;
; sld_signaltap:init             ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:init             ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1594 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 275 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:RX               ; 0.00 % ( 0 / 1230 )   ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:TX               ; 0.00 % ( 0 / 986 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:init             ; 0.00 % ( 0 / 673 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 13 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/U2/output_files/stx_4_1ch.pin.


+-----------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                   ;
+-----------------------------------------------------------------------------------+-----------------------------+
; Resource                                                                          ; Usage                       ;
+-----------------------------------------------------------------------------------+-----------------------------+
; ALUTs Used                                                                        ; 1,732 / 74,940 ( 2 % )      ;
;     -- Combinational ALUTs                                                        ; 1,732 / 74,940 ( 2 % )      ;
;     -- Memory ALUTs                                                               ; 0 / 37,470 ( 0 % )          ;
;     -- LUT_REGs                                                                   ; 0 / 74,940 ( 0 % )          ;
; Dedicated logic registers                                                         ; 2,801 / 74,940 ( 4 % )      ;
;                                                                                   ;                             ;
; Combinational ALUT usage by number of inputs                                      ;                             ;
;     -- 7 input functions                                                          ; 18                          ;
;     -- 6 input functions                                                          ; 388                         ;
;     -- 5 input functions                                                          ; 352                         ;
;     -- 4 input functions                                                          ; 176                         ;
;     -- <=3 input functions                                                        ; 798                         ;
;                                                                                   ;                             ;
; Combinational ALUTs by mode                                                       ;                             ;
;     -- normal mode                                                                ; 1285                        ;
;     -- extended LUT mode                                                          ; 18                          ;
;     -- arithmetic mode                                                            ; 429                         ;
;     -- shared arithmetic mode                                                     ; 0                           ;
;                                                                                   ;                             ;
; Logic utilization                                                                 ; 3,361 / 74,940 ( 4 % )      ;
;     -- Difficulty Clustering Design                                               ; Low                         ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 3480                        ;
;         -- Combinational with no register                                         ; 679                         ;
;         -- Register only                                                          ; 1748                        ;
;         -- Combinational with a register                                          ; 1053                        ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -373                        ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 254                         ;
;         -- Unavailable due to Memory LAB use                                      ; 0                           ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 18                          ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 191                         ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 1                           ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 44                          ;
;         -- Unavailable due to LAB input limits                                    ; 0                           ;
;                                                                                   ;                             ;
; Total registers*                                                                  ; 2801                        ;
;     -- Dedicated logic registers                                                  ; 2,801 / 74,940 ( 4 % )      ;
;     -- I/O registers                                                              ; 0 / 2,352 ( 0 % )           ;
;     -- LUT_REGs                                                                   ; 0                           ;
;                                                                                   ;                             ;
; ALMs:  partially or completely used                                               ; 2,032 / 37,470 ( 5 % )      ;
;                                                                                   ;                             ;
; Total LABs:  partially or completely used                                         ; 258 / 3,747 ( 7 % )         ;
;     -- Logic LABs                                                                 ; 258 / 258 ( 100 % )         ;
;     -- Memory LABs                                                                ; 0 / 258 ( 0 % )             ;
;                                                                                   ;                             ;
; Virtual pins                                                                      ; 0                           ;
; I/O pins                                                                          ; 72 / 432 ( 17 % )           ;
;     -- Clock pins                                                                 ; 3 / 12 ( 25 % )             ;
;     -- Dedicated input pins                                                       ; 5 / 36 ( 14 % )             ;
;                                                                                   ;                             ;
; M9K blocks                                                                        ; 11 / 612 ( 2 % )            ;
; Total MLAB memory bits                                                            ; 0                           ;
; Total block memory bits                                                           ; 87,040 / 5,640,192 ( 2 % )  ;
; Total block memory implementation bits                                            ; 101,376 / 5,640,192 ( 2 % ) ;
; DSP block 18-bit elements                                                         ; 0 / 448 ( 0 % )             ;
; PLLs                                                                              ; 0 / 6 ( 0 % )               ;
; Global signals                                                                    ; 14                          ;
;     -- Global clocks                                                              ; 12 / 16 ( 75 % )            ;
;     -- Quadrant clocks                                                            ; 0 / 48 ( 0 % )              ;
;     -- Periphery clocks                                                           ; 2 / 59 ( 3 % )              ;
; SERDES receivers                                                                  ; 0 / 28 ( 0 % )              ;
; JTAGs                                                                             ; 1 / 1 ( 100 % )             ;
; ASMI blocks                                                                       ; 0 / 1 ( 0 % )               ;
; CRC blocks                                                                        ; 0 / 1 ( 0 % )               ;
; Remote update blocks                                                              ; 0 / 1 ( 0 % )               ;
; Oscillator blocks                                                                 ; 0 / 1 ( 0 % )               ;
; GXB Receiver channel PCSs                                                         ; 1 / 12 ( 8 % )              ;
; GXB Receiver channel PMAs                                                         ; 1 / 12 ( 8 % )              ;
; GXB Transmitter channel PCSs                                                      ; 1 / 12 ( 8 % )              ;
; GXB Transmitter channel PMAs                                                      ; 1 / 12 ( 8 % )              ;
; HSSI CMU PLLs                                                                     ; 1 / 6 ( 17 % )              ;
; Impedance control blocks                                                          ; 0 / 3 ( 0 % )               ;
; Average interconnect usage (total/H/V)                                            ; 0.6% / 0.6% / 0.4%          ;
; Peak interconnect usage (total/H/V)                                               ; 6.0% / 6.9% / 4.5%          ;
; Maximum fan-out                                                                   ; 1886                        ;
; Highest non-global fan-out                                                        ; 165                         ;
; Total fan-out                                                                     ; 17727                       ;
; Average fan-out                                                                   ; 3.01                        ;
+-----------------------------------------------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------+-----------------------+-----------------------+-----------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                                                         ; Top                   ; sld_hub:auto_hub      ; sld_signaltap:RX      ; sld_signaltap:TX      ; sld_signaltap:init    ; hard_block:auto_generated_inst ;
+-----------------------------------------------------------------------------------+-----------------------+-----------------------+-----------------------+-----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                                                      ; Low                   ; Low                   ; Low                   ; Low                   ; Low                   ; Low                            ;
;                                                                                   ;                       ;                       ;                       ;                       ;                       ;                                ;
; Logic utilization                                                                 ; 1028 / 74940 ( 1 % )  ; 232 / 74940 ( < 1 % ) ; 895 / 74940 ( 1 % )   ; 709 / 74940 ( < 1 % ) ; 501 / 74940 ( < 1 % ) ; 0 / 74940 ( 0 % )              ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 979                   ; 205                   ; 993                   ; 787                   ; 516                   ; 0                              ;
;         -- Combinational with no register                                         ; 333                   ; 59                    ; 98                    ; 97                    ; 92                    ; 0                              ;
;         -- Register only                                                          ; 174                   ; 76                    ; 704                   ; 520                   ; 274                   ; 0                              ;
;         -- Combinational with a register                                          ; 472                   ; 70                    ; 191                   ; 170                   ; 150                   ; 0                              ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -75                   ; -7                    ; -127                  ; -99                   ; -61                   ; 0                              ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 124                   ; 34                    ; 29                    ; 21                    ; 46                    ; 0                              ;
;         -- Unavailable due to Memory LAB use                                      ; 0                     ; 0                     ; 0                     ; 0                     ; 0                     ; 0                              ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 15                    ; 3                     ; 0                     ; 0                     ; 0                     ; 0                              ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 96                    ; 30                    ; 20                    ; 20                    ; 25                    ; 0                              ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 1                     ; 0                     ; 0                     ; 0                     ; 0                     ; 0                              ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 12                    ; 1                     ; 9                     ; 1                     ; 21                    ; 0                              ;
;         -- Unavailable due to LAB input limits                                    ; 0                     ; 0                     ; 0                     ; 0                     ; 0                     ; 0                              ;
;                                                                                   ;                       ;                       ;                       ;                       ;                       ;                                ;
; ALUTs Used                                                                        ; 805 / 74940 ( 1 % )   ; 129 / 74940 ( < 1 % ) ; 289 / 74940 ( < 1 % ) ; 267 / 74940 ( < 1 % ) ; 242 / 74940 ( < 1 % ) ; 0 / 74940 ( 0 % )              ;
;     -- Combinational ALUTs                                                        ; 805 / 74940 ( 1 % )   ; 129 / 74940 ( < 1 % ) ; 289 / 74940 ( < 1 % ) ; 267 / 74940 ( < 1 % ) ; 242 / 74940 ( < 1 % ) ; 0 / 74940 ( 0 % )              ;
;     -- Memory ALUTs                                                               ; 0 / 37470 ( 0 % )     ; 0 / 37470 ( 0 % )     ; 0 / 37470 ( 0 % )     ; 0 / 37470 ( 0 % )     ; 0 / 37470 ( 0 % )     ; 0 / 37470 ( 0 % )              ;
;     -- LUT_REGs                                                                   ; 0 / 74940 ( 0 % )     ; 0 / 74940 ( 0 % )     ; 0 / 74940 ( 0 % )     ; 0 / 74940 ( 0 % )     ; 0 / 74940 ( 0 % )     ; 0 / 74940 ( 0 % )              ;
; Dedicated logic registers                                                         ; 646 / 74940 ( < 1 % ) ; 146 / 74940 ( < 1 % ) ; 895 / 74940 ( 1 % )   ; 690 / 74940 ( < 1 % ) ; 424 / 74940 ( < 1 % ) ; 0 / 74940 ( 0 % )              ;
;                                                                                   ;                       ;                       ;                       ;                       ;                       ;                                ;
; Combinational ALUT usage by number of inputs                                      ;                       ;                       ;                       ;                       ;                       ;                                ;
;     -- 7 input functions                                                          ; 15                    ; 3                     ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- 6 input functions                                                          ; 151                   ; 36                    ; 69                    ; 65                    ; 67                    ; 0                              ;
;     -- 5 input functions                                                          ; 157                   ; 24                    ; 76                    ; 60                    ; 35                    ; 0                              ;
;     -- 4 input functions                                                          ; 93                    ; 19                    ; 22                    ; 21                    ; 21                    ; 0                              ;
;     -- <=3 input functions                                                        ; 389                   ; 47                    ; 122                   ; 121                   ; 119                   ; 0                              ;
;                                                                                   ;                       ;                       ;                       ;                       ;                       ;                                ;
; Combinational ALUTs by mode                                                       ;                       ;                       ;                       ;                       ;                       ;                                ;
;     -- normal mode                                                                ; 620                   ; 126                   ; 201                   ; 180                   ; 158                   ; 0                              ;
;     -- extended LUT mode                                                          ; 15                    ; 3                     ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- arithmetic mode                                                            ; 170                   ; 0                     ; 88                    ; 87                    ; 84                    ; 0                              ;
;     -- shared arithmetic mode                                                     ; 0                     ; 0                     ; 0                     ; 0                     ; 0                     ; 0                              ;
;                                                                                   ;                       ;                       ;                       ;                       ;                       ;                                ;
; Total registers                                                                   ; 646                   ; 146                   ; 895                   ; 690                   ; 424                   ; 0                              ;
;     -- Dedicated logic registers                                                  ; 646 / 74940 ( < 1 % ) ; 146 / 74940 ( < 1 % ) ; 895 / 74940 ( 1 % )   ; 690 / 74940 ( < 1 % ) ; 424 / 74940 ( < 1 % ) ; 0 / 74940 ( 0 % )              ;
;     -- I/O registers                                                              ; 0                     ; 0                     ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- LUT_REGs                                                                   ; 0                     ; 0                     ; 0                     ; 0                     ; 0                     ; 0                              ;
;                                                                                   ;                       ;                       ;                       ;                       ;                       ;                                ;
; Memory LAB cells by mode                                                          ;                       ;                       ;                       ;                       ;                       ;                                ;
;     -- 64-address deep                                                            ; 0                     ; 0                     ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- 32-address deep                                                            ; 0                     ; 0                     ; 0                     ; 0                     ; 0                     ; 0                              ;
;                                                                                   ;                       ;                       ;                       ;                       ;                       ;                                ;
; ALMs:  partially or completely used                                               ; 570 / 37470 ( 2 % )   ; 126 / 37470 ( < 1 % ) ; 580 / 37470 ( 2 % )   ; 467 / 37470 ( 1 % )   ; 289 / 37470 ( < 1 % ) ; 0 / 37470 ( 0 % )              ;
;                                                                                   ;                       ;                       ;                       ;                       ;                       ;                                ;
; Total LABs:  partially or completely used                                         ; 76 / 3747 ( 2 % )     ; 16 / 3747 ( < 1 % )   ; 77 / 3747 ( 2 % )     ; 60 / 3747 ( 2 % )     ; 42 / 3747 ( 1 % )     ; 0 / 3747 ( 0 % )               ;
;     -- Logic LABs                                                                 ; 76                    ; 16                    ; 77                    ; 60                    ; 42                    ; 0                              ;
;     -- Memory LABs                                                                ; 0                     ; 0                     ; 0                     ; 0                     ; 0                     ; 0                              ;
;                                                                                   ;                       ;                       ;                       ;                       ;                       ;                                ;
; Virtual pins                                                                      ; 0                     ; 0                     ; 0                     ; 0                     ; 0                     ; 0                              ;
; I/O pins                                                                          ; 72                    ; 0                     ; 0                     ; 0                     ; 0                     ; 0                              ;
; DSP block 18-bit elements                                                         ; 0 / 448 ( 0 % )       ; 0 / 448 ( 0 % )       ; 0 / 448 ( 0 % )       ; 0 / 448 ( 0 % )       ; 0 / 448 ( 0 % )       ; 0 / 448 ( 0 % )                ;
; Total block memory bits                                                           ; 0                     ; 0                     ; 48128                 ; 30720                 ; 8192                  ; 0                              ;
; Total block memory implementation bits                                            ; 0                     ; 0                     ; 55296                 ; 36864                 ; 9216                  ; 0                              ;
; JTAG                                                                              ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; GXB PLL                                                                           ; 0 / 18 ( 0 % )        ; 0 / 18 ( 0 % )        ; 0 / 18 ( 0 % )        ; 0 / 18 ( 0 % )        ; 0 / 18 ( 0 % )        ; 2 / 18 ( 11 % )                ;
; M9K block                                                                         ; 0 / 612 ( 0 % )       ; 0 / 612 ( 0 % )       ; 6 / 612 ( < 1 % )     ; 4 / 612 ( < 1 % )     ; 1 / 612 ( < 1 % )     ; 0 / 612 ( 0 % )                ;
; Clock enable block                                                                ; 9 / 139 ( 6 % )       ; 0 / 139 ( 0 % )       ; 1 / 139 ( < 1 % )     ; 1 / 139 ( < 1 % )     ; 1 / 139 ( < 1 % )     ; 2 / 139 ( 1 % )                ;
; GXB Central control unit                                                          ; 0 / 3 ( 0 % )         ; 0 / 3 ( 0 % )         ; 0 / 3 ( 0 % )         ; 0 / 3 ( 0 % )         ; 0 / 3 ( 0 % )         ; 1 / 3 ( 33 % )                 ;
; Calibration block                                                                 ; 0 / 2 ( 0 % )         ; 0 / 2 ( 0 % )         ; 0 / 2 ( 0 % )         ; 0 / 2 ( 0 % )         ; 0 / 2 ( 0 % )         ; 1 / 2 ( 50 % )                 ;
; GXB Receiver channel PCS                                                          ; 0 / 12 ( 0 % )        ; 0 / 12 ( 0 % )        ; 0 / 12 ( 0 % )        ; 0 / 12 ( 0 % )        ; 0 / 12 ( 0 % )        ; 1 / 12 ( 8 % )                 ;
; GXB Receiver channel PMA                                                          ; 0 / 12 ( 0 % )        ; 0 / 12 ( 0 % )        ; 0 / 12 ( 0 % )        ; 0 / 12 ( 0 % )        ; 0 / 12 ( 0 % )        ; 1 / 12 ( 8 % )                 ;
; GXB Transmitter channel PCS                                                       ; 0 / 12 ( 0 % )        ; 0 / 12 ( 0 % )        ; 0 / 12 ( 0 % )        ; 0 / 12 ( 0 % )        ; 0 / 12 ( 0 % )        ; 1 / 12 ( 8 % )                 ;
; GXB Transmitter channel PMA                                                       ; 0 / 12 ( 0 % )        ; 0 / 12 ( 0 % )        ; 0 / 12 ( 0 % )        ; 0 / 12 ( 0 % )        ; 0 / 12 ( 0 % )        ; 1 / 12 ( 8 % )                 ;
; GXB Clock Divider                                                                 ; 0 / 18 ( 0 % )        ; 0 / 18 ( 0 % )        ; 0 / 18 ( 0 % )        ; 0 / 18 ( 0 % )        ; 0 / 18 ( 0 % )        ; 1 / 18 ( 5 % )                 ;
;                                                                                   ;                       ;                       ;                       ;                       ;                       ;                                ;
; Connections                                                                       ;                       ;                       ;                       ;                       ;                       ;                                ;
;     -- Input Connections                                                          ; 276                   ; 226                   ; 1269                  ; 1024                  ; 697                   ; 33                             ;
;     -- Registered Input Connections                                               ; 267                   ; 153                   ; 940                   ; 736                   ; 455                   ; 0                              ;
;     -- Output Connections                                                         ; 1547                  ; 706                   ; 35                    ; 35                    ; 35                    ; 1167                           ;
;     -- Registered Output Connections                                              ; 160                   ; 705                   ; 0                     ; 0                     ; 0                     ; 0                              ;
;                                                                                   ;                       ;                       ;                       ;                       ;                       ;                                ;
; Internal Connections                                                              ;                       ;                       ;                       ;                       ;                       ;                                ;
;     -- Total Connections                                                          ; 6785                  ; 1910                  ; 4760                  ; 3876                  ; 2716                  ; 5015                           ;
;     -- Registered Connections                                                     ; 2658                  ; 1524                  ; 2516                  ; 1976                  ; 1270                  ; 0                              ;
;                                                                                   ;                       ;                       ;                       ;                       ;                       ;                                ;
; External Connections                                                              ;                       ;                       ;                       ;                       ;                       ;                                ;
;     -- Top                                                                        ; 0                     ; 188                   ; 492                   ; 387                   ; 448                   ; 308                            ;
;     -- sld_hub:auto_hub                                                           ; 188                   ; 60                    ; 233                   ; 231                   ; 220                   ; 0                              ;
;     -- sld_signaltap:RX                                                           ; 492                   ; 233                   ; 64                    ; 0                     ; 0                     ; 515                            ;
;     -- sld_signaltap:TX                                                           ; 387                   ; 231                   ; 0                     ; 64                    ; 0                     ; 377                            ;
;     -- sld_signaltap:init                                                         ; 448                   ; 220                   ; 0                     ; 0                     ; 64                    ; 0                              ;
;     -- hard_block:auto_generated_inst                                             ; 308                   ; 0                     ; 515                   ; 377                   ; 0                     ; 0                              ;
;                                                                                   ;                       ;                       ;                       ;                       ;                       ;                                ;
; Partition Interface                                                               ;                       ;                       ;                       ;                       ;                       ;                                ;
;     -- Input Ports                                                                ; 24                    ; 111                   ; 210                   ; 159                   ; 93                    ; 33                             ;
;     -- Output Ports                                                               ; 124                   ; 128                   ; 109                   ; 75                    ; 31                    ; 31                             ;
;     -- Bidir Ports                                                                ; 0                     ; 0                     ; 0                     ; 0                     ; 0                     ; 0                              ;
;                                                                                   ;                       ;                       ;                       ;                       ;                       ;                                ;
; Registered Ports                                                                  ;                       ;                       ;                       ;                       ;                       ;                                ;
;     -- Registered Input Ports                                                     ; 0                     ; 2                     ; 26                    ; 27                    ; 12                    ; 0                              ;
;     -- Registered Output Ports                                                    ; 0                     ; 84                    ; 95                    ; 61                    ; 17                    ; 0                              ;
;                                                                                   ;                       ;                       ;                       ;                       ;                       ;                                ;
; Port Connectivity                                                                 ;                       ;                       ;                       ;                       ;                       ;                                ;
;     -- Input Ports driven by GND                                                  ; 0                     ; 0                     ; 28                    ; 38                    ; 19                    ; 0                              ;
;     -- Output Ports driven by GND                                                 ; 0                     ; 28                    ; 2                     ; 2                     ; 2                     ; 0                              ;
;     -- Input Ports driven by VCC                                                  ; 0                     ; 0                     ; 16                    ; 8                     ; 15                    ; 0                              ;
;     -- Output Ports driven by VCC                                                 ; 0                     ; 0                     ; 1                     ; 1                     ; 1                     ; 0                              ;
;     -- Input Ports with no Source                                                 ; 0                     ; 67                    ; 51                    ; 34                    ; 12                    ; 0                              ;
;     -- Output Ports with no Source                                                ; 0                     ; 0                     ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                                                 ; 0                     ; 72                    ; 65                    ; 48                    ; 26                    ; 4                              ;
;     -- Output Ports with no Fanout                                                ; 0                     ; 31                    ; 97                    ; 63                    ; 19                    ; 0                              ;
+-----------------------------------------------------------------------------------+-----------------------+-----------------------+-----------------------+-----------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+--------------+---------------------------+----------------------+-----------+
; Name                        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination  ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+--------------+---------------------------+----------------------+-----------+
; RST_N_in                    ; AA16  ; 3A       ; 29           ; 0            ; 93           ; 149                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; RX_ser_bank[0][0]           ; J27   ; QL2      ; 0            ; 50           ; 145          ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5-V PCML   ; OCT 100 Ohms ; --                        ; User                 ; no        ;
; RX_ser_bank[0][0](n)        ; J28   ; QL2      ; 0            ; 50           ; 147          ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5-V PCML   ; OCT 100 Ohms ; --                        ; User                 ; no        ;
; XCVR_Ref_Clock_external     ; AE15  ; 3A       ; 40           ; 0            ; 31           ; 591                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off          ; --                        ; User                 ; no        ;
; XCVR_Ref_Clock_external(n)  ; AF15  ; 3A       ; 40           ; 0            ; 93           ; 0                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off          ; --                        ; User                 ; no        ;
; XCVR_Ref_Clock_internal     ; M1    ; 6A       ; 83           ; 43           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off          ; --                        ; User                 ; no        ;
; XCVR_Ref_Clock_internal(n)  ; N1    ; 6A       ; 83           ; 43           ; 62           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off          ; --                        ; User                 ; no        ;
; init_clk                    ; D14   ; 7A       ; 39           ; 74           ; 31           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; Off          ; --                        ; User                 ; no        ;
; tx_Para_data_bank[0][0][0]  ; M2    ; 6A       ; 83           ; 44           ; 62           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; Fitter               ; no        ;
; tx_Para_data_bank[0][0][10] ; V1    ; 5A       ; 83           ; 22           ; 31           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; Fitter               ; no        ;
; tx_Para_data_bank[0][0][11] ; F13   ; 7A       ; 51           ; 74           ; 62           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; Fitter               ; no        ;
; tx_Para_data_bank[0][0][12] ; F21   ; 8A       ; 20           ; 74           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; Fitter               ; no        ;
; tx_Para_data_bank[0][0][13] ; D3    ; 6A       ; 83           ; 65           ; 31           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; Fitter               ; no        ;
; tx_Para_data_bank[0][0][14] ; V7    ; 5A       ; 83           ; 11           ; 31           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; Fitter               ; no        ;
; tx_Para_data_bank[0][0][15] ; Y9    ; 5A       ; 83           ; 8            ; 31           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; Fitter               ; no        ;
; tx_Para_data_bank[0][0][1]  ; AE16  ; 3A       ; 31           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; Fitter               ; no        ;
; tx_Para_data_bank[0][0][2]  ; AE9   ; 4A       ; 53           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; Fitter               ; no        ;
; tx_Para_data_bank[0][0][3]  ; D7    ; 7A       ; 61           ; 74           ; 62           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; Fitter               ; no        ;
; tx_Para_data_bank[0][0][4]  ; AH7   ; 4A       ; 43           ; 0            ; 31           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; Fitter               ; no        ;
; tx_Para_data_bank[0][0][5]  ; H6    ; 6A       ; 83           ; 63           ; 93           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; Fitter               ; no        ;
; tx_Para_data_bank[0][0][6]  ; J4    ; 6A       ; 83           ; 53           ; 93           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; Fitter               ; no        ;
; tx_Para_data_bank[0][0][7]  ; F9    ; 7A       ; 69           ; 74           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; Fitter               ; no        ;
; tx_Para_data_bank[0][0][8]  ; W12   ; 4A       ; 53           ; 0            ; 31           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; Fitter               ; no        ;
; tx_Para_data_bank[0][0][9]  ; H15   ; 8A       ; 34           ; 74           ; 31           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; Fitter               ; no        ;
+-----------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+---------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; RJ45_CLK_BUF_EN_0_N             ; K18   ; 8A       ; 20           ; 74           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RJ45_CLK_BUF_EN_1_N             ; K20   ; 8A       ; 25           ; 74           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Ref_clock_ckh_LED               ; M4    ; 6A       ; 83           ; 45           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; TX_ser_bnak[0][0]               ; H25   ; QL2      ; 0            ; 50           ; 141          ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.5-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TX_ser_bnak[0][0](n)            ; H26   ; QL2      ; 0            ; 50           ; 143          ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.5-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; clk_div_out                     ; N4    ; 5A       ; 83           ; 20           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; error_cnt_ch_bank[0][0][0]      ; F14   ; 7A       ; 42           ; 74           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; error_cnt_ch_bank[0][0][10]     ; A12   ; 7A       ; 41           ; 74           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; error_cnt_ch_bank[0][0][11]     ; A11   ; 7A       ; 42           ; 74           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; error_cnt_ch_bank[0][0][12]     ; K14   ; 7A       ; 46           ; 74           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; error_cnt_ch_bank[0][0][13]     ; B12   ; 7A       ; 42           ; 74           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; error_cnt_ch_bank[0][0][14]     ; G14   ; 7A       ; 42           ; 74           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; error_cnt_ch_bank[0][0][15]     ; J14   ; 7A       ; 46           ; 74           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; error_cnt_ch_bank[0][0][1]      ; B6    ; 7A       ; 46           ; 74           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; error_cnt_ch_bank[0][0][2]      ; A9    ; 7A       ; 44           ; 74           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; error_cnt_ch_bank[0][0][3]      ; A15   ; 7A       ; 41           ; 74           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; error_cnt_ch_bank[0][0][4]      ; A6    ; 7A       ; 46           ; 74           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; error_cnt_ch_bank[0][0][5]      ; A14   ; 7A       ; 41           ; 74           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; error_cnt_ch_bank[0][0][6]      ; A8    ; 7A       ; 44           ; 74           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; error_cnt_ch_bank[0][0][7]      ; A13   ; 7A       ; 41           ; 74           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; error_cnt_ch_bank[0][0][8]      ; A10   ; 7A       ; 44           ; 74           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; error_cnt_ch_bank[0][0][9]      ; A7    ; 7A       ; 44           ; 74           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ext_rx_para_data_clk_bank[0][0] ; U5    ; 5A       ; 83           ; 23           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ext_tx_para_data_clk_bank[0][0] ; F12   ; 7A       ; 54           ; 74           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; opt0_dis                        ; G18   ; 8A       ; 17           ; 74           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; opt0_en                         ; G17   ; 8A       ; 27           ; 74           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; opt0_reset_n                    ; F24   ; 8A       ; 22           ; 74           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; opt1_dis                        ; J17   ; 8A       ; 20           ; 74           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; opt1_en                         ; J16   ; 8A       ; 23           ; 74           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; opt1_reset_n                    ; G24   ; 8A       ; 22           ; 74           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rx_Para_data_bank[0][0][0]      ; C3    ; 6A       ; 83           ; 62           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; rx_Para_data_bank[0][0][10]     ; R6    ; 5A       ; 83           ; 23           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; rx_Para_data_bank[0][0][11]     ; C7    ; 7A       ; 58           ; 74           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; rx_Para_data_bank[0][0][12]     ; AC11  ; 4A       ; 60           ; 0            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; rx_Para_data_bank[0][0][13]     ; AF3   ; 4A       ; 64           ; 0            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; rx_Para_data_bank[0][0][14]     ; AC8   ; 4A       ; 71           ; 0            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; rx_Para_data_bank[0][0][15]     ; K9    ; 6A       ; 83           ; 54           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; rx_Para_data_bank[0][0][1]      ; AE10  ; 4A       ; 51           ; 0            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; rx_Para_data_bank[0][0][2]      ; F5    ; 6A       ; 83           ; 66           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; rx_Para_data_bank[0][0][3]      ; AF1   ; 4A       ; 66           ; 0            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; rx_Para_data_bank[0][0][4]      ; Y1    ; 5A       ; 83           ; 19           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; rx_Para_data_bank[0][0][5]      ; W13   ; 4A       ; 53           ; 0            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; rx_Para_data_bank[0][0][6]      ; E9    ; 7A       ; 59           ; 74           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; rx_Para_data_bank[0][0][7]      ; AF4   ; 4A       ; 62           ; 0            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; rx_Para_data_bank[0][0][8]      ; AC7   ; 4A       ; 70           ; 0            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; rx_Para_data_bank[0][0][9]      ; G7    ; 7A       ; 71           ; 74           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; rx_traffic_ready_ext_bank[0]    ; AA10  ; 4A       ; 67           ; 0            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; tx_traffic_ready_ext_bank[0]    ; AF11  ; 4A       ; 51           ; 0            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+---------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+--------------------------------------------+------------------------+----------------------------+---------------------------+
; Location ; Pin Name                                   ; Reserved As            ; User Signal Name           ; Pin Type                  ;
+----------+--------------------------------------------+------------------------+----------------------------+---------------------------+
; AA24     ; nCONFIG                                    ; -                      ; -                          ; Dedicated Programming Pin ;
; AA23     ; CONF_DONE                                  ; -                      ; -                          ; Dedicated Programming Pin ;
; AB24     ; MSEL3                                      ; -                      ; -                          ; Dedicated Programming Pin ;
; Y24      ; MSEL2                                      ; -                      ; -                          ; Dedicated Programming Pin ;
; Y23      ; MSEL1                                      ; -                      ; -                          ; Dedicated Programming Pin ;
; W24      ; MSEL0                                      ; -                      ; -                          ; Dedicated Programming Pin ;
; W23      ; nSTATUS                                    ; -                      ; -                          ; Dedicated Programming Pin ;
; AB22     ; nIO_PULLUP                                 ; -                      ; -                          ; Dedicated Programming Pin ;
; AA22     ; nCE                                        ; -                      ; -                          ; Dedicated Programming Pin ;
; AB16     ; DIFFIO_RX_B6p, DIFFOUT_B6p, nCEO           ; Use as programming pin ; ~ALTERA_nCEO~              ; Dual Purpose Pin          ;
; C3       ; DIFFIO_RX_R29p, DIFFOUT_R29p, DATA4        ; Use as regular IO      ; rx_Para_data_bank[0][0][0] ; Dual Purpose Pin          ;
; H6       ; DIFFIO_TX_R30n, DIFFIN_R30n, DQSn2R, DATA3 ; Use as regular IO      ; tx_Para_data_bank[0][0][5] ; Dual Purpose Pin          ;
; L23      ; TDO                                        ; -                      ; altera_reserved_tdo        ; JTAG Pin                  ;
; J22      ; ASDO                                       ; -                      ; -                          ; Dedicated Programming Pin ;
; H22      ; nCSO                                       ; -                      ; -                          ; Dedicated Programming Pin ;
; K22      ; DATA0                                      ; -                      ; -                          ; Dedicated Programming Pin ;
; H24      ; TDI                                        ; -                      ; altera_reserved_tdi        ; JTAG Pin                  ;
; J23      ; TMS                                        ; -                      ; altera_reserved_tms        ; JTAG Pin                  ;
; L24      ; TCK                                        ; -                      ; altera_reserved_tck        ; JTAG Pin                  ;
; K24      ; DCLK                                       ; -                      ; -                          ; Dedicated Programming Pin ;
+----------+--------------------------------------------+------------------------+----------------------------+---------------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; QL2      ; 4 / 20 ( 20 % )  ; --            ; --           ; --            ;
; QL1      ; 0 / 20 ( 0 % )   ; --            ; --           ; --            ;
; QL0      ; 0 / 20 ( 0 % )   ; --            ; --           ; --            ;
; 3C       ; 0 / 0 ( -- )     ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 5 / 54 ( 9 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 13 / 74 ( 18 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 7 / 66 ( 11 % )  ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 10 / 50 ( 20 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 24 / 70 ( 34 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 10 / 58 ( 17 % ) ; 3.3V          ; --           ; 3.3V          ;
; 8C       ; 0 / 0 ( -- )     ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                         ;
+----------+------------+----------+--------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                             ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ; 347        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; A3       ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 431        ; 7A       ; error_cnt_ch_bank[0][0][4]                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 436        ; 7A       ; error_cnt_ch_bank[0][0][9]                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 434        ; 7A       ; error_cnt_ch_bank[0][0][6]                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 435        ; 7A       ; error_cnt_ch_bank[0][0][2]                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 433        ; 7A       ; error_cnt_ch_bank[0][0][8]                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 439        ; 7A       ; error_cnt_ch_bank[0][0][11]                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 443        ; 7A       ; error_cnt_ch_bank[0][0][10]                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A13      ; 441        ; 7A       ; error_cnt_ch_bank[0][0][7]                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 444        ; 7A       ; error_cnt_ch_bank[0][0][5]                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 442        ; 7A       ; error_cnt_ch_bank[0][0][3]                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ; 456        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 455        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 453        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 463        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 461        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; RREF                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; A23      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A24      ; 2          ; QL2      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A26      ; 4          ; QL2      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; A27      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 262        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 246        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA4      ; 248        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA6      ; 229        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA7      ;            ;          ; VCCD_PLL_3                                 ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; AA8      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA9      ; 211        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 201        ; 4A       ; rx_traffic_ready_ext_bank[0]               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA11     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA12     ;            ; 4A       ; VCCPD4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA13     ;            ; 4A       ; VCCPD4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA14     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA15     ; 135        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 117        ; 3A       ; RST_N_in                                   ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA18     ;            ; 3A       ; VCCPD3A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA19     ; 125        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ;            ;          ; VCCD_PLL_4                                 ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; AA22     ; 68         ; 3C       ; ^nCE                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA23     ; 61         ; 3C       ; ^CONF_DONE                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA24     ; 60         ; 3C       ; ^nCONFIG                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA25     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA26     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA27     ; 43         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ; 42         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB1      ; 263        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB2      ; 253        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB3      ; 255        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB4      ; 239        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB5      ; 234        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 236        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 231        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB8      ; 212        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 209        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 207        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 187        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ;            ; 4A       ; VREFB4AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AB13     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 155        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 133        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 96         ; 3A       ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB17     ; 92         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ;            ; 3A       ; VCCPD3A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB19     ; 70         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ;            ;          ; VCCA_PLL_4                                 ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB21     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB22     ; 67         ; 3C       ; ^nIO_PULLUP                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB23     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB24     ; 62         ; 3C       ; ^MSEL3                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB25     ; 45         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB26     ; 44         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB27     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB28     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC1      ; 261        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC2      ; 245        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC3      ; 247        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 237        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 232        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ; 199        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC7      ; 208        ; 4A       ; rx_Para_data_bank[0][0][8]                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AC8      ; 210        ; 4A       ; rx_Para_data_bank[0][0][14]                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AC9      ; 204        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC10     ; 205        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 4A       ; rx_Para_data_bank[0][0][12]                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AC12     ; 183        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC14     ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 123        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ; 94         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC17     ; 90         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC18     ; 100        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC19     ; 72         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ; 3C       ; VCCIO3C                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC21     ; 91         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 104        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ; 102        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC24     ; 107        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC25     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC26     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC27     ; 47         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC28     ; 46         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD1      ; 260        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD3      ; 244        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 230        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD5      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD6      ; 197        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD7      ; 206        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD9      ; 202        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD10     ;            ; 4A       ; VCCIO4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD11     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD12     ; 181        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 4A       ; VCCIO4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 121        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 3A       ; VCCIO3A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD17     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD18     ; 98         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ;            ; 3A       ; VCCIO3A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD20     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD21     ; 89         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 99         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ; 97         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD24     ; 105        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD25     ; 49         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AD26     ; 48         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AD27     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD28     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE1      ; 258        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ;            ; 5A       ; VCCIO5A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AE3      ; 242        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 192        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 184        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 180        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 176        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 172        ; 4A       ; tx_Para_data_bank[0][0][2]                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE10     ; 167        ; 4A       ; rx_Para_data_bank[0][0][1]                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE11     ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 140        ; 4A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE15     ; 139        ; 3A       ; XCVR_Ref_Clock_external                    ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 124        ; 3A       ; tx_Para_data_bank[0][0][1]                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE17     ; 120        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 115        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 116        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 112        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 108        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 106        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE24     ; 57         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AE25     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE26     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE27     ; 51         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AE28     ; 50         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AF1      ; 200        ; 4A       ; rx_Para_data_bank[0][0][3]                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF2      ; 196        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF3      ; 194        ; 4A       ; rx_Para_data_bank[0][0][13]                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF4      ; 190        ; 4A       ; rx_Para_data_bank[0][0][7]                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF5      ; 182        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 178        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 166        ; 4A       ; tx_traffic_ready_ext_bank[0]               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF12     ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 138        ; 4A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ; 137        ; 3A       ; XCVR_Ref_Clock_external(n)                 ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF16     ; 122        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 118        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF18     ; 113        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 114        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 110        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AF22     ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AF23     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF24     ; 56         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF26     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF27     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF28     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ; 198        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG2      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 188        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 186        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ;            ; 4A       ; VCCIO4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AG8      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG9      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG10     ;            ; 4A       ; VCCIO4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AG11     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG12     ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ; 4A       ; VCCIO4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AG14     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG15     ; 136        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG16     ;            ; 3A       ; VCCIO3A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AG17     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG18     ; 132        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 128        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG22     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG23     ; 59         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AG24     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 55         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AG26     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG27     ; 53         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH2      ; 191        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH3      ; 189        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH6      ; 154        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 151        ; 4A       ; tx_Para_data_bank[0][0][4]                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH8      ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH10     ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH14     ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH15     ; 134        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH16     ; 131        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH17     ; 129        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 130        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 126        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH21     ;            ;          ; RREF                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AH22     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH23     ; 58         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AH24     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH25     ; 54         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AH26     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH27     ; 52         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 345        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ;            ; 7A       ; VCCIO7A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 429        ; 7A       ; error_cnt_ch_bank[0][0][1]                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ;            ; 7A       ; VCCIO7A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 419        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ;            ; 7A       ; VCCIO7A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B12      ; 437        ; 7A       ; error_cnt_ch_bank[0][0][13]                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ;            ; 7A       ; VCCIO7A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 451        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 454        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B18      ;            ; 8A       ; VCCIO8A                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B19      ; 464        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B23      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B24      ; 3          ; QL2      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B26      ; 5          ; QL2      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B27      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ; 320        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 346        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 348        ; 6A       ; rx_Para_data_bank[0][0][0]                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C4       ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 407        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 405        ; 7A       ; rx_Para_data_bank[0][0][11]                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ; 411        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 417        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 412        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 420        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 428        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 426        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 448        ; 7A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C15      ; 447        ; 8A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ; 449        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 467        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 462        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ;            ; 8A       ; VCCIO8A                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C23      ; 0          ; QL2      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C24      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C25      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C26      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C27      ; 7          ; QL2      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C28      ; 6          ; QL2      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 318        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ;            ; 6A       ; VCCIO6A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D3       ; 355        ; 6A       ; tx_Para_data_bank[0][0][13]                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D4       ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 399        ; 7A       ; tx_Para_data_bank[0][0][3]                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D8       ; 409        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 410        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 418        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 415        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 427        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 446        ; 7A       ; init_clk                                   ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 445        ; 8A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D16      ; 459        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 465        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 469        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 475        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 473        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 470        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D23      ; 1          ; QL2      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D24      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 9          ; QL2      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; D26      ; 8          ; QL2      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; D27      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D28      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E1       ; 314        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ; 353        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 358        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ; 402        ; 7A       ; rx_Para_data_bank[0][0][6]                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 413        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 425        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E15      ; 457        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 8A       ; VCCIO8A                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 495        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E19      ; 493        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 491        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E22      ; 483        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E23      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E24      ; 488        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E25      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E26      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E27      ; 11         ; QL2      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E28      ; 10         ; QL2      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 315        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 316        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 354        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 356        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 360        ; 6A       ; rx_Para_data_bank[0][0][2]                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F6       ;            ;          ; DNU                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 377        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 383        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 381        ; 7A       ; tx_Para_data_bank[0][0][7]                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ; 385        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 416        ; 7A       ; ext_tx_para_data_clk_bank[0][0]            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F13      ; 423        ; 7A       ; tx_Para_data_bank[0][0][11]                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F14      ; 440        ; 7A       ; error_cnt_ch_bank[0][0][0]                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F15      ; 452        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 450        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 476        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ;            ; 8A       ; VCCIO8A                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F19      ; 519        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F20      ; 517        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F21      ; 489        ; 8A       ; tx_Para_data_bank[0][0][12]                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F22      ; 481        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F23      ; 487        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F24      ; 486        ; 8A       ; opt0_reset_n                               ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; F25      ; 13         ; QL2      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F26      ; 12         ; QL2      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F27      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F28      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G1       ; 313        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ;            ; 6A       ; VCCIO6A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G3       ; 350        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 352        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 357        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 359        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 379        ; 7A       ; rx_Para_data_bank[0][0][9]                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G8       ;            ;          ; VCCD_PLL_2                                 ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G10      ; 384        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 398        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 414        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ; 421        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 438        ; 7A       ; error_cnt_ch_bank[0][0][14]                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G15      ; 460        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ;            ; 8A       ; VCCPD8A                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G17      ; 474        ; 8A       ; opt0_en                                    ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; G18      ; 496        ; 8A       ; opt0_dis                                   ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; G19      ; 494        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G20      ;            ;          ; VCCA_PLL_1                                 ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G21      ;            ; 8C       ; VCCPD8C                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G22      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G23      ;            ; 8C       ; VCCIO8C                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G24      ; 485        ; 8A       ; opt1_reset_n                               ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; G25      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G26      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G27      ; 15         ; QL2      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G28      ; 14         ; QL2      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H1       ; 308        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 322        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 324        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 349        ; 6A       ; tx_Para_data_bank[0][0][5]                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H7       ; 351        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; VCCA_PLL_2                                 ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H10      ; 382        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H12      ;            ; 7A       ; VREFB7AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ; 7A       ; VCCPD7A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 458        ; 8A       ; tx_Para_data_bank[0][0][9]                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H16      ;            ; 8A       ; VCCPD8A                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H18      ;            ; 8A       ; VREFB8AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; H19      ; 520        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; VCCD_PLL_1                                 ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; H22      ; 523        ; 8C       ; ^nCSO                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ;            ;          ; DNU                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H24      ; 525        ; 8C       ; altera_reserved_tdi                        ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; H25      ; 17         ; QL2      ; TX_ser_bnak[0][0]                          ; output ; 1.5-V PCML   ;         ; --         ; Y               ; no       ; Off          ;
; H26      ; 16         ; QL2      ; TX_ser_bnak[0][0](n)                       ; output ; 1.5-V PCML   ;         ; --         ; Y               ; no       ; Off          ;
; H27      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 306        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 305        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 307        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 321        ; 6A       ; tx_Para_data_bank[0][0][6]                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ; 323        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 309        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 311        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ; 319        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 380        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J10      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 408        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 406        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ;            ; 7A       ; VCCPD7A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J14      ; 432        ; 7A       ; error_cnt_ch_bank[0][0][15]                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; J15      ;            ; --       ; VCCCB                                      ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; J16      ; 484        ; 8A       ; opt1_en                                    ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; J17      ; 492        ; 8A       ; opt1_dis                                   ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; J18      ; 516        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J19      ; 518        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J20      ; 480        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J21      ; 478        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J22      ; 522        ; 8C       ; ^ASDO                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J23      ; 526        ; 8C       ; altera_reserved_tms                        ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; J24      ;            ; --       ; VCCBAT                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J25      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J26      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J27      ; 19         ; QL2      ; RX_ser_bank[0][0]                          ; input  ; 1.5-V PCML   ;         ; --         ; Y               ; no       ; Off          ;
; J28      ; 18         ; QL2      ; RX_ser_bank[0][0](n)                       ; input  ; 1.5-V PCML   ;         ; --         ; Y               ; no       ; Off          ;
; K1       ; 299        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ;            ; 6A       ; VCCIO6A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K3       ; 310        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 326        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 328        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 301        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ; 317        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 325        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 327        ; 6A       ; rx_Para_data_bank[0][0][15]                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K10      ; 378        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 390        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K12      ; 424        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K13      ; 422        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K14      ; 430        ; 7A       ; error_cnt_ch_bank[0][0][12]                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; K15      ; 468        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K16      ; 482        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K17      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; K18      ; 490        ; 8A       ; RJ45_CLK_BUF_EN_0_N                        ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; K19      ; 514        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K20      ; 479        ; 8A       ; RJ45_CLK_BUF_EN_1_N                        ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; K21      ; 515        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K22      ; 524        ; 8C       ; ^DATA0                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K23      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ; 528        ; 8C       ; ^DCLK                                      ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; K25      ; 21         ; QL1      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K26      ; 20         ; QL1      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K27      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K28      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L1       ; 297        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 300        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 312        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 291        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 303        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ;            ; 6A       ; VREFB6AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; L13      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ; 466        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L16      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; L19      ; 477        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 513        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L22      ;            ; --       ; VCCH_GXB                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; L23      ; 521        ; 8C       ; altera_reserved_tdo                        ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; L24      ; 527        ; 8C       ; altera_reserved_tck                        ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; L25      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L26      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L27      ; 23         ; QL1      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L28      ; 22         ; QL1      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M1       ; 296        ; 6A       ; XCVR_Ref_Clock_internal                    ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 298        ; 6A       ; tx_Para_data_bank[0][0][0]                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ; 302        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 304        ; 6A       ; Ref_clock_ckh_LED                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M5       ; 289        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M6       ; 283        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ;            ; 6A       ; VCCPD6A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M8       ;            ; 6A       ; VCCPD6A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M9       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M20      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M21      ;            ; --       ; VCCA                                       ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M22      ;            ; --       ; VCCH_GXB                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; M23      ;            ; --       ; VCCL_GXB                                   ; power  ;              ; 1.1V    ; --         ;                 ; --       ; --           ;
; M24      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M25      ; 25         ; QL1      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M26      ; 24         ; QL1      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M27      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M28      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 295        ; 6A       ; XCVR_Ref_Clock_internal(n)                 ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 294        ; 5A       ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N4       ; 265        ; 5A       ; clk_div_out                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 281        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ;            ; --       ; VCCCB                                      ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N21      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; --       ; VCCL_GXB                                   ; power  ;              ; 1.1V    ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; --       ; VCCL_GXB                                   ; power  ;              ; 1.1V    ; --         ;                 ; --       ; --           ;
; N25      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N26      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N27      ; 27         ; QL1      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ; 26         ; QL1      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P1       ; 287        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 293        ; 5A       ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P3       ; 290        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 292        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 267        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 275        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ;            ;          ; VCCD_PLL_5                                 ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; VCCA_PLL_5                                 ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P9       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; P20      ;            ; --       ; VCCCB                                      ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; P21      ;            ; --       ; VCCL_GXB                                   ; power  ;              ; 1.1V    ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ;            ; --       ; VCCL_GXB                                   ; power  ;              ; 1.1V    ; --         ;                 ; --       ; --           ;
; P24      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 29         ; QL1      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P26      ; 28         ; QL1      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P27      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P28      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 285        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ; 5A       ; VCCIO5A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R3       ; 280        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 286        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 288        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 273        ; 5A       ; rx_Para_data_bank[0][0][10]                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R7       ;            ;          ; VCCA_PLL_6                                 ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R8       ;            ;          ; VCCD_PLL_6                                 ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; DNU                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ; --       ; VCCA                                       ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R21      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ;            ; --       ; VCCL_GXB                                   ; power  ;              ; 1.1V    ; --         ;                 ; --       ; --           ;
; R23      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ;            ; --       ; VCCL_GXB                                   ; power  ;              ; 1.1V    ; --         ;                 ; --       ; --           ;
; R25      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R26      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R27      ; 31         ; QL1      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R28      ; 30         ; QL1      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T1       ; 284        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 278        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 279        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 257        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ; 259        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ;            ; --       ; VCCL_GXB                                   ; power  ;              ; 1.1V    ; --         ;                 ; --       ; --           ;
; T22      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T23      ;            ; --       ; VCCL_GXB                                   ; power  ;              ; 1.1V    ; --         ;                 ; --       ; --           ;
; T24      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T25      ; 33         ; QL1      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T26      ; 32         ; QL1      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T27      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U1       ; 282        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ;            ; 5A       ; VCCIO5A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U3       ; 277        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 274        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 276        ; 5A       ; ext_rx_para_data_clk_bank[0][0]            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U6       ; 251        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U7       ;            ; 5A       ; VCCPD5A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U8       ;            ; 5A       ; VCCPD5A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; U21      ;            ; --       ; VCCA                                       ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U22      ;            ; --       ; VCCH_GXB                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; U23      ;            ; --       ; VCCH_GXB                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; U24      ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U25      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U26      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U27      ; 35         ; QL1      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U28      ; 34         ; QL1      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V1       ; 271        ; 5A       ; tx_Para_data_bank[0][0][10]                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V3       ; 266        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 268        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ; 249        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V7       ; 243        ; 5A       ; tx_Para_data_bank[0][0][14]                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V9       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; V22      ; 111        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V23      ; 109        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V24      ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V25      ; 37         ; QL1      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V26      ; 36         ; QL1      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V27      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V28      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W1       ; 269        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 270        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 272        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W4       ; 250        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W5       ; 252        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W6       ; 241        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W7       ;            ; 5A       ; VREFB5AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 233        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ; 195        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ; 179        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 171        ; 4A       ; tx_Para_data_bank[0][0][8]                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W13      ; 169        ; 4A       ; rx_Para_data_bank[0][0][5]                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W14      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; W21      ; 95         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W22      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 66         ; 3C       ; ^nSTATUS                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ; 65         ; 3C       ; ^MSEL0                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W25      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W26      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W27      ; 39         ; QL1      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W28      ; 38         ; QL1      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y1       ; 264        ; 5A       ; rx_Para_data_bank[0][0][4]                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y2       ;            ; 5A       ; VCCIO5A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y3       ; 254        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y4       ; 256        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y5       ; 238        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y6       ; 240        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y7       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; VCCA_PLL_3                                 ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ; 235        ; 5A       ; tx_Para_data_bank[0][0][15]                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y10      ; 203        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 193        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ; --       ; VCCCB                                      ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; Y16      ; 119        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ;            ; 3A       ; VREFB3AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 127        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 103        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 101        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y21      ;            ; 3C       ; VCCPD3C                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 93         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y23      ; 64         ; 3C       ; ^MSEL1                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y24      ; 63         ; 3C       ; ^MSEL2                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y25      ; 41         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y26      ; 40         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y27      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y28      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+--------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------+
; GXB Receiver Summary                                                                                                     ;
+---------------------------+----------------+----------------+---------------------+--------------------------------------+
; CRU Input Clock Frequency ; REFCLK Divider ; Base Data Rate ; Effective Data Rate ; Receiver Channel Location            ;
+---------------------------+----------------+----------------+---------------------+--------------------------------------+
; 127.0 MHz                 ; Disabled       ; 2540.0 Mbps    ; 2540.0 Mbps         ; RXPMA_X0_Y50_N137, RXPCS_X0_Y50_N139 ;
+---------------------------+----------------+----------------+---------------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; GXB Receiver Channel                                                                                                                                                                        ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Protocol                        ; basic                                                                                                                                                     ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Channel Number                  ; 0                                                                                                                                                         ;
; Logical Channel Number          ; 0                                                                                                                                                         ;
; Channel Width                   ; 20                                                                                                                                                        ;
; Base Data Rate                  ; 2540.0 Mbps                                                                                                                                               ;
; Effective Data Rate             ; 2540.0 Mbps                                                                                                                                               ;
; Run Length                      ; 40                                                                                                                                                        ;
; Rate Matcher                    ; Disabled                                                                                                                                                  ;
; Word Aligner Mode               ; Enapatternalign                                                                                                                                           ;
; Word Alignment Pattern          ; 0101111100                                                                                                                                                ;
; Bad Pattern Count for Sync Loss ;                                                                                                                                                           ;
; Patterns to Reduce Error Count  ;                                                                                                                                                           ;
; Number of Patterns Until Sync   ;                                                                                                                                                           ;
; PPM Selection                   ; 32                                                                                                                                                        ;
; Low Latency PCS Mode Enable     ; Off                                                                                                                                                       ;
; 8B10B Mode                      ; none                                                                                                                                                      ;
; Byte Deserializer               ; Off                                                                                                                                                       ;
; Deserialization Factor          ; 20                                                                                                                                                        ;
; CRU Multiplication Factor       ; 10                                                                                                                                                        ;
; CRU VCO Post-Scale Divider      ; 2                                                                                                                                                         ;
; Multiply By                     ; 10                                                                                                                                                        ;
; Divide By                       ; 1                                                                                                                                                         ;
; CRU Input Clock Frequency       ; 127.0 MHz                                                                                                                                                 ;
; REFCLK Divider                  ; Disabled                                                                                                                                                  ;
; Byte Ordering Mode              ; none                                                                                                                                                      ;
; Receiver Channel Location       ; RXPMA_X0_Y50_N137, RXPCS_X0_Y50_N139                                                                                                                      ;
; CMU Location                    ; CMU_X0_Y56_N139                                                                                                                                           ;
; PCIE HIP Enable                 ; Off                                                                                                                                                       ;
; Channel Bonding                 ; none                                                                                                                                                      ;
; Equalizer Control               ; Indeterminable                                                                                                                                            ;
; Equalizer DC Gain               ; 0                                                                                                                                                         ;
; Adaptive Equalization Mode      ; none                                                                                                                                                      ;
; Max Gradient Control            ; 0                                                                                                                                                         ;
; Core Clock Frequency            ; 127.0 MHz                                                                                                                                                 ;
; Core Clock Source               ; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_3125_4ch:XCVR|XCVR_3125_4ch_alt4gxb:XCVR_3125_4ch_alt4gxb_component|receive_pcs0 ;
; VCCA                            ; 2.5V                                                                                                                                                      ;
; VCM                             ; 0.82V                                                                                                                                                     ;
; PLL Bandwidth Type              ; Medium                                                                                                                                                    ;
; PLL Name                        ; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_3125_4ch:XCVR|XCVR_3125_4ch_alt4gxb:XCVR_3125_4ch_alt4gxb_component|rx_cdr_pll0  ;
; PLL Type                        ; RX CDR                                                                                                                                                    ;
; PLL Location                    ; HSSIPLL_X0_Y50_N135                                                                                                                                       ;
; Quad Location                   ; QUAD_X0_Y50_N135                                                                                                                                          ;
; In Clock Frequency              ; 127.0 MHz                                                                                                                                                 ;
; Output Clock Frequency          ; 1270.0 MHz                                                                                                                                                ;
; PFD Feedback Source             ; internal                                                                                                                                                  ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; GXB Transmitter Summary                                                                                ;
+--------------------------+----------------+---------------------+--------------------------------------+
; Name                     ; Base Data Rate ; Effective Data Rate ; Transmitter Channel Location         ;
+--------------------------+----------------+---------------------+--------------------------------------+
; TX_ser_bnak[0][0]~output ; 2540.0 Mbps    ; 2540.0 Mbps         ; TXPMA_X0_Y50_N138, TXPCS_X0_Y50_N140 ;
+--------------------------+----------------+---------------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; GXB Transmitter Channel                                                                                                                                                                   ;
+------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                         ; TX_ser_bnak[0][0]~output                                                                                                                                   ;
+------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Channel Number               ; 0                                                                                                                                                          ;
; Logical Channel Number       ; 0                                                                                                                                                          ;
; Channel Width                ; 20                                                                                                                                                         ;
; Base Data Rate               ; 2540.0 Mbps                                                                                                                                                ;
; Effective Data Rate          ; 2540.0 Mbps                                                                                                                                                ;
; Transmit Protocol            ; basic                                                                                                                                                      ;
; Voltage Output Differential  ; 4                                                                                                                                                          ;
; 8B10B Mode                   ; none                                                                                                                                                       ;
; Byte Serializer              ; Off                                                                                                                                                        ;
; Serialization Factor         ; 20                                                                                                                                                         ;
; PLL Post Divider             ; 1                                                                                                                                                          ;
; Transmitter Channel Location ; TXPMA_X0_Y50_N138, TXPCS_X0_Y50_N140                                                                                                                       ;
; CMU Location                 ; CMU_X0_Y56_N139                                                                                                                                            ;
; PCIE HIP Enable              ; Off                                                                                                                                                        ;
; Channel Bonding              ; x4                                                                                                                                                         ;
; Polarity Inversion           ; Off                                                                                                                                                        ;
; Symbol Swap                  ; Off                                                                                                                                                        ;
; Bit Reversal                 ; Off                                                                                                                                                        ;
; Preemphasis Pre Tap          ; 0                                                                                                                                                          ;
; Preemphasis First Post Tap   ; 0                                                                                                                                                          ;
; Preemphasis Second Post Tap  ; 0                                                                                                                                                          ;
; Core Clock Frequency         ; 127.0 MHz                                                                                                                                                  ;
; Core Clock Source            ; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_3125_4ch:XCVR|XCVR_3125_4ch_alt4gxb:XCVR_3125_4ch_alt4gxb_component|transmit_pcs0 ;
; VCCA                         ; 2.5V                                                                                                                                                       ;
; VCCEHT                       ; 1.5V                                                                                                                                                       ;
; VCM                          ; 0.65V                                                                                                                                                      ;
+------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; GXB Transmitter PLL                                                                                                                                                                                                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------------+----------------+-------------+-----------+----------------------------+----------+--------------------+---------------------+------------------+---------------------+
; Name                                                                                                                                                 ; Output Clock Frequency ; In Clock Frequency ; Base Data Rate ; Multiply By ; Divide By ; CRU VCO Post-Scale Divider ; PLL Type ; PLL Bandwidth Type ; PLL Location        ; Quad Location    ; PFD Feedback Source ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------------+----------------+-------------+-----------+----------------------------+----------+--------------------+---------------------+------------------+---------------------+
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_3125_4ch:XCVR|XCVR_3125_4ch_alt4gxb:XCVR_3125_4ch_alt4gxb_component|tx_pll0 ; 1270.0 MHz             ; 127.0 MHz          ; 2540.0 Mbps    ; 10          ; 1         ; 2                          ; CMU      ; Medium             ; HSSIPLL_X0_Y56_N135 ; QUAD_X0_Y50_N135 ; internal            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------------+----------------+-------------+-----------+----------------------------+----------+--------------------+---------------------+------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; GXB Central Clock Divider                                                                                                                                                                                                                                                                                                                                         ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-----------------------------+-----------+--------------------------------------+--------------------------------+-------------------+--------------------------+
; Name                                                                                                                                                          ; Reference Clock Output Frequency ; Core Clock Output Frequency ; Divide By ; Digital Reference Clock Post Divider ; Core Clock Output Post Divider ; Quad Bonding Mode ; Location                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-----------------------------+-----------+--------------------------------------+--------------------------------+-------------------+--------------------------+
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_3125_4ch:XCVR|XCVR_3125_4ch_alt4gxb:XCVR_3125_4ch_alt4gxb_component|central_clk_div0 ; 127.0 MHz                        ; 127.0 MHz                   ; 5         ; On                                   ; Off                            ; None              ; CLOCKDIVIDER_X0_Y56_N136 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-----------------------------+-----------+--------------------------------------+--------------------------------+-------------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; GXB Core Clock Summary                                                                                                                                                                                                                                                                                                                     ;
+-------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Core Clock Source ; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_3125_4ch:XCVR|XCVR_3125_4ch_alt4gxb:XCVR_3125_4ch_alt4gxb_component|transmit_pcs0 ; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_3125_4ch:XCVR|XCVR_3125_4ch_alt4gxb:XCVR_3125_4ch_alt4gxb_component|receive_pcs0 ;
+-------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Destination 1     ; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_3125_4ch:XCVR|XCVR_3125_4ch_alt4gxb:XCVR_3125_4ch_alt4gxb_component|transmit_pcs0 ; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_3125_4ch:XCVR|XCVR_3125_4ch_alt4gxb:XCVR_3125_4ch_alt4gxb_component|receive_pcs0 ;
+-------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; GXB PLL to Transmitter Skew                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+----------+---------------------------+---------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------------------------------------+----------------------------+-------+------------+
; Source PLL                                                                                                                                           ; PLL Type ; PLL Quad Location         ; PLL Location        ; Destination Transmitter Channel                                                                                                                            ; Transmitter Channel Quad Location ; Transmitter Channel Location               ; Transmitter Pin Assignment ; Delay ; Delay (UI) ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+----------+---------------------------+---------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------------------------------------+----------------------------+-------+------------+
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_3125_4ch:XCVR|XCVR_3125_4ch_alt4gxb:XCVR_3125_4ch_alt4gxb_component|tx_pll0 ; CMU      ; GXB_L2 (QUAD_X0_Y50_N135) ; HSSIPLL_X0_Y56_N135 ; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_3125_4ch:XCVR|XCVR_3125_4ch_alt4gxb:XCVR_3125_4ch_alt4gxb_component|transmit_pma0 ; GXB_L2 (QUAD_X0_Y50_N135)         ; CH0 (TXPMA_X0_Y50_N138, TXPCS_X0_Y50_N140) ; H25                        ; 43 ps ; 0.11       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+----------+---------------------------+---------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------------------------------------+----------------------------+-------+------------+


+-----------------------------------------------------------------+
; I/O Assignment Warnings                                         ;
+---------------------------------+-------------------------------+
; Pin Name                        ; Reason                        ;
+---------------------------------+-------------------------------+
; tx_Para_data_bank[0][0][0]      ; Incomplete set of assignments ;
; tx_Para_data_bank[0][0][1]      ; Incomplete set of assignments ;
; tx_Para_data_bank[0][0][2]      ; Incomplete set of assignments ;
; tx_Para_data_bank[0][0][3]      ; Incomplete set of assignments ;
; tx_Para_data_bank[0][0][4]      ; Incomplete set of assignments ;
; tx_Para_data_bank[0][0][5]      ; Incomplete set of assignments ;
; tx_Para_data_bank[0][0][6]      ; Incomplete set of assignments ;
; tx_Para_data_bank[0][0][7]      ; Incomplete set of assignments ;
; tx_Para_data_bank[0][0][8]      ; Incomplete set of assignments ;
; tx_Para_data_bank[0][0][9]      ; Incomplete set of assignments ;
; tx_Para_data_bank[0][0][10]     ; Incomplete set of assignments ;
; tx_Para_data_bank[0][0][11]     ; Incomplete set of assignments ;
; tx_Para_data_bank[0][0][12]     ; Incomplete set of assignments ;
; tx_Para_data_bank[0][0][13]     ; Incomplete set of assignments ;
; tx_Para_data_bank[0][0][14]     ; Incomplete set of assignments ;
; tx_Para_data_bank[0][0][15]     ; Incomplete set of assignments ;
; rx_Para_data_bank[0][0][0]      ; Incomplete set of assignments ;
; rx_Para_data_bank[0][0][1]      ; Incomplete set of assignments ;
; rx_Para_data_bank[0][0][2]      ; Incomplete set of assignments ;
; rx_Para_data_bank[0][0][3]      ; Incomplete set of assignments ;
; rx_Para_data_bank[0][0][4]      ; Incomplete set of assignments ;
; rx_Para_data_bank[0][0][5]      ; Incomplete set of assignments ;
; rx_Para_data_bank[0][0][6]      ; Incomplete set of assignments ;
; rx_Para_data_bank[0][0][7]      ; Incomplete set of assignments ;
; rx_Para_data_bank[0][0][8]      ; Incomplete set of assignments ;
; rx_Para_data_bank[0][0][9]      ; Incomplete set of assignments ;
; rx_Para_data_bank[0][0][10]     ; Incomplete set of assignments ;
; rx_Para_data_bank[0][0][11]     ; Incomplete set of assignments ;
; rx_Para_data_bank[0][0][12]     ; Incomplete set of assignments ;
; rx_Para_data_bank[0][0][13]     ; Incomplete set of assignments ;
; rx_Para_data_bank[0][0][14]     ; Incomplete set of assignments ;
; rx_Para_data_bank[0][0][15]     ; Incomplete set of assignments ;
; ext_tx_para_data_clk_bank[0][0] ; Incomplete set of assignments ;
; ext_rx_para_data_clk_bank[0][0] ; Incomplete set of assignments ;
; tx_traffic_ready_ext_bank[0]    ; Incomplete set of assignments ;
; rx_traffic_ready_ext_bank[0]    ; Incomplete set of assignments ;
; Ref_clock_ckh_LED               ; Incomplete set of assignments ;
; clk_div_out                     ; Incomplete set of assignments ;
; RJ45_CLK_BUF_EN_0_N             ; Missing drive strength        ;
; RJ45_CLK_BUF_EN_1_N             ; Missing drive strength        ;
; opt0_en                         ; Missing drive strength        ;
; opt1_en                         ; Missing drive strength        ;
; opt0_dis                        ; Missing drive strength        ;
; opt1_dis                        ; Missing drive strength        ;
; opt0_reset_n                    ; Missing drive strength        ;
; opt1_reset_n                    ; Missing drive strength        ;
; error_cnt_ch_bank[0][0][0]      ; Incomplete set of assignments ;
; error_cnt_ch_bank[0][0][1]      ; Incomplete set of assignments ;
; error_cnt_ch_bank[0][0][2]      ; Incomplete set of assignments ;
; error_cnt_ch_bank[0][0][3]      ; Incomplete set of assignments ;
; error_cnt_ch_bank[0][0][4]      ; Incomplete set of assignments ;
; error_cnt_ch_bank[0][0][5]      ; Incomplete set of assignments ;
; error_cnt_ch_bank[0][0][6]      ; Incomplete set of assignments ;
; error_cnt_ch_bank[0][0][7]      ; Incomplete set of assignments ;
; error_cnt_ch_bank[0][0][8]      ; Incomplete set of assignments ;
; error_cnt_ch_bank[0][0][9]      ; Incomplete set of assignments ;
; error_cnt_ch_bank[0][0][10]     ; Incomplete set of assignments ;
; error_cnt_ch_bank[0][0][11]     ; Incomplete set of assignments ;
; error_cnt_ch_bank[0][0][12]     ; Incomplete set of assignments ;
; error_cnt_ch_bank[0][0][13]     ; Incomplete set of assignments ;
; error_cnt_ch_bank[0][0][14]     ; Incomplete set of assignments ;
; error_cnt_ch_bank[0][0][15]     ; Incomplete set of assignments ;
; tx_Para_data_bank[0][0][0]      ; Missing location assignment   ;
; tx_Para_data_bank[0][0][1]      ; Missing location assignment   ;
; tx_Para_data_bank[0][0][2]      ; Missing location assignment   ;
; tx_Para_data_bank[0][0][3]      ; Missing location assignment   ;
; tx_Para_data_bank[0][0][4]      ; Missing location assignment   ;
; tx_Para_data_bank[0][0][5]      ; Missing location assignment   ;
; tx_Para_data_bank[0][0][6]      ; Missing location assignment   ;
; tx_Para_data_bank[0][0][7]      ; Missing location assignment   ;
; tx_Para_data_bank[0][0][8]      ; Missing location assignment   ;
; tx_Para_data_bank[0][0][9]      ; Missing location assignment   ;
; tx_Para_data_bank[0][0][10]     ; Missing location assignment   ;
; tx_Para_data_bank[0][0][11]     ; Missing location assignment   ;
; tx_Para_data_bank[0][0][12]     ; Missing location assignment   ;
; tx_Para_data_bank[0][0][13]     ; Missing location assignment   ;
; tx_Para_data_bank[0][0][14]     ; Missing location assignment   ;
; tx_Para_data_bank[0][0][15]     ; Missing location assignment   ;
; rx_Para_data_bank[0][0][0]      ; Missing location assignment   ;
; rx_Para_data_bank[0][0][1]      ; Missing location assignment   ;
; rx_Para_data_bank[0][0][2]      ; Missing location assignment   ;
; rx_Para_data_bank[0][0][3]      ; Missing location assignment   ;
; rx_Para_data_bank[0][0][4]      ; Missing location assignment   ;
; rx_Para_data_bank[0][0][5]      ; Missing location assignment   ;
; rx_Para_data_bank[0][0][6]      ; Missing location assignment   ;
; rx_Para_data_bank[0][0][7]      ; Missing location assignment   ;
; rx_Para_data_bank[0][0][8]      ; Missing location assignment   ;
; rx_Para_data_bank[0][0][9]      ; Missing location assignment   ;
; rx_Para_data_bank[0][0][10]     ; Missing location assignment   ;
; rx_Para_data_bank[0][0][11]     ; Missing location assignment   ;
; rx_Para_data_bank[0][0][12]     ; Missing location assignment   ;
; rx_Para_data_bank[0][0][13]     ; Missing location assignment   ;
; rx_Para_data_bank[0][0][14]     ; Missing location assignment   ;
; rx_Para_data_bank[0][0][15]     ; Missing location assignment   ;
; ext_tx_para_data_clk_bank[0][0] ; Missing location assignment   ;
; ext_rx_para_data_clk_bank[0][0] ; Missing location assignment   ;
; tx_traffic_ready_ext_bank[0]    ; Missing location assignment   ;
; rx_traffic_ready_ext_bank[0]    ; Missing location assignment   ;
; Ref_clock_ckh_LED               ; Missing location assignment   ;
; clk_div_out                     ; Missing location assignment   ;
; error_cnt_ch_bank[0][0][0]      ; Missing location assignment   ;
; error_cnt_ch_bank[0][0][1]      ; Missing location assignment   ;
; error_cnt_ch_bank[0][0][2]      ; Missing location assignment   ;
; error_cnt_ch_bank[0][0][3]      ; Missing location assignment   ;
; error_cnt_ch_bank[0][0][4]      ; Missing location assignment   ;
; error_cnt_ch_bank[0][0][5]      ; Missing location assignment   ;
; error_cnt_ch_bank[0][0][6]      ; Missing location assignment   ;
; error_cnt_ch_bank[0][0][7]      ; Missing location assignment   ;
; error_cnt_ch_bank[0][0][8]      ; Missing location assignment   ;
; error_cnt_ch_bank[0][0][9]      ; Missing location assignment   ;
; error_cnt_ch_bank[0][0][10]     ; Missing location assignment   ;
; error_cnt_ch_bank[0][0][11]     ; Missing location assignment   ;
; error_cnt_ch_bank[0][0][12]     ; Missing location assignment   ;
; error_cnt_ch_bank[0][0][13]     ; Missing location assignment   ;
; error_cnt_ch_bank[0][0][14]     ; Missing location assignment   ;
; error_cnt_ch_bank[0][0][15]     ; Missing location assignment   ;
+---------------------------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+----------+-----------+---------------------------+---------------+-------------------+------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Combinational ALUTs ; Memory ALUTs ; LUT_REGs ; ALMs      ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 12x12 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; Combinational with no register ; Register-Only      ; Combinational with a register ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                  ; Entity Name                                 ; Library Name ;
;                                                                                                                                         ;                     ;              ;          ;           ;                           ;               ;                   ;      ;              ;         ;           ;           ;           ;      ;              ; ALUT/register pair             ; ALUT/register pair ; ALUT/register pair            ;                                                                                                                                                                                                                                                                                                                                                      ;                                             ;              ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+----------+-----------+---------------------------+---------------+-------------------+------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------+--------------+
; |XCVR_TOP                                                                                                                               ; 1732 (2)            ; 0 (0)        ; 0 (0)    ; 2032 (2)  ; 2801 (0)                  ; 0 (0)         ; 87040             ; 11   ; 0            ; 0       ; 0         ; 0         ; 0         ; 72   ; 0            ; 679 (2)                        ; 1748 (0)           ; 1053 (0)                      ; |XCVR_TOP                                                                                                                                                                                                                                                                                                                                            ; XCVR_TOP                                    ; work         ;
;    |XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|                                                                ; 803 (0)             ; 0 (0)        ; 0 (0)    ; 568 (0)   ; 646 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 331 (0)                        ; 174 (0)            ; 472 (0)                       ; |XCVR_TOP|XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen                                                                                                                                                                                                                                                                        ; XCVR_8B10B_interconnect                     ; work         ;
;       |FRAME_CHECK:\Data_check_loop:0:judg_if_data_is_internal:Data_check|                                                              ; 17 (17)             ; 0 (0)        ; 0 (0)    ; 10 (10)   ; 16 (16)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 16 (16)                       ; |XCVR_TOP|XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|FRAME_CHECK:\Data_check_loop:0:judg_if_data_is_internal:Data_check                                                                                                                                                                                                     ; FRAME_CHECK                                 ; work         ;
;       |FRAME_GEN:\Data_gen_loop:0:judg_if_data_is_internal:Data_gen|                                                                    ; 21 (21)             ; 0 (0)        ; 0 (0)    ; 13 (13)   ; 16 (16)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 18 (18)                       ; |XCVR_TOP|XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|FRAME_GEN:\Data_gen_loop:0:judg_if_data_is_internal:Data_gen                                                                                                                                                                                                           ; FRAME_GEN                                   ; work         ;
;       |XCVR_3125_4ch:XCVR|                                                                                                              ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)     ; 3 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (0)              ; 1 (0)                         ; |XCVR_TOP|XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_3125_4ch:XCVR                                                                                                                                                                                                                                                     ; XCVR_3125_4ch                               ; work         ;
;          |XCVR_3125_4ch_alt4gxb:XCVR_3125_4ch_alt4gxb_component|                                                                        ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 1 (1)                         ; |XCVR_TOP|XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_3125_4ch:XCVR|XCVR_3125_4ch_alt4gxb:XCVR_3125_4ch_alt4gxb_component                                                                                                                                                                                               ; XCVR_3125_4ch_alt4gxb                       ; work         ;
;       |XCVR_Reconfig_3125_4ch:XCVR_reconfig|                                                                                            ; 539 (0)             ; 0 (0)        ; 0 (0)    ; 371 (0)   ; 338 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 282 (0)                        ; 81 (0)             ; 257 (0)                       ; |XCVR_TOP|XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig                                                                                                                                                                                                                                   ; XCVR_Reconfig_3125_4ch                      ; work         ;
;          |XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|                            ; 539 (59)            ; 0 (0)        ; 0 (0)    ; 371 (23)  ; 338 (12)                  ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 282 (31)                       ; 81 (2)             ; 257 (28)                      ; |XCVR_TOP|XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component                                                                                                                                 ; XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm ; work         ;
;             |XCVR_Reconfig_3125_4ch_alt_dprio_kuj:dprio|                                                                                ; 33 (25)             ; 0 (0)        ; 0 (0)    ; 72 (68)   ; 108 (102)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 10 (8)                         ; 52 (52)            ; 56 (50)                       ; |XCVR_TOP|XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|XCVR_Reconfig_3125_4ch_alt_dprio_kuj:dprio                                                                                      ; XCVR_Reconfig_3125_4ch_alt_dprio_kuj        ; work         ;
;                |lpm_compare:pre_amble_cmpr|                                                                                             ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 0 (0)                         ; |XCVR_TOP|XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|XCVR_Reconfig_3125_4ch_alt_dprio_kuj:dprio|lpm_compare:pre_amble_cmpr                                                           ; lpm_compare                                 ; work         ;
;                   |cmpr_19i:auto_generated|                                                                                             ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 0 (0)                         ; |XCVR_TOP|XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|XCVR_Reconfig_3125_4ch_alt_dprio_kuj:dprio|lpm_compare:pre_amble_cmpr|cmpr_19i:auto_generated                                   ; cmpr_19i                                    ; work         ;
;                |lpm_counter:state_mc_counter|                                                                                           ; 6 (0)               ; 0 (0)        ; 0 (0)    ; 3 (0)     ; 6 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 6 (0)                         ; |XCVR_TOP|XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|XCVR_Reconfig_3125_4ch_alt_dprio_kuj:dprio|lpm_counter:state_mc_counter                                                         ; lpm_counter                                 ; work         ;
;                   |cntr_u4o:auto_generated|                                                                                             ; 6 (6)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 6 (6)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 6 (6)                         ; |XCVR_TOP|XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|XCVR_Reconfig_3125_4ch_alt_dprio_kuj:dprio|lpm_counter:state_mc_counter|cntr_u4o:auto_generated                                 ; cntr_u4o                                    ; work         ;
;             |alt_cal:calibration|                                                                                                       ; 447 (427)           ; 0 (0)        ; 0 (0)    ; 299 (285) ; 218 (206)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 241 (237)                      ; 27 (27)            ; 206 (190)                     ; |XCVR_TOP|XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration                                                                                                             ; alt_cal                                     ; work         ;
;                |alt_cal_edge_detect:pd0_det|                                                                                            ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 3 (3)                         ; |XCVR_TOP|XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|alt_cal_edge_detect:pd0_det                                                                                 ; alt_cal_edge_detect                         ; work         ;
;                |alt_cal_edge_detect:pd180_det|                                                                                          ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 4 (4)     ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 3 (3)                         ; |XCVR_TOP|XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|alt_cal_edge_detect:pd180_det                                                                               ; alt_cal_edge_detect                         ; work         ;
;                |alt_cal_edge_detect:pd270_det|                                                                                          ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 4 (4)     ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 3 (3)                         ; |XCVR_TOP|XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|alt_cal_edge_detect:pd270_det                                                                               ; alt_cal_edge_detect                         ; work         ;
;                |alt_cal_edge_detect:pd90_det|                                                                                           ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 4 (4)     ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 3 (3)                         ; |XCVR_TOP|XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|alt_cal_edge_detect:pd90_det                                                                                ; alt_cal_edge_detect                         ; work         ;
;                |lpm_mux:alt_cal_mux_gen.testbus_mux|                                                                                    ; 4 (0)               ; 0 (0)        ; 0 (0)    ; 4 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 4 (0)                         ; |XCVR_TOP|XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|lpm_mux:alt_cal_mux_gen.testbus_mux                                                                         ; lpm_mux                                     ; work         ;
;                   |mux_snc:auto_generated|                                                                                              ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 4 (4)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 4 (4)                         ; |XCVR_TOP|XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|lpm_mux:alt_cal_mux_gen.testbus_mux|mux_snc:auto_generated                                                  ; mux_snc                                     ; work         ;
;       |clk_buffer:\generate_RX_BUFG_loop:0:xcvr_rx_data_clk_buf_used_assert:gen_RX_BUFG|                                                ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |XCVR_TOP|XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|clk_buffer:\generate_RX_BUFG_loop:0:xcvr_rx_data_clk_buf_used_assert:gen_RX_BUFG                                                                                                                                                                                       ; clk_buffer                                  ; clk_buffer   ;
;          |clk_buffer_altclkctrl_0:altclkctrl_0|                                                                                         ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |XCVR_TOP|XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|clk_buffer:\generate_RX_BUFG_loop:0:xcvr_rx_data_clk_buf_used_assert:gen_RX_BUFG|clk_buffer_altclkctrl_0:altclkctrl_0                                                                                                                                                  ; clk_buffer_altclkctrl_0                     ; clk_buffer   ;
;             |clk_buffer_altclkctrl_0_sub:clk_buffer_altclkctrl_0_sub_component|                                                         ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |XCVR_TOP|XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|clk_buffer:\generate_RX_BUFG_loop:0:xcvr_rx_data_clk_buf_used_assert:gen_RX_BUFG|clk_buffer_altclkctrl_0:altclkctrl_0|clk_buffer_altclkctrl_0_sub:clk_buffer_altclkctrl_0_sub_component                                                                                ; clk_buffer_altclkctrl_0_sub                 ; clk_buffer   ;
;       |clk_buffer:\generate_TX_BUFG_loop:0:xcvr_tx_data_clk_buf_used_assert:gen_TX_BUFG|                                                ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |XCVR_TOP|XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|clk_buffer:\generate_TX_BUFG_loop:0:xcvr_tx_data_clk_buf_used_assert:gen_TX_BUFG                                                                                                                                                                                       ; clk_buffer                                  ; clk_buffer   ;
;          |clk_buffer_altclkctrl_0:altclkctrl_0|                                                                                         ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |XCVR_TOP|XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|clk_buffer:\generate_TX_BUFG_loop:0:xcvr_tx_data_clk_buf_used_assert:gen_TX_BUFG|clk_buffer_altclkctrl_0:altclkctrl_0                                                                                                                                                  ; clk_buffer_altclkctrl_0                     ; clk_buffer   ;
;             |clk_buffer_altclkctrl_0_sub:clk_buffer_altclkctrl_0_sub_component|                                                         ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |XCVR_TOP|XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|clk_buffer:\generate_TX_BUFG_loop:0:xcvr_tx_data_clk_buf_used_assert:gen_TX_BUFG|clk_buffer_altclkctrl_0:altclkctrl_0|clk_buffer_altclkctrl_0_sub:clk_buffer_altclkctrl_0_sub_component                                                                                ; clk_buffer_altclkctrl_0_sub                 ; clk_buffer   ;
;       |decoder_16b20b:\generate_16B20B_dec_loop:0:dec|                                                                                  ; 28 (0)              ; 0 (0)        ; 0 (0)    ; 24 (22)   ; 38 (38)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 6 (0)                          ; 17 (17)            ; 22 (0)                        ; |XCVR_TOP|XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|decoder_16b20b:\generate_16B20B_dec_loop:0:dec                                                                                                                                                                                                                         ; decoder_16b20b                              ; work         ;
;          |decode_v:decoder_0|                                                                                                           ; 14 (14)             ; 0 (0)        ; 0 (0)    ; 12 (12)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 12 (12)                       ; |XCVR_TOP|XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|decoder_16b20b:\generate_16B20B_dec_loop:0:dec|decode_v:decoder_0                                                                                                                                                                                                      ; decode_v                                    ; work         ;
;          |decode_v:decoder_1|                                                                                                           ; 14 (14)             ; 0 (0)        ; 0 (0)    ; 11 (11)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 10 (10)                       ; |XCVR_TOP|XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|decoder_16b20b:\generate_16B20B_dec_loop:0:dec|decode_v:decoder_1                                                                                                                                                                                                      ; decode_v                                    ; work         ;
;       |encoder_16b20b:\generate_16B20B_enc_loop:0:enc|                                                                                  ; 28 (0)              ; 0 (0)        ; 0 (0)    ; 21 (20)   ; 37 (37)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (0)                          ; 11 (11)            ; 26 (1)                        ; |XCVR_TOP|XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|encoder_16b20b:\generate_16B20B_enc_loop:0:enc                                                                                                                                                                                                                         ; encoder_16b20b                              ; work         ;
;          |encode_v:encoder_0|                                                                                                           ; 12 (12)             ; 0 (0)        ; 0 (0)    ; 9 (9)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 10 (10)                       ; |XCVR_TOP|XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|encoder_16b20b:\generate_16B20B_enc_loop:0:enc|encode_v:encoder_0                                                                                                                                                                                                      ; encode_v                                    ; work         ;
;          |encode_v:encoder_1|                                                                                                           ; 16 (16)             ; 0 (0)        ; 0 (0)    ; 10 (10)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 15 (15)                       ; |XCVR_TOP|XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|encoder_16b20b:\generate_16B20B_enc_loop:0:enc|encode_v:encoder_1                                                                                                                                                                                                      ; encode_v                                    ; work         ;
;       |reset_logic:rst_logic|                                                                                                           ; 74 (74)             ; 0 (0)        ; 0 (0)    ; 44 (44)   ; 62 (62)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 18 (18)                        ; 6 (6)              ; 56 (56)                       ; |XCVR_TOP|XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic                                                                                                                                                                                                                                                  ; reset_logic                                 ; work         ;
;       |traffic:\generate_traffic_loop:0:traffic|                                                                                        ; 95 (95)             ; 0 (0)        ; 0 (0)    ; 91 (91)   ; 136 (136)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 18 (18)                        ; 57 (57)            ; 79 (79)                       ; |XCVR_TOP|XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|traffic:\generate_traffic_loop:0:traffic                                                                                                                                                                                                                               ; traffic                                     ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 129 (1)             ; 0 (0)        ; 0 (0)    ; 126 (1)   ; 146 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 59 (1)                         ; 76 (0)             ; 70 (0)                        ; |XCVR_TOP|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                                     ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 128 (0)             ; 0 (0)        ; 0 (0)    ; 125 (0)   ; 146 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 58 (0)                         ; 76 (0)             ; 70 (0)                        ; |XCVR_TOP|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input                 ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 128 (0)             ; 0 (0)        ; 0 (0)    ; 125 (0)   ; 146 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 58 (0)                         ; 76 (0)             ; 70 (0)                        ; |XCVR_TOP|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                                 ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 128 (1)             ; 0 (0)        ; 0 (0)    ; 125 (3)   ; 146 (7)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 58 (1)                         ; 76 (3)             ; 70 (0)                        ; |XCVR_TOP|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab                     ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 127 (0)             ; 0 (0)        ; 0 (0)    ; 125 (0)   ; 139 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 57 (0)                         ; 73 (0)             ; 70 (0)                        ; |XCVR_TOP|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric           ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 127 (86)            ; 0 (0)        ; 0 (0)    ; 125 (98)  ; 139 (110)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 57 (43)                        ; 73 (72)            ; 70 (43)                       ; |XCVR_TOP|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                                ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 21 (21)             ; 0 (0)        ; 0 (0)    ; 15 (15)   ; 10 (10)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 11 (11)                        ; 0 (0)              ; 10 (10)                       ; |XCVR_TOP|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                                  ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 20 (20)             ; 0 (0)        ; 0 (0)    ; 14 (14)   ; 19 (19)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 1 (1)              ; 18 (18)                       ; |XCVR_TOP|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                              ; altera_sld   ;
;    |sld_signaltap:RX|                                                                                                                   ; 289 (2)             ; 0 (0)        ; 0 (0)    ; 580 (96)  ; 895 (94)                  ; 0 (0)         ; 48128             ; 6    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 98 (2)                         ; 704 (94)           ; 191 (0)                       ; |XCVR_TOP|sld_signaltap:RX                                                                                                                                                                                                                                                                                                                           ; sld_signaltap                               ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                           ; 287 (0)             ; 0 (0)        ; 0 (0)    ; 544 (0)   ; 801 (0)                   ; 0 (0)         ; 48128             ; 6    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 96 (0)                         ; 610 (0)            ; 191 (0)                       ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                                     ; sld_signaltap_impl                          ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                       ; 287 (68)            ; 0 (0)        ; 0 (0)    ; 544 (182) ; 801 (268)                 ; 0 (0)         ; 48128             ; 6    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 96 (25)                        ; 610 (225)          ; 191 (43)                      ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                              ; sld_signaltap_implb                         ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                            ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 41 (39)   ; 64 (64)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 64 (64)            ; 1 (0)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                               ; altdpram                                    ; work         ;
;                |lpm_decode:wdecoder|                                                                                                    ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                                           ; lpm_decode                                  ; work         ;
;                   |decode_srf:auto_generated|                                                                                           ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_srf:auto_generated                                                                                                                                 ; decode_srf                                  ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                           ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 48128             ; 6    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                              ; altsyncram                                  ; work         ;
;                |altsyncram_5l84:auto_generated|                                                                                         ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 48128             ; 6    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_5l84:auto_generated                                                                                                                                                               ; altsyncram_5l84                             ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)     ; 10 (10)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (9)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                               ; lpm_shiftreg                                ; work         ;
;             |lpm_shiftreg:status_register|                                                                                              ; 17 (17)             ; 0 (0)        ; 0 (0)    ; 10 (10)   ; 17 (17)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                                 ; lpm_shiftreg                                ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                   ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 9 (9)     ; 13 (13)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 10 (10)            ; 3 (3)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                                      ; serial_crc_16                               ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                ; 76 (76)             ; 0 (0)        ; 0 (0)    ; 63 (63)   ; 59 (59)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 33 (33)                        ; 20 (20)            ; 44 (44)                       ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                                   ; sld_buffer_manager                          ; work         ;
;             |sld_ela_control:ela_control|                                                                                               ; 59 (1)              ; 0 (0)        ; 0 (0)    ; 160 (1)   ; 251 (1)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 6 (0)                          ; 195 (0)            ; 56 (1)                        ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                                  ; sld_ela_control                             ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 4 (4)     ; 4 (4)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 3 (3)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                          ; lpm_shiftreg                                ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                                 ; 47 (0)              ; 0 (0)        ; 0 (0)    ; 148 (0)   ; 235 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 184 (0)            ; 51 (0)                        ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                                           ; sld_ela_basic_multi_level_trigger           ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 105 (105) ; 141 (141)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 136 (136)          ; 5 (5)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                                ; lpm_shiftreg                                ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                                      ; 47 (0)              ; 0 (0)        ; 0 (0)    ; 78 (0)    ; 94 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 48 (0)             ; 47 (0)                        ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                                            ; sld_mbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                      ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1                      ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1                      ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                                                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1                      ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                                                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1                      ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                                                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1                      ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                                                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1                      ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                                                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1                      ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                                                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1                      ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                                                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1                      ; sld_sbpmg                                   ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                          ; 11 (11)             ; 0 (0)        ; 0 (0)    ; 17 (11)   ; 11 (1)                    ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 8 (0)              ; 7 (5)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                                    ; sld_ela_trigger_flow_mgr                    ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                             ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 6 (6)     ; 10 (10)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 8 (8)              ; 2 (2)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                                            ; lpm_shiftreg                                ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                          ; 41 (11)             ; 0 (0)        ; 0 (0)    ; 71 (9)    ; 111 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 17 (11)                        ; 87 (0)             ; 24 (0)                        ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                                             ; sld_offload_buffer_mgr                      ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                              ; 8 (0)               ; 0 (0)        ; 0 (0)    ; 4 (0)     ; 6 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 6 (0)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                                   ; lpm_counter                                 ; work         ;
;                   |cntr_5di:auto_generated|                                                                                             ; 8 (8)               ; 0 (0)        ; 0 (0)    ; 4 (4)     ; 6 (6)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 6 (6)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_5di:auto_generated                                                                           ; cntr_5di                                    ; work         ;
;                |lpm_counter:read_pointer_counter|                                                                                       ; 10 (0)              ; 0 (0)        ; 0 (0)    ; 5 (0)     ; 10 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 10 (0)                        ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                                            ; lpm_counter                                 ; work         ;
;                   |cntr_n5j:auto_generated|                                                                                             ; 10 (10)             ; 0 (0)        ; 0 (0)    ; 5 (5)     ; 10 (10)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 10 (10)                       ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_n5j:auto_generated                                                                                                    ; cntr_n5j                                    ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                                             ; 7 (0)               ; 0 (0)        ; 0 (0)    ; 4 (0)     ; 5 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 5 (0)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                                  ; lpm_counter                                 ; work         ;
;                   |cntr_rci:auto_generated|                                                                                             ; 7 (7)               ; 0 (0)        ; 0 (0)    ; 4 (4)     ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 5 (5)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_rci:auto_generated                                                                                          ; cntr_rci                                    ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                                                ; 3 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)     ; 1 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 1 (0)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                                     ; lpm_counter                                 ; work         ;
;                   |cntr_hvi:auto_generated|                                                                                             ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_hvi:auto_generated                                                                                             ; cntr_hvi                                    ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                       ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 12 (12)   ; 21 (21)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 21 (21)            ; 0 (0)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                                            ; lpm_shiftreg                                ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                        ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 25 (25)   ; 47 (47)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 46 (46)            ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                                             ; lpm_shiftreg                                ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                     ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 11 (11)   ; 21 (21)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 20 (20)            ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                                          ; lpm_shiftreg                                ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                     ; 20 (20)             ; 0 (0)        ; 0 (0)    ; 19 (19)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 13 (13)                        ; 0 (0)              ; 8 (8)                         ; |XCVR_TOP|sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                                        ; sld_rom_sr                                  ; work         ;
;    |sld_signaltap:TX|                                                                                                                   ; 267 (2)             ; 0 (0)        ; 0 (0)    ; 467 (60)  ; 690 (60)                  ; 0 (0)         ; 30720             ; 4    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 97 (2)                         ; 520 (60)           ; 170 (0)                       ; |XCVR_TOP|sld_signaltap:TX                                                                                                                                                                                                                                                                                                                           ; sld_signaltap                               ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                           ; 265 (0)             ; 0 (0)        ; 0 (0)    ; 435 (0)   ; 630 (0)                   ; 0 (0)         ; 30720             ; 4    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 95 (0)                         ; 460 (0)            ; 170 (0)                       ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                                     ; sld_signaltap_impl                          ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                       ; 265 (68)            ; 0 (0)        ; 0 (0)    ; 435 (133) ; 630 (200)                 ; 0 (0)         ; 30720             ; 4    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 95 (25)                        ; 460 (155)          ; 170 (43)                      ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                              ; sld_signaltap_implb                         ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                            ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 40 (39)   ; 64 (64)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 62 (62)            ; 3 (2)                         ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                               ; altdpram                                    ; work         ;
;                |lpm_decode:wdecoder|                                                                                                    ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                                           ; lpm_decode                                  ; work         ;
;                   |decode_srf:auto_generated|                                                                                           ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_srf:auto_generated                                                                                                                                 ; decode_srf                                  ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                           ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 30720             ; 4    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                              ; altsyncram                                  ; work         ;
;                |altsyncram_lk84:auto_generated|                                                                                         ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 30720             ; 4    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_lk84:auto_generated                                                                                                                                                               ; altsyncram_lk84                             ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 6 (6)     ; 10 (10)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 10 (10)            ; 0 (0)                         ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                               ; lpm_shiftreg                                ; work         ;
;             |lpm_shiftreg:status_register|                                                                                              ; 17 (17)             ; 0 (0)        ; 0 (0)    ; 11 (11)   ; 17 (17)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                                 ; lpm_shiftreg                                ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                   ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 10 (10)   ; 13 (13)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 10 (10)            ; 3 (3)                         ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                                      ; serial_crc_16                               ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                ; 76 (76)             ; 0 (0)        ; 0 (0)    ; 61 (61)   ; 59 (59)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 36 (36)                        ; 22 (22)            ; 41 (41)                       ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                                   ; sld_buffer_manager                          ; work         ;
;             |sld_ela_control:ela_control|                                                                                               ; 38 (1)              ; 0 (0)        ; 0 (0)    ; 105 (1)   ; 166 (1)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (0)                          ; 131 (0)            ; 35 (1)                        ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                                  ; sld_ela_control                             ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 4 (4)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 4 (4)              ; 0 (0)                         ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                          ; lpm_shiftreg                                ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                                 ; 30 (0)              ; 0 (0)        ; 0 (0)    ; 95 (0)    ; 150 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 117 (0)            ; 33 (0)                        ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                                           ; sld_ela_basic_multi_level_trigger           ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 72 (72)   ; 90 (90)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 88 (88)            ; 2 (2)                         ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                                ; lpm_shiftreg                                ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                                      ; 30 (0)              ; 0 (0)        ; 0 (0)    ; 54 (0)    ; 60 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 29 (0)             ; 31 (0)                        ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                                            ; sld_mbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                      ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1                      ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1                     ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (2)                         ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1                      ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                                                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1                      ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                                                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1                      ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                                                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1                      ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                                                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1                      ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                                                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1                      ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                                                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1                      ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                                                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1                      ; sld_sbpmg                                   ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                          ; 7 (7)               ; 0 (0)        ; 0 (0)    ; 14 (7)    ; 11 (1)                    ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 10 (0)             ; 4 (4)                         ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                                    ; sld_ela_trigger_flow_mgr                    ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                             ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 7 (7)     ; 10 (10)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 10 (10)            ; 0 (0)                         ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                                            ; lpm_shiftreg                                ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                          ; 40 (11)             ; 0 (0)        ; 0 (0)    ; 61 (9)    ; 93 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 16 (10)                        ; 70 (0)             ; 24 (1)                        ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                                             ; sld_offload_buffer_mgr                      ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                              ; 7 (0)               ; 0 (0)        ; 0 (0)    ; 4 (0)     ; 5 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 5 (0)                         ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                                   ; lpm_counter                                 ; work         ;
;                   |cntr_sci:auto_generated|                                                                                             ; 7 (7)               ; 0 (0)        ; 0 (0)    ; 4 (4)     ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 5 (5)                         ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_sci:auto_generated                                                                           ; cntr_sci                                    ; work         ;
;                |lpm_counter:read_pointer_counter|                                                                                       ; 10 (0)              ; 0 (0)        ; 0 (0)    ; 5 (0)     ; 10 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 10 (0)                        ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                                            ; lpm_counter                                 ; work         ;
;                   |cntr_n5j:auto_generated|                                                                                             ; 10 (10)             ; 0 (0)        ; 0 (0)    ; 5 (5)     ; 10 (10)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 10 (10)                       ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_n5j:auto_generated                                                                                                    ; cntr_n5j                                    ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                                             ; 7 (0)               ; 0 (0)        ; 0 (0)    ; 4 (0)     ; 5 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 5 (0)                         ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                                  ; lpm_counter                                 ; work         ;
;                   |cntr_rci:auto_generated|                                                                                             ; 7 (7)               ; 0 (0)        ; 0 (0)    ; 4 (4)     ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 5 (5)                         ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_rci:auto_generated                                                                                          ; cntr_rci                                    ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                                                ; 3 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)     ; 1 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 1 (0)                         ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                                     ; lpm_counter                                 ; work         ;
;                   |cntr_hvi:auto_generated|                                                                                             ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_hvi:auto_generated                                                                                             ; cntr_hvi                                    ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                       ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 11 (11)   ; 21 (21)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 21 (21)            ; 0 (0)                         ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                                            ; lpm_shiftreg                                ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                        ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 16 (16)   ; 30 (30)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 29 (29)            ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                                             ; lpm_shiftreg                                ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                     ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 11 (11)   ; 21 (21)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 20 (20)            ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                                          ; lpm_shiftreg                                ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                     ; 20 (20)             ; 0 (0)        ; 0 (0)    ; 19 (19)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 13 (13)                        ; 0 (0)              ; 8 (8)                         ; |XCVR_TOP|sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                                        ; sld_rom_sr                                  ; work         ;
;    |sld_signaltap:init|                                                                                                                 ; 242 (2)             ; 0 (0)        ; 0 (0)    ; 289 (15)  ; 424 (16)                  ; 0 (0)         ; 8192              ; 1    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 92 (2)                         ; 274 (16)           ; 150 (0)                       ; |XCVR_TOP|sld_signaltap:init                                                                                                                                                                                                                                                                                                                         ; sld_signaltap                               ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                           ; 240 (0)             ; 0 (0)        ; 0 (0)    ; 283 (0)   ; 408 (0)                   ; 0 (0)         ; 8192              ; 1    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 90 (0)                         ; 258 (0)            ; 150 (0)                       ; |XCVR_TOP|sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                                   ; sld_signaltap_impl                          ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                       ; 240 (68)            ; 0 (0)        ; 0 (0)    ; 283 (80)  ; 408 (112)                 ; 0 (0)         ; 8192              ; 1    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 90 (26)                        ; 258 (69)           ; 150 (42)                      ; |XCVR_TOP|sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                            ; sld_signaltap_implb                         ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                            ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 38 (36)   ; 64 (64)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 63 (63)            ; 2 (1)                         ; |XCVR_TOP|sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                             ; altdpram                                    ; work         ;
;                |lpm_decode:wdecoder|                                                                                                    ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |XCVR_TOP|sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                                         ; lpm_decode                                  ; work         ;
;                   |decode_srf:auto_generated|                                                                                           ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_srf:auto_generated                                                                                                                               ; decode_srf                                  ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                           ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 8192              ; 1    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |XCVR_TOP|sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                            ; altsyncram                                  ; work         ;
;                |altsyncram_vh84:auto_generated|                                                                                         ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 8192              ; 1    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |XCVR_TOP|sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vh84:auto_generated                                                                                                                                                             ; altsyncram_vh84                             ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)     ; 10 (10)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (9)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                             ; lpm_shiftreg                                ; work         ;
;             |lpm_shiftreg:status_register|                                                                                              ; 17 (17)             ; 0 (0)        ; 0 (0)    ; 10 (10)   ; 17 (17)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |XCVR_TOP|sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                               ; lpm_shiftreg                                ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                   ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 8 (8)     ; 13 (13)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 9 (9)              ; 4 (4)                         ; |XCVR_TOP|sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                                    ; serial_crc_16                               ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                ; 76 (76)             ; 0 (0)        ; 0 (0)    ; 59 (59)   ; 59 (59)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 35 (35)                        ; 21 (21)            ; 42 (42)                       ; |XCVR_TOP|sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                                 ; sld_buffer_manager                          ; work         ;
;             |sld_ela_control:ela_control|                                                                                               ; 12 (1)              ; 0 (0)        ; 0 (0)    ; 33 (1)    ; 56 (1)                    ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 46 (0)             ; 10 (1)                        ; |XCVR_TOP|sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                                ; sld_ela_control                             ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 4 (4)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 4 (4)              ; 0 (0)                         ; |XCVR_TOP|sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                        ; lpm_shiftreg                                ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                                 ; 8 (0)               ; 0 (0)        ; 0 (0)    ; 24 (0)    ; 40 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (0)             ; 8 (0)                         ; |XCVR_TOP|sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                                         ; sld_ela_basic_multi_level_trigger           ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 18 (18)   ; 24 (24)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 24 (24)            ; 0 (0)                         ; |XCVR_TOP|sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                              ; lpm_shiftreg                                ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                                      ; 8 (0)               ; 0 (0)        ; 0 (0)    ; 13 (0)    ; 16 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 8 (0)              ; 8 (0)                         ; |XCVR_TOP|sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                                          ; sld_mbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                    ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1                    ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1                    ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                                                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1                    ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                                                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1                    ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                                                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1                    ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                                                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1                    ; sld_sbpmg                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                                                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1                    ; sld_sbpmg                                   ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                          ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 8 (3)     ; 11 (1)                    ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 10 (0)             ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                                  ; sld_ela_trigger_flow_mgr                    ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                             ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 5 (5)     ; 10 (10)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 10 (10)            ; 0 (0)                         ; |XCVR_TOP|sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                                          ; lpm_shiftreg                                ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                          ; 41 (9)              ; 0 (0)        ; 0 (0)    ; 46 (7)    ; 69 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 12 (8)                         ; 41 (0)             ; 29 (1)                        ; |XCVR_TOP|sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                                           ; sld_offload_buffer_mgr                      ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                              ; 3 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)     ; 3 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (0)                         ; |XCVR_TOP|sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                                 ; lpm_counter                                 ; work         ;
;                   |cntr_ebi:auto_generated|                                                                                             ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |XCVR_TOP|sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_ebi:auto_generated                                                                         ; cntr_ebi                                    ; work         ;
;                |lpm_counter:read_pointer_counter|                                                                                       ; 10 (0)              ; 0 (0)        ; 0 (0)    ; 5 (0)     ; 10 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 10 (0)                        ; |XCVR_TOP|sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                                          ; lpm_counter                                 ; work         ;
;                   |cntr_n5j:auto_generated|                                                                                             ; 10 (10)             ; 0 (0)        ; 0 (0)    ; 5 (5)     ; 10 (10)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 10 (10)                       ; |XCVR_TOP|sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_n5j:auto_generated                                                                                                  ; cntr_n5j                                    ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                                             ; 7 (0)               ; 0 (0)        ; 0 (0)    ; 4 (0)     ; 5 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 5 (0)                         ; |XCVR_TOP|sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                                ; lpm_counter                                 ; work         ;
;                   |cntr_rci:auto_generated|                                                                                             ; 7 (7)               ; 0 (0)        ; 0 (0)    ; 4 (4)     ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 5 (5)                         ; |XCVR_TOP|sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_rci:auto_generated                                                                                        ; cntr_rci                                    ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                                                ; 3 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)     ; 1 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 1 (0)                         ; |XCVR_TOP|sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                                   ; lpm_counter                                 ; work         ;
;                   |cntr_hvi:auto_generated|                                                                                             ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_hvi:auto_generated                                                                                           ; cntr_hvi                                    ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                       ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 11 (11)   ; 21 (21)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 21 (21)            ; 0 (0)                         ; |XCVR_TOP|sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                                          ; lpm_shiftreg                                ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                        ; 8 (8)               ; 0 (0)        ; 0 (0)    ; 5 (5)     ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (8)                         ; |XCVR_TOP|sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                                           ; lpm_shiftreg                                ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                     ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 11 (11)   ; 21 (21)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 20 (20)            ; 1 (1)                         ; |XCVR_TOP|sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                                        ; lpm_shiftreg                                ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                     ; 20 (20)             ; 0 (0)        ; 0 (0)    ; 19 (19)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 13 (13)                        ; 0 (0)              ; 8 (8)                         ; |XCVR_TOP|sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                                      ; sld_rom_sr                                  ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+----------+-----------+---------------------------+---------------+-------------------+------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                                                                                         ;
+---------------------------------+----------+---------------+---------------+------------------------------------------------------------------+----------------------------------------------+-----+------+---------+----------+------------+
; Name                            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Input Pin to Input Register(or DDIO High Capture Register) Delay ; Input Pin to DDIO Low Capture Register Delay ; TCO ; TCOE ; DQS bus ; NDQS bus ; DQS output ;
+---------------------------------+----------+---------------+---------------+------------------------------------------------------------------+----------------------------------------------+-----+------+---------+----------+------------+
; XCVR_Ref_Clock_internal         ; Input    ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; init_clk                        ; Input    ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; TX_ser_bnak[0][0]               ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; tx_Para_data_bank[0][0][0]      ; Input    ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; tx_Para_data_bank[0][0][1]      ; Input    ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; tx_Para_data_bank[0][0][2]      ; Input    ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; tx_Para_data_bank[0][0][3]      ; Input    ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; tx_Para_data_bank[0][0][4]      ; Input    ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; tx_Para_data_bank[0][0][5]      ; Input    ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; tx_Para_data_bank[0][0][6]      ; Input    ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; tx_Para_data_bank[0][0][7]      ; Input    ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; tx_Para_data_bank[0][0][8]      ; Input    ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; tx_Para_data_bank[0][0][9]      ; Input    ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; tx_Para_data_bank[0][0][10]     ; Input    ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; tx_Para_data_bank[0][0][11]     ; Input    ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; tx_Para_data_bank[0][0][12]     ; Input    ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; tx_Para_data_bank[0][0][13]     ; Input    ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; tx_Para_data_bank[0][0][14]     ; Input    ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; tx_Para_data_bank[0][0][15]     ; Input    ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; rx_Para_data_bank[0][0][0]      ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; rx_Para_data_bank[0][0][1]      ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; rx_Para_data_bank[0][0][2]      ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; rx_Para_data_bank[0][0][3]      ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; rx_Para_data_bank[0][0][4]      ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; rx_Para_data_bank[0][0][5]      ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; rx_Para_data_bank[0][0][6]      ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; rx_Para_data_bank[0][0][7]      ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; rx_Para_data_bank[0][0][8]      ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; rx_Para_data_bank[0][0][9]      ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; rx_Para_data_bank[0][0][10]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; rx_Para_data_bank[0][0][11]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; rx_Para_data_bank[0][0][12]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; rx_Para_data_bank[0][0][13]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; rx_Para_data_bank[0][0][14]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; rx_Para_data_bank[0][0][15]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; ext_tx_para_data_clk_bank[0][0] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; ext_rx_para_data_clk_bank[0][0] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; tx_traffic_ready_ext_bank[0]    ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; rx_traffic_ready_ext_bank[0]    ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Ref_clock_ckh_LED               ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; clk_div_out                     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; RJ45_CLK_BUF_EN_0_N             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; RJ45_CLK_BUF_EN_1_N             ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; opt0_en                         ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; opt1_en                         ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; opt0_dis                        ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; opt1_dis                        ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; opt0_reset_n                    ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; opt1_reset_n                    ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; error_cnt_ch_bank[0][0][0]      ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; error_cnt_ch_bank[0][0][1]      ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; error_cnt_ch_bank[0][0][2]      ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; error_cnt_ch_bank[0][0][3]      ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; error_cnt_ch_bank[0][0][4]      ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; error_cnt_ch_bank[0][0][5]      ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; error_cnt_ch_bank[0][0][6]      ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; error_cnt_ch_bank[0][0][7]      ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; error_cnt_ch_bank[0][0][8]      ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; error_cnt_ch_bank[0][0][9]      ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; error_cnt_ch_bank[0][0][10]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; error_cnt_ch_bank[0][0][11]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; error_cnt_ch_bank[0][0][12]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; error_cnt_ch_bank[0][0][13]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; error_cnt_ch_bank[0][0][14]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; error_cnt_ch_bank[0][0][15]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; XCVR_Ref_Clock_external         ; Input    ; (0) 413 ps    ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; RST_N_in                        ; Input    ; (51) 1906 ps  ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; RX_ser_bank[0][0]               ; Input    ; (0) 483 ps    ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; XCVR_Ref_Clock_internal(n)      ; Input    ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; TX_ser_bnak[0][0](n)            ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; XCVR_Ref_Clock_external(n)      ; Input    ; (0) 413 ps    ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; RX_ser_bank[0][0](n)            ; Input    ; (0) 483 ps    ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
+---------------------------------+----------+---------------+---------------+------------------------------------------------------------------+----------------------------------------------+-----+------+---------+----------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                              ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                           ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; XCVR_Ref_Clock_internal                                                                                                                                       ;                   ;         ;
; init_clk                                                                                                                                                      ;                   ;         ;
; tx_Para_data_bank[0][0][0]                                                                                                                                    ;                   ;         ;
; tx_Para_data_bank[0][0][1]                                                                                                                                    ;                   ;         ;
; tx_Para_data_bank[0][0][2]                                                                                                                                    ;                   ;         ;
; tx_Para_data_bank[0][0][3]                                                                                                                                    ;                   ;         ;
; tx_Para_data_bank[0][0][4]                                                                                                                                    ;                   ;         ;
; tx_Para_data_bank[0][0][5]                                                                                                                                    ;                   ;         ;
; tx_Para_data_bank[0][0][6]                                                                                                                                    ;                   ;         ;
; tx_Para_data_bank[0][0][7]                                                                                                                                    ;                   ;         ;
; tx_Para_data_bank[0][0][8]                                                                                                                                    ;                   ;         ;
; tx_Para_data_bank[0][0][9]                                                                                                                                    ;                   ;         ;
; tx_Para_data_bank[0][0][10]                                                                                                                                   ;                   ;         ;
; tx_Para_data_bank[0][0][11]                                                                                                                                   ;                   ;         ;
; tx_Para_data_bank[0][0][12]                                                                                                                                   ;                   ;         ;
; tx_Para_data_bank[0][0][13]                                                                                                                                   ;                   ;         ;
; tx_Para_data_bank[0][0][14]                                                                                                                                   ;                   ;         ;
; tx_Para_data_bank[0][0][15]                                                                                                                                   ;                   ;         ;
; XCVR_Ref_Clock_external                                                                                                                                       ;                   ;         ;
; RST_N_in                                                                                                                                                      ;                   ;         ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|FRAME_CHECK:\Data_check_loop:0:judg_if_data_is_internal:Data_check|err_count_r[0]  ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|FRAME_CHECK:\Data_check_loop:0:judg_if_data_is_internal:Data_check|err_count_r[1]  ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|FRAME_CHECK:\Data_check_loop:0:judg_if_data_is_internal:Data_check|err_count_r[2]  ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|FRAME_CHECK:\Data_check_loop:0:judg_if_data_is_internal:Data_check|err_count_r[3]  ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|FRAME_CHECK:\Data_check_loop:0:judg_if_data_is_internal:Data_check|err_count_r[4]  ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|FRAME_CHECK:\Data_check_loop:0:judg_if_data_is_internal:Data_check|err_count_r[5]  ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|FRAME_CHECK:\Data_check_loop:0:judg_if_data_is_internal:Data_check|err_count_r[6]  ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|FRAME_CHECK:\Data_check_loop:0:judg_if_data_is_internal:Data_check|err_count_r[7]  ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|FRAME_CHECK:\Data_check_loop:0:judg_if_data_is_internal:Data_check|err_count_r[8]  ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|FRAME_CHECK:\Data_check_loop:0:judg_if_data_is_internal:Data_check|err_count_r[9]  ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|FRAME_CHECK:\Data_check_loop:0:judg_if_data_is_internal:Data_check|err_count_r[10] ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|FRAME_CHECK:\Data_check_loop:0:judg_if_data_is_internal:Data_check|err_count_r[11] ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|FRAME_CHECK:\Data_check_loop:0:judg_if_data_is_internal:Data_check|err_count_r[12] ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|FRAME_CHECK:\Data_check_loop:0:judg_if_data_is_internal:Data_check|err_count_r[13] ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|FRAME_CHECK:\Data_check_loop:0:judg_if_data_is_internal:Data_check|err_count_r[14] ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|FRAME_CHECK:\Data_check_loop:0:judg_if_data_is_internal:Data_check|err_count_r[15] ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|align_en                                                     ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|lane_up                                                      ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|decoder_16b20b:\generate_16B20B_dec_loop:0:dec|data_out[0]                         ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|decoder_16b20b:\generate_16B20B_dec_loop:0:dec|data_out[1]                         ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|decoder_16b20b:\generate_16B20B_dec_loop:0:dec|data_out[2]                         ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|decoder_16b20b:\generate_16B20B_dec_loop:0:dec|data_out[3]                         ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|decoder_16b20b:\generate_16B20B_dec_loop:0:dec|data_out[4]                         ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|decoder_16b20b:\generate_16B20B_dec_loop:0:dec|data_out[5]                         ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|decoder_16b20b:\generate_16B20B_dec_loop:0:dec|data_out[6]                         ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|decoder_16b20b:\generate_16B20B_dec_loop:0:dec|data_out[7]                         ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|decoder_16b20b:\generate_16B20B_dec_loop:0:dec|data_out[8]                         ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|decoder_16b20b:\generate_16B20B_dec_loop:0:dec|data_out[9]                         ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|decoder_16b20b:\generate_16B20B_dec_loop:0:dec|data_out[10]                        ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|decoder_16b20b:\generate_16B20B_dec_loop:0:dec|data_out[11]                        ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|decoder_16b20b:\generate_16B20B_dec_loop:0:dec|data_out[12]                        ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|decoder_16b20b:\generate_16B20B_dec_loop:0:dec|data_out[13]                        ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|decoder_16b20b:\generate_16B20B_dec_loop:0:dec|data_out[14]                        ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|decoder_16b20b:\generate_16B20B_dec_loop:0:dec|data_out[15]                        ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|\lane_up_FSM:power_on_cnt[7]                                 ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|\lane_up_FSM:power_on_cnt[15]                                ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|\lane_up_FSM:power_on_cnt[14]                                ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|\lane_up_FSM:power_on_cnt[13]                                ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|\lane_up_FSM:power_on_cnt[12]                                ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|\lane_up_FSM:power_on_cnt[11]                                ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|\lane_up_FSM:power_on_cnt[10]                                ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|\lane_up_FSM:power_on_cnt[9]                                 ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|\lane_up_FSM:power_on_cnt[8]                                 ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|\lane_up_FSM:power_on_cnt[6]                                 ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|\lane_up_FSM:power_on_cnt[5]                                 ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|\lane_up_FSM:power_on_cnt[4]                                 ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|\lane_up_FSM:power_on_cnt[3]                                 ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|\lane_up_FSM:power_on_cnt[2]                                 ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|\lane_up_FSM:power_on_cnt[1]                                 ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|\lane_up_FSM:power_on_cnt[0]                                 ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|\lane_up_FSM:comma_align_cnt[1]                              ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|\lane_up_FSM:comma_align_cnt[7]                              ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|\lane_up_FSM:comma_align_cnt[6]                              ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|\lane_up_FSM:comma_align_cnt[5]                              ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|\lane_up_FSM:comma_align_cnt[4]                              ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|\lane_up_FSM:comma_align_cnt[3]                              ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|\lane_up_FSM:comma_align_cnt[2]                              ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|\lane_up_FSM:comma_align_cnt[0]                              ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|\lane_up_FSM:locked_cnt[15]                                  ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|\lane_up_FSM:locked_cnt[14]                                  ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|\lane_up_FSM:locked_cnt[13]                                  ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|\lane_up_FSM:locked_cnt[12]                                  ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|\lane_up_FSM:locked_cnt[11]                                  ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|\lane_up_FSM:locked_cnt[10]                                  ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|\lane_up_FSM:locked_cnt[9]                                   ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|\lane_up_FSM:locked_cnt[8]                                   ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|\lane_up_FSM:locked_cnt[7]                                   ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|\lane_up_FSM:locked_cnt[0]                                   ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|\lane_up_FSM:locked_cnt[1]                                   ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|\lane_up_FSM:locked_cnt[6]                                   ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|\lane_up_FSM:locked_cnt[2]                                   ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|\lane_up_FSM:locked_cnt[5]                                   ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|\lane_up_FSM:locked_cnt[3]                                   ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|\lane_up_FSM:locked_cnt[4]                                   ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|decoder_16b20b:\generate_16B20B_dec_loop:0:dec|disp_out[1]                         ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|decoder_16b20b:\generate_16B20B_dec_loop:0:dec|disp_out[0]                         ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|lane_up_status.power_on                                      ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|lane_up_status.wait_locked                                   ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|lane_up_status.comma_align                                   ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|lane_up_status.pre_lane_up                                   ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|lane_up_status.now_xcvr_init_done                            ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|decoder_16b20b:\generate_16B20B_dec_loop:0:dec|data_in_buf_0[5]                    ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|decoder_16b20b:\generate_16B20B_dec_loop:0:dec|data_in_buf_0[4]                    ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|decoder_16b20b:\generate_16B20B_dec_loop:0:dec|data_in_buf_0[3]                    ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|decoder_16b20b:\generate_16B20B_dec_loop:0:dec|data_in_buf_0[2]                    ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|decoder_16b20b:\generate_16B20B_dec_loop:0:dec|data_in_buf_0[9]                    ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|decoder_16b20b:\generate_16B20B_dec_loop:0:dec|data_in_buf_0[1]                    ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|decoder_16b20b:\generate_16B20B_dec_loop:0:dec|data_in_buf_0[0]                    ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|decoder_16b20b:\generate_16B20B_dec_loop:0:dec|data_in_buf_0[8]                    ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|decoder_16b20b:\generate_16B20B_dec_loop:0:dec|data_in_buf_0[7]                    ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|decoder_16b20b:\generate_16B20B_dec_loop:0:dec|data_in_buf_1[5]                    ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|decoder_16b20b:\generate_16B20B_dec_loop:0:dec|data_in_buf_1[4]                    ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|decoder_16b20b:\generate_16B20B_dec_loop:0:dec|data_in_buf_1[3]                    ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|decoder_16b20b:\generate_16B20B_dec_loop:0:dec|data_in_buf_1[2]                    ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|decoder_16b20b:\generate_16B20B_dec_loop:0:dec|data_in_buf_1[9]                    ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|decoder_16b20b:\generate_16B20B_dec_loop:0:dec|data_in_buf_1[1]                    ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|decoder_16b20b:\generate_16B20B_dec_loop:0:dec|data_in_buf_1[0]                    ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|decoder_16b20b:\generate_16B20B_dec_loop:0:dec|data_in_buf_1[8]                    ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|decoder_16b20b:\generate_16B20B_dec_loop:0:dec|data_in_buf_1[7]                    ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|decoder_16b20b:\generate_16B20B_dec_loop:0:dec|data_in_buf_1[6]                    ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|decoder_16b20b:\generate_16B20B_dec_loop:0:dec|data_in_buf_0[6]                    ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|traffic:\generate_traffic_loop:0:traffic|Tx_procedure~0                            ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|align_en_r                                                   ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|lane_up_r                                                    ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|all_locked                                                   ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|XCVR_rst_out                                                 ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|encoder_16b20b:\generate_16B20B_enc_loop:0:enc|data_out[0]                         ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|encoder_16b20b:\generate_16B20B_enc_loop:0:enc|data_out[1]                         ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|encoder_16b20b:\generate_16B20B_enc_loop:0:enc|data_out[2]                         ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|encoder_16b20b:\generate_16B20B_enc_loop:0:enc|data_out[3]                         ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|encoder_16b20b:\generate_16B20B_enc_loop:0:enc|data_out[4]                         ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|encoder_16b20b:\generate_16B20B_enc_loop:0:enc|data_out[5]                         ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|encoder_16b20b:\generate_16B20B_enc_loop:0:enc|data_out[6]                         ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|encoder_16b20b:\generate_16B20B_enc_loop:0:enc|data_out[7]                         ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|encoder_16b20b:\generate_16B20B_enc_loop:0:enc|data_out[8]                         ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|encoder_16b20b:\generate_16B20B_enc_loop:0:enc|data_out[9]                         ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|encoder_16b20b:\generate_16B20B_enc_loop:0:enc|data_out[10]                        ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|encoder_16b20b:\generate_16B20B_enc_loop:0:enc|data_out[11]                        ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|encoder_16b20b:\generate_16B20B_enc_loop:0:enc|data_out[12]                        ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|encoder_16b20b:\generate_16B20B_enc_loop:0:enc|data_out[13]                        ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|encoder_16b20b:\generate_16B20B_enc_loop:0:enc|data_out[14]                        ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|encoder_16b20b:\generate_16B20B_enc_loop:0:enc|data_out[15]                        ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|encoder_16b20b:\generate_16B20B_enc_loop:0:enc|data_out[16]                        ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|encoder_16b20b:\generate_16B20B_enc_loop:0:enc|data_out[17]                        ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|encoder_16b20b:\generate_16B20B_enc_loop:0:enc|data_out[18]                        ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|encoder_16b20b:\generate_16B20B_enc_loop:0:enc|data_out[19]                        ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|RX_freq_locked_r                                             ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|XCVR_pll_locked_r                                            ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|\lane_up_FSM:pre_lane_up_cnt[7]~0                            ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|XCVR_rst_out_r                                               ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|encoder_16b20b:\generate_16B20B_enc_loop:0:enc|data_in_buf_0[0]                    ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|encoder_16b20b:\generate_16B20B_enc_loop:0:enc|data_in_buf_0[4]                    ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|encoder_16b20b:\generate_16B20B_enc_loop:0:enc|data_in_buf_0[3]                    ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|encoder_16b20b:\generate_16B20B_enc_loop:0:enc|data_in_buf_0[2]                    ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|encoder_16b20b:\generate_16B20B_enc_loop:0:enc|data_in_buf_0[1]                    ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|encoder_16b20b:\generate_16B20B_enc_loop:0:enc|data_in_buf_0[8]                    ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|encoder_16b20b:\generate_16B20B_enc_loop:0:enc|data_in_buf_0[5]                    ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|encoder_16b20b:\generate_16B20B_enc_loop:0:enc|data_in_buf_0[7]                    ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|encoder_16b20b:\generate_16B20B_enc_loop:0:enc|data_in_buf_0[6]                    ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|encoder_16b20b:\generate_16B20B_enc_loop:0:enc|data_in_buf_1[0]                    ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|encoder_16b20b:\generate_16B20B_enc_loop:0:enc|data_in_buf_1[4]                    ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|encoder_16b20b:\generate_16B20B_enc_loop:0:enc|data_in_buf_1[1]                    ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|encoder_16b20b:\generate_16B20B_enc_loop:0:enc|data_in_buf_1[3]                    ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|encoder_16b20b:\generate_16B20B_enc_loop:0:enc|data_in_buf_1[2]                    ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|encoder_16b20b:\generate_16B20B_enc_loop:0:enc|data_in_buf_1[5]                    ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|encoder_16b20b:\generate_16B20B_enc_loop:0:enc|data_in_buf_1[7]                    ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|encoder_16b20b:\generate_16B20B_enc_loop:0:enc|data_in_buf_1[6]                    ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|traffic:\generate_traffic_loop:0:traffic|flag_swap_r~0                             ; 0                 ; 51      ;
;      - XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|FRAME_GEN:\Data_gen_loop:0:judg_if_data_is_internal:Data_gen|TxData_cnt~0          ; 0                 ; 51      ;
; RX_ser_bank[0][0]                                                                                                                                             ;                   ;         ;
; XCVR_Ref_Clock_internal(n)                                                                                                                                    ;                   ;         ;
; XCVR_Ref_Clock_external(n)                                                                                                                                    ;                   ;         ;
; RX_ser_bank[0][0](n)                                                                                                                                          ;                   ;         ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                       ; Location                 ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; RST_N_in                                                                                                                                                                                                                                                                                                                                                   ; PIN_AA16                 ; 149     ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|FRAME_CHECK:\Data_check_loop:0:judg_if_data_is_internal:Data_check|err_count_r[0]~0                                                                                                                                                                                                    ; LABCELL_X21_Y50_N6       ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|FRAME_GEN:\Data_gen_loop:0:judg_if_data_is_internal:Data_gen|Equal0~3                                                                                                                                                                                                                  ; MLABCELL_X20_Y51_N28     ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|FRAME_GEN:\Data_gen_loop:0:judg_if_data_is_internal:Data_gen|TxData_cnt~0                                                                                                                                                                                                              ; LABCELL_X41_Y70_N30      ; 16      ; Async. clear               ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_3125_4ch:XCVR|XCVR_3125_4ch_alt4gxb:XCVR_3125_4ch_alt4gxb_component|pllreset_in[0]                                                                                                                                                                                                ; CMU_X0_Y56_N139          ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_3125_4ch:XCVR|XCVR_3125_4ch_alt4gxb:XCVR_3125_4ch_alt4gxb_component|rx_rxcruresetout[0]                                                                                                                                                                                           ; CMU_X0_Y56_N139          ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_3125_4ch:XCVR|XCVR_3125_4ch_alt4gxb:XCVR_3125_4ch_alt4gxb_component|tx_clkout[0]                                                                                                                                                                                                  ; TXPCS_X0_Y50_N140        ; 506     ; Clock                      ; yes    ; Periphery Clock      ; PCLK7            ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_3125_4ch:XCVR|XCVR_3125_4ch_alt4gxb:XCVR_3125_4ch_alt4gxb_component|wire_central_clk_div0_coreclkout                                                                                                                                                                              ; CLOCKDIVIDER_X0_Y56_N136 ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_3125_4ch:XCVR|XCVR_3125_4ch_alt4gxb:XCVR_3125_4ch_alt4gxb_component|wire_receive_pcs0_clkout                                                                                                                                                                                      ; RXPCS_X0_Y50_N139        ; 631     ; Clock                      ; yes    ; Periphery Clock      ; PCLK8            ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|XCVR_Reconfig_3125_4ch_alt_dprio_kuj:dprio|busy~0                                                                                               ; LABCELL_X43_Y50_N14      ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|XCVR_Reconfig_3125_4ch_alt_dprio_kuj:dprio|lpm_compare:pre_amble_cmpr|cmpr_19i:auto_generated|aeb_int~1                                         ; LABCELL_X43_Y50_N30      ; 79      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|XCVR_Reconfig_3125_4ch_alt_dprio_kuj:dprio|rd_data_input_state~0                                                                                ; LABCELL_X43_Y50_N36      ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|Selector120~0                                                                                                               ; LABCELL_X46_Y47_N30      ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|Selector23~1                                                                                                                ; MLABCELL_X45_Y50_N26     ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|Selector24~0                                                                                                                ; LABCELL_X46_Y49_N24      ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|Selector90~0                                                                                                                ; LABCELL_X48_Y50_N14      ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|address[0]~0                                                                                                                ; MLABCELL_X49_Y50_N22     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|alt_cal_channel[1]~12                                                                                                       ; MLABCELL_X49_Y50_N30     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|alt_cal_edge_detect:pd0_det|pd_xor~0                                                                                        ; LABCELL_X31_Y68_N34      ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|alt_cal_edge_detect:pd180_det|pd_xor~0                                                                                      ; MLABCELL_X49_Y45_N20     ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|alt_cal_edge_detect:pd270_det|pd_xor~0                                                                                      ; MLABCELL_X45_Y47_N22     ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|alt_cal_edge_detect:pd90_det|pd_xor~0                                                                                       ; LABCELL_X80_Y15_N10      ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|cal_pd0_l[3]~1                                                                                                              ; LABCELL_X48_Y49_N12      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|cal_pd180_l[0]~0                                                                                                            ; MLABCELL_X49_Y47_N34     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|cal_pd270_l[3]~0                                                                                                            ; LABCELL_X46_Y46_N4       ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|cal_pd90_l[3]~0                                                                                                             ; LABCELL_X50_Y47_N30      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|cal_rx_lr[0]~2                                                                                                              ; LABCELL_X48_Y45_N28      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|cal_rx_lr_l[4]~0                                                                                                            ; MLABCELL_X47_Y45_N38     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|cal_rx_lr~0                                                                                                                 ; LABCELL_X48_Y45_N26      ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|channel_backup[1]~0                                                                                                         ; MLABCELL_X49_Y50_N38     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|dataout[9]~8                                                                                                                ; LABCELL_X46_Y50_N0       ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|delay_oc_count[6]~0                                                                                                         ; LABCELL_X48_Y52_N36      ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|lpm_mux:alt_cal_mux_gen.testbus_mux|mux_snc:auto_generated|l2_w0_n0_mux_dataout~0                                           ; MLABCELL_X42_Y50_N18     ; 2       ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|lpm_mux:alt_cal_mux_gen.testbus_mux|mux_snc:auto_generated|l2_w1_n0_mux_dataout~0                                           ; MLABCELL_X42_Y50_N0      ; 2       ; Clock                      ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|lpm_mux:alt_cal_mux_gen.testbus_mux|mux_snc:auto_generated|l2_w2_n0_mux_dataout~0                                           ; MLABCELL_X42_Y50_N20     ; 2       ; Clock                      ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|lpm_mux:alt_cal_mux_gen.testbus_mux|mux_snc:auto_generated|l2_w3_n0_mux_dataout~0                                           ; MLABCELL_X42_Y50_N14     ; 2       ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|pd_1[0]~0                                                                                                                   ; LABCELL_X46_Y49_N26      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|state.CH_ADV                                                                                                                ; FF_X46_Y50_N27           ; 40      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|state.DPRIO_WRITE                                                                                                           ; FF_X48_Y50_N23           ; 12      ; Async. clear               ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|state.IDLE                                                                                                                  ; FF_X49_Y50_N33           ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|state.SAMPLE_TB                                                                                                             ; FF_X46_Y49_N35           ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|state.TEST_INPUT                                                                                                            ; FF_X46_Y50_N7            ; 68      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|Equal0~3                                                                                                                                                                                                                                                         ; LABCELL_X26_Y46_N26      ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|Equal2~2                                                                                                                                                                                                                                                         ; LABCELL_X26_Y47_N18      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|Equal3~2                                                                                                                                                                                                                                                         ; LABCELL_X26_Y47_N20      ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|\lane_up_FSM:locked_cnt[15]~0                                                                                                                                                                                                                                    ; LABCELL_X26_Y46_N28      ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|\lane_up_FSM:pre_lane_up_cnt[7]~0                                                                                                                                                                                                                                ; LABCELL_X26_Y47_N28      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|lane_up_status.comma_align                                                                                                                                                                                                                                       ; FF_X26_Y47_N37           ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|lane_up_status.power_on                                                                                                                                                                                                                                          ; FF_X26_Y46_N35           ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|reset_logic:rst_logic|lane_up_status.wait_locked                                                                                                                                                                                                                                       ; FF_X26_Y46_N19           ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|traffic:\generate_traffic_loop:0:traffic|Rx_DATA_client_r~1                                                                                                                                                                                                                            ; LABCELL_X21_Y50_N34      ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|traffic:\generate_traffic_loop:0:traffic|Tx_procedure~0                                                                                                                                                                                                                                ; LABCELL_X26_Y47_N30      ; 65      ; Async. clear               ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|traffic:\generate_traffic_loop:0:traffic|Tx_procedure~0                                                                                                                                                                                                                                ; LABCELL_X26_Y47_N30      ; 71      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|traffic:\generate_traffic_loop:0:traffic|\Tx_procedure:rx_wait_cnt[0]~0                                                                                                                                                                                                                ; LABCELL_X21_Y50_N36      ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|traffic:\generate_traffic_loop:0:traffic|\Tx_procedure:rx_wait_cnt[0]~1                                                                                                                                                                                                                ; LABCELL_X19_Y50_N14      ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; XCVR_Ref_Clock_external                                                                                                                                                                                                                                                                                                                                    ; PIN_AE15                 ; 590     ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X3_Y74_N125         ; 1087    ; Clock                      ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X3_Y74_N125         ; 31      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                   ; FF_X43_Y51_N25           ; 83      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]~3                      ; LABCELL_X46_Y52_N16      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                           ; FF_X42_Y52_N37           ; 40      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~0           ; LABCELL_X46_Y52_N28      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~1                           ; MLABCELL_X45_Y53_N16     ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][7]                             ; FF_X43_Y53_N15           ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~3                           ; MLABCELL_X45_Y53_N24     ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][7]                             ; FF_X43_Y53_N23           ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~6                           ; MLABCELL_X45_Y53_N36     ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][7]                             ; FF_X43_Y53_N7            ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~7                             ; LABCELL_X41_Y53_N14      ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~1              ; LABCELL_X46_Y52_N24      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~2                                ; MLABCELL_X42_Y51_N24     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                      ; LABCELL_X43_Y51_N4       ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]~0                    ; MLABCELL_X42_Y51_N32     ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~1                    ; MLABCELL_X42_Y51_N34     ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~3                    ; MLABCELL_X42_Y51_N16     ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~2      ; MLABCELL_X45_Y51_N20     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~1 ; MLABCELL_X45_Y51_N38     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]        ; FF_X43_Y51_N21           ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]       ; FF_X43_Y51_N35           ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]        ; FF_X43_Y51_N7            ; 138     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state~0         ; LABCELL_X43_Y52_N4       ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                 ; LABCELL_X43_Y51_N18      ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                       ; FF_X47_Y52_N1            ; 148     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                     ; LABCELL_X46_Y52_N18      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_srf:auto_generated|eq_node[0]~1                                                                                                                                    ; LABCELL_X31_Y55_N36      ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_srf:auto_generated|eq_node[1]~0                                                                                                                                    ; LABCELL_X31_Y55_N26      ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                                                                                                     ; FF_X30_Y57_N23           ; 21      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                                                  ; FF_X31_Y55_N25           ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|cdr~0                                                                                                                                                                                                                                                        ; LABCELL_X41_Y56_N30      ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                                 ; MLABCELL_X33_Y55_N10     ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                                  ; MLABCELL_X40_Y56_N10     ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                                  ; MLABCELL_X40_Y56_N8      ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                                    ; FF_X34_Y53_N3            ; 306     ; Async. clear               ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr                                                                                                                                                                                                                                                          ; LABCELL_X34_Y56_N38      ; 21      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[3]~1                                                                                                                                                                                                            ; MLABCELL_X42_Y56_N16     ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[0]~1                                                                                                                                                                                                      ; MLABCELL_X30_Y55_N22     ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~0                                                                                                                                                                                               ; MLABCELL_X33_Y55_N38     ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                                ; MLABCELL_X33_Y55_N8      ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                                                                                                               ; MLABCELL_X30_Y55_N4      ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~0                                                                                                                                                                    ; LABCELL_X34_Y53_N14      ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                                          ; LABCELL_X34_Y53_N38      ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_5di:auto_generated|cout_actual                                                                               ; MLABCELL_X35_Y53_N14     ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_rci:auto_generated|cout_actual                                                                                              ; LABCELL_X34_Y53_N34      ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_hvi:auto_generated|cout_actual                                                                                                 ; MLABCELL_X33_Y53_N2      ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                                                                                                           ; LABCELL_X34_Y53_N16      ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                                                                                                                                                              ; LABCELL_X34_Y53_N0       ; 46      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                                ; LABCELL_X34_Y53_N18      ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset                                                                                                                                                       ; LABCELL_X34_Y53_N36      ; 1       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena                                                                                                                                                    ; LABCELL_X34_Y53_N32      ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load                                                                                                                                                       ; LABCELL_X34_Y53_N10      ; 20      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]~5                                                                                                                                                                                                                           ; MLABCELL_X42_Y48_N6      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~1                                                                                                                                                                                                                      ; MLABCELL_X42_Y48_N28     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                                                                                        ; LABCELL_X38_Y56_N4       ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[13]~0                                                                                                                                                                                                                                        ; MLABCELL_X42_Y56_N2      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_calc_reset                                                                                                                                                                                                                                       ; MLABCELL_X42_Y56_N12     ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~0                                                                                                                                                                                                                                   ; LABCELL_X41_Y56_N32      ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                                            ; LABCELL_X41_Y56_N16      ; 165     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_srf:auto_generated|eq_node[0]~1                                                                                                                                    ; MLABCELL_X33_Y50_N34     ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_srf:auto_generated|eq_node[1]~0                                                                                                                                    ; MLABCELL_X33_Y50_N32     ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                                                                                                     ; FF_X37_Y49_N23           ; 21      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                                                  ; FF_X31_Y49_N25           ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|cdr~0                                                                                                                                                                                                                                                        ; MLABCELL_X37_Y50_N26     ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                                 ; LABCELL_X31_Y49_N8       ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                                  ; MLABCELL_X40_Y47_N10     ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                                  ; MLABCELL_X40_Y47_N8      ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                                    ; FF_X36_Y48_N15           ; 238     ; Async. clear               ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr                                                                                                                                                                                                                                                          ; MLABCELL_X37_Y50_N18     ; 21      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[12]~1                                                                                                                                                                                                           ; LABCELL_X38_Y50_N32      ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]~1                                                                                                                                                                                                      ; MLABCELL_X33_Y51_N32     ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~0                                                                                                                                                                                               ; LABCELL_X31_Y49_N16      ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                                ; LABCELL_X31_Y49_N6       ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                                                                                                               ; MLABCELL_X33_Y51_N14     ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~0                                                                                                                                                                    ; MLABCELL_X35_Y48_N22     ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                                          ; LABCELL_X36_Y48_N34      ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_sci:auto_generated|cout_actual                                                                               ; LABCELL_X36_Y48_N28      ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_rci:auto_generated|cout_actual                                                                                              ; MLABCELL_X35_Y48_N36     ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_hvi:auto_generated|cout_actual                                                                                                 ; MLABCELL_X37_Y48_N26     ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                                                                                                           ; LABCELL_X36_Y48_N30      ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                                                                                                                                                              ; LABCELL_X36_Y48_N24      ; 29      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                                ; LABCELL_X36_Y48_N32      ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset                                                                                                                                                       ; LABCELL_X36_Y48_N18      ; 1       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena                                                                                                                                                    ; LABCELL_X36_Y48_N12      ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load                                                                                                                                                       ; MLABCELL_X35_Y49_N34     ; 20      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~5                                                                                                                                                                                                                           ; MLABCELL_X40_Y47_N26     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]~1                                                                                                                                                                                                                      ; MLABCELL_X40_Y47_N16     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                                                                                        ; MLABCELL_X37_Y51_N20     ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[24]~0                                                                                                                                                                                                                                        ; LABCELL_X38_Y50_N12      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_calc_reset                                                                                                                                                                                                                                       ; LABCELL_X38_Y50_N36      ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~0                                                                                                                                                                                                                                   ; MLABCELL_X37_Y50_N34     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                                            ; MLABCELL_X40_Y47_N12     ; 114     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_srf:auto_generated|eq_node[0]~1                                                                                                                                  ; MLABCELL_X40_Y52_N32     ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_srf:auto_generated|eq_node[1]~0                                                                                                                                  ; MLABCELL_X40_Y52_N36     ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                                                                                                   ; FF_X36_Y57_N9            ; 21      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                                                ; FF_X37_Y52_N11           ; 5       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|cdr~0                                                                                                                                                                                                                                                      ; LABCELL_X36_Y53_N30      ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                               ; MLABCELL_X37_Y52_N2      ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                                ; LABCELL_X36_Y53_N28      ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                                ; LABCELL_X36_Y53_N32      ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                                  ; FF_X41_Y51_N33           ; 150     ; Async. clear               ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr                                                                                                                                                                                                                                                        ; LABCELL_X41_Y52_N28      ; 21      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[7]~1                                                                                                                                                                                                          ; MLABCELL_X37_Y53_N30     ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]~1                                                                                                                                                                                                    ; MLABCELL_X37_Y53_N10     ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~0                                                                                                                                                                                             ; MLABCELL_X37_Y52_N34     ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                              ; MLABCELL_X37_Y52_N8      ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                                                                                                             ; MLABCELL_X37_Y54_N32     ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~0                                                                                                                                                                  ; LABCELL_X41_Y51_N14      ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                                        ; LABCELL_X41_Y51_N38      ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_rci:auto_generated|cout_actual                                                                                            ; LABCELL_X41_Y51_N22      ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_hvi:auto_generated|cout_actual                                                                                               ; LABCELL_X41_Y54_N24      ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                                                                                                         ; LABCELL_X38_Y53_N6       ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                              ; LABCELL_X41_Y51_N36      ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset                                                                                                                                                     ; LABCELL_X41_Y51_N30      ; 1       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena                                                                                                                                                  ; LABCELL_X41_Y51_N20      ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load                                                                                                                                                     ; LABCELL_X38_Y57_N26      ; 20      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~5                                                                                                                                                                                                                         ; LABCELL_X41_Y47_N6       ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]~1                                                                                                                                                                                                                    ; LABCELL_X41_Y47_N28      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                                                                                      ; LABCELL_X41_Y52_N22      ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[30]~0                                                                                                                                                                                                                                      ; MLABCELL_X37_Y53_N34     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_calc_reset                                                                                                                                                                                                                                     ; MLABCELL_X37_Y53_N38     ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~0                                                                                                                                                                                                                                 ; LABCELL_X36_Y53_N34      ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                                          ; MLABCELL_X37_Y53_N14     ; 48      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                             ; Location             ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|FRAME_GEN:\Data_gen_loop:0:judg_if_data_is_internal:Data_gen|TxData_cnt~0                                                                                                                                                                    ; LABCELL_X41_Y70_N30  ; 16      ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|lpm_mux:alt_cal_mux_gen.testbus_mux|mux_snc:auto_generated|l2_w0_n0_mux_dataout~0 ; MLABCELL_X42_Y50_N18 ; 2       ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|lpm_mux:alt_cal_mux_gen.testbus_mux|mux_snc:auto_generated|l2_w1_n0_mux_dataout~0 ; MLABCELL_X42_Y50_N0  ; 2       ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|lpm_mux:alt_cal_mux_gen.testbus_mux|mux_snc:auto_generated|l2_w2_n0_mux_dataout~0 ; MLABCELL_X42_Y50_N20 ; 2       ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|lpm_mux:alt_cal_mux_gen.testbus_mux|mux_snc:auto_generated|l2_w3_n0_mux_dataout~0 ; MLABCELL_X42_Y50_N14 ; 2       ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|state.DPRIO_WRITE                                                                 ; FF_X48_Y50_N23       ; 12      ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|clk_buffer:\generate_RX_BUFG_loop:0:xcvr_rx_data_clk_buf_used_assert:gen_RX_BUFG|clk_buffer_altclkctrl_0:altclkctrl_0|clk_buffer_altclkctrl_0_sub:clk_buffer_altclkctrl_0_sub_component|wire_sd1_outclk                                      ; CLKCTRL_X0_Y50_N127  ; 631     ; 0                                    ; Periphery Clock      ; PCLK8            ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|clk_buffer:\generate_TX_BUFG_loop:0:xcvr_tx_data_clk_buf_used_assert:gen_TX_BUFG|clk_buffer_altclkctrl_0:altclkctrl_0|clk_buffer_altclkctrl_0_sub:clk_buffer_altclkctrl_0_sub_component|wire_sd1_outclk                                      ; CLKCTRL_X0_Y51_N127  ; 506     ; 0                                    ; Periphery Clock      ; PCLK7            ; --                        ;
; XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|traffic:\generate_traffic_loop:0:traffic|Tx_procedure~0                                                                                                                                                                                      ; LABCELL_X26_Y47_N30  ; 65      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; XCVR_Ref_Clock_external                                                                                                                                                                                                                                                                                          ; PIN_AE15             ; 590     ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                     ; JTAG_X3_Y74_N125     ; 1087    ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                          ; FF_X34_Y53_N3        ; 306     ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                          ; FF_X36_Y48_N15       ; 238     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                        ; FF_X41_Y51_N33       ; 150     ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------------+-------+------+------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                                                                                                                                      ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9K blocks ; MLABs ; MIF  ; Location                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------------+-------+------+------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_5l84:auto_generated|ALTSYNCRAM   ; AUTO ; Simple Dual Port ; Dual Clocks ; 1024         ; 47           ; 1024         ; 47           ; yes                    ; no                      ; yes                    ; no                      ; 48128 ; 1024                        ; 47                          ; 1024                        ; 47                          ; 48128               ; 6          ; 0     ; None ; M9K_X24_Y53_N0, M9K_X29_Y53_N0, M9K_X24_Y54_N0, M9K_X24_Y55_N0, M9K_X29_Y55_N0, M9K_X29_Y54_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_lk84:auto_generated|ALTSYNCRAM   ; AUTO ; Simple Dual Port ; Dual Clocks ; 1024         ; 30           ; 1024         ; 30           ; yes                    ; no                      ; yes                    ; no                      ; 30720 ; 1024                        ; 30                          ; 1024                        ; 30                          ; 30720               ; 4          ; 0     ; None ; M9K_X29_Y49_N0, M9K_X29_Y48_N0, M9K_X29_Y50_N0, M9K_X29_Y47_N0                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vh84:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1          ; 0     ; None ; M9K_X39_Y53_N0                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------------+-------+------+------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+---------------------------------------------------------------+
; Routing Usage Summary                                         ;
+-----------------------------------+---------------------------+
; Routing Resource Type             ; Usage                     ;
+-----------------------------------+---------------------------+
; Block interconnects               ; 3,825 / 380,388 ( 1 % )   ;
; C12 interconnects                 ; 18 / 14,110 ( < 1 % )     ;
; C4 interconnects                  ; 1,211 / 255,640 ( < 1 % ) ;
; DIFFIOCLKs                        ; 0 / 16 ( 0 % )            ;
; DQS bus muxes                     ; 0 / 52 ( 0 % )            ;
; DQS-18 I/O buses                  ; 0 / 12 ( 0 % )            ;
; DQS-36 I/O buses                  ; 0 / 6 ( 0 % )             ;
; DQS-9 I/O buses                   ; 0 / 26 ( 0 % )            ;
; DQS-N18 I/O buses                 ; 0 / 4 ( 0 % )             ;
; Direct links                      ; 831 / 380,388 ( < 1 % )   ;
; Global clocks                     ; 12 / 16 ( 75 % )          ;
; HSSI Block Output Buffers         ; 28 / 5,183 ( < 1 % )      ;
; Interquad CMU TXRX PMARX outputs  ; 0 / 6 ( 0 % )             ;
; Interquad CMU TXRX PMATX outputs  ; 0 / 6 ( 0 % )             ;
; Interquad Clock Inputs            ; 0 / 24 ( 0 % )            ;
; Interquad Clock Outputs           ; 0 / 6 ( 0 % )             ;
; Interquad Clocks                  ; 0 / 24 ( 0 % )            ;
; Interquad Global PLL Clock Inputs ; 0 / 18 ( 0 % )            ;
; Interquad Global PLL Clocks       ; 0 / 6 ( 0 % )             ;
; Interquad Quadrant Clock MUXs     ; 0 / 2 ( 0 % )             ;
; Interquad Reference Clock Outputs ; 0 / 3 ( 0 % )             ;
; Interquad TXRX Clock Feedbacks    ; 0 / 6 ( 0 % )             ;
; Interquad TXRX Clocks             ; 0 / 48 ( 0 % )            ;
; Interquad TXRX PCLK controls      ; 2 / 63 ( 3 % )            ;
; Interquad TXRX PCSRX outputs      ; 1 / 12 ( 8 % )            ;
; Interquad TXRX PCSTX outputs      ; 1 / 12 ( 8 % )            ;
; Interquad TXRX PMARX outputs      ; 0 / 12 ( 0 % )            ;
; Interquad TXRX PMATX outputs      ; 0 / 12 ( 0 % )            ;
; Local interconnects               ; 1,744 / 99,280 ( 2 % )    ;
; NDQS bus muxes                    ; 0 / 52 ( 0 % )            ;
; NDQS-18 I/O buses                 ; 0 / 12 ( 0 % )            ;
; NDQS-36 I/O buses                 ; 0 / 6 ( 0 % )             ;
; NDQS-9 I/O buses                  ; 0 / 26 ( 0 % )            ;
; NDQS-N18 I/O buses                ; 0 / 4 ( 0 % )             ;
; PLL_RX_TX_LOAD_ENABLEs            ; 0 / 12 ( 0 % )            ;
; PLL_RX_TX_SCLOCKs                 ; 0 / 12 ( 0 % )            ;
; Periphery clocks                  ; 2 / 59 ( 3 % )            ;
; Quadrant clocks                   ; 0 / 48 ( 0 % )            ;
; R20 interconnects                 ; 58 / 15,038 ( < 1 % )     ;
; R20/C12 interconnect drivers      ; 48 / 24,236 ( < 1 % )     ;
; R4 interconnects                  ; 2,692 / 431,868 ( < 1 % ) ;
; Spine clocks                      ; 19 / 104 ( 18 % )         ;
+-----------------------------------+---------------------------+


+------------------------------------------------------------------+
; LAB Logic Elements                                               ;
+----------------------------------+-------------------------------+
; Number of ALMs  (Average = 7.88) ; Number of LABs  (Total = 258) ;
+----------------------------------+-------------------------------+
; 1                                ; 25                            ;
; 2                                ; 10                            ;
; 3                                ; 6                             ;
; 4                                ; 4                             ;
; 5                                ; 9                             ;
; 6                                ; 11                            ;
; 7                                ; 13                            ;
; 8                                ; 15                            ;
; 9                                ; 19                            ;
; 10                               ; 146                           ;
+----------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.18) ; Number of LABs  (Total = 258) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 112                           ;
; 1 Clock                            ; 189                           ;
; 1 Clock enable                     ; 85                            ;
; 1 Sync. clear                      ; 34                            ;
; 1 Sync. load                       ; 41                            ;
; 2 Async. clears                    ; 1                             ;
; 2 Clock enables                    ; 31                            ;
; 2 Clocks                           ; 58                            ;
; 3 Clock enables                    ; 11                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.45) ; Number of LABs  (Total = 258) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 13                            ;
; 2                                            ; 15                            ;
; 3                                            ; 2                             ;
; 4                                            ; 2                             ;
; 5                                            ; 6                             ;
; 6                                            ; 4                             ;
; 7                                            ; 0                             ;
; 8                                            ; 4                             ;
; 9                                            ; 3                             ;
; 10                                           ; 2                             ;
; 11                                           ; 2                             ;
; 12                                           ; 6                             ;
; 13                                           ; 5                             ;
; 14                                           ; 3                             ;
; 15                                           ; 8                             ;
; 16                                           ; 8                             ;
; 17                                           ; 8                             ;
; 18                                           ; 8                             ;
; 19                                           ; 14                            ;
; 20                                           ; 14                            ;
; 21                                           ; 7                             ;
; 22                                           ; 6                             ;
; 23                                           ; 7                             ;
; 24                                           ; 8                             ;
; 25                                           ; 8                             ;
; 26                                           ; 10                            ;
; 27                                           ; 11                            ;
; 28                                           ; 8                             ;
; 29                                           ; 8                             ;
; 30                                           ; 7                             ;
; 31                                           ; 4                             ;
; 32                                           ; 3                             ;
; 33                                           ; 8                             ;
; 34                                           ; 9                             ;
; 35                                           ; 8                             ;
; 36                                           ; 4                             ;
; 37                                           ; 4                             ;
; 38                                           ; 3                             ;
; 39                                           ; 0                             ;
; 40                                           ; 7                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 6.41) ; Number of LABs  (Total = 258) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 45                            ;
; 2                                               ; 20                            ;
; 3                                               ; 24                            ;
; 4                                               ; 29                            ;
; 5                                               ; 26                            ;
; 6                                               ; 18                            ;
; 7                                               ; 14                            ;
; 8                                               ; 13                            ;
; 9                                               ; 6                             ;
; 10                                              ; 10                            ;
; 11                                              ; 5                             ;
; 12                                              ; 10                            ;
; 13                                              ; 2                             ;
; 14                                              ; 7                             ;
; 15                                              ; 6                             ;
; 16                                              ; 5                             ;
; 17                                              ; 3                             ;
; 18                                              ; 6                             ;
; 19                                              ; 2                             ;
; 20                                              ; 5                             ;
; 21                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 11.75) ; Number of LABs  (Total = 258) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 25                            ;
; 3                                            ; 15                            ;
; 4                                            ; 25                            ;
; 5                                            ; 11                            ;
; 6                                            ; 15                            ;
; 7                                            ; 4                             ;
; 8                                            ; 11                            ;
; 9                                            ; 15                            ;
; 10                                           ; 7                             ;
; 11                                           ; 8                             ;
; 12                                           ; 7                             ;
; 13                                           ; 13                            ;
; 14                                           ; 10                            ;
; 15                                           ; 8                             ;
; 16                                           ; 10                            ;
; 17                                           ; 2                             ;
; 18                                           ; 8                             ;
; 19                                           ; 4                             ;
; 20                                           ; 5                             ;
; 21                                           ; 10                            ;
; 22                                           ; 1                             ;
; 23                                           ; 4                             ;
; 24                                           ; 11                            ;
; 25                                           ; 5                             ;
; 26                                           ; 3                             ;
; 27                                           ; 1                             ;
; 28                                           ; 4                             ;
; 29                                           ; 3                             ;
; 30                                           ; 0                             ;
; 31                                           ; 0                             ;
; 32                                           ; 3                             ;
; 33                                           ; 0                             ;
; 34                                           ; 1                             ;
; 35                                           ; 1                             ;
; 36                                           ; 1                             ;
; 37                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 16    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                    ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 1 LAB row(s) away from a differential I/O.          ; High     ; 0 such failures found.                                                   ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                           ; None     ; ----                                                                     ; Differential Signaling ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination    ;                   ;
; ----         ; ----      ; Disclaimer                        ; Transceiver block related rules are checked but not reported.                      ; None     ; ----                                                                     ; Transceiver Block      ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Pin/Rules                       ; IO_000002    ; IO_000003    ; IO_000001    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000034    ;
+---------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Total Pass                      ; 0            ; 18           ; 18           ; 0            ; 0            ; 76        ; 18           ; 0            ; 0            ; 0            ; 0            ; 0            ; 42           ; 0            ; 0            ; 0            ; 0            ; 2            ; 42           ; 0            ; 2            ; 0            ; 0            ; 42           ; 0            ; 76        ; 76        ; 55           ;
; Total Unchecked                 ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; Total Inapplicable              ; 76           ; 58           ; 58           ; 76           ; 76           ; 0         ; 58           ; 76           ; 76           ; 76           ; 76           ; 76           ; 34           ; 76           ; 76           ; 76           ; 76           ; 74           ; 34           ; 76           ; 74           ; 76           ; 76           ; 34           ; 76           ; 0         ; 0         ; 21           ;
; Total Fail                      ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; XCVR_Ref_Clock_internal         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; init_clk                        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; TX_ser_bnak[0][0]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; tx_Para_data_bank[0][0][0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; tx_Para_data_bank[0][0][1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; tx_Para_data_bank[0][0][2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; tx_Para_data_bank[0][0][3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; tx_Para_data_bank[0][0][4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; tx_Para_data_bank[0][0][5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; tx_Para_data_bank[0][0][6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; tx_Para_data_bank[0][0][7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; tx_Para_data_bank[0][0][8]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; tx_Para_data_bank[0][0][9]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; tx_Para_data_bank[0][0][10]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; tx_Para_data_bank[0][0][11]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; tx_Para_data_bank[0][0][12]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; tx_Para_data_bank[0][0][13]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; tx_Para_data_bank[0][0][14]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; tx_Para_data_bank[0][0][15]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; rx_Para_data_bank[0][0][0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; rx_Para_data_bank[0][0][1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; rx_Para_data_bank[0][0][2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; rx_Para_data_bank[0][0][3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; rx_Para_data_bank[0][0][4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; rx_Para_data_bank[0][0][5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; rx_Para_data_bank[0][0][6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; rx_Para_data_bank[0][0][7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; rx_Para_data_bank[0][0][8]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; rx_Para_data_bank[0][0][9]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; rx_Para_data_bank[0][0][10]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; rx_Para_data_bank[0][0][11]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; rx_Para_data_bank[0][0][12]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; rx_Para_data_bank[0][0][13]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; rx_Para_data_bank[0][0][14]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; rx_Para_data_bank[0][0][15]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; ext_tx_para_data_clk_bank[0][0] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; ext_rx_para_data_clk_bank[0][0] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; tx_traffic_ready_ext_bank[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; rx_traffic_ready_ext_bank[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; Ref_clock_ckh_LED               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; clk_div_out                     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; RJ45_CLK_BUF_EN_0_N             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; RJ45_CLK_BUF_EN_1_N             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; opt0_en                         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; opt1_en                         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; opt0_dis                        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; opt1_dis                        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; opt0_reset_n                    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; opt1_reset_n                    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; error_cnt_ch_bank[0][0][0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; error_cnt_ch_bank[0][0][1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; error_cnt_ch_bank[0][0][2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; error_cnt_ch_bank[0][0][3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; error_cnt_ch_bank[0][0][4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; error_cnt_ch_bank[0][0][5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; error_cnt_ch_bank[0][0][6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; error_cnt_ch_bank[0][0][7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; error_cnt_ch_bank[0][0][8]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; error_cnt_ch_bank[0][0][9]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; error_cnt_ch_bank[0][0][10]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; error_cnt_ch_bank[0][0][11]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; error_cnt_ch_bank[0][0][12]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; error_cnt_ch_bank[0][0][13]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; error_cnt_ch_bank[0][0][14]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; error_cnt_ch_bank[0][0][15]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; XCVR_Ref_Clock_external         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; RST_N_in                        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; RX_ser_bank[0][0]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; altera_reserved_tms             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; altera_reserved_tck             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; altera_reserved_tdi             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; altera_reserved_tdo             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; XCVR_Ref_Clock_internal(n)      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; TX_ser_bnak[0][0](n)            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; XCVR_Ref_Clock_external(n)      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; RX_ser_bank[0][0](n)            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
+---------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Passive Serial             ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; Off                        ;
; nCEO                                                             ; As output driving ground   ;
; Data[7..1]                                                       ; Unreserved                 ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 0.90 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+----------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                  ;
+---------------------+----------------------+-------------------+
; Source Clock(s)     ; Destination Clock(s) ; Delay Added in ns ;
+---------------------+----------------------+-------------------+
; altera_reserved_tck ; altera_reserved_tck  ; 187.7             ;
+---------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                          ; Destination Register                                                                                                                                                                                                                                                                                                                                     ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_n5j:auto_generated|counter_reg_bit[7]                                                                                             ; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vh84:auto_generated|ram_block1a7~portb_address_reg0                                                                                                                                           ; 0.287             ;
; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_n5j:auto_generated|counter_reg_bit[5]                                                                                             ; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vh84:auto_generated|ram_block1a7~portb_address_reg0                                                                                                                                           ; 0.287             ;
; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_n5j:auto_generated|counter_reg_bit[3]                                                                                             ; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vh84:auto_generated|ram_block1a7~portb_address_reg0                                                                                                                                           ; 0.287             ;
; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_n5j:auto_generated|counter_reg_bit[1]                                                                                             ; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vh84:auto_generated|ram_block1a7~portb_address_reg0                                                                                                                                           ; 0.287             ;
; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_n5j:auto_generated|counter_reg_bit[0]                                                                                             ; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vh84:auto_generated|ram_block1a7~portb_address_reg0                                                                                                                                           ; 0.287             ;
; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_n5j:auto_generated|counter_reg_bit[9]                                                                                             ; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vh84:auto_generated|ram_block1a7~portb_address_reg0                                                                                                                                           ; 0.287             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[11]                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                             ; 0.285             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[10]                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                             ; 0.285             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                             ; 0.285             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                             ; 0.285             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                             ; 0.285             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                             ; 0.285             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5] ; 0.274             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[7]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[6]                             ; 0.273             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                             ; 0.273             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                     ; 0.273             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12]     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[13]     ; 0.273             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]              ; 0.272             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[1]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                 ; 0.270             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[9]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[8]                             ; 0.269             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[8]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[7]                             ; 0.269             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[0]    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[1]    ; 0.268             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                             ; 0.268             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[6]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[5]                             ; 0.268             ;
; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                                                                                    ; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]                                                                                                                                                                                                                    ; 0.268             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                     ; 0.267             ;
; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                                                                                      ; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]                                                                                                                                                                                                                      ; 0.267             ;
; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                                                                                      ; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]                                                                                                                                                                                                                      ; 0.267             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]      ; 0.266             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]      ; 0.266             ;
; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                                                                                                    ; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]                                                                                                                                                                                                                    ; 0.266             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10]     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]     ; 0.266             ;
; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                                                                                                      ; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]                                                                                                                                                                                                                      ; 0.265             ;
; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                                                                                                      ; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]                                                                                                                                                                                                                      ; 0.265             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                    ; 0.264             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[0]                    ; 0.264             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[9]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10]     ; 0.264             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[9]      ; 0.264             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5] ; 0.264             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]      ; 0.263             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[5]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[6]      ; 0.261             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                      ; 0.261             ;
; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_ebi:auto_generated|counter_reg_bit[1]                                                                    ; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[6]                                                                                                                                 ; 0.259             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[13]     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[14]     ; 0.259             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[1]      ; 0.258             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[3]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                    ; 0.256             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]              ; 0.256             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[6]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]      ; 0.256             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[1]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                      ; 0.255             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                      ; 0.255             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; 0.254             ;
; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[14]                                                                                                                                                                                                                                  ; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[13]                                                                                                                                                                                                                                  ; 0.254             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[4]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                     ; 0.254             ;
; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[1]                                                                                                                                                                                                                       ; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[0]                                                                                                                                                                                                                       ; 0.253             ;
; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[1]                                                                                                                                                                                                                       ; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[0]                                                                                                                                                                                                                       ; 0.253             ;
; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[3]                                                                                                                                                                                                                           ; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]                                                                                                                                                                                                                           ; 0.249             ;
; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]                                                                                                                                                                                                                           ; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]                                                                                                                                                                                                                           ; 0.249             ;
; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[15]                                                                                                                                                                                                                                ; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[14]                                                                                                                                                                                                                                ; 0.249             ;
; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[14]                                                                                                                                                                                                                                ; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[13]                                                                                                                                                                                                                                ; 0.249             ;
; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[3]                                                                                                                                                                                                                         ; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]                                                                                                                                                                                                                         ; 0.249             ;
; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]                                                                                                                                                                                                                         ; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]                                                                                                                                                                                                                         ; 0.249             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[15]     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[1]      ; 0.249             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[1]    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[2]    ; 0.248             ;
; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[15]                                                                                                                                                                                                                                  ; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[14]                                                                                                                                                                                                                                  ; 0.247             ;
; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[3]                                                                                                                                                                                                                           ; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]                                                                                                                                                                                                                           ; 0.247             ;
; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]                                                                                                                                                                                                                           ; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]                                                                                                                                                                                                                           ; 0.247             ;
; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[1]                                                                                                                                                                                                                     ; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[0]                                                                                                                                                                                                                     ; 0.246             ;
; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]                                                                                                                                                                                                            ; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                                                            ; 0.246             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4] ; 0.246             ;
; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[15]                                                                                                                                                                                                                                  ; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[14]                                                                                                                                                                                                                                  ; 0.246             ;
; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[14]                                                                                                                                                                                                                                  ; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[13]                                                                                                                                                                                                                                  ; 0.246             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                     ; 0.246             ;
; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]                                                                                                                                                                                                            ; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                                                            ; 0.245             ;
; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]                                                                                                                                                                                                          ; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                                                          ; 0.245             ;
; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[2]                                                                                                                                                                                                                       ; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[1]                                                                                                                                                                                                                       ; 0.244             ;
; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[2]                                                                                                                                                                                                                       ; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[1]                                                                                                                                                                                                                       ; 0.244             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][1]                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                             ; 0.242             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][4]                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                             ; 0.242             ;
; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]                                                                                                                                                                                                                      ; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                                                                                                                                                                      ; 0.242             ;
; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]                                                                                                                                                                                                                      ; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                                                                                                                                                                      ; 0.242             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[2]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                      ; 0.242             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]              ; 0.242             ;
; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]                                                                                                                                                                                                                    ; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                                                                                                                                                                    ; 0.238             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                      ; 0.238             ;
; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[2]                                                                                                                                                                                                                     ; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[1]                                                                                                                                                                                                                     ; 0.237             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                      ; 0.237             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[5]      ; 0.236             ;
; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]                                                                                                                                                                                                                                 ; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[12]                                                                                                                                                                                                         ; 0.235             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][1]                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                             ; 0.234             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][4]                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                             ; 0.234             ;
; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[3]                                                                                                                                                                                                                       ; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[2]                                                                                                                                                                                                                       ; 0.234             ;
; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[3]                                                                                                                                                                                                                       ; sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[2]                                                                                                                                                                                                                       ; 0.234             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12]     ; 0.234             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[14]     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]     ; 0.234             ;
; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[3]                                                                                                                                                                                                                     ; sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[2]                                                                                                                                                                                                                     ; 0.231             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[1]      ; 0.229             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]      ; 0.229             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                     ; 0.224             ;
; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]                                                                                                                                                                                                                                   ; sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[12]                                                                                                                                                                                                           ; 0.217             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][3]                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                             ; 0.216             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP2AGX95EF29I3 for design "stx_4_1ch"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2AGX45DF29I3 is compatible
    Info (176445): Device EP2AGX65DF29I3 is compatible
    Info (176445): Device EP2AGX125EF29I3 is compatible
    Info (176445): Device EP2AGX190EF29I3 is compatible
    Info (176445): Device EP2AGX260EF29I3 is compatible
Info (169124): Fitter converted 1 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location AB16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (176674): Following 4 pins are differential I/O pins but do not have their complement pins. Hence, the Fitter automatically created the complement pins.
    Warning (176118): Pin "XCVR_Ref_Clock_internal" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "XCVR_Ref_Clock_internal(n)" File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/src/XCVR_top.vhd Line: 14
    Warning (176118): Pin "TX_ser_bnak[0][0]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "TX_ser_bnak[0][0](n)" File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/src/XCVR_top.vhd Line: 18
    Warning (176118): Pin "XCVR_Ref_Clock_external" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "XCVR_Ref_Clock_external(n)" File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/src/XCVR_top.vhd Line: 13
    Warning (176118): Pin "RX_ser_bank[0][0]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "RX_ser_bank[0][0](n)" File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/src/XCVR_top.vhd Line: 17
Critical Warning (169085): No exact pin location assignment(s) for 54 pins of 68 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (167066): Clock input frequency of GXB Calibration block atom "XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_3125_4ch:XCVR|XCVR_3125_4ch_alt4gxb:XCVR_3125_4ch_alt4gxb_component|cal_blk0" must be in the frequency range of 10.0 MHz to 125.0 MHz File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/src/IP/XCVR_module/XCVR_3125_4ch/XCVR_3125_4ch.vhd Line: 1581
Info (167067): Input frequency of dpclk for the GXB Central Control Unit "XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_3125_4ch:XCVR|XCVR_3125_4ch_alt4gxb:XCVR_3125_4ch_alt4gxb_component|cent_unit0" must be in the frequency range of 37.5 MHz to 50.0 MHz File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/src/IP/XCVR_module/XCVR_3125_4ch/XCVR_3125_4ch.vhd Line: 1643
Info (167012): GXB Quad Optimizer operation is complete
    Info (167013): Successfully optimized the GXB associated with the "GXB Central control unit" "XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_3125_4ch:XCVR|XCVR_3125_4ch_alt4gxb:XCVR_3125_4ch_alt4gxb_component|cent_unit0" File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/src/IP/XCVR_module/XCVR_3125_4ch/XCVR_3125_4ch.vhd Line: 1643
        Info (167014): "GXB Receiver channel PCS" is associated with node "XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_3125_4ch:XCVR|XCVR_3125_4ch_alt4gxb:XCVR_3125_4ch_alt4gxb_component|receive_pcs0" on channel 0 File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/src/IP/XCVR_module/XCVR_3125_4ch/XCVR_3125_4ch.vhd Line: 1805
        Info (167014): "GXB Receiver channel PMA" is associated with node "XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_3125_4ch:XCVR|XCVR_3125_4ch_alt4gxb:XCVR_3125_4ch_alt4gxb_component|receive_pma0" on channel 0 File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/src/IP/XCVR_module/XCVR_3125_4ch/XCVR_3125_4ch.vhd Line: 1944
        Info (167014): "GXB PLL" is associated with node "XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_3125_4ch:XCVR|XCVR_3125_4ch_alt4gxb:XCVR_3125_4ch_alt4gxb_component|rx_cdr_pll0" on channel 0 File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/src/IP/XCVR_module/XCVR_3125_4ch/XCVR_3125_4ch.vhd Line: 1739
        Info (167014): "GXB Transmitter channel PCS" is associated with node "XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_3125_4ch:XCVR|XCVR_3125_4ch_alt4gxb:XCVR_3125_4ch_alt4gxb_component|transmit_pcs0" on channel 0 File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/src/IP/XCVR_module/XCVR_3125_4ch/XCVR_3125_4ch.vhd Line: 2010
        Info (167014): "GXB Transmitter channel PMA" is associated with node "XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_3125_4ch:XCVR|XCVR_3125_4ch_alt4gxb:XCVR_3125_4ch_alt4gxb_component|transmit_pma0" on channel 0 File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/src/IP/XCVR_module/XCVR_3125_4ch/XCVR_3125_4ch.vhd Line: 2098
        Info (167015): "GXB Central control unit" associated with node "XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_3125_4ch:XCVR|XCVR_3125_4ch_alt4gxb:XCVR_3125_4ch_alt4gxb_component|cent_unit0" is preserved File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/src/IP/XCVR_module/XCVR_3125_4ch/XCVR_3125_4ch.vhd Line: 1643
        Info (167016): "GXB PLL" associated with node "XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_3125_4ch:XCVR|XCVR_3125_4ch_alt4gxb:XCVR_3125_4ch_alt4gxb_component|tx_pll0" at logical PLL location 0 is preserved File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/src/IP/XCVR_module/XCVR_3125_4ch/XCVR_3125_4ch.vhd Line: 1772
        Info (167015): "GXB Clock Divider" associated with node "XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_3125_4ch:XCVR|XCVR_3125_4ch_alt4gxb:XCVR_3125_4ch_alt4gxb_component|central_clk_div0" is preserved File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/src/IP/XCVR_module/XCVR_3125_4ch/XCVR_3125_4ch.vhd Line: 1588
Info (167097): Current transceiver placement
    Info (167097): QUAD_SIDE_LEFT
        Info (167097): PCIEHIP_X0_Y4_N134           
        Info (167097): CALIBRATIONBLOCK_X0_Y2_N135  
        Info (167097): CALIBRATIONBLOCK_X0_Y72_N135  XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_3125_4ch:XCVR|XCVR_3125_4ch_alt4gxb:XCVR_3125_4ch_alt4gxb_component|cal_blk0 File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/src/IP/XCVR_module/XCVR_3125_4ch/XCVR_3125_4ch.vhd Line: 1581
        Info (167097): Atoms placed to IOBANK_QL0
            Info (167097): CMU_X0_Y10_N139              
            Info (167097): Regular Channel 0
                Info (167097): PIN_AG23                     
                Info (167097): RXPMA_X0_Y4_N137             
                Info (167097): RXPCS_X0_Y4_N139             
                Info (167097): HSSIPLL_X0_Y4_N135           
                Info (167097): CLOCKDIVIDER_X0_Y4_N136      
                Info (167097): TXPCS_X0_Y4_N140             
                Info (167097): TXPMA_X0_Y4_N138             
                Info (167097): PIN_AE24                     
            Info (167097): Regular Channel 1
                Info (167097): PIN_AG25                     
                Info (167097): RXPMA_X0_Y7_N137             
                Info (167097): RXPCS_X0_Y7_N139             
                Info (167097): HSSIPLL_X0_Y7_N135           
                Info (167097): CLOCKDIVIDER_X0_Y7_N136      
                Info (167097): TXPCS_X0_Y7_N140             
                Info (167097): TXPMA_X0_Y7_N138             
                Info (167097): PIN_AG27                     
            Info (167097): Central Channel 0
                Info (167097): PIN_AE27                     
                Info (167097): HSSIPLL_X0_Y10_N135          
                Info (167097): CLOCKDIVIDER_X0_Y10_N136     
            Info (167097): Central Channel 1
                Info (167097): PIN_AD25                     
                Info (167097): HSSIPLL_X0_Y13_N135          
                Info (167097): CLOCKDIVIDER_X0_Y13_N136     
            Info (167097): Regular Channel 2
                Info (167097): PIN_AC27                     
                Info (167097): RXPMA_X0_Y16_N137            
                Info (167097): RXPCS_X0_Y16_N139            
                Info (167097): HSSIPLL_X0_Y16_N135          
                Info (167097): CLOCKDIVIDER_X0_Y16_N136     
                Info (167097): TXPCS_X0_Y16_N140            
                Info (167097): TXPMA_X0_Y16_N138            
                Info (167097): PIN_AB25                     
            Info (167097): Regular Channel 3
                Info (167097): PIN_AA27                     
                Info (167097): RXPMA_X0_Y19_N137            
                Info (167097): RXPCS_X0_Y19_N139            
                Info (167097): HSSIPLL_X0_Y19_N135          
                Info (167097): CLOCKDIVIDER_X0_Y19_N136     
                Info (167097): TXPCS_X0_Y19_N140            
                Info (167097): TXPMA_X0_Y19_N138            
                Info (167097): PIN_Y25                      
        Info (167097): Atoms placed to IOBANK_QL1
            Info (167097): CMU_X0_Y33_N139              
            Info (167097): Regular Channel 0
                Info (167097): PIN_W27                      
                Info (167097): RXPMA_X0_Y27_N137            
                Info (167097): RXPCS_X0_Y27_N139            
                Info (167097): HSSIPLL_X0_Y27_N135          
                Info (167097): CLOCKDIVIDER_X0_Y27_N136     
                Info (167097): TXPCS_X0_Y27_N140            
                Info (167097): TXPMA_X0_Y27_N138            
                Info (167097): PIN_V25                      
            Info (167097): Regular Channel 1
                Info (167097): PIN_U27                      
                Info (167097): RXPMA_X0_Y30_N137            
                Info (167097): RXPCS_X0_Y30_N139            
                Info (167097): HSSIPLL_X0_Y30_N135          
                Info (167097): CLOCKDIVIDER_X0_Y30_N136     
                Info (167097): TXPCS_X0_Y30_N140            
                Info (167097): TXPMA_X0_Y30_N138            
                Info (167097): PIN_T25                      
            Info (167097): Central Channel 0
                Info (167097): PIN_R27                      
                Info (167097): HSSIPLL_X0_Y33_N135          
                Info (167097): CLOCKDIVIDER_X0_Y33_N136     
            Info (167097): Central Channel 1
                Info (167097): PIN_P25                      
                Info (167097): HSSIPLL_X0_Y36_N135          
                Info (167097): CLOCKDIVIDER_X0_Y36_N136     
            Info (167097): Regular Channel 2
                Info (167097): PIN_N27                      
                Info (167097): RXPMA_X0_Y39_N137            
                Info (167097): RXPCS_X0_Y39_N139            
                Info (167097): HSSIPLL_X0_Y39_N135          
                Info (167097): CLOCKDIVIDER_X0_Y39_N136     
                Info (167097): TXPCS_X0_Y39_N140            
                Info (167097): TXPMA_X0_Y39_N138            
                Info (167097): PIN_M25                      
            Info (167097): Regular Channel 3
                Info (167097): PIN_L27                      
                Info (167097): RXPMA_X0_Y42_N137            
                Info (167097): RXPCS_X0_Y42_N139            
                Info (167097): HSSIPLL_X0_Y42_N135          
                Info (167097): CLOCKDIVIDER_X0_Y42_N136     
                Info (167097): TXPCS_X0_Y42_N140            
                Info (167097): TXPMA_X0_Y42_N138            
                Info (167097): PIN_K25                      
        Info (167097): Atoms placed to IOBANK_QL2
            Info (167097): CMU_X0_Y56_N139              XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_3125_4ch:XCVR|XCVR_3125_4ch_alt4gxb:XCVR_3125_4ch_alt4gxb_component|cent_unit0 File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/src/IP/XCVR_module/XCVR_3125_4ch/XCVR_3125_4ch.vhd Line: 1643
            Info (167097): Regular Channel 0
                Info (167097): PIN_J27                      RX_ser_bank[0][0] File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/src/XCVR_top.vhd Line: 17
                Info (167097): RXPMA_X0_Y50_N137            XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_3125_4ch:XCVR|XCVR_3125_4ch_alt4gxb:XCVR_3125_4ch_alt4gxb_component|receive_pma0 File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/src/IP/XCVR_module/XCVR_3125_4ch/XCVR_3125_4ch.vhd Line: 1944
                Info (167097): RXPCS_X0_Y50_N139            XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_3125_4ch:XCVR|XCVR_3125_4ch_alt4gxb:XCVR_3125_4ch_alt4gxb_component|receive_pcs0 File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/src/IP/XCVR_module/XCVR_3125_4ch/XCVR_3125_4ch.vhd Line: 1805
                Info (167097): HSSIPLL_X0_Y50_N135          XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_3125_4ch:XCVR|XCVR_3125_4ch_alt4gxb:XCVR_3125_4ch_alt4gxb_component|rx_cdr_pll0 File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/src/IP/XCVR_module/XCVR_3125_4ch/XCVR_3125_4ch.vhd Line: 1739
                Info (167097): CLOCKDIVIDER_X0_Y50_N136     
                Info (167097): TXPCS_X0_Y50_N140            XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_3125_4ch:XCVR|XCVR_3125_4ch_alt4gxb:XCVR_3125_4ch_alt4gxb_component|transmit_pcs0 File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/src/IP/XCVR_module/XCVR_3125_4ch/XCVR_3125_4ch.vhd Line: 2010
                Info (167097): TXPMA_X0_Y50_N138            XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_3125_4ch:XCVR|XCVR_3125_4ch_alt4gxb:XCVR_3125_4ch_alt4gxb_component|transmit_pma0 File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/src/IP/XCVR_module/XCVR_3125_4ch/XCVR_3125_4ch.vhd Line: 2098
                Info (167097): PIN_H25                      TX_ser_bnak[0][0] File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/src/XCVR_top.vhd Line: 18
            Info (167097): Regular Channel 1
                Info (167097): PIN_G27                      
                Info (167097): RXPMA_X0_Y53_N137            
                Info (167097): RXPCS_X0_Y53_N139            
                Info (167097): HSSIPLL_X0_Y53_N135          
                Info (167097): CLOCKDIVIDER_X0_Y53_N136     
                Info (167097): TXPCS_X0_Y53_N140            
                Info (167097): TXPMA_X0_Y53_N138            
                Info (167097): PIN_F25                      
            Info (167097): Central Channel 0
                Info (167097): PIN_E27                      
                Info (167097): HSSIPLL_X0_Y56_N135          XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_3125_4ch:XCVR|XCVR_3125_4ch_alt4gxb:XCVR_3125_4ch_alt4gxb_component|tx_pll0 File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/src/IP/XCVR_module/XCVR_3125_4ch/XCVR_3125_4ch.vhd Line: 1772
                Info (167097): CLOCKDIVIDER_X0_Y56_N136     XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_3125_4ch:XCVR|XCVR_3125_4ch_alt4gxb:XCVR_3125_4ch_alt4gxb_component|central_clk_div0 File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/src/IP/XCVR_module/XCVR_3125_4ch/XCVR_3125_4ch.vhd Line: 1588
            Info (167097): Central Channel 1
                Info (167097): PIN_D25                      
                Info (167097): HSSIPLL_X0_Y59_N135          
                Info (167097): CLOCKDIVIDER_X0_Y59_N136     
            Info (167097): Regular Channel 2
                Info (167097): PIN_C27                      
                Info (167097): RXPMA_X0_Y62_N137            
                Info (167097): RXPCS_X0_Y62_N139            
                Info (167097): HSSIPLL_X0_Y62_N135          
                Info (167097): CLOCKDIVIDER_X0_Y62_N136     
                Info (167097): TXPCS_X0_Y62_N140            
                Info (167097): TXPMA_X0_Y62_N138            
                Info (167097): PIN_B26                      
            Info (167097): Regular Channel 3
                Info (167097): PIN_B24                      
                Info (167097): RXPMA_X0_Y65_N137            
                Info (167097): RXPCS_X0_Y65_N139            
                Info (167097): HSSIPLL_X0_Y65_N135          
                Info (167097): CLOCKDIVIDER_X0_Y65_N136     
                Info (167097): TXPCS_X0_Y65_N140            
                Info (167097): TXPMA_X0_Y65_N138            
                Info (167097): PIN_D23                      
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_cal
        Info (332166): set_false_path -from [get_cells -compatibility_mode *|alt_cal_channel[*]] 
        Info (332166): set_false_path -from [get_cells -compatibility_mode *|alt_cal_busy] 
    Info (332165): Entity alt_cal_edge_detect
        Info (332166): create_clock -name alt_cal_edge_detect_ff0_clk -period 20 [get_pins -compatibility_mode *|*pd*_det|alt_edge_det_ff0|clk]
        Info (332166): create_clock -name alt_cal_edge_detect_ff0q_clk -period 20 [get_pins -compatibility_mode *|*pd*_det|alt_edge_det_ff0|q]
        Info (332166): create_clock -name alt_cal_edge_detect_ff1_clk -period 20 [get_pins -compatibility_mode *|*pd*_det|alt_edge_det_ff1|clk]
        Info (332166): create_clock -name alt_cal_edge_detect_ff1q_clk -period 20 [get_pins -compatibility_mode *|*pd*_det|alt_edge_det_ff1|q]
        Info (332166): set_clock_groups -asynchronous -group [get_clocks {alt_cal_edge_detect_ff0_clk}]
        Info (332166): set_clock_groups -asynchronous -group [get_clocks {alt_cal_edge_detect_ff0q_clk}]
        Info (332166): set_clock_groups -asynchronous -group [get_clocks {alt_cal_edge_detect_ff1_clk}]
        Info (332166): set_clock_groups -asynchronous -group [get_clocks {alt_cal_edge_detect_ff1q_clk}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Critical Warning (332012): Synopsys Design Constraints File file not found: 'stx_4_1ch.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning (332060): Node: XCVR_Ref_Clock_external was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_3125_4ch:XCVR|XCVR_3125_4ch_alt4gxb:XCVR_3125_4ch_alt4gxb_component|wire_cent_unit0_dprioout is being clocked by XCVR_Ref_Clock_external
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: \Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|calibration|pd0_det|pd_xor~0  from: dataa  to: combout
    Info (332098): Cell: \Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|calibration|pd0_det|pd_xor~0  from: datab  to: combout
    Info (332098): Cell: \Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|calibration|pd180_det|pd_xor~0  from: dataa  to: combout
    Info (332098): Cell: \Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|calibration|pd180_det|pd_xor~0  from: datab  to: combout
    Info (332098): Cell: \Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|calibration|pd270_det|pd_xor~0  from: dataa  to: combout
    Info (332098): Cell: \Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|calibration|pd270_det|pd_xor~0  from: datab  to: combout
    Info (332098): Cell: \Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|calibration|pd90_det|pd_xor~0  from: dataa  to: combout
    Info (332098): Cell: \Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|calibration|pd90_det|pd_xor~0  from: datab  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: \Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR|XCVR_3125_4ch_alt4gxb_component|tx_pll0|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 0.787
    Warning (332056): Node: \Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR|XCVR_3125_4ch_alt4gxb_component|rx_cdr_pll0|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 0.787
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 5 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000 alt_cal_edge_detect_ff0_clk
    Info (332111):   20.000 alt_cal_edge_detect_ff0q_clk
    Info (332111):   20.000 alt_cal_edge_detect_ff1_clk
    Info (332111):   20.000 alt_cal_edge_detect_ff1q_clk
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_3125_4ch:XCVR|XCVR_3125_4ch_alt4gxb:XCVR_3125_4ch_alt4gxb_component|tx_clkout[0] (placed in TXPCS_X0_Y50_N140) File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/src/IP/XCVR_module/XCVR_3125_4ch/XCVR_3125_4ch.vhd Line: 2010
    Info (176355): Automatically promoted XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|clk_buffer:\generate_TX_BUFG_loop:0:xcvr_tx_data_clk_buf_used_assert:gen_TX_BUFG|clk_buffer_altclkctrl_0:altclkctrl_0|clk_buffer_altclkctrl_0_sub:clk_buffer_altclkctrl_0_sub_component|sd1 to use location or clock signal Periphery Clock CLKCTRL_X0_Y51_N127 File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/U2/db/ip/clk_buffer/submodules/clk_buffer_altclkctrl_0.v Line: 59
        Info (176370): Assigned fan-out of node XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|clk_buffer:\generate_TX_BUFG_loop:0:xcvr_tx_data_clk_buf_used_assert:gen_TX_BUFG|clk_buffer_altclkctrl_0:altclkctrl_0|clk_buffer_altclkctrl_0_sub:clk_buffer_altclkctrl_0_sub_component|sd1 to Periphery Clock region from (0, 38) to (41, 74) File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/U2/db/ip/clk_buffer/submodules/clk_buffer_altclkctrl_0.v Line: 59
Info (176353): Automatically promoted node XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_3125_4ch:XCVR|XCVR_3125_4ch_alt4gxb:XCVR_3125_4ch_alt4gxb_component|wire_receive_pcs0_clkout (placed in RXPCS_X0_Y50_N139) File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/src/IP/XCVR_module/XCVR_3125_4ch/XCVR_3125_4ch.vhd Line: 1805
    Info (176355): Automatically promoted XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|clk_buffer:\generate_RX_BUFG_loop:0:xcvr_rx_data_clk_buf_used_assert:gen_RX_BUFG|clk_buffer_altclkctrl_0:altclkctrl_0|clk_buffer_altclkctrl_0_sub:clk_buffer_altclkctrl_0_sub_component|sd1 to use location or clock signal Periphery Clock CLKCTRL_X0_Y50_N127 File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/U2/db/ip/clk_buffer/submodules/clk_buffer_altclkctrl_0.v Line: 59
        Info (176370): Assigned fan-out of node XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|clk_buffer:\generate_RX_BUFG_loop:0:xcvr_rx_data_clk_buf_used_assert:gen_RX_BUFG|clk_buffer_altclkctrl_0:altclkctrl_0|clk_buffer_altclkctrl_0_sub:clk_buffer_altclkctrl_0_sub_component|sd1 to Periphery Clock region from (0, 38) to (41, 74) File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/U2/db/ip/clk_buffer/submodules/clk_buffer_altclkctrl_0.v Line: 59
Info (176353): Automatically promoted node XCVR_Ref_Clock_external~input (placed in PIN AE15 (CLK6, DIFFCLK_0p)) File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/src/XCVR_top.vhd Line: 13
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_3125_4ch:XCVR|XCVR_3125_4ch_alt4gxb:XCVR_3125_4ch_alt4gxb_component|tx_pll0 File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/src/IP/XCVR_module/XCVR_3125_4ch/XCVR_3125_4ch.vhd Line: 1772
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G15
Info (176353): Automatically promoted node XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|lpm_mux:alt_cal_mux_gen.testbus_mux|mux_snc:auto_generated|l2_w0_n0_mux_dataout~0  File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/U2/db/mux_snc.tdf Line: 37
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|ch_testbus0q[0] File: /opt/intelFPGA/18.1/quartus/libraries/megafunctions/alt_cal.v Line: 258
Info (176353): Automatically promoted node XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|lpm_mux:alt_cal_mux_gen.testbus_mux|mux_snc:auto_generated|l2_w1_n0_mux_dataout~0  File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/U2/db/mux_snc.tdf Line: 38
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G5
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|ch_testbus0q[1] File: /opt/intelFPGA/18.1/quartus/libraries/megafunctions/alt_cal.v Line: 258
Info (176353): Automatically promoted node XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|lpm_mux:alt_cal_mux_gen.testbus_mux|mux_snc:auto_generated|l2_w2_n0_mux_dataout~0  File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/U2/db/mux_snc.tdf Line: 39
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|ch_testbus0q[2] File: /opt/intelFPGA/18.1/quartus/libraries/megafunctions/alt_cal.v Line: 258
Info (176353): Automatically promoted node XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|lpm_mux:alt_cal_mux_gen.testbus_mux|mux_snc:auto_generated|l2_w3_n0_mux_dataout~0  File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/U2/db/mux_snc.tdf Line: 40
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|ch_testbus0q[3] File: /opt/intelFPGA/18.1/quartus/libraries/megafunctions/alt_cal.v Line: 258
Info (176353): Automatically promoted node sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all  File: /opt/intelFPGA/18.1/quartus/libraries/megafunctions/sld_signaltap_impl.vhd Line: 882
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G10
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0 File: /opt/intelFPGA/18.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 356
        Info (176357): Destination node sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset File: /opt/intelFPGA/18.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 640
        Info (176357): Destination node sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset File: /opt/intelFPGA/18.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 638
        Info (176357): Destination node sld_signaltap:RX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena File: /opt/intelFPGA/18.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 639
Info (176353): Automatically promoted node sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all  File: /opt/intelFPGA/18.1/quartus/libraries/megafunctions/sld_signaltap_impl.vhd Line: 882
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0 File: /opt/intelFPGA/18.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 356
        Info (176357): Destination node sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset File: /opt/intelFPGA/18.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 640
        Info (176357): Destination node sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset File: /opt/intelFPGA/18.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 638
        Info (176357): Destination node sld_signaltap:TX|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena File: /opt/intelFPGA/18.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 639
Info (176353): Automatically promoted node sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all  File: /opt/intelFPGA/18.1/quartus/libraries/megafunctions/sld_signaltap_impl.vhd Line: 882
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0 File: /opt/intelFPGA/18.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 356
        Info (176357): Destination node sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset File: /opt/intelFPGA/18.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 640
        Info (176357): Destination node sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset File: /opt/intelFPGA/18.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 638
        Info (176357): Destination node sld_signaltap:init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena File: /opt/intelFPGA/18.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 639
Info (176353): Automatically promoted node XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|traffic:\generate_traffic_loop:0:traffic|Tx_procedure~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|traffic:\generate_traffic_loop:0:traffic|TX_K[0] File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/src/traffic.vhd Line: 119
        Info (176357): Destination node XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|traffic:\generate_traffic_loop:0:traffic|Rx_DATA_client_r[0] File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/src/traffic.vhd Line: 226
        Info (176357): Destination node XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|traffic:\generate_traffic_loop:0:traffic|Rx_DATA_client_r[10] File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/src/traffic.vhd Line: 226
        Info (176357): Destination node XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|traffic:\generate_traffic_loop:0:traffic|Rx_DATA_client_r[11] File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/src/traffic.vhd Line: 226
        Info (176357): Destination node XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|traffic:\generate_traffic_loop:0:traffic|Rx_DATA_client_r[12] File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/src/traffic.vhd Line: 226
        Info (176357): Destination node XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|traffic:\generate_traffic_loop:0:traffic|Rx_DATA_client_r[13] File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/src/traffic.vhd Line: 226
        Info (176357): Destination node XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|traffic:\generate_traffic_loop:0:traffic|Rx_DATA_client_r[14] File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/src/traffic.vhd Line: 226
        Info (176357): Destination node XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|traffic:\generate_traffic_loop:0:traffic|Rx_DATA_client_r[15] File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/src/traffic.vhd Line: 226
        Info (176357): Destination node XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|traffic:\generate_traffic_loop:0:traffic|Rx_DATA_client_r[1] File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/src/traffic.vhd Line: 226
        Info (176357): Destination node XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|traffic:\generate_traffic_loop:0:traffic|Rx_DATA_client_r[2] File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/src/traffic.vhd Line: 226
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|FRAME_GEN:\Data_gen_loop:0:judg_if_data_is_internal:Data_gen|TxData_cnt~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
Info (176353): Automatically promoted node XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|state.DPRIO_WRITE  File: /opt/intelFPGA/18.1/quartus/libraries/megafunctions/alt_cal.v Line: 138
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G12
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|Selector10~0 File: /opt/intelFPGA/18.1/quartus/libraries/megafunctions/alt_cal.v Line: 357
        Info (176357): Destination node XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|Selector23~0 File: /opt/intelFPGA/18.1/quartus/libraries/megafunctions/alt_cal.v Line: 357
        Info (176357): Destination node XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|Selector90~1 File: /opt/intelFPGA/18.1/quartus/libraries/megafunctions/alt_cal.v Line: 357
        Info (176357): Destination node XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|alt_cal_channel[1]~10 File: /opt/intelFPGA/18.1/quartus/libraries/megafunctions/alt_cal.v Line: 324
        Info (176357): Destination node XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|alt_cal_channel[1]~11 File: /opt/intelFPGA/18.1/quartus/libraries/megafunctions/alt_cal.v Line: 324
        Info (176357): Destination node XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|Selector9~0 File: /opt/intelFPGA/18.1/quartus/libraries/megafunctions/alt_cal.v Line: 357
        Info (176357): Destination node XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|Selector30~0 File: /opt/intelFPGA/18.1/quartus/libraries/megafunctions/alt_cal.v Line: 357
        Info (176357): Destination node XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|Selector76~2 File: /opt/intelFPGA/18.1/quartus/libraries/megafunctions/alt_cal.v Line: 357
        Info (176357): Destination node XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|Selector76~3 File: /opt/intelFPGA/18.1/quartus/libraries/megafunctions/alt_cal.v Line: 357
        Info (176357): Destination node XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_Reconfig_3125_4ch:XCVR_reconfig|XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm:XCVR_Reconfig_3125_4ch_alt2gxb_reconfig_vfm_component|alt_cal:calibration|Selector35~0 File: /opt/intelFPGA/18.1/quartus/libraries/megafunctions/alt_cal.v Line: 357
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 54 (unused VREF, 2.5V VCCIO, 16 input, 38 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number QL2 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  0 pins available
        Info (176213): I/O bank number QL1 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number QL0 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  50 pins available
        Info (176213): I/O bank number 4A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  72 pins available
        Info (176213): I/O bank number 5A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  64 pins available
        Info (176213): I/O bank number 6A does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 7A does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  68 pins available
        Info (176213): I/O bank number 8A does not use VREF pins and has 3.3V VCCIO pins. 8 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 8C does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  0 pins available
Info (167066): Clock input frequency of GXB Calibration block atom "XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_3125_4ch:XCVR|XCVR_3125_4ch_alt4gxb:XCVR_3125_4ch_alt4gxb_component|cal_blk0" must be in the frequency range of 10.0 MHz to 125.0 MHz File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/src/IP/XCVR_module/XCVR_3125_4ch/XCVR_3125_4ch.vhd Line: 1581
Info (167067): Input frequency of dpclk for the GXB Central Control Unit "XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_3125_4ch:XCVR|XCVR_3125_4ch_alt4gxb:XCVR_3125_4ch_alt4gxb_component|cent_unit0" must be in the frequency range of 37.5 MHz to 50.0 MHz File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/src/IP/XCVR_module/XCVR_3125_4ch/XCVR_3125_4ch.vhd Line: 1643
Warning (15055): PLL "XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_3125_4ch:XCVR|XCVR_3125_4ch_alt4gxb:XCVR_3125_4ch_alt4gxb_component|tx_pll0" input clock inclk[0] is not fully compensated and may have reduced jitter performance because it is fed by a non-dedicated input File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/src/IP/XCVR_module/XCVR_3125_4ch/XCVR_3125_4ch.vhd Line: 1772
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "RX_ser_bank[0][1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "RX_ser_bank[0][1](n)" is assigned to location or region, but does not exist in design
    Warning (15706): Node "RX_ser_bank[0][2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "RX_ser_bank[0][2](n)" is assigned to location or region, but does not exist in design
    Warning (15706): Node "RX_ser_bank[0][3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "RX_ser_bank[0][3](n)" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TX_ser_bnak[0][1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TX_ser_bnak[0][1](n)" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TX_ser_bnak[0][2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TX_ser_bnak[0][2](n)" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TX_ser_bnak[0][3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TX_ser_bnak[0][3](n)" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:05
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 5% of the available device resources in the region that extends from location X24_Y50 to location X35_Y61
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (11888): Total time spent on timing analysis during the Fitter is 1.32 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:08
Warning (15055): PLL "XCVR_8B10B_interconnect:\Connect_XVCR_Module_loop:0:XCVR_Module_gen|XCVR_3125_4ch:XCVR|XCVR_3125_4ch_alt4gxb:XCVR_3125_4ch_alt4gxb_component|tx_pll0" input clock inclk[0] is not fully compensated and may have reduced jitter performance because it is fed by a non-dedicated input File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/src/IP/XCVR_module/XCVR_3125_4ch/XCVR_3125_4ch.vhd Line: 1772
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169179): Following 2 pins have internal clamping diode turned on, which can result in higher DC on-current
    Warning (169164): Pin init_clk with I/O standard 3.3-V LVCMOS has internal clamping diode turned on which will result in higher DC on-current because I/O bank VCCIO7A has 2.5V VCCIO File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/src/XCVR_top.vhd Line: 15
    Warning (169164): Pin RST_N_in with I/O standard 3.3-V LVCMOS has internal clamping diode turned on which will result in higher DC on-current because I/O bank VCCIO3A has 2.5V VCCIO File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/src/XCVR_top.vhd Line: 11
Warning (169177): 2 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Arria II GX Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin init_clk uses I/O standard 3.3-V LVCMOS at D14 File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/src/XCVR_top.vhd Line: 15
    Info (169178): Pin RST_N_in uses I/O standard 3.3-V LVCMOS at AA16 File: /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/src/XCVR_top.vhd Line: 11
Info (144001): Generated suppressed messages file /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/U2/output_files/stx_4_1ch.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 33 warnings
    Info: Peak virtual memory: 2018 megabytes
    Info: Processing ended: Wed May 29 21:18:31 2019
    Info: Elapsed time: 00:00:37
    Info: Total CPU time (on all processors): 00:00:46


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/dewei/WorkSpace/BelleII/MyCode/altera/Arria2/MergerGP_opensrc_1ch/U2/output_files/stx_4_1ch.fit.smsg.


