<?xml version="1.0" encoding="UTF-8" ?>

<CLASS>
<className>	Effecter	</className>
<METHOD>
	<methodName>	voiceChange	</methodName>
	<totalPhaseNum>39	</totalPhaseNum>
	<totalStageNum>16	</totalStageNum>
	<totalStepNum>24	</totalStepNum>
		<Phase>
			<phaseID>	3	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!--function&nbsp;==&nbsp;0<br>-->	</exprInStage>
				<Binary>
					<nodeID>	106459015	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	boolean	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp1	</destSignalName>
					<priority>	0	</priority>
					<minPathToEnd>	0	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	106459015	</componentID>
					<op>	==	</op>
					<ipcore>	notUsed	</ipcore>
					<leftNode>
						<VariableAccess>
							<nodeID>	402787154	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_voiceChange_function_10	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	775241934	</componentID>
							<variableName>	function	</variableName>
							<type>	byte	</type>
							<variableID>	10	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_voiceChange_function_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</leftNode>

					<rightNode>
						<Literal>
							<nodeID>	707898389	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_intZero	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	707898389	</componentID>
							<type>	int	</type>
							<value>	0	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intZero&nbsp;=&nbsp;32'sh0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</rightNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;==&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</Binary>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	6	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!--!bufSelect<br>-->	</exprInStage>
				<Unary>
					<nodeID>	588819543	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	boolean	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp2	</destSignalName>
					<priority>	0	</priority>
					<minPathToEnd>	0	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	588819543	</componentID>
					<op>	!	</op>
					<srcNode>
						<VariableAccess>
							<nodeID>	685413825	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	boolean	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_voiceChange_bufSelect_9	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	647874267	</componentID>
							<variableName>	bufSelect	</variableName>
							<type>	boolean	</type>
							<variableID>	9	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_voiceChange_bufSelect_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</srcNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;!&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</Unary>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	8	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	2	</stepNum>
				<minCriticalPath>	2	</minCriticalPath>
				<exprInStage>	<!--multSine(rateA,&nbsp;rateB,&nbsp;bufferInA,&nbsp;bufferOutA)<br>-->	</exprInStage>
				<MethodInv>
					<nodeID>	1080715179	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	1	</endStep>
					<destType>	void	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	none	</destSignalName>
					<priority>	2	</priority>
					<minPathToEnd>	2	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	163327127	</componentID>
					<defClass>	Effecter	</defClass>
					<objName>	this	</objName>
					<caleeName>	multSine	</caleeName>
					<arg>
						<VariableAccess>
							<nodeID>	554922623	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_voiceChange_rateA_6	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	63045840	</componentID>
							<variableName>	rateA	</variableName>
							<type>	short	</type>
							<variableID>	6	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_voiceChange_rateA_6&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</arg>
					<arg>
						<VariableAccess>
							<nodeID>	901994909	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_voiceChange_rateB_7	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	741371390	</componentID>
							<variableName>	rateB	</variableName>
							<type>	short	</type>
							<variableID>	7	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_voiceChange_rateB_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</arg>
					<arg>
						<VariableAccess>
							<nodeID>	528831836	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	none	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1789336366	</componentID>
							<variableName>	bufferInA	</variableName>
							<type>	short	</type>
							<variableID>	0	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_bufferInA_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</arg>
					<arg>
						<VariableAccess>
							<nodeID>	15310774	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	none	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1777624625	</componentID>
							<variableName>	bufferOutA	</variableName>
							<type>	short	</type>
							<variableID>	2	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_bufferOutA_2&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</arg>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;none&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</MethodInv>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	10	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	2	</stepNum>
				<minCriticalPath>	2	</minCriticalPath>
				<exprInStage>	<!--multSine(rateA,&nbsp;rateB,&nbsp;bufferInB,&nbsp;bufferOutB)<br>-->	</exprInStage>
				<MethodInv>
					<nodeID>	744575311	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	1	</endStep>
					<destType>	void	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	none	</destSignalName>
					<priority>	2	</priority>
					<minPathToEnd>	2	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	163327127	</componentID>
					<defClass>	Effecter	</defClass>
					<objName>	this	</objName>
					<caleeName>	multSine	</caleeName>
					<arg>
						<VariableAccess>
							<nodeID>	690040908	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_voiceChange_rateA_6	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	63045840	</componentID>
							<variableName>	rateA	</variableName>
							<type>	short	</type>
							<variableID>	6	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_voiceChange_rateA_6&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</arg>
					<arg>
						<VariableAccess>
							<nodeID>	1105846956	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_voiceChange_rateB_7	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	741371390	</componentID>
							<variableName>	rateB	</variableName>
							<type>	short	</type>
							<variableID>	7	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_voiceChange_rateB_7&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</arg>
					<arg>
						<VariableAccess>
							<nodeID>	1646308354	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	none	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1325197730	</componentID>
							<variableName>	bufferInB	</variableName>
							<type>	short	</type>
							<variableID>	1	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_bufferInB_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</arg>
					<arg>
						<VariableAccess>
							<nodeID>	1045345073	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	none	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	550925804	</componentID>
							<variableName>	bufferOutB	</variableName>
							<type>	short	</type>
							<variableID>	3	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_bufferOutB_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</arg>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;none&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</MethodInv>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	12	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!--function&nbsp;==&nbsp;1<br>-->	</exprInStage>
				<Binary>
					<nodeID>	1607985611	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	boolean	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp3	</destSignalName>
					<priority>	0	</priority>
					<minPathToEnd>	0	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1607985611	</componentID>
					<op>	==	</op>
					<ipcore>	notUsed	</ipcore>
					<leftNode>
						<VariableAccess>
							<nodeID>	1479950229	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_voiceChange_function_10	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	775241934	</componentID>
							<variableName>	function	</variableName>
							<type>	byte	</type>
							<variableID>	10	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_voiceChange_function_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</leftNode>

					<rightNode>
						<Literal>
							<nodeID>	1367899249	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_intOne	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1367899249	</componentID>
							<type>	int	</type>
							<value>	1	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</rightNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;==&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</Binary>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	15	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!--!bufSelect<br>-->	</exprInStage>
				<Unary>
					<nodeID>	1470236808	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	boolean	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp4	</destSignalName>
					<priority>	0	</priority>
					<minPathToEnd>	0	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1470236808	</componentID>
					<op>	!	</op>
					<srcNode>
						<VariableAccess>
							<nodeID>	1323189674	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	boolean	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_voiceChange_bufSelect_9	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	647874267	</componentID>
							<variableName>	bufSelect	</variableName>
							<type>	boolean	</type>
							<variableID>	9	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_voiceChange_bufSelect_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</srcNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;!&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</Unary>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	17	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	2	</stepNum>
				<minCriticalPath>	2	</minCriticalPath>
				<exprInStage>	<!--becomeHigh(bufferInA,&nbsp;bufferOutA)<br>-->	</exprInStage>
				<MethodInv>
					<nodeID>	1655686233	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	1	</endStep>
					<destType>	void	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	none	</destSignalName>
					<priority>	2	</priority>
					<minPathToEnd>	2	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	25420205	</componentID>
					<defClass>	Effecter	</defClass>
					<objName>	this	</objName>
					<caleeName>	becomeHigh	</caleeName>
					<arg>
						<VariableAccess>
							<nodeID>	2035623329	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	none	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1789336366	</componentID>
							<variableName>	bufferInA	</variableName>
							<type>	short	</type>
							<variableID>	0	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_bufferInA_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</arg>
					<arg>
						<VariableAccess>
							<nodeID>	1159310146	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	none	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1777624625	</componentID>
							<variableName>	bufferOutA	</variableName>
							<type>	short	</type>
							<variableID>	2	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_bufferOutA_2&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</arg>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;none&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</MethodInv>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	19	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	2	</stepNum>
				<minCriticalPath>	2	</minCriticalPath>
				<exprInStage>	<!--becomeHigh(bufferInB,&nbsp;bufferOutB)<br>-->	</exprInStage>
				<MethodInv>
					<nodeID>	406494591	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	1	</endStep>
					<destType>	void	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	none	</destSignalName>
					<priority>	2	</priority>
					<minPathToEnd>	2	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	25420205	</componentID>
					<defClass>	Effecter	</defClass>
					<objName>	this	</objName>
					<caleeName>	becomeHigh	</caleeName>
					<arg>
						<VariableAccess>
							<nodeID>	809109830	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	none	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1325197730	</componentID>
							<variableName>	bufferInB	</variableName>
							<type>	short	</type>
							<variableID>	1	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_bufferInB_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</arg>
					<arg>
						<VariableAccess>
							<nodeID>	842460006	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	none	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	550925804	</componentID>
							<variableName>	bufferOutB	</variableName>
							<type>	short	</type>
							<variableID>	3	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_bufferOutB_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</arg>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;none&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</MethodInv>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	21	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!--function&nbsp;==&nbsp;2<br>-->	</exprInStage>
				<Binary>
					<nodeID>	865636171	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	boolean	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp5	</destSignalName>
					<priority>	0	</priority>
					<minPathToEnd>	0	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	865636171	</componentID>
					<op>	==	</op>
					<ipcore>	notUsed	</ipcore>
					<leftNode>
						<VariableAccess>
							<nodeID>	1692901219	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_voiceChange_function_10	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	775241934	</componentID>
							<variableName>	function	</variableName>
							<type>	byte	</type>
							<variableID>	10	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_voiceChange_function_10&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</leftNode>

					<rightNode>
						<Literal>
							<nodeID>	579948630	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp6	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	579948630	</componentID>
							<type>	int	</type>
							<value>	2	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp6&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</rightNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;==&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</Binary>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	24	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!--!bufSelect<br>-->	</exprInStage>
				<Unary>
					<nodeID>	1915834324	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	boolean	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp7	</destSignalName>
					<priority>	0	</priority>
					<minPathToEnd>	0	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1915834324	</componentID>
					<op>	!	</op>
					<srcNode>
						<VariableAccess>
							<nodeID>	57680350	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	boolean	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_voiceChange_bufSelect_9	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	647874267	</componentID>
							<variableName>	bufSelect	</variableName>
							<type>	boolean	</type>
							<variableID>	9	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_voiceChange_bufSelect_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</srcNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;!&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</Unary>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	26	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	2	</stepNum>
				<minCriticalPath>	2	</minCriticalPath>
				<exprInStage>	<!--distortion(threshold,&nbsp;bufferInA,&nbsp;bufferOutA)<br>-->	</exprInStage>
				<MethodInv>
					<nodeID>	918517653	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	1	</endStep>
					<destType>	void	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	none	</destSignalName>
					<priority>	2	</priority>
					<minPathToEnd>	2	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1413739335	</componentID>
					<defClass>	Effecter	</defClass>
					<objName>	this	</objName>
					<caleeName>	distortion	</caleeName>
					<arg>
						<VariableAccess>
							<nodeID>	957932937	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_voiceChange_threshold_8	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	293970600	</componentID>
							<variableName>	threshold	</variableName>
							<type>	short	</type>
							<variableID>	8	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_voiceChange_threshold_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</arg>
					<arg>
						<VariableAccess>
							<nodeID>	1551486100	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	none	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1789336366	</componentID>
							<variableName>	bufferInA	</variableName>
							<type>	short	</type>
							<variableID>	0	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_bufferInA_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</arg>
					<arg>
						<VariableAccess>
							<nodeID>	1080440826	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	none	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1777624625	</componentID>
							<variableName>	bufferOutA	</variableName>
							<type>	short	</type>
							<variableID>	2	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_bufferOutA_2&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</arg>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;none&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</MethodInv>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	28	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	2	</stepNum>
				<minCriticalPath>	2	</minCriticalPath>
				<exprInStage>	<!--distortion(threshold,&nbsp;bufferInB,&nbsp;bufferOutB)<br>-->	</exprInStage>
				<MethodInv>
					<nodeID>	1994727197	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	1	</endStep>
					<destType>	void	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	none	</destSignalName>
					<priority>	2	</priority>
					<minPathToEnd>	2	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1413739335	</componentID>
					<defClass>	Effecter	</defClass>
					<objName>	this	</objName>
					<caleeName>	distortion	</caleeName>
					<arg>
						<VariableAccess>
							<nodeID>	1012786662	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_voiceChange_threshold_8	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	293970600	</componentID>
							<variableName>	threshold	</variableName>
							<type>	short	</type>
							<variableID>	8	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_voiceChange_threshold_8&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</arg>
					<arg>
						<VariableAccess>
							<nodeID>	950042112	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	none	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1325197730	</componentID>
							<variableName>	bufferInB	</variableName>
							<type>	short	</type>
							<variableID>	1	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_bufferInB_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</arg>
					<arg>
						<VariableAccess>
							<nodeID>	816860939	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	none	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	550925804	</componentID>
							<variableName>	bufferOutB	</variableName>
							<type>	short	</type>
							<variableID>	3	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_bufferOutB_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</arg>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;none&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</MethodInv>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	31	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!--!bufSelect<br>-->	</exprInStage>
				<Unary>
					<nodeID>	118846502	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	boolean	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp8	</destSignalName>
					<priority>	0	</priority>
					<minPathToEnd>	0	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	118846502	</componentID>
					<op>	!	</op>
					<srcNode>
						<VariableAccess>
							<nodeID>	293367404	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	boolean	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_voiceChange_bufSelect_9	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	647874267	</componentID>
							<variableName>	bufSelect	</variableName>
							<type>	boolean	</type>
							<variableID>	9	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_voiceChange_bufSelect_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</srcNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;!&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</Unary>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	33	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	2	</stepNum>
				<minCriticalPath>	2	</minCriticalPath>
				<exprInStage>	<!--echo(bufferInA,&nbsp;bufferOutA)<br>-->	</exprInStage>
				<MethodInv>
					<nodeID>	3505516	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	1	</endStep>
					<destType>	void	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	none	</destSignalName>
					<priority>	2	</priority>
					<minPathToEnd>	2	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	935148943	</componentID>
					<defClass>	Effecter	</defClass>
					<objName>	this	</objName>
					<caleeName>	echo	</caleeName>
					<arg>
						<VariableAccess>
							<nodeID>	1762956255	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	none	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1789336366	</componentID>
							<variableName>	bufferInA	</variableName>
							<type>	short	</type>
							<variableID>	0	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_bufferInA_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</arg>
					<arg>
						<VariableAccess>
							<nodeID>	1173900126	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	none	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1777624625	</componentID>
							<variableName>	bufferOutA	</variableName>
							<type>	short	</type>
							<variableID>	2	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_bufferOutA_2&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</arg>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;none&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</MethodInv>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	35	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	2	</stepNum>
				<minCriticalPath>	2	</minCriticalPath>
				<exprInStage>	<!--echo(bufferInB,&nbsp;bufferOutB)<br>-->	</exprInStage>
				<MethodInv>
					<nodeID>	807152693	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	1	</endStep>
					<destType>	void	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	none	</destSignalName>
					<priority>	2	</priority>
					<minPathToEnd>	2	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	935148943	</componentID>
					<defClass>	Effecter	</defClass>
					<objName>	this	</objName>
					<caleeName>	echo	</caleeName>
					<arg>
						<VariableAccess>
							<nodeID>	161113152	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	none	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1325197730	</componentID>
							<variableName>	bufferInB	</variableName>
							<type>	short	</type>
							<variableID>	1	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_bufferInB_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</arg>
					<arg>
						<VariableAccess>
							<nodeID>	1999350444	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	none	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	550925804	</componentID>
							<variableName>	bufferOutB	</variableName>
							<type>	short	</type>
							<variableID>	3	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_bufferOutB_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</arg>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;none&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</MethodInv>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	37	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!--bufSelect<br>-->	</exprInStage>
				<Cast>
					<nodeID>	1406287699	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	boolean	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp9	</destSignalName>
					<priority>	0	</priority>
					<minPathToEnd>	0	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1406287699	</componentID>
					<castType>	boolean	</castType>
					<ipcore>	notUsed	</ipcore>
					<srcNode>
						<VariableAccess>
							<nodeID>	272338211	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	boolean	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_voiceChange_bufSelect_9	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	647874267	</componentID>
							<variableName>	bufSelect	</variableName>
							<type>	boolean	</type>
							<variableID>	9	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_voiceChange_bufSelect_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</srcNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp9&nbsp;=&nbsp;r_voiceChange_bufSelect_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</Cast>
			</Stage>

		</Phase>

	<exprInMethod><!--<br>@JRThrashUnroll(unrollType&nbsp;=&nbsp;JRThrashUnroll.simple,&nbsp;unrollNum&nbsp;=&nbsp;8,&nbsp;loopVariableName&nbsp;=&nbsp;&quot;i&quot;)<br>public&nbsp;boolean&nbsp;voiceChange(short&nbsp;rateA,&nbsp;short&nbsp;rateB,&nbsp;short&nbsp;threshold,&nbsp;boolean&nbsp;bufSelect,&nbsp;byte&nbsp;function)&nbsp;{<br>&nbsp;&nbsp;&nbsp;&nbsp;if&nbsp;(function&nbsp;==&nbsp;0)&nbsp;{<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;if&nbsp;(!bufSelect)&nbsp;multSine(rateA,&nbsp;rateB,&nbsp;bufferInA,&nbsp;bufferOutA);&nbsp;else&nbsp;multSine(rateA,&nbsp;rateB,&nbsp;bufferInB,&nbsp;bufferOutB);<br>&nbsp;&nbsp;&nbsp;&nbsp;}&nbsp;else&nbsp;if&nbsp;(function&nbsp;==&nbsp;1)&nbsp;{<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;if&nbsp;(!bufSelect)&nbsp;becomeHigh(bufferInA,&nbsp;bufferOutA);&nbsp;else&nbsp;becomeHigh(bufferInB,&nbsp;bufferOutB);<br>&nbsp;&nbsp;&nbsp;&nbsp;}&nbsp;else&nbsp;if&nbsp;(function&nbsp;==&nbsp;2)&nbsp;{<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;if&nbsp;(!bufSelect)&nbsp;distortion(threshold,&nbsp;bufferInA,&nbsp;bufferOutA);&nbsp;else&nbsp;distortion(threshold,&nbsp;bufferInB,&nbsp;bufferOutB);<br>&nbsp;&nbsp;&nbsp;&nbsp;}&nbsp;else&nbsp;{<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;if&nbsp;(!bufSelect)&nbsp;echo(bufferInA,&nbsp;bufferOutA);&nbsp;else&nbsp;echo(bufferInB,&nbsp;bufferOutB);<br>&nbsp;&nbsp;&nbsp;&nbsp;}<br>&nbsp;&nbsp;&nbsp;&nbsp;return&nbsp;bufSelect;<br>}--></exprInMethod>
</METHOD>

<METHOD>
	<methodName>	multSine	</methodName>
	<totalPhaseNum>10	</totalPhaseNum>
	<totalStageNum>5	</totalStageNum>
	<totalStepNum>23	</totalStepNum>
		<Phase>
			<phaseID>	2	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!---->	</exprInStage>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	4	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--int&nbsp;i&nbsp;=&nbsp;0<br>int&nbsp;j&nbsp;=&nbsp;0<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	900660520	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_multSine_i_16	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1936615584	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	16	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Literal>
							<nodeID>	1435966356	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_intZero	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1435966356	</componentID>
							<type>	int	</type>
							<value>	0	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intZero&nbsp;=&nbsp;32'sh0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_i_16&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	865320306	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_multSine_j_17	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	679125458	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	17	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Literal>
							<nodeID>	185988801	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_intZero	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	185988801	</componentID>
							<type>	int	</type>
							<value>	0	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intZero&nbsp;=&nbsp;32'sh0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_j_17&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	5	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!--i&nbsp;&lt;&nbsp;bufSize<br>-->	</exprInStage>
				<Binary>
					<nodeID>	1325072022	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	boolean	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp10	</destSignalName>
					<priority>	0	</priority>
					<minPathToEnd>	0	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1325072022	</componentID>
					<op>	LT	</op>
					<ipcore>	notUsed	</ipcore>
					<leftNode>
						<VariableAccess>
							<nodeID>	1080054364	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_multSine_i_16	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1936615584	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	16	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_i_16&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</leftNode>

					<rightNode>
						<VariableAccess>
							<nodeID>	1941911304	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_fld_bufSize_5	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	246819222	</componentID>
							<variableName>	bufSize	</variableName>
							<type>	short	</type>
							<variableID>	5	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_bufSize_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</rightNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</Binary>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	8	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	20	</stepNum>
				<minCriticalPath>	20	</minCriticalPath>
				<exprInStage>	<!--int&nbsp;input&nbsp;=&nbsp;bufferIn[i]<br>mulWave&nbsp;=&nbsp;input&nbsp;*&nbsp;((Sin((short)(rateA&nbsp;*&nbsp;phase))&nbsp;+&nbsp;Sin((short)(rateB&nbsp;*&nbsp;phase))))<br>bufferOut[j]&nbsp;=&nbsp;(short)(((mulWave&nbsp;&gt;&gt;&nbsp;16)&nbsp;*&nbsp;7&nbsp;+&nbsp;input)&nbsp;&gt;&gt;&nbsp;3)<br>++i<br>++j<br>++phase<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	1499741797	</nodeID>
					<startStep>	2	</startStep>
					<endStep>	2	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_multSine_input_18	</destSignalName>
					<priority>	14	</priority>
					<minPathToEnd>	14	</minPathToEnd>
					<fastestStepForAlap>	6	</fastestStepForAlap>
					<componentID>	1144817340	</componentID>
					<variableName>	input	</variableName>
					<type>	int	</type>
					<variableID>	18	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<ArrayAccess>
							<nodeID>	1639039907	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	2	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp14	</destSignalName>
							<priority>	16	</priority>
							<minPathToEnd>	16	</minPathToEnd>
							<fastestStepForAlap>	4	</fastestStepForAlap>
							<componentID>	1570976880	</componentID>
							<variableName>	bufferIn	</variableName>
							<isRead>	true	</isRead>
							<type>	short	</type>
							<variableID>	13	</variableID>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multSine_bufferIn_13_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multSine_bufferIn_13_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multSine_bufferIn_13_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_multSine_bufferIn_13_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
							<offset>
								<VariableAccess>
									<nodeID>	96982295	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_multSine_i_16	</destSignalName>
									<priority>	16	</priority>
									<minPathToEnd>	16	</minPathToEnd>
									<fastestStepForAlap>	4	</fastestStepForAlap>
									<componentID>	1936615584	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	16	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_i_16&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</offset>
						</ArrayAccess>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_input_18&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	41343992	</nodeID>
					<startStep>	9	</startStep>
					<endStep>	9	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_multSine_mulWave_15	</destSignalName>
					<priority>	11	</priority>
					<minPathToEnd>	11	</minPathToEnd>
					<fastestStepForAlap>	9	</fastestStepForAlap>
					<componentID>	1231255563	</componentID>
					<variableName>	mulWave	</variableName>
					<type>	int	</type>
					<variableID>	15	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1253217373	</nodeID>
							<startStep>	6	</startStep>
							<endStep>	9	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp15	</destSignalName>
							<priority>	14	</priority>
							<minPathToEnd>	14	</minPathToEnd>
							<fastestStepForAlap>	6	</fastestStepForAlap>
							<componentID>	559824849	</componentID>
							<op>	*	</op>
							<ipcore>	MultInt_inst_1	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	850379636	</nodeID>
									<startStep>	3	</startStep>
									<endStep>	3	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_multSine_input_18	</destSignalName>
									<priority>	14	</priority>
									<minPathToEnd>	14	</minPathToEnd>
									<fastestStepForAlap>	6	</fastestStepForAlap>
									<componentID>	1144817340	</componentID>
									<variableName>	input	</variableName>
									<type>	int	</type>
									<variableID>	18	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1499741797	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_input_18&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Binary>
									<nodeID>	826871467	</nodeID>
									<startStep>	6	</startStep>
									<endStep>	6	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp16	</destSignalName>
									<priority>	14	</priority>
									<minPathToEnd>	14	</minPathToEnd>
									<fastestStepForAlap>	6	</fastestStepForAlap>
									<componentID>	826871467	</componentID>
									<op>	+	</op>
									<ipcore>	notUsed	</ipcore>
									<leftNode>
										<UserDefined>
											<nodeID>	67400522	</nodeID>
											<startStep>	3	</startStep>
											<endStep>	6	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp17	</destSignalName>
											<priority>	17	</priority>
											<minPathToEnd>	17	</minPathToEnd>
											<fastestStepForAlap>	3	</fastestStepForAlap>
											<componentID>	862066132	</componentID>
											<ipName>	Sin	</ipName>
											<arg>
												<Cast>
													<nodeID>	387046181	</nodeID>
													<startStep>	3	</startStep>
													<endStep>	3	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp18	</destSignalName>
													<priority>	17	</priority>
													<minPathToEnd>	17	</minPathToEnd>
													<fastestStepForAlap>	3	</fastestStepForAlap>
													<componentID>	387046181	</componentID>
													<castType>	short	</castType>
													<ipcore>	notUsed	</ipcore>
													<srcNode>
														<Binary>
															<nodeID>	1453456727	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	3	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp19	</destSignalName>
															<priority>	20	</priority>
															<minPathToEnd>	20	</minPathToEnd>
															<fastestStepForAlap>	0	</fastestStepForAlap>
															<componentID>	1820797862	</componentID>
															<op>	*	</op>
															<ipcore>	MultInt_inst_0	</ipcore>
															<leftNode>
																<VariableAccess>
																	<nodeID>	507696884	</nodeID>
																	<startStep>	0	</startStep>
																	<endStep>	0	</endStep>
																	<destType>	int	</destType>
																	<destTypeIsReg>	false	</destTypeIsReg>
																	<destSignalName>	r_multSine_rateA_11	</destSignalName>
																	<priority>	20	</priority>
																	<minPathToEnd>	20	</minPathToEnd>
																	<fastestStepForAlap>	0	</fastestStepForAlap>
																	<componentID>	908999857	</componentID>
																	<variableName>	rateA	</variableName>
																	<type>	short	</type>
																	<variableID>	11	</variableID>
																	<isRead>	true	</isRead>
																	<dependence>		</dependence>
																	<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_rateA_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
																</VariableAccess>
															</leftNode>

															<rightNode>
																<VariableAccess>
																	<nodeID>	361931841	</nodeID>
																	<startStep>	0	</startStep>
																	<endStep>	0	</endStep>
																	<destType>	int	</destType>
																	<destTypeIsReg>	false	</destTypeIsReg>
																	<destSignalName>	r_fld_phase_4	</destSignalName>
																	<priority>	20	</priority>
																	<minPathToEnd>	20	</minPathToEnd>
																	<fastestStepForAlap>	0	</fastestStepForAlap>
																	<componentID>	1314763383	</componentID>
																	<variableName>	phase	</variableName>
																	<type>	int	</type>
																	<variableID>	4	</variableID>
																	<isRead>	true	</isRead>
																	<dependence>		</dependence>
																	<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_phase_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
																</VariableAccess>
															</rightNode>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultInt_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Binary>
													</srcNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp18&nbsp;=&nbsp;$signed(&nbsp;w_sys_tmp19[15:0]&nbsp;)&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Cast>
											</arg>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;Sin_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</UserDefined>
									</leftNode>

									<rightNode>
										<UserDefined>
											<nodeID>	1076691285	</nodeID>
											<startStep>	3	</startStep>
											<endStep>	6	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp20	</destSignalName>
											<priority>	17	</priority>
											<minPathToEnd>	17	</minPathToEnd>
											<fastestStepForAlap>	3	</fastestStepForAlap>
											<componentID>	1768934098	</componentID>
											<ipName>	Sin	</ipName>
											<arg>
												<Cast>
													<nodeID>	357197304	</nodeID>
													<startStep>	3	</startStep>
													<endStep>	3	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp21	</destSignalName>
													<priority>	17	</priority>
													<minPathToEnd>	17	</minPathToEnd>
													<fastestStepForAlap>	3	</fastestStepForAlap>
													<componentID>	357197304	</componentID>
													<castType>	short	</castType>
													<ipcore>	notUsed	</ipcore>
													<srcNode>
														<Binary>
															<nodeID>	620726064	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	3	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp15	</destSignalName>
															<priority>	20	</priority>
															<minPathToEnd>	20	</minPathToEnd>
															<fastestStepForAlap>	0	</fastestStepForAlap>
															<componentID>	559824849	</componentID>
															<op>	*	</op>
															<ipcore>	MultInt_inst_1	</ipcore>
															<leftNode>
																<VariableAccess>
																	<nodeID>	711776018	</nodeID>
																	<startStep>	0	</startStep>
																	<endStep>	0	</endStep>
																	<destType>	int	</destType>
																	<destTypeIsReg>	false	</destTypeIsReg>
																	<destSignalName>	r_multSine_rateB_12	</destSignalName>
																	<priority>	20	</priority>
																	<minPathToEnd>	20	</minPathToEnd>
																	<fastestStepForAlap>	0	</fastestStepForAlap>
																	<componentID>	1335620736	</componentID>
																	<variableName>	rateB	</variableName>
																	<type>	short	</type>
																	<variableID>	12	</variableID>
																	<isRead>	true	</isRead>
																	<dependence>		</dependence>
																	<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_rateB_12&nbsp;&nbsp;&nbsp;&nbsp;--></component>
																</VariableAccess>
															</leftNode>

															<rightNode>
																<VariableAccess>
																	<nodeID>	131147861	</nodeID>
																	<startStep>	0	</startStep>
																	<endStep>	0	</endStep>
																	<destType>	int	</destType>
																	<destTypeIsReg>	false	</destTypeIsReg>
																	<destSignalName>	r_fld_phase_4	</destSignalName>
																	<priority>	20	</priority>
																	<minPathToEnd>	20	</minPathToEnd>
																	<fastestStepForAlap>	0	</fastestStepForAlap>
																	<componentID>	1314763383	</componentID>
																	<variableName>	phase	</variableName>
																	<type>	int	</type>
																	<variableID>	4	</variableID>
																	<isRead>	true	</isRead>
																	<dependence>		</dependence>
																	<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_phase_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
																</VariableAccess>
															</rightNode>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultInt_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Binary>
													</srcNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp21&nbsp;=&nbsp;$signed(&nbsp;w_sys_tmp15[15:0]&nbsp;)&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Cast>
											</arg>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;Sin_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</UserDefined>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultInt_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_mulWave_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	883878005	</nodeID>
					<startStep>	12	</startStep>
					<endStep>	12	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp23	</destSignalName>
					<priority>	8	</priority>
					<minPathToEnd>	8	</minPathToEnd>
					<fastestStepForAlap>	12	</fastestStepForAlap>
					<componentID>	1193243736	</componentID>
					<variableName>	bufferOut	</variableName>
					<isRead>	false	</isRead>
					<type>	short	</type>
					<variableID>	14	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multSine_bufferOut_14_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multSine_bufferOut_14_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multSine_bufferOut_14_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_multSine_bufferOut_14_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	1645175266	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_multSine_j_17	</destSignalName>
							<priority>	8	</priority>
							<minPathToEnd>	8	</minPathToEnd>
							<fastestStepForAlap>	12	</fastestStepForAlap>
							<componentID>	679125458	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	17	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_j_17&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Cast>
							<nodeID>	1608740537	</nodeID>
							<startStep>	12	</startStep>
							<endStep>	12	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp24	</destSignalName>
							<priority>	8	</priority>
							<minPathToEnd>	8	</minPathToEnd>
							<fastestStepForAlap>	12	</fastestStepForAlap>
							<componentID>	1608740537	</componentID>
							<castType>	short	</castType>
							<ipcore>	notUsed	</ipcore>
							<srcNode>
								<Binary>
									<nodeID>	1283089629	</nodeID>
									<startStep>	12	</startStep>
									<endStep>	12	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp25	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	12	</fastestStepForAlap>
									<componentID>	1283089629	</componentID>
									<op>	SR	</op>
									<ipcore>	notUsed	</ipcore>
									<leftNode>
										<Binary>
											<nodeID>	2004095076	</nodeID>
											<startStep>	12	</startStep>
											<endStep>	12	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp26	</destSignalName>
											<priority>	8	</priority>
											<minPathToEnd>	8	</minPathToEnd>
											<fastestStepForAlap>	12	</fastestStepForAlap>
											<componentID>	2004095076	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<Binary>
													<nodeID>	304778235	</nodeID>
													<startStep>	9	</startStep>
													<endStep>	12	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp15	</destSignalName>
													<priority>	11	</priority>
													<minPathToEnd>	11	</minPathToEnd>
													<fastestStepForAlap>	9	</fastestStepForAlap>
													<componentID>	559824849	</componentID>
													<op>	*	</op>
													<ipcore>	MultInt_inst_1	</ipcore>
													<leftNode>
														<Binary>
															<nodeID>	1692422784	</nodeID>
															<startStep>	9	</startStep>
															<endStep>	9	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp28	</destSignalName>
															<priority>	11	</priority>
															<minPathToEnd>	11	</minPathToEnd>
															<fastestStepForAlap>	9	</fastestStepForAlap>
															<componentID>	1692422784	</componentID>
															<op>	SR	</op>
															<ipcore>	notUsed	</ipcore>
															<leftNode>
																<VariableAccess>
																	<nodeID>	1128826173	</nodeID>
																	<startStep>	9	</startStep>
																	<endStep>	9	</endStep>
																	<destType>	int	</destType>
																	<destTypeIsReg>	false	</destTypeIsReg>
																	<destSignalName>	w_sys_tmp29	</destSignalName>
																	<priority>	11	</priority>
																	<minPathToEnd>	11	</minPathToEnd>
																	<fastestStepForAlap>	9	</fastestStepForAlap>
																	<componentID>	1231255563	</componentID>
																	<variableName>	mulWave	</variableName>
																	<type>	int	</type>
																	<variableID>	15	</variableID>
																	<isRead>	true	</isRead>
																	<dependence>	41343992	</dependence>
																	<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_mulWave_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
																</VariableAccess>
															</leftNode>

															<rightNode>
																<Literal>
																	<nodeID>	1310952013	</nodeID>
																	<startStep>	0	</startStep>
																	<endStep>	0	</endStep>
																	<destType>	int	</destType>
																	<destTypeIsReg>	false	</destTypeIsReg>
																	<destSignalName>	w_sys_tmp30	</destSignalName>
																	<priority>	11	</priority>
																	<minPathToEnd>	11	</minPathToEnd>
																	<fastestStepForAlap>	9	</fastestStepForAlap>
																	<componentID>	1310952013	</componentID>
																	<type>	int	</type>
																	<value>	16	</value>
																	<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp30&nbsp;=&nbsp;32'sh00000010&nbsp;&nbsp;&nbsp;&nbsp;--></component>
																</Literal>
															</rightNode>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&gt;&gt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Binary>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	2135747918	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp31	</destSignalName>
															<priority>	11	</priority>
															<minPathToEnd>	11	</minPathToEnd>
															<fastestStepForAlap>	9	</fastestStepForAlap>
															<componentID>	2135747918	</componentID>
															<type>	int	</type>
															<value>	7	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp31&nbsp;=&nbsp;32'sh00000007&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultInt_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</leftNode>

											<rightNode>
												<VariableAccess>
													<nodeID>	326098221	</nodeID>
													<startStep>	3	</startStep>
													<endStep>	3	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_multSine_input_18	</destSignalName>
													<priority>	8	</priority>
													<minPathToEnd>	8	</minPathToEnd>
													<fastestStepForAlap>	12	</fastestStepForAlap>
													<componentID>	1144817340	</componentID>
													<variableName>	input	</variableName>
													<type>	int	</type>
													<variableID>	18	</variableID>
													<isRead>	true	</isRead>
													<dependence>	1499741797	</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_input_18&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	354533203	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp32	</destSignalName>
											<priority>	8	</priority>
											<minPathToEnd>	8	</minPathToEnd>
											<fastestStepForAlap>	12	</fastestStepForAlap>
											<componentID>	354533203	</componentID>
											<type>	int	</type>
											<value>	3	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp32&nbsp;=&nbsp;32'sh00000003&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&gt;&gt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</srcNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp24&nbsp;=&nbsp;$signed(&nbsp;w_sys_tmp25[15:0]&nbsp;)&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Cast>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	1519906043	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_multSine_i_16	</destSignalName>
					<priority>	15	</priority>
					<minPathToEnd>	15	</minPathToEnd>
					<fastestStepForAlap>	5	</fastestStepForAlap>
					<componentID>	1936615584	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	16	</variableID>
					<isRead>	false	</isRead>
					<dependence>	96982295	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	742883636	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp33	</destSignalName>
							<priority>	15	</priority>
							<minPathToEnd>	15	</minPathToEnd>
							<fastestStepForAlap>	5	</fastestStepForAlap>
							<componentID>	742883636	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	175346594	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_multSine_i_16	</destSignalName>
									<priority>	15	</priority>
									<minPathToEnd>	15	</minPathToEnd>
									<fastestStepForAlap>	5	</fastestStepForAlap>
									<componentID>	1936615584	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	16	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_i_16&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	702641674	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	15	</priority>
									<minPathToEnd>	15	</minPathToEnd>
									<fastestStepForAlap>	5	</fastestStepForAlap>
									<componentID>	702641674	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_i_16&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	286040065	</nodeID>
					<startStep>	12	</startStep>
					<endStep>	12	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_multSine_j_17	</destSignalName>
					<priority>	7	</priority>
					<minPathToEnd>	7	</minPathToEnd>
					<fastestStepForAlap>	13	</fastestStepForAlap>
					<componentID>	679125458	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	17	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1645175266	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1406970469	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp34	</destSignalName>
							<priority>	7	</priority>
							<minPathToEnd>	7	</minPathToEnd>
							<fastestStepForAlap>	13	</fastestStepForAlap>
							<componentID>	1406970469	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1010235366	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_multSine_j_17	</destSignalName>
									<priority>	7	</priority>
									<minPathToEnd>	7	</minPathToEnd>
									<fastestStepForAlap>	13	</fastestStepForAlap>
									<componentID>	679125458	</componentID>
									<variableName>	j	</variableName>
									<type>	int	</type>
									<variableID>	17	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_j_17&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1020083180	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	7	</priority>
									<minPathToEnd>	7	</minPathToEnd>
									<fastestStepForAlap>	13	</fastestStepForAlap>
									<componentID>	1020083180	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_j_17&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1176052259	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_fld_phase_4	</destSignalName>
					<priority>	19	</priority>
					<minPathToEnd>	19	</minPathToEnd>
					<fastestStepForAlap>	1	</fastestStepForAlap>
					<componentID>	1314763383	</componentID>
					<variableName>	phase	</variableName>
					<type>	int	</type>
					<variableID>	4	</variableID>
					<isRead>	false	</isRead>
					<dependence>	361931841,131147861	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	470830025	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp35	</destSignalName>
							<priority>	19	</priority>
							<minPathToEnd>	19	</minPathToEnd>
							<fastestStepForAlap>	1	</fastestStepForAlap>
							<componentID>	470830025	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1910474627	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_fld_phase_4	</destSignalName>
									<priority>	19	</priority>
									<minPathToEnd>	19	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	1314763383	</componentID>
									<variableName>	phase	</variableName>
									<type>	int	</type>
									<variableID>	4	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_phase_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	171566045	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	19	</priority>
									<minPathToEnd>	19	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	171566045	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_phase_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1587464041	</nodeID>
					<startStep>	3	</startStep>
					<endStep>	3	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_multSine_copy1_input_37	</destSignalName>
					<priority>	13	</priority>
					<minPathToEnd>	13	</minPathToEnd>
					<fastestStepForAlap>	7	</fastestStepForAlap>
					<componentID>	171306759	</componentID>
					<variableName>	copy1_input	</variableName>
					<type>	int	</type>
					<variableID>	37	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<ArrayAccess>
							<nodeID>	1524611533	</nodeID>
							<startStep>	1	</startStep>
							<endStep>	3	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp14	</destSignalName>
							<priority>	15	</priority>
							<minPathToEnd>	15	</minPathToEnd>
							<fastestStepForAlap>	5	</fastestStepForAlap>
							<componentID>	1570976880	</componentID>
							<variableName>	bufferIn	</variableName>
							<isRead>	true	</isRead>
							<type>	short	</type>
							<variableID>	13	</variableID>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multSine_bufferIn_13_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multSine_bufferIn_13_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multSine_bufferIn_13_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_multSine_bufferIn_13_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
							<offset>
								<VariableAccess>
									<nodeID>	371159127	</nodeID>
									<startStep>	1	</startStep>
									<endStep>	1	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_multSine_i_16	</destSignalName>
									<priority>	15	</priority>
									<minPathToEnd>	15	</minPathToEnd>
									<fastestStepForAlap>	5	</fastestStepForAlap>
									<componentID>	1936615584	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	16	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1519906043	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_i_16&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</offset>
						</ArrayAccess>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_copy1_input_37&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1778936601	</nodeID>
					<startStep>	10	</startStep>
					<endStep>	10	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_multSine_mulWave_15	</destSignalName>
					<priority>	10	</priority>
					<minPathToEnd>	10	</minPathToEnd>
					<fastestStepForAlap>	10	</fastestStepForAlap>
					<componentID>	1231255563	</componentID>
					<variableName>	mulWave	</variableName>
					<type>	int	</type>
					<variableID>	15	</variableID>
					<isRead>	false	</isRead>
					<dependence>	41343992,1128826173	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1320119473	</nodeID>
							<startStep>	7	</startStep>
							<endStep>	10	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp15	</destSignalName>
							<priority>	13	</priority>
							<minPathToEnd>	13	</minPathToEnd>
							<fastestStepForAlap>	7	</fastestStepForAlap>
							<componentID>	559824849	</componentID>
							<op>	*	</op>
							<ipcore>	MultInt_inst_1	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1594425554	</nodeID>
									<startStep>	4	</startStep>
									<endStep>	4	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_multSine_copy1_input_37	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	7	</fastestStepForAlap>
									<componentID>	171306759	</componentID>
									<variableName>	copy1_input	</variableName>
									<type>	int	</type>
									<variableID>	37	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1587464041	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_copy1_input_37&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Binary>
									<nodeID>	1209338812	</nodeID>
									<startStep>	7	</startStep>
									<endStep>	7	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp16	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	7	</fastestStepForAlap>
									<componentID>	1209338812	</componentID>
									<op>	+	</op>
									<ipcore>	notUsed	</ipcore>
									<leftNode>
										<UserDefined>
											<nodeID>	1572178076	</nodeID>
											<startStep>	4	</startStep>
											<endStep>	7	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp17	</destSignalName>
											<priority>	16	</priority>
											<minPathToEnd>	16	</minPathToEnd>
											<fastestStepForAlap>	4	</fastestStepForAlap>
											<componentID>	862066132	</componentID>
											<ipName>	Sin	</ipName>
											<arg>
												<Cast>
													<nodeID>	958130644	</nodeID>
													<startStep>	3	</startStep>
													<endStep>	3	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	true	</destTypeIsReg>
													<destSignalName>	r_sys_tmp1_int	</destSignalName>
													<priority>	16	</priority>
													<minPathToEnd>	16	</minPathToEnd>
													<fastestStepForAlap>	4	</fastestStepForAlap>
													<componentID>	958130644	</componentID>
													<castType>	short	</castType>
													<ipcore>	notUsed	</ipcore>
													<srcNode>
														<Binary>
															<nodeID>	1469348502	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	3	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp40	</destSignalName>
															<priority>	19	</priority>
															<minPathToEnd>	19	</minPathToEnd>
															<fastestStepForAlap>	1	</fastestStepForAlap>
															<componentID>	1425816261	</componentID>
															<op>	*	</op>
															<ipcore>	MultInt_inst_2	</ipcore>
															<leftNode>
																<VariableAccess>
																	<nodeID>	2071365401	</nodeID>
																	<startStep>	0	</startStep>
																	<endStep>	0	</endStep>
																	<destType>	int	</destType>
																	<destTypeIsReg>	false	</destTypeIsReg>
																	<destSignalName>	r_multSine_rateA_11	</destSignalName>
																	<priority>	19	</priority>
																	<minPathToEnd>	19	</minPathToEnd>
																	<fastestStepForAlap>	1	</fastestStepForAlap>
																	<componentID>	908999857	</componentID>
																	<variableName>	rateA	</variableName>
																	<type>	short	</type>
																	<variableID>	11	</variableID>
																	<isRead>	true	</isRead>
																	<dependence>		</dependence>
																	<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_rateA_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
																</VariableAccess>
															</leftNode>

															<rightNode>
																<VariableAccess>
																	<nodeID>	580893090	</nodeID>
																	<startStep>	0	</startStep>
																	<endStep>	0	</endStep>
																	<destType>	int	</destType>
																	<destTypeIsReg>	false	</destTypeIsReg>
																	<destSignalName>	w_sys_tmp41	</destSignalName>
																	<priority>	19	</priority>
																	<minPathToEnd>	19	</minPathToEnd>
																	<fastestStepForAlap>	1	</fastestStepForAlap>
																	<componentID>	1314763383	</componentID>
																	<variableName>	phase	</variableName>
																	<type>	int	</type>
																	<variableID>	4	</variableID>
																	<isRead>	true	</isRead>
																	<dependence>	1176052259	</dependence>
																	<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_phase_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
																</VariableAccess>
															</rightNode>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultInt_inst_2&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Binary>
													</srcNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sys_tmp1_int&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Cast>
											</arg>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;Sin_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</UserDefined>
									</leftNode>

									<rightNode>
										<UserDefined>
											<nodeID>	609504368	</nodeID>
											<startStep>	4	</startStep>
											<endStep>	7	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp20	</destSignalName>
											<priority>	16	</priority>
											<minPathToEnd>	16	</minPathToEnd>
											<fastestStepForAlap>	4	</fastestStepForAlap>
											<componentID>	1768934098	</componentID>
											<ipName>	Sin	</ipName>
											<arg>
												<Cast>
													<nodeID>	442916786	</nodeID>
													<startStep>	4	</startStep>
													<endStep>	4	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp21	</destSignalName>
													<priority>	16	</priority>
													<minPathToEnd>	16	</minPathToEnd>
													<fastestStepForAlap>	4	</fastestStepForAlap>
													<componentID>	442916786	</componentID>
													<castType>	short	</castType>
													<ipcore>	notUsed	</ipcore>
													<srcNode>
														<Binary>
															<nodeID>	924101800	</nodeID>
															<startStep>	1	</startStep>
															<endStep>	4	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp15	</destSignalName>
															<priority>	19	</priority>
															<minPathToEnd>	19	</minPathToEnd>
															<fastestStepForAlap>	1	</fastestStepForAlap>
															<componentID>	559824849	</componentID>
															<op>	*	</op>
															<ipcore>	MultInt_inst_1	</ipcore>
															<leftNode>
																<VariableAccess>
																	<nodeID>	777217496	</nodeID>
																	<startStep>	0	</startStep>
																	<endStep>	0	</endStep>
																	<destType>	int	</destType>
																	<destTypeIsReg>	false	</destTypeIsReg>
																	<destSignalName>	r_multSine_rateB_12	</destSignalName>
																	<priority>	19	</priority>
																	<minPathToEnd>	19	</minPathToEnd>
																	<fastestStepForAlap>	1	</fastestStepForAlap>
																	<componentID>	1335620736	</componentID>
																	<variableName>	rateB	</variableName>
																	<type>	short	</type>
																	<variableID>	12	</variableID>
																	<isRead>	true	</isRead>
																	<dependence>		</dependence>
																	<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_rateB_12&nbsp;&nbsp;&nbsp;&nbsp;--></component>
																</VariableAccess>
															</leftNode>

															<rightNode>
																<VariableAccess>
																	<nodeID>	1698914218	</nodeID>
																	<startStep>	1	</startStep>
																	<endStep>	1	</endStep>
																	<destType>	int	</destType>
																	<destTypeIsReg>	false	</destTypeIsReg>
																	<destSignalName>	r_fld_phase_4	</destSignalName>
																	<priority>	19	</priority>
																	<minPathToEnd>	19	</minPathToEnd>
																	<fastestStepForAlap>	1	</fastestStepForAlap>
																	<componentID>	1314763383	</componentID>
																	<variableName>	phase	</variableName>
																	<type>	int	</type>
																	<variableID>	4	</variableID>
																	<isRead>	true	</isRead>
																	<dependence>	1176052259	</dependence>
																	<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_phase_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
																</VariableAccess>
															</rightNode>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultInt_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Binary>
													</srcNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp21&nbsp;=&nbsp;$signed(&nbsp;w_sys_tmp15[15:0]&nbsp;)&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Cast>
											</arg>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;Sin_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</UserDefined>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultInt_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_mulWave_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	708691414	</nodeID>
					<startStep>	13	</startStep>
					<endStep>	13	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp45	</destSignalName>
					<priority>	7	</priority>
					<minPathToEnd>	7	</minPathToEnd>
					<fastestStepForAlap>	13	</fastestStepForAlap>
					<componentID>	1193243736	</componentID>
					<variableName>	bufferOut	</variableName>
					<isRead>	false	</isRead>
					<type>	short	</type>
					<variableID>	14	</variableID>
					<dependence>	883878005	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multSine_bufferOut_14_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multSine_bufferOut_14_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multSine_bufferOut_14_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_multSine_bufferOut_14_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	1032288836	</nodeID>
							<startStep>	13	</startStep>
							<endStep>	13	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_multSine_j_17	</destSignalName>
							<priority>	7	</priority>
							<minPathToEnd>	7	</minPathToEnd>
							<fastestStepForAlap>	13	</fastestStepForAlap>
							<componentID>	679125458	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	17	</variableID>
							<isRead>	true	</isRead>
							<dependence>	286040065	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_j_17&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Cast>
							<nodeID>	158082539	</nodeID>
							<startStep>	13	</startStep>
							<endStep>	13	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp46	</destSignalName>
							<priority>	7	</priority>
							<minPathToEnd>	7	</minPathToEnd>
							<fastestStepForAlap>	13	</fastestStepForAlap>
							<componentID>	158082539	</componentID>
							<castType>	short	</castType>
							<ipcore>	notUsed	</ipcore>
							<srcNode>
								<Binary>
									<nodeID>	455961634	</nodeID>
									<startStep>	13	</startStep>
									<endStep>	13	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp47	</destSignalName>
									<priority>	7	</priority>
									<minPathToEnd>	7	</minPathToEnd>
									<fastestStepForAlap>	13	</fastestStepForAlap>
									<componentID>	455961634	</componentID>
									<op>	SR	</op>
									<ipcore>	notUsed	</ipcore>
									<leftNode>
										<Binary>
											<nodeID>	1125530142	</nodeID>
											<startStep>	13	</startStep>
											<endStep>	13	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp48	</destSignalName>
											<priority>	7	</priority>
											<minPathToEnd>	7	</minPathToEnd>
											<fastestStepForAlap>	13	</fastestStepForAlap>
											<componentID>	1125530142	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<Binary>
													<nodeID>	1749133818	</nodeID>
													<startStep>	10	</startStep>
													<endStep>	13	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp15	</destSignalName>
													<priority>	10	</priority>
													<minPathToEnd>	10	</minPathToEnd>
													<fastestStepForAlap>	10	</fastestStepForAlap>
													<componentID>	559824849	</componentID>
													<op>	*	</op>
													<ipcore>	MultInt_inst_1	</ipcore>
													<leftNode>
														<Binary>
															<nodeID>	788435343	</nodeID>
															<startStep>	10	</startStep>
															<endStep>	10	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp28	</destSignalName>
															<priority>	10	</priority>
															<minPathToEnd>	10	</minPathToEnd>
															<fastestStepForAlap>	10	</fastestStepForAlap>
															<componentID>	788435343	</componentID>
															<op>	SR	</op>
															<ipcore>	notUsed	</ipcore>
															<leftNode>
																<VariableAccess>
																	<nodeID>	1258707811	</nodeID>
																	<startStep>	10	</startStep>
																	<endStep>	10	</endStep>
																	<destType>	int	</destType>
																	<destTypeIsReg>	false	</destTypeIsReg>
																	<destSignalName>	w_sys_tmp29	</destSignalName>
																	<priority>	10	</priority>
																	<minPathToEnd>	10	</minPathToEnd>
																	<fastestStepForAlap>	10	</fastestStepForAlap>
																	<componentID>	1231255563	</componentID>
																	<variableName>	mulWave	</variableName>
																	<type>	int	</type>
																	<variableID>	15	</variableID>
																	<isRead>	true	</isRead>
																	<dependence>	1778936601	</dependence>
																	<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_mulWave_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
																</VariableAccess>
															</leftNode>

															<rightNode>
																<Literal>
																	<nodeID>	240772880	</nodeID>
																	<startStep>	0	</startStep>
																	<endStep>	0	</endStep>
																	<destType>	int	</destType>
																	<destTypeIsReg>	false	</destTypeIsReg>
																	<destSignalName>	w_sys_tmp30	</destSignalName>
																	<priority>	10	</priority>
																	<minPathToEnd>	10	</minPathToEnd>
																	<fastestStepForAlap>	10	</fastestStepForAlap>
																	<componentID>	240772880	</componentID>
																	<type>	int	</type>
																	<value>	16	</value>
																	<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp30&nbsp;=&nbsp;32'sh00000010&nbsp;&nbsp;&nbsp;&nbsp;--></component>
																</Literal>
															</rightNode>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&gt;&gt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Binary>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	810603212	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp31	</destSignalName>
															<priority>	10	</priority>
															<minPathToEnd>	10	</minPathToEnd>
															<fastestStepForAlap>	10	</fastestStepForAlap>
															<componentID>	810603212	</componentID>
															<type>	int	</type>
															<value>	7	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp31&nbsp;=&nbsp;32'sh00000007&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultInt_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</leftNode>

											<rightNode>
												<VariableAccess>
													<nodeID>	171927516	</nodeID>
													<startStep>	4	</startStep>
													<endStep>	4	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_multSine_copy1_input_37	</destSignalName>
													<priority>	7	</priority>
													<minPathToEnd>	7	</minPathToEnd>
													<fastestStepForAlap>	13	</fastestStepForAlap>
													<componentID>	171306759	</componentID>
													<variableName>	copy1_input	</variableName>
													<type>	int	</type>
													<variableID>	37	</variableID>
													<isRead>	true	</isRead>
													<dependence>	1587464041	</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_copy1_input_37&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	1220256197	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp32	</destSignalName>
											<priority>	7	</priority>
											<minPathToEnd>	7	</minPathToEnd>
											<fastestStepForAlap>	13	</fastestStepForAlap>
											<componentID>	1220256197	</componentID>
											<type>	int	</type>
											<value>	3	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp32&nbsp;=&nbsp;32'sh00000003&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&gt;&gt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</srcNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp46&nbsp;=&nbsp;$signed(&nbsp;w_sys_tmp47[15:0]&nbsp;)&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Cast>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	377074129	</nodeID>
					<startStep>	1	</startStep>
					<endStep>	1	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_multSine_i_16	</destSignalName>
					<priority>	14	</priority>
					<minPathToEnd>	14	</minPathToEnd>
					<fastestStepForAlap>	6	</fastestStepForAlap>
					<componentID>	1936615584	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	16	</variableID>
					<isRead>	false	</isRead>
					<dependence>	371159127	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	260643806	</nodeID>
							<startStep>	1	</startStep>
							<endStep>	1	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp33	</destSignalName>
							<priority>	14	</priority>
							<minPathToEnd>	14	</minPathToEnd>
							<fastestStepForAlap>	6	</fastestStepForAlap>
							<componentID>	260643806	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1921291209	</nodeID>
									<startStep>	1	</startStep>
									<endStep>	1	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_multSine_i_16	</destSignalName>
									<priority>	14	</priority>
									<minPathToEnd>	14	</minPathToEnd>
									<fastestStepForAlap>	6	</fastestStepForAlap>
									<componentID>	1936615584	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	16	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1519906043	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_i_16&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1577233371	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	14	</priority>
									<minPathToEnd>	14	</minPathToEnd>
									<fastestStepForAlap>	6	</fastestStepForAlap>
									<componentID>	1577233371	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_i_16&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	23127829	</nodeID>
					<startStep>	13	</startStep>
					<endStep>	13	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_multSine_j_17	</destSignalName>
					<priority>	6	</priority>
					<minPathToEnd>	6	</minPathToEnd>
					<fastestStepForAlap>	14	</fastestStepForAlap>
					<componentID>	679125458	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	17	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1032288836	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	14881896	</nodeID>
							<startStep>	13	</startStep>
							<endStep>	13	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp34	</destSignalName>
							<priority>	6	</priority>
							<minPathToEnd>	6	</minPathToEnd>
							<fastestStepForAlap>	14	</fastestStepForAlap>
							<componentID>	14881896	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1011923020	</nodeID>
									<startStep>	13	</startStep>
									<endStep>	13	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_multSine_j_17	</destSignalName>
									<priority>	6	</priority>
									<minPathToEnd>	6	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	679125458	</componentID>
									<variableName>	j	</variableName>
									<type>	int	</type>
									<variableID>	17	</variableID>
									<isRead>	true	</isRead>
									<dependence>	286040065	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_j_17&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1467196547	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	6	</priority>
									<minPathToEnd>	6	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	1467196547	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_j_17&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1765130575	</nodeID>
					<startStep>	1	</startStep>
					<endStep>	1	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_fld_phase_4	</destSignalName>
					<priority>	18	</priority>
					<minPathToEnd>	18	</minPathToEnd>
					<fastestStepForAlap>	2	</fastestStepForAlap>
					<componentID>	1314763383	</componentID>
					<variableName>	phase	</variableName>
					<type>	int	</type>
					<variableID>	4	</variableID>
					<isRead>	false	</isRead>
					<dependence>	580893090,1698914218	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1330098138	</nodeID>
							<startStep>	1	</startStep>
							<endStep>	1	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp35	</destSignalName>
							<priority>	18	</priority>
							<minPathToEnd>	18	</minPathToEnd>
							<fastestStepForAlap>	2	</fastestStepForAlap>
							<componentID>	1330098138	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1802123743	</nodeID>
									<startStep>	1	</startStep>
									<endStep>	1	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_fld_phase_4	</destSignalName>
									<priority>	18	</priority>
									<minPathToEnd>	18	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	1314763383	</componentID>
									<variableName>	phase	</variableName>
									<type>	int	</type>
									<variableID>	4	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1176052259	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_phase_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	184391313	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	18	</priority>
									<minPathToEnd>	18	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	184391313	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_phase_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	245894970	</nodeID>
					<startStep>	4	</startStep>
					<endStep>	4	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_multSine_copy2_input_38	</destSignalName>
					<priority>	12	</priority>
					<minPathToEnd>	12	</minPathToEnd>
					<fastestStepForAlap>	8	</fastestStepForAlap>
					<componentID>	998223962	</componentID>
					<variableName>	copy2_input	</variableName>
					<type>	int	</type>
					<variableID>	38	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<ArrayAccess>
							<nodeID>	1007878970	</nodeID>
							<startStep>	2	</startStep>
							<endStep>	4	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp14	</destSignalName>
							<priority>	14	</priority>
							<minPathToEnd>	14	</minPathToEnd>
							<fastestStepForAlap>	6	</fastestStepForAlap>
							<componentID>	1570976880	</componentID>
							<variableName>	bufferIn	</variableName>
							<isRead>	true	</isRead>
							<type>	short	</type>
							<variableID>	13	</variableID>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multSine_bufferIn_13_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multSine_bufferIn_13_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multSine_bufferIn_13_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_multSine_bufferIn_13_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
							<offset>
								<VariableAccess>
									<nodeID>	70841254	</nodeID>
									<startStep>	2	</startStep>
									<endStep>	2	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_multSine_i_16	</destSignalName>
									<priority>	14	</priority>
									<minPathToEnd>	14	</minPathToEnd>
									<fastestStepForAlap>	6	</fastestStepForAlap>
									<componentID>	1936615584	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	16	</variableID>
									<isRead>	true	</isRead>
									<dependence>	377074129	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_i_16&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</offset>
						</ArrayAccess>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_copy2_input_38&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	923015540	</nodeID>
					<startStep>	11	</startStep>
					<endStep>	11	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_multSine_mulWave_15	</destSignalName>
					<priority>	9	</priority>
					<minPathToEnd>	9	</minPathToEnd>
					<fastestStepForAlap>	11	</fastestStepForAlap>
					<componentID>	1231255563	</componentID>
					<variableName>	mulWave	</variableName>
					<type>	int	</type>
					<variableID>	15	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1778936601,1258707811	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1847798499	</nodeID>
							<startStep>	8	</startStep>
							<endStep>	11	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp15	</destSignalName>
							<priority>	12	</priority>
							<minPathToEnd>	12	</minPathToEnd>
							<fastestStepForAlap>	8	</fastestStepForAlap>
							<componentID>	559824849	</componentID>
							<op>	*	</op>
							<ipcore>	MultInt_inst_1	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1188353426	</nodeID>
									<startStep>	5	</startStep>
									<endStep>	5	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_multSine_copy2_input_38	</destSignalName>
									<priority>	12	</priority>
									<minPathToEnd>	12	</minPathToEnd>
									<fastestStepForAlap>	8	</fastestStepForAlap>
									<componentID>	998223962	</componentID>
									<variableName>	copy2_input	</variableName>
									<type>	int	</type>
									<variableID>	38	</variableID>
									<isRead>	true	</isRead>
									<dependence>	245894970	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_copy2_input_38&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Binary>
									<nodeID>	1058113682	</nodeID>
									<startStep>	8	</startStep>
									<endStep>	8	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp16	</destSignalName>
									<priority>	12	</priority>
									<minPathToEnd>	12	</minPathToEnd>
									<fastestStepForAlap>	8	</fastestStepForAlap>
									<componentID>	1058113682	</componentID>
									<op>	+	</op>
									<ipcore>	notUsed	</ipcore>
									<leftNode>
										<UserDefined>
											<nodeID>	404572567	</nodeID>
											<startStep>	5	</startStep>
											<endStep>	8	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp17	</destSignalName>
											<priority>	15	</priority>
											<minPathToEnd>	15	</minPathToEnd>
											<fastestStepForAlap>	5	</fastestStepForAlap>
											<componentID>	862066132	</componentID>
											<ipName>	Sin	</ipName>
											<arg>
												<Cast>
													<nodeID>	717907167	</nodeID>
													<startStep>	4	</startStep>
													<endStep>	4	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	true	</destTypeIsReg>
													<destSignalName>	r_sys_tmp1_int	</destSignalName>
													<priority>	15	</priority>
													<minPathToEnd>	15	</minPathToEnd>
													<fastestStepForAlap>	5	</fastestStepForAlap>
													<componentID>	717907167	</componentID>
													<castType>	short	</castType>
													<ipcore>	notUsed	</ipcore>
													<srcNode>
														<Binary>
															<nodeID>	1302626923	</nodeID>
															<startStep>	1	</startStep>
															<endStep>	4	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp19	</destSignalName>
															<priority>	18	</priority>
															<minPathToEnd>	18	</minPathToEnd>
															<fastestStepForAlap>	2	</fastestStepForAlap>
															<componentID>	1820797862	</componentID>
															<op>	*	</op>
															<ipcore>	MultInt_inst_0	</ipcore>
															<leftNode>
																<VariableAccess>
																	<nodeID>	1802397343	</nodeID>
																	<startStep>	0	</startStep>
																	<endStep>	0	</endStep>
																	<destType>	int	</destType>
																	<destTypeIsReg>	false	</destTypeIsReg>
																	<destSignalName>	r_multSine_rateA_11	</destSignalName>
																	<priority>	18	</priority>
																	<minPathToEnd>	18	</minPathToEnd>
																	<fastestStepForAlap>	2	</fastestStepForAlap>
																	<componentID>	908999857	</componentID>
																	<variableName>	rateA	</variableName>
																	<type>	short	</type>
																	<variableID>	11	</variableID>
																	<isRead>	true	</isRead>
																	<dependence>		</dependence>
																	<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_rateA_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
																</VariableAccess>
															</leftNode>

															<rightNode>
																<VariableAccess>
																	<nodeID>	487819219	</nodeID>
																	<startStep>	1	</startStep>
																	<endStep>	1	</endStep>
																	<destType>	int	</destType>
																	<destTypeIsReg>	false	</destTypeIsReg>
																	<destSignalName>	w_sys_tmp41	</destSignalName>
																	<priority>	18	</priority>
																	<minPathToEnd>	18	</minPathToEnd>
																	<fastestStepForAlap>	2	</fastestStepForAlap>
																	<componentID>	1314763383	</componentID>
																	<variableName>	phase	</variableName>
																	<type>	int	</type>
																	<variableID>	4	</variableID>
																	<isRead>	true	</isRead>
																	<dependence>	1765130575	</dependence>
																	<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_phase_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
																</VariableAccess>
															</rightNode>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultInt_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Binary>
													</srcNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sys_tmp1_int&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Cast>
											</arg>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;Sin_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</UserDefined>
									</leftNode>

									<rightNode>
										<UserDefined>
											<nodeID>	1832533134	</nodeID>
											<startStep>	5	</startStep>
											<endStep>	8	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp20	</destSignalName>
											<priority>	15	</priority>
											<minPathToEnd>	15	</minPathToEnd>
											<fastestStepForAlap>	5	</fastestStepForAlap>
											<componentID>	1768934098	</componentID>
											<ipName>	Sin	</ipName>
											<arg>
												<Cast>
													<nodeID>	173917864	</nodeID>
													<startStep>	4	</startStep>
													<endStep>	4	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	true	</destTypeIsReg>
													<destSignalName>	r_sys_tmp0_int	</destSignalName>
													<priority>	15	</priority>
													<minPathToEnd>	15	</minPathToEnd>
													<fastestStepForAlap>	5	</fastestStepForAlap>
													<componentID>	173917864	</componentID>
													<castType>	short	</castType>
													<ipcore>	notUsed	</ipcore>
													<srcNode>
														<Binary>
															<nodeID>	312296681	</nodeID>
															<startStep>	1	</startStep>
															<endStep>	4	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp40	</destSignalName>
															<priority>	18	</priority>
															<minPathToEnd>	18	</minPathToEnd>
															<fastestStepForAlap>	2	</fastestStepForAlap>
															<componentID>	1425816261	</componentID>
															<op>	*	</op>
															<ipcore>	MultInt_inst_2	</ipcore>
															<leftNode>
																<VariableAccess>
																	<nodeID>	320284299	</nodeID>
																	<startStep>	0	</startStep>
																	<endStep>	0	</endStep>
																	<destType>	int	</destType>
																	<destTypeIsReg>	false	</destTypeIsReg>
																	<destSignalName>	r_multSine_rateB_12	</destSignalName>
																	<priority>	18	</priority>
																	<minPathToEnd>	18	</minPathToEnd>
																	<fastestStepForAlap>	2	</fastestStepForAlap>
																	<componentID>	1335620736	</componentID>
																	<variableName>	rateB	</variableName>
																	<type>	short	</type>
																	<variableID>	12	</variableID>
																	<isRead>	true	</isRead>
																	<dependence>		</dependence>
																	<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_rateB_12&nbsp;&nbsp;&nbsp;&nbsp;--></component>
																</VariableAccess>
															</leftNode>

															<rightNode>
																<VariableAccess>
																	<nodeID>	1424193911	</nodeID>
																	<startStep>	1	</startStep>
																	<endStep>	1	</endStep>
																	<destType>	int	</destType>
																	<destTypeIsReg>	false	</destTypeIsReg>
																	<destSignalName>	w_sys_tmp41	</destSignalName>
																	<priority>	18	</priority>
																	<minPathToEnd>	18	</minPathToEnd>
																	<fastestStepForAlap>	2	</fastestStepForAlap>
																	<componentID>	1314763383	</componentID>
																	<variableName>	phase	</variableName>
																	<type>	int	</type>
																	<variableID>	4	</variableID>
																	<isRead>	true	</isRead>
																	<dependence>	1765130575	</dependence>
																	<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_phase_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
																</VariableAccess>
															</rightNode>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultInt_inst_2&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Binary>
													</srcNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sys_tmp0_int&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Cast>
											</arg>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;Sin_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</UserDefined>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultInt_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_mulWave_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	574332715	</nodeID>
					<startStep>	14	</startStep>
					<endStep>	14	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp67	</destSignalName>
					<priority>	6	</priority>
					<minPathToEnd>	6	</minPathToEnd>
					<fastestStepForAlap>	14	</fastestStepForAlap>
					<componentID>	1193243736	</componentID>
					<variableName>	bufferOut	</variableName>
					<isRead>	false	</isRead>
					<type>	short	</type>
					<variableID>	14	</variableID>
					<dependence>	708691414	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multSine_bufferOut_14_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multSine_bufferOut_14_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multSine_bufferOut_14_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_multSine_bufferOut_14_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	2018431387	</nodeID>
							<startStep>	14	</startStep>
							<endStep>	14	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_multSine_j_17	</destSignalName>
							<priority>	6	</priority>
							<minPathToEnd>	6	</minPathToEnd>
							<fastestStepForAlap>	14	</fastestStepForAlap>
							<componentID>	679125458	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	17	</variableID>
							<isRead>	true	</isRead>
							<dependence>	23127829	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_j_17&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Cast>
							<nodeID>	2124633297	</nodeID>
							<startStep>	14	</startStep>
							<endStep>	14	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp68	</destSignalName>
							<priority>	6	</priority>
							<minPathToEnd>	6	</minPathToEnd>
							<fastestStepForAlap>	14	</fastestStepForAlap>
							<componentID>	2124633297	</componentID>
							<castType>	short	</castType>
							<ipcore>	notUsed	</ipcore>
							<srcNode>
								<Binary>
									<nodeID>	353740363	</nodeID>
									<startStep>	14	</startStep>
									<endStep>	14	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp69	</destSignalName>
									<priority>	6	</priority>
									<minPathToEnd>	6	</minPathToEnd>
									<fastestStepForAlap>	14	</fastestStepForAlap>
									<componentID>	353740363	</componentID>
									<op>	SR	</op>
									<ipcore>	notUsed	</ipcore>
									<leftNode>
										<Binary>
											<nodeID>	1079546045	</nodeID>
											<startStep>	14	</startStep>
											<endStep>	14	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp70	</destSignalName>
											<priority>	6	</priority>
											<minPathToEnd>	6	</minPathToEnd>
											<fastestStepForAlap>	14	</fastestStepForAlap>
											<componentID>	1079546045	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<Binary>
													<nodeID>	1988528459	</nodeID>
													<startStep>	11	</startStep>
													<endStep>	14	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp15	</destSignalName>
													<priority>	9	</priority>
													<minPathToEnd>	9	</minPathToEnd>
													<fastestStepForAlap>	11	</fastestStepForAlap>
													<componentID>	559824849	</componentID>
													<op>	*	</op>
													<ipcore>	MultInt_inst_1	</ipcore>
													<leftNode>
														<Binary>
															<nodeID>	2057295799	</nodeID>
															<startStep>	11	</startStep>
															<endStep>	11	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp28	</destSignalName>
															<priority>	9	</priority>
															<minPathToEnd>	9	</minPathToEnd>
															<fastestStepForAlap>	11	</fastestStepForAlap>
															<componentID>	2057295799	</componentID>
															<op>	SR	</op>
															<ipcore>	notUsed	</ipcore>
															<leftNode>
																<VariableAccess>
																	<nodeID>	336293446	</nodeID>
																	<startStep>	11	</startStep>
																	<endStep>	11	</endStep>
																	<destType>	int	</destType>
																	<destTypeIsReg>	false	</destTypeIsReg>
																	<destSignalName>	w_sys_tmp29	</destSignalName>
																	<priority>	9	</priority>
																	<minPathToEnd>	9	</minPathToEnd>
																	<fastestStepForAlap>	11	</fastestStepForAlap>
																	<componentID>	1231255563	</componentID>
																	<variableName>	mulWave	</variableName>
																	<type>	int	</type>
																	<variableID>	15	</variableID>
																	<isRead>	true	</isRead>
																	<dependence>	923015540	</dependence>
																	<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_mulWave_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
																</VariableAccess>
															</leftNode>

															<rightNode>
																<Literal>
																	<nodeID>	2054471665	</nodeID>
																	<startStep>	0	</startStep>
																	<endStep>	0	</endStep>
																	<destType>	int	</destType>
																	<destTypeIsReg>	false	</destTypeIsReg>
																	<destSignalName>	w_sys_tmp30	</destSignalName>
																	<priority>	9	</priority>
																	<minPathToEnd>	9	</minPathToEnd>
																	<fastestStepForAlap>	11	</fastestStepForAlap>
																	<componentID>	2054471665	</componentID>
																	<type>	int	</type>
																	<value>	16	</value>
																	<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp30&nbsp;=&nbsp;32'sh00000010&nbsp;&nbsp;&nbsp;&nbsp;--></component>
																</Literal>
															</rightNode>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&gt;&gt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Binary>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	115713542	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp31	</destSignalName>
															<priority>	9	</priority>
															<minPathToEnd>	9	</minPathToEnd>
															<fastestStepForAlap>	11	</fastestStepForAlap>
															<componentID>	115713542	</componentID>
															<type>	int	</type>
															<value>	7	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp31&nbsp;=&nbsp;32'sh00000007&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultInt_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</leftNode>

											<rightNode>
												<VariableAccess>
													<nodeID>	1324799859	</nodeID>
													<startStep>	5	</startStep>
													<endStep>	5	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_multSine_copy2_input_38	</destSignalName>
													<priority>	6	</priority>
													<minPathToEnd>	6	</minPathToEnd>
													<fastestStepForAlap>	14	</fastestStepForAlap>
													<componentID>	998223962	</componentID>
													<variableName>	copy2_input	</variableName>
													<type>	int	</type>
													<variableID>	38	</variableID>
													<isRead>	true	</isRead>
													<dependence>	245894970	</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_copy2_input_38&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	800778117	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp32	</destSignalName>
											<priority>	6	</priority>
											<minPathToEnd>	6	</minPathToEnd>
											<fastestStepForAlap>	14	</fastestStepForAlap>
											<componentID>	800778117	</componentID>
											<type>	int	</type>
											<value>	3	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp32&nbsp;=&nbsp;32'sh00000003&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&gt;&gt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</srcNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp68&nbsp;=&nbsp;$signed(&nbsp;w_sys_tmp69[15:0]&nbsp;)&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Cast>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	397796670	</nodeID>
					<startStep>	2	</startStep>
					<endStep>	2	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_multSine_i_16	</destSignalName>
					<priority>	13	</priority>
					<minPathToEnd>	13	</minPathToEnd>
					<fastestStepForAlap>	7	</fastestStepForAlap>
					<componentID>	1936615584	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	16	</variableID>
					<isRead>	false	</isRead>
					<dependence>	70841254	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	652039579	</nodeID>
							<startStep>	2	</startStep>
							<endStep>	2	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp33	</destSignalName>
							<priority>	13	</priority>
							<minPathToEnd>	13	</minPathToEnd>
							<fastestStepForAlap>	7	</fastestStepForAlap>
							<componentID>	652039579	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	220153612	</nodeID>
									<startStep>	2	</startStep>
									<endStep>	2	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_multSine_i_16	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	7	</fastestStepForAlap>
									<componentID>	1936615584	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	16	</variableID>
									<isRead>	true	</isRead>
									<dependence>	377074129	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_i_16&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	7433103	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	7	</fastestStepForAlap>
									<componentID>	7433103	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_i_16&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	374110595	</nodeID>
					<startStep>	14	</startStep>
					<endStep>	14	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_multSine_j_17	</destSignalName>
					<priority>	5	</priority>
					<minPathToEnd>	5	</minPathToEnd>
					<fastestStepForAlap>	15	</fastestStepForAlap>
					<componentID>	679125458	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	17	</variableID>
					<isRead>	false	</isRead>
					<dependence>	2018431387	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1992135396	</nodeID>
							<startStep>	14	</startStep>
							<endStep>	14	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp34	</destSignalName>
							<priority>	5	</priority>
							<minPathToEnd>	5	</minPathToEnd>
							<fastestStepForAlap>	15	</fastestStepForAlap>
							<componentID>	1992135396	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	402060195	</nodeID>
									<startStep>	14	</startStep>
									<endStep>	14	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_multSine_j_17	</destSignalName>
									<priority>	5	</priority>
									<minPathToEnd>	5	</minPathToEnd>
									<fastestStepForAlap>	15	</fastestStepForAlap>
									<componentID>	679125458	</componentID>
									<variableName>	j	</variableName>
									<type>	int	</type>
									<variableID>	17	</variableID>
									<isRead>	true	</isRead>
									<dependence>	23127829	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_j_17&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1442143903	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	5	</priority>
									<minPathToEnd>	5	</minPathToEnd>
									<fastestStepForAlap>	15	</fastestStepForAlap>
									<componentID>	1442143903	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_j_17&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1612137679	</nodeID>
					<startStep>	2	</startStep>
					<endStep>	2	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_fld_phase_4	</destSignalName>
					<priority>	17	</priority>
					<minPathToEnd>	17	</minPathToEnd>
					<fastestStepForAlap>	3	</fastestStepForAlap>
					<componentID>	1314763383	</componentID>
					<variableName>	phase	</variableName>
					<type>	int	</type>
					<variableID>	4	</variableID>
					<isRead>	false	</isRead>
					<dependence>	487819219,1424193911	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	396796754	</nodeID>
							<startStep>	2	</startStep>
							<endStep>	2	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp35	</destSignalName>
							<priority>	17	</priority>
							<minPathToEnd>	17	</minPathToEnd>
							<fastestStepForAlap>	3	</fastestStepForAlap>
							<componentID>	396796754	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1026320543	</nodeID>
									<startStep>	2	</startStep>
									<endStep>	2	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_fld_phase_4	</destSignalName>
									<priority>	17	</priority>
									<minPathToEnd>	17	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	1314763383	</componentID>
									<variableName>	phase	</variableName>
									<type>	int	</type>
									<variableID>	4	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1765130575	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_phase_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	780713497	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	17	</priority>
									<minPathToEnd>	17	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	780713497	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_phase_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	326660909	</nodeID>
					<startStep>	5	</startStep>
					<endStep>	5	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_multSine_copy3_input_39	</destSignalName>
					<priority>	11	</priority>
					<minPathToEnd>	11	</minPathToEnd>
					<fastestStepForAlap>	9	</fastestStepForAlap>
					<componentID>	1221695831	</componentID>
					<variableName>	copy3_input	</variableName>
					<type>	int	</type>
					<variableID>	39	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<ArrayAccess>
							<nodeID>	950682650	</nodeID>
							<startStep>	3	</startStep>
							<endStep>	5	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp14	</destSignalName>
							<priority>	13	</priority>
							<minPathToEnd>	13	</minPathToEnd>
							<fastestStepForAlap>	7	</fastestStepForAlap>
							<componentID>	1570976880	</componentID>
							<variableName>	bufferIn	</variableName>
							<isRead>	true	</isRead>
							<type>	short	</type>
							<variableID>	13	</variableID>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multSine_bufferIn_13_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multSine_bufferIn_13_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multSine_bufferIn_13_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_multSine_bufferIn_13_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
							<offset>
								<VariableAccess>
									<nodeID>	844964870	</nodeID>
									<startStep>	3	</startStep>
									<endStep>	3	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_multSine_i_16	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	7	</fastestStepForAlap>
									<componentID>	1936615584	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	16	</variableID>
									<isRead>	true	</isRead>
									<dependence>	397796670	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_i_16&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</offset>
						</ArrayAccess>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_copy3_input_39&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	15212479	</nodeID>
					<startStep>	12	</startStep>
					<endStep>	12	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_multSine_mulWave_15	</destSignalName>
					<priority>	8	</priority>
					<minPathToEnd>	8	</minPathToEnd>
					<fastestStepForAlap>	12	</fastestStepForAlap>
					<componentID>	1231255563	</componentID>
					<variableName>	mulWave	</variableName>
					<type>	int	</type>
					<variableID>	15	</variableID>
					<isRead>	false	</isRead>
					<dependence>	923015540,336293446	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	125580560	</nodeID>
							<startStep>	9	</startStep>
							<endStep>	12	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp19	</destSignalName>
							<priority>	11	</priority>
							<minPathToEnd>	11	</minPathToEnd>
							<fastestStepForAlap>	9	</fastestStepForAlap>
							<componentID>	1820797862	</componentID>
							<op>	*	</op>
							<ipcore>	MultInt_inst_0	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1803530566	</nodeID>
									<startStep>	6	</startStep>
									<endStep>	6	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_multSine_copy3_input_39	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	9	</fastestStepForAlap>
									<componentID>	1221695831	</componentID>
									<variableName>	copy3_input	</variableName>
									<type>	int	</type>
									<variableID>	39	</variableID>
									<isRead>	true	</isRead>
									<dependence>	326660909	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_copy3_input_39&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Binary>
									<nodeID>	206545357	</nodeID>
									<startStep>	9	</startStep>
									<endStep>	9	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp16	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	9	</fastestStepForAlap>
									<componentID>	206545357	</componentID>
									<op>	+	</op>
									<ipcore>	notUsed	</ipcore>
									<leftNode>
										<UserDefined>
											<nodeID>	1074241547	</nodeID>
											<startStep>	6	</startStep>
											<endStep>	9	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp17	</destSignalName>
											<priority>	14	</priority>
											<minPathToEnd>	14	</minPathToEnd>
											<fastestStepForAlap>	6	</fastestStepForAlap>
											<componentID>	862066132	</componentID>
											<ipName>	Sin	</ipName>
											<arg>
												<Cast>
													<nodeID>	882660100	</nodeID>
													<startStep>	5	</startStep>
													<endStep>	5	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	true	</destTypeIsReg>
													<destSignalName>	r_sys_tmp1_int	</destSignalName>
													<priority>	14	</priority>
													<minPathToEnd>	14	</minPathToEnd>
													<fastestStepForAlap>	6	</fastestStepForAlap>
													<componentID>	882660100	</componentID>
													<castType>	short	</castType>
													<ipcore>	notUsed	</ipcore>
													<srcNode>
														<Binary>
															<nodeID>	51267224	</nodeID>
															<startStep>	2	</startStep>
															<endStep>	5	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp19	</destSignalName>
															<priority>	17	</priority>
															<minPathToEnd>	17	</minPathToEnd>
															<fastestStepForAlap>	3	</fastestStepForAlap>
															<componentID>	1820797862	</componentID>
															<op>	*	</op>
															<ipcore>	MultInt_inst_0	</ipcore>
															<leftNode>
																<VariableAccess>
																	<nodeID>	507291321	</nodeID>
																	<startStep>	0	</startStep>
																	<endStep>	0	</endStep>
																	<destType>	int	</destType>
																	<destTypeIsReg>	false	</destTypeIsReg>
																	<destSignalName>	r_multSine_rateA_11	</destSignalName>
																	<priority>	17	</priority>
																	<minPathToEnd>	17	</minPathToEnd>
																	<fastestStepForAlap>	3	</fastestStepForAlap>
																	<componentID>	908999857	</componentID>
																	<variableName>	rateA	</variableName>
																	<type>	short	</type>
																	<variableID>	11	</variableID>
																	<isRead>	true	</isRead>
																	<dependence>		</dependence>
																	<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_rateA_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
																</VariableAccess>
															</leftNode>

															<rightNode>
																<VariableAccess>
																	<nodeID>	535153457	</nodeID>
																	<startStep>	2	</startStep>
																	<endStep>	2	</endStep>
																	<destType>	int	</destType>
																	<destTypeIsReg>	false	</destTypeIsReg>
																	<destSignalName>	w_sys_tmp41	</destSignalName>
																	<priority>	17	</priority>
																	<minPathToEnd>	17	</minPathToEnd>
																	<fastestStepForAlap>	3	</fastestStepForAlap>
																	<componentID>	1314763383	</componentID>
																	<variableName>	phase	</variableName>
																	<type>	int	</type>
																	<variableID>	4	</variableID>
																	<isRead>	true	</isRead>
																	<dependence>	1612137679	</dependence>
																	<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_phase_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
																</VariableAccess>
															</rightNode>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultInt_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Binary>
													</srcNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sys_tmp1_int&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Cast>
											</arg>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;Sin_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</UserDefined>
									</leftNode>

									<rightNode>
										<UserDefined>
											<nodeID>	662638163	</nodeID>
											<startStep>	6	</startStep>
											<endStep>	9	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp20	</destSignalName>
											<priority>	14	</priority>
											<minPathToEnd>	14	</minPathToEnd>
											<fastestStepForAlap>	6	</fastestStepForAlap>
											<componentID>	1768934098	</componentID>
											<ipName>	Sin	</ipName>
											<arg>
												<Cast>
													<nodeID>	109412199	</nodeID>
													<startStep>	5	</startStep>
													<endStep>	5	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	true	</destTypeIsReg>
													<destSignalName>	r_sys_tmp0_int	</destSignalName>
													<priority>	14	</priority>
													<minPathToEnd>	14	</minPathToEnd>
													<fastestStepForAlap>	6	</fastestStepForAlap>
													<componentID>	109412199	</componentID>
													<castType>	short	</castType>
													<ipcore>	notUsed	</ipcore>
													<srcNode>
														<Binary>
															<nodeID>	644826761	</nodeID>
															<startStep>	2	</startStep>
															<endStep>	5	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp40	</destSignalName>
															<priority>	17	</priority>
															<minPathToEnd>	17	</minPathToEnd>
															<fastestStepForAlap>	3	</fastestStepForAlap>
															<componentID>	1425816261	</componentID>
															<op>	*	</op>
															<ipcore>	MultInt_inst_2	</ipcore>
															<leftNode>
																<VariableAccess>
																	<nodeID>	1400889365	</nodeID>
																	<startStep>	0	</startStep>
																	<endStep>	0	</endStep>
																	<destType>	int	</destType>
																	<destTypeIsReg>	false	</destTypeIsReg>
																	<destSignalName>	r_multSine_rateB_12	</destSignalName>
																	<priority>	17	</priority>
																	<minPathToEnd>	17	</minPathToEnd>
																	<fastestStepForAlap>	3	</fastestStepForAlap>
																	<componentID>	1335620736	</componentID>
																	<variableName>	rateB	</variableName>
																	<type>	short	</type>
																	<variableID>	12	</variableID>
																	<isRead>	true	</isRead>
																	<dependence>		</dependence>
																	<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_rateB_12&nbsp;&nbsp;&nbsp;&nbsp;--></component>
																</VariableAccess>
															</leftNode>

															<rightNode>
																<VariableAccess>
																	<nodeID>	1884335494	</nodeID>
																	<startStep>	2	</startStep>
																	<endStep>	2	</endStep>
																	<destType>	int	</destType>
																	<destTypeIsReg>	false	</destTypeIsReg>
																	<destSignalName>	w_sys_tmp41	</destSignalName>
																	<priority>	17	</priority>
																	<minPathToEnd>	17	</minPathToEnd>
																	<fastestStepForAlap>	3	</fastestStepForAlap>
																	<componentID>	1314763383	</componentID>
																	<variableName>	phase	</variableName>
																	<type>	int	</type>
																	<variableID>	4	</variableID>
																	<isRead>	true	</isRead>
																	<dependence>	1612137679	</dependence>
																	<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_phase_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
																</VariableAccess>
															</rightNode>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultInt_inst_2&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Binary>
													</srcNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sys_tmp0_int&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Cast>
											</arg>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;Sin_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</UserDefined>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultInt_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_mulWave_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	1085305349	</nodeID>
					<startStep>	15	</startStep>
					<endStep>	15	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp89	</destSignalName>
					<priority>	5	</priority>
					<minPathToEnd>	5	</minPathToEnd>
					<fastestStepForAlap>	15	</fastestStepForAlap>
					<componentID>	1193243736	</componentID>
					<variableName>	bufferOut	</variableName>
					<isRead>	false	</isRead>
					<type>	short	</type>
					<variableID>	14	</variableID>
					<dependence>	574332715	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multSine_bufferOut_14_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multSine_bufferOut_14_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multSine_bufferOut_14_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_multSine_bufferOut_14_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	903025	</nodeID>
							<startStep>	15	</startStep>
							<endStep>	15	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_multSine_j_17	</destSignalName>
							<priority>	5	</priority>
							<minPathToEnd>	5	</minPathToEnd>
							<fastestStepForAlap>	15	</fastestStepForAlap>
							<componentID>	679125458	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	17	</variableID>
							<isRead>	true	</isRead>
							<dependence>	374110595	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_j_17&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Cast>
							<nodeID>	144755646	</nodeID>
							<startStep>	15	</startStep>
							<endStep>	15	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp90	</destSignalName>
							<priority>	5	</priority>
							<minPathToEnd>	5	</minPathToEnd>
							<fastestStepForAlap>	15	</fastestStepForAlap>
							<componentID>	144755646	</componentID>
							<castType>	short	</castType>
							<ipcore>	notUsed	</ipcore>
							<srcNode>
								<Binary>
									<nodeID>	1956653918	</nodeID>
									<startStep>	15	</startStep>
									<endStep>	15	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp91	</destSignalName>
									<priority>	5	</priority>
									<minPathToEnd>	5	</minPathToEnd>
									<fastestStepForAlap>	15	</fastestStepForAlap>
									<componentID>	1956653918	</componentID>
									<op>	SR	</op>
									<ipcore>	notUsed	</ipcore>
									<leftNode>
										<Binary>
											<nodeID>	1065313315	</nodeID>
											<startStep>	15	</startStep>
											<endStep>	15	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp92	</destSignalName>
											<priority>	5	</priority>
											<minPathToEnd>	5	</minPathToEnd>
											<fastestStepForAlap>	15	</fastestStepForAlap>
											<componentID>	1065313315	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<Binary>
													<nodeID>	1149720166	</nodeID>
													<startStep>	12	</startStep>
													<endStep>	15	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp15	</destSignalName>
													<priority>	8	</priority>
													<minPathToEnd>	8	</minPathToEnd>
													<fastestStepForAlap>	12	</fastestStepForAlap>
													<componentID>	559824849	</componentID>
													<op>	*	</op>
													<ipcore>	MultInt_inst_1	</ipcore>
													<leftNode>
														<Binary>
															<nodeID>	288974256	</nodeID>
															<startStep>	12	</startStep>
															<endStep>	12	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp94	</destSignalName>
															<priority>	8	</priority>
															<minPathToEnd>	8	</minPathToEnd>
															<fastestStepForAlap>	12	</fastestStepForAlap>
															<componentID>	288974256	</componentID>
															<op>	SR	</op>
															<ipcore>	notUsed	</ipcore>
															<leftNode>
																<VariableAccess>
																	<nodeID>	1329794725	</nodeID>
																	<startStep>	12	</startStep>
																	<endStep>	12	</endStep>
																	<destType>	int	</destType>
																	<destTypeIsReg>	false	</destTypeIsReg>
																	<destSignalName>	w_sys_tmp95	</destSignalName>
																	<priority>	8	</priority>
																	<minPathToEnd>	8	</minPathToEnd>
																	<fastestStepForAlap>	12	</fastestStepForAlap>
																	<componentID>	1231255563	</componentID>
																	<variableName>	mulWave	</variableName>
																	<type>	int	</type>
																	<variableID>	15	</variableID>
																	<isRead>	true	</isRead>
																	<dependence>	15212479	</dependence>
																	<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_mulWave_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
																</VariableAccess>
															</leftNode>

															<rightNode>
																<Literal>
																	<nodeID>	997628746	</nodeID>
																	<startStep>	0	</startStep>
																	<endStep>	0	</endStep>
																	<destType>	int	</destType>
																	<destTypeIsReg>	false	</destTypeIsReg>
																	<destSignalName>	w_sys_tmp30	</destSignalName>
																	<priority>	8	</priority>
																	<minPathToEnd>	8	</minPathToEnd>
																	<fastestStepForAlap>	12	</fastestStepForAlap>
																	<componentID>	997628746	</componentID>
																	<type>	int	</type>
																	<value>	16	</value>
																	<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp30&nbsp;=&nbsp;32'sh00000010&nbsp;&nbsp;&nbsp;&nbsp;--></component>
																</Literal>
															</rightNode>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&gt;&gt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Binary>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	1741501893	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp31	</destSignalName>
															<priority>	8	</priority>
															<minPathToEnd>	8	</minPathToEnd>
															<fastestStepForAlap>	12	</fastestStepForAlap>
															<componentID>	1741501893	</componentID>
															<type>	int	</type>
															<value>	7	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp31&nbsp;=&nbsp;32'sh00000007&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultInt_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</leftNode>

											<rightNode>
												<VariableAccess>
													<nodeID>	1367690688	</nodeID>
													<startStep>	6	</startStep>
													<endStep>	6	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_multSine_copy3_input_39	</destSignalName>
													<priority>	5	</priority>
													<minPathToEnd>	5	</minPathToEnd>
													<fastestStepForAlap>	15	</fastestStepForAlap>
													<componentID>	1221695831	</componentID>
													<variableName>	copy3_input	</variableName>
													<type>	int	</type>
													<variableID>	39	</variableID>
													<isRead>	true	</isRead>
													<dependence>	326660909	</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_copy3_input_39&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	112435728	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp32	</destSignalName>
											<priority>	5	</priority>
											<minPathToEnd>	5	</minPathToEnd>
											<fastestStepForAlap>	15	</fastestStepForAlap>
											<componentID>	112435728	</componentID>
											<type>	int	</type>
											<value>	3	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp32&nbsp;=&nbsp;32'sh00000003&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&gt;&gt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</srcNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp90&nbsp;=&nbsp;$signed(&nbsp;w_sys_tmp91[15:0]&nbsp;)&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Cast>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	2069154783	</nodeID>
					<startStep>	3	</startStep>
					<endStep>	3	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_multSine_i_16	</destSignalName>
					<priority>	12	</priority>
					<minPathToEnd>	12	</minPathToEnd>
					<fastestStepForAlap>	8	</fastestStepForAlap>
					<componentID>	1936615584	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	16	</variableID>
					<isRead>	false	</isRead>
					<dependence>	844964870	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	2081742010	</nodeID>
							<startStep>	3	</startStep>
							<endStep>	3	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp33	</destSignalName>
							<priority>	12	</priority>
							<minPathToEnd>	12	</minPathToEnd>
							<fastestStepForAlap>	8	</fastestStepForAlap>
							<componentID>	2081742010	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1034385146	</nodeID>
									<startStep>	3	</startStep>
									<endStep>	3	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_multSine_i_16	</destSignalName>
									<priority>	12	</priority>
									<minPathToEnd>	12	</minPathToEnd>
									<fastestStepForAlap>	8	</fastestStepForAlap>
									<componentID>	1936615584	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	16	</variableID>
									<isRead>	true	</isRead>
									<dependence>	397796670	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_i_16&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1031026357	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	12	</priority>
									<minPathToEnd>	12	</minPathToEnd>
									<fastestStepForAlap>	8	</fastestStepForAlap>
									<componentID>	1031026357	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_i_16&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	414434456	</nodeID>
					<startStep>	15	</startStep>
					<endStep>	15	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_multSine_j_17	</destSignalName>
					<priority>	4	</priority>
					<minPathToEnd>	4	</minPathToEnd>
					<fastestStepForAlap>	16	</fastestStepForAlap>
					<componentID>	679125458	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	17	</variableID>
					<isRead>	false	</isRead>
					<dependence>	903025	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1110434771	</nodeID>
							<startStep>	15	</startStep>
							<endStep>	15	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp34	</destSignalName>
							<priority>	4	</priority>
							<minPathToEnd>	4	</minPathToEnd>
							<fastestStepForAlap>	16	</fastestStepForAlap>
							<componentID>	1110434771	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1444303767	</nodeID>
									<startStep>	15	</startStep>
									<endStep>	15	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_multSine_j_17	</destSignalName>
									<priority>	4	</priority>
									<minPathToEnd>	4	</minPathToEnd>
									<fastestStepForAlap>	16	</fastestStepForAlap>
									<componentID>	679125458	</componentID>
									<variableName>	j	</variableName>
									<type>	int	</type>
									<variableID>	17	</variableID>
									<isRead>	true	</isRead>
									<dependence>	374110595	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_j_17&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1405749928	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	4	</priority>
									<minPathToEnd>	4	</minPathToEnd>
									<fastestStepForAlap>	16	</fastestStepForAlap>
									<componentID>	1405749928	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_j_17&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1971439249	</nodeID>
					<startStep>	3	</startStep>
					<endStep>	3	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_fld_phase_4	</destSignalName>
					<priority>	16	</priority>
					<minPathToEnd>	16	</minPathToEnd>
					<fastestStepForAlap>	4	</fastestStepForAlap>
					<componentID>	1314763383	</componentID>
					<variableName>	phase	</variableName>
					<type>	int	</type>
					<variableID>	4	</variableID>
					<isRead>	false	</isRead>
					<dependence>	535153457,1884335494	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	454268380	</nodeID>
							<startStep>	3	</startStep>
							<endStep>	3	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp35	</destSignalName>
							<priority>	16	</priority>
							<minPathToEnd>	16	</minPathToEnd>
							<fastestStepForAlap>	4	</fastestStepForAlap>
							<componentID>	454268380	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	584297575	</nodeID>
									<startStep>	3	</startStep>
									<endStep>	3	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_fld_phase_4	</destSignalName>
									<priority>	16	</priority>
									<minPathToEnd>	16	</minPathToEnd>
									<fastestStepForAlap>	4	</fastestStepForAlap>
									<componentID>	1314763383	</componentID>
									<variableName>	phase	</variableName>
									<type>	int	</type>
									<variableID>	4	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1612137679	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_phase_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1994108941	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	16	</priority>
									<minPathToEnd>	16	</minPathToEnd>
									<fastestStepForAlap>	4	</fastestStepForAlap>
									<componentID>	1994108941	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_phase_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1359176305	</nodeID>
					<startStep>	6	</startStep>
					<endStep>	6	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_multSine_copy4_input_40	</destSignalName>
					<priority>	10	</priority>
					<minPathToEnd>	10	</minPathToEnd>
					<fastestStepForAlap>	10	</fastestStepForAlap>
					<componentID>	892604996	</componentID>
					<variableName>	copy4_input	</variableName>
					<type>	int	</type>
					<variableID>	40	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<ArrayAccess>
							<nodeID>	1838893477	</nodeID>
							<startStep>	4	</startStep>
							<endStep>	6	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp14	</destSignalName>
							<priority>	12	</priority>
							<minPathToEnd>	12	</minPathToEnd>
							<fastestStepForAlap>	8	</fastestStepForAlap>
							<componentID>	1570976880	</componentID>
							<variableName>	bufferIn	</variableName>
							<isRead>	true	</isRead>
							<type>	short	</type>
							<variableID>	13	</variableID>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multSine_bufferIn_13_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multSine_bufferIn_13_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multSine_bufferIn_13_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_multSine_bufferIn_13_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
							<offset>
								<VariableAccess>
									<nodeID>	1845503962	</nodeID>
									<startStep>	4	</startStep>
									<endStep>	4	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_multSine_i_16	</destSignalName>
									<priority>	12	</priority>
									<minPathToEnd>	12	</minPathToEnd>
									<fastestStepForAlap>	8	</fastestStepForAlap>
									<componentID>	1936615584	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	16	</variableID>
									<isRead>	true	</isRead>
									<dependence>	2069154783	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_i_16&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</offset>
						</ArrayAccess>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_copy4_input_40&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1278775713	</nodeID>
					<startStep>	13	</startStep>
					<endStep>	13	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_multSine_mulWave_15	</destSignalName>
					<priority>	7	</priority>
					<minPathToEnd>	7	</minPathToEnd>
					<fastestStepForAlap>	13	</fastestStepForAlap>
					<componentID>	1231255563	</componentID>
					<variableName>	mulWave	</variableName>
					<type>	int	</type>
					<variableID>	15	</variableID>
					<isRead>	false	</isRead>
					<dependence>	15212479,1329794725	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	367069215	</nodeID>
							<startStep>	10	</startStep>
							<endStep>	13	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp40	</destSignalName>
							<priority>	10	</priority>
							<minPathToEnd>	10	</minPathToEnd>
							<fastestStepForAlap>	10	</fastestStepForAlap>
							<componentID>	1425816261	</componentID>
							<op>	*	</op>
							<ipcore>	MultInt_inst_2	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1759262321	</nodeID>
									<startStep>	7	</startStep>
									<endStep>	7	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_multSine_copy4_input_40	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	892604996	</componentID>
									<variableName>	copy4_input	</variableName>
									<type>	int	</type>
									<variableID>	40	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1359176305	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_copy4_input_40&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Binary>
									<nodeID>	1366977151	</nodeID>
									<startStep>	10	</startStep>
									<endStep>	10	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp16	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	1366977151	</componentID>
									<op>	+	</op>
									<ipcore>	notUsed	</ipcore>
									<leftNode>
										<UserDefined>
											<nodeID>	1004921251	</nodeID>
											<startStep>	7	</startStep>
											<endStep>	10	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp17	</destSignalName>
											<priority>	13	</priority>
											<minPathToEnd>	13	</minPathToEnd>
											<fastestStepForAlap>	7	</fastestStepForAlap>
											<componentID>	862066132	</componentID>
											<ipName>	Sin	</ipName>
											<arg>
												<Cast>
													<nodeID>	1900065549	</nodeID>
													<startStep>	6	</startStep>
													<endStep>	6	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	true	</destTypeIsReg>
													<destSignalName>	r_sys_tmp1_int	</destSignalName>
													<priority>	13	</priority>
													<minPathToEnd>	13	</minPathToEnd>
													<fastestStepForAlap>	7	</fastestStepForAlap>
													<componentID>	1900065549	</componentID>
													<castType>	short	</castType>
													<ipcore>	notUsed	</ipcore>
													<srcNode>
														<Binary>
															<nodeID>	1319851153	</nodeID>
															<startStep>	3	</startStep>
															<endStep>	6	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp19	</destSignalName>
															<priority>	16	</priority>
															<minPathToEnd>	16	</minPathToEnd>
															<fastestStepForAlap>	4	</fastestStepForAlap>
															<componentID>	1820797862	</componentID>
															<op>	*	</op>
															<ipcore>	MultInt_inst_0	</ipcore>
															<leftNode>
																<VariableAccess>
																	<nodeID>	1379738608	</nodeID>
																	<startStep>	0	</startStep>
																	<endStep>	0	</endStep>
																	<destType>	int	</destType>
																	<destTypeIsReg>	false	</destTypeIsReg>
																	<destSignalName>	r_multSine_rateA_11	</destSignalName>
																	<priority>	16	</priority>
																	<minPathToEnd>	16	</minPathToEnd>
																	<fastestStepForAlap>	4	</fastestStepForAlap>
																	<componentID>	908999857	</componentID>
																	<variableName>	rateA	</variableName>
																	<type>	short	</type>
																	<variableID>	11	</variableID>
																	<isRead>	true	</isRead>
																	<dependence>		</dependence>
																	<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_rateA_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
																</VariableAccess>
															</leftNode>

															<rightNode>
																<VariableAccess>
																	<nodeID>	738364350	</nodeID>
																	<startStep>	3	</startStep>
																	<endStep>	3	</endStep>
																	<destType>	int	</destType>
																	<destTypeIsReg>	false	</destTypeIsReg>
																	<destSignalName>	w_sys_tmp41	</destSignalName>
																	<priority>	16	</priority>
																	<minPathToEnd>	16	</minPathToEnd>
																	<fastestStepForAlap>	4	</fastestStepForAlap>
																	<componentID>	1314763383	</componentID>
																	<variableName>	phase	</variableName>
																	<type>	int	</type>
																	<variableID>	4	</variableID>
																	<isRead>	true	</isRead>
																	<dependence>	1971439249	</dependence>
																	<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_phase_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
																</VariableAccess>
															</rightNode>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultInt_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Binary>
													</srcNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sys_tmp1_int&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Cast>
											</arg>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;Sin_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</UserDefined>
									</leftNode>

									<rightNode>
										<UserDefined>
											<nodeID>	1529118084	</nodeID>
											<startStep>	7	</startStep>
											<endStep>	10	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp20	</destSignalName>
											<priority>	13	</priority>
											<minPathToEnd>	13	</minPathToEnd>
											<fastestStepForAlap>	7	</fastestStepForAlap>
											<componentID>	1768934098	</componentID>
											<ipName>	Sin	</ipName>
											<arg>
												<Cast>
													<nodeID>	950834139	</nodeID>
													<startStep>	6	</startStep>
													<endStep>	6	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	true	</destTypeIsReg>
													<destSignalName>	r_sys_tmp0_int	</destSignalName>
													<priority>	13	</priority>
													<minPathToEnd>	13	</minPathToEnd>
													<fastestStepForAlap>	7	</fastestStepForAlap>
													<componentID>	950834139	</componentID>
													<castType>	short	</castType>
													<ipcore>	notUsed	</ipcore>
													<srcNode>
														<Binary>
															<nodeID>	1243556846	</nodeID>
															<startStep>	3	</startStep>
															<endStep>	6	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp40	</destSignalName>
															<priority>	16	</priority>
															<minPathToEnd>	16	</minPathToEnd>
															<fastestStepForAlap>	4	</fastestStepForAlap>
															<componentID>	1425816261	</componentID>
															<op>	*	</op>
															<ipcore>	MultInt_inst_2	</ipcore>
															<leftNode>
																<VariableAccess>
																	<nodeID>	1149058118	</nodeID>
																	<startStep>	0	</startStep>
																	<endStep>	0	</endStep>
																	<destType>	int	</destType>
																	<destTypeIsReg>	false	</destTypeIsReg>
																	<destSignalName>	r_multSine_rateB_12	</destSignalName>
																	<priority>	16	</priority>
																	<minPathToEnd>	16	</minPathToEnd>
																	<fastestStepForAlap>	4	</fastestStepForAlap>
																	<componentID>	1335620736	</componentID>
																	<variableName>	rateB	</variableName>
																	<type>	short	</type>
																	<variableID>	12	</variableID>
																	<isRead>	true	</isRead>
																	<dependence>		</dependence>
																	<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_rateB_12&nbsp;&nbsp;&nbsp;&nbsp;--></component>
																</VariableAccess>
															</leftNode>

															<rightNode>
																<VariableAccess>
																	<nodeID>	2046835402	</nodeID>
																	<startStep>	3	</startStep>
																	<endStep>	3	</endStep>
																	<destType>	int	</destType>
																	<destTypeIsReg>	false	</destTypeIsReg>
																	<destSignalName>	w_sys_tmp41	</destSignalName>
																	<priority>	16	</priority>
																	<minPathToEnd>	16	</minPathToEnd>
																	<fastestStepForAlap>	4	</fastestStepForAlap>
																	<componentID>	1314763383	</componentID>
																	<variableName>	phase	</variableName>
																	<type>	int	</type>
																	<variableID>	4	</variableID>
																	<isRead>	true	</isRead>
																	<dependence>	1971439249	</dependence>
																	<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_phase_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
																</VariableAccess>
															</rightNode>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultInt_inst_2&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Binary>
													</srcNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sys_tmp0_int&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Cast>
											</arg>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;Sin_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</UserDefined>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultInt_inst_2&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_mulWave_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	622060121	</nodeID>
					<startStep>	16	</startStep>
					<endStep>	16	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp111	</destSignalName>
					<priority>	4	</priority>
					<minPathToEnd>	4	</minPathToEnd>
					<fastestStepForAlap>	16	</fastestStepForAlap>
					<componentID>	1193243736	</componentID>
					<variableName>	bufferOut	</variableName>
					<isRead>	false	</isRead>
					<type>	short	</type>
					<variableID>	14	</variableID>
					<dependence>	1085305349	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multSine_bufferOut_14_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multSine_bufferOut_14_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multSine_bufferOut_14_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_multSine_bufferOut_14_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	1014060051	</nodeID>
							<startStep>	16	</startStep>
							<endStep>	16	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_multSine_j_17	</destSignalName>
							<priority>	4	</priority>
							<minPathToEnd>	4	</minPathToEnd>
							<fastestStepForAlap>	16	</fastestStepForAlap>
							<componentID>	679125458	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	17	</variableID>
							<isRead>	true	</isRead>
							<dependence>	414434456	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_j_17&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Cast>
							<nodeID>	877054565	</nodeID>
							<startStep>	16	</startStep>
							<endStep>	16	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp112	</destSignalName>
							<priority>	4	</priority>
							<minPathToEnd>	4	</minPathToEnd>
							<fastestStepForAlap>	16	</fastestStepForAlap>
							<componentID>	877054565	</componentID>
							<castType>	short	</castType>
							<ipcore>	notUsed	</ipcore>
							<srcNode>
								<Binary>
									<nodeID>	328320947	</nodeID>
									<startStep>	16	</startStep>
									<endStep>	16	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp113	</destSignalName>
									<priority>	4	</priority>
									<minPathToEnd>	4	</minPathToEnd>
									<fastestStepForAlap>	16	</fastestStepForAlap>
									<componentID>	328320947	</componentID>
									<op>	SR	</op>
									<ipcore>	notUsed	</ipcore>
									<leftNode>
										<Binary>
											<nodeID>	1204667086	</nodeID>
											<startStep>	16	</startStep>
											<endStep>	16	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp114	</destSignalName>
											<priority>	4	</priority>
											<minPathToEnd>	4	</minPathToEnd>
											<fastestStepForAlap>	16	</fastestStepForAlap>
											<componentID>	1204667086	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<Binary>
													<nodeID>	363890486	</nodeID>
													<startStep>	13	</startStep>
													<endStep>	16	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp15	</destSignalName>
													<priority>	7	</priority>
													<minPathToEnd>	7	</minPathToEnd>
													<fastestStepForAlap>	13	</fastestStepForAlap>
													<componentID>	559824849	</componentID>
													<op>	*	</op>
													<ipcore>	MultInt_inst_1	</ipcore>
													<leftNode>
														<Binary>
															<nodeID>	2021455193	</nodeID>
															<startStep>	13	</startStep>
															<endStep>	13	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp116	</destSignalName>
															<priority>	7	</priority>
															<minPathToEnd>	7	</minPathToEnd>
															<fastestStepForAlap>	13	</fastestStepForAlap>
															<componentID>	2021455193	</componentID>
															<op>	SR	</op>
															<ipcore>	notUsed	</ipcore>
															<leftNode>
																<VariableAccess>
																	<nodeID>	1406133211	</nodeID>
																	<startStep>	13	</startStep>
																	<endStep>	13	</endStep>
																	<destType>	int	</destType>
																	<destTypeIsReg>	false	</destTypeIsReg>
																	<destSignalName>	w_sys_tmp117	</destSignalName>
																	<priority>	7	</priority>
																	<minPathToEnd>	7	</minPathToEnd>
																	<fastestStepForAlap>	13	</fastestStepForAlap>
																	<componentID>	1231255563	</componentID>
																	<variableName>	mulWave	</variableName>
																	<type>	int	</type>
																	<variableID>	15	</variableID>
																	<isRead>	true	</isRead>
																	<dependence>	1278775713	</dependence>
																	<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_mulWave_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
																</VariableAccess>
															</leftNode>

															<rightNode>
																<Literal>
																	<nodeID>	1970825689	</nodeID>
																	<startStep>	0	</startStep>
																	<endStep>	0	</endStep>
																	<destType>	int	</destType>
																	<destTypeIsReg>	false	</destTypeIsReg>
																	<destSignalName>	w_sys_tmp30	</destSignalName>
																	<priority>	7	</priority>
																	<minPathToEnd>	7	</minPathToEnd>
																	<fastestStepForAlap>	13	</fastestStepForAlap>
																	<componentID>	1970825689	</componentID>
																	<type>	int	</type>
																	<value>	16	</value>
																	<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp30&nbsp;=&nbsp;32'sh00000010&nbsp;&nbsp;&nbsp;&nbsp;--></component>
																</Literal>
															</rightNode>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&gt;&gt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Binary>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	879583695	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp31	</destSignalName>
															<priority>	7	</priority>
															<minPathToEnd>	7	</minPathToEnd>
															<fastestStepForAlap>	13	</fastestStepForAlap>
															<componentID>	879583695	</componentID>
															<type>	int	</type>
															<value>	7	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp31&nbsp;=&nbsp;32'sh00000007&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultInt_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</leftNode>

											<rightNode>
												<VariableAccess>
													<nodeID>	2033219564	</nodeID>
													<startStep>	7	</startStep>
													<endStep>	7	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_multSine_copy4_input_40	</destSignalName>
													<priority>	4	</priority>
													<minPathToEnd>	4	</minPathToEnd>
													<fastestStepForAlap>	16	</fastestStepForAlap>
													<componentID>	892604996	</componentID>
													<variableName>	copy4_input	</variableName>
													<type>	int	</type>
													<variableID>	40	</variableID>
													<isRead>	true	</isRead>
													<dependence>	1359176305	</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_copy4_input_40&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	1561421084	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp32	</destSignalName>
											<priority>	4	</priority>
											<minPathToEnd>	4	</minPathToEnd>
											<fastestStepForAlap>	16	</fastestStepForAlap>
											<componentID>	1561421084	</componentID>
											<type>	int	</type>
											<value>	3	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp32&nbsp;=&nbsp;32'sh00000003&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&gt;&gt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</srcNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp112&nbsp;=&nbsp;$signed(&nbsp;w_sys_tmp113[15:0]&nbsp;)&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Cast>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	553992448	</nodeID>
					<startStep>	4	</startStep>
					<endStep>	4	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_multSine_i_16	</destSignalName>
					<priority>	11	</priority>
					<minPathToEnd>	11	</minPathToEnd>
					<fastestStepForAlap>	9	</fastestStepForAlap>
					<componentID>	1936615584	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	16	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1845503962	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1609463791	</nodeID>
							<startStep>	4	</startStep>
							<endStep>	4	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp33	</destSignalName>
							<priority>	11	</priority>
							<minPathToEnd>	11	</minPathToEnd>
							<fastestStepForAlap>	9	</fastestStepForAlap>
							<componentID>	1609463791	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	553917725	</nodeID>
									<startStep>	4	</startStep>
									<endStep>	4	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_multSine_i_16	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	9	</fastestStepForAlap>
									<componentID>	1936615584	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	16	</variableID>
									<isRead>	true	</isRead>
									<dependence>	2069154783	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_i_16&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	353594330	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	9	</fastestStepForAlap>
									<componentID>	353594330	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_i_16&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	772653061	</nodeID>
					<startStep>	16	</startStep>
					<endStep>	16	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_multSine_j_17	</destSignalName>
					<priority>	3	</priority>
					<minPathToEnd>	3	</minPathToEnd>
					<fastestStepForAlap>	17	</fastestStepForAlap>
					<componentID>	679125458	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	17	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1014060051	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	146382818	</nodeID>
							<startStep>	16	</startStep>
							<endStep>	16	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp34	</destSignalName>
							<priority>	3	</priority>
							<minPathToEnd>	3	</minPathToEnd>
							<fastestStepForAlap>	17	</fastestStepForAlap>
							<componentID>	146382818	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1387246311	</nodeID>
									<startStep>	16	</startStep>
									<endStep>	16	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_multSine_j_17	</destSignalName>
									<priority>	3	</priority>
									<minPathToEnd>	3	</minPathToEnd>
									<fastestStepForAlap>	17	</fastestStepForAlap>
									<componentID>	679125458	</componentID>
									<variableName>	j	</variableName>
									<type>	int	</type>
									<variableID>	17	</variableID>
									<isRead>	true	</isRead>
									<dependence>	414434456	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_j_17&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	218793498	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	3	</priority>
									<minPathToEnd>	3	</minPathToEnd>
									<fastestStepForAlap>	17	</fastestStepForAlap>
									<componentID>	218793498	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_j_17&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	770317222	</nodeID>
					<startStep>	4	</startStep>
					<endStep>	4	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_fld_phase_4	</destSignalName>
					<priority>	15	</priority>
					<minPathToEnd>	15	</minPathToEnd>
					<fastestStepForAlap>	5	</fastestStepForAlap>
					<componentID>	1314763383	</componentID>
					<variableName>	phase	</variableName>
					<type>	int	</type>
					<variableID>	4	</variableID>
					<isRead>	false	</isRead>
					<dependence>	738364350,2046835402	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1690126038	</nodeID>
							<startStep>	4	</startStep>
							<endStep>	4	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp35	</destSignalName>
							<priority>	15	</priority>
							<minPathToEnd>	15	</minPathToEnd>
							<fastestStepForAlap>	5	</fastestStepForAlap>
							<componentID>	1690126038	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1182121797	</nodeID>
									<startStep>	4	</startStep>
									<endStep>	4	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_fld_phase_4	</destSignalName>
									<priority>	15	</priority>
									<minPathToEnd>	15	</minPathToEnd>
									<fastestStepForAlap>	5	</fastestStepForAlap>
									<componentID>	1314763383	</componentID>
									<variableName>	phase	</variableName>
									<type>	int	</type>
									<variableID>	4	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1971439249	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_phase_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1549823782	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	15	</priority>
									<minPathToEnd>	15	</minPathToEnd>
									<fastestStepForAlap>	5	</fastestStepForAlap>
									<componentID>	1549823782	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_phase_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1059149611	</nodeID>
					<startStep>	7	</startStep>
					<endStep>	7	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_multSine_copy5_input_41	</destSignalName>
					<priority>	9	</priority>
					<minPathToEnd>	9	</minPathToEnd>
					<fastestStepForAlap>	11	</fastestStepForAlap>
					<componentID>	635562094	</componentID>
					<variableName>	copy5_input	</variableName>
					<type>	int	</type>
					<variableID>	41	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<ArrayAccess>
							<nodeID>	308453680	</nodeID>
							<startStep>	5	</startStep>
							<endStep>	7	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp14	</destSignalName>
							<priority>	11	</priority>
							<minPathToEnd>	11	</minPathToEnd>
							<fastestStepForAlap>	9	</fastestStepForAlap>
							<componentID>	1570976880	</componentID>
							<variableName>	bufferIn	</variableName>
							<isRead>	true	</isRead>
							<type>	short	</type>
							<variableID>	13	</variableID>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multSine_bufferIn_13_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multSine_bufferIn_13_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multSine_bufferIn_13_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_multSine_bufferIn_13_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
							<offset>
								<VariableAccess>
									<nodeID>	155475902	</nodeID>
									<startStep>	5	</startStep>
									<endStep>	5	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_multSine_i_16	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	9	</fastestStepForAlap>
									<componentID>	1936615584	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	16	</variableID>
									<isRead>	true	</isRead>
									<dependence>	553992448	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_i_16&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</offset>
						</ArrayAccess>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_copy5_input_41&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1743370162	</nodeID>
					<startStep>	14	</startStep>
					<endStep>	14	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_multSine_mulWave_15	</destSignalName>
					<priority>	6	</priority>
					<minPathToEnd>	6	</minPathToEnd>
					<fastestStepForAlap>	14	</fastestStepForAlap>
					<componentID>	1231255563	</componentID>
					<variableName>	mulWave	</variableName>
					<type>	int	</type>
					<variableID>	15	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1278775713,1406133211	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	555433066	</nodeID>
							<startStep>	11	</startStep>
							<endStep>	14	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp40	</destSignalName>
							<priority>	9	</priority>
							<minPathToEnd>	9	</minPathToEnd>
							<fastestStepForAlap>	11	</fastestStepForAlap>
							<componentID>	1425816261	</componentID>
							<op>	*	</op>
							<ipcore>	MultInt_inst_2	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	52126753	</nodeID>
									<startStep>	8	</startStep>
									<endStep>	8	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_multSine_copy5_input_41	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	11	</fastestStepForAlap>
									<componentID>	635562094	</componentID>
									<variableName>	copy5_input	</variableName>
									<type>	int	</type>
									<variableID>	41	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1059149611	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_copy5_input_41&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Binary>
									<nodeID>	2068493342	</nodeID>
									<startStep>	11	</startStep>
									<endStep>	11	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp16	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	11	</fastestStepForAlap>
									<componentID>	2068493342	</componentID>
									<op>	+	</op>
									<ipcore>	notUsed	</ipcore>
									<leftNode>
										<UserDefined>
											<nodeID>	1702321358	</nodeID>
											<startStep>	8	</startStep>
											<endStep>	11	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp17	</destSignalName>
											<priority>	12	</priority>
											<minPathToEnd>	12	</minPathToEnd>
											<fastestStepForAlap>	8	</fastestStepForAlap>
											<componentID>	862066132	</componentID>
											<ipName>	Sin	</ipName>
											<arg>
												<Cast>
													<nodeID>	2137918572	</nodeID>
													<startStep>	7	</startStep>
													<endStep>	7	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	true	</destTypeIsReg>
													<destSignalName>	r_sys_tmp1_int	</destSignalName>
													<priority>	12	</priority>
													<minPathToEnd>	12	</minPathToEnd>
													<fastestStepForAlap>	8	</fastestStepForAlap>
													<componentID>	2137918572	</componentID>
													<castType>	short	</castType>
													<ipcore>	notUsed	</ipcore>
													<srcNode>
														<Binary>
															<nodeID>	301058000	</nodeID>
															<startStep>	4	</startStep>
															<endStep>	7	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp19	</destSignalName>
															<priority>	15	</priority>
															<minPathToEnd>	15	</minPathToEnd>
															<fastestStepForAlap>	5	</fastestStepForAlap>
															<componentID>	1820797862	</componentID>
															<op>	*	</op>
															<ipcore>	MultInt_inst_0	</ipcore>
															<leftNode>
																<VariableAccess>
																	<nodeID>	410333668	</nodeID>
																	<startStep>	0	</startStep>
																	<endStep>	0	</endStep>
																	<destType>	int	</destType>
																	<destTypeIsReg>	false	</destTypeIsReg>
																	<destSignalName>	r_multSine_rateA_11	</destSignalName>
																	<priority>	15	</priority>
																	<minPathToEnd>	15	</minPathToEnd>
																	<fastestStepForAlap>	5	</fastestStepForAlap>
																	<componentID>	908999857	</componentID>
																	<variableName>	rateA	</variableName>
																	<type>	short	</type>
																	<variableID>	11	</variableID>
																	<isRead>	true	</isRead>
																	<dependence>		</dependence>
																	<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_rateA_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
																</VariableAccess>
															</leftNode>

															<rightNode>
																<VariableAccess>
																	<nodeID>	907967559	</nodeID>
																	<startStep>	4	</startStep>
																	<endStep>	4	</endStep>
																	<destType>	int	</destType>
																	<destTypeIsReg>	false	</destTypeIsReg>
																	<destSignalName>	w_sys_tmp41	</destSignalName>
																	<priority>	15	</priority>
																	<minPathToEnd>	15	</minPathToEnd>
																	<fastestStepForAlap>	5	</fastestStepForAlap>
																	<componentID>	1314763383	</componentID>
																	<variableName>	phase	</variableName>
																	<type>	int	</type>
																	<variableID>	4	</variableID>
																	<isRead>	true	</isRead>
																	<dependence>	770317222	</dependence>
																	<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_phase_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
																</VariableAccess>
															</rightNode>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultInt_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Binary>
													</srcNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sys_tmp1_int&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Cast>
											</arg>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;Sin_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</UserDefined>
									</leftNode>

									<rightNode>
										<UserDefined>
											<nodeID>	191968531	</nodeID>
											<startStep>	8	</startStep>
											<endStep>	11	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp20	</destSignalName>
											<priority>	12	</priority>
											<minPathToEnd>	12	</minPathToEnd>
											<fastestStepForAlap>	8	</fastestStepForAlap>
											<componentID>	1768934098	</componentID>
											<ipName>	Sin	</ipName>
											<arg>
												<Cast>
													<nodeID>	894662723	</nodeID>
													<startStep>	7	</startStep>
													<endStep>	7	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	true	</destTypeIsReg>
													<destSignalName>	r_sys_tmp0_int	</destSignalName>
													<priority>	12	</priority>
													<minPathToEnd>	12	</minPathToEnd>
													<fastestStepForAlap>	8	</fastestStepForAlap>
													<componentID>	894662723	</componentID>
													<castType>	short	</castType>
													<ipcore>	notUsed	</ipcore>
													<srcNode>
														<Binary>
															<nodeID>	2063372814	</nodeID>
															<startStep>	4	</startStep>
															<endStep>	7	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp40	</destSignalName>
															<priority>	15	</priority>
															<minPathToEnd>	15	</minPathToEnd>
															<fastestStepForAlap>	5	</fastestStepForAlap>
															<componentID>	1425816261	</componentID>
															<op>	*	</op>
															<ipcore>	MultInt_inst_2	</ipcore>
															<leftNode>
																<VariableAccess>
																	<nodeID>	1540953142	</nodeID>
																	<startStep>	0	</startStep>
																	<endStep>	0	</endStep>
																	<destType>	int	</destType>
																	<destTypeIsReg>	false	</destTypeIsReg>
																	<destSignalName>	r_multSine_rateB_12	</destSignalName>
																	<priority>	15	</priority>
																	<minPathToEnd>	15	</minPathToEnd>
																	<fastestStepForAlap>	5	</fastestStepForAlap>
																	<componentID>	1335620736	</componentID>
																	<variableName>	rateB	</variableName>
																	<type>	short	</type>
																	<variableID>	12	</variableID>
																	<isRead>	true	</isRead>
																	<dependence>		</dependence>
																	<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_rateB_12&nbsp;&nbsp;&nbsp;&nbsp;--></component>
																</VariableAccess>
															</leftNode>

															<rightNode>
																<VariableAccess>
																	<nodeID>	146674774	</nodeID>
																	<startStep>	4	</startStep>
																	<endStep>	4	</endStep>
																	<destType>	int	</destType>
																	<destTypeIsReg>	false	</destTypeIsReg>
																	<destSignalName>	w_sys_tmp41	</destSignalName>
																	<priority>	15	</priority>
																	<minPathToEnd>	15	</minPathToEnd>
																	<fastestStepForAlap>	5	</fastestStepForAlap>
																	<componentID>	1314763383	</componentID>
																	<variableName>	phase	</variableName>
																	<type>	int	</type>
																	<variableID>	4	</variableID>
																	<isRead>	true	</isRead>
																	<dependence>	770317222	</dependence>
																	<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_phase_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
																</VariableAccess>
															</rightNode>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultInt_inst_2&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Binary>
													</srcNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sys_tmp0_int&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Cast>
											</arg>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;Sin_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</UserDefined>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultInt_inst_2&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_mulWave_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	1999183509	</nodeID>
					<startStep>	17	</startStep>
					<endStep>	17	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp133	</destSignalName>
					<priority>	3	</priority>
					<minPathToEnd>	3	</minPathToEnd>
					<fastestStepForAlap>	17	</fastestStepForAlap>
					<componentID>	1193243736	</componentID>
					<variableName>	bufferOut	</variableName>
					<isRead>	false	</isRead>
					<type>	short	</type>
					<variableID>	14	</variableID>
					<dependence>	622060121	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multSine_bufferOut_14_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multSine_bufferOut_14_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multSine_bufferOut_14_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_multSine_bufferOut_14_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	748094801	</nodeID>
							<startStep>	17	</startStep>
							<endStep>	17	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_multSine_j_17	</destSignalName>
							<priority>	3	</priority>
							<minPathToEnd>	3	</minPathToEnd>
							<fastestStepForAlap>	17	</fastestStepForAlap>
							<componentID>	679125458	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	17	</variableID>
							<isRead>	true	</isRead>
							<dependence>	772653061	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_j_17&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Cast>
							<nodeID>	1860050869	</nodeID>
							<startStep>	17	</startStep>
							<endStep>	17	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp134	</destSignalName>
							<priority>	3	</priority>
							<minPathToEnd>	3	</minPathToEnd>
							<fastestStepForAlap>	17	</fastestStepForAlap>
							<componentID>	1860050869	</componentID>
							<castType>	short	</castType>
							<ipcore>	notUsed	</ipcore>
							<srcNode>
								<Binary>
									<nodeID>	955505904	</nodeID>
									<startStep>	17	</startStep>
									<endStep>	17	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp135	</destSignalName>
									<priority>	3	</priority>
									<minPathToEnd>	3	</minPathToEnd>
									<fastestStepForAlap>	17	</fastestStepForAlap>
									<componentID>	955505904	</componentID>
									<op>	SR	</op>
									<ipcore>	notUsed	</ipcore>
									<leftNode>
										<Binary>
											<nodeID>	305016262	</nodeID>
											<startStep>	17	</startStep>
											<endStep>	17	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp136	</destSignalName>
											<priority>	3	</priority>
											<minPathToEnd>	3	</minPathToEnd>
											<fastestStepForAlap>	17	</fastestStepForAlap>
											<componentID>	305016262	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<Binary>
													<nodeID>	364850045	</nodeID>
													<startStep>	14	</startStep>
													<endStep>	17	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp15	</destSignalName>
													<priority>	6	</priority>
													<minPathToEnd>	6	</minPathToEnd>
													<fastestStepForAlap>	14	</fastestStepForAlap>
													<componentID>	559824849	</componentID>
													<op>	*	</op>
													<ipcore>	MultInt_inst_1	</ipcore>
													<leftNode>
														<Binary>
															<nodeID>	968894130	</nodeID>
															<startStep>	14	</startStep>
															<endStep>	14	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp116	</destSignalName>
															<priority>	6	</priority>
															<minPathToEnd>	6	</minPathToEnd>
															<fastestStepForAlap>	14	</fastestStepForAlap>
															<componentID>	968894130	</componentID>
															<op>	SR	</op>
															<ipcore>	notUsed	</ipcore>
															<leftNode>
																<VariableAccess>
																	<nodeID>	1982631356	</nodeID>
																	<startStep>	14	</startStep>
																	<endStep>	14	</endStep>
																	<destType>	int	</destType>
																	<destTypeIsReg>	false	</destTypeIsReg>
																	<destSignalName>	w_sys_tmp117	</destSignalName>
																	<priority>	6	</priority>
																	<minPathToEnd>	6	</minPathToEnd>
																	<fastestStepForAlap>	14	</fastestStepForAlap>
																	<componentID>	1231255563	</componentID>
																	<variableName>	mulWave	</variableName>
																	<type>	int	</type>
																	<variableID>	15	</variableID>
																	<isRead>	true	</isRead>
																	<dependence>	1743370162	</dependence>
																	<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_mulWave_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
																</VariableAccess>
															</leftNode>

															<rightNode>
																<Literal>
																	<nodeID>	1728933440	</nodeID>
																	<startStep>	0	</startStep>
																	<endStep>	0	</endStep>
																	<destType>	int	</destType>
																	<destTypeIsReg>	false	</destTypeIsReg>
																	<destSignalName>	w_sys_tmp30	</destSignalName>
																	<priority>	6	</priority>
																	<minPathToEnd>	6	</minPathToEnd>
																	<fastestStepForAlap>	14	</fastestStepForAlap>
																	<componentID>	1728933440	</componentID>
																	<type>	int	</type>
																	<value>	16	</value>
																	<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp30&nbsp;=&nbsp;32'sh00000010&nbsp;&nbsp;&nbsp;&nbsp;--></component>
																</Literal>
															</rightNode>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&gt;&gt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Binary>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	583098523	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp31	</destSignalName>
															<priority>	6	</priority>
															<minPathToEnd>	6	</minPathToEnd>
															<fastestStepForAlap>	14	</fastestStepForAlap>
															<componentID>	583098523	</componentID>
															<type>	int	</type>
															<value>	7	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp31&nbsp;=&nbsp;32'sh00000007&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultInt_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</leftNode>

											<rightNode>
												<VariableAccess>
													<nodeID>	1168994800	</nodeID>
													<startStep>	8	</startStep>
													<endStep>	8	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_multSine_copy5_input_41	</destSignalName>
													<priority>	3	</priority>
													<minPathToEnd>	3	</minPathToEnd>
													<fastestStepForAlap>	17	</fastestStepForAlap>
													<componentID>	635562094	</componentID>
													<variableName>	copy5_input	</variableName>
													<type>	int	</type>
													<variableID>	41	</variableID>
													<isRead>	true	</isRead>
													<dependence>	1059149611	</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_copy5_input_41&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	2115200844	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp32	</destSignalName>
											<priority>	3	</priority>
											<minPathToEnd>	3	</minPathToEnd>
											<fastestStepForAlap>	17	</fastestStepForAlap>
											<componentID>	2115200844	</componentID>
											<type>	int	</type>
											<value>	3	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp32&nbsp;=&nbsp;32'sh00000003&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&gt;&gt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</srcNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp134&nbsp;=&nbsp;$signed(&nbsp;w_sys_tmp135[15:0]&nbsp;)&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Cast>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	736292670	</nodeID>
					<startStep>	5	</startStep>
					<endStep>	5	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_multSine_i_16	</destSignalName>
					<priority>	10	</priority>
					<minPathToEnd>	10	</minPathToEnd>
					<fastestStepForAlap>	10	</fastestStepForAlap>
					<componentID>	1936615584	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	16	</variableID>
					<isRead>	false	</isRead>
					<dependence>	155475902	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1070130676	</nodeID>
							<startStep>	5	</startStep>
							<endStep>	5	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp33	</destSignalName>
							<priority>	10	</priority>
							<minPathToEnd>	10	</minPathToEnd>
							<fastestStepForAlap>	10	</fastestStepForAlap>
							<componentID>	1070130676	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	510727907	</nodeID>
									<startStep>	5	</startStep>
									<endStep>	5	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_multSine_i_16	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	1936615584	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	16	</variableID>
									<isRead>	true	</isRead>
									<dependence>	553992448	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_i_16&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	311795890	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	311795890	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_i_16&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	493424550	</nodeID>
					<startStep>	17	</startStep>
					<endStep>	17	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_multSine_j_17	</destSignalName>
					<priority>	2	</priority>
					<minPathToEnd>	2	</minPathToEnd>
					<fastestStepForAlap>	18	</fastestStepForAlap>
					<componentID>	679125458	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	17	</variableID>
					<isRead>	false	</isRead>
					<dependence>	748094801	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1552050783	</nodeID>
							<startStep>	17	</startStep>
							<endStep>	17	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp34	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	18	</fastestStepForAlap>
							<componentID>	1552050783	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1981133419	</nodeID>
									<startStep>	17	</startStep>
									<endStep>	17	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_multSine_j_17	</destSignalName>
									<priority>	2	</priority>
									<minPathToEnd>	2	</minPathToEnd>
									<fastestStepForAlap>	18	</fastestStepForAlap>
									<componentID>	679125458	</componentID>
									<variableName>	j	</variableName>
									<type>	int	</type>
									<variableID>	17	</variableID>
									<isRead>	true	</isRead>
									<dependence>	772653061	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_j_17&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	175426398	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	2	</priority>
									<minPathToEnd>	2	</minPathToEnd>
									<fastestStepForAlap>	18	</fastestStepForAlap>
									<componentID>	175426398	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_j_17&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	2043907502	</nodeID>
					<startStep>	5	</startStep>
					<endStep>	5	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_fld_phase_4	</destSignalName>
					<priority>	14	</priority>
					<minPathToEnd>	14	</minPathToEnd>
					<fastestStepForAlap>	6	</fastestStepForAlap>
					<componentID>	1314763383	</componentID>
					<variableName>	phase	</variableName>
					<type>	int	</type>
					<variableID>	4	</variableID>
					<isRead>	false	</isRead>
					<dependence>	907967559,146674774	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	804968702	</nodeID>
							<startStep>	5	</startStep>
							<endStep>	5	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp35	</destSignalName>
							<priority>	14	</priority>
							<minPathToEnd>	14	</minPathToEnd>
							<fastestStepForAlap>	6	</fastestStepForAlap>
							<componentID>	804968702	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	2109482061	</nodeID>
									<startStep>	5	</startStep>
									<endStep>	5	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_fld_phase_4	</destSignalName>
									<priority>	14	</priority>
									<minPathToEnd>	14	</minPathToEnd>
									<fastestStepForAlap>	6	</fastestStepForAlap>
									<componentID>	1314763383	</componentID>
									<variableName>	phase	</variableName>
									<type>	int	</type>
									<variableID>	4	</variableID>
									<isRead>	true	</isRead>
									<dependence>	770317222	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_phase_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1257470904	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	14	</priority>
									<minPathToEnd>	14	</minPathToEnd>
									<fastestStepForAlap>	6	</fastestStepForAlap>
									<componentID>	1257470904	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_phase_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	926913401	</nodeID>
					<startStep>	8	</startStep>
					<endStep>	8	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_multSine_copy6_input_42	</destSignalName>
					<priority>	8	</priority>
					<minPathToEnd>	8	</minPathToEnd>
					<fastestStepForAlap>	12	</fastestStepForAlap>
					<componentID>	787155269	</componentID>
					<variableName>	copy6_input	</variableName>
					<type>	int	</type>
					<variableID>	42	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<ArrayAccess>
							<nodeID>	1219340563	</nodeID>
							<startStep>	6	</startStep>
							<endStep>	8	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp14	</destSignalName>
							<priority>	10	</priority>
							<minPathToEnd>	10	</minPathToEnd>
							<fastestStepForAlap>	10	</fastestStepForAlap>
							<componentID>	1570976880	</componentID>
							<variableName>	bufferIn	</variableName>
							<isRead>	true	</isRead>
							<type>	short	</type>
							<variableID>	13	</variableID>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multSine_bufferIn_13_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multSine_bufferIn_13_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multSine_bufferIn_13_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_multSine_bufferIn_13_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
							<offset>
								<VariableAccess>
									<nodeID>	20399020	</nodeID>
									<startStep>	6	</startStep>
									<endStep>	6	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_multSine_i_16	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	1936615584	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	16	</variableID>
									<isRead>	true	</isRead>
									<dependence>	736292670	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_i_16&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</offset>
						</ArrayAccess>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_copy6_input_42&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1396429267	</nodeID>
					<startStep>	15	</startStep>
					<endStep>	15	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_multSine_mulWave_15	</destSignalName>
					<priority>	5	</priority>
					<minPathToEnd>	5	</minPathToEnd>
					<fastestStepForAlap>	15	</fastestStepForAlap>
					<componentID>	1231255563	</componentID>
					<variableName>	mulWave	</variableName>
					<type>	int	</type>
					<variableID>	15	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1743370162,1982631356	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	2085396053	</nodeID>
							<startStep>	12	</startStep>
							<endStep>	15	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp19	</destSignalName>
							<priority>	8	</priority>
							<minPathToEnd>	8	</minPathToEnd>
							<fastestStepForAlap>	12	</fastestStepForAlap>
							<componentID>	1820797862	</componentID>
							<op>	*	</op>
							<ipcore>	MultInt_inst_0	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	170860084	</nodeID>
									<startStep>	9	</startStep>
									<endStep>	9	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_multSine_copy6_input_42	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	12	</fastestStepForAlap>
									<componentID>	787155269	</componentID>
									<variableName>	copy6_input	</variableName>
									<type>	int	</type>
									<variableID>	42	</variableID>
									<isRead>	true	</isRead>
									<dependence>	926913401	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_copy6_input_42&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Binary>
									<nodeID>	459795749	</nodeID>
									<startStep>	12	</startStep>
									<endStep>	12	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp16	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	12	</fastestStepForAlap>
									<componentID>	459795749	</componentID>
									<op>	+	</op>
									<ipcore>	notUsed	</ipcore>
									<leftNode>
										<UserDefined>
											<nodeID>	1140991537	</nodeID>
											<startStep>	9	</startStep>
											<endStep>	12	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp17	</destSignalName>
											<priority>	11	</priority>
											<minPathToEnd>	11	</minPathToEnd>
											<fastestStepForAlap>	9	</fastestStepForAlap>
											<componentID>	862066132	</componentID>
											<ipName>	Sin	</ipName>
											<arg>
												<Cast>
													<nodeID>	1763278296	</nodeID>
													<startStep>	8	</startStep>
													<endStep>	8	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	true	</destTypeIsReg>
													<destSignalName>	r_sys_tmp1_int	</destSignalName>
													<priority>	11	</priority>
													<minPathToEnd>	11	</minPathToEnd>
													<fastestStepForAlap>	9	</fastestStepForAlap>
													<componentID>	1763278296	</componentID>
													<castType>	short	</castType>
													<ipcore>	notUsed	</ipcore>
													<srcNode>
														<Binary>
															<nodeID>	143992272	</nodeID>
															<startStep>	5	</startStep>
															<endStep>	8	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp19	</destSignalName>
															<priority>	14	</priority>
															<minPathToEnd>	14	</minPathToEnd>
															<fastestStepForAlap>	6	</fastestStepForAlap>
															<componentID>	1820797862	</componentID>
															<op>	*	</op>
															<ipcore>	MultInt_inst_0	</ipcore>
															<leftNode>
																<VariableAccess>
																	<nodeID>	2011528982	</nodeID>
																	<startStep>	0	</startStep>
																	<endStep>	0	</endStep>
																	<destType>	int	</destType>
																	<destTypeIsReg>	false	</destTypeIsReg>
																	<destSignalName>	r_multSine_rateA_11	</destSignalName>
																	<priority>	14	</priority>
																	<minPathToEnd>	14	</minPathToEnd>
																	<fastestStepForAlap>	6	</fastestStepForAlap>
																	<componentID>	908999857	</componentID>
																	<variableName>	rateA	</variableName>
																	<type>	short	</type>
																	<variableID>	11	</variableID>
																	<isRead>	true	</isRead>
																	<dependence>		</dependence>
																	<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_rateA_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
																</VariableAccess>
															</leftNode>

															<rightNode>
																<VariableAccess>
																	<nodeID>	2080029400	</nodeID>
																	<startStep>	5	</startStep>
																	<endStep>	5	</endStep>
																	<destType>	int	</destType>
																	<destTypeIsReg>	false	</destTypeIsReg>
																	<destSignalName>	w_sys_tmp41	</destSignalName>
																	<priority>	14	</priority>
																	<minPathToEnd>	14	</minPathToEnd>
																	<fastestStepForAlap>	6	</fastestStepForAlap>
																	<componentID>	1314763383	</componentID>
																	<variableName>	phase	</variableName>
																	<type>	int	</type>
																	<variableID>	4	</variableID>
																	<isRead>	true	</isRead>
																	<dependence>	2043907502	</dependence>
																	<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_phase_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
																</VariableAccess>
															</rightNode>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultInt_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Binary>
													</srcNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sys_tmp1_int&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Cast>
											</arg>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;Sin_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</UserDefined>
									</leftNode>

									<rightNode>
										<UserDefined>
											<nodeID>	167836287	</nodeID>
											<startStep>	9	</startStep>
											<endStep>	12	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp20	</destSignalName>
											<priority>	11	</priority>
											<minPathToEnd>	11	</minPathToEnd>
											<fastestStepForAlap>	9	</fastestStepForAlap>
											<componentID>	1768934098	</componentID>
											<ipName>	Sin	</ipName>
											<arg>
												<Cast>
													<nodeID>	1178447098	</nodeID>
													<startStep>	8	</startStep>
													<endStep>	8	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	true	</destTypeIsReg>
													<destSignalName>	r_sys_tmp0_int	</destSignalName>
													<priority>	11	</priority>
													<minPathToEnd>	11	</minPathToEnd>
													<fastestStepForAlap>	9	</fastestStepForAlap>
													<componentID>	1178447098	</componentID>
													<castType>	short	</castType>
													<ipcore>	notUsed	</ipcore>
													<srcNode>
														<Binary>
															<nodeID>	2066183452	</nodeID>
															<startStep>	5	</startStep>
															<endStep>	8	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp40	</destSignalName>
															<priority>	14	</priority>
															<minPathToEnd>	14	</minPathToEnd>
															<fastestStepForAlap>	6	</fastestStepForAlap>
															<componentID>	1425816261	</componentID>
															<op>	*	</op>
															<ipcore>	MultInt_inst_2	</ipcore>
															<leftNode>
																<VariableAccess>
																	<nodeID>	1534705774	</nodeID>
																	<startStep>	0	</startStep>
																	<endStep>	0	</endStep>
																	<destType>	int	</destType>
																	<destTypeIsReg>	false	</destTypeIsReg>
																	<destSignalName>	r_multSine_rateB_12	</destSignalName>
																	<priority>	14	</priority>
																	<minPathToEnd>	14	</minPathToEnd>
																	<fastestStepForAlap>	6	</fastestStepForAlap>
																	<componentID>	1335620736	</componentID>
																	<variableName>	rateB	</variableName>
																	<type>	short	</type>
																	<variableID>	12	</variableID>
																	<isRead>	true	</isRead>
																	<dependence>		</dependence>
																	<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_rateB_12&nbsp;&nbsp;&nbsp;&nbsp;--></component>
																</VariableAccess>
															</leftNode>

															<rightNode>
																<VariableAccess>
																	<nodeID>	373859501	</nodeID>
																	<startStep>	5	</startStep>
																	<endStep>	5	</endStep>
																	<destType>	int	</destType>
																	<destTypeIsReg>	false	</destTypeIsReg>
																	<destSignalName>	w_sys_tmp41	</destSignalName>
																	<priority>	14	</priority>
																	<minPathToEnd>	14	</minPathToEnd>
																	<fastestStepForAlap>	6	</fastestStepForAlap>
																	<componentID>	1314763383	</componentID>
																	<variableName>	phase	</variableName>
																	<type>	int	</type>
																	<variableID>	4	</variableID>
																	<isRead>	true	</isRead>
																	<dependence>	2043907502	</dependence>
																	<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_phase_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
																</VariableAccess>
															</rightNode>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultInt_inst_2&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Binary>
													</srcNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sys_tmp0_int&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Cast>
											</arg>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;Sin_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</UserDefined>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultInt_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_mulWave_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	2066965832	</nodeID>
					<startStep>	18	</startStep>
					<endStep>	18	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp155	</destSignalName>
					<priority>	2	</priority>
					<minPathToEnd>	2	</minPathToEnd>
					<fastestStepForAlap>	18	</fastestStepForAlap>
					<componentID>	1193243736	</componentID>
					<variableName>	bufferOut	</variableName>
					<isRead>	false	</isRead>
					<type>	short	</type>
					<variableID>	14	</variableID>
					<dependence>	1999183509	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multSine_bufferOut_14_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multSine_bufferOut_14_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multSine_bufferOut_14_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_multSine_bufferOut_14_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	1799264552	</nodeID>
							<startStep>	18	</startStep>
							<endStep>	18	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_multSine_j_17	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	18	</fastestStepForAlap>
							<componentID>	679125458	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	17	</variableID>
							<isRead>	true	</isRead>
							<dependence>	493424550	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_j_17&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Cast>
							<nodeID>	1522092057	</nodeID>
							<startStep>	18	</startStep>
							<endStep>	18	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp156	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	18	</fastestStepForAlap>
							<componentID>	1522092057	</componentID>
							<castType>	short	</castType>
							<ipcore>	notUsed	</ipcore>
							<srcNode>
								<Binary>
									<nodeID>	975998935	</nodeID>
									<startStep>	18	</startStep>
									<endStep>	18	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp157	</destSignalName>
									<priority>	2	</priority>
									<minPathToEnd>	2	</minPathToEnd>
									<fastestStepForAlap>	18	</fastestStepForAlap>
									<componentID>	975998935	</componentID>
									<op>	SR	</op>
									<ipcore>	notUsed	</ipcore>
									<leftNode>
										<Binary>
											<nodeID>	1134004759	</nodeID>
											<startStep>	18	</startStep>
											<endStep>	18	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp158	</destSignalName>
											<priority>	2	</priority>
											<minPathToEnd>	2	</minPathToEnd>
											<fastestStepForAlap>	18	</fastestStepForAlap>
											<componentID>	1134004759	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<Binary>
													<nodeID>	300617388	</nodeID>
													<startStep>	15	</startStep>
													<endStep>	18	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp15	</destSignalName>
													<priority>	5	</priority>
													<minPathToEnd>	5	</minPathToEnd>
													<fastestStepForAlap>	15	</fastestStepForAlap>
													<componentID>	559824849	</componentID>
													<op>	*	</op>
													<ipcore>	MultInt_inst_1	</ipcore>
													<leftNode>
														<Binary>
															<nodeID>	1594902372	</nodeID>
															<startStep>	15	</startStep>
															<endStep>	15	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp94	</destSignalName>
															<priority>	5	</priority>
															<minPathToEnd>	5	</minPathToEnd>
															<fastestStepForAlap>	15	</fastestStepForAlap>
															<componentID>	1594902372	</componentID>
															<op>	SR	</op>
															<ipcore>	notUsed	</ipcore>
															<leftNode>
																<VariableAccess>
																	<nodeID>	633284350	</nodeID>
																	<startStep>	15	</startStep>
																	<endStep>	15	</endStep>
																	<destType>	int	</destType>
																	<destTypeIsReg>	false	</destTypeIsReg>
																	<destSignalName>	w_sys_tmp95	</destSignalName>
																	<priority>	5	</priority>
																	<minPathToEnd>	5	</minPathToEnd>
																	<fastestStepForAlap>	15	</fastestStepForAlap>
																	<componentID>	1231255563	</componentID>
																	<variableName>	mulWave	</variableName>
																	<type>	int	</type>
																	<variableID>	15	</variableID>
																	<isRead>	true	</isRead>
																	<dependence>	1396429267	</dependence>
																	<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_mulWave_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
																</VariableAccess>
															</leftNode>

															<rightNode>
																<Literal>
																	<nodeID>	681115918	</nodeID>
																	<startStep>	0	</startStep>
																	<endStep>	0	</endStep>
																	<destType>	int	</destType>
																	<destTypeIsReg>	false	</destTypeIsReg>
																	<destSignalName>	w_sys_tmp30	</destSignalName>
																	<priority>	5	</priority>
																	<minPathToEnd>	5	</minPathToEnd>
																	<fastestStepForAlap>	15	</fastestStepForAlap>
																	<componentID>	681115918	</componentID>
																	<type>	int	</type>
																	<value>	16	</value>
																	<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp30&nbsp;=&nbsp;32'sh00000010&nbsp;&nbsp;&nbsp;&nbsp;--></component>
																</Literal>
															</rightNode>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&gt;&gt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Binary>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	1427395316	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp31	</destSignalName>
															<priority>	5	</priority>
															<minPathToEnd>	5	</minPathToEnd>
															<fastestStepForAlap>	15	</fastestStepForAlap>
															<componentID>	1427395316	</componentID>
															<type>	int	</type>
															<value>	7	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp31&nbsp;=&nbsp;32'sh00000007&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultInt_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</leftNode>

											<rightNode>
												<VariableAccess>
													<nodeID>	693255375	</nodeID>
													<startStep>	9	</startStep>
													<endStep>	9	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_multSine_copy6_input_42	</destSignalName>
													<priority>	2	</priority>
													<minPathToEnd>	2	</minPathToEnd>
													<fastestStepForAlap>	18	</fastestStepForAlap>
													<componentID>	787155269	</componentID>
													<variableName>	copy6_input	</variableName>
													<type>	int	</type>
													<variableID>	42	</variableID>
													<isRead>	true	</isRead>
													<dependence>	926913401	</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_copy6_input_42&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	1444302650	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp32	</destSignalName>
											<priority>	2	</priority>
											<minPathToEnd>	2	</minPathToEnd>
											<fastestStepForAlap>	18	</fastestStepForAlap>
											<componentID>	1444302650	</componentID>
											<type>	int	</type>
											<value>	3	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp32&nbsp;=&nbsp;32'sh00000003&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&gt;&gt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</srcNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp156&nbsp;=&nbsp;$signed(&nbsp;w_sys_tmp157[15:0]&nbsp;)&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Cast>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	1386976509	</nodeID>
					<startStep>	6	</startStep>
					<endStep>	6	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_multSine_i_16	</destSignalName>
					<priority>	9	</priority>
					<minPathToEnd>	9	</minPathToEnd>
					<fastestStepForAlap>	11	</fastestStepForAlap>
					<componentID>	1936615584	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	16	</variableID>
					<isRead>	false	</isRead>
					<dependence>	20399020	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	2126682225	</nodeID>
							<startStep>	6	</startStep>
							<endStep>	6	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp33	</destSignalName>
							<priority>	9	</priority>
							<minPathToEnd>	9	</minPathToEnd>
							<fastestStepForAlap>	11	</fastestStepForAlap>
							<componentID>	2126682225	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	430334907	</nodeID>
									<startStep>	6	</startStep>
									<endStep>	6	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_multSine_i_16	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	11	</fastestStepForAlap>
									<componentID>	1936615584	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	16	</variableID>
									<isRead>	true	</isRead>
									<dependence>	736292670	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_i_16&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	2061342500	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	11	</fastestStepForAlap>
									<componentID>	2061342500	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_i_16&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1777204096	</nodeID>
					<startStep>	18	</startStep>
					<endStep>	18	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_multSine_j_17	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	19	</fastestStepForAlap>
					<componentID>	679125458	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	17	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1799264552	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	119195349	</nodeID>
							<startStep>	18	</startStep>
							<endStep>	18	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp34	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	19	</fastestStepForAlap>
							<componentID>	119195349	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1861471639	</nodeID>
									<startStep>	18	</startStep>
									<endStep>	18	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_multSine_j_17	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	19	</fastestStepForAlap>
									<componentID>	679125458	</componentID>
									<variableName>	j	</variableName>
									<type>	int	</type>
									<variableID>	17	</variableID>
									<isRead>	true	</isRead>
									<dependence>	493424550	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_j_17&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1212067177	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	19	</fastestStepForAlap>
									<componentID>	1212067177	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_j_17&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	183168397	</nodeID>
					<startStep>	6	</startStep>
					<endStep>	6	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_fld_phase_4	</destSignalName>
					<priority>	13	</priority>
					<minPathToEnd>	13	</minPathToEnd>
					<fastestStepForAlap>	7	</fastestStepForAlap>
					<componentID>	1314763383	</componentID>
					<variableName>	phase	</variableName>
					<type>	int	</type>
					<variableID>	4	</variableID>
					<isRead>	false	</isRead>
					<dependence>	2080029400,373859501	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1167182228	</nodeID>
							<startStep>	6	</startStep>
							<endStep>	6	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp35	</destSignalName>
							<priority>	13	</priority>
							<minPathToEnd>	13	</minPathToEnd>
							<fastestStepForAlap>	7	</fastestStepForAlap>
							<componentID>	1167182228	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1716074298	</nodeID>
									<startStep>	6	</startStep>
									<endStep>	6	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_fld_phase_4	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	7	</fastestStepForAlap>
									<componentID>	1314763383	</componentID>
									<variableName>	phase	</variableName>
									<type>	int	</type>
									<variableID>	4	</variableID>
									<isRead>	true	</isRead>
									<dependence>	2043907502	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_phase_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1355347276	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	13	</priority>
									<minPathToEnd>	13	</minPathToEnd>
									<fastestStepForAlap>	7	</fastestStepForAlap>
									<componentID>	1355347276	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_phase_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	962624003	</nodeID>
					<startStep>	9	</startStep>
					<endStep>	9	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_multSine_copy7_input_43	</destSignalName>
					<priority>	7	</priority>
					<minPathToEnd>	7	</minPathToEnd>
					<fastestStepForAlap>	13	</fastestStepForAlap>
					<componentID>	1827305570	</componentID>
					<variableName>	copy7_input	</variableName>
					<type>	int	</type>
					<variableID>	43	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<ArrayAccess>
							<nodeID>	361079243	</nodeID>
							<startStep>	7	</startStep>
							<endStep>	9	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp14	</destSignalName>
							<priority>	9	</priority>
							<minPathToEnd>	9	</minPathToEnd>
							<fastestStepForAlap>	11	</fastestStepForAlap>
							<componentID>	1570976880	</componentID>
							<variableName>	bufferIn	</variableName>
							<isRead>	true	</isRead>
							<type>	short	</type>
							<variableID>	13	</variableID>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multSine_bufferIn_13_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multSine_bufferIn_13_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multSine_bufferIn_13_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_multSine_bufferIn_13_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
							<offset>
								<VariableAccess>
									<nodeID>	2017534326	</nodeID>
									<startStep>	7	</startStep>
									<endStep>	7	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_multSine_i_16	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	11	</fastestStepForAlap>
									<componentID>	1936615584	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	16	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1386976509	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_i_16&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</offset>
						</ArrayAccess>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_copy7_input_43&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	2080114599	</nodeID>
					<startStep>	16	</startStep>
					<endStep>	16	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_multSine_mulWave_15	</destSignalName>
					<priority>	4	</priority>
					<minPathToEnd>	4	</minPathToEnd>
					<fastestStepForAlap>	16	</fastestStepForAlap>
					<componentID>	1231255563	</componentID>
					<variableName>	mulWave	</variableName>
					<type>	int	</type>
					<variableID>	15	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1396429267,633284350	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1599775880	</nodeID>
							<startStep>	13	</startStep>
							<endStep>	16	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp19	</destSignalName>
							<priority>	7	</priority>
							<minPathToEnd>	7	</minPathToEnd>
							<fastestStepForAlap>	13	</fastestStepForAlap>
							<componentID>	1820797862	</componentID>
							<op>	*	</op>
							<ipcore>	MultInt_inst_0	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	937954720	</nodeID>
									<startStep>	10	</startStep>
									<endStep>	10	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_multSine_copy7_input_43	</destSignalName>
									<priority>	7	</priority>
									<minPathToEnd>	7	</minPathToEnd>
									<fastestStepForAlap>	13	</fastestStepForAlap>
									<componentID>	1827305570	</componentID>
									<variableName>	copy7_input	</variableName>
									<type>	int	</type>
									<variableID>	43	</variableID>
									<isRead>	true	</isRead>
									<dependence>	962624003	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_copy7_input_43&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Binary>
									<nodeID>	1675010060	</nodeID>
									<startStep>	13	</startStep>
									<endStep>	13	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp16	</destSignalName>
									<priority>	7	</priority>
									<minPathToEnd>	7	</minPathToEnd>
									<fastestStepForAlap>	13	</fastestStepForAlap>
									<componentID>	1675010060	</componentID>
									<op>	+	</op>
									<ipcore>	notUsed	</ipcore>
									<leftNode>
										<UserDefined>
											<nodeID>	530949897	</nodeID>
											<startStep>	10	</startStep>
											<endStep>	13	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp17	</destSignalName>
											<priority>	10	</priority>
											<minPathToEnd>	10	</minPathToEnd>
											<fastestStepForAlap>	10	</fastestStepForAlap>
											<componentID>	862066132	</componentID>
											<ipName>	Sin	</ipName>
											<arg>
												<Cast>
													<nodeID>	880365594	</nodeID>
													<startStep>	9	</startStep>
													<endStep>	9	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	true	</destTypeIsReg>
													<destSignalName>	r_sys_tmp1_int	</destSignalName>
													<priority>	10	</priority>
													<minPathToEnd>	10	</minPathToEnd>
													<fastestStepForAlap>	10	</fastestStepForAlap>
													<componentID>	880365594	</componentID>
													<castType>	short	</castType>
													<ipcore>	notUsed	</ipcore>
													<srcNode>
														<Binary>
															<nodeID>	142210528	</nodeID>
															<startStep>	6	</startStep>
															<endStep>	9	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp19	</destSignalName>
															<priority>	13	</priority>
															<minPathToEnd>	13	</minPathToEnd>
															<fastestStepForAlap>	7	</fastestStepForAlap>
															<componentID>	1820797862	</componentID>
															<op>	*	</op>
															<ipcore>	MultInt_inst_0	</ipcore>
															<leftNode>
																<VariableAccess>
																	<nodeID>	2130528632	</nodeID>
																	<startStep>	0	</startStep>
																	<endStep>	0	</endStep>
																	<destType>	int	</destType>
																	<destTypeIsReg>	false	</destTypeIsReg>
																	<destSignalName>	r_multSine_rateA_11	</destSignalName>
																	<priority>	13	</priority>
																	<minPathToEnd>	13	</minPathToEnd>
																	<fastestStepForAlap>	7	</fastestStepForAlap>
																	<componentID>	908999857	</componentID>
																	<variableName>	rateA	</variableName>
																	<type>	short	</type>
																	<variableID>	11	</variableID>
																	<isRead>	true	</isRead>
																	<dependence>		</dependence>
																	<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_rateA_11&nbsp;&nbsp;&nbsp;&nbsp;--></component>
																</VariableAccess>
															</leftNode>

															<rightNode>
																<VariableAccess>
																	<nodeID>	652387946	</nodeID>
																	<startStep>	6	</startStep>
																	<endStep>	6	</endStep>
																	<destType>	int	</destType>
																	<destTypeIsReg>	false	</destTypeIsReg>
																	<destSignalName>	w_sys_tmp41	</destSignalName>
																	<priority>	13	</priority>
																	<minPathToEnd>	13	</minPathToEnd>
																	<fastestStepForAlap>	7	</fastestStepForAlap>
																	<componentID>	1314763383	</componentID>
																	<variableName>	phase	</variableName>
																	<type>	int	</type>
																	<variableID>	4	</variableID>
																	<isRead>	true	</isRead>
																	<dependence>	183168397	</dependence>
																	<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_phase_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
																</VariableAccess>
															</rightNode>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultInt_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Binary>
													</srcNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sys_tmp1_int&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Cast>
											</arg>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;Sin_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</UserDefined>
									</leftNode>

									<rightNode>
										<UserDefined>
											<nodeID>	1780190487	</nodeID>
											<startStep>	10	</startStep>
											<endStep>	13	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp20	</destSignalName>
											<priority>	10	</priority>
											<minPathToEnd>	10	</minPathToEnd>
											<fastestStepForAlap>	10	</fastestStepForAlap>
											<componentID>	1768934098	</componentID>
											<ipName>	Sin	</ipName>
											<arg>
												<Cast>
													<nodeID>	919345005	</nodeID>
													<startStep>	9	</startStep>
													<endStep>	9	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	true	</destTypeIsReg>
													<destSignalName>	r_sys_tmp0_int	</destSignalName>
													<priority>	10	</priority>
													<minPathToEnd>	10	</minPathToEnd>
													<fastestStepForAlap>	10	</fastestStepForAlap>
													<componentID>	919345005	</componentID>
													<castType>	short	</castType>
													<ipcore>	notUsed	</ipcore>
													<srcNode>
														<Binary>
															<nodeID>	286658870	</nodeID>
															<startStep>	6	</startStep>
															<endStep>	9	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp40	</destSignalName>
															<priority>	13	</priority>
															<minPathToEnd>	13	</minPathToEnd>
															<fastestStepForAlap>	7	</fastestStepForAlap>
															<componentID>	1425816261	</componentID>
															<op>	*	</op>
															<ipcore>	MultInt_inst_2	</ipcore>
															<leftNode>
																<VariableAccess>
																	<nodeID>	1069807869	</nodeID>
																	<startStep>	0	</startStep>
																	<endStep>	0	</endStep>
																	<destType>	int	</destType>
																	<destTypeIsReg>	false	</destTypeIsReg>
																	<destSignalName>	r_multSine_rateB_12	</destSignalName>
																	<priority>	13	</priority>
																	<minPathToEnd>	13	</minPathToEnd>
																	<fastestStepForAlap>	7	</fastestStepForAlap>
																	<componentID>	1335620736	</componentID>
																	<variableName>	rateB	</variableName>
																	<type>	short	</type>
																	<variableID>	12	</variableID>
																	<isRead>	true	</isRead>
																	<dependence>		</dependence>
																	<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_rateB_12&nbsp;&nbsp;&nbsp;&nbsp;--></component>
																</VariableAccess>
															</leftNode>

															<rightNode>
																<VariableAccess>
																	<nodeID>	1527761599	</nodeID>
																	<startStep>	6	</startStep>
																	<endStep>	6	</endStep>
																	<destType>	int	</destType>
																	<destTypeIsReg>	false	</destTypeIsReg>
																	<destSignalName>	w_sys_tmp41	</destSignalName>
																	<priority>	13	</priority>
																	<minPathToEnd>	13	</minPathToEnd>
																	<fastestStepForAlap>	7	</fastestStepForAlap>
																	<componentID>	1314763383	</componentID>
																	<variableName>	phase	</variableName>
																	<type>	int	</type>
																	<variableID>	4	</variableID>
																	<isRead>	true	</isRead>
																	<dependence>	183168397	</dependence>
																	<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_phase_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
																</VariableAccess>
															</rightNode>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultInt_inst_2&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Binary>
													</srcNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_sys_tmp0_int&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Cast>
											</arg>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;Sin_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</UserDefined>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultInt_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_mulWave_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	1774710861	</nodeID>
					<startStep>	19	</startStep>
					<endStep>	19	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp177	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	19	</fastestStepForAlap>
					<componentID>	1193243736	</componentID>
					<variableName>	bufferOut	</variableName>
					<isRead>	false	</isRead>
					<type>	short	</type>
					<variableID>	14	</variableID>
					<dependence>	2066965832	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multSine_bufferOut_14_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multSine_bufferOut_14_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multSine_bufferOut_14_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_multSine_bufferOut_14_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	1165067644	</nodeID>
							<startStep>	19	</startStep>
							<endStep>	19	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_multSine_j_17	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	19	</fastestStepForAlap>
							<componentID>	679125458	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	17	</variableID>
							<isRead>	true	</isRead>
							<dependence>	1777204096	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_j_17&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Cast>
							<nodeID>	535999362	</nodeID>
							<startStep>	19	</startStep>
							<endStep>	19	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp178	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	19	</fastestStepForAlap>
							<componentID>	535999362	</componentID>
							<castType>	short	</castType>
							<ipcore>	notUsed	</ipcore>
							<srcNode>
								<Binary>
									<nodeID>	1994861616	</nodeID>
									<startStep>	19	</startStep>
									<endStep>	19	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp179	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	19	</fastestStepForAlap>
									<componentID>	1994861616	</componentID>
									<op>	SR	</op>
									<ipcore>	notUsed	</ipcore>
									<leftNode>
										<Binary>
											<nodeID>	1124483148	</nodeID>
											<startStep>	19	</startStep>
											<endStep>	19	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp180	</destSignalName>
											<priority>	1	</priority>
											<minPathToEnd>	1	</minPathToEnd>
											<fastestStepForAlap>	19	</fastestStepForAlap>
											<componentID>	1124483148	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<Binary>
													<nodeID>	1332174836	</nodeID>
													<startStep>	16	</startStep>
													<endStep>	19	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp15	</destSignalName>
													<priority>	4	</priority>
													<minPathToEnd>	4	</minPathToEnd>
													<fastestStepForAlap>	16	</fastestStepForAlap>
													<componentID>	559824849	</componentID>
													<op>	*	</op>
													<ipcore>	MultInt_inst_1	</ipcore>
													<leftNode>
														<Binary>
															<nodeID>	197965030	</nodeID>
															<startStep>	16	</startStep>
															<endStep>	16	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp94	</destSignalName>
															<priority>	4	</priority>
															<minPathToEnd>	4	</minPathToEnd>
															<fastestStepForAlap>	16	</fastestStepForAlap>
															<componentID>	197965030	</componentID>
															<op>	SR	</op>
															<ipcore>	notUsed	</ipcore>
															<leftNode>
																<VariableAccess>
																	<nodeID>	746090007	</nodeID>
																	<startStep>	16	</startStep>
																	<endStep>	16	</endStep>
																	<destType>	int	</destType>
																	<destTypeIsReg>	false	</destTypeIsReg>
																	<destSignalName>	w_sys_tmp95	</destSignalName>
																	<priority>	4	</priority>
																	<minPathToEnd>	4	</minPathToEnd>
																	<fastestStepForAlap>	16	</fastestStepForAlap>
																	<componentID>	1231255563	</componentID>
																	<variableName>	mulWave	</variableName>
																	<type>	int	</type>
																	<variableID>	15	</variableID>
																	<isRead>	true	</isRead>
																	<dependence>	2080114599	</dependence>
																	<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_mulWave_15&nbsp;&nbsp;&nbsp;&nbsp;--></component>
																</VariableAccess>
															</leftNode>

															<rightNode>
																<Literal>
																	<nodeID>	377732816	</nodeID>
																	<startStep>	0	</startStep>
																	<endStep>	0	</endStep>
																	<destType>	int	</destType>
																	<destTypeIsReg>	false	</destTypeIsReg>
																	<destSignalName>	w_sys_tmp30	</destSignalName>
																	<priority>	4	</priority>
																	<minPathToEnd>	4	</minPathToEnd>
																	<fastestStepForAlap>	16	</fastestStepForAlap>
																	<componentID>	377732816	</componentID>
																	<type>	int	</type>
																	<value>	16	</value>
																	<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp30&nbsp;=&nbsp;32'sh00000010&nbsp;&nbsp;&nbsp;&nbsp;--></component>
																</Literal>
															</rightNode>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&gt;&gt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Binary>
													</leftNode>

													<rightNode>
														<Literal>
															<nodeID>	593777980	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	w_sys_tmp31	</destSignalName>
															<priority>	4	</priority>
															<minPathToEnd>	4	</minPathToEnd>
															<fastestStepForAlap>	16	</fastestStepForAlap>
															<componentID>	593777980	</componentID>
															<type>	int	</type>
															<value>	7	</value>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp31&nbsp;=&nbsp;32'sh00000007&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</Literal>
													</rightNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultInt_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Binary>
											</leftNode>

											<rightNode>
												<VariableAccess>
													<nodeID>	270002251	</nodeID>
													<startStep>	10	</startStep>
													<endStep>	10	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_multSine_copy7_input_43	</destSignalName>
													<priority>	1	</priority>
													<minPathToEnd>	1	</minPathToEnd>
													<fastestStepForAlap>	19	</fastestStepForAlap>
													<componentID>	1827305570	</componentID>
													<variableName>	copy7_input	</variableName>
													<type>	int	</type>
													<variableID>	43	</variableID>
													<isRead>	true	</isRead>
													<dependence>	962624003	</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_copy7_input_43&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	294886446	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp32	</destSignalName>
											<priority>	1	</priority>
											<minPathToEnd>	1	</minPathToEnd>
											<fastestStepForAlap>	19	</fastestStepForAlap>
											<componentID>	294886446	</componentID>
											<type>	int	</type>
											<value>	3	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp32&nbsp;=&nbsp;32'sh00000003&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&gt;&gt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</srcNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp178&nbsp;=&nbsp;$signed(&nbsp;w_sys_tmp179[15:0]&nbsp;)&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Cast>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	1911724293	</nodeID>
					<startStep>	7	</startStep>
					<endStep>	7	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_multSine_i_16	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	19	</fastestStepForAlap>
					<componentID>	1936615584	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	16	</variableID>
					<isRead>	false	</isRead>
					<dependence>	2017534326	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1847349684	</nodeID>
							<startStep>	7	</startStep>
							<endStep>	7	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp33	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	19	</fastestStepForAlap>
							<componentID>	1847349684	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	87570662	</nodeID>
									<startStep>	7	</startStep>
									<endStep>	7	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_multSine_i_16	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	19	</fastestStepForAlap>
									<componentID>	1936615584	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	16	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1386976509	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_i_16&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	773818039	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	19	</fastestStepForAlap>
									<componentID>	773818039	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_i_16&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	398815241	</nodeID>
					<startStep>	19	</startStep>
					<endStep>	19	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_multSine_j_17	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	19	</fastestStepForAlap>
					<componentID>	679125458	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	17	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1165067644	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	591293200	</nodeID>
							<startStep>	19	</startStep>
							<endStep>	19	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp34	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	19	</fastestStepForAlap>
							<componentID>	591293200	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1457977731	</nodeID>
									<startStep>	19	</startStep>
									<endStep>	19	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_multSine_j_17	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	19	</fastestStepForAlap>
									<componentID>	679125458	</componentID>
									<variableName>	j	</variableName>
									<type>	int	</type>
									<variableID>	17	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1777204096	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_j_17&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1443312647	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	19	</fastestStepForAlap>
									<componentID>	1443312647	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multSine_j_17&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1927865264	</nodeID>
					<startStep>	7	</startStep>
					<endStep>	7	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_fld_phase_4	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	19	</fastestStepForAlap>
					<componentID>	1314763383	</componentID>
					<variableName>	phase	</variableName>
					<type>	int	</type>
					<variableID>	4	</variableID>
					<isRead>	false	</isRead>
					<dependence>	652387946,1527761599	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	398226112	</nodeID>
							<startStep>	7	</startStep>
							<endStep>	7	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp35	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	19	</fastestStepForAlap>
							<componentID>	398226112	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1427220332	</nodeID>
									<startStep>	7	</startStep>
									<endStep>	7	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_fld_phase_4	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	19	</fastestStepForAlap>
									<componentID>	1314763383	</componentID>
									<variableName>	phase	</variableName>
									<type>	int	</type>
									<variableID>	4	</variableID>
									<isRead>	true	</isRead>
									<dependence>	183168397	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_phase_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	2047266581	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	19	</fastestStepForAlap>
									<componentID>	2047266581	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_phase_4&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

	<exprInMethod><!--<br>@JRThrashUnroll(unrollType&nbsp;=&nbsp;JRThrashUnroll.simple,&nbsp;unrollNum&nbsp;=&nbsp;8,&nbsp;loopVariableName&nbsp;=&nbsp;&quot;i&quot;)<br>private&nbsp;void&nbsp;multSine(short&nbsp;rateA,&nbsp;short&nbsp;rateB,&nbsp;short[]&nbsp;bufferIn,&nbsp;short[]&nbsp;bufferOut)&nbsp;{<br>&nbsp;&nbsp;&nbsp;&nbsp;int&nbsp;mulWave;<br>&nbsp;&nbsp;&nbsp;&nbsp;for&nbsp;(int&nbsp;i&nbsp;=&nbsp;0,&nbsp;j&nbsp;=&nbsp;0;&nbsp;i&nbsp;&lt;&nbsp;bufSize;&nbsp;++i,&nbsp;++j,&nbsp;++phase)&nbsp;{<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;int&nbsp;input&nbsp;=&nbsp;bufferIn[i];<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;mulWave&nbsp;=&nbsp;input&nbsp;*&nbsp;((Sin((short)(rateA&nbsp;*&nbsp;phase))&nbsp;+&nbsp;Sin((short)(rateB&nbsp;*&nbsp;phase))));<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;bufferOut[j]&nbsp;=&nbsp;(short)(((mulWave&nbsp;&gt;&gt;&nbsp;16)&nbsp;*&nbsp;7&nbsp;+&nbsp;input)&nbsp;&gt;&gt;&nbsp;3);<br>&nbsp;&nbsp;&nbsp;&nbsp;}<br>}--></exprInMethod>
</METHOD>

<METHOD>
	<methodName>	becomeHigh	</methodName>
	<totalPhaseNum>10	</totalPhaseNum>
	<totalStageNum>5	</totalStageNum>
	<totalStepNum>14	</totalStepNum>
		<Phase>
			<phaseID>	2	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--int&nbsp;bufSizeDiv2&nbsp;=&nbsp;bufSize&nbsp;&gt;&gt;&nbsp;1<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	1426434633	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_becomeHigh_bufSizeDiv2_21	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1726925370	</componentID>
					<variableName>	bufSizeDiv2	</variableName>
					<type>	int	</type>
					<variableID>	21	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1193204385	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp190	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1193204385	</componentID>
							<op>	SR	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	983803009	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_fld_bufSize_5	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	246819222	</componentID>
									<variableName>	bufSize	</variableName>
									<type>	short	</type>
									<variableID>	5	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_bufSize_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1300574010	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	1300574010	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&gt;&gt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_becomeHigh_bufSizeDiv2_21&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	4	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--int&nbsp;i&nbsp;=&nbsp;0<br>int&nbsp;j&nbsp;=&nbsp;0<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	1658826904	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_becomeHigh_i_24	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1271070174	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	24	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Literal>
							<nodeID>	1856577709	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_intZero	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1856577709	</componentID>
							<type>	int	</type>
							<value>	0	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intZero&nbsp;=&nbsp;32'sh0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_becomeHigh_i_24&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	564164253	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_becomeHigh_j_25	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	768298666	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	25	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Literal>
							<nodeID>	2123993698	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_intZero	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	2123993698	</componentID>
							<type>	int	</type>
							<value>	0	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intZero&nbsp;=&nbsp;32'sh0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_becomeHigh_j_25&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	5	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!--i&nbsp;&lt;&nbsp;bufSize<br>-->	</exprInStage>
				<Binary>
					<nodeID>	341418205	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	boolean	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp191	</destSignalName>
					<priority>	0	</priority>
					<minPathToEnd>	0	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	341418205	</componentID>
					<op>	LT	</op>
					<ipcore>	notUsed	</ipcore>
					<leftNode>
						<VariableAccess>
							<nodeID>	139466651	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_becomeHigh_i_24	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1271070174	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	24	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_becomeHigh_i_24&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</leftNode>

					<rightNode>
						<VariableAccess>
							<nodeID>	1111344480	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_fld_bufSize_5	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	246819222	</componentID>
							<variableName>	bufSize	</variableName>
							<type>	short	</type>
							<variableID>	5	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_bufSize_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</rightNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</Binary>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	8	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	11	</stepNum>
				<minCriticalPath>	11	</minCriticalPath>
				<exprInStage>	<!--sinTmp&nbsp;=&nbsp;Sin((short)(4&nbsp;*&nbsp;i))<br>tmp&nbsp;=&nbsp;(short)((bufferIn[i]&nbsp;*&nbsp;sinTmp)&nbsp;&gt;&gt;&nbsp;16)<br>bufferOut[j]&nbsp;=&nbsp;(short)tmp<br>bufferOut[j&nbsp;+&nbsp;bufSizeDiv2]&nbsp;=&nbsp;(short)tmp<br>i&nbsp;+=&nbsp;2<br>++j<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	1701397401	</nodeID>
					<startStep>	6	</startStep>
					<endStep>	6	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_becomeHigh_sinTmp_23	</destSignalName>
					<priority>	5	</priority>
					<minPathToEnd>	5	</minPathToEnd>
					<fastestStepForAlap>	6	</fastestStepForAlap>
					<componentID>	1641358802	</componentID>
					<variableName>	sinTmp	</variableName>
					<type>	int	</type>
					<variableID>	23	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<UserDefined>
							<nodeID>	1945787977	</nodeID>
							<startStep>	3	</startStep>
							<endStep>	6	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp195	</destSignalName>
							<priority>	8	</priority>
							<minPathToEnd>	8	</minPathToEnd>
							<fastestStepForAlap>	3	</fastestStepForAlap>
							<componentID>	862066132	</componentID>
							<ipName>	Sin	</ipName>
							<arg>
								<Cast>
									<nodeID>	1889939499	</nodeID>
									<startStep>	3	</startStep>
									<endStep>	3	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp196	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	1889939499	</componentID>
									<castType>	short	</castType>
									<ipcore>	notUsed	</ipcore>
									<srcNode>
										<Binary>
											<nodeID>	659297550	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	3	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp197	</destSignalName>
											<priority>	11	</priority>
											<minPathToEnd>	11	</minPathToEnd>
											<fastestStepForAlap>	0	</fastestStepForAlap>
											<componentID>	1425816261	</componentID>
											<op>	*	</op>
											<ipcore>	MultInt_inst_2	</ipcore>
											<leftNode>
												<Literal>
													<nodeID>	782536916	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp198	</destSignalName>
													<priority>	11	</priority>
													<minPathToEnd>	11	</minPathToEnd>
													<fastestStepForAlap>	0	</fastestStepForAlap>
													<componentID>	782536916	</componentID>
													<type>	int	</type>
													<value>	4	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp198&nbsp;=&nbsp;32'sh00000004&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</leftNode>

											<rightNode>
												<VariableAccess>
													<nodeID>	908092984	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_becomeHigh_i_24	</destSignalName>
													<priority>	11	</priority>
													<minPathToEnd>	11	</minPathToEnd>
													<fastestStepForAlap>	0	</fastestStepForAlap>
													<componentID>	1271070174	</componentID>
													<variableName>	i	</variableName>
													<type>	int	</type>
													<variableID>	24	</variableID>
													<isRead>	true	</isRead>
													<dependence>		</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_becomeHigh_i_24&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultInt_inst_2&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</srcNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp196&nbsp;=&nbsp;$signed(&nbsp;w_sys_tmp197[15:0]&nbsp;)&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Cast>
							</arg>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;Sin_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</UserDefined>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_becomeHigh_sinTmp_23&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	152502859	</nodeID>
					<startStep>	9	</startStep>
					<endStep>	9	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_becomeHigh_tmp_22	</destSignalName>
					<priority>	2	</priority>
					<minPathToEnd>	2	</minPathToEnd>
					<fastestStepForAlap>	9	</fastestStepForAlap>
					<componentID>	1167560342	</componentID>
					<variableName>	tmp	</variableName>
					<type>	int	</type>
					<variableID>	22	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Cast>
							<nodeID>	1628585355	</nodeID>
							<startStep>	9	</startStep>
							<endStep>	9	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp199	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	9	</fastestStepForAlap>
							<componentID>	1628585355	</componentID>
							<castType>	short	</castType>
							<ipcore>	notUsed	</ipcore>
							<srcNode>
								<Binary>
									<nodeID>	1954980470	</nodeID>
									<startStep>	9	</startStep>
									<endStep>	9	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp200	</destSignalName>
									<priority>	2	</priority>
									<minPathToEnd>	2	</minPathToEnd>
									<fastestStepForAlap>	9	</fastestStepForAlap>
									<componentID>	1954980470	</componentID>
									<op>	SR	</op>
									<ipcore>	notUsed	</ipcore>
									<leftNode>
										<Binary>
											<nodeID>	977552923	</nodeID>
											<startStep>	6	</startStep>
											<endStep>	9	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp197	</destSignalName>
											<priority>	5	</priority>
											<minPathToEnd>	5	</minPathToEnd>
											<fastestStepForAlap>	6	</fastestStepForAlap>
											<componentID>	1425816261	</componentID>
											<op>	*	</op>
											<ipcore>	MultInt_inst_2	</ipcore>
											<leftNode>
												<ArrayAccess>
													<nodeID>	856960190	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	2	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	true	</destTypeIsReg>
													<destSignalName>	r_sys_tmp0_int	</destSignalName>
													<priority>	7	</priority>
													<minPathToEnd>	7	</minPathToEnd>
													<fastestStepForAlap>	4	</fastestStepForAlap>
													<componentID>	1198294963	</componentID>
													<variableName>	bufferIn	</variableName>
													<isRead>	true	</isRead>
													<type>	short	</type>
													<variableID>	19	</variableID>
													<dependence>		</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_becomeHigh_bufferIn_19_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_becomeHigh_bufferIn_19_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_becomeHigh_bufferIn_19_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_becomeHigh_bufferIn_19_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
													<offset>
														<VariableAccess>
															<nodeID>	1904576548	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_becomeHigh_i_24	</destSignalName>
															<priority>	7	</priority>
															<minPathToEnd>	7	</minPathToEnd>
															<fastestStepForAlap>	4	</fastestStepForAlap>
															<componentID>	1271070174	</componentID>
															<variableName>	i	</variableName>
															<type>	int	</type>
															<variableID>	24	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_becomeHigh_i_24&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</offset>
												</ArrayAccess>
											</leftNode>

											<rightNode>
												<VariableAccess>
													<nodeID>	1974283701	</nodeID>
													<startStep>	6	</startStep>
													<endStep>	6	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp202	</destSignalName>
													<priority>	5	</priority>
													<minPathToEnd>	5	</minPathToEnd>
													<fastestStepForAlap>	6	</fastestStepForAlap>
													<componentID>	1641358802	</componentID>
													<variableName>	sinTmp	</variableName>
													<type>	int	</type>
													<variableID>	23	</variableID>
													<isRead>	true	</isRead>
													<dependence>	1701397401	</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_becomeHigh_sinTmp_23&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;MultInt_inst_2&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	1016332910	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp203	</destSignalName>
											<priority>	2	</priority>
											<minPathToEnd>	2	</minPathToEnd>
											<fastestStepForAlap>	9	</fastestStepForAlap>
											<componentID>	1016332910	</componentID>
											<type>	int	</type>
											<value>	16	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp203&nbsp;=&nbsp;32'sh00000010&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&gt;&gt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</srcNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp199&nbsp;=&nbsp;$signed(&nbsp;w_sys_tmp200[15:0]&nbsp;)&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Cast>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_becomeHigh_tmp_22&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	422290132	</nodeID>
					<startStep>	9	</startStep>
					<endStep>	9	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp204	</destSignalName>
					<priority>	2	</priority>
					<minPathToEnd>	2	</minPathToEnd>
					<fastestStepForAlap>	9	</fastestStepForAlap>
					<componentID>	2144278836	</componentID>
					<variableName>	bufferOut	</variableName>
					<isRead>	false	</isRead>
					<type>	short	</type>
					<variableID>	20	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_becomeHigh_bufferOut_20_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_becomeHigh_bufferOut_20_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_becomeHigh_bufferOut_20_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_becomeHigh_bufferOut_20_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	1971316345	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_becomeHigh_j_25	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	9	</fastestStepForAlap>
							<componentID>	768298666	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	25	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_becomeHigh_j_25&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Cast>
							<nodeID>	536104499	</nodeID>
							<startStep>	9	</startStep>
							<endStep>	9	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp205	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	9	</fastestStepForAlap>
							<componentID>	536104499	</componentID>
							<castType>	short	</castType>
							<ipcore>	notUsed	</ipcore>
							<srcNode>
								<VariableAccess>
									<nodeID>	1614415528	</nodeID>
									<startStep>	9	</startStep>
									<endStep>	9	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp206	</destSignalName>
									<priority>	2	</priority>
									<minPathToEnd>	2	</minPathToEnd>
									<fastestStepForAlap>	9	</fastestStepForAlap>
									<componentID>	1167560342	</componentID>
									<variableName>	tmp	</variableName>
									<type>	int	</type>
									<variableID>	22	</variableID>
									<isRead>	true	</isRead>
									<dependence>	152502859	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_becomeHigh_tmp_22&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</srcNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp205&nbsp;=&nbsp;$signed(&nbsp;w_sys_tmp206[15:0]&nbsp;)&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Cast>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	25899251	</nodeID>
					<startStep>	10	</startStep>
					<endStep>	10	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp207	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	10	</fastestStepForAlap>
					<componentID>	2144278836	</componentID>
					<variableName>	bufferOut	</variableName>
					<isRead>	false	</isRead>
					<type>	short	</type>
					<variableID>	20	</variableID>
					<dependence>	422290132	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_becomeHigh_bufferOut_20_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_becomeHigh_bufferOut_20_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_becomeHigh_bufferOut_20_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_becomeHigh_bufferOut_20_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<Binary>
							<nodeID>	1497014863	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp208	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	10	</fastestStepForAlap>
							<componentID>	1497014863	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	410394189	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_becomeHigh_j_25	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	768298666	</componentID>
									<variableName>	j	</variableName>
									<type>	int	</type>
									<variableID>	25	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_becomeHigh_j_25&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<VariableAccess>
									<nodeID>	1925144006	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_becomeHigh_bufSizeDiv2_21	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	1726925370	</componentID>
									<variableName>	bufSizeDiv2	</variableName>
									<type>	int	</type>
									<variableID>	21	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_becomeHigh_bufSizeDiv2_21&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</offset>
					<assignNode>
						<Cast>
							<nodeID>	1906683140	</nodeID>
							<startStep>	10	</startStep>
							<endStep>	10	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp209	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	10	</fastestStepForAlap>
							<componentID>	1906683140	</componentID>
							<castType>	short	</castType>
							<ipcore>	notUsed	</ipcore>
							<srcNode>
								<VariableAccess>
									<nodeID>	872553446	</nodeID>
									<startStep>	10	</startStep>
									<endStep>	10	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_becomeHigh_tmp_22	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	1167560342	</componentID>
									<variableName>	tmp	</variableName>
									<type>	int	</type>
									<variableID>	22	</variableID>
									<isRead>	true	</isRead>
									<dependence>	152502859	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_becomeHigh_tmp_22&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</srcNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp209&nbsp;=&nbsp;$signed(&nbsp;r_becomeHigh_tmp_22[15:0]&nbsp;)&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Cast>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	1987425206	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_becomeHigh_i_24	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	10	</fastestStepForAlap>
					<componentID>	1271070174	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	24	</variableID>
					<isRead>	false	</isRead>
					<dependence>	908092984,1904576548	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	694791804	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp210	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	10	</fastestStepForAlap>
							<componentID>	694791804	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1497261089	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_becomeHigh_i_24	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	1271070174	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	24	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_becomeHigh_i_24&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	253747277	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp211	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	253747277	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp211&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_becomeHigh_i_24&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1975445244	</nodeID>
					<startStep>	10	</startStep>
					<endStep>	10	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_becomeHigh_j_25	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	10	</fastestStepForAlap>
					<componentID>	768298666	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	25	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1971316345,410394189	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1211033288	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp212	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	10	</fastestStepForAlap>
							<componentID>	1211033288	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	2133948797	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_becomeHigh_j_25	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	768298666	</componentID>
									<variableName>	j	</variableName>
									<type>	int	</type>
									<variableID>	25	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_becomeHigh_j_25&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	153042632	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	153042632	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_becomeHigh_j_25&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

	<exprInMethod><!--<br>private&nbsp;void&nbsp;becomeHigh(short[]&nbsp;bufferIn,&nbsp;short[]&nbsp;bufferOut)&nbsp;{<br>&nbsp;&nbsp;&nbsp;&nbsp;int&nbsp;bufSizeDiv2&nbsp;=&nbsp;bufSize&nbsp;&gt;&gt;&nbsp;1;<br>&nbsp;&nbsp;&nbsp;&nbsp;int&nbsp;tmp;<br>&nbsp;&nbsp;&nbsp;&nbsp;int&nbsp;sinTmp;<br>&nbsp;&nbsp;&nbsp;&nbsp;for&nbsp;(int&nbsp;i&nbsp;=&nbsp;0,&nbsp;j&nbsp;=&nbsp;0;&nbsp;i&nbsp;&lt;&nbsp;bufSize;&nbsp;i&nbsp;+=&nbsp;2,&nbsp;++j)&nbsp;{<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;sinTmp&nbsp;=&nbsp;Sin((short)(4&nbsp;*&nbsp;i));<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;tmp&nbsp;=&nbsp;(short)((bufferIn[i]&nbsp;*&nbsp;sinTmp)&nbsp;&gt;&gt;&nbsp;16);<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;bufferOut[j]&nbsp;=&nbsp;(short)tmp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;bufferOut[j&nbsp;+&nbsp;bufSizeDiv2]&nbsp;=&nbsp;(short)tmp;<br>&nbsp;&nbsp;&nbsp;&nbsp;}<br>}--></exprInMethod>
</METHOD>

<METHOD>
	<methodName>	distortion	</methodName>
	<totalPhaseNum>16	</totalPhaseNum>
	<totalStageNum>8	</totalStageNum>
	<totalStepNum>10	</totalStepNum>
		<Phase>
			<phaseID>	2	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!---->	</exprInStage>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	4	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--int&nbsp;i&nbsp;=&nbsp;0<br>int&nbsp;j&nbsp;=&nbsp;0<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	1649590565	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_distortion_i_30	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	654743185	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	30	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Literal>
							<nodeID>	562503067	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_intZero	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	562503067	</componentID>
							<type>	int	</type>
							<value>	0	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intZero&nbsp;=&nbsp;32'sh0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_distortion_i_30&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	766032975	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_distortion_j_31	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	551747060	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	31	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Literal>
							<nodeID>	378449674	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_intZero	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	378449674	</componentID>
							<type>	int	</type>
							<value>	0	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intZero&nbsp;=&nbsp;32'sh0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_distortion_j_31&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	5	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!--i&nbsp;&lt;&nbsp;bufSize<br>-->	</exprInStage>
				<Binary>
					<nodeID>	1904592151	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	boolean	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp213	</destSignalName>
					<priority>	0	</priority>
					<minPathToEnd>	0	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1904592151	</componentID>
					<op>	LT	</op>
					<ipcore>	notUsed	</ipcore>
					<leftNode>
						<VariableAccess>
							<nodeID>	89039675	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_distortion_i_30	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	654743185	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	30	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_distortion_i_30&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</leftNode>

					<rightNode>
						<VariableAccess>
							<nodeID>	1841199413	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_fld_bufSize_5	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	246819222	</componentID>
							<variableName>	bufSize	</variableName>
							<type>	short	</type>
							<variableID>	5	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_bufSize_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</rightNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</Binary>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	6	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--++i<br>++j<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	1946664668	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_distortion_i_30	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	654743185	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	30	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Binary>
							<nodeID>	679713031	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp214	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	679713031	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1471393624	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_distortion_i_30	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	654743185	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	30	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_distortion_i_30&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1438443363	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	1438443363	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_distortion_i_30&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1694187662	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_distortion_j_31	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	551747060	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	31	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Binary>
							<nodeID>	726359661	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp215	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	726359661	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1629772879	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_distortion_j_31	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	551747060	</componentID>
									<variableName>	j	</variableName>
									<type>	int	</type>
									<variableID>	31	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_distortion_j_31&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	438859868	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	438859868	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_distortion_j_31&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	8	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	3	</stepNum>
				<minCriticalPath>	3	</minCriticalPath>
				<exprInStage>	<!--bufIn&nbsp;=&nbsp;bufferIn[i]<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	1458957678	</nodeID>
					<startStep>	2	</startStep>
					<endStep>	2	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_distortion_bufIn_29	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	2	</fastestStepForAlap>
					<componentID>	733412700	</componentID>
					<variableName>	bufIn	</variableName>
					<type>	short	</type>
					<variableID>	29	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<ArrayAccess>
							<nodeID>	2058598767	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	2	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp216	</destSignalName>
							<priority>	3	</priority>
							<minPathToEnd>	3	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	760440152	</componentID>
							<variableName>	bufferIn	</variableName>
							<isRead>	true	</isRead>
							<type>	short	</type>
							<variableID>	27	</variableID>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_distortion_bufferIn_27_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_distortion_bufferIn_27_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_distortion_bufferIn_27_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_distortion_bufferIn_27_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
							<offset>
								<VariableAccess>
									<nodeID>	1042451367	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_distortion_i_30	</destSignalName>
									<priority>	3	</priority>
									<minPathToEnd>	3	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	654743185	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	30	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_distortion_i_30&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</offset>
						</ArrayAccess>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_distortion_bufIn_29&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	10	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!--bufIn&nbsp;&lt;&nbsp;0<br>-->	</exprInStage>
				<Binary>
					<nodeID>	1308532943	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	boolean	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp217	</destSignalName>
					<priority>	0	</priority>
					<minPathToEnd>	0	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1308532943	</componentID>
					<op>	LT	</op>
					<ipcore>	notUsed	</ipcore>
					<leftNode>
						<VariableAccess>
							<nodeID>	133144074	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_distortion_bufIn_29	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	733412700	</componentID>
							<variableName>	bufIn	</variableName>
							<type>	short	</type>
							<variableID>	29	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_distortion_bufIn_29&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</leftNode>

					<rightNode>
						<Literal>
							<nodeID>	74491544	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_intZero	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	74491544	</componentID>
							<type>	int	</type>
							<value>	0	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intZero&nbsp;=&nbsp;32'sh0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</rightNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</Binary>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	12	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--bufferOut[j]&nbsp;=&nbsp;(short)((-rateA&nbsp;&gt;&nbsp;bufIn)&nbsp;?&nbsp;-rateA&nbsp;:&nbsp;bufIn)<br>-->	</exprInStage>
				<ArrayAccess>
					<nodeID>	2143897454	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp218	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	2003880012	</componentID>
					<variableName>	bufferOut	</variableName>
					<isRead>	false	</isRead>
					<type>	short	</type>
					<variableID>	28	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_distortion_bufferOut_28_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_distortion_bufferOut_28_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_distortion_bufferOut_28_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_distortion_bufferOut_28_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	225325783	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_distortion_j_31	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	551747060	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	31	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_distortion_j_31&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Cast>
							<nodeID>	1036765220	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp219	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1036765220	</componentID>
							<castType>	short	</castType>
							<ipcore>	notUsed	</ipcore>
							<srcNode>
								<Conditional>
									<nodeID>	230740782	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp220	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	230740782	</componentID>
									<condNode>
										<Binary>
											<nodeID>	1852340239	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	boolean	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp222	</destSignalName>
											<priority>	1	</priority>
											<minPathToEnd>	1	</minPathToEnd>
											<fastestStepForAlap>	0	</fastestStepForAlap>
											<componentID>	1852340239	</componentID>
											<op>	LT	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<VariableAccess>
													<nodeID>	211966314	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_distortion_bufIn_29	</destSignalName>
													<priority>	1	</priority>
													<minPathToEnd>	1	</minPathToEnd>
													<fastestStepForAlap>	0	</fastestStepForAlap>
													<componentID>	733412700	</componentID>
													<variableName>	bufIn	</variableName>
													<type>	short	</type>
													<variableID>	29	</variableID>
													<isRead>	true	</isRead>
													<dependence>		</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_distortion_bufIn_29&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</leftNode>

											<rightNode>
												<Unary>
													<nodeID>	1989952672	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp221	</destSignalName>
													<priority>	1	</priority>
													<minPathToEnd>	1	</minPathToEnd>
													<fastestStepForAlap>	0	</fastestStepForAlap>
													<componentID>	1989952672	</componentID>
													<op>	-	</op>
													<srcNode>
														<VariableAccess>
															<nodeID>	224239926	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_distortion_rateA_26	</destSignalName>
															<priority>	1	</priority>
															<minPathToEnd>	1	</minPathToEnd>
															<fastestStepForAlap>	0	</fastestStepForAlap>
															<componentID>	2114119444	</componentID>
															<variableName>	rateA	</variableName>
															<type>	short	</type>
															<variableID>	26	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_distortion_rateA_26&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</srcNode>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;-&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Unary>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</condNode>
									<trueNode>
										<Unary>
											<nodeID>	1888555693	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp221	</destSignalName>
											<priority>	1	</priority>
											<minPathToEnd>	1	</minPathToEnd>
											<fastestStepForAlap>	0	</fastestStepForAlap>
											<componentID>	1888555693	</componentID>
											<op>	-	</op>
											<srcNode>
												<VariableAccess>
													<nodeID>	1147229591	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_distortion_rateA_26	</destSignalName>
													<priority>	1	</priority>
													<minPathToEnd>	1	</minPathToEnd>
													<fastestStepForAlap>	0	</fastestStepForAlap>
													<componentID>	2114119444	</componentID>
													<variableName>	rateA	</variableName>
													<type>	short	</type>
													<variableID>	26	</variableID>
													<isRead>	true	</isRead>
													<dependence>		</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_distortion_rateA_26&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</srcNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;-&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Unary>
									</trueNode>
									<falseNode>
										<VariableAccess>
											<nodeID>	1379553171	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_distortion_bufIn_29	</destSignalName>
											<priority>	1	</priority>
											<minPathToEnd>	1	</minPathToEnd>
											<fastestStepForAlap>	0	</fastestStepForAlap>
											<componentID>	733412700	</componentID>
											<variableName>	bufIn	</variableName>
											<type>	short	</type>
											<variableID>	29	</variableID>
											<isRead>	true	</isRead>
											<dependence>		</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_distortion_bufIn_29&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</falseNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;?:&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Conditional>
							</srcNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp219&nbsp;=&nbsp;$signed(&nbsp;w_sys_tmp220[15:0]&nbsp;)&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Cast>
					</assignNode>
				</ArrayAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	14	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--bufferOut[j]&nbsp;=&nbsp;(short)((bufIn&nbsp;&gt;&nbsp;rateA)&nbsp;?&nbsp;rateA&nbsp;:&nbsp;bufIn)<br>-->	</exprInStage>
				<ArrayAccess>
					<nodeID>	1916691985	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp224	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	2003880012	</componentID>
					<variableName>	bufferOut	</variableName>
					<isRead>	false	</isRead>
					<type>	short	</type>
					<variableID>	28	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_distortion_bufferOut_28_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_distortion_bufferOut_28_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_distortion_bufferOut_28_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_distortion_bufferOut_28_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	1587486895	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_distortion_j_31	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	551747060	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	31	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_distortion_j_31&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Cast>
							<nodeID>	555413937	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp225	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	555413937	</componentID>
							<castType>	short	</castType>
							<ipcore>	notUsed	</ipcore>
							<srcNode>
								<Conditional>
									<nodeID>	1878109297	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp226	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	1878109297	</componentID>
									<condNode>
										<Binary>
											<nodeID>	1668311073	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	boolean	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp227	</destSignalName>
											<priority>	1	</priority>
											<minPathToEnd>	1	</minPathToEnd>
											<fastestStepForAlap>	0	</fastestStepForAlap>
											<componentID>	1668311073	</componentID>
											<op>	LT	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<VariableAccess>
													<nodeID>	1757708679	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_distortion_rateA_26	</destSignalName>
													<priority>	1	</priority>
													<minPathToEnd>	1	</minPathToEnd>
													<fastestStepForAlap>	0	</fastestStepForAlap>
													<componentID>	2114119444	</componentID>
													<variableName>	rateA	</variableName>
													<type>	short	</type>
													<variableID>	26	</variableID>
													<isRead>	true	</isRead>
													<dependence>		</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_distortion_rateA_26&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</leftNode>

											<rightNode>
												<VariableAccess>
													<nodeID>	1024719821	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_distortion_bufIn_29	</destSignalName>
													<priority>	1	</priority>
													<minPathToEnd>	1	</minPathToEnd>
													<fastestStepForAlap>	0	</fastestStepForAlap>
													<componentID>	733412700	</componentID>
													<variableName>	bufIn	</variableName>
													<type>	short	</type>
													<variableID>	29	</variableID>
													<isRead>	true	</isRead>
													<dependence>		</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_distortion_bufIn_29&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</condNode>
									<trueNode>
										<VariableAccess>
											<nodeID>	1794666254	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_distortion_rateA_26	</destSignalName>
											<priority>	1	</priority>
											<minPathToEnd>	1	</minPathToEnd>
											<fastestStepForAlap>	0	</fastestStepForAlap>
											<componentID>	2114119444	</componentID>
											<variableName>	rateA	</variableName>
											<type>	short	</type>
											<variableID>	26	</variableID>
											<isRead>	true	</isRead>
											<dependence>		</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_distortion_rateA_26&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</trueNode>
									<falseNode>
										<VariableAccess>
											<nodeID>	1547908863	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_distortion_bufIn_29	</destSignalName>
											<priority>	1	</priority>
											<minPathToEnd>	1	</minPathToEnd>
											<fastestStepForAlap>	0	</fastestStepForAlap>
											<componentID>	733412700	</componentID>
											<variableName>	bufIn	</variableName>
											<type>	short	</type>
											<variableID>	29	</variableID>
											<isRead>	true	</isRead>
											<dependence>		</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_distortion_bufIn_29&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</falseNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;?:&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Conditional>
							</srcNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp225&nbsp;=&nbsp;$signed(&nbsp;w_sys_tmp226[15:0]&nbsp;)&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Cast>
					</assignNode>
				</ArrayAccess>
			</Stage>

		</Phase>

	<exprInMethod><!--<br>private&nbsp;void&nbsp;distortion(short&nbsp;rateA,&nbsp;short[]&nbsp;bufferIn,&nbsp;short[]&nbsp;bufferOut)&nbsp;{<br>&nbsp;&nbsp;&nbsp;&nbsp;short&nbsp;bufIn;<br>&nbsp;&nbsp;&nbsp;&nbsp;for&nbsp;(int&nbsp;i&nbsp;=&nbsp;0,&nbsp;j&nbsp;=&nbsp;0;&nbsp;i&nbsp;&lt;&nbsp;bufSize;&nbsp;++i,&nbsp;++j)&nbsp;{<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;bufIn&nbsp;=&nbsp;bufferIn[i];<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;if&nbsp;(bufIn&nbsp;&lt;&nbsp;0)&nbsp;bufferOut[j]&nbsp;=&nbsp;(short)((-rateA&nbsp;&gt;&nbsp;bufIn)&nbsp;?&nbsp;-rateA&nbsp;:&nbsp;bufIn);&nbsp;else&nbsp;bufferOut[j]&nbsp;=&nbsp;(short)((bufIn&nbsp;&gt;&nbsp;rateA)&nbsp;?&nbsp;rateA&nbsp;:&nbsp;bufIn);<br>&nbsp;&nbsp;&nbsp;&nbsp;}<br>}--></exprInMethod>
</METHOD>

<METHOD>
	<methodName>	echo	</methodName>
	<totalPhaseNum>9	</totalPhaseNum>
	<totalStageNum>4	</totalStageNum>
	<totalStepNum>5	</totalStepNum>
		<Phase>
			<phaseID>	3	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--int&nbsp;i&nbsp;=&nbsp;0<br>int&nbsp;j&nbsp;=&nbsp;0<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	1087360683	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_echo_i_34	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	185163211	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	34	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Literal>
							<nodeID>	334282774	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_intZero	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	334282774	</componentID>
							<type>	int	</type>
							<value>	0	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intZero&nbsp;=&nbsp;32'sh0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_echo_i_34&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	473362066	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_echo_j_35	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1516814774	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	35	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Literal>
							<nodeID>	327533081	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_intZero	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	327533081	</componentID>
							<type>	int	</type>
							<value>	0	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intZero&nbsp;=&nbsp;32'sh0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_echo_j_35&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	4	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!--i&nbsp;&lt;&nbsp;bufSize<br>-->	</exprInStage>
				<Binary>
					<nodeID>	847905106	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	boolean	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp228	</destSignalName>
					<priority>	0	</priority>
					<minPathToEnd>	0	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	847905106	</componentID>
					<op>	LT	</op>
					<ipcore>	notUsed	</ipcore>
					<leftNode>
						<VariableAccess>
							<nodeID>	39635050	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_echo_i_34	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	185163211	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	34	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_echo_i_34&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</leftNode>

					<rightNode>
						<VariableAccess>
							<nodeID>	426354780	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_fld_bufSize_5	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	246819222	</componentID>
							<variableName>	bufSize	</variableName>
							<type>	short	</type>
							<variableID>	5	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_fld_bufSize_5&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</rightNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</Binary>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	7	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	3	</stepNum>
				<minCriticalPath>	3	</minCriticalPath>
				<exprInStage>	<!--bufferOut[j]&nbsp;=&nbsp;(short)((bufferOut[i]&nbsp;+&nbsp;bufferIn[i])&nbsp;&gt;&gt;&nbsp;1)<br>++i<br>++j<br>-->	</exprInStage>
				<ArrayAccess>
					<nodeID>	1739341068	</nodeID>
					<startStep>	2	</startStep>
					<endStep>	2	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp231	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	2	</fastestStepForAlap>
					<componentID>	1557926912	</componentID>
					<variableName>	bufferOut	</variableName>
					<isRead>	false	</isRead>
					<type>	short	</type>
					<variableID>	33	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_echo_bufferOut_33_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_echo_bufferOut_33_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_echo_bufferOut_33_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_echo_bufferOut_33_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	1956985760	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_echo_j_35	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	2	</fastestStepForAlap>
							<componentID>	1516814774	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	35	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_echo_j_35&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Cast>
							<nodeID>	200130868	</nodeID>
							<startStep>	2	</startStep>
							<endStep>	2	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp232	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	2	</fastestStepForAlap>
							<componentID>	200130868	</componentID>
							<castType>	short	</castType>
							<ipcore>	notUsed	</ipcore>
							<srcNode>
								<Binary>
									<nodeID>	640107274	</nodeID>
									<startStep>	2	</startStep>
									<endStep>	2	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp233	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	640107274	</componentID>
									<op>	SR	</op>
									<ipcore>	notUsed	</ipcore>
									<leftNode>
										<Binary>
											<nodeID>	1537366295	</nodeID>
											<startStep>	2	</startStep>
											<endStep>	2	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp234	</destSignalName>
											<priority>	1	</priority>
											<minPathToEnd>	1	</minPathToEnd>
											<fastestStepForAlap>	2	</fastestStepForAlap>
											<componentID>	1537366295	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<ArrayAccess>
													<nodeID>	2139563008	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	2	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp235	</destSignalName>
													<priority>	3	</priority>
													<minPathToEnd>	3	</minPathToEnd>
													<fastestStepForAlap>	0	</fastestStepForAlap>
													<componentID>	1557926912	</componentID>
													<variableName>	bufferOut	</variableName>
													<isRead>	true	</isRead>
													<type>	short	</type>
													<variableID>	33	</variableID>
													<dependence>		</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_echo_bufferOut_33_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_echo_bufferOut_33_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_echo_bufferOut_33_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_echo_bufferOut_33_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
													<offset>
														<VariableAccess>
															<nodeID>	21806441	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_echo_i_34	</destSignalName>
															<priority>	3	</priority>
															<minPathToEnd>	3	</minPathToEnd>
															<fastestStepForAlap>	0	</fastestStepForAlap>
															<componentID>	185163211	</componentID>
															<variableName>	i	</variableName>
															<type>	int	</type>
															<variableID>	34	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_echo_i_34&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</offset>
												</ArrayAccess>
											</leftNode>

											<rightNode>
												<ArrayAccess>
													<nodeID>	1428633897	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	2	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp236	</destSignalName>
													<priority>	3	</priority>
													<minPathToEnd>	3	</minPathToEnd>
													<fastestStepForAlap>	0	</fastestStepForAlap>
													<componentID>	35249772	</componentID>
													<variableName>	bufferIn	</variableName>
													<isRead>	true	</isRead>
													<type>	short	</type>
													<variableID>	32	</variableID>
													<dependence>		</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_echo_bufferIn_32_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_echo_bufferIn_32_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_echo_bufferIn_32_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_echo_bufferIn_32_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
													<offset>
														<VariableAccess>
															<nodeID>	1884915079	</nodeID>
															<startStep>	0	</startStep>
															<endStep>	0	</endStep>
															<destType>	int	</destType>
															<destTypeIsReg>	false	</destTypeIsReg>
															<destSignalName>	r_echo_i_34	</destSignalName>
															<priority>	3	</priority>
															<minPathToEnd>	3	</minPathToEnd>
															<fastestStepForAlap>	0	</fastestStepForAlap>
															<componentID>	185163211	</componentID>
															<variableName>	i	</variableName>
															<type>	int	</type>
															<variableID>	34	</variableID>
															<isRead>	true	</isRead>
															<dependence>		</dependence>
															<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_echo_i_34&nbsp;&nbsp;&nbsp;&nbsp;--></component>
														</VariableAccess>
													</offset>
												</ArrayAccess>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</leftNode>

									<rightNode>
										<Literal>
											<nodeID>	88972209	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_intOne	</destSignalName>
											<priority>	1	</priority>
											<minPathToEnd>	1	</minPathToEnd>
											<fastestStepForAlap>	2	</fastestStepForAlap>
											<componentID>	88972209	</componentID>
											<type>	int	</type>
											<value>	1	</value>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Literal>
									</rightNode>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&gt;&gt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Binary>
							</srcNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp232&nbsp;=&nbsp;$signed(&nbsp;w_sys_tmp233[15:0]&nbsp;)&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Cast>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	707298351	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_echo_i_34	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	2	</fastestStepForAlap>
					<componentID>	185163211	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	34	</variableID>
					<isRead>	false	</isRead>
					<dependence>	21806441,1884915079	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1241399112	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp237	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	2	</fastestStepForAlap>
							<componentID>	1241399112	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1391244779	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_echo_i_34	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	185163211	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	34	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_echo_i_34&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	849052117	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	849052117	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_echo_i_34&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	2137579751	</nodeID>
					<startStep>	2	</startStep>
					<endStep>	2	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_echo_j_35	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	2	</fastestStepForAlap>
					<componentID>	1516814774	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	35	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1956985760	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1048944394	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp238	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	2	</fastestStepForAlap>
							<componentID>	1048944394	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	915171735	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_echo_j_35	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	1516814774	</componentID>
									<variableName>	j	</variableName>
									<type>	int	</type>
									<variableID>	35	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_echo_j_35&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1013470331	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	1013470331	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_echo_j_35&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

	<exprInMethod><!--<br>private&nbsp;void&nbsp;echo(short[]&nbsp;bufferIn,&nbsp;short[]&nbsp;bufferOut)&nbsp;{<br>&nbsp;&nbsp;&nbsp;&nbsp;for&nbsp;(int&nbsp;i&nbsp;=&nbsp;0,&nbsp;j&nbsp;=&nbsp;0;&nbsp;i&nbsp;&lt;&nbsp;bufSize;&nbsp;++i,&nbsp;++j)&nbsp;{<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;bufferOut[j]&nbsp;=&nbsp;(short)((bufferOut[i]&nbsp;+&nbsp;bufferIn[i])&nbsp;&gt;&gt;&nbsp;1);<br>&nbsp;&nbsp;&nbsp;&nbsp;}<br>}--></exprInMethod>
</METHOD>

	</CLASS>
