Timing Analyzer report for toolflow
Sat Nov 30 15:44:00 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'iCLK'
 14. Slow 1200mV 85C Model Hold: 'iCLK'
 15. Slow 1200mV 85C Model Recovery: 'iCLK'
 16. Slow 1200mV 85C Model Removal: 'iCLK'
 17. Slow 1200mV 85C Model Metastability Summary
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'iCLK'
 25. Slow 1200mV 0C Model Hold: 'iCLK'
 26. Slow 1200mV 0C Model Recovery: 'iCLK'
 27. Slow 1200mV 0C Model Removal: 'iCLK'
 28. Slow 1200mV 0C Model Metastability Summary
 29. Fast 1200mV 0C Model Setup Summary
 30. Fast 1200mV 0C Model Hold Summary
 31. Fast 1200mV 0C Model Recovery Summary
 32. Fast 1200mV 0C Model Removal Summary
 33. Fast 1200mV 0C Model Minimum Pulse Width Summary
 34. Fast 1200mV 0C Model Setup: 'iCLK'
 35. Fast 1200mV 0C Model Hold: 'iCLK'
 36. Fast 1200mV 0C Model Recovery: 'iCLK'
 37. Fast 1200mV 0C Model Removal: 'iCLK'
 38. Fast 1200mV 0C Model Metastability Summary
 39. Multicorner Timing Analysis Summary
 40. Board Trace Model Assignments
 41. Input Transition Times
 42. Signal Integrity Metrics (Slow 1200mv 0c Model)
 43. Signal Integrity Metrics (Slow 1200mv 85c Model)
 44. Signal Integrity Metrics (Fast 1200mv 0c Model)
 45. Setup Transfers
 46. Hold Transfers
 47. Recovery Transfers
 48. Removal Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths Summary
 52. Clock Status Summary
 53. Unconstrained Input Ports
 54. Unconstrained Output Ports
 55. Unconstrained Input Ports
 56. Unconstrained Output Ports
 57. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+---------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                         ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                  ;
; Revision Name         ; toolflow                                                ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE115F29C7                                           ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.64        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  30.3%      ;
;     Processor 3            ;  24.8%      ;
;     Processor 4            ;   8.6%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; toolflow.sdc  ; OK     ; Sat Nov 30 15:43:32 2024 ;
+---------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; iCLK       ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { iCLK } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 44.28 MHz ; 44.28 MHz       ; iCLK       ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; iCLK  ; -2.483 ; -35.296            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; iCLK  ; 0.340 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; iCLK  ; 3.650 ; 0.000                  ;
+-------+-------+------------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; iCLK  ; 2.124 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; iCLK  ; 9.626 ; 0.000                             ;
+-------+-------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'iCLK'                                                                                                                                                                                                  ;
+--------+----------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                              ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.483 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q           ; iCLK         ; iCLK        ; 20.000       ; -0.108     ; 22.373     ;
; -2.206 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q           ; iCLK         ; iCLK        ; 20.000       ; -0.127     ; 22.077     ;
; -2.184 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q           ; iCLK         ; iCLK        ; 20.000       ; -0.132     ; 22.050     ;
; -2.150 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q           ; iCLK         ; iCLK        ; 20.000       ; -0.112     ; 22.036     ;
; -2.149 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q           ; iCLK         ; iCLK        ; 20.000       ; -0.533     ; 21.614     ;
; -2.145 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q           ; iCLK         ; iCLK        ; 20.000       ; -0.108     ; 22.035     ;
; -2.104 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q           ; iCLK         ; iCLK        ; 20.000       ; -0.112     ; 21.990     ;
; -2.080 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:28:REGI|s_Q           ; iCLK         ; iCLK        ; 20.000       ; -0.112     ; 21.966     ;
; -1.842 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q           ; iCLK         ; iCLK        ; 20.000       ; 0.304      ; 22.144     ;
; -1.841 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q           ; iCLK         ; iCLK        ; 20.000       ; -0.132     ; 21.707     ;
; -1.803 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:28:REGI|s_Q           ; iCLK         ; iCLK        ; 20.000       ; -0.131     ; 21.670     ;
; -1.781 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:28:REGI|s_Q           ; iCLK         ; iCLK        ; 20.000       ; -0.136     ; 21.643     ;
; -1.760 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q                                      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.108     ; 21.650     ;
; -1.747 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:28:REGI|s_Q           ; iCLK         ; iCLK        ; 20.000       ; -0.116     ; 21.629     ;
; -1.746 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:28:REGI|s_Q           ; iCLK         ; iCLK        ; 20.000       ; -0.537     ; 21.207     ;
; -1.742 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:28:REGI|s_Q           ; iCLK         ; iCLK        ; 20.000       ; -0.112     ; 21.628     ;
; -1.709 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q           ; iCLK         ; iCLK        ; 20.000       ; 0.307      ; 22.014     ;
; -1.701 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:28:REGI|s_Q           ; iCLK         ; iCLK        ; 20.000       ; -0.116     ; 21.583     ;
; -1.623 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q           ; iCLK         ; iCLK        ; 20.000       ; 0.307      ; 21.928     ;
; -1.572 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:26:REGI|s_Q           ; iCLK         ; iCLK        ; 20.000       ; -0.112     ; 21.458     ;
; -1.565 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q                                      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.112     ; 21.451     ;
; -1.565 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q           ; iCLK         ; iCLK        ; 20.000       ; 0.285      ; 21.848     ;
; -1.555 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q           ; iCLK         ; iCLK        ; 20.000       ; 0.280      ; 21.833     ;
; -1.509 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q           ; iCLK         ; iCLK        ; 20.000       ; 0.300      ; 21.807     ;
; -1.508 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q           ; iCLK         ; iCLK        ; 20.000       ; -0.121     ; 21.385     ;
; -1.504 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q           ; iCLK         ; iCLK        ; 20.000       ; 0.304      ; 21.806     ;
; -1.483 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q                                      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.127     ; 21.354     ;
; -1.463 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q           ; iCLK         ; iCLK        ; 20.000       ; 0.300      ; 21.761     ;
; -1.461 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q                                      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.132     ; 21.327     ;
; -1.438 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:28:REGI|s_Q           ; iCLK         ; iCLK        ; 20.000       ; -0.136     ; 21.300     ;
; -1.432 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q           ; iCLK         ; iCLK        ; 20.000       ; 0.288      ; 21.718     ;
; -1.427 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q                                      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.112     ; 21.313     ;
; -1.426 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:30:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.426     ; 20.998     ;
; -1.426 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q                                      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.533     ; 20.891     ;
; -1.422 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q                                      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.108     ; 21.312     ;
; -1.410 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q           ; iCLK         ; iCLK        ; 20.000       ; 0.283      ; 21.691     ;
; -1.381 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q                                      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.112     ; 21.267     ;
; -1.376 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q           ; iCLK         ; iCLK        ; 20.000       ; 0.303      ; 21.677     ;
; -1.375 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q           ; iCLK         ; iCLK        ; 20.000       ; -0.118     ; 21.255     ;
; -1.371 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q           ; iCLK         ; iCLK        ; 20.000       ; 0.307      ; 21.676     ;
; -1.346 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q           ; iCLK         ; iCLK        ; 20.000       ; 0.288      ; 21.632     ;
; -1.343 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:31:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.424     ; 20.917     ;
; -1.330 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q           ; iCLK         ; iCLK        ; 20.000       ; 0.303      ; 21.631     ;
; -1.324 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q           ; iCLK         ; iCLK        ; 20.000       ; 0.283      ; 21.605     ;
; -1.295 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:26:REGI|s_Q           ; iCLK         ; iCLK        ; 20.000       ; -0.131     ; 21.162     ;
; -1.292 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.195     ; 11.095     ;
; -1.290 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q           ; iCLK         ; iCLK        ; 20.000       ; 0.303      ; 21.591     ;
; -1.289 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q           ; iCLK         ; iCLK        ; 20.000       ; -0.118     ; 21.169     ;
; -1.289 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.195     ; 11.092     ;
; -1.288 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q                                      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.131     ; 21.155     ;
; -1.285 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q           ; iCLK         ; iCLK        ; 20.000       ; 0.307      ; 21.590     ;
; -1.273 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:26:REGI|s_Q           ; iCLK         ; iCLK        ; 20.000       ; -0.136     ; 21.135     ;
; -1.266 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q                                      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.136     ; 21.128     ;
; -1.264 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q                                      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; 0.307      ; 21.569     ;
; -1.250 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:24:REGI|s_Q           ; iCLK         ; iCLK        ; 20.000       ; -0.112     ; 21.136     ;
; -1.250 ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.195     ; 11.053     ;
; -1.247 ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.195     ; 11.050     ;
; -1.244 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q           ; iCLK         ; iCLK        ; 20.000       ; 0.303      ; 21.545     ;
; -1.239 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:26:REGI|s_Q           ; iCLK         ; iCLK        ; 20.000       ; -0.116     ; 21.121     ;
; -1.238 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:26:REGI|s_Q           ; iCLK         ; iCLK        ; 20.000       ; -0.537     ; 20.699     ;
; -1.236 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot          ; iCLK         ; iCLK        ; 10.000       ; 0.011      ; 11.245     ;
; -1.234 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:26:REGI|s_Q           ; iCLK         ; iCLK        ; 20.000       ; -0.112     ; 21.120     ;
; -1.232 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q                                      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.116     ; 21.114     ;
; -1.231 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q                                      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.537     ; 20.692     ;
; -1.227 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q                                      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.112     ; 21.113     ;
; -1.224 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:7:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.176     ; 11.046     ;
; -1.221 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.191     ; 11.028     ;
; -1.221 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:7:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.176     ; 11.043     ;
; -1.220 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.191     ; 11.027     ;
; -1.208 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:5:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.161     ; 11.045     ;
; -1.206 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.177     ; 11.027     ;
; -1.205 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:5:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.161     ; 11.042     ;
; -1.200 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q           ; iCLK         ; iCLK        ; 20.000       ; 0.280      ; 21.478     ;
; -1.193 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:26:REGI|s_Q           ; iCLK         ; iCLK        ; 20.000       ; -0.116     ; 21.075     ;
; -1.186 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q                                      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.116     ; 21.068     ;
; -1.179 ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.191     ; 10.986     ;
; -1.178 ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.191     ; 10.985     ;
; -1.164 ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.177     ; 10.985     ;
; -1.153 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:7:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.172     ; 10.979     ;
; -1.152 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:7:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.172     ; 10.978     ;
; -1.138 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:17:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.189     ; 10.947     ;
; -1.138 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.197     ; 10.939     ;
; -1.138 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:7:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.158     ; 10.978     ;
; -1.137 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:5:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.157     ; 10.978     ;
; -1.136 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:5:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.157     ; 10.977     ;
; -1.135 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:17:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.189     ; 10.944     ;
; -1.135 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.197     ; 10.936     ;
; -1.134 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.193     ; 10.939     ;
; -1.131 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.193     ; 10.936     ;
; -1.126 ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:17:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.166     ; 10.958     ;
; -1.123 ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:17:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.166     ; 10.955     ;
; -1.122 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:5:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.143     ; 10.977     ;
; -1.118 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q                                      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q    ; iCLK         ; iCLK        ; 20.000       ; -0.132     ; 20.984     ;
; -1.106 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.161     ; 10.943     ;
; -1.104 ; regFile:g_REGFILE|reg_N:\G_N_Reg:23:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.197     ; 10.905     ;
; -1.103 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.161     ; 10.940     ;
; -1.102 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:17:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.189     ; 10.911     ;
; -1.101 ; regFile:g_REGFILE|reg_N:\G_N_Reg:23:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.197     ; 10.902     ;
; -1.099 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:14:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.175     ; 10.922     ;
; -1.099 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:17:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.189     ; 10.908     ;
+--------+----------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'iCLK'                                                                                                                                                                                                            ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.340 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:16:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.449      ; 1.011      ;
; 0.342 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:0:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.449      ; 1.013      ;
; 0.345 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:29:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.449      ; 1.016      ;
; 0.351 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:6:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.449      ; 1.022      ;
; 0.354 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:25:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.443      ; 1.019      ;
; 0.355 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:30:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.449      ; 1.026      ;
; 0.356 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:7:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.449      ; 1.027      ;
; 0.357 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:6:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.435      ; 1.014      ;
; 0.362 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:13:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.449      ; 1.033      ;
; 0.366 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:7:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.435      ; 1.023      ;
; 0.370 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:12:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.449      ; 1.041      ;
; 0.370 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:11:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.435      ; 1.027      ;
; 0.372 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:10:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.449      ; 1.043      ;
; 0.376 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:31:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.449      ; 1.047      ;
; 0.385 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:3:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.449      ; 1.056      ;
; 0.385 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:15:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.449      ; 1.056      ;
; 0.394 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:11:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.449      ; 1.065      ;
; 0.400 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:9:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.435      ; 1.057      ;
; 0.402 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:8:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.449      ; 1.073      ;
; 0.412 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:3:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.431      ; 1.065      ;
; 0.413 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:5:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.449      ; 1.084      ;
; 0.423 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:3:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.437      ; 1.082      ;
; 0.430 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:13:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:13:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.696      ;
; 0.438 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:23:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:23:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.705      ;
; 0.480 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:2:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.747      ;
; 0.483 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:5:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.750      ;
; 0.575 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:30:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q                                            ; iCLK         ; iCLK        ; 0.000        ; 0.513      ; 1.274      ;
; 0.581 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:12:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:12:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.099      ; 0.866      ;
; 0.581 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:12:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.099      ; 0.866      ;
; 0.584 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:5:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.868      ;
; 0.585 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:31:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.097      ; 0.868      ;
; 0.585 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:22:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:22:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.099      ; 0.870      ;
; 0.585 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:isJump|s_Q                      ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:isJump|s_Q                                                  ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.869      ;
; 0.587 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:0:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegALU:0:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.871      ;
; 0.592 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:28:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.099      ; 0.877      ;
; 0.598 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:20:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:20:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.865      ;
; 0.599 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:16:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:16:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.866      ;
; 0.599 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:20:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.866      ;
; 0.600 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:18:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:18:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.867      ;
; 0.600 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:21:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:21:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.867      ;
; 0.600 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:15:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:15:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.867      ;
; 0.601 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:10:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.868      ;
; 0.601 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:19:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.868      ;
; 0.601 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:17:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:17:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.868      ;
; 0.601 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:11:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:11:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.868      ;
; 0.605 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:10:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:10:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.872      ;
; 0.606 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:0:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:0:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.890      ;
; 0.606 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:14:REGI|s_Q    ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegALU:14:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.873      ;
; 0.607 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:6:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:6:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.874      ;
; 0.607 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:4:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:4:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.874      ;
; 0.609 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:8:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:8:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.875      ;
; 0.618 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:3:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.885      ;
; 0.621 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:4:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.888      ;
; 0.622 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:30:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:30:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.888      ;
; 0.623 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:10:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:10:REGI|s_Q                               ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.890      ;
; 0.644 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.911      ;
; 0.655 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:1:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.443      ; 1.320      ;
; 0.662 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:31:REGI|s_Q                                 ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.929      ;
; 0.662 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:10:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.432      ; 1.316      ;
; 0.663 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:2:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.446      ; 1.331      ;
; 0.665 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:10:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.435      ; 1.322      ;
; 0.665 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:17:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.447      ; 1.334      ;
; 0.667 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:26:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.446      ; 1.335      ;
; 0.671 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:20:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.447      ; 1.340      ;
; 0.677 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:11:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.432      ; 1.331      ;
; 0.683 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:7:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.432      ; 1.337      ;
; 0.686 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:10:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.426      ; 1.334      ;
; 0.692 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:11:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.429      ; 1.343      ;
; 0.693 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:19:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.452      ; 1.367      ;
; 0.694 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:2:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.437      ; 1.353      ;
; 0.700 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:11:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.426      ; 1.348      ;
; 0.701 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:27:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.446      ; 1.369      ;
; 0.702 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:10:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.429      ; 1.353      ;
; 0.703 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:2:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.440      ; 1.365      ;
; 0.703 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:2:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.434      ; 1.359      ;
; 0.704 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:4:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.971      ;
; 0.707 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:2:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.431      ; 1.360      ;
; 0.708 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:7:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.426      ; 1.356      ;
; 0.709 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:3:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.434      ; 1.365      ;
; 0.713 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:14:REGI|s_Q                  ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:14:REGI|s_Q                               ; iCLK         ; iCLK        ; 0.000        ; 0.485      ; 1.384      ;
; 0.713 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:28:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.446      ; 1.381      ;
; 0.724 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:4:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.431      ; 1.377      ;
; 0.724 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:7:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.429      ; 1.375      ;
; 0.724 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:3:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.991      ;
; 0.726 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:18:REGI|s_Q                  ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:18:REGI|s_Q                               ; iCLK         ; iCLK        ; 0.000        ; 0.485      ; 1.397      ;
; 0.736 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:22:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.065      ; 1.023      ;
; 0.739 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:18:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.065      ; 1.026      ;
; 0.745 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:3:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.440      ; 1.407      ;
; 0.747 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:29:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q                                            ; iCLK         ; iCLK        ; 0.000        ; 0.527      ; 1.460      ;
; 0.756 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:9:REGI|s_Q                   ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:9:REGI|s_Q                                ; iCLK         ; iCLK        ; 0.000        ; 0.481      ; 1.423      ;
; 0.763 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:1:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:1:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.083      ; 1.032      ;
; 0.764 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:14:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 1.032      ;
; 0.769 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:11:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 1.036      ;
; 0.781 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:24:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:24:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 1.048      ;
; 0.786 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:29:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:29:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 1.052      ;
; 0.789 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:9:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.062      ; 1.073      ;
; 0.792 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:18:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 1.060      ;
; 0.796 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:31:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q                                            ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 1.063      ;
; 0.799 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:1:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 1.067      ;
; 0.802 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:30:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 1.068      ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'iCLK'                                                                                                                                                                       ;
+-------+-----------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.650 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.551     ; 5.797      ;
; 3.650 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.551     ; 5.797      ;
; 3.650 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.551     ; 5.797      ;
; 3.650 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.551     ; 5.797      ;
; 3.734 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.161     ; 6.103      ;
; 3.763 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.160     ; 6.075      ;
; 3.763 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.162     ; 6.073      ;
; 3.763 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.162     ; 6.073      ;
; 3.763 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:27:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.162     ; 6.073      ;
; 3.763 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:8:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.160     ; 6.075      ;
; 3.763 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.162     ; 6.073      ;
; 3.773 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:6:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.172     ; 6.053      ;
; 3.773 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:6:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.172     ; 6.053      ;
; 3.773 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.163     ; 6.062      ;
; 3.775 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.158     ; 6.065      ;
; 3.775 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.158     ; 6.065      ;
; 3.812 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.161     ; 6.025      ;
; 3.814 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.550     ; 5.634      ;
; 3.814 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.550     ; 5.634      ;
; 3.841 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.160     ; 5.997      ;
; 3.841 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.162     ; 5.995      ;
; 3.841 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.162     ; 5.995      ;
; 3.841 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:27:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.162     ; 5.995      ;
; 3.841 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:8:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.160     ; 5.997      ;
; 3.841 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.162     ; 5.995      ;
; 3.851 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:6:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.172     ; 5.975      ;
; 3.851 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:6:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.172     ; 5.975      ;
; 3.851 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.163     ; 5.984      ;
; 3.853 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.158     ; 5.987      ;
; 3.853 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.158     ; 5.987      ;
; 4.054 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.529     ; 5.415      ;
; 4.093 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:10:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.552     ; 5.353      ;
; 4.133 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.156     ; 5.709      ;
; 4.133 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.156     ; 5.709      ;
; 4.133 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.156     ; 5.709      ;
; 4.133 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:0:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.156     ; 5.709      ;
; 4.133 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.156     ; 5.709      ;
; 4.133 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.157     ; 5.708      ;
; 4.133 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:1:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.156     ; 5.709      ;
; 4.133 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.156     ; 5.709      ;
; 4.133 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:15:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.156     ; 5.709      ;
; 4.133 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:14:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.156     ; 5.709      ;
; 4.133 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:0:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.156     ; 5.709      ;
; 4.134 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:luiCtrl|s_Q                  ; iCLK         ; iCLK        ; 10.000       ; -0.176     ; 5.688      ;
; 4.134 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:17:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.178     ; 5.686      ;
; 4.134 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:26:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.176     ; 5.688      ;
; 4.134 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:17:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.178     ; 5.686      ;
; 4.135 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.180     ; 5.683      ;
; 4.135 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:16:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.180     ; 5.683      ;
; 4.135 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.180     ; 5.683      ;
; 4.135 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:1:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.180     ; 5.683      ;
; 4.135 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.180     ; 5.683      ;
; 4.135 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:0:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.180     ; 5.683      ;
; 4.149 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:5:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.569     ; 5.280      ;
; 4.149 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.569     ; 5.280      ;
; 4.149 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.569     ; 5.280      ;
; 4.149 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.569     ; 5.280      ;
; 4.150 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.159     ; 5.689      ;
; 4.152 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:11:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.159     ; 5.687      ;
; 4.152 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:11:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.160     ; 5.686      ;
; 4.152 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:7:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.165     ; 5.681      ;
; 4.152 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:15:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.170     ; 5.676      ;
; 4.152 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.159     ; 5.687      ;
; 4.152 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.159     ; 5.687      ;
; 4.152 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:29:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.177     ; 5.669      ;
; 4.152 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.166     ; 5.680      ;
; 4.152 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:3:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.166     ; 5.680      ;
; 4.152 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:10:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.160     ; 5.686      ;
; 4.152 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:12:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.160     ; 5.686      ;
; 4.153 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:13:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.157     ; 5.688      ;
; 4.153 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:19:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.174     ; 5.671      ;
; 4.153 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:25:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.174     ; 5.671      ;
; 4.153 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:30:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.183     ; 5.662      ;
; 4.153 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:1:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.172     ; 5.673      ;
; 4.153 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:9:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.172     ; 5.673      ;
; 4.153 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:19:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.174     ; 5.671      ;
; 4.154 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:21:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.180     ; 5.664      ;
; 4.154 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:21:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.180     ; 5.664      ;
; 4.154 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:20:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.180     ; 5.664      ;
; 4.154 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:10:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.184     ; 5.660      ;
; 4.154 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:14:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.184     ; 5.660      ;
; 4.154 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:20:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.180     ; 5.664      ;
; 4.155 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:4:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.183     ; 5.660      ;
; 4.155 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:4:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.183     ; 5.660      ;
; 4.176 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:isJump|s_Q                   ; iCLK         ; iCLK        ; 10.000       ; 0.246      ; 6.068      ;
; 4.176 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:0:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; 0.246      ; 6.068      ;
; 4.176 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:0:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; 0.246      ; 6.068      ;
; 4.190 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; 0.242      ; 6.050      ;
; 4.190 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:5:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; 0.242      ; 6.050      ;
; 4.211 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.156     ; 5.631      ;
; 4.211 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.156     ; 5.631      ;
; 4.211 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.156     ; 5.631      ;
; 4.211 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:0:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.156     ; 5.631      ;
; 4.211 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.156     ; 5.631      ;
; 4.211 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.157     ; 5.630      ;
; 4.211 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:1:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.156     ; 5.631      ;
; 4.211 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.156     ; 5.631      ;
; 4.211 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:15:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.156     ; 5.631      ;
; 4.211 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:14:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.156     ; 5.631      ;
; 4.211 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:0:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.156     ; 5.631      ;
+-------+-----------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'iCLK'                                                                                                                                                                          ;
+-------+------------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.124 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.518      ; 2.828      ;
; 2.124 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:0:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.518      ; 2.828      ;
; 2.555 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:1:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.087      ; 2.828      ;
; 2.638 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.521      ; 3.345      ;
; 2.638 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.521      ; 3.345      ;
; 2.772 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.085      ; 3.043      ;
; 2.898 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.516      ; 3.600      ;
; 2.898 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:0:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.516      ; 3.600      ;
; 2.975 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:22:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.078      ; 3.239      ;
; 2.975 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:23:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.078      ; 3.239      ;
; 2.975 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:21:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.078      ; 3.239      ;
; 3.045 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:25:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.074      ; 3.305      ;
; 3.045 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:24:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.074      ; 3.305      ;
; 3.045 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:26:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.074      ; 3.305      ;
; 3.045 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:27:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.074      ; 3.305      ;
; 3.045 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:28:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.074      ; 3.305      ;
; 3.045 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:29:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.074      ; 3.305      ;
; 3.070 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.089      ; 3.345      ;
; 3.070 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:30:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.089      ; 3.345      ;
; 3.070 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:31:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.089      ; 3.345      ;
; 3.262 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.534      ; 3.982      ;
; 3.262 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.534      ; 3.982      ;
; 3.262 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:9:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.534      ; 3.982      ;
; 3.329 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:1:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.085      ; 3.600      ;
; 3.335 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:18:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 3.603      ;
; 3.350 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:16:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.070      ; 3.606      ;
; 3.350 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:19:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.070      ; 3.606      ;
; 3.350 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:22:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.070      ; 3.606      ;
; 3.350 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:21:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.070      ; 3.606      ;
; 3.350 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:24:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.070      ; 3.606      ;
; 3.350 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:23:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.070      ; 3.606      ;
; 3.365 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.540      ; 4.091      ;
; 3.365 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.540      ; 4.091      ;
; 3.381 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:5:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.542      ; 4.109      ;
; 3.381 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:6:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.542      ; 4.109      ;
; 3.409 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.519      ; 4.114      ;
; 3.409 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.519      ; 4.114      ;
; 3.550 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.083      ; 3.819      ;
; 3.588 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.106      ; 3.880      ;
; 3.588 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.106      ; 3.880      ;
; 3.592 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:8:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.124      ; 3.902      ;
; 3.592 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:7:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.124      ; 3.902      ;
; 3.592 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:10:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.124      ; 3.902      ;
; 3.592 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:9:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.124      ; 3.902      ;
; 3.592 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:12:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.124      ; 3.902      ;
; 3.592 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:13:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.124      ; 3.902      ;
; 3.592 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:14:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.124      ; 3.902      ;
; 3.592 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:11:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.124      ; 3.902      ;
; 3.592 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:13:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.124      ; 3.902      ;
; 3.592 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:6:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.124      ; 3.902      ;
; 3.694 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.102      ; 3.982      ;
; 3.694 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.102      ; 3.982      ;
; 3.694 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.102      ; 3.982      ;
; 3.694 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.102      ; 3.982      ;
; 3.726 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:22:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.076      ; 3.988      ;
; 3.726 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:23:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.076      ; 3.988      ;
; 3.726 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:21:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.076      ; 3.988      ;
; 3.730 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.101      ; 4.017      ;
; 3.797 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:30:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.108      ; 4.091      ;
; 3.797 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.108      ; 4.091      ;
; 3.797 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.108      ; 4.091      ;
; 3.797 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:28:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.108      ; 4.091      ;
; 3.797 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:29:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.108      ; 4.091      ;
; 3.797 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:27:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.108      ; 4.091      ;
; 3.809 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:25:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 4.067      ;
; 3.809 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:24:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 4.067      ;
; 3.809 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:26:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 4.067      ;
; 3.809 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:27:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 4.067      ;
; 3.809 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:28:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 4.067      ;
; 3.809 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:29:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 4.067      ;
; 3.810 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.535      ; 4.531      ;
; 3.810 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.535      ; 4.531      ;
; 3.810 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.535      ; 4.531      ;
; 3.841 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.087      ; 4.114      ;
; 3.841 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:30:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.087      ; 4.114      ;
; 3.841 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:31:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.087      ; 4.114      ;
; 3.919 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:15:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.100      ; 4.205      ;
; 3.919 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:19:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.100      ; 4.205      ;
; 3.919 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:20:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.100      ; 4.205      ;
; 3.919 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:18:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.100      ; 4.205      ;
; 3.919 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:17:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.100      ; 4.205      ;
; 3.919 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:16:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.100      ; 4.205      ;
; 3.919 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:17:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.100      ; 4.205      ;
; 3.965 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:26:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.109      ; 4.260      ;
; 3.965 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:25:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.109      ; 4.260      ;
; 3.965 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:15:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.109      ; 4.260      ;
; 3.988 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.104      ; 4.278      ;
; 3.994 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:12:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.108      ; 4.288      ;
; 4.030 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:8:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.141      ; 4.357      ;
; 4.031 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.532      ; 4.749      ;
; 4.031 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.532      ; 4.749      ;
; 4.031 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:9:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.532      ; 4.749      ;
; 4.092 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:18:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 4.358      ;
; 4.097 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.538      ; 4.821      ;
; 4.097 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.538      ; 4.821      ;
; 4.105 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:16:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.068      ; 4.359      ;
; 4.105 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:19:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.068      ; 4.359      ;
; 4.105 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:22:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.068      ; 4.359      ;
; 4.105 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:21:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.068      ; 4.359      ;
; 4.105 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:24:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.068      ; 4.359      ;
+-------+------------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 48.25 MHz ; 48.25 MHz       ; iCLK       ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; iCLK  ; -0.727 ; -2.774            ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; iCLK  ; 0.341 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; iCLK  ; 4.258 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; iCLK  ; 1.951 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; iCLK  ; 9.646 ; 0.000                            ;
+-------+-------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'iCLK'                                                                                                                                                                                          ;
+--------+----------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                              ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.727 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.098     ; 20.628     ;
; -0.559 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.124     ; 20.434     ;
; -0.443 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.117     ; 20.325     ;
; -0.424 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.098     ; 20.325     ;
; -0.408 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.489     ; 19.918     ;
; -0.393 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.102     ; 20.290     ;
; -0.316 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.102     ; 20.213     ;
; -0.305 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:28:REGI|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.102     ; 20.202     ;
; -0.295 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot ; iCLK         ; iCLK        ; 10.000       ; -0.014     ; 10.280     ;
; -0.290 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:7:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.133     ; 10.156     ;
; -0.288 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.156     ; 10.131     ;
; -0.287 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:7:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.133     ; 10.153     ;
; -0.285 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.156     ; 10.128     ;
; -0.279 ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.156     ; 10.122     ;
; -0.276 ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.156     ; 10.119     ;
; -0.239 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:5:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.122     ; 10.116     ;
; -0.236 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:5:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.122     ; 10.113     ;
; -0.217 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:7:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.129     ; 10.087     ;
; -0.217 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:7:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.129     ; 10.087     ;
; -0.215 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.152     ; 10.062     ;
; -0.215 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.152     ; 10.062     ;
; -0.210 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:17:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.150     ; 10.059     ;
; -0.206 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:17:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.150     ; 10.055     ;
; -0.206 ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.152     ; 10.053     ;
; -0.206 ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.152     ; 10.053     ;
; -0.199 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:7:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.115     ; 10.083     ;
; -0.199 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:17:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.150     ; 10.048     ;
; -0.197 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.138     ; 10.058     ;
; -0.195 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:17:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.150     ; 10.044     ;
; -0.188 ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.138     ; 10.049     ;
; -0.178 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:17:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.144     ; 10.033     ;
; -0.174 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:17:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.144     ; 10.029     ;
; -0.173 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:14:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.131     ; 10.041     ;
; -0.172 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q  ; iCLK         ; iCLK        ; 20.000       ; 0.281      ; 20.452     ;
; -0.170 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:14:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.131     ; 10.038     ;
; -0.166 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:5:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.118     ; 10.047     ;
; -0.166 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:5:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.118     ; 10.047     ;
; -0.165 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.158     ; 10.006     ;
; -0.162 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.158     ; 10.003     ;
; -0.162 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:14:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.131     ; 10.030     ;
; -0.159 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:14:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.131     ; 10.027     ;
; -0.158 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.133     ; 10.024     ;
; -0.155 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.133     ; 10.021     ;
; -0.155 ; regFile:g_REGFILE|reg_N:\G_N_Reg:23:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.158     ; 9.996      ;
; -0.154 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:17:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.146     ; 10.007     ;
; -0.154 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:17:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.146     ; 10.007     ;
; -0.152 ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:17:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.125     ; 10.026     ;
; -0.152 ; regFile:g_REGFILE|reg_N:\G_N_Reg:23:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.158     ; 9.993      ;
; -0.148 ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:17:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.125     ; 10.022     ;
; -0.148 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:5:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.104     ; 10.043     ;
; -0.146 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:14:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.144     ; 10.001     ;
; -0.144 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:1:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.123     ; 10.020     ;
; -0.144 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:17:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.132     ; 10.011     ;
; -0.143 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:17:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.143     ; 9.999      ;
; -0.143 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:14:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.144     ; 9.998      ;
; -0.143 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:17:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.146     ; 9.996      ;
; -0.143 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:17:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.146     ; 9.996      ;
; -0.141 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:1:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.123     ; 10.017     ;
; -0.141 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:5:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.155     ; 9.985      ;
; -0.139 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.122     ; 10.016     ;
; -0.139 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:17:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.143     ; 9.995      ;
; -0.138 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:5:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.155     ; 9.982      ;
; -0.137 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:28:REGI|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.128     ; 20.008     ;
; -0.135 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.122     ; 10.012     ;
; -0.133 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:17:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.132     ; 10.000     ;
; -0.132 ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:17:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.143     ; 9.988      ;
; -0.129 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.122     ; 10.006     ;
; -0.128 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:5:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.155     ; 9.972      ;
; -0.128 ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:17:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.143     ; 9.984      ;
; -0.127 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.138     ; 9.988      ;
; -0.125 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:5:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.155     ; 9.969      ;
; -0.125 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.122     ; 10.002     ;
; -0.124 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.138     ; 9.985      ;
; -0.122 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:17:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.140     ; 9.981      ;
; -0.122 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:17:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.140     ; 9.981      ;
; -0.115 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q                                      ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.124     ; 19.990     ;
; -0.112 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:17:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.126     ; 9.985      ;
; -0.109 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.131     ; 9.977      ;
; -0.106 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.131     ; 9.974      ;
; -0.106 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.150     ; 9.955      ;
; -0.104 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.143     ; 9.960      ;
; -0.103 ; regFile:g_REGFILE|reg_N:\G_N_Reg:12:REGI|dffg:\G_NBit_Reg:10:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.160     ; 9.942      ;
; -0.102 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.150     ; 9.951      ;
; -0.100 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.154     ; 9.945      ;
; -0.100 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:14:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.127     ; 9.972      ;
; -0.100 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:14:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.127     ; 9.972      ;
; -0.100 ; regFile:g_REGFILE|reg_N:\G_N_Reg:12:REGI|dffg:\G_NBit_Reg:10:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.160     ; 9.939      ;
; -0.100 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.143     ; 9.956      ;
; -0.099 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.131     ; 9.967      ;
; -0.097 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.154     ; 9.942      ;
; -0.096 ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:17:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.121     ; 9.974      ;
; -0.096 ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:17:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.121     ; 9.974      ;
; -0.096 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.131     ; 9.964      ;
; -0.094 ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:19:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.143     ; 9.950      ;
; -0.093 ; regFile:g_REGFILE|reg_N:\G_N_Reg:13:REGI|dffg:\G_NBit_Reg:10:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.160     ; 9.932      ;
; -0.092 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.154     ; 9.937      ;
; -0.092 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.154     ; 9.937      ;
; -0.091 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:5:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.122     ; 9.968      ;
; -0.090 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.154     ; 9.935      ;
; -0.090 ; regFile:g_REGFILE|reg_N:\G_N_Reg:13:REGI|dffg:\G_NBit_Reg:10:REGI|s_Q                  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.160     ; 9.929      ;
+--------+----------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'iCLK'                                                                                                                                                                                                             ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.341 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:6:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.402      ; 0.944      ;
; 0.343 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:0:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.402      ; 0.946      ;
; 0.344 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:16:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.401      ; 0.946      ;
; 0.346 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:30:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.401      ; 0.948      ;
; 0.348 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:7:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.402      ; 0.951      ;
; 0.349 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:29:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.401      ; 0.951      ;
; 0.352 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:25:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.395      ; 0.948      ;
; 0.354 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:13:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.401      ; 0.956      ;
; 0.361 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:10:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.401      ; 0.963      ;
; 0.363 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:6:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.388      ; 0.952      ;
; 0.367 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:12:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.402      ; 0.970      ;
; 0.370 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:3:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.402      ; 0.973      ;
; 0.372 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:7:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.388      ; 0.961      ;
; 0.373 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:11:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.388      ; 0.962      ;
; 0.375 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:31:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.402      ; 0.978      ;
; 0.382 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:15:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.402      ; 0.985      ;
; 0.386 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:8:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.401      ; 0.988      ;
; 0.390 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:11:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.402      ; 0.993      ;
; 0.397 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:13:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:13:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.640      ;
; 0.400 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:9:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.388      ; 0.989      ;
; 0.403 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:23:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:23:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.647      ;
; 0.406 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:5:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.402      ; 1.009      ;
; 0.407 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:3:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.386      ; 0.994      ;
; 0.417 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:3:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.392      ; 1.010      ;
; 0.435 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:2:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.678      ;
; 0.437 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:5:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.680      ;
; 0.528 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:30:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q                                            ; iCLK         ; iCLK        ; 0.000        ; 0.469      ; 1.168      ;
; 0.531 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:12:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:12:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.089      ; 0.791      ;
; 0.531 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:12:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.089      ; 0.791      ;
; 0.534 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:31:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.793      ;
; 0.534 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:5:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.793      ;
; 0.534 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:22:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:22:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.089      ; 0.794      ;
; 0.535 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:isJump|s_Q                      ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:isJump|s_Q                                                  ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.794      ;
; 0.537 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:0:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegALU:0:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.796      ;
; 0.543 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:28:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.089      ; 0.803      ;
; 0.546 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:20:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:20:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.790      ;
; 0.547 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:20:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.791      ;
; 0.548 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:16:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:16:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.791      ;
; 0.548 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:15:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:15:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.791      ;
; 0.549 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:18:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:18:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.792      ;
; 0.549 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:17:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:17:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.792      ;
; 0.549 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:21:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:21:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.792      ;
; 0.550 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:10:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.793      ;
; 0.550 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:19:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.793      ;
; 0.550 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:11:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:11:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.793      ;
; 0.553 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:10:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:10:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.796      ;
; 0.554 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:0:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:0:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.813      ;
; 0.555 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:14:REGI|s_Q    ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegALU:14:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.798      ;
; 0.555 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:6:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:6:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.798      ;
; 0.555 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:8:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:8:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.798      ;
; 0.555 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:4:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:4:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.798      ;
; 0.567 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:30:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:30:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.810      ;
; 0.569 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:10:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:10:REGI|s_Q                               ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.812      ;
; 0.572 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:3:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.815      ;
; 0.575 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:4:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.818      ;
; 0.589 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.832      ;
; 0.609 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:31:REGI|s_Q                                 ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.852      ;
; 0.618 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:26:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.397      ; 1.216      ;
; 0.620 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:14:REGI|s_Q                  ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:14:REGI|s_Q                               ; iCLK         ; iCLK        ; 0.000        ; 0.442      ; 1.233      ;
; 0.623 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:1:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.396      ; 1.220      ;
; 0.625 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:2:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.399      ; 1.225      ;
; 0.633 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:18:REGI|s_Q                  ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:18:REGI|s_Q                               ; iCLK         ; iCLK        ; 0.000        ; 0.442      ; 1.246      ;
; 0.633 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:10:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.387      ; 1.221      ;
; 0.633 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:20:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.397      ; 1.231      ;
; 0.635 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:17:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.399      ; 1.235      ;
; 0.643 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:4:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.886      ;
; 0.644 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:10:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.388      ; 1.233      ;
; 0.647 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:19:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.402      ; 1.250      ;
; 0.651 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:11:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.387      ; 1.239      ;
; 0.656 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:9:REGI|s_Q                   ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:9:REGI|s_Q                                ; iCLK         ; iCLK        ; 0.000        ; 0.437      ; 1.264      ;
; 0.656 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:7:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.387      ; 1.244      ;
; 0.658 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:10:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.381      ; 1.240      ;
; 0.658 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:27:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.397      ; 1.256      ;
; 0.659 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:2:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.392      ; 1.252      ;
; 0.660 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:3:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.903      ;
; 0.667 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:2:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.393      ; 1.261      ;
; 0.667 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:11:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.383      ; 1.251      ;
; 0.669 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:3:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.388      ; 1.258      ;
; 0.670 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:2:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.388      ; 1.259      ;
; 0.672 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:28:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.397      ; 1.270      ;
; 0.673 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:2:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.386      ; 1.260      ;
; 0.673 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:10:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.383      ; 1.257      ;
; 0.674 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:11:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.381      ; 1.256      ;
; 0.676 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:29:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q                                            ; iCLK         ; iCLK        ; 0.000        ; 0.483      ; 1.330      ;
; 0.681 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:7:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.381      ; 1.263      ;
; 0.695 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:7:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.383      ; 1.279      ;
; 0.696 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:4:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.386      ; 1.283      ;
; 0.701 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:22:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.952      ;
; 0.702 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:18:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.953      ;
; 0.709 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:14:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.074      ; 0.954      ;
; 0.711 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:1:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:1:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.074      ; 0.956      ;
; 0.714 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:3:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.393      ; 1.308      ;
; 0.714 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:11:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.957      ;
; 0.727 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:24:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:24:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.971      ;
; 0.728 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:29:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:29:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.971      ;
; 0.736 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:18:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.074      ; 0.981      ;
; 0.739 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:31:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q                                            ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.982      ;
; 0.743 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:1:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.987      ;
; 0.745 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:30:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.988      ;
; 0.746 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:isJump|s_Q                    ; reg_MEMWB:MEMWB|dffg:isJump|s_Q                                                               ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 1.005      ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'iCLK'                                                                                                                                                                        ;
+-------+-----------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 4.258 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.467     ; 5.274      ;
; 4.258 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.467     ; 5.274      ;
; 4.258 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.467     ; 5.274      ;
; 4.258 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.467     ; 5.274      ;
; 4.394 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.124     ; 5.481      ;
; 4.420 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.123     ; 5.456      ;
; 4.420 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.126     ; 5.453      ;
; 4.420 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.126     ; 5.453      ;
; 4.420 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:27:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.126     ; 5.453      ;
; 4.420 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:8:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.123     ; 5.456      ;
; 4.420 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.126     ; 5.453      ;
; 4.426 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.121     ; 5.452      ;
; 4.426 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.126     ; 5.447      ;
; 4.427 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:6:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.135     ; 5.437      ;
; 4.427 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:6:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.135     ; 5.437      ;
; 4.428 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.119     ; 5.452      ;
; 4.456 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.466     ; 5.077      ;
; 4.456 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.466     ; 5.077      ;
; 4.456 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.124     ; 5.419      ;
; 4.482 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.123     ; 5.394      ;
; 4.482 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.126     ; 5.391      ;
; 4.482 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.126     ; 5.391      ;
; 4.482 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:27:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.126     ; 5.391      ;
; 4.482 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:8:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.123     ; 5.394      ;
; 4.482 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.126     ; 5.391      ;
; 4.488 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.121     ; 5.390      ;
; 4.488 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.126     ; 5.385      ;
; 4.489 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:6:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.135     ; 5.375      ;
; 4.489 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:6:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.135     ; 5.375      ;
; 4.490 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.119     ; 5.390      ;
; 4.522 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.448     ; 5.029      ;
; 4.719 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:10:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.468     ; 4.812      ;
; 4.737 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:5:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.485     ; 4.777      ;
; 4.737 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.485     ; 4.777      ;
; 4.737 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.485     ; 4.777      ;
; 4.737 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.485     ; 4.777      ;
; 4.772 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:15:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.119     ; 5.108      ;
; 4.772 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:14:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.120     ; 5.107      ;
; 4.773 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:luiCtrl|s_Q                  ; iCLK         ; iCLK        ; 10.000       ; -0.140     ; 5.086      ;
; 4.773 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:17:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.142     ; 5.084      ;
; 4.773 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:26:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.140     ; 5.086      ;
; 4.773 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:17:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.142     ; 5.084      ;
; 4.774 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.117     ; 5.108      ;
; 4.774 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.117     ; 5.108      ;
; 4.774 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.117     ; 5.108      ;
; 4.774 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.118     ; 5.107      ;
; 4.774 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:0:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.117     ; 5.108      ;
; 4.775 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.143     ; 5.081      ;
; 4.775 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:0:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.117     ; 5.107      ;
; 4.775 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.117     ; 5.107      ;
; 4.775 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:1:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.117     ; 5.107      ;
; 4.775 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.117     ; 5.107      ;
; 4.775 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:16:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.143     ; 5.081      ;
; 4.775 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.143     ; 5.081      ;
; 4.775 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:1:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.143     ; 5.081      ;
; 4.775 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.143     ; 5.081      ;
; 4.775 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:0:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.143     ; 5.081      ;
; 4.783 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:11:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.122     ; 5.094      ;
; 4.783 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.122     ; 5.094      ;
; 4.783 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.122     ; 5.094      ;
; 4.784 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:11:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.122     ; 5.093      ;
; 4.784 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:13:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.120     ; 5.095      ;
; 4.784 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:4:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.148     ; 5.067      ;
; 4.784 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:4:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.148     ; 5.067      ;
; 4.784 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:19:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.138     ; 5.077      ;
; 4.784 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:25:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.138     ; 5.077      ;
; 4.784 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:1:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.136     ; 5.079      ;
; 4.784 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:9:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.136     ; 5.079      ;
; 4.784 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:12:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.122     ; 5.093      ;
; 4.784 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:19:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.138     ; 5.077      ;
; 4.785 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:7:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.127     ; 5.087      ;
; 4.785 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:15:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.133     ; 5.081      ;
; 4.785 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:21:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.143     ; 5.071      ;
; 4.785 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:21:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.143     ; 5.071      ;
; 4.785 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:29:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.141     ; 5.073      ;
; 4.785 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.128     ; 5.086      ;
; 4.785 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:3:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.128     ; 5.086      ;
; 4.785 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:20:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.143     ; 5.071      ;
; 4.785 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:30:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.147     ; 5.067      ;
; 4.785 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:10:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.121     ; 5.093      ;
; 4.785 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:20:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.143     ; 5.071      ;
; 4.786 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.121     ; 5.092      ;
; 4.786 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:10:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.146     ; 5.067      ;
; 4.786 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:14:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.146     ; 5.067      ;
; 4.802 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:isJump|s_Q                   ; iCLK         ; iCLK        ; 10.000       ; 0.251      ; 5.448      ;
; 4.802 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:0:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; 0.251      ; 5.448      ;
; 4.802 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:0:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; 0.251      ; 5.448      ;
; 4.808 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; 0.247      ; 5.438      ;
; 4.808 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:5:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; 0.247      ; 5.438      ;
; 4.834 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; 0.285      ; 5.450      ;
; 4.834 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.481     ; 4.684      ;
; 4.834 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:15:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.119     ; 5.046      ;
; 4.834 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:14:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.120     ; 5.045      ;
; 4.835 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:luiCtrl|s_Q                  ; iCLK         ; iCLK        ; 10.000       ; -0.140     ; 5.024      ;
; 4.835 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:17:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.142     ; 5.022      ;
; 4.835 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:26:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.140     ; 5.024      ;
; 4.835 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:17:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.142     ; 5.022      ;
; 4.836 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.117     ; 5.046      ;
; 4.836 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.117     ; 5.046      ;
; 4.836 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.117     ; 5.046      ;
+-------+-----------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'iCLK'                                                                                                                                                                           ;
+-------+------------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.951 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.475      ; 2.597      ;
; 1.951 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:0:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.475      ; 2.597      ;
; 2.348 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:1:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.078      ; 2.597      ;
; 2.403 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.477      ; 3.051      ;
; 2.403 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.477      ; 3.051      ;
; 2.543 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.076      ; 2.790      ;
; 2.581 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.473      ; 3.225      ;
; 2.581 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:0:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.473      ; 3.225      ;
; 2.702 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:22:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.070      ; 2.943      ;
; 2.702 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:23:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.070      ; 2.943      ;
; 2.702 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:21:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.070      ; 2.943      ;
; 2.777 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:25:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.066      ; 3.014      ;
; 2.777 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:24:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.066      ; 3.014      ;
; 2.777 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:26:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.066      ; 3.014      ;
; 2.777 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:27:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.066      ; 3.014      ;
; 2.777 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:28:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.066      ; 3.014      ;
; 2.777 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:29:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.066      ; 3.014      ;
; 2.800 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 3.051      ;
; 2.800 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:30:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 3.051      ;
; 2.800 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:31:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 3.051      ;
; 2.967 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.490      ; 3.628      ;
; 2.967 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.490      ; 3.628      ;
; 2.967 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:9:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.490      ; 3.628      ;
; 2.978 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:1:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.076      ; 3.225      ;
; 3.020 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.496      ; 3.687      ;
; 3.020 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.496      ; 3.687      ;
; 3.027 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:18:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 3.271      ;
; 3.032 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.475      ; 3.678      ;
; 3.032 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.475      ; 3.678      ;
; 3.038 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:16:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.062      ; 3.271      ;
; 3.038 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:19:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.062      ; 3.271      ;
; 3.038 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:22:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.062      ; 3.271      ;
; 3.038 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:21:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.062      ; 3.271      ;
; 3.038 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:24:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.062      ; 3.271      ;
; 3.038 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:23:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.062      ; 3.271      ;
; 3.040 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:5:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.498      ; 3.709      ;
; 3.040 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:6:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.498      ; 3.709      ;
; 3.172 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.074      ; 3.417      ;
; 3.233 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.099      ; 3.503      ;
; 3.233 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.099      ; 3.503      ;
; 3.261 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:8:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.117      ; 3.549      ;
; 3.261 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:7:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.117      ; 3.549      ;
; 3.261 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:10:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.117      ; 3.549      ;
; 3.261 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:9:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.117      ; 3.549      ;
; 3.261 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:12:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.117      ; 3.549      ;
; 3.261 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:13:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.117      ; 3.549      ;
; 3.261 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:14:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.117      ; 3.549      ;
; 3.261 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:11:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.117      ; 3.549      ;
; 3.261 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:13:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.117      ; 3.549      ;
; 3.261 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:6:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.117      ; 3.549      ;
; 3.331 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:22:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.068      ; 3.570      ;
; 3.331 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:23:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.068      ; 3.570      ;
; 3.331 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:21:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.068      ; 3.570      ;
; 3.362 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.095      ; 3.628      ;
; 3.362 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.095      ; 3.628      ;
; 3.362 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.095      ; 3.628      ;
; 3.362 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.095      ; 3.628      ;
; 3.395 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.095      ; 3.661      ;
; 3.406 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:25:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.064      ; 3.641      ;
; 3.406 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:24:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.064      ; 3.641      ;
; 3.406 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:26:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.064      ; 3.641      ;
; 3.406 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:27:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.064      ; 3.641      ;
; 3.406 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:28:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.064      ; 3.641      ;
; 3.406 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:29:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.064      ; 3.641      ;
; 3.415 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:30:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.101      ; 3.687      ;
; 3.415 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.101      ; 3.687      ;
; 3.415 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.101      ; 3.687      ;
; 3.415 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:28:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.101      ; 3.687      ;
; 3.415 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:29:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.101      ; 3.687      ;
; 3.415 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:27:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.101      ; 3.687      ;
; 3.429 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.078      ; 3.678      ;
; 3.429 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:30:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.078      ; 3.678      ;
; 3.429 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:31:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.078      ; 3.678      ;
; 3.438 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.491      ; 4.100      ;
; 3.438 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.491      ; 4.100      ;
; 3.438 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.491      ; 4.100      ;
; 3.527 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:15:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.095      ; 3.793      ;
; 3.527 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:19:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.095      ; 3.793      ;
; 3.527 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:20:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.095      ; 3.793      ;
; 3.527 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:18:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.095      ; 3.793      ;
; 3.527 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:17:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.095      ; 3.793      ;
; 3.527 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:16:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.095      ; 3.793      ;
; 3.527 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:17:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.095      ; 3.793      ;
; 3.582 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:26:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.104      ; 3.857      ;
; 3.582 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:25:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.104      ; 3.857      ;
; 3.582 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:15:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.104      ; 3.857      ;
; 3.596 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.488      ; 4.255      ;
; 3.596 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.488      ; 4.255      ;
; 3.596 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:9:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.488      ; 4.255      ;
; 3.609 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:12:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.103      ; 3.883      ;
; 3.624 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.097      ; 3.892      ;
; 3.649 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.494      ; 4.314      ;
; 3.649 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.494      ; 4.314      ;
; 3.656 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:18:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.071      ; 3.898      ;
; 3.667 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:16:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.060      ; 3.898      ;
; 3.667 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:19:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.060      ; 3.898      ;
; 3.667 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:22:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.060      ; 3.898      ;
; 3.667 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:21:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.060      ; 3.898      ;
; 3.667 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:24:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.060      ; 3.898      ;
; 3.667 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:23:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.060      ; 3.898      ;
+-------+------------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 32
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 18.198 ns




+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; iCLK  ; 3.871 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; iCLK  ; 0.133 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; iCLK  ; 6.321 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; iCLK  ; 0.989 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; iCLK  ; 9.372 ; 0.000                            ;
+-------+-------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'iCLK'                                                                                                                                                                      ;
+-------+-----------------------------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.871 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.456     ; 5.660      ;
; 3.875 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.456     ; 5.656      ;
; 3.891 ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.456     ; 5.640      ;
; 3.895 ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.456     ; 5.636      ;
; 3.896 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.458     ; 5.633      ;
; 3.900 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.458     ; 5.629      ;
; 3.917 ; regFile:g_REGFILE|reg_N:\G_N_Reg:23:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.458     ; 5.612      ;
; 3.921 ; regFile:g_REGFILE|reg_N:\G_N_Reg:23:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.458     ; 5.608      ;
; 3.924 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.451     ; 5.612      ;
; 3.925 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.451     ; 5.611      ;
; 3.944 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.453     ; 5.590      ;
; 3.944 ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.451     ; 5.592      ;
; 3.945 ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.451     ; 5.591      ;
; 3.948 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.453     ; 5.586      ;
; 3.949 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.453     ; 5.585      ;
; 3.950 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.453     ; 5.584      ;
; 3.958 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.436     ; 5.593      ;
; 3.970 ; regFile:g_REGFILE|reg_N:\G_N_Reg:23:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.453     ; 5.564      ;
; 3.971 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:7:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.427     ; 5.589      ;
; 3.971 ; regFile:g_REGFILE|reg_N:\G_N_Reg:23:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.453     ; 5.563      ;
; 3.975 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.455     ; 5.557      ;
; 3.975 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:7:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.427     ; 5.585      ;
; 3.978 ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.436     ; 5.573      ;
; 3.979 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.455     ; 5.553      ;
; 3.983 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.438     ; 5.566      ;
; 3.988 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:5:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.421     ; 5.578      ;
; 3.992 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:5:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.421     ; 5.574      ;
; 3.997 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.448     ; 5.542      ;
; 3.998 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.448     ; 5.541      ;
; 4.001 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:5:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.450     ; 5.536      ;
; 4.002 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.425     ; 5.560      ;
; 4.004 ; regFile:g_REGFILE|reg_N:\G_N_Reg:23:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.438     ; 5.545      ;
; 4.005 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:5:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.450     ; 5.532      ;
; 4.006 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.425     ; 5.556      ;
; 4.009 ; regFile:g_REGFILE|reg_N:\G_N_Reg:12:REGI|dffg:\G_NBit_Reg:10:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.458     ; 5.520      ;
; 4.013 ; regFile:g_REGFILE|reg_N:\G_N_Reg:12:REGI|dffg:\G_NBit_Reg:10:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.458     ; 5.516      ;
; 4.016 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.453     ; 5.518      ;
; 4.020 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.453     ; 5.514      ;
; 4.023 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.425     ; 5.539      ;
; 4.024 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:7:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.422     ; 5.541      ;
; 4.025 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:7:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.422     ; 5.540      ;
; 4.026 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:5:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.450     ; 5.511      ;
; 4.027 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.425     ; 5.535      ;
; 4.028 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.450     ; 5.509      ;
; 4.028 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:8:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.424     ; 5.535      ;
; 4.029 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.450     ; 5.508      ;
; 4.030 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:5:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.450     ; 5.507      ;
; 4.031 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.444     ; 5.512      ;
; 4.031 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.433     ; 5.523      ;
; 4.031 ; regFile:g_REGFILE|reg_N:\G_N_Reg:13:REGI|dffg:\G_NBit_Reg:10:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.458     ; 5.498      ;
; 4.032 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:8:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.424     ; 5.531      ;
; 4.035 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.444     ; 5.508      ;
; 4.035 ; regFile:g_REGFILE|reg_N:\G_N_Reg:13:REGI|dffg:\G_NBit_Reg:10:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.458     ; 5.494      ;
; 4.041 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:5:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.416     ; 5.530      ;
; 4.042 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:5:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.416     ; 5.529      ;
; 4.051 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:17:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.448     ; 5.488      ;
; 4.054 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:5:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.445     ; 5.488      ;
; 4.055 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:17:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.448     ; 5.484      ;
; 4.055 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.420     ; 5.512      ;
; 4.055 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:5:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.445     ; 5.487      ;
; 4.056 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.420     ; 5.511      ;
; 4.056 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:7:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.448     ; 5.483      ;
; 4.058 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:7:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.407     ; 5.522      ;
; 4.060 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:7:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.448     ; 5.479      ;
; 4.061 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:5:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.421     ; 5.505      ;
; 4.061 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:14:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.438     ; 5.488      ;
; 4.062 ; regFile:g_REGFILE|reg_N:\G_N_Reg:12:REGI|dffg:\G_NBit_Reg:10:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.453     ; 5.472      ;
; 4.062 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.435     ; 5.490      ;
; 4.063 ; regFile:g_REGFILE|reg_N:\G_N_Reg:12:REGI|dffg:\G_NBit_Reg:10:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.453     ; 5.471      ;
; 4.065 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:7:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.427     ; 5.495      ;
; 4.065 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:5:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.421     ; 5.501      ;
; 4.065 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:14:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.438     ; 5.484      ;
; 4.069 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.448     ; 5.470      ;
; 4.069 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:7:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.427     ; 5.491      ;
; 4.070 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.448     ; 5.469      ;
; 4.071 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:1:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.426     ; 5.490      ;
; 4.074 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:17:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.448     ; 5.465      ;
; 4.075 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:1:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.426     ; 5.486      ;
; 4.075 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:5:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.401     ; 5.511      ;
; 4.076 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.420     ; 5.491      ;
; 4.077 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.420     ; 5.490      ;
; 4.078 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:5:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.453     ; 5.456      ;
; 4.078 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:17:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.448     ; 5.461      ;
; 4.079 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:5:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.445     ; 5.463      ;
; 4.080 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:5:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.445     ; 5.462      ;
; 4.081 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:8:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.419     ; 5.487      ;
; 4.082 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:5:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.453     ; 5.452      ;
; 4.082 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:8:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.419     ; 5.486      ;
; 4.082 ; regFile:g_REGFILE|reg_N:\G_N_Reg:2:REGI|dffg:\G_NBit_Reg:3:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.428     ; 5.477      ;
; 4.084 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.439     ; 5.464      ;
; 4.084 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.428     ; 5.475      ;
; 4.084 ; regFile:g_REGFILE|reg_N:\G_N_Reg:13:REGI|dffg:\G_NBit_Reg:10:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.453     ; 5.450      ;
; 4.085 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.439     ; 5.463      ;
; 4.085 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:14:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.425     ; 5.477      ;
; 4.085 ; regFile:g_REGFILE|reg_N:\G_N_Reg:13:REGI|dffg:\G_NBit_Reg:10:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.453     ; 5.449      ;
; 4.086 ; regFile:g_REGFILE|reg_N:\G_N_Reg:2:REGI|dffg:\G_NBit_Reg:3:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.428     ; 5.473      ;
; 4.088 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:11:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.428     ; 5.471      ;
; 4.088 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:14:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.442     ; 5.457      ;
; 4.088 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:5:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.430     ; 5.469      ;
; 4.089 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:4:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.405     ; 5.493      ;
+-------+-----------------------------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'iCLK'                                                                                                                                                                                                             ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.133 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:0:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.234      ; 0.471      ;
; 0.134 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:16:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.234      ; 0.472      ;
; 0.137 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:6:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.234      ; 0.475      ;
; 0.138 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:29:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.235      ; 0.477      ;
; 0.139 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:30:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.235      ; 0.478      ;
; 0.142 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:7:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.234      ; 0.480      ;
; 0.143 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:12:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.235      ; 0.482      ;
; 0.144 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:13:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.234      ; 0.482      ;
; 0.144 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:25:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.227      ; 0.475      ;
; 0.145 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:31:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.234      ; 0.483      ;
; 0.145 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:10:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.234      ; 0.483      ;
; 0.148 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:15:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.235      ; 0.487      ;
; 0.151 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:6:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.224      ; 0.479      ;
; 0.152 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:3:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.234      ; 0.490      ;
; 0.154 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:11:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.235      ; 0.493      ;
; 0.157 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:7:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.224      ; 0.485      ;
; 0.157 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:11:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.224      ; 0.485      ;
; 0.162 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:8:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.234      ; 0.500      ;
; 0.165 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:5:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.234      ; 0.503      ;
; 0.169 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:9:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.224      ; 0.497      ;
; 0.178 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:3:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.226      ; 0.508      ;
; 0.183 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:3:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.219      ; 0.506      ;
; 0.188 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:13:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:13:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.314      ;
; 0.194 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:23:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:23:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.320      ;
; 0.225 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:5:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.350      ;
; 0.228 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:2:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.353      ;
; 0.251 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:30:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q                                            ; iCLK         ; iCLK        ; 0.000        ; 0.244      ; 0.579      ;
; 0.253 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:28:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.051      ; 0.388      ;
; 0.253 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:12:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:12:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.387      ;
; 0.253 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:12:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.387      ;
; 0.255 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:0:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegALU:0:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.389      ;
; 0.256 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:31:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.389      ;
; 0.256 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:5:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.389      ;
; 0.256 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:22:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:22:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.390      ;
; 0.256 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:isJump|s_Q                      ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:isJump|s_Q                                                  ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.390      ;
; 0.260 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:20:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:20:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.386      ;
; 0.261 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:21:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:21:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.387      ;
; 0.261 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:20:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.387      ;
; 0.261 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:15:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:15:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.387      ;
; 0.262 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:16:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:16:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.387      ;
; 0.263 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:10:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.389      ;
; 0.263 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:17:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:17:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.388      ;
; 0.263 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:11:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:11:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.389      ;
; 0.264 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:10:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:10:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.390      ;
; 0.264 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:19:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.389      ;
; 0.264 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:18:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:18:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.389      ;
; 0.266 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:0:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:0:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.400      ;
; 0.266 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:4:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:4:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.392      ;
; 0.267 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:14:REGI|s_Q    ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegALU:14:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.392      ;
; 0.267 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:6:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:6:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.392      ;
; 0.268 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:8:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:8:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.393      ;
; 0.272 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:30:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:30:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.398      ;
; 0.274 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:10:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:10:REGI|s_Q                               ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.400      ;
; 0.275 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:3:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.400      ;
; 0.278 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:4:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.403      ;
; 0.280 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:26:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.231      ; 0.615      ;
; 0.283 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:2:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.231      ; 0.618      ;
; 0.284 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:19:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.237      ; 0.625      ;
; 0.288 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:20:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.233      ; 0.625      ;
; 0.290 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:10:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.221      ; 0.615      ;
; 0.290 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:17:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.232      ; 0.626      ;
; 0.291 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:11:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.221      ; 0.616      ;
; 0.293 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:1:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.228      ; 0.625      ;
; 0.295 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:7:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.221      ; 0.620      ;
; 0.295 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:10:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.224      ; 0.623      ;
; 0.297 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.422      ;
; 0.297 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:2:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.229      ; 0.630      ;
; 0.299 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:27:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.231      ; 0.634      ;
; 0.300 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:3:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.223      ; 0.627      ;
; 0.301 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:31:REGI|s_Q                                 ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:2:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.226      ; 0.631      ;
; 0.305 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:11:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.218      ; 0.627      ;
; 0.308 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:28:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.231      ; 0.643      ;
; 0.310 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:2:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.223      ; 0.637      ;
; 0.314 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:10:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.214      ; 0.632      ;
; 0.314 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:11:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.214      ; 0.632      ;
; 0.314 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:10:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.218      ; 0.636      ;
; 0.315 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:2:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.219      ; 0.638      ;
; 0.319 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:7:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.214      ; 0.637      ;
; 0.319 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:7:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a26~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.218      ; 0.641      ;
; 0.322 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:22:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.053      ; 0.479      ;
; 0.324 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:18:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.053      ; 0.481      ;
; 0.326 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:14:REGI|s_Q                  ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:14:REGI|s_Q                               ; iCLK         ; iCLK        ; 0.000        ; 0.236      ; 0.646      ;
; 0.326 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:29:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q                                            ; iCLK         ; iCLK        ; 0.000        ; 0.255      ; 0.665      ;
; 0.328 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:4:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.453      ;
; 0.329 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:1:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:1:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.043      ; 0.456      ;
; 0.329 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:14:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.455      ;
; 0.332 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:11:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.458      ;
; 0.334 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:18:REGI|s_Q                  ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:18:REGI|s_Q                               ; iCLK         ; iCLK        ; 0.000        ; 0.236      ; 0.654      ;
; 0.335 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:3:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.460      ;
; 0.336 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:4:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.219      ; 0.659      ;
; 0.339 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:3:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a17~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.229      ; 0.672      ;
; 0.339 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:29:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:29:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.465      ;
; 0.340 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:24:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:24:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.465      ;
; 0.340 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:18:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.466      ;
; 0.342 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:9:REGI|s_Q                   ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:9:REGI|s_Q                                ; iCLK         ; iCLK        ; 0.000        ; 0.230      ; 0.656      ;
; 0.344 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:9:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.498      ;
; 0.345 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:1:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.471      ;
; 0.346 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:30:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.472      ;
; 0.349 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:isJump|s_Q                    ; reg_MEMWB:MEMWB|dffg:isJump|s_Q                                                               ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.483      ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'iCLK'                                                                                                                                                                        ;
+-------+-----------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 6.321 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.424     ; 3.242      ;
; 6.334 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.423     ; 3.230      ;
; 6.334 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.425     ; 3.228      ;
; 6.334 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.425     ; 3.228      ;
; 6.334 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:27:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.425     ; 3.228      ;
; 6.334 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:8:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.423     ; 3.230      ;
; 6.334 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.425     ; 3.228      ;
; 6.337 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.426     ; 3.224      ;
; 6.339 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:6:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.436     ; 3.212      ;
; 6.339 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:6:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.436     ; 3.212      ;
; 6.340 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.419     ; 3.228      ;
; 6.340 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.420     ; 3.227      ;
; 6.349 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.622     ; 3.016      ;
; 6.349 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.622     ; 3.016      ;
; 6.349 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.622     ; 3.016      ;
; 6.349 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.622     ; 3.016      ;
; 6.364 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.424     ; 3.199      ;
; 6.377 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.423     ; 3.187      ;
; 6.377 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.425     ; 3.185      ;
; 6.377 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.425     ; 3.185      ;
; 6.377 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:27:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.425     ; 3.185      ;
; 6.377 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:8:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.423     ; 3.187      ;
; 6.377 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.425     ; 3.185      ;
; 6.380 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.426     ; 3.181      ;
; 6.382 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:6:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.436     ; 3.169      ;
; 6.382 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:6:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.436     ; 3.169      ;
; 6.383 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.419     ; 3.185      ;
; 6.383 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.420     ; 3.184      ;
; 6.438 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.622     ; 2.927      ;
; 6.438 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.622     ; 2.927      ;
; 6.527 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.418     ; 3.042      ;
; 6.527 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.418     ; 3.042      ;
; 6.527 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.418     ; 3.042      ;
; 6.527 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:isJump|s_Q                   ; iCLK         ; iCLK        ; 10.000       ; -0.236     ; 3.224      ;
; 6.527 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:0:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.236     ; 3.224      ;
; 6.527 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:0:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.236     ; 3.224      ;
; 6.527 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:0:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.419     ; 3.041      ;
; 6.527 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.419     ; 3.041      ;
; 6.527 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.420     ; 3.040      ;
; 6.527 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:1:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.419     ; 3.041      ;
; 6.527 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.419     ; 3.041      ;
; 6.527 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:15:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.417     ; 3.043      ;
; 6.527 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:0:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.418     ; 3.042      ;
; 6.528 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.444     ; 3.015      ;
; 6.528 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:16:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.444     ; 3.015      ;
; 6.528 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:14:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.418     ; 3.041      ;
; 6.528 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.444     ; 3.015      ;
; 6.528 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:1:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.444     ; 3.015      ;
; 6.528 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.444     ; 3.015      ;
; 6.528 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:0:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.444     ; 3.015      ;
; 6.529 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:luiCtrl|s_Q                  ; iCLK         ; iCLK        ; 10.000       ; -0.439     ; 3.019      ;
; 6.529 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:17:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.441     ; 3.017      ;
; 6.529 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:26:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.439     ; 3.019      ;
; 6.529 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:17:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.441     ; 3.017      ;
; 6.535 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.240     ; 3.212      ;
; 6.535 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:5:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.240     ; 3.212      ;
; 6.536 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:7:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.427     ; 3.024      ;
; 6.536 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:29:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.441     ; 3.010      ;
; 6.536 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.428     ; 3.023      ;
; 6.536 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:3:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.429     ; 3.022      ;
; 6.536 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.423     ; 3.028      ;
; 6.536 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:30:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.447     ; 3.004      ;
; 6.537 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:11:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.421     ; 3.029      ;
; 6.537 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:11:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.422     ; 3.028      ;
; 6.537 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:13:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.419     ; 3.031      ;
; 6.537 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:15:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.434     ; 3.016      ;
; 6.537 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.421     ; 3.029      ;
; 6.537 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.421     ; 3.029      ;
; 6.537 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:10:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.421     ; 3.029      ;
; 6.537 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:12:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.422     ; 3.028      ;
; 6.538 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:4:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.447     ; 3.002      ;
; 6.538 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:4:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.447     ; 3.002      ;
; 6.538 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:19:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.437     ; 3.012      ;
; 6.538 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:25:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.437     ; 3.012      ;
; 6.538 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:1:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.435     ; 3.014      ;
; 6.538 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:9:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.435     ; 3.014      ;
; 6.538 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:19:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.437     ; 3.012      ;
; 6.539 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:21:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.443     ; 3.005      ;
; 6.539 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:21:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.443     ; 3.005      ;
; 6.539 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:20:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.443     ; 3.005      ;
; 6.539 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:10:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.447     ; 3.001      ;
; 6.539 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:14:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.447     ; 3.001      ;
; 6.539 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:20:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.443     ; 3.005      ;
; 6.543 ; hazardDetectionUnit:hazard_Detection|o_Stall                    ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.217     ; 3.227      ;
; 6.560 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.609     ; 2.818      ;
; 6.570 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.418     ; 2.999      ;
; 6.570 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.418     ; 2.999      ;
; 6.570 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.418     ; 2.999      ;
; 6.570 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:isJump|s_Q                   ; iCLK         ; iCLK        ; 10.000       ; -0.236     ; 3.181      ;
; 6.570 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:0:REGI|s_Q      ; iCLK         ; iCLK        ; 10.000       ; -0.236     ; 3.181      ;
; 6.570 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:0:REGI|s_Q     ; iCLK         ; iCLK        ; 10.000       ; -0.236     ; 3.181      ;
; 6.570 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:0:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.419     ; 2.998      ;
; 6.570 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:4:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.419     ; 2.998      ;
; 6.570 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:3:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.420     ; 2.997      ;
; 6.570 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:1:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.419     ; 2.998      ;
; 6.570 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:2:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.419     ; 2.998      ;
; 6.570 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:15:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.417     ; 3.000      ;
; 6.570 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:0:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.418     ; 2.999      ;
; 6.571 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.444     ; 2.972      ;
; 6.571 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitwait|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:16:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.444     ; 2.972      ;
+-------+-----------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'iCLK'                                                                                                                                                                           ;
+-------+------------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.989 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.249      ; 1.322      ;
; 0.989 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:0:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.249      ; 1.322      ;
; 1.191 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:1:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.047      ; 1.322      ;
; 1.216 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.252      ; 1.552      ;
; 1.216 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.252      ; 1.552      ;
; 1.290 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.045      ; 1.419      ;
; 1.353 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.247      ; 1.684      ;
; 1.353 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:0:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.247      ; 1.684      ;
; 1.388 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:22:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.038      ; 1.510      ;
; 1.388 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:23:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.038      ; 1.510      ;
; 1.388 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:21:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.038      ; 1.510      ;
; 1.419 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 1.552      ;
; 1.419 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:30:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 1.552      ;
; 1.419 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:31:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 1.552      ;
; 1.425 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:25:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.038      ; 1.547      ;
; 1.425 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:24:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.038      ; 1.547      ;
; 1.425 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:26:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.038      ; 1.547      ;
; 1.425 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:27:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.038      ; 1.547      ;
; 1.425 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:28:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.038      ; 1.547      ;
; 1.425 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:29:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.038      ; 1.547      ;
; 1.536 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.266      ; 1.886      ;
; 1.536 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.266      ; 1.886      ;
; 1.536 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:9:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.266      ; 1.886      ;
; 1.553 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:18:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 1.679      ;
; 1.555 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:1:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.045      ; 1.684      ;
; 1.557 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:16:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.034      ; 1.675      ;
; 1.557 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:19:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.034      ; 1.675      ;
; 1.557 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:22:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.034      ; 1.675      ;
; 1.557 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:21:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.034      ; 1.675      ;
; 1.557 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:24:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.034      ; 1.675      ;
; 1.557 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:23:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.034      ; 1.675      ;
; 1.559 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.275      ; 1.918      ;
; 1.559 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.275      ; 1.918      ;
; 1.568 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:5:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.278      ; 1.930      ;
; 1.568 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:6:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.278      ; 1.930      ;
; 1.580 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.250      ; 1.914      ;
; 1.580 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.250      ; 1.914      ;
; 1.654 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.043      ; 1.781      ;
; 1.665 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.068      ; 1.817      ;
; 1.665 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.068      ; 1.817      ;
; 1.682 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:8:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 1.846      ;
; 1.682 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:7:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 1.846      ;
; 1.682 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:10:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 1.846      ;
; 1.682 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:9:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 1.846      ;
; 1.682 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:12:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 1.846      ;
; 1.682 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:13:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 1.846      ;
; 1.682 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:14:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 1.846      ;
; 1.682 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:11:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 1.846      ;
; 1.682 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:13:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 1.846      ;
; 1.682 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:6:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 1.846      ;
; 1.739 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.063      ; 1.886      ;
; 1.739 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.063      ; 1.886      ;
; 1.739 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.063      ; 1.886      ;
; 1.739 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.063      ; 1.886      ;
; 1.752 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.061      ; 1.897      ;
; 1.752 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:22:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.036      ; 1.872      ;
; 1.752 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:23:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.036      ; 1.872      ;
; 1.752 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:21:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.036      ; 1.872      ;
; 1.762 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:30:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 1.918      ;
; 1.762 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 1.918      ;
; 1.762 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 1.918      ;
; 1.762 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:28:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 1.918      ;
; 1.762 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:29:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 1.918      ;
; 1.762 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:27:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 1.918      ;
; 1.783 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.047      ; 1.914      ;
; 1.783 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:30:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.047      ; 1.914      ;
; 1.783 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:31:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.047      ; 1.914      ;
; 1.789 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:25:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.036      ; 1.909      ;
; 1.789 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:24:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.036      ; 1.909      ;
; 1.789 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:26:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.036      ; 1.909      ;
; 1.789 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:27:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.036      ; 1.909      ;
; 1.789 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:28:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.036      ; 1.909      ;
; 1.789 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:29:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.036      ; 1.909      ;
; 1.810 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.267      ; 2.161      ;
; 1.810 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.267      ; 2.161      ;
; 1.810 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.267      ; 2.161      ;
; 1.842 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:15:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.060      ; 1.986      ;
; 1.842 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:19:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.060      ; 1.986      ;
; 1.842 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:20:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.060      ; 1.986      ;
; 1.842 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:18:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.060      ; 1.986      ;
; 1.842 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:17:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.060      ; 1.986      ;
; 1.842 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPCNext:16:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.060      ; 1.986      ;
; 1.842 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:17:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.060      ; 1.986      ;
; 1.844 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:26:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.071      ; 1.999      ;
; 1.844 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:25:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.071      ; 1.999      ;
; 1.844 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:15:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.071      ; 1.999      ;
; 1.855 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:12:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.070      ; 2.009      ;
; 1.873 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.066      ; 2.023      ;
; 1.900 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.264      ; 2.248      ;
; 1.900 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.264      ; 2.248      ;
; 1.900 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:9:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.264      ; 2.248      ;
; 1.903 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:8:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.094      ; 2.081      ;
; 1.917 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:18:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.040      ; 2.041      ;
; 1.921 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:16:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.032      ; 2.037      ;
; 1.921 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:19:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.032      ; 2.037      ;
; 1.921 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:22:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.032      ; 2.037      ;
; 1.921 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:21:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.032      ; 2.037      ;
; 1.921 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:24:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.032      ; 2.037      ;
; 1.921 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegInstr:23:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.032      ; 2.037      ;
; 1.923 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.273      ; 2.280      ;
+-------+------------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 32
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 25.410 ns




+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.483  ; 0.133 ; 3.650    ; 0.989   ; 9.372               ;
;  iCLK            ; -2.483  ; 0.133 ; 3.650    ; 0.989   ; 9.372               ;
; Design-wide TNS  ; -35.296 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  iCLK            ; -35.296 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; oALUOut[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[16]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[17]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[18]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[19]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[20]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[21]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[22]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[23]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[24]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[25]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[26]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[27]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[28]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[29]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[30]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[31]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; iInstAddr[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[12]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[13]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[14]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[15]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[16]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[17]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[18]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[19]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[20]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[21]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[22]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[23]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[24]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[25]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[26]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[27]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[28]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[29]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[30]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[31]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iCLK                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iRST                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[9]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstLd                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[8]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[10]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[11]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[15]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[17]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[16]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[19]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[18]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[20]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[10]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[9]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[8]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[21]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[22]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[23]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[24]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[25]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[11]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[12]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[13]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[14]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[31]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[28]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[27]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[29]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[30]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[26]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; oALUOut[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; oALUOut[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; oALUOut[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; oALUOut[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[24]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[25]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[26]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[27]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[28]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[29]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[30]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[31]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; oALUOut[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; oALUOut[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; oALUOut[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; oALUOut[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[24]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[25]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[26]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[27]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[28]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[29]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[30]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[31]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; oALUOut[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; oALUOut[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; oALUOut[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; oALUOut[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[24]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[25]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[26]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[27]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[28]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[29]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[30]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[31]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; iCLK       ; iCLK     ; 34022647 ; 134821   ; 18194    ; 1995     ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; iCLK       ; iCLK     ; 34022647 ; 134821   ; 18194    ; 1995     ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; iCLK       ; iCLK     ; 464      ; 464      ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; iCLK       ; iCLK     ; 464      ; 464      ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+---------------------------------------------------+
; Unconstrained Paths Summary                       ;
+---------------------------------+--------+--------+
; Property                        ; Setup  ; Hold   ;
+---------------------------------+--------+--------+
; Illegal Clocks                  ; 0      ; 0      ;
; Unconstrained Clocks            ; 0      ; 0      ;
; Unconstrained Input Ports       ; 44     ; 44     ;
; Unconstrained Input Port Paths  ; 395666 ; 395666 ;
; Unconstrained Output Ports      ; 32     ; 32     ;
; Unconstrained Output Port Paths ; 7375   ; 7375   ;
+---------------------------------+--------+--------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; iCLK   ; iCLK  ; Base ; Constrained ;
+--------+-------+------+-------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                            ;
+---------------+--------------------------------------------------------------------------------------+
; Input Port    ; Comment                                                                              ;
+---------------+--------------------------------------------------------------------------------------+
; iInstAddr[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[8]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[9]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[10]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[11]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[12]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[13]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[14]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[15]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[16]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[17]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[18]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[19]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[20]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[21]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[22]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[23]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[24]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[25]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[26]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[27]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[28]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[29]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[30]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[31]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstLd       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iRST          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; oALUOut[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[14] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[15] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[16] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[17] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[18] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[19] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[20] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[21] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[22] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[23] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[24] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[25] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[26] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[27] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[28] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[29] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[30] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[31] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                            ;
+---------------+--------------------------------------------------------------------------------------+
; Input Port    ; Comment                                                                              ;
+---------------+--------------------------------------------------------------------------------------+
; iInstAddr[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[8]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[9]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[10]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[11]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[12]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[13]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[14]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[15]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[16]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[17]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[18]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[19]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[20]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[21]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[22]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[23]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[24]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[25]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[26]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[27]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[28]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[29]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[30]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[31]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstLd       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iRST          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; oALUOut[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[14] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[15] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[16] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[17] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[18] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[19] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[20] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[21] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[22] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[23] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[24] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[25] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[26] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[27] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[28] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[29] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[30] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[31] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition
    Info: Copyright (C) 2020  Intel Corporation. All rights reserved.
    Info: Your use of Intel Corporation's design tools, logic functions 
    Info: and other software and tools, and any partner logic 
    Info: functions, and any output files from any of the foregoing 
    Info: (including device programming or simulation files), and any 
    Info: associated documentation or information are expressly subject 
    Info: to the terms and conditions of the Intel Program License 
    Info: Subscription Agreement, the Intel Quartus Prime License Agreement,
    Info: the Intel FPGA IP License Agreement, or other applicable license
    Info: agreement, including, without limitation, that your use is for
    Info: the sole purpose of programming logic devices manufactured by
    Info: Intel and sold by Intel or its authorized distributors.  Please
    Info: refer to the applicable agreement for further details, at
    Info: https://fpgasoftware.intel.com/eula.
    Info: Processing started: Sat Nov 30 15:43:27 2024
Info: Command: quartus_sta --sdc=toolflow.sdc toolflow --do_report_timing
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (335093): The Timing Analyzer is analyzing 15 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332104): Reading SDC File: 'toolflow.sdc'
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.483
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.483             -35.296 iCLK 
Info (332146): Worst-case hold slack is 0.340
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.340               0.000 iCLK 
Info (332146): Worst-case recovery slack is 3.650
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.650               0.000 iCLK 
Info (332146): Worst-case removal slack is 2.124
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.124               0.000 iCLK 
Info (332146): Worst-case minimum pulse width slack is 9.626
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.626               0.000 iCLK 
Info (332114): Report Metastability: Found 32 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332115): Report Timing: Found 1 setup paths (1 violated).  Worst case slack is -2.483
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is -2.483 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): From Node    : reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q
    Info (332115): To Node      : reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.087      3.087  R        clock network delay
    Info (332115):      3.319      0.232     uTco  reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q
    Info (332115):      3.319      0.000 FF  CELL  g_NBITREG_PC|\G_NBit_Reg0:2:REGI|s_Q|q
    Info (332115):      3.722      0.403 FF    IC  s_IMemAddr[2]~6|datad
    Info (332115):      3.847      0.125 FF  CELL  s_IMemAddr[2]~6|combout
    Info (332115):      6.416      2.569 FF    IC  IMem|ram~46349|dataa
    Info (332115):      6.828      0.412 FR  CELL  IMem|ram~46349|combout
    Info (332115):      7.826      0.998 RR    IC  IMem|ram~46350|datad
    Info (332115):      7.981      0.155 RR  CELL  IMem|ram~46350|combout
    Info (332115):      9.575      1.594 RR    IC  IMem|ram~46351|datab
    Info (332115):      9.963      0.388 RR  CELL  IMem|ram~46351|combout
    Info (332115):     10.168      0.205 RR    IC  IMem|ram~46352|datad
    Info (332115):     10.323      0.155 RR  CELL  IMem|ram~46352|combout
    Info (332115):     10.527      0.204 RR    IC  IMem|ram~46363|datad
    Info (332115):     10.666      0.139 RF  CELL  IMem|ram~46363|combout
    Info (332115):     10.893      0.227 FF    IC  IMem|ram~46406|datad
    Info (332115):     11.018      0.125 FF  CELL  IMem|ram~46406|combout
    Info (332115):     13.062      2.044 FF    IC  IMem|ram~46449|datac
    Info (332115):     13.343      0.281 FF  CELL  IMem|ram~46449|combout
    Info (332115):     13.580      0.237 FF    IC  IMem|ram~46450|datac
    Info (332115):     13.861      0.281 FF  CELL  IMem|ram~46450|combout
    Info (332115):     15.190      1.329 FF    IC  g_NBITADDER_PC|\G_NBit_Adder:5:ADDERI|g_OR|o_F~1|datad
    Info (332115):     15.315      0.125 FF  CELL  g_NBITADDER_PC|\G_NBit_Adder:5:ADDERI|g_OR|o_F~1|combout
    Info (332115):     15.584      0.269 FF    IC  g_NBITADDER_PC|\G_NBit_Adder:5:ADDERI|g_OR|o_F~2|datab
    Info (332115):     15.977      0.393 FF  CELL  g_NBITADDER_PC|\G_NBit_Adder:5:ADDERI|g_OR|o_F~2|combout
    Info (332115):     17.328      1.351 FF    IC  g_NBITADDER_PC|\G_NBit_Adder:6:ADDERI|g_XOR2|o_F|datac
    Info (332115):     17.609      0.281 FF  CELL  g_NBITADDER_PC|\G_NBit_Adder:6:ADDERI|g_XOR2|o_F|combout
    Info (332115):     17.878      0.269 FF    IC  g_NBITMUX_BrnchCheckMUX|\G_NBit_MUX:6:MUXI|g_Or|o_F~2|datab
    Info (332115):     18.271      0.393 FF  CELL  g_NBITMUX_BrnchCheckMUX|\G_NBit_MUX:6:MUXI|g_Or|o_F~2|combout
    Info (332115):     19.876      1.605 FF    IC  g_NBITADDER_PC2|\G_NBit_Adder:7:ADDERI|g_ADD2|o_F|datac
    Info (332115):     20.157      0.281 FF  CELL  g_NBITADDER_PC2|\G_NBit_Adder:7:ADDERI|g_ADD2|o_F|combout
    Info (332115):     20.409      0.252 FF    IC  g_NBITADDER_PC2|\G_NBit_Adder:10:ADDERI|g_ADD2|o_F|datad
    Info (332115):     20.534      0.125 FF  CELL  g_NBITADDER_PC2|\G_NBit_Adder:10:ADDERI|g_ADD2|o_F|combout
    Info (332115):     20.787      0.253 FF    IC  g_NBITADDER_PC2|\G_NBit_Adder:13:ADDERI|g_ADD2|o_F|datad
    Info (332115):     20.912      0.125 FF  CELL  g_NBITADDER_PC2|\G_NBit_Adder:13:ADDERI|g_ADD2|o_F|combout
    Info (332115):     21.216      0.304 FF    IC  g_NBITADDER_PC2|\G_NBit_Adder:16:ADDERI|g_ADD2|o_F|datad
    Info (332115):     21.341      0.125 FF  CELL  g_NBITADDER_PC2|\G_NBit_Adder:16:ADDERI|g_ADD2|o_F|combout
    Info (332115):     21.590      0.249 FF    IC  g_NBITADDER_PC2|\G_NBit_Adder:19:ADDERI|g_ADD2|o_F|datad
    Info (332115):     21.715      0.125 FF  CELL  g_NBITADDER_PC2|\G_NBit_Adder:19:ADDERI|g_ADD2|o_F|combout
    Info (332115):     21.991      0.276 FF    IC  g_NBITADDER_PC2|\G_NBit_Adder:21:ADDERI|g_ADD2|o_F|datad
    Info (332115):     22.116      0.125 FF  CELL  g_NBITADDER_PC2|\G_NBit_Adder:21:ADDERI|g_ADD2|o_F|combout
    Info (332115):     22.372      0.256 FF    IC  g_NBITADDER_PC2|\G_NBit_Adder:23:ADDERI|g_ADD2|o_F|datad
    Info (332115):     22.497      0.125 FF  CELL  g_NBITADDER_PC2|\G_NBit_Adder:23:ADDERI|g_ADD2|o_F|combout
    Info (332115):     22.792      0.295 FF    IC  g_NBITADDER_PC2|\G_NBit_Adder:25:ADDERI|g_ADD2|o_F|datac
    Info (332115):     23.073      0.281 FF  CELL  g_NBITADDER_PC2|\G_NBit_Adder:25:ADDERI|g_ADD2|o_F|combout
    Info (332115):     23.771      0.698 FF    IC  g_NBITADDER_PC2|\G_NBit_Adder:27:ADDERI|g_ADD2|o_F|datad
    Info (332115):     23.896      0.125 FF  CELL  g_NBITADDER_PC2|\G_NBit_Adder:27:ADDERI|g_ADD2|o_F|combout
    Info (332115):     24.148      0.252 FF    IC  g_NBITADDER_PC2|\G_NBit_Adder:31:ADDERI|g_XOR2|o_F~1|datad
    Info (332115):     24.273      0.125 FF  CELL  g_NBITADDER_PC2|\G_NBit_Adder:31:ADDERI|g_XOR2|o_F~1|combout
    Info (332115):     24.500      0.227 FF    IC  g_NBITADDER_PC2|\G_NBit_Adder:31:ADDERI|g_XOR2|o_F~2|datad
    Info (332115):     24.650      0.150 FR  CELL  g_NBITADDER_PC2|\G_NBit_Adder:31:ADDERI|g_XOR2|o_F~2|combout
    Info (332115):     24.855      0.205 RR    IC  g_NBITMUX_PCnextAddr|\G_NBit_MUX:31:MUXI|g_Or|o_F~0|datad
    Info (332115):     25.010      0.155 RR  CELL  g_NBITMUX_PCnextAddr|\G_NBit_MUX:31:MUXI|g_Or|o_F~0|combout
    Info (332115):     25.217      0.207 RR    IC  g_NBITMUX_PCnextAddr|\G_NBit_MUX:31:MUXI|g_Or|o_F~2|datad
    Info (332115):     25.356      0.139 RF  CELL  g_NBITMUX_PCnextAddr|\G_NBit_MUX:31:MUXI|g_Or|o_F~2|combout
    Info (332115):     25.356      0.000 FF    IC  g_NBITREG_PC|\G_NBit_Reg2:31:REGI|s_Q|d
    Info (332115):     25.460      0.104 FF  CELL  reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     22.971      2.971  R        clock network delay
    Info (332115):     22.979      0.008           clock pessimism removed
    Info (332115):     22.959     -0.020           clock uncertainty
    Info (332115):     22.977      0.018     uTsu  reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :    25.460
    Info (332115): Data Required Time :    22.977
    Info (332115): Slack              :    -2.483 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.340
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.340 
    Info (332115): ===================================================================
    Info (332115): From Node    : reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:16:REGI|s_Q
    Info (332115): To Node      : mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_datain_reg0
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.975      2.975  R        clock network delay
    Info (332115):      3.207      0.232     uTco  reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:16:REGI|s_Q
    Info (332115):      3.207      0.000 RR  CELL  EXMEM_Pipeline_Red|\G_NBit_RegRdDtaB:16:REGI|s_Q|q
    Info (332115):      3.914      0.707 RR    IC  DMem|ram_rtl_0|auto_generated|ram_block1a8|portadatain[8]
    Info (332115):      3.986      0.072 RR  CELL  mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_datain_reg0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.456      3.456  R        clock network delay
    Info (332115):      3.424     -0.032           clock pessimism removed
    Info (332115):      3.424      0.000           clock uncertainty
    Info (332115):      3.646      0.222      uTh  mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a8~porta_datain_reg0
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.986
    Info (332115): Data Required Time :     3.646
    Info (332115): Slack              :     0.340 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 3.650
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 3.650 
    Info (332115): ===================================================================
    Info (332115): From Node    : hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot
    Info (332115): To Node      : reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q
    Info (332115): Launch Clock : iCLK (INVERTED)
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     13.551      3.551  F        clock network delay
    Info (332115):     13.783      0.232     uTco  hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot
    Info (332115):     13.783      0.000 FF  CELL  hazard_Detection|s_FlushIFIDnot|q
    Info (332115):     14.348      0.565 FF    IC  comb~4|dataa
    Info (332115):     14.701      0.353 FF  CELL  comb~4|combout
    Info (332115):     15.364      0.663 FF    IC  comb~6|dataa
    Info (332115):     15.788      0.424 FF  CELL  comb~6|combout
    Info (332115):     18.567      2.779 FF    IC  IFID_Pipeline_Reg|\G_NBit_RegPC:6:REGI|s_Q|clrn
    Info (332115):     19.348      0.781 FR  CELL  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     22.992      2.992  R        clock network delay
    Info (332115):     23.000      0.008           clock pessimism removed
    Info (332115):     22.980     -0.020           clock uncertainty
    Info (332115):     22.998      0.018     uTsu  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :    19.348
    Info (332115): Data Required Time :    22.998
    Info (332115): Slack              :     3.650 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 2.124
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 2.124 
    Info (332115): ===================================================================
    Info (332115): From Node    : hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q
    Info (332115): To Node      : reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.963      2.963  R        clock network delay
    Info (332115):      3.195      0.232     uTco  hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q
    Info (332115):      3.195      0.000 RR  CELL  hazard_Detection|FlushIFIDwaitcycle|s_Q|q
    Info (332115):      3.476      0.281 RR    IC  comb~4|datab
    Info (332115):      3.807      0.331 RR  CELL  comb~4|combout
    Info (332115):      4.457      0.650 RR    IC  comb~6|dataa
    Info (332115):      4.838      0.381 RR  CELL  comb~6|combout
    Info (332115):      5.062      0.224 RR    IC  IFID_Pipeline_Reg|\G_NBit_RegPC:10:REGI|s_Q|clrn
    Info (332115):      5.791      0.729 RF  CELL  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.513      3.513  R        clock network delay
    Info (332115):      3.481     -0.032           clock pessimism removed
    Info (332115):      3.481      0.000           clock uncertainty
    Info (332115):      3.667      0.186      uTh  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.791
    Info (332115): Data Required Time :     3.667
    Info (332115): Slack              :     2.124 
    Info (332115): ===================================================================
    Info (332115): 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.727
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.727              -2.774 iCLK 
Info (332146): Worst-case hold slack is 0.341
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.341               0.000 iCLK 
Info (332146): Worst-case recovery slack is 4.258
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.258               0.000 iCLK 
Info (332146): Worst-case removal slack is 1.951
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.951               0.000 iCLK 
Info (332146): Worst-case minimum pulse width slack is 9.646
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.646               0.000 iCLK 
Info (332114): Report Metastability: Found 32 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 32
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 18.198 ns
    Info (332114): 
Info (332115): Report Timing: Found 1 setup paths (1 violated).  Worst case slack is -0.727
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is -0.727 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): From Node    : reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q
    Info (332115): To Node      : reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.802      2.802  R        clock network delay
    Info (332115):      3.015      0.213     uTco  reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q
    Info (332115):      3.015      0.000 FF  CELL  g_NBITREG_PC|\G_NBit_Reg0:2:REGI|s_Q|q
    Info (332115):      3.377      0.362 FF    IC  s_IMemAddr[2]~6|datad
    Info (332115):      3.487      0.110 FF  CELL  s_IMemAddr[2]~6|combout
    Info (332115):      5.791      2.304 FF    IC  IMem|ram~46349|dataa
    Info (332115):      6.160      0.369 FR  CELL  IMem|ram~46349|combout
    Info (332115):      7.094      0.934 RR    IC  IMem|ram~46350|datad
    Info (332115):      7.238      0.144 RR  CELL  IMem|ram~46350|combout
    Info (332115):      8.732      1.494 RR    IC  IMem|ram~46351|datab
    Info (332115):      9.083      0.351 RR  CELL  IMem|ram~46351|combout
    Info (332115):      9.272      0.189 RR    IC  IMem|ram~46352|datad
    Info (332115):      9.416      0.144 RR  CELL  IMem|ram~46352|combout
    Info (332115):      9.604      0.188 RR    IC  IMem|ram~46363|datad
    Info (332115):      9.748      0.144 RR  CELL  IMem|ram~46363|combout
    Info (332115):      9.935      0.187 RR    IC  IMem|ram~46406|datad
    Info (332115):     10.079      0.144 RR  CELL  IMem|ram~46406|combout
    Info (332115):     11.968      1.889 RR    IC  IMem|ram~46449|datac
    Info (332115):     12.233      0.265 RR  CELL  IMem|ram~46449|combout
    Info (332115):     12.421      0.188 RR    IC  IMem|ram~46450|datac
    Info (332115):     12.686      0.265 RR  CELL  IMem|ram~46450|combout
    Info (332115):     13.936      1.250 RR    IC  g_NBITADDER_PC|\G_NBit_Adder:5:ADDERI|g_OR|o_F~1|datad
    Info (332115):     14.080      0.144 RR  CELL  g_NBITADDER_PC|\G_NBit_Adder:5:ADDERI|g_OR|o_F~1|combout
    Info (332115):     14.297      0.217 RR    IC  g_NBITADDER_PC|\G_NBit_Adder:5:ADDERI|g_OR|o_F~2|datab
    Info (332115):     14.648      0.351 RR  CELL  g_NBITADDER_PC|\G_NBit_Adder:5:ADDERI|g_OR|o_F~2|combout
    Info (332115):     15.899      1.251 RR    IC  g_NBITADDER_PC|\G_NBit_Adder:6:ADDERI|g_XOR2|o_F|datac
    Info (332115):     16.164      0.265 RR  CELL  g_NBITADDER_PC|\G_NBit_Adder:6:ADDERI|g_XOR2|o_F|combout
    Info (332115):     16.381      0.217 RR    IC  g_NBITMUX_BrnchCheckMUX|\G_NBit_MUX:6:MUXI|g_Or|o_F~2|datab
    Info (332115):     16.750      0.369 RR  CELL  g_NBITMUX_BrnchCheckMUX|\G_NBit_MUX:6:MUXI|g_Or|o_F~2|combout
    Info (332115):     18.264      1.514 RR    IC  g_NBITADDER_PC2|\G_NBit_Adder:7:ADDERI|g_ADD2|o_F|datac
    Info (332115):     18.527      0.263 RR  CELL  g_NBITADDER_PC2|\G_NBit_Adder:7:ADDERI|g_ADD2|o_F|combout
    Info (332115):     18.738      0.211 RR    IC  g_NBITADDER_PC2|\G_NBit_Adder:10:ADDERI|g_ADD2|o_F|datad
    Info (332115):     18.882      0.144 RR  CELL  g_NBITADDER_PC2|\G_NBit_Adder:10:ADDERI|g_ADD2|o_F|combout
    Info (332115):     19.094      0.212 RR    IC  g_NBITADDER_PC2|\G_NBit_Adder:13:ADDERI|g_ADD2|o_F|datad
    Info (332115):     19.238      0.144 RR  CELL  g_NBITADDER_PC2|\G_NBit_Adder:13:ADDERI|g_ADD2|o_F|combout
    Info (332115):     19.484      0.246 RR    IC  g_NBITADDER_PC2|\G_NBit_Adder:16:ADDERI|g_ADD2|o_F|datad
    Info (332115):     19.628      0.144 RR  CELL  g_NBITADDER_PC2|\G_NBit_Adder:16:ADDERI|g_ADD2|o_F|combout
    Info (332115):     19.837      0.209 RR    IC  g_NBITADDER_PC2|\G_NBit_Adder:19:ADDERI|g_ADD2|o_F|datad
    Info (332115):     19.981      0.144 RR  CELL  g_NBITADDER_PC2|\G_NBit_Adder:19:ADDERI|g_ADD2|o_F|combout
    Info (332115):     20.206      0.225 RR    IC  g_NBITADDER_PC2|\G_NBit_Adder:21:ADDERI|g_ADD2|o_F|datad
    Info (332115):     20.350      0.144 RR  CELL  g_NBITADDER_PC2|\G_NBit_Adder:21:ADDERI|g_ADD2|o_F|combout
    Info (332115):     20.556      0.206 RR    IC  g_NBITADDER_PC2|\G_NBit_Adder:23:ADDERI|g_ADD2|o_F|datad
    Info (332115):     20.700      0.144 RR  CELL  g_NBITADDER_PC2|\G_NBit_Adder:23:ADDERI|g_ADD2|o_F|combout
    Info (332115):     20.936      0.236 RR    IC  g_NBITADDER_PC2|\G_NBit_Adder:25:ADDERI|g_ADD2|o_F|datac
    Info (332115):     21.199      0.263 RR  CELL  g_NBITADDER_PC2|\G_NBit_Adder:25:ADDERI|g_ADD2|o_F|combout
    Info (332115):     21.858      0.659 RR    IC  g_NBITADDER_PC2|\G_NBit_Adder:27:ADDERI|g_ADD2|o_F|datad
    Info (332115):     22.002      0.144 RR  CELL  g_NBITADDER_PC2|\G_NBit_Adder:27:ADDERI|g_ADD2|o_F|combout
    Info (332115):     22.206      0.204 RR    IC  g_NBITADDER_PC2|\G_NBit_Adder:31:ADDERI|g_XOR2|o_F~1|datad
    Info (332115):     22.350      0.144 RR  CELL  g_NBITADDER_PC2|\G_NBit_Adder:31:ADDERI|g_XOR2|o_F~1|combout
    Info (332115):     22.538      0.188 RR    IC  g_NBITADDER_PC2|\G_NBit_Adder:31:ADDERI|g_XOR2|o_F~2|datad
    Info (332115):     22.682      0.144 RR  CELL  g_NBITADDER_PC2|\G_NBit_Adder:31:ADDERI|g_XOR2|o_F~2|combout
    Info (332115):     22.871      0.189 RR    IC  g_NBITMUX_PCnextAddr|\G_NBit_MUX:31:MUXI|g_Or|o_F~0|datad
    Info (332115):     23.015      0.144 RR  CELL  g_NBITMUX_PCnextAddr|\G_NBit_MUX:31:MUXI|g_Or|o_F~0|combout
    Info (332115):     23.206      0.191 RR    IC  g_NBITMUX_PCnextAddr|\G_NBit_MUX:31:MUXI|g_Or|o_F~2|datad
    Info (332115):     23.350      0.144 RR  CELL  g_NBITMUX_PCnextAddr|\G_NBit_MUX:31:MUXI|g_Or|o_F~2|combout
    Info (332115):     23.350      0.000 RR    IC  g_NBITREG_PC|\G_NBit_Reg2:31:REGI|s_Q|d
    Info (332115):     23.430      0.080 RR  CELL  reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     22.697      2.697  R        clock network delay
    Info (332115):     22.704      0.007           clock pessimism removed
    Info (332115):     22.684     -0.020           clock uncertainty
    Info (332115):     22.703      0.019     uTsu  reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :    23.430
    Info (332115): Data Required Time :    22.703
    Info (332115): Slack              :    -0.727 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.341
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.341 
    Info (332115): ===================================================================
    Info (332115): From Node    : reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:6:REGI|s_Q
    Info (332115): To Node      : mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.698      2.698  R        clock network delay
    Info (332115):      2.911      0.213     uTco  reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:6:REGI|s_Q
    Info (332115):      2.911      0.000 FF  CELL  EXMEM_Pipeline_Red|\G_NBit_RegRdDtaB:6:REGI|s_Q|q
    Info (332115):      3.563      0.652 FF    IC  DMem|ram_rtl_0|auto_generated|ram_block1a0|portadatain[6]
    Info (332115):      3.642      0.079 FF  CELL  mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.128      3.128  R        clock network delay
    Info (332115):      3.100     -0.028           clock pessimism removed
    Info (332115):      3.100      0.000           clock uncertainty
    Info (332115):      3.301      0.201      uTh  mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.642
    Info (332115): Data Required Time :     3.301
    Info (332115): Slack              :     0.341 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 4.258
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 4.258 
    Info (332115): ===================================================================
    Info (332115): From Node    : hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot
    Info (332115): To Node      : reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q
    Info (332115): Launch Clock : iCLK (INVERTED)
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     13.194      3.194  F        clock network delay
    Info (332115):     13.407      0.213     uTco  hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot
    Info (332115):     13.407      0.000 RR  CELL  hazard_Detection|s_FlushIFIDnot|q
    Info (332115):     13.890      0.483 RR    IC  comb~4|dataa
    Info (332115):     14.197      0.307 RR  CELL  comb~4|combout
    Info (332115):     14.847      0.650 RR    IC  comb~6|dataa
    Info (332115):     15.227      0.380 RR  CELL  comb~6|combout
    Info (332115):     17.778      2.551 RR    IC  IFID_Pipeline_Reg|\G_NBit_RegPC:6:REGI|s_Q|clrn
    Info (332115):     18.468      0.690 RF  CELL  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     22.720      2.720  R        clock network delay
    Info (332115):     22.727      0.007           clock pessimism removed
    Info (332115):     22.707     -0.020           clock uncertainty
    Info (332115):     22.726      0.019     uTsu  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :    18.468
    Info (332115): Data Required Time :    22.726
    Info (332115): Slack              :     4.258 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 1.951
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 1.951 
    Info (332115): ===================================================================
    Info (332115): From Node    : hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q
    Info (332115): To Node      : reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.689      2.689  R        clock network delay
    Info (332115):      2.902      0.213     uTco  hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q
    Info (332115):      2.902      0.000 RR  CELL  hazard_Detection|FlushIFIDwaitcycle|s_Q|q
    Info (332115):      3.161      0.259 RR    IC  comb~4|datab
    Info (332115):      3.461      0.300 RR  CELL  comb~4|combout
    Info (332115):      4.085      0.624 RR    IC  comb~6|dataa
    Info (332115):      4.428      0.343 RR  CELL  comb~6|combout
    Info (332115):      4.632      0.204 RR    IC  IFID_Pipeline_Reg|\G_NBit_RegPC:10:REGI|s_Q|clrn
    Info (332115):      5.286      0.654 RF  CELL  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.192      3.192  R        clock network delay
    Info (332115):      3.164     -0.028           clock pessimism removed
    Info (332115):      3.164      0.000           clock uncertainty
    Info (332115):      3.335      0.171      uTh  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.286
    Info (332115): Data Required Time :     3.335
    Info (332115): Slack              :     1.951 
    Info (332115): ===================================================================
    Info (332115): 
Info: Analyzing Fast 1200mV 0C Model
Info (332146): Worst-case setup slack is 3.871
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.871               0.000 iCLK 
Info (332146): Worst-case hold slack is 0.133
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.133               0.000 iCLK 
Info (332146): Worst-case recovery slack is 6.321
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     6.321               0.000 iCLK 
Info (332146): Worst-case removal slack is 0.989
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.989               0.000 iCLK 
Info (332146): Worst-case minimum pulse width slack is 9.372
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.372               0.000 iCLK 
Info (332114): Report Metastability: Found 32 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 32
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 25.410 ns
    Info (332114): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 3.871
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 3.871 
    Info (332115): ===================================================================
    Info (332115): From Node    : regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q
    Info (332115): To Node      : reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q
    Info (332115): Launch Clock : iCLK (INVERTED)
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     12.046      2.046  F        clock network delay
    Info (332115):     12.151      0.105     uTco  regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q
    Info (332115):     12.151      0.000 FF  CELL  g_REGFILE|\G_N_Reg:16:REGI|\G_NBit_Reg:6:REGI|s_Q|q
    Info (332115):     12.303      0.152 FF    IC  g_REGFILE|g_MUX_RS|Mux25~4|datad
    Info (332115):     12.366      0.063 FF  CELL  g_REGFILE|g_MUX_RS|Mux25~4|combout
    Info (332115):     12.575      0.209 FF    IC  g_REGFILE|g_MUX_RS|Mux25~5|datad
    Info (332115):     12.638      0.063 FF  CELL  g_REGFILE|g_MUX_RS|Mux25~5|combout
    Info (332115):     13.020      0.382 FF    IC  g_REGFILE|g_MUX_RS|Mux25~6|datac
    Info (332115):     13.153      0.133 FF  CELL  g_REGFILE|g_MUX_RS|Mux25~6|combout
    Info (332115):     13.957      0.804 FF    IC  g_REGFILE|g_MUX_RS|Mux25~9|datad
    Info (332115):     14.020      0.063 FF  CELL  g_REGFILE|g_MUX_RS|Mux25~9|combout
    Info (332115):     14.130      0.110 FF    IC  g_REGFILE|g_MUX_RS|Mux25~19|datac
    Info (332115):     14.263      0.133 FF  CELL  g_REGFILE|g_MUX_RS|Mux25~19|combout
    Info (332115):     14.371      0.108 FF    IC  forwardBrnch_MUX_A|MUX3|\G_NBit_MUX:6:MUXI|g_Or|o_F~1|datad
    Info (332115):     14.434      0.063 FF  CELL  forwardBrnch_MUX_A|MUX3|\G_NBit_MUX:6:MUXI|g_Or|o_F~1|combout
    Info (332115):     14.553      0.119 FF    IC  e_equalityModule|Equal0~10|datad
    Info (332115):     14.616      0.063 FF  CELL  e_equalityModule|Equal0~10|combout
    Info (332115):     15.407      0.791 FF    IC  e_equalityModule|Equal0~11|dataa
    Info (332115):     15.580      0.173 FF  CELL  e_equalityModule|Equal0~11|combout
    Info (332115):     15.711      0.131 FF    IC  e_equalityModule|Equal0~23|datab
    Info (332115):     15.885      0.174 FF  CELL  e_equalityModule|Equal0~23|combout
    Info (332115):     16.005      0.120 FF    IC  g_NBITMUX_PCnextAddr|\G_NBit_MUX:22:MUXI|g_Or|o_F~2|datad
    Info (332115):     16.077      0.072 FR  CELL  g_NBITMUX_PCnextAddr|\G_NBit_MUX:22:MUXI|g_Or|o_F~2|combout
    Info (332115):     16.260      0.183 RR    IC  g_NBITREG_PC|\G_NBit_Reg0:2:REGI|s_Q~0|datad
    Info (332115):     16.326      0.066 RF  CELL  g_NBITREG_PC|\G_NBit_Reg0:2:REGI|s_Q~0|combout
    Info (332115):     17.421      1.095 FF    IC  g_NBITMUX_PCnextAddr|\G_NBit_MUX:2:MUXI|g_Or|o_F~2|datad
    Info (332115):     17.484      0.063 FF  CELL  g_NBITMUX_PCnextAddr|\G_NBit_MUX:2:MUXI|g_Or|o_F~2|combout
    Info (332115):     17.593      0.109 FF    IC  g_NBITMUX_PCnextAddr|\G_NBit_MUX:2:MUXI|g_Or|o_F~3|datad
    Info (332115):     17.656      0.063 FF  CELL  g_NBITMUX_PCnextAddr|\G_NBit_MUX:2:MUXI|g_Or|o_F~3|combout
    Info (332115):     17.656      0.000 FF    IC  g_NBITREG_PC|\G_NBit_Reg0:2:REGI|s_Q|d
    Info (332115):     17.706      0.050 FF  CELL  reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     21.586      1.586  R        clock network delay
    Info (332115):     21.590      0.004           clock pessimism removed
    Info (332115):     21.570     -0.020           clock uncertainty
    Info (332115):     21.577      0.007     uTsu  reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :    17.706
    Info (332115): Data Required Time :    21.577
    Info (332115): Slack              :     3.871 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.133
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.133 
    Info (332115): ===================================================================
    Info (332115): From Node    : reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:0:REGI|s_Q
    Info (332115): To Node      : mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.584      1.584  R        clock network delay
    Info (332115):      1.689      0.105     uTco  reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:0:REGI|s_Q
    Info (332115):      1.689      0.000 RR  CELL  EXMEM_Pipeline_Red|\G_NBit_RegRdDtaB:0:REGI|s_Q|q
    Info (332115):      2.019      0.330 RR    IC  DMem|ram_rtl_0|auto_generated|ram_block1a0|portadatain[0]
    Info (332115):      2.055      0.036 RR  CELL  mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.838      1.838  R        clock network delay
    Info (332115):      1.818     -0.020           clock pessimism removed
    Info (332115):      1.818      0.000           clock uncertainty
    Info (332115):      1.922      0.104      uTh  mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.055
    Info (332115): Data Required Time :     1.922
    Info (332115): Slack              :     0.133 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 6.321
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 6.321 
    Info (332115): ===================================================================
    Info (332115): From Node    : hazardDetectionUnit:hazard_Detection|o_Stall
    Info (332115): To Node      : reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q
    Info (332115): Launch Clock : iCLK (INVERTED)
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     12.031      2.031  F        clock network delay
    Info (332115):     12.136      0.105     uTco  hazardDetectionUnit:hazard_Detection|o_Stall
    Info (332115):     12.136      0.000 FF  CELL  hazard_Detection|o_Stall|q
    Info (332115):     12.320      0.184 FF    IC  comb~2|datad
    Info (332115):     12.383      0.063 FF  CELL  comb~2|combout
    Info (332115):     12.490      0.107 FF    IC  comb~3|datad
    Info (332115):     12.553      0.063 FF  CELL  comb~3|combout
    Info (332115):     13.784      1.231 FF    IC  comb~3clkctrl|inclk[0]
    Info (332115):     13.784      0.000 FF  CELL  comb~3clkctrl|outclk
    Info (332115):     14.882      1.098 FF    IC  IDEX_Pipeline_Reg|\G_NBit_RegPC:1:REGI|s_Q|clrn
    Info (332115):     15.273      0.391 FR  CELL  reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     21.588      1.588  R        clock network delay
    Info (332115):     21.607      0.019           clock pessimism removed
    Info (332115):     21.587     -0.020           clock uncertainty
    Info (332115):     21.594      0.007     uTsu  reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :    15.273
    Info (332115): Data Required Time :    21.594
    Info (332115): Slack              :     6.321 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.989
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.989 
    Info (332115): ===================================================================
    Info (332115): From Node    : hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q
    Info (332115): To Node      : reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.573      1.573  R        clock network delay
    Info (332115):      1.678      0.105     uTco  hazardDetectionUnit:hazard_Detection|dffg:FlushIFIDwaitcycle|s_Q
    Info (332115):      1.678      0.000 RR  CELL  hazard_Detection|FlushIFIDwaitcycle|s_Q|q
    Info (332115):      1.807      0.129 RR    IC  comb~4|datab
    Info (332115):      1.962      0.155 RR  CELL  comb~4|combout
    Info (332115):      2.247      0.285 RR    IC  comb~6|dataa
    Info (332115):      2.428      0.181 RR  CELL  comb~6|combout
    Info (332115):      2.529      0.101 RR    IC  IFID_Pipeline_Reg|\G_NBit_RegPC:10:REGI|s_Q|clrn
    Info (332115):      2.895      0.366 RF  CELL  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.842      1.842  R        clock network delay
    Info (332115):      1.822     -0.020           clock pessimism removed
    Info (332115):      1.822      0.000           clock uncertainty
    Info (332115):      1.906      0.084      uTh  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.895
    Info (332115): Data Required Time :     1.906
    Info (332115): Slack              :     0.989 
    Info (332115): ===================================================================
    Info (332115): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 1354 megabytes
    Info: Processing ended: Sat Nov 30 15:44:00 2024
    Info: Elapsed time: 00:00:33
    Info: Total CPU time (on all processors): 00:00:44


