2007-11-10版本

1. 完成官方实验指导书上的指令集
2. 完成指令流水
3. 完成Forwarding
4. 可以运行跳转后不带move r0,r0的官方监控程序
5. 时钟频率12.5MHz

2007-11-13版本

1. 完成线与式BUS
2. 解决了Forwarding的潜在BUG
3. 时钟频率25MHz

2007-11-21版本

1. 增加了SDRAM模块调试工程
2. SDRAM模块基本调试通过，工作频率100MHz

2007-11-23版本

1. 整理了所有源代码，重新命名顶层元件为Computer
2. 向总线上添加了Boot Loader，片内ROM
3. 向总线上添加了SDRAM，工作频率100MHz
4. 重新调整了各个外设的内存空间地址范围，使之与"内存空间分配.doc"一致
5. 改写SRAM为时分复用的双口RAM，另一个口空闲，计划供给LCD模块使用
6. 改写了Control Unit，使lw和sw指令会将r5作为内存地址的高16位，但是程序必须保证低16位的offset不会出现进位和退位
7. 改变了lw和sw的寻址方式，不再使用自动字对齐，而是将字作为基本的单位；也就是说0x00000000和0x00000001分别是Boot Loader的第2,1和第4,3字节

2007-11-24版本

1. 修改了NPC的计算公式，清除了一个比较严重的BUG
2. SRAM与LCD的连接成功进行，LCD已可以通过程序显示彩色条纹
3. Boot Loader模块调试成功
4. 模块增加使得CPU不能正常工作在25MHz，为继续调试暂时调整为3.125MHz

2007-11-25版本

1. 更正了数据关联判断代码中关于段寄存器的漏判
2. 连接了Text Buffer与LCD模块，并使其能够正常显示ASCII字符

2007-11-26版本

1. 使用了LogicLock技术，锁定了暂不用更改的ALU, CU, SDRAM, FCRH等模块
2. 调整了时钟电路，增加了Quartus II的时钟优化选项
3. 重新提升CPU时钟为25MHz，Quartus II时序分析器表明CPU正常工作极限时钟为42.85MHz
4. 调整了总线规范，各个外设占用q线和busy线的时间为从CPU时钟下降沿起的整数个周期

2007-11-27版本

1. 整理了文件夹
2. 调整了pll时钟为200MHz，通过计数器分频得到各个模块需要的时钟
3. 增加了调试SD卡的工程文件夹SDCard
4. 为Cache时钟输出增加了Sync信号
5. 完成了Cache模块，使用3块片内RAM，cache大小512 words X 2，控制RAM 512* 48 bits((32-9)*2+1=47)
6. Cache时钟为CPU时钟的4倍，现在为100MHz
7. 离完美计划还剩: SD卡，时钟设备，键盘，中断

2007-11-28版本

1. 为Control Unit增加了新指令的代码
2. 完成adc，sbb，clc，stc，adci，sbbi指令代码
3. 更改lw，sw，jr的段寄存器为r4
4. 完成ls，ss代码
5. 加入了IPC外设模块，用于制作中断

2007-12-2版本

1. 修正了FCRH模块的潜在bug，整理了FCRH模块
2. 增加了时钟设备

2007-12-11版本

1. 修改了指令集的表示方法，更新了CU模块

2007-12-15版本

1. 加入了WM8731模块和对应的FIFO模块，附带一条缓冲区半空中断线
2. 整理并更改了FCRH模块，修正了潜在的BUG，增加了对IPC和软/硬中断的处理
3. 更改了时钟外设并增加了每64ms触发一次的中断线
4. 待完成部分：SD卡外设

2007-12-16版本

1. 增加了SD卡外设，使用8个总线可访问的寄存器，4个读4个写
2. 为保存通用寄存器，增加了REG_INT外设

2007-12-19版本

1. 修正了大量BUG，编译器产生的非中断程序可以完美地运行
2. 测试了LCD显示器模块
3. 测试了SD卡模块
4. 增加了键盘外设

2007-12-22版本

1. 将时钟周期改为12.5MHz
2. 配合编译器修正了很多BUG，中断程序vos可以完美运行
3. SD卡和LCD模块已完备测试
4. 在BUS Controller中使用了两个latch，虽然使用得比较小心，但仍然可能是隐患

2007-12-23版本

1. 修正了LCD的微小BUG
2. WM8731模块调试完毕，可以运行播放WAV文件的程序

2007-12-27版本

Final Version

不再更新

2008-5-29版本

继续开始更新

1. 完成键盘外设的调试

2008-6-1版本

1. 整理了Control Unit
2. 发现并解除了FCRH中的BUG
3. 清洁了BUS Controller，去掉了latch并改为同步反向时钟仲裁，总线时钟与CPU时钟改为同相
4. vos近完美运行，有时会卡，初步分析是由于同步反向时钟仲裁带来的2时钟周期的浪费

2008-6-3版本

1. 暂时去掉了Cache，并把时钟频率提高了一倍到25MHz
2. 增加了新版Cache，时钟频率保持不变并完美运行vos

2008-6-7版本

1. 增加了Interrupt Controller，用于统一处理软硬中断并获取中断号
2. 改动了CU，增加了ICTR指令，用于将中断号送入指定寄存器

2008-6-15版本

1. 增加了乘除法外设，地址0x0084052X
X=0 X=1: long A
X=2 X=3: long B
X=4 X=5: long C
X=6: int D
X=7: OP

OP=0: C=(int)A*(int)B
OP=1: C=(uint)A*(uint)B
OP=2: C=(ulong)A*(ulong)B
OP=3: C=(long)A/(int)B D=(long)A%(int)B
OP=4: C=(ulong)A/(uint)B D=(ulong)A%(uint)B
