<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(680,710)" to="(680,720)"/>
    <wire from="(400,570)" to="(460,570)"/>
    <wire from="(680,730)" to="(730,730)"/>
    <wire from="(730,670)" to="(780,670)"/>
    <wire from="(280,620)" to="(470,620)"/>
    <wire from="(340,590)" to="(340,600)"/>
    <wire from="(580,690)" to="(620,690)"/>
    <wire from="(490,500)" to="(490,520)"/>
    <wire from="(490,560)" to="(490,580)"/>
    <wire from="(730,640)" to="(730,670)"/>
    <wire from="(490,500)" to="(590,500)"/>
    <wire from="(340,520)" to="(340,550)"/>
    <wire from="(680,730)" to="(680,750)"/>
    <wire from="(710,540)" to="(710,560)"/>
    <wire from="(590,500)" to="(590,650)"/>
    <wire from="(490,580)" to="(580,580)"/>
    <wire from="(560,540)" to="(710,540)"/>
    <wire from="(460,750)" to="(680,750)"/>
    <wire from="(730,600)" to="(730,640)"/>
    <wire from="(780,670)" to="(780,710)"/>
    <wire from="(580,580)" to="(580,690)"/>
    <wire from="(480,540)" to="(480,700)"/>
    <wire from="(710,560)" to="(740,560)"/>
    <wire from="(280,500)" to="(490,500)"/>
    <wire from="(280,580)" to="(490,580)"/>
    <wire from="(590,650)" to="(620,650)"/>
    <wire from="(490,520)" to="(510,520)"/>
    <wire from="(490,560)" to="(510,560)"/>
    <wire from="(470,740)" to="(620,740)"/>
    <wire from="(480,700)" to="(620,700)"/>
    <wire from="(200,500)" to="(280,500)"/>
    <wire from="(200,540)" to="(280,540)"/>
    <wire from="(200,580)" to="(280,580)"/>
    <wire from="(200,620)" to="(280,620)"/>
    <wire from="(340,550)" to="(350,550)"/>
    <wire from="(340,590)" to="(350,590)"/>
    <wire from="(460,570)" to="(460,750)"/>
    <wire from="(790,580)" to="(800,580)"/>
    <wire from="(790,620)" to="(800,620)"/>
    <wire from="(670,670)" to="(680,670)"/>
    <wire from="(670,720)" to="(680,720)"/>
    <wire from="(280,540)" to="(480,540)"/>
    <wire from="(730,600)" to="(740,600)"/>
    <wire from="(730,640)" to="(740,640)"/>
    <wire from="(470,620)" to="(470,740)"/>
    <comp lib="1" loc="(730,690)" name="OR Gate">
      <a name="width" val="16"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(670,720)" name="AND Gate">
      <a name="width" val="16"/>
      <a name="inputs" val="2"/>
      <a name="label" val="E"/>
    </comp>
    <comp lib="1" loc="(340,520)" name="NOR Gate">
      <a name="width" val="16"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(560,540)" name="AND Gate">
      <a name="width" val="16"/>
      <a name="inputs" val="2"/>
      <a name="label" val="R"/>
    </comp>
    <comp lib="1" loc="(670,670)" name="AND Gate">
      <a name="width" val="16"/>
      <a name="inputs" val="2"/>
      <a name="label" val="E"/>
    </comp>
    <comp lib="1" loc="(790,620)" name="OR Gate">
      <a name="width" val="16"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(200,580)" name="Pin">
      <a name="width" val="16"/>
    </comp>
    <comp lib="0" loc="(800,620)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="16"/>
    </comp>
    <comp lib="1" loc="(340,600)" name="NOR Gate">
      <a name="width" val="16"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(200,620)" name="Pin">
      <a name="width" val="16"/>
    </comp>
    <comp lib="1" loc="(400,570)" name="AND Gate">
      <a name="width" val="16"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(200,540)" name="Pin">
      <a name="width" val="16"/>
    </comp>
    <comp lib="0" loc="(800,580)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="16"/>
    </comp>
    <comp lib="1" loc="(780,710)" name="OR Gate">
      <a name="width" val="16"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(790,580)" name="OR Gate">
      <a name="width" val="16"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(200,500)" name="Pin">
      <a name="width" val="16"/>
    </comp>
  </circuit>
</project>
