

================================================================
== Vivado HLS Report for 'Conv'
================================================================
* Date:           Wed Dec  6 14:17:57 2023

* Version:        2018.3.1 (Build 2489210 on Tue Mar 26 04:40:43 MDT 2019)
* Project:        Conv_opt_HLS
* Solution:       solution1
* Product family: zynquplus
* Target device:  xczu3eg-sbva484-1-i


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  10.00|     9.561|        1.25|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-----+-----+-----+-----+---------+
    |  Latency  |  Interval | Pipeline|
    | min | max | min | max |   Type  |
    +-----+-----+-----+-----+---------+
    |  217|  217|  217|  217|   none  |
    +-----+-----+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +-----------------------------------+-----+-----+----------+-----------+-----------+------+----------+
        |                                   |  Latency  | Iteration|  Initiation Interval  | Trip |          |
        |             Loop Name             | min | max |  Latency |  achieved |   target  | Count| Pipelined|
        +-----------------------------------+-----+-----+----------+-----------+-----------+------+----------+
        |- L1_Image_Matrix_L2_Image_Matrix  |    9|    9|         1|          -|          -|     9|    no    |
        |- L1_Kernal_Matrix                 |   15|   15|         5|          -|          -|     3|    no    |
        | + L2_Kernal_Matrix                |    3|    3|         1|          -|          -|     3|    no    |
        |- memset_padded_image              |   29|   29|         6|          -|          -|     5|    no    |
        | + memset_padded_image             |    4|    4|         1|          -|          -|     5|    no    |
        |- Loop 4                           |   24|   24|         8|          -|          -|     3|    no    |
        | + Loop 4.1                        |    6|    6|         2|          -|          -|     3|    no    |
        |- C1_C2                            |   95|   95|        56|          5|          5|     9|    yes   |
        |- output_loop_1                    |   33|   33|        11|          -|          -|     3|    no    |
        | + output_loop_2                   |    9|    9|         3|          -|          -|     3|    no    |
        +-----------------------------------+-----+-----+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+-----+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  | URAM|
+-----------------+---------+-------+--------+-------+-----+
|DSP              |        -|      -|       -|      -|    -|
|Expression       |        -|      -|       0|    735|    -|
|FIFO             |        -|      -|       -|      -|    -|
|Instance         |        -|     28|    1488|   1968|    -|
|Memory           |        4|      -|     384|     27|    -|
|Multiplexer      |        -|      -|       -|    805|    -|
|Register         |       14|      -|    2880|     71|    -|
+-----------------+---------+-------+--------+-------+-----+
|Total            |       18|     28|    4752|   3606|    0|
+-----------------+---------+-------+--------+-------+-----+
|Available        |      432|    360|  141120|  70560|    0|
+-----------------+---------+-------+--------+-------+-----+
|Utilization (%)  |        4|      7|       3|      5|    0|
+-----------------+---------+-------+--------+-------+-----+

+ Detail: 
    * Instance: 
    +----------------------------------------+-------------------------------------+---------+-------+-----+-----+
    |                Instance                |                Module               | BRAM_18K| DSP48E|  FF | LUT |
    +----------------------------------------+-------------------------------------+---------+-------+-----+-----+
    |Conv_dadd_64ns_64ns_64_5_full_dsp_1_U1  |Conv_dadd_64ns_64ns_64_5_full_dsp_1  |        0|      3|  445|  781|
    |Conv_dadd_64ns_64ns_64_5_full_dsp_1_U2  |Conv_dadd_64ns_64ns_64_5_full_dsp_1  |        0|      3|  445|  781|
    |Conv_dmul_64ns_64ns_64_5_max_dsp_1_U3   |Conv_dmul_64ns_64ns_64_5_max_dsp_1   |        0|     11|  299|  203|
    |Conv_dmul_64ns_64ns_64_5_max_dsp_1_U4   |Conv_dmul_64ns_64ns_64_5_max_dsp_1   |        0|     11|  299|  203|
    +----------------------------------------+-------------------------------------+---------+-------+-----+-----+
    |Total                                   |                                     |        0|     28| 1488| 1968|
    +----------------------------------------+-------------------------------------+---------+-------+-----+-----+

    * DSP48: 
    N/A

    * Memory: 
    +----------------+-------------------+---------+-----+----+------+-----+------+-------------+
    |     Memory     |       Module      | BRAM_18K|  FF | LUT| Words| Bits| Banks| W*Bits*Banks|
    +----------------+-------------------+---------+-----+----+------+-----+------+-------------+
    |input_mat_U     |Conv_input_mat     |        0|  128|   9|     9|   64|     1|          576|
    |empty_U         |Conv_input_mat     |        0|  128|   9|     9|   64|     1|          576|
    |kernal_mat_U    |Conv_kernal_mat    |        0|  128|   9|     9|   64|     1|          576|
    |padded_image_U  |Conv_padded_image  |        4|    0|   0|    25|   64|     1|         1600|
    +----------------+-------------------+---------+-----+----+------+-----+------+-------------+
    |Total           |                   |        4|  384|  27|    52|  256|     4|         3328|
    +----------------+-------------------+---------+-----+----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +------------------------------------+----------+-------+---+----+------------+------------+
    |            Variable Name           | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +------------------------------------+----------+-------+---+----+------------+------------+
    |i_5_fu_550_p2                       |     +    |      0|  0|   9|           2|           1|
    |i_6_fu_627_p2                       |     +    |      0|  0|   9|           2|           1|
    |i_7_fu_747_p2                       |     +    |      0|  0|   9|           2|           1|
    |i_8_fu_858_p2                       |     +    |      0|  0|   9|           2|           1|
    |i_9_fu_1151_p2                      |     +    |      0|  0|   9|           2|           1|
    |indvar_flatten_next1_fu_870_p2      |     +    |      0|  0|  12|           4|           1|
    |indvar_flatten_next_fu_544_p2       |     +    |      0|  0|  12|           4|           1|
    |indvarinc1_fu_709_p2                |     +    |      0|  0|  11|           3|           1|
    |indvarinc_fu_681_p2                 |     +    |      0|  0|  11|           3|           1|
    |j_5_fu_615_p2                       |     +    |      0|  0|   9|           2|           1|
    |j_6_fu_661_p2                       |     +    |      0|  0|   9|           2|           1|
    |j_7_fu_803_p2                       |     +    |      0|  0|   9|           2|           1|
    |j_8_fu_1191_p2                      |     +    |      0|  0|   9|           2|           1|
    |j_9_fu_989_p2                       |     +    |      0|  0|   9|           2|           1|
    |p_sum1_fu_983_p2                    |     +    |      0|  0|  15|           5|           5|
    |p_sum_fu_1201_p2                    |     +    |      0|  0|  15|           5|           5|
    |tmp_11_fu_671_p2                    |     +    |      0|  0|  15|           5|           5|
    |tmp_18_fu_791_p2                    |     +    |      0|  0|  15|           5|           5|
    |tmp_1_fu_604_p2                     |     +    |      0|  0|  10|           5|           5|
    |tmp_21_2_mid2_v_fu_1084_p2          |     +    |      0|  0|  11|           3|           2|
    |tmp_24_0_2_fu_1043_p2               |     +    |      0|  0|  11|           3|           2|
    |tmp_25_fu_914_p2                    |     +    |      0|  0|  15|           6|           6|
    |tmp_27_fu_1024_p2                   |     +    |      0|  0|  15|           6|           6|
    |tmp_29_fu_1106_p2                   |     +    |      0|  0|  15|           6|           6|
    |tmp_30_fu_968_p2                    |     +    |      0|  0|  15|           6|           6|
    |tmp_31_fu_1033_p2                   |     +    |      0|  0|  15|           6|           6|
    |tmp_32_fu_1112_p2                   |     +    |      0|  0|  15|           6|           6|
    |tmp_33_fu_999_p2                    |     +    |      0|  0|  15|           6|           6|
    |tmp_34_fu_1063_p2                   |     +    |      0|  0|  15|           6|           6|
    |tmp_35_fu_1122_p2                   |     +    |      0|  0|  15|           6|           6|
    |tmp_36_fu_1053_p2                   |     +    |      0|  0|  15|           6|           6|
    |tmp_37_fu_1072_p2                   |     +    |      0|  0|  15|           6|           6|
    |tmp_38_fu_1132_p2                   |     +    |      0|  0|  15|           6|           6|
    |tmp_39_fu_813_p2                    |     +    |      0|  0|  15|           5|           5|
    |tmp_40_fu_827_p2                    |     +    |      0|  0|  15|           5|           5|
    |tmp_7_fu_703_p2                     |     +    |      0|  0|  15|           6|           6|
    |tmp_9_fu_719_p2                     |     +    |      0|  0|  15|           6|           6|
    |tmp_10_fu_852_p2                    |     -    |      0|  0|  15|           5|           5|
    |tmp_10_mid1_fu_936_p2               |     -    |      0|  0|  15|           5|           5|
    |tmp_14_fu_1173_p2                   |     -    |      0|  0|  15|           5|           5|
    |tmp_16_fu_769_p2                    |     -    |      0|  0|  15|           5|           5|
    |tmp_5_fu_649_p2                     |     -    |      0|  0|  15|           5|           5|
    |tmp_s_fu_594_p2                     |     -    |      0|  0|  10|           5|           5|
    |ap_block_state2                     |    and   |      0|  0|   2|           1|           1|
    |ap_block_state4                     |    and   |      0|  0|   2|           1|           1|
    |data_in_V_data_0_load_A             |    and   |      0|  0|   2|           1|           1|
    |data_in_V_data_0_load_B             |    and   |      0|  0|   2|           1|           1|
    |data_out_V_data_1_load_A            |    and   |      0|  0|   2|           1|           1|
    |data_out_V_data_1_load_B            |    and   |      0|  0|   2|           1|           1|
    |data_out_V_last_V_1_load_A          |    and   |      0|  0|   2|           1|           1|
    |data_out_V_last_V_1_load_B          |    and   |      0|  0|   2|           1|           1|
    |tmp_last_V_fu_1217_p2               |    and   |      0|  0|   2|           1|           1|
    |data_in_V_data_0_state_cmp_full     |   icmp   |      0|  0|   8|           2|           1|
    |data_out_V_data_1_state_cmp_full    |   icmp   |      0|  0|   8|           2|           1|
    |data_out_V_last_V_1_state_cmp_full  |   icmp   |      0|  0|   8|           2|           1|
    |exitcond1_fu_556_p2                 |   icmp   |      0|  0|   8|           2|           2|
    |exitcond2_fu_621_p2                 |   icmp   |      0|  0|   8|           2|           2|
    |exitcond3_fu_876_p2                 |   icmp   |      0|  0|   8|           2|           2|
    |exitcond4_fu_655_p2                 |   icmp   |      0|  0|   8|           2|           2|
    |exitcond5_fu_741_p2                 |   icmp   |      0|  0|   8|           2|           2|
    |exitcond7_fu_797_p2                 |   icmp   |      0|  0|   8|           2|           2|
    |exitcond8_fu_1145_p2                |   icmp   |      0|  0|   8|           2|           2|
    |exitcond_flatten1_fu_864_p2         |   icmp   |      0|  0|   9|           4|           4|
    |exitcond_flatten_fu_538_p2          |   icmp   |      0|  0|   9|           4|           4|
    |exitcond_fu_1185_p2                 |   icmp   |      0|  0|   8|           2|           2|
    |tmp_15_fu_1179_p2                   |   icmp   |      0|  0|   9|           2|           3|
    |tmp_19_fu_1211_p2                   |   icmp   |      0|  0|   9|           2|           3|
    |tmp_2_fu_735_p2                     |   icmp   |      0|  0|   9|           3|           4|
    |tmp_8_fu_729_p2                     |   icmp   |      0|  0|   9|           3|           4|
    |ap_block_state72                    |    or    |      0|  0|   2|           1|           1|
    |j_3_mid2_fu_882_p3                  |  select  |      0|  0|   2|           1|           1|
    |j_mid2_fu_562_p3                    |  select  |      0|  0|   2|           1|           1|
    |tmp_10_mid2_fu_942_p3               |  select  |      0|  0|   5|           1|           5|
    |tmp_21_1_mid2_fu_956_p3             |  select  |      0|  0|   2|           1|           2|
    |tmp_9_mid2_fu_890_p3                |  select  |      0|  0|   2|           1|           2|
    |tmp_mid2_v_fu_570_p3                |  select  |      0|  0|   2|           1|           2|
    |ap_enable_pp0                       |    xor   |      0|  0|   2|           1|           2|
    |i_8_mid1_fu_950_p2                  |    xor   |      0|  0|   3|           2|           3|
    +------------------------------------+----------+-------+---+----+------------+------------+
    |Total                               |          |      0|  0| 735|         248|         236|
    +------------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +------------------------------------------+-----+-----------+-----+-----------+
    |                   Name                   | LUT | Input Size| Bits| Total Bits|
    +------------------------------------------+-----+-----------+-----+-----------+
    |ap_NS_fsm                                 |  117|         25|    1|         25|
    |ap_enable_reg_pp0_iter11                  |    9|          2|    1|          2|
    |ap_phi_mux_i_3_phi_fu_474_p4              |    9|          2|    2|          4|
    |ap_phi_mux_indvar_flatten1_phi_fu_463_p4  |    9|          2|    4|          8|
    |ap_phi_mux_j_3_phi_fu_485_p4              |    9|          2|    2|          4|
    |data_in_TDATA_blk_n                       |    9|          2|    1|          2|
    |data_in_V_data_0_data_out                 |    9|          2|   64|        128|
    |data_in_V_data_0_state                    |   15|          3|    2|          6|
    |data_in_V_last_V_0_state                  |   15|          3|    2|          6|
    |data_out_TDATA_blk_n                      |    9|          2|    1|          2|
    |data_out_V_data_1_data_out                |    9|          2|   64|        128|
    |data_out_V_data_1_state                   |   15|          3|    2|          6|
    |data_out_V_last_V_1_data_out              |    9|          2|    1|          2|
    |data_out_V_last_V_1_state                 |   15|          3|    2|          6|
    |empty_address0                            |   15|          3|    4|         12|
    |grp_fu_514_p0                             |   33|          6|   64|        384|
    |grp_fu_514_p1                             |   33|          6|   64|        384|
    |grp_fu_519_p0                             |   27|          5|   64|        320|
    |grp_fu_519_p1                             |   27|          5|   64|        320|
    |grp_fu_524_p0                             |   33|          6|   64|        384|
    |grp_fu_524_p1                             |   33|          6|   64|        384|
    |grp_fu_528_p0                             |   27|          5|   64|        320|
    |grp_fu_528_p1                             |   27|          5|   64|        320|
    |i_1_reg_392                               |    9|          2|    2|          4|
    |i_2_reg_437                               |    9|          2|    2|          4|
    |i_3_reg_470                               |    9|          2|    2|          4|
    |i_4_reg_492                               |    9|          2|    2|          4|
    |i_reg_370                                 |    9|          2|    2|          4|
    |indvar_flatten1_reg_459                   |    9|          2|    4|          8|
    |indvar_flatten_reg_359                    |    9|          2|    4|          8|
    |input_mat_address0                        |   15|          3|    4|         12|
    |invdar1_reg_426                           |    9|          2|    3|          6|
    |invdar_reg_414                            |    9|          2|    3|          6|
    |j_1_reg_403                               |    9|          2|    2|          4|
    |j_2_reg_448                               |    9|          2|    2|          4|
    |j_3_reg_481                               |    9|          2|    2|          4|
    |j_4_reg_503                               |    9|          2|    2|          4|
    |j_reg_381                                 |    9|          2|    2|          4|
    |kernal_mat_address0                       |   38|          7|    4|         28|
    |kernal_mat_address1                       |   27|          5|    4|         20|
    |padded_image_address0                     |   38|          7|    5|         35|
    |padded_image_address1                     |   33|          6|    5|         30|
    |padded_image_d0                           |   15|          3|   64|        192|
    +------------------------------------------+-----+-----------+-----+-----------+
    |Total                                     |  805|        161|  785|       3542|
    +------------------------------------------+-----+-----------+-----+-----------+

    * Register: 
    +-----------------------------------+----+----+-----+-----------+
    |                Name               | FF | LUT| Bits| Const Bits|
    +-----------------------------------+----+----+-----+-----------+
    |ap_CS_fsm                          |  24|   0|   24|          0|
    |ap_enable_reg_pp0_iter0            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter10           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter11           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter5            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter6            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter7            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter8            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter9            |   1|   0|    1|          0|
    |data_in_V_data_0_payload_A         |  64|   0|   64|          0|
    |data_in_V_data_0_payload_B         |  64|   0|   64|          0|
    |data_in_V_data_0_sel_rd            |   1|   0|    1|          0|
    |data_in_V_data_0_sel_wr            |   1|   0|    1|          0|
    |data_in_V_data_0_state             |   2|   0|    2|          0|
    |data_in_V_last_V_0_state           |   2|   0|    2|          0|
    |data_out_V_data_1_payload_A        |  64|   0|   64|          0|
    |data_out_V_data_1_payload_B        |  64|   0|   64|          0|
    |data_out_V_data_1_sel_rd           |   1|   0|    1|          0|
    |data_out_V_data_1_sel_wr           |   1|   0|    1|          0|
    |data_out_V_data_1_state            |   2|   0|    2|          0|
    |data_out_V_last_V_1_payload_A      |   1|   0|    1|          0|
    |data_out_V_last_V_1_payload_B      |   1|   0|    1|          0|
    |data_out_V_last_V_1_sel_rd         |   1|   0|    1|          0|
    |data_out_V_last_V_1_sel_wr         |   1|   0|    1|          0|
    |data_out_V_last_V_1_state          |   2|   0|    2|          0|
    |exitcond_flatten1_reg_1408         |   1|   0|    1|          0|
    |i_1_reg_392                        |   2|   0|    2|          0|
    |i_2_reg_437                        |   2|   0|    2|          0|
    |i_3_reg_470                        |   2|   0|    2|          0|
    |i_4_reg_492                        |   2|   0|    2|          0|
    |i_6_reg_1288                       |   2|   0|    2|          0|
    |i_7_reg_1330                       |   2|   0|    2|          0|
    |i_9_reg_1656                       |   2|   0|    2|          0|
    |i_reg_370                          |   2|   0|    2|          0|
    |indvar_flatten1_reg_459            |   4|   0|    4|          0|
    |indvar_flatten_next1_reg_1412      |   4|   0|    4|          0|
    |indvar_flatten_reg_359             |   4|   0|    4|          0|
    |indvarinc_reg_1306                 |   3|   0|    3|          0|
    |invdar1_reg_426                    |   3|   0|    3|          0|
    |invdar_reg_414                     |   3|   0|    3|          0|
    |j_1_reg_403                        |   2|   0|    2|          0|
    |j_2_reg_448                        |   2|   0|    2|          0|
    |j_3_mid2_reg_1417                  |   2|   0|    2|          0|
    |j_3_reg_481                        |   2|   0|    2|          0|
    |j_4_reg_503                        |   2|   0|    2|          0|
    |j_7_reg_1348                       |   2|   0|    2|          0|
    |j_8_reg_1674                       |   2|   0|    2|          0|
    |j_9_reg_1455                       |   2|   0|    2|          0|
    |j_reg_381                          |   2|   0|    2|          0|
    |kernal_mat_load_1_reg_1368         |  64|   0|   64|          0|
    |kernal_mat_load_2_reg_1373         |  64|   0|   64|          0|
    |kernal_mat_load_3_reg_1378         |  64|   0|   64|          0|
    |kernal_mat_load_4_reg_1383         |  64|   0|   64|          0|
    |kernal_mat_load_5_reg_1388         |  64|   0|   64|          0|
    |kernal_mat_load_6_reg_1393         |  64|   0|   64|          0|
    |kernal_mat_load_7_reg_1398         |  64|   0|   64|          0|
    |kernal_mat_load_8_reg_1403         |  64|   0|   64|          0|
    |kernal_mat_load_reg_1363           |  64|   0|   64|          0|
    |p_sum1_reg_1450                    |   5|   0|    5|          0|
    |padded_image_load_1_reg_1487       |  64|   0|   64|          0|
    |padded_image_load_2_reg_1513       |  64|   0|   64|          0|
    |padded_image_load_3_reg_1518       |  64|   0|   64|          0|
    |padded_image_load_4_reg_1538       |  64|   0|   64|          0|
    |padded_image_load_5_reg_1543       |  64|   0|   64|          0|
    |padded_image_load_6_reg_1553       |  64|   0|   64|          0|
    |padded_image_load_7_reg_1558       |  64|   0|   64|          0|
    |padded_image_load_8_reg_1563       |  64|   0|   64|          0|
    |padded_image_load_reg_1482         |  64|   0|   64|          0|
    |tmp_14_reg_1661                    |   5|   0|    5|          0|
    |tmp_15_reg_1666                    |   1|   0|    1|          0|
    |tmp_16_cast1_reg_1439              |   2|   0|    6|          4|
    |tmp_16_reg_1335                    |   5|   0|    5|          0|
    |tmp_18_reg_1340                    |   5|   0|    5|          0|
    |tmp_21_1_mid2_reg_1433             |   2|   0|    2|          0|
    |tmp_23_reg_1568                    |  64|   0|   64|          0|
    |tmp_24_reg_1613                    |  64|   0|   64|          0|
    |tmp_25_0_1_cast_reg_1460           |   2|   0|    6|          4|
    |tmp_25_0_2_cast_reg_1492           |   3|   0|    6|          3|
    |tmp_25_reg_1428                    |   6|   0|    6|          0|
    |tmp_27_0_1_reg_1573                |  64|   0|   64|          0|
    |tmp_27_0_1_reg_1573_pp0_iter2_reg  |  64|   0|   64|          0|
    |tmp_27_0_2_reg_1578                |  64|   0|   64|          0|
    |tmp_27_1_1_reg_1588                |  64|   0|   64|          0|
    |tmp_27_1_2_reg_1593                |  64|   0|   64|          0|
    |tmp_27_1_reg_1583                  |  64|   0|   64|          0|
    |tmp_27_2_1_reg_1603                |  64|   0|   64|          0|
    |tmp_27_2_2_reg_1608                |  64|   0|   64|          0|
    |tmp_27_2_reg_1598                  |  64|   0|   64|          0|
    |tmp_27_reg_1471                    |   6|   0|    6|          0|
    |tmp_28_0_1_reg_1618                |  64|   0|   64|          0|
    |tmp_28_0_2_reg_1623                |  64|   0|   64|          0|
    |tmp_28_1_1_reg_1633                |  64|   0|   64|          0|
    |tmp_28_1_2_reg_1638                |  64|   0|   64|          0|
    |tmp_28_1_reg_1628                  |  64|   0|   64|          0|
    |tmp_28_2_1_reg_1648                |  64|   0|   64|          0|
    |tmp_28_2_reg_1643                  |  64|   0|   64|          0|
    |tmp_38_reg_1533                    |   6|   0|    6|          0|
    |tmp_40_reg_1358                    |   5|   0|    5|          0|
    |tmp_5_reg_1293                     |   5|   0|    5|          0|
    |tmp_7_reg_1311                     |   6|   0|    6|          0|
    |tmp_9_mid2_reg_1422                |   2|   0|    2|          0|
    |tmp_last_V_reg_1684                |   1|   0|    1|          0|
    |exitcond_flatten1_reg_1408         |  64|  32|    1|          0|
    |p_sum1_reg_1450                    |  64|  32|    5|          0|
    |tmp_27_0_2_reg_1578                |   1|   1|   64|          0|
    |tmp_27_1_1_reg_1588                |   2|   1|   64|          0|
    |tmp_27_1_2_reg_1593                |   3|   1|   64|          0|
    |tmp_27_1_reg_1583                  |   2|   1|   64|          0|
    |tmp_27_2_1_reg_1603                |   3|   1|   64|          0|
    |tmp_27_2_2_reg_1608                |   3|   1|   64|          0|
    |tmp_27_2_reg_1598                  |   3|   1|   64|          0|
    +-----------------------------------+----+----+-----+-----------+
    |Total                              |2880|  71| 3200|         11|
    +-----------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-----------------+-----+-----+--------------+-------------------+--------------+
|    RTL Ports    | Dir | Bits|   Protocol   |   Source Object   |    C Type    |
+-----------------+-----+-----+--------------+-------------------+--------------+
|ap_clk           |  in |    1| ap_ctrl_none |        Conv       | return value |
|ap_rst_n         |  in |    1| ap_ctrl_none |        Conv       | return value |
|data_in_TDATA    |  in |   64|     axis     |   data_in_V_data  |    pointer   |
|data_in_TVALID   |  in |    1|     axis     |  data_in_V_last_V |    pointer   |
|data_in_TREADY   | out |    1|     axis     |  data_in_V_last_V |    pointer   |
|data_in_TLAST    |  in |    1|     axis     |  data_in_V_last_V |    pointer   |
|data_out_TDATA   | out |   64|     axis     |  data_out_V_data  |    pointer   |
|data_out_TREADY  |  in |    1|     axis     |  data_out_V_data  |    pointer   |
|data_out_TVALID  | out |    1|     axis     | data_out_V_last_V |    pointer   |
|data_out_TLAST   | out |    1|     axis     | data_out_V_last_V |    pointer   |
+-----------------+-----+-----+--------------+-------------------+--------------+

