# pipelined-cpu
這次的final project為利用verilog撰寫5 stage piplined CPU，並完成16道MIPS指令，將single cycle cpu切成五段，分別為IF、 ID、EX、MEM、WB，利用piplined的特性，減少多道指令執行所需的cycle數。
