headline,mainEntityOfPage,image,datePublished,dateModified,author,media_en,media_jp,str_count,body,images,external_links
低入力オフセット電圧の超小型CMOSオペアンプ　サイズは従来比7割減（EE Times Japan）,https://news.yahoo.co.jp/articles/52fd9a64147eba60212eb810a2e36066d7179b33,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240604-00000047-it_eetimes-000-1-view.jpg?exp=10800,2024-06-04T08:30:26+09:00,2024-06-04T08:30:26+09:00,EE Times Japan,it_eetimes,EE Times Japan,936,\nロームのオペアンプ製品のポジショニングマップ［クリックで拡大］ 出所：ローム\nロームは2024年5月30日、低入力オフセット電圧と低ノイズを実現したCMOSオペアンプ「TLR377GYZ」を開発し量産を始めた。小型パッケージのWLCSPを採用しており、省スペースが求められるスマートフォンやIoT（モノのインターネット）機器のセンシング用途に向ける。\nTLR377GYZの外観［クリックで拡大］ 出所：ローム\nスマートフォンなどでは、センサーで検知／計測した温度や圧力、流量などの微小な信号を増幅するために、オペアンプが用いられる。ところが、トランジスタ素子のサイズが小さくなると、入力オフセット電圧やノイズの発生により、増幅の精度が低下することもあった。\n\n そこでロームは、オフセット電圧を補正する回路を独自に開発して組み込むことにより、最大1mVという低入力オフセット電圧を実現した。また、定常的に発生するフリッカーノイズの改善と、抵抗成分を素子レベルから見直すことで、入力換算雑音電圧密度12nV/√Hzを達成した。\n\n さらに、オペアンプの動作をセンシング時に限定するシャットダウン機能を搭載、待機時の回路電流を最大1.5μAに抑えた。電源電圧は1.8～5.5V、動作温度範囲は－20～85℃である。\n\n パッケージはボールピッチが0.3mmのWLCSPを採用した。外形寸法は0.88×0.58mmである。これにより、基板への実装面積はボールピッチが0.5mm品（1.565×1.057mm）に比べ約69％も削減でき、同じく0.35mm品（1.308×0.727mm）と比べ約46％の削減が可能になった。\n\n TLR377GYZのサンプル価格は220円（税抜き）。ネット商社のチップワンストップやコアスタッフオンラインなどから購入することができる。SSOP6用基板に実装してTLR377GYZを評価できる「CSP-SSOP変換基板」も用意した。なお、検証用シミュレーションモデルとして、高精度SPICEモデル「ROHM Real Model」を提供。ロームの公式ウェブサイトより入手することが可能である。\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240604-00000047-it_eetimes-000-1-view.jpg?exp=10800'],"['https://news.yahoo.co.jp/articles/52fd9a64147eba60212eb810a2e36066d7179b33/images/000', 'https://image.itmedia.co.jp/l/im/ee/articles/2406/03/l_tm_240603rohm01_w290.jpg#utm_source=yahoo_v3&utm_medium=feed&utm_campaign=20240604-047&utm_term=it_eetimes-sci&utm_content=img']"
DUVレーザーで半導体基板に直径3μmの穴あけ加工（EE Times Japan）,https://news.yahoo.co.jp/articles/6720b42e53c8f081394c47b8377080c4224e8dda,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240604-00000046-it_eetimes-000-1-view.jpg?exp=10800,2024-06-04T08:29:58+09:00,2024-06-04T08:29:58+09:00,EE Times Japan,it_eetimes,EE Times Japan,846,\n半導体基板へのレーザー微細穴あけ加工技術［クリックで拡大］ 出所：東京大学他\n東京大学と味の素ファインテクノ、三菱電機、スペクトロニクスの4法人は2024年5月、深紫外（DUV）レーザー加工機を用い、半導体基板の層間絶縁膜に直径3μmという微細な穴あけ加工を行う技術を開発したと発表した。次世代チップレットの製造工程などに適用していく。\nABFに開けた微細穴を上から見た電子顕微鏡写真［クリックで拡大］ 出所：東京大学他\nチップ実装基板における層間配線はこれまで、40μm程度の穴をレーザーで開けて金属メッキを施すのが一般的であった。今回はDUVレーザー加工機を用いることで、これまでより1桁小さい穴あけ加工を実現した。\n\n 今回の研究成果は、東京大学が運用する「TACMIコンソーシアム」において、レーザー開発や加工機開発、材料開発および、パラメータ探索を得意とする4法人が技術を持ち寄ることで実現した。\n\n 具体的には、半導体向け層間絶縁体として多くの採用実績を持つ味の素ビルドアップフィルム（ABF）に、3μmの微細な穴あけ加工を行った。東京大学はガラス基板上に銅を蒸着。その後、レーザー加工により銅をパターン状に削り取り、微細な銅の配線を作成。味の素ファインテクノは、銅配線層上に薄膜ABFを積層することで銅上に3μmの絶縁層を形成した。\n\n スペクトロニクスは波長266nmのDUV高出力レーザーを担当し、三菱電機は深紫外線用に開発したレーザー加工機の光学系を工夫し、集光サイズを従来よりもさらに小さくする改良を行った。そして東京大学は、AIを活用して条件探索を行い、レーザー加工のみで直径3μmの穴をABF上に作製することに成功した。\n\n 作製した微細穴の断面画像から、ABFには直径3μmの穴が5μm間隔で開き、銅の配線およびガラス基板まで貫通していることを確認した。しかも、銅配線やガラスは削れていないことが分かった。\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240604-00000046-it_eetimes-000-1-view.jpg?exp=10800'],"['https://news.yahoo.co.jp/articles/6720b42e53c8f081394c47b8377080c4224e8dda/images/000', 'https://image.itmedia.co.jp/l/im/ee/articles/2406/03/l_tm_240603mitsubishi02.jpg#utm_source=yahoo_v3&utm_medium=feed&utm_campaign=20240604-046&utm_term=it_eetimes-sci&utm_content=img']"
ST、イタリアに完全統合型の200mmウエハー対応SiC製造施設を建設へ（EE Times Japan）,https://news.yahoo.co.jp/articles/a31ada52d8748fb03bde7e93fa8bed72e804b838,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240604-00000032-it_eetimes-000-1-view.jpg?exp=10800,2024-06-04T09:35:11+09:00,2024-06-04T09:35:11+09:00,EE Times Japan,it_eetimes,EE Times Japan,733,\nSTが建設予定のSiC製造施設の完成予想図［クリックで拡大］ 出所：STMicroelectronics\nSTMicroelectronics（以下、ST）は2024年5月31日（スイス時間）、イタリアのカターニアに200mmウエハー対応SiC（炭化ケイ素）デバイス製造施設を建設すると発表した。研究開発や製品設計からパワーデバイス／モジュールの製造、テスト、パッケージングまでを一貫して行うという。投資総額は50億ユーロ（約8500億円）を予定し、うち20億ユーロ（約3400億円）は欧州半導体法の枠組みでイタリア政府が支援する。\n2026年に稼働開始予定\n同施設を建設する敷地内では既にSiC基板の製造施設も準備が進んでいて、STはこれらの施設を合わせて「Silicon Carbide Campus」と称している。Silicon Carbide Campusは2026年に生産を開始し、2033年までにフル稼働することを目指す。フル稼働時には1週間あたり1万5000枚のSiCウエハーを生産する見込みだという。\n\n STの社長兼CEO（最高経営責任者）を務めるJean-Marc Chery氏は、「Silicon Carbide Campusが実現する完全統合の製造能力は、今後数十年にわたって自動車／産業分野の顧客に対するSTのSiC技術のリーダーシップ強化に大きく貢献するだろう。このプロジェクトが提供する規模と相乗効果は、大量生産能力でより優れたイノベーションを可能にするとともに、電動化と脱炭素化に向けてよりエネルギー効率の高いソリューションを求めている顧客に利益をもたらすことになる」とコメントしている。\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240604-00000032-it_eetimes-000-1-view.jpg?exp=10800'],['https://news.yahoo.co.jp/articles/a31ada52d8748fb03bde7e93fa8bed72e804b838/images/000']
タイミングデバイスの「限界突破」、MEMS振動子内蔵のクロックジェネレーター（EE Times Japan）,https://news.yahoo.co.jp/articles/c13b88aaff2abf4428108b93f355c3e08816400f,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240604-00000110-it_eetimes-000-1-view.jpg?exp=10800,2024-06-04T16:16:41+09:00,2024-06-04T16:16:41+09:00,EE Times Japan,it_eetimes,EE Times Japan,1960,\n（写真：EE Times Japan）\n米SiTimeは2024年5月13日、AI（人工知能）データセンター向けに、クロックジェネレーターIC「Chorus（コーラス）」ファミリーを発表した。シリコンMEMS振動子、発振回路、クロックを統合した製品となる。既存のクロックジェネレーターICに比べ、半分のサイズで約10倍の耐久性を実現している他、最大4個の水晶発振器を1個のChorusで置き換えられるので、タイミング回路の基板面積を最大50％削減できるという。\n左＝通信用ボードにおける現在のシステムクロックツリー／右＝Chorusは1個当たり最大4個のSoCにクロックを供給できるので、実装面積の削減につながる［クリックで拡大］ 出所：SiTime\n高精度タイミングデバイスが必要なデータセンター\nChorusがターゲットとするデータセンターでは、ラック内外で数多くのタイミングデバイスが使われている。ラック内では、NIC（Network Interface Card）／スマートNICに1～3個、アクセラレーターカードに4～8個、ラック外ではプラガブル光モジュールに1～2個、コアスイッチに8～24個といった具合だ。さらに、生成AIの普及で、データセンターの低消費電力化や性能向上が求められる中、高精度なタイミングデバイスの重要性が増している。\n\n SiTimeのマーケティング担当上級副社長を務めるPiyush Sevalia氏は、Chorusはこうしたニーズに応える製品だと強調する。特に、タイミングソリューション（システムクロックツリー）に必要な実装面積の削減や信頼性の向上を実現すると述べる。\n\n 一例として、データセンター向けの通信用ボードに複数のSoC（System on Chip）が搭載されている場合、それぞれのSoCの駆動には1個ずつ外付けの水晶発振器が必要になる。一方、Chorusは最大4個のSoCを1個のChorusで駆動できるため、タイミングソリューション全体の実装面積を最大で50％縮小できるとする。加えてChorusはクロック間で同期を取れることも特長だ。\n\n 設計時間の短縮にも効く。従来のクロックジェネレーターICは、駆動のために外付けの水晶振動子が必要になる。ただしこれは、クロックジェネレーターICと水晶振動子間におけるインピーダンス不一致や、配線上のノイズカップリングといった問題を招く。これを解決するために設計の調整が必要になり、その結果3～4週間の設計遅延が発生してしまうという。それに対し、MEMS振動子を内蔵したChorusは、そうした調整の必要がなくなるので、システムクロックアーキテクチャを簡素化するとともに、設計期間を最大6週間短縮するとしている。\n\n Chorusには、位相ジッタが異なる2種類がある。150フェムト秒の「SiT91211」と70フェムト秒の「SiT91213」だ。いずれも出力周波数は1M～700MHzの範囲で設定でき、最大4つの差動出力または8つのLVCMOS出力が可能。パッケージは4×4mmの24端子QFNである。\n\n データセンターやAI関連の製品がメインターゲットだが、信頼性や耐久性が高いことから自動車や産業機器、航空宇宙／防衛などの用途も見込む。自動車向けには、AEC-Q100などの認証を取得予定だという。Sevalia氏によれば、日本では自動車や産業機器などがターゲットになる。\n\n SiTimeは一部の顧客に向けてChorusのサンプルを提供中で、通常のサンプル出荷は2024年下期に開始する予定だ。\nクロック事業の拡大を狙うSiTime\n2003年に設立されたSiTimeは、振動子、クロックIC、MEMS発振器を扱うファブレス半導体企業だ。同社は過去20年間で5億米ドルを研究開発に投資。タイミングソリューションに必要となる振動子、発振器、PLL、I/O、アナログ回路といった各要素を柔軟に統合する「クロック・システム・オンチップ（Clock system on Chip：ClkSoC）」を開発してきた。\n\n 売上高の大半を占めるのは発振器だが、データセンターなどにおける高精度タイミングデバイスへの需要増を見据え、「今後はクロックIC事業も拡大していく」とSevalia氏は述べる。\n\n 「SiTimeはタイミング製品のシリコン化に貢献したと自負している。エレクトロニクス業界においてインテリジェント化とコネクテッド化が進む中、どのような環境においても、正確かつ信頼性の高いクロック信号を提供することが重要になる」（Sevalia氏）\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240604-00000110-it_eetimes-000-1-view.jpg?exp=10800'],"['https://news.yahoo.co.jp/articles/c13b88aaff2abf4428108b93f355c3e08816400f/images/000', 'https://image.itmedia.co.jp/l/im/ee/articles/2406/04/l_mm240604_sitime05_w290.jpg#utm_source=yahoo_v3&utm_medium=feed&utm_campaign=20240604-110&utm_term=it_eetimes-sci&utm_content=img']"
4DS Memoryが切り開くReRAMの競争　勝敗を分ける要素とは（EE Times Japan）,https://news.yahoo.co.jp/articles/d613dd5a77c55eabf9bad71321d1a9f9e4217803,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240604-00000109-it_eetimes-000-1-view.jpg?exp=10800,2024-06-04T16:15:41+09:00,2024-06-04T16:15:41+09:00,EE Times Japan,it_eetimes,EE Times Japan,3075,\n4DS Memoryが開発するメモリセルの構造［クリックで拡大］ 出所：4DS Memory\nオーストラリアに拠点を置く4DS Memory（以下、4DS）は、これまでの沈黙を破り、同社の抵抗変化メモリ（ReRAM）技術に関するロードマップを明らかにした。\nPCMO ReRAMの「SET」「RESET」の概念［クリックで拡大］ 出所：4DS Memory\n同社によると、PCMO（Praseodymium、Calcium、Manganese、Oxygen）をベースとしたインタフェーススイッチング機能は、他のフィラメント型ReRAM技術と比べて大きなメリットを提供し、AI（人工知能）やビッグデータ、ニューラルネットワークアプリケーション向けに適した高帯域幅／高耐久性の永続メモリを実現するという。\n\n 4DSのCSO（最高戦略責任者）であるPeter Hime氏は、米EE Timesとのブリーフィングで、「4DSのReRAMは、永続ウィンドウ内でのリフレッシュが不要で、DRAMの動作ウィンドウ内でリフレッシュすることができる。このため、少ないエネルギーで高帯域幅／高耐久性を実現することが可能だ」と述べている。\n\n Hime氏は、「4DSのReRAMは、PCMOを使用することで、他のReRAMメーカーとの差別化を図っている。セルの界面特性をベースとしたスイッチングメカニズムであるため、界面領域全体がスイッチングに関与しているのだ。他のReRAMメーカーは、フィラメントワイヤを使用することでメモリセルのデータ保持時間を伸ばしているが、これは耐久性の観点からは欠点となる」と述べる。\n\n PCMO ReRAMでは、電場パルスによって酸素イオンがセルを出入りする。この酸素イオンが存在する場合にセルが導電することを「SET」と呼び、酸素イオンがなくなり電流が失われることを「RESET」と呼ぶ。\nDRAMよりもはるかに高速なプログラミング応答\nHimes氏は、「4DSのPCMOベースのインタフェースの主な利点は、パルス応答が非常に速いことだ。セルのプログラミング応答に関しては、4.7ナノ秒までの速度を達成している。これは、DRAMよりもはるかに高速だ」と述べる。\n\n 「セルの領域全体または界面においてプログラミングを行うため、耐久性が高くなる。フィラメントから電流スパイクが集中することはない。4DSのReRAM技術は、あらゆる高性能CMOSプロセスにバックエンド統合することも可能だ。数層追加するだけでよいため、コストも低い」（Hime氏）\nimecとの協業で20nmプロセス適用も\n4DSは2024年に、2つの目標に注力していく。まず、引き続きimecとの協業により、20nmセルを製造し、他のReRAM技術に対する競争力を高めていくこと。さらに、「潜在的なパートナーシップを締結して新たなアプリケーションに関する議論を開始するのをただ待っているのは、意味がない」と考えることだ。\n\n Hime氏は「永続メモリの概念は、Intelが開発を手掛けていた『Optane』（ベースはIntelとMicron Technologyが共同開発した『3D XPoint』メモリ）に端を発したものだ。永続メモリに対する関心はいまだに高いとわれわれは考えている」と語った。\n\n Himes氏がアプリケーションの一例として挙げたのは、AI用GPUの極めて大規模なクラスタにおける迅速な回復、リブート、システム保護のための非常に高速なキャッシュとしてReRAMを用いることである。モデルがより大規模になるにつれ、データバックアップとリカバリーの演算という課題も大きくなる。永続ReRAMはその対決策の一つになるとHimes氏は主張した。その上で同氏は「（ReRAMを）DRAMやNAND型フラッシュメモリの代替にすることは考えていない」と述べた。\n\n Objective Analysisの主席アナリストであるJim Handy氏は、EE Timesとのインタビューの中で、プラセオジムを用いるという4DSの選択は非常にユニークなものであると述べた。プラセオジムベースのプロセスを成熟レベルに高め、大量生産に導入したりコストを削減したりするには課題が伴う。Handy氏は、4DSならそうした課題に立ち向かえる可能性があるという見解を示した。\nReRAM分野の競争は「低コスト化」が鍵\nHandy氏は、Coughlin AssociatesのThomas Coughlin氏とともに、ReRAMを含めた新興のメモリに関する年次レポートを発行している。その2023年度版レポート「Emerging Memories Branch Out（枝分かれしていく新興メモリ）」では、特殊なアプリケーションに利用できるReRAMデバイスは、富士通セミコンダクターメモリソリューションやルネサス エレクトロニクスが展開するスタンドアロンの製品など、現時点でわずかしかないと記されていた。\n\n イスラエルWeebit Nanoは、米ライス大学が開発したSiOx（シリコン酸化物） ReRAM技術の商業化に取り組み始めた。銀や磁性材料など、標準的なCMOSロジックプロセスで不具合が起きていない材料を使用することで、他の技術が抱えていた問題を回避することを目指している。Weebit Nanoはこの技術を既に数世代前進させており、もはや“純粋な”SiOxではなくなっている。2020年初め、Weebit Nanoは顧客需要に基づき、ディスクリートReRAM関連の取り組みの強化を検討していることを明らかにしていた。\n\n Weebit NanoはCEA-Letiと協業し、高密度なディスクリートReRAM向け2端子セレクターの開発と、自社製品の商業化を目指してきた。2022年、Weebit NanoはReRAMアレイの稼働デモを公開し、SkyWater Technologyのファウンドリーでの生産向けにReRAMを組み込んだデモ用チップのテープアウトを発表した。\n\n Handy氏とCouglin氏のレポートによれば、ReRAMを扱っている他の企業のうち、TSMCは40nmと22nmのReRAMプロセスを両方提供しているという。米CrossBarもファウンドリーパートナーのSMICが40nmで製造したReRAMをサンプル出荷している。CrossBarはReRAM技術を用いた取り組みに注力することで、暗号によるPUF（Physical Unclonable Function）キーの実現を目指している。\n\n レポートによると、IoT（モノのインターネット）アプリケーションはReRAMの採用を加速させる可能性があるという。さらに、人工衛星や、X線を使った滅菌を頻繁に行う医療器具などのアプリケーションでは、耐放射線性があるReRAMが好んで採用されるケースもある。\n\n Handy氏は、「いずれのReRAMメーカーも、どこよりも速くウエハー量を増やし、低コスト化しようとしている。メモリとは結局のところコモディティ製品であり、いかにコストカットできるかが、ReRAMベンダーの勝敗を決めるからだ」と述べた。\n\n※米国EE Timesの記事を翻訳、編集しました。\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240604-00000109-it_eetimes-000-1-view.jpg?exp=10800'],"['https://news.yahoo.co.jp/articles/d613dd5a77c55eabf9bad71321d1a9f9e4217803/images/000', 'https://image.itmedia.co.jp/l/im/ee/articles/2406/04/l_mm240604_4ds02_w490.jpg#utm_source=yahoo_v3&utm_medium=feed&utm_campaign=20240604-109&utm_term=it_eetimes-sci&utm_content=img']"
