index 4
DMU 50
input 2
output 2
instance 4
DMU   i1   i2   o1   o2   eff  err
  1   45   12   49   49    98   16
  2   44   29   56   55    94   19
  3   21   25   34   34    93   13
  4   11   16   28   28    77   18
  5   16   20   23   23    95    6
  6   35   38   43   43    66   19
  7   16   22   27   27    93   10
  8   17   28   37   38    89   19
  9   46   24   24   24    61    1
 10   16   50   33   33    91    8
 11   44   25   24   24    63    0
 12   39   14   36   36    98    6
 13   26   35   24   24    63    6
 14   37   13   31   31    86    6
 15   18   46   35   35    90   10
 16   18   40   36   36    93   12
 17   43   41   43   43    73   12
 18   21   25   19   19    65    4
 19   17   32   23   23    91    3
 20   39   15   28   28    73    6
 21   21   33   27   27    98    2
 22   27   17   28   28    62   13
 23   14   39   25   25    88    5
 24   24   33   22   22    79    1
 25   10   49   23   23    81    4
 26   12   25   34   35    94   19
 27   20   32   23   23    71    6
 28   49   49   33   33    62    3
 29   44   25   41   41    66   16
 30   49   30   33   33    69    4
 31   37   19   34   34    87    7
 32   14   15   15   15   100    1
 33   30   40   36   36    94    5
 34   12   20   24   24    85   11
 35   22   38   36   36    77   15
 36   42   35   37   37    86    3
 37   24   38   28   28    75    6
 38   29   12   28   28    78   10
 39   23   49   35   35    95    5
 40   41   39   34   34    76    3
 41   15   23   30   30    62   19
 42   29   26   27   27    86    3
 43   17   26   34   34    89   16
 44   46   21   38   38    65   14
 45   11   31   33   34    98   16
 46   18   25   32   32    78   16
 47   48   45   53   53    90   11
 48   11   37   26   26    93    7
 49   13   21   27   27    64   17
 50   49   37   45   45    80    9
