 1
中文摘要 
本整合型計畫從事單封裝系統訊號完整性前瞻性研究，涵蓋寬頻模型化、射頻積體電
路封裝效應、內埋被動式元件整合、電源分佈網路分析、以及時域有限差分之全波電磁模
擬等幾項研究主題。共分為四項子計畫，各子計畫成果摘要如下： 
子計畫一：單封裝系統射頻模組元件設計資料庫之研究與建立 
在現代的射頻單封裝系統模組的研究發展中，在多層封裝基板內埋被動式元件可有效
縮小模組體積，並能提升模組整體電性性能。子計畫一從事在多層封裝基板中設計各種三
維造型高品質因子內埋式電感器、電容器等基礎微波集總元件，並以首創修正 T 型等效電
路架構，由頻域散射參數直接萃取方法建立寬頻模型資料庫。另一項研究成果在將封裝效
應具體納入射頻積體電路的設計考量中，配合微波網路萃取方法，建立封裝互連及接地效
應之寬頻模型資料庫。 
子計畫二：單封裝系統高速互連結構設計資料庫之研究與建立 
隨著系統級封裝或系統單晶片時脈速度快速的增加與互連結構佈局密度的增高，在相
鄰互連結構間的串音雜訊 對於電路系統訊號完整性的影響也日益增加。正確地得到多導體
高速耦合互連結構的等效電路模型來預測其暫態響應，並執行整個系統的訊號完整性模擬
是相當重要的。子計畫二的研究成果包括提出一種新的時域演算法，架構在多維度逐層萃
取技術的基礎上，只需單一激發源之時域暫態響應，就可建立耦合互連結構之等效寬頻模
型。另一項研究成果在針對系統級封裝中常見的差動貫穿孔，將量測所得時域暫態響應以
最佳化的有理函數方法處理，再配合集總元件萃取技術建立寬頻模型資料庫。 
子計畫三：單封裝系統被動元件整合與屏蔽設計 
單晶片系統因為需要增加額外的光罩，去整合數位邏輯、記憶體與類比功能在特別的
基材上，這會導致其成本大幅的提升，所以單封裝系統在現階段仍是被廣泛使用的通訊模
組解決方案。在實現單封裝系統技術中被動元件整合技術是模組縮小化的重要關鍵，子計
畫三研究成果包括單封裝系統之天線、多層基板濾波器及巴倫器、表面聲波元件、螺線管
電感器等被動元件與其屏蔽結構設計，並利用缺陷接地面、超穎材料、電磁能隙等方法來
同時增進被動式元件之效能與隔絕度。 
子計畫四：單封裝系統訊號完整性之電磁模擬方法研發 
單封裝系統內，混和數位、類比、及射頻訊號是常見的應用，由於混和訊號系統的電
源分佈平面通常是不規則狀，使用傳統的時域有限差分方法分析外型不規則的金屬面時，
如果採用階梯狀的方式近似，會有準確度不高的問題，當然縮小空間網格的尺寸可以減小
誤差，但相對的亦必須使用較長的計算時間。子計畫四研究成果包括利用適形時域有限差
分法，配合平面型電路特性的演算法，去準確分析不規則狀的電源分佈平面。另一項研究
成果在利用時域有限差分方法結合模型階數減縮法，建立電源分佈網絡的寬頻模型。 
關鍵詞：單封裝系統、訊號完整性、寬頻模型、射頻積體電路封裝效應、被動元件整合、
電源分佈網路、時域有限差分 
 3
on the model order reduction (MOR) method.  
Keywords: System-in-Package (SiP), signal integrity, broadband SPICE model, RFIC package 
effects, embedded passives integration, shielding structure, power distribution network, full-wave 
electromagnetic simulation 
 
報告內容 
ㄧ、前言與目的 
單封裝系統技術是根基在現有的 IC 製程技術、封裝技術、被動式元件技術、印刷電路
板技術以及表面粘著元件技術，在台灣皆有深厚的產業基礎，此為發展單封裝系統之有利
條件。單封裝系統設計業者需能充分整合上述不同製程特性以對系統做出最佳化設計，所
需知識遠比只做 IC 設計更為廣泛。本計畫研究目標在發展單封裝系統中有關於縮小化設計
以及高頻/高速訊號完整性分析之關鍵性 IP，讓系統製造業者在完全不具備這方面知識的情
況下也能達成有效率的量產目標。 
 
二、文獻探討 
目前單封裝系統技術發展趨勢可分為基板、互連、被動元件整合以及縮小化等四大方
向[1]-[6]，分別探討如下：基板技術可概分為壓層基板、薄膜製程基板以及厚膜製程基板三
大類[7]-[13]，壓層基板常用如 FR4、BT 以及軟板等有機基板，薄膜製程基板則以氧化鋁、
玻璃、及高阻值矽、砷化鎵等基板為代表，厚膜製程基板則以低溫共燒陶瓷基板最為大家
所熟悉。分析單封裝系統各種基板技術彼此競爭之優勢與劣勢，其中壓層基板最大優勢是
成本低，但損耗大及熱傳導不佳。低溫共燒陶瓷基板最大優勢在於層數多，可有較大往垂
直方向的佈局空間，並且容易內埋被動式元件，但因需要經過共燒過程，基板會收縮而限
制其佈線密度且所用金屬材料損耗偏高。而一般薄膜基板則有高佈線密度、低損耗以及熱
傳導較佳等特性，但製造成本高。近年來隨著材料科技的進步，以上所述各基板製程技術
已逐漸往改善缺點的方向邁進，如 FR4/BT 基板增添 PTFE 材料及軟板增添 LCP 材料可使
壓層基板損耗大幅降低；低溫共燒陶瓷基板在共燒過程中已發展出無收縮性製程並可採用
銅金屬材料，可大幅提高佈線密度並且降低金屬損耗；薄膜基板製程良率也逐漸上升而導
致成本下降，並且藉由 SiC 等高楊氏係數基板技術的開發，佈線密度已不亞於先進的半導
體製程技術。 
互連技術主要區分鎊線及覆晶兩種類型，相較於傳統的鎊線技術，覆晶技術擁有較短
的電性及散熱路徑，並適合陣列式高腳數密度封裝，但成本較高。為了更加縮短電性及散
熱路徑，最新的覆晶技術已進一步發展出無銲錫凸塊基板封裝技術[14]，可直接將晶片覆晶
於增層(build up)基板中空腔內，周圍再灌封裝模膠，而晶片與增層基板盲孔之間直接電性
接觸，晶片上無須再長銲錫凸塊。另外，晶圓級封裝[15]直接在晶圓表面增加介質層作重佈
線工作及長銲錫球後，就可直接將晶片表面粘著於電路板中，之間無須再用覆晶封裝基板。 
被動元件整合技術主要是將被動元件納入於封裝結構體中，可有效減少系統使用離散
被動元件的數量，縮小系統體積並提升系統性能。目前可歸類下列幾項主要技術：(a) 在封
裝基板上表面粘著離散被動元件；(b) 在封裝基板上內埋圖案(patterned)被動元件，包括螺
旋電感器、濾波器與巴倫器等[16],[17]； (c) 薄膜製程技術製作之積體化被動元件(Integrated 
Passive Devices, IPD)[18],[19]，並利用鎊線及覆晶技術與晶片相連接。目前在壓層封裝基板
 5
上頻寬。 
在時域寬頻模型化方法的研究上，發展出一種新的時域演算法，架構多維度逐層萃取
技術的基礎上，可針對多導體耦合結構來獲取其 SPICE 相容寬頻巨集模型。這種演算法的
優點在於只需單一激發源即可完成。分別在每個訊號輸入端激發一測試訊號並記錄在各個
端點所得到的時域響應波形，代入所提出的演算法裡，即可完成一個以傳輸線導向的等效
寬頻模型。同時，所建構模型的每一元件都是處在一個被動模態中，故此模型同時具備有
穩定性與被動性。 
在天線與屏蔽結構的整合設計上，為了要增加天線的頻寬與減少接地平面的需求尺寸
和接點損耗，在低溫共燒陶瓷基板中設計垂直饋入的後空腔型平面天線來符合所需，並利
用 HFSS 與時域有限差分來設計與分析天線的性質，包括頻寬與場形等。天線與系統電路
間的屏蔽結構會影響到天線本身的效能，因此屏蔽的結構在設計天線時予以一併考量，主
要利用電磁能隙方法來降低屏蔽結構對天線效能的影響，並採用超穎材料技術增進天線性
能。 
在全波電磁模擬方法的研究上，主要是發展時域有限差分方法，以三維全波分析的方
式，從封裝基板層級的電源品質著手，進而擴展到晶片內的切換雜訊分析。由於電源分佈
平面典型的是不規則狀，使用傳統的時域有限差分方法分析外型不規則的金屬面時，如果
採用階梯狀的方式近似，會有準確度不高的問題，當然縮小空間網格的尺寸可以減小誤差，
但相對的亦必須使用較長的計算時間。本計畫發展出以適形時域有限差分法為基礎，能準
確地分析不規則狀的電源分佈平面。 
 
Metal Layer 1 Metal Layer 2
Metal Layer 3 Metal Layer 4
Plated Through Hole  
   
nH1.58 nH 2.20
fF327
nH1.51
fF 163
nH 1.10
Ωk5.60
Ω0.359 Ω 0.392
Ω1.70
fF68.2 nH 1.44Ω11.4
fF19.9 nH 1.64Ω17.5
 
圖三  壓層封裝基板內埋螺旋電感器與等效修正 T 模型 
0 5 10 15 20
Frequency (GHz)
-40
-35
-30
-25
-20
-15
-10
-5
0
M
ag
ni
tu
de
 o
f S
21
 (d
B
)
Expanded Modified-T Model PI-Section Model Measurement
0 5 10 15 20
Frequency (GHz)
-180
-120
-60
0
60
120
180
Ph
as
e 
of
 S
21
 (d
eg
re
e)
 
圖四  模型化與量測散射參數之比較 
 7
 
圖七  多導體耦合結構及等效傳輸模型 
 
圖八   模型化與時域有限差分模擬時域響應之比較  
3. 第三年研究成果 
在射頻單封裝系統模組的設計上，是以高性能縮小化之射頻單封裝系統為設計目標，
研製應用於無線區域網路及第三代行動通訊系統之射頻電路模組，包括高平均效率發射機
與高整合度傳收機模組等成果，並能驗證所建立元件資料庫對模組最佳化設計的成效。 
在差動貫穿孔寬頻等效模型的建立上，由於差動貫穿孔在高時脈的趨勢下已經成為一個
主要的訊號不連續面，可能會造成串音、反射或是接地彈跳等訊號品質上的問題。本計畫
提出新的時域模型化方法，藉由實域反射儀量測或時域有限差分模擬所得的時域波形，將
差動貫穿孔轉換成一個以三模組所組成的等效寬頻 π 模型。主要的方法是利用矩陣束法將
量測所得的步階響應轉換成有理函數表示式，再配合雙埠 ABCD 矩陣轉換，π 模型的三模
組即可以最佳化的極與餘數的有理函數形式表示。最後再利用集總元件萃取技術，將此三
模組的有理函數分別轉換成相對應的 R-L-G-C 串並聯形式的集總電路模型。 
在內埋被動元件模組與屏蔽結構整合設計---設計出應用於無線通訊射頻前端的多層縮
小化巴倫器與屏蔽結構，此屏蔽結構能有效降低系統電路對巴倫器平衡性的影響。除此之
外，本計畫前期所研究的天線，帶通濾波器則與巴倫器同時整合設計，並綜合利用缺陷接
地面、電磁能隙及超穎材料方法發展出更為完整的屏蔽結構。 
在單封裝系統電磁模擬上，則整合時域有限差分電磁模擬方法、電源分佈網絡的寬頻
巨集模型、多導體耦合互連結構的寬頻巨集模型，與貫穿孔寬頻集總電路模型，發展出對
單封裝系統整體訊號完整性的 hybrid 電磁模擬技術。 
 9
mushroom-structure based left-handed materials,＂ IET Microwaves, Antennas & Propagation, Vol. 1, pp. 100-107, 
Mar. 2007.  
[25] C.W. Kuo, S.Y. Chen, M.H. Chen, C.F. Chang, and Y.D. Wu, “Analyzing multilayer optical waveguide with 
all nonlinear layers,＂ Opt. Express, Vol. 15, No. 3, pp. 2499-2516, Mar. 2007.  
[26] C.W. Kuo, C.F. Chang, M.H. Chen, S.Y. Chen, and Y.D. Wu, “A new approach of planar multi-channel 
wavelength division multiplexing system using asymmetric super-cell photonic crystal structures,＂ Opt. Express, 
Vol. 15, No. 1, pp. 198-206, Jan. 2007. 
[27] S. Sun, D. Pommerenke, J. Drewniak, K. Xiao, S.T. Chen, and T.L. Wu, “Characterizing package/PCB PDN 
interactions from a full-wave finite-difference formulation,” IEEE International Symposium on Electromagnetic, pp. 
550-555, 2006. 
[28] C.C. Wang, C.W. Ku, C.C. Kuo, T.L. Wu, “A time-domain approach for extracting broadband macro-π models 
of differential via holes,” IEEE Transactions on Advanced Packaging, vol. 29, No. 4, pp. 789 - pp. 797, Nov. 2006.  
[29] T.L. Wu and S.T. Chen, “A photonic crystal power/ground layer for eliminating simultaneously switching noise 
in high-speed circuit,” IEEE Transactions on Microwave Theory and Techniques, vol. 54, no. 8, pp. 3398 - 3406, 
Sept. 2006.  
[30] T.L. Wu and S.T. Chen, “An electromagnetic crystal power substrate with efficient suppression of power/ground 
plane noise on high-speed circuits,” IEEE Microwave and Wireless Components Letters, vol. 16, no. 7, pp. 413 - 415, 
Jun. 2006.  
[31] T.L. Wu and T.K. Wang, “Embedded power plane with ultra-wide stop-band for simultaneously switching noise 
on high-speed circuits,” Electronic Letters, vol. 42, no. 4, pp. 213 - 214, Feb. 2006. 
[32] T.K. Wang, S.T. Chen, C.W. Tsai, S.M. Wu, J. J. Drewniak, T.L. Wu, “Modeling Noise Coupling Between 
Package and PCB Power/Ground Planes with an Efficient 2D-FDTD/Lumped Element Method,” IEEE Transactions 
on Advanced Packaging, Vol. 30, pp. 864 - pp. 871, Nov. 2007. 
[33] W.T. Liu, C.H. Tsai, T.W. Han, T.L. Wu, “An Embedded Common-mode Suppression Filter for GHz Differential 
Signals Using Periodic Defected Ground Plane,” IEEE Microwave and Wireless Components Letters, Apr. 2008  
[34] T.K. Wang, T.W. Han, T.L. Wu, “A Novel Power/Ground Layer Using Artificial Substrate EBG for 
Simultaneously Switching Noise Suppression,” IEEE Transactions on Microwave Theory and Techniques, 2008, 
accepted. 
 
五、參考文獻 
[1] P. Collander. (2000, November). System in Package versus System on Chip [Online]. Available: 
http://www.acreo.se. 
[2] C.M. Scanlan and N. Karim. (2001). System-in-Package Technology, Application and Trends [Online]. Available: 
http://www.amkor. com. 
[3] C. Scanlan. (2003). System in Package: Flexibility and Integration [Online]. Available: http://www.amkor.com. 
[4] R.R. Tummla, “SOP: what is it and why? A new microsystem-integration technology paradigm-Moore’s law for 
system integration of the next decade,” IEEE Trans. Adv. Packag., vol. 27, pp. 241-249, May 2004. 
[5] R.R. Tummala, et. al., “The SOP for miniaturized, mixed-signal computing, communication, and consumer 
systems of the next decade,” IEEE Trans. Adv. Packag., vol. 27, pp. 250-267, May 2004. 
[6] S. Islam, (2004, May 10). Overcoming the Technical Challenges of System-in-Package (SiP) [Online]. Available: 
http://www.eet.com. 
[7] R. Tummala, et. al. (2004). Next-Generation Packaging Material [Online]. Available: http://www.semipark.co.kr. 
[8] V. Sundaram, et. al., “Next-generation microvia and global wiring technologies for SOP,” IEEE Trans. Adv. 
Packag., vol. 27, pp. 315-325, May 2004. 
[9] T. Edwards and M.B. Steer, Foundations of Interconnect and Microstrip Design, 3rd Ed., John Wiley & Sons, Ltd., 
England, 2000. 
[10] D.J. Mathews and M.P. Gaynor. (2004 Aprial). RF System in Package: Consideration, Technologies and 
Solutions [Online]. Available: http://www.amkor.com. 
[11] J. Wu, D. Coller, M.J. Anderson, and G. Guth, “RF SiP Technology: Integration and Innovation,” in International 
Conf. Compound Semiconductor Manufacturing Technology Dig., 2004. pp. 10A.3. 
[12] A.B. Smolders, N.J. Pulsford, P. Philippe, F.E. Straten, “RF SiP: the next wave for wireless system integration,” 
in Radio Frequency Integrated Circuits Symp. Dig., 2003, pp. 233-236. 
[13] M.M. Tentzeris, et. al., “3-D integrated RF and millimeter-waves functions and module using liquid crystal 
polymer system-on-package technology,” IEEE Trans. Adv. Packag., vol. 27, pp. 332-340, May 2004. 
[14] S.N. Towle, et. al., “Bumpless build-up layer packaging,” in Proc. 52nd Electronic Component Technology 
Conf., 2002, pp. 353-358. 
[15] High Density Interconnect & Wafer Level Packaging, Technical University of Berlin and Fraunhofer Institutie, 
2004.  
[16] G. Oliver, “RF system-in-package design: new tools and methods for LTCC,” Agilent EEsof Seminar, April 
2004. 
[17] R. Wood and S. Bantas, (2003 December). Passive Integration Activates Wireless [Online]. Available: 
http://www.eet.com. 
