sch2sym -intstyle ise -family spartan3e -w -refsym test_usart D:/xilinx_fpga/USART_updated_3may/test_usart.sch D:/xilinx_fpga/USART_updated_3may/test_usart.sym 
sch2hdl -intstyle ise -family spartan3e -verilog test_usart_drc.vf -w D:/xilinx_fpga/USART_updated_3may/test_usart.sch 
sch2hdl -intstyle ise -family spartan3e -verilog test_usart_drc.vf -w D:/xilinx_fpga/USART_updated_3may/test_usart.sch 
sch2hdl -intstyle ise -family spartan3e -verilog test_usart_drc.vf -w D:/xilinx_fpga/USART_updated_3may/test_usart.sch 
sch2hdl -intstyle ise -family spartan3e -verilog test_usart_drc.vf -w D:/xilinx_fpga/USART_updated_3may/test_usart.sch 
sch2hdl -intstyle ise -family spartan3e -verilog test_usart_drc.vf -w D:/xilinx_fpga/USART_updated_3may/test_usart.sch 
sch2hdl -intstyle ise -family spartan3e -verilog test_usart_drc.vf -w D:/xilinx_fpga/USART_updated_3may/test_usart.sch 
sch2hdl -intstyle ise -family spartan3e -verilog test_usart_drc.vf -w D:/xilinx_fpga/USART_updated_3may/test_usart.sch 
sch2hdl -intstyle ise -family spartan3e -verilog test_usart_drc.vf -w D:/xilinx_fpga/USART_updated_3may/test_usart.sch 
sch2hdl -intstyle ise -family spartan3e -verilog test_usart_drc.vf -w D:/xilinx_fpga/USART_updated_3may/test_usart.sch 
sch2hdl -intstyle ise -family spartan3e -verilog test_usart_drc.vf -w D:/xilinx_fpga/USART_updated_3may/test_usart.sch 
xst -intstyle ise -ifn "E:/FPGA_Xilinx/USART_updated_3may/test_usart.xst" -ofn "E:/FPGA_Xilinx/USART_updated_3may/test_usart.syr" 
ngdbuild -intstyle ise -dd _ngo -nt timestamp -uc test_usart.ucf -p xc3s250e-cp132-5 test_usart.ngc test_usart.ngd  
map -intstyle ise -p xc3s250e-cp132-5 -cm area -ir off -pr off -c 100 -o test_usart_map.ncd test_usart.ngd test_usart.pcf 
par -w -intstyle ise -ol high -t 1 test_usart_map.ncd test_usart.ncd test_usart.pcf 
trce -intstyle ise -v 3 -s 5 -n 3 -fastpaths -xml test_usart.twx test_usart.ncd -o test_usart.twr test_usart.pcf -ucf test_usart.ucf 
bitgen -intstyle ise -f test_usart.ut test_usart.ncd 
xst -intstyle ise -ifn "E:/FPGA_Xilinx/USART_updated_3may/test_usart.xst" -ofn "E:/FPGA_Xilinx/USART_updated_3may/test_usart.syr" 
ngdbuild -intstyle ise -dd _ngo -nt timestamp -uc test_usart.ucf -p xc3s250e-cp132-5 test_usart.ngc test_usart.ngd  
map -intstyle ise -p xc3s250e-cp132-5 -cm area -ir off -pr off -c 100 -o test_usart_map.ncd test_usart.ngd test_usart.pcf 
par -w -intstyle ise -ol high -t 1 test_usart_map.ncd test_usart.ncd test_usart.pcf 
trce -intstyle ise -v 3 -s 5 -n 3 -fastpaths -xml test_usart.twx test_usart.ncd -o test_usart.twr test_usart.pcf -ucf test_usart.ucf 
bitgen -intstyle ise -f test_usart.ut test_usart.ncd 
xst -intstyle ise -ifn "E:/FPGA_Xilinx/USART_updated_3may/test_usart.xst" -ofn "E:/FPGA_Xilinx/USART_updated_3may/test_usart.syr" 
xst -intstyle ise -ifn "E:/FPGA_Xilinx/USART_updated_3may/test_usart.xst" -ofn "E:/FPGA_Xilinx/USART_updated_3may/test_usart.syr" 
xst -intstyle ise -ifn "E:/FPGA_Xilinx/USART_updated_3may/test_usart.xst" -ofn "E:/FPGA_Xilinx/USART_updated_3may/test_usart.syr" 
xst -intstyle ise -ifn "E:/FPGA_Xilinx/USART_updated_3may/test_usart.xst" -ofn "E:/FPGA_Xilinx/USART_updated_3may/test_usart.syr" 
xst -intstyle ise -ifn "E:/FPGA_Xilinx/USART_updated_3may/test_usart.xst" -ofn "E:/FPGA_Xilinx/USART_updated_3may/test_usart.syr" 
xst -intstyle ise -ifn "E:/FPGA_Xilinx/USART_updated_3may/test_usart.xst" -ofn "E:/FPGA_Xilinx/USART_updated_3may/test_usart.syr" 
xst -intstyle ise -ifn "E:/FPGA_Xilinx/USART_updated_3may/test_usart.xst" -ofn "E:/FPGA_Xilinx/USART_updated_3may/test_usart.syr" 
xst -intstyle ise -ifn "E:/FPGA_Xilinx/USART_updated_3may/test_usart.xst" -ofn "E:/FPGA_Xilinx/USART_updated_3may/test_usart.syr" 
xst -intstyle ise -ifn "E:/FPGA_Xilinx/USART_updated_3may/test_usart.xst" -ofn "E:/FPGA_Xilinx/USART_updated_3may/test_usart.syr" 
xst -intstyle ise -ifn "E:/FPGA_Xilinx/USART_updated_3may/test_usart.xst" -ofn "E:/FPGA_Xilinx/USART_updated_3may/test_usart.syr" 
xst -intstyle ise -ifn "E:/FPGA_Xilinx/USART_updated_3may/test_usart.xst" -ofn "E:/FPGA_Xilinx/USART_updated_3may/test_usart.syr" 
xst -intstyle ise -ifn "E:/FPGA_Xilinx/USART_updated_3may/test_usart.xst" -ofn "E:/FPGA_Xilinx/USART_updated_3may/test_usart.syr" 
xst -intstyle ise -ifn "E:/FPGA_Xilinx/USART_updated_3may/test_usart.xst" -ofn "E:/FPGA_Xilinx/USART_updated_3may/test_usart.syr" 
ngdbuild -intstyle ise -dd _ngo -nt timestamp -i -p xc3s250e-cp132-5 test_usart.ngc test_usart.ngd  
map -intstyle ise -p xc3s250e-cp132-5 -cm area -ir off -pr off -c 100 -o test_usart_map.ncd test_usart.ngd test_usart.pcf 
par -w -intstyle ise -ol high -t 1 test_usart_map.ncd test_usart.ncd test_usart.pcf 
trce -intstyle ise -v 3 -s 5 -n 3 -fastpaths -xml test_usart.twx test_usart.ncd -o test_usart.twr test_usart.pcf 
bitgen -intstyle ise -f test_usart.ut test_usart.ncd 
ngdbuild -intstyle ise -dd _ngo -nt timestamp -uc test_usart.ucf -p xc3s250e-cp132-5 test_usart.ngc test_usart.ngd  
map -intstyle ise -p xc3s250e-cp132-5 -cm area -ir off -pr off -c 100 -o test_usart_map.ncd test_usart.ngd test_usart.pcf 
par -w -intstyle ise -ol high -t 1 test_usart_map.ncd test_usart.ncd test_usart.pcf 
trce -intstyle ise -v 3 -s 5 -n 3 -fastpaths -xml test_usart.twx test_usart.ncd -o test_usart.twr test_usart.pcf -ucf test_usart.ucf 
bitgen -intstyle ise -f test_usart.ut test_usart.ncd 
xst -intstyle ise -ifn "E:/FPGA_Xilinx/USART_updated_3may/test_usart.xst" -ofn "E:/FPGA_Xilinx/USART_updated_3may/test_usart.syr" 
ngdbuild -intstyle ise -dd _ngo -nt timestamp -uc test_usart.ucf -p xc3s250e-cp132-5 test_usart.ngc test_usart.ngd  
map -intstyle ise -p xc3s250e-cp132-5 -cm area -ir off -pr off -c 100 -o test_usart_map.ncd test_usart.ngd test_usart.pcf 
par -w -intstyle ise -ol high -t 1 test_usart_map.ncd test_usart.ncd test_usart.pcf 
trce -intstyle ise -v 3 -s 5 -n 3 -fastpaths -xml test_usart.twx test_usart.ncd -o test_usart.twr test_usart.pcf -ucf test_usart.ucf 
bitgen -intstyle ise -f test_usart.ut test_usart.ncd 
xst -intstyle ise -ifn "E:/FPGA_Xilinx/USART_updated_3may/test_usart.xst" -ofn "E:/FPGA_Xilinx/USART_updated_3may/test_usart.syr" 
xst -intstyle ise -ifn "E:/FPGA_Xilinx/USART_updated_3may/test_usart.xst" -ofn "E:/FPGA_Xilinx/USART_updated_3may/test_usart.syr" 
ngdbuild -intstyle ise -dd _ngo -nt timestamp -uc test_usart.ucf -p xc3s250e-cp132-5 test_usart.ngc test_usart.ngd  
map -intstyle ise -p xc3s250e-cp132-5 -cm area -ir off -pr off -c 100 -o test_usart_map.ncd test_usart.ngd test_usart.pcf 
par -w -intstyle ise -ol high -t 1 test_usart_map.ncd test_usart.ncd test_usart.pcf 
trce -intstyle ise -v 3 -s 5 -n 3 -fastpaths -xml test_usart.twx test_usart.ncd -o test_usart.twr test_usart.pcf -ucf test_usart.ucf 
bitgen -intstyle ise -f test_usart.ut test_usart.ncd 
xst -intstyle ise -ifn "E:/FPGA_Xilinx/USART_updated_3may/test_usart.xst" -ofn "E:/FPGA_Xilinx/USART_updated_3may/test_usart.syr" 
ngdbuild -intstyle ise -dd _ngo -nt timestamp -uc test_usart.ucf -p xc3s250e-cp132-5 test_usart.ngc test_usart.ngd  
map -intstyle ise -p xc3s250e-cp132-5 -cm area -ir off -pr off -c 100 -o test_usart_map.ncd test_usart.ngd test_usart.pcf 
par -w -intstyle ise -ol high -t 1 test_usart_map.ncd test_usart.ncd test_usart.pcf 
par -w -intstyle ise -ol high -t 1 test_usart_map.ncd test_usart.ncd test_usart.pcf 
trce -intstyle ise -v 3 -s 5 -n 3 -fastpaths -xml test_usart.twx test_usart.ncd -o test_usart.twr test_usart.pcf -ucf test_usart.ucf 
bitgen -intstyle ise -f test_usart.ut test_usart.ncd 
xst -intstyle ise -ifn "E:/FPGA_Xilinx/USART_updated_3may/test_usart.xst" -ofn "E:/FPGA_Xilinx/USART_updated_3may/test_usart.syr" 
xst -intstyle ise -ifn "E:/Git/FPGA/USART_updated_3may/test_usart.xst" -ofn "E:/Git/FPGA/USART_updated_3may/test_usart.syr" 
ngdbuild -intstyle ise -dd _ngo -nt timestamp -uc test_usart.ucf -p xc3s250e-cp132-5 test_usart.ngc test_usart.ngd  
map -intstyle ise -p xc3s250e-cp132-5 -cm area -ir off -pr off -c 100 -o test_usart_map.ncd test_usart.ngd test_usart.pcf 
par -w -intstyle ise -ol high -t 1 test_usart_map.ncd test_usart.ncd test_usart.pcf 
trce -intstyle ise -v 3 -s 5 -n 3 -fastpaths -xml test_usart.twx test_usart.ncd -o test_usart.twr test_usart.pcf -ucf test_usart.ucf 
netgen -intstyle ise -s 5  -pcf test_usart.pcf -sdf_anno true -sdf_path "netgen/par" -insert_glbl true -insert_pp_buffers true -w -dir netgen/par -ofmt verilog -sim test_usart.ncd test_usart_timesim.v 
xst -intstyle ise -ifn "E:/Git/FPGA/USART_updated_3may/test_usart.xst" -ofn "E:/Git/FPGA/USART_updated_3may/test_usart.syr" 
ngdbuild -intstyle ise -dd _ngo -nt timestamp -uc test_usart.ucf -p xc3s250e-cp132-5 test_usart.ngc test_usart.ngd  
map -intstyle ise -p xc3s250e-cp132-5 -cm area -ir off -pr off -c 100 -o test_usart_map.ncd test_usart.ngd test_usart.pcf 
par -w -intstyle ise -ol high -t 1 test_usart_map.ncd test_usart.ncd test_usart.pcf 
trce -intstyle ise -v 3 -s 5 -n 3 -fastpaths -xml test_usart.twx test_usart.ncd -o test_usart.twr test_usart.pcf -ucf test_usart.ucf 
netgen -intstyle ise -s 5  -pcf test_usart.pcf -sdf_anno true -sdf_path "netgen/par" -insert_glbl true -insert_pp_buffers true -w -dir netgen/par -ofmt verilog -sim test_usart.ncd test_usart_timesim.v 
xst -intstyle ise -ifn "E:/Git/FPGA/USART_updated_3may/test_usart.xst" -ofn "E:/Git/FPGA/USART_updated_3may/test_usart.syr" 
ngdbuild -intstyle ise -dd _ngo -nt timestamp -uc test_usart.ucf -p xc3s250e-cp132-5 test_usart.ngc test_usart.ngd  
map -intstyle ise -p xc3s250e-cp132-5 -cm area -ir off -pr off -c 100 -o test_usart_map.ncd test_usart.ngd test_usart.pcf 
par -w -intstyle ise -ol high -t 1 test_usart_map.ncd test_usart.ncd test_usart.pcf 
trce -intstyle ise -v 3 -s 5 -n 3 -fastpaths -xml test_usart.twx test_usart.ncd -o test_usart.twr test_usart.pcf -ucf test_usart.ucf 
netgen -intstyle ise -s 5  -pcf test_usart.pcf -sdf_anno true -sdf_path "netgen/par" -insert_glbl true -insert_pp_buffers true -w -dir netgen/par -ofmt verilog -sim test_usart.ncd test_usart_timesim.v 
xst -intstyle ise -ifn "E:/Git/FPGA/USART_updated_3may/test_usart.xst" -ofn "E:/Git/FPGA/USART_updated_3may/test_usart.syr" 
ngdbuild -intstyle ise -dd _ngo -nt timestamp -uc test_usart.ucf -p xc3s250e-cp132-5 test_usart.ngc test_usart.ngd  
map -intstyle ise -p xc3s250e-cp132-5 -cm area -ir off -pr off -c 100 -o test_usart_map.ncd test_usart.ngd test_usart.pcf 
par -w -intstyle ise -ol high -t 1 test_usart_map.ncd test_usart.ncd test_usart.pcf 
trce -intstyle ise -v 3 -s 5 -n 3 -fastpaths -xml test_usart.twx test_usart.ncd -o test_usart.twr test_usart.pcf -ucf test_usart.ucf 
netgen -intstyle ise -s 5  -pcf test_usart.pcf -sdf_anno true -sdf_path "netgen/par" -insert_glbl true -insert_pp_buffers true -w -dir netgen/par -ofmt verilog -sim test_usart.ncd test_usart_timesim.v 
xst -intstyle ise -ifn "E:/Git/FPGA/USART_updated_3may/test_usart.xst" -ofn "E:/Git/FPGA/USART_updated_3may/test_usart.syr" 
ngdbuild -intstyle ise -dd _ngo -nt timestamp -uc test_usart.ucf -p xc3s250e-cp132-5 test_usart.ngc test_usart.ngd  
map -intstyle ise -p xc3s250e-cp132-5 -cm area -ir off -pr off -c 100 -o test_usart_map.ncd test_usart.ngd test_usart.pcf 
par -w -intstyle ise -ol high -t 1 test_usart_map.ncd test_usart.ncd test_usart.pcf 
trce -intstyle ise -v 3 -s 5 -n 3 -fastpaths -xml test_usart.twx test_usart.ncd -o test_usart.twr test_usart.pcf -ucf test_usart.ucf 
netgen -intstyle ise -s 5  -pcf test_usart.pcf -sdf_anno true -sdf_path "netgen/par" -insert_glbl true -insert_pp_buffers true -w -dir netgen/par -ofmt verilog -sim test_usart.ncd test_usart_timesim.v 
xst -intstyle ise -ifn "E:/Git/FPGA/USART_updated_3may/test_usart.xst" -ofn "E:/Git/FPGA/USART_updated_3may/test_usart.syr" 
ngdbuild -intstyle ise -dd _ngo -nt timestamp -uc test_usart.ucf -p xc3s250e-cp132-5 test_usart.ngc test_usart.ngd  
map -intstyle ise -p xc3s250e-cp132-5 -cm area -ir off -pr off -c 100 -o test_usart_map.ncd test_usart.ngd test_usart.pcf 
par -w -intstyle ise -ol high -t 1 test_usart_map.ncd test_usart.ncd test_usart.pcf 
trce -intstyle ise -v 3 -s 5 -n 3 -fastpaths -xml test_usart.twx test_usart.ncd -o test_usart.twr test_usart.pcf -ucf test_usart.ucf 
netgen -intstyle ise -s 5  -pcf test_usart.pcf -sdf_anno true -sdf_path "netgen/par" -insert_glbl true -insert_pp_buffers true -w -dir netgen/par -ofmt verilog -sim test_usart.ncd test_usart_timesim.v 
xst -intstyle ise -ifn "E:/Git/FPGA/USART_updated_3may/test_usart.xst" -ofn "E:/Git/FPGA/USART_updated_3may/test_usart.syr" 
ngdbuild -intstyle ise -dd _ngo -nt timestamp -uc test_usart.ucf -p xc3s250e-cp132-5 test_usart.ngc test_usart.ngd  
map -intstyle ise -p xc3s250e-cp132-5 -cm area -ir off -pr off -c 100 -o test_usart_map.ncd test_usart.ngd test_usart.pcf 
par -w -intstyle ise -ol high -t 1 test_usart_map.ncd test_usart.ncd test_usart.pcf 
trce -intstyle ise -v 3 -s 5 -n 3 -fastpaths -xml test_usart.twx test_usart.ncd -o test_usart.twr test_usart.pcf -ucf test_usart.ucf 
netgen -intstyle ise -s 5  -pcf test_usart.pcf -sdf_anno true -sdf_path "netgen/par" -insert_glbl true -insert_pp_buffers true -w -dir netgen/par -ofmt verilog -sim test_usart.ncd test_usart_timesim.v 
xst -intstyle ise -ifn "E:/Git/FPGA/USART_updated_3may/test_usart.xst" -ofn "E:/Git/FPGA/USART_updated_3may/test_usart.syr" 
ngdbuild -intstyle ise -dd _ngo -nt timestamp -uc test_usart.ucf -p xc3s250e-cp132-5 test_usart.ngc test_usart.ngd  
map -intstyle ise -p xc3s250e-cp132-5 -cm area -ir off -pr off -c 100 -o test_usart_map.ncd test_usart.ngd test_usart.pcf 
par -w -intstyle ise -ol high -t 1 test_usart_map.ncd test_usart.ncd test_usart.pcf 
trce -intstyle ise -v 3 -s 5 -n 3 -fastpaths -xml test_usart.twx test_usart.ncd -o test_usart.twr test_usart.pcf -ucf test_usart.ucf 
netgen -intstyle ise -s 5  -pcf test_usart.pcf -sdf_anno true -sdf_path "netgen/par" -insert_glbl true -insert_pp_buffers true -w -dir netgen/par -ofmt verilog -sim test_usart.ncd test_usart_timesim.v 
xst -intstyle ise -ifn "E:/Git/FPGA/USART_updated_3may/test_usart.xst" -ofn "E:/Git/FPGA/USART_updated_3may/test_usart.syr" 
ngdbuild -intstyle ise -dd _ngo -nt timestamp -uc test_usart.ucf -p xc3s250e-cp132-5 test_usart.ngc test_usart.ngd  
map -intstyle ise -p xc3s250e-cp132-5 -cm area -ir off -pr off -c 100 -o test_usart_map.ncd test_usart.ngd test_usart.pcf 
par -w -intstyle ise -ol high -t 1 test_usart_map.ncd test_usart.ncd test_usart.pcf 
trce -intstyle ise -v 3 -s 5 -n 3 -fastpaths -xml test_usart.twx test_usart.ncd -o test_usart.twr test_usart.pcf -ucf test_usart.ucf 
netgen -intstyle ise -s 5  -pcf test_usart.pcf -sdf_anno true -sdf_path "netgen/par" -insert_glbl true -insert_pp_buffers true -w -dir netgen/par -ofmt verilog -sim test_usart.ncd test_usart_timesim.v 
sch2hdl -intstyle ise -family spartan3e -verilog test_usart_drc.vf -w E:/Git/FPGA/USART_updated_3may/test_usart.sch 
xst -intstyle ise -ifn "E:/Git/FPGA/USART_updated_3may/test_usart.xst" -ofn "E:/Git/FPGA/USART_updated_3may/test_usart.syr" 
ngdbuild -intstyle ise -dd _ngo -nt timestamp -uc test_usart.ucf -p xc3s250e-cp132-5 test_usart.ngc test_usart.ngd  
map -intstyle ise -p xc3s250e-cp132-5 -cm area -ir off -pr off -c 100 -o test_usart_map.ncd test_usart.ngd test_usart.pcf 
par -w -intstyle ise -ol high -t 1 test_usart_map.ncd test_usart.ncd test_usart.pcf 
trce -intstyle ise -v 3 -s 5 -n 3 -fastpaths -xml test_usart.twx test_usart.ncd -o test_usart.twr test_usart.pcf -ucf test_usart.ucf 
bitgen -intstyle ise -f test_usart.ut test_usart.ncd 
netgen -intstyle ise -s 5  -pcf test_usart.pcf -sdf_anno true -sdf_path "netgen/par" -insert_glbl true -insert_pp_buffers true -w -dir netgen/par -ofmt verilog -sim test_usart.ncd test_usart_timesim.v 
