<!DOCTYPE html>
<!-- saved from url=(0032)http://127.0.0.1:8000/plagiator/ -->
<html><head><meta http-equiv="Content-Type" content="text/html; charset=UTF-8">
	<title>
	
	Plagiasi

	</title>
	<link rel="stylesheet" href="./Plagiasi_files/bootstrap.min.css" integrity="sha384-MCw98/SFnGE8fJT3GXwEOngsV7Zt27NXFoaoApmYm81iuXoPkFOJwJ8ERdknLPMO" crossorigin="anonymous">

</head>
<body>
	<nav class="navbar navbar-expand-md navbar-light bg-light">
	  <a class="navbar-brand" href="http://127.0.0.1:8000/plagiator/#">Plagiat Detector</a>
	  <button class="navbar-toggler" type="button" data-toggle="collapse" data-target="#navbarNavDropdown" aria-controls="navbarNavDropdown" aria-expanded="false" aria-label="Toggle navigation">
	    <span class="navbar-toggler-icon"></span>
	  </button>
	  <div class="collapse navbar-collapse" id="navbarNavDropdown">
	    <ul class="navbar-nav">
	     <!--  <li class="nav-item active">
	        <a class="nav-link" href="/">Home</a>
	      </li> -->
	      <li class="nav-item dropdown">
	        <a class="nav-link dropdown-toggle" href="http://127.0.0.1:8000/plagiator/#" id="navbarDropdownMenuLink" role="button" data-toggle="dropdown" aria-haspopup="true" aria-expanded="false">
	          Plagiator
	        </a>
	        <div class="dropdown-menu" aria-labelledby="navbarDropdownMenuLink">
	          <a class="dropdown-item" href="http://127.0.0.1:8000/plagiator/">Cek Copas</a>
	          <a class="dropdown-item" href="http://127.0.0.1:8000/plagiator/create/">Tambah Laprak</a>
	        </div>
	      </li>
	      <li class="nav-item active">
	        <!-- <a class="nav-link" href="/admin/">Admin</a> -->
	      </li>
	    </ul>
	  </div>
	</nav>
	<div class="container">
		

	<strong>====== Terindikasi COPAS ======</strong>
	<br>
	
		<br>
	
		FAIZ IKHWAN FIRMANYSAH<br>
	
		MUHAMMAD ALIEF PRATAMA<br>
	
		TUBAGUS ARYA RUDIANSAH<br>
	
		FARHAN RAMADHAN<br>
	
		RANDY ELEANOR<br>
	
		MAULANA ALI AKBAR<br>
	
		Faishal Fansuri<br>
	
		MUHAMMAD HIFDHI DZAKWAN<br>
	
		BENI RAMDANI<br>
	
		DILLA ADELIA PRIONO<br>
	
		SAIF ADITYA RACHMAN<br>
	
		SAID RAHMAN AZIZI<br>
	
		HADID HAMBALI<br>
	
		PUTRI AULIA<br>
	
		Tartila Dinar Haqiqi<br>
	
		Taufik Hidayat<br>
	
		CHANDRA DWI JULIO<br>
	
		SIROJ AL QURO<br>
	
		LINDU SURYA TELAUMBANUA<br>
	
		KHAIRUNNAS HIDAYATULLAH<br>
	
		Ilham Rizki Febriyan<br>
	
		Abdie fadillah<br>
	
		ACHMAD ADAM YOGASWARA<br>
	
		SIMEON WILFRED NOVALDI<br>
	
		HANS UTOMO<br>
	
		MOCHAMAD IRFAN RIFA’I<br>
	
		ARINDA KHAIRUNNISA<br>
	
		FAHMI KURNIAWAN<br>
	
		DESTRA SAE VIANDA<br>
	


	<br><br><br>
	<strong>====== Rekapan yang copas ======</strong>
	<br>
	
		SAID RAHMAN AZIZI &amp; MAULANA ALI AKBAR<br>
	
		SAID RAHMAN AZIZI &amp; ARINDA KHAIRUNNISA<br>
	
		ACHMAD ADAM YOGASWARA &amp; Faishal Fansuri<br>
	
		ACHMAD ADAM YOGASWARA &amp; BENI RAMDANI<br>
	
		ACHMAD ADAM YOGASWARA &amp; MUHAMMAD HIFDHI DZAKWAN<br>
	
		ACHMAD ADAM YOGASWARA &amp; FAHMI KURNIAWAN<br>
	
		ACHMAD ADAM YOGASWARA &amp; Taufik Hidayat<br>
	
		ACHMAD ADAM YOGASWARA &amp; SIROJ AL QURO<br>
	
		ACHMAD ADAM YOGASWARA &amp; CHANDRA DWI JULIO<br>
	
		ACHMAD ADAM YOGASWARA &amp; MUHAMMAD ALIEF PRATAMA<br>
	
		ACHMAD ADAM YOGASWARA &amp; FARHAN RAMADHAN<br>
	
		TUBAGUS ARYA RUDIANSAH &amp; PUTRI AULIA<br>
	
		TUBAGUS ARYA RUDIANSAH &amp; BENI RAMDANI<br>
	
		TUBAGUS ARYA RUDIANSAH &amp; MUHAMMAD HIFDHI DZAKWAN<br>
	
		PUTRI AULIA &amp; TUBAGUS ARYA RUDIANSAH<br>
	
		KHAIRUNNAS HIDAYATULLAH &amp; MOCHAMAD IRFAN RIFA’I<br>
	
		MOCHAMAD IRFAN RIFA’I &amp; KHAIRUNNAS HIDAYATULLAH<br>
	
		SAIF ADITYA RACHMAN &amp; LINDU SURYA TELAUMBANUA<br>
	
		SAIF ADITYA RACHMAN &amp; RANDY ELEANOR<br>
	
		Faishal Fansuri &amp; ACHMAD ADAM YOGASWARA<br>
	
		Faishal Fansuri &amp; BENI RAMDANI<br>
	
		Faishal Fansuri &amp; HADID HAMBALI<br>
	
		Faishal Fansuri &amp; MUHAMMAD HIFDHI DZAKWAN<br>
	
		Faishal Fansuri &amp; FAHMI KURNIAWAN<br>
	
		Faishal Fansuri &amp; Taufik Hidayat<br>
	
		Faishal Fansuri &amp; SIROJ AL QURO<br>
	
		Faishal Fansuri &amp; CHANDRA DWI JULIO<br>
	
		Faishal Fansuri &amp; MUHAMMAD ALIEF PRATAMA<br>
	
		Faishal Fansuri &amp; FARHAN RAMADHAN<br>
	
		Abdie fadillah &amp; SIMEON WILFRED NOVALDI<br>
	
		Tartila Dinar Haqiqi &amp; Taufik Hidayat<br>
	
		BENI RAMDANI &amp; ACHMAD ADAM YOGASWARA<br>
	
		BENI RAMDANI &amp; TUBAGUS ARYA RUDIANSAH<br>
	
		BENI RAMDANI &amp; Faishal Fansuri<br>
	
		BENI RAMDANI &amp; HADID HAMBALI<br>
	
		BENI RAMDANI &amp; MUHAMMAD HIFDHI DZAKWAN<br>
	
		BENI RAMDANI &amp; Taufik Hidayat<br>
	
		BENI RAMDANI &amp; SIROJ AL QURO<br>
	
		BENI RAMDANI &amp; CHANDRA DWI JULIO<br>
	
		BENI RAMDANI &amp; FARHAN RAMADHAN<br>
	
		HADID HAMBALI &amp; Faishal Fansuri<br>
	
		HADID HAMBALI &amp; BENI RAMDANI<br>
	
		HADID HAMBALI &amp; MUHAMMAD HIFDHI DZAKWAN<br>
	
		HADID HAMBALI &amp; CHANDRA DWI JULIO<br>
	
		Ilham Rizki Febriyan &amp; ACHMAD ADAM YOGASWARA<br>
	
		MUHAMMAD HIFDHI DZAKWAN &amp; ACHMAD ADAM YOGASWARA<br>
	
		MUHAMMAD HIFDHI DZAKWAN &amp; TUBAGUS ARYA RUDIANSAH<br>
	
		MUHAMMAD HIFDHI DZAKWAN &amp; Faishal Fansuri<br>
	
		MUHAMMAD HIFDHI DZAKWAN &amp; BENI RAMDANI<br>
	
		MUHAMMAD HIFDHI DZAKWAN &amp; HADID HAMBALI<br>
	
		MUHAMMAD HIFDHI DZAKWAN &amp; Taufik Hidayat<br>
	
		MUHAMMAD HIFDHI DZAKWAN &amp; SIROJ AL QURO<br>
	
		MUHAMMAD HIFDHI DZAKWAN &amp; CHANDRA DWI JULIO<br>
	
		MUHAMMAD HIFDHI DZAKWAN &amp; FARHAN RAMADHAN<br>
	
		HANS UTOMO &amp; FAIZ IKHWAN FIRMANYSAH<br>
	
		FAHMI KURNIAWAN &amp; ACHMAD ADAM YOGASWARA<br>
	
		FAHMI KURNIAWAN &amp; Faishal Fansuri<br>
	
		FAHMI KURNIAWAN &amp; MUHAMMAD ALIEF PRATAMA<br>
	
		FAHMI KURNIAWAN &amp; MAULANA ALI AKBAR<br>
	
		FAHMI KURNIAWAN &amp; ARINDA KHAIRUNNISA<br>
	
		Taufik Hidayat &amp; ACHMAD ADAM YOGASWARA<br>
	
		Taufik Hidayat &amp; Tartila Dinar Haqiqi<br>
	
		Taufik Hidayat &amp; BENI RAMDANI<br>
	
		Taufik Hidayat &amp; MUHAMMAD HIFDHI DZAKWAN<br>
	
		Taufik Hidayat &amp; FARHAN RAMADHAN<br>
	
		SIMEON WILFRED NOVALDI &amp; Abdie fadillah<br>
	
		FAIZ IKHWAN FIRMANYSAH &amp; HANS UTOMO<br>
	
		SIROJ AL QURO &amp; ACHMAD ADAM YOGASWARA<br>
	
		SIROJ AL QURO &amp; Faishal Fansuri<br>
	
		SIROJ AL QURO &amp; BENI RAMDANI<br>
	
		SIROJ AL QURO &amp; MUHAMMAD HIFDHI DZAKWAN<br>
	
		SIROJ AL QURO &amp; Taufik Hidayat<br>
	
		SIROJ AL QURO &amp; CHANDRA DWI JULIO<br>
	
		SIROJ AL QURO &amp; FARHAN RAMADHAN<br>
	
		CHANDRA DWI JULIO &amp; ACHMAD ADAM YOGASWARA<br>
	
		CHANDRA DWI JULIO &amp; Faishal Fansuri<br>
	
		CHANDRA DWI JULIO &amp; BENI RAMDANI<br>
	
		CHANDRA DWI JULIO &amp; HADID HAMBALI<br>
	
		CHANDRA DWI JULIO &amp; SIROJ AL QURO<br>
	
		CHANDRA DWI JULIO &amp; FARHAN RAMADHAN<br>
	
		MUHAMMAD ALIEF PRATAMA &amp; ACHMAD ADAM YOGASWARA<br>
	
		MUHAMMAD ALIEF PRATAMA &amp; Faishal Fansuri<br>
	
		MUHAMMAD ALIEF PRATAMA &amp; FAHMI KURNIAWAN<br>
	
		MUHAMMAD ALIEF PRATAMA &amp; MAULANA ALI AKBAR<br>
	
		MUHAMMAD ALIEF PRATAMA &amp; ARINDA KHAIRUNNISA<br>
	
		FARHAN RAMADHAN &amp; ACHMAD ADAM YOGASWARA<br>
	
		FARHAN RAMADHAN &amp; Faishal Fansuri<br>
	
		FARHAN RAMADHAN &amp; BENI RAMDANI<br>
	
		FARHAN RAMADHAN &amp; MUHAMMAD HIFDHI DZAKWAN<br>
	
		FARHAN RAMADHAN &amp; Taufik Hidayat<br>
	
		FARHAN RAMADHAN &amp; SIROJ AL QURO<br>
	
		FARHAN RAMADHAN &amp; CHANDRA DWI JULIO<br>
	
		LINDU SURYA TELAUMBANUA &amp; SAIF ADITYA RACHMAN<br>
	
		LINDU SURYA TELAUMBANUA &amp; RANDY ELEANOR<br>
	
		RANDY ELEANOR &amp; SAIF ADITYA RACHMAN<br>
	
		RANDY ELEANOR &amp; LINDU SURYA TELAUMBANUA<br>
	
		DILLA ADELIA PRIONO &amp; DESTRA SAE VIANDA<br>
	
		MAULANA ALI AKBAR &amp; SAID RAHMAN AZIZI<br>
	
		MAULANA ALI AKBAR &amp; FAHMI KURNIAWAN<br>
	
		MAULANA ALI AKBAR &amp; MUHAMMAD ALIEF PRATAMA<br>
	
		MAULANA ALI AKBAR &amp; ARINDA KHAIRUNNISA<br>
	
		DESTRA SAE VIANDA &amp; DILLA ADELIA PRIONO<br>
	
		ARINDA KHAIRUNNISA &amp; SAID RAHMAN AZIZI<br>
	
		ARINDA KHAIRUNNISA &amp; FAHMI KURNIAWAN<br>
	
		ARINDA KHAIRUNNISA &amp; MUHAMMAD ALIEF PRATAMA<br>
	
		ARINDA KHAIRUNNISA &amp; MAULANA ALI AKBAR<br>
	
	<br>
	
		<strong>SAID RAHMAN AZIZI &amp; MAULANA ALI AKBAR</strong>
		<br>
		<i>SAID RAHMAN AZIZI :</i> 
		<br>
		 Adapun hasil analisis percobaan dalam praktikum Flip-Flop adalah sebagai berikut. 3.2.1 Percobaan Multivibrator dengan Resistor 1K Ohm Berikut ini adalah periode sinyal yang dikeluarkan osiloskop pada Multivibrator Astabil menggunakan resistor 1K Ohm. Gambar ________________ Pada percobaan tersebut diatur Volt/ DIV nya sebesar 2V/DV dan time/DIV nya 20ms, sehingga kita dapat menghitung frekuensi dan amplitude nya sebagai berikut. T = Time/DIV X DIV = 20ms X 1,2 T = 24 ms F = 1/T = 1/0,024 = 41,6 3.2.2 Percobaan Multivibrator dengan Resistor 10K Ohm ________________ Percobaan Multivibrator 10K Ohm Pada percobaan selanjutnya, diatur Volt/ DIV nya sebesar 2V/DV dan time/DIV nya 20ms, sehingga kita dapat menghitung frekuensi dan amplitude nya sebagai berikut. T = Time/DIV X DIV = 20ms X 11 T = 220 ms F = 1/T = 1/0,22 = 4,5 ________________ Dari hasil percobaan diatas nilai frekuensi output pada resistor 1K Ohm lebih tinggi dibandingkan dengan percobaan dengan menggunakan resistor sebesar 10K Ohm. Hal ini disebabkan oleh besarnya nilai hambatan yang diberikan oleh resistor tersebut. Sehingga semakin besar nilai hambatan pada resistor (10K Ohm) maka output sinyal nya akan rendah, seperti pada gambar 3.2. Dan begitupun sebaliknya, jika diberikan nilai hambatan resistor itu kecil (1K Ohm) maka frekuensi output sinyal tinggi seperti pada gambar 3.1. 3.2.3 RS Flip-Flop dengan Gerbang NAND Berikut ini adalah bentuk rangkaian RS Flip-Flop dengan Gerbang NAND. Gambar ________________ Rangkaian RS Flip-Flop dengan Gerbang NAND Pada percobaan ini terdapat masukan SET (S) dan RESET (R) serta mempunyai 2 keluaran Q dan Q’. Pada percobaan ini juga terdapat kondisi SET, kondisi RESET, kondisi terlarang, serta kondisi memori. Pada saat inputan bernilai 1 dan 0 maka akan terjadi kondisi RESET dengan keluaran Q = 0 dan Q’= 1. Lalu ada kondisi SET dimana saat inputan bernilai 0 dan 1 dan output Q bernilai 1 dan output Q’ bernilai 0, selanjutnya ada kondisi memori disaat inputnya bernilai 1 dan 1 lalu keluarannya bernilai 0 dan 1, serta kondisi terlarang saat kedua inputannya bernilai 0 dan 0 dan outputnya bernilai 1 dan 1. Jika keluaran ________________ Rangkaian RS Flip-Flop menggunakan Gerbang NOR Pada percobaan ini terdapat masukan SET (S) dan RESET (R) serta mempunyai 2 keluaran Q dan Q’. Pada percobaan ini juga terdapat kondisi SET, kondisi RESET, kondisi terlarang, serta kondisi memori (latch). Pada saat inputan bernilai 0 dan 1 maka akan terjadi kondisi SET dengan keluaran Q = 1 dan Q’= 0. Lalu ada kondisi RESET dimana saat inputan bernilai 1 dan 0 dan output Q bernilai 0 dan output Q’ bernilai 1, selanjutnya ada kondisi memori (latch) disaat inputannya bernilai 0 dan 0 lalu keluarannya bernilai 1 dan 0, serta kondisi terlarang saat kedua inputannya bernilai 1 dan 1 dan outputnya bernilai 0 dan 0. Jika keluaran Q bernilai 1 maka keluaran Q’ akan bernilai 0, dan begitupun sebaliknya karena keluaran Q’ akan selalu berkebalikan dengan keluaran Q. Dari kedua percobaan di atas, terdapat perbedaan cara kerja sebagai berikut. ________________ Rangkaian JK Master Slave Flip-Flop Pada percobaan ini terdapat masukan J dan K serta mempunyai 2 keluaran Q dan Q’. Pada percobaan ini juga terdapat kondisi SET, kondisi RESET, kondisi memori (latch), serta kondisi TOGGLE. Pada saat inputan bernilai 0 dan 1 maka akan terjadi kondisi RESET dengan keluaran Q = 0 dan Q’= 1. Lalu ada kondisi SET dimana saat inputan bernilai 1 dan 0 dan output Q bernilai 1 dan output Q’ bernilai 0, selanjutnya ada kondisi memori (latch) disaat inputannya bernilai 0 dan 0 lalu keluarannya bernilai 1 dan 0, serta kondisi TOGGLE saat kedua inputannya bernilai 1 dan 1 dan outputnya bernilai 0 dan 1. Jika keluaran Q bernilai 1 maka keluaran Q’ akan bernilai 0, dan begitupun sebaliknya karena keluaran Q’ akan selalu berkebalikan dengan keluaran Q. Pada JK FF dan RS FF sama sama memiliki dua masukan dan dua keluaran. Dikarenakan JK FF merupakan perbaikan dari system RS FF. Akan tetapi yang membedakannya adalah pada JK FF menambahkan saluran clock. ________________ 3.2.6 D Flip-Flop D Flip-flop pada dasarnya merupakan modifikasi dari S-R Flip-flip yaitu dengan menambahkan gerbang logika NOT (Inverter) dari Input S ke Input R. Berbeda dengan S-R Flip-flop, D Flip-flop hanya mempunyai satu Input yaitu Input atau Masukan D. ________________ Rangkaian D Flip-Flop Pada percobaan ini terdapat masukan S, R dan I/O serta mempunyai 2 keluaran Q dan Q’. Berdasarkan tabel diatas jika masukkan S dan R bernilai 1 dan 0 serta I/O nya diabaikan maka keluarannya akan bernilai Q = 0 dan Q’ = 1, Jika inputannya bernilai 0 dan 1 serta I/O nya diabaikan maka outputnya akan bernilai 1 dan 0. Lalu saat nilai masukkan S dan R sama dengan 1 dan 1 dengan nilai I/O bernilai 1 dan clock pertama maka nilai output Q dan Q’ sama dengan 1 dan 0. Jika nilai inputan S dan R sama dengan 1 dan 1 dengan nilai I/O sama dengan 1 dan clock kedua maka nilai output Q dan Q’ sama dengan 1 dan 0. Lalu nilai inputan S dan R sama dengan 1 dan 1 dengan nilai I/O sama dengan 0 dan clock pertama maka nilai output Q dan Q’ sama dengan 0 dan 1. Selanjutnya jika nilai inputan S dan R sama dengan 1 dan 1 dengan I/O bernilai 0 dan clock kedua maka nilai output Q dan Q’ sama dengan 0 dan 1. Dari pernyataan diatas dapat diketahui bahwa I/O mempengaruhi nilai output Q dan Q’. Clock tidak berpengaruh dalam perubahan nilai output Q dan Q’. Dapat dilihat dari tabel jika S dan R sama dengan 1 dan ________________ 1 dengan I/O sama dengan 1 maka nilai Q dan Q’ sama dengan 1 dan 0, setelah diberi clock sekalipun nilainya tidak berubah. Tetapi saat I/O diganti nilainya jadi 0, nilai output Q dan Q’ nya berubah menjadi 0 dan 1. ________________ Rangkaian T Flip-Flop. T Flip-flop merupakan bentuk sederhana dari J-K Flip-flop. Kedua Input J dan K dihubungkan sehingga sering disebut juga dengan Single J-K Flip-Flop. Berikut ini adalah diagram logika T flip-flop ________________ BAB IV PENUTUP 4.1 Kesimpulan Berdasarkan pada praktikum yang telah dilakukan mengenai Flip-Flop didapatkan kesimpulan sebagai berikut. 1. Multivibrator adalah rangkaian elektronik terpadu yang digunakan untuk menerapkan variasi dari sistem dua keadaan (two state system) yang dapat menghasilkan suatu sinyal kontinu, yang dapat digunakan sebagai pewaktu (timer) dari rangkaian-rangkaian sekuensial. 2. Jenis – jenis multivibrator adalah Multivibrator Astabil, Multivibrator Monostabil, Multivibrator  
		<br>
		<br>
		<br>
	
		<strong>SAID RAHMAN AZIZI &amp; ARINDA KHAIRUNNISA</strong>
		<br>
		<i>SAID RAHMAN AZIZI :</i> 
		<br>
		 Pada percobaan ini terdapat masukan SET (S) dan RESET (R) serta mempunyai 2 keluaran Q dan Q’. Pada percobaan ini juga terdapat kondisi SET, kondisi RESET, kondisi terlarang, serta kondisi memori. Pada saat inputan bernilai 1 dan 0 maka akan terjadi kondisi RESET dengan keluaran Q = 0 dan Q’= 1. Lalu ada kondisi SET dimana saat inputan bernilai 0 dan 1 dan output Q bernilai 1 dan output Q’ bernilai 0, selanjutnya ada kondisi memori disaat inputnya bernilai 1 dan 1 lalu keluarannya bernilai 0 dan 1, serta kondisi terlarang saat kedua inputannya bernilai 0 dan 0 dan outputnya bernilai 1 dan 1. Jika keluaran ________________ Pada percobaan ini terdapat masukan SET (S) dan RESET (R) serta mempunyai 2 keluaran Q dan Q’. Pada percobaan ini juga terdapat kondisi SET, kondisi RESET, kondisi terlarang, serta kondisi memori (latch). Pada saat inputan bernilai 0 dan 1 maka akan terjadi kondisi SET dengan keluaran Q = 1 dan Q’= 0. Lalu ada kondisi RESET dimana saat inputan bernilai 1 dan 0 dan output Q bernilai 0 dan output Q’ bernilai 1, selanjutnya ada kondisi memori (latch) disaat inputannya bernilai 0 dan 0 lalu keluarannya bernilai 1 dan 0, serta kondisi terlarang saat kedua inputannya bernilai 1 dan 1 dan outputnya bernilai 0 dan 0. Jika keluaran Q bernilai 1 maka keluaran Q’ akan bernilai 0, dan begitupun sebaliknya karena keluaran Q’ akan selalu berkebalikan dengan keluaran Q. ________________ Pada percobaan ini terdapat masukan J dan K serta mempunyai 2 keluaran Q dan Q’. Pada percobaan ini juga terdapat kondisi SET, kondisi RESET, kondisi memori (latch), serta kondisi TOGGLE. Pada saat inputan bernilai 0 dan 1 maka akan terjadi kondisi RESET dengan keluaran Q = 0 dan Q’= 1. Lalu ada kondisi SET dimana saat inputan bernilai 1 dan 0 dan output Q bernilai 1 dan output Q’ bernilai 0, selanjutnya ada kondisi memori (latch) disaat inputannya bernilai 0 dan 0 lalu keluarannya bernilai 1 dan 0, serta kondisi TOGGLE saat kedua inputannya bernilai 1 dan 1 dan outputnya bernilai 0 dan 1. Jika keluaran Q bernilai 1 maka keluaran Q’ akan bernilai 0, dan begitupun sebaliknya karena keluaran Q’ akan selalu berkebalikan dengan keluaran Q. ________________ Pada percobaan ini terdapat masukan S, R dan I/O serta mempunyai 2 keluaran Q dan Q’. Berdasarkan tabel diatas jika masukkan S dan R bernilai 1 dan 0 serta I/O nya diabaikan maka keluarannya akan bernilai Q = 0 dan Q’ = 1, Jika inputannya bernilai 0 dan 1 serta I/O nya diabaikan maka outputnya akan bernilai 1 dan 0. Lalu saat nilai masukkan S dan R sama dengan 1 dan 1 dengan nilai I/O bernilai 1 dan clock pertama maka nilai output Q dan Q’ sama dengan 1 dan 0. Jika nilai inputan S dan R sama dengan 1 dan 1 dengan nilai I/O sama dengan 1 dan clock kedua maka nilai output Q dan Q’ sama dengan 1 dan 0. Lalu nilai inputan S dan R sama dengan 1 dan 1 dengan nilai I/O sama dengan 0 dan clock pertama maka nilai output Q dan Q’ sama dengan 0 dan 1. Selanjutnya jika nilai inputan S dan R sama dengan 1 dan 1 dengan I/O bernilai 0 dan clock kedua maka nilai output Q dan Q’ sama dengan 0 dan 1. Dari pernyataan diatas dapat diketahui bahwa I/O mempengaruhi nilai output Q dan Q’. Clock tidak berpengaruh dalam perubahan nilai output Q dan Q’. Dapat dilihat dari tabel jika S dan R sama dengan 1 dan ________________ 1 dengan I/O sama dengan 1 maka nilai Q dan Q’ sama dengan 1 dan 0, setelah diberi clock sekalipun nilainya tidak berubah. Tetapi saat I/O diganti nilainya jadi 0, nilai output Q dan Q’ nya berubah menjadi 0 dan 1.  
		<br>
		<br>
		<br>
	
		<strong>ACHMAD ADAM YOGASWARA &amp; Faishal Fansuri</strong>
		<br>
		<i>ACHMAD ADAM YOGASWARA :</i> 
		<br>
		 Multivibrator bistabil ini hanya akan berubah keadaan jika diberi pulsa triger sebagai input. Multivibrator bistable ini sering disebut sebagai flip-flop. Output rangkaian multivibrator bistabil akan lompat ke satu kondisi (flip) saat dipicu dan bergeser kembali ke kondisi lain (flop) jika dipicu dengan pulsa triger berikutnya. ________________ multivibrator bistabil yang memiliki dua buah gerbang inputan J dan K yang bernilai 1 dan 1 dan juga clock didapat bahwa, clock pertama memiliki nilai output Q dan Q’ sama dengan 0 dan 1. clock kedua memiliki nilai output Q dan Q’ sama dengan 1 dan 0. clock ketiga memiliki nilai output Q dan Q’ sama dengan 0 dan 1. clock keempat memiliki nilai output Q dan Q’ sama dengan 0 dan 1. ________________ = 0, pada 2 kasus ini bisa dilihat bahwa D Flip-Flop menghasilkan output yang terbalik dari RS Flip Flop. Hal itu dikarenakan pada input resetnya diberi suatu inverter sehingga nilainya terbalik meski I/O dan clocknya diabaikan. Pada saat S, R dan I/O bernilai 1 serta diberikan clock didapatkan output Q = 1 dan  
		<br>
		<br>
		<br>
	
		<strong>ACHMAD ADAM YOGASWARA &amp; BENI RAMDANI</strong>
		<br>
		<i>ACHMAD ADAM YOGASWARA :</i> 
		<br>
		 bahwa R = 0 dan S = 1 maka didapatkan Q = 1 dan Q̅= 0 ini menandakan kondisi Set. R = 1 dan S = 0 maka didapatkan Q = 0 dan Q̅= 1 ini menandakan kondisi Reset. R = 0 dan S = 0 maka didapatkan Q = 0 dan Q̅= 1 ini menandakan kondisi Memori atau mengulangi output sebelumnya. R = 1 dan S = 1 maka didapatkan Q = Q̅= 0 ini menandakan kondisi Terlarang. ________________ bahwa ketika S = 1 dan R = 0 maka, didapatkan Q = 0 dan Q̅ = 1 dan sebaliknya ketika S = 0 dan R = 1 maka, didapatkan output Q = 1 dan Q̅ = 0, pada 2 kasus ini bisa dilihat bahwa D Flip-Flop menghasilkan output yang terbalik dari RS Flip Flop. Hal itu dikarenakan pada input resetnya diberi suatu inverter sehingga nilainya terbalik meski I/O dan clocknya diabaikan. Pada saat S, R dan I/O bernilai 1 serta diberikan clock didapatkan output Q = 1 dan Q̅ = 0, dan pada saat S dan R bernilai 1, dan I/O bernilai 0 serta diberikan clock didapatkan output Q = 0 dan Q̅ = 1. Dari kedua kasus tersebut didapatkan hasil seperti itu karena input resetny a di-invers-kan dan kemudian di-clock-an rangkaian tersebut sehingga, pada saat S dan R bernilai 1 dan R-nya ________________ oleh inverter menjadi S = 1 dan R = 0 kemudian rangkaian TFF di-clock-an sehingga output yang didapatkan menjadi Q = 0 dan Q̅ = 1 dan pada clock seterusnya akan dibalik-balik hasil outputnya seperti yang bisa kita lihat pada tabel 
		<br>
		<br>
		<br>
	
		<strong>ACHMAD ADAM YOGASWARA &amp; MUHAMMAD HIFDHI DZAKWAN</strong>
		<br>
		<i>ACHMAD ADAM YOGASWARA :</i> 
		<br>
		 bahwa R = 0 dan S = 1 maka didapatkan Q = 1 dan Q̅= 0 ini menandakan kondisi Set. R = 1 dan S = 0 maka didapatkan Q = 0 dan Q̅= 1 ini menandakan kondisi Reset. R = 0 dan S = 0 maka didapatkan Q = 0 dan Q̅= 1 ini menandakan kondisi Memori atau mengulangi output sebelumnya. R = 1 dan S = 1 maka didapatkan Q = Q̅= 0 ini menandakan kondisi Terlarang. ________________ J K C1 Q Q̅ Kondisi 1 0 1 0 Set/lach 1 1 0 1 Toggle 1 0 1 0 Set/lach 0 0 1 0 No change 0 1 0 1 Reset 0 0 0 1 No change 1 0 1 0 Reset 1 1 0 1 No change 1 0 1 0 Set/lach 0 0 1 0 No change 0 1 0 1 Reset ________________ bahwa ketika S = 1 dan R = 0 maka, didapatkan Q = 0 dan Q̅ = 1 dan sebaliknya ketika S = 0 dan R = 1 maka, didapatkan output Q = 1 dan Q̅ = 0, pada 2 kasus ini bisa dilihat bahwa D Flip-Flop menghasilkan output yang terbalik dari RS Flip Flop. Hal itu dikarenakan pada input resetnya diberi suatu inverter sehingga nilainya terbalik meski I/O dan clocknya diabaikan. Pada saat S, R dan I/O bernilai 1 serta diberikan clock didapatkan output Q = 1 dan Q̅ = 0, dan pada saat S dan R bernilai 1, dan I/O bernilai 0 serta diberikan clock didapatkan output Q = 0 dan Q̅ = 1. Dari kedua kasus tersebut didapatkan hasil seperti itu karena input resetny a di-invers-kan dan kemudian di-clock-an rangkaian tersebut sehingga, pada saat S dan R bernilai 1 dan R-nya  
		<br>
		<br>
		<br>
	
		<strong>ACHMAD ADAM YOGASWARA &amp; FAHMI KURNIAWAN</strong>
		<br>
		<i>ACHMAD ADAM YOGASWARA :</i> 
		<br>
		 yang bernilai 1 dan 1 dan juga clock didapat bahwa, clock pertama memiliki nilai output Q dan Q’ sama dengan 0 dan 1. clock kedua memiliki nilai output Q dan Q’ sama dengan 1 dan 0. clock ketiga memiliki nilai output Q dan Q’ sama dengan 0 dan 1. clock keempat memiliki nilai output Q dan Q’ sama dengan  
		<br>
		<br>
		<br>
	
		<strong>ACHMAD ADAM YOGASWARA &amp; Taufik Hidayat</strong>
		<br>
		<i>ACHMAD ADAM YOGASWARA :</i> 
		<br>
		 bahwa R = 0 dan S = 1 maka didapatkan Q = 1 dan Q̅= 0 ini menandakan kondisi Set. R = 1 dan S = 0 maka didapatkan Q = 0 dan Q̅= 1 ini menandakan kondisi Reset. R = 0 dan S = 0 maka didapatkan Q = 0 dan Q̅= 1 ini menandakan kondisi Memori atau mengulangi output sebelumnya. R = 1 dan S = 1 maka didapatkan Q = Q̅= 0 ini menandakan kondisi ________________ bahwa ketika S = 1 dan R = 0 maka, didapatkan Q = 0 dan Q̅ = 1 dan sebaliknya ketika S = 0 dan R = 1 maka, didapatkan output Q = 1 dan Q̅ = 0, pada 2 kasus ini bisa dilihat bahwa D Flip-Flop menghasilkan output yang terbalik dari RS Flip Flop. Hal itu dikarenakan pada input resetnya diberi suatu inverter sehingga nilainya terbalik meski I/O dan clocknya diabaikan. Pada saat S, R dan I/O bernilai 1 serta diberikan clock didapatkan output Q = 1 dan Q̅ = 0, dan pada saat S dan R bernilai 1, dan I/O bernilai 0 serta diberikan clock didapatkan output Q = 0 dan Q̅ = 
		<br>
		<br>
		<br>
	
		<strong>ACHMAD ADAM YOGASWARA &amp; SIROJ AL QURO</strong>
		<br>
		<i>ACHMAD ADAM YOGASWARA :</i> 
		<br>
		 = 0, pada 2 kasus ini bisa dilihat bahwa D Flip-Flop menghasilkan output yang terbalik dari RS Flip Flop. Hal itu dikarenakan pada input resetnya diberi suatu inverter sehingga nilainya terbalik meski I/O dan clocknya diabaikan. Pada saat S, R dan I/O bernilai 1 serta diberikan clock didapatkan output Q = 1 dan ________________ = 1. Dari kedua kasus tersebut didapatkan hasil seperti itu karena input resetny a di-invers-kan dan kemudian di-clock-an rangkaian tersebut sehingga, pada saat S dan R bernilai 1 dan R-nya di-invers-kan maka, R menjadi 0 lalu inputnya berubah menjadi S = 1 dan R = 0 dan kemudian di-clock-an sehingga S = 0 dan R = 1 dan didapatkan hasil outputnya Q = 0 dan ________________ = 1 karena T flip-flop ini dibentuk dengan D Flip Flop maka, input resetnya akan di- invers-kan oleh inverter menjadi S = 1 dan R = 0 kemudian rangkaian TFF di-clock-an sehingga output yang didapatkan menjadi Q = 0 dan 
		<br>
		<br>
		<br>
	
		<strong>ACHMAD ADAM YOGASWARA &amp; CHANDRA DWI JULIO</strong>
		<br>
		<i>ACHMAD ADAM YOGASWARA :</i> 
		<br>
		 menghasilkan output yang terbalik dari RS Flip Flop. Hal itu dikarenakan pada input resetnya diberi suatu inverter sehingga nilainya terbalik meski I/O dan clocknya diabaikan. Pada saat S, R dan I/O bernilai 1 serta diberikan clock didapatkan output Q = 1 dan ________________ = 1. Dari kedua kasus tersebut didapatkan hasil seperti itu karena input resetny a di-invers-kan dan kemudian di-clock-an rangkaian tersebut sehingga, pada saat S dan R bernilai 1 dan R-nya di-invers-kan maka, R menjadi 0 lalu inputnya berubah menjadi S = 1 dan R = 0 dan kemudian di-clock-an sehingga S = 0 dan R = 1 dan didapatkan hasil outputnya Q = 0 dan  
		<br>
		<br>
		<br>
	
		<strong>ACHMAD ADAM YOGASWARA &amp; MUHAMMAD ALIEF PRATAMA</strong>
		<br>
		<i>ACHMAD ADAM YOGASWARA :</i> 
		<br>
		 multivibrator bistabil yang memiliki dua buah gerbang inputan J dan K yang bernilai 1 dan 1 dan juga clock didapat bahwa, clock pertama memiliki nilai output Q dan Q’ sama dengan 0 dan 1. clock kedua memiliki nilai output Q dan Q’ sama dengan 1 dan 0. clock ketiga memiliki nilai output Q dan Q’ sama dengan 0 dan 1. clock keempat memiliki nilai output Q dan Q’ sama dengan 0 dan 1.  
		<br>
		<br>
		<br>
	
		<strong>ACHMAD ADAM YOGASWARA &amp; FARHAN RAMADHAN</strong>
		<br>
		<i>ACHMAD ADAM YOGASWARA :</i> 
		<br>
		 = 0, pada 2 kasus ini bisa dilihat bahwa D Flip-Flop menghasilkan output yang terbalik dari RS Flip Flop. Hal itu dikarenakan pada input resetnya diberi suatu inverter sehingga nilainya terbalik meski I/O dan clocknya diabaikan. Pada saat S, R dan I/O bernilai 1 serta diberikan clock didapatkan output Q = 1 dan  
		<br>
		<br>
		<br>
	
		<strong>TUBAGUS ARYA RUDIANSAH &amp; PUTRI AULIA</strong>
		<br>
		<i>TUBAGUS ARYA RUDIANSAH :</i> 
		<br>
		 Percobaan yang pertama adalah dengan komponen resistor sebesar 1kΩ dan kapasitor sebesar 10μF dihasilkan bentuk gelombang seperti pada gambar 3.1 dengan pengaturan Time/Div sebesar 20 ms dan Volt/Div sebesar 2V/Div. Berikut ini besarnya periode yang dihasilkan dari rangkaian dengan bentuk gelombang seperti gambar 3.1. Gambar 3. 1 Gelombang 1kOhm Perhitungan periode sinyal : ________________ Dengan menggunakan resistor sebesar 1kΩ dan kapasitor sebesar 10μF dihasilkan perhitungan periode gelombang sebesar 0,00125 s. Pada percobaan kedua untuk multivibrator astabil digunakan resistor sebesar 10kΩ dengan kapasitor yang sama dan pengaturan pada Time/Div serta Volt/Div yang sama seperti percobaan yang sama dan dihasilkan bentuk gelombang seperti pada gambar 3.2. Gambar 3. 2 Gelombang 10kOhm Perhitungan periode sinyal : 9 ________________ Dengan menggunakan resistor sebesar 10kΩ dan kapasitor sebesar 10μF dihasilkan perhitungan periode gelombang sebesar 0,01 s. Dari hasil perhitungan periode sinyal pada kedua percobaan dapat diketahui bahwa semakin besar nilai hambatannya waktu yang dibutuhkan atau periodenya pun akan semakin banyak dan sebaliknya. 3.2.2 Multivibrator Bistabil Berikut merupakan table hasil percobaan multivibrator bistabil dimana multivibrator bistabil memiliki dua keadaan stabil yang tetap. Seperti yang ditunjukkan pada table 3.1 bahwa kondisi yang dihasilkan akan selalu tetap sampai pulse trigger berubah dan catu daya dilepaskan. Tabel 3. 1 Multivibrator Bistabil C1 Q Q ________________ 3.2.3 RS Flip-Flop dengan Gerbang NAND Berikut ini merupakan table hasil percobaan RSFF dengan menggunakan gerbang NAND. Dapat dikethaui pada saat R=0 dan S=1 maka Q=0 dan termasuk kedalam kondisi RESET, saat R=1 dan S=0 maka Q=1 dan termasuk kedalam kondisi SET, saat R dan S = 1 maka Q=1 dan termasuk kedalam kondisi UNDIFINE (terlarang), serta saat R dan S = 0 maka Q =1 dan termasuk kedalam kondisi LATCH (tetap). Tabel 3. 2 Tabel 3. 2 RS Flip-Flop dengan Gerbang NAND R S Q Q ________________ 10 1 0 1 0 3.1.4 RS Flip-Flop dengan Gerbang NOR Berikut merupakan table hasil percobaan RSFF dengan gerbang NOR. Dapat diketahui pada saat R=0 dan S=1 maka Q=1 dan termasuk kedalam kondisi SET, saat R=1 dan S=0 maka Q=0 dan termasuk kedalam kondisi RESET, saat R dan S = 1 maka Q = 0 dan termasuk kedalam kondisi UNDIFINE (terlarang), serta saat R dan S = 0 maka Q=1 dan termasuk kedalam kondisi LATCH (tetap). Tabel 3. 3 RS Flip-Flop dengan Gerbang NOR R S Q Q ________________ 3.1.5 JK Master Slave Flip-Flop Berikut merupakan table hasil percobaan JK Master Slave FF. dapat diketahui pada saat J=1 dan K=0 maka Q=1 termasuk kedalam kondisi SET, saat J=0 dan K=1 maka Q=0 dan termasuk kedalam kondisi RESET, pada saat J dan K =1 maka Q=0 dan termasuk kedalam kondisi TOGGLE, serta saat J dan K = 0 maka Q=1 dan termasuk kedalam kondisi MEMORI. Tabel 3. 4 JK Master Slave Flip-Flop J K C1 Q Q Kondisi 1 0 1 0 Set 1 1 0 1 Toggle 1 0 1 0 Set 0 0 1 0 Memori 11 0 1 0 1 Reset 0 0 0 1 Memori 1 0 1 0 Set 1 1 0 1 Toggle 1 0 1 0 Set 0 0 1 0 Memori 0 1 1 0 Reset 3.2.6 D Flip-Flop Berikut ini table hasil percobaan DFF. Dalam DFF hanya terdapat dua kondisi yaitu SET dan RESET. Kondisi SET terjadi apabila Q=1 dan kondisi RESET terjadi apabila Q=0. Tabel 3. 5 D Flip-Flop S R I/O C1 Q Q 1 0 X 0 1 0 1 X ________________ 13 BAB IV PENUTUP 4.1 Kesimpulan Dari hasil percobaan Flip Flop yang telah dilakukan dapat disimpulkan sebagai berikut. 1. Dalam percobaan kita menggunakan berbagai jenis Flip Flop dengan karakteristik yang berbeda-beda diantaranya RS Flip Flop gerbang NAND dan NOR, JK Master Slave Flip Flop, D Flip Flop, dan T Flip Flop. 2. Sifat atau karakteristik dari RSFF yaitu memiliki empat kondisi diantaranya SET, RESET, LATCH (tetap), dan UNDIFINE (terlarang) sama halnya JK Master Slave FF juga memiliki 4 kondisi SET, RESET, LATCH dan TOGGLE namun tidak memliki kondisi terlarang, serta DFF dan TFF yang memiliki kondisi SET dan RESET. 3. Multivibrator terbagi menjadi 3 yaitu monostabil yaitu hanya memiliki 1 kondisi stabil , bistabil yaitu memiliki 2 kondisi stabil atau lebih, dan astabil yaitu kondisi yang berubah-ubah. 
		<br>
		<br>
		<br>
	
		<strong>TUBAGUS ARYA RUDIANSAH &amp; BENI RAMDANI</strong>
		<br>
		<i>TUBAGUS ARYA RUDIANSAH :</i> 
		<br>
		 Berdasarkan data yang telah didapatkan diketahui bahwa S = 1 dan R = 1, pada clock pertama menghasilkan output Q = 0 dan Q̅ = 1 karena T flip-flop ini dibentuk dengan D Flip Flop maka, input resetnya akan di-invers-kan  
		<br>
		<br>
		<br>
	
		<strong>TUBAGUS ARYA RUDIANSAH &amp; MUHAMMAD HIFDHI DZAKWAN</strong>
		<br>
		<i>TUBAGUS ARYA RUDIANSAH :</i> 
		<br>
		 Berdasarkan data yang telah didapatkan diketahui bahwa S = 1 dan R = 1, pada clock pertama menghasilkan output Q = 0 dan Q̅ = 1 karena T flip-flop ini dibentuk dengan D Flip Flop maka, input resetnya akan di-invers-kan 
		<br>
		<br>
		<br>
	
		<strong>PUTRI AULIA &amp; TUBAGUS ARYA RUDIANSAH</strong>
		<br>
		<i>PUTRI AULIA :</i> 
		<br>
		 Percobaan yang pertama adalah dengan komponen resistor sebesar 1kΩ dan kapasitor sebesar 10μF dihasilkan bentuk gelombang seperti pada gambar 3.1 dengan pengaturan Time/Div sebesar 20 ms dan Volt/Div sebesar 2V/Div. Berikut ini besarnya periode yang dihasilkan dari rangkaian dengan bentuk gelombang seperti gambar 3.1. Gambar 3. 1 Gelombang 1kOhm Perhitungan periode sinyal : Dengan menggunakan resistor sebesar 1kΩ dan kapasitor sebesar 10μF dihasilkan perhitungan periode gelombang sebesar 0,00125 s. Pada percobaan kedua untuk multivibrator astabil digunakan resistor sebesar 10kΩ dengan kapasitor yang sama dan pengaturan pada Time/Div serta Volt/Div yang sama seperti percobaan yang sama dan dihasilkan bentuk gelombang seperti pada gambar 3.2. Gambar 3. 2 Gelombang 10kOhm Perhitungan periode sinyal : 9 Dengan menggunakan resistor sebesar 10kΩ dan kapasitor sebesar 10μF dihasilkan perhitungan periode gelombang sebesar 0,01 s. Dari hasil perhitungan periode sinyal pada kedua percobaan dapat diketahui bahwa semakin besar nilai hambatannya waktu yang dibutuhkan atau periodenya pun akan semakin banyak dan sebaliknya. 3.2.2 Multivibrator Bistabil Berikut merupakan table hasil percobaan multivibrator bistabil dimana multivibrator bistabil memiliki dua keadaan stabil yang tetap. Seperti yang ditunjukkan pada table 3.1 bahwa kondisi yang dihasilkan akan selalu tetap sampai pulse trigger berubah dan catu daya dilepaskan. Tabel 3. 1 Multivibrator Bistabil C1 Q ________________ 3.2.3 RS Flip-Flop dengan Gerbang NAND Berikut ini merupakan table hasil percobaan RSFF dengan menggunakan gerbang NAND. Dapat dikethaui pada saat R=0 dan S=1 maka Q=0 dan termasuk kedalam kondisi RESET, saat R=1 dan S=0 maka Q=1 dan termasuk kedalam kondisi SET, saat R dan S = 1 maka Q=1 dan termasuk kedalam kondisi UNDIFINE (terlarang), serta saat R dan S = 0 maka Q =1 dan termasuk kedalam kondisi LATCH (tetap). Tabel 3. 2 Tabel 3. 2 RS Flip-Flop dengan Gerbang NAND R S Q ________________ 10 1 0 1 0 3.1.4 RS Flip-Flop dengan Gerbang NOR Berikut merupakan table hasil percobaan RSFF dengan gerbang NOR. Dapat diketahui pada saat R=0 dan S=1 maka Q=1 dan termasuk kedalam kondisi SET, saat R=1 dan S=0 maka Q=0 dan termasuk kedalam kondisi RESET, saat R dan S = 1 maka Q = 0 dan termasuk kedalam kondisi UNDIFINE (terlarang), serta saat R dan S = 0 maka Q=1 dan termasuk kedalam kondisi LATCH (tetap). Tabel 3. 3 RS Flip-Flop dengan Gerbang NOR R S Q ________________ 3.1.5 JK Master Slave Flip-Flop Berikut merupakan table hasil percobaan JK Master Slave FF. dapat diketahui pada saat J=1 dan K=0 maka Q=1 termasuk kedalam kondisi SET, saat J=0 dan K=1 maka Q=0 dan termasuk kedalam kondisi RESET, pada saat J dan K =1 maka Q=0 dan termasuk kedalam kondisi TOGGLE, serta saat J dan K = 0 maka Q=1 dan termasuk kedalam kondisi MEMORI. Tabel 3. 4 JK Master Slave Flip-Flop J K C1 Q Kondisi 1 0 1 0 Set 1 1 0 1 Toggle 1 0 1 0 Set 0 0 1 0 Memori 11 0 1 0 1 Reset 0 0 0 1 Memori 1 0 1 0 Set 1 1 0 1 Toggle 1 0 1 0 Set 0 0 1 0 Memori 0 1 1 0 Reset 3.2.6 D Flip-Flop Berikut ini table hasil percobaan DFF. Dalam DFF hanya terdapat dua kondisi yaitu SET dan RESET. Kondisi SET terjadi apabila Q=1 dan kondisi RESET terjadi apabila Q=0. Tabel 3. 5 D Flip-Flop S R I/O C1 Q 1 0 X 0 1 0 1 X ________________ 13 BAB IV PENUTUP 4.1 Kesimpulan Dari hasil percobaan Flip Flop yang telah dilakukan dapat disimpulkan sebagai berikut. 1. Dalam percobaan kita menggunakan berbagai jenis Flip Flop dengan karakteristik yang berbeda-beda diantaranya RS Flip Flop gerbang NAND dan NOR, JK Master Slave Flip Flop, D Flip Flop, dan T Flip Flop. 2. Sifat atau karakteristik dari RSFF yaitu memiliki empat kondisi diantaranya SET, RESET, LATCH (tetap), dan UNDIFINE (terlarang) sama halnya JK Master Slave FF juga memiliki 4 kondisi SET, RESET, LATCH dan TOGGLE namun tidak memliki kondisi terlarang, serta DFF dan TFF yang memiliki kondisi SET dan RESET. 3. Multivibrator terbagi menjadi 3 yaitu monostabil yaitu hanya memiliki 1 kondisi stabil , bistabil yaitu memiliki 2 kondisi stabil atau lebih, dan astabil yaitu kondisi yang berubah-ubah. 
		<br>
		<br>
		<br>
	
		<strong>KHAIRUNNAS HIDAYATULLAH &amp; MOCHAMAD IRFAN RIFA’I</strong>
		<br>
		<i>KHAIRUNNAS HIDAYATULLAH :</i> 
		<br>
		 flip-flop mengalami status memori. Kondisi simpan adalah bahwa Q tidak berubah dan RS FlipFlop menggunakan kembali input sebelumnya dan memulai ulang dari 0 atau mengulang program lagi. 3.1.2 RS Flip-Flop dengan Gerbang NOR Di ________________ dua keadaan stabil: pulsa pemicu pada input rangkaian menganggap rangkaian stabil dan pulsa kedua stabil. Di tempat lain. Ketika dipicu, output dari rangkaian multivibrator bistabil melompat ke satu keadaan (flip) dan kembali 
		<br>
		<br>
		<br>
	
		<strong>MOCHAMAD IRFAN RIFA’I &amp; KHAIRUNNAS HIDAYATULLAH</strong>
		<br>
		<i>MOCHAMAD IRFAN RIFA’I :</i> 
		<br>
		 flip-flop mengalami status memori. Kondisi simpan adalah bahwa Q tidak berubah dan RS FlipFlop menggunakan kembali input sebelumnya dan memulai ulang dari 0 atau mengulang program lagi. 3.1.2 RS Flip-Flop dengan Gerbang NOR Di ________________ dua keadaan stabil: pulsa pemicu pada input rangkaian menganggap rangkaian stabil dan pulsa kedua stabil. Di tempat lain. Ketika dipicu, output dari rangkaian multivibrator bistabil melompat ke satu keadaan (flip) dan kembali 
		<br>
		<br>
		<br>
	
		<strong>SAIF ADITYA RACHMAN &amp; LINDU SURYA TELAUMBANUA</strong>
		<br>
		<i>SAIF ADITYA RACHMAN :</i> 
		<br>
		 Multivibrator Bistabil yaitu Multivibrator yang memiliki keluaran dengan dua keadaan stabil, dua keadaannya yaitu Pulsa triger pada masukan rangkaian akan menyebabkan rangkaian diasumsikan dengan kondisi stabil pada salah satu dan Pulsa kedua akan menyebabkan kondisi stabil pada lainnya. Output pada rangkaian multivibrator Bistabil akan lompat pada satu kondisi (Flip) pada saat dipicu dan bergeser kembali ke kondisi (Flop) selanjutnya yang dipicu dengan pulsa triger selanjutnya. Tabel 3. ________________ Berdasarkan data dari tabel diatas dapat diketahui bahwa akan tetap dalam kondisi tersebut sampai ada pulsa Triger untuk merubah nya. Rangkaian akan menjadi stabil pada suatu kondisi dan tidak akan berubah menjadi Toggle sampai ada perintah yang diberi yaitu ________________ 0 maka ini menandakan kondisi Set, jika kondisinya set maka RS Flip-Flop akan berhitung dan bekerja sesuai dengan gerbangnya. Kemudian selanjutnya ketika R = 1 dan S = 0, maka akan menghasilkan keadaan atau kondisi Reset, Jika kondisinya Reset maka RS Flip-Flop akan mengulangi hitungannya dari 0 lagi atau mengulangi programnya lagi. Pada saat input R = 0 dan S = 0, maka akan mengahasilkan Q dan ________________ bernilai 0, maka RS Flip-Flop akan mengalami kondisi memory. Kondisi memory yaitu kondisi dimana Q tidak berubah dan RS Flip-Flop akan menggunakan inputan sebelumnya lagi dimulai dari 0 lagi atau mengulangi programnya lagi. ________________ memiliki dua buah gerbang inputan R dan S, dapat diketahui pada Gerbang NOR, kondisi terlarang dapat terjadi ketika R dan S bernilai 1. Selanjutnya akan mengalami kondisi memory jika memiliki inputan R dan S bernilai ________________ JK Master Slave Flip-Flop Jk Master Slave Flip-Flop adalah Flip-Flop yang memiliki 2 inputan atau lebih dan tidak adanya kondisi terlarang, Namu pada kondisi terlarang tersebut bukan dihilangkan melainkan digantikan dengan keadaan atau kondisi toggle. Dari 2 inputan yang dimaksud adalah J dan K yang memiliki fungsi sama seperti R dan S. Jika ditemukan atau terdapat clock maka akan terjadi perubahan pada outputnya. Berikut tabel kebenaran dari JK Master Slave Flip-Flop. Tabel ________________ Memory 0 1 0 1 Reset 0 0 0 1 Memory 1 0 1 0 Set 1 1 0 1 Toggle 1 0 1 0 Set 0 0 1 0 Memory 0 1 0 1 Reset Berdasarkan data dari tabel JK Master Slave Flip-Flop yang mimiliki tiga buah terminal inputan yaitu J, K, dan CL(Clock), ketika Output Q = 1 dan ________________ Pada tabel kebenaran diatas hanya perlu berfokus pada 1 parameter saja, yaitu I/O atau disebut variabel. Jika kita lihat pada tabel kebenaran diatas kita fokuskan para I/O, ketika I/O bernilai 1 maka Q akan bernilai 1, ini disebut dengan kondisi Set. sedangkan ketika I/O bernilai 0 maka pada Q akan memiliki 0 dan ini dinamakan kondisi reset.  
		<br>
		<br>
		<br>
	
		<strong>SAIF ADITYA RACHMAN &amp; RANDY ELEANOR</strong>
		<br>
		<i>SAIF ADITYA RACHMAN :</i> 
		<br>
		 Multivibrator Bistabil yaitu Multivibrator yang memiliki keluaran dengan dua keadaan stabil, dua keadaannya yaitu Pulsa triger pada masukan rangkaian akan menyebabkan rangkaian diasumsikan dengan kondisi stabil pada salah satu dan Pulsa kedua akan menyebabkan kondisi stabil pada lainnya. Output pada rangkaian multivibrator Bistabil akan lompat pada satu kondisi (Flip) pada saat dipicu dan bergeser kembali ke kondisi (Flop) selanjutnya yang dipicu dengan pulsa triger selanjutnya. Tabel 3. ________________ 0 maka ini menandakan kondisi Set, jika kondisinya set maka RS Flip-Flop akan berhitung dan bekerja sesuai dengan gerbangnya. Kemudian selanjutnya ketika R = 1 dan S = 0, maka akan menghasilkan keadaan atau kondisi Reset, Jika kondisinya Reset maka RS Flip-Flop akan mengulangi hitungannya dari 0 lagi atau mengulangi programnya lagi. Pada saat input R = 0 dan S = 0, maka akan mengahasilkan Q dan ________________ bernilai 0, maka RS Flip-Flop akan mengalami kondisi memory. Kondisi memory yaitu kondisi dimana Q tidak berubah dan RS Flip-Flop akan menggunakan inputan sebelumnya lagi dimulai dari 0 lagi atau mengulangi programnya lagi. ________________ RS Flip-Flop dengan Gerbang NOR Pada RS Flip-Flop memiliki 2 nilai Masukan dan juga inputan, yaitu “R” dan “S”, dimana R adalah RESET dan S adalah SET. Untuk melihat jelas dan menganalisis data pada percobaan dapat dilihat pada Tabel dibawah ini. Tabel ________________ memiliki dua buah gerbang inputan R dan S, dapat diketahui pada Gerbang NOR, kondisi terlarang dapat terjadi ketika R dan S bernilai 1. Selanjutnya akan mengalami kondisi memory jika memiliki inputan R dan S bernilai ________________ JK Master Slave Flip-Flop Jk Master Slave Flip-Flop adalah Flip-Flop yang memiliki 2 inputan atau lebih dan tidak adanya kondisi terlarang, Namu pada kondisi terlarang tersebut bukan dihilangkan melainkan digantikan dengan keadaan atau kondisi toggle. Dari 2 inputan yang dimaksud adalah J dan K yang memiliki fungsi sama seperti R dan S. Jika ditemukan atau terdapat clock maka akan terjadi perubahan pada outputnya. Berikut tabel kebenaran dari JK Master Slave Flip-Flop. Tabel ________________ Memory 0 1 0 1 Reset 0 0 0 1 Memory 1 0 1 0 Set 1 1 0 1 Toggle 1 0 1 0 Set 0 0 1 0 Memory 0 1 0 1 Reset Berdasarkan data dari tabel JK Master Slave Flip-Flop yang mimiliki tiga buah terminal inputan yaitu J, K, dan CL(Clock), ketika Output Q = 1 dan ________________ Pada tabel kebenaran diatas hanya perlu berfokus pada 1 parameter saja, yaitu I/O atau disebut variabel. Jika kita lihat pada tabel kebenaran diatas kita fokuskan para I/O, ketika I/O bernilai 1 maka Q akan bernilai 1, ini disebut dengan kondisi Set. sedangkan ketika I/O bernilai 0 maka pada Q akan memiliki 0 dan ini dinamakan kondisi reset.  
		<br>
		<br>
		<br>
	
		<strong>Faishal Fansuri &amp; ACHMAD ADAM YOGASWARA</strong>
		<br>
		<i>Faishal Fansuri :</i> 
		<br>
		 Multivibrator bistabil ini hanya akan berubah keadaan jika diberi pulsa triger sebagai input. Multivibrator bistable ini sering disebut sebagai flip-flop. Output rangkaian multivibrator bistabil akan lompat ke satu kondisi (flip) saat dipicu dan bergeser kembali ke kondisi lain (flop) jika dipicu dengan pulsa triger berikutnya. ________________ multivibrator bistabil yang memiliki dua buah gerbang inputan J dan K yang bernilai 1 dan 1 dan juga clock didapat bahwa, clock pertama memiliki nilai output Q dan Q’ sama dengan 0 dan 1. clock kedua memiliki nilai output Q dan Q’ sama dengan 1 dan 0. clock ketiga memiliki nilai output Q dan Q’ sama dengan 0 dan 1. clock keempat memiliki nilai output Q dan Q’ sama dengan 0 dan 1. ________________ = 1 ini menandakan kondisi Terlarang. R = 1 dan S = 0 maka didapatkan Q = 0 dan = 1 ini menandakan kondisi Reset. R = 0 dan S = 1 maka didapatkan Q = 1 dan = 0 ini menandakan kondisi Set. R = 1 dan S = 1 maka didapatkan Q = 1 dan ________________ = 0, pada 2 kasus ini bisa dilihat bahwa D Flip-Flop menghasilkan output yang terbalik dari RS Flip Flop. Hal itu dikarenakan pada input resetnya diberi suatu inverter sehingga nilainya terbalik meski I/O dan clocknya diabaikan. Pada saat S, R dan I/O bernilai 1 serta diberikan clock didapatkan output Q = 1 dan  
		<br>
		<br>
		<br>
	
		<strong>Faishal Fansuri &amp; BENI RAMDANI</strong>
		<br>
		<i>Faishal Fansuri :</i> 
		<br>
		 1 0 1 0 Reset 1 1 0 1 No change 1 0 1 0 Set/lach 0 0 1 0 No change 0 1 0 1 Reset Berdasarkan data yang telah didapatkan, diketahui bahwa saat J dan K bernilai 0 maka, kondisinya mengambil output sebelumnya. Sedangkan jika J dan K sama-sama bernilai 1 maka, kondisinya Toggle dari clock. 3.2.5 D Flip – Flop ________________ = 0, pada 2 kasus ini bisa dilihat bahwa D Flip-Flop menghasilkan output yang terbalik dari RS Flip Flop. Hal itu dikarenakan pada input resetnya diberi suatu inverter sehingga nilainya terbalik meski I/O dan clocknya diabaikan. Pada saat S, R dan I/O bernilai 1 serta diberikan clock didapatkan output Q = 1 dan ________________ = 1. Dari kedua kasus tersebut didapatkan hasil seperti itu karena input resetny a di-invers-kan dan kemudian di-clock-an rangkaian tersebut sehingga, pada saat S dan R bernilai 1 dan R-nya di- invers-kan maka, R menjadi 0 lalu inputnya berubah menjadi S = 1 dan R = 0 dan kemudian di-clock-an sehingga S = 0 dan R = 1 dan didapatkan hasil outputnya Q = 0 dan ________________ = 1 karena T flip-flop ini dibentuk dengan D Flip Flop maka, input resetnya akan di-invers-kan oleh inverter menjadi S = 1 dan R = 0 kemudian rangkaian TFF di-clock-an sehingga output yang didapatkan menjadi Q = 0 dan  
		<br>
		<br>
		<br>
	
		<strong>Faishal Fansuri &amp; HADID HAMBALI</strong>
		<br>
		<i>Faishal Fansuri :</i> 
		<br>
		 karena T flip-flop ini dibentuk dengan D Flip Flop maka, input resetnya akan di-invers-kan oleh inverter menjadi S = 1 dan R = 0 kemudian rangkaian TFF di-clock-an sehingga output yang didapatkan menjadi Q = 0 dan  
		<br>
		<br>
		<br>
	
		<strong>Faishal Fansuri &amp; MUHAMMAD HIFDHI DZAKWAN</strong>
		<br>
		<i>Faishal Fansuri :</i> 
		<br>
		 1 0 1 0 Reset 1 1 0 1 No change 1 0 1 0 Set/lach 0 0 1 0 No change 0 1 0 1 Reset Berdasarkan data yang telah didapatkan, diketahui bahwa saat J dan K bernilai 0 maka, kondisinya mengambil output sebelumnya. Sedangkan jika J dan K sama-sama bernilai 1 maka, kondisinya Toggle dari clock. 3.2.5 D Flip – Flop ________________ = 0, pada 2 kasus ini bisa dilihat bahwa D Flip-Flop menghasilkan output yang terbalik dari RS Flip Flop. Hal itu dikarenakan pada input resetnya diberi suatu inverter sehingga nilainya terbalik meski I/O dan clocknya diabaikan. Pada saat S, R dan I/O bernilai 1 serta diberikan clock didapatkan output Q = 1 dan ________________ = 1. Dari kedua kasus tersebut didapatkan hasil seperti itu karena input resetny a di-invers-kan dan kemudian di-clock-an rangkaian tersebut sehingga, pada saat S dan R bernilai 1 dan R-nya di- invers-kan maka, R menjadi 0 lalu inputnya berubah menjadi S = 1 dan R = 0 dan kemudian di-clock-an sehingga S = 0 dan R = 1 dan didapatkan hasil outputnya Q = 0 dan  
		<br>
		<br>
		<br>
	
		<strong>Faishal Fansuri &amp; FAHMI KURNIAWAN</strong>
		<br>
		<i>Faishal Fansuri :</i> 
		<br>
		 yang bernilai 1 dan 1 dan juga clock didapat bahwa, clock pertama memiliki nilai output Q dan Q’ sama dengan 0 dan 1. clock kedua memiliki nilai output Q dan Q’ sama dengan 1 dan 0. clock ketiga memiliki nilai output Q dan Q’ sama dengan 0 dan 1. clock keempat memiliki nilai output Q dan Q’ sama dengan ________________ Berdasarkan pada praktikum yang telah dilakukan, mengenai “Flip Flop” dapat diambil kesimpulan sebagai berikut. 1. Flip flop terbagi atas beberapa jenis ada RS flip flop, JK flip flop, D flip flop, dan T flip ________________ kondisi set dan reset, JK flip flop berguna untuk menentukan kondisi toogle, D flip flop adalah RS flip flop yang di NOT kan, dan T flip flop adalah flip flop toogle berguna untuk mengetahui nilai toogle. 3. 
		<br>
		<br>
		<br>
	
		<strong>Faishal Fansuri &amp; Taufik Hidayat</strong>
		<br>
		<i>Faishal Fansuri :</i> 
		<br>
		 = 0, pada 2 kasus ini bisa dilihat bahwa D Flip-Flop menghasilkan output yang terbalik dari RS Flip Flop. Hal itu dikarenakan pada input resetnya diberi suatu inverter sehingga nilainya terbalik meski I/O dan clocknya diabaikan. Pada saat S, R dan I/O bernilai 1 serta diberikan clock didapatkan output Q =  
		<br>
		<br>
		<br>
	
		<strong>Faishal Fansuri &amp; SIROJ AL QURO</strong>
		<br>
		<i>Faishal Fansuri :</i> 
		<br>
		 Dari data yang telah didapatkan diketahui bahwa ketika R = 0 dan S = 0 maka didapatkan Q = = 1 ini menandakan kondisi Terlarang. R = 1 dan S = 0 maka didapatkan Q = 0 dan = 1 ini menandakan kondisi Reset. R = 0 dan S = 1 maka didapatkan Q = 1 dan = 0 ini menandakan kondisi Set. R = 1 dan S = 1 maka didapatkan Q = 1 dan = 0 ini menandakan kondisi Memori atau mengulangi output sebelumnya. ________________ Berdasarkan data yang telah didapatkan, diketahui bahwa R = 0 dan S = 1 maka didapatkan Q = 1 dan = 0 ini menandakan kondisi Set. R = 1 dan S = 0 maka didapatkan Q = 0 dan = 1 ini menandakan kondisi Reset. R = 0 dan S = 0 maka didapatkan Q = 0 dan = 1 ini menandakan kondisi Memori atau mengulangi output sebelumnya. R = 1 dan S = 1 maka didapatkan Q = = 0 ini menandakan kondisi Terlarang. ________________ Adapun hasil percobaan pada JK Master Slave Flip – Flop adalah sebagai berikut. Tabel 3.4 JK Master Slave Flip-Flop J K C1 Q ̅ Kondisi 1 0 1 0 Set/lach 1 1 0 1 Toggle 1 0 1 0 Set/lach 0 0 1 0 No change 0 1 0 1 Reset 0 0 0 1 No change ________________ 1 0 1 0 Reset 1 1 0 1 No change 1 0 1 0 Set/lach 0 0 1 0 No change 0 1 0 1 Reset Berdasarkan data yang telah didapatkan, diketahui bahwa saat J dan K bernilai 0 maka, kondisinya mengambil output sebelumnya. Sedangkan jika J dan K sama-sama bernilai 1 maka, kondisinya Toggle dari clock. ________________ Berdasarkan data yang telah didapatkan, diketahui bahwa ketika S = 1 dan R = 0 maka, didapatkan Q = 0 dan ̅ = 1 dan sebaliknya ketika S = 0 dan R = 1 maka, didapatkan output Q = 1 dan ̅ = 0, pada 2 kasus ini bisa dilihat bahwa D Flip-Flop menghasilkan output yang terbalik dari RS Flip Flop. Hal itu dikarenakan pada input resetnya diberi suatu inverter sehingga nilainya terbalik meski I/O dan clocknya diabaikan. Pada saat S, R dan I/O bernilai 1 serta diberikan clock didapatkan output Q = 1 dan ̅ = 0, dan pada saat S dan R bernilai 1, dan I/O bernilai 0 serta diberikan clock didapatkan output Q = 0 dan ̅ = 1. Dari kedua kasus tersebut didapatkan hasil seperti itu karena input resetny a di-invers-kan dan kemudian di-clock-an rangkaian tersebut sehingga, pada saat S dan R bernilai 1 dan R-nya ________________ Berdasarkan data yang telah didapatkan diketahui bahwa S = 1 dan R = 1, pada clock pertama menghasilkan output Q = 0 dan ̅ = 1 karena T flip-flop ini dibentuk dengan D Flip Flop maka, input resetnya akan ________________ oleh inverter menjadi S = 1 dan R = 0 kemudian rangkaian TFF di-clock-an sehingga output yang didapatkan menjadi Q = 0 dan ̅ = 1 dan pada clock seterusnya akan dibalik-balik hasil outputnya seperti yang bisa kita lihat pada tabel 3.5 T Flip Flop. 
		<br>
		<br>
		<br>
	
		<strong>Faishal Fansuri &amp; CHANDRA DWI JULIO</strong>
		<br>
		<i>Faishal Fansuri :</i> 
		<br>
		 Dari data yang telah didapatkan diketahui bahwa ketika R = 0 dan S = 0 maka didapatkan Q = = 1 ini menandakan kondisi Terlarang. R = 1 dan S = 0 maka didapatkan Q = 0 dan = 1 ini menandakan kondisi Reset. R = 0 dan S = 1 maka didapatkan Q = 1 dan = 0 ini menandakan kondisi Set. R = 1 dan S = 1 maka ________________ Berdasarkan data yang telah didapatkan, diketahui bahwa R = 0 dan S = 1 maka didapatkan Q = 1 dan = 0 ini menandakan kondisi Set. R = 1 dan S = 0 maka didapatkan Q = 0 dan = 1 ini menandakan kondisi Reset. R = 0 dan S = 0 maka didapatkan Q = 0 dan = 1 ini menandakan kondisi Memori atau mengulangi output sebelumnya. R = 1 dan S = 1 maka didapatkan Q = = 0 ini menandakan kondisi Terlarang. ________________ 0 1 Berdasarkan data yang telah didapatkan, diketahui bahwa ketika S = 1 dan R = 0 maka, didapatkan Q = 0 dan ̅ = 1 dan sebaliknya ketika S = 0 dan R = 1 maka, didapatkan output Q = 1 dan ̅ = 0, pada 2 kasus ini bisa dilihat bahwa D ________________ menghasilkan output yang terbalik dari RS Flip Flop. Hal itu dikarenakan pada input resetnya diberi suatu inverter sehingga nilainya terbalik meski I/O dan clocknya diabaikan. Pada saat S, R dan I/O bernilai 1 serta diberikan clock didapatkan output Q = 1 dan ̅ = 0, dan pada saat S dan R bernilai 1, dan I/O bernilai 0 serta diberikan clock didapatkan output Q = 0 dan ̅ = 1. Dari kedua kasus tersebut didapatkan hasil seperti itu karena input resetny a di-invers-kan dan kemudian di-clock-an rangkaian tersebut sehingga, pada saat S dan R bernilai 1 dan R-nya ________________ 1 0 Berdasarkan data yang telah didapatkan diketahui bahwa S = 1 dan R = 1, pada clock pertama menghasilkan output Q = 0 dan ̅ = 1 karena T flip-flop ini dibentuk dengan D Flip Flop maka, input resetnya akan di-invers-kan oleh inverter menjadi S = 1 dan R = 0 kemudian rangkaian TFF di-clock-an sehingga output yang didapatkan menjadi Q = 0 dan ̅ = 1 dan pada clock seterusnya akan dibalik-balik hasil outputnya seperti yang bisa kita lihat pada tabel 3.5 T Flip Flop. 
		<br>
		<br>
		<br>
	
		<strong>Faishal Fansuri &amp; MUHAMMAD ALIEF PRATAMA</strong>
		<br>
		<i>Faishal Fansuri :</i> 
		<br>
		 multivibrator bistabil yang memiliki dua buah gerbang inputan J dan K yang bernilai 1 dan 1 dan juga clock didapat bahwa, clock pertama memiliki nilai output Q dan Q’ sama dengan 0 dan 1. clock kedua memiliki nilai output Q dan Q’ sama dengan 1 dan 0. clock ketiga memiliki nilai output Q dan Q’ sama dengan 0 dan 1. clock keempat memiliki nilai output Q dan Q’ sama dengan 0 dan 1.  
		<br>
		<br>
		<br>
	
		<strong>Faishal Fansuri &amp; FARHAN RAMADHAN</strong>
		<br>
		<i>Faishal Fansuri :</i> 
		<br>
		 Dari data yang telah didapatkan diketahui bahwa ketika R = 0 dan S = 0 maka didapatkan Q = = 1 ini menandakan kondisi Terlarang. R = 1 dan S = 0 maka didapatkan Q = 0 dan = 1 ini menandakan kondisi Reset. R = 0 dan S = 1 maka didapatkan Q = 1 dan = 0 ini menandakan kondisi Set. R = 1 dan S = 1 maka didapatkan Q = 1 dan = 0 ini menandakan kondisi Memori atau mengulangi output sebelumnya. 3.2.3 Rs Flip – Flop dengan gerbang NOR ________________ Berdasarkan data yang telah didapatkan, diketahui bahwa R = 0 dan S = 1 maka didapatkan Q = 1 dan = 0 ini menandakan kondisi Set. R = 1 dan S = 0 maka didapatkan Q = 0 dan = 1 ini menandakan kondisi Reset. R = 0 dan S = 0 maka didapatkan Q = 0 dan = 1 ini menandakan kondisi Memori atau mengulangi output sebelumnya. R = 1 dan S = 1 maka didapatkan Q = = 0 ini menandakan kondisi Terlarang. 3.2.4 JK Master Slave Flip – Flop ________________ Adapun hasil percobaan pada JK Master Slave Flip – Flop adalah sebagai berikut. Tabel 3.4 JK Master Slave Flip-Flop J K C1 Q ̅ Kondisi 1 0 1 0 Set/lach 1 1 0 1 Toggle 1 0 1 0 Set/lach 0 0 1 0 No change 0 1 0 1 Reset 0 0 0 1 No change ________________ 1 0 1 0 Reset 1 1 0 1 No change 1 0 1 0 Set/lach 0 0 1 0 No change 0 1 0 1 Reset Berdasarkan data yang telah didapatkan, diketahui bahwa saat J dan K bernilai 0 maka, kondisinya mengambil output sebelumnya. Sedangkan jika J dan K sama-sama bernilai 1 maka, kondisinya Toggle dari clock. 3.2.5 D Flip – Flop ________________ Berdasarkan data yang telah didapatkan, diketahui bahwa ketika S = 1 dan R = 0 maka, didapatkan Q = 0 dan ̅ = 1 dan sebaliknya ketika S = 0 dan R = 1 maka, didapatkan output Q = 1 dan ̅ = 0, pada 2 kasus ini bisa dilihat bahwa D Flip-Flop menghasilkan output yang terbalik dari RS Flip Flop. Hal itu dikarenakan pada input resetnya diberi suatu inverter sehingga nilainya terbalik meski I/O dan clocknya diabaikan. Pada saat S, R dan I/O bernilai 1 serta diberikan clock didapatkan output Q = 1 dan ̅ = 0, dan pada saat S dan R bernilai 1, dan I/O bernilai 0 serta diberikan clock didapatkan output Q = 0 dan ̅ = 1. Dari kedua kasus tersebut didapatkan hasil seperti itu karena input resetny a di-invers-kan dan kemudian di-clock-an rangkaian tersebut sehingga, pada saat S dan R bernilai 1 dan R-nya di- invers-kan maka, R menjadi 0 lalu inputnya berubah menjadi S = 1 dan R = 0 dan kemudian di-clock-an sehingga S = 0 dan R = 1 dan didapatkan hasil outputnya Q = 0 dan ̅ = 1 dan sebaliknya. 1.2.1 T Flip – Flop ________________ Berdasarkan data yang telah didapatkan diketahui bahwa S = 1 dan R = 1, pada clock pertama menghasilkan output Q = 0 dan ̅ = 1 karena T flip-flop ini dibentuk dengan D Flip Flop maka, input resetnya akan di-invers-kan oleh inverter menjadi S = 1 dan R = 0 kemudian rangkaian TFF di-clock-an sehingga output yang didapatkan menjadi Q = 0 dan ̅ = 1 dan pada clock seterusnya akan dibalik-balik hasil outputnya seperti yang bisa kita lihat pada tabel 3.5 T Flip Flop. 
		<br>
		<br>
		<br>
	
		<strong>Abdie fadillah &amp; SIMEON WILFRED NOVALDI</strong>
		<br>
		<i>Abdie fadillah :</i> 
		<br>
		 Diatas Merupakan Data dari RS flip flop menggunakan rangkaian gerbang NAND.bisa kita lihat pada saat input R=0 dan S=1 Output Qnya =1 dan ’nya=0,bila dilihat dari ha i o tp tnya keadaan flip flop pada saat itu sedang Set atau Latch. Dan bika input R=1 S=0 Hasil output Q=0 Dan ________________ J K C1 Q ̅ Kondisi 1 0 1 0 Set 1 1 0 1 Toggle 1 0 1 0 Set 0 0 1 0 Not change 0 1 0 1 Reset 0 0 1 0 Not change 1 0 1 0 Set 1 1 0 1 Toggle 1 0 1 0 Set 0 0 1 0 Not change 0 1 0 1 Reset Pada master JKFF tidak terlalu berbeda dengan RSFF karena JKFF merupakan Pengembangan dari RSFF seperti yang bisa dilihat untuk JKFF memiliki Clock,untuk keadaan set pada JKFF adalah R=1 dan S=0,lalu untuk keadaan resetnya adalah R=0 dan S=1.Perbedaa JKFF dan RSFF ada pada keadaan toggle,di RSFF keadaan tersebut adalah keadaan terlarang tetapi di JKFF keadaan tersebut tidak terlarang melainkan toggle dan bila diberi clock maka outputnya akan ________________ 0 0 1 0 Not change 1 0 1 0 Set 1 1 0 1 Toggle 1 0 1 0 Set 0 0 1 0 Not change 0 1 0 1 Reset Pada master JKFF tidak terlalu berbeda dengan RSFF karena JKFF merupakan Pengembangan dari RSFF seperti yang bisa dilihat untuk JKFF memiliki Clock,untuk keadaan set pada JKFF adalah R=1 dan S=0,lalu untuk keadaan resetnya adalah R=0 dan S=1.Perbedaa JKFF dan RSFF ada pada keadaan toggle,di RSFF keadaan tersebut adalah keadaan terlarang tetapi di JKFF keadaan tersebut tidak terlarang melainkan toggle dan bila diberi clock maka outputnya akan 
		<br>
		<br>
		<br>
	
		<strong>Tartila Dinar Haqiqi &amp; Taufik Hidayat</strong>
		<br>
		<i>Tartila Dinar Haqiqi :</i> 
		<br>
		 Pada saat input S=R=1yang seharusnya termasuk kedalam kondissi terlarang dalam RSFF dan clock yang pertama, maka akan dihasilkan output berupa Q=0 dan Q’=1. Saat clock ditekan untuk yang kedua kalinya, maka output yang dihasilkan adalah Q=1 dan Q’=0. Saat clock ditekan untuk ketiga kalinya maka output nyang dihasilkan adalah Q=0 dan Q’=1. Sedangkan saat clock ditekan untuk yang keempat kalinya nilai outputnya berupa Q=1 dan Q’=0. Melalui hasil percobaan tersebut mka penulis menyimpulkan bahwa saat rangkaian JKFF mendapati input R=S=1 maka output yang dihasilkan berupa keadaan toogle berbedan dengan RSFF yang termasuk dalam keadaan terlarang. 
		<br>
		<br>
		<br>
	
		<strong>BENI RAMDANI &amp; ACHMAD ADAM YOGASWARA</strong>
		<br>
		<i>BENI RAMDANI :</i> 
		<br>
		 bahwa R = 0 dan S = 1 maka didapatkan Q = 1 dan Q̅= 0 ini menandakan kondisi Set. R = 1 dan S = 0 maka didapatkan Q = 0 dan Q̅= 1 ini menandakan kondisi Reset. R = 0 dan S = 0 maka didapatkan Q = 0 dan Q̅= 1 ini menandakan kondisi Memori atau mengulangi output sebelumnya. R = 1 dan S = 1 maka didapatkan Q = Q̅= 0 ini menandakan kondisi Terlarang. ________________ bahwa ketika S = 1 dan R = 0 maka, didapatkan Q = 0 dan Q̅ = 1 dan sebaliknya ketika S = 0 dan R = 1 maka, didapatkan output Q = 1 dan Q̅ = 0, pada 2 kasus ini bisa dilihat bahwa D Flip-Flop menghasilkan output yang terbalik dari RS Flip Flop. Hal itu dikarenakan pada input resetnya diberi suatu inverter sehingga nilainya terbalik meski I/O dan clocknya diabaikan. Pada saat S, R dan I/O bernilai 1 serta diberikan clock didapatkan output Q = 1 dan Q̅ = 0, dan pada saat S dan R bernilai 1, dan I/O bernilai 0 serta diberikan clock didapatkan output Q = 0 dan Q̅ = 1. Dari kedua kasus tersebut didapatkan hasil seperti itu karena input resetny a di-invers-kan dan kemudian di-clock-an rangkaian tersebut sehingga, pada saat S dan R bernilai 1 dan R-nya ________________ oleh inverter menjadi S = 1 dan R = 0 kemudian rangkaian TFF di-clock-an sehingga output yang didapatkan menjadi Q = 0 dan Q̅ = 1 dan pada clock seterusnya akan dibalik-balik hasil outputnya seperti yang bisa kita lihat pada tabel 
		<br>
		<br>
		<br>
	
		<strong>BENI RAMDANI &amp; TUBAGUS ARYA RUDIANSAH</strong>
		<br>
		<i>BENI RAMDANI :</i> 
		<br>
		 Berdasarkan data yang telah didapatkan diketahui bahwa S = 1 dan R = 1, pada clock pertama menghasilkan output Q = 0 dan Q̅ = 1 karena T flip-flop ini dibentuk dengan D Flip Flop maka, input resetnya akan di-invers-kan oleh inverter menjadi S = 1 dan R = 0 kemudian rangkaian TFF di-clock-an sehingga output yang didapatkan menjadi Q = 0 dan Q̅ = 1 dan pada clock seterusnya akan dibalik-balik hasil 
		<br>
		<br>
		<br>
	
		<strong>BENI RAMDANI &amp; Faishal Fansuri</strong>
		<br>
		<i>BENI RAMDANI :</i> 
		<br>
		 1 0 1 0 Set/lach 0 0 1 0 No change 0 1 0 1 Reset 0 0 0 1 No change 1 0 1 0 Reset 1 1 0 1 No change 1 0 1 0 Set/lach 0 0 1 0 No change 0 1 0 1 Reset Berdasarkan data yang telah didapatkan, diketahui bahwa saat J dan K bernilai 0 maka, kondisinya mengambil output sebelumnya. Sedangkan jika J dan K sama-sama bernilai 1 maka, kondisinya Toggle dari clock. 3.2.5 D Flip – Flop Adapun hasil percobaan pada D Flip – Flop adalah sebagai berikut. Tabel 3.5 D Flip-Flop S R I/O C1 Q ________________ = 0, pada 2 kasus ini bisa dilihat bahwa D Flip-Flop menghasilkan output yang terbalik dari RS Flip Flop. Hal itu dikarenakan pada input resetnya diberi suatu inverter sehingga nilainya terbalik meski I/O dan clocknya diabaikan. Pada saat S, R dan I/O bernilai 1 serta diberikan clock didapatkan output Q = 1 dan ________________ = 1. Dari kedua kasus tersebut didapatkan hasil seperti itu karena input resetny a di-invers-kan dan kemudian di-clock-an rangkaian tersebut sehingga, pada saat S dan R bernilai 1 dan R-nya di- invers-kan maka, R menjadi 0 lalu inputnya berubah menjadi S = 1 dan R = 0 dan kemudian di-clock-an sehingga S = 0 dan R = 1 dan didapatkan hasil outputnya Q = 0 dan ________________ = 1 karena T flip-flop ini dibentuk dengan D Flip Flop maka, input resetnya akan di-invers-kan oleh inverter menjadi S = 1 dan R = 0 kemudian rangkaian TFF di-clock-an sehingga output yang didapatkan menjadi Q = 0 dan  
		<br>
		<br>
		<br>
	
		<strong>BENI RAMDANI &amp; HADID HAMBALI</strong>
		<br>
		<i>BENI RAMDANI :</i> 
		<br>
		 bahwa S = 1 dan R = 1, pada clock pertama menghasilkan output Q = 0 dan Q̅ = 1 karena T flip-flop ini dibentuk dengan D Flip Flop maka, input resetnya akan di-invers-kan oleh inverter menjadi S = 1 dan R = 0 kemudian rangkaian TFF di-clock-an sehingga output yang didapatkan menjadi Q = 0 dan Q̅ = 1 dan pada clock seterusnya akan dibalik-balik hasil outputnya seperti yang bisa kita lihat pada tabel 3.5 T Flip Flop.  
		<br>
		<br>
		<br>
	
		<strong>BENI RAMDANI &amp; MUHAMMAD HIFDHI DZAKWAN</strong>
		<br>
		<i>BENI RAMDANI :</i> 
		<br>
		 Berdasarkan data yang telah didaptkan, diketahui bahwa akan tetap pada kondisi tersebut hingga pulsa trigger untuk berubah atau catu daya dilepas. 3.2.2 RS Flip – Flop dengan gerbang NAND Adapun hasil percobaan pada RS Flip – Flop dengan gerbang NAND adalah sebagai berikut. Tabel 3.2 RS Flip-Flop dengan Gerbang NAND R S Q Q̅ ________________ Dari data yang telah didapatkan diketahui bahwa ketika R = 0 dan S = 0 maka didapatkan Q = Q̅= 1 ini menandakan kondisi Terlarang. R = 1 dan S = 0 maka didapatkan Q = 0 dan Q̅= 1 ini menandakan kondisi Reset. R = 0 dan S = 1 maka didapatkan Q = 1 dan Q̅= 0 ini menandakan kondisi Set. R = 1 dan S = 1 maka ________________ didapatkan Q = 1 dan Q̅= 0 ini menandakan kondisi Memori atau mengulangi output sebelumnya. 3.2.3 Rs Flip – Flop dengan gerbang NOR Adapun hasil percobaan pada RS Flip – Flop dengan gerbang NOR adalah sebagai berikut. Tabel 3.3 RS Flip-Flop dengan Gerbang NOR R S Q Q̅ ________________ Berdasarkan data yang telah didapatkan, diketahui bahwa R = 0 dan S = 1 maka didapatkan Q = 1 dan Q̅= 0 ini menandakan kondisi Set. R = 1 dan S = 0 maka didapatkan Q = 0 dan Q̅= 1 ini menandakan kondisi Reset. R = 0 dan S = 0 maka didapatkan Q = 0 dan Q̅= 1 ini menandakan kondisi Memori atau mengulangi output sebelumnya. R = 1 dan S = 1 maka didapatkan Q = Q̅= 0 ini menandakan kondisi Terlarang. 3.2.4 JK Master Slave Flip – Flop Adapun hasil percobaan pada JK Master Slave Flip – Flop adalah sebagai berikut. Tabel 3.4 JK Master Slave Flip-Flop J K C1 Q Q̅ Kondisi 1 0 1 0 Set/lach 1 1 0 1 Toggle ________________ 1 0 1 0 Set/lach 0 0 1 0 No change 0 1 0 1 Reset 0 0 0 1 No change 1 0 1 0 Reset 1 1 0 1 No change 1 0 1 0 Set/lach 0 0 1 0 No change 0 1 0 1 Reset Berdasarkan data yang telah didapatkan, diketahui bahwa saat J dan K bernilai 0 maka, kondisinya mengambil output sebelumnya. Sedangkan jika J dan K sama-sama bernilai 1 maka, kondisinya Toggle dari clock. 3.2.5 D Flip – Flop Adapun hasil percobaan pada D Flip – Flop adalah sebagai berikut. Tabel 3.5 D Flip-Flop S R I/O C1 Q Q̅ 1 0 X 0 1 0 1 X ________________ Berdasarkan data yang telah didapatkan, diketahui bahwa ketika S = 1 dan R = 0 maka, didapatkan Q = 0 dan Q̅ = 1 dan sebaliknya ketika S = 0 dan R = 1 maka, didapatkan output Q = 1 dan Q̅ = 0, pada 2 kasus ini bisa dilihat bahwa D Flip-Flop menghasilkan output yang terbalik dari RS Flip Flop. Hal itu dikarenakan pada input resetnya diberi suatu inverter sehingga nilainya terbalik meski I/O dan clocknya diabaikan. Pada saat S, R dan I/O bernilai 1 serta diberikan clock didapatkan output Q = 1 dan Q̅ = 0, dan pada saat S dan R bernilai 1, dan I/O bernilai 0 serta diberikan clock didapatkan output Q = 0 dan Q̅ = 1. Dari kedua kasus tersebut didapatkan hasil seperti itu karena input resetny a di-invers-kan dan kemudian di-clock-an rangkaian tersebut sehingga, pada saat S dan R bernilai 1 dan R-nya di- invers-kan maka, R menjadi 0 lalu inputnya berubah menjadi S = 1 dan R = 0 dan kemudian di-clock-an sehingga S = 0 dan R = 1 dan didapatkan hasil outputnya Q = 0 dan Q̅ = 1 dan sebaliknya. 1.2.1 T Flip – Flop Adapun hasil percobaan pada T Flip – Flop adalah sebagai berikut. Tabel 3.6 T Flip-Flop C1 Q Q̅ ________________ Berdasarkan data yang telah didapatkan diketahui bahwa S = 1 dan R = 1, pada clock pertama menghasilkan output Q = 0 dan Q̅ = 1 karena T flip-flop ini dibentuk dengan D Flip Flop maka, input resetnya akan di-invers-kan oleh inverter menjadi S = 1 dan R = 0 kemudian rangkaian TFF di-clock-an sehingga output yang didapatkan menjadi Q = 0 dan Q̅ = 1 dan pada clock seterusnya akan dibalik-balik hasil outputnya seperti yang bisa kita lihat pada tabel 3.5 T Flip Flop. 21 BAB IV ________________ 4.1 Kesimpulan Berdasarkan pada praktikum yang telah dilakukan mengenai ADC/DAC didaptkan kesimpulan sebagai berikut. 1. Jenis – jenis Multivibrator a. Multivibrator Astabil Keadaan selalu berubah – ubah atau biasa disebut osilator. b. Multivibrator Bistabil Mempunyai dua keadaan stabil. c. Multivibrator Monostabil Mempunyai satu keadaan stabil. 2. Memahami jenis Multivibrator pada Flip – Flop dimana sirkuit elektornik yang menghasilkan gelombang atau pulsa. 3. Jenis – jenis Flip – Flop diantara lain adalah. a. RS Flip – Flop Rangkaian Flip – Flop yang mempunyai 2 jalan keluar Q dan Q̅ dan memiliki 2 masukan, yaitu Reset dan Set. b. CRS Flip – Flop Rangkaian Flip – Flop yang dilengkapi dengan sebuah terminal pulsa clock. Pulsa Clock berfungsi mengatur kedaan Set dan Reset. c. D Flip – Flop D Flip – Flop adalah RS Flip – Flop yang ditambah dengan suatu inverter pada reset inputnya. d. T Flip – Flop 22 Dapat dibentuk dari modifikasi Clocked RSFF, DFF maupun JKFF. TFF mempunyai 2 buah terminal output Q dan Q̅. TFF banyak digunakan pada 
		<br>
		<br>
		<br>
	
		<strong>BENI RAMDANI &amp; Taufik Hidayat</strong>
		<br>
		<i>BENI RAMDANI :</i> 
		<br>
		 1 0 0 1 Dari data yang telah didapatkan diketahui bahwa ketika R = 0 dan S = 0 maka didapatkan Q = Q̅= 1 ini menandakan kondisi Terlarang. R = 1 dan S = 0 maka didapatkan Q = 0 dan Q̅= 1 ini menandakan kondisi Reset. R = 0 dan S = 1 maka didapatkan Q = 1 dan Q̅= 0 ini menandakan kondisi Set. R = 1 dan S = 1 maka ________________ 1 0 0 1 Berdasarkan data yang telah didapatkan, diketahui bahwa R = 0 dan S = 1 maka didapatkan Q = 1 dan Q̅= 0 ini menandakan kondisi Set. R = 1 dan S = 0 maka didapatkan Q = 0 dan Q̅= 1 ini menandakan kondisi Reset. R = 0 dan S = 0 maka didapatkan Q = 0 dan Q̅= 1 ini menandakan kondisi Memori atau mengulangi output sebelumnya. R = 1 dan S = 1 maka didapatkan Q = Q̅= 0 ini menandakan kondisi ________________ Berdasarkan data yang telah didapatkan, diketahui bahwa ketika S = 1 dan R = 0 maka, didapatkan Q = 0 dan Q̅ = 1 dan sebaliknya ketika S = 0 dan R = 1 maka, didapatkan output Q = 1 dan Q̅ = 0, pada 2 kasus ini bisa dilihat bahwa D Flip-Flop menghasilkan output yang terbalik dari RS Flip Flop. Hal itu dikarenakan pada input resetnya diberi suatu inverter sehingga nilainya terbalik meski I/O dan clocknya diabaikan. Pada saat S, R dan I/O bernilai 1 serta diberikan clock didapatkan output Q = 1 dan Q̅ = 0, dan pada saat S dan R bernilai 1, dan I/O bernilai 0 serta diberikan clock didapatkan output Q = 0 dan Q̅ = ________________ Jenis – jenis Flip – Flop diantara lain adalah. a. RS Flip – Flop Rangkaian Flip – Flop yang mempunyai 2 jalan keluar Q dan Q̅ dan memiliki 2 masukan, yaitu Reset dan Set. b. CRS Flip – Flop Rangkaian Flip – Flop yang dilengkapi dengan sebuah terminal pulsa clock. Pulsa Clock berfungsi mengatur kedaan Set dan Reset. c. D Flip – Flop D Flip – Flop adalah RS Flip – Flop yang ditambah dengan suatu inverter pada reset inputnya. d. T Flip – Flop  
		<br>
		<br>
		<br>
	
		<strong>BENI RAMDANI &amp; SIROJ AL QURO</strong>
		<br>
		<i>BENI RAMDANI :</i> 
		<br>
		 Berdasarkan data yang telah didaptkan, diketahui bahwa akan tetap pada kondisi tersebut hingga pulsa trigger untuk berubah atau catu daya dilepas. 3.2.2 RS Flip – Flop dengan gerbang NAND Adapun hasil percobaan pada RS Flip – Flop dengan gerbang NAND adalah sebagai berikut. Tabel 3.2 RS Flip-Flop dengan Gerbang NAND R S Q ________________ 1 0 1 0 Set/lach 0 0 1 0 No change 0 1 0 1 Reset 0 0 0 1 No change 1 0 1 0 Reset 1 1 0 1 No change 1 0 1 0 Set/lach 0 0 1 0 No change 0 1 0 1 Reset Berdasarkan data yang telah didapatkan, diketahui bahwa saat J dan K bernilai 0 maka, kondisinya mengambil output sebelumnya. Sedangkan jika J dan K sama-sama bernilai 1 maka, kondisinya Toggle dari clock. 3.2.5 D Flip – Flop Adapun hasil percobaan pada D Flip – Flop adalah sebagai berikut. Tabel 3.5 D Flip-Flop S R I/O C1 Q ________________ = 0, pada 2 kasus ini bisa dilihat bahwa D Flip-Flop menghasilkan output yang terbalik dari RS Flip Flop. Hal itu dikarenakan pada input resetnya diberi suatu inverter sehingga nilainya terbalik meski I/O dan clocknya diabaikan. Pada saat S, R dan I/O bernilai 1 serta diberikan clock didapatkan output Q = 1 dan  
		<br>
		<br>
		<br>
	
		<strong>BENI RAMDANI &amp; CHANDRA DWI JULIO</strong>
		<br>
		<i>BENI RAMDANI :</i> 
		<br>
		 menghasilkan output yang terbalik dari RS Flip Flop. Hal itu dikarenakan pada input resetnya diberi suatu inverter sehingga nilainya terbalik meski I/O dan clocknya diabaikan. Pada saat S, R dan I/O bernilai 1 serta diberikan clock didapatkan output Q = 1 dan ________________ = 1 karena T flip-flop ini dibentuk dengan D Flip Flop maka, input resetnya akan di-invers-kan oleh inverter menjadi S = 1 dan R = 0 kemudian rangkaian TFF di-clock-an sehingga output yang didapatkan menjadi Q = 0 dan  
		<br>
		<br>
		<br>
	
		<strong>BENI RAMDANI &amp; FARHAN RAMADHAN</strong>
		<br>
		<i>BENI RAMDANI :</i> 
		<br>
		 Berdasarkan data yang telah didaptkan, diketahui bahwa akan tetap pada kondisi tersebut hingga pulsa trigger untuk berubah atau catu daya dilepas. 3.2.2 RS Flip – Flop dengan gerbang NAND Adapun hasil percobaan pada RS Flip – Flop dengan gerbang NAND adalah sebagai berikut. Tabel 3.2 RS Flip-Flop dengan Gerbang NAND R S Q ________________ 1 0 1 0 Set/lach 0 0 1 0 No change 0 1 0 1 Reset 0 0 0 1 No change 1 0 1 0 Reset 1 1 0 1 No change 1 0 1 0 Set/lach 0 0 1 0 No change 0 1 0 1 Reset Berdasarkan data yang telah didapatkan, diketahui bahwa saat J dan K bernilai 0 maka, kondisinya mengambil output sebelumnya. Sedangkan jika J dan K sama-sama bernilai 1 maka, kondisinya Toggle dari clock. 3.2.5 D Flip – Flop Adapun hasil percobaan pada D Flip – Flop adalah sebagai berikut. Tabel 3.5 D Flip-Flop S R I/O C1 Q ________________ = 0, pada 2 kasus ini bisa dilihat bahwa D Flip-Flop menghasilkan output yang terbalik dari RS Flip Flop. Hal itu dikarenakan pada input resetnya diberi suatu inverter sehingga nilainya terbalik meski I/O dan clocknya diabaikan. Pada saat S, R dan I/O bernilai 1 serta diberikan clock didapatkan output Q = 1 dan ________________ = 1. Dari kedua kasus tersebut didapatkan hasil seperti itu karena input resetny a di-invers-kan dan kemudian di-clock-an rangkaian tersebut sehingga, pada saat S dan R bernilai 1 dan R-nya di- invers-kan maka, R menjadi 0 lalu inputnya berubah menjadi S = 1 dan R = 0 dan kemudian di-clock-an sehingga S = 0 dan R = 1 dan didapatkan hasil outputnya Q = 0 dan ________________ 4.1 Kesimpulan Berdasarkan pada praktikum yang telah dilakukan mengenai ADC/DAC didaptkan kesimpulan sebagai berikut. 1. Jenis – jenis Multivibrator a. Multivibrator Astabil Keadaan selalu berubah – ubah atau biasa disebut osilator. b. Multivibrator Bistabil Mempunyai dua keadaan stabil. c. Multivibrator Monostabil Mempunyai satu keadaan stabil. 2. Memahami jenis Multivibrator pada Flip – Flop dimana sirkuit elektornik yang menghasilkan gelombang atau pulsa. 3. Jenis – jenis Flip – Flop diantara lain adalah. a. RS Flip – Flop Rangkaian Flip – Flop yang mempunyai 2 jalan keluar Q dan ________________ dan memiliki 2 masukan, yaitu Reset dan Set. b. CRS Flip – Flop Rangkaian Flip – Flop yang dilengkapi dengan sebuah terminal pulsa clock. Pulsa Clock berfungsi mengatur kedaan Set dan Reset. c. D Flip – Flop D Flip – Flop adalah RS Flip – Flop yang ditambah dengan suatu inverter pada reset inputnya. d. T Flip – Flop 22 Dapat dibentuk dari modifikasi Clocked RSFF, DFF maupun JKFF. TFF mempunyai 2 buah terminal output Q dan 
		<br>
		<br>
		<br>
	
		<strong>HADID HAMBALI &amp; Faishal Fansuri</strong>
		<br>
		<i>HADID HAMBALI :</i> 
		<br>
		 karena T flip-flop ini dibentuk dengan D Flip Flop maka, input resetnya akan di-invers-kan oleh inverter menjadi S = 1 dan R = 0 kemudian rangkaian TFF di-clock-an sehingga output yang didapatkan menjadi Q = 0 dan  
		<br>
		<br>
		<br>
	
		<strong>HADID HAMBALI &amp; BENI RAMDANI</strong>
		<br>
		<i>HADID HAMBALI :</i> 
		<br>
		 karena T flip-flop ini dibentuk dengan D Flip Flop maka, input resetnya akan di-invers-kan oleh inverter menjadi S = 1 dan R = 0 kemudian rangkaian TFF di-clock-an sehingga output yang didapatkan menjadi Q = 0 dan Q̅ = 1 dan pada clock seterusnya akan dibalik-balik hasil outputnya seperti yang bisa kita lihat pada tabel 3.5 T Flip Flop.  
		<br>
		<br>
		<br>
	
		<strong>HADID HAMBALI &amp; MUHAMMAD HIFDHI DZAKWAN</strong>
		<br>
		<i>HADID HAMBALI :</i> 
		<br>
		 karena T flip-flop ini dibentuk dengan D Flip Flop maka, input resetnya akan di-invers-kan oleh inverter menjadi S = 1 dan R = 0 kemudian rangkaian TFF di-clock-an sehingga output yang didapatkan menjadi Q = 0 dan Q̅ = 1 dan pada clock seterusnya akan dibalik-balik hasil outputnya seperti yang bisa kita lihat pada tabel 3.5 T Flip Flop.  
		<br>
		<br>
		<br>
	
		<strong>HADID HAMBALI &amp; CHANDRA DWI JULIO</strong>
		<br>
		<i>HADID HAMBALI :</i> 
		<br>
		 karena T flip-flop ini dibentuk dengan D Flip Flop maka, input resetnya akan di-invers-kan oleh inverter menjadi S = 1 dan R = 0 kemudian rangkaian TFF di-clock-an sehingga output yang didapatkan menjadi Q = 0 dan ________________ dan memiliki 2 masukan, yaitu Reset dan Set. b. CRS FLIP FLOP Rangkaian flip-flop yang dilengkapi dengan sebuah terminal pulsa clock. Pulsa clock ini berfungsi mengatur keadaan set dan reset. c. D FLIP FLOP D Flip-Flop adalah RS Flip-Flop yang ditambah dengan suatu inverter pada reset inputnya. d. T FLIP FLOP Toogle Flip-Flop dapat dibentuk dari modifikasi Clocked RSFF, DFF maupun JKFF. TFF mempunyai 2 buah terminal output Q dan ________________ TFF banyak digunakan pada rangkaian counter, frekuensi deviden, dan sebagainya. e. JK FLIP FLOP JK Flip-flop adalah flip-flop yang terdiri dari 2 buah flip-flop, yaitu Master FF dan Slave FF. Master Slave FF ini mempunyai 3 buah terminal input, yaitu J, K dan Clock.  
		<br>
		<br>
		<br>
	
		<strong>Ilham Rizki Febriyan &amp; ACHMAD ADAM YOGASWARA</strong>
		<br>
		<i>Ilham Rizki Febriyan :</i> 
		<br>
		 Jika inputan J bernilai satu dan K nol, maka akan keluar kondisi Set, jika inputan K bernilai satu dan J-nya nol, akan keluar Reset, jika kedua inputan bernilai satu, maka akan keluar kondisi Toggle, dan jika keduanya bernilai nol, maka keluarannya akan mengambil dari keluaran yang sebelumnya, atau tidak berubah.  
		<br>
		<br>
		<br>
	
		<strong>MUHAMMAD HIFDHI DZAKWAN &amp; ACHMAD ADAM YOGASWARA</strong>
		<br>
		<i>MUHAMMAD HIFDHI DZAKWAN :</i> 
		<br>
		 bahwa R = 0 dan S = 1 maka didapatkan Q = 1 dan Q̅= 0 ini menandakan kondisi Set. R = 1 dan S = 0 maka didapatkan Q = 0 dan Q̅= 1 ini menandakan kondisi Reset. R = 0 dan S = 0 maka didapatkan Q = 0 dan Q̅= 1 ini menandakan kondisi Memori atau mengulangi output sebelumnya. R = 1 dan S = 1 maka didapatkan Q = Q̅= 0 ini menandakan kondisi Terlarang. ________________ bahwa ketika S = 1 dan R = 0 maka, didapatkan Q = 0 dan Q̅ = 1 dan sebaliknya ketika S = 0 dan R = 1 maka, didapatkan output Q = 1 dan Q̅ = 0, pada 2 kasus ini bisa dilihat bahwa D Flip-Flop menghasilkan output yang terbalik dari RS Flip Flop. Hal itu dikarenakan pada input resetnya diberi suatu inverter sehingga nilainya terbalik meski I/O dan clocknya diabaikan. Pada saat S, R dan I/O bernilai 1 serta diberikan clock didapatkan output Q = 1 dan Q̅ = 0, dan pada saat S dan R bernilai 1, dan I/O bernilai 0 serta diberikan clock didapatkan output Q = 0 dan Q̅ = 1. Dari kedua kasus tersebut didapatkan hasil seperti itu karena input resetny a di-invers-kan dan kemudian di-clock-an rangkaian tersebut sehingga, pada saat S dan R bernilai 1 dan R-nya  
		<br>
		<br>
		<br>
	
		<strong>MUHAMMAD HIFDHI DZAKWAN &amp; TUBAGUS ARYA RUDIANSAH</strong>
		<br>
		<i>MUHAMMAD HIFDHI DZAKWAN :</i> 
		<br>
		 Berdasarkan data yang telah didapatkan diketahui bahwa S = 1 dan R = 1, pada clock pertama menghasilkan output Q = 0 dan Q̅ = 1 karena T flip-flop ini dibentuk dengan D Flip Flop maka, input resetnya akan di-invers-kan 
		<br>
		<br>
		<br>
	
		<strong>MUHAMMAD HIFDHI DZAKWAN &amp; Faishal Fansuri</strong>
		<br>
		<i>MUHAMMAD HIFDHI DZAKWAN :</i> 
		<br>
		 1 0 1 0 Reset 1 1 0 1 No change 1 0 1 0 Set/lach 0 0 1 0 No change 0 1 0 1 Reset Berdasarkan data yang telah didapatkan, diketahui bahwa saat J dan K bernilai 0 maka, kondisinya mengambil output sebelumnya. Sedangkan jika J dan K sama-sama bernilai 1 maka, kondisinya Toggle dari clock. 3.2.5 D Flip – Flop Adapun hasil percobaan pada D Flip – Flop adalah sebagai berikut. Tabel 3.5 D Flip-Flop S R I/O C1 Q ________________ = 0, pada 2 kasus ini bisa dilihat bahwa D Flip-Flop menghasilkan output yang terbalik dari RS Flip Flop. Hal itu dikarenakan pada input resetnya diberi suatu inverter sehingga nilainya terbalik meski I/O dan clocknya diabaikan. Pada saat S, R dan I/O bernilai 1 serta diberikan clock didapatkan output Q = 1 dan ________________ = 1. Dari kedua kasus tersebut didapatkan hasil seperti itu karena input resetny a di-invers-kan dan kemudian di-clock-an rangkaian tersebut sehingga, pada saat S dan R bernilai 1 dan R-nya di- invers-kan maka, R menjadi 0 lalu inputnya berubah menjadi S = 1 dan R = 0 dan kemudian di-clock-an sehingga S = 0 dan R = 1 dan didapatkan hasil outputnya Q = 0 dan  
		<br>
		<br>
		<br>
	
		<strong>MUHAMMAD HIFDHI DZAKWAN &amp; BENI RAMDANI</strong>
		<br>
		<i>MUHAMMAD HIFDHI DZAKWAN :</i> 
		<br>
		 Berdasarkan data yang telah didaptkan, diketahui bahwa akan tetap pada kondisi tersebut hingga pulsa trigger untuk berubah atau catu daya dilepas. 3.2.2 RS Flip – Flop dengan gerbang NAND Adapun hasil percobaan pada RS Flip – Flop dengan gerbang NAND adalah sebagai berikut. Tabel 3.2 RS Flip-Flop dengan Gerbang NAND R S Q Q̅ ________________ Dari data yang telah didapatkan diketahui bahwa ketika R = 0 dan S = 0 maka didapatkan Q = Q̅= 1 ini menandakan kondisi Terlarang. R = 1 dan S = 0 maka didapatkan Q = 0 dan Q̅= 1 ini menandakan kondisi Reset. R = 0 dan S = 1 maka didapatkan Q = 1 dan Q̅= 0 ini menandakan kondisi Set. R = 1 dan S = 1 maka didapatkan Q = 1 dan Q̅= 0 ini menandakan kondisi Memori atau mengulangi output sebelumnya. 3.2.3 Rs Flip – Flop dengan gerbang NOR Adapun hasil percobaan pada RS Flip – Flop dengan gerbang NOR adalah sebagai berikut. ________________ Berdasarkan data yang telah didapatkan, diketahui bahwa R = 0 dan S = 1 maka didapatkan Q = 1 dan Q̅= 0 ini menandakan kondisi Set. R = 1 dan S = 0 maka didapatkan Q = 0 dan Q̅= 1 ini menandakan kondisi Reset. R = 0 dan S = 0 maka didapatkan Q = 0 dan Q̅= 1 ini menandakan kondisi Memori atau mengulangi output sebelumnya. R = 1 dan S = 1 maka didapatkan Q = Q̅= 0 ini menandakan kondisi Terlarang. 3.2.4 JK Master Slave Flip – Flop Adapun hasil percobaan pada JK Master Slave Flip – Flop adalah sebagai berikut. Tabel 3.4 JK Master Slave Flip-Flop J K C1 Q Q̅ Kondisi 1 0 1 0 Set/lach 1 1 0 1 Toggle 1 0 1 0 Set/lach 0 0 1 0 No change 0 1 0 1 Reset 0 0 0 1 No change ________________ 1 0 1 0 Reset 1 1 0 1 No change 1 0 1 0 Set/lach 0 0 1 0 No change 0 1 0 1 Reset Berdasarkan data yang telah didapatkan, diketahui bahwa saat J dan K bernilai 0 maka, kondisinya mengambil output sebelumnya. Sedangkan jika J dan K sama-sama bernilai 1 maka, kondisinya Toggle dari clock. 3.2.5 D Flip – Flop Adapun hasil percobaan pada D Flip – Flop adalah sebagai berikut. Tabel 3.5 D Flip-Flop S R I/O C1 Q Q̅ 1 0 X 0 1 0 1 X ________________ Berdasarkan data yang telah didapatkan, diketahui bahwa ketika S = 1 dan R = 0 maka, didapatkan Q = 0 dan Q̅ = 1 dan sebaliknya ketika S = 0 dan R = 1 maka, didapatkan output Q = 1 dan Q̅ = 0, pada 2 kasus ini bisa dilihat bahwa D Flip-Flop menghasilkan output yang terbalik dari RS Flip Flop. Hal itu dikarenakan pada input resetnya diberi suatu inverter sehingga nilainya terbalik meski I/O dan clocknya diabaikan. Pada saat S, R dan I/O bernilai 1 serta diberikan clock didapatkan output Q = 1 dan Q̅ = 0, dan pada saat S dan R bernilai 1, dan I/O bernilai 0 serta diberikan clock didapatkan output Q = 0 dan Q̅ = 1. Dari kedua kasus tersebut didapatkan hasil seperti itu karena input resetny a di-invers-kan dan kemudian di-clock-an rangkaian tersebut sehingga, pada saat S dan R bernilai 1 dan R-nya di- invers-kan maka, R menjadi 0 lalu inputnya berubah menjadi S = 1 dan R = 0 dan kemudian di-clock-an sehingga S = 0 dan R = 1 dan didapatkan hasil outputnya Q = 0 dan Q̅ = 1 dan sebaliknya. 1.2.1 T Flip – Flop Adapun hasil percobaan pada T Flip – Flop adalah sebagai berikut. Tabel 3.6 T Flip-Flop C1 Q Q̅ ________________ Berdasarkan data yang telah didapatkan diketahui bahwa S = 1 dan R = 1, pada clock pertama menghasilkan output Q = 0 dan Q̅ = 1 karena T flip-flop ini dibentuk dengan D Flip Flop maka, input resetnya akan di-invers-kan oleh inverter menjadi S = 1 dan R = 0 kemudian rangkaian TFF di-clock-an sehingga output yang ________________ 4.1 Kesimpulan Berdasarkan pada praktikum yang telah dilakukan mengenai ADC/DAC didaptkan kesimpulan sebagai berikut. 1. Jenis – jenis Multivibrator a. Multivibrator Astabil Keadaan selalu berubah – ubah atau biasa disebut osilator. b. Multivibrator Bistabil Mempunyai dua keadaan stabil. c. Multivibrator Monostabil Mempunyai satu keadaan stabil. 2. Memahami jenis Multivibrator pada Flip – Flop dimana sirkuit elektornik yang menghasilkan gelombang atau pulsa. 3. Jenis – jenis Flip – Flop diantara lain adalah. a. RS Flip – Flop Rangkaian Flip – Flop yang mempunyai 2 jalan keluar Q dan Q̅ dan memiliki 2 masukan, yaitu Reset dan Set. b. CRS Flip – Flop Rangkaian Flip – Flop yang dilengkapi dengan sebuah terminal pulsa clock. Pulsa Clock berfungsi mengatur kedaan Set dan Reset. c. D Flip – Flop D Flip – Flop adalah RS Flip – Flop yang ditambah dengan suatu inverter pada reset inputnya. d. T Flip – Flop 22 Dapat dibentuk dari modifikasi Clocked RSFF, DFF maupun JKFF. TFF mempunyai 2 buah terminal output Q dan Q̅. TFF banyak digunakan pada 
		<br>
		<br>
		<br>
	
		<strong>MUHAMMAD HIFDHI DZAKWAN &amp; HADID HAMBALI</strong>
		<br>
		<i>MUHAMMAD HIFDHI DZAKWAN :</i> 
		<br>
		 bahwa S = 1 dan R = 1, pada clock pertama menghasilkan output Q = 0 dan Q̅ = 1 karena T flip-flop ini dibentuk dengan D Flip Flop maka, input resetnya akan di-invers-kan oleh inverter menjadi S = 1 dan R = 0 kemudian rangkaian TFF di-clock-an sehingga output yang  
		<br>
		<br>
		<br>
	
		<strong>MUHAMMAD HIFDHI DZAKWAN &amp; Taufik Hidayat</strong>
		<br>
		<i>MUHAMMAD HIFDHI DZAKWAN :</i> 
		<br>
		 1 0 0 1 Dari data yang telah didapatkan diketahui bahwa ketika R = 0 dan S = 0 maka didapatkan Q = Q̅= 1 ini menandakan kondisi Terlarang. R = 1 dan S = 0 maka didapatkan Q = 0 dan Q̅= 1 ini menandakan kondisi Reset. R = 0 dan S = 1 maka didapatkan Q = 1 dan Q̅= 0 ini menandakan kondisi Set. R = 1 dan S = 1 maka didapatkan Q = 1 dan Q̅= 0 ini menandakan kondisi Memori atau mengulangi output sebelumnya. ________________ 1 0 0 1 Berdasarkan data yang telah didapatkan, diketahui bahwa R = 0 dan S = 1 maka didapatkan Q = 1 dan Q̅= 0 ini menandakan kondisi Set. R = 1 dan S = 0 maka didapatkan Q = 0 dan Q̅= 1 ini menandakan kondisi Reset. R = 0 dan S = 0 maka didapatkan Q = 0 dan Q̅= 1 ini menandakan kondisi Memori atau mengulangi output sebelumnya. R = 1 dan S = 1 maka didapatkan Q = Q̅= 0 ini menandakan kondisi ________________ Berdasarkan data yang telah didapatkan, diketahui bahwa ketika S = 1 dan R = 0 maka, didapatkan Q = 0 dan Q̅ = 1 dan sebaliknya ketika S = 0 dan R = 1 maka, didapatkan output Q = 1 dan Q̅ = 0, pada 2 kasus ini bisa dilihat bahwa D Flip-Flop menghasilkan output yang terbalik dari RS Flip Flop. Hal itu dikarenakan pada input resetnya diberi suatu inverter sehingga nilainya terbalik meski I/O dan clocknya diabaikan. Pada saat S, R dan I/O bernilai 1 serta diberikan clock didapatkan output Q = 1 dan Q̅ = 0, dan pada saat S dan R bernilai 1, dan I/O bernilai 0 serta diberikan clock didapatkan output Q = 0 dan Q̅ = ________________ Jenis – jenis Flip – Flop diantara lain adalah. a. RS Flip – Flop Rangkaian Flip – Flop yang mempunyai 2 jalan keluar Q dan Q̅ dan memiliki 2 masukan, yaitu Reset dan Set. b. CRS Flip – Flop Rangkaian Flip – Flop yang dilengkapi dengan sebuah terminal pulsa clock. Pulsa Clock berfungsi mengatur kedaan Set dan Reset. c. D Flip – Flop D Flip – Flop adalah RS Flip – Flop yang ditambah dengan suatu inverter pada reset inputnya. d. T Flip – Flop  
		<br>
		<br>
		<br>
	
		<strong>MUHAMMAD HIFDHI DZAKWAN &amp; SIROJ AL QURO</strong>
		<br>
		<i>MUHAMMAD HIFDHI DZAKWAN :</i> 
		<br>
		 Berdasarkan data yang telah didaptkan, diketahui bahwa akan tetap pada kondisi tersebut hingga pulsa trigger untuk berubah atau catu daya dilepas. 3.2.2 RS Flip – Flop dengan gerbang NAND Adapun hasil percobaan pada RS Flip – Flop dengan gerbang NAND adalah sebagai berikut. Tabel 3.2 RS Flip-Flop dengan Gerbang NAND R S Q ________________ 1 0 1 0 Reset 1 1 0 1 No change 1 0 1 0 Set/lach 0 0 1 0 No change 0 1 0 1 Reset Berdasarkan data yang telah didapatkan, diketahui bahwa saat J dan K bernilai 0 maka, kondisinya mengambil output sebelumnya. Sedangkan jika J dan K sama-sama bernilai 1 maka, kondisinya Toggle dari clock. 3.2.5 D Flip – Flop Adapun hasil percobaan pada D Flip – Flop adalah sebagai berikut. Tabel 3.5 D Flip-Flop S R I/O C1 Q ________________ = 0, pada 2 kasus ini bisa dilihat bahwa D Flip-Flop menghasilkan output yang terbalik dari RS Flip Flop. Hal itu dikarenakan pada input resetnya diberi suatu inverter sehingga nilainya terbalik meski I/O dan clocknya diabaikan. Pada saat S, R dan I/O bernilai 1 serta diberikan clock didapatkan output Q = 1 dan  
		<br>
		<br>
		<br>
	
		<strong>MUHAMMAD HIFDHI DZAKWAN &amp; CHANDRA DWI JULIO</strong>
		<br>
		<i>MUHAMMAD HIFDHI DZAKWAN :</i> 
		<br>
		 menghasilkan output yang terbalik dari RS Flip Flop. Hal itu dikarenakan pada input resetnya diberi suatu inverter sehingga nilainya terbalik meski I/O dan clocknya diabaikan. Pada saat S, R dan I/O bernilai 1 serta diberikan clock didapatkan output Q = 1 dan  
		<br>
		<br>
		<br>
	
		<strong>MUHAMMAD HIFDHI DZAKWAN &amp; FARHAN RAMADHAN</strong>
		<br>
		<i>MUHAMMAD HIFDHI DZAKWAN :</i> 
		<br>
		 Berdasarkan data yang telah didaptkan, diketahui bahwa akan tetap pada kondisi tersebut hingga pulsa trigger untuk berubah atau catu daya dilepas. 3.2.2 RS Flip – Flop dengan gerbang NAND Adapun hasil percobaan pada RS Flip – Flop dengan gerbang NAND adalah sebagai berikut. Tabel 3.2 RS Flip-Flop dengan Gerbang NAND R S Q ________________ 0 ini menandakan kondisi Memori atau mengulangi output sebelumnya. 3.2.3 Rs Flip – Flop dengan gerbang NOR Adapun hasil percobaan pada RS Flip – Flop dengan gerbang NOR adalah sebagai berikut. 17 Tabel 3.3 RS Flip-Flop dengan Gerbang NOR R S Q ________________ Kondisi 1 0 1 0 Set/lach 1 1 0 1 Toggle 1 0 1 0 Set/lach 0 0 1 0 No change 0 1 0 1 Reset 0 0 0 1 No change 18 1 0 1 0 Reset 1 1 0 1 No change 1 0 1 0 Set/lach 0 0 1 0 No change 0 1 0 1 Reset Berdasarkan data yang telah didapatkan, diketahui bahwa saat J dan K bernilai 0 maka, kondisinya mengambil output sebelumnya. Sedangkan jika J dan K sama-sama bernilai 1 maka, kondisinya Toggle dari clock. 3.2.5 D Flip – Flop Adapun hasil percobaan pada D Flip – Flop adalah sebagai berikut. Tabel 3.5 D Flip-Flop S R I/O C1 Q ________________ = 0, pada 2 kasus ini bisa dilihat bahwa D Flip-Flop menghasilkan output yang terbalik dari RS Flip Flop. Hal itu dikarenakan pada input resetnya diberi suatu inverter sehingga nilainya terbalik meski I/O dan clocknya diabaikan. Pada saat S, R dan I/O bernilai 1 serta diberikan clock didapatkan output Q = 1 dan ________________ = 1. Dari kedua kasus tersebut didapatkan hasil seperti itu karena input resetny a di-invers-kan dan kemudian di-clock-an rangkaian tersebut sehingga, pada saat S dan R bernilai 1 dan R-nya di- invers-kan maka, R menjadi 0 lalu inputnya berubah menjadi S = 1 dan R = 0 dan kemudian di-clock-an sehingga S = 0 dan R = 1 dan didapatkan hasil outputnya Q = 0 dan ________________ = 1 karena T flip-flop ini dibentuk dengan D Flip Flop maka, input resetnya akan di-invers-kan oleh inverter menjadi S = 1 dan R = 0 kemudian rangkaian TFF di-clock-an sehingga output yang 20 didapatkan menjadi Q = 0 dan ________________ = 1 dan pada clock seterusnya akan dibalik-balik hasil outputnya seperti yang bisa kita lihat pada tabel 3.5 T Flip Flop. 21 BAB IV ANALISIS 4.1 Kesimpulan Berdasarkan pada praktikum yang telah dilakukan mengenai ADC/DAC didaptkan kesimpulan sebagai berikut. 1. Jenis – jenis Multivibrator a. Multivibrator Astabil Keadaan selalu berubah – ubah atau biasa disebut osilator. b. Multivibrator Bistabil Mempunyai dua keadaan stabil. c. Multivibrator Monostabil Mempunyai satu keadaan stabil. 2. Memahami jenis Multivibrator pada Flip – Flop dimana sirkuit elektornik yang menghasilkan gelombang atau pulsa. 3. Jenis – jenis Flip – Flop diantara lain adalah. a. RS Flip – Flop Rangkaian Flip – Flop yang mempunyai 2 jalan keluar Q dan ________________ dan memiliki 2 masukan, yaitu Reset dan Set. b. CRS Flip – Flop Rangkaian Flip – Flop yang dilengkapi dengan sebuah terminal pulsa clock. Pulsa Clock berfungsi mengatur kedaan Set dan Reset. c. D Flip – Flop D Flip – Flop adalah RS Flip – Flop yang ditambah dengan suatu inverter pada reset inputnya. d. T Flip – Flop 22 Dapat dibentuk dari modifikasi Clocked RSFF, DFF maupun JKFF. TFF mempunyai 2 buah terminal output Q dan 
		<br>
		<br>
		<br>
	
		<strong>HANS UTOMO &amp; FAIZ IKHWAN FIRMANYSAH</strong>
		<br>
		<i>HANS UTOMO :</i> 
		<br>
		 SR flip – flop ini terdapat 4 kondisi yaitu sebagai berikut : 1. Set, set pada RSFF ini memiliki nilai input R=0 dan S = 1 dannilai output yang dihasilkan Q = 1 dan Q̅ = 0. 2. Reset, reset pada RSFF ini memiliki nilai input R = 1 dan S = 0 dan memiliki hasil output Q = 0 dan Q̅= 1 dalam arti lain reset ini sama saja membalikkan nilai ________________ begitu juga sebaliknya. 3. Latch, pada kondisi latch ini SRFF memiliki nilai output Qnext = Qprev yang dimana maksudnya output tersebut sama dengan output sebelumnya yaitu pada output se(atau bisa dibilang mengcopy output sebelumnya seperti set atau reset kecuali terlarang).t. 4. Terlarang atau bisa disebut juga tak terdefinisi dalam kondisi sistem digital yang dimana keluarannya mempunyai nilai tinggi atau sama 3.2.2 RS Flip-Flop dengan Gerbang NOR Tabel 3.2 Flip-Flop dengan Gerbang NOR INPUT OUTPUT Kondisi R S Q Q̅ 0 1 1 0 Set 0 0 1 0 Latch 1 1 0 0 Terlarang 1 0 0 1 Reset ________________ SR flip – flop ini terdapat 4 kondisi yaitu sebagai berikut : 1. Set, set pada SRFF ini memiliki nilai input S = 0 dan R = 1 dannilai output yang dihasilkan Q = 1 dan Q̅ = 0. 2. Reset, reset pada SRFF ini memiliki nilai input S = 1 dan R =0 dan memiliki hasil output Q = 0 dan Q̅= 1 dalam arti lain reset ini sama saja membalikkan nilai dari set begitu juga sebaliknya. 3. Latch, pada kondisi latch ini SRFF memiliki nilai output Qnext = Qprev yang dimana maksudnya output tersebut sama dengan output sebelumnya yaitu pada output set(atau bisa dibilang mengcopy output sebelumnya ________________ atau reset kecuali terlarang).. 4. Terlarang atau bisa disebut juga tak terdefinisi dalam kondisi sistem digital yang dimana keluarannya memiliki nilai tinggi atau sama. 3.2.3 JK Flip – Flop Dalam JK flip – flop ini terdapat 4 kondisi: Berikut tabel kebenarannya : Tabel 3.3. Tabel Kebenaran JKFF Clock Input Output Kondisi Output Saat ini Output Selanjutnya J K Q Q̅ Q Q̅ − X X − − − ________________ 0. 2. Reset, pada kondisi reset ini JKFF memiliki nilai input J = 0 dan K = 1dan memiliki nilai output Q = 0 dan Q̅ = 1. dalam arti lain reset ini sama saja membalikkan nilai dari set begitu juga sebaliknya. 3. Latch, dalam kondisi latch ini JKFF memiliki nilai output Qnext = Qprev yang dimana maksudnya nilai output-nya sama dengan nilai output sebelumnya (atau bisa dibilang mengcopy output sebelumnya seperti set atau reset kecuali toggle). 4. Toggle, yaitu kondisi dimana output Q akan berubah terus menerus apabila clock aktif, persamaannya yaitu Qn = Q̅−1. 3.2.4 D Flip – Flop Berikut tabel kebenarannya : Tabel 3.4. Tabel Kebenaran DFF ________________ : 1. Set, pada kondisi set ini DFF memiliki nilai input D = 1 dan memilikinilai output Q = 1 dan Q̅= 0. 2. Reset, pada kondisi reset ini DFF memiliki nilai input D = 0 danmemiliki nilai output Q = 0 dan Q̅ = 1. dalam arti lain reset ini sama saja membalikkan nilai dari set begitu juga sebaliknya. 3.2.5 T Flip – Flop Berikut tabel kebenarannya: Tabel ________________ membuat rangkaian pencacah. 3. Ada 2 jenis multivbrator, yaitu Multivibrator Astabil dan Multivibrator Bistabil. Cara kerja dari Multivibrator Astabil yaitu bergerak melalui transistor yang memperkuat sinyal output dan diteruskan pada input. Cara kerja pada Multivibrator Bistabil adalah akan tetap stabil sampai diberi pemicu. 
		<br>
		<br>
		<br>
	
		<strong>FAHMI KURNIAWAN &amp; ACHMAD ADAM YOGASWARA</strong>
		<br>
		<i>FAHMI KURNIAWAN :</i> 
		<br>
		 yang bernilai 1 dan 1 dan juga clock didapat bahwa, clock pertama memiliki nilai output Q dan Q’ sama dengan 0 dan 1. clock kedua memiliki nilai output Q dan Q’ sama dengan 1 dan 0. clock ketiga memiliki nilai output Q dan Q’ sama dengan 0 dan 1. clock keempat memiliki nilai output Q dan Q’ sama dengan 
		<br>
		<br>
		<br>
	
		<strong>FAHMI KURNIAWAN &amp; Faishal Fansuri</strong>
		<br>
		<i>FAHMI KURNIAWAN :</i> 
		<br>
		 yang bernilai 1 dan 1 dan juga clock didapat bahwa, clock pertama memiliki nilai output Q dan Q’ sama dengan 0 dan 1. clock kedua memiliki nilai output Q dan Q’ sama dengan 1 dan 0. clock ketiga memiliki nilai output Q dan Q’ sama dengan 0 dan 1. clock keempat memiliki nilai output Q dan Q’ sama dengan ________________ Berdasarkan pada praktikum yang telah dilakukan, mengenai “Flip Flop” dapat diambil kesimpulan sebagai berikut. 1. Flip flop terbagi atas beberapa jenis ada RS flip flop, JK flip flop, D flip flop, dan T flip ________________ kondisi set dan reset, JK flip flop berguna untuk menentukan kondisi toogle, D flip flop adalah RS flip flop yang di NOT kan, dan T flip flop adalah flip flop toogle berguna untuk mengetahui nilai toogle. 3. 
		<br>
		<br>
		<br>
	
		<strong>FAHMI KURNIAWAN &amp; MUHAMMAD ALIEF PRATAMA</strong>
		<br>
		<i>FAHMI KURNIAWAN :</i> 
		<br>
		 D flip flop yang memiliki dua buah gerbang inputan S dan R dan juga I/O didapat bahwa , jika nilai inputan S dan R sama dengan 1 dan 0 dengan I/O diabaikan maka nilai output Q dan Q’ sama dengan 0 dan 1. jika nilai inputan S dan R sama dengan 1 dan 0 dengan I/O diabaikan maka nilai output Q dan Q’ sama dengan 1 dan 0. Jika nilai inputan S dan R sama dengan 1 dan 1 dengan nilai I/O sama dengan 1 dan clock pertama maka nilai output Q dan Q’ sama dengan 1 dan 0. Jika nilai inputan S dan R sama dengan 1 dan 1 dengan nilai I/O sama dengan 1 dan clock kedua maka nilai output Q dan Q’ sama dengan 1 dan 0. Jika nilai inputan S dan R sama dengan 1 dan 1 dengan nilai I/O sama dengan 0 dan clock pertama maka nilai output Q dan Q’ sama dengan 0 dan 1. Jika nilai inputan S dan ________________ Jika nilai inputan S dan R sama dengan 1 dan 1 dengan nilai I/O sama dengan 1 dan clock pertama maka nilai output Q dan Q’ sama dengan 1 dan 0. jika nilai inputan S dan R sama dengan 1 dan 1 dengan nilai I/O sama dengan 0 dan clock kedua maka nilai output Q dan Q’ sama dengan 0 dan ________________ T flip flop yang memiliki dua buah gerbang inputan S dan R yang bernilai 1 dan 1 dan juga clock didapat bahwa, clock pertama memiliki nilai output Q dan Q’ sama dengan 0 dan 1. clock kedua memiliki nilai output Q dan Q’ sama dengan 1 dan 0. clock ketiga memiliki nilai output Q dan Q’ sama dengan 0 dan 1. clock keempat memiliki nilai output Q dan Q’ sama dengan  
		<br>
		<br>
		<br>
	
		<strong>FAHMI KURNIAWAN &amp; MAULANA ALI AKBAR</strong>
		<br>
		<i>FAHMI KURNIAWAN :</i> 
		<br>
		 maka nilai output Q dan Q’ sama dengan 1 dan 0. Jika nilai inputan S dan R sama dengan 1 dan 1 dengan nilai I/O sama dengan 1 dan clock pertama maka nilai output Q dan Q’ sama dengan 1 dan 0. Jika nilai inputan S dan R sama dengan 1 dan 1 dengan nilai I/O sama dengan 1 dan clock kedua maka nilai output Q dan Q’ sama dengan 1 dan 0. Jika nilai inputan S dan R sama dengan 1 dan 1 dengan nilai I/O sama dengan 0 dan clock pertama maka nilai output Q dan Q’ sama dengan 0 dan 1.  
		<br>
		<br>
		<br>
	
		<strong>FAHMI KURNIAWAN &amp; ARINDA KHAIRUNNISA</strong>
		<br>
		<i>FAHMI KURNIAWAN :</i> 
		<br>
		 maka nilai output Q dan Q’ sama dengan 1 dan 0. Jika nilai inputan S dan R sama dengan 1 dan 1 dengan nilai I/O sama dengan 1 dan clock pertama maka nilai output Q dan Q’ sama dengan 1 dan 0. Jika nilai inputan S dan R sama dengan 1 dan 1 dengan nilai I/O sama dengan 1 dan clock kedua maka nilai output Q dan Q’ sama dengan 1 dan 0. Jika nilai inputan S dan R sama dengan 1 dan 1 dengan nilai I/O sama dengan 0 dan clock pertama maka nilai output Q dan Q’ sama dengan 0 dan 1.  
		<br>
		<br>
		<br>
	
		<strong>Taufik Hidayat &amp; ACHMAD ADAM YOGASWARA</strong>
		<br>
		<i>Taufik Hidayat :</i> 
		<br>
		 bahwa R = 0 dan S = 1 maka didapatkan Q = 1 dan Q̅= 0 ini menandakan kondisi Set. R = 1 dan S = 0 maka didapatkan Q = 0 dan Q̅= 1 ini menandakan kondisi Reset. R = 0 dan S = 0 maka didapatkan Q = 0 dan Q̅= 1 ini menandakan kondisi Memori atau mengulangi output sebelumnya. R = 1 dan S = 1 maka didapatkan Q = Q̅= 0 ini menandakan kondisi ________________ bahwa ketika S = 1 dan R = 0 maka, didapatkan Q = 0 dan Q̅ = 1 dan sebaliknya ketika S = 0 dan R = 1 maka, didapatkan output Q = 1 dan Q̅ = 0, pada 2 kasus ini bisa dilihat bahwa D Flip-Flop menghasilkan output yang terbalik dari RS Flip Flop. Hal itu dikarenakan pada input resetnya diberi suatu inverter sehingga  
		<br>
		<br>
		<br>
	
		<strong>Taufik Hidayat &amp; Tartila Dinar Haqiqi</strong>
		<br>
		<i>Taufik Hidayat :</i> 
		<br>
		 Pada saat input S=R=1yang seharusnya termasuk kedalam kondissi terlarang dalam RSFF dan clock yang pertama, maka akan dihasilkan output berupa Q=0 dan Q’=1. Saat clock ditekan untuk yang kedua kalinya, maka output yang dihasilkan adalah Q=1 dan Q’=0. Saat clock ditekan untuk ketiga kalinya maka output nyang dihasilkan adalah Q=0 dan Q’=1. Sedangkan saat clock ditekan untuk ________________ yang keempat kalinya nilai outputnya berupa Q=1 dan Q’=0. Melalui hasil percobaan tersebut mka penulis menyimpulkan bahwa saat rangkaian JKFF mendapati input R=S=1 maka output yang dihasilkan berupa keadaan toogle berbedan dengan RSFF yang termasuk dalam keadaan terlarang. 
		<br>
		<br>
		<br>
	
		<strong>Taufik Hidayat &amp; BENI RAMDANI</strong>
		<br>
		<i>Taufik Hidayat :</i> 
		<br>
		 1 0 0 1 Dari data yang telah didapatkan diketahui bahwa ketika R = 0 dan S = 0 maka didapatkan Q = Q̅= 1 ini menandakan kondisi Terlarang. R = 1 dan S = 0 maka didapatkan Q = 0 dan Q̅= 1 ini menandakan kondisi Reset. R = 0 dan S = 1 maka didapatkan Q = 1 dan Q̅= 0 ini menandakan kondisi Set. R = 1 dan S = 1 maka ________________ 1 0 0 1 Berdasarkan data yang telah didapatkan, diketahui bahwa R = 0 dan S = 1 maka didapatkan Q = 1 dan Q̅= 0 ini menandakan kondisi Set. R = 1 dan S = 0 maka didapatkan Q = 0 dan Q̅= 1 ini menandakan kondisi Reset. R = 0 dan S = 0 maka didapatkan Q = 0 dan Q̅= 1 ini menandakan kondisi Memori atau mengulangi output sebelumnya. R = 1 dan S = 1 maka didapatkan Q = Q̅= 0 ini menandakan kondisi ________________ Berdasarkan data yang telah didapatkan, diketahui bahwa ketika S = 1 dan R = 0 maka, didapatkan Q = 0 dan Q̅ = 1 dan sebaliknya ketika S = 0 dan R = 1 maka, didapatkan output Q = 1 dan Q̅ = 0, pada 2 kasus ini bisa dilihat bahwa D Flip-Flop menghasilkan output yang terbalik dari RS Flip Flop. Hal itu dikarenakan pada input resetnya diberi suatu inverter sehingga ________________ Jenis – jenis Flip – Flop diantara lain adalah. a. RS Flip – Flop Rangkaian Flip – Flop yang mempunyai 2 jalan keluar Q dan Q̅ dan memiliki 2 masukan, yaitu Reset dan Set. b. CRS Flip – Flop Rangkaian Flip – Flop yang dilengkapi dengan sebuah terminal pulsa clock. Pulsa Clock berfungsi mengatur kedaan Set dan Reset. c. D Flip – Flop D Flip – Flop adalah RS Flip – Flop yang ditambah dengan suatu inverter pada reset inputnya. d. T Flip – Flop Dapat dibentuk dari modifikasi Clocked RSFF, DFF maupun JKFF. TFF mempunyai 2 buah terminal output Q dan Q̅. TFF banyak digunakan pada 
		<br>
		<br>
		<br>
	
		<strong>Taufik Hidayat &amp; MUHAMMAD HIFDHI DZAKWAN</strong>
		<br>
		<i>Taufik Hidayat :</i> 
		<br>
		 1 0 0 1 Dari data yang telah didapatkan diketahui bahwa ketika R = 0 dan S = 0 maka didapatkan Q = Q̅= 1 ini menandakan kondisi Terlarang. R = 1 dan S = 0 maka didapatkan Q = 0 dan Q̅= 1 ini menandakan kondisi Reset. R = 0 dan S = 1 maka didapatkan Q = 1 dan Q̅= 0 ini menandakan kondisi Set. R = 1 dan S = 1 maka didapatkan Q = 1 dan Q̅= 0 ini menandakan kondisi Memori atau mengulangi output sebelumnya. ________________ 1 0 0 1 Berdasarkan data yang telah didapatkan, diketahui bahwa R = 0 dan S = 1 maka didapatkan Q = 1 dan Q̅= 0 ini menandakan kondisi Set. R = 1 dan S = 0 maka didapatkan Q = 0 dan Q̅= 1 ini menandakan kondisi Reset. R = 0 dan S = 0 maka didapatkan Q = 0 dan Q̅= 1 ini menandakan kondisi Memori atau mengulangi output sebelumnya. R = 1 dan S = 1 maka didapatkan Q = Q̅= 0 ini menandakan kondisi ________________ Berdasarkan data yang telah didapatkan, diketahui bahwa ketika S = 1 dan R = 0 maka, didapatkan Q = 0 dan Q̅ = 1 dan sebaliknya ketika S = 0 dan R = 1 maka, didapatkan output Q = 1 dan Q̅ = 0, pada 2 kasus ini bisa dilihat bahwa D Flip-Flop menghasilkan output yang terbalik dari RS Flip Flop. Hal itu dikarenakan pada input resetnya diberi suatu inverter sehingga ________________ Jenis – jenis Flip – Flop diantara lain adalah. a. RS Flip – Flop Rangkaian Flip – Flop yang mempunyai 2 jalan keluar Q dan Q̅ dan memiliki 2 masukan, yaitu Reset dan Set. b. CRS Flip – Flop Rangkaian Flip – Flop yang dilengkapi dengan sebuah terminal pulsa clock. Pulsa Clock berfungsi mengatur kedaan Set dan Reset. c. D Flip – Flop D Flip – Flop adalah RS Flip – Flop yang ditambah dengan suatu inverter pada reset inputnya. d. T Flip – Flop Dapat dibentuk dari modifikasi Clocked RSFF, DFF maupun JKFF. TFF mempunyai 2 buah terminal output Q dan Q̅. TFF banyak digunakan pada 
		<br>
		<br>
		<br>
	
		<strong>Taufik Hidayat &amp; FARHAN RAMADHAN</strong>
		<br>
		<i>Taufik Hidayat :</i> 
		<br>
		 dan memiliki 2 masukan, yaitu Reset dan Set. b. CRS Flip – Flop Rangkaian Flip – Flop yang dilengkapi dengan sebuah terminal pulsa clock. Pulsa Clock berfungsi mengatur kedaan Set dan Reset. c. D Flip – Flop D Flip – Flop adalah RS Flip – Flop yang ditambah dengan suatu inverter pada reset inputnya. d. T Flip – Flop 
		<br>
		<br>
		<br>
	
		<strong>SIMEON WILFRED NOVALDI &amp; Abdie fadillah</strong>
		<br>
		<i>SIMEON WILFRED NOVALDI :</i> 
		<br>
		 Diatas Merupakan Data dari RS flip flop menggunakan rangkaian gerbang NAND.bisa kita lihat pada saat input R=0 dan S=1 Output Qnya =1 dan ’nya=0,bila dilihat dari ha i o tp tnya keadaan flip flop pada saat itu sedang Set atau Latch. Dan bika input R=1 S=0 Hasil output Q=0 Dan ________________ J K C1 Q ̅ Kondisi 1 0 1 0 Set 1 1 0 1 Toggle 1 0 1 0 Set 0 0 1 0 Not change 0 1 0 1 Reset 0 0 1 0 Not change 1 0 1 0 Set 1 1 0 1 Toggle 1 0 1 0 Set 0 0 1 0 Not change 0 1 0 1 Reset Pada master JKFF tidak terlalu berbeda dengan RSFF karena JKFF merupakan Pengembangan dari RSFF seperti yang bisa dilihat untuk JKFF memiliki Clock,untuk keadaan set pada JKFF adalah R=1 dan S=0,lalu untuk keadaan resetnya adalah R=0 dan S=1.Perbedaa JKFF dan RSFF ada pada keadaan toggle,di RSFF keadaan tersebut adalah keadaan terlarang tetapi di JKFF keadaan tersebut tidak terlarang melainkan toggle dan bila diberi clock maka outputnya akan 
		<br>
		<br>
		<br>
	
		<strong>FAIZ IKHWAN FIRMANYSAH &amp; HANS UTOMO</strong>
		<br>
		<i>FAIZ IKHWAN FIRMANYSAH :</i> 
		<br>
		 SR flip – flop ini terdapat 4 kondisi yaitu sebagai berikut : 1. Set, set pada RSFF ini memiliki nilai input R=0 dan S = 1 dannilai output yang dihasilkan Q = 1 dan Q̅ = 0. 2. Reset, reset pada RSFF ini memiliki nilai input R = 1 dan S = 0 dan memiliki hasil output Q = 0 dan Q̅= 1 dalam arti lain reset ini sama saja membalikkan nilai dari set begitu juga sebaliknya. 3. Latch, pada kondisi latch ini SRFF memiliki nilai output Qnext = Qprev yang dimana maksudnya output tersebut sama dengan output sebelumnya yaitu pada output se(atau bisa dibilang mengcopy output sebelumnya seperti set atau reset kecuali terlarang).t. ________________ 4. Terlarang atau bisa disebut juga tak terdefinisi dalam kondisi sistem digital yang dimana keluarannya mempunyai nilai tinggi atau sama 3.2.2 RS Flip-Flop dengan Gerbang NOR Tabel 3.2 Flip-Flop dengan Gerbang NOR INPUT OUTPUT Kondisi R S Q Q̅ 0 1 1 0 Set 0 0 1 0 Latch 1 1 0 0 Terlarang 1 0 0 1 Reset ________________ SR flip – flop ini terdapat 4 kondisi yaitu sebagai berikut : 1. Set, set pada SRFF ini memiliki nilai input S = 0 dan R = 1 dannilai output yang dihasilkan Q = 1 dan Q̅ = 0. 2. Reset, reset pada SRFF ini memiliki nilai input S = 1 dan R =0 dan memiliki hasil output Q = 0 dan Q̅= 1 dalam arti lain reset ini sama saja membalikkan nilai dari set begitu juga sebaliknya. 3. Latch, pada kondisi latch ini SRFF memiliki nilai output Qnext = Qprev yang dimana maksudnya output tersebut sama dengan output sebelumnya yaitu pada output set(atau bisa dibilang mengcopy output sebelumnya ________________ atau reset kecuali terlarang).. 4. Terlarang atau bisa disebut juga tak terdefinisi dalam kondisi sistem digital yang dimana keluarannya memiliki nilai tinggi atau sama. 3.2.3 JK Flip – Flop Dalam JK flip – flop ini terdapat 4 kondisi: Berikut tabel kebenarannya : ________________ 1. dalam arti lain reset ini sama saja membalikkan nilai dari set begitu juga sebaliknya. 3. Latch, dalam kondisi latch ini JKFF memiliki nilai output Qnext = Qprev yang dimana maksudnya nilai output-nya sama dengan nilai output sebelumnya (atau bisa dibilang mengcopy output sebelumnya seperti set atau reset kecuali toggle). 4. Toggle, yaitu kondisi dimana output Q akan berubah terus menerus apabila clock aktif, persamaannya yaitu Qn = Q̅−1. 3.2.4 D Flip – Flop Berikut tabel kebenarannya : Tabel 3.4. Tabel Kebenaran DFF ________________ : 1. Set, pada kondisi set ini DFF memiliki nilai input D = 1 dan memilikinilai output Q = 1 dan Q̅= 0. 2. Reset, pada kondisi reset ini DFF memiliki nilai input D = 0 danmemiliki nilai output Q = 0 dan Q̅ = 1. dalam arti lain reset ini sama saja membalikkan nilai dari set begitu juga sebaliknya. 3.2.5 T Flip – Flop Berikut tabel kebenarannya: Tabel ________________ membuat rangkaian pencacah. 3. Ada 2 jenis multivbrator, yaitu Multivibrator Astabil dan Multivibrator Bistabil. Cara kerja dari Multivibrator Astabil yaitu bergerak melalui transistor yang memperkuat sinyal output dan diteruskan pada input. Cara kerja pada Multivibrator Bistabil adalah akan tetap stabil sampai diberi pemicu. 
		<br>
		<br>
		<br>
	
		<strong>SIROJ AL QURO &amp; ACHMAD ADAM YOGASWARA</strong>
		<br>
		<i>SIROJ AL QURO :</i> 
		<br>
		 = 1 ini menandakan kondisi Terlarang. R = 1 dan S = 0 maka didapatkan Q = 0 dan = 1 ini menandakan kondisi Reset. R = 0 dan S = 1 maka didapatkan Q = 1 dan = 0 ini menandakan kondisi Set. R = 1 dan S = 1 maka didapatkan Q = 1 dan ________________ = 0, pada 2 kasus ini bisa dilihat bahwa D Flip-Flop menghasilkan output yang terbalik dari RS Flip Flop. Hal itu dikarenakan pada input resetnya diberi suatu inverter sehingga nilainya terbalik meski I/O dan clocknya diabaikan. Pada saat S, R dan I/O bernilai 1 serta diberikan clock didapatkan output Q = 1 dan ________________ = 1. Dari kedua kasus tersebut didapatkan hasil seperti itu karena input resetny a di-invers-kan dan kemudian di-clock-an rangkaian tersebut sehingga, pada saat S dan R bernilai 1 dan R-nya di-invers-kan maka, R menjadi 0 lalu inputnya berubah menjadi S = 1 dan R = 0 dan kemudian di-clock-an sehingga S = 0 dan R = 1 dan didapatkan hasil outputnya Q = 0 dan ________________ = 1 karena T flip-flop ini dibentuk dengan D Flip Flop maka, input resetnya akan di- invers-kan oleh inverter menjadi S = 1 dan R = 0 kemudian rangkaian TFF di-clock-an sehingga output yang didapatkan menjadi Q = 0 dan 
		<br>
		<br>
		<br>
	
		<strong>SIROJ AL QURO &amp; Faishal Fansuri</strong>
		<br>
		<i>SIROJ AL QURO :</i> 
		<br>
		 Dari data yang telah didapatkan diketahui bahwa ketika R = 0 dan S = 0 maka didapatkan Q = = 1 ini menandakan kondisi Terlarang. R = 1 dan S = 0 maka didapatkan Q = 0 dan = 1 ini menandakan kondisi Reset. R = 0 dan S = 1 maka didapatkan Q = 1 dan = 0 ini menandakan kondisi Set. R = 1 dan S = 1 maka didapatkan Q = 1 dan = 0 ini menandakan kondisi Memori atau mengulangi output sebelumnya. ________________ Berdasarkan data yang telah didapatkan, diketahui bahwa R = 0 dan S = 1 maka didapatkan Q = 1 dan = 0 ini menandakan kondisi Set. R = 1 dan S = 0 maka didapatkan Q = 0 dan = 1 ini menandakan kondisi Reset. R = 0 dan S = 0 maka didapatkan Q = 0 dan = 1 ini menandakan kondisi Memori atau mengulangi output sebelumnya. R = 1 dan S = 1 maka didapatkan Q = = 0 ini menandakan kondisi Terlarang. ________________ Adapun hasil percobaan pada JK Master Slave Flip – Flop adalah sebagai berikut. Tabel 3.4 JK Master Slave Flip-Flop J K C1 Q ̅ Kondisi 1 0 1 0 Set/lach 1 1 0 1 Toggle 1 0 1 0 Set/lach 0 0 1 0 No change 0 1 0 1 Reset 0 0 0 1 No change 1 0 1 0 Reset 1 1 0 1 No change 1 0 1 0 Set/lach 0 0 1 0 No change 0 1 0 1 Reset Berdasarkan data yang telah didapatkan, diketahui bahwa saat J dan K bernilai 0 maka, kondisinya mengambil output sebelumnya. Sedangkan jika J dan K sama-sama bernilai 1 maka, kondisinya Toggle dari clock. ________________ Berdasarkan data yang telah didapatkan, diketahui bahwa ketika S = 1 dan R = 0 maka, didapatkan Q = 0 dan ̅ = 1 dan sebaliknya ketika S = 0 dan R = 1 maka, didapatkan output Q = 1 dan ̅ = 0, pada 2 kasus ini bisa dilihat bahwa D Flip-Flop menghasilkan output yang terbalik dari RS Flip Flop. Hal itu dikarenakan pada input resetnya diberi suatu inverter sehingga nilainya terbalik meski I/O dan clocknya diabaikan. Pada saat S, R dan I/O bernilai 1 serta diberikan clock didapatkan output Q = 1 dan ̅ = 0, dan pada saat S dan R bernilai 1, dan I/O bernilai 0 serta diberikan clock didapatkan output Q = 0 dan ̅ = 1. Dari kedua kasus tersebut didapatkan hasil seperti itu karena input resetny a di-invers-kan dan kemudian di-clock-an rangkaian tersebut sehingga, pada saat S dan R bernilai 1 dan R-nya ________________ Berdasarkan data yang telah didapatkan diketahui bahwa S = 1 dan R = 1, pada clock pertama menghasilkan output Q = 0 dan ̅ = 1 karena T flip-flop ini dibentuk dengan D Flip Flop maka, input resetnya akan ________________ oleh inverter menjadi S = 1 dan R = 0 kemudian rangkaian TFF di-clock-an sehingga output yang didapatkan menjadi Q = 0 dan ̅ = 1 dan pada clock seterusnya akan dibalik-balik hasil outputnya seperti yang bisa kita lihat pada tabel 3.5 T Flip Flop. 
		<br>
		<br>
		<br>
	
		<strong>SIROJ AL QURO &amp; BENI RAMDANI</strong>
		<br>
		<i>SIROJ AL QURO :</i> 
		<br>
		 Berdasarkan data yang telah didaptkan, diketahui bahwa akan tetap pada kondisi tersebut hingga pulsa trigger untuk berubah atau catu daya dilepas. 3.2.2 RS Flip – Flop dengan gerbang NAND Adapun hasil percobaan pada RS Flip – Flop dengan gerbang NAND adalah sebagai berikut. Tabel 3.2 RS Flip-Flop dengan Gerbang NAND R S Q ________________ 1 0 1 0 Set/lach 0 0 1 0 No change 0 1 0 1 Reset 0 0 0 1 No change 1 0 1 0 Reset 1 1 0 1 No change 1 0 1 0 Set/lach 0 0 1 0 No change 0 1 0 1 Reset Berdasarkan data yang telah didapatkan, diketahui bahwa saat J dan K bernilai 0 maka, kondisinya mengambil output sebelumnya. Sedangkan jika J dan K sama-sama bernilai 1 maka, kondisinya Toggle dari clock. ________________ = 0, pada 2 kasus ini bisa dilihat bahwa D Flip-Flop menghasilkan output yang terbalik dari RS Flip Flop. Hal itu dikarenakan pada input resetnya diberi suatu inverter sehingga nilainya terbalik meski I/O dan clocknya diabaikan. Pada saat S, R dan I/O bernilai 1 serta diberikan clock didapatkan output Q = 1 dan  
		<br>
		<br>
		<br>
	
		<strong>SIROJ AL QURO &amp; MUHAMMAD HIFDHI DZAKWAN</strong>
		<br>
		<i>SIROJ AL QURO :</i> 
		<br>
		 Berdasarkan data yang telah didaptkan, diketahui bahwa akan tetap pada kondisi tersebut hingga pulsa trigger untuk berubah atau catu daya dilepas. 3.2.2 RS Flip – Flop dengan gerbang NAND Adapun hasil percobaan pada RS Flip – Flop dengan gerbang NAND adalah sebagai berikut. Tabel 3.2 RS Flip-Flop dengan Gerbang NAND R S Q ________________ Kondisi 1 0 1 0 Set/lach 1 1 0 1 Toggle 1 0 1 0 Set/lach 0 0 1 0 No change 0 1 0 1 Reset 0 0 0 1 No change 1 0 1 0 Reset 1 1 0 1 No change 1 0 1 0 Set/lach 0 0 1 0 No change 0 1 0 1 Reset Berdasarkan data yang telah didapatkan, diketahui bahwa saat J dan K bernilai 0 maka, kondisinya mengambil output sebelumnya. Sedangkan jika J dan K sama-sama bernilai 1 maka, kondisinya Toggle dari clock. ________________ = 0, pada 2 kasus ini bisa dilihat bahwa D Flip-Flop menghasilkan output yang terbalik dari RS Flip Flop. Hal itu dikarenakan pada input resetnya diberi suatu inverter sehingga nilainya terbalik meski I/O dan clocknya diabaikan. Pada saat S, R dan I/O bernilai 1 serta diberikan clock didapatkan output Q = 1 dan  
		<br>
		<br>
		<br>
	
		<strong>SIROJ AL QURO &amp; Taufik Hidayat</strong>
		<br>
		<i>SIROJ AL QURO :</i> 
		<br>
		 = 0, pada 2 kasus ini bisa dilihat bahwa D Flip-Flop menghasilkan output yang terbalik dari RS Flip Flop. Hal itu dikarenakan pada input resetnya diberi suatu inverter sehingga nilainya terbalik meski I/O dan clocknya diabaikan. Pada saat S, R dan I/O bernilai 1 serta diberikan clock didapatkan output Q =  
		<br>
		<br>
		<br>
	
		<strong>SIROJ AL QURO &amp; CHANDRA DWI JULIO</strong>
		<br>
		<i>SIROJ AL QURO :</i> 
		<br>
		 Dari data yang telah didapatkan diketahui bahwa ketika R = 0 dan S = 0 maka didapatkan Q = = 1 ini menandakan kondisi Terlarang. R = 1 dan S = 0 maka didapatkan Q = 0 dan = 1 ini menandakan kondisi Reset. R = 0 dan S = 1 maka didapatkan Q = 1 dan = 0 ini menandakan kondisi Set. R = 1 dan S = 1 maka ________________ Berdasarkan data yang telah didapatkan, diketahui bahwa R = 0 dan S = 1 maka didapatkan Q = 1 dan = 0 ini menandakan kondisi Set. R = 1 dan S = 0 maka didapatkan Q = 0 dan = 1 ini menandakan kondisi Reset. R = 0 dan S = 0 maka didapatkan Q = 0 dan = 1 ini menandakan kondisi Memori atau mengulangi output sebelumnya. R = 1 dan S = 1 maka didapatkan Q = = 0 ini menandakan kondisi Terlarang. ________________ 0 1 Berdasarkan data yang telah didapatkan, diketahui bahwa ketika S = 1 dan R = 0 maka, didapatkan Q = 0 dan ̅ = 1 dan sebaliknya ketika S = 0 dan R = 1 maka, didapatkan output Q = 1 dan ̅ = 0, pada 2 kasus ini bisa dilihat bahwa D ________________ menghasilkan output yang terbalik dari RS Flip Flop. Hal itu dikarenakan pada input resetnya diberi suatu inverter sehingga nilainya terbalik meski I/O dan clocknya diabaikan. Pada saat S, R dan I/O bernilai 1 serta diberikan clock didapatkan output Q = 1 dan ̅ = 0, dan pada saat S dan R bernilai 1, dan I/O bernilai 0 serta diberikan clock didapatkan output Q = 0 dan ̅ = 1. Dari kedua kasus tersebut didapatkan hasil seperti itu karena input resetny a di-invers-kan dan kemudian di-clock-an rangkaian tersebut sehingga, pada saat S dan R bernilai 1 dan R-nya di-invers-kan maka, R menjadi 0 lalu inputnya berubah menjadi S = 1 dan R = 0 dan kemudian di-clock-an sehingga S = 0 dan R = 1 dan didapatkan hasil outputnya Q = 0 dan ̅ = 1 dan sebaliknya. ________________ 1 0 Berdasarkan data yang telah didapatkan diketahui bahwa S = 1 dan R = 1, pada clock pertama menghasilkan output Q = 0 dan ̅ = 1 karena T flip-flop ini dibentuk dengan D Flip Flop maka, input resetnya akan ________________ oleh inverter menjadi S = 1 dan R = 0 kemudian rangkaian TFF di-clock-an sehingga output yang didapatkan menjadi Q = 0 dan ̅ = 1 dan pada clock seterusnya akan dibalik-balik hasil outputnya seperti yang bisa kita lihat pada tabel 3.5 T Flip Flop. 
		<br>
		<br>
		<br>
	
		<strong>SIROJ AL QURO &amp; FARHAN RAMADHAN</strong>
		<br>
		<i>SIROJ AL QURO :</i> 
		<br>
		 Berdasarkan data yang telah didaptkan, diketahui bahwa akan tetap pada kondisi tersebut hingga pulsa trigger untuk berubah atau catu daya dilepas. 3.2.2 RS Flip – Flop dengan gerbang NAND Adapun hasil percobaan pada RS Flip – Flop dengan gerbang NAND adalah sebagai berikut. Tabel 3.2 RS Flip-Flop dengan Gerbang NAND R S Q ̅ ________________ Dari data yang telah didapatkan diketahui bahwa ketika R = 0 dan S = 0 maka didapatkan Q = = 1 ini menandakan kondisi Terlarang. R = 1 dan S = 0 maka didapatkan Q = 0 dan = 1 ini menandakan kondisi Reset. R = 0 dan S = 1 maka didapatkan Q = 1 dan = 0 ini menandakan kondisi Set. R = 1 dan S = 1 maka didapatkan Q = 1 dan = 0 ini menandakan kondisi Memori atau mengulangi output sebelumnya. ________________ Berdasarkan data yang telah didapatkan, diketahui bahwa R = 0 dan S = 1 maka didapatkan Q = 1 dan = 0 ini menandakan kondisi Set. R = 1 dan S = 0 maka didapatkan Q = 0 dan = 1 ini menandakan kondisi Reset. R = 0 dan S = 0 maka didapatkan Q = 0 dan = 1 ini menandakan kondisi Memori atau mengulangi output sebelumnya. R = 1 dan S = 1 maka didapatkan Q = = 0 ini menandakan kondisi Terlarang. ________________ 3.2.4 JK Master Slave Flip – Flop Adapun hasil percobaan pada JK Master Slave Flip – Flop adalah sebagai berikut. Tabel 3.4 JK Master Slave Flip-Flop J K C1 Q ̅ Kondisi 1 0 1 0 Set/lach 1 1 0 1 Toggle 1 0 1 0 Set/lach 0 0 1 0 No change 0 1 0 1 Reset 0 0 0 1 No change 1 0 1 0 Reset 1 1 0 1 No change 1 0 1 0 Set/lach 0 0 1 0 No change 0 1 0 1 Reset Berdasarkan data yang telah didapatkan, diketahui bahwa saat J dan K bernilai 0 maka, kondisinya mengambil output sebelumnya. Sedangkan jika J dan K sama-sama bernilai 1 maka, kondisinya Toggle dari clock. ________________ Berdasarkan data yang telah didapatkan, diketahui bahwa ketika S = 1 dan R = 0 maka, didapatkan Q = 0 dan ̅ = 1 dan sebaliknya ketika S = 0 dan R = 1 maka, didapatkan output Q = 1 dan ̅ = 0, pada 2 kasus ini bisa dilihat bahwa D Flip-Flop menghasilkan output yang terbalik dari RS Flip Flop. Hal itu dikarenakan pada input resetnya diberi suatu inverter sehingga nilainya terbalik meski I/O dan clocknya diabaikan. Pada saat S, R dan I/O bernilai 1 serta diberikan clock didapatkan output Q = 1 dan ̅ = 0, dan pada saat S dan R bernilai 1, dan I/O bernilai 0 serta diberikan clock didapatkan output Q = 0 dan ̅ = 1. Dari kedua kasus tersebut didapatkan hasil seperti itu karena input resetny a di-invers-kan dan kemudian di-clock-an rangkaian tersebut sehingga, pada saat S dan R bernilai 1 dan R-nya ________________ Berdasarkan data yang telah didapatkan diketahui bahwa S = 1 dan R = 1, pada clock pertama menghasilkan output Q = 0 dan ̅ = 1 karena T flip-flop ini dibentuk dengan D Flip Flop maka, input resetnya akan  
		<br>
		<br>
		<br>
	
		<strong>CHANDRA DWI JULIO &amp; ACHMAD ADAM YOGASWARA</strong>
		<br>
		<i>CHANDRA DWI JULIO :</i> 
		<br>
		 = 1. Dari kedua kasus tersebut didapatkan hasil seperti itu karena input resetny a di-invers-kan dan kemudian di-clock-an rangkaian tersebut sehingga, pada saat S dan R bernilai 1 dan R-nya di-invers-kan maka, R menjadi 0 lalu inputnya berubah menjadi S = 1 dan R = 0 dan kemudian di-clock-an sehingga S = 0 dan R = 1 dan didapatkan hasil outputnya Q = 0 dan  
		<br>
		<br>
		<br>
	
		<strong>CHANDRA DWI JULIO &amp; Faishal Fansuri</strong>
		<br>
		<i>CHANDRA DWI JULIO :</i> 
		<br>
		 Dari data yang telah didapatkan diketahui bahwa ketika R = 0 dan S = 0 maka didapatkan Q = = 1 ini menandakan kondisi Terlarang. R = 1 dan S = 0 maka didapatkan Q = 0 dan = 1 ini menandakan kondisi Reset. R = 0 dan S = 1 maka didapatkan Q = 1 dan = 0 ini menandakan kondisi Set. R = 1 dan S = 1 maka ________________ Berdasarkan data yang telah didapatkan, diketahui bahwa R = 0 dan S = 1 maka didapatkan Q = 1 dan = 0 ini menandakan kondisi Set. R = 1 dan S = 0 maka didapatkan Q = 0 dan = 1 ini menandakan kondisi Reset. R = 0 dan S = 0 maka didapatkan Q = 0 dan = 1 ini menandakan kondisi Memori atau mengulangi output sebelumnya. R = 1 dan S = 1 maka didapatkan Q = = 0 ini menandakan kondisi Terlarang. ________________ 0 1 Berdasarkan data yang telah didapatkan, diketahui bahwa ketika S = 1 dan R = 0 maka, didapatkan Q = 0 dan ̅ = 1 dan sebaliknya ketika S = 0 dan R = 1 maka, didapatkan output Q = 1 dan ̅ = 0, pada 2 kasus ini bisa dilihat bahwa D ________________ clocknya diabaikan. Pada saat S, R dan I/O bernilai 1 serta diberikan clock didapatkan output Q = 1 dan ̅ = 0, dan pada saat S dan R bernilai 1, dan I/O bernilai 0 serta diberikan clock didapatkan output Q = 0 dan ̅ = 1. Dari kedua kasus tersebut didapatkan hasil seperti itu karena input resetny a di-invers-kan dan kemudian di-clock-an rangkaian tersebut sehingga, pada saat S dan R bernilai 1 dan R-nya ________________ 1 0 Berdasarkan data yang telah didapatkan diketahui bahwa S = 1 dan R = 1, pada clock pertama menghasilkan output Q = 0 dan ̅ = 1 karena T flip-flop ini dibentuk dengan D Flip Flop maka, input resetnya akan di-invers-kan oleh inverter menjadi S = 1 dan R = 0 kemudian rangkaian TFF di-clock-an sehingga output yang didapatkan menjadi Q = 0 dan ̅ = 1 dan pada clock seterusnya akan dibalik-balik hasil outputnya seperti yang bisa kita lihat pada tabel 3.5 T Flip Flop. 
		<br>
		<br>
		<br>
	
		<strong>CHANDRA DWI JULIO &amp; BENI RAMDANI</strong>
		<br>
		<i>CHANDRA DWI JULIO :</i> 
		<br>
		 = 1 karena T flip-flop ini dibentuk dengan D Flip Flop maka, input resetnya akan di-invers-kan oleh inverter menjadi S = 1 dan R = 0 kemudian rangkaian TFF di-clock-an sehingga output yang didapatkan menjadi Q = 0 dan  
		<br>
		<br>
		<br>
	
		<strong>CHANDRA DWI JULIO &amp; HADID HAMBALI</strong>
		<br>
		<i>CHANDRA DWI JULIO :</i> 
		<br>
		 karena T flip-flop ini dibentuk dengan D Flip Flop maka, input resetnya akan di-invers-kan oleh inverter menjadi S = 1 dan R = 0 kemudian rangkaian TFF di-clock-an sehingga output yang didapatkan menjadi Q = 0 dan ________________ dan memiliki 2 masukan, yaitu Reset dan Set. b. CRS FLIP FLOP Rangkaian flip-flop yang dilengkapi dengan sebuah terminal pulsa clock. Pulsa clock ini berfungsi mengatur keadaan set dan reset. c. D FLIP FLOP D Flip-Flop adalah RS Flip-Flop yang ditambah dengan suatu inverter pada reset inputnya. d. T FLIP FLOP Toogle Flip-Flop dapat dibentuk dari modifikasi Clocked RSFF, DFF maupun JKFF. TFF mempunyai 2 buah terminal output Q dan ________________ TFF banyak digunakan pada rangkaian counter, frekuensi deviden, dan sebagainya. e. JK FLIP FLOP JK Flip-flop adalah flip-flop yang terdiri dari 2 buah flip-flop, yaitu Master FF dan Slave FF. Master Slave FF ini mempunyai 3 buah terminal input, yaitu J, K dan Clock.  
		<br>
		<br>
		<br>
	
		<strong>CHANDRA DWI JULIO &amp; SIROJ AL QURO</strong>
		<br>
		<i>CHANDRA DWI JULIO :</i> 
		<br>
		 Dari data yang telah didapatkan diketahui bahwa ketika R = 0 dan S = 0 maka didapatkan Q = = 1 ini menandakan kondisi Terlarang. R = 1 dan S = 0 maka didapatkan Q = 0 dan = 1 ini menandakan kondisi Reset. R = 0 dan S = 1 maka didapatkan Q = 1 dan = 0 ini menandakan kondisi Set. R = 1 dan S = 1 maka ________________ Berdasarkan data yang telah didapatkan, diketahui bahwa R = 0 dan S = 1 maka didapatkan Q = 1 dan = 0 ini menandakan kondisi Set. R = 1 dan S = 0 maka didapatkan Q = 0 dan = 1 ini menandakan kondisi Reset. R = 0 dan S = 0 maka didapatkan Q = 0 dan = 1 ini menandakan kondisi Memori atau mengulangi output sebelumnya. R = 1 dan S = 1 maka didapatkan Q = = 0 ini menandakan kondisi Terlarang. ________________ 0 1 Berdasarkan data yang telah didapatkan, diketahui bahwa ketika S = 1 dan R = 0 maka, didapatkan Q = 0 dan ̅ = 1 dan sebaliknya ketika S = 0 dan R = 1 maka, didapatkan output Q = 1 dan ̅ = 0, pada 2 kasus ini bisa dilihat bahwa D ________________ clocknya diabaikan. Pada saat S, R dan I/O bernilai 1 serta diberikan clock didapatkan output Q = 1 dan ̅ = 0, dan pada saat S dan R bernilai 1, dan I/O bernilai 0 serta diberikan clock didapatkan output Q = 0 dan ̅ = 1. Dari kedua kasus tersebut didapatkan hasil seperti itu karena input resetny a di-invers-kan dan kemudian di-clock-an rangkaian tersebut sehingga, pada saat S dan R bernilai 1 dan R-nya di-invers-kan maka, R menjadi 0 lalu inputnya berubah menjadi S = 1 dan R = 0 dan kemudian di-clock-an sehingga S = 0 dan R = 1 dan didapatkan hasil outputnya Q = 0 dan ̅ = 1 dan sebaliknya. ________________ 1 0 Berdasarkan data yang telah didapatkan diketahui bahwa S = 1 dan R = 1, pada clock pertama menghasilkan output Q = 0 dan ̅ = 1 karena T flip-flop ini dibentuk dengan D Flip Flop maka, input resetnya akan ________________ oleh inverter menjadi S = 1 dan R = 0 kemudian rangkaian TFF di-clock-an sehingga output yang didapatkan menjadi Q = 0 dan ̅ = 1 dan pada clock seterusnya akan dibalik-balik hasil outputnya seperti yang bisa kita lihat pada tabel 3.5 T Flip Flop. 
		<br>
		<br>
		<br>
	
		<strong>CHANDRA DWI JULIO &amp; FARHAN RAMADHAN</strong>
		<br>
		<i>CHANDRA DWI JULIO :</i> 
		<br>
		 Dari data yang telah didapatkan diketahui bahwa ketika R = 0 dan S = 0 maka didapatkan Q = = 1 ini menandakan kondisi Terlarang. R = 1 dan S = 0 maka didapatkan Q = 0 dan = 1 ini menandakan kondisi Reset. R = 0 dan S = 1 maka didapatkan Q = 1 dan = 0 ini menandakan kondisi Set. R = 1 dan S = 1 maka ________________ Berdasarkan data yang telah didapatkan, diketahui bahwa R = 0 dan S = 1 maka didapatkan Q = 1 dan = 0 ini menandakan kondisi Set. R = 1 dan S = 0 maka didapatkan Q = 0 dan = 1 ini menandakan kondisi Reset. R = 0 dan S = 0 maka didapatkan Q = 0 dan = 1 ini menandakan kondisi Memori atau mengulangi output sebelumnya. R = 1 dan S = 1 maka didapatkan Q = = 0 ini menandakan kondisi Terlarang. ________________ Berdasarkan data yang telah didapatkan, diketahui bahwa ketika S = 1 dan R = 0 maka, didapatkan Q = 0 dan ̅ = 1 dan sebaliknya ketika S = 0 dan R = 1 maka, didapatkan output Q = 1 dan ̅ = 0, pada 2 kasus ini bisa dilihat bahwa D ________________ clocknya diabaikan. Pada saat S, R dan I/O bernilai 1 serta diberikan clock didapatkan output Q = 1 dan ̅ = 0, dan pada saat S dan R bernilai 1, dan I/O bernilai 0 serta diberikan clock didapatkan output Q = 0 dan ̅ = 1. Dari kedua kasus tersebut didapatkan hasil seperti itu karena input resetny a di-invers-kan dan kemudian di-clock-an rangkaian tersebut sehingga, pada saat S dan R bernilai 1 dan R-nya ________________ 1 0 Berdasarkan data yang telah didapatkan diketahui bahwa S = 1 dan R = 1, pada clock pertama menghasilkan output Q = 0 dan ̅ = 1 karena T flip-flop ini dibentuk dengan D Flip Flop maka, input resetnya akan di-invers-kan oleh inverter menjadi S = 1 dan R = 0 kemudian rangkaian TFF di-clock-an sehingga output yang didapatkan menjadi Q = 0 dan ̅ = 1 dan pada clock seterusnya akan dibalik-balik hasil outputnya seperti yang bisa kita lihat pada tabel 3.5 T Flip Flop.  
		<br>
		<br>
		<br>
	
		<strong>MUHAMMAD ALIEF PRATAMA &amp; ACHMAD ADAM YOGASWARA</strong>
		<br>
		<i>MUHAMMAD ALIEF PRATAMA :</i> 
		<br>
		 multivibrator bistabil yang memiliki dua buah gerbang inputan J dan K yang bernilai 1 dan 1 dan juga clock didapat bahwa, clock pertama memiliki nilai output Q dan Q’ sama dengan 0 dan 1. clock kedua memiliki nilai output Q dan Q’ sama dengan 1 dan 0. clock ketiga memiliki nilai output Q dan Q’ sama dengan 0 dan 1. clock keempat memiliki nilai output Q dan Q’ sama dengan 0 dan 1. ________________ pertama memiliki nilai output Q dan Q’ sama dengan 0 dan 1. clock kedua memiliki nilai output Q dan Q’ sama dengan 1 dan 0. clock ketiga memiliki nilai output Q dan Q’ sama dengan 0 dan 1. clock keempat memiliki nilai output Q dan Q’ sama dengan 0 dan 1. 
		<br>
		<br>
		<br>
	
		<strong>MUHAMMAD ALIEF PRATAMA &amp; Faishal Fansuri</strong>
		<br>
		<i>MUHAMMAD ALIEF PRATAMA :</i> 
		<br>
		 multivibrator bistabil yang memiliki dua buah gerbang inputan J dan K yang bernilai 1 dan 1 dan juga clock didapat bahwa, clock pertama memiliki nilai output Q dan Q’ sama dengan 0 dan 1. clock kedua memiliki nilai output Q dan Q’ sama dengan 1 dan 0. clock ketiga memiliki nilai output Q dan Q’ sama dengan 0 dan 1. clock keempat memiliki nilai output Q dan Q’ sama dengan 0 dan 1. ________________ pertama memiliki nilai output Q dan Q’ sama dengan 0 dan 1. clock kedua memiliki nilai output Q dan Q’ sama dengan 1 dan 0. clock ketiga memiliki nilai output Q dan Q’ sama dengan 0 dan 1. clock keempat memiliki nilai output Q dan Q’ sama dengan 0 dan 1. 
		<br>
		<br>
		<br>
	
		<strong>MUHAMMAD ALIEF PRATAMA &amp; FAHMI KURNIAWAN</strong>
		<br>
		<i>MUHAMMAD ALIEF PRATAMA :</i> 
		<br>
		 yang bernilai 1 dan 1 dan juga clock didapat bahwa, clock pertama memiliki nilai output Q dan Q’ sama dengan 0 dan 1. clock kedua memiliki nilai output Q dan Q’ sama dengan 1 dan 0. clock ketiga memiliki nilai output Q dan Q’ sama dengan 0 dan 1. clock keempat memiliki nilai output Q dan Q’ sama dengan ________________ nilai inputan S dan R sama dengan 1 dan 0 dengan I/O diabaikan maka nilai output Q dan Q’ sama dengan 1 dan 0. Jika nilai inputan S dan R sama dengan 1 dan 1 dengan nilai I/O sama dengan 1 dan clock pertama maka nilai output Q dan Q’ sama dengan 1 dan 0. Jika nilai inputan S dan R sama dengan 1 dan 1 dengan nilai I/O sama dengan 1 dan clock kedua maka nilai output Q dan Q’ sama dengan 1 dan 0. Jika nilai inputan S dan R sama dengan 1 dan 1 dengan nilai I/O sama dengan 0 dan clock pertama maka nilai output Q dan Q’ sama dengan 0 dan 1. Jika nilai inputan S dan R sama dengan 1 dan 1 dengan nilai I/O sama dengan 0 dan clock kedua maka nilai output Q dan Q’ sama dengan 0 dan 1. jika nilai inputan S dan R sama dengan 1 dan 1 dengan nilai I/O sama dengan 1 dan clock pertama maka nilai output Q dan Q’ sama dengan 1 dan 0. jika nilai inputan S dan R sama dengan 1 dan 1 dengan nilai I/O sama dengan 0 dan clock kedua maka nilai output Q dan Q’ sama dengan 0 dan 1. ________________ pertama memiliki nilai output Q dan Q’ sama dengan 0 dan 1. clock kedua memiliki nilai output Q dan Q’ sama dengan 1 dan 0. clock ketiga memiliki nilai output Q dan Q’ sama dengan 0 dan 1. clock keempat memiliki nilai output Q dan Q’ sama dengan  
		<br>
		<br>
		<br>
	
		<strong>MUHAMMAD ALIEF PRATAMA &amp; MAULANA ALI AKBAR</strong>
		<br>
		<i>MUHAMMAD ALIEF PRATAMA :</i> 
		<br>
		 maka nilai output Q dan Q’ sama dengan 1 dan 0. Jika nilai inputan S dan R sama dengan 1 dan 1 dengan nilai I/O sama dengan 1 dan clock pertama maka nilai output Q dan Q’ sama dengan 1 dan 0. Jika nilai inputan S dan R sama dengan 1 dan 1 dengan nilai I/O sama dengan 1 dan clock kedua maka nilai output Q dan Q’ sama dengan 1 dan 0. Jika nilai inputan S dan R sama dengan 1 dan 1 dengan nilai I/O sama dengan 0 dan clock pertama maka nilai output Q dan Q’ sama dengan 0 dan 1.  
		<br>
		<br>
		<br>
	
		<strong>MUHAMMAD ALIEF PRATAMA &amp; ARINDA KHAIRUNNISA</strong>
		<br>
		<i>MUHAMMAD ALIEF PRATAMA :</i> 
		<br>
		 maka nilai output Q dan Q’ sama dengan 1 dan 0. Jika nilai inputan S dan R sama dengan 1 dan 1 dengan nilai I/O sama dengan 1 dan clock pertama maka nilai output Q dan Q’ sama dengan 1 dan 0. Jika nilai inputan S dan R sama dengan 1 dan 1 dengan nilai I/O sama dengan 1 dan clock kedua maka nilai output Q dan Q’ sama dengan 1 dan 0. Jika nilai inputan S dan R sama dengan 1 dan 1 dengan nilai I/O sama dengan 0 dan clock pertama maka nilai output Q dan Q’ sama dengan 0 dan 1.  
		<br>
		<br>
		<br>
	
		<strong>FARHAN RAMADHAN &amp; ACHMAD ADAM YOGASWARA</strong>
		<br>
		<i>FARHAN RAMADHAN :</i> 
		<br>
		 = 1 ini menandakan kondisi Terlarang. R = 1 dan S = 0 maka didapatkan Q = 0 dan = 1 ini menandakan kondisi Reset. R = 0 dan S = 1 maka didapatkan Q = 1 dan = 0 ini menandakan kondisi Set. R = 1 dan S = 1 maka didapatkan Q = 1 dan ________________ = 0, pada 2 kasus ini bisa dilihat bahwa D Flip-Flop menghasilkan output yang terbalik dari RS Flip Flop. Hal itu dikarenakan pada input resetnya diberi suatu inverter sehingga nilainya terbalik meski I/O dan clocknya diabaikan. Pada saat S, R dan I/O bernilai 1 serta diberikan clock didapatkan output Q = 1 dan  
		<br>
		<br>
		<br>
	
		<strong>FARHAN RAMADHAN &amp; Faishal Fansuri</strong>
		<br>
		<i>FARHAN RAMADHAN :</i> 
		<br>
		 Dari data yang telah didapatkan diketahui bahwa ketika R = 0 dan S = 0 maka didapatkan Q = = 1 ini menandakan kondisi Terlarang. R = 1 dan S = 0 maka didapatkan Q = 0 dan = 1 ini menandakan kondisi Reset. R = 0 dan S = 1 maka didapatkan Q = 1 dan = 0 ini menandakan kondisi Set. R = 1 dan S = 1 maka didapatkan Q = 1 dan = 0 ini menandakan kondisi Memori atau mengulangi output sebelumnya. 3.2.3 Rs Flip – Flop dengan gerbang NOR ________________ Berdasarkan data yang telah didapatkan, diketahui bahwa R = 0 dan S = 1 maka didapatkan Q = 1 dan = 0 ini menandakan kondisi Set. R = 1 dan S = 0 maka didapatkan Q = 0 dan = 1 ini menandakan kondisi Reset. R = 0 dan S = 0 maka didapatkan Q = 0 dan = 1 ini menandakan kondisi Memori atau mengulangi output sebelumnya. R = 1 dan S = 1 maka didapatkan Q = = 0 ini menandakan kondisi Terlarang. 3.2.4 JK Master Slave Flip – Flop Adapun hasil percobaan pada JK Master Slave Flip – Flop adalah sebagai berikut. Tabel 3.4 JK Master Slave Flip-Flop J K C1 Q ̅ Kondisi 1 0 1 0 Set/lach 1 1 0 1 Toggle 1 0 1 0 Set/lach 0 0 1 0 No change 0 1 0 1 Reset 0 0 0 1 No change ________________ 1 0 1 0 Reset 1 1 0 1 No change 1 0 1 0 Set/lach 0 0 1 0 No change 0 1 0 1 Reset Berdasarkan data yang telah didapatkan, diketahui bahwa saat J dan K bernilai 0 maka, kondisinya mengambil output sebelumnya. Sedangkan jika J dan K sama-sama bernilai 1 maka, kondisinya Toggle dari clock. 3.2.5 D Flip – Flop Adapun hasil percobaan pada D Flip – Flop adalah sebagai berikut. Tabel 3.5 D Flip-Flop S R I/O C1 Q ̅ 1 0 X 0 1 0 1 X ________________ Berdasarkan data yang telah didapatkan, diketahui bahwa ketika S = 1 dan R = 0 maka, didapatkan Q = 0 dan ̅ = 1 dan sebaliknya ketika S = 0 dan R = 1 maka, didapatkan output Q = 1 dan ̅ = 0, pada 2 kasus ini bisa dilihat bahwa D Flip-Flop menghasilkan output yang terbalik dari RS Flip Flop. Hal itu dikarenakan pada input resetnya diberi suatu inverter sehingga nilainya terbalik meski I/O dan clocknya diabaikan. Pada saat S, R dan I/O bernilai 1 serta diberikan clock didapatkan output Q = 1 dan ̅ = 0, dan pada saat S dan R bernilai 1, dan I/O bernilai 0 serta diberikan clock didapatkan output Q = 0 dan ̅ = 1. Dari kedua kasus tersebut didapatkan hasil seperti itu karena input resetny a di-invers-kan dan kemudian di-clock-an rangkaian tersebut sehingga, pada saat S dan R bernilai 1 dan R-nya di- invers-kan maka, R menjadi 0 lalu inputnya berubah menjadi S = 1 dan R = 0 dan kemudian di-clock-an sehingga S = 0 dan R = 1 dan didapatkan hasil outputnya Q = 0 dan ̅ = 1 dan sebaliknya. 1.2.1 T Flip – Flop Adapun hasil percobaan pada T Flip – Flop adalah sebagai berikut. Tabel 3.6 T Flip-Flop C1 Q ̅ ________________ Berdasarkan data yang telah didapatkan diketahui bahwa S = 1 dan R = 1, pada clock pertama menghasilkan output Q = 0 dan ̅ = 1 karena T flip-flop ini dibentuk dengan D Flip Flop maka, input resetnya akan di-invers-kan oleh inverter menjadi S = 1 dan R = 0 kemudian rangkaian TFF di-clock-an sehingga output yang  
		<br>
		<br>
		<br>
	
		<strong>FARHAN RAMADHAN &amp; BENI RAMDANI</strong>
		<br>
		<i>FARHAN RAMADHAN :</i> 
		<br>
		 Berdasarkan data yang telah didaptkan, diketahui bahwa akan tetap pada kondisi tersebut hingga pulsa trigger untuk berubah atau catu daya dilepas. 3.2.2 RS Flip – Flop dengan gerbang NAND Adapun hasil percobaan pada RS Flip – Flop dengan gerbang NAND adalah sebagai berikut. Tabel 3.2 RS Flip-Flop dengan Gerbang NAND R S Q ________________ 1 0 1 0 Reset 1 1 0 1 No change 1 0 1 0 Set/lach 0 0 1 0 No change 0 1 0 1 Reset Berdasarkan data yang telah didapatkan, diketahui bahwa saat J dan K bernilai 0 maka, kondisinya mengambil output sebelumnya. Sedangkan jika J dan K sama-sama bernilai 1 maka, kondisinya Toggle dari clock. 3.2.5 D Flip – Flop Adapun hasil percobaan pada D Flip – Flop adalah sebagai berikut. Tabel 3.5 D Flip-Flop S R I/O C1 Q ________________ = 0, pada 2 kasus ini bisa dilihat bahwa D Flip-Flop menghasilkan output yang terbalik dari RS Flip Flop. Hal itu dikarenakan pada input resetnya diberi suatu inverter sehingga nilainya terbalik meski I/O dan clocknya diabaikan. Pada saat S, R dan I/O bernilai 1 serta diberikan clock didapatkan output Q = 1 dan ________________ = 1. Dari kedua kasus tersebut didapatkan hasil seperti itu karena input resetny a di-invers-kan dan kemudian di-clock-an rangkaian tersebut sehingga, pada saat S dan R bernilai 1 dan R-nya di- invers-kan maka, R menjadi 0 lalu inputnya berubah menjadi S = 1 dan R = 0 dan kemudian di-clock-an sehingga S = 0 dan R = 1 dan didapatkan hasil outputnya Q = 0 dan ________________ 4.1 Kesimpulan Berdasarkan pada praktikum yang telah dilakukan mengenai ADC/DAC didaptkan kesimpulan sebagai berikut. 1. Jenis – jenis Multivibrator a. Multivibrator Astabil Keadaan selalu berubah – ubah atau biasa disebut osilator. b. Multivibrator Bistabil Mempunyai dua keadaan stabil. c. Multivibrator Monostabil Mempunyai satu keadaan stabil. 2. Memahami jenis Multivibrator pada Flip – Flop dimana sirkuit elektornik yang menghasilkan gelombang atau pulsa. 3. Jenis – jenis Flip – Flop diantara lain adalah. a. RS Flip – Flop Rangkaian Flip – Flop yang mempunyai 2 jalan keluar Q dan ________________ dan memiliki 2 masukan, yaitu Reset dan Set. b. CRS Flip – Flop Rangkaian Flip – Flop yang dilengkapi dengan sebuah terminal pulsa clock. Pulsa Clock berfungsi mengatur kedaan Set dan Reset. c. D Flip – Flop D Flip – Flop adalah RS Flip – Flop yang ditambah dengan suatu inverter pada reset inputnya. d. T Flip – Flop 22 Dapat dibentuk dari modifikasi Clocked RSFF, DFF maupun JKFF. TFF mempunyai 2 buah terminal output Q dan 
		<br>
		<br>
		<br>
	
		<strong>FARHAN RAMADHAN &amp; MUHAMMAD HIFDHI DZAKWAN</strong>
		<br>
		<i>FARHAN RAMADHAN :</i> 
		<br>
		 Berdasarkan data yang telah didaptkan, diketahui bahwa akan tetap pada kondisi tersebut hingga pulsa trigger untuk berubah atau catu daya dilepas. 3.2.2 RS Flip – Flop dengan gerbang NAND Adapun hasil percobaan pada RS Flip – Flop dengan gerbang NAND adalah sebagai berikut. Tabel 3.2 RS Flip-Flop dengan Gerbang NAND R S Q ________________ 0 ini menandakan kondisi Memori atau mengulangi output sebelumnya. 3.2.3 Rs Flip – Flop dengan gerbang NOR Adapun hasil percobaan pada RS Flip – Flop dengan gerbang NOR adalah sebagai berikut. 17 Tabel 3.3 RS Flip-Flop dengan Gerbang NOR R S Q ________________ Kondisi 1 0 1 0 Set/lach 1 1 0 1 Toggle 1 0 1 0 Set/lach 0 0 1 0 No change 0 1 0 1 Reset 0 0 0 1 No change 18 1 0 1 0 Reset 1 1 0 1 No change 1 0 1 0 Set/lach 0 0 1 0 No change 0 1 0 1 Reset Berdasarkan data yang telah didapatkan, diketahui bahwa saat J dan K bernilai 0 maka, kondisinya mengambil output sebelumnya. Sedangkan jika J dan K sama-sama bernilai 1 maka, kondisinya Toggle dari clock. 3.2.5 D Flip – Flop Adapun hasil percobaan pada D Flip – Flop adalah sebagai berikut. Tabel 3.5 D Flip-Flop S R I/O C1 Q ________________ = 0, pada 2 kasus ini bisa dilihat bahwa D Flip-Flop menghasilkan output yang terbalik dari RS Flip Flop. Hal itu dikarenakan pada input resetnya diberi suatu inverter sehingga nilainya terbalik meski I/O dan clocknya diabaikan. Pada saat S, R dan I/O bernilai 1 serta diberikan clock didapatkan output Q = 1 dan ________________ = 1. Dari kedua kasus tersebut didapatkan hasil seperti itu karena input resetny a di-invers-kan dan kemudian di-clock-an rangkaian tersebut sehingga, pada saat S dan R bernilai 1 dan R-nya di- invers-kan maka, R menjadi 0 lalu inputnya berubah menjadi S = 1 dan R = 0 dan kemudian di-clock-an sehingga S = 0 dan R = 1 dan didapatkan hasil outputnya Q = 0 dan ________________ = 1 karena T flip-flop ini dibentuk dengan D Flip Flop maka, input resetnya akan di-invers-kan oleh inverter menjadi S = 1 dan R = 0 kemudian rangkaian TFF di-clock-an sehingga output yang 20 didapatkan menjadi Q = 0 dan ________________ = 1 dan pada clock seterusnya akan dibalik-balik hasil outputnya seperti yang bisa kita lihat pada tabel 3.5 T Flip Flop. 21 BAB IV ANALISIS 4.1 Kesimpulan Berdasarkan pada praktikum yang telah dilakukan mengenai ADC/DAC didaptkan kesimpulan sebagai berikut. 1. Jenis – jenis Multivibrator a. Multivibrator Astabil Keadaan selalu berubah – ubah atau biasa disebut osilator. b. Multivibrator Bistabil Mempunyai dua keadaan stabil. c. Multivibrator Monostabil Mempunyai satu keadaan stabil. 2. Memahami jenis Multivibrator pada Flip – Flop dimana sirkuit elektornik yang menghasilkan gelombang atau pulsa. 3. Jenis – jenis Flip – Flop diantara lain adalah. a. RS Flip – Flop Rangkaian Flip – Flop yang mempunyai 2 jalan keluar Q dan ________________ dan memiliki 2 masukan, yaitu Reset dan Set. b. CRS Flip – Flop Rangkaian Flip – Flop yang dilengkapi dengan sebuah terminal pulsa clock. Pulsa Clock berfungsi mengatur kedaan Set dan Reset. c. D Flip – Flop D Flip – Flop adalah RS Flip – Flop yang ditambah dengan suatu inverter pada reset inputnya. d. T Flip – Flop 22 Dapat dibentuk dari modifikasi Clocked RSFF, DFF maupun JKFF. TFF mempunyai 2 buah terminal output Q dan 
		<br>
		<br>
		<br>
	
		<strong>FARHAN RAMADHAN &amp; Taufik Hidayat</strong>
		<br>
		<i>FARHAN RAMADHAN :</i> 
		<br>
		 = 0, pada 2 kasus ini bisa dilihat bahwa D Flip-Flop menghasilkan output yang terbalik dari RS Flip Flop. Hal itu dikarenakan pada input resetnya diberi suatu inverter sehingga nilainya terbalik meski I/O dan clocknya diabaikan. Pada saat S, R dan I/O bernilai 1 serta diberikan clock didapatkan output Q = ________________ dan memiliki 2 masukan, yaitu Reset dan Set. b. CRS Flip – Flop Rangkaian Flip – Flop yang dilengkapi dengan sebuah terminal pulsa clock. Pulsa Clock berfungsi mengatur kedaan Set dan Reset. c. D Flip – Flop D Flip – Flop adalah RS Flip – Flop yang ditambah dengan suatu inverter pada reset inputnya. d. T Flip – Flop 
		<br>
		<br>
		<br>
	
		<strong>FARHAN RAMADHAN &amp; SIROJ AL QURO</strong>
		<br>
		<i>FARHAN RAMADHAN :</i> 
		<br>
		 Berdasarkan data yang telah didaptkan, diketahui bahwa akan tetap pada kondisi tersebut hingga pulsa trigger untuk berubah atau catu daya dilepas. 3.2.2 RS Flip – Flop dengan gerbang NAND Adapun hasil percobaan pada RS Flip – Flop dengan gerbang NAND adalah sebagai berikut. Tabel 3.2 RS Flip-Flop dengan Gerbang NAND R S Q ̅ ________________ Dari data yang telah didapatkan diketahui bahwa ketika R = 0 dan S = 0 maka didapatkan Q = = 1 ini menandakan kondisi Terlarang. R = 1 dan S = 0 maka didapatkan Q = 0 dan = 1 ini menandakan kondisi Reset. R = 0 dan S = 1 maka didapatkan Q = 1 dan = 0 ini menandakan kondisi Set. R = 1 dan S = 1 maka didapatkan Q = 1 dan = 0 ini menandakan kondisi Memori atau mengulangi output sebelumnya. 3.2.3 Rs Flip – Flop dengan gerbang NOR Adapun hasil percobaan pada RS Flip – Flop dengan gerbang NOR adalah sebagai berikut. ________________ Berdasarkan data yang telah didapatkan, diketahui bahwa R = 0 dan S = 1 maka didapatkan Q = 1 dan = 0 ini menandakan kondisi Set. R = 1 dan S = 0 maka didapatkan Q = 0 dan = 1 ini menandakan kondisi Reset. R = 0 dan S = 0 maka didapatkan Q = 0 dan = 1 ini menandakan kondisi Memori atau mengulangi output sebelumnya. R = 1 dan S = 1 maka didapatkan Q = = 0 ini menandakan kondisi Terlarang. 3.2.4 JK Master Slave Flip – Flop Adapun hasil percobaan pada JK Master Slave Flip – Flop adalah sebagai berikut. Tabel 3.4 JK Master Slave Flip-Flop J K C1 Q ̅ Kondisi 1 0 1 0 Set/lach 1 1 0 1 Toggle 1 0 1 0 Set/lach 0 0 1 0 No change 0 1 0 1 Reset 0 0 0 1 No change ________________ 1 0 1 0 Reset 1 1 0 1 No change 1 0 1 0 Set/lach 0 0 1 0 No change 0 1 0 1 Reset Berdasarkan data yang telah didapatkan, diketahui bahwa saat J dan K bernilai 0 maka, kondisinya mengambil output sebelumnya. Sedangkan jika J dan K sama-sama bernilai 1 maka, kondisinya Toggle dari clock. 3.2.5 D Flip – Flop Adapun hasil percobaan pada D Flip – Flop adalah sebagai berikut. Tabel 3.5 D Flip-Flop S R I/O C1 Q ̅ 1 0 X 0 1 0 1 X ________________ Berdasarkan data yang telah didapatkan, diketahui bahwa ketika S = 1 dan R = 0 maka, didapatkan Q = 0 dan ̅ = 1 dan sebaliknya ketika S = 0 dan R = 1 maka, didapatkan output Q = 1 dan ̅ = 0, pada 2 kasus ini bisa dilihat bahwa D Flip-Flop menghasilkan output yang terbalik dari RS Flip Flop. Hal itu dikarenakan pada input resetnya diberi suatu inverter sehingga nilainya terbalik meski I/O dan clocknya diabaikan. Pada saat S, R dan I/O bernilai 1 serta diberikan clock didapatkan output Q = 1 dan ̅ = 0, dan pada saat S dan R bernilai 1, dan I/O bernilai 0 serta diberikan clock didapatkan output Q = 0 dan ̅ = 1. Dari kedua kasus tersebut didapatkan hasil seperti itu karena input resetny a di-invers-kan dan kemudian di-clock-an rangkaian tersebut sehingga, pada saat S dan R bernilai 1 dan R-nya ________________ Berdasarkan data yang telah didapatkan diketahui bahwa S = 1 dan R = 1, pada clock pertama menghasilkan output Q = 0 dan ̅ = 1 karena T flip-flop ini dibentuk dengan D Flip Flop maka, input resetnya akan  
		<br>
		<br>
		<br>
	
		<strong>FARHAN RAMADHAN &amp; CHANDRA DWI JULIO</strong>
		<br>
		<i>FARHAN RAMADHAN :</i> 
		<br>
		 Dari data yang telah didapatkan diketahui bahwa ketika R = 0 dan S = 0 maka didapatkan Q = = 1 ini menandakan kondisi Terlarang. R = 1 dan S = 0 maka didapatkan Q = 0 dan = 1 ini menandakan kondisi Reset. R = 0 dan S = 1 maka didapatkan Q = 1 dan = 0 ini menandakan kondisi Set. R = 1 dan S = 1 maka ________________ Berdasarkan data yang telah didapatkan, diketahui bahwa R = 0 dan S = 1 maka didapatkan Q = 1 dan = 0 ini menandakan kondisi Set. R = 1 dan S = 0 maka didapatkan Q = 0 dan = 1 ini menandakan kondisi Reset. R = 0 dan S = 0 maka didapatkan Q = 0 dan = 1 ini menandakan kondisi Memori atau mengulangi output sebelumnya. R = 1 dan S = 1 maka didapatkan Q = = 0 ini menandakan kondisi Terlarang. ________________ Berdasarkan data yang telah didapatkan, diketahui bahwa ketika S = 1 dan R = 0 maka, didapatkan Q = 0 dan ̅ = 1 dan sebaliknya ketika S = 0 dan R = 1 maka, didapatkan output Q = 1 dan ̅ = 0, pada 2 kasus ini bisa dilihat bahwa D ________________ menghasilkan output yang terbalik dari RS Flip Flop. Hal itu dikarenakan pada input resetnya diberi suatu inverter sehingga nilainya terbalik meski I/O dan clocknya diabaikan. Pada saat S, R dan I/O bernilai 1 serta diberikan clock didapatkan output Q = 1 dan ̅ = 0, dan pada saat S dan R bernilai 1, dan I/O bernilai 0 serta diberikan clock didapatkan output Q = 0 dan ̅ = 1. Dari kedua kasus tersebut didapatkan hasil seperti itu karena input resetny a di-invers-kan dan kemudian di-clock-an rangkaian tersebut sehingga, pada saat S dan R bernilai 1 dan R-nya ________________ 1 0 Berdasarkan data yang telah didapatkan diketahui bahwa S = 1 dan R = 1, pada clock pertama menghasilkan output Q = 0 dan ̅ = 1 karena T flip-flop ini dibentuk dengan D Flip Flop maka, input resetnya akan di-invers-kan oleh inverter menjadi S = 1 dan R = 0 kemudian rangkaian TFF di-clock-an sehingga output yang  
		<br>
		<br>
		<br>
	
		<strong>LINDU SURYA TELAUMBANUA &amp; SAIF ADITYA RACHMAN</strong>
		<br>
		<i>LINDU SURYA TELAUMBANUA :</i> 
		<br>
		 0 maka ini menandakan kondisi Set, jika kondisinya set maka RS Flip-Flop akan berhitung dan bekerja sesuai dengan gerbangnya. Kemudian selanjutnya ketika R = 1 dan S = 0, maka akan menghasilkan keadaan atau kondisi Reset, Jika kondisinya Reset maka RS Flip-Flop akan mengulangi hitungannya dari 0 lagi atau mengulangi programnya lagi. Pada saat input R = 0 dan S = 0, maka akan mengahasilkan Q dan ________________ mengalami 2 kondisi sekaligus yaitu Set dan Reset. Selanjutnya ketika R = 1 dan S = 1, maka akan menghasilkan Q dan bernilai 0, maka RS Flip-Flop akan mengalami kondisi memory. Kondisi memory yaitu kondisi dimana Q tidak berubah dan RS Flip-Flop akan menggunakan inputan sebelumnya lagi dimulai dari 0 lagi atau mengulangi programnya lagi. ________________ memiliki dua buah gerbang inputan R dan S, dapat diketahui pada Gerbang NOR, kondisi terlarang dapat terjadi ketika R dan S bernilai 1. Selanjutnya akan mengalami kondisi memory jika memiliki inputan R dan S bernilai ________________ JK Master Slave Flip-Flop Jk Master Slave Flip-Flop adalah Flip-Flop yang memiliki 2 inputan atau lebih dan tidak adanya kondisi terlarang, Namu pada kondisi terlarang tersebut bukan dihilangkan melainkan digantikan dengan keadaan atau kondisi toggle. Dari 2 inputan yang dimaksud adalah J dan K yang memiliki fungsi sama seperti R dan S. Jika ditemukan atau terdapat clock maka akan terjadi perubahan pada outputnya. Berikut tabel kebenaran dari JK Master Slave Flip-Flop. Tabel ________________ Memory 0 1 0 1 Reset 0 0 0 1 Memory 1 0 1 0 Set 1 1 0 1 Toggle 1 0 1 0 Set 0 0 1 0 Memory 0 1 0 1 Reset Berdasarkan data dari tabel JK Master Slave Flip-Flop yang mimiliki tiga buah terminal inputan yaitu J, K, dan CL(Clock), ketika Output Q = 1 dan ________________ Pada tabel kebenaran diatas hanya perlu berfokus pada 1 parameter saja, yaitu I/O atau disebut variabel. Jika kita lihat pada tabel kebenaran diatas kita fokuskan para I/O, ketika I/O bernilai 1 maka Q akan bernilai 1, ini disebut dengan kondisi Set. sedangkan ketika I/O bernilai 0 maka pada Q akan memiliki 0 dan ini dinamakan kondisi reset. ________________ Multivibrator Bistabil yaitu Multivibrator yang memiliki keluaran dengan dua keadaan stabil, dua keadaannya yaitu Pulsa triger pada masukan rangkaian akan menyebabkan rangkaian diasumsikan dengan kondisi stabil pada salah satu dan Pulsa kedua akan menyebabkan kondisi stabil pada lainnya. Output pada rangkaian multivibrator Bistabil akan lompat pada satu kondisi (Flip) pada saat dipicu dan bergeser kembali ke kondisi (Flop) selanjutnya yang dipicu dengan pulsa triger selanjutnya. Tabel 3. ________________ Berdasarkan data dari tabel diatas dapat diketahui bahwa akan tetap dalam kondisi tersebut sampai ada pulsa Triger untuk merubah nya. Rangkaian akan menjadi stabil pada suatu kondisi dan tidak akan berubah menjadi Toggle sampai ada perintah yang diberi yaitu 
		<br>
		<br>
		<br>
	
		<strong>LINDU SURYA TELAUMBANUA &amp; RANDY ELEANOR</strong>
		<br>
		<i>LINDU SURYA TELAUMBANUA :</i> 
		<br>
		 Berdasarkan data dari Tabel diatas dapat diketahui bahwa RS Flip-Flop memiliki dua buah gerbang inputan R dan S, dapat diketahui ketika R = 0 dan S = 1, maka akan mengahasilkan Q = 1 dan = 0 maka ini menandakan kondisi Set, jika kondisinya set maka RS Flip-Flop akan berhitung dan bekerja sesuai dengan gerbangnya. Kemudian selanjutnya ketika R = 1 dan S = 0, maka akan menghasilkan keadaan atau kondisi Reset, Jika kondisinya Reset maka RS Flip-Flop akan mengulangi hitungannya dari 0 lagi atau mengulangi programnya lagi. Pada saat input R = 0 dan S = 0, maka akan mengahasilkan Q dan ________________ akan mengalami 2 kondisi sekaligus yaitu Set dan Reset. Selanjutnya ketika R = 1 dan S = 1, maka akan menghasilkan Q dan bernilai 0, maka RS Flip-Flop akan mengalami kondisi memory. Kondisi memory yaitu kondisi dimana Q tidak berubah dan RS Flip-Flop akan menggunakan inputan sebelumnya lagi dimulai dari 0 lagi atau mengulangi programnya lagi. 3.2.2 RS Flip-Flop dengan Gerbang NOR ________________ Berdasarkan data dari Tabel diatas dapat diketahui bahwa RS Flip-Flop memiliki dua buah gerbang inputan R dan S, dapat diketahui pada Gerbang NOR, kondisi terlarang dapat terjadi ketika R dan S bernilai 1. Selanjutnya akan mengalami kondisi memory jika memiliki inputan R dan S bernilai 0 ________________ 3.2.3 JK Master Slave Flip-Flop Jk Master Slave Flip-Flop adalah Flip-Flop yang memiliki 2 inputan atau lebih dan tidak adanya kondisi terlarang, Namu pada kondisi terlarang tersebut bukan dihilangkan melainkan digantikan dengan keadaan atau kondisi toggle. Dari 2 inputan yang dimaksud adalah J dan K yang memiliki fungsi sama seperti R dan S. Jika ditemukan atau terdapat clock maka akan terjadi perubahan pada outputnya. Berikut tabel kebenaran dari JK Master Slave Flip-Flop. Tabel 3.3 JK Master Slave ________________ Memory 0 1 0 1 Reset 0 0 0 1 Memory 1 0 1 0 Set 1 1 0 1 Toggle 1 0 1 0 Set 0 0 1 0 Memory 0 1 0 1 Reset Berdasarkan data dari tabel JK Master Slave Flip-Flop yang mimiliki tiga buah terminal inputan yaitu J, K, dan CL(Clock), ketika Output Q = 1 dan ________________ Pada tabel kebenaran diatas hanya perlu berfokus pada 1 parameter saja, yaitu I/O atau disebut variabel. Jika kita lihat pada tabel kebenaran diatas kita fokuskan para I/O, ketika I/O bernilai 1 maka Q akan bernilai 1, ini disebut dengan kondisi Set. sedangkan ketika I/O bernilai 0 maka pada Q akan memiliki 0 dan ini dinamakan kondisi reset. ________________ 3.2.6 Multivibrator Bistabil Multivibrator Bistabil yaitu Multivibrator yang memiliki keluaran dengan dua keadaan stabil, dua keadaannya yaitu Pulsa triger pada masukan rangkaian akan menyebabkan rangkaian diasumsikan dengan kondisi stabil pada salah satu dan Pulsa kedua akan menyebabkan kondisi stabil pada lainnya. Output pada rangkaian multivibrator Bistabil akan lompat pada satu kondisi (Flip) pada saat dipicu dan bergeser kembali ke kondisi (Flop) selanjutnya yang dipicu dengan pulsa triger selanjutnya. Tabel 3. 6 Multivibrator ________________ a. JK Flip-Flop digunakan sebagai komponen dasar suatu counter atau pencacah naik (up counter) ataupun pencacah turun (down counter). b. RS Flip-Flop mempunyai 2 masukan yaitu set dan reset, set berfungsi untuk menyetel keluaran Flip-Flop atau Output Flip-Flop menjadi berlogika 1. c. Dflip-Flop yaitu salah satu Flip-Flop yang dapat menyimpan data, ________________ dapat digunakan untuk menyimpan data secara statis dan dinamis tergantung pada desain sirkuit. d. CRS Flip-Flop difungsikan untuk mengatur Set dan Reset. Bila pulsa clock berlogika 0, maka perubahan logik pada input R dan S tidak akan mengakibatkan perubahan pada output Q dan Qnot. Akan tetapi apabila pulsa clock berlogik 1, maka perubahan pada input R dan S dapat mengakibatkan perubahan pada output Q dan Q not. e. T Flip-Flop berfungsi untuk menyimpan data biner secara semi permanen dan membuat rangkaian counter atau pencacah. 
		<br>
		<br>
		<br>
	
		<strong>RANDY ELEANOR &amp; SAIF ADITYA RACHMAN</strong>
		<br>
		<i>RANDY ELEANOR :</i> 
		<br>
		 RS Flip-Flop dengan Gerbang NAND Pada RS Flip-Flop memiliki 2 nilai Masukan dan juga inputan, yaitu “R” dan “S”, dimana R adalah RESET dan S adalah SET. Untuk melihat jelas dan menganalisis data pada percobaan dapat dilihat pada Tabel dibawah ini. Tabel ________________ 0 maka ini menandakan kondisi Set, jika kondisinya set maka RS Flip-Flop akan berhitung dan bekerja sesuai dengan gerbangnya. Kemudian selanjutnya ketika R = 1 dan S = 0, maka akan menghasilkan keadaan atau kondisi Reset, Jika kondisinya Reset maka RS Flip-Flop akan mengulangi hitungannya dari 0 lagi atau mengulangi programnya lagi. Pada saat input R = 0 dan S = 0, maka akan mengahasilkan Q dan ________________ bernilai 0, maka RS Flip-Flop akan mengalami kondisi memory. Kondisi memory yaitu kondisi dimana Q tidak berubah dan RS Flip-Flop akan menggunakan inputan sebelumnya lagi dimulai dari 0 lagi atau mengulangi programnya lagi. ________________ RS Flip-Flop dengan Gerbang NOR Pada RS Flip-Flop memiliki 2 nilai Masukan dan juga inputan, yaitu “R” dan “S”, dimana R adalah RESET dan S adalah SET. Untuk melihat jelas dan menganalisis data pada percobaan dapat dilihat pada Tabel dibawah ini. Tabel 3.2 RS Flip-Flop dengan Gerbang ________________ memiliki dua buah gerbang inputan R dan S, dapat diketahui pada Gerbang NOR, kondisi terlarang dapat terjadi ketika R dan S bernilai 1. Selanjutnya akan mengalami kondisi memory jika memiliki inputan R dan S bernilai ________________ JK Master Slave Flip-Flop Jk Master Slave Flip-Flop adalah Flip-Flop yang memiliki 2 inputan atau lebih dan tidak adanya kondisi terlarang, Namu pada kondisi terlarang tersebut bukan dihilangkan melainkan digantikan dengan keadaan atau kondisi toggle. Dari 2 inputan yang dimaksud adalah J dan K yang memiliki fungsi sama seperti R dan S. Jika ditemukan atau terdapat clock maka akan terjadi perubahan pada outputnya. Berikut tabel kebenaran dari JK Master Slave Flip-Flop. Tabel ________________ Pada tabel kebenaran diatas hanya perlu berfokus pada 1 parameter saja, yaitu I/O atau disebut variabel. Jika kita lihat pada tabel kebenaran diatas kita fokuskan para I/O, ketika I/O bernilai 1 maka Q akan bernilai 1, ini disebut dengan kondisi Set. sedangkan ketika I/O bernilai 0 maka pada Q akan memiliki 0 dan ini dinamakan kondisi reset. ________________ Multivibrator Bistabil yaitu Multivibrator yang memiliki keluaran dengan dua keadaan stabil, dua keadaannya yaitu Pulsa triger pada masukan rangkaian akan menyebabkan rangkaian diasumsikan dengan kondisi stabil pada salah satu dan Pulsa kedua akan menyebabkan kondisi stabil pada lainnya. Output pada rangkaian multivibrator Bistabil akan lompat pada satu kondisi (Flip) pada saat dipicu dan bergeser kembali ke kondisi (Flop) selanjutnya yang dipicu dengan pulsa triger selanjutnya. Tabel 3.  
		<br>
		<br>
		<br>
	
		<strong>RANDY ELEANOR &amp; LINDU SURYA TELAUMBANUA</strong>
		<br>
		<i>RANDY ELEANOR :</i> 
		<br>
		 = 0 maka ini menandakan kondisi Set, jika kondisinya set maka RS Flip-Flop akan berhitung dan bekerja sesuai dengan gerbangnya. Kemudian selanjutnya ketika R = 1 dan S = 0, maka akan menghasilkan keadaan atau kondisi Reset, Jika kondisinya Reset maka RS Flip-Flop akan mengulangi hitungannya dari 0 lagi atau mengulangi programnya lagi. Pada saat input R = 0 dan S = 0, maka akan mengahasilkan Q dan ________________ bernilai 0, maka RS Flip-Flop akan mengalami kondisi memory. Kondisi memory yaitu kondisi dimana Q tidak berubah dan RS Flip-Flop akan menggunakan inputan sebelumnya lagi dimulai dari 0 lagi atau mengulangi programnya lagi. 3.2.2 RS Flip-Flop dengan Gerbang NOR ________________ Berdasarkan data dari Tabel diatas dapat diketahui bahwa RS Flip-Flop memiliki dua buah gerbang inputan R dan S, dapat diketahui pada Gerbang NOR, kondisi terlarang dapat terjadi ketika R dan S bernilai 1. Selanjutnya akan mengalami kondisi memory jika memiliki inputan R dan S bernilai 0 3.2.3 JK Master Slave Flip-Flop Jk Master Slave Flip-Flop adalah Flip-Flop yang memiliki 2 inputan atau lebih dan tidak adanya kondisi terlarang, Namu pada kondisi terlarang tersebut bukan dihilangkan melainkan digantikan dengan keadaan atau kondisi toggle. Dari 2 inputan yang dimaksud adalah J dan K yang memiliki fungsi sama seperti R dan S. Jika ditemukan atau terdapat clock maka akan terjadi perubahan pada outputnya. Berikut tabel kebenaran dari JK Master Slave Flip-Flop. Tabel 3.3 JK Master Slave ________________ Pada tabel kebenaran diatas hanya perlu berfokus pada 1 parameter saja, yaitu I/O atau disebut variabel. Jika kita lihat pada tabel kebenaran diatas kita fokuskan para I/O, ketika I/O bernilai 1 maka Q akan bernilai 1, ini disebut dengan kondisi Set. sedangkan ketika I/O bernilai 0 maka pada Q akan memiliki 0 dan ini dinamakan kondisi reset. ________________ 3.2.6 Multivibrator Bistabil Multivibrator Bistabil yaitu Multivibrator yang memiliki keluaran dengan dua keadaan stabil, dua keadaannya yaitu Pulsa triger pada masukan rangkaian akan menyebabkan rangkaian diasumsikan dengan kondisi stabil pada salah satu dan Pulsa kedua akan menyebabkan kondisi stabil pada lainnya. Output pada rangkaian multivibrator Bistabil akan lompat pada satu kondisi (Flip) pada saat dipicu dan bergeser kembali ke kondisi (Flop) selanjutnya yang dipicu dengan pulsa triger selanjutnya. Tabel 3. 6 Multivibrator ________________ a. JK Flip-Flop digunakan sebagai komponen dasar suatu counter atau pencacah naik (up counter) ataupun pencacah turun (down counter). b. RS Flip-Flop mempunyai 2 masukan yaitu set dan reset, set berfungsi untuk menyetel keluaran Flip-Flop atau Output Flip-Flop menjadi berlogika 1. c. Dflip-Flop yaitu salah satu Flip-Flop yang dapat menyimpan data, ________________ dapat digunakan untuk menyimpan data secara statis dan dinamis tergantung pada desain sirkuit. d. CRS Flip-Flop difungsikan untuk mengatur Set dan Reset. Bila pulsa clock berlogika 0, maka perubahan logik pada input R dan S tidak akan mengakibatkan perubahan pada output Q dan Qnot. Akan tetapi apabila pulsa clock berlogik 1, maka perubahan pada input R dan S dapat mengakibatkan perubahan pada output Q dan Q not. e. T Flip-Flop berfungsi untuk menyimpan data biner secara semi permanen dan membuat rangkaian counter atau pencacah. 
		<br>
		<br>
		<br>
	
		<strong>DILLA ADELIA PRIONO &amp; DESTRA SAE VIANDA</strong>
		<br>
		<i>DILLA ADELIA PRIONO :</i> 
		<br>
		 D Flip-Flop D flip-flop merupakan bagian kecil dari JKFF, jika pada JKFF memiliki 4 kondisi yaitu set, reset, memori, dan toggle. Namun pada D flip-flop ini hanya memiliki 2 kondisi yaitu set dan reset. Tetapi pada D flip-flop ini mempunyai  
		<br>
		<br>
		<br>
	
		<strong>MAULANA ALI AKBAR &amp; SAID RAHMAN AZIZI</strong>
		<br>
		<i>MAULANA ALI AKBAR :</i> 
		<br>
		 Adapun hasil analisis percobaan dalam praktikum Flip-Flop adalah sebagai berikut. 3.2.1 Percobaan Multivibrator dengan Resistor 1K Ohm Berikut ini adalah periode sinyal yang dikeluarkan osiloskop pada Multivibrator Astabil menggunakan resistor 1K Ohm. Gambar ________________ Pada percobaan tersebut diatur Volt/ DIV nya sebesar 2V/DV dan time/DIV nya 20ms, sehingga kita dapat menghitung frekuensi dan amplitude nya sebagai berikut. T = Time/DIV X DIV = 20ms X 1,2 T = 24 ms F = 1/T = 1/0,024 = 41,6 3.2.2 Percobaan Multivibrator dengan Resistor 10K Ohm ________________ Percobaan Multivibrator 10K Ohm Pada percobaan selanjutnya, diatur Volt/ DIV nya sebesar 2V/DV dan time/DIV nya 20ms, sehingga kita dapat menghitung frekuensi dan amplitude nya sebagai berikut. T = Time/DIV X DIV = 20ms X 11 T = 220 ms F = 1/T = 1/0,22 = 4,5 Dari hasil percobaan diatas nilai frekuensi output pada resistor 1K Ohm lebih tinggi dibandingkan dengan percobaan dengan menggunakan resistor sebesar 10K Ohm. Hal ini disebabkan oleh besarnya nilai hambatan yang ________________ diberikan oleh resistor tersebut. Sehingga semakin besar nilai hambatan pada resistor (10K Ohm) maka output sinyal nya akan rendah, seperti pada gambar 3.2. Dan begitupun sebaliknya, jika diberikan nilai hambatan resistor itu kecil (1K Ohm) maka frekuensi output sinyal tinggi seperti pada gambar 3.1. 3.2.3 RS Flip-Flop dengan Gerbang NAND Berikut ini adalah bentuk rangkaian RS Flip-Flop dengan Gerbang NAND. Gambar ________________ Rangkaian RS Flip-Flop dengan Gerbang NAND Pada percobaan ini terdapat masukan SET (S) dan RESET (R) serta mempunyai 2 keluaran Q dan Q’. Pada percobaan ini juga terdapat kondisi SET, kondisi RESET, kondisi terlarang, serta kondisi memori. Pada saat inputan bernilai 1 dan 0 maka akan terjadi kondisi RESET dengan keluaran Q = 0 dan Q’= 1. Lalu ada kondisi SET dimana saat inputan bernilai 0 dan 1 dan output Q bernilai 1 dan output Q’ bernilai 0, selanjutnya ada kondisi memori disaat inputnya bernilai 1 dan 1 lalu keluarannya bernilai 0 dan 1, serta kondisi terlarang saat kedua inputannya bernilai 0 dan 0 dan outputnya bernilai 1 dan 1. Jika keluaran Q bernilai 1 maka keluaran Q’ akan bernilai 0, dan begitupun sebaliknya karena keluaran Q’ akan selalu berkebalikan dengan keluaran Q. ________________ Rangkaian RS Flip-Flop menggunakan Gerbang NOR Pada percobaan ini terdapat masukan SET (S) dan RESET (R) serta mempunyai 2 keluaran Q dan Q’. Pada percobaan ini juga terdapat kondisi SET, kondisi RESET, kondisi terlarang, serta kondisi memori (latch). Pada saat inputan bernilai 0 dan 1 maka akan terjadi kondisi SET dengan keluaran Q = 1 dan Q’= 0. Lalu ada kondisi RESET dimana saat inputan bernilai 1 dan 0 dan output Q bernilai 0 dan output Q’ bernilai 1, selanjutnya ada kondisi memori (latch) disaat inputannya bernilai 0 dan 0 lalu keluarannya bernilai 1 dan 0, serta kondisi terlarang saat kedua inputannya bernilai 1 dan 1 dan outputnya bernilai 0 dan 0. Jika keluaran Q bernilai 1 maka keluaran Q’ akan bernilai 0, dan begitupun sebaliknya karena keluaran Q’ akan selalu berkebalikan dengan keluaran Q. Dari kedua percobaan di atas, terdapat perbedaan cara kerja sebagai berikut. ________________ Rangkaian JK Master Slave Flip-Flop Pada percobaan ini terdapat masukan J dan K serta mempunyai 2 keluaran Q dan Q’. Pada percobaan ini juga terdapat kondisi SET, kondisi RESET, kondisi memori (latch), serta kondisi TOGGLE. Pada saat inputan bernilai 0 dan 1 maka akan terjadi kondisi RESET dengan keluaran Q = 0 dan Q’= 1. Lalu ada kondisi SET dimana saat inputan bernilai 1 dan 0 dan output Q bernilai 1 dan output Q’ bernilai 0, selanjutnya ada kondisi memori (latch) disaat inputannya bernilai 0 dan 0 lalu keluarannya bernilai 1 dan 0, serta kondisi TOGGLE saat kedua inputannya bernilai 1 dan 1 dan outputnya bernilai 0 dan 1. Jika keluaran Q bernilai 1 maka keluaran Q’ akan bernilai 0, dan begitupun sebaliknya karena keluaran Q’ akan selalu berkebalikan dengan keluaran Q. Pada JK FF dan RS FF sama sama memiliki dua masukan dan dua keluaran. Dikarenakan JK FF merupakan perbaikan dari system RS FF. Akan tetapi yang membedakannya adalah pada JK FF menambahkan saluran clock. 3.2.6 D Flip-Flop D Flip-flop pada dasarnya merupakan modifikasi dari S-R Flip-flip yaitu dengan menambahkan gerbang logika NOT (Inverter) dari Input S ke Input R. Berbeda dengan S-R Flip-flop, D Flip-flop hanya mempunyai satu Input yaitu Input atau Masukan D. ________________ Rangkaian D Flip-Flop Pada percobaan ini terdapat masukan S, R dan I/O serta mempunyai 2 keluaran Q dan Q’. Berdasarkan tabel diatas jika masukkan S dan R bernilai 1 dan 0 serta I/O nya diabaikan maka keluarannya akan bernilai Q = 0 dan Q’ = 1, Jika inputannya bernilai 0 dan 1 serta I/O nya diabaikan maka outputnya akan bernilai 1 dan 0. Lalu saat nilai masukkan S dan R sama dengan 1 dan 1 dengan nilai I/O bernilai 1 dan clock pertama maka nilai output Q dan Q’ sama dengan 1 dan 0. Jika nilai inputan S dan R sama dengan 1 dan 1 dengan nilai I/O sama dengan 1 dan clock kedua maka nilai output Q dan Q’ sama dengan 1 dan 0. Lalu nilai inputan S dan R sama dengan 1 dan 1 dengan nilai I/O sama dengan 0 dan clock pertama maka nilai output Q dan Q’ sama dengan 0 dan 1. Selanjutnya jika nilai inputan S dan R sama dengan 1 dan 1 dengan I/O bernilai 0 dan clock kedua maka nilai output Q dan Q’ sama dengan 0 dan 1. Dari pernyataan diatas dapat diketahui bahwa I/O mempengaruhi nilai output Q dan Q’. Clock tidak berpengaruh dalam perubahan nilai output Q dan Q’. Dapat dilihat dari tabel jika S dan R sama dengan 1 dan 1 dengan I/O sama dengan 1 maka nilai Q dan Q’ sama dengan 1 dan 0, setelah diberi clock sekalipun nilainya tidak berubah. Tetapi saat I/O diganti nilainya jadi 0, nilai output Q dan Q’ nya berubah menjadi 0 dan 1. ________________ Rangkaian T Flip-Flop. T Flip-flop merupakan bentuk sederhana dari J-K Flip-flop. Kedua Input J dan K dihubungkan sehingga sering disebut juga dengan Single J-K Flip-Flop. Berikut ini adalah diagram logika T flip-flop ________________ BAB IV PENUTUP 4.1 Kesimpulan Berdasarkan pada praktikum yang telah dilakukan mengenai Flip-Flop didapatkan kesimpulan sebagai berikut. 1. Multivibrator adalah rangkaian elektronik terpadu yang digunakan untuk menerapkan variasi dari sistem dua keadaan (two state system) yang dapat menghasilkan suatu sinyal kontinu, yang dapat digunakan sebagai pewaktu (timer) dari rangkaian-rangkaian sekuensial. 2. Jenis – jenis multivibrator adalah Multivibrator Astabil, Multivibrator Monostabil, Multivibrator  
		<br>
		<br>
		<br>
	
		<strong>MAULANA ALI AKBAR &amp; FAHMI KURNIAWAN</strong>
		<br>
		<i>MAULANA ALI AKBAR :</i> 
		<br>
		 1 dan clock pertama maka nilai output Q dan Q’ sama dengan 1 dan 0. Jika nilai inputan S dan R sama dengan 1 dan 1 dengan nilai I/O sama dengan 1 dan clock kedua maka nilai output Q dan Q’ sama dengan 1 dan 0.  
		<br>
		<br>
		<br>
	
		<strong>MAULANA ALI AKBAR &amp; MUHAMMAD ALIEF PRATAMA</strong>
		<br>
		<i>MAULANA ALI AKBAR :</i> 
		<br>
		 1 dan clock pertama maka nilai output Q dan Q’ sama dengan 1 dan 0. Jika nilai inputan S dan R sama dengan 1 dan 1 dengan nilai I/O sama dengan 1 dan clock kedua maka nilai output Q dan Q’ sama dengan 1 dan 0.  
		<br>
		<br>
		<br>
	
		<strong>MAULANA ALI AKBAR &amp; ARINDA KHAIRUNNISA</strong>
		<br>
		<i>MAULANA ALI AKBAR :</i> 
		<br>
		 Pada percobaan ini terdapat masukan SET (S) dan RESET (R) serta mempunyai 2 keluaran Q dan Q’. Pada percobaan ini juga terdapat kondisi SET, kondisi RESET, kondisi terlarang, serta kondisi memori. Pada saat inputan bernilai 1 dan 0 maka akan terjadi kondisi RESET dengan keluaran Q = 0 dan Q’= 1. Lalu ada kondisi SET dimana saat inputan bernilai 0 dan 1 dan output Q bernilai 1 dan output Q’ bernilai 0, selanjutnya ada kondisi memori disaat inputnya bernilai 1 dan 1 lalu keluarannya bernilai 0 dan 1, serta kondisi terlarang saat kedua inputannya bernilai 0 dan 0 dan outputnya bernilai 1 dan 1. Jika keluaran Q bernilai 1 maka keluaran Q’ akan bernilai 0, dan begitupun sebaliknya karena keluaran Q’ akan selalu berkebalikan dengan keluaran Q. ________________ Pada percobaan ini terdapat masukan SET (S) dan RESET (R) serta mempunyai 2 keluaran Q dan Q’. Pada percobaan ini juga terdapat kondisi SET, kondisi RESET, kondisi terlarang, serta kondisi memori (latch). Pada saat inputan bernilai 0 dan 1 maka akan terjadi kondisi SET dengan keluaran Q = 1 dan Q’= 0. Lalu ada kondisi RESET dimana saat inputan bernilai 1 dan 0 dan output Q bernilai 0 dan output Q’ bernilai 1, selanjutnya ada kondisi memori (latch) disaat inputannya bernilai 0 dan 0 lalu keluarannya bernilai 1 dan 0, serta kondisi terlarang saat kedua inputannya bernilai 1 dan 1 dan outputnya bernilai 0 dan 0. Jika keluaran Q bernilai 1 maka keluaran Q’ akan bernilai 0, dan begitupun sebaliknya karena keluaran Q’ akan selalu berkebalikan dengan keluaran Q. ________________ Pada percobaan ini terdapat masukan J dan K serta mempunyai 2 keluaran Q dan Q’. Pada percobaan ini juga terdapat kondisi SET, kondisi RESET, kondisi memori (latch), serta kondisi TOGGLE. Pada saat inputan bernilai 0 dan 1 maka akan terjadi kondisi RESET dengan keluaran Q = 0 dan Q’= 1. Lalu ada kondisi SET dimana saat inputan bernilai 1 dan 0 dan output Q bernilai 1 dan output Q’ bernilai 0, selanjutnya ada kondisi memori (latch) disaat inputannya bernilai 0 dan 0 lalu keluarannya bernilai 1 dan 0, serta kondisi TOGGLE saat kedua inputannya bernilai 1 dan 1 dan outputnya bernilai 0 dan 1. Jika keluaran Q bernilai 1 maka keluaran Q’ akan bernilai 0, dan begitupun sebaliknya karena keluaran Q’ akan selalu berkebalikan dengan keluaran Q. ________________ Pada percobaan ini terdapat masukan S, R dan I/O serta mempunyai 2 keluaran Q dan Q’. Berdasarkan tabel diatas jika masukkan S dan R bernilai 1 dan 0 serta I/O nya diabaikan maka keluarannya akan bernilai Q = 0 dan Q’ = 1, Jika inputannya bernilai 0 dan 1 serta I/O nya diabaikan maka outputnya akan bernilai 1 dan 0. Lalu saat nilai masukkan S dan R sama dengan 1 dan 1 dengan nilai I/O bernilai 1 dan clock pertama maka nilai output Q dan Q’ sama dengan 1 dan 0. Jika nilai inputan S dan R sama dengan 1 dan 1 dengan nilai I/O sama dengan 1 dan clock kedua maka nilai output Q dan Q’ sama dengan 1 dan 0. Lalu nilai inputan S dan R sama dengan 1 dan 1 dengan nilai I/O sama dengan 0 dan clock pertama maka nilai output Q dan Q’ sama dengan 0 dan 1. Selanjutnya jika nilai inputan S dan R sama dengan 1 dan 1 dengan I/O bernilai 0 dan clock kedua maka nilai output Q dan Q’ sama dengan 0 dan 1. Dari pernyataan diatas dapat diketahui bahwa I/O mempengaruhi nilai output Q dan Q’. Clock tidak berpengaruh dalam perubahan nilai output Q dan Q’. Dapat dilihat dari tabel jika S dan R sama dengan 1 dan 1 dengan I/O sama dengan 1 maka nilai Q dan Q’ sama dengan 1 dan 0, setelah diberi clock sekalipun nilainya tidak berubah. Tetapi saat I/O diganti nilainya jadi 0, nilai output Q dan Q’ nya berubah menjadi 0 dan 1.  
		<br>
		<br>
		<br>
	
		<strong>DESTRA SAE VIANDA &amp; DILLA ADELIA PRIONO</strong>
		<br>
		<i>DESTRA SAE VIANDA :</i> 
		<br>
		 D Flip-Flop D flip-flop merupakan bagian kecil dari JKFF, jika pada JKFF memiliki 4 kondisi yaitu set, reset, memori, dan toggle. Namun pada D flip-flop ini hanya memiliki 2 kondisi yaitu set dan reset. Tetapi pada D flip-flop ini mempunyai  
		<br>
		<br>
		<br>
	
		<strong>ARINDA KHAIRUNNISA &amp; SAID RAHMAN AZIZI</strong>
		<br>
		<i>ARINDA KHAIRUNNISA :</i> 
		<br>
		 Pada percobaan ini terdapat masukan SET (S) dan RESET (R) serta mempunyai 2 keluaran Q dan Q’. Pada percobaan ini juga terdapat kondisi SET, kondisi RESET, kondisi terlarang, serta kondisi memori. Pada saat inputan bernilai 1 dan 0 maka akan terjadi kondisi RESET dengan keluaran Q = 0 dan Q’= 1. Lalu ada kondisi SET dimana saat inputan bernilai 0 dan 1 dan output Q bernilai 1 dan output Q’ bernilai 0, selanjutnya ada kondisi memori disaat inputnya bernilai 1 dan 1 lalu keluarannya bernilai 0 dan 1, serta kondisi terlarang saat kedua inputannya bernilai 0 dan 0 dan outputnya bernilai 1 dan 1. Jika keluaran Q bernilai 1 maka keluaran Q’ akan bernilai 0, dan begitupun sebaliknya karena keluaran Q’ akan selalu berkebalikan dengan keluaran Q. ________________ Pada percobaan ini terdapat masukan SET (S) dan RESET (R) serta mempunyai 2 keluaran Q dan Q’. Pada percobaan ini juga terdapat kondisi SET, kondisi RESET, kondisi terlarang, serta kondisi memori (latch). Pada saat inputan bernilai 0 dan 1 maka akan terjadi kondisi SET dengan keluaran Q = 1 dan Q’= 0. Lalu ada kondisi RESET dimana saat inputan bernilai 1 dan 0 dan output Q bernilai 0 dan output Q’ bernilai 1, selanjutnya ada kondisi memori (latch) disaat inputannya bernilai 0 dan 0 lalu keluarannya bernilai 1 dan 0, serta kondisi terlarang saat kedua inputannya bernilai 1 dan 1 dan outputnya bernilai 0 dan 0. Jika keluaran Q bernilai 1 maka keluaran Q’ akan bernilai 0, dan begitupun sebaliknya karena keluaran Q’ akan selalu berkebalikan dengan keluaran Q. ________________ Pada percobaan ini terdapat masukan J dan K serta mempunyai 2 keluaran Q dan Q’. Pada percobaan ini juga terdapat kondisi SET, kondisi RESET, kondisi memori (latch), serta kondisi TOGGLE. Pada saat inputan bernilai 0 dan 1 maka akan terjadi kondisi RESET dengan keluaran Q = 0 dan Q’= 1. Lalu ada kondisi SET dimana saat inputan bernilai 1 dan 0 dan output Q bernilai 1 dan output Q’ bernilai 0, selanjutnya ada kondisi memori (latch) disaat inputannya bernilai 0 dan 0 lalu keluarannya bernilai 1 dan 0, serta kondisi TOGGLE saat kedua inputannya bernilai 1 dan 1 dan outputnya bernilai 0 dan 1. Jika keluaran Q bernilai 1 maka keluaran Q’ akan bernilai 0, dan begitupun sebaliknya karena keluaran Q’ akan selalu berkebalikan dengan keluaran Q. ________________ Pada percobaan ini terdapat masukan S, R dan I/O serta mempunyai 2 keluaran Q dan Q’. Berdasarkan tabel diatas jika masukkan S dan R bernilai 1 dan 0 serta I/O nya diabaikan maka keluarannya akan bernilai Q = 0 dan Q’ = 1, Jika inputannya bernilai 0 dan 1 serta I/O nya diabaikan maka outputnya akan bernilai 1 dan 0. Lalu saat nilai masukkan S dan R sama dengan 1 dan 1 dengan nilai I/O bernilai 1 dan clock pertama maka nilai output Q dan Q’ sama dengan 1 dan 0. Jika nilai inputan S dan R sama dengan 1 dan 1 dengan nilai I/O sama dengan 1 dan clock kedua maka nilai output Q dan Q’ sama dengan 1 dan 0. Lalu nilai inputan S dan R sama dengan 1 dan 1 dengan nilai I/O sama dengan 0 dan clock pertama maka nilai output Q dan Q’ sama dengan 0 dan 1. Selanjutnya jika nilai inputan S dan R sama dengan 1 dan 1 dengan I/O bernilai 0 dan clock kedua maka nilai output Q dan Q’ sama dengan 0 dan 1. Dari pernyataan diatas dapat diketahui bahwa I/O mempengaruhi nilai output Q dan Q’. Clock tidak berpengaruh dalam perubahan nilai output Q dan Q’. Dapat dilihat dari tabel jika S dan R sama dengan 1 dan 1 dengan I/O sama dengan 1 maka nilai Q dan Q’ sama dengan 1 dan 0, setelah diberi clock sekalipun nilainya tidak berubah. Tetapi saat I/O diganti nilainya jadi 0, nilai output Q dan Q’ nya berubah menjadi 0 dan 1.  
		<br>
		<br>
		<br>
	
		<strong>ARINDA KHAIRUNNISA &amp; FAHMI KURNIAWAN</strong>
		<br>
		<i>ARINDA KHAIRUNNISA :</i> 
		<br>
		 1 dan clock pertama maka nilai output Q dan Q’ sama dengan 1 dan 0. Jika nilai inputan S dan R sama dengan 1 dan 1 dengan nilai I/O sama dengan 1 dan clock kedua maka nilai output Q dan Q’ sama dengan 1 dan 0.  
		<br>
		<br>
		<br>
	
		<strong>ARINDA KHAIRUNNISA &amp; MUHAMMAD ALIEF PRATAMA</strong>
		<br>
		<i>ARINDA KHAIRUNNISA :</i> 
		<br>
		 dan clock pertama maka nilai output Q dan Q’ sama dengan 1 dan 0. Jika nilai inputan S dan R sama dengan 1 dan 1 dengan nilai I/O sama dengan 1 dan clock kedua maka nilai output Q dan Q’ sama dengan 1 dan 0.  
		<br>
		<br>
		<br>
	
		<strong>ARINDA KHAIRUNNISA &amp; MAULANA ALI AKBAR</strong>
		<br>
		<i>ARINDA KHAIRUNNISA :</i> 
		<br>
		 Pada percobaan ini terdapat masukan SET (S) dan RESET (R) serta mempunyai 2 keluaran Q dan Q’. Pada percobaan ini juga terdapat kondisi SET, kondisi RESET, kondisi terlarang, serta kondisi memori. Pada saat inputan bernilai 1 dan 0 maka akan terjadi kondisi RESET dengan keluaran Q = 0 dan Q’= 1. Lalu ada kondisi SET dimana saat inputan bernilai 0 dan 1 dan output Q bernilai 1 dan output Q’ bernilai 0, selanjutnya ada kondisi memori disaat inputnya bernilai 1 dan 1 lalu keluarannya bernilai 0 dan 1, serta kondisi terlarang saat kedua inputannya bernilai 0 dan 0 dan outputnya bernilai 1 dan 1. Jika keluaran Q bernilai 1 maka keluaran Q’ akan bernilai 0, dan begitupun sebaliknya karena keluaran Q’ akan selalu berkebalikan dengan keluaran Q. ________________ Pada percobaan ini terdapat masukan SET (S) dan RESET (R) serta mempunyai 2 keluaran Q dan Q’. Pada percobaan ini juga terdapat kondisi SET, kondisi RESET, kondisi terlarang, serta kondisi memori (latch). Pada saat inputan bernilai 0 dan 1 maka akan terjadi kondisi SET dengan keluaran Q = 1 dan Q’= 0. Lalu ada kondisi RESET dimana saat inputan bernilai 1 dan 0 dan output Q bernilai 0 dan output Q’ bernilai 1, selanjutnya ada kondisi memori (latch) disaat inputannya bernilai 0 dan 0 lalu keluarannya bernilai 1 dan 0, serta kondisi terlarang saat kedua inputannya bernilai 1 dan 1 dan outputnya bernilai 0 dan 0. Jika keluaran Q bernilai 1 maka keluaran Q’ akan bernilai 0, dan begitupun sebaliknya karena keluaran Q’ akan selalu berkebalikan dengan keluaran Q. ________________ Pada percobaan ini terdapat masukan J dan K serta mempunyai 2 keluaran Q dan Q’. Pada percobaan ini juga terdapat kondisi SET, kondisi RESET, kondisi memori (latch), serta kondisi TOGGLE. Pada saat inputan bernilai 0 dan 1 maka akan terjadi kondisi RESET dengan keluaran Q = 0 dan Q’= 1. Lalu ada kondisi SET dimana saat inputan bernilai 1 dan 0 dan output Q bernilai 1 dan output Q’ bernilai 0, selanjutnya ada kondisi memori (latch) disaat inputannya bernilai 0 dan 0 lalu keluarannya bernilai 1 dan 0, serta kondisi TOGGLE saat kedua inputannya bernilai 1 dan 1 dan outputnya bernilai 0 dan 1. Jika keluaran Q bernilai 1 maka keluaran Q’ akan bernilai 0, dan begitupun sebaliknya karena keluaran Q’ akan selalu berkebalikan dengan keluaran Q. ________________ Pada percobaan ini terdapat masukan S, R dan I/O serta mempunyai 2 keluaran Q dan Q’. Berdasarkan tabel diatas jika masukkan S dan R bernilai 1 dan 0 serta I/O nya diabaikan maka keluarannya akan bernilai Q = 0 dan Q’ = 1, Jika inputannya bernilai 0 dan 1 serta I/O nya diabaikan maka outputnya akan bernilai 1 dan 0. Lalu saat nilai masukkan S dan R sama dengan 1 dan 1 dengan nilai I/O bernilai 1 dan clock pertama maka nilai output Q dan Q’ sama dengan 1 dan 0. Jika nilai inputan S dan R sama dengan 1 dan 1 dengan nilai I/O sama dengan 1 dan clock kedua maka nilai output Q dan Q’ sama dengan 1 dan 0. Lalu nilai inputan S dan R sama dengan 1 dan 1 dengan nilai I/O sama dengan 0 dan clock pertama maka nilai output Q dan Q’ sama dengan 0 dan 1. Selanjutnya jika nilai inputan S dan R sama dengan 1 dan 1 dengan I/O bernilai 0 dan clock kedua maka nilai output Q dan Q’ sama dengan 0 dan 1. Dari pernyataan diatas dapat diketahui bahwa I/O mempengaruhi nilai output Q dan Q’. Clock tidak berpengaruh dalam perubahan nilai output Q dan Q’. Dapat dilihat dari tabel jika S dan R sama dengan 1 dan 1 dengan I/O sama dengan 1 maka nilai Q dan Q’ sama dengan 1 dan 0, setelah diberi clock sekalipun nilainya tidak berubah. Tetapi saat I/O diganti nilainya jadi 0, nilai output Q dan Q’ nya berubah menjadi 0 dan 1.  
		<br>
		<br>
		<br>
	
	
	

	</div>

	<script src="./Plagiasi_files/jquery-3.3.1.slim.min.js.download" integrity="sha384-q8i/X+965DzO0rT7abK41JStQIAqVgRVzpbzo5smXKp4YfRvH+8abtTE1Pi6jizo" crossorigin="anonymous"></script>
	<script src="./Plagiasi_files/popper.min.js.download" integrity="sha384-ZMP7rVo3mIykV+2+9J3UJ46jBk0WLaUAdn689aCwoqbBJiSnjAK/l8WvCWPIPm49" crossorigin="anonymous"></script>
	<script src="./Plagiasi_files/bootstrap.min.js.download" integrity="sha384-ChfqqxuZUCnJSK3+MXmPNIyE6ZbWh2IMqE241rYiqJxyMiZ6OW/JmZQ5stwEULTy" crossorigin="anonymous"></script>

</body></html>