\documentclass[12pt,oneside]{report}

\usepackage[dvipdfmx]{graphicx}
\usepackage{epsfig}
\usepackage{suthesis-2e}
\usepackage{listings}
\usepackage{subfigure}
\lstset{
    language=c,
    basicstyle={\ttfamily},
    breaklines=true,
    columns=[l]{fullflexible},
    lineskip=-0.5zw,
    commentstyle=\textit,
    classoffset=1,
    keywordstyle=\bfseries,
    showstringspaces=false,
    numbers=left,
    stepnumber=1,
    numberstyle=\tiny,
    tabsize=2,
    frame=trbl,
    framesep=5pt
}

\begin{document}

%%%%%%%%%%%%%%%%%%%%%%%%%%%%
% タイトル、学籍番号、著者名
%%%%%%%%%%%%%%%%%%%%%%%%%%%%
\title{FPGAによる構文解析器の自動合成}
\studentid{1264904}
\author{MAI MAI CUONG}

\univ{Yokohama National University}

%%%%%%%%%%%%%%%%%%%%%%%%%%%%
% 学科名、学位
%%%%%%%%%%%%%%%%%%%%%%%%%%%%
% For B4
\dept{College of Engineering Science} % 工学部
\degree{Bachelor of Engineering} % 学士(工学)

% For M2
%\dept{Department of Physics, Electrical and Computer Engineering} % 電気電子ネットワークコース
%\degree{Master of Engineering} % 修士(工学)

%%%%%%%%%%%%%%%%%%%%%%%%%%%%
% 提出日(月まで)
%%%%%%%%%%%%%%%%%%%%%%%%%%%%
\submitdate{February 2016}
\copyrightyear{2016}

%%%%%%%%%%%%%%%%%%%%%%%%%%%%
% 指導教官と査読者(B4は指導教官のみ)
%%%%%%%%%%%%%%%%%%%%%%%%%%%%
\principaladviser{KURAMITSU Kimio}
% For M2
%\firstreader{HAMAGAMI Tomoki}
%\secondreader{HOGE Fuga}

\beforepreface
\tablespagefalse
%%%%%%%%%%%%%%%%%%%%%%%%%%%%
% 概要
%%%%%%%%%%%%%%%%%%%%%%%%%%%%
\prefacesection{Abstract}

本論文はFPGA(Field-Programmable Gate Array)を用いて、構文解析器の生成について述べる。\\
\\
構文解析とは、定義された文法に従ってテキストの構造を解析することである。この技術はプログラミング言語処理系のみならず、現在Web Page(HTMLやXML)の読み込みやTwitterつぶやきの解析、通信パケットの不正検出など、あらゆる場面で活用されている。ビックデータ時代となり、ますます情報量が増えると予想される今、より高速な構文解析技法が求められている。\\
\\
本研究では、より高速な構文解析を実現するため、FPGA（Field Programmable Gate Array）というデバイスを利用することを考える。FPGAとはプログラミング可能な大規模集積回路のことであり、ソフトウェア処理では実現できない高速処理に活用されている。通常の集積回路の場合、出荷された回路を変更することができないが、FPGAであれば、出荷された回路も使用者側で任意の論理機能を実装できる。FPGAは並列度の高い電子回路や機能の専門化によって機能向上した電子回路を容易に構成できるため、高速な構文解析器が期待できる。また、稼働中の機器のハードウェアも変更できるため、処理の対象や内容に合わせて、状況に応じた回路に書き換えることで、最小限の回路で、多様な処理を実行できる。\\
\\
本研究では、定義された文法からFPGAでの構文解析器を自動合成することに関する研究、合成された回路の機能評価、及び機能向上のための最適化を行う。\\
\\



%%%%%%%%%%%%%%%%%%%%%%%%%%%%
% 謝辞
%%%%%%%%%%%%%%%%%%%%%%%%%%%%
\prefacesection{Acknowledgements}

本論文は私が横浜国立大学大学院工学府物理情報工学専攻電気電子ネットワークコースに在籍中の研究成果をまとめたものである。
本論文を執筆するにあたり、横浜国立大学工学部電子情報工学科准教授である倉光君郎先生
には、指導教官として研究の方針をご指導頂きました。ここに深く感謝の意を表します。


加えて、私の学生生活を長きにわたって見守って下さった私の家族に深く感謝致します。
\afterpreface

\chapter{はじめに}
\label{Introduction}

近年、ＩｏＴの発展につれ、様々な機器への組み込みやすさやより高度なパケット処理が必要になった。また、ビックデータ時代になった今は、より高速な構文解析技法が求められている。そこで、組み込みやすさと高速な処理の面から、FPGA()というデバイスが注目されている。FPGAを用いて、構文解析器を実現する研究がいくつかある。\\
\\
例えば、研究１では正規表現を使って、ＦＰＧＡ上で構文解析器を作る。正規表現からＦＰＧＡ合成に必要なＨＤＬファイル、ネットリスト又はコンフィグレーションデータに変換する。しかし、パーサごとに回路を合成しなければならず、手間がかかる。また、開発者にはある程度ＦＰＧＡの知識が必要である。\\
\\
また、研究２で文脈自由文法を使ってＦＰＧＡでパーサを実現する研究がある。こちらはサブ回路を作ってたくさん並ぶ。ただし、n個のサブ回路がn+1文字しか受理できず、性能的にはよいとは言えない。\\
\\

FPGAで構文解析器を実現するのは非常に手間がかかる。例えば、ソフトウェア開発と異なり、FPGAの回路では、遅延が発生しているため、開発者は常に遅延時間をいしきしなければならない。また、FPGA開発の際には、合理合成、配線などという段階あり、検証時間が大きい。さらに、新しいプロトコルが続々誕生されている今、それに対応するには、構文解析器を書き換える必要がある。\\
\\

そこで、本研究の目的は自動生成可能、高速な処理、そして組み込みやすいパーサを実現する。方法としては、解析表現文法からFPGA上でパーサが自動生成する。ユーザはＦＰＧＡの知識が必要なく、文法を定義するpegファイルとテキストを入力するだけで、結果が得られる。\\

構文を定義するために、解析表現文法（Parsing Expression Grammar、以降PEG）を用いる。PEGは形式言語を一連の規則を使って表したものであり、PEGを用いることにより、事前に字句分析する必要がなく、線形時間で構文解析可能というメリットがある。またFPGA構成を記述するために、VHDL（VHSIC Hardware Description Language）という言語を用いる。VHDLとはデジタル回路、特に集積回路を設計するための言語であり、具体的な回路を考慮せずに動作だけを記述すればハードウェアの動作を定義することができるため、ソフトウェア・プログラミングと同様な手法でハードウェアの設計を行うことができる。VHDLは現在標準化され、ハードウェア記述言語の標準的仕様として多く採用されている。FPGAで構文解析器を自動合成するために、先ずPEGファイルからVHDLファイルを自動生成し、そしてFPGA合成ツールを使ってVHDLからFPGAを合成する。\\
\\

本論文の構成は次の通りである。
\\
第１章：初めに\\
第２章：ＦＰＧＡ及び解析表現文法ＰＥＧ\\
第３章：実装方針\\
第４章：デザイン\\
第５章：実装\\
第６章：実験\\
第７章：関連研究\\
第８章：結論\\

\chapter{関連知識}
この章では、ＦＰＧＡ及びＰＥＧについて説明する。

\section{FPGA}
FPGAとは、ユーザー側で回路を変更することができるデバイスのことである。
FPGA（Field Programmable Gate Array）とは、デジタル回路を構築する大規模集積回路の一種である。通常の集積回路の場合、出荷された回路を変更することができないが、FPGAの場合、出荷された回路も使用者側で任意の論理機能を実装できる。
FPGAは並列度の高い電子回路や機能の専門化によって機能向上した電子回路を容易に構成できる。ＦＰＧＡは並列処理に擦れており、並列化によって高速化することが可能である。また、ユーザ側が自由に回路を変更することが可能であるため、ある問題に特化した専用回路を作り、性能を向上することができる。\\
\\
さらに、稼働中の機器のハードウェアも変更できるため、処理の対象や内容に合わせて、状況に応じた回路に書き換えることで、最小限の回路で、多様な処理を実行できる。\\
一般にＦＰＧＡ開発の際、ハードウェア記述言語（ＨＤＬ）が用いられる。本研究では、ＨＤＬの一種であるＶＨＤＬを使用する。

\section{PEG}
構文解析とは、定義された文法に従ってテキストの構造を解析することである。本研究では、構文解析を実現するために、形式文法を使って、ＦＰＧＡ上でパーサを自動生成する。形式文法はたくさんの種類がある。例えば、解析表現文法（ＰＥＧ）や文脈自由文法（ＣＦＧ）などがある。\\
\\
本研究では、パーサを構築するために、解析表現文法を使用する。ＰＥＧはA <= e というルールの集合である。解析表現は表（）にある値と演算子を組み合わせた式である。
ＰＥＧのメリットは書きやすく、強力な表現力をもっている。また、Ｐａｃｔｒａｃｋ　を使って線形時間で処理することができる。
\\

\chapter{実装方針}
本研究では、Vitual Machineを採用している。PEGファイルから、実行すべき命令列を生成する。命令セットは図3.1となる。

\begin{figure}[t]
    \begin{center}
        \includegraphics[width=130mm]{./fig/Ist_list}
       \caption{命令セット}
        \label{Ist_list}
    \end{center}
\end{figure}

命令では、基本命令、特化命令と制御用命令がある。\\
\\
基本命令はBYTE, SET, ANY がある。こちらの命令は実際に文法定義ファイルの文字とテキストからの文字を比較し、文字を消費するかを判断する。
BYTEは文字リテラルを処理するための命令である。例えば、A =  'a' のＰＥＧである場合、[ BYTE 'a']という命令が生成される。この命令は、現在評価しているテキストの文字が'a'であれば成功でそうでなければ失敗である。\\
SETは文字クラスを処理するための命令である。例えば、A = [1-9]の場合、[SET [1-9]] という命令が生成される。\\
ANYは任意の文字を処理するための命令である。例えば、A = . の場合、[ ANY ] という命令がある。\\

非終端記号はCALL命令を使って、非終端記号の定義されたところにジャンプする。ジャンプする前に、現在命令の次の命令をReturn stackにpushする。RETという命令の時、Return stackからジャンプ先を取得する。
例えば、以下のＰＥＧファイルはこのような命令列が生成される。

\begin{eqnarray}\nonumber
&Add& = Value (+/-) Value\\\nonumber
&Value& = [1-9]\\\nonumber
\end{eqnarray}

生成された命令列：

\begin{eqnarray}\nonumber
Add &L1& Call L5\\\nonumber
      &L2& Set [+/-]\\\nonumber
      &L3& Call L5\\\nonumber
      &L4& Ret\\\nonumber
Value& L5 &Set[1-9]\\\nonumber
        &L6& Ret\\\nonumber
        \end{eqnarray}

まず非終端記号があるため、その非終端記号（L5)へジャンプする。Ｌ５にジャンプする前に、Ｌ２をReturn stackにpush される。
ここでL5が成功したら、L6に進み、L6はRETであるため、Return stackからジャンプ先をpopされる。先ほどL2をReturn stackにpushされたため、L2にジャンプされる。\\
次にL2が成功したら、L3に進む。L3でValueを呼び出し、Ｌ４をReturn stackにpushされる。
Valueの命令が終ったら、Ｌ4に戻る。L4で戻る先がないため、プログラムを終了する。どこから失敗した場合、プログラムが終了される。\\
\\
AＬＴはジャンプ先をFail stackにpushする命令である。PEGでは、Option, R~, 選択という演算子があり、どこかの命令が失敗しても、処理が続けることがある。どこかが失敗した時、Fail stackからジャンプ先を取得する。ＡＬＴの使い道はグルーピング、非終端記号、選択を処理する時に使う。具体的に下記に述べる。\\
\\
Optionを処理するため、2つの方法がある。対象となるOptionは上記の基本要素であれば、その命令と組み合わせて一つの命令として実行する。例えば、'a'?である場合、[ OBYTE 'a']というOptionとＢＹＴＥを組み合わせた命令が生成される。\\
対象となるOption はグルーピングまたは非終端記号の場合、AＬＴという命令を使って飛び先をstackにpushする。例えば、A = ('a' 'b')?　'c' の場合、'a'を実行する前に、ALTで'c’を評価するための位置をstackにpushする。この場合、以下の命令列が生成される。

\begin{eqnarray}\nonumber
&L1& ALT L4\\\nonumber 
&L2& BYTE 'a'\\\nonumber
&L3& BYTE 'b'\\\nonumber
&L4 &BYTE 'c'\\\nonumber
\end{eqnarray}

'a', 'b' でマッチした場合、L2,L3,L4の順に実行される。一方、例えば'a'で失敗した場合、Failが発生し、stackから飛び先を取得する。先ALTでL4をstackにpushされたため、L4がpopされて、次に実行する命令がL4となる。
Ｏｐｔｉｏｎ対象が非終端記号の場合、ALTの後にＣＡＬＬが実行される。
このように、ALTによってOptionを処理することができる。\\
\\

０回以上の場合も処理が２つに分かれる。対象がＢＹＴＥ，ＳＥＴ，ＡＮＹの場合、RBYTE, RSET, RANYとして組み合わせた命令を実行する。


対象はグルーピング又は非終端記号の場合、
ＡＬＴ及びＪＵＭＰを使って処理する。まずＡＬＴでこの処理が終ったときのジャンプ先をFail Stackにpushする。次に、グルーピング、非終端記号の要素を順番に実行し、成功したら、ＪＵＭＰでグルーピング・非終端記号の最初の要素に戻る。この処理をＦａｉｌが発生するまで、繰り返される。Ｆａｉｌが発生したら、先ＡＬＴでpushしたFail stackから、ジャンプ先を取得する。\\




%例えば、以下のＰＥＧはこのような命令列が生成される。

例えば、以下のＰＥＧはこのような命令列が生成される。
\begin{eqnarray}\nonumber
\texttt{Value = '1' ( '+' '2')*  '+' '3'}\nonumber
\end{eqnarray} \nonumber

\begin{eqnarray}\nonumber
&L1& BYTE '1'\\\nonumber
&L2& ALT L6\\\nonumber 
&L3& BYTE '+'\\\nonumber
&L4& BYTE '2'\\\nonumber
&L5& JUMP L3\\\nonumber
&L6& BYTE '+'\\\nonumber
&L7& BYTE '3'\\\nonumber
&L8& RE\\\nonumber
\end{eqnarray}

まず、ＡＬＴでＬ６をFail stackにpushする。つぎに順番にL3, L4を実行し、終わったらJUMP命令でL3に戻る。 L3, L4のどこかで失敗するまで、繰り返しが続く。一方、失敗すると、Fail stackにL6をpopされて、Ｌ６が実行される。１回以上の場合、基本命令と０回以上にみなして実行する。例えば、A = 'a'+ の場合は、[ BYTE 'a']  及び [ RBYTE 'a'] のように命令が生成される。\\
\\

Choiseの場合、backtrackを削減するために、選択肢の最初の文字によって、最初にどの選択にするかを決める。この処理をする命令はFIRSTという。複数の選択肢の最初の文字が同じである場合、各選択肢を評価する前に、この選択肢が失敗である場合、別の選択肢に移すためのジャンプ先をALT命令でstackに保存する。\\
例えば、以下のＰＥＧはこのような命令が生成される。
\begin{eqnarray}\nonumber
\texttt{Value = ('1' '1')/('1' '2')/'3'}\nonumber
\end{eqnarray}

\begin{eqnarray}\nonumber
&L1& FIRST\\\nonumber 
	&'1'& -> L3\\\nonumber
	&'3'& -> L8\\\nonumber
	&default& -> L2\\\nonumber
&L2& FAIL\\\nonumber
&L3& BYTE '1'\\\nonumber
&L4& ALT L7\\\nonumber
&L5& BYTE '1'\\\nonumber
&L6& RET\\\nonumber
&L7& BYTE '2' jump L6\\\nonumber
&L8& BYTE '3' jump L6\\\nonumber
\end{eqnarray}

まず、最初の文字によって、jump先が分かれている。最初の文字が'1'であればL3に、'3'であればL8に、そうでなければL2に移ってＦａｉ処理が発生する。Ｌ３にジャンプした場合、まず'1'を消費する。この場合、選択肢が'1' '1'又は'1'　'2'の２つがあるため、'1' '1'の選択肢を評価する前に、この選択肢が失敗した場合のジャンプ先をＡＬＴ命令でFail stackにpushする。もし、この選択肢が成功した場合、L6 のRETでプログラムを終了させる。一方、失敗した場合、選択肢'1' '2'を評価し、つまりL7が実行される。\\
\\
否定先読みの場合、処理が２つに分かれる。対象がＢＹＴＥ，ＳＥＴ，ＡＮＹの場合、ＮBYTE, ＮSET, ＮANYとして組み合わせた命令を実行する。対象はグルーピング又は非終端記号の場合、まずグルーピング・非終端記号を評価する前に、失敗した時のジャンプ先をFail stackにpushする。その後、グルーピング・非終端記号の要素を順序に評価する。どこかで失敗が発生したら、ＡＬＴで保存したジャンプ先にジャンプする。この場合は次の解析表現に進むことになる。\\
ただし、グルーピング・非終端記号が成功した場合、つまり否定先読みが失敗した場合、もしFail処理を発生させるとしたら、ＡＬＴで保存されたジャンプ先に飛ぶことになるため、次の解析表現に進んでしまう。そのため、まずSUCC命令でＡＬＴで保存したジャンプ先を消してから、Fail処理を発生させる。\\
例えば、以下のＰＥＧはこのような命令列が生成される。
\begin{eqnarray}\nonumber
Value = !('1'+) [1-9]+\nonumber
\end{eqnarray}

\begin{eqnarray}\nonumber
&L1& ALT L6\\\nonumber
&L2& BYTE '1'\\\nonumber
&L3& RBYTE '1'\\\nonumber
&L4& SUCC\\\nonumber
&L5& FAIL\\\nonumber
&L6& SET [1-9]\\\nonumber
&L7& RSET [1-9]\\\nonumber
&L8& RET\\\nonumber
\end{eqnarray} 

肯定先読みの場合、対象の表現を順序に評価することになるが、文字を消費しないため、評価する前に、ＰＯＳ命令で今の文字の位置を保存しておく。評価が終ったら、ＢＡＣＫ命令で、保存された位置に戻る。
例えば以下のＰＥＧはこのような命令列が生成される。
\begin{eqnarray}\nonumber
\texttt{Value =\&('1') [1-9]+}
\end{eqnarray}

\begin{eqnarray}\nonumber
&L1& POS\\\nonumber
&L2& BYTE '1'\\\nonumber
&L3& BACK\\\nonumber
&L4& SET [1-9]\\\nonumber
&L5& RSET [1-9]\\\nonumber
&L6& RET\\\nonumber
\end{eqnarray}

シーケンスは連続な命令で実行される。\\


ＦＰＧＡに情報を渡す前に、前処理としてＰＥＧファイルから命令列を生成する。この処理は本研究室が開発しているＮｅｚライブラリを使う。ＦＰＧＡは命令列を受け取り、テキストを解析する。


\chapter{設計}
\label{Design}
まず、各命令に対応するのサブ回路を作る。
制御部の信号によってどのサブ回路が実行されるのか決められる。

\begin{figure}[t]
    \begin{center}
        \includegraphics[width=130mm]{./fig/overall_circuit.png}
       \caption{全体回路}
        \label{fig:overall_circuit}
    \end{center}
\end{figure}

全体回路図は図4.1となる。


\section{制御部}


実効ステップは以下となる。\\
ステップ１:命令をロード、文字をロード\\
ステップ２：命令をデコード、命令実行\\
ステップ2が終ったら、またステップ１に戻る。

%命令実行過程は図となる。

基本的に命令実行に2つのクロックが必要である。
１つ目のクロックでは、命令及び文字を並に専用のレジスタにロードする。Instruction Address Register(IAR)に保存されたアドレスに格納された命令データをInstruction Data Register(IDR)にロードされる。同時にText Address Register(TAR)に保存されたアドレスに格納されたテキストをText Data Register(TDR)にロードされる。(図4.2)\\

\begin{figure}[t]
    \begin{center}
        \includegraphics[width=130mm]{./fig/step1_2.png}
       \caption{実行ステップ1/2}
        \label{fig:step1_2}
    \end{center}
\end{figure}


次のクロックでは、IDRのデータをデコーダに転送され、デコーダによって、実行される命令用回路が決まる。また、命令に応じて必要な情報を実行回路に送る。同クロックで命令用回路が実行される(図4.3)。実行結果によって、次の処理が決まる。\\

\begin{figure}[t]
    \begin{center}
        \includegraphics[width=130mm]{./fig/step2_2.png}
       \caption{実行ステップ2/2}
        \label{fig:step2_2}
    \end{center}
\end{figure}



制御用命令を除いて命令用回路の出力はnext char, next ist, failである。next char= `1'の時、文字を消費することになる。next ist = `1'の時、次の命令に進む(図4.4)。fail = `1'の時、Fail処理を発生させる(図4.5)。\\
\begin{figure}[t]
    \begin{center}
        \includegraphics[width=130mm]{./fig/succ.png}
       \caption{成功した場合}
        \label{fig:succ}
    \end{center}
\end{figure}


\begin{figure}[t]
    \begin{center}
        \includegraphics[width=130mm]{./fig/fail.png}
       \caption{Fail処理}
        \label{fig:fail}
    \end{center}
\end{figure}


Fail stackは失敗した時の戻り先を保存するためのスタックである。
例えば、選択の場合、第１選択肢を評価する前に、もし失敗した場合、
どこに戻るかを事前に保存しておく。第１選択肢が失敗した時、保存された
戻り先にジャンプする。\\
どこかの回路のfail信号が'1'になったとき、Fail stackにアクセスする。Fail stackに要素があれば、Fail stackをpopし、ジャンプ先を取得する。Fail stackに要素がなければ、パース失敗となり、プログラムを終了する。\\
\\



\section{命令用回路}
%\label{k2js}

\subsection{基本命令}
文字操作命令はBYTE, SET, ANYがある。

BYTE命令は、テキストの文字と形式文法の文字が一致するかどうかを判断する。ＢＹＴＥ命令用回路の入力はTRG, PEGからの文字、テキストの文字がある。一致する場合、match信号が'1'となり、逆に一致しない場合はfail信号が'1'となる。Trgがある場合だけ、作動する。Ｔｒｇがないときはmatch及びfailが'0'となる。matchが'1'になった場合、次の命令に進む処理をする。failが'1'の場合、Alt命令で保存されたスタックからとび先をもらう。スタックにデータが存在しない場合、プログラムを終了し、パース失敗となる。\\
BYTE回路は図4.6となる。\\
\begin{figure}[t]
    \begin{center}
        \includegraphics[width=130mm]{./fig/byte.png}
       \caption{BYTE用回路}
        \label{fig:byte}
    \end{center}
\end{figure}


ANY命令は、１文字を消費するという命令である。ＡＮＹ命令用の回路の入力はTRGで、出力はnextchar信号である。TRGがある場合だけ、nextcharが'1'となり、文字を消費する処理を始める。\\

SET命令用回路の入力は、TRG, PEGからの２の文字、テキストの文字がある。文字の範囲か、文字の選択かによって、比較条件が異なる。マッチした場合、matchが'1'となり、マッチしない場合、failが'1'となる。\\


\subsection{特化命令}
特化命令はOption, O個以上、否定先読みをBYTE, SET, ANYを組み合わせた命令である。

Optionの場合、0個マッチしてもよいため、TRGがある場合、matchが'1'となり、この回路からfail信号が発生されない。しかし、文字を消費するかを決めるため、１個マッチした場合、nextcharが'1'となり、文字を消費する。\\

0個以上の場合、マッチしたら、nextchar信号が'1'となり、文字を消費する。また、nextchar信号がTRGとつながっており、マッチした場合、命令をもう一度実行する。ただし、新たな文字をロードするには、１クロックが必要であるため、nextcharを１クロック遅らせてＴＲＧに入る。このように、マッチしなくなるまで、テキストを消費しながら、回路を動作する。一方、マッチされなくなったら、nextcmd信号が'1'になり、次の命令に進む。\\
RBYTE用回路は図4.7となる。

\begin{figure}[t]
    \begin{center}
        \includegraphics[width=130mm]{./fig/rbyte.png}
       \caption{RBYTE用回路}
        \label{fig:rbyte}
    \end{center}
\end{figure}

否定先読みの場合、条件を逆にするだけである。


\subsection{制御用命令}
Return stackは呼び出し先を保存するためのstackである。cmd addrレジスタは現在の文字の位置を保存するレジスタである。
CALL命令用回路は、ＴＲＧがあるとき、まずReturn stackに(cmd addr + 1)をpushし、Return stackのスタックポインターをインクリメントする。同時に命令が持っているジャンプ用の命令アドレスをプログラムレジスタにロードする。\\
%CALL命令用回路は図となる。


RET命令用回路は、TRGがあるとき、Return stackからpopし、cmd addrに転送する。Return stackに要素がなければ、パース成功となり、プログラムを終了させる。\\
Fail stackはfail処理が発生するときの命令アドレスを保存するスタックである。
ＡＬＴ命令用回路は、ＴＲＧがあるとき、Fail stackに命令が持っている保存用アドレスをpushし、Fail stackのスタックポインターをインクリメントする。\\

SUCC命令用回路は、ＴＲＧがあるとき、Fail stackからスタックポインターが指す要素を消し、Fail stackのスタックポイントをデクリメントする。FAIL命令用回路は、ＴＲＧがあるとき、failを'1'となり、Fail処理を発生させる。\\

text addrレジスタは文字の位置を保存するためのレジスタである。current text addr レジスタは現在の文字の位置を指すレジスタである。POS命令用回路はcurrent text addrをtext addrに転送し、現在文字の位置を保存す。BACK命令用回路はtext addrをcurrent text addrに転送し、現在文字をtext addrに切り替える。



%提案手法による処理の流れを図\ref{fig:k2js_overview}に示す。
%KonohaからJavaScriptへのコード変換は、次の手順で行う。
%\begin{enumerate}
%	\item Konohaのソースコードから抽象構文木(AST)を構築する
%	\item JavaScript生成モジュールが、ASTからJavaScriptコードを生成する
%\end{enumerate}

%Konohaではコード生成器はモジュール化されていて、ユーザーが好きなものを選ぶことができる。
%標準では独自のVM(Mini VM)のコードを生成・実行するが、
%モジュールを切り替えることで別のコードを生成可能である。
%Konohaの設計については、文献\cite{Konoha}に詳しいが、特徴としては以下のようなものがある。

%\begin{itemize}
%	\item 拡張可能な文法
%	\item 静的型付け
%	\item クラスベースオブジェクト指向
%	\item 切り替え可能なコード生成器
%\end{itemize}

\chapter{実装}
\label{impr}
本研究は、Zynq-7000 Development Board　で実装を行う。
詳細環境は以下である。
\begin{itemize}
\item Xilinx Zynq Z-7010 搭載
\item 最大動作周波数：450MHz
\item 512MB DDR3
\end{itemize}

このボードは、SoCの一種で、つまりFPGAの他に、ARM Processor も搭載している。
ARM　Processer側にLinux環境を起動させ、通信を行った。
ARM-FPGA間では、Xillybus社のxillybusというインタフェースを使った。

FPGA設計するために、VHDLを用いた。
開発の際、Xilinx社のVivado Suite Designというソフトウェアを使った。




%\section{JavaScript生成モジュールの実装}
%本節ではJavaScript生成モジュールの実装において考慮した事柄について述べる。
%\subsection{動的型付けと静的型付け}
%\label{dp}
%Konohaは静的型付けを行う言語であり、変数の型はその変数が宣言された時点で決定する。
%型の異なる値を代入したり、引数に渡したりしているコードは、実行前にエラーが判明するため、
%一般には実行時エラーの少ないプログラミングが可能である。

%\subsection{変数のスコープ}
%\label{scope}
%JavaScriptとKonohaでは変数のスコープが異なっている。
%Konohaはブロックごとにスコープを持つが、JavaScriptでは関数スコープしか存在しない。

\chapter{実験}
\label{exp}

性能評価のために、同じ仮想マシンをソフトウェアで実装したプログラムと実行時間を比較する。
ソフトウェアの詳細は以下である。


%本手法の評価として、実際に簡単なHTML5アプリケーションをKonohaで記述し、ログを集めることによって、
%端末の性能による実行速度の低下を調べる実験を行った。

%今回の実験では、高性能な環境の例としてPC、性能の低い環境の例としてiPod Touchを用いた。
%各環境の詳細を以下に示す。

\begin{itemize}
%	\item 高性能環境(PC)
%	\begin{itemize}
		\item CPU: Intel(R) Core i7-4770  3.40GHz
		\item RAM: 8.00GB
		\item OS: Ubuntu 14.04.1 LTS
%		\item Browser: 
%	\end{itemize}
%	\item 低性能環境(iPod Touch)
%	\begin{itemize}
%		\item CPU: Apple A4  1.00GHz
%		\item RAM: 256MB
%		\item OS: iOS 6.1
%		\item Browser: 
%	\end{itemize}
\end{itemize}

実験の際に発見したバグ：大きいデータファイルを受理できない。\\
原因：現在の実装では、プロセッサから受信されたデータストリームは一旦リングバッファ(レジスタアレイ）に一時的に保存する。大きいデータファイルの場合、バッファにまだ処理されていない文字が新しい文字に上書きされてしまう\\
限界： FPGAではレジスタ数が限られているため、現在の実装は正常に受理できるのは2KB以下のデータファイル\\
今後の対策：一度に一定の長さのデータ列を受信し、処理が終わるまで受信せず、送信側に待機を要求する\\


結果対象は４つのjsonファイルである。サイズは2KBである。\\
データの収集方法: FPGAの実行時間は常に一定しているが、mozを実行する際、PC環境に影響されているため、各jsonファイルに100回実行し、その中で処理時間が最も小さい値を取得する。

環境の動作周波数が異なるため、環境動作周波数を1GHzと想定して、計算する。
結果は図6.1となる。


\begin{figure}[t]
    \begin{center}
        \includegraphics[width=130mm]{./fig/result.png}
       \caption{実験結果}
        \label{fig:result}
    \end{center}
\end{figure}

%HTML5アプリケーションの例として、Canvasを用いて60フレーム毎秒(60fps)の描画を行う
%アプリケーションを実装し、ログ出力対象に毎フレームの描画関数を指定してコード変換を行った。
%計測回数は100回とした。

%描画関数の平均実行時間は、PCの1.61ミリ秒に対し、iPod Touch環境では31.13ミリ秒と
%約20倍低速になっていた。ここで、60フレーム毎秒で描画する場合、1フレームの実行時間が
%16.6ミリ秒を超えるとフレームレートの低下が発生する。
%ログからiPod Touchにおいてフレームレートが半分の約30fpsに低下することが推測されるが、
%実際にiPod Touch環境ではフレームレートの低下とブラウザの応答速度低下が確認された。

\chapter{関連研究}
\label{RelatedWorks}
   [1] Cristian Ciressan, Eduardo Sanchez, Martin Rajman, Jean-Cedric Chappelier, “An FPGA-Based Coprocessor for the Parsing of Context-Free Grammars”, Proceedings of the 2000 IEEE Symposium on Field-Programmable Custom Computing Machines 2000, Page 236\\

[2]Yi-Hua E.Yang, Weirong Jiang and Vicktor K.Prasanna,Proceedings of the 4th ACM IEEE Symposium on Architectures for Networking and Communications Systems Pages 30-39 ,”Compact Architecture for High Throughput Regular Expression Matching on FPGA”,2008\\

[3]Reetinder Sidhu and Vicktor K.Prasanna, Fast Regular Expression Matching using FPGAs, Proceedings of the the 9th Annual IEEE Symposium on Field-Programmable Custom Computing Machines Pages 227238, , 2001\\

[4] Joao Bispo, Ioannis Sourdis, Joao M.P.Cardoso, and Stamatis Vassiliadis, ``Regular Expression Matching for Feconfigurable Packet Inspection", FPT '06: Proceedings of the IEEE International Conference on Field Programmable Technology, 2006., Dec. 2006, pp. 119-126.\\

[5] Cheng-Hung Lin, Chih-Tsun Huang, Chang-Ping Jiang, and Shih-Chieh Chang, ``Optimization of regular expression pattern matching circuits on FPGA", DATE '06: Proceedings of the conference on Design, automation and test in Europe (3001 Leuven, Belgium, Belgium), European Design and Automation Association, 2006, pp. 12-17.\\

[6]Norio Yamagaki, Reetinder Sidhu, and Satoshi Kamiya, ``High-Speed Regular Expression Matching Engine Using Multi-Character NFA", FPL '08: Proceedings of the International Conference on Field Programmable Logic and Applications, 2008., Aug. 2008, pp. 697-701.\\

[7] Sailesh Kumar, Balakrishnan Chandrasekaran, Jonathan Turner, and George Varghese, ``Curing Regular Expressions Matching Algorithms from Insomnia, Amnesia, and Acalculia", ANCS '07: Proceedings of the 3rd ACM/IEEE Symposium on Architecture for networking and communications systems (New York, NY, USA), ACM, 2007,pp. 155-164.\\







%\section{JavaScriptへ変換して実行する言語}
%\label{toJS}
%JavaScriptを用いた開発には問題点も指摘されている。例えば、
%JavaScriptはプロトタイプベースの言語でありクラスが存在しない、
%という問題や、JavaScriptは動的型付け言語であるため、
%一般論として大規模な開発に向かないといった問題である。

%これらの問題を解決するために、近年、開発時には別の言語で記述し、
%JavaScriptへ変換した物を実行するというアプローチがとられるようになっている。
%例として、次のようが言語が挙げられる。
%\begin{itemize}
%	\item CoffeeScript
%	\item Dart
%	\item Haxe
%	\item TypeScript
%	\item JSX
%\end{itemize}
%これらの言語はどれもクラスベースオブジェクト指向言語である。また、この中ではCoffeeScriptは
%動的型付けを採用しているが、その他の言語は静的型付けを採用している。

\chapter{結論}
\label{conc}

本研究は仮想マシン方式を使って、FPGAで構文解析器を実現した。結果として、2KB以下のファイルの場合、Ｃ言語で実装したプログラムと比べて、FPGAでは約５倍高速化できた。

今後の課題としては、まずバグを修正し、大きいファイルの場合の性能評価を行う。また、パイプライン・メモ化を導入し、より高速化を図る。さらに、仮想マシン以外の方式を検討する。


%(The great conclusion goes here.)

%\bibliographystyle{plain}
%\bibliography{mybib.bib}

\end{document}
