<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üßï ü§® üî© Consejos √∫tiles para usar el asistente HyperLynx DDR para el an√°lisis QDR4 üë©üèø‚Äçü§ù‚Äçüë®üèº üë®üèª‚Äçüè´ üìπ</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Quad Data Rate (QDR-IV) es un est√°ndar de memoria de alto rendimiento para aplicaciones de red y es ideal para la pr√≥xima generaci√≥n de dispositivos d...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Consejos √∫tiles para usar el asistente HyperLynx DDR para el an√°lisis QDR4</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/company/nanosoft/blog/423897/"><div style="text-align:center;"><img src="https://habrastorage.org/webt/u-/er/qq/u-erqq7n5iv6ge1-wyynu27goae.png"></div><br><br>  Quad Data Rate (QDR-IV) es un est√°ndar de memoria de alto rendimiento para aplicaciones de red y es ideal para la pr√≥xima generaci√≥n de dispositivos de red, equipos de comunicaciones y sistemas inform√°ticos. <br><br>  QDR-IV SRAM tiene una unidad de detecci√≥n y correcci√≥n de errores (ECC) incorporada para garantizar la integridad de los datos.  Esta unidad es capaz de procesar todos los errores de memoria de un solo bit, incluidos los causados ‚Äã‚Äãpor los rayos c√≥smicos y las part√≠culas alfa.  Como resultado, los m√≥dulos de memoria tendr√°n una tasa de error de programa (SER) de no m√°s de 0.01 fallas / MB.  QDR-IV est√° equipado con una funci√≥n de paridad de direcci√≥n programable que garantiza la integridad de los datos en el bus de direcciones. <br><br>  Caracter√≠sticas distintivas de la memoria QDR SRAM: <br><br><ul><li>  El m√≥dulo de correcci√≥n de errores integrado garantiza la integridad de los datos y elimina los errores de software. </li><li>  Los m√≥dulos est√°n disponibles en dos versiones: QDR-IV HP (velocidad de datos 1334 Mtrans / s) y QDR-IV XP (velocidad de datos 2132 Mtrans / s) </li><li>  Dos puertos de datos de memoria DDR1 bidireccionales independientes </li><li>  Funci√≥n de inversi√≥n de bus para reducir el ruido al conectar las l√≠neas de entrada y salida </li><li>  El esquema de negociaci√≥n integrado (ODT) reduce la complejidad de la junta </li><li> Incline el entrenamiento para mejorar el tiempo de captura de se√±al </li><li>  Intensidad de la se√±al de E / S: 1.2V a 1.25V (l√≥gica del transceptor de alta velocidad (HSTL) / l√≥gica terminada (SSTL)), 1.1V a 1.2V (POD2) </li><li>  Paquete de 361 pines FCBGA3 </li><li>  Ancho del bus: x18, x36 bit </li></ul><a name="habracut"></a><br><h3>  Introduccion </h3><br>  El DDRx Wizard es una herramienta f√°cil de usar en HyperLynx que le permite controlar por lotes las formas de onda temporales y analizar la integridad de la se√±al de los protocolos DDR JEDEC est√°ndar.  El DDRx Wizard se puede iniciar tanto en la etapa de an√°lisis pre-topol√≥gico de acuerdo con el escenario "qu√© pasar√≠a si", como en un tablero completamente trazado.  Adem√°s, la herramienta le permite importar la mayor√≠a de los formatos de modelos creados por los principales proveedores de chips. <br><br>  DDRx Wizard le permite verificar todos los bits del bus de memoria para verificar el cumplimiento de la integridad de la se√±al, as√≠ como para cumplir con los requisitos de sincronizaci√≥n entre se√±ales.  Este art√≠culo detallar√° el uso del asistente interactivo para analizar proyectos que implementan el protocolo QDR4 (Fig. 1). <br><br> <a href=""><img src="https://habrastorage.org/webt/mn/r7/dn/mnr7dnxaogwzla5vb4nyk_nqqja.jpeg"></a> <br>  <i>Fig.</i>  <i>1. La arquitectura interna de QDR en el ejemplo del m√≥dulo CY7C4142KV13 (se puede hacer clic)</i> <br><br><h3>  Primer vistazo a QDR-IV en HyperLynx DDRx WIZARD </h3><br>  El protocolo QDR-IV define dos pares unidireccionales de una se√±al estrobosc√≥pica de datos: uno para leer datos, el otro para escribir, que admiten operaciones independientes entre s√≠ y operaciones de lectura y escritura simult√°neas, y los puertos pueden operar a diferentes frecuencias (Fig.2).  Por lo tanto, el riesgo de un mal funcionamiento se elimina por completo. <br><br><img src="https://habrastorage.org/webt/hd/1q/5d/hd1q5dmj0rdirsow7slcp1vl7je.jpeg"><br>  <i>Fig.</i>  <i>2. Disponibilidad de puertos de lectura y escritura separados en la arquitectura QDR SRAM</i> <br><br>  Para este protocolo, el DDRx Wizard usar√° puertas separadas para leer y escribir datos.  QDR IV generalmente se implementa usando un bus x36 o x18 bit (ver Fig. 3a y 3b). <br><br><div class="scrollable-table"><table><tbody><tr><td><img src="https://habrastorage.org/webt/7t/sa/gz/7tsagzumuack4l7fysxfphqfy_w.png" alt="imagen">  Fig.  3a.  QDR-IV, x36 bits </td><td><img src="https://habrastorage.org/webt/jv/0g/rm/jv0grmzpzjv4kyxvcwokuav2jty.png" alt="imagen">  Fig.  3b.  QDR-IV, x36 bits </td></tr></tbody></table></div><br>  El DDRx Wizard habilita la simulaci√≥n QDR-IV en tres pasos: <br><br><ul><li>  Verificaci√≥n de lectura de datos </li><li>  Comprobaci√≥n de registro de datos </li><li>  Direcci√≥n / Control de bus de control </li></ul><br>  Dado que las comprobaciones del bus de direcci√≥n / control pueden realizarse independientemente de las comprobaciones de lectura / escritura de datos, esto puede ahorrarle tiempo al combinar este paso con cualquiera de los pasos de prueba de datos.  A continuaci√≥n se describen los tres escenarios para estas pruebas. <br><br><h3>  Caracter√≠sticas tecnol√≥gicas </h3><br>  QDR-IV admite la tecnolog√≠a de drenaje seudo abierto (POD) y la l√≥gica de terminaci√≥n de l√≥gica terminada de la serie Stub (SSTL) (Figura 4). <br><br><img src="https://habrastorage.org/webt/ou/du/fn/oudufnsg9ijaclyuttgthdomfcg.jpeg"><br>  <i>Fig.</i>  <i>4. Diferencias entre POD y SSTL</i> <br><br>  Independientemente del est√°ndar l√≥gico utilizado, seleccione <b>LPDDR3</b> como tecnolog√≠a (Fig. 5), ya que no hay soporte para el <b>entrenamiento Vref</b> , como es el caso con el m√≥dulo POD del DDR4.  En su lugar, se utilizan valores fijos Vref y Vinh / Vinl, similares a DDR3 y LPDDR3.  Dado que QDR-IV usa una velocidad de datos dual para se√±ales de direcci√≥n como LPDDR3, se recomienda que seleccione esta opci√≥n.  Luego, ingrese la velocidad de transferencia de datos del usuario, por ejemplo, 1866 MT / so 2133 MT / s, donde MT / s es el n√∫mero de megatransfers por segundo (megatransfers por segundo). <br><br><img src="https://habrastorage.org/webt/hb/i9/sk/hbi9skjwgvjl1decuuy5vpcyo2k.png"><br>  <i>Fig.</i>  <i>5. La elecci√≥n de la l√≥gica est√°ndar</i> <br><br><h3>  Se√±al de datos: operaci√≥n de lectura </h3><br>  Para las operaciones de lectura de se√±al de datos, DRAM controlar√° las se√±ales DQ junto con las se√±ales QK estrobosc√≥picas diferenciales.  Por lo tanto, la configuraci√≥n se centra en la operaci√≥n de lectura de datos y asigna los circuitos (se√±ales) necesarios a la puerta QK correspondiente. <br>  En la secci√≥n <b>Redes para simular</b> (Figura 6), marque la casilla ‚Äú <b>Solo ciclos de lectura</b> ‚Äù.  Las <b>casillas de verificaci√≥n Reloj a luz estrobosc√≥pica y Direcci√≥n</b> son opcionales. <br><br>  Adem√°s, marque la instalaci√≥n de la <b>compensaci√≥n de inicio de se√±al de compensaci√≥n para tener en cuenta las variaciones en la casilla de verificaci√≥n de tiempo de medici√≥n</b> . <br><br><img src="https://habrastorage.org/webt/to/ij/9u/toij9ue7wvjtvumqp1grzpyajfy.png"><br>  <i>Fig.</i>  <i>6. Lectura de datos</i> <br><br>  Aseg√∫rese de que todas las luces estrobosc√≥picas de datos necesarias est√©n seleccionadas (Figura 7). <br>  En la secci√≥n <b>Redes de datos</b> , verifique que cada se√±al coincida con cada puerta correctamente.  Tenga en cuenta que las se√±ales son diferentes para los buses x18 y x36 bit, as√≠ que aseg√∫rese de que el pinout sea el adecuado para su caso particular (Fig. 8a y 8b). <br><br><img src="https://habrastorage.org/webt/3c/46/ul/3c46ulzcxrz21kz4brsts1xdx7y.png"><br>  <i>Fig.</i>  <i>7. Lectura de datos estrobosc√≥picos</i> <br><br><img src="https://habrastorage.org/webt/ti/y1/o-/tiy1o-mhfmomhbwuxneat1eii7y.png"><br>  <i>Fig.</i>  <i>8a.</i>  <i>Grupo de se√±al para bus de 36 bits</i> <br><br><img src="https://habrastorage.org/webt/qy/df/ua/qydfuaz74qgkfu94gjacxofcqae.png"><br>  <i>Fig.</i>  <i>8b.</i>  <i>Grupo de se√±ales para el bus de 18 bits.</i> <br><br>  La prueba del bus paralelo generalmente se realiza ajustando / manteniendo el tiempo entre la luz estrobosc√≥pica y la se√±al.  Todos estos requisitos, adem√°s de otros valores temporales, son requeridos por el Asistente DDRx para verificar los resultados.  Estos valores pueden diferir de un microchip a un microchip; por lo tanto, se recomienda ingresar valores que se apliquen a un dispositivo de memoria espec√≠fico.  Adem√°s, la informaci√≥n de temporizaci√≥n predeterminada para LPDDR3 no es compatible con QDR-IV.  Por lo tanto, toda la informaci√≥n de temporizaci√≥n para QDR-IV debe ingresarse y coincidir con la documentaci√≥n de su chip. <br><br>  Esto se puede hacer utilizando el <b>Asistente de sincronizaci√≥n</b> (Fig. 9), que solicita al usuario que complete varios formularios para la generaci√≥n posterior de valores temporales, o puede editar los archivos de sincronizaci√≥n .V que corresponden a su controlador y DRAM. <br><br><img src="https://habrastorage.org/webt/a6/fq/au/a6fqauglj2vrlmr_xm4gr2ijylu.png"><br>  <i>Fig.</i>  <i>9. Establecer valores de tiempo</i> <br><br>  <b>Tenga en cuenta que,</b> dado que la simulaci√≥n se realiza en modo <b>LPDDR3</b> , los resultados deben interpretarse en consecuencia. <br><br><h3>  Se√±al de datos: operaci√≥n de escritura </h3><br>  La operaci√≥n de escritura de datos y su an√°lisis es similar al an√°lisis para la operaci√≥n de lectura descrita anteriormente.  Pero hay dos diferencias clave que ahora consideraremos.  Con la excepci√≥n de estos dos matices, los pasos tomados para la operaci√≥n de lectura de datos se pueden repetir para simular la escritura de datos. <br><br>  En la secci√≥n <b>Redes para simular</b> (Figura 10), aseg√∫rese de que la <b>opci√≥n Escribir solo ciclos est√©</b> seleccionada. <br><br>  Tambi√©n es posible simular <b>operaciones de escritura de se√±al de direcci√≥n</b> .  Y no olvide asegurarse de que la <b>casilla de verificaci√≥n Compensar sesgo para tener en cuenta las variaciones en el tiempo de verificaci√≥n de la casilla de verificaci√≥n marcada est√© marcada</b> . <br><br><img src="https://habrastorage.org/webt/yf/14/a3/yf14a37oqikvjwsgc9j8gdcunbe.png"><br>  <i>Fig.</i>  <i>10. Grabaci√≥n de datos</i> <br><br>  Aseg√∫rese de que se seleccionen las puertas correctas en la secci√≥n <b>Strobe de datos</b> (Figura 11).  La diferencia clave entre una transacci√≥n de lectura y una transacci√≥n de escritura es la luz estrobosc√≥pica utilizada para sincronizar los datos; esta luz estrobosc√≥pica es diferente de la luz estrobosc√≥pica utilizada para la operaci√≥n de lectura de datos (Fig. 12 y 13). <br><br><img src="https://habrastorage.org/webt/b1/ny/3m/b1ny3m7pi1j_inrxvqxinjdxefy.png"><br>  <i>Fig.</i>  <i>11. Puertas de datos de registro</i> <br><br><img src="https://habrastorage.org/webt/l9/x8/ff/l9x8ffrx1y7p7fry-8gc0vfh59u.png"><br>  <i>Fig.</i>  <i>12. Grupos de se√±ales estrobosc√≥picas de se√±al (bus de 36 bits)</i> <br><br><img src="https://habrastorage.org/webt/ex/fx/q9/exfxq9o4qptlwp8ltjhg_cf2hom.png"><br>  <i>Fig.</i>  <i>13. Grupos de se√±ales estrobosc√≥picas de se√±al (bus de 18 bits)</i> <br><br><h3>  Direcci√≥n de bus, comando y control </h3><br>  El QDR-IV utiliza bloqueos diferenciales CK / CK # para seleccionar se√±ales de control, direcci√≥n y se√±ales de comando.  El borde anterior de la se√±al CK se usa para ingresar informaci√≥n sobre el puerto A, y el borde posterior se usa para seleccionar informaci√≥n sobre el puerto B. <br><br>  Teniendo en cuenta la integridad de la se√±al, las formas de onda para las l√≠neas de direcci√≥n deben cumplir con los requisitos de instalaci√≥n y los retrasos de los bordes inicial y final de la se√±al del reloj.  Esto es muy similar al comportamiento de LPDDR3. <br><br>  Las se√±ales <b>LDA #, LDB #, RWA # y RWB # se</b> sincronizan a la misma velocidad de datos (velocidad de datos √∫nica).  Esto significa que estas se√±ales se sincronizan solo en uno de los dos frentes de los pulsos del reloj.  Las se√±ales LDA # y RWA # est√°n sincronizadas en el flanco ascendente del reloj, y las se√±ales LDB # y RWB # est√°n en el flanco descendente. <br><br>  Los bloques son en gran parte sim√©tricos: el diferencial delantero no es muy diferente del trasero.  Esto significa que para garantizar la integridad de la se√±al, los valores de temporizaci√≥n para <b>LDB # y RWB #</b> deben ser casi los mismos, si no id√©nticos, cuando se muestrea en los <b>bordes</b> ascendente o <b>descendente del</b> reloj.  Las se√±ales de control LPDDR3 tambi√©n se sincronizan solo en el flanco ascendente. <br><br>  Los siguientes pasos son espec√≠ficos para la simulaci√≥n de bus de direcci√≥n, comando y bus de control utilizando QDR-IV. <br><br>  Aseg√∫rese de que en la secci√≥n <b>Redes para simular</b> est√© <b>seleccionada la</b> casilla de verificaci√≥n <b>Direcci√≥n, Comando y Control de tiempo (en relaci√≥n con los relojes)</b> (Fig. 14). <br><br><img src="https://habrastorage.org/webt/04/m2/sh/04m2shw2um0hirsnqex-xiz2-ya.png"><br>  <i>Fig.</i>  <i>14. Marque la casilla Direcci√≥n, tiempo de comando y control</i> <br><br>  En la secci√≥n <b>Redes de reloj</b> , aseg√∫rese de que est√© seleccionado el par diferencial de se√±ales de reloj CK / CK # (Fig. 15). <br><br><img src="https://habrastorage.org/webt/tk/xx/zn/tkxxznuwkw6esdmhn6i3hbg-9ac.png"><br>  <i>Fig.</i>  <i>15. La elecci√≥n del reloj diferencial</i> <br><br>  En la secci√≥n <b>Addr / Comm Nets</b> , aseg√∫rese de que los bits <b>A [20: 0]</b> est√©n seleccionados para dispositivos con x36 bits y los bits <b>A [19: 0]</b> est√©n seleccionados para dispositivos con x18 bits.  Adem√°s, configure las <b>se√±ales AP y AINV</b> (Fig. 16 y 17). <br><br><img src="https://habrastorage.org/webt/k3/k7/ge/k3k7geoif_muyxncmxve3dutuk8.png"><br>  <i>Fig.</i>  <i>16. Configuraciones para buses x36-bit</i> <br><br><img src="https://habrastorage.org/webt/hy/y3/ke/hyy3kem7zrvziequz2u_wjqfoq0.png"><br>  <i>Fig.</i>  <i>17. Configuraciones para buses x18-bit</i> <br><br>  En la secci√≥n <b>Redes de control</b> , seleccione las se√±ales LDA #, LDB #, RWA # y RWB # (Figura 18). <br><br><img src="https://habrastorage.org/webt/so/5i/pi/so5ipiblvfvzhksebfrlwwxxueg.png"><br>  <i>Fig.</i>  <i>18. Se√±ales de control</i> <br><br>  Al igual que con el modelado de una se√±al de datos, aseg√∫rese de estar utilizando los archivos correctos con los par√°metros de tiempo.  El resto del modelado y evaluaci√≥n de los resultados es similar a LPDDR3. <br><br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">"Interpretaci√≥n de los resultados del informe HyperLynx DDRx"</a> <br><br><h3>  Conclusi√≥n </h3><br>  Siguiendo las sencillas instrucciones de este art√≠culo, puede beneficiarse y utilizar el paquete auxiliar DDRx Wizard para simular y probar los buses QDR-IV. <br><br>  Espero que este manual sea √∫til para alguien. <br>  Atentamente, Filipov Bogdan ( <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=" class="user_link">pbo</a> ). <br><br>  Aprovechando esta oportunidad, quiero invitar a los desarrolladores de REU a un seminario organizado por Nanosoft y Mentor Graphics: <br><br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">"Una nueva generaci√≥n de soluciones de dise√±o de dispositivos electr√≥nicos de Mentor Graphics"</a> <br><br><img src="https://habrastorage.org/webt/ci/j5/vz/cij5vzabktrgzczbensiqv6inyq.png"></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/es423897/">https://habr.com/ru/post/es423897/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../es423885/index.html">Una invitaci√≥n a un espect√°culo de luces y un peque√±o conocedor de la futura plataforma Circle of Light en Mosc√∫</a></li>
<li><a href="../es423889/index.html">Mi decepci√≥n en el software</a></li>
<li><a href="../es423891/index.html">√Årboles de expresi√≥n de desarrollo empresarial</a></li>
<li><a href="../es423893/index.html">Hello World para recibir datos de un dispositivo Bluetooth (BLE) a trav√©s de C #</a></li>
<li><a href="../es423895/index.html">No necesitas un abogado. Pero eso no es seguro</a></li>
<li><a href="../es423901/index.html">Cuando se necesita velocidad y escala: servidor de dispositivos iOS distribuidos</a></li>
<li><a href="../es423903/index.html">Inmersi√≥n en AD: analizamos ataques avanzados en Microsoft Active Directory y c√≥mo detectarlos</a></li>
<li><a href="../es423905/index.html">Los desarrolladores permanecieron desconocidos. Conferencia de Yandex</a></li>
<li><a href="../es423911/index.html">La fot√≥nica de silicio tropieza en el √∫ltimo medidor</a></li>
<li><a href="../es423919/index.html">C√≥mo automatizar la recopilaci√≥n de KPI por mes y dejar a los usuarios casi satisfechos</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>