{
    modes: {
        verilog: {
            name: "Verilog",
            highlighter: "ace/mode/verilog",
            extensions: [
                "v",
                "vh",
                "sv",
                "svh"
            ]
        }
    }
}
