<!doctype html>
<html>
<head>
<title>Computer's_Physics</title>
<meta charset="UTF-8">
</head>

<body>
<a href="index.html"><h1>WEB</h1></a>
<h2>Arithmetic Logic Unit</h2>
<ul>
    <li>Digital Logic Circuit</li>
    <ol>
        <a href="Digital to analogue transformation.html"><li>Digital to analogue transformation</li></a>
        <a href="Logic to Electic Circuit.html"
        target="_blank" title=""><li>Logic to Electic Circuit</li></a>
        <a href="Voltage Level Change.html"><li>Voltage Level Change</li></a>
        <a href="Specific Voltage Input.html"><li>Specific Voltage Input</li></a>
        <a href="Logic's Input and output ex.html"><li>Logic's Input and output ex</li></a>
    </ol>
    <li>Logic circuit</li>
    <ol>
        <a href="Logic gate.html"><li>Logic gate</li></a>
        <a href="Applied Circuit.html"
        target="_blank" title=""><li>Applied Circuit</li></a>
        <a href="Sequence Circuit.html"><li>Sequence Circuit</li></a>
    </ol>
</ul>
<p>Voltage Level Change</p>
논리에서 전압으로 논리상태를 표시하는데 이것은 경험적인 회로 구현에서 나온 개념이라고 볼 수 있다. <br>
전류는 다양한 상황에서 적용하는데 어려움이 많다. 그렇다면 전압을 몇 V로 할것인가를 생각해야 한다. <br>
칩을 만드는 회사가 여러개가 존재하므로 표준화 하지 않으면 안 된다.<br>

초기의 논리회로는 5V 기준이였다. <br>
5V를 정해 놓고 이것에 맞추어 논리게이트든 마이크로프로세서든 만들어졌다. 그래서 5V를 Vcc라고 표시한다.<br>

그렇다면 굳이 5V을 계속 해야 하는가가 문제이다. 전압이 높으면 고속의 클럭등에서 전력면에서 불리하다. <br>
그리고 엣지에서 변화하는 속도가 존재하므로 고속의 처리에 불리하다. 따라서 전압은 낮으면 좋을 것이다. <br>
따라서 경향은 점점 낮아지고 있다. 3.3V 많이 사용하는 전압이다.<br>

TTL에 비해 CMOS는 전압 적응성이 좋다. 그리고 마이크로프로세서 분야에서는 FET을 이용한다. <br>
그렇다면 무조건 전압을 낮출수 있는가이다. 이것은 여러 가지 이유에서 불가능하다.<br>

논리0을 표시할 때, 0V가 출력이 되면 좋지만 BJT나 FET을 사용하면 내부저항 때문에 전압이 나타난다. <br>
따라서 개별 스위칭하는 전자소자의 포화상태 전압을 낮는 것이 전체 전원을 낮추는 열쇠다.<br>

두 가지 논리 레벨의 예시<br>
논리 소자 기술	L 전압	H 전압<br>
시모스	0V ～ 0.3Vcc[1]	0.7Vcc ～ Vcc<br>
TTL	0V ～ 0.8V	2V ～ Vcc<br>

NMOS의 로직 게이트<br>
디지털 회로는 두 가지 전압 레벨을 이진수나 논리 레벨의 0과 1로 나타내기 위해 사용된다. <br>
액티브 하이(정논리)에서는 L는 이진수 0, H는 이진수 1을 나타내며, 액티브 로우(부논리)에서는 반대의 의미로 사용된다. <br>
예를 들어 0 ~ 1.5 볼트는 논리 0, 3.5 ~ 5 V는 논리 1과 같다. 1.5 ~ 3.5 V는 논리가 변경될 때 사용되는 상태로 이상 상태라고 한다. <br>
논리가 변경될 때 사용되는 상태는 대부분의 회로가 순수한 저항 회로가 아니기 때문에 전압 수준이 빠르게 변경되지 않아서 발생된다. <br>
이러한 이상 상태를 인식하는 논리 회로도 있지만, 대부분 랜덤으로 0 혹은 1로 해석한다.<br>

시모스의 디지털 회로는 내부 구조로 인하여 이러한 이상 상태에 있을 때 많은 전력을 소비해 버린다. <br>
그렇기 때문에 이상 상태를 계속하면 소자가 발열로 인하여 파괴 될 수 있고, 회로를 설계할 때 이상 상태를 피해야 한다.<br>

초기의 디지털 회로는 실리콘 기판에서 트랜지스터 제작에 제한이 있어서 PMOS나 NMOS에 의하여 내부 회로를 구성했었다. <br>
이 경우에 입력이 0일 때는 전력소비가 적었지만 입력이 1일 때는 큰 전력을 소비한다. <br>
또는 반대의 특성을 가지기도 했으며, 이 특성에 따라서 논리 회로를 액티브 하이 혹은 액티브 로우로 설계를 해야 하는 것이 중요했었다.<br>

NMOS의 로직에서 논리 1의 H출력시 전류가 흐르면 저항에 전압이 걸린다. 출력회로에 따라서는 가끔은 토템폴의 출력구조에 비해 전력면에서 불리하다.<br>

슈미트 트리거 (Schmitt trigger)<br>

파형의 상승이나 하강으로 논리의 의도적으로 다르게 해서 이상 상태를 피하는 방법으로 히스테리시스(이력 현상)을 이용하는 경우도 있다. 슈미트 트리거(Schmitt Trigger)라고 불리는 로직 게이트가 별도로 존재한다.<br>

위 그림에서 논리 A 출력은 엣지에서 실제로 발생할 수도 있다. 따라서 전압이 상승할 때, 논리를 인식하는 전압 레벌의 차이를 두어 이 문제를 어느정도 극복할 수 있다.<br>

74LS04는 LS의 타입의 일반적인 전압 기준에 따라 동작하나 74LS14는 슈미트 트리거 특성을 갖는다. 슈미트 트리거의 동작에서 LS와 HC타입의 동작범위가 다르므로 선택적으로 사용하면 된다.<br>
</body>
</html>