/*
 * Copyright (c) 2009-2019 ARM Limited. All rights reserved.
 * 
 * SPDX-License-Identifier: Apache-2.0
 * 
 * Licensed under the Apache License, Version 2.0 (the License); you may
 * not use this file except in compliance with the License.
 * You may obtain a copy of the License at
 * 
 * http://www.apache.org/licenses/LICENSE-2.0
 * 
 * Unless required by applicable law or agreed to in writing, software
 * distributed under the License is distributed on an AS IS BASIS, WITHOUT
 * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.
 * See the License for the specific language governing permissions and
 * limitations under the License.
 *
 * @file     PTM280xx.sfd
 * @brief    CMSIS-SVD SFD File
 * @version  0.4
 * @date     13. June 2025
 * @note     Generated by SVDConv V3.3.42 on Friday, 13.06.2025 10:51:45
 *           from File 'PTM280xx.svd',
 *           last modified on Friday, 13.06.2025 02:50:15
 */




// ------------------------------  Register Item Address: CRC_CR  ---------------------------------
// SVD Line: 27

unsigned int CRC_CR __AT (0x40003C00);



// ----------------------------------  Field Item: CRC_CR_EN  -------------------------------------
// SVD Line: 35

//  <item> SFDITEM_FIELD__CRC_CR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40003C00) CRC enable </i>
//    <check> 
//      <loc> ( (unsigned int) CRC_CR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: CRC_CR_RST  -------------------------------------
// SVD Line: 42

//  <item> SFDITEM_FIELD__CRC_CR_RST
//    <name> RST </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40003C00) CRC reset control </i>
//    <check> 
//      <loc> ( (unsigned int) CRC_CR ) </loc>
//      <o.1..1> RST
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: CRC_CR_INS  -------------------------------------
// SVD Line: 49

//  <item> SFDITEM_FIELD__CRC_CR_INS
//    <name> INS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40003C00) CRC input selection </i>
//    <check> 
//      <loc> ( (unsigned int) CRC_CR ) </loc>
//      <o.2..2> INS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CRC_CR_IBITR  ------------------------------------
// SVD Line: 56

//  <item> SFDITEM_FIELD__CRC_CR_IBITR
//    <name> IBITR </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40003C00) CRC input bit sequence reversal </i>
//    <check> 
//      <loc> ( (unsigned int) CRC_CR ) </loc>
//      <o.3..3> IBITR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CRC_CR_IBYTER  -----------------------------------
// SVD Line: 63

//  <item> SFDITEM_FIELD__CRC_CR_IBYTER
//    <name> IBYTER </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40003C00) CRC input byte sequence reversal </i>
//    <check> 
//      <loc> ( (unsigned int) CRC_CR ) </loc>
//      <o.4..4> IBYTER
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CRC_CR_OBITR  ------------------------------------
// SVD Line: 70

//  <item> SFDITEM_FIELD__CRC_CR_OBITR
//    <name> OBITR </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40003C00) CRC output bit sequence reversal </i>
//    <check> 
//      <loc> ( (unsigned int) CRC_CR ) </loc>
//      <o.5..5> OBITR
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: CRC_CR  -------------------------------------
// SVD Line: 27

//  <rtree> SFDITEM_REG__CRC_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003C00) Control Register </i>
//    <loc> ( (unsigned int)((CRC_CR >> 0) & 0xFFFFFFFF), ((CRC_CR = (CRC_CR & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CRC_CR_EN </item>
//    <item> SFDITEM_FIELD__CRC_CR_RST </item>
//    <item> SFDITEM_FIELD__CRC_CR_INS </item>
//    <item> SFDITEM_FIELD__CRC_CR_IBITR </item>
//    <item> SFDITEM_FIELD__CRC_CR_IBYTER </item>
//    <item> SFDITEM_FIELD__CRC_CR_OBITR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: CRC_SEEDR  --------------------------------
// SVD Line: 79

unsigned int CRC_SEEDR __AT (0x40003C04);



// -------------------------------  Field Item: CRC_SEEDR_SEED  -----------------------------------
// SVD Line: 88

//  <item> SFDITEM_FIELD__CRC_SEEDR_SEED
//    <name> SEED </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40003C04) CRC seed </i>
//    <edit> 
//      <loc> ( (unsigned short)((CRC_SEEDR >> 0) & 0xFFFF), ((CRC_SEEDR = (CRC_SEEDR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: CRC_SEEDR  -----------------------------------
// SVD Line: 79

//  <rtree> SFDITEM_REG__CRC_SEEDR
//    <name> SEEDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003C04) Seed Register </i>
//    <loc> ( (unsigned int)((CRC_SEEDR >> 0) & 0xFFFFFFFF), ((CRC_SEEDR = (CRC_SEEDR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CRC_SEEDR_SEED </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: CRC_POLYR  --------------------------------
// SVD Line: 96

unsigned int CRC_POLYR __AT (0x40003C08);



// -------------------------------  Field Item: CRC_POLYR_POLY  -----------------------------------
// SVD Line: 105

//  <item> SFDITEM_FIELD__CRC_POLYR_POLY
//    <name> POLY </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40003C08) CRC poly </i>
//    <edit> 
//      <loc> ( (unsigned short)((CRC_POLYR >> 0) & 0xFFFF), ((CRC_POLYR = (CRC_POLYR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: CRC_POLYR  -----------------------------------
// SVD Line: 96

//  <rtree> SFDITEM_REG__CRC_POLYR
//    <name> POLYR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003C08) Polynomial Register </i>
//    <loc> ( (unsigned int)((CRC_POLYR >> 0) & 0xFFFFFFFF), ((CRC_POLYR = (CRC_POLYR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CRC_POLYR_POLY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: CRC_DINR  --------------------------------
// SVD Line: 113

unsigned int CRC_DINR __AT (0x40003C0C);



// --------------------------------  Field Item: CRC_DINR_DIN  ------------------------------------
// SVD Line: 122

//  <item> SFDITEM_FIELD__CRC_DINR_DIN
//    <name> DIN </name>
//    <w> 
//    <i> [Bits 15..0] WO (@ 0x40003C0C) CRC data input </i>
//    <edit> 
//      <loc> ( (unsigned short)((CRC_DINR >> 0) & 0x0), ((CRC_DINR = (CRC_DINR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: CRC_DINR  ------------------------------------
// SVD Line: 113

//  <rtree> SFDITEM_REG__CRC_DINR
//    <name> DINR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40003C0C) Data Input Register </i>
//    <loc> ( (unsigned int)((CRC_DINR >> 0) & 0xFFFFFFFF), ((CRC_DINR = (CRC_DINR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CRC_DINR_DIN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: CRC_DOUT  --------------------------------
// SVD Line: 130

unsigned int CRC_DOUT __AT (0x40003C10);



// --------------------------------  Field Item: CRC_DOUT_DOUT  -----------------------------------
// SVD Line: 139

//  <item> SFDITEM_FIELD__CRC_DOUT_DOUT
//    <name> DOUT </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40003C10) CRC data output </i>
//    <edit> 
//      <loc> ( (unsigned short)((CRC_DOUT >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: CRC_DOUT  ------------------------------------
// SVD Line: 130

//  <rtree> SFDITEM_REG__CRC_DOUT
//    <name> DOUT </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40003C10) Data Output Register </i>
//    <loc> ( (unsigned int)((CRC_DOUT >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__CRC_DOUT_DOUT </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: CRC  --------------------------------------
// SVD Line: 16

//  <view> CRC
//    <name> CRC </name>
//    <item> SFDITEM_REG__CRC_CR </item>
//    <item> SFDITEM_REG__CRC_SEEDR </item>
//    <item> SFDITEM_REG__CRC_POLYR </item>
//    <item> SFDITEM_REG__CRC_DINR </item>
//    <item> SFDITEM_REG__CRC_DOUT </item>
//  </view>
//  


// -----------------------------  Register Item Address: PWR_CR1  ---------------------------------
// SVD Line: 160

unsigned int PWR_CR1 __AT (0x40020400);



// --------------------------------  Field Item: PWR_CR1_PVDE  ------------------------------------
// SVD Line: 168

//  <item> SFDITEM_FIELD__PWR_CR1_PVDE
//    <name> PVDE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020400) Power voltage detection enable </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR1 ) </loc>
//      <o.0..0> PVDE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CR1_PLS  ------------------------------------
// SVD Line: 175

//  <item> SFDITEM_FIELD__PWR_CR1_PLS
//    <name> PLS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40020400) PVD level selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((PWR_CR1 >> 4) & 0x7), ((PWR_CR1 = (PWR_CR1 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CR1_PLF  ------------------------------------
// SVD Line: 182

//  <item> SFDITEM_FIELD__PWR_CR1_PLF
//    <name> PLF </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40020400) PVD level status flag </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR1 ) </loc>
//      <o.8..8> PLF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: PWR_CR1  ------------------------------------
// SVD Line: 160

//  <rtree> SFDITEM_REG__PWR_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020400) Control Register 1 </i>
//    <loc> ( (unsigned int)((PWR_CR1 >> 0) & 0xFFFFFFFF), ((PWR_CR1 = (PWR_CR1 & ~(0x71UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x71) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__PWR_CR1_PVDE </item>
//    <item> SFDITEM_FIELD__PWR_CR1_PLS </item>
//    <item> SFDITEM_FIELD__PWR_CR1_PLF </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: PWR  --------------------------------------
// SVD Line: 149

//  <view> PWR
//    <name> PWR </name>
//    <item> SFDITEM_REG__PWR_CR1 </item>
//  </view>
//  


// ---------------------------  Register Item Address: RCC_APBRSTR1  ------------------------------
// SVD Line: 204

unsigned int RCC_APBRSTR1 __AT (0x40020000);



// ------------------------------  Field Item: RCC_APBRSTR1_TIM1  ---------------------------------
// SVD Line: 213

//  <item> SFDITEM_FIELD__RCC_APBRSTR1_TIM1
//    <name> TIM1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020000) TIM1 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR1 ) </loc>
//      <o.1..1> TIM1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBRSTR1_TIM2  ---------------------------------
// SVD Line: 219

//  <item> SFDITEM_FIELD__RCC_APBRSTR1_TIM2
//    <name> TIM2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020000) TIM2 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR1 ) </loc>
//      <o.2..2> TIM2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBRSTR1_TIM3  ---------------------------------
// SVD Line: 225

//  <item> SFDITEM_FIELD__RCC_APBRSTR1_TIM3
//    <name> TIM3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020000) TIM3 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR1 ) </loc>
//      <o.3..3> TIM3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBRSTR1_TIM4  ---------------------------------
// SVD Line: 231

//  <item> SFDITEM_FIELD__RCC_APBRSTR1_TIM4
//    <name> TIM4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020000) TIM4 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR1 ) </loc>
//      <o.4..4> TIM4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBRSTR1_TIM8  ---------------------------------
// SVD Line: 237

//  <item> SFDITEM_FIELD__RCC_APBRSTR1_TIM8
//    <name> TIM8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40020000) TIM8 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR1 ) </loc>
//      <o.8..8> TIM8
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: RCC_APBRSTR1  ----------------------------------
// SVD Line: 204

//  <rtree> SFDITEM_REG__RCC_APBRSTR1
//    <name> APBRSTR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020000) APB Peripheral Reset Register 1 </i>
//    <loc> ( (unsigned int)((RCC_APBRSTR1 >> 0) & 0xFFFFFFFF), ((RCC_APBRSTR1 = (RCC_APBRSTR1 & ~(0x11EUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x11E) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APBRSTR1_TIM1 </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR1_TIM2 </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR1_TIM3 </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR1_TIM4 </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR1_TIM8 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APBRSTR2  ------------------------------
// SVD Line: 245

unsigned int RCC_APBRSTR2 __AT (0x40020004);



// -----------------------------  Field Item: RCC_APBRSTR2_UART0  ---------------------------------
// SVD Line: 254

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_UART0
//    <name> UART0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020004) UART0 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.0..0> UART0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBRSTR2_SPI0  ---------------------------------
// SVD Line: 260

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_SPI0
//    <name> SPI0 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40020004) SPI0 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.16..16> SPI0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBRSTR2_I2C0  ---------------------------------
// SVD Line: 266

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_I2C0
//    <name> I2C0 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40020004) I2C0 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.24..24> I2C0
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: RCC_APBRSTR2  ----------------------------------
// SVD Line: 245

//  <rtree> SFDITEM_REG__RCC_APBRSTR2
//    <name> APBRSTR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020004) APB Peripheral Reset Register 2 </i>
//    <loc> ( (unsigned int)((RCC_APBRSTR2 >> 0) & 0xFFFFFFFF), ((RCC_APBRSTR2 = (RCC_APBRSTR2 & ~(0x1010001UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1010001) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_UART0 </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_SPI0 </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_I2C0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APBRSTR3  ------------------------------
// SVD Line: 274

unsigned int RCC_APBRSTR3 __AT (0x40020008);



// ------------------------------  Field Item: RCC_APBRSTR3_ADC0  ---------------------------------
// SVD Line: 283

//  <item> SFDITEM_FIELD__RCC_APBRSTR3_ADC0
//    <name> ADC0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020008) ADC0 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR3 ) </loc>
//      <o.0..0> ADC0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBRSTR3_CMP0  ---------------------------------
// SVD Line: 289

//  <item> SFDITEM_FIELD__RCC_APBRSTR3_CMP0
//    <name> CMP0 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40020008) CMP0 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR3 ) </loc>
//      <o.8..8> CMP0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBRSTR3_CMP1  ---------------------------------
// SVD Line: 295

//  <item> SFDITEM_FIELD__RCC_APBRSTR3_CMP1
//    <name> CMP1 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40020008) CMP1 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR3 ) </loc>
//      <o.9..9> CMP1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBRSTR3_OPA  ----------------------------------
// SVD Line: 301

//  <item> SFDITEM_FIELD__RCC_APBRSTR3_OPA
//    <name> OPA </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40020008) OPA reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR3 ) </loc>
//      <o.16..16> OPA
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBRSTR3_LDAC  ---------------------------------
// SVD Line: 307

//  <item> SFDITEM_FIELD__RCC_APBRSTR3_LDAC
//    <name> LDAC </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40020008) LDAC reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR3 ) </loc>
//      <o.17..17> LDAC
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: RCC_APBRSTR3  ----------------------------------
// SVD Line: 274

//  <rtree> SFDITEM_REG__RCC_APBRSTR3
//    <name> APBRSTR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020008) APB Peripheral Reset Register 3 </i>
//    <loc> ( (unsigned int)((RCC_APBRSTR3 >> 0) & 0xFFFFFFFF), ((RCC_APBRSTR3 = (RCC_APBRSTR3 & ~(0x30301UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x30301) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APBRSTR3_ADC0 </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR3_CMP0 </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR3_CMP1 </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR3_OPA </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR3_LDAC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APBRSTR4  ------------------------------
// SVD Line: 315

unsigned int RCC_APBRSTR4 __AT (0x4002000C);



// ------------------------------  Field Item: RCC_APBRSTR4_IWDG  ---------------------------------
// SVD Line: 324

//  <item> SFDITEM_FIELD__RCC_APBRSTR4_IWDG
//    <name> IWDG </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002000C) IWDG reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR4 ) </loc>
//      <o.0..0> IWDG
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBRSTR4_CRC  ----------------------------------
// SVD Line: 330

//  <item> SFDITEM_FIELD__RCC_APBRSTR4_CRC
//    <name> CRC </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4002000C) CRC reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR4 ) </loc>
//      <o.9..9> CRC
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: RCC_APBRSTR4  ----------------------------------
// SVD Line: 315

//  <rtree> SFDITEM_REG__RCC_APBRSTR4
//    <name> APBRSTR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002000C) APB Peripheral Reset Register 4 </i>
//    <loc> ( (unsigned int)((RCC_APBRSTR4 >> 0) & 0xFFFFFFFF), ((RCC_APBRSTR4 = (RCC_APBRSTR4 & ~(0x201UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x201) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APBRSTR4_IWDG </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR4_CRC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_AHBRSTR  -------------------------------
// SVD Line: 338

unsigned int RCC_AHBRSTR __AT (0x40020010);



// ------------------------------  Field Item: RCC_AHBRSTR_GPIOA  ---------------------------------
// SVD Line: 347

//  <item> SFDITEM_FIELD__RCC_AHBRSTR_GPIOA
//    <name> GPIOA </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020010) GPIOA reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBRSTR ) </loc>
//      <o.0..0> GPIOA
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_AHBRSTR_GPIOB  ---------------------------------
// SVD Line: 353

//  <item> SFDITEM_FIELD__RCC_AHBRSTR_GPIOB
//    <name> GPIOB </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020010) GPIOB reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBRSTR ) </loc>
//      <o.1..1> GPIOB
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_AHBRSTR_DMA0  ----------------------------------
// SVD Line: 359

//  <item> SFDITEM_FIELD__RCC_AHBRSTR_DMA0
//    <name> DMA0 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40020010) DMA0 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBRSTR ) </loc>
//      <o.8..8> DMA0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_AHBRSTR_ALU  ----------------------------------
// SVD Line: 365

//  <item> SFDITEM_FIELD__RCC_AHBRSTR_ALU
//    <name> ALU </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40020010) ALU reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBRSTR ) </loc>
//      <o.12..12> ALU
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_AHBRSTR  ----------------------------------
// SVD Line: 338

//  <rtree> SFDITEM_REG__RCC_AHBRSTR
//    <name> AHBRSTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020010) AHB Peripheral Reset Register </i>
//    <loc> ( (unsigned int)((RCC_AHBRSTR >> 0) & 0xFFFFFFFF), ((RCC_AHBRSTR = (RCC_AHBRSTR & ~(0x1103UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1103) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_AHBRSTR_GPIOA </item>
//    <item> SFDITEM_FIELD__RCC_AHBRSTR_GPIOB </item>
//    <item> SFDITEM_FIELD__RCC_AHBRSTR_DMA0 </item>
//    <item> SFDITEM_FIELD__RCC_AHBRSTR_ALU </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_RSR  ---------------------------------
// SVD Line: 373

unsigned int RCC_RSR __AT (0x40020020);



// ---------------------------------  Field Item: RCC_RSR_POR  ------------------------------------
// SVD Line: 382

//  <item> SFDITEM_FIELD__RCC_RSR_POR
//    <name> POR </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020020) Power reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_RSR ) </loc>
//      <o.0..0> POR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RCC_RSR_PVD  ------------------------------------
// SVD Line: 388

//  <item> SFDITEM_FIELD__RCC_RSR_PVD
//    <name> PVD </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020020) PVD reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_RSR ) </loc>
//      <o.2..2> PVD
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RCC_RSR_PIN  ------------------------------------
// SVD Line: 394

//  <item> SFDITEM_FIELD__RCC_RSR_PIN
//    <name> PIN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020020) Pin reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_RSR ) </loc>
//      <o.5..5> PIN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_RSR_PLVD  ------------------------------------
// SVD Line: 400

//  <item> SFDITEM_FIELD__RCC_RSR_PLVD
//    <name> PLVD </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020020) Power low voltage detection reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_RSR ) </loc>
//      <o.6..6> PLVD
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RCC_RSR_SFR  ------------------------------------
// SVD Line: 406

//  <item> SFDITEM_FIELD__RCC_RSR_SFR
//    <name> SFR </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40020020) Software reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_RSR ) </loc>
//      <o.12..12> SFR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_RSR_LOCKUP  -----------------------------------
// SVD Line: 412

//  <item> SFDITEM_FIELD__RCC_RSR_LOCKUP
//    <name> LOCKUP </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40020020) LOCKUP reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_RSR ) </loc>
//      <o.13..13> LOCKUP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_RSR_IWDG  ------------------------------------
// SVD Line: 418

//  <item> SFDITEM_FIELD__RCC_RSR_IWDG
//    <name> IWDG </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40020020) IWDG reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_RSR ) </loc>
//      <o.16..16> IWDG
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_RSR_RELOAD  -----------------------------------
// SVD Line: 424

//  <item> SFDITEM_FIELD__RCC_RSR_RELOAD
//    <name> RELOAD </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40020020) Reload reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_RSR ) </loc>
//      <o.25..25> RELOAD
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RCC_RSR_CPU  ------------------------------------
// SVD Line: 430

//  <item> SFDITEM_FIELD__RCC_RSR_CPU
//    <name> CPU </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40020020) CPU core reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_RSR ) </loc>
//      <o.26..26> CPU
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RCC_RSR  ------------------------------------
// SVD Line: 373

//  <rtree> SFDITEM_REG__RCC_RSR
//    <name> RSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020020) Reset Status Register </i>
//    <loc> ( (unsigned int)((RCC_RSR >> 0) & 0xFFFFFFFF), ((RCC_RSR = (RCC_RSR & ~(0x6013065UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x6013065) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_RSR_POR </item>
//    <item> SFDITEM_FIELD__RCC_RSR_PVD </item>
//    <item> SFDITEM_FIELD__RCC_RSR_PIN </item>
//    <item> SFDITEM_FIELD__RCC_RSR_PLVD </item>
//    <item> SFDITEM_FIELD__RCC_RSR_SFR </item>
//    <item> SFDITEM_FIELD__RCC_RSR_LOCKUP </item>
//    <item> SFDITEM_FIELD__RCC_RSR_IWDG </item>
//    <item> SFDITEM_FIELD__RCC_RSR_RELOAD </item>
//    <item> SFDITEM_FIELD__RCC_RSR_CPU </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_RCR  ---------------------------------
// SVD Line: 438

unsigned int RCC_RCR __AT (0x40020024);



// --------------------------------  Field Item: RCC_RCR_PVDE  ------------------------------------
// SVD Line: 447

//  <item> SFDITEM_FIELD__RCC_RCR_PVDE
//    <name> PVDE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020024) PVD reset enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_RCR ) </loc>
//      <o.2..2> PVDE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_RCR_PLVDE  -----------------------------------
// SVD Line: 453

//  <item> SFDITEM_FIELD__RCC_RCR_PLVDE
//    <name> PLVDE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020024) Power low voltage detection reset enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_RCR ) </loc>
//      <o.6..6> PLVDE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_RCR_LOCKUPE  ----------------------------------
// SVD Line: 459

//  <item> SFDITEM_FIELD__RCC_RCR_LOCKUPE
//    <name> LOCKUPE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40020024) LOCKUP reset enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_RCR ) </loc>
//      <o.13..13> LOCKUPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_RCR_IWDGE  -----------------------------------
// SVD Line: 465

//  <item> SFDITEM_FIELD__RCC_RCR_IWDGE
//    <name> IWDGE </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40020024) IWDG reset enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_RCR ) </loc>
//      <o.16..16> IWDGE
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RCC_RCR  ------------------------------------
// SVD Line: 438

//  <rtree> SFDITEM_REG__RCC_RCR
//    <name> RCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020024) Reset Control Register </i>
//    <loc> ( (unsigned int)((RCC_RCR >> 0) & 0xFFFFFFFF), ((RCC_RCR = (RCC_RCR & ~(0x12044UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x12044) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_RCR_PVDE </item>
//    <item> SFDITEM_FIELD__RCC_RCR_PLVDE </item>
//    <item> SFDITEM_FIELD__RCC_RCR_LOCKUPE </item>
//    <item> SFDITEM_FIELD__RCC_RCR_IWDGE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCC_ASRCR  --------------------------------
// SVD Line: 473

unsigned int RCC_ASRCR __AT (0x40020028);



// --------------------------------  Field Item: RCC_ASRCR_KEY  -----------------------------------
// SVD Line: 482

//  <item> SFDITEM_FIELD__RCC_ASRCR_KEY
//    <name> KEY </name>
//    <w> 
//    <i> [Bits 15..0] WO (@ 0x40020028) Key </i>
//    <edit> 
//      <loc> ( (unsigned short)((RCC_ASRCR >> 0) & 0x0), ((RCC_ASRCR = (RCC_ASRCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RCC_ASRCR  -----------------------------------
// SVD Line: 473

//  <rtree> SFDITEM_REG__RCC_ASRCR
//    <name> ASRCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40020028) Advanced Software Reset Control Register </i>
//    <loc> ( (unsigned int)((RCC_ASRCR >> 0) & 0xFFFFFFFF), ((RCC_ASRCR = (RCC_ASRCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_ASRCR_KEY </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APBENR1  -------------------------------
// SVD Line: 490

unsigned int RCC_APBENR1 __AT (0x40020030);



// ------------------------------  Field Item: RCC_APBENR1_TIM1  ----------------------------------
// SVD Line: 499

//  <item> SFDITEM_FIELD__RCC_APBENR1_TIM1
//    <name> TIM1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020030) TIM1 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.1..1> TIM1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBENR1_TIM2  ----------------------------------
// SVD Line: 505

//  <item> SFDITEM_FIELD__RCC_APBENR1_TIM2
//    <name> TIM2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020030) TIM2 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.2..2> TIM2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBENR1_TIM3  ----------------------------------
// SVD Line: 511

//  <item> SFDITEM_FIELD__RCC_APBENR1_TIM3
//    <name> TIM3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020030) TIM3 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.3..3> TIM3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBENR1_TIM4  ----------------------------------
// SVD Line: 517

//  <item> SFDITEM_FIELD__RCC_APBENR1_TIM4
//    <name> TIM4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020030) TIM4 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.4..4> TIM4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBENR1_TIM8  ----------------------------------
// SVD Line: 523

//  <item> SFDITEM_FIELD__RCC_APBENR1_TIM8
//    <name> TIM8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40020030) TIM8 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.8..8> TIM8
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_APBENR1  ----------------------------------
// SVD Line: 490

//  <rtree> SFDITEM_REG__RCC_APBENR1
//    <name> APBENR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020030) APB Peripheral Clock Enable Register 1 </i>
//    <loc> ( (unsigned int)((RCC_APBENR1 >> 0) & 0xFFFFFFFF), ((RCC_APBENR1 = (RCC_APBENR1 & ~(0x11EUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x11E) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APBENR1_TIM1 </item>
//    <item> SFDITEM_FIELD__RCC_APBENR1_TIM2 </item>
//    <item> SFDITEM_FIELD__RCC_APBENR1_TIM3 </item>
//    <item> SFDITEM_FIELD__RCC_APBENR1_TIM4 </item>
//    <item> SFDITEM_FIELD__RCC_APBENR1_TIM8 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APBENR2  -------------------------------
// SVD Line: 531

unsigned int RCC_APBENR2 __AT (0x40020034);



// ------------------------------  Field Item: RCC_APBENR2_UART0  ---------------------------------
// SVD Line: 540

//  <item> SFDITEM_FIELD__RCC_APBENR2_UART0
//    <name> UART0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020034) UART0 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.0..0> UART0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBENR2_SPI0  ----------------------------------
// SVD Line: 546

//  <item> SFDITEM_FIELD__RCC_APBENR2_SPI0
//    <name> SPI0 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40020034) SPI0 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.16..16> SPI0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBENR2_I2C0  ----------------------------------
// SVD Line: 552

//  <item> SFDITEM_FIELD__RCC_APBENR2_I2C0
//    <name> I2C0 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40020034) I2C0 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.24..24> I2C0
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_APBENR2  ----------------------------------
// SVD Line: 531

//  <rtree> SFDITEM_REG__RCC_APBENR2
//    <name> APBENR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020034) APB Peripheral Clock Enable Register 2 </i>
//    <loc> ( (unsigned int)((RCC_APBENR2 >> 0) & 0xFFFFFFFF), ((RCC_APBENR2 = (RCC_APBENR2 & ~(0x1010001UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1010001) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APBENR2_UART0 </item>
//    <item> SFDITEM_FIELD__RCC_APBENR2_SPI0 </item>
//    <item> SFDITEM_FIELD__RCC_APBENR2_I2C0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APBENR3  -------------------------------
// SVD Line: 560

unsigned int RCC_APBENR3 __AT (0x40020038);



// ------------------------------  Field Item: RCC_APBENR3_ADC0  ----------------------------------
// SVD Line: 569

//  <item> SFDITEM_FIELD__RCC_APBENR3_ADC0
//    <name> ADC0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020038) ADC0 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR3 ) </loc>
//      <o.0..0> ADC0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBENR3_CMP0  ----------------------------------
// SVD Line: 575

//  <item> SFDITEM_FIELD__RCC_APBENR3_CMP0
//    <name> CMP0 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40020038) CMP0 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR3 ) </loc>
//      <o.8..8> CMP0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBENR3_CMP1  ----------------------------------
// SVD Line: 581

//  <item> SFDITEM_FIELD__RCC_APBENR3_CMP1
//    <name> CMP1 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40020038) CMP1 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR3 ) </loc>
//      <o.9..9> CMP1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_APBENR3_OPA  ----------------------------------
// SVD Line: 587

//  <item> SFDITEM_FIELD__RCC_APBENR3_OPA
//    <name> OPA </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40020038) OPA clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR3 ) </loc>
//      <o.16..16> OPA
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBENR3_LDAC  ----------------------------------
// SVD Line: 593

//  <item> SFDITEM_FIELD__RCC_APBENR3_LDAC
//    <name> LDAC </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40020038) LDAC clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR3 ) </loc>
//      <o.17..17> LDAC
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_APBENR3  ----------------------------------
// SVD Line: 560

//  <rtree> SFDITEM_REG__RCC_APBENR3
//    <name> APBENR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020038) APB Peripheral Clock Enable Register 3 </i>
//    <loc> ( (unsigned int)((RCC_APBENR3 >> 0) & 0xFFFFFFFF), ((RCC_APBENR3 = (RCC_APBENR3 & ~(0x30301UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x30301) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APBENR3_ADC0 </item>
//    <item> SFDITEM_FIELD__RCC_APBENR3_CMP0 </item>
//    <item> SFDITEM_FIELD__RCC_APBENR3_CMP1 </item>
//    <item> SFDITEM_FIELD__RCC_APBENR3_OPA </item>
//    <item> SFDITEM_FIELD__RCC_APBENR3_LDAC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APBENR4  -------------------------------
// SVD Line: 601

unsigned int RCC_APBENR4 __AT (0x4002003C);



// ------------------------------  Field Item: RCC_APBENR4_IWDG  ----------------------------------
// SVD Line: 610

//  <item> SFDITEM_FIELD__RCC_APBENR4_IWDG
//    <name> IWDG </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002003C) IWDG clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR4 ) </loc>
//      <o.0..0> IWDG
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_APBENR4_CRC  ----------------------------------
// SVD Line: 616

//  <item> SFDITEM_FIELD__RCC_APBENR4_CRC
//    <name> CRC </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4002003C) CRC clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR4 ) </loc>
//      <o.9..9> CRC
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_APBENR4  ----------------------------------
// SVD Line: 601

//  <rtree> SFDITEM_REG__RCC_APBENR4
//    <name> APBENR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002003C) APB Peripheral Clock Enable Register 4 </i>
//    <loc> ( (unsigned int)((RCC_APBENR4 >> 0) & 0xFFFFFFFF), ((RCC_APBENR4 = (RCC_APBENR4 & ~(0x201UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x201) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APBENR4_IWDG </item>
//    <item> SFDITEM_FIELD__RCC_APBENR4_CRC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCC_AHBENR  -------------------------------
// SVD Line: 624

unsigned int RCC_AHBENR __AT (0x40020040);



// ------------------------------  Field Item: RCC_AHBENR_GPIOA  ----------------------------------
// SVD Line: 633

//  <item> SFDITEM_FIELD__RCC_AHBENR_GPIOA
//    <name> GPIOA </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020040) GPIOA clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.0..0> GPIOA
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_AHBENR_GPIOB  ----------------------------------
// SVD Line: 639

//  <item> SFDITEM_FIELD__RCC_AHBENR_GPIOB
//    <name> GPIOB </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020040) GPIOB clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.1..1> GPIOB
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_AHBENR_DMA0  ----------------------------------
// SVD Line: 645

//  <item> SFDITEM_FIELD__RCC_AHBENR_DMA0
//    <name> DMA0 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40020040) DMA0 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.8..8> DMA0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_AHBENR_ALU  -----------------------------------
// SVD Line: 651

//  <item> SFDITEM_FIELD__RCC_AHBENR_ALU
//    <name> ALU </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40020040) ALU clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.12..12> ALU
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_AHBENR_AHB  -----------------------------------
// SVD Line: 657

//  <item> SFDITEM_FIELD__RCC_AHBENR_AHB
//    <name> AHB </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40020040) AHB clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.31..31> AHB
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_AHBENR  -----------------------------------
// SVD Line: 624

//  <rtree> SFDITEM_REG__RCC_AHBENR
//    <name> AHBENR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020040) AHB Peripheral Clock Enable Register </i>
//    <loc> ( (unsigned int)((RCC_AHBENR >> 0) & 0xFFFFFFFF), ((RCC_AHBENR = (RCC_AHBENR & ~(0x80001103UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x80001103) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_AHBENR_GPIOA </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_GPIOB </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_DMA0 </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_ALU </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_AHB </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_CFGR  --------------------------------
// SVD Line: 665

unsigned int RCC_CFGR __AT (0x40020050);



// --------------------------------  Field Item: RCC_CFGR_SCW  ------------------------------------
// SVD Line: 674

//  <item> SFDITEM_FIELD__RCC_CFGR_SCW
//    <name> SCW </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40020050) System clock switch </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 0) & 0xF), ((RCC_CFGR = (RCC_CFGR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RCC_CFGR_SCWK  -----------------------------------
// SVD Line: 680

//  <item> SFDITEM_FIELD__RCC_CFGR_SCWK
//    <name> SCWK </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40020050) System clock after wakeup </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CFGR ) </loc>
//      <o.8..8> SCWK
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CFGR_HPRE  -----------------------------------
// SVD Line: 686

//  <item> SFDITEM_FIELD__RCC_CFGR_HPRE
//    <name> HPRE </name>
//    <rw> 
//    <i> [Bits 20..16] RW (@ 0x40020050) HCLK prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 16) & 0x1F), ((RCC_CFGR = (RCC_CFGR & ~(0x1FUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RCC_CFGR_PPRE  -----------------------------------
// SVD Line: 692

//  <item> SFDITEM_FIELD__RCC_CFGR_PPRE
//    <name> PPRE </name>
//    <rw> 
//    <i> [Bits 28..24] RW (@ 0x40020050) PCLK prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 24) & 0x1F), ((RCC_CFGR = (RCC_CFGR & ~(0x1FUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RCC_CFGR  ------------------------------------
// SVD Line: 665

//  <rtree> SFDITEM_REG__RCC_CFGR
//    <name> CFGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020050) Clock Configuration Register </i>
//    <loc> ( (unsigned int)((RCC_CFGR >> 0) & 0xFFFFFFFF), ((RCC_CFGR = (RCC_CFGR & ~(0x1F1F010FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F1F010F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_CFGR_SCW </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_SCWK </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_HPRE </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_PPRE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_MCOR  --------------------------------
// SVD Line: 700

unsigned int RCC_MCOR __AT (0x4002005C);



// -------------------------------  Field Item: RCC_MCOR_COSRC  -----------------------------------
// SVD Line: 709

//  <item> SFDITEM_FIELD__RCC_MCOR_COSRC
//    <name> COSRC </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x4002005C) Clock output source </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_MCOR >> 0) & 0xF), ((RCC_MCOR = (RCC_MCOR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RCC_MCOR_COPRE  -----------------------------------
// SVD Line: 715

//  <item> SFDITEM_FIELD__RCC_MCOR_COPRE
//    <name> COPRE </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x4002005C) Clock output prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_MCOR >> 4) & 0xF), ((RCC_MCOR = (RCC_MCOR & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RCC_MCOR  ------------------------------------
// SVD Line: 700

//  <rtree> SFDITEM_REG__RCC_MCOR
//    <name> MCOR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002005C) MCO Control Register </i>
//    <loc> ( (unsigned int)((RCC_MCOR >> 0) & 0xFFFFFFFF), ((RCC_MCOR = (RCC_MCOR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_MCOR_COSRC </item>
//    <item> SFDITEM_FIELD__RCC_MCOR_COPRE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCC_PCSCR1  -------------------------------
// SVD Line: 723

unsigned int RCC_PCSCR1 __AT (0x40020060);



// -------------------------------  Field Item: RCC_PCSCR1_IWDG  ----------------------------------
// SVD Line: 732

//  <item> SFDITEM_FIELD__RCC_PCSCR1_IWDG
//    <name> IWDG </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40020060) IWDG clock source selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_PCSCR1 >> 0) & 0x3), ((RCC_PCSCR1 = (RCC_PCSCR1 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RCC_PCSCR1_TIM4  ----------------------------------
// SVD Line: 738

//  <item> SFDITEM_FIELD__RCC_PCSCR1_TIM4
//    <name> TIM4 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40020060) TIM4 clock source selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_PCSCR1 >> 2) & 0x3), ((RCC_PCSCR1 = (RCC_PCSCR1 & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RCC_PCSCR1  -----------------------------------
// SVD Line: 723

//  <rtree> SFDITEM_REG__RCC_PCSCR1
//    <name> PCSCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020060) Peripheral Clock Source Configuration Register 1 </i>
//    <loc> ( (unsigned int)((RCC_PCSCR1 >> 0) & 0xFFFFFFFF), ((RCC_PCSCR1 = (RCC_PCSCR1 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_PCSCR1_IWDG </item>
//    <item> SFDITEM_FIELD__RCC_PCSCR1_TIM4 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCC_LSICR  --------------------------------
// SVD Line: 746

unsigned int RCC_LSICR __AT (0x40020074);



// --------------------------------  Field Item: RCC_LSICR_EN  ------------------------------------
// SVD Line: 755

//  <item> SFDITEM_FIELD__RCC_LSICR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020074) LSI enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_LSICR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: RCC_LSICR  -----------------------------------
// SVD Line: 746

//  <rtree> SFDITEM_REG__RCC_LSICR
//    <name> LSICR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020074) LSI Control Register </i>
//    <loc> ( (unsigned int)((RCC_LSICR >> 0) & 0xFFFFFFFF), ((RCC_LSICR = (RCC_LSICR & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_LSICR_EN </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: RCC  --------------------------------------
// SVD Line: 193

//  <view> RCC
//    <name> RCC </name>
//    <item> SFDITEM_REG__RCC_APBRSTR1 </item>
//    <item> SFDITEM_REG__RCC_APBRSTR2 </item>
//    <item> SFDITEM_REG__RCC_APBRSTR3 </item>
//    <item> SFDITEM_REG__RCC_APBRSTR4 </item>
//    <item> SFDITEM_REG__RCC_AHBRSTR </item>
//    <item> SFDITEM_REG__RCC_RSR </item>
//    <item> SFDITEM_REG__RCC_RCR </item>
//    <item> SFDITEM_REG__RCC_ASRCR </item>
//    <item> SFDITEM_REG__RCC_APBENR1 </item>
//    <item> SFDITEM_REG__RCC_APBENR2 </item>
//    <item> SFDITEM_REG__RCC_APBENR3 </item>
//    <item> SFDITEM_REG__RCC_APBENR4 </item>
//    <item> SFDITEM_REG__RCC_AHBENR </item>
//    <item> SFDITEM_REG__RCC_CFGR </item>
//    <item> SFDITEM_REG__RCC_MCOR </item>
//    <item> SFDITEM_REG__RCC_PCSCR1 </item>
//    <item> SFDITEM_REG__RCC_LSICR </item>
//  </view>
//  


// -----------------------------  Register Item Address: GPIOA_DR  --------------------------------
// SVD Line: 776

unsigned int GPIOA_DR __AT (0x48000000);



// --------------------------------  Field Item: GPIOA_DR_DR0  ------------------------------------
// SVD Line: 785

//  <item> SFDITEM_FIELD__GPIOA_DR_DR0
//    <name> DR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48000000) Port x pin 0 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DR ) </loc>
//      <o.0..0> DR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DR_DR1  ------------------------------------
// SVD Line: 791

//  <item> SFDITEM_FIELD__GPIOA_DR_DR1
//    <name> DR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48000000) Port x pin 1 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DR ) </loc>
//      <o.1..1> DR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DR_DR2  ------------------------------------
// SVD Line: 797

//  <item> SFDITEM_FIELD__GPIOA_DR_DR2
//    <name> DR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48000000) Port x pin 2 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DR ) </loc>
//      <o.2..2> DR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DR_DR3  ------------------------------------
// SVD Line: 803

//  <item> SFDITEM_FIELD__GPIOA_DR_DR3
//    <name> DR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48000000) Port x pin 3 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DR ) </loc>
//      <o.3..3> DR3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DR_DR4  ------------------------------------
// SVD Line: 809

//  <item> SFDITEM_FIELD__GPIOA_DR_DR4
//    <name> DR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48000000) Port x pin 4 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DR ) </loc>
//      <o.4..4> DR4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DR_DR5  ------------------------------------
// SVD Line: 815

//  <item> SFDITEM_FIELD__GPIOA_DR_DR5
//    <name> DR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48000000) Port x pin 5 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DR ) </loc>
//      <o.5..5> DR5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DR_DR6  ------------------------------------
// SVD Line: 821

//  <item> SFDITEM_FIELD__GPIOA_DR_DR6
//    <name> DR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48000000) Port x pin 6 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DR ) </loc>
//      <o.6..6> DR6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DR_DR7  ------------------------------------
// SVD Line: 827

//  <item> SFDITEM_FIELD__GPIOA_DR_DR7
//    <name> DR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48000000) Port x pin 7 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DR ) </loc>
//      <o.7..7> DR7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DR_DR8  ------------------------------------
// SVD Line: 833

//  <item> SFDITEM_FIELD__GPIOA_DR_DR8
//    <name> DR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48000000) Port x pin 8 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DR ) </loc>
//      <o.8..8> DR8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DR_DR9  ------------------------------------
// SVD Line: 839

//  <item> SFDITEM_FIELD__GPIOA_DR_DR9
//    <name> DR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48000000) Port x pin 9 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DR ) </loc>
//      <o.9..9> DR9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DR_DR10  -----------------------------------
// SVD Line: 845

//  <item> SFDITEM_FIELD__GPIOA_DR_DR10
//    <name> DR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48000000) Port x pin 10 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DR ) </loc>
//      <o.10..10> DR10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DR_DR11  -----------------------------------
// SVD Line: 851

//  <item> SFDITEM_FIELD__GPIOA_DR_DR11
//    <name> DR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48000000) Port x pin 11 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DR ) </loc>
//      <o.11..11> DR11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DR_DR12  -----------------------------------
// SVD Line: 857

//  <item> SFDITEM_FIELD__GPIOA_DR_DR12
//    <name> DR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48000000) Port x pin 12 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DR ) </loc>
//      <o.12..12> DR12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DR_DR13  -----------------------------------
// SVD Line: 863

//  <item> SFDITEM_FIELD__GPIOA_DR_DR13
//    <name> DR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48000000) Port x pin 13 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DR ) </loc>
//      <o.13..13> DR13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DR_DR14  -----------------------------------
// SVD Line: 869

//  <item> SFDITEM_FIELD__GPIOA_DR_DR14
//    <name> DR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48000000) Port x pin 14 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DR ) </loc>
//      <o.14..14> DR14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DR_DR15  -----------------------------------
// SVD Line: 875

//  <item> SFDITEM_FIELD__GPIOA_DR_DR15
//    <name> DR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48000000) Port x pin 15 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DR ) </loc>
//      <o.15..15> DR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOA_DR  ------------------------------------
// SVD Line: 776

//  <rtree> SFDITEM_REG__GPIOA_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000000) Port Data Register </i>
//    <loc> ( (unsigned int)((GPIOA_DR >> 0) & 0xFFFFFFFF), ((GPIOA_DR = (GPIOA_DR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_DR_DR0 </item>
//    <item> SFDITEM_FIELD__GPIOA_DR_DR1 </item>
//    <item> SFDITEM_FIELD__GPIOA_DR_DR2 </item>
//    <item> SFDITEM_FIELD__GPIOA_DR_DR3 </item>
//    <item> SFDITEM_FIELD__GPIOA_DR_DR4 </item>
//    <item> SFDITEM_FIELD__GPIOA_DR_DR5 </item>
//    <item> SFDITEM_FIELD__GPIOA_DR_DR6 </item>
//    <item> SFDITEM_FIELD__GPIOA_DR_DR7 </item>
//    <item> SFDITEM_FIELD__GPIOA_DR_DR8 </item>
//    <item> SFDITEM_FIELD__GPIOA_DR_DR9 </item>
//    <item> SFDITEM_FIELD__GPIOA_DR_DR10 </item>
//    <item> SFDITEM_FIELD__GPIOA_DR_DR11 </item>
//    <item> SFDITEM_FIELD__GPIOA_DR_DR12 </item>
//    <item> SFDITEM_FIELD__GPIOA_DR_DR13 </item>
//    <item> SFDITEM_FIELD__GPIOA_DR_DR14 </item>
//    <item> SFDITEM_FIELD__GPIOA_DR_DR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_BSR  --------------------------------
// SVD Line: 883

unsigned int GPIOA_BSR __AT (0x48000004);



// --------------------------------  Field Item: GPIOA_BSR_IO0  -----------------------------------
// SVD Line: 892

//  <item> SFDITEM_FIELD__GPIOA_BSR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48000004) Port x set bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BSR_IO1  -----------------------------------
// SVD Line: 898

//  <item> SFDITEM_FIELD__GPIOA_BSR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48000004) Port x set bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BSR_IO2  -----------------------------------
// SVD Line: 904

//  <item> SFDITEM_FIELD__GPIOA_BSR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48000004) Port x set bit 2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BSR_IO3  -----------------------------------
// SVD Line: 910

//  <item> SFDITEM_FIELD__GPIOA_BSR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48000004) Port x set bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BSR_IO4  -----------------------------------
// SVD Line: 916

//  <item> SFDITEM_FIELD__GPIOA_BSR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48000004) Port x set bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BSR_IO5  -----------------------------------
// SVD Line: 922

//  <item> SFDITEM_FIELD__GPIOA_BSR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48000004) Port x set bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BSR_IO6  -----------------------------------
// SVD Line: 928

//  <item> SFDITEM_FIELD__GPIOA_BSR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48000004) Port x set bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BSR_IO7  -----------------------------------
// SVD Line: 934

//  <item> SFDITEM_FIELD__GPIOA_BSR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48000004) Port x set bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BSR_IO8  -----------------------------------
// SVD Line: 940

//  <item> SFDITEM_FIELD__GPIOA_BSR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48000004) Port x set bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BSR_IO9  -----------------------------------
// SVD Line: 946

//  <item> SFDITEM_FIELD__GPIOA_BSR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48000004) Port x set bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSR_IO10  -----------------------------------
// SVD Line: 952

//  <item> SFDITEM_FIELD__GPIOA_BSR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48000004) Port x set bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSR_IO11  -----------------------------------
// SVD Line: 958

//  <item> SFDITEM_FIELD__GPIOA_BSR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48000004) Port x set bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSR_IO12  -----------------------------------
// SVD Line: 964

//  <item> SFDITEM_FIELD__GPIOA_BSR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48000004) Port x set bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSR_IO13  -----------------------------------
// SVD Line: 970

//  <item> SFDITEM_FIELD__GPIOA_BSR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48000004) Port x set bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSR_IO14  -----------------------------------
// SVD Line: 976

//  <item> SFDITEM_FIELD__GPIOA_BSR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48000004) Port x set bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSR_IO15  -----------------------------------
// SVD Line: 982

//  <item> SFDITEM_FIELD__GPIOA_BSR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48000004) Port x set bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOA_BSR  -----------------------------------
// SVD Line: 883

//  <rtree> SFDITEM_REG__GPIOA_BSR
//    <name> BSR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48000004) Port Bit Set Register </i>
//    <loc> ( (unsigned int)((GPIOA_BSR >> 0) & 0xFFFFFFFF), ((GPIOA_BSR = (GPIOA_BSR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_BSR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_BRR  --------------------------------
// SVD Line: 990

unsigned int GPIOA_BRR __AT (0x48000008);



// --------------------------------  Field Item: GPIOA_BRR_IO0  -----------------------------------
// SVD Line: 999

//  <item> SFDITEM_FIELD__GPIOA_BRR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48000008) Port x reset bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_IO1  -----------------------------------
// SVD Line: 1005

//  <item> SFDITEM_FIELD__GPIOA_BRR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48000008) Port x reset bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_IO2  -----------------------------------
// SVD Line: 1011

//  <item> SFDITEM_FIELD__GPIOA_BRR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48000008) Port x reset bit 2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_IO3  -----------------------------------
// SVD Line: 1017

//  <item> SFDITEM_FIELD__GPIOA_BRR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48000008) Port x reset bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_IO4  -----------------------------------
// SVD Line: 1023

//  <item> SFDITEM_FIELD__GPIOA_BRR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48000008) Port x reset bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_IO5  -----------------------------------
// SVD Line: 1029

//  <item> SFDITEM_FIELD__GPIOA_BRR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48000008) Port x reset bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_IO6  -----------------------------------
// SVD Line: 1035

//  <item> SFDITEM_FIELD__GPIOA_BRR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48000008) Port x reset bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_IO7  -----------------------------------
// SVD Line: 1041

//  <item> SFDITEM_FIELD__GPIOA_BRR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48000008) Port x reset bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_IO8  -----------------------------------
// SVD Line: 1047

//  <item> SFDITEM_FIELD__GPIOA_BRR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48000008) Port x reset bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_IO9  -----------------------------------
// SVD Line: 1053

//  <item> SFDITEM_FIELD__GPIOA_BRR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48000008) Port x reset bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_IO10  -----------------------------------
// SVD Line: 1059

//  <item> SFDITEM_FIELD__GPIOA_BRR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48000008) Port x reset bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_IO11  -----------------------------------
// SVD Line: 1065

//  <item> SFDITEM_FIELD__GPIOA_BRR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48000008) Port x reset bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_IO12  -----------------------------------
// SVD Line: 1071

//  <item> SFDITEM_FIELD__GPIOA_BRR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48000008) Port x reset bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_IO13  -----------------------------------
// SVD Line: 1077

//  <item> SFDITEM_FIELD__GPIOA_BRR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48000008) Port x reset bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_IO14  -----------------------------------
// SVD Line: 1083

//  <item> SFDITEM_FIELD__GPIOA_BRR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48000008) Port x reset bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_IO15  -----------------------------------
// SVD Line: 1089

//  <item> SFDITEM_FIELD__GPIOA_BRR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48000008) Port x reset bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOA_BRR  -----------------------------------
// SVD Line: 990

//  <rtree> SFDITEM_REG__GPIOA_BRR
//    <name> BRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48000008) Port Bit Reset Register </i>
//    <loc> ( (unsigned int)((GPIOA_BRR >> 0) & 0xFFFFFFFF), ((GPIOA_BRR = (GPIOA_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_BRR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_OESR  -------------------------------
// SVD Line: 1097

unsigned int GPIOA_OESR __AT (0x4800000C);



// -------------------------------  Field Item: GPIOA_OESR_IO0  -----------------------------------
// SVD Line: 1106

//  <item> SFDITEM_FIELD__GPIOA_OESR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4800000C) Port x pin 0 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OESR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OESR_IO1  -----------------------------------
// SVD Line: 1112

//  <item> SFDITEM_FIELD__GPIOA_OESR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4800000C) Port x pin 1 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OESR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OESR_IO2  -----------------------------------
// SVD Line: 1118

//  <item> SFDITEM_FIELD__GPIOA_OESR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4800000C) Port x pin 2 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OESR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OESR_IO3  -----------------------------------
// SVD Line: 1124

//  <item> SFDITEM_FIELD__GPIOA_OESR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4800000C) Port x pin 3 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OESR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OESR_IO4  -----------------------------------
// SVD Line: 1130

//  <item> SFDITEM_FIELD__GPIOA_OESR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4800000C) Port x pin 4 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OESR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OESR_IO5  -----------------------------------
// SVD Line: 1136

//  <item> SFDITEM_FIELD__GPIOA_OESR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4800000C) Port x pin 5 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OESR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OESR_IO6  -----------------------------------
// SVD Line: 1142

//  <item> SFDITEM_FIELD__GPIOA_OESR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4800000C) Port x pin 6 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OESR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OESR_IO7  -----------------------------------
// SVD Line: 1148

//  <item> SFDITEM_FIELD__GPIOA_OESR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4800000C) Port x pin 7 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OESR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OESR_IO8  -----------------------------------
// SVD Line: 1154

//  <item> SFDITEM_FIELD__GPIOA_OESR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4800000C) Port x pin 8 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OESR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OESR_IO9  -----------------------------------
// SVD Line: 1160

//  <item> SFDITEM_FIELD__GPIOA_OESR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4800000C) Port x pin 9 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OESR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OESR_IO10  ----------------------------------
// SVD Line: 1166

//  <item> SFDITEM_FIELD__GPIOA_OESR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4800000C) Port x pin 10 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OESR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OESR_IO11  ----------------------------------
// SVD Line: 1172

//  <item> SFDITEM_FIELD__GPIOA_OESR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4800000C) Port x pin 11 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OESR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OESR_IO12  ----------------------------------
// SVD Line: 1178

//  <item> SFDITEM_FIELD__GPIOA_OESR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4800000C) Port x pin 12 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OESR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OESR_IO13  ----------------------------------
// SVD Line: 1184

//  <item> SFDITEM_FIELD__GPIOA_OESR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4800000C) Port x pin 13 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OESR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OESR_IO14  ----------------------------------
// SVD Line: 1190

//  <item> SFDITEM_FIELD__GPIOA_OESR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4800000C) Port x pin 14 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OESR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OESR_IO15  ----------------------------------
// SVD Line: 1196

//  <item> SFDITEM_FIELD__GPIOA_OESR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4800000C) Port x pin 15 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OESR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_OESR  -----------------------------------
// SVD Line: 1097

//  <rtree> SFDITEM_REG__GPIOA_OESR
//    <name> OESR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800000C) Output Enable Set Register </i>
//    <loc> ( (unsigned int)((GPIOA_OESR >> 0) & 0xFFFFFFFF), ((GPIOA_OESR = (GPIOA_OESR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_OESR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOA_OESR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOA_OESR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOA_OESR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOA_OESR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOA_OESR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOA_OESR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOA_OESR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOA_OESR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOA_OESR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOA_OESR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOA_OESR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOA_OESR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOA_OESR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOA_OESR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOA_OESR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_OECR  -------------------------------
// SVD Line: 1204

unsigned int GPIOA_OECR __AT (0x48000010);



// -------------------------------  Field Item: GPIOA_OECR_IO0  -----------------------------------
// SVD Line: 1213

//  <item> SFDITEM_FIELD__GPIOA_OECR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48000010) Port x pin 0 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OECR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OECR_IO1  -----------------------------------
// SVD Line: 1219

//  <item> SFDITEM_FIELD__GPIOA_OECR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48000010) Port x pin 1 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OECR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OECR_IO2  -----------------------------------
// SVD Line: 1225

//  <item> SFDITEM_FIELD__GPIOA_OECR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48000010) Port x pin 2 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OECR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OECR_IO3  -----------------------------------
// SVD Line: 1231

//  <item> SFDITEM_FIELD__GPIOA_OECR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48000010) Port x pin 3 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OECR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OECR_IO4  -----------------------------------
// SVD Line: 1237

//  <item> SFDITEM_FIELD__GPIOA_OECR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48000010) Port x pin 4 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OECR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OECR_IO5  -----------------------------------
// SVD Line: 1243

//  <item> SFDITEM_FIELD__GPIOA_OECR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48000010) Port x pin 5 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OECR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OECR_IO6  -----------------------------------
// SVD Line: 1249

//  <item> SFDITEM_FIELD__GPIOA_OECR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48000010) Port x pin 6 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OECR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OECR_IO7  -----------------------------------
// SVD Line: 1255

//  <item> SFDITEM_FIELD__GPIOA_OECR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48000010) Port x pin 7 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OECR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OECR_IO8  -----------------------------------
// SVD Line: 1261

//  <item> SFDITEM_FIELD__GPIOA_OECR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48000010) Port x pin 8 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OECR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OECR_IO9  -----------------------------------
// SVD Line: 1267

//  <item> SFDITEM_FIELD__GPIOA_OECR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48000010) Port x pin 9 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OECR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OECR_IO10  ----------------------------------
// SVD Line: 1273

//  <item> SFDITEM_FIELD__GPIOA_OECR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48000010) Port x pin 10 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OECR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OECR_IO11  ----------------------------------
// SVD Line: 1279

//  <item> SFDITEM_FIELD__GPIOA_OECR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48000010) Port x pin 11 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OECR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OECR_IO12  ----------------------------------
// SVD Line: 1285

//  <item> SFDITEM_FIELD__GPIOA_OECR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48000010) Port x pin 12 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OECR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OECR_IO13  ----------------------------------
// SVD Line: 1291

//  <item> SFDITEM_FIELD__GPIOA_OECR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48000010) Port x pin 13 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OECR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OECR_IO14  ----------------------------------
// SVD Line: 1297

//  <item> SFDITEM_FIELD__GPIOA_OECR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48000010) Port x pin 14 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OECR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OECR_IO15  ----------------------------------
// SVD Line: 1303

//  <item> SFDITEM_FIELD__GPIOA_OECR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48000010) Port x pin 15 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OECR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_OECR  -----------------------------------
// SVD Line: 1204

//  <rtree> SFDITEM_REG__GPIOA_OECR
//    <name> OECR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48000010) Output Enable Clear Register </i>
//    <loc> ( (unsigned int)((GPIOA_OECR >> 0) & 0xFFFFFFFF), ((GPIOA_OECR = (GPIOA_OECR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_OECR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOA_OECR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOA_OECR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOA_OECR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOA_OECR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOA_OECR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOA_OECR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOA_OECR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOA_OECR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOA_OECR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOA_OECR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOA_OECR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOA_OECR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOA_OECR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOA_OECR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOA_OECR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_PUSR  -------------------------------
// SVD Line: 1311

unsigned int GPIOA_PUSR __AT (0x48000014);



// -------------------------------  Field Item: GPIOA_PUSR_IO0  -----------------------------------
// SVD Line: 1320

//  <item> SFDITEM_FIELD__GPIOA_PUSR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48000014) Port x pin 0 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUSR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUSR_IO1  -----------------------------------
// SVD Line: 1326

//  <item> SFDITEM_FIELD__GPIOA_PUSR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48000014) Port x pin 1 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUSR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUSR_IO2  -----------------------------------
// SVD Line: 1332

//  <item> SFDITEM_FIELD__GPIOA_PUSR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48000014) Port x pin 2 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUSR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUSR_IO3  -----------------------------------
// SVD Line: 1338

//  <item> SFDITEM_FIELD__GPIOA_PUSR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48000014) Port x pin 3 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUSR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUSR_IO4  -----------------------------------
// SVD Line: 1344

//  <item> SFDITEM_FIELD__GPIOA_PUSR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48000014) Port x pin 4 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUSR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUSR_IO5  -----------------------------------
// SVD Line: 1350

//  <item> SFDITEM_FIELD__GPIOA_PUSR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48000014) Port x pin 5 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUSR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUSR_IO6  -----------------------------------
// SVD Line: 1356

//  <item> SFDITEM_FIELD__GPIOA_PUSR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48000014) Port x pin 6 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUSR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUSR_IO7  -----------------------------------
// SVD Line: 1362

//  <item> SFDITEM_FIELD__GPIOA_PUSR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48000014) Port x pin 7 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUSR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUSR_IO8  -----------------------------------
// SVD Line: 1368

//  <item> SFDITEM_FIELD__GPIOA_PUSR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48000014) Port x pin 8 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUSR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUSR_IO9  -----------------------------------
// SVD Line: 1374

//  <item> SFDITEM_FIELD__GPIOA_PUSR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48000014) Port x pin 9 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUSR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUSR_IO10  ----------------------------------
// SVD Line: 1380

//  <item> SFDITEM_FIELD__GPIOA_PUSR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48000014) Port x pin 10 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUSR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUSR_IO11  ----------------------------------
// SVD Line: 1386

//  <item> SFDITEM_FIELD__GPIOA_PUSR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48000014) Port x pin 11 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUSR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUSR_IO12  ----------------------------------
// SVD Line: 1392

//  <item> SFDITEM_FIELD__GPIOA_PUSR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48000014) Port x pin 12 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUSR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUSR_IO13  ----------------------------------
// SVD Line: 1398

//  <item> SFDITEM_FIELD__GPIOA_PUSR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48000014) Port x pin 13 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUSR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUSR_IO14  ----------------------------------
// SVD Line: 1404

//  <item> SFDITEM_FIELD__GPIOA_PUSR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48000014) Port x pin 14 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUSR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUSR_IO15  ----------------------------------
// SVD Line: 1410

//  <item> SFDITEM_FIELD__GPIOA_PUSR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48000014) Port x pin 15 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUSR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_PUSR  -----------------------------------
// SVD Line: 1311

//  <rtree> SFDITEM_REG__GPIOA_PUSR
//    <name> PUSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000014) Pull-Up Set Register </i>
//    <loc> ( (unsigned int)((GPIOA_PUSR >> 0) & 0xFFFFFFFF), ((GPIOA_PUSR = (GPIOA_PUSR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_PUSR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUSR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUSR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUSR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUSR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUSR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUSR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUSR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUSR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUSR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUSR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUSR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUSR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUSR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUSR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUSR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_PUCR  -------------------------------
// SVD Line: 1418

unsigned int GPIOA_PUCR __AT (0x48000018);



// -------------------------------  Field Item: GPIOA_PUCR_IO0  -----------------------------------
// SVD Line: 1427

//  <item> SFDITEM_FIELD__GPIOA_PUCR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48000018) Port x pin 0 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUCR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUCR_IO1  -----------------------------------
// SVD Line: 1433

//  <item> SFDITEM_FIELD__GPIOA_PUCR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48000018) Port x pin 1 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUCR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUCR_IO2  -----------------------------------
// SVD Line: 1439

//  <item> SFDITEM_FIELD__GPIOA_PUCR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48000018) Port x pin 2 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUCR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUCR_IO3  -----------------------------------
// SVD Line: 1445

//  <item> SFDITEM_FIELD__GPIOA_PUCR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48000018) Port x pin 3 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUCR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUCR_IO4  -----------------------------------
// SVD Line: 1451

//  <item> SFDITEM_FIELD__GPIOA_PUCR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48000018) Port x pin 4 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUCR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUCR_IO5  -----------------------------------
// SVD Line: 1457

//  <item> SFDITEM_FIELD__GPIOA_PUCR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48000018) Port x pin 5 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUCR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUCR_IO6  -----------------------------------
// SVD Line: 1463

//  <item> SFDITEM_FIELD__GPIOA_PUCR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48000018) Port x pin 6 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUCR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUCR_IO7  -----------------------------------
// SVD Line: 1469

//  <item> SFDITEM_FIELD__GPIOA_PUCR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48000018) Port x pin 7 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUCR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUCR_IO8  -----------------------------------
// SVD Line: 1475

//  <item> SFDITEM_FIELD__GPIOA_PUCR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48000018) Port x pin 8 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUCR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUCR_IO9  -----------------------------------
// SVD Line: 1481

//  <item> SFDITEM_FIELD__GPIOA_PUCR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48000018) Port x pin 9 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUCR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUCR_IO10  ----------------------------------
// SVD Line: 1487

//  <item> SFDITEM_FIELD__GPIOA_PUCR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48000018) Port x pin 10 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUCR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUCR_IO11  ----------------------------------
// SVD Line: 1493

//  <item> SFDITEM_FIELD__GPIOA_PUCR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48000018) Port x pin 11 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUCR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUCR_IO12  ----------------------------------
// SVD Line: 1499

//  <item> SFDITEM_FIELD__GPIOA_PUCR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48000018) Port x pin 12 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUCR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUCR_IO13  ----------------------------------
// SVD Line: 1505

//  <item> SFDITEM_FIELD__GPIOA_PUCR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48000018) Port x pin 13 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUCR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUCR_IO14  ----------------------------------
// SVD Line: 1511

//  <item> SFDITEM_FIELD__GPIOA_PUCR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48000018) Port x pin 14 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUCR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUCR_IO15  ----------------------------------
// SVD Line: 1517

//  <item> SFDITEM_FIELD__GPIOA_PUCR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48000018) Port x pin 15 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUCR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_PUCR  -----------------------------------
// SVD Line: 1418

//  <rtree> SFDITEM_REG__GPIOA_PUCR
//    <name> PUCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48000018) Pull-Up Clear Register </i>
//    <loc> ( (unsigned int)((GPIOA_PUCR >> 0) & 0xFFFFFFFF), ((GPIOA_PUCR = (GPIOA_PUCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_PUCR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUCR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUCR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUCR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUCR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUCR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUCR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUCR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUCR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUCR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUCR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUCR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUCR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUCR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUCR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUCR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_PDSR  -------------------------------
// SVD Line: 1525

unsigned int GPIOA_PDSR __AT (0x4800001C);



// -------------------------------  Field Item: GPIOA_PDSR_IO0  -----------------------------------
// SVD Line: 1534

//  <item> SFDITEM_FIELD__GPIOA_PDSR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4800001C) Port x pin 0 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDSR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDSR_IO1  -----------------------------------
// SVD Line: 1540

//  <item> SFDITEM_FIELD__GPIOA_PDSR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4800001C) Port x pin 1 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDSR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDSR_IO2  -----------------------------------
// SVD Line: 1546

//  <item> SFDITEM_FIELD__GPIOA_PDSR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4800001C) Port x pin 2 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDSR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDSR_IO3  -----------------------------------
// SVD Line: 1552

//  <item> SFDITEM_FIELD__GPIOA_PDSR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4800001C) Port x pin 3 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDSR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDSR_IO4  -----------------------------------
// SVD Line: 1558

//  <item> SFDITEM_FIELD__GPIOA_PDSR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4800001C) Port x pin 4 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDSR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDSR_IO5  -----------------------------------
// SVD Line: 1564

//  <item> SFDITEM_FIELD__GPIOA_PDSR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4800001C) Port x pin 5 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDSR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDSR_IO6  -----------------------------------
// SVD Line: 1570

//  <item> SFDITEM_FIELD__GPIOA_PDSR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4800001C) Port x pin 6 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDSR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDSR_IO7  -----------------------------------
// SVD Line: 1576

//  <item> SFDITEM_FIELD__GPIOA_PDSR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4800001C) Port x pin 7 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDSR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDSR_IO8  -----------------------------------
// SVD Line: 1582

//  <item> SFDITEM_FIELD__GPIOA_PDSR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4800001C) Port x pin 8 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDSR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDSR_IO9  -----------------------------------
// SVD Line: 1588

//  <item> SFDITEM_FIELD__GPIOA_PDSR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4800001C) Port x pin 9 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDSR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDSR_IO10  ----------------------------------
// SVD Line: 1594

//  <item> SFDITEM_FIELD__GPIOA_PDSR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4800001C) Port x pin 10 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDSR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDSR_IO11  ----------------------------------
// SVD Line: 1600

//  <item> SFDITEM_FIELD__GPIOA_PDSR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4800001C) Port x pin 11 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDSR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDSR_IO12  ----------------------------------
// SVD Line: 1606

//  <item> SFDITEM_FIELD__GPIOA_PDSR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4800001C) Port x pin 12 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDSR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDSR_IO13  ----------------------------------
// SVD Line: 1612

//  <item> SFDITEM_FIELD__GPIOA_PDSR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4800001C) Port x pin 13 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDSR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDSR_IO14  ----------------------------------
// SVD Line: 1618

//  <item> SFDITEM_FIELD__GPIOA_PDSR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4800001C) Port x pin 14 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDSR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDSR_IO15  ----------------------------------
// SVD Line: 1624

//  <item> SFDITEM_FIELD__GPIOA_PDSR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4800001C) Port x pin 15 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDSR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_PDSR  -----------------------------------
// SVD Line: 1525

//  <rtree> SFDITEM_REG__GPIOA_PDSR
//    <name> PDSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800001C) Pull-Down Set Register </i>
//    <loc> ( (unsigned int)((GPIOA_PDSR >> 0) & 0xFFFFFFFF), ((GPIOA_PDSR = (GPIOA_PDSR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_PDSR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDSR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDSR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDSR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDSR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDSR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDSR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDSR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDSR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDSR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDSR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDSR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDSR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDSR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDSR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDSR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_PDCR  -------------------------------
// SVD Line: 1632

unsigned int GPIOA_PDCR __AT (0x48000020);



// -------------------------------  Field Item: GPIOA_PDCR_IO0  -----------------------------------
// SVD Line: 1641

//  <item> SFDITEM_FIELD__GPIOA_PDCR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48000020) Port x pin 0 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDCR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDCR_IO1  -----------------------------------
// SVD Line: 1647

//  <item> SFDITEM_FIELD__GPIOA_PDCR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48000020) Port x pin 1 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDCR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDCR_IO2  -----------------------------------
// SVD Line: 1653

//  <item> SFDITEM_FIELD__GPIOA_PDCR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48000020) Port x pin 2 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDCR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDCR_IO3  -----------------------------------
// SVD Line: 1659

//  <item> SFDITEM_FIELD__GPIOA_PDCR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48000020) Port x pin 3 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDCR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDCR_IO4  -----------------------------------
// SVD Line: 1665

//  <item> SFDITEM_FIELD__GPIOA_PDCR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48000020) Port x pin 4 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDCR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDCR_IO5  -----------------------------------
// SVD Line: 1671

//  <item> SFDITEM_FIELD__GPIOA_PDCR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48000020) Port x pin 5 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDCR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDCR_IO6  -----------------------------------
// SVD Line: 1677

//  <item> SFDITEM_FIELD__GPIOA_PDCR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48000020) Port x pin 6 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDCR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDCR_IO7  -----------------------------------
// SVD Line: 1683

//  <item> SFDITEM_FIELD__GPIOA_PDCR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48000020) Port x pin 7 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDCR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDCR_IO8  -----------------------------------
// SVD Line: 1689

//  <item> SFDITEM_FIELD__GPIOA_PDCR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48000020) Port x pin 8 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDCR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDCR_IO9  -----------------------------------
// SVD Line: 1695

//  <item> SFDITEM_FIELD__GPIOA_PDCR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48000020) Port x pin 9 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDCR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDCR_IO10  ----------------------------------
// SVD Line: 1701

//  <item> SFDITEM_FIELD__GPIOA_PDCR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48000020) Port x pin 10 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDCR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDCR_IO11  ----------------------------------
// SVD Line: 1707

//  <item> SFDITEM_FIELD__GPIOA_PDCR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48000020) Port x pin 11 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDCR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDCR_IO12  ----------------------------------
// SVD Line: 1713

//  <item> SFDITEM_FIELD__GPIOA_PDCR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48000020) Port x pin 12 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDCR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDCR_IO13  ----------------------------------
// SVD Line: 1719

//  <item> SFDITEM_FIELD__GPIOA_PDCR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48000020) Port x pin 13 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDCR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDCR_IO14  ----------------------------------
// SVD Line: 1725

//  <item> SFDITEM_FIELD__GPIOA_PDCR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48000020) Port x pin 14 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDCR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDCR_IO15  ----------------------------------
// SVD Line: 1731

//  <item> SFDITEM_FIELD__GPIOA_PDCR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48000020) Port x pin 15 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDCR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_PDCR  -----------------------------------
// SVD Line: 1632

//  <rtree> SFDITEM_REG__GPIOA_PDCR
//    <name> PDCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48000020) Pull-Down Clear Register </i>
//    <loc> ( (unsigned int)((GPIOA_PDCR >> 0) & 0xFFFFFFFF), ((GPIOA_PDCR = (GPIOA_PDCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_PDCR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDCR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDCR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDCR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDCR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDCR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDCR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDCR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDCR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDCR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDCR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDCR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDCR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDCR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDCR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDCR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_ODSR  -------------------------------
// SVD Line: 1739

unsigned int GPIOA_ODSR __AT (0x48000024);



// -------------------------------  Field Item: GPIOA_ODSR_IO0  -----------------------------------
// SVD Line: 1748

//  <item> SFDITEM_FIELD__GPIOA_ODSR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48000024) Port x pin 0 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODSR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODSR_IO1  -----------------------------------
// SVD Line: 1754

//  <item> SFDITEM_FIELD__GPIOA_ODSR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48000024) Port x pin 1 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODSR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODSR_IO2  -----------------------------------
// SVD Line: 1760

//  <item> SFDITEM_FIELD__GPIOA_ODSR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48000024) Port x pin 2 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODSR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODSR_IO3  -----------------------------------
// SVD Line: 1766

//  <item> SFDITEM_FIELD__GPIOA_ODSR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48000024) Port x pin 3 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODSR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODSR_IO4  -----------------------------------
// SVD Line: 1772

//  <item> SFDITEM_FIELD__GPIOA_ODSR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48000024) Port x pin 4 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODSR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODSR_IO5  -----------------------------------
// SVD Line: 1778

//  <item> SFDITEM_FIELD__GPIOA_ODSR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48000024) Port x pin 5 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODSR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODSR_IO6  -----------------------------------
// SVD Line: 1784

//  <item> SFDITEM_FIELD__GPIOA_ODSR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48000024) Port x pin 6 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODSR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODSR_IO7  -----------------------------------
// SVD Line: 1790

//  <item> SFDITEM_FIELD__GPIOA_ODSR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48000024) Port x pin 7 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODSR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODSR_IO8  -----------------------------------
// SVD Line: 1796

//  <item> SFDITEM_FIELD__GPIOA_ODSR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48000024) Port x pin 8 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODSR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODSR_IO9  -----------------------------------
// SVD Line: 1802

//  <item> SFDITEM_FIELD__GPIOA_ODSR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48000024) Port x pin 9 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODSR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODSR_IO10  ----------------------------------
// SVD Line: 1808

//  <item> SFDITEM_FIELD__GPIOA_ODSR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48000024) Port x pin 10 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODSR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODSR_IO11  ----------------------------------
// SVD Line: 1814

//  <item> SFDITEM_FIELD__GPIOA_ODSR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48000024) Port x pin 11 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODSR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODSR_IO12  ----------------------------------
// SVD Line: 1820

//  <item> SFDITEM_FIELD__GPIOA_ODSR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48000024) Port x pin 12 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODSR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODSR_IO13  ----------------------------------
// SVD Line: 1826

//  <item> SFDITEM_FIELD__GPIOA_ODSR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48000024) Port x pin 13 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODSR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODSR_IO14  ----------------------------------
// SVD Line: 1832

//  <item> SFDITEM_FIELD__GPIOA_ODSR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48000024) Port x pin 14 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODSR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODSR_IO15  ----------------------------------
// SVD Line: 1838

//  <item> SFDITEM_FIELD__GPIOA_ODSR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48000024) Port x pin 15 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODSR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_ODSR  -----------------------------------
// SVD Line: 1739

//  <rtree> SFDITEM_REG__GPIOA_ODSR
//    <name> ODSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000024) Output Open-Drain Set Register </i>
//    <loc> ( (unsigned int)((GPIOA_ODSR >> 0) & 0xFFFFFFFF), ((GPIOA_ODSR = (GPIOA_ODSR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_ODSR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODSR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODSR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODSR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODSR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODSR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODSR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODSR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODSR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODSR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODSR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODSR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODSR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODSR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODSR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODSR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_ODCR  -------------------------------
// SVD Line: 1846

unsigned int GPIOA_ODCR __AT (0x48000028);



// -------------------------------  Field Item: GPIOA_ODCR_IO0  -----------------------------------
// SVD Line: 1855

//  <item> SFDITEM_FIELD__GPIOA_ODCR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48000028) Port x pin 0 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODCR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODCR_IO1  -----------------------------------
// SVD Line: 1861

//  <item> SFDITEM_FIELD__GPIOA_ODCR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48000028) Port x pin 1 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODCR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODCR_IO2  -----------------------------------
// SVD Line: 1867

//  <item> SFDITEM_FIELD__GPIOA_ODCR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48000028) Port x pin 2 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODCR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODCR_IO3  -----------------------------------
// SVD Line: 1873

//  <item> SFDITEM_FIELD__GPIOA_ODCR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48000028) Port x pin 3 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODCR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODCR_IO4  -----------------------------------
// SVD Line: 1879

//  <item> SFDITEM_FIELD__GPIOA_ODCR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48000028) Port x pin 4 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODCR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODCR_IO5  -----------------------------------
// SVD Line: 1885

//  <item> SFDITEM_FIELD__GPIOA_ODCR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48000028) Port x pin 5 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODCR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODCR_IO6  -----------------------------------
// SVD Line: 1891

//  <item> SFDITEM_FIELD__GPIOA_ODCR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48000028) Port x pin 6 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODCR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODCR_IO7  -----------------------------------
// SVD Line: 1897

//  <item> SFDITEM_FIELD__GPIOA_ODCR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48000028) Port x pin 7 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODCR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODCR_IO8  -----------------------------------
// SVD Line: 1903

//  <item> SFDITEM_FIELD__GPIOA_ODCR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48000028) Port x pin 8 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODCR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODCR_IO9  -----------------------------------
// SVD Line: 1909

//  <item> SFDITEM_FIELD__GPIOA_ODCR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48000028) Port x pin 9 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODCR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODCR_IO10  ----------------------------------
// SVD Line: 1915

//  <item> SFDITEM_FIELD__GPIOA_ODCR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48000028) Port x pin 10 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODCR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODCR_IO11  ----------------------------------
// SVD Line: 1921

//  <item> SFDITEM_FIELD__GPIOA_ODCR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48000028) Port x pin 11 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODCR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODCR_IO12  ----------------------------------
// SVD Line: 1927

//  <item> SFDITEM_FIELD__GPIOA_ODCR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48000028) Port x pin 12 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODCR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODCR_IO13  ----------------------------------
// SVD Line: 1933

//  <item> SFDITEM_FIELD__GPIOA_ODCR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48000028) Port x pin 13 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODCR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODCR_IO14  ----------------------------------
// SVD Line: 1939

//  <item> SFDITEM_FIELD__GPIOA_ODCR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48000028) Port x pin 14 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODCR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODCR_IO15  ----------------------------------
// SVD Line: 1945

//  <item> SFDITEM_FIELD__GPIOA_ODCR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48000028) Port x pin 15 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODCR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_ODCR  -----------------------------------
// SVD Line: 1846

//  <rtree> SFDITEM_REG__GPIOA_ODCR
//    <name> ODCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48000028) Output Open-Drain Clear Register </i>
//    <loc> ( (unsigned int)((GPIOA_ODCR >> 0) & 0xFFFFFFFF), ((GPIOA_ODCR = (GPIOA_ODCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_ODCR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODCR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODCR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODCR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODCR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODCR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODCR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODCR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODCR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODCR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODCR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODCR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODCR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODCR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODCR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODCR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_SCSR  -------------------------------
// SVD Line: 1953

unsigned int GPIOA_SCSR __AT (0x4800002C);



// -------------------------------  Field Item: GPIOA_SCSR_IO0  -----------------------------------
// SVD Line: 1962

//  <item> SFDITEM_FIELD__GPIOA_SCSR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4800002C) Port x pin 0 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCSR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCSR_IO1  -----------------------------------
// SVD Line: 1968

//  <item> SFDITEM_FIELD__GPIOA_SCSR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4800002C) Port x pin 1 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCSR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCSR_IO2  -----------------------------------
// SVD Line: 1974

//  <item> SFDITEM_FIELD__GPIOA_SCSR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4800002C) Port x pin 2 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCSR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCSR_IO3  -----------------------------------
// SVD Line: 1980

//  <item> SFDITEM_FIELD__GPIOA_SCSR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4800002C) Port x pin 3 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCSR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCSR_IO4  -----------------------------------
// SVD Line: 1986

//  <item> SFDITEM_FIELD__GPIOA_SCSR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4800002C) Port x pin 4 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCSR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCSR_IO5  -----------------------------------
// SVD Line: 1992

//  <item> SFDITEM_FIELD__GPIOA_SCSR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4800002C) Port x pin 5 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCSR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCSR_IO6  -----------------------------------
// SVD Line: 1998

//  <item> SFDITEM_FIELD__GPIOA_SCSR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4800002C) Port x pin 6 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCSR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCSR_IO7  -----------------------------------
// SVD Line: 2004

//  <item> SFDITEM_FIELD__GPIOA_SCSR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4800002C) Port x pin 7 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCSR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCSR_IO8  -----------------------------------
// SVD Line: 2010

//  <item> SFDITEM_FIELD__GPIOA_SCSR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4800002C) Port x pin 8 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCSR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCSR_IO9  -----------------------------------
// SVD Line: 2016

//  <item> SFDITEM_FIELD__GPIOA_SCSR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4800002C) Port x pin 9 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCSR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCSR_IO10  ----------------------------------
// SVD Line: 2022

//  <item> SFDITEM_FIELD__GPIOA_SCSR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4800002C) Port x pin 10 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCSR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCSR_IO11  ----------------------------------
// SVD Line: 2028

//  <item> SFDITEM_FIELD__GPIOA_SCSR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4800002C) Port x pin 11 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCSR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCSR_IO12  ----------------------------------
// SVD Line: 2034

//  <item> SFDITEM_FIELD__GPIOA_SCSR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4800002C) Port x pin 12 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCSR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCSR_IO13  ----------------------------------
// SVD Line: 2040

//  <item> SFDITEM_FIELD__GPIOA_SCSR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4800002C) Port x pin 13 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCSR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCSR_IO14  ----------------------------------
// SVD Line: 2046

//  <item> SFDITEM_FIELD__GPIOA_SCSR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4800002C) Port x pin 14 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCSR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCSR_IO15  ----------------------------------
// SVD Line: 2052

//  <item> SFDITEM_FIELD__GPIOA_SCSR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4800002C) Port x pin 15 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCSR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_SCSR  -----------------------------------
// SVD Line: 1953

//  <rtree> SFDITEM_REG__GPIOA_SCSR
//    <name> SCSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800002C) Input Schmitt Set Register </i>
//    <loc> ( (unsigned int)((GPIOA_SCSR >> 0) & 0xFFFFFFFF), ((GPIOA_SCSR = (GPIOA_SCSR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_SCSR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCSR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCSR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCSR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCSR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCSR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCSR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCSR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCSR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCSR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCSR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCSR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCSR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCSR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCSR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCSR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_SCCR  -------------------------------
// SVD Line: 2060

unsigned int GPIOA_SCCR __AT (0x48000030);



// -------------------------------  Field Item: GPIOA_SCCR_IO0  -----------------------------------
// SVD Line: 2069

//  <item> SFDITEM_FIELD__GPIOA_SCCR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48000030) Port x pin 0 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCCR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCCR_IO1  -----------------------------------
// SVD Line: 2075

//  <item> SFDITEM_FIELD__GPIOA_SCCR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48000030) Port x pin 1 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCCR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCCR_IO2  -----------------------------------
// SVD Line: 2081

//  <item> SFDITEM_FIELD__GPIOA_SCCR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48000030) Port x pin 2 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCCR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCCR_IO3  -----------------------------------
// SVD Line: 2087

//  <item> SFDITEM_FIELD__GPIOA_SCCR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48000030) Port x pin 3 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCCR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCCR_IO4  -----------------------------------
// SVD Line: 2093

//  <item> SFDITEM_FIELD__GPIOA_SCCR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48000030) Port x pin 4 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCCR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCCR_IO5  -----------------------------------
// SVD Line: 2099

//  <item> SFDITEM_FIELD__GPIOA_SCCR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48000030) Port x pin 5 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCCR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCCR_IO6  -----------------------------------
// SVD Line: 2105

//  <item> SFDITEM_FIELD__GPIOA_SCCR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48000030) Port x pin 6 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCCR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCCR_IO7  -----------------------------------
// SVD Line: 2111

//  <item> SFDITEM_FIELD__GPIOA_SCCR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48000030) Port x pin 7 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCCR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCCR_IO8  -----------------------------------
// SVD Line: 2117

//  <item> SFDITEM_FIELD__GPIOA_SCCR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48000030) Port x pin 8 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCCR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCCR_IO9  -----------------------------------
// SVD Line: 2123

//  <item> SFDITEM_FIELD__GPIOA_SCCR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48000030) Port x pin 9 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCCR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCCR_IO10  ----------------------------------
// SVD Line: 2129

//  <item> SFDITEM_FIELD__GPIOA_SCCR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48000030) Port x pin 10 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCCR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCCR_IO11  ----------------------------------
// SVD Line: 2135

//  <item> SFDITEM_FIELD__GPIOA_SCCR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48000030) Port x pin 11 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCCR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCCR_IO12  ----------------------------------
// SVD Line: 2141

//  <item> SFDITEM_FIELD__GPIOA_SCCR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48000030) Port x pin 12 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCCR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCCR_IO13  ----------------------------------
// SVD Line: 2147

//  <item> SFDITEM_FIELD__GPIOA_SCCR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48000030) Port x pin 13 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCCR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCCR_IO14  ----------------------------------
// SVD Line: 2153

//  <item> SFDITEM_FIELD__GPIOA_SCCR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48000030) Port x pin 14 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCCR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCCR_IO15  ----------------------------------
// SVD Line: 2159

//  <item> SFDITEM_FIELD__GPIOA_SCCR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48000030) Port x pin 15 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCCR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_SCCR  -----------------------------------
// SVD Line: 2060

//  <rtree> SFDITEM_REG__GPIOA_SCCR
//    <name> SCCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48000030) Input Schmitt Clear Register </i>
//    <loc> ( (unsigned int)((GPIOA_SCCR >> 0) & 0xFFFFFFFF), ((GPIOA_SCCR = (GPIOA_SCCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_SCCR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCCR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCCR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCCR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCCR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCCR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCCR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCCR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCCR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCCR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCCR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCCR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCCR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCCR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCCR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCCR_IO15 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOA  -------------------------------------
// SVD Line: 765

//  <view> GPIOA
//    <name> GPIOA </name>
//    <item> SFDITEM_REG__GPIOA_DR </item>
//    <item> SFDITEM_REG__GPIOA_BSR </item>
//    <item> SFDITEM_REG__GPIOA_BRR </item>
//    <item> SFDITEM_REG__GPIOA_OESR </item>
//    <item> SFDITEM_REG__GPIOA_OECR </item>
//    <item> SFDITEM_REG__GPIOA_PUSR </item>
//    <item> SFDITEM_REG__GPIOA_PUCR </item>
//    <item> SFDITEM_REG__GPIOA_PDSR </item>
//    <item> SFDITEM_REG__GPIOA_PDCR </item>
//    <item> SFDITEM_REG__GPIOA_ODSR </item>
//    <item> SFDITEM_REG__GPIOA_ODCR </item>
//    <item> SFDITEM_REG__GPIOA_SCSR </item>
//    <item> SFDITEM_REG__GPIOA_SCCR </item>
//  </view>
//  


// -----------------------------  Register Item Address: GPIOB_DR  --------------------------------
// SVD Line: 776

unsigned int GPIOB_DR __AT (0x48001000);



// --------------------------------  Field Item: GPIOB_DR_DR0  ------------------------------------
// SVD Line: 785

//  <item> SFDITEM_FIELD__GPIOB_DR_DR0
//    <name> DR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48001000) Port x pin 0 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DR ) </loc>
//      <o.0..0> DR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DR_DR1  ------------------------------------
// SVD Line: 791

//  <item> SFDITEM_FIELD__GPIOB_DR_DR1
//    <name> DR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48001000) Port x pin 1 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DR ) </loc>
//      <o.1..1> DR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DR_DR2  ------------------------------------
// SVD Line: 797

//  <item> SFDITEM_FIELD__GPIOB_DR_DR2
//    <name> DR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48001000) Port x pin 2 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DR ) </loc>
//      <o.2..2> DR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DR_DR3  ------------------------------------
// SVD Line: 803

//  <item> SFDITEM_FIELD__GPIOB_DR_DR3
//    <name> DR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48001000) Port x pin 3 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DR ) </loc>
//      <o.3..3> DR3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DR_DR4  ------------------------------------
// SVD Line: 809

//  <item> SFDITEM_FIELD__GPIOB_DR_DR4
//    <name> DR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48001000) Port x pin 4 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DR ) </loc>
//      <o.4..4> DR4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DR_DR5  ------------------------------------
// SVD Line: 815

//  <item> SFDITEM_FIELD__GPIOB_DR_DR5
//    <name> DR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48001000) Port x pin 5 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DR ) </loc>
//      <o.5..5> DR5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DR_DR6  ------------------------------------
// SVD Line: 821

//  <item> SFDITEM_FIELD__GPIOB_DR_DR6
//    <name> DR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48001000) Port x pin 6 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DR ) </loc>
//      <o.6..6> DR6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DR_DR7  ------------------------------------
// SVD Line: 827

//  <item> SFDITEM_FIELD__GPIOB_DR_DR7
//    <name> DR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48001000) Port x pin 7 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DR ) </loc>
//      <o.7..7> DR7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DR_DR8  ------------------------------------
// SVD Line: 833

//  <item> SFDITEM_FIELD__GPIOB_DR_DR8
//    <name> DR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48001000) Port x pin 8 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DR ) </loc>
//      <o.8..8> DR8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DR_DR9  ------------------------------------
// SVD Line: 839

//  <item> SFDITEM_FIELD__GPIOB_DR_DR9
//    <name> DR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48001000) Port x pin 9 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DR ) </loc>
//      <o.9..9> DR9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DR_DR10  -----------------------------------
// SVD Line: 845

//  <item> SFDITEM_FIELD__GPIOB_DR_DR10
//    <name> DR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48001000) Port x pin 10 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DR ) </loc>
//      <o.10..10> DR10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DR_DR11  -----------------------------------
// SVD Line: 851

//  <item> SFDITEM_FIELD__GPIOB_DR_DR11
//    <name> DR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48001000) Port x pin 11 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DR ) </loc>
//      <o.11..11> DR11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DR_DR12  -----------------------------------
// SVD Line: 857

//  <item> SFDITEM_FIELD__GPIOB_DR_DR12
//    <name> DR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48001000) Port x pin 12 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DR ) </loc>
//      <o.12..12> DR12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DR_DR13  -----------------------------------
// SVD Line: 863

//  <item> SFDITEM_FIELD__GPIOB_DR_DR13
//    <name> DR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48001000) Port x pin 13 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DR ) </loc>
//      <o.13..13> DR13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DR_DR14  -----------------------------------
// SVD Line: 869

//  <item> SFDITEM_FIELD__GPIOB_DR_DR14
//    <name> DR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48001000) Port x pin 14 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DR ) </loc>
//      <o.14..14> DR14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DR_DR15  -----------------------------------
// SVD Line: 875

//  <item> SFDITEM_FIELD__GPIOB_DR_DR15
//    <name> DR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48001000) Port x pin 15 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DR ) </loc>
//      <o.15..15> DR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOB_DR  ------------------------------------
// SVD Line: 776

//  <rtree> SFDITEM_REG__GPIOB_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48001000) Port Data Register </i>
//    <loc> ( (unsigned int)((GPIOB_DR >> 0) & 0xFFFFFFFF), ((GPIOB_DR = (GPIOB_DR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_DR_DR0 </item>
//    <item> SFDITEM_FIELD__GPIOB_DR_DR1 </item>
//    <item> SFDITEM_FIELD__GPIOB_DR_DR2 </item>
//    <item> SFDITEM_FIELD__GPIOB_DR_DR3 </item>
//    <item> SFDITEM_FIELD__GPIOB_DR_DR4 </item>
//    <item> SFDITEM_FIELD__GPIOB_DR_DR5 </item>
//    <item> SFDITEM_FIELD__GPIOB_DR_DR6 </item>
//    <item> SFDITEM_FIELD__GPIOB_DR_DR7 </item>
//    <item> SFDITEM_FIELD__GPIOB_DR_DR8 </item>
//    <item> SFDITEM_FIELD__GPIOB_DR_DR9 </item>
//    <item> SFDITEM_FIELD__GPIOB_DR_DR10 </item>
//    <item> SFDITEM_FIELD__GPIOB_DR_DR11 </item>
//    <item> SFDITEM_FIELD__GPIOB_DR_DR12 </item>
//    <item> SFDITEM_FIELD__GPIOB_DR_DR13 </item>
//    <item> SFDITEM_FIELD__GPIOB_DR_DR14 </item>
//    <item> SFDITEM_FIELD__GPIOB_DR_DR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_BSR  --------------------------------
// SVD Line: 883

unsigned int GPIOB_BSR __AT (0x48001004);



// --------------------------------  Field Item: GPIOB_BSR_IO0  -----------------------------------
// SVD Line: 892

//  <item> SFDITEM_FIELD__GPIOB_BSR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48001004) Port x set bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BSR_IO1  -----------------------------------
// SVD Line: 898

//  <item> SFDITEM_FIELD__GPIOB_BSR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48001004) Port x set bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BSR_IO2  -----------------------------------
// SVD Line: 904

//  <item> SFDITEM_FIELD__GPIOB_BSR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48001004) Port x set bit 2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BSR_IO3  -----------------------------------
// SVD Line: 910

//  <item> SFDITEM_FIELD__GPIOB_BSR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48001004) Port x set bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BSR_IO4  -----------------------------------
// SVD Line: 916

//  <item> SFDITEM_FIELD__GPIOB_BSR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48001004) Port x set bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BSR_IO5  -----------------------------------
// SVD Line: 922

//  <item> SFDITEM_FIELD__GPIOB_BSR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48001004) Port x set bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BSR_IO6  -----------------------------------
// SVD Line: 928

//  <item> SFDITEM_FIELD__GPIOB_BSR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48001004) Port x set bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BSR_IO7  -----------------------------------
// SVD Line: 934

//  <item> SFDITEM_FIELD__GPIOB_BSR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48001004) Port x set bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BSR_IO8  -----------------------------------
// SVD Line: 940

//  <item> SFDITEM_FIELD__GPIOB_BSR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48001004) Port x set bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BSR_IO9  -----------------------------------
// SVD Line: 946

//  <item> SFDITEM_FIELD__GPIOB_BSR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48001004) Port x set bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSR_IO10  -----------------------------------
// SVD Line: 952

//  <item> SFDITEM_FIELD__GPIOB_BSR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48001004) Port x set bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSR_IO11  -----------------------------------
// SVD Line: 958

//  <item> SFDITEM_FIELD__GPIOB_BSR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48001004) Port x set bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSR_IO12  -----------------------------------
// SVD Line: 964

//  <item> SFDITEM_FIELD__GPIOB_BSR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48001004) Port x set bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSR_IO13  -----------------------------------
// SVD Line: 970

//  <item> SFDITEM_FIELD__GPIOB_BSR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48001004) Port x set bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSR_IO14  -----------------------------------
// SVD Line: 976

//  <item> SFDITEM_FIELD__GPIOB_BSR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48001004) Port x set bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSR_IO15  -----------------------------------
// SVD Line: 982

//  <item> SFDITEM_FIELD__GPIOB_BSR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48001004) Port x set bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOB_BSR  -----------------------------------
// SVD Line: 883

//  <rtree> SFDITEM_REG__GPIOB_BSR
//    <name> BSR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48001004) Port Bit Set Register </i>
//    <loc> ( (unsigned int)((GPIOB_BSR >> 0) & 0xFFFFFFFF), ((GPIOB_BSR = (GPIOB_BSR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_BSR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_BRR  --------------------------------
// SVD Line: 990

unsigned int GPIOB_BRR __AT (0x48001008);



// --------------------------------  Field Item: GPIOB_BRR_IO0  -----------------------------------
// SVD Line: 999

//  <item> SFDITEM_FIELD__GPIOB_BRR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48001008) Port x reset bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_IO1  -----------------------------------
// SVD Line: 1005

//  <item> SFDITEM_FIELD__GPIOB_BRR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48001008) Port x reset bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_IO2  -----------------------------------
// SVD Line: 1011

//  <item> SFDITEM_FIELD__GPIOB_BRR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48001008) Port x reset bit 2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_IO3  -----------------------------------
// SVD Line: 1017

//  <item> SFDITEM_FIELD__GPIOB_BRR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48001008) Port x reset bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_IO4  -----------------------------------
// SVD Line: 1023

//  <item> SFDITEM_FIELD__GPIOB_BRR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48001008) Port x reset bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_IO5  -----------------------------------
// SVD Line: 1029

//  <item> SFDITEM_FIELD__GPIOB_BRR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48001008) Port x reset bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_IO6  -----------------------------------
// SVD Line: 1035

//  <item> SFDITEM_FIELD__GPIOB_BRR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48001008) Port x reset bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_IO7  -----------------------------------
// SVD Line: 1041

//  <item> SFDITEM_FIELD__GPIOB_BRR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48001008) Port x reset bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_IO8  -----------------------------------
// SVD Line: 1047

//  <item> SFDITEM_FIELD__GPIOB_BRR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48001008) Port x reset bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_IO9  -----------------------------------
// SVD Line: 1053

//  <item> SFDITEM_FIELD__GPIOB_BRR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48001008) Port x reset bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BRR_IO10  -----------------------------------
// SVD Line: 1059

//  <item> SFDITEM_FIELD__GPIOB_BRR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48001008) Port x reset bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BRR_IO11  -----------------------------------
// SVD Line: 1065

//  <item> SFDITEM_FIELD__GPIOB_BRR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48001008) Port x reset bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BRR_IO12  -----------------------------------
// SVD Line: 1071

//  <item> SFDITEM_FIELD__GPIOB_BRR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48001008) Port x reset bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BRR_IO13  -----------------------------------
// SVD Line: 1077

//  <item> SFDITEM_FIELD__GPIOB_BRR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48001008) Port x reset bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BRR_IO14  -----------------------------------
// SVD Line: 1083

//  <item> SFDITEM_FIELD__GPIOB_BRR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48001008) Port x reset bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BRR_IO15  -----------------------------------
// SVD Line: 1089

//  <item> SFDITEM_FIELD__GPIOB_BRR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48001008) Port x reset bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOB_BRR  -----------------------------------
// SVD Line: 990

//  <rtree> SFDITEM_REG__GPIOB_BRR
//    <name> BRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48001008) Port Bit Reset Register </i>
//    <loc> ( (unsigned int)((GPIOB_BRR >> 0) & 0xFFFFFFFF), ((GPIOB_BRR = (GPIOB_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_BRR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_OESR  -------------------------------
// SVD Line: 1097

unsigned int GPIOB_OESR __AT (0x4800100C);



// -------------------------------  Field Item: GPIOB_OESR_IO0  -----------------------------------
// SVD Line: 1106

//  <item> SFDITEM_FIELD__GPIOB_OESR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4800100C) Port x pin 0 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OESR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OESR_IO1  -----------------------------------
// SVD Line: 1112

//  <item> SFDITEM_FIELD__GPIOB_OESR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4800100C) Port x pin 1 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OESR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OESR_IO2  -----------------------------------
// SVD Line: 1118

//  <item> SFDITEM_FIELD__GPIOB_OESR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4800100C) Port x pin 2 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OESR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OESR_IO3  -----------------------------------
// SVD Line: 1124

//  <item> SFDITEM_FIELD__GPIOB_OESR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4800100C) Port x pin 3 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OESR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OESR_IO4  -----------------------------------
// SVD Line: 1130

//  <item> SFDITEM_FIELD__GPIOB_OESR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4800100C) Port x pin 4 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OESR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OESR_IO5  -----------------------------------
// SVD Line: 1136

//  <item> SFDITEM_FIELD__GPIOB_OESR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4800100C) Port x pin 5 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OESR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OESR_IO6  -----------------------------------
// SVD Line: 1142

//  <item> SFDITEM_FIELD__GPIOB_OESR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4800100C) Port x pin 6 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OESR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OESR_IO7  -----------------------------------
// SVD Line: 1148

//  <item> SFDITEM_FIELD__GPIOB_OESR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4800100C) Port x pin 7 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OESR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OESR_IO8  -----------------------------------
// SVD Line: 1154

//  <item> SFDITEM_FIELD__GPIOB_OESR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4800100C) Port x pin 8 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OESR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OESR_IO9  -----------------------------------
// SVD Line: 1160

//  <item> SFDITEM_FIELD__GPIOB_OESR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4800100C) Port x pin 9 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OESR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OESR_IO10  ----------------------------------
// SVD Line: 1166

//  <item> SFDITEM_FIELD__GPIOB_OESR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4800100C) Port x pin 10 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OESR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OESR_IO11  ----------------------------------
// SVD Line: 1172

//  <item> SFDITEM_FIELD__GPIOB_OESR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4800100C) Port x pin 11 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OESR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OESR_IO12  ----------------------------------
// SVD Line: 1178

//  <item> SFDITEM_FIELD__GPIOB_OESR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4800100C) Port x pin 12 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OESR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OESR_IO13  ----------------------------------
// SVD Line: 1184

//  <item> SFDITEM_FIELD__GPIOB_OESR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4800100C) Port x pin 13 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OESR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OESR_IO14  ----------------------------------
// SVD Line: 1190

//  <item> SFDITEM_FIELD__GPIOB_OESR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4800100C) Port x pin 14 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OESR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OESR_IO15  ----------------------------------
// SVD Line: 1196

//  <item> SFDITEM_FIELD__GPIOB_OESR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4800100C) Port x pin 15 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OESR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_OESR  -----------------------------------
// SVD Line: 1097

//  <rtree> SFDITEM_REG__GPIOB_OESR
//    <name> OESR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800100C) Output Enable Set Register </i>
//    <loc> ( (unsigned int)((GPIOB_OESR >> 0) & 0xFFFFFFFF), ((GPIOB_OESR = (GPIOB_OESR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_OESR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOB_OESR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOB_OESR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOB_OESR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOB_OESR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOB_OESR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOB_OESR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOB_OESR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOB_OESR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOB_OESR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOB_OESR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOB_OESR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOB_OESR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOB_OESR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOB_OESR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOB_OESR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_OECR  -------------------------------
// SVD Line: 1204

unsigned int GPIOB_OECR __AT (0x48001010);



// -------------------------------  Field Item: GPIOB_OECR_IO0  -----------------------------------
// SVD Line: 1213

//  <item> SFDITEM_FIELD__GPIOB_OECR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48001010) Port x pin 0 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OECR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OECR_IO1  -----------------------------------
// SVD Line: 1219

//  <item> SFDITEM_FIELD__GPIOB_OECR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48001010) Port x pin 1 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OECR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OECR_IO2  -----------------------------------
// SVD Line: 1225

//  <item> SFDITEM_FIELD__GPIOB_OECR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48001010) Port x pin 2 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OECR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OECR_IO3  -----------------------------------
// SVD Line: 1231

//  <item> SFDITEM_FIELD__GPIOB_OECR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48001010) Port x pin 3 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OECR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OECR_IO4  -----------------------------------
// SVD Line: 1237

//  <item> SFDITEM_FIELD__GPIOB_OECR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48001010) Port x pin 4 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OECR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OECR_IO5  -----------------------------------
// SVD Line: 1243

//  <item> SFDITEM_FIELD__GPIOB_OECR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48001010) Port x pin 5 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OECR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OECR_IO6  -----------------------------------
// SVD Line: 1249

//  <item> SFDITEM_FIELD__GPIOB_OECR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48001010) Port x pin 6 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OECR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OECR_IO7  -----------------------------------
// SVD Line: 1255

//  <item> SFDITEM_FIELD__GPIOB_OECR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48001010) Port x pin 7 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OECR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OECR_IO8  -----------------------------------
// SVD Line: 1261

//  <item> SFDITEM_FIELD__GPIOB_OECR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48001010) Port x pin 8 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OECR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OECR_IO9  -----------------------------------
// SVD Line: 1267

//  <item> SFDITEM_FIELD__GPIOB_OECR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48001010) Port x pin 9 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OECR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OECR_IO10  ----------------------------------
// SVD Line: 1273

//  <item> SFDITEM_FIELD__GPIOB_OECR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48001010) Port x pin 10 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OECR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OECR_IO11  ----------------------------------
// SVD Line: 1279

//  <item> SFDITEM_FIELD__GPIOB_OECR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48001010) Port x pin 11 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OECR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OECR_IO12  ----------------------------------
// SVD Line: 1285

//  <item> SFDITEM_FIELD__GPIOB_OECR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48001010) Port x pin 12 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OECR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OECR_IO13  ----------------------------------
// SVD Line: 1291

//  <item> SFDITEM_FIELD__GPIOB_OECR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48001010) Port x pin 13 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OECR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OECR_IO14  ----------------------------------
// SVD Line: 1297

//  <item> SFDITEM_FIELD__GPIOB_OECR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48001010) Port x pin 14 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OECR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OECR_IO15  ----------------------------------
// SVD Line: 1303

//  <item> SFDITEM_FIELD__GPIOB_OECR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48001010) Port x pin 15 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OECR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_OECR  -----------------------------------
// SVD Line: 1204

//  <rtree> SFDITEM_REG__GPIOB_OECR
//    <name> OECR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48001010) Output Enable Clear Register </i>
//    <loc> ( (unsigned int)((GPIOB_OECR >> 0) & 0xFFFFFFFF), ((GPIOB_OECR = (GPIOB_OECR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_OECR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOB_OECR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOB_OECR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOB_OECR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOB_OECR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOB_OECR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOB_OECR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOB_OECR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOB_OECR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOB_OECR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOB_OECR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOB_OECR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOB_OECR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOB_OECR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOB_OECR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOB_OECR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_PUSR  -------------------------------
// SVD Line: 1311

unsigned int GPIOB_PUSR __AT (0x48001014);



// -------------------------------  Field Item: GPIOB_PUSR_IO0  -----------------------------------
// SVD Line: 1320

//  <item> SFDITEM_FIELD__GPIOB_PUSR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48001014) Port x pin 0 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUSR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUSR_IO1  -----------------------------------
// SVD Line: 1326

//  <item> SFDITEM_FIELD__GPIOB_PUSR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48001014) Port x pin 1 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUSR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUSR_IO2  -----------------------------------
// SVD Line: 1332

//  <item> SFDITEM_FIELD__GPIOB_PUSR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48001014) Port x pin 2 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUSR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUSR_IO3  -----------------------------------
// SVD Line: 1338

//  <item> SFDITEM_FIELD__GPIOB_PUSR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48001014) Port x pin 3 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUSR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUSR_IO4  -----------------------------------
// SVD Line: 1344

//  <item> SFDITEM_FIELD__GPIOB_PUSR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48001014) Port x pin 4 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUSR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUSR_IO5  -----------------------------------
// SVD Line: 1350

//  <item> SFDITEM_FIELD__GPIOB_PUSR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48001014) Port x pin 5 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUSR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUSR_IO6  -----------------------------------
// SVD Line: 1356

//  <item> SFDITEM_FIELD__GPIOB_PUSR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48001014) Port x pin 6 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUSR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUSR_IO7  -----------------------------------
// SVD Line: 1362

//  <item> SFDITEM_FIELD__GPIOB_PUSR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48001014) Port x pin 7 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUSR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUSR_IO8  -----------------------------------
// SVD Line: 1368

//  <item> SFDITEM_FIELD__GPIOB_PUSR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48001014) Port x pin 8 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUSR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUSR_IO9  -----------------------------------
// SVD Line: 1374

//  <item> SFDITEM_FIELD__GPIOB_PUSR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48001014) Port x pin 9 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUSR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUSR_IO10  ----------------------------------
// SVD Line: 1380

//  <item> SFDITEM_FIELD__GPIOB_PUSR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48001014) Port x pin 10 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUSR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUSR_IO11  ----------------------------------
// SVD Line: 1386

//  <item> SFDITEM_FIELD__GPIOB_PUSR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48001014) Port x pin 11 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUSR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUSR_IO12  ----------------------------------
// SVD Line: 1392

//  <item> SFDITEM_FIELD__GPIOB_PUSR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48001014) Port x pin 12 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUSR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUSR_IO13  ----------------------------------
// SVD Line: 1398

//  <item> SFDITEM_FIELD__GPIOB_PUSR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48001014) Port x pin 13 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUSR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUSR_IO14  ----------------------------------
// SVD Line: 1404

//  <item> SFDITEM_FIELD__GPIOB_PUSR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48001014) Port x pin 14 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUSR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUSR_IO15  ----------------------------------
// SVD Line: 1410

//  <item> SFDITEM_FIELD__GPIOB_PUSR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48001014) Port x pin 15 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUSR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_PUSR  -----------------------------------
// SVD Line: 1311

//  <rtree> SFDITEM_REG__GPIOB_PUSR
//    <name> PUSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48001014) Pull-Up Set Register </i>
//    <loc> ( (unsigned int)((GPIOB_PUSR >> 0) & 0xFFFFFFFF), ((GPIOB_PUSR = (GPIOB_PUSR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_PUSR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUSR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUSR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUSR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUSR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUSR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUSR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUSR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUSR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUSR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUSR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUSR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUSR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUSR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUSR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUSR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_PUCR  -------------------------------
// SVD Line: 1418

unsigned int GPIOB_PUCR __AT (0x48001018);



// -------------------------------  Field Item: GPIOB_PUCR_IO0  -----------------------------------
// SVD Line: 1427

//  <item> SFDITEM_FIELD__GPIOB_PUCR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48001018) Port x pin 0 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUCR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUCR_IO1  -----------------------------------
// SVD Line: 1433

//  <item> SFDITEM_FIELD__GPIOB_PUCR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48001018) Port x pin 1 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUCR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUCR_IO2  -----------------------------------
// SVD Line: 1439

//  <item> SFDITEM_FIELD__GPIOB_PUCR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48001018) Port x pin 2 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUCR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUCR_IO3  -----------------------------------
// SVD Line: 1445

//  <item> SFDITEM_FIELD__GPIOB_PUCR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48001018) Port x pin 3 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUCR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUCR_IO4  -----------------------------------
// SVD Line: 1451

//  <item> SFDITEM_FIELD__GPIOB_PUCR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48001018) Port x pin 4 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUCR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUCR_IO5  -----------------------------------
// SVD Line: 1457

//  <item> SFDITEM_FIELD__GPIOB_PUCR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48001018) Port x pin 5 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUCR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUCR_IO6  -----------------------------------
// SVD Line: 1463

//  <item> SFDITEM_FIELD__GPIOB_PUCR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48001018) Port x pin 6 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUCR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUCR_IO7  -----------------------------------
// SVD Line: 1469

//  <item> SFDITEM_FIELD__GPIOB_PUCR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48001018) Port x pin 7 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUCR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUCR_IO8  -----------------------------------
// SVD Line: 1475

//  <item> SFDITEM_FIELD__GPIOB_PUCR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48001018) Port x pin 8 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUCR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUCR_IO9  -----------------------------------
// SVD Line: 1481

//  <item> SFDITEM_FIELD__GPIOB_PUCR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48001018) Port x pin 9 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUCR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUCR_IO10  ----------------------------------
// SVD Line: 1487

//  <item> SFDITEM_FIELD__GPIOB_PUCR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48001018) Port x pin 10 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUCR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUCR_IO11  ----------------------------------
// SVD Line: 1493

//  <item> SFDITEM_FIELD__GPIOB_PUCR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48001018) Port x pin 11 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUCR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUCR_IO12  ----------------------------------
// SVD Line: 1499

//  <item> SFDITEM_FIELD__GPIOB_PUCR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48001018) Port x pin 12 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUCR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUCR_IO13  ----------------------------------
// SVD Line: 1505

//  <item> SFDITEM_FIELD__GPIOB_PUCR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48001018) Port x pin 13 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUCR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUCR_IO14  ----------------------------------
// SVD Line: 1511

//  <item> SFDITEM_FIELD__GPIOB_PUCR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48001018) Port x pin 14 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUCR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUCR_IO15  ----------------------------------
// SVD Line: 1517

//  <item> SFDITEM_FIELD__GPIOB_PUCR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48001018) Port x pin 15 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUCR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_PUCR  -----------------------------------
// SVD Line: 1418

//  <rtree> SFDITEM_REG__GPIOB_PUCR
//    <name> PUCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48001018) Pull-Up Clear Register </i>
//    <loc> ( (unsigned int)((GPIOB_PUCR >> 0) & 0xFFFFFFFF), ((GPIOB_PUCR = (GPIOB_PUCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_PUCR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUCR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUCR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUCR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUCR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUCR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUCR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUCR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUCR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUCR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUCR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUCR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUCR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUCR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUCR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUCR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_PDSR  -------------------------------
// SVD Line: 1525

unsigned int GPIOB_PDSR __AT (0x4800101C);



// -------------------------------  Field Item: GPIOB_PDSR_IO0  -----------------------------------
// SVD Line: 1534

//  <item> SFDITEM_FIELD__GPIOB_PDSR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4800101C) Port x pin 0 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDSR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDSR_IO1  -----------------------------------
// SVD Line: 1540

//  <item> SFDITEM_FIELD__GPIOB_PDSR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4800101C) Port x pin 1 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDSR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDSR_IO2  -----------------------------------
// SVD Line: 1546

//  <item> SFDITEM_FIELD__GPIOB_PDSR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4800101C) Port x pin 2 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDSR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDSR_IO3  -----------------------------------
// SVD Line: 1552

//  <item> SFDITEM_FIELD__GPIOB_PDSR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4800101C) Port x pin 3 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDSR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDSR_IO4  -----------------------------------
// SVD Line: 1558

//  <item> SFDITEM_FIELD__GPIOB_PDSR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4800101C) Port x pin 4 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDSR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDSR_IO5  -----------------------------------
// SVD Line: 1564

//  <item> SFDITEM_FIELD__GPIOB_PDSR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4800101C) Port x pin 5 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDSR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDSR_IO6  -----------------------------------
// SVD Line: 1570

//  <item> SFDITEM_FIELD__GPIOB_PDSR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4800101C) Port x pin 6 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDSR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDSR_IO7  -----------------------------------
// SVD Line: 1576

//  <item> SFDITEM_FIELD__GPIOB_PDSR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4800101C) Port x pin 7 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDSR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDSR_IO8  -----------------------------------
// SVD Line: 1582

//  <item> SFDITEM_FIELD__GPIOB_PDSR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4800101C) Port x pin 8 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDSR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDSR_IO9  -----------------------------------
// SVD Line: 1588

//  <item> SFDITEM_FIELD__GPIOB_PDSR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4800101C) Port x pin 9 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDSR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDSR_IO10  ----------------------------------
// SVD Line: 1594

//  <item> SFDITEM_FIELD__GPIOB_PDSR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4800101C) Port x pin 10 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDSR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDSR_IO11  ----------------------------------
// SVD Line: 1600

//  <item> SFDITEM_FIELD__GPIOB_PDSR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4800101C) Port x pin 11 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDSR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDSR_IO12  ----------------------------------
// SVD Line: 1606

//  <item> SFDITEM_FIELD__GPIOB_PDSR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4800101C) Port x pin 12 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDSR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDSR_IO13  ----------------------------------
// SVD Line: 1612

//  <item> SFDITEM_FIELD__GPIOB_PDSR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4800101C) Port x pin 13 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDSR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDSR_IO14  ----------------------------------
// SVD Line: 1618

//  <item> SFDITEM_FIELD__GPIOB_PDSR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4800101C) Port x pin 14 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDSR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDSR_IO15  ----------------------------------
// SVD Line: 1624

//  <item> SFDITEM_FIELD__GPIOB_PDSR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4800101C) Port x pin 15 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDSR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_PDSR  -----------------------------------
// SVD Line: 1525

//  <rtree> SFDITEM_REG__GPIOB_PDSR
//    <name> PDSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800101C) Pull-Down Set Register </i>
//    <loc> ( (unsigned int)((GPIOB_PDSR >> 0) & 0xFFFFFFFF), ((GPIOB_PDSR = (GPIOB_PDSR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_PDSR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDSR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDSR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDSR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDSR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDSR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDSR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDSR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDSR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDSR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDSR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDSR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDSR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDSR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDSR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDSR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_PDCR  -------------------------------
// SVD Line: 1632

unsigned int GPIOB_PDCR __AT (0x48001020);



// -------------------------------  Field Item: GPIOB_PDCR_IO0  -----------------------------------
// SVD Line: 1641

//  <item> SFDITEM_FIELD__GPIOB_PDCR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48001020) Port x pin 0 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDCR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDCR_IO1  -----------------------------------
// SVD Line: 1647

//  <item> SFDITEM_FIELD__GPIOB_PDCR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48001020) Port x pin 1 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDCR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDCR_IO2  -----------------------------------
// SVD Line: 1653

//  <item> SFDITEM_FIELD__GPIOB_PDCR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48001020) Port x pin 2 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDCR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDCR_IO3  -----------------------------------
// SVD Line: 1659

//  <item> SFDITEM_FIELD__GPIOB_PDCR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48001020) Port x pin 3 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDCR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDCR_IO4  -----------------------------------
// SVD Line: 1665

//  <item> SFDITEM_FIELD__GPIOB_PDCR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48001020) Port x pin 4 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDCR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDCR_IO5  -----------------------------------
// SVD Line: 1671

//  <item> SFDITEM_FIELD__GPIOB_PDCR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48001020) Port x pin 5 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDCR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDCR_IO6  -----------------------------------
// SVD Line: 1677

//  <item> SFDITEM_FIELD__GPIOB_PDCR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48001020) Port x pin 6 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDCR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDCR_IO7  -----------------------------------
// SVD Line: 1683

//  <item> SFDITEM_FIELD__GPIOB_PDCR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48001020) Port x pin 7 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDCR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDCR_IO8  -----------------------------------
// SVD Line: 1689

//  <item> SFDITEM_FIELD__GPIOB_PDCR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48001020) Port x pin 8 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDCR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDCR_IO9  -----------------------------------
// SVD Line: 1695

//  <item> SFDITEM_FIELD__GPIOB_PDCR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48001020) Port x pin 9 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDCR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDCR_IO10  ----------------------------------
// SVD Line: 1701

//  <item> SFDITEM_FIELD__GPIOB_PDCR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48001020) Port x pin 10 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDCR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDCR_IO11  ----------------------------------
// SVD Line: 1707

//  <item> SFDITEM_FIELD__GPIOB_PDCR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48001020) Port x pin 11 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDCR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDCR_IO12  ----------------------------------
// SVD Line: 1713

//  <item> SFDITEM_FIELD__GPIOB_PDCR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48001020) Port x pin 12 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDCR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDCR_IO13  ----------------------------------
// SVD Line: 1719

//  <item> SFDITEM_FIELD__GPIOB_PDCR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48001020) Port x pin 13 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDCR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDCR_IO14  ----------------------------------
// SVD Line: 1725

//  <item> SFDITEM_FIELD__GPIOB_PDCR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48001020) Port x pin 14 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDCR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDCR_IO15  ----------------------------------
// SVD Line: 1731

//  <item> SFDITEM_FIELD__GPIOB_PDCR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48001020) Port x pin 15 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDCR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_PDCR  -----------------------------------
// SVD Line: 1632

//  <rtree> SFDITEM_REG__GPIOB_PDCR
//    <name> PDCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48001020) Pull-Down Clear Register </i>
//    <loc> ( (unsigned int)((GPIOB_PDCR >> 0) & 0xFFFFFFFF), ((GPIOB_PDCR = (GPIOB_PDCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_PDCR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDCR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDCR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDCR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDCR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDCR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDCR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDCR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDCR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDCR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDCR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDCR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDCR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDCR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDCR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDCR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_ODSR  -------------------------------
// SVD Line: 1739

unsigned int GPIOB_ODSR __AT (0x48001024);



// -------------------------------  Field Item: GPIOB_ODSR_IO0  -----------------------------------
// SVD Line: 1748

//  <item> SFDITEM_FIELD__GPIOB_ODSR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48001024) Port x pin 0 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODSR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODSR_IO1  -----------------------------------
// SVD Line: 1754

//  <item> SFDITEM_FIELD__GPIOB_ODSR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48001024) Port x pin 1 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODSR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODSR_IO2  -----------------------------------
// SVD Line: 1760

//  <item> SFDITEM_FIELD__GPIOB_ODSR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48001024) Port x pin 2 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODSR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODSR_IO3  -----------------------------------
// SVD Line: 1766

//  <item> SFDITEM_FIELD__GPIOB_ODSR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48001024) Port x pin 3 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODSR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODSR_IO4  -----------------------------------
// SVD Line: 1772

//  <item> SFDITEM_FIELD__GPIOB_ODSR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48001024) Port x pin 4 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODSR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODSR_IO5  -----------------------------------
// SVD Line: 1778

//  <item> SFDITEM_FIELD__GPIOB_ODSR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48001024) Port x pin 5 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODSR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODSR_IO6  -----------------------------------
// SVD Line: 1784

//  <item> SFDITEM_FIELD__GPIOB_ODSR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48001024) Port x pin 6 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODSR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODSR_IO7  -----------------------------------
// SVD Line: 1790

//  <item> SFDITEM_FIELD__GPIOB_ODSR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48001024) Port x pin 7 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODSR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODSR_IO8  -----------------------------------
// SVD Line: 1796

//  <item> SFDITEM_FIELD__GPIOB_ODSR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48001024) Port x pin 8 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODSR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODSR_IO9  -----------------------------------
// SVD Line: 1802

//  <item> SFDITEM_FIELD__GPIOB_ODSR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48001024) Port x pin 9 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODSR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODSR_IO10  ----------------------------------
// SVD Line: 1808

//  <item> SFDITEM_FIELD__GPIOB_ODSR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48001024) Port x pin 10 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODSR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODSR_IO11  ----------------------------------
// SVD Line: 1814

//  <item> SFDITEM_FIELD__GPIOB_ODSR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48001024) Port x pin 11 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODSR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODSR_IO12  ----------------------------------
// SVD Line: 1820

//  <item> SFDITEM_FIELD__GPIOB_ODSR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48001024) Port x pin 12 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODSR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODSR_IO13  ----------------------------------
// SVD Line: 1826

//  <item> SFDITEM_FIELD__GPIOB_ODSR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48001024) Port x pin 13 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODSR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODSR_IO14  ----------------------------------
// SVD Line: 1832

//  <item> SFDITEM_FIELD__GPIOB_ODSR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48001024) Port x pin 14 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODSR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODSR_IO15  ----------------------------------
// SVD Line: 1838

//  <item> SFDITEM_FIELD__GPIOB_ODSR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48001024) Port x pin 15 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODSR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_ODSR  -----------------------------------
// SVD Line: 1739

//  <rtree> SFDITEM_REG__GPIOB_ODSR
//    <name> ODSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48001024) Output Open-Drain Set Register </i>
//    <loc> ( (unsigned int)((GPIOB_ODSR >> 0) & 0xFFFFFFFF), ((GPIOB_ODSR = (GPIOB_ODSR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_ODSR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODSR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODSR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODSR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODSR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODSR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODSR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODSR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODSR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODSR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODSR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODSR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODSR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODSR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODSR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODSR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_ODCR  -------------------------------
// SVD Line: 1846

unsigned int GPIOB_ODCR __AT (0x48001028);



// -------------------------------  Field Item: GPIOB_ODCR_IO0  -----------------------------------
// SVD Line: 1855

//  <item> SFDITEM_FIELD__GPIOB_ODCR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48001028) Port x pin 0 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODCR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODCR_IO1  -----------------------------------
// SVD Line: 1861

//  <item> SFDITEM_FIELD__GPIOB_ODCR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48001028) Port x pin 1 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODCR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODCR_IO2  -----------------------------------
// SVD Line: 1867

//  <item> SFDITEM_FIELD__GPIOB_ODCR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48001028) Port x pin 2 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODCR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODCR_IO3  -----------------------------------
// SVD Line: 1873

//  <item> SFDITEM_FIELD__GPIOB_ODCR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48001028) Port x pin 3 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODCR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODCR_IO4  -----------------------------------
// SVD Line: 1879

//  <item> SFDITEM_FIELD__GPIOB_ODCR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48001028) Port x pin 4 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODCR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODCR_IO5  -----------------------------------
// SVD Line: 1885

//  <item> SFDITEM_FIELD__GPIOB_ODCR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48001028) Port x pin 5 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODCR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODCR_IO6  -----------------------------------
// SVD Line: 1891

//  <item> SFDITEM_FIELD__GPIOB_ODCR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48001028) Port x pin 6 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODCR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODCR_IO7  -----------------------------------
// SVD Line: 1897

//  <item> SFDITEM_FIELD__GPIOB_ODCR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48001028) Port x pin 7 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODCR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODCR_IO8  -----------------------------------
// SVD Line: 1903

//  <item> SFDITEM_FIELD__GPIOB_ODCR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48001028) Port x pin 8 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODCR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODCR_IO9  -----------------------------------
// SVD Line: 1909

//  <item> SFDITEM_FIELD__GPIOB_ODCR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48001028) Port x pin 9 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODCR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODCR_IO10  ----------------------------------
// SVD Line: 1915

//  <item> SFDITEM_FIELD__GPIOB_ODCR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48001028) Port x pin 10 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODCR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODCR_IO11  ----------------------------------
// SVD Line: 1921

//  <item> SFDITEM_FIELD__GPIOB_ODCR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48001028) Port x pin 11 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODCR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODCR_IO12  ----------------------------------
// SVD Line: 1927

//  <item> SFDITEM_FIELD__GPIOB_ODCR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48001028) Port x pin 12 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODCR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODCR_IO13  ----------------------------------
// SVD Line: 1933

//  <item> SFDITEM_FIELD__GPIOB_ODCR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48001028) Port x pin 13 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODCR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODCR_IO14  ----------------------------------
// SVD Line: 1939

//  <item> SFDITEM_FIELD__GPIOB_ODCR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48001028) Port x pin 14 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODCR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODCR_IO15  ----------------------------------
// SVD Line: 1945

//  <item> SFDITEM_FIELD__GPIOB_ODCR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48001028) Port x pin 15 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODCR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_ODCR  -----------------------------------
// SVD Line: 1846

//  <rtree> SFDITEM_REG__GPIOB_ODCR
//    <name> ODCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48001028) Output Open-Drain Clear Register </i>
//    <loc> ( (unsigned int)((GPIOB_ODCR >> 0) & 0xFFFFFFFF), ((GPIOB_ODCR = (GPIOB_ODCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_ODCR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODCR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODCR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODCR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODCR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODCR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODCR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODCR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODCR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODCR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODCR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODCR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODCR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODCR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODCR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODCR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_SCSR  -------------------------------
// SVD Line: 1953

unsigned int GPIOB_SCSR __AT (0x4800102C);



// -------------------------------  Field Item: GPIOB_SCSR_IO0  -----------------------------------
// SVD Line: 1962

//  <item> SFDITEM_FIELD__GPIOB_SCSR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4800102C) Port x pin 0 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCSR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCSR_IO1  -----------------------------------
// SVD Line: 1968

//  <item> SFDITEM_FIELD__GPIOB_SCSR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4800102C) Port x pin 1 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCSR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCSR_IO2  -----------------------------------
// SVD Line: 1974

//  <item> SFDITEM_FIELD__GPIOB_SCSR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4800102C) Port x pin 2 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCSR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCSR_IO3  -----------------------------------
// SVD Line: 1980

//  <item> SFDITEM_FIELD__GPIOB_SCSR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4800102C) Port x pin 3 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCSR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCSR_IO4  -----------------------------------
// SVD Line: 1986

//  <item> SFDITEM_FIELD__GPIOB_SCSR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4800102C) Port x pin 4 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCSR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCSR_IO5  -----------------------------------
// SVD Line: 1992

//  <item> SFDITEM_FIELD__GPIOB_SCSR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4800102C) Port x pin 5 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCSR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCSR_IO6  -----------------------------------
// SVD Line: 1998

//  <item> SFDITEM_FIELD__GPIOB_SCSR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4800102C) Port x pin 6 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCSR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCSR_IO7  -----------------------------------
// SVD Line: 2004

//  <item> SFDITEM_FIELD__GPIOB_SCSR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4800102C) Port x pin 7 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCSR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCSR_IO8  -----------------------------------
// SVD Line: 2010

//  <item> SFDITEM_FIELD__GPIOB_SCSR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4800102C) Port x pin 8 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCSR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCSR_IO9  -----------------------------------
// SVD Line: 2016

//  <item> SFDITEM_FIELD__GPIOB_SCSR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4800102C) Port x pin 9 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCSR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCSR_IO10  ----------------------------------
// SVD Line: 2022

//  <item> SFDITEM_FIELD__GPIOB_SCSR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4800102C) Port x pin 10 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCSR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCSR_IO11  ----------------------------------
// SVD Line: 2028

//  <item> SFDITEM_FIELD__GPIOB_SCSR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4800102C) Port x pin 11 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCSR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCSR_IO12  ----------------------------------
// SVD Line: 2034

//  <item> SFDITEM_FIELD__GPIOB_SCSR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4800102C) Port x pin 12 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCSR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCSR_IO13  ----------------------------------
// SVD Line: 2040

//  <item> SFDITEM_FIELD__GPIOB_SCSR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4800102C) Port x pin 13 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCSR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCSR_IO14  ----------------------------------
// SVD Line: 2046

//  <item> SFDITEM_FIELD__GPIOB_SCSR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4800102C) Port x pin 14 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCSR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCSR_IO15  ----------------------------------
// SVD Line: 2052

//  <item> SFDITEM_FIELD__GPIOB_SCSR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4800102C) Port x pin 15 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCSR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_SCSR  -----------------------------------
// SVD Line: 1953

//  <rtree> SFDITEM_REG__GPIOB_SCSR
//    <name> SCSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800102C) Input Schmitt Set Register </i>
//    <loc> ( (unsigned int)((GPIOB_SCSR >> 0) & 0xFFFFFFFF), ((GPIOB_SCSR = (GPIOB_SCSR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_SCSR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCSR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCSR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCSR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCSR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCSR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCSR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCSR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCSR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCSR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCSR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCSR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCSR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCSR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCSR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCSR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_SCCR  -------------------------------
// SVD Line: 2060

unsigned int GPIOB_SCCR __AT (0x48001030);



// -------------------------------  Field Item: GPIOB_SCCR_IO0  -----------------------------------
// SVD Line: 2069

//  <item> SFDITEM_FIELD__GPIOB_SCCR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48001030) Port x pin 0 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCCR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCCR_IO1  -----------------------------------
// SVD Line: 2075

//  <item> SFDITEM_FIELD__GPIOB_SCCR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48001030) Port x pin 1 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCCR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCCR_IO2  -----------------------------------
// SVD Line: 2081

//  <item> SFDITEM_FIELD__GPIOB_SCCR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48001030) Port x pin 2 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCCR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCCR_IO3  -----------------------------------
// SVD Line: 2087

//  <item> SFDITEM_FIELD__GPIOB_SCCR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48001030) Port x pin 3 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCCR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCCR_IO4  -----------------------------------
// SVD Line: 2093

//  <item> SFDITEM_FIELD__GPIOB_SCCR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48001030) Port x pin 4 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCCR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCCR_IO5  -----------------------------------
// SVD Line: 2099

//  <item> SFDITEM_FIELD__GPIOB_SCCR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48001030) Port x pin 5 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCCR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCCR_IO6  -----------------------------------
// SVD Line: 2105

//  <item> SFDITEM_FIELD__GPIOB_SCCR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48001030) Port x pin 6 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCCR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCCR_IO7  -----------------------------------
// SVD Line: 2111

//  <item> SFDITEM_FIELD__GPIOB_SCCR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48001030) Port x pin 7 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCCR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCCR_IO8  -----------------------------------
// SVD Line: 2117

//  <item> SFDITEM_FIELD__GPIOB_SCCR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48001030) Port x pin 8 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCCR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCCR_IO9  -----------------------------------
// SVD Line: 2123

//  <item> SFDITEM_FIELD__GPIOB_SCCR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48001030) Port x pin 9 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCCR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCCR_IO10  ----------------------------------
// SVD Line: 2129

//  <item> SFDITEM_FIELD__GPIOB_SCCR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48001030) Port x pin 10 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCCR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCCR_IO11  ----------------------------------
// SVD Line: 2135

//  <item> SFDITEM_FIELD__GPIOB_SCCR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48001030) Port x pin 11 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCCR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCCR_IO12  ----------------------------------
// SVD Line: 2141

//  <item> SFDITEM_FIELD__GPIOB_SCCR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48001030) Port x pin 12 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCCR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCCR_IO13  ----------------------------------
// SVD Line: 2147

//  <item> SFDITEM_FIELD__GPIOB_SCCR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48001030) Port x pin 13 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCCR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCCR_IO14  ----------------------------------
// SVD Line: 2153

//  <item> SFDITEM_FIELD__GPIOB_SCCR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48001030) Port x pin 14 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCCR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCCR_IO15  ----------------------------------
// SVD Line: 2159

//  <item> SFDITEM_FIELD__GPIOB_SCCR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48001030) Port x pin 15 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCCR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_SCCR  -----------------------------------
// SVD Line: 2060

//  <rtree> SFDITEM_REG__GPIOB_SCCR
//    <name> SCCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48001030) Input Schmitt Clear Register </i>
//    <loc> ( (unsigned int)((GPIOB_SCCR >> 0) & 0xFFFFFFFF), ((GPIOB_SCCR = (GPIOB_SCCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_SCCR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCCR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCCR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCCR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCCR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCCR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCCR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCCR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCCR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCCR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCCR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCCR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCCR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCCR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCCR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCCR_IO15 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOB  -------------------------------------
// SVD Line: 2169

//  <view> GPIOB
//    <name> GPIOB </name>
//    <item> SFDITEM_REG__GPIOB_DR </item>
//    <item> SFDITEM_REG__GPIOB_BSR </item>
//    <item> SFDITEM_REG__GPIOB_BRR </item>
//    <item> SFDITEM_REG__GPIOB_OESR </item>
//    <item> SFDITEM_REG__GPIOB_OECR </item>
//    <item> SFDITEM_REG__GPIOB_PUSR </item>
//    <item> SFDITEM_REG__GPIOB_PUCR </item>
//    <item> SFDITEM_REG__GPIOB_PDSR </item>
//    <item> SFDITEM_REG__GPIOB_PDCR </item>
//    <item> SFDITEM_REG__GPIOB_ODSR </item>
//    <item> SFDITEM_REG__GPIOB_ODCR </item>
//    <item> SFDITEM_REG__GPIOB_SCSR </item>
//    <item> SFDITEM_REG__GPIOB_SCCR </item>
//  </view>
//  


// ---------------------------  Register Item Address: AFIOA_AFSR1  -------------------------------
// SVD Line: 2184

unsigned int AFIOA_AFSR1 __AT (0x48000100);



// -------------------------------  Field Item: AFIOA_AFSR1_IO0  ----------------------------------
// SVD Line: 2193

//  <item> SFDITEM_FIELD__AFIOA_AFSR1_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x48000100) Port x pin 0 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOA_AFSR1 >> 0) & 0xF), ((AFIOA_AFSR1 = (AFIOA_AFSR1 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFSR1_IO1  ----------------------------------
// SVD Line: 2199

//  <item> SFDITEM_FIELD__AFIOA_AFSR1_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x48000100) Port x pin 1 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOA_AFSR1 >> 4) & 0xF), ((AFIOA_AFSR1 = (AFIOA_AFSR1 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFSR1_IO2  ----------------------------------
// SVD Line: 2205

//  <item> SFDITEM_FIELD__AFIOA_AFSR1_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x48000100) Port x pin 2 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOA_AFSR1 >> 8) & 0xF), ((AFIOA_AFSR1 = (AFIOA_AFSR1 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFSR1_IO3  ----------------------------------
// SVD Line: 2211

//  <item> SFDITEM_FIELD__AFIOA_AFSR1_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x48000100) Port x pin 3 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOA_AFSR1 >> 12) & 0xF), ((AFIOA_AFSR1 = (AFIOA_AFSR1 & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFSR1_IO4  ----------------------------------
// SVD Line: 2217

//  <item> SFDITEM_FIELD__AFIOA_AFSR1_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x48000100) Port x pin 4 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOA_AFSR1 >> 16) & 0xF), ((AFIOA_AFSR1 = (AFIOA_AFSR1 & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFSR1_IO5  ----------------------------------
// SVD Line: 2223

//  <item> SFDITEM_FIELD__AFIOA_AFSR1_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x48000100) Port x pin 5 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOA_AFSR1 >> 20) & 0xF), ((AFIOA_AFSR1 = (AFIOA_AFSR1 & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFSR1_IO6  ----------------------------------
// SVD Line: 2229

//  <item> SFDITEM_FIELD__AFIOA_AFSR1_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x48000100) Port x pin 6 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOA_AFSR1 >> 24) & 0xF), ((AFIOA_AFSR1 = (AFIOA_AFSR1 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFSR1_IO7  ----------------------------------
// SVD Line: 2235

//  <item> SFDITEM_FIELD__AFIOA_AFSR1_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x48000100) Port x pin 7 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOA_AFSR1 >> 28) & 0xF), ((AFIOA_AFSR1 = (AFIOA_AFSR1 & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: AFIOA_AFSR1  ----------------------------------
// SVD Line: 2184

//  <rtree> SFDITEM_REG__AFIOA_AFSR1
//    <name> AFSR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000100) Digtal Alternate Function Set Register 1 </i>
//    <loc> ( (unsigned int)((AFIOA_AFSR1 >> 0) & 0xFFFFFFFF), ((AFIOA_AFSR1 = (AFIOA_AFSR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIOA_AFSR1_IO0 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFSR1_IO1 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFSR1_IO2 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFSR1_IO3 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFSR1_IO4 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFSR1_IO5 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFSR1_IO6 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFSR1_IO7 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: AFIOA_AFSR2  -------------------------------
// SVD Line: 2243

unsigned int AFIOA_AFSR2 __AT (0x48000104);



// -------------------------------  Field Item: AFIOA_AFSR2_IO8  ----------------------------------
// SVD Line: 2252

//  <item> SFDITEM_FIELD__AFIOA_AFSR2_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x48000104) Port x pin 8 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOA_AFSR2 >> 0) & 0xF), ((AFIOA_AFSR2 = (AFIOA_AFSR2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFSR2_IO9  ----------------------------------
// SVD Line: 2258

//  <item> SFDITEM_FIELD__AFIOA_AFSR2_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x48000104) Port x pin 9 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOA_AFSR2 >> 4) & 0xF), ((AFIOA_AFSR2 = (AFIOA_AFSR2 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_AFSR2_IO10  ----------------------------------
// SVD Line: 2264

//  <item> SFDITEM_FIELD__AFIOA_AFSR2_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x48000104) Port x pin 10 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOA_AFSR2 >> 8) & 0xF), ((AFIOA_AFSR2 = (AFIOA_AFSR2 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_AFSR2_IO11  ----------------------------------
// SVD Line: 2270

//  <item> SFDITEM_FIELD__AFIOA_AFSR2_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x48000104) Port x pin 11 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOA_AFSR2 >> 12) & 0xF), ((AFIOA_AFSR2 = (AFIOA_AFSR2 & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_AFSR2_IO12  ----------------------------------
// SVD Line: 2276

//  <item> SFDITEM_FIELD__AFIOA_AFSR2_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x48000104) Port x pin 12 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOA_AFSR2 >> 16) & 0xF), ((AFIOA_AFSR2 = (AFIOA_AFSR2 & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_AFSR2_IO13  ----------------------------------
// SVD Line: 2282

//  <item> SFDITEM_FIELD__AFIOA_AFSR2_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x48000104) Port x pin 13 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOA_AFSR2 >> 20) & 0xF), ((AFIOA_AFSR2 = (AFIOA_AFSR2 & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_AFSR2_IO14  ----------------------------------
// SVD Line: 2288

//  <item> SFDITEM_FIELD__AFIOA_AFSR2_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x48000104) Port x pin 14 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOA_AFSR2 >> 24) & 0xF), ((AFIOA_AFSR2 = (AFIOA_AFSR2 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_AFSR2_IO15  ----------------------------------
// SVD Line: 2294

//  <item> SFDITEM_FIELD__AFIOA_AFSR2_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x48000104) Port x pin 15 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOA_AFSR2 >> 28) & 0xF), ((AFIOA_AFSR2 = (AFIOA_AFSR2 & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: AFIOA_AFSR2  ----------------------------------
// SVD Line: 2243

//  <rtree> SFDITEM_REG__AFIOA_AFSR2
//    <name> AFSR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000104) Digtal Alternate Function Set Register 2 </i>
//    <loc> ( (unsigned int)((AFIOA_AFSR2 >> 0) & 0xFFFFFFFF), ((AFIOA_AFSR2 = (AFIOA_AFSR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIOA_AFSR2_IO8 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFSR2_IO9 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFSR2_IO10 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFSR2_IO11 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFSR2_IO12 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFSR2_IO13 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFSR2_IO14 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFSR2_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: AFIOA_AFCR  -------------------------------
// SVD Line: 2302

unsigned int AFIOA_AFCR __AT (0x48000108);



// -------------------------------  Field Item: AFIOA_AFCR_IO0  -----------------------------------
// SVD Line: 2311

//  <item> SFDITEM_FIELD__AFIOA_AFCR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48000108) Port x pin 0 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_AFCR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFCR_IO1  -----------------------------------
// SVD Line: 2317

//  <item> SFDITEM_FIELD__AFIOA_AFCR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48000108) Port x pin 1 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_AFCR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFCR_IO2  -----------------------------------
// SVD Line: 2323

//  <item> SFDITEM_FIELD__AFIOA_AFCR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48000108) Port x pin 2 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_AFCR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFCR_IO3  -----------------------------------
// SVD Line: 2329

//  <item> SFDITEM_FIELD__AFIOA_AFCR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48000108) Port x pin 3 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_AFCR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFCR_IO4  -----------------------------------
// SVD Line: 2335

//  <item> SFDITEM_FIELD__AFIOA_AFCR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48000108) Port x pin 4 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_AFCR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFCR_IO5  -----------------------------------
// SVD Line: 2341

//  <item> SFDITEM_FIELD__AFIOA_AFCR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48000108) Port x pin 5 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_AFCR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFCR_IO6  -----------------------------------
// SVD Line: 2347

//  <item> SFDITEM_FIELD__AFIOA_AFCR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48000108) Port x pin 6 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_AFCR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFCR_IO7  -----------------------------------
// SVD Line: 2353

//  <item> SFDITEM_FIELD__AFIOA_AFCR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48000108) Port x pin 7 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_AFCR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFCR_IO8  -----------------------------------
// SVD Line: 2359

//  <item> SFDITEM_FIELD__AFIOA_AFCR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48000108) Port x pin 8 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_AFCR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFCR_IO9  -----------------------------------
// SVD Line: 2365

//  <item> SFDITEM_FIELD__AFIOA_AFCR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48000108) Port x pin 9 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_AFCR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFCR_IO10  ----------------------------------
// SVD Line: 2371

//  <item> SFDITEM_FIELD__AFIOA_AFCR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48000108) Port x pin 10 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_AFCR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFCR_IO11  ----------------------------------
// SVD Line: 2377

//  <item> SFDITEM_FIELD__AFIOA_AFCR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48000108) Port x pin 11 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_AFCR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFCR_IO12  ----------------------------------
// SVD Line: 2383

//  <item> SFDITEM_FIELD__AFIOA_AFCR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48000108) Port x pin 12 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_AFCR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFCR_IO13  ----------------------------------
// SVD Line: 2389

//  <item> SFDITEM_FIELD__AFIOA_AFCR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48000108) Port x pin 13 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_AFCR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFCR_IO14  ----------------------------------
// SVD Line: 2395

//  <item> SFDITEM_FIELD__AFIOA_AFCR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48000108) Port x pin 14 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_AFCR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFCR_IO15  ----------------------------------
// SVD Line: 2401

//  <item> SFDITEM_FIELD__AFIOA_AFCR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48000108) Port x pin 15 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_AFCR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: AFIOA_AFCR  -----------------------------------
// SVD Line: 2302

//  <rtree> SFDITEM_REG__AFIOA_AFCR
//    <name> AFCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48000108) Digtal Alternate Function Clear Register </i>
//    <loc> ( (unsigned int)((AFIOA_AFCR >> 0) & 0xFFFFFFFF), ((AFIOA_AFCR = (AFIOA_AFCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIOA_AFCR_IO0 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFCR_IO1 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFCR_IO2 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFCR_IO3 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFCR_IO4 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFCR_IO5 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFCR_IO6 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFCR_IO7 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFCR_IO8 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFCR_IO9 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFCR_IO10 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFCR_IO11 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFCR_IO12 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFCR_IO13 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFCR_IO14 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFCR_IO15 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: AFIOA_ANASR  -------------------------------
// SVD Line: 2409

unsigned int AFIOA_ANASR __AT (0x4800010C);



// -------------------------------  Field Item: AFIOA_ANASR_IO0  ----------------------------------
// SVD Line: 2418

//  <item> SFDITEM_FIELD__AFIOA_ANASR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4800010C) Port x pin 0 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANASR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANASR_IO1  ----------------------------------
// SVD Line: 2424

//  <item> SFDITEM_FIELD__AFIOA_ANASR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4800010C) Port x pin 1 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANASR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANASR_IO2  ----------------------------------
// SVD Line: 2430

//  <item> SFDITEM_FIELD__AFIOA_ANASR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4800010C) Port x pin 2 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANASR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANASR_IO3  ----------------------------------
// SVD Line: 2436

//  <item> SFDITEM_FIELD__AFIOA_ANASR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4800010C) Port x pin 3 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANASR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANASR_IO4  ----------------------------------
// SVD Line: 2442

//  <item> SFDITEM_FIELD__AFIOA_ANASR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4800010C) Port x pin 4 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANASR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANASR_IO5  ----------------------------------
// SVD Line: 2448

//  <item> SFDITEM_FIELD__AFIOA_ANASR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4800010C) Port x pin 5 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANASR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANASR_IO6  ----------------------------------
// SVD Line: 2454

//  <item> SFDITEM_FIELD__AFIOA_ANASR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4800010C) Port x pin 6 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANASR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANASR_IO7  ----------------------------------
// SVD Line: 2460

//  <item> SFDITEM_FIELD__AFIOA_ANASR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4800010C) Port x pin 7 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANASR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANASR_IO8  ----------------------------------
// SVD Line: 2466

//  <item> SFDITEM_FIELD__AFIOA_ANASR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4800010C) Port x pin 8 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANASR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANASR_IO9  ----------------------------------
// SVD Line: 2472

//  <item> SFDITEM_FIELD__AFIOA_ANASR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4800010C) Port x pin 9 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANASR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_ANASR_IO10  ----------------------------------
// SVD Line: 2478

//  <item> SFDITEM_FIELD__AFIOA_ANASR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4800010C) Port x pin 10 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANASR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_ANASR_IO11  ----------------------------------
// SVD Line: 2484

//  <item> SFDITEM_FIELD__AFIOA_ANASR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4800010C) Port x pin 11 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANASR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_ANASR_IO12  ----------------------------------
// SVD Line: 2490

//  <item> SFDITEM_FIELD__AFIOA_ANASR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4800010C) Port x pin 12 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANASR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_ANASR_IO13  ----------------------------------
// SVD Line: 2496

//  <item> SFDITEM_FIELD__AFIOA_ANASR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4800010C) Port x pin 13 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANASR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_ANASR_IO14  ----------------------------------
// SVD Line: 2502

//  <item> SFDITEM_FIELD__AFIOA_ANASR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4800010C) Port x pin 14 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANASR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_ANASR_IO15  ----------------------------------
// SVD Line: 2508

//  <item> SFDITEM_FIELD__AFIOA_ANASR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4800010C) Port x pin 15 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANASR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: AFIOA_ANASR  ----------------------------------
// SVD Line: 2409

//  <rtree> SFDITEM_REG__AFIOA_ANASR
//    <name> ANASR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800010C) Analog Alternate Function Set Register </i>
//    <loc> ( (unsigned int)((AFIOA_ANASR >> 0) & 0xFFFFFFFF), ((AFIOA_ANASR = (AFIOA_ANASR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIOA_ANASR_IO0 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANASR_IO1 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANASR_IO2 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANASR_IO3 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANASR_IO4 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANASR_IO5 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANASR_IO6 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANASR_IO7 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANASR_IO8 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANASR_IO9 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANASR_IO10 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANASR_IO11 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANASR_IO12 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANASR_IO13 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANASR_IO14 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANASR_IO15 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: AFIOA_ANACR  -------------------------------
// SVD Line: 2516

unsigned int AFIOA_ANACR __AT (0x48000110);



// -------------------------------  Field Item: AFIOA_ANACR_IO0  ----------------------------------
// SVD Line: 2525

//  <item> SFDITEM_FIELD__AFIOA_ANACR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48000110) Port x pin 0 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANACR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANACR_IO1  ----------------------------------
// SVD Line: 2531

//  <item> SFDITEM_FIELD__AFIOA_ANACR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48000110) Port x pin 1 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANACR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANACR_IO2  ----------------------------------
// SVD Line: 2537

//  <item> SFDITEM_FIELD__AFIOA_ANACR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48000110) Port x pin 2 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANACR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANACR_IO3  ----------------------------------
// SVD Line: 2543

//  <item> SFDITEM_FIELD__AFIOA_ANACR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48000110) Port x pin 3 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANACR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANACR_IO4  ----------------------------------
// SVD Line: 2549

//  <item> SFDITEM_FIELD__AFIOA_ANACR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48000110) Port x pin 4 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANACR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANACR_IO5  ----------------------------------
// SVD Line: 2555

//  <item> SFDITEM_FIELD__AFIOA_ANACR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48000110) Port x pin 5 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANACR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANACR_IO6  ----------------------------------
// SVD Line: 2561

//  <item> SFDITEM_FIELD__AFIOA_ANACR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48000110) Port x pin 6 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANACR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANACR_IO7  ----------------------------------
// SVD Line: 2567

//  <item> SFDITEM_FIELD__AFIOA_ANACR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48000110) Port x pin 7 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANACR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANACR_IO8  ----------------------------------
// SVD Line: 2573

//  <item> SFDITEM_FIELD__AFIOA_ANACR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48000110) Port x pin 8 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANACR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANACR_IO9  ----------------------------------
// SVD Line: 2579

//  <item> SFDITEM_FIELD__AFIOA_ANACR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48000110) Port x pin 9 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANACR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_ANACR_IO10  ----------------------------------
// SVD Line: 2585

//  <item> SFDITEM_FIELD__AFIOA_ANACR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48000110) Port x pin 10 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANACR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_ANACR_IO11  ----------------------------------
// SVD Line: 2591

//  <item> SFDITEM_FIELD__AFIOA_ANACR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48000110) Port x pin 11 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANACR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_ANACR_IO12  ----------------------------------
// SVD Line: 2597

//  <item> SFDITEM_FIELD__AFIOA_ANACR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48000110) Port x pin 12 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANACR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_ANACR_IO13  ----------------------------------
// SVD Line: 2603

//  <item> SFDITEM_FIELD__AFIOA_ANACR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48000110) Port x pin 13 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANACR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_ANACR_IO14  ----------------------------------
// SVD Line: 2609

//  <item> SFDITEM_FIELD__AFIOA_ANACR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48000110) Port x pin 14 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANACR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_ANACR_IO15  ----------------------------------
// SVD Line: 2615

//  <item> SFDITEM_FIELD__AFIOA_ANACR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48000110) Port x pin 15 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANACR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: AFIOA_ANACR  ----------------------------------
// SVD Line: 2516

//  <rtree> SFDITEM_REG__AFIOA_ANACR
//    <name> ANACR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48000110) Analog Alternate Function Clear Register </i>
//    <loc> ( (unsigned int)((AFIOA_ANACR >> 0) & 0xFFFFFFFF), ((AFIOA_ANACR = (AFIOA_ANACR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIOA_ANACR_IO0 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANACR_IO1 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANACR_IO2 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANACR_IO3 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANACR_IO4 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANACR_IO5 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANACR_IO6 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANACR_IO7 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANACR_IO8 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANACR_IO9 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANACR_IO10 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANACR_IO11 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANACR_IO12 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANACR_IO13 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANACR_IO14 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANACR_IO15 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: AFIOA  -------------------------------------
// SVD Line: 2173

//  <view> AFIOA
//    <name> AFIOA </name>
//    <item> SFDITEM_REG__AFIOA_AFSR1 </item>
//    <item> SFDITEM_REG__AFIOA_AFSR2 </item>
//    <item> SFDITEM_REG__AFIOA_AFCR </item>
//    <item> SFDITEM_REG__AFIOA_ANASR </item>
//    <item> SFDITEM_REG__AFIOA_ANACR </item>
//  </view>
//  


// ---------------------------  Register Item Address: AFIOB_AFSR1  -------------------------------
// SVD Line: 2184

unsigned int AFIOB_AFSR1 __AT (0x48001100);



// -------------------------------  Field Item: AFIOB_AFSR1_IO0  ----------------------------------
// SVD Line: 2193

//  <item> SFDITEM_FIELD__AFIOB_AFSR1_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x48001100) Port x pin 0 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOB_AFSR1 >> 0) & 0xF), ((AFIOB_AFSR1 = (AFIOB_AFSR1 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFSR1_IO1  ----------------------------------
// SVD Line: 2199

//  <item> SFDITEM_FIELD__AFIOB_AFSR1_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x48001100) Port x pin 1 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOB_AFSR1 >> 4) & 0xF), ((AFIOB_AFSR1 = (AFIOB_AFSR1 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFSR1_IO2  ----------------------------------
// SVD Line: 2205

//  <item> SFDITEM_FIELD__AFIOB_AFSR1_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x48001100) Port x pin 2 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOB_AFSR1 >> 8) & 0xF), ((AFIOB_AFSR1 = (AFIOB_AFSR1 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFSR1_IO3  ----------------------------------
// SVD Line: 2211

//  <item> SFDITEM_FIELD__AFIOB_AFSR1_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x48001100) Port x pin 3 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOB_AFSR1 >> 12) & 0xF), ((AFIOB_AFSR1 = (AFIOB_AFSR1 & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFSR1_IO4  ----------------------------------
// SVD Line: 2217

//  <item> SFDITEM_FIELD__AFIOB_AFSR1_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x48001100) Port x pin 4 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOB_AFSR1 >> 16) & 0xF), ((AFIOB_AFSR1 = (AFIOB_AFSR1 & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFSR1_IO5  ----------------------------------
// SVD Line: 2223

//  <item> SFDITEM_FIELD__AFIOB_AFSR1_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x48001100) Port x pin 5 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOB_AFSR1 >> 20) & 0xF), ((AFIOB_AFSR1 = (AFIOB_AFSR1 & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFSR1_IO6  ----------------------------------
// SVD Line: 2229

//  <item> SFDITEM_FIELD__AFIOB_AFSR1_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x48001100) Port x pin 6 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOB_AFSR1 >> 24) & 0xF), ((AFIOB_AFSR1 = (AFIOB_AFSR1 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFSR1_IO7  ----------------------------------
// SVD Line: 2235

//  <item> SFDITEM_FIELD__AFIOB_AFSR1_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x48001100) Port x pin 7 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOB_AFSR1 >> 28) & 0xF), ((AFIOB_AFSR1 = (AFIOB_AFSR1 & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: AFIOB_AFSR1  ----------------------------------
// SVD Line: 2184

//  <rtree> SFDITEM_REG__AFIOB_AFSR1
//    <name> AFSR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48001100) Digtal Alternate Function Set Register 1 </i>
//    <loc> ( (unsigned int)((AFIOB_AFSR1 >> 0) & 0xFFFFFFFF), ((AFIOB_AFSR1 = (AFIOB_AFSR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIOB_AFSR1_IO0 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFSR1_IO1 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFSR1_IO2 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFSR1_IO3 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFSR1_IO4 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFSR1_IO5 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFSR1_IO6 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFSR1_IO7 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: AFIOB_AFSR2  -------------------------------
// SVD Line: 2243

unsigned int AFIOB_AFSR2 __AT (0x48001104);



// -------------------------------  Field Item: AFIOB_AFSR2_IO8  ----------------------------------
// SVD Line: 2252

//  <item> SFDITEM_FIELD__AFIOB_AFSR2_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x48001104) Port x pin 8 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOB_AFSR2 >> 0) & 0xF), ((AFIOB_AFSR2 = (AFIOB_AFSR2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFSR2_IO9  ----------------------------------
// SVD Line: 2258

//  <item> SFDITEM_FIELD__AFIOB_AFSR2_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x48001104) Port x pin 9 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOB_AFSR2 >> 4) & 0xF), ((AFIOB_AFSR2 = (AFIOB_AFSR2 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_AFSR2_IO10  ----------------------------------
// SVD Line: 2264

//  <item> SFDITEM_FIELD__AFIOB_AFSR2_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x48001104) Port x pin 10 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOB_AFSR2 >> 8) & 0xF), ((AFIOB_AFSR2 = (AFIOB_AFSR2 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_AFSR2_IO11  ----------------------------------
// SVD Line: 2270

//  <item> SFDITEM_FIELD__AFIOB_AFSR2_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x48001104) Port x pin 11 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOB_AFSR2 >> 12) & 0xF), ((AFIOB_AFSR2 = (AFIOB_AFSR2 & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_AFSR2_IO12  ----------------------------------
// SVD Line: 2276

//  <item> SFDITEM_FIELD__AFIOB_AFSR2_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x48001104) Port x pin 12 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOB_AFSR2 >> 16) & 0xF), ((AFIOB_AFSR2 = (AFIOB_AFSR2 & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_AFSR2_IO13  ----------------------------------
// SVD Line: 2282

//  <item> SFDITEM_FIELD__AFIOB_AFSR2_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x48001104) Port x pin 13 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOB_AFSR2 >> 20) & 0xF), ((AFIOB_AFSR2 = (AFIOB_AFSR2 & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_AFSR2_IO14  ----------------------------------
// SVD Line: 2288

//  <item> SFDITEM_FIELD__AFIOB_AFSR2_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x48001104) Port x pin 14 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOB_AFSR2 >> 24) & 0xF), ((AFIOB_AFSR2 = (AFIOB_AFSR2 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_AFSR2_IO15  ----------------------------------
// SVD Line: 2294

//  <item> SFDITEM_FIELD__AFIOB_AFSR2_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x48001104) Port x pin 15 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOB_AFSR2 >> 28) & 0xF), ((AFIOB_AFSR2 = (AFIOB_AFSR2 & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: AFIOB_AFSR2  ----------------------------------
// SVD Line: 2243

//  <rtree> SFDITEM_REG__AFIOB_AFSR2
//    <name> AFSR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48001104) Digtal Alternate Function Set Register 2 </i>
//    <loc> ( (unsigned int)((AFIOB_AFSR2 >> 0) & 0xFFFFFFFF), ((AFIOB_AFSR2 = (AFIOB_AFSR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIOB_AFSR2_IO8 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFSR2_IO9 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFSR2_IO10 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFSR2_IO11 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFSR2_IO12 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFSR2_IO13 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFSR2_IO14 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFSR2_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: AFIOB_AFCR  -------------------------------
// SVD Line: 2302

unsigned int AFIOB_AFCR __AT (0x48001108);



// -------------------------------  Field Item: AFIOB_AFCR_IO0  -----------------------------------
// SVD Line: 2311

//  <item> SFDITEM_FIELD__AFIOB_AFCR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48001108) Port x pin 0 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_AFCR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFCR_IO1  -----------------------------------
// SVD Line: 2317

//  <item> SFDITEM_FIELD__AFIOB_AFCR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48001108) Port x pin 1 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_AFCR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFCR_IO2  -----------------------------------
// SVD Line: 2323

//  <item> SFDITEM_FIELD__AFIOB_AFCR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48001108) Port x pin 2 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_AFCR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFCR_IO3  -----------------------------------
// SVD Line: 2329

//  <item> SFDITEM_FIELD__AFIOB_AFCR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48001108) Port x pin 3 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_AFCR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFCR_IO4  -----------------------------------
// SVD Line: 2335

//  <item> SFDITEM_FIELD__AFIOB_AFCR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48001108) Port x pin 4 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_AFCR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFCR_IO5  -----------------------------------
// SVD Line: 2341

//  <item> SFDITEM_FIELD__AFIOB_AFCR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48001108) Port x pin 5 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_AFCR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFCR_IO6  -----------------------------------
// SVD Line: 2347

//  <item> SFDITEM_FIELD__AFIOB_AFCR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48001108) Port x pin 6 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_AFCR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFCR_IO7  -----------------------------------
// SVD Line: 2353

//  <item> SFDITEM_FIELD__AFIOB_AFCR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48001108) Port x pin 7 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_AFCR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFCR_IO8  -----------------------------------
// SVD Line: 2359

//  <item> SFDITEM_FIELD__AFIOB_AFCR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48001108) Port x pin 8 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_AFCR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFCR_IO9  -----------------------------------
// SVD Line: 2365

//  <item> SFDITEM_FIELD__AFIOB_AFCR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48001108) Port x pin 9 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_AFCR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFCR_IO10  ----------------------------------
// SVD Line: 2371

//  <item> SFDITEM_FIELD__AFIOB_AFCR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48001108) Port x pin 10 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_AFCR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFCR_IO11  ----------------------------------
// SVD Line: 2377

//  <item> SFDITEM_FIELD__AFIOB_AFCR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48001108) Port x pin 11 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_AFCR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFCR_IO12  ----------------------------------
// SVD Line: 2383

//  <item> SFDITEM_FIELD__AFIOB_AFCR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48001108) Port x pin 12 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_AFCR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFCR_IO13  ----------------------------------
// SVD Line: 2389

//  <item> SFDITEM_FIELD__AFIOB_AFCR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48001108) Port x pin 13 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_AFCR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFCR_IO14  ----------------------------------
// SVD Line: 2395

//  <item> SFDITEM_FIELD__AFIOB_AFCR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48001108) Port x pin 14 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_AFCR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFCR_IO15  ----------------------------------
// SVD Line: 2401

//  <item> SFDITEM_FIELD__AFIOB_AFCR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48001108) Port x pin 15 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_AFCR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: AFIOB_AFCR  -----------------------------------
// SVD Line: 2302

//  <rtree> SFDITEM_REG__AFIOB_AFCR
//    <name> AFCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48001108) Digtal Alternate Function Clear Register </i>
//    <loc> ( (unsigned int)((AFIOB_AFCR >> 0) & 0xFFFFFFFF), ((AFIOB_AFCR = (AFIOB_AFCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIOB_AFCR_IO0 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFCR_IO1 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFCR_IO2 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFCR_IO3 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFCR_IO4 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFCR_IO5 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFCR_IO6 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFCR_IO7 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFCR_IO8 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFCR_IO9 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFCR_IO10 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFCR_IO11 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFCR_IO12 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFCR_IO13 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFCR_IO14 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFCR_IO15 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: AFIOB_ANASR  -------------------------------
// SVD Line: 2409

unsigned int AFIOB_ANASR __AT (0x4800110C);



// -------------------------------  Field Item: AFIOB_ANASR_IO0  ----------------------------------
// SVD Line: 2418

//  <item> SFDITEM_FIELD__AFIOB_ANASR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4800110C) Port x pin 0 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANASR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANASR_IO1  ----------------------------------
// SVD Line: 2424

//  <item> SFDITEM_FIELD__AFIOB_ANASR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4800110C) Port x pin 1 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANASR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANASR_IO2  ----------------------------------
// SVD Line: 2430

//  <item> SFDITEM_FIELD__AFIOB_ANASR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4800110C) Port x pin 2 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANASR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANASR_IO3  ----------------------------------
// SVD Line: 2436

//  <item> SFDITEM_FIELD__AFIOB_ANASR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4800110C) Port x pin 3 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANASR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANASR_IO4  ----------------------------------
// SVD Line: 2442

//  <item> SFDITEM_FIELD__AFIOB_ANASR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4800110C) Port x pin 4 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANASR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANASR_IO5  ----------------------------------
// SVD Line: 2448

//  <item> SFDITEM_FIELD__AFIOB_ANASR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4800110C) Port x pin 5 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANASR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANASR_IO6  ----------------------------------
// SVD Line: 2454

//  <item> SFDITEM_FIELD__AFIOB_ANASR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4800110C) Port x pin 6 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANASR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANASR_IO7  ----------------------------------
// SVD Line: 2460

//  <item> SFDITEM_FIELD__AFIOB_ANASR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4800110C) Port x pin 7 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANASR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANASR_IO8  ----------------------------------
// SVD Line: 2466

//  <item> SFDITEM_FIELD__AFIOB_ANASR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4800110C) Port x pin 8 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANASR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANASR_IO9  ----------------------------------
// SVD Line: 2472

//  <item> SFDITEM_FIELD__AFIOB_ANASR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4800110C) Port x pin 9 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANASR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_ANASR_IO10  ----------------------------------
// SVD Line: 2478

//  <item> SFDITEM_FIELD__AFIOB_ANASR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4800110C) Port x pin 10 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANASR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_ANASR_IO11  ----------------------------------
// SVD Line: 2484

//  <item> SFDITEM_FIELD__AFIOB_ANASR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4800110C) Port x pin 11 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANASR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_ANASR_IO12  ----------------------------------
// SVD Line: 2490

//  <item> SFDITEM_FIELD__AFIOB_ANASR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4800110C) Port x pin 12 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANASR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_ANASR_IO13  ----------------------------------
// SVD Line: 2496

//  <item> SFDITEM_FIELD__AFIOB_ANASR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4800110C) Port x pin 13 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANASR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_ANASR_IO14  ----------------------------------
// SVD Line: 2502

//  <item> SFDITEM_FIELD__AFIOB_ANASR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4800110C) Port x pin 14 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANASR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_ANASR_IO15  ----------------------------------
// SVD Line: 2508

//  <item> SFDITEM_FIELD__AFIOB_ANASR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4800110C) Port x pin 15 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANASR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: AFIOB_ANASR  ----------------------------------
// SVD Line: 2409

//  <rtree> SFDITEM_REG__AFIOB_ANASR
//    <name> ANASR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800110C) Analog Alternate Function Set Register </i>
//    <loc> ( (unsigned int)((AFIOB_ANASR >> 0) & 0xFFFFFFFF), ((AFIOB_ANASR = (AFIOB_ANASR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIOB_ANASR_IO0 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANASR_IO1 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANASR_IO2 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANASR_IO3 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANASR_IO4 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANASR_IO5 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANASR_IO6 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANASR_IO7 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANASR_IO8 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANASR_IO9 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANASR_IO10 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANASR_IO11 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANASR_IO12 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANASR_IO13 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANASR_IO14 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANASR_IO15 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: AFIOB_ANACR  -------------------------------
// SVD Line: 2516

unsigned int AFIOB_ANACR __AT (0x48001110);



// -------------------------------  Field Item: AFIOB_ANACR_IO0  ----------------------------------
// SVD Line: 2525

//  <item> SFDITEM_FIELD__AFIOB_ANACR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48001110) Port x pin 0 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANACR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANACR_IO1  ----------------------------------
// SVD Line: 2531

//  <item> SFDITEM_FIELD__AFIOB_ANACR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48001110) Port x pin 1 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANACR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANACR_IO2  ----------------------------------
// SVD Line: 2537

//  <item> SFDITEM_FIELD__AFIOB_ANACR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48001110) Port x pin 2 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANACR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANACR_IO3  ----------------------------------
// SVD Line: 2543

//  <item> SFDITEM_FIELD__AFIOB_ANACR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48001110) Port x pin 3 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANACR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANACR_IO4  ----------------------------------
// SVD Line: 2549

//  <item> SFDITEM_FIELD__AFIOB_ANACR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48001110) Port x pin 4 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANACR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANACR_IO5  ----------------------------------
// SVD Line: 2555

//  <item> SFDITEM_FIELD__AFIOB_ANACR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48001110) Port x pin 5 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANACR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANACR_IO6  ----------------------------------
// SVD Line: 2561

//  <item> SFDITEM_FIELD__AFIOB_ANACR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48001110) Port x pin 6 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANACR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANACR_IO7  ----------------------------------
// SVD Line: 2567

//  <item> SFDITEM_FIELD__AFIOB_ANACR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48001110) Port x pin 7 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANACR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANACR_IO8  ----------------------------------
// SVD Line: 2573

//  <item> SFDITEM_FIELD__AFIOB_ANACR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48001110) Port x pin 8 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANACR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANACR_IO9  ----------------------------------
// SVD Line: 2579

//  <item> SFDITEM_FIELD__AFIOB_ANACR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48001110) Port x pin 9 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANACR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_ANACR_IO10  ----------------------------------
// SVD Line: 2585

//  <item> SFDITEM_FIELD__AFIOB_ANACR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48001110) Port x pin 10 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANACR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_ANACR_IO11  ----------------------------------
// SVD Line: 2591

//  <item> SFDITEM_FIELD__AFIOB_ANACR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48001110) Port x pin 11 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANACR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_ANACR_IO12  ----------------------------------
// SVD Line: 2597

//  <item> SFDITEM_FIELD__AFIOB_ANACR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48001110) Port x pin 12 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANACR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_ANACR_IO13  ----------------------------------
// SVD Line: 2603

//  <item> SFDITEM_FIELD__AFIOB_ANACR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48001110) Port x pin 13 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANACR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_ANACR_IO14  ----------------------------------
// SVD Line: 2609

//  <item> SFDITEM_FIELD__AFIOB_ANACR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48001110) Port x pin 14 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANACR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_ANACR_IO15  ----------------------------------
// SVD Line: 2615

//  <item> SFDITEM_FIELD__AFIOB_ANACR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48001110) Port x pin 15 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANACR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: AFIOB_ANACR  ----------------------------------
// SVD Line: 2516

//  <rtree> SFDITEM_REG__AFIOB_ANACR
//    <name> ANACR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48001110) Analog Alternate Function Clear Register </i>
//    <loc> ( (unsigned int)((AFIOB_ANACR >> 0) & 0xFFFFFFFF), ((AFIOB_ANACR = (AFIOB_ANACR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIOB_ANACR_IO0 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANACR_IO1 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANACR_IO2 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANACR_IO3 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANACR_IO4 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANACR_IO5 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANACR_IO6 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANACR_IO7 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANACR_IO8 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANACR_IO9 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANACR_IO10 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANACR_IO11 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANACR_IO12 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANACR_IO13 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANACR_IO14 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANACR_IO15 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: AFIOB  -------------------------------------
// SVD Line: 2625

//  <view> AFIOB
//    <name> AFIOB </name>
//    <item> SFDITEM_REG__AFIOB_AFSR1 </item>
//    <item> SFDITEM_REG__AFIOB_AFSR2 </item>
//    <item> SFDITEM_REG__AFIOB_AFCR </item>
//    <item> SFDITEM_REG__AFIOB_ANASR </item>
//    <item> SFDITEM_REG__AFIOB_ANACR </item>
//  </view>
//  


// ----------------------------  Register Item Address: EXTIA_IER  --------------------------------
// SVD Line: 2640

unsigned int EXTIA_IER __AT (0x48000200);



// --------------------------------  Field Item: EXTIA_IER_IE0  -----------------------------------
// SVD Line: 2649

//  <item> SFDITEM_FIELD__EXTIA_IER_IE0
//    <name> IE0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48000200) port x pin 0 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IER ) </loc>
//      <o.0..0> IE0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IER_IE1  -----------------------------------
// SVD Line: 2655

//  <item> SFDITEM_FIELD__EXTIA_IER_IE1
//    <name> IE1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48000200) port x pin 1 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IER ) </loc>
//      <o.1..1> IE1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IER_IE2  -----------------------------------
// SVD Line: 2661

//  <item> SFDITEM_FIELD__EXTIA_IER_IE2
//    <name> IE2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48000200) port x pin 2 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IER ) </loc>
//      <o.2..2> IE2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IER_IE3  -----------------------------------
// SVD Line: 2667

//  <item> SFDITEM_FIELD__EXTIA_IER_IE3
//    <name> IE3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48000200) port x pin 3 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IER ) </loc>
//      <o.3..3> IE3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IER_IE4  -----------------------------------
// SVD Line: 2673

//  <item> SFDITEM_FIELD__EXTIA_IER_IE4
//    <name> IE4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48000200) port x pin 4 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IER ) </loc>
//      <o.4..4> IE4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IER_IE5  -----------------------------------
// SVD Line: 2679

//  <item> SFDITEM_FIELD__EXTIA_IER_IE5
//    <name> IE5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48000200) port x pin 5 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IER ) </loc>
//      <o.5..5> IE5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IER_IE6  -----------------------------------
// SVD Line: 2685

//  <item> SFDITEM_FIELD__EXTIA_IER_IE6
//    <name> IE6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48000200) port x pin 6 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IER ) </loc>
//      <o.6..6> IE6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IER_IE7  -----------------------------------
// SVD Line: 2691

//  <item> SFDITEM_FIELD__EXTIA_IER_IE7
//    <name> IE7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48000200) port x pin 7 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IER ) </loc>
//      <o.7..7> IE7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IER_IE8  -----------------------------------
// SVD Line: 2697

//  <item> SFDITEM_FIELD__EXTIA_IER_IE8
//    <name> IE8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48000200) port x pin 8 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IER ) </loc>
//      <o.8..8> IE8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IER_IE9  -----------------------------------
// SVD Line: 2703

//  <item> SFDITEM_FIELD__EXTIA_IER_IE9
//    <name> IE9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48000200) port x pin 9 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IER ) </loc>
//      <o.9..9> IE9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_IER_IE10  -----------------------------------
// SVD Line: 2709

//  <item> SFDITEM_FIELD__EXTIA_IER_IE10
//    <name> IE10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48000200) port x pin 10 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IER ) </loc>
//      <o.10..10> IE10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_IER_IE11  -----------------------------------
// SVD Line: 2715

//  <item> SFDITEM_FIELD__EXTIA_IER_IE11
//    <name> IE11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48000200) port x pin 11 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IER ) </loc>
//      <o.11..11> IE11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_IER_IE12  -----------------------------------
// SVD Line: 2721

//  <item> SFDITEM_FIELD__EXTIA_IER_IE12
//    <name> IE12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48000200) port x pin 12 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IER ) </loc>
//      <o.12..12> IE12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_IER_IE13  -----------------------------------
// SVD Line: 2727

//  <item> SFDITEM_FIELD__EXTIA_IER_IE13
//    <name> IE13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48000200) port x pin 13 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IER ) </loc>
//      <o.13..13> IE13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_IER_IE14  -----------------------------------
// SVD Line: 2733

//  <item> SFDITEM_FIELD__EXTIA_IER_IE14
//    <name> IE14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48000200) port x pin 14 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IER ) </loc>
//      <o.14..14> IE14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_IER_IE15  -----------------------------------
// SVD Line: 2739

//  <item> SFDITEM_FIELD__EXTIA_IER_IE15
//    <name> IE15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48000200) port x pin 15 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IER ) </loc>
//      <o.15..15> IE15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTIA_IER  -----------------------------------
// SVD Line: 2640

//  <rtree> SFDITEM_REG__EXTIA_IER
//    <name> IER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000200) Interrupt Enable Register </i>
//    <loc> ( (unsigned int)((EXTIA_IER >> 0) & 0xFFFFFFFF), ((EXTIA_IER = (EXTIA_IER & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTIA_IER_IE0 </item>
//    <item> SFDITEM_FIELD__EXTIA_IER_IE1 </item>
//    <item> SFDITEM_FIELD__EXTIA_IER_IE2 </item>
//    <item> SFDITEM_FIELD__EXTIA_IER_IE3 </item>
//    <item> SFDITEM_FIELD__EXTIA_IER_IE4 </item>
//    <item> SFDITEM_FIELD__EXTIA_IER_IE5 </item>
//    <item> SFDITEM_FIELD__EXTIA_IER_IE6 </item>
//    <item> SFDITEM_FIELD__EXTIA_IER_IE7 </item>
//    <item> SFDITEM_FIELD__EXTIA_IER_IE8 </item>
//    <item> SFDITEM_FIELD__EXTIA_IER_IE9 </item>
//    <item> SFDITEM_FIELD__EXTIA_IER_IE10 </item>
//    <item> SFDITEM_FIELD__EXTIA_IER_IE11 </item>
//    <item> SFDITEM_FIELD__EXTIA_IER_IE12 </item>
//    <item> SFDITEM_FIELD__EXTIA_IER_IE13 </item>
//    <item> SFDITEM_FIELD__EXTIA_IER_IE14 </item>
//    <item> SFDITEM_FIELD__EXTIA_IER_IE15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: EXTIA_IDR  --------------------------------
// SVD Line: 2747

unsigned int EXTIA_IDR __AT (0x48000204);



// --------------------------------  Field Item: EXTIA_IDR_IE0  -----------------------------------
// SVD Line: 2756

//  <item> SFDITEM_FIELD__EXTIA_IDR_IE0
//    <name> IE0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48000204) port x pin 0 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IDR ) </loc>
//      <o.0..0> IE0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IDR_IE1  -----------------------------------
// SVD Line: 2762

//  <item> SFDITEM_FIELD__EXTIA_IDR_IE1
//    <name> IE1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48000204) port x pin 1 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IDR ) </loc>
//      <o.1..1> IE1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IDR_IE2  -----------------------------------
// SVD Line: 2768

//  <item> SFDITEM_FIELD__EXTIA_IDR_IE2
//    <name> IE2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48000204) port x pin 2 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IDR ) </loc>
//      <o.2..2> IE2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IDR_IE3  -----------------------------------
// SVD Line: 2774

//  <item> SFDITEM_FIELD__EXTIA_IDR_IE3
//    <name> IE3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48000204) port x pin 3 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IDR ) </loc>
//      <o.3..3> IE3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IDR_IE4  -----------------------------------
// SVD Line: 2780

//  <item> SFDITEM_FIELD__EXTIA_IDR_IE4
//    <name> IE4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48000204) port x pin 4 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IDR ) </loc>
//      <o.4..4> IE4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IDR_IE5  -----------------------------------
// SVD Line: 2786

//  <item> SFDITEM_FIELD__EXTIA_IDR_IE5
//    <name> IE5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48000204) port x pin 5 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IDR ) </loc>
//      <o.5..5> IE5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IDR_IE6  -----------------------------------
// SVD Line: 2792

//  <item> SFDITEM_FIELD__EXTIA_IDR_IE6
//    <name> IE6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48000204) port x pin 6 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IDR ) </loc>
//      <o.6..6> IE6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IDR_IE7  -----------------------------------
// SVD Line: 2798

//  <item> SFDITEM_FIELD__EXTIA_IDR_IE7
//    <name> IE7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48000204) port x pin 7 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IDR ) </loc>
//      <o.7..7> IE7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IDR_IE8  -----------------------------------
// SVD Line: 2804

//  <item> SFDITEM_FIELD__EXTIA_IDR_IE8
//    <name> IE8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48000204) port x pin 8 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IDR ) </loc>
//      <o.8..8> IE8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IDR_IE9  -----------------------------------
// SVD Line: 2810

//  <item> SFDITEM_FIELD__EXTIA_IDR_IE9
//    <name> IE9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48000204) port x pin 9 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IDR ) </loc>
//      <o.9..9> IE9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_IDR_IE10  -----------------------------------
// SVD Line: 2816

//  <item> SFDITEM_FIELD__EXTIA_IDR_IE10
//    <name> IE10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48000204) port x pin 10 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IDR ) </loc>
//      <o.10..10> IE10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_IDR_IE11  -----------------------------------
// SVD Line: 2822

//  <item> SFDITEM_FIELD__EXTIA_IDR_IE11
//    <name> IE11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48000204) port x pin 11 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IDR ) </loc>
//      <o.11..11> IE11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_IDR_IE12  -----------------------------------
// SVD Line: 2828

//  <item> SFDITEM_FIELD__EXTIA_IDR_IE12
//    <name> IE12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48000204) port x pin 12 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IDR ) </loc>
//      <o.12..12> IE12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_IDR_IE13  -----------------------------------
// SVD Line: 2834

//  <item> SFDITEM_FIELD__EXTIA_IDR_IE13
//    <name> IE13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48000204) port x pin 13 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IDR ) </loc>
//      <o.13..13> IE13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_IDR_IE14  -----------------------------------
// SVD Line: 2840

//  <item> SFDITEM_FIELD__EXTIA_IDR_IE14
//    <name> IE14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48000204) port x pin 14 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IDR ) </loc>
//      <o.14..14> IE14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_IDR_IE15  -----------------------------------
// SVD Line: 2846

//  <item> SFDITEM_FIELD__EXTIA_IDR_IE15
//    <name> IE15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48000204) port x pin 15 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IDR ) </loc>
//      <o.15..15> IE15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTIA_IDR  -----------------------------------
// SVD Line: 2747

//  <rtree> SFDITEM_REG__EXTIA_IDR
//    <name> IDR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48000204) Interrupt Disable Register </i>
//    <loc> ( (unsigned int)((EXTIA_IDR >> 0) & 0xFFFFFFFF), ((EXTIA_IDR = (EXTIA_IDR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTIA_IDR_IE0 </item>
//    <item> SFDITEM_FIELD__EXTIA_IDR_IE1 </item>
//    <item> SFDITEM_FIELD__EXTIA_IDR_IE2 </item>
//    <item> SFDITEM_FIELD__EXTIA_IDR_IE3 </item>
//    <item> SFDITEM_FIELD__EXTIA_IDR_IE4 </item>
//    <item> SFDITEM_FIELD__EXTIA_IDR_IE5 </item>
//    <item> SFDITEM_FIELD__EXTIA_IDR_IE6 </item>
//    <item> SFDITEM_FIELD__EXTIA_IDR_IE7 </item>
//    <item> SFDITEM_FIELD__EXTIA_IDR_IE8 </item>
//    <item> SFDITEM_FIELD__EXTIA_IDR_IE9 </item>
//    <item> SFDITEM_FIELD__EXTIA_IDR_IE10 </item>
//    <item> SFDITEM_FIELD__EXTIA_IDR_IE11 </item>
//    <item> SFDITEM_FIELD__EXTIA_IDR_IE12 </item>
//    <item> SFDITEM_FIELD__EXTIA_IDR_IE13 </item>
//    <item> SFDITEM_FIELD__EXTIA_IDR_IE14 </item>
//    <item> SFDITEM_FIELD__EXTIA_IDR_IE15 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: EXTIA_CFGR1  -------------------------------
// SVD Line: 2854

unsigned int EXTIA_CFGR1 __AT (0x48000208);



// -------------------------------  Field Item: EXTIA_CFGR1_IT0  ----------------------------------
// SVD Line: 2863

//  <item> SFDITEM_FIELD__EXTIA_CFGR1_IT0
//    <name> IT0 </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x48000208) port x pin 0 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIA_CFGR1 >> 0) & 0x7), ((EXTIA_CFGR1 = (EXTIA_CFGR1 & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_CFGR1_IT1  ----------------------------------
// SVD Line: 2869

//  <item> SFDITEM_FIELD__EXTIA_CFGR1_IT1
//    <name> IT1 </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x48000208) port x pin 1 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIA_CFGR1 >> 4) & 0x7), ((EXTIA_CFGR1 = (EXTIA_CFGR1 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_CFGR1_IT2  ----------------------------------
// SVD Line: 2875

//  <item> SFDITEM_FIELD__EXTIA_CFGR1_IT2
//    <name> IT2 </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x48000208) port x pin 2 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIA_CFGR1 >> 8) & 0x7), ((EXTIA_CFGR1 = (EXTIA_CFGR1 & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_CFGR1_IT3  ----------------------------------
// SVD Line: 2881

//  <item> SFDITEM_FIELD__EXTIA_CFGR1_IT3
//    <name> IT3 </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x48000208) port x pin 3 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIA_CFGR1 >> 12) & 0x7), ((EXTIA_CFGR1 = (EXTIA_CFGR1 & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_CFGR1_IT4  ----------------------------------
// SVD Line: 2887

//  <item> SFDITEM_FIELD__EXTIA_CFGR1_IT4
//    <name> IT4 </name>
//    <rw> 
//    <i> [Bits 18..16] RW (@ 0x48000208) port x pin 4 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIA_CFGR1 >> 16) & 0x7), ((EXTIA_CFGR1 = (EXTIA_CFGR1 & ~(0x7UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_CFGR1_IT5  ----------------------------------
// SVD Line: 2893

//  <item> SFDITEM_FIELD__EXTIA_CFGR1_IT5
//    <name> IT5 </name>
//    <rw> 
//    <i> [Bits 22..20] RW (@ 0x48000208) port x pin 5 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIA_CFGR1 >> 20) & 0x7), ((EXTIA_CFGR1 = (EXTIA_CFGR1 & ~(0x7UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_CFGR1_IT6  ----------------------------------
// SVD Line: 2899

//  <item> SFDITEM_FIELD__EXTIA_CFGR1_IT6
//    <name> IT6 </name>
//    <rw> 
//    <i> [Bits 26..24] RW (@ 0x48000208) port x pin 6 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIA_CFGR1 >> 24) & 0x7), ((EXTIA_CFGR1 = (EXTIA_CFGR1 & ~(0x7UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_CFGR1_IT7  ----------------------------------
// SVD Line: 2905

//  <item> SFDITEM_FIELD__EXTIA_CFGR1_IT7
//    <name> IT7 </name>
//    <rw> 
//    <i> [Bits 30..28] RW (@ 0x48000208) port x pin 7 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIA_CFGR1 >> 28) & 0x7), ((EXTIA_CFGR1 = (EXTIA_CFGR1 & ~(0x7UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: EXTIA_CFGR1  ----------------------------------
// SVD Line: 2854

//  <rtree> SFDITEM_REG__EXTIA_CFGR1
//    <name> CFGR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000208) Interrupt Type Configuration Register 1 </i>
//    <loc> ( (unsigned int)((EXTIA_CFGR1 >> 0) & 0xFFFFFFFF), ((EXTIA_CFGR1 = (EXTIA_CFGR1 & ~(0x77777777UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x77777777) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTIA_CFGR1_IT0 </item>
//    <item> SFDITEM_FIELD__EXTIA_CFGR1_IT1 </item>
//    <item> SFDITEM_FIELD__EXTIA_CFGR1_IT2 </item>
//    <item> SFDITEM_FIELD__EXTIA_CFGR1_IT3 </item>
//    <item> SFDITEM_FIELD__EXTIA_CFGR1_IT4 </item>
//    <item> SFDITEM_FIELD__EXTIA_CFGR1_IT5 </item>
//    <item> SFDITEM_FIELD__EXTIA_CFGR1_IT6 </item>
//    <item> SFDITEM_FIELD__EXTIA_CFGR1_IT7 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: EXTIA_CFGR2  -------------------------------
// SVD Line: 2913

unsigned int EXTIA_CFGR2 __AT (0x4800020C);



// -------------------------------  Field Item: EXTIA_CFGR2_IT8  ----------------------------------
// SVD Line: 2922

//  <item> SFDITEM_FIELD__EXTIA_CFGR2_IT8
//    <name> IT8 </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x4800020C) port x pin 8 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIA_CFGR2 >> 0) & 0x7), ((EXTIA_CFGR2 = (EXTIA_CFGR2 & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_CFGR2_IT9  ----------------------------------
// SVD Line: 2928

//  <item> SFDITEM_FIELD__EXTIA_CFGR2_IT9
//    <name> IT9 </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x4800020C) port x pin 9 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIA_CFGR2 >> 4) & 0x7), ((EXTIA_CFGR2 = (EXTIA_CFGR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTIA_CFGR2_IT10  ----------------------------------
// SVD Line: 2934

//  <item> SFDITEM_FIELD__EXTIA_CFGR2_IT10
//    <name> IT10 </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x4800020C) port x pin 10 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIA_CFGR2 >> 8) & 0x7), ((EXTIA_CFGR2 = (EXTIA_CFGR2 & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTIA_CFGR2_IT11  ----------------------------------
// SVD Line: 2940

//  <item> SFDITEM_FIELD__EXTIA_CFGR2_IT11
//    <name> IT11 </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x4800020C) port x pin 11 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIA_CFGR2 >> 12) & 0x7), ((EXTIA_CFGR2 = (EXTIA_CFGR2 & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTIA_CFGR2_IT12  ----------------------------------
// SVD Line: 2946

//  <item> SFDITEM_FIELD__EXTIA_CFGR2_IT12
//    <name> IT12 </name>
//    <rw> 
//    <i> [Bits 18..16] RW (@ 0x4800020C) port x pin 12 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIA_CFGR2 >> 16) & 0x7), ((EXTIA_CFGR2 = (EXTIA_CFGR2 & ~(0x7UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTIA_CFGR2_IT13  ----------------------------------
// SVD Line: 2952

//  <item> SFDITEM_FIELD__EXTIA_CFGR2_IT13
//    <name> IT13 </name>
//    <rw> 
//    <i> [Bits 22..20] RW (@ 0x4800020C) port x pin 13 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIA_CFGR2 >> 20) & 0x7), ((EXTIA_CFGR2 = (EXTIA_CFGR2 & ~(0x7UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTIA_CFGR2_IT14  ----------------------------------
// SVD Line: 2958

//  <item> SFDITEM_FIELD__EXTIA_CFGR2_IT14
//    <name> IT14 </name>
//    <rw> 
//    <i> [Bits 26..24] RW (@ 0x4800020C) port x pin 14 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIA_CFGR2 >> 24) & 0x7), ((EXTIA_CFGR2 = (EXTIA_CFGR2 & ~(0x7UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTIA_CFGR2_IT15  ----------------------------------
// SVD Line: 2964

//  <item> SFDITEM_FIELD__EXTIA_CFGR2_IT15
//    <name> IT15 </name>
//    <rw> 
//    <i> [Bits 30..28] RW (@ 0x4800020C) port x pin 15 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIA_CFGR2 >> 28) & 0x7), ((EXTIA_CFGR2 = (EXTIA_CFGR2 & ~(0x7UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: EXTIA_CFGR2  ----------------------------------
// SVD Line: 2913

//  <rtree> SFDITEM_REG__EXTIA_CFGR2
//    <name> CFGR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800020C) Interrupt Type Configuration Register2 </i>
//    <loc> ( (unsigned int)((EXTIA_CFGR2 >> 0) & 0xFFFFFFFF), ((EXTIA_CFGR2 = (EXTIA_CFGR2 & ~(0x77777777UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x77777777) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTIA_CFGR2_IT8 </item>
//    <item> SFDITEM_FIELD__EXTIA_CFGR2_IT9 </item>
//    <item> SFDITEM_FIELD__EXTIA_CFGR2_IT10 </item>
//    <item> SFDITEM_FIELD__EXTIA_CFGR2_IT11 </item>
//    <item> SFDITEM_FIELD__EXTIA_CFGR2_IT12 </item>
//    <item> SFDITEM_FIELD__EXTIA_CFGR2_IT13 </item>
//    <item> SFDITEM_FIELD__EXTIA_CFGR2_IT14 </item>
//    <item> SFDITEM_FIELD__EXTIA_CFGR2_IT15 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: EXTIA_SR  --------------------------------
// SVD Line: 2972

unsigned int EXTIA_SR __AT (0x48000210);



// --------------------------------  Field Item: EXTIA_SR_IF0  ------------------------------------
// SVD Line: 2981

//  <item> SFDITEM_FIELD__EXTIA_SR_IF0
//    <name> IF0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48000210) port x pin 0 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_SR ) </loc>
//      <o.0..0> IF0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_SR_IF1  ------------------------------------
// SVD Line: 2987

//  <item> SFDITEM_FIELD__EXTIA_SR_IF1
//    <name> IF1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48000210) port x pin 1 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_SR ) </loc>
//      <o.1..1> IF1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_SR_IF2  ------------------------------------
// SVD Line: 2993

//  <item> SFDITEM_FIELD__EXTIA_SR_IF2
//    <name> IF2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48000210) port x pin 2 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_SR ) </loc>
//      <o.2..2> IF2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_SR_IF3  ------------------------------------
// SVD Line: 2999

//  <item> SFDITEM_FIELD__EXTIA_SR_IF3
//    <name> IF3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48000210) port x pin 3 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_SR ) </loc>
//      <o.3..3> IF3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_SR_IF4  ------------------------------------
// SVD Line: 3005

//  <item> SFDITEM_FIELD__EXTIA_SR_IF4
//    <name> IF4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48000210) port x pin 4 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_SR ) </loc>
//      <o.4..4> IF4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_SR_IF5  ------------------------------------
// SVD Line: 3011

//  <item> SFDITEM_FIELD__EXTIA_SR_IF5
//    <name> IF5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48000210) port x pin 5 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_SR ) </loc>
//      <o.5..5> IF5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_SR_IF6  ------------------------------------
// SVD Line: 3017

//  <item> SFDITEM_FIELD__EXTIA_SR_IF6
//    <name> IF6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48000210) port x pin 6 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_SR ) </loc>
//      <o.6..6> IF6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_SR_IF7  ------------------------------------
// SVD Line: 3023

//  <item> SFDITEM_FIELD__EXTIA_SR_IF7
//    <name> IF7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48000210) port x pin 7 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_SR ) </loc>
//      <o.7..7> IF7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_SR_IF8  ------------------------------------
// SVD Line: 3029

//  <item> SFDITEM_FIELD__EXTIA_SR_IF8
//    <name> IF8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48000210) port x pin 8 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_SR ) </loc>
//      <o.8..8> IF8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_SR_IF9  ------------------------------------
// SVD Line: 3035

//  <item> SFDITEM_FIELD__EXTIA_SR_IF9
//    <name> IF9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48000210) port x pin 9 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_SR ) </loc>
//      <o.9..9> IF9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_SR_IF10  -----------------------------------
// SVD Line: 3041

//  <item> SFDITEM_FIELD__EXTIA_SR_IF10
//    <name> IF10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48000210) port x pin 10 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_SR ) </loc>
//      <o.10..10> IF10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_SR_IF11  -----------------------------------
// SVD Line: 3047

//  <item> SFDITEM_FIELD__EXTIA_SR_IF11
//    <name> IF11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48000210) port x pin 11 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_SR ) </loc>
//      <o.11..11> IF11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_SR_IF12  -----------------------------------
// SVD Line: 3053

//  <item> SFDITEM_FIELD__EXTIA_SR_IF12
//    <name> IF12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48000210) port x pin 12 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_SR ) </loc>
//      <o.12..12> IF12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_SR_IF13  -----------------------------------
// SVD Line: 3059

//  <item> SFDITEM_FIELD__EXTIA_SR_IF13
//    <name> IF13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48000210) port x pin 13 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_SR ) </loc>
//      <o.13..13> IF13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_SR_IF14  -----------------------------------
// SVD Line: 3065

//  <item> SFDITEM_FIELD__EXTIA_SR_IF14
//    <name> IF14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48000210) port x pin 14 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_SR ) </loc>
//      <o.14..14> IF14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_SR_IF15  -----------------------------------
// SVD Line: 3071

//  <item> SFDITEM_FIELD__EXTIA_SR_IF15
//    <name> IF15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48000210) port x pin 15 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_SR ) </loc>
//      <o.15..15> IF15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTIA_SR  ------------------------------------
// SVD Line: 2972

//  <rtree> SFDITEM_REG__EXTIA_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000210) Interrupt Status Register </i>
//    <loc> ( (unsigned int)((EXTIA_SR >> 0) & 0xFFFFFFFF), ((EXTIA_SR = (EXTIA_SR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTIA_SR_IF0 </item>
//    <item> SFDITEM_FIELD__EXTIA_SR_IF1 </item>
//    <item> SFDITEM_FIELD__EXTIA_SR_IF2 </item>
//    <item> SFDITEM_FIELD__EXTIA_SR_IF3 </item>
//    <item> SFDITEM_FIELD__EXTIA_SR_IF4 </item>
//    <item> SFDITEM_FIELD__EXTIA_SR_IF5 </item>
//    <item> SFDITEM_FIELD__EXTIA_SR_IF6 </item>
//    <item> SFDITEM_FIELD__EXTIA_SR_IF7 </item>
//    <item> SFDITEM_FIELD__EXTIA_SR_IF8 </item>
//    <item> SFDITEM_FIELD__EXTIA_SR_IF9 </item>
//    <item> SFDITEM_FIELD__EXTIA_SR_IF10 </item>
//    <item> SFDITEM_FIELD__EXTIA_SR_IF11 </item>
//    <item> SFDITEM_FIELD__EXTIA_SR_IF12 </item>
//    <item> SFDITEM_FIELD__EXTIA_SR_IF13 </item>
//    <item> SFDITEM_FIELD__EXTIA_SR_IF14 </item>
//    <item> SFDITEM_FIELD__EXTIA_SR_IF15 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: EXTIA  -------------------------------------
// SVD Line: 2629

//  <view> EXTIA
//    <name> EXTIA </name>
//    <item> SFDITEM_REG__EXTIA_IER </item>
//    <item> SFDITEM_REG__EXTIA_IDR </item>
//    <item> SFDITEM_REG__EXTIA_CFGR1 </item>
//    <item> SFDITEM_REG__EXTIA_CFGR2 </item>
//    <item> SFDITEM_REG__EXTIA_SR </item>
//  </view>
//  


// ----------------------------  Register Item Address: EXTIB_IER  --------------------------------
// SVD Line: 2640

unsigned int EXTIB_IER __AT (0x48001200);



// --------------------------------  Field Item: EXTIB_IER_IE0  -----------------------------------
// SVD Line: 2649

//  <item> SFDITEM_FIELD__EXTIB_IER_IE0
//    <name> IE0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48001200) port x pin 0 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IER ) </loc>
//      <o.0..0> IE0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IER_IE1  -----------------------------------
// SVD Line: 2655

//  <item> SFDITEM_FIELD__EXTIB_IER_IE1
//    <name> IE1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48001200) port x pin 1 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IER ) </loc>
//      <o.1..1> IE1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IER_IE2  -----------------------------------
// SVD Line: 2661

//  <item> SFDITEM_FIELD__EXTIB_IER_IE2
//    <name> IE2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48001200) port x pin 2 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IER ) </loc>
//      <o.2..2> IE2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IER_IE3  -----------------------------------
// SVD Line: 2667

//  <item> SFDITEM_FIELD__EXTIB_IER_IE3
//    <name> IE3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48001200) port x pin 3 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IER ) </loc>
//      <o.3..3> IE3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IER_IE4  -----------------------------------
// SVD Line: 2673

//  <item> SFDITEM_FIELD__EXTIB_IER_IE4
//    <name> IE4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48001200) port x pin 4 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IER ) </loc>
//      <o.4..4> IE4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IER_IE5  -----------------------------------
// SVD Line: 2679

//  <item> SFDITEM_FIELD__EXTIB_IER_IE5
//    <name> IE5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48001200) port x pin 5 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IER ) </loc>
//      <o.5..5> IE5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IER_IE6  -----------------------------------
// SVD Line: 2685

//  <item> SFDITEM_FIELD__EXTIB_IER_IE6
//    <name> IE6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48001200) port x pin 6 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IER ) </loc>
//      <o.6..6> IE6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IER_IE7  -----------------------------------
// SVD Line: 2691

//  <item> SFDITEM_FIELD__EXTIB_IER_IE7
//    <name> IE7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48001200) port x pin 7 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IER ) </loc>
//      <o.7..7> IE7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IER_IE8  -----------------------------------
// SVD Line: 2697

//  <item> SFDITEM_FIELD__EXTIB_IER_IE8
//    <name> IE8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48001200) port x pin 8 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IER ) </loc>
//      <o.8..8> IE8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IER_IE9  -----------------------------------
// SVD Line: 2703

//  <item> SFDITEM_FIELD__EXTIB_IER_IE9
//    <name> IE9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48001200) port x pin 9 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IER ) </loc>
//      <o.9..9> IE9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_IER_IE10  -----------------------------------
// SVD Line: 2709

//  <item> SFDITEM_FIELD__EXTIB_IER_IE10
//    <name> IE10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48001200) port x pin 10 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IER ) </loc>
//      <o.10..10> IE10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_IER_IE11  -----------------------------------
// SVD Line: 2715

//  <item> SFDITEM_FIELD__EXTIB_IER_IE11
//    <name> IE11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48001200) port x pin 11 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IER ) </loc>
//      <o.11..11> IE11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_IER_IE12  -----------------------------------
// SVD Line: 2721

//  <item> SFDITEM_FIELD__EXTIB_IER_IE12
//    <name> IE12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48001200) port x pin 12 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IER ) </loc>
//      <o.12..12> IE12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_IER_IE13  -----------------------------------
// SVD Line: 2727

//  <item> SFDITEM_FIELD__EXTIB_IER_IE13
//    <name> IE13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48001200) port x pin 13 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IER ) </loc>
//      <o.13..13> IE13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_IER_IE14  -----------------------------------
// SVD Line: 2733

//  <item> SFDITEM_FIELD__EXTIB_IER_IE14
//    <name> IE14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48001200) port x pin 14 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IER ) </loc>
//      <o.14..14> IE14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_IER_IE15  -----------------------------------
// SVD Line: 2739

//  <item> SFDITEM_FIELD__EXTIB_IER_IE15
//    <name> IE15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48001200) port x pin 15 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IER ) </loc>
//      <o.15..15> IE15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTIB_IER  -----------------------------------
// SVD Line: 2640

//  <rtree> SFDITEM_REG__EXTIB_IER
//    <name> IER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48001200) Interrupt Enable Register </i>
//    <loc> ( (unsigned int)((EXTIB_IER >> 0) & 0xFFFFFFFF), ((EXTIB_IER = (EXTIB_IER & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTIB_IER_IE0 </item>
//    <item> SFDITEM_FIELD__EXTIB_IER_IE1 </item>
//    <item> SFDITEM_FIELD__EXTIB_IER_IE2 </item>
//    <item> SFDITEM_FIELD__EXTIB_IER_IE3 </item>
//    <item> SFDITEM_FIELD__EXTIB_IER_IE4 </item>
//    <item> SFDITEM_FIELD__EXTIB_IER_IE5 </item>
//    <item> SFDITEM_FIELD__EXTIB_IER_IE6 </item>
//    <item> SFDITEM_FIELD__EXTIB_IER_IE7 </item>
//    <item> SFDITEM_FIELD__EXTIB_IER_IE8 </item>
//    <item> SFDITEM_FIELD__EXTIB_IER_IE9 </item>
//    <item> SFDITEM_FIELD__EXTIB_IER_IE10 </item>
//    <item> SFDITEM_FIELD__EXTIB_IER_IE11 </item>
//    <item> SFDITEM_FIELD__EXTIB_IER_IE12 </item>
//    <item> SFDITEM_FIELD__EXTIB_IER_IE13 </item>
//    <item> SFDITEM_FIELD__EXTIB_IER_IE14 </item>
//    <item> SFDITEM_FIELD__EXTIB_IER_IE15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: EXTIB_IDR  --------------------------------
// SVD Line: 2747

unsigned int EXTIB_IDR __AT (0x48001204);



// --------------------------------  Field Item: EXTIB_IDR_IE0  -----------------------------------
// SVD Line: 2756

//  <item> SFDITEM_FIELD__EXTIB_IDR_IE0
//    <name> IE0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48001204) port x pin 0 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IDR ) </loc>
//      <o.0..0> IE0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IDR_IE1  -----------------------------------
// SVD Line: 2762

//  <item> SFDITEM_FIELD__EXTIB_IDR_IE1
//    <name> IE1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48001204) port x pin 1 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IDR ) </loc>
//      <o.1..1> IE1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IDR_IE2  -----------------------------------
// SVD Line: 2768

//  <item> SFDITEM_FIELD__EXTIB_IDR_IE2
//    <name> IE2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48001204) port x pin 2 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IDR ) </loc>
//      <o.2..2> IE2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IDR_IE3  -----------------------------------
// SVD Line: 2774

//  <item> SFDITEM_FIELD__EXTIB_IDR_IE3
//    <name> IE3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48001204) port x pin 3 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IDR ) </loc>
//      <o.3..3> IE3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IDR_IE4  -----------------------------------
// SVD Line: 2780

//  <item> SFDITEM_FIELD__EXTIB_IDR_IE4
//    <name> IE4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48001204) port x pin 4 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IDR ) </loc>
//      <o.4..4> IE4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IDR_IE5  -----------------------------------
// SVD Line: 2786

//  <item> SFDITEM_FIELD__EXTIB_IDR_IE5
//    <name> IE5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48001204) port x pin 5 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IDR ) </loc>
//      <o.5..5> IE5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IDR_IE6  -----------------------------------
// SVD Line: 2792

//  <item> SFDITEM_FIELD__EXTIB_IDR_IE6
//    <name> IE6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48001204) port x pin 6 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IDR ) </loc>
//      <o.6..6> IE6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IDR_IE7  -----------------------------------
// SVD Line: 2798

//  <item> SFDITEM_FIELD__EXTIB_IDR_IE7
//    <name> IE7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48001204) port x pin 7 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IDR ) </loc>
//      <o.7..7> IE7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IDR_IE8  -----------------------------------
// SVD Line: 2804

//  <item> SFDITEM_FIELD__EXTIB_IDR_IE8
//    <name> IE8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48001204) port x pin 8 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IDR ) </loc>
//      <o.8..8> IE8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IDR_IE9  -----------------------------------
// SVD Line: 2810

//  <item> SFDITEM_FIELD__EXTIB_IDR_IE9
//    <name> IE9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48001204) port x pin 9 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IDR ) </loc>
//      <o.9..9> IE9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_IDR_IE10  -----------------------------------
// SVD Line: 2816

//  <item> SFDITEM_FIELD__EXTIB_IDR_IE10
//    <name> IE10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48001204) port x pin 10 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IDR ) </loc>
//      <o.10..10> IE10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_IDR_IE11  -----------------------------------
// SVD Line: 2822

//  <item> SFDITEM_FIELD__EXTIB_IDR_IE11
//    <name> IE11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48001204) port x pin 11 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IDR ) </loc>
//      <o.11..11> IE11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_IDR_IE12  -----------------------------------
// SVD Line: 2828

//  <item> SFDITEM_FIELD__EXTIB_IDR_IE12
//    <name> IE12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48001204) port x pin 12 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IDR ) </loc>
//      <o.12..12> IE12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_IDR_IE13  -----------------------------------
// SVD Line: 2834

//  <item> SFDITEM_FIELD__EXTIB_IDR_IE13
//    <name> IE13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48001204) port x pin 13 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IDR ) </loc>
//      <o.13..13> IE13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_IDR_IE14  -----------------------------------
// SVD Line: 2840

//  <item> SFDITEM_FIELD__EXTIB_IDR_IE14
//    <name> IE14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48001204) port x pin 14 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IDR ) </loc>
//      <o.14..14> IE14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_IDR_IE15  -----------------------------------
// SVD Line: 2846

//  <item> SFDITEM_FIELD__EXTIB_IDR_IE15
//    <name> IE15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48001204) port x pin 15 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IDR ) </loc>
//      <o.15..15> IE15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTIB_IDR  -----------------------------------
// SVD Line: 2747

//  <rtree> SFDITEM_REG__EXTIB_IDR
//    <name> IDR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48001204) Interrupt Disable Register </i>
//    <loc> ( (unsigned int)((EXTIB_IDR >> 0) & 0xFFFFFFFF), ((EXTIB_IDR = (EXTIB_IDR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTIB_IDR_IE0 </item>
//    <item> SFDITEM_FIELD__EXTIB_IDR_IE1 </item>
//    <item> SFDITEM_FIELD__EXTIB_IDR_IE2 </item>
//    <item> SFDITEM_FIELD__EXTIB_IDR_IE3 </item>
//    <item> SFDITEM_FIELD__EXTIB_IDR_IE4 </item>
//    <item> SFDITEM_FIELD__EXTIB_IDR_IE5 </item>
//    <item> SFDITEM_FIELD__EXTIB_IDR_IE6 </item>
//    <item> SFDITEM_FIELD__EXTIB_IDR_IE7 </item>
//    <item> SFDITEM_FIELD__EXTIB_IDR_IE8 </item>
//    <item> SFDITEM_FIELD__EXTIB_IDR_IE9 </item>
//    <item> SFDITEM_FIELD__EXTIB_IDR_IE10 </item>
//    <item> SFDITEM_FIELD__EXTIB_IDR_IE11 </item>
//    <item> SFDITEM_FIELD__EXTIB_IDR_IE12 </item>
//    <item> SFDITEM_FIELD__EXTIB_IDR_IE13 </item>
//    <item> SFDITEM_FIELD__EXTIB_IDR_IE14 </item>
//    <item> SFDITEM_FIELD__EXTIB_IDR_IE15 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: EXTIB_CFGR1  -------------------------------
// SVD Line: 2854

unsigned int EXTIB_CFGR1 __AT (0x48001208);



// -------------------------------  Field Item: EXTIB_CFGR1_IT0  ----------------------------------
// SVD Line: 2863

//  <item> SFDITEM_FIELD__EXTIB_CFGR1_IT0
//    <name> IT0 </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x48001208) port x pin 0 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIB_CFGR1 >> 0) & 0x7), ((EXTIB_CFGR1 = (EXTIB_CFGR1 & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_CFGR1_IT1  ----------------------------------
// SVD Line: 2869

//  <item> SFDITEM_FIELD__EXTIB_CFGR1_IT1
//    <name> IT1 </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x48001208) port x pin 1 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIB_CFGR1 >> 4) & 0x7), ((EXTIB_CFGR1 = (EXTIB_CFGR1 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_CFGR1_IT2  ----------------------------------
// SVD Line: 2875

//  <item> SFDITEM_FIELD__EXTIB_CFGR1_IT2
//    <name> IT2 </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x48001208) port x pin 2 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIB_CFGR1 >> 8) & 0x7), ((EXTIB_CFGR1 = (EXTIB_CFGR1 & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_CFGR1_IT3  ----------------------------------
// SVD Line: 2881

//  <item> SFDITEM_FIELD__EXTIB_CFGR1_IT3
//    <name> IT3 </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x48001208) port x pin 3 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIB_CFGR1 >> 12) & 0x7), ((EXTIB_CFGR1 = (EXTIB_CFGR1 & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_CFGR1_IT4  ----------------------------------
// SVD Line: 2887

//  <item> SFDITEM_FIELD__EXTIB_CFGR1_IT4
//    <name> IT4 </name>
//    <rw> 
//    <i> [Bits 18..16] RW (@ 0x48001208) port x pin 4 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIB_CFGR1 >> 16) & 0x7), ((EXTIB_CFGR1 = (EXTIB_CFGR1 & ~(0x7UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_CFGR1_IT5  ----------------------------------
// SVD Line: 2893

//  <item> SFDITEM_FIELD__EXTIB_CFGR1_IT5
//    <name> IT5 </name>
//    <rw> 
//    <i> [Bits 22..20] RW (@ 0x48001208) port x pin 5 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIB_CFGR1 >> 20) & 0x7), ((EXTIB_CFGR1 = (EXTIB_CFGR1 & ~(0x7UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_CFGR1_IT6  ----------------------------------
// SVD Line: 2899

//  <item> SFDITEM_FIELD__EXTIB_CFGR1_IT6
//    <name> IT6 </name>
//    <rw> 
//    <i> [Bits 26..24] RW (@ 0x48001208) port x pin 6 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIB_CFGR1 >> 24) & 0x7), ((EXTIB_CFGR1 = (EXTIB_CFGR1 & ~(0x7UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_CFGR1_IT7  ----------------------------------
// SVD Line: 2905

//  <item> SFDITEM_FIELD__EXTIB_CFGR1_IT7
//    <name> IT7 </name>
//    <rw> 
//    <i> [Bits 30..28] RW (@ 0x48001208) port x pin 7 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIB_CFGR1 >> 28) & 0x7), ((EXTIB_CFGR1 = (EXTIB_CFGR1 & ~(0x7UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: EXTIB_CFGR1  ----------------------------------
// SVD Line: 2854

//  <rtree> SFDITEM_REG__EXTIB_CFGR1
//    <name> CFGR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48001208) Interrupt Type Configuration Register 1 </i>
//    <loc> ( (unsigned int)((EXTIB_CFGR1 >> 0) & 0xFFFFFFFF), ((EXTIB_CFGR1 = (EXTIB_CFGR1 & ~(0x77777777UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x77777777) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTIB_CFGR1_IT0 </item>
//    <item> SFDITEM_FIELD__EXTIB_CFGR1_IT1 </item>
//    <item> SFDITEM_FIELD__EXTIB_CFGR1_IT2 </item>
//    <item> SFDITEM_FIELD__EXTIB_CFGR1_IT3 </item>
//    <item> SFDITEM_FIELD__EXTIB_CFGR1_IT4 </item>
//    <item> SFDITEM_FIELD__EXTIB_CFGR1_IT5 </item>
//    <item> SFDITEM_FIELD__EXTIB_CFGR1_IT6 </item>
//    <item> SFDITEM_FIELD__EXTIB_CFGR1_IT7 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: EXTIB_CFGR2  -------------------------------
// SVD Line: 2913

unsigned int EXTIB_CFGR2 __AT (0x4800120C);



// -------------------------------  Field Item: EXTIB_CFGR2_IT8  ----------------------------------
// SVD Line: 2922

//  <item> SFDITEM_FIELD__EXTIB_CFGR2_IT8
//    <name> IT8 </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x4800120C) port x pin 8 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIB_CFGR2 >> 0) & 0x7), ((EXTIB_CFGR2 = (EXTIB_CFGR2 & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_CFGR2_IT9  ----------------------------------
// SVD Line: 2928

//  <item> SFDITEM_FIELD__EXTIB_CFGR2_IT9
//    <name> IT9 </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x4800120C) port x pin 9 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIB_CFGR2 >> 4) & 0x7), ((EXTIB_CFGR2 = (EXTIB_CFGR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTIB_CFGR2_IT10  ----------------------------------
// SVD Line: 2934

//  <item> SFDITEM_FIELD__EXTIB_CFGR2_IT10
//    <name> IT10 </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x4800120C) port x pin 10 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIB_CFGR2 >> 8) & 0x7), ((EXTIB_CFGR2 = (EXTIB_CFGR2 & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTIB_CFGR2_IT11  ----------------------------------
// SVD Line: 2940

//  <item> SFDITEM_FIELD__EXTIB_CFGR2_IT11
//    <name> IT11 </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x4800120C) port x pin 11 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIB_CFGR2 >> 12) & 0x7), ((EXTIB_CFGR2 = (EXTIB_CFGR2 & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTIB_CFGR2_IT12  ----------------------------------
// SVD Line: 2946

//  <item> SFDITEM_FIELD__EXTIB_CFGR2_IT12
//    <name> IT12 </name>
//    <rw> 
//    <i> [Bits 18..16] RW (@ 0x4800120C) port x pin 12 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIB_CFGR2 >> 16) & 0x7), ((EXTIB_CFGR2 = (EXTIB_CFGR2 & ~(0x7UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTIB_CFGR2_IT13  ----------------------------------
// SVD Line: 2952

//  <item> SFDITEM_FIELD__EXTIB_CFGR2_IT13
//    <name> IT13 </name>
//    <rw> 
//    <i> [Bits 22..20] RW (@ 0x4800120C) port x pin 13 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIB_CFGR2 >> 20) & 0x7), ((EXTIB_CFGR2 = (EXTIB_CFGR2 & ~(0x7UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTIB_CFGR2_IT14  ----------------------------------
// SVD Line: 2958

//  <item> SFDITEM_FIELD__EXTIB_CFGR2_IT14
//    <name> IT14 </name>
//    <rw> 
//    <i> [Bits 26..24] RW (@ 0x4800120C) port x pin 14 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIB_CFGR2 >> 24) & 0x7), ((EXTIB_CFGR2 = (EXTIB_CFGR2 & ~(0x7UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTIB_CFGR2_IT15  ----------------------------------
// SVD Line: 2964

//  <item> SFDITEM_FIELD__EXTIB_CFGR2_IT15
//    <name> IT15 </name>
//    <rw> 
//    <i> [Bits 30..28] RW (@ 0x4800120C) port x pin 15 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIB_CFGR2 >> 28) & 0x7), ((EXTIB_CFGR2 = (EXTIB_CFGR2 & ~(0x7UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: EXTIB_CFGR2  ----------------------------------
// SVD Line: 2913

//  <rtree> SFDITEM_REG__EXTIB_CFGR2
//    <name> CFGR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800120C) Interrupt Type Configuration Register2 </i>
//    <loc> ( (unsigned int)((EXTIB_CFGR2 >> 0) & 0xFFFFFFFF), ((EXTIB_CFGR2 = (EXTIB_CFGR2 & ~(0x77777777UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x77777777) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTIB_CFGR2_IT8 </item>
//    <item> SFDITEM_FIELD__EXTIB_CFGR2_IT9 </item>
//    <item> SFDITEM_FIELD__EXTIB_CFGR2_IT10 </item>
//    <item> SFDITEM_FIELD__EXTIB_CFGR2_IT11 </item>
//    <item> SFDITEM_FIELD__EXTIB_CFGR2_IT12 </item>
//    <item> SFDITEM_FIELD__EXTIB_CFGR2_IT13 </item>
//    <item> SFDITEM_FIELD__EXTIB_CFGR2_IT14 </item>
//    <item> SFDITEM_FIELD__EXTIB_CFGR2_IT15 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: EXTIB_SR  --------------------------------
// SVD Line: 2972

unsigned int EXTIB_SR __AT (0x48001210);



// --------------------------------  Field Item: EXTIB_SR_IF0  ------------------------------------
// SVD Line: 2981

//  <item> SFDITEM_FIELD__EXTIB_SR_IF0
//    <name> IF0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48001210) port x pin 0 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_SR ) </loc>
//      <o.0..0> IF0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_SR_IF1  ------------------------------------
// SVD Line: 2987

//  <item> SFDITEM_FIELD__EXTIB_SR_IF1
//    <name> IF1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48001210) port x pin 1 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_SR ) </loc>
//      <o.1..1> IF1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_SR_IF2  ------------------------------------
// SVD Line: 2993

//  <item> SFDITEM_FIELD__EXTIB_SR_IF2
//    <name> IF2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48001210) port x pin 2 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_SR ) </loc>
//      <o.2..2> IF2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_SR_IF3  ------------------------------------
// SVD Line: 2999

//  <item> SFDITEM_FIELD__EXTIB_SR_IF3
//    <name> IF3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48001210) port x pin 3 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_SR ) </loc>
//      <o.3..3> IF3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_SR_IF4  ------------------------------------
// SVD Line: 3005

//  <item> SFDITEM_FIELD__EXTIB_SR_IF4
//    <name> IF4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48001210) port x pin 4 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_SR ) </loc>
//      <o.4..4> IF4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_SR_IF5  ------------------------------------
// SVD Line: 3011

//  <item> SFDITEM_FIELD__EXTIB_SR_IF5
//    <name> IF5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48001210) port x pin 5 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_SR ) </loc>
//      <o.5..5> IF5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_SR_IF6  ------------------------------------
// SVD Line: 3017

//  <item> SFDITEM_FIELD__EXTIB_SR_IF6
//    <name> IF6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48001210) port x pin 6 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_SR ) </loc>
//      <o.6..6> IF6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_SR_IF7  ------------------------------------
// SVD Line: 3023

//  <item> SFDITEM_FIELD__EXTIB_SR_IF7
//    <name> IF7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48001210) port x pin 7 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_SR ) </loc>
//      <o.7..7> IF7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_SR_IF8  ------------------------------------
// SVD Line: 3029

//  <item> SFDITEM_FIELD__EXTIB_SR_IF8
//    <name> IF8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48001210) port x pin 8 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_SR ) </loc>
//      <o.8..8> IF8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_SR_IF9  ------------------------------------
// SVD Line: 3035

//  <item> SFDITEM_FIELD__EXTIB_SR_IF9
//    <name> IF9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48001210) port x pin 9 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_SR ) </loc>
//      <o.9..9> IF9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_SR_IF10  -----------------------------------
// SVD Line: 3041

//  <item> SFDITEM_FIELD__EXTIB_SR_IF10
//    <name> IF10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48001210) port x pin 10 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_SR ) </loc>
//      <o.10..10> IF10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_SR_IF11  -----------------------------------
// SVD Line: 3047

//  <item> SFDITEM_FIELD__EXTIB_SR_IF11
//    <name> IF11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48001210) port x pin 11 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_SR ) </loc>
//      <o.11..11> IF11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_SR_IF12  -----------------------------------
// SVD Line: 3053

//  <item> SFDITEM_FIELD__EXTIB_SR_IF12
//    <name> IF12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48001210) port x pin 12 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_SR ) </loc>
//      <o.12..12> IF12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_SR_IF13  -----------------------------------
// SVD Line: 3059

//  <item> SFDITEM_FIELD__EXTIB_SR_IF13
//    <name> IF13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48001210) port x pin 13 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_SR ) </loc>
//      <o.13..13> IF13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_SR_IF14  -----------------------------------
// SVD Line: 3065

//  <item> SFDITEM_FIELD__EXTIB_SR_IF14
//    <name> IF14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48001210) port x pin 14 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_SR ) </loc>
//      <o.14..14> IF14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_SR_IF15  -----------------------------------
// SVD Line: 3071

//  <item> SFDITEM_FIELD__EXTIB_SR_IF15
//    <name> IF15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48001210) port x pin 15 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_SR ) </loc>
//      <o.15..15> IF15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTIB_SR  ------------------------------------
// SVD Line: 2972

//  <rtree> SFDITEM_REG__EXTIB_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48001210) Interrupt Status Register </i>
//    <loc> ( (unsigned int)((EXTIB_SR >> 0) & 0xFFFFFFFF), ((EXTIB_SR = (EXTIB_SR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTIB_SR_IF0 </item>
//    <item> SFDITEM_FIELD__EXTIB_SR_IF1 </item>
//    <item> SFDITEM_FIELD__EXTIB_SR_IF2 </item>
//    <item> SFDITEM_FIELD__EXTIB_SR_IF3 </item>
//    <item> SFDITEM_FIELD__EXTIB_SR_IF4 </item>
//    <item> SFDITEM_FIELD__EXTIB_SR_IF5 </item>
//    <item> SFDITEM_FIELD__EXTIB_SR_IF6 </item>
//    <item> SFDITEM_FIELD__EXTIB_SR_IF7 </item>
//    <item> SFDITEM_FIELD__EXTIB_SR_IF8 </item>
//    <item> SFDITEM_FIELD__EXTIB_SR_IF9 </item>
//    <item> SFDITEM_FIELD__EXTIB_SR_IF10 </item>
//    <item> SFDITEM_FIELD__EXTIB_SR_IF11 </item>
//    <item> SFDITEM_FIELD__EXTIB_SR_IF12 </item>
//    <item> SFDITEM_FIELD__EXTIB_SR_IF13 </item>
//    <item> SFDITEM_FIELD__EXTIB_SR_IF14 </item>
//    <item> SFDITEM_FIELD__EXTIB_SR_IF15 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: EXTIB  -------------------------------------
// SVD Line: 3081

//  <view> EXTIB
//    <name> EXTIB </name>
//    <item> SFDITEM_REG__EXTIB_IER </item>
//    <item> SFDITEM_REG__EXTIB_IDR </item>
//    <item> SFDITEM_REG__EXTIB_CFGR1 </item>
//    <item> SFDITEM_REG__EXTIB_CFGR2 </item>
//    <item> SFDITEM_REG__EXTIB_SR </item>
//  </view>
//  


// ----------------------------  Register Item Address: DMA_C0SBAR  -------------------------------
// SVD Line: 3096

unsigned int DMA_C0SBAR __AT (0x4000F000);



// -------------------------------  Field Item: DMA_C0SBAR_SBA  -----------------------------------
// SVD Line: 3105

//  <item> SFDITEM_FIELD__DMA_C0SBAR_SBA
//    <name> SBA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000F000) DMA source base address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA_C0SBAR >> 0) & 0xFFFFFFFF), ((DMA_C0SBAR = (DMA_C0SBAR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA_C0SBAR  -----------------------------------
// SVD Line: 3096

//  <rtree> SFDITEM_REG__DMA_C0SBAR
//    <name> C0SBAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000F000) Channel 0 Source Base Address Register </i>
//    <loc> ( (unsigned int)((DMA_C0SBAR >> 0) & 0xFFFFFFFF), ((DMA_C0SBAR = (DMA_C0SBAR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_C0SBAR_SBA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_C0DBAR  -------------------------------
// SVD Line: 3113

unsigned int DMA_C0DBAR __AT (0x4000F004);



// -------------------------------  Field Item: DMA_C0DBAR_DBA  -----------------------------------
// SVD Line: 3122

//  <item> SFDITEM_FIELD__DMA_C0DBAR_DBA
//    <name> DBA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000F004) DMA destination base address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA_C0DBAR >> 0) & 0xFFFFFFFF), ((DMA_C0DBAR = (DMA_C0DBAR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA_C0DBAR  -----------------------------------
// SVD Line: 3113

//  <rtree> SFDITEM_REG__DMA_C0DBAR
//    <name> C0DBAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000F004) Channel 0 Destination Base Address Register </i>
//    <loc> ( (unsigned int)((DMA_C0DBAR >> 0) & 0xFFFFFFFF), ((DMA_C0DBAR = (DMA_C0DBAR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_C0DBAR_DBA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_C0NDTR  -------------------------------
// SVD Line: 3130

unsigned int DMA_C0NDTR __AT (0x4000F008);



// -------------------------------  Field Item: DMA_C0NDTR_NDT  -----------------------------------
// SVD Line: 3139

//  <item> SFDITEM_FIELD__DMA_C0NDTR_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000F008) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA_C0NDTR >> 0) & 0xFFFF), ((DMA_C0NDTR = (DMA_C0NDTR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA_C0NDTR  -----------------------------------
// SVD Line: 3130

//  <rtree> SFDITEM_REG__DMA_C0NDTR
//    <name> C0NDTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000F008) Channel 0 Number of Data Register </i>
//    <loc> ( (unsigned int)((DMA_C0NDTR >> 0) & 0xFFFFFFFF), ((DMA_C0NDTR = (DMA_C0NDTR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_C0NDTR_NDT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: DMA_C0CR  --------------------------------
// SVD Line: 3147

unsigned int DMA_C0CR __AT (0x4000F00C);



// ---------------------------------  Field Item: DMA_C0CR_EN  ------------------------------------
// SVD Line: 3156

//  <item> SFDITEM_FIELD__DMA_C0CR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000F00C) DMA channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_C0CR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_C0CR_SINC  -----------------------------------
// SVD Line: 3162

//  <item> SFDITEM_FIELD__DMA_C0CR_SINC
//    <name> SINC </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000F00C) Source address increment control </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_C0CR ) </loc>
//      <o.1..1> SINC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_C0CR_DINC  -----------------------------------
// SVD Line: 3168

//  <item> SFDITEM_FIELD__DMA_C0CR_DINC
//    <name> DINC </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000F00C) Destination address increment control </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_C0CR ) </loc>
//      <o.2..2> DINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_C0CR_SSIZE  -----------------------------------
// SVD Line: 3174

//  <item> SFDITEM_FIELD__DMA_C0CR_SSIZE
//    <name> SSIZE </name>
//    <rw> 
//    <i> [Bits 4..3] RW (@ 0x4000F00C) Source data size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_C0CR >> 3) & 0x3), ((DMA_C0CR = (DMA_C0CR & ~(0x3UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA_C0CR_BURST  -----------------------------------
// SVD Line: 3180

//  <item> SFDITEM_FIELD__DMA_C0CR_BURST
//    <name> BURST </name>
//    <rw> 
//    <i> [Bits 7..5] RW (@ 0x4000F00C) Burst transfer configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_C0CR >> 5) & 0x7), ((DMA_C0CR = (DMA_C0CR & ~(0x7UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA_C0CR_DSIZE  -----------------------------------
// SVD Line: 3186

//  <item> SFDITEM_FIELD__DMA_C0CR_DSIZE
//    <name> DSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4000F00C) Destination data size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_C0CR >> 8) & 0x3), ((DMA_C0CR = (DMA_C0CR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DMA_C0CR_CPC  ------------------------------------
// SVD Line: 3192

//  <item> SFDITEM_FIELD__DMA_C0CR_CPC
//    <name> CPC </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4000F00C) Channel priority config </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_C0CR >> 10) & 0x3), ((DMA_C0CR = (DMA_C0CR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DMA_C0CR_DIR  ------------------------------------
// SVD Line: 3198

//  <item> SFDITEM_FIELD__DMA_C0CR_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x4000F00C) Direction </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_C0CR >> 12) & 0x3), ((DMA_C0CR = (DMA_C0CR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DMA_C0CR_CIRC  -----------------------------------
// SVD Line: 3204

//  <item> SFDITEM_FIELD__DMA_C0CR_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4000F00C) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_C0CR ) </loc>
//      <o.14..14> CIRC
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA_C0CR  ------------------------------------
// SVD Line: 3147

//  <rtree> SFDITEM_REG__DMA_C0CR
//    <name> C0CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000F00C) Channel 0 Control Register </i>
//    <loc> ( (unsigned int)((DMA_C0CR >> 0) & 0xFFFFFFFF), ((DMA_C0CR = (DMA_C0CR & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_C0CR_EN </item>
//    <item> SFDITEM_FIELD__DMA_C0CR_SINC </item>
//    <item> SFDITEM_FIELD__DMA_C0CR_DINC </item>
//    <item> SFDITEM_FIELD__DMA_C0CR_SSIZE </item>
//    <item> SFDITEM_FIELD__DMA_C0CR_BURST </item>
//    <item> SFDITEM_FIELD__DMA_C0CR_DSIZE </item>
//    <item> SFDITEM_FIELD__DMA_C0CR_CPC </item>
//    <item> SFDITEM_FIELD__DMA_C0CR_DIR </item>
//    <item> SFDITEM_FIELD__DMA_C0CR_CIRC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_C0CSAR  -------------------------------
// SVD Line: 3212

unsigned int DMA_C0CSAR __AT (0x4000F010);



// -------------------------------  Field Item: DMA_C0CSAR_CSA  -----------------------------------
// SVD Line: 3221

//  <item> SFDITEM_FIELD__DMA_C0CSAR_CSA
//    <name> CSA </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4000F010) DMA current source address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA_C0CSAR >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA_C0CSAR  -----------------------------------
// SVD Line: 3212

//  <rtree> SFDITEM_REG__DMA_C0CSAR
//    <name> C0CSAR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4000F010) Channel 0 Current Source Address Register </i>
//    <loc> ( (unsigned int)((DMA_C0CSAR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__DMA_C0CSAR_CSA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_C0CDAR  -------------------------------
// SVD Line: 3229

unsigned int DMA_C0CDAR __AT (0x4000F014);



// -------------------------------  Field Item: DMA_C0CDAR_CDA  -----------------------------------
// SVD Line: 3238

//  <item> SFDITEM_FIELD__DMA_C0CDAR_CDA
//    <name> CDA </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4000F014) DMA current destination address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA_C0CDAR >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA_C0CDAR  -----------------------------------
// SVD Line: 3229

//  <rtree> SFDITEM_REG__DMA_C0CDAR
//    <name> C0CDAR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4000F014) Channel 0 Current Destination Address Register </i>
//    <loc> ( (unsigned int)((DMA_C0CDAR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__DMA_C0CDAR_CDA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_C0CNTR  -------------------------------
// SVD Line: 3246

unsigned int DMA_C0CNTR __AT (0x4000F018);



// -------------------------------  Field Item: DMA_C0CNTR_CNT  -----------------------------------
// SVD Line: 3255

//  <item> SFDITEM_FIELD__DMA_C0CNTR_CNT
//    <name> CNT </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x4000F018) Counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA_C0CNTR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA_C0CNTR  -----------------------------------
// SVD Line: 3246

//  <rtree> SFDITEM_REG__DMA_C0CNTR
//    <name> C0CNTR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4000F018) Channel 0 Counter Register </i>
//    <loc> ( (unsigned int)((DMA_C0CNTR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__DMA_C0CNTR_CNT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_C1SBAR  -------------------------------
// SVD Line: 3263

unsigned int DMA_C1SBAR __AT (0x4000F020);



// -------------------------------  Field Item: DMA_C1SBAR_SBA  -----------------------------------
// SVD Line: 3272

//  <item> SFDITEM_FIELD__DMA_C1SBAR_SBA
//    <name> SBA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000F020) DMA source base address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA_C1SBAR >> 0) & 0xFFFFFFFF), ((DMA_C1SBAR = (DMA_C1SBAR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA_C1SBAR  -----------------------------------
// SVD Line: 3263

//  <rtree> SFDITEM_REG__DMA_C1SBAR
//    <name> C1SBAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000F020) Channel 1 Source Base Address Register </i>
//    <loc> ( (unsigned int)((DMA_C1SBAR >> 0) & 0xFFFFFFFF), ((DMA_C1SBAR = (DMA_C1SBAR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_C1SBAR_SBA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_C1DBAR  -------------------------------
// SVD Line: 3280

unsigned int DMA_C1DBAR __AT (0x4000F024);



// -------------------------------  Field Item: DMA_C1DBAR_DBA  -----------------------------------
// SVD Line: 3289

//  <item> SFDITEM_FIELD__DMA_C1DBAR_DBA
//    <name> DBA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000F024) DMA destination base address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA_C1DBAR >> 0) & 0xFFFFFFFF), ((DMA_C1DBAR = (DMA_C1DBAR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA_C1DBAR  -----------------------------------
// SVD Line: 3280

//  <rtree> SFDITEM_REG__DMA_C1DBAR
//    <name> C1DBAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000F024) Channel 1 Destination Base Address Register </i>
//    <loc> ( (unsigned int)((DMA_C1DBAR >> 0) & 0xFFFFFFFF), ((DMA_C1DBAR = (DMA_C1DBAR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_C1DBAR_DBA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_C1NDTR  -------------------------------
// SVD Line: 3297

unsigned int DMA_C1NDTR __AT (0x4000F028);



// -------------------------------  Field Item: DMA_C1NDTR_NDT  -----------------------------------
// SVD Line: 3306

//  <item> SFDITEM_FIELD__DMA_C1NDTR_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000F028) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA_C1NDTR >> 0) & 0xFFFF), ((DMA_C1NDTR = (DMA_C1NDTR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA_C1NDTR  -----------------------------------
// SVD Line: 3297

//  <rtree> SFDITEM_REG__DMA_C1NDTR
//    <name> C1NDTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000F028) Channel 1 Number of Data Register </i>
//    <loc> ( (unsigned int)((DMA_C1NDTR >> 0) & 0xFFFFFFFF), ((DMA_C1NDTR = (DMA_C1NDTR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_C1NDTR_NDT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: DMA_C1CR  --------------------------------
// SVD Line: 3314

unsigned int DMA_C1CR __AT (0x4000F02C);



// ---------------------------------  Field Item: DMA_C1CR_EN  ------------------------------------
// SVD Line: 3323

//  <item> SFDITEM_FIELD__DMA_C1CR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000F02C) DMA channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_C1CR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_C1CR_SINC  -----------------------------------
// SVD Line: 3329

//  <item> SFDITEM_FIELD__DMA_C1CR_SINC
//    <name> SINC </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000F02C) Source address increment control </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_C1CR ) </loc>
//      <o.1..1> SINC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_C1CR_DINC  -----------------------------------
// SVD Line: 3335

//  <item> SFDITEM_FIELD__DMA_C1CR_DINC
//    <name> DINC </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000F02C) Destination address increment control </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_C1CR ) </loc>
//      <o.2..2> DINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_C1CR_SSIZE  -----------------------------------
// SVD Line: 3341

//  <item> SFDITEM_FIELD__DMA_C1CR_SSIZE
//    <name> SSIZE </name>
//    <rw> 
//    <i> [Bits 4..3] RW (@ 0x4000F02C) Source data size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_C1CR >> 3) & 0x3), ((DMA_C1CR = (DMA_C1CR & ~(0x3UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA_C1CR_BURST  -----------------------------------
// SVD Line: 3347

//  <item> SFDITEM_FIELD__DMA_C1CR_BURST
//    <name> BURST </name>
//    <rw> 
//    <i> [Bits 7..5] RW (@ 0x4000F02C) Burst transfer configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_C1CR >> 5) & 0x7), ((DMA_C1CR = (DMA_C1CR & ~(0x7UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA_C1CR_DSIZE  -----------------------------------
// SVD Line: 3353

//  <item> SFDITEM_FIELD__DMA_C1CR_DSIZE
//    <name> DSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4000F02C) Destination data size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_C1CR >> 8) & 0x3), ((DMA_C1CR = (DMA_C1CR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DMA_C1CR_CPC  ------------------------------------
// SVD Line: 3359

//  <item> SFDITEM_FIELD__DMA_C1CR_CPC
//    <name> CPC </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4000F02C) Channel priority config </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_C1CR >> 10) & 0x3), ((DMA_C1CR = (DMA_C1CR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DMA_C1CR_DIR  ------------------------------------
// SVD Line: 3365

//  <item> SFDITEM_FIELD__DMA_C1CR_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x4000F02C) Direction </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_C1CR >> 12) & 0x3), ((DMA_C1CR = (DMA_C1CR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DMA_C1CR_CIRC  -----------------------------------
// SVD Line: 3371

//  <item> SFDITEM_FIELD__DMA_C1CR_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4000F02C) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_C1CR ) </loc>
//      <o.14..14> CIRC
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA_C1CR  ------------------------------------
// SVD Line: 3314

//  <rtree> SFDITEM_REG__DMA_C1CR
//    <name> C1CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000F02C) Channel 1 Control Register </i>
//    <loc> ( (unsigned int)((DMA_C1CR >> 0) & 0xFFFFFFFF), ((DMA_C1CR = (DMA_C1CR & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_C1CR_EN </item>
//    <item> SFDITEM_FIELD__DMA_C1CR_SINC </item>
//    <item> SFDITEM_FIELD__DMA_C1CR_DINC </item>
//    <item> SFDITEM_FIELD__DMA_C1CR_SSIZE </item>
//    <item> SFDITEM_FIELD__DMA_C1CR_BURST </item>
//    <item> SFDITEM_FIELD__DMA_C1CR_DSIZE </item>
//    <item> SFDITEM_FIELD__DMA_C1CR_CPC </item>
//    <item> SFDITEM_FIELD__DMA_C1CR_DIR </item>
//    <item> SFDITEM_FIELD__DMA_C1CR_CIRC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_C1CSAR  -------------------------------
// SVD Line: 3379

unsigned int DMA_C1CSAR __AT (0x4000F030);



// -------------------------------  Field Item: DMA_C1CSAR_CSA  -----------------------------------
// SVD Line: 3388

//  <item> SFDITEM_FIELD__DMA_C1CSAR_CSA
//    <name> CSA </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4000F030) DMA current source address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA_C1CSAR >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA_C1CSAR  -----------------------------------
// SVD Line: 3379

//  <rtree> SFDITEM_REG__DMA_C1CSAR
//    <name> C1CSAR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4000F030) Channel 1 Current Source Address Register </i>
//    <loc> ( (unsigned int)((DMA_C1CSAR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__DMA_C1CSAR_CSA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_C1CDAR  -------------------------------
// SVD Line: 3396

unsigned int DMA_C1CDAR __AT (0x4000F034);



// -------------------------------  Field Item: DMA_C1CDAR_CDA  -----------------------------------
// SVD Line: 3405

//  <item> SFDITEM_FIELD__DMA_C1CDAR_CDA
//    <name> CDA </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4000F034) DMA current destination address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA_C1CDAR >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA_C1CDAR  -----------------------------------
// SVD Line: 3396

//  <rtree> SFDITEM_REG__DMA_C1CDAR
//    <name> C1CDAR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4000F034) Channel 1 Current Destination Address Register </i>
//    <loc> ( (unsigned int)((DMA_C1CDAR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__DMA_C1CDAR_CDA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_C1CNTR  -------------------------------
// SVD Line: 3413

unsigned int DMA_C1CNTR __AT (0x4000F038);



// -------------------------------  Field Item: DMA_C1CNTR_CNT  -----------------------------------
// SVD Line: 3422

//  <item> SFDITEM_FIELD__DMA_C1CNTR_CNT
//    <name> CNT </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x4000F038) Counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA_C1CNTR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA_C1CNTR  -----------------------------------
// SVD Line: 3413

//  <rtree> SFDITEM_REG__DMA_C1CNTR
//    <name> C1CNTR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4000F038) Channel 1 Counter Register </i>
//    <loc> ( (unsigned int)((DMA_C1CNTR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__DMA_C1CNTR_CNT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: DMA_IER  ---------------------------------
// SVD Line: 3430

unsigned int DMA_IER __AT (0x4000F100);



// --------------------------------  Field Item: DMA_IER_TC0E  ------------------------------------
// SVD Line: 3439

//  <item> SFDITEM_FIELD__DMA_IER_TC0E
//    <name> TC0E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000F100) DMA channel 0 transfer complete interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IER ) </loc>
//      <o.0..0> TC0E
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_IER_TC1E  ------------------------------------
// SVD Line: 3445

//  <item> SFDITEM_FIELD__DMA_IER_TC1E
//    <name> TC1E </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000F100) DMA channel 1 transfer complete interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IER ) </loc>
//      <o.1..1> TC1E
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_IER_TE0E  ------------------------------------
// SVD Line: 3451

//  <item> SFDITEM_FIELD__DMA_IER_TE0E
//    <name> TE0E </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000F100) DMA channel 0 transfer error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IER ) </loc>
//      <o.8..8> TE0E
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_IER_TE1E  ------------------------------------
// SVD Line: 3457

//  <item> SFDITEM_FIELD__DMA_IER_TE1E
//    <name> TE1E </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000F100) DMA channel 1 transfer error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IER ) </loc>
//      <o.9..9> TE1E
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_IER_TH0E  ------------------------------------
// SVD Line: 3463

//  <item> SFDITEM_FIELD__DMA_IER_TH0E
//    <name> TH0E </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4000F100) DMA channel 0 transfer over half interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IER ) </loc>
//      <o.16..16> TH0E
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_IER_TH1E  ------------------------------------
// SVD Line: 3469

//  <item> SFDITEM_FIELD__DMA_IER_TH1E
//    <name> TH1E </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x4000F100) DMA channel 1 transfer over half interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IER ) </loc>
//      <o.17..17> TH1E
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: DMA_IER_CEE  ------------------------------------
// SVD Line: 3475

//  <item> SFDITEM_FIELD__DMA_IER_CEE
//    <name> CEE </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x4000F100) DMA channel configuration error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IER ) </loc>
//      <o.31..31> CEE
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: DMA_IER  ------------------------------------
// SVD Line: 3430

//  <rtree> SFDITEM_REG__DMA_IER
//    <name> IER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000F100) Interrupt Enable Register </i>
//    <loc> ( (unsigned int)((DMA_IER >> 0) & 0xFFFFFFFF), ((DMA_IER = (DMA_IER & ~(0x80030303UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x80030303) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_IER_TC0E </item>
//    <item> SFDITEM_FIELD__DMA_IER_TC1E </item>
//    <item> SFDITEM_FIELD__DMA_IER_TE0E </item>
//    <item> SFDITEM_FIELD__DMA_IER_TE1E </item>
//    <item> SFDITEM_FIELD__DMA_IER_TH0E </item>
//    <item> SFDITEM_FIELD__DMA_IER_TH1E </item>
//    <item> SFDITEM_FIELD__DMA_IER_CEE </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: DMA_SR  ---------------------------------
// SVD Line: 3483

unsigned int DMA_SR __AT (0x4000F104);



// ---------------------------------  Field Item: DMA_SR_TC0F  ------------------------------------
// SVD Line: 3491

//  <item> SFDITEM_FIELD__DMA_SR_TC0F
//    <name> TC0F </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000F104) DMA channel 0 transfer complete interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_SR ) </loc>
//      <o.0..0> TC0F
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: DMA_SR_TC1F  ------------------------------------
// SVD Line: 3498

//  <item> SFDITEM_FIELD__DMA_SR_TC1F
//    <name> TC1F </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000F104) DMA channel 1 transfer complete interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_SR ) </loc>
//      <o.1..1> TC1F
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: DMA_SR_TE0F  ------------------------------------
// SVD Line: 3505

//  <item> SFDITEM_FIELD__DMA_SR_TE0F
//    <name> TE0F </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000F104) DMA channel 0 transfer error interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_SR ) </loc>
//      <o.8..8> TE0F
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: DMA_SR_TE1F  ------------------------------------
// SVD Line: 3512

//  <item> SFDITEM_FIELD__DMA_SR_TE1F
//    <name> TE1F </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000F104) DMA channel 1 transfer error interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_SR ) </loc>
//      <o.9..9> TE1F
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: DMA_SR_TH0F  ------------------------------------
// SVD Line: 3519

//  <item> SFDITEM_FIELD__DMA_SR_TH0F
//    <name> TH0F </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4000F104) DMA channel 0 transfer over half interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_SR ) </loc>
//      <o.16..16> TH0F
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: DMA_SR_TH1F  ------------------------------------
// SVD Line: 3526

//  <item> SFDITEM_FIELD__DMA_SR_TH1F
//    <name> TH1F </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x4000F104) DMA channel 1 transfer over half interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_SR ) </loc>
//      <o.17..17> TH1F
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: DMA_SR_CEF  -------------------------------------
// SVD Line: 3533

//  <item> SFDITEM_FIELD__DMA_SR_CEF
//    <name> CEF </name>
//    <r> 
//    <i> [Bit 31] RO (@ 0x4000F104) DMA channel configuration error flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_SR ) </loc>
//      <o.31..31> CEF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: DMA_SR  -------------------------------------
// SVD Line: 3483

//  <rtree> SFDITEM_REG__DMA_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000F104) Status Register </i>
//    <loc> ( (unsigned int)((DMA_SR >> 0) & 0xFFFFFFFF), ((DMA_SR = (DMA_SR & ~(0x30303UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x30303) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_SR_TC0F </item>
//    <item> SFDITEM_FIELD__DMA_SR_TC1F </item>
//    <item> SFDITEM_FIELD__DMA_SR_TE0F </item>
//    <item> SFDITEM_FIELD__DMA_SR_TE1F </item>
//    <item> SFDITEM_FIELD__DMA_SR_TH0F </item>
//    <item> SFDITEM_FIELD__DMA_SR_TH1F </item>
//    <item> SFDITEM_FIELD__DMA_SR_CEF </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA_CHAPCR1  -------------------------------
// SVD Line: 3542

unsigned int DMA_CHAPCR1 __AT (0x4000F108);



// -----------------------------  Field Item: DMA_CHAPCR1_CH0SEL  ---------------------------------
// SVD Line: 3551

//  <item> SFDITEM_FIELD__DMA_CHAPCR1_CH0SEL
//    <name> CH0SEL </name>
//    <rw> 
//    <i> [Bits 5..0] RW (@ 0x4000F108) DMA channel 0 peripheral selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CHAPCR1 >> 0) & 0x3F), ((DMA_CHAPCR1 = (DMA_CHAPCR1 & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: DMA_CHAPCR1_CH1SEL  ---------------------------------
// SVD Line: 3557

//  <item> SFDITEM_FIELD__DMA_CHAPCR1_CH1SEL
//    <name> CH1SEL </name>
//    <rw> 
//    <i> [Bits 13..8] RW (@ 0x4000F108) DMA channel 1 peripheral selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CHAPCR1 >> 8) & 0x3F), ((DMA_CHAPCR1 = (DMA_CHAPCR1 & ~(0x3FUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA_CHAPCR1  ----------------------------------
// SVD Line: 3542

//  <rtree> SFDITEM_REG__DMA_CHAPCR1
//    <name> CHAPCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000F108) Channel Associated Peripheral Control Register 1 </i>
//    <loc> ( (unsigned int)((DMA_CHAPCR1 >> 0) & 0xFFFFFFFF), ((DMA_CHAPCR1 = (DMA_CHAPCR1 & ~(0x3F3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CHAPCR1_CH0SEL </item>
//    <item> SFDITEM_FIELD__DMA_CHAPCR1_CH1SEL </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: DMA  --------------------------------------
// SVD Line: 3085

//  <view> DMA
//    <name> DMA </name>
//    <item> SFDITEM_REG__DMA_C0SBAR </item>
//    <item> SFDITEM_REG__DMA_C0DBAR </item>
//    <item> SFDITEM_REG__DMA_C0NDTR </item>
//    <item> SFDITEM_REG__DMA_C0CR </item>
//    <item> SFDITEM_REG__DMA_C0CSAR </item>
//    <item> SFDITEM_REG__DMA_C0CDAR </item>
//    <item> SFDITEM_REG__DMA_C0CNTR </item>
//    <item> SFDITEM_REG__DMA_C1SBAR </item>
//    <item> SFDITEM_REG__DMA_C1DBAR </item>
//    <item> SFDITEM_REG__DMA_C1NDTR </item>
//    <item> SFDITEM_REG__DMA_C1CR </item>
//    <item> SFDITEM_REG__DMA_C1CSAR </item>
//    <item> SFDITEM_REG__DMA_C1CDAR </item>
//    <item> SFDITEM_REG__DMA_C1CNTR </item>
//    <item> SFDITEM_REG__DMA_IER </item>
//    <item> SFDITEM_REG__DMA_SR </item>
//    <item> SFDITEM_REG__DMA_CHAPCR1 </item>
//  </view>
//  


// -----------------------------  Register Item Address: ADC_CR1  ---------------------------------
// SVD Line: 3578

unsigned int ADC_CR1 __AT (0x40012400);



// ---------------------------------  Field Item: ADC_CR1_EN  -------------------------------------
// SVD Line: 3586

//  <item> SFDITEM_FIELD__ADC_CR1_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012400) ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR1 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: ADC_CR1_SOC  ------------------------------------
// SVD Line: 3593

//  <item> SFDITEM_FIELD__ADC_CR1_SOC
//    <name> SOC </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40012400) ADC start on control </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR1 ) </loc>
//      <o.4..4> SOC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_CR1_JSOC  ------------------------------------
// SVD Line: 3600

//  <item> SFDITEM_FIELD__ADC_CR1_JSOC
//    <name> JSOC </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x40012400) ADC start of injected conversion </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR1 ) </loc>
//      <o.8..8> JSOC
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: ADC_CR1  ------------------------------------
// SVD Line: 3578

//  <rtree> SFDITEM_REG__ADC_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012400) Control Register 1 </i>
//    <loc> ( (unsigned int)((ADC_CR1 >> 0) & 0xFFFFFFFF), ((ADC_CR1 = (ADC_CR1 & ~(0x111UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x111) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CR1_EN </item>
//    <item> SFDITEM_FIELD__ADC_CR1_SOC </item>
//    <item> SFDITEM_FIELD__ADC_CR1_JSOC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC_CR2  ---------------------------------
// SVD Line: 3609

unsigned int ADC_CR2 __AT (0x40012404);



// --------------------------------  Field Item: ADC_CR2_MODE  ------------------------------------
// SVD Line: 3618

//  <item> SFDITEM_FIELD__ADC_CR2_MODE
//    <name> MODE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012404) ADC regular conversion mode </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR2 ) </loc>
//      <o.0..0> MODE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_CR2_ALIGN  -----------------------------------
// SVD Line: 3624

//  <item> SFDITEM_FIELD__ADC_CR2_ALIGN
//    <name> ALIGN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012404) ADC ALIGN </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR2 ) </loc>
//      <o.1..1> ALIGN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_CR2_DMAE  ------------------------------------
// SVD Line: 3630

//  <item> SFDITEM_FIELD__ADC_CR2_DMAE
//    <name> DMAE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012404) ADC DMA enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR2 ) </loc>
//      <o.2..2> DMAE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_CR2_CONV  ------------------------------------
// SVD Line: 3636

//  <item> SFDITEM_FIELD__ADC_CR2_CONV
//    <name> CONV </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40012404) ADC conversion control </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CR2 >> 8) & 0x3), ((ADC_CR2 = (ADC_CR2 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_CR2_SCCNT  -----------------------------------
// SVD Line: 3642

//  <item> SFDITEM_FIELD__ADC_CR2_SCCNT
//    <name> SCCNT </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40012404) Single conversion count control </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CR2 >> 12) & 0x7), ((ADC_CR2 = (ADC_CR2 & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_CR2_TRIGS  -----------------------------------
// SVD Line: 3648

//  <item> SFDITEM_FIELD__ADC_CR2_TRIGS
//    <name> TRIGS </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x40012404) ADC regular trigger source selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CR2 >> 16) & 0xF), ((ADC_CR2 = (ADC_CR2 & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_CR2_TIMS  ------------------------------------
// SVD Line: 3654

//  <item> SFDITEM_FIELD__ADC_CR2_TIMS
//    <name> TIMS </name>
//    <rw> 
//    <i> [Bits 24..20] RW (@ 0x40012404) ADC regular timer trigger source selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CR2 >> 20) & 0x1F), ((ADC_CR2 = (ADC_CR2 & ~(0x1FUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: ADC_CR2_DFC  ------------------------------------
// SVD Line: 3660

//  <item> SFDITEM_FIELD__ADC_CR2_DFC
//    <name> DFC </name>
//    <rw> 
//    <i> [Bits 30..28] RW (@ 0x40012404) Digital filter configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CR2 >> 28) & 0x7), ((ADC_CR2 = (ADC_CR2 & ~(0x7UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: ADC_CR2  ------------------------------------
// SVD Line: 3609

//  <rtree> SFDITEM_REG__ADC_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012404) Control Register 2 </i>
//    <loc> ( (unsigned int)((ADC_CR2 >> 0) & 0xFFFFFFFF), ((ADC_CR2 = (ADC_CR2 & ~(0x71FF7307UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x71FF7307) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CR2_MODE </item>
//    <item> SFDITEM_FIELD__ADC_CR2_ALIGN </item>
//    <item> SFDITEM_FIELD__ADC_CR2_DMAE </item>
//    <item> SFDITEM_FIELD__ADC_CR2_CONV </item>
//    <item> SFDITEM_FIELD__ADC_CR2_SCCNT </item>
//    <item> SFDITEM_FIELD__ADC_CR2_TRIGS </item>
//    <item> SFDITEM_FIELD__ADC_CR2_TIMS </item>
//    <item> SFDITEM_FIELD__ADC_CR2_DFC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC_CR3  ---------------------------------
// SVD Line: 3668

unsigned int ADC_CR3 __AT (0x40012408);



// --------------------------------  Field Item: ADC_CR3_SCANE  -----------------------------------
// SVD Line: 3677

//  <item> SFDITEM_FIELD__ADC_CR3_SCANE
//    <name> SCANE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012408) ADC regular scan enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR3 ) </loc>
//      <o.0..0> SCANE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CR3_JSCANE  -----------------------------------
// SVD Line: 3683

//  <item> SFDITEM_FIELD__ADC_CR3_JSCANE
//    <name> JSCANE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012408) ADC injected scan enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR3 ) </loc>
//      <o.1..1> JSCANE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CR3_JTRIGS  -----------------------------------
// SVD Line: 3689

//  <item> SFDITEM_FIELD__ADC_CR3_JTRIGS
//    <name> JTRIGS </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40012408) ADC injected trigger source selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CR3 >> 4) & 0xF), ((ADC_CR3 = (ADC_CR3 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_CR3_JTIMS  -----------------------------------
// SVD Line: 3695

//  <item> SFDITEM_FIELD__ADC_CR3_JTIMS
//    <name> JTIMS </name>
//    <rw> 
//    <i> [Bits 12..8] RW (@ 0x40012408) ADC injected timer trigger source selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CR3 >> 8) & 0x1F), ((ADC_CR3 = (ADC_CR3 & ~(0x1FUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_CR3_SCNT  ------------------------------------
// SVD Line: 3701

//  <item> SFDITEM_FIELD__ADC_CR3_SCNT
//    <name> SCNT </name>
//    <rw> 
//    <i> [Bits 20..16] RW (@ 0x40012408) ADC regular scan channel number configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CR3 >> 16) & 0x1F), ((ADC_CR3 = (ADC_CR3 & ~(0x1FUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_CR3_JSCNT  -----------------------------------
// SVD Line: 3707

//  <item> SFDITEM_FIELD__ADC_CR3_JSCNT
//    <name> JSCNT </name>
//    <rw> 
//    <i> [Bits 28..24] RW (@ 0x40012408) ADC injected scan channel number configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CR3 >> 24) & 0x1F), ((ADC_CR3 = (ADC_CR3 & ~(0x1FUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: ADC_CR3  ------------------------------------
// SVD Line: 3668

//  <rtree> SFDITEM_REG__ADC_CR3
//    <name> CR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012408) Control Register 3 </i>
//    <loc> ( (unsigned int)((ADC_CR3 >> 0) & 0xFFFFFFFF), ((ADC_CR3 = (ADC_CR3 & ~(0x1F1F1FF3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F1F1FF3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CR3_SCANE </item>
//    <item> SFDITEM_FIELD__ADC_CR3_JSCANE </item>
//    <item> SFDITEM_FIELD__ADC_CR3_JTRIGS </item>
//    <item> SFDITEM_FIELD__ADC_CR3_JTIMS </item>
//    <item> SFDITEM_FIELD__ADC_CR3_SCNT </item>
//    <item> SFDITEM_FIELD__ADC_CR3_JSCNT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_CFGR1  --------------------------------
// SVD Line: 3715

unsigned int ADC_CFGR1 __AT (0x40012410);



// -------------------------------  Field Item: ADC_CFGR1_RVSPS  ----------------------------------
// SVD Line: 3723

//  <item> SFDITEM_FIELD__ADC_CFGR1_RVSPS
//    <name> RVSPS </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40012410) Reference voltage source positive selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CFGR1 >> 0) & 0x3), ((ADC_CFGR1 = (ADC_CFGR1 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFGR1_RVSNS  ----------------------------------
// SVD Line: 3730

//  <item> SFDITEM_FIELD__ADC_CFGR1_RVSNS
//    <name> RVSNS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012410) Reference voltage source negative selection </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR1 ) </loc>
//      <o.2..2> RVSNS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_CFGR1_BGE  -----------------------------------
// SVD Line: 3737

//  <item> SFDITEM_FIELD__ADC_CFGR1_BGE
//    <name> BGE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012410) BGREF enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR1 ) </loc>
//      <o.4..4> BGE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_CFGR1_BGS  -----------------------------------
// SVD Line: 3744

//  <item> SFDITEM_FIELD__ADC_CFGR1_BGS
//    <name> BGS </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40012410) BGREF source selection </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR1 ) </loc>
//      <o.5..5> BGS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFGR1_BGOE  -----------------------------------
// SVD Line: 3751

//  <item> SFDITEM_FIELD__ADC_CFGR1_BGOE
//    <name> BGOE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40012410) BGREF output </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR1 ) </loc>
//      <o.6..6> BGOE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFGR1_BGTF  -----------------------------------
// SVD Line: 3758

//  <item> SFDITEM_FIELD__ADC_CFGR1_BGTF
//    <name> BGTF </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40012410) BGREF offset trimming value source flag </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR1 ) </loc>
//      <o.8..8> BGTF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFGR1_TRIM2  ----------------------------------
// SVD Line: 3765

//  <item> SFDITEM_FIELD__ADC_CFGR1_TRIM2
//    <name> TRIM2 </name>
//    <rw> 
//    <i> [Bits 21..16] RW (@ 0x40012410) BG2v0 offset trimming value </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CFGR1 >> 16) & 0x3F), ((ADC_CFGR1 = (ADC_CFGR1 & ~(0x3FUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFGR1_TRIM4  ----------------------------------
// SVD Line: 3772

//  <item> SFDITEM_FIELD__ADC_CFGR1_TRIM4
//    <name> TRIM4 </name>
//    <rw> 
//    <i> [Bits 29..24] RW (@ 0x40012410) BG4v0 offset trimming value </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CFGR1 >> 24) & 0x3F), ((ADC_CFGR1 = (ADC_CFGR1 & ~(0x3FUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC_CFGR1  -----------------------------------
// SVD Line: 3715

//  <rtree> SFDITEM_REG__ADC_CFGR1
//    <name> CFGR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012410) Configuration Register 1 </i>
//    <loc> ( (unsigned int)((ADC_CFGR1 >> 0) & 0xFFFFFFFF), ((ADC_CFGR1 = (ADC_CFGR1 & ~(0x3F3F0077UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F3F0077) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CFGR1_RVSPS </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_RVSNS </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_BGE </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_BGS </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_BGOE </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_BGTF </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_TRIM2 </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_TRIM4 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_CFGR2  --------------------------------
// SVD Line: 3781

unsigned int ADC_CFGR2 __AT (0x40012414);



// --------------------------------  Field Item: ADC_CFGR2_CHS  -----------------------------------
// SVD Line: 3790

//  <item> SFDITEM_FIELD__ADC_CFGR2_CHS
//    <name> CHS </name>
//    <rw> 
//    <i> [Bits 21..16] RW (@ 0x40012414) ADC channel selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CFGR2 >> 16) & 0x3F), ((ADC_CFGR2 = (ADC_CFGR2 & ~(0x3FUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC_CFGR2  -----------------------------------
// SVD Line: 3781

//  <rtree> SFDITEM_REG__ADC_CFGR2
//    <name> CFGR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012414) Configuration Register 2 </i>
//    <loc> ( (unsigned int)((ADC_CFGR2 >> 0) & 0xFFFFFFFF), ((ADC_CFGR2 = (ADC_CFGR2 & ~(0x3F0000UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F0000) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CFGR2_CHS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_CFGR3  --------------------------------
// SVD Line: 3798

unsigned int ADC_CFGR3 __AT (0x40012418);



// --------------------------------  Field Item: ADC_CFGR3_PSC  -----------------------------------
// SVD Line: 3807

//  <item> SFDITEM_FIELD__ADC_CFGR3_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40012418) ADC prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CFGR3 >> 0) & 0xFF), ((ADC_CFGR3 = (ADC_CFGR3 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFGR3_SETUP  ----------------------------------
// SVD Line: 3813

//  <item> SFDITEM_FIELD__ADC_CFGR3_SETUP
//    <name> SETUP </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0x40012418) ADC channel setup time </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CFGR3 >> 16) & 0xFF), ((ADC_CFGR3 = (ADC_CFGR3 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_CFGR3_SMP  -----------------------------------
// SVD Line: 3819

//  <item> SFDITEM_FIELD__ADC_CFGR3_SMP
//    <name> SMP </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0x40012418) ADC sample time </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CFGR3 >> 24) & 0xFF), ((ADC_CFGR3 = (ADC_CFGR3 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC_CFGR3  -----------------------------------
// SVD Line: 3798

//  <rtree> SFDITEM_REG__ADC_CFGR3
//    <name> CFGR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012418) Configuration Register 3 </i>
//    <loc> ( (unsigned int)((ADC_CFGR3 >> 0) & 0xFFFFFFFF), ((ADC_CFGR3 = (ADC_CFGR3 & ~(0xFFFF00FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF00FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CFGR3_PSC </item>
//    <item> SFDITEM_FIELD__ADC_CFGR3_SETUP </item>
//    <item> SFDITEM_FIELD__ADC_CFGR3_SMP </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC_IER  ---------------------------------
// SVD Line: 3827

unsigned int ADC_IER __AT (0x4001241C);



// --------------------------------  Field Item: ADC_IER_EOCIE  -----------------------------------
// SVD Line: 3836

//  <item> SFDITEM_FIELD__ADC_IER_EOCIE
//    <name> EOCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4001241C) ADC end of conversion interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_IER ) </loc>
//      <o.1..1> EOCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_IER_JEOCIE  -----------------------------------
// SVD Line: 3842

//  <item> SFDITEM_FIELD__ADC_IER_JEOCIE
//    <name> JEOCIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4001241C) ADC injected channel end of conversion interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_IER ) </loc>
//      <o.2..2> JEOCIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_IER_EOSIE  -----------------------------------
// SVD Line: 3848

//  <item> SFDITEM_FIELD__ADC_IER_EOSIE
//    <name> EOSIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4001241C) ADC end of scan interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_IER ) </loc>
//      <o.4..4> EOSIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_IER_JEOSIE  -----------------------------------
// SVD Line: 3854

//  <item> SFDITEM_FIELD__ADC_IER_JEOSIE
//    <name> JEOSIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4001241C) ADC injected channel end of scan interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_IER ) </loc>
//      <o.5..5> JEOSIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_IER_AWDIE  -----------------------------------
// SVD Line: 3860

//  <item> SFDITEM_FIELD__ADC_IER_AWDIE
//    <name> AWDIE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4001241C) Analog watchdog interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_IER ) </loc>
//      <o.8..8> AWDIE
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: ADC_IER  ------------------------------------
// SVD Line: 3827

//  <rtree> SFDITEM_REG__ADC_IER
//    <name> IER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001241C) Interrupt Enable Register </i>
//    <loc> ( (unsigned int)((ADC_IER >> 0) & 0xFFFFFFFF), ((ADC_IER = (ADC_IER & ~(0x136UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x136) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_IER_EOCIE </item>
//    <item> SFDITEM_FIELD__ADC_IER_JEOCIE </item>
//    <item> SFDITEM_FIELD__ADC_IER_EOSIE </item>
//    <item> SFDITEM_FIELD__ADC_IER_JEOSIE </item>
//    <item> SFDITEM_FIELD__ADC_IER_AWDIE </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: ADC_SR  ---------------------------------
// SVD Line: 3868

unsigned int ADC_SR __AT (0x40012420);



// ---------------------------------  Field Item: ADC_SR_RDY  -------------------------------------
// SVD Line: 3876

//  <item> SFDITEM_FIELD__ADC_SR_RDY
//    <name> RDY </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40012420) ADC ready </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_SR ) </loc>
//      <o.0..0> RDY
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: ADC_SR_EOC  -------------------------------------
// SVD Line: 3883

//  <item> SFDITEM_FIELD__ADC_SR_EOC
//    <name> EOC </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40012420) ADC end of conversion </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_SR ) </loc>
//      <o.1..1> EOC
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: ADC_SR_JEOC  ------------------------------------
// SVD Line: 3890

//  <item> SFDITEM_FIELD__ADC_SR_JEOC
//    <name> JEOC </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40012420) ADC injected channel end of conversion flag </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_SR ) </loc>
//      <o.2..2> JEOC
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: ADC_SR_EOS  -------------------------------------
// SVD Line: 3897

//  <item> SFDITEM_FIELD__ADC_SR_EOS
//    <name> EOS </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40012420) ADC end of scan </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_SR ) </loc>
//      <o.4..4> EOS
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: ADC_SR_JEOS  ------------------------------------
// SVD Line: 3904

//  <item> SFDITEM_FIELD__ADC_SR_JEOS
//    <name> JEOS </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40012420) ADC injected channel end of scan flag </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_SR ) </loc>
//      <o.5..5> JEOS
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: ADC_SR_AWD  -------------------------------------
// SVD Line: 3911

//  <item> SFDITEM_FIELD__ADC_SR_AWD
//    <name> AWD </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40012420) Analog watchdog flag </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_SR ) </loc>
//      <o.8..8> AWD
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_SR_ADWCH  ------------------------------------
// SVD Line: 3918

//  <item> SFDITEM_FIELD__ADC_SR_ADWCH
//    <name> ADWCH </name>
//    <r> 
//    <i> [Bits 21..16] RO (@ 0x40012420) Analog watchdog channel selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SR >> 16) & 0x3F) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: ADC_SR  -------------------------------------
// SVD Line: 3868

//  <rtree> SFDITEM_REG__ADC_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012420) Status Register </i>
//    <loc> ( (unsigned int)((ADC_SR >> 0) & 0xFFFFFFFF), ((ADC_SR = (ADC_SR & ~(0x100UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x100) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_SR_RDY </item>
//    <item> SFDITEM_FIELD__ADC_SR_EOC </item>
//    <item> SFDITEM_FIELD__ADC_SR_JEOC </item>
//    <item> SFDITEM_FIELD__ADC_SR_EOS </item>
//    <item> SFDITEM_FIELD__ADC_SR_JEOS </item>
//    <item> SFDITEM_FIELD__ADC_SR_AWD </item>
//    <item> SFDITEM_FIELD__ADC_SR_ADWCH </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_AWDCR  --------------------------------
// SVD Line: 3927

unsigned int ADC_AWDCR __AT (0x40012424);



// -------------------------------  Field Item: ADC_AWDCR_AWDE  -----------------------------------
// SVD Line: 3936

//  <item> SFDITEM_FIELD__ADC_AWDCR_AWDE
//    <name> AWDE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012424) Analog watchdog enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_AWDCR ) </loc>
//      <o.0..0> AWDE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_AWDCR_CHC  -----------------------------------
// SVD Line: 3942

//  <item> SFDITEM_FIELD__ADC_AWDCR_CHC
//    <name> CHC </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012424) Analog watchdog channel control </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_AWDCR ) </loc>
//      <o.1..1> CHC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_AWDCR_CHS  -----------------------------------
// SVD Line: 3948

//  <item> SFDITEM_FIELD__ADC_AWDCR_CHS
//    <name> CHS </name>
//    <rw> 
//    <i> [Bits 21..16] RW (@ 0x40012424) Analog watchdog channel selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_AWDCR >> 16) & 0x3F), ((ADC_AWDCR = (ADC_AWDCR & ~(0x3FUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC_AWDCR  -----------------------------------
// SVD Line: 3927

//  <rtree> SFDITEM_REG__ADC_AWDCR
//    <name> AWDCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012424) Analog Watchdog Configuration Register </i>
//    <loc> ( (unsigned int)((ADC_AWDCR >> 0) & 0xFFFFFFFF), ((ADC_AWDCR = (ADC_AWDCR & ~(0x3F0003UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F0003) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_AWDCR_AWDE </item>
//    <item> SFDITEM_FIELD__ADC_AWDCR_CHC </item>
//    <item> SFDITEM_FIELD__ADC_AWDCR_CHS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_AWDTR  --------------------------------
// SVD Line: 3956

unsigned int ADC_AWDTR __AT (0x40012428);



// --------------------------------  Field Item: ADC_AWDTR_LT  ------------------------------------
// SVD Line: 3965

//  <item> SFDITEM_FIELD__ADC_AWDTR_LT
//    <name> LT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012428) Analog watchdog lower threshold </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_AWDTR >> 0) & 0xFFFF), ((ADC_AWDTR = (ADC_AWDTR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_AWDTR_HT  ------------------------------------
// SVD Line: 3971

//  <item> SFDITEM_FIELD__ADC_AWDTR_HT
//    <name> HT </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x40012428) Analog watchdog higher threshold </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_AWDTR >> 16) & 0xFFFF), ((ADC_AWDTR = (ADC_AWDTR & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC_AWDTR  -----------------------------------
// SVD Line: 3956

//  <rtree> SFDITEM_REG__ADC_AWDTR
//    <name> AWDTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012428) Analog Watchdog Threshold Register </i>
//    <loc> ( (unsigned int)((ADC_AWDTR >> 0) & 0xFFFFFFFF), ((ADC_AWDTR = (ADC_AWDTR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_AWDTR_LT </item>
//    <item> SFDITEM_FIELD__ADC_AWDTR_HT </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: ADC_DR  ---------------------------------
// SVD Line: 3979

unsigned int ADC_DR __AT (0x40012430);



// ---------------------------------  Field Item: ADC_DR_DATA  ------------------------------------
// SVD Line: 3988

//  <item> SFDITEM_FIELD__ADC_DR_DATA
//    <name> DATA </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40012430) ADC data </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_DR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: ADC_DR  -------------------------------------
// SVD Line: 3979

//  <rtree> SFDITEM_REG__ADC_DR
//    <name> DR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40012430) Data Register </i>
//    <loc> ( (unsigned int)((ADC_DR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC_DR_DATA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_SCHR1  --------------------------------
// SVD Line: 3996

unsigned int ADC_SCHR1 __AT (0x40012440);



// --------------------------------  Field Item: ADC_SCHR1_CH0  -----------------------------------
// SVD Line: 4005

//  <item> SFDITEM_FIELD__ADC_SCHR1_CH0
//    <name> CH0 </name>
//    <rw> 
//    <i> [Bits 5..0] RW (@ 0x40012440) ADC scan channel 0 selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SCHR1 >> 0) & 0x3F), ((ADC_SCHR1 = (ADC_SCHR1 & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_SCHR1_CH1  -----------------------------------
// SVD Line: 4011

//  <item> SFDITEM_FIELD__ADC_SCHR1_CH1
//    <name> CH1 </name>
//    <rw> 
//    <i> [Bits 13..8] RW (@ 0x40012440) ADC scan channel 1 selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SCHR1 >> 8) & 0x3F), ((ADC_SCHR1 = (ADC_SCHR1 & ~(0x3FUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_SCHR1_CH2  -----------------------------------
// SVD Line: 4017

//  <item> SFDITEM_FIELD__ADC_SCHR1_CH2
//    <name> CH2 </name>
//    <rw> 
//    <i> [Bits 21..16] RW (@ 0x40012440) ADC scan channel 2 selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SCHR1 >> 16) & 0x3F), ((ADC_SCHR1 = (ADC_SCHR1 & ~(0x3FUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_SCHR1_CH3  -----------------------------------
// SVD Line: 4023

//  <item> SFDITEM_FIELD__ADC_SCHR1_CH3
//    <name> CH3 </name>
//    <rw> 
//    <i> [Bits 29..24] RW (@ 0x40012440) ADC scan channel 3 selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SCHR1 >> 24) & 0x3F), ((ADC_SCHR1 = (ADC_SCHR1 & ~(0x3FUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC_SCHR1  -----------------------------------
// SVD Line: 3996

//  <rtree> SFDITEM_REG__ADC_SCHR1
//    <name> SCHR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012440) Regular Scan Channel Configuration Register 1 </i>
//    <loc> ( (unsigned int)((ADC_SCHR1 >> 0) & 0xFFFFFFFF), ((ADC_SCHR1 = (ADC_SCHR1 & ~(0x3F3F3F3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F3F3F3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_SCHR1_CH0 </item>
//    <item> SFDITEM_FIELD__ADC_SCHR1_CH1 </item>
//    <item> SFDITEM_FIELD__ADC_SCHR1_CH2 </item>
//    <item> SFDITEM_FIELD__ADC_SCHR1_CH3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_SCHR2  --------------------------------
// SVD Line: 4031

unsigned int ADC_SCHR2 __AT (0x40012444);



// --------------------------------  Field Item: ADC_SCHR2_CH4  -----------------------------------
// SVD Line: 4040

//  <item> SFDITEM_FIELD__ADC_SCHR2_CH4
//    <name> CH4 </name>
//    <rw> 
//    <i> [Bits 5..0] RW (@ 0x40012444) ADC scan channel 4 selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SCHR2 >> 0) & 0x3F), ((ADC_SCHR2 = (ADC_SCHR2 & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_SCHR2_CH5  -----------------------------------
// SVD Line: 4046

//  <item> SFDITEM_FIELD__ADC_SCHR2_CH5
//    <name> CH5 </name>
//    <rw> 
//    <i> [Bits 13..8] RW (@ 0x40012444) ADC scan channel 5 selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SCHR2 >> 8) & 0x3F), ((ADC_SCHR2 = (ADC_SCHR2 & ~(0x3FUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_SCHR2_CH6  -----------------------------------
// SVD Line: 4052

//  <item> SFDITEM_FIELD__ADC_SCHR2_CH6
//    <name> CH6 </name>
//    <rw> 
//    <i> [Bits 21..16] RW (@ 0x40012444) ADC scan channel 6 selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SCHR2 >> 16) & 0x3F), ((ADC_SCHR2 = (ADC_SCHR2 & ~(0x3FUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_SCHR2_CH7  -----------------------------------
// SVD Line: 4058

//  <item> SFDITEM_FIELD__ADC_SCHR2_CH7
//    <name> CH7 </name>
//    <rw> 
//    <i> [Bits 29..24] RW (@ 0x40012444) ADC scan channel 7 selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SCHR2 >> 24) & 0x3F), ((ADC_SCHR2 = (ADC_SCHR2 & ~(0x3FUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC_SCHR2  -----------------------------------
// SVD Line: 4031

//  <rtree> SFDITEM_REG__ADC_SCHR2
//    <name> SCHR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012444) Regular Scan Channel Configuration Register 2 </i>
//    <loc> ( (unsigned int)((ADC_SCHR2 >> 0) & 0xFFFFFFFF), ((ADC_SCHR2 = (ADC_SCHR2 & ~(0x3F3F3F3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F3F3F3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_SCHR2_CH4 </item>
//    <item> SFDITEM_FIELD__ADC_SCHR2_CH5 </item>
//    <item> SFDITEM_FIELD__ADC_SCHR2_CH6 </item>
//    <item> SFDITEM_FIELD__ADC_SCHR2_CH7 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_JSCHR1  -------------------------------
// SVD Line: 4066

unsigned int ADC_JSCHR1 __AT (0x40012470);



// -------------------------------  Field Item: ADC_JSCHR1_CH0  -----------------------------------
// SVD Line: 4075

//  <item> SFDITEM_FIELD__ADC_JSCHR1_CH0
//    <name> CH0 </name>
//    <rw> 
//    <i> [Bits 5..0] RW (@ 0x40012470) ADC inject channel 0 selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_JSCHR1 >> 0) & 0x3F), ((ADC_JSCHR1 = (ADC_JSCHR1 & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC_JSCHR1_CH1  -----------------------------------
// SVD Line: 4081

//  <item> SFDITEM_FIELD__ADC_JSCHR1_CH1
//    <name> CH1 </name>
//    <rw> 
//    <i> [Bits 13..8] RW (@ 0x40012470) ADC inject channel 1 selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_JSCHR1 >> 8) & 0x3F), ((ADC_JSCHR1 = (ADC_JSCHR1 & ~(0x3FUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC_JSCHR1_CH2  -----------------------------------
// SVD Line: 4087

//  <item> SFDITEM_FIELD__ADC_JSCHR1_CH2
//    <name> CH2 </name>
//    <rw> 
//    <i> [Bits 21..16] RW (@ 0x40012470) ADC inject channel 2 selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_JSCHR1 >> 16) & 0x3F), ((ADC_JSCHR1 = (ADC_JSCHR1 & ~(0x3FUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC_JSCHR1_CH3  -----------------------------------
// SVD Line: 4093

//  <item> SFDITEM_FIELD__ADC_JSCHR1_CH3
//    <name> CH3 </name>
//    <rw> 
//    <i> [Bits 29..24] RW (@ 0x40012470) ADC inject channel 3 selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_JSCHR1 >> 24) & 0x3F), ((ADC_JSCHR1 = (ADC_JSCHR1 & ~(0x3FUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC_JSCHR1  -----------------------------------
// SVD Line: 4066

//  <rtree> SFDITEM_REG__ADC_JSCHR1
//    <name> JSCHR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012470) Inject Scan Channel Configuration Register 1 </i>
//    <loc> ( (unsigned int)((ADC_JSCHR1 >> 0) & 0xFFFFFFFF), ((ADC_JSCHR1 = (ADC_JSCHR1 & ~(0x3F3F3F3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F3F3F3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_JSCHR1_CH0 </item>
//    <item> SFDITEM_FIELD__ADC_JSCHR1_CH1 </item>
//    <item> SFDITEM_FIELD__ADC_JSCHR1_CH2 </item>
//    <item> SFDITEM_FIELD__ADC_JSCHR1_CH3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_SCHDR0  -------------------------------
// SVD Line: 4101

unsigned int ADC_SCHDR0 __AT (0x40012500);



// -------------------------------  Field Item: ADC_SCHDR0_DATA  ----------------------------------
// SVD Line: 4110

//  <item> SFDITEM_FIELD__ADC_SCHDR0_DATA
//    <name> DATA </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40012500) ADC data </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_SCHDR0 >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC_SCHDR0  -----------------------------------
// SVD Line: 4101

//  <rtree> SFDITEM_REG__ADC_SCHDR0
//    <name> SCHDR0 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40012500) Scan channel 0 data register </i>
//    <loc> ( (unsigned int)((ADC_SCHDR0 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC_SCHDR0_DATA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_SCHDR1  -------------------------------
// SVD Line: 4118

unsigned int ADC_SCHDR1 __AT (0x40012504);



// -------------------------------  Field Item: ADC_SCHDR1_DATA  ----------------------------------
// SVD Line: 4127

//  <item> SFDITEM_FIELD__ADC_SCHDR1_DATA
//    <name> DATA </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40012504) ADC data </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_SCHDR1 >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC_SCHDR1  -----------------------------------
// SVD Line: 4118

//  <rtree> SFDITEM_REG__ADC_SCHDR1
//    <name> SCHDR1 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40012504) Scan channel 1 data register </i>
//    <loc> ( (unsigned int)((ADC_SCHDR1 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC_SCHDR1_DATA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_SCHDR2  -------------------------------
// SVD Line: 4135

unsigned int ADC_SCHDR2 __AT (0x40012508);



// -------------------------------  Field Item: ADC_SCHDR2_DATA  ----------------------------------
// SVD Line: 4144

//  <item> SFDITEM_FIELD__ADC_SCHDR2_DATA
//    <name> DATA </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40012508) ADC data </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_SCHDR2 >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC_SCHDR2  -----------------------------------
// SVD Line: 4135

//  <rtree> SFDITEM_REG__ADC_SCHDR2
//    <name> SCHDR2 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40012508) Scan channel 2 data register </i>
//    <loc> ( (unsigned int)((ADC_SCHDR2 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC_SCHDR2_DATA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_SCHDR3  -------------------------------
// SVD Line: 4152

unsigned int ADC_SCHDR3 __AT (0x4001250C);



// -------------------------------  Field Item: ADC_SCHDR3_DATA  ----------------------------------
// SVD Line: 4161

//  <item> SFDITEM_FIELD__ADC_SCHDR3_DATA
//    <name> DATA </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x4001250C) ADC data </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_SCHDR3 >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC_SCHDR3  -----------------------------------
// SVD Line: 4152

//  <rtree> SFDITEM_REG__ADC_SCHDR3
//    <name> SCHDR3 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4001250C) Scan channel 3 data register </i>
//    <loc> ( (unsigned int)((ADC_SCHDR3 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC_SCHDR3_DATA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_SCHDR4  -------------------------------
// SVD Line: 4169

unsigned int ADC_SCHDR4 __AT (0x40012510);



// -------------------------------  Field Item: ADC_SCHDR4_DATA  ----------------------------------
// SVD Line: 4178

//  <item> SFDITEM_FIELD__ADC_SCHDR4_DATA
//    <name> DATA </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40012510) ADC data </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_SCHDR4 >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC_SCHDR4  -----------------------------------
// SVD Line: 4169

//  <rtree> SFDITEM_REG__ADC_SCHDR4
//    <name> SCHDR4 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40012510) Scan channel 4 data register </i>
//    <loc> ( (unsigned int)((ADC_SCHDR4 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC_SCHDR4_DATA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_SCHDR5  -------------------------------
// SVD Line: 4186

unsigned int ADC_SCHDR5 __AT (0x40012514);



// -------------------------------  Field Item: ADC_SCHDR5_DATA  ----------------------------------
// SVD Line: 4195

//  <item> SFDITEM_FIELD__ADC_SCHDR5_DATA
//    <name> DATA </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40012514) ADC data </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_SCHDR5 >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC_SCHDR5  -----------------------------------
// SVD Line: 4186

//  <rtree> SFDITEM_REG__ADC_SCHDR5
//    <name> SCHDR5 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40012514) Scan channel 5 data register </i>
//    <loc> ( (unsigned int)((ADC_SCHDR5 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC_SCHDR5_DATA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_SCHDR6  -------------------------------
// SVD Line: 4203

unsigned int ADC_SCHDR6 __AT (0x40012518);



// -------------------------------  Field Item: ADC_SCHDR6_DATA  ----------------------------------
// SVD Line: 4212

//  <item> SFDITEM_FIELD__ADC_SCHDR6_DATA
//    <name> DATA </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40012518) ADC data </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_SCHDR6 >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC_SCHDR6  -----------------------------------
// SVD Line: 4203

//  <rtree> SFDITEM_REG__ADC_SCHDR6
//    <name> SCHDR6 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40012518) Scan channel 6 data register </i>
//    <loc> ( (unsigned int)((ADC_SCHDR6 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC_SCHDR6_DATA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_SCHDR7  -------------------------------
// SVD Line: 4220

unsigned int ADC_SCHDR7 __AT (0x4001251C);



// -------------------------------  Field Item: ADC_SCHDR7_DATA  ----------------------------------
// SVD Line: 4229

//  <item> SFDITEM_FIELD__ADC_SCHDR7_DATA
//    <name> DATA </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x4001251C) ADC data </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_SCHDR7 >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC_SCHDR7  -----------------------------------
// SVD Line: 4220

//  <rtree> SFDITEM_REG__ADC_SCHDR7
//    <name> SCHDR7 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4001251C) Scan channel 7 data register </i>
//    <loc> ( (unsigned int)((ADC_SCHDR7 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC_SCHDR7_DATA </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: ADC_JSCHDR0  -------------------------------
// SVD Line: 4237

unsigned int ADC_JSCHDR0 __AT (0x40012600);



// ------------------------------  Field Item: ADC_JSCHDR0_DATA  ----------------------------------
// SVD Line: 4246

//  <item> SFDITEM_FIELD__ADC_JSCHDR0_DATA
//    <name> DATA </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40012600) ADC data </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_JSCHDR0 >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC_JSCHDR0  ----------------------------------
// SVD Line: 4237

//  <rtree> SFDITEM_REG__ADC_JSCHDR0
//    <name> JSCHDR0 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40012600) Inject Scan Channel 0 Data Register </i>
//    <loc> ( (unsigned int)((ADC_JSCHDR0 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC_JSCHDR0_DATA </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: ADC_JSCHDR1  -------------------------------
// SVD Line: 4254

unsigned int ADC_JSCHDR1 __AT (0x40012604);



// ------------------------------  Field Item: ADC_JSCHDR1_DATA  ----------------------------------
// SVD Line: 4263

//  <item> SFDITEM_FIELD__ADC_JSCHDR1_DATA
//    <name> DATA </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40012604) ADC data </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_JSCHDR1 >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC_JSCHDR1  ----------------------------------
// SVD Line: 4254

//  <rtree> SFDITEM_REG__ADC_JSCHDR1
//    <name> JSCHDR1 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40012604) Inject Scan Channel 1 Data Register </i>
//    <loc> ( (unsigned int)((ADC_JSCHDR1 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC_JSCHDR1_DATA </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: ADC_JSCHDR2  -------------------------------
// SVD Line: 4271

unsigned int ADC_JSCHDR2 __AT (0x40012608);



// ------------------------------  Field Item: ADC_JSCHDR2_DATA  ----------------------------------
// SVD Line: 4280

//  <item> SFDITEM_FIELD__ADC_JSCHDR2_DATA
//    <name> DATA </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40012608) ADC data </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_JSCHDR2 >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC_JSCHDR2  ----------------------------------
// SVD Line: 4271

//  <rtree> SFDITEM_REG__ADC_JSCHDR2
//    <name> JSCHDR2 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40012608) Inject Scan Channel 2 Data Register </i>
//    <loc> ( (unsigned int)((ADC_JSCHDR2 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC_JSCHDR2_DATA </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: ADC_JSCHDR3  -------------------------------
// SVD Line: 4288

unsigned int ADC_JSCHDR3 __AT (0x4001260C);



// ------------------------------  Field Item: ADC_JSCHDR3_DATA  ----------------------------------
// SVD Line: 4297

//  <item> SFDITEM_FIELD__ADC_JSCHDR3_DATA
//    <name> DATA </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x4001260C) ADC data </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_JSCHDR3 >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC_JSCHDR3  ----------------------------------
// SVD Line: 4288

//  <rtree> SFDITEM_REG__ADC_JSCHDR3
//    <name> JSCHDR3 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4001260C) Inject Scan Channel 3 Data Register </i>
//    <loc> ( (unsigned int)((ADC_JSCHDR3 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC_JSCHDR3_DATA </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: ADC  --------------------------------------
// SVD Line: 3567

//  <view> ADC
//    <name> ADC </name>
//    <item> SFDITEM_REG__ADC_CR1 </item>
//    <item> SFDITEM_REG__ADC_CR2 </item>
//    <item> SFDITEM_REG__ADC_CR3 </item>
//    <item> SFDITEM_REG__ADC_CFGR1 </item>
//    <item> SFDITEM_REG__ADC_CFGR2 </item>
//    <item> SFDITEM_REG__ADC_CFGR3 </item>
//    <item> SFDITEM_REG__ADC_IER </item>
//    <item> SFDITEM_REG__ADC_SR </item>
//    <item> SFDITEM_REG__ADC_AWDCR </item>
//    <item> SFDITEM_REG__ADC_AWDTR </item>
//    <item> SFDITEM_REG__ADC_DR </item>
//    <item> SFDITEM_REG__ADC_SCHR1 </item>
//    <item> SFDITEM_REG__ADC_SCHR2 </item>
//    <item> SFDITEM_REG__ADC_JSCHR1 </item>
//    <item> SFDITEM_REG__ADC_SCHDR0 </item>
//    <item> SFDITEM_REG__ADC_SCHDR1 </item>
//    <item> SFDITEM_REG__ADC_SCHDR2 </item>
//    <item> SFDITEM_REG__ADC_SCHDR3 </item>
//    <item> SFDITEM_REG__ADC_SCHDR4 </item>
//    <item> SFDITEM_REG__ADC_SCHDR5 </item>
//    <item> SFDITEM_REG__ADC_SCHDR6 </item>
//    <item> SFDITEM_REG__ADC_SCHDR7 </item>
//    <item> SFDITEM_REG__ADC_JSCHDR0 </item>
//    <item> SFDITEM_REG__ADC_JSCHDR1 </item>
//    <item> SFDITEM_REG__ADC_JSCHDR2 </item>
//    <item> SFDITEM_REG__ADC_JSCHDR3 </item>
//  </view>
//  


// -----------------------------  Register Item Address: TIM1_CR  ---------------------------------
// SVD Line: 4318

unsigned int TIM1_CR __AT (0x40012C00);



// ---------------------------------  Field Item: TIM1_CR_EN  -------------------------------------
// SVD Line: 4326

//  <item> SFDITEM_FIELD__TIM1_CR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C00) TIM enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM1_CR_UG  -------------------------------------
// SVD Line: 4333

//  <item> SFDITEM_FIELD__TIM1_CR_UG
//    <name> UG </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40012C00) Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR ) </loc>
//      <o.1..1> UG
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM1_CR_OPM  ------------------------------------
// SVD Line: 4340

//  <item> SFDITEM_FIELD__TIM1_CR_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C00) One-pulse mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR ) </loc>
//      <o.2..2> OPM
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM1_CR_CPC  ------------------------------------
// SVD Line: 4347

//  <item> SFDITEM_FIELD__TIM1_CR_CPC
//    <name> CPC </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012C00) Comparepre loaded control </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR ) </loc>
//      <o.4..4> CPC
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM1_CR_CKD  ------------------------------------
// SVD Line: 4354

//  <item> SFDITEM_FIELD__TIM1_CR_CKD
//    <name> CKD </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x40012C00) Sampling clock division </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CR >> 8) & 0x7), ((TIM1_CR = (TIM1_CR & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: TIM1_CR_DIR  ------------------------------------
// SVD Line: 4361

//  <item> SFDITEM_FIELD__TIM1_CR_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40012C00) Direction </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR ) </loc>
//      <o.16..16> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR_DBGE  ------------------------------------
// SVD Line: 4368

//  <item> SFDITEM_FIELD__TIM1_CR_DBGE
//    <name> DBGE </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40012C00) TIM debug </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR ) </loc>
//      <o.31..31> DBGE
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: TIM1_CR  ------------------------------------
// SVD Line: 4318

//  <rtree> SFDITEM_REG__TIM1_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C00) Control Register </i>
//    <loc> ( (unsigned int)((TIM1_CR >> 0) & 0xFFFFFFFF), ((TIM1_CR = (TIM1_CR & ~(0x80010717UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x80010717) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CR_EN </item>
//    <item> SFDITEM_FIELD__TIM1_CR_UG </item>
//    <item> SFDITEM_FIELD__TIM1_CR_OPM </item>
//    <item> SFDITEM_FIELD__TIM1_CR_CPC </item>
//    <item> SFDITEM_FIELD__TIM1_CR_CKD </item>
//    <item> SFDITEM_FIELD__TIM1_CR_DIR </item>
//    <item> SFDITEM_FIELD__TIM1_CR_DBGE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_MSCR  --------------------------------
// SVD Line: 4377

unsigned int TIM1_MSCR __AT (0x40012C04);



// --------------------------------  Field Item: TIM1_MSCR_TIS  -----------------------------------
// SVD Line: 4386

//  <item> SFDITEM_FIELD__TIM1_MSCR_TIS
//    <name> TIS </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40012C04) Trigger input selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_MSCR >> 0) & 0xF), ((TIM1_MSCR = (TIM1_MSCR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM1_MSCR_SMS  -----------------------------------
// SVD Line: 4392

//  <item> SFDITEM_FIELD__TIM1_MSCR_SMS
//    <name> SMS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40012C04) Slave mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_MSCR >> 4) & 0x7), ((TIM1_MSCR = (TIM1_MSCR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM1_MSCR_SYNC  -----------------------------------
// SVD Line: 4398

//  <item> SFDITEM_FIELD__TIM1_MSCR_SYNC
//    <name> SYNC </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40012C04) TIM synchronization enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_MSCR ) </loc>
//      <o.8..8> SYNC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_MSCR_TOS  -----------------------------------
// SVD Line: 4404

//  <item> SFDITEM_FIELD__TIM1_MSCR_TOS
//    <name> TOS </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40012C04) Trigger output selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_MSCR >> 12) & 0xF), ((TIM1_MSCR = (TIM1_MSCR & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM1_MSCR_ECE  -----------------------------------
// SVD Line: 4410

//  <item> SFDITEM_FIELD__TIM1_MSCR_ECE
//    <name> ECE </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40012C04) External clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_MSCR ) </loc>
//      <o.16..16> ECE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_MSCR_ETP  -----------------------------------
// SVD Line: 4416

//  <item> SFDITEM_FIELD__TIM1_MSCR_ETP
//    <name> ETP </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40012C04) External trigger polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_MSCR ) </loc>
//      <o.17..17> ETP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_MSCR_ETF  -----------------------------------
// SVD Line: 4422

//  <item> SFDITEM_FIELD__TIM1_MSCR_ETF
//    <name> ETF </name>
//    <rw> 
//    <i> [Bits 26..24] RW (@ 0x40012C04) External trigger filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_MSCR >> 24) & 0x7), ((TIM1_MSCR = (TIM1_MSCR & ~(0x7UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM1_MSCR_ETPSC  ----------------------------------
// SVD Line: 4428

//  <item> SFDITEM_FIELD__TIM1_MSCR_ETPSC
//    <name> ETPSC </name>
//    <rw> 
//    <i> [Bits 30..28] RW (@ 0x40012C04) External trigger prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_MSCR >> 28) & 0x7), ((TIM1_MSCR = (TIM1_MSCR & ~(0x7UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_MSCR  -----------------------------------
// SVD Line: 4377

//  <rtree> SFDITEM_REG__TIM1_MSCR
//    <name> MSCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C04) Master And Slave Mode Control Register </i>
//    <loc> ( (unsigned int)((TIM1_MSCR >> 0) & 0xFFFFFFFF), ((TIM1_MSCR = (TIM1_MSCR & ~(0x7703F17FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7703F17F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_MSCR_TIS </item>
//    <item> SFDITEM_FIELD__TIM1_MSCR_SMS </item>
//    <item> SFDITEM_FIELD__TIM1_MSCR_SYNC </item>
//    <item> SFDITEM_FIELD__TIM1_MSCR_TOS </item>
//    <item> SFDITEM_FIELD__TIM1_MSCR_ECE </item>
//    <item> SFDITEM_FIELD__TIM1_MSCR_ETP </item>
//    <item> SFDITEM_FIELD__TIM1_MSCR_ETF </item>
//    <item> SFDITEM_FIELD__TIM1_MSCR_ETPSC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_PCR  --------------------------------
// SVD Line: 4436

unsigned int TIM1_PCR __AT (0x40012C0C);



// --------------------------------  Field Item: TIM1_PCR_CC1P  -----------------------------------
// SVD Line: 4445

//  <item> SFDITEM_FIELD__TIM1_PCR_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C0C) Capture/Compare 1 output polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_PCR ) </loc>
//      <o.0..0> CC1P
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_PCR_C1NP  -----------------------------------
// SVD Line: 4451

//  <item> SFDITEM_FIELD__TIM1_PCR_C1NP
//    <name> C1NP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012C0C) Compare 1 complementary output polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_PCR ) </loc>
//      <o.1..1> C1NP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_PCR_CC2P  -----------------------------------
// SVD Line: 4457

//  <item> SFDITEM_FIELD__TIM1_PCR_CC2P
//    <name> CC2P </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012C0C) Capture/Compare 2 output polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_PCR ) </loc>
//      <o.4..4> CC2P
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_PCR_C2NP  -----------------------------------
// SVD Line: 4463

//  <item> SFDITEM_FIELD__TIM1_PCR_C2NP
//    <name> C2NP </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40012C0C) Compare 2 complementary output polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_PCR ) </loc>
//      <o.5..5> C2NP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_PCR_CC3P  -----------------------------------
// SVD Line: 4469

//  <item> SFDITEM_FIELD__TIM1_PCR_CC3P
//    <name> CC3P </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40012C0C) Capture/Compare 3 output polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_PCR ) </loc>
//      <o.8..8> CC3P
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_PCR_C3NP  -----------------------------------
// SVD Line: 4475

//  <item> SFDITEM_FIELD__TIM1_PCR_C3NP
//    <name> C3NP </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012C0C) Compare 3 complementary output polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_PCR ) </loc>
//      <o.9..9> C3NP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_PCR_CC4P  -----------------------------------
// SVD Line: 4481

//  <item> SFDITEM_FIELD__TIM1_PCR_CC4P
//    <name> CC4P </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40012C0C) Capture/Compare 4 output polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_PCR ) </loc>
//      <o.12..12> CC4P
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_PCR_C4NP  -----------------------------------
// SVD Line: 4487

//  <item> SFDITEM_FIELD__TIM1_PCR_C4NP
//    <name> C4NP </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40012C0C) Compare 4 complementary output polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_PCR ) </loc>
//      <o.13..13> C4NP
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_PCR  ------------------------------------
// SVD Line: 4436

//  <rtree> SFDITEM_REG__TIM1_PCR
//    <name> PCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C0C) Polarity Control Register </i>
//    <loc> ( (unsigned int)((TIM1_PCR >> 0) & 0xFFFFFFFF), ((TIM1_PCR = (TIM1_PCR & ~(0x3333UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3333) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_PCR_CC1P </item>
//    <item> SFDITEM_FIELD__TIM1_PCR_C1NP </item>
//    <item> SFDITEM_FIELD__TIM1_PCR_CC2P </item>
//    <item> SFDITEM_FIELD__TIM1_PCR_C2NP </item>
//    <item> SFDITEM_FIELD__TIM1_PCR_CC3P </item>
//    <item> SFDITEM_FIELD__TIM1_PCR_C3NP </item>
//    <item> SFDITEM_FIELD__TIM1_PCR_CC4P </item>
//    <item> SFDITEM_FIELD__TIM1_PCR_C4NP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_OCMR  --------------------------------
// SVD Line: 4495

unsigned int TIM1_OCMR __AT (0x40012C20);



// -------------------------------  Field Item: TIM1_OCMR_OC1M  -----------------------------------
// SVD Line: 4504

//  <item> SFDITEM_FIELD__TIM1_OCMR_OC1M
//    <name> OC1M </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40012C20) output compare 1 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_OCMR >> 0) & 0x7), ((TIM1_OCMR = (TIM1_OCMR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM1_OCMR_OC1CE  ----------------------------------
// SVD Line: 4510

//  <item> SFDITEM_FIELD__TIM1_OCMR_OC1CE
//    <name> OC1CE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C20) output compare 1 clear enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_OCMR ) </loc>
//      <o.3..3> OC1CE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_OCMR_OC2M  -----------------------------------
// SVD Line: 4516

//  <item> SFDITEM_FIELD__TIM1_OCMR_OC2M
//    <name> OC2M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40012C20) output compare 2 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_OCMR >> 4) & 0x7), ((TIM1_OCMR = (TIM1_OCMR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM1_OCMR_OC2CE  ----------------------------------
// SVD Line: 4522

//  <item> SFDITEM_FIELD__TIM1_OCMR_OC2CE
//    <name> OC2CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C20) output compare 2 clear enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_OCMR ) </loc>
//      <o.7..7> OC2CE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_OCMR_OC3M  -----------------------------------
// SVD Line: 4528

//  <item> SFDITEM_FIELD__TIM1_OCMR_OC3M
//    <name> OC3M </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x40012C20) output compare 3 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_OCMR >> 8) & 0x7), ((TIM1_OCMR = (TIM1_OCMR & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM1_OCMR_OC3CE  ----------------------------------
// SVD Line: 4534

//  <item> SFDITEM_FIELD__TIM1_OCMR_OC3CE
//    <name> OC3CE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C20) output compare 3 clear enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_OCMR ) </loc>
//      <o.11..11> OC3CE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_OCMR_OC4M  -----------------------------------
// SVD Line: 4540

//  <item> SFDITEM_FIELD__TIM1_OCMR_OC4M
//    <name> OC4M </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40012C20) output compare 4 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_OCMR >> 12) & 0x7), ((TIM1_OCMR = (TIM1_OCMR & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM1_OCMR_OC4CE  ----------------------------------
// SVD Line: 4546

//  <item> SFDITEM_FIELD__TIM1_OCMR_OC4CE
//    <name> OC4CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40012C20) output compare 4 clear enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_OCMR ) </loc>
//      <o.15..15> OC4CE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_OCMR_OIS1  -----------------------------------
// SVD Line: 4552

//  <item> SFDITEM_FIELD__TIM1_OCMR_OIS1
//    <name> OIS1 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40012C20) Output Idle state 1 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_OCMR ) </loc>
//      <o.16..16> OIS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_OCMR_OIS2  -----------------------------------
// SVD Line: 4558

//  <item> SFDITEM_FIELD__TIM1_OCMR_OIS2
//    <name> OIS2 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40012C20) Output Idle state 2 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_OCMR ) </loc>
//      <o.17..17> OIS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_OCMR_OIS3  -----------------------------------
// SVD Line: 4564

//  <item> SFDITEM_FIELD__TIM1_OCMR_OIS3
//    <name> OIS3 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40012C20) Output Idle state 3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_OCMR ) </loc>
//      <o.18..18> OIS3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_OCMR_OIS4  -----------------------------------
// SVD Line: 4570

//  <item> SFDITEM_FIELD__TIM1_OCMR_OIS4
//    <name> OIS4 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40012C20) Output Idle state 4 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_OCMR ) </loc>
//      <o.19..19> OIS4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_OCMR_OIS1N  ----------------------------------
// SVD Line: 4576

//  <item> SFDITEM_FIELD__TIM1_OCMR_OIS1N
//    <name> OIS1N </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40012C20) Output Idle state 1 complementary </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_OCMR ) </loc>
//      <o.20..20> OIS1N
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_OCMR_OIS2N  ----------------------------------
// SVD Line: 4582

//  <item> SFDITEM_FIELD__TIM1_OCMR_OIS2N
//    <name> OIS2N </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40012C20) Output Idle state 2 complementary </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_OCMR ) </loc>
//      <o.21..21> OIS2N
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_OCMR_OIS3N  ----------------------------------
// SVD Line: 4588

//  <item> SFDITEM_FIELD__TIM1_OCMR_OIS3N
//    <name> OIS3N </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40012C20) Output Idle state 3 complementary </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_OCMR ) </loc>
//      <o.22..22> OIS3N
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_OCMR_OIS4N  ----------------------------------
// SVD Line: 4594

//  <item> SFDITEM_FIELD__TIM1_OCMR_OIS4N
//    <name> OIS4N </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40012C20) Output Idle state 4 complementary </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_OCMR ) </loc>
//      <o.23..23> OIS4N
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_OCMR_OC1NE  ----------------------------------
// SVD Line: 4600

//  <item> SFDITEM_FIELD__TIM1_OCMR_OC1NE
//    <name> OC1NE </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40012C20) Compare output 1 complementary output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_OCMR ) </loc>
//      <o.24..24> OC1NE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_OCMR_OC2NE  ----------------------------------
// SVD Line: 4606

//  <item> SFDITEM_FIELD__TIM1_OCMR_OC2NE
//    <name> OC2NE </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40012C20) Compare output 2 complementary output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_OCMR ) </loc>
//      <o.25..25> OC2NE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_OCMR_OC3NE  ----------------------------------
// SVD Line: 4612

//  <item> SFDITEM_FIELD__TIM1_OCMR_OC3NE
//    <name> OC3NE </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40012C20) Compare output 3 complementary output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_OCMR ) </loc>
//      <o.26..26> OC3NE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_OCMR_OC4NE  ----------------------------------
// SVD Line: 4618

//  <item> SFDITEM_FIELD__TIM1_OCMR_OC4NE
//    <name> OC4NE </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40012C20) Compare output 4 complementary output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_OCMR ) </loc>
//      <o.27..27> OC4NE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_OCMR_OC1E  -----------------------------------
// SVD Line: 4624

//  <item> SFDITEM_FIELD__TIM1_OCMR_OC1E
//    <name> OC1E </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40012C20) Compare output 1 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_OCMR ) </loc>
//      <o.28..28> OC1E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_OCMR_OC2E  -----------------------------------
// SVD Line: 4630

//  <item> SFDITEM_FIELD__TIM1_OCMR_OC2E
//    <name> OC2E </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40012C20) Compare output 2 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_OCMR ) </loc>
//      <o.29..29> OC2E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_OCMR_OC3E  -----------------------------------
// SVD Line: 4636

//  <item> SFDITEM_FIELD__TIM1_OCMR_OC3E
//    <name> OC3E </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40012C20) Compare output 3 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_OCMR ) </loc>
//      <o.30..30> OC3E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_OCMR_OC4E  -----------------------------------
// SVD Line: 4642

//  <item> SFDITEM_FIELD__TIM1_OCMR_OC4E
//    <name> OC4E </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40012C20) Compare output 4 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_OCMR ) </loc>
//      <o.31..31> OC4E
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_OCMR  -----------------------------------
// SVD Line: 4495

//  <rtree> SFDITEM_REG__TIM1_OCMR
//    <name> OCMR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C20) Output Compare Mode Register </i>
//    <loc> ( (unsigned int)((TIM1_OCMR >> 0) & 0xFFFFFFFF), ((TIM1_OCMR = (TIM1_OCMR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_OCMR_OC1M </item>
//    <item> SFDITEM_FIELD__TIM1_OCMR_OC1CE </item>
//    <item> SFDITEM_FIELD__TIM1_OCMR_OC2M </item>
//    <item> SFDITEM_FIELD__TIM1_OCMR_OC2CE </item>
//    <item> SFDITEM_FIELD__TIM1_OCMR_OC3M </item>
//    <item> SFDITEM_FIELD__TIM1_OCMR_OC3CE </item>
//    <item> SFDITEM_FIELD__TIM1_OCMR_OC4M </item>
//    <item> SFDITEM_FIELD__TIM1_OCMR_OC4CE </item>
//    <item> SFDITEM_FIELD__TIM1_OCMR_OIS1 </item>
//    <item> SFDITEM_FIELD__TIM1_OCMR_OIS2 </item>
//    <item> SFDITEM_FIELD__TIM1_OCMR_OIS3 </item>
//    <item> SFDITEM_FIELD__TIM1_OCMR_OIS4 </item>
//    <item> SFDITEM_FIELD__TIM1_OCMR_OIS1N </item>
//    <item> SFDITEM_FIELD__TIM1_OCMR_OIS2N </item>
//    <item> SFDITEM_FIELD__TIM1_OCMR_OIS3N </item>
//    <item> SFDITEM_FIELD__TIM1_OCMR_OIS4N </item>
//    <item> SFDITEM_FIELD__TIM1_OCMR_OC1NE </item>
//    <item> SFDITEM_FIELD__TIM1_OCMR_OC2NE </item>
//    <item> SFDITEM_FIELD__TIM1_OCMR_OC3NE </item>
//    <item> SFDITEM_FIELD__TIM1_OCMR_OC4NE </item>
//    <item> SFDITEM_FIELD__TIM1_OCMR_OC1E </item>
//    <item> SFDITEM_FIELD__TIM1_OCMR_OC2E </item>
//    <item> SFDITEM_FIELD__TIM1_OCMR_OC3E </item>
//    <item> SFDITEM_FIELD__TIM1_OCMR_OC4E </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_BKICR  -------------------------------
// SVD Line: 4650

unsigned int TIM1_BKICR __AT (0x40012C28);



// -------------------------------  Field Item: TIM1_BKICR_BKE  -----------------------------------
// SVD Line: 4659

//  <item> SFDITEM_FIELD__TIM1_BKICR_BKE
//    <name> BKE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C28) Break enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BKICR ) </loc>
//      <o.0..0> BKE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_BKICR_BKP  -----------------------------------
// SVD Line: 4665

//  <item> SFDITEM_FIELD__TIM1_BKICR_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012C28) Break polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BKICR ) </loc>
//      <o.1..1> BKP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_BKICR_BKIC  ----------------------------------
// SVD Line: 4671

//  <item> SFDITEM_FIELD__TIM1_BKICR_BKIC
//    <name> BKIC </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C28) break input control </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BKICR ) </loc>
//      <o.2..2> BKIC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_BKICR_BKSC  ----------------------------------
// SVD Line: 4677

//  <item> SFDITEM_FIELD__TIM1_BKICR_BKSC
//    <name> BKSC </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012C28) Break software control enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BKICR ) </loc>
//      <o.4..4> BKSC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_BKICR_BKINFR  ---------------------------------
// SVD Line: 4683

//  <item> SFDITEM_FIELD__TIM1_BKICR_BKINFR
//    <name> BKINFR </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x40012C28) BKIN Input filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_BKICR >> 8) & 0x7), ((TIM1_BKICR = (TIM1_BKICR & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: TIM1_BKICR_LOCKUPE  ---------------------------------
// SVD Line: 4689

//  <item> SFDITEM_FIELD__TIM1_BKICR_LOCKUPE
//    <name> LOCKUPE </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40012C28) LOCKUP break input enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BKICR ) </loc>
//      <o.16..16> LOCKUPE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_BKICR_PVDE  ----------------------------------
// SVD Line: 4695

//  <item> SFDITEM_FIELD__TIM1_BKICR_PVDE
//    <name> PVDE </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40012C28) PVD break input enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BKICR ) </loc>
//      <o.17..17> PVDE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_BKICR_SWE  -----------------------------------
// SVD Line: 4701

//  <item> SFDITEM_FIELD__TIM1_BKICR_SWE
//    <name> SWE </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40012C28) SW Break input enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BKICR ) </loc>
//      <o.20..20> SWE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_BKICR_BKINE  ----------------------------------
// SVD Line: 4707

//  <item> SFDITEM_FIELD__TIM1_BKICR_BKINE
//    <name> BKINE </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40012C28) BKIN Break input enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BKICR ) </loc>
//      <o.21..21> BKINE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_BKICR_CMP0E  ----------------------------------
// SVD Line: 4713

//  <item> SFDITEM_FIELD__TIM1_BKICR_CMP0E
//    <name> CMP0E </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40012C28) CMP0 Break input enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BKICR ) </loc>
//      <o.24..24> CMP0E
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_BKICR_CMP1E  ----------------------------------
// SVD Line: 4719

//  <item> SFDITEM_FIELD__TIM1_BKICR_CMP1E
//    <name> CMP1E </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40012C28) CMP1 Break input enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BKICR ) </loc>
//      <o.25..25> CMP1E
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM1_BKICR  -----------------------------------
// SVD Line: 4650

//  <rtree> SFDITEM_REG__TIM1_BKICR
//    <name> BKICR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C28) Break Input Control Register </i>
//    <loc> ( (unsigned int)((TIM1_BKICR >> 0) & 0xFFFFFFFF), ((TIM1_BKICR = (TIM1_BKICR & ~(0x3330717UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3330717) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_BKICR_BKE </item>
//    <item> SFDITEM_FIELD__TIM1_BKICR_BKP </item>
//    <item> SFDITEM_FIELD__TIM1_BKICR_BKIC </item>
//    <item> SFDITEM_FIELD__TIM1_BKICR_BKSC </item>
//    <item> SFDITEM_FIELD__TIM1_BKICR_BKINFR </item>
//    <item> SFDITEM_FIELD__TIM1_BKICR_LOCKUPE </item>
//    <item> SFDITEM_FIELD__TIM1_BKICR_PVDE </item>
//    <item> SFDITEM_FIELD__TIM1_BKICR_SWE </item>
//    <item> SFDITEM_FIELD__TIM1_BKICR_BKINE </item>
//    <item> SFDITEM_FIELD__TIM1_BKICR_CMP0E </item>
//    <item> SFDITEM_FIELD__TIM1_BKICR_CMP1E </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_DTCR  --------------------------------
// SVD Line: 4727

unsigned int TIM1_DTCR __AT (0x40012C2C);



// --------------------------------  Field Item: TIM1_DTCR_DT  ------------------------------------
// SVD Line: 4736

//  <item> SFDITEM_FIELD__TIM1_DTCR_DT
//    <name> DT </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40012C2C) Dead-time value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_DTCR >> 0) & 0xFFF), ((TIM1_DTCR = (TIM1_DTCR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_DTCR  -----------------------------------
// SVD Line: 4727

//  <rtree> SFDITEM_REG__TIM1_DTCR
//    <name> DTCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C2C) Dead Time Control Register </i>
//    <loc> ( (unsigned int)((TIM1_DTCR >> 0) & 0xFFFFFFFF), ((TIM1_DTCR = (TIM1_DTCR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_DTCR_DT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_TDCR1  -------------------------------
// SVD Line: 4744

unsigned int TIM1_TDCR1 __AT (0x40012C30);



// -------------------------------  Field Item: TIM1_TDCR1_ARDE  ----------------------------------
// SVD Line: 4753

//  <item> SFDITEM_FIELD__TIM1_TDCR1_ARDE
//    <name> ARDE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C30) auto reload DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_TDCR1 ) </loc>
//      <o.0..0> ARDE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_TDCR1_OC1DE  ----------------------------------
// SVD Line: 4759

//  <item> SFDITEM_FIELD__TIM1_TDCR1_OC1DE
//    <name> OC1DE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012C30) output compare 1 DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_TDCR1 ) </loc>
//      <o.1..1> OC1DE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_TDCR1_OC2DE  ----------------------------------
// SVD Line: 4765

//  <item> SFDITEM_FIELD__TIM1_TDCR1_OC2DE
//    <name> OC2DE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C30) output compare 2 DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_TDCR1 ) </loc>
//      <o.2..2> OC2DE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_TDCR1_OC3DE  ----------------------------------
// SVD Line: 4771

//  <item> SFDITEM_FIELD__TIM1_TDCR1_OC3DE
//    <name> OC3DE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C30) output compare 3 DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_TDCR1 ) </loc>
//      <o.3..3> OC3DE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_TDCR1_OC4DE  ----------------------------------
// SVD Line: 4777

//  <item> SFDITEM_FIELD__TIM1_TDCR1_OC4DE
//    <name> OC4DE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012C30) output compare 4 DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_TDCR1 ) </loc>
//      <o.4..4> OC4DE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_TDCR1_IC2RDE  ---------------------------------
// SVD Line: 4783

//  <item> SFDITEM_FIELD__TIM1_TDCR1_IC2RDE
//    <name> IC2RDE </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40012C30) input capture 2 rising edge DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_TDCR1 ) </loc>
//      <o.18..18> IC2RDE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_TDCR1_IC2FDE  ---------------------------------
// SVD Line: 4789

//  <item> SFDITEM_FIELD__TIM1_TDCR1_IC2FDE
//    <name> IC2FDE </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40012C30) input capture 2 falling edge DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_TDCR1 ) </loc>
//      <o.19..19> IC2FDE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_TDCR1_IC3RDE  ---------------------------------
// SVD Line: 4795

//  <item> SFDITEM_FIELD__TIM1_TDCR1_IC3RDE
//    <name> IC3RDE </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40012C30) input capture 3 rising edge DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_TDCR1 ) </loc>
//      <o.20..20> IC3RDE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_TDCR1_IC3FDE  ---------------------------------
// SVD Line: 4801

//  <item> SFDITEM_FIELD__TIM1_TDCR1_IC3FDE
//    <name> IC3FDE </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40012C30) input capture 3 falling edge DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_TDCR1 ) </loc>
//      <o.21..21> IC3FDE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_TDCR1_IC4RDE  ---------------------------------
// SVD Line: 4807

//  <item> SFDITEM_FIELD__TIM1_TDCR1_IC4RDE
//    <name> IC4RDE </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40012C30) input capture 4 rising edge DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_TDCR1 ) </loc>
//      <o.22..22> IC4RDE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_TDCR1_IC4FDE  ---------------------------------
// SVD Line: 4813

//  <item> SFDITEM_FIELD__TIM1_TDCR1_IC4FDE
//    <name> IC4FDE </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40012C30) input capture 4 falling edge DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_TDCR1 ) </loc>
//      <o.23..23> IC4FDE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM1_TDCR1  -----------------------------------
// SVD Line: 4744

//  <rtree> SFDITEM_REG__TIM1_TDCR1
//    <name> TDCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C30) Trigger DMA Control Register 1 </i>
//    <loc> ( (unsigned int)((TIM1_TDCR1 >> 0) & 0xFFFFFFFF), ((TIM1_TDCR1 = (TIM1_TDCR1 & ~(0xFC001FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFC001F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_TDCR1_ARDE </item>
//    <item> SFDITEM_FIELD__TIM1_TDCR1_OC1DE </item>
//    <item> SFDITEM_FIELD__TIM1_TDCR1_OC2DE </item>
//    <item> SFDITEM_FIELD__TIM1_TDCR1_OC3DE </item>
//    <item> SFDITEM_FIELD__TIM1_TDCR1_OC4DE </item>
//    <item> SFDITEM_FIELD__TIM1_TDCR1_IC2RDE </item>
//    <item> SFDITEM_FIELD__TIM1_TDCR1_IC2FDE </item>
//    <item> SFDITEM_FIELD__TIM1_TDCR1_IC3RDE </item>
//    <item> SFDITEM_FIELD__TIM1_TDCR1_IC3FDE </item>
//    <item> SFDITEM_FIELD__TIM1_TDCR1_IC4RDE </item>
//    <item> SFDITEM_FIELD__TIM1_TDCR1_IC4FDE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_TDCR2  -------------------------------
// SVD Line: 4821

unsigned int TIM1_TDCR2 __AT (0x40012C34);



// -------------------------------  Field Item: TIM1_TDCR2_TDE  -----------------------------------
// SVD Line: 4830

//  <item> SFDITEM_FIELD__TIM1_TDCR2_TDE
//    <name> TDE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012C34) trigger DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_TDCR2 ) </loc>
//      <o.1..1> TDE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_TDCR2_UDE  -----------------------------------
// SVD Line: 4836

//  <item> SFDITEM_FIELD__TIM1_TDCR2_UDE
//    <name> UDE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C34) update DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_TDCR2 ) </loc>
//      <o.2..2> UDE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM1_TDCR2  -----------------------------------
// SVD Line: 4821

//  <rtree> SFDITEM_REG__TIM1_TDCR2
//    <name> TDCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C34) Trigger DMA Control Register 2 </i>
//    <loc> ( (unsigned int)((TIM1_TDCR2 >> 0) & 0xFFFFFFFF), ((TIM1_TDCR2 = (TIM1_TDCR2 & ~(0x6UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x6) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_TDCR2_TDE </item>
//    <item> SFDITEM_FIELD__TIM1_TDCR2_UDE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_TACR  --------------------------------
// SVD Line: 4844

unsigned int TIM1_TACR __AT (0x40012C38);



// -------------------------------  Field Item: TIM1_TACR_UOAE  -----------------------------------
// SVD Line: 4853

//  <item> SFDITEM_FIELD__TIM1_TACR_UOAE
//    <name> UOAE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C38) UpOVF trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_TACR ) </loc>
//      <o.0..0> UOAE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_TACR_DOAE  -----------------------------------
// SVD Line: 4859

//  <item> SFDITEM_FIELD__TIM1_TACR_DOAE
//    <name> DOAE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012C38) DownOVF trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_TACR ) </loc>
//      <o.1..1> DOAE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_TACR_OC1UE  ----------------------------------
// SVD Line: 4865

//  <item> SFDITEM_FIELD__TIM1_TACR_OC1UE
//    <name> OC1UE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C38) OC1U trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_TACR ) </loc>
//      <o.2..2> OC1UE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_TACR_OC1DE  ----------------------------------
// SVD Line: 4871

//  <item> SFDITEM_FIELD__TIM1_TACR_OC1DE
//    <name> OC1DE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C38) OC1D trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_TACR ) </loc>
//      <o.3..3> OC1DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_TACR_OC2UE  ----------------------------------
// SVD Line: 4877

//  <item> SFDITEM_FIELD__TIM1_TACR_OC2UE
//    <name> OC2UE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012C38) OC2U trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_TACR ) </loc>
//      <o.4..4> OC2UE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_TACR_OC2DE  ----------------------------------
// SVD Line: 4883

//  <item> SFDITEM_FIELD__TIM1_TACR_OC2DE
//    <name> OC2DE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40012C38) OC2D trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_TACR ) </loc>
//      <o.5..5> OC2DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_TACR_OC3UE  ----------------------------------
// SVD Line: 4889

//  <item> SFDITEM_FIELD__TIM1_TACR_OC3UE
//    <name> OC3UE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40012C38) OC3U trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_TACR ) </loc>
//      <o.6..6> OC3UE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_TACR_OC3DE  ----------------------------------
// SVD Line: 4895

//  <item> SFDITEM_FIELD__TIM1_TACR_OC3DE
//    <name> OC3DE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C38) OC3D trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_TACR ) </loc>
//      <o.7..7> OC3DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_TACR_OC4UE  ----------------------------------
// SVD Line: 4901

//  <item> SFDITEM_FIELD__TIM1_TACR_OC4UE
//    <name> OC4UE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40012C38) OC4U trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_TACR ) </loc>
//      <o.8..8> OC4UE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_TACR_OC4DE  ----------------------------------
// SVD Line: 4907

//  <item> SFDITEM_FIELD__TIM1_TACR_OC4DE
//    <name> OC4DE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012C38) OC4D trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_TACR ) </loc>
//      <o.9..9> OC4DE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_TACR_TAE  -----------------------------------
// SVD Line: 4913

//  <item> SFDITEM_FIELD__TIM1_TACR_TAE
//    <name> TAE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C38) TEV trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_TACR ) </loc>
//      <o.10..10> TAE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_TACR  -----------------------------------
// SVD Line: 4844

//  <rtree> SFDITEM_REG__TIM1_TACR
//    <name> TACR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C38) Regular Trigger ADC Control Register </i>
//    <loc> ( (unsigned int)((TIM1_TACR >> 0) & 0xFFFFFFFF), ((TIM1_TACR = (TIM1_TACR & ~(0x7FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_TACR_UOAE </item>
//    <item> SFDITEM_FIELD__TIM1_TACR_DOAE </item>
//    <item> SFDITEM_FIELD__TIM1_TACR_OC1UE </item>
//    <item> SFDITEM_FIELD__TIM1_TACR_OC1DE </item>
//    <item> SFDITEM_FIELD__TIM1_TACR_OC2UE </item>
//    <item> SFDITEM_FIELD__TIM1_TACR_OC2DE </item>
//    <item> SFDITEM_FIELD__TIM1_TACR_OC3UE </item>
//    <item> SFDITEM_FIELD__TIM1_TACR_OC3DE </item>
//    <item> SFDITEM_FIELD__TIM1_TACR_OC4UE </item>
//    <item> SFDITEM_FIELD__TIM1_TACR_OC4DE </item>
//    <item> SFDITEM_FIELD__TIM1_TACR_TAE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_JTACR  -------------------------------
// SVD Line: 4921

unsigned int TIM1_JTACR __AT (0x40012C3C);



// -------------------------------  Field Item: TIM1_JTACR_UOAE  ----------------------------------
// SVD Line: 4930

//  <item> SFDITEM_FIELD__TIM1_JTACR_UOAE
//    <name> UOAE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C3C) UpOVF trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_JTACR ) </loc>
//      <o.0..0> UOAE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_JTACR_DOAE  ----------------------------------
// SVD Line: 4936

//  <item> SFDITEM_FIELD__TIM1_JTACR_DOAE
//    <name> DOAE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012C3C) DownOVF trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_JTACR ) </loc>
//      <o.1..1> DOAE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_JTACR_OC1UE  ----------------------------------
// SVD Line: 4942

//  <item> SFDITEM_FIELD__TIM1_JTACR_OC1UE
//    <name> OC1UE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C3C) OC1U trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_JTACR ) </loc>
//      <o.2..2> OC1UE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_JTACR_OC1DE  ----------------------------------
// SVD Line: 4948

//  <item> SFDITEM_FIELD__TIM1_JTACR_OC1DE
//    <name> OC1DE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C3C) OC1D trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_JTACR ) </loc>
//      <o.3..3> OC1DE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_JTACR_OC2UE  ----------------------------------
// SVD Line: 4954

//  <item> SFDITEM_FIELD__TIM1_JTACR_OC2UE
//    <name> OC2UE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012C3C) OC2U trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_JTACR ) </loc>
//      <o.4..4> OC2UE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_JTACR_OC2DE  ----------------------------------
// SVD Line: 4960

//  <item> SFDITEM_FIELD__TIM1_JTACR_OC2DE
//    <name> OC2DE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40012C3C) OC2D trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_JTACR ) </loc>
//      <o.5..5> OC2DE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_JTACR_OC3UE  ----------------------------------
// SVD Line: 4966

//  <item> SFDITEM_FIELD__TIM1_JTACR_OC3UE
//    <name> OC3UE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40012C3C) OC3U trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_JTACR ) </loc>
//      <o.6..6> OC3UE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_JTACR_OC3DE  ----------------------------------
// SVD Line: 4972

//  <item> SFDITEM_FIELD__TIM1_JTACR_OC3DE
//    <name> OC3DE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C3C) OC3D trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_JTACR ) </loc>
//      <o.7..7> OC3DE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_JTACR_OC4UE  ----------------------------------
// SVD Line: 4978

//  <item> SFDITEM_FIELD__TIM1_JTACR_OC4UE
//    <name> OC4UE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40012C3C) OC4U trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_JTACR ) </loc>
//      <o.8..8> OC4UE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_JTACR_OC4DE  ----------------------------------
// SVD Line: 4984

//  <item> SFDITEM_FIELD__TIM1_JTACR_OC4DE
//    <name> OC4DE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012C3C) OC4D trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_JTACR ) </loc>
//      <o.9..9> OC4DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_JTACR_TAE  -----------------------------------
// SVD Line: 4990

//  <item> SFDITEM_FIELD__TIM1_JTACR_TAE
//    <name> TAE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C3C) TEV trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_JTACR ) </loc>
//      <o.10..10> TAE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM1_JTACR  -----------------------------------
// SVD Line: 4921

//  <rtree> SFDITEM_REG__TIM1_JTACR
//    <name> JTACR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C3C) Injected Trigger ADC Control Register </i>
//    <loc> ( (unsigned int)((TIM1_JTACR >> 0) & 0xFFFFFFFF), ((TIM1_JTACR = (TIM1_JTACR & ~(0x7FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_JTACR_UOAE </item>
//    <item> SFDITEM_FIELD__TIM1_JTACR_DOAE </item>
//    <item> SFDITEM_FIELD__TIM1_JTACR_OC1UE </item>
//    <item> SFDITEM_FIELD__TIM1_JTACR_OC1DE </item>
//    <item> SFDITEM_FIELD__TIM1_JTACR_OC2UE </item>
//    <item> SFDITEM_FIELD__TIM1_JTACR_OC2DE </item>
//    <item> SFDITEM_FIELD__TIM1_JTACR_OC3UE </item>
//    <item> SFDITEM_FIELD__TIM1_JTACR_OC3DE </item>
//    <item> SFDITEM_FIELD__TIM1_JTACR_OC4UE </item>
//    <item> SFDITEM_FIELD__TIM1_JTACR_OC4DE </item>
//    <item> SFDITEM_FIELD__TIM1_JTACR_TAE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_SR1  --------------------------------
// SVD Line: 4998

unsigned int TIM1_SR1 __AT (0x40012C40);



// --------------------------------  Field Item: TIM1_SR1_ARF  ------------------------------------
// SVD Line: 5006

//  <item> SFDITEM_FIELD__TIM1_SR1_ARF
//    <name> ARF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C40) Auto reload flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR1 ) </loc>
//      <o.0..0> ARF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR1_OC1F  -----------------------------------
// SVD Line: 5013

//  <item> SFDITEM_FIELD__TIM1_SR1_OC1F
//    <name> OC1F </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012C40) Output compare 1 flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR1 ) </loc>
//      <o.1..1> OC1F
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR1_OC2F  -----------------------------------
// SVD Line: 5020

//  <item> SFDITEM_FIELD__TIM1_SR1_OC2F
//    <name> OC2F </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C40) Output compare 2 flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR1 ) </loc>
//      <o.2..2> OC2F
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR1_OC3F  -----------------------------------
// SVD Line: 5027

//  <item> SFDITEM_FIELD__TIM1_SR1_OC3F
//    <name> OC3F </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C40) Output compare 3 flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR1 ) </loc>
//      <o.3..3> OC3F
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR1_OC4F  -----------------------------------
// SVD Line: 5034

//  <item> SFDITEM_FIELD__TIM1_SR1_OC4F
//    <name> OC4F </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012C40) Output compare 4 flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR1 ) </loc>
//      <o.4..4> OC4F
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_SR1_PHASE  -----------------------------------
// SVD Line: 5041

//  <item> SFDITEM_FIELD__TIM1_SR1_PHASE
//    <name> PHASE </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x40012C40) Phase shift function flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR1 ) </loc>
//      <o.15..15> PHASE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_SR1  ------------------------------------
// SVD Line: 4998

//  <rtree> SFDITEM_REG__TIM1_SR1
//    <name> SR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C40) Status Register 1 </i>
//    <loc> ( (unsigned int)((TIM1_SR1 >> 0) & 0xFFFFFFFF), ((TIM1_SR1 = (TIM1_SR1 & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_SR1_ARF </item>
//    <item> SFDITEM_FIELD__TIM1_SR1_OC1F </item>
//    <item> SFDITEM_FIELD__TIM1_SR1_OC2F </item>
//    <item> SFDITEM_FIELD__TIM1_SR1_OC3F </item>
//    <item> SFDITEM_FIELD__TIM1_SR1_OC4F </item>
//    <item> SFDITEM_FIELD__TIM1_SR1_PHASE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_SR2  --------------------------------
// SVD Line: 5050

unsigned int TIM1_SR2 __AT (0x40012C44);



// --------------------------------  Field Item: TIM1_SR2_BIF  ------------------------------------
// SVD Line: 5059

//  <item> SFDITEM_FIELD__TIM1_SR2_BIF
//    <name> BIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C44) Break input flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR2 ) </loc>
//      <o.0..0> BIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR2_TIF  ------------------------------------
// SVD Line: 5065

//  <item> SFDITEM_FIELD__TIM1_SR2_TIF
//    <name> TIF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012C44) Trigger input flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR2 ) </loc>
//      <o.1..1> TIF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM1_SR2_UF  ------------------------------------
// SVD Line: 5071

//  <item> SFDITEM_FIELD__TIM1_SR2_UF
//    <name> UF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C44) update flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR2 ) </loc>
//      <o.2..2> UF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_SR2  ------------------------------------
// SVD Line: 5050

//  <rtree> SFDITEM_REG__TIM1_SR2
//    <name> SR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C44) Status Register 2 </i>
//    <loc> ( (unsigned int)((TIM1_SR2 >> 0) & 0xFFFFFFFF), ((TIM1_SR2 = (TIM1_SR2 & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_SR2_BIF </item>
//    <item> SFDITEM_FIELD__TIM1_SR2_TIF </item>
//    <item> SFDITEM_FIELD__TIM1_SR2_UF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_IER1  --------------------------------
// SVD Line: 5079

unsigned int TIM1_IER1 __AT (0x40012C48);



// -------------------------------  Field Item: TIM1_IER1_ARIE  -----------------------------------
// SVD Line: 5088

//  <item> SFDITEM_FIELD__TIM1_IER1_ARIE
//    <name> ARIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C48) Auto reload interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_IER1 ) </loc>
//      <o.0..0> ARIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_IER1_OC1IE  ----------------------------------
// SVD Line: 5094

//  <item> SFDITEM_FIELD__TIM1_IER1_OC1IE
//    <name> OC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012C48) output compare 1 interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_IER1 ) </loc>
//      <o.1..1> OC1IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_IER1_OC2IE  ----------------------------------
// SVD Line: 5100

//  <item> SFDITEM_FIELD__TIM1_IER1_OC2IE
//    <name> OC2IE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C48) output compare 2 interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_IER1 ) </loc>
//      <o.2..2> OC2IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_IER1_OC3IE  ----------------------------------
// SVD Line: 5106

//  <item> SFDITEM_FIELD__TIM1_IER1_OC3IE
//    <name> OC3IE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C48) output compare 3 interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_IER1 ) </loc>
//      <o.3..3> OC3IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_IER1_OC4IE  ----------------------------------
// SVD Line: 5112

//  <item> SFDITEM_FIELD__TIM1_IER1_OC4IE
//    <name> OC4IE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012C48) output compare 4 interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_IER1 ) </loc>
//      <o.4..4> OC4IE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_IER1  -----------------------------------
// SVD Line: 5079

//  <rtree> SFDITEM_REG__TIM1_IER1
//    <name> IER1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C48) Interrupt Enable Register 1 </i>
//    <loc> ( (unsigned int)((TIM1_IER1 >> 0) & 0xFFFFFFFF), ((TIM1_IER1 = (TIM1_IER1 & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_IER1_ARIE </item>
//    <item> SFDITEM_FIELD__TIM1_IER1_OC1IE </item>
//    <item> SFDITEM_FIELD__TIM1_IER1_OC2IE </item>
//    <item> SFDITEM_FIELD__TIM1_IER1_OC3IE </item>
//    <item> SFDITEM_FIELD__TIM1_IER1_OC4IE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_IER2  --------------------------------
// SVD Line: 5120

unsigned int TIM1_IER2 __AT (0x40012C4C);



// -------------------------------  Field Item: TIM1_IER2_BKIE  -----------------------------------
// SVD Line: 5129

//  <item> SFDITEM_FIELD__TIM1_IER2_BKIE
//    <name> BKIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C4C) Break interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_IER2 ) </loc>
//      <o.0..0> BKIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_IER2_TIE  -----------------------------------
// SVD Line: 5135

//  <item> SFDITEM_FIELD__TIM1_IER2_TIE
//    <name> TIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012C4C) Trigger interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_IER2 ) </loc>
//      <o.1..1> TIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_IER2_UIE  -----------------------------------
// SVD Line: 5141

//  <item> SFDITEM_FIELD__TIM1_IER2_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C4C) Update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_IER2 ) </loc>
//      <o.2..2> UIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_IER2  -----------------------------------
// SVD Line: 5120

//  <rtree> SFDITEM_REG__TIM1_IER2
//    <name> IER2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C4C) Interrupt Enable Register 2 </i>
//    <loc> ( (unsigned int)((TIM1_IER2 >> 0) & 0xFFFFFFFF), ((TIM1_IER2 = (TIM1_IER2 & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_IER2_BKIE </item>
//    <item> SFDITEM_FIELD__TIM1_IER2_TIE </item>
//    <item> SFDITEM_FIELD__TIM1_IER2_UIE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_ITARR  -------------------------------
// SVD Line: 5149

unsigned int TIM1_ITARR __AT (0x40012C50);



// ------------------------------  Field Item: TIM1_ITARR_ITARR  ----------------------------------
// SVD Line: 5158

//  <item> SFDITEM_FIELD__TIM1_ITARR_ITARR
//    <name> ITARR </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40012C50) TIM interrupt auto reload </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_ITARR >> 0) & 0xF), ((TIM1_ITARR = (TIM1_ITARR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM1_ITARR  -----------------------------------
// SVD Line: 5149

//  <rtree> SFDITEM_REG__TIM1_ITARR
//    <name> ITARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C50) Interrupt Auto Reload Register </i>
//    <loc> ( (unsigned int)((TIM1_ITARR >> 0) & 0xFFFFFFFF), ((TIM1_ITARR = (TIM1_ITARR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_ITARR_ITARR </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: TIM1_ITCNTR  -------------------------------
// SVD Line: 5166

unsigned int TIM1_ITCNTR __AT (0x40012C54);



// ------------------------------  Field Item: TIM1_ITCNTR_ITCNT  ---------------------------------
// SVD Line: 5175

//  <item> SFDITEM_FIELD__TIM1_ITCNTR_ITCNT
//    <name> ITCNT </name>
//    <r> 
//    <i> [Bits 3..0] RO (@ 0x40012C54) TIM interrupt counter value </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_ITCNTR >> 0) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM1_ITCNTR  ----------------------------------
// SVD Line: 5166

//  <rtree> SFDITEM_REG__TIM1_ITCNTR
//    <name> ITCNTR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40012C54) Interrupt Counter Register </i>
//    <loc> ( (unsigned int)((TIM1_ITCNTR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__TIM1_ITCNTR_ITCNT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_PSCR  --------------------------------
// SVD Line: 5183

unsigned int TIM1_PSCR __AT (0x40012C58);



// --------------------------------  Field Item: TIM1_PSCR_PSC  -----------------------------------
// SVD Line: 5192

//  <item> SFDITEM_FIELD__TIM1_PSCR_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C58) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_PSCR >> 0) & 0xFFFF), ((TIM1_PSCR = (TIM1_PSCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_PSCR  -----------------------------------
// SVD Line: 5183

//  <rtree> SFDITEM_REG__TIM1_PSCR
//    <name> PSCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C58) Prescaler Register </i>
//    <loc> ( (unsigned int)((TIM1_PSCR >> 0) & 0xFFFFFFFF), ((TIM1_PSCR = (TIM1_PSCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_PSCR_PSC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_CNTR  --------------------------------
// SVD Line: 5200

unsigned int TIM1_CNTR __AT (0x40012C60);



// --------------------------------  Field Item: TIM1_CNTR_CNT  -----------------------------------
// SVD Line: 5209

//  <item> SFDITEM_FIELD__TIM1_CNTR_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C60) Counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_CNTR >> 0) & 0xFFFF), ((TIM1_CNTR = (TIM1_CNTR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CNTR  -----------------------------------
// SVD Line: 5200

//  <rtree> SFDITEM_REG__TIM1_CNTR
//    <name> CNTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C60) Counter Register </i>
//    <loc> ( (unsigned int)((TIM1_CNTR >> 0) & 0xFFFFFFFF), ((TIM1_CNTR = (TIM1_CNTR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CNTR_CNT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_ARR  --------------------------------
// SVD Line: 5217

unsigned int TIM1_ARR __AT (0x40012C64);



// --------------------------------  Field Item: TIM1_ARR_ARR  ------------------------------------
// SVD Line: 5226

//  <item> SFDITEM_FIELD__TIM1_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C64) Auto reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_ARR >> 0) & 0xFFFF), ((TIM1_ARR = (TIM1_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_ARR  ------------------------------------
// SVD Line: 5217

//  <rtree> SFDITEM_REG__TIM1_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C64) Auto Reload Register </i>
//    <loc> ( (unsigned int)((TIM1_ARR >> 0) & 0xFFFFFFFF), ((TIM1_ARR = (TIM1_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_OCR1  --------------------------------
// SVD Line: 5234

unsigned int TIM1_OCR1 __AT (0x40012C68);



// --------------------------------  Field Item: TIM1_OCR1_OCR  -----------------------------------
// SVD Line: 5243

//  <item> SFDITEM_FIELD__TIM1_OCR1_OCR
//    <name> OCR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C68) output compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_OCR1 >> 0) & 0xFFFF), ((TIM1_OCR1 = (TIM1_OCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM1_OCR1_OCRD  -----------------------------------
// SVD Line: 5249

//  <item> SFDITEM_FIELD__TIM1_OCR1_OCRD
//    <name> OCRD </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x40012C68) output compare value when counting down </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_OCR1 >> 16) & 0xFFFF), ((TIM1_OCR1 = (TIM1_OCR1 & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_OCR1  -----------------------------------
// SVD Line: 5234

//  <rtree> SFDITEM_REG__TIM1_OCR1
//    <name> OCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C68) Output Compare Register 1 </i>
//    <loc> ( (unsigned int)((TIM1_OCR1 >> 0) & 0xFFFFFFFF), ((TIM1_OCR1 = (TIM1_OCR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_OCR1_OCR </item>
//    <item> SFDITEM_FIELD__TIM1_OCR1_OCRD </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_OCR2  --------------------------------
// SVD Line: 5257

unsigned int TIM1_OCR2 __AT (0x40012C6C);



// --------------------------------  Field Item: TIM1_OCR2_OCR  -----------------------------------
// SVD Line: 5266

//  <item> SFDITEM_FIELD__TIM1_OCR2_OCR
//    <name> OCR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C6C) output compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_OCR2 >> 0) & 0xFFFF), ((TIM1_OCR2 = (TIM1_OCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM1_OCR2_OCRD  -----------------------------------
// SVD Line: 5272

//  <item> SFDITEM_FIELD__TIM1_OCR2_OCRD
//    <name> OCRD </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x40012C6C) output compare value when counting down </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_OCR2 >> 16) & 0xFFFF), ((TIM1_OCR2 = (TIM1_OCR2 & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_OCR2  -----------------------------------
// SVD Line: 5257

//  <rtree> SFDITEM_REG__TIM1_OCR2
//    <name> OCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C6C) Output Compare Register 2 </i>
//    <loc> ( (unsigned int)((TIM1_OCR2 >> 0) & 0xFFFFFFFF), ((TIM1_OCR2 = (TIM1_OCR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_OCR2_OCR </item>
//    <item> SFDITEM_FIELD__TIM1_OCR2_OCRD </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_OCR3  --------------------------------
// SVD Line: 5280

unsigned int TIM1_OCR3 __AT (0x40012C70);



// --------------------------------  Field Item: TIM1_OCR3_OCR  -----------------------------------
// SVD Line: 5289

//  <item> SFDITEM_FIELD__TIM1_OCR3_OCR
//    <name> OCR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C70) output compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_OCR3 >> 0) & 0xFFFF), ((TIM1_OCR3 = (TIM1_OCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM1_OCR3_OCRD  -----------------------------------
// SVD Line: 5295

//  <item> SFDITEM_FIELD__TIM1_OCR3_OCRD
//    <name> OCRD </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x40012C70) output compare value when counting down </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_OCR3 >> 16) & 0xFFFF), ((TIM1_OCR3 = (TIM1_OCR3 & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_OCR3  -----------------------------------
// SVD Line: 5280

//  <rtree> SFDITEM_REG__TIM1_OCR3
//    <name> OCR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C70) Output Compare Register 3 </i>
//    <loc> ( (unsigned int)((TIM1_OCR3 >> 0) & 0xFFFFFFFF), ((TIM1_OCR3 = (TIM1_OCR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_OCR3_OCR </item>
//    <item> SFDITEM_FIELD__TIM1_OCR3_OCRD </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_OCR4  --------------------------------
// SVD Line: 5303

unsigned int TIM1_OCR4 __AT (0x40012C74);



// --------------------------------  Field Item: TIM1_OCR4_OCR  -----------------------------------
// SVD Line: 5312

//  <item> SFDITEM_FIELD__TIM1_OCR4_OCR
//    <name> OCR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C74) output compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_OCR4 >> 0) & 0xFFFF), ((TIM1_OCR4 = (TIM1_OCR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM1_OCR4_OCRD  -----------------------------------
// SVD Line: 5318

//  <item> SFDITEM_FIELD__TIM1_OCR4_OCRD
//    <name> OCRD </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x40012C74) output compare value when counting down </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_OCR4 >> 16) & 0xFFFF), ((TIM1_OCR4 = (TIM1_OCR4 & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_OCR4  -----------------------------------
// SVD Line: 5303

//  <rtree> SFDITEM_REG__TIM1_OCR4
//    <name> OCR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C74) Output Compare Register 4 </i>
//    <loc> ( (unsigned int)((TIM1_OCR4 >> 0) & 0xFFFFFFFF), ((TIM1_OCR4 = (TIM1_OCR4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_OCR4_OCR </item>
//    <item> SFDITEM_FIELD__TIM1_OCR4_OCRD </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: TIM1  -------------------------------------
// SVD Line: 4307

//  <view> TIM1
//    <name> TIM1 </name>
//    <item> SFDITEM_REG__TIM1_CR </item>
//    <item> SFDITEM_REG__TIM1_MSCR </item>
//    <item> SFDITEM_REG__TIM1_PCR </item>
//    <item> SFDITEM_REG__TIM1_OCMR </item>
//    <item> SFDITEM_REG__TIM1_BKICR </item>
//    <item> SFDITEM_REG__TIM1_DTCR </item>
//    <item> SFDITEM_REG__TIM1_TDCR1 </item>
//    <item> SFDITEM_REG__TIM1_TDCR2 </item>
//    <item> SFDITEM_REG__TIM1_TACR </item>
//    <item> SFDITEM_REG__TIM1_JTACR </item>
//    <item> SFDITEM_REG__TIM1_SR1 </item>
//    <item> SFDITEM_REG__TIM1_SR2 </item>
//    <item> SFDITEM_REG__TIM1_IER1 </item>
//    <item> SFDITEM_REG__TIM1_IER2 </item>
//    <item> SFDITEM_REG__TIM1_ITARR </item>
//    <item> SFDITEM_REG__TIM1_ITCNTR </item>
//    <item> SFDITEM_REG__TIM1_PSCR </item>
//    <item> SFDITEM_REG__TIM1_CNTR </item>
//    <item> SFDITEM_REG__TIM1_ARR </item>
//    <item> SFDITEM_REG__TIM1_OCR1 </item>
//    <item> SFDITEM_REG__TIM1_OCR2 </item>
//    <item> SFDITEM_REG__TIM1_OCR3 </item>
//    <item> SFDITEM_REG__TIM1_OCR4 </item>
//  </view>
//  


// -----------------------------  Register Item Address: TIM8_CR  ---------------------------------
// SVD Line: 5339

unsigned int TIM8_CR __AT (0x40006400);



// ---------------------------------  Field Item: TIM8_CR_EN  -------------------------------------
// SVD Line: 5348

//  <item> SFDITEM_FIELD__TIM8_CR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40006400) TIM enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM8_CR_UG  -------------------------------------
// SVD Line: 5354

//  <item> SFDITEM_FIELD__TIM8_CR_UG
//    <name> UG </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40006400) Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CR ) </loc>
//      <o.1..1> UG
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM8_CR_OPM  ------------------------------------
// SVD Line: 5360

//  <item> SFDITEM_FIELD__TIM8_CR_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40006400) One-pulse mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CR ) </loc>
//      <o.2..2> OPM
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM8_CR_CKD  ------------------------------------
// SVD Line: 5366

//  <item> SFDITEM_FIELD__TIM8_CR_CKD
//    <name> CKD </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x40006400) Sampling clock division </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_CR >> 8) & 0x7), ((TIM8_CR = (TIM8_CR & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: TIM8_CR_DIR  ------------------------------------
// SVD Line: 5372

//  <item> SFDITEM_FIELD__TIM8_CR_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40006400) Direction </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CR ) </loc>
//      <o.16..16> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_CR_DBGE  ------------------------------------
// SVD Line: 5378

//  <item> SFDITEM_FIELD__TIM8_CR_DBGE
//    <name> DBGE </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40006400) TIM debug </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CR ) </loc>
//      <o.31..31> DBGE
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: TIM8_CR  ------------------------------------
// SVD Line: 5339

//  <rtree> SFDITEM_REG__TIM8_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006400) Control Register </i>
//    <loc> ( (unsigned int)((TIM8_CR >> 0) & 0xFFFFFFFF), ((TIM8_CR = (TIM8_CR & ~(0x80010707UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x80010707) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM8_CR_EN </item>
//    <item> SFDITEM_FIELD__TIM8_CR_UG </item>
//    <item> SFDITEM_FIELD__TIM8_CR_OPM </item>
//    <item> SFDITEM_FIELD__TIM8_CR_CKD </item>
//    <item> SFDITEM_FIELD__TIM8_CR_DIR </item>
//    <item> SFDITEM_FIELD__TIM8_CR_DBGE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM8_MSCR  --------------------------------
// SVD Line: 5386

unsigned int TIM8_MSCR __AT (0x40006404);



// --------------------------------  Field Item: TIM8_MSCR_TIS  -----------------------------------
// SVD Line: 5395

//  <item> SFDITEM_FIELD__TIM8_MSCR_TIS
//    <name> TIS </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40006404) Trigger input selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_MSCR >> 0) & 0xF), ((TIM8_MSCR = (TIM8_MSCR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM8_MSCR_SMS  -----------------------------------
// SVD Line: 5401

//  <item> SFDITEM_FIELD__TIM8_MSCR_SMS
//    <name> SMS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40006404) Slave mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_MSCR >> 4) & 0x7), ((TIM8_MSCR = (TIM8_MSCR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM8_MSCR_SYNC  -----------------------------------
// SVD Line: 5407

//  <item> SFDITEM_FIELD__TIM8_MSCR_SYNC
//    <name> SYNC </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40006404) TIM synchronization enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_MSCR ) </loc>
//      <o.8..8> SYNC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_MSCR_TOS  -----------------------------------
// SVD Line: 5413

//  <item> SFDITEM_FIELD__TIM8_MSCR_TOS
//    <name> TOS </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40006404) Trigger output selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_MSCR >> 12) & 0xF), ((TIM8_MSCR = (TIM8_MSCR & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM8_MSCR_ECE  -----------------------------------
// SVD Line: 5419

//  <item> SFDITEM_FIELD__TIM8_MSCR_ECE
//    <name> ECE </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40006404) External clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_MSCR ) </loc>
//      <o.16..16> ECE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_MSCR_ETP  -----------------------------------
// SVD Line: 5425

//  <item> SFDITEM_FIELD__TIM8_MSCR_ETP
//    <name> ETP </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40006404) External trigger polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_MSCR ) </loc>
//      <o.17..17> ETP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_MSCR_ETF  -----------------------------------
// SVD Line: 5431

//  <item> SFDITEM_FIELD__TIM8_MSCR_ETF
//    <name> ETF </name>
//    <rw> 
//    <i> [Bits 26..24] RW (@ 0x40006404) External trigger filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_MSCR >> 24) & 0x7), ((TIM8_MSCR = (TIM8_MSCR & ~(0x7UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM8_MSCR_ETPSC  ----------------------------------
// SVD Line: 5437

//  <item> SFDITEM_FIELD__TIM8_MSCR_ETPSC
//    <name> ETPSC </name>
//    <rw> 
//    <i> [Bits 30..28] RW (@ 0x40006404) External trigger prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_MSCR >> 28) & 0x7), ((TIM8_MSCR = (TIM8_MSCR & ~(0x7UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM8_MSCR  -----------------------------------
// SVD Line: 5386

//  <rtree> SFDITEM_REG__TIM8_MSCR
//    <name> MSCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006404) Master And Slave Mode Control Register </i>
//    <loc> ( (unsigned int)((TIM8_MSCR >> 0) & 0xFFFFFFFF), ((TIM8_MSCR = (TIM8_MSCR & ~(0x7703F17FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7703F17F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM8_MSCR_TIS </item>
//    <item> SFDITEM_FIELD__TIM8_MSCR_SMS </item>
//    <item> SFDITEM_FIELD__TIM8_MSCR_SYNC </item>
//    <item> SFDITEM_FIELD__TIM8_MSCR_TOS </item>
//    <item> SFDITEM_FIELD__TIM8_MSCR_ECE </item>
//    <item> SFDITEM_FIELD__TIM8_MSCR_ETP </item>
//    <item> SFDITEM_FIELD__TIM8_MSCR_ETF </item>
//    <item> SFDITEM_FIELD__TIM8_MSCR_ETPSC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM8_PCR  --------------------------------
// SVD Line: 5445

unsigned int TIM8_PCR __AT (0x4000640C);



// --------------------------------  Field Item: TIM8_PCR_CC1P  -----------------------------------
// SVD Line: 5454

//  <item> SFDITEM_FIELD__TIM8_PCR_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000640C) Capture/Compare 1 output polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_PCR ) </loc>
//      <o.0..0> CC1P
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_PCR_C1NP  -----------------------------------
// SVD Line: 5460

//  <item> SFDITEM_FIELD__TIM8_PCR_C1NP
//    <name> C1NP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000640C) Compare 1 complementary output polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_PCR ) </loc>
//      <o.1..1> C1NP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_PCR_CC2P  -----------------------------------
// SVD Line: 5466

//  <item> SFDITEM_FIELD__TIM8_PCR_CC2P
//    <name> CC2P </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4000640C) Capture/Compare 2 output polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_PCR ) </loc>
//      <o.4..4> CC2P
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_PCR_C2NP  -----------------------------------
// SVD Line: 5472

//  <item> SFDITEM_FIELD__TIM8_PCR_C2NP
//    <name> C2NP </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4000640C) Compare 2 complementary output polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_PCR ) </loc>
//      <o.5..5> C2NP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_PCR_CC3P  -----------------------------------
// SVD Line: 5478

//  <item> SFDITEM_FIELD__TIM8_PCR_CC3P
//    <name> CC3P </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000640C) Capture/Compare 3 output polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_PCR ) </loc>
//      <o.8..8> CC3P
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_PCR_C3NP  -----------------------------------
// SVD Line: 5484

//  <item> SFDITEM_FIELD__TIM8_PCR_C3NP
//    <name> C3NP </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000640C) Compare 3 complementary output polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_PCR ) </loc>
//      <o.9..9> C3NP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_PCR_CC4P  -----------------------------------
// SVD Line: 5490

//  <item> SFDITEM_FIELD__TIM8_PCR_CC4P
//    <name> CC4P </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4000640C) Capture/Compare 4 output polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_PCR ) </loc>
//      <o.12..12> CC4P
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_PCR_C4NP  -----------------------------------
// SVD Line: 5496

//  <item> SFDITEM_FIELD__TIM8_PCR_C4NP
//    <name> C4NP </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4000640C) Compare 4 complementary output polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_PCR ) </loc>
//      <o.13..13> C4NP
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM8_PCR  ------------------------------------
// SVD Line: 5445

//  <rtree> SFDITEM_REG__TIM8_PCR
//    <name> PCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000640C) Polarity Control Register </i>
//    <loc> ( (unsigned int)((TIM8_PCR >> 0) & 0xFFFFFFFF), ((TIM8_PCR = (TIM8_PCR & ~(0x3333UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3333) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM8_PCR_CC1P </item>
//    <item> SFDITEM_FIELD__TIM8_PCR_C1NP </item>
//    <item> SFDITEM_FIELD__TIM8_PCR_CC2P </item>
//    <item> SFDITEM_FIELD__TIM8_PCR_C2NP </item>
//    <item> SFDITEM_FIELD__TIM8_PCR_CC3P </item>
//    <item> SFDITEM_FIELD__TIM8_PCR_C3NP </item>
//    <item> SFDITEM_FIELD__TIM8_PCR_CC4P </item>
//    <item> SFDITEM_FIELD__TIM8_PCR_C4NP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM8_CAPR1  -------------------------------
// SVD Line: 5504

unsigned int TIM8_CAPR1 __AT (0x40006410);



// -------------------------------  Field Item: TIM8_CAPR1_IC1R  ----------------------------------
// SVD Line: 5513

//  <item> SFDITEM_FIELD__TIM8_CAPR1_IC1R
//    <name> IC1R </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40006410) input capture 1 rising capture enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CAPR1 ) </loc>
//      <o.0..0> IC1R
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_CAPR1_IC1F  ----------------------------------
// SVD Line: 5519

//  <item> SFDITEM_FIELD__TIM8_CAPR1_IC1F
//    <name> IC1F </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40006410) input capture 1 falling capture enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CAPR1 ) </loc>
//      <o.1..1> IC1F
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM8_CAPR1_IC1RC  ----------------------------------
// SVD Line: 5525

//  <item> SFDITEM_FIELD__TIM8_CAPR1_IC1RC
//    <name> IC1RC </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40006410) input capture 1 capture reset conter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CAPR1 ) </loc>
//      <o.2..2> IC1RC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM8_CAPR1_IC1PSC  ---------------------------------
// SVD Line: 5531

//  <item> SFDITEM_FIELD__TIM8_CAPR1_IC1PSC
//    <name> IC1PSC </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40006410) Input capture 1 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_CAPR1 >> 4) & 0x3), ((TIM8_CAPR1 = (TIM8_CAPR1 & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM8_CAPR1_ICS1S  ----------------------------------
// SVD Line: 5537

//  <item> SFDITEM_FIELD__TIM8_CAPR1_ICS1S
//    <name> ICS1S </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40006410) ICS1 selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_CAPR1 >> 6) & 0x3), ((TIM8_CAPR1 = (TIM8_CAPR1 & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM8_CAPR1_IC1S  ----------------------------------
// SVD Line: 5543

//  <item> SFDITEM_FIELD__TIM8_CAPR1_IC1S
//    <name> IC1S </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x40006410) input capture 1 source selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_CAPR1 >> 8) & 0x7), ((TIM8_CAPR1 = (TIM8_CAPR1 & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM8_CAPR1_IC1FR  ----------------------------------
// SVD Line: 5549

//  <item> SFDITEM_FIELD__TIM8_CAPR1_IC1FR
//    <name> IC1FR </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40006410) Input capture 1 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_CAPR1 >> 12) & 0x7), ((TIM8_CAPR1 = (TIM8_CAPR1 & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM8_CAPR1_IC2R  ----------------------------------
// SVD Line: 5555

//  <item> SFDITEM_FIELD__TIM8_CAPR1_IC2R
//    <name> IC2R </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40006410) input capture 2 rising capture enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CAPR1 ) </loc>
//      <o.16..16> IC2R
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_CAPR1_IC2F  ----------------------------------
// SVD Line: 5561

//  <item> SFDITEM_FIELD__TIM8_CAPR1_IC2F
//    <name> IC2F </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40006410) input capture 2 falling capture enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CAPR1 ) </loc>
//      <o.17..17> IC2F
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM8_CAPR1_IC2RC  ----------------------------------
// SVD Line: 5567

//  <item> SFDITEM_FIELD__TIM8_CAPR1_IC2RC
//    <name> IC2RC </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40006410) input capture 2 capture reset conter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CAPR1 ) </loc>
//      <o.18..18> IC2RC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM8_CAPR1_IC2PSC  ---------------------------------
// SVD Line: 5573

//  <item> SFDITEM_FIELD__TIM8_CAPR1_IC2PSC
//    <name> IC2PSC </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40006410) Input capture 2 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_CAPR1 >> 20) & 0x3), ((TIM8_CAPR1 = (TIM8_CAPR1 & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM8_CAPR1_IC2S  ----------------------------------
// SVD Line: 5579

//  <item> SFDITEM_FIELD__TIM8_CAPR1_IC2S
//    <name> IC2S </name>
//    <rw> 
//    <i> [Bits 26..24] RW (@ 0x40006410) input capture 2 source selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_CAPR1 >> 24) & 0x7), ((TIM8_CAPR1 = (TIM8_CAPR1 & ~(0x7UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM8_CAPR1_IC2FR  ----------------------------------
// SVD Line: 5585

//  <item> SFDITEM_FIELD__TIM8_CAPR1_IC2FR
//    <name> IC2FR </name>
//    <rw> 
//    <i> [Bits 30..28] RW (@ 0x40006410) Input capture 2 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_CAPR1 >> 28) & 0x7), ((TIM8_CAPR1 = (TIM8_CAPR1 & ~(0x7UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM8_CAPR1  -----------------------------------
// SVD Line: 5504

//  <rtree> SFDITEM_REG__TIM8_CAPR1
//    <name> CAPR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006410) Capture Configuration Register 1 </i>
//    <loc> ( (unsigned int)((TIM8_CAPR1 >> 0) & 0xFFFFFFFF), ((TIM8_CAPR1 = (TIM8_CAPR1 & ~(0x773777F7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x773777F7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM8_CAPR1_IC1R </item>
//    <item> SFDITEM_FIELD__TIM8_CAPR1_IC1F </item>
//    <item> SFDITEM_FIELD__TIM8_CAPR1_IC1RC </item>
//    <item> SFDITEM_FIELD__TIM8_CAPR1_IC1PSC </item>
//    <item> SFDITEM_FIELD__TIM8_CAPR1_ICS1S </item>
//    <item> SFDITEM_FIELD__TIM8_CAPR1_IC1S </item>
//    <item> SFDITEM_FIELD__TIM8_CAPR1_IC1FR </item>
//    <item> SFDITEM_FIELD__TIM8_CAPR1_IC2R </item>
//    <item> SFDITEM_FIELD__TIM8_CAPR1_IC2F </item>
//    <item> SFDITEM_FIELD__TIM8_CAPR1_IC2RC </item>
//    <item> SFDITEM_FIELD__TIM8_CAPR1_IC2PSC </item>
//    <item> SFDITEM_FIELD__TIM8_CAPR1_IC2S </item>
//    <item> SFDITEM_FIELD__TIM8_CAPR1_IC2FR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM8_CAPR2  -------------------------------
// SVD Line: 5593

unsigned int TIM8_CAPR2 __AT (0x40006414);



// -------------------------------  Field Item: TIM8_CAPR2_IC3R  ----------------------------------
// SVD Line: 5602

//  <item> SFDITEM_FIELD__TIM8_CAPR2_IC3R
//    <name> IC3R </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40006414) input capture 3 rising capture enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CAPR2 ) </loc>
//      <o.0..0> IC3R
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_CAPR2_IC3F  ----------------------------------
// SVD Line: 5608

//  <item> SFDITEM_FIELD__TIM8_CAPR2_IC3F
//    <name> IC3F </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40006414) input capture 3 falling capture enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CAPR2 ) </loc>
//      <o.1..1> IC3F
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM8_CAPR2_IC3RC  ----------------------------------
// SVD Line: 5614

//  <item> SFDITEM_FIELD__TIM8_CAPR2_IC3RC
//    <name> IC3RC </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40006414) input capture 3 capture reset conter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CAPR2 ) </loc>
//      <o.2..2> IC3RC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM8_CAPR2_IC3PSC  ---------------------------------
// SVD Line: 5620

//  <item> SFDITEM_FIELD__TIM8_CAPR2_IC3PSC
//    <name> IC3PSC </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40006414) Input capture 3 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_CAPR2 >> 4) & 0x3), ((TIM8_CAPR2 = (TIM8_CAPR2 & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM8_CAPR2_IC3S  ----------------------------------
// SVD Line: 5626

//  <item> SFDITEM_FIELD__TIM8_CAPR2_IC3S
//    <name> IC3S </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x40006414) input capture 3 source selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_CAPR2 >> 8) & 0x7), ((TIM8_CAPR2 = (TIM8_CAPR2 & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM8_CAPR2_IC3FR  ----------------------------------
// SVD Line: 5632

//  <item> SFDITEM_FIELD__TIM8_CAPR2_IC3FR
//    <name> IC3FR </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40006414) Input capture 3 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_CAPR2 >> 12) & 0x7), ((TIM8_CAPR2 = (TIM8_CAPR2 & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM8_CAPR2_IC4R  ----------------------------------
// SVD Line: 5638

//  <item> SFDITEM_FIELD__TIM8_CAPR2_IC4R
//    <name> IC4R </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40006414) input capture 4 rising capture enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CAPR2 ) </loc>
//      <o.16..16> IC4R
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_CAPR2_IC4F  ----------------------------------
// SVD Line: 5644

//  <item> SFDITEM_FIELD__TIM8_CAPR2_IC4F
//    <name> IC4F </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40006414) input capture 4 falling capture enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CAPR2 ) </loc>
//      <o.17..17> IC4F
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM8_CAPR2_IC4RC  ----------------------------------
// SVD Line: 5650

//  <item> SFDITEM_FIELD__TIM8_CAPR2_IC4RC
//    <name> IC4RC </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40006414) input capture 4 capture reset conter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CAPR2 ) </loc>
//      <o.18..18> IC4RC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM8_CAPR2_IC4PSC  ---------------------------------
// SVD Line: 5656

//  <item> SFDITEM_FIELD__TIM8_CAPR2_IC4PSC
//    <name> IC4PSC </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40006414) Input capture 4 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_CAPR2 >> 20) & 0x3), ((TIM8_CAPR2 = (TIM8_CAPR2 & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM8_CAPR2_IC4S  ----------------------------------
// SVD Line: 5662

//  <item> SFDITEM_FIELD__TIM8_CAPR2_IC4S
//    <name> IC4S </name>
//    <rw> 
//    <i> [Bits 26..24] RW (@ 0x40006414) input capture 4 source selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_CAPR2 >> 24) & 0x7), ((TIM8_CAPR2 = (TIM8_CAPR2 & ~(0x7UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM8_CAPR2_IC4FR  ----------------------------------
// SVD Line: 5668

//  <item> SFDITEM_FIELD__TIM8_CAPR2_IC4FR
//    <name> IC4FR </name>
//    <rw> 
//    <i> [Bits 30..28] RW (@ 0x40006414) Input capture 4 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_CAPR2 >> 28) & 0x7), ((TIM8_CAPR2 = (TIM8_CAPR2 & ~(0x7UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM8_CAPR2  -----------------------------------
// SVD Line: 5593

//  <rtree> SFDITEM_REG__TIM8_CAPR2
//    <name> CAPR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006414) Capture Configuration Register 2 </i>
//    <loc> ( (unsigned int)((TIM8_CAPR2 >> 0) & 0xFFFFFFFF), ((TIM8_CAPR2 = (TIM8_CAPR2 & ~(0x77377737UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x77377737) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM8_CAPR2_IC3R </item>
//    <item> SFDITEM_FIELD__TIM8_CAPR2_IC3F </item>
//    <item> SFDITEM_FIELD__TIM8_CAPR2_IC3RC </item>
//    <item> SFDITEM_FIELD__TIM8_CAPR2_IC3PSC </item>
//    <item> SFDITEM_FIELD__TIM8_CAPR2_IC3S </item>
//    <item> SFDITEM_FIELD__TIM8_CAPR2_IC3FR </item>
//    <item> SFDITEM_FIELD__TIM8_CAPR2_IC4R </item>
//    <item> SFDITEM_FIELD__TIM8_CAPR2_IC4F </item>
//    <item> SFDITEM_FIELD__TIM8_CAPR2_IC4RC </item>
//    <item> SFDITEM_FIELD__TIM8_CAPR2_IC4PSC </item>
//    <item> SFDITEM_FIELD__TIM8_CAPR2_IC4S </item>
//    <item> SFDITEM_FIELD__TIM8_CAPR2_IC4FR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM8_OCMR  --------------------------------
// SVD Line: 5676

unsigned int TIM8_OCMR __AT (0x40006420);



// -------------------------------  Field Item: TIM8_OCMR_OC1M  -----------------------------------
// SVD Line: 5685

//  <item> SFDITEM_FIELD__TIM8_OCMR_OC1M
//    <name> OC1M </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40006420) output compare 1 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_OCMR >> 0) & 0x7), ((TIM8_OCMR = (TIM8_OCMR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM8_OCMR_OC1CE  ----------------------------------
// SVD Line: 5691

//  <item> SFDITEM_FIELD__TIM8_OCMR_OC1CE
//    <name> OC1CE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40006420) output compare 1 clear enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_OCMR ) </loc>
//      <o.3..3> OC1CE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_OCMR_OC2M  -----------------------------------
// SVD Line: 5697

//  <item> SFDITEM_FIELD__TIM8_OCMR_OC2M
//    <name> OC2M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40006420) output compare 2 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_OCMR >> 4) & 0x7), ((TIM8_OCMR = (TIM8_OCMR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM8_OCMR_OC2CE  ----------------------------------
// SVD Line: 5703

//  <item> SFDITEM_FIELD__TIM8_OCMR_OC2CE
//    <name> OC2CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40006420) output compare 2 clear enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_OCMR ) </loc>
//      <o.7..7> OC2CE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_OCMR_OC3M  -----------------------------------
// SVD Line: 5709

//  <item> SFDITEM_FIELD__TIM8_OCMR_OC3M
//    <name> OC3M </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x40006420) output compare 3 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_OCMR >> 8) & 0x7), ((TIM8_OCMR = (TIM8_OCMR & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM8_OCMR_OC3CE  ----------------------------------
// SVD Line: 5715

//  <item> SFDITEM_FIELD__TIM8_OCMR_OC3CE
//    <name> OC3CE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40006420) output compare 3 clear enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_OCMR ) </loc>
//      <o.11..11> OC3CE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_OCMR_OC4M  -----------------------------------
// SVD Line: 5721

//  <item> SFDITEM_FIELD__TIM8_OCMR_OC4M
//    <name> OC4M </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40006420) output compare 4 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_OCMR >> 12) & 0x7), ((TIM8_OCMR = (TIM8_OCMR & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM8_OCMR_OC4CE  ----------------------------------
// SVD Line: 5727

//  <item> SFDITEM_FIELD__TIM8_OCMR_OC4CE
//    <name> OC4CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40006420) output compare 4 clear enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_OCMR ) </loc>
//      <o.15..15> OC4CE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_OCMR_OIS1  -----------------------------------
// SVD Line: 5733

//  <item> SFDITEM_FIELD__TIM8_OCMR_OIS1
//    <name> OIS1 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40006420) Output Idle state 1 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_OCMR ) </loc>
//      <o.16..16> OIS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_OCMR_OIS2  -----------------------------------
// SVD Line: 5739

//  <item> SFDITEM_FIELD__TIM8_OCMR_OIS2
//    <name> OIS2 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40006420) Output Idle state 2 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_OCMR ) </loc>
//      <o.17..17> OIS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_OCMR_OIS3  -----------------------------------
// SVD Line: 5745

//  <item> SFDITEM_FIELD__TIM8_OCMR_OIS3
//    <name> OIS3 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40006420) Output Idle state 3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_OCMR ) </loc>
//      <o.18..18> OIS3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_OCMR_OIS4  -----------------------------------
// SVD Line: 5751

//  <item> SFDITEM_FIELD__TIM8_OCMR_OIS4
//    <name> OIS4 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40006420) Output Idle state 4 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_OCMR ) </loc>
//      <o.19..19> OIS4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_OCMR_OC1E  -----------------------------------
// SVD Line: 5757

//  <item> SFDITEM_FIELD__TIM8_OCMR_OC1E
//    <name> OC1E </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40006420) Compare output 1 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_OCMR ) </loc>
//      <o.28..28> OC1E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_OCMR_OC2E  -----------------------------------
// SVD Line: 5763

//  <item> SFDITEM_FIELD__TIM8_OCMR_OC2E
//    <name> OC2E </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40006420) Compare output 2 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_OCMR ) </loc>
//      <o.29..29> OC2E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_OCMR_OC3E  -----------------------------------
// SVD Line: 5769

//  <item> SFDITEM_FIELD__TIM8_OCMR_OC3E
//    <name> OC3E </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40006420) Compare output 3 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_OCMR ) </loc>
//      <o.30..30> OC3E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_OCMR_OC4E  -----------------------------------
// SVD Line: 5775

//  <item> SFDITEM_FIELD__TIM8_OCMR_OC4E
//    <name> OC4E </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40006420) Compare output 4 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_OCMR ) </loc>
//      <o.31..31> OC4E
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM8_OCMR  -----------------------------------
// SVD Line: 5676

//  <rtree> SFDITEM_REG__TIM8_OCMR
//    <name> OCMR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006420) Output Compare Mode Register </i>
//    <loc> ( (unsigned int)((TIM8_OCMR >> 0) & 0xFFFFFFFF), ((TIM8_OCMR = (TIM8_OCMR & ~(0xF00FFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF00FFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM8_OCMR_OC1M </item>
//    <item> SFDITEM_FIELD__TIM8_OCMR_OC1CE </item>
//    <item> SFDITEM_FIELD__TIM8_OCMR_OC2M </item>
//    <item> SFDITEM_FIELD__TIM8_OCMR_OC2CE </item>
//    <item> SFDITEM_FIELD__TIM8_OCMR_OC3M </item>
//    <item> SFDITEM_FIELD__TIM8_OCMR_OC3CE </item>
//    <item> SFDITEM_FIELD__TIM8_OCMR_OC4M </item>
//    <item> SFDITEM_FIELD__TIM8_OCMR_OC4CE </item>
//    <item> SFDITEM_FIELD__TIM8_OCMR_OIS1 </item>
//    <item> SFDITEM_FIELD__TIM8_OCMR_OIS2 </item>
//    <item> SFDITEM_FIELD__TIM8_OCMR_OIS3 </item>
//    <item> SFDITEM_FIELD__TIM8_OCMR_OIS4 </item>
//    <item> SFDITEM_FIELD__TIM8_OCMR_OC1E </item>
//    <item> SFDITEM_FIELD__TIM8_OCMR_OC2E </item>
//    <item> SFDITEM_FIELD__TIM8_OCMR_OC3E </item>
//    <item> SFDITEM_FIELD__TIM8_OCMR_OC4E </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM8_TDCR1  -------------------------------
// SVD Line: 5783

unsigned int TIM8_TDCR1 __AT (0x40006430);



// -------------------------------  Field Item: TIM8_TDCR1_ARDE  ----------------------------------
// SVD Line: 5792

//  <item> SFDITEM_FIELD__TIM8_TDCR1_ARDE
//    <name> ARDE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40006430) auto reload DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_TDCR1 ) </loc>
//      <o.0..0> ARDE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM8_TDCR1_OC1DE  ----------------------------------
// SVD Line: 5798

//  <item> SFDITEM_FIELD__TIM8_TDCR1_OC1DE
//    <name> OC1DE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40006430) output compare 1 DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_TDCR1 ) </loc>
//      <o.1..1> OC1DE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM8_TDCR1_OC2DE  ----------------------------------
// SVD Line: 5804

//  <item> SFDITEM_FIELD__TIM8_TDCR1_OC2DE
//    <name> OC2DE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40006430) output compare 2 DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_TDCR1 ) </loc>
//      <o.2..2> OC2DE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM8_TDCR1_OC3DE  ----------------------------------
// SVD Line: 5810

//  <item> SFDITEM_FIELD__TIM8_TDCR1_OC3DE
//    <name> OC3DE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40006430) output compare 3 DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_TDCR1 ) </loc>
//      <o.3..3> OC3DE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM8_TDCR1_OC4DE  ----------------------------------
// SVD Line: 5816

//  <item> SFDITEM_FIELD__TIM8_TDCR1_OC4DE
//    <name> OC4DE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40006430) output compare 4 DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_TDCR1 ) </loc>
//      <o.4..4> OC4DE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM8_TDCR1_IC1RDE  ---------------------------------
// SVD Line: 5822

//  <item> SFDITEM_FIELD__TIM8_TDCR1_IC1RDE
//    <name> IC1RDE </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40006430) input capture 1 rising edge DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_TDCR1 ) </loc>
//      <o.16..16> IC1RDE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM8_TDCR1_IC1FDE  ---------------------------------
// SVD Line: 5828

//  <item> SFDITEM_FIELD__TIM8_TDCR1_IC1FDE
//    <name> IC1FDE </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40006430) input capture 1 falling edge DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_TDCR1 ) </loc>
//      <o.17..17> IC1FDE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM8_TDCR1_IC2RDE  ---------------------------------
// SVD Line: 5834

//  <item> SFDITEM_FIELD__TIM8_TDCR1_IC2RDE
//    <name> IC2RDE </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40006430) input capture 2 rising edge DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_TDCR1 ) </loc>
//      <o.18..18> IC2RDE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM8_TDCR1_IC2FDE  ---------------------------------
// SVD Line: 5840

//  <item> SFDITEM_FIELD__TIM8_TDCR1_IC2FDE
//    <name> IC2FDE </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40006430) input capture 2 falling edge DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_TDCR1 ) </loc>
//      <o.19..19> IC2FDE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM8_TDCR1_IC3RDE  ---------------------------------
// SVD Line: 5846

//  <item> SFDITEM_FIELD__TIM8_TDCR1_IC3RDE
//    <name> IC3RDE </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40006430) input capture 3 rising edge DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_TDCR1 ) </loc>
//      <o.20..20> IC3RDE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM8_TDCR1_IC3FDE  ---------------------------------
// SVD Line: 5852

//  <item> SFDITEM_FIELD__TIM8_TDCR1_IC3FDE
//    <name> IC3FDE </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40006430) input capture 3 falling edge DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_TDCR1 ) </loc>
//      <o.21..21> IC3FDE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM8_TDCR1_IC4RDE  ---------------------------------
// SVD Line: 5858

//  <item> SFDITEM_FIELD__TIM8_TDCR1_IC4RDE
//    <name> IC4RDE </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40006430) input capture 4 rising edge DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_TDCR1 ) </loc>
//      <o.22..22> IC4RDE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM8_TDCR1_IC4FDE  ---------------------------------
// SVD Line: 5864

//  <item> SFDITEM_FIELD__TIM8_TDCR1_IC4FDE
//    <name> IC4FDE </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40006430) input capture 4 falling edge DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_TDCR1 ) </loc>
//      <o.23..23> IC4FDE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM8_TDCR1  -----------------------------------
// SVD Line: 5783

//  <rtree> SFDITEM_REG__TIM8_TDCR1
//    <name> TDCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006430) Trigger DMA Control Register 1 </i>
//    <loc> ( (unsigned int)((TIM8_TDCR1 >> 0) & 0xFFFFFFFF), ((TIM8_TDCR1 = (TIM8_TDCR1 & ~(0xFF001FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF001F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM8_TDCR1_ARDE </item>
//    <item> SFDITEM_FIELD__TIM8_TDCR1_OC1DE </item>
//    <item> SFDITEM_FIELD__TIM8_TDCR1_OC2DE </item>
//    <item> SFDITEM_FIELD__TIM8_TDCR1_OC3DE </item>
//    <item> SFDITEM_FIELD__TIM8_TDCR1_OC4DE </item>
//    <item> SFDITEM_FIELD__TIM8_TDCR1_IC1RDE </item>
//    <item> SFDITEM_FIELD__TIM8_TDCR1_IC1FDE </item>
//    <item> SFDITEM_FIELD__TIM8_TDCR1_IC2RDE </item>
//    <item> SFDITEM_FIELD__TIM8_TDCR1_IC2FDE </item>
//    <item> SFDITEM_FIELD__TIM8_TDCR1_IC3RDE </item>
//    <item> SFDITEM_FIELD__TIM8_TDCR1_IC3FDE </item>
//    <item> SFDITEM_FIELD__TIM8_TDCR1_IC4RDE </item>
//    <item> SFDITEM_FIELD__TIM8_TDCR1_IC4FDE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM8_TDCR2  -------------------------------
// SVD Line: 5872

unsigned int TIM8_TDCR2 __AT (0x40006434);



// -------------------------------  Field Item: TIM8_TDCR2_TDE  -----------------------------------
// SVD Line: 5881

//  <item> SFDITEM_FIELD__TIM8_TDCR2_TDE
//    <name> TDE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40006434) trigger DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_TDCR2 ) </loc>
//      <o.1..1> TDE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_TDCR2_UDE  -----------------------------------
// SVD Line: 5887

//  <item> SFDITEM_FIELD__TIM8_TDCR2_UDE
//    <name> UDE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40006434) update DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_TDCR2 ) </loc>
//      <o.2..2> UDE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM8_TDCR2  -----------------------------------
// SVD Line: 5872

//  <rtree> SFDITEM_REG__TIM8_TDCR2
//    <name> TDCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006434) Trigger DMA Control Register 2 </i>
//    <loc> ( (unsigned int)((TIM8_TDCR2 >> 0) & 0xFFFFFFFF), ((TIM8_TDCR2 = (TIM8_TDCR2 & ~(0x6UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x6) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM8_TDCR2_TDE </item>
//    <item> SFDITEM_FIELD__TIM8_TDCR2_UDE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM8_TACR  --------------------------------
// SVD Line: 5895

unsigned int TIM8_TACR __AT (0x40006438);



// -------------------------------  Field Item: TIM8_TACR_UOAE  -----------------------------------
// SVD Line: 5904

//  <item> SFDITEM_FIELD__TIM8_TACR_UOAE
//    <name> UOAE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40006438) UpOVF trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_TACR ) </loc>
//      <o.0..0> UOAE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_TACR_DOAE  -----------------------------------
// SVD Line: 5910

//  <item> SFDITEM_FIELD__TIM8_TACR_DOAE
//    <name> DOAE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40006438) DownOVF trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_TACR ) </loc>
//      <o.1..1> DOAE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_TACR_OC1UE  ----------------------------------
// SVD Line: 5916

//  <item> SFDITEM_FIELD__TIM8_TACR_OC1UE
//    <name> OC1UE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40006438) OC1U trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_TACR ) </loc>
//      <o.2..2> OC1UE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_TACR_OC1DE  ----------------------------------
// SVD Line: 5922

//  <item> SFDITEM_FIELD__TIM8_TACR_OC1DE
//    <name> OC1DE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40006438) OC1D trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_TACR ) </loc>
//      <o.3..3> OC1DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_TACR_OC2UE  ----------------------------------
// SVD Line: 5928

//  <item> SFDITEM_FIELD__TIM8_TACR_OC2UE
//    <name> OC2UE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40006438) OC2U trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_TACR ) </loc>
//      <o.4..4> OC2UE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_TACR_OC2DE  ----------------------------------
// SVD Line: 5934

//  <item> SFDITEM_FIELD__TIM8_TACR_OC2DE
//    <name> OC2DE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40006438) OC2D trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_TACR ) </loc>
//      <o.5..5> OC2DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_TACR_OC3UE  ----------------------------------
// SVD Line: 5940

//  <item> SFDITEM_FIELD__TIM8_TACR_OC3UE
//    <name> OC3UE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40006438) OC3U trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_TACR ) </loc>
//      <o.6..6> OC3UE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_TACR_OC3DE  ----------------------------------
// SVD Line: 5946

//  <item> SFDITEM_FIELD__TIM8_TACR_OC3DE
//    <name> OC3DE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40006438) OC3D trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_TACR ) </loc>
//      <o.7..7> OC3DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_TACR_OC4UE  ----------------------------------
// SVD Line: 5952

//  <item> SFDITEM_FIELD__TIM8_TACR_OC4UE
//    <name> OC4UE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40006438) OC4U trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_TACR ) </loc>
//      <o.8..8> OC4UE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_TACR_OC4DE  ----------------------------------
// SVD Line: 5958

//  <item> SFDITEM_FIELD__TIM8_TACR_OC4DE
//    <name> OC4DE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40006438) OC4D trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_TACR ) </loc>
//      <o.9..9> OC4DE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_TACR_TAE  -----------------------------------
// SVD Line: 5964

//  <item> SFDITEM_FIELD__TIM8_TACR_TAE
//    <name> TAE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40006438) TEV trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_TACR ) </loc>
//      <o.10..10> TAE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM8_TACR_IC1RAE  ----------------------------------
// SVD Line: 5970

//  <item> SFDITEM_FIELD__TIM8_TACR_IC1RAE
//    <name> IC1RAE </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40006438) IC1R trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_TACR ) </loc>
//      <o.16..16> IC1RAE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM8_TACR_IC1FAE  ----------------------------------
// SVD Line: 5976

//  <item> SFDITEM_FIELD__TIM8_TACR_IC1FAE
//    <name> IC1FAE </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40006438) IC1F trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_TACR ) </loc>
//      <o.17..17> IC1FAE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM8_TACR_IC2RAE  ----------------------------------
// SVD Line: 5982

//  <item> SFDITEM_FIELD__TIM8_TACR_IC2RAE
//    <name> IC2RAE </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40006438) IC2R trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_TACR ) </loc>
//      <o.18..18> IC2RAE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM8_TACR_IC2FAE  ----------------------------------
// SVD Line: 5988

//  <item> SFDITEM_FIELD__TIM8_TACR_IC2FAE
//    <name> IC2FAE </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40006438) IC2F trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_TACR ) </loc>
//      <o.19..19> IC2FAE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM8_TACR_IC3RAE  ----------------------------------
// SVD Line: 5994

//  <item> SFDITEM_FIELD__TIM8_TACR_IC3RAE
//    <name> IC3RAE </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40006438) IC3R trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_TACR ) </loc>
//      <o.20..20> IC3RAE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM8_TACR_IC3FAE  ----------------------------------
// SVD Line: 6000

//  <item> SFDITEM_FIELD__TIM8_TACR_IC3FAE
//    <name> IC3FAE </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40006438) IC3F trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_TACR ) </loc>
//      <o.21..21> IC3FAE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM8_TACR_IC4RAE  ----------------------------------
// SVD Line: 6006

//  <item> SFDITEM_FIELD__TIM8_TACR_IC4RAE
//    <name> IC4RAE </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40006438) IC4R trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_TACR ) </loc>
//      <o.22..22> IC4RAE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM8_TACR_IC4FAE  ----------------------------------
// SVD Line: 6012

//  <item> SFDITEM_FIELD__TIM8_TACR_IC4FAE
//    <name> IC4FAE </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40006438) IC4F trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_TACR ) </loc>
//      <o.23..23> IC4FAE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM8_TACR  -----------------------------------
// SVD Line: 5895

//  <rtree> SFDITEM_REG__TIM8_TACR
//    <name> TACR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006438) Regular Trigger ADC Control Register </i>
//    <loc> ( (unsigned int)((TIM8_TACR >> 0) & 0xFFFFFFFF), ((TIM8_TACR = (TIM8_TACR & ~(0xFF07FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF07FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM8_TACR_UOAE </item>
//    <item> SFDITEM_FIELD__TIM8_TACR_DOAE </item>
//    <item> SFDITEM_FIELD__TIM8_TACR_OC1UE </item>
//    <item> SFDITEM_FIELD__TIM8_TACR_OC1DE </item>
//    <item> SFDITEM_FIELD__TIM8_TACR_OC2UE </item>
//    <item> SFDITEM_FIELD__TIM8_TACR_OC2DE </item>
//    <item> SFDITEM_FIELD__TIM8_TACR_OC3UE </item>
//    <item> SFDITEM_FIELD__TIM8_TACR_OC3DE </item>
//    <item> SFDITEM_FIELD__TIM8_TACR_OC4UE </item>
//    <item> SFDITEM_FIELD__TIM8_TACR_OC4DE </item>
//    <item> SFDITEM_FIELD__TIM8_TACR_TAE </item>
//    <item> SFDITEM_FIELD__TIM8_TACR_IC1RAE </item>
//    <item> SFDITEM_FIELD__TIM8_TACR_IC1FAE </item>
//    <item> SFDITEM_FIELD__TIM8_TACR_IC2RAE </item>
//    <item> SFDITEM_FIELD__TIM8_TACR_IC2FAE </item>
//    <item> SFDITEM_FIELD__TIM8_TACR_IC3RAE </item>
//    <item> SFDITEM_FIELD__TIM8_TACR_IC3FAE </item>
//    <item> SFDITEM_FIELD__TIM8_TACR_IC4RAE </item>
//    <item> SFDITEM_FIELD__TIM8_TACR_IC4FAE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM8_JTACR  -------------------------------
// SVD Line: 6020

unsigned int TIM8_JTACR __AT (0x4000643C);



// -------------------------------  Field Item: TIM8_JTACR_UOAE  ----------------------------------
// SVD Line: 6029

//  <item> SFDITEM_FIELD__TIM8_JTACR_UOAE
//    <name> UOAE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000643C) UpOVF trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_JTACR ) </loc>
//      <o.0..0> UOAE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_JTACR_DOAE  ----------------------------------
// SVD Line: 6035

//  <item> SFDITEM_FIELD__TIM8_JTACR_DOAE
//    <name> DOAE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000643C) DownOVF trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_JTACR ) </loc>
//      <o.1..1> DOAE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM8_JTACR_OC1UE  ----------------------------------
// SVD Line: 6041

//  <item> SFDITEM_FIELD__TIM8_JTACR_OC1UE
//    <name> OC1UE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000643C) OC1U trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_JTACR ) </loc>
//      <o.2..2> OC1UE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM8_JTACR_OC1DE  ----------------------------------
// SVD Line: 6047

//  <item> SFDITEM_FIELD__TIM8_JTACR_OC1DE
//    <name> OC1DE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000643C) OC1D trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_JTACR ) </loc>
//      <o.3..3> OC1DE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM8_JTACR_OC2UE  ----------------------------------
// SVD Line: 6053

//  <item> SFDITEM_FIELD__TIM8_JTACR_OC2UE
//    <name> OC2UE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4000643C) OC2U trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_JTACR ) </loc>
//      <o.4..4> OC2UE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM8_JTACR_OC2DE  ----------------------------------
// SVD Line: 6059

//  <item> SFDITEM_FIELD__TIM8_JTACR_OC2DE
//    <name> OC2DE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4000643C) OC2D trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_JTACR ) </loc>
//      <o.5..5> OC2DE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM8_JTACR_OC3UE  ----------------------------------
// SVD Line: 6065

//  <item> SFDITEM_FIELD__TIM8_JTACR_OC3UE
//    <name> OC3UE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4000643C) OC3U trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_JTACR ) </loc>
//      <o.6..6> OC3UE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM8_JTACR_OC3DE  ----------------------------------
// SVD Line: 6071

//  <item> SFDITEM_FIELD__TIM8_JTACR_OC3DE
//    <name> OC3DE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000643C) OC3D trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_JTACR ) </loc>
//      <o.7..7> OC3DE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM8_JTACR_OC4UE  ----------------------------------
// SVD Line: 6077

//  <item> SFDITEM_FIELD__TIM8_JTACR_OC4UE
//    <name> OC4UE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000643C) OC4U trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_JTACR ) </loc>
//      <o.8..8> OC4UE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM8_JTACR_OC4DE  ----------------------------------
// SVD Line: 6083

//  <item> SFDITEM_FIELD__TIM8_JTACR_OC4DE
//    <name> OC4DE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000643C) OC4D trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_JTACR ) </loc>
//      <o.9..9> OC4DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_JTACR_TAE  -----------------------------------
// SVD Line: 6089

//  <item> SFDITEM_FIELD__TIM8_JTACR_TAE
//    <name> TAE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000643C) TEV trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_JTACR ) </loc>
//      <o.10..10> TAE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM8_JTACR_IC1RAE  ---------------------------------
// SVD Line: 6095

//  <item> SFDITEM_FIELD__TIM8_JTACR_IC1RAE
//    <name> IC1RAE </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4000643C) IC1R trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_JTACR ) </loc>
//      <o.16..16> IC1RAE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM8_JTACR_IC1FAE  ---------------------------------
// SVD Line: 6101

//  <item> SFDITEM_FIELD__TIM8_JTACR_IC1FAE
//    <name> IC1FAE </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x4000643C) IC1F trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_JTACR ) </loc>
//      <o.17..17> IC1FAE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM8_JTACR_IC2RAE  ---------------------------------
// SVD Line: 6107

//  <item> SFDITEM_FIELD__TIM8_JTACR_IC2RAE
//    <name> IC2RAE </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x4000643C) IC2R trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_JTACR ) </loc>
//      <o.18..18> IC2RAE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM8_JTACR_IC2FAE  ---------------------------------
// SVD Line: 6113

//  <item> SFDITEM_FIELD__TIM8_JTACR_IC2FAE
//    <name> IC2FAE </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x4000643C) IC2F trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_JTACR ) </loc>
//      <o.19..19> IC2FAE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM8_JTACR_IC3RAE  ---------------------------------
// SVD Line: 6119

//  <item> SFDITEM_FIELD__TIM8_JTACR_IC3RAE
//    <name> IC3RAE </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x4000643C) IC3R trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_JTACR ) </loc>
//      <o.20..20> IC3RAE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM8_JTACR_IC3FAE  ---------------------------------
// SVD Line: 6125

//  <item> SFDITEM_FIELD__TIM8_JTACR_IC3FAE
//    <name> IC3FAE </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x4000643C) IC3F trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_JTACR ) </loc>
//      <o.21..21> IC3FAE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM8_JTACR_IC4RAE  ---------------------------------
// SVD Line: 6131

//  <item> SFDITEM_FIELD__TIM8_JTACR_IC4RAE
//    <name> IC4RAE </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x4000643C) IC4R trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_JTACR ) </loc>
//      <o.22..22> IC4RAE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM8_JTACR_IC4FAE  ---------------------------------
// SVD Line: 6137

//  <item> SFDITEM_FIELD__TIM8_JTACR_IC4FAE
//    <name> IC4FAE </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x4000643C) IC4F trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_JTACR ) </loc>
//      <o.23..23> IC4FAE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM8_JTACR  -----------------------------------
// SVD Line: 6020

//  <rtree> SFDITEM_REG__TIM8_JTACR
//    <name> JTACR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000643C) Injected Trigger ADC Control Register </i>
//    <loc> ( (unsigned int)((TIM8_JTACR >> 0) & 0xFFFFFFFF), ((TIM8_JTACR = (TIM8_JTACR & ~(0xFF07FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF07FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM8_JTACR_UOAE </item>
//    <item> SFDITEM_FIELD__TIM8_JTACR_DOAE </item>
//    <item> SFDITEM_FIELD__TIM8_JTACR_OC1UE </item>
//    <item> SFDITEM_FIELD__TIM8_JTACR_OC1DE </item>
//    <item> SFDITEM_FIELD__TIM8_JTACR_OC2UE </item>
//    <item> SFDITEM_FIELD__TIM8_JTACR_OC2DE </item>
//    <item> SFDITEM_FIELD__TIM8_JTACR_OC3UE </item>
//    <item> SFDITEM_FIELD__TIM8_JTACR_OC3DE </item>
//    <item> SFDITEM_FIELD__TIM8_JTACR_OC4UE </item>
//    <item> SFDITEM_FIELD__TIM8_JTACR_OC4DE </item>
//    <item> SFDITEM_FIELD__TIM8_JTACR_TAE </item>
//    <item> SFDITEM_FIELD__TIM8_JTACR_IC1RAE </item>
//    <item> SFDITEM_FIELD__TIM8_JTACR_IC1FAE </item>
//    <item> SFDITEM_FIELD__TIM8_JTACR_IC2RAE </item>
//    <item> SFDITEM_FIELD__TIM8_JTACR_IC2FAE </item>
//    <item> SFDITEM_FIELD__TIM8_JTACR_IC3RAE </item>
//    <item> SFDITEM_FIELD__TIM8_JTACR_IC3FAE </item>
//    <item> SFDITEM_FIELD__TIM8_JTACR_IC4RAE </item>
//    <item> SFDITEM_FIELD__TIM8_JTACR_IC4FAE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM8_SR1  --------------------------------
// SVD Line: 6145

unsigned int TIM8_SR1 __AT (0x40006440);



// --------------------------------  Field Item: TIM8_SR1_ARF  ------------------------------------
// SVD Line: 6154

//  <item> SFDITEM_FIELD__TIM8_SR1_ARF
//    <name> ARF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40006440) Auto reload flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_SR1 ) </loc>
//      <o.0..0> ARF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_SR1_OC1F  -----------------------------------
// SVD Line: 6160

//  <item> SFDITEM_FIELD__TIM8_SR1_OC1F
//    <name> OC1F </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40006440) Output compare 1 flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_SR1 ) </loc>
//      <o.1..1> OC1F
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_SR1_OC2F  -----------------------------------
// SVD Line: 6166

//  <item> SFDITEM_FIELD__TIM8_SR1_OC2F
//    <name> OC2F </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40006440) Output compare 2 flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_SR1 ) </loc>
//      <o.2..2> OC2F
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_SR1_OC3F  -----------------------------------
// SVD Line: 6172

//  <item> SFDITEM_FIELD__TIM8_SR1_OC3F
//    <name> OC3F </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40006440) Output compare 3 flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_SR1 ) </loc>
//      <o.3..3> OC3F
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_SR1_OC4F  -----------------------------------
// SVD Line: 6178

//  <item> SFDITEM_FIELD__TIM8_SR1_OC4F
//    <name> OC4F </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40006440) Output compare 4 flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_SR1 ) </loc>
//      <o.4..4> OC4F
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_SR1_PHASE  -----------------------------------
// SVD Line: 6184

//  <item> SFDITEM_FIELD__TIM8_SR1_PHASE
//    <name> PHASE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40006440) Phase shift function flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_SR1 ) </loc>
//      <o.15..15> PHASE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_SR1_IC1R  -----------------------------------
// SVD Line: 6190

//  <item> SFDITEM_FIELD__TIM8_SR1_IC1R
//    <name> IC1R </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40006440) Input capture 1 rising edge </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_SR1 ) </loc>
//      <o.16..16> IC1R
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_SR1_IC1F  -----------------------------------
// SVD Line: 6196

//  <item> SFDITEM_FIELD__TIM8_SR1_IC1F
//    <name> IC1F </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40006440) Input capture 1 falling edge </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_SR1 ) </loc>
//      <o.17..17> IC1F
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_SR1_IC2R  -----------------------------------
// SVD Line: 6202

//  <item> SFDITEM_FIELD__TIM8_SR1_IC2R
//    <name> IC2R </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40006440) Input capture 2 rising edge </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_SR1 ) </loc>
//      <o.18..18> IC2R
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_SR1_IC2F  -----------------------------------
// SVD Line: 6208

//  <item> SFDITEM_FIELD__TIM8_SR1_IC2F
//    <name> IC2F </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40006440) Input capture 2 falling edge </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_SR1 ) </loc>
//      <o.19..19> IC2F
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_SR1_IC3R  -----------------------------------
// SVD Line: 6214

//  <item> SFDITEM_FIELD__TIM8_SR1_IC3R
//    <name> IC3R </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40006440) Input capture 3 rising edge </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_SR1 ) </loc>
//      <o.20..20> IC3R
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_SR1_IC3F  -----------------------------------
// SVD Line: 6220

//  <item> SFDITEM_FIELD__TIM8_SR1_IC3F
//    <name> IC3F </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40006440) Input capture 3 falling edge </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_SR1 ) </loc>
//      <o.21..21> IC3F
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_SR1_IC4R  -----------------------------------
// SVD Line: 6226

//  <item> SFDITEM_FIELD__TIM8_SR1_IC4R
//    <name> IC4R </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40006440) Input capture 4 rising edge </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_SR1 ) </loc>
//      <o.22..22> IC4R
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_SR1_IC4F  -----------------------------------
// SVD Line: 6232

//  <item> SFDITEM_FIELD__TIM8_SR1_IC4F
//    <name> IC4F </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40006440) Input capture 4 falling edge </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_SR1 ) </loc>
//      <o.23..23> IC4F
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM8_SR1  ------------------------------------
// SVD Line: 6145

//  <rtree> SFDITEM_REG__TIM8_SR1
//    <name> SR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006440) Status Register 1 </i>
//    <loc> ( (unsigned int)((TIM8_SR1 >> 0) & 0xFFFFFFFF), ((TIM8_SR1 = (TIM8_SR1 & ~(0xFF801FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF801F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM8_SR1_ARF </item>
//    <item> SFDITEM_FIELD__TIM8_SR1_OC1F </item>
//    <item> SFDITEM_FIELD__TIM8_SR1_OC2F </item>
//    <item> SFDITEM_FIELD__TIM8_SR1_OC3F </item>
//    <item> SFDITEM_FIELD__TIM8_SR1_OC4F </item>
//    <item> SFDITEM_FIELD__TIM8_SR1_PHASE </item>
//    <item> SFDITEM_FIELD__TIM8_SR1_IC1R </item>
//    <item> SFDITEM_FIELD__TIM8_SR1_IC1F </item>
//    <item> SFDITEM_FIELD__TIM8_SR1_IC2R </item>
//    <item> SFDITEM_FIELD__TIM8_SR1_IC2F </item>
//    <item> SFDITEM_FIELD__TIM8_SR1_IC3R </item>
//    <item> SFDITEM_FIELD__TIM8_SR1_IC3F </item>
//    <item> SFDITEM_FIELD__TIM8_SR1_IC4R </item>
//    <item> SFDITEM_FIELD__TIM8_SR1_IC4F </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM8_SR2  --------------------------------
// SVD Line: 6240

unsigned int TIM8_SR2 __AT (0x40006444);



// --------------------------------  Field Item: TIM8_SR2_TIF  ------------------------------------
// SVD Line: 6249

//  <item> SFDITEM_FIELD__TIM8_SR2_TIF
//    <name> TIF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40006444) Trigger input flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_SR2 ) </loc>
//      <o.1..1> TIF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM8_SR2_UF  ------------------------------------
// SVD Line: 6255

//  <item> SFDITEM_FIELD__TIM8_SR2_UF
//    <name> UF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40006444) update flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_SR2 ) </loc>
//      <o.2..2> UF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM8_SR2  ------------------------------------
// SVD Line: 6240

//  <rtree> SFDITEM_REG__TIM8_SR2
//    <name> SR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006444) Status Register 2 </i>
//    <loc> ( (unsigned int)((TIM8_SR2 >> 0) & 0xFFFFFFFF), ((TIM8_SR2 = (TIM8_SR2 & ~(0x6UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x6) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM8_SR2_TIF </item>
//    <item> SFDITEM_FIELD__TIM8_SR2_UF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM8_IER1  --------------------------------
// SVD Line: 6263

unsigned int TIM8_IER1 __AT (0x40006448);



// -------------------------------  Field Item: TIM8_IER1_ARIE  -----------------------------------
// SVD Line: 6272

//  <item> SFDITEM_FIELD__TIM8_IER1_ARIE
//    <name> ARIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40006448) Auto reload interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_IER1 ) </loc>
//      <o.0..0> ARIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_IER1_OC1IE  ----------------------------------
// SVD Line: 6278

//  <item> SFDITEM_FIELD__TIM8_IER1_OC1IE
//    <name> OC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40006448) output compare 1 interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_IER1 ) </loc>
//      <o.1..1> OC1IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_IER1_OC2IE  ----------------------------------
// SVD Line: 6284

//  <item> SFDITEM_FIELD__TIM8_IER1_OC2IE
//    <name> OC2IE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40006448) output compare 2 interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_IER1 ) </loc>
//      <o.2..2> OC2IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_IER1_OC3IE  ----------------------------------
// SVD Line: 6290

//  <item> SFDITEM_FIELD__TIM8_IER1_OC3IE
//    <name> OC3IE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40006448) output compare 3 interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_IER1 ) </loc>
//      <o.3..3> OC3IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_IER1_OC4IE  ----------------------------------
// SVD Line: 6296

//  <item> SFDITEM_FIELD__TIM8_IER1_OC4IE
//    <name> OC4IE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40006448) output compare 4 interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_IER1 ) </loc>
//      <o.4..4> OC4IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_IER1_IC1IE  ----------------------------------
// SVD Line: 6302

//  <item> SFDITEM_FIELD__TIM8_IER1_IC1IE
//    <name> IC1IE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40006448) input capture 1 interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_IER1 ) </loc>
//      <o.8..8> IC1IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_IER1_IC2IE  ----------------------------------
// SVD Line: 6308

//  <item> SFDITEM_FIELD__TIM8_IER1_IC2IE
//    <name> IC2IE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40006448) input capture 2 interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_IER1 ) </loc>
//      <o.9..9> IC2IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_IER1_IC3IE  ----------------------------------
// SVD Line: 6314

//  <item> SFDITEM_FIELD__TIM8_IER1_IC3IE
//    <name> IC3IE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40006448) input capture 3 interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_IER1 ) </loc>
//      <o.10..10> IC3IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_IER1_IC4IE  ----------------------------------
// SVD Line: 6320

//  <item> SFDITEM_FIELD__TIM8_IER1_IC4IE
//    <name> IC4IE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40006448) input capture 4 interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_IER1 ) </loc>
//      <o.11..11> IC4IE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM8_IER1  -----------------------------------
// SVD Line: 6263

//  <rtree> SFDITEM_REG__TIM8_IER1
//    <name> IER1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006448) Interrupt Enable Register 1 </i>
//    <loc> ( (unsigned int)((TIM8_IER1 >> 0) & 0xFFFFFFFF), ((TIM8_IER1 = (TIM8_IER1 & ~(0xF1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM8_IER1_ARIE </item>
//    <item> SFDITEM_FIELD__TIM8_IER1_OC1IE </item>
//    <item> SFDITEM_FIELD__TIM8_IER1_OC2IE </item>
//    <item> SFDITEM_FIELD__TIM8_IER1_OC3IE </item>
//    <item> SFDITEM_FIELD__TIM8_IER1_OC4IE </item>
//    <item> SFDITEM_FIELD__TIM8_IER1_IC1IE </item>
//    <item> SFDITEM_FIELD__TIM8_IER1_IC2IE </item>
//    <item> SFDITEM_FIELD__TIM8_IER1_IC3IE </item>
//    <item> SFDITEM_FIELD__TIM8_IER1_IC4IE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM8_IER2  --------------------------------
// SVD Line: 6328

unsigned int TIM8_IER2 __AT (0x4000644C);



// --------------------------------  Field Item: TIM8_IER2_TIE  -----------------------------------
// SVD Line: 6337

//  <item> SFDITEM_FIELD__TIM8_IER2_TIE
//    <name> TIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000644C) Trigger interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_IER2 ) </loc>
//      <o.1..1> TIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_IER2_UIE  -----------------------------------
// SVD Line: 6343

//  <item> SFDITEM_FIELD__TIM8_IER2_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000644C) Update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_IER2 ) </loc>
//      <o.2..2> UIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM8_IER2  -----------------------------------
// SVD Line: 6328

//  <rtree> SFDITEM_REG__TIM8_IER2
//    <name> IER2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000644C) Interrupt Enable Register 2 </i>
//    <loc> ( (unsigned int)((TIM8_IER2 >> 0) & 0xFFFFFFFF), ((TIM8_IER2 = (TIM8_IER2 & ~(0x6UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x6) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM8_IER2_TIE </item>
//    <item> SFDITEM_FIELD__TIM8_IER2_UIE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM8_ITARR  -------------------------------
// SVD Line: 6351

unsigned int TIM8_ITARR __AT (0x40006450);



// ------------------------------  Field Item: TIM8_ITARR_ITARR  ----------------------------------
// SVD Line: 6360

//  <item> SFDITEM_FIELD__TIM8_ITARR_ITARR
//    <name> ITARR </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40006450) TIM interrupt auto reload </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_ITARR >> 0) & 0xF), ((TIM8_ITARR = (TIM8_ITARR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM8_ITARR  -----------------------------------
// SVD Line: 6351

//  <rtree> SFDITEM_REG__TIM8_ITARR
//    <name> ITARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006450) Interrupt Auto Reload Register </i>
//    <loc> ( (unsigned int)((TIM8_ITARR >> 0) & 0xFFFFFFFF), ((TIM8_ITARR = (TIM8_ITARR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM8_ITARR_ITARR </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: TIM8_ITCNTR  -------------------------------
// SVD Line: 6368

unsigned int TIM8_ITCNTR __AT (0x40006454);



// ------------------------------  Field Item: TIM8_ITCNTR_ITCNT  ---------------------------------
// SVD Line: 6377

//  <item> SFDITEM_FIELD__TIM8_ITCNTR_ITCNT
//    <name> ITCNT </name>
//    <r> 
//    <i> [Bits 3..0] RO (@ 0x40006454) TIM interrupt counter value </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_ITCNTR >> 0) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM8_ITCNTR  ----------------------------------
// SVD Line: 6368

//  <rtree> SFDITEM_REG__TIM8_ITCNTR
//    <name> ITCNTR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40006454) Interrupt Counter Register </i>
//    <loc> ( (unsigned int)((TIM8_ITCNTR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__TIM8_ITCNTR_ITCNT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM8_PSCR  --------------------------------
// SVD Line: 6385

unsigned int TIM8_PSCR __AT (0x40006458);



// --------------------------------  Field Item: TIM8_PSCR_PSC  -----------------------------------
// SVD Line: 6394

//  <item> SFDITEM_FIELD__TIM8_PSCR_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006458) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM8_PSCR >> 0) & 0xFFFF), ((TIM8_PSCR = (TIM8_PSCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM8_PSCR  -----------------------------------
// SVD Line: 6385

//  <rtree> SFDITEM_REG__TIM8_PSCR
//    <name> PSCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006458) Prescaler Register </i>
//    <loc> ( (unsigned int)((TIM8_PSCR >> 0) & 0xFFFFFFFF), ((TIM8_PSCR = (TIM8_PSCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM8_PSCR_PSC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM8_CNTR  --------------------------------
// SVD Line: 6402

unsigned int TIM8_CNTR __AT (0x40006460);



// --------------------------------  Field Item: TIM8_CNTR_CNT  -----------------------------------
// SVD Line: 6411

//  <item> SFDITEM_FIELD__TIM8_CNTR_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006460) Counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM8_CNTR >> 0) & 0xFFFF), ((TIM8_CNTR = (TIM8_CNTR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM8_CNTR  -----------------------------------
// SVD Line: 6402

//  <rtree> SFDITEM_REG__TIM8_CNTR
//    <name> CNTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006460) Counter Register </i>
//    <loc> ( (unsigned int)((TIM8_CNTR >> 0) & 0xFFFFFFFF), ((TIM8_CNTR = (TIM8_CNTR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM8_CNTR_CNT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM8_ARR  --------------------------------
// SVD Line: 6419

unsigned int TIM8_ARR __AT (0x40006464);



// --------------------------------  Field Item: TIM8_ARR_ARR  ------------------------------------
// SVD Line: 6428

//  <item> SFDITEM_FIELD__TIM8_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006464) Auto reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM8_ARR >> 0) & 0xFFFF), ((TIM8_ARR = (TIM8_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM8_ARR  ------------------------------------
// SVD Line: 6419

//  <rtree> SFDITEM_REG__TIM8_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006464) Auto Reload Register </i>
//    <loc> ( (unsigned int)((TIM8_ARR >> 0) & 0xFFFFFFFF), ((TIM8_ARR = (TIM8_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM8_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM8_OCR1  --------------------------------
// SVD Line: 6436

unsigned int TIM8_OCR1 __AT (0x40006468);



// --------------------------------  Field Item: TIM8_OCR1_OCR  -----------------------------------
// SVD Line: 6445

//  <item> SFDITEM_FIELD__TIM8_OCR1_OCR
//    <name> OCR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006468) output compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM8_OCR1 >> 0) & 0xFFFF), ((TIM8_OCR1 = (TIM8_OCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM8_OCR1_OCRD  -----------------------------------
// SVD Line: 6451

//  <item> SFDITEM_FIELD__TIM8_OCR1_OCRD
//    <name> OCRD </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x40006468) output compare value when counting down </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM8_OCR1 >> 16) & 0xFFFF), ((TIM8_OCR1 = (TIM8_OCR1 & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM8_OCR1  -----------------------------------
// SVD Line: 6436

//  <rtree> SFDITEM_REG__TIM8_OCR1
//    <name> OCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006468) Output Compare Register 1 </i>
//    <loc> ( (unsigned int)((TIM8_OCR1 >> 0) & 0xFFFFFFFF), ((TIM8_OCR1 = (TIM8_OCR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM8_OCR1_OCR </item>
//    <item> SFDITEM_FIELD__TIM8_OCR1_OCRD </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM8_OCR2  --------------------------------
// SVD Line: 6459

unsigned int TIM8_OCR2 __AT (0x4000646C);



// --------------------------------  Field Item: TIM8_OCR2_OCR  -----------------------------------
// SVD Line: 6468

//  <item> SFDITEM_FIELD__TIM8_OCR2_OCR
//    <name> OCR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000646C) output compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM8_OCR2 >> 0) & 0xFFFF), ((TIM8_OCR2 = (TIM8_OCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM8_OCR2_OCRD  -----------------------------------
// SVD Line: 6474

//  <item> SFDITEM_FIELD__TIM8_OCR2_OCRD
//    <name> OCRD </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x4000646C) output compare value when counting down </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM8_OCR2 >> 16) & 0xFFFF), ((TIM8_OCR2 = (TIM8_OCR2 & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM8_OCR2  -----------------------------------
// SVD Line: 6459

//  <rtree> SFDITEM_REG__TIM8_OCR2
//    <name> OCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000646C) Output Compare Register 2 </i>
//    <loc> ( (unsigned int)((TIM8_OCR2 >> 0) & 0xFFFFFFFF), ((TIM8_OCR2 = (TIM8_OCR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM8_OCR2_OCR </item>
//    <item> SFDITEM_FIELD__TIM8_OCR2_OCRD </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM8_OCR3  --------------------------------
// SVD Line: 6482

unsigned int TIM8_OCR3 __AT (0x40006470);



// --------------------------------  Field Item: TIM8_OCR3_OCR  -----------------------------------
// SVD Line: 6491

//  <item> SFDITEM_FIELD__TIM8_OCR3_OCR
//    <name> OCR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006470) output compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM8_OCR3 >> 0) & 0xFFFF), ((TIM8_OCR3 = (TIM8_OCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM8_OCR3_OCRD  -----------------------------------
// SVD Line: 6497

//  <item> SFDITEM_FIELD__TIM8_OCR3_OCRD
//    <name> OCRD </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x40006470) output compare value when counting down </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM8_OCR3 >> 16) & 0xFFFF), ((TIM8_OCR3 = (TIM8_OCR3 & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM8_OCR3  -----------------------------------
// SVD Line: 6482

//  <rtree> SFDITEM_REG__TIM8_OCR3
//    <name> OCR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006470) Output Compare Register 3 </i>
//    <loc> ( (unsigned int)((TIM8_OCR3 >> 0) & 0xFFFFFFFF), ((TIM8_OCR3 = (TIM8_OCR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM8_OCR3_OCR </item>
//    <item> SFDITEM_FIELD__TIM8_OCR3_OCRD </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM8_OCR4  --------------------------------
// SVD Line: 6505

unsigned int TIM8_OCR4 __AT (0x40006474);



// --------------------------------  Field Item: TIM8_OCR4_OCR  -----------------------------------
// SVD Line: 6514

//  <item> SFDITEM_FIELD__TIM8_OCR4_OCR
//    <name> OCR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006474) output compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM8_OCR4 >> 0) & 0xFFFF), ((TIM8_OCR4 = (TIM8_OCR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM8_OCR4_OCRD  -----------------------------------
// SVD Line: 6520

//  <item> SFDITEM_FIELD__TIM8_OCR4_OCRD
//    <name> OCRD </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x40006474) output compare value when counting down </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM8_OCR4 >> 16) & 0xFFFF), ((TIM8_OCR4 = (TIM8_OCR4 & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM8_OCR4  -----------------------------------
// SVD Line: 6505

//  <rtree> SFDITEM_REG__TIM8_OCR4
//    <name> OCR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006474) Output Compare Register 4 </i>
//    <loc> ( (unsigned int)((TIM8_OCR4 >> 0) & 0xFFFFFFFF), ((TIM8_OCR4 = (TIM8_OCR4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM8_OCR4_OCR </item>
//    <item> SFDITEM_FIELD__TIM8_OCR4_OCRD </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM8_ICR1  --------------------------------
// SVD Line: 6528

unsigned int TIM8_ICR1 __AT (0x40006478);



// --------------------------------  Field Item: TIM8_ICR1_ICR  -----------------------------------
// SVD Line: 6537

//  <item> SFDITEM_FIELD__TIM8_ICR1_ICR
//    <name> ICR </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40006478) input capture value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM8_ICR1 >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM8_ICR1_STS  -----------------------------------
// SVD Line: 6543

//  <item> SFDITEM_FIELD__TIM8_ICR1_STS
//    <name> STS </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x40006478) input capture status </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_ICR1 ) </loc>
//      <o.16..16> STS
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM8_ICR1  -----------------------------------
// SVD Line: 6528

//  <rtree> SFDITEM_REG__TIM8_ICR1
//    <name> ICR1 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40006478) Input Capture Register 1 </i>
//    <loc> ( (unsigned int)((TIM8_ICR1 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__TIM8_ICR1_ICR </item>
//    <item> SFDITEM_FIELD__TIM8_ICR1_STS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM8_ICR2  --------------------------------
// SVD Line: 6551

unsigned int TIM8_ICR2 __AT (0x4000647C);



// --------------------------------  Field Item: TIM8_ICR2_ICR  -----------------------------------
// SVD Line: 6560

//  <item> SFDITEM_FIELD__TIM8_ICR2_ICR
//    <name> ICR </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x4000647C) input capture value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM8_ICR2 >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM8_ICR2_STS  -----------------------------------
// SVD Line: 6566

//  <item> SFDITEM_FIELD__TIM8_ICR2_STS
//    <name> STS </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x4000647C) input capture status </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_ICR2 ) </loc>
//      <o.16..16> STS
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM8_ICR2  -----------------------------------
// SVD Line: 6551

//  <rtree> SFDITEM_REG__TIM8_ICR2
//    <name> ICR2 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4000647C) Input Capture Register 2 </i>
//    <loc> ( (unsigned int)((TIM8_ICR2 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__TIM8_ICR2_ICR </item>
//    <item> SFDITEM_FIELD__TIM8_ICR2_STS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM8_ICR3  --------------------------------
// SVD Line: 6574

unsigned int TIM8_ICR3 __AT (0x40006480);



// --------------------------------  Field Item: TIM8_ICR3_ICR  -----------------------------------
// SVD Line: 6583

//  <item> SFDITEM_FIELD__TIM8_ICR3_ICR
//    <name> ICR </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40006480) input capture value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM8_ICR3 >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM8_ICR3_STS  -----------------------------------
// SVD Line: 6589

//  <item> SFDITEM_FIELD__TIM8_ICR3_STS
//    <name> STS </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x40006480) input capture status </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_ICR3 ) </loc>
//      <o.16..16> STS
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM8_ICR3  -----------------------------------
// SVD Line: 6574

//  <rtree> SFDITEM_REG__TIM8_ICR3
//    <name> ICR3 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40006480) Input Capture Register 3 </i>
//    <loc> ( (unsigned int)((TIM8_ICR3 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__TIM8_ICR3_ICR </item>
//    <item> SFDITEM_FIELD__TIM8_ICR3_STS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM8_ICR4  --------------------------------
// SVD Line: 6597

unsigned int TIM8_ICR4 __AT (0x40006484);



// --------------------------------  Field Item: TIM8_ICR4_ICR  -----------------------------------
// SVD Line: 6606

//  <item> SFDITEM_FIELD__TIM8_ICR4_ICR
//    <name> ICR </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40006484) input capture value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM8_ICR4 >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM8_ICR4_STS  -----------------------------------
// SVD Line: 6612

//  <item> SFDITEM_FIELD__TIM8_ICR4_STS
//    <name> STS </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x40006484) input capture status </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_ICR4 ) </loc>
//      <o.16..16> STS
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM8_ICR4  -----------------------------------
// SVD Line: 6597

//  <rtree> SFDITEM_REG__TIM8_ICR4
//    <name> ICR4 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40006484) Input Capture Register 4 </i>
//    <loc> ( (unsigned int)((TIM8_ICR4 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__TIM8_ICR4_ICR </item>
//    <item> SFDITEM_FIELD__TIM8_ICR4_STS </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: TIM8  -------------------------------------
// SVD Line: 5328

//  <view> TIM8
//    <name> TIM8 </name>
//    <item> SFDITEM_REG__TIM8_CR </item>
//    <item> SFDITEM_REG__TIM8_MSCR </item>
//    <item> SFDITEM_REG__TIM8_PCR </item>
//    <item> SFDITEM_REG__TIM8_CAPR1 </item>
//    <item> SFDITEM_REG__TIM8_CAPR2 </item>
//    <item> SFDITEM_REG__TIM8_OCMR </item>
//    <item> SFDITEM_REG__TIM8_TDCR1 </item>
//    <item> SFDITEM_REG__TIM8_TDCR2 </item>
//    <item> SFDITEM_REG__TIM8_TACR </item>
//    <item> SFDITEM_REG__TIM8_JTACR </item>
//    <item> SFDITEM_REG__TIM8_SR1 </item>
//    <item> SFDITEM_REG__TIM8_SR2 </item>
//    <item> SFDITEM_REG__TIM8_IER1 </item>
//    <item> SFDITEM_REG__TIM8_IER2 </item>
//    <item> SFDITEM_REG__TIM8_ITARR </item>
//    <item> SFDITEM_REG__TIM8_ITCNTR </item>
//    <item> SFDITEM_REG__TIM8_PSCR </item>
//    <item> SFDITEM_REG__TIM8_CNTR </item>
//    <item> SFDITEM_REG__TIM8_ARR </item>
//    <item> SFDITEM_REG__TIM8_OCR1 </item>
//    <item> SFDITEM_REG__TIM8_OCR2 </item>
//    <item> SFDITEM_REG__TIM8_OCR3 </item>
//    <item> SFDITEM_REG__TIM8_OCR4 </item>
//    <item> SFDITEM_REG__TIM8_ICR1 </item>
//    <item> SFDITEM_REG__TIM8_ICR2 </item>
//    <item> SFDITEM_REG__TIM8_ICR3 </item>
//    <item> SFDITEM_REG__TIM8_ICR4 </item>
//  </view>
//  


// -----------------------------  Register Item Address: TIM2_CR  ---------------------------------
// SVD Line: 6633

unsigned int TIM2_CR __AT (0x40001000);



// ---------------------------------  Field Item: TIM2_CR_EN  -------------------------------------
// SVD Line: 6641

//  <item> SFDITEM_FIELD__TIM2_CR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40001000) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM2_CR_UG  -------------------------------------
// SVD Line: 6648

//  <item> SFDITEM_FIELD__TIM2_CR_UG
//    <name> UG </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40001000) Counter Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CR ) </loc>
//      <o.1..1> UG
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM2_CR_OPM  ------------------------------------
// SVD Line: 6655

//  <item> SFDITEM_FIELD__TIM2_CR_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40001000) One-pulse mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CR ) </loc>
//      <o.2..2> OPM
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM2_CR_DIR  ------------------------------------
// SVD Line: 6662

//  <item> SFDITEM_FIELD__TIM2_CR_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40001000) Direction </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CR ) </loc>
//      <o.16..16> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CR_DBGE  ------------------------------------
// SVD Line: 6669

//  <item> SFDITEM_FIELD__TIM2_CR_DBGE
//    <name> DBGE </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40001000) TIM debug </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CR ) </loc>
//      <o.31..31> DBGE
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: TIM2_CR  ------------------------------------
// SVD Line: 6633

//  <rtree> SFDITEM_REG__TIM2_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001000) Control Register </i>
//    <loc> ( (unsigned int)((TIM2_CR >> 0) & 0xFFFFFFFF), ((TIM2_CR = (TIM2_CR & ~(0x80010007UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x80010007) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CR_EN </item>
//    <item> SFDITEM_FIELD__TIM2_CR_UG </item>
//    <item> SFDITEM_FIELD__TIM2_CR_OPM </item>
//    <item> SFDITEM_FIELD__TIM2_CR_DIR </item>
//    <item> SFDITEM_FIELD__TIM2_CR_DBGE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM2_SR1  --------------------------------
// SVD Line: 6678

unsigned int TIM2_SR1 __AT (0x40001040);



// --------------------------------  Field Item: TIM2_SR1_ARF  ------------------------------------
// SVD Line: 6687

//  <item> SFDITEM_FIELD__TIM2_SR1_ARF
//    <name> ARF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40001040) auto reload flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SR1 ) </loc>
//      <o.0..0> ARF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_SR1  ------------------------------------
// SVD Line: 6678

//  <rtree> SFDITEM_REG__TIM2_SR1
//    <name> SR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001040) Status Register 1 </i>
//    <loc> ( (unsigned int)((TIM2_SR1 >> 0) & 0xFFFFFFFF), ((TIM2_SR1 = (TIM2_SR1 & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_SR1_ARF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_IER1  --------------------------------
// SVD Line: 6695

unsigned int TIM2_IER1 __AT (0x40001048);



// -------------------------------  Field Item: TIM2_IER1_ARIE  -----------------------------------
// SVD Line: 6704

//  <item> SFDITEM_FIELD__TIM2_IER1_ARIE
//    <name> ARIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40001048) Auto reload interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_IER1 ) </loc>
//      <o.0..0> ARIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_IER1  -----------------------------------
// SVD Line: 6695

//  <rtree> SFDITEM_REG__TIM2_IER1
//    <name> IER1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001048) Interrupt Enable Register 1 </i>
//    <loc> ( (unsigned int)((TIM2_IER1 >> 0) & 0xFFFFFFFF), ((TIM2_IER1 = (TIM2_IER1 & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_IER1_ARIE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_PSCR  --------------------------------
// SVD Line: 6712

unsigned int TIM2_PSCR __AT (0x40001058);



// --------------------------------  Field Item: TIM2_PSCR_PSC  -----------------------------------
// SVD Line: 6721

//  <item> SFDITEM_FIELD__TIM2_PSCR_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40001058) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_PSCR >> 0) & 0xFFFF), ((TIM2_PSCR = (TIM2_PSCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_PSCR  -----------------------------------
// SVD Line: 6712

//  <rtree> SFDITEM_REG__TIM2_PSCR
//    <name> PSCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001058) Prescaler Register </i>
//    <loc> ( (unsigned int)((TIM2_PSCR >> 0) & 0xFFFFFFFF), ((TIM2_PSCR = (TIM2_PSCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_PSCR_PSC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_PCNTR  -------------------------------
// SVD Line: 6729

unsigned int TIM2_PCNTR __AT (0x4000105C);



// -------------------------------  Field Item: TIM2_PCNTR_CNT  -----------------------------------
// SVD Line: 6738

//  <item> SFDITEM_FIELD__TIM2_PCNTR_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000105C) Prescaler counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_PCNTR >> 0) & 0xFFFF), ((TIM2_PCNTR = (TIM2_PCNTR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM2_PCNTR  -----------------------------------
// SVD Line: 6729

//  <rtree> SFDITEM_REG__TIM2_PCNTR
//    <name> PCNTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000105C) Prescaler Counter Register </i>
//    <loc> ( (unsigned int)((TIM2_PCNTR >> 0) & 0xFFFFFFFF), ((TIM2_PCNTR = (TIM2_PCNTR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_PCNTR_CNT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_CNTR  --------------------------------
// SVD Line: 6746

unsigned int TIM2_CNTR __AT (0x40001060);



// --------------------------------  Field Item: TIM2_CNTR_CNT  -----------------------------------
// SVD Line: 6755

//  <item> SFDITEM_FIELD__TIM2_CNTR_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40001060) Counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_CNTR >> 0) & 0xFFFF), ((TIM2_CNTR = (TIM2_CNTR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_CNTR  -----------------------------------
// SVD Line: 6746

//  <rtree> SFDITEM_REG__TIM2_CNTR
//    <name> CNTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001060) Counter Register </i>
//    <loc> ( (unsigned int)((TIM2_CNTR >> 0) & 0xFFFFFFFF), ((TIM2_CNTR = (TIM2_CNTR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CNTR_CNT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM2_ARR  --------------------------------
// SVD Line: 6763

unsigned int TIM2_ARR __AT (0x40001064);



// --------------------------------  Field Item: TIM2_ARR_ARR  ------------------------------------
// SVD Line: 6772

//  <item> SFDITEM_FIELD__TIM2_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40001064) Auto reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_ARR >> 0) & 0xFFFF), ((TIM2_ARR = (TIM2_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_ARR  ------------------------------------
// SVD Line: 6763

//  <rtree> SFDITEM_REG__TIM2_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001064) Auto Reload Register </i>
//    <loc> ( (unsigned int)((TIM2_ARR >> 0) & 0xFFFFFFFF), ((TIM2_ARR = (TIM2_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: TIM2  -------------------------------------
// SVD Line: 6622

//  <view> TIM2
//    <name> TIM2 </name>
//    <item> SFDITEM_REG__TIM2_CR </item>
//    <item> SFDITEM_REG__TIM2_SR1 </item>
//    <item> SFDITEM_REG__TIM2_IER1 </item>
//    <item> SFDITEM_REG__TIM2_PSCR </item>
//    <item> SFDITEM_REG__TIM2_PCNTR </item>
//    <item> SFDITEM_REG__TIM2_CNTR </item>
//    <item> SFDITEM_REG__TIM2_ARR </item>
//  </view>
//  


// -----------------------------  Register Item Address: TIM3_CR  ---------------------------------
// SVD Line: 6793

unsigned int TIM3_CR __AT (0x40001400);



// ---------------------------------  Field Item: TIM3_CR_EN  -------------------------------------
// SVD Line: 6802

//  <item> SFDITEM_FIELD__TIM3_CR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40001400) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM3_CR_UG  -------------------------------------
// SVD Line: 6808

//  <item> SFDITEM_FIELD__TIM3_CR_UG
//    <name> UG </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40001400) Counter Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR ) </loc>
//      <o.1..1> UG
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM3_CR_OPM  ------------------------------------
// SVD Line: 6814

//  <item> SFDITEM_FIELD__TIM3_CR_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40001400) One-pulse mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR ) </loc>
//      <o.2..2> OPM
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM3_CR_DIR  ------------------------------------
// SVD Line: 6820

//  <item> SFDITEM_FIELD__TIM3_CR_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40001400) Direction </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR ) </loc>
//      <o.16..16> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR_DBGE  ------------------------------------
// SVD Line: 6826

//  <item> SFDITEM_FIELD__TIM3_CR_DBGE
//    <name> DBGE </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40001400) TIM debug </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR ) </loc>
//      <o.31..31> DBGE
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: TIM3_CR  ------------------------------------
// SVD Line: 6793

//  <rtree> SFDITEM_REG__TIM3_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001400) Control Register </i>
//    <loc> ( (unsigned int)((TIM3_CR >> 0) & 0xFFFFFFFF), ((TIM3_CR = (TIM3_CR & ~(0x80010007UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x80010007) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CR_EN </item>
//    <item> SFDITEM_FIELD__TIM3_CR_UG </item>
//    <item> SFDITEM_FIELD__TIM3_CR_OPM </item>
//    <item> SFDITEM_FIELD__TIM3_CR_DIR </item>
//    <item> SFDITEM_FIELD__TIM3_CR_DBGE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM3_SR1  --------------------------------
// SVD Line: 6834

unsigned int TIM3_SR1 __AT (0x40001440);



// --------------------------------  Field Item: TIM3_SR1_ARF  ------------------------------------
// SVD Line: 6843

//  <item> SFDITEM_FIELD__TIM3_SR1_ARF
//    <name> ARF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40001440) auto reload flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR1 ) </loc>
//      <o.0..0> ARF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_SR1  ------------------------------------
// SVD Line: 6834

//  <rtree> SFDITEM_REG__TIM3_SR1
//    <name> SR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001440) Status Register 1 </i>
//    <loc> ( (unsigned int)((TIM3_SR1 >> 0) & 0xFFFFFFFF), ((TIM3_SR1 = (TIM3_SR1 & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_SR1_ARF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_IER1  --------------------------------
// SVD Line: 6851

unsigned int TIM3_IER1 __AT (0x40001448);



// -------------------------------  Field Item: TIM3_IER1_ARIE  -----------------------------------
// SVD Line: 6860

//  <item> SFDITEM_FIELD__TIM3_IER1_ARIE
//    <name> ARIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40001448) Auto reload interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_IER1 ) </loc>
//      <o.0..0> ARIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_IER1  -----------------------------------
// SVD Line: 6851

//  <rtree> SFDITEM_REG__TIM3_IER1
//    <name> IER1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001448) Interrupt Enable Register 1 </i>
//    <loc> ( (unsigned int)((TIM3_IER1 >> 0) & 0xFFFFFFFF), ((TIM3_IER1 = (TIM3_IER1 & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_IER1_ARIE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_PSCR  --------------------------------
// SVD Line: 6868

unsigned int TIM3_PSCR __AT (0x40001458);



// --------------------------------  Field Item: TIM3_PSCR_PSC  -----------------------------------
// SVD Line: 6877

//  <item> SFDITEM_FIELD__TIM3_PSCR_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001458) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned int)((TIM3_PSCR >> 0) & 0xFFFFFFFF), ((TIM3_PSCR = (TIM3_PSCR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_PSCR  -----------------------------------
// SVD Line: 6868

//  <rtree> SFDITEM_REG__TIM3_PSCR
//    <name> PSCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001458) Prescaler Register </i>
//    <loc> ( (unsigned int)((TIM3_PSCR >> 0) & 0xFFFFFFFF), ((TIM3_PSCR = (TIM3_PSCR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_PSCR_PSC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_PCNTR  -------------------------------
// SVD Line: 6885

unsigned int TIM3_PCNTR __AT (0x4000145C);



// -------------------------------  Field Item: TIM3_PCNTR_CNT  -----------------------------------
// SVD Line: 6894

//  <item> SFDITEM_FIELD__TIM3_PCNTR_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000145C) Prescaler counter value </i>
//    <edit> 
//      <loc> ( (unsigned int)((TIM3_PCNTR >> 0) & 0xFFFFFFFF), ((TIM3_PCNTR = (TIM3_PCNTR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM3_PCNTR  -----------------------------------
// SVD Line: 6885

//  <rtree> SFDITEM_REG__TIM3_PCNTR
//    <name> PCNTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000145C) Prescaler Counter Register </i>
//    <loc> ( (unsigned int)((TIM3_PCNTR >> 0) & 0xFFFFFFFF), ((TIM3_PCNTR = (TIM3_PCNTR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_PCNTR_CNT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_CNTR  --------------------------------
// SVD Line: 6902

unsigned int TIM3_CNTR __AT (0x40001460);



// --------------------------------  Field Item: TIM3_CNTR_CNT  -----------------------------------
// SVD Line: 6911

//  <item> SFDITEM_FIELD__TIM3_CNTR_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001460) Counter value </i>
//    <edit> 
//      <loc> ( (unsigned int)((TIM3_CNTR >> 0) & 0xFFFFFFFF), ((TIM3_CNTR = (TIM3_CNTR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CNTR  -----------------------------------
// SVD Line: 6902

//  <rtree> SFDITEM_REG__TIM3_CNTR
//    <name> CNTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001460) Counter Register </i>
//    <loc> ( (unsigned int)((TIM3_CNTR >> 0) & 0xFFFFFFFF), ((TIM3_CNTR = (TIM3_CNTR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CNTR_CNT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM3_ARR  --------------------------------
// SVD Line: 6919

unsigned int TIM3_ARR __AT (0x40001464);



// --------------------------------  Field Item: TIM3_ARR_ARR  ------------------------------------
// SVD Line: 6928

//  <item> SFDITEM_FIELD__TIM3_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001464) Auto reload value </i>
//    <edit> 
//      <loc> ( (unsigned int)((TIM3_ARR >> 0) & 0xFFFFFFFF), ((TIM3_ARR = (TIM3_ARR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_ARR  ------------------------------------
// SVD Line: 6919

//  <rtree> SFDITEM_REG__TIM3_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001464) Auto Reload Register </i>
//    <loc> ( (unsigned int)((TIM3_ARR >> 0) & 0xFFFFFFFF), ((TIM3_ARR = (TIM3_ARR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: TIM3  -------------------------------------
// SVD Line: 6782

//  <view> TIM3
//    <name> TIM3 </name>
//    <item> SFDITEM_REG__TIM3_CR </item>
//    <item> SFDITEM_REG__TIM3_SR1 </item>
//    <item> SFDITEM_REG__TIM3_IER1 </item>
//    <item> SFDITEM_REG__TIM3_PSCR </item>
//    <item> SFDITEM_REG__TIM3_PCNTR </item>
//    <item> SFDITEM_REG__TIM3_CNTR </item>
//    <item> SFDITEM_REG__TIM3_ARR </item>
//  </view>
//  


// -----------------------------  Register Item Address: TIM4_CR  ---------------------------------
// SVD Line: 6949

unsigned int TIM4_CR __AT (0x40001C00);



// ---------------------------------  Field Item: TIM4_CR_EN  -------------------------------------
// SVD Line: 6957

//  <item> SFDITEM_FIELD__TIM4_CR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40001C00) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM4_CR_UG  -------------------------------------
// SVD Line: 6964

//  <item> SFDITEM_FIELD__TIM4_CR_UG
//    <name> UG </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40001C00) Counter Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CR ) </loc>
//      <o.1..1> UG
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM4_CR_BSY  ------------------------------------
// SVD Line: 6971

//  <item> SFDITEM_FIELD__TIM4_CR_BSY
//    <name> BSY </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x40001C00) TIM busy </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CR ) </loc>
//      <o.15..15> BSY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM4_CR_DBGE  ------------------------------------
// SVD Line: 6978

//  <item> SFDITEM_FIELD__TIM4_CR_DBGE
//    <name> DBGE </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40001C00) TIM debug </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CR ) </loc>
//      <o.31..31> DBGE
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: TIM4_CR  ------------------------------------
// SVD Line: 6949

//  <rtree> SFDITEM_REG__TIM4_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001C00) Control Register </i>
//    <loc> ( (unsigned int)((TIM4_CR >> 0) & 0xFFFFFFFF), ((TIM4_CR = (TIM4_CR & ~(0x80000003UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x80000003) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_CR_EN </item>
//    <item> SFDITEM_FIELD__TIM4_CR_UG </item>
//    <item> SFDITEM_FIELD__TIM4_CR_BSY </item>
//    <item> SFDITEM_FIELD__TIM4_CR_DBGE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM4_SR1  --------------------------------
// SVD Line: 6987

unsigned int TIM4_SR1 __AT (0x40001C40);



// --------------------------------  Field Item: TIM4_SR1_ARF  ------------------------------------
// SVD Line: 6996

//  <item> SFDITEM_FIELD__TIM4_SR1_ARF
//    <name> ARF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40001C40) auto reload flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_SR1 ) </loc>
//      <o.0..0> ARF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM4_SR1  ------------------------------------
// SVD Line: 6987

//  <rtree> SFDITEM_REG__TIM4_SR1
//    <name> SR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001C40) Status Register 1 </i>
//    <loc> ( (unsigned int)((TIM4_SR1 >> 0) & 0xFFFFFFFF), ((TIM4_SR1 = (TIM4_SR1 & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_SR1_ARF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM4_IER1  --------------------------------
// SVD Line: 7004

unsigned int TIM4_IER1 __AT (0x40001C48);



// -------------------------------  Field Item: TIM4_IER1_ARIE  -----------------------------------
// SVD Line: 7013

//  <item> SFDITEM_FIELD__TIM4_IER1_ARIE
//    <name> ARIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40001C48) Auto reload interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_IER1 ) </loc>
//      <o.0..0> ARIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM4_IER1  -----------------------------------
// SVD Line: 7004

//  <rtree> SFDITEM_REG__TIM4_IER1
//    <name> IER1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001C48) Interrupt Enable Register 1 </i>
//    <loc> ( (unsigned int)((TIM4_IER1 >> 0) & 0xFFFFFFFF), ((TIM4_IER1 = (TIM4_IER1 & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_IER1_ARIE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM4_PSCR  --------------------------------
// SVD Line: 7021

unsigned int TIM4_PSCR __AT (0x40001C58);



// --------------------------------  Field Item: TIM4_PSCR_PSC  -----------------------------------
// SVD Line: 7030

//  <item> SFDITEM_FIELD__TIM4_PSCR_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40001C58) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM4_PSCR >> 0) & 0xFFFF), ((TIM4_PSCR = (TIM4_PSCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM4_PSCR  -----------------------------------
// SVD Line: 7021

//  <rtree> SFDITEM_REG__TIM4_PSCR
//    <name> PSCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001C58) Prescaler Register </i>
//    <loc> ( (unsigned int)((TIM4_PSCR >> 0) & 0xFFFFFFFF), ((TIM4_PSCR = (TIM4_PSCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_PSCR_PSC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM4_PCNTR  -------------------------------
// SVD Line: 7038

unsigned int TIM4_PCNTR __AT (0x40001C5C);



// -------------------------------  Field Item: TIM4_PCNTR_CNT  -----------------------------------
// SVD Line: 7047

//  <item> SFDITEM_FIELD__TIM4_PCNTR_CNT
//    <name> CNT </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40001C5C) Prescaler counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM4_PCNTR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM4_PCNTR  -----------------------------------
// SVD Line: 7038

//  <rtree> SFDITEM_REG__TIM4_PCNTR
//    <name> PCNTR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40001C5C) Prescaler Counter Register </i>
//    <loc> ( (unsigned int)((TIM4_PCNTR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__TIM4_PCNTR_CNT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM4_CNTR  --------------------------------
// SVD Line: 7055

unsigned int TIM4_CNTR __AT (0x40001C60);



// --------------------------------  Field Item: TIM4_CNTR_CNT  -----------------------------------
// SVD Line: 7064

//  <item> SFDITEM_FIELD__TIM4_CNTR_CNT
//    <name> CNT </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40001C60) Counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM4_CNTR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM4_CNTR  -----------------------------------
// SVD Line: 7055

//  <rtree> SFDITEM_REG__TIM4_CNTR
//    <name> CNTR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40001C60) Counter Register </i>
//    <loc> ( (unsigned int)((TIM4_CNTR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__TIM4_CNTR_CNT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM4_ARR  --------------------------------
// SVD Line: 7072

unsigned int TIM4_ARR __AT (0x40001C64);



// --------------------------------  Field Item: TIM4_ARR_ARR  ------------------------------------
// SVD Line: 7081

//  <item> SFDITEM_FIELD__TIM4_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40001C64) Auto reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM4_ARR >> 0) & 0xFFFF), ((TIM4_ARR = (TIM4_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM4_ARR  ------------------------------------
// SVD Line: 7072

//  <rtree> SFDITEM_REG__TIM4_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001C64) Auto Reload Register </i>
//    <loc> ( (unsigned int)((TIM4_ARR >> 0) & 0xFFFFFFFF), ((TIM4_ARR = (TIM4_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: TIM4  -------------------------------------
// SVD Line: 6938

//  <view> TIM4
//    <name> TIM4 </name>
//    <item> SFDITEM_REG__TIM4_CR </item>
//    <item> SFDITEM_REG__TIM4_SR1 </item>
//    <item> SFDITEM_REG__TIM4_IER1 </item>
//    <item> SFDITEM_REG__TIM4_PSCR </item>
//    <item> SFDITEM_REG__TIM4_PCNTR </item>
//    <item> SFDITEM_REG__TIM4_CNTR </item>
//    <item> SFDITEM_REG__TIM4_ARR </item>
//  </view>
//  


// -----------------------------  Register Item Address: IWDG_RLR  --------------------------------
// SVD Line: 7102

unsigned int IWDG_RLR __AT (0x40003000);



// ---------------------------------  Field Item: IWDG_RLR_RL  ------------------------------------
// SVD Line: 7111

//  <item> SFDITEM_FIELD__IWDG_RLR_RL
//    <name> RL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003000) Reload value </i>
//    <edit> 
//      <loc> ( (unsigned int)((IWDG_RLR >> 0) & 0xFFFFFFFF), ((IWDG_RLR = (IWDG_RLR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: IWDG_RLR  ------------------------------------
// SVD Line: 7102

//  <rtree> SFDITEM_REG__IWDG_RLR
//    <name> RLR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003000) Reload Register </i>
//    <loc> ( (unsigned int)((IWDG_RLR >> 0) & 0xFFFFFFFF), ((IWDG_RLR = (IWDG_RLR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IWDG_RLR_RL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IWDG_CNT  --------------------------------
// SVD Line: 7119

unsigned int IWDG_CNT __AT (0x40003004);



// --------------------------------  Field Item: IWDG_CNT_CNT  ------------------------------------
// SVD Line: 7128

//  <item> SFDITEM_FIELD__IWDG_CNT_CNT
//    <name> CNT </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40003004) Counter value </i>
//    <edit> 
//      <loc> ( (unsigned int)((IWDG_CNT >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: IWDG_CNT  ------------------------------------
// SVD Line: 7119

//  <rtree> SFDITEM_REG__IWDG_CNT
//    <name> CNT </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40003004) Counter Register </i>
//    <loc> ( (unsigned int)((IWDG_CNT >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__IWDG_CNT_CNT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IWDG_CR  ---------------------------------
// SVD Line: 7136

unsigned int IWDG_CR __AT (0x40003008);



// ---------------------------------  Field Item: IWDG_CR_EN  -------------------------------------
// SVD Line: 7145

//  <item> SFDITEM_FIELD__IWDG_CR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40003008) enable </i>
//    <check> 
//      <loc> ( (unsigned int) IWDG_CR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: IWDG_CR_DBGE  ------------------------------------
// SVD Line: 7151

//  <item> SFDITEM_FIELD__IWDG_CR_DBGE
//    <name> DBGE </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40003008) IWDG debug control </i>
//    <check> 
//      <loc> ( (unsigned int) IWDG_CR ) </loc>
//      <o.31..31> DBGE
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: IWDG_CR  ------------------------------------
// SVD Line: 7136

//  <rtree> SFDITEM_REG__IWDG_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003008) Control Register </i>
//    <loc> ( (unsigned int)((IWDG_CR >> 0) & 0xFFFFFFFF), ((IWDG_CR = (IWDG_CR & ~(0x80000001UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x80000001) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IWDG_CR_EN </item>
//    <item> SFDITEM_FIELD__IWDG_CR_DBGE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IWDG_KR  ---------------------------------
// SVD Line: 7159

unsigned int IWDG_KR __AT (0x4000300C);



// ---------------------------------  Field Item: IWDG_KR_KEY  ------------------------------------
// SVD Line: 7168

//  <item> SFDITEM_FIELD__IWDG_KR_KEY
//    <name> KEY </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x4000300C) key value </i>
//    <edit> 
//      <loc> ( (unsigned int)((IWDG_KR >> 0) & 0x0), ((IWDG_KR = (IWDG_KR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: IWDG_KR  ------------------------------------
// SVD Line: 7159

//  <rtree> SFDITEM_REG__IWDG_KR
//    <name> KR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x4000300C) Key Register </i>
//    <loc> ( (unsigned int)((IWDG_KR >> 0) & 0xFFFFFFFF), ((IWDG_KR = (IWDG_KR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IWDG_KR_KEY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IWDG_SR  ---------------------------------
// SVD Line: 7176

unsigned int IWDG_SR __AT (0x40003010);



// ---------------------------------  Field Item: IWDG_SR_HDF  ------------------------------------
// SVD Line: 7185

//  <item> SFDITEM_FIELD__IWDG_SR_HDF
//    <name> HDF </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40003010) hungry dog flag </i>
//    <check> 
//      <loc> ( (unsigned int) IWDG_SR ) </loc>
//      <o.0..0> HDF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: IWDG_SR  ------------------------------------
// SVD Line: 7176

//  <rtree> SFDITEM_REG__IWDG_SR
//    <name> SR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40003010) Status Register </i>
//    <loc> ( (unsigned int)((IWDG_SR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__IWDG_SR_HDF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IWDG_LR  ---------------------------------
// SVD Line: 7193

unsigned int IWDG_LR __AT (0x400063FC);



// --------------------------------  Field Item: IWDG_LR_LOCK  ------------------------------------
// SVD Line: 7202

//  <item> SFDITEM_FIELD__IWDG_LR_LOCK
//    <name> LOCK </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x400063FC) lock status </i>
//    <check> 
//      <loc> ( (unsigned int) IWDG_LR ) </loc>
//      <o.0..0> LOCK
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: IWDG_LR  ------------------------------------
// SVD Line: 7193

//  <rtree> SFDITEM_REG__IWDG_LR
//    <name> LR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x400063FC) Lock Register </i>
//    <loc> ( (unsigned int)((IWDG_LR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__IWDG_LR_LOCK </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: IWDG  -------------------------------------
// SVD Line: 7091

//  <view> IWDG
//    <name> IWDG </name>
//    <item> SFDITEM_REG__IWDG_RLR </item>
//    <item> SFDITEM_REG__IWDG_CNT </item>
//    <item> SFDITEM_REG__IWDG_CR </item>
//    <item> SFDITEM_REG__IWDG_KR </item>
//    <item> SFDITEM_REG__IWDG_SR </item>
//    <item> SFDITEM_REG__IWDG_LR </item>
//  </view>
//  


// -----------------------------  Register Item Address: SPI0_CR1  --------------------------------
// SVD Line: 7223

unsigned int SPI0_CR1 __AT (0x40013000);



// ---------------------------------  Field Item: SPI0_CR1_EN  ------------------------------------
// SVD Line: 7232

//  <item> SFDITEM_FIELD__SPI0_CR1_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013000) SPI Enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI0_CR1 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI0_CR1_CSS  ------------------------------------
// SVD Line: 7238

//  <item> SFDITEM_FIELD__SPI0_CR1_CSS
//    <name> CSS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40013000) CSS control selection </i>
//    <check> 
//      <loc> ( (unsigned int) SPI0_CR1 ) </loc>
//      <o.1..1> CSS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI0_CR1_CPOL  -----------------------------------
// SVD Line: 7244

//  <item> SFDITEM_FIELD__SPI0_CR1_CPOL
//    <name> CPOL </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013000) Clock polarity </i>
//    <check> 
//      <loc> ( (unsigned int) SPI0_CR1 ) </loc>
//      <o.8..8> CPOL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI0_CR1_CPHA  -----------------------------------
// SVD Line: 7250

//  <item> SFDITEM_FIELD__SPI0_CR1_CPHA
//    <name> CPHA </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40013000) Clock phase </i>
//    <check> 
//      <loc> ( (unsigned int) SPI0_CR1 ) </loc>
//      <o.9..9> CPHA
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI0_CR1_MSM  ------------------------------------
// SVD Line: 7256

//  <item> SFDITEM_FIELD__SPI0_CR1_MSM
//    <name> MSM </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40013000) master-slave mode </i>
//    <check> 
//      <loc> ( (unsigned int) SPI0_CR1 ) </loc>
//      <o.12..12> MSM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI0_CR1_SOD  ------------------------------------
// SVD Line: 7262

//  <item> SFDITEM_FIELD__SPI0_CR1_SOD
//    <name> SOD </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40013000) SPI slave output disable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI0_CR1 ) </loc>
//      <o.13..13> SOD
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI0_CR1_FF  ------------------------------------
// SVD Line: 7268

//  <item> SFDITEM_FIELD__SPI0_CR1_FF
//    <name> FF </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40013000) Frame format </i>
//    <check> 
//      <loc> ( (unsigned int) SPI0_CR1 ) </loc>
//      <o.14..14> FF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI0_CR1_RXDMAE  ----------------------------------
// SVD Line: 7274

//  <item> SFDITEM_FIELD__SPI0_CR1_RXDMAE
//    <name> RXDMAE </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40013000) Rx DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI0_CR1 ) </loc>
//      <o.16..16> RXDMAE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI0_CR1_TXDMAE  ----------------------------------
// SVD Line: 7280

//  <item> SFDITEM_FIELD__SPI0_CR1_TXDMAE
//    <name> TXDMAE </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40013000) Tx DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI0_CR1 ) </loc>
//      <o.17..17> TXDMAE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI0_CR1_LBM  ------------------------------------
// SVD Line: 7286

//  <item> SFDITEM_FIELD__SPI0_CR1_LBM
//    <name> LBM </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40013000) loopback mode </i>
//    <check> 
//      <loc> ( (unsigned int) SPI0_CR1 ) </loc>
//      <o.31..31> LBM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SPI0_CR1  ------------------------------------
// SVD Line: 7223

//  <rtree> SFDITEM_REG__SPI0_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013000) Control Register 1 </i>
//    <loc> ( (unsigned int)((SPI0_CR1 >> 0) & 0xFFFFFFFF), ((SPI0_CR1 = (SPI0_CR1 & ~(0x80037303UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x80037303) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI0_CR1_EN </item>
//    <item> SFDITEM_FIELD__SPI0_CR1_CSS </item>
//    <item> SFDITEM_FIELD__SPI0_CR1_CPOL </item>
//    <item> SFDITEM_FIELD__SPI0_CR1_CPHA </item>
//    <item> SFDITEM_FIELD__SPI0_CR1_MSM </item>
//    <item> SFDITEM_FIELD__SPI0_CR1_SOD </item>
//    <item> SFDITEM_FIELD__SPI0_CR1_FF </item>
//    <item> SFDITEM_FIELD__SPI0_CR1_RXDMAE </item>
//    <item> SFDITEM_FIELD__SPI0_CR1_TXDMAE </item>
//    <item> SFDITEM_FIELD__SPI0_CR1_LBM </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI0_CR2  --------------------------------
// SVD Line: 7294

unsigned int SPI0_CR2 __AT (0x40013004);



// --------------------------------  Field Item: SPI0_CR2_SWCS  -----------------------------------
// SVD Line: 7303

//  <item> SFDITEM_FIELD__SPI0_CR2_SWCS
//    <name> SWCS </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013004) Software control CSS </i>
//    <check> 
//      <loc> ( (unsigned int) SPI0_CR2 ) </loc>
//      <o.0..0> SWCS
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SPI0_CR2  ------------------------------------
// SVD Line: 7294

//  <rtree> SFDITEM_REG__SPI0_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013004) Control Register 2 </i>
//    <loc> ( (unsigned int)((SPI0_CR2 >> 0) & 0xFFFFFFFF), ((SPI0_CR2 = (SPI0_CR2 & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI0_CR2_SWCS </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI0_BR  ---------------------------------
// SVD Line: 7311

unsigned int SPI0_BR __AT (0x40013008);



// ---------------------------------  Field Item: SPI0_BR_BR  -------------------------------------
// SVD Line: 7320

//  <item> SFDITEM_FIELD__SPI0_BR_BR
//    <name> BR </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40013008) Baud rate control </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI0_BR >> 0) & 0xFF), ((SPI0_BR = (SPI0_BR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: SPI0_BR_PSC  ------------------------------------
// SVD Line: 7326

//  <item> SFDITEM_FIELD__SPI0_BR_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0x40013008) Prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI0_BR >> 16) & 0xFF), ((SPI0_BR = (SPI0_BR & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: SPI0_BR  ------------------------------------
// SVD Line: 7311

//  <rtree> SFDITEM_REG__SPI0_BR
//    <name> BR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013008) Baud Rate Prescaler Register </i>
//    <loc> ( (unsigned int)((SPI0_BR >> 0) & 0xFFFFFFFF), ((SPI0_BR = (SPI0_BR & ~(0xFF00FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF00FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI0_BR_BR </item>
//    <item> SFDITEM_FIELD__SPI0_BR_PSC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI0_IER  --------------------------------
// SVD Line: 7334

unsigned int SPI0_IER __AT (0x40013010);



// --------------------------------  Field Item: SPI0_IER_RXNE  -----------------------------------
// SVD Line: 7343

//  <item> SFDITEM_FIELD__SPI0_IER_RXNE
//    <name> RXNE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013010) Receive FIFO not empty interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI0_IER ) </loc>
//      <o.0..0> RXNE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI0_IER_OVR  ------------------------------------
// SVD Line: 7349

//  <item> SFDITEM_FIELD__SPI0_IER_OVR
//    <name> OVR </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40013010) Receive FIFO overflow interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI0_IER ) </loc>
//      <o.3..3> OVR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI0_IER_RXTO  -----------------------------------
// SVD Line: 7355

//  <item> SFDITEM_FIELD__SPI0_IER_RXTO
//    <name> RXTO </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40013010) Receive FIFO clear timeout interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI0_IER ) </loc>
//      <o.4..4> RXTO
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI0_IER_TXHE  -----------------------------------
// SVD Line: 7361

//  <item> SFDITEM_FIELD__SPI0_IER_TXHE
//    <name> TXHE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40013010) Transmit FIFO half empty interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI0_IER ) </loc>
//      <o.9..9> TXHE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SPI0_IER  ------------------------------------
// SVD Line: 7334

//  <rtree> SFDITEM_REG__SPI0_IER
//    <name> IER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013010) Interrupt Enable Register </i>
//    <loc> ( (unsigned int)((SPI0_IER >> 0) & 0xFFFFFFFF), ((SPI0_IER = (SPI0_IER & ~(0x219UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x219) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI0_IER_RXNE </item>
//    <item> SFDITEM_FIELD__SPI0_IER_OVR </item>
//    <item> SFDITEM_FIELD__SPI0_IER_RXTO </item>
//    <item> SFDITEM_FIELD__SPI0_IER_TXHE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI0_SR  ---------------------------------
// SVD Line: 7369

unsigned int SPI0_SR __AT (0x40013014);



// --------------------------------  Field Item: SPI0_SR_RXNE  ------------------------------------
// SVD Line: 7377

//  <item> SFDITEM_FIELD__SPI0_SR_RXNE
//    <name> RXNE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40013014) Receive FIFO not empty flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI0_SR ) </loc>
//      <o.0..0> RXNE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI0_SR_OVR  ------------------------------------
// SVD Line: 7384

//  <item> SFDITEM_FIELD__SPI0_SR_OVR
//    <name> OVR </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40013014) Receive FIFO overflow flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI0_SR ) </loc>
//      <o.3..3> OVR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI0_SR_RXTO  ------------------------------------
// SVD Line: 7391

//  <item> SFDITEM_FIELD__SPI0_SR_RXTO
//    <name> RXTO </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40013014) Receive FIFO clear timeout flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI0_SR ) </loc>
//      <o.4..4> RXTO
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI0_SR_TXE  ------------------------------------
// SVD Line: 7398

//  <item> SFDITEM_FIELD__SPI0_SR_TXE
//    <name> TXE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013014) Transmit FIFO empty flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI0_SR ) </loc>
//      <o.8..8> TXE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI0_SR_BSY  ------------------------------------
// SVD Line: 7405

//  <item> SFDITEM_FIELD__SPI0_SR_BSY
//    <name> BSY </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x40013014) busy flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI0_SR ) </loc>
//      <o.15..15> BSY
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: SPI0_SR  ------------------------------------
// SVD Line: 7369

//  <rtree> SFDITEM_REG__SPI0_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013014) Status Register </i>
//    <loc> ( (unsigned int)((SPI0_SR >> 0) & 0xFFFFFFFF), ((SPI0_SR = (SPI0_SR & ~(0x118UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x118) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI0_SR_RXNE </item>
//    <item> SFDITEM_FIELD__SPI0_SR_OVR </item>
//    <item> SFDITEM_FIELD__SPI0_SR_RXTO </item>
//    <item> SFDITEM_FIELD__SPI0_SR_TXE </item>
//    <item> SFDITEM_FIELD__SPI0_SR_BSY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI0_DR  ---------------------------------
// SVD Line: 7414

unsigned int SPI0_DR __AT (0x40013020);



// ---------------------------------  Field Item: SPI0_DR_DR  -------------------------------------
// SVD Line: 7423

//  <item> SFDITEM_FIELD__SPI0_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40013020) SPI data </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI0_DR >> 0) & 0xFF), ((SPI0_DR = (SPI0_DR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: SPI0_DR  ------------------------------------
// SVD Line: 7414

//  <rtree> SFDITEM_REG__SPI0_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013020) Data Register </i>
//    <loc> ( (unsigned int)((SPI0_DR >> 0) & 0xFFFFFFFF), ((SPI0_DR = (SPI0_DR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI0_DR_DR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI0_DRR  --------------------------------
// SVD Line: 7431

unsigned int SPI0_DRR __AT (0x40013024);



// --------------------------------  Field Item: SPI0_DRR_KEY  ------------------------------------
// SVD Line: 7440

//  <item> SFDITEM_FIELD__SPI0_DRR_KEY
//    <name> KEY </name>
//    <w> 
//    <i> [Bits 15..0] WO (@ 0x40013024) FIFO reset key </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI0_DRR >> 0) & 0x0), ((SPI0_DRR = (SPI0_DRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: SPI0_DRR  ------------------------------------
// SVD Line: 7431

//  <rtree> SFDITEM_REG__SPI0_DRR
//    <name> DRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40013024) Buffer/FIFO Data Reset Register </i>
//    <loc> ( (unsigned int)((SPI0_DRR >> 0) & 0xFFFFFFFF), ((SPI0_DRR = (SPI0_DRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI0_DRR_KEY </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: SPI0  -------------------------------------
// SVD Line: 7212

//  <view> SPI0
//    <name> SPI0 </name>
//    <item> SFDITEM_REG__SPI0_CR1 </item>
//    <item> SFDITEM_REG__SPI0_CR2 </item>
//    <item> SFDITEM_REG__SPI0_BR </item>
//    <item> SFDITEM_REG__SPI0_IER </item>
//    <item> SFDITEM_REG__SPI0_SR </item>
//    <item> SFDITEM_REG__SPI0_DR </item>
//    <item> SFDITEM_REG__SPI0_DRR </item>
//  </view>
//  


// -----------------------------  Register Item Address: I2C0_CR  ---------------------------------
// SVD Line: 7461

unsigned int I2C0_CR __AT (0x40005400);



// ---------------------------------  Field Item: I2C0_CR_EN  -------------------------------------
// SVD Line: 7469

//  <item> SFDITEM_FIELD__I2C0_CR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40005400) I2C enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C0_CR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C0_CR_ACK  ------------------------------------
// SVD Line: 7476

//  <item> SFDITEM_FIELD__I2C0_CR_ACK
//    <name> ACK </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40005400) Acknowledge enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C0_CR ) </loc>
//      <o.2..2> ACK
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C0_CR_SI  -------------------------------------
// SVD Line: 7483

//  <item> SFDITEM_FIELD__I2C0_CR_SI
//    <name> SI </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40005400) I2C status flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2C0_CR ) </loc>
//      <o.3..3> SI
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C0_CR_STOP  ------------------------------------
// SVD Line: 7490

//  <item> SFDITEM_FIELD__I2C0_CR_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40005400) Stop generation </i>
//    <check> 
//      <loc> ( (unsigned int) I2C0_CR ) </loc>
//      <o.4..4> STOP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C0_CR_START  -----------------------------------
// SVD Line: 7497

//  <item> SFDITEM_FIELD__I2C0_CR_START
//    <name> START </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40005400) Start generation </i>
//    <check> 
//      <loc> ( (unsigned int) I2C0_CR ) </loc>
//      <o.5..5> START
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C0_CR_HCT  ------------------------------------
// SVD Line: 7504

//  <item> SFDITEM_FIELD__I2C0_CR_HCT
//    <name> HCT </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40005400) High level detection coefficient of time </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C0_CR >> 8) & 0xFF), ((I2C0_CR = (I2C0_CR & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: I2C0_CR_PSC  ------------------------------------
// SVD Line: 7511

//  <item> SFDITEM_FIELD__I2C0_CR_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 25..16] RW (@ 0x40005400) Baud rate control </i>
//    <edit> 
//      <loc> ( (unsigned short)((I2C0_CR >> 16) & 0x3FF), ((I2C0_CR = (I2C0_CR & ~(0x3FFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0x3FF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: I2C0_CR  ------------------------------------
// SVD Line: 7461

//  <rtree> SFDITEM_REG__I2C0_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005400) Control Register </i>
//    <loc> ( (unsigned int)((I2C0_CR >> 0) & 0xFFFFFFFF), ((I2C0_CR = (I2C0_CR & ~(0x3FFFF35UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFF35) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C0_CR_EN </item>
//    <item> SFDITEM_FIELD__I2C0_CR_ACK </item>
//    <item> SFDITEM_FIELD__I2C0_CR_SI </item>
//    <item> SFDITEM_FIELD__I2C0_CR_STOP </item>
//    <item> SFDITEM_FIELD__I2C0_CR_START </item>
//    <item> SFDITEM_FIELD__I2C0_CR_HCT </item>
//    <item> SFDITEM_FIELD__I2C0_CR_PSC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C0_SR  ---------------------------------
// SVD Line: 7520

unsigned int I2C0_SR __AT (0x40005404);



// ---------------------------------  Field Item: I2C0_SR_SR  -------------------------------------
// SVD Line: 7529

//  <item> SFDITEM_FIELD__I2C0_SR_SR
//    <name> SR </name>
//    <r> 
//    <i> [Bits 4..0] RO (@ 0x40005404) I2C bus status </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C0_SR >> 0) & 0x1F) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: I2C0_SR  ------------------------------------
// SVD Line: 7520

//  <rtree> SFDITEM_REG__I2C0_SR
//    <name> SR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40005404) Status Register </i>
//    <loc> ( (unsigned int)((I2C0_SR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__I2C0_SR_SR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C0_DR  ---------------------------------
// SVD Line: 7537

unsigned int I2C0_DR __AT (0x40005408);



// ---------------------------------  Field Item: I2C0_DR_DR  -------------------------------------
// SVD Line: 7546

//  <item> SFDITEM_FIELD__I2C0_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40005408) I2C data </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C0_DR >> 0) & 0xFF), ((I2C0_DR = (I2C0_DR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: I2C0_DR  ------------------------------------
// SVD Line: 7537

//  <rtree> SFDITEM_REG__I2C0_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005408) Data Register </i>
//    <loc> ( (unsigned int)((I2C0_DR >> 0) & 0xFFFFFFFF), ((I2C0_DR = (I2C0_DR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C0_DR_DR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C0_OAR  --------------------------------
// SVD Line: 7554

unsigned int I2C0_OAR __AT (0x4000540C);



// ---------------------------------  Field Item: I2C0_OAR_BC  ------------------------------------
// SVD Line: 7563

//  <item> SFDITEM_FIELD__I2C0_OAR_BC
//    <name> BC </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000540C) Broadcast response control </i>
//    <check> 
//      <loc> ( (unsigned int) I2C0_OAR ) </loc>
//      <o.0..0> BC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C0_OAR_ADDR  -----------------------------------
// SVD Line: 7569

//  <item> SFDITEM_FIELD__I2C0_OAR_ADDR
//    <name> ADDR </name>
//    <rw> 
//    <i> [Bits 7..1] RW (@ 0x4000540C) I2C addr </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C0_OAR >> 1) & 0x7F), ((I2C0_OAR = (I2C0_OAR & ~(0x7FUL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: I2C0_OAR  ------------------------------------
// SVD Line: 7554

//  <rtree> SFDITEM_REG__I2C0_OAR
//    <name> OAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000540C) Own Address Register </i>
//    <loc> ( (unsigned int)((I2C0_OAR >> 0) & 0xFFFFFFFF), ((I2C0_OAR = (I2C0_OAR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C0_OAR_BC </item>
//    <item> SFDITEM_FIELD__I2C0_OAR_ADDR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C0_CCR  --------------------------------
// SVD Line: 7577

unsigned int I2C0_CCR __AT (0x40005418);



// ---------------------------------  Field Item: I2C0_CCR_EN  ------------------------------------
// SVD Line: 7586

//  <item> SFDITEM_FIELD__I2C0_CCR_EN
//    <name> EN </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40005418) I2C disable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C0_CCR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C0_CCR_ACK  ------------------------------------
// SVD Line: 7592

//  <item> SFDITEM_FIELD__I2C0_CCR_ACK
//    <name> ACK </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40005418) Clear Acknowledge control </i>
//    <check> 
//      <loc> ( (unsigned int) I2C0_CCR ) </loc>
//      <o.2..2> ACK
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C0_CCR_SI  ------------------------------------
// SVD Line: 7598

//  <item> SFDITEM_FIELD__I2C0_CCR_SI
//    <name> SI </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40005418) Clear I2C interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2C0_CCR ) </loc>
//      <o.3..3> SI
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C0_CCR_STOP  -----------------------------------
// SVD Line: 7604

//  <item> SFDITEM_FIELD__I2C0_CCR_STOP
//    <name> STOP </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40005418) Clear stop generation </i>
//    <check> 
//      <loc> ( (unsigned int) I2C0_CCR ) </loc>
//      <o.4..4> STOP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C0_CCR_START  -----------------------------------
// SVD Line: 7610

//  <item> SFDITEM_FIELD__I2C0_CCR_START
//    <name> START </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40005418) Clear start generation </i>
//    <check> 
//      <loc> ( (unsigned int) I2C0_CCR ) </loc>
//      <o.5..5> START
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C0_CCR_HCT  ------------------------------------
// SVD Line: 7616

//  <item> SFDITEM_FIELD__I2C0_CCR_HCT
//    <name> HCT </name>
//    <w> 
//    <i> [Bits 15..8] WO (@ 0x40005418) Clear high level detection time </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C0_CCR >> 8) & 0x0), ((I2C0_CCR = (I2C0_CCR & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: I2C0_CCR_PSC  ------------------------------------
// SVD Line: 7622

//  <item> SFDITEM_FIELD__I2C0_CCR_PSC
//    <name> PSC </name>
//    <w> 
//    <i> [Bits 25..16] WO (@ 0x40005418) Clear prescaler </i>
//    <edit> 
//      <loc> ( (unsigned short)((I2C0_CCR >> 16) & 0x0), ((I2C0_CCR = (I2C0_CCR & ~(0x3FFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0x3FF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: I2C0_CCR  ------------------------------------
// SVD Line: 7577

//  <rtree> SFDITEM_REG__I2C0_CCR
//    <name> CCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40005418) Control Clear Register </i>
//    <loc> ( (unsigned int)((I2C0_CCR >> 0) & 0xFFFFFFFF), ((I2C0_CCR = (I2C0_CCR & ~(0x3FFFF3DUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFF3D) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C0_CCR_EN </item>
//    <item> SFDITEM_FIELD__I2C0_CCR_ACK </item>
//    <item> SFDITEM_FIELD__I2C0_CCR_SI </item>
//    <item> SFDITEM_FIELD__I2C0_CCR_STOP </item>
//    <item> SFDITEM_FIELD__I2C0_CCR_START </item>
//    <item> SFDITEM_FIELD__I2C0_CCR_HCT </item>
//    <item> SFDITEM_FIELD__I2C0_CCR_PSC </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: I2C0  -------------------------------------
// SVD Line: 7450

//  <view> I2C0
//    <name> I2C0 </name>
//    <item> SFDITEM_REG__I2C0_CR </item>
//    <item> SFDITEM_REG__I2C0_SR </item>
//    <item> SFDITEM_REG__I2C0_DR </item>
//    <item> SFDITEM_REG__I2C0_OAR </item>
//    <item> SFDITEM_REG__I2C0_CCR </item>
//  </view>
//  


// -----------------------------  Register Item Address: UART0_CR  --------------------------------
// SVD Line: 7643

unsigned int UART0_CR __AT (0x40004400);



// ---------------------------------  Field Item: UART0_CR_EN  ------------------------------------
// SVD Line: 7652

//  <item> SFDITEM_FIELD__UART0_CR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004400) UART enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART0_CR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: UART0_CR_RE  ------------------------------------
// SVD Line: 7658

//  <item> SFDITEM_FIELD__UART0_CR_RE
//    <name> RE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40004400) Receive enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART0_CR ) </loc>
//      <o.1..1> RE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: UART0_CR_RXDMAE  ----------------------------------
// SVD Line: 7664

//  <item> SFDITEM_FIELD__UART0_CR_RXDMAE
//    <name> RXDMAE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40004400) Rx DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART0_CR ) </loc>
//      <o.2..2> RXDMAE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: UART0_CR_TXDMAE  ----------------------------------
// SVD Line: 7670

//  <item> SFDITEM_FIELD__UART0_CR_TXDMAE
//    <name> TXDMAE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40004400) Tx DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART0_CR ) </loc>
//      <o.3..3> TXDMAE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: UART0_CR_WP  ------------------------------------
// SVD Line: 7676

//  <item> SFDITEM_FIELD__UART0_CR_WP
//    <name> WP </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40004400) Word length and parity config </i>
//    <edit> 
//      <loc> ( (unsigned char)((UART0_CR >> 4) & 0x7), ((UART0_CR = (UART0_CR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: UART0_CR_STOP  -----------------------------------
// SVD Line: 7682

//  <item> SFDITEM_FIELD__UART0_CR_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40004400) Stop bit length </i>
//    <edit> 
//      <loc> ( (unsigned char)((UART0_CR >> 8) & 0x3), ((UART0_CR = (UART0_CR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: UART0_CR_RXP  ------------------------------------
// SVD Line: 7688

//  <item> SFDITEM_FIELD__UART0_CR_RXP
//    <name> RXP </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40004400) Receiver polarity control </i>
//    <check> 
//      <loc> ( (unsigned int) UART0_CR ) </loc>
//      <o.16..16> RXP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART0_CR_TXP  ------------------------------------
// SVD Line: 7694

//  <item> SFDITEM_FIELD__UART0_CR_TXP
//    <name> TXP </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40004400) Transmitter polarity control </i>
//    <check> 
//      <loc> ( (unsigned int) UART0_CR ) </loc>
//      <o.17..17> TXP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART0_CR_SLME  -----------------------------------
// SVD Line: 7700

//  <item> SFDITEM_FIELD__UART0_CR_SLME
//    <name> SLME </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40004400) Single-line mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART0_CR ) </loc>
//      <o.20..20> SLME
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART0_CR_SLDS  -----------------------------------
// SVD Line: 7707

//  <item> SFDITEM_FIELD__UART0_CR_SLDS
//    <name> SLDS </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40004400) Single-line direction setting </i>
//    <check> 
//      <loc> ( (unsigned int) UART0_CR ) </loc>
//      <o.21..21> SLDS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART0_CR_LBM  ------------------------------------
// SVD Line: 7713

//  <item> SFDITEM_FIELD__UART0_CR_LBM
//    <name> LBM </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40004400) loopback mode </i>
//    <check> 
//      <loc> ( (unsigned int) UART0_CR ) </loc>
//      <o.31..31> LBM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: UART0_CR  ------------------------------------
// SVD Line: 7643

//  <rtree> SFDITEM_REG__UART0_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004400) Control Register </i>
//    <loc> ( (unsigned int)((UART0_CR >> 0) & 0xFFFFFFFF), ((UART0_CR = (UART0_CR & ~(0x8033037FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x8033037F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART0_CR_EN </item>
//    <item> SFDITEM_FIELD__UART0_CR_RE </item>
//    <item> SFDITEM_FIELD__UART0_CR_RXDMAE </item>
//    <item> SFDITEM_FIELD__UART0_CR_TXDMAE </item>
//    <item> SFDITEM_FIELD__UART0_CR_WP </item>
//    <item> SFDITEM_FIELD__UART0_CR_STOP </item>
//    <item> SFDITEM_FIELD__UART0_CR_RXP </item>
//    <item> SFDITEM_FIELD__UART0_CR_TXP </item>
//    <item> SFDITEM_FIELD__UART0_CR_SLME </item>
//    <item> SFDITEM_FIELD__UART0_CR_SLDS </item>
//    <item> SFDITEM_FIELD__UART0_CR_LBM </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: UART0_BRR  --------------------------------
// SVD Line: 7721

unsigned int UART0_BRR __AT (0x40004408);



// --------------------------------  Field Item: UART0_BRR_BR  ------------------------------------
// SVD Line: 7730

//  <item> SFDITEM_FIELD__UART0_BRR_BR
//    <name> BR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40004408) Baud rate control </i>
//    <edit> 
//      <loc> ( (unsigned short)((UART0_BRR >> 0) & 0xFFFF), ((UART0_BRR = (UART0_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: UART0_BRR_SR  ------------------------------------
// SVD Line: 7736

//  <item> SFDITEM_FIELD__UART0_BRR_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 18..16] RW (@ 0x40004408) Sample rate </i>
//    <edit> 
//      <loc> ( (unsigned char)((UART0_BRR >> 16) & 0x7), ((UART0_BRR = (UART0_BRR & ~(0x7UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: UART0_BRR  -----------------------------------
// SVD Line: 7721

//  <rtree> SFDITEM_REG__UART0_BRR
//    <name> BRR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004408) Baud Rate Register </i>
//    <loc> ( (unsigned int)((UART0_BRR >> 0) & 0xFFFFFFFF), ((UART0_BRR = (UART0_BRR & ~(0x7FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART0_BRR_BR </item>
//    <item> SFDITEM_FIELD__UART0_BRR_SR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: UART0_IER  --------------------------------
// SVD Line: 7744

unsigned int UART0_IER __AT (0x40004410);



// -------------------------------  Field Item: UART0_IER_RXNE  -----------------------------------
// SVD Line: 7753

//  <item> SFDITEM_FIELD__UART0_IER_RXNE
//    <name> RXNE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004410) Receive/Receive-FIFO not empty interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART0_IER ) </loc>
//      <o.0..0> RXNE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: UART0_IER_RXTO  -----------------------------------
// SVD Line: 7759

//  <item> SFDITEM_FIELD__UART0_IER_RXTO
//    <name> RXTO </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40004410) Receive/Receive-FIFO-clear timeout interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART0_IER ) </loc>
//      <o.3..3> RXTO
//    </check>
//  </item>
//  


// -------------------------------  Field Item: UART0_IER_IDLE  -----------------------------------
// SVD Line: 7765

//  <item> SFDITEM_FIELD__UART0_IER_IDLE
//    <name> IDLE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004410) Idle timeout interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART0_IER ) </loc>
//      <o.4..4> IDLE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART0_IER_PE  ------------------------------------
// SVD Line: 7771

//  <item> SFDITEM_FIELD__UART0_IER_PE
//    <name> PE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004410) parity error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART0_IER ) </loc>
//      <o.5..5> PE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART0_IER_FE  ------------------------------------
// SVD Line: 7777

//  <item> SFDITEM_FIELD__UART0_IER_FE
//    <name> FE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004410) frame error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART0_IER ) </loc>
//      <o.6..6> FE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART0_IER_OVR  -----------------------------------
// SVD Line: 7783

//  <item> SFDITEM_FIELD__UART0_IER_OVR
//    <name> OVR </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40004410) Receive/Receive-FIFO overflow interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART0_IER ) </loc>
//      <o.7..7> OVR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART0_IER_TXE  -----------------------------------
// SVD Line: 7789

//  <item> SFDITEM_FIELD__UART0_IER_TXE
//    <name> TXE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004410) Transmit FIFO empty interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART0_IER ) </loc>
//      <o.8..8> TXE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART0_IER_TXC  -----------------------------------
// SVD Line: 7795

//  <item> SFDITEM_FIELD__UART0_IER_TXC
//    <name> TXC </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40004410) Transmit complete interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART0_IER ) </loc>
//      <o.11..11> TXC
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: UART0_IER  -----------------------------------
// SVD Line: 7744

//  <rtree> SFDITEM_REG__UART0_IER
//    <name> IER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004410) Interrupt Enable Register </i>
//    <loc> ( (unsigned int)((UART0_IER >> 0) & 0xFFFFFFFF), ((UART0_IER = (UART0_IER & ~(0x9F9UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x9F9) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART0_IER_RXNE </item>
//    <item> SFDITEM_FIELD__UART0_IER_RXTO </item>
//    <item> SFDITEM_FIELD__UART0_IER_IDLE </item>
//    <item> SFDITEM_FIELD__UART0_IER_PE </item>
//    <item> SFDITEM_FIELD__UART0_IER_FE </item>
//    <item> SFDITEM_FIELD__UART0_IER_OVR </item>
//    <item> SFDITEM_FIELD__UART0_IER_TXE </item>
//    <item> SFDITEM_FIELD__UART0_IER_TXC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: UART0_SR  --------------------------------
// SVD Line: 7803

unsigned int UART0_SR __AT (0x40004414);



// --------------------------------  Field Item: UART0_SR_RXNE  -----------------------------------
// SVD Line: 7812

//  <item> SFDITEM_FIELD__UART0_SR_RXNE
//    <name> RXNE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004414) Receive/Receive-FIFO not empty flag </i>
//    <check> 
//      <loc> ( (unsigned int) UART0_SR ) </loc>
//      <o.0..0> RXNE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART0_SR_RXTO  -----------------------------------
// SVD Line: 7819

//  <item> SFDITEM_FIELD__UART0_SR_RXTO
//    <name> RXTO </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40004414) Receive/Receive-FIFO-clear timeout flag </i>
//    <check> 
//      <loc> ( (unsigned int) UART0_SR ) </loc>
//      <o.3..3> RXTO
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART0_SR_IDLE  -----------------------------------
// SVD Line: 7826

//  <item> SFDITEM_FIELD__UART0_SR_IDLE
//    <name> IDLE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004414) Idle overtime interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART0_SR ) </loc>
//      <o.4..4> IDLE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: UART0_SR_PE  ------------------------------------
// SVD Line: 7833

//  <item> SFDITEM_FIELD__UART0_SR_PE
//    <name> PE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004414) Parity error flag </i>
//    <check> 
//      <loc> ( (unsigned int) UART0_SR ) </loc>
//      <o.5..5> PE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: UART0_SR_FE  ------------------------------------
// SVD Line: 7840

//  <item> SFDITEM_FIELD__UART0_SR_FE
//    <name> FE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004414) Frame error flag </i>
//    <check> 
//      <loc> ( (unsigned int) UART0_SR ) </loc>
//      <o.6..6> FE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART0_SR_OVR  ------------------------------------
// SVD Line: 7847

//  <item> SFDITEM_FIELD__UART0_SR_OVR
//    <name> OVR </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40004414) Receive/Receive-FIFO overflow flag </i>
//    <check> 
//      <loc> ( (unsigned int) UART0_SR ) </loc>
//      <o.7..7> OVR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART0_SR_TXE  ------------------------------------
// SVD Line: 7854

//  <item> SFDITEM_FIELD__UART0_SR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40004414) Transmit/Transmit-FIFO empty flag </i>
//    <check> 
//      <loc> ( (unsigned int) UART0_SR ) </loc>
//      <o.8..8> TXE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART0_SR_TXC  ------------------------------------
// SVD Line: 7861

//  <item> SFDITEM_FIELD__UART0_SR_TXC
//    <name> TXC </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40004414) Transmit complete flag </i>
//    <check> 
//      <loc> ( (unsigned int) UART0_SR ) </loc>
//      <o.11..11> TXC
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: UART0_SR  ------------------------------------
// SVD Line: 7803

//  <rtree> SFDITEM_REG__UART0_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004414) Status Register </i>
//    <loc> ( (unsigned int)((UART0_SR >> 0) & 0xFFFFFFFF), ((UART0_SR = (UART0_SR & ~(0xF1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART0_SR_RXNE </item>
//    <item> SFDITEM_FIELD__UART0_SR_RXTO </item>
//    <item> SFDITEM_FIELD__UART0_SR_IDLE </item>
//    <item> SFDITEM_FIELD__UART0_SR_PE </item>
//    <item> SFDITEM_FIELD__UART0_SR_FE </item>
//    <item> SFDITEM_FIELD__UART0_SR_OVR </item>
//    <item> SFDITEM_FIELD__UART0_SR_TXE </item>
//    <item> SFDITEM_FIELD__UART0_SR_TXC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: UART0_DR  --------------------------------
// SVD Line: 7870

unsigned int UART0_DR __AT (0x40004418);



// ---------------------------------  Field Item: UART0_DR_DR  ------------------------------------
// SVD Line: 7879

//  <item> SFDITEM_FIELD__UART0_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40004418) UART data </i>
//    <edit> 
//      <loc> ( (unsigned short)((UART0_DR >> 0) & 0x1FF), ((UART0_DR = (UART0_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: UART0_DR  ------------------------------------
// SVD Line: 7870

//  <rtree> SFDITEM_REG__UART0_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004418) Data Register </i>
//    <loc> ( (unsigned int)((UART0_DR >> 0) & 0xFFFFFFFF), ((UART0_DR = (UART0_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART0_DR_DR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: UART0_FITR  -------------------------------
// SVD Line: 7887

unsigned int UART0_FITR __AT (0x40004420);



// -------------------------------  Field Item: UART0_FITR_FIT  -----------------------------------
// SVD Line: 7896

//  <item> SFDITEM_FIELD__UART0_FITR_FIT
//    <name> FIT </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40004420) Frame interval time </i>
//    <edit> 
//      <loc> ( (unsigned char)((UART0_FITR >> 0) & 0xFF), ((UART0_FITR = (UART0_FITR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: UART0_FITR  -----------------------------------
// SVD Line: 7887

//  <rtree> SFDITEM_REG__UART0_FITR
//    <name> FITR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004420) Frame Interval Time Configuration Register </i>
//    <loc> ( (unsigned int)((UART0_FITR >> 0) & 0xFFFFFFFF), ((UART0_FITR = (UART0_FITR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART0_FITR_FIT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: UART0_TCR  --------------------------------
// SVD Line: 7921

unsigned int UART0_TCR __AT (0x40004424);



// --------------------------------  Field Item: UART0_TCR_TO  ------------------------------------
// SVD Line: 7930

//  <item> SFDITEM_FIELD__UART0_TCR_TO
//    <name> TO </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40004424) timeout </i>
//    <edit> 
//      <loc> ( (unsigned char)((UART0_TCR >> 0) & 0xFF), ((UART0_TCR = (UART0_TCR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: UART0_TCR  -----------------------------------
// SVD Line: 7921

//  <rtree> SFDITEM_REG__UART0_TCR
//    <name> TCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004424) Timeout Control Register </i>
//    <loc> ( (unsigned int)((UART0_TCR >> 0) & 0xFFFFFFFF), ((UART0_TCR = (UART0_TCR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART0_TCR_TO </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: UART0  -------------------------------------
// SVD Line: 7632

//  <view> UART0
//    <name> UART0 </name>
//    <item> SFDITEM_REG__UART0_CR </item>
//    <item> SFDITEM_REG__UART0_BRR </item>
//    <item> SFDITEM_REG__UART0_IER </item>
//    <item> SFDITEM_REG__UART0_SR </item>
//    <item> SFDITEM_REG__UART0_DR </item>
//    <item> SFDITEM_REG__UART0_FITR </item>
//    <item> SFDITEM_REG__UART0_TCR </item>
//  </view>
//  


// -----------------------------  Register Item Address: OPA0_CR1  --------------------------------
// SVD Line: 7951

unsigned int OPA0_CR1 __AT (0x40015C00);



// ---------------------------------  Field Item: OPA0_CR1_EN  ------------------------------------
// SVD Line: 7960

//  <item> SFDITEM_FIELD__OPA0_CR1_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40015C00) OPA enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPA0_CR1 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: OPA0_CR1_PGA  ------------------------------------
// SVD Line: 7966

//  <item> SFDITEM_FIELD__OPA0_CR1_PGA
//    <name> PGA </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40015C00) PGA mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((OPA0_CR1 >> 8) & 0x3), ((OPA0_CR1 = (OPA0_CR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: OPA0_CR1_GAIN  -----------------------------------
// SVD Line: 7972

//  <item> SFDITEM_FIELD__OPA0_CR1_GAIN
//    <name> GAIN </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40015C00) PGA programmable amplifier gain value </i>
//    <edit> 
//      <loc> ( (unsigned char)((OPA0_CR1 >> 12) & 0xF), ((OPA0_CR1 = (OPA0_CR1 & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: OPA0_CR1  ------------------------------------
// SVD Line: 7951

//  <rtree> SFDITEM_REG__OPA0_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015C00) Control Register 1 </i>
//    <loc> ( (unsigned int)((OPA0_CR1 >> 0) & 0xFFFFFFFF), ((OPA0_CR1 = (OPA0_CR1 & ~(0xF301UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF301) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__OPA0_CR1_EN </item>
//    <item> SFDITEM_FIELD__OPA0_CR1_PGA </item>
//    <item> SFDITEM_FIELD__OPA0_CR1_GAIN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: OPA0_OTR  --------------------------------
// SVD Line: 7980

unsigned int OPA0_OTR __AT (0x40015C08);



// --------------------------------  Field Item: OPA0_OTR_TRIM  -----------------------------------
// SVD Line: 7988

//  <item> SFDITEM_FIELD__OPA0_OTR_TRIM
//    <name> TRIM </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40015C08) Offset trimming value </i>
//    <edit> 
//      <loc> ( (unsigned char)((OPA0_OTR >> 0) & 0x1F), ((OPA0_OTR = (OPA0_OTR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: OPA0_OTR_CAL  ------------------------------------
// SVD Line: 7995

//  <item> SFDITEM_FIELD__OPA0_OTR_CAL
//    <name> CAL </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40015C08) OPA calibration output </i>
//    <check> 
//      <loc> ( (unsigned int) OPA0_OTR ) </loc>
//      <o.8..8> CAL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: OPA0_OTR_OTF  ------------------------------------
// SVD Line: 8002

//  <item> SFDITEM_FIELD__OPA0_OTR_OTF
//    <name> OTF </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x40015C08) Offset trimming value source flag </i>
//    <check> 
//      <loc> ( (unsigned int) OPA0_OTR ) </loc>
//      <o.16..16> OTF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: OPA0_OTR  ------------------------------------
// SVD Line: 7980

//  <rtree> SFDITEM_REG__OPA0_OTR
//    <name> OTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015C08) Offset Trimming Register </i>
//    <loc> ( (unsigned int)((OPA0_OTR >> 0) & 0xFFFFFFFF), ((OPA0_OTR = (OPA0_OTR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__OPA0_OTR_TRIM </item>
//    <item> SFDITEM_FIELD__OPA0_OTR_CAL </item>
//    <item> SFDITEM_FIELD__OPA0_OTR_OTF </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: OPA0  -------------------------------------
// SVD Line: 7940

//  <view> OPA0
//    <name> OPA0 </name>
//    <item> SFDITEM_REG__OPA0_CR1 </item>
//    <item> SFDITEM_REG__OPA0_OTR </item>
//  </view>
//  


// -----------------------------  Register Item Address: OPA1_CR1  --------------------------------
// SVD Line: 7951

unsigned int OPA1_CR1 __AT (0x40015D00);



// ---------------------------------  Field Item: OPA1_CR1_EN  ------------------------------------
// SVD Line: 7960

//  <item> SFDITEM_FIELD__OPA1_CR1_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40015D00) OPA enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPA1_CR1 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: OPA1_CR1_PGA  ------------------------------------
// SVD Line: 7966

//  <item> SFDITEM_FIELD__OPA1_CR1_PGA
//    <name> PGA </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40015D00) PGA mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((OPA1_CR1 >> 8) & 0x3), ((OPA1_CR1 = (OPA1_CR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: OPA1_CR1_GAIN  -----------------------------------
// SVD Line: 7972

//  <item> SFDITEM_FIELD__OPA1_CR1_GAIN
//    <name> GAIN </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40015D00) PGA programmable amplifier gain value </i>
//    <edit> 
//      <loc> ( (unsigned char)((OPA1_CR1 >> 12) & 0xF), ((OPA1_CR1 = (OPA1_CR1 & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: OPA1_CR1  ------------------------------------
// SVD Line: 7951

//  <rtree> SFDITEM_REG__OPA1_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015D00) Control Register 1 </i>
//    <loc> ( (unsigned int)((OPA1_CR1 >> 0) & 0xFFFFFFFF), ((OPA1_CR1 = (OPA1_CR1 & ~(0xF301UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF301) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__OPA1_CR1_EN </item>
//    <item> SFDITEM_FIELD__OPA1_CR1_PGA </item>
//    <item> SFDITEM_FIELD__OPA1_CR1_GAIN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: OPA1_OTR  --------------------------------
// SVD Line: 7980

unsigned int OPA1_OTR __AT (0x40015D08);



// --------------------------------  Field Item: OPA1_OTR_TRIM  -----------------------------------
// SVD Line: 7988

//  <item> SFDITEM_FIELD__OPA1_OTR_TRIM
//    <name> TRIM </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40015D08) Offset trimming value </i>
//    <edit> 
//      <loc> ( (unsigned char)((OPA1_OTR >> 0) & 0x1F), ((OPA1_OTR = (OPA1_OTR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: OPA1_OTR_CAL  ------------------------------------
// SVD Line: 7995

//  <item> SFDITEM_FIELD__OPA1_OTR_CAL
//    <name> CAL </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40015D08) OPA calibration output </i>
//    <check> 
//      <loc> ( (unsigned int) OPA1_OTR ) </loc>
//      <o.8..8> CAL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: OPA1_OTR_OTF  ------------------------------------
// SVD Line: 8002

//  <item> SFDITEM_FIELD__OPA1_OTR_OTF
//    <name> OTF </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x40015D08) Offset trimming value source flag </i>
//    <check> 
//      <loc> ( (unsigned int) OPA1_OTR ) </loc>
//      <o.16..16> OTF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: OPA1_OTR  ------------------------------------
// SVD Line: 7980

//  <rtree> SFDITEM_REG__OPA1_OTR
//    <name> OTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015D08) Offset Trimming Register </i>
//    <loc> ( (unsigned int)((OPA1_OTR >> 0) & 0xFFFFFFFF), ((OPA1_OTR = (OPA1_OTR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__OPA1_OTR_TRIM </item>
//    <item> SFDITEM_FIELD__OPA1_OTR_CAL </item>
//    <item> SFDITEM_FIELD__OPA1_OTR_OTF </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: OPA1  -------------------------------------
// SVD Line: 8013

//  <view> OPA1
//    <name> OPA1 </name>
//    <item> SFDITEM_REG__OPA1_CR1 </item>
//    <item> SFDITEM_REG__OPA1_OTR </item>
//  </view>
//  


// -----------------------------  Register Item Address: CMP0_CR1  --------------------------------
// SVD Line: 8028

unsigned int CMP0_CR1 __AT (0x40000800);



// ---------------------------------  Field Item: CMP0_CR1_EN  ------------------------------------
// SVD Line: 8037

//  <item> SFDITEM_FIELD__CMP0_CR1_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000800) Comparator enable </i>
//    <check> 
//      <loc> ( (unsigned int) CMP0_CR1 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CMP0_CR1_OPC  ------------------------------------
// SVD Line: 8043

//  <item> SFDITEM_FIELD__CMP0_CR1_OPC
//    <name> OPC </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000800) Comparator output polarity control </i>
//    <check> 
//      <loc> ( (unsigned int) CMP0_CR1 ) </loc>
//      <o.2..2> OPC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CMP0_CR1_HYSE  -----------------------------------
// SVD Line: 8049

//  <item> SFDITEM_FIELD__CMP0_CR1_HYSE
//    <name> HYSE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000800) Comparator hysteresis enable </i>
//    <check> 
//      <loc> ( (unsigned int) CMP0_CR1 ) </loc>
//      <o.3..3> HYSE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CMP0_CR1_CNS  ------------------------------------
// SVD Line: 8055

//  <item> SFDITEM_FIELD__CMP0_CR1_CNS
//    <name> CNS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000800) Comparator negative intput selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((CMP0_CR1 >> 4) & 0x7), ((CMP0_CR1 = (CMP0_CR1 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: CMP0_CR1_DFC  ------------------------------------
// SVD Line: 8061

//  <item> SFDITEM_FIELD__CMP0_CR1_DFC
//    <name> DFC </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x40000800) Digital filter configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((CMP0_CR1 >> 8) & 0x7), ((CMP0_CR1 = (CMP0_CR1 & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: CMP0_CR1_HVS  ------------------------------------
// SVD Line: 8067

//  <item> SFDITEM_FIELD__CMP0_CR1_HVS
//    <name> HVS </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40000800) Comparator hysteresis voltage selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((CMP0_CR1 >> 12) & 0x7), ((CMP0_CR1 = (CMP0_CR1 & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: CMP0_CR1_CPS  ------------------------------------
// SVD Line: 8073

//  <item> SFDITEM_FIELD__CMP0_CR1_CPS
//    <name> CPS </name>
//    <rw> 
//    <i> [Bits 18..16] RW (@ 0x40000800) Comparator positive intput selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((CMP0_CR1 >> 16) & 0x7), ((CMP0_CR1 = (CMP0_CR1 & ~(0x7UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: CMP0_CR1_SYNC  -----------------------------------
// SVD Line: 8079

//  <item> SFDITEM_FIELD__CMP0_CR1_SYNC
//    <name> SYNC </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40000800) Comparator output synchronization control </i>
//    <check> 
//      <loc> ( (unsigned int) CMP0_CR1 ) </loc>
//      <o.20..20> SYNC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CMP0_CR1_PPC  ------------------------------------
// SVD Line: 8085

//  <item> SFDITEM_FIELD__CMP0_CR1_PPC
//    <name> PPC </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40000800) Comparator output PWM polarity control </i>
//    <check> 
//      <loc> ( (unsigned int) CMP0_CR1 ) </loc>
//      <o.21..21> PPC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CMP0_CR1_PWMS  -----------------------------------
// SVD Line: 8091

//  <item> SFDITEM_FIELD__CMP0_CR1_PWMS
//    <name> PWMS </name>
//    <rw> 
//    <i> [Bits 28..24] RW (@ 0x40000800) Comparator output PWM selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((CMP0_CR1 >> 24) & 0x1F), ((CMP0_CR1 = (CMP0_CR1 & ~(0x1FUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: CMP0_CR1  ------------------------------------
// SVD Line: 8028

//  <rtree> SFDITEM_REG__CMP0_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000800) Control Register 1 </i>
//    <loc> ( (unsigned int)((CMP0_CR1 >> 0) & 0xFFFFFFFF), ((CMP0_CR1 = (CMP0_CR1 & ~(0x1F37777DUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F37777D) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CMP0_CR1_EN </item>
//    <item> SFDITEM_FIELD__CMP0_CR1_OPC </item>
//    <item> SFDITEM_FIELD__CMP0_CR1_HYSE </item>
//    <item> SFDITEM_FIELD__CMP0_CR1_CNS </item>
//    <item> SFDITEM_FIELD__CMP0_CR1_DFC </item>
//    <item> SFDITEM_FIELD__CMP0_CR1_HVS </item>
//    <item> SFDITEM_FIELD__CMP0_CR1_CPS </item>
//    <item> SFDITEM_FIELD__CMP0_CR1_SYNC </item>
//    <item> SFDITEM_FIELD__CMP0_CR1_PPC </item>
//    <item> SFDITEM_FIELD__CMP0_CR1_PWMS </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: CMP0_IE  ---------------------------------
// SVD Line: 8099

unsigned int CMP0_IE __AT (0x40000804);



// ---------------------------------  Field Item: CMP0_IE_COF  ------------------------------------
// SVD Line: 8108

//  <item> SFDITEM_FIELD__CMP0_IE_COF
//    <name> COF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000804) Comparator output falling edge interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) CMP0_IE ) </loc>
//      <o.0..0> COF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: CMP0_IE_COR  ------------------------------------
// SVD Line: 8114

//  <item> SFDITEM_FIELD__CMP0_IE_COR
//    <name> COR </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000804) Comparator output rising edge interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) CMP0_IE ) </loc>
//      <o.1..1> COR
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: CMP0_IE  ------------------------------------
// SVD Line: 8099

//  <rtree> SFDITEM_REG__CMP0_IE
//    <name> IE </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000804) Interrupt Enable Register </i>
//    <loc> ( (unsigned int)((CMP0_IE >> 0) & 0xFFFFFFFF), ((CMP0_IE = (CMP0_IE & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CMP0_IE_COF </item>
//    <item> SFDITEM_FIELD__CMP0_IE_COR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: CMP0_SR  ---------------------------------
// SVD Line: 8122

unsigned int CMP0_SR __AT (0x40000808);



// ---------------------------------  Field Item: CMP0_SR_COF  ------------------------------------
// SVD Line: 8130

//  <item> SFDITEM_FIELD__CMP0_SR_COF
//    <name> COF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000808) Comparator output falling edge flag </i>
//    <check> 
//      <loc> ( (unsigned int) CMP0_SR ) </loc>
//      <o.0..0> COF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: CMP0_SR_COR  ------------------------------------
// SVD Line: 8137

//  <item> SFDITEM_FIELD__CMP0_SR_COR
//    <name> COR </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000808) Comparator output rising edge flag </i>
//    <check> 
//      <loc> ( (unsigned int) CMP0_SR ) </loc>
//      <o.1..1> COR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: CMP0_SR_CRS  ------------------------------------
// SVD Line: 8144

//  <item> SFDITEM_FIELD__CMP0_SR_CRS
//    <name> CRS </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x40000808) Comparator result </i>
//    <check> 
//      <loc> ( (unsigned int) CMP0_SR ) </loc>
//      <o.16..16> CRS
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: CMP0_SR  ------------------------------------
// SVD Line: 8122

//  <rtree> SFDITEM_REG__CMP0_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000808) Status Register </i>
//    <loc> ( (unsigned int)((CMP0_SR >> 0) & 0xFFFFFFFF), ((CMP0_SR = (CMP0_SR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CMP0_SR_COF </item>
//    <item> SFDITEM_FIELD__CMP0_SR_COR </item>
//    <item> SFDITEM_FIELD__CMP0_SR_CRS </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: CMP0_CR2  --------------------------------
// SVD Line: 8153

unsigned int CMP0_CR2 __AT (0x4000080C);



// -------------------------------  Field Item: CMP0_CR2_DELAY  -----------------------------------
// SVD Line: 8161

//  <item> SFDITEM_FIELD__CMP0_CR2_DELAY
//    <name> DELAY </name>
//    <rw> 
//    <i> [Bits 10..0] RW (@ 0x4000080C) Comparator Initialization delay time </i>
//    <edit> 
//      <loc> ( (unsigned short)((CMP0_CR2 >> 0) & 0x7FF), ((CMP0_CR2 = (CMP0_CR2 & ~(0x7FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x7FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: CMP0_CR2_CKD  ------------------------------------
// SVD Line: 8168

//  <item> SFDITEM_FIELD__CMP0_CR2_CKD
//    <name> CKD </name>
//    <r> 
//    <i> [Bits 31..24] RO (@ 0x4000080C) Sampling clock division </i>
//    <edit> 
//      <loc> ( (unsigned char)((CMP0_CR2 >> 24) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: CMP0_CR2  ------------------------------------
// SVD Line: 8153

//  <rtree> SFDITEM_REG__CMP0_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000080C) Control Register 2 </i>
//    <loc> ( (unsigned int)((CMP0_CR2 >> 0) & 0xFFFFFFFF), ((CMP0_CR2 = (CMP0_CR2 & ~(0x7FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CMP0_CR2_DELAY </item>
//    <item> SFDITEM_FIELD__CMP0_CR2_CKD </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: CMP0  -------------------------------------
// SVD Line: 8017

//  <view> CMP0
//    <name> CMP0 </name>
//    <item> SFDITEM_REG__CMP0_CR1 </item>
//    <item> SFDITEM_REG__CMP0_IE </item>
//    <item> SFDITEM_REG__CMP0_SR </item>
//    <item> SFDITEM_REG__CMP0_CR2 </item>
//  </view>
//  


// -----------------------------  Register Item Address: CMP1_CR1  --------------------------------
// SVD Line: 8028

unsigned int CMP1_CR1 __AT (0x40000C00);



// ---------------------------------  Field Item: CMP1_CR1_EN  ------------------------------------
// SVD Line: 8037

//  <item> SFDITEM_FIELD__CMP1_CR1_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000C00) Comparator enable </i>
//    <check> 
//      <loc> ( (unsigned int) CMP1_CR1 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CMP1_CR1_OPC  ------------------------------------
// SVD Line: 8043

//  <item> SFDITEM_FIELD__CMP1_CR1_OPC
//    <name> OPC </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000C00) Comparator output polarity control </i>
//    <check> 
//      <loc> ( (unsigned int) CMP1_CR1 ) </loc>
//      <o.2..2> OPC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CMP1_CR1_HYSE  -----------------------------------
// SVD Line: 8049

//  <item> SFDITEM_FIELD__CMP1_CR1_HYSE
//    <name> HYSE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000C00) Comparator hysteresis enable </i>
//    <check> 
//      <loc> ( (unsigned int) CMP1_CR1 ) </loc>
//      <o.3..3> HYSE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CMP1_CR1_CNS  ------------------------------------
// SVD Line: 8055

//  <item> SFDITEM_FIELD__CMP1_CR1_CNS
//    <name> CNS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000C00) Comparator negative intput selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((CMP1_CR1 >> 4) & 0x7), ((CMP1_CR1 = (CMP1_CR1 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: CMP1_CR1_DFC  ------------------------------------
// SVD Line: 8061

//  <item> SFDITEM_FIELD__CMP1_CR1_DFC
//    <name> DFC </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x40000C00) Digital filter configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((CMP1_CR1 >> 8) & 0x7), ((CMP1_CR1 = (CMP1_CR1 & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: CMP1_CR1_HVS  ------------------------------------
// SVD Line: 8067

//  <item> SFDITEM_FIELD__CMP1_CR1_HVS
//    <name> HVS </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40000C00) Comparator hysteresis voltage selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((CMP1_CR1 >> 12) & 0x7), ((CMP1_CR1 = (CMP1_CR1 & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: CMP1_CR1_CPS  ------------------------------------
// SVD Line: 8073

//  <item> SFDITEM_FIELD__CMP1_CR1_CPS
//    <name> CPS </name>
//    <rw> 
//    <i> [Bits 18..16] RW (@ 0x40000C00) Comparator positive intput selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((CMP1_CR1 >> 16) & 0x7), ((CMP1_CR1 = (CMP1_CR1 & ~(0x7UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: CMP1_CR1_SYNC  -----------------------------------
// SVD Line: 8079

//  <item> SFDITEM_FIELD__CMP1_CR1_SYNC
//    <name> SYNC </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40000C00) Comparator output synchronization control </i>
//    <check> 
//      <loc> ( (unsigned int) CMP1_CR1 ) </loc>
//      <o.20..20> SYNC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CMP1_CR1_PPC  ------------------------------------
// SVD Line: 8085

//  <item> SFDITEM_FIELD__CMP1_CR1_PPC
//    <name> PPC </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40000C00) Comparator output PWM polarity control </i>
//    <check> 
//      <loc> ( (unsigned int) CMP1_CR1 ) </loc>
//      <o.21..21> PPC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CMP1_CR1_PWMS  -----------------------------------
// SVD Line: 8091

//  <item> SFDITEM_FIELD__CMP1_CR1_PWMS
//    <name> PWMS </name>
//    <rw> 
//    <i> [Bits 28..24] RW (@ 0x40000C00) Comparator output PWM selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((CMP1_CR1 >> 24) & 0x1F), ((CMP1_CR1 = (CMP1_CR1 & ~(0x1FUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: CMP1_CR1  ------------------------------------
// SVD Line: 8028

//  <rtree> SFDITEM_REG__CMP1_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000C00) Control Register 1 </i>
//    <loc> ( (unsigned int)((CMP1_CR1 >> 0) & 0xFFFFFFFF), ((CMP1_CR1 = (CMP1_CR1 & ~(0x1F37777DUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F37777D) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CMP1_CR1_EN </item>
//    <item> SFDITEM_FIELD__CMP1_CR1_OPC </item>
//    <item> SFDITEM_FIELD__CMP1_CR1_HYSE </item>
//    <item> SFDITEM_FIELD__CMP1_CR1_CNS </item>
//    <item> SFDITEM_FIELD__CMP1_CR1_DFC </item>
//    <item> SFDITEM_FIELD__CMP1_CR1_HVS </item>
//    <item> SFDITEM_FIELD__CMP1_CR1_CPS </item>
//    <item> SFDITEM_FIELD__CMP1_CR1_SYNC </item>
//    <item> SFDITEM_FIELD__CMP1_CR1_PPC </item>
//    <item> SFDITEM_FIELD__CMP1_CR1_PWMS </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: CMP1_IE  ---------------------------------
// SVD Line: 8099

unsigned int CMP1_IE __AT (0x40000C04);



// ---------------------------------  Field Item: CMP1_IE_COF  ------------------------------------
// SVD Line: 8108

//  <item> SFDITEM_FIELD__CMP1_IE_COF
//    <name> COF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000C04) Comparator output falling edge interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) CMP1_IE ) </loc>
//      <o.0..0> COF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: CMP1_IE_COR  ------------------------------------
// SVD Line: 8114

//  <item> SFDITEM_FIELD__CMP1_IE_COR
//    <name> COR </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000C04) Comparator output rising edge interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) CMP1_IE ) </loc>
//      <o.1..1> COR
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: CMP1_IE  ------------------------------------
// SVD Line: 8099

//  <rtree> SFDITEM_REG__CMP1_IE
//    <name> IE </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000C04) Interrupt Enable Register </i>
//    <loc> ( (unsigned int)((CMP1_IE >> 0) & 0xFFFFFFFF), ((CMP1_IE = (CMP1_IE & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CMP1_IE_COF </item>
//    <item> SFDITEM_FIELD__CMP1_IE_COR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: CMP1_SR  ---------------------------------
// SVD Line: 8122

unsigned int CMP1_SR __AT (0x40000C08);



// ---------------------------------  Field Item: CMP1_SR_COF  ------------------------------------
// SVD Line: 8130

//  <item> SFDITEM_FIELD__CMP1_SR_COF
//    <name> COF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000C08) Comparator output falling edge flag </i>
//    <check> 
//      <loc> ( (unsigned int) CMP1_SR ) </loc>
//      <o.0..0> COF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: CMP1_SR_COR  ------------------------------------
// SVD Line: 8137

//  <item> SFDITEM_FIELD__CMP1_SR_COR
//    <name> COR </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000C08) Comparator output rising edge flag </i>
//    <check> 
//      <loc> ( (unsigned int) CMP1_SR ) </loc>
//      <o.1..1> COR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: CMP1_SR_CRS  ------------------------------------
// SVD Line: 8144

//  <item> SFDITEM_FIELD__CMP1_SR_CRS
//    <name> CRS </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x40000C08) Comparator result </i>
//    <check> 
//      <loc> ( (unsigned int) CMP1_SR ) </loc>
//      <o.16..16> CRS
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: CMP1_SR  ------------------------------------
// SVD Line: 8122

//  <rtree> SFDITEM_REG__CMP1_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000C08) Status Register </i>
//    <loc> ( (unsigned int)((CMP1_SR >> 0) & 0xFFFFFFFF), ((CMP1_SR = (CMP1_SR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CMP1_SR_COF </item>
//    <item> SFDITEM_FIELD__CMP1_SR_COR </item>
//    <item> SFDITEM_FIELD__CMP1_SR_CRS </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: CMP1_CR2  --------------------------------
// SVD Line: 8153

unsigned int CMP1_CR2 __AT (0x40000C0C);



// -------------------------------  Field Item: CMP1_CR2_DELAY  -----------------------------------
// SVD Line: 8161

//  <item> SFDITEM_FIELD__CMP1_CR2_DELAY
//    <name> DELAY </name>
//    <rw> 
//    <i> [Bits 10..0] RW (@ 0x40000C0C) Comparator Initialization delay time </i>
//    <edit> 
//      <loc> ( (unsigned short)((CMP1_CR2 >> 0) & 0x7FF), ((CMP1_CR2 = (CMP1_CR2 & ~(0x7FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x7FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: CMP1_CR2_CKD  ------------------------------------
// SVD Line: 8168

//  <item> SFDITEM_FIELD__CMP1_CR2_CKD
//    <name> CKD </name>
//    <r> 
//    <i> [Bits 31..24] RO (@ 0x40000C0C) Sampling clock division </i>
//    <edit> 
//      <loc> ( (unsigned char)((CMP1_CR2 >> 24) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: CMP1_CR2  ------------------------------------
// SVD Line: 8153

//  <rtree> SFDITEM_REG__CMP1_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000C0C) Control Register 2 </i>
//    <loc> ( (unsigned int)((CMP1_CR2 >> 0) & 0xFFFFFFFF), ((CMP1_CR2 = (CMP1_CR2 & ~(0x7FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CMP1_CR2_DELAY </item>
//    <item> SFDITEM_FIELD__CMP1_CR2_CKD </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: CMP1  -------------------------------------
// SVD Line: 8179

//  <view> CMP1
//    <name> CMP1 </name>
//    <item> SFDITEM_REG__CMP1_CR1 </item>
//    <item> SFDITEM_REG__CMP1_IE </item>
//    <item> SFDITEM_REG__CMP1_SR </item>
//    <item> SFDITEM_REG__CMP1_CR2 </item>
//  </view>
//  


// -----------------------------  Register Item Address: LDAC_CR  ---------------------------------
// SVD Line: 8194

unsigned int LDAC_CR __AT (0x40014000);



// ---------------------------------  Field Item: LDAC_CR_EN  -------------------------------------
// SVD Line: 8203

//  <item> SFDITEM_FIELD__LDAC_CR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014000) LDAC enable </i>
//    <check> 
//      <loc> ( (unsigned int) LDAC_CR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: LDAC_CR  ------------------------------------
// SVD Line: 8194

//  <rtree> SFDITEM_REG__LDAC_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014000) Control Register </i>
//    <loc> ( (unsigned int)((LDAC_CR >> 0) & 0xFFFFFFFF), ((LDAC_CR = (LDAC_CR & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LDAC_CR_EN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: LDAC_DR  ---------------------------------
// SVD Line: 8211

unsigned int LDAC_DR __AT (0x40014004);



// --------------------------------  Field Item: LDAC_DR_DATA  ------------------------------------
// SVD Line: 8220

//  <item> SFDITEM_FIELD__LDAC_DR_DATA
//    <name> DATA </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40014004) LDAC data </i>
//    <edit> 
//      <loc> ( (unsigned char)((LDAC_DR >> 0) & 0x1F), ((LDAC_DR = (LDAC_DR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: LDAC_DR  ------------------------------------
// SVD Line: 8211

//  <rtree> SFDITEM_REG__LDAC_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014004) Data Register </i>
//    <loc> ( (unsigned int)((LDAC_DR >> 0) & 0xFFFFFFFF), ((LDAC_DR = (LDAC_DR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LDAC_DR_DATA </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: LDAC  -------------------------------------
// SVD Line: 8183

//  <view> LDAC
//    <name> LDAC </name>
//    <item> SFDITEM_REG__LDAC_CR </item>
//    <item> SFDITEM_REG__LDAC_DR </item>
//  </view>
//  


// ------------------------------  Register Item Address: ALU_CR  ---------------------------------
// SVD Line: 8241

unsigned int ALU_CR __AT (0x40030000);



// ---------------------------------  Field Item: ALU_CR_SIGN  ------------------------------------
// SVD Line: 8250

//  <item> SFDITEM_FIELD__ALU_CR_SIGN
//    <name> SIGN </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40030000) Operand sign bit enable </i>
//    <check> 
//      <loc> ( (unsigned int) ALU_CR ) </loc>
//      <o.24..24> SIGN
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: ALU_CR  -------------------------------------
// SVD Line: 8241

//  <rtree> SFDITEM_REG__ALU_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40030000) Control Register </i>
//    <loc> ( (unsigned int)((ALU_CR >> 0) & 0xFFFFFFFF), ((ALU_CR = (ALU_CR & ~(0x1000000UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1000000) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ALU_CR_SIGN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ALU_IER  ---------------------------------
// SVD Line: 8258

unsigned int ALU_IER __AT (0x40030004);



// --------------------------------  Field Item: ALU_IER_ERRIE  -----------------------------------
// SVD Line: 8267

//  <item> SFDITEM_FIELD__ALU_IER_ERRIE
//    <name> ERRIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40030004) Operation error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) ALU_IER ) </loc>
//      <o.1..1> ERRIE
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: ALU_IER  ------------------------------------
// SVD Line: 8258

//  <rtree> SFDITEM_REG__ALU_IER
//    <name> IER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40030004) Interrupt Enable Register </i>
//    <loc> ( (unsigned int)((ALU_IER >> 0) & 0xFFFFFFFF), ((ALU_IER = (ALU_IER & ~(0x2UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x2) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ALU_IER_ERRIE </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: ALU_SR  ---------------------------------
// SVD Line: 8275

unsigned int ALU_SR __AT (0x40030008);



// ---------------------------------  Field Item: ALU_SR_ERR  -------------------------------------
// SVD Line: 8284

//  <item> SFDITEM_FIELD__ALU_SR_ERR
//    <name> ERR </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40030008) Operation error flag </i>
//    <check> 
//      <loc> ( (unsigned int) ALU_SR ) </loc>
//      <o.1..1> ERR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: ALU_SR_BSY  -------------------------------------
// SVD Line: 8290

//  <item> SFDITEM_FIELD__ALU_SR_BSY
//    <name> BSY </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40030008) Operation busy flag </i>
//    <check> 
//      <loc> ( (unsigned int) ALU_SR ) </loc>
//      <o.3..3> BSY
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: ALU_SR  -------------------------------------
// SVD Line: 8275

//  <rtree> SFDITEM_REG__ALU_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40030008) Status Register </i>
//    <loc> ( (unsigned int)((ALU_SR >> 0) & 0xFFFFFFFF), ((ALU_SR = (ALU_SR & ~(0xAUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xA) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ALU_SR_ERR </item>
//    <item> SFDITEM_FIELD__ALU_SR_BSY </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ALU_OPDXR  --------------------------------
// SVD Line: 8298

unsigned int ALU_OPDXR __AT (0x4003000C);



// -------------------------------  Field Item: ALU_OPDXR_OPDX  -----------------------------------
// SVD Line: 8307

//  <item> SFDITEM_FIELD__ALU_OPDXR_OPDX
//    <name> OPDX </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4003000C) Operand X </i>
//    <edit> 
//      <loc> ( (unsigned int)((ALU_OPDXR >> 0) & 0xFFFFFFFF), ((ALU_OPDXR = (ALU_OPDXR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ALU_OPDXR  -----------------------------------
// SVD Line: 8298

//  <rtree> SFDITEM_REG__ALU_OPDXR
//    <name> OPDXR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4003000C) Operand X Register </i>
//    <loc> ( (unsigned int)((ALU_OPDXR >> 0) & 0xFFFFFFFF), ((ALU_OPDXR = (ALU_OPDXR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ALU_OPDXR_OPDX </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ALU_OPDYR  --------------------------------
// SVD Line: 8315

unsigned int ALU_OPDYR __AT (0x40030010);



// -------------------------------  Field Item: ALU_OPDYR_OPDY  -----------------------------------
// SVD Line: 8324

//  <item> SFDITEM_FIELD__ALU_OPDYR_OPDY
//    <name> OPDY </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40030010) Operand Y </i>
//    <edit> 
//      <loc> ( (unsigned int)((ALU_OPDYR >> 0) & 0xFFFFFFFF), ((ALU_OPDYR = (ALU_OPDYR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ALU_OPDYR  -----------------------------------
// SVD Line: 8315

//  <rtree> SFDITEM_REG__ALU_OPDYR
//    <name> OPDYR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40030010) Operand Y Register </i>
//    <loc> ( (unsigned int)((ALU_OPDYR >> 0) & 0xFFFFFFFF), ((ALU_OPDYR = (ALU_OPDYR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ALU_OPDYR_OPDY </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ALU_OPDZR  --------------------------------
// SVD Line: 8332

unsigned int ALU_OPDZR __AT (0x40030014);



// -------------------------------  Field Item: ALU_OPDZR_OPDZ  -----------------------------------
// SVD Line: 8341

//  <item> SFDITEM_FIELD__ALU_OPDZR_OPDZ
//    <name> OPDZ </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40030014) Operand Z </i>
//    <edit> 
//      <loc> ( (unsigned int)((ALU_OPDZR >> 0) & 0xFFFFFFFF), ((ALU_OPDZR = (ALU_OPDZR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ALU_OPDZR  -----------------------------------
// SVD Line: 8332

//  <rtree> SFDITEM_REG__ALU_OPDZR
//    <name> OPDZR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40030014) Operand Z Register </i>
//    <loc> ( (unsigned int)((ALU_OPDZR >> 0) & 0xFFFFFFFF), ((ALU_OPDZR = (ALU_OPDZR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ALU_OPDZR_OPDZ </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ALU_DHR  ---------------------------------
// SVD Line: 8349

unsigned int ALU_DHR __AT (0x4003001C);



// --------------------------------  Field Item: ALU_DHR_DATAH  -----------------------------------
// SVD Line: 8358

//  <item> SFDITEM_FIELD__ALU_DHR_DATAH
//    <name> DATAH </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4003001C) Data low 32-bit </i>
//    <edit> 
//      <loc> ( (unsigned int)((ALU_DHR >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: ALU_DHR  ------------------------------------
// SVD Line: 8349

//  <rtree> SFDITEM_REG__ALU_DHR
//    <name> DHR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4003001C) Data High 32-bit Register </i>
//    <loc> ( (unsigned int)((ALU_DHR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ALU_DHR_DATAH </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ALU_DLR  ---------------------------------
// SVD Line: 8366

unsigned int ALU_DLR __AT (0x40030020);



// --------------------------------  Field Item: ALU_DLR_DATAL  -----------------------------------
// SVD Line: 8375

//  <item> SFDITEM_FIELD__ALU_DLR_DATAL
//    <name> DATAL </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40030020) Data low 32-bit </i>
//    <edit> 
//      <loc> ( (unsigned int)((ALU_DLR >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: ALU_DLR  ------------------------------------
// SVD Line: 8366

//  <rtree> SFDITEM_REG__ALU_DLR
//    <name> DLR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40030020) Data Low 32-bit Register </i>
//    <loc> ( (unsigned int)((ALU_DLR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ALU_DLR_DATAL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ALU_DRR  ---------------------------------
// SVD Line: 8383

unsigned int ALU_DRR __AT (0x40030024);



// ---------------------------------  Field Item: ALU_DRR_ROD  ------------------------------------
// SVD Line: 8392

//  <item> SFDITEM_FIELD__ALU_DRR_ROD
//    <name> ROD </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40030024) Remainder of division </i>
//    <edit> 
//      <loc> ( (unsigned int)((ALU_DRR >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: ALU_DRR  ------------------------------------
// SVD Line: 8383

//  <rtree> SFDITEM_REG__ALU_DRR
//    <name> DRR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40030024) Division Remainder Register </i>
//    <loc> ( (unsigned int)((ALU_DRR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ALU_DRR_ROD </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: ALU  --------------------------------------
// SVD Line: 8230

//  <view> ALU
//    <name> ALU </name>
//    <item> SFDITEM_REG__ALU_CR </item>
//    <item> SFDITEM_REG__ALU_IER </item>
//    <item> SFDITEM_REG__ALU_SR </item>
//    <item> SFDITEM_REG__ALU_OPDXR </item>
//    <item> SFDITEM_REG__ALU_OPDYR </item>
//    <item> SFDITEM_REG__ALU_OPDZR </item>
//    <item> SFDITEM_REG__ALU_DHR </item>
//    <item> SFDITEM_REG__ALU_DLR </item>
//    <item> SFDITEM_REG__ALU_DRR </item>
//  </view>
//  


// -----------------------------  Register Item Address: IFMC_CR1  --------------------------------
// SVD Line: 8413

unsigned int IFMC_CR1 __AT (0x40000000);



// --------------------------------  Field Item: IFMC_CR1_WAIT  -----------------------------------
// SVD Line: 8422

//  <item> SFDITEM_FIELD__IFMC_CR1_WAIT
//    <name> WAIT </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40000000) instruction fetch wait cycle </i>
//    <edit> 
//      <loc> ( (unsigned char)((IFMC_CR1 >> 0) & 0x7), ((IFMC_CR1 = (IFMC_CR1 & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: IFMC_CR1_AINC  -----------------------------------
// SVD Line: 8428

//  <item> SFDITEM_FIELD__IFMC_CR1_AINC
//    <name> AINC </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000000) Address auto increment control </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_CR1 ) </loc>
//      <o.4..4> AINC
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: IFMC_CR1  ------------------------------------
// SVD Line: 8413

//  <rtree> SFDITEM_REG__IFMC_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000000) Control Register 1 </i>
//    <loc> ( (unsigned int)((IFMC_CR1 >> 0) & 0xFFFFFFFF), ((IFMC_CR1 = (IFMC_CR1 & ~(0x17UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x17) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IFMC_CR1_WAIT </item>
//    <item> SFDITEM_FIELD__IFMC_CR1_AINC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IFMC_CR2  --------------------------------
// SVD Line: 8436

unsigned int IFMC_CR2 __AT (0x40000004);



// ---------------------------------  Field Item: IFMC_CR2_PG  ------------------------------------
// SVD Line: 8445

//  <item> SFDITEM_FIELD__IFMC_CR2_PG
//    <name> PG </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40000004) Programming </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_CR2 ) </loc>
//      <o.0..0> PG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: IFMC_CR2_PER  ------------------------------------
// SVD Line: 8451

//  <item> SFDITEM_FIELD__IFMC_CR2_PER
//    <name> PER </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40000004) Pageerase </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_CR2 ) </loc>
//      <o.1..1> PER
//    </check>
//  </item>
//  


// --------------------------------  Field Item: IFMC_CR2_MER  ------------------------------------
// SVD Line: 8457

//  <item> SFDITEM_FIELD__IFMC_CR2_MER
//    <name> MER </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40000004) Mass erase </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_CR2 ) </loc>
//      <o.2..2> MER
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: IFMC_CR2  ------------------------------------
// SVD Line: 8436

//  <rtree> SFDITEM_REG__IFMC_CR2
//    <name> CR2 </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40000004) Control Register 2 </i>
//    <loc> ( (unsigned int)((IFMC_CR2 >> 0) & 0xFFFFFFFF), ((IFMC_CR2 = (IFMC_CR2 & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IFMC_CR2_PG </item>
//    <item> SFDITEM_FIELD__IFMC_CR2_PER </item>
//    <item> SFDITEM_FIELD__IFMC_CR2_MER </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: IFMC_PSCR  --------------------------------
// SVD Line: 8465

unsigned int IFMC_PSCR __AT (0x40000008);



// --------------------------------  Field Item: IFMC_PSCR_PSC  -----------------------------------
// SVD Line: 8473

//  <item> SFDITEM_FIELD__IFMC_PSCR_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40000008) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned char)((IFMC_PSCR >> 0) & 0xFF), ((IFMC_PSCR = (IFMC_PSCR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: IFMC_PSCR  -----------------------------------
// SVD Line: 8465

//  <rtree> SFDITEM_REG__IFMC_PSCR
//    <name> PSCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000008) Prescaler Register </i>
//    <loc> ( (unsigned int)((IFMC_PSCR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__IFMC_PSCR_PSC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IFMC_KR1  --------------------------------
// SVD Line: 8489

unsigned int IFMC_KR1 __AT (0x4000000C);



// --------------------------------  Field Item: IFMC_KR1_AREA  -----------------------------------
// SVD Line: 8497

//  <item> SFDITEM_FIELD__IFMC_KR1_AREA
//    <name> AREA </name>
//    <r> 
//    <i> [Bits 2..0] RO (@ 0x4000000C) IFMC operation area </i>
//    <edit> 
//      <loc> ( (unsigned char)((IFMC_KR1 >> 0) & 0x7) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: IFMC_KR1_LOCK  -----------------------------------
// SVD Line: 8504

//  <item> SFDITEM_FIELD__IFMC_KR1_LOCK
//    <name> LOCK </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x4000000C) Register lock status </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_KR1 ) </loc>
//      <o.16..16> LOCK
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: IFMC_KR1  ------------------------------------
// SVD Line: 8489

//  <rtree> SFDITEM_REG__IFMC_KR1
//    <name> KR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000000C) Key Register 1 </i>
//    <loc> ( (unsigned int)((IFMC_KR1 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__IFMC_KR1_AREA </item>
//    <item> SFDITEM_FIELD__IFMC_KR1_LOCK </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IFMC_KR2  --------------------------------
// SVD Line: 8513

unsigned int IFMC_KR2 __AT (0x40000010);



// -------------------------------  Field Item: IFMC_KR2_LOCK1  -----------------------------------
// SVD Line: 8521

//  <item> SFDITEM_FIELD__IFMC_KR2_LOCK1
//    <name> LOCK1 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40000010) Register lock status 1 </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_KR2 ) </loc>
//      <o.0..0> LOCK1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: IFMC_KR2_LOCK2  -----------------------------------
// SVD Line: 8528

//  <item> SFDITEM_FIELD__IFMC_KR2_LOCK2
//    <name> LOCK2 </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x40000010) Register lock status 2 </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_KR2 ) </loc>
//      <o.16..16> LOCK2
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: IFMC_KR2  ------------------------------------
// SVD Line: 8513

//  <rtree> SFDITEM_REG__IFMC_KR2
//    <name> KR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000010) Key Register 2 </i>
//    <loc> ( (unsigned int)((IFMC_KR2 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__IFMC_KR2_LOCK1 </item>
//    <item> SFDITEM_FIELD__IFMC_KR2_LOCK2 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IFMC_IER  --------------------------------
// SVD Line: 8537

unsigned int IFMC_IER __AT (0x40000014);



// --------------------------------  Field Item: IFMC_IER_WCIE  -----------------------------------
// SVD Line: 8546

//  <item> SFDITEM_FIELD__IFMC_IER_WCIE
//    <name> WCIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000014) Write operation complete interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_IER ) </loc>
//      <o.0..0> WCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: IFMC_IER_PECIE  -----------------------------------
// SVD Line: 8552

//  <item> SFDITEM_FIELD__IFMC_IER_PECIE
//    <name> PECIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000014) Page erase operation complete interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_IER ) </loc>
//      <o.1..1> PECIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: IFMC_IER_MECIE  -----------------------------------
// SVD Line: 8558

//  <item> SFDITEM_FIELD__IFMC_IER_MECIE
//    <name> MECIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000014) Mass erase operation complete interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_IER ) </loc>
//      <o.2..2> MECIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: IFMC_IER_CERIE  -----------------------------------
// SVD Line: 8564

//  <item> SFDITEM_FIELD__IFMC_IER_CERIE
//    <name> CERIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000014) Operation command error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_IER ) </loc>
//      <o.4..4> CERIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: IFMC_IER_AERIE  -----------------------------------
// SVD Line: 8570

//  <item> SFDITEM_FIELD__IFMC_IER_AERIE
//    <name> AERIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40000014) Address error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_IER ) </loc>
//      <o.5..5> AERIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: IFMC_IER_KERIE  -----------------------------------
// SVD Line: 8576

//  <item> SFDITEM_FIELD__IFMC_IER_KERIE
//    <name> KERIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40000014) Key error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_IER ) </loc>
//      <o.6..6> KERIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: IFMC_IER  ------------------------------------
// SVD Line: 8537

//  <rtree> SFDITEM_REG__IFMC_IER
//    <name> IER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000014) Interrupt Enable Register </i>
//    <loc> ( (unsigned int)((IFMC_IER >> 0) & 0xFFFFFFFF), ((IFMC_IER = (IFMC_IER & ~(0x77UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x77) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IFMC_IER_WCIE </item>
//    <item> SFDITEM_FIELD__IFMC_IER_PECIE </item>
//    <item> SFDITEM_FIELD__IFMC_IER_MECIE </item>
//    <item> SFDITEM_FIELD__IFMC_IER_CERIE </item>
//    <item> SFDITEM_FIELD__IFMC_IER_AERIE </item>
//    <item> SFDITEM_FIELD__IFMC_IER_KERIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IFMC_SR1  --------------------------------
// SVD Line: 8584

unsigned int IFMC_SR1 __AT (0x40000018);



// ---------------------------------  Field Item: IFMC_SR1_WC  ------------------------------------
// SVD Line: 8593

//  <item> SFDITEM_FIELD__IFMC_SR1_WC
//    <name> WC </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000018) Write operation complete </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_SR1 ) </loc>
//      <o.0..0> WC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: IFMC_SR1_PEC  ------------------------------------
// SVD Line: 8599

//  <item> SFDITEM_FIELD__IFMC_SR1_PEC
//    <name> PEC </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000018) Page erase operation complete </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_SR1 ) </loc>
//      <o.1..1> PEC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: IFMC_SR1_MEC  ------------------------------------
// SVD Line: 8605

//  <item> SFDITEM_FIELD__IFMC_SR1_MEC
//    <name> MEC </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000018) Mass erase operation complete </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_SR1 ) </loc>
//      <o.2..2> MEC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: IFMC_SR1_CERR  -----------------------------------
// SVD Line: 8611

//  <item> SFDITEM_FIELD__IFMC_SR1_CERR
//    <name> CERR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000018) Operation command error </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_SR1 ) </loc>
//      <o.4..4> CERR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: IFMC_SR1_AERR  -----------------------------------
// SVD Line: 8617

//  <item> SFDITEM_FIELD__IFMC_SR1_AERR
//    <name> AERR </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40000018) Address error </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_SR1 ) </loc>
//      <o.5..5> AERR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: IFMC_SR1_KERR  -----------------------------------
// SVD Line: 8623

//  <item> SFDITEM_FIELD__IFMC_SR1_KERR
//    <name> KERR </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40000018) Key error </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_SR1 ) </loc>
//      <o.6..6> KERR
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: IFMC_SR1  ------------------------------------
// SVD Line: 8584

//  <rtree> SFDITEM_REG__IFMC_SR1
//    <name> SR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000018) Status Register 1 </i>
//    <loc> ( (unsigned int)((IFMC_SR1 >> 0) & 0xFFFFFFFF), ((IFMC_SR1 = (IFMC_SR1 & ~(0x77UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x77) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IFMC_SR1_WC </item>
//    <item> SFDITEM_FIELD__IFMC_SR1_PEC </item>
//    <item> SFDITEM_FIELD__IFMC_SR1_MEC </item>
//    <item> SFDITEM_FIELD__IFMC_SR1_CERR </item>
//    <item> SFDITEM_FIELD__IFMC_SR1_AERR </item>
//    <item> SFDITEM_FIELD__IFMC_SR1_KERR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IFMC_AR  ---------------------------------
// SVD Line: 8631

unsigned int IFMC_AR __AT (0x40000020);



// ---------------------------------  Field Item: IFMC_AR_AR  -------------------------------------
// SVD Line: 8640

//  <item> SFDITEM_FIELD__IFMC_AR_AR
//    <name> AR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000020) IFMC words addr </i>
//    <edit> 
//      <loc> ( (unsigned int)((IFMC_AR >> 0) & 0xFFFFFFFF), ((IFMC_AR = (IFMC_AR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: IFMC_AR  ------------------------------------
// SVD Line: 8631

//  <rtree> SFDITEM_REG__IFMC_AR
//    <name> AR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000020) Address Register </i>
//    <loc> ( (unsigned int)((IFMC_AR >> 0) & 0xFFFFFFFF), ((IFMC_AR = (IFMC_AR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IFMC_AR_AR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IFMC_DR1  --------------------------------
// SVD Line: 8648

unsigned int IFMC_DR1 __AT (0x40000024);



// ---------------------------------  Field Item: IFMC_DR1_DR  ------------------------------------
// SVD Line: 8657

//  <item> SFDITEM_FIELD__IFMC_DR1_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000024) IFMC data </i>
//    <edit> 
//      <loc> ( (unsigned int)((IFMC_DR1 >> 0) & 0xFFFFFFFF), ((IFMC_DR1 = (IFMC_DR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: IFMC_DR1  ------------------------------------
// SVD Line: 8648

//  <rtree> SFDITEM_REG__IFMC_DR1
//    <name> DR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000024) Data Register 1 </i>
//    <loc> ( (unsigned int)((IFMC_DR1 >> 0) & 0xFFFFFFFF), ((IFMC_DR1 = (IFMC_DR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IFMC_DR1_DR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: IFMC_OPTCR  -------------------------------
// SVD Line: 8665

unsigned int IFMC_OPTCR __AT (0x40000030);



// -------------------------------  Field Item: IFMC_OPTCR_RDP  -----------------------------------
// SVD Line: 8674

//  <item> SFDITEM_FIELD__IFMC_OPTCR_RDP
//    <name> RDP </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40000030) Read protect </i>
//    <edit> 
//      <loc> ( (unsigned char)((IFMC_OPTCR >> 0) & 0xFF), ((IFMC_OPTCR = (IFMC_OPTCR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: IFMC_OPTCR  -----------------------------------
// SVD Line: 8665

//  <rtree> SFDITEM_REG__IFMC_OPTCR
//    <name> OPTCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000030) Option Control Register </i>
//    <loc> ( (unsigned int)((IFMC_OPTCR >> 0) & 0xFFFFFFFF), ((IFMC_OPTCR = (IFMC_OPTCR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IFMC_OPTCR_RDP </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: IFMC  -------------------------------------
// SVD Line: 8402

//  <view> IFMC
//    <name> IFMC </name>
//    <item> SFDITEM_REG__IFMC_CR1 </item>
//    <item> SFDITEM_REG__IFMC_CR2 </item>
//    <item> SFDITEM_REG__IFMC_PSCR </item>
//    <item> SFDITEM_REG__IFMC_KR1 </item>
//    <item> SFDITEM_REG__IFMC_KR2 </item>
//    <item> SFDITEM_REG__IFMC_IER </item>
//    <item> SFDITEM_REG__IFMC_SR1 </item>
//    <item> SFDITEM_REG__IFMC_AR </item>
//    <item> SFDITEM_REG__IFMC_DR1 </item>
//    <item> SFDITEM_REG__IFMC_OPTCR </item>
//  </view>
//  


// ------------------------------  Register Item Address: ES_CIR  ---------------------------------
// SVD Line: 8695

unsigned int ES_CIR __AT (0x40020800);



// --------------------------------  Field Item: ES_CIR_FSIZE  ------------------------------------
// SVD Line: 8704

//  <item> SFDITEM_FIELD__ES_CIR_FSIZE
//    <name> FSIZE </name>
//    <r> 
//    <i> [Bits 3..0] RO (@ 0x40020800) Size of flash memory </i>
//    <edit> 
//      <loc> ( (unsigned char)((ES_CIR >> 0) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ES_CIR_SSIZE  ------------------------------------
// SVD Line: 8710

//  <item> SFDITEM_FIELD__ES_CIR_SSIZE
//    <name> SSIZE </name>
//    <r> 
//    <i> [Bits 7..4] RO (@ 0x40020800) Size of sram memory </i>
//    <edit> 
//      <loc> ( (unsigned char)((ES_CIR >> 4) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: ES_CIR_PACK  ------------------------------------
// SVD Line: 8716

//  <item> SFDITEM_FIELD__ES_CIR_PACK
//    <name> PACK </name>
//    <r> 
//    <i> [Bits 15..12] RO (@ 0x40020800) Package </i>
//    <edit> 
//      <loc> ( (unsigned char)((ES_CIR >> 12) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: ES_CIR_VER  -------------------------------------
// SVD Line: 8722

//  <item> SFDITEM_FIELD__ES_CIR_VER
//    <name> VER </name>
//    <r> 
//    <i> [Bits 19..16] RO (@ 0x40020800) Chip version information </i>
//    <edit> 
//      <loc> ( (unsigned char)((ES_CIR >> 16) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: ES_CIR  -------------------------------------
// SVD Line: 8695

//  <rtree> SFDITEM_REG__ES_CIR
//    <name> CIR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40020800) Chip Information Register </i>
//    <loc> ( (unsigned int)((ES_CIR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ES_CIR_FSIZE </item>
//    <item> SFDITEM_FIELD__ES_CIR_SSIZE </item>
//    <item> SFDITEM_FIELD__ES_CIR_PACK </item>
//    <item> SFDITEM_FIELD__ES_CIR_VER </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ES_CIDR1  --------------------------------
// SVD Line: 8730

unsigned int ES_CIDR1 __AT (0x4002080C);



// --------------------------------  Field Item: ES_CIDR1_CID  ------------------------------------
// SVD Line: 8739

//  <item> SFDITEM_FIELD__ES_CIDR1_CID
//    <name> CID </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4002080C) Chip ID </i>
//    <edit> 
//      <loc> ( (unsigned int)((ES_CIDR1 >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ES_CIDR1  ------------------------------------
// SVD Line: 8730

//  <rtree> SFDITEM_REG__ES_CIDR1
//    <name> CIDR1 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4002080C) Chip ID Register 1 </i>
//    <loc> ( (unsigned int)((ES_CIDR1 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ES_CIDR1_CID </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ES_CIDR2  --------------------------------
// SVD Line: 8747

unsigned int ES_CIDR2 __AT (0x40020810);



// --------------------------------  Field Item: ES_CIDR2_CID  ------------------------------------
// SVD Line: 8756

//  <item> SFDITEM_FIELD__ES_CIDR2_CID
//    <name> CID </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40020810) Chip ID </i>
//    <edit> 
//      <loc> ( (unsigned int)((ES_CIDR2 >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ES_CIDR2  ------------------------------------
// SVD Line: 8747

//  <rtree> SFDITEM_REG__ES_CIDR2
//    <name> CIDR2 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40020810) Chip ID Register 2 </i>
//    <loc> ( (unsigned int)((ES_CIDR2 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ES_CIDR2_CID </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ES_CIDR3  --------------------------------
// SVD Line: 8764

unsigned int ES_CIDR3 __AT (0x40020814);



// --------------------------------  Field Item: ES_CIDR3_CID  ------------------------------------
// SVD Line: 8773

//  <item> SFDITEM_FIELD__ES_CIDR3_CID
//    <name> CID </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40020814) Chip ID </i>
//    <edit> 
//      <loc> ( (unsigned int)((ES_CIDR3 >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ES_CIDR3  ------------------------------------
// SVD Line: 8764

//  <rtree> SFDITEM_REG__ES_CIDR3
//    <name> CIDR3 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40020814) Chip ID Register 3 </i>
//    <loc> ( (unsigned int)((ES_CIDR3 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ES_CIDR3_CID </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ES_UDIR1  --------------------------------
// SVD Line: 8781

unsigned int ES_UDIR1 __AT (0x40020818);



// --------------------------------  Field Item: ES_UDIR1_INFO  -----------------------------------
// SVD Line: 8790

//  <item> SFDITEM_FIELD__ES_UDIR1_INFO
//    <name> INFO </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020818) User-defined information </i>
//    <edit> 
//      <loc> ( (unsigned int)((ES_UDIR1 >> 0) & 0xFFFFFFFF), ((ES_UDIR1 = (ES_UDIR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ES_UDIR1  ------------------------------------
// SVD Line: 8781

//  <rtree> SFDITEM_REG__ES_UDIR1
//    <name> UDIR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020818) User-Defined Information Register 1 </i>
//    <loc> ( (unsigned int)((ES_UDIR1 >> 0) & 0xFFFFFFFF), ((ES_UDIR1 = (ES_UDIR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ES_UDIR1_INFO </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ES_UDIR2  --------------------------------
// SVD Line: 8798

unsigned int ES_UDIR2 __AT (0x4002081C);



// --------------------------------  Field Item: ES_UDIR2_INFO  -----------------------------------
// SVD Line: 8807

//  <item> SFDITEM_FIELD__ES_UDIR2_INFO
//    <name> INFO </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002081C) User-defined information </i>
//    <edit> 
//      <loc> ( (unsigned int)((ES_UDIR2 >> 0) & 0xFFFFFFFF), ((ES_UDIR2 = (ES_UDIR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ES_UDIR2  ------------------------------------
// SVD Line: 8798

//  <rtree> SFDITEM_REG__ES_UDIR2
//    <name> UDIR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002081C) User-Defined Information Register 2 </i>
//    <loc> ( (unsigned int)((ES_UDIR2 >> 0) & 0xFFFFFFFF), ((ES_UDIR2 = (ES_UDIR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ES_UDIR2_INFO </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ES_UDIR3  --------------------------------
// SVD Line: 8815

unsigned int ES_UDIR3 __AT (0x40020820);



// --------------------------------  Field Item: ES_UDIR3_INFO  -----------------------------------
// SVD Line: 8824

//  <item> SFDITEM_FIELD__ES_UDIR3_INFO
//    <name> INFO </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020820) User-defined information </i>
//    <edit> 
//      <loc> ( (unsigned int)((ES_UDIR3 >> 0) & 0xFFFFFFFF), ((ES_UDIR3 = (ES_UDIR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ES_UDIR3  ------------------------------------
// SVD Line: 8815

//  <rtree> SFDITEM_REG__ES_UDIR3
//    <name> UDIR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020820) User-Defined Information Register 3 </i>
//    <loc> ( (unsigned int)((ES_UDIR3 >> 0) & 0xFFFFFFFF), ((ES_UDIR3 = (ES_UDIR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ES_UDIR3_INFO </item>
//  </rtree>
//  


// -----------------------------------  Peripheral View: ES  --------------------------------------
// SVD Line: 8684

//  <view> ES
//    <name> ES </name>
//    <item> SFDITEM_REG__ES_CIR </item>
//    <item> SFDITEM_REG__ES_CIDR1 </item>
//    <item> SFDITEM_REG__ES_CIDR2 </item>
//    <item> SFDITEM_REG__ES_CIDR3 </item>
//    <item> SFDITEM_REG__ES_UDIR1 </item>
//    <item> SFDITEM_REG__ES_UDIR2 </item>
//    <item> SFDITEM_REG__ES_UDIR3 </item>
//  </view>
//  


// ----------------------------  Register Item Address: SYSCFG_SR1  -------------------------------
// SVD Line: 8845

unsigned int SYSCFG_SR1 __AT (0x40020C00);



// -------------------------------  Field Item: SYSCFG_SR1_IAP  -----------------------------------
// SVD Line: 8853

//  <item> SFDITEM_FIELD__SYSCFG_SR1_IAP
//    <name> IAP </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40020C00) IAP enable flag </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_SR1 ) </loc>
//      <o.1..1> IAP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SYSCFG_SR1_VTOS  ----------------------------------
// SVD Line: 8860

//  <item> SFDITEM_FIELD__SYSCFG_SR1_VTOS
//    <name> VTOS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020C00) Interrupt vector table location selection flag </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_SR1 ) </loc>
//      <o.2..2> VTOS
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: SYSCFG_SR1  -----------------------------------
// SVD Line: 8845

//  <rtree> SFDITEM_REG__SYSCFG_SR1
//    <name> SR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020C00) Status Register 1 </i>
//    <loc> ( (unsigned int)((SYSCFG_SR1 >> 0) & 0xFFFFFFFF), ((SYSCFG_SR1 = (SYSCFG_SR1 & ~(0x4UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x4) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_SR1_IAP </item>
//    <item> SFDITEM_FIELD__SYSCFG_SR1_VTOS </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SYSCFG_IAPAR  ------------------------------
// SVD Line: 8869

unsigned int SYSCFG_IAPAR __AT (0x40020C14);



// ------------------------------  Field Item: SYSCFG_IAPAR_ADDR  ---------------------------------
// SVD Line: 8878

//  <item> SFDITEM_FIELD__SYSCFG_IAPAR_ADDR
//    <name> ADDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020C14) IAP address </i>
//    <edit> 
//      <loc> ( (unsigned int)((SYSCFG_IAPAR >> 0) & 0xFFFFFFFF), ((SYSCFG_IAPAR = (SYSCFG_IAPAR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: SYSCFG_IAPAR  ----------------------------------
// SVD Line: 8869

//  <rtree> SFDITEM_REG__SYSCFG_IAPAR
//    <name> IAPAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020C14) IAP Address Register </i>
//    <loc> ( (unsigned int)((SYSCFG_IAPAR >> 0) & 0xFFFFFFFF), ((SYSCFG_IAPAR = (SYSCFG_IAPAR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_IAPAR_ADDR </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SYSCFG_SVTOR  ------------------------------
// SVD Line: 8886

unsigned int SYSCFG_SVTOR __AT (0x40020C18);



// ------------------------------  Field Item: SYSCFG_SVTOR_ADDR  ---------------------------------
// SVD Line: 8895

//  <item> SFDITEM_FIELD__SYSCFG_SVTOR_ADDR
//    <name> ADDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020C18) SRAM interrupt vector table address </i>
//    <edit> 
//      <loc> ( (unsigned int)((SYSCFG_SVTOR >> 0) & 0xFFFFFFFF), ((SYSCFG_SVTOR = (SYSCFG_SVTOR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: SYSCFG_SVTOR  ----------------------------------
// SVD Line: 8886

//  <rtree> SFDITEM_REG__SYSCFG_SVTOR
//    <name> SVTOR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020C18) SRAM Interrupt Vector Table Address Register </i>
//    <loc> ( (unsigned int)((SYSCFG_SVTOR >> 0) & 0xFFFFFFFF), ((SYSCFG_SVTOR = (SYSCFG_SVTOR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_SVTOR_ADDR </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: SYSCFG  ------------------------------------
// SVD Line: 8834

//  <view> SYSCFG
//    <name> SYSCFG </name>
//    <item> SFDITEM_REG__SYSCFG_SR1 </item>
//    <item> SFDITEM_REG__SYSCFG_IAPAR </item>
//    <item> SFDITEM_REG__SYSCFG_SVTOR </item>
//  </view>
//  


// -------------------------------------   Menu: PTM280xx  ----------------------------------------
// SVD Line: 2



// -------------------------------  Peripheral Menu: 'PTM280xx'  ----------------------------------



// ------------------------------------------------------------------------------------------------
// -----                                       Main Menu                                      -----
// ------------------------------------------------------------------------------------------------

//  <b> ADC
//    <m> ADC </m>
//  </b>
//  
//  <b> AFIO
//    <m> AFIOA </m>
//    <m> AFIOB </m>
//  </b>
//  
//  <b> ALU
//    <m> ALU </m>
//  </b>
//  
//  <b> CMP
//    <m> CMP0 </m>
//    <m> CMP1 </m>
//  </b>
//  
//  <b> CRC
//    <m> CRC </m>
//  </b>
//  
//  <b> DMA
//    <m> DMA </m>
//  </b>
//  
//  <b> ES
//    <m> ES </m>
//  </b>
//  
//  <b> EXTI
//    <m> EXTIA </m>
//    <m> EXTIB </m>
//  </b>
//  
//  <b> GPIO
//    <m> GPIOA </m>
//    <m> GPIOB </m>
//  </b>
//  
//  <b> I2C
//    <m> I2C0 </m>
//  </b>
//  
//  <b> IFMC
//    <m> IFMC </m>
//  </b>
//  
//  <b> IWDG
//    <m> IWDG </m>
//  </b>
//  
//  <b> LDAC
//    <m> LDAC </m>
//  </b>
//  
//  <b> OPA
//    <m> OPA0 </m>
//    <m> OPA1 </m>
//  </b>
//  
//  <b> PWR
//    <m> PWR </m>
//  </b>
//  
//  <b> RCC
//    <m> RCC </m>
//  </b>
//  
//  <b> SPI
//    <m> SPI0 </m>
//  </b>
//  
//  <b> SYSCFG
//    <m> SYSCFG </m>
//  </b>
//  
//  <b> TIM
//    <m> TIM1 </m>
//    <m> TIM2 </m>
//    <m> TIM3 </m>
//    <m> TIM4 </m>
//    <m> TIM8 </m>
//  </b>
//  
//  <b> UART
//    <m> UART0 </m>
//  </b>
//  
