 
****************************************
Report : port
        -verbose
Design : mini_mips_full_design
Version: O-2018.06-SP1
Date   : Tue Apr 15 13:25:15 2025
****************************************


                       Pin      Wire     Max     Max     Connection
Port           Dir     Load     Load     Trans   Cap     Class      Attrs
--------------------------------------------------------------------------------
clk            in      0.0000   0.0000   --      --      --         
reset          in      0.0000   0.0000   --      --      --         
adr[0]         out     0.0000   0.0000   --      --      --         
adr[1]         out     0.0000   0.0000   --      --      --         
adr[2]         out     0.0000   0.0000   --      --      --         
adr[3]         out     0.0000   0.0000   --      --      --         
adr[4]         out     0.0000   0.0000   --      --      --         
adr[5]         out     0.0000   0.0000   --      --      --         
adr[6]         out     0.0000   0.0000   --      --      --         
adr[7]         out     0.0000   0.0000   --      --      --         
memwrite       out     0.0000   0.0000   --      --      --         
writedata[0]   out     0.0000   0.0000   --      --      --         
writedata[1]   out     0.0000   0.0000   --      --      --         
writedata[2]   out     0.0000   0.0000   --      --      --         
writedata[3]   out     0.0000   0.0000   --      --      --         
writedata[4]   out     0.0000   0.0000   --      --      --         
writedata[5]   out     0.0000   0.0000   --      --      --         
writedata[6]   out     0.0000   0.0000   --      --      --         
writedata[7]   out     0.0000   0.0000   --      --      --         


              External  Max             Min                Min       Min
              Number    Wireload        Wireload           Pin       Wire
Port          Points    Model           Model              Load      Load
--------------------------------------------------------------------------------
clk                1      --              --              --        -- 
reset              1      --              --              --        -- 
adr[0]             1      --              --              --        -- 
adr[1]             1      --              --              --        -- 
adr[2]             1      --              --              --        -- 
adr[3]             1      --              --              --        -- 
adr[4]             1      --              --              --        -- 
adr[5]             1      --              --              --        -- 
adr[6]             1      --              --              --        -- 
adr[7]             1      --              --              --        -- 
memwrite           1      --              --              --        -- 
writedata[0]       1      --              --              --        -- 
writedata[1]       1      --              --              --        -- 
writedata[2]       1      --              --              --        -- 
writedata[3]       1      --              --              --        -- 
writedata[4]       1      --              --              --        -- 
writedata[5]       1      --              --              --        -- 
writedata[6]       1      --              --              --        -- 
writedata[7]       1      --              --              --        -- 

                    Input Delay
                  Min             Max       Related   Max
Input Port    Rise    Fall    Rise    Fall   Clock  Fanout
--------------------------------------------------------------------------------
clk           --      --      --      --      --      -- 
reset         --      --      --      --      --      -- 


               Max Drive      Min Drive      Resistance    Min    Min       Cell
Input Port    Rise    Fall   Rise    Fall   Max     Min    Cap    Fanout    Deg
--------------------------------------------------------------------------------
clk           --      --     --      --     --      --     --     --        -- 
reset         --      --     --      --     --      --     --     --        -- 


               Max Tran        Min Tran
Input Port    Rise    Fall    Rise    Fall
--------------------------------------------------------------------------------
clk           --      --      --      -- 
reset         --      --      --      -- 


                    Output Delay
                  Min             Max      Related  Fanout
Output Port   Rise    Fall    Rise    Fall  Clock     Load
--------------------------------------------------------------------------------
adr[0]        --      --      --      --      --      0.00
adr[1]        --      --      --      --      --      0.00
adr[2]        --      --      --      --      --      0.00
adr[3]        --      --      --      --      --      0.00
adr[4]        --      --      --      --      --      0.00
adr[5]        --      --      --      --      --      0.00
adr[6]        --      --      --      --      --      0.00
adr[7]        --      --      --      --      --      0.00
memwrite      --      --      --      --      --      0.00
writedata[0]
              --      --      --      --      --      0.00
writedata[1]
              --      --      --      --      --      0.00
writedata[2]
              --      --      --      --      --      0.00
writedata[3]
              --      --      --      --      --      0.00
writedata[4]
              --      --      --      --      --      0.00
writedata[5]
              --      --      --      --      --      0.00
writedata[6]
              --      --      --      --      --      0.00
writedata[7]
              --      --      --      --      --      0.00

1
