# compile vhdl design source files
vhdl xil_defaultlib  \
"../../../../../../../Téléchargements/registres.0.vhd" \
"../../../../../../../Téléchargements/test_registres.0.vhd" \

# Do not sort compile order
nosort
