TimeQuest Timing Analyzer report for FPGA2AR9331
Sat Sep 12 19:05:22 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'FPGA2AR9331:inst|ctrl_clk'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'FPGA2AR9331:inst|ctrl_clk'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Slow Model Minimum Pulse Width: 'FPGA2AR9331:inst|ctrl_clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'clk'
 31. Fast Model Setup: 'FPGA2AR9331:inst|ctrl_clk'
 32. Fast Model Hold: 'clk'
 33. Fast Model Hold: 'FPGA2AR9331:inst|ctrl_clk'
 34. Fast Model Minimum Pulse Width: 'clk'
 35. Fast Model Minimum Pulse Width: 'FPGA2AR9331:inst|ctrl_clk'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Output Enable Times
 41. Minimum Output Enable Times
 42. Output Disable Times
 43. Minimum Output Disable Times
 44. Multicorner Timing Analysis Summary
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; FPGA2AR9331                                                        ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C5T144C8                                                        ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                               ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; Clock Name                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                       ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; clk                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                       ;
; FPGA2AR9331:inst|ctrl_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FPGA2AR9331:inst|ctrl_clk } ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+


+-----------------------------------------------------------------+
; Slow Model Fmax Summary                                         ;
+------------+-----------------+---------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                ; Note ;
+------------+-----------------+---------------------------+------+
; 271.15 MHz ; 271.15 MHz      ; clk                       ;      ;
; 397.46 MHz ; 397.46 MHz      ; FPGA2AR9331:inst|ctrl_clk ;      ;
+------------+-----------------+---------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------+
; Slow Model Setup Summary                           ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -2.688 ; -87.806       ;
; FPGA2AR9331:inst|ctrl_clk ; -1.516 ; -7.895        ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Slow Model Hold Summary                            ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -2.527 ; -2.527        ;
; FPGA2AR9331:inst|ctrl_clk ; 0.499  ; 0.000         ;
+---------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------+
; Slow Model Minimum Pulse Width Summary             ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -1.777 ; -75.977       ;
; FPGA2AR9331:inst|ctrl_clk ; -0.742 ; -11.872       ;
+---------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                        ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.688 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|data_out[7]~en        ; clk          ; clk         ; 1.000        ; 0.001      ; 3.729      ;
; -2.688 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|data_out[6]~en        ; clk          ; clk         ; 1.000        ; 0.001      ; 3.729      ;
; -2.688 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|data_out[5]~en        ; clk          ; clk         ; 1.000        ; 0.001      ; 3.729      ;
; -2.539 ; FPGA2AR9331:inst|len[0]                ; FPGA2AR9331:inst|len[3]                ; clk          ; clk         ; 1.000        ; 0.000      ; 3.579      ;
; -2.537 ; FPGA2AR9331:inst|len[0]                ; FPGA2AR9331:inst|len[7]                ; clk          ; clk         ; 1.000        ; 0.000      ; 3.577      ;
; -2.506 ; FPGA2AR9331:inst|len[0]                ; FPGA2AR9331:inst|len[6]                ; clk          ; clk         ; 1.000        ; 0.000      ; 3.546      ;
; -2.459 ; FPGA2AR9331:inst|len[1]                ; FPGA2AR9331:inst|len[3]                ; clk          ; clk         ; 1.000        ; 0.000      ; 3.499      ;
; -2.457 ; FPGA2AR9331:inst|len[1]                ; FPGA2AR9331:inst|len[7]                ; clk          ; clk         ; 1.000        ; 0.000      ; 3.497      ;
; -2.426 ; FPGA2AR9331:inst|len[1]                ; FPGA2AR9331:inst|len[6]                ; clk          ; clk         ; 1.000        ; 0.000      ; 3.466      ;
; -2.380 ; FPGA2AR9331:inst|ack_save              ; FPGA2AR9331:inst|len[1]                ; clk          ; clk         ; 1.000        ; 0.001      ; 3.421      ;
; -2.380 ; FPGA2AR9331:inst|ack_save              ; FPGA2AR9331:inst|len[2]                ; clk          ; clk         ; 1.000        ; 0.001      ; 3.421      ;
; -2.362 ; FPGA2AR9331:inst|len[0]                ; FPGA2AR9331:inst|len[5]                ; clk          ; clk         ; 1.000        ; 0.000      ; 3.402      ;
; -2.347 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|data_out[7]~reg0      ; clk          ; clk         ; 1.000        ; 0.001      ; 3.388      ;
; -2.347 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|data_out[6]~reg0      ; clk          ; clk         ; 1.000        ; 0.001      ; 3.388      ;
; -2.347 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|data_out[5]~reg0      ; clk          ; clk         ; 1.000        ; 0.001      ; 3.388      ;
; -2.347 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|data_out[4]~reg0      ; clk          ; clk         ; 1.000        ; 0.001      ; 3.388      ;
; -2.347 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|data_out[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.001      ; 3.388      ;
; -2.347 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|data_out[2]~reg0      ; clk          ; clk         ; 1.000        ; 0.001      ; 3.388      ;
; -2.347 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|data_out[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.001      ; 3.388      ;
; -2.347 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|data_out[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.001      ; 3.388      ;
; -2.347 ; FPGA2AR9331:inst|next_state.DELAY_2    ; FPGA2AR9331:inst|data_out[7]~en        ; clk          ; clk         ; 1.000        ; 0.001      ; 3.388      ;
; -2.347 ; FPGA2AR9331:inst|next_state.DELAY_2    ; FPGA2AR9331:inst|data_out[6]~en        ; clk          ; clk         ; 1.000        ; 0.001      ; 3.388      ;
; -2.347 ; FPGA2AR9331:inst|next_state.DELAY_2    ; FPGA2AR9331:inst|data_out[5]~en        ; clk          ; clk         ; 1.000        ; 0.001      ; 3.388      ;
; -2.335 ; FPGA2AR9331:inst|len[0]                ; FPGA2AR9331:inst|len[4]                ; clk          ; clk         ; 1.000        ; 0.000      ; 3.375      ;
; -2.326 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|len[1]                ; clk          ; clk         ; 1.000        ; 0.001      ; 3.367      ;
; -2.326 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|len[2]                ; clk          ; clk         ; 1.000        ; 0.001      ; 3.367      ;
; -2.282 ; FPGA2AR9331:inst|len[1]                ; FPGA2AR9331:inst|len[5]                ; clk          ; clk         ; 1.000        ; 0.000      ; 3.322      ;
; -2.261 ; FPGA2AR9331:inst|len[2]                ; FPGA2AR9331:inst|len[3]                ; clk          ; clk         ; 1.000        ; 0.000      ; 3.301      ;
; -2.259 ; FPGA2AR9331:inst|len[2]                ; FPGA2AR9331:inst|len[7]                ; clk          ; clk         ; 1.000        ; 0.000      ; 3.299      ;
; -2.255 ; FPGA2AR9331:inst|len[1]                ; FPGA2AR9331:inst|len[4]                ; clk          ; clk         ; 1.000        ; 0.000      ; 3.295      ;
; -2.228 ; FPGA2AR9331:inst|len[2]                ; FPGA2AR9331:inst|len[6]                ; clk          ; clk         ; 1.000        ; 0.000      ; 3.268      ;
; -2.205 ; FPGA2AR9331:inst|next_state.DELAY_2    ; FPGA2AR9331:inst|delay_counter[4]      ; clk          ; clk         ; 1.000        ; -0.001     ; 3.244      ;
; -2.202 ; FPGA2AR9331:inst|next_state.DELAY_2    ; FPGA2AR9331:inst|delay_counter[2]      ; clk          ; clk         ; 1.000        ; -0.001     ; 3.241      ;
; -2.188 ; FPGA2AR9331:inst|len[3]                ; FPGA2AR9331:inst|len[7]                ; clk          ; clk         ; 1.000        ; 0.000      ; 3.228      ;
; -2.182 ; FPGA2AR9331:inst|ack_save              ; FPGA2AR9331:inst|clk_out               ; clk          ; clk         ; 1.000        ; 0.001      ; 3.223      ;
; -2.179 ; FPGA2AR9331:inst|next_state.DELAY_3    ; FPGA2AR9331:inst|delay_counter[4]      ; clk          ; clk         ; 1.000        ; -0.001     ; 3.218      ;
; -2.176 ; FPGA2AR9331:inst|next_state.DELAY_3    ; FPGA2AR9331:inst|delay_counter[2]      ; clk          ; clk         ; 1.000        ; -0.001     ; 3.215      ;
; -2.168 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|clk_out               ; clk          ; clk         ; 1.000        ; 0.001      ; 3.209      ;
; -2.166 ; FPGA2AR9331:inst|next_state.SEND_ING_2 ; FPGA2AR9331:inst|len[5]                ; clk          ; clk         ; 1.000        ; 0.001      ; 3.207      ;
; -2.165 ; FPGA2AR9331:inst|next_state.SEND_ING_2 ; FPGA2AR9331:inst|len[7]                ; clk          ; clk         ; 1.000        ; 0.001      ; 3.206      ;
; -2.164 ; FPGA2AR9331:inst|next_state.IDLE       ; FPGA2AR9331:inst|delay_counter[4]      ; clk          ; clk         ; 1.000        ; -0.002     ; 3.202      ;
; -2.161 ; FPGA2AR9331:inst|next_state.IDLE       ; FPGA2AR9331:inst|delay_counter[2]      ; clk          ; clk         ; 1.000        ; -0.002     ; 3.199      ;
; -2.157 ; FPGA2AR9331:inst|len[3]                ; FPGA2AR9331:inst|len[6]                ; clk          ; clk         ; 1.000        ; 0.000      ; 3.197      ;
; -2.150 ; FPGA2AR9331:inst|next_state.DELAY_3    ; FPGA2AR9331:inst|data_out[7]~en        ; clk          ; clk         ; 1.000        ; 0.001      ; 3.191      ;
; -2.150 ; FPGA2AR9331:inst|next_state.DELAY_3    ; FPGA2AR9331:inst|data_out[6]~en        ; clk          ; clk         ; 1.000        ; 0.001      ; 3.191      ;
; -2.150 ; FPGA2AR9331:inst|next_state.DELAY_3    ; FPGA2AR9331:inst|data_out[5]~en        ; clk          ; clk         ; 1.000        ; 0.001      ; 3.191      ;
; -2.142 ; FPGA2AR9331:inst|len[4]                ; FPGA2AR9331:inst|len[7]                ; clk          ; clk         ; 1.000        ; 0.000      ; 3.182      ;
; -2.132 ; FPGA2AR9331:inst|delay_counter[0]      ; FPGA2AR9331:inst|delay_counter[3]      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.172      ;
; -2.119 ; FPGA2AR9331:inst|ack_save              ; FPGA2AR9331:inst|next_state.SEND_END   ; clk          ; clk         ; 1.000        ; 0.000      ; 3.159      ;
; -2.111 ; FPGA2AR9331:inst|len[4]                ; FPGA2AR9331:inst|len[6]                ; clk          ; clk         ; 1.000        ; 0.000      ; 3.151      ;
; -2.093 ; FPGA2AR9331:inst|len[6]                ; FPGA2AR9331:inst|next_state.SEND_ING_0 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.132      ;
; -2.092 ; FPGA2AR9331:inst|len[6]                ; FPGA2AR9331:inst|next_state.SEND_END   ; clk          ; clk         ; 1.000        ; -0.001     ; 3.131      ;
; -2.084 ; FPGA2AR9331:inst|len[2]                ; FPGA2AR9331:inst|len[5]                ; clk          ; clk         ; 1.000        ; 0.000      ; 3.124      ;
; -2.065 ; FPGA2AR9331:inst|next_state.SEND_ING_0 ; FPGA2AR9331:inst|data_out[7]~en        ; clk          ; clk         ; 1.000        ; 0.001      ; 3.106      ;
; -2.065 ; FPGA2AR9331:inst|next_state.SEND_ING_0 ; FPGA2AR9331:inst|data_out[6]~en        ; clk          ; clk         ; 1.000        ; 0.001      ; 3.106      ;
; -2.065 ; FPGA2AR9331:inst|next_state.SEND_ING_0 ; FPGA2AR9331:inst|data_out[5]~en        ; clk          ; clk         ; 1.000        ; 0.001      ; 3.106      ;
; -2.057 ; FPGA2AR9331:inst|len[2]                ; FPGA2AR9331:inst|len[4]                ; clk          ; clk         ; 1.000        ; 0.000      ; 3.097      ;
; -2.049 ; FPGA2AR9331:inst|delay_counter[1]      ; FPGA2AR9331:inst|delay_counter[3]      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.089      ;
; -2.048 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|data_out[4]~en        ; clk          ; clk         ; 1.000        ; 0.000      ; 3.088      ;
; -2.048 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|data_out[3]~en        ; clk          ; clk         ; 1.000        ; 0.000      ; 3.088      ;
; -2.048 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|data_out[2]~en        ; clk          ; clk         ; 1.000        ; 0.000      ; 3.088      ;
; -2.048 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|data_out[1]~en        ; clk          ; clk         ; 1.000        ; 0.000      ; 3.088      ;
; -2.048 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|data_out[0]~en        ; clk          ; clk         ; 1.000        ; 0.000      ; 3.088      ;
; -2.045 ; FPGA2AR9331:inst|len[7]                ; FPGA2AR9331:inst|next_state.SEND_ING_0 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.084      ;
; -2.044 ; FPGA2AR9331:inst|len[7]                ; FPGA2AR9331:inst|next_state.SEND_END   ; clk          ; clk         ; 1.000        ; -0.001     ; 3.083      ;
; -2.019 ; FPGA2AR9331:inst|next_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out[7]~en        ; clk          ; clk         ; 1.000        ; 0.001      ; 3.060      ;
; -2.019 ; FPGA2AR9331:inst|next_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out[6]~en        ; clk          ; clk         ; 1.000        ; 0.001      ; 3.060      ;
; -2.019 ; FPGA2AR9331:inst|next_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out[5]~en        ; clk          ; clk         ; 1.000        ; 0.001      ; 3.060      ;
; -2.013 ; FPGA2AR9331:inst|len[3]                ; FPGA2AR9331:inst|len[5]                ; clk          ; clk         ; 1.000        ; 0.000      ; 3.053      ;
; -2.006 ; FPGA2AR9331:inst|next_state.DELAY_2    ; FPGA2AR9331:inst|data_out[7]~reg0      ; clk          ; clk         ; 1.000        ; 0.001      ; 3.047      ;
; -2.006 ; FPGA2AR9331:inst|next_state.DELAY_2    ; FPGA2AR9331:inst|data_out[6]~reg0      ; clk          ; clk         ; 1.000        ; 0.001      ; 3.047      ;
; -2.006 ; FPGA2AR9331:inst|next_state.DELAY_2    ; FPGA2AR9331:inst|data_out[5]~reg0      ; clk          ; clk         ; 1.000        ; 0.001      ; 3.047      ;
; -2.006 ; FPGA2AR9331:inst|next_state.DELAY_2    ; FPGA2AR9331:inst|data_out[4]~reg0      ; clk          ; clk         ; 1.000        ; 0.001      ; 3.047      ;
; -2.006 ; FPGA2AR9331:inst|next_state.DELAY_2    ; FPGA2AR9331:inst|data_out[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.001      ; 3.047      ;
; -2.006 ; FPGA2AR9331:inst|next_state.DELAY_2    ; FPGA2AR9331:inst|data_out[2]~reg0      ; clk          ; clk         ; 1.000        ; 0.001      ; 3.047      ;
; -2.006 ; FPGA2AR9331:inst|next_state.DELAY_2    ; FPGA2AR9331:inst|data_out[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.001      ; 3.047      ;
; -2.006 ; FPGA2AR9331:inst|next_state.DELAY_2    ; FPGA2AR9331:inst|data_out[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.001      ; 3.047      ;
; -2.004 ; FPGA2AR9331:inst|len[5]                ; FPGA2AR9331:inst|len[7]                ; clk          ; clk         ; 1.000        ; 0.000      ; 3.044      ;
; -1.986 ; FPGA2AR9331:inst|len[3]                ; FPGA2AR9331:inst|len[4]                ; clk          ; clk         ; 1.000        ; 0.000      ; 3.026      ;
; -1.985 ; FPGA2AR9331:inst|next_state.DELAY_2    ; FPGA2AR9331:inst|len[1]                ; clk          ; clk         ; 1.000        ; 0.001      ; 3.026      ;
; -1.985 ; FPGA2AR9331:inst|next_state.DELAY_2    ; FPGA2AR9331:inst|len[2]                ; clk          ; clk         ; 1.000        ; 0.001      ; 3.026      ;
; -1.973 ; FPGA2AR9331:inst|len[5]                ; FPGA2AR9331:inst|len[6]                ; clk          ; clk         ; 1.000        ; 0.000      ; 3.013      ;
; -1.968 ; FPGA2AR9331:inst|len[6]                ; FPGA2AR9331:inst|len[7]                ; clk          ; clk         ; 1.000        ; 0.000      ; 3.008      ;
; -1.967 ; FPGA2AR9331:inst|len[4]                ; FPGA2AR9331:inst|len[5]                ; clk          ; clk         ; 1.000        ; 0.000      ; 3.007      ;
; -1.965 ; FPGA2AR9331:inst|delay_counter[2]      ; FPGA2AR9331:inst|delay_counter[3]      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.005      ;
; -1.960 ; FPGA2AR9331:inst|delay_counter[0]      ; FPGA2AR9331:inst|delay_counter[1]      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.000      ;
; -1.892 ; FPGA2AR9331:inst|len[3]                ; FPGA2AR9331:inst|next_state.SEND_END   ; clk          ; clk         ; 1.000        ; -0.001     ; 2.931      ;
; -1.892 ; FPGA2AR9331:inst|len[3]                ; FPGA2AR9331:inst|next_state.SEND_ING_0 ; clk          ; clk         ; 1.000        ; -0.001     ; 2.931      ;
; -1.890 ; FPGA2AR9331:inst|len[4]                ; FPGA2AR9331:inst|next_state.SEND_ING_0 ; clk          ; clk         ; 1.000        ; -0.001     ; 2.929      ;
; -1.889 ; FPGA2AR9331:inst|len[4]                ; FPGA2AR9331:inst|next_state.SEND_END   ; clk          ; clk         ; 1.000        ; -0.001     ; 2.928      ;
; -1.882 ; FPGA2AR9331:inst|ack_save              ; FPGA2AR9331:inst|len[3]                ; clk          ; clk         ; 1.000        ; 0.001      ; 2.923      ;
; -1.882 ; FPGA2AR9331:inst|ack_save              ; FPGA2AR9331:inst|len[7]                ; clk          ; clk         ; 1.000        ; 0.001      ; 2.923      ;
; -1.882 ; FPGA2AR9331:inst|ack_save              ; FPGA2AR9331:inst|len[4]                ; clk          ; clk         ; 1.000        ; 0.001      ; 2.923      ;
; -1.881 ; FPGA2AR9331:inst|ack_save              ; FPGA2AR9331:inst|len[0]                ; clk          ; clk         ; 1.000        ; 0.001      ; 2.922      ;
; -1.881 ; FPGA2AR9331:inst|ack_save              ; FPGA2AR9331:inst|len[6]                ; clk          ; clk         ; 1.000        ; 0.001      ; 2.922      ;
; -1.881 ; FPGA2AR9331:inst|ack_save              ; FPGA2AR9331:inst|len[5]                ; clk          ; clk         ; 1.000        ; 0.001      ; 2.922      ;
; -1.867 ; FPGA2AR9331:inst|len[1]                ; FPGA2AR9331:inst|next_state.SEND_END   ; clk          ; clk         ; 1.000        ; -0.001     ; 2.906      ;
; -1.867 ; FPGA2AR9331:inst|len[1]                ; FPGA2AR9331:inst|next_state.SEND_ING_0 ; clk          ; clk         ; 1.000        ; -0.001     ; 2.906      ;
; -1.857 ; FPGA2AR9331:inst|next_state.SEND_ING_1 ; FPGA2AR9331:inst|ctrl_clk              ; clk          ; clk         ; 1.000        ; -0.022     ; 2.875      ;
; -1.828 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|len[3]                ; clk          ; clk         ; 1.000        ; 0.001      ; 2.869      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'FPGA2AR9331:inst|ctrl_clk'                                                                                                                                                         ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -1.516 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 2.556      ;
; -1.449 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 2.489      ;
; -1.430 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 2.470      ;
; -1.370 ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 2.410      ;
; -1.363 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 2.403      ;
; -1.344 ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 2.384      ;
; -1.284 ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 2.324      ;
; -1.259 ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 2.299      ;
; -1.258 ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 2.298      ;
; -1.240 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 2.280      ;
; -1.173 ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 2.213      ;
; -1.173 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 2.213      ;
; -1.154 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 2.194      ;
; -1.118 ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 2.158      ;
; -1.094 ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 2.134      ;
; -1.087 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 2.127      ;
; -1.068 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 2.108      ;
; -1.068 ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 2.108      ;
; -1.032 ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 2.072      ;
; -1.008 ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 2.048      ;
; -1.001 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 2.041      ;
; -0.983 ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 2.023      ;
; -0.982 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 2.022      ;
; -0.982 ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 2.022      ;
; -0.962 ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 2.002      ;
; -0.922 ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 1.962      ;
; -0.915 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 1.955      ;
; -0.505 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 1.545      ;
; -0.503 ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 1.543      ;
; -0.502 ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 1.542      ;
; -0.482 ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 1.522      ;
; -0.443 ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 1.483      ;
; -0.443 ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 1.483      ;
; -0.437 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 1.477      ;
; -0.010 ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 1.050      ;
; 0.235  ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.805      ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                               ;
+--------+----------------------------------------------+-------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                   ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+-------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; -2.527 ; FPGA2AR9331:inst|ctrl_clk                    ; FPGA2AR9331:inst|ctrl_clk                 ; FPGA2AR9331:inst|ctrl_clk ; clk         ; 0.000        ; 2.722      ; 0.805      ;
; -2.027 ; FPGA2AR9331:inst|ctrl_clk                    ; FPGA2AR9331:inst|ctrl_clk                 ; FPGA2AR9331:inst|ctrl_clk ; clk         ; -0.500       ; 2.722      ; 0.805      ;
; 0.308  ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|data_out[7]~reg0         ; FPGA2AR9331:inst|ctrl_clk ; clk         ; 0.000        ; 0.438      ; 1.052      ;
; 0.308  ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|data_out[0]~reg0         ; FPGA2AR9331:inst|ctrl_clk ; clk         ; 0.000        ; 0.438      ; 1.052      ;
; 0.325  ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|data_out[1]~reg0         ; FPGA2AR9331:inst|ctrl_clk ; clk         ; 0.000        ; 0.438      ; 1.069      ;
; 0.327  ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|data_out[4]~reg0         ; FPGA2AR9331:inst|ctrl_clk ; clk         ; 0.000        ; 0.438      ; 1.071      ;
; 0.328  ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|data_out[3]~reg0         ; FPGA2AR9331:inst|ctrl_clk ; clk         ; 0.000        ; 0.438      ; 1.072      ;
; 0.478  ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|data_out[6]~reg0         ; FPGA2AR9331:inst|ctrl_clk ; clk         ; 0.000        ; 0.438      ; 1.222      ;
; 0.487  ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|data_out[5]~reg0         ; FPGA2AR9331:inst|ctrl_clk ; clk         ; 0.000        ; 0.438      ; 1.231      ;
; 0.489  ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|data_out[2]~reg0         ; FPGA2AR9331:inst|ctrl_clk ; clk         ; 0.000        ; 0.438      ; 1.233      ;
; 0.499  ; FPGA2AR9331:inst|len[0]                      ; FPGA2AR9331:inst|len[0]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; FPGA2AR9331:inst|len[3]                      ; FPGA2AR9331:inst|len[3]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; FPGA2AR9331:inst|len[4]                      ; FPGA2AR9331:inst|len[4]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; FPGA2AR9331:inst|len[5]                      ; FPGA2AR9331:inst|len[5]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; FPGA2AR9331:inst|len[6]                      ; FPGA2AR9331:inst|len[6]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; FPGA2AR9331:inst|len[7]                      ; FPGA2AR9331:inst|len[7]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; FPGA2AR9331:inst|delay_counter[0]            ; FPGA2AR9331:inst|delay_counter[0]         ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; FPGA2AR9331:inst|delay_counter[1]            ; FPGA2AR9331:inst|delay_counter[1]         ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; FPGA2AR9331:inst|delay_counter[2]            ; FPGA2AR9331:inst|delay_counter[2]         ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; FPGA2AR9331:inst|delay_counter[3]            ; FPGA2AR9331:inst|delay_counter[3]         ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; FPGA2AR9331:inst|delay_counter[4]            ; FPGA2AR9331:inst|delay_counter[4]         ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|ack_save                 ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; FPGA2AR9331:inst|clk_out                     ; FPGA2AR9331:inst|clk_out                  ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.753  ; FPGA2AR9331:inst|next_state.DELAY_1          ; FPGA2AR9331:inst|current_state.DELAY_1    ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.763  ; FPGA2AR9331:inst|next_state.IDLE             ; FPGA2AR9331:inst|current_state.IDLE       ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.069      ;
; 0.794  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|next_state.DELAY_2       ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.100      ;
; 0.922  ; FPGA2AR9331:inst|next_state.SEND_START       ; FPGA2AR9331:inst|current_state.SEND_START ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.228      ;
; 0.933  ; FPGA2AR9331:inst|next_state.SEND_ING_2       ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.239      ;
; 1.134  ; FPGA2AR9331:inst|next_state.SEND_ING_2       ; FPGA2AR9331:inst|data_out[5]~reg0         ; clk                       ; clk         ; 0.000        ; 0.001      ; 1.441      ;
; 1.142  ; FPGA2AR9331:inst|next_state.SEND_ING_2       ; FPGA2AR9331:inst|data_out[6]~reg0         ; clk                       ; clk         ; 0.000        ; 0.001      ; 1.449      ;
; 1.142  ; FPGA2AR9331:inst|next_state.SEND_ING_2       ; FPGA2AR9331:inst|data_out[2]~reg0         ; clk                       ; clk         ; 0.000        ; 0.001      ; 1.449      ;
; 1.150  ; FPGA2AR9331:inst|next_state.DELAY_3          ; FPGA2AR9331:inst|current_state.DELAY_3    ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.456      ;
; 1.191  ; FPGA2AR9331:inst|current_state.SEND_ING_2    ; FPGA2AR9331:inst|next_state.SEND_END      ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.497      ;
; 1.191  ; FPGA2AR9331:inst|current_state.SEND_ING_2    ; FPGA2AR9331:inst|next_state.SEND_ING_0    ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.497      ;
; 1.221  ; FPGA2AR9331:inst|current_state.SEND_END      ; FPGA2AR9331:inst|next_state.DELAY_1       ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.527      ;
; 1.225  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|next_state.SEND_ING_2    ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.275  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|next_state.SEND_ING_1    ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.581      ;
; 1.372  ; FPGA2AR9331:inst|next_state.SEND_END         ; FPGA2AR9331:inst|current_state.SEND_END   ; clk                       ; clk         ; 0.000        ; 0.001      ; 1.679      ;
; 1.381  ; FPGA2AR9331:inst|current_state.IDLE          ; FPGA2AR9331:inst|next_state.SEND_START    ; clk                       ; clk         ; 0.000        ; -0.001     ; 1.686      ;
; 1.392  ; FPGA2AR9331:inst|current_state.SEND_ING_1    ; FPGA2AR9331:inst|next_state.SEND_ING_1    ; clk                       ; clk         ; 0.000        ; -0.001     ; 1.697      ;
; 1.394  ; FPGA2AR9331:inst|current_state.SEND_ING_1    ; FPGA2AR9331:inst|next_state.SEND_ING_2    ; clk                       ; clk         ; 0.000        ; -0.001     ; 1.699      ;
; 1.413  ; FPGA2AR9331:inst|next_state.SEND_ING_2       ; FPGA2AR9331:inst|len[2]                   ; clk                       ; clk         ; 0.000        ; 0.001      ; 1.720      ;
; 1.414  ; FPGA2AR9331:inst|next_state.SEND_ING_2       ; FPGA2AR9331:inst|len[1]                   ; clk                       ; clk         ; 0.000        ; 0.001      ; 1.721      ;
; 1.418  ; FPGA2AR9331:inst|next_state.SEND_ING_0       ; FPGA2AR9331:inst|current_state.SEND_ING_0 ; clk                       ; clk         ; 0.000        ; 0.001      ; 1.725      ;
; 1.453  ; FPGA2AR9331:inst|next_state.DELAY_2          ; FPGA2AR9331:inst|current_state.DELAY_2    ; clk                       ; clk         ; 0.000        ; -0.001     ; 1.758      ;
; 1.517  ; FPGA2AR9331:inst|next_state.IDLE             ; FPGA2AR9331:inst|data_out[5]~en           ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.823      ;
; 1.519  ; FPGA2AR9331:inst|current_state.SEND_START    ; FPGA2AR9331:inst|next_state.SEND_ING_0    ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.825      ;
; 1.520  ; FPGA2AR9331:inst|current_state.DELAY_3       ; FPGA2AR9331:inst|next_state.DELAY_3       ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.826      ;
; 1.523  ; FPGA2AR9331:inst|next_state.IDLE             ; FPGA2AR9331:inst|data_out[7]~en           ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.829      ;
; 1.523  ; FPGA2AR9331:inst|next_state.IDLE             ; FPGA2AR9331:inst|data_out[6]~en           ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.829      ;
; 1.570  ; FPGA2AR9331:inst|next_state.SEND_ING_1       ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; clk                       ; clk         ; 0.000        ; 0.001      ; 1.877      ;
; 1.575  ; FPGA2AR9331:inst|next_state.SEND_ING_2       ; FPGA2AR9331:inst|data_out[1]~reg0         ; clk                       ; clk         ; 0.000        ; 0.001      ; 1.882      ;
; 1.575  ; FPGA2AR9331:inst|next_state.SEND_ING_2       ; FPGA2AR9331:inst|data_out[0]~reg0         ; clk                       ; clk         ; 0.000        ; 0.001      ; 1.882      ;
; 1.582  ; FPGA2AR9331:inst|next_state.SEND_ING_2       ; FPGA2AR9331:inst|data_out[7]~reg0         ; clk                       ; clk         ; 0.000        ; 0.001      ; 1.889      ;
; 1.582  ; FPGA2AR9331:inst|next_state.SEND_ING_2       ; FPGA2AR9331:inst|data_out[4]~reg0         ; clk                       ; clk         ; 0.000        ; 0.001      ; 1.889      ;
; 1.582  ; FPGA2AR9331:inst|next_state.SEND_ING_2       ; FPGA2AR9331:inst|data_out[3]~reg0         ; clk                       ; clk         ; 0.000        ; 0.001      ; 1.889      ;
; 1.601  ; FPGA2AR9331:inst|current_state.DELAY_2       ; FPGA2AR9331:inst|next_state.DELAY_3       ; clk                       ; clk         ; 0.000        ; 0.001      ; 1.908      ;
; 1.772  ; FPGA2AR9331:inst|current_state.SEND_ING_0    ; FPGA2AR9331:inst|next_state.SEND_ING_1    ; clk                       ; clk         ; 0.000        ; -0.001     ; 2.077      ;
; 1.799  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|next_state.DELAY_3       ; clk                       ; clk         ; 0.000        ; 0.000      ; 2.105      ;
; 1.803  ; FPGA2AR9331:inst|next_state.SEND_ING_2       ; FPGA2AR9331:inst|len[0]                   ; clk                       ; clk         ; 0.000        ; 0.001      ; 2.110      ;
; 1.803  ; FPGA2AR9331:inst|next_state.SEND_ING_2       ; FPGA2AR9331:inst|len[5]                   ; clk                       ; clk         ; 0.000        ; 0.001      ; 2.110      ;
; 1.803  ; FPGA2AR9331:inst|next_state.SEND_ING_2       ; FPGA2AR9331:inst|len[6]                   ; clk                       ; clk         ; 0.000        ; 0.001      ; 2.110      ;
; 1.803  ; FPGA2AR9331:inst|next_state.DELAY_1          ; FPGA2AR9331:inst|data_out[5]~en           ; clk                       ; clk         ; 0.000        ; 0.000      ; 2.109      ;
; 1.804  ; FPGA2AR9331:inst|next_state.SEND_ING_2       ; FPGA2AR9331:inst|len[3]                   ; clk                       ; clk         ; 0.000        ; 0.001      ; 2.111      ;
; 1.804  ; FPGA2AR9331:inst|next_state.SEND_ING_2       ; FPGA2AR9331:inst|len[4]                   ; clk                       ; clk         ; 0.000        ; 0.001      ; 2.111      ;
; 1.804  ; FPGA2AR9331:inst|next_state.SEND_ING_2       ; FPGA2AR9331:inst|len[7]                   ; clk                       ; clk         ; 0.000        ; 0.001      ; 2.111      ;
; 1.805  ; FPGA2AR9331:inst|current_state.DELAY_1       ; FPGA2AR9331:inst|next_state.DELAY_2       ; clk                       ; clk         ; 0.000        ; -0.001     ; 2.110      ;
; 1.809  ; FPGA2AR9331:inst|next_state.DELAY_1          ; FPGA2AR9331:inst|data_out[7]~en           ; clk                       ; clk         ; 0.000        ; 0.000      ; 2.115      ;
; 1.809  ; FPGA2AR9331:inst|next_state.DELAY_1          ; FPGA2AR9331:inst|data_out[6]~en           ; clk                       ; clk         ; 0.000        ; 0.000      ; 2.115      ;
; 1.838  ; FPGA2AR9331:inst|len[1]                      ; FPGA2AR9331:inst|len[1]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 2.144      ;
; 1.875  ; FPGA2AR9331:inst|len[2]                      ; FPGA2AR9331:inst|len[2]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 2.181      ;
; 1.879  ; FPGA2AR9331:inst|next_state.DELAY_3          ; FPGA2AR9331:inst|delay_counter[1]         ; clk                       ; clk         ; 0.000        ; -0.001     ; 2.184      ;
; 1.880  ; FPGA2AR9331:inst|next_state.DELAY_3          ; FPGA2AR9331:inst|delay_counter[3]         ; clk                       ; clk         ; 0.000        ; -0.001     ; 2.185      ;
; 1.897  ; FPGA2AR9331:inst|next_state.SEND_START       ; FPGA2AR9331:inst|ack_save                 ; clk                       ; clk         ; 0.000        ; 0.000      ; 2.203      ;
; 1.904  ; FPGA2AR9331:inst|current_state.DELAY_2       ; FPGA2AR9331:inst|next_state.DELAY_2       ; clk                       ; clk         ; 0.000        ; 0.001      ; 2.211      ;
; 1.923  ; FPGA2AR9331:inst|delay_counter[4]            ; FPGA2AR9331:inst|next_state.DELAY_3       ; clk                       ; clk         ; 0.000        ; 0.001      ; 2.230      ;
; 1.936  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|next_state.DELAY_1       ; clk                       ; clk         ; 0.000        ; 0.001      ; 2.243      ;
; 2.004  ; FPGA2AR9331:inst|next_state.IDLE             ; FPGA2AR9331:inst|ack_save                 ; clk                       ; clk         ; 0.000        ; -0.001     ; 2.309      ;
; 2.054  ; FPGA2AR9331:inst|next_state.SEND_END         ; FPGA2AR9331:inst|delay_counter[3]         ; clk                       ; clk         ; 0.000        ; -0.001     ; 2.359      ;
; 2.055  ; FPGA2AR9331:inst|next_state.SEND_END         ; FPGA2AR9331:inst|delay_counter[0]         ; clk                       ; clk         ; 0.000        ; -0.001     ; 2.360      ;
; 2.057  ; FPGA2AR9331:inst|next_state.SEND_END         ; FPGA2AR9331:inst|delay_counter[1]         ; clk                       ; clk         ; 0.000        ; -0.001     ; 2.362      ;
; 2.057  ; FPGA2AR9331:inst|next_state.SEND_START       ; FPGA2AR9331:inst|len[0]                   ; clk                       ; clk         ; 0.000        ; 0.001      ; 2.364      ;
; 2.057  ; FPGA2AR9331:inst|next_state.SEND_START       ; FPGA2AR9331:inst|len[5]                   ; clk                       ; clk         ; 0.000        ; 0.001      ; 2.364      ;
; 2.057  ; FPGA2AR9331:inst|next_state.SEND_START       ; FPGA2AR9331:inst|len[6]                   ; clk                       ; clk         ; 0.000        ; 0.001      ; 2.364      ;
; 2.058  ; FPGA2AR9331:inst|next_state.SEND_START       ; FPGA2AR9331:inst|len[3]                   ; clk                       ; clk         ; 0.000        ; 0.001      ; 2.365      ;
; 2.058  ; FPGA2AR9331:inst|next_state.SEND_START       ; FPGA2AR9331:inst|len[4]                   ; clk                       ; clk         ; 0.000        ; 0.001      ; 2.365      ;
; 2.058  ; FPGA2AR9331:inst|next_state.SEND_START       ; FPGA2AR9331:inst|len[7]                   ; clk                       ; clk         ; 0.000        ; 0.001      ; 2.365      ;
; 2.094  ; FPGA2AR9331:inst|delay_counter[4]            ; FPGA2AR9331:inst|next_state.IDLE          ; clk                       ; clk         ; 0.000        ; 0.002      ; 2.402      ;
; 2.097  ; FPGA2AR9331:inst|delay_counter[2]            ; FPGA2AR9331:inst|next_state.DELAY_3       ; clk                       ; clk         ; 0.000        ; 0.001      ; 2.404      ;
; 2.107  ; FPGA2AR9331:inst|next_state.IDLE             ; FPGA2AR9331:inst|clk_out                  ; clk                       ; clk         ; 0.000        ; 0.000      ; 2.413      ;
; 2.113  ; FPGA2AR9331:inst|next_state.SEND_ING_1       ; FPGA2AR9331:inst|data_out[4]~en           ; clk                       ; clk         ; 0.000        ; 0.000      ; 2.419      ;
; 2.113  ; FPGA2AR9331:inst|next_state.SEND_ING_1       ; FPGA2AR9331:inst|data_out[3]~en           ; clk                       ; clk         ; 0.000        ; 0.000      ; 2.419      ;
; 2.113  ; FPGA2AR9331:inst|next_state.SEND_ING_1       ; FPGA2AR9331:inst|data_out[2]~en           ; clk                       ; clk         ; 0.000        ; 0.000      ; 2.419      ;
; 2.113  ; FPGA2AR9331:inst|next_state.SEND_ING_1       ; FPGA2AR9331:inst|data_out[1]~en           ; clk                       ; clk         ; 0.000        ; 0.000      ; 2.419      ;
; 2.113  ; FPGA2AR9331:inst|next_state.SEND_ING_1       ; FPGA2AR9331:inst|data_out[0]~en           ; clk                       ; clk         ; 0.000        ; 0.000      ; 2.419      ;
; 2.115  ; FPGA2AR9331:inst|current_state.DELAY_3       ; FPGA2AR9331:inst|next_state.IDLE          ; clk                       ; clk         ; 0.000        ; 0.001      ; 2.422      ;
; 2.140  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|len[0]                   ; clk                       ; clk         ; 0.000        ; 0.001      ; 2.447      ;
; 2.143  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|len[3]                   ; clk                       ; clk         ; 0.000        ; 0.001      ; 2.450      ;
; 2.143  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|len[4]                   ; clk                       ; clk         ; 0.000        ; 0.001      ; 2.450      ;
; 2.143  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|len[6]                   ; clk                       ; clk         ; 0.000        ; 0.001      ; 2.450      ;
+--------+----------------------------------------------+-------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'FPGA2AR9331:inst|ctrl_clk'                                                                                                                                                         ;
+-------+----------------------------------------------+----------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.499 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.805      ;
; 0.744 ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 1.050      ;
; 1.171 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 1.477      ;
; 1.177 ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 1.483      ;
; 1.216 ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 1.522      ;
; 1.236 ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 1.542      ;
; 1.237 ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 1.543      ;
; 1.239 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 1.545      ;
; 1.649 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 1.955      ;
; 1.656 ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 1.962      ;
; 1.696 ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 2.002      ;
; 1.716 ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 2.022      ;
; 1.716 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 2.022      ;
; 1.717 ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 2.023      ;
; 1.735 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 2.041      ;
; 1.742 ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 2.048      ;
; 1.766 ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 2.072      ;
; 1.802 ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 2.108      ;
; 1.802 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 2.108      ;
; 1.821 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 2.127      ;
; 1.828 ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 2.134      ;
; 1.852 ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 2.158      ;
; 1.888 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 2.194      ;
; 1.907 ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 2.213      ;
; 1.907 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 2.213      ;
; 1.974 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 2.280      ;
; 1.992 ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 2.298      ;
; 1.993 ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 2.299      ;
; 2.018 ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 2.324      ;
; 2.078 ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 2.384      ;
; 2.097 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 2.403      ;
; 2.104 ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 2.410      ;
; 2.164 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 2.470      ;
; 2.183 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 2.489      ;
; 2.250 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 2.556      ;
+-------+----------------------------------------------+----------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; -1.777 ; 1.000        ; 2.777          ; Port Rate        ; clk   ; Rise       ; clk                                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|ack_save                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|ack_save                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|clk_out                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|clk_out                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|ctrl_clk                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|ctrl_clk                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.DELAY_1    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.DELAY_1    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.DELAY_2    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.DELAY_2    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.DELAY_3    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.DELAY_3    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.IDLE       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.IDLE       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_END   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_END   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_ING_0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_ING_0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_ING_1 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_ING_1 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_ING_2 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_ING_2 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_START ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_START ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[0]~en           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[0]~en           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[0]~reg0         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[0]~reg0         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[1]~en           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[1]~en           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[1]~reg0         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[1]~reg0         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[2]~en           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[2]~en           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[2]~reg0         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[2]~reg0         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[3]~en           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[3]~en           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[3]~reg0         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[3]~reg0         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[4]~en           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[4]~en           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[4]~reg0         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[4]~reg0         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[5]~en           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[5]~en           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[5]~reg0         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[5]~reg0         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[6]~en           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[6]~en           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[6]~reg0         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[6]~reg0         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[7]~en           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[7]~en           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[7]~reg0         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[7]~reg0         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[0]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[0]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[1]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[1]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[2]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[2]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[3]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[3]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[4]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[4]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[0]                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[0]                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[1]                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[1]                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[2]                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[2]                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[3]                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[3]                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[4]                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[4]                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[5]                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[5]                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[6]                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[6]                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[7]                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[7]                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.DELAY_1       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.DELAY_1       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.DELAY_2       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.DELAY_2       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.DELAY_3       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.DELAY_3       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.IDLE          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.IDLE          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.SEND_END      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.SEND_END      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.SEND_ING_0    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.SEND_ING_0    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.SEND_ING_1    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.SEND_ING_1    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.SEND_ING_2    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.SEND_ING_2    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.SEND_START    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'FPGA2AR9331:inst|ctrl_clk'                                                                                       ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[4]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[4]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[5]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[5]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[6]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[6]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[7]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[7]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|ctrl_clk|regout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|ctrl_clk|regout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|ctrl_clk~clkctrl|inclk[0]               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|ctrl_clk~clkctrl|inclk[0]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|ctrl_clk~clkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|ctrl_clk~clkctrl|outclk                 ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ack       ; clk        ; 3.646 ; 3.646 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ack       ; clk        ; -0.747 ; -0.747 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; clk_out      ; clk        ; 8.212 ; 8.212 ; Rise       ; clk             ;
; data_out[*]  ; clk        ; 7.440 ; 7.440 ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 7.440 ; 7.440 ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 7.100 ; 7.100 ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 7.105 ; 7.105 ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 6.768 ; 6.768 ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 6.768 ; 6.768 ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 7.118 ; 7.118 ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 7.361 ; 7.361 ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 7.374 ; 7.374 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; clk_out      ; clk        ; 8.212 ; 8.212 ; Rise       ; clk             ;
; data_out[*]  ; clk        ; 6.768 ; 6.768 ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 7.440 ; 7.440 ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 7.100 ; 7.100 ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 7.105 ; 7.105 ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 6.768 ; 6.768 ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 6.768 ; 6.768 ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 7.118 ; 7.118 ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 7.361 ; 7.361 ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 7.374 ; 7.374 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; data_out[*]  ; clk        ; 6.689 ;      ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 7.411 ;      ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 7.025 ;      ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 7.033 ;      ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 6.691 ;      ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 6.689 ;      ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 6.871 ;      ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 6.871 ;      ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 6.888 ;      ; Rise       ; clk             ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; data_out[*]  ; clk        ; 6.689 ;      ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 7.411 ;      ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 7.025 ;      ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 7.033 ;      ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 6.691 ;      ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 6.689 ;      ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 6.871 ;      ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 6.871 ;      ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 6.888 ;      ; Rise       ; clk             ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; data_out[*]  ; clk        ; 6.689     ;           ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 7.411     ;           ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 7.025     ;           ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 7.033     ;           ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 6.691     ;           ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 6.689     ;           ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 6.871     ;           ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 6.871     ;           ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 6.888     ;           ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; data_out[*]  ; clk        ; 6.689     ;           ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 7.411     ;           ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 7.025     ;           ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 7.033     ;           ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 6.691     ;           ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 6.689     ;           ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 6.871     ;           ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 6.871     ;           ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 6.888     ;           ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------+
; Fast Model Setup Summary                           ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -0.288 ; -4.067        ;
; FPGA2AR9331:inst|ctrl_clk ; 0.128  ; 0.000         ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Fast Model Hold Summary                            ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -1.372 ; -1.750        ;
; FPGA2AR9331:inst|ctrl_clk ; 0.215  ; 0.000         ;
+---------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------+
; Fast Model Minimum Pulse Width Summary             ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -1.222 ; -51.222       ;
; FPGA2AR9331:inst|ctrl_clk ; -0.500 ; -8.000        ;
+---------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                        ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.288 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|data_out[7]~en        ; clk          ; clk         ; 1.000        ; 0.000      ; 1.320      ;
; -0.288 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|data_out[6]~en        ; clk          ; clk         ; 1.000        ; 0.000      ; 1.320      ;
; -0.288 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|data_out[5]~en        ; clk          ; clk         ; 1.000        ; 0.000      ; 1.320      ;
; -0.211 ; FPGA2AR9331:inst|ack_save              ; FPGA2AR9331:inst|len[1]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.243      ;
; -0.211 ; FPGA2AR9331:inst|ack_save              ; FPGA2AR9331:inst|len[2]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.243      ;
; -0.211 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|len[1]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.243      ;
; -0.211 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|len[2]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.243      ;
; -0.189 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|data_out[7]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.221      ;
; -0.189 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|data_out[6]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.221      ;
; -0.189 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|data_out[5]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.221      ;
; -0.189 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|data_out[4]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.221      ;
; -0.189 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|data_out[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.221      ;
; -0.189 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|data_out[2]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.221      ;
; -0.189 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|data_out[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.221      ;
; -0.189 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|data_out[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.221      ;
; -0.176 ; FPGA2AR9331:inst|len[0]                ; FPGA2AR9331:inst|len[7]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.208      ;
; -0.167 ; FPGA2AR9331:inst|next_state.DELAY_2    ; FPGA2AR9331:inst|data_out[7]~en        ; clk          ; clk         ; 1.000        ; 0.000      ; 1.199      ;
; -0.167 ; FPGA2AR9331:inst|next_state.DELAY_2    ; FPGA2AR9331:inst|data_out[6]~en        ; clk          ; clk         ; 1.000        ; 0.000      ; 1.199      ;
; -0.167 ; FPGA2AR9331:inst|next_state.DELAY_2    ; FPGA2AR9331:inst|data_out[5]~en        ; clk          ; clk         ; 1.000        ; 0.000      ; 1.199      ;
; -0.156 ; FPGA2AR9331:inst|len[0]                ; FPGA2AR9331:inst|len[6]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.188      ;
; -0.138 ; FPGA2AR9331:inst|len[1]                ; FPGA2AR9331:inst|len[7]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.170      ;
; -0.129 ; FPGA2AR9331:inst|len[0]                ; FPGA2AR9331:inst|len[3]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.161      ;
; -0.118 ; FPGA2AR9331:inst|len[1]                ; FPGA2AR9331:inst|len[6]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.150      ;
; -0.116 ; FPGA2AR9331:inst|next_state.DELAY_3    ; FPGA2AR9331:inst|data_out[7]~en        ; clk          ; clk         ; 1.000        ; 0.000      ; 1.148      ;
; -0.116 ; FPGA2AR9331:inst|next_state.DELAY_3    ; FPGA2AR9331:inst|data_out[6]~en        ; clk          ; clk         ; 1.000        ; 0.000      ; 1.148      ;
; -0.116 ; FPGA2AR9331:inst|next_state.DELAY_3    ; FPGA2AR9331:inst|data_out[5]~en        ; clk          ; clk         ; 1.000        ; 0.000      ; 1.148      ;
; -0.111 ; FPGA2AR9331:inst|next_state.SEND_ING_0 ; FPGA2AR9331:inst|data_out[7]~en        ; clk          ; clk         ; 1.000        ; 0.000      ; 1.143      ;
; -0.111 ; FPGA2AR9331:inst|next_state.SEND_ING_0 ; FPGA2AR9331:inst|data_out[6]~en        ; clk          ; clk         ; 1.000        ; 0.000      ; 1.143      ;
; -0.111 ; FPGA2AR9331:inst|next_state.SEND_ING_0 ; FPGA2AR9331:inst|data_out[5]~en        ; clk          ; clk         ; 1.000        ; 0.000      ; 1.143      ;
; -0.107 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|data_out[4]~en        ; clk          ; clk         ; 1.000        ; 0.000      ; 1.139      ;
; -0.107 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|data_out[3]~en        ; clk          ; clk         ; 1.000        ; 0.000      ; 1.139      ;
; -0.107 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|data_out[2]~en        ; clk          ; clk         ; 1.000        ; 0.000      ; 1.139      ;
; -0.107 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|data_out[1]~en        ; clk          ; clk         ; 1.000        ; 0.000      ; 1.139      ;
; -0.107 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|data_out[0]~en        ; clk          ; clk         ; 1.000        ; 0.000      ; 1.139      ;
; -0.105 ; FPGA2AR9331:inst|len[0]                ; FPGA2AR9331:inst|len[5]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.137      ;
; -0.095 ; FPGA2AR9331:inst|next_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out[7]~en        ; clk          ; clk         ; 1.000        ; 0.000      ; 1.127      ;
; -0.095 ; FPGA2AR9331:inst|next_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out[6]~en        ; clk          ; clk         ; 1.000        ; 0.000      ; 1.127      ;
; -0.095 ; FPGA2AR9331:inst|next_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out[5]~en        ; clk          ; clk         ; 1.000        ; 0.000      ; 1.127      ;
; -0.091 ; FPGA2AR9331:inst|len[1]                ; FPGA2AR9331:inst|len[3]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.123      ;
; -0.090 ; FPGA2AR9331:inst|next_state.DELAY_2    ; FPGA2AR9331:inst|len[1]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.122      ;
; -0.090 ; FPGA2AR9331:inst|next_state.DELAY_2    ; FPGA2AR9331:inst|len[2]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.122      ;
; -0.088 ; FPGA2AR9331:inst|len[0]                ; FPGA2AR9331:inst|len[4]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.120      ;
; -0.068 ; FPGA2AR9331:inst|next_state.DELAY_2    ; FPGA2AR9331:inst|data_out[7]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.100      ;
; -0.068 ; FPGA2AR9331:inst|next_state.DELAY_2    ; FPGA2AR9331:inst|data_out[6]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.100      ;
; -0.068 ; FPGA2AR9331:inst|next_state.DELAY_2    ; FPGA2AR9331:inst|data_out[5]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.100      ;
; -0.068 ; FPGA2AR9331:inst|next_state.DELAY_2    ; FPGA2AR9331:inst|data_out[4]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.100      ;
; -0.068 ; FPGA2AR9331:inst|next_state.DELAY_2    ; FPGA2AR9331:inst|data_out[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.100      ;
; -0.068 ; FPGA2AR9331:inst|next_state.DELAY_2    ; FPGA2AR9331:inst|data_out[2]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.100      ;
; -0.068 ; FPGA2AR9331:inst|next_state.DELAY_2    ; FPGA2AR9331:inst|data_out[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.100      ;
; -0.068 ; FPGA2AR9331:inst|next_state.DELAY_2    ; FPGA2AR9331:inst|data_out[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.100      ;
; -0.067 ; FPGA2AR9331:inst|len[1]                ; FPGA2AR9331:inst|len[5]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.099      ;
; -0.050 ; FPGA2AR9331:inst|len[1]                ; FPGA2AR9331:inst|len[4]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.082      ;
; -0.049 ; FPGA2AR9331:inst|len[2]                ; FPGA2AR9331:inst|len[7]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.081      ;
; -0.038 ; FPGA2AR9331:inst|next_state.SEND_START ; FPGA2AR9331:inst|len[1]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.070      ;
; -0.038 ; FPGA2AR9331:inst|next_state.SEND_START ; FPGA2AR9331:inst|len[2]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.070      ;
; -0.029 ; FPGA2AR9331:inst|len[2]                ; FPGA2AR9331:inst|len[6]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.061      ;
; -0.028 ; FPGA2AR9331:inst|next_state.DELAY_3    ; FPGA2AR9331:inst|delay_counter[4]      ; clk          ; clk         ; 1.000        ; -0.001     ; 1.059      ;
; -0.027 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|clk_out               ; clk          ; clk         ; 1.000        ; 0.000      ; 1.059      ;
; -0.025 ; FPGA2AR9331:inst|next_state.DELAY_3    ; FPGA2AR9331:inst|delay_counter[2]      ; clk          ; clk         ; 1.000        ; -0.001     ; 1.056      ;
; -0.021 ; FPGA2AR9331:inst|len[3]                ; FPGA2AR9331:inst|len[7]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.053      ;
; -0.019 ; FPGA2AR9331:inst|next_state.DELAY_2    ; FPGA2AR9331:inst|delay_counter[4]      ; clk          ; clk         ; 1.000        ; -0.001     ; 1.050      ;
; -0.017 ; FPGA2AR9331:inst|next_state.DELAY_3    ; FPGA2AR9331:inst|data_out[7]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.049      ;
; -0.017 ; FPGA2AR9331:inst|next_state.DELAY_3    ; FPGA2AR9331:inst|data_out[6]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.049      ;
; -0.017 ; FPGA2AR9331:inst|next_state.DELAY_3    ; FPGA2AR9331:inst|data_out[5]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.049      ;
; -0.017 ; FPGA2AR9331:inst|next_state.DELAY_3    ; FPGA2AR9331:inst|data_out[4]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.049      ;
; -0.017 ; FPGA2AR9331:inst|next_state.DELAY_3    ; FPGA2AR9331:inst|data_out[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.049      ;
; -0.017 ; FPGA2AR9331:inst|next_state.DELAY_3    ; FPGA2AR9331:inst|data_out[2]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.049      ;
; -0.017 ; FPGA2AR9331:inst|next_state.DELAY_3    ; FPGA2AR9331:inst|data_out[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.049      ;
; -0.017 ; FPGA2AR9331:inst|next_state.DELAY_3    ; FPGA2AR9331:inst|data_out[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.049      ;
; -0.016 ; FPGA2AR9331:inst|next_state.DELAY_2    ; FPGA2AR9331:inst|delay_counter[2]      ; clk          ; clk         ; 1.000        ; -0.001     ; 1.047      ;
; -0.012 ; FPGA2AR9331:inst|next_state.SEND_ING_0 ; FPGA2AR9331:inst|data_out[7]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.044      ;
; -0.012 ; FPGA2AR9331:inst|next_state.SEND_ING_0 ; FPGA2AR9331:inst|data_out[6]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.044      ;
; -0.012 ; FPGA2AR9331:inst|next_state.SEND_ING_0 ; FPGA2AR9331:inst|data_out[5]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.044      ;
; -0.012 ; FPGA2AR9331:inst|next_state.SEND_ING_0 ; FPGA2AR9331:inst|data_out[4]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.044      ;
; -0.012 ; FPGA2AR9331:inst|next_state.SEND_ING_0 ; FPGA2AR9331:inst|data_out[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.044      ;
; -0.012 ; FPGA2AR9331:inst|next_state.SEND_ING_0 ; FPGA2AR9331:inst|data_out[2]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.044      ;
; -0.012 ; FPGA2AR9331:inst|next_state.SEND_ING_0 ; FPGA2AR9331:inst|data_out[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.044      ;
; -0.012 ; FPGA2AR9331:inst|next_state.SEND_ING_0 ; FPGA2AR9331:inst|data_out[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.044      ;
; -0.011 ; FPGA2AR9331:inst|ack_save              ; FPGA2AR9331:inst|clk_out               ; clk          ; clk         ; 1.000        ; 0.000      ; 1.043      ;
; -0.002 ; FPGA2AR9331:inst|len[2]                ; FPGA2AR9331:inst|len[3]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.034      ;
; -0.001 ; FPGA2AR9331:inst|len[3]                ; FPGA2AR9331:inst|len[6]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.033      ;
; 0.004  ; FPGA2AR9331:inst|next_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out[7]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.028      ;
; 0.004  ; FPGA2AR9331:inst|next_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out[6]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.028      ;
; 0.004  ; FPGA2AR9331:inst|next_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out[5]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.028      ;
; 0.004  ; FPGA2AR9331:inst|next_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out[4]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.028      ;
; 0.004  ; FPGA2AR9331:inst|next_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.028      ;
; 0.004  ; FPGA2AR9331:inst|next_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out[2]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.028      ;
; 0.004  ; FPGA2AR9331:inst|next_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.028      ;
; 0.004  ; FPGA2AR9331:inst|next_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.028      ;
; 0.007  ; FPGA2AR9331:inst|len[4]                ; FPGA2AR9331:inst|len[7]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.025      ;
; 0.012  ; FPGA2AR9331:inst|len[6]                ; FPGA2AR9331:inst|next_state.SEND_ING_0 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.020      ;
; 0.013  ; FPGA2AR9331:inst|len[6]                ; FPGA2AR9331:inst|next_state.SEND_END   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.019      ;
; 0.014  ; FPGA2AR9331:inst|next_state.DELAY_2    ; FPGA2AR9331:inst|data_out[4]~en        ; clk          ; clk         ; 1.000        ; 0.000      ; 1.018      ;
; 0.014  ; FPGA2AR9331:inst|next_state.DELAY_2    ; FPGA2AR9331:inst|data_out[3]~en        ; clk          ; clk         ; 1.000        ; 0.000      ; 1.018      ;
; 0.014  ; FPGA2AR9331:inst|next_state.DELAY_2    ; FPGA2AR9331:inst|data_out[2]~en        ; clk          ; clk         ; 1.000        ; 0.000      ; 1.018      ;
; 0.014  ; FPGA2AR9331:inst|next_state.DELAY_2    ; FPGA2AR9331:inst|data_out[1]~en        ; clk          ; clk         ; 1.000        ; 0.000      ; 1.018      ;
; 0.014  ; FPGA2AR9331:inst|next_state.DELAY_2    ; FPGA2AR9331:inst|data_out[0]~en        ; clk          ; clk         ; 1.000        ; 0.000      ; 1.018      ;
; 0.015  ; FPGA2AR9331:inst|next_state.SEND_ING_2 ; FPGA2AR9331:inst|len[5]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.017      ;
; 0.016  ; FPGA2AR9331:inst|delay_counter[0]      ; FPGA2AR9331:inst|delay_counter[3]      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.016      ;
; 0.016  ; FPGA2AR9331:inst|next_state.SEND_ING_2 ; FPGA2AR9331:inst|len[7]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.016      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'FPGA2AR9331:inst|ctrl_clk'                                                                                                                                                        ;
+-------+----------------------------------------------+----------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.128 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.904      ;
; 0.148 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.884      ;
; 0.163 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.869      ;
; 0.180 ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.852      ;
; 0.183 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.849      ;
; 0.198 ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.834      ;
; 0.215 ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.817      ;
; 0.233 ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.799      ;
; 0.233 ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.799      ;
; 0.257 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.775      ;
; 0.268 ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.764      ;
; 0.277 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.755      ;
; 0.288 ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.744      ;
; 0.292 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.740      ;
; 0.309 ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.723      ;
; 0.312 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.720      ;
; 0.323 ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.709      ;
; 0.327 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.705      ;
; 0.327 ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.705      ;
; 0.344 ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.688      ;
; 0.347 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.685      ;
; 0.362 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.670      ;
; 0.362 ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.670      ;
; 0.362 ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.670      ;
; 0.371 ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.661      ;
; 0.379 ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.653      ;
; 0.382 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.650      ;
; 0.502 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.530      ;
; 0.502 ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.530      ;
; 0.502 ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.530      ;
; 0.511 ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.521      ;
; 0.516 ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.516      ;
; 0.517 ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.515      ;
; 0.517 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.515      ;
; 0.640 ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.392      ;
; 0.665 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 1.000        ; 0.000      ; 0.367      ;
+-------+----------------------------------------------+----------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                               ;
+--------+----------------------------------------------+-------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                   ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+-------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; -1.372 ; FPGA2AR9331:inst|ctrl_clk                    ; FPGA2AR9331:inst|ctrl_clk                 ; FPGA2AR9331:inst|ctrl_clk ; clk         ; 0.000        ; 1.446      ; 0.367      ;
; -0.872 ; FPGA2AR9331:inst|ctrl_clk                    ; FPGA2AR9331:inst|ctrl_clk                 ; FPGA2AR9331:inst|ctrl_clk ; clk         ; -0.500       ; 1.446      ; 0.367      ;
; -0.081 ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|data_out[7]~reg0         ; FPGA2AR9331:inst|ctrl_clk ; clk         ; 0.000        ; 0.322      ; 0.393      ;
; -0.080 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|data_out[0]~reg0         ; FPGA2AR9331:inst|ctrl_clk ; clk         ; 0.000        ; 0.322      ; 0.394      ;
; -0.072 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|data_out[1]~reg0         ; FPGA2AR9331:inst|ctrl_clk ; clk         ; 0.000        ; 0.322      ; 0.402      ;
; -0.070 ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|data_out[4]~reg0         ; FPGA2AR9331:inst|ctrl_clk ; clk         ; 0.000        ; 0.322      ; 0.404      ;
; -0.070 ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|data_out[3]~reg0         ; FPGA2AR9331:inst|ctrl_clk ; clk         ; 0.000        ; 0.322      ; 0.404      ;
; -0.005 ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|data_out[6]~reg0         ; FPGA2AR9331:inst|ctrl_clk ; clk         ; 0.000        ; 0.322      ; 0.469      ;
; 0.000  ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|data_out[5]~reg0         ; FPGA2AR9331:inst|ctrl_clk ; clk         ; 0.000        ; 0.322      ; 0.474      ;
; 0.002  ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|data_out[2]~reg0         ; FPGA2AR9331:inst|ctrl_clk ; clk         ; 0.000        ; 0.322      ; 0.476      ;
; 0.215  ; FPGA2AR9331:inst|len[0]                      ; FPGA2AR9331:inst|len[0]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPGA2AR9331:inst|len[3]                      ; FPGA2AR9331:inst|len[3]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPGA2AR9331:inst|len[4]                      ; FPGA2AR9331:inst|len[4]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPGA2AR9331:inst|len[5]                      ; FPGA2AR9331:inst|len[5]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPGA2AR9331:inst|len[6]                      ; FPGA2AR9331:inst|len[6]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPGA2AR9331:inst|len[7]                      ; FPGA2AR9331:inst|len[7]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPGA2AR9331:inst|delay_counter[0]            ; FPGA2AR9331:inst|delay_counter[0]         ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPGA2AR9331:inst|delay_counter[1]            ; FPGA2AR9331:inst|delay_counter[1]         ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPGA2AR9331:inst|delay_counter[2]            ; FPGA2AR9331:inst|delay_counter[2]         ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPGA2AR9331:inst|delay_counter[3]            ; FPGA2AR9331:inst|delay_counter[3]         ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPGA2AR9331:inst|delay_counter[4]            ; FPGA2AR9331:inst|delay_counter[4]         ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|ack_save                 ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPGA2AR9331:inst|clk_out                     ; FPGA2AR9331:inst|clk_out                  ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.246  ; FPGA2AR9331:inst|next_state.DELAY_1          ; FPGA2AR9331:inst|current_state.DELAY_1    ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.248  ; FPGA2AR9331:inst|next_state.IDLE             ; FPGA2AR9331:inst|current_state.IDLE       ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.264  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|next_state.DELAY_2       ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.416      ;
; 0.337  ; FPGA2AR9331:inst|next_state.SEND_START       ; FPGA2AR9331:inst|current_state.SEND_START ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.489      ;
; 0.341  ; FPGA2AR9331:inst|next_state.SEND_ING_2       ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.493      ;
; 0.368  ; FPGA2AR9331:inst|next_state.SEND_ING_2       ; FPGA2AR9331:inst|data_out[5]~reg0         ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.373  ; FPGA2AR9331:inst|current_state.SEND_ING_2    ; FPGA2AR9331:inst|next_state.SEND_ING_0    ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.374  ; FPGA2AR9331:inst|current_state.SEND_ING_2    ; FPGA2AR9331:inst|next_state.SEND_END      ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.375  ; FPGA2AR9331:inst|next_state.SEND_ING_2       ; FPGA2AR9331:inst|data_out[6]~reg0         ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.375  ; FPGA2AR9331:inst|next_state.SEND_ING_2       ; FPGA2AR9331:inst|data_out[2]~reg0         ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.376  ; FPGA2AR9331:inst|current_state.SEND_END      ; FPGA2AR9331:inst|next_state.DELAY_1       ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.391  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|next_state.SEND_ING_2    ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.543      ;
; 0.397  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|next_state.SEND_ING_1    ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.549      ;
; 0.413  ; FPGA2AR9331:inst|next_state.SEND_END         ; FPGA2AR9331:inst|current_state.SEND_END   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.565      ;
; 0.416  ; FPGA2AR9331:inst|next_state.DELAY_3          ; FPGA2AR9331:inst|current_state.DELAY_3    ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.568      ;
; 0.422  ; FPGA2AR9331:inst|current_state.SEND_ING_1    ; FPGA2AR9331:inst|next_state.SEND_ING_1    ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.574      ;
; 0.424  ; FPGA2AR9331:inst|current_state.SEND_ING_1    ; FPGA2AR9331:inst|next_state.SEND_ING_2    ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.576      ;
; 0.433  ; FPGA2AR9331:inst|next_state.SEND_ING_0       ; FPGA2AR9331:inst|current_state.SEND_ING_0 ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.585      ;
; 0.440  ; FPGA2AR9331:inst|current_state.IDLE          ; FPGA2AR9331:inst|next_state.SEND_START    ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.592      ;
; 0.450  ; FPGA2AR9331:inst|next_state.DELAY_2          ; FPGA2AR9331:inst|current_state.DELAY_2    ; clk                       ; clk         ; 0.000        ; -0.001     ; 0.601      ;
; 0.450  ; FPGA2AR9331:inst|current_state.SEND_START    ; FPGA2AR9331:inst|next_state.SEND_ING_0    ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.602      ;
; 0.451  ; FPGA2AR9331:inst|next_state.SEND_ING_2       ; FPGA2AR9331:inst|len[1]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.603      ;
; 0.451  ; FPGA2AR9331:inst|current_state.DELAY_3       ; FPGA2AR9331:inst|next_state.DELAY_3       ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.603      ;
; 0.451  ; FPGA2AR9331:inst|next_state.SEND_ING_2       ; FPGA2AR9331:inst|len[2]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.603      ;
; 0.491  ; FPGA2AR9331:inst|current_state.DELAY_2       ; FPGA2AR9331:inst|next_state.DELAY_3       ; clk                       ; clk         ; 0.000        ; 0.001      ; 0.644      ;
; 0.502  ; FPGA2AR9331:inst|next_state.SEND_ING_2       ; FPGA2AR9331:inst|data_out[0]~reg0         ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.654      ;
; 0.503  ; FPGA2AR9331:inst|next_state.SEND_ING_2       ; FPGA2AR9331:inst|data_out[1]~reg0         ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.655      ;
; 0.509  ; FPGA2AR9331:inst|next_state.SEND_ING_2       ; FPGA2AR9331:inst|data_out[7]~reg0         ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; FPGA2AR9331:inst|next_state.SEND_ING_2       ; FPGA2AR9331:inst|data_out[4]~reg0         ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; FPGA2AR9331:inst|next_state.SEND_ING_2       ; FPGA2AR9331:inst|data_out[3]~reg0         ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.661      ;
; 0.513  ; FPGA2AR9331:inst|next_state.IDLE             ; FPGA2AR9331:inst|data_out[5]~en           ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.665      ;
; 0.517  ; FPGA2AR9331:inst|next_state.SEND_ING_1       ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.669      ;
; 0.520  ; FPGA2AR9331:inst|next_state.IDLE             ; FPGA2AR9331:inst|data_out[7]~en           ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.672      ;
; 0.520  ; FPGA2AR9331:inst|next_state.IDLE             ; FPGA2AR9331:inst|data_out[6]~en           ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.672      ;
; 0.536  ; FPGA2AR9331:inst|current_state.DELAY_1       ; FPGA2AR9331:inst|next_state.DELAY_2       ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.688      ;
; 0.547  ; FPGA2AR9331:inst|current_state.SEND_ING_0    ; FPGA2AR9331:inst|next_state.SEND_ING_1    ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.699      ;
; 0.557  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|next_state.DELAY_3       ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.709      ;
; 0.569  ; FPGA2AR9331:inst|current_state.DELAY_2       ; FPGA2AR9331:inst|next_state.DELAY_2       ; clk                       ; clk         ; 0.000        ; 0.001      ; 0.722      ;
; 0.574  ; FPGA2AR9331:inst|next_state.SEND_ING_2       ; FPGA2AR9331:inst|len[0]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.726      ;
; 0.574  ; FPGA2AR9331:inst|next_state.SEND_ING_2       ; FPGA2AR9331:inst|len[5]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.726      ;
; 0.574  ; FPGA2AR9331:inst|next_state.SEND_ING_2       ; FPGA2AR9331:inst|len[6]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.726      ;
; 0.575  ; FPGA2AR9331:inst|next_state.SEND_ING_2       ; FPGA2AR9331:inst|len[3]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.727      ;
; 0.575  ; FPGA2AR9331:inst|next_state.SEND_ING_2       ; FPGA2AR9331:inst|len[4]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.727      ;
; 0.575  ; FPGA2AR9331:inst|next_state.SEND_ING_2       ; FPGA2AR9331:inst|len[7]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.727      ;
; 0.581  ; FPGA2AR9331:inst|len[1]                      ; FPGA2AR9331:inst|len[1]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.733      ;
; 0.586  ; FPGA2AR9331:inst|len[2]                      ; FPGA2AR9331:inst|len[2]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.738      ;
; 0.591  ; FPGA2AR9331:inst|next_state.SEND_START       ; FPGA2AR9331:inst|ack_save                 ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.743      ;
; 0.597  ; FPGA2AR9331:inst|delay_counter[4]            ; FPGA2AR9331:inst|next_state.DELAY_3       ; clk                       ; clk         ; 0.000        ; 0.001      ; 0.750      ;
; 0.601  ; FPGA2AR9331:inst|next_state.DELAY_3          ; FPGA2AR9331:inst|delay_counter[1]         ; clk                       ; clk         ; 0.000        ; -0.001     ; 0.752      ;
; 0.602  ; FPGA2AR9331:inst|next_state.DELAY_3          ; FPGA2AR9331:inst|delay_counter[3]         ; clk                       ; clk         ; 0.000        ; -0.001     ; 0.753      ;
; 0.606  ; FPGA2AR9331:inst|next_state.IDLE             ; FPGA2AR9331:inst|ack_save                 ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.758      ;
; 0.613  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|next_state.DELAY_1       ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.765      ;
; 0.620  ; FPGA2AR9331:inst|next_state.DELAY_1          ; FPGA2AR9331:inst|data_out[5]~en           ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.772      ;
; 0.627  ; FPGA2AR9331:inst|next_state.DELAY_1          ; FPGA2AR9331:inst|data_out[7]~en           ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.779      ;
; 0.627  ; FPGA2AR9331:inst|next_state.DELAY_1          ; FPGA2AR9331:inst|data_out[6]~en           ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.779      ;
; 0.631  ; FPGA2AR9331:inst|next_state.SEND_END         ; FPGA2AR9331:inst|delay_counter[3]         ; clk                       ; clk         ; 0.000        ; -0.001     ; 0.782      ;
; 0.632  ; FPGA2AR9331:inst|next_state.SEND_END         ; FPGA2AR9331:inst|delay_counter[0]         ; clk                       ; clk         ; 0.000        ; -0.001     ; 0.783      ;
; 0.634  ; FPGA2AR9331:inst|next_state.SEND_END         ; FPGA2AR9331:inst|delay_counter[1]         ; clk                       ; clk         ; 0.000        ; -0.001     ; 0.785      ;
; 0.643  ; FPGA2AR9331:inst|next_state.IDLE             ; FPGA2AR9331:inst|clk_out                  ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.647  ; FPGA2AR9331:inst|delay_counter[4]            ; FPGA2AR9331:inst|next_state.IDLE          ; clk                       ; clk         ; 0.000        ; 0.001      ; 0.800      ;
; 0.650  ; FPGA2AR9331:inst|next_state.SEND_START       ; FPGA2AR9331:inst|len[0]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.802      ;
; 0.650  ; FPGA2AR9331:inst|next_state.SEND_START       ; FPGA2AR9331:inst|len[5]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.802      ;
; 0.650  ; FPGA2AR9331:inst|next_state.SEND_START       ; FPGA2AR9331:inst|len[6]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.802      ;
; 0.650  ; FPGA2AR9331:inst|delay_counter[2]            ; FPGA2AR9331:inst|next_state.DELAY_3       ; clk                       ; clk         ; 0.000        ; 0.001      ; 0.803      ;
; 0.651  ; FPGA2AR9331:inst|next_state.SEND_START       ; FPGA2AR9331:inst|len[3]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.803      ;
; 0.651  ; FPGA2AR9331:inst|next_state.SEND_START       ; FPGA2AR9331:inst|len[4]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.803      ;
; 0.651  ; FPGA2AR9331:inst|next_state.SEND_START       ; FPGA2AR9331:inst|len[7]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.803      ;
; 0.661  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|len[0]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.813      ;
; 0.662  ; FPGA2AR9331:inst|next_state.SEND_ING_2       ; FPGA2AR9331:inst|ack_save                 ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.814      ;
; 0.663  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|len[6]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.815      ;
; 0.664  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|len[3]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.816      ;
; 0.664  ; FPGA2AR9331:inst|ack_save                    ; FPGA2AR9331:inst|len[4]                   ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.816      ;
; 0.678  ; FPGA2AR9331:inst|len[2]                      ; FPGA2AR9331:inst|next_state.SEND_END      ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.830      ;
; 0.679  ; FPGA2AR9331:inst|len[2]                      ; FPGA2AR9331:inst|next_state.SEND_ING_0    ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.831      ;
; 0.679  ; FPGA2AR9331:inst|delay_counter[1]            ; FPGA2AR9331:inst|delay_counter[2]         ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.831      ;
; 0.684  ; FPGA2AR9331:inst|delay_counter[3]            ; FPGA2AR9331:inst|delay_counter[4]         ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.836      ;
; 0.691  ; FPGA2AR9331:inst|current_state.DELAY_3       ; FPGA2AR9331:inst|next_state.IDLE          ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.843      ;
+--------+----------------------------------------------+-------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'FPGA2AR9331:inst|ctrl_clk'                                                                                                                                                         ;
+-------+----------------------------------------------+----------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.215 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.240 ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.392      ;
; 0.363 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.516      ;
; 0.369 ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.521      ;
; 0.378 ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.530      ;
; 0.498 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.650      ;
; 0.501 ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.653      ;
; 0.509 ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.661      ;
; 0.518 ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.670      ;
; 0.533 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.685      ;
; 0.536 ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.688      ;
; 0.553 ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.705      ;
; 0.553 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.705      ;
; 0.557 ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.709      ;
; 0.568 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.720      ;
; 0.571 ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.723      ;
; 0.588 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.740      ;
; 0.592 ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.744      ;
; 0.603 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.755      ;
; 0.612 ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.764      ;
; 0.623 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.775      ;
; 0.647 ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.799      ;
; 0.647 ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.799      ;
; 0.665 ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.817      ;
; 0.682 ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.834      ;
; 0.697 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.849      ;
; 0.700 ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.852      ;
; 0.717 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.869      ;
; 0.732 ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.884      ;
; 0.752 ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 0.000        ; 0.000      ; 0.904      ;
+-------+----------------------------------------------+----------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; clk   ; Rise       ; clk                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|ack_save                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|ack_save                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|clk_out                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|clk_out                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|ctrl_clk                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|ctrl_clk                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.DELAY_1    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.DELAY_1    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.DELAY_2    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.DELAY_2    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.DELAY_3    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.DELAY_3    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.IDLE       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.IDLE       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_END   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_END   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_ING_0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_ING_0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_ING_1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_ING_1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_ING_2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_ING_2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_START ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_START ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[0]~en           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[0]~en           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[0]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[0]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[1]~en           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[1]~en           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[1]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[1]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[2]~en           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[2]~en           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[2]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[2]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[3]~en           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[3]~en           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[3]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[3]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[4]~en           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[4]~en           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[4]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[4]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[5]~en           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[5]~en           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[5]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[5]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[6]~en           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[6]~en           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[6]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[6]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[7]~en           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[7]~en           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[7]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[7]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.DELAY_1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.DELAY_1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.DELAY_2       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.DELAY_2       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.DELAY_3       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.DELAY_3       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.IDLE          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.IDLE          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.SEND_END      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.SEND_END      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.SEND_ING_0    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.SEND_ING_0    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.SEND_ING_1    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.SEND_ING_1    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.SEND_ING_2    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.SEND_ING_2    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.SEND_START    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'FPGA2AR9331:inst|ctrl_clk'                                                                                       ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; FPGA2AR9331:inst|fifo_control:comb_3|data[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[4]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[4]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[5]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[5]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[6]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[6]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[7]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|comb_3|data[7]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|ctrl_clk|regout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|ctrl_clk|regout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|ctrl_clk~clkctrl|inclk[0]               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|ctrl_clk~clkctrl|inclk[0]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|ctrl_clk~clkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FPGA2AR9331:inst|ctrl_clk ; Rise       ; inst|ctrl_clk~clkctrl|outclk                 ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ack       ; clk        ; 0.940 ; 0.940 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ack       ; clk        ; 0.098 ; 0.098 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; clk_out      ; clk        ; 3.813 ; 3.813 ; Rise       ; clk             ;
; data_out[*]  ; clk        ; 3.566 ; 3.566 ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 3.566 ; 3.566 ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 3.468 ; 3.468 ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 3.477 ; 3.477 ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 3.381 ; 3.381 ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 3.382 ; 3.382 ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 3.490 ; 3.490 ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 3.509 ; 3.509 ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 3.521 ; 3.521 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; clk_out      ; clk        ; 3.813 ; 3.813 ; Rise       ; clk             ;
; data_out[*]  ; clk        ; 3.381 ; 3.381 ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 3.566 ; 3.566 ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 3.468 ; 3.468 ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 3.477 ; 3.477 ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 3.381 ; 3.381 ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 3.382 ; 3.382 ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 3.490 ; 3.490 ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 3.509 ; 3.509 ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 3.521 ; 3.521 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; data_out[*]  ; clk        ; 3.376 ;      ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 3.585 ;      ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 3.463 ;      ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 3.472 ;      ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 3.376 ;      ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 3.376 ;      ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 3.389 ;      ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 3.394 ;      ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 3.409 ;      ; Rise       ; clk             ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; data_out[*]  ; clk        ; 3.376 ;      ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 3.585 ;      ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 3.463 ;      ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 3.472 ;      ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 3.376 ;      ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 3.376 ;      ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 3.389 ;      ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 3.394 ;      ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 3.409 ;      ; Rise       ; clk             ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; data_out[*]  ; clk        ; 3.376     ;           ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 3.585     ;           ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 3.463     ;           ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 3.472     ;           ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 3.376     ;           ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 3.376     ;           ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 3.389     ;           ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 3.394     ;           ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 3.409     ;           ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; data_out[*]  ; clk        ; 3.376     ;           ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 3.585     ;           ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 3.463     ;           ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 3.472     ;           ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 3.376     ;           ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 3.376     ;           ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 3.389     ;           ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 3.394     ;           ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 3.409     ;           ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                      ;
+----------------------------+---------+--------+----------+---------+---------------------+
; Clock                      ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack           ; -2.688  ; -2.527 ; N/A      ; N/A     ; -1.777              ;
;  FPGA2AR9331:inst|ctrl_clk ; -1.516  ; 0.215  ; N/A      ; N/A     ; -0.742              ;
;  clk                       ; -2.688  ; -2.527 ; N/A      ; N/A     ; -1.777              ;
; Design-wide TNS            ; -95.701 ; -2.527 ; 0.0      ; 0.0     ; -87.849             ;
;  FPGA2AR9331:inst|ctrl_clk ; -7.895  ; 0.000  ; N/A      ; N/A     ; -11.872             ;
;  clk                       ; -87.806 ; -2.527 ; N/A      ; N/A     ; -75.977             ;
+----------------------------+---------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ack       ; clk        ; 3.646 ; 3.646 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ack       ; clk        ; 0.098 ; 0.098 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; clk_out      ; clk        ; 8.212 ; 8.212 ; Rise       ; clk             ;
; data_out[*]  ; clk        ; 7.440 ; 7.440 ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 7.440 ; 7.440 ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 7.100 ; 7.100 ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 7.105 ; 7.105 ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 6.768 ; 6.768 ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 6.768 ; 6.768 ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 7.118 ; 7.118 ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 7.361 ; 7.361 ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 7.374 ; 7.374 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; clk_out      ; clk        ; 3.813 ; 3.813 ; Rise       ; clk             ;
; data_out[*]  ; clk        ; 3.381 ; 3.381 ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 3.566 ; 3.566 ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 3.468 ; 3.468 ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 3.477 ; 3.477 ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 3.381 ; 3.381 ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 3.382 ; 3.382 ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 3.490 ; 3.490 ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 3.509 ; 3.509 ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 3.521 ; 3.521 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                   ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; clk                       ; clk                       ; 317      ; 0        ; 0        ; 0        ;
; FPGA2AR9331:inst|ctrl_clk ; clk                       ; 9        ; 1        ; 0        ; 0        ;
; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 36       ; 0        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                    ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; clk                       ; clk                       ; 317      ; 0        ; 0        ; 0        ;
; FPGA2AR9331:inst|ctrl_clk ; clk                       ; 9        ; 1        ; 0        ; 0        ;
; FPGA2AR9331:inst|ctrl_clk ; FPGA2AR9331:inst|ctrl_clk ; 36       ; 0        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 16    ; 16   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 17    ; 17   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Sat Sep 12 19:05:20 2015
Info: Command: quartus_sta FPGA2AR9331 -c FPGA2AR9331
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'FPGA2AR9331.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name FPGA2AR9331:inst|ctrl_clk FPGA2AR9331:inst|ctrl_clk
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.688
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.688       -87.806 clk 
    Info (332119):    -1.516        -7.895 FPGA2AR9331:inst|ctrl_clk 
Info (332146): Worst-case hold slack is -2.527
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.527        -2.527 clk 
    Info (332119):     0.499         0.000 FPGA2AR9331:inst|ctrl_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.777
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.777       -75.977 clk 
    Info (332119):    -0.742       -11.872 FPGA2AR9331:inst|ctrl_clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.288
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.288        -4.067 clk 
    Info (332119):     0.128         0.000 FPGA2AR9331:inst|ctrl_clk 
Info (332146): Worst-case hold slack is -1.372
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.372        -1.750 clk 
    Info (332119):     0.215         0.000 FPGA2AR9331:inst|ctrl_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -51.222 clk 
    Info (332119):    -0.500        -8.000 FPGA2AR9331:inst|ctrl_clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 460 megabytes
    Info: Processing ended: Sat Sep 12 19:05:22 2015
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


