<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
  This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).

  <lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(50,80)" to="(80,80)"/>
    <wire from="(80,210)" to="(110,210)"/>
    <wire from="(230,80)" to="(230,120)"/>
    <wire from="(180,80)" to="(230,80)"/>
    <wire from="(190,200)" to="(210,200)"/>
    <wire from="(230,120)" to="(250,120)"/>
    <wire from="(190,200)" to="(190,250)"/>
    <wire from="(210,150)" to="(210,200)"/>
    <wire from="(300,140)" to="(310,140)"/>
    <wire from="(310,140)" to="(320,140)"/>
    <wire from="(80,210)" to="(80,260)"/>
    <wire from="(130,80)" to="(140,80)"/>
    <wire from="(220,20)" to="(230,20)"/>
    <wire from="(70,260)" to="(80,260)"/>
    <wire from="(120,80)" to="(130,80)"/>
    <wire from="(310,80)" to="(310,140)"/>
    <wire from="(70,190)" to="(110,190)"/>
    <wire from="(150,200)" to="(190,200)"/>
    <wire from="(210,150)" to="(250,150)"/>
    <wire from="(130,20)" to="(130,80)"/>
    <wire from="(360,140)" to="(400,140)"/>
    <wire from="(230,20)" to="(230,80)"/>
    <comp lib="0" loc="(120,80)" name="Bit Extender">
      <a name="in_width" val="2"/>
      <a name="out_width" val="4"/>
      <a name="type" val="sign"/>
    </comp>
    <comp lib="1" loc="(300,140)" name="Odd Parity">
      <a name="width" val="4"/>
    </comp>
    <comp lib="0" loc="(310,80)" name="Probe">
      <a name="facing" val="south"/>
    </comp>
    <comp lib="0" loc="(130,20)" name="Probe">
      <a name="radix" val="16"/>
    </comp>
    <comp lib="3" loc="(150,200)" name="Shifter">
      <a name="width" val="4"/>
      <a name="shift" val="ar"/>
    </comp>
    <comp lib="0" loc="(70,190)" name="Pin">
      <a name="width" val="4"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="3" loc="(360,140)" name="BitAdder">
      <a name="width" val="4"/>
    </comp>
    <comp lib="0" loc="(50,80)" name="Pin">
      <a name="width" val="2"/>
    </comp>
    <comp lib="0" loc="(70,260)" name="Pin">
      <a name="width" val="2"/>
    </comp>
    <comp lib="0" loc="(220,20)" name="Probe"/>
    <comp lib="0" loc="(400,140)" name="Probe">
      <a name="facing" val="west"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="3" loc="(180,80)" name="Negator">
      <a name="width" val="4"/>
    </comp>
    <comp lib="0" loc="(190,250)" name="Probe"/>
  </circuit>
</project>
