TimeQuest Timing Analyzer report for bias_card
Thu May 19 15:47:16 2016
Quartus II 64-Bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Fmax Summary
  7. Setup Summary
  8. Hold Summary
  9. Recovery Summary
 10. Removal Summary
 11. Minimum Pulse Width Summary
 12. Setup Times
 13. Hold Times
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Propagation Delay
 17. Minimum Propagation Delay
 18. Output Enable Times
 19. Minimum Output Enable Times
 20. Output Disable Times
 21. Minimum Output Disable Times
 22. Setup Transfers
 23. Hold Transfers
 24. Report TCCS
 25. Report RSKM
 26. Unconstrained Paths
 27. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version ;
; Revision Name      ; bias_card                                                        ;
; Device Family      ; Stratix                                                          ;
; Device Name        ; EP1S10F780C5                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Slow Model                                                       ;
; Rise/Fall Delays   ; Unavailable                                                      ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
;     3-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; bias_card.sdc ; OK     ; Thu May 19 15:47:14 2016 ;
+---------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                               ;
+----------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+--------------------------------------+
; Clock Name                       ; Type      ; Period ; Frequency ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                             ; Targets                              ;
+----------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+--------------------------------------+
; inclk                            ; Base      ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                    ; { inclk }                            ;
; pll0|altpll_component|pll|clk[0] ; Generated ; 20.000 ; 50.0 MHz  ; 0.000  ; 10.000 ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; inclk  ; pll0|altpll_component|pll|inclk[0] ; { pll0|altpll_component|pll|clk[0] } ;
; pll0|altpll_component|pll|clk[1] ; Generated ; 10.000 ; 100.0 MHz ; 0.000  ; 5.000  ; 50.00      ; 1         ; 4           ;       ;        ;           ;            ; false    ; inclk  ; pll0|altpll_component|pll|inclk[0] ; { pll0|altpll_component|pll|clk[1] } ;
; pll0|altpll_component|pll|clk[2] ; Generated ; 20.000 ; 50.0 MHz  ; 10.000 ; 20.000 ; 50.00      ; 1         ; 2           ; 180.0 ;        ;           ;            ; false    ; inclk  ; pll0|altpll_component|pll|inclk[0] ; { pll0|altpll_component|pll|clk[2] } ;
; pll0|altpll_component|pll|clk[3] ; Generated ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; inclk  ; pll0|altpll_component|pll|inclk[0] ; { pll0|altpll_component|pll|clk[3] } ;
+----------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+--------------------------------------+


+------------------------------------------------------------------------+
; Fmax Summary                                                           ;
+------------+-----------------+----------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                       ; Note ;
+------------+-----------------+----------------------------------+------+
; 61.44 MHz  ; 61.44 MHz       ; pll0|altpll_component|pll|clk[0] ;      ;
; 183.52 MHz ; 183.52 MHz      ; pll0|altpll_component|pll|clk[1] ;      ;
; 206.31 MHz ; 206.31 MHz      ; pll0|altpll_component|pll|clk[3] ;      ;
+------------+-----------------+----------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------+
; Setup Summary                                             ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; pll0|altpll_component|pll|clk[0] ; 3.723  ; 0.000         ;
; pll0|altpll_component|pll|clk[1] ; 4.551  ; 0.000         ;
; pll0|altpll_component|pll|clk[3] ; 10.390 ; 0.000         ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------+
; Hold Summary                                             ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; pll0|altpll_component|pll|clk[3] ; 0.539 ; 0.000         ;
; pll0|altpll_component|pll|clk[0] ; 0.541 ; 0.000         ;
; pll0|altpll_component|pll|clk[1] ; 0.547 ; 0.000         ;
+----------------------------------+-------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+-----------------------------------------------------------+
; Minimum Pulse Width Summary                               ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; pll0|altpll_component|pll|clk[1] ; 4.000  ; 0.000         ;
; pll0|altpll_component|pll|clk[0] ; 9.000  ; 0.000         ;
; pll0|altpll_component|pll|clk[2] ; 9.000  ; 0.000         ;
; pll0|altpll_component|pll|clk[3] ; 19.000 ; 0.000         ;
; inclk                            ; 20.000 ; 0.000         ;
+----------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-------------+------------+--------+--------+------------+----------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-------------+------------+--------+--------+------------+----------------------------------+
; card_id     ; inclk      ; 5.319  ; 5.319  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; pcb_rev[*]  ; inclk      ; 11.955 ; 11.955 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  pcb_rev[0] ; inclk      ; 11.955 ; 11.955 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  pcb_rev[1] ; inclk      ; 10.976 ; 10.976 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  pcb_rev[2] ; inclk      ; 10.930 ; 10.930 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  pcb_rev[3] ; inclk      ; 11.185 ; 11.185 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; slot_id[*]  ; inclk      ; 14.169 ; 14.169 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  slot_id[0] ; inclk      ; 12.753 ; 12.753 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  slot_id[1] ; inclk      ; 13.227 ; 13.227 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  slot_id[2] ; inclk      ; 12.985 ; 12.985 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  slot_id[3] ; inclk      ; 14.169 ; 14.169 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; smb_data    ; inclk      ; 5.329  ; 5.329  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; lvds_cmd    ; inclk      ; 6.287  ; 6.287  ; Rise       ; pll0|altpll_component|pll|clk[1] ;
; lvds_sync   ; inclk      ; -3.876 ; -3.876 ; Rise       ; pll0|altpll_component|pll|clk[2] ;
+-------------+------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-------------+------------+---------+---------+------------+----------------------------------+
; Data Port   ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference                  ;
+-------------+------------+---------+---------+------------+----------------------------------+
; card_id     ; inclk      ; -5.209  ; -5.209  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; pcb_rev[*]  ; inclk      ; -10.765 ; -10.765 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  pcb_rev[0] ; inclk      ; -11.790 ; -11.790 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  pcb_rev[1] ; inclk      ; -10.811 ; -10.811 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  pcb_rev[2] ; inclk      ; -10.765 ; -10.765 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  pcb_rev[3] ; inclk      ; -11.020 ; -11.020 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; slot_id[*]  ; inclk      ; -8.832  ; -8.832  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  slot_id[0] ; inclk      ; -9.012  ; -9.012  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  slot_id[1] ; inclk      ; -9.493  ; -9.493  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  slot_id[2] ; inclk      ; -8.832  ; -8.832  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  slot_id[3] ; inclk      ; -9.064  ; -9.064  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; smb_data    ; inclk      ; -5.219  ; -5.219  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; lvds_cmd    ; inclk      ; -6.177  ; -6.177  ; Rise       ; pll0|altpll_component|pll|clk[1] ;
; lvds_sync   ; inclk      ; 3.986   ; 3.986   ; Rise       ; pll0|altpll_component|pll|clk[2] ;
+-------------+------------+---------+---------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-------------------+------------+--------+--------+------------+----------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-------------------+------------+--------+--------+------------+----------------------------------+
; card_id           ; inclk      ; 11.058 ; 11.058 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; critical_error    ; inclk      ; 6.120  ; 6.120  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; dac_ncs[*]        ; inclk      ; 14.599 ; 14.599 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[0]       ; inclk      ; 12.342 ; 12.342 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[1]       ; inclk      ; 10.293 ; 10.293 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[2]       ; inclk      ; 12.198 ; 12.198 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[3]       ; inclk      ; 11.936 ; 11.936 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[4]       ; inclk      ; 11.840 ; 11.840 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[5]       ; inclk      ; 12.070 ; 12.070 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[6]       ; inclk      ; 12.482 ; 12.482 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[7]       ; inclk      ; 11.858 ; 11.858 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[8]       ; inclk      ; 12.629 ; 12.629 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[9]       ; inclk      ; 11.535 ; 11.535 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[10]      ; inclk      ; 12.012 ; 12.012 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[11]      ; inclk      ; 11.828 ; 11.828 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[12]      ; inclk      ; 12.205 ; 12.205 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[13]      ; inclk      ; 13.204 ; 13.204 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[14]      ; inclk      ; 12.396 ; 12.396 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[15]      ; inclk      ; 11.445 ; 11.445 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[16]      ; inclk      ; 13.529 ; 13.529 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[17]      ; inclk      ; 13.503 ; 13.503 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[18]      ; inclk      ; 13.168 ; 13.168 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[19]      ; inclk      ; 13.442 ; 13.442 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[20]      ; inclk      ; 11.365 ; 11.365 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[21]      ; inclk      ; 10.638 ; 10.638 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[22]      ; inclk      ; 13.077 ; 13.077 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[23]      ; inclk      ; 13.062 ; 13.062 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[24]      ; inclk      ; 12.817 ; 12.817 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[25]      ; inclk      ; 14.599 ; 14.599 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[26]      ; inclk      ; 12.629 ; 12.629 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[27]      ; inclk      ; 13.844 ; 13.844 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[28]      ; inclk      ; 11.988 ; 11.988 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[29]      ; inclk      ; 12.028 ; 12.028 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[30]      ; inclk      ; 12.580 ; 12.580 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[31]      ; inclk      ; 12.004 ; 12.004 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; dev_clr_fpga_out  ; inclk      ; 4.400  ; 4.400  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; grn_led           ; inclk      ; 5.422  ; 5.422  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; lvds_txa          ; inclk      ; 6.430  ; 6.430  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; lvds_txb          ; inclk      ; 7.146  ; 7.146  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; red_led           ; inclk      ; 5.222  ; 5.222  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; smb_clk           ; inclk      ; 8.505  ; 8.505  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; smb_data          ; inclk      ; 8.279  ; 8.279  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; wdog              ; inclk      ; 8.602  ; 8.602  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; ylw_led           ; inclk      ; 6.583  ; 6.583  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; dac_data[*]       ; inclk      ; 5.938  ; 5.938  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[0]      ; inclk      ; 5.938  ; 5.938  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[1]      ; inclk      ; 5.840  ; 5.840  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[2]      ; inclk      ; 4.953  ; 4.953  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[3]      ; inclk      ; 4.535  ; 4.535  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[4]      ; inclk      ; 4.695  ; 4.695  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[5]      ; inclk      ; 4.945  ; 4.945  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[6]      ; inclk      ; 5.080  ; 5.080  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[7]      ; inclk      ; 4.743  ; 4.743  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[8]      ; inclk      ; 4.735  ; 4.735  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[9]      ; inclk      ; 4.722  ; 4.722  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[10]     ; inclk      ; 5.086  ; 5.086  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[11]     ; inclk      ; 4.719  ; 4.719  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[12]     ; inclk      ; 4.996  ; 4.996  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[13]     ; inclk      ; 4.786  ; 4.786  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[14]     ; inclk      ; 5.324  ; 5.324  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[15]     ; inclk      ; 5.386  ; 5.386  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[16]     ; inclk      ; 5.201  ; 5.201  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[17]     ; inclk      ; 5.783  ; 5.783  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[18]     ; inclk      ; 5.735  ; 5.735  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[19]     ; inclk      ; 5.582  ; 5.582  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[20]     ; inclk      ; 5.389  ; 5.389  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[21]     ; inclk      ; 5.461  ; 5.461  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[22]     ; inclk      ; 5.811  ; 5.811  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[23]     ; inclk      ; 4.848  ; 4.848  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[24]     ; inclk      ; 4.878  ; 4.878  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[25]     ; inclk      ; 5.409  ; 5.409  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[26]     ; inclk      ; 5.815  ; 5.815  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[27]     ; inclk      ; 5.714  ; 5.714  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[28]     ; inclk      ; 5.111  ; 5.111  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[29]     ; inclk      ; 4.941  ; 4.941  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[30]     ; inclk      ; 4.693  ; 4.693  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[31]     ; inclk      ; 4.585  ; 4.585  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
; dac_ncs[*]        ; inclk      ; 8.131  ; 8.131  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[0]       ; inclk      ; 5.770  ; 5.770  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[1]       ; inclk      ; 5.060  ; 5.060  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[2]       ; inclk      ; 5.606  ; 5.606  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[3]       ; inclk      ; 5.058  ; 5.058  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[4]       ; inclk      ; 7.313  ; 7.313  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[5]       ; inclk      ; 5.567  ; 5.567  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[6]       ; inclk      ; 5.349  ; 5.349  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[7]       ; inclk      ; 7.705  ; 7.705  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[8]       ; inclk      ; 5.177  ; 5.177  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[9]       ; inclk      ; 6.760  ; 6.760  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[10]      ; inclk      ; 5.503  ; 5.503  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[11]      ; inclk      ; 5.902  ; 5.902  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[12]      ; inclk      ; 5.830  ; 5.830  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[13]      ; inclk      ; 5.215  ; 5.215  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[14]      ; inclk      ; 5.781  ; 5.781  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[15]      ; inclk      ; 5.939  ; 5.939  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[16]      ; inclk      ; 6.268  ; 6.268  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[17]      ; inclk      ; 6.470  ; 6.470  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[18]      ; inclk      ; 6.553  ; 6.553  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[19]      ; inclk      ; 6.336  ; 6.336  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[20]      ; inclk      ; 5.330  ; 5.330  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[21]      ; inclk      ; 5.038  ; 5.038  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[22]      ; inclk      ; 6.340  ; 6.340  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[23]      ; inclk      ; 8.131  ; 8.131  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[24]      ; inclk      ; 6.829  ; 6.829  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[25]      ; inclk      ; 7.454  ; 7.454  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[26]      ; inclk      ; 6.528  ; 6.528  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[27]      ; inclk      ; 7.120  ; 7.120  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[28]      ; inclk      ; 5.200  ; 5.200  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[29]      ; inclk      ; 5.024  ; 5.024  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[30]      ; inclk      ; 5.502  ; 5.502  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[31]      ; inclk      ; 6.125  ; 6.125  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
; dac_sclk[*]       ; inclk      ; 6.862  ; 6.862  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[0]      ; inclk      ; 6.139  ; 6.139  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[1]      ; inclk      ; 4.759  ; 4.759  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[2]      ; inclk      ; 5.804  ; 5.804  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[3]      ; inclk      ; 5.995  ; 5.995  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[4]      ; inclk      ; 4.766  ; 4.766  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[5]      ; inclk      ; 6.862  ; 6.862  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[6]      ; inclk      ; 5.447  ; 5.447  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[7]      ; inclk      ; 4.743  ; 4.743  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[8]      ; inclk      ; 5.681  ; 5.681  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[9]      ; inclk      ; 5.827  ; 5.827  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[10]     ; inclk      ; 6.470  ; 6.470  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[11]     ; inclk      ; 4.763  ; 4.763  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[12]     ; inclk      ; 5.294  ; 5.294  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[13]     ; inclk      ; 5.069  ; 5.069  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[14]     ; inclk      ; 5.388  ; 5.388  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[15]     ; inclk      ; 6.114  ; 6.114  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[16]     ; inclk      ; 5.193  ; 5.193  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[17]     ; inclk      ; 5.668  ; 5.668  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[18]     ; inclk      ; 5.898  ; 5.898  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[19]     ; inclk      ; 5.381  ; 5.381  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[20]     ; inclk      ; 5.708  ; 5.708  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[21]     ; inclk      ; 5.517  ; 5.517  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[22]     ; inclk      ; 5.612  ; 5.612  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[23]     ; inclk      ; 5.085  ; 5.085  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[24]     ; inclk      ; 6.478  ; 6.478  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[25]     ; inclk      ; 6.131  ; 6.131  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[26]     ; inclk      ; 5.369  ; 5.369  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[27]     ; inclk      ; 6.169  ; 6.169  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[28]     ; inclk      ; 5.104  ; 5.104  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[29]     ; inclk      ; 4.867  ; 4.867  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[30]     ; inclk      ; 5.903  ; 5.903  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[31]     ; inclk      ; 5.192  ; 5.192  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
; lvds_dac_data     ; inclk      ; 7.677  ; 7.677  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
; lvds_dac_ncs[*]   ; inclk      ; 7.196  ; 7.196  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[0]  ; inclk      ; 6.443  ; 6.443  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[1]  ; inclk      ; 6.123  ; 6.123  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[2]  ; inclk      ; 6.690  ; 6.690  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[3]  ; inclk      ; 6.046  ; 6.046  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[4]  ; inclk      ; 6.036  ; 6.036  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[5]  ; inclk      ; 6.616  ; 6.616  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[6]  ; inclk      ; 6.576  ; 6.576  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[7]  ; inclk      ; 6.205  ; 6.205  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[8]  ; inclk      ; 5.627  ; 5.627  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[9]  ; inclk      ; 6.367  ; 6.367  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[10] ; inclk      ; 6.384  ; 6.384  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[11] ; inclk      ; 7.196  ; 7.196  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
; lvds_dac_sclk     ; inclk      ; 9.693  ; 9.693  ; Rise       ; pll0|altpll_component|pll|clk[3] ;
; dac_sclk[*]       ; inclk      ;        ; 5.901  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[0]      ; inclk      ;        ; 5.522  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[1]      ; inclk      ;        ; 4.168  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[2]      ; inclk      ;        ; 5.210  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[3]      ; inclk      ;        ; 4.978  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[4]      ; inclk      ;        ; 4.192  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[5]      ; inclk      ;        ; 4.837  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[6]      ; inclk      ;        ; 4.864  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[7]      ; inclk      ;        ; 4.143  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[8]      ; inclk      ;        ; 5.080  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[9]      ; inclk      ;        ; 5.225  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[10]     ; inclk      ;        ; 5.029  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[11]     ; inclk      ;        ; 4.114  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[12]     ; inclk      ;        ; 4.649  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[13]     ; inclk      ;        ; 4.454  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[14]     ; inclk      ;        ; 4.762  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[15]     ; inclk      ;        ; 5.482  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[16]     ; inclk      ;        ; 4.545  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[17]     ; inclk      ;        ; 5.041  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[18]     ; inclk      ;        ; 5.298  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[19]     ; inclk      ;        ; 4.764  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[20]     ; inclk      ;        ; 5.090  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[21]     ; inclk      ;        ; 4.935  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[22]     ; inclk      ;        ; 5.056  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[23]     ; inclk      ;        ; 4.460  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[24]     ; inclk      ;        ; 5.901  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[25]     ; inclk      ;        ; 5.502  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[26]     ; inclk      ;        ; 4.747  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[27]     ; inclk      ;        ; 5.597  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[28]     ; inclk      ;        ; 4.514  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[29]     ; inclk      ;        ; 4.276  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[30]     ; inclk      ;        ; 5.289  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[31]     ; inclk      ;        ; 4.550  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
; lvds_dac_sclk     ; inclk      ;        ; 4.891  ; Fall       ; pll0|altpll_component|pll|clk[3] ;
+-------------------+------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-------------------+------------+-------+-------+------------+----------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-------------------+------------+-------+-------+------------+----------------------------------+
; card_id           ; inclk      ; 4.661 ; 4.661 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; critical_error    ; inclk      ; 6.120 ; 6.120 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; dac_ncs[*]        ; inclk      ; 5.460 ; 5.460 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[0]       ; inclk      ; 7.054 ; 7.054 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[1]       ; inclk      ; 7.384 ; 7.384 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[2]       ; inclk      ; 5.681 ; 5.681 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[3]       ; inclk      ; 5.460 ; 5.460 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[4]       ; inclk      ; 5.947 ; 5.947 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[5]       ; inclk      ; 6.851 ; 6.851 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[6]       ; inclk      ; 6.005 ; 6.005 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[7]       ; inclk      ; 6.053 ; 6.053 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[8]       ; inclk      ; 7.257 ; 7.257 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[9]       ; inclk      ; 5.761 ; 5.761 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[10]      ; inclk      ; 7.138 ; 7.138 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[11]      ; inclk      ; 5.688 ; 5.688 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[12]      ; inclk      ; 7.421 ; 7.421 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[13]      ; inclk      ; 6.074 ; 6.074 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[14]      ; inclk      ; 7.748 ; 7.748 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[15]      ; inclk      ; 7.199 ; 7.199 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[16]      ; inclk      ; 7.043 ; 7.043 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[17]      ; inclk      ; 7.125 ; 7.125 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[18]      ; inclk      ; 7.627 ; 7.627 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[19]      ; inclk      ; 7.015 ; 7.015 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[20]      ; inclk      ; 8.078 ; 8.078 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[21]      ; inclk      ; 7.859 ; 7.859 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[22]      ; inclk      ; 8.109 ; 8.109 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[23]      ; inclk      ; 7.905 ; 7.905 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[24]      ; inclk      ; 8.512 ; 8.512 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[25]      ; inclk      ; 9.347 ; 9.347 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[26]      ; inclk      ; 6.982 ; 6.982 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[27]      ; inclk      ; 7.784 ; 7.784 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[28]      ; inclk      ; 7.259 ; 7.259 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[29]      ; inclk      ; 6.447 ; 6.447 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[30]      ; inclk      ; 6.605 ; 6.605 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[31]      ; inclk      ; 6.655 ; 6.655 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; dev_clr_fpga_out  ; inclk      ; 4.400 ; 4.400 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; grn_led           ; inclk      ; 5.422 ; 5.422 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; lvds_txa          ; inclk      ; 6.348 ; 6.348 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; lvds_txb          ; inclk      ; 6.591 ; 6.591 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; red_led           ; inclk      ; 5.222 ; 5.222 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; smb_clk           ; inclk      ; 5.868 ; 5.868 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; smb_data          ; inclk      ; 5.886 ; 5.886 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; wdog              ; inclk      ; 6.759 ; 6.759 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; ylw_led           ; inclk      ; 6.583 ; 6.583 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; dac_data[*]       ; inclk      ; 4.535 ; 4.535 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[0]      ; inclk      ; 5.938 ; 5.938 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[1]      ; inclk      ; 5.840 ; 5.840 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[2]      ; inclk      ; 4.953 ; 4.953 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[3]      ; inclk      ; 4.535 ; 4.535 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[4]      ; inclk      ; 4.695 ; 4.695 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[5]      ; inclk      ; 4.945 ; 4.945 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[6]      ; inclk      ; 5.080 ; 5.080 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[7]      ; inclk      ; 4.743 ; 4.743 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[8]      ; inclk      ; 4.735 ; 4.735 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[9]      ; inclk      ; 4.722 ; 4.722 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[10]     ; inclk      ; 5.086 ; 5.086 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[11]     ; inclk      ; 4.719 ; 4.719 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[12]     ; inclk      ; 4.996 ; 4.996 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[13]     ; inclk      ; 4.786 ; 4.786 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[14]     ; inclk      ; 5.324 ; 5.324 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[15]     ; inclk      ; 5.386 ; 5.386 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[16]     ; inclk      ; 5.201 ; 5.201 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[17]     ; inclk      ; 5.783 ; 5.783 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[18]     ; inclk      ; 5.735 ; 5.735 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[19]     ; inclk      ; 5.582 ; 5.582 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[20]     ; inclk      ; 5.389 ; 5.389 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[21]     ; inclk      ; 5.461 ; 5.461 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[22]     ; inclk      ; 5.811 ; 5.811 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[23]     ; inclk      ; 4.848 ; 4.848 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[24]     ; inclk      ; 4.878 ; 4.878 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[25]     ; inclk      ; 5.409 ; 5.409 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[26]     ; inclk      ; 5.815 ; 5.815 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[27]     ; inclk      ; 5.714 ; 5.714 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[28]     ; inclk      ; 5.111 ; 5.111 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[29]     ; inclk      ; 4.941 ; 4.941 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[30]     ; inclk      ; 4.693 ; 4.693 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[31]     ; inclk      ; 4.585 ; 4.585 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
; dac_ncs[*]        ; inclk      ; 5.024 ; 5.024 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[0]       ; inclk      ; 5.770 ; 5.770 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[1]       ; inclk      ; 5.060 ; 5.060 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[2]       ; inclk      ; 5.606 ; 5.606 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[3]       ; inclk      ; 5.058 ; 5.058 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[4]       ; inclk      ; 7.313 ; 7.313 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[5]       ; inclk      ; 5.567 ; 5.567 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[6]       ; inclk      ; 5.349 ; 5.349 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[7]       ; inclk      ; 7.705 ; 7.705 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[8]       ; inclk      ; 5.177 ; 5.177 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[9]       ; inclk      ; 6.760 ; 6.760 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[10]      ; inclk      ; 5.503 ; 5.503 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[11]      ; inclk      ; 5.902 ; 5.902 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[12]      ; inclk      ; 5.830 ; 5.830 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[13]      ; inclk      ; 5.215 ; 5.215 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[14]      ; inclk      ; 5.781 ; 5.781 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[15]      ; inclk      ; 5.939 ; 5.939 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[16]      ; inclk      ; 6.268 ; 6.268 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[17]      ; inclk      ; 6.470 ; 6.470 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[18]      ; inclk      ; 6.553 ; 6.553 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[19]      ; inclk      ; 6.336 ; 6.336 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[20]      ; inclk      ; 5.330 ; 5.330 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[21]      ; inclk      ; 5.038 ; 5.038 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[22]      ; inclk      ; 6.340 ; 6.340 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[23]      ; inclk      ; 8.131 ; 8.131 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[24]      ; inclk      ; 6.829 ; 6.829 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[25]      ; inclk      ; 7.454 ; 7.454 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[26]      ; inclk      ; 6.528 ; 6.528 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[27]      ; inclk      ; 7.120 ; 7.120 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[28]      ; inclk      ; 5.200 ; 5.200 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[29]      ; inclk      ; 5.024 ; 5.024 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[30]      ; inclk      ; 5.502 ; 5.502 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[31]      ; inclk      ; 6.125 ; 6.125 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
; dac_sclk[*]       ; inclk      ; 4.114 ; 4.743 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[0]      ; inclk      ; 5.522 ; 6.139 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[1]      ; inclk      ; 4.168 ; 4.759 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[2]      ; inclk      ; 5.210 ; 5.804 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[3]      ; inclk      ; 4.978 ; 5.995 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[4]      ; inclk      ; 4.192 ; 4.766 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[5]      ; inclk      ; 4.837 ; 6.862 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[6]      ; inclk      ; 4.864 ; 5.447 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[7]      ; inclk      ; 4.143 ; 4.743 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[8]      ; inclk      ; 5.080 ; 5.681 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[9]      ; inclk      ; 5.225 ; 5.827 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[10]     ; inclk      ; 5.029 ; 6.470 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[11]     ; inclk      ; 4.114 ; 4.763 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[12]     ; inclk      ; 4.649 ; 5.294 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[13]     ; inclk      ; 4.454 ; 5.069 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[14]     ; inclk      ; 4.762 ; 5.388 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[15]     ; inclk      ; 5.482 ; 6.114 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[16]     ; inclk      ; 4.545 ; 5.193 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[17]     ; inclk      ; 5.041 ; 5.668 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[18]     ; inclk      ; 5.298 ; 5.898 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[19]     ; inclk      ; 4.764 ; 5.381 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[20]     ; inclk      ; 5.090 ; 5.708 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[21]     ; inclk      ; 4.935 ; 5.517 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[22]     ; inclk      ; 5.056 ; 5.612 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[23]     ; inclk      ; 4.460 ; 5.085 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[24]     ; inclk      ; 5.901 ; 6.478 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[25]     ; inclk      ; 5.502 ; 6.131 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[26]     ; inclk      ; 4.747 ; 5.369 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[27]     ; inclk      ; 5.597 ; 6.169 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[28]     ; inclk      ; 4.514 ; 5.104 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[29]     ; inclk      ; 4.276 ; 4.867 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[30]     ; inclk      ; 5.289 ; 5.903 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[31]     ; inclk      ; 4.550 ; 5.192 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
; lvds_dac_data     ; inclk      ; 6.165 ; 6.165 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
; lvds_dac_ncs[*]   ; inclk      ; 5.627 ; 5.627 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[0]  ; inclk      ; 6.443 ; 6.443 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[1]  ; inclk      ; 6.123 ; 6.123 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[2]  ; inclk      ; 6.690 ; 6.690 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[3]  ; inclk      ; 6.046 ; 6.046 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[4]  ; inclk      ; 6.036 ; 6.036 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[5]  ; inclk      ; 6.616 ; 6.616 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[6]  ; inclk      ; 6.576 ; 6.576 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[7]  ; inclk      ; 6.205 ; 6.205 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[8]  ; inclk      ; 5.627 ; 5.627 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[9]  ; inclk      ; 6.367 ; 6.367 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[10] ; inclk      ; 6.384 ; 6.384 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[11] ; inclk      ; 7.196 ; 7.196 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
; lvds_dac_sclk     ; inclk      ; 4.891 ; 6.244 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
; dac_sclk[*]       ; inclk      ;       ; 4.114 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[0]      ; inclk      ;       ; 5.522 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[1]      ; inclk      ;       ; 4.168 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[2]      ; inclk      ;       ; 5.210 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[3]      ; inclk      ;       ; 4.978 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[4]      ; inclk      ;       ; 4.192 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[5]      ; inclk      ;       ; 4.837 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[6]      ; inclk      ;       ; 4.864 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[7]      ; inclk      ;       ; 4.143 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[8]      ; inclk      ;       ; 5.080 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[9]      ; inclk      ;       ; 5.225 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[10]     ; inclk      ;       ; 5.029 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[11]     ; inclk      ;       ; 4.114 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[12]     ; inclk      ;       ; 4.649 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[13]     ; inclk      ;       ; 4.454 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[14]     ; inclk      ;       ; 4.762 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[15]     ; inclk      ;       ; 5.482 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[16]     ; inclk      ;       ; 4.545 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[17]     ; inclk      ;       ; 5.041 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[18]     ; inclk      ;       ; 5.298 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[19]     ; inclk      ;       ; 4.764 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[20]     ; inclk      ;       ; 5.090 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[21]     ; inclk      ;       ; 4.935 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[22]     ; inclk      ;       ; 5.056 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[23]     ; inclk      ;       ; 4.460 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[24]     ; inclk      ;       ; 5.901 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[25]     ; inclk      ;       ; 5.502 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[26]     ; inclk      ;       ; 4.747 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[27]     ; inclk      ;       ; 5.597 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[28]     ; inclk      ;       ; 4.514 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[29]     ; inclk      ;       ; 4.276 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[30]     ; inclk      ;       ; 5.289 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[31]     ; inclk      ;       ; 4.550 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
; lvds_dac_sclk     ; inclk      ;       ; 4.891 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
+-------------------+------------+-------+-------+------------+----------------------------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+------------+------------------+--------+----+----+--------+
; Input Port ; Output Port      ; RR     ; RF ; FR ; FF     ;
+------------+------------------+--------+----+----+--------+
; rst_n      ; dac_data[0]      ; 11.348 ;    ;    ; 11.348 ;
; rst_n      ; dac_data[1]      ; 11.248 ;    ;    ; 11.248 ;
; rst_n      ; dac_data[2]      ; 10.773 ;    ;    ; 10.773 ;
; rst_n      ; dac_data[3]      ; 9.949  ;    ;    ; 9.949  ;
; rst_n      ; dac_data[4]      ; 10.449 ;    ;    ; 10.449 ;
; rst_n      ; dac_data[5]      ; 11.208 ;    ;    ; 11.208 ;
; rst_n      ; dac_data[6]      ; 10.828 ;    ;    ; 10.828 ;
; rst_n      ; dac_data[7]      ; 11.004 ;    ;    ; 11.004 ;
; rst_n      ; dac_data[8]      ; 10.995 ;    ;    ; 10.995 ;
; rst_n      ; dac_data[9]      ; 10.978 ;    ;    ; 10.978 ;
; rst_n      ; dac_data[10]     ; 10.836 ;    ;    ; 10.836 ;
; rst_n      ; dac_data[11]     ; 10.981 ;    ;    ; 10.981 ;
; rst_n      ; dac_data[12]     ; 10.744 ;    ;    ; 10.744 ;
; rst_n      ; dac_data[13]     ; 10.194 ;    ;    ; 10.194 ;
; rst_n      ; dac_data[14]     ; 11.076 ;    ;    ; 11.076 ;
; rst_n      ; dac_data[15]     ; 11.133 ;    ;    ; 11.133 ;
; rst_n      ; dac_data[16]     ; 10.949 ;    ;    ; 10.949 ;
; rst_n      ; dac_data[17]     ; 12.045 ;    ;    ; 12.045 ;
; rst_n      ; dac_data[18]     ; 11.996 ;    ;    ; 11.996 ;
; rst_n      ; dac_data[19]     ; 10.995 ;    ;    ; 10.995 ;
; rst_n      ; dac_data[20]     ; 10.801 ;    ;    ; 10.801 ;
; rst_n      ; dac_data[21]     ; 11.207 ;    ;    ; 11.207 ;
; rst_n      ; dac_data[22]     ; 11.219 ;    ;    ; 11.219 ;
; rst_n      ; dac_data[23]     ; 10.670 ;    ;    ; 10.670 ;
; rst_n      ; dac_data[24]     ; 10.631 ;    ;    ; 10.631 ;
; rst_n      ; dac_data[25]     ; 11.163 ;    ;    ; 11.163 ;
; rst_n      ; dac_data[26]     ; 11.228 ;    ;    ; 11.228 ;
; rst_n      ; dac_data[27]     ; 11.120 ;    ;    ; 11.120 ;
; rst_n      ; dac_data[28]     ; 11.369 ;    ;    ; 11.369 ;
; rst_n      ; dac_data[29]     ; 11.200 ;    ;    ; 11.200 ;
; rst_n      ; dac_data[30]     ; 10.954 ;    ;    ; 10.954 ;
; rst_n      ; dac_data[31]     ; 9.992  ;    ;    ; 9.992  ;
; rst_n      ; dac_nclr         ; 10.280 ;    ;    ; 10.280 ;
; rst_n      ; lvds_dac_ncs[0]  ; 10.927 ;    ;    ; 10.927 ;
; rst_n      ; lvds_dac_ncs[1]  ; 10.780 ;    ;    ; 10.780 ;
; rst_n      ; lvds_dac_ncs[2]  ; 10.541 ;    ;    ; 10.541 ;
; rst_n      ; lvds_dac_ncs[3]  ; 10.670 ;    ;    ; 10.670 ;
; rst_n      ; lvds_dac_ncs[4]  ; 10.390 ;    ;    ; 10.390 ;
; rst_n      ; lvds_dac_ncs[5]  ; 10.679 ;    ;    ; 10.679 ;
; rst_n      ; lvds_dac_ncs[6]  ; 11.415 ;    ;    ; 11.415 ;
; rst_n      ; lvds_dac_ncs[7]  ; 11.261 ;    ;    ; 11.261 ;
; rst_n      ; lvds_dac_ncs[8]  ; 11.275 ;    ;    ; 11.275 ;
; rst_n      ; lvds_dac_ncs[9]  ; 10.994 ;    ;    ; 10.994 ;
; rst_n      ; lvds_dac_ncs[10] ; 10.596 ;    ;    ; 10.596 ;
; rst_n      ; lvds_dac_ncs[11] ; 10.814 ;    ;    ; 10.814 ;
; ttl_nrx1   ; dac_data[0]      ; 11.527 ;    ;    ; 11.527 ;
; ttl_nrx1   ; dac_data[1]      ; 11.435 ;    ;    ; 11.435 ;
; ttl_nrx1   ; dac_data[2]      ; 11.065 ;    ;    ; 11.065 ;
; ttl_nrx1   ; dac_data[3]      ; 10.116 ;    ;    ; 10.116 ;
; ttl_nrx1   ; dac_data[4]      ; 10.935 ;    ;    ; 10.935 ;
; ttl_nrx1   ; dac_data[5]      ; 10.355 ;    ;    ; 10.355 ;
; ttl_nrx1   ; dac_data[6]      ; 11.318 ;    ;    ; 11.318 ;
; ttl_nrx1   ; dac_data[7]      ; 10.138 ;    ;    ; 10.138 ;
; ttl_nrx1   ; dac_data[8]      ; 10.135 ;    ;    ; 10.135 ;
; ttl_nrx1   ; dac_data[9]      ; 10.127 ;    ;    ; 10.127 ;
; ttl_nrx1   ; dac_data[10]     ; 11.323 ;    ;    ; 11.323 ;
; ttl_nrx1   ; dac_data[11]     ; 10.127 ;    ;    ; 10.127 ;
; ttl_nrx1   ; dac_data[12]     ; 11.238 ;    ;    ; 11.238 ;
; ttl_nrx1   ; dac_data[13]     ; 10.380 ;    ;    ; 10.380 ;
; ttl_nrx1   ; dac_data[14]     ; 11.562 ;    ;    ; 11.562 ;
; ttl_nrx1   ; dac_data[15]     ; 11.627 ;    ;    ; 11.627 ;
; ttl_nrx1   ; dac_data[16]     ; 11.443 ;    ;    ; 11.443 ;
; ttl_nrx1   ; dac_data[17]     ; 11.192 ;    ;    ; 11.192 ;
; ttl_nrx1   ; dac_data[18]     ; 11.143 ;    ;    ; 11.143 ;
; ttl_nrx1   ; dac_data[19]     ; 11.162 ;    ;    ; 11.162 ;
; ttl_nrx1   ; dac_data[20]     ; 10.975 ;    ;    ; 10.975 ;
; ttl_nrx1   ; dac_data[21]     ; 11.700 ;    ;    ; 11.700 ;
; ttl_nrx1   ; dac_data[22]     ; 11.402 ;    ;    ; 11.402 ;
; ttl_nrx1   ; dac_data[23]     ; 10.958 ;    ;    ; 10.958 ;
; ttl_nrx1   ; dac_data[24]     ; 11.117 ;    ;    ; 11.117 ;
; ttl_nrx1   ; dac_data[25]     ; 11.649 ;    ;    ; 11.649 ;
; ttl_nrx1   ; dac_data[26]     ; 11.398 ;    ;    ; 11.398 ;
; ttl_nrx1   ; dac_data[27]     ; 11.305 ;    ;    ; 11.305 ;
; ttl_nrx1   ; dac_data[28]     ; 10.513 ;    ;    ; 10.513 ;
; ttl_nrx1   ; dac_data[29]     ; 10.347 ;    ;    ; 10.347 ;
; ttl_nrx1   ; dac_data[30]     ; 10.089 ;    ;    ; 10.089 ;
; ttl_nrx1   ; dac_data[31]     ; 10.177 ;    ;    ; 10.177 ;
; ttl_nrx1   ; dac_nclr         ; 9.479  ;    ;    ; 9.479  ;
; ttl_nrx1   ; lvds_dac_ncs[0]  ; 11.299 ;    ;    ; 11.299 ;
; ttl_nrx1   ; lvds_dac_ncs[1]  ; 11.444 ;    ;    ; 11.444 ;
; ttl_nrx1   ; lvds_dac_ncs[2]  ; 10.831 ;    ;    ; 10.831 ;
; ttl_nrx1   ; lvds_dac_ncs[3]  ; 10.955 ;    ;    ; 10.955 ;
; ttl_nrx1   ; lvds_dac_ncs[4]  ; 10.963 ;    ;    ; 10.963 ;
; ttl_nrx1   ; lvds_dac_ncs[5]  ; 11.257 ;    ;    ; 11.257 ;
; ttl_nrx1   ; lvds_dac_ncs[6]  ; 12.288 ;    ;    ; 12.288 ;
; ttl_nrx1   ; lvds_dac_ncs[7]  ; 12.138 ;    ;    ; 12.138 ;
; ttl_nrx1   ; lvds_dac_ncs[8]  ; 11.604 ;    ;    ; 11.604 ;
; ttl_nrx1   ; lvds_dac_ncs[9]  ; 11.705 ;    ;    ; 11.705 ;
; ttl_nrx1   ; lvds_dac_ncs[10] ; 10.924 ;    ;    ; 10.924 ;
; ttl_nrx1   ; lvds_dac_ncs[11] ; 11.449 ;    ;    ; 11.449 ;
+------------+------------------+--------+----+----+--------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+------------+------------------+--------+----+----+--------+
; Input Port ; Output Port      ; RR     ; RF ; FR ; FF     ;
+------------+------------------+--------+----+----+--------+
; rst_n      ; dac_data[0]      ; 11.348 ;    ;    ; 11.348 ;
; rst_n      ; dac_data[1]      ; 11.248 ;    ;    ; 11.248 ;
; rst_n      ; dac_data[2]      ; 10.773 ;    ;    ; 10.773 ;
; rst_n      ; dac_data[3]      ; 9.949  ;    ;    ; 9.949  ;
; rst_n      ; dac_data[4]      ; 10.449 ;    ;    ; 10.449 ;
; rst_n      ; dac_data[5]      ; 11.208 ;    ;    ; 11.208 ;
; rst_n      ; dac_data[6]      ; 10.828 ;    ;    ; 10.828 ;
; rst_n      ; dac_data[7]      ; 11.004 ;    ;    ; 11.004 ;
; rst_n      ; dac_data[8]      ; 10.995 ;    ;    ; 10.995 ;
; rst_n      ; dac_data[9]      ; 10.978 ;    ;    ; 10.978 ;
; rst_n      ; dac_data[10]     ; 10.836 ;    ;    ; 10.836 ;
; rst_n      ; dac_data[11]     ; 10.981 ;    ;    ; 10.981 ;
; rst_n      ; dac_data[12]     ; 10.744 ;    ;    ; 10.744 ;
; rst_n      ; dac_data[13]     ; 10.194 ;    ;    ; 10.194 ;
; rst_n      ; dac_data[14]     ; 11.076 ;    ;    ; 11.076 ;
; rst_n      ; dac_data[15]     ; 11.133 ;    ;    ; 11.133 ;
; rst_n      ; dac_data[16]     ; 10.949 ;    ;    ; 10.949 ;
; rst_n      ; dac_data[17]     ; 12.045 ;    ;    ; 12.045 ;
; rst_n      ; dac_data[18]     ; 11.996 ;    ;    ; 11.996 ;
; rst_n      ; dac_data[19]     ; 10.995 ;    ;    ; 10.995 ;
; rst_n      ; dac_data[20]     ; 10.801 ;    ;    ; 10.801 ;
; rst_n      ; dac_data[21]     ; 11.207 ;    ;    ; 11.207 ;
; rst_n      ; dac_data[22]     ; 11.219 ;    ;    ; 11.219 ;
; rst_n      ; dac_data[23]     ; 10.670 ;    ;    ; 10.670 ;
; rst_n      ; dac_data[24]     ; 10.631 ;    ;    ; 10.631 ;
; rst_n      ; dac_data[25]     ; 11.163 ;    ;    ; 11.163 ;
; rst_n      ; dac_data[26]     ; 11.228 ;    ;    ; 11.228 ;
; rst_n      ; dac_data[27]     ; 11.120 ;    ;    ; 11.120 ;
; rst_n      ; dac_data[28]     ; 11.369 ;    ;    ; 11.369 ;
; rst_n      ; dac_data[29]     ; 11.200 ;    ;    ; 11.200 ;
; rst_n      ; dac_data[30]     ; 10.954 ;    ;    ; 10.954 ;
; rst_n      ; dac_data[31]     ; 9.992  ;    ;    ; 9.992  ;
; rst_n      ; dac_nclr         ; 10.280 ;    ;    ; 10.280 ;
; rst_n      ; lvds_dac_ncs[0]  ; 10.927 ;    ;    ; 10.927 ;
; rst_n      ; lvds_dac_ncs[1]  ; 10.780 ;    ;    ; 10.780 ;
; rst_n      ; lvds_dac_ncs[2]  ; 10.541 ;    ;    ; 10.541 ;
; rst_n      ; lvds_dac_ncs[3]  ; 10.670 ;    ;    ; 10.670 ;
; rst_n      ; lvds_dac_ncs[4]  ; 10.390 ;    ;    ; 10.390 ;
; rst_n      ; lvds_dac_ncs[5]  ; 10.679 ;    ;    ; 10.679 ;
; rst_n      ; lvds_dac_ncs[6]  ; 11.415 ;    ;    ; 11.415 ;
; rst_n      ; lvds_dac_ncs[7]  ; 11.261 ;    ;    ; 11.261 ;
; rst_n      ; lvds_dac_ncs[8]  ; 11.275 ;    ;    ; 11.275 ;
; rst_n      ; lvds_dac_ncs[9]  ; 10.994 ;    ;    ; 10.994 ;
; rst_n      ; lvds_dac_ncs[10] ; 10.596 ;    ;    ; 10.596 ;
; rst_n      ; lvds_dac_ncs[11] ; 10.814 ;    ;    ; 10.814 ;
; ttl_nrx1   ; dac_data[0]      ; 11.527 ;    ;    ; 11.527 ;
; ttl_nrx1   ; dac_data[1]      ; 11.435 ;    ;    ; 11.435 ;
; ttl_nrx1   ; dac_data[2]      ; 11.065 ;    ;    ; 11.065 ;
; ttl_nrx1   ; dac_data[3]      ; 10.116 ;    ;    ; 10.116 ;
; ttl_nrx1   ; dac_data[4]      ; 10.935 ;    ;    ; 10.935 ;
; ttl_nrx1   ; dac_data[5]      ; 10.355 ;    ;    ; 10.355 ;
; ttl_nrx1   ; dac_data[6]      ; 11.318 ;    ;    ; 11.318 ;
; ttl_nrx1   ; dac_data[7]      ; 10.138 ;    ;    ; 10.138 ;
; ttl_nrx1   ; dac_data[8]      ; 10.135 ;    ;    ; 10.135 ;
; ttl_nrx1   ; dac_data[9]      ; 10.127 ;    ;    ; 10.127 ;
; ttl_nrx1   ; dac_data[10]     ; 11.323 ;    ;    ; 11.323 ;
; ttl_nrx1   ; dac_data[11]     ; 10.127 ;    ;    ; 10.127 ;
; ttl_nrx1   ; dac_data[12]     ; 11.238 ;    ;    ; 11.238 ;
; ttl_nrx1   ; dac_data[13]     ; 10.380 ;    ;    ; 10.380 ;
; ttl_nrx1   ; dac_data[14]     ; 11.562 ;    ;    ; 11.562 ;
; ttl_nrx1   ; dac_data[15]     ; 11.627 ;    ;    ; 11.627 ;
; ttl_nrx1   ; dac_data[16]     ; 11.443 ;    ;    ; 11.443 ;
; ttl_nrx1   ; dac_data[17]     ; 11.192 ;    ;    ; 11.192 ;
; ttl_nrx1   ; dac_data[18]     ; 11.143 ;    ;    ; 11.143 ;
; ttl_nrx1   ; dac_data[19]     ; 11.162 ;    ;    ; 11.162 ;
; ttl_nrx1   ; dac_data[20]     ; 10.975 ;    ;    ; 10.975 ;
; ttl_nrx1   ; dac_data[21]     ; 11.700 ;    ;    ; 11.700 ;
; ttl_nrx1   ; dac_data[22]     ; 11.402 ;    ;    ; 11.402 ;
; ttl_nrx1   ; dac_data[23]     ; 10.958 ;    ;    ; 10.958 ;
; ttl_nrx1   ; dac_data[24]     ; 11.117 ;    ;    ; 11.117 ;
; ttl_nrx1   ; dac_data[25]     ; 11.649 ;    ;    ; 11.649 ;
; ttl_nrx1   ; dac_data[26]     ; 11.398 ;    ;    ; 11.398 ;
; ttl_nrx1   ; dac_data[27]     ; 11.305 ;    ;    ; 11.305 ;
; ttl_nrx1   ; dac_data[28]     ; 10.513 ;    ;    ; 10.513 ;
; ttl_nrx1   ; dac_data[29]     ; 10.347 ;    ;    ; 10.347 ;
; ttl_nrx1   ; dac_data[30]     ; 10.089 ;    ;    ; 10.089 ;
; ttl_nrx1   ; dac_data[31]     ; 10.177 ;    ;    ; 10.177 ;
; ttl_nrx1   ; dac_nclr         ; 9.479  ;    ;    ; 9.479  ;
; ttl_nrx1   ; lvds_dac_ncs[0]  ; 11.299 ;    ;    ; 11.299 ;
; ttl_nrx1   ; lvds_dac_ncs[1]  ; 11.444 ;    ;    ; 11.444 ;
; ttl_nrx1   ; lvds_dac_ncs[2]  ; 10.831 ;    ;    ; 10.831 ;
; ttl_nrx1   ; lvds_dac_ncs[3]  ; 10.955 ;    ;    ; 10.955 ;
; ttl_nrx1   ; lvds_dac_ncs[4]  ; 10.963 ;    ;    ; 10.963 ;
; ttl_nrx1   ; lvds_dac_ncs[5]  ; 11.257 ;    ;    ; 11.257 ;
; ttl_nrx1   ; lvds_dac_ncs[6]  ; 12.288 ;    ;    ; 12.288 ;
; ttl_nrx1   ; lvds_dac_ncs[7]  ; 12.138 ;    ;    ; 12.138 ;
; ttl_nrx1   ; lvds_dac_ncs[8]  ; 11.604 ;    ;    ; 11.604 ;
; ttl_nrx1   ; lvds_dac_ncs[9]  ; 11.705 ;    ;    ; 11.705 ;
; ttl_nrx1   ; lvds_dac_ncs[10] ; 10.924 ;    ;    ; 10.924 ;
; ttl_nrx1   ; lvds_dac_ncs[11] ; 11.449 ;    ;    ; 11.449 ;
+------------+------------------+--------+----+----+--------+


+---------------------------------------------------------------------------------------+
; Output Enable Times                                                                   ;
+-----------+------------+-------+------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+------+------------+----------------------------------+
; smb_data  ; inclk      ; 5.068 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
+-----------+------------+-------+------+------------+----------------------------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                           ;
+-----------+------------+-------+------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+------+------------+----------------------------------+
; smb_data  ; inclk      ; 4.888 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
+-----------+------------+-------+------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                           ;
+-----------+------------+-----------+-----------+------------+----------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-----------+-----------+------------+----------------------------------+
; smb_data  ; inclk      ; 5.068     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
+-----------+------------+-----------+-----------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                   ;
+-----------+------------+-----------+-----------+------------+----------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-----------+-----------+------------+----------------------------------+
; smb_data  ; inclk      ; 4.888     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
+-----------+------------+-----------+-----------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                 ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 4596348  ; 256      ; 8        ; 0        ;
; pll0|altpll_component|pll|clk[1] ; pll0|altpll_component|pll|clk[0] ; 5        ; 0        ; 0        ; 0        ;
; pll0|altpll_component|pll|clk[2] ; pll0|altpll_component|pll|clk[0] ; 1        ; 0        ; 0        ; 0        ;
; pll0|altpll_component|pll|clk[3] ; pll0|altpll_component|pll|clk[0] ; 144      ; 0        ; 0        ; 0        ;
; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[1] ; 5        ; 0        ; 0        ; 0        ;
; pll0|altpll_component|pll|clk[1] ; pll0|altpll_component|pll|clk[1] ; 3393     ; 0        ; 0        ; 0        ;
; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[3] ; 19660    ; 0        ; 0        ; 0        ;
; pll0|altpll_component|pll|clk[3] ; pll0|altpll_component|pll|clk[3] ; 4400     ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                  ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 4596348  ; 256      ; 8        ; 0        ;
; pll0|altpll_component|pll|clk[1] ; pll0|altpll_component|pll|clk[0] ; 5        ; 0        ; 0        ; 0        ;
; pll0|altpll_component|pll|clk[2] ; pll0|altpll_component|pll|clk[0] ; 1        ; 0        ; 0        ; 0        ;
; pll0|altpll_component|pll|clk[3] ; pll0|altpll_component|pll|clk[0] ; 144      ; 0        ; 0        ; 0        ;
; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[1] ; 5        ; 0        ; 0        ; 0        ;
; pll0|altpll_component|pll|clk[1] ; pll0|altpll_component|pll|clk[1] ; 3393     ; 0        ; 0        ; 0        ;
; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[3] ; 19660    ; 0        ; 0        ; 0        ;
; pll0|altpll_component|pll|clk[3] ; pll0|altpll_component|pll|clk[3] ; 4400     ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 7582  ; 7582 ;
; Unconstrained Output Ports      ; 122   ; 122  ;
; Unconstrained Output Port Paths ; 1964  ; 1964 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version
    Info: Processing started: Thu May 19 15:47:11 2016
Info: Command: quartus_sta bias_card -c bias_card
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (332104): Reading SDC File: 'bias_card.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info (332146): Worst-case setup slack is 3.723
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.723         0.000 pll0|altpll_component|pll|clk[0] 
    Info (332119):     4.551         0.000 pll0|altpll_component|pll|clk[1] 
    Info (332119):    10.390         0.000 pll0|altpll_component|pll|clk[3] 
Info (332146): Worst-case hold slack is 0.539
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.539         0.000 pll0|altpll_component|pll|clk[3] 
    Info (332119):     0.541         0.000 pll0|altpll_component|pll|clk[0] 
    Info (332119):     0.547         0.000 pll0|altpll_component|pll|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 pll0|altpll_component|pll|clk[1] 
    Info (332119):     9.000         0.000 pll0|altpll_component|pll|clk[0] 
    Info (332119):     9.000         0.000 pll0|altpll_component|pll|clk[2] 
    Info (332119):    19.000         0.000 pll0|altpll_component|pll|clk[3] 
    Info (332119):    20.000         0.000 inclk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 441 megabytes
    Info: Processing ended: Thu May 19 15:47:16 2016
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


