## 引言
在追求超越传统冯·诺依曼计算架构的征程中，神经形态计算以其模仿生物大脑的低功耗、高[并行处理](@entry_id:753134)能力而备受瞩目。构建这类系统的核心挑战之一，在于如何找到一种能够高效、精确地模拟生物突触可塑性的物理器件——一个理想的[非易失性模拟存储器](@entry_id:1128833)。[浮栅晶体管](@entry_id:171866)，作为一项在数字存储领域成熟应用数十年的技术，正是在这一背景下展现出其作为模拟[突触权重存储](@entry_id:1132779)元件的独特潜力，解决了在标准[CMOS](@entry_id:178661)工艺下实现高精度模拟权重存储的难题。

本文旨在系统性地剖析[浮栅晶体管](@entry_id:171866)在神经形态计算中的应用。通过接下来的内容，您将深入理解其从基本物理到系统集成的完整图景。在“原理与机制”一章中，我们将揭示其通过[存储电荷](@entry_id:1132461)来调制阈值电压的内在物理，并探讨编程与擦除背后的量子力学与半经典过程。随后，“应用与交叉学科联系”一章将视野拓展至系统层面，展示如何利用这些器件构建模拟计算电路，实现[片上学习](@entry_id:1129110)，并探讨其与机器学习和神经科学理论的深刻联系。最后，“动手实践”部分将提供具体的计算和设计问题，帮助您将理论知识转化为解决实际工程挑战的能力。让我们首先深入其核心，探究[浮栅晶体管](@entry_id:171866)的物理原理与工作机制。

## 原理与机制

本章深入探讨了将[浮栅晶体管](@entry_id:171866)用作神经形态计算中[突触权重存储](@entry_id:1132779)元件的核心物理原理和工作机制。在前一章介绍其作为突触模拟器件的背景和潜力的基础上，本章将系统地阐述其结构、静电学特性、电荷动力学、电路级应用以及实际应用中面临的可靠性挑战。

### [浮栅晶体管](@entry_id:171866)的基本结构与静电学原理

为了理解[浮栅晶体管](@entry_id:171866)如何存储模拟权重，我们必须首先从其独特的结构和由此产生的[静电学](@entry_id:140489)行为入手。

#### 结构与[电容耦合](@entry_id:919856)

与传统的金属-氧化物-半导体场效应晶体管（MOSFET）不同，[浮栅晶体管](@entry_id:171866)在栅极堆叠中引入了一个关键元件：一个被称为**[浮栅](@entry_id:1125085)（Floating Gate, FG）**的导电层（通常是多晶硅）。这个浮栅是电学隔离的，它被高质量的绝缘介质完全包围。在[浮栅](@entry_id:1125085)下方，一层较薄的二氧化硅——**隧穿氧化层（Tunneling Oxide）**——将其与晶体管的沟道隔开。在[浮栅](@entry_id:1125085)上方，一层通常较厚的**栅间介质（Inter-poly Dielectric）**将其与**控制栅（Control Gate, CG）**隔开。外部电压通过控制栅施加。

这种堆叠[结构形成](@entry_id:158241)了一个复杂的电容网络。[浮栅](@entry_id:1125085)通过电容与所有周围的电极相耦合，包括控制栅（$C_{\mathrm{cg}}$）、沟道、源极（$C_{\mathrm{s}}$）、漏极（$C_{\mathrm{d}}$）和衬底（$C_{\mathrm{b}}$）。所有这些电容的总和构成了浮栅的总电容 $C_{\mathrm{tot}}$：
$$ C_{\mathrm{tot}} = C_{\mathrm{cg}} + C_{\mathrm{s}} + C_{\mathrm{d}} + C_{\mathrm{b}} + \dots $$
其中“...”代表可能存在的其他[寄生电容](@entry_id:270891)。

由于浮栅是电学隔离的，其电势 $V_{\mathrm{fg}}$ 由两个因素决定：一是周围电极上的电压通过电容分压网络施加的影响，二是[浮栅](@entry_id:1125085)本身存储的净电荷 $Q_{\mathrm{fg}}$。根据电荷守恒定律，我们可以推导出[浮栅](@entry_id:1125085)电势的表达式。假设源极、漏极和衬底接地（$V_{\mathrm{s}} = V_{\mathrm{d}} = V_{\mathrm{b}} = 0$），并且在阈值附近沟道电势也近似为零，则[浮栅](@entry_id:1125085)上的总电荷由其自身存储的电荷 $Q_{\mathrm{fg}}$ 和由控制栅电压 $V_{\mathrm{G}}$ 感应的电荷组成。这导致了以下关系 ：
$$ V_{\mathrm{fg}} = \frac{C_{\mathrm{cg}}}{C_{\mathrm{tot}}}V_{\mathrm{G}} + \frac{Q_{\mathrm{fg}}}{C_{\mathrm{tot}}} $$
这个公式是理解[浮栅晶体管](@entry_id:171866)所有功能的基石。其中，比率 $\alpha_{\mathrm{cg}} = C_{\mathrm{cg}} / C_{\mathrm{tot}}$ 被称为**控制栅耦合比（Control-gate Coupling Ratio）**，它量化了控制栅电压对浮栅电势的控制效率。

#### 阈值电压的调制

[浮栅晶体管](@entry_id:171866)作为存储元件的核心原理在于，其上存储的电荷 $Q_{\mathrm{fg}}$ 能够有效地调制从控制栅看到的晶体管**阈值电压 $V_{\mathrm{T}}$**。晶体管的导通（达到阈值）发生在其有效栅极——即[浮栅](@entry_id:1125085)——的电势达到底层晶体管的本征阈值电压 $V_{\mathrm{T,0}}$ 时。将 $V_{\mathrm{fg}} = V_{\mathrm{T,0}}$ 和 $V_{\mathrm{G}} = V_{\mathrm{T}}$（此时的控制栅电压即为器件的阈值电压）代入上述电势方程，我们可以求解 $V_{\mathrm{T}}$：
$$ V_{\mathrm{T,0}} = \alpha_{\mathrm{cg}} V_{\mathrm{T}} + \frac{Q_{\mathrm{fg}}}{C_{\mathrm{tot}}} $$
整理后得到：
$$ V_{\mathrm{T}} = \frac{1}{\alpha_{\mathrm{cg}}} \left( V_{\mathrm{T,0}} - \frac{Q_{\mathrm{fg}}}{C_{\mathrm{tot}}} \right) $$
这个方程揭示了阈值电压 $V_{\mathrm{T}}$ 与存储电荷 $Q_{\mathrm{fg}}$ 之间的线性关系。对于一个n沟道器件，当电子被添加到浮栅上时，$Q_{\mathrm{fg}}$ 为负值。这使得括号内的项增大，从而导致阈值电压 $V_{\mathrm{T}}$ 升高。反之，移除电子（$Q_{\mathrm{fg}}$ 变为正值或减小负值）会降低阈值电压。通过精确控制 $Q_{\mathrm{fg}}$ 的量，我们可以将晶体管的阈值电压设置在很宽范围内的任意模拟值，这正是其作为模拟[突触权重存储](@entry_id:1132779)基础的物理依据  。阈值电压的改变量 $\Delta V_{\mathrm{T}}$ 为：
$$ \Delta V_{\mathrm{T}} = V_{\mathrm{T}}(Q_{\mathrm{fg}}) - V_{\mathrm{T}}(0) = - \frac{Q_{\mathrm{fg}}}{\alpha_{\mathrm{cg}} C_{\mathrm{tot}}} = - \frac{Q_{\mathrm{fg}}}{C_{\mathrm{cg}}} $$
这里的有效电容 $C_{\mathrm{eff}} = \alpha_{\mathrm{cg}} C_{\mathrm{tot}}$（在某些文献中记为$C_G$或$C_{CG}$）决定了电荷对阈值电压的调制效率。

### 电荷动力学：存储、编程与擦除

[浮栅](@entry_id:1125085)器件的关键特性在于其固有的二元性：在常规操作下，它能长期可靠地**存储**电荷；而在特定高压条件下，它又允许被精确地**编程**（写入）和**擦除**。

#### 电荷存储的物理基础：隔离与保持

[浮栅](@entry_id:1125085)的电荷之所以能被非易失性地存储，是因为它被高质量的二氧化硅（$\text{SiO}_2$）绝缘体完全包围。在硅（Si）与二氧化硅的界面处，存在一个约 $3.1\,\mathrm{eV}$ 的高能量势垒（[导带偏移](@entry_id:1122863) $\phi_B$）。在室温（$T = 300\,\mathrm{K}$）下，沟道中的电子具有的热动能（$k_B T \approx 0.026\,\mathrm{eV}$）远不足以通过热发射（Thermionic Emission）越过这个势垒。一个电子获得足够能量的概率正比于玻尔兹曼因子 $\exp(-\phi_B / (k_B T))$，这个值小到可以忽略不计。因此，一旦电荷被置于[浮栅](@entry_id:1125085)上，它就会被困住，存储时间可长达数年，这构成了器件的**非易失性** 。

然而，在实际器件中，电荷会随着时间通过氧化层中的缺陷或极弱的隧穿效应而缓慢泄漏。这种**电荷保持（Retention）**的退化是器件的一个关键可靠性指标。一种简化的模型是将总泄漏电流 $I_{\mathrm{leak}}$ 视为与浮栅电势 $V_{\mathrm{fg}}$ 成正比，即 $I_{\mathrm{leak}} = g_{\mathrm{eff}} V_{\mathrm{fg}}$，其中 $g_{\mathrm{eff}}$ 是有效泄漏电导。由于 $V_{\mathrm{fg}} = Q_{\mathrm{fg}} / C_{\mathrm{tot}}$，这导出一个关于电荷的[一阶微分方程](@entry_id:173139)：
$$ \frac{dQ_{\mathrm{fg}}(t)}{dt} = -I_{\mathrm{leak}}(t) = -\frac{g_{\mathrm{eff}}}{C_{\mathrm{tot}}} Q_{\mathrm{fg}}(t) = -\lambda Q_{\mathrm{fg}}(t) $$
其中 $\lambda$ 是泄漏[速率常数](@entry_id:140362)。该方程的解为指数衰减：$Q_{\mathrm{fg}}(t) = Q_{\mathrm{fg}}(0) \exp(-\lambda t)$。相应的[阈值电压漂移](@entry_id:1133919)也随时间指数衰减 ：
$$ \Delta V_T(t) = -\frac{Q_{\mathrm{fg}}(0)}{C_{\mathrm{cg}}} \exp(-\lambda t) $$
这个模型清晰地描述了突触权重随时间的“遗忘”过程。

#### 电荷修改机制：隧穿与注入

为了修改存储的权重，必须施加强电场以克服巨大的能量势垒。两种主要的物理机制被用于实现电荷的编程和擦除。

1.  **[福勒-诺德海姆隧穿](@entry_id:176380)（Fowler-Nordheim Tunneling, FN隧穿）**:
    这是一种纯粹的量子力学效应。当在隧穿氧化层上施加一个非常强的**法向电场**（通常为 $8-12\,\mathrm{MV/cm}$）时，原本近似矩形的能量势垒会被扭曲成三角形。这个三角形势垒的有效宽度变得非常薄，使得沟道中的电子能够以不可忽略的概率量子隧穿**通过**势垒进入[浮栅](@entry_id:1125085)，或者从[浮栅](@entry_id:1125085)隧穿出去。FN隧穿电流密度对电场强度呈指数级敏感。该机制的方向由电场极性决定。例如，通过在控制栅上施加相对于衬底的大正偏压，可以在[浮栅](@entry_id:1125085)和衬底间产生一个强电场，将电子从[浮栅](@entry_id:1125085)中“拉”出，实现**擦除**（即移除负电荷）操作。FN隧穿通常作用于整个隧穿区域，是一种空间均匀的机制  。值得注意的是，对于厚度小于 $3\,\mathrm{nm}$ 的超薄氧化层，即使在较低电场下，电子也可能通过**[直接隧穿](@entry_id:1123805)（Direct Tunneling）**穿过整个势垒，但对于典型的 $8\,\mathrm{nm}$ 左右的隧穿氧化层，FN隧穿是主要的隧穿机制 。

2.  **[沟道热电子注入](@entry_id:1122261)（Channel Hot-Electron Injection, CHEI）**:
    这是一种半经典过程，它同时利用了**横向**和**法向**电场。当晶体管工作在饱和区时，即施加了较大的漏源电压 $V_{DS}$ 和合适的栅极电压 $V_{GS}$，在靠近漏极的夹断区会形成一个强的横向电场。流经此区域的电子会被该电场加速，获得远超[热平衡](@entry_id:157986)状态的动能，成为“热电子”。一小部分热电子的动能可能超过Si/$\text{SiO}_2$界面的势垒高度（$3.1\,\mathrm{eV}$）。如果此时还有一个指向浮栅的有利法向电场（由正的栅压提供），这些高能电子就能够**越过**势垒，被注入并捕获到[浮栅](@entry_id:1125085)上。这个过程通常用于向浮栅添加电子，实现**编程**操作。由于热电子产生于靠近漏极的高场区，CHEI是一种高度局域化的注入机制。在一个源漏对称的器件中，交换源极和漏极的偏置会使注入位置移动到沟道的另一端  。

### 从[器件物理](@entry_id:180436)到[突触功能](@entry_id:176574)

理解了底层的物理机制后，我们现在可以探讨如何利用这些机制来实现和操作[模拟突触](@entry_id:1120995)。

#### 模拟权重读出

存储在浮栅上的模拟电荷量 $Q_{\mathrm{fg}}$ 通过其对晶体管电流的调制来体现其作为突触权重的价值。在神经形态电路中，读出操作通常将晶体管偏置在**[弱反型](@entry_id:272559)（或亚阈值）区**。在此区域，漏极电流 $I_D$ 与栅源电压呈指数关系：
$$ I_D = I_{0} \exp\left(\frac{V_{GS} - V_{\mathrm{T}}}{n U_{\mathrm{T}}}\right) $$
其中 $I_0$ 是一个与工艺和尺寸相关的系数，$n$ 是亚阈值斜率因子（通常大于1），$U_T = k_B T / q$ 是[热电压](@entry_id:267086)。将我们之前导出的阈值电压表达式 $V_{\mathrm{T}} = V_{\mathrm{T0}} - Q_{\mathrm{fg}}/C_{\mathrm{eff}}$（其中 $C_{\mathrm{eff}} = C_{\mathrm{cg}}$）代入，得到电流对存储电荷的依赖关系 ：
$$ I_D(Q_{\mathrm{fg}}) = I_{0} \exp\left(\frac{V_{GS} - (V_{\mathrm{T0}} - Q_{\mathrm{fg}}/C_{\mathrm{cg}})}{n U_{\mathrm{T}}}\right) = I_D(0) \exp\left(\frac{Q_{\mathrm{fg}}}{n U_{\mathrm{T}} C_{\mathrm{cg}}}\right) $$
这里，$I_D(0)$ 是[浮栅](@entry_id:1125085)未充电时的电流。这个重要的结果表明，在亚阈值区读出时，突触的输出电流（即其权重）与存储在[浮栅](@entry_id:1125085)上的电荷呈**指数关系**。这种指数特性模仿了生物突触的某些[非线性](@entry_id:637147)行为，并在许多神经形态算法中得到应用。

#### 实现有符号权重

单个n沟道[浮栅晶体管](@entry_id:171866)的输出电流总是正的，因此它只能表示一个正权重。为了实现对兴奋性和抑制性连接的模拟，即有符号权重，一个常见的电路设计是使用**[差分对](@entry_id:266000)结构**。该结构采用两个[浮栅晶体管](@entry_id:171866)，分别存储电荷以产生两个电流 $I_+$ 和 $I_-$。这两个电流通过一个差分放大器电路（如源极耦合对）进行比较，最终的输出与两个电流的差异相关。

在一个典[型的实现](@entry_id:637593)中，$I_+$ 和 $I_-$ 分别流过两个工作在亚阈值区的二[极管](@entry_id:909477)连接的MOSFET，将电流对数地转换为电压 $V_+$ 和 $V_-$。由于亚阈值电流的指数特性，我们有 $V \propto \ln(I)$。因此，差分输入电压为：
$$ \Delta V_{\mathrm{in}} = V_+ - V_- \propto \ln(I_+) - \ln(I_-) = \ln\left(\frac{I_+}{I_-}\right) $$
这个差分电压随后驱动一个差分[跨导放大器](@entry_id:266314)，其输出电流在小信号范围内与 $\Delta V_{\mathrm{in}}$ 成正比。因此，整个突触电路实现的有效权重 $w$ 正比于两个存储电流比值的对数：
$$ w \propto \ln\left(\frac{I_+}{I_-}\right) $$
通过改变 $I_+$ 和 $I_-$ 的相对大小，可以实现正、负或零权重。这种设计的线性度和精度高度依赖于电路元件（特别是电流-电压转换器和[差分对](@entry_id:266000)管）的精确匹配和对称性 。

### 实际限制与可靠性问题

尽管[浮栅晶体管](@entry_id:171866)是强大的模拟存储元件，但它们也面临着一系列实际限制，这些限制决定了神经形态系统的精度、稳定性和寿命。

#### 噪声来源

[浮栅](@entry_id:1125085)突触的精度受到多种噪声源的限制。
*   **[读出噪声](@entry_id:900001)**: 在[稳态](@entry_id:139253)读出期间，主要噪声源包括：
    *   **热噪声**: 源于沟道中载流子的随机热运动，产生白噪声。其电流谱密度 $S_I(f)$ 在亚阈值区与漏极电流 $I_D$ 成正比（$S_I \propto g_m \propto I_D$）。
    *   **闪烁噪声（$1/f$ 噪声）**: 源于氧化层/[界面陷阱](@entry_id:1126598)对载流子数量或迁移率的随机调制，在低频段占主导。其电流谱密度 $S_I(f)$ 在亚阈值区与 $I_D^2$ 成正比，且与器件面积 $WL$ 成反比（$S_I \propto I_D^2 / (WLf)$）。因此，增大器件面积是降低[闪烁噪声](@entry_id:139278)的有效手段。
    *   **[随机电报噪声](@entry_id:269610)（RTN）**: 在小尺寸器件中尤为显著，由单个陷阱的俘获/发射事件引起，导致电流在两个或多个离散能级之间跳变。其谱密度为洛伦兹谱，其幅度随器件面积缩小而增大。
*   **写入噪声**:
    *   **编程随机性**: FN隧穿和CHEI过程都涉及离散电子的随机转移，这遵循泊松统计。对于一个平均转移 $\mu$ 个电子的编程脉冲，转移数量的方差也为 $\mu$。这意味着编程操作存在固有的随机性，其相对精度（标准差/均值）为 $1/\sqrt{\mu}$。因此，通过增加编程脉冲的强度或时间（即增加 $\mu$），可以提高编程的相对精度 。

#### 耐久性（Endurance）

每次通过FN隧穿或CHEI对[浮栅](@entry_id:1125085)进行编程或擦除时，高能载流子都会对隧穿氧化层造成微小的、累积性的损伤，例如产生新的[陷阱态](@entry_id:192918)。随着编程-擦除循环次数的增加，陷阱密度不断升高，导致泄漏电流增大、电荷保持能力下降，并最终导致器件失效。这个循环次数的上限被称为**耐久性**。

一种常用的损伤模型假设，在固定电场下，每次循环产生的陷阱密度增量 $\Delta N_t$ 与流经氧化层的总电荷通量 $Q_c$ 成正比，即 $\Delta N_t = \alpha Q_c$。器件的寿命（总循环次数 $N$）可以通过累积陷阱密度达到失效阈值 $N_{\mathrm{th}}$ 来估算：
$$ N = \frac{N_{\mathrm{th}}}{\Delta N_t} = \frac{N_{\mathrm{th}}}{\alpha Q_c} $$
例如，考虑一个器件，其编程和擦除脉冲导致的单次循环总电荷通量为 $Q_c = 1.1 \times 10^{-6}\,\mathrm{C/cm^2}$。若失效阈值为 $N_{\mathrm{th}} = 5.0 \times 10^{12}\,\mathrm{cm^{-2}}$，损伤系数为 $\alpha = 1.0 \times 10^{13}\,\mathrm{C^{-1}}$，则其耐久性约为 $4.5 \times 10^5$ 次循环 。这凸显了在权重更新频率和器件寿命之间的根本权衡。

#### 阵列效应与寄生耦合

在密集排列的神经形态阵列中，单个[浮栅晶体管](@entry_id:171866)不再是孤立的。它会通过边缘电场与周围的布线（如相邻的字线或位线）以及全局衬底产生不希望的**[寄生电容](@entry_id:270891)**。这些[寄生电容](@entry_id:270891)（如 $C_{\mathrm{sub,p}}$ 和邻近线路的[耦合电容](@entry_id:272721) $N c_{\mathrm{n}}$）会增加浮栅的总电容 $C_{\mathrm{tot}}$ 。
$$ C_{\mathrm{tot,dense}} = C_{\mathrm{tot,isolated}} + C_{\mathrm{parasitic}} $$
根据输入耦合比的定义 $\alpha_{\mathrm{in}} = C_{\mathrm{in}}/C_{\mathrm{tot}}$，总电容的增加会直接导致输入（或控制栅）耦合比的减小。这意味着在密集阵列中，需要更高的输入电压才能对[浮栅](@entry_id:1125085)电势产生相同的影响，从而降低了编程和读出的效率，并可能加剧串扰问题。例如，对于一个具有 $C_{\mathrm{tot,isolated}} = 4.2\,\mathrm{fF}$ 的器件，如果[寄生电容](@entry_id:270891)总共增加了 $2.0\,\mathrm{fF}$，其输入耦合比将降低到原来的 $4.2 / (4.2 + 2.0) \approx 0.677$。因此，在设计大规模神经形态芯片时，必须仔细管理和屏蔽这些寄生效应。