#ifndef ZEPHYR_INCLUDE_DT_BINDINGS_CLOCK_LPC84X_CLOCK_H_
#define ZEPHYR_INCLUDE_DT_BINDINGS_CLOCK_LPC84X_CLOCK_H_

#define CLK_GATE_DEFINE(reg, bit) ((((reg)&0xFFU) << 8U) | ((bit)&0xFFU))

#define SYS_AHB_CLK_CTRL0 (0U)
#define SYS_AHB_CLK_CTRL1 (4U)

#define kCLOCK_Rom CLK_GATE_DEFINE(SYS_AHB_CLK_CTRL0, 1U)
#define kCLOCK_Ram0_1    CLK_GATE_DEFINE(SYS_AHB_CLK_CTRL0, 2U)
#define kCLOCK_I2c0      CLK_GATE_DEFINE(SYS_AHB_CLK_CTRL0, 5U)
#define kCLOCK_Gpio0     CLK_GATE_DEFINE(SYS_AHB_CLK_CTRL0, 6U)
#define kCLOCK_Swm       CLK_GATE_DEFINE(SYS_AHB_CLK_CTRL0, 7U)
#define kCLOCK_Sct       CLK_GATE_DEFINE(SYS_AHB_CLK_CTRL0, 8U)
#define kCLOCK_Wkt       CLK_GATE_DEFINE(SYS_AHB_CLK_CTRL0, 9U)
#define kCLOCK_Mrt       CLK_GATE_DEFINE(SYS_AHB_CLK_CTRL0, 10U)
#define kCLOCK_Spi0      CLK_GATE_DEFINE(SYS_AHB_CLK_CTRL0, 11U)
#define kCLOCK_Spi1      CLK_GATE_DEFINE(SYS_AHB_CLK_CTRL0, 12U)
#define kCLOCK_Crc       CLK_GATE_DEFINE(SYS_AHB_CLK_CTRL0, 13U)
#define kCLOCK_Uart0     CLK_GATE_DEFINE(SYS_AHB_CLK_CTRL0, 14U)
#define kCLOCK_Uart1     CLK_GATE_DEFINE(SYS_AHB_CLK_CTRL0, 15U)
#define kCLOCK_Uart2     CLK_GATE_DEFINE(SYS_AHB_CLK_CTRL0, 16U)
#define kCLOCK_Wwdt      CLK_GATE_DEFINE(SYS_AHB_CLK_CTRL0, 17U)
#define kCLOCK_Iocon     CLK_GATE_DEFINE(SYS_AHB_CLK_CTRL0, 18U)
#define kCLOCK_Acmp      CLK_GATE_DEFINE(SYS_AHB_CLK_CTRL0, 19U)
#define kCLOCK_Gpio1     CLK_GATE_DEFINE(SYS_AHB_CLK_CTRL0, 20U)
#define kCLOCK_I2c1      CLK_GATE_DEFINE(SYS_AHB_CLK_CTRL0, 21U)
#define kCLOCK_I2c2      CLK_GATE_DEFINE(SYS_AHB_CLK_CTRL0, 22U)
#define kCLOCK_I2c3      CLK_GATE_DEFINE(SYS_AHB_CLK_CTRL0, 23U)
#define kCLOCK_Adc       CLK_GATE_DEFINE(SYS_AHB_CLK_CTRL0, 24U)
#define kCLOCK_Ctimer0   CLK_GATE_DEFINE(SYS_AHB_CLK_CTRL0, 25U)
#define kCLOCK_Mtb       CLK_GATE_DEFINE(SYS_AHB_CLK_CTRL0, 26U)
#define kCLOCK_Dac0      CLK_GATE_DEFINE(SYS_AHB_CLK_CTRL0, 27U)
#define kCLOCK_GpioInt   CLK_GATE_DEFINE(SYS_AHB_CLK_CTRL0, 28U)
#define kCLOCK_Dma       CLK_GATE_DEFINE(SYS_AHB_CLK_CTRL0, 29U)
#define kCLOCK_Uart3     CLK_GATE_DEFINE(SYS_AHB_CLK_CTRL0, 30U)
#define kCLOCK_Uart4     CLK_GATE_DEFINE(SYS_AHB_CLK_CTRL0, 31U)
#define kCLOCK_Capt      CLK_GATE_DEFINE(SYS_AHB_CLK_CTRL1, 0U)
#define kCLOCK_Dac1      CLK_GATE_DEFINE(SYS_AHB_CLK_CTRL1, 1U)

#endif /* ZEPHYR_INCLUDE_DT_BINDINGS_CLOCK_LPC84X_CLOCK_H_ */
