TimeQuest Timing Analyzer report for uart_rx_byte
Thu Nov 14 16:27:29 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'Clk'
 13. Slow 1200mV 85C Model Hold: 'Clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'Clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'Clk'
 27. Slow 1200mV 0C Model Hold: 'Clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'Clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'Clk'
 40. Fast 1200mV 0C Model Hold: 'Clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'Clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name      ; uart_rx_byte                                        ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE10F17C8                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 230.47 MHz ; 230.47 MHz      ; Clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; Clk   ; -3.339 ; -156.492           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; Clk   ; 0.434 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; Clk   ; -3.000 ; -105.603                         ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clk'                                                                                  ;
+--------+------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -3.339 ; bps_cnt[3]       ; uart_byte_r[0][2] ; Clk          ; Clk         ; 1.000        ; -0.094     ; 4.246      ;
; -3.273 ; bps_cnt[0]       ; uart_byte_r[0][2] ; Clk          ; Clk         ; 1.000        ; -0.094     ; 4.180      ;
; -3.209 ; bps_cnt[3]       ; uart_byte_r[1][2] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 4.133      ;
; -3.209 ; bps_cnt[3]       ; uart_byte_r[1][1] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 4.133      ;
; -3.209 ; bps_cnt[3]       ; uart_byte_r[1][0] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 4.133      ;
; -3.207 ; baud_div_cnt[1]  ; baud_div_cnt[1]   ; Clk          ; Clk         ; 1.000        ; -0.101     ; 4.107      ;
; -3.207 ; baud_div_cnt[1]  ; baud_div_cnt[9]   ; Clk          ; Clk         ; 1.000        ; -0.101     ; 4.107      ;
; -3.207 ; baud_div_cnt[1]  ; baud_div_cnt[0]   ; Clk          ; Clk         ; 1.000        ; -0.101     ; 4.107      ;
; -3.207 ; baud_div_cnt[1]  ; baud_div_cnt[2]   ; Clk          ; Clk         ; 1.000        ; -0.101     ; 4.107      ;
; -3.207 ; baud_div_cnt[1]  ; baud_div_cnt[3]   ; Clk          ; Clk         ; 1.000        ; -0.101     ; 4.107      ;
; -3.207 ; baud_div_cnt[1]  ; baud_div_cnt[4]   ; Clk          ; Clk         ; 1.000        ; -0.101     ; 4.107      ;
; -3.207 ; baud_div_cnt[1]  ; baud_div_cnt[5]   ; Clk          ; Clk         ; 1.000        ; -0.101     ; 4.107      ;
; -3.207 ; baud_div_cnt[1]  ; baud_div_cnt[6]   ; Clk          ; Clk         ; 1.000        ; -0.101     ; 4.107      ;
; -3.207 ; baud_div_cnt[1]  ; baud_div_cnt[7]   ; Clk          ; Clk         ; 1.000        ; -0.101     ; 4.107      ;
; -3.207 ; baud_div_cnt[1]  ; baud_div_cnt[8]   ; Clk          ; Clk         ; 1.000        ; -0.101     ; 4.107      ;
; -3.207 ; baud_div_cnt[1]  ; baud_div_cnt[10]  ; Clk          ; Clk         ; 1.000        ; -0.101     ; 4.107      ;
; -3.207 ; baud_div_cnt[1]  ; baud_div_cnt[11]  ; Clk          ; Clk         ; 1.000        ; -0.101     ; 4.107      ;
; -3.207 ; baud_div_cnt[1]  ; baud_div_cnt[12]  ; Clk          ; Clk         ; 1.000        ; -0.101     ; 4.107      ;
; -3.203 ; baud_div_cnt[0]  ; baud_div_cnt[1]   ; Clk          ; Clk         ; 1.000        ; -0.101     ; 4.103      ;
; -3.203 ; baud_div_cnt[0]  ; baud_div_cnt[9]   ; Clk          ; Clk         ; 1.000        ; -0.101     ; 4.103      ;
; -3.203 ; baud_div_cnt[0]  ; baud_div_cnt[0]   ; Clk          ; Clk         ; 1.000        ; -0.101     ; 4.103      ;
; -3.203 ; baud_div_cnt[0]  ; baud_div_cnt[2]   ; Clk          ; Clk         ; 1.000        ; -0.101     ; 4.103      ;
; -3.203 ; baud_div_cnt[0]  ; baud_div_cnt[3]   ; Clk          ; Clk         ; 1.000        ; -0.101     ; 4.103      ;
; -3.203 ; baud_div_cnt[0]  ; baud_div_cnt[4]   ; Clk          ; Clk         ; 1.000        ; -0.101     ; 4.103      ;
; -3.203 ; baud_div_cnt[0]  ; baud_div_cnt[5]   ; Clk          ; Clk         ; 1.000        ; -0.101     ; 4.103      ;
; -3.203 ; baud_div_cnt[0]  ; baud_div_cnt[6]   ; Clk          ; Clk         ; 1.000        ; -0.101     ; 4.103      ;
; -3.203 ; baud_div_cnt[0]  ; baud_div_cnt[7]   ; Clk          ; Clk         ; 1.000        ; -0.101     ; 4.103      ;
; -3.203 ; baud_div_cnt[0]  ; baud_div_cnt[8]   ; Clk          ; Clk         ; 1.000        ; -0.101     ; 4.103      ;
; -3.203 ; baud_div_cnt[0]  ; baud_div_cnt[10]  ; Clk          ; Clk         ; 1.000        ; -0.101     ; 4.103      ;
; -3.203 ; baud_div_cnt[0]  ; baud_div_cnt[11]  ; Clk          ; Clk         ; 1.000        ; -0.101     ; 4.103      ;
; -3.203 ; baud_div_cnt[0]  ; baud_div_cnt[12]  ; Clk          ; Clk         ; 1.000        ; -0.101     ; 4.103      ;
; -3.132 ; bps_cnt[2]       ; uart_byte_r[0][2] ; Clk          ; Clk         ; 1.000        ; -0.094     ; 4.039      ;
; -3.111 ; bps_cnt[3]       ; uart_byte_r[3][2] ; Clk          ; Clk         ; 1.000        ; -0.084     ; 4.028      ;
; -3.111 ; bps_cnt[3]       ; uart_byte_r[3][1] ; Clk          ; Clk         ; 1.000        ; -0.084     ; 4.028      ;
; -3.111 ; bps_cnt[3]       ; uart_byte_r[3][0] ; Clk          ; Clk         ; 1.000        ; -0.084     ; 4.028      ;
; -3.086 ; baud_div_cnt[4]  ; baud_div_clk      ; Clk          ; Clk         ; 1.000        ; -0.595     ; 3.492      ;
; -3.079 ; baud_div_cnt[3]  ; baud_div_cnt[1]   ; Clk          ; Clk         ; 1.000        ; -0.101     ; 3.979      ;
; -3.079 ; baud_div_cnt[3]  ; baud_div_cnt[9]   ; Clk          ; Clk         ; 1.000        ; -0.101     ; 3.979      ;
; -3.079 ; baud_div_cnt[3]  ; baud_div_cnt[0]   ; Clk          ; Clk         ; 1.000        ; -0.101     ; 3.979      ;
; -3.079 ; baud_div_cnt[3]  ; baud_div_cnt[2]   ; Clk          ; Clk         ; 1.000        ; -0.101     ; 3.979      ;
; -3.079 ; baud_div_cnt[3]  ; baud_div_cnt[3]   ; Clk          ; Clk         ; 1.000        ; -0.101     ; 3.979      ;
; -3.079 ; baud_div_cnt[3]  ; baud_div_cnt[4]   ; Clk          ; Clk         ; 1.000        ; -0.101     ; 3.979      ;
; -3.079 ; baud_div_cnt[3]  ; baud_div_cnt[5]   ; Clk          ; Clk         ; 1.000        ; -0.101     ; 3.979      ;
; -3.079 ; baud_div_cnt[3]  ; baud_div_cnt[6]   ; Clk          ; Clk         ; 1.000        ; -0.101     ; 3.979      ;
; -3.079 ; baud_div_cnt[3]  ; baud_div_cnt[7]   ; Clk          ; Clk         ; 1.000        ; -0.101     ; 3.979      ;
; -3.079 ; baud_div_cnt[3]  ; baud_div_cnt[8]   ; Clk          ; Clk         ; 1.000        ; -0.101     ; 3.979      ;
; -3.079 ; baud_div_cnt[3]  ; baud_div_cnt[10]  ; Clk          ; Clk         ; 1.000        ; -0.101     ; 3.979      ;
; -3.079 ; baud_div_cnt[3]  ; baud_div_cnt[11]  ; Clk          ; Clk         ; 1.000        ; -0.101     ; 3.979      ;
; -3.079 ; baud_div_cnt[3]  ; baud_div_cnt[12]  ; Clk          ; Clk         ; 1.000        ; -0.101     ; 3.979      ;
; -3.061 ; baud_div_cnt[2]  ; baud_div_cnt[1]   ; Clk          ; Clk         ; 1.000        ; -0.101     ; 3.961      ;
; -3.061 ; baud_div_cnt[2]  ; baud_div_cnt[9]   ; Clk          ; Clk         ; 1.000        ; -0.101     ; 3.961      ;
; -3.061 ; baud_div_cnt[2]  ; baud_div_cnt[0]   ; Clk          ; Clk         ; 1.000        ; -0.101     ; 3.961      ;
; -3.061 ; baud_div_cnt[2]  ; baud_div_cnt[2]   ; Clk          ; Clk         ; 1.000        ; -0.101     ; 3.961      ;
; -3.061 ; baud_div_cnt[2]  ; baud_div_cnt[3]   ; Clk          ; Clk         ; 1.000        ; -0.101     ; 3.961      ;
; -3.061 ; baud_div_cnt[2]  ; baud_div_cnt[4]   ; Clk          ; Clk         ; 1.000        ; -0.101     ; 3.961      ;
; -3.061 ; baud_div_cnt[2]  ; baud_div_cnt[5]   ; Clk          ; Clk         ; 1.000        ; -0.101     ; 3.961      ;
; -3.061 ; baud_div_cnt[2]  ; baud_div_cnt[6]   ; Clk          ; Clk         ; 1.000        ; -0.101     ; 3.961      ;
; -3.061 ; baud_div_cnt[2]  ; baud_div_cnt[7]   ; Clk          ; Clk         ; 1.000        ; -0.101     ; 3.961      ;
; -3.061 ; baud_div_cnt[2]  ; baud_div_cnt[8]   ; Clk          ; Clk         ; 1.000        ; -0.101     ; 3.961      ;
; -3.061 ; baud_div_cnt[2]  ; baud_div_cnt[10]  ; Clk          ; Clk         ; 1.000        ; -0.101     ; 3.961      ;
; -3.061 ; baud_div_cnt[2]  ; baud_div_cnt[11]  ; Clk          ; Clk         ; 1.000        ; -0.101     ; 3.961      ;
; -3.061 ; baud_div_cnt[2]  ; baud_div_cnt[12]  ; Clk          ; Clk         ; 1.000        ; -0.101     ; 3.961      ;
; -3.060 ; bps_cnt[3]       ; uart_byte_r[5][2] ; Clk          ; Clk         ; 1.000        ; -0.084     ; 3.977      ;
; -3.060 ; bps_cnt[3]       ; uart_byte_r[5][1] ; Clk          ; Clk         ; 1.000        ; -0.084     ; 3.977      ;
; -3.060 ; bps_cnt[3]       ; uart_byte_r[5][0] ; Clk          ; Clk         ; 1.000        ; -0.084     ; 3.977      ;
; -3.034 ; baud_div_cnt[12] ; baud_div_clk      ; Clk          ; Clk         ; 1.000        ; -0.595     ; 3.440      ;
; -3.024 ; baud_div_cnt[11] ; baud_div_clk      ; Clk          ; Clk         ; 1.000        ; -0.595     ; 3.430      ;
; -3.001 ; bps_cnt[2]       ; uart_byte_r[3][2] ; Clk          ; Clk         ; 1.000        ; -0.084     ; 3.918      ;
; -3.001 ; bps_cnt[2]       ; uart_byte_r[3][1] ; Clk          ; Clk         ; 1.000        ; -0.084     ; 3.918      ;
; -3.001 ; bps_cnt[2]       ; uart_byte_r[3][0] ; Clk          ; Clk         ; 1.000        ; -0.084     ; 3.918      ;
; -2.994 ; bps_cnt[0]       ; uart_byte_r[5][2] ; Clk          ; Clk         ; 1.000        ; -0.084     ; 3.911      ;
; -2.994 ; bps_cnt[0]       ; uart_byte_r[5][1] ; Clk          ; Clk         ; 1.000        ; -0.084     ; 3.911      ;
; -2.994 ; bps_cnt[0]       ; uart_byte_r[5][0] ; Clk          ; Clk         ; 1.000        ; -0.084     ; 3.911      ;
; -2.977 ; bps_cnt[1]       ; uart_byte_r[0][2] ; Clk          ; Clk         ; 1.000        ; -0.094     ; 3.884      ;
; -2.956 ; baud_div_cnt[3]  ; baud_div_clk      ; Clk          ; Clk         ; 1.000        ; -0.595     ; 3.362      ;
; -2.952 ; bps_cnt[6]       ; uart_byte_r[6][2] ; Clk          ; Clk         ; 1.000        ; -0.093     ; 3.860      ;
; -2.951 ; bps_cnt[2]       ; uart_byte_r[1][2] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 3.875      ;
; -2.951 ; bps_cnt[2]       ; uart_byte_r[1][1] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 3.875      ;
; -2.951 ; bps_cnt[2]       ; uart_byte_r[1][0] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 3.875      ;
; -2.944 ; baud_div_cnt[4]  ; baud_div_cnt[1]   ; Clk          ; Clk         ; 1.000        ; -0.101     ; 3.844      ;
; -2.944 ; baud_div_cnt[4]  ; baud_div_cnt[9]   ; Clk          ; Clk         ; 1.000        ; -0.101     ; 3.844      ;
; -2.944 ; baud_div_cnt[4]  ; baud_div_cnt[0]   ; Clk          ; Clk         ; 1.000        ; -0.101     ; 3.844      ;
; -2.944 ; baud_div_cnt[4]  ; baud_div_cnt[2]   ; Clk          ; Clk         ; 1.000        ; -0.101     ; 3.844      ;
; -2.944 ; baud_div_cnt[4]  ; baud_div_cnt[3]   ; Clk          ; Clk         ; 1.000        ; -0.101     ; 3.844      ;
; -2.944 ; baud_div_cnt[4]  ; baud_div_cnt[4]   ; Clk          ; Clk         ; 1.000        ; -0.101     ; 3.844      ;
; -2.944 ; baud_div_cnt[4]  ; baud_div_cnt[5]   ; Clk          ; Clk         ; 1.000        ; -0.101     ; 3.844      ;
; -2.944 ; baud_div_cnt[4]  ; baud_div_cnt[6]   ; Clk          ; Clk         ; 1.000        ; -0.101     ; 3.844      ;
; -2.944 ; baud_div_cnt[4]  ; baud_div_cnt[7]   ; Clk          ; Clk         ; 1.000        ; -0.101     ; 3.844      ;
; -2.944 ; baud_div_cnt[4]  ; baud_div_cnt[8]   ; Clk          ; Clk         ; 1.000        ; -0.101     ; 3.844      ;
; -2.944 ; baud_div_cnt[4]  ; baud_div_cnt[10]  ; Clk          ; Clk         ; 1.000        ; -0.101     ; 3.844      ;
; -2.944 ; baud_div_cnt[4]  ; baud_div_cnt[11]  ; Clk          ; Clk         ; 1.000        ; -0.101     ; 3.844      ;
; -2.944 ; baud_div_cnt[4]  ; baud_div_cnt[12]  ; Clk          ; Clk         ; 1.000        ; -0.101     ; 3.844      ;
; -2.943 ; bps_cnt[1]       ; uart_byte_r[5][2] ; Clk          ; Clk         ; 1.000        ; -0.084     ; 3.860      ;
; -2.943 ; bps_cnt[1]       ; uart_byte_r[5][1] ; Clk          ; Clk         ; 1.000        ; -0.084     ; 3.860      ;
; -2.943 ; bps_cnt[1]       ; uart_byte_r[5][0] ; Clk          ; Clk         ; 1.000        ; -0.084     ; 3.860      ;
; -2.917 ; bps_cnt[5]       ; uart_byte_r[6][2] ; Clk          ; Clk         ; 1.000        ; -0.093     ; 3.825      ;
; -2.916 ; bps_cnt[3]       ; uart_byte_r[4][2] ; Clk          ; Clk         ; 1.000        ; -0.079     ; 3.838      ;
; -2.916 ; bps_cnt[3]       ; uart_byte_r[4][1] ; Clk          ; Clk         ; 1.000        ; -0.079     ; 3.838      ;
; -2.916 ; bps_cnt[3]       ; uart_byte_r[4][0] ; Clk          ; Clk         ; 1.000        ; -0.079     ; 3.838      ;
; -2.908 ; bps_cnt[0]       ; uart_byte_r[3][2] ; Clk          ; Clk         ; 1.000        ; -0.084     ; 3.825      ;
+--------+------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clk'                                                                                      ;
+-------+-------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.434 ; uart_byte_r[6][1] ; uart_byte_r[6][1]    ; Clk          ; Clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; uart_byte_r[6][0] ; uart_byte_r[6][0]    ; Clk          ; Clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; uart_byte_r[0][1] ; uart_byte_r[0][1]    ; Clk          ; Clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; uart_byte_r[0][0] ; uart_byte_r[0][0]    ; Clk          ; Clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.453 ; uart_byte_r[5][2] ; uart_byte_r[5][2]    ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_byte_r[5][1] ; uart_byte_r[5][1]    ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_byte_r[5][0] ; uart_byte_r[5][0]    ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_byte_r[3][2] ; uart_byte_r[3][2]    ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_byte_r[3][1] ; uart_byte_r[3][1]    ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_byte_r[3][0] ; uart_byte_r[3][0]    ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_byte_r[2][2] ; uart_byte_r[2][2]    ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_byte_r[2][1] ; uart_byte_r[2][1]    ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_byte_r[2][0] ; uart_byte_r[2][0]    ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_byte_r[1][2] ; uart_byte_r[1][2]    ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_byte_r[1][1] ; uart_byte_r[1][1]    ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_byte_r[1][0] ; uart_byte_r[1][0]    ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; Uart_state~reg0   ; Uart_state~reg0      ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; uart_byte_r[6][2] ; uart_byte_r[6][2]    ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_byte_r[0][2] ; uart_byte_r[0][2]    ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_byte_r[7][2] ; uart_byte_r[7][2]    ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_byte_r[7][1] ; uart_byte_r[7][1]    ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_byte_r[7][0] ; uart_byte_r[7][0]    ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_byte_r[4][2] ; uart_byte_r[4][2]    ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_byte_r[4][1] ; uart_byte_r[4][1]    ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_byte_r[4][0] ; uart_byte_r[4][0]    ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.483 ; uart_byte_r[1][1] ; uart_byte_r[1][2]    ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.776      ;
; 0.491 ; uart_byte_r[1][0] ; uart_byte_r[1][1]    ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.784      ;
; 0.493 ; uart_byte_r[2][0] ; uart_byte_r[2][1]    ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.786      ;
; 0.494 ; uart_byte_r[4][0] ; uart_byte_r[4][2]    ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.786      ;
; 0.494 ; uart_byte_r[4][0] ; uart_byte_r[4][1]    ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.786      ;
; 0.502 ; uart_byte_r[4][2] ; Uart_rx_byte[4]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.794      ;
; 0.517 ; bps_cnt[7]        ; bps_cnt[7]           ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.809      ;
; 0.535 ; s1_uart_rx        ; uart_byte_r[7][2]    ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.827      ;
; 0.537 ; s1_uart_rx        ; uart_byte_r[7][0]    ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.829      ;
; 0.538 ; s1_uart_rx        ; uart_byte_r[7][1]    ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.830      ;
; 0.543 ; bps_cnt[4]        ; Uart_rx_done~reg0    ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.835      ;
; 0.552 ; s1_uart_rx        ; s1_uart_rx_r0        ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.844      ;
; 0.698 ; uart_byte_r[2][2] ; Uart_rx_byte[2]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.078      ; 0.988      ;
; 0.724 ; baud_div_cnt[11]  ; baud_div_cnt[11]     ; Clk          ; Clk         ; 0.000        ; 0.101      ; 1.037      ;
; 0.726 ; baud_div_cnt[9]   ; baud_div_cnt[9]      ; Clk          ; Clk         ; 0.000        ; 0.101      ; 1.039      ;
; 0.726 ; baud_div_cnt[10]  ; baud_div_cnt[10]     ; Clk          ; Clk         ; 0.000        ; 0.101      ; 1.039      ;
; 0.727 ; baud_div_cnt[12]  ; baud_div_cnt[12]     ; Clk          ; Clk         ; 0.000        ; 0.101      ; 1.040      ;
; 0.728 ; uart_byte_r[6][0] ; uart_byte_r[6][1]    ; Clk          ; Clk         ; 0.000        ; 0.100      ; 1.040      ;
; 0.729 ; uart_byte_r[0][0] ; uart_byte_r[0][1]    ; Clk          ; Clk         ; 0.000        ; 0.100      ; 1.041      ;
; 0.740 ; uart_byte_r[5][1] ; uart_byte_r[5][2]    ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.033      ;
; 0.740 ; uart_byte_r[2][1] ; uart_byte_r[2][2]    ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.033      ;
; 0.741 ; uart_byte_r[3][1] ; uart_byte_r[3][2]    ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.034      ;
; 0.743 ; baud_div_cnt[1]   ; baud_div_cnt[1]      ; Clk          ; Clk         ; 0.000        ; 0.101      ; 1.056      ;
; 0.743 ; uart_byte_r[4][1] ; uart_byte_r[4][2]    ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.035      ;
; 0.744 ; baud_div_cnt[2]   ; baud_div_cnt[2]      ; Clk          ; Clk         ; 0.000        ; 0.101      ; 1.057      ;
; 0.744 ; baud_div_cnt[5]   ; baud_div_cnt[5]      ; Clk          ; Clk         ; 0.000        ; 0.101      ; 1.057      ;
; 0.744 ; baud_div_cnt[7]   ; baud_div_cnt[7]      ; Clk          ; Clk         ; 0.000        ; 0.101      ; 1.057      ;
; 0.744 ; baud_div_cnt[8]   ; baud_div_cnt[8]      ; Clk          ; Clk         ; 0.000        ; 0.101      ; 1.057      ;
; 0.745 ; uart_byte_r[7][1] ; uart_byte_r[7][2]    ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.037      ;
; 0.746 ; baud_div_cnt[4]   ; baud_div_cnt[4]      ; Clk          ; Clk         ; 0.000        ; 0.101      ; 1.059      ;
; 0.746 ; baud_div_cnt[6]   ; baud_div_cnt[6]      ; Clk          ; Clk         ; 0.000        ; 0.101      ; 1.059      ;
; 0.747 ; uart_byte_r[3][0] ; uart_byte_r[3][1]    ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.748 ; uart_byte_r[7][0] ; uart_byte_r[7][1]    ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.040      ;
; 0.749 ; uart_byte_r[1][0] ; uart_byte_r[1][2]    ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.042      ;
; 0.750 ; uart_byte_r[5][0] ; uart_byte_r[5][1]    ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.043      ;
; 0.750 ; uart_byte_r[7][0] ; uart_byte_r[7][2]    ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.042      ;
; 0.751 ; uart_byte_r[5][0] ; uart_byte_r[5][2]    ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.044      ;
; 0.751 ; uart_byte_r[3][0] ; uart_byte_r[3][2]    ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.044      ;
; 0.751 ; uart_byte_r[2][0] ; uart_byte_r[2][2]    ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.044      ;
; 0.760 ; baud_div_cnt[0]   ; baud_div_cnt[0]      ; Clk          ; Clk         ; 0.000        ; 0.101      ; 1.073      ;
; 0.766 ; baud_div_cnt[3]   ; baud_div_cnt[3]      ; Clk          ; Clk         ; 0.000        ; 0.101      ; 1.079      ;
; 0.774 ; bps_cnt[0]        ; bps_cnt[0]           ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.066      ;
; 0.778 ; bps_cnt[7]        ; Uart_rx_done~reg0    ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.070      ;
; 0.779 ; bps_cnt[1]        ; bps_cnt[1]           ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.071      ;
; 0.784 ; bps_cnt[4]        ; bps_cnt[4]           ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.076      ;
; 0.805 ; bps_cnt[3]        ; bps_cnt[3]           ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.097      ;
; 0.805 ; bps_cnt[6]        ; bps_cnt[6]           ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.097      ;
; 0.805 ; bps_cnt[5]        ; bps_cnt[5]           ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.097      ;
; 0.808 ; bps_cnt[2]        ; bps_cnt[2]           ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.100      ;
; 0.809 ; uart_byte_r[6][2] ; Uart_rx_byte[6]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.566      ; 1.587      ;
; 0.855 ; s1_uart_rx        ; uart_byte_r[6][0]    ; Clk          ; Clk         ; 0.000        ; 0.577      ; 1.644      ;
; 0.855 ; s1_uart_rx        ; uart_byte_r[6][1]    ; Clk          ; Clk         ; 0.000        ; 0.577      ; 1.644      ;
; 0.888 ; uart_byte_r[1][2] ; Uart_rx_byte[1]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.182      ;
; 0.892 ; uart_byte_r[7][2] ; Uart_rx_byte[7]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.186      ;
; 0.899 ; s1_uart_rx        ; uart_byte_r[0][0]    ; Clk          ; Clk         ; 0.000        ; 0.579      ; 1.690      ;
; 0.904 ; s1_uart_rx        ; uart_byte_r[0][1]    ; Clk          ; Clk         ; 0.000        ; 0.579      ; 1.695      ;
; 0.965 ; uart_byte_r[0][1] ; uart_byte_r[0][2]    ; Clk          ; Clk         ; 0.000        ; -0.400     ; 0.777      ;
; 0.966 ; uart_byte_r[3][2] ; Uart_rx_byte[3]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.085      ; 1.263      ;
; 0.972 ; uart_byte_r[6][0] ; uart_byte_r[6][2]    ; Clk          ; Clk         ; 0.000        ; -0.397     ; 0.787      ;
; 1.009 ; baud_div_clk      ; bps_cnt[0]           ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.302      ;
; 1.026 ; s1_uart_rx        ; uart_byte_r[3][2]    ; Clk          ; Clk         ; 0.000        ; 0.078      ; 1.316      ;
; 1.027 ; s1_uart_rx        ; uart_byte_r[5][0]    ; Clk          ; Clk         ; 0.000        ; 0.078      ; 1.317      ;
; 1.027 ; s1_uart_rx        ; uart_byte_r[2][0]    ; Clk          ; Clk         ; 0.000        ; 0.085      ; 1.324      ;
; 1.030 ; s1_uart_rx        ; uart_byte_r[5][1]    ; Clk          ; Clk         ; 0.000        ; 0.078      ; 1.320      ;
; 1.031 ; s1_uart_rx        ; uart_byte_r[3][1]    ; Clk          ; Clk         ; 0.000        ; 0.078      ; 1.321      ;
; 1.032 ; s1_uart_rx        ; uart_byte_r[5][2]    ; Clk          ; Clk         ; 0.000        ; 0.078      ; 1.322      ;
; 1.032 ; s1_uart_rx        ; uart_byte_r[2][2]    ; Clk          ; Clk         ; 0.000        ; 0.085      ; 1.329      ;
; 1.033 ; s1_uart_rx        ; uart_byte_r[3][0]    ; Clk          ; Clk         ; 0.000        ; 0.078      ; 1.323      ;
; 1.034 ; s1_uart_rx        ; uart_byte_r[1][0]    ; Clk          ; Clk         ; 0.000        ; 0.085      ; 1.331      ;
; 1.051 ; uart_byte_r[0][2] ; Uart_rx_byte[0]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.095      ; 1.358      ;
; 1.078 ; baud_div_cnt[11]  ; baud_div_cnt[12]     ; Clk          ; Clk         ; 0.000        ; 0.101      ; 1.391      ;
; 1.080 ; baud_div_cnt[9]   ; baud_div_cnt[10]     ; Clk          ; Clk         ; 0.000        ; 0.101      ; 1.393      ;
; 1.087 ; baud_div_cnt[10]  ; baud_div_cnt[11]     ; Clk          ; Clk         ; 0.000        ; 0.101      ; 1.400      ;
; 1.096 ; baud_div_cnt[10]  ; baud_div_cnt[12]     ; Clk          ; Clk         ; 0.000        ; 0.101      ; 1.409      ;
; 1.097 ; baud_div_cnt[1]   ; baud_div_cnt[2]      ; Clk          ; Clk         ; 0.000        ; 0.101      ; 1.410      ;
+-------+-------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Clk'                                                      ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clk   ; Rise       ; Clk                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; Uart_rx_byte[0]~reg0 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; Uart_rx_byte[1]~reg0 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; Uart_rx_byte[2]~reg0 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; Uart_rx_byte[3]~reg0 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; Uart_rx_byte[4]~reg0 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; Uart_rx_byte[5]~reg0 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; Uart_rx_byte[6]~reg0 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; Uart_rx_byte[7]~reg0 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; Uart_rx_done~reg0    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; Uart_state~reg0      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; baud_cnt[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; baud_cnt[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; baud_cnt[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; baud_cnt[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; baud_cnt[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; baud_cnt[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; baud_cnt[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; baud_cnt[7]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; baud_cnt[8]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; baud_div_clk         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; baud_div_cnt[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; baud_div_cnt[10]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; baud_div_cnt[11]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; baud_div_cnt[12]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; baud_div_cnt[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; baud_div_cnt[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; baud_div_cnt[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; baud_div_cnt[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; baud_div_cnt[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; baud_div_cnt[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; baud_div_cnt[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; baud_div_cnt[8]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; baud_div_cnt[9]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; bps_cnt[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; bps_cnt[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; bps_cnt[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; bps_cnt[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; bps_cnt[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; bps_cnt[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; bps_cnt[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; bps_cnt[7]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; s0_uart_rx           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; s1_uart_rx           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; s1_uart_rx_r0        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; s1_uart_rx_r1        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; uart_byte_r[0][0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; uart_byte_r[0][1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; uart_byte_r[0][2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; uart_byte_r[1][0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; uart_byte_r[1][1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; uart_byte_r[1][2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; uart_byte_r[2][0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; uart_byte_r[2][1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; uart_byte_r[2][2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; uart_byte_r[3][0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; uart_byte_r[3][1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; uart_byte_r[3][2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; uart_byte_r[4][0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; uart_byte_r[4][1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; uart_byte_r[4][2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; uart_byte_r[5][0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; uart_byte_r[5][1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; uart_byte_r[5][2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; uart_byte_r[6][0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; uart_byte_r[6][1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; uart_byte_r[6][2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; uart_byte_r[7][0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; uart_byte_r[7][1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; uart_byte_r[7][2]    ;
; 0.265  ; 0.485        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Uart_rx_byte[6]~reg0 ;
; 0.274  ; 0.494        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; baud_div_cnt[0]      ;
; 0.274  ; 0.494        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; baud_div_cnt[10]     ;
; 0.274  ; 0.494        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; baud_div_cnt[11]     ;
; 0.274  ; 0.494        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; baud_div_cnt[12]     ;
; 0.274  ; 0.494        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; baud_div_cnt[1]      ;
; 0.274  ; 0.494        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; baud_div_cnt[2]      ;
; 0.274  ; 0.494        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; baud_div_cnt[3]      ;
; 0.274  ; 0.494        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; baud_div_cnt[4]      ;
; 0.274  ; 0.494        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; baud_div_cnt[5]      ;
; 0.274  ; 0.494        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; baud_div_cnt[6]      ;
; 0.274  ; 0.494        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; baud_div_cnt[7]      ;
; 0.274  ; 0.494        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; baud_div_cnt[8]      ;
; 0.274  ; 0.494        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; baud_div_cnt[9]      ;
; 0.276  ; 0.496        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; uart_byte_r[0][0]    ;
; 0.276  ; 0.496        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; uart_byte_r[0][1]    ;
; 0.279  ; 0.499        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; uart_byte_r[6][0]    ;
; 0.279  ; 0.499        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; uart_byte_r[6][1]    ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Uart_rx_byte[1]~reg0 ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Uart_state~reg0      ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; baud_cnt[0]          ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; baud_cnt[1]          ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; baud_cnt[2]          ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; baud_cnt[3]          ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; baud_cnt[4]          ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; baud_cnt[5]          ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; baud_cnt[6]          ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; baud_cnt[7]          ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; baud_cnt[8]          ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; s0_uart_rx           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Baud_sel[*]  ; Clk        ; 4.562  ; 4.728  ; Rise       ; Clk             ;
;  Baud_sel[0] ; Clk        ; 4.562  ; 4.728  ; Rise       ; Clk             ;
;  Baud_sel[1] ; Clk        ; 1.393  ; 1.681  ; Rise       ; Clk             ;
;  Baud_sel[2] ; Clk        ; 4.287  ; 4.652  ; Rise       ; Clk             ;
; Uart_rx      ; Clk        ; -1.058 ; -0.975 ; Rise       ; Clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Baud_sel[*]  ; Clk        ; -0.256 ; -0.398 ; Rise       ; Clk             ;
;  Baud_sel[0] ; Clk        ; -2.979 ; -3.146 ; Rise       ; Clk             ;
;  Baud_sel[1] ; Clk        ; -0.256 ; -0.398 ; Rise       ; Clk             ;
;  Baud_sel[2] ; Clk        ; -2.826 ; -3.149 ; Rise       ; Clk             ;
; Uart_rx      ; Clk        ; 1.388  ; 1.319  ; Rise       ; Clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; Uart_rx_byte[*]  ; Clk        ; 7.986 ; 7.864 ; Rise       ; Clk             ;
;  Uart_rx_byte[0] ; Clk        ; 7.487 ; 7.359 ; Rise       ; Clk             ;
;  Uart_rx_byte[1] ; Clk        ; 7.535 ; 7.425 ; Rise       ; Clk             ;
;  Uart_rx_byte[2] ; Clk        ; 7.539 ; 7.418 ; Rise       ; Clk             ;
;  Uart_rx_byte[3] ; Clk        ; 7.230 ; 7.157 ; Rise       ; Clk             ;
;  Uart_rx_byte[4] ; Clk        ; 7.504 ; 7.390 ; Rise       ; Clk             ;
;  Uart_rx_byte[5] ; Clk        ; 7.224 ; 7.144 ; Rise       ; Clk             ;
;  Uart_rx_byte[6] ; Clk        ; 7.986 ; 7.864 ; Rise       ; Clk             ;
;  Uart_rx_byte[7] ; Clk        ; 7.572 ; 7.450 ; Rise       ; Clk             ;
; Uart_rx_done     ; Clk        ; 7.603 ; 7.480 ; Rise       ; Clk             ;
; Uart_state       ; Clk        ; 7.431 ; 7.299 ; Rise       ; Clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; Uart_rx_byte[*]  ; Clk        ; 6.976 ; 6.897 ; Rise       ; Clk             ;
;  Uart_rx_byte[0] ; Clk        ; 7.228 ; 7.103 ; Rise       ; Clk             ;
;  Uart_rx_byte[1] ; Clk        ; 7.271 ; 7.164 ; Rise       ; Clk             ;
;  Uart_rx_byte[2] ; Clk        ; 7.279 ; 7.161 ; Rise       ; Clk             ;
;  Uart_rx_byte[3] ; Clk        ; 6.981 ; 6.909 ; Rise       ; Clk             ;
;  Uart_rx_byte[4] ; Clk        ; 7.242 ; 7.131 ; Rise       ; Clk             ;
;  Uart_rx_byte[5] ; Clk        ; 6.976 ; 6.897 ; Rise       ; Clk             ;
;  Uart_rx_byte[6] ; Clk        ; 7.705 ; 7.587 ; Rise       ; Clk             ;
;  Uart_rx_byte[7] ; Clk        ; 7.310 ; 7.190 ; Rise       ; Clk             ;
; Uart_rx_done     ; Clk        ; 7.341 ; 7.221 ; Rise       ; Clk             ;
; Uart_state       ; Clk        ; 7.167 ; 7.039 ; Rise       ; Clk             ;
+------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 247.89 MHz ; 247.89 MHz      ; Clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; Clk   ; -3.034 ; -140.005          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; Clk   ; 0.383 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; Clk   ; -3.000 ; -105.603                        ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clk'                                                                                   ;
+--------+------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -3.034 ; bps_cnt[3]       ; uart_byte_r[0][2] ; Clk          ; Clk         ; 1.000        ; -0.085     ; 3.951      ;
; -2.980 ; bps_cnt[0]       ; uart_byte_r[0][2] ; Clk          ; Clk         ; 1.000        ; -0.085     ; 3.897      ;
; -2.941 ; bps_cnt[3]       ; uart_byte_r[1][2] ; Clk          ; Clk         ; 1.000        ; -0.071     ; 3.872      ;
; -2.941 ; bps_cnt[3]       ; uart_byte_r[1][1] ; Clk          ; Clk         ; 1.000        ; -0.071     ; 3.872      ;
; -2.941 ; bps_cnt[3]       ; uart_byte_r[1][0] ; Clk          ; Clk         ; 1.000        ; -0.071     ; 3.872      ;
; -2.922 ; baud_div_cnt[4]  ; baud_div_clk      ; Clk          ; Clk         ; 1.000        ; -0.561     ; 3.363      ;
; -2.861 ; bps_cnt[3]       ; uart_byte_r[3][2] ; Clk          ; Clk         ; 1.000        ; -0.076     ; 3.787      ;
; -2.861 ; bps_cnt[3]       ; uart_byte_r[3][1] ; Clk          ; Clk         ; 1.000        ; -0.076     ; 3.787      ;
; -2.861 ; bps_cnt[3]       ; uart_byte_r[3][0] ; Clk          ; Clk         ; 1.000        ; -0.076     ; 3.787      ;
; -2.861 ; bps_cnt[2]       ; uart_byte_r[0][2] ; Clk          ; Clk         ; 1.000        ; -0.085     ; 3.778      ;
; -2.852 ; baud_div_cnt[1]  ; baud_div_cnt[1]   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.762      ;
; -2.852 ; baud_div_cnt[1]  ; baud_div_cnt[9]   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.762      ;
; -2.852 ; baud_div_cnt[1]  ; baud_div_cnt[0]   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.762      ;
; -2.852 ; baud_div_cnt[1]  ; baud_div_cnt[2]   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.762      ;
; -2.852 ; baud_div_cnt[1]  ; baud_div_cnt[3]   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.762      ;
; -2.852 ; baud_div_cnt[1]  ; baud_div_cnt[4]   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.762      ;
; -2.852 ; baud_div_cnt[1]  ; baud_div_cnt[5]   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.762      ;
; -2.852 ; baud_div_cnt[1]  ; baud_div_cnt[6]   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.762      ;
; -2.852 ; baud_div_cnt[1]  ; baud_div_cnt[7]   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.762      ;
; -2.852 ; baud_div_cnt[1]  ; baud_div_cnt[8]   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.762      ;
; -2.852 ; baud_div_cnt[1]  ; baud_div_cnt[10]  ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.762      ;
; -2.852 ; baud_div_cnt[1]  ; baud_div_cnt[11]  ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.762      ;
; -2.852 ; baud_div_cnt[1]  ; baud_div_cnt[12]  ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.762      ;
; -2.839 ; baud_div_cnt[0]  ; baud_div_cnt[1]   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.749      ;
; -2.839 ; baud_div_cnt[0]  ; baud_div_cnt[9]   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.749      ;
; -2.839 ; baud_div_cnt[0]  ; baud_div_cnt[0]   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.749      ;
; -2.839 ; baud_div_cnt[0]  ; baud_div_cnt[2]   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.749      ;
; -2.839 ; baud_div_cnt[0]  ; baud_div_cnt[3]   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.749      ;
; -2.839 ; baud_div_cnt[0]  ; baud_div_cnt[4]   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.749      ;
; -2.839 ; baud_div_cnt[0]  ; baud_div_cnt[5]   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.749      ;
; -2.839 ; baud_div_cnt[0]  ; baud_div_cnt[6]   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.749      ;
; -2.839 ; baud_div_cnt[0]  ; baud_div_cnt[7]   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.749      ;
; -2.839 ; baud_div_cnt[0]  ; baud_div_cnt[8]   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.749      ;
; -2.839 ; baud_div_cnt[0]  ; baud_div_cnt[10]  ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.749      ;
; -2.839 ; baud_div_cnt[0]  ; baud_div_cnt[11]  ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.749      ;
; -2.839 ; baud_div_cnt[0]  ; baud_div_cnt[12]  ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.749      ;
; -2.815 ; baud_div_cnt[12] ; baud_div_clk      ; Clk          ; Clk         ; 1.000        ; -0.561     ; 3.256      ;
; -2.807 ; baud_div_cnt[11] ; baud_div_clk      ; Clk          ; Clk         ; 1.000        ; -0.561     ; 3.248      ;
; -2.762 ; baud_div_cnt[3]  ; baud_div_clk      ; Clk          ; Clk         ; 1.000        ; -0.561     ; 3.203      ;
; -2.746 ; bps_cnt[2]       ; uart_byte_r[3][2] ; Clk          ; Clk         ; 1.000        ; -0.076     ; 3.672      ;
; -2.746 ; bps_cnt[2]       ; uart_byte_r[3][1] ; Clk          ; Clk         ; 1.000        ; -0.076     ; 3.672      ;
; -2.746 ; bps_cnt[2]       ; uart_byte_r[3][0] ; Clk          ; Clk         ; 1.000        ; -0.076     ; 3.672      ;
; -2.744 ; bps_cnt[2]       ; uart_byte_r[1][2] ; Clk          ; Clk         ; 1.000        ; -0.071     ; 3.675      ;
; -2.744 ; bps_cnt[2]       ; uart_byte_r[1][1] ; Clk          ; Clk         ; 1.000        ; -0.071     ; 3.675      ;
; -2.744 ; bps_cnt[2]       ; uart_byte_r[1][0] ; Clk          ; Clk         ; 1.000        ; -0.071     ; 3.675      ;
; -2.742 ; baud_div_cnt[3]  ; baud_div_cnt[1]   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.652      ;
; -2.742 ; baud_div_cnt[3]  ; baud_div_cnt[9]   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.652      ;
; -2.742 ; baud_div_cnt[3]  ; baud_div_cnt[0]   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.652      ;
; -2.742 ; baud_div_cnt[3]  ; baud_div_cnt[2]   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.652      ;
; -2.742 ; baud_div_cnt[3]  ; baud_div_cnt[3]   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.652      ;
; -2.742 ; baud_div_cnt[3]  ; baud_div_cnt[4]   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.652      ;
; -2.742 ; baud_div_cnt[3]  ; baud_div_cnt[5]   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.652      ;
; -2.742 ; baud_div_cnt[3]  ; baud_div_cnt[6]   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.652      ;
; -2.742 ; baud_div_cnt[3]  ; baud_div_cnt[7]   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.652      ;
; -2.742 ; baud_div_cnt[3]  ; baud_div_cnt[8]   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.652      ;
; -2.742 ; baud_div_cnt[3]  ; baud_div_cnt[10]  ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.652      ;
; -2.742 ; baud_div_cnt[3]  ; baud_div_cnt[11]  ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.652      ;
; -2.742 ; baud_div_cnt[3]  ; baud_div_cnt[12]  ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.652      ;
; -2.728 ; bps_cnt[3]       ; uart_byte_r[5][2] ; Clk          ; Clk         ; 1.000        ; -0.076     ; 3.654      ;
; -2.728 ; bps_cnt[3]       ; uart_byte_r[5][1] ; Clk          ; Clk         ; 1.000        ; -0.076     ; 3.654      ;
; -2.728 ; bps_cnt[3]       ; uart_byte_r[5][0] ; Clk          ; Clk         ; 1.000        ; -0.076     ; 3.654      ;
; -2.723 ; bps_cnt[1]       ; uart_byte_r[0][2] ; Clk          ; Clk         ; 1.000        ; -0.085     ; 3.640      ;
; -2.716 ; baud_div_cnt[2]  ; baud_div_cnt[1]   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.626      ;
; -2.716 ; baud_div_cnt[2]  ; baud_div_cnt[9]   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.626      ;
; -2.716 ; baud_div_cnt[2]  ; baud_div_cnt[0]   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.626      ;
; -2.716 ; baud_div_cnt[2]  ; baud_div_cnt[2]   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.626      ;
; -2.716 ; baud_div_cnt[2]  ; baud_div_cnt[3]   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.626      ;
; -2.716 ; baud_div_cnt[2]  ; baud_div_cnt[4]   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.626      ;
; -2.716 ; baud_div_cnt[2]  ; baud_div_cnt[5]   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.626      ;
; -2.716 ; baud_div_cnt[2]  ; baud_div_cnt[6]   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.626      ;
; -2.716 ; baud_div_cnt[2]  ; baud_div_cnt[7]   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.626      ;
; -2.716 ; baud_div_cnt[2]  ; baud_div_cnt[8]   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.626      ;
; -2.716 ; baud_div_cnt[2]  ; baud_div_cnt[10]  ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.626      ;
; -2.716 ; baud_div_cnt[2]  ; baud_div_cnt[11]  ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.626      ;
; -2.716 ; baud_div_cnt[2]  ; baud_div_cnt[12]  ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.626      ;
; -2.704 ; bps_cnt[1]       ; uart_byte_r[5][2] ; Clk          ; Clk         ; 1.000        ; -0.076     ; 3.630      ;
; -2.704 ; bps_cnt[1]       ; uart_byte_r[5][1] ; Clk          ; Clk         ; 1.000        ; -0.076     ; 3.630      ;
; -2.704 ; bps_cnt[1]       ; uart_byte_r[5][0] ; Clk          ; Clk         ; 1.000        ; -0.076     ; 3.630      ;
; -2.677 ; bps_cnt[0]       ; uart_byte_r[5][2] ; Clk          ; Clk         ; 1.000        ; -0.076     ; 3.603      ;
; -2.677 ; bps_cnt[0]       ; uart_byte_r[5][1] ; Clk          ; Clk         ; 1.000        ; -0.076     ; 3.603      ;
; -2.677 ; bps_cnt[0]       ; uart_byte_r[5][0] ; Clk          ; Clk         ; 1.000        ; -0.076     ; 3.603      ;
; -2.672 ; bps_cnt[0]       ; uart_byte_r[3][2] ; Clk          ; Clk         ; 1.000        ; -0.076     ; 3.598      ;
; -2.672 ; bps_cnt[0]       ; uart_byte_r[3][1] ; Clk          ; Clk         ; 1.000        ; -0.076     ; 3.598      ;
; -2.672 ; bps_cnt[0]       ; uart_byte_r[3][0] ; Clk          ; Clk         ; 1.000        ; -0.076     ; 3.598      ;
; -2.660 ; bps_cnt[6]       ; uart_byte_r[6][2] ; Clk          ; Clk         ; 1.000        ; -0.084     ; 3.578      ;
; -2.643 ; bps_cnt[5]       ; uart_byte_r[6][2] ; Clk          ; Clk         ; 1.000        ; -0.084     ; 3.561      ;
; -2.639 ; baud_div_cnt[10] ; baud_div_clk      ; Clk          ; Clk         ; 1.000        ; -0.561     ; 3.080      ;
; -2.613 ; baud_div_cnt[4]  ; baud_div_cnt[1]   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.523      ;
; -2.613 ; baud_div_cnt[4]  ; baud_div_cnt[9]   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.523      ;
; -2.613 ; baud_div_cnt[4]  ; baud_div_cnt[0]   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.523      ;
; -2.613 ; baud_div_cnt[4]  ; baud_div_cnt[2]   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.523      ;
; -2.613 ; baud_div_cnt[4]  ; baud_div_cnt[3]   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.523      ;
; -2.613 ; baud_div_cnt[4]  ; baud_div_cnt[4]   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.523      ;
; -2.613 ; baud_div_cnt[4]  ; baud_div_cnt[5]   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.523      ;
; -2.613 ; baud_div_cnt[4]  ; baud_div_cnt[6]   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.523      ;
; -2.613 ; baud_div_cnt[4]  ; baud_div_cnt[7]   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.523      ;
; -2.613 ; baud_div_cnt[4]  ; baud_div_cnt[8]   ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.523      ;
; -2.613 ; baud_div_cnt[4]  ; baud_div_cnt[10]  ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.523      ;
; -2.613 ; baud_div_cnt[4]  ; baud_div_cnt[11]  ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.523      ;
; -2.613 ; baud_div_cnt[4]  ; baud_div_cnt[12]  ; Clk          ; Clk         ; 1.000        ; -0.092     ; 3.523      ;
+--------+------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clk'                                                                                       ;
+-------+-------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.383 ; uart_byte_r[0][1] ; uart_byte_r[0][1]    ; Clk          ; Clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_byte_r[0][0] ; uart_byte_r[0][0]    ; Clk          ; Clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.384 ; uart_byte_r[6][1] ; uart_byte_r[6][1]    ; Clk          ; Clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; uart_byte_r[6][0] ; uart_byte_r[6][0]    ; Clk          ; Clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.402 ; uart_byte_r[7][2] ; uart_byte_r[7][2]    ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_byte_r[7][1] ; uart_byte_r[7][1]    ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_byte_r[7][0] ; uart_byte_r[7][0]    ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_byte_r[5][2] ; uart_byte_r[5][2]    ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_byte_r[5][1] ; uart_byte_r[5][1]    ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_byte_r[5][0] ; uart_byte_r[5][0]    ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_byte_r[4][2] ; uart_byte_r[4][2]    ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_byte_r[4][1] ; uart_byte_r[4][1]    ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_byte_r[4][0] ; uart_byte_r[4][0]    ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_byte_r[3][2] ; uart_byte_r[3][2]    ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_byte_r[3][1] ; uart_byte_r[3][1]    ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_byte_r[3][0] ; uart_byte_r[3][0]    ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_byte_r[2][2] ; uart_byte_r[2][2]    ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_byte_r[2][1] ; uart_byte_r[2][1]    ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_byte_r[2][0] ; uart_byte_r[2][0]    ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_byte_r[1][2] ; uart_byte_r[1][2]    ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_byte_r[1][1] ; uart_byte_r[1][1]    ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_byte_r[1][0] ; uart_byte_r[1][0]    ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; Uart_state~reg0   ; Uart_state~reg0      ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_byte_r[6][2] ; uart_byte_r[6][2]    ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_byte_r[0][2] ; uart_byte_r[0][2]    ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.448 ; uart_byte_r[1][1] ; uart_byte_r[1][2]    ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.715      ;
; 0.456 ; uart_byte_r[4][0] ; uart_byte_r[4][1]    ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.723      ;
; 0.456 ; uart_byte_r[1][0] ; uart_byte_r[1][1]    ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.723      ;
; 0.457 ; uart_byte_r[4][0] ; uart_byte_r[4][2]    ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.724      ;
; 0.458 ; uart_byte_r[2][0] ; uart_byte_r[2][1]    ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.725      ;
; 0.471 ; uart_byte_r[4][2] ; Uart_rx_byte[4]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.477 ; bps_cnt[7]        ; bps_cnt[7]           ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.744      ;
; 0.491 ; s1_uart_rx        ; uart_byte_r[7][2]    ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.758      ;
; 0.492 ; s1_uart_rx        ; uart_byte_r[7][0]    ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.759      ;
; 0.493 ; s1_uart_rx        ; uart_byte_r[7][1]    ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.760      ;
; 0.507 ; bps_cnt[4]        ; Uart_rx_done~reg0    ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.774      ;
; 0.513 ; s1_uart_rx        ; s1_uart_rx_r0        ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.780      ;
; 0.621 ; uart_byte_r[2][2] ; Uart_rx_byte[2]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.887      ;
; 0.674 ; baud_div_cnt[9]   ; baud_div_cnt[9]      ; Clk          ; Clk         ; 0.000        ; 0.092      ; 0.961      ;
; 0.674 ; baud_div_cnt[10]  ; baud_div_cnt[10]     ; Clk          ; Clk         ; 0.000        ; 0.092      ; 0.961      ;
; 0.674 ; baud_div_cnt[11]  ; baud_div_cnt[11]     ; Clk          ; Clk         ; 0.000        ; 0.092      ; 0.961      ;
; 0.676 ; baud_div_cnt[12]  ; baud_div_cnt[12]     ; Clk          ; Clk         ; 0.000        ; 0.092      ; 0.963      ;
; 0.678 ; uart_byte_r[6][0] ; uart_byte_r[6][1]    ; Clk          ; Clk         ; 0.000        ; 0.090      ; 0.963      ;
; 0.679 ; uart_byte_r[0][0] ; uart_byte_r[0][1]    ; Clk          ; Clk         ; 0.000        ; 0.091      ; 0.965      ;
; 0.688 ; baud_div_cnt[2]   ; baud_div_cnt[2]      ; Clk          ; Clk         ; 0.000        ; 0.092      ; 0.975      ;
; 0.688 ; uart_byte_r[5][1] ; uart_byte_r[5][2]    ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.955      ;
; 0.688 ; uart_byte_r[2][1] ; uart_byte_r[2][2]    ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.955      ;
; 0.689 ; baud_div_cnt[1]   ; baud_div_cnt[1]      ; Clk          ; Clk         ; 0.000        ; 0.092      ; 0.976      ;
; 0.689 ; baud_div_cnt[7]   ; baud_div_cnt[7]      ; Clk          ; Clk         ; 0.000        ; 0.092      ; 0.976      ;
; 0.689 ; baud_div_cnt[8]   ; baud_div_cnt[8]      ; Clk          ; Clk         ; 0.000        ; 0.092      ; 0.976      ;
; 0.690 ; baud_div_cnt[5]   ; baud_div_cnt[5]      ; Clk          ; Clk         ; 0.000        ; 0.092      ; 0.977      ;
; 0.690 ; uart_byte_r[3][1] ; uart_byte_r[3][2]    ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.957      ;
; 0.691 ; uart_byte_r[4][1] ; uart_byte_r[4][2]    ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.958      ;
; 0.692 ; baud_div_cnt[4]   ; baud_div_cnt[4]      ; Clk          ; Clk         ; 0.000        ; 0.092      ; 0.979      ;
; 0.692 ; baud_div_cnt[6]   ; baud_div_cnt[6]      ; Clk          ; Clk         ; 0.000        ; 0.092      ; 0.979      ;
; 0.694 ; uart_byte_r[7][1] ; uart_byte_r[7][2]    ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.961      ;
; 0.696 ; uart_byte_r[7][0] ; uart_byte_r[7][1]    ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.697 ; uart_byte_r[3][0] ; uart_byte_r[3][1]    ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.964      ;
; 0.697 ; uart_byte_r[1][0] ; uart_byte_r[1][2]    ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.964      ;
; 0.698 ; uart_byte_r[7][0] ; uart_byte_r[7][2]    ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.965      ;
; 0.699 ; uart_byte_r[2][0] ; uart_byte_r[2][2]    ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.966      ;
; 0.699 ; uart_byte_r[6][2] ; Uart_rx_byte[6]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.528      ; 1.422      ;
; 0.700 ; uart_byte_r[5][0] ; uart_byte_r[5][1]    ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.967      ;
; 0.701 ; uart_byte_r[5][0] ; uart_byte_r[5][2]    ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.968      ;
; 0.701 ; uart_byte_r[3][0] ; uart_byte_r[3][2]    ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.968      ;
; 0.708 ; baud_div_cnt[3]   ; baud_div_cnt[3]      ; Clk          ; Clk         ; 0.000        ; 0.092      ; 0.995      ;
; 0.709 ; baud_div_cnt[0]   ; baud_div_cnt[0]      ; Clk          ; Clk         ; 0.000        ; 0.092      ; 0.996      ;
; 0.723 ; bps_cnt[7]        ; Uart_rx_done~reg0    ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.990      ;
; 0.726 ; bps_cnt[0]        ; bps_cnt[0]           ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.993      ;
; 0.727 ; bps_cnt[4]        ; bps_cnt[4]           ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.994      ;
; 0.727 ; bps_cnt[1]        ; bps_cnt[1]           ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.994      ;
; 0.736 ; s1_uart_rx        ; uart_byte_r[6][0]    ; Clk          ; Clk         ; 0.000        ; 0.538      ; 1.469      ;
; 0.736 ; s1_uart_rx        ; uart_byte_r[6][1]    ; Clk          ; Clk         ; 0.000        ; 0.538      ; 1.469      ;
; 0.746 ; bps_cnt[6]        ; bps_cnt[6]           ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.013      ;
; 0.747 ; bps_cnt[5]        ; bps_cnt[5]           ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.014      ;
; 0.751 ; bps_cnt[3]        ; bps_cnt[3]           ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.018      ;
; 0.754 ; bps_cnt[2]        ; bps_cnt[2]           ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.021      ;
; 0.779 ; s1_uart_rx        ; uart_byte_r[0][0]    ; Clk          ; Clk         ; 0.000        ; 0.537      ; 1.511      ;
; 0.793 ; uart_byte_r[7][2] ; Uart_rx_byte[7]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.061      ;
; 0.798 ; s1_uart_rx        ; uart_byte_r[0][1]    ; Clk          ; Clk         ; 0.000        ; 0.537      ; 1.530      ;
; 0.830 ; uart_byte_r[1][2] ; Uart_rx_byte[1]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.098      ;
; 0.856 ; uart_byte_r[3][2] ; Uart_rx_byte[3]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.076      ; 1.127      ;
; 0.893 ; baud_div_clk      ; bps_cnt[0]           ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.161      ;
; 0.897 ; uart_byte_r[0][1] ; uart_byte_r[0][2]    ; Clk          ; Clk         ; 0.000        ; -0.376     ; 0.716      ;
; 0.909 ; s1_uart_rx        ; uart_byte_r[3][2]    ; Clk          ; Clk         ; 0.000        ; 0.069      ; 1.173      ;
; 0.909 ; uart_byte_r[6][0] ; uart_byte_r[6][2]    ; Clk          ; Clk         ; 0.000        ; -0.377     ; 0.727      ;
; 0.911 ; s1_uart_rx        ; uart_byte_r[5][0]    ; Clk          ; Clk         ; 0.000        ; 0.069      ; 1.175      ;
; 0.912 ; s1_uart_rx        ; uart_byte_r[2][0]    ; Clk          ; Clk         ; 0.000        ; 0.074      ; 1.181      ;
; 0.913 ; s1_uart_rx        ; uart_byte_r[5][1]    ; Clk          ; Clk         ; 0.000        ; 0.069      ; 1.177      ;
; 0.914 ; s1_uart_rx        ; uart_byte_r[3][1]    ; Clk          ; Clk         ; 0.000        ; 0.069      ; 1.178      ;
; 0.915 ; s1_uart_rx        ; uart_byte_r[5][2]    ; Clk          ; Clk         ; 0.000        ; 0.069      ; 1.179      ;
; 0.916 ; s1_uart_rx        ; uart_byte_r[3][0]    ; Clk          ; Clk         ; 0.000        ; 0.069      ; 1.180      ;
; 0.916 ; s1_uart_rx        ; uart_byte_r[2][2]    ; Clk          ; Clk         ; 0.000        ; 0.074      ; 1.185      ;
; 0.918 ; s1_uart_rx        ; uart_byte_r[1][0]    ; Clk          ; Clk         ; 0.000        ; 0.074      ; 1.187      ;
; 0.935 ; uart_byte_r[0][2] ; Uart_rx_byte[0]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.085      ; 1.215      ;
; 0.993 ; baud_div_cnt[10]  ; baud_div_cnt[11]     ; Clk          ; Clk         ; 0.000        ; 0.092      ; 1.280      ;
; 0.998 ; baud_div_cnt[9]   ; baud_div_cnt[10]     ; Clk          ; Clk         ; 0.000        ; 0.092      ; 1.285      ;
; 0.998 ; baud_div_cnt[11]  ; baud_div_cnt[12]     ; Clk          ; Clk         ; 0.000        ; 0.092      ; 1.285      ;
; 1.000 ; uart_byte_r[5][2] ; Uart_rx_byte[5]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.076      ; 1.271      ;
; 1.007 ; baud_div_cnt[0]   ; baud_div_cnt[1]      ; Clk          ; Clk         ; 0.000        ; 0.092      ; 1.294      ;
+-------+-------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Clk'                                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clk   ; Rise       ; Clk                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; Uart_rx_byte[0]~reg0 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; Uart_rx_byte[1]~reg0 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; Uart_rx_byte[2]~reg0 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; Uart_rx_byte[3]~reg0 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; Uart_rx_byte[4]~reg0 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; Uart_rx_byte[5]~reg0 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; Uart_rx_byte[6]~reg0 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; Uart_rx_byte[7]~reg0 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; Uart_rx_done~reg0    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; Uart_state~reg0      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; baud_cnt[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; baud_cnt[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; baud_cnt[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; baud_cnt[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; baud_cnt[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; baud_cnt[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; baud_cnt[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; baud_cnt[7]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; baud_cnt[8]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; baud_div_clk         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; baud_div_cnt[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; baud_div_cnt[10]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; baud_div_cnt[11]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; baud_div_cnt[12]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; baud_div_cnt[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; baud_div_cnt[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; baud_div_cnt[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; baud_div_cnt[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; baud_div_cnt[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; baud_div_cnt[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; baud_div_cnt[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; baud_div_cnt[8]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; baud_div_cnt[9]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; bps_cnt[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; bps_cnt[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; bps_cnt[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; bps_cnt[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; bps_cnt[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; bps_cnt[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; bps_cnt[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; bps_cnt[7]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; s0_uart_rx           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; s1_uart_rx           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; s1_uart_rx_r0        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; s1_uart_rx_r1        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; uart_byte_r[0][0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; uart_byte_r[0][1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; uart_byte_r[0][2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; uart_byte_r[1][0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; uart_byte_r[1][1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; uart_byte_r[1][2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; uart_byte_r[2][0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; uart_byte_r[2][1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; uart_byte_r[2][2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; uart_byte_r[3][0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; uart_byte_r[3][1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; uart_byte_r[3][2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; uart_byte_r[4][0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; uart_byte_r[4][1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; uart_byte_r[4][2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; uart_byte_r[5][0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; uart_byte_r[5][1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; uart_byte_r[5][2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; uart_byte_r[6][0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; uart_byte_r[6][1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; uart_byte_r[6][2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; uart_byte_r[7][0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; uart_byte_r[7][1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clk   ; Rise       ; uart_byte_r[7][2]    ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; baud_div_cnt[0]      ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; baud_div_cnt[10]     ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; baud_div_cnt[11]     ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; baud_div_cnt[12]     ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; baud_div_cnt[1]      ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; baud_div_cnt[2]      ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; baud_div_cnt[3]      ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; baud_div_cnt[4]      ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; baud_div_cnt[5]      ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; baud_div_cnt[6]      ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; baud_div_cnt[7]      ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; baud_div_cnt[8]      ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; baud_div_cnt[9]      ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; Uart_rx_byte[6]~reg0 ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; uart_byte_r[0][0]    ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; uart_byte_r[0][1]    ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; uart_byte_r[6][0]    ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; uart_byte_r[6][1]    ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; uart_byte_r[3][0]    ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; uart_byte_r[3][1]    ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; uart_byte_r[3][2]    ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; uart_byte_r[5][0]    ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; uart_byte_r[5][1]    ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; uart_byte_r[5][2]    ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; Uart_rx_byte[1]~reg0 ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; Uart_rx_done~reg0    ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; Uart_state~reg0      ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; baud_cnt[0]          ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; baud_cnt[1]          ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; Clk   ; Rise       ; baud_cnt[2]          ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Baud_sel[*]  ; Clk        ; 4.217  ; 4.152  ; Rise       ; Clk             ;
;  Baud_sel[0] ; Clk        ; 4.217  ; 4.092  ; Rise       ; Clk             ;
;  Baud_sel[1] ; Clk        ; 1.239  ; 1.720  ; Rise       ; Clk             ;
;  Baud_sel[2] ; Clk        ; 3.837  ; 4.152  ; Rise       ; Clk             ;
; Uart_rx      ; Clk        ; -0.946 ; -0.853 ; Rise       ; Clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Baud_sel[*]  ; Clk        ; -0.222 ; -0.442 ; Rise       ; Clk             ;
;  Baud_sel[0] ; Clk        ; -2.739 ; -2.655 ; Rise       ; Clk             ;
;  Baud_sel[1] ; Clk        ; -0.222 ; -0.442 ; Rise       ; Clk             ;
;  Baud_sel[2] ; Clk        ; -2.509 ; -2.758 ; Rise       ; Clk             ;
; Uart_rx      ; Clk        ; 1.244  ; 1.164  ; Rise       ; Clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; Uart_rx_byte[*]  ; Clk        ; 7.329 ; 7.105 ; Rise       ; Clk             ;
;  Uart_rx_byte[0] ; Clk        ; 6.863 ; 6.635 ; Rise       ; Clk             ;
;  Uart_rx_byte[1] ; Clk        ; 6.919 ; 6.687 ; Rise       ; Clk             ;
;  Uart_rx_byte[2] ; Clk        ; 6.894 ; 6.702 ; Rise       ; Clk             ;
;  Uart_rx_byte[3] ; Clk        ; 6.602 ; 6.459 ; Rise       ; Clk             ;
;  Uart_rx_byte[4] ; Clk        ; 6.883 ; 6.659 ; Rise       ; Clk             ;
;  Uart_rx_byte[5] ; Clk        ; 6.594 ; 6.445 ; Rise       ; Clk             ;
;  Uart_rx_byte[6] ; Clk        ; 7.329 ; 7.105 ; Rise       ; Clk             ;
;  Uart_rx_byte[7] ; Clk        ; 6.925 ; 6.730 ; Rise       ; Clk             ;
; Uart_rx_done     ; Clk        ; 6.958 ; 6.759 ; Rise       ; Clk             ;
; Uart_state       ; Clk        ; 6.795 ; 6.576 ; Rise       ; Clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; Uart_rx_byte[*]  ; Clk        ; 6.347 ; 6.203 ; Rise       ; Clk             ;
;  Uart_rx_byte[0] ; Clk        ; 6.605 ; 6.385 ; Rise       ; Clk             ;
;  Uart_rx_byte[1] ; Clk        ; 6.660 ; 6.435 ; Rise       ; Clk             ;
;  Uart_rx_byte[2] ; Clk        ; 6.636 ; 6.450 ; Rise       ; Clk             ;
;  Uart_rx_byte[3] ; Clk        ; 6.355 ; 6.216 ; Rise       ; Clk             ;
;  Uart_rx_byte[4] ; Clk        ; 6.626 ; 6.408 ; Rise       ; Clk             ;
;  Uart_rx_byte[5] ; Clk        ; 6.347 ; 6.203 ; Rise       ; Clk             ;
;  Uart_rx_byte[6] ; Clk        ; 7.054 ; 6.836 ; Rise       ; Clk             ;
;  Uart_rx_byte[7] ; Clk        ; 6.666 ; 6.477 ; Rise       ; Clk             ;
; Uart_rx_done     ; Clk        ; 6.699 ; 6.507 ; Rise       ; Clk             ;
; Uart_state       ; Clk        ; 6.536 ; 6.325 ; Rise       ; Clk             ;
+------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; Clk   ; -0.832 ; -33.129           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; Clk   ; 0.179 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; Clk   ; -3.000 ; -76.985                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clk'                                                                                   ;
+--------+------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -0.832 ; bps_cnt[3]       ; uart_byte_r[0][2] ; Clk          ; Clk         ; 1.000        ; -0.044     ; 1.775      ;
; -0.805 ; bps_cnt[0]       ; uart_byte_r[0][2] ; Clk          ; Clk         ; 1.000        ; -0.044     ; 1.748      ;
; -0.774 ; baud_div_cnt[0]  ; baud_div_cnt[1]   ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.716      ;
; -0.774 ; baud_div_cnt[0]  ; baud_div_cnt[9]   ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.716      ;
; -0.774 ; baud_div_cnt[0]  ; baud_div_cnt[0]   ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.716      ;
; -0.774 ; baud_div_cnt[0]  ; baud_div_cnt[2]   ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.716      ;
; -0.774 ; baud_div_cnt[0]  ; baud_div_cnt[3]   ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.716      ;
; -0.774 ; baud_div_cnt[0]  ; baud_div_cnt[4]   ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.716      ;
; -0.774 ; baud_div_cnt[0]  ; baud_div_cnt[5]   ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.716      ;
; -0.774 ; baud_div_cnt[0]  ; baud_div_cnt[6]   ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.716      ;
; -0.774 ; baud_div_cnt[0]  ; baud_div_cnt[7]   ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.716      ;
; -0.774 ; baud_div_cnt[0]  ; baud_div_cnt[8]   ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.716      ;
; -0.774 ; baud_div_cnt[0]  ; baud_div_cnt[10]  ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.716      ;
; -0.774 ; baud_div_cnt[0]  ; baud_div_cnt[11]  ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.716      ;
; -0.774 ; baud_div_cnt[0]  ; baud_div_cnt[12]  ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.716      ;
; -0.745 ; baud_div_cnt[1]  ; baud_div_cnt[1]   ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.687      ;
; -0.745 ; baud_div_cnt[1]  ; baud_div_cnt[9]   ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.687      ;
; -0.745 ; baud_div_cnt[1]  ; baud_div_cnt[0]   ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.687      ;
; -0.745 ; baud_div_cnt[1]  ; baud_div_cnt[2]   ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.687      ;
; -0.745 ; baud_div_cnt[1]  ; baud_div_cnt[3]   ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.687      ;
; -0.745 ; baud_div_cnt[1]  ; baud_div_cnt[4]   ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.687      ;
; -0.745 ; baud_div_cnt[1]  ; baud_div_cnt[5]   ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.687      ;
; -0.745 ; baud_div_cnt[1]  ; baud_div_cnt[6]   ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.687      ;
; -0.745 ; baud_div_cnt[1]  ; baud_div_cnt[7]   ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.687      ;
; -0.745 ; baud_div_cnt[1]  ; baud_div_cnt[8]   ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.687      ;
; -0.745 ; baud_div_cnt[1]  ; baud_div_cnt[10]  ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.687      ;
; -0.745 ; baud_div_cnt[1]  ; baud_div_cnt[11]  ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.687      ;
; -0.745 ; baud_div_cnt[1]  ; baud_div_cnt[12]  ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.687      ;
; -0.744 ; bps_cnt[2]       ; uart_byte_r[0][2] ; Clk          ; Clk         ; 1.000        ; -0.044     ; 1.687      ;
; -0.743 ; bps_cnt[3]       ; uart_byte_r[1][2] ; Clk          ; Clk         ; 1.000        ; -0.034     ; 1.696      ;
; -0.743 ; bps_cnt[3]       ; uart_byte_r[1][1] ; Clk          ; Clk         ; 1.000        ; -0.034     ; 1.696      ;
; -0.743 ; bps_cnt[3]       ; uart_byte_r[1][0] ; Clk          ; Clk         ; 1.000        ; -0.034     ; 1.696      ;
; -0.732 ; bps_cnt[2]       ; uart_byte_r[1][2] ; Clk          ; Clk         ; 1.000        ; -0.034     ; 1.685      ;
; -0.732 ; bps_cnt[2]       ; uart_byte_r[1][1] ; Clk          ; Clk         ; 1.000        ; -0.034     ; 1.685      ;
; -0.732 ; bps_cnt[2]       ; uart_byte_r[1][0] ; Clk          ; Clk         ; 1.000        ; -0.034     ; 1.685      ;
; -0.727 ; bps_cnt[3]       ; uart_byte_r[5][2] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.673      ;
; -0.727 ; bps_cnt[3]       ; uart_byte_r[5][1] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.673      ;
; -0.727 ; bps_cnt[3]       ; uart_byte_r[5][0] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.673      ;
; -0.723 ; baud_div_cnt[3]  ; baud_div_clk      ; Clk          ; Clk         ; 1.000        ; -0.248     ; 1.462      ;
; -0.722 ; baud_div_cnt[4]  ; baud_div_clk      ; Clk          ; Clk         ; 1.000        ; -0.248     ; 1.461      ;
; -0.709 ; baud_div_cnt[2]  ; baud_div_cnt[1]   ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.651      ;
; -0.709 ; baud_div_cnt[2]  ; baud_div_cnt[9]   ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.651      ;
; -0.709 ; baud_div_cnt[2]  ; baud_div_cnt[0]   ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.651      ;
; -0.709 ; baud_div_cnt[2]  ; baud_div_cnt[2]   ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.651      ;
; -0.709 ; baud_div_cnt[2]  ; baud_div_cnt[3]   ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.651      ;
; -0.709 ; baud_div_cnt[2]  ; baud_div_cnt[4]   ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.651      ;
; -0.709 ; baud_div_cnt[2]  ; baud_div_cnt[5]   ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.651      ;
; -0.709 ; baud_div_cnt[2]  ; baud_div_cnt[6]   ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.651      ;
; -0.709 ; baud_div_cnt[2]  ; baud_div_cnt[7]   ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.651      ;
; -0.709 ; baud_div_cnt[2]  ; baud_div_cnt[8]   ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.651      ;
; -0.709 ; baud_div_cnt[2]  ; baud_div_cnt[10]  ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.651      ;
; -0.709 ; baud_div_cnt[2]  ; baud_div_cnt[11]  ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.651      ;
; -0.709 ; baud_div_cnt[2]  ; baud_div_cnt[12]  ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.651      ;
; -0.699 ; bps_cnt[3]       ; uart_byte_r[3][2] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.645      ;
; -0.699 ; bps_cnt[3]       ; uart_byte_r[3][1] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.645      ;
; -0.699 ; bps_cnt[3]       ; uart_byte_r[3][0] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.645      ;
; -0.699 ; bps_cnt[0]       ; uart_byte_r[5][2] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.645      ;
; -0.699 ; bps_cnt[0]       ; uart_byte_r[5][1] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.645      ;
; -0.699 ; bps_cnt[0]       ; uart_byte_r[5][0] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.645      ;
; -0.693 ; bps_cnt[2]       ; uart_byte_r[3][2] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.639      ;
; -0.693 ; bps_cnt[2]       ; uart_byte_r[3][1] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.639      ;
; -0.693 ; bps_cnt[2]       ; uart_byte_r[3][0] ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.639      ;
; -0.684 ; bps_cnt[6]       ; uart_byte_r[6][2] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.629      ;
; -0.684 ; baud_div_cnt[3]  ; baud_div_cnt[1]   ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.626      ;
; -0.684 ; baud_div_cnt[3]  ; baud_div_cnt[9]   ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.626      ;
; -0.684 ; baud_div_cnt[3]  ; baud_div_cnt[0]   ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.626      ;
; -0.684 ; baud_div_cnt[3]  ; baud_div_cnt[2]   ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.626      ;
; -0.684 ; baud_div_cnt[3]  ; baud_div_cnt[3]   ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.626      ;
; -0.684 ; baud_div_cnt[3]  ; baud_div_cnt[4]   ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.626      ;
; -0.684 ; baud_div_cnt[3]  ; baud_div_cnt[5]   ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.626      ;
; -0.684 ; baud_div_cnt[3]  ; baud_div_cnt[6]   ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.626      ;
; -0.684 ; baud_div_cnt[3]  ; baud_div_cnt[7]   ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.626      ;
; -0.684 ; baud_div_cnt[3]  ; baud_div_cnt[8]   ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.626      ;
; -0.684 ; baud_div_cnt[3]  ; baud_div_cnt[10]  ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.626      ;
; -0.684 ; baud_div_cnt[3]  ; baud_div_cnt[11]  ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.626      ;
; -0.684 ; baud_div_cnt[3]  ; baud_div_cnt[12]  ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.626      ;
; -0.679 ; bps_cnt[5]       ; uart_byte_r[6][2] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.624      ;
; -0.676 ; bps_cnt[1]       ; uart_byte_r[0][2] ; Clk          ; Clk         ; 1.000        ; -0.044     ; 1.619      ;
; -0.670 ; baud_div_cnt[12] ; baud_div_clk      ; Clk          ; Clk         ; 1.000        ; -0.248     ; 1.409      ;
; -0.669 ; baud_div_cnt[11] ; baud_div_clk      ; Clk          ; Clk         ; 1.000        ; -0.248     ; 1.408      ;
; -0.654 ; baud_div_cnt[4]  ; baud_div_cnt[1]   ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.596      ;
; -0.654 ; baud_div_cnt[4]  ; baud_div_cnt[9]   ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.596      ;
; -0.654 ; baud_div_cnt[4]  ; baud_div_cnt[0]   ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.596      ;
; -0.654 ; baud_div_cnt[4]  ; baud_div_cnt[2]   ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.596      ;
; -0.654 ; baud_div_cnt[4]  ; baud_div_cnt[3]   ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.596      ;
; -0.654 ; baud_div_cnt[4]  ; baud_div_cnt[4]   ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.596      ;
; -0.654 ; baud_div_cnt[4]  ; baud_div_cnt[5]   ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.596      ;
; -0.654 ; baud_div_cnt[4]  ; baud_div_cnt[6]   ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.596      ;
; -0.654 ; baud_div_cnt[4]  ; baud_div_cnt[7]   ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.596      ;
; -0.654 ; baud_div_cnt[4]  ; baud_div_cnt[8]   ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.596      ;
; -0.654 ; baud_div_cnt[4]  ; baud_div_cnt[10]  ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.596      ;
; -0.654 ; baud_div_cnt[4]  ; baud_div_cnt[11]  ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.596      ;
; -0.654 ; baud_div_cnt[4]  ; baud_div_cnt[12]  ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.596      ;
; -0.648 ; bps_cnt[3]       ; uart_byte_r[4][2] ; Clk          ; Clk         ; 1.000        ; -0.035     ; 1.600      ;
; -0.648 ; bps_cnt[3]       ; uart_byte_r[4][1] ; Clk          ; Clk         ; 1.000        ; -0.035     ; 1.600      ;
; -0.648 ; bps_cnt[3]       ; uart_byte_r[4][0] ; Clk          ; Clk         ; 1.000        ; -0.035     ; 1.600      ;
; -0.647 ; bps_cnt[1]       ; uart_byte_r[2][2] ; Clk          ; Clk         ; 1.000        ; -0.034     ; 1.600      ;
; -0.647 ; bps_cnt[1]       ; uart_byte_r[2][1] ; Clk          ; Clk         ; 1.000        ; -0.034     ; 1.600      ;
; -0.647 ; bps_cnt[1]       ; uart_byte_r[2][0] ; Clk          ; Clk         ; 1.000        ; -0.034     ; 1.600      ;
; -0.645 ; bps_cnt[1]       ; uart_byte_r[1][2] ; Clk          ; Clk         ; 1.000        ; -0.034     ; 1.598      ;
+--------+------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clk'                                                                                       ;
+-------+-------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; uart_byte_r[6][1] ; uart_byte_r[6][1]    ; Clk          ; Clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_byte_r[6][0] ; uart_byte_r[6][0]    ; Clk          ; Clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_byte_r[0][1] ; uart_byte_r[0][1]    ; Clk          ; Clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_byte_r[0][0] ; uart_byte_r[0][0]    ; Clk          ; Clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; Uart_state~reg0   ; Uart_state~reg0      ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; uart_byte_r[7][2] ; uart_byte_r[7][2]    ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_byte_r[7][1] ; uart_byte_r[7][1]    ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_byte_r[7][0] ; uart_byte_r[7][0]    ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_byte_r[5][2] ; uart_byte_r[5][2]    ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_byte_r[5][1] ; uart_byte_r[5][1]    ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_byte_r[5][0] ; uart_byte_r[5][0]    ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_byte_r[4][2] ; uart_byte_r[4][2]    ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_byte_r[4][1] ; uart_byte_r[4][1]    ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_byte_r[4][0] ; uart_byte_r[4][0]    ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_byte_r[3][2] ; uart_byte_r[3][2]    ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_byte_r[3][1] ; uart_byte_r[3][1]    ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_byte_r[3][0] ; uart_byte_r[3][0]    ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_byte_r[2][2] ; uart_byte_r[2][2]    ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_byte_r[2][1] ; uart_byte_r[2][1]    ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_byte_r[2][0] ; uart_byte_r[2][0]    ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_byte_r[1][2] ; uart_byte_r[1][2]    ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_byte_r[1][1] ; uart_byte_r[1][1]    ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_byte_r[1][0] ; uart_byte_r[1][0]    ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_byte_r[6][2] ; uart_byte_r[6][2]    ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_byte_r[0][2] ; uart_byte_r[0][2]    ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; uart_byte_r[1][1] ; uart_byte_r[1][2]    ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.313      ;
; 0.194 ; uart_byte_r[4][2] ; Uart_rx_byte[4]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.197 ; uart_byte_r[1][0] ; uart_byte_r[1][1]    ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.317      ;
; 0.199 ; uart_byte_r[4][0] ; uart_byte_r[4][2]    ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; uart_byte_r[4][0] ; uart_byte_r[4][1]    ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; uart_byte_r[2][0] ; uart_byte_r[2][1]    ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.319      ;
; 0.208 ; bps_cnt[7]        ; bps_cnt[7]           ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.329      ;
; 0.214 ; bps_cnt[4]        ; Uart_rx_done~reg0    ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.335      ;
; 0.216 ; s1_uart_rx        ; s1_uart_rx_r0        ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.336      ;
; 0.216 ; s1_uart_rx        ; uart_byte_r[7][2]    ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.336      ;
; 0.218 ; s1_uart_rx        ; uart_byte_r[7][0]    ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.338      ;
; 0.219 ; s1_uart_rx        ; uart_byte_r[7][1]    ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.339      ;
; 0.263 ; uart_byte_r[2][2] ; Uart_rx_byte[2]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.382      ;
; 0.289 ; baud_div_cnt[10]  ; baud_div_cnt[10]     ; Clk          ; Clk         ; 0.000        ; 0.045      ; 0.418      ;
; 0.289 ; baud_div_cnt[11]  ; baud_div_cnt[11]     ; Clk          ; Clk         ; 0.000        ; 0.045      ; 0.418      ;
; 0.289 ; baud_div_cnt[12]  ; baud_div_cnt[12]     ; Clk          ; Clk         ; 0.000        ; 0.045      ; 0.418      ;
; 0.290 ; baud_div_cnt[9]   ; baud_div_cnt[9]      ; Clk          ; Clk         ; 0.000        ; 0.045      ; 0.419      ;
; 0.290 ; uart_byte_r[6][0] ; uart_byte_r[6][1]    ; Clk          ; Clk         ; 0.000        ; 0.044      ; 0.418      ;
; 0.293 ; uart_byte_r[0][0] ; uart_byte_r[0][1]    ; Clk          ; Clk         ; 0.000        ; 0.044      ; 0.421      ;
; 0.294 ; uart_byte_r[5][1] ; uart_byte_r[5][2]    ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; uart_byte_r[2][1] ; uart_byte_r[2][2]    ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; uart_byte_r[4][1] ; uart_byte_r[4][2]    ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; uart_byte_r[3][1] ; uart_byte_r[3][2]    ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; baud_div_cnt[1]   ; baud_div_cnt[1]      ; Clk          ; Clk         ; 0.000        ; 0.045      ; 0.426      ;
; 0.297 ; baud_div_cnt[2]   ; baud_div_cnt[2]      ; Clk          ; Clk         ; 0.000        ; 0.045      ; 0.426      ;
; 0.297 ; baud_div_cnt[5]   ; baud_div_cnt[5]      ; Clk          ; Clk         ; 0.000        ; 0.045      ; 0.426      ;
; 0.297 ; baud_div_cnt[8]   ; baud_div_cnt[8]      ; Clk          ; Clk         ; 0.000        ; 0.045      ; 0.426      ;
; 0.298 ; baud_div_cnt[4]   ; baud_div_cnt[4]      ; Clk          ; Clk         ; 0.000        ; 0.045      ; 0.427      ;
; 0.298 ; baud_div_cnt[6]   ; baud_div_cnt[6]      ; Clk          ; Clk         ; 0.000        ; 0.045      ; 0.427      ;
; 0.298 ; baud_div_cnt[7]   ; baud_div_cnt[7]      ; Clk          ; Clk         ; 0.000        ; 0.045      ; 0.427      ;
; 0.299 ; uart_byte_r[7][1] ; uart_byte_r[7][2]    ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; uart_byte_r[7][0] ; uart_byte_r[7][1]    ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; uart_byte_r[3][0] ; uart_byte_r[3][1]    ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; uart_byte_r[1][0] ; uart_byte_r[1][2]    ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.301 ; uart_byte_r[7][0] ; uart_byte_r[7][2]    ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.421      ;
; 0.301 ; uart_byte_r[5][0] ; uart_byte_r[5][1]    ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.421      ;
; 0.301 ; uart_byte_r[2][0] ; uart_byte_r[2][2]    ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.421      ;
; 0.302 ; uart_byte_r[5][0] ; uart_byte_r[5][2]    ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.422      ;
; 0.303 ; uart_byte_r[3][0] ; uart_byte_r[3][2]    ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.423      ;
; 0.306 ; baud_div_cnt[0]   ; baud_div_cnt[0]      ; Clk          ; Clk         ; 0.000        ; 0.045      ; 0.435      ;
; 0.307 ; baud_div_cnt[3]   ; baud_div_cnt[3]      ; Clk          ; Clk         ; 0.000        ; 0.045      ; 0.436      ;
; 0.309 ; bps_cnt[0]        ; bps_cnt[0]           ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.314 ; bps_cnt[7]        ; Uart_rx_done~reg0    ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.435      ;
; 0.315 ; bps_cnt[4]        ; bps_cnt[4]           ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.436      ;
; 0.315 ; bps_cnt[1]        ; bps_cnt[1]           ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.436      ;
; 0.326 ; bps_cnt[5]        ; bps_cnt[5]           ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.447      ;
; 0.327 ; bps_cnt[3]        ; bps_cnt[3]           ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.448      ;
; 0.327 ; bps_cnt[6]        ; bps_cnt[6]           ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.448      ;
; 0.329 ; bps_cnt[2]        ; bps_cnt[2]           ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.450      ;
; 0.331 ; uart_byte_r[6][2] ; Uart_rx_byte[6]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.237      ; 0.652      ;
; 0.332 ; uart_byte_r[1][2] ; Uart_rx_byte[1]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.453      ;
; 0.349 ; s1_uart_rx        ; uart_byte_r[6][0]    ; Clk          ; Clk         ; 0.000        ; 0.239      ; 0.672      ;
; 0.349 ; s1_uart_rx        ; uart_byte_r[6][1]    ; Clk          ; Clk         ; 0.000        ; 0.239      ; 0.672      ;
; 0.353 ; uart_byte_r[7][2] ; Uart_rx_byte[7]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.039      ; 0.476      ;
; 0.353 ; s1_uart_rx        ; uart_byte_r[0][1]    ; Clk          ; Clk         ; 0.000        ; 0.237      ; 0.674      ;
; 0.355 ; s1_uart_rx        ; uart_byte_r[0][0]    ; Clk          ; Clk         ; 0.000        ; 0.237      ; 0.676      ;
; 0.378 ; uart_byte_r[3][2] ; Uart_rx_byte[3]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.504      ;
; 0.385 ; uart_byte_r[0][1] ; uart_byte_r[0][2]    ; Clk          ; Clk         ; 0.000        ; -0.155     ; 0.314      ;
; 0.392 ; uart_byte_r[6][0] ; uart_byte_r[6][2]    ; Clk          ; Clk         ; 0.000        ; -0.155     ; 0.321      ;
; 0.396 ; baud_div_clk      ; bps_cnt[0]           ; Clk          ; Clk         ; 0.000        ; 0.038      ; 0.518      ;
; 0.406 ; s1_uart_rx        ; uart_byte_r[2][0]    ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.530      ;
; 0.410 ; s1_uart_rx        ; uart_byte_r[2][2]    ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.534      ;
; 0.411 ; s1_uart_rx        ; uart_byte_r[3][2]    ; Clk          ; Clk         ; 0.000        ; 0.033      ; 0.528      ;
; 0.412 ; s1_uart_rx        ; uart_byte_r[5][0]    ; Clk          ; Clk         ; 0.000        ; 0.033      ; 0.529      ;
; 0.412 ; s1_uart_rx        ; uart_byte_r[1][0]    ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.536      ;
; 0.414 ; s1_uart_rx        ; uart_byte_r[5][1]    ; Clk          ; Clk         ; 0.000        ; 0.033      ; 0.531      ;
; 0.415 ; s1_uart_rx        ; uart_byte_r[3][1]    ; Clk          ; Clk         ; 0.000        ; 0.033      ; 0.532      ;
; 0.416 ; s1_uart_rx        ; uart_byte_r[5][2]    ; Clk          ; Clk         ; 0.000        ; 0.033      ; 0.533      ;
; 0.416 ; s1_uart_rx        ; uart_byte_r[3][0]    ; Clk          ; Clk         ; 0.000        ; 0.033      ; 0.533      ;
; 0.416 ; uart_byte_r[0][2] ; Uart_rx_byte[0]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.045      ; 0.545      ;
; 0.426 ; bps_cnt[6]        ; uart_byte_r[4][2]    ; Clk          ; Clk         ; 0.000        ; 0.038      ; 0.548      ;
; 0.426 ; bps_cnt[6]        ; uart_byte_r[4][1]    ; Clk          ; Clk         ; 0.000        ; 0.038      ; 0.548      ;
; 0.426 ; bps_cnt[6]        ; uart_byte_r[4][0]    ; Clk          ; Clk         ; 0.000        ; 0.038      ; 0.548      ;
; 0.432 ; uart_byte_r[5][2] ; Uart_rx_byte[5]~reg0 ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.558      ;
; 0.438 ; baud_div_cnt[11]  ; baud_div_cnt[12]     ; Clk          ; Clk         ; 0.000        ; 0.045      ; 0.567      ;
+-------+-------------------+----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Clk'                                                      ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target               ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; Clk   ; Rise       ; Clk                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Uart_rx_byte[0]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Uart_rx_byte[1]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Uart_rx_byte[2]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Uart_rx_byte[3]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Uart_rx_byte[4]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Uart_rx_byte[5]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Uart_rx_byte[6]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Uart_rx_byte[7]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Uart_rx_done~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Uart_state~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; baud_cnt[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; baud_cnt[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; baud_cnt[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; baud_cnt[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; baud_cnt[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; baud_cnt[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; baud_cnt[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; baud_cnt[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; baud_cnt[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; baud_div_clk         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; baud_div_cnt[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; baud_div_cnt[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; baud_div_cnt[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; baud_div_cnt[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; baud_div_cnt[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; baud_div_cnt[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; baud_div_cnt[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; baud_div_cnt[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; baud_div_cnt[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; baud_div_cnt[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; baud_div_cnt[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; baud_div_cnt[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; baud_div_cnt[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; bps_cnt[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; bps_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; bps_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; bps_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; bps_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; bps_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; bps_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; bps_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; s0_uart_rx           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; s1_uart_rx           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; s1_uart_rx_r0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; s1_uart_rx_r1        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; uart_byte_r[0][0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; uart_byte_r[0][1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; uart_byte_r[0][2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; uart_byte_r[1][0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; uart_byte_r[1][1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; uart_byte_r[1][2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; uart_byte_r[2][0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; uart_byte_r[2][1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; uart_byte_r[2][2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; uart_byte_r[3][0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; uart_byte_r[3][1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; uart_byte_r[3][2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; uart_byte_r[4][0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; uart_byte_r[4][1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; uart_byte_r[4][2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; uart_byte_r[5][0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; uart_byte_r[5][1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; uart_byte_r[5][2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; uart_byte_r[6][0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; uart_byte_r[6][1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; uart_byte_r[6][2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; uart_byte_r[7][0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; uart_byte_r[7][1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; uart_byte_r[7][2]    ;
; -0.095 ; 0.089        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; uart_byte_r[0][0]    ;
; -0.095 ; 0.089        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; uart_byte_r[0][1]    ;
; -0.094 ; 0.090        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; baud_div_cnt[0]      ;
; -0.094 ; 0.090        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; baud_div_cnt[10]     ;
; -0.094 ; 0.090        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; baud_div_cnt[11]     ;
; -0.094 ; 0.090        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; baud_div_cnt[12]     ;
; -0.094 ; 0.090        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; baud_div_cnt[1]      ;
; -0.094 ; 0.090        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; baud_div_cnt[2]      ;
; -0.094 ; 0.090        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; baud_div_cnt[3]      ;
; -0.094 ; 0.090        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; baud_div_cnt[4]      ;
; -0.094 ; 0.090        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; baud_div_cnt[5]      ;
; -0.094 ; 0.090        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; baud_div_cnt[6]      ;
; -0.094 ; 0.090        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; baud_div_cnt[7]      ;
; -0.094 ; 0.090        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; baud_div_cnt[8]      ;
; -0.094 ; 0.090        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; baud_div_cnt[9]      ;
; -0.093 ; 0.091        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; uart_byte_r[6][0]    ;
; -0.093 ; 0.091        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; uart_byte_r[6][1]    ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Uart_rx_byte[6]~reg0 ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; baud_div_clk         ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; s1_uart_rx           ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; s1_uart_rx_r0        ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; uart_byte_r[0][2]    ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; uart_byte_r[7][0]    ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; uart_byte_r[7][1]    ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; uart_byte_r[7][2]    ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Uart_rx_byte[0]~reg0 ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Uart_rx_byte[2]~reg0 ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Uart_rx_byte[3]~reg0 ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Uart_rx_byte[4]~reg0 ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Uart_rx_byte[5]~reg0 ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Baud_sel[*]  ; Clk        ; 2.005  ; 2.685  ; Rise       ; Clk             ;
;  Baud_sel[0] ; Clk        ; 1.965  ; 2.685  ; Rise       ; Clk             ;
;  Baud_sel[1] ; Clk        ; 0.665  ; 0.900  ; Rise       ; Clk             ;
;  Baud_sel[2] ; Clk        ; 2.005  ; 2.501  ; Rise       ; Clk             ;
; Uart_rx      ; Clk        ; -0.512 ; -0.138 ; Rise       ; Clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Baud_sel[*]  ; Clk        ; -0.079 ; -0.415 ; Rise       ; Clk             ;
;  Baud_sel[0] ; Clk        ; -1.311 ; -1.960 ; Rise       ; Clk             ;
;  Baud_sel[1] ; Clk        ; -0.079 ; -0.415 ; Rise       ; Clk             ;
;  Baud_sel[2] ; Clk        ; -1.336 ; -1.878 ; Rise       ; Clk             ;
; Uart_rx      ; Clk        ; 0.651  ; 0.283  ; Rise       ; Clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; Uart_rx_byte[*]  ; Clk        ; 3.678 ; 3.789 ; Rise       ; Clk             ;
;  Uart_rx_byte[0] ; Clk        ; 3.465 ; 3.558 ; Rise       ; Clk             ;
;  Uart_rx_byte[1] ; Clk        ; 3.496 ; 3.609 ; Rise       ; Clk             ;
;  Uart_rx_byte[2] ; Clk        ; 3.522 ; 3.617 ; Rise       ; Clk             ;
;  Uart_rx_byte[3] ; Clk        ; 3.373 ; 3.463 ; Rise       ; Clk             ;
;  Uart_rx_byte[4] ; Clk        ; 3.486 ; 3.594 ; Rise       ; Clk             ;
;  Uart_rx_byte[5] ; Clk        ; 3.368 ; 3.455 ; Rise       ; Clk             ;
;  Uart_rx_byte[6] ; Clk        ; 3.678 ; 3.789 ; Rise       ; Clk             ;
;  Uart_rx_byte[7] ; Clk        ; 3.527 ; 3.626 ; Rise       ; Clk             ;
; Uart_rx_done     ; Clk        ; 3.560 ; 3.660 ; Rise       ; Clk             ;
; Uart_state       ; Clk        ; 3.419 ; 3.521 ; Rise       ; Clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; Uart_rx_byte[*]  ; Clk        ; 3.259 ; 3.343 ; Rise       ; Clk             ;
;  Uart_rx_byte[0] ; Clk        ; 3.352 ; 3.441 ; Rise       ; Clk             ;
;  Uart_rx_byte[1] ; Clk        ; 3.384 ; 3.494 ; Rise       ; Clk             ;
;  Uart_rx_byte[2] ; Clk        ; 3.408 ; 3.499 ; Rise       ; Clk             ;
;  Uart_rx_byte[3] ; Clk        ; 3.264 ; 3.351 ; Rise       ; Clk             ;
;  Uart_rx_byte[4] ; Clk        ; 3.375 ; 3.480 ; Rise       ; Clk             ;
;  Uart_rx_byte[5] ; Clk        ; 3.259 ; 3.343 ; Rise       ; Clk             ;
;  Uart_rx_byte[6] ; Clk        ; 3.560 ; 3.667 ; Rise       ; Clk             ;
;  Uart_rx_byte[7] ; Clk        ; 3.412 ; 3.507 ; Rise       ; Clk             ;
; Uart_rx_done     ; Clk        ; 3.444 ; 3.540 ; Rise       ; Clk             ;
; Uart_state       ; Clk        ; 3.308 ; 3.406 ; Rise       ; Clk             ;
+------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.339   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  Clk             ; -3.339   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -156.492 ; 0.0   ; 0.0      ; 0.0     ; -105.603            ;
;  Clk             ; -156.492 ; 0.000 ; N/A      ; N/A     ; -105.603            ;
+------------------+----------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Baud_sel[*]  ; Clk        ; 4.562  ; 4.728  ; Rise       ; Clk             ;
;  Baud_sel[0] ; Clk        ; 4.562  ; 4.728  ; Rise       ; Clk             ;
;  Baud_sel[1] ; Clk        ; 1.393  ; 1.720  ; Rise       ; Clk             ;
;  Baud_sel[2] ; Clk        ; 4.287  ; 4.652  ; Rise       ; Clk             ;
; Uart_rx      ; Clk        ; -0.512 ; -0.138 ; Rise       ; Clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Baud_sel[*]  ; Clk        ; -0.079 ; -0.398 ; Rise       ; Clk             ;
;  Baud_sel[0] ; Clk        ; -1.311 ; -1.960 ; Rise       ; Clk             ;
;  Baud_sel[1] ; Clk        ; -0.079 ; -0.398 ; Rise       ; Clk             ;
;  Baud_sel[2] ; Clk        ; -1.336 ; -1.878 ; Rise       ; Clk             ;
; Uart_rx      ; Clk        ; 1.388  ; 1.319  ; Rise       ; Clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; Uart_rx_byte[*]  ; Clk        ; 7.986 ; 7.864 ; Rise       ; Clk             ;
;  Uart_rx_byte[0] ; Clk        ; 7.487 ; 7.359 ; Rise       ; Clk             ;
;  Uart_rx_byte[1] ; Clk        ; 7.535 ; 7.425 ; Rise       ; Clk             ;
;  Uart_rx_byte[2] ; Clk        ; 7.539 ; 7.418 ; Rise       ; Clk             ;
;  Uart_rx_byte[3] ; Clk        ; 7.230 ; 7.157 ; Rise       ; Clk             ;
;  Uart_rx_byte[4] ; Clk        ; 7.504 ; 7.390 ; Rise       ; Clk             ;
;  Uart_rx_byte[5] ; Clk        ; 7.224 ; 7.144 ; Rise       ; Clk             ;
;  Uart_rx_byte[6] ; Clk        ; 7.986 ; 7.864 ; Rise       ; Clk             ;
;  Uart_rx_byte[7] ; Clk        ; 7.572 ; 7.450 ; Rise       ; Clk             ;
; Uart_rx_done     ; Clk        ; 7.603 ; 7.480 ; Rise       ; Clk             ;
; Uart_state       ; Clk        ; 7.431 ; 7.299 ; Rise       ; Clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; Uart_rx_byte[*]  ; Clk        ; 3.259 ; 3.343 ; Rise       ; Clk             ;
;  Uart_rx_byte[0] ; Clk        ; 3.352 ; 3.441 ; Rise       ; Clk             ;
;  Uart_rx_byte[1] ; Clk        ; 3.384 ; 3.494 ; Rise       ; Clk             ;
;  Uart_rx_byte[2] ; Clk        ; 3.408 ; 3.499 ; Rise       ; Clk             ;
;  Uart_rx_byte[3] ; Clk        ; 3.264 ; 3.351 ; Rise       ; Clk             ;
;  Uart_rx_byte[4] ; Clk        ; 3.375 ; 3.480 ; Rise       ; Clk             ;
;  Uart_rx_byte[5] ; Clk        ; 3.259 ; 3.343 ; Rise       ; Clk             ;
;  Uart_rx_byte[6] ; Clk        ; 3.560 ; 3.667 ; Rise       ; Clk             ;
;  Uart_rx_byte[7] ; Clk        ; 3.412 ; 3.507 ; Rise       ; Clk             ;
; Uart_rx_done     ; Clk        ; 3.444 ; 3.540 ; Rise       ; Clk             ;
; Uart_state       ; Clk        ; 3.308 ; 3.406 ; Rise       ; Clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Uart_rx_byte[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Uart_rx_byte[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Uart_rx_byte[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Uart_rx_byte[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Uart_rx_byte[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Uart_rx_byte[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Uart_rx_byte[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Uart_rx_byte[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Uart_rx_done    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Uart_state      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; Clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Uart_rx                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Baud_sel[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Baud_sel[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Baud_sel[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Uart_rx_byte[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; Uart_rx_byte[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Uart_rx_byte[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; Uart_rx_byte[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; Uart_rx_byte[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Uart_rx_byte[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; Uart_rx_byte[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Uart_rx_byte[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; Uart_rx_done    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; Uart_state      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Uart_rx_byte[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Uart_rx_byte[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Uart_rx_byte[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Uart_rx_byte[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Uart_rx_byte[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Uart_rx_byte[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Uart_rx_byte[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Uart_rx_byte[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Uart_rx_done    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Uart_state      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Uart_rx_byte[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Uart_rx_byte[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Uart_rx_byte[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Uart_rx_byte[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Uart_rx_byte[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Uart_rx_byte[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Uart_rx_byte[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Uart_rx_byte[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Uart_rx_done    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Uart_state      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 1040     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 1040     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 96    ; 96   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Thu Nov 14 16:27:26 2019
Info: Command: quartus_sta uart_rx_byte -c uart_rx_byte
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart_rx_byte.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clk Clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.339
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.339            -156.492 Clk 
Info (332146): Worst-case hold slack is 0.434
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.434               0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -105.603 Clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.034
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.034            -140.005 Clk 
Info (332146): Worst-case hold slack is 0.383
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.383               0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -105.603 Clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.832
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.832             -33.129 Clk 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -76.985 Clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 498 megabytes
    Info: Processing ended: Thu Nov 14 16:27:29 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


