module Digital_Clock(
	clk,
	rst,
	k0,
	k1,
	y0,
	y1,
	y2,
	y3,
	y4,
	y5);
input	 clk,rst,k0,k1;
output [6:0]y0,y1,y2,y3,y4,y5;
wire	 c0,c1,b0,b1,f;
wire 	 [3:0]s0,s1,s2,s3,s4,s5;
fenpinji50m   u1(
					.clk(clk),
					.rst(rst),
					.f(f));
cnt60         u2(
					.clk(f),
					.rst(rst),
					.q0(s0),
					.q1(s1),
					.co(c0)),
              u3(
				  .clk(b0),
				  .rst(rst),
				  .q0(s2),
				  .q1(s3),
				  .co(c1));
cnt24         u4(
				  .clk(b1),
				  .rst(rst),
				  .q0(s4),
				  .q1(s5),
				  .co(co));
hf            u5(
				  .dout(b0),
				  .k0(k0),
				  .a1(c0)),
              u6(
				  .dout(b1),
				  .k0(k1),
				  .a1(c1));
dec7          u7(
				  .din(s0),
				  .dout(y0)),
              u8(
				  .din(s1),
				  .dout(y1)),
              u9(
				  .din(s2),
				  .dout(y2)),
              u10(
				  .din(s3),
				  .dout(y3)),
              u11(
				  .din(s4),
				  .dout(y4)),
              u12(
				  .din(s5),
				  .dout(y5));
 endmodule
