n work Data_Block verilog;
av .compile_point_summary_status "Remapped";
av .compile_point_summary_reason "Design changed";
av .compile_point_update_model 1;
av .compile_point_fast_synthesis "No";
av .compile_point_cputime_used 27.3906;
av .compile_point_starttime_stamp "Tue Dec 26 14:01:32 2023";
av .compile_point_endtime_stamp "Tue Dec 26 14:02:01 2023";
av .compile_point_realtime_used 29.176;
