module Instruction_Memory (input [7:0] A,
output reg [31:0] RD)

always @(*)
begin

	case(A)
	8'h00 : RD = 32'h0f300093;
	8'h04 : RD = 32'h00900113;
	8'h08 : RD = 32'h00208133;
	8'h0c : RD = 32'h0020f1b3;
	8'h10 : RD = 32'h0020e233;
	8'h14 : RD = 32'h0040c2b3;
	8'h18 : RD = 32'h0041a333;
	8'h1c : RD = 32'h406203b3;
	endcase

end



endmodule 