verilog work "DE_Reg.v"
