

<!DOCTYPE html>
<!--[if IE 8]><html class="no-js lt-ie9" lang="zh-CN" > <![endif]-->
<!--[if gt IE 8]><!--> <html class="no-js" lang="zh-CN" > <!--<![endif]-->
<head>
  <meta charset="utf-8">
  
  <meta name="viewport" content="width=device-width, initial-scale=1.0">
  
  <title>verilog &mdash; FPGA 在中低能实验核物理中的应用 编写中 文档</title>
  

  
  
  
  

  
  <script type="text/javascript" src="_static/js/modernizr.min.js"></script>
  
    
      <script type="text/javascript" id="documentation_options" data-url_root="./" src="_static/documentation_options.js"></script>
        <script type="text/javascript" src="_static/jquery.js"></script>
        <script type="text/javascript" src="_static/underscore.js"></script>
        <script type="text/javascript" src="_static/doctools.js"></script>
        <script type="text/javascript" src="_static/language_data.js"></script>
        <script type="text/javascript" src="_static/translations.js"></script>
    
    <script type="text/javascript" src="_static/js/theme.js"></script>

    

  
  <link rel="stylesheet" href="_static/css/theme.css" type="text/css" />
  <link rel="stylesheet" href="_static/pygments.css" type="text/css" />
  <link rel="stylesheet" href="_static/graphviz.css" type="text/css" />
    <link rel="index" title="索引" href="genindex.html" />
    <link rel="search" title="搜索" href="search.html" />
    <link rel="next" title="时序约束" href="TimingConstraints.html" />
    <link rel="prev" title="VHDL" href="VHDL.html" /> 
</head>

<body class="wy-body-for-nav">

   
  <div class="wy-grid-for-nav">
    
    <nav data-toggle="wy-nav-shift" class="wy-nav-side">
      <div class="wy-side-scroll">
        <div class="wy-side-nav-search" >
          

          
            <a href="index.html" class="icon icon-home"> FPGA 在中低能实验核物理中的应用
          

          
          </a>

          
            
            
          

          
<div role="search">
  <form id="rtd-search-form" class="wy-form" action="search.html" method="get">
    <input type="text" name="q" placeholder="Search docs" />
    <input type="hidden" name="check_keywords" value="yes" />
    <input type="hidden" name="area" value="default" />
  </form>
</div>

          
        </div>

        <div class="wy-menu wy-menu-vertical" data-spy="affix" role="navigation" aria-label="main navigation">
          
            
            
              
            
            
              <p class="caption"><span class="caption-text">Contents:</span></p>
<ul>
<li class="toctree-l1"><a class="reference internal" href="README.html">README</a></li>
</ul>
<p class="caption"><span class="caption-text">ISE/Altera/Vivado软件</span></p>
<ul>
<li class="toctree-l1"><a class="reference internal" href="Install.html">软件安装</a></li>
<li class="toctree-l1"><a class="reference internal" href="ISE.html">ISE 软件</a></li>
<li class="toctree-l1"><a class="reference internal" href="Altera.html">Altera 软件</a></li>
<li class="toctree-l1"><a class="reference internal" href="Vivado.html">Vivado 软件</a></li>
</ul>
<p class="caption"><span class="caption-text">语法</span></p>
<ul class="current">
<li class="toctree-l1"><a class="reference internal" href="VHDL.html">VHDL</a></li>
<li class="toctree-l1 current"><a class="current reference internal" href="#">verilog</a><ul>
<li class="toctree-l2"><a class="reference internal" href="#id1">程序结构</a><ul>
<li class="toctree-l3"><a class="reference internal" href="#id2">端口声明</a></li>
<li class="toctree-l3"><a class="reference internal" href="#id3">模块内容</a></li>
</ul>
</li>
<li class="toctree-l2"><a class="reference internal" href="#id4">数据类型及其常量和变量</a><ul>
<li class="toctree-l3"><a class="reference internal" href="#id5">常量</a><ul>
<li class="toctree-l4"><a class="reference internal" href="#id6">数字</a></li>
<li class="toctree-l4"><a class="reference internal" href="#parameter">参数（parameter）型</a></li>
</ul>
</li>
<li class="toctree-l3"><a class="reference internal" href="#id7">变量</a><ul>
<li class="toctree-l4"><a class="reference internal" href="#wire">wire 型</a></li>
<li class="toctree-l4"><a class="reference internal" href="#reg">reg 型</a></li>
<li class="toctree-l4"><a class="reference internal" href="#memory">memory 型</a></li>
</ul>
</li>
</ul>
</li>
<li class="toctree-l2"><a class="reference internal" href="#id8">运算符及表达式</a><ul>
<li class="toctree-l3"><a class="reference internal" href="#id9">算术运算符</a></li>
<li class="toctree-l3"><a class="reference internal" href="#id10">位运算符</a></li>
<li class="toctree-l3"><a class="reference internal" href="#id11">逻辑运算符</a></li>
<li class="toctree-l3"><a class="reference internal" href="#id12">关系运算符</a></li>
<li class="toctree-l3"><a class="reference internal" href="#id13">等式运算符</a></li>
<li class="toctree-l3"><a class="reference internal" href="#id14">移位运算符</a></li>
<li class="toctree-l3"><a class="reference internal" href="#id15">位拼接运算符</a></li>
</ul>
</li>
<li class="toctree-l2"><a class="reference internal" href="#id16">赋值语句和块语句</a><ul>
<li class="toctree-l3"><a class="reference internal" href="#id17">赋值语句</a></li>
<li class="toctree-l3"><a class="reference internal" href="#id18">块语句</a></li>
</ul>
</li>
</ul>
</li>
<li class="toctree-l1"><a class="reference internal" href="TimingConstraints.html">时序约束</a></li>
<li class="toctree-l1"><a class="reference internal" href="Primitive.html">原语</a></li>
</ul>
<p class="caption"><span class="caption-text">硬件介绍</span></p>
<ul>
<li class="toctree-l1"><a class="reference internal" href="LUPO.html">LUPO</a></li>
<li class="toctree-l1"><a class="reference internal" href="DT5495.html">DT5495</a></li>
<li class="toctree-l1"><a class="reference internal" href="MZTIO.html">MZTIO</a></li>
</ul>
<p class="caption"><span class="caption-text">计数器</span></p>
<ul>
<li class="toctree-l1"><a class="reference internal" href="counter.html">计数器</a></li>
</ul>
<p class="caption"><span class="caption-text">状态机</span></p>
<ul>
<li class="toctree-l1"><a class="reference internal" href="FSM.html">状态机</a></li>
</ul>
<p class="caption"><span class="caption-text">FIFO</span></p>
<ul>
<li class="toctree-l1"><a class="reference internal" href="FIFO.html">FIFO</a></li>
</ul>
<p class="caption"><span class="caption-text">HLS</span></p>
<ul>
<li class="toctree-l1"><a class="reference internal" href="HLS.html">高层次综合</a></li>
</ul>
<p class="caption"><span class="caption-text">经验总结</span></p>
<ul>
<li class="toctree-l1"><a class="reference internal" href="exp.html">经验总结</a></li>
<li class="toctree-l1"><a class="reference internal" href="tempverilog.html">verilog 临时存放</a></li>
<li class="toctree-l1"><a class="reference internal" href="tempvhdl.html">VHDL temp</a></li>
</ul>

            
          
        </div>
      </div>
    </nav>

    <section data-toggle="wy-nav-shift" class="wy-nav-content-wrap">

      
      <nav class="wy-nav-top" aria-label="top navigation">
        
          <i data-toggle="wy-nav-top" class="fa fa-bars"></i>
          <a href="index.html">FPGA 在中低能实验核物理中的应用</a>
        
      </nav>


      <div class="wy-nav-content">
        
        <div class="rst-content">
        
          















<div role="navigation" aria-label="breadcrumbs navigation">

  <ul class="wy-breadcrumbs">
    
      <li><a href="index.html">Docs</a> &raquo;</li>
        
      <li>verilog</li>
    
    
      <li class="wy-breadcrumbs-aside">
        
            
            <a href="_sources/verilog.rst.txt" rel="nofollow"> View page source</a>
          
        
      </li>
    
  </ul>

  
  <hr/>
</div>
          <div role="main" class="document" itemscope="itemscope" itemtype="http://schema.org/Article">
           <div itemprop="articleBody">
            
  <div class="section" id="verilog">
<h1>verilog<a class="headerlink" href="#verilog" title="永久链接至标题">¶</a></h1>
<div class="section" id="id1">
<h2>程序结构<a class="headerlink" href="#id1" title="永久链接至标题">¶</a></h2>
<p>Verilog 的基本设计单元是模块（module）。一个模块是由两部分组成的，一部分描述接口，一部分描述逻辑功能，用来定义怎么由输入到输出的。</p>
<p>Verilog 程序由三部分构成：I/O 端口声明、信号声明、功能描述。</p>
<div class="section" id="id2">
<h3>端口声明<a class="headerlink" href="#id2" title="永久链接至标题">¶</a></h3>
<p>模块的端口声明了模块的输入输出接口。其格式如下：</p>
<div class="highlight-verilog notranslate"><div class="highlight"><pre><span></span>module 模块名(口1, 口2, 口3, ...);
</pre></div>
</div>
<p>模块的端口表示的是模块的输入和输出口名，也就是说，它与别的模块联系端口的标识。在模块被引用时，在被引用的模块中，有些信号要输入到被引用的模块中，有的信号需要从被引用的模块中取出来。在引用模块时其端口可以用两种方法连接：
- 在引用时，严格按照模块定义的端口顺序来连接，不用标明原模块定义的规定的端口名，例如：模块名(连接端口1信号名,连接端口2信号名,连接端口3信号名,…);
- 在引用时用“.”符号，标明原模块时定义时规定的端口名，例如：模块名(.端口1名(连接信号1名),.端口2名(连接信号2名), …);。这样表示的好出在于可以用端口名与被引用模块的端口相对应，而不必严格按端口顺序对应，提高了程序的可读性和可移植性。</p>
</div>
<div class="section" id="id3">
<h3>模块内容<a class="headerlink" href="#id3" title="永久链接至标题">¶</a></h3>
<p>模块的内容包括 I/O 说明、内部信号声明和功能定义。</p>
<p>I/O 说明的格式如下：</p>
<div class="highlight-verilog notranslate"><div class="highlight"><pre><span></span>// 输入口
input [信号位宽-1:0] 端口名1;
input [信号位宽-1:0] 端口名2;
// ...
input [信号位宽-1:0] 端口名i;//共有i个输入口

// 输出口
output [信号位宽-1:0] 端口名1;
output [信号位宽-1:0] 端口名2;
// ...
output [信号位宽-1:0] 端口名j;//共有j个输出口

// 输入/输出口
inout [信号位宽-1:0] 端口名1;
inout [信号位宽-1:0] 端口名2;
// ...
inout [信号位宽-1:0] 端口名k;//共有k个双向总线端口
</pre></div>
</div>
<p>I/O 说明也可以写在端口声明语句中。其格式如下：</p>
<div class="highlight-verilog notranslate"><div class="highlight"><pre><span></span><span class="k">module</span> <span class="n">module_name</span><span class="p">(</span><span class="k">input</span> <span class="n">port1</span><span class="p">,</span> <span class="k">input</span> <span class="n">port2</span><span class="p">,</span> <span class="p">...,</span> <span class="k">output</span> <span class="n">port1</span><span class="p">,</span> <span class="k">output</span> <span class="n">port2</span><span class="p">,</span> <span class="p">...);</span>
</pre></div>
</div>
<p>在模块内部用到的与端口有关的 wire 和 reg 类型变量的声明。例如：</p>
<div class="highlight-verilog notranslate"><div class="highlight"><pre><span></span><span class="kt">reg</span> <span class="p">[</span><span class="n">width</span><span class="o">-</span><span class="mh">1</span><span class="o">:</span> <span class="mh">0</span><span class="p">]</span> <span class="no">R变量1</span><span class="p">,</span> <span class="no">R变量2</span><span class="p">;</span>
<span class="kt">wire</span> <span class="p">[</span><span class="n">width</span><span class="o">-</span><span class="mh">1</span><span class="o">:</span> <span class="mh">0</span><span class="p">]</span> <span class="no">W变量1</span><span class="p">,</span> <span class="no">W变量2</span><span class="p">;</span>
<span class="c1">// ...</span>
</pre></div>
</div>
<p>模块中最重要的部分是逻辑功能定义部分。有 3 种方法可在模块中产生逻辑。</p>
<ul class="simple">
<li><dl class="simple">
<dt>用“assign”声明语句，如 assgin a = b&amp;c;</dt><dd><ul>
<li><p>这种方法的句法很简单，只需写一个“assgin”，后面再加一个方程式即可。示例中的方程式描述了一个有两个输入的与门</p></li>
</ul>
</dd>
</dl>
</li>
<li><dl class="simple">
<dt>用实例原件，如 and #2 ul(q,a,b);</dt><dd><ul>
<li><p>采用实例元件的方法像在电路图输入方式下调入库元件一样，键入元件的名字和相连的引脚即可。</p></li>
<li><p>这表示在设计中用到一个跟与门（and）一样的名为 ul 的与门，其输入端为 a、b，输出端为 q。输出延迟为 2 个单位时间。</p></li>
<li><p>要求每个实例元件的名字必须是唯一的，以避免与其它调用与门（and）的实例混淆。</p></li>
</ul>
</dd>
</dl>
</li>
<li><p>用“always”块，如 always&#64;(posedge clk or posedge clr) begin if(clr) q&lt;=0; else if(en) q&lt;= d; end</p></li>
</ul>
<p>采用“assgin”语句是描述组合逻辑最常用的方法之一。而“always”块既可用于描述组合逻辑，也可描述时序逻辑。用“always”块的例子生成了一个带有异步清除端的 D 触发器。“always”块可用很多描述手段来表达逻辑，例如上例就用了 if…else 语句来表达逻辑关系。如按一定的风格来编写“always”块，可以通过综合工具把源代码自动综合成用门级结构表示的组合或时序逻辑电路。</p>
</div>
</div>
<div class="section" id="id4">
<h2>数据类型及其常量和变量<a class="headerlink" href="#id4" title="永久链接至标题">¶</a></h2>
<p>verilog 中总共有 19 种数据类型。数据类型是用来表示数字电路硬件中的数据存储和传送元素的。这里介绍 4 种最基本的数据类型，它们是：reg 型、wire 型、integer 型和 parameter 型。</p>
<p>verilog 语言种也有常量和变量之分，它们分别属于 19 种数据类型。下面就最常用的几种进行介绍。</p>
<div class="section" id="id5">
<h3>常量<a class="headerlink" href="#id5" title="永久链接至标题">¶</a></h3>
<p>在程序运行中，其值不能被改变的量城为常量。下面首先对在 verilog 语言中使用的数字及其表示方式进行介绍。</p>
<div class="section" id="id6">
<h4>数字<a class="headerlink" href="#id6" title="永久链接至标题">¶</a></h4>
<p><strong>整数</strong></p>
<p>在 verilog 中，整型常量即整常数有以下 4 种进制表示形式：
- 二进制整数（b或B）
- 十进制整数（d或D）
- 十六进制整数（h或H）
- 八进制整数（o或O）</p>
<p>数字表达方式有以下三种：</p>
<ul class="simple">
<li><p>&lt;位宽&gt;&lt;进制&gt;&lt;数字&gt;，这是一种全面的描述方式。</p></li>
<li><p>在 &lt;进制&gt;&lt;数字&gt; 这种描述方式中，数字的位宽采用默认位宽。</p></li>
<li><p>在 &lt;数字&gt; 这种描述方式中，采用默认进制（十进制）。</p></li>
</ul>
<p>在表达式中，位宽指明了数字的精确位数。例如：一个 4 位二进制数的数字的位宽为 4，一个 4 位十六进制数字的位宽为 16（因为每单个十六进制数就要用 4 位二进制数来表示）。</p>
<p>例如：</p>
<div class="highlight-verilog notranslate"><div class="highlight"><pre><span></span><span class="mh">8</span><span class="mb">&#39;b10101100</span> <span class="c1">// 位宽位 8 的数的二进制表示，&#39;b 表示二进制</span>
<span class="mh">8&#39;ha2</span>       <span class="c1">// 位宽为 8 的数的十六进制表示，&#39;h 表示十六进制</span>
</pre></div>
</div>
<p><strong>x和z值</strong></p>
<p>在数字电路中，x 代表不定值，z 代表高阻值。一个 x 可以用来定义十六进制数的 4 位二进制数的状态，八进制数的 3 位，二进制数的 1 位。z 的表示方式同 x 类似。z 还有一种表达方式是可以写作“?”。在使用 case 表达式时建议使用这种写法，以提高程序的可读性。</p>
<p>例如：</p>
<div class="highlight-verilog notranslate"><div class="highlight"><pre><span></span><span class="mh">4</span><span class="mb">&#39;b10</span><span class="n">x0</span>  <span class="c1">// 位宽为 4 的二进制数从低位数起第 2 位为不定值</span>
<span class="mh">4</span><span class="mb">&#39;b101</span><span class="n">z</span>  <span class="c1">// 位宽为 4 的二进制数从低位数起第 1 位位高阻值</span>
<span class="mh">12</span><span class="p">&#39;</span><span class="n">dz</span>    <span class="c1">// 位宽为 12 的十进制数，其值为高阻值（第1种表达方式）</span>
<span class="mh">12</span><span class="p">&#39;</span><span class="n">d</span><span class="o">?</span>    <span class="c1">// 位宽为 12 的十进制数，其值为高阻值（第2种表达方式）</span>
<span class="mh">8&#39;h4</span><span class="n">x</span>    <span class="c1">// 位宽为 8 的十六进制数，其低 4 位值为不定值</span>
</pre></div>
</div>
<p><strong>负数</strong></p>
<p>一个数字可以被定义为负数，只需在位宽表达式前加一个减号，减号必须写在数字定义表达式的最前面。减号不可以放在位宽和进制之间，也不可以放在进制和具体的数之间。</p>
<p>例如：</p>
<div class="highlight-verilog notranslate"><div class="highlight"><pre><span></span><span class="o">-</span><span class="mh">8</span><span class="mi">&#39;d5</span>   <span class="c1">// 这个表达式代表 5 的补数（用八位二进制数表示）</span>
<span class="mh">8</span><span class="p">&#39;</span><span class="n">d</span><span class="o">-</span><span class="mh">5</span>   <span class="c1">// 非法格式</span>
</pre></div>
</div>
<p><strong>下划线</strong></p>
<p>下划线可以用来分隔开数的表达以提高程序的可读性。它不可以用在位宽和进制处，只能用在具体的数字之间。</p>
<p>例如：</p>
<div class="highlight-verilog notranslate"><div class="highlight"><pre><span></span><span class="mh">16</span><span class="mb">&#39;b1010</span><span class="n">_1011_1111_1010</span>  <span class="c1">// 合法格式</span>
<span class="mh">8</span><span class="p">&#39;</span><span class="n">b_0011_1010</span>            <span class="c1">// 非法格式</span>
</pre></div>
</div>
<p>当常量不说明位数时，默认值是 32 位，每个字母用 8 位的 ASCII 值表示。例如：</p>
<div class="highlight-verilog notranslate"><div class="highlight"><pre><span></span><span class="mh">10</span><span class="o">=</span><span class="mh">32</span><span class="mi">&#39;d10</span><span class="o">=</span><span class="mh">32</span><span class="mb">&#39;b1010</span>
<span class="mh">1</span><span class="o">=</span><span class="mh">32</span><span class="mi">&#39;d1</span><span class="o">=</span><span class="mh">32</span><span class="mb">&#39;b1</span>
<span class="o">-</span><span class="mh">1</span><span class="o">=-</span><span class="mh">32</span><span class="mi">&#39;d1</span><span class="o">=</span><span class="mh">32&#39;hFFFFFFFF</span>
<span class="p">&#39;</span><span class="no">BX</span><span class="o">=</span><span class="mh">32</span><span class="p">&#39;</span><span class="no">BX</span><span class="o">=</span><span class="mh">32</span><span class="p">&#39;</span><span class="no">BXXXXXXX</span><span class="p">...</span><span class="no">X</span>
<span class="s">&quot;AB&quot;</span><span class="o">=</span><span class="mh">16</span><span class="p">&#39;</span><span class="no">B01000001_01000010</span>  <span class="c1">// 字符串 AB，为十六进制数 16&#39;h4142</span>
</pre></div>
</div>
</div>
<div class="section" id="parameter">
<h4>参数（parameter）型<a class="headerlink" href="#parameter" title="永久链接至标题">¶</a></h4>
<p>在 verilog 中用 parameter 来定义常量，即用 parameter 来定义一个标识符代表一个常量，称为符号常量，即标识符形式的常量，采用标识符代表一个常量可提高程序的可读性和可维护性。parameter 型数据是一种常数型的数据，其说明格式如下：</p>
<div class="highlight-verilog notranslate"><div class="highlight"><pre><span></span>parameter 参数名1=表达式, 参数名2=表达式, ..., 参数名n=表达式;
</pre></div>
</div>
<p>parameter 是参数型数据的确认符。确认符后跟着一个用逗号分隔开的赋值语句表。在每一个赋值语句的右边必须是一个常数表达式。也就是说，该表达式只能包含数字或先前已经定义过的参数。例如：</p>
<div class="highlight-verilog notranslate"><div class="highlight"><pre><span></span><span class="k">parameter</span> <span class="n">msb</span> <span class="o">=</span> <span class="mh">7</span><span class="p">;</span>     <span class="c1">// 定义参数 msb 为常量 7</span>
<span class="k">parameter</span> <span class="n">e</span> <span class="o">=</span> <span class="mh">25</span><span class="p">,</span> <span class="n">f</span> <span class="o">=</span> <span class="mh">29</span><span class="p">;</span>  <span class="c1">// 定义两个常数参数</span>
<span class="k">parameter</span> <span class="n">f</span> <span class="o">=</span> <span class="mf">5.7</span><span class="p">;</span>     <span class="c1">// 声明 r 为一个实型参数</span>
<span class="k">parameter</span> <span class="n">byte_size</span> <span class="o">=</span> <span class="mh">8</span><span class="p">,</span> <span class="n">byte_msb</span><span class="o">=</span><span class="n">byte_size</span><span class="o">-</span><span class="mh">1</span><span class="p">;</span>  <span class="c1">// 用常数表达式赋值</span>
<span class="k">parameter</span> <span class="n">average_delay</span> <span class="o">=</span> <span class="p">(</span><span class="n">r</span><span class="o">+</span><span class="n">f</span><span class="p">)</span><span class="o">/</span><span class="mh">2</span><span class="p">;</span>  <span class="c1">// 用常数表达式赋值</span>
</pre></div>
</div>
<p>参数型常量经常用于定义延迟时间和变量宽度。在模块或实例引用时，可通过参数传递改变在被引用模块或实例中已定义的参数。</p>
</div>
</div>
<div class="section" id="id7">
<h3>变量<a class="headerlink" href="#id7" title="永久链接至标题">¶</a></h3>
<p>变量是一种在程序运行过程中可以改变的量，在 verilog 中变量的数据类型有多种，这里介绍几种常用的。</p>
<p>网络数据类型表示结构实体之间的物理连接。网络类型的变量不能储存值，而且它必须受到驱动器（例如门或连续赋值语句，assign）的驱动。如果没有驱动器连接到网络类型的变量上，则该变量就是高阻值，即其值为 z。</p>
<div class="section" id="wire">
<h4>wire 型<a class="headerlink" href="#wire" title="永久链接至标题">¶</a></h4>
<p>wire 型数据常用来表示用以 assign 关键字指定的组合逻辑信号。verilog 程序模块中输入、输出信号类型默认时自动定义为 wire 型。wire 型信号可以用做任何方程式的输入，也可以用做“assign”语句或实例元件的输出。</p>
<p>wire 型信号的格式同 reg 型信号的格式很类似。其格式如下：</p>
<div class="highlight-verilog notranslate"><div class="highlight"><pre><span></span>wire [n-1:0] 数据名1, 数据名2, ..., 数据名i; // 共有 i 条总线，每条总线内有 n 条线路
wire [n:1] 数据名1, 数据名2, ..., 数据名i;
// wire 是 wire 型数据的确认符； [n-1:0] 和 [n:1] 代表该数据的位宽，即该数据有几位；最后跟着的是数据的名字。如果一次定义多个数据，数据名之间之间用逗号隔开。声明语句的最后要用分号表示语句结束。例如：
</pre></div>
</div>
<div class="highlight-verilog notranslate"><div class="highlight"><pre><span></span><span class="kt">wire</span> <span class="n">a</span><span class="p">;</span>   <span class="c1">// 定义了一个 1 位的 wire 型数据</span>
<span class="kt">wire</span> <span class="p">[</span><span class="mh">7</span><span class="o">:</span><span class="mh">0</span><span class="p">]</span> <span class="n">b</span><span class="p">;</span> <span class="c1">// 定义了一个 8 位的 wire 型数据</span>
<span class="kt">wire</span> <span class="p">[</span><span class="mh">4</span><span class="o">:</span><span class="mh">1</span><span class="p">]</span> <span class="n">c</span><span class="p">,</span><span class="n">d</span><span class="p">;</span> <span class="c1">// 定义了二个 4 位的 wire 型数据</span>
</pre></div>
</div>
</div>
<div class="section" id="reg">
<h4>reg 型<a class="headerlink" href="#reg" title="永久链接至标题">¶</a></h4>
<p>寄存器是数据储存单元的抽象。寄存器数据类型的关键字是 reg。通过赋值语句可以改变寄存器储存的值，其作用与改变触发器储存的值相当。verilog 语言提供了功能强大的结构语句，使设计者能有效地控制是否执行这些赋值语句。这些控制结构用来描述硬件触发条件，例如时钟的上升沿和多路器的选通信号。reg 类型数据的默认初始值位不定值 x。</p>
<p>reg 型数据常用来表示“always”模块内的指定，常代表触发器。通常，在设计中要由“always”模块通过使用行为描述语句来表达逻辑关系。在“always”模块内被赋值的每一个信号都必须定义成 reg 型。</p>
<p>reg 型数据的格式如下：</p>
<div class="highlight-verilog notranslate"><div class="highlight"><pre><span></span>reg [n-1:0] 数据名1, 数据名2, ..., 数据名i;
reg [n:1] 数据名1, 数据名2, ...,数据名i;
// reg 是 reg 型数据的确认标识符；[n-1:0] 和 [n:1] 代表该数据的位宽，即该数据有几位；最后跟着的是数据的名字。如果一次定义多个数据，数据名之间之间用逗号隔开。声明语句的最后要用分号表示语句结束。例如：
</pre></div>
</div>
<div class="highlight-verilog notranslate"><div class="highlight"><pre><span></span><span class="kt">reg</span> <span class="n">rega</span><span class="p">;</span>   <span class="c1">// 定义了一个 1 位的名位 rega 的 reg 型数据</span>
<span class="kt">reg</span> <span class="p">[</span><span class="mh">3</span><span class="o">:</span><span class="mh">0</span><span class="p">]</span> <span class="n">regb</span><span class="p">;</span>  <span class="c1">// 定义了一个 4 位的名位 regb 的 reg 型数据</span>
<span class="kt">reg</span> <span class="p">[</span><span class="mh">4</span><span class="o">:</span><span class="mh">1</span><span class="p">]</span> <span class="n">regc</span><span class="p">,</span> <span class="n">regd</span><span class="p">;</span>  <span class="c1">// 定义了二个 4 位的名为 regc 和 regd 的 reg 型数据</span>
</pre></div>
</div>
<p>对于 reg 型数据，其赋值语句的作用就如同改变一组触发器的存储单元的值。在 verilog 中有许多构造（construct）用来控制何时或是否执行这些赋值语句。这些控制构造可用来描述硬件触发器的各种具体情况，如触发条件时用时间的上升沿，或用来描述判断逻辑的细节，如各种多路选择器。</p>
<p>reg 型数据的默认初始值时不定值。reg 型数据可以赋正值，也可以赋负值。但当一个 reg 型数据时一个表达式中的操作数时，它的值被当作时无符号值，即正值。例如，当一个 4 位的寄存器用做表达式中的操作数时，如果开始寄存器被赋以值 -1，则在表达式中进行运算时，其值被认为是 +15。</p>
</div>
<div class="section" id="memory">
<h4>memory 型<a class="headerlink" href="#memory" title="永久链接至标题">¶</a></h4>
<p>verilog 通过对 reg 型变量建立数组来对存储器建模，可以描述 RAM 型存储器、ROM 存储器和 reg 文件。数组中的每一个单元通过一个数组索引进行寻址。在 verilog 语言中没有多维数组存在。menory 型数据是通过扩展 reg 型数据的地址范围来生成的。其格式如下：</p>
<div class="highlight-verilog notranslate"><div class="highlight"><pre><span></span>reg [n-1:0] 存储器名[m-1:0];
reg [n-1:0] 存储器名[m:1];
// reg[n-1:0] 定义了存储器中每一个存储单元的大小，即该存储单元是一个 n 位的寄存器；存储器名后面的 [m-1:0] 或 [m:1] 则定义了该存储器中有多少个这样的寄存器；最后用分号结束定义语句。
</pre></div>
</div>
<p>这里通过一个例子来说明：</p>
<div class="highlight-verilog notranslate"><div class="highlight"><pre><span></span><span class="kt">reg</span> <span class="p">[</span><span class="mh">7</span><span class="o">:</span><span class="mh">0</span><span class="p">]</span> <span class="n">mema</span> <span class="p">[</span><span class="mh">255</span><span class="o">:</span><span class="mh">0</span><span class="p">];</span>
<span class="c1">// 定义了一个名为 mema 的存储器，该存储器有 256 个 8 位的存储器。该存储器的地址范围是 0 到 255。</span>
</pre></div>
</div>
</div>
</div>
</div>
<div class="section" id="id8">
<h2>运算符及表达式<a class="headerlink" href="#id8" title="永久链接至标题">¶</a></h2>
<p>verilog 语言的运算符范围很广，其运算符按其功能可分为以下几类：</p>
<ul class="simple">
<li><p>算术运算符（+,-,x,/,%）</p></li>
<li><p>赋值运算符（=,&lt;=）</p></li>
<li><p>关系运算符（&gt;,&lt;,&gt;=,&lt;=）</p></li>
<li><p>逻辑运算符（&amp;&amp;,||,!）</p></li>
<li><p>条件运算符（?:）</p></li>
<li><p>位运算符（~,|,^,&amp;,^~）</p></li>
<li><p>移位运算符（&lt;&lt;,&gt;&gt;）</p></li>
<li><p>拼接运算符（{ }）</p></li>
<li><p>其它</p></li>
</ul>
<div class="section" id="id9">
<h3>算术运算符<a class="headerlink" href="#id9" title="永久链接至标题">¶</a></h3>
<p>在 verilog 语言中，算术运算符又称为二进制运算符，共有下面几种：</p>
<ul class="simple">
<li><ul>
<li><p>（加法运算符，或正值运算符）</p></li>
</ul>
</li>
<li><ul>
<li><p>（减法运算符，或负值运算符）</p></li>
</ul>
</li>
<li><p>x （乘法运算符）</p></li>
<li><p>/ （除法运算符）</p></li>
<li><p>% （模运算符，或称为求余运算符，要求%两侧均为整型数据。）</p></li>
</ul>
<p>在进行整数除法运算时，结果值要略去小数部分，只取整数部分；而进行取模运算时，结果值的符号位采用模运算式里第一个操作数的符号位。</p>
</div>
<div class="section" id="id10">
<h3>位运算符<a class="headerlink" href="#id10" title="永久链接至标题">¶</a></h3>
<p>verilog 作为一种硬件描述语言，是针对硬件电路而言的。在硬件电路中信号有 4 种状态值，即 1，0，x，z。在电路中信号进行与、或、非时，反映在 verilog 中则是相应的操作数的位运算。verilog 提供了以下 5 种位运算符：</p>
<ul>
<li><p>~    取反</p></li>
<li><p>&amp;    按位与</p></li>
<li><div class="line-block">
<div class="line">按位或</div>
</div>
</li>
<li><p>^    按位异或</p></li>
<li><p>^~   按位同或（异或非）</p></li>
</ul>
</div>
<div class="section" id="id11">
<h3>逻辑运算符<a class="headerlink" href="#id11" title="永久链接至标题">¶</a></h3>
<p>在 verilog 语言中存在 3 种逻辑运算符：</p>
<ul class="simple">
<li><p>&amp;&amp;  逻辑与</p></li>
<li><p>||  逻辑或</p></li>
<li><p>!   逻辑非</p></li>
</ul>
<p>逻辑运算符中“&amp;&amp;”和“||”的优先级别低于关系运算符，“!”高于算术运算符。</p>
<p>为了提高程序的可读性，明确表达各运算符元间的优先关系，建议使用括号。</p>
</div>
<div class="section" id="id12">
<h3>关系运算符<a class="headerlink" href="#id12" title="永久链接至标题">¶</a></h3>
<p>关系运算符共有以下 4 种：</p>
<ul class="simple">
<li><p>a&lt;b，读作a小于b</p></li>
<li><p>a&gt;b，读作a大于b</p></li>
<li><p>a&lt;=b，读作a小于或等于b</p></li>
<li><p>a&gt;=b，读作a大于或等于b</p></li>
</ul>
<p>在进行关系运算时，如果声明的关系是假的（false），则返回值是0；如果声明的关系是真的（true），则返回值是1；如果某个操作数的值不定，则关系是模糊的，返回值是不定值。</p>
<p>所有的关系运算符有着相同的优先级别。关系运算符的优先级别低于算术运算符的优先级别。</p>
</div>
<div class="section" id="id13">
<h3>等式运算符<a class="headerlink" href="#id13" title="永久链接至标题">¶</a></h3>
<p>在 verilog 语言中存在 4 种等式运算符：</p>
<ul class="simple">
<li><p>== （等于）</p></li>
<li><p>!=  （不等于）</p></li>
<li><p>=== （等于）</p></li>
<li><p>!== （不等于）</p></li>
</ul>
<p>“==”和“!=”又称为逻辑等式运算符，其结果由两个操作数的值决定。由于操作数种某些位可能是不定值 x 和高阻值 z，结果可能为不定值 x。而“===”和“!==” 运算符则不同，它在对操作数进行比较时对某些位的不定值 x 和高阻值 z 也进行比较，两个操作数必须完全一致，其结果才是1，否则为0。“===”和“!==” 运算符常用于 case 表达式的判别，所以又称为“case 等式运算符”。这 4 个等式运算符的优先级别是相同的。</p>
</div>
<div class="section" id="id14">
<h3>移位运算符<a class="headerlink" href="#id14" title="永久链接至标题">¶</a></h3>
<p>在 verilog 种有两种移位运算符：“&lt;&lt;”（左移位运算符）和“&gt;&gt;”（右移位运算符）。其使用方法如下：</p>
<div class="highlight-verilog notranslate"><div class="highlight"><pre><span></span><span class="n">a</span> <span class="o">&gt;&gt;</span> <span class="n">n</span>
<span class="n">a</span> <span class="o">&lt;&lt;</span> <span class="n">n</span>
<span class="c1">// a 代表要进行移位的操作数，n 代表要移几位。这两种移位运算都用0来填补移出的空位。</span>
</pre></div>
</div>
</div>
<div class="section" id="id15">
<h3>位拼接运算符<a class="headerlink" href="#id15" title="永久链接至标题">¶</a></h3>
<p>在 verilog 语言中有一个特殊的运算符：位拼接运算符。用这个运算符可以把两个或多个信号的某些位拼接起来进行运算操作。其使用方法如下：</p>
<div class="highlight-verilog notranslate"><div class="highlight"><pre><span></span>{信号1的某几位, 信号2的某几位, ..., ..., 信号n的某几位}
// 即把某些信号的某些位详细地列出来，中间用逗号分开，最后用大括号括起来表示一个整体信号。
// 例如
{a, b[3:0], w, 3&#39;b101}
</pre></div>
</div>
<p>在位拼接表达式中不允许存在没有指明位数的信号。这是因为在计算拼接信号位宽的大小时必须知道其中每个信号的位宽。</p>
</div>
</div>
<div class="section" id="id16">
<h2>赋值语句和块语句<a class="headerlink" href="#id16" title="永久链接至标题">¶</a></h2>
<div class="section" id="id17">
<h3>赋值语句<a class="headerlink" href="#id17" title="永久链接至标题">¶</a></h3>
<p>在 verilog 中，信号有两种赋值方式：</p>
<ul class="simple">
<li><dl class="simple">
<dt>非阻塞赋值方式</dt><dd><ul>
<li><p>在语句块中，上面语句所赋的变量值不能立即就为下面的语句所用</p></li>
<li><p>块结束后才能完成这次赋值操作，而所赋值的变量值是上一次赋值得到的</p></li>
<li><p>在编写可综合的时序逻辑模块时，这是最常用的赋值方法</p></li>
</ul>
</dd>
</dl>
</li>
<li><dl class="simple">
<dt>阻塞赋值方式</dt><dd><ul>
<li><p>赋值语句执行完后，块才结束</p></li>
</ul>
</dd>
</dl>
</li>
</ul>
</div>
<div class="section" id="id18">
<h3>块语句<a class="headerlink" href="#id18" title="永久链接至标题">¶</a></h3>
</div>
</div>
</div>


           </div>
           
          </div>
          <footer>
  
    <div class="rst-footer-buttons" role="navigation" aria-label="footer navigation">
      
        <a href="TimingConstraints.html" class="btn btn-neutral float-right" title="时序约束" accesskey="n" rel="next">Next <span class="fa fa-arrow-circle-right"></span></a>
      
      
        <a href="VHDL.html" class="btn btn-neutral float-left" title="VHDL" accesskey="p" rel="prev"><span class="fa fa-arrow-circle-left"></span> Previous</a>
      
    </div>
  

  <hr/>

  <div role="contentinfo">
    <p>
        &copy; Copyright 2020, Hongyi Wu(吴鸿毅)

    </p>
  </div>
  Built with <a href="http://sphinx-doc.org/">Sphinx</a> using a <a href="https://github.com/rtfd/sphinx_rtd_theme">theme</a> provided by <a href="https://readthedocs.org">Read the Docs</a>. 

</footer>

        </div>
      </div>

    </section>

  </div>
  


  <script type="text/javascript">
      jQuery(function () {
          SphinxRtdTheme.Navigation.enable(true);
      });
  </script>

  
  
    
   

</body>
</html>