Fitter report for SoCKit_Top
Wed May 14 18:44:26 2014
Quartus II 32-bit Version 13.1.1 Build 166 11/26/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. DLL Summary
 20. PLL Usage Summary
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Fitter DSP Block Usage Summary
 29. Routing Usage Summary
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Wed May 14 18:44:25 2014       ;
; Quartus II 32-bit Version       ; 13.1.1 Build 166 11/26/2013 SJ Full Version ;
; Revision Name                   ; SoCKit_Top                                  ;
; Top-level Entity Name           ; SoCKit_Top                                  ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSXFC6D6F31C8ES                            ;
; Timing Models                   ; Preliminary                                 ;
; Logic utilization (in ALMs)     ; 5,803 / 41,910 ( 14 % )                     ;
; Total registers                 ; 9244                                        ;
; Total pins                      ; 289 / 499 ( 58 % )                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 4,173,312 / 5,662,720 ( 74 % )              ;
; Total DSP Blocks                ; 1 / 112 ( < 1 % )                           ;
; Total HSSI RX PCSs              ; 0 / 9 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 9 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 9 ( 0 % )                               ;
; Total HSSI TX Channels          ; 0 / 9 ( 0 % )                               ;
; Total PLLs                      ; 1 / 15 ( 7 % )                              ;
; Total DLLs                      ; 1 / 4 ( 25 % )                              ;
+---------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSXFC6D6F31C8ES                      ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Regenerate full fit report during ECO compiles                             ; On                                    ; Off                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.35        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  34.8%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------+
; I/O Assignment Warnings                                                ;
+---------------------------------+--------------------------------------+
; Pin Name                        ; Reason                               ;
+---------------------------------+--------------------------------------+
; VGA_B[0]                        ; Missing drive strength and slew rate ;
; VGA_B[1]                        ; Missing drive strength and slew rate ;
; VGA_B[2]                        ; Missing drive strength and slew rate ;
; VGA_B[3]                        ; Missing drive strength and slew rate ;
; VGA_B[4]                        ; Missing drive strength and slew rate ;
; VGA_B[5]                        ; Missing drive strength and slew rate ;
; VGA_B[6]                        ; Missing drive strength and slew rate ;
; VGA_B[7]                        ; Missing drive strength and slew rate ;
; VGA_G[0]                        ; Missing drive strength and slew rate ;
; VGA_G[1]                        ; Missing drive strength and slew rate ;
; VGA_G[2]                        ; Missing drive strength and slew rate ;
; VGA_G[3]                        ; Missing drive strength and slew rate ;
; VGA_G[4]                        ; Missing drive strength and slew rate ;
; VGA_G[5]                        ; Missing drive strength and slew rate ;
; VGA_G[6]                        ; Missing drive strength and slew rate ;
; VGA_G[7]                        ; Missing drive strength and slew rate ;
; VGA_BLANK_n                     ; Missing drive strength and slew rate ;
; VGA_CLK                         ; Missing drive strength and slew rate ;
; VGA_HS                          ; Missing drive strength and slew rate ;
; VGA_R[0]                        ; Missing drive strength and slew rate ;
; VGA_R[1]                        ; Missing drive strength and slew rate ;
; VGA_R[2]                        ; Missing drive strength and slew rate ;
; VGA_R[3]                        ; Missing drive strength and slew rate ;
; VGA_R[4]                        ; Missing drive strength and slew rate ;
; VGA_R[5]                        ; Missing drive strength and slew rate ;
; VGA_R[6]                        ; Missing drive strength and slew rate ;
; VGA_R[7]                        ; Missing drive strength and slew rate ;
; VGA_VS                          ; Missing drive strength and slew rate ;
; AUD_DACDAT                      ; Missing drive strength and slew rate ;
; AUD_I2C_SCLK                    ; Missing drive strength and slew rate ;
; AUD_XCK                         ; Missing drive strength and slew rate ;
; AUD_MUTE                        ; Missing drive strength and slew rate ;
; FAN_CTRL                        ; Missing drive strength and slew rate ;
; HSMC_CLKOUT_n[1]                ; Missing drive strength and slew rate ;
; HSMC_CLKOUT_n[2]                ; Missing drive strength and slew rate ;
; HSMC_CLKOUT_p[1]                ; Missing drive strength and slew rate ;
; HSMC_CLKOUT_p[2]                ; Missing drive strength and slew rate ;
; HSMC_CLK_OUT0                   ; Missing drive strength and slew rate ;
; HSMC_SCL                        ; Missing drive strength and slew rate ;
; LED[0]                          ; Missing drive strength and slew rate ;
; LED[1]                          ; Missing drive strength and slew rate ;
; LED[2]                          ; Missing drive strength and slew rate ;
; LED[3]                          ; Missing drive strength and slew rate ;
; TEMP_CS_n                       ; Missing drive strength and slew rate ;
; TEMP_DIN                        ; Missing drive strength and slew rate ;
; TEMP_SCLK                       ; Missing drive strength and slew rate ;
; USB_EMPTY                       ; Missing drive strength and slew rate ;
; USB_FULL                        ; Missing drive strength and slew rate ;
; VGA_SYNC_n                      ; Missing drive strength and slew rate ;
; memory_mem_a[0]                 ; Missing slew rate                    ;
; memory_mem_a[1]                 ; Missing slew rate                    ;
; memory_mem_a[2]                 ; Missing slew rate                    ;
; memory_mem_a[3]                 ; Missing slew rate                    ;
; memory_mem_a[4]                 ; Missing slew rate                    ;
; memory_mem_a[5]                 ; Missing slew rate                    ;
; memory_mem_a[6]                 ; Missing slew rate                    ;
; memory_mem_a[7]                 ; Missing slew rate                    ;
; memory_mem_a[8]                 ; Missing slew rate                    ;
; memory_mem_a[9]                 ; Missing slew rate                    ;
; memory_mem_a[10]                ; Missing slew rate                    ;
; memory_mem_a[11]                ; Missing slew rate                    ;
; memory_mem_a[12]                ; Missing slew rate                    ;
; memory_mem_a[13]                ; Missing slew rate                    ;
; memory_mem_a[14]                ; Missing slew rate                    ;
; memory_mem_ba[0]                ; Missing slew rate                    ;
; memory_mem_ba[1]                ; Missing slew rate                    ;
; memory_mem_ba[2]                ; Missing slew rate                    ;
; memory_mem_cke                  ; Missing slew rate                    ;
; memory_mem_cs_n                 ; Missing slew rate                    ;
; memory_mem_ras_n                ; Missing slew rate                    ;
; memory_mem_cas_n                ; Missing slew rate                    ;
; memory_mem_we_n                 ; Missing slew rate                    ;
; memory_mem_reset_n              ; Missing slew rate                    ;
; memory_mem_odt                  ; Missing slew rate                    ;
; hps_io_hps_io_emac1_inst_TX_CLK ; Missing drive strength and slew rate ;
; hps_io_hps_io_emac1_inst_TXD0   ; Missing drive strength and slew rate ;
; hps_io_hps_io_emac1_inst_TXD1   ; Missing drive strength and slew rate ;
; hps_io_hps_io_emac1_inst_TXD2   ; Missing drive strength and slew rate ;
; hps_io_hps_io_emac1_inst_TXD3   ; Missing drive strength and slew rate ;
; hps_io_hps_io_emac1_inst_MDC    ; Missing drive strength and slew rate ;
; hps_io_hps_io_emac1_inst_TX_CTL ; Missing drive strength and slew rate ;
; hps_io_hps_io_qspi_inst_SS0     ; Missing drive strength and slew rate ;
; hps_io_hps_io_qspi_inst_CLK     ; Missing drive strength and slew rate ;
; hps_io_hps_io_sdio_inst_CLK     ; Missing drive strength and slew rate ;
; hps_io_hps_io_usb1_inst_STP     ; Missing drive strength and slew rate ;
; hps_io_hps_io_spim0_inst_CLK    ; Missing drive strength and slew rate ;
; hps_io_hps_io_spim0_inst_MOSI   ; Missing drive strength and slew rate ;
; hps_io_hps_io_spim0_inst_SS0    ; Missing drive strength and slew rate ;
; hps_io_hps_io_spim1_inst_CLK    ; Missing drive strength and slew rate ;
; hps_io_hps_io_spim1_inst_MOSI   ; Missing drive strength and slew rate ;
; hps_io_hps_io_spim1_inst_SS0    ; Missing drive strength and slew rate ;
; hps_io_hps_io_uart0_inst_TX     ; Missing drive strength and slew rate ;
; AUD_ADCLRCK                     ; Missing drive strength and slew rate ;
; AUD_BCLK                        ; Missing drive strength and slew rate ;
; AUD_DACLRCK                     ; Missing drive strength and slew rate ;
; AUD_I2C_SDAT                    ; Missing drive strength and slew rate ;
; HSMC_D[0]                       ; Missing drive strength and slew rate ;
; HSMC_D[1]                       ; Missing drive strength and slew rate ;
; HSMC_D[2]                       ; Missing drive strength and slew rate ;
; HSMC_D[3]                       ; Missing drive strength and slew rate ;
; HSMC_RX_n[0]                    ; Missing drive strength and slew rate ;
; HSMC_RX_n[1]                    ; Missing drive strength and slew rate ;
; HSMC_RX_n[2]                    ; Missing drive strength and slew rate ;
; HSMC_RX_n[3]                    ; Missing drive strength and slew rate ;
; HSMC_RX_n[4]                    ; Missing drive strength and slew rate ;
; HSMC_RX_n[5]                    ; Missing drive strength and slew rate ;
; HSMC_RX_n[6]                    ; Missing drive strength and slew rate ;
; HSMC_RX_n[7]                    ; Missing drive strength and slew rate ;
; HSMC_RX_n[8]                    ; Missing drive strength and slew rate ;
; HSMC_RX_n[9]                    ; Missing drive strength and slew rate ;
; HSMC_RX_n[10]                   ; Missing drive strength and slew rate ;
; HSMC_RX_n[11]                   ; Missing drive strength and slew rate ;
; HSMC_RX_n[12]                   ; Missing drive strength and slew rate ;
; HSMC_RX_n[13]                   ; Missing drive strength and slew rate ;
; HSMC_RX_n[14]                   ; Missing drive strength and slew rate ;
; HSMC_RX_n[15]                   ; Missing drive strength and slew rate ;
; HSMC_RX_n[16]                   ; Missing drive strength and slew rate ;
; HSMC_RX_p[0]                    ; Missing drive strength and slew rate ;
; HSMC_RX_p[1]                    ; Missing drive strength and slew rate ;
; HSMC_RX_p[2]                    ; Missing drive strength and slew rate ;
; HSMC_RX_p[3]                    ; Missing drive strength and slew rate ;
; HSMC_RX_p[4]                    ; Missing drive strength and slew rate ;
; HSMC_RX_p[5]                    ; Missing drive strength and slew rate ;
; HSMC_RX_p[6]                    ; Missing drive strength and slew rate ;
; HSMC_RX_p[7]                    ; Missing drive strength and slew rate ;
; HSMC_RX_p[8]                    ; Missing drive strength and slew rate ;
; HSMC_RX_p[9]                    ; Missing drive strength and slew rate ;
; HSMC_RX_p[10]                   ; Missing drive strength and slew rate ;
; HSMC_RX_p[11]                   ; Missing drive strength and slew rate ;
; HSMC_RX_p[12]                   ; Missing drive strength and slew rate ;
; HSMC_RX_p[13]                   ; Missing drive strength and slew rate ;
; HSMC_RX_p[14]                   ; Missing drive strength and slew rate ;
; HSMC_RX_p[15]                   ; Missing drive strength and slew rate ;
; HSMC_RX_p[16]                   ; Missing drive strength and slew rate ;
; HSMC_SDA                        ; Missing drive strength and slew rate ;
; HSMC_TX_n[0]                    ; Missing drive strength and slew rate ;
; HSMC_TX_n[1]                    ; Missing drive strength and slew rate ;
; HSMC_TX_n[2]                    ; Missing drive strength and slew rate ;
; HSMC_TX_n[3]                    ; Missing drive strength and slew rate ;
; HSMC_TX_n[4]                    ; Missing drive strength and slew rate ;
; HSMC_TX_n[5]                    ; Missing drive strength and slew rate ;
; HSMC_TX_n[6]                    ; Missing drive strength and slew rate ;
; HSMC_TX_n[7]                    ; Missing drive strength and slew rate ;
; HSMC_TX_n[8]                    ; Missing drive strength and slew rate ;
; HSMC_TX_n[9]                    ; Missing drive strength and slew rate ;
; HSMC_TX_n[10]                   ; Missing drive strength and slew rate ;
; HSMC_TX_n[11]                   ; Missing drive strength and slew rate ;
; HSMC_TX_n[12]                   ; Missing drive strength and slew rate ;
; HSMC_TX_n[13]                   ; Missing drive strength and slew rate ;
; HSMC_TX_n[14]                   ; Missing drive strength and slew rate ;
; HSMC_TX_n[15]                   ; Missing drive strength and slew rate ;
; HSMC_TX_n[16]                   ; Missing drive strength and slew rate ;
; HSMC_TX_p[0]                    ; Missing drive strength and slew rate ;
; HSMC_TX_p[1]                    ; Missing drive strength and slew rate ;
; HSMC_TX_p[2]                    ; Missing drive strength and slew rate ;
; HSMC_TX_p[3]                    ; Missing drive strength and slew rate ;
; HSMC_TX_p[4]                    ; Missing drive strength and slew rate ;
; HSMC_TX_p[5]                    ; Missing drive strength and slew rate ;
; HSMC_TX_p[6]                    ; Missing drive strength and slew rate ;
; HSMC_TX_p[7]                    ; Missing drive strength and slew rate ;
; HSMC_TX_p[8]                    ; Missing drive strength and slew rate ;
; HSMC_TX_p[9]                    ; Missing drive strength and slew rate ;
; HSMC_TX_p[10]                   ; Missing drive strength and slew rate ;
; HSMC_TX_p[11]                   ; Missing drive strength and slew rate ;
; HSMC_TX_p[12]                   ; Missing drive strength and slew rate ;
; HSMC_TX_p[13]                   ; Missing drive strength and slew rate ;
; HSMC_TX_p[14]                   ; Missing drive strength and slew rate ;
; HSMC_TX_p[15]                   ; Missing drive strength and slew rate ;
; HSMC_TX_p[16]                   ; Missing drive strength and slew rate ;
; SI5338_SCL                      ; Missing drive strength and slew rate ;
; SI5338_SDA                      ; Missing drive strength and slew rate ;
; USB_B2_DATA[0]                  ; Missing drive strength and slew rate ;
; USB_B2_DATA[1]                  ; Missing drive strength and slew rate ;
; USB_B2_DATA[2]                  ; Missing drive strength and slew rate ;
; USB_B2_DATA[3]                  ; Missing drive strength and slew rate ;
; USB_B2_DATA[4]                  ; Missing drive strength and slew rate ;
; USB_B2_DATA[5]                  ; Missing drive strength and slew rate ;
; USB_B2_DATA[6]                  ; Missing drive strength and slew rate ;
; USB_B2_DATA[7]                  ; Missing drive strength and slew rate ;
; USB_SCL                         ; Missing drive strength and slew rate ;
; USB_SDA                         ; Missing drive strength and slew rate ;
; hps_io_hps_io_gpio_inst_GPIO00  ; Missing drive strength and slew rate ;
; hps_io_hps_io_emac1_inst_MDIO   ; Missing drive strength and slew rate ;
; hps_io_hps_io_qspi_inst_IO0     ; Missing drive strength and slew rate ;
; hps_io_hps_io_qspi_inst_IO1     ; Missing drive strength and slew rate ;
; hps_io_hps_io_qspi_inst_IO2     ; Missing drive strength and slew rate ;
; hps_io_hps_io_qspi_inst_IO3     ; Missing drive strength and slew rate ;
; hps_io_hps_io_sdio_inst_CMD     ; Missing drive strength and slew rate ;
; hps_io_hps_io_sdio_inst_D0      ; Missing drive strength and slew rate ;
; hps_io_hps_io_sdio_inst_D1      ; Missing drive strength and slew rate ;
; hps_io_hps_io_sdio_inst_D2      ; Missing drive strength and slew rate ;
; hps_io_hps_io_sdio_inst_D3      ; Missing drive strength and slew rate ;
; hps_io_hps_io_usb1_inst_D0      ; Missing drive strength and slew rate ;
; hps_io_hps_io_usb1_inst_D1      ; Missing drive strength and slew rate ;
; hps_io_hps_io_usb1_inst_D2      ; Missing drive strength and slew rate ;
; hps_io_hps_io_usb1_inst_D3      ; Missing drive strength and slew rate ;
; hps_io_hps_io_usb1_inst_D4      ; Missing drive strength and slew rate ;
; hps_io_hps_io_usb1_inst_D5      ; Missing drive strength and slew rate ;
; hps_io_hps_io_usb1_inst_D6      ; Missing drive strength and slew rate ;
; hps_io_hps_io_usb1_inst_D7      ; Missing drive strength and slew rate ;
; hps_io_hps_io_i2c1_inst_SDA     ; Missing drive strength and slew rate ;
; hps_io_hps_io_i2c1_inst_SCL     ; Missing drive strength and slew rate ;
+---------------------------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+--------------------------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                    ; Action          ; Operation                                         ; Reason                     ; Node Port                ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                        ; Destination Port         ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+--------------------------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+-----------------------+
; lab3:u0|Audio_top:audio_emulator_0|clock_pll:pll|clock_pll_0002:clock_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                           ; Created         ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; lab3:u0|Audio_top:audio_emulator_0|clock_pll:pll|clock_pll_0002:clock_pll_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0                                                                                                                                                                                                           ; Created         ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_fpga_interfaces:fpga_interfaces|h2f_rst_n[0]~CLKENA0                                                                                                                                                                                                                                                ; Created         ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|~GND                                                                                                                                                                                                                                                  ; Deleted         ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; OSC_50_B4A~inputCLKENA0                                                                                                                                                                                                                                                                                                                 ; Created         ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; altera_internal_jtag~TCKUTAPCLKENA0                                                                                                                                                                                                                                                                                                     ; Created         ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; lab3:u0|VGA_LED:vga_led_0|VGA_LED_Emulator:led_emulator|VGA_CLK~CLKENA0                                                                                                                                                                                                                                                                 ; Created         ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; lab3:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0                                                                                                                                                                                               ; Created         ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|seriesterminationcontrol[0]                                                                                                                                                                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|clock_gen[0].leveled_dqs_clocks[0]                                            ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[1].acv_ac_ldc|adc_clk_cps                    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[1].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[2].acv_ac_ldc|adc_clk_cps                    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[2].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[3].acv_ac_ldc|adc_clk_cps                    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[3].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[4].acv_ac_ldc|adc_clk_cps                    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[4].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[5].acv_ac_ldc|adc_clk_cps                    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[5].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[6].acv_ac_ldc|adc_clk_cps                    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[6].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[7].acv_ac_ldc|adc_clk_cps                    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[7].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[9].acv_ac_ldc|adc_clk_cps                    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[9].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[10].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[10].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[11].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[11].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[12].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[12].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[13].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[13].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[14].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[14].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[15].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[15].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[16].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[16].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[17].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[17].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[18].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[18].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[19].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[20].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[21].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[21].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[22].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[22].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[23].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[23].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[24].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dqs_clocks[0] ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dqs_clocks[0] ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_hr_clocks[0]  ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_hr_clocks[0]                                                                                                                    ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dq_clocks[0]  ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dq_clocks[0]  ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dqs_clocks[0] ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_hr_clocks[0]  ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_hr_clocks[0]                                                                                                                    ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dq_clocks[0]  ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dq_clocks[0]  ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dqs_clocks[0] ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dqs_clocks[0] ; CLKOUT                   ;                       ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_hr_clocks[0]  ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_hr_clocks[0]  ; CLKOUT                   ;                       ;
; lab3:u0|lab3_master_0:master_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0                                                                                                                                                                        ; Created         ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; memory_mem_dm[1]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dm[3]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[1]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[3]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[4]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[5]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[6]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[7]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[8]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[9]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[10]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                             ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[11]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                             ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[12]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                             ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[13]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                             ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[14]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                             ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[15]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                             ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[16]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                             ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[17]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                             ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[18]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                             ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[19]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                             ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[20]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                             ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[21]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                             ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[22]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                             ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[23]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                             ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[24]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                             ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[25]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                             ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[26]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                             ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[27]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                             ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[28]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                             ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[29]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                             ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[30]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                             ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[31]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                             ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dqs[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                             ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dqs[1]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                             ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dqs[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                             ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dqs[3]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                             ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dqs_n[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                           ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dqs_n[1]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                           ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dqs_n[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                           ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[0]                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; lab3:u0|lab3_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a0                                                                                                                                                                                                              ; PORTBDATAOUT             ;                       ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[1]                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; lab3:u0|lab3_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a1                                                                                                                                                                                                              ; PORTBDATAOUT             ;                       ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[2]                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; lab3:u0|lab3_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a2                                                                                                                                                                                                              ; PORTBDATAOUT             ;                       ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[3]                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; lab3:u0|lab3_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a3                                                                                                                                                                                                              ; PORTBDATAOUT             ;                       ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[4]                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; lab3:u0|lab3_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a4                                                                                                                                                                                                              ; PORTBDATAOUT             ;                       ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[5]                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; lab3:u0|lab3_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a5                                                                                                                                                                                                              ; PORTBDATAOUT             ;                       ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[6]                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; lab3:u0|lab3_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a6                                                                                                                                                                                                              ; PORTBDATAOUT             ;                       ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[7]                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; lab3:u0|lab3_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a7                                                                                                                                                                                                              ; PORTBDATAOUT             ;                       ;
; lab3:u0|Audio_top:audio_emulator_0|audio_effects:ae|addr_city[4]                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; lab3:u0|Audio_top:audio_emulator_0|audio_effects:ae|addr_city[4]~DUPLICATE                                                                                                                                                                                                                                                              ;                          ;                       ;
; lab3:u0|Audio_top:audio_emulator_0|audio_effects:ae|addr_sw[13]                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; lab3:u0|Audio_top:audio_emulator_0|audio_effects:ae|addr_sw[13]~DUPLICATE                                                                                                                                                                                                                                                               ;                          ;                       ;
; lab3:u0|Audio_top:audio_emulator_0|audio_effects:ae|index[1]                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; lab3:u0|Audio_top:audio_emulator_0|audio_effects:ae|index[1]~DUPLICATE                                                                                                                                                                                                                                                                  ;                          ;                       ;
; lab3:u0|Audio_top:audio_emulator_0|audio_effects:ae|index_sw[11]                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; lab3:u0|Audio_top:audio_emulator_0|audio_effects:ae|index_sw[11]~DUPLICATE                                                                                                                                                                                                                                                              ;                          ;                       ;
; lab3:u0|Audio_top:audio_emulator_0|audio_effects:ae|index_sw[12]                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; lab3:u0|Audio_top:audio_emulator_0|audio_effects:ae|index_sw[12]~DUPLICATE                                                                                                                                                                                                                                                              ;                          ;                       ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|M[4]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|M[4]~DUPLICATE                                                                                                                                                                                                                                                                    ;                          ;                       ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[4]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[4]~DUPLICATE                                                                                                                                                                                                                     ;                          ;                       ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[6]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[6]~DUPLICATE                                                                                                                                                                                                                     ;                          ;                       ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[7]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[7]~DUPLICATE                                                                                                                                                                                                                     ;                          ;                       ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|command[2]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|command[2]~DUPLICATE                                                                                                                                                                                                                     ;                          ;                       ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[4]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[4]~DUPLICATE                                                                                                                                                                                                                     ;                          ;                       ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[6]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[6]~DUPLICATE                                                                                                                                                                                                                     ;                          ;                       ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[11]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[11]~DUPLICATE                                                                                                                                                                                                                    ;                          ;                       ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[13]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[13]~DUPLICATE                                                                                                                                                                                                                    ;                          ;                       ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.READ_SEND_ISSUE                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.READ_SEND_ISSUE~DUPLICATE                                                                                                                                                                                                          ;                          ;                       ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.RETURN_PACKET                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.RETURN_PACKET~DUPLICATE                                                                                                                                                                                                            ;                          ;                       ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_sc_fifo:fifo|wr_ptr[3]                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; lab3:u0|lab3_master_0:master_0|altera_avalon_sc_fifo:fifo|wr_ptr[3]~DUPLICATE                                                                                                                                                                                                                                                           ;                          ;                       ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_inserter:idle_inserter|received_esc                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_inserter:idle_inserter|received_esc~DUPLICATE                                                                              ;                          ;                       ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_out_bit_counter[0]                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_out_bit_counter[0]~DUPLICATE                                                                                                              ;                          ;                       ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_out_bit_counter[1]                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_out_bit_counter[1]~DUPLICATE                                                                                                              ;                          ;                       ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|idle_remover_sink_data[1]                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|idle_remover_sink_data[1]~DUPLICATE                                                                                                              ;                          ;                       ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|idle_remover_sink_data[4]                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|idle_remover_sink_data[4]~DUPLICATE                                                                                                              ;                          ;                       ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|idle_remover_sink_data[6]                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|idle_remover_sink_data[6]~DUPLICATE                                                                                                              ;                          ;                       ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_bit_counter[1]                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_bit_counter[1]~DUPLICATE                                                                                                               ;                          ;                       ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_bit_counter[2]                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_bit_counter[2]~DUPLICATE                                                                                                               ;                          ;                       ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[1]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[1]~DUPLICATE                                                                                                ;                          ;                       ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[2]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[2]~DUPLICATE                                                                                                ;                          ;                       ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[3]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[3]~DUPLICATE                                                                                                ;                          ;                       ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[10]                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[10]~DUPLICATE                                                                                               ;                          ;                       ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[14]                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[14]~DUPLICATE                                                                                               ;                          ;                       ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[15]                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[15]~DUPLICATE                                                                                               ;                          ;                       ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[17]                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[17]~DUPLICATE                                                                                               ;                          ;                       ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_bit_counter[1]                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_bit_counter[1]~DUPLICATE                                                                                                              ;                          ;                       ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b|sent_channel                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b|sent_channel~DUPLICATE                                                                                                                                                                                                                                             ;                          ;                       ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b|sent_channel_char                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b|sent_channel_char~DUPLICATE                                                                                                                                                                                                                                        ;                          ;                       ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:audio_emulator_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][72]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:audio_emulator_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][72]~DUPLICATE                                                                                                                                                          ;                          ;                       ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:audio_emulator_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][106]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:audio_emulator_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][106]~DUPLICATE                                                                                                                                                         ;                          ;                       ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:vga_led_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][52]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:vga_led_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][52]~DUPLICATE                                                                                                                                                                 ;                          ;                       ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:vga_led_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][61]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:vga_led_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][61]~DUPLICATE                                                                                                                                                                 ;                          ;                       ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:vga_led_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][79]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:vga_led_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][79]~DUPLICATE                                                                                                                                                                 ;                          ;                       ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:vga_led_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][106]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:vga_led_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][106]~DUPLICATE                                                                                                                                                                ;                          ;                       ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:vga_led_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:vga_led_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                ;                          ;                       ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[5]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[5]~DUPLICATE                                                                                                                                             ;                          ;                       ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[6]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[6]~DUPLICATE                                                                                                                                             ;                          ;                       ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[14]                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[14]~DUPLICATE                                                                                                                                            ;                          ;                       ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[18]                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[18]~DUPLICATE                                                                                                                                            ;                          ;                       ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[70]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[70]~DUPLICATE                                                                                                                                       ;                          ;                       ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[53]                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[53]~DUPLICATE                                                                                                                                           ;                          ;                       ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_valid_reg                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_valid_reg~DUPLICATE                                                                                                                                             ;                          ;                       ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:audio_emulator_0_avalon_slave_0_translator|read_latency_shift_reg[0]                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:audio_emulator_0_avalon_slave_0_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                          ;                          ;                       ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter|pending_response_count[0]                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter|pending_response_count[0]~DUPLICATE                                                                                                                                                                                                              ;                          ;                       ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|lab3_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|packet_in_progress                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|lab3_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|packet_in_progress~DUPLICATE                                                                                                                                                                                                      ;                          ;                       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]~DUPLICATE                                                                                                                                                                                                                                                     ;                          ;                       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~DUPLICATE                                                                                                                                                                                                                                               ;                          ;                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+--------------------------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                                                                                                  ;
+-----------------------------+---------------------------------------------+--------------+----------------------------------------------------------------------------------------------+---------------+----------------------------+
; Name                        ; Ignored Entity                              ; Ignored From ; Ignored To                                                                                   ; Ignored Value ; Ignored Source             ;
+-----------------------------+---------------------------------------------+--------------+----------------------------------------------------------------------------------------------+---------------+----------------------------+
; Location                    ;                                             ;              ; DDR3_A[0]                                                                                    ; PIN_AJ14      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_A[10]                                                                                   ; PIN_AJ9       ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_A[11]                                                                                   ; PIN_AK9       ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_A[12]                                                                                   ; PIN_AK7       ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_A[13]                                                                                   ; PIN_AK8       ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_A[14]                                                                                   ; PIN_AG12      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_A[1]                                                                                    ; PIN_AK14      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_A[2]                                                                                    ; PIN_AH12      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_A[3]                                                                                    ; PIN_AJ12      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_A[4]                                                                                    ; PIN_AG15      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_A[5]                                                                                    ; PIN_AH15      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_A[6]                                                                                    ; PIN_AK12      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_A[7]                                                                                    ; PIN_AK13      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_A[8]                                                                                    ; PIN_AH13      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_A[9]                                                                                    ; PIN_AH14      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_BA[0]                                                                                   ; PIN_AH10      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_BA[1]                                                                                   ; PIN_AJ11      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_BA[2]                                                                                   ; PIN_AK11      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_CAS_n                                                                                   ; PIN_AH7       ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_CKE                                                                                     ; PIN_AJ21      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_CK_n                                                                                    ; PIN_AA15      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_CK_p                                                                                    ; PIN_AA14      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_CS_n                                                                                    ; PIN_AB15      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_DM[0]                                                                                   ; PIN_AH17      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_DM[1]                                                                                   ; PIN_AG23      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_DM[2]                                                                                   ; PIN_AK23      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_DM[3]                                                                                   ; PIN_AJ27      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_DQS_n[0]                                                                                ; PIN_W16       ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_DQS_n[1]                                                                                ; PIN_W17       ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_DQS_n[2]                                                                                ; PIN_AA18      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_DQS_n[3]                                                                                ; PIN_AD19      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_DQS_p[0]                                                                                ; PIN_V16       ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_DQS_p[1]                                                                                ; PIN_V17       ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_DQS_p[2]                                                                                ; PIN_Y17       ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_DQS_p[3]                                                                                ; PIN_AC20      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_DQ[0]                                                                                   ; PIN_AF18      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_DQ[10]                                                                                  ; PIN_AG18      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_DQ[11]                                                                                  ; PIN_AK19      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_DQ[12]                                                                                  ; PIN_AG20      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_DQ[13]                                                                                  ; PIN_AF19      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_DQ[14]                                                                                  ; PIN_AJ20      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_DQ[15]                                                                                  ; PIN_AH24      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_DQ[16]                                                                                  ; PIN_AE19      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_DQ[17]                                                                                  ; PIN_AE18      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_DQ[18]                                                                                  ; PIN_AG22      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_DQ[19]                                                                                  ; PIN_AK22      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_DQ[1]                                                                                   ; PIN_AE17      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_DQ[20]                                                                                  ; PIN_AF21      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_DQ[21]                                                                                  ; PIN_AF20      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_DQ[22]                                                                                  ; PIN_AH23      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_DQ[23]                                                                                  ; PIN_AK24      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_DQ[24]                                                                                  ; PIN_AF24      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_DQ[25]                                                                                  ; PIN_AF23      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_DQ[26]                                                                                  ; PIN_AJ24      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_DQ[27]                                                                                  ; PIN_AK26      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_DQ[28]                                                                                  ; PIN_AE23      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_DQ[29]                                                                                  ; PIN_AE22      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_DQ[2]                                                                                   ; PIN_AG16      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_DQ[30]                                                                                  ; PIN_AG25      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_DQ[31]                                                                                  ; PIN_AK27      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_DQ[3]                                                                                   ; PIN_AF16      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_DQ[4]                                                                                   ; PIN_AH20      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_DQ[5]                                                                                   ; PIN_AG21      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_DQ[6]                                                                                   ; PIN_AJ16      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_DQ[7]                                                                                   ; PIN_AH18      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_DQ[8]                                                                                   ; PIN_AK18      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_DQ[9]                                                                                   ; PIN_AJ17      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_ODT                                                                                     ; PIN_AE16      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_RAS_n                                                                                   ; PIN_AH8       ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_RESET_n                                                                                 ; PIN_AK21      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_RZQ                                                                                     ; PIN_AG17      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DDR3_WE_n                                                                                    ; PIN_AJ6       ; QSF Assignment             ;
; Location                    ;                                             ;              ; HSMC_GXB_RX_p[0]                                                                             ; PIN_AE2       ; QSF Assignment             ;
; Location                    ;                                             ;              ; HSMC_GXB_RX_p[1]                                                                             ; PIN_AC2       ; QSF Assignment             ;
; Location                    ;                                             ;              ; HSMC_GXB_RX_p[2]                                                                             ; PIN_AA2       ; QSF Assignment             ;
; Location                    ;                                             ;              ; HSMC_GXB_RX_p[3]                                                                             ; PIN_W2        ; QSF Assignment             ;
; Location                    ;                                             ;              ; HSMC_GXB_RX_p[4]                                                                             ; PIN_U2        ; QSF Assignment             ;
; Location                    ;                                             ;              ; HSMC_GXB_RX_p[5]                                                                             ; PIN_R2        ; QSF Assignment             ;
; Location                    ;                                             ;              ; HSMC_GXB_RX_p[6]                                                                             ; PIN_N2        ; QSF Assignment             ;
; Location                    ;                                             ;              ; HSMC_GXB_RX_p[7]                                                                             ; PIN_J2        ; QSF Assignment             ;
; Location                    ;                                             ;              ; HSMC_GXB_TX_p[0]                                                                             ; PIN_AD4       ; QSF Assignment             ;
; Location                    ;                                             ;              ; HSMC_GXB_TX_p[1]                                                                             ; PIN_AB4       ; QSF Assignment             ;
; Location                    ;                                             ;              ; HSMC_GXB_TX_p[2]                                                                             ; PIN_Y4        ; QSF Assignment             ;
; Location                    ;                                             ;              ; HSMC_GXB_TX_p[3]                                                                             ; PIN_V4        ; QSF Assignment             ;
; Location                    ;                                             ;              ; HSMC_GXB_TX_p[4]                                                                             ; PIN_T4        ; QSF Assignment             ;
; Location                    ;                                             ;              ; HSMC_GXB_TX_p[5]                                                                             ; PIN_P4        ; QSF Assignment             ;
; Location                    ;                                             ;              ; HSMC_GXB_TX_p[6]                                                                             ; PIN_M4        ; QSF Assignment             ;
; Location                    ;                                             ;              ; HSMC_GXB_TX_p[7]                                                                             ; PIN_H4        ; QSF Assignment             ;
; Location                    ;                                             ;              ; HSMC_REF_CLK_p                                                                               ; PIN_P9        ; QSF Assignment             ;
; PLL Compensation Mode       ; SoCKit_Top                                  ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|pll0|fbout                                             ; DIRECT        ; QSF Assignment             ;
; Global Signal               ; SoCKit_Top                                  ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].read_capture_clk_buffer ; OFF           ; QSF Assignment             ;
; Global Signal               ; SoCKit_Top                                  ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].read_capture_clk_buffer ; OFF           ; QSF Assignment             ;
; Global Signal               ; SoCKit_Top                                  ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].read_capture_clk_buffer ; OFF           ; QSF Assignment             ;
; Global Signal               ; SoCKit_Top                                  ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].read_capture_clk_buffer ; OFF           ; QSF Assignment             ;
; Global Signal               ; SoCKit_Top                                  ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_wraddress[0]    ; OFF           ; QSF Assignment             ;
; Global Signal               ; SoCKit_Top                                  ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_wraddress[1]    ; OFF           ; QSF Assignment             ;
; Global Signal               ; SoCKit_Top                                  ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_wraddress[2]    ; OFF           ; QSF Assignment             ;
; Global Signal               ; SoCKit_Top                                  ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_wraddress[3]    ; OFF           ; QSF Assignment             ;
; Global Signal               ; SoCKit_Top                                  ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_write_side[0]   ; OFF           ; QSF Assignment             ;
; Global Signal               ; SoCKit_Top                                  ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_write_side[1]   ; OFF           ; QSF Assignment             ;
; Global Signal               ; SoCKit_Top                                  ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_write_side[2]   ; OFF           ; QSF Assignment             ;
; Global Signal               ; SoCKit_Top                                  ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_write_side[3]   ; OFF           ; QSF Assignment             ;
; Global Signal               ; SoCKit_Top                                  ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|ureset|phy_reset_mem_stable_n               ; OFF           ; QSF Assignment             ;
; Global Signal               ; SoCKit_Top                                  ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|ureset|phy_reset_n                          ; OFF           ; QSF Assignment             ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[0].oe_reg                                                                    ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[1].oe_reg                                                                    ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[2].oe_reg                                                                    ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[3].oe_reg                                                                    ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[4].oe_reg                                                                    ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[5].oe_reg                                                                    ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[6].oe_reg                                                                    ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[7].oe_reg                                                                    ; on            ; Compiler or HDL Assignment ;
+-----------------------------+---------------------------------------------+--------------+----------------------------------------------------------------------------------------------+---------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 17326 ) ; 0.00 % ( 0 / 17326 )       ; 0.00 % ( 0 / 17326 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 17326 ) ; 0.00 % ( 0 / 17326 )       ; 0.00 % ( 0 / 17326 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                                                                                 ;
+---------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+-----------------------------------------------------------------------------------+
; Partition Name                  ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                                                                          ;
+---------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+-----------------------------------------------------------------------------------+
; Top                             ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                                                                   ;
; lab3_hps_0_hps_io_border:border ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border ;
; sld_hub:auto_hub                ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub                                                                  ;
; hard_block:auto_generated_inst  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst                                                    ;
+---------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+-----------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                      ;
+---------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                  ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+---------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                             ; 0.00 % ( 0 / 16304 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; lab3_hps_0_hps_io_border:border ; 0.00 % ( 0 / 816 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_hub:auto_hub                ; 0.00 % ( 0 / 172 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst  ; 0.00 % ( 0 / 34 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+---------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/user4/spring14/kb2673/nuny_v10/output_files/SoCKit_Top.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 5,803 / 41,910        ; 14 %  ;
; ALMs needed [=A-B+C]                                        ; 5,803                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 6,934 / 41,910        ; 17 %  ;
;         [a] ALMs used for LUT logic and registers           ; 1,463                 ;       ;
;         [b] ALMs used for LUT logic                         ; 2,613                 ;       ;
;         [c] ALMs used for registers                         ; 2,858                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1,598 / 41,910        ; 4 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 467 / 41,910          ; 1 %   ;
;         [a] Due to location constrained logic               ; 17                    ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 413                   ;       ;
;         [c] Due to LAB input limits                         ; 37                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 878 / 4,191           ; 21 %  ;
;     -- Logic LABs                                           ; 878                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 6,192                 ;       ;
;     -- 7 input functions                                    ; 40                    ;       ;
;     -- 6 input functions                                    ; 3,212                 ;       ;
;     -- 5 input functions                                    ; 423                   ;       ;
;     -- 4 input functions                                    ; 374                   ;       ;
;     -- <=3 input functions                                  ; 2,143                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 2,440                 ;       ;
; Dedicated logic registers                                   ; 9,018                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 8,642 / 83,820        ; 10 %  ;
;         -- Secondary logic registers                        ; 376 / 83,820          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 8,964                 ;       ;
;         -- Routing optimization registers                   ; 54                    ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 289 / 499             ; 58 %  ;
;     -- Clock pins                                           ; 6 / 11                ; 55 %  ;
;     -- Dedicated input pins                                 ; 3 / 39                ; 8 %   ;
; I/O registers                                               ; 226                   ;       ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 1 / 1 ( 100 % )       ;       ;
;     -- Clock resets                                         ; 1 / 1 ( 100 % )       ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 1 / 1 ( 100 % )       ;       ;
;     -- F2S AXI                                              ; 1 / 1 ( 100 % )       ;       ;
;     -- AXI Lightweight                                      ; 1 / 1 ( 100 % )       ;       ;
;     -- SDRAM                                                ; 1 / 1 ( 100 % )       ;       ;
;     -- Interrupts                                           ; 1 / 1 ( 100 % )       ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 1 / 1 ( 100 % )       ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 1 / 2 ( 50 % )        ;       ;
;     -- I2C                                                  ; 1 / 4 ( 25 % )        ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 1 / 1 ( 100 % )       ;       ;
;     -- SDMMC                                                ; 1 / 1 ( 100 % )       ;       ;
;     -- SPI Master                                           ; 2 / 2 ( 100 % )       ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 1 / 2 ( 50 % )        ;       ;
;     -- USB                                                  ; 1 / 2 ( 50 % )        ;       ;
;                                                             ;                       ;       ;
; Global signals                                              ; 8                     ;       ;
; M10K blocks                                                 ; 509 / 553             ; 92 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 4,173,312 / 5,662,720 ; 74 %  ;
; Total block memory implementation bits                      ; 5,212,160 / 5,662,720 ; 92 %  ;
; Total DSP Blocks                                            ; 1 / 112               ; < 1 % ;
; Fractional PLLs                                             ; 1 / 6                 ; 17 %  ;
; Global clocks                                               ; 8 / 16                ; 50 %  ;
; Quadrant clocks                                             ; 0 / 66                ; 0 %   ;
; Horizontal periphery clocks and Vertical periphery clocks   ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 2                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 9                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 9                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 9                 ; 0 %   ;
; Impedance control blocks                                    ; 1 / 4                 ; 25 %  ;
; Hard Memory Controllers                                     ; 1 / 2                 ; 50 %  ;
; Average interconnect usage (total/H/V)                      ; 7% / 8% / 7%          ;       ;
; Peak interconnect usage (total/H/V)                         ; 35% / 37% / 34%       ;       ;
; Maximum fan-out                                             ; 8102                  ;       ;
; Highest non-global fan-out                                  ; 725                   ;       ;
; Total fan-out                                               ; 67556                 ;       ;
; Average fan-out                                             ; 3.46                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                                   ;
+-------------------------------------------------------------+-----------------------+---------------------------------+----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; lab3_hps_0_hps_io_border:border ; sld_hub:auto_hub     ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+---------------------------------+----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 6075 / 41910 ( 14 % ) ; 0 / 41910 ( 0 % )               ; 57 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 6075                  ; 0                               ; 57                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 6870 / 41910 ( 16 % ) ; 0 / 41910 ( 0 % )               ; 64 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 1434                  ; 0                               ; 29                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 2588                  ; 0                               ; 25                   ; 0                              ;
;         [c] ALMs used for registers                         ; 2848                  ; 0                               ; 10                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                               ; 0                    ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1262 / 41910 ( 3 % )  ; 0 / 41910 ( 0 % )               ; 7 / 41910 ( < 1 % )  ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 467 / 41910 ( 1 % )   ; 0 / 41910 ( 0 % )               ; 0 / 41910 ( 0 % )    ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 17                    ; 0                               ; 0                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 413                   ; 0                               ; 0                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 37                    ; 0                               ; 0                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                               ; 0                    ; 0                              ;
;                                                             ;                       ;                                 ;                      ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                             ; Low                  ; Low                            ;
;                                                             ;                       ;                                 ;                      ;                                ;
; Total LABs:  partially or completely used                   ; 868 / 4191 ( 21 % )   ; 0 / 4191 ( 0 % )                ; 10 / 4191 ( < 1 % )  ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 868                   ; 0                               ; 10                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                               ; 0                    ; 0                              ;
;                                                             ;                       ;                                 ;                      ;                                ;
; Combinational ALUT usage for logic                          ; 6098                  ; 0                               ; 94                   ; 0                              ;
;     -- 7 input functions                                    ; 39                    ; 0                               ; 1                    ; 0                              ;
;     -- 6 input functions                                    ; 3202                  ; 0                               ; 10                   ; 0                              ;
;     -- 5 input functions                                    ; 401                   ; 0                               ; 22                   ; 0                              ;
;     -- 4 input functions                                    ; 359                   ; 0                               ; 15                   ; 0                              ;
;     -- <=3 input functions                                  ; 2097                  ; 0                               ; 46                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 2429                  ; 0                               ; 11                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                               ; 0                    ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                               ; 0                    ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                               ; 0                    ; 0                              ;
;                                                             ;                       ;                                 ;                      ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                               ; 0                    ; 0                              ;
;     -- By type:                                             ;                       ;                                 ;                      ;                                ;
;         -- Primary logic registers                          ; 8564 / 83820 ( 10 % ) ; 0 / 83820 ( 0 % )               ; 78 / 83820 ( < 1 % ) ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 374 / 83820 ( < 1 % ) ; 0 / 83820 ( 0 % )               ; 2 / 83820 ( < 1 % )  ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                 ;                      ;                                ;
;         -- Design implementation registers                  ; 8886                  ; 0                               ; 78                   ; 0                              ;
;         -- Routing optimization registers                   ; 52                    ; 0                               ; 2                    ; 0                              ;
;                                                             ;                       ;                                 ;                      ;                                ;
;                                                             ;                       ;                                 ;                      ;                                ;
; Virtual pins                                                ; 0                     ; 0                               ; 0                    ; 0                              ;
; I/O pins                                                    ; 218                   ; 68                              ; 0                    ; 3                              ;
; I/O registers                                               ; 50                    ; 176                             ; 0                    ; 0                              ;
; Total block memory bits                                     ; 4173312               ; 0                               ; 0                    ; 0                              ;
; Total block memory implementation bits                      ; 5212160               ; 0                               ; 0                    ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                   ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 509 / 553 ( 92 % )    ; 0 / 553 ( 0 % )                 ; 0 / 553 ( 0 % )      ; 0 / 553 ( 0 % )                ;
; DSP block                                                   ; 1 / 112 ( < 1 % )     ; 0 / 112 ( 0 % )                 ; 0 / 112 ( 0 % )      ; 0 / 112 ( 0 % )                ;
; DLL                                                         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                  ; 0 / 4 ( 0 % )        ; 0 / 4 ( 0 % )                  ;
; Clock enable block                                          ; 3 / 116 ( 2 % )       ; 0 / 116 ( 0 % )                 ; 0 / 116 ( 0 % )      ; 5 / 116 ( 4 % )                ;
; Impedance control block                                     ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                  ; 0 / 4 ( 0 % )        ; 0 / 4 ( 0 % )                  ;
; Double data rate I/O output circuitry                       ; 0 / 1325 ( 0 % )      ; 186 / 1325 ( 14 % )             ; 0 / 1325 ( 0 % )     ; 0 / 1325 ( 0 % )               ;
; Double data rate I/O input circuitry                        ; 0 / 400 ( 0 % )       ; 32 / 400 ( 8 % )                ; 0 / 400 ( 0 % )      ; 0 / 400 ( 0 % )                ;
; Double data rate I/O output circuitry                       ; 0 / 400 ( 0 % )       ; 66 / 400 ( 16 % )               ; 0 / 400 ( 0 % )      ; 0 / 400 ( 0 % )                ;
; Double data rate I/O output enable circuitry                ; 0 / 425 ( 0 % )       ; 40 / 425 ( 9 % )                ; 0 / 425 ( 0 % )      ; 0 / 425 ( 0 % )                ;
; Impedance logic block                                       ; 0 / 8 ( 0 % )         ; 2 / 8 ( 25 % )                  ; 0 / 8 ( 0 % )        ; 0 / 8 ( 0 % )                  ;
; DQS pin delay chain                                         ; 0 / 25 ( 0 % )        ; 4 / 25 ( 16 % )                 ; 0 / 25 ( 0 % )       ; 0 / 25 ( 0 % )                 ;
; DQS pin enable control                                      ; 0 / 25 ( 0 % )        ; 4 / 25 ( 16 % )                 ; 0 / 25 ( 0 % )       ; 0 / 25 ( 0 % )                 ;
; Delay chain                                                 ; 0 / 1300 ( 0 % )      ; 124 / 1300 ( 9 % )              ; 0 / 1300 ( 0 % )     ; 0 / 1300 ( 0 % )               ;
; Pin configuration                                           ; 0 / 400 ( 0 % )       ; 40 / 400 ( 10 % )               ; 0 / 400 ( 0 % )      ; 0 / 400 ( 0 % )                ;
; DQS pin configuration                                       ; 0 / 25 ( 0 % )        ; 4 / 25 ( 16 % )                 ; 0 / 25 ( 0 % )       ; 0 / 25 ( 0 % )                 ;
; Signal Splitter                                             ; 0 / 400 ( 0 % )       ; 5 / 400 ( 1 % )                 ; 0 / 400 ( 0 % )      ; 0 / 400 ( 0 % )                ;
; Leveling delay chain                                        ; 0 / 36 ( 0 % )        ; 6 / 36 ( 16 % )                 ; 0 / 36 ( 0 % )       ; 0 / 36 ( 0 % )                 ;
; Clock Phase Select                                          ; 0 / 175 ( 0 % )       ; 26 / 175 ( 14 % )               ; 0 / 175 ( 0 % )      ; 0 / 175 ( 0 % )                ;
; Read FIFO Read Clock Select Block                           ; 0 / 400 ( 0 % )       ; 32 / 400 ( 8 % )                ; 0 / 400 ( 0 % )      ; 0 / 400 ( 0 % )                ;
; LFIFO                                                       ; 0 / 25 ( 0 % )        ; 4 / 25 ( 16 % )                 ; 0 / 25 ( 0 % )       ; 0 / 25 ( 0 % )                 ;
; HPS SDRAM PLL                                               ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                 ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )                  ;
; HPS EMAC peripheral                                         ; 0 / 2 ( 0 % )         ; 1 / 2 ( 50 % )                  ; 0 / 2 ( 0 % )        ; 0 / 2 ( 0 % )                  ;
; HPS I2C peripheral                                          ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                  ; 0 / 4 ( 0 % )        ; 0 / 4 ( 0 % )                  ;
; HPS SDMMC peripheral                                        ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                 ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )                  ;
; HPS QSPI peripheral                                         ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                 ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )                  ;
; HPS SPI Master peripheral                                   ; 0 / 2 ( 0 % )         ; 2 / 2 ( 100 % )                 ; 0 / 2 ( 0 % )        ; 0 / 2 ( 0 % )                  ;
; HPS UART peripheral                                         ; 0 / 2 ( 0 % )         ; 1 / 2 ( 50 % )                  ; 0 / 2 ( 0 % )        ; 0 / 2 ( 0 % )                  ;
; HPS USB peripheral                                          ; 0 / 2 ( 0 % )         ; 1 / 2 ( 50 % )                  ; 0 / 2 ( 0 % )        ; 0 / 2 ( 0 % )                  ;
; HPS DBG APB interface                                       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                   ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )                   ; 0 / 6 ( 0 % )        ; 1 / 6 ( 16 % )                 ;
; Hard Memory Controller                                      ; 0 / 2 ( 0 % )         ; 1 / 2 ( 50 % )                  ; 0 / 2 ( 0 % )        ; 0 / 2 ( 0 % )                  ;
; HPS boot from FPGA interface                                ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                   ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; HPS clock resets interface                                  ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                   ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; FPGA-to-HPS interface                                       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                   ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; HPS FPGA-to-SDRAM interface                                 ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                   ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; HPS-to-FPGA interface                                       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                   ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; HPS-to-FPGA lightweight interface                           ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                   ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; HPS interrupts interface                                    ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                   ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; HPS TPIU trace interface                                    ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                   ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; IR FIFO USERDES Block                                       ; 0 / 400 ( 0 % )       ; 32 / 400 ( 8 % )                ; 0 / 400 ( 0 % )      ; 0 / 400 ( 0 % )                ;
; Hard Memory PHY                                             ; 0 / 2 ( 0 % )         ; 1 / 2 ( 50 % )                  ; 0 / 2 ( 0 % )        ; 0 / 2 ( 0 % )                  ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 0 / 54 ( 0 % )                  ; 0 / 54 ( 0 % )       ; 2 / 54 ( 3 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )                   ; 0 / 6 ( 0 % )        ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )                   ; 0 / 6 ( 0 % )        ; 1 / 6 ( 16 % )                 ;
; VFIFO                                                       ; 0 / 25 ( 0 % )        ; 4 / 25 ( 16 % )                 ; 0 / 25 ( 0 % )       ; 0 / 25 ( 0 % )                 ;
;                                                             ;                       ;                                 ;                      ;                                ;
; Connections                                                 ;                       ;                                 ;                      ;                                ;
;     -- Input Connections                                    ; 2159                  ; 73                              ; 118                  ; 53                             ;
;     -- Registered Input Connections                         ; 1285                  ; 0                               ; 88                   ; 0                              ;
;     -- Output Connections                                   ; 161                   ; 101                             ; 244                  ; 1897                           ;
;     -- Registered Output Connections                        ; 0                     ; 0                               ; 243                  ; 0                              ;
;                                                             ;                       ;                                 ;                      ;                                ;
; Internal Connections                                        ;                       ;                                 ;                      ;                                ;
;     -- Total Connections                                    ; 65614                 ; 5193                            ; 842                  ; 2014                           ;
;     -- Registered Connections                               ; 20712                 ; 100                             ; 651                  ; 0                              ;
;                                                             ;                       ;                                 ;                      ;                                ;
; External Connections                                        ;                       ;                                 ;                      ;                                ;
;     -- Top                                                  ; 180                   ; 54                              ; 249                  ; 1837                           ;
;     -- lab3_hps_0_hps_io_border:border                      ; 54                    ; 120                             ; 0                    ; 0                              ;
;     -- sld_hub:auto_hub                                     ; 249                   ; 0                               ; 0                    ; 113                            ;
;     -- hard_block:auto_generated_inst                       ; 1837                  ; 0                               ; 113                  ; 0                              ;
;                                                             ;                       ;                                 ;                      ;                                ;
; Partition Interface                                         ;                       ;                                 ;                      ;                                ;
;     -- Input Ports                                          ; 69                    ; 13                              ; 15                   ; 58                             ;
;     -- Output Ports                                         ; 103                   ; 49                              ; 33                   ; 113                            ;
;     -- Bidir Ports                                          ; 150                   ; 60                              ; 0                    ; 0                              ;
;                                                             ;                       ;                                 ;                      ;                                ;
; Registered Ports                                            ;                       ;                                 ;                      ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                               ; 3                    ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                               ; 22                   ; 0                              ;
;                                                             ;                       ;                                 ;                      ;                                ;
; Port Connectivity                                           ;                       ;                                 ;                      ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                               ; 5                    ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                               ; 1                    ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                               ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                               ; 0                    ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                               ; 1                    ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                               ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                               ; 2                    ; 20                             ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                               ; 22                   ; 0                              ;
+-------------------------------------------------------------+-----------------------+---------------------------------+----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                           ;
+---------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+-----------------+-------------+---------------------------+----------------------+
; Name                            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard    ; Termination ; Termination Control Block ; Location assigned by ;
+---------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+-----------------+-------------+---------------------------+----------------------+
; AUD_ADCDAT                      ; AC27  ; 5A       ; 89           ; 16           ; 20           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; HSMC_CLKIN_n[1]                 ; AB27  ; 5B       ; 89           ; 23           ; 20           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; HSMC_CLKIN_n[2]                 ; G15   ; 8A       ; 40           ; 81           ; 17           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; HSMC_CLKIN_p[1]                 ; AA26  ; 5B       ; 89           ; 23           ; 3            ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; HSMC_CLKIN_p[2]                 ; H15   ; 8A       ; 40           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; HSMC_CLK_IN0                    ; J14   ; 8A       ; 32           ; 81           ; 17           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; IRDA_RXD                        ; AH2   ; 3A       ; 10           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; KEY[0]                          ; AE9   ; 3A       ; 2            ; 0            ; 91           ; 55                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; KEY[1]                          ; AE12  ; 3A       ; 2            ; 0            ; 57           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; KEY[2]                          ; AD9   ; 3A       ; 2            ; 0            ; 74           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; KEY[3]                          ; AD11  ; 3A       ; 2            ; 0            ; 40           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; OSC_50_B3B                      ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; OSC_50_B4A                      ; AA16  ; 4A       ; 56           ; 0            ; 0            ; 928                   ; 0                  ; yes    ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; OSC_50_B5B                      ; Y26   ; 5B       ; 89           ; 25           ; 3            ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; OSC_50_B8A                      ; K14   ; 8A       ; 32           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; PCIE_PERST_n                    ; W22   ; 5A       ; 89           ; 8            ; 20           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; PCIE_WAKE_n                     ; W21   ; 5A       ; 89           ; 8            ; 3            ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; RESET_n                         ; AD27  ; 5A       ; 89           ; 8            ; 54           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; SW[0]                           ; W25   ; 5B       ; 89           ; 20           ; 43           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; SW[1]                           ; V25   ; 5B       ; 89           ; 20           ; 60           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; SW[2]                           ; AC28  ; 5B       ; 89           ; 20           ; 77           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; SW[3]                           ; AC29  ; 5B       ; 89           ; 20           ; 94           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; TEMP_DOUT                       ; AG1   ; 3A       ; 10           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; USB_B2_CLK                      ; AF13  ; 3B       ; 22           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; USB_OE_n                        ; AE14  ; 3B       ; 24           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; USB_RD_n                        ; AJ5   ; 3B       ; 24           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; USB_RESET_n                     ; AD14  ; 3B       ; 24           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; USB_WR_n                        ; AK6   ; 3B       ; 24           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; hps_io_hps_io_emac1_inst_RXD0   ; A21   ; 7B       ; 69           ; 81           ; 7            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; hps_io_hps_io_emac1_inst_RXD1   ; B20   ; 7B       ; 68           ; 81           ; 10           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; hps_io_hps_io_emac1_inst_RXD2   ; B18   ; 7B       ; 66           ; 81           ; 1            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; hps_io_hps_io_emac1_inst_RXD3   ; D21   ; 7B       ; 66           ; 81           ; 7            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; hps_io_hps_io_emac1_inst_RX_CLK ; G20   ; 7B       ; 68           ; 81           ; 4            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; hps_io_hps_io_emac1_inst_RX_CTL ; K17   ; 7B       ; 68           ; 81           ; 1            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; hps_io_hps_io_spim0_inst_MISO   ; B23   ; 7A       ; 77           ; 81           ; 10           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; hps_io_hps_io_spim1_inst_MISO   ; E24   ; 7A       ; 74           ; 81           ; 7            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; hps_io_hps_io_uart0_inst_RX     ; B25   ; 7A       ; 79           ; 81           ; 7            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; hps_io_hps_io_usb1_inst_CLK     ; N16   ; 7D       ; 52           ; 81           ; 4            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; hps_io_hps_io_usb1_inst_DIR     ; E14   ; 7D       ; 49           ; 81           ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; hps_io_hps_io_usb1_inst_NXT     ; A14   ; 7D       ; 49           ; 81           ; 6            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; memory_oct_rzqin                ; D27   ; 6A       ; 89           ; 80           ; 54           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; SSTL-15 Class I ; Off         ; --                        ; Fitter               ;
+---------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+-----------------+-------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------------------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+---------------------------------+------------------+-----------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard                    ; Current Strength ; Termination                       ; Termination Control Block                                                                                                                        ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------------------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+---------------------------------+------------------+-----------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; AUD_DACDAT                      ; AG3   ; 3A       ; 6            ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUD_I2C_SCLK                    ; AH30  ; 5A       ; 89           ; 16           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUD_MUTE                        ; AD26  ; 5A       ; 89           ; 16           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUD_XCK                         ; AC9   ; 3A       ; 4            ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; FAN_CTRL                        ; AG27  ; 5A       ; 89           ; 4            ; 77           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HSMC_CLKOUT_n[1]                ; E6    ; 8A       ; 4            ; 81           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HSMC_CLKOUT_n[2]                ; A10   ; 8A       ; 38           ; 81           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HSMC_CLKOUT_p[1]                ; E7    ; 8A       ; 4            ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HSMC_CLKOUT_p[2]                ; A11   ; 8A       ; 38           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HSMC_CLK_OUT0                   ; AD29  ; 5B       ; 89           ; 23           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HSMC_SCL                        ; AA28  ; 5B       ; 89           ; 21           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[0]                          ; AF10  ; 3A       ; 4            ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[1]                          ; AD10  ; 3A       ; 4            ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[2]                          ; AE11  ; 3A       ; 4            ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[3]                          ; AD7   ; 3A       ; 6            ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; TEMP_CS_n                       ; AF8   ; 3A       ; 10           ; 0            ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; TEMP_DIN                        ; AG7   ; 3A       ; 10           ; 0            ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; TEMP_SCLK                       ; AF9   ; 3A       ; 8            ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; USB_EMPTY                       ; AJ4   ; 3B       ; 22           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; USB_FULL                        ; AK3   ; 3B       ; 20           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_BLANK_n                     ; AH3   ; 3A       ; 16           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[0]                        ; AE28  ; 5A       ; 89           ; 11           ; 94           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[1]                        ; Y23   ; 5A       ; 89           ; 13           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[2]                        ; Y24   ; 5A       ; 89           ; 13           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[3]                        ; AG28  ; 5A       ; 89           ; 13           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[4]                        ; AF28  ; 5A       ; 89           ; 13           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[5]                        ; V23   ; 5A       ; 89           ; 15           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[6]                        ; W24   ; 5A       ; 89           ; 15           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[7]                        ; AF29  ; 5A       ; 89           ; 15           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_CLK                         ; W20   ; 5A       ; 89           ; 6            ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[0]                        ; Y21   ; 5A       ; 89           ; 6            ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[1]                        ; AA25  ; 5A       ; 89           ; 9            ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[2]                        ; AB26  ; 5A       ; 89           ; 9            ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[3]                        ; AB22  ; 5A       ; 89           ; 9            ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[4]                        ; AB23  ; 5A       ; 89           ; 9            ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[5]                        ; AA24  ; 5A       ; 89           ; 11           ; 43           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[6]                        ; AB25  ; 5A       ; 89           ; 11           ; 60           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[7]                        ; AE27  ; 5A       ; 89           ; 11           ; 77           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_HS                          ; AD12  ; 3A       ; 16           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[0]                        ; AG5   ; 3A       ; 14           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[1]                        ; AA12  ; 3A       ; 12           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[2]                        ; AB12  ; 3A       ; 12           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[3]                        ; AF6   ; 3A       ; 12           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[4]                        ; AG6   ; 3A       ; 12           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[5]                        ; AJ2   ; 3A       ; 14           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[6]                        ; AH5   ; 3A       ; 14           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[7]                        ; AJ1   ; 3A       ; 14           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_SYNC_n                      ; AG2   ; 3A       ; 16           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_VS                          ; AC12  ; 3A       ; 16           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hps_io_hps_io_emac1_inst_MDC    ; B21   ; 7B       ; 69           ; 81           ; 10           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hps_io_hps_io_emac1_inst_TXD0   ; F20   ; 7B       ; 71           ; 81           ; 7            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hps_io_hps_io_emac1_inst_TXD1   ; J19   ; 7B       ; 71           ; 81           ; 4            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hps_io_hps_io_emac1_inst_TXD2   ; F21   ; 7B       ; 71           ; 81           ; 10           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hps_io_hps_io_emac1_inst_TXD3   ; F19   ; 7B       ; 69           ; 81           ; 1            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hps_io_hps_io_emac1_inst_TX_CLK ; H19   ; 7B       ; 71           ; 81           ; 1            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hps_io_hps_io_emac1_inst_TX_CTL ; A20   ; 7B       ; 68           ; 81           ; 7            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hps_io_hps_io_qspi_inst_CLK     ; D19   ; 7B       ; 60           ; 81           ; 1            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hps_io_hps_io_qspi_inst_SS0     ; A18   ; 7B       ; 63           ; 81           ; 10           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hps_io_hps_io_sdio_inst_CLK     ; A16   ; 7C       ; 55           ; 81           ; 7            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hps_io_hps_io_spim0_inst_CLK    ; A23   ; 7A       ; 77           ; 81           ; 7            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hps_io_hps_io_spim0_inst_MOSI   ; C22   ; 7A       ; 77           ; 81           ; 4            ; no              ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hps_io_hps_io_spim0_inst_SS0    ; H20   ; 7A       ; 76           ; 81           ; 1            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hps_io_hps_io_spim1_inst_CLK    ; C23   ; 7A       ; 76           ; 81           ; 10           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hps_io_hps_io_spim1_inst_MOSI   ; D22   ; 7A       ; 74           ; 81           ; 1            ; no              ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hps_io_hps_io_spim1_inst_SS0    ; D24   ; 7A       ; 74           ; 81           ; 4            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hps_io_hps_io_uart0_inst_TX     ; C25   ; 7A       ; 79           ; 81           ; 4            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hps_io_hps_io_usb1_inst_STP     ; C15   ; 7D       ; 52           ; 81           ; 10           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; memory_mem_a[0]                 ; F26   ; 6A       ; 89           ; 71           ; 77           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_a[10]                ; D29   ; 6A       ; 89           ; 78           ; 37           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_a[11]                ; C30   ; 6A       ; 89           ; 78           ; 54           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_a[12]                ; B30   ; 6A       ; 89           ; 79           ; 37           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_a[13]                ; C29   ; 6A       ; 89           ; 79           ; 54           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_a[14]                ; H25   ; 6A       ; 89           ; 80           ; 3            ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_a[1]                 ; G30   ; 6A       ; 89           ; 71           ; 94           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_a[2]                 ; F28   ; 6A       ; 89           ; 72           ; 37           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_a[3]                 ; F30   ; 6A       ; 89           ; 72           ; 54           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_a[4]                 ; J25   ; 6A       ; 89           ; 72           ; 3            ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_a[5]                 ; J27   ; 6A       ; 89           ; 72           ; 20           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_a[6]                 ; F29   ; 6A       ; 89           ; 73           ; 37           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_a[7]                 ; E28   ; 6A       ; 89           ; 73           ; 54           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_a[8]                 ; H27   ; 6A       ; 89           ; 78           ; 3            ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_a[9]                 ; G26   ; 6A       ; 89           ; 78           ; 20           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_ba[0]                ; E29   ; 6A       ; 89           ; 74           ; 37           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_ba[1]                ; J24   ; 6A       ; 89           ; 74           ; 3            ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_ba[2]                ; J23   ; 6A       ; 89           ; 74           ; 20           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_cas_n                ; E27   ; 6A       ; 89           ; 77           ; 77           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_ck                   ; M23   ; 6A       ; 89           ; 73           ; 3            ; yes             ; 1         ; no              ; no         ; yes           ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_ck_n                 ; L23   ; 6A       ; 89           ; 73           ; 20           ; yes             ; 1         ; no              ; no         ; yes           ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_cke                  ; L29   ; 6A       ; 89           ; 57           ; 54           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_cs_n                 ; H24   ; 6A       ; 89           ; 79           ; 3            ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_dm[0]                ; K28   ; 6A       ; 89           ; 63           ; 77           ; yes             ; 1         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm with Calibration    ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_dm[1]                ; M28   ; 6A       ; 89           ; 56           ; 77           ; yes             ; 1         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm with Calibration    ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_dm[2]                ; R28   ; 6B       ; 89           ; 49           ; 77           ; yes             ; 1         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm with Calibration    ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_dm[3]                ; W30   ; 6B       ; 89           ; 42           ; 77           ; yes             ; 1         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm with Calibration    ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_odt                  ; H28   ; 6A       ; 89           ; 65           ; 37           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_ras_n                ; D30   ; 6A       ; 89           ; 77           ; 94           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_reset_n              ; P30   ; 6B       ; 89           ; 51           ; 37           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_we_n                 ; C28   ; 6A       ; 89           ; 80           ; 37           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+---------------------------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+---------------------------------+------------------+-----------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+-----------+-----------------+------------+----------+--------------+---------------------------------+------------------+----------------------------------+-----------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+-----------------------------+----------------------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
; Name                           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard                    ; Current Strength ; Input Termination                ; Output Termination                ; Termination Control Block                                                                                                                        ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Load ; Output Enable Source                                                                                                                                                                                                                                                                                                                      ; Output Enable Group ;
+--------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+-----------+-----------------+------------+----------+--------------+---------------------------------+------------------+----------------------------------+-----------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+-----------------------------+----------------------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
; AUD_ADCLRCK                    ; AG30  ; 5A       ; 89           ; 16           ; 54           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; AUD_BCLK                       ; AE7   ; 3A       ; 6            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; AUD_DACLRCK                    ; AH4   ; 3A       ; 6            ; 0            ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; AUD_I2C_SDAT                   ; AF30  ; 5A       ; 89           ; 15           ; 54           ; 3                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; lab3:u0|Audio_top:audio_emulator_0|i2c_av_config:av_config|i2c_controller:control|sdat                                                                                                                                                                                                                                                    ; -                   ;
; HSMC_D[0]                      ; C10   ; 8A       ; 28           ; 81           ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_D[1]                      ; H13   ; 8A       ; 20           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_D[2]                      ; C9    ; 8A       ; 28           ; 81           ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_D[3]                      ; H12   ; 8A       ; 20           ; 81           ; 17           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_RX_n[0]                   ; G11   ; 8A       ; 10           ; 81           ; 57           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_RX_n[10]                  ; D9    ; 8A       ; 30           ; 81           ; 17           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_RX_n[11]                  ; D12   ; 8A       ; 22           ; 81           ; 17           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_RX_n[12]                  ; D10   ; 8A       ; 34           ; 81           ; 57           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_RX_n[13]                  ; B12   ; 8A       ; 38           ; 81           ; 17           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_RX_n[14]                  ; E13   ; 8A       ; 26           ; 81           ; 57           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_RX_n[15]                  ; G13   ; 8A       ; 28           ; 81           ; 17           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_RX_n[16]                  ; F14   ; 8A       ; 36           ; 81           ; 17           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_RX_n[1]                   ; J12   ; 8A       ; 12           ; 81           ; 17           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_RX_n[2]                   ; F10   ; 8A       ; 6            ; 81           ; 17           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_RX_n[3]                   ; J9    ; 8A       ; 4            ; 81           ; 17           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_RX_n[4]                   ; K8    ; 8A       ; 8            ; 81           ; 17           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_RX_n[5]                   ; H7    ; 8A       ; 16           ; 81           ; 17           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_RX_n[6]                   ; G8    ; 8A       ; 24           ; 81           ; 17           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_RX_n[7]                   ; F8    ; 8A       ; 2            ; 81           ; 57           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_RX_n[8]                   ; E11   ; 8A       ; 18           ; 81           ; 57           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_RX_n[9]                   ; B5    ; 8A       ; 14           ; 81           ; 17           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_RX_p[0]                   ; G12   ; 8A       ; 10           ; 81           ; 40           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_RX_p[10]                  ; E9    ; 8A       ; 30           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_RX_p[11]                  ; E12   ; 8A       ; 22           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_RX_p[12]                  ; D11   ; 8A       ; 34           ; 81           ; 40           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_RX_p[13]                  ; C13   ; 8A       ; 38           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_RX_p[14]                  ; F13   ; 8A       ; 26           ; 81           ; 40           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_RX_p[15]                  ; H14   ; 8A       ; 28           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_RX_p[16]                  ; F15   ; 8A       ; 36           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_RX_p[1]                   ; K12   ; 8A       ; 12           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_RX_p[2]                   ; G10   ; 8A       ; 6            ; 81           ; 0            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_RX_p[3]                   ; J10   ; 8A       ; 4            ; 81           ; 0            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_RX_p[4]                   ; K7    ; 8A       ; 8            ; 81           ; 0            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_RX_p[5]                   ; J7    ; 8A       ; 16           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_RX_p[6]                   ; H8    ; 8A       ; 24           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_RX_p[7]                   ; F9    ; 8A       ; 2            ; 81           ; 40           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_RX_p[8]                   ; F11   ; 8A       ; 18           ; 81           ; 40           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_RX_p[9]                   ; B6    ; 8A       ; 14           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_SDA                       ; AE29  ; 5B       ; 89           ; 23           ; 37           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_TX_n[0]                   ; A8    ; 8A       ; 34           ; 81           ; 91           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_TX_n[10]                  ; B1    ; 8A       ; 16           ; 81           ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_TX_n[11]                  ; A3    ; 8A       ; 24           ; 81           ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_TX_n[12]                  ; A5    ; 8A       ; 26           ; 81           ; 91           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_TX_n[13]                  ; B7    ; 8A       ; 32           ; 81           ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_TX_n[14]                  ; B8    ; 8A       ; 30           ; 81           ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_TX_n[15]                  ; B11   ; 8A       ; 36           ; 81           ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_TX_n[16]                  ; A13   ; 8A       ; 40           ; 81           ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_TX_n[1]                   ; D7    ; 8A       ; 18           ; 81           ; 91           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_TX_n[2]                   ; F6    ; 8A       ; 2            ; 81           ; 91           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_TX_n[3]                   ; C5    ; 8A       ; 22           ; 81           ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_TX_n[4]                   ; C4    ; 8A       ; 20           ; 81           ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_TX_n[5]                   ; E2    ; 8A       ; 8            ; 81           ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_TX_n[6]                   ; D4    ; 8A       ; 10           ; 81           ; 91           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_TX_n[7]                   ; B3    ; 8A       ; 14           ; 81           ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_TX_n[8]                   ; D1    ; 8A       ; 6            ; 81           ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_TX_n[9]                   ; C2    ; 8A       ; 12           ; 81           ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_TX_p[0]                   ; A9    ; 8A       ; 34           ; 81           ; 74           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_TX_p[10]                  ; B2    ; 8A       ; 16           ; 81           ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_TX_p[11]                  ; A4    ; 8A       ; 24           ; 81           ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_TX_p[12]                  ; A6    ; 8A       ; 26           ; 81           ; 74           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_TX_p[13]                  ; C7    ; 8A       ; 32           ; 81           ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_TX_p[14]                  ; C8    ; 8A       ; 30           ; 81           ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_TX_p[15]                  ; C12   ; 8A       ; 36           ; 81           ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_TX_p[16]                  ; B13   ; 8A       ; 40           ; 81           ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_TX_p[1]                   ; E8    ; 8A       ; 18           ; 81           ; 74           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_TX_p[2]                   ; G7    ; 8A       ; 2            ; 81           ; 74           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_TX_p[3]                   ; D6    ; 8A       ; 22           ; 81           ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_TX_p[4]                   ; D5    ; 8A       ; 20           ; 81           ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_TX_p[5]                   ; E3    ; 8A       ; 8            ; 81           ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_TX_p[6]                   ; E4    ; 8A       ; 10           ; 81           ; 74           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_TX_p[7]                   ; C3    ; 8A       ; 14           ; 81           ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_TX_p[8]                   ; E1    ; 8A       ; 6            ; 81           ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HSMC_TX_p[9]                   ; D2    ; 8A       ; 12           ; 81           ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; SI5338_SCL                     ; AE26  ; 5A       ; 89           ; 8            ; 37           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; SI5338_SDA                     ; AJ29  ; 5A       ; 89           ; 6            ; 37           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; USB_B2_DATA[0]                 ; AK28  ; 4A       ; 82           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; USB_B2_DATA[1]                 ; AD20  ; 4A       ; 82           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; USB_B2_DATA[2]                 ; AD21  ; 4A       ; 82           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; USB_B2_DATA[3]                 ; Y19   ; 4A       ; 84           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; USB_B2_DATA[4]                 ; AA20  ; 4A       ; 84           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; USB_B2_DATA[5]                 ; AH27  ; 4A       ; 84           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; USB_B2_DATA[6]                 ; AF25  ; 4A       ; 86           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; USB_B2_DATA[7]                 ; AC22  ; 4A       ; 86           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; USB_SCL                        ; AK4   ; 3B       ; 22           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; USB_SDA                        ; AE13  ; 3B       ; 22           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; hps_io_hps_io_emac1_inst_MDIO  ; E21   ; 7B       ; 69           ; 81           ; 4            ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|intermediate[1] (inverted)                                                                                                                                                                                                                              ; -                   ;
; hps_io_hps_io_gpio_inst_GPIO00 ; W19   ; 4A       ; 80           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; hps_io_hps_io_i2c1_inst_SCL    ; H23   ; 7A       ; 78           ; 81           ; 1            ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|intermediate[41]                                                                                                                                                                                                                                        ; -                   ;
; hps_io_hps_io_i2c1_inst_SDA    ; A25   ; 7A       ; 79           ; 81           ; 10           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|intermediate[40]                                                                                                                                                                                                                                        ; -                   ;
; hps_io_hps_io_qspi_inst_IO0    ; C20   ; 7B       ; 66           ; 81           ; 10           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|intermediate[3] (inverted)                                                                                                                                                                                                                              ; -                   ;
; hps_io_hps_io_qspi_inst_IO1    ; H18   ; 7B       ; 63           ; 81           ; 1            ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|intermediate[5] (inverted)                                                                                                                                                                                                                              ; -                   ;
; hps_io_hps_io_qspi_inst_IO2    ; A19   ; 7B       ; 63           ; 81           ; 7            ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|intermediate[7] (inverted)                                                                                                                                                                                                                              ; -                   ;
; hps_io_hps_io_qspi_inst_IO3    ; E19   ; 7B       ; 63           ; 81           ; 4            ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|intermediate[9] (inverted)                                                                                                                                                                                                                              ; -                   ;
; hps_io_hps_io_sdio_inst_CMD    ; F18   ; 7C       ; 58           ; 81           ; 1            ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|intermediate[11] (inverted)                                                                                                                                                                                                                             ; -                   ;
; hps_io_hps_io_sdio_inst_D0     ; G18   ; 7C       ; 58           ; 81           ; 4            ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|intermediate[13] (inverted)                                                                                                                                                                                                                             ; -                   ;
; hps_io_hps_io_sdio_inst_D1     ; C17   ; 7C       ; 58           ; 81           ; 10           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|intermediate[15] (inverted)                                                                                                                                                                                                                             ; -                   ;
; hps_io_hps_io_sdio_inst_D2     ; D17   ; 7C       ; 55           ; 81           ; 4            ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|intermediate[17] (inverted)                                                                                                                                                                                                                             ; -                   ;
; hps_io_hps_io_sdio_inst_D3     ; B16   ; 7C       ; 55           ; 81           ; 10           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|intermediate[19] (inverted)                                                                                                                                                                                                                             ; -                   ;
; hps_io_hps_io_usb1_inst_D0     ; E16   ; 7D       ; 54           ; 81           ; 7            ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|intermediate[21] (inverted)                                                                                                                                                                                                                             ; -                   ;
; hps_io_hps_io_usb1_inst_D1     ; G16   ; 7D       ; 54           ; 81           ; 4            ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|intermediate[23] (inverted)                                                                                                                                                                                                                             ; -                   ;
; hps_io_hps_io_usb1_inst_D2     ; D16   ; 7D       ; 54           ; 81           ; 10           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|intermediate[25] (inverted)                                                                                                                                                                                                                             ; -                   ;
; hps_io_hps_io_usb1_inst_D3     ; D14   ; 7D       ; 53           ; 81           ; 1            ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|intermediate[27] (inverted)                                                                                                                                                                                                                             ; -                   ;
; hps_io_hps_io_usb1_inst_D4     ; A15   ; 7D       ; 53           ; 81           ; 7            ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|intermediate[29] (inverted)                                                                                                                                                                                                                             ; -                   ;
; hps_io_hps_io_usb1_inst_D5     ; C14   ; 7D       ; 53           ; 81           ; 4            ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|intermediate[31] (inverted)                                                                                                                                                                                                                             ; -                   ;
; hps_io_hps_io_usb1_inst_D6     ; D15   ; 7D       ; 53           ; 81           ; 10           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|intermediate[33] (inverted)                                                                                                                                                                                                                             ; -                   ;
; hps_io_hps_io_usb1_inst_D7     ; M17   ; 7D       ; 52           ; 81           ; 1            ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|intermediate[35] (inverted)                                                                                                                                                                                                                             ; -                   ;
; memory_mem_dq[0]               ; K23   ; 6A       ; 89           ; 66           ; 20           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1 ; -                   ;
; memory_mem_dq[10]              ; K29   ; 6A       ; 89           ; 59           ; 37           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1 ; -                   ;
; memory_mem_dq[11]              ; K27   ; 6A       ; 89           ; 58           ; 54           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1 ; -                   ;
; memory_mem_dq[12]              ; M26   ; 6A       ; 89           ; 57           ; 20           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1 ; -                   ;
; memory_mem_dq[13]              ; M27   ; 6A       ; 89           ; 57           ; 3            ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1 ; -                   ;
; memory_mem_dq[14]              ; L28   ; 6A       ; 89           ; 57           ; 37           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1 ; -                   ;
; memory_mem_dq[15]              ; M30   ; 6A       ; 89           ; 56           ; 94           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1 ; -                   ;
; memory_mem_dq[16]              ; U26   ; 6B       ; 89           ; 52           ; 20           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1 ; -                   ;
; memory_mem_dq[17]              ; T26   ; 6B       ; 89           ; 52           ; 3            ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1 ; -                   ;
; memory_mem_dq[18]              ; N29   ; 6B       ; 89           ; 52           ; 37           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1 ; -                   ;
; memory_mem_dq[19]              ; N28   ; 6B       ; 89           ; 51           ; 54           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1 ; -                   ;
; memory_mem_dq[1]               ; K22   ; 6A       ; 89           ; 66           ; 3            ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1 ; -                   ;
; memory_mem_dq[20]              ; P26   ; 6B       ; 89           ; 50           ; 20           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1 ; -                   ;
; memory_mem_dq[21]              ; P27   ; 6B       ; 89           ; 50           ; 3            ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1 ; -                   ;
; memory_mem_dq[22]              ; N27   ; 6B       ; 89           ; 50           ; 37           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1 ; -                   ;
; memory_mem_dq[23]              ; R29   ; 6B       ; 89           ; 49           ; 94           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1 ; -                   ;
; memory_mem_dq[24]              ; P24   ; 6B       ; 89           ; 45           ; 20           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1 ; -                   ;
; memory_mem_dq[25]              ; P25   ; 6B       ; 89           ; 45           ; 3            ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1 ; -                   ;
; memory_mem_dq[26]              ; T29   ; 6B       ; 89           ; 45           ; 37           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1 ; -                   ;
; memory_mem_dq[27]              ; T28   ; 6B       ; 89           ; 44           ; 54           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1 ; -                   ;
; memory_mem_dq[28]              ; R27   ; 6B       ; 89           ; 43           ; 20           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1 ; -                   ;
; memory_mem_dq[29]              ; R26   ; 6B       ; 89           ; 43           ; 3            ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1 ; -                   ;
; memory_mem_dq[2]               ; H30   ; 6A       ; 89           ; 66           ; 37           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1 ; -                   ;
; memory_mem_dq[30]              ; V30   ; 6B       ; 89           ; 43           ; 37           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1 ; -                   ;
; memory_mem_dq[31]              ; W29   ; 6B       ; 89           ; 42           ; 94           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1 ; -                   ;
; memory_mem_dq[3]               ; G28   ; 6A       ; 89           ; 65           ; 54           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1 ; -                   ;
; memory_mem_dq[4]               ; L25   ; 6A       ; 89           ; 64           ; 20           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1 ; -                   ;
; memory_mem_dq[5]               ; L24   ; 6A       ; 89           ; 64           ; 3            ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1 ; -                   ;
; memory_mem_dq[6]               ; J30   ; 6A       ; 89           ; 64           ; 37           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1 ; -                   ;
; memory_mem_dq[7]               ; J29   ; 6A       ; 89           ; 63           ; 94           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1 ; -                   ;
; memory_mem_dq[8]               ; K26   ; 6A       ; 89           ; 59           ; 20           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1 ; -                   ;
; memory_mem_dq[9]               ; L26   ; 6A       ; 89           ; 59           ; 3            ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1 ; -                   ;
; memory_mem_dqs[0]              ; N18   ; 6A       ; 89           ; 65           ; 3            ; 17                    ; 0                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                 ; -                   ;
; memory_mem_dqs[1]              ; N25   ; 6A       ; 89           ; 58           ; 3            ; 17                    ; 0                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                 ; -                   ;
; memory_mem_dqs[2]              ; R19   ; 6B       ; 89           ; 51           ; 3            ; 17                    ; 0                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                 ; -                   ;
; memory_mem_dqs[3]              ; R22   ; 6B       ; 89           ; 44           ; 3            ; 17                    ; 0                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                 ; -                   ;
; memory_mem_dqs_n[0]            ; M19   ; 6A       ; 89           ; 65           ; 20           ; 0                     ; 0                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar             ; -                   ;
; memory_mem_dqs_n[1]            ; N24   ; 6A       ; 89           ; 58           ; 20           ; 0                     ; 0                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar             ; -                   ;
; memory_mem_dqs_n[2]            ; R18   ; 6B       ; 89           ; 51           ; 20           ; 0                     ; 0                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar             ; -                   ;
; memory_mem_dqs_n[3]            ; R21   ; 6B       ; 89           ; 44           ; 20           ; 0                     ; 0                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF ; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar             ; -                   ;
+--------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+-----------+-----------------+------------+----------+--------------+---------------------------------+------------------+----------------------------------+-----------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+-----------------------------+----------------------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; 3A       ; 29 / 32 ( 91 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 10 / 48 ( 21 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 10 / 80 ( 13 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 28 / 32 ( 88 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 10 / 16 ( 63 % )  ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 23 / 45 ( 51 % )  ; 1.5V          ; 0.75V        ; 2.5V          ;
; 6A       ; 48 / 57 ( 84 % )  ; 1.5V          ; 0.75V        ; 2.5V          ;
; 7A       ; 12 / 19 ( 63 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 20 / 22 ( 91 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 6 / 12 ( 50 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 12 / 14 ( 86 % )  ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 80 / 80 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
+----------+-------------------+---------------+--------------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                               ;
+----------+------------+----------+---------------------------------+--------+---------------------------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard                    ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+---------------------------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A       ; HSMC_TX_n[11]                   ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A4       ; 491        ; 8A       ; HSMC_TX_p[11]                   ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A5       ; 489        ; 8A       ; HSMC_TX_n[12]                   ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A6       ; 487        ; 8A       ; HSMC_TX_p[12]                   ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A7       ;            ; 8A       ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A       ; HSMC_TX_n[0]                    ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A9       ; 471        ; 8A       ; HSMC_TX_p[0]                    ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A10      ; 465        ; 8A       ; HSMC_CLKOUT_n[2]                ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A11      ; 463        ; 8A       ; HSMC_CLKOUT_p[2]                ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A12      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A       ; HSMC_TX_n[16]                   ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A14      ; 455        ; 7D       ; hps_io_hps_io_usb1_inst_NXT     ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A15      ; 447        ; 7D       ; hps_io_hps_io_usb1_inst_D4      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A16      ; 439        ; 7C       ; hps_io_hps_io_sdio_inst_CLK     ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A17      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B       ; hps_io_hps_io_qspi_inst_SS0     ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A19      ; 423        ; 7B       ; hps_io_hps_io_qspi_inst_IO2     ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A20      ; 415        ; 7B       ; hps_io_hps_io_emac1_inst_TX_CTL ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A21      ; 411        ; 7B       ; hps_io_hps_io_emac1_inst_RXD0   ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A22      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A       ; hps_io_hps_io_spim0_inst_CLK    ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A24      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A       ; hps_io_hps_io_i2c1_inst_SDA     ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A26      ; 382        ; 7A       ; ^GND                            ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A       ; ^HPS_TRST                       ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A       ; ^HPS_TMS                        ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 31         ; B0L      ; GND                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 30         ; B0L      ; GND                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --       ; VCCE_GXBL                       ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;          ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --       ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A       ; VCCPD3A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A       ; VGA_R[1]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA13     ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 120        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ; 146        ; 4A       ; OSC_50_B4A                      ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA17     ;            ; 4A       ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A       ; USB_B2_DATA[4]                  ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA21     ; 210        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --       ; VCCPGM                          ; power  ;                                 ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A       ; VGA_G[5]                        ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ; 224        ; 5A       ; VGA_G[1]                        ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA26     ; 252        ; 5B       ; HSMC_CLKIN_p[1]                 ; input  ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA27     ;            ; 5B       ; VCCIO5B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B       ; HSMC_SCL                        ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA29     ;            ; 5B       ; VREFB5BN0                       ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 32         ; B0L      ; GXB_NC                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 33         ; B0L      ; GXB_NC                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --       ; VCCH_GXBL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;                                 ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A       ; altera_reserved_tdo             ; output ; 2.5 V                           ;                     ; --           ; N               ; no       ; Off          ;
; AB10     ;            ; --       ; VCCPGM                          ; power  ;                                 ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --       ; VCC_AUX                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A       ; VGA_R[2]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 88         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B       ; VCCIO3B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --       ; VCC_AUX                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; --       ; VCCPD3B4A                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; --       ; VCCPD3B4A                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A       ; VGA_G[3]                        ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB23     ; 227        ; 5A       ; VGA_G[4]                        ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ; 5A       ; VCCIO5A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A       ; VGA_G[6]                        ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 226        ; 5A       ; VGA_G[2]                        ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB27     ; 254        ; 5B       ; HSMC_CLKIN_n[1]                 ; input  ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB28     ; 249        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB29     ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ; 35         ; B0L      ; GND                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC2      ; 34         ; B0L      ; GND                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A       ; altera_reserved_tck             ; input  ; 2.5 V                           ;                     ; --           ; N               ; no       ; Off          ;
; AC6      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;                                 ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A       ; AUD_XCK                         ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ;            ; 3A       ; VCCPD3A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A       ; VCCIO3A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A       ; VGA_VS                          ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC13     ;            ; --       ; VCCPD3B4A                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; --       ; VCCPD3B4A                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; --       ; VCCPD3B4A                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; --       ; VCCPD3B4A                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A       ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A       ; USB_B2_DATA[7]                  ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC23     ; 205        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A       ; VREFB5AN0                       ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A       ; AUD_ADCDAT                      ; input  ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC28     ; 245        ; 5B       ; SW[2]                           ; input  ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC29     ; 247        ; 5B       ; SW[3]                           ; input  ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC30     ; 259        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD3      ; 36         ; B0L      ; GXB_NC                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 37         ; B0L      ; GXB_NC                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A       ; VREFB3AN0                       ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A       ; LED[3]                          ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD8      ;            ; 3A       ; VCCIO3A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A       ; KEY[2]                          ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD10     ; 56         ; 3A       ; LED[1]                          ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 54         ; 3A       ; KEY[3]                          ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 80         ; 3A       ; VGA_HS                          ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B       ; VCCIO3B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B       ; USB_RESET_n                     ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD15     ;            ;          ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; --       ; VCCPD3B4A                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A       ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A       ; USB_B2_DATA[1]                  ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD21     ; 197        ; 4A       ; USB_B2_DATA[2]                  ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD22     ;            ; --       ; VCC_AUX                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 240        ; 5A       ; AUD_MUTE                        ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD27     ; 222        ; 5A       ; RESET_n                         ; input  ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD28     ;            ; 5A       ; VCCIO5A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B       ; HSMC_CLK_OUT0                   ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD30     ; 257        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ; 39         ; B0L      ; GND                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AE2      ; 38         ; B0L      ; GND                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;                                 ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;                                 ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A       ; AUD_BCLK                        ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE8      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;                                 ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A       ; KEY[0]                          ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE10     ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A       ; LED[2]                          ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 52         ; 3A       ; KEY[1]                          ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ; 95         ; 3B       ; USB_SDA                         ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE14     ; 96         ; 3B       ; USB_OE_n                        ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE15     ;            ; 3B       ; VCCIO3B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; --       ; VCCPD3B4A                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A       ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A       ; SI5338_SCL                      ; bidir  ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 229        ; 5A       ; VGA_G[7]                        ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE28     ; 231        ; 5A       ; VGA_B[0]                        ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE29     ; 253        ; 5B       ; HSMC_SDA                        ; bidir  ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE30     ;            ; 5B       ; VCCIO5B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A       ; VGA_R[3]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF7      ;            ; 3A       ; VCCIO3A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A       ; TEMP_CS_n                       ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF9      ; 67         ; 3A       ; TEMP_SCLK                       ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 57         ; 3A       ; LED[0]                          ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 87         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B       ; USB_B2_CLK                      ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF14     ; 114        ; 3B       ; OSC_50_B3B                      ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A       ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A       ; USB_B2_DATA[6]                  ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF26     ; 204        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A       ; VGA_B[4]                        ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF29     ; 237        ; 5A       ; VGA_B[7]                        ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF30     ; 239        ; 5A       ; AUD_I2C_SDAT                    ; bidir  ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG1      ; 71         ; 3A       ; TEMP_DOUT                       ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG2      ; 83         ; 3A       ; VGA_SYNC_n                      ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG3      ; 63         ; 3A       ; AUD_DACDAT                      ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG4      ;            ; 3A       ; VCCIO3A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A       ; VGA_R[0]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG6      ; 73         ; 3A       ; VGA_R[4]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG7      ; 68         ; 3A       ; TEMP_DIN                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG8      ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A       ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A       ; FAN_CTRL                        ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG28     ; 233        ; 5A       ; VGA_B[3]                        ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG29     ;            ; 5A       ; VCCIO5A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A       ; AUD_ADCLRCK                     ; bidir  ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH1      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A       ; IRDA_RXD                        ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH3      ; 81         ; 3A       ; VGA_BLANK_n                     ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH4      ; 61         ; 3A       ; AUD_DACLRCK                     ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH5      ; 76         ; 3A       ; VGA_R[6]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH6      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A       ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A       ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A       ; USB_B2_DATA[5]                  ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH28     ; 214        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH29     ; 218        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH30     ; 241        ; 5A       ; AUD_I2C_SCLK                    ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ1      ; 79         ; 3A       ; VGA_R[7]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ2      ; 77         ; 3A       ; VGA_R[5]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ3      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B       ; USB_EMPTY                       ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ5      ; 99         ; 3B       ; USB_RD_n                        ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ6      ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B       ; VCCIO3B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B       ; VCCIO3B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B       ; VREFB3BN0                       ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A       ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A       ; SI5338_SDA                      ; bidir  ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ30     ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B       ; USB_FULL                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK4      ; 92         ; 3B       ; USB_SCL                         ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK5      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B       ; USB_WR_n                        ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK7      ; 107        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B       ; VCCIO3B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A       ; VREFB4AN0                       ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A       ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A       ; USB_B2_DATA[0]                  ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK29     ; 196        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A       ; HSMC_TX_n[10]                   ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B2       ; 507        ; 8A       ; HSMC_TX_p[10]                   ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B3       ; 513        ; 8A       ; HSMC_TX_n[7]                    ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B4       ;            ; 8A       ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A       ; HSMC_RX_n[9]                    ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B6       ; 510        ; 8A       ; HSMC_RX_p[9]                    ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B7       ; 477        ; 8A       ; HSMC_TX_n[13]                   ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B8       ; 481        ; 8A       ; HSMC_TX_n[14]                   ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A       ; VREFB8AN0                       ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A       ; HSMC_TX_n[15]                   ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B12      ; 464        ; 8A       ; HSMC_RX_n[13]                   ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B13      ; 459        ; 8A       ; HSMC_TX_p[16]                   ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B14      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C       ; hps_io_hps_io_sdio_inst_D3      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B17      ; 431        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B       ; hps_io_hps_io_emac1_inst_RXD2   ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B19      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B       ; hps_io_hps_io_emac1_inst_RXD1   ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B21      ; 413        ; 7B       ; hps_io_hps_io_emac1_inst_MDC    ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B22      ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A       ; hps_io_hps_io_spim0_inst_MISO   ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B24      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A       ; hps_io_hps_io_uart0_inst_RX     ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B26      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A       ; ^HPS_TDI                        ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A       ; ^HPS_TDO                        ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A       ; memory_mem_a[12]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; C1       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A       ; HSMC_TX_n[9]                    ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C3       ; 511        ; 8A       ; HSMC_TX_p[7]                    ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C4       ; 501        ; 8A       ; HSMC_TX_n[4]                    ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C5       ; 497        ; 8A       ; HSMC_TX_n[3]                    ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C6       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A       ; HSMC_TX_p[13]                   ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C8       ; 479        ; 8A       ; HSMC_TX_p[14]                   ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C9       ; 485        ; 8A       ; HSMC_D[2]                       ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C10      ; 483        ; 8A       ; HSMC_D[0]                       ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C11      ;            ; 8A       ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A       ; HSMC_TX_p[15]                   ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C13      ; 462        ; 8A       ; HSMC_RX_p[13]                   ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C14      ; 448        ; 7D       ; hps_io_hps_io_usb1_inst_D5      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C15      ; 453        ; 7D       ; hps_io_hps_io_usb1_inst_STP     ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C16      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C       ; hps_io_hps_io_sdio_inst_D1      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C18      ; 435        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B       ; hps_io_hps_io_qspi_inst_IO0     ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C21      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A       ; hps_io_hps_io_spim0_inst_MOSI   ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C23      ; 401        ; 7A       ; hps_io_hps_io_spim1_inst_CLK    ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C24      ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A       ; hps_io_hps_io_uart0_inst_TX     ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C26      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A       ; ^HPS_nRST                       ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A       ; memory_mem_we_n                 ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; C29      ; 367        ; 6A       ; memory_mem_a[13]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; C30      ; 363        ; 6A       ; memory_mem_a[11]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; D1       ; 529        ; 8A       ; HSMC_TX_n[8]                    ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D2       ; 515        ; 8A       ; HSMC_TX_p[9]                    ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A       ; HSMC_TX_n[6]                    ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D5       ; 499        ; 8A       ; HSMC_TX_p[4]                    ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D6       ; 495        ; 8A       ; HSMC_TX_p[3]                    ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D7       ; 505        ; 8A       ; HSMC_TX_n[1]                    ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D8       ;            ; 8A       ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A       ; HSMC_RX_n[10]                   ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D10      ; 472        ; 8A       ; HSMC_RX_n[12]                   ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D11      ; 470        ; 8A       ; HSMC_RX_p[12]                   ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D12      ; 496        ; 8A       ; HSMC_RX_n[11]                   ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D13      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D       ; hps_io_hps_io_usb1_inst_D3      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D15      ; 449        ; 7D       ; hps_io_hps_io_usb1_inst_D6      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D16      ; 445        ; 7D       ; hps_io_hps_io_usb1_inst_D2      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D17      ; 440        ; 7C       ; hps_io_hps_io_sdio_inst_D2      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D18      ;            ; 7C       ; VCCIO7C_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B       ; hps_io_hps_io_qspi_inst_CLK     ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D20      ; 420        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B       ; hps_io_hps_io_emac1_inst_RXD3   ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D22      ; 402        ; 7A       ; hps_io_hps_io_spim1_inst_MOSI   ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D23      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A       ; hps_io_hps_io_spim1_inst_SS0    ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D25      ; 384        ; 7A       ; ^HPS_CLK1                       ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A       ; ^GND                            ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A       ; memory_oct_rzqin                ; input  ; SSTL-15 Class I                 ;                     ; --           ; N               ; no       ; Off          ;
; D28      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A       ; memory_mem_a[10]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; D30      ; 359        ; 6A       ; memory_mem_ras_n                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; E1       ; 527        ; 8A       ; HSMC_TX_p[8]                    ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E2       ; 525        ; 8A       ; HSMC_TX_n[5]                    ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E3       ; 523        ; 8A       ; HSMC_TX_p[5]                    ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E4       ; 519        ; 8A       ; HSMC_TX_p[6]                    ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E5       ;            ; 8A       ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A       ; HSMC_CLKOUT_n[1]                ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E7       ; 531        ; 8A       ; HSMC_CLKOUT_p[1]                ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E8       ; 503        ; 8A       ; HSMC_TX_p[1]                    ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E9       ; 478        ; 8A       ; HSMC_RX_p[10]                   ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E10      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A       ; HSMC_RX_n[8]                    ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E12      ; 494        ; 8A       ; HSMC_RX_p[11]                   ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E13      ; 488        ; 8A       ; HSMC_RX_n[14]                   ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E14      ; 454        ; 7D       ; hps_io_hps_io_usb1_inst_DIR     ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E15      ;            ; 7D       ; VCCIO7D_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D       ; hps_io_hps_io_usb1_inst_D0      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E17      ; 438        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B       ; hps_io_hps_io_qspi_inst_IO3     ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E20      ;            ; 7B       ; VCCIO7B_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B       ; hps_io_hps_io_emac1_inst_MDIO   ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E22      ;            ; --       ; VREFB7A7B7C7DN0_HPS             ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A       ; hps_io_hps_io_spim1_inst_MISO   ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E25      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;          ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A       ; memory_mem_cas_n                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; E28      ; 351        ; 6A       ; memory_mem_a[7]                 ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; E29      ; 353        ; 6A       ; memory_mem_ba[0]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; E30      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A       ; ^CONF_DONE                      ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A       ; ^nSTATUS                        ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A       ; HSMC_TX_n[2]                    ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F7       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A       ; HSMC_RX_n[7]                    ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F9       ; 534        ; 8A       ; HSMC_RX_p[7]                    ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F10      ; 528        ; 8A       ; HSMC_RX_n[2]                    ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F11      ; 502        ; 8A       ; HSMC_RX_p[8]                    ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F12      ;            ; 8A       ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A       ; HSMC_RX_p[14]                   ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F14      ; 468        ; 8A       ; HSMC_RX_n[16]                   ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F15      ; 466        ; 8A       ; HSMC_RX_p[16]                   ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F16      ; 442        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C       ; hps_io_hps_io_sdio_inst_CMD     ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F19      ; 410        ; 7B       ; hps_io_hps_io_emac1_inst_TXD3   ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F20      ; 407        ; 7B       ; hps_io_hps_io_emac1_inst_TXD0   ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F21      ; 409        ; 7B       ; hps_io_hps_io_emac1_inst_TXD2   ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F22      ;            ; 7A       ; VCCIO7A_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A       ; ^HPS_nPOR                       ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A       ; ^HPS_PORSEL                     ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A       ; ^HPS_CLK2                       ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A       ; memory_mem_a[0]                 ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; F27      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A       ; memory_mem_a[2]                 ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; F29      ; 349        ; 6A       ; memory_mem_a[6]                 ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; F30      ; 347        ; 6A       ; memory_mem_a[3]                 ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; G1       ;            ;          ; RREF                            ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A       ; ^nCE                            ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A       ; ^MSEL2                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A       ; HSMC_TX_p[2]                    ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G8       ; 492        ; 8A       ; HSMC_RX_n[6]                    ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G9       ;            ; 8A       ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A       ; HSMC_RX_p[2]                    ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G11      ; 520        ; 8A       ; HSMC_RX_n[0]                    ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G12      ; 518        ; 8A       ; HSMC_RX_p[0]                    ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G13      ; 484        ; 8A       ; HSMC_RX_n[15]                   ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G14      ;            ; 8A       ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A       ; HSMC_CLKIN_n[2]                 ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G16      ; 444        ; 7D       ; hps_io_hps_io_usb1_inst_D1      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G17      ; 436        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C       ; hps_io_hps_io_sdio_inst_D0      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G19      ;            ; 7B       ; VCCIO7B_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B       ; hps_io_hps_io_emac1_inst_RX_CLK ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G21      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A       ; ^VCCRSTCLK_HPS                  ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A       ; memory_mem_a[9]                 ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; G27      ; 339        ; 6A       ; VREFB6AN0_HPS                   ;        ;                                 ; 0.75V               ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A       ; memory_mem_dq[3]                ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; G29      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A       ; memory_mem_a[1]                 ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; H1       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H3       ; 0          ; B2L      ; GXB_NC                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H4       ; 1          ; B2L      ; GXB_NC                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A       ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A       ; HSMC_RX_n[5]                    ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H8       ; 490        ; 8A       ; HSMC_RX_p[6]                    ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H9       ;            ; --       ; VCCBAT                          ; power  ;                                 ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --       ; VCC_AUX                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A       ; HSMC_D[3]                       ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H13      ; 498        ; 8A       ; HSMC_D[1]                       ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H14      ; 482        ; 8A       ; HSMC_RX_p[15]                   ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H15      ; 458        ; 8A       ; HSMC_CLKIN_p[2]                 ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H16      ;            ; 7D       ; VCCIO7D_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B       ; hps_io_hps_io_qspi_inst_IO1     ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H19      ; 406        ; 7B       ; hps_io_hps_io_emac1_inst_TX_CLK ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H20      ; 398        ; 7A       ; hps_io_hps_io_spim0_inst_SS0    ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H21      ;            ; 7A       ; VCCIO7A_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A       ; ^HPS_TCK                        ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A       ; hps_io_hps_io_i2c1_inst_SCL     ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H24      ; 364        ; 6A       ; memory_mem_cs_n                 ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; H25      ; 368        ; 6A       ; memory_mem_a[14]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; H26      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A       ; memory_mem_a[8]                 ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; H28      ; 333        ; 6A       ; memory_mem_odt                  ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; H29      ; 331        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A       ; memory_mem_dq[2]                ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J1       ; 3          ; B2L      ; GND                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 2          ; B2L      ; GND                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A       ; ^nCONFIG                        ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A       ; ^GND                            ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A       ; HSMC_RX_p[5]                    ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J8       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A       ; HSMC_RX_n[3]                    ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J10      ; 530        ; 8A       ; HSMC_RX_p[3]                    ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J11      ;            ; --       ; VCCPGM                          ; power  ;                                 ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A       ; HSMC_RX_n[1]                    ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J13      ;            ; 8A       ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A       ; HSMC_CLK_IN0                    ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J15      ;            ;          ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC_AUX                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C       ; VCCPD7C_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B       ; hps_io_hps_io_emac1_inst_TXD1   ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J20      ;            ; --       ; VCCRSTCLK_HPS                   ; power  ;                                 ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCC_AUX_SHARED                  ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A       ; ^GND                            ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A       ; memory_mem_ba[2]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J24      ; 352        ; 6A       ; memory_mem_ba[1]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J25      ; 344        ; 6A       ; memory_mem_a[4]                 ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J26      ; 323        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A       ; memory_mem_a[5]                 ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J28      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A       ; memory_mem_dq[7]                ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J30      ; 329        ; 6A       ; memory_mem_dq[6]                ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K1       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K3       ; 4          ; B2L      ; GXB_NC                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K4       ; 5          ; B2L      ; GXB_NC                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A       ; ^MSEL1                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A       ; HSMC_RX_p[4]                    ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K8       ; 524        ; 8A       ; HSMC_RX_n[4]                    ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K9       ;            ; --       ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A       ; VCCPD8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A       ; HSMC_RX_p[1]                    ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K13      ;            ; 8A       ; VCCPD8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A       ; OSC_50_B8A                      ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K15      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D       ; VCCPD7D_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B       ; hps_io_hps_io_emac1_inst_RX_CTL ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K18      ;            ; 7B       ; VCCPD7B_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A       ; VCCPD7A_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A       ; memory_mem_dq[1]                ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K23      ; 338        ; 6A       ; memory_mem_dq[0]                ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K24      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A       ; memory_mem_dq[8]                ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K27      ; 319        ; 6A       ; memory_mem_dq[11]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K28      ; 325        ; 6A       ; memory_mem_dm[0]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K29      ; 321        ; 6A       ; memory_mem_dq[10]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K30      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; L1       ; 7          ; B2L      ; GND                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 6          ; B2L      ; GND                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --       ; VCCL_GXBL                       ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A       ; ^MSEL3                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A       ; ^MSEL0                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A       ; ^MSEL4                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A       ; VCCPD8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A       ; VCCPD8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A       ; VCCPD8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --       ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --       ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --       ; VCCPLL_HPS                      ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A       ; memory_mem_ck_n                 ; output ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L24      ; 328        ; 6A       ; memory_mem_dq[5]                ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L25      ; 330        ; 6A       ; memory_mem_dq[4]                ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L26      ; 320        ; 6A       ; memory_mem_dq[9]                ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L27      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A       ; memory_mem_dq[14]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L29      ; 315        ; 6A       ; memory_mem_cke                  ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L30      ; 317        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M3       ; 8          ; B2L      ; GXB_NC                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M4       ; 9          ; B2L      ; GXB_NC                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --       ; VCCE_GXBL                       ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D       ; hps_io_hps_io_usb1_inst_D7      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M18      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A       ; memory_mem_dqs_n[0]             ; bidir  ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M20      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A       ; memory_mem_ck                   ; output ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M24      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A       ; memory_mem_dq[12]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M27      ; 312        ; 6A       ; memory_mem_dq[13]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M28      ; 309        ; 6A       ; memory_mem_dm[1]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M29      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A       ; memory_mem_dq[15]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N1       ; 11         ; B2L      ; GND                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 10         ; B2L      ; GND                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCCE_GXBL                       ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --       ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D       ; hps_io_hps_io_usb1_inst_CLK     ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; N17      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A       ; memory_mem_dqs[0]               ; bidir  ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N19      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --       ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A       ; memory_mem_dqs_n[1]             ; bidir  ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N25      ; 316        ; 6A       ; memory_mem_dqs[1]               ; bidir  ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N26      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B       ; memory_mem_dq[22]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N28      ; 303        ; 6B       ; memory_mem_dq[19]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N29      ; 305        ; 6B       ; memory_mem_dq[18]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N30      ; 307        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P3       ; 16         ; B1L      ; GXB_NC                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P4       ; 17         ; B1L      ; GXB_NC                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --       ; VCCH_GXBL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P8       ; 13         ; B2L      ; GND                             ;        ;                                 ;                     ; Row I/O      ;                 ; --       ; --           ;
; P9       ; 12         ; B2L      ; GND                             ;        ;                                 ;                     ; Row I/O      ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --       ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --       ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --       ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B       ; memory_mem_dq[24]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P25      ; 288        ; 6B       ; memory_mem_dq[25]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P26      ; 298        ; 6B       ; memory_mem_dq[20]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P27      ; 296        ; 6B       ; memory_mem_dq[21]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P28      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B       ; memory_mem_reset_n              ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R1       ; 19         ; B1L      ; GND                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 18         ; B1L      ; GND                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --       ; VCCL_GXBL                       ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --       ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --       ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B       ; memory_mem_dqs_n[2]             ; bidir  ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R19      ; 300        ; 6B       ; memory_mem_dqs[2]               ; bidir  ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R20      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B       ; memory_mem_dqs_n[3]             ; bidir  ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R22      ; 284        ; 6B       ; memory_mem_dqs[3]               ; bidir  ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R23      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B       ; memory_mem_dq[29]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R27      ; 282        ; 6B       ; memory_mem_dq[28]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R28      ; 293        ; 6B       ; memory_mem_dm[2]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R29      ; 295        ; 6B       ; memory_mem_dq[23]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R30      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T3       ; 20         ; B1L      ; GXB_NC                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T4       ; 21         ; B1L      ; GXB_NC                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --       ; VCCE_GXBL                       ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T8       ; 14         ; B1L      ; GND                             ;        ;                                 ;                     ; Row I/O      ;                 ; --       ; --           ;
; T9       ; 15         ; B1L      ; GND                             ;        ;                                 ;                     ; Row I/O      ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --       ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --       ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B       ; memory_mem_dq[17]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T27      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B       ; memory_mem_dq[27]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T29      ; 289        ; 6B       ; memory_mem_dq[26]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T30      ; 291        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 23         ; B1L      ; GND                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 22         ; B1L      ; GND                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --       ; VCCE_GXBL                       ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A       ; ^DCLK                           ;        ;                                 ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A       ; altera_reserved_tdi             ; input  ; 2.5 V                           ;                     ; --           ; N               ; no       ; Off          ;
; U9       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --       ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B       ; VCCPD5B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B       ; memory_mem_dq[16]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; U27      ; 273        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B       ; VREFB6BN0_HPS                   ;        ;                                 ; 0.75V               ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 24         ; B1L      ; GXB_NC                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V4       ; 25         ; B1L      ; GXB_NC                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --       ; VCCH_GXBL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A       ; altera_reserved_tms             ; input  ; 2.5 V                           ;                     ; --           ; N               ; no       ; Off          ;
; V10      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ; 154        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; V18      ; 194        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A       ; VCCPD5A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A       ; VGA_B[5]                        ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V24      ;            ; 5A       ; VCCPD5A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B       ; SW[1]                           ; input  ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V26      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B       ; memory_mem_dq[30]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W1       ; 27         ; B1L      ; GND                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 26         ; B1L      ; GND                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --       ; VCCL_GXBL                       ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W7       ; 41         ; B0L      ; GND                             ;        ;                                 ;                     ; Row I/O      ;                 ; --       ; --           ;
; W8       ; 40         ; B0L      ; GND                             ;        ;                                 ;                     ; Row I/O      ;                 ; --       ; --           ;
; W9       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; W18      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A       ; hps_io_hps_io_gpio_inst_GPIO00  ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W20      ; 217        ; 5A       ; VGA_CLK                         ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 221        ; 5A       ; PCIE_WAKE_n                     ; input  ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ; 223        ; 5A       ; PCIE_PERST_n                    ; input  ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W23      ;            ; 5A       ; VCCIO5A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A       ; VGA_B[6]                        ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ; 244        ; 5B       ; SW[0]                           ; input  ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B       ; memory_mem_dq[31]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W30      ; 277        ; 6B       ; memory_mem_dm[3]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y1       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 28         ; B0L      ; GXB_NC                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 29         ; B0L      ; GXB_NC                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --       ; VCCE_GXBL                       ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A       ; USB_B2_DATA[3]                  ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A       ; VGA_G[0]                        ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y22      ;            ; --       ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A       ; VGA_B[1]                        ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y24      ; 234        ; 5A       ; VGA_B[2]                        ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B       ; OSC_50_B5B                      ; input  ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y27      ; 258        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 269        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+---------------------------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DLL Summary                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------------+-------------------------+------------------------+
; DLL                                                                                                                                                 ; Location       ; Low Jitter/Fast Lock ; Cycles Required to Lock ; Delay Control Out Mode ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------------+-------------------------+------------------------+
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_dll_cyclonev:dll|dll_wys_m ; DLL_X89_Y81_N3 ; Low Jitter           ; 1280                    ; normal                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------------+-------------------------+------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                                                                      ;                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
; lab3:u0|Audio_top:audio_emulator_0|clock_pll:pll|clock_pll_0002:clock_pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                                                                                      ; Integer PLL                ;
;     -- PLL Location                                                                                                                                  ; FRACTIONALPLL_X89_Y1_N0    ;
;     -- PLL Feedback clock type                                                                                                                       ; none                       ;
;     -- PLL Bandwidth                                                                                                                                 ; Auto (Low)                 ;
;         -- PLL Bandwidth Range                                                                                                                       ; 300000 to 100000 Hz        ;
;     -- Reference Clock Frequency                                                                                                                     ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                                                    ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                                             ; 1095.0 MHz                 ;
;     -- PLL Operation Mode                                                                                                                            ; Direct                     ;
;     -- PLL Freq Min Lock                                                                                                                             ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                                                             ; 59.360730 MHz              ;
;     -- PLL Enable                                                                                                                                    ; On                         ;
;     -- PLL Fractional Division                                                                                                                       ; N/A                        ;
;     -- M Counter                                                                                                                                     ; 219                        ;
;     -- N Counter                                                                                                                                     ; 10                         ;
;     -- PLL Refclk Select                                                                                                                             ;                            ;
;             -- PLL Refclk Select Location                                                                                                            ; PLLREFCLKSELECT_X89_Y7_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                                                    ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                                                    ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                                                       ; N/A                        ;
;             -- CORECLKIN source                                                                                                                      ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                                                    ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                                                     ; N/A                        ;
;             -- RXIQCLKIN source                                                                                                                      ; N/A                        ;
;             -- CLKIN(0) source                                                                                                                       ; OSC_50_B4A~input           ;
;             -- CLKIN(1) source                                                                                                                       ; N/A                        ;
;             -- CLKIN(2) source                                                                                                                       ; N/A                        ;
;             -- CLKIN(3) source                                                                                                                       ; N/A                        ;
;     -- PLL Output Counter                                                                                                                            ;                            ;
;         -- lab3:u0|Audio_top:audio_emulator_0|clock_pll:pll|clock_pll_0002:clock_pll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                                                                ; 11.288659 MHz              ;
;             -- Output Clock Location                                                                                                                 ; PLLOUTPUTCOUNTER_X89_Y5_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                ; On                         ;
;             -- Duty Cycle                                                                                                                            ; 50.0000                    ;
;             -- Phase Shift                                                                                                                           ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                             ; 97                         ;
;             -- C Counter PH Mux PRST                                                                                                                 ; 0                          ;
;             -- C Counter PRST                                                                                                                        ; 1                          ;
;         -- lab3:u0|Audio_top:audio_emulator_0|clock_pll:pll|clock_pll_0002:clock_pll_inst|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                                                                ; 49.772727 MHz              ;
;             -- Output Clock Location                                                                                                                 ; PLLOUTPUTCOUNTER_X89_Y7_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                ; Off                        ;
;             -- Duty Cycle                                                                                                                            ; 50.0000                    ;
;             -- Phase Shift                                                                                                                           ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                             ; 22                         ;
;             -- C Counter PH Mux PRST                                                                                                                 ; 0                          ;
;             -- C Counter PRST                                                                                                                        ; 1                          ;
;                                                                                                                                                      ;                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                            ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                    ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |SoCKit_Top                                                                                                           ; 5802.6 (15.3)        ; 6933.6 (16.0)                    ; 1597.4 (1.7)                                      ; 466.5 (1.0)                      ; 0.0 (0.0)            ; 6192 (27)           ; 9018 (21)                 ; 226 (226)     ; 4173312           ; 509   ; 1          ; 289  ; 0            ; |SoCKit_Top                                                                                                                                                                                                                                                                                                                            ; work         ;
;    |lab3:u0|                                                                                                          ; 5731.8 (0.0)         ; 6854.1 (0.0)                     ; 1587.8 (0.0)                                      ; 465.5 (0.0)                      ; 0.0 (0.0)            ; 6071 (0)            ; 8917 (0)                  ; 0 (0)         ; 4173312           ; 509   ; 1          ; 0    ; 0            ; |SoCKit_Top|lab3:u0                                                                                                                                                                                                                                                                                                                    ; lab3         ;
;       |Audio_top:audio_emulator_0|                                                                                    ; 155.0 (1.4)          ; 165.5 (1.5)                      ; 20.0 (0.1)                                        ; 9.5 (0.0)                        ; 0.0 (0.0)            ; 215 (2)             ; 196 (1)                   ; 0 (0)         ; 1048576           ; 128   ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|Audio_top:audio_emulator_0                                                                                                                                                                                                                                                                                         ; work         ;
;          |audio_codec:ac|                                                                                             ; 29.5 (29.5)          ; 29.5 (29.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 42 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac                                                                                                                                                                                                                                                                          ; work         ;
;          |audio_effects:ae|                                                                                           ; 81.4 (81.4)          ; 89.3 (89.3)                      ; 13.5 (13.5)                                       ; 5.5 (5.5)                        ; 0.0 (0.0)            ; 112 (112)           ; 99 (99)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|Audio_top:audio_emulator_0|audio_effects:ae                                                                                                                                                                                                                                                                        ; work         ;
;          |city:c0|                                                                                                    ; 1.9 (0.0)            ; 3.0 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 2 (0)                     ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|Audio_top:audio_emulator_0|city:c0                                                                                                                                                                                                                                                                                 ; work         ;
;             |altsyncram:altsyncram_component|                                                                         ; 1.9 (0.0)            ; 3.0 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 2 (0)                     ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|Audio_top:audio_emulator_0|city:c0|altsyncram:altsyncram_component                                                                                                                                                                                                                                                 ; work         ;
;                |altsyncram_kah1:auto_generated|                                                                       ; 1.9 (0.3)            ; 3.0 (1.0)                        ; 1.1 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 2 (2)                     ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|Audio_top:audio_emulator_0|city:c0|altsyncram:altsyncram_component|altsyncram_kah1:auto_generated                                                                                                                                                                                                                  ; work         ;
;                   |decode_11a:rden_decode|                                                                            ; 1.7 (1.7)            ; 2.0 (2.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|Audio_top:audio_emulator_0|city:c0|altsyncram:altsyncram_component|altsyncram_kah1:auto_generated|decode_11a:rden_decode                                                                                                                                                                                           ; work         ;
;          |clock_pll:pll|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|Audio_top:audio_emulator_0|clock_pll:pll                                                                                                                                                                                                                                                                           ; clock_pll    ;
;             |clock_pll_0002:clock_pll_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|Audio_top:audio_emulator_0|clock_pll:pll|clock_pll_0002:clock_pll_inst                                                                                                                                                                                                                                             ; clock_pll    ;
;                |altera_pll:altera_pll_i|                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|Audio_top:audio_emulator_0|clock_pll:pll|clock_pll_0002:clock_pll_inst|altera_pll:altera_pll_i                                                                                                                                                                                                                     ; work         ;
;          |i2c_av_config:av_config|                                                                                    ; 39.0 (12.7)          ; 39.5 (15.0)                      ; 4.5 (2.3)                                         ; 4.0 (0.0)                        ; 0.0 (0.0)            ; 61 (24)             ; 50 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|Audio_top:audio_emulator_0|i2c_av_config:av_config                                                                                                                                                                                                                                                                 ; work         ;
;             |i2c_controller:control|                                                                                  ; 26.3 (26.3)          ; 24.5 (24.5)                      ; 2.2 (2.2)                                         ; 4.0 (4.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 29 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|Audio_top:audio_emulator_0|i2c_av_config:av_config|i2c_controller:control                                                                                                                                                                                                                                          ; work         ;
;          |sword:s0|                                                                                                   ; 1.8 (0.0)            ; 2.7 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 2 (0)                     ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|Audio_top:audio_emulator_0|sword:s0                                                                                                                                                                                                                                                                                ; work         ;
;             |altsyncram:altsyncram_component|                                                                         ; 1.8 (0.0)            ; 2.7 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 2 (0)                     ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|Audio_top:audio_emulator_0|sword:s0|altsyncram:altsyncram_component                                                                                                                                                                                                                                                ; work         ;
;                |altsyncram_ofh1:auto_generated|                                                                       ; 1.8 (0.3)            ; 2.7 (0.7)                        ; 0.8 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 2 (2)                     ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|Audio_top:audio_emulator_0|sword:s0|altsyncram:altsyncram_component|altsyncram_ofh1:auto_generated                                                                                                                                                                                                                 ; work         ;
;                   |decode_11a:rden_decode|                                                                            ; 1.5 (1.5)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|Audio_top:audio_emulator_0|sword:s0|altsyncram:altsyncram_component|altsyncram_ofh1:auto_generated|decode_11a:rden_decode                                                                                                                                                                                          ; work         ;
;       |VGA_LED:vga_led_0|                                                                                             ; 4791.8 (63.8)        ; 5820.8 (63.2)                    ; 1479.6 (5.4)                                      ; 450.7 (6.0)                      ; 0.0 (0.0)            ; 4557 (47)           ; 7897 (152)                ; 0 (0)         ; 3124224           ; 380   ; 1          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0                                                                                                                                                                                                                                                                                                  ; work         ;
;          |RGB_controller:controller_1|                                                                                ; 4691.7 (4623.4)      ; 5721.2 (5654.0)                  ; 1472.4 (1473.2)                                   ; 442.9 (442.6)                    ; 0.0 (0.0)            ; 4456 (4324)         ; 7720 (7720)               ; 0 (0)         ; 15360             ; 4     ; 1          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1                                                                                                                                                                                                                                                                      ; work         ;
;             |altsyncram:buffer1_rtl_0|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 7680              ; 2     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|altsyncram:buffer1_rtl_0                                                                                                                                                                                                                                             ; work         ;
;                |altsyncram_2cj1:auto_generated|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 7680              ; 2     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|altsyncram:buffer1_rtl_0|altsyncram_2cj1:auto_generated                                                                                                                                                                                                              ; work         ;
;             |altsyncram:buffer2_rtl_0|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 7680              ; 2     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|altsyncram:buffer2_rtl_0                                                                                                                                                                                                                                             ; work         ;
;                |altsyncram_2cj1:auto_generated|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 7680              ; 2     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|altsyncram:buffer2_rtl_0|altsyncram_2cj1:auto_generated                                                                                                                                                                                                              ; work         ;
;             |lpm_divide:Mod0|                                                                                         ; 31.7 (0.0)           ; 31.7 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|lpm_divide:Mod0                                                                                                                                                                                                                                                      ; work         ;
;                |lpm_divide_n3m:auto_generated|                                                                        ; 31.7 (0.0)           ; 31.7 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|lpm_divide:Mod0|lpm_divide_n3m:auto_generated                                                                                                                                                                                                                        ; work         ;
;                   |sign_div_unsign_qlh:divider|                                                                       ; 31.7 (0.0)           ; 31.7 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider                                                                                                                                                                                            ; work         ;
;                      |alt_u_div_qve:divider|                                                                          ; 31.7 (31.7)          ; 31.7 (31.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider                                                                                                                                                                      ; work         ;
;             |lpm_divide:Mod1|                                                                                         ; 35.8 (0.0)           ; 35.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 71 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|lpm_divide:Mod1                                                                                                                                                                                                                                                      ; work         ;
;                |lpm_divide_m3m:auto_generated|                                                                        ; 35.8 (0.0)           ; 35.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 71 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|lpm_divide:Mod1|lpm_divide_m3m:auto_generated                                                                                                                                                                                                                        ; work         ;
;                   |sign_div_unsign_plh:divider|                                                                       ; 35.8 (0.0)           ; 35.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 71 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|lpm_divide:Mod1|lpm_divide_m3m:auto_generated|sign_div_unsign_plh:divider                                                                                                                                                                                            ; work         ;
;                      |alt_u_div_ove:divider|                                                                          ; 35.8 (35.8)          ; 35.5 (35.5)                      ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 71 (71)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|lpm_divide:Mod1|lpm_divide_m3m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_ove:divider                                                                                                                                                                      ; work         ;
;          |VGA_LED_Emulator:led_emulator|                                                                              ; 18.1 (18.1)          ; 19.3 (19.3)                      ; 1.7 (1.7)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 34 (34)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|VGA_LED_Emulator:led_emulator                                                                                                                                                                                                                                                                    ; work         ;
;          |bach_new:level1|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 12    ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|bach_new:level1                                                                                                                                                                                                                                                                                  ; work         ;
;             |altsyncram:altsyncram_component|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 12    ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|bach_new:level1|altsyncram:altsyncram_component                                                                                                                                                                                                                                                  ; work         ;
;                |altsyncram_8ai1:auto_generated|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 12    ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|bach_new:level1|altsyncram:altsyncram_component|altsyncram_8ai1:auto_generated                                                                                                                                                                                                                   ; work         ;
;          |bg1_new:prom_bg1|                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 393216            ; 48    ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|bg1_new:prom_bg1                                                                                                                                                                                                                                                                                 ; work         ;
;             |altsyncram:altsyncram_component|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 393216            ; 48    ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|bg1_new:prom_bg1|altsyncram:altsyncram_component                                                                                                                                                                                                                                                 ; work         ;
;                |altsyncram_nkh1:auto_generated|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 393216            ; 48    ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|bg1_new:prom_bg1|altsyncram:altsyncram_component|altsyncram_nkh1:auto_generated                                                                                                                                                                                                                  ; work         ;
;          |bg2_new:prom_bg2|                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 393216            ; 48    ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|bg2_new:prom_bg2                                                                                                                                                                                                                                                                                 ; work         ;
;             |altsyncram:altsyncram_component|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 393216            ; 48    ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|bg2_new:prom_bg2|altsyncram:altsyncram_component                                                                                                                                                                                                                                                 ; work         ;
;                |altsyncram_okh1:auto_generated|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 393216            ; 48    ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|bg2_new:prom_bg2|altsyncram:altsyncram_component|altsyncram_okh1:auto_generated                                                                                                                                                                                                                  ; work         ;
;          |bg3_new:prom_bg3|                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 393216            ; 48    ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|bg3_new:prom_bg3                                                                                                                                                                                                                                                                                 ; work         ;
;             |altsyncram:altsyncram_component|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 393216            ; 48    ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|bg3_new:prom_bg3|altsyncram:altsyncram_component                                                                                                                                                                                                                                                 ; work         ;
;                |altsyncram_pkh1:auto_generated|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 393216            ; 48    ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|bg3_new:prom_bg3|altsyncram:altsyncram_component|altsyncram_pkh1:auto_generated                                                                                                                                                                                                                  ; work         ;
;          |bg4_new:prom_bg4|                                                                                           ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 2 (0)                     ; 0 (0)         ; 393216            ; 48    ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|bg4_new:prom_bg4                                                                                                                                                                                                                                                                                 ; work         ;
;             |altsyncram:altsyncram_component|                                                                         ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 2 (0)                     ; 0 (0)         ; 393216            ; 48    ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|bg4_new:prom_bg4|altsyncram:altsyncram_component                                                                                                                                                                                                                                                 ; work         ;
;                |altsyncram_qkh1:auto_generated|                                                                       ; 2.5 (0.5)            ; 2.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 2 (2)                     ; 0 (0)         ; 393216            ; 48    ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|bg4_new:prom_bg4|altsyncram:altsyncram_component|altsyncram_qkh1:auto_generated                                                                                                                                                                                                                  ; work         ;
;                   |decode_11a:rden_decode|                                                                            ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|bg4_new:prom_bg4|altsyncram:altsyncram_component|altsyncram_qkh1:auto_generated|decode_11a:rden_decode                                                                                                                                                                                           ; work         ;
;          |bomb:book4|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|bomb:book4                                                                                                                                                                                                                                                                                       ; work         ;
;             |altsyncram:altsyncram_component|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|bomb:book4|altsyncram:altsyncram_component                                                                                                                                                                                                                                                       ; work         ;
;                |altsyncram_cch1:auto_generated|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|bomb:book4|altsyncram:altsyncram_component|altsyncram_cch1:auto_generated                                                                                                                                                                                                                        ; work         ;
;          |diploma_new:dip0|                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 12    ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|diploma_new:dip0                                                                                                                                                                                                                                                                                 ; work         ;
;             |altsyncram:altsyncram_component|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 12    ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|diploma_new:dip0|altsyncram:altsyncram_component                                                                                                                                                                                                                                                 ; work         ;
;                |altsyncram_d2i1:auto_generated|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 12    ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|diploma_new:dip0|altsyncram:altsyncram_component|altsyncram_d2i1:auto_generated                                                                                                                                                                                                                  ; work         ;
;          |eight_new2:sc8|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 12288             ; 12    ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|eight_new2:sc8                                                                                                                                                                                                                                                                                   ; work         ;
;             |altsyncram:altsyncram_component|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 12288             ; 12    ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|eight_new2:sc8|altsyncram:altsyncram_component                                                                                                                                                                                                                                                   ; work         ;
;                |altsyncram_8kh1:auto_generated|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 12288             ; 12    ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|eight_new2:sc8|altsyncram:altsyncram_component|altsyncram_8kh1:auto_generated                                                                                                                                                                                                                    ; work         ;
;          |exam:book2|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|exam:book2                                                                                                                                                                                                                                                                                       ; work         ;
;             |altsyncram:altsyncram_component|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|exam:book2|altsyncram:altsyncram_component                                                                                                                                                                                                                                                       ; work         ;
;                |altsyncram_ivg1:auto_generated|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|exam:book2|altsyncram:altsyncram_component|altsyncram_ivg1:auto_generated                                                                                                                                                                                                                        ; work         ;
;          |fail_new:fl|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|fail_new:fl                                                                                                                                                                                                                                                                                      ; work         ;
;             |altsyncram:altsyncram_component|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|fail_new:fl|altsyncram:altsyncram_component                                                                                                                                                                                                                                                      ; work         ;
;                |altsyncram_hph1:auto_generated|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|fail_new:fl|altsyncram:altsyncram_component|altsyncram_hph1:auto_generated                                                                                                                                                                                                                       ; work         ;
;          |five_new2:sc5|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 12288             ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|five_new2:sc5                                                                                                                                                                                                                                                                                    ; work         ;
;             |altsyncram:altsyncram_component|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 12288             ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|five_new2:sc5|altsyncram:altsyncram_component                                                                                                                                                                                                                                                    ; work         ;
;                |altsyncram_1hh1:auto_generated|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 12288             ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|five_new2:sc5|altsyncram:altsyncram_component|altsyncram_1hh1:auto_generated                                                                                                                                                                                                                     ; work         ;
;          |four_new2:sc4|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 12288             ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|four_new2:sc4                                                                                                                                                                                                                                                                                    ; work         ;
;             |altsyncram:altsyncram_component|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 12288             ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|four_new2:sc4|altsyncram:altsyncram_component                                                                                                                                                                                                                                                    ; work         ;
;                |altsyncram_jhh1:auto_generated|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 12288             ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|four_new2:sc4|altsyncram:altsyncram_component|altsyncram_jhh1:auto_generated                                                                                                                                                                                                                     ; work         ;
;          |homework:book3|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|homework:book3                                                                                                                                                                                                                                                                                   ; work         ;
;             |altsyncram:altsyncram_component|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|homework:book3|altsyncram:altsyncram_component                                                                                                                                                                                                                                                   ; work         ;
;                |altsyncram_jdh1:auto_generated|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|homework:book3|altsyncram:altsyncram_component|altsyncram_jdh1:auto_generated                                                                                                                                                                                                                    ; work         ;
;          |life_new:nl1|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 12288             ; 4     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|life_new:nl1                                                                                                                                                                                                                                                                                     ; work         ;
;             |altsyncram:altsyncram_component|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 12288             ; 4     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|life_new:nl1|altsyncram:altsyncram_component                                                                                                                                                                                                                                                     ; work         ;
;                |altsyncram_gdh1:auto_generated|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 12288             ; 4     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|life_new:nl1|altsyncram:altsyncram_component|altsyncram_gdh1:auto_generated                                                                                                                                                                                                                      ; work         ;
;          |life_new:nl2|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 12288             ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|life_new:nl2                                                                                                                                                                                                                                                                                     ; work         ;
;             |altsyncram:altsyncram_component|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 12288             ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|life_new:nl2|altsyncram:altsyncram_component                                                                                                                                                                                                                                                     ; work         ;
;                |altsyncram_gdh1:auto_generated|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 12288             ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|life_new:nl2|altsyncram:altsyncram_component|altsyncram_gdh1:auto_generated                                                                                                                                                                                                                      ; work         ;
;          |life_new:nl3|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 12288             ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|life_new:nl3                                                                                                                                                                                                                                                                                     ; work         ;
;             |altsyncram:altsyncram_component|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 12288             ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|life_new:nl3|altsyncram:altsyncram_component                                                                                                                                                                                                                                                     ; work         ;
;                |altsyncram_gdh1:auto_generated|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 12288             ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|life_new:nl3|altsyncram:altsyncram_component|altsyncram_gdh1:auto_generated                                                                                                                                                                                                                      ; work         ;
;          |mast_new:level2|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|mast_new:level2                                                                                                                                                                                                                                                                                  ; work         ;
;             |altsyncram:altsyncram_component|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|mast_new:level2|altsyncram:altsyncram_component                                                                                                                                                                                                                                                  ; work         ;
;                |altsyncram_k4i1:auto_generated|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|mast_new:level2|altsyncram:altsyncram_component|altsyncram_k4i1:auto_generated                                                                                                                                                                                                                   ; work         ;
;          |moon:mn0|                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 12    ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|moon:mn0                                                                                                                                                                                                                                                                                         ; work         ;
;             |altsyncram:altsyncram_component|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 12    ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|moon:mn0|altsyncram:altsyncram_component                                                                                                                                                                                                                                                         ; work         ;
;                |altsyncram_e1h1:auto_generated|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 12    ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|moon:mn0|altsyncram:altsyncram_component|altsyncram_e1h1:auto_generated                                                                                                                                                                                                                          ; work         ;
;          |nine_new2:sc9|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 12288             ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|nine_new2:sc9                                                                                                                                                                                                                                                                                    ; work         ;
;             |altsyncram:altsyncram_component|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 12288             ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|nine_new2:sc9|altsyncram:altsyncram_component                                                                                                                                                                                                                                                    ; work         ;
;                |altsyncram_2hh1:auto_generated|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 12288             ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|nine_new2:sc9|altsyncram:altsyncram_component|altsyncram_2hh1:auto_generated                                                                                                                                                                                                                     ; work         ;
;          |ninja1:ninja1|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 12    ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|ninja1:ninja1                                                                                                                                                                                                                                                                                    ; work         ;
;             |altsyncram:altsyncram_component|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 12    ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|ninja1:ninja1|altsyncram:altsyncram_component                                                                                                                                                                                                                                                    ; work         ;
;                |altsyncram_84h1:auto_generated|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 12    ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|ninja1:ninja1|altsyncram:altsyncram_component|altsyncram_84h1:auto_generated                                                                                                                                                                                                                     ; work         ;
;          |ninja2:ninja2|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|ninja2:ninja2                                                                                                                                                                                                                                                                                    ; work         ;
;             |altsyncram:altsyncram_component|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|ninja2:ninja2|altsyncram:altsyncram_component                                                                                                                                                                                                                                                    ; work         ;
;                |altsyncram_94h1:auto_generated|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|ninja2:ninja2|altsyncram:altsyncram_component|altsyncram_94h1:auto_generated                                                                                                                                                                                                                     ; work         ;
;          |ninja3:ninja3|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|ninja3:ninja3                                                                                                                                                                                                                                                                                    ; work         ;
;             |altsyncram:altsyncram_component|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|ninja3:ninja3|altsyncram:altsyncram_component                                                                                                                                                                                                                                                    ; work         ;
;                |altsyncram_a4h1:auto_generated|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|ninja3:ninja3|altsyncram:altsyncram_component|altsyncram_a4h1:auto_generated                                                                                                                                                                                                                     ; work         ;
;          |ninjasymbol:sym0|                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|ninjasymbol:sym0                                                                                                                                                                                                                                                                                 ; work         ;
;             |altsyncram:altsyncram_component|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|ninjasymbol:sym0|altsyncram:altsyncram_component                                                                                                                                                                                                                                                 ; work         ;
;                |altsyncram_i4i1:auto_generated|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|ninjasymbol:sym0|altsyncram:altsyncram_component|altsyncram_i4i1:auto_generated                                                                                                                                                                                                                  ; work         ;
;          |nuny_new2:nun0|                                                                                             ; 15.8 (0.0)           ; 14.6 (0.0)                       ; 0.1 (0.0)                                         ; 1.2 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 2 (0)                     ; 0 (0)         ; 393216            ; 48    ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|nuny_new2:nun0                                                                                                                                                                                                                                                                                   ; work         ;
;             |altsyncram:altsyncram_component|                                                                         ; 15.8 (0.0)           ; 14.6 (0.0)                       ; 0.1 (0.0)                                         ; 1.2 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 2 (0)                     ; 0 (0)         ; 393216            ; 48    ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|nuny_new2:nun0|altsyncram:altsyncram_component                                                                                                                                                                                                                                                   ; work         ;
;                |altsyncram_buh1:auto_generated|                                                                       ; 15.8 (0.5)           ; 14.6 (0.6)                       ; 0.1 (0.1)                                         ; 1.2 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 2 (2)                     ; 0 (0)         ; 393216            ; 48    ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|nuny_new2:nun0|altsyncram:altsyncram_component|altsyncram_buh1:auto_generated                                                                                                                                                                                                                    ; work         ;
;                   |decode_11a:rden_decode|                                                                            ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|nuny_new2:nun0|altsyncram:altsyncram_component|altsyncram_buh1:auto_generated|decode_11a:rden_decode                                                                                                                                                                                             ; work         ;
;                   |mux_3hb:mux2|                                                                                      ; 13.2 (13.2)          ; 12.0 (12.0)                      ; 0.0 (0.0)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|nuny_new2:nun0|altsyncram:altsyncram_component|altsyncram_buh1:auto_generated|mux_3hb:mux2                                                                                                                                                                                                       ; work         ;
;          |one_new2:sc1|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 12288             ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|one_new2:sc1                                                                                                                                                                                                                                                                                     ; work         ;
;             |altsyncram:altsyncram_component|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 12288             ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|one_new2:sc1|altsyncram:altsyncram_component                                                                                                                                                                                                                                                     ; work         ;
;                |altsyncram_pdh1:auto_generated|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 12288             ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|one_new2:sc1|altsyncram:altsyncram_component|altsyncram_pdh1:auto_generated                                                                                                                                                                                                                      ; work         ;
;          |pass_new:ps|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 12    ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|pass_new:ps                                                                                                                                                                                                                                                                                      ; work         ;
;             |altsyncram:altsyncram_component|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 12    ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|pass_new:ps|altsyncram:altsyncram_component                                                                                                                                                                                                                                                      ; work         ;
;                |altsyncram_cqh1:auto_generated|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 12    ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|pass_new:ps|altsyncram:altsyncram_component|altsyncram_cqh1:auto_generated                                                                                                                                                                                                                       ; work         ;
;          |phd_new:level3|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|phd_new:level3                                                                                                                                                                                                                                                                                   ; work         ;
;             |altsyncram:altsyncram_component|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|phd_new:level3|altsyncram:altsyncram_component                                                                                                                                                                                                                                                   ; work         ;
;                |altsyncram_hmh1:auto_generated|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|phd_new:level3|altsyncram:altsyncram_component|altsyncram_hmh1:auto_generated                                                                                                                                                                                                                    ; work         ;
;          |pizza:book5|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|pizza:book5                                                                                                                                                                                                                                                                                      ; work         ;
;             |altsyncram:altsyncram_component|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|pizza:book5|altsyncram:altsyncram_component                                                                                                                                                                                                                                                      ; work         ;
;                |altsyncram_l3h1:auto_generated|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|pizza:book5|altsyncram:altsyncram_component|altsyncram_l3h1:auto_generated                                                                                                                                                                                                                       ; work         ;
;          |rain:rn0|                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 12    ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|rain:rn0                                                                                                                                                                                                                                                                                         ; work         ;
;             |altsyncram:altsyncram_component|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 12    ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|rain:rn0|altsyncram:altsyncram_component                                                                                                                                                                                                                                                         ; work         ;
;                |altsyncram_v0h1:auto_generated|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 12    ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|rain:rn0|altsyncram:altsyncram_component|altsyncram_v0h1:auto_generated                                                                                                                                                                                                                          ; work         ;
;          |reading:book1|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|reading:book1                                                                                                                                                                                                                                                                                    ; work         ;
;             |altsyncram:altsyncram_component|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|reading:book1|altsyncram:altsyncram_component                                                                                                                                                                                                                                                    ; work         ;
;                |altsyncram_19h1:auto_generated|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|reading:book1|altsyncram:altsyncram_component|altsyncram_19h1:auto_generated                                                                                                                                                                                                                     ; work         ;
;          |seven_new2:sc7|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 12288             ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|seven_new2:sc7                                                                                                                                                                                                                                                                                   ; work         ;
;             |altsyncram:altsyncram_component|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 12288             ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|seven_new2:sc7|altsyncram:altsyncram_component                                                                                                                                                                                                                                                   ; work         ;
;                |altsyncram_rkh1:auto_generated|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 12288             ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|seven_new2:sc7|altsyncram:altsyncram_component|altsyncram_rkh1:auto_generated                                                                                                                                                                                                                    ; work         ;
;          |six_new2:sc6|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 12288             ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|six_new2:sc6                                                                                                                                                                                                                                                                                     ; work         ;
;             |altsyncram:altsyncram_component|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 12288             ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|six_new2:sc6|altsyncram:altsyncram_component                                                                                                                                                                                                                                                     ; work         ;
;                |altsyncram_beh1:auto_generated|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 12288             ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|six_new2:sc6|altsyncram:altsyncram_component|altsyncram_beh1:auto_generated                                                                                                                                                                                                                      ; work         ;
;          |sun:sun0|                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|sun:sun0                                                                                                                                                                                                                                                                                         ; work         ;
;             |altsyncram:altsyncram_component|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|sun:sun0|altsyncram:altsyncram_component                                                                                                                                                                                                                                                         ; work         ;
;                |altsyncram_bug1:auto_generated|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|sun:sun0|altsyncram:altsyncram_component|altsyncram_bug1:auto_generated                                                                                                                                                                                                                          ; work         ;
;          |thesis_new:book6|                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|thesis_new:book6                                                                                                                                                                                                                                                                                 ; work         ;
;             |altsyncram:altsyncram_component|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|thesis_new:book6|altsyncram:altsyncram_component                                                                                                                                                                                                                                                 ; work         ;
;                |altsyncram_nvh1:auto_generated|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|thesis_new:book6|altsyncram:altsyncram_component|altsyncram_nvh1:auto_generated                                                                                                                                                                                                                  ; work         ;
;          |three_new2:sc3|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 12288             ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|three_new2:sc3                                                                                                                                                                                                                                                                                   ; work         ;
;             |altsyncram:altsyncram_component|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 12288             ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|three_new2:sc3|altsyncram:altsyncram_component                                                                                                                                                                                                                                                   ; work         ;
;                |altsyncram_fkh1:auto_generated|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 12288             ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|three_new2:sc3|altsyncram:altsyncram_component|altsyncram_fkh1:auto_generated                                                                                                                                                                                                                    ; work         ;
;          |tryagain:try0|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|tryagain:try0                                                                                                                                                                                                                                                                                    ; work         ;
;             |altsyncram:altsyncram_component|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|tryagain:try0|altsyncram:altsyncram_component                                                                                                                                                                                                                                                    ; work         ;
;                |altsyncram_keh1:auto_generated|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|tryagain:try0|altsyncram:altsyncram_component|altsyncram_keh1:auto_generated                                                                                                                                                                                                                     ; work         ;
;          |two_new2:sc2|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 12288             ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|two_new2:sc2                                                                                                                                                                                                                                                                                     ; work         ;
;             |altsyncram:altsyncram_component|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 12288             ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|two_new2:sc2|altsyncram:altsyncram_component                                                                                                                                                                                                                                                     ; work         ;
;                |altsyncram_heh1:auto_generated|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 12288             ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|two_new2:sc2|altsyncram:altsyncram_component|altsyncram_heh1:auto_generated                                                                                                                                                                                                                      ; work         ;
;          |zero_new2:sc0|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 12288             ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|zero_new2:sc0                                                                                                                                                                                                                                                                                    ; work         ;
;             |altsyncram:altsyncram_component|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 12288             ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|zero_new2:sc0|altsyncram:altsyncram_component                                                                                                                                                                                                                                                    ; work         ;
;                |altsyncram_nhh1:auto_generated|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 12288             ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|VGA_LED:vga_led_0|zero_new2:sc0|altsyncram:altsyncram_component|altsyncram_nhh1:auto_generated                                                                                                                                                                                                                     ; work         ;
;       |altera_reset_controller:rst_controller|                                                                        ; 0.7 (0.0)            ; 1.1 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                             ; lab3         ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                 ; 0.7 (0.7)            ; 1.1 (1.1)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                  ; lab3         ;
;       |altera_reset_controller:rst_controller_001|                                                                    ; 1.0 (0.0)            ; 1.3 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                         ; lab3         ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                 ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                              ; lab3         ;
;       |lab3_hps_0:hps_0|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_hps_0:hps_0                                                                                                                                                                                                                                                                                                   ; lab3         ;
;          |lab3_hps_0_fpga_interfaces:fpga_interfaces|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_fpga_interfaces:fpga_interfaces                                                                                                                                                                                                                                                        ; lab3         ;
;          |lab3_hps_0_hps_io:hps_io|                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io                                                                                                                                                                                                                                                                          ; lab3         ;
;             |lab3_hps_0_hps_io_border:border|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border                                                                                                                                                                                                                                          ; lab3         ;
;                |hps_sdram:hps_sdram_inst|                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst                                                                                                                                                                                                                 ; lab3         ;
;                   |altera_mem_if_dll_cyclonev:dll|                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_dll_cyclonev:dll                                                                                                                                                                                  ; lab3         ;
;                   |altera_mem_if_hard_memory_controller_top_cyclonev:c0|                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_hard_memory_controller_top_cyclonev:c0                                                                                                                                                            ; lab3         ;
;                   |altera_mem_if_oct_cyclonev:oct|                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct                                                                                                                                                                                  ; lab3         ;
;                   |hps_sdram_p0:p0|                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0                                                                                                                                                                                                 ; lab3         ;
;                      |hps_sdram_p0_acv_hard_memphy:umemphy|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy                                                                                                                                                            ; lab3         ;
;                         |hps_sdram_p0_acv_hard_io_pads:uio_pads|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads                                                                                                                     ; lab3         ;
;                            |hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads                                                                  ; lab3         ;
;                               |altddio_out:clock_gen[0].umem_ck_pad|                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|altddio_out:clock_gen[0].umem_ck_pad                             ; work         ;
;                                  |ddio_out_uqe:auto_generated|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|altddio_out:clock_gen[0].umem_ck_pad|ddio_out_uqe:auto_generated ; work         ;
;                               |hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc                   ; lab3         ;
;                               |hps_sdram_p0_acv_ldc:address_gen[19].acv_ac_ldc|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[19].acv_ac_ldc                  ; lab3         ;
;                               |hps_sdram_p0_acv_ldc:address_gen[20].acv_ac_ldc|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[20].acv_ac_ldc                  ; lab3         ;
;                               |hps_sdram_p0_acv_ldc:address_gen[24].acv_ac_ldc|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[24].acv_ac_ldc                  ; lab3         ;
;                               |hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc                   ; lab3         ;
;                               |hps_sdram_p0_clock_pair_generator:clock_gen[0].uclk_generator|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_clock_pair_generator:clock_gen[0].uclk_generator    ; lab3         ;
;                               |hps_sdram_p0_generic_ddio:uaddress_pad|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_generic_ddio:uaddress_pad                           ; lab3         ;
;                               |hps_sdram_p0_generic_ddio:ubank_pad|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_generic_ddio:ubank_pad                              ; lab3         ;
;                               |hps_sdram_p0_generic_ddio:ucmd_pad|                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_generic_ddio:ucmd_pad                               ; lab3         ;
;                               |hps_sdram_p0_generic_ddio:ureset_n_pad|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_generic_ddio:ureset_n_pad                           ; lab3         ;
;                            |hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs                                                                      ; lab3         ;
;                               |altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst          ; lab3         ;
;                            |hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs                                                                      ; lab3         ;
;                               |altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst          ; lab3         ;
;                            |hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs                                                                      ; lab3         ;
;                               |altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst          ; lab3         ;
;                            |hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs                                                                      ; lab3         ;
;                               |altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst          ; lab3         ;
;                         |hps_sdram_p0_acv_ldc:memphy_ldc|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc                                                                                                                            ; lab3         ;
;                   |hps_sdram_pll:pll|                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll                                                                                                                                                                                               ; lab3         ;
;       |lab3_master_0:master_0|                                                                                        ; 342.8 (0.0)          ; 402.3 (0.0)                      ; 60.1 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 573 (0)             ; 445 (0)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_master_0:master_0                                                                                                                                                                                                                                                                                             ; lab3         ;
;          |altera_avalon_packets_to_master:transacto|                                                                  ; 114.3 (0.0)          ; 131.6 (0.0)                      ; 17.6 (0.0)                                        ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 203 (0)             ; 117 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto                                                                                                                                                                                                                                                   ; lab3         ;
;             |packets_to_master:p2m|                                                                                   ; 114.3 (114.3)        ; 131.6 (131.6)                    ; 17.6 (17.6)                                       ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 203 (203)           ; 117 (117)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m                                                                                                                                                                                                                             ; lab3         ;
;          |altera_avalon_sc_fifo:fifo|                                                                                 ; 14.1 (14.1)          ; 16.5 (16.5)                      ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 17 (17)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_master_0:master_0|altera_avalon_sc_fifo:fifo                                                                                                                                                                                                                                                                  ; lab3         ;
;             |altsyncram:mem_rtl_0|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0                                                                                                                                                                                                                                             ; work         ;
;                |altsyncram_g0n1:auto_generated|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated                                                                                                                                                                                                              ; work         ;
;          |altera_avalon_st_bytes_to_packets:b2p|                                                                      ; 8.5 (8.5)            ; 10.2 (10.2)                      ; 1.8 (1.8)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 11 (11)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_master_0:master_0|altera_avalon_st_bytes_to_packets:b2p                                                                                                                                                                                                                                                       ; lab3         ;
;          |altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|                                           ; 191.5 (0.0)          ; 227.7 (0.0)                      ; 36.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 306 (0)             ; 279 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master                                                                                                                                                                                                                            ; lab3         ;
;             |altera_jtag_dc_streaming:normal.jtag_dc_streaming|                                                       ; 191.5 (0.0)          ; 227.7 (0.0)                      ; 36.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 306 (0)             ; 279 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming                                                                                                                                                                          ; lab3         ;
;                |altera_avalon_st_clock_crosser:sink_crosser|                                                          ; 11.9 (4.2)           ; 21.7 (9.1)                       ; 9.8 (4.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (4)              ; 47 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser                                                                                                                              ; lab3         ;
;                   |altera_avalon_st_pipeline_base:output_stage|                                                       ; 5.3 (5.3)            ; 9.1 (9.1)                        ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage                                                                                  ; lab3         ;
;                   |altera_std_synchronizer:in_to_out_synchronizer|                                                    ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_std_synchronizer:in_to_out_synchronizer                                                                               ; work         ;
;                   |altera_std_synchronizer:out_to_in_synchronizer|                                                    ; 1.8 (1.8)            ; 2.5 (2.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_std_synchronizer:out_to_in_synchronizer                                                                               ; work         ;
;                |altera_jtag_src_crosser:source_crosser|                                                               ; 5.6 (4.1)            ; 12.9 (8.4)                       ; 7.3 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 27 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser                                                                                                                                   ; lab3         ;
;                   |altera_jtag_control_signal_crosser:crosser|                                                        ; 1.5 (0.4)            ; 4.5 (0.5)                        ; 3.0 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 9 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser                                                                                        ; lab3         ;
;                      |altera_std_synchronizer:synchronizer|                                                           ; 1.1 (1.1)            ; 4.0 (4.0)                        ; 2.9 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser|altera_std_synchronizer:synchronizer                                                   ; work         ;
;                |altera_jtag_streaming:jtag_streaming|                                                                 ; 173.2 (161.9)        ; 191.5 (176.8)                    ; 18.4 (15.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 289 (275)           ; 202 (182)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming                                                                                                                                     ; lab3         ;
;                   |altera_avalon_st_idle_inserter:idle_inserter|                                                      ; 2.6 (2.6)            ; 2.6 (2.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_inserter:idle_inserter                                                                                        ; lab3         ;
;                   |altera_avalon_st_idle_remover:idle_remover|                                                        ; 2.2 (2.2)            ; 2.4 (2.4)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_remover:idle_remover                                                                                          ; lab3         ;
;                   |altera_jtag_sld_node:node|                                                                         ; 1.0 (0.0)            ; 1.3 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_jtag_sld_node:node                                                                                                           ; lab3         ;
;                      |sld_virtual_jtag_basic:sld_virtual_jtag_component|                                              ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_jtag_sld_node:node|sld_virtual_jtag_basic:sld_virtual_jtag_component                                                         ; work         ;
;                   |altera_std_synchronizer:clock_sense_reset_n_synchronizer|                                          ; 2.8 (2.8)            ; 4.0 (4.0)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sense_reset_n_synchronizer                                                                            ; work         ;
;                   |altera_std_synchronizer:clock_sensor_synchronizer|                                                 ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sensor_synchronizer                                                                                   ; work         ;
;                   |altera_std_synchronizer:clock_to_sample_div2_synchronizer|                                         ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_to_sample_div2_synchronizer                                                                           ; work         ;
;                   |altera_std_synchronizer:reset_to_sample_synchronizer|                                              ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:reset_to_sample_synchronizer                                                                                ; work         ;
;                |altera_std_synchronizer:synchronizer|                                                                 ; 0.9 (0.9)            ; 1.5 (1.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_std_synchronizer:synchronizer                                                                                                                                     ; work         ;
;          |altera_avalon_st_packets_to_bytes:p2b|                                                                      ; 13.6 (13.6)          ; 15.0 (15.0)                      ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b                                                                                                                                                                                                                                                       ; lab3         ;
;          |altera_reset_controller:rst_controller|                                                                     ; 0.7 (0.0)            ; 1.3 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_master_0:master_0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                      ; lab3         ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                              ; 0.7 (0.7)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_master_0:master_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                           ; lab3         ;
;       |lab3_mm_interconnect_0:mm_interconnect_0|                                                                      ; 440.4 (0.0)          ; 463.0 (0.0)                      ; 27.4 (0.0)                                        ; 4.8 (0.0)                        ; 0.0 (0.0)            ; 724 (0)             ; 373 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                           ; lab3         ;
;          |altera_avalon_sc_fifo:audio_emulator_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo| ; 2.9 (2.9)            ; 3.0 (3.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:audio_emulator_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                ; lab3         ;
;          |altera_avalon_sc_fifo:audio_emulator_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|   ; 25.2 (25.2)          ; 25.7 (25.7)                      ; 2.0 (2.0)                                         ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 33 (33)             ; 58 (58)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:audio_emulator_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                  ; lab3         ;
;          |altera_avalon_sc_fifo:vga_led_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo|        ; 2.0 (2.0)            ; 2.2 (2.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:vga_led_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                       ; lab3         ;
;          |altera_avalon_sc_fifo:vga_led_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|          ; 35.1 (35.1)          ; 34.3 (34.3)                      ; 1.1 (1.1)                                         ; 1.9 (1.9)                        ; 0.0 (0.0)            ; 41 (41)             ; 77 (77)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:vga_led_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                         ; lab3         ;
;          |altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|                                                  ; 61.2 (32.1)          ; 61.9 (32.9)                      ; 1.9 (0.9)                                         ; 1.2 (0.1)                        ; 0.0 (0.0)            ; 114 (61)            ; 29 (6)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent                                                                                                                                                                                                                 ; lab3         ;
;             |altera_merlin_address_alignment:align_address_to_size|                                                   ; 29.1 (29.1)          ; 29.0 (29.0)                      ; 1.0 (1.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 53 (53)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size                                                                                                                                                           ; lab3         ;
;          |altera_merlin_burst_adapter:burst_adapter|                                                                  ; 61.6 (0.0)           ; 67.2 (0.0)                       ; 5.7 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 79 (0)              ; 81 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter                                                                                                                                                                                                                                 ; lab3         ;
;             |altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|                                ; 61.6 (61.6)          ; 67.2 (66.7)                      ; 5.7 (5.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 79 (78)             ; 81 (81)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba                                                                                                                                                        ; lab3         ;
;                |altera_merlin_address_alignment:align_address_to_size|                                                ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|altera_merlin_address_alignment:align_address_to_size                                                                                                  ; lab3         ;
;          |altera_merlin_burst_adapter:burst_adapter_001|                                                              ; 34.3 (0.0)           ; 36.7 (0.0)                       ; 2.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (0)              ; 49 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001                                                                                                                                                                                                                             ; lab3         ;
;             |altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|                                ; 34.3 (34.3)          ; 36.7 (36.2)                      ; 2.4 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (44)             ; 49 (49)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba                                                                                                                                                    ; lab3         ;
;                |altera_merlin_address_alignment:align_address_to_size|                                                ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|altera_merlin_address_alignment:align_address_to_size                                                                                              ; lab3         ;
;          |altera_merlin_master_agent:master_0_master_translator_avalon_universal_master_0_agent|                      ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:master_0_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                     ; lab3         ;
;          |altera_merlin_slave_agent:audio_emulator_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|        ; 5.3 (0.6)            ; 5.3 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (3)              ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:audio_emulator_0_avalon_slave_0_translator_avalon_universal_slave_0_agent                                                                                                                                                                       ; lab3         ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                           ; 4.6 (4.6)            ; 4.8 (4.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:audio_emulator_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                         ; lab3         ;
;          |altera_merlin_slave_agent:vga_led_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|               ; 19.7 (1.5)           ; 20.4 (1.6)                       ; 0.7 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (4)              ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:vga_led_0_avalon_slave_0_translator_avalon_universal_slave_0_agent                                                                                                                                                                              ; lab3         ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                           ; 18.2 (18.2)          ; 18.8 (18.8)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:vga_led_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                ; lab3         ;
;          |altera_merlin_slave_translator:audio_emulator_0_avalon_slave_0_translator|                                  ; 3.9 (3.9)            ; 5.1 (5.1)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:audio_emulator_0_avalon_slave_0_translator                                                                                                                                                                                                 ; lab3         ;
;          |altera_merlin_slave_translator:vga_led_0_avalon_slave_0_translator|                                         ; 2.8 (2.8)            ; 2.9 (2.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:vga_led_0_avalon_slave_0_translator                                                                                                                                                                                                        ; lab3         ;
;          |altera_merlin_traffic_limiter:limiter|                                                                      ; 9.9 (9.9)            ; 10.0 (10.0)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter                                                                                                                                                                                                                                     ; lab3         ;
;          |altera_merlin_traffic_limiter:limiter_001|                                                                  ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 12 (12)             ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001                                                                                                                                                                                                                                 ; lab3         ;
;          |altera_merlin_traffic_limiter:limiter_002|                                                                  ; 3.8 (3.8)            ; 4.0 (4.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_002                                                                                                                                                                                                                                 ; lab3         ;
;          |altera_merlin_width_adapter:width_adapter|                                                                  ; 8.2 (8.2)            ; 8.2 (8.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter                                                                                                                                                                                                                                 ; lab3         ;
;          |altera_merlin_width_adapter:width_adapter_001|                                                              ; 6.8 (6.8)            ; 7.0 (7.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter_001                                                                                                                                                                                                                             ; lab3         ;
;          |altera_merlin_width_adapter:width_adapter_002|                                                              ; 51.9 (51.9)          ; 54.7 (54.7)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 82 (82)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter_002                                                                                                                                                                                                                             ; lab3         ;
;          |altera_merlin_width_adapter:width_adapter_003|                                                              ; 10.6 (10.6)          ; 11.8 (11.8)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter_003                                                                                                                                                                                                                             ; lab3         ;
;          |lab3_mm_interconnect_0_addr_router:addr_router|                                                             ; 7.7 (7.7)            ; 7.7 (7.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|lab3_mm_interconnect_0_addr_router:addr_router                                                                                                                                                                                                                            ; lab3         ;
;          |lab3_mm_interconnect_0_addr_router:addr_router_002|                                                         ; 2.7 (2.7)            ; 3.5 (3.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|lab3_mm_interconnect_0_addr_router:addr_router_002                                                                                                                                                                                                                        ; lab3         ;
;          |lab3_mm_interconnect_0_cmd_xbar_demux:cmd_xbar_demux|                                                       ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|lab3_mm_interconnect_0_cmd_xbar_demux:cmd_xbar_demux                                                                                                                                                                                                                      ; lab3         ;
;          |lab3_mm_interconnect_0_cmd_xbar_demux:cmd_xbar_demux_002|                                                   ; 3.0 (3.0)            ; 3.7 (3.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|lab3_mm_interconnect_0_cmd_xbar_demux:cmd_xbar_demux_002                                                                                                                                                                                                                  ; lab3         ;
;          |lab3_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|                                                           ; 43.4 (39.2)          ; 46.2 (42.1)                      ; 2.9 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (69)             ; 7 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|lab3_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux                                                                                                                                                                                                                          ; lab3         ;
;             |altera_merlin_arbitrator:arb|                                                                            ; 4.2 (4.2)            ; 4.2 (4.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|lab3_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                             ; lab3         ;
;          |lab3_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|                                                       ; 10.1 (7.7)           ; 12.9 (10.7)                      ; 2.8 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (25)             ; 6 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|lab3_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001                                                                                                                                                                                                                      ; lab3         ;
;             |altera_merlin_arbitrator:arb|                                                                            ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|lab3_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                         ; lab3         ;
;          |lab3_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux|                                                       ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|lab3_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux                                                                                                                                                                                                                      ; lab3         ;
;          |lab3_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_001|                                                   ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|lab3_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_001                                                                                                                                                                                                                  ; lab3         ;
;          |lab3_mm_interconnect_0_rsp_xbar_mux:rsp_xbar_mux|                                                           ; 3.5 (3.5)            ; 4.5 (4.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|lab3_mm_interconnect_0_rsp_xbar_mux:rsp_xbar_mux                                                                                                                                                                                                                          ; lab3         ;
;          |lab3_mm_interconnect_0_rsp_xbar_mux:rsp_xbar_mux_001|                                                       ; 5.2 (5.2)            ; 5.2 (5.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|lab3_mm_interconnect_0_rsp_xbar_mux:rsp_xbar_mux_001                                                                                                                                                                                                                      ; lab3         ;
;          |lab3_mm_interconnect_0_rsp_xbar_mux:rsp_xbar_mux_002|                                                       ; 2.2 (2.2)            ; 2.8 (2.8)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|lab3_mm_interconnect_0_rsp_xbar_mux:rsp_xbar_mux_002                                                                                                                                                                                                                      ; lab3         ;
;    |sld_hub:auto_hub|                                                                                                 ; 55.5 (0.5)           ; 63.5 (0.5)                       ; 8.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 94 (1)              ; 80 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                           ; work         ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                                  ; 55.0 (37.7)          ; 63.0 (44.4)                      ; 8.0 (6.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 93 (60)             ; 80 (52)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                              ; work         ;
;          |sld_rom_sr:hub_info_reg|                                                                                    ; 9.3 (9.3)            ; 9.5 (9.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                      ; work         ;
;          |sld_shadow_jsm:shadow_jsm|                                                                                  ; 8.0 (8.0)            ; 9.1 (9.1)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SoCKit_Top|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                    ; work         ;
+-----------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                  ;
+---------------------------------+----------+-------+------+------+------+-------+-------+--------+------------------------+--------------------------+
; Name                            ; Pin Type ; D1    ; D3_0 ; D3_1 ; D4   ; D5    ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------------------------+----------+-------+------+------+------+-------+-------+--------+------------------------+--------------------------+
; VGA_B[0]                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[1]                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[2]                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[3]                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[4]                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[5]                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[6]                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[7]                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[0]                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[1]                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[2]                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[3]                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[4]                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[5]                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[6]                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[7]                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_BLANK_n                     ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_CLK                         ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_HS                          ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[0]                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[1]                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[2]                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[3]                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[4]                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[5]                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[6]                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[7]                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_VS                          ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; AUD_DACDAT                      ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; AUD_I2C_SCLK                    ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; AUD_XCK                         ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; AUD_ADCDAT                      ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; AUD_MUTE                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; FAN_CTRL                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_CLKIN_n[1]                 ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; HSMC_CLKIN_n[2]                 ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; HSMC_CLKIN_p[1]                 ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; HSMC_CLKIN_p[2]                 ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; HSMC_CLKOUT_n[1]                ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_CLKOUT_n[2]                ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_CLKOUT_p[1]                ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_CLKOUT_p[2]                ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_CLK_IN0                    ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; HSMC_CLK_OUT0                   ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_SCL                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; IRDA_RXD                        ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; KEY[1]                          ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; KEY[2]                          ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; KEY[3]                          ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; LED[0]                          ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; LED[1]                          ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; LED[2]                          ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; LED[3]                          ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; OSC_50_B3B                      ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; OSC_50_B5B                      ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; OSC_50_B8A                      ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; PCIE_PERST_n                    ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; PCIE_WAKE_n                     ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; RESET_n                         ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; TEMP_CS_n                       ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; TEMP_DIN                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; TEMP_DOUT                       ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; TEMP_SCLK                       ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; USB_B2_CLK                      ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; USB_EMPTY                       ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; USB_FULL                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; USB_OE_n                        ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; USB_RD_n                        ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; USB_RESET_n                     ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; USB_WR_n                        ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; VGA_SYNC_n                      ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; memory_mem_a[0]                 ; Output   ; --    ; --   ; --   ; --   ; (13)  ; --    ; --     ; --                     ; --                       ;
; memory_mem_a[1]                 ; Output   ; --    ; --   ; --   ; --   ; (14)  ; --    ; --     ; --                     ; --                       ;
; memory_mem_a[2]                 ; Output   ; --    ; --   ; --   ; --   ; (13)  ; --    ; --     ; --                     ; --                       ;
; memory_mem_a[3]                 ; Output   ; --    ; --   ; --   ; --   ; (14)  ; --    ; --     ; --                     ; --                       ;
; memory_mem_a[4]                 ; Output   ; --    ; --   ; --   ; --   ; (16)  ; --    ; --     ; --                     ; --                       ;
; memory_mem_a[5]                 ; Output   ; --    ; --   ; --   ; --   ; (17)  ; --    ; --     ; --                     ; --                       ;
; memory_mem_a[6]                 ; Output   ; --    ; --   ; --   ; --   ; (13)  ; --    ; --     ; --                     ; --                       ;
; memory_mem_a[7]                 ; Output   ; --    ; --   ; --   ; --   ; (14)  ; --    ; --     ; --                     ; --                       ;
; memory_mem_a[8]                 ; Output   ; --    ; --   ; --   ; --   ; (16)  ; --    ; --     ; --                     ; --                       ;
; memory_mem_a[9]                 ; Output   ; --    ; --   ; --   ; --   ; (17)  ; --    ; --     ; --                     ; --                       ;
; memory_mem_a[10]                ; Output   ; --    ; --   ; --   ; --   ; (13)  ; --    ; --     ; --                     ; --                       ;
; memory_mem_a[11]                ; Output   ; --    ; --   ; --   ; --   ; (14)  ; --    ; --     ; --                     ; --                       ;
; memory_mem_a[12]                ; Output   ; --    ; --   ; --   ; --   ; (13)  ; --    ; --     ; --                     ; --                       ;
; memory_mem_a[13]                ; Output   ; --    ; --   ; --   ; --   ; (14)  ; --    ; --     ; --                     ; --                       ;
; memory_mem_a[14]                ; Output   ; --    ; --   ; --   ; --   ; (16)  ; --    ; --     ; --                     ; --                       ;
; memory_mem_ba[0]                ; Output   ; --    ; --   ; --   ; --   ; (13)  ; --    ; --     ; --                     ; --                       ;
; memory_mem_ba[1]                ; Output   ; --    ; --   ; --   ; --   ; (16)  ; --    ; --     ; --                     ; --                       ;
; memory_mem_ba[2]                ; Output   ; --    ; --   ; --   ; --   ; (16)  ; --    ; --     ; --                     ; --                       ;
; memory_mem_ck                   ; Output   ; --    ; --   ; --   ; --   ; (2)   ; (0)   ; --     ; --                     ; --                       ;
; memory_mem_ck_n                 ; Output   ; --    ; --   ; --   ; --   ; (2)   ; (0)   ; --     ; --                     ; --                       ;
; memory_mem_cke                  ; Output   ; --    ; --   ; --   ; --   ; (14)  ; --    ; --     ; --                     ; --                       ;
; memory_mem_cs_n                 ; Output   ; --    ; --   ; --   ; --   ; (16)  ; --    ; --     ; --                     ; --                       ;
; memory_mem_ras_n                ; Output   ; --    ; --   ; --   ; --   ; (14)  ; --    ; --     ; --                     ; --                       ;
; memory_mem_cas_n                ; Output   ; --    ; --   ; --   ; --   ; (13)  ; --    ; --     ; --                     ; --                       ;
; memory_mem_we_n                 ; Output   ; --    ; --   ; --   ; --   ; (13)  ; --    ; --     ; --                     ; --                       ;
; memory_mem_reset_n              ; Output   ; --    ; --   ; --   ; --   ; (0)   ; --    ; --     ; --                     ; --                       ;
; memory_mem_odt                  ; Output   ; --    ; --   ; --   ; --   ; (13)  ; --    ; --     ; --                     ; --                       ;
; memory_mem_dm[0]                ; Output   ; --    ; --   ; --   ; --   ; (3)   ; (3)   ; (0)    ; --                     ; --                       ;
; memory_mem_dm[1]                ; Output   ; --    ; --   ; --   ; --   ; (3)   ; (3)   ; (0)    ; --                     ; --                       ;
; memory_mem_dm[2]                ; Output   ; --    ; --   ; --   ; --   ; (3)   ; (3)   ; (0)    ; --                     ; --                       ;
; memory_mem_dm[3]                ; Output   ; --    ; --   ; --   ; --   ; (3)   ; (3)   ; (0)    ; --                     ; --                       ;
; hps_io_hps_io_emac1_inst_TX_CLK ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_emac1_inst_TXD0   ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_emac1_inst_TXD1   ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_emac1_inst_TXD2   ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_emac1_inst_TXD3   ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_emac1_inst_MDC    ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_emac1_inst_TX_CTL ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_qspi_inst_SS0     ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_qspi_inst_CLK     ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_sdio_inst_CLK     ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_usb1_inst_STP     ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_spim0_inst_CLK    ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_spim0_inst_MOSI   ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_spim0_inst_SS0    ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_spim1_inst_CLK    ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_spim1_inst_MOSI   ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_spim1_inst_SS0    ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_uart0_inst_TX     ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; AUD_ADCLRCK                     ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; AUD_BCLK                        ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; AUD_DACLRCK                     ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; AUD_I2C_SDAT                    ; Bidir    ; --    ; --   ; (0)  ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_D[0]                       ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_D[1]                       ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_D[2]                       ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_D[3]                       ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_n[0]                    ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_n[1]                    ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_n[2]                    ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_n[3]                    ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_n[4]                    ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_n[5]                    ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_n[6]                    ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_n[7]                    ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_n[8]                    ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_n[9]                    ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_n[10]                   ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_n[11]                   ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_n[12]                   ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_n[13]                   ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_n[14]                   ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_n[15]                   ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_n[16]                   ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_p[0]                    ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_p[1]                    ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_p[2]                    ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_p[3]                    ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_p[4]                    ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_p[5]                    ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_p[6]                    ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_p[7]                    ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_p[8]                    ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_p[9]                    ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_p[10]                   ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_p[11]                   ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_p[12]                   ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_p[13]                   ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_p[14]                   ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_p[15]                   ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_RX_p[16]                   ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_SDA                        ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_n[0]                    ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_n[1]                    ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_n[2]                    ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_n[3]                    ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_n[4]                    ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_n[5]                    ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_n[6]                    ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_n[7]                    ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_n[8]                    ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_n[9]                    ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_n[10]                   ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_n[11]                   ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_n[12]                   ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_n[13]                   ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_n[14]                   ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_n[15]                   ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_n[16]                   ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_p[0]                    ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_p[1]                    ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_p[2]                    ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_p[3]                    ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_p[4]                    ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_p[5]                    ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_p[6]                    ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_p[7]                    ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_p[8]                    ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_p[9]                    ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_p[10]                   ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_p[11]                   ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_p[12]                   ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_p[13]                   ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_p[14]                   ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_p[15]                   ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_p[16]                   ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; SI5338_SCL                      ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; SI5338_SDA                      ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; USB_B2_DATA[0]                  ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; USB_B2_DATA[1]                  ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; USB_B2_DATA[2]                  ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; USB_B2_DATA[3]                  ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; USB_B2_DATA[4]                  ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; USB_B2_DATA[5]                  ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; USB_B2_DATA[6]                  ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; USB_B2_DATA[7]                  ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; USB_SCL                         ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; USB_SDA                         ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_gpio_inst_GPIO00  ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; memory_mem_dq[0]                ; Bidir    ; (15)  ; (0)  ; --   ; --   ; (7)   ; (7)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[1]                ; Bidir    ; (10)  ; (0)  ; --   ; --   ; (7)   ; (7)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[2]                ; Bidir    ; (13)  ; (0)  ; --   ; --   ; (3)   ; (3)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[3]                ; Bidir    ; (14)  ; (0)  ; --   ; --   ; (4)   ; (4)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[4]                ; Bidir    ; (15)  ; (0)  ; --   ; --   ; (7)   ; (7)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[5]                ; Bidir    ; (10)  ; (0)  ; --   ; --   ; (7)   ; (7)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[6]                ; Bidir    ; (13)  ; (0)  ; --   ; --   ; (3)   ; (3)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[7]                ; Bidir    ; (14)  ; (0)  ; --   ; --   ; (4)   ; (4)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[8]                ; Bidir    ; (15)  ; (0)  ; --   ; --   ; (7)   ; (7)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[9]                ; Bidir    ; (10)  ; (0)  ; --   ; --   ; (7)   ; (7)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[10]               ; Bidir    ; (13)  ; (0)  ; --   ; --   ; (3)   ; (3)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[11]               ; Bidir    ; (14)  ; (0)  ; --   ; --   ; (4)   ; (4)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[12]               ; Bidir    ; (15)  ; (0)  ; --   ; --   ; (7)   ; (7)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[13]               ; Bidir    ; (10)  ; (0)  ; --   ; --   ; (7)   ; (7)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[14]               ; Bidir    ; (13)  ; (0)  ; --   ; --   ; (3)   ; (3)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[15]               ; Bidir    ; (14)  ; (0)  ; --   ; --   ; (4)   ; (4)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[16]               ; Bidir    ; (15)  ; (0)  ; --   ; --   ; (7)   ; (7)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[17]               ; Bidir    ; (10)  ; (0)  ; --   ; --   ; (7)   ; (7)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[18]               ; Bidir    ; (13)  ; (0)  ; --   ; --   ; (3)   ; (3)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[19]               ; Bidir    ; (14)  ; (0)  ; --   ; --   ; (4)   ; (4)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[20]               ; Bidir    ; (15)  ; (0)  ; --   ; --   ; (7)   ; (7)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[21]               ; Bidir    ; (10)  ; (0)  ; --   ; --   ; (7)   ; (7)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[22]               ; Bidir    ; (13)  ; (0)  ; --   ; --   ; (3)   ; (3)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[23]               ; Bidir    ; (14)  ; (0)  ; --   ; --   ; (4)   ; (4)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[24]               ; Bidir    ; (15)  ; (0)  ; --   ; --   ; (7)   ; (7)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[25]               ; Bidir    ; (10)  ; (0)  ; --   ; --   ; (7)   ; (7)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[26]               ; Bidir    ; (13)  ; (0)  ; --   ; --   ; (3)   ; (3)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[27]               ; Bidir    ; (14)  ; (0)  ; --   ; --   ; (4)   ; (4)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[28]               ; Bidir    ; (15)  ; (0)  ; --   ; --   ; (7)   ; (7)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[29]               ; Bidir    ; (10)  ; (0)  ; --   ; --   ; (7)   ; (7)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[30]               ; Bidir    ; (13)  ; (0)  ; --   ; --   ; (3)   ; (3)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[31]               ; Bidir    ; (14)  ; (0)  ; --   ; --   ; (4)   ; (4)   ; (0)    ; --                     ; --                       ;
; memory_mem_dqs[0]               ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)   ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; memory_mem_dqs[1]               ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)   ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; memory_mem_dqs[2]               ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)   ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; memory_mem_dqs[3]               ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)   ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; memory_mem_dqs_n[0]             ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)   ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; memory_mem_dqs_n[1]             ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)   ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; memory_mem_dqs_n[2]             ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)   ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; memory_mem_dqs_n[3]             ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)   ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; hps_io_hps_io_emac1_inst_MDIO   ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_qspi_inst_IO0     ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_qspi_inst_IO1     ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_qspi_inst_IO2     ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_qspi_inst_IO3     ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_sdio_inst_CMD     ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_sdio_inst_D0      ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_sdio_inst_D1      ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_sdio_inst_D2      ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_sdio_inst_D3      ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_usb1_inst_D0      ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_usb1_inst_D1      ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_usb1_inst_D2      ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_usb1_inst_D3      ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_usb1_inst_D4      ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_usb1_inst_D5      ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_usb1_inst_D6      ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_usb1_inst_D7      ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_i2c1_inst_SDA     ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_i2c1_inst_SCL     ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; OSC_50_B4A                      ; Input    ; --    ; (0)  ; (0)  ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; SW[0]                           ; Input    ; --    ; --   ; (0)  ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; SW[1]                           ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; SW[2]                           ; Input    ; --    ; --   ; (0)  ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; SW[3]                           ; Input    ; --    ; --   ; (0)  ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; hps_io_hps_io_emac1_inst_RXD0   ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; hps_io_hps_io_emac1_inst_RXD1   ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; hps_io_hps_io_emac1_inst_RXD2   ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; hps_io_hps_io_emac1_inst_RXD3   ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; hps_io_hps_io_emac1_inst_RX_CLK ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; hps_io_hps_io_emac1_inst_RX_CTL ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; hps_io_hps_io_spim0_inst_MISO   ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; hps_io_hps_io_spim1_inst_MISO   ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; hps_io_hps_io_uart0_inst_RX     ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; hps_io_hps_io_usb1_inst_CLK     ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; hps_io_hps_io_usb1_inst_DIR     ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; hps_io_hps_io_usb1_inst_NXT     ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; memory_oct_rzqin                ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; KEY[0]                          ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
+---------------------------------+----------+-------+------+------+------+-------+-------+--------+------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                                                                                                                                            ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; AUD_ADCDAT                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; HSMC_CLKIN_n[1]                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HSMC_CLKIN_n[2]                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HSMC_CLKIN_p[1]                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HSMC_CLKIN_p[2]                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HSMC_CLK_IN0                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; IRDA_RXD                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
; KEY[1]                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
; KEY[2]                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
; KEY[3]                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
; OSC_50_B3B                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; OSC_50_B5B                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; OSC_50_B8A                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; PCIE_PERST_n                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; PCIE_WAKE_n                                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; RESET_n                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
; TEMP_DOUT                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; USB_B2_CLK                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; USB_OE_n                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
; USB_RD_n                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
; USB_RESET_n                                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; USB_WR_n                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
; AUD_ADCLRCK                                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; AUD_BCLK                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
; AUD_DACLRCK                                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; AUD_I2C_SDAT                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
;      - lab3:u0|Audio_top:audio_emulator_0|i2c_av_config:av_config|i2c_controller:control|acks~0                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|i2c_av_config:av_config|i2c_controller:control|acks~1                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|i2c_av_config:av_config|i2c_controller:control|acks~2                                                                                                                                                                                                                                                ; 1                 ; 0       ;
; HSMC_D[0]                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; HSMC_D[1]                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; HSMC_D[2]                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; HSMC_D[3]                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; HSMC_RX_n[0]                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; HSMC_RX_n[1]                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; HSMC_RX_n[2]                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; HSMC_RX_n[3]                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; HSMC_RX_n[4]                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; HSMC_RX_n[5]                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; HSMC_RX_n[6]                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; HSMC_RX_n[7]                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; HSMC_RX_n[8]                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; HSMC_RX_n[9]                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; HSMC_RX_n[10]                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_RX_n[11]                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_RX_n[12]                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_RX_n[13]                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_RX_n[14]                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_RX_n[15]                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_RX_n[16]                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_RX_p[0]                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; HSMC_RX_p[1]                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; HSMC_RX_p[2]                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; HSMC_RX_p[3]                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; HSMC_RX_p[4]                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; HSMC_RX_p[5]                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; HSMC_RX_p[6]                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; HSMC_RX_p[7]                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; HSMC_RX_p[8]                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; HSMC_RX_p[9]                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; HSMC_RX_p[10]                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_RX_p[11]                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_RX_p[12]                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_RX_p[13]                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_RX_p[14]                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_RX_p[15]                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_RX_p[16]                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_SDA                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
; HSMC_TX_n[0]                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; HSMC_TX_n[1]                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; HSMC_TX_n[2]                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; HSMC_TX_n[3]                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; HSMC_TX_n[4]                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; HSMC_TX_n[5]                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; HSMC_TX_n[6]                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; HSMC_TX_n[7]                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; HSMC_TX_n[8]                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; HSMC_TX_n[9]                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; HSMC_TX_n[10]                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_TX_n[11]                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_TX_n[12]                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_TX_n[13]                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_TX_n[14]                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_TX_n[15]                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_TX_n[16]                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_TX_p[0]                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; HSMC_TX_p[1]                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; HSMC_TX_p[2]                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; HSMC_TX_p[3]                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; HSMC_TX_p[4]                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; HSMC_TX_p[5]                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; HSMC_TX_p[6]                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; HSMC_TX_p[7]                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; HSMC_TX_p[8]                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; HSMC_TX_p[9]                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; HSMC_TX_p[10]                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_TX_p[11]                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_TX_p[12]                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_TX_p[13]                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_TX_p[14]                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_TX_p[15]                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HSMC_TX_p[16]                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; SI5338_SCL                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; SI5338_SDA                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; USB_B2_DATA[0]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; USB_B2_DATA[1]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; USB_B2_DATA[2]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; USB_B2_DATA[3]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; USB_B2_DATA[4]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; USB_B2_DATA[5]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; USB_B2_DATA[6]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; USB_B2_DATA[7]                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; USB_SCL                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
; USB_SDA                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
; hps_io_hps_io_gpio_inst_GPIO00                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; memory_mem_dq[0]                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[1]                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[2]                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[3]                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[4]                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[5]                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[6]                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[7]                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[8]                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[9]                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[10]                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
;      - lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[11]                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
;      - lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[12]                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
;      - lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[13]                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
;      - lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[14]                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
;      - lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[15]                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
;      - lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[16]                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
;      - lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[17]                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
;      - lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[18]                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
;      - lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[19]                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
;      - lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[20]                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
;      - lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[21]                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
;      - lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[22]                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
;      - lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[23]                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
;      - lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[24]                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
;      - lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[25]                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
;      - lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[26]                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
;      - lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[27]                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
;      - lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[28]                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
;      - lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[29]                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
;      - lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[30]                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
;      - lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[31]                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
;      - lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dqs[0]                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; memory_mem_dqs[1]                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; memory_mem_dqs[2]                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; memory_mem_dqs[3]                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; memory_mem_dqs_n[0]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; memory_mem_dqs_n[1]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; memory_mem_dqs_n[2]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; memory_mem_dqs_n[3]                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; hps_io_hps_io_emac1_inst_MDIO                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; hps_io_hps_io_qspi_inst_IO0                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; hps_io_hps_io_qspi_inst_IO1                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; hps_io_hps_io_qspi_inst_IO2                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; hps_io_hps_io_qspi_inst_IO3                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; hps_io_hps_io_sdio_inst_CMD                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; hps_io_hps_io_sdio_inst_D0                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; hps_io_hps_io_sdio_inst_D1                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; hps_io_hps_io_sdio_inst_D2                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; hps_io_hps_io_sdio_inst_D3                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; hps_io_hps_io_usb1_inst_D0                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; hps_io_hps_io_usb1_inst_D1                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; hps_io_hps_io_usb1_inst_D2                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; hps_io_hps_io_usb1_inst_D3                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; hps_io_hps_io_usb1_inst_D4                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; hps_io_hps_io_usb1_inst_D5                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; hps_io_hps_io_usb1_inst_D6                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; hps_io_hps_io_usb1_inst_D7                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; hps_io_hps_io_i2c1_inst_SDA                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; hps_io_hps_io_i2c1_inst_SCL                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; OSC_50_B4A                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - lab3:u0|VGA_LED:vga_led_0|VGA_LED_Emulator:led_emulator|VGA_CLK                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - lab3:u0|VGA_LED:vga_led_0|VGA_LED_Emulator:led_emulator|vcount[0]                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
; SW[0]                                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
;      - lab3:u0|Audio_top:audio_emulator_0|Equal0~0                                                                                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - LED[0]~output                                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
; SW[1]                                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
;      - lab3:u0|Audio_top:audio_emulator_0|Equal0~0                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - LED[1]~output                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
; SW[2]                                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
;      - lab3:u0|Audio_top:audio_emulator_0|Equal0~0                                                                                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - LED[2]~output                                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
; SW[3]                                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
;      - lab3:u0|Audio_top:audio_emulator_0|Equal0~0                                                                                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - LED[3]~output                                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
; hps_io_hps_io_emac1_inst_RXD0                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; hps_io_hps_io_emac1_inst_RXD1                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; hps_io_hps_io_emac1_inst_RXD2                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; hps_io_hps_io_emac1_inst_RXD3                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; hps_io_hps_io_emac1_inst_RX_CLK                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; hps_io_hps_io_emac1_inst_RX_CTL                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; hps_io_hps_io_spim0_inst_MISO                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; hps_io_hps_io_spim1_inst_MISO                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; hps_io_hps_io_uart0_inst_RX                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; hps_io_hps_io_usb1_inst_CLK                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; hps_io_hps_io_usb1_inst_DIR                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; hps_io_hps_io_usb1_inst_NXT                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; memory_oct_rzqin                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; KEY[0]                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|shift_temp[12]                                                                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|shift_temp[1]                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|shift_temp[0]                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|shift_temp[15]                                                                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|shift_temp[13]                                                                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|shift_temp[14]                                                                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|shift_temp[9]                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|shift_temp[11]                                                                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|shift_temp[10]                                                                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|shift_temp[8]                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|shift_temp[7]                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|shift_temp[6]                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|shift_temp[5]                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|shift_temp[4]                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|shift_temp[3]                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|shift_temp[2]                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|shift_out[10]                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|shift_out[5]                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|shift_out[14]                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|shift_out[4]                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|shift_out[13]                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|shift_out[3]                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|shift_out[9]                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|shift_out[2]                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|shift_out[12]                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|shift_out[1]                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|shift_out[8]                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|shift_out[11]                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|shift_out[7]                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|shift_out[15]                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|shift_out[6]                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|bclk_divider[1]                                                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|i2c_av_config:av_config|i2c_start                                                                                                                                                                                                                                                                    ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|i2c_av_config:av_config|lut_index[1]                                                                                                                                                                                                                                                                 ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|i2c_av_config:av_config|lut_index[2]                                                                                                                                                                                                                                                                 ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|i2c_av_config:av_config|lut_index[3]                                                                                                                                                                                                                                                                 ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|lrck_divider[0]                                                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|lrck_divider[1]                                                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|lrck_divider[2]                                                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|lrck_divider[3]                                                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|lrck_divider[4]                                                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|lrck_divider[5]                                                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|lrck_divider[6]                                                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|lrck_divider[7]                                                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|bclk_divider[0]                                                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|shift_out[0]                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|shift_out[10]~1                                                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|shift_temp[12]~0                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|i2c_av_config:av_config|control_state~13                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|i2c_av_config:av_config|control_state~14                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|i2c_av_config:av_config|control_state~15                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|i2c_av_config:av_config|lut_index[2]~0                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|i2c_av_config:av_config|lut_index[0]~1                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|i2c_av_config:av_config|control_state~16                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - lab3:u0|Audio_top:audio_emulator_0|clock_pll:pll|clock_pll_0002:clock_pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                                                                                                                                                                                                   ; 0                 ; 0       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                ; Location                                     ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; KEY[0]                                                                                                                                                                                                                                                                                                                                              ; PIN_AE9                                      ; 55      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; OSC_50_B4A                                                                                                                                                                                                                                                                                                                                          ; PIN_AA16                                     ; 925     ; Clock                                 ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; OSC_50_B4A                                                                                                                                                                                                                                                                                                                                          ; PIN_AA16                                     ; 4       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                        ; JTAG_X0_Y2_N3                                ; 314     ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                        ; JTAG_X0_Y2_N3                                ; 24      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; hps_fpga_reset_n                                                                                                                                                                                                                                                                                                                                    ; FF_X39_Y34_N13                               ; 7       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|Equal2~2                                                                                                                                                                                                                                                                                          ; LABCELL_X33_Y44_N18                          ; 52      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|shift_out[10]~1                                                                                                                                                                                                                                                                                   ; LABCELL_X33_Y44_N57                          ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|shift_temp[12]~0                                                                                                                                                                                                                                                                                  ; LABCELL_X33_Y44_N3                           ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|Audio_top:audio_emulator_0|audio_effects:ae|Equal1~3                                                                                                                                                                                                                                                                                        ; LABCELL_X30_Y44_N45                          ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; lab3:u0|Audio_top:audio_emulator_0|audio_effects:ae|Equal4~3                                                                                                                                                                                                                                                                                        ; MLABCELL_X25_Y68_N54                         ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; lab3:u0|Audio_top:audio_emulator_0|audio_effects:ae|count[15]~0                                                                                                                                                                                                                                                                                     ; LABCELL_X33_Y44_N21                          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|Audio_top:audio_emulator_0|audio_effects:ae|dat[6]~4                                                                                                                                                                                                                                                                                        ; LABCELL_X36_Y44_N57                          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|Audio_top:audio_emulator_0|audio_effects:ae|index_sw[1]~0                                                                                                                                                                                                                                                                                   ; LABCELL_X30_Y44_N18                          ; 18      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; lab3:u0|Audio_top:audio_emulator_0|city:c0|altsyncram:altsyncram_component|altsyncram_kah1:auto_generated|decode_11a:rden_decode|w_anode206w[2]                                                                                                                                                                                                     ; LABCELL_X24_Y68_N0                           ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|Audio_top:audio_emulator_0|city:c0|altsyncram:altsyncram_component|altsyncram_kah1:auto_generated|decode_11a:rden_decode|w_anode229w[2]~0                                                                                                                                                                                                   ; LABCELL_X24_Y68_N3                           ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|Audio_top:audio_emulator_0|city:c0|altsyncram:altsyncram_component|altsyncram_kah1:auto_generated|decode_11a:rden_decode|w_anode229w[2]~1                                                                                                                                                                                                   ; LABCELL_X24_Y68_N12                          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|Audio_top:audio_emulator_0|city:c0|altsyncram:altsyncram_component|altsyncram_kah1:auto_generated|decode_11a:rden_decode|w_anode229w[2]~2                                                                                                                                                                                                   ; LABCELL_X24_Y68_N15                          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|Audio_top:audio_emulator_0|clock_pll:pll|clock_pll_0002:clock_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                               ; PLLOUTPUTCOUNTER_X89_Y5_N1                   ; 142     ; Clock                                 ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; lab3:u0|Audio_top:audio_emulator_0|clock_pll:pll|clock_pll_0002:clock_pll_inst|altera_pll:altera_pll_i|outclk_wire[1]                                                                                                                                                                                                                               ; PLLOUTPUTCOUNTER_X89_Y7_N1                   ; 50      ; Clock                                 ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; lab3:u0|Audio_top:audio_emulator_0|i2c_av_config:av_config|control_state~16                                                                                                                                                                                                                                                                         ; LABCELL_X88_Y15_N48                          ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|Audio_top:audio_emulator_0|i2c_av_config:av_config|i2c_controller:control|sclk_divider[5]~0                                                                                                                                                                                                                                                 ; MLABCELL_X87_Y16_N42                         ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; lab3:u0|Audio_top:audio_emulator_0|i2c_av_config:av_config|i2c_start                                                                                                                                                                                                                                                                                ; FF_X88_Y15_N2                                ; 24      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; lab3:u0|Audio_top:audio_emulator_0|i2c_av_config:av_config|lut_index[2]~0                                                                                                                                                                                                                                                                           ; LABCELL_X88_Y15_N33                          ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|Audio_top:audio_emulator_0|sword:s0|altsyncram:altsyncram_component|altsyncram_ofh1:auto_generated|decode_11a:rden_decode|w_anode206w[2]                                                                                                                                                                                                    ; LABCELL_X37_Y44_N30                          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|Audio_top:audio_emulator_0|sword:s0|altsyncram:altsyncram_component|altsyncram_ofh1:auto_generated|decode_11a:rden_decode|w_anode229w[2]~0                                                                                                                                                                                                  ; LABCELL_X37_Y44_N0                           ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|Audio_top:audio_emulator_0|sword:s0|altsyncram:altsyncram_component|altsyncram_ofh1:auto_generated|decode_11a:rden_decode|w_anode229w[2]~1                                                                                                                                                                                                  ; LABCELL_X37_Y44_N3                           ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|Audio_top:audio_emulator_0|sword:s0|altsyncram:altsyncram_component|altsyncram_ofh1:auto_generated|decode_11a:rden_decode|w_anode229w[2]~2                                                                                                                                                                                                  ; LABCELL_X37_Y44_N33                          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~100                                                                                                                                                                                                                                                                                  ; LABCELL_X48_Y13_N9                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~101                                                                                                                                                                                                                                                                                  ; LABCELL_X45_Y15_N6                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~102                                                                                                                                                                                                                                                                                  ; LABCELL_X50_Y16_N27                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~103                                                                                                                                                                                                                                                                                  ; LABCELL_X50_Y16_N18                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~104                                                                                                                                                                                                                                                                                  ; LABCELL_X48_Y17_N33                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~105                                                                                                                                                                                                                                                                                  ; LABCELL_X48_Y17_N12                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~106                                                                                                                                                                                                                                                                                  ; MLABCELL_X47_Y17_N3                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~107                                                                                                                                                                                                                                                                                  ; MLABCELL_X47_Y17_N42                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~108                                                                                                                                                                                                                                                                                  ; LABCELL_X48_Y16_N51                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~109                                                                                                                                                                                                                                                                                  ; LABCELL_X48_Y13_N57                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~11                                                                                                                                                                                                                                                                                   ; LABCELL_X42_Y18_N24                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~110                                                                                                                                                                                                                                                                                  ; LABCELL_X50_Y16_N21                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~111                                                                                                                                                                                                                                                                                  ; LABCELL_X50_Y16_N48                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~112                                                                                                                                                                                                                                                                                  ; LABCELL_X48_Y17_N15                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~113                                                                                                                                                                                                                                                                                  ; LABCELL_X48_Y17_N6                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~114                                                                                                                                                                                                                                                                                  ; MLABCELL_X47_Y17_N36                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~115                                                                                                                                                                                                                                                                                  ; MLABCELL_X47_Y17_N30                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~116                                                                                                                                                                                                                                                                                  ; LABCELL_X48_Y16_N36                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~117                                                                                                                                                                                                                                                                                  ; LABCELL_X48_Y16_N39                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~118                                                                                                                                                                                                                                                                                  ; LABCELL_X50_Y16_N51                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~119                                                                                                                                                                                                                                                                                  ; LABCELL_X50_Y16_N0                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~12                                                                                                                                                                                                                                                                                   ; LABCELL_X36_Y19_N42                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~120                                                                                                                                                                                                                                                                                  ; LABCELL_X48_Y17_N9                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~121                                                                                                                                                                                                                                                                                  ; LABCELL_X48_Y17_N48                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~122                                                                                                                                                                                                                                                                                  ; MLABCELL_X47_Y17_N45                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~123                                                                                                                                                                                                                                                                                  ; MLABCELL_X47_Y17_N51                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~124                                                                                                                                                                                                                                                                                  ; LABCELL_X50_Y14_N12                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~125                                                                                                                                                                                                                                                                                  ; LABCELL_X50_Y14_N51                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~126                                                                                                                                                                                                                                                                                  ; LABCELL_X50_Y16_N3                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~127                                                                                                                                                                                                                                                                                  ; LABCELL_X50_Y16_N42                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~128                                                                                                                                                                                                                                                                                  ; LABCELL_X48_Y17_N51                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~129                                                                                                                                                                                                                                                                                  ; LABCELL_X48_Y17_N18                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~13                                                                                                                                                                                                                                                                                   ; LABCELL_X36_Y19_N45                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~130                                                                                                                                                                                                                                                                                  ; LABCELL_X46_Y15_N54                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~131                                                                                                                                                                                                                                                                                  ; MLABCELL_X47_Y17_N6                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~132                                                                                                                                                                                                                                                                                  ; LABCELL_X48_Y16_N42                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~133                                                                                                                                                                                                                                                                                  ; MLABCELL_X47_Y14_N21                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~134                                                                                                                                                                                                                                                                                  ; LABCELL_X50_Y16_N45                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~135                                                                                                                                                                                                                                                                                  ; LABCELL_X50_Y16_N12                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~136                                                                                                                                                                                                                                                                                  ; LABCELL_X48_Y17_N21                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~137                                                                                                                                                                                                                                                                                  ; LABCELL_X48_Y17_N36                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~138                                                                                                                                                                                                                                                                                  ; MLABCELL_X47_Y17_N9                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~139                                                                                                                                                                                                                                                                                  ; MLABCELL_X47_Y17_N12                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~140                                                                                                                                                                                                                                                                                  ; LABCELL_X48_Y16_N45                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~141                                                                                                                                                                                                                                                                                  ; LABCELL_X48_Y16_N18                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~142                                                                                                                                                                                                                                                                                  ; LABCELL_X50_Y16_N15                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~143                                                                                                                                                                                                                                                                                  ; LABCELL_X50_Y16_N30                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~144                                                                                                                                                                                                                                                                                  ; LABCELL_X48_Y16_N15                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~145                                                                                                                                                                                                                                                                                  ; LABCELL_X42_Y17_N9                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~146                                                                                                                                                                                                                                                                                  ; MLABCELL_X47_Y17_N24                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~147                                                                                                                                                                                                                                                                                  ; MLABCELL_X47_Y17_N48                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~148                                                                                                                                                                                                                                                                                  ; LABCELL_X48_Y16_N30                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~149                                                                                                                                                                                                                                                                                  ; LABCELL_X45_Y18_N54                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~15                                                                                                                                                                                                                                                                                   ; LABCELL_X48_Y19_N27                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~150                                                                                                                                                                                                                                                                                  ; LABCELL_X50_Y16_N33                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~151                                                                                                                                                                                                                                                                                  ; LABCELL_X50_Y16_N54                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~153                                                                                                                                                                                                                                                                                  ; MLABCELL_X34_Y18_N9                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~154                                                                                                                                                                                                                                                                                  ; LABCELL_X30_Y21_N51                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~156                                                                                                                                                                                                                                                                                  ; LABCELL_X33_Y17_N15                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~157                                                                                                                                                                                                                                                                                  ; LABCELL_X35_Y18_N21                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~158                                                                                                                                                                                                                                                                                  ; LABCELL_X33_Y16_N9                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~159                                                                                                                                                                                                                                                                                  ; MLABCELL_X28_Y18_N3                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~160                                                                                                                                                                                                                                                                                  ; LABCELL_X33_Y19_N48                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~161                                                                                                                                                                                                                                                                                  ; LABCELL_X35_Y18_N18                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~162                                                                                                                                                                                                                                                                                  ; MLABCELL_X34_Y18_N39                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~163                                                                                                                                                                                                                                                                                  ; LABCELL_X33_Y16_N39                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~164                                                                                                                                                                                                                                                                                  ; LABCELL_X33_Y17_N45                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~165                                                                                                                                                                                                                                                                                  ; LABCELL_X33_Y17_N36                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~166                                                                                                                                                                                                                                                                                  ; LABCELL_X33_Y16_N18                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~167                                                                                                                                                                                                                                                                                  ; LABCELL_X33_Y16_N21                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~168                                                                                                                                                                                                                                                                                  ; LABCELL_X33_Y17_N39                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~169                                                                                                                                                                                                                                                                                  ; LABCELL_X33_Y17_N18                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~17                                                                                                                                                                                                                                                                                   ; LABCELL_X48_Y19_N57                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~171                                                                                                                                                                                                                                                                                  ; LABCELL_X31_Y20_N45                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~172                                                                                                                                                                                                                                                                                  ; LABCELL_X30_Y21_N45                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~174                                                                                                                                                                                                                                                                                  ; LABCELL_X31_Y20_N36                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~175                                                                                                                                                                                                                                                                                  ; LABCELL_X36_Y21_N6                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~176                                                                                                                                                                                                                                                                                  ; LABCELL_X29_Y18_N21                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~177                                                                                                                                                                                                                                                                                  ; LABCELL_X29_Y18_N0                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~178                                                                                                                                                                                                                                                                                  ; LABCELL_X40_Y18_N45                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~179                                                                                                                                                                                                                                                                                  ; LABCELL_X36_Y21_N24                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~18                                                                                                                                                                                                                                                                                   ; LABCELL_X46_Y18_N18                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~180                                                                                                                                                                                                                                                                                  ; LABCELL_X31_Y20_N9                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~181                                                                                                                                                                                                                                                                                  ; LABCELL_X36_Y17_N42                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~182                                                                                                                                                                                                                                                                                  ; LABCELL_X36_Y21_N27                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~183                                                                                                                                                                                                                                                                                  ; LABCELL_X36_Y21_N18                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~184                                                                                                                                                                                                                                                                                  ; LABCELL_X36_Y17_N27                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~185                                                                                                                                                                                                                                                                                  ; LABCELL_X31_Y22_N24                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~186                                                                                                                                                                                                                                                                                  ; LABCELL_X40_Y18_N33                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~187                                                                                                                                                                                                                                                                                  ; LABCELL_X36_Y21_N21                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~188                                                                                                                                                                                                                                                                                  ; LABCELL_X35_Y17_N18                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~189                                                                                                                                                                                                                                                                                  ; LABCELL_X33_Y16_N3                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~19                                                                                                                                                                                                                                                                                   ; LABCELL_X46_Y21_N27                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~190                                                                                                                                                                                                                                                                                  ; LABCELL_X33_Y17_N3                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~191                                                                                                                                                                                                                                                                                  ; LABCELL_X33_Y17_N54                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~192                                                                                                                                                                                                                                                                                  ; LABCELL_X33_Y19_N51                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~193                                                                                                                                                                                                                                                                                  ; LABCELL_X30_Y21_N57                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~194                                                                                                                                                                                                                                                                                  ; MLABCELL_X34_Y19_N3                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~195                                                                                                                                                                                                                                                                                  ; LABCELL_X33_Y17_N57                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~196                                                                                                                                                                                                                                                                                  ; LABCELL_X31_Y16_N15                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~197                                                                                                                                                                                                                                                                                  ; LABCELL_X33_Y16_N33                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~198                                                                                                                                                                                                                                                                                  ; MLABCELL_X34_Y18_N33                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~199                                                                                                                                                                                                                                                                                  ; LABCELL_X33_Y19_N30                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~2                                                                                                                                                                                                                                                                                    ; MLABCELL_X52_Y19_N33                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~200                                                                                                                                                                                                                                                                                  ; MLABCELL_X28_Y16_N42                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~201                                                                                                                                                                                                                                                                                  ; LABCELL_X33_Y16_N6                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~202                                                                                                                                                                                                                                                                                  ; LABCELL_X33_Y17_N6                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~203                                                                                                                                                                                                                                                                                  ; LABCELL_X33_Y17_N12                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~204                                                                                                                                                                                                                                                                                  ; LABCELL_X36_Y17_N6                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~205                                                                                                                                                                                                                                                                                  ; MLABCELL_X34_Y21_N18                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~206                                                                                                                                                                                                                                                                                  ; LABCELL_X36_Y21_N0                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~207                                                                                                                                                                                                                                                                                  ; LABCELL_X36_Y21_N3                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~208                                                                                                                                                                                                                                                                                  ; LABCELL_X36_Y17_N48                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~209                                                                                                                                                                                                                                                                                  ; LABCELL_X36_Y17_N30                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~21                                                                                                                                                                                                                                                                                   ; LABCELL_X51_Y19_N39                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~210                                                                                                                                                                                                                                                                                  ; LABCELL_X36_Y21_N54                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~211                                                                                                                                                                                                                                                                                  ; LABCELL_X36_Y21_N57                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~212                                                                                                                                                                                                                                                                                  ; LABCELL_X31_Y22_N6                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~213                                                                                                                                                                                                                                                                                  ; MLABCELL_X34_Y21_N12                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~214                                                                                                                                                                                                                                                                                  ; LABCELL_X36_Y21_N12                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~215                                                                                                                                                                                                                                                                                  ; LABCELL_X36_Y21_N15                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~216                                                                                                                                                                                                                                                                                  ; LABCELL_X36_Y17_N12                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~217                                                                                                                                                                                                                                                                                  ; LABCELL_X36_Y17_N18                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~218                                                                                                                                                                                                                                                                                  ; LABCELL_X36_Y21_N30                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~219                                                                                                                                                                                                                                                                                  ; LABCELL_X36_Y21_N42                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~221                                                                                                                                                                                                                                                                                  ; LABCELL_X33_Y15_N15                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~222                                                                                                                                                                                                                                                                                  ; LABCELL_X31_Y16_N18                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~224                                                                                                                                                                                                                                                                                  ; MLABCELL_X39_Y13_N33                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~225                                                                                                                                                                                                                                                                                  ; LABCELL_X33_Y15_N6                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~227                                                                                                                                                                                                                                                                                  ; LABCELL_X37_Y13_N12                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~228                                                                                                                                                                                                                                                                                  ; LABCELL_X37_Y14_N51                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~23                                                                                                                                                                                                                                                                                   ; MLABCELL_X47_Y18_N39                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~230                                                                                                                                                                                                                                                                                  ; LABCELL_X36_Y14_N21                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~231                                                                                                                                                                                                                                                                                  ; LABCELL_X36_Y14_N12                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~232                                                                                                                                                                                                                                                                                  ; LABCELL_X33_Y16_N30                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~233                                                                                                                                                                                                                                                                                  ; LABCELL_X31_Y16_N30                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~234                                                                                                                                                                                                                                                                                  ; MLABCELL_X34_Y13_N33                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~235                                                                                                                                                                                                                                                                                  ; LABCELL_X33_Y15_N9                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~236                                                                                                                                                                                                                                                                                  ; LABCELL_X37_Y14_N30                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~237                                                                                                                                                                                                                                                                                  ; LABCELL_X37_Y14_N33                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~238                                                                                                                                                                                                                                                                                  ; LABCELL_X36_Y14_N15                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~239                                                                                                                                                                                                                                                                                  ; LABCELL_X36_Y14_N24                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~24                                                                                                                                                                                                                                                                                   ; LABCELL_X30_Y16_N30                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~240                                                                                                                                                                                                                                                                                  ; LABCELL_X31_Y16_N33                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~241                                                                                                                                                                                                                                                                                  ; LABCELL_X31_Y16_N36                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~242                                                                                                                                                                                                                                                                                  ; MLABCELL_X39_Y15_N33                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~243                                                                                                                                                                                                                                                                                  ; LABCELL_X33_Y15_N27                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~244                                                                                                                                                                                                                                                                                  ; LABCELL_X37_Y14_N36                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~245                                                                                                                                                                                                                                                                                  ; LABCELL_X37_Y13_N0                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~246                                                                                                                                                                                                                                                                                  ; LABCELL_X36_Y14_N27                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~247                                                                                                                                                                                                                                                                                  ; LABCELL_X36_Y14_N6                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~248                                                                                                                                                                                                                                                                                  ; MLABCELL_X34_Y15_N3                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~249                                                                                                                                                                                                                                                                                  ; LABCELL_X31_Y16_N39                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~25                                                                                                                                                                                                                                                                                   ; LABCELL_X43_Y19_N33                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~250                                                                                                                                                                                                                                                                                  ; LABCELL_X33_Y15_N48                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~251                                                                                                                                                                                                                                                                                  ; LABCELL_X33_Y15_N51                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~252                                                                                                                                                                                                                                                                                  ; LABCELL_X37_Y14_N39                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~253                                                                                                                                                                                                                                                                                  ; LABCELL_X37_Y14_N42                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~254                                                                                                                                                                                                                                                                                  ; LABCELL_X36_Y14_N9                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~255                                                                                                                                                                                                                                                                                  ; LABCELL_X36_Y14_N36                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~256                                                                                                                                                                                                                                                                                  ; LABCELL_X31_Y16_N3                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~257                                                                                                                                                                                                                                                                                  ; LABCELL_X31_Y16_N57                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~258                                                                                                                                                                                                                                                                                  ; LABCELL_X33_Y15_N12                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~259                                                                                                                                                                                                                                                                                  ; LABCELL_X31_Y16_N51                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~260                                                                                                                                                                                                                                                                                  ; LABCELL_X37_Y14_N45                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~261                                                                                                                                                                                                                                                                                  ; LABCELL_X37_Y14_N18                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~262                                                                                                                                                                                                                                                                                  ; LABCELL_X36_Y14_N39                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~263                                                                                                                                                                                                                                                                                  ; LABCELL_X36_Y14_N30                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~264                                                                                                                                                                                                                                                                                  ; LABCELL_X31_Y16_N6                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~265                                                                                                                                                                                                                                                                                  ; LABCELL_X31_Y16_N9                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~266                                                                                                                                                                                                                                                                                  ; LABCELL_X33_Y15_N42                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~267                                                                                                                                                                                                                                                                                  ; LABCELL_X33_Y15_N45                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~268                                                                                                                                                                                                                                                                                  ; LABCELL_X37_Y14_N9                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~269                                                                                                                                                                                                                                                                                  ; LABCELL_X37_Y14_N0                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~27                                                                                                                                                                                                                                                                                   ; LABCELL_X37_Y22_N0                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~270                                                                                                                                                                                                                                                                                  ; LABCELL_X36_Y14_N33                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~271                                                                                                                                                                                                                                                                                  ; LABCELL_X36_Y14_N48                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~272                                                                                                                                                                                                                                                                                  ; LABCELL_X31_Y16_N0                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~273                                                                                                                                                                                                                                                                                  ; LABCELL_X31_Y16_N54                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~274                                                                                                                                                                                                                                                                                  ; LABCELL_X33_Y15_N18                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~275                                                                                                                                                                                                                                                                                  ; LABCELL_X31_Y15_N54                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~276                                                                                                                                                                                                                                                                                  ; LABCELL_X37_Y14_N3                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~277                                                                                                                                                                                                                                                                                  ; LABCELL_X37_Y14_N54                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~278                                                                                                                                                                                                                                                                                  ; LABCELL_X36_Y14_N51                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~279                                                                                                                                                                                                                                                                                  ; LABCELL_X36_Y14_N54                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~28                                                                                                                                                                                                                                                                                   ; LABCELL_X35_Y22_N57                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~280                                                                                                                                                                                                                                                                                  ; LABCELL_X31_Y16_N12                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~281                                                                                                                                                                                                                                                                                  ; LABCELL_X31_Y16_N48                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~282                                                                                                                                                                                                                                                                                  ; LABCELL_X33_Y15_N30                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~283                                                                                                                                                                                                                                                                                  ; LABCELL_X31_Y15_N3                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~284                                                                                                                                                                                                                                                                                  ; LABCELL_X37_Y14_N57                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~285                                                                                                                                                                                                                                                                                  ; LABCELL_X37_Y14_N48                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~286                                                                                                                                                                                                                                                                                  ; LABCELL_X36_Y14_N57                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~287                                                                                                                                                                                                                                                                                  ; LABCELL_X36_Y14_N18                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~289                                                                                                                                                                                                                                                                                  ; MLABCELL_X59_Y26_N15                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~290                                                                                                                                                                                                                                                                                  ; MLABCELL_X59_Y26_N33                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~292                                                                                                                                                                                                                                                                                  ; MLABCELL_X59_Y28_N9                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~293                                                                                                                                                                                                                                                                                  ; LABCELL_X57_Y26_N3                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~294                                                                                                                                                                                                                                                                                  ; MLABCELL_X47_Y28_N9                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~295                                                                                                                                                                                                                                                                                  ; LABCELL_X51_Y26_N48                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~296                                                                                                                                                                                                                                                                                  ; LABCELL_X63_Y27_N30                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~297                                                                                                                                                                                                                                                                                  ; LABCELL_X57_Y26_N57                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~299                                                                                                                                                                                                                                                                                  ; LABCELL_X50_Y24_N33                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~30                                                                                                                                                                                                                                                                                   ; LABCELL_X37_Y22_N45                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~300                                                                                                                                                                                                                                                                                  ; LABCELL_X46_Y28_N57                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~302                                                                                                                                                                                                                                                                                  ; LABCELL_X53_Y26_N3                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~303                                                                                                                                                                                                                                                                                  ; MLABCELL_X52_Y28_N39                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~304                                                                                                                                                                                                                                                                                  ; LABCELL_X43_Y26_N21                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~305                                                                                                                                                                                                                                                                                  ; LABCELL_X43_Y26_N12                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~306                                                                                                                                                                                                                                                                                  ; LABCELL_X53_Y26_N21                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~307                                                                                                                                                                                                                                                                                  ; LABCELL_X55_Y26_N18                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~308                                                                                                                                                                                                                                                                                  ; LABCELL_X40_Y25_N12                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~309                                                                                                                                                                                                                                                                                  ; MLABCELL_X59_Y26_N36                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~31                                                                                                                                                                                                                                                                                   ; MLABCELL_X39_Y21_N12                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~310                                                                                                                                                                                                                                                                                  ; LABCELL_X43_Y25_N18                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~311                                                                                                                                                                                                                                                                                  ; LABCELL_X57_Y26_N33                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~312                                                                                                                                                                                                                                                                                  ; MLABCELL_X59_Y26_N39                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~313                                                                                                                                                                                                                                                                                  ; LABCELL_X56_Y26_N42                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~314                                                                                                                                                                                                                                                                                  ; LABCELL_X46_Y27_N0                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~315                                                                                                                                                                                                                                                                                  ; MLABCELL_X52_Y26_N33                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~316                                                                                                                                                                                                                                                                                  ; LABCELL_X46_Y23_N57                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~317                                                                                                                                                                                                                                                                                  ; LABCELL_X43_Y26_N33                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~318                                                                                                                                                                                                                                                                                  ; LABCELL_X53_Y26_N27                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~319                                                                                                                                                                                                                                                                                  ; MLABCELL_X47_Y24_N45                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~32                                                                                                                                                                                                                                                                                   ; LABCELL_X37_Y21_N24                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~320                                                                                                                                                                                                                                                                                  ; LABCELL_X43_Y26_N24                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~321                                                                                                                                                                                                                                                                                  ; LABCELL_X43_Y26_N45                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~322                                                                                                                                                                                                                                                                                  ; LABCELL_X43_Y27_N24                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~323                                                                                                                                                                                                                                                                                  ; LABCELL_X43_Y26_N39                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~324                                                                                                                                                                                                                                                                                  ; LABCELL_X56_Y25_N27                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~325                                                                                                                                                                                                                                                                                  ; LABCELL_X56_Y27_N0                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~326                                                                                                                                                                                                                                                                                  ; LABCELL_X63_Y28_N21                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~327                                                                                                                                                                                                                                                                                  ; LABCELL_X57_Y26_N12                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~328                                                                                                                                                                                                                                                                                  ; MLABCELL_X59_Y26_N6                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~329                                                                                                                                                                                                                                                                                  ; LABCELL_X63_Y26_N27                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~33                                                                                                                                                                                                                                                                                   ; MLABCELL_X39_Y22_N27                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~330                                                                                                                                                                                                                                                                                  ; LABCELL_X57_Y26_N15                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~331                                                                                                                                                                                                                                                                                  ; MLABCELL_X59_Y28_N3                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~332                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y27_N24                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~333                                                                                                                                                                                                                                                                                  ; LABCELL_X63_Y27_N6                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~334                                                                                                                                                                                                                                                                                  ; LABCELL_X53_Y26_N36                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~335                                                                                                                                                                                                                                                                                  ; LABCELL_X56_Y28_N21                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~336                                                                                                                                                                                                                                                                                  ; MLABCELL_X59_Y27_N54                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~337                                                                                                                                                                                                                                                                                  ; LABCELL_X63_Y26_N21                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~338                                                                                                                                                                                                                                                                                  ; LABCELL_X53_Y26_N30                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~339                                                                                                                                                                                                                                                                                  ; LABCELL_X56_Y28_N30                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~34                                                                                                                                                                                                                                                                                   ; MLABCELL_X39_Y21_N3                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~340                                                                                                                                                                                                                                                                                  ; MLABCELL_X59_Y26_N42                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~341                                                                                                                                                                                                                                                                                  ; MLABCELL_X59_Y26_N45                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~342                                                                                                                                                                                                                                                                                  ; LABCELL_X57_Y26_N6                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~343                                                                                                                                                                                                                                                                                  ; LABCELL_X57_Y26_N9                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~344                                                                                                                                                                                                                                                                                  ; MLABCELL_X59_Y26_N30                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~345                                                                                                                                                                                                                                                                                  ; MLABCELL_X59_Y26_N12                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~346                                                                                                                                                                                                                                                                                  ; LABCELL_X57_Y26_N42                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~347                                                                                                                                                                                                                                                                                  ; LABCELL_X57_Y26_N0                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~348                                                                                                                                                                                                                                                                                  ; LABCELL_X50_Y23_N18                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~349                                                                                                                                                                                                                                                                                  ; LABCELL_X50_Y23_N21                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~35                                                                                                                                                                                                                                                                                   ; MLABCELL_X39_Y21_N36                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~350                                                                                                                                                                                                                                                                                  ; LABCELL_X53_Y26_N48                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~351                                                                                                                                                                                                                                                                                  ; LABCELL_X53_Y26_N51                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~352                                                                                                                                                                                                                                                                                  ; LABCELL_X43_Y26_N6                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~353                                                                                                                                                                                                                                                                                  ; LABCELL_X43_Y26_N54                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~354                                                                                                                                                                                                                                                                                  ; LABCELL_X53_Y26_N42                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~355                                                                                                                                                                                                                                                                                  ; LABCELL_X53_Y26_N0                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~357                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y26_N51                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~358                                                                                                                                                                                                                                                                                  ; LABCELL_X57_Y26_N54                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~36                                                                                                                                                                                                                                                                                   ; LABCELL_X42_Y21_N0                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~360                                                                                                                                                                                                                                                                                  ; MLABCELL_X59_Y27_N57                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~361                                                                                                                                                                                                                                                                                  ; MLABCELL_X59_Y27_N0                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~362                                                                                                                                                                                                                                                                                  ; LABCELL_X48_Y23_N3                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~363                                                                                                                                                                                                                                                                                  ; LABCELL_X45_Y23_N3                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~364                                                                                                                                                                                                                                                                                  ; LABCELL_X43_Y25_N33                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~365                                                                                                                                                                                                                                                                                  ; LABCELL_X48_Y25_N51                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~367                                                                                                                                                                                                                                                                                  ; LABCELL_X51_Y25_N45                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~368                                                                                                                                                                                                                                                                                  ; LABCELL_X51_Y25_N48                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~37                                                                                                                                                                                                                                                                                   ; LABCELL_X37_Y21_N18                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~370                                                                                                                                                                                                                                                                                  ; LABCELL_X56_Y26_N39                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~371                                                                                                                                                                                                                                                                                  ; MLABCELL_X59_Y26_N48                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~372                                                                                                                                                                                                                                                                                  ; LABCELL_X56_Y26_N21                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~373                                                                                                                                                                                                                                                                                  ; MLABCELL_X47_Y24_N48                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~374                                                                                                                                                                                                                                                                                  ; MLABCELL_X47_Y24_N36                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~375                                                                                                                                                                                                                                                                                  ; MLABCELL_X47_Y25_N6                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~376                                                                                                                                                                                                                                                                                  ; LABCELL_X51_Y27_N0                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~377                                                                                                                                                                                                                                                                                  ; LABCELL_X50_Y26_N0                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~378                                                                                                                                                                                                                                                                                  ; MLABCELL_X59_Y27_N3                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~379                                                                                                                                                                                                                                                                                  ; MLABCELL_X59_Y27_N30                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~38                                                                                                                                                                                                                                                                                   ; MLABCELL_X39_Y21_N6                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~380                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y26_N33                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~381                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y26_N24                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~382                                                                                                                                                                                                                                                                                  ; MLABCELL_X59_Y27_N33                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~383                                                                                                                                                                                                                                                                                  ; LABCELL_X57_Y23_N39                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~384                                                                                                                                                                                                                                                                                  ; LABCELL_X51_Y25_N57                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~385                                                                                                                                                                                                                                                                                  ; LABCELL_X51_Y25_N24                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~386                                                                                                                                                                                                                                                                                  ; LABCELL_X56_Y26_N27                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~387                                                                                                                                                                                                                                                                                  ; LABCELL_X56_Y26_N54                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~388                                                                                                                                                                                                                                                                                  ; LABCELL_X51_Y25_N27                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~389                                                                                                                                                                                                                                                                                  ; LABCELL_X51_Y25_N30                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~39                                                                                                                                                                                                                                                                                   ; MLABCELL_X39_Y21_N54                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~390                                                                                                                                                                                                                                                                                  ; LABCELL_X56_Y26_N57                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~391                                                                                                                                                                                                                                                                                  ; LABCELL_X56_Y26_N0                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~392                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y26_N27                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~393                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y26_N18                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~394                                                                                                                                                                                                                                                                                  ; MLABCELL_X59_Y27_N39                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~395                                                                                                                                                                                                                                                                                  ; LABCELL_X62_Y28_N18                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~396                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y26_N21                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~397                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y26_N12                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~398                                                                                                                                                                                                                                                                                  ; LABCELL_X50_Y25_N54                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~399                                                                                                                                                                                                                                                                                  ; LABCELL_X57_Y27_N24                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~4                                                                                                                                                                                                                                                                                    ; LABCELL_X40_Y20_N39                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~40                                                                                                                                                                                                                                                                                   ; LABCELL_X37_Y21_N21                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~400                                                                                                                                                                                                                                                                                  ; LABCELL_X56_Y24_N9                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~401                                                                                                                                                                                                                                                                                  ; LABCELL_X60_Y26_N12                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~402                                                                                                                                                                                                                                                                                  ; LABCELL_X56_Y26_N3                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~403                                                                                                                                                                                                                                                                                  ; LABCELL_X56_Y26_N18                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~404                                                                                                                                                                                                                                                                                  ; LABCELL_X51_Y25_N3                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~405                                                                                                                                                                                                                                                                                  ; LABCELL_X55_Y23_N12                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~406                                                                                                                                                                                                                                                                                  ; LABCELL_X51_Y25_N51                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~407                                                                                                                                                                                                                                                                                  ; LABCELL_X51_Y25_N21                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~408                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y26_N15                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~409                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y26_N57                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~41                                                                                                                                                                                                                                                                                   ; LABCELL_X37_Y21_N36                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~410                                                                                                                                                                                                                                                                                  ; MLABCELL_X59_Y27_N12                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~411                                                                                                                                                                                                                                                                                  ; MLABCELL_X59_Y27_N15                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~412                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y26_N45                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~413                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y26_N48                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~414                                                                                                                                                                                                                                                                                  ; MLABCELL_X59_Y27_N18                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~415                                                                                                                                                                                                                                                                                  ; LABCELL_X61_Y25_N9                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~416                                                                                                                                                                                                                                                                                  ; LABCELL_X56_Y26_N45                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~417                                                                                                                                                                                                                                                                                  ; LABCELL_X62_Y26_N24                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~418                                                                                                                                                                                                                                                                                  ; LABCELL_X56_Y26_N15                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~419                                                                                                                                                                                                                                                                                  ; LABCELL_X56_Y26_N6                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~42                                                                                                                                                                                                                                                                                   ; MLABCELL_X39_Y21_N57                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~420                                                                                                                                                                                                                                                                                  ; LABCELL_X48_Y23_N54                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~421                                                                                                                                                                                                                                                                                  ; LABCELL_X56_Y26_N51                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~422                                                                                                                                                                                                                                                                                  ; LABCELL_X56_Y26_N9                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~423                                                                                                                                                                                                                                                                                  ; LABCELL_X56_Y26_N36                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~425                                                                                                                                                                                                                                                                                  ; LABCELL_X64_Y24_N15                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~426                                                                                                                                                                                                                                                                                  ; LABCELL_X64_Y24_N42                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~428                                                                                                                                                                                                                                                                                  ; LABCELL_X68_Y24_N12                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~429                                                                                                                                                                                                                                                                                  ; LABCELL_X55_Y20_N36                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~43                                                                                                                                                                                                                                                                                   ; MLABCELL_X39_Y21_N48                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~430                                                                                                                                                                                                                                                                                  ; LABCELL_X64_Y24_N45                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~431                                                                                                                                                                                                                                                                                  ; LABCELL_X64_Y24_N48                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~432                                                                                                                                                                                                                                                                                  ; LABCELL_X56_Y24_N39                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~433                                                                                                                                                                                                                                                                                  ; LABCELL_X55_Y20_N18                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~435                                                                                                                                                                                                                                                                                  ; LABCELL_X67_Y19_N45                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~436                                                                                                                                                                                                                                                                                  ; LABCELL_X67_Y19_N48                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~438                                                                                                                                                                                                                                                                                  ; LABCELL_X51_Y25_N42                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~439                                                                                                                                                                                                                                                                                  ; LABCELL_X68_Y24_N9                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~440                                                                                                                                                                                                                                                                                  ; LABCELL_X67_Y19_N33                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~441                                                                                                                                                                                                                                                                                  ; LABCELL_X70_Y22_N51                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~442                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y20_N33                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~443                                                                                                                                                                                                                                                                                  ; LABCELL_X60_Y24_N33                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~444                                                                                                                                                                                                                                                                                  ; LABCELL_X64_Y24_N51                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~445                                                                                                                                                                                                                                                                                  ; LABCELL_X64_Y24_N18                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~446                                                                                                                                                                                                                                                                                  ; LABCELL_X55_Y20_N51                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~447                                                                                                                                                                                                                                                                                  ; LABCELL_X63_Y26_N12                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~448                                                                                                                                                                                                                                                                                  ; LABCELL_X64_Y24_N21                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~449                                                                                                                                                                                                                                                                                  ; LABCELL_X64_Y24_N36                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~45                                                                                                                                                                                                                                                                                   ; MLABCELL_X52_Y19_N30                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~450                                                                                                                                                                                                                                                                                  ; LABCELL_X63_Y25_N48                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~451                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y20_N3                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~452                                                                                                                                                                                                                                                                                  ; LABCELL_X70_Y20_N3                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~453                                                                                                                                                                                                                                                                                  ; LABCELL_X67_Y19_N0                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~454                                                                                                                                                                                                                                                                                  ; LABCELL_X55_Y22_N27                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~455                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y20_N18                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~456                                                                                                                                                                                                                                                                                  ; LABCELL_X67_Y19_N6                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~457                                                                                                                                                                                                                                                                                  ; LABCELL_X67_Y19_N9                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~458                                                                                                                                                                                                                                                                                  ; LABCELL_X62_Y25_N30                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~459                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y20_N36                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~460                                                                                                                                                                                                                                                                                  ; LABCELL_X64_Y24_N39                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~461                                                                                                                                                                                                                                                                                  ; LABCELL_X67_Y19_N12                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~462                                                                                                                                                                                                                                                                                  ; LABCELL_X55_Y20_N21                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~463                                                                                                                                                                                                                                                                                  ; LABCELL_X55_Y21_N15                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~464                                                                                                                                                                                                                                                                                  ; LABCELL_X64_Y24_N0                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~465                                                                                                                                                                                                                                                                                  ; LABCELL_X63_Y22_N51                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~466                                                                                                                                                                                                                                                                                  ; LABCELL_X55_Y20_N30                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~467                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y20_N42                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~468                                                                                                                                                                                                                                                                                  ; LABCELL_X62_Y21_N36                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~469                                                                                                                                                                                                                                                                                  ; LABCELL_X60_Y23_N9                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~47                                                                                                                                                                                                                                                                                   ; LABCELL_X40_Y20_N51                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~470                                                                                                                                                                                                                                                                                  ; LABCELL_X57_Y24_N42                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~471                                                                                                                                                                                                                                                                                  ; LABCELL_X63_Y22_N24                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~472                                                                                                                                                                                                                                                                                  ; LABCELL_X64_Y24_N6                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~473                                                                                                                                                                                                                                                                                  ; LABCELL_X67_Y19_N57                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~474                                                                                                                                                                                                                                                                                  ; LABCELL_X55_Y20_N0                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~475                                                                                                                                                                                                                                                                                  ; LABCELL_X53_Y23_N51                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~476                                                                                                                                                                                                                                                                                  ; LABCELL_X64_Y24_N9                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~477                                                                                                                                                                                                                                                                                  ; LABCELL_X64_Y24_N24                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~478                                                                                                                                                                                                                                                                                  ; LABCELL_X67_Y19_N36                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~479                                                                                                                                                                                                                                                                                  ; LABCELL_X67_Y19_N39                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~48                                                                                                                                                                                                                                                                                   ; LABCELL_X46_Y22_N21                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~480                                                                                                                                                                                                                                                                                  ; LABCELL_X64_Y24_N12                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~481                                                                                                                                                                                                                                                                                  ; LABCELL_X63_Y23_N9                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~482                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y22_N9                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~483                                                                                                                                                                                                                                                                                  ; LABCELL_X67_Y19_N18                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~484                                                                                                                                                                                                                                                                                  ; LABCELL_X55_Y20_N3                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~485                                                                                                                                                                                                                                                                                  ; LABCELL_X70_Y20_N54                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~486                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y20_N15                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~487                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y20_N21                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~488                                                                                                                                                                                                                                                                                  ; LABCELL_X57_Y24_N51                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~489                                                                                                                                                                                                                                                                                  ; LABCELL_X55_Y20_N48                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~49                                                                                                                                                                                                                                                                                   ; LABCELL_X46_Y20_N12                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~490                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y20_N39                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~491                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y20_N54                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~493                                                                                                                                                                                                                                                                                  ; LABCELL_X73_Y24_N9                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~494                                                                                                                                                                                                                                                                                  ; LABCELL_X71_Y25_N3                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~496                                                                                                                                                                                                                                                                                  ; LABCELL_X43_Y24_N9                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~497                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y25_N9                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~498                                                                                                                                                                                                                                                                                  ; LABCELL_X67_Y25_N45                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~499                                                                                                                                                                                                                                                                                  ; LABCELL_X45_Y24_N6                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~500                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y25_N36                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~501                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y25_N39                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~503                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y21_N3                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~504                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y21_N42                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~506                                                                                                                                                                                                                                                                                  ; LABCELL_X67_Y24_N42                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~507                                                                                                                                                                                                                                                                                  ; LABCELL_X62_Y21_N57                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~508                                                                                                                                                                                                                                                                                  ; LABCELL_X63_Y25_N39                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~509                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y21_N36                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~51                                                                                                                                                                                                                                                                                   ; MLABCELL_X47_Y19_N27                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~510                                                                                                                                                                                                                                                                                  ; LABCELL_X62_Y21_N12                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~511                                                                                                                                                                                                                                                                                  ; LABCELL_X62_Y21_N15                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~512                                                                                                                                                                                                                                                                                  ; MLABCELL_X59_Y22_N6                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~513                                                                                                                                                                                                                                                                                  ; LABCELL_X70_Y25_N21                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~514                                                                                                                                                                                                                                                                                  ; LABCELL_X45_Y24_N15                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~515                                                                                                                                                                                                                                                                                  ; MLABCELL_X47_Y22_N45                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~516                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y21_N33                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~517                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y21_N12                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~518                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y21_N15                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~519                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y21_N6                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~520                                                                                                                                                                                                                                                                                  ; MLABCELL_X47_Y24_N18                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~521                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y25_N57                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~522                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y23_N24                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~523                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y25_N33                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~524                                                                                                                                                                                                                                                                                  ; LABCELL_X62_Y21_N30                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~525                                                                                                                                                                                                                                                                                  ; LABCELL_X62_Y21_N33                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~526                                                                                                                                                                                                                                                                                  ; LABCELL_X62_Y21_N48                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~527                                                                                                                                                                                                                                                                                  ; LABCELL_X62_Y21_N51                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~528                                                                                                                                                                                                                                                                                  ; LABCELL_X45_Y24_N21                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~529                                                                                                                                                                                                                                                                                  ; LABCELL_X50_Y25_N3                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~53                                                                                                                                                                                                                                                                                   ; LABCELL_X51_Y20_N0                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~530                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y21_N9                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~531                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y24_N30                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~532                                                                                                                                                                                                                                                                                  ; LABCELL_X71_Y24_N48                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~533                                                                                                                                                                                                                                                                                  ; LABCELL_X45_Y24_N3                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~534                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y24_N45                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~535                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y21_N24                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~536                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y25_N12                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~537                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y25_N15                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~538                                                                                                                                                                                                                                                                                  ; LABCELL_X56_Y24_N51                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~539                                                                                                                                                                                                                                                                                  ; LABCELL_X62_Y21_N21                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~54                                                                                                                                                                                                                                                                                   ; LABCELL_X36_Y19_N48                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~540                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y25_N42                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~541                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y25_N45                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~542                                                                                                                                                                                                                                                                                  ; LABCELL_X62_Y21_N24                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~543                                                                                                                                                                                                                                                                                  ; LABCELL_X62_Y21_N27                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~544                                                                                                                                                                                                                                                                                  ; MLABCELL_X52_Y24_N51                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~545                                                                                                                                                                                                                                                                                  ; LABCELL_X50_Y24_N39                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~546                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y25_N18                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~547                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y25_N6                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~548                                                                                                                                                                                                                                                                                  ; LABCELL_X51_Y23_N54                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~549                                                                                                                                                                                                                                                                                  ; LABCELL_X51_Y23_N0                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~55                                                                                                                                                                                                                                                                                   ; LABCELL_X64_Y24_N57                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~550                                                                                                                                                                                                                                                                                  ; LABCELL_X57_Y24_N57                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~551                                                                                                                                                                                                                                                                                  ; LABCELL_X43_Y24_N39                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~552                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y21_N27                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~553                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y21_N54                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~554                                                                                                                                                                                                                                                                                  ; LABCELL_X62_Y21_N42                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~555                                                                                                                                                                                                                                                                                  ; LABCELL_X62_Y21_N54                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~556                                                                                                                                                                                                                                                                                  ; LABCELL_X60_Y23_N45                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~557                                                                                                                                                                                                                                                                                  ; LABCELL_X64_Y23_N30                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~558                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y22_N54                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~559                                                                                                                                                                                                                                                                                  ; LABCELL_X57_Y21_N42                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~561                                                                                                                                                                                                                                                                                  ; LABCELL_X61_Y15_N9                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~563                                                                                                                                                                                                                                                                                  ; MLABCELL_X59_Y17_N57                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~565                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y16_N3                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~567                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y14_N3                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~568                                                                                                                                                                                                                                                                                  ; LABCELL_X61_Y15_N48                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~569                                                                                                                                                                                                                                                                                  ; MLABCELL_X59_Y14_N27                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~57                                                                                                                                                                                                                                                                                   ; LABCELL_X48_Y19_N24                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~570                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y16_N18                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~571                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y14_N42                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~573                                                                                                                                                                                                                                                                                  ; LABCELL_X62_Y16_N57                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~575                                                                                                                                                                                                                                                                                  ; LABCELL_X57_Y15_N27                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~577                                                                                                                                                                                                                                                                                  ; LABCELL_X64_Y14_N39                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~579                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y16_N45                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~580                                                                                                                                                                                                                                                                                  ; LABCELL_X62_Y16_N0                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~581                                                                                                                                                                                                                                                                                  ; LABCELL_X57_Y15_N30                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~582                                                                                                                                                                                                                                                                                  ; LABCELL_X64_Y13_N21                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~583                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y16_N0                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~584                                                                                                                                                                                                                                                                                  ; LABCELL_X61_Y15_N51                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~585                                                                                                                                                                                                                                                                                  ; LABCELL_X60_Y14_N48                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~586                                                                                                                                                                                                                                                                                  ; MLABCELL_X59_Y17_N24                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~587                                                                                                                                                                                                                                                                                  ; LABCELL_X57_Y15_N33                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~588                                                                                                                                                                                                                                                                                  ; LABCELL_X61_Y15_N30                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~589                                                                                                                                                                                                                                                                                  ; LABCELL_X61_Y13_N57                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~59                                                                                                                                                                                                                                                                                   ; LABCELL_X37_Y19_N21                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~590                                                                                                                                                                                                                                                                                  ; LABCELL_X62_Y12_N15                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~591                                                                                                                                                                                                                                                                                  ; LABCELL_X57_Y15_N0                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~592                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y16_N21                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~593                                                                                                                                                                                                                                                                                  ; LABCELL_X63_Y18_N3                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~594                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y14_N27                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~595                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y16_N3                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~596                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y16_N24                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~597                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y13_N39                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~598                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y14_N30                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~599                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y16_N18                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~6                                                                                                                                                                                                                                                                                    ; LABCELL_X36_Y19_N15                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~60                                                                                                                                                                                                                                                                                   ; LABCELL_X42_Y21_N48                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~600                                                                                                                                                                                                                                                                                  ; LABCELL_X61_Y15_N33                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~601                                                                                                                                                                                                                                                                                  ; LABCELL_X56_Y14_N36                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~602                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y16_N27                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~603                                                                                                                                                                                                                                                                                  ; LABCELL_X68_Y14_N45                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~604                                                                                                                                                                                                                                                                                  ; LABCELL_X56_Y15_N6                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~605                                                                                                                                                                                                                                                                                  ; LABCELL_X57_Y14_N27                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~606                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y16_N54                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~607                                                                                                                                                                                                                                                                                  ; LABCELL_X71_Y14_N45                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~608                                                                                                                                                                                                                                                                                  ; MLABCELL_X59_Y17_N27                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~609                                                                                                                                                                                                                                                                                  ; LABCELL_X57_Y15_N3                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~61                                                                                                                                                                                                                                                                                   ; LABCELL_X36_Y19_N12                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~610                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y14_N48                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~611                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y16_N21                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~612                                                                                                                                                                                                                                                                                  ; LABCELL_X56_Y14_N21                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~613                                                                                                                                                                                                                                                                                  ; LABCELL_X57_Y15_N48                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~614                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y14_N24                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~615                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y16_N51                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~616                                                                                                                                                                                                                                                                                  ; LABCELL_X61_Y15_N0                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~617                                                                                                                                                                                                                                                                                  ; MLABCELL_X59_Y13_N42                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~618                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y16_N51                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~619                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y14_N51                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~620                                                                                                                                                                                                                                                                                  ; LABCELL_X61_Y15_N3                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~621                                                                                                                                                                                                                                                                                  ; LABCELL_X63_Y11_N3                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~622                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y16_N48                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~623                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y14_N54                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~624                                                                                                                                                                                                                                                                                  ; LABCELL_X64_Y14_N18                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~625                                                                                                                                                                                                                                                                                  ; LABCELL_X57_Y15_N51                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~626                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y13_N12                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~627                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y16_N39                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~628                                                                                                                                                                                                                                                                                  ; LABCELL_X62_Y16_N9                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~629                                                                                                                                                                                                                                                                                  ; LABCELL_X57_Y15_N42                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~63                                                                                                                                                                                                                                                                                   ; LABCELL_X33_Y21_N21                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~630                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y13_N57                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~631                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y16_N24                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~632                                                                                                                                                                                                                                                                                  ; LABCELL_X61_Y15_N42                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~633                                                                                                                                                                                                                                                                                  ; LABCELL_X62_Y16_N24                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~634                                                                                                                                                                                                                                                                                  ; LABCELL_X55_Y18_N30                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~635                                                                                                                                                                                                                                                                                  ; LABCELL_X57_Y15_N45                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~636                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y16_N33                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~637                                                                                                                                                                                                                                                                                  ; LABCELL_X62_Y16_N27                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~638                                                                                                                                                                                                                                                                                  ; MLABCELL_X59_Y17_N21                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~639                                                                                                                                                                                                                                                                                  ; LABCELL_X57_Y15_N12                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~640                                                                                                                                                                                                                                                                                  ; LABCELL_X68_Y18_N24                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~641                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y15_N0                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~642                                                                                                                                                                                                                                                                                  ; LABCELL_X68_Y18_N39                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~643                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y16_N27                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~644                                                                                                                                                                                                                                                                                  ; LABCELL_X60_Y18_N54                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~645                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y15_N9                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~646                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y14_N57                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~647                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y16_N6                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~648                                                                                                                                                                                                                                                                                  ; LABCELL_X61_Y15_N12                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~649                                                                                                                                                                                                                                                                                  ; LABCELL_X62_Y16_N30                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~65                                                                                                                                                                                                                                                                                   ; LABCELL_X33_Y23_N18                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~650                                                                                                                                                                                                                                                                                  ; LABCELL_X60_Y16_N0                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~651                                                                                                                                                                                                                                                                                  ; LABCELL_X67_Y17_N30                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~652                                                                                                                                                                                                                                                                                  ; LABCELL_X61_Y15_N15                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~653                                                                                                                                                                                                                                                                                  ; LABCELL_X62_Y16_N33                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~654                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y16_N57                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~655                                                                                                                                                                                                                                                                                  ; LABCELL_X63_Y18_N33                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~656                                                                                                                                                                                                                                                                                  ; MLABCELL_X59_Y17_N36                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~657                                                                                                                                                                                                                                                                                  ; LABCELL_X60_Y16_N57                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~658                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y14_N36                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~659                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y16_N9                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~66                                                                                                                                                                                                                                                                                   ; MLABCELL_X34_Y24_N15                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~660                                                                                                                                                                                                                                                                                  ; MLABCELL_X59_Y17_N39                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~661                                                                                                                                                                                                                                                                                  ; LABCELL_X57_Y15_N54                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~662                                                                                                                                                                                                                                                                                  ; LABCELL_X64_Y17_N12                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~663                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y19_N6                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~664                                                                                                                                                                                                                                                                                  ; LABCELL_X61_Y15_N18                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~665                                                                                                                                                                                                                                                                                  ; LABCELL_X62_Y16_N12                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~666                                                                                                                                                                                                                                                                                  ; MLABCELL_X59_Y17_N30                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~667                                                                                                                                                                                                                                                                                  ; LABCELL_X57_Y15_N21                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~668                                                                                                                                                                                                                                                                                  ; LABCELL_X61_Y15_N21                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~669                                                                                                                                                                                                                                                                                  ; LABCELL_X62_Y16_N15                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~67                                                                                                                                                                                                                                                                                   ; LABCELL_X36_Y19_N57                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~670                                                                                                                                                                                                                                                                                  ; MLABCELL_X59_Y17_N33                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~671                                                                                                                                                                                                                                                                                  ; LABCELL_X61_Y15_N45                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~672                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y16_N30                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~673                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y15_N15                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~674                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y14_N39                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~675                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y16_N12                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~676                                                                                                                                                                                                                                                                                  ; LABCELL_X57_Y15_N6                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~677                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y15_N18                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~678                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y14_N9                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~679                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y16_N15                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~68                                                                                                                                                                                                                                                                                   ; LABCELL_X42_Y21_N9                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~680                                                                                                                                                                                                                                                                                  ; LABCELL_X61_Y15_N6                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~681                                                                                                                                                                                                                                                                                  ; LABCELL_X62_Y16_N18                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~682                                                                                                                                                                                                                                                                                  ; MLABCELL_X65_Y16_N0                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~683                                                                                                                                                                                                                                                                                  ; LABCELL_X64_Y18_N6                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~684                                                                                                                                                                                                                                                                                  ; LABCELL_X63_Y18_N9                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~685                                                                                                                                                                                                                                                                                  ; LABCELL_X62_Y16_N54                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~686                                                                                                                                                                                                                                                                                  ; LABCELL_X63_Y18_N27                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~687                                                                                                                                                                                                                                                                                  ; LABCELL_X63_Y18_N0                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~688                                                                                                                                                                                                                                                                                  ; MLABCELL_X59_Y16_N48                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~689                                                                                                                                                                                                                                                                                  ; LABCELL_X57_Y15_N9                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~69                                                                                                                                                                                                                                                                                   ; MLABCELL_X34_Y21_N6                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~690                                                                                                                                                                                                                                                                                  ; MLABCELL_X59_Y16_N57                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~691                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y16_N30                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~692                                                                                                                                                                                                                                                                                  ; MLABCELL_X59_Y17_N54                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~693                                                                                                                                                                                                                                                                                  ; LABCELL_X57_Y15_N24                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~694                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y16_N42                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~695                                                                                                                                                                                                                                                                                  ; LABCELL_X66_Y19_N39                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~7                                                                                                                                                                                                                                                                                    ; LABCELL_X50_Y16_N39                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~70                                                                                                                                                                                                                                                                                   ; MLABCELL_X39_Y21_N51                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~71                                                                                                                                                                                                                                                                                   ; LABCELL_X40_Y22_N42                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~72                                                                                                                                                                                                                                                                                   ; MLABCELL_X39_Y23_N3                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~73                                                                                                                                                                                                                                                                                   ; LABCELL_X37_Y21_N3                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~74                                                                                                                                                                                                                                                                                   ; LABCELL_X40_Y23_N51                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~75                                                                                                                                                                                                                                                                                   ; MLABCELL_X39_Y21_N45                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~76                                                                                                                                                                                                                                                                                   ; LABCELL_X42_Y21_N45                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~77                                                                                                                                                                                                                                                                                   ; LABCELL_X37_Y21_N30                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~78                                                                                                                                                                                                                                                                                   ; MLABCELL_X39_Y21_N30                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~79                                                                                                                                                                                                                                                                                   ; MLABCELL_X39_Y21_N0                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~80                                                                                                                                                                                                                                                                                   ; LABCELL_X50_Y23_N0                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~81                                                                                                                                                                                                                                                                                   ; LABCELL_X53_Y23_N33                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~82                                                                                                                                                                                                                                                                                   ; LABCELL_X35_Y23_N48                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~83                                                                                                                                                                                                                                                                                   ; LABCELL_X33_Y23_N24                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~85                                                                                                                                                                                                                                                                                   ; LABCELL_X48_Y16_N48                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~86                                                                                                                                                                                                                                                                                   ; LABCELL_X48_Y17_N54                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~88                                                                                                                                                                                                                                                                                   ; MLABCELL_X47_Y17_N27                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~89                                                                                                                                                                                                                                                                                   ; MLABCELL_X47_Y17_N54                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~9                                                                                                                                                                                                                                                                                    ; LABCELL_X51_Y19_N51                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~91                                                                                                                                                                                                                                                                                   ; LABCELL_X48_Y16_N33                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~92                                                                                                                                                                                                                                                                                   ; LABCELL_X48_Y17_N39                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~94                                                                                                                                                                                                                                                                                   ; LABCELL_X50_Y16_N57                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~95                                                                                                                                                                                                                                                                                   ; LABCELL_X50_Y16_N24                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~96                                                                                                                                                                                                                                                                                   ; LABCELL_X48_Y17_N57                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~97                                                                                                                                                                                                                                                                                   ; LABCELL_X48_Y17_N30                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~98                                                                                                                                                                                                                                                                                   ; MLABCELL_X47_Y17_N57                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~99                                                                                                                                                                                                                                                                                   ; MLABCELL_X47_Y17_N0                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Equal57~2                                                                                                                                                                                                                                                                                     ; LABCELL_X48_Y28_N45                          ; 4       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|M_bg[0]~7                                                                                                                                                                                                                                                                                     ; LABCELL_X36_Y26_N48                          ; 12      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|M_nl[0]~0                                                                                                                                                                                                                                                                                     ; LABCELL_X57_Y18_N36                          ; 21      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|M_s[0]~0                                                                                                                                                                                                                                                                                      ; LABCELL_X37_Y10_N12                          ; 21      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|M_temp[0]~0                                                                                                                                                                                                                                                                                   ; LABCELL_X40_Y26_N42                          ; 25      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|buf_cnt                                                                                                                                                                                                                                                                                       ; FF_X35_Y26_N40                               ; 19      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|buffer1~15                                                                                                                                                                                                                                                                                    ; LABCELL_X35_Y26_N24                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|buffer2~13                                                                                                                                                                                                                                                                                    ; LABCELL_X35_Y26_N27                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|VGA_LED_Emulator:led_emulator|Equal0~2                                                                                                                                                                                                                                                                                    ; LABCELL_X48_Y22_N51                          ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|VGA_LED_Emulator:led_emulator|Equal1~0                                                                                                                                                                                                                                                                                    ; LABCELL_X42_Y31_N48                          ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|VGA_LED_Emulator:led_emulator|VGA_CLK                                                                                                                                                                                                                                                                                     ; FF_X48_Y22_N50                               ; 8102    ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|VGA_LED_Emulator:led_emulator|vcount[0]                                                                                                                                                                                                                                                                                   ; FF_X37_Y27_N26                               ; 18      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|bg4_new:prom_bg4|altsyncram:altsyncram_component|altsyncram_qkh1:auto_generated|decode_11a:rden_decode|w_anode206w[2]~0                                                                                                                                                                                                   ; LABCELL_X36_Y26_N42                          ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|bg4_new:prom_bg4|altsyncram:altsyncram_component|altsyncram_qkh1:auto_generated|decode_11a:rden_decode|w_anode220w[2]~0                                                                                                                                                                                                   ; LABCELL_X36_Y26_N45                          ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|bg4_new:prom_bg4|altsyncram:altsyncram_component|altsyncram_qkh1:auto_generated|decode_11a:rden_decode|w_anode220w[2]~1                                                                                                                                                                                                   ; LABCELL_X36_Y26_N6                           ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|bg4_new:prom_bg4|altsyncram:altsyncram_component|altsyncram_qkh1:auto_generated|decode_11a:rden_decode|w_anode220w[2]~2                                                                                                                                                                                                   ; LABCELL_X36_Y26_N9                           ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|level[1]~1                                                                                                                                                                                                                                                                                                                ; MLABCELL_X47_Y30_N9                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|nin_life[2]~2                                                                                                                                                                                                                                                                                                             ; MLABCELL_X47_Y30_N24                         ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|nuny_new2:nun0|altsyncram:altsyncram_component|altsyncram_buh1:auto_generated|decode_11a:rden_decode|w_anode206w[2]~0                                                                                                                                                                                                     ; LABCELL_X53_Y12_N18                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|nuny_new2:nun0|altsyncram:altsyncram_component|altsyncram_buh1:auto_generated|decode_11a:rden_decode|w_anode220w[2]~0                                                                                                                                                                                                     ; LABCELL_X53_Y12_N21                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|nuny_new2:nun0|altsyncram:altsyncram_component|altsyncram_buh1:auto_generated|decode_11a:rden_decode|w_anode220w[2]~1                                                                                                                                                                                                     ; LABCELL_X53_Y12_N6                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|nuny_new2:nun0|altsyncram:altsyncram_component|altsyncram_buh1:auto_generated|decode_11a:rden_decode|w_anode220w[2]~2                                                                                                                                                                                                     ; LABCELL_X53_Y12_N9                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|score[0]~0                                                                                                                                                                                                                                                                                                                ; LABCELL_X50_Y30_N57                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|state[1]~1                                                                                                                                                                                                                                                                                                                ; MLABCELL_X47_Y30_N36                         ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|x1[6]~0                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X47_Y30_N45                         ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|x2[8]~0                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X47_Y30_N15                         ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|x3[10]~0                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X47_Y30_N18                         ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|x4[7]~0                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X47_Y30_N12                         ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|x5[0]~0                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X47_Y30_N21                         ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|x[10]~5                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X47_Y30_N51                         ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|y1[1]~0                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X47_Y30_N0                          ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|y2[10]~0                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X47_Y30_N6                          ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|y3[9]~0                                                                                                                                                                                                                                                                                                                   ; LABCELL_X50_Y30_N54                          ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|y4[10]~0                                                                                                                                                                                                                                                                                                                  ; LABCELL_X50_Y30_N42                          ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|y5[9]~0                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X47_Y30_N27                         ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|y[9]~2                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X47_Y30_N42                         ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                               ; FF_X50_Y39_N47                               ; 39      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                   ; FF_X47_Y30_N50                               ; 82      ; Async. clear, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; lab3:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                   ; FF_X47_Y30_N50                               ; 355     ; Async. clear                          ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_AWBURST[0]                                                                                                                                                                                                                                                               ; HPSINTERFACEHPS2FPGALIGHTWEIGHT_X52_Y43_N111 ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_fpga_interfaces:fpga_interfaces|h2f_rst_n[0]                                                                                                                                                                                                                                                                    ; HPSINTERFACECLOCKSRESETS_X52_Y78_N111        ; 3       ; Async. clear                          ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                                ; CLKPHASESELECT_X89_Y71_N7                    ; 11      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[19].acv_ac_ldc|adc_clk_cps                               ; CLKPHASESELECT_X89_Y56_N7                    ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[20].acv_ac_ldc|adc_clk_cps                               ; CLKPHASESELECT_X89_Y63_N7                    ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[24].acv_ac_ldc|adc_clk_cps                               ; CLKPHASESELECT_X89_Y49_N7                    ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                                ; CLKPHASESELECT_X89_Y77_N7                    ; 11      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_clock_pair_generator:clock_gen[0].uclk_generator|wire_pseudo_diffa_oebout[0] ; PSEUDODIFFOUT_X89_Y73_N6                     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_clock_pair_generator:clock_gen[0].uclk_generator|wire_pseudo_diffa_oeout[0]  ; PSEUDODIFFOUT_X89_Y73_N6                     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|mem_ck_source[0]                                                                          ; CLKPHASESELECT_X89_Y71_N4                    ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                           ; PSEUDODIFFOUT_X89_Y65_N6                     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar                       ; PSEUDODIFFOUT_X89_Y65_N6                     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dq_shifted_clock                  ; CLKPHASESELECT_X89_Y63_N8                    ; 17      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqs_shifted_clock                 ; CLKPHASESELECT_X89_Y63_N4                    ; 13      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqsbusout                         ; DELAYCHAIN_X89_Y63_N22                       ; 17      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|fr_os_oct                         ; DDIOOUT_X89_Y63_N10                          ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|hr_seq_clock                      ; CLKPHASESELECT_X89_Y63_N9                    ; 42      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1           ; DELAYCHAIN_X89_Y66_N27                       ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1           ; DELAYCHAIN_X89_Y66_N10                       ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1           ; DELAYCHAIN_X89_Y66_N44                       ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1           ; DELAYCHAIN_X89_Y65_N61                       ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1           ; DELAYCHAIN_X89_Y64_N27                       ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1           ; DELAYCHAIN_X89_Y64_N10                       ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1           ; DELAYCHAIN_X89_Y64_N44                       ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1           ; DELAYCHAIN_X89_Y63_N101                      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                           ; PSEUDODIFFOUT_X89_Y58_N6                     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar                       ; PSEUDODIFFOUT_X89_Y58_N6                     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dq_shifted_clock                  ; CLKPHASESELECT_X89_Y56_N8                    ; 17      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqs_shifted_clock                 ; CLKPHASESELECT_X89_Y56_N4                    ; 13      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqsbusout                         ; DELAYCHAIN_X89_Y56_N22                       ; 17      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|fr_os_oct                         ; DDIOOUT_X89_Y56_N10                          ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|hr_seq_clock                      ; CLKPHASESELECT_X89_Y56_N9                    ; 42      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1           ; DELAYCHAIN_X89_Y59_N27                       ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1           ; DELAYCHAIN_X89_Y59_N10                       ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1           ; DELAYCHAIN_X89_Y59_N44                       ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1           ; DELAYCHAIN_X89_Y58_N61                       ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1           ; DELAYCHAIN_X89_Y57_N27                       ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1           ; DELAYCHAIN_X89_Y57_N10                       ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1           ; DELAYCHAIN_X89_Y57_N44                       ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1           ; DELAYCHAIN_X89_Y56_N101                      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                           ; PSEUDODIFFOUT_X89_Y51_N6                     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar                       ; PSEUDODIFFOUT_X89_Y51_N6                     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dq_shifted_clock                  ; CLKPHASESELECT_X89_Y49_N8                    ; 17      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqs_shifted_clock                 ; CLKPHASESELECT_X89_Y49_N4                    ; 13      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqsbusout                         ; DELAYCHAIN_X89_Y49_N22                       ; 17      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|fr_os_oct                         ; DDIOOUT_X89_Y49_N10                          ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|hr_seq_clock                      ; CLKPHASESELECT_X89_Y49_N9                    ; 42      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1           ; DELAYCHAIN_X89_Y52_N27                       ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1           ; DELAYCHAIN_X89_Y52_N10                       ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1           ; DELAYCHAIN_X89_Y52_N44                       ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1           ; DELAYCHAIN_X89_Y51_N61                       ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1           ; DELAYCHAIN_X89_Y50_N27                       ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1           ; DELAYCHAIN_X89_Y50_N10                       ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1           ; DELAYCHAIN_X89_Y50_N44                       ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1           ; DELAYCHAIN_X89_Y49_N101                      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                           ; PSEUDODIFFOUT_X89_Y44_N6                     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar                       ; PSEUDODIFFOUT_X89_Y44_N6                     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dq_shifted_clock                  ; CLKPHASESELECT_X89_Y42_N8                    ; 17      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqs_shifted_clock                 ; CLKPHASESELECT_X89_Y42_N4                    ; 13      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqsbusout                         ; DELAYCHAIN_X89_Y42_N22                       ; 17      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|fr_os_oct                         ; DDIOOUT_X89_Y42_N10                          ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|hr_seq_clock                      ; CLKPHASESELECT_X89_Y42_N9                    ; 42      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1           ; DELAYCHAIN_X89_Y45_N27                       ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1           ; DELAYCHAIN_X89_Y45_N10                       ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1           ; DELAYCHAIN_X89_Y45_N44                       ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1           ; DELAYCHAIN_X89_Y44_N61                       ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1           ; DELAYCHAIN_X89_Y43_N27                       ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1           ; DELAYCHAIN_X89_Y43_N10                       ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1           ; DELAYCHAIN_X89_Y43_N44                       ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1           ; DELAYCHAIN_X89_Y42_N101                      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk                                                                                                                                                                                                                ; HPSSDRAMPLL_X84_Y41_N111                     ; 98      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk                                                                                                                                                                                                          ; HPSSDRAMPLL_X84_Y41_N111                     ; 3       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|intermediate[11]                                                                                                                                                                                                                                                  ; HPSPERIPHERALSDMMC_X87_Y39_N111              ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|intermediate[13]                                                                                                                                                                                                                                                  ; HPSPERIPHERALSDMMC_X87_Y39_N111              ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|intermediate[15]                                                                                                                                                                                                                                                  ; HPSPERIPHERALSDMMC_X87_Y39_N111              ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|intermediate[17]                                                                                                                                                                                                                                                  ; HPSPERIPHERALSDMMC_X87_Y39_N111              ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|intermediate[19]                                                                                                                                                                                                                                                  ; HPSPERIPHERALSDMMC_X87_Y39_N111              ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|intermediate[1]                                                                                                                                                                                                                                                   ; HPSPERIPHERALEMAC_X77_Y39_N111               ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|intermediate[21]                                                                                                                                                                                                                                                  ; HPSPERIPHERALUSB_X55_Y39_N111                ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|intermediate[23]                                                                                                                                                                                                                                                  ; HPSPERIPHERALUSB_X55_Y39_N111                ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|intermediate[25]                                                                                                                                                                                                                                                  ; HPSPERIPHERALUSB_X55_Y39_N111                ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|intermediate[27]                                                                                                                                                                                                                                                  ; HPSPERIPHERALUSB_X55_Y39_N111                ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|intermediate[29]                                                                                                                                                                                                                                                  ; HPSPERIPHERALUSB_X55_Y39_N111                ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|intermediate[31]                                                                                                                                                                                                                                                  ; HPSPERIPHERALUSB_X55_Y39_N111                ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|intermediate[33]                                                                                                                                                                                                                                                  ; HPSPERIPHERALUSB_X55_Y39_N111                ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|intermediate[35]                                                                                                                                                                                                                                                  ; HPSPERIPHERALUSB_X55_Y39_N111                ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|intermediate[37]                                                                                                                                                                                                                                                  ; HPSPERIPHERALSPIMASTER_X87_Y55_N111          ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|intermediate[39]                                                                                                                                                                                                                                                  ; HPSPERIPHERALSPIMASTER_X87_Y53_N111          ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|intermediate[3]                                                                                                                                                                                                                                                   ; HPSPERIPHERALQSPI_X87_Y58_N111               ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|intermediate[5]                                                                                                                                                                                                                                                   ; HPSPERIPHERALQSPI_X87_Y58_N111               ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|intermediate[7]                                                                                                                                                                                                                                                   ; HPSPERIPHERALQSPI_X87_Y58_N111               ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|intermediate[9]                                                                                                                                                                                                                                                   ; HPSPERIPHERALQSPI_X87_Y58_N111               ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[13]~0                                                                                                                                                                                                                                        ; LABCELL_X36_Y37_N57                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[19]~2                                                                                                                                                                                                                                        ; LABCELL_X36_Y37_N18                          ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[7]~1                                                                                                                                                                                                                                         ; LABCELL_X36_Y35_N30                          ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|always1~0                                                                                                                                                                                                                                            ; LABCELL_X35_Y35_N57                          ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[10]~0                                                                                                                                                                                                                                        ; LABCELL_X36_Y37_N48                          ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[2]~4                                                                                                                                                                                                                                         ; LABCELL_X36_Y37_N6                           ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|current_byte[1]~2                                                                                                                                                                                                                                    ; LABCELL_X37_Y35_N18                          ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|out_data[6]~3                                                                                                                                                                                                                                        ; MLABCELL_X39_Y36_N9                          ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|out_data~0                                                                                                                                                                                                                                           ; MLABCELL_X39_Y37_N33                         ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_ADDR2                                                                                                                                                                                                                                      ; FF_X36_Y37_N38                               ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_ADDR3                                                                                                                                                                                                                                      ; FF_X36_Y37_N5                                ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.READ_SEND_WAIT                                                                                                                                                                                                                                 ; FF_X39_Y35_N17                               ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.WRITE_WAIT                                                                                                                                                                                                                                     ; FF_X35_Y35_N41                               ; 23      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|unshifted_byteenable[0]~1                                                                                                                                                                                                                            ; LABCELL_X42_Y36_N48                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[10]~2                                                                                                                                                                                                                                      ; LABCELL_X42_Y37_N42                          ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[23]~1                                                                                                                                                                                                                                      ; LABCELL_X37_Y37_N42                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[26]~3                                                                                                                                                                                                                                      ; LABCELL_X36_Y35_N48                          ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[7]~0                                                                                                                                                                                                                                       ; LABCELL_X37_Y37_N45                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_sc_fifo:fifo|internal_out_ready                                                                                                                                                                                                                                                                        ; LABCELL_X37_Y35_N3                           ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_sc_fifo:fifo|write                                                                                                                                                                                                                                                                                     ; LABCELL_X13_Y15_N27                          ; 9       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_bytes_to_packets:b2p|always2~0                                                                                                                                                                                                                                                                      ; LABCELL_X37_Y35_N30                          ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_bytes_to_packets:b2p|out_channel[7]~1                                                                                                                                                                                                                                                               ; LABCELL_X35_Y35_N45                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|full0                                                                                                     ; FF_X10_Y7_N2                                 ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|full1~0                                                                                                   ; LABCELL_X10_Y7_N33                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|out_data_taken                                                                                                                                        ; LABCELL_X10_Y7_N12                           ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|take_in_data                                                                                                                                          ; LABCELL_X12_Y7_N54                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser|sync_control_signal~0                                                                                           ; LABCELL_X13_Y12_N57                          ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|Equal14~0                                                                                                                                                    ; LABCELL_X7_Y5_N15                            ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|Equal14~1                                                                                                                                                    ; LABCELL_X7_Y5_N39                            ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_remover:idle_remover|out_valid                                                                                                         ; LABCELL_X12_Y6_N21                           ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sense_reset_n_synchronizer|dreg[6]                                                                                             ; FF_X4_Y5_N11                                 ; 1       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|bypass_bit_counter[1]~0                                                                                                                                      ; LABCELL_X10_Y6_N57                           ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|bypass_bit_counter[1]~1                                                                                                                                      ; LABCELL_X11_Y5_N15                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|clock_sense_reset_n                                                                                                                                          ; FF_X7_Y5_N13                                 ; 8       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[0]~1                                                                                                                                              ; LABCELL_X9_Y5_N30                            ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_in[1]~0                                                                                                                                              ; MLABCELL_X6_Y4_N9                            ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[0]~14                                                                                                                                            ; LABCELL_X10_Y6_N54                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_debug[0]~1                                                                                                                                                ; LABCELL_X7_Y5_N21                            ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[0]~1                                                                                                                                                 ; LABCELL_X9_Y5_N9                             ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_in[14]~0                                                                                                                                              ; MLABCELL_X8_Y4_N57                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_in_bit_counter[0]~2                                                                                                                                   ; LABCELL_X11_Y6_N39                           ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_out_bit_counter[0]~1                                                                                                                                  ; LABCELL_X11_Y6_N36                           ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|idle_remover_sink_data[0]~0                                                                                                                                  ; LABCELL_X12_Y6_N6                            ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|offset[7]~0                                                                                                                                                  ; LABCELL_X7_Y5_N30                            ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[0]~1                                                                                                                                      ; LABCELL_X10_Y5_N3                            ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[0]~2                                                                                                                                      ; LABCELL_X10_Y5_N18                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_bit_counter[0]~2                                                                                                                                   ; MLABCELL_X8_Y5_N18                           ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_length[0]~0                                                                                                                                        ; LABCELL_X12_Y6_N0                            ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[0]~12                                                                                                                               ; LABCELL_X9_Y6_N0                             ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[5]~3                                                                                                                                ; LABCELL_X7_Y7_N54                            ; 19      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[0]~1                                                                                                                    ; MLABCELL_X6_Y4_N48                           ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[11]~4                                                                                                                   ; MLABCELL_X6_Y4_N30                           ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_bit_counter[0]~1                                                                                                                                  ; MLABCELL_X8_Y5_N24                           ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_length[0]~2                                                                                                                                       ; LABCELL_X12_Y6_N48                           ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_std_synchronizer:synchronizer|dreg[1]                                                                                                                                                      ; FF_X10_Y7_N32                                ; 42      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b|in_ready~0                                                                                                                                                                                                                                                                     ; LABCELL_X12_Y7_N39                           ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                            ; FF_X47_Y30_N40                               ; 202     ; Async. clear                          ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:audio_emulator_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                 ; LABCELL_X43_Y38_N42                          ; 29      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:vga_led_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                        ; LABCELL_X37_Y40_N3                           ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|always6~0                                                                                                                                                                                                                                ; LABCELL_X43_Y39_N9                           ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                          ; LABCELL_X40_Y38_N45                          ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|always10~0                                                                                                                                                                  ; LABCELL_X46_Y38_N21                          ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                           ; LABCELL_X46_Y38_N42                          ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|new_burst_reg                                                                                                                                                               ; FF_X45_Y38_N47                               ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_in_ready~1                                                                                                                                                              ; LABCELL_X46_Y42_N57                          ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS                                                                                                                                                       ; FF_X37_Y42_N2                                ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                              ; MLABCELL_X39_Y38_N9                          ; 44      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|always10~0                                                                                                                                                                      ; MLABCELL_X39_Y40_N9                          ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                               ; MLABCELL_X39_Y40_N51                         ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|new_burst_reg                                                                                                                                                                   ; FF_X40_Y41_N8                                ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS                                                                                                                                                           ; FF_X39_Y39_N8                                ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:audio_emulator_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|sink_ready~0                                                                                                                                     ; LABCELL_X42_Y38_N51                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:vga_led_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|always0~1                                                                                                                                               ; LABCELL_X37_Y40_N36                          ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:vga_led_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|always1~0                                                                                                                                               ; LABCELL_X37_Y40_N39                          ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001|pending_response_count[1]~0                                                                                                                                                                                                                              ; MLABCELL_X47_Y39_N54                         ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001|save_dest_id~0                                                                                                                                                                                                                                           ; MLABCELL_X47_Y39_N24                         ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_002|pending_response_count[1]~0                                                                                                                                                                                                                              ; LABCELL_X40_Y37_N3                           ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter|pending_response_count[1]~0                                                                                                                                                                                                                                  ; LABCELL_X43_Y39_N54                          ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter|save_dest_id~0                                                                                                                                                                                                                                               ; LABCELL_X48_Y39_N48                          ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter_001|always10~0                                                                                                                                                                                                                                           ; LABCELL_X42_Y38_N42                          ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter_001|always9~0                                                                                                                                                                                                                                            ; LABCELL_X42_Y38_N0                           ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter_002|byte_cnt_reg[5]~0                                                                                                                                                                                                                                    ; MLABCELL_X39_Y38_N36                         ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter_002|use_reg                                                                                                                                                                                                                                              ; FF_X39_Y38_N50                               ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter_003|address_reg[22]~0                                                                                                                                                                                                                                    ; LABCELL_X46_Y42_N18                          ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter_003|use_reg                                                                                                                                                                                                                                              ; FF_X43_Y42_N38                               ; 8       ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter|always10~1                                                                                                                                                                                                                                               ; LABCELL_X37_Y40_N33                          ; 1       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter|always9~1                                                                                                                                                                                                                                                ; LABCELL_X37_Y40_N12                          ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|lab3_mm_interconnect_0_cmd_xbar_demux:cmd_xbar_demux_002|src0_valid~0                                                                                                                                                                                                                              ; LABCELL_X40_Y38_N9                           ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|lab3_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[1]~1                                                                                                                                                                                            ; LABCELL_X43_Y42_N6                           ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|lab3_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|update_grant~0                                                                                                                                                                                                                                ; LABCELL_X43_Y42_N21                          ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|lab3_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[1]~1                                                                                                                                                                                                ; LABCELL_X42_Y39_N9                           ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|lab3_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|update_grant~0                                                                                                                                                                                                                                    ; LABCELL_X42_Y39_N30                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                                                               ; FF_X3_Y6_N56                                 ; 14      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                                                                      ; MLABCELL_X6_Y3_N30                           ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                                                                    ; LABCELL_X1_Y2_N54                            ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~0                                                                                                                                                                                                                                                       ; LABCELL_X4_Y3_N18                            ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                                                                      ; LABCELL_X4_Y3_N45                            ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                                                                                                                                                                                                                       ; LABCELL_X4_Y6_N24                            ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~1                                                                                                                                                                                                                                                                         ; LABCELL_X4_Y6_N36                            ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]~1                                                                                                                                                                                                                                                                   ; LABCELL_X4_Y3_N36                            ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~1                                                                                                                                                                                                                                                  ; LABCELL_X4_Y3_N48                            ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~1                                                                                                                                                                                                                                             ; LABCELL_X4_Y3_N51                            ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                    ; FF_X6_Y6_N2                                  ; 15      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                   ; FF_X3_Y6_N47                                 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                    ; FF_X4_Y6_N14                                 ; 11      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                                                             ; MLABCELL_X3_Y6_N15                           ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                   ; FF_X6_Y6_N8                                  ; 81      ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                      ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                     ; Location                              ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+---------+----------------------+------------------+---------------------------+
; OSC_50_B4A                                                                                                                                               ; PIN_AA16                              ; 925     ; Global Clock         ; GCLK5            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                             ; JTAG_X0_Y2_N3                         ; 314     ; Global Clock         ; GCLK3            ; --                        ;
; lab3:u0|Audio_top:audio_emulator_0|clock_pll:pll|clock_pll_0002:clock_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]                                    ; PLLOUTPUTCOUNTER_X89_Y5_N1            ; 142     ; Global Clock         ; GCLK6            ; --                        ;
; lab3:u0|Audio_top:audio_emulator_0|clock_pll:pll|clock_pll_0002:clock_pll_inst|altera_pll:altera_pll_i|outclk_wire[1]                                    ; PLLOUTPUTCOUNTER_X89_Y7_N1            ; 50      ; Global Clock         ; GCLK7            ; --                        ;
; lab3:u0|VGA_LED:vga_led_0|VGA_LED_Emulator:led_emulator|VGA_CLK                                                                                          ; FF_X48_Y22_N50                        ; 8102    ; Global Clock         ; GCLK2            ; --                        ;
; lab3:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                        ; FF_X47_Y30_N50                        ; 355     ; Global Clock         ; GCLK8            ; --                        ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_fpga_interfaces:fpga_interfaces|h2f_rst_n[0]                                                                         ; HPSINTERFACECLOCKSRESETS_X52_Y78_N111 ; 3       ; Global Clock         ; GCLK15           ; --                        ;
; lab3:u0|lab3_master_0:master_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; FF_X47_Y30_N40                        ; 202     ; Global Clock         ; GCLK4            ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                                                ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; lab3:u0|VGA_LED:vga_led_0|VGA_LED_Emulator:led_emulator|hcount[1]                                                                                                                                                                                                                                                                   ; 725     ;
; lab3:u0|VGA_LED:vga_led_0|VGA_LED_Emulator:led_emulator|hcount[3]                                                                                                                                                                                                                                                                   ; 720     ;
; lab3:u0|VGA_LED:vga_led_0|VGA_LED_Emulator:led_emulator|hcount[2]                                                                                                                                                                                                                                                                   ; 718     ;
; lab3:u0|VGA_LED:vga_led_0|VGA_LED_Emulator:led_emulator|hcount[8]                                                                                                                                                                                                                                                                   ; 715     ;
; lab3:u0|VGA_LED:vga_led_0|VGA_LED_Emulator:led_emulator|hcount[6]                                                                                                                                                                                                                                                                   ; 702     ;
; lab3:u0|VGA_LED:vga_led_0|VGA_LED_Emulator:led_emulator|hcount[5]                                                                                                                                                                                                                                                                   ; 695     ;
; lab3:u0|VGA_LED:vga_led_0|VGA_LED_Emulator:led_emulator|hcount[7]                                                                                                                                                                                                                                                                   ; 663     ;
; lab3:u0|VGA_LED:vga_led_0|VGA_LED_Emulator:led_emulator|hcount[4]                                                                                                                                                                                                                                                                   ; 654     ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|line_buffer~44                                                                                                                                                                                                                                                                ; 640     ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|line_buffer~40                                                                                                                                                                                                                                                                ; 640     ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|line_buffer~36                                                                                                                                                                                                                                                                ; 640     ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|line_buffer~32                                                                                                                                                                                                                                                                ; 640     ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|line_buffer~28                                                                                                                                                                                                                                                                ; 640     ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|line_buffer~24                                                                                                                                                                                                                                                                ; 640     ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|line_buffer~20                                                                                                                                                                                                                                                                ; 640     ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|line_buffer~16                                                                                                                                                                                                                                                                ; 640     ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|line_buffer~12                                                                                                                                                                                                                                                                ; 640     ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|line_buffer~8                                                                                                                                                                                                                                                                 ; 640     ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|line_buffer~4                                                                                                                                                                                                                                                                 ; 640     ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|line_buffer~0                                                                                                                                                                                                                                                                 ; 640     ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk                                                                                                                                                                                                ; 198     ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr_bg[12]~13                                                                                                                                                                                                                                                                ; 192     ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr_bg[11]~12                                                                                                                                                                                                                                                                ; 192     ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr_bg[10]~11                                                                                                                                                                                                                                                                ; 192     ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr_bg[9]~10                                                                                                                                                                                                                                                                 ; 192     ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr_bg[8]~9                                                                                                                                                                                                                                                                  ; 192     ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr_bg[7]~8                                                                                                                                                                                                                                                                  ; 192     ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr_bg[6]~7                                                                                                                                                                                                                                                                  ; 192     ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr_bg[5]~6                                                                                                                                                                                                                                                                  ; 192     ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr_bg[4]~5                                                                                                                                                                                                                                                                  ; 192     ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr_bg[3]~3                                                                                                                                                                                                                                                                  ; 192     ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr_bg[2]~2                                                                                                                                                                                                                                                                  ; 192     ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr_bg[1]~1                                                                                                                                                                                                                                                                  ; 192     ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr_bg[0]~0                                                                                                                                                                                                                                                                  ; 192     ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|hr_seq_clock      ; 110     ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|hr_seq_clock      ; 110     ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|hr_seq_clock      ; 110     ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|hr_seq_clock      ; 110     ;
; lab3:u0|VGA_LED:vga_led_0|VGA_LED_Emulator:led_emulator|hcount[10]                                                                                                                                                                                                                                                                  ; 92      ;
; lab3:u0|VGA_LED:vga_led_0|VGA_LED_Emulator:led_emulator|hcount[9]                                                                                                                                                                                                                                                                   ; 90      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                    ; 83      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                   ; 81      ;
; lab3:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                   ; 81      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                      ; 67      ;
; lab3:u0|Audio_top:audio_emulator_0|audio_effects:ae|addr_sw[12]                                                                                                                                                                                                                                                                     ; 64      ;
; lab3:u0|Audio_top:audio_emulator_0|audio_effects:ae|addr_sw[11]                                                                                                                                                                                                                                                                     ; 64      ;
; lab3:u0|Audio_top:audio_emulator_0|audio_effects:ae|addr_sw[10]                                                                                                                                                                                                                                                                     ; 64      ;
; lab3:u0|Audio_top:audio_emulator_0|audio_effects:ae|addr_sw[9]                                                                                                                                                                                                                                                                      ; 64      ;
; lab3:u0|Audio_top:audio_emulator_0|audio_effects:ae|addr_sw[8]                                                                                                                                                                                                                                                                      ; 64      ;
; lab3:u0|Audio_top:audio_emulator_0|audio_effects:ae|addr_sw[7]                                                                                                                                                                                                                                                                      ; 64      ;
; lab3:u0|Audio_top:audio_emulator_0|audio_effects:ae|addr_sw[6]                                                                                                                                                                                                                                                                      ; 64      ;
; lab3:u0|Audio_top:audio_emulator_0|audio_effects:ae|addr_sw[5]                                                                                                                                                                                                                                                                      ; 64      ;
; lab3:u0|Audio_top:audio_emulator_0|audio_effects:ae|addr_sw[4]                                                                                                                                                                                                                                                                      ; 64      ;
; lab3:u0|Audio_top:audio_emulator_0|audio_effects:ae|addr_sw[3]                                                                                                                                                                                                                                                                      ; 64      ;
; lab3:u0|Audio_top:audio_emulator_0|audio_effects:ae|addr_sw[2]                                                                                                                                                                                                                                                                      ; 64      ;
; lab3:u0|Audio_top:audio_emulator_0|audio_effects:ae|addr_sw[1]                                                                                                                                                                                                                                                                      ; 64      ;
; lab3:u0|Audio_top:audio_emulator_0|audio_effects:ae|addr_sw[0]                                                                                                                                                                                                                                                                      ; 64      ;
; lab3:u0|Audio_top:audio_emulator_0|audio_effects:ae|addr_city[12]                                                                                                                                                                                                                                                                   ; 64      ;
; lab3:u0|Audio_top:audio_emulator_0|audio_effects:ae|addr_city[11]                                                                                                                                                                                                                                                                   ; 64      ;
; lab3:u0|Audio_top:audio_emulator_0|audio_effects:ae|addr_city[10]                                                                                                                                                                                                                                                                   ; 64      ;
; lab3:u0|Audio_top:audio_emulator_0|audio_effects:ae|addr_city[9]                                                                                                                                                                                                                                                                    ; 64      ;
; lab3:u0|Audio_top:audio_emulator_0|audio_effects:ae|addr_city[8]                                                                                                                                                                                                                                                                    ; 64      ;
; lab3:u0|Audio_top:audio_emulator_0|audio_effects:ae|addr_city[7]                                                                                                                                                                                                                                                                    ; 64      ;
; lab3:u0|Audio_top:audio_emulator_0|audio_effects:ae|addr_city[6]                                                                                                                                                                                                                                                                    ; 64      ;
; lab3:u0|Audio_top:audio_emulator_0|audio_effects:ae|addr_city[5]                                                                                                                                                                                                                                                                    ; 64      ;
; lab3:u0|Audio_top:audio_emulator_0|audio_effects:ae|addr_city[3]                                                                                                                                                                                                                                                                    ; 64      ;
; lab3:u0|Audio_top:audio_emulator_0|audio_effects:ae|addr_city[2]                                                                                                                                                                                                                                                                    ; 64      ;
; lab3:u0|Audio_top:audio_emulator_0|audio_effects:ae|addr_city[1]                                                                                                                                                                                                                                                                    ; 64      ;
; lab3:u0|Audio_top:audio_emulator_0|audio_effects:ae|addr_city[0]                                                                                                                                                                                                                                                                    ; 64      ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|lab3_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|saved_grant[0]                                                                                                                                                                                                                    ; 61      ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|lab3_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|saved_grant[1]                                                                                                                                                                                                                    ; 58      ;
; KEY[0]~input                                                                                                                                                                                                                                                                                                                        ; 55      ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|sop_enable                                                                                                                                                                                                               ; 53      ;
; lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|Equal2~2                                                                                                                                                                                                                                                                          ; 52      ;
; lab3:u0|VGA_LED:vga_led_0|bg4_new:prom_bg4|altsyncram:altsyncram_component|altsyncram_qkh1:auto_generated|decode_11a:rden_decode|w_anode220w[2]~2                                                                                                                                                                                   ; 48      ;
; lab3:u0|VGA_LED:vga_led_0|bg4_new:prom_bg4|altsyncram:altsyncram_component|altsyncram_qkh1:auto_generated|decode_11a:rden_decode|w_anode220w[2]~1                                                                                                                                                                                   ; 48      ;
; lab3:u0|VGA_LED:vga_led_0|bg4_new:prom_bg4|altsyncram:altsyncram_component|altsyncram_qkh1:auto_generated|decode_11a:rden_decode|w_anode220w[2]~0                                                                                                                                                                                   ; 48      ;
; lab3:u0|VGA_LED:vga_led_0|bg4_new:prom_bg4|altsyncram:altsyncram_component|altsyncram_qkh1:auto_generated|decode_11a:rden_decode|w_anode206w[2]~0                                                                                                                                                                                   ; 48      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr_nun[12]~12                                                                                                                                                                                                                                                               ; 48      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr_nun[11]~11                                                                                                                                                                                                                                                               ; 48      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr_nun[10]~10                                                                                                                                                                                                                                                               ; 48      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr_nun[9]~9                                                                                                                                                                                                                                                                 ; 48      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr_nun[8]~8                                                                                                                                                                                                                                                                 ; 48      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr_nun[7]~7                                                                                                                                                                                                                                                                 ; 48      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr_nun[6]~6                                                                                                                                                                                                                                                                 ; 48      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr_nun[5]~5                                                                                                                                                                                                                                                                 ; 48      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr_nun[4]~4                                                                                                                                                                                                                                                                 ; 48      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr_nun[3]~3                                                                                                                                                                                                                                                                 ; 48      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr_nun[2]~2                                                                                                                                                                                                                                                                 ; 48      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr_nun[1]~1                                                                                                                                                                                                                                                                 ; 48      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr_nun[0]~0                                                                                                                                                                                                                                                                 ; 48      ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                              ; 44      ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_std_synchronizer:synchronizer|dreg[1]                                                                                                                                      ; 42      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~64                                                                                                                                                                                                                                                                   ; 40      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~62                                                                                                                                                                                                                                                                   ; 40      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~58                                                                                                                                                                                                                                                                   ; 40      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~56                                                                                                                                                                                                                                                                   ; 40      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~52                                                                                                                                                                                                                                                                   ; 40      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~50                                                                                                                                                                                                                                                                   ; 40      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~46                                                                                                                                                                                                                                                                   ; 40      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~44                                                                                                                                                                                                                                                                   ; 40      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~22                                                                                                                                                                                                                                                                   ; 40      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~20                                                                                                                                                                                                                                                                   ; 40      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~16                                                                                                                                                                                                                                                                   ; 40      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~14                                                                                                                                                                                                                                                                   ; 40      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~10                                                                                                                                                                                                                                                                   ; 40      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~8                                                                                                                                                                                                                                                                    ; 40      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~3                                                                                                                                                                                                                                                                    ; 40      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~0                                                                                                                                                                                                                                                                    ; 40      ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:vga_led_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                            ; 39      ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:vga_led_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                        ; 39      ;
; lab3:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                               ; 39      ;
; lab3:u0|Audio_top:audio_emulator_0|audio_effects:ae|addr_city[4]~DUPLICATE                                                                                                                                                                                                                                                          ; 38      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr_s[11]~15                                                                                                                                                                                                                                                                 ; 36      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr_s[10]~14                                                                                                                                                                                                                                                                 ; 36      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr_s[9]~13                                                                                                                                                                                                                                                                  ; 36      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr_s[8]~12                                                                                                                                                                                                                                                                  ; 36      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr_s[7]~11                                                                                                                                                                                                                                                                  ; 36      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr_s[6]~10                                                                                                                                                                                                                                                                  ; 36      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr_s[5]~9                                                                                                                                                                                                                                                                   ; 36      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr_s[4]~8                                                                                                                                                                                                                                                                   ; 36      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr_s[3]~7                                                                                                                                                                                                                                                                   ; 36      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr_s[2]~6                                                                                                                                                                                                                                                                   ; 36      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr_s[1]~5                                                                                                                                                                                                                                                                   ; 36      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr_s[0]~4                                                                                                                                                                                                                                                                   ; 36      ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:audio_emulator_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                               ; 36      ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|lab3_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|src_data[89]                                                                                                                                                                                                                      ; 36      ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dq_shifted_clock  ; 35      ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dq_shifted_clock  ; 35      ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dq_shifted_clock  ; 35      ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dq_shifted_clock  ; 35      ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                               ; 35      ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|lab3_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[0]                                                                                                                                                                                                                ; 35      ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_WRITE_DATA                                                                                                                                                                                                                 ; 34      ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|new_burst_reg                                                                                                                                                   ; 34      ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_AWBURST[0]                                                                                                                                                                                                                                               ; 34      ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                ; 33      ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                ; 33      ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|current_byte[1]                                                                                                                                                                                                                      ; 33      ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|lab3_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|saved_grant[2]                                                                                                                                                                                                                    ; 33      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                    ; 30      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|M_bg[0]~5                                                                                                                                                                                                                                                                     ; 30      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|M_bg[0]~4                                                                                                                                                                                                                                                                     ; 30      ;
; lab3:u0|VGA_LED:vga_led_0|bg4_new:prom_bg4|altsyncram:altsyncram_component|altsyncram_qkh1:auto_generated|address_reg_a[1]                                                                                                                                                                                                          ; 30      ;
; lab3:u0|VGA_LED:vga_led_0|bg4_new:prom_bg4|altsyncram:altsyncram_component|altsyncram_qkh1:auto_generated|address_reg_a[0]                                                                                                                                                                                                          ; 30      ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.READ_SEND_WAIT                                                                                                                                                                                                                 ; 30      ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|always6~0                                                                                                                                                                                                                ; 30      ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|current_byte[0]                                                                                                                                                                                                                      ; 29      ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:audio_emulator_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                 ; 29      ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                          ; 27      ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|lab3_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|src_payload~0                                                                                                                                                                                                                     ; 27      ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_AWSIZE[2]                                                                                                                                                                                                                                                ; 27      ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[0]~1                                                                                                    ; 26      ;
; lab3:u0|Audio_top:audio_emulator_0|audio_effects:ae|addr_city[4]                                                                                                                                                                                                                                                                    ; 26      ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                           ; 26      ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:audio_emulator_0_avalon_slave_0_translator|av_readdata_pre[0]                                                                                                                                                                                       ; 26      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|M_temp[0]~0                                                                                                                                                                                                                                                                   ; 25      ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter_002|use_reg                                                                                                                                                                                                                              ; 25      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                        ; 24      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr_t[11]~11                                                                                                                                                                                                                                                                 ; 24      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr_t[10]~10                                                                                                                                                                                                                                                                 ; 24      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr_t[9]~9                                                                                                                                                                                                                                                                   ; 24      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr_t[8]~8                                                                                                                                                                                                                                                                   ; 24      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr_t[7]~7                                                                                                                                                                                                                                                                   ; 24      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr_t[6]~6                                                                                                                                                                                                                                                                   ; 24      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr_t[5]~5                                                                                                                                                                                                                                                                   ; 24      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr_t[4]~4                                                                                                                                                                                                                                                                   ; 24      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr_t[3]~3                                                                                                                                                                                                                                                                   ; 24      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr_t[2]~2                                                                                                                                                                                                                                                                   ; 24      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr_t[1]~1                                                                                                                                                                                                                                                                   ; 24      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr_t[0]~0                                                                                                                                                                                                                                                                   ; 24      ;
; lab3:u0|Audio_top:audio_emulator_0|i2c_av_config:av_config|i2c_start                                                                                                                                                                                                                                                                ; 24      ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_AWSIZE[1]                                                                                                                                                                                                                                                ; 24      ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|always2~0                                                                                                                                    ; 23      ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.WRITE_WAIT                                                                                                                                                                                                                     ; 23      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|stage2~1                                                                                                                                                                                                                                                                      ; 23      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|buf_cnt                                                                                                                                                                                                                                                                       ; 23      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|add_sub_8_result_int[9]~1                                                                                                                                                     ; 23      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|lpm_divide:Mod1|lpm_divide_m3m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_ove:divider|add_sub_7_result_int[8]~1                                                                                                                                                     ; 23      ;
; lab3:u0|VGA_LED:vga_led_0|VGA_LED_Emulator:led_emulator|vcount[2]                                                                                                                                                                                                                                                                   ; 23      ;
; lab3:u0|VGA_LED:vga_led_0|VGA_LED_Emulator:led_emulator|vcount[4]                                                                                                                                                                                                                                                                   ; 23      ;
; memory_mem_dm[2]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL15                                                                                                                                                                                                                                                                       ; 22      ;
; memory_mem_dm[2]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL14                                                                                                                                                                                                                                                                       ; 22      ;
; memory_mem_dm[2]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL13                                                                                                                                                                                                                                                                       ; 22      ;
; memory_mem_dm[2]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL12                                                                                                                                                                                                                                                                       ; 22      ;
; memory_mem_dm[2]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL11                                                                                                                                                                                                                                                                       ; 22      ;
; memory_mem_dm[2]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL10                                                                                                                                                                                                                                                                       ; 22      ;
; memory_mem_dm[2]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL9                                                                                                                                                                                                                                                                        ; 22      ;
; memory_mem_dm[2]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL8                                                                                                                                                                                                                                                                        ; 22      ;
; memory_mem_dm[2]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL7                                                                                                                                                                                                                                                                        ; 22      ;
; memory_mem_dm[2]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL6                                                                                                                                                                                                                                                                        ; 22      ;
; memory_mem_dm[2]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL5                                                                                                                                                                                                                                                                        ; 22      ;
; memory_mem_dm[2]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL4                                                                                                                                                                                                                                                                        ; 22      ;
; memory_mem_dm[2]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL3                                                                                                                                                                                                                                                                        ; 22      ;
; memory_mem_dm[2]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL2                                                                                                                                                                                                                                                                        ; 22      ;
; memory_mem_dm[2]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL1                                                                                                                                                                                                                                                                        ; 22      ;
; memory_mem_dm[2]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL0                                                                                                                                                                                                                                                                        ; 22      ;
; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL15                                                                                                                                                                                                                                                                         ; 22      ;
; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL14                                                                                                                                                                                                                                                                         ; 22      ;
; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL13                                                                                                                                                                                                                                                                         ; 22      ;
; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL12                                                                                                                                                                                                                                                                         ; 22      ;
; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL11                                                                                                                                                                                                                                                                         ; 22      ;
; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL10                                                                                                                                                                                                                                                                         ; 22      ;
; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL9                                                                                                                                                                                                                                                                          ; 22      ;
; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL8                                                                                                                                                                                                                                                                          ; 22      ;
; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL7                                                                                                                                                                                                                                                                          ; 22      ;
; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL6                                                                                                                                                                                                                                                                          ; 22      ;
; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL5                                                                                                                                                                                                                                                                          ; 22      ;
; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL4                                                                                                                                                                                                                                                                          ; 22      ;
; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL3                                                                                                                                                                                                                                                                          ; 22      ;
; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL2                                                                                                                                                                                                                                                                          ; 22      ;
; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL1                                                                                                                                                                                                                                                                          ; 22      ;
; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                          ; 22      ;
; memory_mem_dm[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL15                                                                                                                                                                                                                                                                       ; 22      ;
; memory_mem_dm[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL14                                                                                                                                                                                                                                                                       ; 22      ;
; memory_mem_dm[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL13                                                                                                                                                                                                                                                                       ; 22      ;
; memory_mem_dm[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL12                                                                                                                                                                                                                                                                       ; 22      ;
; memory_mem_dm[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL11                                                                                                                                                                                                                                                                       ; 22      ;
; memory_mem_dm[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL10                                                                                                                                                                                                                                                                       ; 22      ;
; memory_mem_dm[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL9                                                                                                                                                                                                                                                                        ; 22      ;
; memory_mem_dm[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL8                                                                                                                                                                                                                                                                        ; 22      ;
; memory_mem_dm[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL7                                                                                                                                                                                                                                                                        ; 22      ;
; memory_mem_dm[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL6                                                                                                                                                                                                                                                                        ; 22      ;
; memory_mem_dm[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL5                                                                                                                                                                                                                                                                        ; 22      ;
; memory_mem_dm[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL4                                                                                                                                                                                                                                                                        ; 22      ;
; memory_mem_dm[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL3                                                                                                                                                                                                                                                                        ; 22      ;
; memory_mem_dm[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL2                                                                                                                                                                                                                                                                        ; 22      ;
; memory_mem_dm[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL1                                                                                                                                                                                                                                                                        ; 22      ;
; memory_mem_dm[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL0                                                                                                                                                                                                                                                                        ; 22      ;
; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL15                                                                                                                                                                                                                                                                         ; 22      ;
; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL14                                                                                                                                                                                                                                                                         ; 22      ;
; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL13                                                                                                                                                                                                                                                                         ; 22      ;
; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL12                                                                                                                                                                                                                                                                         ; 22      ;
; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL11                                                                                                                                                                                                                                                                         ; 22      ;
; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL10                                                                                                                                                                                                                                                                         ; 22      ;
; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL9                                                                                                                                                                                                                                                                          ; 22      ;
; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL8                                                                                                                                                                                                                                                                          ; 22      ;
; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL7                                                                                                                                                                                                                                                                          ; 22      ;
; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL6                                                                                                                                                                                                                                                                          ; 22      ;
; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL5                                                                                                                                                                                                                                                                          ; 22      ;
; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL4                                                                                                                                                                                                                                                                          ; 22      ;
; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL3                                                                                                                                                                                                                                                                          ; 22      ;
; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL2                                                                                                                                                                                                                                                                          ; 22      ;
; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL1                                                                                                                                                                                                                                                                          ; 22      ;
; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                          ; 22      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|skyline~3                                                                                                                                                                                                                                                                     ; 22      ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|lab3_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|src_payload~2                                                                                                                                                                                                                     ; 22      ;
; lab3:u0|VGA_LED:vga_led_0|VGA_LED_Emulator:led_emulator|vcount[1]                                                                                                                                                                                                                                                                   ; 22      ;
; lab3:u0|VGA_LED:vga_led_0|VGA_LED_Emulator:led_emulator|vcount[3]                                                                                                                                                                                                                                                                   ; 22      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|M_nl[0]~0                                                                                                                                                                                                                                                                     ; 21      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|nun_fl~3                                                                                                                                                                                                                                                                      ; 21      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|M_s[0]~0                                                                                                                                                                                                                                                                      ; 21      ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:vga_led_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~3                                                                                                                      ; 21      ;
; lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|lrck_divider[7]                                                                                                                                                                                                                                                                   ; 21      ;
; lab3:u0|VGA_LED:vga_led_0|VGA_LED_Emulator:led_emulator|vcount[7]                                                                                                                                                                                                                                                                   ; 21      ;
; lab3:u0|VGA_LED:vga_led_0|VGA_LED_Emulator:led_emulator|vcount[8]                                                                                                                                                                                                                                                                   ; 21      ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_state.ST_WRITE_DATA                                                                                                                    ; 20      ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:master_0_master_translator_avalon_universal_master_0_agent|av_waitrequest                                                                                                                                                                               ; 20      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|nin2_fl~1                                                                                                                                                                                                                                                                     ; 20      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|nin1_fl~0                                                                                                                                                                                                                                                                     ; 20      ;
; lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|Equal2~0                                                                                                                                                                                                                                                                          ; 20      ;
; lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|lrck_divider[0]                                                                                                                                                                                                                                                                   ; 20      ;
; lab3:u0|VGA_LED:vga_led_0|VGA_LED_Emulator:led_emulator|vcount[9]                                                                                                                                                                                                                                                                   ; 20      ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|command[4]                                                                                                                                                                                                                           ; 19      ;
; lab3:u0|Audio_top:audio_emulator_0|audio_effects:ae|always1~2                                                                                                                                                                                                                                                                       ; 19      ;
; lab3:u0|Audio_top:audio_emulator_0|audio_effects:ae|always1~1                                                                                                                                                                                                                                                                       ; 19      ;
; lab3:u0|Audio_top:audio_emulator_0|audio_effects:ae|always1~0                                                                                                                                                                                                                                                                       ; 19      ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[5]~3                                                                                                                ; 19      ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|full0                                                                                     ; 19      ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b|in_ready~0                                                                                                                                                                                                                                                     ; 19      ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_state.ST_HEADER                                                                                                                         ; 19      ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_state.ST_READ_DATA                                                                                                                      ; 19      ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|lab3_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[2]                                                                                                                                                                                                                ; 19      ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:vga_led_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|write~0                                                                                                                                                                          ; 19      ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[2]                                                                                                                                         ; 19      ;
; lab3:u0|VGA_LED:vga_led_0|VGA_LED_Emulator:led_emulator|vcount[5]                                                                                                                                                                                                                                                                   ; 19      ;
; lab3:u0|VGA_LED:vga_led_0|VGA_LED_Emulator:led_emulator|vcount[6]                                                                                                                                                                                                                                                                   ; 19      ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.READ_SEND_ISSUE~DUPLICATE                                                                                                                                                                                                      ; 18      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr[11]~11                                                                                                                                                                                                                                                                   ; 18      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr[10]~10                                                                                                                                                                                                                                                                   ; 18      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr[9]~9                                                                                                                                                                                                                                                                     ; 18      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr[8]~8                                                                                                                                                                                                                                                                     ; 18      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr[7]~7                                                                                                                                                                                                                                                                     ; 18      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr[6]~6                                                                                                                                                                                                                                                                     ; 18      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr[5]~5                                                                                                                                                                                                                                                                     ; 18      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr[4]~4                                                                                                                                                                                                                                                                     ; 18      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr[3]~3                                                                                                                                                                                                                                                                     ; 18      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr[2]~2                                                                                                                                                                                                                                                                     ; 18      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr[1]~1                                                                                                                                                                                                                                                                     ; 18      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|addr[0]~0                                                                                                                                                                                                                                                                     ; 18      ;
; lab3:u0|Audio_top:audio_emulator_0|audio_effects:ae|index_sw[1]~0                                                                                                                                                                                                                                                                   ; 18      ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|always1~0                                                                                                                                                                                                                            ; 18      ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_ADDR4                                                                                                                                                                                                                      ; 18      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|stage1~1                                                                                                                                                                                                                                                                      ; 18      ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|lab3_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux|src1_valid                                                                                                                                                                                                                    ; 18      ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|lab3_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_001|src1_valid~0                                                                                                                                                                                                              ; 18      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|lpm_divide:Mod1|lpm_divide_m3m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_ove:divider|op_10~1                                                                                                                                                                       ; 18      ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[1]                                                                                                                                         ; 18      ;
; lab3:u0|VGA_LED:vga_led_0|VGA_LED_Emulator:led_emulator|vcount[0]                                                                                                                                                                                                                                                                   ; 18      ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_AWSIZE[0]                                                                                                                                                                                                                                                ; 18      ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_AWBURST[1]                                                                                                                                                                                                                                               ; 18      ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqsbusout         ; 17      ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqsbusout         ; 17      ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqsbusout         ; 17      ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqsbusout         ; 17      ;
; lab3:u0|Audio_top:audio_emulator_0|audio_effects:ae|Equal4~3                                                                                                                                                                                                                                                                        ; 17      ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_bytes_to_packets:b2p|received_channel                                                                                                                                                                                                                                               ; 17      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|temp[1]~2                                                                                                                                                                                                                                                                     ; 17      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Equal28~0                                                                                                                                                                                                                                                                     ; 17      ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|lab3_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux|src0_valid~1                                                                                                                                                                                                                  ; 17      ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|lab3_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_001|src0_valid~0                                                                                                                                                                                                              ; 17      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider|op_11~1                                                                                                                                                                       ; 17      ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[2]                                                                                                                                                                                                                                                            ; 17      ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[3]                                                                                                                                         ; 17      ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[4]                                                                                                                                         ; 17      ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.RETURN_PACKET~DUPLICATE                                                                                                                                                                                                        ; 16      ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[11]~4                                                                                                   ; 16      ;
; lab3:u0|Audio_top:audio_emulator_0|sword:s0|altsyncram:altsyncram_component|altsyncram_ofh1:auto_generated|decode_11a:rden_decode|w_anode229w[2]~2                                                                                                                                                                                  ; 16      ;
; lab3:u0|Audio_top:audio_emulator_0|sword:s0|altsyncram:altsyncram_component|altsyncram_ofh1:auto_generated|decode_11a:rden_decode|w_anode206w[2]                                                                                                                                                                                    ; 16      ;
; lab3:u0|Audio_top:audio_emulator_0|sword:s0|altsyncram:altsyncram_component|altsyncram_ofh1:auto_generated|decode_11a:rden_decode|w_anode229w[2]~1                                                                                                                                                                                  ; 16      ;
; lab3:u0|Audio_top:audio_emulator_0|sword:s0|altsyncram:altsyncram_component|altsyncram_ofh1:auto_generated|decode_11a:rden_decode|w_anode229w[2]~0                                                                                                                                                                                  ; 16      ;
; lab3:u0|Audio_top:audio_emulator_0|audio_effects:ae|count[15]~0                                                                                                                                                                                                                                                                     ; 16      ;
; lab3:u0|Audio_top:audio_emulator_0|audio_effects:ae|Equal1~3                                                                                                                                                                                                                                                                        ; 16      ;
; lab3:u0|Audio_top:audio_emulator_0|city:c0|altsyncram:altsyncram_component|altsyncram_kah1:auto_generated|decode_11a:rden_decode|w_anode229w[2]~2                                                                                                                                                                                   ; 16      ;
; lab3:u0|Audio_top:audio_emulator_0|city:c0|altsyncram:altsyncram_component|altsyncram_kah1:auto_generated|decode_11a:rden_decode|w_anode229w[2]~1                                                                                                                                                                                   ; 16      ;
; lab3:u0|Audio_top:audio_emulator_0|city:c0|altsyncram:altsyncram_component|altsyncram_kah1:auto_generated|decode_11a:rden_decode|w_anode229w[2]~0                                                                                                                                                                                   ; 16      ;
; lab3:u0|Audio_top:audio_emulator_0|city:c0|altsyncram:altsyncram_component|altsyncram_kah1:auto_generated|decode_11a:rden_decode|w_anode206w[2]                                                                                                                                                                                     ; 16      ;
; lab3:u0|VGA_LED:vga_led_0|always0~0                                                                                                                                                                                                                                                                                                 ; 16      ;
; lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|shift_temp[12]~0                                                                                                                                                                                                                                                                  ; 16      ;
; lab3:u0|Audio_top:audio_emulator_0|audio_effects:ae|dat[6]~4                                                                                                                                                                                                                                                                        ; 16      ;
; lab3:u0|Audio_top:audio_emulator_0|sword:s0|altsyncram:altsyncram_component|altsyncram_ofh1:auto_generated|address_reg_a[0]                                                                                                                                                                                                         ; 16      ;
; lab3:u0|Audio_top:audio_emulator_0|sword:s0|altsyncram:altsyncram_component|altsyncram_ofh1:auto_generated|address_reg_a[1]                                                                                                                                                                                                         ; 16      ;
; lab3:u0|Audio_top:audio_emulator_0|city:c0|altsyncram:altsyncram_component|altsyncram_kah1:auto_generated|address_reg_a[1]                                                                                                                                                                                                          ; 16      ;
; lab3:u0|Audio_top:audio_emulator_0|city:c0|altsyncram:altsyncram_component|altsyncram_kah1:auto_generated|address_reg_a[0]                                                                                                                                                                                                          ; 16      ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_bytes_to_packets:b2p|out_channel[7]~0                                                                                                                                                                                                                                               ; 16      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|temp[0]~1                                                                                                                                                                                                                                                                     ; 16      ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|Equal14~0                                                                                                                                    ; 16      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~578                                                                                                                                                                                                                                                                  ; 16      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~576                                                                                                                                                                                                                                                                  ; 16      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~574                                                                                                                                                                                                                                                                  ; 16      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~572                                                                                                                                                                                                                                                                  ; 16      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~566                                                                                                                                                                                                                                                                  ; 16      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~564                                                                                                                                                                                                                                                                  ; 16      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~562                                                                                                                                                                                                                                                                  ; 16      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~560                                                                                                                                                                                                                                                                  ; 16      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~505                                                                                                                                                                                                                                                                  ; 16      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~502                                                                                                                                                                                                                                                                  ; 16      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~495                                                                                                                                                                                                                                                                  ; 16      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~492                                                                                                                                                                                                                                                                  ; 16      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~437                                                                                                                                                                                                                                                                  ; 16      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~434                                                                                                                                                                                                                                                                  ; 16      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~427                                                                                                                                                                                                                                                                  ; 16      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~424                                                                                                                                                                                                                                                                  ; 16      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~369                                                                                                                                                                                                                                                                  ; 16      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~366                                                                                                                                                                                                                                                                  ; 16      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~359                                                                                                                                                                                                                                                                  ; 16      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~356                                                                                                                                                                                                                                                                  ; 16      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~301                                                                                                                                                                                                                                                                  ; 16      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~298                                                                                                                                                                                                                                                                  ; 16      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~291                                                                                                                                                                                                                                                                  ; 16      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~288                                                                                                                                                                                                                                                                  ; 16      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~229                                                                                                                                                                                                                                                                  ; 16      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~226                                                                                                                                                                                                                                                                  ; 16      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~223                                                                                                                                                                                                                                                                  ; 16      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~220                                                                                                                                                                                                                                                                  ; 16      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~173                                                                                                                                                                                                                                                                  ; 16      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~170                                                                                                                                                                                                                                                                  ; 16      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~155                                                                                                                                                                                                                                                                  ; 16      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~152                                                                                                                                                                                                                                                                  ; 16      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~93                                                                                                                                                                                                                                                                   ; 16      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~90                                                                                                                                                                                                                                                                   ; 16      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~87                                                                                                                                                                                                                                                                   ; 16      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~84                                                                                                                                                                                                                                                                   ; 16      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~29                                                                                                                                                                                                                                                                   ; 16      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~26                                                                                                                                                                                                                                                                   ; 16      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~5                                                                                                                                                                                                                                                                    ; 16      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~1                                                                                                                                                                                                                                                                    ; 16      ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_jtag_sld_node:node|sld_virtual_jtag_basic:sld_virtual_jtag_component|virtual_state_sdr~0                                              ; 16      ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[1]                                                                                                                                                                                                                                                            ; 16      ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_valid_reg~DUPLICATE                                                                                                                                         ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                    ; 15      ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqs_shifted_clock ; 15      ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqs_shifted_clock ; 15      ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqs_shifted_clock ; 15      ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqs_shifted_clock ; 15      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|cnt[2]                                                                                                                                                                                                                                                                        ; 15      ;
; lab3:u0|Audio_top:audio_emulator_0|i2c_av_config:av_config|lut_index[0]                                                                                                                                                                                                                                                             ; 15      ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_length[0]~0                                                                                                                       ; 15      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|book2~2                                                                                                                                                                                                                                                                       ; 15      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|book3~2                                                                                                                                                                                                                                                                       ; 15      ;
; lab3:u0|Audio_top:audio_emulator_0|i2c_av_config:av_config|i2c_controller:control|stage[0]                                                                                                                                                                                                                                          ; 15      ;
; lab3:u0|Audio_top:audio_emulator_0|audio_codec:ac|shift_out[10]~1                                                                                                                                                                                                                                                                   ; 15      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|lpm_divide:Mod1|lpm_divide_m3m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_ove:divider|op_11~1                                                                                                                                                                       ; 15      ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[0]                                                                                                                                                                                                                                                            ; 15      ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[0]                                                                                                                        ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                                               ; 14      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                                                        ; 14      ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                               ; 14      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|cnt[3]                                                                                                                                                                                                                                                                        ; 14      ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|out_data~0                                                                                                                                                                                                                           ; 14      ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter_002|int_output_sel[0]~2                                                                                                                                                                                                                  ; 14      ;
; lab3:u0|Audio_top:audio_emulator_0|i2c_av_config:av_config|i2c_controller:control|stage[1]                                                                                                                                                                                                                                          ; 14      ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|Equal17~0                                                                                                                                    ; 14      ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|Equal2~0                                                                                                                                     ; 14      ;
; lab3:u0|Audio_top:audio_emulator_0|i2c_av_config:av_config|lut_index[3]                                                                                                                                                                                                                                                             ; 14      ;
; lab3:u0|Audio_top:audio_emulator_0|i2c_av_config:av_config|lut_index[2]                                                                                                                                                                                                                                                             ; 14      ;
; lab3:u0|Audio_top:audio_emulator_0|i2c_av_config:av_config|lut_index[1]                                                                                                                                                                                                                                                             ; 14      ;
; lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_AWLEN[3]                                                                                                                                                                                                                                                 ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                                                  ; 13      ;
; ~GND                                                                                                                                                                                                                                                                                                                                ; 13      ;
; lab3:u0|Audio_top:audio_emulator_0|i2c_av_config:av_config|control_state~16                                                                                                                                                                                                                                                         ; 13      ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_length[0]~0                                                                                                                        ; 13      ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|enable~1                                                                                                                                                                                                                             ; 13      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|ninja~2                                                                                                                                                                                                                                                                       ; 13      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|book1~2                                                                                                                                                                                                                                                                       ; 13      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|book6~2                                                                                                                                                                                                                                                                       ; 13      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|book5~0                                                                                                                                                                                                                                                                       ; 13      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|book4~2                                                                                                                                                                                                                                                                       ; 13      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Equal31~0                                                                                                                                                                                                                                                                     ; 13      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|stage3~1                                                                                                                                                                                                                                                                      ; 13      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|sym_fl~2                                                                                                                                                                                                                                                                      ; 13      ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:vga_led_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|always0~1                                                                                                                               ; 13      ;
; lab3:u0|VGA_LED:vga_led_0|VGA_LED_Emulator:led_emulator|Equal0~2                                                                                                                                                                                                                                                                    ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                   ; 12      ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_in[14]~0                                                                                                                              ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|M_temp[0]~2                                                                                                                                                                                                                                                                   ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|M_temp[0]~1                                                                                                                                                                                                                                                                   ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Mux14~0                                                                                                                                                                                                                                                                       ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Mux15~0                                                                                                                                                                                                                                                                       ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Mux16~0                                                                                                                                                                                                                                                                       ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Mux17~0                                                                                                                                                                                                                                                                       ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Mux18~0                                                                                                                                                                                                                                                                       ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Mux19~0                                                                                                                                                                                                                                                                       ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Mux20~0                                                                                                                                                                                                                                                                       ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Mux21~0                                                                                                                                                                                                                                                                       ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Mux22~4                                                                                                                                                                                                                                                                       ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Mux23~5                                                                                                                                                                                                                                                                       ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|nuny_new2:nun0|altsyncram:altsyncram_component|altsyncram_buh1:auto_generated|decode_11a:rden_decode|w_anode220w[2]~2                                                                                                                                                                                     ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|nuny_new2:nun0|altsyncram:altsyncram_component|altsyncram_buh1:auto_generated|decode_11a:rden_decode|w_anode220w[2]~1                                                                                                                                                                                     ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|nuny_new2:nun0|altsyncram:altsyncram_component|altsyncram_buh1:auto_generated|decode_11a:rden_decode|w_anode220w[2]~0                                                                                                                                                                                     ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|nuny_new2:nun0|altsyncram:altsyncram_component|altsyncram_buh1:auto_generated|decode_11a:rden_decode|w_anode206w[2]~0                                                                                                                                                                                     ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|M_bg[0]~7                                                                                                                                                                                                                                                                     ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|M_s[5]~2                                                                                                                                                                                                                                                                      ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|M_s[5]~1                                                                                                                                                                                                                                                                      ; 12      ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_jtag_sld_node:node|sld_virtual_jtag_basic:sld_virtual_jtag_component|virtual_state_cdr                                                ; 12      ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|Equal5~0                                                                                                                                                                                                                 ; 12      ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_ADDR3                                                                                                                                                                                                                      ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|buffer2~13                                                                                                                                                                                                                                                                    ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|buffer1~15                                                                                                                                                                                                                                                                    ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|M_buf[10]~7                                                                                                                                                                                                                                                                   ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|M_buf[10]~6                                                                                                                                                                                                                                                                   ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|M_buf[10]~3                                                                                                                                                                                                                                                                   ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|M_buf[10]~2                                                                                                                                                                                                                                                                   ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Mux6~3                                                                                                                                                                                                                                                                        ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Mux6~2                                                                                                                                                                                                                                                                        ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Mux6~1                                                                                                                                                                                                                                                                        ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Mux6~0                                                                                                                                                                                                                                                                        ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|nuny_new2:nun0|altsyncram:altsyncram_component|altsyncram_buh1:auto_generated|address_reg_a[1]                                                                                                                                                                                                            ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|nuny_new2:nun0|altsyncram:altsyncram_component|altsyncram_buh1:auto_generated|address_reg_a[0]                                                                                                                                                                                                            ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|M_b[11]~4                                                                                                                                                                                                                                                                     ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|M_b[11]~3                                                                                                                                                                                                                                                                     ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|M_b[11]~1                                                                                                                                                                                                                                                                     ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|M_b[11]~0                                                                                                                                                                                                                                                                     ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|always4~0                                                                                                                                                                                                                                                                     ; 12      ;
; lab3:u0|Audio_top:audio_emulator_0|i2c_av_config:av_config|i2c_controller:control|stage[3]                                                                                                                                                                                                                                          ; 12      ;
; lab3:u0|lab3_mm_interconnect_0:mm_interconnect_0|lab3_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|WideOr1                                                                                                                                                                                                                           ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~695                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~694                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~693                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~692                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~691                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~690                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~689                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~688                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~687                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~686                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~685                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~684                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~683                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~682                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~681                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~680                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~679                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~678                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~677                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~676                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~675                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~674                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~673                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~672                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~671                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~670                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~669                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~668                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~667                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~666                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~665                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~664                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~663                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~662                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~661                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~660                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~659                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~658                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~657                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~656                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~655                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~654                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~653                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~652                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~651                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~650                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~649                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~648                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~647                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~646                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~645                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~644                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~643                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~642                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~641                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~640                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~639                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~638                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~637                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~636                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~635                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~634                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~633                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~632                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~631                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~630                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~629                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~628                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~627                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~626                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~625                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~624                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~623                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~622                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~621                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~620                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~619                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~618                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~617                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~616                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~615                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~614                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~613                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~612                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~611                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~610                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~609                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~608                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~607                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~606                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~605                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~604                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~603                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~602                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~601                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~600                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~599                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~598                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~597                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~596                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~595                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~594                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~593                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~592                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~591                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~590                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~589                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~588                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~587                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~586                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~585                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~584                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~583                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~582                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~581                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~580                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~579                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~577                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~575                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~573                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~571                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~570                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~569                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~568                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~567                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~565                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~563                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~561                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~559                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~558                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~557                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~556                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~555                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~554                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~553                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~552                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~551                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~550                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~549                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~548                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~547                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~546                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~545                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~544                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~543                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~542                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~541                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~540                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~539                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~538                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~537                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~536                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~535                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~534                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~533                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~532                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~531                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~530                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~529                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~528                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~527                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~526                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~525                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~524                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~523                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~522                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~521                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~520                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~519                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~518                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~517                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~516                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~515                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~514                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~513                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~512                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~511                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~510                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~509                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~508                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~507                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~506                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~504                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~503                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~501                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~500                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~499                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~498                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~497                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~496                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~494                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~493                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~491                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~490                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~489                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~488                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~487                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~486                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~485                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~484                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~483                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~482                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~481                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~480                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~479                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~478                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~477                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~476                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~475                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~474                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~473                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~472                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~471                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~470                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~469                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~468                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~467                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~466                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~465                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~464                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~463                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~462                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~461                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~460                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~459                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~458                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~457                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~456                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~455                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~454                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~453                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~452                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~451                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~450                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~449                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~448                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~447                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~446                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~445                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~444                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~443                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~442                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~441                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~440                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~439                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~438                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~436                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~435                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~433                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~432                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~431                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~430                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~429                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~428                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~426                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~425                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~423                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~422                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~421                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~420                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~419                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~418                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~417                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~416                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~415                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~414                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~413                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~412                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~411                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~410                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~409                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~408                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~407                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~406                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~405                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~404                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~403                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~402                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~401                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~400                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~399                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~398                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~397                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~396                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~395                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~394                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~393                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~392                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~391                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~390                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~389                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~388                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~387                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~386                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~385                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~384                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~383                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~382                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~381                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~380                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~379                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~378                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~377                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~376                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~375                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~374                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~373                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~372                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~371                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~370                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~368                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~367                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~365                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~364                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~363                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~362                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~361                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~360                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~358                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~357                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~355                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~354                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~353                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~352                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~351                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~350                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~349                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~348                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~347                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~346                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~345                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~344                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~343                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~342                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~341                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~340                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~339                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~338                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~337                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~336                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~335                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~334                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~333                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~332                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~331                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~330                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~329                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~328                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~327                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~326                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~325                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~324                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~323                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~322                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~321                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~320                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~319                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~318                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~317                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~316                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~315                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~314                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~313                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~312                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~311                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~310                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~309                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~308                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~307                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~306                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~305                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~304                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~303                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~302                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~300                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~299                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~297                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~296                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~295                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~294                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~293                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~292                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~290                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~289                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~287                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~286                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~285                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~284                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~283                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~282                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~281                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~280                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~279                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~278                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~277                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~276                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~275                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~274                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~273                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~272                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~271                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~270                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~269                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~268                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~267                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~266                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~265                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~264                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~263                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~262                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~261                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~260                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~259                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~258                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~257                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~256                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~255                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~254                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~253                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~252                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~251                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~250                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~249                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~248                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~247                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~246                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~245                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~244                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~243                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~242                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~241                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~240                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~239                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~238                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~237                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~236                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~235                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~234                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~233                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~232                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~231                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~230                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~228                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~227                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~225                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~224                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~222                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~221                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~219                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~218                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~217                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~216                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~215                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~214                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~213                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~212                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~211                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~210                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~209                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~208                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~207                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~206                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~205                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~204                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~203                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~202                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~201                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~200                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~199                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~198                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~197                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~196                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~195                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~194                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~193                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~192                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~191                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~190                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~189                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~188                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~187                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~186                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~185                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~184                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~183                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~182                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~181                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~180                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~179                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~178                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~177                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~176                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~175                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~174                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~172                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~171                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~169                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~168                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~167                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~166                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~165                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~164                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~163                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~162                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~161                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~160                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~159                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~158                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~157                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~156                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~154                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~153                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~151                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~150                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~149                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~148                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~147                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~146                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~145                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~144                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~143                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~142                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~141                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~140                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~139                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~138                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~137                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~136                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~135                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~134                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~133                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~132                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~131                                                                                                                                                                                                                                                                  ; 12      ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|Decoder1~130                                                                                                                                                                                                                                                                  ; 12      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+----------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------------------------------------+
; Name                                                                                                                     ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF                              ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs                               ;
+--------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+----------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------------------------------------+
; lab3:u0|Audio_top:audio_emulator_0|city:c0|altsyncram:altsyncram_component|altsyncram_kah1:auto_generated|ALTSYNCRAM     ; AUTO ; ROM              ; Single Clock ; 32768        ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 524288 ; 32768                       ; 16                          ; --                          ; --                          ; 524288              ; 64          ; 0          ; ./audio_mifs/city.mif            ; M10K_X41_Y70_N0, M10K_X41_Y74_N0, M10K_X14_Y68_N0, M10K_X38_Y69_N0, M10K_X41_Y78_N0, M10K_X14_Y78_N0, M10K_X26_Y74_N0, M10K_X26_Y76_N0, M10K_X49_Y76_N0, M10K_X38_Y71_N0, M10K_X49_Y75_N0, M10K_X41_Y69_N0, M10K_X49_Y73_N0, M10K_X5_Y73_N0, M10K_X26_Y68_N0, M10K_X26_Y79_N0, M10K_X26_Y69_N0, M10K_X5_Y76_N0, M10K_X14_Y70_N0, M10K_X14_Y77_N0, M10K_X38_Y75_N0, M10K_X38_Y73_N0, M10K_X49_Y71_N0, M10K_X14_Y76_N0, M10K_X38_Y70_N0, M10K_X14_Y71_N0, M10K_X26_Y73_N0, M10K_X38_Y68_N0, M10K_X14_Y75_N0, M10K_X41_Y68_N0, M10K_X41_Y71_N0, M10K_X26_Y72_N0, M10K_X49_Y78_N0, M10K_X5_Y74_N0, M10K_X49_Y74_N0, M10K_X41_Y80_N0, M10K_X26_Y78_N0, M10K_X41_Y76_N0, M10K_X49_Y69_N0, M10K_X38_Y79_N0, M10K_X41_Y77_N0, M10K_X38_Y76_N0, M10K_X49_Y68_N0, M10K_X49_Y79_N0, M10K_X41_Y72_N0, M10K_X26_Y71_N0, M10K_X26_Y70_N0, M10K_X38_Y80_N0, M10K_X38_Y77_N0, M10K_X26_Y77_N0, M10K_X49_Y70_N0, M10K_X14_Y69_N0, M10K_X38_Y72_N0, M10K_X14_Y73_N0, M10K_X41_Y75_N0, M10K_X41_Y79_N0, M10K_X14_Y74_N0, M10K_X49_Y72_N0, M10K_X41_Y73_N0, M10K_X14_Y72_N0, M10K_X38_Y78_N0, M10K_X26_Y75_N0, M10K_X38_Y74_N0, M10K_X26_Y80_N0 ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; lab3:u0|Audio_top:audio_emulator_0|sword:s0|altsyncram:altsyncram_component|altsyncram_ofh1:auto_generated|ALTSYNCRAM    ; AUTO ; ROM              ; Single Clock ; 32768        ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 524288 ; 32768                       ; 16                          ; --                          ; --                          ; 524288              ; 64          ; 0          ; ../audio_mifs/sword.mif          ; M10K_X26_Y43_N0, M10K_X5_Y47_N0, M10K_X26_Y39_N0, M10K_X26_Y47_N0, M10K_X38_Y43_N0, M10K_X5_Y46_N0, M10K_X41_Y38_N0, M10K_X38_Y48_N0, M10K_X41_Y40_N0, M10K_X41_Y47_N0, M10K_X14_Y42_N0, M10K_X41_Y43_N0, M10K_X5_Y41_N0, M10K_X41_Y41_N0, M10K_X49_Y40_N0, M10K_X49_Y42_N0, M10K_X38_Y41_N0, M10K_X14_Y40_N0, M10K_X49_Y38_N0, M10K_X41_Y42_N0, M10K_X38_Y40_N0, M10K_X49_Y47_N0, M10K_X49_Y39_N0, M10K_X5_Y43_N0, M10K_X38_Y45_N0, M10K_X26_Y45_N0, M10K_X38_Y38_N0, M10K_X14_Y48_N0, M10K_X26_Y41_N0, M10K_X38_Y47_N0, M10K_X41_Y44_N0, M10K_X49_Y45_N0, M10K_X5_Y40_N0, M10K_X14_Y47_N0, M10K_X41_Y39_N0, M10K_X14_Y43_N0, M10K_X49_Y43_N0, M10K_X41_Y45_N0, M10K_X26_Y38_N0, M10K_X14_Y46_N0, M10K_X49_Y44_N0, M10K_X26_Y42_N0, M10K_X14_Y39_N0, M10K_X26_Y44_N0, M10K_X14_Y45_N0, M10K_X49_Y41_N0, M10K_X5_Y38_N0, M10K_X49_Y46_N0, M10K_X38_Y44_N0, M10K_X38_Y46_N0, M10K_X14_Y44_N0, M10K_X5_Y48_N0, M10K_X41_Y46_N0, M10K_X14_Y41_N0, M10K_X14_Y38_N0, M10K_X26_Y48_N0, M10K_X5_Y45_N0, M10K_X26_Y40_N0, M10K_X5_Y42_N0, M10K_X38_Y42_N0, M10K_X26_Y46_N0, M10K_X5_Y44_N0, M10K_X38_Y39_N0, M10K_X41_Y48_N0        ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|altsyncram:buffer1_rtl_0|altsyncram_2cj1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 640          ; 12           ; 640          ; 12           ; yes                    ; no                      ; yes                    ; no                      ; 7680   ; 640                         ; 12                          ; 640                         ; 12                          ; 7680                ; 2           ; 0          ; None                             ; M10K_X58_Y21_N0, M10K_X58_Y22_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; lab3:u0|VGA_LED:vga_led_0|RGB_controller:controller_1|altsyncram:buffer2_rtl_0|altsyncram_2cj1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 640          ; 12           ; 640          ; 12           ; yes                    ; no                      ; yes                    ; no                      ; 7680   ; 640                         ; 12                          ; 640                         ; 12                          ; 7680                ; 2           ; 0          ; None                             ; M10K_X49_Y21_N0, M10K_X49_Y22_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; lab3:u0|VGA_LED:vga_led_0|bach_new:level1|altsyncram:altsyncram_component|altsyncram_8ai1:auto_generated|ALTSYNCRAM      ; AUTO ; ROM              ; Single Clock ; 4096         ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 49152  ; 4096                        ; 12                          ; --                          ; --                          ; 49152               ; 12          ; 0          ; ../sprites-new/bachelors_new.mif ; M10K_X38_Y11_N0, M10K_X14_Y10_N0, M10K_X26_Y10_N0, M10K_X38_Y10_N0, M10K_X26_Y11_N0, M10K_X38_Y8_N0, M10K_X26_Y8_N0, M10K_X26_Y9_N0, M10K_X26_Y7_N0, M10K_X38_Y9_N0, M10K_X41_Y10_N0, M10K_X14_Y9_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; lab3:u0|VGA_LED:vga_led_0|bg1_new:prom_bg1|altsyncram:altsyncram_component|altsyncram_nkh1:auto_generated|ALTSYNCRAM     ; AUTO ; ROM              ; Single Clock ; 32768        ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 393216 ; 32768                       ; 12                          ; --                          ; --                          ; 393216              ; 48          ; 0          ; ../sprites-new/bg1-new.mif       ; M10K_X14_Y36_N0, M10K_X41_Y17_N0, M10K_X14_Y21_N0, M10K_X49_Y26_N0, M10K_X38_Y35_N0, M10K_X26_Y13_N0, M10K_X14_Y22_N0, M10K_X26_Y26_N0, M10K_X14_Y25_N0, M10K_X58_Y19_N0, M10K_X38_Y17_N0, M10K_X69_Y22_N0, M10K_X14_Y32_N0, M10K_X26_Y12_N0, M10K_X76_Y22_N0, M10K_X14_Y24_N0, M10K_X26_Y30_N0, M10K_X26_Y19_N0, M10K_X26_Y23_N0, M10K_X14_Y30_N0, M10K_X38_Y61_N0, M10K_X38_Y57_N0, M10K_X41_Y57_N0, M10K_X41_Y64_N0, M10K_X41_Y54_N0, M10K_X41_Y53_N0, M10K_X41_Y59_N0, M10K_X49_Y51_N0, M10K_X26_Y16_N0, M10K_X5_Y12_N0, M10K_X14_Y19_N0, M10K_X69_Y35_N0, M10K_X41_Y37_N0, M10K_X5_Y53_N0, M10K_X38_Y60_N0, M10K_X49_Y56_N0, M10K_X49_Y48_N0, M10K_X49_Y64_N0, M10K_X26_Y52_N0, M10K_X26_Y67_N0, M10K_X41_Y58_N0, M10K_X26_Y63_N0, M10K_X41_Y65_N0, M10K_X14_Y58_N0, M10K_X14_Y60_N0, M10K_X26_Y59_N0, M10K_X14_Y59_N0, M10K_X49_Y67_N0                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; lab3:u0|VGA_LED:vga_led_0|bg2_new:prom_bg2|altsyncram:altsyncram_component|altsyncram_okh1:auto_generated|ALTSYNCRAM     ; AUTO ; ROM              ; Single Clock ; 32768        ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 393216 ; 32768                       ; 12                          ; --                          ; --                          ; 393216              ; 48          ; 0          ; ../sprites-new/bg2-new.mif       ; M10K_X41_Y19_N0, M10K_X26_Y33_N0, M10K_X41_Y36_N0, M10K_X26_Y29_N0, M10K_X14_Y12_N0, M10K_X69_Y16_N0, M10K_X76_Y18_N0, M10K_X49_Y36_N0, M10K_X26_Y17_N0, M10K_X14_Y33_N0, M10K_X14_Y29_N0, M10K_X5_Y37_N0, M10K_X38_Y13_N0, M10K_X38_Y49_N0, M10K_X69_Y28_N0, M10K_X5_Y32_N0, M10K_X26_Y24_N0, M10K_X5_Y13_N0, M10K_X14_Y18_N0, M10K_X14_Y31_N0, M10K_X26_Y57_N0, M10K_X38_Y58_N0, M10K_X49_Y57_N0, M10K_X38_Y62_N0, M10K_X38_Y56_N0, M10K_X14_Y62_N0, M10K_X41_Y51_N0, M10K_X14_Y55_N0, M10K_X26_Y34_N0, M10K_X38_Y12_N0, M10K_X14_Y15_N0, M10K_X38_Y34_N0, M10K_X26_Y50_N0, M10K_X14_Y51_N0, M10K_X49_Y52_N0, M10K_X26_Y53_N0, M10K_X38_Y52_N0, M10K_X49_Y49_N0, M10K_X26_Y49_N0, M10K_X5_Y51_N0, M10K_X41_Y61_N0, M10K_X49_Y65_N0, M10K_X38_Y65_N0, M10K_X38_Y67_N0, M10K_X49_Y54_N0, M10K_X38_Y63_N0, M10K_X38_Y53_N0, M10K_X49_Y53_N0                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; lab3:u0|VGA_LED:vga_led_0|bg3_new:prom_bg3|altsyncram:altsyncram_component|altsyncram_pkh1:auto_generated|ALTSYNCRAM     ; AUTO ; ROM              ; Single Clock ; 32768        ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 393216 ; 32768                       ; 12                          ; --                          ; --                          ; 393216              ; 48          ; 0          ; ../sprites-new/bg3-new.mif       ; M10K_X69_Y15_N0, M10K_X5_Y11_N0, M10K_X14_Y34_N0, M10K_X14_Y23_N0, M10K_X26_Y21_N0, M10K_X26_Y32_N0, M10K_X26_Y20_N0, M10K_X41_Y49_N0, M10K_X14_Y14_N0, M10K_X69_Y19_N0, M10K_X76_Y28_N0, M10K_X5_Y39_N0, M10K_X14_Y13_N0, M10K_X69_Y21_N0, M10K_X14_Y17_N0, M10K_X14_Y27_N0, M10K_X26_Y31_N0, M10K_X76_Y20_N0, M10K_X14_Y28_N0, M10K_X26_Y22_N0, M10K_X26_Y60_N0, M10K_X49_Y60_N0, M10K_X38_Y64_N0, M10K_X41_Y60_N0, M10K_X38_Y55_N0, M10K_X26_Y54_N0, M10K_X38_Y37_N0, M10K_X14_Y56_N0, M10K_X26_Y36_N0, M10K_X76_Y30_N0, M10K_X26_Y37_N0, M10K_X14_Y50_N0, M10K_X38_Y51_N0, M10K_X14_Y52_N0, M10K_X14_Y64_N0, M10K_X5_Y54_N0, M10K_X41_Y52_N0, M10K_X14_Y53_N0, M10K_X14_Y49_N0, M10K_X5_Y50_N0, M10K_X26_Y58_N0, M10K_X26_Y62_N0, M10K_X49_Y61_N0, M10K_X26_Y65_N0, M10K_X26_Y55_N0, M10K_X14_Y61_N0, M10K_X38_Y66_N0, M10K_X49_Y59_N0                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; lab3:u0|VGA_LED:vga_led_0|bg4_new:prom_bg4|altsyncram:altsyncram_component|altsyncram_qkh1:auto_generated|ALTSYNCRAM     ; AUTO ; ROM              ; Single Clock ; 32768        ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 393216 ; 32768                       ; 12                          ; --                          ; --                          ; 393216              ; 48          ; 0          ; ../sprites-new/bg4-new.mif       ; M10K_X69_Y14_N0, M10K_X49_Y27_N0, M10K_X14_Y37_N0, M10K_X5_Y36_N0, M10K_X26_Y35_N0, M10K_X5_Y35_N0, M10K_X5_Y14_N0, M10K_X38_Y25_N0, M10K_X26_Y25_N0, M10K_X76_Y21_N0, M10K_X26_Y14_N0, M10K_X5_Y33_N0, M10K_X49_Y24_N0, M10K_X49_Y28_N0, M10K_X38_Y36_N0, M10K_X14_Y26_N0, M10K_X69_Y20_N0, M10K_X26_Y18_N0, M10K_X5_Y34_N0, M10K_X14_Y35_N0, M10K_X41_Y62_N0, M10K_X49_Y58_N0, M10K_X49_Y66_N0, M10K_X41_Y66_N0, M10K_X38_Y59_N0, M10K_X41_Y63_N0, M10K_X49_Y55_N0, M10K_X5_Y55_N0, M10K_X14_Y20_N0, M10K_X26_Y15_N0, M10K_X38_Y15_N0, M10K_X49_Y23_N0, M10K_X41_Y56_N0, M10K_X5_Y52_N0, M10K_X14_Y63_N0, M10K_X26_Y56_N0, M10K_X41_Y50_N0, M10K_X49_Y50_N0, M10K_X38_Y50_N0, M10K_X41_Y67_N0, M10K_X26_Y61_N0, M10K_X26_Y64_N0, M10K_X49_Y62_N0, M10K_X26_Y66_N0, M10K_X41_Y55_N0, M10K_X26_Y51_N0, M10K_X38_Y54_N0, M10K_X49_Y63_N0                                                                                                                                                                                                                                                                                     ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; lab3:u0|VGA_LED:vga_led_0|bomb:book4|altsyncram:altsyncram_component|altsyncram_cch1:auto_generated|ALTSYNCRAM           ; AUTO ; ROM              ; Single Clock ; 4096         ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 49152  ; 4096                        ; 12                          ; --                          ; --                          ; 49152               ; 6           ; 0          ; ../sprites-new/bomb.mif          ; M10K_X41_Y35_N0, M10K_X49_Y33_N0, M10K_X41_Y34_N0, M10K_X49_Y34_N0, M10K_X49_Y35_N0, M10K_X49_Y32_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; lab3:u0|VGA_LED:vga_led_0|diploma_new:dip0|altsyncram:altsyncram_component|altsyncram_d2i1:auto_generated|ALTSYNCRAM     ; AUTO ; ROM              ; Single Clock ; 4096         ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 49152  ; 4096                        ; 12                          ; --                          ; --                          ; 49152               ; 12          ; 0          ; ./sprites-new/diploma_new.mif    ; M10K_X26_Y6_N0, M10K_X14_Y6_N0, M10K_X38_Y5_N0, M10K_X38_Y7_N0, M10K_X41_Y11_N0, M10K_X14_Y2_N0, M10K_X38_Y2_N0, M10K_X41_Y2_N0, M10K_X26_Y4_N0, M10K_X14_Y4_N0, M10K_X41_Y9_N0, M10K_X14_Y5_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; lab3:u0|VGA_LED:vga_led_0|eight_new2:sc8|altsyncram:altsyncram_component|altsyncram_8kh1:auto_generated|ALTSYNCRAM       ; AUTO ; ROM              ; Single Clock ; 1024         ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 12288  ; 1024                        ; 12                          ; --                          ; --                          ; 12288               ; 12          ; 0          ; ../newnums2/eight_new2.mif       ; M10K_X41_Y25_N0, M10K_X41_Y28_N0, M10K_X41_Y26_N0, M10K_X41_Y24_N0, M10K_X41_Y27_N0, M10K_X26_Y28_N0, M10K_X26_Y27_N0, M10K_X38_Y24_N0, M10K_X38_Y29_N0, M10K_X38_Y27_N0, M10K_X38_Y28_N0, M10K_X38_Y26_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; lab3:u0|VGA_LED:vga_led_0|exam:book2|altsyncram:altsyncram_component|altsyncram_ivg1:auto_generated|ALTSYNCRAM           ; AUTO ; ROM              ; Single Clock ; 4096         ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 49152  ; 4096                        ; 12                          ; --                          ; --                          ; 49152               ; 6           ; 0          ; ./sprites/exam.mif               ; M10K_X49_Y29_N0, M10K_X41_Y31_N0, M10K_X49_Y31_N0, M10K_X49_Y30_N0, M10K_X41_Y29_N0, M10K_X41_Y30_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; lab3:u0|VGA_LED:vga_led_0|fail_new:fl|altsyncram:altsyncram_component|altsyncram_hph1:auto_generated|ALTSYNCRAM          ; AUTO ; ROM              ; Single Clock ; 4096         ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 49152  ; 4096                        ; 12                          ; --                          ; --                          ; 49152               ; 12          ; 0          ; ../sprites-new/fail_new.mif      ; M10K_X26_Y6_N0, M10K_X14_Y6_N0, M10K_X38_Y5_N0, M10K_X38_Y7_N0, M10K_X41_Y11_N0, M10K_X14_Y2_N0, M10K_X38_Y2_N0, M10K_X41_Y2_N0, M10K_X26_Y4_N0, M10K_X14_Y4_N0, M10K_X41_Y9_N0, M10K_X14_Y5_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; lab3:u0|VGA_LED:vga_led_0|five_new2:sc5|altsyncram:altsyncram_component|altsyncram_1hh1:auto_generated|ALTSYNCRAM        ; AUTO ; ROM              ; Single Clock ; 1024         ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 12288  ; 1024                        ; 12                          ; --                          ; --                          ; 12288               ; 12          ; 0          ; ../newnums2/five_new2.mif        ; M10K_X41_Y25_N0, M10K_X41_Y28_N0, M10K_X41_Y26_N0, M10K_X41_Y24_N0, M10K_X41_Y27_N0, M10K_X26_Y28_N0, M10K_X26_Y27_N0, M10K_X38_Y24_N0, M10K_X38_Y29_N0, M10K_X38_Y27_N0, M10K_X38_Y28_N0, M10K_X38_Y26_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; lab3:u0|VGA_LED:vga_led_0|four_new2:sc4|altsyncram:altsyncram_component|altsyncram_jhh1:auto_generated|ALTSYNCRAM        ; AUTO ; ROM              ; Single Clock ; 1024         ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 12288  ; 1024                        ; 12                          ; --                          ; --                          ; 12288               ; 12          ; 0          ; ../newnums2/four_new2.mif        ; M10K_X41_Y25_N0, M10K_X41_Y28_N0, M10K_X41_Y26_N0, M10K_X41_Y24_N0, M10K_X41_Y27_N0, M10K_X26_Y28_N0, M10K_X26_Y27_N0, M10K_X38_Y24_N0, M10K_X38_Y29_N0, M10K_X38_Y27_N0, M10K_X38_Y28_N0, M10K_X38_Y26_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; lab3:u0|VGA_LED:vga_led_0|homework:book3|altsyncram:altsyncram_component|altsyncram_jdh1:auto_generated|ALTSYNCRAM       ; AUTO ; ROM              ; Single Clock ; 4096         ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 49152  ; 4096                        ; 12                          ; --                          ; --                          ; 49152               ; 6           ; 0          ; ./sprites/homework.mif           ; M10K_X58_Y30_N0, M10K_X58_Y31_N0, M10K_X69_Y29_N0, M10K_X69_Y30_N0, M10K_X69_Y31_N0, M10K_X58_Y29_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; lab3:u0|VGA_LED:vga_led_0|life_new:nl1|altsyncram:altsyncram_component|altsyncram_gdh1:auto_generated|ALTSYNCRAM         ; AUTO ; ROM              ; Single Clock ; 1024         ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 12288  ; 1024                        ; 12                          ; --                          ; --                          ; 12288               ; 4           ; 0          ; ../sprites/life_new.mif          ; M10K_X69_Y18_N0, M10K_X58_Y18_N0, M10K_X58_Y17_N0, M10K_X69_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; lab3:u0|VGA_LED:vga_led_0|life_new:nl2|altsyncram:altsyncram_component|altsyncram_gdh1:auto_generated|ALTSYNCRAM         ; AUTO ; ROM              ; Single Clock ; 1024         ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 12288  ; 1024                        ; 12                          ; --                          ; --                          ; 12288               ; 4           ; 0          ; ../sprites/life_new.mif          ; M10K_X69_Y18_N0, M10K_X58_Y18_N0, M10K_X58_Y17_N0, M10K_X69_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; lab3:u0|VGA_LED:vga_led_0|life_new:nl3|altsyncram:altsyncram_component|altsyncram_gdh1:auto_generated|ALTSYNCRAM         ; AUTO ; ROM              ; Single Clock ; 1024         ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 12288  ; 1024                        ; 12                          ; --                          ; --                          ; 12288               ; 4           ; 0          ; ../sprites/life_new.mif          ; M10K_X69_Y18_N0, M10K_X58_Y18_N0, M10K_X58_Y17_N0, M10K_X69_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; lab3:u0|VGA_LED:vga_led_0|mast_new:level2|altsyncram:altsyncram_component|altsyncram_k4i1:auto_generated|ALTSYNCRAM      ; AUTO ; ROM              ; Single Clock ; 4096         ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 49152  ; 4096                        ; 12                          ; --                          ; --                          ; 49152               ; 12          ; 0          ; ../sprites-new/masters_new.mif   ; M10K_X38_Y11_N0, M10K_X14_Y10_N0, M10K_X26_Y10_N0, M10K_X38_Y10_N0, M10K_X26_Y11_N0, M10K_X38_Y8_N0, M10K_X26_Y8_N0, M10K_X26_Y9_N0, M10K_X26_Y7_N0, M10K_X38_Y9_N0, M10K_X41_Y10_N0, M10K_X14_Y9_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; lab3:u0|VGA_LED:vga_led_0|moon:mn0|altsyncram:altsyncram_component|altsyncram_e1h1:auto_generated|ALTSYNCRAM             ; AUTO ; ROM              ; Single Clock ; 4096         ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 49152  ; 4096                        ; 12                          ; --                          ; --                          ; 49152               ; 12          ; 0          ; ../sprites/moon.mif              ; M10K_X58_Y20_N0, M10K_X41_Y13_N0, M10K_X49_Y19_N0, M10K_X41_Y20_N0, M10K_X38_Y19_N0, M10K_X49_Y14_N0, M10K_X41_Y12_N0, M10K_X38_Y14_N0, M10K_X41_Y18_N0, M10K_X41_Y15_N0, M10K_X38_Y18_N0, M10K_X49_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; lab3:u0|VGA_LED:vga_led_0|nine_new2:sc9|altsyncram:altsyncram_component|altsyncram_2hh1:auto_generated|ALTSYNCRAM        ; AUTO ; ROM              ; Single Clock ; 1024         ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 12288  ; 1024                        ; 12                          ; --                          ; --                          ; 12288               ; 12          ; 0          ; ../newnums2/nine_new2.mif        ; M10K_X41_Y25_N0, M10K_X41_Y28_N0, M10K_X41_Y26_N0, M10K_X41_Y24_N0, M10K_X41_Y27_N0, M10K_X26_Y28_N0, M10K_X26_Y27_N0, M10K_X38_Y24_N0, M10K_X38_Y29_N0, M10K_X38_Y27_N0, M10K_X38_Y28_N0, M10K_X38_Y26_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; lab3:u0|VGA_LED:vga_led_0|ninja1:ninja1|altsyncram:altsyncram_component|altsyncram_84h1:auto_generated|ALTSYNCRAM        ; AUTO ; ROM              ; Single Clock ; 4096         ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 49152  ; 4096                        ; 12                          ; --                          ; --                          ; 49152               ; 12          ; 0          ; ./sprites/ninja1.mif             ; M10K_X69_Y25_N0, M10K_X69_Y23_N0, M10K_X58_Y24_N0, M10K_X69_Y26_N0, M10K_X58_Y26_N0, M10K_X76_Y26_N0, M10K_X58_Y28_N0, M10K_X76_Y25_N0, M10K_X58_Y23_N0, M10K_X69_Y27_N0, M10K_X76_Y29_N0, M10K_X49_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; lab3:u0|VGA_LED:vga_led_0|ninja2:ninja2|altsyncram:altsyncram_component|altsyncram_94h1:auto_generated|ALTSYNCRAM        ; AUTO ; ROM              ; Single Clock ; 4096         ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 49152  ; 4096                        ; 12                          ; --                          ; --                          ; 49152               ; 12          ; 0          ; ./sprites/ninja2.mif             ; M10K_X58_Y25_N0, M10K_X69_Y25_N0, M10K_X69_Y24_N0, M10K_X58_Y24_N0, M10K_X76_Y27_N0, M10K_X58_Y26_N0, M10K_X76_Y24_N0, M10K_X58_Y28_N0, M10K_X76_Y23_N0, M10K_X58_Y23_N0, M10K_X58_Y27_N0, M10K_X76_Y29_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; lab3:u0|VGA_LED:vga_led_0|ninja3:ninja3|altsyncram:altsyncram_component|altsyncram_a4h1:auto_generated|ALTSYNCRAM        ; AUTO ; ROM              ; Single Clock ; 4096         ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 49152  ; 4096                        ; 12                          ; --                          ; --                          ; 49152               ; 12          ; 0          ; ./sprites/ninja3.mif             ; M10K_X58_Y25_N0, M10K_X69_Y23_N0, M10K_X69_Y24_N0, M10K_X69_Y26_N0, M10K_X76_Y27_N0, M10K_X76_Y26_N0, M10K_X76_Y24_N0, M10K_X76_Y25_N0, M10K_X76_Y23_N0, M10K_X69_Y27_N0, M10K_X58_Y27_N0, M10K_X49_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; lab3:u0|VGA_LED:vga_led_0|ninjasymbol:sym0|altsyncram:altsyncram_component|altsyncram_i4i1:auto_generated|ALTSYNCRAM     ; AUTO ; ROM              ; Single Clock ; 4096         ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 49152  ; 4096                        ; 12                          ; --                          ; --                          ; 49152               ; 6           ; 0          ; ../sprites-new/ninjasymbol.mif   ; M10K_X41_Y21_N0, M10K_X38_Y22_N0, M10K_X41_Y23_N0, M10K_X38_Y23_N0, M10K_X41_Y22_N0, M10K_X38_Y21_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; lab3:u0|VGA_LED:vga_led_0|nuny_new2:nun0|altsyncram:altsyncram_component|altsyncram_buh1:auto_generated|ALTSYNCRAM       ; AUTO ; ROM              ; Single Clock ; 32768        ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 393216 ; 32768                       ; 12                          ; --                          ; --                          ; 393216              ; 48          ; 0          ; ../sprites-new/nuny_new2.mif     ; M10K_X76_Y10_N0, M10K_X49_Y6_N0, M10K_X49_Y4_N0, M10K_X69_Y10_N0, M10K_X58_Y1_N0, M10K_X69_Y3_N0, M10K_X58_Y6_N0, M10K_X58_Y11_N0, M10K_X58_Y2_N0, M10K_X76_Y5_N0, M10K_X69_Y5_N0, M10K_X58_Y7_N0, M10K_X69_Y1_N0, M10K_X69_Y9_N0, M10K_X49_Y1_N0, M10K_X49_Y9_N0, M10K_X76_Y11_N0, M10K_X69_Y8_N0, M10K_X49_Y5_N0, M10K_X41_Y5_N0, M10K_X58_Y3_N0, M10K_X76_Y9_N0, M10K_X41_Y1_N0, M10K_X58_Y13_N0, M10K_X58_Y5_N0, M10K_X49_Y7_N0, M10K_X58_Y9_N0, M10K_X69_Y13_N0, M10K_X49_Y2_N0, M10K_X49_Y11_N0, M10K_X49_Y8_N0, M10K_X69_Y4_N0, M10K_X76_Y6_N0, M10K_X58_Y12_N0, M10K_X49_Y3_N0, M10K_X41_Y4_N0, M10K_X49_Y10_N0, M10K_X58_Y4_N0, M10K_X69_Y2_N0, M10K_X69_Y7_N0, M10K_X76_Y4_N0, M10K_X49_Y12_N0, M10K_X58_Y10_N0, M10K_X69_Y6_N0, M10K_X76_Y8_N0, M10K_X69_Y12_N0, M10K_X58_Y8_N0, M10K_X69_Y11_N0                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; lab3:u0|VGA_LED:vga_led_0|one_new2:sc1|altsyncram:altsyncram_component|altsyncram_pdh1:auto_generated|ALTSYNCRAM         ; AUTO ; ROM              ; Single Clock ; 1024         ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 12288  ; 1024                        ; 12                          ; --                          ; --                          ; 12288               ; 12          ; 0          ; ../newnums2/one_new2.mif         ; M10K_X41_Y25_N0, M10K_X41_Y28_N0, M10K_X41_Y26_N0, M10K_X41_Y24_N0, M10K_X41_Y27_N0, M10K_X26_Y28_N0, M10K_X26_Y27_N0, M10K_X38_Y24_N0, M10K_X38_Y29_N0, M10K_X38_Y27_N0, M10K_X38_Y28_N0, M10K_X38_Y26_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; lab3:u0|VGA_LED:vga_led_0|pass_new:ps|altsyncram:altsyncram_component|altsyncram_cqh1:auto_generated|ALTSYNCRAM          ; AUTO ; ROM              ; Single Clock ; 4096         ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 49152  ; 4096                        ; 12                          ; --                          ; --                          ; 49152               ; 12          ; 0          ; ../sprites-new/pass_new.mif      ; M10K_X26_Y5_N0, M10K_X38_Y6_N0, M10K_X38_Y4_N0, M10K_X41_Y3_N0, M10K_X14_Y8_N0, M10K_X38_Y3_N0, M10K_X26_Y3_N0, M10K_X41_Y6_N0, M10K_X41_Y7_N0, M10K_X41_Y8_N0, M10K_X14_Y11_N0, M10K_X26_Y2_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; lab3:u0|VGA_LED:vga_led_0|phd_new:level3|altsyncram:altsyncram_component|altsyncram_hmh1:auto_generated|ALTSYNCRAM       ; AUTO ; ROM              ; Single Clock ; 4096         ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 49152  ; 4096                        ; 12                          ; --                          ; --                          ; 49152               ; 12          ; 0          ; ../sprites-new/phd_new.mif       ; M10K_X26_Y5_N0, M10K_X38_Y6_N0, M10K_X38_Y4_N0, M10K_X41_Y3_N0, M10K_X14_Y8_N0, M10K_X38_Y3_N0, M10K_X26_Y3_N0, M10K_X41_Y6_N0, M10K_X41_Y7_N0, M10K_X41_Y8_N0, M10K_X14_Y11_N0, M10K_X26_Y2_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; lab3:u0|VGA_LED:vga_led_0|pizza:book5|altsyncram:altsyncram_component|altsyncram_l3h1:auto_generated|ALTSYNCRAM          ; AUTO ; ROM              ; Single Clock ; 4096         ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 49152  ; 4096                        ; 12                          ; --                          ; --                          ; 49152               ; 6           ; 0          ; ./sprites/pizza.mif              ; M10K_X58_Y36_N0, M10K_X69_Y36_N0, M10K_X69_Y34_N0, M10K_X58_Y35_N0, M10K_X58_Y33_N0, M10K_X69_Y33_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; lab3:u0|VGA_LED:vga_led_0|rain:rn0|altsyncram:altsyncram_component|altsyncram_v0h1:auto_generated|ALTSYNCRAM             ; AUTO ; ROM              ; Single Clock ; 4096         ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 49152  ; 4096                        ; 12                          ; --                          ; --                          ; 49152               ; 12          ; 0          ; ../sprites/rain.mif              ; M10K_X38_Y16_N0, M10K_X49_Y16_N0, M10K_X49_Y13_N0, M10K_X58_Y16_N0, M10K_X38_Y20_N0, M10K_X49_Y18_N0, M10K_X49_Y20_N0, M10K_X58_Y15_N0, M10K_X41_Y16_N0, M10K_X41_Y14_N0, M10K_X49_Y15_N0, M10K_X58_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; lab3:u0|VGA_LED:vga_led_0|reading:book1|altsyncram:altsyncram_component|altsyncram_19h1:auto_generated|ALTSYNCRAM        ; AUTO ; ROM              ; Single Clock ; 4096         ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 49152  ; 4096                        ; 12                          ; --                          ; --                          ; 49152               ; 6           ; 0          ; ./sprites/reading.mif            ; M10K_X41_Y32_N0, M10K_X38_Y30_N0, M10K_X38_Y32_N0, M10K_X38_Y31_N0, M10K_X38_Y33_N0, M10K_X41_Y33_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; lab3:u0|VGA_LED:vga_led_0|seven_new2:sc7|altsyncram:altsyncram_component|altsyncram_rkh1:auto_generated|ALTSYNCRAM       ; AUTO ; ROM              ; Single Clock ; 1024         ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 12288  ; 1024                        ; 12                          ; --                          ; --                          ; 12288               ; 12          ; 0          ; ../newnums2/seven_new2.mif       ; M10K_X41_Y25_N0, M10K_X41_Y28_N0, M10K_X41_Y26_N0, M10K_X41_Y24_N0, M10K_X41_Y27_N0, M10K_X26_Y28_N0, M10K_X26_Y27_N0, M10K_X38_Y24_N0, M10K_X38_Y29_N0, M10K_X38_Y27_N0, M10K_X38_Y28_N0, M10K_X38_Y26_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; lab3:u0|VGA_LED:vga_led_0|six_new2:sc6|altsyncram:altsyncram_component|altsyncram_beh1:auto_generated|ALTSYNCRAM         ; AUTO ; ROM              ; Single Clock ; 1024         ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 12288  ; 1024                        ; 12                          ; --                          ; --                          ; 12288               ; 12          ; 0          ; ../newnums2/six_new2.mif         ; M10K_X41_Y25_N0, M10K_X41_Y28_N0, M10K_X41_Y26_N0, M10K_X41_Y24_N0, M10K_X41_Y27_N0, M10K_X26_Y28_N0, M10K_X26_Y27_N0, M10K_X38_Y24_N0, M10K_X38_Y29_N0, M10K_X38_Y27_N0, M10K_X38_Y28_N0, M10K_X38_Y26_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; lab3:u0|VGA_LED:vga_led_0|sun:sun0|altsyncram:altsyncram_component|altsyncram_bug1:auto_generated|ALTSYNCRAM             ; AUTO ; ROM              ; Single Clock ; 4096         ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 49152  ; 4096                        ; 12                          ; --                          ; --                          ; 49152               ; 12          ; 0          ; ../sprites/sun.mif               ; M10K_X38_Y16_N0, M10K_X49_Y16_N0, M10K_X49_Y13_N0, M10K_X58_Y16_N0, M10K_X38_Y20_N0, M10K_X49_Y18_N0, M10K_X49_Y20_N0, M10K_X58_Y15_N0, M10K_X41_Y16_N0, M10K_X41_Y14_N0, M10K_X49_Y15_N0, M10K_X58_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; lab3:u0|VGA_LED:vga_led_0|thesis_new:book6|altsyncram:altsyncram_component|altsyncram_nvh1:auto_generated|ALTSYNCRAM     ; AUTO ; ROM              ; Single Clock ; 4096         ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 49152  ; 4096                        ; 12                          ; --                          ; --                          ; 49152               ; 6           ; 0          ; ./sprites-new/thesis_new.mif     ; M10K_X69_Y32_N0, M10K_X76_Y32_N0, M10K_X58_Y34_N0, M10K_X76_Y34_N0, M10K_X58_Y32_N0, M10K_X76_Y33_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; lab3:u0|VGA_LED:vga_led_0|three_new2:sc3|altsyncram:altsyncram_component|altsyncram_fkh1:auto_generated|ALTSYNCRAM       ; AUTO ; ROM              ; Single Clock ; 1024         ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 12288  ; 1024                        ; 12                          ; --                          ; --                          ; 12288               ; 12          ; 0          ; ../newnums2/three_new2.mif       ; M10K_X41_Y25_N0, M10K_X41_Y28_N0, M10K_X41_Y26_N0, M10K_X41_Y24_N0, M10K_X41_Y27_N0, M10K_X26_Y28_N0, M10K_X26_Y27_N0, M10K_X38_Y24_N0, M10K_X38_Y29_N0, M10K_X38_Y27_N0, M10K_X38_Y28_N0, M10K_X38_Y26_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; lab3:u0|VGA_LED:vga_led_0|tryagain:try0|altsyncram:altsyncram_component|altsyncram_keh1:auto_generated|ALTSYNCRAM        ; AUTO ; ROM              ; Single Clock ; 4096         ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 49152  ; 4096                        ; 12                          ; --                          ; --                          ; 49152               ; 12          ; 0          ; ../sprites/tryagain.mif          ; M10K_X58_Y20_N0, M10K_X41_Y13_N0, M10K_X49_Y19_N0, M10K_X41_Y20_N0, M10K_X38_Y19_N0, M10K_X49_Y14_N0, M10K_X41_Y12_N0, M10K_X38_Y14_N0, M10K_X41_Y18_N0, M10K_X41_Y15_N0, M10K_X38_Y18_N0, M10K_X49_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; lab3:u0|VGA_LED:vga_led_0|two_new2:sc2|altsyncram:altsyncram_component|altsyncram_heh1:auto_generated|ALTSYNCRAM         ; AUTO ; ROM              ; Single Clock ; 1024         ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 12288  ; 1024                        ; 12                          ; --                          ; --                          ; 12288               ; 12          ; 0          ; ../newnums2/two_new2.mif         ; M10K_X41_Y25_N0, M10K_X41_Y28_N0, M10K_X41_Y26_N0, M10K_X41_Y24_N0, M10K_X41_Y27_N0, M10K_X26_Y28_N0, M10K_X26_Y27_N0, M10K_X38_Y24_N0, M10K_X38_Y29_N0, M10K_X38_Y27_N0, M10K_X38_Y28_N0, M10K_X38_Y26_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; lab3:u0|VGA_LED:vga_led_0|zero_new2:sc0|altsyncram:altsyncram_component|altsyncram_nhh1:auto_generated|ALTSYNCRAM        ; AUTO ; ROM              ; Single Clock ; 1024         ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 12288  ; 1024                        ; 12                          ; --                          ; --                          ; 12288               ; 12          ; 0          ; ../newnums2/zero_new2.mif        ; M10K_X41_Y25_N0, M10K_X41_Y28_N0, M10K_X41_Y26_N0, M10K_X41_Y24_N0, M10K_X41_Y27_N0, M10K_X26_Y28_N0, M10K_X26_Y27_N0, M10K_X38_Y24_N0, M10K_X38_Y29_N0, M10K_X38_Y27_N0, M10K_X38_Y28_N0, M10K_X38_Y26_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0          ; None                             ; M10K_X14_Y16_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting ;
+--------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+----------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                              ;
+---------------------+-------------+---------------------+-------------------+
; Statistic           ; Number Used ; Available per Block ; Maximum Available ;
+---------------------+-------------+---------------------+-------------------+
; Independent 18x18   ; 1           ; 2.00                ; 224               ;
; DSP Block           ; 1           ; --                  ; 112               ;
; DSP 18-bit Element  ; 1           ; 2.00                ; 224               ;
; Unsigned Multiplier ; 1           ; --                  ; --                ;
+---------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 28,704 / 289,320 ( 10 % ) ;
; C12 interconnects                           ; 467 / 13,420 ( 3 % )      ;
; C2 interconnects                            ; 7,517 / 119,108 ( 6 % )   ;
; C4 interconnects                            ; 5,288 / 56,300 ( 9 % )    ;
; DQS bus muxes                               ; 4 / 25 ( 16 % )           ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 4 / 25 ( 16 % )           ;
; Direct links                                ; 1,426 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 8 / 16 ( 50 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 1 / 6 ( 17 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 1 / 287 ( < 1 % )         ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 1 / 165 ( < 1 % )         ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 53 / 67 ( 79 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 98 / 156 ( 63 % )         ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 3,272 / 84,580 ( 4 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 854 / 12,676 ( 7 % )      ;
; R14/C12 interconnect drivers                ; 1,063 / 20,720 ( 5 % )    ;
; R3 interconnects                            ; 10,350 / 130,992 ( 8 % )  ;
; R6 interconnects                            ; 19,062 / 266,960 ( 7 % )  ;
; Spine clocks                                ; 35 / 360 ( 10 % )         ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 15    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 13    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                   ;
; Pass         ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                    ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                    ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; 0 such failures found.                                                   ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                           ; None     ; ----                                                                     ; Differential Signaling ;                   ;
; ----         ; ----      ; Disclaimer                        ; Memory interface related rules are checked but not reported.                       ; None     ; ----                                                                     ; Memory Interfaces      ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination    ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules                       ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass                      ; 216          ; 0            ; 216          ; 0            ; 33           ; 293       ; 216          ; 0            ; 293       ; 293       ; 25           ; 223          ; 0            ; 0            ; 0            ; 25           ; 223          ; 0            ; 0            ; 0            ; 89           ; 223          ; 248          ; 0            ; 0            ; 0            ; 0            ; 188          ;
; Total Unchecked                 ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable              ; 77           ; 293          ; 77           ; 293          ; 260          ; 0         ; 77           ; 293          ; 0         ; 0         ; 268          ; 70           ; 293          ; 293          ; 293          ; 268          ; 70           ; 293          ; 293          ; 293          ; 204          ; 70           ; 45           ; 293          ; 293          ; 293          ; 293          ; 105          ;
; Total Fail                      ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; VGA_B[0]                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_B[1]                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_B[2]                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_B[3]                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_B[4]                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_B[5]                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_B[6]                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_B[7]                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_G[0]                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_G[1]                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_G[2]                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_G[3]                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_G[4]                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_G[5]                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_G[6]                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_G[7]                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_BLANK_n                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_CLK                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_HS                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_R[0]                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_R[1]                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_R[2]                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_R[3]                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_R[4]                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_R[5]                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_R[6]                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_R[7]                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_VS                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; AUD_DACDAT                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; AUD_I2C_SCLK                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; AUD_XCK                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; AUD_ADCDAT                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_MUTE                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; FAN_CTRL                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_CLKIN_n[1]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSMC_CLKIN_n[2]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSMC_CLKIN_p[1]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSMC_CLKIN_p[2]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSMC_CLKOUT_n[1]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_CLKOUT_n[2]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_CLKOUT_p[1]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_CLKOUT_p[2]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_CLK_IN0                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSMC_CLK_OUT0                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_SCL                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; IRDA_RXD                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[0]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LED[1]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LED[2]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LED[3]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; OSC_50_B3B                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OSC_50_B5B                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OSC_50_B8A                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PCIE_PERST_n                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PCIE_WAKE_n                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RESET_n                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TEMP_CS_n                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; TEMP_DIN                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; TEMP_DOUT                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TEMP_SCLK                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; USB_B2_CLK                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; USB_EMPTY                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; USB_FULL                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; USB_OE_n                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; USB_RD_n                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; USB_RESET_n                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; USB_WR_n                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_SYNC_n                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; memory_mem_a[0]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_a[1]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_a[2]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_a[3]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_a[4]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_a[5]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_a[6]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_a[7]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_a[8]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_a[9]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_a[10]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_a[11]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_a[12]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_a[13]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_a[14]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_ba[0]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_ba[1]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_ba[2]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_ck                   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; memory_mem_ck_n                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; memory_mem_cke                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_cs_n                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_ras_n                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_cas_n                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_we_n                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_reset_n              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_odt                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_dm[0]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_dm[1]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_dm[2]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_dm[3]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hps_io_hps_io_emac1_inst_TX_CLK ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; hps_io_hps_io_emac1_inst_TXD0   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; hps_io_hps_io_emac1_inst_TXD1   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; hps_io_hps_io_emac1_inst_TXD2   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; hps_io_hps_io_emac1_inst_TXD3   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; hps_io_hps_io_emac1_inst_MDC    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; hps_io_hps_io_emac1_inst_TX_CTL ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; hps_io_hps_io_qspi_inst_SS0     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; hps_io_hps_io_qspi_inst_CLK     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; hps_io_hps_io_sdio_inst_CLK     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; hps_io_hps_io_usb1_inst_STP     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; hps_io_hps_io_spim0_inst_CLK    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; hps_io_hps_io_spim0_inst_MOSI   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; hps_io_hps_io_spim0_inst_SS0    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; hps_io_hps_io_spim1_inst_CLK    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; hps_io_hps_io_spim1_inst_MOSI   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; hps_io_hps_io_spim1_inst_SS0    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; hps_io_hps_io_uart0_inst_TX     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; AUD_ADCLRCK                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; AUD_BCLK                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; AUD_DACLRCK                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; AUD_I2C_SDAT                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_D[0]                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_D[1]                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_D[2]                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_D[3]                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_n[0]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_n[1]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_n[2]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_n[3]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_n[4]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_n[5]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_n[6]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_n[7]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_n[8]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_n[9]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_n[10]                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_n[11]                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_n[12]                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_n[13]                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_n[14]                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_n[15]                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_n[16]                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_p[0]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_p[1]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_p[2]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_p[3]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_p[4]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_p[5]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_p[6]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_p[7]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_p[8]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_p[9]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_p[10]                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_p[11]                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_p[12]                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_p[13]                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_p[14]                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_p[15]                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_RX_p[16]                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_SDA                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_n[0]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_n[1]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_n[2]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_n[3]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_n[4]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_n[5]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_n[6]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_n[7]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_n[8]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_n[9]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_n[10]                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_n[11]                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_n[12]                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_n[13]                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_n[14]                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_n[15]                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_n[16]                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_p[0]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_p[1]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_p[2]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_p[3]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_p[4]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_p[5]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_p[6]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_p[7]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_p[8]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_p[9]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_p[10]                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_p[11]                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_p[12]                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_p[13]                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_p[14]                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_p[15]                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_TX_p[16]                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SI5338_SCL                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SI5338_SDA                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; USB_B2_DATA[0]                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; USB_B2_DATA[1]                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; USB_B2_DATA[2]                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; USB_B2_DATA[3]                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; USB_B2_DATA[4]                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; USB_B2_DATA[5]                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; USB_B2_DATA[6]                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; USB_B2_DATA[7]                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; USB_SCL                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; USB_SDA                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; hps_io_hps_io_gpio_inst_GPIO00  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; memory_mem_dq[0]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_dq[1]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_dq[2]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_dq[3]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_dq[4]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_dq[5]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_dq[6]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_dq[7]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_dq[8]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_dq[9]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_dq[10]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_dq[11]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_dq[12]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_dq[13]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_dq[14]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_dq[15]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_dq[16]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_dq[17]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_dq[18]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_dq[19]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_dq[20]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_dq[21]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_dq[22]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_dq[23]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_dq[24]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_dq[25]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_dq[26]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_dq[27]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_dq[28]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_dq[29]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_dq[30]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_dq[31]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_mem_dqs[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; memory_mem_dqs[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; memory_mem_dqs[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; memory_mem_dqs[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; memory_mem_dqs_n[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; memory_mem_dqs_n[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; memory_mem_dqs_n[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; memory_mem_dqs_n[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; hps_io_hps_io_emac1_inst_MDIO   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; hps_io_hps_io_qspi_inst_IO0     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; hps_io_hps_io_qspi_inst_IO1     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; hps_io_hps_io_qspi_inst_IO2     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; hps_io_hps_io_qspi_inst_IO3     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; hps_io_hps_io_sdio_inst_CMD     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; hps_io_hps_io_sdio_inst_D0      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; hps_io_hps_io_sdio_inst_D1      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; hps_io_hps_io_sdio_inst_D2      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; hps_io_hps_io_sdio_inst_D3      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; hps_io_hps_io_usb1_inst_D0      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; hps_io_hps_io_usb1_inst_D1      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; hps_io_hps_io_usb1_inst_D2      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; hps_io_hps_io_usb1_inst_D3      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; hps_io_hps_io_usb1_inst_D4      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; hps_io_hps_io_usb1_inst_D5      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; hps_io_hps_io_usb1_inst_D6      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; hps_io_hps_io_usb1_inst_D7      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; hps_io_hps_io_i2c1_inst_SDA     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; hps_io_hps_io_i2c1_inst_SCL     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; OSC_50_B4A                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hps_io_hps_io_emac1_inst_RXD0   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hps_io_hps_io_emac1_inst_RXD1   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hps_io_hps_io_emac1_inst_RXD2   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hps_io_hps_io_emac1_inst_RXD3   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hps_io_hps_io_emac1_inst_RX_CLK ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hps_io_hps_io_emac1_inst_RX_CTL ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hps_io_hps_io_spim0_inst_MISO   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hps_io_hps_io_spim1_inst_MISO   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hps_io_hps_io_uart0_inst_RX     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hps_io_hps_io_usb1_inst_CLK     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hps_io_hps_io_usb1_inst_DIR     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hps_io_hps_io_usb1_inst_NXT     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memory_oct_rzqin                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
+---------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                      ;
+-------------------------+----------------------+-------------------+
; Source Clock(s)         ; Destination Clock(s) ; Delay Added in ns ;
+-------------------------+----------------------+-------------------+
; altera_reserved_tck,I/O ; altera_reserved_tck  ; 280.7             ;
; altera_reserved_tck     ; altera_reserved_tck  ; 166.7             ;
+-------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                          ; Destination Register                                                                                                                                                                                                                               ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; altera_reserved_tdi                                                                                                                                                                                                                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg                                                                                                                                                                       ; 9.196             ;
; altera_internal_jtag~FF_20                                                                                                                                                                                                                               ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg                                                                                                                                                                       ; 9.196             ;
; altera_internal_jtag~FF_39                                                                                                                                                                                                                               ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg                                                                                                                                                                       ; 9.196             ;
; altera_reserved_tms                                                                                                                                                                                                                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                     ; 8.765             ;
; altera_internal_jtag~FF_17                                                                                                                                                                                                                               ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                     ; 8.765             ;
; altera_internal_jtag~FF_36                                                                                                                                                                                                                               ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                     ; 8.765             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                      ; 5.264             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                      ; 5.264             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                      ; 5.264             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                     ; 5.226             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                     ; 5.226             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                     ; 5.168             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                     ; 5.168             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data1[0]       ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 1.526             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_inserter:idle_inserter|received_esc         ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 1.521             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data1[6]       ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 1.109             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data1[5]       ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 1.088             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data1[2]       ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 1.069             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data1[7]       ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 1.054             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data1[1]       ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 1.053             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                                                                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                  ; 1.050             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                     ; 1.050             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[14]                                                                                                                                                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                  ; 1.038             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data1[4]       ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 0.984             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data1[3]       ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 0.977             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[8]                                             ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[5]                                              ; 0.783             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                              ; 0.762             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                                    ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[5]                                              ; 0.760             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[6]                                             ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[5]                                              ; 0.760             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[5]                                             ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[5]                                              ; 0.760             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[4]                                             ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[5]                                              ; 0.760             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[3]                                             ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[5]                                              ; 0.760             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[1]                                             ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[5]                                              ; 0.760             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[0]                                             ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[5]                                              ; 0.760             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[2]                                             ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[5]                                              ; 0.760             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[7]                                             ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[5]                                              ; 0.760             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|idle_remover_sink_data[0]                                         ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_remover:idle_remover|received_esc     ; 0.759             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                              ; 0.759             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_state.ST_HEADER_1                                           ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|decode_header_1                                             ; 0.758             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_in_bit_counter[0]                                          ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_in_bit_counter[1]                                    ; 0.758             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                                                                                                                                                                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                      ; 0.758             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]                                                                                                                                                                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                      ; 0.757             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|idle_remover_sink_data[2]                                         ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_remover:idle_remover|received_esc     ; 0.754             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|full1          ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|full0    ; 0.749             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sensor_synchronizer|dreg[1]         ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_debug[2]                                                 ; 0.742             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[5]                           ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[18]                    ; 0.740             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                          ; 0.735             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|full0          ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|full1    ; 0.732             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_to_sample_div2_synchronizer|dreg[1] ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_debug[1]                                                 ; 0.727             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                    ; 0.727             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|out_data_buffer[3]                                         ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 0.725             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|out_data_buffer[4]                                         ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data1[4] ; 0.725             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                              ; 0.725             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]                                                                                                                                                                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                      ; 0.724             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                                                                                       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1]                                                                                                                                                 ; 0.724             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                     ; 0.723             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_state.ST_BYPASS                                             ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_state.ST_HEADER_1                                     ; 0.723             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]                                                                                                                                                       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                   ; 0.721             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|idle_remover_sink_data[1]                                         ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_remover:idle_remover|received_esc     ; 0.719             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                              ; 0.719             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]                                                                                                                                                                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                      ; 0.716             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:reset_to_sample_synchronizer|dreg[1]      ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_debug[0]                                                 ; 0.707             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|out_data_buffer[0]                                         ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data1[0] ; 0.706             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                                                                                                                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]                                                                                                                                                   ; 0.705             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                    ; 0.704             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|out_data_buffer[5]                                         ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 0.704             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|out_data_buffer[6]                                         ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data1[6] ; 0.704             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[10]                                                                                                                                                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                  ; 0.704             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[2]                                                                                                                                                                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]                                                                                                                                                                   ; 0.703             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[1]                                                     ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[0]                                               ; 0.702             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[7]                                                     ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[6]                                               ; 0.702             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[5]                                                     ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[4]                                               ; 0.702             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[3]                                                     ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[2]                                               ; 0.702             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[4]                                                        ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[3]                                                  ; 0.702             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[2]                                                        ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[1]                                                  ; 0.702             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[1]                                                        ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[0]                                                  ; 0.702             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1]                                                                                                                                                       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]                                                                                                                                                 ; 0.696             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_all_valid                                               ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 0.691             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[18]                                      ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 0.691             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[17]                                      ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 0.691             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[16]                                      ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 0.691             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[12]                                      ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 0.691             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[13]                                      ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 0.691             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[11]                                      ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 0.691             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[9]                                       ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 0.691             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[8]                                       ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 0.691             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[7]                                       ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 0.691             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[6]                                       ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 0.691             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[5]                                       ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 0.691             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[4]                                       ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 0.691             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[3]                                       ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 0.691             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[2]                                       ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 0.691             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[1]                                       ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 0.691             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[0]                                       ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 0.691             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[10]                                      ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 0.691             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[15]                                      ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 0.691             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[14]                                      ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 0.691             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_valid                                                   ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 0.691             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_bit_counter[0]                                          ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 0.691             ;
; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_bit_counter[1]                                          ; lab3:u0|lab3_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 0.691             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 5CSXFC6D6F31C8ES for design "SoCKit_Top"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (21300): LOCKED port on the PLL is not properly connected on instance "lab3:u0|Audio_top:audio_emulator_0|clock_pll:pll|clock_pll_0002:clock_pll_inst|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 73 pins of 289 total pins
    Info (169086): Pin memory_mem_a[0] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_a[1] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_a[2] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_a[3] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_a[4] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_a[5] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_a[6] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_a[7] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_a[8] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_a[9] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_a[10] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_a[11] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_a[12] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_a[13] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_a[14] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_ba[0] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_ba[1] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_ba[2] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_ck not assigned to an exact location on the device
    Info (169086): Pin memory_mem_ck_n not assigned to an exact location on the device
    Info (169086): Pin memory_mem_cke not assigned to an exact location on the device
    Info (169086): Pin memory_mem_cs_n not assigned to an exact location on the device
    Info (169086): Pin memory_mem_ras_n not assigned to an exact location on the device
    Info (169086): Pin memory_mem_cas_n not assigned to an exact location on the device
    Info (169086): Pin memory_mem_we_n not assigned to an exact location on the device
    Info (169086): Pin memory_mem_reset_n not assigned to an exact location on the device
    Info (169086): Pin memory_mem_odt not assigned to an exact location on the device
    Info (169086): Pin memory_mem_dm[0] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_dm[1] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_dm[2] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_dm[3] not assigned to an exact location on the device
    Info (169086): Pin hps_io_hps_io_gpio_inst_GPIO00 not assigned to an exact location on the device
    Info (169086): Pin memory_mem_dq[0] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_dq[1] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_dq[2] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_dq[3] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_dq[4] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_dq[5] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_dq[6] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_dq[7] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_dq[8] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_dq[9] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_dq[10] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_dq[11] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_dq[12] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_dq[13] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_dq[14] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_dq[15] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_dq[16] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_dq[17] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_dq[18] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_dq[19] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_dq[20] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_dq[21] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_dq[22] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_dq[23] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_dq[24] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_dq[25] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_dq[26] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_dq[27] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_dq[28] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_dq[29] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_dq[30] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_dq[31] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_dqs[0] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_dqs[1] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_dqs[2] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_dqs[3] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_dqs_n[0] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_dqs_n[1] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_dqs_n[2] not assigned to an exact location on the device
    Info (169086): Pin memory_mem_dqs_n[3] not assigned to an exact location on the device
    Info (169086): Pin memory_oct_rzqin not assigned to an exact location on the device
Critical Warning (174073): No exact pin location assignment(s) for 1 RUP, RDN, or RZQ pins of 1 total RUP, RDN or RZQ pins
    Info (174074): RUP, RDN, or RZQ pin memory_oct_rzqin not assigned to an exact location on the device
Warning (205009): Dummy RLC values generated in IBIS model files for device 5CSXFC6 with package FBGA and pin count 896
Info (184020): Starting Fitter periphery placement operations
Warning (205009): Dummy RLC values generated in IBIS model files for device 5CSXFC6 with package FBGA and pin count 896
Info (11191): Automatically promoted 8 clocks (8 global)
    Info (11162): lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_fpga_interfaces:fpga_interfaces|h2f_rst_n[0]~CLKENA0 with 3 fanout uses global clock CLKCTRL_G15
    Info (11162): lab3:u0|Audio_top:audio_emulator_0|clock_pll:pll|clock_pll_0002:clock_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 137 fanout uses global clock CLKCTRL_G6
    Info (11162): lab3:u0|Audio_top:audio_emulator_0|clock_pll:pll|clock_pll_0002:clock_pll_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0 with 50 fanout uses global clock CLKCTRL_G7
    Info (11162): lab3:u0|VGA_LED:vga_led_0|VGA_LED_Emulator:led_emulator|VGA_CLK~CLKENA0 with 8381 fanout uses global clock CLKCTRL_G2
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): OSC_50_B4A~inputCLKENA0 with 930 fanout uses global clock CLKCTRL_G5
    Info (11162): altera_internal_jtag~TCKUTAPCLKENA0 with 296 fanout uses global clock CLKCTRL_G3
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): lab3:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0 with 343 fanout uses global clock CLKCTRL_G1
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): lab3:u0|lab3_master_0:master_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0 with 196 fanout uses global clock CLKCTRL_G0
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Warning (205009): Dummy RLC values generated in IBIS model files for device 5CSXFC6 with package FBGA and pin count 896
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:21
Warning (335093): TimeQuest Timing Analyzer is analyzing 51 combinational loops as latches.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity altera_avalon_st_clock_crosser
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'lab3/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'lab3/synthesis/submodules/altera_avalon_st_jtag_interface.sdc'
Info (332104): Reading SDC File: 'lab3/synthesis/submodules/hps_sdram_p0.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at hps_sdram_p0.sdc(527): *:u0|*:hps_0|*:hps_io|*:border|*:hps_sdram_inst|*s0|* could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332049): Ignored set_false_path at hps_sdram_p0.sdc(527): Argument <from> is not an object ID
    Info (332050): set_false_path -from ${prefix}|*s0|* -to [get_clocks $local_pll_write_clk]
Warning (332174): Ignored filter at hps_sdram_p0.sdc(528): *:u0|*:hps_0|*:hps_io|*:border|*:hps_sdram_inst|*s0|*hphy_bridge_s0_translator|av_readdata_pre[*] could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332049): Ignored set_false_path at hps_sdram_p0.sdc(528): Argument <to> is not an object ID
    Info (332050): set_false_path -from [get_clocks $local_pll_write_clk] -to ${prefix}|*s0|*hphy_bridge_s0_translator|av_readdata_pre[*]
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "u0|vga_led_0|controller_1|cnt[0]~0|combout"
    Warning (332126): Node "u0|vga_led_0|controller_1|cnt[0]~0|dataa"
Warning (332060): Node: OSC_50_B4A was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: lab3:u0|VGA_LED:vga_led_0|VGA_LED_Emulator:led_emulator|VGA_CLK was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: lab3:u0|VGA_LED:vga_led_0|VGA_LED_Emulator:led_emulator|vcount[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: lab3:u0|VGA_LED:vga_led_0|VGA_LED_Emulator:led_emulator|hcount[10] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: hps_io_hps_io_usb1_inst_CLK was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: hps_io_hps_io_i2c1_inst_SCL was determined to be a clock but was found without an associated clock assignment.
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst|dqs_delay_chain  from: dqsin  to: dqsbusout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst|dqs_in_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst|dqs_out_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst|phase_align_os  from: muxsel  to: dataout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst|dqs_delay_chain  from: dqsin  to: dqsbusout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst|dqs_in_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst|dqs_out_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst|phase_align_os  from: muxsel  to: dataout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst|dqs_delay_chain  from: dqsin  to: dqsbusout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst|dqs_in_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst|dqs_out_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst|phase_align_os  from: muxsel  to: dataout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst|dqs_delay_chain  from: dqsin  to: dqsbusout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst|dqs_in_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst|dqs_out_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst|phase_align_os  from: muxsel  to: dataout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].umem_ck_pad|auto_generated|ddio_outa[0]  from: muxsel  to: dataout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332152): The following assignments are ignored by the derive_clock_uncertainty command
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u0|audio_emulator_0|pll|clock_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332171): The following clock uncertainty values are less than the recommended values that would be applied by the derive_clock_uncertainty command
    Info (332172): Setup clock transfer from memory_mem_dqs[0]_IN (Rise) to memory_mem_dqs[0]_IN (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.080
    Info (332172): Setup clock transfer from memory_mem_dqs[0]_IN (Rise) to memory_mem_dqs[0]_IN (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.080
    Info (332172): Setup clock transfer from memory_mem_dqs[1]_IN (Rise) to memory_mem_dqs[1]_IN (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.080
    Info (332172): Setup clock transfer from memory_mem_dqs[1]_IN (Rise) to memory_mem_dqs[1]_IN (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.080
    Info (332172): Setup clock transfer from memory_mem_dqs[2]_IN (Rise) to memory_mem_dqs[2]_IN (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.080
    Info (332172): Setup clock transfer from memory_mem_dqs[2]_IN (Rise) to memory_mem_dqs[2]_IN (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.080
    Info (332172): Setup clock transfer from memory_mem_dqs[3]_IN (Rise) to memory_mem_dqs[3]_IN (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.080
    Info (332172): Setup clock transfer from memory_mem_dqs[3]_IN (Rise) to memory_mem_dqs[3]_IN (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.080
    Info (332172): Setup clock transfer from lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to memory_mem_dqs[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Hold clock transfer from lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to memory_mem_dqs[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Setup clock transfer from lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to memory_mem_dqs[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Hold clock transfer from lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to memory_mem_dqs[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Setup clock transfer from lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to memory_mem_dqs[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Hold clock transfer from lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to memory_mem_dqs[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Setup clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to memory_mem_dqs[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.190
    Info (332172): Hold clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to memory_mem_dqs[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.190
    Info (332172): Setup clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to memory_mem_dqs[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.190
    Info (332172): Hold clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to memory_mem_dqs[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.190
    Info (332172): Setup clock transfer from lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to memory_mem_dqs[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Hold clock transfer from lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to memory_mem_dqs[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Setup clock transfer from lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to memory_mem_dqs[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Hold clock transfer from lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to memory_mem_dqs[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Setup clock transfer from lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to memory_mem_dqs[1]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Hold clock transfer from lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to memory_mem_dqs[1]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Setup clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to memory_mem_dqs[1]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.190
    Info (332172): Hold clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to memory_mem_dqs[1]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.190
    Info (332172): Setup clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to memory_mem_dqs[1]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.190
    Info (332172): Hold clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to memory_mem_dqs[1]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.190
    Info (332172): Setup clock transfer from lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to memory_mem_dqs[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Hold clock transfer from lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to memory_mem_dqs[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Setup clock transfer from lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to memory_mem_dqs[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Hold clock transfer from lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to memory_mem_dqs[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Setup clock transfer from lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to memory_mem_dqs[2]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Hold clock transfer from lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to memory_mem_dqs[2]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Setup clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to memory_mem_dqs[2]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.190
    Info (332172): Hold clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to memory_mem_dqs[2]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.130
    Info (332172): Setup clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to memory_mem_dqs[2]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.190
    Info (332172): Hold clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to memory_mem_dqs[2]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.130
    Info (332172): Setup clock transfer from lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to memory_mem_dqs[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Hold clock transfer from lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to memory_mem_dqs[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Setup clock transfer from lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to memory_mem_dqs[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Hold clock transfer from lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to memory_mem_dqs[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Setup clock transfer from lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to memory_mem_dqs[3]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Hold clock transfer from lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to memory_mem_dqs[3]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Setup clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to memory_mem_dqs[3]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.190
    Info (332172): Hold clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to memory_mem_dqs[3]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.190
    Info (332172): Setup clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to memory_mem_dqs[3]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.190
    Info (332172): Hold clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to memory_mem_dqs[3]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.190
    Info (332172): Setup clock transfer from lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to memory_mem_dqs_n[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Hold clock transfer from lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to memory_mem_dqs_n[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Setup clock transfer from lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to memory_mem_dqs_n[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Hold clock transfer from lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to memory_mem_dqs_n[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Setup clock transfer from lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to memory_mem_dqs_n[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Hold clock transfer from lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to memory_mem_dqs_n[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Setup clock transfer from lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to memory_mem_dqs_n[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Hold clock transfer from lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to memory_mem_dqs_n[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Setup clock transfer from lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to memory_mem_dqs_n[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Hold clock transfer from lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to memory_mem_dqs_n[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Setup clock transfer from lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to memory_mem_dqs_n[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Hold clock transfer from lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to memory_mem_dqs_n[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Setup clock transfer from lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to memory_mem_dqs_n[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Hold clock transfer from lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to memory_mem_dqs_n[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Setup clock transfer from lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to memory_mem_dqs_n[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Hold clock transfer from lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to memory_mem_dqs_n[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 18 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
    Info (332111):    2.500 lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk
    Info (332111):    2.500 lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk
    Info (332111):    2.500 memory_mem_ck
    Info (332111):    2.500 memory_mem_ck_n
    Info (332111):    2.500 memory_mem_dqs[0]_IN
    Info (332111):    2.500 memory_mem_dqs[0]_OUT
    Info (332111):    2.500 memory_mem_dqs[1]_IN
    Info (332111):    2.500 memory_mem_dqs[1]_OUT
    Info (332111):    2.500 memory_mem_dqs[2]_IN
    Info (332111):    2.500 memory_mem_dqs[2]_OUT
    Info (332111):    2.500 memory_mem_dqs[3]_IN
    Info (332111):    2.500 memory_mem_dqs[3]_OUT
    Info (332111):    2.500 memory_mem_dqs_n[0]_OUT
    Info (332111):    2.500 memory_mem_dqs_n[1]_OUT
    Info (332111):    2.500 memory_mem_dqs_n[2]_OUT
    Info (332111):    2.500 memory_mem_dqs_n[3]_OUT
    Info (332111):    2.500 u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 8 registers into blocks of type EC
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "DDR3_A[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_A[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_A[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_A[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_A[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_A[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_A[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_A[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_A[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_A[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_A[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_A[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_A[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_A[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_A[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_BA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_BA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_BA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_CAS_n" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_CKE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_CK_n" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_CK_p" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_CS_n" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_DM[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_DM[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_DM[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_DM[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_DQS_n[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_DQS_n[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_DQS_n[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_DQS_n[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_DQS_p[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_DQS_p[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_DQS_p[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_DQS_p[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_DQ[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_DQ[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_DQ[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_DQ[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_DQ[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_DQ[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_DQ[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_DQ[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_DQ[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_DQ[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_DQ[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_DQ[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_DQ[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_DQ[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_DQ[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_DQ[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_ODT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_RAS_n" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_RESET_n" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_RZQ" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR3_WE_n" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_GXB_RX_p[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_GXB_RX_p[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_GXB_RX_p[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_GXB_RX_p[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_GXB_RX_p[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_GXB_RX_p[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_GXB_RX_p[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_GXB_RX_p[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_GXB_TX_p[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_GXB_TX_p[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_GXB_TX_p[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_GXB_TX_p[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_GXB_TX_p[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_GXB_TX_p[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_GXB_TX_p[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_GXB_TX_p[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_REF_CLK_p" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:01:29
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:12
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:40
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 7% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 32% of the available device resources in the region that extends from location X33_Y11 to location X44_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:47
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 12.31 seconds.
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 5CSXFC6D6F31C8ES are preliminary
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 5CSXFC6D6F31C8ES are preliminary
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:02:30
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 89 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin AUD_ADCLRCK has a permanently enabled output enable
    Info (169065): Pin AUD_BCLK has a permanently enabled output enable
    Info (169065): Pin AUD_DACLRCK has a permanently enabled output enable
    Info (169065): Pin HSMC_D[0] has a permanently disabled output enable
    Info (169065): Pin HSMC_D[1] has a permanently disabled output enable
    Info (169065): Pin HSMC_D[2] has a permanently disabled output enable
    Info (169065): Pin HSMC_D[3] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_n[0] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_n[1] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_n[2] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_n[3] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_n[4] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_n[5] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_n[6] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_n[7] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_n[8] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_n[9] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_n[10] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_n[11] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_n[12] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_n[13] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_n[14] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_n[15] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_n[16] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_p[0] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_p[1] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_p[2] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_p[3] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_p[4] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_p[5] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_p[6] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_p[7] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_p[8] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_p[9] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_p[10] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_p[11] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_p[12] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_p[13] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_p[14] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_p[15] has a permanently disabled output enable
    Info (169065): Pin HSMC_RX_p[16] has a permanently disabled output enable
    Info (169065): Pin HSMC_SDA has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_n[0] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_n[1] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_n[2] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_n[3] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_n[4] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_n[5] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_n[6] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_n[7] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_n[8] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_n[9] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_n[10] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_n[11] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_n[12] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_n[13] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_n[14] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_n[15] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_n[16] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_p[0] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_p[1] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_p[2] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_p[3] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_p[4] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_p[5] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_p[6] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_p[7] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_p[8] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_p[9] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_p[10] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_p[11] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_p[12] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_p[13] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_p[14] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_p[15] has a permanently disabled output enable
    Info (169065): Pin HSMC_TX_p[16] has a permanently disabled output enable
    Info (169065): Pin SI5338_SCL has a permanently disabled output enable
    Info (169065): Pin SI5338_SDA has a permanently disabled output enable
    Info (169065): Pin USB_B2_DATA[0] has a permanently disabled output enable
    Info (169065): Pin USB_B2_DATA[1] has a permanently disabled output enable
    Info (169065): Pin USB_B2_DATA[2] has a permanently disabled output enable
    Info (169065): Pin USB_B2_DATA[3] has a permanently disabled output enable
    Info (169065): Pin USB_B2_DATA[4] has a permanently disabled output enable
    Info (169065): Pin USB_B2_DATA[5] has a permanently disabled output enable
    Info (169065): Pin USB_B2_DATA[6] has a permanently disabled output enable
    Info (169065): Pin USB_B2_DATA[7] has a permanently disabled output enable
    Info (169065): Pin USB_SCL has a permanently disabled output enable
    Info (169065): Pin USB_SDA has a permanently disabled output enable
    Info (169065): Pin hps_io_hps_io_gpio_inst_GPIO00 has a permanently disabled output enable
Info (169186): Following groups of pins have the same dynamic on-chip termination control
    Info (169185): Following pins have the same dynamic on-chip termination control: lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[3] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[19] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc
        Info (169066): Type bi-directional pin memory_mem_dqs[3] uses the Differential 1.5-V SSTL Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[10] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[26] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[1] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[9] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[17] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[25] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc
        Info (169066): Type bi-directional pin memory_mem_dqs[1] uses the Differential 1.5-V SSTL Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[0] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[8] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[16] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[24] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc
        Info (169066): Type bi-directional pin memory_mem_dqs[0] uses the Differential 1.5-V SSTL Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[7] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[15] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[23] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[31] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc_bar
        Info (169066): Type bi-directional pin memory_mem_dqs_n[3] uses the Differential 1.5-V SSTL Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[6] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[14] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[22] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[30] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc_bar
        Info (169066): Type bi-directional pin memory_mem_dqs_n[2] uses the Differential 1.5-V SSTL Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[5] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[13] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[21] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[29] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc_bar
        Info (169066): Type bi-directional pin memory_mem_dqs_n[1] uses the Differential 1.5-V SSTL Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[4] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[12] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[20] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[28] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc_bar
        Info (169066): Type bi-directional pin memory_mem_dqs_n[0] uses the Differential 1.5-V SSTL Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[11] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[27] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[2] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[18] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: lab3:u0|lab3_hps_0:hps_0|lab3_hps_0_hps_io:hps_io|lab3_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc
        Info (169066): Type bi-directional pin memory_mem_dqs[2] uses the Differential 1.5-V SSTL Class I I/O standard
Info: Quartus II 32-bit Fitter was successful. 0 errors, 121 warnings
    Info: Peak virtual memory: 1879 megabytes
    Info: Processing ended: Wed May 14 18:44:38 2014
    Info: Elapsed time: 00:07:27
    Info: Total CPU time (on all processors): 00:09:24


