TimeQuest Timing Analyzer report for Processor
Wed Nov 15 16:55:49 2017
Quartus II 32-bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Hold: 'clock'
 13. Slow Model Minimum Pulse Width: 'clock'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clock'
 24. Fast Model Hold: 'clock'
 25. Fast Model Minimum Pulse Width: 'clock'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition ;
; Revision Name      ; Processor                                                       ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C20F484C7                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+------------------------------------------------+
; Slow Model Fmax Summary                        ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 6.04 MHz ; 6.04 MHz        ; clock      ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------+
; Slow Model Setup Summary         ;
+-------+----------+---------------+
; Clock ; Slack    ; End Point TNS ;
+-------+----------+---------------+
; clock ; -164.521 ; -15620.618    ;
+-------+----------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -3.620 ; -38.649       ;
+-------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -2.064 ; -1052.673             ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                    ;
+----------+--------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node          ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+--------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -164.521 ; CU:Step1|stage[31] ; CU:Step1|extend[1]     ; clock        ; clock       ; 1.000        ; 0.002      ; 165.561    ;
; -164.521 ; CU:Step1|stage[31] ; CU:Step1|extend[0]     ; clock        ; clock       ; 1.000        ; 0.002      ; 165.561    ;
; -164.378 ; CU:Step1|stage[0]  ; CU:Step1|extend[1]     ; clock        ; clock       ; 1.000        ; -0.001     ; 165.415    ;
; -164.378 ; CU:Step1|stage[0]  ; CU:Step1|extend[0]     ; clock        ; clock       ; 1.000        ; -0.001     ; 165.415    ;
; -164.117 ; CU:Step1|stage[31] ; CU:Step1|IOMem_write   ; clock        ; clock       ; 1.000        ; -0.036     ; 165.119    ;
; -164.101 ; CU:Step1|stage[2]  ; CU:Step1|extend[1]     ; clock        ; clock       ; 1.000        ; -0.002     ; 165.137    ;
; -164.101 ; CU:Step1|stage[2]  ; CU:Step1|extend[0]     ; clock        ; clock       ; 1.000        ; -0.002     ; 165.137    ;
; -164.078 ; CU:Step1|stage[31] ; CU:Step1|MainMem_write ; clock        ; clock       ; 1.000        ; 0.003      ; 165.119    ;
; -164.049 ; CU:Step1|stage[31] ; CU:Step1|alu_op[2]     ; clock        ; clock       ; 1.000        ; 0.002      ; 165.089    ;
; -164.049 ; CU:Step1|stage[31] ; CU:Step1|alu_op[1]     ; clock        ; clock       ; 1.000        ; 0.002      ; 165.089    ;
; -164.049 ; CU:Step1|stage[31] ; CU:Step1|alu_op[0]     ; clock        ; clock       ; 1.000        ; 0.002      ; 165.089    ;
; -163.974 ; CU:Step1|stage[0]  ; CU:Step1|IOMem_write   ; clock        ; clock       ; 1.000        ; -0.039     ; 164.973    ;
; -163.935 ; CU:Step1|stage[0]  ; CU:Step1|MainMem_write ; clock        ; clock       ; 1.000        ; 0.000      ; 164.973    ;
; -163.906 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[2]     ; clock        ; clock       ; 1.000        ; -0.001     ; 164.943    ;
; -163.906 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[1]     ; clock        ; clock       ; 1.000        ; -0.001     ; 164.943    ;
; -163.906 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[0]     ; clock        ; clock       ; 1.000        ; -0.001     ; 164.943    ;
; -163.797 ; CU:Step1|stage[31] ; CU:Step1|y_select[0]   ; clock        ; clock       ; 1.000        ; 0.004      ; 164.839    ;
; -163.731 ; CU:Step1|stage[31] ; CU:Step1|ma_select     ; clock        ; clock       ; 1.000        ; -0.126     ; 164.643    ;
; -163.697 ; CU:Step1|stage[2]  ; CU:Step1|IOMem_write   ; clock        ; clock       ; 1.000        ; -0.040     ; 164.695    ;
; -163.681 ; CU:Step1|stage[31] ; CU:Step1|c_select[1]   ; clock        ; clock       ; 1.000        ; 0.004      ; 164.723    ;
; -163.681 ; CU:Step1|stage[31] ; CU:Step1|rf_write      ; clock        ; clock       ; 1.000        ; 0.004      ; 164.723    ;
; -163.681 ; CU:Step1|stage[31] ; CU:Step1|c_select[0]   ; clock        ; clock       ; 1.000        ; 0.004      ; 164.723    ;
; -163.676 ; CU:Step1|stage[31] ; CU:Step1|b_select      ; clock        ; clock       ; 1.000        ; 0.004      ; 164.718    ;
; -163.658 ; CU:Step1|stage[2]  ; CU:Step1|MainMem_write ; clock        ; clock       ; 1.000        ; -0.001     ; 164.695    ;
; -163.654 ; CU:Step1|stage[0]  ; CU:Step1|y_select[0]   ; clock        ; clock       ; 1.000        ; 0.001      ; 164.693    ;
; -163.644 ; CU:Step1|stage[1]  ; CU:Step1|extend[1]     ; clock        ; clock       ; 1.000        ; 0.008      ; 164.690    ;
; -163.644 ; CU:Step1|stage[1]  ; CU:Step1|extend[0]     ; clock        ; clock       ; 1.000        ; 0.008      ; 164.690    ;
; -163.629 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[2]     ; clock        ; clock       ; 1.000        ; -0.002     ; 164.665    ;
; -163.629 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[1]     ; clock        ; clock       ; 1.000        ; -0.002     ; 164.665    ;
; -163.629 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[0]     ; clock        ; clock       ; 1.000        ; -0.002     ; 164.665    ;
; -163.588 ; CU:Step1|stage[0]  ; CU:Step1|ma_select     ; clock        ; clock       ; 1.000        ; -0.129     ; 164.497    ;
; -163.538 ; CU:Step1|stage[0]  ; CU:Step1|c_select[1]   ; clock        ; clock       ; 1.000        ; 0.001      ; 164.577    ;
; -163.538 ; CU:Step1|stage[0]  ; CU:Step1|rf_write      ; clock        ; clock       ; 1.000        ; 0.001      ; 164.577    ;
; -163.538 ; CU:Step1|stage[0]  ; CU:Step1|c_select[0]   ; clock        ; clock       ; 1.000        ; 0.001      ; 164.577    ;
; -163.533 ; CU:Step1|stage[0]  ; CU:Step1|b_select      ; clock        ; clock       ; 1.000        ; 0.001      ; 164.572    ;
; -163.514 ; CU:Step1|stage[4]  ; CU:Step1|extend[1]     ; clock        ; clock       ; 1.000        ; -0.001     ; 164.551    ;
; -163.514 ; CU:Step1|stage[4]  ; CU:Step1|extend[0]     ; clock        ; clock       ; 1.000        ; -0.001     ; 164.551    ;
; -163.450 ; CU:Step1|stage[31] ; CU:Step1|pc_select     ; clock        ; clock       ; 1.000        ; 0.004      ; 164.492    ;
; -163.450 ; CU:Step1|stage[31] ; CU:Step1|inc_select    ; clock        ; clock       ; 1.000        ; 0.004      ; 164.492    ;
; -163.389 ; CU:Step1|stage[5]  ; CU:Step1|extend[1]     ; clock        ; clock       ; 1.000        ; -0.001     ; 164.426    ;
; -163.389 ; CU:Step1|stage[5]  ; CU:Step1|extend[0]     ; clock        ; clock       ; 1.000        ; -0.001     ; 164.426    ;
; -163.377 ; CU:Step1|stage[2]  ; CU:Step1|y_select[0]   ; clock        ; clock       ; 1.000        ; 0.000      ; 164.415    ;
; -163.331 ; CU:Step1|stage[31] ; CU:Step1|y_select[1]   ; clock        ; clock       ; 1.000        ; 0.004      ; 164.373    ;
; -163.329 ; CU:Step1|stage[7]  ; CU:Step1|extend[1]     ; clock        ; clock       ; 1.000        ; -0.001     ; 164.366    ;
; -163.329 ; CU:Step1|stage[7]  ; CU:Step1|extend[0]     ; clock        ; clock       ; 1.000        ; -0.001     ; 164.366    ;
; -163.311 ; CU:Step1|stage[2]  ; CU:Step1|ma_select     ; clock        ; clock       ; 1.000        ; -0.130     ; 164.219    ;
; -163.307 ; CU:Step1|stage[0]  ; CU:Step1|pc_select     ; clock        ; clock       ; 1.000        ; 0.001      ; 164.346    ;
; -163.307 ; CU:Step1|stage[0]  ; CU:Step1|inc_select    ; clock        ; clock       ; 1.000        ; 0.001      ; 164.346    ;
; -163.297 ; CU:Step1|stage[31] ; CU:Step1|b_inv         ; clock        ; clock       ; 1.000        ; 0.004      ; 164.339    ;
; -163.261 ; CU:Step1|stage[2]  ; CU:Step1|c_select[1]   ; clock        ; clock       ; 1.000        ; 0.000      ; 164.299    ;
; -163.261 ; CU:Step1|stage[2]  ; CU:Step1|rf_write      ; clock        ; clock       ; 1.000        ; 0.000      ; 164.299    ;
; -163.261 ; CU:Step1|stage[2]  ; CU:Step1|c_select[0]   ; clock        ; clock       ; 1.000        ; 0.000      ; 164.299    ;
; -163.256 ; CU:Step1|stage[2]  ; CU:Step1|b_select      ; clock        ; clock       ; 1.000        ; 0.000      ; 164.294    ;
; -163.240 ; CU:Step1|stage[1]  ; CU:Step1|IOMem_write   ; clock        ; clock       ; 1.000        ; -0.030     ; 164.248    ;
; -163.229 ; CU:Step1|stage[31] ; CU:Step1|ir_enable     ; clock        ; clock       ; 1.000        ; 0.002      ; 164.269    ;
; -163.201 ; CU:Step1|stage[1]  ; CU:Step1|MainMem_write ; clock        ; clock       ; 1.000        ; 0.009      ; 164.248    ;
; -163.188 ; CU:Step1|stage[0]  ; CU:Step1|y_select[1]   ; clock        ; clock       ; 1.000        ; 0.001      ; 164.227    ;
; -163.181 ; CU:Step1|stage[6]  ; CU:Step1|extend[1]     ; clock        ; clock       ; 1.000        ; 0.012      ; 164.231    ;
; -163.181 ; CU:Step1|stage[6]  ; CU:Step1|extend[0]     ; clock        ; clock       ; 1.000        ; 0.012      ; 164.231    ;
; -163.172 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[2]     ; clock        ; clock       ; 1.000        ; 0.008      ; 164.218    ;
; -163.172 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[1]     ; clock        ; clock       ; 1.000        ; 0.008      ; 164.218    ;
; -163.172 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[0]     ; clock        ; clock       ; 1.000        ; 0.008      ; 164.218    ;
; -163.164 ; CU:Step1|stage[3]  ; CU:Step1|extend[1]     ; clock        ; clock       ; 1.000        ; 0.012      ; 164.214    ;
; -163.164 ; CU:Step1|stage[3]  ; CU:Step1|extend[0]     ; clock        ; clock       ; 1.000        ; 0.012      ; 164.214    ;
; -163.154 ; CU:Step1|stage[0]  ; CU:Step1|b_inv         ; clock        ; clock       ; 1.000        ; 0.001      ; 164.193    ;
; -163.110 ; CU:Step1|stage[4]  ; CU:Step1|IOMem_write   ; clock        ; clock       ; 1.000        ; -0.039     ; 164.109    ;
; -163.096 ; CU:Step1|stage[11] ; CU:Step1|extend[1]     ; clock        ; clock       ; 1.000        ; -0.001     ; 164.133    ;
; -163.096 ; CU:Step1|stage[11] ; CU:Step1|extend[0]     ; clock        ; clock       ; 1.000        ; -0.001     ; 164.133    ;
; -163.086 ; CU:Step1|stage[0]  ; CU:Step1|ir_enable     ; clock        ; clock       ; 1.000        ; -0.001     ; 164.123    ;
; -163.071 ; CU:Step1|stage[4]  ; CU:Step1|MainMem_write ; clock        ; clock       ; 1.000        ; 0.000      ; 164.109    ;
; -163.056 ; CU:Step1|stage[10] ; CU:Step1|extend[1]     ; clock        ; clock       ; 1.000        ; -0.001     ; 164.093    ;
; -163.056 ; CU:Step1|stage[10] ; CU:Step1|extend[0]     ; clock        ; clock       ; 1.000        ; -0.001     ; 164.093    ;
; -163.042 ; CU:Step1|stage[4]  ; CU:Step1|alu_op[2]     ; clock        ; clock       ; 1.000        ; -0.001     ; 164.079    ;
; -163.042 ; CU:Step1|stage[4]  ; CU:Step1|alu_op[1]     ; clock        ; clock       ; 1.000        ; -0.001     ; 164.079    ;
; -163.042 ; CU:Step1|stage[4]  ; CU:Step1|alu_op[0]     ; clock        ; clock       ; 1.000        ; -0.001     ; 164.079    ;
; -163.030 ; CU:Step1|stage[2]  ; CU:Step1|pc_select     ; clock        ; clock       ; 1.000        ; 0.000      ; 164.068    ;
; -163.030 ; CU:Step1|stage[2]  ; CU:Step1|inc_select    ; clock        ; clock       ; 1.000        ; 0.000      ; 164.068    ;
; -163.005 ; CU:Step1|stage[31] ; CU:Step1|pc_enable     ; clock        ; clock       ; 1.000        ; 0.004      ; 164.047    ;
; -162.985 ; CU:Step1|stage[5]  ; CU:Step1|IOMem_write   ; clock        ; clock       ; 1.000        ; -0.039     ; 163.984    ;
; -162.946 ; CU:Step1|stage[5]  ; CU:Step1|MainMem_write ; clock        ; clock       ; 1.000        ; 0.000      ; 163.984    ;
; -162.925 ; CU:Step1|stage[7]  ; CU:Step1|IOMem_write   ; clock        ; clock       ; 1.000        ; -0.039     ; 163.924    ;
; -162.920 ; CU:Step1|stage[1]  ; CU:Step1|y_select[0]   ; clock        ; clock       ; 1.000        ; 0.010      ; 163.968    ;
; -162.917 ; CU:Step1|stage[5]  ; CU:Step1|alu_op[2]     ; clock        ; clock       ; 1.000        ; -0.001     ; 163.954    ;
; -162.917 ; CU:Step1|stage[5]  ; CU:Step1|alu_op[1]     ; clock        ; clock       ; 1.000        ; -0.001     ; 163.954    ;
; -162.917 ; CU:Step1|stage[5]  ; CU:Step1|alu_op[0]     ; clock        ; clock       ; 1.000        ; -0.001     ; 163.954    ;
; -162.911 ; CU:Step1|stage[2]  ; CU:Step1|y_select[1]   ; clock        ; clock       ; 1.000        ; 0.000      ; 163.949    ;
; -162.886 ; CU:Step1|stage[7]  ; CU:Step1|MainMem_write ; clock        ; clock       ; 1.000        ; 0.000      ; 163.924    ;
; -162.877 ; CU:Step1|stage[2]  ; CU:Step1|b_inv         ; clock        ; clock       ; 1.000        ; 0.000      ; 163.915    ;
; -162.862 ; CU:Step1|stage[0]  ; CU:Step1|pc_enable     ; clock        ; clock       ; 1.000        ; 0.001      ; 163.901    ;
; -162.857 ; CU:Step1|stage[7]  ; CU:Step1|alu_op[2]     ; clock        ; clock       ; 1.000        ; -0.001     ; 163.894    ;
; -162.857 ; CU:Step1|stage[7]  ; CU:Step1|alu_op[1]     ; clock        ; clock       ; 1.000        ; -0.001     ; 163.894    ;
; -162.857 ; CU:Step1|stage[7]  ; CU:Step1|alu_op[0]     ; clock        ; clock       ; 1.000        ; -0.001     ; 163.894    ;
; -162.854 ; CU:Step1|stage[1]  ; CU:Step1|ma_select     ; clock        ; clock       ; 1.000        ; -0.120     ; 163.772    ;
; -162.809 ; CU:Step1|stage[2]  ; CU:Step1|ir_enable     ; clock        ; clock       ; 1.000        ; -0.002     ; 163.845    ;
; -162.804 ; CU:Step1|stage[1]  ; CU:Step1|c_select[1]   ; clock        ; clock       ; 1.000        ; 0.010      ; 163.852    ;
; -162.804 ; CU:Step1|stage[1]  ; CU:Step1|rf_write      ; clock        ; clock       ; 1.000        ; 0.010      ; 163.852    ;
; -162.804 ; CU:Step1|stage[1]  ; CU:Step1|c_select[0]   ; clock        ; clock       ; 1.000        ; 0.010      ; 163.852    ;
; -162.799 ; CU:Step1|stage[1]  ; CU:Step1|b_select      ; clock        ; clock       ; 1.000        ; 0.010      ; 163.847    ;
; -162.792 ; CU:Step1|stage[31] ; CU:Step1|mem_write     ; clock        ; clock       ; 1.000        ; 0.002      ; 163.832    ;
; -162.790 ; CU:Step1|stage[4]  ; CU:Step1|y_select[0]   ; clock        ; clock       ; 1.000        ; 0.001      ; 163.829    ;
+----------+--------------------+------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.620 ; BUFFREG:Step5|output[7]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[7]              ; clock        ; clock       ; -0.500       ; 4.743      ; 0.909      ;
; -3.509 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[3]              ; clock        ; clock       ; -0.500       ; 4.743      ; 1.020      ;
; -2.818 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[2]      ; clock        ; clock       ; -0.500       ; 4.765      ; 1.733      ;
; -2.805 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[1]      ; clock        ; clock       ; -0.500       ; 4.765      ; 1.746      ;
; -2.804 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[2]              ; clock        ; clock       ; -0.500       ; 4.753      ; 1.735      ;
; -2.795 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[1]              ; clock        ; clock       ; -0.500       ; 4.753      ; 1.744      ;
; -2.718 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[5]      ; clock        ; clock       ; -0.500       ; 4.765      ; 1.833      ;
; -2.706 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[5]              ; clock        ; clock       ; -0.500       ; 4.753      ; 1.833      ;
; -2.678 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[4]      ; clock        ; clock       ; -0.500       ; 4.765      ; 1.873      ;
; -2.664 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[4]              ; clock        ; clock       ; -0.500       ; 4.753      ; 1.875      ;
; -2.355 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[6]              ; clock        ; clock       ; -0.500       ; 4.758      ; 2.189      ;
; -1.962 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[6]      ; clock        ; clock       ; -0.500       ; 4.757      ; 2.581      ;
; -1.874 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[0]      ; clock        ; clock       ; -0.500       ; 4.755      ; 2.667      ;
; -1.861 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[0]              ; clock        ; clock       ; -0.500       ; 4.743      ; 2.668      ;
; -1.480 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[3]      ; clock        ; clock       ; -0.500       ; 4.755      ; 3.061      ;
; 0.445  ; CU:Step1|ir_enable                                                                ; CU:Step1|ir_enable                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|y_select[0]                                                              ; CU:Step1|y_select[0]                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|rf_write                                                                 ; CU:Step1|rf_write                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|mem_write                                                                ; CU:Step1|mem_write                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|pc_enable                                                                ; CU:Step1|pc_enable                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|b_inv                                                                    ; CU:Step1|b_inv                                                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|b_select                                                                 ; CU:Step1|b_select                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.620  ; BUFFREG:Step4|output[15]                                                          ; BUFFREG:Step5|output[15]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.906      ;
; 0.620  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[14]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.906      ;
; 0.623  ; BUFFREG:Step4|output[11]                                                          ; BUFFREG:Step5|output[11]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.909      ;
; 0.623  ; BUFFREG:Step4|output[8]                                                           ; BUFFREG:Step5|output[8]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.909      ;
; 0.625  ; BUFFREG:Step4|output[3]                                                           ; BUFFREG:Step5|output[3]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.911      ;
; 0.625  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[15]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.911      ;
; 0.626  ; BUFFREG:Step4|output[7]                                                           ; BUFFREG:Step5|output[7]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.912      ;
; 0.629  ; BUFFREG:Step4|output[14]                                                          ; BUFFREG:Step5|output[14]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.915      ;
; 0.638  ; BUFFREG:Step4|output[6]                                                           ; BUFFREG:Step5|output[6]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.924      ;
; 0.730  ; BUFFREG:Step4|output[0]                                                           ; BUFFREG:Step5|output[0]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.016      ;
; 0.731  ; BUFFREG:Step4|output[9]                                                           ; BUFFREG:Step5|output[9]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.017      ;
; 0.733  ; BUFFREG:Step4|output[10]                                                          ; BUFFREG:Step5|output[10]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.019      ;
; 0.739  ; BUFFREG:Step4|output[13]                                                          ; BUFFREG:Step5|output[13]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.025      ;
; 0.760  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[6]  ; BUFFREG:Step6|output[6]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.046      ;
; 0.762  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; BUFFREG:Step6|output[0]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.048      ;
; 0.765  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; BUFFREG:Step6|output[5]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.051      ;
; 0.765  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; BUFFREG:Step6|output[12]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.051      ;
; 0.766  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; BUFFREG:Step6|output[4]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.052      ;
; 0.883  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[1]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; clock        ; clock       ; 0.000        ; 0.001      ; 1.170      ;
; 0.943  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; BUFFREG:Step6|output[3]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.229      ;
; 0.949  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[4]                                                           ; clock        ; clock       ; 0.000        ; -0.001     ; 1.234      ;
; 0.951  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[0]                                                           ; clock        ; clock       ; 0.000        ; -0.001     ; 1.236      ;
; 0.952  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[10]                                                          ; clock        ; clock       ; 0.000        ; -0.001     ; 1.237      ;
; 0.953  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[5]                                                           ; clock        ; clock       ; 0.000        ; -0.001     ; 1.238      ;
; 0.961  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15] ; BUFFREG:Step6|output[15]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.247      ;
; 0.969  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; BUFFREG:Step6|output[10]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.255      ;
; 0.971  ; BUFFREG:Step7|output[11]                                                          ; BUFFREG:Step6|output[11]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.257      ;
; 0.989  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; BUFFREG:Step6|output[1]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.275      ;
; 1.005  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; BUFFREG:Step6|output[13]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.291      ;
; 1.008  ; BUFFREG:Step7|output[10]                                                          ; BUFFREG:Step6|output[10]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.294      ;
; 1.015  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; BUFFREG:Step6|output[11]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.301      ;
; 1.085  ; CU:Step1|ir_enable                                                                ; IR:Step12|Instruction[3]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.371      ;
; 1.085  ; CU:Step1|ir_enable                                                                ; IR:Step12|Instruction[2]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.371      ;
; 1.085  ; CU:Step1|ir_enable                                                                ; IR:Step12|Instruction[1]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.371      ;
; 1.085  ; CU:Step1|ir_enable                                                                ; IR:Step12|Instruction[0]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.371      ;
; 1.085  ; CU:Step1|ir_enable                                                                ; IR:Step12|Instruction[17]                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.371      ;
; 1.085  ; CU:Step1|ir_enable                                                                ; IR:Step12|Instruction[19]                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.371      ;
; 1.085  ; CU:Step1|ir_enable                                                                ; IR:Step12|Instruction[18]                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.371      ;
; 1.085  ; CU:Step1|ir_enable                                                                ; IR:Step12|Instruction[16]                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.371      ;
; 1.085  ; CU:Step1|ir_enable                                                                ; IR:Step12|Instruction[11]                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.371      ;
; 1.085  ; CU:Step1|ir_enable                                                                ; IR:Step12|Instruction[8]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.371      ;
; 1.160  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; 0.000        ; 0.104      ; 1.550      ;
; 1.174  ; CU:Step1|alu_op[2]                                                                ; BUFFREG:Step7|output[10]                                                          ; clock        ; clock       ; 0.000        ; -0.001     ; 1.459      ;
; 1.174  ; CU:Step1|alu_op[2]                                                                ; BUFFREG:Step7|output[11]                                                          ; clock        ; clock       ; 0.000        ; -0.001     ; 1.459      ;
; 1.185  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[11]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; clock        ; clock       ; 0.000        ; 0.005      ; 1.476      ;
; 1.188  ; BUFFREG:Step7|output[3]                                                           ; BUFFREG:Step6|output[3]                                                           ; clock        ; clock       ; 0.000        ; -0.009     ; 1.465      ;
; 1.190  ; BUFFREG:Step7|output[5]                                                           ; BUFFREG:Step6|output[5]                                                           ; clock        ; clock       ; 0.000        ; -0.010     ; 1.466      ;
; 1.200  ; CU:Step1|alu_op[1]                                                                ; BUFFREG:Step7|output[11]                                                          ; clock        ; clock       ; 0.000        ; -0.001     ; 1.485      ;
; 1.206  ; CU:Step1|y_select[0]                                                              ; BUFFREG:Step6|output[10]                                                          ; clock        ; clock       ; 0.000        ; -0.003     ; 1.489      ;
; 1.207  ; CU:Step1|y_select[0]                                                              ; BUFFREG:Step6|output[11]                                                          ; clock        ; clock       ; 0.000        ; -0.003     ; 1.490      ;
; 1.212  ; BUFFREG:Step7|output[13]                                                          ; BUFFREG:Step6|output[13]                                                          ; clock        ; clock       ; 0.000        ; 0.008      ; 1.506      ;
; 1.214  ; CU:Step1|y_select[0]                                                              ; BUFFREG:Step6|output[2]                                                           ; clock        ; clock       ; 0.000        ; -0.007     ; 1.493      ;
; 1.214  ; CU:Step1|y_select[0]                                                              ; BUFFREG:Step6|output[1]                                                           ; clock        ; clock       ; 0.000        ; -0.007     ; 1.493      ;
; 1.215  ; CU:Step1|y_select[0]                                                              ; BUFFREG:Step6|output[0]                                                           ; clock        ; clock       ; 0.000        ; -0.007     ; 1.494      ;
; 1.221  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[9]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]  ; clock        ; clock       ; 0.000        ; -0.001     ; 1.506      ;
; 1.238  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; clock        ; clock       ; 0.000        ; 0.104      ; 1.628      ;
; 1.243  ; BUFFREG:Step4|output[4]                                                           ; BUFFREG:Step5|output[4]                                                           ; clock        ; clock       ; 0.000        ; -0.002     ; 1.527      ;
; 1.244  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[5]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; clock        ; clock       ; 0.000        ; -0.002     ; 1.528      ;
; 1.247  ; BUFFREG:Step4|output[1]                                                           ; BUFFREG:Step5|output[1]                                                           ; clock        ; clock       ; 0.000        ; -0.002     ; 1.531      ;
; 1.248  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[3]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; clock        ; clock       ; 0.000        ; -0.002     ; 1.532      ;
; 1.265  ; IR:Step12|Instruction[3]                                                          ; BUFFREG:Step4|output[0]                                                           ; clock        ; clock       ; 0.000        ; -0.001     ; 1.550      ;
; 1.265  ; IR:Step12|Instruction[3]                                                          ; BUFFREG:Step4|output[2]                                                           ; clock        ; clock       ; 0.000        ; -0.001     ; 1.550      ;
; 1.265  ; IR:Step12|Instruction[3]                                                          ; BUFFREG:Step4|output[1]                                                           ; clock        ; clock       ; 0.000        ; -0.001     ; 1.550      ;
; 1.265  ; IR:Step12|Instruction[3]                                                          ; BUFFREG:Step4|output[3]                                                           ; clock        ; clock       ; 0.000        ; -0.001     ; 1.550      ;
; 1.265  ; IR:Step12|Instruction[3]                                                          ; BUFFREG:Step4|output[7]                                                           ; clock        ; clock       ; 0.000        ; -0.001     ; 1.550      ;
; 1.265  ; IR:Step12|Instruction[3]                                                          ; BUFFREG:Step4|output[8]                                                           ; clock        ; clock       ; 0.000        ; -0.001     ; 1.550      ;
; 1.265  ; IR:Step12|Instruction[3]                                                          ; BUFFREG:Step4|output[4]                                                           ; clock        ; clock       ; 0.000        ; -0.001     ; 1.550      ;
; 1.265  ; IR:Step12|Instruction[3]                                                          ; BUFFREG:Step4|output[5]                                                           ; clock        ; clock       ; 0.000        ; -0.001     ; 1.550      ;
; 1.265  ; IR:Step12|Instruction[3]                                                          ; BUFFREG:Step4|output[10]                                                          ; clock        ; clock       ; 0.000        ; -0.001     ; 1.550      ;
; 1.270  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[2]                                                           ; clock        ; clock       ; 0.000        ; -0.001     ; 1.555      ;
; 1.270  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[1]                                                           ; clock        ; clock       ; 0.000        ; -0.001     ; 1.555      ;
; 1.273  ; BUFFREG:Step7|output[15]                                                          ; BUFFREG:Step6|output[15]                                                          ; clock        ; clock       ; 0.000        ; 0.019      ; 1.578      ;
; 1.274  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[8]                                                           ; clock        ; clock       ; 0.000        ; -0.001     ; 1.559      ;
; 1.274  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[14]                                                          ; clock        ; clock       ; 0.000        ; -0.004     ; 1.556      ;
; 1.277  ; CU:Step1|alu_op[1]                                                                ; BUFFREG:Step7|output[4]                                                           ; clock        ; clock       ; 0.000        ; 0.001      ; 1.564      ;
; 1.278  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[12]                                                          ; clock        ; clock       ; 0.000        ; -0.004     ; 1.560      ;
; 1.301  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[7]                                                           ; clock        ; clock       ; 0.000        ; -0.001     ; 1.586      ;
; 1.303  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[3]                                                           ; clock        ; clock       ; 0.000        ; -0.001     ; 1.588      ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-----------+------------+---------+---------+------------+-----------------+
; Data Port ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-----------+------------+---------+---------+------------+-----------------+
; reset     ; clock      ; 169.374 ; 169.374 ; Rise       ; clock           ;
+-----------+------------+---------+---------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -8.356 ; -8.356 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; Stage_Output[*]   ; clock      ; 8.579  ; 8.579  ; Rise       ; clock           ;
;  Stage_Output[0]  ; clock      ; 8.004  ; 8.004  ; Rise       ; clock           ;
;  Stage_Output[1]  ; clock      ; 7.950  ; 7.950  ; Rise       ; clock           ;
;  Stage_Output[2]  ; clock      ; 8.023  ; 8.023  ; Rise       ; clock           ;
;  Stage_Output[3]  ; clock      ; 7.650  ; 7.650  ; Rise       ; clock           ;
;  Stage_Output[4]  ; clock      ; 7.562  ; 7.562  ; Rise       ; clock           ;
;  Stage_Output[5]  ; clock      ; 7.556  ; 7.556  ; Rise       ; clock           ;
;  Stage_Output[6]  ; clock      ; 7.977  ; 7.977  ; Rise       ; clock           ;
;  Stage_Output[7]  ; clock      ; 7.630  ; 7.630  ; Rise       ; clock           ;
;  Stage_Output[8]  ; clock      ; 7.945  ; 7.945  ; Rise       ; clock           ;
;  Stage_Output[9]  ; clock      ; 7.406  ; 7.406  ; Rise       ; clock           ;
;  Stage_Output[10] ; clock      ; 8.579  ; 8.579  ; Rise       ; clock           ;
;  Stage_Output[11] ; clock      ; 7.281  ; 7.281  ; Rise       ; clock           ;
;  Stage_Output[12] ; clock      ; 7.760  ; 7.760  ; Rise       ; clock           ;
;  Stage_Output[13] ; clock      ; 8.294  ; 8.294  ; Rise       ; clock           ;
;  Stage_Output[14] ; clock      ; 8.128  ; 8.128  ; Rise       ; clock           ;
;  Stage_Output[15] ; clock      ; 7.312  ; 7.312  ; Rise       ; clock           ;
;  Stage_Output[16] ; clock      ; 7.593  ; 7.593  ; Rise       ; clock           ;
;  Stage_Output[17] ; clock      ; 8.561  ; 8.561  ; Rise       ; clock           ;
;  Stage_Output[18] ; clock      ; 7.881  ; 7.881  ; Rise       ; clock           ;
;  Stage_Output[19] ; clock      ; 7.656  ; 7.656  ; Rise       ; clock           ;
;  Stage_Output[20] ; clock      ; 7.262  ; 7.262  ; Rise       ; clock           ;
;  Stage_Output[21] ; clock      ; 7.940  ; 7.940  ; Rise       ; clock           ;
;  Stage_Output[22] ; clock      ; 8.331  ; 8.331  ; Rise       ; clock           ;
;  Stage_Output[23] ; clock      ; 8.351  ; 8.351  ; Rise       ; clock           ;
;  Stage_Output[24] ; clock      ; 7.900  ; 7.900  ; Rise       ; clock           ;
;  Stage_Output[25] ; clock      ; 8.335  ; 8.335  ; Rise       ; clock           ;
;  Stage_Output[26] ; clock      ; 7.946  ; 7.946  ; Rise       ; clock           ;
;  Stage_Output[27] ; clock      ; 7.921  ; 7.921  ; Rise       ; clock           ;
;  Stage_Output[28] ; clock      ; 7.575  ; 7.575  ; Rise       ; clock           ;
;  Stage_Output[29] ; clock      ; 7.889  ; 7.889  ; Rise       ; clock           ;
;  Stage_Output[30] ; clock      ; 8.201  ; 8.201  ; Rise       ; clock           ;
;  Stage_Output[31] ; clock      ; 7.958  ; 7.958  ; Rise       ; clock           ;
; IOHEX0[*]         ; clock      ; 14.617 ; 14.617 ; Fall       ; clock           ;
;  IOHEX0[0]        ; clock      ; 14.202 ; 14.202 ; Fall       ; clock           ;
;  IOHEX0[1]        ; clock      ; 12.979 ; 12.979 ; Fall       ; clock           ;
;  IOHEX0[2]        ; clock      ; 12.985 ; 12.985 ; Fall       ; clock           ;
;  IOHEX0[3]        ; clock      ; 14.617 ; 14.617 ; Fall       ; clock           ;
;  IOHEX0[4]        ; clock      ; 13.377 ; 13.377 ; Fall       ; clock           ;
;  IOHEX0[5]        ; clock      ; 13.369 ; 13.369 ; Fall       ; clock           ;
;  IOHEX0[6]        ; clock      ; 12.464 ; 12.464 ; Fall       ; clock           ;
; IOLEDG[*]         ; clock      ; 14.993 ; 14.993 ; Fall       ; clock           ;
;  IOLEDG[0]        ; clock      ; 13.013 ; 13.013 ; Fall       ; clock           ;
;  IOLEDG[1]        ; clock      ; 12.729 ; 12.729 ; Fall       ; clock           ;
;  IOLEDG[2]        ; clock      ; 13.296 ; 13.296 ; Fall       ; clock           ;
;  IOLEDG[3]        ; clock      ; 14.467 ; 14.467 ; Fall       ; clock           ;
;  IOLEDG[4]        ; clock      ; 13.480 ; 13.480 ; Fall       ; clock           ;
;  IOLEDG[5]        ; clock      ; 14.993 ; 14.993 ; Fall       ; clock           ;
;  IOLEDG[6]        ; clock      ; 14.809 ; 14.809 ; Fall       ; clock           ;
;  IOLEDG[7]        ; clock      ; 14.526 ; 14.526 ; Fall       ; clock           ;
+-------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; Stage_Output[*]   ; clock      ; 7.262  ; 7.262  ; Rise       ; clock           ;
;  Stage_Output[0]  ; clock      ; 8.004  ; 8.004  ; Rise       ; clock           ;
;  Stage_Output[1]  ; clock      ; 7.950  ; 7.950  ; Rise       ; clock           ;
;  Stage_Output[2]  ; clock      ; 8.023  ; 8.023  ; Rise       ; clock           ;
;  Stage_Output[3]  ; clock      ; 7.650  ; 7.650  ; Rise       ; clock           ;
;  Stage_Output[4]  ; clock      ; 7.562  ; 7.562  ; Rise       ; clock           ;
;  Stage_Output[5]  ; clock      ; 7.556  ; 7.556  ; Rise       ; clock           ;
;  Stage_Output[6]  ; clock      ; 7.977  ; 7.977  ; Rise       ; clock           ;
;  Stage_Output[7]  ; clock      ; 7.630  ; 7.630  ; Rise       ; clock           ;
;  Stage_Output[8]  ; clock      ; 7.945  ; 7.945  ; Rise       ; clock           ;
;  Stage_Output[9]  ; clock      ; 7.406  ; 7.406  ; Rise       ; clock           ;
;  Stage_Output[10] ; clock      ; 8.579  ; 8.579  ; Rise       ; clock           ;
;  Stage_Output[11] ; clock      ; 7.281  ; 7.281  ; Rise       ; clock           ;
;  Stage_Output[12] ; clock      ; 7.760  ; 7.760  ; Rise       ; clock           ;
;  Stage_Output[13] ; clock      ; 8.294  ; 8.294  ; Rise       ; clock           ;
;  Stage_Output[14] ; clock      ; 8.128  ; 8.128  ; Rise       ; clock           ;
;  Stage_Output[15] ; clock      ; 7.312  ; 7.312  ; Rise       ; clock           ;
;  Stage_Output[16] ; clock      ; 7.593  ; 7.593  ; Rise       ; clock           ;
;  Stage_Output[17] ; clock      ; 8.561  ; 8.561  ; Rise       ; clock           ;
;  Stage_Output[18] ; clock      ; 7.881  ; 7.881  ; Rise       ; clock           ;
;  Stage_Output[19] ; clock      ; 7.656  ; 7.656  ; Rise       ; clock           ;
;  Stage_Output[20] ; clock      ; 7.262  ; 7.262  ; Rise       ; clock           ;
;  Stage_Output[21] ; clock      ; 7.940  ; 7.940  ; Rise       ; clock           ;
;  Stage_Output[22] ; clock      ; 8.331  ; 8.331  ; Rise       ; clock           ;
;  Stage_Output[23] ; clock      ; 8.351  ; 8.351  ; Rise       ; clock           ;
;  Stage_Output[24] ; clock      ; 7.900  ; 7.900  ; Rise       ; clock           ;
;  Stage_Output[25] ; clock      ; 8.335  ; 8.335  ; Rise       ; clock           ;
;  Stage_Output[26] ; clock      ; 7.946  ; 7.946  ; Rise       ; clock           ;
;  Stage_Output[27] ; clock      ; 7.921  ; 7.921  ; Rise       ; clock           ;
;  Stage_Output[28] ; clock      ; 7.575  ; 7.575  ; Rise       ; clock           ;
;  Stage_Output[29] ; clock      ; 7.889  ; 7.889  ; Rise       ; clock           ;
;  Stage_Output[30] ; clock      ; 8.201  ; 8.201  ; Rise       ; clock           ;
;  Stage_Output[31] ; clock      ; 7.958  ; 7.958  ; Rise       ; clock           ;
; IOHEX0[*]         ; clock      ; 12.464 ; 12.464 ; Fall       ; clock           ;
;  IOHEX0[0]        ; clock      ; 14.202 ; 14.202 ; Fall       ; clock           ;
;  IOHEX0[1]        ; clock      ; 12.979 ; 12.979 ; Fall       ; clock           ;
;  IOHEX0[2]        ; clock      ; 12.985 ; 12.985 ; Fall       ; clock           ;
;  IOHEX0[3]        ; clock      ; 14.617 ; 14.617 ; Fall       ; clock           ;
;  IOHEX0[4]        ; clock      ; 13.377 ; 13.377 ; Fall       ; clock           ;
;  IOHEX0[5]        ; clock      ; 13.369 ; 13.369 ; Fall       ; clock           ;
;  IOHEX0[6]        ; clock      ; 12.464 ; 12.464 ; Fall       ; clock           ;
; IOLEDG[*]         ; clock      ; 12.729 ; 12.729 ; Fall       ; clock           ;
;  IOLEDG[0]        ; clock      ; 13.013 ; 13.013 ; Fall       ; clock           ;
;  IOLEDG[1]        ; clock      ; 12.729 ; 12.729 ; Fall       ; clock           ;
;  IOLEDG[2]        ; clock      ; 13.296 ; 13.296 ; Fall       ; clock           ;
;  IOLEDG[3]        ; clock      ; 14.467 ; 14.467 ; Fall       ; clock           ;
;  IOLEDG[4]        ; clock      ; 13.480 ; 13.480 ; Fall       ; clock           ;
;  IOLEDG[5]        ; clock      ; 14.993 ; 14.993 ; Fall       ; clock           ;
;  IOLEDG[6]        ; clock      ; 14.809 ; 14.809 ; Fall       ; clock           ;
;  IOLEDG[7]        ; clock      ; 14.526 ; 14.526 ; Fall       ; clock           ;
+-------------------+------------+--------+--------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clock ; -64.107 ; -5943.549     ;
+-------+---------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -1.143 ; -10.835       ;
+-------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -2.000 ; -932.380              ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                   ;
+---------+--------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node          ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -64.107 ; CU:Step1|stage[31] ; CU:Step1|IOMem_write   ; clock        ; clock       ; 1.000        ; -0.398     ; 64.741     ;
; -64.062 ; CU:Step1|stage[0]  ; CU:Step1|IOMem_write   ; clock        ; clock       ; 1.000        ; -0.401     ; 64.693     ;
; -64.042 ; CU:Step1|stage[2]  ; CU:Step1|IOMem_write   ; clock        ; clock       ; 1.000        ; -0.402     ; 64.672     ;
; -63.882 ; CU:Step1|stage[31] ; CU:Step1|ma_select     ; clock        ; clock       ; 1.000        ; -0.452     ; 64.462     ;
; -63.837 ; CU:Step1|stage[0]  ; CU:Step1|ma_select     ; clock        ; clock       ; 1.000        ; -0.455     ; 64.414     ;
; -63.828 ; CU:Step1|stage[31] ; CU:Step1|extend[1]     ; clock        ; clock       ; 1.000        ; 0.002      ; 64.862     ;
; -63.828 ; CU:Step1|stage[31] ; CU:Step1|extend[0]     ; clock        ; clock       ; 1.000        ; 0.002      ; 64.862     ;
; -63.817 ; CU:Step1|stage[2]  ; CU:Step1|ma_select     ; clock        ; clock       ; 1.000        ; -0.456     ; 64.393     ;
; -63.783 ; CU:Step1|stage[0]  ; CU:Step1|extend[1]     ; clock        ; clock       ; 1.000        ; -0.001     ; 64.814     ;
; -63.783 ; CU:Step1|stage[0]  ; CU:Step1|extend[0]     ; clock        ; clock       ; 1.000        ; -0.001     ; 64.814     ;
; -63.764 ; CU:Step1|stage[1]  ; CU:Step1|IOMem_write   ; clock        ; clock       ; 1.000        ; -0.392     ; 64.404     ;
; -63.763 ; CU:Step1|stage[2]  ; CU:Step1|extend[1]     ; clock        ; clock       ; 1.000        ; -0.002     ; 64.793     ;
; -63.763 ; CU:Step1|stage[2]  ; CU:Step1|extend[0]     ; clock        ; clock       ; 1.000        ; -0.002     ; 64.793     ;
; -63.712 ; CU:Step1|stage[4]  ; CU:Step1|IOMem_write   ; clock        ; clock       ; 1.000        ; -0.401     ; 64.343     ;
; -63.706 ; CU:Step1|stage[31] ; CU:Step1|MainMem_write ; clock        ; clock       ; 1.000        ; 0.003      ; 64.741     ;
; -63.687 ; CU:Step1|stage[31] ; CU:Step1|alu_op[2]     ; clock        ; clock       ; 1.000        ; 0.002      ; 64.721     ;
; -63.687 ; CU:Step1|stage[31] ; CU:Step1|alu_op[1]     ; clock        ; clock       ; 1.000        ; 0.002      ; 64.721     ;
; -63.687 ; CU:Step1|stage[31] ; CU:Step1|alu_op[0]     ; clock        ; clock       ; 1.000        ; 0.002      ; 64.721     ;
; -63.663 ; CU:Step1|stage[5]  ; CU:Step1|IOMem_write   ; clock        ; clock       ; 1.000        ; -0.401     ; 64.294     ;
; -63.661 ; CU:Step1|stage[0]  ; CU:Step1|MainMem_write ; clock        ; clock       ; 1.000        ; 0.000      ; 64.693     ;
; -63.642 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[2]     ; clock        ; clock       ; 1.000        ; -0.001     ; 64.673     ;
; -63.642 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[1]     ; clock        ; clock       ; 1.000        ; -0.001     ; 64.673     ;
; -63.642 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[0]     ; clock        ; clock       ; 1.000        ; -0.001     ; 64.673     ;
; -63.641 ; CU:Step1|stage[2]  ; CU:Step1|MainMem_write ; clock        ; clock       ; 1.000        ; -0.001     ; 64.672     ;
; -63.628 ; CU:Step1|stage[7]  ; CU:Step1|IOMem_write   ; clock        ; clock       ; 1.000        ; -0.401     ; 64.259     ;
; -63.622 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[2]     ; clock        ; clock       ; 1.000        ; -0.002     ; 64.652     ;
; -63.622 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[1]     ; clock        ; clock       ; 1.000        ; -0.002     ; 64.652     ;
; -63.622 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[0]     ; clock        ; clock       ; 1.000        ; -0.002     ; 64.652     ;
; -63.615 ; CU:Step1|stage[3]  ; CU:Step1|IOMem_write   ; clock        ; clock       ; 1.000        ; -0.389     ; 64.258     ;
; -63.607 ; CU:Step1|stage[6]  ; CU:Step1|IOMem_write   ; clock        ; clock       ; 1.000        ; -0.389     ; 64.250     ;
; -63.546 ; CU:Step1|stage[31] ; CU:Step1|c_select[1]   ; clock        ; clock       ; 1.000        ; 0.004      ; 64.582     ;
; -63.546 ; CU:Step1|stage[31] ; CU:Step1|rf_write      ; clock        ; clock       ; 1.000        ; 0.004      ; 64.582     ;
; -63.546 ; CU:Step1|stage[31] ; CU:Step1|c_select[0]   ; clock        ; clock       ; 1.000        ; 0.004      ; 64.582     ;
; -63.539 ; CU:Step1|stage[31] ; CU:Step1|b_select      ; clock        ; clock       ; 1.000        ; 0.004      ; 64.575     ;
; -63.539 ; CU:Step1|stage[1]  ; CU:Step1|ma_select     ; clock        ; clock       ; 1.000        ; -0.446     ; 64.125     ;
; -63.509 ; CU:Step1|stage[10] ; CU:Step1|IOMem_write   ; clock        ; clock       ; 1.000        ; -0.401     ; 64.140     ;
; -63.507 ; CU:Step1|stage[31] ; CU:Step1|y_select[0]   ; clock        ; clock       ; 1.000        ; 0.004      ; 64.543     ;
; -63.501 ; CU:Step1|stage[0]  ; CU:Step1|c_select[1]   ; clock        ; clock       ; 1.000        ; 0.001      ; 64.534     ;
; -63.501 ; CU:Step1|stage[0]  ; CU:Step1|rf_write      ; clock        ; clock       ; 1.000        ; 0.001      ; 64.534     ;
; -63.501 ; CU:Step1|stage[0]  ; CU:Step1|c_select[0]   ; clock        ; clock       ; 1.000        ; 0.001      ; 64.534     ;
; -63.494 ; CU:Step1|stage[11] ; CU:Step1|IOMem_write   ; clock        ; clock       ; 1.000        ; -0.401     ; 64.125     ;
; -63.494 ; CU:Step1|stage[0]  ; CU:Step1|b_select      ; clock        ; clock       ; 1.000        ; 0.001      ; 64.527     ;
; -63.487 ; CU:Step1|stage[4]  ; CU:Step1|ma_select     ; clock        ; clock       ; 1.000        ; -0.455     ; 64.064     ;
; -63.485 ; CU:Step1|stage[1]  ; CU:Step1|extend[1]     ; clock        ; clock       ; 1.000        ; 0.008      ; 64.525     ;
; -63.485 ; CU:Step1|stage[1]  ; CU:Step1|extend[0]     ; clock        ; clock       ; 1.000        ; 0.008      ; 64.525     ;
; -63.481 ; CU:Step1|stage[2]  ; CU:Step1|c_select[1]   ; clock        ; clock       ; 1.000        ; 0.000      ; 64.513     ;
; -63.481 ; CU:Step1|stage[2]  ; CU:Step1|rf_write      ; clock        ; clock       ; 1.000        ; 0.000      ; 64.513     ;
; -63.481 ; CU:Step1|stage[2]  ; CU:Step1|c_select[0]   ; clock        ; clock       ; 1.000        ; 0.000      ; 64.513     ;
; -63.474 ; CU:Step1|stage[2]  ; CU:Step1|b_select      ; clock        ; clock       ; 1.000        ; 0.000      ; 64.506     ;
; -63.462 ; CU:Step1|stage[0]  ; CU:Step1|y_select[0]   ; clock        ; clock       ; 1.000        ; 0.001      ; 64.495     ;
; -63.460 ; CU:Step1|stage[31] ; CU:Step1|pc_select     ; clock        ; clock       ; 1.000        ; 0.004      ; 64.496     ;
; -63.460 ; CU:Step1|stage[31] ; CU:Step1|inc_select    ; clock        ; clock       ; 1.000        ; 0.004      ; 64.496     ;
; -63.442 ; CU:Step1|stage[2]  ; CU:Step1|y_select[0]   ; clock        ; clock       ; 1.000        ; 0.000      ; 64.474     ;
; -63.438 ; CU:Step1|stage[5]  ; CU:Step1|ma_select     ; clock        ; clock       ; 1.000        ; -0.455     ; 64.015     ;
; -63.433 ; CU:Step1|stage[4]  ; CU:Step1|extend[1]     ; clock        ; clock       ; 1.000        ; -0.001     ; 64.464     ;
; -63.433 ; CU:Step1|stage[4]  ; CU:Step1|extend[0]     ; clock        ; clock       ; 1.000        ; -0.001     ; 64.464     ;
; -63.415 ; CU:Step1|stage[0]  ; CU:Step1|pc_select     ; clock        ; clock       ; 1.000        ; 0.001      ; 64.448     ;
; -63.415 ; CU:Step1|stage[0]  ; CU:Step1|inc_select    ; clock        ; clock       ; 1.000        ; 0.001      ; 64.448     ;
; -63.403 ; CU:Step1|stage[7]  ; CU:Step1|ma_select     ; clock        ; clock       ; 1.000        ; -0.455     ; 63.980     ;
; -63.395 ; CU:Step1|stage[2]  ; CU:Step1|pc_select     ; clock        ; clock       ; 1.000        ; 0.000      ; 64.427     ;
; -63.395 ; CU:Step1|stage[2]  ; CU:Step1|inc_select    ; clock        ; clock       ; 1.000        ; 0.000      ; 64.427     ;
; -63.390 ; CU:Step1|stage[3]  ; CU:Step1|ma_select     ; clock        ; clock       ; 1.000        ; -0.443     ; 63.979     ;
; -63.384 ; CU:Step1|stage[5]  ; CU:Step1|extend[1]     ; clock        ; clock       ; 1.000        ; -0.001     ; 64.415     ;
; -63.384 ; CU:Step1|stage[5]  ; CU:Step1|extend[0]     ; clock        ; clock       ; 1.000        ; -0.001     ; 64.415     ;
; -63.382 ; CU:Step1|stage[6]  ; CU:Step1|ma_select     ; clock        ; clock       ; 1.000        ; -0.443     ; 63.971     ;
; -63.363 ; CU:Step1|stage[1]  ; CU:Step1|MainMem_write ; clock        ; clock       ; 1.000        ; 0.009      ; 64.404     ;
; -63.349 ; CU:Step1|stage[7]  ; CU:Step1|extend[1]     ; clock        ; clock       ; 1.000        ; -0.001     ; 64.380     ;
; -63.349 ; CU:Step1|stage[7]  ; CU:Step1|extend[0]     ; clock        ; clock       ; 1.000        ; -0.001     ; 64.380     ;
; -63.344 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[2]     ; clock        ; clock       ; 1.000        ; 0.008      ; 64.384     ;
; -63.344 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[1]     ; clock        ; clock       ; 1.000        ; 0.008      ; 64.384     ;
; -63.344 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[0]     ; clock        ; clock       ; 1.000        ; 0.008      ; 64.384     ;
; -63.341 ; CU:Step1|stage[15] ; CU:Step1|IOMem_write   ; clock        ; clock       ; 1.000        ; -0.401     ; 63.972     ;
; -63.336 ; CU:Step1|stage[3]  ; CU:Step1|extend[1]     ; clock        ; clock       ; 1.000        ; 0.011      ; 64.379     ;
; -63.336 ; CU:Step1|stage[3]  ; CU:Step1|extend[0]     ; clock        ; clock       ; 1.000        ; 0.011      ; 64.379     ;
; -63.328 ; CU:Step1|stage[6]  ; CU:Step1|extend[1]     ; clock        ; clock       ; 1.000        ; 0.011      ; 64.371     ;
; -63.328 ; CU:Step1|stage[6]  ; CU:Step1|extend[0]     ; clock        ; clock       ; 1.000        ; 0.011      ; 64.371     ;
; -63.325 ; CU:Step1|stage[31] ; CU:Step1|b_inv         ; clock        ; clock       ; 1.000        ; 0.004      ; 64.361     ;
; -63.316 ; CU:Step1|stage[31] ; CU:Step1|y_select[1]   ; clock        ; clock       ; 1.000        ; 0.004      ; 64.352     ;
; -63.311 ; CU:Step1|stage[4]  ; CU:Step1|MainMem_write ; clock        ; clock       ; 1.000        ; 0.000      ; 64.343     ;
; -63.292 ; CU:Step1|stage[4]  ; CU:Step1|alu_op[2]     ; clock        ; clock       ; 1.000        ; -0.001     ; 64.323     ;
; -63.292 ; CU:Step1|stage[4]  ; CU:Step1|alu_op[1]     ; clock        ; clock       ; 1.000        ; -0.001     ; 64.323     ;
; -63.292 ; CU:Step1|stage[4]  ; CU:Step1|alu_op[0]     ; clock        ; clock       ; 1.000        ; -0.001     ; 64.323     ;
; -63.284 ; CU:Step1|stage[10] ; CU:Step1|ma_select     ; clock        ; clock       ; 1.000        ; -0.455     ; 63.861     ;
; -63.280 ; CU:Step1|stage[0]  ; CU:Step1|b_inv         ; clock        ; clock       ; 1.000        ; 0.001      ; 64.313     ;
; -63.276 ; CU:Step1|stage[16] ; CU:Step1|IOMem_write   ; clock        ; clock       ; 1.000        ; -0.398     ; 63.910     ;
; -63.271 ; CU:Step1|stage[0]  ; CU:Step1|y_select[1]   ; clock        ; clock       ; 1.000        ; 0.001      ; 64.304     ;
; -63.269 ; CU:Step1|stage[11] ; CU:Step1|ma_select     ; clock        ; clock       ; 1.000        ; -0.455     ; 63.846     ;
; -63.264 ; CU:Step1|stage[8]  ; CU:Step1|IOMem_write   ; clock        ; clock       ; 1.000        ; -0.394     ; 63.902     ;
; -63.262 ; CU:Step1|stage[5]  ; CU:Step1|MainMem_write ; clock        ; clock       ; 1.000        ; 0.000      ; 64.294     ;
; -63.260 ; CU:Step1|stage[2]  ; CU:Step1|b_inv         ; clock        ; clock       ; 1.000        ; 0.000      ; 64.292     ;
; -63.253 ; CU:Step1|stage[31] ; CU:Step1|ir_enable     ; clock        ; clock       ; 1.000        ; 0.002      ; 64.287     ;
; -63.251 ; CU:Step1|stage[2]  ; CU:Step1|y_select[1]   ; clock        ; clock       ; 1.000        ; 0.000      ; 64.283     ;
; -63.243 ; CU:Step1|stage[5]  ; CU:Step1|alu_op[2]     ; clock        ; clock       ; 1.000        ; -0.001     ; 64.274     ;
; -63.243 ; CU:Step1|stage[5]  ; CU:Step1|alu_op[1]     ; clock        ; clock       ; 1.000        ; -0.001     ; 64.274     ;
; -63.243 ; CU:Step1|stage[5]  ; CU:Step1|alu_op[0]     ; clock        ; clock       ; 1.000        ; -0.001     ; 64.274     ;
; -63.230 ; CU:Step1|stage[10] ; CU:Step1|extend[1]     ; clock        ; clock       ; 1.000        ; -0.001     ; 64.261     ;
; -63.230 ; CU:Step1|stage[10] ; CU:Step1|extend[0]     ; clock        ; clock       ; 1.000        ; -0.001     ; 64.261     ;
; -63.227 ; CU:Step1|stage[7]  ; CU:Step1|MainMem_write ; clock        ; clock       ; 1.000        ; 0.000      ; 64.259     ;
; -63.215 ; CU:Step1|stage[11] ; CU:Step1|extend[1]     ; clock        ; clock       ; 1.000        ; -0.001     ; 64.246     ;
; -63.215 ; CU:Step1|stage[11] ; CU:Step1|extend[0]     ; clock        ; clock       ; 1.000        ; -0.001     ; 64.246     ;
+---------+--------------------+------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.143 ; BUFFREG:Step5|output[7]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[7]              ; clock        ; clock       ; -0.500       ; 1.883      ; 0.392      ;
; -1.065 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[3]              ; clock        ; clock       ; -0.500       ; 1.883      ; 0.470      ;
; -0.839 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[2]      ; clock        ; clock       ; -0.500       ; 1.893      ; 0.706      ;
; -0.834 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[1]      ; clock        ; clock       ; -0.500       ; 1.893      ; 0.711      ;
; -0.833 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[2]              ; clock        ; clock       ; -0.500       ; 1.889      ; 0.708      ;
; -0.831 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[1]              ; clock        ; clock       ; -0.500       ; 1.889      ; 0.710      ;
; -0.756 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[5]      ; clock        ; clock       ; -0.500       ; 1.893      ; 0.789      ;
; -0.752 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[5]              ; clock        ; clock       ; -0.500       ; 1.889      ; 0.789      ;
; -0.752 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[4]      ; clock        ; clock       ; -0.500       ; 1.893      ; 0.793      ;
; -0.746 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[4]              ; clock        ; clock       ; -0.500       ; 1.889      ; 0.795      ;
; -0.634 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[6]              ; clock        ; clock       ; -0.500       ; 1.894      ; 0.912      ;
; -0.468 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[0]      ; clock        ; clock       ; -0.500       ; 1.886      ; 1.070      ;
; -0.464 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[0]              ; clock        ; clock       ; -0.500       ; 1.882      ; 1.070      ;
; -0.452 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[6]      ; clock        ; clock       ; -0.500       ; 1.886      ; 1.086      ;
; -0.266 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[3]      ; clock        ; clock       ; -0.500       ; 1.886      ; 1.272      ;
; 0.052  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; 0.000        ; 0.464      ; 0.668      ;
; 0.054  ; BUFFREG:Step7|output[13]                                                          ; BUFFREG:Step6|output[13]                                                          ; clock        ; clock       ; 0.000        ; 0.412      ; 0.618      ;
; 0.102  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; clock        ; clock       ; 0.000        ; 0.464      ; 0.718      ;
; 0.179  ; BUFFREG:Step7|output[12]                                                          ; BUFFREG:Step6|output[12]                                                          ; clock        ; clock       ; 0.000        ; 0.412      ; 0.743      ;
; 0.215  ; CU:Step1|ir_enable                                                                ; CU:Step1|ir_enable                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|y_select[0]                                                              ; CU:Step1|y_select[0]                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|rf_write                                                                 ; CU:Step1|rf_write                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|mem_write                                                                ; CU:Step1|mem_write                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|pc_enable                                                                ; CU:Step1|pc_enable                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|b_inv                                                                    ; CU:Step1|b_inv                                                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|b_select                                                                 ; CU:Step1|b_select                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.238  ; BUFFREG:Step4|output[15]                                                          ; BUFFREG:Step5|output[15]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.390      ;
; 0.239  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[14]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.240  ; BUFFREG:Step4|output[11]                                                          ; BUFFREG:Step5|output[11]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[15]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.392      ;
; 0.241  ; BUFFREG:Step4|output[3]                                                           ; BUFFREG:Step5|output[3]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; BUFFREG:Step4|output[8]                                                           ; BUFFREG:Step5|output[8]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.242  ; BUFFREG:Step4|output[7]                                                           ; BUFFREG:Step5|output[7]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.394      ;
; 0.243  ; BUFFREG:Step4|output[14]                                                          ; BUFFREG:Step5|output[14]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.251  ; BUFFREG:Step4|output[6]                                                           ; BUFFREG:Step5|output[6]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.403      ;
; 0.290  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; BUFFREG:Step6|output[12]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.442      ;
; 0.316  ; BUFFREG:Step4|output[0]                                                           ; BUFFREG:Step5|output[0]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.468      ;
; 0.317  ; BUFFREG:Step4|output[9]                                                           ; BUFFREG:Step5|output[9]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.469      ;
; 0.317  ; BUFFREG:Step4|output[10]                                                          ; BUFFREG:Step5|output[10]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.469      ;
; 0.323  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[6]  ; BUFFREG:Step6|output[6]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.475      ;
; 0.324  ; BUFFREG:Step4|output[13]                                                          ; BUFFREG:Step5|output[13]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.476      ;
; 0.325  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; BUFFREG:Step6|output[0]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.477      ;
; 0.326  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; BUFFREG:Step6|output[5]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.478      ;
; 0.327  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; BUFFREG:Step6|output[4]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.479      ;
; 0.338  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[1]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; clock        ; clock       ; 0.000        ; 0.001      ; 0.491      ;
; 0.363  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15] ; BUFFREG:Step6|output[15]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.515      ;
; 0.364  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; BUFFREG:Step6|output[10]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.516      ;
; 0.366  ; BUFFREG:Step7|output[11]                                                          ; BUFFREG:Step6|output[11]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.518      ;
; 0.369  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; BUFFREG:Step6|output[13]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.521      ;
; 0.376  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[4]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.528      ;
; 0.377  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[0]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.529      ;
; 0.377  ; BUFFREG:Step7|output[10]                                                          ; BUFFREG:Step6|output[10]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[10]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.530      ;
; 0.379  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[5]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.531      ;
; 0.379  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; BUFFREG:Step6|output[11]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.531      ;
; 0.400  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; BUFFREG:Step6|output[3]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.552      ;
; 0.407  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; BUFFREG:Step6|output[1]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.559      ;
; 0.456  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[11]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; clock        ; clock       ; 0.000        ; 0.004      ; 0.612      ;
; 0.458  ; CU:Step1|y_select[0]                                                              ; BUFFREG:Step6|output[10]                                                          ; clock        ; clock       ; 0.000        ; -0.003     ; 0.607      ;
; 0.459  ; CU:Step1|alu_op[1]                                                                ; BUFFREG:Step7|output[11]                                                          ; clock        ; clock       ; 0.000        ; -0.001     ; 0.610      ;
; 0.460  ; CU:Step1|y_select[0]                                                              ; BUFFREG:Step6|output[11]                                                          ; clock        ; clock       ; 0.000        ; -0.003     ; 0.609      ;
; 0.461  ; BUFFREG:Step7|output[5]                                                           ; BUFFREG:Step6|output[5]                                                           ; clock        ; clock       ; 0.000        ; -0.009     ; 0.604      ;
; 0.464  ; BUFFREG:Step7|output[3]                                                           ; BUFFREG:Step6|output[3]                                                           ; clock        ; clock       ; 0.000        ; -0.008     ; 0.608      ;
; 0.467  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[9]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]  ; clock        ; clock       ; 0.000        ; -0.001     ; 0.618      ;
; 0.468  ; BUFFREG:Step7|output[15]                                                          ; BUFFREG:Step6|output[15]                                                          ; clock        ; clock       ; 0.000        ; 0.015      ; 0.635      ;
; 0.475  ; CU:Step1|y_select[0]                                                              ; BUFFREG:Step6|output[2]                                                           ; clock        ; clock       ; 0.000        ; -0.006     ; 0.621      ;
; 0.476  ; CU:Step1|y_select[0]                                                              ; BUFFREG:Step6|output[1]                                                           ; clock        ; clock       ; 0.000        ; -0.006     ; 0.622      ;
; 0.479  ; CU:Step1|y_select[0]                                                              ; BUFFREG:Step6|output[0]                                                           ; clock        ; clock       ; 0.000        ; -0.006     ; 0.625      ;
; 0.491  ; BUFFREG:Step4|output[1]                                                           ; BUFFREG:Step5|output[1]                                                           ; clock        ; clock       ; 0.000        ; -0.002     ; 0.641      ;
; 0.491  ; BUFFREG:Step4|output[4]                                                           ; BUFFREG:Step5|output[4]                                                           ; clock        ; clock       ; 0.000        ; -0.002     ; 0.641      ;
; 0.491  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[5]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; clock        ; clock       ; 0.000        ; -0.002     ; 0.641      ;
; 0.493  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[3]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; clock        ; clock       ; 0.000        ; -0.002     ; 0.643      ;
; 0.495  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[7]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.647      ;
; 0.497  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[2]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[1]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[3]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.649      ;
; 0.500  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[8]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.652      ;
; 0.503  ; CU:Step1|alu_op[1]                                                                ; BUFFREG:Step7|output[4]                                                           ; clock        ; clock       ; 0.000        ; 0.001      ; 0.656      ;
; 0.503  ; CU:Step1|y_select[0]                                                              ; BUFFREG:Step6|output[13]                                                          ; clock        ; clock       ; 0.000        ; -0.006     ; 0.649      ;
; 0.507  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[14]                                                          ; clock        ; clock       ; 0.000        ; -0.003     ; 0.656      ;
; 0.511  ; CU:Step1|ir_enable                                                                ; IR:Step12|Instruction[3]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; CU:Step1|ir_enable                                                                ; IR:Step12|Instruction[2]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; CU:Step1|ir_enable                                                                ; IR:Step12|Instruction[1]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; CU:Step1|ir_enable                                                                ; IR:Step12|Instruction[0]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; CU:Step1|ir_enable                                                                ; IR:Step12|Instruction[17]                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; CU:Step1|ir_enable                                                                ; IR:Step12|Instruction[19]                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; CU:Step1|ir_enable                                                                ; IR:Step12|Instruction[18]                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; CU:Step1|ir_enable                                                                ; IR:Step12|Instruction[16]                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; CU:Step1|ir_enable                                                                ; IR:Step12|Instruction[11]                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; CU:Step1|ir_enable                                                                ; IR:Step12|Instruction[8]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[12]                                                          ; clock        ; clock       ; 0.000        ; -0.003     ; 0.660      ;
; 0.527  ; CU:Step1|alu_op[2]                                                                ; BUFFREG:Step7|output[10]                                                          ; clock        ; clock       ; 0.000        ; -0.001     ; 0.678      ;
; 0.527  ; CU:Step1|alu_op[2]                                                                ; BUFFREG:Step7|output[11]                                                          ; clock        ; clock       ; 0.000        ; -0.001     ; 0.678      ;
; 0.544  ; BUFFREG:Step3|output[10]                                                          ; BUFFREG:Step7|output[10]                                                          ; clock        ; clock       ; 0.000        ; 0.002      ; 0.698      ;
; 0.547  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[0]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; clock        ; clock       ; 0.000        ; -0.012     ; 0.687      ;
; 0.552  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[2]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; clock        ; clock       ; 0.000        ; -0.001     ; 0.703      ;
; 0.553  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[8]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[8]  ; clock        ; clock       ; 0.000        ; -0.001     ; 0.704      ;
; 0.559  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]  ; BUFFREG:Step6|output[9]                                                           ; clock        ; clock       ; 0.000        ; -0.001     ; 0.710      ;
; 0.561  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[4]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; clock        ; clock       ; 0.000        ; -0.002     ; 0.711      ;
; 0.563  ; IR:Step12|Instruction[3]                                                          ; BUFFREG:Step4|output[0]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.715      ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; 66.937 ; 66.937 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -3.443 ; -3.443 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; Stage_Output[*]   ; clock      ; 4.443 ; 4.443 ; Rise       ; clock           ;
;  Stage_Output[0]  ; clock      ; 4.248 ; 4.248 ; Rise       ; clock           ;
;  Stage_Output[1]  ; clock      ; 4.210 ; 4.210 ; Rise       ; clock           ;
;  Stage_Output[2]  ; clock      ; 4.253 ; 4.253 ; Rise       ; clock           ;
;  Stage_Output[3]  ; clock      ; 4.006 ; 4.006 ; Rise       ; clock           ;
;  Stage_Output[4]  ; clock      ; 4.039 ; 4.039 ; Rise       ; clock           ;
;  Stage_Output[5]  ; clock      ; 4.031 ; 4.031 ; Rise       ; clock           ;
;  Stage_Output[6]  ; clock      ; 4.226 ; 4.226 ; Rise       ; clock           ;
;  Stage_Output[7]  ; clock      ; 4.084 ; 4.084 ; Rise       ; clock           ;
;  Stage_Output[8]  ; clock      ; 4.213 ; 4.213 ; Rise       ; clock           ;
;  Stage_Output[9]  ; clock      ; 4.017 ; 4.017 ; Rise       ; clock           ;
;  Stage_Output[10] ; clock      ; 4.442 ; 4.442 ; Rise       ; clock           ;
;  Stage_Output[11] ; clock      ; 3.882 ; 3.882 ; Rise       ; clock           ;
;  Stage_Output[12] ; clock      ; 4.157 ; 4.157 ; Rise       ; clock           ;
;  Stage_Output[13] ; clock      ; 4.347 ; 4.347 ; Rise       ; clock           ;
;  Stage_Output[14] ; clock      ; 4.324 ; 4.324 ; Rise       ; clock           ;
;  Stage_Output[15] ; clock      ; 3.961 ; 3.961 ; Rise       ; clock           ;
;  Stage_Output[16] ; clock      ; 4.064 ; 4.064 ; Rise       ; clock           ;
;  Stage_Output[17] ; clock      ; 4.443 ; 4.443 ; Rise       ; clock           ;
;  Stage_Output[18] ; clock      ; 4.161 ; 4.161 ; Rise       ; clock           ;
;  Stage_Output[19] ; clock      ; 4.045 ; 4.045 ; Rise       ; clock           ;
;  Stage_Output[20] ; clock      ; 3.873 ; 3.873 ; Rise       ; clock           ;
;  Stage_Output[21] ; clock      ; 4.207 ; 4.207 ; Rise       ; clock           ;
;  Stage_Output[22] ; clock      ; 4.359 ; 4.359 ; Rise       ; clock           ;
;  Stage_Output[23] ; clock      ; 4.374 ; 4.374 ; Rise       ; clock           ;
;  Stage_Output[24] ; clock      ; 4.191 ; 4.191 ; Rise       ; clock           ;
;  Stage_Output[25] ; clock      ; 4.366 ; 4.366 ; Rise       ; clock           ;
;  Stage_Output[26] ; clock      ; 4.116 ; 4.116 ; Rise       ; clock           ;
;  Stage_Output[27] ; clock      ; 4.182 ; 4.182 ; Rise       ; clock           ;
;  Stage_Output[28] ; clock      ; 4.002 ; 4.002 ; Rise       ; clock           ;
;  Stage_Output[29] ; clock      ; 4.171 ; 4.171 ; Rise       ; clock           ;
;  Stage_Output[30] ; clock      ; 4.302 ; 4.302 ; Rise       ; clock           ;
;  Stage_Output[31] ; clock      ; 4.117 ; 4.117 ; Rise       ; clock           ;
; IOHEX0[*]         ; clock      ; 6.872 ; 6.872 ; Fall       ; clock           ;
;  IOHEX0[0]        ; clock      ; 6.610 ; 6.610 ; Fall       ; clock           ;
;  IOHEX0[1]        ; clock      ; 6.162 ; 6.162 ; Fall       ; clock           ;
;  IOHEX0[2]        ; clock      ; 6.171 ; 6.171 ; Fall       ; clock           ;
;  IOHEX0[3]        ; clock      ; 6.872 ; 6.872 ; Fall       ; clock           ;
;  IOHEX0[4]        ; clock      ; 6.335 ; 6.335 ; Fall       ; clock           ;
;  IOHEX0[5]        ; clock      ; 6.332 ; 6.332 ; Fall       ; clock           ;
;  IOHEX0[6]        ; clock      ; 5.925 ; 5.925 ; Fall       ; clock           ;
; IOLEDG[*]         ; clock      ; 7.036 ; 7.036 ; Fall       ; clock           ;
;  IOLEDG[0]        ; clock      ; 6.137 ; 6.137 ; Fall       ; clock           ;
;  IOLEDG[1]        ; clock      ; 6.133 ; 6.133 ; Fall       ; clock           ;
;  IOLEDG[2]        ; clock      ; 6.304 ; 6.304 ; Fall       ; clock           ;
;  IOLEDG[3]        ; clock      ; 6.696 ; 6.696 ; Fall       ; clock           ;
;  IOLEDG[4]        ; clock      ; 6.408 ; 6.408 ; Fall       ; clock           ;
;  IOLEDG[5]        ; clock      ; 7.036 ; 7.036 ; Fall       ; clock           ;
;  IOLEDG[6]        ; clock      ; 6.850 ; 6.850 ; Fall       ; clock           ;
;  IOLEDG[7]        ; clock      ; 6.740 ; 6.740 ; Fall       ; clock           ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; Stage_Output[*]   ; clock      ; 3.873 ; 3.873 ; Rise       ; clock           ;
;  Stage_Output[0]  ; clock      ; 4.248 ; 4.248 ; Rise       ; clock           ;
;  Stage_Output[1]  ; clock      ; 4.210 ; 4.210 ; Rise       ; clock           ;
;  Stage_Output[2]  ; clock      ; 4.253 ; 4.253 ; Rise       ; clock           ;
;  Stage_Output[3]  ; clock      ; 4.006 ; 4.006 ; Rise       ; clock           ;
;  Stage_Output[4]  ; clock      ; 4.039 ; 4.039 ; Rise       ; clock           ;
;  Stage_Output[5]  ; clock      ; 4.031 ; 4.031 ; Rise       ; clock           ;
;  Stage_Output[6]  ; clock      ; 4.226 ; 4.226 ; Rise       ; clock           ;
;  Stage_Output[7]  ; clock      ; 4.084 ; 4.084 ; Rise       ; clock           ;
;  Stage_Output[8]  ; clock      ; 4.213 ; 4.213 ; Rise       ; clock           ;
;  Stage_Output[9]  ; clock      ; 4.017 ; 4.017 ; Rise       ; clock           ;
;  Stage_Output[10] ; clock      ; 4.442 ; 4.442 ; Rise       ; clock           ;
;  Stage_Output[11] ; clock      ; 3.882 ; 3.882 ; Rise       ; clock           ;
;  Stage_Output[12] ; clock      ; 4.157 ; 4.157 ; Rise       ; clock           ;
;  Stage_Output[13] ; clock      ; 4.347 ; 4.347 ; Rise       ; clock           ;
;  Stage_Output[14] ; clock      ; 4.324 ; 4.324 ; Rise       ; clock           ;
;  Stage_Output[15] ; clock      ; 3.961 ; 3.961 ; Rise       ; clock           ;
;  Stage_Output[16] ; clock      ; 4.064 ; 4.064 ; Rise       ; clock           ;
;  Stage_Output[17] ; clock      ; 4.443 ; 4.443 ; Rise       ; clock           ;
;  Stage_Output[18] ; clock      ; 4.161 ; 4.161 ; Rise       ; clock           ;
;  Stage_Output[19] ; clock      ; 4.045 ; 4.045 ; Rise       ; clock           ;
;  Stage_Output[20] ; clock      ; 3.873 ; 3.873 ; Rise       ; clock           ;
;  Stage_Output[21] ; clock      ; 4.207 ; 4.207 ; Rise       ; clock           ;
;  Stage_Output[22] ; clock      ; 4.359 ; 4.359 ; Rise       ; clock           ;
;  Stage_Output[23] ; clock      ; 4.374 ; 4.374 ; Rise       ; clock           ;
;  Stage_Output[24] ; clock      ; 4.191 ; 4.191 ; Rise       ; clock           ;
;  Stage_Output[25] ; clock      ; 4.366 ; 4.366 ; Rise       ; clock           ;
;  Stage_Output[26] ; clock      ; 4.116 ; 4.116 ; Rise       ; clock           ;
;  Stage_Output[27] ; clock      ; 4.182 ; 4.182 ; Rise       ; clock           ;
;  Stage_Output[28] ; clock      ; 4.002 ; 4.002 ; Rise       ; clock           ;
;  Stage_Output[29] ; clock      ; 4.171 ; 4.171 ; Rise       ; clock           ;
;  Stage_Output[30] ; clock      ; 4.302 ; 4.302 ; Rise       ; clock           ;
;  Stage_Output[31] ; clock      ; 4.117 ; 4.117 ; Rise       ; clock           ;
; IOHEX0[*]         ; clock      ; 5.925 ; 5.925 ; Fall       ; clock           ;
;  IOHEX0[0]        ; clock      ; 6.610 ; 6.610 ; Fall       ; clock           ;
;  IOHEX0[1]        ; clock      ; 6.162 ; 6.162 ; Fall       ; clock           ;
;  IOHEX0[2]        ; clock      ; 6.171 ; 6.171 ; Fall       ; clock           ;
;  IOHEX0[3]        ; clock      ; 6.872 ; 6.872 ; Fall       ; clock           ;
;  IOHEX0[4]        ; clock      ; 6.335 ; 6.335 ; Fall       ; clock           ;
;  IOHEX0[5]        ; clock      ; 6.332 ; 6.332 ; Fall       ; clock           ;
;  IOHEX0[6]        ; clock      ; 5.925 ; 5.925 ; Fall       ; clock           ;
; IOLEDG[*]         ; clock      ; 6.133 ; 6.133 ; Fall       ; clock           ;
;  IOLEDG[0]        ; clock      ; 6.137 ; 6.137 ; Fall       ; clock           ;
;  IOLEDG[1]        ; clock      ; 6.133 ; 6.133 ; Fall       ; clock           ;
;  IOLEDG[2]        ; clock      ; 6.304 ; 6.304 ; Fall       ; clock           ;
;  IOLEDG[3]        ; clock      ; 6.696 ; 6.696 ; Fall       ; clock           ;
;  IOLEDG[4]        ; clock      ; 6.408 ; 6.408 ; Fall       ; clock           ;
;  IOLEDG[5]        ; clock      ; 7.036 ; 7.036 ; Fall       ; clock           ;
;  IOLEDG[6]        ; clock      ; 6.850 ; 6.850 ; Fall       ; clock           ;
;  IOLEDG[7]        ; clock      ; 6.740 ; 6.740 ; Fall       ; clock           ;
+-------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                ;
+------------------+------------+---------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+---------+----------+---------+---------------------+
; Worst-case Slack ; -164.521   ; -3.620  ; N/A      ; N/A     ; -2.064              ;
;  clock           ; -164.521   ; -3.620  ; N/A      ; N/A     ; -2.064              ;
; Design-wide TNS  ; -15620.618 ; -38.649 ; 0.0      ; 0.0     ; -1052.673           ;
;  clock           ; -15620.618 ; -38.649 ; N/A      ; N/A     ; -1052.673           ;
+------------------+------------+---------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-----------+------------+---------+---------+------------+-----------------+
; Data Port ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-----------+------------+---------+---------+------------+-----------------+
; reset     ; clock      ; 169.374 ; 169.374 ; Rise       ; clock           ;
+-----------+------------+---------+---------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -3.443 ; -3.443 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; Stage_Output[*]   ; clock      ; 8.579  ; 8.579  ; Rise       ; clock           ;
;  Stage_Output[0]  ; clock      ; 8.004  ; 8.004  ; Rise       ; clock           ;
;  Stage_Output[1]  ; clock      ; 7.950  ; 7.950  ; Rise       ; clock           ;
;  Stage_Output[2]  ; clock      ; 8.023  ; 8.023  ; Rise       ; clock           ;
;  Stage_Output[3]  ; clock      ; 7.650  ; 7.650  ; Rise       ; clock           ;
;  Stage_Output[4]  ; clock      ; 7.562  ; 7.562  ; Rise       ; clock           ;
;  Stage_Output[5]  ; clock      ; 7.556  ; 7.556  ; Rise       ; clock           ;
;  Stage_Output[6]  ; clock      ; 7.977  ; 7.977  ; Rise       ; clock           ;
;  Stage_Output[7]  ; clock      ; 7.630  ; 7.630  ; Rise       ; clock           ;
;  Stage_Output[8]  ; clock      ; 7.945  ; 7.945  ; Rise       ; clock           ;
;  Stage_Output[9]  ; clock      ; 7.406  ; 7.406  ; Rise       ; clock           ;
;  Stage_Output[10] ; clock      ; 8.579  ; 8.579  ; Rise       ; clock           ;
;  Stage_Output[11] ; clock      ; 7.281  ; 7.281  ; Rise       ; clock           ;
;  Stage_Output[12] ; clock      ; 7.760  ; 7.760  ; Rise       ; clock           ;
;  Stage_Output[13] ; clock      ; 8.294  ; 8.294  ; Rise       ; clock           ;
;  Stage_Output[14] ; clock      ; 8.128  ; 8.128  ; Rise       ; clock           ;
;  Stage_Output[15] ; clock      ; 7.312  ; 7.312  ; Rise       ; clock           ;
;  Stage_Output[16] ; clock      ; 7.593  ; 7.593  ; Rise       ; clock           ;
;  Stage_Output[17] ; clock      ; 8.561  ; 8.561  ; Rise       ; clock           ;
;  Stage_Output[18] ; clock      ; 7.881  ; 7.881  ; Rise       ; clock           ;
;  Stage_Output[19] ; clock      ; 7.656  ; 7.656  ; Rise       ; clock           ;
;  Stage_Output[20] ; clock      ; 7.262  ; 7.262  ; Rise       ; clock           ;
;  Stage_Output[21] ; clock      ; 7.940  ; 7.940  ; Rise       ; clock           ;
;  Stage_Output[22] ; clock      ; 8.331  ; 8.331  ; Rise       ; clock           ;
;  Stage_Output[23] ; clock      ; 8.351  ; 8.351  ; Rise       ; clock           ;
;  Stage_Output[24] ; clock      ; 7.900  ; 7.900  ; Rise       ; clock           ;
;  Stage_Output[25] ; clock      ; 8.335  ; 8.335  ; Rise       ; clock           ;
;  Stage_Output[26] ; clock      ; 7.946  ; 7.946  ; Rise       ; clock           ;
;  Stage_Output[27] ; clock      ; 7.921  ; 7.921  ; Rise       ; clock           ;
;  Stage_Output[28] ; clock      ; 7.575  ; 7.575  ; Rise       ; clock           ;
;  Stage_Output[29] ; clock      ; 7.889  ; 7.889  ; Rise       ; clock           ;
;  Stage_Output[30] ; clock      ; 8.201  ; 8.201  ; Rise       ; clock           ;
;  Stage_Output[31] ; clock      ; 7.958  ; 7.958  ; Rise       ; clock           ;
; IOHEX0[*]         ; clock      ; 14.617 ; 14.617 ; Fall       ; clock           ;
;  IOHEX0[0]        ; clock      ; 14.202 ; 14.202 ; Fall       ; clock           ;
;  IOHEX0[1]        ; clock      ; 12.979 ; 12.979 ; Fall       ; clock           ;
;  IOHEX0[2]        ; clock      ; 12.985 ; 12.985 ; Fall       ; clock           ;
;  IOHEX0[3]        ; clock      ; 14.617 ; 14.617 ; Fall       ; clock           ;
;  IOHEX0[4]        ; clock      ; 13.377 ; 13.377 ; Fall       ; clock           ;
;  IOHEX0[5]        ; clock      ; 13.369 ; 13.369 ; Fall       ; clock           ;
;  IOHEX0[6]        ; clock      ; 12.464 ; 12.464 ; Fall       ; clock           ;
; IOLEDG[*]         ; clock      ; 14.993 ; 14.993 ; Fall       ; clock           ;
;  IOLEDG[0]        ; clock      ; 13.013 ; 13.013 ; Fall       ; clock           ;
;  IOLEDG[1]        ; clock      ; 12.729 ; 12.729 ; Fall       ; clock           ;
;  IOLEDG[2]        ; clock      ; 13.296 ; 13.296 ; Fall       ; clock           ;
;  IOLEDG[3]        ; clock      ; 14.467 ; 14.467 ; Fall       ; clock           ;
;  IOLEDG[4]        ; clock      ; 13.480 ; 13.480 ; Fall       ; clock           ;
;  IOLEDG[5]        ; clock      ; 14.993 ; 14.993 ; Fall       ; clock           ;
;  IOLEDG[6]        ; clock      ; 14.809 ; 14.809 ; Fall       ; clock           ;
;  IOLEDG[7]        ; clock      ; 14.526 ; 14.526 ; Fall       ; clock           ;
+-------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; Stage_Output[*]   ; clock      ; 3.873 ; 3.873 ; Rise       ; clock           ;
;  Stage_Output[0]  ; clock      ; 4.248 ; 4.248 ; Rise       ; clock           ;
;  Stage_Output[1]  ; clock      ; 4.210 ; 4.210 ; Rise       ; clock           ;
;  Stage_Output[2]  ; clock      ; 4.253 ; 4.253 ; Rise       ; clock           ;
;  Stage_Output[3]  ; clock      ; 4.006 ; 4.006 ; Rise       ; clock           ;
;  Stage_Output[4]  ; clock      ; 4.039 ; 4.039 ; Rise       ; clock           ;
;  Stage_Output[5]  ; clock      ; 4.031 ; 4.031 ; Rise       ; clock           ;
;  Stage_Output[6]  ; clock      ; 4.226 ; 4.226 ; Rise       ; clock           ;
;  Stage_Output[7]  ; clock      ; 4.084 ; 4.084 ; Rise       ; clock           ;
;  Stage_Output[8]  ; clock      ; 4.213 ; 4.213 ; Rise       ; clock           ;
;  Stage_Output[9]  ; clock      ; 4.017 ; 4.017 ; Rise       ; clock           ;
;  Stage_Output[10] ; clock      ; 4.442 ; 4.442 ; Rise       ; clock           ;
;  Stage_Output[11] ; clock      ; 3.882 ; 3.882 ; Rise       ; clock           ;
;  Stage_Output[12] ; clock      ; 4.157 ; 4.157 ; Rise       ; clock           ;
;  Stage_Output[13] ; clock      ; 4.347 ; 4.347 ; Rise       ; clock           ;
;  Stage_Output[14] ; clock      ; 4.324 ; 4.324 ; Rise       ; clock           ;
;  Stage_Output[15] ; clock      ; 3.961 ; 3.961 ; Rise       ; clock           ;
;  Stage_Output[16] ; clock      ; 4.064 ; 4.064 ; Rise       ; clock           ;
;  Stage_Output[17] ; clock      ; 4.443 ; 4.443 ; Rise       ; clock           ;
;  Stage_Output[18] ; clock      ; 4.161 ; 4.161 ; Rise       ; clock           ;
;  Stage_Output[19] ; clock      ; 4.045 ; 4.045 ; Rise       ; clock           ;
;  Stage_Output[20] ; clock      ; 3.873 ; 3.873 ; Rise       ; clock           ;
;  Stage_Output[21] ; clock      ; 4.207 ; 4.207 ; Rise       ; clock           ;
;  Stage_Output[22] ; clock      ; 4.359 ; 4.359 ; Rise       ; clock           ;
;  Stage_Output[23] ; clock      ; 4.374 ; 4.374 ; Rise       ; clock           ;
;  Stage_Output[24] ; clock      ; 4.191 ; 4.191 ; Rise       ; clock           ;
;  Stage_Output[25] ; clock      ; 4.366 ; 4.366 ; Rise       ; clock           ;
;  Stage_Output[26] ; clock      ; 4.116 ; 4.116 ; Rise       ; clock           ;
;  Stage_Output[27] ; clock      ; 4.182 ; 4.182 ; Rise       ; clock           ;
;  Stage_Output[28] ; clock      ; 4.002 ; 4.002 ; Rise       ; clock           ;
;  Stage_Output[29] ; clock      ; 4.171 ; 4.171 ; Rise       ; clock           ;
;  Stage_Output[30] ; clock      ; 4.302 ; 4.302 ; Rise       ; clock           ;
;  Stage_Output[31] ; clock      ; 4.117 ; 4.117 ; Rise       ; clock           ;
; IOHEX0[*]         ; clock      ; 5.925 ; 5.925 ; Fall       ; clock           ;
;  IOHEX0[0]        ; clock      ; 6.610 ; 6.610 ; Fall       ; clock           ;
;  IOHEX0[1]        ; clock      ; 6.162 ; 6.162 ; Fall       ; clock           ;
;  IOHEX0[2]        ; clock      ; 6.171 ; 6.171 ; Fall       ; clock           ;
;  IOHEX0[3]        ; clock      ; 6.872 ; 6.872 ; Fall       ; clock           ;
;  IOHEX0[4]        ; clock      ; 6.335 ; 6.335 ; Fall       ; clock           ;
;  IOHEX0[5]        ; clock      ; 6.332 ; 6.332 ; Fall       ; clock           ;
;  IOHEX0[6]        ; clock      ; 5.925 ; 5.925 ; Fall       ; clock           ;
; IOLEDG[*]         ; clock      ; 6.133 ; 6.133 ; Fall       ; clock           ;
;  IOLEDG[0]        ; clock      ; 6.137 ; 6.137 ; Fall       ; clock           ;
;  IOLEDG[1]        ; clock      ; 6.133 ; 6.133 ; Fall       ; clock           ;
;  IOLEDG[2]        ; clock      ; 6.304 ; 6.304 ; Fall       ; clock           ;
;  IOLEDG[3]        ; clock      ; 6.696 ; 6.696 ; Fall       ; clock           ;
;  IOLEDG[4]        ; clock      ; 6.408 ; 6.408 ; Fall       ; clock           ;
;  IOLEDG[5]        ; clock      ; 7.036 ; 7.036 ; Fall       ; clock           ;
;  IOLEDG[6]        ; clock      ; 6.850 ; 6.850 ; Fall       ; clock           ;
;  IOLEDG[7]        ; clock      ; 6.740 ; 6.740 ; Fall       ; clock           ;
+-------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 854      ; 6457     ; 24       ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 854      ; 6457     ; 24       ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 460   ; 460  ;
; Unconstrained Output Ports      ; 47    ; 47   ;
; Unconstrained Output Port Paths ; 47    ; 47   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition
    Info: Processing started: Wed Nov 15 16:55:03 2017
Info: Command: quartus_sta Project -c Processor
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Processor.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -164.521
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -164.521    -15620.618 clock 
Info (332146): Worst-case hold slack is -3.620
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.620       -38.649 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.064     -1052.673 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 47 output pins without output pin load capacitance assignment
    Info (306007): Pin "IOLEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -64.107
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -64.107     -5943.549 clock 
Info (332146): Worst-case hold slack is -1.143
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.143       -10.835 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -932.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 583 megabytes
    Info: Processing ended: Wed Nov 15 16:55:49 2017
    Info: Elapsed time: 00:00:46
    Info: Total CPU time (on all processors): 00:00:46


