# μ…μ¶λ ¥ μ μ–΄ λ°©μ‹μ— λ€ν•΄μ„ μ„¤λ…ν•΄μ£Όμ„Έμ”.

1. **I/O μ μ–΄ λ°©μ‹μ μ •μ**:
    - μ»΄ν“¨ν„° μ‹μ¤ν…μ΄ **μ£Όλ³€ μ¥μΉμ™€ λ°μ΄ν„°λ¥Ό μ£Όκ³ λ°›λ” λ°©λ²•**μ„ λ§ν•λ‹¤.
    - `CPU`μ™€ `I/O μ¥μΉ` κ°„μ **ν¨μ¨μ μΈ ν†µμ‹ **μ„ μ„ν•΄ μ‚¬μ©λλ‹¤.


2. **μ£Όμ” I/O μ μ–΄ λ°©μ‹**:
    - **ν”„λ΅κ·Έλ¨ I/O (Programmed I/O)**
    - **μΈν„°λ½νΈ κΈ°λ° I/O (Interrupt-driven I/O)**
    - **DMA (Direct Memory Access)**


3. **ν”„λ΅κ·Έλ¨ I/O**:
    - CPUκ°€ **μ§μ ‘ I/O μ‘μ—…μ„ μ μ–΄**ν•κ³  λ°μ΄ν„°λ¥Ό μ „μ†΅ν•λ‹¤.
    - κ°„λ‹¨ν•μ§€λ§ CPU **μμ›μ„ λ§μ΄ μ‚¬μ©**ν•λ‹¤.
    - μ†λ‰μ λ°μ΄ν„° μ „μ†΅μ— μ ν•©ν•λ‹¤.


4. **μΈν„°λ½νΈ κΈ°λ° I/O**:
    - **I/O μ‘μ—… μ™„λ£ μ‹ μΈν„°λ½νΈλ¥Ό λ°μƒ**μ‹μΌ CPUμ— μ•λ¦°λ‹¤.
    - CPUλ” **λ‹¤λ¥Έ μ‘μ—…μ„ μν–‰ν•λ‹¤κ°€ μΈν„°λ½νΈ λ°μƒ μ‹ I/O μ²λ¦¬**λ¥Ό ν•λ‹¤.
    - ν”„λ΅κ·Έλ¨ I/Oλ³΄λ‹¤ ν¨μ¨μ μ΄μ§€λ§, μ—¬μ „ν CPU κ°μ…μ΄ ν•„μ”ν•λ‹¤.


5. **DMA (Direct Memory Access)**:
    - **CPU κ°μ… μ—†μ΄ I/O μ¥μΉμ™€ λ©”λ¨λ¦¬ κ°„ μ§μ ‘ λ°μ΄ν„° μ „μ†΅μ΄ κ°€λ¥**ν•λ‹¤.
    - λ€μ©λ‰ λ°μ΄ν„° μ „μ†΅μ— ν¨μ¨μ μ΄λ‹¤.
    - CPU λ¶€ν•λ¥Ό ν¬κ² μ¤„μΌ μ μλ‹¤.


6. **κ° λ°©μ‹μ λΉ„κµ**:
    - **ν”„λ΅κ·Έλ¨ I/O**: κµ¬ν„ κ°„λ‹¨, CPU λ¶€ν• νΌ
    - **μΈν„°λ½νΈ κΈ°λ° I/O**: μ¤‘κ°„ μμ¤€μ ν¨μ¨μ„±, μ‹¤μ‹κ°„ μ‘λ‹µ κ°€λ¥
    - **DMA**: κ°€μ¥ ν¨μ¨μ , λ€μ©λ‰ λ°μ΄ν„° μ „μ†΅μ— μ ν•©


7. **ν„λ€ μ‹μ¤ν…μ—μ„μ ν™μ©**:
    - λ€λ¶€λ¶„μ ν„λ€ μ‹μ¤ν…μ€ μΈν„°λ½νΈμ™€ DMAλ¥Ό μ΅°ν•©ν•μ—¬ μ‚¬μ©ν•λ‹¤.
    - μƒν™©μ— λ”°λΌ μ μ ν• λ°©μ‹μ„ μ„ νƒν•μ—¬ μ‚¬μ©ν•λ‹¤.


π“ **μ”μ•½**: I/O μ μ–΄ λ°©μ‹μ€ ν”„λ΅κ·Έλ¨ I/O, μΈν„°λ½νΈ κΈ°λ° I/O, DMAλ΅ λ‚λ‰λ‹¤. ν”„λ΅κ·Έλ¨ I/Oλ” κ°„λ‹¨ν•μ§€λ§ λΉ„ν¨μ¨μ μ΄κ³ , μΈν„°λ½νΈ κΈ°λ° I/Oλ” μ¤‘κ°„ μμ¤€μ ν¨μ¨μ„±μ„ μ κ³µν•λ‹¤. DMAλ” κ°€μ¥ ν¨μ¨μ μ΄λ©° λ€μ©λ‰ λ°μ΄ν„° μ „μ†΅μ— μ ν•©ν•λ‹¤. ν„λ€ μ‹μ¤ν…μ€ μ΄λ¬ν• λ°©μ‹λ“¤μ„ μ΅°ν•©ν•μ—¬ μ‚¬μ©ν•λ‹¤.

___
### λ³΄μ¶© μ •λ¦¬
- μΈν„°λ½νΈ κΈ°λ° I/O μ²λ¦¬

![img.png](μΈν„°λ½νΈ_IO_μ²λ¦¬.png)


![img.png](μΈν„°λ½νΈ_μ²λ¦¬.png)


`interrupt`λ” μ¤‘μ”ν• κ°λ…μ΄λ―€λ΅ μΆ€λ” μμ„Έν• κ³Όμ •μ„ ν™•μΈν•΄ λ³΄μ.

1. μ‹μ¤ν…μ€ interrupt λ°μƒ μ „κΉμ§€ CPUμ **ν„μ¬ μƒνƒλ¥Ό μ μ§€**ν•λ‹¤. μ¦‰ ν•Έλ“¤λ§ μ΄ν›„μ— λ‹¤μ‹ λμ•„μ¤κΈ° μ„ν•΄ **λ©”λ¨λ¦¬μ— ν„μ¬ λ μ§€μ¤ν„° κ°’κ³Ό interrupt λ°μƒμ§μ „ μ£Όμ†(PC)λ¥Ό μ €μ¥**ν•λ‹¤.
2. μ΄ν›„ HWκ°€ interruptλ¥Ό λ°μƒμ‹ν‚¤λ©΄ ν•΄λ‹Ή interruptλ¥Ό ν•΄κ²°ν•κΈ° μ„ν•**interrupt service routine(or interrupt handler)λ΅** μ ν”„ν•λ‹¤. λ§μ€ **interrupt handler**λ“¤μ΄ μ΅΄μ¬ν•λ”λ° μ΄κ²ƒλ“¤μ€**interrupt vector**λΌλ” κ³³μ—μ„ κ΄€λ¦¬κ°€ λλ‹¤.
3. interrupt μ²λ¦¬κ°€ λλ‚λ©΄ **λ μ§€μ¤ν„°λ¥Ό λ³µμ›**ν•μ—¬ **interruput λ°μƒ μ „ μƒνƒ**λ΅ λμ•„κ°„λ‹¤.

- DMA (Write/Read)

I/Oλ¥Ό μ „λ‹΄ν•  μ μλ” νΉλ³„ν• ν•λ“μ›¨μ–΄λ¥Ό μ‚¬μ©ν•λ‹¤.
- μ΄λ¥Ό `DMA controller`λΌ ν•λ‹¤.
- λ”°λΌμ„ μ–΄λ–¤ I/O operationμ„ μ²λ¦¬ν•΄μ•Όν•λ‹¤λ©΄ **CPU λ³ΈμΈμ΄ μ²λ¦¬ν•λ” κ²ƒμ΄ μ•„λ‹λΌ**
- **DMA controllerμ—κ² μ”μ²­**ν•λ‹¤.
- μ΄λ” **DC** μ™€ **main memory** μ‚¬μ΄μ— λ°μ΄ν„° μ „λ‹¬μ„ μν–‰ν•λ‹¤.
- κ·Έλ ‡λ‹¤λ©΄ κ·Έ μ‚¬μ΄μ— cpuλ” λ‹¤λ¥Έ instructionμ„ μν–‰ν•  μ μλ‹¤.
- DMA λν• I/Oμ—°μ‚°μ΄ λλ‚λ©΄ CPUμ—κ² λ‹¤ λλ‚¬λ‹¤κ³  INTERRUPTλ¥Ό λ‚ λ¦°λ‹¤.

![img.png](DMA_READ.png)