

================================================================
== Vitis HLS Report for 'calculate'
================================================================
* Date:           Tue Oct 12 03:34:51 2021

* Version:        2021.1 (Build 3247384 on Thu Jun 10 19:36:33 MDT 2021)
* Project:        MLP_FINAL
* Solution:       solution1 (Vivado IP Flow Target)
* Product family: zynquplus
* Target device:  xczu3eg-sbva484-1-i


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  |  10.00 ns|  6.853 ns|     2.70 ns|
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-----+-----+---------+
    |  Latency (cycles) |  Latency (absolute) |  Interval | Pipeline|
    |   min   |   max   |    min   |    max   | min | max |   Type  |
    +---------+---------+----------+----------+-----+-----+---------+
    |      394|      394|  3.940 us|  3.940 us|   39|   39|      yes|
    +---------+---------+----------+----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        N/A



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-----+--------+-------+-----+
|       Name      | BRAM_18K| DSP |   FF   |  LUT  | URAM|
+-----------------+---------+-----+--------+-------+-----+
|DSP              |        -|    -|       -|      -|    -|
|Expression       |        -|    -|       0|   1304|    -|
|FIFO             |        -|    -|       -|      -|    -|
|Instance         |        -|   10|     696|    732|    -|
|Memory           |        -|    -|       -|      -|    -|
|Multiplexer      |        -|    -|       -|   1343|    -|
|Register         |        -|    -|    7100|   1952|    -|
+-----------------+---------+-----+--------+-------+-----+
|Total            |        0|   10|    7796|   5331|    0|
+-----------------+---------+-----+--------+-------+-----+
|Available        |      432|  360|  141120|  70560|    0|
+-----------------+---------+-----+--------+-------+-----+
|Utilization (%)  |        0|    2|       5|      7|    0|
+-----------------+---------+-----+--------+-------+-----+

+ Detail: 
    * Instance: 
    +-----------------------------------+--------------------------------+---------+----+-----+-----+-----+
    |              Instance             |             Module             | BRAM_18K| DSP|  FF | LUT | URAM|
    +-----------------------------------+--------------------------------+---------+----+-----+-----+-----+
    |fadd_32ns_32ns_32_5_full_dsp_1_U1  |fadd_32ns_32ns_32_5_full_dsp_1  |        0|   2|  205|  206|    0|
    |fadd_32ns_32ns_32_5_full_dsp_1_U2  |fadd_32ns_32ns_32_5_full_dsp_1  |        0|   2|  205|  206|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U3   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|  140|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U4   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|  140|    0|
    |mul_3ns_8ns_10_1_1_U5              |mul_3ns_8ns_10_1_1              |        0|   0|    0|   40|    0|
    +-----------------------------------+--------------------------------+---------+----+-----+-----+-----+
    |Total                              |                                |        0|  10|  696|  732|    0|
    +-----------------------------------+--------------------------------+---------+----+-----+-----+-----+

    * DSP: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +------------------------+----------+----+---+----+------------+------------+
    |      Variable Name     | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +------------------------+----------+----+---+----+------------+------------+
    |add_ln19_10_fu_1940_p2  |         +|   0|  0|  17|          10|           4|
    |add_ln19_11_fu_1950_p2  |         +|   0|  0|  17|          10|           4|
    |add_ln19_12_fu_1960_p2  |         +|   0|  0|  17|          10|           4|
    |add_ln19_13_fu_1970_p2  |         +|   0|  0|  17|          10|           4|
    |add_ln19_14_fu_1980_p2  |         +|   0|  0|  17|          10|           5|
    |add_ln19_15_fu_1990_p2  |         +|   0|  0|  17|          10|           5|
    |add_ln19_16_fu_2000_p2  |         +|   0|  0|  17|          10|           5|
    |add_ln19_17_fu_2010_p2  |         +|   0|  0|  17|          10|           5|
    |add_ln19_18_fu_2020_p2  |         +|   0|  0|  17|          10|           5|
    |add_ln19_19_fu_2030_p2  |         +|   0|  0|  17|          10|           5|
    |add_ln19_1_fu_1850_p2   |         +|   0|  0|  17|          10|           2|
    |add_ln19_20_fu_2040_p2  |         +|   0|  0|  17|          10|           5|
    |add_ln19_21_fu_2050_p2  |         +|   0|  0|  17|          10|           5|
    |add_ln19_22_fu_2060_p2  |         +|   0|  0|  17|          10|           5|
    |add_ln19_23_fu_2070_p2  |         +|   0|  0|  17|          10|           5|
    |add_ln19_24_fu_2080_p2  |         +|   0|  0|  17|          10|           5|
    |add_ln19_25_fu_2090_p2  |         +|   0|  0|  17|          10|           5|
    |add_ln19_26_fu_2100_p2  |         +|   0|  0|  17|          10|           5|
    |add_ln19_27_fu_2110_p2  |         +|   0|  0|  17|          10|           5|
    |add_ln19_28_fu_2120_p2  |         +|   0|  0|  17|          10|           5|
    |add_ln19_29_fu_2130_p2  |         +|   0|  0|  17|          10|           5|
    |add_ln19_2_fu_1860_p2   |         +|   0|  0|  17|          10|           3|
    |add_ln19_30_fu_2140_p2  |         +|   0|  0|  17|          10|           6|
    |add_ln19_31_fu_2150_p2  |         +|   0|  0|  17|          10|           6|
    |add_ln19_32_fu_2160_p2  |         +|   0|  0|  17|          10|           6|
    |add_ln19_33_fu_2170_p2  |         +|   0|  0|  17|          10|           6|
    |add_ln19_34_fu_2180_p2  |         +|   0|  0|  17|          10|           6|
    |add_ln19_35_fu_2190_p2  |         +|   0|  0|  17|          10|           6|
    |add_ln19_36_fu_2200_p2  |         +|   0|  0|  17|          10|           6|
    |add_ln19_37_fu_2210_p2  |         +|   0|  0|  17|          10|           6|
    |add_ln19_38_fu_2220_p2  |         +|   0|  0|  17|          10|           6|
    |add_ln19_39_fu_2230_p2  |         +|   0|  0|  17|          10|           6|
    |add_ln19_3_fu_1870_p2   |         +|   0|  0|  17|          10|           3|
    |add_ln19_40_fu_2240_p2  |         +|   0|  0|  17|          10|           6|
    |add_ln19_41_fu_2250_p2  |         +|   0|  0|  17|          10|           6|
    |add_ln19_42_fu_2260_p2  |         +|   0|  0|  17|          10|           6|
    |add_ln19_43_fu_2270_p2  |         +|   0|  0|  17|          10|           6|
    |add_ln19_44_fu_2280_p2  |         +|   0|  0|  17|          10|           6|
    |add_ln19_45_fu_2290_p2  |         +|   0|  0|  17|          10|           6|
    |add_ln19_46_fu_2300_p2  |         +|   0|  0|  17|          10|           6|
    |add_ln19_47_fu_2310_p2  |         +|   0|  0|  17|          10|           6|
    |add_ln19_48_fu_2320_p2  |         +|   0|  0|  17|          10|           6|
    |add_ln19_49_fu_2330_p2  |         +|   0|  0|  17|          10|           6|
    |add_ln19_4_fu_1880_p2   |         +|   0|  0|  17|          10|           3|
    |add_ln19_50_fu_2340_p2  |         +|   0|  0|  17|          10|           6|
    |add_ln19_51_fu_2350_p2  |         +|   0|  0|  17|          10|           6|
    |add_ln19_52_fu_2360_p2  |         +|   0|  0|  17|          10|           6|
    |add_ln19_53_fu_2370_p2  |         +|   0|  0|  17|          10|           6|
    |add_ln19_54_fu_2380_p2  |         +|   0|  0|  17|          10|           6|
    |add_ln19_55_fu_2390_p2  |         +|   0|  0|  17|          10|           6|
    |add_ln19_56_fu_2400_p2  |         +|   0|  0|  17|          10|           6|
    |add_ln19_57_fu_2410_p2  |         +|   0|  0|  17|          10|           6|
    |add_ln19_58_fu_2420_p2  |         +|   0|  0|  17|          10|           6|
    |add_ln19_59_fu_2430_p2  |         +|   0|  0|  17|          10|           6|
    |add_ln19_5_fu_1890_p2   |         +|   0|  0|  17|          10|           3|
    |add_ln19_60_fu_2440_p2  |         +|   0|  0|  17|          10|           6|
    |add_ln19_61_fu_2450_p2  |         +|   0|  0|  17|          10|           6|
    |add_ln19_62_fu_2460_p2  |         +|   0|  0|  17|          10|           7|
    |add_ln19_63_fu_2470_p2  |         +|   0|  0|  17|          10|           7|
    |add_ln19_64_fu_2480_p2  |         +|   0|  0|  17|          10|           7|
    |add_ln19_65_fu_2490_p2  |         +|   0|  0|  17|          10|           7|
    |add_ln19_66_fu_2500_p2  |         +|   0|  0|  17|          10|           7|
    |add_ln19_67_fu_2510_p2  |         +|   0|  0|  17|          10|           7|
    |add_ln19_68_fu_2520_p2  |         +|   0|  0|  17|          10|           7|
    |add_ln19_69_fu_2530_p2  |         +|   0|  0|  17|          10|           7|
    |add_ln19_6_fu_1900_p2   |         +|   0|  0|  17|          10|           4|
    |add_ln19_70_fu_2540_p2  |         +|   0|  0|  17|          10|           7|
    |add_ln19_71_fu_2550_p2  |         +|   0|  0|  17|          10|           7|
    |add_ln19_72_fu_2560_p2  |         +|   0|  0|  17|          10|           7|
    |add_ln19_73_fu_2570_p2  |         +|   0|  0|  17|          10|           7|
    |add_ln19_74_fu_2580_p2  |         +|   0|  0|  17|          10|           7|
    |add_ln19_75_fu_2590_p2  |         +|   0|  0|  17|          10|           7|
    |add_ln19_7_fu_1910_p2   |         +|   0|  0|  17|          10|           4|
    |add_ln19_8_fu_1920_p2   |         +|   0|  0|  17|          10|           4|
    |add_ln19_9_fu_1930_p2   |         +|   0|  0|  17|          10|           4|
    |add_ln19_fu_1840_p2     |         +|   0|  0|  17|          10|           2|
    |or_ln19_fu_1829_p2      |        or|   0|  0|  10|          10|           1|
    |ap_enable_pp0           |       xor|   0|  0|   2|           1|           2|
    +------------------------+----------+----+---+----+------------+------------+
    |Total                   |          |   0|  0|1304|         771|         421|
    +------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +--------------------------+-----+-----------+-----+-----------+
    |           Name           | LUT | Input Size| Bits| Total Bits|
    +--------------------------+-----+-----------+-----+-----------+
    |a_address0                |  177|         40|    7|        280|
    |a_address1                |  177|         40|    7|        280|
    |ap_NS_fsm                 |  177|         40|    1|         40|
    |ap_enable_reg_pp0_iter0   |    9|          2|    1|          2|
    |ap_enable_reg_pp0_iter10  |    9|          2|    1|          2|
    |b_address0                |  177|         40|   10|        400|
    |b_address1                |  177|         40|   10|        400|
    |grp_fu_1672_p0            |   43|          8|   32|        256|
    |grp_fu_1672_p1            |  177|         40|   32|       1280|
    |grp_fu_1677_p0            |   43|          8|   32|        256|
    |grp_fu_1677_p1            |  177|         40|   32|       1280|
    +--------------------------+-----+-----------+-----+-----------+
    |Total                     | 1343|        300|  165|       4476|
    +--------------------------+-----+-----------+-----+-----------+

    * Register: 
    +-------------------------------+----+----+-----+-----------+
    |              Name             | FF | LUT| Bits| Const Bits|
    +-------------------------------+----+----+-----+-----------+
    |ap_CS_fsm                      |  39|   0|   39|          0|
    |ap_enable_reg_pp0_iter0_reg    |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1        |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter10       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2        |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3        |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4        |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter5        |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter6        |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter7        |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter8        |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter9        |   1|   0|    1|          0|
    |mul_10_reg_2935                |  32|   0|   32|          0|
    |mul_10_reg_2935_pp0_iter1_reg  |  32|   0|   32|          0|
    |mul_11_reg_2960                |  32|   0|   32|          0|
    |mul_11_reg_2960_pp0_iter1_reg  |  32|   0|   32|          0|
    |mul_12_reg_2965                |  32|   0|   32|          0|
    |mul_12_reg_2965_pp0_iter1_reg  |  32|   0|   32|          0|
    |mul_13_reg_2990                |  32|   0|   32|          0|
    |mul_13_reg_2990_pp0_iter1_reg  |  32|   0|   32|          0|
    |mul_14_reg_2995                |  32|   0|   32|          0|
    |mul_14_reg_2995_pp0_iter1_reg  |  32|   0|   32|          0|
    |mul_15_reg_3020                |  32|   0|   32|          0|
    |mul_15_reg_3020_pp0_iter1_reg  |  32|   0|   32|          0|
    |mul_16_reg_3025                |  32|   0|   32|          0|
    |mul_17_reg_3050                |  32|   0|   32|          0|
    |mul_18_reg_3055                |  32|   0|   32|          0|
    |mul_19_reg_3080                |  32|   0|   32|          0|
    |mul_1_reg_2785                 |  32|   0|   32|          0|
    |mul_20_reg_3085                |  32|   0|   32|          0|
    |mul_21_reg_3110                |  32|   0|   32|          0|
    |mul_22_reg_3115                |  32|   0|   32|          0|
    |mul_23_reg_3140                |  32|   0|   32|          0|
    |mul_24_reg_3145                |  32|   0|   32|          0|
    |mul_25_reg_3170                |  32|   0|   32|          0|
    |mul_26_reg_3175                |  32|   0|   32|          0|
    |mul_27_reg_3200                |  32|   0|   32|          0|
    |mul_28_reg_3205                |  32|   0|   32|          0|
    |mul_29_reg_3230                |  32|   0|   32|          0|
    |mul_2_reg_2810                 |  32|   0|   32|          0|
    |mul_30_reg_3235                |  32|   0|   32|          0|
    |mul_31_reg_3260                |  32|   0|   32|          0|
    |mul_32_reg_3265                |  32|   0|   32|          0|
    |mul_33_reg_3290                |  32|   0|   32|          0|
    |mul_34_reg_3295                |  32|   0|   32|          0|
    |mul_35_reg_3320                |  32|   0|   32|          0|
    |mul_36_reg_3325                |  32|   0|   32|          0|
    |mul_37_reg_3350                |  32|   0|   32|          0|
    |mul_38_reg_3355                |  32|   0|   32|          0|
    |mul_39_reg_3380                |  32|   0|   32|          0|
    |mul_3_reg_2815                 |  32|   0|   32|          0|
    |mul_40_reg_3385                |  32|   0|   32|          0|
    |mul_41_reg_3410                |  32|   0|   32|          0|
    |mul_42_reg_3415                |  32|   0|   32|          0|
    |mul_43_reg_3440                |  32|   0|   32|          0|
    |mul_44_reg_3445                |  32|   0|   32|          0|
    |mul_45_reg_3470                |  32|   0|   32|          0|
    |mul_46_reg_3475                |  32|   0|   32|          0|
    |mul_47_reg_3500                |  32|   0|   32|          0|
    |mul_48_reg_3505                |  32|   0|   32|          0|
    |mul_49_reg_3530                |  32|   0|   32|          0|
    |mul_4_reg_2840                 |  32|   0|   32|          0|
    |mul_50_reg_3535                |  32|   0|   32|          0|
    |mul_51_reg_3560                |  32|   0|   32|          0|
    |mul_52_reg_3565                |  32|   0|   32|          0|
    |mul_53_reg_3590                |  32|   0|   32|          0|
    |mul_54_reg_3595                |  32|   0|   32|          0|
    |mul_55_reg_3620                |  32|   0|   32|          0|
    |mul_56_reg_3625                |  32|   0|   32|          0|
    |mul_57_reg_3650                |  32|   0|   32|          0|
    |mul_58_reg_3655                |  32|   0|   32|          0|
    |mul_59_reg_3680                |  32|   0|   32|          0|
    |mul_5_reg_2845                 |  32|   0|   32|          0|
    |mul_60_reg_3685                |  32|   0|   32|          0|
    |mul_61_reg_3710                |  32|   0|   32|          0|
    |mul_62_reg_3715                |  32|   0|   32|          0|
    |mul_63_reg_3740                |  32|   0|   32|          0|
    |mul_64_reg_3745                |  32|   0|   32|          0|
    |mul_65_reg_3770                |  32|   0|   32|          0|
    |mul_66_reg_3775                |  32|   0|   32|          0|
    |mul_67_reg_3800                |  32|   0|   32|          0|
    |mul_68_reg_3805                |  32|   0|   32|          0|
    |mul_69_reg_3810                |  32|   0|   32|          0|
    |mul_6_reg_2870                 |  32|   0|   32|          0|
    |mul_70_reg_3815                |  32|   0|   32|          0|
    |mul_71_reg_3820                |  32|   0|   32|          0|
    |mul_72_reg_3825                |  32|   0|   32|          0|
    |mul_73_reg_3830                |  32|   0|   32|          0|
    |mul_74_reg_3835                |  32|   0|   32|          0|
    |mul_75_reg_3840                |  32|   0|   32|          0|
    |mul_76_reg_3845                |  32|   0|   32|          0|
    |mul_7_reg_2875                 |  32|   0|   32|          0|
    |mul_8_reg_2900                 |  32|   0|   32|          0|
    |mul_9_reg_2905                 |  32|   0|   32|          0|
    |mul_9_reg_2905_pp0_iter1_reg   |  32|   0|   32|          0|
    |mul_ln19_reg_2600              |  10|   0|   10|          0|
    |mul_reg_2780                   |  32|   0|   32|          0|
    |mul_s_reg_2930                 |  32|   0|   32|          0|
    |mul_s_reg_2930_pp0_iter1_reg   |  32|   0|   32|          0|
    |reg_1753                       |  32|   0|   32|          0|
    |reg_1758                       |  32|   0|   32|          0|
    |reg_1763                       |  32|   0|   32|          0|
    |reg_1768                       |  32|   0|   32|          0|
    |reg_1773                       |  32|   0|   32|          0|
    |reg_1778                       |  32|   0|   32|          0|
    |reg_1784                       |  32|   0|   32|          0|
    |reg_1789                       |  32|   0|   32|          0|
    |reg_1794                       |  32|   0|   32|          0|
    |reg_1799                       |  32|   0|   32|          0|
    |reg_1804                       |  32|   0|   32|          0|
    |reg_1809                       |  32|   0|   32|          0|
    |mul_16_reg_3025                |  64|  32|   32|          0|
    |mul_17_reg_3050                |  64|  32|   32|          0|
    |mul_18_reg_3055                |  64|  32|   32|          0|
    |mul_19_reg_3080                |  64|  32|   32|          0|
    |mul_20_reg_3085                |  64|  32|   32|          0|
    |mul_21_reg_3110                |  64|  32|   32|          0|
    |mul_22_reg_3115                |  64|  32|   32|          0|
    |mul_23_reg_3140                |  64|  32|   32|          0|
    |mul_24_reg_3145                |  64|  32|   32|          0|
    |mul_25_reg_3170                |  64|  32|   32|          0|
    |mul_26_reg_3175                |  64|  32|   32|          0|
    |mul_27_reg_3200                |  64|  32|   32|          0|
    |mul_28_reg_3205                |  64|  32|   32|          0|
    |mul_29_reg_3230                |  64|  32|   32|          0|
    |mul_30_reg_3235                |  64|  32|   32|          0|
    |mul_31_reg_3260                |  64|  32|   32|          0|
    |mul_32_reg_3265                |  64|  32|   32|          0|
    |mul_33_reg_3290                |  64|  32|   32|          0|
    |mul_34_reg_3295                |  64|  32|   32|          0|
    |mul_35_reg_3320                |  64|  32|   32|          0|
    |mul_36_reg_3325                |  64|  32|   32|          0|
    |mul_37_reg_3350                |  64|  32|   32|          0|
    |mul_38_reg_3355                |  64|  32|   32|          0|
    |mul_39_reg_3380                |  64|  32|   32|          0|
    |mul_40_reg_3385                |  64|  32|   32|          0|
    |mul_41_reg_3410                |  64|  32|   32|          0|
    |mul_42_reg_3415                |  64|  32|   32|          0|
    |mul_43_reg_3440                |  64|  32|   32|          0|
    |mul_44_reg_3445                |  64|  32|   32|          0|
    |mul_45_reg_3470                |  64|  32|   32|          0|
    |mul_46_reg_3475                |  64|  32|   32|          0|
    |mul_47_reg_3500                |  64|  32|   32|          0|
    |mul_48_reg_3505                |  64|  32|   32|          0|
    |mul_49_reg_3530                |  64|  32|   32|          0|
    |mul_50_reg_3535                |  64|  32|   32|          0|
    |mul_51_reg_3560                |  64|  32|   32|          0|
    |mul_52_reg_3565                |  64|  32|   32|          0|
    |mul_53_reg_3590                |  64|  32|   32|          0|
    |mul_54_reg_3595                |  64|  32|   32|          0|
    |mul_55_reg_3620                |  64|  32|   32|          0|
    |mul_56_reg_3625                |  64|  32|   32|          0|
    |mul_57_reg_3650                |  64|  32|   32|          0|
    |mul_58_reg_3655                |  64|  32|   32|          0|
    |mul_59_reg_3680                |  64|  32|   32|          0|
    |mul_60_reg_3685                |  64|  32|   32|          0|
    |mul_61_reg_3710                |  64|  32|   32|          0|
    |mul_62_reg_3715                |  64|  32|   32|          0|
    |mul_63_reg_3740                |  64|  32|   32|          0|
    |mul_64_reg_3745                |  64|  32|   32|          0|
    |mul_65_reg_3770                |  64|  32|   32|          0|
    |mul_66_reg_3775                |  64|  32|   32|          0|
    |mul_67_reg_3800                |  64|  32|   32|          0|
    |mul_68_reg_3805                |  64|  32|   32|          0|
    |mul_69_reg_3810                |  64|  32|   32|          0|
    |mul_70_reg_3815                |  64|  32|   32|          0|
    |mul_71_reg_3820                |  64|  32|   32|          0|
    |mul_72_reg_3825                |  64|  32|   32|          0|
    |mul_73_reg_3830                |  64|  32|   32|          0|
    |mul_74_reg_3835                |  64|  32|   32|          0|
    |mul_75_reg_3840                |  64|  32|   32|          0|
    |mul_76_reg_3845                |  64|  32|   32|          0|
    +-------------------------------+----+----+-----+-----------+
    |Total                          |7100|1952| 5148|          0|
    +-------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+------------+-----+-----+------------+--------------+--------------+
|  RTL Ports | Dir | Bits|  Protocol  | Source Object|    C Type    |
+------------+-----+-----+------------+--------------+--------------+
|ap_clk      |   in|    1|  ap_ctrl_hs|     calculate|  return value|
|ap_rst      |   in|    1|  ap_ctrl_hs|     calculate|  return value|
|ap_start    |   in|    1|  ap_ctrl_hs|     calculate|  return value|
|ap_done     |  out|    1|  ap_ctrl_hs|     calculate|  return value|
|ap_idle     |  out|    1|  ap_ctrl_hs|     calculate|  return value|
|ap_ready    |  out|    1|  ap_ctrl_hs|     calculate|  return value|
|ap_return   |  out|   32|  ap_ctrl_hs|     calculate|  return value|
|a_address0  |  out|    7|   ap_memory|             a|         array|
|a_ce0       |  out|    1|   ap_memory|             a|         array|
|a_q0        |   in|   32|   ap_memory|             a|         array|
|a_address1  |  out|    7|   ap_memory|             a|         array|
|a_ce1       |  out|    1|   ap_memory|             a|         array|
|a_q1        |   in|   32|   ap_memory|             a|         array|
|b_address0  |  out|   10|   ap_memory|             b|         array|
|b_ce0       |  out|    1|   ap_memory|             b|         array|
|b_q0        |   in|   32|   ap_memory|             b|         array|
|b_address1  |  out|   10|   ap_memory|             b|         array|
|b_ce1       |  out|    1|   ap_memory|             b|         array|
|b_q1        |   in|   32|   ap_memory|             b|         array|
|b_offset    |   in|    3|     ap_none|      b_offset|        scalar|
+------------+-----+-----+------------+--------------+--------------+

