Fitter report for top_ADCinterface
Sun Sep  6 18:09:20 2015
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Routing Usage Summary
 27. I/O Rules Summary
 28. I/O Rules Details
 29. I/O Rules Matrix
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------------+--------------------------------------------+
; Fitter Status                   ; Successful - Sun Sep  6 18:09:20 2015      ;
; Quartus II 64-Bit Version       ; 15.0.0 Build 145 04/22/2015 SJ Web Edition ;
; Revision Name                   ; top_ADCinterface                           ;
; Top-level Entity Name           ; top_ADCinterface                           ;
; Family                          ; Cyclone V                                  ;
; Device                          ; 5CEFA2F23C8                                ;
; Timing Models                   ; Final                                      ;
; Logic utilization (in ALMs)     ; 3,867 / 9,430 ( 41 % )                     ;
; Total registers                 ; 7591                                       ;
; Total pins                      ; 53 / 224 ( 24 % )                          ;
; Total virtual pins              ; 0                                          ;
; Total block memory bits         ; 311,808 / 1,802,240 ( 17 % )               ;
; Total RAM Blocks                ; 39 / 176 ( 22 % )                          ;
; Total DSP Blocks                ; 5 / 25 ( 20 % )                            ;
; Total HSSI RX PCSs              ; 0                                          ;
; Total HSSI PMA RX Deserializers ; 0                                          ;
; Total HSSI TX PCSs              ; 0                                          ;
; Total HSSI PMA TX Serializers   ; 0                                          ;
; Total PLLs                      ; 0 / 4 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                              ;
+---------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CEFA2F23C8                           ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.33        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  32.7%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------+
; I/O Assignment Warnings                                       ;
+------------------------+--------------------------------------+
; Pin Name               ; Reason                               ;
+------------------------+--------------------------------------+
; adc_interface_adc_csbn ; Missing drive strength and slew rate ;
; adc_interface_adc_sdio ; Missing drive strength and slew rate ;
; adc_interface_adc_sclk ; Missing drive strength and slew rate ;
; adc_interface_adc_oen  ; Missing drive strength and slew rate ;
; adc_interface_adc_sdon ; Missing drive strength and slew rate ;
; adc_interface_cha_3p5  ; Missing drive strength and slew rate ;
; adc_interface_cha_2x   ; Missing drive strength and slew rate ;
; adc_interface_cha_8p5x ; Missing drive strength and slew rate ;
; adc_interface_cha_in1  ; Missing drive strength and slew rate ;
; adc_interface_cha_in3  ; Missing drive strength and slew rate ;
; adc_interface_cha_en   ; Missing drive strength and slew rate ;
; adc_interface_cha_in4  ; Missing drive strength and slew rate ;
; adc_interface_mon_fs   ; Missing drive strength and slew rate ;
; adc_interface_mon_en   ; Missing drive strength and slew rate ;
; adc_interface_chb_en   ; Missing drive strength and slew rate ;
; adc_interface_chb_in2  ; Missing drive strength and slew rate ;
; adc_interface_chb_in1  ; Missing drive strength and slew rate ;
; adc_interface_chb_in4  ; Missing drive strength and slew rate ;
; adc_interface_chb_3p5x ; Missing drive strength and slew rate ;
; adc_interface_chb_2x   ; Missing drive strength and slew rate ;
; adc_interface_chb_8p5x ; Missing drive strength and slew rate ;
; leds_led[0]            ; Missing drive strength and slew rate ;
; leds_led[1]            ; Missing drive strength and slew rate ;
; leds_led[2]            ; Missing drive strength and slew rate ;
; leds_led[3]            ; Missing drive strength and slew rate ;
; leds_led[4]            ; Missing drive strength and slew rate ;
; leds_led[5]            ; Missing drive strength and slew rate ;
; leds_led[6]            ; Missing drive strength and slew rate ;
; leds_led[7]            ; Missing drive strength and slew rate ;
+------------------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+--------------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                              ; Action          ; Operation                                         ; Reason                     ; Node Port    ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                            ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+--------------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; adc_dataandclock_adc_clk~inputCLKENA0                                                                                                                                                                                                                                                             ; Created         ; Placement                                         ; Fitter Periphery Placement ;              ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[0]                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a0                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[1]                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a1                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[2]                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a2                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[3]                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a3                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[4]                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a4                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[5]                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a5                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[6]                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a6                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[7]                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a7                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; AMdemod:AMdemod|I[0]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Add1~8                                                                                                                                                                                                                                                                                      ; BX               ;                       ;
; AMdemod:AMdemod|I[0]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|I[0]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; AMdemod:AMdemod|I[0]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Add1~8                                                                                                                                                                                                                                                                                      ; BY               ;                       ;
; AMdemod:AMdemod|I[1]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Add1~8                                                                                                                                                                                                                                                                                      ; BX               ;                       ;
; AMdemod:AMdemod|I[1]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|I[1]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; AMdemod:AMdemod|I[1]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Add1~8                                                                                                                                                                                                                                                                                      ; BY               ;                       ;
; AMdemod:AMdemod|I[2]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Add1~8                                                                                                                                                                                                                                                                                      ; BX               ;                       ;
; AMdemod:AMdemod|I[2]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|I[2]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; AMdemod:AMdemod|I[2]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Add1~8                                                                                                                                                                                                                                                                                      ; BY               ;                       ;
; AMdemod:AMdemod|I[3]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Add1~8                                                                                                                                                                                                                                                                                      ; BX               ;                       ;
; AMdemod:AMdemod|I[3]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|I[3]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; AMdemod:AMdemod|I[3]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Add1~8                                                                                                                                                                                                                                                                                      ; BY               ;                       ;
; AMdemod:AMdemod|I[4]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Add1~8                                                                                                                                                                                                                                                                                      ; BX               ;                       ;
; AMdemod:AMdemod|I[4]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|I[4]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; AMdemod:AMdemod|I[4]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Add1~8                                                                                                                                                                                                                                                                                      ; BY               ;                       ;
; AMdemod:AMdemod|I[5]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Add1~8                                                                                                                                                                                                                                                                                      ; BX               ;                       ;
; AMdemod:AMdemod|I[5]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|I[5]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; AMdemod:AMdemod|I[5]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Add1~8                                                                                                                                                                                                                                                                                      ; BY               ;                       ;
; AMdemod:AMdemod|I[6]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Add1~8                                                                                                                                                                                                                                                                                      ; BX               ;                       ;
; AMdemod:AMdemod|I[6]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|I[6]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; AMdemod:AMdemod|I[6]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Add1~8                                                                                                                                                                                                                                                                                      ; BY               ;                       ;
; AMdemod:AMdemod|I[7]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Add1~8                                                                                                                                                                                                                                                                                      ; BX               ;                       ;
; AMdemod:AMdemod|I[7]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|I[7]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; AMdemod:AMdemod|I[7]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Add1~8                                                                                                                                                                                                                                                                                      ; BY               ;                       ;
; AMdemod:AMdemod|I_tmp[15]                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Mult0~8                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; AMdemod:AMdemod|I_tmp[16]                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Mult0~8                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; AMdemod:AMdemod|I_tmp[17]                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Mult0~8                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; AMdemod:AMdemod|I_tmp[18]                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Mult0~8                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; AMdemod:AMdemod|I_tmp[19]                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Mult0~8                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; AMdemod:AMdemod|I_tmp[20]                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Mult0~8                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; AMdemod:AMdemod|I_tmp[21]                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Mult0~8                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; AMdemod:AMdemod|I_tmp[22]                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Mult0~8                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|dop_reg:dop|cos_o[0]                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Mult0~8                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|dop_reg:dop|cos_o[1]                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Mult0~8                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|dop_reg:dop|cos_o[2]                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Mult0~8                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|dop_reg:dop|cos_o[3]                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Mult0~8                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|dop_reg:dop|cos_o[4]                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Mult0~8                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|dop_reg:dop|cos_o[5]                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Mult0~8                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|dop_reg:dop|cos_o[6]                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Mult0~8                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|dop_reg:dop|cos_o[7]                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Mult0~8                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|dop_reg:dop|cos_o[8]                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Mult0~8                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|dop_reg:dop|cos_o[9]                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Mult0~8                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|dop_reg:dop|cos_o[10]                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Mult0~8                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|dop_reg:dop|cos_o[11]                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Mult0~8                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|dop_reg:dop|cos_o[12]                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Mult0~8                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|dop_reg:dop|cos_o[13]                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Mult0~8                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|dop_reg:dop|cos_o[14]                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Mult0~8                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|dop_reg:dop|cos_o[15]                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Mult0~8                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|dop_reg:dop|sin_o[0]                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Mult1~8                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|dop_reg:dop|sin_o[1]                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Mult1~8                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|dop_reg:dop|sin_o[2]                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Mult1~8                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|dop_reg:dop|sin_o[3]                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Mult1~8                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|dop_reg:dop|sin_o[4]                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Mult1~8                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|dop_reg:dop|sin_o[5]                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Mult1~8                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|dop_reg:dop|sin_o[6]                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Mult1~8                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|dop_reg:dop|sin_o[7]                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Mult1~8                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|dop_reg:dop|sin_o[8]                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Mult1~8                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|dop_reg:dop|sin_o[9]                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Mult1~8                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|dop_reg:dop|sin_o[10]                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Mult1~8                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|dop_reg:dop|sin_o[11]                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Mult1~8                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|dop_reg:dop|sin_o[12]                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Mult1~8                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|dop_reg:dop|sin_o[13]                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Mult1~8                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|dop_reg:dop|sin_o[14]                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Mult1~8                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|dop_reg:dop|sin_o[15]                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Mult1~8                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; AMdemod:AMdemod|Q[0]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Add1~8                                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; AMdemod:AMdemod|Q[0]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Q[0]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; AMdemod:AMdemod|Q[0]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Add1~8                                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; AMdemod:AMdemod|Q[1]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Add1~8                                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; AMdemod:AMdemod|Q[1]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Q[1]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; AMdemod:AMdemod|Q[1]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Add1~8                                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; AMdemod:AMdemod|Q[2]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Add1~8                                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; AMdemod:AMdemod|Q[2]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Q[2]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; AMdemod:AMdemod|Q[2]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Add1~8                                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; AMdemod:AMdemod|Q[3]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Add1~8                                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; AMdemod:AMdemod|Q[3]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Q[3]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; AMdemod:AMdemod|Q[3]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Add1~8                                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; AMdemod:AMdemod|Q[4]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Add1~8                                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; AMdemod:AMdemod|Q[4]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Q[4]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; AMdemod:AMdemod|Q[4]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Add1~8                                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; AMdemod:AMdemod|Q[5]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Add1~8                                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; AMdemod:AMdemod|Q[5]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Q[5]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; AMdemod:AMdemod|Q[5]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Add1~8                                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; AMdemod:AMdemod|Q[6]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Add1~8                                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; AMdemod:AMdemod|Q[6]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Q[6]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; AMdemod:AMdemod|Q[6]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Add1~8                                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; AMdemod:AMdemod|Q[7]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Add1~8                                                                                                                                                                                                                                                                                      ; AX               ;                       ;
; AMdemod:AMdemod|Q[7]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Q[7]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; AMdemod:AMdemod|Q[7]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Add1~8                                                                                                                                                                                                                                                                                      ; AY               ;                       ;
; AMdemod:AMdemod|Q_tmp[15]                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Mult1~8                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; AMdemod:AMdemod|Q_tmp[16]                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Mult1~8                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; AMdemod:AMdemod|Q_tmp[17]                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Mult1~8                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; AMdemod:AMdemod|Q_tmp[18]                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Mult1~8                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; AMdemod:AMdemod|Q_tmp[19]                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Mult1~8                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; AMdemod:AMdemod|Q_tmp[20]                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Mult1~8                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; AMdemod:AMdemod|Q_tmp[21]                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Mult1~8                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; AMdemod:AMdemod|Q_tmp[22]                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Mult1~8                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; AMdemod:AMdemod|SerialFIR:FIR|d_mux_out[0]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|SerialFIR:FIR|Mult0~8                                                                                                                                                                                                                                                                       ; AX               ;                       ;
; AMdemod:AMdemod|SerialFIR:FIR|d_mux_out[1]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|SerialFIR:FIR|Mult0~8                                                                                                                                                                                                                                                                       ; AX               ;                       ;
; AMdemod:AMdemod|SerialFIR:FIR|d_mux_out[2]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|SerialFIR:FIR|Mult0~8                                                                                                                                                                                                                                                                       ; AX               ;                       ;
; AMdemod:AMdemod|SerialFIR:FIR|d_mux_out[3]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|SerialFIR:FIR|Mult0~8                                                                                                                                                                                                                                                                       ; AX               ;                       ;
; AMdemod:AMdemod|SerialFIR:FIR|d_mux_out[4]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|SerialFIR:FIR|Mult0~8                                                                                                                                                                                                                                                                       ; AX               ;                       ;
; AMdemod:AMdemod|SerialFIR:FIR|d_mux_out[5]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|SerialFIR:FIR|Mult0~8                                                                                                                                                                                                                                                                       ; AX               ;                       ;
; AMdemod:AMdemod|SerialFIR:FIR|d_mux_out[6]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|SerialFIR:FIR|Mult0~8                                                                                                                                                                                                                                                                       ; AX               ;                       ;
; AMdemod:AMdemod|SerialFIR:FIR|d_mux_out[7]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|SerialFIR:FIR|Mult0~8                                                                                                                                                                                                                                                                       ; AX               ;                       ;
; AMdemod:AMdemod|SerialFIR:FIR|h_mux_out[0]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|SerialFIR:FIR|Mult0~8                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; AMdemod:AMdemod|SerialFIR:FIR|h_mux_out[1]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|SerialFIR:FIR|Mult0~8                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; AMdemod:AMdemod|SerialFIR:FIR|h_mux_out[2]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|SerialFIR:FIR|Mult0~8                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; AMdemod:AMdemod|SerialFIR:FIR|h_mux_out[3]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|SerialFIR:FIR|Mult0~8                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; AMdemod:AMdemod|SerialFIR:FIR|h_mux_out[4]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|SerialFIR:FIR|Mult0~8                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; AMdemod:AMdemod|SerialFIR:FIR|h_mux_out[5]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|SerialFIR:FIR|Mult0~8                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; AMdemod:AMdemod|SerialFIR:FIR|h_mux_out[6]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|SerialFIR:FIR|Mult0~8                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; AMdemod:AMdemod|SerialFIR:FIR|h_mux_out[7]                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|SerialFIR:FIR|Mult0~8                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; AMdemod:AMdemod|sig_squared[8]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Add1~8                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; AMdemod:AMdemod|sig_squared[9]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Add1~8                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; AMdemod:AMdemod|sig_squared[10]                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Add1~8                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; AMdemod:AMdemod|sig_squared[11]                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Add1~8                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; AMdemod:AMdemod|sig_squared[12]                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Add1~8                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; AMdemod:AMdemod|sig_squared[13]                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Add1~8                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; AMdemod:AMdemod|sig_squared[14]                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Add1~8                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; AMdemod:AMdemod|sig_squared[15]                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; AMdemod:AMdemod|Add1~8                                                                                                                                                                                                                                                                                      ; RESULTA          ;                       ;
; LO:AM_gen|LO_nco_ii_0:nco_ii_0|dop_reg:dop|sin_o[0]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; Mult0~8                                                                                                                                                                                                                                                                                                     ; AX               ;                       ;
; LO:AM_gen|LO_nco_ii_0:nco_ii_0|dop_reg:dop|sin_o[1]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; Mult0~8                                                                                                                                                                                                                                                                                                     ; AX               ;                       ;
; LO:AM_gen|LO_nco_ii_0:nco_ii_0|dop_reg:dop|sin_o[2]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; Mult0~8                                                                                                                                                                                                                                                                                                     ; AX               ;                       ;
; LO:AM_gen|LO_nco_ii_0:nco_ii_0|dop_reg:dop|sin_o[3]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; Mult0~8                                                                                                                                                                                                                                                                                                     ; AX               ;                       ;
; LO:AM_gen|LO_nco_ii_0:nco_ii_0|dop_reg:dop|sin_o[4]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; Mult0~8                                                                                                                                                                                                                                                                                                     ; AX               ;                       ;
; LO:AM_gen|LO_nco_ii_0:nco_ii_0|dop_reg:dop|sin_o[5]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; Mult0~8                                                                                                                                                                                                                                                                                                     ; AX               ;                       ;
; LO:AM_gen|LO_nco_ii_0:nco_ii_0|dop_reg:dop|sin_o[6]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; Mult0~8                                                                                                                                                                                                                                                                                                     ; AX               ;                       ;
; LO:AM_gen|LO_nco_ii_0:nco_ii_0|dop_reg:dop|sin_o[7]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; Mult0~8                                                                                                                                                                                                                                                                                                     ; AX               ;                       ;
; LO:AM_gen|LO_nco_ii_0:nco_ii_0|dop_reg:dop|sin_o[8]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; Mult0~8                                                                                                                                                                                                                                                                                                     ; AX               ;                       ;
; LO:AM_gen|LO_nco_ii_0:nco_ii_0|dop_reg:dop|sin_o[9]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; Mult0~8                                                                                                                                                                                                                                                                                                     ; AX               ;                       ;
; LO:AM_gen|LO_nco_ii_0:nco_ii_0|dop_reg:dop|sin_o[10]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; Mult0~8                                                                                                                                                                                                                                                                                                     ; AX               ;                       ;
; LO:AM_gen|LO_nco_ii_0:nco_ii_0|dop_reg:dop|sin_o[11]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; Mult0~8                                                                                                                                                                                                                                                                                                     ; AX               ;                       ;
; LO:AM_gen|LO_nco_ii_0:nco_ii_0|dop_reg:dop|sin_o[12]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; Mult0~8                                                                                                                                                                                                                                                                                                     ; AX               ;                       ;
; LO:AM_gen|LO_nco_ii_0:nco_ii_0|dop_reg:dop|sin_o[13]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; Mult0~8                                                                                                                                                                                                                                                                                                     ; AX               ;                       ;
; LO:AM_gen|LO_nco_ii_0:nco_ii_0|dop_reg:dop|sin_o[14]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; Mult0~8                                                                                                                                                                                                                                                                                                     ; AX               ;                       ;
; LO:AM_gen|LO_nco_ii_0:nco_ii_0|dop_reg:dop|sin_o[15]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; Mult0~8                                                                                                                                                                                                                                                                                                     ; AX               ;                       ;
; LO:sig_gen|LO_nco_ii_0:nco_ii_0|dop_reg:dop|sin_o[0]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; Mult0~8                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LO:sig_gen|LO_nco_ii_0:nco_ii_0|dop_reg:dop|sin_o[1]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; Mult0~8                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LO:sig_gen|LO_nco_ii_0:nco_ii_0|dop_reg:dop|sin_o[2]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; Mult0~8                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LO:sig_gen|LO_nco_ii_0:nco_ii_0|dop_reg:dop|sin_o[3]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; Mult0~8                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LO:sig_gen|LO_nco_ii_0:nco_ii_0|dop_reg:dop|sin_o[4]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; Mult0~8                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LO:sig_gen|LO_nco_ii_0:nco_ii_0|dop_reg:dop|sin_o[5]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; Mult0~8                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LO:sig_gen|LO_nco_ii_0:nco_ii_0|dop_reg:dop|sin_o[6]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; Mult0~8                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LO:sig_gen|LO_nco_ii_0:nco_ii_0|dop_reg:dop|sin_o[7]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; Mult0~8                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LO:sig_gen|LO_nco_ii_0:nco_ii_0|dop_reg:dop|sin_o[8]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; Mult0~8                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LO:sig_gen|LO_nco_ii_0:nco_ii_0|dop_reg:dop|sin_o[9]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; Mult0~8                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LO:sig_gen|LO_nco_ii_0:nco_ii_0|dop_reg:dop|sin_o[10]                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; Mult0~8                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LO:sig_gen|LO_nco_ii_0:nco_ii_0|dop_reg:dop|sin_o[11]                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; Mult0~8                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LO:sig_gen|LO_nco_ii_0:nco_ii_0|dop_reg:dop|sin_o[12]                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; Mult0~8                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LO:sig_gen|LO_nco_ii_0:nco_ii_0|dop_reg:dop|sin_o[13]                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; Mult0~8                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LO:sig_gen|LO_nco_ii_0:nco_ii_0|dop_reg:dop|sin_o[14]                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; Mult0~8                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LO:sig_gen|LO_nco_ii_0:nco_ii_0|dop_reg:dop|sin_o[15]                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q            ;                ; Mult0~8                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[5]                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[5]~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[6]                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[6]~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[13]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[13]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_SIZE1                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_SIZE1~DUPLICATE                                                                                                                                                ;                  ;                       ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_SIZE2                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_SIZE2~DUPLICATE                                                                                                                                                ;                  ;                       ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.READ_CMD_WAIT                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.READ_CMD_WAIT~DUPLICATE                                                                                                                                            ;                  ;                       ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.WRITE_WAIT                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.WRITE_WAIT~DUPLICATE                                                                                                                                               ;                  ;                       ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_sc_fifo:fifo|internal_out_valid                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_sc_fifo:fifo|internal_out_valid~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_sc_fifo:fifo|wr_ptr[1]                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_sc_fifo:fifo|wr_ptr[1]~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_bytes_to_packets:b2p|received_esc                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_bytes_to_packets:b2p|received_esc~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|out_data_toggle_flopped                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|out_data_toggle_flopped~DUPLICATE                                         ;                  ;                       ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_in_bit_counter[1]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_in_bit_counter[1]~DUPLICATE                                               ;                  ;                       ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_in_bit_counter[2]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_in_bit_counter[2]~DUPLICATE                                               ;                  ;                       ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[2]                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[2]~DUPLICATE                                                  ;                  ;                       ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_bit_counter[0]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_bit_counter[0]~DUPLICATE                                               ;                  ;                       ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_bit_counter[1]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_bit_counter[1]~DUPLICATE                                               ;                  ;                       ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_bit_counter[2]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_bit_counter[2]~DUPLICATE                                               ;                  ;                       ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_length[1]                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_length[1]~DUPLICATE                                                    ;                  ;                       ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_valid                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_valid~DUPLICATE                                                        ;                  ;                       ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_state.ST_PADDED                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_state.ST_PADDED~DUPLICATE                                                   ;                  ;                       ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[14]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[14]~DUPLICATE                                           ;                  ;                       ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[15]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[15]~DUPLICATE                                           ;                  ;                       ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[0]                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[0]~DUPLICATE                                ;                  ;                       ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[1]                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[1]~DUPLICATE                                ;                  ;                       ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[2]                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[2]~DUPLICATE                                ;                  ;                       ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[8]                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[8]~DUPLICATE                                ;                  ;                       ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[11]                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[11]~DUPLICATE                               ;                  ;                       ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[16]                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[16]~DUPLICATE                               ;                  ;                       ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_bit_counter[0]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_bit_counter[0]~DUPLICATE                                              ;                  ;                       ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_bit_counter[1]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_bit_counter[1]~DUPLICATE                                              ;                  ;                       ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b|out_valid                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b|out_valid~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b|sent_channel                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b|sent_channel~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b|sent_sop                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b|sent_sop~DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:adcinterface_0_avmm_control_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[1]                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:adcinterface_0_avmm_control_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[1]~DUPLICATE                                                                 ;                  ;                       ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:adcinterface_0_avmm_control_cmd_width_adapter|byteen_reg[1]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:adcinterface_0_avmm_control_cmd_width_adapter|byteen_reg[1]~DUPLICATE                                                                                                                      ;                  ;                       ;
; AMdemod:AMdemod|CIC:CIC|d6[16]                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; AMdemod:AMdemod|CIC:CIC|d6[16]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; AMdemod:AMdemod|CIC:CIC|d6[18]                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; AMdemod:AMdemod|CIC:CIC|d6[18]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; AMdemod:AMdemod|CIC:CIC|d8[19]                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; AMdemod:AMdemod|CIC:CIC|d8[19]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; AMdemod:AMdemod|CIC:CIC|d_tmp[18]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; AMdemod:AMdemod|CIC:CIC|d_tmp[18]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|dxxrv[1]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|dxxrv[1]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|dxxrv[3]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|dxxrv[3]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|dxxrv[5]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|dxxrv[5]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[12]                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[12]~DUPLICATE                                                                                                                                                                                                                           ;                  ;                       ;
; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u8|lpm_add_sub:u0|add_sub_s0h:auto_generated|pipeline_dffe[3]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u8|lpm_add_sub:u0|add_sub_s0h:auto_generated|pipeline_dffe[3]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u8|lpm_add_sub:u0|add_sub_s0h:auto_generated|pipeline_dffe[8]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u8|lpm_add_sub:u0|add_sub_s0h:auto_generated|pipeline_dffe[8]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u8|lpm_add_sub:u0|add_sub_s0h:auto_generated|pipeline_dffe[12]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u8|lpm_add_sub:u0|add_sub_s0h:auto_generated|pipeline_dffe[12]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u8|lpm_add_sub:u0|add_sub_s0h:auto_generated|pipeline_dffe[14]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u8|lpm_add_sub:u0|add_sub_s0h:auto_generated|pipeline_dffe[14]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u11|lpm_add_sub:u0|add_sub_s0h:auto_generated|pipeline_dffe[15]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u11|lpm_add_sub:u0|add_sub_s0h:auto_generated|pipeline_dffe[15]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u14|lpm_add_sub:u0|add_sub_s0h:auto_generated|pipeline_dffe[14]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u14|lpm_add_sub:u0|add_sub_s0h:auto_generated|pipeline_dffe[14]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u14|lpm_add_sub:u0|add_sub_s0h:auto_generated|pipeline_dffe[15]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u14|lpm_add_sub:u0|add_sub_s0h:auto_generated|pipeline_dffe[15]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u47|lpm_add_sub:u0|add_sub_s0h:auto_generated|pipeline_dffe[2]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u47|lpm_add_sub:u0|add_sub_s0h:auto_generated|pipeline_dffe[2]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u10|lpm_add_sub:u0|add_sub_fkg:auto_generated|dffe10                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u10|lpm_add_sub:u0|add_sub_fkg:auto_generated|dffe10~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; AMdemod:AMdemod|SerialFIR:FIR|d12[0]                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; AMdemod:AMdemod|SerialFIR:FIR|d12[0]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; AMdemod:AMdemod|SerialFIR:FIR|d12[1]                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; AMdemod:AMdemod|SerialFIR:FIR|d12[1]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; AMdemod:AMdemod|SerialFIR:FIR|d12[2]                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; AMdemod:AMdemod|SerialFIR:FIR|d12[2]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; AMdemod:AMdemod|SerialFIR:FIR|d12[3]                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; AMdemod:AMdemod|SerialFIR:FIR|d12[3]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; AMdemod:AMdemod|SerialFIR:FIR|d15[5]                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; AMdemod:AMdemod|SerialFIR:FIR|d15[5]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; AMdemod:AMdemod|SerialFIR:FIR|d15[6]                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; AMdemod:AMdemod|SerialFIR:FIR|d15[6]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; AMdemod:AMdemod|SerialFIR:FIR|d17[0]                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; AMdemod:AMdemod|SerialFIR:FIR|d17[0]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; AMdemod:AMdemod|SerialFIR:FIR|d17[3]                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; AMdemod:AMdemod|SerialFIR:FIR|d17[3]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; AMdemod:AMdemod|SerialFIR:FIR|d18[3]                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; AMdemod:AMdemod|SerialFIR:FIR|d18[3]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; AMdemod:AMdemod|SerialFIR:FIR|d19[5]                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; AMdemod:AMdemod|SerialFIR:FIR|d19[5]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; AMdemod:AMdemod|SerialFIR:FIR|d20[3]                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; AMdemod:AMdemod|SerialFIR:FIR|d20[3]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; AMdemod:AMdemod|SerialFIR:FIR|select[1]                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; AMdemod:AMdemod|SerialFIR:FIR|select[1]~DUPLICATE                                                                                                                                                                                                                                                           ;                  ;                       ;
; AMdemod:AMdemod|SerialFIR:FIR|select[3]                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; AMdemod:AMdemod|SerialFIR:FIR|select[3]~DUPLICATE                                                                                                                                                                                                                                                           ;                  ;                       ;
; AMdemod:AMdemod|SerialFIR:FIR|select[8]                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; AMdemod:AMdemod|SerialFIR:FIR|select[8]~DUPLICATE                                                                                                                                                                                                                                                           ;                  ;                       ;
; AMdemod:AMdemod|SerialFIR:FIR|select[9]                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; AMdemod:AMdemod|SerialFIR:FIR|select[9]~DUPLICATE                                                                                                                                                                                                                                                           ;                  ;                       ;
; AMdemod:AMdemod|SerialFIR:FIR|select[13]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; AMdemod:AMdemod|SerialFIR:FIR|select[13]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; AMdemod:AMdemod|SerialFIR:FIR|select[14]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; AMdemod:AMdemod|SerialFIR:FIR|select[14]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; AMdemod:AMdemod|SerialFIR:FIR|select[15]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; AMdemod:AMdemod|SerialFIR:FIR|select[15]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; AMdemod:AMdemod|SerialFIR:FIR|sum_out[2]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; AMdemod:AMdemod|SerialFIR:FIR|sum_out[2]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; AMdemod:AMdemod|SerialFIR:FIR|sum_out[3]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; AMdemod:AMdemod|SerialFIR:FIR|sum_out[3]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; AMdemod:AMdemod|SerialFIR:FIR|sum_out[9]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; AMdemod:AMdemod|SerialFIR:FIR|sum_out[9]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; AMdemod:AMdemod|SerialFIR:FIR|sum_out[10]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; AMdemod:AMdemod|SerialFIR:FIR|sum_out[10]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; AMdemod:AMdemod|SerialFIR:FIR|sum_out[12]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; AMdemod:AMdemod|SerialFIR:FIR|sum_out[12]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; AMdemod:AMdemod|SerialFIR:FIR|sum_out[16]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; AMdemod:AMdemod|SerialFIR:FIR|sum_out[16]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; LO:AM_gen|LO_nco_ii_0:nco_ii_0|asj_dxx:ux002|altshift_taps:dxxpdo_rtl_0|shift_taps_vuu:auto_generated|cntr_hjf:cntr1|counter_reg_bit[4]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; LO:AM_gen|LO_nco_ii_0:nco_ii_0|asj_dxx:ux002|altshift_taps:dxxpdo_rtl_0|shift_taps_vuu:auto_generated|cntr_hjf:cntr1|counter_reg_bit[4]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u17|lpm_add_sub:u0|add_sub_s0h:auto_generated|pipeline_dffe[13]                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u17|lpm_add_sub:u0|add_sub_s0h:auto_generated|pipeline_dffe[13]~DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
; LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u17|lpm_add_sub:u0|add_sub_s0h:auto_generated|pipeline_dffe[15]                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u17|lpm_add_sub:u0|add_sub_s0h:auto_generated|pipeline_dffe[15]~DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
; LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u4|lpm_add_sub:u0|add_sub_fkg:auto_generated|dffe11                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u4|lpm_add_sub:u0|add_sub_fkg:auto_generated|dffe11~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
; LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u7|lpm_add_sub:u0|add_sub_fkg:auto_generated|dffe9                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u7|lpm_add_sub:u0|add_sub_fkg:auto_generated|dffe9~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u22|lpm_add_sub:u0|add_sub_fkg:auto_generated|dffe11                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u22|lpm_add_sub:u0|add_sub_fkg:auto_generated|dffe11~DUPLICATE                                                                                                                                                                                            ;                  ;                       ;
; LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u22|lpm_add_sub:u0|add_sub_fkg:auto_generated|dffe15                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u22|lpm_add_sub:u0|add_sub_fkg:auto_generated|dffe15~DUPLICATE                                                                                                                                                                                            ;                  ;                       ;
; LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u46|lpm_add_sub:u0|add_sub_fkg:auto_generated|dffe8                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u46|lpm_add_sub:u0|add_sub_fkg:auto_generated|dffe8~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
; LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u9|xordvalue[15]                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u9|xordvalue[15]~DUPLICATE                                                                                                                                                                                                                                ;                  ;                       ;
; LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u11|lpm_add_sub:u0|add_sub_s0h:auto_generated|pipeline_dffe[4]                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u11|lpm_add_sub:u0|add_sub_s0h:auto_generated|pipeline_dffe[4]~DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
; LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u26|lpm_add_sub:u0|add_sub_s0h:auto_generated|pipeline_dffe[15]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u26|lpm_add_sub:u0|add_sub_s0h:auto_generated|pipeline_dffe[15]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u13|lpm_add_sub:u0|add_sub_fkg:auto_generated|dffe13                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u13|lpm_add_sub:u0|add_sub_fkg:auto_generated|dffe13~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
; LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u46|lpm_add_sub:u0|add_sub_fkg:auto_generated|dffe15                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u46|lpm_add_sub:u0|add_sub_fkg:auto_generated|dffe15~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
; LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u42|lpm_add_sub:u0|add_sub_fkg:auto_generated|dffe16                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u42|lpm_add_sub:u0|add_sub_fkg:auto_generated|dffe16~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_ZNXJ5711_gen_0:stratixiii_ZNXJ5711_gen_1|JEQQ5299:YEAJ1936|JJTX8179[3]                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_ZNXJ5711_gen_0:stratixiii_ZNXJ5711_gen_1|JEQQ5299:YEAJ1936|JJTX8179[3]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_ZNXJ5711_gen_0:stratixiii_ZNXJ5711_gen_1|JEQQ5299:YEAJ1936|JJTX8179[11]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_ZNXJ5711_gen_0:stratixiii_ZNXJ5711_gen_1|JEQQ5299:YEAJ1936|JJTX8179[11]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[1]                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[1]~DUPLICATE                           ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]~DUPLICATE                                             ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]~DUPLICATE                                             ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[5]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[5]~DUPLICATE                                             ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]~DUPLICATE                                          ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[6]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[6]~DUPLICATE                                          ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~DUPLICATE                              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]~DUPLICATE                              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]~DUPLICATE                 ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:collecting_post_data_var                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:collecting_post_data_var~DUPLICATE                                                                                                   ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped~DUPLICATE                                                                                                          ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[0]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[0]~DUPLICATE                                                                                                            ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[3]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[3]~DUPLICATE                                                                                                            ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[4]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[4]~DUPLICATE                                                                                                            ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[11]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[11]~DUPLICATE                                                                                                           ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[9]                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[9]~DUPLICATE                                                                                                                                 ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[32]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[32]~DUPLICATE                ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[39]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[39]~DUPLICATE                ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_f9i:auto_generated|counter_reg_bit[4] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_f9i:auto_generated|counter_reg_bit[4]~DUPLICATE ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[0]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[0]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[5]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[5]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[29]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[29]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; LO:AM_gen|LO_nco_ii_0:nco_ii_0|asj_dxx:ux002|altshift_taps:dxxpdo_rtl_0|shift_taps_vuu:auto_generated|altsyncram_vr91:altsyncram5|ram_block6a0~FITTER_CREATED_COMB_LOGIC                                                                                                                          ; Created         ; Placement                                         ; Location assignment        ; COMBOUT      ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LO:AM_gen|LO_nco_ii_0:nco_ii_0|asj_dxx:ux002|altshift_taps:dxxpdo_rtl_0|shift_taps_vuu:auto_generated|altsyncram_vr91:altsyncram5|ram_block6a0~FITTER_CREATED_COMB_LOGIC_1                                                                                                                        ; Created         ; Placement                                         ; Location assignment        ; COMBOUT      ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LO:AM_gen|LO_nco_ii_0:nco_ii_0|asj_dxx:ux002|altshift_taps:dxxpdo_rtl_0|shift_taps_vuu:auto_generated|altsyncram_vr91:altsyncram5|ram_block6a0~FITTER_CREATED_MLAB_CELL0                                                                                                                          ; Created         ; Placement                                         ; Location assignment        ; PORTBDATAOUT ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LO:AM_gen|LO_nco_ii_0:nco_ii_0|asj_dxx:ux002|altshift_taps:dxxpdo_rtl_0|shift_taps_vuu:auto_generated|altsyncram_vr91:altsyncram5|ram_block6a0~FITTER_CREATED_MLAB_CELL1                                                                                                                          ; Created         ; Placement                                         ; Location assignment        ; PORTBDATAOUT ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LO:AM_gen|LO_nco_ii_0:nco_ii_0|asj_dxx:ux002|altshift_taps:dxxpdo_rtl_0|shift_taps_vuu:auto_generated|altsyncram_vr91:altsyncram5|ram_block6a0~FITTER_CREATED_MUX                                                                                                                                 ; Created         ; Placement                                         ; Location assignment        ; COMBOUT      ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LO:AM_gen|LO_nco_ii_0:nco_ii_0|asj_dxx:ux002|altshift_taps:dxxpdo_rtl_0|shift_taps_vuu:auto_generated|altsyncram_vr91:altsyncram5|ram_block6a0~portb_address_reg0FITTER_CREATED_FF                                                                                                                ; Created         ; Placement                                         ; Location assignment        ; Q            ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LO:AM_gen|LO_nco_ii_0:nco_ii_0|asj_dxx:ux002|altshift_taps:dxxpdo_rtl_0|shift_taps_vuu:auto_generated|altsyncram_vr91:altsyncram5|ram_block6a0~portb_address_reg1FITTER_CREATED_FF                                                                                                                ; Created         ; Placement                                         ; Location assignment        ; Q            ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LO:AM_gen|LO_nco_ii_0:nco_ii_0|asj_dxx:ux002|altshift_taps:dxxpdo_rtl_0|shift_taps_vuu:auto_generated|altsyncram_vr91:altsyncram5|ram_block6a0~portb_address_reg2FITTER_CREATED_FF                                                                                                                ; Created         ; Placement                                         ; Location assignment        ; Q            ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LO:AM_gen|LO_nco_ii_0:nco_ii_0|asj_dxx:ux002|altshift_taps:dxxpdo_rtl_0|shift_taps_vuu:auto_generated|altsyncram_vr91:altsyncram5|ram_block6a0~portb_address_reg3FITTER_CREATED_FF                                                                                                                ; Created         ; Placement                                         ; Location assignment        ; Q            ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LO:AM_gen|LO_nco_ii_0:nco_ii_0|asj_dxx:ux002|altshift_taps:dxxpdo_rtl_0|shift_taps_vuu:auto_generated|altsyncram_vr91:altsyncram5|ram_block6a0~portb_address_reg4FITTER_CREATED_FF                                                                                                                ; Created         ; Placement                                         ; Location assignment        ; Q            ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LO:AM_gen|LO_nco_ii_0:nco_ii_0|asj_dxx:ux002|altshift_taps:dxxpdo_rtl_0|shift_taps_vuu:auto_generated|altsyncram_vr91:altsyncram5|ram_block6a0~portb_address_reg5FITTER_CREATED_FF                                                                                                                ; Created         ; Placement                                         ; Location assignment        ; Q            ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LO:AM_gen|LO_nco_ii_0:nco_ii_0|asj_dxx:ux002|altshift_taps:dxxpdo_rtl_0|shift_taps_vuu:auto_generated|altsyncram_vr91:altsyncram5|ram_block6a1~FITTER_CREATED_MLAB_CELL0                                                                                                                          ; Created         ; Placement                                         ; Location assignment        ; PORTBDATAOUT ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LO:AM_gen|LO_nco_ii_0:nco_ii_0|asj_dxx:ux002|altshift_taps:dxxpdo_rtl_0|shift_taps_vuu:auto_generated|altsyncram_vr91:altsyncram5|ram_block6a1~FITTER_CREATED_MLAB_CELL1                                                                                                                          ; Created         ; Placement                                         ; Location assignment        ; PORTBDATAOUT ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LO:AM_gen|LO_nco_ii_0:nco_ii_0|asj_dxx:ux002|altshift_taps:dxxpdo_rtl_0|shift_taps_vuu:auto_generated|altsyncram_vr91:altsyncram5|ram_block6a1~FITTER_CREATED_MUX                                                                                                                                 ; Created         ; Placement                                         ; Location assignment        ; COMBOUT      ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LO:AM_gen|LO_nco_ii_0:nco_ii_0|asj_dxx:ux002|altshift_taps:dxxpdo_rtl_0|shift_taps_vuu:auto_generated|altsyncram_vr91:altsyncram5|ram_block6a2~FITTER_CREATED_MLAB_CELL0                                                                                                                          ; Created         ; Placement                                         ; Location assignment        ; PORTBDATAOUT ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LO:AM_gen|LO_nco_ii_0:nco_ii_0|asj_dxx:ux002|altshift_taps:dxxpdo_rtl_0|shift_taps_vuu:auto_generated|altsyncram_vr91:altsyncram5|ram_block6a2~FITTER_CREATED_MLAB_CELL1                                                                                                                          ; Created         ; Placement                                         ; Location assignment        ; PORTBDATAOUT ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LO:AM_gen|LO_nco_ii_0:nco_ii_0|asj_dxx:ux002|altshift_taps:dxxpdo_rtl_0|shift_taps_vuu:auto_generated|altsyncram_vr91:altsyncram5|ram_block6a2~FITTER_CREATED_MUX                                                                                                                                 ; Created         ; Placement                                         ; Location assignment        ; COMBOUT      ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LO:AM_gen|LO_nco_ii_0:nco_ii_0|asj_dxx:ux002|altshift_taps:dxxpdo_rtl_0|shift_taps_vuu:auto_generated|altsyncram_vr91:altsyncram5|ram_block6a3~FITTER_CREATED_MLAB_CELL0                                                                                                                          ; Created         ; Placement                                         ; Location assignment        ; PORTBDATAOUT ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LO:AM_gen|LO_nco_ii_0:nco_ii_0|asj_dxx:ux002|altshift_taps:dxxpdo_rtl_0|shift_taps_vuu:auto_generated|altsyncram_vr91:altsyncram5|ram_block6a3~FITTER_CREATED_MLAB_CELL1                                                                                                                          ; Created         ; Placement                                         ; Location assignment        ; PORTBDATAOUT ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; LO:AM_gen|LO_nco_ii_0:nco_ii_0|asj_dxx:ux002|altshift_taps:dxxpdo_rtl_0|shift_taps_vuu:auto_generated|altsyncram_vr91:altsyncram5|ram_block6a3~FITTER_CREATED_MUX                                                                                                                                 ; Created         ; Placement                                         ; Location assignment        ; COMBOUT      ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+--------------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 14685 ) ; 0.00 % ( 0 / 14685 )       ; 0.00 % ( 0 / 14685 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 14685 ) ; 0.00 % ( 0 / 14685 )       ; 0.00 % ( 0 / 14685 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 13260 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; pzdyqx:nabboc                  ; 0.00 % ( 0 / 163 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 248 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 969 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 45 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/eric/GitHub/AMdemod/output_files/top_ADCinterface.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 3,867 / 9,430         ; 41 %  ;
; ALMs needed [=A-B+C]                                        ; 3,867                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 4,304 / 9,430         ; 46 %  ;
;         [a] ALMs used for LUT logic and registers           ; 3,019                 ;       ;
;         [b] ALMs used for LUT logic                         ; 577                   ;       ;
;         [c] ALMs used for registers                         ; 688                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 20                    ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 442 / 9,430           ; 5 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 5 / 9,430             ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 3                     ;       ;
;         [c] Due to LAB input limits                         ; 2                     ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 566 / 943             ; 60 %  ;
;     -- Logic LABs                                           ; 564                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 2                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 6,950                 ;       ;
;     -- 7 input functions                                    ; 12                    ;       ;
;     -- 6 input functions                                    ; 520                   ;       ;
;     -- 5 input functions                                    ; 249                   ;       ;
;     -- 4 input functions                                    ; 158                   ;       ;
;     -- <=3 input functions                                  ; 6,011                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 821                   ;       ;
; Memory ALUT usage                                           ; 8                     ;       ;
;     -- 64-address deep                                      ; 0                     ;       ;
;     -- 32-address deep                                      ; 8                     ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 7,575                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 7,413 / 18,860        ; 39 %  ;
;         -- Secondary logic registers                        ; 162 / 18,860          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 7,461                 ;       ;
;         -- Routing optimization registers                   ; 114                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 53 / 224              ; 24 %  ;
;     -- Clock pins                                           ; 2 / 9                 ; 22 %  ;
;     -- Dedicated input pins                                 ; 3 / 11                ; 27 %  ;
; I/O registers                                               ; 16                    ;       ;
;                                                             ;                       ;       ;
; Global signals                                              ; 1                     ;       ;
; M10K blocks                                                 ; 39 / 176              ; 22 %  ;
; Total MLAB memory bits                                      ; 140                   ;       ;
; Total block memory bits                                     ; 311,808 / 1,802,240   ; 17 %  ;
; Total block memory implementation bits                      ; 399,360 / 1,802,240   ; 22 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 5 / 25                ; 20 %  ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 4                 ; 0 %   ;
; Global clocks                                               ; 1 / 16                ; 6 %   ;
; Quadrant clocks                                             ; 0 / 88                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68                ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 1                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 5.0% / 5.0% / 4.8%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 25.6% / 27.1% / 21.0% ;       ;
; Maximum fan-out                                             ; 6617                  ;       ;
; Highest non-global fan-out                                  ; 739                   ;       ;
; Total fan-out                                               ; 39560                 ;       ;
; Average fan-out                                             ; 2.55                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                                                          ;
+-------------------------------------------------------------+-----------------------+----------------------+-----------------------+--------------------------------+--------------------------------+
; Statistic                                                   ; Top                   ; pzdyqx:nabboc        ; sld_hub:auto_hub      ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+----------------------+-----------------------+--------------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 3477 / 9430 ( 37 % )  ; 65 / 9430 ( < 1 % )  ; 94 / 9430 ( < 1 % )   ; 293 / 9430 ( 3 % )             ; 0 / 9430 ( 0 % )               ;
; ALMs needed [=A-B+C]                                        ; 3477                  ; 65                   ; 94                    ; 293                            ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3713 / 9430 ( 39 % )  ; 76 / 9430 ( < 1 % )  ; 103 / 9430 ( 1 % )    ; 415 / 9430 ( 4 % )             ; 0 / 9430 ( 0 % )               ;
;         [a] ALMs used for LUT logic and registers           ; 2908                  ; 11                   ; 31                    ; 70                             ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 386                   ; 39                   ; 45                    ; 108                            ; 0                              ;
;         [c] ALMs used for registers                         ; 399                   ; 26                   ; 27                    ; 237                            ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 20                    ; 0                    ; 0                     ; 0                              ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 238 / 9430 ( 3 % )    ; 11 / 9430 ( < 1 % )  ; 10 / 9430 ( < 1 % )   ; 125 / 9430 ( 1 % )             ; 0 / 9430 ( 0 % )               ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 2 / 9430 ( < 1 % )    ; 0 / 9430 ( 0 % )     ; 1 / 9430 ( < 1 % )    ; 3 / 9430 ( < 1 % )             ; 0 / 9430 ( 0 % )               ;
;         [a] Due to location constrained logic               ; 0                     ; 0                    ; 0                     ; 0                              ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                    ; 1                     ; 2                              ; 0                              ;
;         [c] Due to LAB input limits                         ; 2                     ; 0                    ; 0                     ; 1                              ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                    ; 0                     ; 0                              ; 0                              ;
;                                                             ;                       ;                      ;                       ;                                ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                  ; Low                   ; Low                            ; Low                            ;
;                                                             ;                       ;                      ;                       ;                                ;                                ;
; Total LABs:  partially or completely used                   ; 483 / 943 ( 51 % )    ; 12 / 943 ( 1 % )     ; 15 / 943 ( 2 % )      ; 64 / 943 ( 7 % )               ; 0 / 943 ( 0 % )                ;
;     -- Logic LABs                                           ; 481                   ; 12                   ; 15                    ; 64                             ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 2                     ; 0                    ; 0                     ; 0                              ; 0                              ;
;                                                             ;                       ;                      ;                       ;                                ;                                ;
; Combinational ALUT usage for logic                          ; 6435                  ; 91                   ; 134                   ; 298                            ; 0                              ;
;     -- 7 input functions                                    ; 6                     ; 4                    ; 2                     ; 0                              ; 0                              ;
;     -- 6 input functions                                    ; 414                   ; 12                   ; 25                    ; 69                             ; 0                              ;
;     -- 5 input functions                                    ; 143                   ; 15                   ; 26                    ; 65                             ; 0                              ;
;     -- 4 input functions                                    ; 99                    ; 17                   ; 22                    ; 20                             ; 0                              ;
;     -- <=3 input functions                                  ; 5765                  ; 43                   ; 59                    ; 144                            ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 391                   ; 42                   ; 37                    ; 351                            ; 0                              ;
; Memory ALUT usage                                           ; 8                     ; 0                    ; 0                     ; 0                              ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                    ; 0                     ; 0                              ; 0                              ;
;     -- 32-address deep                                      ; 8                     ; 0                    ; 0                     ; 0                              ; 0                              ;
;                                                             ;                       ;                      ;                       ;                                ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                    ; 0                     ; 0                              ; 0                              ;
;     -- By type:                                             ;                       ;                      ;                       ;                                ;                                ;
;         -- Primary logic registers                          ; 6613 / 18860 ( 35 % ) ; 72 / 18860 ( < 1 % ) ; 114 / 18860 ( < 1 % ) ; 614 / 18860 ( 3 % )            ; 0 / 18860 ( 0 % )              ;
;         -- Secondary logic registers                        ; 117 / 18860 ( < 1 % ) ; 2 / 18860 ( < 1 % )  ; 9 / 18860 ( < 1 % )   ; 34 / 18860 ( < 1 % )           ; 0 / 18860 ( 0 % )              ;
;     -- By function:                                         ;                       ;                      ;                       ;                                ;                                ;
;         -- Design implementation registers                  ; 6640                  ; 72                   ; 114                   ; 635                            ; 0                              ;
;         -- Routing optimization registers                   ; 90                    ; 2                    ; 9                     ; 13                             ; 0                              ;
;                                                             ;                       ;                      ;                       ;                                ;                                ;
;                                                             ;                       ;                      ;                       ;                                ;                                ;
; Virtual pins                                                ; 0                     ; 0                    ; 0                     ; 0                              ; 0                              ;
; I/O pins                                                    ; 35                    ; 0                    ; 0                     ; 0                              ; 18                             ;
; I/O registers                                               ; 0                     ; 0                    ; 0                     ; 0                              ; 16                             ;
; Total block memory bits                                     ; 512                   ; 0                    ; 0                     ; 311296                         ; 0                              ;
; Total block memory implementation bits                      ; 10240                 ; 0                    ; 0                     ; 389120                         ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 1 / 176 ( < 1 % )     ; 0 / 176 ( 0 % )      ; 0 / 176 ( 0 % )       ; 38 / 176 ( 21 % )              ; 0 / 176 ( 0 % )                ;
; DSP block                                                   ; 5 / 25 ( 20 % )       ; 0 / 25 ( 0 % )       ; 0 / 25 ( 0 % )        ; 0 / 25 ( 0 % )                 ; 0 / 25 ( 0 % )                 ;
; Clock enable block                                          ; 0 / 104 ( 0 % )       ; 0 / 104 ( 0 % )      ; 0 / 104 ( 0 % )       ; 0 / 104 ( 0 % )                ; 1 / 104 ( < 1 % )              ;
; Double data rate I/O input circuitry                        ; 0 / 272 ( 0 % )       ; 0 / 272 ( 0 % )      ; 0 / 272 ( 0 % )       ; 0 / 272 ( 0 % )                ; 8 / 272 ( 2 % )                ;
;                                                             ;                       ;                      ;                       ;                                ;                                ;
; Connections                                                 ;                       ;                      ;                       ;                                ;                                ;
;     -- Input Connections                                    ; 6804                  ; 63                   ; 186                   ; 1063                           ; 1                              ;
;     -- Registered Input Connections                         ; 6484                  ; 28                   ; 130                   ; 698                            ; 0                              ;
;     -- Output Connections                                   ; 44                    ; 45                   ; 547                   ; 34                             ; 7447                           ;
;     -- Registered Output Connections                        ; 38                    ; 44                   ; 546                   ; 0                              ; 40                             ;
;                                                             ;                       ;                      ;                       ;                                ;                                ;
; Internal Connections                                        ;                       ;                      ;                       ;                                ;                                ;
;     -- Total Connections                                    ; 34657                 ; 614                  ; 1548                  ; 5566                           ; 7491                           ;
;     -- Registered Connections                               ; 19745                 ; 389                  ; 1206                  ; 3627                           ; 40                             ;
;                                                             ;                       ;                      ;                       ;                                ;                                ;
; External Connections                                        ;                       ;                      ;                       ;                                ;                                ;
;     -- Top                                                  ; 0                     ; 42                   ; 246                   ; 38                             ; 6522                           ;
;     -- pzdyqx:nabboc                                        ; 42                    ; 0                    ; 36                    ; 0                              ; 30                             ;
;     -- sld_hub:auto_hub                                     ; 246                   ; 36                   ; 20                    ; 265                            ; 166                            ;
;     -- sld_signaltap:auto_signaltap_0                       ; 38                    ; 0                    ; 265                   ; 64                             ; 730                            ;
;     -- hard_block:auto_generated_inst                       ; 6522                  ; 30                   ; 166                   ; 730                            ; 0                              ;
;                                                             ;                       ;                      ;                       ;                                ;                                ;
; Partition Interface                                         ;                       ;                      ;                       ;                                ;                                ;
;     -- Input Ports                                          ; 44                    ; 11                   ; 110                   ; 125                            ; 13                             ;
;     -- Output Ports                                         ; 53                    ; 4                    ; 128                   ; 53                             ; 26                             ;
;     -- Bidir Ports                                          ; 0                     ; 0                    ; 0                     ; 0                              ; 0                              ;
;                                                             ;                       ;                      ;                       ;                                ;                                ;
; Registered Ports                                            ;                       ;                      ;                       ;                                ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 2                    ; 2                     ; 22                             ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 3                    ; 69                    ; 39                             ; 16                             ;
;                                                             ;                       ;                      ;                       ;                                ;                                ;
; Port Connectivity                                           ;                       ;                      ;                       ;                                ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                    ; 5                     ; 12                             ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                    ; 43                    ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                    ; 0                     ; 20                             ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                    ; 0                     ; 1                              ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                    ; 81                    ; 22                             ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                    ; 0                     ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 2                    ; 86                    ; 36                             ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                    ; 74                    ; 41                             ; 0                              ;
+-------------------------------------------------------------+-----------------------+----------------------+-----------------------+--------------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                                     ;
+---------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name                            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; adc_dataandclock_adc_clk        ; N16   ; 5B       ; 54           ; 18           ; 43           ; 6619                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; User                 ; no        ;
; adc_dataandclock_adc_clk(n)     ; M16   ; 5B       ; 54           ; 18           ; 60           ; 0                     ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; User                 ; no        ;
; adc_dataandclock_adc_data[0]    ; R11   ; 3B       ; 25           ; 0            ; 0            ; 0                     ; 5                  ; no     ; yes            ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; User                 ; no        ;
; adc_dataandclock_adc_data[0](n) ; R10   ; 3B       ; 25           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; User                 ; no        ;
; adc_dataandclock_adc_data[1]    ; U12   ; 3B       ; 24           ; 0            ; 0            ; 0                     ; 5                  ; no     ; yes            ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; User                 ; no        ;
; adc_dataandclock_adc_data[1](n) ; U11   ; 3B       ; 24           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; User                 ; no        ;
; adc_dataandclock_adc_data[2]    ; R9    ; 3B       ; 23           ; 0            ; 40           ; 0                     ; 5                  ; no     ; yes            ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; User                 ; no        ;
; adc_dataandclock_adc_data[2](n) ; T10   ; 3B       ; 23           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; User                 ; no        ;
; adc_dataandclock_adc_data[3]    ; U10   ; 3B       ; 19           ; 0            ; 0            ; 0                     ; 5                  ; no     ; yes            ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; User                 ; no        ;
; adc_dataandclock_adc_data[3](n) ; T9    ; 3B       ; 19           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; User                 ; no        ;
; adc_dataandclock_adc_data[4]    ; N19   ; 5B       ; 54           ; 19           ; 3            ; 0                     ; 5                  ; no     ; yes            ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; User                 ; no        ;
; adc_dataandclock_adc_data[4](n) ; M18   ; 5B       ; 54           ; 19           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; User                 ; no        ;
; adc_dataandclock_adc_data[5]    ; K17   ; 5B       ; 54           ; 20           ; 3            ; 0                     ; 5                  ; no     ; yes            ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; User                 ; no        ;
; adc_dataandclock_adc_data[5](n) ; L17   ; 5B       ; 54           ; 20           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; User                 ; no        ;
; adc_dataandclock_adc_data[6]    ; L19   ; 5B       ; 54           ; 21           ; 3            ; 0                     ; 5                  ; no     ; yes            ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; User                 ; no        ;
; adc_dataandclock_adc_data[6](n) ; L18   ; 5B       ; 54           ; 21           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; User                 ; no        ;
; adc_dataandclock_adc_data[7]    ; T18   ; 5A       ; 54           ; 14           ; 43           ; 0                     ; 5                  ; no     ; yes            ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; User                 ; no        ;
; adc_dataandclock_adc_data[7](n) ; T17   ; 5A       ; 54           ; 14           ; 60           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; User                 ; no        ;
; buttonsandswitches_b1           ; H18   ; 7A       ; 48           ; 45           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; buttonsandswitches_b2           ; J18   ; 7A       ; 48           ; 45           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; buttonsandswitches_sw1          ; C16   ; 7A       ; 52           ; 45           ; 51           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; buttonsandswitches_sw2          ; D17   ; 7A       ; 50           ; 45           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; buttonsandswitches_sw3          ; G17   ; 7A       ; 50           ; 45           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; clk_clk                         ; H13   ; 7A       ; 38           ; 45           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+---------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; adc_interface_adc_csbn ; R22   ; 5A       ; 54           ; 15           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; adc_interface_adc_oen  ; P22   ; 5A       ; 54           ; 16           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; adc_interface_adc_sclk ; R16   ; 5A       ; 54           ; 16           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; adc_interface_adc_sdio ; R21   ; 5A       ; 54           ; 16           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; adc_interface_adc_sdon ; R17   ; 5A       ; 54           ; 16           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; adc_interface_cha_2x   ; P8    ; 3B       ; 18           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; adc_interface_cha_3p5  ; V10   ; 3B       ; 16           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; adc_interface_cha_8p5x ; R7    ; 3A       ; 14           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; adc_interface_cha_en   ; W9    ; 3A       ; 11           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; adc_interface_cha_in1  ; P7    ; 3A       ; 14           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; adc_interface_cha_in3  ; W8    ; 3A       ; 11           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; adc_interface_cha_in4  ; U6    ; 3A       ; 12           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; adc_interface_chb_2x   ; AB10  ; 3B       ; 25           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; adc_interface_chb_3p5x ; P12   ; 3B       ; 24           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; adc_interface_chb_8p5x ; AB11  ; 3B       ; 25           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; adc_interface_chb_en   ; AA9   ; 3B       ; 22           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; adc_interface_chb_in1  ; Y9    ; 3B       ; 23           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; adc_interface_chb_in2  ; Y10   ; 3B       ; 23           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; adc_interface_chb_in4  ; R12   ; 3B       ; 24           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; adc_interface_mon_en   ; AA10  ; 3B       ; 22           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; adc_interface_mon_fs   ; AA8   ; 3B       ; 19           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; leds_led[0]            ; N1    ; 2A       ; 0            ; 19           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; leds_led[1]            ; N2    ; 2A       ; 0            ; 19           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; leds_led[2]            ; U1    ; 2A       ; 0            ; 19           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; leds_led[3]            ; U2    ; 2A       ; 0            ; 19           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; leds_led[4]            ; W2    ; 2A       ; 0            ; 18           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; leds_led[5]            ; AA1   ; 2A       ; 0            ; 18           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; leds_led[6]            ; AA2   ; 2A       ; 0            ; 18           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; leds_led[7]            ; Y3    ; 2A       ; 0            ; 18           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; 2A       ; 8 / 16 ( 50 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3A       ; 5 / 16 ( 31 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 19 / 32 ( 59 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 7 / 16 ( 44 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 8 / 16 ( 50 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 6 / 48 ( 13 % )  ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 271        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 262        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 230        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 218        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 216        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; leds_led[5]                     ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA2      ; 31         ; 2A       ; leds_led[6]                     ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 82         ; 3B       ; adc_interface_mon_fs            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA9      ; 89         ; 3B       ; adc_interface_chb_en            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA10     ; 87         ; 3B       ; adc_interface_mon_en            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 113        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 116        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 129        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 130        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; adc_interface_chb_2x            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB11     ; 100        ; 3B       ; adc_interface_chb_8p5x          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB12     ; 108        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 106        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 121        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB21     ; 124        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 268        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 270        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 250        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 240        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 228        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 204        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C2       ; 18         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 265        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 206        ; 7A       ; buttonsandswitches_sw1          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 239        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; buttonsandswitches_sw2          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 267        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 215        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 209        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 233        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 217        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G2       ; 19         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 236        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 245        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 237        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 208        ; 7A       ; buttonsandswitches_sw3          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G18      ; 211        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 234        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 243        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; clk_clk                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 221        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 219        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; buttonsandswitches_b1           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J2       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 257        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 214        ; 7A       ; buttonsandswitches_b2           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J19      ; 212        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 178        ; 5B       ; adc_dataandclock_adc_data[5]    ; input  ; LVDS         ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 203        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 21         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L2       ; 23         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 244        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; adc_dataandclock_adc_data[5](n) ; input  ; LVDS         ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L18      ; 184        ; 5B       ; adc_dataandclock_adc_data[6](n) ; input  ; LVDS         ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L19      ; 182        ; 5B       ; adc_dataandclock_adc_data[6]    ; input  ; LVDS         ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; altera_reserved_tdo             ; output ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; M6       ; 70         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 72         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 86         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 88         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; adc_dataandclock_adc_clk(n)     ; input  ; LVDS         ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; adc_dataandclock_adc_data[4](n) ; input  ; LVDS         ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 181        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 175        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 24         ; 2A       ; leds_led[0]                     ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N2       ; 26         ; 2A       ; leds_led[1]                     ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; adc_dataandclock_adc_clk        ; input  ; LVDS         ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; adc_dataandclock_adc_data[4]    ; input  ; LVDS         ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N20      ; 171        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 173        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; altera_reserved_tms             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; P6       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 73         ; 3A       ; adc_interface_cha_in1           ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P8       ; 78         ; 3B       ; adc_interface_cha_2x            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P9       ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; adc_interface_chb_3p5x          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 166        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; adc_interface_adc_oen           ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R2       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 71         ; 3A       ; adc_interface_cha_8p5x          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; adc_dataandclock_adc_data[2]    ; input  ; LVDS         ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R10      ; 99         ; 3B       ; adc_dataandclock_adc_data[0](n) ; input  ; LVDS         ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R11      ; 101        ; 3B       ; adc_dataandclock_adc_data[0]    ; input  ; LVDS         ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R12      ; 95         ; 3B       ; adc_interface_chb_in4           ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 161        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 163        ; 5A       ; adc_interface_adc_sclk          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R17      ; 165        ; 5A       ; adc_interface_adc_sdon          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; adc_interface_adc_sdio          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R22      ; 160        ; 5A       ; adc_interface_adc_csbn          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 83         ; 3B       ; adc_dataandclock_adc_data[3](n) ; input  ; LVDS         ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T10      ; 91         ; 3B       ; adc_dataandclock_adc_data[2](n) ; input  ; LVDS         ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 112        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ; 126        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 159        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; adc_dataandclock_adc_data[7](n) ; input  ; LVDS         ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T18      ; 155        ; 5A       ; adc_dataandclock_adc_data[7]    ; input  ; LVDS         ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T19      ; 154        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 156        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 25         ; 2A       ; leds_led[2]                     ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U2       ; 27         ; 2A       ; leds_led[3]                     ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; adc_interface_cha_in4           ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U7       ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; adc_dataandclock_adc_data[3]    ; input  ; LVDS         ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U11      ; 94         ; 3B       ; adc_dataandclock_adc_data[1](n) ; input  ; LVDS         ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U12      ; 96         ; 3B       ; adc_dataandclock_adc_data[1]    ; input  ; LVDS         ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U13      ; 109        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; altera_reserved_tck             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; V6       ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 77         ; 3B       ; adc_interface_cha_3p5           ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V11      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 118        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 131        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; leds_led[4]                     ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; altera_reserved_tdi             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; adc_interface_cha_in3           ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W9       ; 65         ; 3A       ; adc_interface_cha_en            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; leds_led[7]                     ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; adc_interface_chb_in1           ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y10      ; 90         ; 3B       ; adc_interface_chb_in2           ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y11      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 117        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 123        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 125        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Compilation Hierarchy Node                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                    ; Library Name      ;
+---------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; |top_ADCinterface                                                                                       ; 3867.0 (21.8)        ; 4303.5 (21.8)                    ; 441.0 (0.0)                                       ; 4.5 (0.0)                        ; 20.0 (0.0)           ; 6950 (41)           ; 7575 (0)                  ; 16 (16)       ; 311808            ; 39    ; 5          ; 53   ; 0            ; |top_ADCinterface                                                                                                                                                                                                                                                                                                                                      ; work              ;
;    |ADCinterface_qsys:ADCinterface|                                                                     ; 442.2 (0.0)          ; 521.0 (0.0)                      ; 80.3 (0.0)                                        ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 682 (0)             ; 605 (0)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |top_ADCinterface|ADCinterface_qsys:ADCinterface                                                                                                                                                                                                                                                                                                       ; ADCinterface_qsys ;
;       |ADCinterface:adcinterface_0|                                                                     ; 50.3 (50.3)          ; 61.7 (61.7)                      ; 11.3 (11.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 78 (78)             ; 112 (112)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|ADCinterface_qsys:ADCinterface|ADCinterface:adcinterface_0                                                                                                                                                                                                                                                                           ; ADCinterface_qsys ;
;       |ADCinterface_qsys_master_0:master_0|                                                             ; 357.5 (0.0)          ; 418.0 (0.0)                      ; 62.0 (0.0)                                        ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 538 (0)             ; 437 (0)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |top_ADCinterface|ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0                                                                                                                                                                                                                                                                   ; ADCinterface_qsys ;
;          |altera_avalon_packets_to_master:transacto|                                                    ; 117.8 (0.0)          ; 124.4 (0.0)                      ; 8.2 (0.0)                                         ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 181 (0)             ; 101 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_packets_to_master:transacto                                                                                                                                                                                                                         ; ADCinterface_qsys ;
;             |packets_to_master:p2m|                                                                     ; 117.8 (117.8)        ; 124.4 (124.4)                    ; 8.2 (8.2)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 181 (181)           ; 101 (101)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m                                                                                                                                                                                                   ; ADCinterface_qsys ;
;          |altera_avalon_sc_fifo:fifo|                                                                   ; 16.0 (16.0)          ; 17.0 (17.0)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 18 (18)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |top_ADCinterface|ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_sc_fifo:fifo                                                                                                                                                                                                                                        ; ADCinterface_qsys ;
;             |altsyncram:mem_rtl_0|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |top_ADCinterface|ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0                                                                                                                                                                                                                   ; work              ;
;                |altsyncram_g0n1:auto_generated|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |top_ADCinterface|ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated                                                                                                                                                                                    ; work              ;
;          |altera_avalon_st_bytes_to_packets:b2p|                                                        ; 9.0 (9.0)            ; 9.8 (9.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_bytes_to_packets:b2p                                                                                                                                                                                                                             ; ADCinterface_qsys ;
;          |altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|                             ; 200.2 (0.0)          ; 249.7 (0.0)                      ; 49.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 291 (0)             ; 284 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master                                                                                                                                                                                                  ; ADCinterface_qsys ;
;             |altera_jtag_dc_streaming:normal.jtag_dc_streaming|                                         ; 198.9 (0.0)          ; 248.4 (0.0)                      ; 49.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 288 (0)             ; 284 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming                                                                                                                                                ; ADCinterface_qsys ;
;                |altera_avalon_st_clock_crosser:sink_crosser|                                            ; 12.9 (2.7)           ; 23.6 (9.8)                       ; 10.7 (7.2)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (4)               ; 48 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser                                                                                                    ; ADCinterface_qsys ;
;                   |altera_avalon_st_pipeline_base:output_stage|                                         ; 7.0 (7.0)            ; 9.7 (9.7)                        ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage                                                        ; ADCinterface_qsys ;
;                   |altera_std_synchronizer:in_to_out_synchronizer|                                      ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_std_synchronizer:in_to_out_synchronizer                                                     ; work              ;
;                   |altera_std_synchronizer:out_to_in_synchronizer|                                      ; 2.2 (2.2)            ; 2.8 (2.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_std_synchronizer:out_to_in_synchronizer                                                     ; work              ;
;                |altera_jtag_src_crosser:source_crosser|                                                 ; 0.9 (0.8)            ; 13.1 (8.6)                       ; 12.2 (7.8)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 27 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser                                                                                                         ; ADCinterface_qsys ;
;                   |altera_jtag_control_signal_crosser:crosser|                                          ; 0.2 (0.3)            ; 4.5 (0.8)                        ; 4.3 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 9 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser                                                              ; ADCinterface_qsys ;
;                      |altera_std_synchronizer:synchronizer|                                             ; -0.2 (-0.2)          ; 3.8 (3.8)                        ; 3.9 (3.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser|altera_std_synchronizer:synchronizer                         ; work              ;
;                |altera_jtag_streaming:jtag_streaming|                                                   ; 185.1 (176.8)        ; 210.2 (196.6)                    ; 25.2 (19.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 279 (269)           ; 206 (187)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming                                                                                                           ; ADCinterface_qsys ;
;                   |altera_avalon_st_idle_inserter:idle_inserter|                                        ; 2.8 (2.8)            ; 3.5 (3.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_inserter:idle_inserter                                                              ; ADCinterface_qsys ;
;                   |altera_avalon_st_idle_remover:idle_remover|                                          ; 2.1 (2.1)            ; 2.9 (2.9)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_remover:idle_remover                                                                ; ADCinterface_qsys ;
;                   |altera_std_synchronizer:clock_sense_reset_n_synchronizer|                            ; 1.0 (1.0)            ; 4.0 (4.0)                        ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sense_reset_n_synchronizer                                                  ; work              ;
;                   |altera_std_synchronizer:clock_sensor_synchronizer|                                   ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sensor_synchronizer                                                         ; work              ;
;                   |altera_std_synchronizer:clock_to_sample_div2_synchronizer|                           ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_to_sample_div2_synchronizer                                                 ; work              ;
;                   |altera_std_synchronizer:reset_to_sample_synchronizer|                                ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:reset_to_sample_synchronizer                                                      ; work              ;
;                |altera_std_synchronizer:synchronizer|                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_std_synchronizer:synchronizer                                                                                                           ; work              ;
;             |altera_jtag_sld_node:node|                                                                 ; 1.3 (0.0)            ; 1.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_sld_node:node                                                                                                                                                                        ; ADCinterface_qsys ;
;                |sld_virtual_jtag_basic:sld_virtual_jtag_component|                                      ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_sld_node:node|sld_virtual_jtag_basic:sld_virtual_jtag_component                                                                                                                      ; work              ;
;          |altera_avalon_st_packets_to_bytes:p2b|                                                        ; 14.5 (14.5)          ; 15.5 (15.5)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b                                                                                                                                                                                                                             ; ADCinterface_qsys ;
;          |altera_reset_controller:rst_controller|                                                       ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_reset_controller:rst_controller                                                                                                                                                                                                                            ; ADCinterface_qsys ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                 ; ADCinterface_qsys ;
;       |ADCinterface_qsys_mm_interconnect_0:mm_interconnect_0|                                           ; 34.3 (0.0)           ; 39.8 (0.0)                       ; 5.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 65 (0)              ; 53 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|ADCinterface_qsys:ADCinterface|ADCinterface_qsys_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                 ; ADCinterface_qsys ;
;          |altera_avalon_sc_fifo:adcinterface_0_avmm_control_agent_rsp_fifo|                             ; 5.8 (5.8)            ; 6.3 (6.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|ADCinterface_qsys:ADCinterface|ADCinterface_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:adcinterface_0_avmm_control_agent_rsp_fifo                                                                                                                                                                                ; ADCinterface_qsys ;
;          |altera_merlin_master_agent:master_0_master_agent|                                             ; 1.3 (1.3)            ; 2.0 (2.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|ADCinterface_qsys:ADCinterface|ADCinterface_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:master_0_master_agent                                                                                                                                                                                                ; ADCinterface_qsys ;
;          |altera_merlin_slave_agent:adcinterface_0_avmm_control_agent|                                  ; 6.1 (4.1)            ; 7.3 (4.8)                        ; 1.2 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (8)              ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|ADCinterface_qsys:ADCinterface|ADCinterface_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:adcinterface_0_avmm_control_agent                                                                                                                                                                                     ; ADCinterface_qsys ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                             ; 2.0 (2.0)            ; 2.5 (2.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|ADCinterface_qsys:ADCinterface|ADCinterface_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:adcinterface_0_avmm_control_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                       ; ADCinterface_qsys ;
;          |altera_merlin_slave_translator:adcinterface_0_avmm_control_translator|                        ; 4.8 (4.8)            ; 4.8 (4.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|ADCinterface_qsys:ADCinterface|ADCinterface_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:adcinterface_0_avmm_control_translator                                                                                                                                                                           ; ADCinterface_qsys ;
;          |altera_merlin_width_adapter:adcinterface_0_avmm_control_cmd_width_adapter|                    ; 8.2 (8.2)            ; 11.5 (11.5)                      ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|ADCinterface_qsys:ADCinterface|ADCinterface_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:adcinterface_0_avmm_control_cmd_width_adapter                                                                                                                                                                       ; ADCinterface_qsys ;
;          |altera_merlin_width_adapter:adcinterface_0_avmm_control_rsp_width_adapter|                    ; 7.6 (7.6)            ; 7.8 (7.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|ADCinterface_qsys:ADCinterface|ADCinterface_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:adcinterface_0_avmm_control_rsp_width_adapter                                                                                                                                                                       ; ADCinterface_qsys ;
;       |altera_reset_controller:rst_controller|                                                          ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|ADCinterface_qsys:ADCinterface|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                ; ADCinterface_qsys ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|ADCinterface_qsys:ADCinterface|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                     ; ADCinterface_qsys ;
;    |ADCstream:ADCstream|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|ADCstream:ADCstream                                                                                                                                                                                                                                                                                                                  ; work              ;
;       |altddio_in:ALTDDIO_IN_component|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|ADCstream:ADCstream|altddio_in:ALTDDIO_IN_component                                                                                                                                                                                                                                                                                  ; work              ;
;          |ddio_in_1af:auto_generated|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|ADCstream:ADCstream|altddio_in:ALTDDIO_IN_component|ddio_in_1af:auto_generated                                                                                                                                                                                                                                                       ; work              ;
;    |AMdemod:AMdemod|                                                                                    ; 1256.4 (11.7)        ; 1401.5 (12.5)                    ; 145.1 (0.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2355 (21)           ; 2720 (17)                 ; 0 (0)         ; 0                 ; 0     ; 4          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod                                                                                                                                                                                                                                                                                                                      ; work              ;
;       |CIC:CIC|                                                                                         ; 231.8 (231.8)        ; 317.5 (317.5)                    ; 85.7 (85.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 431 (431)           ; 654 (654)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|CIC:CIC                                                                                                                                                                                                                                                                                                              ; work              ;
;       |LO:LO|                                                                                           ; 862.4 (0.0)          ; 896.5 (0.0)                      ; 34.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1681 (0)            ; 1782 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO                                                                                                                                                                                                                                                                                                                ; LO                ;
;          |LO_nco_ii_0:nco_ii_0|                                                                         ; 862.4 (0.0)          ; 896.5 (0.0)                      ; 34.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1681 (0)            ; 1782 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0                                                                                                                                                                                                                                                                                           ; LO                ;
;             |asj_altqmcpipe:ux000|                                                                      ; 14.5 (0.0)           ; 14.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (0)              ; 29 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000                                                                                                                                                                                                                                                                      ; LO                ;
;                |lpm_add_sub:acc|                                                                        ; 14.5 (0.0)           ; 14.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (0)              ; 29 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc                                                                                                                                                                                                                                                      ; work              ;
;                   |add_sub_hth:auto_generated|                                                          ; 14.5 (14.5)          ; 14.5 (14.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (29)             ; 29 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_hth:auto_generated                                                                                                                                                                                                                           ; work              ;
;             |asj_crd_par:ux005|                                                                         ; 9.2 (9.2)            ; 9.7 (9.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|asj_crd_par:ux005                                                                                                                                                                                                                                                                         ; LO                ;
;             |asj_dxx:ux002|                                                                             ; 10.8 (0.2)           ; 18.0 (7.2)                       ; 7.2 (7.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 32 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|asj_dxx:ux002                                                                                                                                                                                                                                                                             ; LO                ;
;                |lpm_add_sub:ux014|                                                                      ; 10.7 (0.0)           ; 10.8 (0.0)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|asj_dxx:ux002|lpm_add_sub:ux014                                                                                                                                                                                                                                                           ; work              ;
;                   |add_sub_cmh:auto_generated|                                                          ; 10.7 (10.7)          ; 10.8 (10.8)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_cmh:auto_generated                                                                                                                                                                                                                                ; work              ;
;             |asj_dxx_g:ux001|                                                                           ; 4.3 (4.3)            ; 12.0 (12.0)                      ; 7.7 (7.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|asj_dxx_g:ux001                                                                                                                                                                                                                                                                           ; LO                ;
;             |cord_2c:cordinv|                                                                           ; 21.0 (21.0)          ; 24.8 (24.8)                      ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 62 (62)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cord_2c:cordinv                                                                                                                                                                                                                                                                           ; LO                ;
;             |cord_init:ci|                                                                              ; 0.5 (0.5)            ; 7.3 (7.3)                        ; 6.8 (6.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cord_init:ci                                                                                                                                                                                                                                                                              ; LO                ;
;             |cordic_axor_1p_lpm:u11|                                                                    ; 22.5 (14.5)          ; 22.5 (14.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (29)             ; 46 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u11                                                                                                                                                                                                                                                                    ; LO                ;
;                |lpm_add_sub:u0|                                                                         ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u11|lpm_add_sub:u0                                                                                                                                                                                                                                                     ; work              ;
;                   |add_sub_s0h:auto_generated|                                                          ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u11|lpm_add_sub:u0|add_sub_s0h:auto_generated                                                                                                                                                                                                                          ; work              ;
;             |cordic_axor_1p_lpm:u14|                                                                    ; 22.0 (14.0)          ; 22.0 (14.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (28)             ; 46 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u14                                                                                                                                                                                                                                                                    ; LO                ;
;                |lpm_add_sub:u0|                                                                         ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u14|lpm_add_sub:u0                                                                                                                                                                                                                                                     ; work              ;
;                   |add_sub_s0h:auto_generated|                                                          ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u14|lpm_add_sub:u0|add_sub_s0h:auto_generated                                                                                                                                                                                                                          ; work              ;
;             |cordic_axor_1p_lpm:u17|                                                                    ; 21.5 (13.5)          ; 21.5 (13.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (27)             ; 43 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u17                                                                                                                                                                                                                                                                    ; LO                ;
;                |lpm_add_sub:u0|                                                                         ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u17|lpm_add_sub:u0                                                                                                                                                                                                                                                     ; work              ;
;                   |add_sub_s0h:auto_generated|                                                          ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u17|lpm_add_sub:u0|add_sub_s0h:auto_generated                                                                                                                                                                                                                          ; work              ;
;             |cordic_axor_1p_lpm:u20|                                                                    ; 21.0 (13.0)          ; 21.0 (13.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (26)             ; 42 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u20                                                                                                                                                                                                                                                                    ; LO                ;
;                |lpm_add_sub:u0|                                                                         ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u20|lpm_add_sub:u0                                                                                                                                                                                                                                                     ; work              ;
;                   |add_sub_s0h:auto_generated|                                                          ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u20|lpm_add_sub:u0|add_sub_s0h:auto_generated                                                                                                                                                                                                                          ; work              ;
;             |cordic_axor_1p_lpm:u23|                                                                    ; 20.5 (12.5)          ; 20.5 (12.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (25)             ; 41 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u23                                                                                                                                                                                                                                                                    ; LO                ;
;                |lpm_add_sub:u0|                                                                         ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u23|lpm_add_sub:u0                                                                                                                                                                                                                                                     ; work              ;
;                   |add_sub_s0h:auto_generated|                                                          ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u23|lpm_add_sub:u0|add_sub_s0h:auto_generated                                                                                                                                                                                                                          ; work              ;
;             |cordic_axor_1p_lpm:u26|                                                                    ; 20.0 (12.0)          ; 20.0 (12.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (24)             ; 40 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u26                                                                                                                                                                                                                                                                    ; LO                ;
;                |lpm_add_sub:u0|                                                                         ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u26|lpm_add_sub:u0                                                                                                                                                                                                                                                     ; work              ;
;                   |add_sub_s0h:auto_generated|                                                          ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u26|lpm_add_sub:u0|add_sub_s0h:auto_generated                                                                                                                                                                                                                          ; work              ;
;             |cordic_axor_1p_lpm:u29|                                                                    ; 19.5 (11.5)          ; 19.5 (11.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (23)             ; 39 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u29                                                                                                                                                                                                                                                                    ; LO                ;
;                |lpm_add_sub:u0|                                                                         ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u29|lpm_add_sub:u0                                                                                                                                                                                                                                                     ; work              ;
;                   |add_sub_s0h:auto_generated|                                                          ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u29|lpm_add_sub:u0|add_sub_s0h:auto_generated                                                                                                                                                                                                                          ; work              ;
;             |cordic_axor_1p_lpm:u32|                                                                    ; 19.0 (11.0)          ; 19.0 (11.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (22)             ; 38 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u32                                                                                                                                                                                                                                                                    ; LO                ;
;                |lpm_add_sub:u0|                                                                         ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u32|lpm_add_sub:u0                                                                                                                                                                                                                                                     ; work              ;
;                   |add_sub_s0h:auto_generated|                                                          ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u32|lpm_add_sub:u0|add_sub_s0h:auto_generated                                                                                                                                                                                                                          ; work              ;
;             |cordic_axor_1p_lpm:u35|                                                                    ; 18.5 (10.5)          ; 18.5 (10.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (21)             ; 37 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u35                                                                                                                                                                                                                                                                    ; LO                ;
;                |lpm_add_sub:u0|                                                                         ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u35|lpm_add_sub:u0                                                                                                                                                                                                                                                     ; work              ;
;                   |add_sub_s0h:auto_generated|                                                          ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u35|lpm_add_sub:u0|add_sub_s0h:auto_generated                                                                                                                                                                                                                          ; work              ;
;             |cordic_axor_1p_lpm:u38|                                                                    ; 18.0 (10.0)          ; 18.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (20)             ; 36 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u38                                                                                                                                                                                                                                                                    ; LO                ;
;                |lpm_add_sub:u0|                                                                         ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u38|lpm_add_sub:u0                                                                                                                                                                                                                                                     ; work              ;
;                   |add_sub_s0h:auto_generated|                                                          ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u38|lpm_add_sub:u0|add_sub_s0h:auto_generated                                                                                                                                                                                                                          ; work              ;
;             |cordic_axor_1p_lpm:u41|                                                                    ; 17.5 (9.5)           ; 17.5 (9.5)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (19)             ; 35 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u41                                                                                                                                                                                                                                                                    ; LO                ;
;                |lpm_add_sub:u0|                                                                         ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u41|lpm_add_sub:u0                                                                                                                                                                                                                                                     ; work              ;
;                   |add_sub_s0h:auto_generated|                                                          ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u41|lpm_add_sub:u0|add_sub_s0h:auto_generated                                                                                                                                                                                                                          ; work              ;
;             |cordic_axor_1p_lpm:u44|                                                                    ; 17.0 (9.0)           ; 17.0 (9.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (18)             ; 34 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u44                                                                                                                                                                                                                                                                    ; LO                ;
;                |lpm_add_sub:u0|                                                                         ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u44|lpm_add_sub:u0                                                                                                                                                                                                                                                     ; work              ;
;                   |add_sub_s0h:auto_generated|                                                          ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u44|lpm_add_sub:u0|add_sub_s0h:auto_generated                                                                                                                                                                                                                          ; work              ;
;             |cordic_axor_1p_lpm:u47|                                                                    ; 16.5 (8.5)           ; 16.5 (8.5)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (17)             ; 34 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u47                                                                                                                                                                                                                                                                    ; LO                ;
;                |lpm_add_sub:u0|                                                                         ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u47|lpm_add_sub:u0                                                                                                                                                                                                                                                     ; work              ;
;                   |add_sub_s0h:auto_generated|                                                          ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u47|lpm_add_sub:u0|add_sub_s0h:auto_generated                                                                                                                                                                                                                          ; work              ;
;             |cordic_axor_1p_lpm:u5|                                                                     ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u5                                                                                                                                                                                                                                                                     ; LO                ;
;                |lpm_add_sub:u0|                                                                         ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u5|lpm_add_sub:u0                                                                                                                                                                                                                                                      ; work              ;
;                   |add_sub_s0h:auto_generated|                                                          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u5|lpm_add_sub:u0|add_sub_s0h:auto_generated                                                                                                                                                                                                                           ; work              ;
;             |cordic_axor_1p_lpm:u8|                                                                     ; 16.8 (8.8)           ; 16.8 (8.8)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (17)             ; 38 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u8                                                                                                                                                                                                                                                                     ; LO                ;
;                |lpm_add_sub:u0|                                                                         ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u8|lpm_add_sub:u0                                                                                                                                                                                                                                                      ; work              ;
;                   |add_sub_s0h:auto_generated|                                                          ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u8|lpm_add_sub:u0|add_sub_s0h:auto_generated                                                                                                                                                                                                                           ; work              ;
;             |cordic_sxor_1p_lpm:u10|                                                                    ; 23.0 (14.5)          ; 23.2 (14.7)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (29)             ; 46 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u10                                                                                                                                                                                                                                                                    ; LO                ;
;                |lpm_add_sub:u0|                                                                         ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u10|lpm_add_sub:u0                                                                                                                                                                                                                                                     ; work              ;
;                   |add_sub_fkg:auto_generated|                                                          ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u10|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                          ; work              ;
;             |cordic_sxor_1p_lpm:u13|                                                                    ; 22.5 (14.0)          ; 22.5 (14.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (28)             ; 44 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u13                                                                                                                                                                                                                                                                    ; LO                ;
;                |lpm_add_sub:u0|                                                                         ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u13|lpm_add_sub:u0                                                                                                                                                                                                                                                     ; work              ;
;                   |add_sub_fkg:auto_generated|                                                          ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u13|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                          ; work              ;
;             |cordic_sxor_1p_lpm:u16|                                                                    ; 22.0 (13.5)          ; 22.0 (13.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (27)             ; 43 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u16                                                                                                                                                                                                                                                                    ; LO                ;
;                |lpm_add_sub:u0|                                                                         ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u16|lpm_add_sub:u0                                                                                                                                                                                                                                                     ; work              ;
;                   |add_sub_fkg:auto_generated|                                                          ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u16|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                          ; work              ;
;             |cordic_sxor_1p_lpm:u19|                                                                    ; 21.5 (13.0)          ; 21.5 (13.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (26)             ; 42 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u19                                                                                                                                                                                                                                                                    ; LO                ;
;                |lpm_add_sub:u0|                                                                         ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u19|lpm_add_sub:u0                                                                                                                                                                                                                                                     ; work              ;
;                   |add_sub_fkg:auto_generated|                                                          ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u19|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                          ; work              ;
;             |cordic_sxor_1p_lpm:u22|                                                                    ; 21.0 (12.5)          ; 21.0 (12.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (25)             ; 41 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u22                                                                                                                                                                                                                                                                    ; LO                ;
;                |lpm_add_sub:u0|                                                                         ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u22|lpm_add_sub:u0                                                                                                                                                                                                                                                     ; work              ;
;                   |add_sub_fkg:auto_generated|                                                          ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u22|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                          ; work              ;
;             |cordic_sxor_1p_lpm:u25|                                                                    ; 20.5 (12.0)          ; 20.5 (12.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (24)             ; 40 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u25                                                                                                                                                                                                                                                                    ; LO                ;
;                |lpm_add_sub:u0|                                                                         ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u25|lpm_add_sub:u0                                                                                                                                                                                                                                                     ; work              ;
;                   |add_sub_fkg:auto_generated|                                                          ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u25|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                          ; work              ;
;             |cordic_sxor_1p_lpm:u28|                                                                    ; 20.0 (11.5)          ; 20.0 (11.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (23)             ; 39 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u28                                                                                                                                                                                                                                                                    ; LO                ;
;                |lpm_add_sub:u0|                                                                         ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u28|lpm_add_sub:u0                                                                                                                                                                                                                                                     ; work              ;
;                   |add_sub_fkg:auto_generated|                                                          ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u28|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                          ; work              ;
;             |cordic_sxor_1p_lpm:u31|                                                                    ; 19.5 (11.0)          ; 19.5 (11.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (22)             ; 38 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u31                                                                                                                                                                                                                                                                    ; LO                ;
;                |lpm_add_sub:u0|                                                                         ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u31|lpm_add_sub:u0                                                                                                                                                                                                                                                     ; work              ;
;                   |add_sub_fkg:auto_generated|                                                          ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u31|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                          ; work              ;
;             |cordic_sxor_1p_lpm:u34|                                                                    ; 19.0 (10.5)          ; 19.0 (10.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (21)             ; 37 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u34                                                                                                                                                                                                                                                                    ; LO                ;
;                |lpm_add_sub:u0|                                                                         ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u34|lpm_add_sub:u0                                                                                                                                                                                                                                                     ; work              ;
;                   |add_sub_fkg:auto_generated|                                                          ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u34|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                          ; work              ;
;             |cordic_sxor_1p_lpm:u37|                                                                    ; 18.5 (10.0)          ; 18.5 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (20)             ; 36 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u37                                                                                                                                                                                                                                                                    ; LO                ;
;                |lpm_add_sub:u0|                                                                         ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u37|lpm_add_sub:u0                                                                                                                                                                                                                                                     ; work              ;
;                   |add_sub_fkg:auto_generated|                                                          ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u37|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                          ; work              ;
;             |cordic_sxor_1p_lpm:u4|                                                                     ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u4                                                                                                                                                                                                                                                                     ; LO                ;
;                |lpm_add_sub:u0|                                                                         ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u4|lpm_add_sub:u0                                                                                                                                                                                                                                                      ; work              ;
;                   |add_sub_fkg:auto_generated|                                                          ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u4|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                           ; work              ;
;             |cordic_sxor_1p_lpm:u40|                                                                    ; 18.0 (9.5)           ; 18.0 (9.5)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (19)             ; 35 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u40                                                                                                                                                                                                                                                                    ; LO                ;
;                |lpm_add_sub:u0|                                                                         ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u40|lpm_add_sub:u0                                                                                                                                                                                                                                                     ; work              ;
;                   |add_sub_fkg:auto_generated|                                                          ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u40|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                          ; work              ;
;             |cordic_sxor_1p_lpm:u43|                                                                    ; 17.5 (9.0)           ; 17.5 (9.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (18)             ; 34 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u43                                                                                                                                                                                                                                                                    ; LO                ;
;                |lpm_add_sub:u0|                                                                         ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u43|lpm_add_sub:u0                                                                                                                                                                                                                                                     ; work              ;
;                   |add_sub_fkg:auto_generated|                                                          ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u43|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                          ; work              ;
;             |cordic_sxor_1p_lpm:u46|                                                                    ; 17.2 (8.5)           ; 17.2 (8.5)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (17)             ; 33 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u46                                                                                                                                                                                                                                                                    ; LO                ;
;                |lpm_add_sub:u0|                                                                         ; 8.7 (0.0)            ; 8.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u46|lpm_add_sub:u0                                                                                                                                                                                                                                                     ; work              ;
;                   |add_sub_fkg:auto_generated|                                                          ; 8.7 (8.7)            ; 8.7 (8.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u46|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                          ; work              ;
;             |cordic_sxor_1p_lpm:u7|                                                                     ; 16.5 (8.0)           ; 16.5 (8.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (16)             ; 32 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u7                                                                                                                                                                                                                                                                     ; LO                ;
;                |lpm_add_sub:u0|                                                                         ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u7|lpm_add_sub:u0                                                                                                                                                                                                                                                      ; work              ;
;                   |add_sub_fkg:auto_generated|                                                          ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u7|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                           ; work              ;
;             |cordic_zxor_1p_lpm:u12|                                                                    ; 17.0 (8.3)           ; 17.0 (8.5)                       ; 0.0 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (16)             ; 33 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u12                                                                                                                                                                                                                                                                    ; LO                ;
;                |lpm_add_sub:u0|                                                                         ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u12|lpm_add_sub:u0                                                                                                                                                                                                                                                     ; work              ;
;                   |add_sub_fkg:auto_generated|                                                          ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u12|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                          ; work              ;
;             |cordic_zxor_1p_lpm:u15|                                                                    ; 17.0 (8.5)           ; 17.0 (8.5)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (16)             ; 33 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u15                                                                                                                                                                                                                                                                    ; LO                ;
;                |lpm_add_sub:u0|                                                                         ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u15|lpm_add_sub:u0                                                                                                                                                                                                                                                     ; work              ;
;                   |add_sub_fkg:auto_generated|                                                          ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u15|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                          ; work              ;
;             |cordic_zxor_1p_lpm:u18|                                                                    ; 16.3 (7.8)           ; 17.0 (8.5)                       ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (16)             ; 33 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u18                                                                                                                                                                                                                                                                    ; LO                ;
;                |lpm_add_sub:u0|                                                                         ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u18|lpm_add_sub:u0                                                                                                                                                                                                                                                     ; work              ;
;                   |add_sub_fkg:auto_generated|                                                          ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u18|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                          ; work              ;
;             |cordic_zxor_1p_lpm:u21|                                                                    ; 17.0 (8.5)           ; 17.0 (8.5)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (16)             ; 33 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u21                                                                                                                                                                                                                                                                    ; LO                ;
;                |lpm_add_sub:u0|                                                                         ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u21|lpm_add_sub:u0                                                                                                                                                                                                                                                     ; work              ;
;                   |add_sub_fkg:auto_generated|                                                          ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u21|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                          ; work              ;
;             |cordic_zxor_1p_lpm:u24|                                                                    ; 16.5 (7.8)           ; 17.0 (8.5)                       ; 0.5 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (16)             ; 33 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u24                                                                                                                                                                                                                                                                    ; LO                ;
;                |lpm_add_sub:u0|                                                                         ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u24|lpm_add_sub:u0                                                                                                                                                                                                                                                     ; work              ;
;                   |add_sub_fkg:auto_generated|                                                          ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u24|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                          ; work              ;
;             |cordic_zxor_1p_lpm:u27|                                                                    ; 17.0 (8.5)           ; 17.0 (8.5)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (16)             ; 33 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u27                                                                                                                                                                                                                                                                    ; LO                ;
;                |lpm_add_sub:u0|                                                                         ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u27|lpm_add_sub:u0                                                                                                                                                                                                                                                     ; work              ;
;                   |add_sub_fkg:auto_generated|                                                          ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u27|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                          ; work              ;
;             |cordic_zxor_1p_lpm:u3|                                                                     ; 8.5 (-0.2)           ; 15.8 (6.8)                       ; 7.3 (6.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 31 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u3                                                                                                                                                                                                                                                                     ; LO                ;
;                |lpm_add_sub:u0|                                                                         ; 8.7 (0.0)            ; 9.1 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u3|lpm_add_sub:u0                                                                                                                                                                                                                                                      ; work              ;
;                   |add_sub_fkg:auto_generated|                                                          ; 8.7 (8.7)            ; 9.1 (9.1)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u3|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                           ; work              ;
;             |cordic_zxor_1p_lpm:u30|                                                                    ; 17.0 (8.3)           ; 17.0 (8.5)                       ; 0.0 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (16)             ; 33 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u30                                                                                                                                                                                                                                                                    ; LO                ;
;                |lpm_add_sub:u0|                                                                         ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u30|lpm_add_sub:u0                                                                                                                                                                                                                                                     ; work              ;
;                   |add_sub_fkg:auto_generated|                                                          ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u30|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                          ; work              ;
;             |cordic_zxor_1p_lpm:u33|                                                                    ; 17.0 (8.5)           ; 17.0 (8.5)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (16)             ; 33 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u33                                                                                                                                                                                                                                                                    ; LO                ;
;                |lpm_add_sub:u0|                                                                         ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u33|lpm_add_sub:u0                                                                                                                                                                                                                                                     ; work              ;
;                   |add_sub_fkg:auto_generated|                                                          ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u33|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                          ; work              ;
;             |cordic_zxor_1p_lpm:u36|                                                                    ; 17.0 (8.3)           ; 17.0 (8.5)                       ; 0.0 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (16)             ; 33 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u36                                                                                                                                                                                                                                                                    ; LO                ;
;                |lpm_add_sub:u0|                                                                         ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u36|lpm_add_sub:u0                                                                                                                                                                                                                                                     ; work              ;
;                   |add_sub_fkg:auto_generated|                                                          ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u36|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                          ; work              ;
;             |cordic_zxor_1p_lpm:u39|                                                                    ; 17.0 (8.5)           ; 17.0 (8.5)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (16)             ; 33 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u39                                                                                                                                                                                                                                                                    ; LO                ;
;                |lpm_add_sub:u0|                                                                         ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u39|lpm_add_sub:u0                                                                                                                                                                                                                                                     ; work              ;
;                   |add_sub_fkg:auto_generated|                                                          ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u39|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                          ; work              ;
;             |cordic_zxor_1p_lpm:u42|                                                                    ; 17.0 (8.5)           ; 17.0 (8.5)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (16)             ; 33 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u42                                                                                                                                                                                                                                                                    ; LO                ;
;                |lpm_add_sub:u0|                                                                         ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u42|lpm_add_sub:u0                                                                                                                                                                                                                                                     ; work              ;
;                   |add_sub_fkg:auto_generated|                                                          ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u42|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                          ; work              ;
;             |cordic_zxor_1p_lpm:u45|                                                                    ; 16.5 (8.3)           ; 17.0 (8.5)                       ; 0.5 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (16)             ; 18 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u45                                                                                                                                                                                                                                                                    ; LO                ;
;                |lpm_add_sub:u0|                                                                         ; 8.2 (0.0)            ; 8.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u45|lpm_add_sub:u0                                                                                                                                                                                                                                                     ; work              ;
;                   |add_sub_fkg:auto_generated|                                                          ; 8.2 (8.2)            ; 8.5 (8.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u45|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                          ; work              ;
;             |cordic_zxor_1p_lpm:u6|                                                                     ; 16.5 (7.8)           ; 17.0 (8.5)                       ; 0.5 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (16)             ; 33 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u6                                                                                                                                                                                                                                                                     ; LO                ;
;                |lpm_add_sub:u0|                                                                         ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u6|lpm_add_sub:u0                                                                                                                                                                                                                                                      ; work              ;
;                   |add_sub_fkg:auto_generated|                                                          ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u6|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                           ; work              ;
;             |cordic_zxor_1p_lpm:u9|                                                                     ; 17.2 (8.5)           ; 17.2 (8.5)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (16)             ; 33 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u9                                                                                                                                                                                                                                                                     ; LO                ;
;                |lpm_add_sub:u0|                                                                         ; 8.7 (0.0)            ; 8.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u9|lpm_add_sub:u0                                                                                                                                                                                                                                                      ; work              ;
;                   |add_sub_fkg:auto_generated|                                                          ; 8.7 (8.7)            ; 8.7 (8.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|LO:LO|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u9|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                           ; work              ;
;       |SerialFIR:FIR|                                                                                   ; 150.5 (150.5)        ; 175.0 (175.0)                    ; 24.5 (24.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 222 (222)           ; 267 (267)                 ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ADCinterface|AMdemod:AMdemod|SerialFIR:FIR                                                                                                                                                                                                                                                                                                        ; work              ;
;    |LO:AM_gen|                                                                                          ; 890.8 (0.0)          ; 926.0 (0.0)                      ; 35.2 (0.0)                                        ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 1713 (0)            ; 1762 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen                                                                                                                                                                                                                                                                                                                            ; LO                ;
;       |LO_nco_ii_0:nco_ii_0|                                                                            ; 890.8 (0.0)          ; 926.0 (0.0)                      ; 35.2 (0.0)                                        ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 1713 (0)            ; 1762 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0                                                                                                                                                                                                                                                                                                       ; LO                ;
;          |asj_altqmcpipe:ux000|                                                                         ; 16.0 (0.0)           ; 16.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 31 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000                                                                                                                                                                                                                                                                                  ; LO                ;
;             |lpm_add_sub:acc|                                                                           ; 16.0 (0.0)           ; 16.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 31 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc                                                                                                                                                                                                                                                                  ; work              ;
;                |add_sub_hth:auto_generated|                                                             ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_hth:auto_generated                                                                                                                                                                                                                                       ; work              ;
;          |asj_crd_par:ux005|                                                                            ; 11.9 (11.9)          ; 12.2 (12.2)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|asj_crd_par:ux005                                                                                                                                                                                                                                                                                     ; LO                ;
;          |asj_dxx:ux002|                                                                                ; 43.5 (-0.2)          ; 53.5 (7.1)                       ; 10.0 (7.2)                                        ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 45 (0)              ; 55 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|asj_dxx:ux002                                                                                                                                                                                                                                                                                         ; LO                ;
;             |altshift_taps:dxxpdo_rtl_0|                                                                ; 33.0 (0.0)           ; 35.5 (0.0)                       ; 2.5 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 24 (0)              ; 23 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|asj_dxx:ux002|altshift_taps:dxxpdo_rtl_0                                                                                                                                                                                                                                                              ; work              ;
;                |shift_taps_vuu:auto_generated|                                                          ; 33.0 (5.6)           ; 35.5 (6.2)                       ; 2.5 (0.7)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 24 (11)             ; 23 (6)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|asj_dxx:ux002|altshift_taps:dxxpdo_rtl_0|shift_taps_vuu:auto_generated                                                                                                                                                                                                                                ; work              ;
;                   |altsyncram_vr91:altsyncram5|                                                         ; 23.4 (23.4)          ; 25.2 (25.2)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 5 (5)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|asj_dxx:ux002|altshift_taps:dxxpdo_rtl_0|shift_taps_vuu:auto_generated|altsyncram_vr91:altsyncram5                                                                                                                                                                                                    ; work              ;
;                   |cntr_hjf:cntr1|                                                                      ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|asj_dxx:ux002|altshift_taps:dxxpdo_rtl_0|shift_taps_vuu:auto_generated|cntr_hjf:cntr1                                                                                                                                                                                                                 ; work              ;
;             |lpm_add_sub:ux014|                                                                         ; 10.7 (0.0)           ; 10.9 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|asj_dxx:ux002|lpm_add_sub:ux014                                                                                                                                                                                                                                                                       ; work              ;
;                |add_sub_cmh:auto_generated|                                                             ; 10.7 (10.7)          ; 10.9 (10.9)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_cmh:auto_generated                                                                                                                                                                                                                                            ; work              ;
;          |cord_2c:cordinv|                                                                              ; 18.5 (18.5)          ; 26.9 (26.9)                      ; 8.4 (8.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 62 (62)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cord_2c:cordinv                                                                                                                                                                                                                                                                                       ; LO                ;
;          |cord_init:ci|                                                                                 ; -0.2 (-0.2)          ; 7.3 (7.3)                        ; 7.5 (7.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cord_init:ci                                                                                                                                                                                                                                                                                          ; LO                ;
;          |cordic_axor_1p_lpm:u11|                                                                       ; 22.5 (14.5)          ; 22.5 (14.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (29)             ; 45 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u11                                                                                                                                                                                                                                                                                ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u11|lpm_add_sub:u0                                                                                                                                                                                                                                                                 ; work              ;
;                |add_sub_s0h:auto_generated|                                                             ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u11|lpm_add_sub:u0|add_sub_s0h:auto_generated                                                                                                                                                                                                                                      ; work              ;
;          |cordic_axor_1p_lpm:u14|                                                                       ; 22.0 (14.0)          ; 22.0 (14.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (28)             ; 44 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u14                                                                                                                                                                                                                                                                                ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u14|lpm_add_sub:u0                                                                                                                                                                                                                                                                 ; work              ;
;                |add_sub_s0h:auto_generated|                                                             ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u14|lpm_add_sub:u0|add_sub_s0h:auto_generated                                                                                                                                                                                                                                      ; work              ;
;          |cordic_axor_1p_lpm:u17|                                                                       ; 21.5 (13.5)          ; 21.5 (13.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (27)             ; 45 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u17                                                                                                                                                                                                                                                                                ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u17|lpm_add_sub:u0                                                                                                                                                                                                                                                                 ; work              ;
;                |add_sub_s0h:auto_generated|                                                             ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u17|lpm_add_sub:u0|add_sub_s0h:auto_generated                                                                                                                                                                                                                                      ; work              ;
;          |cordic_axor_1p_lpm:u20|                                                                       ; 21.0 (13.0)          ; 21.0 (13.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (26)             ; 42 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u20                                                                                                                                                                                                                                                                                ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u20|lpm_add_sub:u0                                                                                                                                                                                                                                                                 ; work              ;
;                |add_sub_s0h:auto_generated|                                                             ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u20|lpm_add_sub:u0|add_sub_s0h:auto_generated                                                                                                                                                                                                                                      ; work              ;
;          |cordic_axor_1p_lpm:u23|                                                                       ; 20.5 (12.5)          ; 20.5 (12.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (25)             ; 41 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u23                                                                                                                                                                                                                                                                                ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u23|lpm_add_sub:u0                                                                                                                                                                                                                                                                 ; work              ;
;                |add_sub_s0h:auto_generated|                                                             ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u23|lpm_add_sub:u0|add_sub_s0h:auto_generated                                                                                                                                                                                                                                      ; work              ;
;          |cordic_axor_1p_lpm:u26|                                                                       ; 20.0 (12.0)          ; 20.0 (12.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (24)             ; 40 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u26                                                                                                                                                                                                                                                                                ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u26|lpm_add_sub:u0                                                                                                                                                                                                                                                                 ; work              ;
;                |add_sub_s0h:auto_generated|                                                             ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u26|lpm_add_sub:u0|add_sub_s0h:auto_generated                                                                                                                                                                                                                                      ; work              ;
;          |cordic_axor_1p_lpm:u29|                                                                       ; 19.5 (11.5)          ; 19.5 (11.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (23)             ; 39 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u29                                                                                                                                                                                                                                                                                ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u29|lpm_add_sub:u0                                                                                                                                                                                                                                                                 ; work              ;
;                |add_sub_s0h:auto_generated|                                                             ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u29|lpm_add_sub:u0|add_sub_s0h:auto_generated                                                                                                                                                                                                                                      ; work              ;
;          |cordic_axor_1p_lpm:u32|                                                                       ; 19.0 (11.0)          ; 19.0 (11.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (22)             ; 38 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u32                                                                                                                                                                                                                                                                                ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u32|lpm_add_sub:u0                                                                                                                                                                                                                                                                 ; work              ;
;                |add_sub_s0h:auto_generated|                                                             ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u32|lpm_add_sub:u0|add_sub_s0h:auto_generated                                                                                                                                                                                                                                      ; work              ;
;          |cordic_axor_1p_lpm:u35|                                                                       ; 18.5 (10.5)          ; 18.5 (10.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (21)             ; 37 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u35                                                                                                                                                                                                                                                                                ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u35|lpm_add_sub:u0                                                                                                                                                                                                                                                                 ; work              ;
;                |add_sub_s0h:auto_generated|                                                             ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u35|lpm_add_sub:u0|add_sub_s0h:auto_generated                                                                                                                                                                                                                                      ; work              ;
;          |cordic_axor_1p_lpm:u38|                                                                       ; 18.0 (10.0)          ; 18.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (20)             ; 36 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u38                                                                                                                                                                                                                                                                                ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u38|lpm_add_sub:u0                                                                                                                                                                                                                                                                 ; work              ;
;                |add_sub_s0h:auto_generated|                                                             ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u38|lpm_add_sub:u0|add_sub_s0h:auto_generated                                                                                                                                                                                                                                      ; work              ;
;          |cordic_axor_1p_lpm:u41|                                                                       ; 17.5 (9.5)           ; 17.5 (9.5)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (19)             ; 35 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u41                                                                                                                                                                                                                                                                                ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u41|lpm_add_sub:u0                                                                                                                                                                                                                                                                 ; work              ;
;                |add_sub_s0h:auto_generated|                                                             ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u41|lpm_add_sub:u0|add_sub_s0h:auto_generated                                                                                                                                                                                                                                      ; work              ;
;          |cordic_axor_1p_lpm:u44|                                                                       ; 17.0 (9.0)           ; 17.0 (9.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (18)             ; 34 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u44                                                                                                                                                                                                                                                                                ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u44|lpm_add_sub:u0                                                                                                                                                                                                                                                                 ; work              ;
;                |add_sub_s0h:auto_generated|                                                             ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u44|lpm_add_sub:u0|add_sub_s0h:auto_generated                                                                                                                                                                                                                                      ; work              ;
;          |cordic_axor_1p_lpm:u47|                                                                       ; 16.7 (8.7)           ; 16.7 (8.7)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (17)             ; 33 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u47                                                                                                                                                                                                                                                                                ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u47|lpm_add_sub:u0                                                                                                                                                                                                                                                                 ; work              ;
;                |add_sub_s0h:auto_generated|                                                             ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u47|lpm_add_sub:u0|add_sub_s0h:auto_generated                                                                                                                                                                                                                                      ; work              ;
;          |cordic_axor_1p_lpm:u5|                                                                        ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u5                                                                                                                                                                                                                                                                                 ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u5|lpm_add_sub:u0                                                                                                                                                                                                                                                                  ; work              ;
;                |add_sub_s0h:auto_generated|                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u5|lpm_add_sub:u0|add_sub_s0h:auto_generated                                                                                                                                                                                                                                       ; work              ;
;          |cordic_axor_1p_lpm:u8|                                                                        ; 16.3 (8.3)           ; 16.8 (8.8)                       ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (17)             ; 34 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u8                                                                                                                                                                                                                                                                                 ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u8|lpm_add_sub:u0                                                                                                                                                                                                                                                                  ; work              ;
;                |add_sub_s0h:auto_generated|                                                             ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u8|lpm_add_sub:u0|add_sub_s0h:auto_generated                                                                                                                                                                                                                                       ; work              ;
;          |cordic_sxor_1p_lpm:u10|                                                                       ; 23.0 (14.5)          ; 23.0 (14.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (29)             ; 45 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u10                                                                                                                                                                                                                                                                                ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u10|lpm_add_sub:u0                                                                                                                                                                                                                                                                 ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u10|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                      ; work              ;
;          |cordic_sxor_1p_lpm:u13|                                                                       ; 22.5 (14.0)          ; 22.5 (14.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (28)             ; 44 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u13                                                                                                                                                                                                                                                                                ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u13|lpm_add_sub:u0                                                                                                                                                                                                                                                                 ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u13|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                      ; work              ;
;          |cordic_sxor_1p_lpm:u16|                                                                       ; 22.0 (13.5)          ; 22.0 (13.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (27)             ; 43 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u16                                                                                                                                                                                                                                                                                ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u16|lpm_add_sub:u0                                                                                                                                                                                                                                                                 ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u16|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                      ; work              ;
;          |cordic_sxor_1p_lpm:u19|                                                                       ; 21.5 (13.0)          ; 21.5 (13.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (26)             ; 42 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u19                                                                                                                                                                                                                                                                                ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u19|lpm_add_sub:u0                                                                                                                                                                                                                                                                 ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u19|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                      ; work              ;
;          |cordic_sxor_1p_lpm:u22|                                                                       ; 21.0 (12.5)          ; 21.0 (12.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (25)             ; 43 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u22                                                                                                                                                                                                                                                                                ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u22|lpm_add_sub:u0                                                                                                                                                                                                                                                                 ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u22|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                      ; work              ;
;          |cordic_sxor_1p_lpm:u25|                                                                       ; 20.5 (12.0)          ; 20.5 (12.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (24)             ; 40 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u25                                                                                                                                                                                                                                                                                ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u25|lpm_add_sub:u0                                                                                                                                                                                                                                                                 ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u25|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                      ; work              ;
;          |cordic_sxor_1p_lpm:u28|                                                                       ; 20.0 (11.5)          ; 20.0 (11.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (23)             ; 39 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u28                                                                                                                                                                                                                                                                                ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u28|lpm_add_sub:u0                                                                                                                                                                                                                                                                 ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u28|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                      ; work              ;
;          |cordic_sxor_1p_lpm:u31|                                                                       ; 19.5 (11.0)          ; 19.5 (11.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (22)             ; 38 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u31                                                                                                                                                                                                                                                                                ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u31|lpm_add_sub:u0                                                                                                                                                                                                                                                                 ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u31|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                      ; work              ;
;          |cordic_sxor_1p_lpm:u34|                                                                       ; 19.0 (10.5)          ; 19.0 (10.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (21)             ; 37 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u34                                                                                                                                                                                                                                                                                ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u34|lpm_add_sub:u0                                                                                                                                                                                                                                                                 ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u34|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                      ; work              ;
;          |cordic_sxor_1p_lpm:u37|                                                                       ; 18.5 (10.0)          ; 18.5 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (20)             ; 36 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u37                                                                                                                                                                                                                                                                                ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u37|lpm_add_sub:u0                                                                                                                                                                                                                                                                 ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u37|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                      ; work              ;
;          |cordic_sxor_1p_lpm:u4|                                                                        ; 8.7 (0.0)            ; 8.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u4                                                                                                                                                                                                                                                                                 ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.7 (0.0)            ; 8.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u4|lpm_add_sub:u0                                                                                                                                                                                                                                                                  ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.7 (8.7)            ; 8.7 (8.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u4|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                       ; work              ;
;          |cordic_sxor_1p_lpm:u40|                                                                       ; 18.0 (9.5)           ; 18.0 (9.5)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (19)             ; 35 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u40                                                                                                                                                                                                                                                                                ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u40|lpm_add_sub:u0                                                                                                                                                                                                                                                                 ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u40|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                      ; work              ;
;          |cordic_sxor_1p_lpm:u43|                                                                       ; 17.5 (9.0)           ; 17.5 (9.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (18)             ; 34 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u43                                                                                                                                                                                                                                                                                ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u43|lpm_add_sub:u0                                                                                                                                                                                                                                                                 ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u43|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                      ; work              ;
;          |cordic_sxor_1p_lpm:u46|                                                                       ; 17.2 (8.5)           ; 17.2 (8.5)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (17)             ; 34 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u46                                                                                                                                                                                                                                                                                ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.7 (0.0)            ; 8.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u46|lpm_add_sub:u0                                                                                                                                                                                                                                                                 ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.7 (8.7)            ; 8.7 (8.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u46|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                      ; work              ;
;          |cordic_sxor_1p_lpm:u7|                                                                        ; 16.5 (8.0)           ; 16.5 (8.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (16)             ; 33 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u7                                                                                                                                                                                                                                                                                 ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u7|lpm_add_sub:u0                                                                                                                                                                                                                                                                  ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u7|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                       ; work              ;
;          |cordic_zxor_1p_lpm:u12|                                                                       ; 17.0 (8.5)           ; 17.0 (8.5)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (16)             ; 33 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u12                                                                                                                                                                                                                                                                                ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u12|lpm_add_sub:u0                                                                                                                                                                                                                                                                 ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u12|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                      ; work              ;
;          |cordic_zxor_1p_lpm:u15|                                                                       ; 16.5 (7.8)           ; 17.0 (8.5)                       ; 0.5 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (16)             ; 33 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u15                                                                                                                                                                                                                                                                                ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u15|lpm_add_sub:u0                                                                                                                                                                                                                                                                 ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u15|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                      ; work              ;
;          |cordic_zxor_1p_lpm:u18|                                                                       ; 17.0 (8.5)           ; 17.0 (8.5)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (16)             ; 33 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u18                                                                                                                                                                                                                                                                                ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u18|lpm_add_sub:u0                                                                                                                                                                                                                                                                 ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u18|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                      ; work              ;
;          |cordic_zxor_1p_lpm:u21|                                                                       ; 17.0 (8.3)           ; 17.0 (8.5)                       ; 0.0 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (16)             ; 33 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u21                                                                                                                                                                                                                                                                                ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u21|lpm_add_sub:u0                                                                                                                                                                                                                                                                 ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u21|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                      ; work              ;
;          |cordic_zxor_1p_lpm:u24|                                                                       ; 17.0 (8.5)           ; 17.0 (8.5)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (16)             ; 33 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u24                                                                                                                                                                                                                                                                                ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u24|lpm_add_sub:u0                                                                                                                                                                                                                                                                 ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u24|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                      ; work              ;
;          |cordic_zxor_1p_lpm:u27|                                                                       ; 16.3 (7.8)           ; 17.0 (8.5)                       ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (16)             ; 33 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u27                                                                                                                                                                                                                                                                                ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u27|lpm_add_sub:u0                                                                                                                                                                                                                                                                 ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u27|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                      ; work              ;
;          |cordic_zxor_1p_lpm:u3|                                                                        ; 8.2 (-0.5)           ; 15.5 (7.1)                       ; 7.3 (7.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 31 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u3                                                                                                                                                                                                                                                                                 ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.4 (0.0)            ; 8.4 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u3|lpm_add_sub:u0                                                                                                                                                                                                                                                                  ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.4 (8.4)            ; 8.4 (8.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u3|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                       ; work              ;
;          |cordic_zxor_1p_lpm:u30|                                                                       ; 16.5 (8.0)           ; 17.0 (8.5)                       ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (16)             ; 33 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u30                                                                                                                                                                                                                                                                                ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u30|lpm_add_sub:u0                                                                                                                                                                                                                                                                 ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u30|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                      ; work              ;
;          |cordic_zxor_1p_lpm:u33|                                                                       ; 17.0 (8.3)           ; 17.0 (8.5)                       ; 0.0 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (16)             ; 33 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u33                                                                                                                                                                                                                                                                                ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u33|lpm_add_sub:u0                                                                                                                                                                                                                                                                 ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u33|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                      ; work              ;
;          |cordic_zxor_1p_lpm:u36|                                                                       ; 17.0 (8.5)           ; 17.0 (8.5)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (16)             ; 33 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u36                                                                                                                                                                                                                                                                                ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u36|lpm_add_sub:u0                                                                                                                                                                                                                                                                 ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u36|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                      ; work              ;
;          |cordic_zxor_1p_lpm:u39|                                                                       ; 17.0 (8.3)           ; 17.0 (8.5)                       ; 0.0 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (16)             ; 33 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u39                                                                                                                                                                                                                                                                                ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u39|lpm_add_sub:u0                                                                                                                                                                                                                                                                 ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u39|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                      ; work              ;
;          |cordic_zxor_1p_lpm:u42|                                                                       ; 17.0 (8.5)           ; 17.0 (8.5)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (16)             ; 33 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u42                                                                                                                                                                                                                                                                                ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u42|lpm_add_sub:u0                                                                                                                                                                                                                                                                 ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u42|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                      ; work              ;
;          |cordic_zxor_1p_lpm:u45|                                                                       ; 16.5 (8.3)           ; 17.0 (8.5)                       ; 0.5 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (16)             ; 18 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u45                                                                                                                                                                                                                                                                                ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.2 (0.0)            ; 8.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u45|lpm_add_sub:u0                                                                                                                                                                                                                                                                 ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.2 (8.2)            ; 8.5 (8.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u45|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                      ; work              ;
;          |cordic_zxor_1p_lpm:u6|                                                                        ; 17.2 (8.5)           ; 17.2 (8.5)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (16)             ; 33 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u6                                                                                                                                                                                                                                                                                 ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.7 (0.0)            ; 8.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u6|lpm_add_sub:u0                                                                                                                                                                                                                                                                  ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.7 (8.7)            ; 8.7 (8.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u6|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                       ; work              ;
;          |cordic_zxor_1p_lpm:u9|                                                                        ; 17.0 (8.3)           ; 17.0 (8.5)                       ; 0.0 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (16)             ; 34 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u9                                                                                                                                                                                                                                                                                 ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u9|lpm_add_sub:u0                                                                                                                                                                                                                                                                  ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:AM_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u9|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                       ; work              ;
;    |LO:sig_gen|                                                                                         ; 832.3 (0.0)          ; 841.7 (0.0)                      ; 9.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1636 (0)            ; 1643 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen                                                                                                                                                                                                                                                                                                                           ; LO                ;
;       |LO_nco_ii_0:nco_ii_0|                                                                            ; 832.3 (0.0)          ; 841.7 (0.0)                      ; 9.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1636 (0)            ; 1643 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0                                                                                                                                                                                                                                                                                                      ; LO                ;
;          |asj_crd_par:ux005|                                                                            ; 11.9 (11.9)          ; 11.9 (11.9)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|asj_crd_par:ux005                                                                                                                                                                                                                                                                                    ; LO                ;
;          |cord_2c:cordinv|                                                                              ; 17.9 (17.9)          ; 26.9 (26.9)                      ; 9.0 (9.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 62 (62)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cord_2c:cordinv                                                                                                                                                                                                                                                                                      ; LO                ;
;          |cordic_axor_1p_lpm:u11|                                                                       ; 22.5 (14.5)          ; 22.5 (14.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (29)             ; 46 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u11                                                                                                                                                                                                                                                                               ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u11|lpm_add_sub:u0                                                                                                                                                                                                                                                                ; work              ;
;                |add_sub_s0h:auto_generated|                                                             ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u11|lpm_add_sub:u0|add_sub_s0h:auto_generated                                                                                                                                                                                                                                     ; work              ;
;          |cordic_axor_1p_lpm:u14|                                                                       ; 22.0 (14.0)          ; 22.0 (14.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (28)             ; 44 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u14                                                                                                                                                                                                                                                                               ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u14|lpm_add_sub:u0                                                                                                                                                                                                                                                                ; work              ;
;                |add_sub_s0h:auto_generated|                                                             ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u14|lpm_add_sub:u0|add_sub_s0h:auto_generated                                                                                                                                                                                                                                     ; work              ;
;          |cordic_axor_1p_lpm:u17|                                                                       ; 21.5 (13.5)          ; 21.5 (13.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (27)             ; 43 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u17                                                                                                                                                                                                                                                                               ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u17|lpm_add_sub:u0                                                                                                                                                                                                                                                                ; work              ;
;                |add_sub_s0h:auto_generated|                                                             ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u17|lpm_add_sub:u0|add_sub_s0h:auto_generated                                                                                                                                                                                                                                     ; work              ;
;          |cordic_axor_1p_lpm:u20|                                                                       ; 21.0 (13.0)          ; 21.0 (13.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (26)             ; 42 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u20                                                                                                                                                                                                                                                                               ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u20|lpm_add_sub:u0                                                                                                                                                                                                                                                                ; work              ;
;                |add_sub_s0h:auto_generated|                                                             ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u20|lpm_add_sub:u0|add_sub_s0h:auto_generated                                                                                                                                                                                                                                     ; work              ;
;          |cordic_axor_1p_lpm:u23|                                                                       ; 20.5 (12.5)          ; 20.5 (12.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (25)             ; 41 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u23                                                                                                                                                                                                                                                                               ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u23|lpm_add_sub:u0                                                                                                                                                                                                                                                                ; work              ;
;                |add_sub_s0h:auto_generated|                                                             ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u23|lpm_add_sub:u0|add_sub_s0h:auto_generated                                                                                                                                                                                                                                     ; work              ;
;          |cordic_axor_1p_lpm:u26|                                                                       ; 20.0 (12.0)          ; 20.0 (12.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (24)             ; 41 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u26                                                                                                                                                                                                                                                                               ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u26|lpm_add_sub:u0                                                                                                                                                                                                                                                                ; work              ;
;                |add_sub_s0h:auto_generated|                                                             ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u26|lpm_add_sub:u0|add_sub_s0h:auto_generated                                                                                                                                                                                                                                     ; work              ;
;          |cordic_axor_1p_lpm:u29|                                                                       ; 19.5 (11.5)          ; 19.5 (11.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (23)             ; 39 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u29                                                                                                                                                                                                                                                                               ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u29|lpm_add_sub:u0                                                                                                                                                                                                                                                                ; work              ;
;                |add_sub_s0h:auto_generated|                                                             ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u29|lpm_add_sub:u0|add_sub_s0h:auto_generated                                                                                                                                                                                                                                     ; work              ;
;          |cordic_axor_1p_lpm:u32|                                                                       ; 19.0 (11.0)          ; 19.0 (11.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (22)             ; 38 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u32                                                                                                                                                                                                                                                                               ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u32|lpm_add_sub:u0                                                                                                                                                                                                                                                                ; work              ;
;                |add_sub_s0h:auto_generated|                                                             ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u32|lpm_add_sub:u0|add_sub_s0h:auto_generated                                                                                                                                                                                                                                     ; work              ;
;          |cordic_axor_1p_lpm:u35|                                                                       ; 18.5 (10.5)          ; 18.5 (10.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (21)             ; 37 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u35                                                                                                                                                                                                                                                                               ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u35|lpm_add_sub:u0                                                                                                                                                                                                                                                                ; work              ;
;                |add_sub_s0h:auto_generated|                                                             ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u35|lpm_add_sub:u0|add_sub_s0h:auto_generated                                                                                                                                                                                                                                     ; work              ;
;          |cordic_axor_1p_lpm:u38|                                                                       ; 18.0 (10.0)          ; 18.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (20)             ; 36 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u38                                                                                                                                                                                                                                                                               ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u38|lpm_add_sub:u0                                                                                                                                                                                                                                                                ; work              ;
;                |add_sub_s0h:auto_generated|                                                             ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u38|lpm_add_sub:u0|add_sub_s0h:auto_generated                                                                                                                                                                                                                                     ; work              ;
;          |cordic_axor_1p_lpm:u41|                                                                       ; 17.5 (9.5)           ; 17.5 (9.5)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (19)             ; 35 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u41                                                                                                                                                                                                                                                                               ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u41|lpm_add_sub:u0                                                                                                                                                                                                                                                                ; work              ;
;                |add_sub_s0h:auto_generated|                                                             ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u41|lpm_add_sub:u0|add_sub_s0h:auto_generated                                                                                                                                                                                                                                     ; work              ;
;          |cordic_axor_1p_lpm:u44|                                                                       ; 17.0 (9.0)           ; 17.0 (9.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (18)             ; 34 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u44                                                                                                                                                                                                                                                                               ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u44|lpm_add_sub:u0                                                                                                                                                                                                                                                                ; work              ;
;                |add_sub_s0h:auto_generated|                                                             ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u44|lpm_add_sub:u0|add_sub_s0h:auto_generated                                                                                                                                                                                                                                     ; work              ;
;          |cordic_axor_1p_lpm:u47|                                                                       ; 16.5 (8.5)           ; 16.5 (8.5)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (17)             ; 33 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u47                                                                                                                                                                                                                                                                               ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u47|lpm_add_sub:u0                                                                                                                                                                                                                                                                ; work              ;
;                |add_sub_s0h:auto_generated|                                                             ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u47|lpm_add_sub:u0|add_sub_s0h:auto_generated                                                                                                                                                                                                                                     ; work              ;
;          |cordic_axor_1p_lpm:u5|                                                                        ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u5                                                                                                                                                                                                                                                                                ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u5|lpm_add_sub:u0                                                                                                                                                                                                                                                                 ; work              ;
;                |add_sub_s0h:auto_generated|                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u5|lpm_add_sub:u0|add_sub_s0h:auto_generated                                                                                                                                                                                                                                      ; work              ;
;          |cordic_axor_1p_lpm:u8|                                                                        ; 16.8 (8.8)           ; 17.0 (9.0)                       ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (17)             ; 34 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u8                                                                                                                                                                                                                                                                                ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u8|lpm_add_sub:u0                                                                                                                                                                                                                                                                 ; work              ;
;                |add_sub_s0h:auto_generated|                                                             ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_axor_1p_lpm:u8|lpm_add_sub:u0|add_sub_s0h:auto_generated                                                                                                                                                                                                                                      ; work              ;
;          |cordic_sxor_1p_lpm:u10|                                                                       ; 23.0 (14.5)          ; 23.0 (14.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (29)             ; 45 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u10                                                                                                                                                                                                                                                                               ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u10|lpm_add_sub:u0                                                                                                                                                                                                                                                                ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u10|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                     ; work              ;
;          |cordic_sxor_1p_lpm:u13|                                                                       ; 22.5 (14.0)          ; 22.5 (14.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (28)             ; 45 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u13                                                                                                                                                                                                                                                                               ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u13|lpm_add_sub:u0                                                                                                                                                                                                                                                                ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u13|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                     ; work              ;
;          |cordic_sxor_1p_lpm:u16|                                                                       ; 22.0 (13.5)          ; 22.0 (13.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (27)             ; 43 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u16                                                                                                                                                                                                                                                                               ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u16|lpm_add_sub:u0                                                                                                                                                                                                                                                                ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u16|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                     ; work              ;
;          |cordic_sxor_1p_lpm:u19|                                                                       ; 21.5 (13.0)          ; 21.5 (13.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (26)             ; 42 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u19                                                                                                                                                                                                                                                                               ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u19|lpm_add_sub:u0                                                                                                                                                                                                                                                                ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u19|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                     ; work              ;
;          |cordic_sxor_1p_lpm:u22|                                                                       ; 21.0 (12.5)          ; 21.0 (12.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (25)             ; 41 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u22                                                                                                                                                                                                                                                                               ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u22|lpm_add_sub:u0                                                                                                                                                                                                                                                                ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u22|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                     ; work              ;
;          |cordic_sxor_1p_lpm:u25|                                                                       ; 20.5 (12.0)          ; 20.5 (12.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (24)             ; 40 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u25                                                                                                                                                                                                                                                                               ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u25|lpm_add_sub:u0                                                                                                                                                                                                                                                                ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u25|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                     ; work              ;
;          |cordic_sxor_1p_lpm:u28|                                                                       ; 20.0 (11.5)          ; 20.0 (11.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (23)             ; 39 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u28                                                                                                                                                                                                                                                                               ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u28|lpm_add_sub:u0                                                                                                                                                                                                                                                                ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u28|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                     ; work              ;
;          |cordic_sxor_1p_lpm:u31|                                                                       ; 19.5 (11.0)          ; 19.5 (11.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (22)             ; 38 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u31                                                                                                                                                                                                                                                                               ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u31|lpm_add_sub:u0                                                                                                                                                                                                                                                                ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u31|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                     ; work              ;
;          |cordic_sxor_1p_lpm:u34|                                                                       ; 19.0 (10.5)          ; 19.0 (10.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (21)             ; 37 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u34                                                                                                                                                                                                                                                                               ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u34|lpm_add_sub:u0                                                                                                                                                                                                                                                                ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u34|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                     ; work              ;
;          |cordic_sxor_1p_lpm:u37|                                                                       ; 18.5 (10.0)          ; 18.5 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (20)             ; 36 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u37                                                                                                                                                                                                                                                                               ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u37|lpm_add_sub:u0                                                                                                                                                                                                                                                                ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u37|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                     ; work              ;
;          |cordic_sxor_1p_lpm:u4|                                                                        ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u4                                                                                                                                                                                                                                                                                ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u4|lpm_add_sub:u0                                                                                                                                                                                                                                                                 ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u4|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                      ; work              ;
;          |cordic_sxor_1p_lpm:u40|                                                                       ; 18.0 (9.5)           ; 18.0 (9.5)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (19)             ; 35 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u40                                                                                                                                                                                                                                                                               ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u40|lpm_add_sub:u0                                                                                                                                                                                                                                                                ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u40|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                     ; work              ;
;          |cordic_sxor_1p_lpm:u43|                                                                       ; 17.5 (9.0)           ; 17.5 (9.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (18)             ; 34 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u43                                                                                                                                                                                                                                                                               ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u43|lpm_add_sub:u0                                                                                                                                                                                                                                                                ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u43|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                     ; work              ;
;          |cordic_sxor_1p_lpm:u46|                                                                       ; 17.2 (8.5)           ; 17.2 (8.5)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (17)             ; 34 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u46                                                                                                                                                                                                                                                                               ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.7 (0.0)            ; 8.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u46|lpm_add_sub:u0                                                                                                                                                                                                                                                                ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.7 (8.7)            ; 8.7 (8.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u46|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                     ; work              ;
;          |cordic_sxor_1p_lpm:u7|                                                                        ; 16.5 (8.0)           ; 16.5 (8.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (16)             ; 32 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u7                                                                                                                                                                                                                                                                                ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u7|lpm_add_sub:u0                                                                                                                                                                                                                                                                 ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_sxor_1p_lpm:u7|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                      ; work              ;
;          |cordic_zxor_1p_lpm:u12|                                                                       ; 17.0 (8.5)           ; 17.0 (8.5)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (16)             ; 33 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u12                                                                                                                                                                                                                                                                               ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u12|lpm_add_sub:u0                                                                                                                                                                                                                                                                ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u12|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                     ; work              ;
;          |cordic_zxor_1p_lpm:u15|                                                                       ; 16.8 (8.3)           ; 17.0 (8.5)                       ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (16)             ; 33 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u15                                                                                                                                                                                                                                                                               ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u15|lpm_add_sub:u0                                                                                                                                                                                                                                                                ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u15|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                     ; work              ;
;          |cordic_zxor_1p_lpm:u18|                                                                       ; 16.5 (7.8)           ; 17.0 (8.5)                       ; 0.5 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (16)             ; 33 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u18                                                                                                                                                                                                                                                                               ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u18|lpm_add_sub:u0                                                                                                                                                                                                                                                                ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u18|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                     ; work              ;
;          |cordic_zxor_1p_lpm:u21|                                                                       ; 17.0 (8.5)           ; 17.0 (8.5)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (16)             ; 33 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u21                                                                                                                                                                                                                                                                               ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u21|lpm_add_sub:u0                                                                                                                                                                                                                                                                ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u21|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                     ; work              ;
;          |cordic_zxor_1p_lpm:u24|                                                                       ; 17.0 (8.3)           ; 17.0 (8.5)                       ; 0.0 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (16)             ; 33 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u24                                                                                                                                                                                                                                                                               ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u24|lpm_add_sub:u0                                                                                                                                                                                                                                                                ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u24|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                     ; work              ;
;          |cordic_zxor_1p_lpm:u27|                                                                       ; 17.0 (8.5)           ; 17.0 (8.5)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (16)             ; 33 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u27                                                                                                                                                                                                                                                                               ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u27|lpm_add_sub:u0                                                                                                                                                                                                                                                                ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u27|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                     ; work              ;
;          |cordic_zxor_1p_lpm:u3|                                                                        ; 8.7 (0.0)            ; 8.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u3                                                                                                                                                                                                                                                                                ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.7 (0.0)            ; 8.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u3|lpm_add_sub:u0                                                                                                                                                                                                                                                                 ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.7 (8.7)            ; 8.7 (8.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u3|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                      ; work              ;
;          |cordic_zxor_1p_lpm:u30|                                                                       ; 17.0 (8.3)           ; 17.0 (8.5)                       ; 0.0 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (16)             ; 33 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u30                                                                                                                                                                                                                                                                               ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u30|lpm_add_sub:u0                                                                                                                                                                                                                                                                ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u30|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                     ; work              ;
;          |cordic_zxor_1p_lpm:u33|                                                                       ; 16.8 (8.3)           ; 17.0 (8.5)                       ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (16)             ; 33 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u33                                                                                                                                                                                                                                                                               ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u33|lpm_add_sub:u0                                                                                                                                                                                                                                                                ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u33|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                     ; work              ;
;          |cordic_zxor_1p_lpm:u36|                                                                       ; 17.0 (8.5)           ; 17.0 (8.5)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (16)             ; 33 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u36                                                                                                                                                                                                                                                                               ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u36|lpm_add_sub:u0                                                                                                                                                                                                                                                                ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u36|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                     ; work              ;
;          |cordic_zxor_1p_lpm:u39|                                                                       ; 16.8 (8.3)           ; 17.0 (8.5)                       ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (16)             ; 33 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u39                                                                                                                                                                                                                                                                               ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u39|lpm_add_sub:u0                                                                                                                                                                                                                                                                ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u39|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                     ; work              ;
;          |cordic_zxor_1p_lpm:u42|                                                                       ; 16.8 (8.3)           ; 17.0 (8.5)                       ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (16)             ; 34 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u42                                                                                                                                                                                                                                                                               ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u42|lpm_add_sub:u0                                                                                                                                                                                                                                                                ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u42|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                     ; work              ;
;          |cordic_zxor_1p_lpm:u45|                                                                       ; 16.5 (8.3)           ; 17.0 (8.5)                       ; 0.5 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (16)             ; 18 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u45                                                                                                                                                                                                                                                                               ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.2 (0.0)            ; 8.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u45|lpm_add_sub:u0                                                                                                                                                                                                                                                                ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.2 (8.2)            ; 8.5 (8.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u45|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                     ; work              ;
;          |cordic_zxor_1p_lpm:u6|                                                                        ; 17.0 (8.5)           ; 17.0 (8.5)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (16)             ; 33 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u6                                                                                                                                                                                                                                                                                ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u6|lpm_add_sub:u0                                                                                                                                                                                                                                                                 ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u6|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                      ; work              ;
;          |cordic_zxor_1p_lpm:u9|                                                                        ; 17.0 (8.3)           ; 17.0 (8.5)                       ; 0.0 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (16)             ; 33 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u9                                                                                                                                                                                                                                                                                ; LO                ;
;             |lpm_add_sub:u0|                                                                            ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u9|lpm_add_sub:u0                                                                                                                                                                                                                                                                 ; work              ;
;                |add_sub_fkg:auto_generated|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|LO:sig_gen|LO_nco_ii_0:nco_ii_0|cordic_zxor_1p_lpm:u9|lpm_add_sub:u0|add_sub_fkg:auto_generated                                                                                                                                                                                                                                      ; work              ;
;    |pzdyqx:nabboc|                                                                                      ; 59.5 (0.0)           ; 74.5 (0.0)                       ; 15.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 91 (0)              ; 74 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|pzdyqx:nabboc                                                                                                                                                                                                                                                                                                                        ; work              ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                    ; 59.5 (6.5)           ; 74.5 (7.5)                       ; 15.0 (1.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 91 (12)             ; 74 (9)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                                                                                           ; work              ;
;          |GHVD5181:\stratixiii_ZNXJ5711_gen_0:stratixiii_ZNXJ5711_gen_1|                                ; 26.8 (11.0)          ; 34.0 (15.3)                      ; 7.2 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (24)             ; 30 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_ZNXJ5711_gen_0:stratixiii_ZNXJ5711_gen_1                                                                                                                                                                                                                             ; work              ;
;             |JEQQ5299:YEAJ1936|                                                                         ; 15.8 (15.8)          ; 18.7 (18.7)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_ZNXJ5711_gen_0:stratixiii_ZNXJ5711_gen_1|JEQQ5299:YEAJ1936                                                                                                                                                                                                           ; work              ;
;          |JEQQ5299:ESUL0435|                                                                            ; 11.2 (11.2)          ; 15.2 (15.2)                      ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|JEQQ5299:ESUL0435                                                                                                                                                                                                                                                                         ; work              ;
;          |JKWY9152:RUWH6717|                                                                            ; 6.8 (6.8)            ; 6.8 (6.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|JKWY9152:RUWH6717                                                                                                                                                                                                                                                                         ; work              ;
;          |PUDL0439:VWQM3427|                                                                            ; 8.2 (8.2)            ; 11.0 (11.0)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:VWQM3427                                                                                                                                                                                                                                                                         ; work              ;
;    |sld_hub:auto_hub|                                                                                   ; 90.3 (0.5)           ; 102.0 (0.5)                      ; 12.0 (0.0)                                        ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 134 (1)             ; 123 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                     ; altera_sld        ;
;       |alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|     ; 89.8 (0.0)           ; 101.5 (0.0)                      ; 12.0 (0.0)                                        ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 133 (0)             ; 123 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric                                                                                                                                                                                                                         ; alt_sld_fab       ;
;          |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                          ; 89.8 (1.5)           ; 101.5 (3.5)                      ; 12.0 (2.0)                                        ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 133 (1)             ; 123 (7)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                     ; alt_sld_fab       ;
;             |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                               ; 88.3 (0.0)           ; 98.0 (0.0)                       ; 10.0 (0.0)                                        ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 132 (0)             ; 116 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                         ; alt_sld_fab       ;
;                |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                           ; 88.3 (64.5)          ; 98.0 (71.7)                      ; 10.0 (7.5)                                        ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 132 (90)            ; 116 (86)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                            ; work              ;
;                   |sld_rom_sr:hub_info_reg|                                                             ; 12.5 (12.5)          ; 12.5 (12.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                    ; work              ;
;                   |sld_shadow_jsm:shadow_jsm|                                                           ; 11.2 (11.2)          ; 13.8 (13.8)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                  ; altera_sld        ;
;    |sld_signaltap:auto_signaltap_0|                                                                     ; 273.7 (1.3)          ; 415.0 (18.2)                     ; 144.0 (17.0)                                      ; 2.7 (0.1)                        ; 0.0 (0.0)            ; 298 (2)             ; 648 (38)                  ; 0 (0)         ; 311296            ; 38    ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                       ; work              ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                           ; 272.3 (0.0)          ; 396.8 (0.0)                      ; 127.0 (0.0)                                       ; 2.6 (0.0)                        ; 0.0 (0.0)            ; 296 (0)             ; 610 (0)                   ; 0 (0)         ; 311296            ; 38    ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                 ; work              ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                       ; 272.3 (72.3)         ; 396.8 (109.8)                    ; 127.0 (38.2)                                      ; 2.6 (0.6)                        ; 0.0 (0.0)            ; 296 (68)            ; 610 (167)                 ; 0 (0)         ; 311296            ; 38    ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                          ; work              ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                            ; 19.6 (19.3)          ; 41.8 (41.5)                      ; 22.8 (22.7)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 2 (0)               ; 88 (88)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                           ; work              ;
;                |lpm_decode:wdecoder|                                                                    ; 0.2 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                       ; work              ;
;                   |decode_vnf:auto_generated|                                                           ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated                                                                                                             ; work              ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                           ; 0.2 (0.0)            ; 1.0 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 1 (0)                     ; 0 (0)         ; 311296            ; 38    ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                          ; work              ;
;                |altsyncram_7884:auto_generated|                                                         ; 0.2 (0.0)            ; 1.0 (0.5)                        ; 0.8 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 1 (1)                     ; 0 (0)         ; 311296            ; 38    ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_7884:auto_generated                                                                                                                                           ; work              ;
;                   |decode_5la:decode2|                                                                  ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_7884:auto_generated|decode_5la:decode2                                                                                                                        ; work              ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                            ; 1.8 (1.8)            ; 5.4 (5.4)                        ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                           ; work              ;
;             |lpm_shiftreg:status_register|                                                              ; 9.0 (9.0)            ; 13.5 (13.5)                      ; 4.5 (4.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                             ; work              ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                   ; 3.5 (3.5)            ; 8.5 (8.5)                        ; 5.0 (5.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                  ; work              ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                ; 53.0 (53.0)          ; 68.3 (68.3)                      ; 15.4 (15.4)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 97 (97)             ; 86 (86)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                               ; work              ;
;             |sld_ela_control:ela_control|                                                               ; 23.6 (0.4)           ; 52.8 (0.3)                       ; 29.3 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 25 (1)              ; 113 (1)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                              ; work              ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                ; 1.0 (1.0)            ; 1.7 (1.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                      ; work              ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm| ; 18.2 (0.0)           ; 43.6 (0.0)                       ; 25.4 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 19 (0)              ; 97 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                       ; work              ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                          ; 6.2 (6.2)            ; 22.8 (22.8)                      ; 16.6 (16.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 59 (59)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                            ; work              ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                      ; 12.0 (0.0)           ; 20.8 (0.0)                       ; 8.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (0)              ; 38 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                        ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                            ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1 ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                           ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1 ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                           ; 0.8 (0.8)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1 ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1 ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                           ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1 ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1 ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                           ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1 ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1 ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                           ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1 ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                            ; 0.8 (0.8)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1  ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                            ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1  ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                            ; 0.8 (0.8)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1  ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                            ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1  ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                            ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1  ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                            ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1  ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                            ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1  ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                            ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1  ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1  ; work              ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                          ; 3.9 (3.9)            ; 7.2 (4.0)                        ; 3.3 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 11 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                ; work              ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                             ; 0.0 (0.0)            ; 3.2 (3.2)                        ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                        ; work              ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|          ; 74.0 (5.0)           ; 81.0 (5.0)                       ; 7.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (10)             ; 103 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                         ; work              ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                              ; 6.0 (0.0)            ; 6.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                               ; work              ;
;                   |cntr_f9i:auto_generated|                                                             ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_f9i:auto_generated                                                       ; work              ;
;                |lpm_counter:read_pointer_counter|                                                       ; 7.0 (0.0)            ; 14.0 (0.0)                       ; 7.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                        ; work              ;
;                   |cntr_t3j:auto_generated|                                                             ; 7.0 (7.0)            ; 14.0 (14.0)                      ; 7.0 (7.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_t3j:auto_generated                                                                                ; work              ;
;                |lpm_counter:status_advance_pointer_counter|                                             ; 6.0 (0.0)            ; 6.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                              ; work              ;
;                   |cntr_69i:auto_generated|                                                             ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_69i:auto_generated                                                                      ; work              ;
;                |lpm_counter:status_read_pointer_counter|                                                ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                 ; work              ;
;                   |cntr_kri:auto_generated|                                                             ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated                                                                         ; work              ;
;                |lpm_shiftreg:info_data_shift_out|                                                       ; 14.2 (14.2)          ; 14.3 (14.3)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 29 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                        ; work              ;
;                |lpm_shiftreg:ram_data_shift_out|                                                        ; 18.8 (18.8)          ; 18.9 (18.9)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                         ; work              ;
;                |lpm_shiftreg:status_data_shift_out|                                                     ; 14.8 (14.8)          ; 14.8 (14.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 29 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                      ; work              ;
;             |sld_rom_sr:crc_rom_sr|                                                                     ; 15.3 (15.3)          ; 14.6 (14.6)                      ; 0.6 (0.6)                                         ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 20 (20)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ADCinterface|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                    ; work              ;
+---------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                              ;
+---------------------------------+----------+------+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name                            ; Pin Type ; D1   ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------------------------+----------+------+------+------+----+------+-------+--------+------------------------+--------------------------+
; adc_interface_adc_csbn          ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; adc_interface_adc_sdio          ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; adc_interface_adc_sclk          ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; adc_interface_adc_oen           ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; adc_interface_adc_sdon          ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; adc_interface_cha_3p5           ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; adc_interface_cha_2x            ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; adc_interface_cha_8p5x          ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; adc_interface_cha_in1           ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; adc_interface_cha_in3           ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; adc_interface_cha_en            ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; adc_interface_cha_in4           ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; adc_interface_mon_fs            ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; adc_interface_mon_en            ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; adc_interface_chb_en            ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; adc_interface_chb_in2           ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; adc_interface_chb_in1           ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; adc_interface_chb_in4           ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; adc_interface_chb_3p5x          ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; adc_interface_chb_2x            ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; adc_interface_chb_8p5x          ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; buttonsandswitches_b1           ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; buttonsandswitches_b2           ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; buttonsandswitches_sw2          ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; buttonsandswitches_sw3          ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; clk_clk                         ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; leds_led[0]                     ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; leds_led[1]                     ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; leds_led[2]                     ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; leds_led[3]                     ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; leds_led[4]                     ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; leds_led[5]                     ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; leds_led[6]                     ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; leds_led[7]                     ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; adc_dataandclock_adc_clk        ; Input    ; --   ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adc_dataandclock_adc_data[0]    ; Input    ; (0)  ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adc_dataandclock_adc_data[1]    ; Input    ; (0)  ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adc_dataandclock_adc_data[2]    ; Input    ; (0)  ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adc_dataandclock_adc_data[3]    ; Input    ; (0)  ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adc_dataandclock_adc_data[4]    ; Input    ; (0)  ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adc_dataandclock_adc_data[5]    ; Input    ; (0)  ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adc_dataandclock_adc_data[6]    ; Input    ; (0)  ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adc_dataandclock_adc_data[7]    ; Input    ; (0)  ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; buttonsandswitches_sw1          ; Input    ; --   ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adc_dataandclock_adc_clk(n)     ; Input    ; --   ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adc_dataandclock_adc_data[0](n) ; Input    ; (0)  ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adc_dataandclock_adc_data[1](n) ; Input    ; (0)  ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adc_dataandclock_adc_data[2](n) ; Input    ; (0)  ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adc_dataandclock_adc_data[3](n) ; Input    ; (0)  ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adc_dataandclock_adc_data[4](n) ; Input    ; (0)  ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adc_dataandclock_adc_data[5](n) ; Input    ; (0)  ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adc_dataandclock_adc_data[6](n) ; Input    ; (0)  ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adc_dataandclock_adc_data[7](n) ; Input    ; (0)  ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------------------------+----------+------+------+------+----+------+-------+--------+------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                  ;
+---------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                               ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------+-------------------+---------+
; buttonsandswitches_b1                                                                             ;                   ;         ;
; buttonsandswitches_b2                                                                             ;                   ;         ;
; buttonsandswitches_sw2                                                                            ;                   ;         ;
; buttonsandswitches_sw3                                                                            ;                   ;         ;
; clk_clk                                                                                           ;                   ;         ;
; adc_dataandclock_adc_clk                                                                          ;                   ;         ;
;      - AMdemod:AMdemod|CIC:CIC|d_clk                                                              ; 1                 ; 0       ;
;      - AMdemod:AMdemod|clk_25x                                                                    ; 1                 ; 0       ;
; adc_dataandclock_adc_data[0]                                                                      ;                   ;         ;
;      - ADCstream:ADCstream|altddio_in:ALTDDIO_IN_component|ddio_in_1af:auto_generated|ddio_ina[0] ; 0                 ; 0       ;
; adc_dataandclock_adc_data[1]                                                                      ;                   ;         ;
;      - ADCstream:ADCstream|altddio_in:ALTDDIO_IN_component|ddio_in_1af:auto_generated|ddio_ina[1] ; 0                 ; 0       ;
; adc_dataandclock_adc_data[2]                                                                      ;                   ;         ;
;      - ADCstream:ADCstream|altddio_in:ALTDDIO_IN_component|ddio_in_1af:auto_generated|ddio_ina[2] ; 0                 ; 0       ;
; adc_dataandclock_adc_data[3]                                                                      ;                   ;         ;
;      - ADCstream:ADCstream|altddio_in:ALTDDIO_IN_component|ddio_in_1af:auto_generated|ddio_ina[3] ; 0                 ; 0       ;
; adc_dataandclock_adc_data[4]                                                                      ;                   ;         ;
;      - ADCstream:ADCstream|altddio_in:ALTDDIO_IN_component|ddio_in_1af:auto_generated|ddio_ina[4] ; 0                 ; 0       ;
; adc_dataandclock_adc_data[5]                                                                      ;                   ;         ;
;      - ADCstream:ADCstream|altddio_in:ALTDDIO_IN_component|ddio_in_1af:auto_generated|ddio_ina[5] ; 0                 ; 0       ;
; adc_dataandclock_adc_data[6]                                                                      ;                   ;         ;
;      - ADCstream:ADCstream|altddio_in:ALTDDIO_IN_component|ddio_in_1af:auto_generated|ddio_ina[6] ; 0                 ; 0       ;
; adc_dataandclock_adc_data[7]                                                                      ;                   ;         ;
;      - ADCstream:ADCstream|altddio_in:ALTDDIO_IN_component|ddio_in_1af:auto_generated|ddio_ina[7] ; 0                 ; 0       ;
; buttonsandswitches_sw1                                                                            ;                   ;         ;
;      - sig_in[0]~0                                                                                ; 1                 ; 0       ;
;      - sig_in[1]~1                                                                                ; 1                 ; 0       ;
;      - sig_in[2]~2                                                                                ; 1                 ; 0       ;
;      - sig_in[3]~3                                                                                ; 1                 ; 0       ;
;      - sig_in[4]~4                                                                                ; 1                 ; 0       ;
;      - sig_in[5]~5                                                                                ; 1                 ; 0       ;
;      - sig_in[6]~6                                                                                ; 1                 ; 0       ;
;      - sig_in[7]~7                                                                                ; 1                 ; 0       ;
; adc_dataandclock_adc_clk(n)                                                                       ;                   ;         ;
;      - AMdemod:AMdemod|CIC:CIC|d_clk                                                              ; 1                 ; 0       ;
;      - AMdemod:AMdemod|clk_25x                                                                    ; 1                 ; 0       ;
; adc_dataandclock_adc_data[0](n)                                                                   ;                   ;         ;
;      - ADCstream:ADCstream|altddio_in:ALTDDIO_IN_component|ddio_in_1af:auto_generated|ddio_ina[0] ; 0                 ; 0       ;
; adc_dataandclock_adc_data[1](n)                                                                   ;                   ;         ;
;      - ADCstream:ADCstream|altddio_in:ALTDDIO_IN_component|ddio_in_1af:auto_generated|ddio_ina[1] ; 0                 ; 0       ;
; adc_dataandclock_adc_data[2](n)                                                                   ;                   ;         ;
;      - ADCstream:ADCstream|altddio_in:ALTDDIO_IN_component|ddio_in_1af:auto_generated|ddio_ina[2] ; 0                 ; 0       ;
; adc_dataandclock_adc_data[3](n)                                                                   ;                   ;         ;
;      - ADCstream:ADCstream|altddio_in:ALTDDIO_IN_component|ddio_in_1af:auto_generated|ddio_ina[3] ; 0                 ; 0       ;
; adc_dataandclock_adc_data[4](n)                                                                   ;                   ;         ;
;      - ADCstream:ADCstream|altddio_in:ALTDDIO_IN_component|ddio_in_1af:auto_generated|ddio_ina[4] ; 0                 ; 0       ;
; adc_dataandclock_adc_data[5](n)                                                                   ;                   ;         ;
;      - ADCstream:ADCstream|altddio_in:ALTDDIO_IN_component|ddio_in_1af:auto_generated|ddio_ina[5] ; 0                 ; 0       ;
; adc_dataandclock_adc_data[6](n)                                                                   ;                   ;         ;
;      - ADCstream:ADCstream|altddio_in:ALTDDIO_IN_component|ddio_in_1af:auto_generated|ddio_ina[6] ; 0                 ; 0       ;
; adc_dataandclock_adc_data[7](n)                                                                   ;                   ;         ;
;      - ADCstream:ADCstream|altddio_in:ALTDDIO_IN_component|ddio_in_1af:auto_generated|ddio_ina[7] ; 0                 ; 0       ;
+---------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                          ; Location             ; Fan-Out ; Usage                                  ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------------------+--------+----------------------+------------------+---------------------------+
; ADCinterface_qsys:ADCinterface|ADCinterface:adcinterface_0|Decoder0~2                                                                                                                                                                                                                         ; LABCELL_X24_Y10_N54  ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface:adcinterface_0|Decoder0~3                                                                                                                                                                                                                         ; LABCELL_X24_Y10_N24  ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface:adcinterface_0|Decoder0~4                                                                                                                                                                                                                         ; LABCELL_X24_Y10_N0   ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface:adcinterface_0|Decoder0~5                                                                                                                                                                                                                         ; LABCELL_X24_Y10_N3   ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface:adcinterface_0|Decoder0~6                                                                                                                                                                                                                         ; LABCELL_X24_Y10_N21  ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface:adcinterface_0|Decoder0~7                                                                                                                                                                                                                         ; LABCELL_X24_Y10_N6   ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface:adcinterface_0|readdata[7]~6                                                                                                                                                                                                                      ; LABCELL_X24_Y10_N18  ; 8       ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[7]~1                                                                                                                                               ; MLABCELL_X23_Y8_N36  ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|always1~0                                                                                                                                                  ; LABCELL_X21_Y7_N9    ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[15]~1                                                                                                                                              ; LABCELL_X21_Y9_N36   ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[7]~5                                                                                                                                               ; LABCELL_X21_Y9_N18   ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|current_byte[1]~1                                                                                                                                          ; LABCELL_X24_Y8_N36   ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|out_data[2]~5                                                                                                                                              ; LABCELL_X24_Y8_N57   ; 7       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|out_data~0                                                                                                                                                 ; MLABCELL_X23_Y9_N3   ; 12      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_ADDR4                                                                                                                                            ; FF_X21_Y9_N29        ; 19      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.READ_SEND_WAIT                                                                                                                                       ; FF_X21_Y9_N8         ; 30      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|unshifted_byteenable[2]~1                                                                                                                                  ; LABCELL_X25_Y8_N36   ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[23]~2                                                                                                                                            ; LABCELL_X25_Y9_N24   ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[7]~0                                                                                                                                             ; LABCELL_X24_Y7_N6    ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_sc_fifo:fifo|internal_out_ready                                                                                                                                                                              ; LABCELL_X21_Y11_N24  ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_sc_fifo:fifo|write                                                                                                                                                                                           ; LABCELL_X21_Y12_N30  ; 9       ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_bytes_to_packets:b2p|always2~0                                                                                                                                                                            ; MLABCELL_X23_Y7_N39  ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_bytes_to_packets:b2p|out_channel[7]~1                                                                                                                                                                     ; LABCELL_X21_Y7_N18   ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|full0           ; FF_X19_Y7_N47        ; 19      ; Clock enable, Sync. load               ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|full1~1         ; LABCELL_X19_Y7_N51   ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|take_in_data                                                ; LABCELL_X19_Y3_N51   ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser|sync_control_signal~0 ; LABCELL_X20_Y11_N3   ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|Equal14~0                                                          ; LABCELL_X16_Y4_N33   ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|Equal14~1                                                          ; LABCELL_X16_Y4_N9    ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_remover:idle_remover|out_valid               ; LABCELL_X14_Y3_N51   ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sense_reset_n_synchronizer|dreg[6]   ; FF_X19_Y4_N16        ; 1       ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|bypass_bit_counter[7]~0                                            ; LABCELL_X6_Y4_N21    ; 8       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|bypass_bit_counter[7]~1                                            ; LABCELL_X7_Y4_N45    ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|clock_sense_reset_n                                                ; FF_X7_Y4_N2          ; 8       ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[0]~1                                                    ; LABCELL_X10_Y4_N27   ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_in[1]~0                                                    ; LABCELL_X7_Y4_N3     ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[0]~10                                                  ; LABCELL_X12_Y3_N18   ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_debug[0]~1                                                      ; LABCELL_X16_Y4_N51   ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[0]~1                                                       ; LABCELL_X10_Y4_N3    ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_in[14]~0                                                    ; LABCELL_X14_Y4_N9    ; 12      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_in_bit_counter[0]~1                                         ; LABCELL_X7_Y4_N42    ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_out_bit_counter[0]~2                                        ; LABCELL_X17_Y4_N57   ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|idle_remover_sink_data[0]~0                                        ; LABCELL_X7_Y4_N54    ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|offset[7]~0                                                        ; LABCELL_X10_Y4_N48   ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[0]~1                                            ; MLABCELL_X13_Y3_N57  ; 9       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[0]~2                                            ; LABCELL_X12_Y3_N21   ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_bit_counter[0]~1                                         ; LABCELL_X10_Y3_N12   ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_length[0]~0                                              ; MLABCELL_X9_Y4_N18   ; 14      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|resetrequest                                                       ; FF_X10_Y4_N34        ; 6       ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[0]~9                                      ; LABCELL_X10_Y2_N18   ; 12      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[2]~0                                      ; LABCELL_X12_Y3_N6    ; 22      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[0]~1                          ; MLABCELL_X9_Y4_N51   ; 25      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[17]~3                         ; MLABCELL_X9_Y4_N6    ; 15      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_bit_counter[0]~1                                        ; LABCELL_X7_Y4_N6     ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_length[0]~2                                             ; LABCELL_X7_Y4_N51    ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_state~17                                                     ; MLABCELL_X9_Y3_N0    ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_std_synchronizer:synchronizer|dreg[1]                                                            ; FF_X17_Y3_N50        ; 42      ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b|in_ready~0                                                                                                                                                                           ; LABCELL_X19_Y4_N39   ; 21      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                  ; FF_X21_Y10_N8        ; 190     ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:adcinterface_0_avmm_control_agent_rsp_fifo|mem[0][57]                                                                                                                              ; FF_X26_Y10_N41       ; 15      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:adcinterface_0_avmm_control_agent_rsp_fifo|mem_used[1]~1                                                                                                                           ; LABCELL_X26_Y10_N21  ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:adcinterface_0_avmm_control_agent|altera_merlin_burst_uncompressor:uncompressor|source_addr[1]~0                                                                               ; LABCELL_X26_Y10_N54  ; 16      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:adcinterface_0_avmm_control_agent|comb~0                                                                                                                                       ; LABCELL_X26_Y10_N27  ; 22      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:adcinterface_0_avmm_control_agent|rp_valid                                                                                                                                     ; LABCELL_X26_Y10_N18  ; 15      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:adcinterface_0_avmm_control_cmd_width_adapter|data_reg[7]~0                                                                                                                  ; MLABCELL_X23_Y10_N27 ; 15      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:adcinterface_0_avmm_control_cmd_width_adapter|use_reg                                                                                                                        ; FF_X25_Y10_N59       ; 38      ; Sync. clear, Sync. load                ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:adcinterface_0_avmm_control_rsp_width_adapter|always10~1                                                                                                                     ; MLABCELL_X28_Y8_N12  ; 8       ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; ADCinterface_qsys:ADCinterface|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                      ; FF_X21_Y10_N47       ; 53      ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; AMdemod:AMdemod|CIC:CIC|Equal0~3                                                                                                                                                                                                                                                              ; LABCELL_X19_Y22_N24  ; 59      ; Clock enable, Sync. clear              ; no     ; --                   ; --               ; --                        ;
; AMdemod:AMdemod|CIC:CIC|d_clk                                                                                                                                                                                                                                                                 ; FF_X16_Y15_N2        ; 180     ; Clock                                  ; no     ; --                   ; --               ; --                        ;
; AMdemod:AMdemod|CIC:CIC|v_comb                                                                                                                                                                                                                                                                ; FF_X19_Y22_N2        ; 388     ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; AMdemod:AMdemod|Equal0~3                                                                                                                                                                                                                                                                      ; LABCELL_X16_Y15_N36  ; 16      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; AMdemod:AMdemod|SerialFIR:FIR|state.S0                                                                                                                                                                                                                                                        ; FF_X10_Y12_N26       ; 36      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; AMdemod:AMdemod|SerialFIR:FIR|state.S1                                                                                                                                                                                                                                                        ; FF_X10_Y12_N35       ; 26      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; AMdemod:AMdemod|SerialFIR:FIR|sum_clr                                                                                                                                                                                                                                                         ; FF_X10_Y12_N23       ; 41      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; AMdemod:AMdemod|clk_25x                                                                                                                                                                                                                                                                       ; FF_X16_Y15_N44       ; 90      ; Clock                                  ; no     ; --                   ; --               ; --                        ;
; LO:AM_gen|LO_nco_ii_0:nco_ii_0|asj_dxx:ux002|altshift_taps:dxxpdo_rtl_0|shift_taps_vuu:auto_generated|altsyncram_vr91:altsyncram5|ram_block6a0~FITTER_CREATED_COMB_LOGIC                                                                                                                      ; MLABCELL_X37_Y9_N36  ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; LO:AM_gen|LO_nco_ii_0:nco_ii_0|asj_dxx:ux002|altshift_taps:dxxpdo_rtl_0|shift_taps_vuu:auto_generated|altsyncram_vr91:altsyncram5|ram_block6a0~FITTER_CREATED_COMB_LOGIC_1                                                                                                                    ; MLABCELL_X37_Y9_N57  ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; LO:AM_gen|LO_nco_ii_0:nco_ii_0|asj_dxx:ux002|altshift_taps:dxxpdo_rtl_0|shift_taps_vuu:auto_generated|cntr_hjf:cntr1|cout_actual                                                                                                                                                              ; MLABCELL_X37_Y9_N51  ; 7       ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; adc_dataandclock_adc_clk                                                                                                                                                                                                                                                                      ; PIN_N16              ; 6617    ; Clock                                  ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; adc_dataandclock_adc_clk                                                                                                                                                                                                                                                                      ; PIN_N16              ; 3       ; Clock                                  ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                  ; JTAG_X0_Y4_N3        ; 739     ; Clock                                  ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                  ; JTAG_X0_Y4_N3        ; 32      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|BWHK8171_2                                                                                                                                                                                                                                         ; FF_X1_Y4_N2          ; 2       ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|FWCA1915[0]                                                                                                                                                                                                                                        ; FF_X1_Y4_N47         ; 14      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_ZNXJ5711_gen_0:stratixiii_ZNXJ5711_gen_1|JEQQ5299:YEAJ1936|BMIN0175[0]                                                                                                                                                        ; FF_X6_Y9_N32         ; 21      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_ZNXJ5711_gen_0:stratixiii_ZNXJ5711_gen_1|TPOO7242_0                                                                                                                                                                           ; FF_X2_Y11_N35        ; 2       ; Clock                                  ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_ZNXJ5711_gen_0:stratixiii_ZNXJ5711_gen_1|TPOO7242_1                                                                                                                                                                           ; FF_X2_Y11_N41        ; 2       ; Clock                                  ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_ZNXJ5711_gen_0:stratixiii_ZNXJ5711_gen_1|TPOO7242_2                                                                                                                                                                           ; FF_X2_Y10_N20        ; 2       ; Clock                                  ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_ZNXJ5711_gen_0:stratixiii_ZNXJ5711_gen_1|TPOO7242_3                                                                                                                                                                           ; FF_X2_Y10_N38        ; 2       ; Clock                                  ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_ZNXJ5711_gen_0:stratixiii_ZNXJ5711_gen_1|TPOO7242_4                                                                                                                                                                           ; FF_X6_Y10_N20        ; 2       ; Clock                                  ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_ZNXJ5711_gen_0:stratixiii_ZNXJ5711_gen_1|TPOO7242_5                                                                                                                                                                           ; FF_X6_Y10_N38        ; 2       ; Clock                                  ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_ZNXJ5711_gen_0:stratixiii_ZNXJ5711_gen_1|TPOO7242_6                                                                                                                                                                           ; FF_X7_Y10_N26        ; 2       ; Clock                                  ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_ZNXJ5711_gen_0:stratixiii_ZNXJ5711_gen_1|TPOO7242_7                                                                                                                                                                           ; FF_X7_Y9_N29         ; 23      ; Clock                                  ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_ZNXJ5711_gen_0:stratixiii_ZNXJ5711_gen_1|ZNXJ5711_0                                                                                                                                                                           ; LABCELL_X6_Y9_N39    ; 17      ; Clock                                  ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_ZNXJ5711_gen_0:stratixiii_ZNXJ5711_gen_1|\SQHZ7915:14:AMGP4450_1                                                                                                                                                              ; LABCELL_X2_Y11_N33   ; 2       ; Clock                                  ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:VWQM3427|HENC6638~0                                                                                                                                                                                                                       ; LABCELL_X1_Y4_N9     ; 9       ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:VWQM3427|RUGG7005[0]~0                                                                                                                                                                                                                    ; LABCELL_X5_Y3_N9     ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                             ; LABCELL_X5_Y3_N39    ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                            ; LABCELL_X1_Y4_N33    ; 1       ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                        ; LABCELL_X1_Y4_N0     ; 4       ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                        ; LABCELL_X1_Y4_N3     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|sdr                                                                                                                                                                                                                                                ; LABCELL_X1_Y4_N39    ; 12      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                             ; FF_X4_Y2_N14         ; 52      ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                                    ; LABCELL_X1_Y2_N45    ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                                     ; FF_X2_Y3_N26         ; 25      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~0                     ; LABCELL_X1_Y2_N21    ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~3                                     ; MLABCELL_X4_Y3_N39   ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~8                                     ; MLABCELL_X4_Y3_N36   ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~10                                    ; MLABCELL_X4_Y3_N54   ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][4]                                       ; FF_X4_Y5_N50         ; 46      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][7]                                       ; FF_X4_Y5_N44         ; 38      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~5                                       ; LABCELL_X2_Y6_N24    ; 11      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~1                        ; LABCELL_X1_Y2_N42    ; 7       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~2                                          ; MLABCELL_X4_Y2_N21   ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]~1                              ; MLABCELL_X4_Y3_N21   ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~5                              ; MLABCELL_X4_Y2_N12   ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~8                              ; MLABCELL_X4_Y3_N18   ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~2                ; LABCELL_X1_Y2_N6     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]~1           ; LABCELL_X1_Y2_N9     ; 7       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                  ; FF_X4_Y2_N56         ; 17      ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                 ; FF_X5_Y2_N2          ; 14      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                  ; FF_X4_Y2_N47         ; 88      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]                  ; FF_X2_Y3_N44         ; 22      ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state~0                   ; LABCELL_X2_Y3_N33    ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                           ; LABCELL_X5_Y2_N15    ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                 ; FF_X5_Y2_N38         ; 130     ; Async. clear, Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                               ; LABCELL_X1_Y2_N12    ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[0]~1                                                         ; MLABCELL_X9_Y9_N54   ; 29      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[1]~0                                                         ; MLABCELL_X9_Y9_N18   ; 29      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                          ; FF_X1_Y5_N11         ; 29      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_7884:auto_generated|decode_5la:decode2|eq_node[0]                                                                      ; MLABCELL_X4_Y10_N18  ; 19      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_7884:auto_generated|decode_5la:decode2|eq_node[1]                                                                      ; MLABCELL_X4_Y8_N45   ; 19      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|cdr~0                                                                                                                                                                             ; LABCELL_X1_Y5_N42    ; 13      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                      ; MLABCELL_X9_Y9_N15   ; 42      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                       ; LABCELL_X2_Y4_N30    ; 35      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                       ; LABCELL_X2_Y4_N33    ; 35      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                         ; FF_X1_Y5_N14         ; 256     ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr                                                                                                                                                                               ; LABCELL_X2_Y4_N15    ; 29      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[7]~1                                                                                                                                 ; LABCELL_X2_Y4_N9     ; 13      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[1]~1                                                                                                                           ; MLABCELL_X4_Y8_N42   ; 16      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~0                                                                                                                    ; MLABCELL_X9_Y9_N33   ; 30      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                     ; MLABCELL_X9_Y9_N9    ; 14      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                                    ; MLABCELL_X4_Y8_N12   ; 48      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~0                                                                                         ; LABCELL_X6_Y3_N27    ; 1       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                               ; LABCELL_X7_Y2_N57    ; 14      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_f9i:auto_generated|cout_actual    ; LABCELL_X7_Y2_N21    ; 6       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_69i:auto_generated|cout_actual                   ; LABCELL_X6_Y3_N30    ; 5       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated|cout_actual                      ; MLABCELL_X4_Y8_N36   ; 1       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                                ; LABCELL_X7_Y2_N51    ; 25      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                     ; LABCELL_X7_Y2_N54    ; 14      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset                                                                            ; LABCELL_X7_Y2_N42    ; 1       ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena                                                                         ; LABCELL_X6_Y3_N18    ; 5       ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load                                                                            ; LABCELL_X6_Y3_N21    ; 28      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[3]~5                                                                                                                                                ; LABCELL_X1_Y5_N30    ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]~1                                                                                                                                           ; LABCELL_X1_Y5_N51    ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                             ; LABCELL_X2_Y4_N0     ; 19      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_gen~0                                                                                                                                                                     ; MLABCELL_X4_Y4_N39   ; 13      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[13]~0                                                                                                                                                             ; LABCELL_X2_Y4_N24    ; 35      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~0                                                                                                                                                        ; LABCELL_X2_Y4_N12    ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                 ; LABCELL_X1_Y5_N39    ; 87      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                         ;
+--------------------------+----------+---------+----------------------+------------------+---------------------------+
; Name                     ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------+----------+---------+----------------------+------------------+---------------------------+
; adc_dataandclock_adc_clk ; PIN_N16  ; 6617    ; Global Clock         ; GCLK10           ; --                        ;
+--------------------------+----------+---------+----------------------+------------------+---------------------------+


+----------------------------------------+
; Non-Global High Fan-Out Signals        ;
+------------------------------+---------+
; Name                         ; Fan-Out ;
+------------------------------+---------+
; altera_internal_jtag~TCKUTAP ; 739     ;
+------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------------------------------------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------------------------------------+
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ALTSYNCRAM                                          ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0          ; None ; M10K_X22_Y11_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting ;
; LO:AM_gen|LO_nco_ii_0:nco_ii_0|asj_dxx:ux002|altshift_taps:dxxpdo_rtl_0|shift_taps_vuu:auto_generated|altsyncram_vr91:altsyncram5|ALTSYNCRAM                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 35           ; 4            ; 35           ; 4            ; yes                    ; no                      ; no                     ; no                      ; 140    ; 35                          ; 4                           ; 35                          ; 4                           ; 140                 ; 0           ; 8          ; None ; LAB_X37_Y11_N0, LAB_X37_Y10_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;                      ;                 ;                 ;                                             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_7884:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16384        ; 19           ; 16384        ; 19           ; yes                    ; no                      ; yes                    ; no                      ; 311296 ; 16384                       ; 19                          ; 16384                       ; 19                          ; 311296              ; 38          ; 0          ; None ; M10K_X22_Y7_N0, M10K_X22_Y9_N0, M10K_X3_Y7_N0, M10K_X11_Y7_N0, M10K_X3_Y5_N0, M10K_X3_Y1_N0, M10K_X3_Y6_N0, M10K_X11_Y6_N0, M10K_X11_Y12_N0, M10K_X3_Y10_N0, M10K_X3_Y12_N0, M10K_X3_Y14_N0, M10K_X3_Y9_N0, M10K_X3_Y8_N0, M10K_X3_Y2_N0, M10K_X3_Y3_N0, M10K_X11_Y11_N0, M10K_X3_Y11_N0, M10K_X22_Y2_N0, M10K_X22_Y1_N0, M10K_X22_Y3_N0, M10K_X11_Y3_N0, M10K_X3_Y13_N0, M10K_X3_Y15_N0, M10K_X11_Y13_N0, M10K_X11_Y15_N0, M10K_X11_Y2_N0, M10K_X11_Y1_N0, M10K_X11_Y5_N0, M10K_X22_Y6_N0, M10K_X11_Y10_N0, M10K_X22_Y10_N0, M10K_X3_Y4_N0, M10K_X11_Y4_N0, M10K_X22_Y4_N0, M10K_X22_Y5_N0, M10K_X11_Y8_N0, M10K_X11_Y9_N0 ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+---------------------------------------------+
; Fitter DSP Block Usage Summary              ;
+-------------------------------+-------------+
; Statistic                     ; Number Used ;
+-------------------------------+-------------+
; Independent 9x9               ; 1           ;
; Independent 18x18             ; 3           ;
; Sum of two 18x18              ; 1           ;
; Total number of DSP blocks    ; 5           ;
;                               ;             ;
; Fixed Point Signed Multiplier ; 6           ;
+-------------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------------------------+-------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                  ; Mode              ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+---------------------------------------+-------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; AMdemod:AMdemod|SerialFIR:FIR|Mult0~8 ; Independent 9x9   ; DSP_X15_Y11_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; AMdemod:AMdemod|Add1~8                ; Sum of two 18x18  ; DSP_X33_Y15_N0 ; Signed              ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; AMdemod:AMdemod|Mult1~8               ; Independent 18x18 ; DSP_X33_Y11_N0 ; Mixed               ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; AMdemod:AMdemod|Mult0~8               ; Independent 18x18 ; DSP_X33_Y13_N0 ; Mixed               ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult0~8                               ; Independent 18x18 ; DSP_X33_Y17_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+---------------------------------------+-------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+---------------------------------------------------------+
; Routing Usage Summary                                   ;
+------------------------------+--------------------------+
; Routing Resource Type        ; Usage                    ;
+------------------------------+--------------------------+
; Block interconnects          ; 11,088 / 140,056 ( 8 % ) ;
; C12 interconnects            ; 29 / 6,048 ( < 1 % )     ;
; C2 interconnects             ; 3,155 / 54,648 ( 6 % )   ;
; C4 interconnects             ; 1,535 / 25,920 ( 6 % )   ;
; DQS bus muxes                ; 0 / 17 ( 0 % )           ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )           ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )           ;
; Direct links                 ; 2,730 / 140,056 ( 2 % )  ;
; Global clocks                ; 1 / 16 ( 6 % )           ;
; Local interconnects          ; 1,345 / 36,960 ( 4 % )   ;
; Quadrant clocks              ; 0 / 88 ( 0 % )           ;
; R14 interconnects            ; 66 / 5,984 ( 1 % )       ;
; R14/C12 interconnect drivers ; 76 / 9,504 ( < 1 % )     ;
; R3 interconnects             ; 3,806 / 60,192 ( 6 % )   ;
; R6 interconnects             ; 5,262 / 127,072 ( 4 % )  ;
; Spine clocks                 ; 4 / 120 ( 3 % )          ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )        ;
+------------------------------+--------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 11    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                    ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                    ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                    ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; 0 such failures found.                                                   ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                           ; None     ; ----                                                                     ; Differential Signaling ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination    ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Pin/Rules                       ; IO_000002    ; IO_000003    ; IO_000001    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000034    ;
+---------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Total Pass                      ; 8            ; 53           ; 53           ; 0            ; 0            ; 57        ; 53           ; 0            ; 0            ; 0            ; 0            ; 0            ; 21           ; 0            ; 0            ; 0            ; 0            ; 0            ; 21           ; 0            ; 0            ; 0            ; 0            ; 21           ; 0            ; 57        ; 57        ; 48           ;
; Total Unchecked                 ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; Total Inapplicable              ; 49           ; 4            ; 4            ; 57           ; 57           ; 0         ; 4            ; 57           ; 57           ; 57           ; 57           ; 57           ; 36           ; 57           ; 57           ; 57           ; 57           ; 57           ; 36           ; 57           ; 57           ; 57           ; 57           ; 36           ; 57           ; 0         ; 0         ; 9            ;
; Total Fail                      ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; adc_interface_adc_csbn          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; adc_interface_adc_sdio          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; adc_interface_adc_sclk          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; adc_interface_adc_oen           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; adc_interface_adc_sdon          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; adc_interface_cha_3p5           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; adc_interface_cha_2x            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; adc_interface_cha_8p5x          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; adc_interface_cha_in1           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; adc_interface_cha_in3           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; adc_interface_cha_en            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; adc_interface_cha_in4           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; adc_interface_mon_fs            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; adc_interface_mon_en            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; adc_interface_chb_en            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; adc_interface_chb_in2           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; adc_interface_chb_in1           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; adc_interface_chb_in4           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; adc_interface_chb_3p5x          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; adc_interface_chb_2x            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; adc_interface_chb_8p5x          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; buttonsandswitches_b1           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; buttonsandswitches_b2           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; buttonsandswitches_sw2          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; buttonsandswitches_sw3          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; clk_clk                         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; leds_led[0]                     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; leds_led[1]                     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; leds_led[2]                     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; leds_led[3]                     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; leds_led[4]                     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; leds_led[5]                     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; leds_led[6]                     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; leds_led[7]                     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; adc_dataandclock_adc_clk        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; adc_dataandclock_adc_data[0]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; adc_dataandclock_adc_data[1]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; adc_dataandclock_adc_data[2]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; adc_dataandclock_adc_data[3]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; adc_dataandclock_adc_data[4]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; adc_dataandclock_adc_data[5]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; adc_dataandclock_adc_data[6]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; adc_dataandclock_adc_data[7]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; buttonsandswitches_sw1          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; altera_reserved_tms             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; altera_reserved_tck             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; altera_reserved_tdi             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; altera_reserved_tdo             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; adc_dataandclock_adc_clk(n)     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; adc_dataandclock_adc_data[0](n) ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; adc_dataandclock_adc_data[1](n) ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; adc_dataandclock_adc_data[2](n) ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; adc_dataandclock_adc_data[3](n) ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; adc_dataandclock_adc_data[4](n) ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; adc_dataandclock_adc_data[5](n) ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; adc_dataandclock_adc_data[6](n) ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; adc_dataandclock_adc_data[7](n) ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
+---------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                      ;
+-------------------------+----------------------+-------------------+
; Source Clock(s)         ; Destination Clock(s) ; Delay Added in ns ;
+-------------------------+----------------------+-------------------+
; altera_reserved_tck     ; altera_reserved_tck  ; 938.0             ;
; I/O,altera_reserved_tck ; altera_reserved_tck  ; 53.2              ;
+-------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                              ; Destination Register                                                                                                                                                                                                                                                                ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                                 ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_loopback                                              ; 1.847             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_loopback                                              ; 1.755             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                 ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_loopback                                              ; 1.476             ;
; altera_reserved_tdi                                                                                                                                                                                                                                                                          ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_loopback                                              ; 1.452             ;
; altera_internal_jtag~FF_20                                                                                                                                                                                                                                                                   ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_loopback                                              ; 1.452             ;
; altera_internal_jtag~FF_39                                                                                                                                                                                                                                                                   ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_loopback                                              ; 1.452             ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[5]                           ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_valid                                         ; 1.378             ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|bypass_bit_counter[7]                                             ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_state.ST_HEADER_2                                  ; 1.370             ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_remover:idle_remover|received_esc           ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|sink_data_buffer[5]                                    ; 1.342             ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|bypass_bit_counter[5]                                             ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_state.ST_HEADER_2                                  ; 1.326             ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|bypass_bit_counter[6]                                             ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_state.ST_HEADER_2                                  ; 1.321             ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[8]                                                        ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[7]                                               ; 1.315             ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|bypass_bit_counter[0]                                             ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_state.ST_HEADER_2                                  ; 1.285             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]                 ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_2[3]                                                                                                        ; 1.276             ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_bit_counter[0]                                          ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[7]                                           ; 1.273             ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_bit_counter[1]                                          ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[7]                                           ; 1.273             ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_state.ST_HEADER                                              ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[7]                                           ; 1.273             ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_bit_counter[2]                                          ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[7]                                           ; 1.273             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][1]                                      ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][1]                      ; 1.266             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[6]                                     ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                       ; 1.266             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][2]                                      ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][2]                      ; 1.255             ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[0]                           ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_valid                                         ; 1.254             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_69i:auto_generated|counter_reg_bit[2]           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[28]                                            ; 1.254             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]                               ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                             ; 1.251             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]            ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]        ; 1.248             ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:reset_to_sample_synchronizer|dreg[1]      ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_debug[0]                                              ; 1.248             ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|bypass_bit_counter[4]                                             ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_state.ST_HEADER_2                                  ; 1.245             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][1]                                      ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][1]                      ; 1.245             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                                      ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]                      ; 1.244             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][2]                               ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][2]                             ; 1.238             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]                               ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                             ; 1.238             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                                      ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]                      ; 1.235             ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[3]                           ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_valid                                         ; 1.232             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][1]                               ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][1]                             ; 1.232             ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_to_sample_div2_synchronizer|dreg[1] ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_debug[1]                                              ; 1.229             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_69i:auto_generated|counter_reg_bit[3]           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[28]                                            ; 1.229             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]            ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]        ; 1.226             ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[1]                           ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_valid                                         ; 1.218             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][1]                               ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][1]                             ; 1.218             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                                     ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                            ; 1.217             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                                     ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                            ; 1.217             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]                                                                                                                ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                        ; 1.216             ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[2]                           ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_valid                                         ; 1.214             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[13]                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[12]                                               ; 1.211             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[12]                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[11]                                               ; 1.211             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[11]                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[10]                                               ; 1.211             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[10]                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[9]                                                ; 1.211             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[9]                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[8]                                                ; 1.211             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]                 ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]        ; 1.207             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]                 ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]        ; 1.207             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_69i:auto_generated|counter_reg_bit[4]           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[28]                                            ; 1.199             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]            ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]        ; 1.198             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[3]                                                                                                                ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                        ; 1.196             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[1]                                                                                                                ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                        ; 1.196             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]                 ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]        ; 1.187             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[6]                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[5]                                                ; 1.187             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[5]                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[4]                                                ; 1.187             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[4]                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[3]                                                ; 1.187             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[3]                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[2]                                                ; 1.187             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[2]                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[1]                                                ; 1.187             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]                                                                                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]                                                                                                                                        ; 1.185             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[17]                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[16]                                               ; 1.182             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[16]                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[15]                                               ; 1.182             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[15]                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[14]                                               ; 1.182             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                                        ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                               ; 1.177             ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[4]                           ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_valid                                         ; 1.170             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[5]                                                                                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[4]                                                                                                                                    ; 1.166             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]                                                                                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]                                                                                                                                        ; 1.166             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]            ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]        ; 1.162             ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_state.ST_HEADER_2                                           ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_state.ST_WRITE_DATA                                ; 1.158             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]            ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]        ; 1.147             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[2]                                                                                                                ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                        ; 1.147             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]                         ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                        ; 1.146             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]                         ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                        ; 1.146             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]                         ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                        ; 1.146             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]                         ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                        ; 1.146             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]                         ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                        ; 1.146             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                 ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[5]        ; 1.145             ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_debug[1]                                                       ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_debug[0]                                              ; 1.137             ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[6]                                                        ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[5]                                               ; 1.137             ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[4]                                                        ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[3]                                               ; 1.137             ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[2]                                                        ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[1]                                               ; 1.137             ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[1]                                                        ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[0]                                               ; 1.137             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[15]                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[14]                                                                                                                                               ; 1.137             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[3]                                                                                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]                                                                                                                                        ; 1.131             ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|out_data_toggle_flopped                                    ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|full1 ; 1.127             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:VWQM3427|YROJ4113[2]                                                                                                                                                                                                                     ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:VWQM3427|YROJ4113[1]                                                                                                                                                                                                            ; 1.127             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_69i:auto_generated|counter_reg_bit[0]           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[28]                                            ; 1.127             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[15]                ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]        ; 1.126             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[3]                               ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                      ; 1.125             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                               ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[0]                      ; 1.125             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                                 ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                        ; 1.125             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[8]                                        ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[7]                               ; 1.125             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[6]                                        ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[5]                               ; 1.125             ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[5]                                                     ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[4]                                            ; 1.122             ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[3]                                                     ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[2]                                            ; 1.122             ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[1]                                                     ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[0]                                            ; 1.122             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[9]                 ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10]       ; 1.121             ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[7]                                                        ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[6]                                               ; 1.118             ;
; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[5]                                                        ; ADCinterface_qsys:ADCinterface|ADCinterface_qsys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[4]                                               ; 1.118             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device 5CEFA2F23C8 for design "top_ADCinterface"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184025): 9 differential I/O pins do not have complementary pins. As a result, the Fitter automatically creates the complementary pins.
    Info (184026): differential I/O pin "adc_dataandclock_adc_clk" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "adc_dataandclock_adc_clk(n)".
    Info (184026): differential I/O pin "adc_dataandclock_adc_data[0]" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "adc_dataandclock_adc_data[0](n)".
    Info (184026): differential I/O pin "adc_dataandclock_adc_data[1]" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "adc_dataandclock_adc_data[1](n)".
    Info (184026): differential I/O pin "adc_dataandclock_adc_data[2]" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "adc_dataandclock_adc_data[2](n)".
    Info (184026): differential I/O pin "adc_dataandclock_adc_data[3]" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "adc_dataandclock_adc_data[3](n)".
    Info (184026): differential I/O pin "adc_dataandclock_adc_data[4]" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "adc_dataandclock_adc_data[4](n)".
    Info (184026): differential I/O pin "adc_dataandclock_adc_data[5]" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "adc_dataandclock_adc_data[5](n)".
    Info (184026): differential I/O pin "adc_dataandclock_adc_data[6]" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "adc_dataandclock_adc_data[6](n)".
    Info (184026): differential I/O pin "adc_dataandclock_adc_data[7]" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "adc_dataandclock_adc_data[7](n)".
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): adc_dataandclock_adc_clk~inputCLKENA0 with 6669 fanout uses global clock CLKCTRL_G10
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity GHVD5181
        Info (332166): set_disable_timing [get_cells -hierarchical AMGP4450_0]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_0]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_1]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_2]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_3]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_4]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_5]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_6]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_7]
        Info (332166): set_disable_timing [get_cells -hierarchical ZNXJ5711_0]
    Info (332165): Entity altera_avalon_st_clock_crosser
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'ADCinterface_qsys/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'ADCinterface_qsys/synthesis/submodules/altera_avalon_st_jtag_interface.sdc'
Warning (332060): Node: AMdemod:AMdemod|clk_25x was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register AMdemod:AMdemod|SerialFIR:FIR|sum_out[0] is being clocked by AMdemod:AMdemod|clk_25x
Warning (332060): Node: adc_dataandclock_adc_clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register AMdemod:AMdemod|clk_25x is being clocked by adc_dataandclock_adc_clk
Warning (332060): Node: AMdemod:AMdemod|CIC:CIC|d_clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register AMdemod:AMdemod|SerialFIR:FIR|d11[7] is being clocked by AMdemod:AMdemod|CIC:CIC|d_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
Info (176235): Finished register packing
    Extra Info (176218): Packed 8 registers into blocks of type EC
    Extra Info (176218): Packed 136 registers into blocks of type DSP block
    Extra Info (176220): Created 16 register duplicates
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:17
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Warning (170052): Fitter has implemented the following 4 RAMs using MLAB locations, which can behave differently during power up than dedicated RAM locations
    Info (170241): For more information about RAMs, refer to the Fitter RAM Summary report.
Info (170056): Fitter has implemented the following 4 RAMs using MLAB locations, which will have the same paused read capabilities as dedicated RAM locations
    Info (170241): For more information about RAMs, refer to the Fitter RAM Summary report.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:23
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:19
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 23% of the available device resources in the region that extends from location X0_Y0 to location X10_Y10
Info (170194): Fitter routing operations ending: elapsed time is 00:00:19
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 16.21 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:55
Info (144001): Generated suppressed messages file /home/eric/GitHub/AMdemod/output_files/top_ADCinterface.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 3211 megabytes
    Info: Processing ended: Sun Sep  6 18:09:26 2015
    Info: Elapsed time: 00:02:52
    Info: Total CPU time (on all processors): 00:04:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/eric/GitHub/AMdemod/output_files/top_ADCinterface.fit.smsg.


