# drec-fpga-intro

<img width="2381" height="390" alt="image" src="https://github.com/user-attachments/assets/34ba078c-e134-479b-a574-35829c11202c" />

В этом репозитории хранятся примеры, задачи, слайды, заметки и другие материалы для курсов **"Введение в проектирование на языке Verilog"** (2025+) и **"Проектирование цифровых вычислительных систем"** (2026+).

Также репозиторий является архивом материалов для курса "Введение в FPGA и Verilog" (2018-2019).

## Введение в проектирование на языке Verilog

Материалы находятся в подкаталогах вида `*/2025`. Все ссылки собраны на [GitHub Pages](https://viktor-prutyanov.github.io/drec-fpga-intro/).

Курс предназначен для изучения базовых принципов проектирования цифровых систем с использованием языка Verilog и прототипирования с помощью FPGA. В ходе курса обучающиеся знакомятся с основами цифрового проектирования на примере создания **конвейерного 32-битного процессорного ядра с архитектурой RISC-V** и создания **конвейерного устройства для выполнения вычислений с плавающей точкой**. Курс также охватывает темы симуляции, тестирования, низкоуровневого программирования и PPA-анализа цифровых систем.

## Проектирование цифровых вычислительных систем

Материалы находятся в подкаталогах вида `*/2026`. Все ссылки собраны на [GitHub Pages](https://viktor-prutyanov.github.io/drec-fpga-intro/).

## Материалы старых курсов

Старые материалы (2018-2019) находятся в подкаталогах вида `*/2019`. Все ссылки собраны на [Wiki](https://github.com/viktor-prutyanov/drec-fpga-intro/wiki).
