V4.2|#100|100|100|false|10.0|0|true|red|green|#120|#sim.lib.wires.FatWire|null|9|0|22|17|2|#sim.lib.wires.ThinWire|null|0|2|55|31|1|#sim.lib.wires.ThinWire|null|3|0|58|33|1|#sim.lib.wires.ThinWire|null|3|0|58|31|1|#sim.lib.wires.FatWire|null|4|0|48|5|4|#sim.lib.wires.FatWire|null|11|0|40|3|2|#sim.lib.wires.FatWire|null|0|1|15|20|4|#sim.lib.wires.FatWire|null|0|1|64|31|2|#sim.lib.wires.ThinWire|null|3|0|20|42|1|#sim.lib.wires.ThinWire|null|4|0|12|42|1|#sim.lib.wires.ThinWire|null|15|0|12|39|1|#sim.lib.wires.ThinWire|null|0|18|23|24|1|#sim.lib.wires.ThinWire|null|24|0|23|42|1|#sim.lib.wires.ThinWire|null|0|3|12|39|1|#sim.lib.wires.ThinWire|null|6|0|59|26|1|#sim.lib.wires.ThinWire|null|0|1|65|25|1|#sim.lib.wires.ThinWire|null|0|8|47|9|1|#sim.lib.wires.ThinWire|null|0|1|59|25|1|#sim.lib.wires.FatWire|null|0|18|67|2|6|#sim.lib.wires.FatWire|null|1|0|54|2|6|#sim.lib.wires.FatWire|null|0|2|55|2|6|#sim.lib.wires.FatWire|null|12|0|55|2|6|#sim.lib.wires.FatWire|null|6|0|42|5|4|#sim.lib.wires.FatWire|null|0|1|42|5|4|#sim.lib.wires.FatWire|null|16|0|21|5|4|#sim.lib.wires.FatWire|null|0|7|21|5|4|#sim.lib.wires.FatWire|null|4|0|17|12|4|#sim.lib.wires.FatWire|null|0|3|17|12|4|#sim.lib.wires.FatWire|null|0|3|16|12|4|#sim.lib.wires.FatWire|null|0|3|17|5|4|#sim.lib.wires.FatWire|null|4|0|17|5|4|#sim.lib.wires.FatWire|null|0|3|15|28|4|#sim.lib.wires.FatWire|null|13|0|2|31|4|#sim.lib.wires.FatWire|null|9|0|2|7|4|#sim.lib.wires.FatWire|null|0|1|15|19|4|#sim.lib.wires.FatWire|null|0|1|15|7|4|#sim.lib.wires.FatWire|null|0|8|2|7|4|#sim.lib.wires.FatWire|null|0|2|14|13|4|#sim.lib.wires.FatWire|null|0|2|11|7|4|#sim.lib.wires.FatWire|null|4|0|11|7|4|#sim.lib.wires.FatWire|null|3|0|11|13|4|#sim.lib.wires.FatWire|null|0|3|31|3|2|#sim.lib.wires.FatWire|null|9|0|31|3|2|#sim.lib.wires.FatWire|null|0|4|31|13|2|#sim.lib.wires.FatWire|null|3|0|19|17|2|#sim.lib.wires.FatWire|null|11|0|2|15|4|#sim.lib.wires.FatWire|null|0|16|2|15|4|#sim.lib.wires.FatWire|null|0|8|37|5|4|#sim.lib.wires.FatWire|null|5|0|37|13|4|#sim.lib.wires.ThinWire|null|1|0|47|26|1|#sim.lib.wires.ThinWire|null|0|7|47|26|1|#sim.lib.wires.ThinWire|null|1|0|47|33|1|#sim.lib.wires.ThinWire|null|0|9|47|33|1|#sim.lib.wires.ThinWire|null|3|0|55|33|1|#sim.lib.wires.ThinWire|null|0|7|56|24|1|#sim.lib.wires.ThinWire|null|1|0|55|24|1|#sim.lib.wires.ThinWire|null|2|0|56|31|1|#sim.lib.wires.ThinWire|null|0|1|55|30|1|#sim.lib.wires.ThinWire|null|0|2|56|22|1|#sim.lib.wires.FatWire|null|0|4|64|27|2|#sim.lib.wires.FatWire|null|0|7|57|20|2|#sim.lib.wires.FatWire|null|7|0|57|27|2|#sim.lib.wires.ThinWire|null|3|0|33|17|1|#sim.lib.wires.ThinWire|null|0|8|36|9|1|#sim.lib.wires.ThinWire|null|11|0|36|17|1|#sim.lib.wires.ThinWire|null|0|1|33|17|1|#sim.lib.wires.ThinWire|null|0|21|27|18|1|#sim.lib.wires.ThinWire|null|6|0|27|18|1|#sim.lib.wires.ThinWire|null|3|0|45|24|1|#sim.lib.wires.ThinWire|null|0|1|45|24|1|#sim.lib.wires.ThinWire|null|0|4|45|27|1|#sim.lib.wires.ThinWire|null|3|0|45|31|1|#sim.lib.wires.ThinWire|null|24|0|31|30|1|#sim.lib.wires.ThinWire|null|0|4|31|26|1|#sim.lib.wires.ThinWire|null|27|0|29|22|1|#sim.lib.wires.ThinWire|null|0|1|29|22|1|#sim.lib.wires.ThinWire|null|0|1|29|25|1|#sim.lib.wires.ThinWire|null|2|0|29|26|1|#sim.lib.wires.ThinWire|null|18|0|22|21|1|#sim.lib.wires.ThinWire|null|0|2|40|21|1|#sim.lib.wires.FatWire|null|0|2|38|27|2|#sim.lib.wires.FatWire|null|6|0|43|16|2|#sim.lib.wires.ThinWire|null|3|0|20|24|1|#sim.lib.wires.ThinWire|null|4|0|8|39|1|#sim.lib.wires.FatWire|null|8|0|38|29|2|#sim.lib.wires.FatWire|null|0|9|46|20|2|#sim.lib.wires.FatWire|null|0|4|55|16|2|#sim.lib.wires.FatWire|null|9|0|46|20|2|#sim.lib.wires.Fat2FatSplitter|null|3|3|51|1|180|false|6|4|5|#sim.lib.wires.Fat2FatSplitter|null|3|3|52|3|180|false|6|0|3|#sim.lib.wires.Fat2ThinFullSplitter|null|3|4|61|30|180|false|2|#sim.lib.wires.Fat2ThinFullSplitter|null|3|4|42|24|0|false|2|#sim.lib.wires.Fat2ThinFullSplitter|null|3|4|35|23|180|false|2|#sim.lib.wires.Fat2FatSplitter|null|3|3|41|13|270|false|4|0|1|#sim.lib.wires.Fat2ThinFullSplitter|null|3|4|49|14|0|false|2|#sim.lib.wires.Fat2ThinFullSplitter|null|3|4|52|14|180|false|2|#sim.lib.gates.GateNOT|null|4|2|16|41|0|false|1.0|#sim.lib.sorces.Constant|null|6|4|62|26|270|true|true|#sim.lib.functions.EqualTo|null|2|4|21|17|1.0|2|3|#sim.lib.memory.Register|null|10|7|37|6|1.0|4|Address|0000|0|false|#sim.lib.memory.Register|null|10|7|26|6|1.0|2|Code Register|10|2|false|#sim.lib.others.Multiplexer|null|8|4|11|15|270|false|4|4|1.0|#sim.lib.memory.Register|null|10|7|10|21|1.0|4|ACCU|0000|0|false|#sim.lib.functions.Add|null|6|4|13|8|1.0|4|#sim.lib.functions.ShiftLeft|null|4|4|9|9|1.0|4|#sim.lib.memory.Dflipflop|null|7|6|48|30|1.0|false|false|#sim.lib.memory.Dflipflop|null|7|6|48|23|1.0|false|false|#sim.lib.memory.Rom|null|10|7|57|18|<WORKSPACE>/Untitled.mem|6|4|12.0|12.0|1.0|8.0|1.0|4.0|4.0|1.0|#sim.lib.sorces.Constant|null|6|4|2|37|0|false|true|#sim.lib.gates.GateNOT|null|4|2|31|25|0|false|1.0|#sim.lib.gates.GateXOR|null|6|4|29|22|0|false|1.0|false|false|false|#sim.lib.outputs.Led|null|4|4|56|33|270|true|red|green|true|#sim.lib.outputs.Led|null|4|4|56|27|90|true|red|green|true|#sim.lib.outputs.BusLed|null|4|4|46|5|90|false|4|#sim.lib.outputs.BusLed|null|4|4|38|3|90|false|2|#sim.lib.others.Multiplexer|null|4|6|38|23|0|false|2|2|1.0|#sim.lib.outputs.BusLed|null|4|4|11|18|0|false|4|#sim.lib.outputs.BusLed|null|4|4|64|29|180|false|2|#sim.lib.outputs.BusLed|null|4|4|42|18|0|false|2|#sim.lib.outputs.BusLed|null|4|4|40|22|270|false|2|#