{"patent_id": "10-2022-0094253", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2024-0016128", "출원번호": "10-2022-0094253", "발명의 명칭": "수직 낸드 플래시 타입 반도체 소자 및 그 동작 방법", "출원인": "에스케이하이닉스 주식회사", "발명자": "이종호"}}
{"patent_id": "10-2022-0094253", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "수직하게 연장된 복수의 셀 스트링(cell string)을 포함하고, 상기 복수의 셀 스트링 각각은 수직하게 직렬로 연결된 복수의 셀을 포함하며, 상기 복수의 셀 스트링 각각에서상기 복수의 셀은 데이터 저장을 위한 복수의 유효 셀 및 저항 보상을 위한 복수의 보상 셀을 포함하고, 상기 복수의 셀 스트링 각각에서 상기 복수의 유효 셀의 저항 상태에 따라 상기 복수의 보상 셀의 저항 상태를제어함으로써, 상기 복수의 유효 셀의 저항 상태의 변화에 따른 해당 셀 스트링의 스트링 저항(stringresistance)의 변화를 제어하도록 구성된, 수직 낸드 플래시 타입 반도체 소자(vertical NAND flash typesemiconductor device)."}
{"patent_id": "10-2022-0094253", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서, 상기 복수의 셀 각각은 복수의 저항 상태를 갖고, 상기 복수의 저항 상태는 제 1 저항 상태 및 상기 제 1 저항상태의 역 저항 상태에 해당하는 제 2 저항 상태를 포함하며, 상기 복수의 셀 스트링 각각에서 상기 복수의 유효 셀 중 상기 제 1 저항 상태를 갖는 유효 셀의 개수와 상기복수의 보상 셀 중 상기 제 2 저항 상태를 갖는 보상 셀의 개수를 정해진 비율로 맞춰주도록 구성된 수직 낸드플래시 타입 반도체 소자."}
{"patent_id": "10-2022-0094253", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 2 항에 있어서, 상기 정해진 비율은 1:1 인 수직 낸드 플래시 타입 반도체 소자."}
{"patent_id": "10-2022-0094253", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 1 항에 있어서, 상기 복수의 셀 스트링 각각에서 상기 복수의 보상 셀의 개수는 상기 복수의 유효 셀의 개수의 1/3 이상인 수직낸드 플래시 타입 반도체 소자."}
{"patent_id": "10-2022-0094253", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 1 항에 있어서, 상기 복수의 셀 스트링 각각에서 상기 복수의 보상 셀의 개수는 상기 복수의 유효 셀의 개수와 동일한 수직 낸드 플래시 타입 반도체 소자."}
{"patent_id": "10-2022-0094253", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 1 항에 있어서, 상기 복수의 셀 각각은 제 1 저항 상태 및 제 2 저항 상태를 갖는 바이너리 셀(binary cell)인 수직 낸드 플래시 타입 반도체 소자."}
{"patent_id": "10-2022-0094253", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 1 항에 있어서, 상기 복수의 셀 스트링 각각에서 상기 복수의 보상 셀의 개수는 상기 복수의 유효 셀의 개수와 동일하고, 상기복수의 셀 각각은 제 1 저항 상태 및 제 2 저항 상태를 갖는 바이너리 셀(binary cell)이며, 공개특허 10-2024-0016128-3-상기 복수의 셀 스트링 각각에서 상기 복수의 유효 셀 중 상기 제 1 저항 상태를 갖는 유효 셀의 개수와 상기복수의 보상 셀 중 상기 제 2 저항 상태를 갖는 보상 셀의 개수를 동일하게 맞춰주도록 구성된 수직 낸드 플래시 타입 반도체 소자."}
{"patent_id": "10-2022-0094253", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 1 항에 있어서, 상기 복수의 셀 각각은 3개 이상의 저항 상태를 갖는 멀티레벨 셀(multi-level cell)인 수직 낸드 플래시 타입반도체 소자."}
{"patent_id": "10-2022-0094253", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 1 항에 있어서, 상기 복수의 셀에 각각 연결된 복수의 워드라인 및 상기 복수의 셀 스트링에 각각 연결된 복수의 비트라인이 구비되고, 상기 수직 낸드 플래시 타입 반도체 소자는 상기 복수의 비트라인 중 적어도 두 개의 비트라인에서 측정된 전류값들을 합산하도록 구성된 수직 낸드 플래시 타입 반도체 소자."}
{"patent_id": "10-2022-0094253", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제 1 항에 있어서, 상기 복수의 유효 셀은 시냅스(synapse)를 모방한 시냅틱 셀(synaptic cell)이고, 상기 수직 낸드 플래시 타입 반도체 소자는 뉴로모픽 소자(neuromorphic device)인 수직 낸드 플래시 타입 반도체 소자."}
{"patent_id": "10-2022-0094253", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제 1 항에 있어서, 상기 복수의 셀 스트링 각각의 양단 각각에 연결된 적어도 하나의 스위칭 소자를 더 포함하는 수직 낸드 플래시타입 반도체 소자."}
{"patent_id": "10-2022-0094253", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "수직하게 연장된 복수의 셀 스트링(cell string)을 포함하고, 상기 복수의 셀 스트링 각각은 수직하게 직렬로연결된 복수의 셀을 포함하며, 상기 복수의 셀 스트링 각각에서 상기 복수의 셀은 데이터 저장을 위한 복수의유효 셀 및 저항 보상을 위한 복수의 보상 셀을 포함하는 수직 낸드 플래시 타입 반도체 소자를 마련하는 단계;및 상기 복수의 셀 스트링 중 하나의 셀 스트링에서 상기 복수의 유효 셀의 저항 상태에 따라 상기 복수의 보상 셀의 저항 상태를 제어하는 단계를 포함하고, 상기 복수의 보상 셀의 저항 상태를 제어하는 단계에 의해 상기 셀 스트링에서 상기 복수의 유효 셀의 저항 상태의 변화에 따른 스트링 저항(string resistance)의 변화가 제어되는, 수직 낸드 플래시 타입 반도체 소자의 동작 방법."}
{"patent_id": "10-2022-0094253", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제 12 항에 있어서, 상기 복수의 셀 각각은 복수의 저항 상태를 갖고, 상기 복수의 저항 상태는 제 1 저항 상태 및 상기 제 1 저항상태의 역 저항 상태에 해당하는 제 2 저항 상태를 포함하며, 상기 복수의 보상 셀의 저항 상태를 제어하는 단계에서 상기 셀 스트링의 상기 복수의 유효 셀 중 상기 제 1 저항 상태를 갖는 유효 셀의 개수와 상기 복수의 보상 셀 중 상기 제 2 저항 상태를 갖는 보상 셀의 개수를 정해진 비율로 맞춰주는 수직 낸드 플래시 타입 반도체 소자의 동작 방법. 공개특허 10-2024-0016128-4-청구항 14 제 13 항에 있어서, 상기 정해진 비율은 1:1 인 수직 낸드 플래시 타입 반도체 소자의 동작 방법."}
{"patent_id": "10-2022-0094253", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제 12 항에 있어서, 상기 복수의 셀 스트링 각각에서 상기 복수의 보상 셀의 개수는 상기 복수의 유효 셀의 개수와 동일한 수직 낸드 플래시 타입 반도체 소자의 동작 방법."}
{"patent_id": "10-2022-0094253", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제 12 항에 있어서, 상기 복수의 셀 스트링 각각에서 상기 복수의 보상 셀의 개수는 상기 복수의 유효 셀의 개수와 동일하고, 상기복수의 셀 각각은 제 1 저항 상태 및 제 2 저항 상태를 갖는 바이너리 셀(binary cell)이며, 상기 복수의 보상 셀의 저항 상태를 제어하는 단계에서 상기 셀 스트링의 상기 복수의 유효 셀 중 상기 제 1 저항 상태를 갖는 유효 셀의 개수와 상기 복수의 보상 셀 중 상기 제 2 저항 상태를 갖는 보상 셀의 개수를 동일하게 맞춰주는 수직 낸드 플래시 타입 반도체 소자의 동작 방법."}
{"patent_id": "10-2022-0094253", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제 12 항에 있어서, 상기 복수의 유효 셀은 시냅스(synapse)를 모방한 시냅틱 셀(synaptic cell)이고, 상기 수직 낸드 플래시 타입 반도체 소자는 뉴로모픽 소자(neuromorphic device)인 수직 낸드 플래시 타입 반도체 소자의 동작 방법."}
{"patent_id": "10-2022-0094253", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제 12 항에 있어서, 상기 복수의 셀 스트링 각각의 양단 각각에 연결된 적어도 하나의 스위칭 소자를 더 포함하는 수직 낸드 플래시타입 반도체 소자의 동작 방법."}
{"patent_id": "10-2022-0094253", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "수직 낸드 플래시 타입 반도체 소자 및 그 동작 방법에 관해 개시되어 있다. 개시된 수직 낸드 플래시 타입 반도 체 소자는 수직하게 연장된 복수의 셀 스트링을 포함할 수 있고, 상기 복수의 셀 스트링 각각은 수직하게 직렬로 연결된 복수의 셀을 포함할 수 있으며, 상기 복수의 셀 스트링 각각에서 상기 복수의 셀은 데이터 저장을 위한 복수의 유효 셀 및 저항 보상을 위한 복수의 보상 셀을 포함할 수 있다. 상기 수직 낸드 플래시 타입 반도체 소 자는 상기 복수의 셀 스트링 각각에서 상기 복수의 유효 셀의 저항 상태에 따라 상기 복수의 보상 셀의 저항 상 태를 제어함으로써, 상기 복수의 유효 셀의 저항 상태의 변화에 따른 해당 셀 스트링의 스트링 저항의 변화를 제 어하도록 구성될 수 있다."}
{"patent_id": "10-2022-0094253", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 반도체 소자 및 그 동작 방법에 관한 것으로서, 더욱 상세하게는 수직 적층형 반도체 소자 및 그 동 작 방법에 관한 것이다."}
{"patent_id": "10-2022-0094253", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "플래시 메모리(flash memory)는 전기적으로 데이터를 지우고 다시 기록할 수 있는 비휘발성 데이터 기억 장치이 다. 플래시 메모리는 내부의 전자 회로의 형태에 따라 낸드(NAND) 플래시와 노어(NOR) 플래시로 구분된다. 낸드 플래시에서는 메모리 셀들이 직렬로 연결되고 어드레스 라인이 블록 단위로 설치될 수 있다. 노어 플래시에서는 메모리 셀들이 병렬로 연결되고 어드레스 라인이 셀 단위로 설치될 수 있다. 낸드 플래시는 제조 단가가 비교적 저렴하고 쓰기 속도가 빠르며 대용량화에 유리하다는 이점이 있다. 수직 낸드(vertical NAND)(V-NAND) 플래시 메모리는 메모리 셀들을 수직으로 쌓아올리며 차지 트랩(charge trap) 플래시 아키텍처를 사용한다. 수직 적층 구조는 작은 면적에서 큰 데이터 밀도를 가능하게 한다. 한편, 최근 트랜지스터의 스케일링 축소가 한계에 다다르면서, 기존의 폰 노이만(von Neumann) 방식의 컴퓨터 시스템 체계의 한계를 극복할 수 있는 새로운 개념으로 뉴로모픽 컴퓨팅(neuromorphic computing) 시스템이 많 은 관심을 받고 있다. 뉴로모픽 컴퓨팅은 인간의 뇌를 하드웨어적으로 모방하여 인공지능 동작을 구현하는 것이다. 뉴로모픽 컴퓨팅은 인간의 뇌 구조 자체를 모방하여 기존 폰 노이만 방식 컴퓨팅보다 월등한 연산, 추론,인식의 인공지능 동작을 초 저전력으로 수행할 수 있다. 뉴로모픽 시스템에 적용되는 시냅스 소자(synapse device)로는 RRAM(resistive random access memory) 및 멤리스터(memristor) 기반의 소자가 많이 연구되어 왔 고, MOSFET(metal-oxide-semiconductor field-effect transistor) 기반의 시냅스 소자도 연구되고 있다. 최근 에는, 낸드 플래시 구조를 뉴로모픽 시스템에 적용하려는 연구가 시도되고 있다. 낸드 플래시 메모리의 셀 스트링(cell string) 어레이에서 하나의 스트링에 연결된 셀들의 프로그램 (programmed) 또는 소거(erased)된 개수에 따라서, 셀들의 저항이 변하고 결국 셀 스트링의 전류/저항이 변하게 된다. 이는 메모리 정보를 읽어내는데 있어서 에러를 유발할 수 있다. 특히, 낸드 플래시 메모리의 셀 스트링에 있는 셀들을 시냅스 모방 소자로 사용하고자 할 때, 이러한 문제는 가중치합의 정확도를 떨어뜨리고 결국 추론 정확도를 저하시키는 문제를 유발하게 된다. 이러한 문제는 수직 낸드(V-NAND) 플래시 메모리에서 적층되는 셀 들의 개수가 많아질수록 더욱 심화될 수 있다."}
{"patent_id": "10-2022-0094253", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명이 이루고자 하는 기술적 과제는 셀들의 저항 상태의 변화에 따른 셀 스트링의 저항 변화를 효과적으로 제어할 수 있는 수직 낸드 플래시 타입 반도체 소자(vertical NAND flash type semiconductor device)를 제공 하는데 있다. 또한, 본 발명이 이루고자 하는 기술적 과제는 수직 낸드 플래시 구조를 뉴로모픽 소자/시스템에 적용함에 있어 서, 하나의 셀 스트링에 연결된 복수의 셀의 저항 상태의 변화에 따른 상기 셀 스트링의 저항 변화를 제어함으 로써, 연산 및 추론의 정확도를 높이고 뉴럴 네트워크의 성능을 향상시킬 수 있는 수직 낸드 플래시 타입 반도 체 소자를 제공하는데 있다. 또한, 본 발명이 이루고자 하는 기술적 과제는 상기한 수직 낸드 플래시 타입 반도체 소자의 동작 방법을 제공 하는데 있다. 본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 이해될 수 있을 것이다."}
{"patent_id": "10-2022-0094253", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 일 실시예에 따르면, 수직하게 연장된 복수의 셀 스트링(cell string)을 포함하고, 상기 복수의 셀 스트링 각각은 수직하게 직렬로 연결된 복수의 셀을 포함하며, 상기 복수의 셀 스트링 각각에서 상기 복수의 셀 은 데이터 저장을 위한 복수의 유효 셀 및 저항 보상을 위한 복수의 보상 셀을 포함하고, 상기 복수의 셀 스트 링 각각에서 상기 복수의 유효 셀의 저항 상태에 따라 상기 복수의 보상 셀의 저항 상태를 제어함으로써, 상기 복수의 유효 셀의 저항 상태의 변화에 따른 해당 셀 스트링의 스트링 저항(string resistance)의 변화를 제어하 도록 구성된 수직 낸드 플래시 타입 반도체 소자(vertical NAND flash type semiconductor device)가 제공된다. 상기 복수의 셀 각각은 복수의 저항 상태를 가질 수 있고, 상기 복수의 저항 상태는 제 1 저항 상태 및 상기 제 1 저항 상태의 역 저항 상태에 해당하는 제 2 저항 상태를 포함할 수 있으며, 상기 복수의 셀 스트링 각각에서 상기 복수의 유효 셀 중 상기 제 1 저항 상태를 갖는 유효 셀의 개수와 상기 복수의 보상 셀 중 상기 제 2 저항 상태를 갖는 보상 셀의 개수를 정해진 비율로 맞춰줄 수 있다. 상기 정해진 비율은, 예를 들어, 1:1 일 수 있다. 상기 복수의 셀 스트링 각각에서 상기 복수의 보상 셀의 개수는 상기 복수의 유효 셀의 개수의 약 1/3 이상일 수 있다. 상기 복수의 셀 스트링 각각에서 상기 복수의 보상 셀의 개수는 상기 복수의 유효 셀의 개수와 동일할 수 있다. 상기 복수의 셀 각각은 제 1 저항 상태 및 제 2 저항 상태를 갖는 바이너리 셀(binary cell)일 수 있다. 상기 복수의 셀 스트링 각각에서 상기 복수의 보상 셀의 개수는 상기 복수의 유효 셀의 개수와 동일할 수 있고, 상기 복수의 셀 각각은 제 1 저항 상태 및 제 2 저항 상태를 갖는 바이너리 셀(binary cell)일 수 있으며, 상기 복수의 셀 스트링 각각에서 상기 복수의 유효 셀 중 상기 제 1 저항 상태를 갖는 유효 셀의 개수와 상기 복수의보상 셀 중 상기 제 2 저항 상태를 갖는 보상 셀의 개수를 동일하게 맞춰줄 수 있다. 상기 복수의 셀 각각은 3개 이상의 저항 상태를 갖는 멀티레벨 셀(multi-level cell)일 수 있다. 상기 복수의 셀에 각각 연결된 복수의 워드라인 및 상기 복수의 셀 스트링에 각각 연결된 복수의 비트라인이 구 비될 수 있고, 상기 수직 낸드 플래시 타입 반도체 소자는 상기 복수의 비트라인 중 적어도 두 개의 비트라인에 서 측정된 전류값들을 합산하도록 구성될 수 있다. 상기 복수의 유효 셀은 시냅스(synapse)를 모방한 시냅틱 셀(synaptic cell)일 수 있고, 상기 수직 낸드 플래시 타입 반도체 소자는 뉴로모픽 소자(neuromorphic device)일 수 있다. 상기 수직 낸드 플래시 타입 반도체 소자는 상기 복수의 셀 스트링 각각의 양단 각각에 연결된 적어도 하나의 스위칭 소자를 더 포함할 수 있다. 본 발명의 다른 실시예에 따르면, 수직하게 연장된 복수의 셀 스트링(cell string)을 포함하고, 상기 복수의 셀 스트링 각각은 수직하게 직렬로 연결된 복수의 셀을 포함하며, 상기 복수의 셀 스트링 각각에서 상기 복수의 셀 은 데이터 저장을 위한 복수의 유효 셀 및 저항 보상을 위한 복수의 보상 셀을 포함하는 수직 낸드 플래시 타입 반도체 소자를 마련하는 단계; 및 상기 복수의 셀 스트링 중 하나의 셀 스트링에서 상기 복수의 유효 셀의 저항 상태에 따라 상기 복수의 보상 셀의 저항 상태를 제어하는 단계를 포함하고, 상기 복수의 보상 셀의 저항 상태 를 제어하는 단계에 의해 상기 셀 스트링에서 상기 복수의 유효 셀의 저항 상태의 변화에 따른 스트링 저항 (string resistance)의 변화가 제어되는 수직 낸드 플래시 타입 반도체 소자의 동작 방법이 제공된다. 상기 복수의 셀 각각은 복수의 저항 상태를 가질 수 있고, 상기 복수의 저항 상태는 제 1 저항 상태 및 상기 제 1 저항 상태의 역 저항 상태에 해당하는 제 2 저항 상태를 포함할 수 있으며, 상기 복수의 보상 셀의 저항 상태 를 제어하는 단계에서 상기 셀 스트링의 상기 복수의 유효 셀 중 상기 제 1 저항 상태를 갖는 유효 셀의 개수와 상기 복수의 보상 셀 중 상기 제 2 저항 상태를 갖는 보상 셀의 개수를 정해진 비율로 맞춰줄 수 있다. 상기 정해진 비율은, 예를 들어, 1:1 일 수 있다. 상기 복수의 셀 스트링 각각에서 상기 복수의 보상 셀의 개수는 상기 복수의 유효 셀의 개수와 동일할 수 있다. 상기 복수의 셀 스트링 각각에서 상기 복수의 보상 셀의 개수는 상기 복수의 유효 셀의 개수와 동일할 수 있고, 상기 복수의 셀 각각은 제 1 저항 상태 및 제 2 저항 상태를 갖는 바이너리 셀(binary cell)일 수 있으며, 상기 복수의 보상 셀의 저항 상태를 제어하는 단계에서 상기 셀 스트링의 상기 복수의 유효 셀 중 상기 제 1 저항 상 태를 갖는 유효 셀의 개수와 상기 복수의 보상 셀 중 상기 제 2 저항 상태를 갖는 보상 셀의 개수를 동일하게 맞춰줄 수 있다. 상기 복수의 유효 셀은 시냅스(synapse)를 모방한 시냅틱 셀(synaptic cell)일 수 있고, 상기 수직 낸드 플래시 타입 반도체 소자는 뉴로모픽 소자(neuromorphic device)일 수 있다. 상기 수직 낸드 플래시 타입 반도체 소자는 상기 복수의 셀 스트링 각각의 양단 각각에 연결된 적어도 하나의 스위칭 소자를 더 포함할 수 있다."}
{"patent_id": "10-2022-0094253", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 실시예들에 따르면, 셀들의 저항 상태의 변화에 따른 셀 스트링의 저항 변화를 효과적으로 제어할 수 있는 수직 낸드 플래시 타입 반도체 소자를 구현할 수 있다. 특히, 본 발명의 실시예들에 따르면, 수직 낸드 플래시 구조를 뉴로모픽 소자/시스템에 적용함에 있어서, 하나의 셀 스트링에 연결된 복수의 셀의 저항 상태의 변화에 따른 상기 셀 스트링의 저항 변화를 제어함으로써, 연산 및 추론의 정확도를 높이고 뉴럴 네트워크의 성 능을 향상시킬 수 있는 수직 낸드 플래시 타입 반도체 소자를 구현할 수 있다."}
{"patent_id": "10-2022-0094253", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 2, "content": "그러나, 본 발명의 효과는 상기 효과들로 한정되는 것은 아니며, 본 발명의 기술적 사상 및 영역으로부터 벗어 나지 않는 범위에서 다양하게 확장될 수 있다."}
{"patent_id": "10-2022-0094253", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부된 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 이하에서 설명할 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 명확하 게 설명하기 위하여 제공되는 것이고, 본 발명의 범위가 하기 실시예에 의해 한정되는 것은 아니며, 하기 실시 예는 여러 가지 다른 형태로 변형될 수 있다. 본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용되는 단수 형태의 용어는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태 를 포함할 수 있다. 또한, 본 명세서에서 사용되는 \"포함한다(comprise)\" 및/또는 \"포함하는(comprising)\"이라 는 용어는 언급한 형상, 단계, 숫자, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이 상의 다른 형상, 단계, 숫자, 동작, 부재, 요소 및/또는 이들 그룹의 존재 또는 부가를 배제하는 것이 아니다. 또한, 본 명세서에서 사용된 \"연결\"이라는 용어는 어떤 부재들이 직접적으로 연결된 것을 의미할 뿐만 아니라, 부재들 사이에 다른 부재가 더 개재되어 간접적으로 연결된 것까지 포함하는 개념이다. 아울러, 본원 명세서에서 어떤 부재가 다른 부재 \"상에\" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다. 본 명세서에서 사용된 용 어 \"및/또는\"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다. 또한, 본원 명세서에서 사용되는 \"약\", \"실질적으로\" 등의 정도의 용어는 고유한 제조 및 물질 허용 오차를 감안하여, 그 수치나 정도 의 범주 또는 이에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 제공된 정확하거나 절대적인 수치가 언급 된 개시 내용을 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다. 이하 첨부된 도면들을 참조하여 본 발명의 실시예들에 대해 상세히 설명한다. 첨부된 도면에 도시된 영역이나 파트들의 사이즈나 두께는 명세서의 명확성 및 설명의 편의성을 위해 다소 과장되어 있을 수 있다. 상세한 설명 전체에 걸쳐 동일한 참조번호는 동일한 구성요소를 나타낸다. 도 1은 본 발명의 일 실시예에 따른 수직 낸드 플래시 타입 반도체 소자(vertical NAND flash type semiconductor device)를 개략적으로 보여주는 회로도이다. 도 1을 참조하면, 본 발명의 실시예에 따른 수직 낸드 플래시 타입 반도체 소자는 수직하게 연장된 복수의 셀 스트링(cell string)(ST10)을 포함할 수 있다. 복수의 셀 스트링(ST10)은 수직 방향, 즉, Z축 방향으로 연장될 수 있다. 여기서는, 편의상, 복수의 셀 스트링(ST10)이 세 개의 셀 스트링(ST1, ST2, ST3)을 포함하는 경우를도시하였지만, 실제는, 네 개 이상의 셀 스트링이 구비될 수 있다. 복수의 셀 스트링(ST10)은 XY 평면 상에 복 수의 열 및 복수의 행을 이루도록 배열될 수 있다. 복수의 셀 스트링(ST10) 각각은 수직하게 직렬로 연결된 복수의 셀(C10)을 포함할 수 있다. 복수의 셀(C10)은 낸드 플래시 소자를 구성하는 복수의 셀과 대응되는 구성을 가질 수 있다. 따라서, 복수의 셀(C10)은 낸드 플래 시 셀 구조를 갖는다고 할 수 있다. 복수의 셀(C10) 각각은 트랜지스터 구조를 가질 수 있다. 보다 구체적으로 설명하면, 복수의 셀(C10) 각각은 채널 영역, 소스, 드레인을 포함할 수 있고, 또한, 상기 채널 영역 상에 순차 로 배치된 터널 절연층, 전하 저장층(전하 트랩층), 블로킹 절연층 및 게이트 전극을 포함할 수 있다. 그러나, 각각의 셀(C10)의 구조는 전술한 바에 한정되지 않고, 다양하게 변화될 수 있다. 각각의 셀 스트링(ST10)에서 복수의 셀(C10)은 하나의 채널층을 공유할 수 있다. 상기 채널층은 기판에 수직하게, 즉, 도면상 Z축 방향으로 연장될 수 있다. 상기 채널층에 하나의 셀 스트링(ST10)을 구성하는 복수의 셀(C10)이 형성된 것으로 볼 수 있 다. 복수의 셀 스트링(ST10) 각각에서 복수의 셀(C10)은 데이터 저장을 위한 복수의 유효 셀(SC10) 및 저항 보상을 위한 복수의 보상 셀(CC10)을 포함할 수 있다. 복수의 유효 셀(SC10)은 유효 셀 그룹(SG1)을 구성할 수 있고, 복수의 보상 셀(CC10)은 보상 셀 그룹(CG1)을 구성할 수 있다. 도 1에서는 복수의 유효 셀(SC10)이 하나의 유효 셀 그룹(SG1)을 구성하고, 복수의 보상 셀(CC10)이 하나의 보상 셀 그룹(CG1)을 구성하며, 보상 셀 그룹(CG1)이 유효 셀 그룹(SG1)의 위쪽에 배치된 경우를 도시하였지만, 이는 예시적인 것이고, 경우에 따라 다양하게 변화될 수 있다. 예를 들어, 복수의 셀 스트링(ST10) 중 적어도 하나에서 복수의 유효 셀(SC10)과 복수의 보상 셀 (CC10)은 특정 규칙에 따라 혼재되어 배치될 수 있다. 또한, 복수의 셀 스트링(ST10) 중 적어도 하나는 복수의 유효 셀 그룹(SG1) 및/또는 복수의 보상 셀 그룹(CG1)을 포함하도록 구성될 수도 있다. 복수의 셀(C10)에 각각 연결된 복수의 워드라인(WL01∼WLn)이 구비될 수 있고, 복수의 셀 스트링(ST10)에 각각 연결된 복수의 비트라인(BL1∼BL3)이 구비될 수 있다. 복수의 워드라인(WL01∼WLn)은 복수의 셀(C10)의 게이트 전극에 각각 연결될 수 있다. 복수의 셀 스트링(ST10)이 배열된 구조에서 동일한 레벨의 워드라인은 하나의 워 드라인으로 구성될 수 있다. 일례로, ST1, ST2, ST3에서 WL01에 해당하는 워드라인은 동일한 하나의 워드라인일 수 있다. 이는 WLn에 해당하는 워드라인까지 동일하게 적용될 수 있다. 복수의 비트라인(BL1∼BL3) 각각은 셀 스트링(ST10) 각각의 채널층에 연결될 수 있다. 여기서는, 세 개의 비트라인(BL1∼BL3)만 도시하였지만, 실제로, 비트라인의 개수는 네 개 이상일 수 있다. 비트라인들(BL1∼BL3)은 상호 독립적으로 신호를 인가 받을 수 있다. 본 발명의 실시예에 따른 수직 낸드 플래시 타입 반도체 소자는 복수의 셀 스트링(ST10) 각각에서 복수의 유효 셀(SC10)의 저항 상태에 따라 복수의 보상 셀(CC10)의 저항 상태를 제어함으로써, 복수의 유효 셀(SC10)의 저항 상태의 변화에 따른 해당 셀 스트링의 스트링 저항(string resistance)의 변화를 제어하도록 구성될 수 있다. 하나의 셀 스트링에 포함된 복수의 유효 셀(SC10) 각각의 저항 상태에 따라서 해당 셀 스트링의 스트링 저항 (string resistance)이 변화될 수 있는데, 본 실시예에서는 복수의 유효 셀(SC10)의 저항 상태에 따라 복수의 보상 셀(CC10)의 저항 상태를 제어함으로써, 상기 스트링 저항의 변화를 억제할 수 있다. 따라서, 복수의 유효 셀(SC10)의 저항 상태가 어떻게 변화되든지 상관 없이, 해당 셀 스트링의 스트링 저항은 일정하게 또는 대체로 일정하게 유지될 수 있다. 상기한 스트링 저항은 해당 셀 스트링의 채널층의 저항에 대응될 수 있다. 상기 채널층의 저항은 해당 비트라인 을 통해서 전류로서 측정될 수 있다. 따라서, 상기 스트링 저항, 즉, 상기 채널층 저항이 변화되면, 해당 비트 라인에서 측정되는 전류값이 변화될 수 있다. 본 발명의 실시예에서는 복수의 유효 셀(SC10)의 저항 상태에 따 라 복수의 보상 셀(CC10)의 저항 상태를 제어함으로써, 상기 스트링 저항의 변화를 억제할 수 있고, 결과적으로, 복수의 유효 셀(SC10)의 저항 상태 변화에 따른 해당 비트라인의 전류 변화를 억제할 수 있다. 복수의 셀(C10) 각각은 복수의 저항 상태를 가질 수 있다. 상기 복수의 저항 상태는 제 1 저항 상태 및 상기 제 1 저항 상태의 역 저항 상태에 해당하는 제 2 저항 상태를 포함할 수 있다. 상기 수직 낸드 플래시 타입 반도체 소자는 복수의 셀 스트링(ST10) 각각에서 복수의 유효 셀(SC10) 중 상기 제 1 저항 상태를 갖는 유효 셀의 개수 와 복수의 보상 셀(CC10) 중 상기 제 2 저항 상태를 갖는 보상 셀의 개수를 정해진 비율로 맞춰주도록 구성될 수 있다. 상기 정해진 비율은, 예를 들어, 1:1 일 수 있다. 그러나, 경우에 따라서, 상기 정해진 비율은 1:2, 1:3, 1:4 등일 수도 있다. 또한, 상기 수직 낸드 플래시 타입 반도체 소자는 복수의 셀 스트링(ST10) 각각에서 복수의 유효 셀(SC10) 중 상기 제 2 저항 상태를 갖는 유효 셀의 개수와 복수의 보상 셀(CC10) 중 상기 제 1 저 항 상태를 갖는 보상 셀의 개수를 정해진 비율로 맞춰주도록 구성될 수 있다. 상기 정해진 비율은, 예를 들어,1:1 일 수 있다. 그러나, 경우에 따라서, 상기 정해진 비율은 1:2, 1:3, 1:4 등일 수도 있다. 일례로, 복수의 셀(C10) 각각은 전하 저장층에 전하가 충전되지 않은 제 1 저항 상태와 상기 전하 저장층에 전 하가 충전된 제 2 저항 상태를 가질 수 있다. 여기서, 상기 제 1 저항 상태는 소거된(erased) 상태라고 할 수 있고, 상기 제 2 저항 상태는 프로그램된(programmed) 상태라고 할 수 있다. 상기 제 2 저항 상태는 상기 제 1 저항 상태의 역 저항 상태라고 할 수 있다. 상기 제 1 저항 상태는 데이터 '1'에 해당되고 상기 제 2 저항 상태 는 데이터 '0'에 해당되거나, 그 반대일 수 있다. 상기 수직 낸드 플래시 타입 반도체 소자는 복수의 셀 스트링 (ST10) 각각에서 복수의 유효 셀(SC10) 중 상기 제 1 저항 상태(즉, erased 상태)를 갖는 유효 셀의 개수와 복 수의 보상 셀(CC10) 중 상기 제 2 저항 상태(즉, programmed 상태)를 갖는 보상 셀의 개수를 정해진 비율로 맞 춰주도록 구성될 수 있다. 또한, 상기 수직 낸드 플래시 타입 반도체 소자는 복수의 셀 스트링(ST10) 각각에서 복수의 유효 셀(SC10) 중 상기 제 2 저항 상태(즉, programmed 상태)를 갖는 유효 셀의 개수와 복수의 보상 셀 (CC10) 중 상기 제 1 저항 상태(즉, erased 상태)를 갖는 보상 셀의 개수를 정해진 비율로 맞춰주도록 구성될 수 있다. 일 실시예에 따르면, 복수의 셀 스트링(ST10) 각각에서 복수의 보상 셀(CC10)의 개수는 복수의 유효 셀(SC10)의 개수와 동일할 수 있다. 이때, 복수의 셀(C10) 각각은 제 1 저항 상태 및 제 2 저항 상태를 갖는 바이너리 셀 (binary cell)일 수 있다. 상기 제 1 저항 상태는 소거된(erased) 상태일 수 있고, 상기 제 2 저항 상태는 프로 그램된(programmed) 상태일 수 있다. 상기 수직 낸드 플래시 타입 반도체 소자는 복수의 셀 스트링(ST10) 각각 에서 복수의 유효 셀(SC10) 중 상기 제 1 저항 상태를 갖는 유효 셀의 개수와 복수의 보상 셀(CC10) 중 상기 제 2 저항 상태를 갖는 보상 셀의 개수를 동일하게 맞춰주도록 구성될 수 있다. 또한, 상기 수직 낸드 플래시 타입 반도체 소자는 복수의 셀 스트링(ST10) 각각에서 복수의 유효 셀(SC10) 중 상기 제 2 저항 상태를 갖는 유효 셀 의 개수와 복수의 보상 셀(CC10) 중 상기 제 1 저항 상태를 갖는 보상 셀의 개수를 동일하게 맞춰주도록 구성될 수 있다. 이 경우, 하나의 셀 스트링(ST10)에서 제 1 저항 상태를 갖는 셀(C10)의 개수와 상기 제 2 저항 상태 를 갖는 셀(C10)의 개수가 동일할 수 있다. 따라서, 해당 셀 스트링(ST10)에서 복수의 유효 셀(SC10)의 저항 상 태의 변화에 따른 셀 스트링(ST10)의 스트링 저항 변화를 방지 내지 최소화할 수 있다. 다른 실시예에 따르면, 복수의 셀 스트링(ST10) 각각에서 복수의 보상 셀(CC10)의 개수는 복수의 유효 셀(SC1 0)의 개수는 동일하지 않을 수도 있다. 예를 들어, 복수의 셀 스트링(ST10) 각각에서 복수의 보상 셀(CC10)의 개수는 복수의 유효 셀(SC10)의 개수 보다 적을 수 있다. 구체적인 일례로, 복수의 셀 스트링(ST10) 각각에서 복수의 보상 셀(CC10)의 개수는 복수의 유효 셀(SC10)의 개수의 약 1/3 정도이거나 그 이상일 수 있다. 셀 스트 링(ST10) 각각에서 복수의 유효 셀(SC10)의 개수 보다 적은 수의 보상 셀(CC10)을 이용해서, 스트링 저항의 제 어 내지 보상을 수행할 수 있다. 이 경우, 상기 수직 낸드 플래시 타입 반도체 소자는 복수의 셀 스트링(ST10) 각각에서 복수의 유효 셀(SC10) 중 제 1 저항 상태를 갖는 유효 셀의 개수와 복수의 보상 셀(CC10) 중 제 2 저 항 상태를 갖는 보상 셀의 개수를 1:1 이 아닌 다른 비율로 맞춰주도록 구성될 수 있다. 여기서, 상기 제 2 저 항 상태는 상기 제 1 저항 상태의 역 저항 상태일 수 있다. 또 다른 실시예에 따르면, 복수의 셀(C10) 각각은 상기한 바이너리 셀(binary cell)이 아닌 3개 이상의 저항 상 태를 갖는 멀티레벨 셀(multi-level cell)일 수도 있다. 이 경우, 하나의 셀(C10)은 '0'에 해당하는 저항 상태 와 '1'에 해당하는 저항 상태 및 '0'과 '1' 사이의 중간값(들)에 해당하는 적어도 하나의 중간 저항 상태를 가 질 수 있다. 이때, '0'에 해당하는 저항 상태와 '1'에 해당하는 저항 상태는 상호 역 저항 상태라고 할 수 있다. 또한, 예컨대, '1/3'에 해당하는 저항 상태와 '2/3'에 해당하는 저항 상태는 상호 역 저항 상태라고 할 수 있다. 또한, 이와 유사하게, '0.1'에 해당하는 저항 상태와 '0.9'에 해당하는 저항 상태는 상호 역 저항 상 태라고 할 수 있고, '0.2'에 해당하는 저항 상태와 '0.8'에 해당하는 저항 상태는 상호 역 저항 상태라고 할 수 있고, '0.3'에 해당하는 저항 상태와 '0.7'에 해당하는 저항 상태는 상호 역 저항 상태라고 할 수 있다. 이와 같이, 본 명세서에서는 두 개의 저항 상태를 합해서 '1'이 되게 하는 저항 상태들을 상호 역 저항 상태라고 정 의할 수 있다. 다시 말해, 두 개의 저항 상태를 합해서 완전히(혹은, 대체로 완전히) 프로그램된(또는, charged) 상태에 대응되게 하는 저항 상태들을 상호 역 저항 상태라고 정의할 수 있다. 또한, '역 저항 상태'라 는 용어는 반드시 역 상태에 제한된 것이 아닌 넓은 의미로 해석될 수 있다. 셀(C10) 각각이 상기한 멀티레벨 셀(multi-level cell)인 경우, 상기 수직 낸드 플래시 타입 반도체 소자는 복수의 셀 스트링(ST10) 각각에서 복 수의 유효 셀(SC10) 중 제 1 저항 상태를 갖는 유효 셀의 개수와 복수의 보상 셀(CC10) 중 제 2 저항 상태를 갖 는 보상 셀의 개수를 정해진 비율로 맞춰주도록 구성될 수 있다. 여기서, 상기 제 2 저항 상태는 상기 제 1 저 항 상태의 역 저항 상태일 수 있다. 본 발명의 실시예에서 복수의 유효 셀(SC10)은 시냅스(synapse)를 모방한 시냅틱 셀(synaptic cell)일 수 있다. 다시 말해, 유효 셀 그룹(SG1)은 시냅틱 소자 그룹일 수 있다. 이 경우, 상기 수직 낸드 플래시 타입 반도체 소 자는 뉴로모픽 소자(neuromorphic device)일 수 있다. 상기 뉴로모픽 소자의 경우, 데이터의 읽기 동작과 관련 해서, 복수의 비트라인(BL1, BL2, BL3) 중 적어도 두 개의 비트라인에서 측정된 전류값들을 합산하도록 구성될 수 있다. 다시 말해, 복수의 유효 셀(SC10)을 시냅틱 소자(셀)로 사용하는 경우, 턴-온(turn-on) 영역에서 비트 라인들에 흐르는 전류의 합을 사용할 수 있다. 따라서, 상기 뉴로모픽 소자는 뉴로모픽 소자가 아닌 메모리 소 자, 즉, 문턱전압(Vth) 센싱을 하는 메모리 소자와 비교하여, 측정되는 전류값들을 더 정확하게 조정할 필요가 있다. 만일 보상 셀(CC10)을 사용하지 않을 경우, 복수의 유효 셀(SC10)의 저항 상태의 변화에 따라서, 해당 셀 스트 링의 스트링 저항이 변화될 수 있고, 결과적으로, 해당 비트라인에서 소정의 선택된 셀(SC10)에 대해 측정되는 전류값이 달라질 수 있다. 일례로서, 복수의 유효 셀(SC10) 중에서 프로그램된(programmed) 유효 셀의 개수가 증가할수록, 상기 스트링 저항이 증가할 수 있고, 해당 비트라인에서 소정의 선택된 셀(SC10)에 대해 측정되는 전류값이 감소할 수 있다. 이러한 스트링 저항의 변화에 따른 해당 비트라인에서 측정되는 전류값의 변화는 가 중치합의 정확도 및 추론의 정확도를 낮출 수 있고, 뉴럴 네트워크의 성능을 저하시킬 수 있다. 그러나, 본 발명의 실시예에 따르면, 복수의 보상 셀(CC10)을 사용하여 셀 스트링(ST10) 각각에서 복수의 유효 셀(SC10)의 저항 상태에 따라 복수의 보상 셀(CC10)의 저항 상태를 제어함으로써, 복수의 유효 셀(SC10)의 저항 상태의 변화에 따른 해당 셀 스트링의 스트링 저항의 변화를 제어 내지 억제할 수 있다. 따라서, 복수의 유효 셀(SC10)의 저항 상태가 변화하더라도 해당 셀 스트링의 스트링 저항을 일정하게 혹은 대체로 일정하게 유지시 킬 수 있고, 가중치합의 정확도 및 추론의 정확도를 높일 수 있으며, 결과적으로, 뉴럴 네트워크의 성능을 개선 할 수 있다. 본 발명의 실시예에 따른 수직 낸드 플래시 타입 반도체 소자는 상기한 뉴로모픽 소자로 한정되지 아니하고, 다 른 용도의 소자로 사용될 수도 있다. 일례로, 상기 수직 낸드 플래시 타입 반도체 소자는 뉴로모픽 소자가 아닌 메모리 소자로 사용될 수도 있다. 복수의 유효 셀(SC10)을 메모리 셀로 사용할 경우에는, 비교적 큰 프로그램/ 소거 윈도우(program/erase window)를 사용할 수 있고, 복수의 유효 셀(SC10)에 저장된 데이터에 따라 스트링 저항이 더 크게 바뀔 수 있으며, 스트링 저항에 의한 전류 변화가 문턱전압(Vth)에 까지 영향을 줄 수 있다. 본 발명의 실시예에 따르면, 상기 스트링 저항의 변화를 억제함으로써 메모리 소자의 특성 및 성능을 개선할 수 있 다. 일례에 따르면, 상기 수직 낸드 플래시 타입 반도체 소자의 셀 스트링(ST10) 각각에서 복수의 유효 셀(SC10)의 개수는 약 8개 이상일 수 있고 약 200개 이하일 수 있다. 일례로, 셀 스트링(ST10) 각각에서 복수의 유효 셀 (SC10)의 개수는 약 16개 내지 약 100개 정도 또는 약 16개 내지 약 50개 정도일 수 있다. 수직 적층형 반도체 소자의 경우, 소정의 단위 면적 상에 층들의 적층 횟수를 증가시킴으로써 데이터 밀도를 용이하게 증가시킬 수 있다. 부가적으로, 본 발명의 실시예에 따른 수직 낸드 플래시 타입 반도체 소자는 회로부(제어 회로부)를 포함할 수 있다. 상기 수직 낸드 플래시 타입 반도체 소자는 상기 회로부(제어 회로부)를 이용해서, 복수의 셀 스트링 (ST10) 각각에서 복수의 유효 셀(SC10)의 저항 상태에 따라 복수의 보상 셀(CC10)의 저항 상태를 제어함으로써, 복수의 유효 셀(SC10)의 저항 상태의 변화에 따른 해당 셀 스트링의 스트링 저항(string resistance)의 변화를 제어할 수 있다. 상기 회로부는 데이터 기록, 독출(read) 및 소거 동작을 수행하도록 구성될 수 있다. 상기 회로부는 복수의 유 효 셀(SC10)에 소정의 데이터를 기록함과 아울러 복수의 유효 셀(SC10)의 저항 상태(즉, 데이터)에 따라서 복수 의 보상 셀(CC10)의 저항 상태를 제어하도록 구성될 수 있다. 복수의 보상 셀(CC10)의 저항 상태를 제어한다는 것은 복수의 보상 셀(CC10)에 소정의 데이터를 기록하는 것과 실질적으로 동일하거나 유사하기 때문에, 복수의 유효 셀(SC10)의 저항 상태를 제어하는 방식과 동일한(혹은, 거의 유사한) 방식으로 복수의 보상 셀(CC10)의 저 항 상태를 용이하게 제어할 수 있다. 복수의 보상 셀(CC10)의 저항 상태는 복수의 유효 셀(SC10)의 저항 상태와 연계되어 제어될 수 있다. 부가적으로, 본 발명의 일 실시예에 따른 수직 낸드 플래시 타입 반도체 소자는 복수의 셀 스트링(ST10) 각각의 양단 각각에 연결된 적어도 하나의 스위칭 소자를 더 포함할 수 있다. 다시 말해, 각 셀 스트링(ST10)의 양단 각각에 1개 이상의 스위칭 소자가 연결될 수 있다. 상기 스위칭 소자는 셀 스트링(ST10)에 대한 선택 또는 접근 을 제어하는 역할을 할 수 있다. 아울러, 본 발명의 일 실시예에 따른 수직 낸드 플래시 타입 반도체 소자는일종의 반도체 소자 아키텍처(architecture)라고 할 수 있다. 도 2는 본 발명의 일 실시예에 따른 수직 낸드 플래시 타입 반도체 소자에 있어서 복수의 셀 스트링(ST10) 각각 에서 유효 셀들(SC10)의 저항 상태와 보상 셀들(CC10)의 저항 상태를 소정 방식으로 맞춰준 경우를 예시적으로 보여주는 회로도이다. 도 2를 참조하면, 각각의 셀 스트링(ST10)에서 복수의 유효 셀(SC10)의 개수와 복수의 보상 셀(CC10)의 개수는 동일할 수 있다. 또한, 복수의 셀(C10) 각각은 제 1 저항 상태 및 제 2 저항 상태를 갖는 바이너리 셀(binary cell)일 수 있다. 상기 제 1 저항 상태는 소거된(erased) 상태(ERS로 표시)일 수 있고, 상기 제 2 저항 상태는 프로그램된(programmed) 상태(PGM으로 표시)일 수 있다. 상기 수직 낸드 플래시 타입 반도체 소자는 복수의 셀 스트링(ST10) 각각에서 복수의 유효 셀(SC10) 중 상기 제 1 저항 상태(ERS)를 갖는 유효 셀의 개수와 복수의 보 상 셀(CC10) 중 상기 제 2 저항 상태(PGM)를 갖는 보상 셀의 개수를 동일하게 맞춰주도록 구성될 수 있다. 또한, 상기 수직 낸드 플래시 타입 반도체 소자는 복수의 셀 스트링(ST10) 각각에서 복수의 유효 셀(SC10) 중 상기 제 2 저항 상태(PGM)를 갖는 유효 셀의 개수와 복수의 보상 셀(CC10) 중 상기 제 1 저항 상태(ERS)를 갖는 보상 셀의 개수를 동일하게 맞춰주도록 구성될 수 있다. 제 1 셀 스트링(ST1)에서 복수의 유효 셀(SC10) 모두가 제 1 저항 상태(ERS)를 갖는 경우, 복수의 보상 셀 (CC10) 모두는 제 2 저항 상태(PGM)를 갖도록 만들 수 있다. 여기서, WL02 워드라인에 연결된 유효 셀(SC10)이 선택 셀(selected cell)일 수 있다. 제 2 셀 스트링(ST2)에서 복수의 유효 셀(SC10) 중 하나의 유효 셀(SC10)이 제 2 저항 상태(PGM)를 갖고 나머지 유효 셀(SC10)은 제 1 저항 상태(ERS)를 갖는 경우, 복수의 보상 셀(CC10) 중 하나의 보상 셀(CC10)이 제 1 저 항 상태(ERS)를 갖고 나머지 보상 셀(CC10)은 제 2 저항 상태(PGM)를 갖도록 만들 수 있다. 여기서, WL02 워드 라인에 연결된 유효 셀(SC10)이 선택 셀(selected cell)일 수 있다. 제 3 셀 스트링(ST3)에서 복수의 유효 셀(SC10) 중 두 개의 유효 셀(SC10)이 제 2 저항 상태(PGM)를 갖고 나머 지 유효 셀(SC10)은 제 1 저항 상태(ERS)를 갖는 경우, 복수의 보상 셀(CC10) 중 두 개의 보상 셀(CC10)이 제 1 저항 상태(ERS)를 갖고 나머지 보상 셀(CC10)은 제 2 저항 상태(PGM)를 갖도록 만들 수 있다. 여기서, WL02 워 드라인에 연결된 유효 셀(SC10)이 선택 셀(selected cell)일 수 있다. 따라서, 각각의 셀 스트링(ST1, ST2, ST3)에서 제 1 저항 상태(ERS)를 갖는 셀(C10)의 개수와 제 2 저항 상태 (PGM)를 갖는 셀(C10)의 개수가 동일할 수 있다. 따라서, 해당 셀 스트링(ST1, ST2 또는 ST3)에서 복수의 유효 셀(SC10)의 저항 상태의 변화에 따른 셀 스트링(ST1, ST2 또는 ST3)의 스트링 저항의 변화를 방지 내지 최소화 할 수 있다. 도 2에서는 각각의 셀 스트링(ST10)에서 복수의 유효 셀(SC10)의 개수와 복수의 보상 셀(CC10)의 개수가 동일하 고, 복수의 셀(C10) 각각은 제 1 저항 상태 및 제 2 저항 상태를 갖는 바이너리 셀(binary cell)인 경우를 설명 하였지만, 이는 예시적인 것이고, 경우에 따라, 다양하게 변화될 수 있다. 각각의 셀 스트링(ST10)에서 복수의 유효 셀(SC10)의 개수와 복수의 보상 셀(CC10)의 개수는 서로 다를 수도 있다. 또한, 복수의 셀(C10) 각각은 3 개 이상의 저항 상태를 갖는 멀티레벨 셀(multi-level cell)일 수도 있다. 낸드 플래시 메모리의 셀 스트링 어레이에서 하나의 셀 스트링에는 여러 셀들이 직렬로 연결되어 있기 때문에, 리드(read) 셀의 저항 상태(ex, 프로그램/소거 상태)에 따른 문턱전압 쉬프트(Vth shift) 이외에 셀 스트링에 연 결된 다른 셀들의 저항 상태(ex, 프로그램/소거 상태)에 따라 스트링 저항(string resistance)이 달라지고, 그 에 따른 전류 변화가 발생하게 된다. 특히, 뉴럴 네트워크에서는 비트라인들의 전류합을 이용하기 때문에 스트 링 저항에 따른 원치 않는 전류 변화가 발생하면, 뉴럴 네트워크의 성능이 저하될 수 있다. 본 발명의 실시예에 따르면, 이러한 문제를 효과적으로 개선 및 해결할 수 있다. 도 3은 보상 셀을 사용하지 않는 수직 낸드 플래시 타입의 반도체 소자에서 데이터 저장을 위한 복수의 셀의 저 항 상태 변화에 따라 스트링 저항이 변화되는 문제를 보여주는 그래프이다. 이때, 측정에 사용된 셀 스트링은 직렬로 연결된 16개의 셀을 포함하되, 보상 셀은 미포함한다. 상기 셀 스트링은 도 2의 제 1 셀 스트링(ST1)에 서 보상 셀 그룹(CG1) 없이, 16개의 유효 셀(SC10)만으로 구성된 것일 수 있다. 상기 측정은 WL01 워드라인에 대응하는 셀을 선택 셀로 설정하고, 나머지 15의 셀들을 하나씩 프로그래밍하면서 해당 비트라인에서 전류를 측 정하는 방식으로 이루어졌다. 즉, WL01 워드라인에 대응하는 셀을 선택 셀로 정하고, 나머지 15의 셀들을 하나 씩 프로그래밍하면서 WL01 워드라인에 대응하는 셀을 리드(read)하였다. 도 3을 참조하면, 해당 셀 스트링에 연결된 비선택 셀들이 하나씩 프로그래밍됨에 따라서, 스트링 저항이 증가 하고, 온(ON) 영역에서 선택 셀에 대하여 측정되는 비트라인 전류(IBL)가 점차 감소하는 것을 확인할 수 있다. 이때, 워드라인에 인가되는 리드(read) 전압(Vread)은 약 1.5 ∼ 2.5V 정도일 수 있고, 여기서는, 2V를 사용하였 다. 프로그래밍되는 비선택 셀의 개수가 하나씩 증가함에 따라, 비트라인 전류(IBL)는 약 1.78% 씩 감소하였다. 15개의 비선택 셀이 모두 프로그래밍된 경우, 약 25% 이상 비트라인 전류(IBL)가 감소하였다. 따라서, 보상 셀을 사용하지 않을 경우, 셀들의 저항 상태 변화에 따라 해당 셀 스트링의 스트링 저항이 비교적 크게 변화될 수 있 고, 결과적으로, 비트라인에서 측정되는 전류값이 크게 변화될 수 있다. 그러나, 본 발명의 실시예에 따르면, 이러한 스트링 저항의 변화 문제를 억제 내지 방지할 수 있다. 한편, 도 3에서 그래프의 X축 좌표에 해당하는 VWL은 워드라인에 인가되는 전압을 나타낸다. 도 4는 도 3의 측정에서 WL01 워드라인에 해당하는 셀을 리드(read)함에 있어서, 오버드라이브 전압(overdrive voltage)(Vpass - Vth)의 변화에 따른 문턱전압 변화량(ΔVth)을 측정한 결과를 보여주는 그래프이다. 여기서, Vpass는 선택 셀인 WL01 워드라인에 해당하는 셀을 리드(read)할 때, 리드(read) 감도를 높이기 위하여 비선택 셀들에 인가하는 패스 전압을 나타낸다. 또한, Vth는 셀의 문턱전압을 나타낸다. 도 4를 참조하면, WL01 워드라인에 해당하는 셀을 리드(read)할 때, Vpass를 높여줌으로써 스트링 저항에 셀들이 미치는 영향을 줄여주는 것을 시도할 수 있지만, 이 경우, 리드 디스터브(read disturb)가 강해져서 데이터 손 실이 발생할 수 있다. 따라서, Vpass를 인가하는 방법으로는 스트링 저항의 변화 문제를 극복하기가 어려울 수 있 다. 본 측정에서, 오버드라이브 전압(overdrive voltage)(Vpass - Vth)이 약 5V 이상일 때, 리드 디스터브(read disturb)가 확연히 증가하였다. 이에, 오버드라이브 전압(overdrive voltage)은 5V로 설정하여 읽기 동작(read operation)을 진행하였다. 도 5는 도 3의 측정에 적용된 수직 낸드 플래시 타입 반도체 소자에 포함된 셀의 프로그램/소거 윈도우 (program/erase window)를 보여주는 그래프이다. 도 5를 참조하면, 셀이 프로그램된 상태(PGM)에서의 I-V 커브와 상기 셀이 소거된 상태(ERS)에서의 I-V 커브 사 이의 수평 방향으로의 전압 차이가 프로그램/소거 윈도우(program/erase window)일 수 있다. 도 3의 측정에 있 어서, 프로그램/소거 윈도우(program/erase window)가 약 2V 정도인 셀이 사용되었다. 비교적 큰 윈도우를 갖는 셀을 사용하지 않고, 약 2V 정도의 윈도우를 갖는 셀을 사용하더라도, 도 3에서 설명한 바와 같은 문제가 발생 할 수 있다. 또한, Vth를 과도하게 높일 경우, 그로 인해, 리텐션(retention) 특성이 열화될 수 있기 때문에, Vth를 소정 레벨 이상 증가시키는 것은 바람직하지 않을 수 있다. 도 6은 본 발명의 일 실시예에 따른 수직 낸드 플래시 타입 반도체 소자와 비교예에 따른 수직 낸드 플래시 타 입 반도체 소자의 프로그램/소거(P/E) 사이클 횟수에 따른 측정 전류의 변화를 평가한 결과를 보여주는 그래프 이다. 상기 실시예에 따른 수직 낸드 플래시 타입 반도체 소자는 도 2와 같은 구조를 갖고, 여기서, 하나의 셀 스트링 에 포함된 복수의 유효 셀(SC10)의 개수는 8개이고, 복수의 보상 셀(CC10)의 개수는 8개였다. 제 1 셀 스트링 (ST1)에서 WL01 워드라인에 연결된 유효 셀을 선택 셀로 설정한 후, 복수의 유효 셀(SC10) 중 나머지 셀들을 하 나씩 프로그래밍하고, 그에 따라, 복수의 보상 셀(CC10)을 하나씩 소거(erasing)하면서, 상기 선택 셀에 대한 리드(read) 동작을 수행하였다. 또한, 상기 나머지 셀들을 모두 프로그래밍한 후에는, 상기 나머지 셀들을 하나 씩 소거(erasing)하고, 그에 따라, 복수의 보상 셀(CC10)을 하나씩 프로그래밍하면서, 상기 선택 셀에 대한 리 드(read) 동작을 수행하였다. 이러한 프로그램/소거(P/E) 사이클을 반복해서 수행하였다. 초기의 전류(Iinitial) 와 프로그램/소거(P/E) 후의 전류(IP/E)를 비교하여 전류가 얼마나 변화되었는지를 평가하였다. 상기 리드(read) 동작을 위한 리드(read) 전류는 2V 였다. Iinitial 및 IP/E는 모두 해당 비트라인에서 측정된 전류값이다. 한편, 상기 비교예에 따른 수직 낸드 플래시 타입 반도체 소자는 하나의 셀 스트링에 직렬로 연결된 16개의 셀 을 포함하되, 보상 셀은 미포함한다. 상기 셀 스트링은 도 2의 제 1 셀 스트링(ST1)에서 보상 셀 그룹(CG1) 없 이, 16개의 유효 셀(SC10)만으로 구성된 것일 수 있다. WL01 워드라인에 대응하는 셀을 선택 셀로 설정하고, 나 머지 15의 셀들을 하나씩 프로그래밍하면서 상기 선택 셀에 대한 리드(read) 동작을 수행하였다. 또한, 상기 나머지 셀들을 모두 프로그래밍한 후에는, 상기 나머지 셀들을 하나씩 소거(erasing)하면서 상기 선택 셀에 대한 리드(read) 동작을 수행하였다. 이러한 프로그램/소거(P/E) 사이클을 반복해서 수행하였다. 초기의 전류 (Iinitial)와 프로그램/소거(P/E) 후의 전류(IP/E)를 비교하여 전류가 얼마나 변화되었는지를 평가하였다. 상기 리 드(read) 동작을 위한 리드(read) 전류는 2V 였다. Iinitial 및 IP/E는 모두 해당 비트라인에서 측정된 전류값이다. 도 6을 참조하면, 보상 셀을 사용하지 않는 상기 비교예에 따른 수직 낸드 플래시 타입 반도체 소자의 경우, 비 선택 셀들(즉, 상기 나머지 셀들)의 저항 상태가 하나씩 변화됨에 따라, 상기 선택 셀에 대하여 측정되는 측정 전류가 크게 변화되는 것을 확인할 수 있다. 상기 비선택 셀들(즉, 상기 나머지 셀들)에서 프로그래밍된 셀들의 개수가 증가함에 따라 상기 측정 전류는 증가할 수 있고, 상기 비선택 셀들(즉, 상기 나머지 셀들)에서 소거된 셀들의 개수가 증가함에 따라 상기 측정 전류는 감소할 수 있다. 초기 전류(Iinitial)와 프로그램/소거(P/E) 후의 전류(IP/E)의 차이는 최대 약 25% 이상일 수 있다. 하나의 셀 스트링에 연결된 단위 셀들의 개수가 증가함에 따 라, 스트링 저항의 변화 문제는 더욱 심화될 수 있다. 반면, 보상 셀을 사용하는 상기 실시예에 따른 수직 낸드 플래시 타입 반도체 소자의 경우, 유효 셀들 중에서 비선택 셀들(즉, 상기 나머지 셀들)의 저항 상태가 변화되더라도, 상기 선택 셀에 대하여 측정되는 측정 전류가 거의 변화되지 않고 대체로 일정하게 유지되는 것을 확인할 수 있다. 이는 보상 셀들을 이용해서, 상기 비선택 셀들(즉, 상기 나머지 셀들)의 저항 상태의 변화에 따른 셀 스트링의 저항 변화를 억제한 결과일 수 있다. 따라 서, 동일한 선택 셀의 동일한 저항 상태에 대하여 거의 일정한 측정 전류값을 얻을 수 있다. 도 7은 도 6에서 설명한 실시예에 따른 수직 낸드 플래시 타입 반도체 소자에 대한 평가시 적용될 수 있는 프로 그램/소거(P/E) 사이클 및 전류 측정 방식을 예시적으로 보여주는 모식도이다. 도 7을 참조하면, 상기 실시예에 따른 수직 낸드 플래시 타입 반도체 소자는 도 2와 같은 구조를 갖고, 여기서, 하나의 셀 스트링에 포함된 복수의 유효 셀의 개수는 8개이고, 복수의 보상 셀의 개수는 8개였다. 이때, 상기 복수의 유효 셀은 시냅틱 셀, 즉, 시냅스 셀일 수 있다. 초기 상태에서 8개의 유효 셀은 프로그래밍된 상태일 수 있고, 8개의 보상 셀은 소거된 상태일 수 있다. 이때, 셀 스트링에서 상기 복수의 유효 셀 중 선택 셀에 대 한 리드(read) 동작을 수행할 수 있다. 그런 다음, 상기 복수의 유효 셀 중 나머지 셀들(비선택 셀들)을 하나씩 소거하고, 그에 따라, 상기 복수의 보상 셀을 하나씩 프로그래밍하면서, 상기 선택 셀에 대한 리드(read) 동작 을 수행할 수 있다. 또한, 상기 나머지 셀들을 모두 소거한 후에는, 상기 나머지 셀들을 하나씩 프로그래밍하고, 그에 따라, 상기 복수의 보상 셀을 하나씩 소거하면서, 상기 선택 셀에 대한 리드(read) 동작 을 수행할 수 있다. 이러한 프로그램/소거(P/E) 사이클을 반복해서 수행할 수 있다. 또는, 상기 초기 상태에서 8개의 유효 셀은 소거된 상태일 수 있고, 8개의 보상 셀은 프로그래밍된 상태일 수 있다. 이 경우, 상기 복수의 유효 셀 중 나머지 셀들(비선택 셀들)을 하나씩 프로그래밍하고, 그에 따라, 상기 복수의 보상 셀을 하나씩 소거하면서, 상기 선택 셀에 대한 리드(read) 동작을 수행할 수 있다. 또한, 상기 나 머지 셀들을 모두 프로그래밍한 후에는, 상기 나머지 셀들을 하나씩 소거하고, 그에 따라, 상기 복수의 보상 셀 을 하나씩 프로그래밍하면서, 상기 선택 셀에 대한 리드(read) 동작을 수행할 수 있다. 이러한 프로그램/소거 (P/E) 사이클을 반복해서 수행할 수 있다. 도 8은 도 6에서 설명한 실시예에 따른 수직 낸드 플래시 타입 반도체 소자에 대한 평가시 적용될 수 있는 프로 그램/소거(P/E) 사이클 및 전류 측정 방식을 예시적으로 보여주는 회로도이다. 도 8을 참조하면, 상기 실시예에 따른 수직 낸드 플래시 타입 반도체 소자는 도 2와 같은 구조를 갖되, 여기서, 하나의 셀 스트링(ST1)에 포함된 복수의 유효 셀(SC10)의 개수는 8개일 수 있고, 복수의 보상 셀(CC10)의 개수 는 8개일 수 있다. 셀 스트링(ST1)에서 WL01 워드라인에 연결된 유효 셀을 선택 셀로 설정한 후, 복수의 유효 셀(SC10) 중 나머지 셀들을 하나씩 프로그래밍하고, 그에 따라, 복수의 보상 셀(CC10)을 하나씩 소거하면서, 상 기 선택 셀에 대한 리드(read) 동작을 수행할 수 있다. 또한, 상기 나머지 셀들을 모두 프로그래밍한 후에는, 상기 나머지 셀들을 하나씩 소거하고, 그에 따라, 복수의 보상 셀(CC10)을 하나씩 프로그래밍하면서, 상기 선택 셀에 대한 리드(read) 동작을 수행할 수 있다. 이러한 프로그램/소거(P/E) 사이클을 반복해서 수행할 수 있다. 본 발명의 일 실시예에 따른 수직 낸드 플래시 타입 반도체 소자의 동작 방법은 상기 수직 낸드 플래시 타입 반 도체 소자를 마련하는 단계를 포함할 수 있다. 상기 수직 낸드 플래시 타입 반도체 소자는 도 1 및 도 2 등을 참조하여 설명한 바와 같은 구성을 가질 수 있다. 상기 수직 낸드 플래시 타입 반도체 소자는 수직하게 연장된복수의 셀 스트링을 포함할 수 있고, 상기 복수의 셀 스트링 각각은 수직하게 직렬로 연결된 복수의 셀을 포함 할 수 있으며, 상기 복수의 셀 스트링 각각에서 상기 복수의 셀은 데이터 저장을 위한 복수의 유효 셀 및 저항 보상을 위한 복수의 보상 셀을 포함할 수 있다. 상기 수직 낸드 플래시 타입 반도체 소자의 동작 방법은 상기 복수의 셀 스트링 중 하나의 셀 스트링에서 상기 복수의 유효 셀의 저항 상태에 따라 상기 복수의 보상 셀의 저 항 상태를 제어하는 단계를 포함할 수 있다. 상기 복수의 보상 셀의 저항 상태를 제어하는 단계에 의해 상기 셀 스트링에서 상기 복수의 유효 셀의 저항 상태의 변화에 따른 스트링 저항(string resistance)의 변화가 제어될 수 있다. 상기한 수직 낸드 플래시 타입 반도체 소자의 동작 방법에는 도 1 및 도 2 등을 참조하여 설명한 특징들이 모두 적용될 수 있다. 따라서, 상기 복수의 셀 각각은 복수의 저항 상태를 가질 수 있고, 상기 복수의 저항 상태는 제 1 저항 상태 및 상기 제 1 저항 상태의 역 저항 상태에 해당하는 제 2 저항 상태를 포함할 수 있으며, 상기 복수의 보상 셀의 저항 상태를 제어하는 단계에서 상기 셀 스트링의 상기 복수의 유효 셀 중 상기 제 1 저항 상 태를 갖는 유효 셀의 개수와 상기 복수의 보상 셀 중 상기 제 2 저항 상태를 갖는 보상 셀의 개수를 정해진 비 율로 맞춰줄 수 있다. 여기서, 상기 정해진 비율은, 예를 들어, 1:1 일 수 있지만, 경우에 따라서는, 1:1 이 아 닌 다른 비율일 수도 있다. 상기 복수의 셀 스트링 각각에서 상기 복수의 보상 셀의 개수는 상기 복수의 유효 셀의 개수와 동일할 수 있지 만, 다를 수도 있다. 후자의 경우, 상기 복수의 셀 스트링 각각에서 상기 복수의 보상 셀의 개수는 상기 복수의 유효 셀의 개수 보다 적을 수 있다. 일례로, 상기 복수의 셀 스트링 각각에서 상기 복수의 보상 셀의 개수는 상 기 복수의 유효 셀의 개수의 약 1/3 이상일 수 있다. 상기 셀 스트링 각각에서 복수의 유효 셀의 개수 보다 적 은 수의 보상 셀을 이용해서, 스트링 저항의 제어 내지 보상을 수행할 수 있다. 상기 복수의 셀 각각은 제 1 저항 상태 및 제 2 저항 상태를 갖는 바이너리 셀(binary cell)일 수 있다. 그러나, 경우에 따라, 상기 복수의 셀 각각은 상기 바이너리 셀(binary cell)이 아닌 3개 이상의 저항 상태를 갖는 멀티레벨 셀(multi-level cell)일 수도 있다. 상기 복수의 셀 스트링 각각에서 상기 복수의 보상 셀의 개수가 상기 복수의 유효 셀의 개수와 동일하고, 상기 복수의 셀 각각은 제 1 저항 상태 및 제 2 저항 상태를 갖는 바이너리 셀(binary cell)인 경우, 상기 복수의 보 상 셀의 저항 상태를 제어하는 단계에서 상기 셀 스트링의 상기 복수의 유효 셀 중 상기 제 1 저항 상태를 갖는 유효 셀의 개수와 상기 복수의 보상 셀 중 상기 제 2 저항 상태를 갖는 보상 셀의 개수를 동일하게 맞춰줄 수 있다. 또한, 상기 복수의 보상 셀의 저항 상태를 제어하는 단계에서 상기 셀 스트링의 상기 복수의 유효 셀 중 상기 제 2 저항 상태를 갖는 유효 셀의 개수와 상기 복수의 보상 셀 중 상기 제 1 저항 상태를 갖는 보상 셀의 개수를 동일하게 맞춰줄 수 있다. 상기 복수의 유효 셀은 시냅스(synapse)를 모방한 시냅틱 셀(synaptic cell)일 수 있다. 이 경우, 상기 수직 낸 드 플래시 타입 반도체 소자는 뉴로모픽 소자일 수 있다. 상기 뉴로모픽 소자의 경우, 데이터의 읽기 동작과 관 련해서, 복수의 비트라인 중 적어도 두 개의 비트라인에서 측정된 전류값들을 합산하도록 구성될 수 있다. 다시 말해, 상기 복수의 유효 셀을 시냅틱 소자(셀)로 사용하는 경우, 턴-온(turn-on) 영역에서 비트라인들에 흐르는 전류의 합을 사용할 수 있다. 따라서, 상기 뉴로모픽 소자는 뉴로모픽 소자가 아닌 메모리 소자와 비교하여, 측 정되는 전류값들을 더 정확하게 조정할 필요가 있다. 본 발명의 실시예에 따르면, 상기 복수의 유효 셀의 저항 상태의 변화하더라도 해당 셀 스트링의 스트링 저항을 일정하게 혹은 대체로 일정하게 유지시킬 수 있고, 가중 치합의 정확도 및 추론의 정확도를 높일 수 있으며, 결과적으로, 뉴럴 네트워크의 성능을 개선할 수 있다. 그 러나, 본 발명의 실시예에 따른 수직 낸드 플래시 타입 반도체 소자는 상기한 뉴로모픽 소자로 한정되지 아니하 고, 다른 용도의 소자로 사용될 수도 있다. 일례로, 상기 수직 낸드 플래시 타입 반도체 소자는 뉴로모픽 소자 가 아닌 메모리 소자로 사용될 수도 있다. 도 9는 수직 낸드 플래시 타입 반도체 소자를 이용한 뉴로모픽 소자를 개략적으로 보여주는 회로도이다. 도 10은 수직 낸드 플래시 타입 반도체 소자를 이용한 뉴럴 네트워크를 보여주는 개념도이다. 도 9 및 도 10을 참조하면, 뉴럴 네트워크와 하드웨어-기반 뉴로모픽 시스템(소자) 사이의 상관 관계는 아래의 수학식 1과 같이 주어질 수 있다. 수학식 1"}
{"patent_id": "10-2022-0094253", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "상기 수학식 1에서 O, W 및 X는 각각 출력(outputs), 가중치(wights) 및 입력(inputs)의 가중치 합(weighted sums)이다. 또한, I, G 및 V는 각각 IBL (비트라인 전류), 컨덕턴스(conductance) 및 입력 전압(input voltag e)의 합이다. 회로 규칙에 따르면, V에 G를 곱하면 BNN(binary neural network)의 가중치 합에 해당하는 I가 제공된다. 제안된 시냅스 아키텍처에서, n번째 층의 V-NAND 셀은 n번째 시냅스 레이어에 해당될 수 있다. 추론 하는 동안, 리드 바이어스(Vread)는 선택된 시냅스 셀들에 인가될 수 있고, 패스 바이어스(Vpass)는 시냅틱 스트링 을 통해 전류를 패스하도록 선택되지 않은 셀들에 인가될 수 있다. 그 다음, 전류가 비트라인에서 합산될 수 있 다. 본 발명의 실시예들에 따른 수직 낸드 플래시 타입 반도체 소자는 도 9에 도시된 바와 같은 뉴로모픽 소자(시스 템)에 적용될 수 있다. 이 경우, 가중치합의 정확도 및 추론의 정확도를 높일 수 있으며, 결과적으로, 뉴럴 네 트워크의 성능을 개선할 수 있다. 이상에서 설명한 본 발명의 실시예들에 따르면, 셀들의 저항 상태의 변화에 따른 셀 스트링의 저항 변화를 효과 적으로 제어할 수 있는 수직 낸드 플래시 타입 반도체 소자를 구현할 수 있다. 특히, 본 발명의 실시예들에 따 르면, 수직 낸드 플래시 구조를 뉴로모픽 소자/시스템에 적용함에 있어서, 하나의 셀 스트링에 연결된 복수의 셀의 저항 상태의 변화에 따른 상기 셀 스트링의 저항 변화를 제어함으로써, 연산 및 추론의 정확도를 높이고 뉴럴 네트워크의 성능을 향상시킬 수 있는 수직 낸드 플래시 타입 반도체 소자를 구현할 수 있다. 그러나, 본 발명의 실시예들에 따른 수직 낸드 플래시 타입 반도체 소자의 적용 분야는 뉴로모픽 소자로 한정되지 아니하고, 다른 분야의 소자에도 적용될 수 있다. 본 명세서에서는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발 명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것 이다. 해당 기술 분야에서 통상의 지식을 가진 자라면, 도 1 내지 도 10을 참조하여 설명한 실시예들에 따른 수 직 낸드 플래시 타입 반도체 소자 및 그 동작 방법이, 본 발명의 기술적 사상이 벗어나지 않는 범위 내에서, 다 양하게 치환, 변경 및 변형될 수 있음을 알 수 있을 것이다. 구체적인 예로, 본 발명의 실시예에 따른 기술 및 사상이 메모리 소자에 적용되는 경우, 하나의 셀 스트링에서 1개 내지 수 개의 보상 셀을 이용해서 셀 스트링의 저항을 적절히 조정/제어하는 것도 가능할 수 있다. 때문에 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다."}
{"patent_id": "10-2022-0094253", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 일 실시예에 따른 수직 낸드 플래시 타입 반도체 소자(vertical NAND flash type semiconductor device)를 개략적으로 보여주는 회로도이다. 도 2는 본 발명의 일 실시예에 따른 수직 낸드 플래시 타입 반도체 소자에 있어서 복수의 셀 스트링 각각에서유효 셀들의 저항 상태와 보상 셀들의 저항 상태를 소정 방식으로 맞춰준 경우를 예시적으로 보여주는 회로도이 다. 도 3은 보상 셀을 사용하지 않는 수직 낸드 플래시 타입의 반도체 소자에서 데이터 저장을 위한 복수의 셀의 저 항 상태 변화에 따라 스트링 저항이 변화되는 문제를 보여주는 그래프이다. 도 4는 도 3의 측정에서 WL01 워드라인에 해당하는 셀을 리드(read)함에 있어서, 오버드라이브 전압(overdrive voltage)(Vpass - Vth)의 변화에 따른 문턱전압 변화량(ΔVth)을 측정한 결과를 보여주는 그래프이다. 도 5는 도 3의 측정에 적용된 수직 낸드 플래시 타입 반도체 소자에 포함된 셀의 프로그램/소거 윈도우 (program/erase window)를 보여주는 그래프이다. 도 6은 본 발명의 일 실시예에 따른 수직 낸드 플래시 타입 반도체 소자와 비교예에 따른 수직 낸드 플래시 타 입 반도체 소자의 프로그램/소거(P/E) 사이클 횟수에 따른 측정 전류의 변화를 평가한 결과를 보여주는 그래프 이다. 도 7은 도 6에서 설명한 실시예에 따른 수직 낸드 플래시 타입 반도체 소자에 대한 평가시 적용될 수 있는 프로 그램/소거(P/E) 사이클 및 전류 측정 방식을 예시적으로 보여주는 모식도이다. 도 8은 도 6에서 설명한 실시예에 따른 수직 낸드 플래시 타입 반도체 소자에 대한 평가시 적용될 수 있는 프로 그램/소거(P/E) 사이클 및 전류 측정 방식을 예시적으로 보여주는 회로도이다. 도 9는 수직 낸드 플래시 타입 반도체 소자를 이용한 뉴로모픽 소자를 개략적으로 보여주는 회로도이다. 도 10은 수직 낸드 플래시 타입 반도체 소자를 이용한 뉴럴 네트워크를 보여주는 개념도이다."}
