Fitter report for MC68K
Wed Apr 09 03:06:10 2025
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. I/O Assignment Warnings
 19. PLL Usage Summary
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Fitter RAM Summary
 26. Routing Usage Summary
 27. I/O Rules Summary
 28. I/O Rules Details
 29. I/O Rules Matrix
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Wed Apr 09 03:06:10 2025       ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                   ; MC68K                                       ;
; Top-level Entity Name           ; MC68K                                       ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEMA5F31C6                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 2,626 / 32,070 ( 8 % )                      ;
; Total registers                 ; 1506                                        ;
; Total pins                      ; 224 / 457 ( 49 % )                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 2,494,656 / 4,065,280 ( 61 % )              ;
; Total RAM Blocks                ; 309 / 397 ( 78 % )                          ;
; Total DSP Blocks                ; 0 / 87 ( 0 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 1 / 6 ( 17 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Router Timing Optimization Level                                   ; MAXIMUM                               ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; On                                    ; Off                                   ;
; Placement Effort Multiplier                                        ; 4.0                                   ; 1.0                                   ;
; Device I/O Standard                                                ; 3.3-V LVTTL                           ;                                       ;
; Periphery to Core Placement and Routing Optimization               ; On                                    ; Off                                   ;
; Auto Packed Registers                                              ; Normal                                ; Auto                                  ;
; Perform Physical Synthesis for Combinational Logic for Performance ; On                                    ; Off                                   ;
; Perform Register Duplication for Performance                       ; On                                    ; Off                                   ;
; Perform Register Retiming for Performance                          ; On                                    ; Off                                   ;
; Fitter Effort                                                      ; Standard Fit                          ; Auto Fit                              ;
; Synchronizer Identification                                        ; Auto                                  ; Off                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.44        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.3%      ;
;     Processor 3            ;   3.2%      ;
;     Processor 4            ;   3.1%      ;
;     Processor 5            ;   3.1%      ;
;     Processor 6            ;   3.0%      ;
;     Processor 7            ;   3.0%      ;
;     Processor 8            ;   3.0%      ;
;     Processor 9            ;   2.8%      ;
;     Processor 10           ;   2.8%      ;
;     Processor 11           ;   2.8%      ;
;     Processor 12           ;   2.8%      ;
;     Processor 13           ;   2.8%      ;
;     Processor 14           ;   2.8%      ;
;     Processor 15           ;   2.8%      ;
;     Processor 16           ;   2.8%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                     ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                   ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; ClockGen:b2v_inst7|ClockGen_0002:clockgen_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                                            ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ClockGen:b2v_inst7|ClockGen_0002:clockgen_inst|altera_pll:altera_pll_i|outclk_wire[2]~CLKENA0                                                                                                                                                                                                                                                            ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ClockGen:b2v_inst7|ClockGen_0002:clockgen_inst|altera_pll:altera_pll_i|outclk_wire[3]~CLKENA0                                                                                                                                                                                                                                                            ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; Reset_L~inputCLKENA0                                                                                                                                                                                                                                                                                                                                     ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; vga_system:vga_system_inst|vga_system_video_vga_controller_0:video_vga_controller_0|VGA_B[0]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_B[0]~output                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; vga_system:vga_system_inst|vga_system_video_vga_controller_0:video_vga_controller_0|VGA_B[1]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_B[1]~output                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; vga_system:vga_system_inst|vga_system_video_vga_controller_0:video_vga_controller_0|VGA_B[2]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_B[2]~output                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; vga_system:vga_system_inst|vga_system_video_vga_controller_0:video_vga_controller_0|VGA_B[3]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_B[3]~output                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; vga_system:vga_system_inst|vga_system_video_vga_controller_0:video_vga_controller_0|VGA_B[4]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_B[4]~output                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; vga_system:vga_system_inst|vga_system_video_vga_controller_0:video_vga_controller_0|VGA_B[5]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_B[5]~output                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; vga_system:vga_system_inst|vga_system_video_vga_controller_0:video_vga_controller_0|VGA_B[6]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_B[6]~output                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; vga_system:vga_system_inst|vga_system_video_vga_controller_0:video_vga_controller_0|VGA_B[7]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_B[7]~output                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; vga_system:vga_system_inst|vga_system_video_vga_controller_0:video_vga_controller_0|VGA_G[0]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_G[0]~output                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; vga_system:vga_system_inst|vga_system_video_vga_controller_0:video_vga_controller_0|VGA_G[1]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_G[1]~output                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; vga_system:vga_system_inst|vga_system_video_vga_controller_0:video_vga_controller_0|VGA_G[2]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_G[2]~output                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; vga_system:vga_system_inst|vga_system_video_vga_controller_0:video_vga_controller_0|VGA_G[3]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_G[3]~output                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; vga_system:vga_system_inst|vga_system_video_vga_controller_0:video_vga_controller_0|VGA_G[4]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_G[4]~output                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; vga_system:vga_system_inst|vga_system_video_vga_controller_0:video_vga_controller_0|VGA_G[5]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_G[5]~output                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; vga_system:vga_system_inst|vga_system_video_vga_controller_0:video_vga_controller_0|VGA_G[6]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_G[6]~output                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; vga_system:vga_system_inst|vga_system_video_vga_controller_0:video_vga_controller_0|VGA_G[7]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_G[7]~output                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; vga_system:vga_system_inst|vga_system_video_vga_controller_0:video_vga_controller_0|VGA_R[0]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_R[0]~output                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; vga_system:vga_system_inst|vga_system_video_vga_controller_0:video_vga_controller_0|VGA_R[1]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_R[1]~output                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; vga_system:vga_system_inst|vga_system_video_vga_controller_0:video_vga_controller_0|VGA_R[2]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_R[2]~output                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; vga_system:vga_system_inst|vga_system_video_vga_controller_0:video_vga_controller_0|VGA_R[3]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_R[3]~output                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; vga_system:vga_system_inst|vga_system_video_vga_controller_0:video_vga_controller_0|VGA_R[4]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_R[4]~output                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; vga_system:vga_system_inst|vga_system_video_vga_controller_0:video_vga_controller_0|VGA_R[5]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_R[5]~output                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; vga_system:vga_system_inst|vga_system_video_vga_controller_0:video_vga_controller_0|VGA_R[6]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_R[6]~output                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; vga_system:vga_system_inst|vga_system_video_vga_controller_0:video_vga_controller_0|VGA_R[7]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_R[7]~output                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; BufferSystem:buffer_system_inst|ShadowBuffer:ShadowBuffer_inst|altsyncram:altsyncram_component|altsyncram_24r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BufferSystem:buffer_system_inst|ShadowBuffer:ShadowBuffer_inst|altsyncram:altsyncram_component|altsyncram_24r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; BufferSystem:buffer_system_inst|ShadowBuffer:ShadowBuffer_inst|altsyncram:altsyncram_component|altsyncram_24r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BufferSystem:buffer_system_inst|ShadowBuffer:ShadowBuffer_inst|altsyncram:altsyncram_component|altsyncram_24r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; BufferSystem:buffer_system_inst|ShadowBuffer:ShadowBuffer_inst|altsyncram:altsyncram_component|altsyncram_24r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:no_name_gen:info_rom_sr|word_counter[2]                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BufferSystem:buffer_system_inst|ShadowBuffer:ShadowBuffer_inst|altsyncram:altsyncram_component|altsyncram_24r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:no_name_gen:info_rom_sr|word_counter[2]~DUPLICATE                                                                                                                            ;                  ;                       ;
; BufferSystem:buffer_system_inst|ShadowBuffer:ShadowBuffer_inst|altsyncram:altsyncram_component|altsyncram_24r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:no_name_gen:info_rom_sr|word_counter[3]                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BufferSystem:buffer_system_inst|ShadowBuffer:ShadowBuffer_inst|altsyncram:altsyncram_component|altsyncram_24r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:no_name_gen:info_rom_sr|word_counter[3]~DUPLICATE                                                                                                                            ;                  ;                       ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|CurrentState[1]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Dram:b2v_inst2|M68kDramController_Verilog:inst1|CurrentState[1]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|CurrentState[2]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Dram:b2v_inst2|M68kDramController_Verilog:inst1|CurrentState[2]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|CurrentState[3]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Dram:b2v_inst2|M68kDramController_Verilog:inst1|CurrentState[3]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|CurrentState[4]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Dram:b2v_inst2|M68kDramController_Verilog:inst1|CurrentState[4]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|RefreshCounter[0]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Dram:b2v_inst2|M68kDramController_Verilog:inst1|RefreshCounter[0]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|RefreshCounter[1]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Dram:b2v_inst2|M68kDramController_Verilog:inst1|RefreshCounter[1]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|RefreshCounter[2]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Dram:b2v_inst2|M68kDramController_Verilog:inst1|RefreshCounter[2]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|RefreshCounter[3]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Dram:b2v_inst2|M68kDramController_Verilog:inst1|RefreshCounter[3]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|RefreshTimer[3]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Dram:b2v_inst2|M68kDramController_Verilog:inst1|RefreshTimer[3]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|RefreshTimer[4]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Dram:b2v_inst2|M68kDramController_Verilog:inst1|RefreshTimer[4]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|RefreshTimer[9]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Dram:b2v_inst2|M68kDramController_Verilog:inst1|RefreshTimer[9]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|ResetOut_L                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Dram:b2v_inst2|M68kDramController_Verilog:inst1|ResetOut_L~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|Timer[0]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Dram:b2v_inst2|M68kDramController_Verilog:inst1|Timer[0]~DUPLICATE                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|Timer[2]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Dram:b2v_inst2|M68kDramController_Verilog:inst1|Timer[2]~DUPLICATE                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|Timer[5]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Dram:b2v_inst2|M68kDramController_Verilog:inst1|Timer[5]~DUPLICATE                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|Timer[6]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Dram:b2v_inst2|M68kDramController_Verilog:inst1|Timer[6]~DUPLICATE                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|Timer[7]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Dram:b2v_inst2|M68kDramController_Verilog:inst1|Timer[7]~DUPLICATE                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|Timer[8]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Dram:b2v_inst2|M68kDramController_Verilog:inst1|Timer[8]~DUPLICATE                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|Timer[11]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Dram:b2v_inst2|M68kDramController_Verilog:inst1|Timer[11]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; I2C_AV_Config:I2C_Configure_Audio_Chip|I2C_Controller:u0|SD_COUNTER[4]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_AV_Config:I2C_Configure_Audio_Chip|I2C_Controller:u0|SD_COUNTER[4]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; I2C_AV_Config:I2C_Configure_Audio_Chip|mI2C_CLK_DIV[2]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_AV_Config:I2C_Configure_Audio_Chip|mI2C_CLK_DIV[2]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; I2C_AV_Config:I2C_Configure_Audio_Chip|mI2C_CLK_DIV[5]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_AV_Config:I2C_Configure_Audio_Chip|mI2C_CLK_DIV[5]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; I2C_AV_Config:I2C_Configure_Audio_Chip|mI2C_CLK_DIV[12]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_AV_Config:I2C_Configure_Audio_Chip|mI2C_CLK_DIV[12]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; I2C_AV_Config:I2C_Configure_Audio_Chip|mI2C_CLK_DIV[13]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_AV_Config:I2C_Configure_Audio_Chip|mI2C_CLK_DIV[13]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; I2C_AV_Config:I2C_Configure_Audio_Chip|mI2C_CLK_DIV[15]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_AV_Config:I2C_Configure_Audio_Chip|mI2C_CLK_DIV[15]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; M68000CPU:b2v_inst17|BusRequestLogic:inst1|Current_state[1]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:b2v_inst17|BusRequestLogic:inst1|Current_state[1]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; M68000CPU:b2v_inst17|BusRequestLogic:inst1|Current_state[2]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:b2v_inst17|BusRequestLogic:inst1|Current_state[2]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|Z_error                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|Z_error~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|div_reg[5]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|div_reg[5]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|div_reg[10]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|div_reg[10]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|div_reg[18]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|div_reg[18]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|div_reg[21]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|div_reg[21]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|div_reg[28]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|div_reg[28]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|execOPC                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|execOPC~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|exec_ROT                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|exec_ROT~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|exec_write_back                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|exec_write_back~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|micro_state[0]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|micro_state[0]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|micro_state[1]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|micro_state[1]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|micro_state[2]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|micro_state[2]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|micro_state[3]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|micro_state[3]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|micro_state[4]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|micro_state[4]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|micro_state[6]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|micro_state[6]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|movem_addr                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|movem_addr~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|mulu_reg[4]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|mulu_reg[4]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|mulu_reg[6]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|mulu_reg[6]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|mulu_reg[8]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|mulu_reg[8]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|mulu_reg[13]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|mulu_reg[13]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|state[1]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|state[1]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|stop                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|stop~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|use_direct_data                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|use_direct_data~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; M68000CPU:b2v_inst17|TG68:inst|as_s                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:b2v_inst17|TG68:inst|as_s~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; M68000CPU:b2v_inst17|TG68:inst|rw_s                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:b2v_inst17|TG68:inst|rw_s~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; M68000CPU:b2v_inst17|TG68:inst|uds_e                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:b2v_inst17|TG68:inst|uds_e~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; M68000CPU:b2v_inst17|TG68:inst|uds_s                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:b2v_inst17|TG68:inst|uds_s~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; OnChipIO:b2v_inst8|Timer:Timer1|DataRegister[4]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipIO:b2v_inst8|Timer:Timer1|DataRegister[4]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; OnChipIO:b2v_inst8|Timer:Timer1|TheTimer[19]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipIO:b2v_inst8|Timer:Timer1|TheTimer[19]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; OnChipIO:b2v_inst8|Timer:Timer1|TheTimer[21]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipIO:b2v_inst8|Timer:Timer1|TheTimer[21]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; OnChipIO:b2v_inst8|Timer:Timer2|ControlRegister[1]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipIO:b2v_inst8|Timer:Timer2|ControlRegister[1]~DUPLICATE                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; OnChipIO:b2v_inst8|Timer:Timer2|TheTimer[7]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipIO:b2v_inst8|Timer:Timer2|TheTimer[7]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; OnChipIO:b2v_inst8|Timer:Timer2|TheTimer[16]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipIO:b2v_inst8|Timer:Timer2|TheTimer[16]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; OnChipIO:b2v_inst8|Timer:Timer3|DataRegister[0]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipIO:b2v_inst8|Timer:Timer3|DataRegister[0]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; OnChipIO:b2v_inst8|Timer:Timer3|TheTimer[16]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipIO:b2v_inst8|Timer:Timer3|TheTimer[16]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; OnChipIO:b2v_inst8|Timer:Timer3|TheTimer[21]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipIO:b2v_inst8|Timer:Timer3|TheTimer[21]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; OnChipIO:b2v_inst8|Timer:Timer4|ControlRegister[1]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipIO:b2v_inst8|Timer:Timer4|ControlRegister[1]~DUPLICATE                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; OnChipIO:b2v_inst8|Timer:Timer4|TheTimer[17]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipIO:b2v_inst8|Timer:Timer4|TheTimer[17]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; OnChipIO:b2v_inst8|Timer:Timer5|DataRegister[2]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipIO:b2v_inst8|Timer:Timer5|DataRegister[2]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; OnChipIO:b2v_inst8|Timer:Timer5|TheTimer[7]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipIO:b2v_inst8|Timer:Timer5|TheTimer[7]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; OnChipIO:b2v_inst8|Timer:Timer5|TheTimer[20]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipIO:b2v_inst8|Timer:Timer5|TheTimer[20]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; OnChipIO:b2v_inst8|Timer:Timer6|DataRegister[4]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipIO:b2v_inst8|Timer:Timer6|DataRegister[4]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; OnChipIO:b2v_inst8|Timer:Timer6|TheTimer[4]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipIO:b2v_inst8|Timer:Timer6|TheTimer[4]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; OnChipIO:b2v_inst8|Timer:Timer6|TheTimer[5]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipIO:b2v_inst8|Timer:Timer6|TheTimer[5]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; OnChipIO:b2v_inst8|Timer:Timer6|TheTimer[6]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipIO:b2v_inst8|Timer:Timer6|TheTimer[6]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; OnChipIO:b2v_inst8|Timer:Timer6|TheTimer[7]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipIO:b2v_inst8|Timer:Timer6|TheTimer[7]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; OnChipIO:b2v_inst8|Timer:Timer6|TheTimer[14]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipIO:b2v_inst8|Timer:Timer6|TheTimer[14]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; OnChipIO:b2v_inst8|Timer:Timer6|TheTimer[15]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipIO:b2v_inst8|Timer:Timer6|TheTimer[15]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; OnChipIO:b2v_inst8|Timer:Timer7|DataRegister[7]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipIO:b2v_inst8|Timer:Timer7|DataRegister[7]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; OnChipIO:b2v_inst8|Timer:Timer7|TheTimer[2]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipIO:b2v_inst8|Timer:Timer7|TheTimer[2]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; OnChipIO:b2v_inst8|Timer:Timer8|DataRegister[7]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipIO:b2v_inst8|Timer:Timer8|DataRegister[7]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; OnChipIO:b2v_inst8|Timer:Timer8|TheTimer[7]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipIO:b2v_inst8|Timer:Timer8|TheTimer[7]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; OnChipIO:b2v_inst8|Timer:Timer8|TheTimer[17]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipIO:b2v_inst8|Timer:Timer8|TheTimer[17]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; OnChipM68xxIO:b2v_inst11|ACIA_6850:inst16|ACIA_RX:RxDev|RxAck                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipM68xxIO:b2v_inst11|ACIA_6850:inst16|ACIA_RX:RxDev|RxAck~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; OnChipM68xxIO:b2v_inst11|ACIA_6850:inst16|ACIA_RX:RxDev|RxState[0]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipM68xxIO:b2v_inst11|ACIA_6850:inst16|ACIA_RX:RxDev|RxState[0]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; OnChipM68xxIO:b2v_inst11|ACIA_6850:inst16|ACIA_TX:TxDev|TxBitCount[0]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipM68xxIO:b2v_inst11|ACIA_6850:inst16|ACIA_TX:TxDev|TxBitCount[0]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; OnChipM68xxIO:b2v_inst11|ACIA_6850:inst16|ACIA_TX:TxDev|TxBitCount[2]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipM68xxIO:b2v_inst11|ACIA_6850:inst16|ACIA_TX:TxDev|TxBitCount[2]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; OnChipM68xxIO:b2v_inst11|ACIA_6850:inst16|ACIA_TX:TxDev|TxClkCnt[1]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipM68xxIO:b2v_inst11|ACIA_6850:inst16|ACIA_TX:TxDev|TxClkCnt[1]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; OnChipM68xxIO:b2v_inst11|ACIA_6850:inst16|ACIA_TX:TxDev|TxClkCnt[5]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipM68xxIO:b2v_inst11|ACIA_6850:inst16|ACIA_TX:TxDev|TxClkCnt[5]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; OnChipM68xxIO:b2v_inst11|ACIA_6850:inst16|ACIA_TX:TxDev|TxReq                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipM68xxIO:b2v_inst11|ACIA_6850:inst16|ACIA_TX:TxDev|TxReq~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; OnChipM68xxIO:b2v_inst11|ACIA_6850:inst16|ACIA_TX:TxDev|TxState[0]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipM68xxIO:b2v_inst11|ACIA_6850:inst16|ACIA_TX:TxDev|TxState[0]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst3|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|address_reg_a[1]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst3|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|address_reg_a[1]~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst4|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|address_reg_a[1]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst4|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|address_reg_a[1]~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst4|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|address_reg_a[1]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst4|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|address_reg_a[1]~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst5|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|address_reg_a[0]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst5|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|address_reg_a[0]~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst5|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|address_reg_a[1]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst5|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|address_reg_a[1]~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst5|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|address_reg_a[0]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst5|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|address_reg_a[0]~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst5|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|address_reg_a[1]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst5|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|address_reg_a[1]~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|address_reg_a[0]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|address_reg_a[0]~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]~DUPLICATE                             ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[6]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[6]~DUPLICATE                          ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~DUPLICATE ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[0]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[0]~DUPLICATE    ;                  ;                       ;
; vga_system:vga_system_inst|vga_system_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|line_address[5]                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_system:vga_system_inst|vga_system_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|line_address[5]~DUPLICATE                                                                                                                                                                                                                                                  ;                  ;                       ;
; vga_system:vga_system_inst|vga_system_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|pending_reads[2]                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_system:vga_system_inst|vga_system_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|pending_reads[2]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; vga_system:vga_system_inst|vga_system_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|s_pixel_buffer[0]                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_system:vga_system_inst|vga_system_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|s_pixel_buffer[0]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; vga_system:vga_system_inst|vga_system_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|s_pixel_buffer[1]                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_system:vga_system_inst|vga_system_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|s_pixel_buffer[1]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; vga_system:vga_system_inst|vga_system_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_vag1:auto_generated|a_dpfifo_k2a1:dpfifo|cntr_i2b:wr_ptr|counter_reg_bit[1]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_system:vga_system_inst|vga_system_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_vag1:auto_generated|a_dpfifo_k2a1:dpfifo|cntr_i2b:wr_ptr|counter_reg_bit[1]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; vga_system:vga_system_inst|vga_system_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_vag1:auto_generated|a_dpfifo_k2a1:dpfifo|cntr_u27:usedw_counter|counter_reg_bit[2]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_system:vga_system_inst|vga_system_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_vag1:auto_generated|a_dpfifo_k2a1:dpfifo|cntr_u27:usedw_counter|counter_reg_bit[2]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; vga_system:vga_system_inst|vga_system_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_vag1:auto_generated|a_dpfifo_k2a1:dpfifo|full_dff                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_system:vga_system_inst|vga_system_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_vag1:auto_generated|a_dpfifo_k2a1:dpfifo|full_dff~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; vga_system:vga_system_inst|vga_system_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_vag1:auto_generated|a_dpfifo_k2a1:dpfifo|usedw_is_1_dff                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_system:vga_system_inst|vga_system_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_vag1:auto_generated|a_dpfifo_k2a1:dpfifo|usedw_is_1_dff~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; vga_system:vga_system_inst|vga_system_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_vag1:auto_generated|a_dpfifo_k2a1:dpfifo|usedw_is_2_dff                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_system:vga_system_inst|vga_system_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_vag1:auto_generated|a_dpfifo_k2a1:dpfifo|usedw_is_2_dff~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; vga_system:vga_system_inst|vga_system_video_vga_controller_0:video_vga_controller_0|altera_up_avalon_video_vga_timing:VGA_Timing|pixel_counter[4]                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_system:vga_system_inst|vga_system_video_vga_controller_0:video_vga_controller_0|altera_up_avalon_video_vga_timing:VGA_Timing|pixel_counter[4]~DUPLICATE                                                                                                                                                                                                        ;                  ;                       ;
; vga_system:vga_system_inst|vga_system_video_vga_controller_0:video_vga_controller_0|altera_up_avalon_video_vga_timing:VGA_Timing|pixel_counter[6]                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_system:vga_system_inst|vga_system_video_vga_controller_0:video_vga_controller_0|altera_up_avalon_video_vga_timing:VGA_Timing|pixel_counter[6]~DUPLICATE                                                                                                                                                                                                        ;                  ;                       ;
; vga_system:vga_system_inst|vga_system_video_vga_controller_0:video_vga_controller_0|altera_up_avalon_video_vga_timing:VGA_Timing|pixel_counter[8]                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_system:vga_system_inst|vga_system_video_vga_controller_0:video_vga_controller_0|altera_up_avalon_video_vga_timing:VGA_Timing|pixel_counter[8]~DUPLICATE                                                                                                                                                                                                        ;                  ;                       ;
; vga_system:vga_system_inst|vga_system_video_vga_controller_0:video_vga_controller_0|altera_up_avalon_video_vga_timing:VGA_Timing|pixel_counter[9]                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_system:vga_system_inst|vga_system_video_vga_controller_0:video_vga_controller_0|altera_up_avalon_video_vga_timing:VGA_Timing|pixel_counter[9]~DUPLICATE                                                                                                                                                                                                        ;                  ;                       ;
; vga_system:vga_system_inst|vga_system_video_vga_controller_0:video_vga_controller_0|altera_up_avalon_video_vga_timing:VGA_Timing|pixel_counter[10]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_system:vga_system_inst|vga_system_video_vga_controller_0:video_vga_controller_0|altera_up_avalon_video_vga_timing:VGA_Timing|pixel_counter[10]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; vga_system:vga_system_inst|vga_system_video_vga_controller_0:video_vga_controller_0|s_mode                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_system:vga_system_inst|vga_system_video_vga_controller_0:video_vga_controller_0|s_mode~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; video_pixel_buffer_dma_0_avalon_pixel_dma_master_readdatavalid                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; video_pixel_buffer_dma_0_avalon_pixel_dma_master_readdatavalid~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                               ;
+---------------+----------------+--------------+------------------+---------------+----------------+
; Name          ; Ignored Entity ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source ;
+---------------+----------------+--------------+------------------+---------------+----------------+
; Location      ;                ;              ; Can0_RX          ; PIN_Y17       ; QSF Assignment ;
; Location      ;                ;              ; Can0_TX          ; PIN_AC18      ; QSF Assignment ;
; Location      ;                ;              ; Can1_RX          ; PIN_Y18       ; QSF Assignment ;
; Location      ;                ;              ; Can1_TX          ; PIN_AD17      ; QSF Assignment ;
; Location      ;                ;              ; GraphicsSelect_L ; PIN_F6        ; QSF Assignment ;
; Location      ;                ;              ; LCD_BLON         ; PIN_AK29      ; QSF Assignment ;
; Location      ;                ;              ; LCD_Contrast_DE1 ; PIN_AG26      ; QSF Assignment ;
; Location      ;                ;              ; LCD_E            ; PIN_AJ27      ; QSF Assignment ;
; Location      ;                ;              ; LCD_ON           ; PIN_AH27      ; QSF Assignment ;
; Location      ;                ;              ; LCD_RW           ; PIN_AK28      ; QSF Assignment ;
; Location      ;                ;              ; PS2_CLK          ; PIN_AD7       ; QSF Assignment ;
; Location      ;                ;              ; PS2_DAT          ; PIN_AE7       ; QSF Assignment ;
; Location      ;                ;              ; SCL              ; PIN_AJ17      ; QSF Assignment ;
; Location      ;                ;              ; SDA              ; PIN_AJ16      ; QSF Assignment ;
; Location      ;                ;              ; SSN_O[0]         ; PIN_AE19      ; QSF Assignment ;
; Location      ;                ;              ; miso_i           ; PIN_AF21      ; QSF Assignment ;
; Location      ;                ;              ; mosi_o           ; PIN_AF20      ; QSF Assignment ;
; Location      ;                ;              ; sck_o            ; PIN_AE18      ; QSF Assignment ;
; Global Signal ; MC68K          ; Clk_50Mhz    ; *                ; GLOBAL CLOCK  ; QSF Assignment ;
; I/O Standard  ; MC68K          ;              ; PS2_CLK          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard  ; MC68K          ;              ; PS2_DAT          ; 3.3-V LVTTL   ; QSF Assignment ;
+---------------+----------------+--------------+------------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 6359 ) ; 0.00 % ( 0 / 6359 )        ; 0.00 % ( 0 / 6359 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 6359 ) ; 0.00 % ( 0 / 6359 )        ; 0.00 % ( 0 / 6359 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                                                      ;
+----------------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+-------------------------------------------------+
; Partition Name                         ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                                        ;
+----------------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+-------------------------------------------------+
; Top                                    ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                                 ;
; I2C_AV_Config:I2C_Configure_Audio_Chip ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ; I2C_AV_Config:I2C_Configure_Audio_Chip          ;
; M68kDramController_Verilog:inst1       ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ; Dram:b2v_inst2|M68kDramController_Verilog:inst1 ;
; sld_hub:auto_hub                       ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub                                ;
; hard_block:auto_generated_inst         ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst                  ;
+----------------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                             ;
+----------------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                         ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+----------------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                                    ; 0.00 % ( 0 / 6109 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; I2C_AV_Config:I2C_Configure_Audio_Chip ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
; M68kDramController_Verilog:inst1       ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub                       ; 0.00 % ( 0 / 221 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst         ; 0.00 % ( 0 / 29 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+----------------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/CosmicImpalasM68K/MC68K.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2,626 / 32,070        ; 8 %   ;
; ALMs needed [=A-B+C]                                        ; 2,626                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2,861 / 32,070        ; 9 %   ;
;         [a] ALMs used for LUT logic and registers           ; 411                   ;       ;
;         [b] ALMs used for LUT logic                         ; 2,180                 ;       ;
;         [c] ALMs used for registers                         ; 270                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 270 / 32,070          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 35 / 32,070           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 1                     ;       ;
;         [c] Due to LAB input limits                         ; 34                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 383 / 3,207           ; 12 %  ;
;     -- Logic LABs                                           ; 383                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 4,095                 ;       ;
;     -- 7 input functions                                    ; 101                   ;       ;
;     -- 6 input functions                                    ; 1,111                 ;       ;
;     -- 5 input functions                                    ; 856                   ;       ;
;     -- 4 input functions                                    ; 669                   ;       ;
;     -- <=3 input functions                                  ; 1,358                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 247                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 1,482                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 1,360 / 64,140        ; 2 %   ;
;         -- Secondary logic registers                        ; 122 / 64,140          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 1,361                 ;       ;
;         -- Routing optimization registers                   ; 121                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 224 / 457             ; 49 %  ;
;     -- Clock pins                                           ; 6 / 8                 ; 75 %  ;
;     -- Dedicated input pins                                 ; 3 / 21                ; 14 %  ;
; I/O registers                                               ; 24                    ;       ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 309 / 397             ; 78 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 2,494,656 / 4,065,280 ; 61 %  ;
; Total block memory implementation bits                      ; 3,164,160 / 4,065,280 ; 78 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 87                ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 6                 ; 17 %  ;
; Global signals                                              ; 4                     ;       ;
;     -- Global clocks                                        ; 4 / 16                ; 25 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 5.2% / 5.1% / 5.7%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 30.6% / 30.8% / 29.8% ;       ;
; Maximum fan-out                                             ; 1382                  ;       ;
; Highest non-global fan-out                                  ; 344                   ;       ;
; Total fan-out                                               ; 29186                 ;       ;
; Average fan-out                                             ; 4.43                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                                                                              ;
+-------------------------------------------------------------+-----------------------+----------------------------------------+----------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; I2C_AV_Config:I2C_Configure_Audio_Chip ; M68kDramController_Verilog:inst1 ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+----------------------------------------+----------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2544 / 32070 ( 8 % )  ; 0 / 32070 ( 0 % )                      ; 0 / 32070 ( 0 % )                ; 83 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 2544                  ; 0                                      ; 0                                ; 83                    ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2763 / 32070 ( 9 % )  ; 0 / 32070 ( 0 % )                      ; 0 / 32070 ( 0 % )                ; 98 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 387                   ; 0                                      ; 0                                ; 24                    ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 2139                  ; 0                                      ; 0                                ; 41                    ; 0                              ;
;         [c] ALMs used for registers                         ; 237                   ; 0                                      ; 0                                ; 33                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                                      ; 0                                ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 253 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )                      ; 0 / 32070 ( 0 % )                ; 16 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 34 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )                      ; 0 / 32070 ( 0 % )                ; 1 / 32070 ( < 1 % )   ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                                      ; 0                                ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                                      ; 0                                ; 1                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 34                    ; 0                                      ; 0                                ; 0                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                                      ; 0                                ; 0                     ; 0                              ;
;                                                             ;                       ;                                        ;                                  ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                                    ; Low                              ; Low                   ; Low                            ;
;                                                             ;                       ;                                        ;                                  ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 369 / 3207 ( 12 % )   ; 0 / 3207 ( 0 % )                       ; 0 / 3207 ( 0 % )                 ; 14 / 3207 ( < 1 % )   ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 369                   ; 0                                      ; 0                                ; 14                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                                      ; 0                                ; 0                     ; 0                              ;
;                                                             ;                       ;                                        ;                                  ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 3988                  ; 0                                      ; 0                                ; 107                   ; 0                              ;
;     -- 7 input functions                                    ; 98                    ; 0                                      ; 0                                ; 3                     ; 0                              ;
;     -- 6 input functions                                    ; 1089                  ; 0                                      ; 0                                ; 22                    ; 0                              ;
;     -- 5 input functions                                    ; 827                   ; 0                                      ; 0                                ; 29                    ; 0                              ;
;     -- 4 input functions                                    ; 656                   ; 0                                      ; 0                                ; 13                    ; 0                              ;
;     -- <=3 input functions                                  ; 1318                  ; 0                                      ; 0                                ; 40                    ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 207                   ; 0                                      ; 0                                ; 40                    ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                                      ; 0                                ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                                      ; 0                                ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                                      ; 0                                ; 0                     ; 0                              ;
;                                                             ;                       ;                                        ;                                  ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                                      ; 0                                ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                        ;                                  ;                       ;                                ;
;         -- Primary logic registers                          ; 1246 / 64140 ( 2 % )  ; 0 / 64140 ( 0 % )                      ; 0 / 64140 ( 0 % )                ; 114 / 64140 ( < 1 % ) ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 117 / 64140 ( < 1 % ) ; 0 / 64140 ( 0 % )                      ; 0 / 64140 ( 0 % )                ; 5 / 64140 ( < 1 % )   ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                        ;                                  ;                       ;                                ;
;         -- Design implementation registers                  ; 1247                  ; 0                                      ; 0                                ; 114                   ; 0                              ;
;         -- Routing optimization registers                   ; 116                   ; 0                                      ; 0                                ; 5                     ; 0                              ;
;                                                             ;                       ;                                        ;                                  ;                       ;                                ;
;                                                             ;                       ;                                        ;                                  ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                                      ; 0                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 219                   ; 0                                      ; 0                                ; 0                     ; 5                              ;
; I/O registers                                               ; 24                    ; 0                                      ; 0                                ; 0                     ; 0                              ;
; Total block memory bits                                     ; 2494656               ; 0                                      ; 0                                ; 0                     ; 0                              ;
; Total block memory implementation bits                      ; 3164160               ; 0                                      ; 0                                ; 0                     ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                          ; 0 / 1 ( 0 % )                    ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 309 / 397 ( 77 % )    ; 0 / 397 ( 0 % )                        ; 0 / 397 ( 0 % )                  ; 0 / 397 ( 0 % )       ; 0 / 397 ( 0 % )                ;
; Clock enable block                                          ; 0 / 116 ( 0 % )       ; 0 / 116 ( 0 % )                        ; 0 / 116 ( 0 % )                  ; 0 / 116 ( 0 % )       ; 4 / 116 ( 3 % )                ;
; Double data rate I/O output circuitry                       ; 24 / 400 ( 6 % )      ; 0 / 400 ( 0 % )                        ; 0 / 400 ( 0 % )                  ; 0 / 400 ( 0 % )       ; 0 / 400 ( 0 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )                          ; 0 / 6 ( 0 % )                    ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 0 / 54 ( 0 % )                         ; 0 / 54 ( 0 % )                   ; 0 / 54 ( 0 % )        ; 3 / 54 ( 5 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )                          ; 0 / 6 ( 0 % )                    ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )                          ; 0 / 6 ( 0 % )                    ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
;                                                             ;                       ;                                        ;                                  ;                       ;                                ;
; Connections                                                 ;                       ;                                        ;                                  ;                       ;                                ;
;     -- Input Connections                                    ; 2433                  ; 0                                      ; 0                                ; 177                   ; 1                              ;
;     -- Registered Input Connections                         ; 1909                  ; 0                                      ; 0                                ; 128                   ; 0                              ;
;     -- Output Connections                                   ; 41                    ; 0                                      ; 0                                ; 175                   ; 2395                           ;
;     -- Registered Output Connections                        ; 16                    ; 0                                      ; 0                                ; 175                   ; 0                              ;
;                                                             ;                       ;                                        ;                                  ;                       ;                                ;
; Internal Connections                                        ;                       ;                                        ;                                  ;                       ;                                ;
;     -- Total Connections                                    ; 33050                 ; 0                                      ; 0                                ; 1131                  ; 2473                           ;
;     -- Registered Connections                               ; 9831                  ; 0                                      ; 0                                ; 839                   ; 0                              ;
;                                                             ;                       ;                                        ;                                  ;                       ;                                ;
; External Connections                                        ;                       ;                                        ;                                  ;                       ;                                ;
;     -- Top                                                  ; 40                    ; 0                                      ; 0                                ; 195                   ; 2239                           ;
;     -- I2C_AV_Config:I2C_Configure_Audio_Chip               ; 0                     ; 0                                      ; 0                                ; 0                     ; 0                              ;
;     -- M68kDramController_Verilog:inst1                     ; 0                     ; 0                                      ; 0                                ; 0                     ; 0                              ;
;     -- sld_hub:auto_hub                                     ; 195                   ; 0                                      ; 0                                ; 0                     ; 157                            ;
;     -- hard_block:auto_generated_inst                       ; 2239                  ; 0                                      ; 0                                ; 157                   ; 0                              ;
;                                                             ;                       ;                                        ;                                  ;                       ;                                ;
; Partition Interface                                         ;                       ;                                        ;                                  ;                       ;                                ;
;     -- Input Ports                                          ; 57                    ; 0                                      ; 0                                ; 74                    ; 6                              ;
;     -- Output Ports                                         ; 205                   ; 0                                      ; 0                                ; 91                    ; 16                             ;
;     -- Bidir Ports                                          ; 20                    ; 0                                      ; 0                                ; 0                     ; 0                              ;
;                                                             ;                       ;                                        ;                                  ;                       ;                                ;
; Registered Ports                                            ;                       ;                                        ;                                  ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                                      ; 0                                ; 3                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                                      ; 0                                ; 53                    ; 0                              ;
;                                                             ;                       ;                                        ;                                  ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                        ;                                  ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                                      ; 0                                ; 2                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                                      ; 0                                ; 28                    ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                                      ; 0                                ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                                      ; 0                                ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                                      ; 0                                ; 46                    ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                                      ; 0                                ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                                      ; 0                                ; 51                    ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                                      ; 0                                ; 60                    ; 0                              ;
+-------------------------------------------------------------+-----------------------+----------------------------------------+----------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                    ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; ADC_DOUT       ; AK3   ; 3B       ; 20           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; AUD_ADCDAT     ; K7    ; 8A       ; 8            ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK_50       ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; IRQ2_L         ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; IRQ4_L         ; W15   ; 3B       ; 40           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; RS232_RxData   ; AA20  ; 4A       ; 84           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; Reset_L        ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 550                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[0]          ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[1]          ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[2]          ; AF9   ; 3A       ; 8            ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[3]          ; AF10  ; 3A       ; 4            ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[4]          ; AD11  ; 3A       ; 2            ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[5]          ; AD12  ; 3A       ; 16           ; 0            ; 17           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[6]          ; AE11  ; 3A       ; 4            ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[7]          ; AC9   ; 3A       ; 4            ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[8]          ; AD10  ; 3A       ; 4            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[9]          ; AE12  ; 3A       ; 2            ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TraceRequest_L ; Y16   ; 3B       ; 40           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADC_CONVST      ; AJ4   ; 3B       ; 22           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ADC_DIN         ; AK4   ; 3B       ; 22           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ADC_SCLK        ; AK2   ; 3B       ; 20           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AS_L            ; F8    ; 8A       ; 2            ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUD_DACDAT      ; J7    ; 8A       ; 16           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUD_XCK         ; G7    ; 8A       ; 2            ; 81           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[0]   ; E9    ; 8A       ; 30           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[10]  ; D5    ; 8A       ; 20           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[11]  ; D4    ; 8A       ; 10           ; 81           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[12]  ; D2    ; 8A       ; 12           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[13]  ; D1    ; 8A       ; 6            ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[14]  ; C8    ; 8A       ; 30           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[15]  ; C7    ; 8A       ; 32           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[16]  ; C5    ; 8A       ; 22           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[17]  ; C4    ; 8A       ; 20           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[18]  ; C2    ; 8A       ; 12           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[19]  ; B8    ; 8A       ; 30           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[1]   ; E8    ; 8A       ; 18           ; 81           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[20]  ; B7    ; 8A       ; 32           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[21]  ; B6    ; 8A       ; 14           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[22]  ; B5    ; 8A       ; 14           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[23]  ; B3    ; 8A       ; 14           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[24]  ; B2    ; 8A       ; 16           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[25]  ; B1    ; 8A       ; 16           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[26]  ; A10   ; 8A       ; 38           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[27]  ; A9    ; 8A       ; 34           ; 81           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[28]  ; A8    ; 8A       ; 34           ; 81           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[29]  ; A6    ; 8A       ; 26           ; 81           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[2]   ; E7    ; 8A       ; 4            ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[30]  ; A5    ; 8A       ; 26           ; 81           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[31]  ; A4    ; 8A       ; 24           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[3]   ; E4    ; 8A       ; 10           ; 81           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[4]   ; E3    ; 8A       ; 8            ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[5]   ; E2    ; 8A       ; 8            ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[6]   ; D10   ; 8A       ; 34           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[7]   ; D9    ; 8A       ; 30           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[8]   ; D7    ; 8A       ; 18           ; 81           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[9]   ; D6    ; 8A       ; 22           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; CPUClock        ; E6    ; 8A       ; 4            ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[0]    ; AK14  ; 3B       ; 40           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10]   ; AG12  ; 3B       ; 26           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11]   ; AH13  ; 3B       ; 30           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12]   ; AJ14  ; 3B       ; 40           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]    ; AH14  ; 3B       ; 30           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]    ; AG15  ; 3B       ; 38           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]    ; AE14  ; 3B       ; 24           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]    ; AB15  ; 3B       ; 28           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]    ; AC14  ; 3B       ; 28           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]    ; AD14  ; 3B       ; 24           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]    ; AF15  ; 3B       ; 32           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]    ; AH15  ; 3B       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]    ; AG13  ; 3B       ; 26           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_BA[0]      ; AF13  ; 3B       ; 22           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_BA[1]      ; AJ12  ; 3B       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CAS_N      ; AF11  ; 3B       ; 18           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CKE        ; AK13  ; 3B       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CLK        ; AH12  ; 3B       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CS_N       ; AG11  ; 3B       ; 18           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_LDQM       ; AB13  ; 3B       ; 20           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_RAS_N      ; AE13  ; 3B       ; 22           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_UDQM       ; AK12  ; 3B       ; 36           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_WE_N       ; AA13  ; 3B       ; 20           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusIn[0]    ; AA18  ; 4A       ; 68           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusIn[10]   ; AG21  ; 4A       ; 54           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusIn[11]   ; AD20  ; 4A       ; 82           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusIn[12]   ; AK21  ; 4A       ; 68           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusIn[13]   ; AJ20  ; 4A       ; 62           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusIn[14]   ; AC20  ; 4A       ; 76           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusIn[15]   ; AA19  ; 4A       ; 72           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusIn[1]    ; AE17  ; 4A       ; 50           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusIn[2]    ; AH19  ; 4A       ; 58           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusIn[3]    ; AH20  ; 4A       ; 54           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusIn[4]    ; AD19  ; 4A       ; 76           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusIn[5]    ; AF19  ; 4A       ; 62           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusIn[6]    ; AF18  ; 4A       ; 50           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusIn[7]    ; AG18  ; 4A       ; 58           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusIn[8]    ; AJ21  ; 4A       ; 62           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusIn[9]    ; AG20  ; 4A       ; 62           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusOut[0]   ; AH24  ; 4A       ; 64           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusOut[10]  ; AG1   ; 3A       ; 10           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusOut[11]  ; AB30  ; 5B       ; 89           ; 21           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusOut[12]  ; AA30  ; 5B       ; 89           ; 21           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusOut[13]  ; AA12  ; 3A       ; 12           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusOut[14]  ; AF25  ; 4A       ; 86           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusOut[15]  ; A3    ; 8A       ; 24           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusOut[1]   ; AJ2   ; 3A       ; 14           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusOut[2]   ; AJ1   ; 3A       ; 14           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusOut[3]   ; AH5   ; 3A       ; 14           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusOut[4]   ; AH4   ; 3A       ; 6            ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusOut[5]   ; AH3   ; 3A       ; 16           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusOut[6]   ; AG6   ; 3A       ; 12           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusOut[7]   ; AG5   ; 3A       ; 14           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusOut[8]   ; AG3   ; 3A       ; 6            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusOut[9]   ; AG2   ; 3A       ; 16           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DramDtack_L     ; AB21  ; 4A       ; 88           ; 0            ; 18           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DramRamSelect_H ; E1    ; 8A       ; 6            ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Dtack_L         ; AA21  ; 4A       ; 88           ; 0            ; 1            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; FPGA_I2C_SCLK   ; J12   ; 8A       ; 12           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[0]         ; AE26  ; 5A       ; 89           ; 8            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1]         ; AE27  ; 5A       ; 89           ; 11           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2]         ; AE28  ; 5A       ; 89           ; 11           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3]         ; AG27  ; 5A       ; 89           ; 4            ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4]         ; AF28  ; 5A       ; 89           ; 13           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5]         ; AG28  ; 5A       ; 89           ; 13           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6]         ; AH28  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0]         ; AJ29  ; 5A       ; 89           ; 6            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1]         ; AH29  ; 5A       ; 89           ; 6            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2]         ; AH30  ; 5A       ; 89           ; 16           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3]         ; AG30  ; 5A       ; 89           ; 16           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4]         ; AF29  ; 5A       ; 89           ; 15           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5]         ; AF30  ; 5A       ; 89           ; 15           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6]         ; AD27  ; 5A       ; 89           ; 8            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0]         ; AB23  ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1]         ; AE29  ; 5B       ; 89           ; 23           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2]         ; AD29  ; 5B       ; 89           ; 23           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3]         ; AC28  ; 5B       ; 89           ; 20           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4]         ; AD30  ; 5B       ; 89           ; 25           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5]         ; AC29  ; 5B       ; 89           ; 20           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6]         ; AC30  ; 5B       ; 89           ; 25           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0]         ; AD26  ; 5A       ; 89           ; 16           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1]         ; AC27  ; 5A       ; 89           ; 16           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2]         ; AD25  ; 5A       ; 89           ; 4            ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3]         ; AC25  ; 5A       ; 89           ; 4            ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4]         ; AB28  ; 5B       ; 89           ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5]         ; AB25  ; 5A       ; 89           ; 11           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6]         ; AB22  ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[0]         ; AA24  ; 5A       ; 89           ; 11           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[1]         ; Y23   ; 5A       ; 89           ; 13           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[2]         ; Y24   ; 5A       ; 89           ; 13           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[3]         ; W22   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[4]         ; W24   ; 5A       ; 89           ; 15           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[5]         ; V23   ; 5A       ; 89           ; 15           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[6]         ; W25   ; 5B       ; 89           ; 20           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[0]         ; V25   ; 5B       ; 89           ; 20           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[1]         ; AA28  ; 5B       ; 89           ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[2]         ; Y27   ; 5B       ; 89           ; 25           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[3]         ; AB27  ; 5B       ; 89           ; 23           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[4]         ; AB26  ; 5A       ; 89           ; 9            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[5]         ; AA26  ; 5B       ; 89           ; 23           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[6]         ; AA25  ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; IOSelect_H      ; AC23  ; 4A       ; 86           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0]         ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1]         ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2]         ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3]         ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4]         ; W17   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5]         ; W19   ; 4A       ; 80           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6]         ; Y19   ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7]         ; W20   ; 5A       ; 89           ; 6            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8]         ; W21   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9]         ; Y21   ; 5A       ; 89           ; 6            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RS232_TxData    ; AC22  ; 4A       ; 86           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RW              ; F9    ; 8A       ; 2            ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RamSelect_H     ; AE23  ; 4A       ; 78           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ResetOut        ; AG7   ; 3A       ; 10           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RomSelect_H     ; AE24  ; 4A       ; 88           ; 0            ; 52           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; UDS_L           ; AD24  ; 4A       ; 88           ; 0            ; 35           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_BLANK_N     ; F10   ; 8A       ; 6            ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[0]        ; B13   ; 8A       ; 40           ; 81           ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[1]        ; G13   ; 8A       ; 28           ; 81           ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[2]        ; H13   ; 8A       ; 20           ; 81           ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[3]        ; F14   ; 8A       ; 36           ; 81           ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[4]        ; H14   ; 8A       ; 28           ; 81           ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[5]        ; F15   ; 8A       ; 36           ; 81           ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[6]        ; G15   ; 8A       ; 40           ; 81           ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[7]        ; J14   ; 8A       ; 32           ; 81           ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_CLK         ; A11   ; 8A       ; 38           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[0]        ; J9    ; 8A       ; 4            ; 81           ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[1]        ; J10   ; 8A       ; 4            ; 81           ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[2]        ; H12   ; 8A       ; 20           ; 81           ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[3]        ; G10   ; 8A       ; 6            ; 81           ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[4]        ; G11   ; 8A       ; 10           ; 81           ; 57           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[5]        ; G12   ; 8A       ; 10           ; 81           ; 40           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[6]        ; F11   ; 8A       ; 18           ; 81           ; 40           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[7]        ; E11   ; 8A       ; 18           ; 81           ; 57           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_HS          ; B11   ; 8A       ; 36           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[0]        ; A13   ; 8A       ; 40           ; 81           ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[1]        ; C13   ; 8A       ; 38           ; 81           ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[2]        ; E13   ; 8A       ; 26           ; 81           ; 57           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[3]        ; B12   ; 8A       ; 38           ; 81           ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[4]        ; C12   ; 8A       ; 36           ; 81           ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[5]        ; D12   ; 8A       ; 22           ; 81           ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[6]        ; E12   ; 8A       ; 22           ; 81           ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[7]        ; F13   ; 8A       ; 26           ; 81           ; 40           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_SYNC_N      ; C10   ; 8A       ; 28           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_VS          ; D11   ; 8A       ; 34           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+----------------------------------------------------------------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                                                        ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+----------------------------------------------------------------------------+
; AUD_ADCLRCK   ; K8    ; 8A       ; 8            ; 81           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                          ;
; AUD_BCLK      ; H7    ; 8A       ; 16           ; 81           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                          ;
; AUD_DACLRCK   ; H8    ; 8A       ; 24           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                          ;
; DRAM_DQ[0]    ; AK6   ; 3B       ; 24           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[0]~en (inverted)  ;
; DRAM_DQ[10]   ; AJ9   ; 3B       ; 30           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[10]~en (inverted) ;
; DRAM_DQ[11]   ; AH9   ; 3B       ; 18           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[11]~en (inverted) ;
; DRAM_DQ[12]   ; AH8   ; 3B       ; 32           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[12]~en (inverted) ;
; DRAM_DQ[13]   ; AH7   ; 3B       ; 32           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[13]~en (inverted) ;
; DRAM_DQ[14]   ; AJ6   ; 3B       ; 26           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[14]~en (inverted) ;
; DRAM_DQ[15]   ; AJ5   ; 3B       ; 24           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[15]~en (inverted) ;
; DRAM_DQ[1]    ; AJ7   ; 3B       ; 26           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[1]~en (inverted)  ;
; DRAM_DQ[2]    ; AK7   ; 3B       ; 28           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[2]~en (inverted)  ;
; DRAM_DQ[3]    ; AK8   ; 3B       ; 28           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[3]~en (inverted)  ;
; DRAM_DQ[4]    ; AK9   ; 3B       ; 30           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[4]~en (inverted)  ;
; DRAM_DQ[5]    ; AG10  ; 3B       ; 18           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[5]~en (inverted)  ;
; DRAM_DQ[6]    ; AK11  ; 3B       ; 34           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[6]~en (inverted)  ;
; DRAM_DQ[7]    ; AJ11  ; 3B       ; 34           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[7]~en (inverted)  ;
; DRAM_DQ[8]    ; AH10  ; 3B       ; 34           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[8]~en (inverted)  ;
; DRAM_DQ[9]    ; AJ10  ; 3B       ; 34           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[9]~en (inverted)  ;
; FPGA_I2C_SDAT ; K12   ; 8A       ; 12           ; 81           ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; I2C_AV_Config:I2C_Configure_Audio_Chip|I2C_Controller:u0|SDO               ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+----------------------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; 3A       ; 22 / 32 ( 69 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 48 / 48 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 33 / 80 ( 41 % )  ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 32 / 32 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 15 / 16 ( 94 % )  ; 3.3V          ; --           ; 3.3V          ;
; 6B       ; 0 / 44 ( 0 % )    ; 1.2V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )    ; 1.2V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )    ; 3.3V          ; --           ; 3.3V          ;
; 7B       ; 0 / 22 ( 0 % )    ; 3.3V          ; --           ; 3.3V          ;
; 7C       ; 0 / 12 ( 0 % )    ; 3.3V          ; --           ; 3.3V          ;
; 7D       ; 0 / 14 ( 0 % )    ; 3.3V          ; --           ; 3.3V          ;
; 8A       ; 74 / 80 ( 93 % )  ; 3.3V          ; --           ; 3.3V          ;
+----------+-------------------+---------------+--------------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                        ;
+----------+------------+----------------+---------------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage   ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; DataBusOut[15]                  ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A4       ; 491        ; 8A             ; AddressBus[31]                  ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A5       ; 489        ; 8A             ; AddressBus[30]                  ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A6       ; 487        ; 8A             ; AddressBus[29]                  ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; AddressBus[28]                  ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A9       ; 471        ; 8A             ; AddressBus[27]                  ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A10      ; 465        ; 8A             ; AddressBus[26]                  ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A11      ; 463        ; 8A             ; VGA_CLK                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; VGA_R[0]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; DataBusOut[13]                  ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA13     ; 90         ; 3B             ; DRAM_WE_N                       ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ; 122        ; 3B             ; Reset_L                         ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; IRQ2_L                          ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; DataBusIn[0]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 176        ; 4A             ; DataBusIn[15]                   ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 200        ; 4A             ; RS232_RxData                    ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA21     ; 210        ; 4A             ; Dtack_L                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; HEX4[0]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ; 224        ; 5A             ; HEX5[6]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AA26     ; 252        ; 5B             ; HEX5[5]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; HEX5[1]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; DataBusOut[12]                  ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; altera_reserved_tdo             ; output ; 3.3-V LVTTL  ;           ; --           ; N               ; no       ; Off          ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; SW[0]                           ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 88         ; 3B             ; DRAM_LDQM                       ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; DRAM_ADDR[4]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; DramDtack_L                     ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB22     ; 225        ; 5A             ; HEX3[6]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AB23     ; 227        ; 5A             ; HEX2[0]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; HEX3[5]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 226        ; 5A             ; HEX5[4]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AB27     ; 254        ; 5B             ; HEX5[3]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AB28     ; 249        ; 5B             ; HEX3[4]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; DataBusOut[11]                  ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; altera_reserved_tck             ; input  ; 3.3-V LVTTL  ;           ; --           ; N               ; no       ; Off          ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; SW[7]                           ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; SW[1]                           ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; DRAM_ADDR[5]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; DataBusIn[14]                   ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RS232_TxData                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AC23     ; 205        ; 4A             ; IOSelect_H                      ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; HEX3[3]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; HEX3[1]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AC28     ; 245        ; 5B             ; HEX2[3]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AC29     ; 247        ; 5B             ; HEX2[5]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AC30     ; 259        ; 5B             ; HEX2[6]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; SW[8]                           ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 54         ; 3A             ; SW[4]                           ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 80         ; 3A             ; SW[5]                           ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; DRAM_ADDR[6]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AD15     ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; DataBusIn[4]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AD20     ; 199        ; 4A             ; DataBusIn[11]                   ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; UDS_L                           ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AD25     ; 213        ; 5A             ; HEX3[2]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AD26     ; 240        ; 5A             ; HEX3[0]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AD27     ; 222        ; 5A             ; HEX1[6]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; HEX2[2]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AD30     ; 257        ; 5B             ; HEX2[4]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; SW[6]                           ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 52         ; 3A             ; SW[9]                           ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ; 95         ; 3B             ; DRAM_RAS_N                      ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE14     ; 96         ; 3B             ; DRAM_ADDR[3]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A             ; DataBusIn[1]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE18     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; RamSelect_H                     ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE24     ; 209        ; 4A             ; RomSelect_H                     ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; HEX0[0]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 229        ; 5A             ; HEX0[1]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AE28     ; 231        ; 5A             ; HEX0[2]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AE29     ; 253        ; 5B             ; HEX2[1]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; SW[2]                           ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 57         ; 3A             ; SW[3]                           ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 87         ; 3B             ; DRAM_CAS_N                      ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; DRAM_BA[0]                      ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF14     ; 114        ; 3B             ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; DRAM_ADDR[7]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF16     ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; DataBusIn[6]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF19     ; 159        ; 4A             ; DataBusIn[5]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A             ; DataBusOut[14]                  ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; HEX0[4]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AF29     ; 237        ; 5A             ; HEX1[4]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AF30     ; 239        ; 5A             ; HEX1[5]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AG1      ; 71         ; 3A             ; DataBusOut[10]                  ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AG2      ; 83         ; 3A             ; DataBusOut[9]                   ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AG3      ; 63         ; 3A             ; DataBusOut[8]                   ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; DataBusOut[7]                   ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AG6      ; 73         ; 3A             ; DataBusOut[6]                   ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AG7      ; 68         ; 3A             ; ResetOut                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; DRAM_DQ[5]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AG11     ; 85         ; 3B             ; DRAM_CS_N                       ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AG12     ; 103        ; 3B             ; DRAM_ADDR[10]                   ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AG13     ; 101        ; 3B             ; DRAM_ADDR[9]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; DRAM_ADDR[2]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AG16     ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A             ; DataBusIn[7]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; DataBusIn[9]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AG21     ; 143        ; 4A             ; DataBusIn[10]                   ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A             ; HEX0[3]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AG28     ; 233        ; 5A             ; HEX0[5]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; HEX1[3]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; DataBusOut[5]                   ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AH4      ; 61         ; 3A             ; DataBusOut[4]                   ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AH5      ; 76         ; 3A             ; DataBusOut[3]                   ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; DRAM_DQ[13]                     ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AH8      ; 113        ; 3B             ; DRAM_DQ[12]                     ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AH9      ; 84         ; 3B             ; DRAM_DQ[11]                     ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AH10     ; 118        ; 3B             ; DRAM_DQ[8]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; DRAM_CLK                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AH13     ; 111        ; 3B             ; DRAM_ADDR[11]                   ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AH14     ; 109        ; 3B             ; DRAM_ADDR[1]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AH15     ; 125        ; 3B             ; DRAM_ADDR[8]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A             ; DataBusIn[2]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AH20     ; 141        ; 4A             ; DataBusIn[3]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A             ; DataBusOut[0]                   ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AH25     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A             ; HEX0[6]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AH29     ; 218        ; 5A             ; HEX1[1]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AH30     ; 241        ; 5A             ; HEX1[2]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AJ1      ; 79         ; 3A             ; DataBusOut[2]                   ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AJ2      ; 77         ; 3A             ; DataBusOut[1]                   ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; ADC_CONVST                      ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AJ5      ; 99         ; 3B             ; DRAM_DQ[15]                     ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AJ6      ; 102        ; 3B             ; DRAM_DQ[14]                     ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AJ7      ; 100        ; 3B             ; DRAM_DQ[1]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; DRAM_DQ[10]                     ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AJ10     ; 116        ; 3B             ; DRAM_DQ[9]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AJ11     ; 119        ; 3B             ; DRAM_DQ[7]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AJ12     ; 124        ; 3B             ; DRAM_BA[1]                      ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; DRAM_ADDR[12]                   ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A             ; DataBusIn[13]                   ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AJ21     ; 156        ; 4A             ; DataBusIn[8]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AJ22     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; HEX1[0]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; ADC_SCLK                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AK3      ; 89         ; 3B             ; ADC_DOUT                        ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AK4      ; 92         ; 3B             ; ADC_DIN                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; DRAM_DQ[0]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AK7      ; 107        ; 3B             ; DRAM_DQ[2]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AK8      ; 105        ; 3B             ; DRAM_DQ[3]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AK9      ; 108        ; 3B             ; DRAM_DQ[4]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; DRAM_DQ[6]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AK12     ; 123        ; 3B             ; DRAM_UDQM                       ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AK13     ; 121        ; 3B             ; DRAM_CKE                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AK14     ; 129        ; 3B             ; DRAM_ADDR[0]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; DataBusIn[12]                   ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AK22     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A             ; AddressBus[25]                  ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B2       ; 507        ; 8A             ; AddressBus[24]                  ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B3       ; 513        ; 8A             ; AddressBus[23]                  ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; AddressBus[22]                  ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B6       ; 510        ; 8A             ; AddressBus[21]                  ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B7       ; 477        ; 8A             ; AddressBus[20]                  ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B8       ; 481        ; 8A             ; AddressBus[19]                  ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; VGA_HS                          ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B12      ; 464        ; 8A             ; VGA_R[3]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B13      ; 459        ; 8A             ; VGA_B[0]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; AddressBus[18]                  ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; AddressBus[17]                  ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C5       ; 497        ; 8A             ; AddressBus[16]                  ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; AddressBus[15]                  ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C8       ; 479        ; 8A             ; AddressBus[14]                  ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; VGA_SYNC_N                      ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; VGA_R[4]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C13      ; 462        ; 8A             ; VGA_R[1]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; AddressBus[13]                  ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D2       ; 515        ; 8A             ; AddressBus[12]                  ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; AddressBus[11]                  ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D5       ; 499        ; 8A             ; AddressBus[10]                  ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D6       ; 495        ; 8A             ; AddressBus[9]                   ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D7       ; 505        ; 8A             ; AddressBus[8]                   ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; AddressBus[7]                   ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D10      ; 472        ; 8A             ; AddressBus[6]                   ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D11      ; 470        ; 8A             ; VGA_VS                          ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D12      ; 496        ; 8A             ; VGA_R[5]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;           ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;           ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; DramRamSelect_H                 ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; E2       ; 525        ; 8A             ; AddressBus[5]                   ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; E3       ; 523        ; 8A             ; AddressBus[4]                   ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; E4       ; 519        ; 8A             ; AddressBus[3]                   ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; CPUClock                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; E7       ; 531        ; 8A             ; AddressBus[2]                   ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; E8       ; 503        ; 8A             ; AddressBus[1]                   ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; E9       ; 478        ; 8A             ; AddressBus[0]                   ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; VGA_G[7]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; E12      ; 494        ; 8A             ; VGA_R[6]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; E13      ; 488        ; 8A             ; VGA_R[2]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; AS_L                            ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; F9       ; 534        ; 8A             ; RW                              ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; F10      ; 528        ; 8A             ; VGA_BLANK_N                     ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; F11      ; 502        ; 8A             ; VGA_G[6]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; VGA_R[7]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; F14      ; 468        ; 8A             ; VGA_B[3]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; F15      ; 466        ; 8A             ; VGA_B[5]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; RREF                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; AUD_XCK                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; VGA_G[3]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; G11      ; 520        ; 8A             ; VGA_G[4]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; G12      ; 518        ; 8A             ; VGA_G[5]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; G13      ; 484        ; 8A             ; VGA_B[1]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; VGA_B[6]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; AUD_BCLK                        ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; H8       ; 490        ; 8A             ; AUD_DACLRCK                     ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; VGA_G[2]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; H13      ; 498        ; 8A             ; VGA_B[2]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; H14      ; 482        ; 8A             ; VGA_B[4]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;           ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; AUD_DACDAT                      ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; VGA_G[0]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; J10      ; 530        ; 8A             ; VGA_G[1]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; FPGA_I2C_SCLK                   ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; VGA_B[7]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; J15      ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; AUD_ADCDAT                      ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; K8       ; 524        ; 8A             ; AUD_ADCLRCK                     ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; FPGA_I2C_SDAT                   ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T9       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; altera_reserved_tdi             ; input  ; 3.3-V LVTTL  ;           ; --           ; N               ; no       ; Off          ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; altera_reserved_tms             ; input  ; 3.3-V LVTTL  ;           ; --           ; N               ; no       ; Off          ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; LEDR[0]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ; 154        ; 4A             ; LEDR[2]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 194        ; 4A             ; LEDR[3]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; HEX4[5]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; HEX5[0]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; IRQ4_L                          ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W16      ; 136        ; 4A             ; LEDR[1]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 152        ; 4A             ; LEDR[4]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; LEDR[5]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ; 217        ; 5A             ; LEDR[7]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 221        ; 5A             ; LEDR[8]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ; 223        ; 5A             ; HEX4[3]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; HEX4[4]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ; 244        ; 5B             ; HEX4[6]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; TraceRequest_L                  ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A             ; LEDR[6]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; LEDR[9]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; HEX4[1]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; Y24      ; 234        ; 5A             ; HEX4[2]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; HEX5[2]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------+
; I/O Assignment Warnings                                ;
+-----------------+--------------------------------------+
; Pin Name        ; Reason                               ;
+-----------------+--------------------------------------+
; FPGA_I2C_SDAT   ; Missing drive strength and slew rate ;
; DRAM_DQ[0]      ; Missing drive strength and slew rate ;
; DRAM_DQ[1]      ; Missing drive strength and slew rate ;
; DRAM_DQ[2]      ; Missing drive strength and slew rate ;
; DRAM_DQ[3]      ; Missing drive strength and slew rate ;
; DRAM_DQ[4]      ; Missing drive strength and slew rate ;
; DRAM_DQ[5]      ; Missing drive strength and slew rate ;
; DRAM_DQ[6]      ; Missing drive strength and slew rate ;
; DRAM_DQ[7]      ; Missing drive strength and slew rate ;
; DRAM_DQ[8]      ; Missing drive strength and slew rate ;
; DRAM_DQ[9]      ; Missing drive strength and slew rate ;
; DRAM_DQ[10]     ; Missing drive strength and slew rate ;
; DRAM_DQ[11]     ; Missing drive strength and slew rate ;
; DRAM_DQ[12]     ; Missing drive strength and slew rate ;
; DRAM_DQ[13]     ; Missing drive strength and slew rate ;
; DRAM_DQ[14]     ; Missing drive strength and slew rate ;
; DRAM_DQ[15]     ; Missing drive strength and slew rate ;
; RS232_TxData    ; Missing drive strength and slew rate ;
; DRAM_CLK        ; Missing drive strength and slew rate ;
; DRAM_CKE        ; Missing drive strength and slew rate ;
; DRAM_CS_N       ; Missing drive strength and slew rate ;
; DRAM_CAS_N      ; Missing drive strength and slew rate ;
; DRAM_RAS_N      ; Missing drive strength and slew rate ;
; DRAM_WE_N       ; Missing drive strength and slew rate ;
; DRAM_UDQM       ; Missing drive strength and slew rate ;
; DRAM_LDQM       ; Missing drive strength and slew rate ;
; CPUClock        ; Missing drive strength and slew rate ;
; Dtack_L         ; Missing drive strength and slew rate ;
; RomSelect_H     ; Missing drive strength and slew rate ;
; RamSelect_H     ; Missing drive strength and slew rate ;
; DramRamSelect_H ; Missing drive strength and slew rate ;
; IOSelect_H      ; Missing drive strength and slew rate ;
; ResetOut        ; Missing drive strength and slew rate ;
; DramDtack_L     ; Missing drive strength and slew rate ;
; AS_L            ; Missing drive strength and slew rate ;
; UDS_L           ; Missing drive strength and slew rate ;
; RW              ; Missing drive strength and slew rate ;
; AddressBus[0]   ; Missing drive strength and slew rate ;
; AddressBus[1]   ; Missing drive strength and slew rate ;
; AddressBus[2]   ; Missing drive strength and slew rate ;
; AddressBus[3]   ; Missing drive strength and slew rate ;
; AddressBus[4]   ; Missing drive strength and slew rate ;
; AddressBus[5]   ; Missing drive strength and slew rate ;
; AddressBus[6]   ; Missing drive strength and slew rate ;
; AddressBus[7]   ; Missing drive strength and slew rate ;
; AddressBus[8]   ; Missing drive strength and slew rate ;
; AddressBus[9]   ; Missing drive strength and slew rate ;
; AddressBus[10]  ; Missing drive strength and slew rate ;
; AddressBus[11]  ; Missing drive strength and slew rate ;
; AddressBus[12]  ; Missing drive strength and slew rate ;
; AddressBus[13]  ; Missing drive strength and slew rate ;
; AddressBus[14]  ; Missing drive strength and slew rate ;
; AddressBus[15]  ; Missing drive strength and slew rate ;
; AddressBus[16]  ; Missing drive strength and slew rate ;
; AddressBus[17]  ; Missing drive strength and slew rate ;
; AddressBus[18]  ; Missing drive strength and slew rate ;
; AddressBus[19]  ; Missing drive strength and slew rate ;
; AddressBus[20]  ; Missing drive strength and slew rate ;
; AddressBus[21]  ; Missing drive strength and slew rate ;
; AddressBus[22]  ; Missing drive strength and slew rate ;
; AddressBus[23]  ; Missing drive strength and slew rate ;
; AddressBus[24]  ; Missing drive strength and slew rate ;
; AddressBus[25]  ; Missing drive strength and slew rate ;
; AddressBus[26]  ; Missing drive strength and slew rate ;
; AddressBus[27]  ; Missing drive strength and slew rate ;
; AddressBus[28]  ; Missing drive strength and slew rate ;
; AddressBus[29]  ; Missing drive strength and slew rate ;
; AddressBus[30]  ; Missing drive strength and slew rate ;
; AddressBus[31]  ; Missing drive strength and slew rate ;
; DataBusIn[0]    ; Missing drive strength and slew rate ;
; DataBusIn[1]    ; Missing drive strength and slew rate ;
; DataBusIn[2]    ; Missing drive strength and slew rate ;
; DataBusIn[3]    ; Missing drive strength and slew rate ;
; DataBusIn[4]    ; Missing drive strength and slew rate ;
; DataBusIn[5]    ; Missing drive strength and slew rate ;
; DataBusIn[6]    ; Missing drive strength and slew rate ;
; DataBusIn[7]    ; Missing drive strength and slew rate ;
; DataBusIn[8]    ; Missing drive strength and slew rate ;
; DataBusIn[9]    ; Missing drive strength and slew rate ;
; DataBusIn[10]   ; Missing drive strength and slew rate ;
; DataBusIn[11]   ; Missing drive strength and slew rate ;
; DataBusIn[12]   ; Missing drive strength and slew rate ;
; DataBusIn[13]   ; Missing drive strength and slew rate ;
; DataBusIn[14]   ; Missing drive strength and slew rate ;
; DataBusIn[15]   ; Missing drive strength and slew rate ;
; DataBusOut[0]   ; Missing drive strength and slew rate ;
; DataBusOut[1]   ; Missing drive strength and slew rate ;
; DataBusOut[2]   ; Missing drive strength and slew rate ;
; DataBusOut[3]   ; Missing drive strength and slew rate ;
; DataBusOut[4]   ; Missing drive strength and slew rate ;
; DataBusOut[5]   ; Missing drive strength and slew rate ;
; DataBusOut[6]   ; Missing drive strength and slew rate ;
; DataBusOut[7]   ; Missing drive strength and slew rate ;
; DataBusOut[8]   ; Missing drive strength and slew rate ;
; DataBusOut[9]   ; Missing drive strength and slew rate ;
; DataBusOut[10]  ; Missing drive strength and slew rate ;
; DataBusOut[11]  ; Missing drive strength and slew rate ;
; DataBusOut[12]  ; Missing drive strength and slew rate ;
; DataBusOut[13]  ; Missing drive strength and slew rate ;
; DataBusOut[14]  ; Missing drive strength and slew rate ;
; DataBusOut[15]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[0]    ; Missing drive strength and slew rate ;
; DRAM_ADDR[1]    ; Missing drive strength and slew rate ;
; DRAM_ADDR[2]    ; Missing drive strength and slew rate ;
; DRAM_ADDR[3]    ; Missing drive strength and slew rate ;
; DRAM_ADDR[4]    ; Missing drive strength and slew rate ;
; DRAM_ADDR[5]    ; Missing drive strength and slew rate ;
; DRAM_ADDR[6]    ; Missing drive strength and slew rate ;
; DRAM_ADDR[7]    ; Missing drive strength and slew rate ;
; DRAM_ADDR[8]    ; Missing drive strength and slew rate ;
; DRAM_ADDR[9]    ; Missing drive strength and slew rate ;
; DRAM_ADDR[10]   ; Missing drive strength and slew rate ;
; DRAM_ADDR[11]   ; Missing drive strength and slew rate ;
; DRAM_ADDR[12]   ; Missing drive strength and slew rate ;
; DRAM_BA[0]      ; Missing drive strength and slew rate ;
; DRAM_BA[1]      ; Missing drive strength and slew rate ;
; HEX0[0]         ; Missing drive strength and slew rate ;
; HEX0[1]         ; Missing drive strength and slew rate ;
; HEX0[2]         ; Missing drive strength and slew rate ;
; HEX0[3]         ; Missing drive strength and slew rate ;
; HEX0[4]         ; Missing drive strength and slew rate ;
; HEX0[5]         ; Missing drive strength and slew rate ;
; HEX0[6]         ; Missing drive strength and slew rate ;
; HEX1[0]         ; Missing drive strength and slew rate ;
; HEX1[1]         ; Missing drive strength and slew rate ;
; HEX1[2]         ; Missing drive strength and slew rate ;
; HEX1[3]         ; Missing drive strength and slew rate ;
; HEX1[4]         ; Missing drive strength and slew rate ;
; HEX1[5]         ; Missing drive strength and slew rate ;
; HEX1[6]         ; Missing drive strength and slew rate ;
; HEX2[0]         ; Missing drive strength and slew rate ;
; HEX2[1]         ; Missing drive strength and slew rate ;
; HEX2[2]         ; Missing drive strength and slew rate ;
; HEX2[3]         ; Missing drive strength and slew rate ;
; HEX2[4]         ; Missing drive strength and slew rate ;
; HEX2[5]         ; Missing drive strength and slew rate ;
; HEX2[6]         ; Missing drive strength and slew rate ;
; HEX3[0]         ; Missing drive strength and slew rate ;
; HEX3[1]         ; Missing drive strength and slew rate ;
; HEX3[2]         ; Missing drive strength and slew rate ;
; HEX3[3]         ; Missing drive strength and slew rate ;
; HEX3[4]         ; Missing drive strength and slew rate ;
; HEX3[5]         ; Missing drive strength and slew rate ;
; HEX3[6]         ; Missing drive strength and slew rate ;
; HEX4[0]         ; Missing drive strength and slew rate ;
; HEX4[1]         ; Missing drive strength and slew rate ;
; HEX4[2]         ; Missing drive strength and slew rate ;
; HEX4[3]         ; Missing drive strength and slew rate ;
; HEX4[4]         ; Missing drive strength and slew rate ;
; HEX4[5]         ; Missing drive strength and slew rate ;
; HEX4[6]         ; Missing drive strength and slew rate ;
; HEX5[0]         ; Missing drive strength and slew rate ;
; HEX5[1]         ; Missing drive strength and slew rate ;
; HEX5[2]         ; Missing drive strength and slew rate ;
; HEX5[3]         ; Missing drive strength and slew rate ;
; HEX5[4]         ; Missing drive strength and slew rate ;
; HEX5[5]         ; Missing drive strength and slew rate ;
; HEX5[6]         ; Missing drive strength and slew rate ;
; LEDR[0]         ; Missing drive strength and slew rate ;
; LEDR[1]         ; Missing drive strength and slew rate ;
; LEDR[2]         ; Missing drive strength and slew rate ;
; LEDR[3]         ; Missing drive strength and slew rate ;
; LEDR[4]         ; Missing drive strength and slew rate ;
; LEDR[5]         ; Missing drive strength and slew rate ;
; LEDR[6]         ; Missing drive strength and slew rate ;
; LEDR[7]         ; Missing drive strength and slew rate ;
; LEDR[8]         ; Missing drive strength and slew rate ;
; LEDR[9]         ; Missing drive strength and slew rate ;
; AUD_DACDAT      ; Missing drive strength and slew rate ;
; AUD_XCK         ; Missing drive strength and slew rate ;
; FPGA_I2C_SCLK   ; Missing drive strength and slew rate ;
; ADC_CONVST      ; Missing drive strength and slew rate ;
; ADC_DIN         ; Missing drive strength and slew rate ;
; ADC_SCLK        ; Missing drive strength and slew rate ;
; VGA_B[0]        ; Missing drive strength and slew rate ;
; VGA_B[1]        ; Missing drive strength and slew rate ;
; VGA_B[2]        ; Missing drive strength and slew rate ;
; VGA_B[3]        ; Missing drive strength and slew rate ;
; VGA_B[4]        ; Missing drive strength and slew rate ;
; VGA_B[5]        ; Missing drive strength and slew rate ;
; VGA_B[6]        ; Missing drive strength and slew rate ;
; VGA_B[7]        ; Missing drive strength and slew rate ;
; VGA_BLANK_N     ; Missing drive strength and slew rate ;
; VGA_CLK         ; Missing drive strength and slew rate ;
; VGA_G[0]        ; Missing drive strength and slew rate ;
; VGA_G[1]        ; Missing drive strength and slew rate ;
; VGA_G[2]        ; Missing drive strength and slew rate ;
; VGA_G[3]        ; Missing drive strength and slew rate ;
; VGA_G[4]        ; Missing drive strength and slew rate ;
; VGA_G[5]        ; Missing drive strength and slew rate ;
; VGA_G[6]        ; Missing drive strength and slew rate ;
; VGA_G[7]        ; Missing drive strength and slew rate ;
; VGA_HS          ; Missing drive strength and slew rate ;
; VGA_R[0]        ; Missing drive strength and slew rate ;
; VGA_R[1]        ; Missing drive strength and slew rate ;
; VGA_R[2]        ; Missing drive strength and slew rate ;
; VGA_R[3]        ; Missing drive strength and slew rate ;
; VGA_R[4]        ; Missing drive strength and slew rate ;
; VGA_R[5]        ; Missing drive strength and slew rate ;
; VGA_R[6]        ; Missing drive strength and slew rate ;
; VGA_R[7]        ; Missing drive strength and slew rate ;
; VGA_SYNC_N      ; Missing drive strength and slew rate ;
; VGA_VS          ; Missing drive strength and slew rate ;
; AUD_ADCLRCK     ; Missing drive strength and slew rate ;
; AUD_BCLK        ; Missing drive strength and slew rate ;
; AUD_DACLRCK     ; Missing drive strength and slew rate ;
+-----------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                                      ;                            ;
+----------------------------------------------------------------------------------------------------------------------+----------------------------+
; ClockGen:b2v_inst7|ClockGen_0002:clockgen_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                                                      ; Integer PLL                ;
;     -- PLL Location                                                                                                  ; FRACTIONALPLL_X0_Y15_N0    ;
;     -- PLL Feedback clock type                                                                                       ; none                       ;
;     -- PLL Bandwidth                                                                                                 ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                       ; 2100000 to 1400000 Hz      ;
;     -- Reference Clock Frequency                                                                                     ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                    ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                             ; 300.0 MHz                  ;
;     -- PLL Operation Mode                                                                                            ; Direct                     ;
;     -- PLL Freq Min Lock                                                                                             ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                             ; 133.333333 MHz             ;
;     -- PLL Enable                                                                                                    ; On                         ;
;     -- PLL Fractional Division                                                                                       ; N/A                        ;
;     -- M Counter                                                                                                     ; 12                         ;
;     -- N Counter                                                                                                     ; 2                          ;
;     -- PLL Refclk Select                                                                                             ;                            ;
;             -- PLL Refclk Select Location                                                                            ; PLLREFCLKSELECT_X0_Y21_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                    ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                    ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                       ; N/A                        ;
;             -- CORECLKIN source                                                                                      ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                    ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                     ; N/A                        ;
;             -- RXIQCLKIN source                                                                                      ; N/A                        ;
;             -- CLKIN(0) source                                                                                       ; CLOCK_50~input             ;
;             -- CLKIN(1) source                                                                                       ; N/A                        ;
;             -- CLKIN(2) source                                                                                       ; N/A                        ;
;             -- CLKIN(3) source                                                                                       ; N/A                        ;
;     -- PLL Output Counter                                                                                            ;                            ;
;         -- ClockGen:b2v_inst7|ClockGen_0002:clockgen_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                                ; 25.0 MHz                   ;
;             -- Output Clock Location                                                                                 ; PLLOUTPUTCOUNTER_X0_Y19_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                ; Off                        ;
;             -- Duty Cycle                                                                                            ; 50.0000                    ;
;             -- Phase Shift                                                                                           ; 0.000000 degrees           ;
;             -- C Counter                                                                                             ; 12                         ;
;             -- C Counter PH Mux PRST                                                                                 ; 0                          ;
;             -- C Counter PRST                                                                                        ; 1                          ;
;         -- ClockGen:b2v_inst7|ClockGen_0002:clockgen_inst|altera_pll:altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                                ; 50.0 MHz                   ;
;             -- Output Clock Location                                                                                 ; PLLOUTPUTCOUNTER_X0_Y21_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                ; Off                        ;
;             -- Duty Cycle                                                                                            ; 50.0000                    ;
;             -- Phase Shift                                                                                           ; 0.000000 degrees           ;
;             -- C Counter                                                                                             ; 6                          ;
;             -- C Counter PH Mux PRST                                                                                 ; 0                          ;
;             -- C Counter PRST                                                                                        ; 1                          ;
;         -- ClockGen:b2v_inst7|ClockGen_0002:clockgen_inst|altera_pll:altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                                ; 50.0 MHz                   ;
;             -- Output Clock Location                                                                                 ; PLLOUTPUTCOUNTER_X0_Y20_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                ; Off                        ;
;             -- Duty Cycle                                                                                            ; 50.0000                    ;
;             -- Phase Shift                                                                                           ; 180.000000 degrees         ;
;             -- C Counter                                                                                             ; 6                          ;
;             -- C Counter PH Mux PRST                                                                                 ; 0                          ;
;             -- C Counter PRST                                                                                        ; 4                          ;
;                                                                                                                      ;                            ;
+----------------------------------------------------------------------------------------------------------------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                               ; Entity Name                         ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------+--------------+
; |MC68K                                                                                                                                  ; 2626.0 (82.8)        ; 2859.5 (93.4)                    ; 268.0 (11.5)                                      ; 34.5 (0.8)                       ; 0.0 (0.0)            ; 4095 (165)          ; 1482 (2)                  ; 24 (24)       ; 2494656           ; 309   ; 0          ; 224  ; 0            ; |MC68K                                                                                                                                                                                                                                                                                                                                            ; MC68K                               ; work         ;
;    |AddressDecoder_Verilog:b2v_inst20|                                                                                                  ; 11.4 (11.4)          ; 12.0 (12.0)                      ; 0.7 (0.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 17 (17)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|AddressDecoder_Verilog:b2v_inst20                                                                                                                                                                                                                                                                                                          ; AddressDecoder_Verilog              ; work         ;
;    |BufferSystem:buffer_system_inst|                                                                                                    ; 32.5 (2.0)           ; 36.0 (2.0)                       ; 3.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (4)              ; 45 (0)                    ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |MC68K|BufferSystem:buffer_system_inst                                                                                                                                                                                                                                                                                                            ; BufferSystem                        ; work         ;
;       |PixelBuffer:PixelBuffer_inst|                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |MC68K|BufferSystem:buffer_system_inst|PixelBuffer:PixelBuffer_inst                                                                                                                                                                                                                                                                               ; PixelBuffer                         ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |MC68K|BufferSystem:buffer_system_inst|PixelBuffer:PixelBuffer_inst|altsyncram:altsyncram_component                                                                                                                                                                                                                                               ; altsyncram                          ; work         ;
;             |altsyncram_ebt2:auto_generated|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |MC68K|BufferSystem:buffer_system_inst|PixelBuffer:PixelBuffer_inst|altsyncram:altsyncram_component|altsyncram_ebt2:auto_generated                                                                                                                                                                                                                ; altsyncram_ebt2                     ; work         ;
;       |ShadowBuffer:ShadowBuffer_inst|                                                                                                  ; 30.5 (0.0)           ; 34.0 (0.0)                       ; 3.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (0)              ; 45 (0)                    ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |MC68K|BufferSystem:buffer_system_inst|ShadowBuffer:ShadowBuffer_inst                                                                                                                                                                                                                                                                             ; ShadowBuffer                        ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 30.5 (0.0)           ; 34.0 (0.0)                       ; 3.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (0)              ; 45 (0)                    ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |MC68K|BufferSystem:buffer_system_inst|ShadowBuffer:ShadowBuffer_inst|altsyncram:altsyncram_component                                                                                                                                                                                                                                             ; altsyncram                          ; work         ;
;             |altsyncram_24r1:auto_generated|                                                                                            ; 30.5 (0.0)           ; 34.0 (0.0)                       ; 3.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (0)              ; 45 (0)                    ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |MC68K|BufferSystem:buffer_system_inst|ShadowBuffer:ShadowBuffer_inst|altsyncram:altsyncram_component|altsyncram_24r1:auto_generated                                                                                                                                                                                                              ; altsyncram_24r1                     ; work         ;
;                |altsyncram_jch2:altsyncram1|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |MC68K|BufferSystem:buffer_system_inst|ShadowBuffer:ShadowBuffer_inst|altsyncram:altsyncram_component|altsyncram_24r1:auto_generated|altsyncram_jch2:altsyncram1                                                                                                                                                                                  ; altsyncram_jch2                     ; work         ;
;                |sld_mod_ram_rom:mgl_prim2|                                                                                              ; 30.5 (20.5)          ; 34.0 (24.0)                      ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (28)             ; 45 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|BufferSystem:buffer_system_inst|ShadowBuffer:ShadowBuffer_inst|altsyncram:altsyncram_component|altsyncram_24r1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                    ; sld_mod_ram_rom                     ; work         ;
;                   |sld_rom_sr:\ram_rom_logic_gen:no_name_gen:info_rom_sr|                                                               ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|BufferSystem:buffer_system_inst|ShadowBuffer:ShadowBuffer_inst|altsyncram:altsyncram_component|altsyncram_24r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:no_name_gen:info_rom_sr                                                                                                                              ; sld_rom_sr                          ; work         ;
;    |ClockGen:b2v_inst7|                                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|ClockGen:b2v_inst7                                                                                                                                                                                                                                                                                                                         ; ClockGen                            ; clockgen     ;
;       |ClockGen_0002:clockgen_inst|                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|ClockGen:b2v_inst7|ClockGen_0002:clockgen_inst                                                                                                                                                                                                                                                                                             ; ClockGen_0002                       ; ClockGen     ;
;          |altera_pll:altera_pll_i|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|ClockGen:b2v_inst7|ClockGen_0002:clockgen_inst|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                     ; altera_pll                          ; work         ;
;    |Dram:b2v_inst2|                                                                                                                     ; 95.5 (1.1)           ; 108.5 (1.0)                      ; 13.2 (0.0)                                        ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 161 (1)             ; 129 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|Dram:b2v_inst2                                                                                                                                                                                                                                                                                                                             ; Dram                                ; work         ;
;       |M68kDramController_Verilog:inst1|                                                                                                ; 92.4 (92.4)          ; 104.1 (104.1)                    ; 11.8 (11.8)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 152 (152)           ; 129 (129)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|Dram:b2v_inst2|M68kDramController_Verilog:inst1                                                                                                                                                                                                                                                                                            ; M68kDramController_Verilog          ; work         ;
;       |lpm_bustri0:inst2|                                                                                                               ; 2.0 (0.0)            ; 3.4 (0.0)                        ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|Dram:b2v_inst2|lpm_bustri0:inst2                                                                                                                                                                                                                                                                                                           ; lpm_bustri0                         ; work         ;
;          |lpm_bustri:lpm_bustri_component|                                                                                              ; 2.0 (2.0)            ; 3.4 (3.4)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|Dram:b2v_inst2|lpm_bustri0:inst2|lpm_bustri:lpm_bustri_component                                                                                                                                                                                                                                                                           ; lpm_bustri                          ; work         ;
;    |Dtack_Generator_Verilog:b2v_inst21|                                                                                                 ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|Dtack_Generator_Verilog:b2v_inst21                                                                                                                                                                                                                                                                                                         ; Dtack_Generator_Verilog             ; work         ;
;    |I2C_AV_Config:I2C_Configure_Audio_Chip|                                                                                             ; 65.5 (38.3)          ; 69.0 (38.3)                      ; 3.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 94 (55)             ; 80 (49)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|I2C_AV_Config:I2C_Configure_Audio_Chip                                                                                                                                                                                                                                                                                                     ; I2C_AV_Config                       ; work         ;
;       |I2C_Controller:u0|                                                                                                               ; 27.1 (27.1)          ; 30.8 (30.8)                      ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|I2C_AV_Config:I2C_Configure_Audio_Chip|I2C_Controller:u0                                                                                                                                                                                                                                                                                   ; I2C_Controller                      ; work         ;
;    |M68000CPU:b2v_inst17|                                                                                                               ; 1534.6 (0.0)         ; 1627.6 (0.0)                     ; 114.2 (0.0)                                       ; 21.2 (0.0)                       ; 0.0 (0.0)            ; 2353 (0)            ; 441 (0)                   ; 0 (0)         ; 1088              ; 4     ; 0          ; 0    ; 0            ; |MC68K|M68000CPU:b2v_inst17                                                                                                                                                                                                                                                                                                                       ; M68000CPU                           ; work         ;
;       |BusRequestLogic:inst1|                                                                                                           ; 3.0 (3.0)            ; 3.3 (3.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|M68000CPU:b2v_inst17|BusRequestLogic:inst1                                                                                                                                                                                                                                                                                                 ; BusRequestLogic                     ; work         ;
;       |TG68:inst|                                                                                                                       ; 1531.6 (12.7)        ; 1624.3 (14.4)                    ; 113.8 (1.7)                                       ; 21.2 (0.0)                       ; 0.0 (0.0)            ; 2349 (19)           ; 436 (16)                  ; 0 (0)         ; 1088              ; 4     ; 0          ; 0    ; 0            ; |MC68K|M68000CPU:b2v_inst17|TG68:inst                                                                                                                                                                                                                                                                                                             ; TG68                                ; work         ;
;          |TG68_fast:TG68_fast_inst|                                                                                                     ; 1519.0 (1519.0)      ; 1609.8 (1609.8)                  ; 112.1 (112.1)                                     ; 21.2 (21.2)                      ; 0.0 (0.0)            ; 2330 (2330)         ; 420 (420)                 ; 0 (0)         ; 1088              ; 4     ; 0          ; 0    ; 0            ; |MC68K|M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst                                                                                                                                                                                                                                                                                    ; TG68_fast                           ; work         ;
;             |altsyncram:regfile_high_rtl_0|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 272               ; 1     ; 0          ; 0    ; 0            ; |MC68K|M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0                                                                                                                                                                                                                                                      ; altsyncram                          ; work         ;
;                |altsyncram_lvj1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 272               ; 1     ; 0          ; 0    ; 0            ; |MC68K|M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_lvj1:auto_generated                                                                                                                                                                                                                       ; altsyncram_lvj1                     ; work         ;
;             |altsyncram:regfile_high_rtl_1|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 272               ; 1     ; 0          ; 0    ; 0            ; |MC68K|M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_1                                                                                                                                                                                                                                                      ; altsyncram                          ; work         ;
;                |altsyncram_lvj1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 272               ; 1     ; 0          ; 0    ; 0            ; |MC68K|M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_1|altsyncram_lvj1:auto_generated                                                                                                                                                                                                                       ; altsyncram_lvj1                     ; work         ;
;             |altsyncram:regfile_low_rtl_0|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 272               ; 1     ; 0          ; 0    ; 0            ; |MC68K|M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_0                                                                                                                                                                                                                                                       ; altsyncram                          ; work         ;
;                |altsyncram_lvj1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 272               ; 1     ; 0          ; 0    ; 0            ; |MC68K|M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_0|altsyncram_lvj1:auto_generated                                                                                                                                                                                                                        ; altsyncram_lvj1                     ; work         ;
;             |altsyncram:regfile_low_rtl_1|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 272               ; 1     ; 0          ; 0    ; 0            ; |MC68K|M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1                                                                                                                                                                                                                                                       ; altsyncram                          ; work         ;
;                |altsyncram_lvj1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 272               ; 1     ; 0          ; 0    ; 0            ; |MC68K|M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated                                                                                                                                                                                                                        ; altsyncram_lvj1                     ; work         ;
;    |Midway8080MemoryAdapter:midway8080_memory_adapter_inst|                                                                             ; 2.3 (2.3)            ; 2.5 (2.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|Midway8080MemoryAdapter:midway8080_memory_adapter_inst                                                                                                                                                                                                                                                                                     ; Midway8080MemoryAdapter             ; work         ;
;    |OnChipIO:b2v_inst8|                                                                                                                 ; 377.3 (0.0)          ; 412.3 (0.0)                      ; 42.6 (0.0)                                        ; 7.6 (0.0)                        ; 0.0 (0.0)            ; 630 (0)             ; 306 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipIO:b2v_inst8                                                                                                                                                                                                                                                                                                                         ; OnChipIO                            ; work         ;
;       |IODecoder:inst1|                                                                                                                 ; 10.3 (10.3)          ; 10.3 (10.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipIO:b2v_inst8|IODecoder:inst1                                                                                                                                                                                                                                                                                                         ; IODecoder                           ; work         ;
;       |Timer:Timer1|                                                                                                                    ; 78.7 (78.7)          ; 84.5 (84.5)                      ; 9.3 (9.3)                                         ; 3.4 (3.4)                        ; 0.0 (0.0)            ; 122 (122)           ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipIO:b2v_inst8|Timer:Timer1                                                                                                                                                                                                                                                                                                            ; Timer                               ; work         ;
;       |Timer:Timer2|                                                                                                                    ; 41.3 (41.3)          ; 47.6 (47.6)                      ; 6.3 (6.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (68)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipIO:b2v_inst8|Timer:Timer2                                                                                                                                                                                                                                                                                                            ; Timer                               ; work         ;
;       |Timer:Timer3|                                                                                                                    ; 40.7 (40.7)          ; 43.0 (43.0)                      ; 3.3 (3.3)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 69 (69)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipIO:b2v_inst8|Timer:Timer3                                                                                                                                                                                                                                                                                                            ; Timer                               ; work         ;
;       |Timer:Timer4|                                                                                                                    ; 40.6 (40.6)          ; 43.7 (43.7)                      ; 3.1 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 70 (70)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipIO:b2v_inst8|Timer:Timer4                                                                                                                                                                                                                                                                                                            ; Timer                               ; work         ;
;       |Timer:Timer5|                                                                                                                    ; 43.5 (43.5)          ; 46.3 (46.3)                      ; 5.0 (5.0)                                         ; 2.2 (2.2)                        ; 0.0 (0.0)            ; 71 (71)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipIO:b2v_inst8|Timer:Timer5                                                                                                                                                                                                                                                                                                            ; Timer                               ; work         ;
;       |Timer:Timer6|                                                                                                                    ; 41.7 (41.7)          ; 48.0 (48.0)                      ; 6.8 (6.8)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 70 (70)             ; 42 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipIO:b2v_inst8|Timer:Timer6                                                                                                                                                                                                                                                                                                            ; Timer                               ; work         ;
;       |Timer:Timer7|                                                                                                                    ; 39.7 (39.7)          ; 44.5 (44.5)                      ; 5.0 (5.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 72 (72)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipIO:b2v_inst8|Timer:Timer7                                                                                                                                                                                                                                                                                                            ; Timer                               ; work         ;
;       |Timer:Timer8|                                                                                                                    ; 39.4 (39.4)          ; 43.9 (43.9)                      ; 4.8 (4.8)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 68 (68)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipIO:b2v_inst8|Timer:Timer8                                                                                                                                                                                                                                                                                                            ; Timer                               ; work         ;
;       |lpm_bustri2:inst17|                                                                                                              ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipIO:b2v_inst8|lpm_bustri2:inst17                                                                                                                                                                                                                                                                                                      ; lpm_bustri2                         ; work         ;
;          |lpm_bustri:lpm_bustri_component|                                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipIO:b2v_inst8|lpm_bustri2:inst17|lpm_bustri:lpm_bustri_component                                                                                                                                                                                                                                                                      ; lpm_bustri                          ; work         ;
;    |OnChipM68xxIO:b2v_inst11|                                                                                                           ; 108.4 (0.0)          ; 127.0 (0.0)                      ; 19.5 (0.0)                                        ; 0.9 (0.0)                        ; 0.0 (0.0)            ; 159 (0)             ; 120 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipM68xxIO:b2v_inst11                                                                                                                                                                                                                                                                                                                   ; OnChipM68xxIO                       ; work         ;
;       |ACIA_6850:inst16|                                                                                                                ; 68.3 (30.1)          ; 85.8 (33.6)                      ; 17.8 (3.7)                                        ; 0.3 (0.2)                        ; 0.0 (0.0)            ; 95 (42)             ; 104 (25)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipM68xxIO:b2v_inst11|ACIA_6850:inst16                                                                                                                                                                                                                                                                                                  ; ACIA_6850                           ; work         ;
;          |ACIA_RX:RxDev|                                                                                                                ; 18.3 (18.3)          ; 27.3 (27.3)                      ; 9.1 (9.1)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 27 (27)             ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipM68xxIO:b2v_inst11|ACIA_6850:inst16|ACIA_RX:RxDev                                                                                                                                                                                                                                                                                    ; ACIA_RX                             ; work         ;
;          |ACIA_TX:TxDev|                                                                                                                ; 19.9 (19.9)          ; 25.0 (25.0)                      ; 5.1 (5.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipM68xxIO:b2v_inst11|ACIA_6850:inst16|ACIA_TX:TxDev                                                                                                                                                                                                                                                                                    ; ACIA_TX                             ; work         ;
;       |ACIA_BaudRate_Generator:inst1|                                                                                                   ; 33.3 (0.0)           ; 33.2 (0.0)                       ; 0.3 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 54 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipM68xxIO:b2v_inst11|ACIA_BaudRate_Generator:inst1                                                                                                                                                                                                                                                                                     ; ACIA_BaudRate_Generator             ; work         ;
;          |ACIA_Clock:inst20|                                                                                                            ; 31.7 (31.7)          ; 31.7 (31.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipM68xxIO:b2v_inst11|ACIA_BaudRate_Generator:inst1|ACIA_Clock:inst20                                                                                                                                                                                                                                                                   ; ACIA_Clock                          ; work         ;
;          |Latch3Bit:inst1|                                                                                                              ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.7 (0.7)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipM68xxIO:b2v_inst11|ACIA_BaudRate_Generator:inst1|Latch3Bit:inst1                                                                                                                                                                                                                                                                     ; Latch3Bit                           ; work         ;
;       |M68xxIODecoder:inst|                                                                                                             ; 6.8 (6.8)            ; 8.0 (8.0)                        ; 1.3 (1.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipM68xxIO:b2v_inst11|M68xxIODecoder:inst                                                                                                                                                                                                                                                                                               ; M68xxIODecoder                      ; work         ;
;    |OnChipROM16KWords:b2v_inst16|                                                                                                       ; 44.5 (0.0)           ; 47.0 (0.0)                       ; 4.5 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 77 (0)              ; 54 (0)                    ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipROM16KWords:b2v_inst16                                                                                                                                                                                                                                                                                                               ; OnChipROM16KWords                   ; work         ;
;       |OnChipRom16KWord:inst3|                                                                                                          ; 38.3 (0.0)           ; 40.5 (0.0)                       ; 4.2 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 54 (0)                    ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipROM16KWords:b2v_inst16|OnChipRom16KWord:inst3                                                                                                                                                                                                                                                                                        ; OnChipRom16KWord                    ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 38.3 (0.0)           ; 40.5 (0.0)                       ; 4.2 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 54 (0)                    ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipROM16KWords:b2v_inst16|OnChipRom16KWord:inst3|altsyncram:altsyncram_component                                                                                                                                                                                                                                                        ; altsyncram                          ; work         ;
;             |altsyncram_v8j1:auto_generated|                                                                                            ; 38.3 (0.0)           ; 40.5 (0.0)                       ; 4.2 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 54 (0)                    ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipROM16KWords:b2v_inst16|OnChipRom16KWord:inst3|altsyncram:altsyncram_component|altsyncram_v8j1:auto_generated                                                                                                                                                                                                                         ; altsyncram_v8j1                     ; work         ;
;                |altsyncram_htk2:altsyncram1|                                                                                            ; 1.3 (0.3)            ; 2.0 (1.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 2 (2)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipROM16KWords:b2v_inst16|OnChipRom16KWord:inst3|altsyncram:altsyncram_component|altsyncram_v8j1:auto_generated|altsyncram_htk2:altsyncram1                                                                                                                                                                                             ; altsyncram_htk2                     ; work         ;
;                   |decode_5la:decode5|                                                                                                  ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipROM16KWords:b2v_inst16|OnChipRom16KWord:inst3|altsyncram:altsyncram_component|altsyncram_v8j1:auto_generated|altsyncram_htk2:altsyncram1|decode_5la:decode5                                                                                                                                                                          ; decode_5la                          ; work         ;
;                |sld_mod_ram_rom:mgl_prim2|                                                                                              ; 37.0 (27.0)          ; 38.5 (28.5)                      ; 3.5 (3.5)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 62 (45)             ; 52 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipROM16KWords:b2v_inst16|OnChipRom16KWord:inst3|altsyncram:altsyncram_component|altsyncram_v8j1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                               ; sld_mod_ram_rom                     ; work         ;
;                   |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                                  ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipROM16KWords:b2v_inst16|OnChipRom16KWord:inst3|altsyncram:altsyncram_component|altsyncram_v8j1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                            ; sld_rom_sr                          ; work         ;
;       |lpm_bustri0:inst|                                                                                                                ; 6.2 (0.0)            ; 6.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipROM16KWords:b2v_inst16|lpm_bustri0:inst                                                                                                                                                                                                                                                                                              ; lpm_bustri0                         ; work         ;
;          |lpm_bustri:lpm_bustri_component|                                                                                              ; 6.2 (6.2)            ; 6.5 (6.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipROM16KWords:b2v_inst16|lpm_bustri0:inst|lpm_bustri:lpm_bustri_component                                                                                                                                                                                                                                                              ; lpm_bustri                          ; work         ;
;    |OnChipRam256kbyte:b2v_inst6|                                                                                                        ; 87.2 (0.0)           ; 92.7 (0.0)                       ; 6.8 (0.0)                                         ; 1.3 (0.0)                        ; 0.0 (0.0)            ; 112 (0)             ; 24 (0)                    ; 0 (0)         ; 2097152           ; 256   ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:b2v_inst6                                                                                                                                                                                                                                                                                                                ; OnChipRam256kbyte                   ; work         ;
;       |SramBlockDecoder_Verilog:inst1|                                                                                                  ; 2.9 (2.9)            ; 3.0 (3.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:b2v_inst6|SramBlockDecoder_Verilog:inst1                                                                                                                                                                                                                                                                                 ; SramBlockDecoder_Verilog            ; work         ;
;       |SramBlock_32KWord:inst|                                                                                                          ; 21.0 (0.5)           ; 22.5 (0.5)                       ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (1)              ; 5 (0)                     ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst                                                                                                                                                                                                                                                                                         ; SramBlock_32KWord                   ; work         ;
;          |Ram32kByte:inst3|                                                                                                             ; 10.0 (0.0)           ; 11.0 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 3 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst|Ram32kByte:inst3                                                                                                                                                                                                                                                                        ; Ram32kByte                          ; work         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 10.0 (0.0)           ; 11.0 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 3 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst|Ram32kByte:inst3|altsyncram:altsyncram_component                                                                                                                                                                                                                                        ; altsyncram                          ; work         ;
;                |altsyncram_2a04:auto_generated|                                                                                         ; 10.0 (0.7)           ; 11.0 (1.0)                       ; 1.0 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 3 (3)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated                                                                                                                                                                                                         ; altsyncram_2a04                     ; work         ;
;                   |decode_8la:decode3|                                                                                                  ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|decode_8la:decode3                                                                                                                                                                                      ; decode_8la                          ; work         ;
;                   |mux_ofb:mux2|                                                                                                        ; 7.3 (7.3)            ; 8.0 (8.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|mux_ofb:mux2                                                                                                                                                                                            ; mux_ofb                             ; work         ;
;          |Ram32kByte:inst4|                                                                                                             ; 10.0 (0.0)           ; 10.5 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 2 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst|Ram32kByte:inst4                                                                                                                                                                                                                                                                        ; Ram32kByte                          ; work         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 10.0 (0.0)           ; 10.5 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 2 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst|Ram32kByte:inst4|altsyncram:altsyncram_component                                                                                                                                                                                                                                        ; altsyncram                          ; work         ;
;                |altsyncram_2a04:auto_generated|                                                                                         ; 10.0 (0.7)           ; 10.5 (1.0)                       ; 0.5 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 2 (2)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated                                                                                                                                                                                                         ; altsyncram_2a04                     ; work         ;
;                   |decode_8la:decode3|                                                                                                  ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|decode_8la:decode3                                                                                                                                                                                      ; decode_8la                          ; work         ;
;                   |mux_ofb:mux2|                                                                                                        ; 7.3 (7.3)            ; 8.0 (8.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|mux_ofb:mux2                                                                                                                                                                                            ; mux_ofb                             ; work         ;
;          |lpm_bustri2:inst1|                                                                                                            ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst|lpm_bustri2:inst1                                                                                                                                                                                                                                                                       ; lpm_bustri2                         ; work         ;
;             |lpm_bustri:lpm_bustri_component|                                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst|lpm_bustri2:inst1|lpm_bustri:lpm_bustri_component                                                                                                                                                                                                                                       ; lpm_bustri                          ; work         ;
;       |SramBlock_32KWord:inst3|                                                                                                         ; 21.5 (0.5)           ; 20.7 (0.5)                       ; 0.2 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 25 (1)              ; 5 (0)                     ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst3                                                                                                                                                                                                                                                                                        ; SramBlock_32KWord                   ; work         ;
;          |Ram32kByte:inst3|                                                                                                             ; 10.3 (0.0)           ; 9.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 2 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst3|Ram32kByte:inst3                                                                                                                                                                                                                                                                       ; Ram32kByte                          ; work         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 10.3 (0.0)           ; 9.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 2 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst3|Ram32kByte:inst3|altsyncram:altsyncram_component                                                                                                                                                                                                                                       ; altsyncram                          ; work         ;
;                |altsyncram_2a04:auto_generated|                                                                                         ; 10.3 (0.8)           ; 9.5 (0.7)                        ; 0.0 (0.0)                                         ; 0.8 (0.1)                        ; 0.0 (0.0)            ; 12 (0)              ; 2 (2)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst3|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated                                                                                                                                                                                                        ; altsyncram_2a04                     ; work         ;
;                   |decode_8la:decode3|                                                                                                  ; 2.1 (2.1)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst3|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|decode_8la:decode3                                                                                                                                                                                     ; decode_8la                          ; work         ;
;                   |mux_ofb:mux2|                                                                                                        ; 7.4 (7.4)            ; 6.8 (6.8)                        ; 0.0 (0.0)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst3|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|mux_ofb:mux2                                                                                                                                                                                           ; mux_ofb                             ; work         ;
;          |Ram32kByte:inst4|                                                                                                             ; 10.2 (0.0)           ; 10.7 (0.0)                       ; 0.7 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 3 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst3|Ram32kByte:inst4                                                                                                                                                                                                                                                                       ; Ram32kByte                          ; work         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 10.2 (0.0)           ; 10.7 (0.0)                       ; 0.7 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 3 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst3|Ram32kByte:inst4|altsyncram:altsyncram_component                                                                                                                                                                                                                                       ; altsyncram                          ; work         ;
;                |altsyncram_2a04:auto_generated|                                                                                         ; 10.2 (0.7)           ; 10.7 (1.0)                       ; 0.7 (0.3)                                         ; 0.2 (0.1)                        ; 0.0 (0.0)            ; 12 (0)              ; 3 (3)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst3|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated                                                                                                                                                                                                        ; altsyncram_2a04                     ; work         ;
;                   |decode_8la:decode3|                                                                                                  ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst3|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|decode_8la:decode3                                                                                                                                                                                     ; decode_8la                          ; work         ;
;                   |mux_ofb:mux2|                                                                                                        ; 7.5 (7.5)            ; 7.7 (7.7)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst3|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|mux_ofb:mux2                                                                                                                                                                                           ; mux_ofb                             ; work         ;
;       |SramBlock_32KWord:inst4|                                                                                                         ; 20.8 (2.3)           ; 24.5 (2.7)                       ; 3.9 (0.3)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 28 (4)              ; 6 (0)                     ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst4                                                                                                                                                                                                                                                                                        ; SramBlock_32KWord                   ; work         ;
;          |Ram32kByte:inst3|                                                                                                             ; 9.0 (0.0)            ; 11.0 (0.0)                       ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 3 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst4|Ram32kByte:inst3                                                                                                                                                                                                                                                                       ; Ram32kByte                          ; work         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 9.0 (0.0)            ; 11.0 (0.0)                       ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 3 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst4|Ram32kByte:inst3|altsyncram:altsyncram_component                                                                                                                                                                                                                                       ; altsyncram                          ; work         ;
;                |altsyncram_2a04:auto_generated|                                                                                         ; 9.0 (0.7)            ; 11.0 (1.0)                       ; 2.0 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 3 (3)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst4|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated                                                                                                                                                                                                        ; altsyncram_2a04                     ; work         ;
;                   |decode_8la:decode3|                                                                                                  ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst4|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|decode_8la:decode3                                                                                                                                                                                     ; decode_8la                          ; work         ;
;                   |mux_ofb:mux2|                                                                                                        ; 6.4 (6.4)            ; 8.0 (8.0)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst4|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|mux_ofb:mux2                                                                                                                                                                                           ; mux_ofb                             ; work         ;
;          |Ram32kByte:inst4|                                                                                                             ; 9.4 (0.0)            ; 10.8 (0.0)                       ; 1.6 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 3 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst4|Ram32kByte:inst4                                                                                                                                                                                                                                                                       ; Ram32kByte                          ; work         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 9.4 (0.0)            ; 10.8 (0.0)                       ; 1.6 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 3 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst4|Ram32kByte:inst4|altsyncram:altsyncram_component                                                                                                                                                                                                                                       ; altsyncram                          ; work         ;
;                |altsyncram_2a04:auto_generated|                                                                                         ; 9.4 (0.8)            ; 10.8 (0.8)                       ; 1.6 (0.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 12 (0)              ; 3 (3)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst4|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated                                                                                                                                                                                                        ; altsyncram_2a04                     ; work         ;
;                   |decode_8la:decode3|                                                                                                  ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst4|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|decode_8la:decode3                                                                                                                                                                                     ; decode_8la                          ; work         ;
;                   |mux_ofb:mux2|                                                                                                        ; 6.7 (6.7)            ; 8.0 (8.0)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst4|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|mux_ofb:mux2                                                                                                                                                                                           ; mux_ofb                             ; work         ;
;       |SramBlock_32KWord:inst5|                                                                                                         ; 21.1 (1.0)           ; 22.0 (1.0)                       ; 1.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 27 (3)              ; 8 (0)                     ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst5                                                                                                                                                                                                                                                                                        ; SramBlock_32KWord                   ; work         ;
;          |Ram32kByte:inst3|                                                                                                             ; 10.1 (0.0)           ; 11.0 (0.0)                       ; 1.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 4 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst5|Ram32kByte:inst3                                                                                                                                                                                                                                                                       ; Ram32kByte                          ; work         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 10.1 (0.0)           ; 11.0 (0.0)                       ; 1.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 4 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst5|Ram32kByte:inst3|altsyncram:altsyncram_component                                                                                                                                                                                                                                       ; altsyncram                          ; work         ;
;                |altsyncram_2a04:auto_generated|                                                                                         ; 10.1 (0.7)           ; 11.0 (1.0)                       ; 1.0 (0.3)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 4 (4)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst5|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated                                                                                                                                                                                                        ; altsyncram_2a04                     ; work         ;
;                   |decode_8la:decode3|                                                                                                  ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst5|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|decode_8la:decode3                                                                                                                                                                                     ; decode_8la                          ; work         ;
;                   |mux_ofb:mux2|                                                                                                        ; 7.4 (7.4)            ; 8.0 (8.0)                        ; 0.7 (0.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst5|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|mux_ofb:mux2                                                                                                                                                                                           ; mux_ofb                             ; work         ;
;          |Ram32kByte:inst4|                                                                                                             ; 10.0 (0.0)           ; 10.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 4 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst5|Ram32kByte:inst4                                                                                                                                                                                                                                                                       ; Ram32kByte                          ; work         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 10.0 (0.0)           ; 10.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 4 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst5|Ram32kByte:inst4|altsyncram:altsyncram_component                                                                                                                                                                                                                                       ; altsyncram                          ; work         ;
;                |altsyncram_2a04:auto_generated|                                                                                         ; 10.0 (0.7)           ; 10.0 (1.0)                       ; 0.0 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 4 (4)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst5|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated                                                                                                                                                                                                        ; altsyncram_2a04                     ; work         ;
;                   |decode_8la:decode3|                                                                                                  ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst5|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|decode_8la:decode3                                                                                                                                                                                     ; decode_8la                          ; work         ;
;                   |mux_ofb:mux2|                                                                                                        ; 7.0 (7.0)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst5|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|mux_ofb:mux2                                                                                                                                                                                           ; mux_ofb                             ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 82.5 (0.5)           ; 98.0 (0.5)                       ; 16.0 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 107 (1)             ; 119 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                             ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 82.0 (0.0)           ; 97.5 (0.0)                       ; 16.0 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 106 (0)             ; 119 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input         ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 82.0 (0.0)           ; 97.5 (0.0)                       ; 16.0 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 106 (0)             ; 119 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                         ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 82.0 (1.7)           ; 97.5 (3.7)                       ; 16.0 (2.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 106 (1)             ; 119 (6)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab             ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 80.3 (0.0)           ; 93.8 (0.0)                       ; 14.0 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 105 (0)             ; 113 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric   ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 80.3 (61.0)          ; 93.8 (70.3)                      ; 14.0 (9.8)                                        ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 105 (72)            ; 113 (83)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                        ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 9.3 (9.3)            ; 10.2 (10.2)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                          ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 10.0 (10.0)          ; 13.3 (13.3)                      ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                      ; altera_sld   ;
;    |vga_system:vga_system_inst|                                                                                                         ; 100.8 (0.0)          ; 132.5 (0.0)                      ; 31.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 171 (0)             ; 162 (0)                   ; 0 (0)         ; 3200              ; 1     ; 0          ; 0    ; 0            ; |MC68K|vga_system:vga_system_inst                                                                                                                                                                                                                                                                                                                 ; vga_system                          ; vga_system   ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 0.7 (0.0)            ; 1.5 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|vga_system:vga_system_inst|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                          ; altera_reset_controller             ; vga_system   ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|vga_system:vga_system_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                               ; altera_reset_synchronizer           ; vga_system   ;
;       |vga_system_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|                                                                    ; 62.3 (31.0)          ; 66.0 (31.0)                      ; 3.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 102 (50)            ; 70 (30)                   ; 0 (0)         ; 3200              ; 1     ; 0          ; 0    ; 0            ; |MC68K|vga_system:vga_system_inst|vga_system_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0                                                                                                                                                                                                                                                    ; vga_system_video_pixel_buffer_dma_0 ; vga_system   ;
;          |scfifo:Image_Buffer|                                                                                                          ; 30.0 (0.0)           ; 35.0 (0.0)                       ; 5.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (0)              ; 40 (0)                    ; 0 (0)         ; 3200              ; 1     ; 0          ; 0    ; 0            ; |MC68K|vga_system:vga_system_inst|vga_system_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|scfifo:Image_Buffer                                                                                                                                                                                                                                ; scfifo                              ; work         ;
;             |scfifo_vag1:auto_generated|                                                                                                ; 30.0 (2.3)           ; 35.0 (3.4)                       ; 5.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (5)              ; 40 (2)                    ; 0 (0)         ; 3200              ; 1     ; 0          ; 0    ; 0            ; |MC68K|vga_system:vga_system_inst|vga_system_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_vag1:auto_generated                                                                                                                                                                                                     ; scfifo_vag1                         ; work         ;
;                |a_dpfifo_k2a1:dpfifo|                                                                                                   ; 27.7 (12.8)          ; 31.7 (15.0)                      ; 4.0 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (24)             ; 38 (16)                   ; 0 (0)         ; 3200              ; 1     ; 0          ; 0    ; 0            ; |MC68K|vga_system:vga_system_inst|vga_system_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_vag1:auto_generated|a_dpfifo_k2a1:dpfifo                                                                                                                                                                                ; a_dpfifo_k2a1                       ; work         ;
;                   |altsyncram_k3i1:FIFOram|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3200              ; 1     ; 0          ; 0    ; 0            ; |MC68K|vga_system:vga_system_inst|vga_system_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_vag1:auto_generated|a_dpfifo_k2a1:dpfifo|altsyncram_k3i1:FIFOram                                                                                                                                                        ; altsyncram_k3i1                     ; work         ;
;                   |cntr_h2b:rd_ptr_msb|                                                                                                 ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|vga_system:vga_system_inst|vga_system_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_vag1:auto_generated|a_dpfifo_k2a1:dpfifo|cntr_h2b:rd_ptr_msb                                                                                                                                                            ; cntr_h2b                            ; work         ;
;                   |cntr_i2b:wr_ptr|                                                                                                     ; 4.0 (4.0)            ; 7.5 (7.5)                        ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|vga_system:vga_system_inst|vga_system_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_vag1:auto_generated|a_dpfifo_k2a1:dpfifo|cntr_i2b:wr_ptr                                                                                                                                                                ; cntr_i2b                            ; work         ;
;                   |cntr_u27:usedw_counter|                                                                                              ; 4.7 (4.7)            ; 4.7 (4.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|vga_system:vga_system_inst|vga_system_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_vag1:auto_generated|a_dpfifo_k2a1:dpfifo|cntr_u27:usedw_counter                                                                                                                                                         ; cntr_u27                            ; work         ;
;       |vga_system_video_rgb_resampler_1:video_rgb_resampler_1|                                                                          ; 2.2 (2.2)            ; 14.0 (14.0)                      ; 11.8 (11.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|vga_system:vga_system_inst|vga_system_video_rgb_resampler_1:video_rgb_resampler_1                                                                                                                                                                                                                                                          ; vga_system_video_rgb_resampler_1    ; vga_system   ;
;       |vga_system_video_vga_controller_0:video_vga_controller_0|                                                                        ; 35.7 (0.3)           ; 51.0 (1.8)                       ; 15.3 (1.5)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (1)              ; 63 (4)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|vga_system:vga_system_inst|vga_system_video_vga_controller_0:video_vga_controller_0                                                                                                                                                                                                                                                        ; vga_system_video_vga_controller_0   ; vga_system   ;
;          |altera_up_avalon_video_vga_timing:VGA_Timing|                                                                                 ; 35.3 (35.3)          ; 49.2 (49.2)                      ; 13.8 (13.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 65 (65)             ; 59 (59)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|vga_system:vga_system_inst|vga_system_video_vga_controller_0:video_vga_controller_0|altera_up_avalon_video_vga_timing:VGA_Timing                                                                                                                                                                                                           ; altera_up_avalon_video_vga_timing   ; vga_system   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                            ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name            ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; FPGA_I2C_SDAT   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[0]      ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[1]      ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[2]      ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[3]      ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[4]      ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[5]      ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[6]      ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[7]      ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[8]      ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[9]      ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[10]     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[11]     ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[12]     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[13]     ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[14]     ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[15]     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; TraceRequest_L  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IRQ2_L          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IRQ4_L          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; RS232_TxData    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CLK        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CKE        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CS_N       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CAS_N      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_RAS_N      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_WE_N       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_UDQM       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_LDQM       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CPUClock        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dtack_L         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; RomSelect_H     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; RamSelect_H     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DramRamSelect_H ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IOSelect_H      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ResetOut        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DramDtack_L     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AS_L            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; UDS_L           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; RW              ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[0]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[1]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[2]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[3]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[4]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[5]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[6]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[7]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[8]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[9]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[10]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[11]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[12]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[13]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[14]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[15]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[16]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[17]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[18]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[19]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[20]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[21]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[22]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[23]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[24]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[25]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[26]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[27]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[28]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[29]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[30]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[31]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusIn[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusIn[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusIn[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusIn[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusIn[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusIn[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusIn[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusIn[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusIn[8]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusIn[9]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusIn[10]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusIn[11]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusIn[12]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusIn[13]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusIn[14]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusIn[15]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusOut[0]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusOut[1]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusOut[2]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusOut[3]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusOut[4]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusOut[5]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusOut[6]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusOut[7]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusOut[8]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusOut[9]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusOut[10]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusOut[11]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusOut[12]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusOut[13]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusOut[14]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusOut[15]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[8]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[9]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[10]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[11]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[12]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_BA[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_BA[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[0]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[0]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[1]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[2]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[3]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[4]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[5]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[6]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[0]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[1]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[2]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[3]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[4]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[5]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[6]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[0]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_ADCDAT      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; AUD_DACDAT      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_XCK         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FPGA_I2C_SCLK   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_CONVST      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_DIN         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_DOUT        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ADC_SCLK        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_B[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_B[2]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_B[3]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_B[4]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_B[5]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_B[6]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_B[7]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_BLANK_N     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_CLK         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_G[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_G[2]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_G[3]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_G[4]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_G[5]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_G[6]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_G[7]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_HS          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_R[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_R[2]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_R[3]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_R[4]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_R[5]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_R[6]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_R[7]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_SYNC_N      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_VS          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_ADCLRCK     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_BCLK        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_DACLRCK     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Reset_L         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; RS232_RxData    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                             ;
+--------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                          ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------+-------------------+---------+
; FPGA_I2C_SDAT                                                                                                ;                   ;         ;
;      - I2C_AV_Config:I2C_Configure_Audio_Chip|I2C_Controller:u0|ACK1~1                                       ; 0                 ; 0       ;
;      - I2C_AV_Config:I2C_Configure_Audio_Chip|I2C_Controller:u0|ACK2~0                                       ; 0                 ; 0       ;
;      - I2C_AV_Config:I2C_Configure_Audio_Chip|I2C_Controller:u0|ACK3~3                                       ; 0                 ; 0       ;
; DRAM_DQ[0]                                                                                                   ;                   ;         ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|DataOut[0]                                            ; 0                 ; 0       ;
; DRAM_DQ[1]                                                                                                   ;                   ;         ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|DataOut[1]                                            ; 1                 ; 0       ;
; DRAM_DQ[2]                                                                                                   ;                   ;         ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|DataOut[2]                                            ; 0                 ; 0       ;
; DRAM_DQ[3]                                                                                                   ;                   ;         ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|DataOut[3]                                            ; 1                 ; 0       ;
; DRAM_DQ[4]                                                                                                   ;                   ;         ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|DataOut[4]                                            ; 0                 ; 0       ;
; DRAM_DQ[5]                                                                                                   ;                   ;         ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|DataOut[5]                                            ; 1                 ; 0       ;
; DRAM_DQ[6]                                                                                                   ;                   ;         ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|DataOut[6]                                            ; 1                 ; 0       ;
; DRAM_DQ[7]                                                                                                   ;                   ;         ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|DataOut[7]                                            ; 1                 ; 0       ;
; DRAM_DQ[8]                                                                                                   ;                   ;         ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|DataOut[8]                                            ; 1                 ; 0       ;
; DRAM_DQ[9]                                                                                                   ;                   ;         ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|DataOut[9]                                            ; 1                 ; 0       ;
; DRAM_DQ[10]                                                                                                  ;                   ;         ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|DataOut[10]                                           ; 1                 ; 0       ;
; DRAM_DQ[11]                                                                                                  ;                   ;         ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|DataOut[11]                                           ; 0                 ; 0       ;
; DRAM_DQ[12]                                                                                                  ;                   ;         ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|DataOut[12]                                           ; 1                 ; 0       ;
; DRAM_DQ[13]                                                                                                  ;                   ;         ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|DataOut[13]                                           ; 0                 ; 0       ;
; DRAM_DQ[14]                                                                                                  ;                   ;         ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|DataOut[14]                                           ; 0                 ; 0       ;
; DRAM_DQ[15]                                                                                                  ;                   ;         ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|DataOut[15]                                           ; 1                 ; 0       ;
; TraceRequest_L                                                                                               ;                   ;         ;
; IRQ2_L                                                                                                       ;                   ;         ;
; IRQ4_L                                                                                                       ;                   ;         ;
; SW[8]                                                                                                        ;                   ;         ;
; SW[9]                                                                                                        ;                   ;         ;
; AUD_ADCDAT                                                                                                   ;                   ;         ;
; ADC_DOUT                                                                                                     ;                   ;         ;
; AUD_ADCLRCK                                                                                                  ;                   ;         ;
; AUD_BCLK                                                                                                     ;                   ;         ;
; AUD_DACLRCK                                                                                                  ;                   ;         ;
; Reset_L                                                                                                      ;                   ;         ;
;      - M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|memaddr[31]~1                                 ; 0                 ; 0       ;
;      - M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|data_write_tmp[16]~8                          ; 0                 ; 0       ;
;      - M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|data_write_tmp[8]~13                          ; 0                 ; 0       ;
;      - M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|data_write_tmp[0]~14                          ; 0                 ; 0       ;
;      - M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|opcode[5]~10                                  ; 0                 ; 0       ;
;      - M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|last_data_read[0]~0                           ; 0                 ; 0       ;
;      - M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|movem_mask[2]                                 ; 0                 ; 0       ;
;      - M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|movem_mask[6]                                 ; 0                 ; 0       ;
;      - M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|movem_mask[10]                                ; 0                 ; 0       ;
;      - M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|movem_mask[14]                                ; 0                 ; 0       ;
;      - M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|movem_mask[0]                                 ; 0                 ; 0       ;
;      - M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|movem_mask[3]                                 ; 0                 ; 0       ;
;      - M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|movem_mask[1]                                 ; 0                 ; 0       ;
;      - M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|movem_mask[7]                                 ; 0                 ; 0       ;
;      - M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|movem_mask[5]                                 ; 0                 ; 0       ;
;      - M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|movem_mask[4]                                 ; 0                 ; 0       ;
;      - M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|movem_mask[11]                                ; 0                 ; 0       ;
;      - M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|movem_mask[9]                                 ; 0                 ; 0       ;
;      - M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|movem_mask[8]                                 ; 0                 ; 0       ;
;      - M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|movem_mask[13]                                ; 0                 ; 0       ;
;      - M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|movem_mask[12]                                ; 0                 ; 0       ;
;      - M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|ea_data[15]~1                                 ; 0                 ; 0       ;
;      - M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|bit_number_reg[4]~0                           ; 0                 ; 0       ;
;      - M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|Flags[11]~42                                  ; 0                 ; 0       ;
;      - M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|Flags[5]~45                                   ; 0                 ; 0       ;
;      - M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|movem_mask[15]                                ; 0                 ; 0       ;
;      - M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|trap_SR[8]~0                                  ; 0                 ; 0       ;
;      - M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|brief[3]~0                                    ; 0                 ; 0       ;
;      - M68000CPU:b2v_inst17|TG68:inst|waitm~0                                                                ; 0                 ; 0       ;
;      - M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|exec_tas~3                                    ; 0                 ; 0       ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_Addr[0]                                         ; 0                 ; 0       ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_Addr[1]                                         ; 0                 ; 0       ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_Addr[2]                                         ; 0                 ; 0       ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_Addr[3]                                         ; 0                 ; 0       ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_Addr[4]                                         ; 0                 ; 0       ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_Addr[5]                                         ; 0                 ; 0       ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_Addr[6]                                         ; 0                 ; 0       ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_Addr[7]                                         ; 0                 ; 0       ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_Addr[8]                                         ; 0                 ; 0       ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_Addr[9]                                         ; 0                 ; 0       ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_CKE_H                                           ; 0                 ; 0       ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_RAS_L                                           ; 0                 ; 0       ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_CAS_L                                           ; 0                 ; 0       ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_WE_L                                            ; 0                 ; 0       ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_Addr[10]                                        ; 0                 ; 0       ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_Addr[11]                                        ; 0                 ; 0       ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_Addr[12]                                        ; 0                 ; 0       ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_BA[0]                                           ; 0                 ; 0       ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_BA[1]                                           ; 0                 ; 0       ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|Dtack_L                                               ; 0                 ; 0       ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[0]~reg0                                      ; 0                 ; 0       ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[0]~en                                        ; 0                 ; 0       ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[1]~reg0                                      ; 0                 ; 0       ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[1]~en                                        ; 0                 ; 0       ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[2]~reg0                                      ; 0                 ; 0       ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[2]~en                                        ; 0                 ; 0       ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[3]~reg0                                      ; 0                 ; 0       ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[3]~en                                        ; 0                 ; 0       ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[4]~reg0                                      ; 0                 ; 0       ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[4]~en                                        ; 0                 ; 0       ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[5]~reg0                                      ; 0                 ; 0       ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[5]~en                                        ; 0                 ; 0       ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[6]~reg0                                      ; 0                 ; 0       ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[6]~en                                        ; 0                 ; 0       ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[7]~reg0                                      ; 0                 ; 0       ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[7]~en                                        ; 0                 ; 0       ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[8]~reg0                                      ; 0                 ; 0       ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[8]~en                                        ; 0                 ; 0       ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[9]~reg0                                      ; 0                 ; 0       ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[9]~en                                        ; 0                 ; 0       ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[10]~reg0                                     ; 0                 ; 0       ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[10]~en                                       ; 0                 ; 0       ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[11]~reg0                                     ; 0                 ; 0       ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[11]~en                                       ; 0                 ; 0       ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[12]~reg0                                     ; 0                 ; 0       ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[12]~en                                       ; 0                 ; 0       ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[13]~reg0                                     ; 0                 ; 0       ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[13]~en                                       ; 0                 ; 0       ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[14]~reg0                                     ; 0                 ; 0       ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[14]~en                                       ; 0                 ; 0       ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[15]~reg0                                     ; 0                 ; 0       ;
;      - Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[15]~en                                       ; 0                 ; 0       ;
;      - ClockGen:b2v_inst7|ClockGen_0002:clockgen_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL ; 0                 ; 0       ;
;      - Reset_L~inputCLKENA0                                                                                  ; 0                 ; 0       ;
; CLOCK_50                                                                                                     ;                   ;         ;
; SW[7]                                                                                                        ;                   ;         ;
;      - OnChipIO:b2v_inst8|Timer:Timer1|DataOut[7]~13                                                         ; 1                 ; 0       ;
;      - OnChipIO:b2v_inst8|Timer:Timer1|DataOut[7]~16                                                         ; 1                 ; 0       ;
;      - OnChipIO:b2v_inst8|Timer:Timer1|DataOut[7]~57                                                         ; 1                 ; 0       ;
; SW[0]                                                                                                        ;                   ;         ;
;      - OnChipM68xxIO:b2v_inst11|ACIA_6850:inst16|DataOut[0]~23                                               ; 0                 ; 0       ;
;      - OnChipM68xxIO:b2v_inst11|ACIA_6850:inst16|DataOut[0]~31                                               ; 0                 ; 0       ;
; SW[1]                                                                                                        ;                   ;         ;
;      - OnChipIO:b2v_inst8|Timer:Timer1|DataOut[1]~21                                                         ; 0                 ; 0       ;
; SW[2]                                                                                                        ;                   ;         ;
;      - OnChipIO:b2v_inst8|Timer:Timer1|DataOut[2]~25                                                         ; 1                 ; 0       ;
; SW[3]                                                                                                        ;                   ;         ;
;      - OnChipIO:b2v_inst8|Timer:Timer1|DataOut[3]~29                                                         ; 0                 ; 0       ;
; SW[4]                                                                                                        ;                   ;         ;
;      - OnChipIO:b2v_inst8|Timer:Timer1|DataOut[4]~33                                                         ; 0                 ; 0       ;
; SW[5]                                                                                                        ;                   ;         ;
;      - OnChipIO:b2v_inst8|lpm_bustri2:inst17|lpm_bustri:lpm_bustri_component|dout[5]~0                       ; 1                 ; 0       ;
;      - OnChipIO:b2v_inst8|Timer:Timer1|DataOut[5]~47                                                         ; 1                 ; 0       ;
;      - OnChipIO:b2v_inst8|Timer:Timer1|DataOut[5]~55                                                         ; 1                 ; 0       ;
; SW[6]                                                                                                        ;                   ;         ;
;      - OnChipIO:b2v_inst8|Timer:Timer1|DataOut[6]~42                                                         ; 0                 ; 0       ;
; RS232_RxData                                                                                                 ;                   ;         ;
;      - OnChipM68xxIO:b2v_inst11|ACIA_6850:inst16|ACIA_RX:RxDev|RxDatDel0                                     ; 0                 ; 0       ;
;      - OnChipM68xxIO:b2v_inst11|ACIA_6850:inst16|ACIA_RX:RxDev|RxDatEdge~0                                   ; 0                 ; 0       ;
+--------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                       ; Location                   ; Fan-Out ; Usage                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; BufferSystem:buffer_system_inst|ShadowBuffer:ShadowBuffer_inst|altsyncram:altsyncram_component|altsyncram_24r1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                                                                                                                                                     ; MLABCELL_X3_Y5_N18         ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; BufferSystem:buffer_system_inst|ShadowBuffer:ShadowBuffer_inst|altsyncram:altsyncram_component|altsyncram_24r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                        ; LABCELL_X1_Y6_N42          ; 7       ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; BufferSystem:buffer_system_inst|ShadowBuffer:ShadowBuffer_inst|altsyncram:altsyncram_component|altsyncram_24r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                                                        ; MLABCELL_X3_Y5_N9          ; 7       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; BufferSystem:buffer_system_inst|ShadowBuffer:ShadowBuffer_inst|altsyncram:altsyncram_component|altsyncram_24r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                                                                                                                                        ; MLABCELL_X3_Y5_N36         ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; BufferSystem:buffer_system_inst|ShadowBuffer:ShadowBuffer_inst|altsyncram:altsyncram_component|altsyncram_24r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                                                                                                                        ; MLABCELL_X3_Y5_N12         ; 16      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; BufferSystem:buffer_system_inst|ShadowBuffer:ShadowBuffer_inst|altsyncram:altsyncram_component|altsyncram_24r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[8]~0                                                                                                                                                                              ; MLABCELL_X3_Y5_N48         ; 15      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; BufferSystem:buffer_system_inst|ShadowBuffer:ShadowBuffer_inst|altsyncram:altsyncram_component|altsyncram_24r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]~1                                                                                                                                                                              ; MLABCELL_X3_Y5_N42         ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; BufferSystem:buffer_system_inst|ShadowBuffer:ShadowBuffer_inst|altsyncram:altsyncram_component|altsyncram_24r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:no_name_gen:info_rom_sr|WORD_SR[0]~1                                                                                                                                 ; LABCELL_X4_Y3_N33          ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; BufferSystem:buffer_system_inst|ShadowBuffer:ShadowBuffer_inst|altsyncram:altsyncram_component|altsyncram_24r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:no_name_gen:info_rom_sr|word_counter[3]~1                                                                                                                            ; LABCELL_X4_Y3_N27          ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; BufferSystem:buffer_system_inst|comb~0                                                                                                                                                                                                                                                                                                                     ; LABCELL_X13_Y16_N3         ; 16      ; Write enable             ; no     ; --                   ; --               ; --                        ;
; BufferSystem:buffer_system_inst|comb~1                                                                                                                                                                                                                                                                                                                     ; LABCELL_X13_Y16_N30        ; 8       ; Read enable              ; no     ; --                   ; --               ; --                        ;
; BufferSystem:buffer_system_inst|comb~2                                                                                                                                                                                                                                                                                                                     ; MLABCELL_X15_Y24_N48       ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; BufferSystem:buffer_system_inst|comb~3                                                                                                                                                                                                                                                                                                                     ; MLABCELL_X15_Y24_N51       ; 8       ; Read enable              ; no     ; --                   ; --               ; --                        ;
; ClockGen:b2v_inst7|ClockGen_0002:clockgen_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                                                      ; PLLOUTPUTCOUNTER_X0_Y19_N1 ; 1378    ; Clock                    ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; ClockGen:b2v_inst7|ClockGen_0002:clockgen_inst|altera_pll:altera_pll_i|outclk_wire[2]                                                                                                                                                                                                                                                                      ; PLLOUTPUTCOUNTER_X0_Y21_N1 ; 36      ; Clock                    ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; ClockGen:b2v_inst7|ClockGen_0002:clockgen_inst|altera_pll:altera_pll_i|outclk_wire[3]                                                                                                                                                                                                                                                                      ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 129     ; Clock                    ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; DataBusIn_Composite[0]~12                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X34_Y26_N0        ; 22      ; Output enable            ; no     ; --                   ; --               ; --                        ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|Equal22~0                                                                                                                                                                                                                                                                                                  ; MLABCELL_X34_Y20_N3        ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|RefreshCounter[1]~1                                                                                                                                                                                                                                                                                        ; LABCELL_X36_Y21_N45        ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|RefreshTimerValue[0]~0                                                                                                                                                                                                                                                                                     ; MLABCELL_X34_Y20_N18       ; 19      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|RefreshTimer[2]~1                                                                                                                                                                                                                                                                                          ; LABCELL_X35_Y20_N39        ; 19      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_Addr[4]~0                                                                                                                                                                                                                                                                                            ; MLABCELL_X34_Y21_N30       ; 10      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[0]~en                                                                                                                                                                                                                                                                                             ; FF_X24_Y1_N2               ; 1       ; Output enable            ; no     ; --                   ; --               ; --                        ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[10]~en                                                                                                                                                                                                                                                                                            ; FF_X31_Y1_N19              ; 1       ; Output enable            ; no     ; --                   ; --               ; --                        ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[11]~en                                                                                                                                                                                                                                                                                            ; FF_X21_Y1_N4               ; 1       ; Output enable            ; no     ; --                   ; --               ; --                        ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[12]~en                                                                                                                                                                                                                                                                                            ; FF_X31_Y1_N25              ; 1       ; Output enable            ; no     ; --                   ; --               ; --                        ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[13]~en                                                                                                                                                                                                                                                                                            ; FF_X31_Y1_N28              ; 1       ; Output enable            ; no     ; --                   ; --               ; --                        ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[14]~en                                                                                                                                                                                                                                                                                            ; FF_X31_Y1_N47              ; 1       ; Output enable            ; no     ; --                   ; --               ; --                        ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[15]~en                                                                                                                                                                                                                                                                                            ; FF_X24_Y1_N46              ; 1       ; Output enable            ; no     ; --                   ; --               ; --                        ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[1]~en                                                                                                                                                                                                                                                                                             ; FF_X31_Y1_N13              ; 1       ; Output enable            ; no     ; --                   ; --               ; --                        ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[2]~en                                                                                                                                                                                                                                                                                             ; FF_X31_Y1_N7               ; 1       ; Output enable            ; no     ; --                   ; --               ; --                        ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[3]~en                                                                                                                                                                                                                                                                                             ; FF_X31_Y1_N52              ; 1       ; Output enable            ; no     ; --                   ; --               ; --                        ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[4]~en                                                                                                                                                                                                                                                                                             ; FF_X31_Y1_N58              ; 1       ; Output enable            ; no     ; --                   ; --               ; --                        ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[5]~en                                                                                                                                                                                                                                                                                             ; FF_X21_Y1_N25              ; 1       ; Output enable            ; no     ; --                   ; --               ; --                        ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[6]~en                                                                                                                                                                                                                                                                                             ; FF_X31_Y1_N1               ; 1       ; Output enable            ; no     ; --                   ; --               ; --                        ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[7]~en                                                                                                                                                                                                                                                                                             ; FF_X31_Y1_N34              ; 1       ; Output enable            ; no     ; --                   ; --               ; --                        ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[8]~en                                                                                                                                                                                                                                                                                             ; FF_X31_Y1_N37              ; 1       ; Output enable            ; no     ; --                   ; --               ; --                        ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[9]~en                                                                                                                                                                                                                                                                                             ; FF_X31_Y1_N40              ; 1       ; Output enable            ; no     ; --                   ; --               ; --                        ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|TimerLoad_H~0                                                                                                                                                                                                                                                                                              ; LABCELL_X31_Y21_N0         ; 22      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|Timer[14]~0                                                                                                                                                                                                                                                                                                ; LABCELL_X31_Y21_N36        ; 21      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:I2C_Configure_Audio_Chip|I2C_Controller:u0|SD[22]~0                                                                                                                                                                                                                                                                                          ; LABCELL_X11_Y77_N15        ; 18      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:I2C_Configure_Audio_Chip|LessThan0~4                                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y76_N21        ; 21      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:I2C_Configure_Audio_Chip|mI2C_CTRL_CLK                                                                                                                                                                                                                                                                                                       ; FF_X12_Y77_N59             ; 60      ; Clock                    ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:I2C_Configure_Audio_Chip|mI2C_DATA[22]~0                                                                                                                                                                                                                                                                                                     ; LABCELL_X13_Y77_N48        ; 18      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; M68000CPU:b2v_inst17|BusRequestLogic:inst1|CLKEN_H~0                                                                                                                                                                                                                                                                                                       ; LABCELL_X37_Y34_N51        ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|Flags[11]~42                                                                                                                                                                                                                                                                                       ; LABCELL_X30_Y38_N0         ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|Flags[5]~45                                                                                                                                                                                                                                                                                        ; LABCELL_X40_Y38_N48        ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|Flags[9]~51                                                                                                                                                                                                                                                                                        ; LABCELL_X30_Y38_N6         ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|TG68_PC[31]~2                                                                                                                                                                                                                                                                                      ; LABCELL_X37_Y33_N21        ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|bit_number_reg[4]~0                                                                                                                                                                                                                                                                                ; LABCELL_X37_Y34_N18        ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|brief[11]                                                                                                                                                                                                                                                                                          ; FF_X31_Y33_N5              ; 17      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|brief[3]~0                                                                                                                                                                                                                                                                                         ; LABCELL_X37_Y36_N9         ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|clkena~1                                                                                                                                                                                                                                                                                           ; LABCELL_X37_Y34_N15        ; 114     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|data_write_tmp[0]~14                                                                                                                                                                                                                                                                               ; LABCELL_X37_Y34_N24        ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|data_write_tmp[16]~8                                                                                                                                                                                                                                                                               ; LABCELL_X30_Y38_N51        ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|data_write_tmp[8]~13                                                                                                                                                                                                                                                                               ; LABCELL_X30_Y38_N24        ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|decodeOPC                                                                                                                                                                                                                                                                                          ; FF_X35_Y38_N50             ; 128     ; Sync. clear, Sync. load  ; no     ; --                   ; --               ; --                        ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|div_reg[14]~2                                                                                                                                                                                                                                                                                      ; LABCELL_X36_Y37_N6         ; 37      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|div_sign~0                                                                                                                                                                                                                                                                                         ; LABCELL_X36_Y37_N0         ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|ea_data[15]~1                                                                                                                                                                                                                                                                                      ; LABCELL_X37_Y36_N21        ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|endOPC                                                                                                                                                                                                                                                                                             ; FF_X30_Y39_N56             ; 20      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|fetchOPC                                                                                                                                                                                                                                                                                           ; FF_X30_Y39_N23             ; 18      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|interrupt                                                                                                                                                                                                                                                                                          ; FF_X30_Y39_N20             ; 50      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|last_data_read[0]~0                                                                                                                                                                                                                                                                                ; LABCELL_X37_Y34_N42        ; 18      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|memaddr[31]~1                                                                                                                                                                                                                                                                                      ; LABCELL_X37_Y34_N21        ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|mulu_reg[1]~2                                                                                                                                                                                                                                                                                      ; LABCELL_X36_Y37_N45        ; 36      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|opcode[5]~10                                                                                                                                                                                                                                                                                       ; LABCELL_X37_Y36_N6         ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|opcode[7]~2                                                                                                                                                                                                                                                                                        ; LABCELL_X36_Y37_N36        ; 7       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|regfile_high~23                                                                                                                                                                                                                                                                                    ; LABCELL_X31_Y38_N18        ; 2       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|regfile_low~22                                                                                                                                                                                                                                                                                     ; LABCELL_X31_Y38_N30        ; 2       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|rot_cnt[0]~0                                                                                                                                                                                                                                                                                       ; LABCELL_X36_Y37_N33        ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|state[1]~1                                                                                                                                                                                                                                                                                         ; LABCELL_X36_Y37_N54        ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|trap_SR[8]~0                                                                                                                                                                                                                                                                                       ; LABCELL_X37_Y36_N0         ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|trap_vector[3]~8                                                                                                                                                                                                                                                                                   ; MLABCELL_X28_Y39_N18       ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; M68000CPU:b2v_inst17|TG68:inst|clkena~1                                                                                                                                                                                                                                                                                                                    ; LABCELL_X37_Y34_N36        ; 15      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; OnChipIO:b2v_inst8|Timer:Timer1|process_0~3                                                                                                                                                                                                                                                                                                                ; LABCELL_X33_Y27_N24        ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; OnChipIO:b2v_inst8|Timer:Timer2|ControlRegister[0]~0                                                                                                                                                                                                                                                                                                       ; LABCELL_X36_Y27_N18        ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; OnChipIO:b2v_inst8|Timer:Timer3|ControlRegister[0]~0                                                                                                                                                                                                                                                                                                       ; LABCELL_X30_Y23_N12        ; 19      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; OnChipIO:b2v_inst8|Timer:Timer4|ControlRegister[0]~1                                                                                                                                                                                                                                                                                                       ; LABCELL_X35_Y27_N12        ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; OnChipIO:b2v_inst8|Timer:Timer5|ControlRegister[0]~0                                                                                                                                                                                                                                                                                                       ; LABCELL_X31_Y27_N36        ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; OnChipIO:b2v_inst8|Timer:Timer6|ControlRegister[0]~0                                                                                                                                                                                                                                                                                                       ; MLABCELL_X34_Y27_N6        ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; OnChipIO:b2v_inst8|Timer:Timer7|ControlRegister[0]~0                                                                                                                                                                                                                                                                                                       ; LABCELL_X35_Y23_N15        ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; OnChipIO:b2v_inst8|Timer:Timer8|ControlRegister[0]~0                                                                                                                                                                                                                                                                                                       ; LABCELL_X37_Y27_N0         ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; OnChipM68xxIO:b2v_inst11|ACIA_6850:inst16|ACIA_RX:RxDev|RxBdEdge                                                                                                                                                                                                                                                                                           ; FF_X42_Y26_N50             ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; OnChipM68xxIO:b2v_inst11|ACIA_6850:inst16|ACIA_RX:RxDev|RxBitCount[2]~0                                                                                                                                                                                                                                                                                    ; MLABCELL_X39_Y25_N3        ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; OnChipM68xxIO:b2v_inst11|ACIA_6850:inst16|ACIA_RX:RxDev|RxDatEdge                                                                                                                                                                                                                                                                                          ; FF_X42_Y26_N56             ; 6       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; OnChipM68xxIO:b2v_inst11|ACIA_6850:inst16|ACIA_RX:RxDev|RxDout[0]~0                                                                                                                                                                                                                                                                                        ; MLABCELL_X39_Y25_N36       ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; OnChipM68xxIO:b2v_inst11|ACIA_6850:inst16|ACIA_RX:RxDev|RxShiftReg[0]~1                                                                                                                                                                                                                                                                                    ; MLABCELL_X39_Y25_N24       ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; OnChipM68xxIO:b2v_inst11|ACIA_6850:inst16|ACIA_RX:RxDev|RxShiftReg[2]~0                                                                                                                                                                                                                                                                                    ; MLABCELL_X39_Y25_N42       ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; OnChipM68xxIO:b2v_inst11|ACIA_6850:inst16|ACIA_TX:TxDev|TxBdEdge                                                                                                                                                                                                                                                                                           ; FF_X35_Y26_N47             ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; OnChipM68xxIO:b2v_inst11|ACIA_6850:inst16|ACIA_TX:TxDev|TxParity~1                                                                                                                                                                                                                                                                                         ; MLABCELL_X39_Y29_N54       ; 14      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; OnChipM68xxIO:b2v_inst11|ACIA_6850:inst16|ACIA_TX:TxDev|TxState[1]                                                                                                                                                                                                                                                                                         ; FF_X37_Y29_N29             ; 21      ; Sync. clear, Sync. load  ; no     ; --                   ; --               ; --                        ;
; OnChipM68xxIO:b2v_inst11|ACIA_6850:inst16|CtrlReg[6]~0                                                                                                                                                                                                                                                                                                     ; LABCELL_X36_Y29_N57        ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; OnChipM68xxIO:b2v_inst11|ACIA_6850:inst16|DataOut[0]~7                                                                                                                                                                                                                                                                                                     ; LABCELL_X35_Y29_N21        ; 11      ; Output enable            ; no     ; --                   ; --               ; --                        ;
; OnChipM68xxIO:b2v_inst11|ACIA_6850:inst16|Reset                                                                                                                                                                                                                                                                                                            ; FF_X35_Y26_N14             ; 103     ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; OnChipM68xxIO:b2v_inst11|ACIA_6850:inst16|TranReg[0]~0                                                                                                                                                                                                                                                                                                     ; LABCELL_X36_Y29_N45        ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; OnChipM68xxIO:b2v_inst11|ACIA_BaudRate_Generator:inst1|ACIA_Clock:inst20|Equal5~6                                                                                                                                                                                                                                                                          ; LABCELL_X45_Y31_N30        ; 12      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; OnChipM68xxIO:b2v_inst11|M68xxIODecoder:inst|ACIA1_Baud_Enable~7                                                                                                                                                                                                                                                                                           ; LABCELL_X35_Y29_N54        ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; OnChipROM16KWords:b2v_inst16|OnChipRom16KWord:inst3|altsyncram:altsyncram_component|altsyncram_v8j1:auto_generated|altsyncram_htk2:altsyncram1|decode_5la:decode5|eq_node[0]~1                                                                                                                                                                             ; MLABCELL_X3_Y4_N15         ; 16      ; Write enable             ; no     ; --                   ; --               ; --                        ;
; OnChipROM16KWords:b2v_inst16|OnChipRom16KWord:inst3|altsyncram:altsyncram_component|altsyncram_v8j1:auto_generated|altsyncram_htk2:altsyncram1|decode_5la:decode5|eq_node[1]~0                                                                                                                                                                             ; MLABCELL_X3_Y4_N12         ; 16      ; Write enable             ; no     ; --                   ; --               ; --                        ;
; OnChipROM16KWords:b2v_inst16|OnChipRom16KWord:inst3|altsyncram:altsyncram_component|altsyncram_v8j1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                   ; LABCELL_X4_Y4_N9           ; 7       ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; OnChipROM16KWords:b2v_inst16|OnChipRom16KWord:inst3|altsyncram:altsyncram_component|altsyncram_v8j1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                                                                   ; MLABCELL_X3_Y4_N3          ; 7       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; OnChipROM16KWords:b2v_inst16|OnChipRom16KWord:inst3|altsyncram:altsyncram_component|altsyncram_v8j1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                                                                                                                                   ; MLABCELL_X3_Y4_N0          ; 14      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; OnChipROM16KWords:b2v_inst16|OnChipRom16KWord:inst3|altsyncram:altsyncram_component|altsyncram_v8j1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[11]~1                                                                                                                                                                                        ; MLABCELL_X3_Y4_N6          ; 14      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; OnChipROM16KWords:b2v_inst16|OnChipRom16KWord:inst3|altsyncram:altsyncram_component|altsyncram_v8j1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[12]~2                                                                                                                                                                                        ; MLABCELL_X6_Y4_N18         ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; OnChipROM16KWords:b2v_inst16|OnChipRom16KWord:inst3|altsyncram:altsyncram_component|altsyncram_v8j1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]~2                                                                                                                                               ; LABCELL_X1_Y3_N0           ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; OnChipROM16KWords:b2v_inst16|OnChipRom16KWord:inst3|altsyncram:altsyncram_component|altsyncram_v8j1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]~1                                                                                                                                          ; LABCELL_X1_Y3_N48          ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst3|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|decode_8la:decode3|w_anode214w[2]~0                                                                                                                                                                                    ; MLABCELL_X39_Y34_N9        ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst3|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|decode_8la:decode3|w_anode227w[2]~0                                                                                                                                                                                    ; MLABCELL_X39_Y33_N0        ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst3|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|decode_8la:decode3|w_anode235w[2]~0                                                                                                                                                                                    ; MLABCELL_X39_Y34_N15       ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst3|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|decode_8la:decode3|w_anode243w[2]~0                                                                                                                                                                                    ; MLABCELL_X39_Y33_N45       ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst3|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|decode_8la:decode3|w_anode214w[2]~0                                                                                                                                                                                    ; MLABCELL_X25_Y29_N48       ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst3|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|decode_8la:decode3|w_anode227w[2]~0                                                                                                                                                                                    ; MLABCELL_X25_Y29_N54       ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst3|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|decode_8la:decode3|w_anode235w[2]~0                                                                                                                                                                                    ; LABCELL_X37_Y28_N54        ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst3|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|decode_8la:decode3|w_anode243w[2]~0                                                                                                                                                                                    ; LABCELL_X37_Y28_N42        ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst4|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|decode_8la:decode3|w_anode214w[2]~0                                                                                                                                                                                    ; LABCELL_X37_Y28_N36        ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst4|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|decode_8la:decode3|w_anode227w[2]~0                                                                                                                                                                                    ; LABCELL_X37_Y28_N15        ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst4|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|decode_8la:decode3|w_anode235w[2]~0                                                                                                                                                                                    ; LABCELL_X37_Y28_N39        ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst4|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|decode_8la:decode3|w_anode243w[2]~0                                                                                                                                                                                    ; LABCELL_X37_Y28_N57        ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst4|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|decode_8la:decode3|w_anode214w[2]~0                                                                                                                                                                                    ; LABCELL_X37_Y28_N27        ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst4|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|decode_8la:decode3|w_anode227w[2]~0                                                                                                                                                                                    ; LABCELL_X37_Y28_N21        ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst4|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|decode_8la:decode3|w_anode235w[2]~0                                                                                                                                                                                    ; LABCELL_X37_Y28_N18        ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst4|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|decode_8la:decode3|w_anode243w[2]~0                                                                                                                                                                                    ; LABCELL_X37_Y28_N24        ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst5|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|decode_8la:decode3|w_anode214w[2]~0                                                                                                                                                                                    ; LABCELL_X40_Y33_N36        ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst5|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|decode_8la:decode3|w_anode227w[2]~0                                                                                                                                                                                    ; LABCELL_X40_Y33_N39        ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst5|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|decode_8la:decode3|w_anode235w[2]~0                                                                                                                                                                                    ; LABCELL_X40_Y33_N42        ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst5|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|decode_8la:decode3|w_anode243w[2]~0                                                                                                                                                                                    ; LABCELL_X40_Y33_N45        ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst5|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|decode_8la:decode3|w_anode214w[2]~0                                                                                                                                                                                    ; LABCELL_X40_Y17_N39        ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst5|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|decode_8la:decode3|w_anode227w[2]~0                                                                                                                                                                                    ; LABCELL_X40_Y17_N36        ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst5|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|decode_8la:decode3|w_anode235w[2]~0                                                                                                                                                                                    ; LABCELL_X40_Y17_N18        ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst5|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|decode_8la:decode3|w_anode243w[2]~0                                                                                                                                                                                    ; LABCELL_X40_Y17_N21        ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|decode_8la:decode3|w_anode214w[2]~0                                                                                                                                                                                     ; MLABCELL_X39_Y34_N30       ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|decode_8la:decode3|w_anode227w[2]~0                                                                                                                                                                                     ; MLABCELL_X39_Y34_N39       ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|decode_8la:decode3|w_anode235w[2]~0                                                                                                                                                                                     ; MLABCELL_X39_Y34_N54       ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|decode_8la:decode3|w_anode243w[2]~0                                                                                                                                                                                     ; MLABCELL_X39_Y34_N3        ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|decode_8la:decode3|w_anode214w[2]~0                                                                                                                                                                                     ; LABCELL_X40_Y15_N57        ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|decode_8la:decode3|w_anode227w[2]~0                                                                                                                                                                                     ; LABCELL_X40_Y15_N24        ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|decode_8la:decode3|w_anode235w[2]~0                                                                                                                                                                                     ; LABCELL_X40_Y17_N42        ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|decode_8la:decode3|w_anode243w[2]~0                                                                                                                                                                                     ; LABCELL_X40_Y15_N21        ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; Reset_L                                                                                                                                                                                                                                                                                                                                                    ; PIN_AA14                   ; 467     ; Async. clear             ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; Reset_L                                                                                                                                                                                                                                                                                                                                                    ; PIN_AA14                   ; 84      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y2_N3              ; 257     ; Clock                    ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y2_N3              ; 28      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; onchip_memory_m68k_connection_clken                                                                                                                                                                                                                                                                                                                        ; LABCELL_X13_Y16_N24        ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                   ; FF_X2_Y2_N14               ; 54      ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]~3                      ; MLABCELL_X3_Y3_N48         ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                        ; LABCELL_X1_Y4_N3           ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                           ; FF_X2_Y4_N17               ; 23      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~0           ; LABCELL_X1_Y2_N21          ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                             ; FF_X3_Y2_N38               ; 18      ; Async. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~1                           ; MLABCELL_X3_Y2_N0          ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][3]                             ; FF_X3_Y2_N17               ; 9       ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                             ; FF_X1_Y5_N2                ; 19      ; Async. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~3                           ; LABCELL_X1_Y5_N54          ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][3]                             ; FF_X1_Y5_N11               ; 8       ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~14                            ; MLABCELL_X3_Y2_N57         ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~1              ; LABCELL_X4_Y2_N42          ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~2                                ; MLABCELL_X3_Y3_N18         ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                      ; LABCELL_X1_Y4_N30          ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]~1                    ; LABCELL_X2_Y5_N24          ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~2                    ; LABCELL_X2_Y5_N30          ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~2      ; MLABCELL_X3_Y3_N3          ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~1 ; MLABCELL_X3_Y3_N0          ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]        ; FF_X6_Y2_N41               ; 16      ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]       ; FF_X4_Y2_N47               ; 13      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]        ; FF_X4_Y2_N17               ; 50      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                 ; LABCELL_X4_Y2_N51          ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                       ; FF_X4_Y2_N23               ; 53      ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                     ; MLABCELL_X3_Y2_N54         ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; vga_system:vga_system_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                       ; FF_X13_Y43_N26             ; 109     ; Sync. clear, Sync. load  ; no     ; --                   ; --               ; --                        ;
; vga_system:vga_system_inst|vga_system_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|fifo_write                                                                                                                                                                                                                                                         ; LABCELL_X16_Y48_N0         ; 11      ; Write enable             ; no     ; --                   ; --               ; --                        ;
; vga_system:vga_system_inst|vga_system_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|line_address[5]~0                                                                                                                                                                                                                                                  ; LABCELL_X12_Y28_N57        ; 10      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; vga_system:vga_system_inst|vga_system_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|line_address[5]~1                                                                                                                                                                                                                                                  ; LABCELL_X12_Y28_N51        ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; vga_system:vga_system_inst|vga_system_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|pending_reads[0]~2                                                                                                                                                                                                                                                 ; MLABCELL_X15_Y44_N54       ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; vga_system:vga_system_inst|vga_system_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|pixel_address[4]~0                                                                                                                                                                                                                                                 ; LABCELL_X12_Y28_N24        ; 10      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; vga_system:vga_system_inst|vga_system_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|pixel_address[4]~1                                                                                                                                                                                                                                                 ; LABCELL_X12_Y28_N27        ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; vga_system:vga_system_inst|vga_system_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_vag1:auto_generated|a_dpfifo_k2a1:dpfifo|cntr_h2b:rd_ptr_msb|_~0                                                                                                                                                                        ; LABCELL_X16_Y44_N48        ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; vga_system:vga_system_inst|vga_system_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_vag1:auto_generated|a_dpfifo_k2a1:dpfifo|cntr_i2b:wr_ptr|_~0                                                                                                                                                                            ; MLABCELL_X15_Y48_N30       ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; vga_system:vga_system_inst|vga_system_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_vag1:auto_generated|a_dpfifo_k2a1:dpfifo|cntr_u27:usedw_counter|_~0                                                                                                                                                                     ; LABCELL_X16_Y48_N39        ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; vga_system:vga_system_inst|vga_system_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_vag1:auto_generated|a_dpfifo_k2a1:dpfifo|rd_ptr_lsb~1                                                                                                                                                                                   ; LABCELL_X16_Y48_N51        ; 1       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; vga_system:vga_system_inst|vga_system_video_rgb_resampler_1:video_rgb_resampler_1|stream_out_data[28]~0                                                                                                                                                                                                                                                    ; LABCELL_X16_Y48_N3         ; 26      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; vga_system:vga_system_inst|vga_system_video_vga_controller_0:video_vga_controller_0|altera_up_avalon_video_vga_timing:VGA_Timing|pixel_counter[3]~5                                                                                                                                                                                                        ; LABCELL_X17_Y47_N6         ; 14      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; vga_system:vga_system_inst|vga_system_video_vga_controller_0:video_vga_controller_0|altera_up_avalon_video_vga_timing:VGA_Timing|vga_blue[7]~0                                                                                                                                                                                                             ; LABCELL_X16_Y48_N45        ; 24      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; ~VCC                                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X10_Y77_N12        ; 46      ; Async. clear             ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                        ;
+---------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                  ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; ClockGen:b2v_inst7|ClockGen_0002:clockgen_inst|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X0_Y19_N1 ; 1378    ; Global Clock         ; GCLK1            ; --                        ;
; ClockGen:b2v_inst7|ClockGen_0002:clockgen_inst|altera_pll:altera_pll_i|outclk_wire[2] ; PLLOUTPUTCOUNTER_X0_Y21_N1 ; 36      ; Global Clock         ; GCLK5            ; --                        ;
; ClockGen:b2v_inst7|ClockGen_0002:clockgen_inst|altera_pll:altera_pll_i|outclk_wire[3] ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 129     ; Global Clock         ; GCLK6            ; --                        ;
; Reset_L                                                                               ; PIN_AA14                   ; 467     ; Global Clock         ; GCLK4            ; --                        ;
+---------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
; Name                                                                                                                                                                                           ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF      ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
; BufferSystem:buffer_system_inst|PixelBuffer:PixelBuffer_inst|altsyncram:altsyncram_component|altsyncram_ebt2:auto_generated|ALTSYNCRAM                                                         ; AUTO ; True Dual Port   ; Single Clock ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8           ; 0     ; bufm.hex ; M10K_X14_Y21_N0, M10K_X14_Y18_N0, M10K_X14_Y24_N0, M10K_X14_Y22_N0, M10K_X14_Y19_N0, M10K_X14_Y23_N0, M10K_X14_Y20_N0, M10K_X14_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode                     ;
; BufferSystem:buffer_system_inst|ShadowBuffer:ShadowBuffer_inst|altsyncram:altsyncram_component|altsyncram_24r1:auto_generated|altsyncram_jch2:altsyncram1|ALTSYNCRAM                           ; AUTO ; True Dual Port   ; Dual Clocks  ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8           ; 0     ; bufm.hex ; M10K_X14_Y16_N0, M10K_X5_Y12_N0, M10K_X5_Y14_N0, M10K_X14_Y15_N0, M10K_X14_Y12_N0, M10K_X14_Y14_N0, M10K_X14_Y13_N0, M10K_X5_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode                     ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_lvj1:auto_generated|ALTSYNCRAM                                                                ; AUTO ; Simple Dual Port ; Single Clock ; 17           ; 16           ; 17           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 272    ; 17                          ; 16                          ; 17                          ; 16                          ; 272                 ; 1           ; 0     ; None     ; M10K_X26_Y33_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_1|altsyncram_lvj1:auto_generated|ALTSYNCRAM                                                                ; AUTO ; Simple Dual Port ; Single Clock ; 17           ; 16           ; 17           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 272    ; 17                          ; 16                          ; 17                          ; 16                          ; 272                 ; 1           ; 0     ; None     ; M10K_X26_Y34_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_0|altsyncram_lvj1:auto_generated|ALTSYNCRAM                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 17           ; 16           ; 17           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 272    ; 17                          ; 16                          ; 17                          ; 16                          ; 272                 ; 1           ; 0     ; None     ; M10K_X26_Y36_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ALTSYNCRAM                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 17           ; 16           ; 17           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 272    ; 17                          ; 16                          ; 17                          ; 16                          ; 272                 ; 1           ; 0     ; None     ; M10K_X26_Y37_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B ;
; OnChipROM16KWords:b2v_inst16|OnChipRom16KWord:inst3|altsyncram:altsyncram_component|altsyncram_v8j1:auto_generated|altsyncram_htk2:altsyncram1|ALTSYNCRAM                                      ; AUTO ; True Dual Port   ; Dual Clocks  ; 16384        ; 16           ; 16384        ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 262144 ; 16384                       ; 16                          ; 16384                       ; 16                          ; 262144              ; 32          ; 0     ; None     ; M10K_X5_Y10_N0, M10K_X5_Y11_N0, M10K_X5_Y7_N0, M10K_X5_Y6_N0, M10K_X14_Y7_N0, M10K_X14_Y8_N0, M10K_X26_Y6_N0, M10K_X26_Y7_N0, M10K_X26_Y9_N0, M10K_X26_Y8_N0, M10K_X5_Y9_N0, M10K_X5_Y8_N0, M10K_X14_Y1_N0, M10K_X14_Y2_N0, M10K_X14_Y6_N0, M10K_X14_Y5_N0, M10K_X26_Y5_N0, M10K_X5_Y5_N0, M10K_X26_Y10_N0, M10K_X14_Y11_N0, M10K_X26_Y2_N0, M10K_X26_Y4_N0, M10K_X26_Y1_N0, M10K_X26_Y3_N0, M10K_X5_Y1_N0, M10K_X5_Y2_N0, M10K_X5_Y3_N0, M10K_X5_Y4_N0, M10K_X14_Y9_N0, M10K_X14_Y10_N0, M10K_X14_Y4_N0, M10K_X14_Y3_N0                                       ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode                     ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst3|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|ALTSYNCRAM                                                 ; AUTO ; Single Port      ; Single Clock ; 32768        ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 262144 ; 32768                       ; 8                           ; --                          ; --                          ; 262144              ; 32          ; 0     ; None     ; M10K_X41_Y47_N0, M10K_X38_Y33_N0, M10K_X41_Y49_N0, M10K_X38_Y43_N0, M10K_X38_Y45_N0, M10K_X14_Y33_N0, M10K_X38_Y49_N0, M10K_X38_Y37_N0, M10K_X58_Y35_N0, M10K_X49_Y35_N0, M10K_X38_Y39_N0, M10K_X49_Y39_N0, M10K_X49_Y30_N0, M10K_X38_Y32_N0, M10K_X49_Y32_N0, M10K_X38_Y31_N0, M10K_X38_Y47_N0, M10K_X41_Y35_N0, M10K_X38_Y48_N0, M10K_X49_Y43_N0, M10K_X69_Y30_N0, M10K_X76_Y32_N0, M10K_X69_Y32_N0, M10K_X38_Y29_N0, M10K_X38_Y35_N0, M10K_X14_Y35_N0, M10K_X41_Y37_N0, M10K_X41_Y41_N0, M10K_X69_Y33_N0, M10K_X76_Y33_N0, M10K_X49_Y33_N0, M10K_X38_Y41_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst3|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|ALTSYNCRAM                                                 ; AUTO ; Single Port      ; Single Clock ; 32768        ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 262144 ; 32768                       ; 8                           ; --                          ; --                          ; 262144              ; 32          ; 0     ; None     ; M10K_X41_Y24_N0, M10K_X14_Y25_N0, M10K_X49_Y23_N0, M10K_X49_Y24_N0, M10K_X49_Y19_N0, M10K_X26_Y16_N0, M10K_X26_Y19_N0, M10K_X41_Y19_N0, M10K_X26_Y17_N0, M10K_X26_Y23_N0, M10K_X38_Y23_N0, M10K_X38_Y20_N0, M10K_X41_Y22_N0, M10K_X69_Y21_N0, M10K_X38_Y21_N0, M10K_X69_Y23_N0, M10K_X26_Y20_N0, M10K_X41_Y20_N0, M10K_X26_Y18_N0, M10K_X49_Y20_N0, M10K_X58_Y18_N0, M10K_X58_Y15_N0, M10K_X41_Y21_N0, M10K_X58_Y19_N0, M10K_X69_Y19_N0, M10K_X58_Y20_N0, M10K_X38_Y18_N0, M10K_X69_Y20_N0, M10K_X49_Y26_N0, M10K_X26_Y26_N0, M10K_X41_Y26_N0, M10K_X38_Y26_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst4|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|ALTSYNCRAM                                                 ; AUTO ; Single Port      ; Single Clock ; 32768        ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 262144 ; 32768                       ; 8                           ; --                          ; --                          ; 262144              ; 32          ; 0     ; None     ; M10K_X14_Y37_N0, M10K_X26_Y41_N0, M10K_X26_Y31_N0, M10K_X38_Y51_N0, M10K_X14_Y36_N0, M10K_X14_Y39_N0, M10K_X5_Y36_N0, M10K_X38_Y50_N0, M10K_X58_Y28_N0, M10K_X14_Y27_N0, M10K_X14_Y40_N0, M10K_X41_Y40_N0, M10K_X14_Y29_N0, M10K_X26_Y27_N0, M10K_X26_Y29_N0, M10K_X49_Y29_N0, M10K_X38_Y38_N0, M10K_X49_Y41_N0, M10K_X26_Y40_N0, M10K_X49_Y48_N0, M10K_X69_Y26_N0, M10K_X41_Y27_N0, M10K_X38_Y28_N0, M10K_X76_Y28_N0, M10K_X26_Y38_N0, M10K_X14_Y41_N0, M10K_X38_Y40_N0, M10K_X38_Y42_N0, M10K_X69_Y36_N0, M10K_X58_Y36_N0, M10K_X49_Y40_N0, M10K_X69_Y35_N0  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst4|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|ALTSYNCRAM                                                 ; AUTO ; Single Port      ; Single Clock ; 32768        ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 262144 ; 32768                       ; 8                           ; --                          ; --                          ; 262144              ; 32          ; 0     ; None     ; M10K_X69_Y25_N0, M10K_X41_Y23_N0, M10K_X49_Y25_N0, M10K_X58_Y25_N0, M10K_X49_Y16_N0, M10K_X26_Y21_N0, M10K_X38_Y9_N0, M10K_X38_Y16_N0, M10K_X41_Y25_N0, M10K_X26_Y25_N0, M10K_X38_Y24_N0, M10K_X38_Y25_N0, M10K_X38_Y22_N0, M10K_X26_Y22_N0, M10K_X58_Y21_N0, M10K_X58_Y23_N0, M10K_X49_Y22_N0, M10K_X49_Y21_N0, M10K_X58_Y8_N0, M10K_X49_Y10_N0, M10K_X58_Y16_N0, M10K_X38_Y19_N0, M10K_X41_Y9_N0, M10K_X49_Y18_N0, M10K_X58_Y22_N0, M10K_X69_Y22_N0, M10K_X69_Y18_N0, M10K_X38_Y10_N0, M10K_X58_Y24_N0, M10K_X26_Y24_N0, M10K_X58_Y27_N0, M10K_X58_Y26_N0    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst5|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|ALTSYNCRAM                                                 ; AUTO ; Single Port      ; Single Clock ; 32768        ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 262144 ; 32768                       ; 8                           ; --                          ; --                          ; 262144              ; 32          ; 0     ; None     ; M10K_X41_Y39_N0, M10K_X41_Y33_N0, M10K_X41_Y34_N0, M10K_X41_Y45_N0, M10K_X41_Y46_N0, M10K_X41_Y50_N0, M10K_X41_Y48_N0, M10K_X38_Y46_N0, M10K_X49_Y38_N0, M10K_X41_Y36_N0, M10K_X58_Y33_N0, M10K_X38_Y36_N0, M10K_X41_Y30_N0, M10K_X41_Y31_N0, M10K_X41_Y32_N0, M10K_X49_Y28_N0, M10K_X49_Y45_N0, M10K_X49_Y46_N0, M10K_X49_Y47_N0, M10K_X76_Y29_N0, M10K_X69_Y29_N0, M10K_X69_Y31_N0, M10K_X49_Y31_N0, M10K_X69_Y28_N0, M10K_X41_Y42_N0, M10K_X49_Y36_N0, M10K_X41_Y38_N0, M10K_X58_Y32_N0, M10K_X41_Y29_N0, M10K_X76_Y31_N0, M10K_X41_Y44_N0, M10K_X69_Y34_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst5|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|ALTSYNCRAM                                                 ; AUTO ; Single Port      ; Single Clock ; 32768        ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 262144 ; 32768                       ; 8                           ; --                          ; --                          ; 262144              ; 32          ; 0     ; None     ; M10K_X58_Y7_N0, M10K_X49_Y3_N0, M10K_X58_Y13_N0, M10K_X41_Y7_N0, M10K_X49_Y17_N0, M10K_X41_Y5_N0, M10K_X41_Y13_N0, M10K_X41_Y6_N0, M10K_X26_Y13_N0, M10K_X38_Y17_N0, M10K_X41_Y17_N0, M10K_X38_Y11_N0, M10K_X49_Y7_N0, M10K_X41_Y18_N0, M10K_X49_Y13_N0, M10K_X41_Y15_N0, M10K_X58_Y11_N0, M10K_X41_Y4_N0, M10K_X58_Y10_N0, M10K_X49_Y11_N0, M10K_X49_Y5_N0, M10K_X38_Y5_N0, M10K_X58_Y9_N0, M10K_X49_Y15_N0, M10K_X58_Y6_N0, M10K_X38_Y3_N0, M10K_X69_Y16_N0, M10K_X49_Y6_N0, M10K_X58_Y17_N0, M10K_X41_Y16_N0, M10K_X49_Y9_N0, M10K_X38_Y6_N0                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|ALTSYNCRAM                                                  ; AUTO ; Single Port      ; Single Clock ; 32768        ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 262144 ; 32768                       ; 8                           ; --                          ; --                          ; 262144              ; 32          ; 0     ; None     ; M10K_X26_Y39_N0, M10K_X5_Y32_N0, M10K_X26_Y35_N0, M10K_X26_Y43_N0, M10K_X14_Y31_N0, M10K_X14_Y26_N0, M10K_X26_Y42_N0, M10K_X38_Y44_N0, M10K_X26_Y32_N0, M10K_X58_Y30_N0, M10K_X58_Y31_N0, M10K_X14_Y38_N0, M10K_X26_Y30_N0, M10K_X26_Y28_N0, M10K_X38_Y27_N0, M10K_X14_Y30_N0, M10K_X49_Y34_N0, M10K_X76_Y34_N0, M10K_X58_Y34_N0, M10K_X41_Y43_N0, M10K_X38_Y30_N0, M10K_X76_Y30_N0, M10K_X49_Y27_N0, M10K_X41_Y28_N0, M10K_X14_Y32_N0, M10K_X14_Y34_N0, M10K_X49_Y42_N0, M10K_X14_Y28_N0, M10K_X38_Y34_N0, M10K_X58_Y29_N0, M10K_X69_Y27_N0, M10K_X49_Y44_N0  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|ALTSYNCRAM                                                  ; AUTO ; Single Port      ; Single Clock ; 32768        ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 262144 ; 32768                       ; 8                           ; --                          ; --                          ; 262144              ; 32          ; 0     ; None     ; M10K_X38_Y4_N0, M10K_X49_Y8_N0, M10K_X49_Y1_N0, M10K_X69_Y14_N0, M10K_X38_Y8_N0, M10K_X38_Y15_N0, M10K_X38_Y1_N0, M10K_X38_Y13_N0, M10K_X38_Y14_N0, M10K_X41_Y12_N0, M10K_X38_Y12_N0, M10K_X26_Y14_N0, M10K_X49_Y12_N0, M10K_X69_Y12_N0, M10K_X38_Y2_N0, M10K_X26_Y12_N0, M10K_X41_Y14_N0, M10K_X41_Y10_N0, M10K_X49_Y2_N0, M10K_X58_Y12_N0, M10K_X41_Y3_N0, M10K_X41_Y8_N0, M10K_X41_Y1_N0, M10K_X41_Y11_N0, M10K_X38_Y7_N0, M10K_X26_Y15_N0, M10K_X69_Y15_N0, M10K_X26_Y11_N0, M10K_X41_Y2_N0, M10K_X58_Y14_N0, M10K_X49_Y4_N0, M10K_X49_Y14_N0              ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; vga_system:vga_system_inst|vga_system_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_vag1:auto_generated|a_dpfifo_k2a1:dpfifo|altsyncram_k3i1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 26           ; 128          ; 26           ; yes                    ; no                      ; yes                    ; no                      ; 3328   ; 128                         ; 25                          ; 128                         ; 25                          ; 3200                ; 1           ; 0     ; None     ; M10K_X14_Y48_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------------------------+
; Routing Usage Summary                                                  ;
+---------------------------------------------+--------------------------+
; Routing Resource Type                       ; Usage                    ;
+---------------------------------------------+--------------------------+
; Block interconnects                         ; 14,991 / 289,320 ( 5 % ) ;
; C12 interconnects                           ; 651 / 13,420 ( 5 % )     ;
; C2 interconnects                            ; 5,311 / 119,108 ( 4 % )  ;
; C4 interconnects                            ; 3,822 / 56,300 ( 7 % )   ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )           ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )           ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )           ;
; Direct links                                ; 640 / 289,320 ( < 1 % )  ;
; Global clocks                               ; 4 / 16 ( 25 % )          ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )            ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )            ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )            ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )            ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )           ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )           ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )           ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )           ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )           ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )          ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )          ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )          ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )          ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )           ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )            ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )          ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )           ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )           ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )           ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )           ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )          ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )          ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )           ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )           ;
; Local interconnects                         ; 1,492 / 84,580 ( 2 % )   ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )           ;
; R14 interconnects                           ; 959 / 12,676 ( 8 % )     ;
; R14/C12 interconnect drivers                ; 1,354 / 20,720 ( 7 % )   ;
; R3 interconnects                            ; 6,956 / 130,992 ( 5 % )  ;
; R6 interconnects                            ; 10,004 / 266,960 ( 4 % ) ;
; Spine clocks                                ; 25 / 360 ( 7 % )         ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )       ;
+---------------------------------------------+--------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 8     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 20    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 224          ; 24           ; 224          ; 0            ; 0            ; 228       ; 224          ; 0            ; 228       ; 228       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 4            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 204          ; 4            ; 228          ; 228          ; 0         ; 4            ; 228          ; 0         ; 0         ; 228          ; 228          ; 228          ; 228          ; 228          ; 228          ; 228          ; 228          ; 228          ; 228          ; 224          ; 228          ; 228          ; 228          ; 228          ; 228          ; 228          ; 228          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; FPGA_I2C_SDAT       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TraceRequest_L      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IRQ2_L              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IRQ4_L              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RS232_TxData        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CKE            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CS_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_WE_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_UDQM           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_LDQM           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CPUClock            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dtack_L             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RomSelect_H         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RamSelect_H         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DramRamSelect_H     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IOSelect_H          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ResetOut            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DramDtack_L         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AS_L                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; UDS_L               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RW                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[2]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[3]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[4]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[5]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[6]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[7]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[8]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[9]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[10]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[11]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[12]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[13]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[14]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[15]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[16]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[17]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[18]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[19]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[20]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[21]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[22]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[23]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[24]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[25]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[26]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[27]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[28]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[29]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[30]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[31]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusIn[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusIn[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusIn[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusIn[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusIn[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusIn[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusIn[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusIn[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusIn[8]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusIn[9]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusIn[10]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusIn[11]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusIn[12]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusIn[13]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusIn[14]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusIn[15]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusOut[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusOut[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusOut[2]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusOut[3]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusOut[4]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusOut[5]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusOut[6]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusOut[7]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusOut[8]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusOut[9]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusOut[10]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusOut[11]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusOut[12]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusOut[13]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusOut[14]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusOut[15]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_ADCDAT          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_DACDAT          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_XCK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_I2C_SCLK       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_CONVST          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_DIN             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_DOUT            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_SCLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[0]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[1]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[2]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[3]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[4]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[5]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[6]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[7]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_BLANK_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_CLK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[0]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[1]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[2]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[3]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[4]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[5]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[6]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[7]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_HS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[0]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[1]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[2]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[3]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[4]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[5]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[6]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[7]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_SYNC_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_VS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_ADCLRCK         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_BCLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_DACLRCK         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Reset_L             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RS232_RxData        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Active Serial x1            ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                       ;
+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                ; Destination Clock(s)                                                           ; Delay Added in ns ;
+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+-------------------+
; b2v_inst7|clockgen_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; b2v_inst7|clockgen_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 1578.3            ;
; altera_reserved_tck                                                            ; altera_reserved_tck                                                            ; 917.5             ;
; b2v_inst7|clockgen_inst|altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER|divclk ; b2v_inst7|clockgen_inst|altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER|divclk ; 245.2             ;
; I2C_AV_Config:I2C_Configure_Audio_Chip|mI2C_CTRL_CLK                           ; I2C_AV_Config:I2C_Configure_Audio_Chip|mI2C_CTRL_CLK                           ; 83.5              ;
+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                           ; Destination Register                                                                                                                                ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; I2C_AV_Config:I2C_Configure_Audio_Chip|mI2C_CTRL_CLK                                                      ; I2C_AV_Config:I2C_Configure_Audio_Chip|mI2C_CTRL_CLK                                                                                                ; 9.549             ;
; I2C_AV_Config:I2C_Configure_Audio_Chip|mI2C_CLK_DIV[8]                                                    ; I2C_AV_Config:I2C_Configure_Audio_Chip|mI2C_CTRL_CLK                                                                                                ; 4.784             ;
; I2C_AV_Config:I2C_Configure_Audio_Chip|mI2C_CLK_DIV[15]                                                   ; I2C_AV_Config:I2C_Configure_Audio_Chip|mI2C_CTRL_CLK                                                                                                ; 4.774             ;
; I2C_AV_Config:I2C_Configure_Audio_Chip|mI2C_CLK_DIV[14]                                                   ; I2C_AV_Config:I2C_Configure_Audio_Chip|mI2C_CTRL_CLK                                                                                                ; 4.774             ;
; I2C_AV_Config:I2C_Configure_Audio_Chip|mI2C_CLK_DIV[13]                                                   ; I2C_AV_Config:I2C_Configure_Audio_Chip|mI2C_CTRL_CLK                                                                                                ; 4.774             ;
; I2C_AV_Config:I2C_Configure_Audio_Chip|mI2C_CLK_DIV[10]                                                   ; I2C_AV_Config:I2C_Configure_Audio_Chip|mI2C_CTRL_CLK                                                                                                ; 4.774             ;
; I2C_AV_Config:I2C_Configure_Audio_Chip|mI2C_CLK_DIV[9]                                                    ; I2C_AV_Config:I2C_Configure_Audio_Chip|mI2C_CTRL_CLK                                                                                                ; 4.774             ;
; I2C_AV_Config:I2C_Configure_Audio_Chip|mI2C_CLK_DIV[7]                                                    ; I2C_AV_Config:I2C_Configure_Audio_Chip|mI2C_CTRL_CLK                                                                                                ; 4.774             ;
; I2C_AV_Config:I2C_Configure_Audio_Chip|mI2C_CLK_DIV[6]                                                    ; I2C_AV_Config:I2C_Configure_Audio_Chip|mI2C_CTRL_CLK                                                                                                ; 4.774             ;
; I2C_AV_Config:I2C_Configure_Audio_Chip|mI2C_CLK_DIV[5]                                                    ; I2C_AV_Config:I2C_Configure_Audio_Chip|mI2C_CTRL_CLK                                                                                                ; 4.774             ;
; I2C_AV_Config:I2C_Configure_Audio_Chip|mI2C_CLK_DIV[4]                                                    ; I2C_AV_Config:I2C_Configure_Audio_Chip|mI2C_CTRL_CLK                                                                                                ; 4.774             ;
; I2C_AV_Config:I2C_Configure_Audio_Chip|mI2C_CLK_DIV[3]                                                    ; I2C_AV_Config:I2C_Configure_Audio_Chip|mI2C_CTRL_CLK                                                                                                ; 4.774             ;
; I2C_AV_Config:I2C_Configure_Audio_Chip|mI2C_CLK_DIV[2]                                                    ; I2C_AV_Config:I2C_Configure_Audio_Chip|mI2C_CTRL_CLK                                                                                                ; 4.774             ;
; I2C_AV_Config:I2C_Configure_Audio_Chip|mI2C_CLK_DIV[12]                                                   ; I2C_AV_Config:I2C_Configure_Audio_Chip|mI2C_CTRL_CLK                                                                                                ; 4.774             ;
; I2C_AV_Config:I2C_Configure_Audio_Chip|mI2C_CLK_DIV[11]                                                   ; I2C_AV_Config:I2C_Configure_Audio_Chip|mI2C_CTRL_CLK                                                                                                ; 4.774             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|micro_state[4]                                    ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|use_direct_data                                                                             ; 3.672             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|opcode[13]                                        ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|use_direct_data                                                                             ; 3.609             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|micro_state[3]                                    ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|use_direct_data                                                                             ; 3.566             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|opcode[5]                                         ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|use_direct_data                                                                             ; 3.557             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|opcode[0]                                         ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|use_direct_data                                                                             ; 3.547             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|opcode[1]                                         ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|use_direct_data                                                                             ; 3.547             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|SVmode                                            ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|use_direct_data                                                                             ; 3.547             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|opcode[2]                                         ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|use_direct_data                                                                             ; 3.547             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|opcode[8]                                         ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|use_direct_data                                                                             ; 3.547             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|opcode[11]                                        ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|use_direct_data                                                                             ; 3.547             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|opcode[10]                                        ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|use_direct_data                                                                             ; 3.547             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|opcode[7]                                         ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|use_direct_data                                                                             ; 3.547             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|opcode[15]                                        ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|use_direct_data                                                                             ; 3.547             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|opcode[4]                                         ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|use_direct_data                                                                             ; 3.547             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|opcode[9]                                         ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|use_direct_data                                                                             ; 3.547             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|opcode[6]                                         ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|use_direct_data                                                                             ; 3.547             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|opcode[3]                                         ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|use_direct_data                                                                             ; 3.547             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|opcode[12]                                        ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|use_direct_data                                                                             ; 3.547             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|opcode[14]                                        ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|use_direct_data                                                                             ; 3.547             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|micro_state[6]                                    ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|use_direct_data                                                                             ; 3.547             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|micro_state[0]                                    ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|use_direct_data                                                                             ; 3.547             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|micro_state[5]                                    ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|use_direct_data                                                                             ; 3.547             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|micro_state[1]                                    ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|use_direct_data                                                                             ; 3.547             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|micro_state[2]                                    ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|use_direct_data                                                                             ; 3.547             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|decodeOPC                                         ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|use_direct_data                                                                             ; 3.547             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|nextpass                                          ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|longread                                                                                    ; 3.409             ;
; OnChipIO:b2v_inst8|Timer:Timer7|TheTimer[2]                                                               ; OnChipIO:b2v_inst8|Timer:Timer7|TheTimer[9]                                                                                                         ; 3.380             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|directSR                                          ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|Flags[0]                                                                                    ; 3.254             ;
; OnChipIO:b2v_inst8|Timer:Timer1|TheTimer[8]                                                               ; OnChipIO:b2v_inst8|Timer:Timer1|TheTimer[19]                                                                                                        ; 3.242             ;
; OnChipIO:b2v_inst8|Timer:Timer8|TheTimer[7]                                                               ; OnChipIO:b2v_inst8|Timer:Timer8|TheTimer[17]                                                                                                        ; 3.137             ;
; OnChipIO:b2v_inst8|Timer:Timer1|TheTimer[13]                                                              ; OnChipIO:b2v_inst8|Timer:Timer1|TheTimer[19]                                                                                                        ; 3.050             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|ea_data[30]                                       ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|data_write_tmp[4]                                                                           ; 2.995             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|ea_data[25]                                       ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|data_write_tmp[4]                                                                           ; 2.968             ;
; OnChipIO:b2v_inst8|Timer:Timer6|TheTimer[12]                                                              ; OnChipIO:b2v_inst8|Timer:Timer6|TheTimer[16]                                                                                                        ; 2.761             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|rot_nop                                           ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|fetchOPC                                                                                    ; 2.712             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|directCCR                                         ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|Flags[0]                                                                                    ; 2.711             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|rot_cnt[1]                                        ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|fetchOPC                                                                                    ; 2.578             ;
; vga_system:vga_system_inst|vga_system_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|s_pixel_buffer[0] ; vga_system:vga_system_inst|vga_system_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|pending_reads[0]                                            ; 2.576             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|ea_data[17]                                       ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|data_write_tmp[4]                                                                           ; 2.563             ;
; vga_system:vga_system_inst|vga_system_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|s_pixel_buffer[1] ; vga_system:vga_system_inst|vga_system_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|pending_reads[0]                                            ; 2.558             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|rot_cnt[0]                                        ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|fetchOPC                                                                                    ; 2.548             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|rot_cnt[2]                                        ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|fetchOPC                                                                                    ; 2.529             ;
; OnChipIO:b2v_inst8|Timer:Timer1|DataRegister[3]                                                           ; OnChipIO:b2v_inst8|Timer:Timer1|TheTimer[19]                                                                                                        ; 2.507             ;
; OnChipIO:b2v_inst8|Timer:Timer8|TheTimer[13]                                                              ; OnChipIO:b2v_inst8|Timer:Timer8|TheTimer[17]                                                                                                        ; 2.480             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|mulu_reg[19]                                      ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; 2.468             ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|CurrentState[2]                                           ; Dram:b2v_inst2|M68kDramController_Verilog:inst1|CurrentState[3]                                                                                     ; 2.461             ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|CurrentState[1]                                           ; Dram:b2v_inst2|M68kDramController_Verilog:inst1|CurrentState[3]                                                                                     ; 2.456             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|execOPC                                           ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|fetchOPC                                                                                    ; 2.445             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|mulu_reg[20]                                      ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; 2.445             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|memaddr[0]                                        ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|data_write_tmp[5]                                                                           ; 2.390             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|mulu_reg[21]                                      ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; 2.356             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|TG68_PC[14]                                       ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|TG68_PC[14]                                                                                 ; 2.354             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|mulu_reg[17]                                      ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; 2.344             ;
; OnChipIO:b2v_inst8|Timer:Timer7|DataRegister[0]                                                           ; OnChipIO:b2v_inst8|Timer:Timer7|TheTimer[16]                                                                                                        ; 2.338             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|TG68_PC[11]                                       ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|TG68_PC[11]                                                                                 ; 2.337             ;
; OnChipIO:b2v_inst8|Timer:Timer7|DataRegister[5]                                                           ; OnChipIO:b2v_inst8|Timer:Timer7|TheTimer[21]                                                                                                        ; 2.329             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|mulu_reg[18]                                      ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|Flags[2]                                                                                    ; 2.313             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|ea_data[26]                                       ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|data_write_tmp[4]                                                                           ; 2.304             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|memaddr[9]                                        ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|TG68_PC[11]                                                                                 ; 2.263             ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|CurrentState[4]                                           ; Dram:b2v_inst2|M68kDramController_Verilog:inst1|CurrentState[3]                                                                                     ; 2.262             ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|CurrentState[3]                                           ; Dram:b2v_inst2|M68kDramController_Verilog:inst1|CurrentState[3]                                                                                     ; 2.258             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|last_data_read[13]                                ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|data_write_tmp[29]                                                                          ; 2.234             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|Z_error                                           ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|exec_write_back                                                                             ; 2.195             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|last_data_read[14]                                ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|data_write_tmp[30]                                                                          ; 2.192             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|ea_data[19]                                       ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|data_write_tmp[4]                                                                           ; 2.186             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|mulu_reg[16]                                      ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|Flags[3]                                                                                    ; 2.176             ;
; M68000CPU:b2v_inst17|TG68:inst|clkena_e                                                                   ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|maskzero                                                                                    ; 2.171             ;
; M68000CPU:b2v_inst17|TG68:inst|as_s                                                                       ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|data_write_tmp[29]                                                                          ; 2.143             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|interrupt                                         ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|exec_write_back                                                                             ; 2.141             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|mulu_reg[23]                                      ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_lvj1:auto_generated|ram_block1a6~porta_datain_reg0 ; 2.137             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|mulu_reg[22]                                      ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_lvj1:auto_generated|ram_block1a9~porta_datain_reg0 ; 2.130             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|rot_cnt[3]                                        ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|fetchOPC                                                                                    ; 2.122             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|setstate_delay[0]                                 ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|exec_write_back                                                                             ; 2.096             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|setstate_delay[1]                                 ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|exec_write_back                                                                             ; 2.096             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|Flags[3]                                          ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|exec_write_back                                                                             ; 2.096             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|Flags[2]                                          ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|exec_write_back                                                                             ; 2.096             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|Flags[1]                                          ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|exec_write_back                                                                             ; 2.096             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|movem_busy                                        ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|exec_write_back                                                                             ; 2.096             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|exec_write_back                                   ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|exec_write_back                                                                             ; 2.096             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|endOPC                                            ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|exec_write_back                                                                             ; 2.096             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|trapd                                             ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|exec_write_back                                                                             ; 2.096             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|Flags[0]                                          ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|exec_write_back                                                                             ; 2.096             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|get_extendedOPC                                   ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|exec_write_back                                                                             ; 2.096             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|ea_data[0]                                        ; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|Flags[4]                                                                                    ; 2.093             ;
; OnChipIO:b2v_inst8|Timer:Timer7|DataRegister[3]                                                           ; OnChipIO:b2v_inst8|Timer:Timer7|TheTimer[19]                                                                                                        ; 2.071             ;
+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (16303): Aggressive Performance optimization mode selected -- timing performance will be prioritized at the potential cost of increased logic area and compilation time
    Info (16304): Mode behavior is affected by advanced setting Restructure Multiplexers (default for this mode is Off)
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (119006): Selected device 5CSEMA5F31C6 for design "MC68K"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (21300): LOCKED port on the PLL is not properly connected on instance "ClockGen:b2v_inst7|ClockGen_0002:clockgen_inst|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Critical Warning (11114): Active serial configuration mode is selected with the INIT_DONE pin disabled. Depending on the configuration setup and board design, the INIT_DONE pin may need to be enabled in the design. For more information, refer to the Intel FPGA Knowledge Database solution number rd05092012_239
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|Z_error -- source does not feed directly to destination File: C:/CosmicImpalasM68K/TG68_fast.vhd Line: 350
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node OnChipROM16KWords:b2v_inst16|OnChipRom16KWord:inst3|altsyncram:altsyncram_component|altsyncram_v8j1:auto_generated|sld_mod_ram_rom:mgl_prim2|is_in_use_reg -- source does not feed directly to destination File: d:/intelfpga_lite/quartus/libraries/megafunctions/sld_mod_ram_rom.vhd Line: 928
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node BufferSystem:buffer_system_inst|ShadowBuffer:ShadowBuffer_inst|altsyncram:altsyncram_component|altsyncram_24r1:auto_generated|sld_mod_ram_rom:mgl_prim2|is_in_use_reg -- source does not feed directly to destination File: d:/intelfpga_lite/quartus/libraries/megafunctions/sld_mod_ram_rom.vhd Line: 928
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node BufferSystem:buffer_system_inst|ShadowBuffer:ShadowBuffer_inst|altsyncram:altsyncram_component|altsyncram_24r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[0] -- source does not feed directly to destination File: d:/intelfpga_lite/quartus/libraries/megafunctions/sld_mod_ram_rom.vhd Line: 575
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node OnChipM68xxIO:b2v_inst11|ACIA_6850:inst16|ACIA_TX:TxDev|TxParity -- source does not feed directly to destination File: C:/CosmicImpalasM68K/ACIA_TX.vhd Line: 81
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node OnChipM68xxIO:b2v_inst11|ACIA_6850:inst16|ACIA_TX:TxDev|TxShiftReg[0] -- source does not feed directly to destination File: C:/CosmicImpalasM68K/ACIA_TX.vhd Line: 211
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|exec_write_back -- source does not feed directly to destination File: C:/CosmicImpalasM68K/TG68_fast.vhd Line: 193
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a5~PORTADATAOUT0 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 189
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a5 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 189
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a5~porta_we_reg -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 189
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a5~portb_re_reg -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 189
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a5~porta_address_reg0 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 189
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a5~porta_address_reg1 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 189
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a5~porta_address_reg2 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 189
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a5~porta_address_reg3 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 189
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a5~porta_address_reg4 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 189
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a5~portb_address_reg0 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 189
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a5~portb_address_reg1 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 189
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a5~portb_address_reg2 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 189
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a5~portb_address_reg3 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 189
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a5~portb_address_reg4 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 189
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a5~porta_datain_reg0 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 189
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a5~porta_memory_reg -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 189
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a5~portb_memory_reg -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 189
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a4~PORTADATAOUT0 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 159
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a4 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 159
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a4~porta_we_reg -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 159
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a4~portb_re_reg -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 159
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a4~porta_address_reg0 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 159
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a4~porta_address_reg1 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 159
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a4~porta_address_reg2 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 159
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a4~porta_address_reg3 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 159
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a4~porta_address_reg4 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 159
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a4~portb_address_reg0 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 159
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a4~portb_address_reg1 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 159
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a4~portb_address_reg2 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 159
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a4~portb_address_reg3 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 159
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a4~portb_address_reg4 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 159
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a4~porta_datain_reg0 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 159
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a4~porta_memory_reg -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 159
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a4~portb_memory_reg -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 159
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a0~PORTADATAOUT0 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 39
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a0 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 39
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a0~porta_we_reg -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 39
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a0~portb_re_reg -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 39
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a0~porta_address_reg0 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 39
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a0~porta_address_reg1 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 39
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a0~porta_address_reg2 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 39
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a0~porta_address_reg3 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 39
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a0~porta_address_reg4 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 39
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a0~portb_address_reg0 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 39
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a0~portb_address_reg1 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 39
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a0~portb_address_reg2 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 39
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a0~portb_address_reg3 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 39
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a0~portb_address_reg4 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 39
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a0~porta_datain_reg0 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 39
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a0~porta_memory_reg -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 39
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a0~portb_memory_reg -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 39
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a3~PORTADATAOUT0 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 129
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a3 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 129
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a3~porta_we_reg -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 129
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a3~portb_re_reg -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 129
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a3~porta_address_reg0 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 129
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a3~porta_address_reg1 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 129
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a3~porta_address_reg2 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 129
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a3~porta_address_reg3 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 129
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a3~porta_address_reg4 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 129
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a3~portb_address_reg0 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 129
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a3~portb_address_reg1 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 129
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a3~portb_address_reg2 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 129
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a3~portb_address_reg3 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 129
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a3~portb_address_reg4 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 129
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a3~porta_datain_reg0 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 129
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a3~porta_memory_reg -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 129
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a3~portb_memory_reg -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 129
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a1~PORTADATAOUT0 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 69
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a1 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 69
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a1~porta_we_reg -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 69
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a1~portb_re_reg -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 69
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a1~porta_address_reg0 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 69
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a1~porta_address_reg1 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 69
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a1~porta_address_reg2 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 69
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a1~porta_address_reg3 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 69
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a1~porta_address_reg4 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 69
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a1~portb_address_reg0 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 69
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a1~portb_address_reg1 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 69
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a1~portb_address_reg2 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 69
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a1~portb_address_reg3 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 69
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a1~portb_address_reg4 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 69
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a1~porta_datain_reg0 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 69
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a1~porta_memory_reg -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 69
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a1~portb_memory_reg -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 69
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a2~PORTADATAOUT0 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 99
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a2 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 99
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a2~porta_we_reg -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 99
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a2~portb_re_reg -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 99
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a2~porta_address_reg0 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 99
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a2~porta_address_reg1 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 99
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a2~porta_address_reg2 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 99
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ram_block1a2~porta_address_reg3 -- source does not feed directly to destination File: C:/CosmicImpalasM68K/db/altsyncram_lvj1.tdf Line: 99
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 3 clocks (3 global)
    Info (11162): ClockGen:b2v_inst7|ClockGen_0002:clockgen_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 1439 fanout uses global clock CLKCTRL_G1
    Info (11162): ClockGen:b2v_inst7|ClockGen_0002:clockgen_inst|altera_pll:altera_pll_i|outclk_wire[2]~CLKENA0 with 31 fanout uses global clock CLKCTRL_G5
    Info (11162): ClockGen:b2v_inst7|ClockGen_0002:clockgen_inst|altera_pll:altera_pll_i|outclk_wire[3]~CLKENA0 with 110 fanout uses global clock CLKCTRL_G6
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): Reset_L~inputCLKENA0 with 416 fanout uses global clock CLKCTRL_G7
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Warning (16406): 1 global input pin(s) will use non-dedicated clock routing
    Warning (16407): Source REFCLK I/O is not placed onto a dedicated REFCLK input pin for global clock driver Reset_L~inputCLKENA0, placed at CLKCTRL_G7
        Info (179012): Refclk input I/O pad Reset_L is placed onto PIN_AA14
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'vga_system/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'M68k.sdc'
Warning (332174): Ignored filter at M68k.sdc(10): CLOCK2_50 could not be matched with a port File: C:/CosmicImpalasM68K/M68k.sdc Line: 10
Warning (332049): Ignored create_clock at M68k.sdc(10): Argument <targets> is an empty collection File: C:/CosmicImpalasM68K/M68k.sdc Line: 10
    Info (332050): create_clock -period 20 [get_ports CLOCK2_50] File: C:/CosmicImpalasM68K/M68k.sdc Line: 10
Warning (332174): Ignored filter at M68k.sdc(11): CLOCK3_50 could not be matched with a port File: C:/CosmicImpalasM68K/M68k.sdc Line: 11
Warning (332049): Ignored create_clock at M68k.sdc(11): Argument <targets> is an empty collection File: C:/CosmicImpalasM68K/M68k.sdc Line: 11
    Info (332050): create_clock -period 20 [get_ports CLOCK3_50] File: C:/CosmicImpalasM68K/M68k.sdc Line: 11
Warning (332174): Ignored filter at M68k.sdc(12): CLOCK4_50 could not be matched with a port File: C:/CosmicImpalasM68K/M68k.sdc Line: 12
Warning (332049): Ignored create_clock at M68k.sdc(12): Argument <targets> is an empty collection File: C:/CosmicImpalasM68K/M68k.sdc Line: 12
    Info (332050): create_clock -period 20 [get_ports CLOCK4_50] File: C:/CosmicImpalasM68K/M68k.sdc Line: 12
Warning (332043): Overwriting existing clock: altera_reserved_tck
Warning (332174): Ignored filter at M68k.sdc(19): TD_CLK27 could not be matched with a port File: C:/CosmicImpalasM68K/M68k.sdc Line: 19
Warning (332049): Ignored create_clock at M68k.sdc(19): Argument <targets> is an empty collection File: C:/CosmicImpalasM68K/M68k.sdc Line: 19
    Info (332050): create_clock -period "27 MHz"  -name tv_27m [get_ports TD_CLK27] File: C:/CosmicImpalasM68K/M68k.sdc Line: 19
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {b2v_inst7|clockgen_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {b2v_inst7|clockgen_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {b2v_inst7|clockgen_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {b2v_inst7|clockgen_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 12 -duty_cycle 50.00 -name {b2v_inst7|clockgen_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {b2v_inst7|clockgen_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {b2v_inst7|clockgen_inst|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 6 -duty_cycle 50.00 -name {b2v_inst7|clockgen_inst|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk} {b2v_inst7|clockgen_inst|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {b2v_inst7|clockgen_inst|altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 6 -phase 180.00 -duty_cycle 50.00 -name {b2v_inst7|clockgen_inst|altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER|divclk} {b2v_inst7|clockgen_inst|altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 39.000 -name I2C_AV_Config:I2C_Configure_Audio_Chip|mI2C_CTRL_CLK I2C_AV_Config:I2C_Configure_Audio_Chip|mI2C_CTRL_CLK
Warning (332174): Ignored filter at M68k.sdc(61): TD_DATA* could not be matched with a port File: C:/CosmicImpalasM68K/M68k.sdc Line: 61
Warning (332174): Ignored filter at M68k.sdc(61): tv_27m could not be matched with a clock File: C:/CosmicImpalasM68K/M68k.sdc Line: 61
Warning (332049): Ignored set_input_delay at M68k.sdc(61): Argument <targets> is an empty collection File: C:/CosmicImpalasM68K/M68k.sdc Line: 61
    Info (332050): set_input_delay -max -clock tv_27m 3.692 [get_ports TD_DATA*] File: C:/CosmicImpalasM68K/M68k.sdc Line: 61
Warning (332049): Ignored set_input_delay at M68k.sdc(61): Argument -clock is not an object ID File: C:/CosmicImpalasM68K/M68k.sdc Line: 61
Warning (332049): Ignored set_input_delay at M68k.sdc(62): Argument <targets> is an empty collection File: C:/CosmicImpalasM68K/M68k.sdc Line: 62
    Info (332050): set_input_delay -min -clock tv_27m 2.492 [get_ports TD_DATA*] File: C:/CosmicImpalasM68K/M68k.sdc Line: 62
Warning (332049): Ignored set_input_delay at M68k.sdc(62): Argument -clock is not an object ID File: C:/CosmicImpalasM68K/M68k.sdc Line: 62
Warning (332174): Ignored filter at M68k.sdc(63): TD_HS could not be matched with a port File: C:/CosmicImpalasM68K/M68k.sdc Line: 63
Warning (332049): Ignored set_input_delay at M68k.sdc(63): Argument <targets> is an empty collection File: C:/CosmicImpalasM68K/M68k.sdc Line: 63
    Info (332050): set_input_delay -max -clock tv_27m 3.654 [get_ports TD_HS] File: C:/CosmicImpalasM68K/M68k.sdc Line: 63
Warning (332049): Ignored set_input_delay at M68k.sdc(63): Argument -clock is not an object ID File: C:/CosmicImpalasM68K/M68k.sdc Line: 63
Warning (332049): Ignored set_input_delay at M68k.sdc(64): Argument <targets> is an empty collection File: C:/CosmicImpalasM68K/M68k.sdc Line: 64
    Info (332050): set_input_delay -min -clock tv_27m 2.454 [get_ports TD_HS] File: C:/CosmicImpalasM68K/M68k.sdc Line: 64
Warning (332049): Ignored set_input_delay at M68k.sdc(64): Argument -clock is not an object ID File: C:/CosmicImpalasM68K/M68k.sdc Line: 64
Warning (332174): Ignored filter at M68k.sdc(65): TD_VS could not be matched with a port File: C:/CosmicImpalasM68K/M68k.sdc Line: 65
Warning (332049): Ignored set_input_delay at M68k.sdc(65): Argument <targets> is an empty collection File: C:/CosmicImpalasM68K/M68k.sdc Line: 65
    Info (332050): set_input_delay -max -clock tv_27m 3.656 [get_ports TD_VS] File: C:/CosmicImpalasM68K/M68k.sdc Line: 65
Warning (332049): Ignored set_input_delay at M68k.sdc(65): Argument -clock is not an object ID File: C:/CosmicImpalasM68K/M68k.sdc Line: 65
Warning (332049): Ignored set_input_delay at M68k.sdc(66): Argument <targets> is an empty collection File: C:/CosmicImpalasM68K/M68k.sdc Line: 66
    Info (332050): set_input_delay -min -clock tv_27m 2.456 [get_ports TD_VS] File: C:/CosmicImpalasM68K/M68k.sdc Line: 66
Warning (332049): Ignored set_input_delay at M68k.sdc(66): Argument -clock is not an object ID File: C:/CosmicImpalasM68K/M68k.sdc Line: 66
Warning (332174): Ignored filter at M68k.sdc(98): VGA_BLANK could not be matched with a port File: C:/CosmicImpalasM68K/M68k.sdc Line: 98
Warning (332049): Ignored set_output_delay at M68k.sdc(98): Argument <targets> is an empty collection File: C:/CosmicImpalasM68K/M68k.sdc Line: 98
    Info (332050): set_output_delay -max -clock clk_vga 0.215 [get_ports VGA_BLANK] File: C:/CosmicImpalasM68K/M68k.sdc Line: 98
Warning (332049): Ignored set_output_delay at M68k.sdc(99): Argument <targets> is an empty collection File: C:/CosmicImpalasM68K/M68k.sdc Line: 99
    Info (332050): set_output_delay -min -clock clk_vga -1.485 [get_ports VGA_BLANK] File: C:/CosmicImpalasM68K/M68k.sdc Line: 99
Warning (332174): Ignored filter at M68k.sdc(113): speech_subsystem:speech_subsystem_inst|read_address_range:Control_flash_reader|state[5] could not be matched with a clock File: C:/CosmicImpalasM68K/M68k.sdc Line: 113
Warning (332049): Ignored set_false_path at M68k.sdc(113): Argument <to> is an empty collection File: C:/CosmicImpalasM68K/M68k.sdc Line: 113
    Info (332050): set_false_path  -from  [get_clocks {b2v_inst7|clockgen_inst|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk}]  -to  [get_clocks {speech_subsystem:speech_subsystem_inst|read_address_range:Control_flash_reader|state[5]}] File: C:/CosmicImpalasM68K/M68k.sdc Line: 113
Warning (332049): Ignored set_false_path at M68k.sdc(114): Argument <from> is an empty collection File: C:/CosmicImpalasM68K/M68k.sdc Line: 114
    Info (332050): set_false_path  -from  [get_clocks {speech_subsystem:speech_subsystem_inst|read_address_range:Control_flash_reader|state[5]}]  -to  [get_clocks {b2v_inst7|clockgen_inst|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk}] File: C:/CosmicImpalasM68K/M68k.sdc Line: 114
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: b2v_inst7|clockgen_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: b2v_inst7|clockgen_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: b2v_inst7|clockgen_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: b2v_inst7|clockgen_inst|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: b2v_inst7|clockgen_inst|altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 9 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   62.500 altera_reserved_tck
    Info (332111):    3.333 b2v_inst7|clockgen_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   40.000 b2v_inst7|clockgen_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):   20.000 b2v_inst7|clockgen_inst|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):   20.000 b2v_inst7|clockgen_inst|altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):   10.000     clk_dram
    Info (332111):   39.714      clk_vga
    Info (332111):   20.000     CLOCK_50
    Info (332111):   39.000 I2C_AV_Config:I2C_Configure_Audio_Chip|mI2C_CTRL_CLK
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 24 registers into blocks of type I/O output buffer
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:04
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "Can0_RX" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Can0_TX" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Can1_RX" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Can1_TX" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GraphicsSelect_L" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_BLON" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_Contrast_DE1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_E" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_ON" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_RW" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SCL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDA" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SSN_O[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "miso_i" is assigned to location or region, but does not exist in design
    Warning (15706): Node "mosi_o" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sck_o" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:21
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:52
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:23
Info (170193): Fitter routing operations beginning
Info (170089): 2e+03 ns of routing delay (approximately 1.3% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 27% of the available device resources in the region that extends from location X22_Y23 to location X32_Y34
Info (170194): Fitter routing operations ending: elapsed time is 00:00:35
Info (11888): Total time spent on timing analysis during the Fitter is 15.23 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:21
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 3 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin AUD_ADCLRCK has a permanently disabled output enable File: C:/CosmicImpalasM68K/MC68K.v Line: 47
    Info (169065): Pin AUD_BCLK has a permanently disabled output enable File: C:/CosmicImpalasM68K/MC68K.v Line: 48
    Info (169065): Pin AUD_DACLRCK has a permanently disabled output enable File: C:/CosmicImpalasM68K/MC68K.v Line: 50
Info (144001): Generated suppressed messages file C:/CosmicImpalasM68K/MC68K.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 159 warnings
    Info: Peak virtual memory: 8184 megabytes
    Info: Processing ended: Wed Apr 09 03:06:14 2025
    Info: Elapsed time: 00:04:33
    Info: Total CPU time (on all processors): 00:17:20


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/CosmicImpalasM68K/MC68K.fit.smsg.


