Classic Timing Analyzer report for Ozy_Janus
Tue Jan 11 20:14:17 2011
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clkmult3:cm3|altpll:altpll_component|_clk0'
  7. Clock Setup: 'IF_clk'
  8. Clock Setup: 'C5'
  9. Clock Setup: 'SPI_SCK'
 10. Clock Hold: 'clkmult3:cm3|altpll:altpll_component|_clk0'
 11. Clock Hold: 'IF_clk'
 12. Clock Hold: 'C5'
 13. Clock Hold: 'SPI_SCK'
 14. tsu
 15. tco
 16. tpd
 17. th
 18. Ignored Timing Assignments
 19. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------+-----------+----------------------------------+----------------------------------+--------------------------------------------------------------+---------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+
; Type                                                      ; Slack     ; Required Time                    ; Actual Time                      ; From                                                         ; To                                                      ; From Clock                                 ; To Clock                                   ; Failed Paths ;
+-----------------------------------------------------------+-----------+----------------------------------+----------------------------------+--------------------------------------------------------------+---------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+
; Worst-case tsu                                            ; N/A       ; None                             ; 8.939 ns                         ; FLAGB                                                        ; async_usb:usb1|FX_state~4                               ; --                                         ; IF_clk                                     ; 0            ;
; Worst-case tco                                            ; N/A       ; None                             ; 17.751 ns                        ; led_blinker:BLINK_D1|led_timer[7]                            ; DEBUG_LED0                                              ; IF_clk                                     ; --                                         ; 0            ;
; Worst-case tpd                                            ; N/A       ; None                             ; 11.337 ns                        ; SDOBACK                                                      ; FX2_PE1                                                 ; --                                         ; --                                         ; 0            ;
; Worst-case th                                             ; N/A       ; None                             ; -1.391 ns                        ; C5                                                           ; I2S_rcv:J_IQ|bc0                                        ; --                                         ; IF_clk                                     ; 0            ;
; Clock Setup: 'clkmult3:cm3|altpll:altpll_component|_clk0' ; -0.269 ns ; 144.01 MHz ( period = 6.944 ns ) ; 138.64 MHz ( period = 7.213 ns ) ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][0]                           ; NWire_rcv:MDC[2].M_IQ|tb_width[11]                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 21           ;
; Clock Setup: 'IF_clk'                                     ; 0.193 ns  ; 48.00 MHz ( period = 20.833 ns ) ; N/A                              ; NWire_rcv:MDC[1].M_IQ|idata[11]                              ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[11]                  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk                                     ; 0            ;
; Clock Setup: 'C5'                                         ; 71.249 ns ; 12.29 MHz ( period = 81.366 ns ) ; 98.84 MHz ( period = 10.117 ns ) ; clk_lrclk_gen:lrgen|Brise                                    ; I2S_xmit:J_IQPWM|bit_count[2]                           ; C5                                         ; C5                                         ; 0            ;
; Clock Setup: 'SPI_SCK'                                    ; 76.690 ns ; 12.29 MHz ( period = 81.366 ns ) ; 213.86 MHz ( period = 4.676 ns ) ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4] ; SPI_SCK                                    ; SPI_SCK                                    ; 0            ;
; Clock Hold: 'clkmult3:cm3|altpll:altpll_component|_clk0'  ; 0.499 ns  ; 144.01 MHz ( period = 6.944 ns ) ; N/A                              ; NWire_rcv:MDC[1].M_IQ|TB_state~2                             ; NWire_rcv:MDC[1].M_IQ|TB_state~2                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0            ;
; Clock Hold: 'IF_clk'                                      ; 0.499 ns  ; 48.00 MHz ( period = 20.833 ns ) ; N/A                              ; CC_address[0]                                                ; CC_address[0]                                           ; IF_clk                                     ; IF_clk                                     ; 0            ;
; Clock Hold: 'C5'                                          ; 0.499 ns  ; 12.29 MHz ( period = 81.366 ns ) ; N/A                              ; I2S_xmit:J_IQPWM|bit_count[0]                                ; I2S_xmit:J_IQPWM|bit_count[0]                           ; C5                                         ; C5                                         ; 0            ;
; Clock Hold: 'SPI_SCK'                                     ; 0.499 ns  ; 12.29 MHz ( period = 81.366 ns ) ; N/A                              ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7] ; SPI_SCK                                    ; SPI_SCK                                    ; 0            ;
; Total number of failed paths                              ;           ;                                  ;                                  ;                                                              ;                                                         ;                                            ;                                            ; 21           ;
+-----------------------------------------------------------+-----------+----------------------------------+----------------------------------+--------------------------------------------------------------+---------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------+--------------------+------+--------------------------+-------------+
; Option                                                                                               ; Setting            ; From ; To                       ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+--------------------------+-------------+
; Device Name                                                                                          ; EP2C8Q208C8        ;      ;                          ;             ;
; Timing Models                                                                                        ; Final              ;      ;                          ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;                          ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;                          ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;                          ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;                          ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;                          ;             ;
; fmax Requirement                                                                                     ; 96 MHz             ;      ;                          ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;                          ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;                          ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;                          ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;                          ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;                          ;             ;
; Number of source nodes to report per destination node                                                ; 20                 ;      ;                          ;             ;
; Number of destination nodes to report                                                                ; 20                 ;      ;                          ;             ;
; Number of paths to report                                                                            ; 200                ;      ;                          ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;                          ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;                          ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;                          ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;                          ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; On                 ;      ;                          ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;                          ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;                          ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;                          ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;                          ;             ;
; Multicycle                                                                                           ; 4                  ; *    ; NWire_rcv:P_MIC|pass     ;             ;
; Multicycle                                                                                           ; 4                  ; *    ; NWire_rcv:P_MIC|tb_width ;             ;
; Multicycle                                                                                           ; 4                  ; *    ; NWire_rcv:SPD|pass       ;             ;
; Multicycle                                                                                           ; 4                  ; *    ; NWire_rcv:SPD|tb_width   ;             ;
; Clock Settings                                                                                       ; C12_clk            ;      ; C5                       ;             ;
; Clock Settings                                                                                       ; IF_clk             ;      ; IF_clk                   ;             ;
; Clock Settings                                                                                       ; SPI_SCK            ;      ; SPI_SCK                  ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+--------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                                                             ;
+--------------------------------------------+--------------------+------------+------------------+---------------+--------------+----------+-----------------------+---------------------+-----------+--------------+
; Clock Node Name                            ; Clock Setting Name ; Type       ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset    ; Phase offset ;
+--------------------------------------------+--------------------+------------+------------------+---------------+--------------+----------+-----------------------+---------------------+-----------+--------------+
; clkmult3:cm3|altpll:altpll_component|_clk0 ;                    ; PLL output ; 144.01 MHz       ; 0.000 ns      ; 0.000 ns     ; IF_clk   ; 3                     ; 1                   ; -2.398 ns ;              ;
; IF_clk                                     ; IF_clk             ; User Pin   ; 48.0 MHz         ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A       ;              ;
; C5                                         ; C12_clk            ; User Pin   ; 12.29 MHz        ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A       ;              ;
; SPI_SCK                                    ; SPI_SCK            ; User Pin   ; 12.29 MHz        ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A       ;              ;
+--------------------------------------------+--------------------+------------+------------------+---------------+--------------+----------+-----------------------+---------------------+-----------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clkmult3:cm3|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------+-----------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------+--------------------------------------------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                             ; To                                               ; From Clock                                 ; To Clock                                   ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------+--------------------------------------------+-----------------------------+---------------------------+-------------------------+
; -0.269 ns                               ; 138.64 MHz ( period = 7.213 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][0]               ; NWire_rcv:MDC[2].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.659 ns                  ; 6.928 ns                ;
; -0.230 ns                               ; 139.39 MHz ( period = 7.174 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][0]               ; NWire_rcv:MDC[0].M_IQ|tb_width[7]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.676 ns                  ; 6.906 ns                ;
; -0.226 ns                               ; 139.47 MHz ( period = 7.170 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][0]               ; NWire_rcv:MDC[2].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.660 ns                  ; 6.886 ns                ;
; -0.156 ns                               ; 140.85 MHz ( period = 7.100 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][0]               ; NWire_rcv:MDC[0].M_IQ|tb_width[7]~_Duplicate_45  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.688 ns                  ; 6.844 ns                ;
; -0.151 ns                               ; 140.94 MHz ( period = 7.095 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][6]               ; NWire_rcv:MDC[0].M_IQ|tb_width[7]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.674 ns                  ; 6.825 ns                ;
; -0.128 ns                               ; 141.40 MHz ( period = 7.072 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][0]               ; NWire_rcv:MDC[0].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.690 ns                  ; 6.818 ns                ;
; -0.124 ns                               ; 141.48 MHz ( period = 7.068 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][5]               ; NWire_rcv:MDC[2].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.667 ns                  ; 6.791 ns                ;
; -0.100 ns                               ; 141.96 MHz ( period = 7.044 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][0]               ; NWire_rcv:MDC[2].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.659 ns                  ; 6.759 ns                ;
; -0.097 ns                               ; 142.03 MHz ( period = 7.041 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][2]               ; NWire_rcv:MDC[2].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.659 ns                  ; 6.756 ns                ;
; -0.077 ns                               ; 142.43 MHz ( period = 7.021 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][6]               ; NWire_rcv:MDC[0].M_IQ|tb_width[7]~_Duplicate_45  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.763 ns                ;
; -0.073 ns                               ; 142.51 MHz ( period = 7.017 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][0]               ; NWire_rcv:MDC[0].M_IQ|tb_width[10]~_Duplicate_46 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.691 ns                  ; 6.764 ns                ;
; -0.062 ns                               ; 142.73 MHz ( period = 7.006 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][2]               ; NWire_rcv:MDC[2].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.660 ns                  ; 6.722 ns                ;
; -0.062 ns                               ; 142.73 MHz ( period = 7.006 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][0]               ; NWire_rcv:MDC[2].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.659 ns                  ; 6.721 ns                ;
; -0.057 ns                               ; 142.84 MHz ( period = 7.001 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][0]               ; NWire_rcv:MDC[2].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.660 ns                  ; 6.717 ns                ;
; -0.053 ns                               ; 142.92 MHz ( period = 6.997 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][0]               ; NWire_rcv:MDC[0].M_IQ|tb_width[6]~_Duplicate_44  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.739 ns                ;
; -0.053 ns                               ; 142.92 MHz ( period = 6.997 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][3]               ; NWire_rcv:MDC[0].M_IQ|tb_width[7]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.674 ns                  ; 6.727 ns                ;
; -0.049 ns                               ; 143.00 MHz ( period = 6.993 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][6]               ; NWire_rcv:MDC[0].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.688 ns                  ; 6.737 ns                ;
; -0.045 ns                               ; 143.08 MHz ( period = 6.989 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][0]               ; NWire_rcv:MDC[0].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.676 ns                  ; 6.721 ns                ;
; -0.038 ns                               ; 143.23 MHz ( period = 6.982 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][0]               ; NWire_rcv:MDC[2].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.660 ns                  ; 6.698 ns                ;
; -0.024 ns                               ; 143.51 MHz ( period = 6.968 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][10]              ; NWire_rcv:MDC[2].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.658 ns                  ; 6.682 ns                ;
; -0.004 ns                               ; 143.93 MHz ( period = 6.948 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][0]               ; NWire_rcv:MDC[2].M_IQ|tb_width[8]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.658 ns                  ; 6.662 ns                ;
; 0.002 ns                                ; 144.05 MHz ( period = 6.942 ns )                    ; NWire_rcv:MDC[1].M_IQ|tb_width[3]~_Duplicate_42  ; NWire_rcv:MDC[1].M_IQ|pass[3]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.683 ns                  ; 6.681 ns                ;
; 0.003 ns                                ; 144.07 MHz ( period = 6.941 ns )                    ; NWire_rcv:MDC[1].M_IQ|tb_width[6]                ; NWire_rcv:MDC[1].M_IQ|pass[1]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.671 ns                  ; 6.668 ns                ;
; 0.006 ns                                ; 144.13 MHz ( period = 6.938 ns )                    ; NWire_rcv:MDC[1].M_IQ|tb_width[3]~_Duplicate_42  ; NWire_rcv:MDC[1].M_IQ|pass[0]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.681 ns                  ; 6.675 ns                ;
; 0.006 ns                                ; 144.13 MHz ( period = 6.938 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][6]               ; NWire_rcv:MDC[0].M_IQ|tb_width[10]~_Duplicate_46 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.689 ns                  ; 6.683 ns                ;
; 0.020 ns                                ; 144.43 MHz ( period = 6.924 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][0]               ; NWire_rcv:MDC[2].M_IQ|tb_width[8]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.659 ns                  ; 6.639 ns                ;
; 0.021 ns                                ; 144.45 MHz ( period = 6.923 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][3]               ; NWire_rcv:MDC[0].M_IQ|tb_width[7]~_Duplicate_45  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.665 ns                ;
; 0.025 ns                                ; 144.53 MHz ( period = 6.919 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][10]              ; NWire_rcv:MDC[1].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.680 ns                  ; 6.655 ns                ;
; 0.026 ns                                ; 144.55 MHz ( period = 6.918 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][6]               ; NWire_rcv:MDC[0].M_IQ|tb_width[6]~_Duplicate_44  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.684 ns                  ; 6.658 ns                ;
; 0.031 ns                                ; 144.65 MHz ( period = 6.913 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][3]               ; NWire_rcv:MDC[2].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.658 ns                  ; 6.627 ns                ;
; 0.034 ns                                ; 144.72 MHz ( period = 6.910 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][6]               ; NWire_rcv:MDC[0].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.674 ns                  ; 6.640 ns                ;
; 0.040 ns                                ; 144.84 MHz ( period = 6.904 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][0]               ; NWire_rcv:MDC[0].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.676 ns                  ; 6.636 ns                ;
; 0.045 ns                                ; 144.95 MHz ( period = 6.899 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][5]               ; NWire_rcv:MDC[2].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.667 ns                  ; 6.622 ns                ;
; 0.049 ns                                ; 145.03 MHz ( period = 6.895 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][3]               ; NWire_rcv:MDC[0].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.688 ns                  ; 6.639 ns                ;
; 0.050 ns                                ; 145.05 MHz ( period = 6.894 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][0]~_Duplicate_61 ; NWire_rcv:MDC[0].M_IQ|tb_width[7]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.676 ns                  ; 6.626 ns                ;
; 0.064 ns                                ; 145.35 MHz ( period = 6.880 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][5]               ; NWire_rcv:MDC[2].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.667 ns                  ; 6.603 ns                ;
; 0.065 ns                                ; 145.37 MHz ( period = 6.879 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][0]               ; NWire_rcv:MDC[1].M_IQ|tb_width[8]~_Duplicate_52  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.674 ns                  ; 6.609 ns                ;
; 0.067 ns                                ; 145.41 MHz ( period = 6.877 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][11]              ; NWire_rcv:MDC[2].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.667 ns                  ; 6.600 ns                ;
; 0.068 ns                                ; 145.43 MHz ( period = 6.876 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][4]               ; NWire_rcv:MDC[2].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.658 ns                  ; 6.590 ns                ;
; 0.072 ns                                ; 145.52 MHz ( period = 6.872 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][2]               ; NWire_rcv:MDC[2].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.659 ns                  ; 6.587 ns                ;
; 0.073 ns                                ; 145.54 MHz ( period = 6.871 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][1]               ; NWire_rcv:MDC[0].M_IQ|tb_width[7]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.666 ns                  ; 6.593 ns                ;
; 0.084 ns                                ; 145.77 MHz ( period = 6.860 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][1]               ; NWire_rcv:MDC[0].M_IQ|tb_width[7]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.676 ns                  ; 6.592 ns                ;
; 0.094 ns                                ; 145.99 MHz ( period = 6.850 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][0]~_Duplicate_61 ; NWire_rcv:MDC[1].M_IQ|tb_width[8]~_Duplicate_52  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.675 ns                  ; 6.581 ns                ;
; 0.094 ns                                ; 145.99 MHz ( period = 6.850 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][0]~_Duplicate_60 ; NWire_rcv:MDC[2].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.659 ns                  ; 6.565 ns                ;
; 0.104 ns                                ; 146.20 MHz ( period = 6.840 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][3]               ; NWire_rcv:MDC[0].M_IQ|tb_width[10]~_Duplicate_46 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.689 ns                  ; 6.585 ns                ;
; 0.107 ns                                ; 146.26 MHz ( period = 6.837 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][2]               ; NWire_rcv:MDC[2].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.660 ns                  ; 6.553 ns                ;
; 0.110 ns                                ; 146.33 MHz ( period = 6.834 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][2]               ; NWire_rcv:MDC[2].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.659 ns                  ; 6.549 ns                ;
; 0.119 ns                                ; 146.52 MHz ( period = 6.825 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][4]               ; NWire_rcv:MDC[2].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.658 ns                  ; 6.539 ns                ;
; 0.119 ns                                ; 146.52 MHz ( period = 6.825 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][5]               ; NWire_rcv:MDC[0].M_IQ|tb_width[7]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.674 ns                  ; 6.555 ns                ;
; 0.119 ns                                ; 146.52 MHz ( period = 6.825 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][6]               ; NWire_rcv:MDC[0].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.674 ns                  ; 6.555 ns                ;
; 0.122 ns                                ; 146.58 MHz ( period = 6.822 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][5]               ; NWire_rcv:MDC[2].M_IQ|tb_width[8]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.666 ns                  ; 6.544 ns                ;
; 0.124 ns                                ; 146.63 MHz ( period = 6.820 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][3]               ; NWire_rcv:MDC[0].M_IQ|tb_width[6]~_Duplicate_44  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.684 ns                  ; 6.560 ns                ;
; 0.124 ns                                ; 146.63 MHz ( period = 6.820 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][0]~_Duplicate_61 ; NWire_rcv:MDC[0].M_IQ|tb_width[7]~_Duplicate_45  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.688 ns                  ; 6.564 ns                ;
; 0.126 ns                                ; 146.67 MHz ( period = 6.818 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][2]               ; NWire_rcv:MDC[2].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.660 ns                  ; 6.534 ns                ;
; 0.131 ns                                ; 146.78 MHz ( period = 6.813 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][1]~_Duplicate_62 ; NWire_rcv:MDC[2].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.659 ns                  ; 6.528 ns                ;
; 0.132 ns                                ; 146.80 MHz ( period = 6.812 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][0]               ; NWire_rcv:MDC[0].M_IQ|tb_width[8]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.676 ns                  ; 6.544 ns                ;
; 0.132 ns                                ; 146.80 MHz ( period = 6.812 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][3]               ; NWire_rcv:MDC[0].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.674 ns                  ; 6.542 ns                ;
; 0.135 ns                                ; 146.86 MHz ( period = 6.809 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][1]~_Duplicate_62 ; NWire_rcv:MDC[0].M_IQ|tb_width[7]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.676 ns                  ; 6.541 ns                ;
; 0.138 ns                                ; 146.93 MHz ( period = 6.806 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][4]~_Duplicate_64 ; NWire_rcv:MDC[2].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.660 ns                  ; 6.522 ns                ;
; 0.140 ns                                ; 146.97 MHz ( period = 6.804 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][0]~_Duplicate_58 ; NWire_rcv:MDC[2].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.660 ns                  ; 6.520 ns                ;
; 0.145 ns                                ; 147.08 MHz ( period = 6.799 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][10]              ; NWire_rcv:MDC[2].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.658 ns                  ; 6.513 ns                ;
; 0.146 ns                                ; 147.10 MHz ( period = 6.798 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][5]               ; NWire_rcv:MDC[0].M_IQ|tb_width[7]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.674 ns                  ; 6.528 ns                ;
; 0.147 ns                                ; 147.12 MHz ( period = 6.797 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][1]               ; NWire_rcv:MDC[0].M_IQ|tb_width[7]~_Duplicate_45  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.678 ns                  ; 6.531 ns                ;
; 0.147 ns                                ; 147.12 MHz ( period = 6.797 ns )                    ; NWire_rcv:MDC[1].M_IQ|tb_width[4]~_Duplicate_43  ; NWire_rcv:MDC[1].M_IQ|pass[3]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.683 ns                  ; 6.536 ns                ;
; 0.151 ns                                ; 147.21 MHz ( period = 6.793 ns )                    ; NWire_rcv:MDC[1].M_IQ|tb_width[4]~_Duplicate_43  ; NWire_rcv:MDC[1].M_IQ|pass[0]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.681 ns                  ; 6.530 ns                ;
; 0.152 ns                                ; 147.23 MHz ( period = 6.792 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][0]~_Duplicate_61 ; NWire_rcv:MDC[0].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.690 ns                  ; 6.538 ns                ;
; 0.158 ns                                ; 147.36 MHz ( period = 6.786 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][1]               ; NWire_rcv:MDC[0].M_IQ|tb_width[7]~_Duplicate_45  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.688 ns                  ; 6.530 ns                ;
; 0.163 ns                                ; 147.47 MHz ( period = 6.781 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][0]               ; NWire_rcv:MDC[1].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.680 ns                  ; 6.517 ns                ;
; 0.163 ns                                ; 147.47 MHz ( period = 6.781 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][11]              ; NWire_rcv:MDC[2].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.667 ns                  ; 6.504 ns                ;
; 0.164 ns                                ; 147.49 MHz ( period = 6.780 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][5]               ; NWire_rcv:MDC[2].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.658 ns                  ; 6.494 ns                ;
; 0.168 ns                                ; 147.58 MHz ( period = 6.776 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][4]               ; NWire_rcv:MDC[2].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.659 ns                  ; 6.491 ns                ;
; 0.168 ns                                ; 147.58 MHz ( period = 6.776 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][2]               ; NWire_rcv:MDC[2].M_IQ|tb_width[8]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.658 ns                  ; 6.490 ns                ;
; 0.169 ns                                ; 147.60 MHz ( period = 6.775 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][1]               ; NWire_rcv:MDC[2].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.660 ns                  ; 6.491 ns                ;
; 0.169 ns                                ; 147.60 MHz ( period = 6.775 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][1]               ; NWire_rcv:MDC[0].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.680 ns                  ; 6.511 ns                ;
; 0.170 ns                                ; 147.62 MHz ( period = 6.774 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][2]~_Duplicate_63 ; NWire_rcv:MDC[1].M_IQ|tb_width[8]~_Duplicate_52  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.673 ns                  ; 6.503 ns                ;
; 0.171 ns                                ; 147.65 MHz ( period = 6.773 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][2]               ; NWire_rcv:MDC[0].M_IQ|tb_width[7]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.676 ns                  ; 6.505 ns                ;
; 0.173 ns                                ; 147.69 MHz ( period = 6.771 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][5]               ; NWire_rcv:MDC[1].M_IQ|tb_width[8]~_Duplicate_52  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.675 ns                  ; 6.502 ns                ;
; 0.178 ns                                ; 147.80 MHz ( period = 6.766 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][0]~_Duplicate_61 ; NWire_rcv:MDC[1].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.681 ns                  ; 6.503 ns                ;
; 0.184 ns                                ; 147.93 MHz ( period = 6.760 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][2]               ; NWire_rcv:MDC[2].M_IQ|tb_width[8]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.659 ns                  ; 6.475 ns                ;
; 0.186 ns                                ; 147.97 MHz ( period = 6.758 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][1]               ; NWire_rcv:MDC[0].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.690 ns                  ; 6.504 ns                ;
; 0.192 ns                                ; 148.10 MHz ( period = 6.752 ns )                    ; NWire_rcv:MDC[1].M_IQ|tb_width[3]~_Duplicate_42  ; NWire_rcv:MDC[1].M_IQ|pass[2]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.682 ns                  ; 6.490 ns                ;
; 0.193 ns                                ; 148.13 MHz ( period = 6.751 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][5]               ; NWire_rcv:MDC[0].M_IQ|tb_width[7]~_Duplicate_45  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.493 ns                ;
; 0.193 ns                                ; 148.13 MHz ( period = 6.751 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][1]~_Duplicate_61 ; NWire_rcv:MDC[2].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.659 ns                  ; 6.466 ns                ;
; 0.200 ns                                ; 148.28 MHz ( period = 6.744 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][3]               ; NWire_rcv:MDC[2].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.658 ns                  ; 6.458 ns                ;
; 0.207 ns                                ; 148.43 MHz ( period = 6.737 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][0]~_Duplicate_61 ; NWire_rcv:MDC[0].M_IQ|tb_width[10]~_Duplicate_46 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.691 ns                  ; 6.484 ns                ;
; 0.208 ns                                ; 148.46 MHz ( period = 6.736 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][0]               ; NWire_rcv:MDC[2].M_IQ|tb_width[6]~_Duplicate_45  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.478 ns                ;
; 0.209 ns                                ; 148.48 MHz ( period = 6.735 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][1]~_Duplicate_62 ; NWire_rcv:MDC[0].M_IQ|tb_width[7]~_Duplicate_45  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.688 ns                  ; 6.479 ns                ;
; 0.211 ns                                ; 148.52 MHz ( period = 6.733 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][6]               ; NWire_rcv:MDC[0].M_IQ|tb_width[8]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.674 ns                  ; 6.463 ns                ;
; 0.212 ns                                ; 148.54 MHz ( period = 6.732 ns )                    ; NWire_rcv:MDC[1].M_IQ|tb_width[4]                ; NWire_rcv:MDC[1].M_IQ|pass[1]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.675 ns                  ; 6.463 ns                ;
; 0.217 ns                                ; 148.65 MHz ( period = 6.727 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][3]               ; NWire_rcv:MDC[0].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.674 ns                  ; 6.457 ns                ;
; 0.218 ns                                ; 148.68 MHz ( period = 6.726 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][2]               ; NWire_rcv:MDC[0].M_IQ|tb_width[7]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.676 ns                  ; 6.458 ns                ;
; 0.220 ns                                ; 148.72 MHz ( period = 6.724 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][5]               ; NWire_rcv:MDC[0].M_IQ|tb_width[7]~_Duplicate_45  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.466 ns                ;
; 0.221 ns                                ; 148.74 MHz ( period = 6.723 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][5]               ; NWire_rcv:MDC[0].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.688 ns                  ; 6.467 ns                ;
; 0.224 ns                                ; 148.81 MHz ( period = 6.720 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][0]               ; NWire_rcv:MDC[2].M_IQ|tb_width[6]~_Duplicate_45  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.687 ns                  ; 6.463 ns                ;
; 0.224 ns                                ; 148.81 MHz ( period = 6.720 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][1]               ; NWire_rcv:MDC[0].M_IQ|tb_width[10]~_Duplicate_46 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.681 ns                  ; 6.457 ns                ;
; 0.227 ns                                ; 148.88 MHz ( period = 6.717 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][0]~_Duplicate_61 ; NWire_rcv:MDC[0].M_IQ|tb_width[6]~_Duplicate_44  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.459 ns                ;
; 0.231 ns                                ; 148.96 MHz ( period = 6.713 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][1]               ; NWire_rcv:MDC[1].M_IQ|tb_width[8]~_Duplicate_52  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.675 ns                  ; 6.444 ns                ;
; 0.235 ns                                ; 149.05 MHz ( period = 6.709 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][0]~_Duplicate_61 ; NWire_rcv:MDC[0].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.676 ns                  ; 6.441 ns                ;
; 0.237 ns                                ; 149.10 MHz ( period = 6.707 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][4]               ; NWire_rcv:MDC[2].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.658 ns                  ; 6.421 ns                ;
; 0.237 ns                                ; 149.10 MHz ( period = 6.707 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][1]~_Duplicate_62 ; NWire_rcv:MDC[0].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.690 ns                  ; 6.453 ns                ;
; 0.238 ns                                ; 149.12 MHz ( period = 6.706 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][3]               ; NWire_rcv:MDC[2].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.658 ns                  ; 6.420 ns                ;
; 0.239 ns                                ; 149.14 MHz ( period = 6.705 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][1]~_Duplicate_59 ; NWire_rcv:MDC[2].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.660 ns                  ; 6.421 ns                ;
; 0.241 ns                                ; 149.19 MHz ( period = 6.703 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][1]               ; NWire_rcv:MDC[0].M_IQ|tb_width[10]~_Duplicate_46 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.691 ns                  ; 6.450 ns                ;
; 0.243 ns                                ; 149.23 MHz ( period = 6.701 ns )                    ; NWire_rcv:MDC[1].M_IQ|tb_width[6]                ; NWire_rcv:MDC[1].M_IQ|pass[3]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.683 ns                  ; 6.440 ns                ;
; 0.245 ns                                ; 149.28 MHz ( period = 6.699 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][2]               ; NWire_rcv:MDC[0].M_IQ|tb_width[7]~_Duplicate_45  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.688 ns                  ; 6.443 ns                ;
; 0.248 ns                                ; 149.34 MHz ( period = 6.696 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][5]               ; NWire_rcv:MDC[0].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.688 ns                  ; 6.440 ns                ;
; 0.250 ns                                ; 149.39 MHz ( period = 6.694 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][1]               ; NWire_rcv:MDC[0].M_IQ|tb_width[6]~_Duplicate_44  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.676 ns                  ; 6.426 ns                ;
; 0.252 ns                                ; 149.43 MHz ( period = 6.692 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][1]               ; NWire_rcv:MDC[0].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.666 ns                  ; 6.414 ns                ;
; 0.257 ns                                ; 149.54 MHz ( period = 6.687 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][5]               ; NWire_rcv:MDC[1].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.681 ns                  ; 6.424 ns                ;
; 0.261 ns                                ; 149.63 MHz ( period = 6.683 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][1]               ; NWire_rcv:MDC[0].M_IQ|tb_width[6]~_Duplicate_44  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.425 ns                ;
; 0.263 ns                                ; 149.68 MHz ( period = 6.681 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][0]~_Duplicate_60 ; NWire_rcv:MDC[2].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.659 ns                  ; 6.396 ns                ;
; 0.266 ns                                ; 149.75 MHz ( period = 6.678 ns )                    ; NWire_rcv:MDC[2].M_IQ|tb_width[5]~_Duplicate_44  ; NWire_rcv:MDC[2].M_IQ|pass[0]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.677 ns                  ; 6.411 ns                ;
; 0.266 ns                                ; 149.75 MHz ( period = 6.678 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][2]               ; NWire_rcv:MDC[2].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.659 ns                  ; 6.393 ns                ;
; 0.268 ns                                ; 149.79 MHz ( period = 6.676 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][2]~_Duplicate_63 ; NWire_rcv:MDC[1].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.679 ns                  ; 6.411 ns                ;
; 0.269 ns                                ; 149.81 MHz ( period = 6.675 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][1]               ; NWire_rcv:MDC[0].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.676 ns                  ; 6.407 ns                ;
; 0.270 ns                                ; 149.84 MHz ( period = 6.674 ns )                    ; NWire_rcv:MDC[2].M_IQ|tb_width[4]~_Duplicate_52  ; NWire_rcv:MDC[2].M_IQ|pass[0]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.677 ns                  ; 6.407 ns                ;
; 0.273 ns                                ; 149.90 MHz ( period = 6.671 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][2]               ; NWire_rcv:MDC[0].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.690 ns                  ; 6.417 ns                ;
; 0.275 ns                                ; 149.95 MHz ( period = 6.669 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][4]               ; NWire_rcv:MDC[2].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.658 ns                  ; 6.383 ns                ;
; 0.276 ns                                ; 149.97 MHz ( period = 6.668 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][5]               ; NWire_rcv:MDC[0].M_IQ|tb_width[10]~_Duplicate_46 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.689 ns                  ; 6.413 ns                ;
; 0.288 ns                                ; 150.24 MHz ( period = 6.656 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][4]               ; NWire_rcv:MDC[2].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.658 ns                  ; 6.370 ns                ;
; 0.291 ns                                ; 150.31 MHz ( period = 6.653 ns )                    ; NWire_rcv:MDC[1].M_IQ|tb_width[5]~_Duplicate_44  ; NWire_rcv:MDC[1].M_IQ|pass[0]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.681 ns                  ; 6.390 ns                ;
; 0.291 ns                                ; 150.31 MHz ( period = 6.653 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][0]               ; NWire_rcv:MDC[0].M_IQ|tb_width[6]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.676 ns                  ; 6.385 ns                ;
; 0.292 ns                                ; 150.33 MHz ( period = 6.652 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][2]               ; NWire_rcv:MDC[0].M_IQ|tb_width[7]~_Duplicate_45  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.688 ns                  ; 6.396 ns                ;
; 0.292 ns                                ; 150.33 MHz ( period = 6.652 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][1]~_Duplicate_62 ; NWire_rcv:MDC[0].M_IQ|tb_width[10]~_Duplicate_46 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.691 ns                  ; 6.399 ns                ;
; 0.296 ns                                ; 150.42 MHz ( period = 6.648 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][5]               ; NWire_rcv:MDC[0].M_IQ|tb_width[6]~_Duplicate_44  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.684 ns                  ; 6.388 ns                ;
; 0.296 ns                                ; 150.42 MHz ( period = 6.648 ns )                    ; NWire_rcv:MDC[1].M_IQ|tb_width[5]                ; NWire_rcv:MDC[1].M_IQ|pass[1]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.675 ns                  ; 6.379 ns                ;
; 0.296 ns                                ; 150.42 MHz ( period = 6.648 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][6]               ; NWire_rcv:MDC[2].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.658 ns                  ; 6.362 ns                ;
; 0.296 ns                                ; 150.42 MHz ( period = 6.648 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][3]               ; NWire_rcv:MDC[2].M_IQ|tb_width[8]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.657 ns                  ; 6.361 ns                ;
; 0.297 ns                                ; 150.44 MHz ( period = 6.647 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][3]               ; NWire_rcv:MDC[2].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.659 ns                  ; 6.362 ns                ;
; 0.300 ns                                ; 150.51 MHz ( period = 6.644 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][1]~_Duplicate_62 ; NWire_rcv:MDC[2].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.659 ns                  ; 6.359 ns                ;
; 0.301 ns                                ; 150.53 MHz ( period = 6.643 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][0]~_Duplicate_60 ; NWire_rcv:MDC[2].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.659 ns                  ; 6.358 ns                ;
; 0.303 ns                                ; 150.58 MHz ( period = 6.641 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][5]               ; NWire_rcv:MDC[0].M_IQ|tb_width[10]~_Duplicate_46 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.689 ns                  ; 6.386 ns                ;
; 0.303 ns                                ; 150.58 MHz ( period = 6.641 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][2]               ; NWire_rcv:MDC[0].M_IQ|tb_width[7]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.674 ns                  ; 6.371 ns                ;
; 0.304 ns                                ; 150.60 MHz ( period = 6.640 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][5]               ; NWire_rcv:MDC[0].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.674 ns                  ; 6.370 ns                ;
; 0.305 ns                                ; 150.63 MHz ( period = 6.639 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][3]               ; NWire_rcv:MDC[0].M_IQ|tb_width[7]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.676 ns                  ; 6.371 ns                ;
; 0.307 ns                                ; 150.67 MHz ( period = 6.637 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][0]               ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.680 ns                  ; 6.373 ns                ;
; 0.307 ns                                ; 150.67 MHz ( period = 6.637 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][4]~_Duplicate_64 ; NWire_rcv:MDC[2].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.660 ns                  ; 6.353 ns                ;
; 0.309 ns                                ; 150.72 MHz ( period = 6.635 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][0]~_Duplicate_58 ; NWire_rcv:MDC[2].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.660 ns                  ; 6.351 ns                ;
; 0.309 ns                                ; 150.72 MHz ( period = 6.635 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][3]               ; NWire_rcv:MDC[0].M_IQ|tb_width[8]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.674 ns                  ; 6.365 ns                ;
; 0.311 ns                                ; 150.76 MHz ( period = 6.633 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][2]               ; NWire_rcv:MDC[2].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.660 ns                  ; 6.349 ns                ;
; 0.312 ns                                ; 150.78 MHz ( period = 6.632 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][1]~_Duplicate_62 ; NWire_rcv:MDC[0].M_IQ|tb_width[6]~_Duplicate_44  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.374 ns                ;
; 0.315 ns                                ; 150.85 MHz ( period = 6.629 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][1]               ; NWire_rcv:MDC[1].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.681 ns                  ; 6.366 ns                ;
; 0.317 ns                                ; 150.90 MHz ( period = 6.627 ns )                    ; NWire_rcv:MDC[2].M_IQ|tb_width[4]~_Duplicate_52  ; NWire_rcv:MDC[2].M_IQ|pass[3]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.678 ns                  ; 6.361 ns                ;
; 0.319 ns                                ; 150.94 MHz ( period = 6.625 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][3]~_Duplicate_65 ; NWire_rcv:MDC[1].M_IQ|tb_width[8]~_Duplicate_52  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.673 ns                  ; 6.354 ns                ;
; 0.320 ns                                ; 150.97 MHz ( period = 6.624 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][2]               ; NWire_rcv:MDC[0].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.690 ns                  ; 6.370 ns                ;
; 0.320 ns                                ; 150.97 MHz ( period = 6.624 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][1]~_Duplicate_62 ; NWire_rcv:MDC[0].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.676 ns                  ; 6.356 ns                ;
; 0.320 ns                                ; 150.97 MHz ( period = 6.624 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][0]~_Duplicate_61 ; NWire_rcv:MDC[0].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.676 ns                  ; 6.356 ns                ;
; 0.322 ns                                ; 151.01 MHz ( period = 6.622 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][0]~_Duplicate_61 ; NWire_rcv:MDC[1].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.681 ns                  ; 6.359 ns                ;
; 0.323 ns                                ; 151.03 MHz ( period = 6.621 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][5]               ; NWire_rcv:MDC[0].M_IQ|tb_width[6]~_Duplicate_44  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.684 ns                  ; 6.361 ns                ;
; 0.325 ns                                ; 151.08 MHz ( period = 6.619 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][6]               ; NWire_rcv:MDC[2].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.660 ns                  ; 6.335 ns                ;
; 0.326 ns                                ; 151.10 MHz ( period = 6.618 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][5]               ; NWire_rcv:MDC[2].M_IQ|tb_width[6]~_Duplicate_45  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.694 ns                  ; 6.368 ns                ;
; 0.326 ns                                ; 151.10 MHz ( period = 6.618 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][4]~_Duplicate_64 ; NWire_rcv:MDC[2].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.660 ns                  ; 6.334 ns                ;
; 0.326 ns                                ; 151.10 MHz ( period = 6.618 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][4]               ; NWire_rcv:MDC[2].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.658 ns                  ; 6.332 ns                ;
; 0.328 ns                                ; 151.15 MHz ( period = 6.616 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][2]               ; NWire_rcv:MDC[0].M_IQ|tb_width[10]~_Duplicate_46 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.691 ns                  ; 6.363 ns                ;
; 0.328 ns                                ; 151.15 MHz ( period = 6.616 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][0]~_Duplicate_58 ; NWire_rcv:MDC[2].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.660 ns                  ; 6.332 ns                ;
; 0.330 ns                                ; 151.19 MHz ( period = 6.614 ns )                    ; NWire_rcv:MDC[1].M_IQ|tb_width[5]~_Duplicate_44  ; NWire_rcv:MDC[1].M_IQ|pass[3]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.683 ns                  ; 6.353 ns                ;
; 0.331 ns                                ; 151.22 MHz ( period = 6.613 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][5]               ; NWire_rcv:MDC[0].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.674 ns                  ; 6.343 ns                ;
; 0.333 ns                                ; 151.26 MHz ( period = 6.611 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][4]               ; NWire_rcv:MDC[2].M_IQ|tb_width[8]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.657 ns                  ; 6.324 ns                ;
; 0.333 ns                                ; 151.26 MHz ( period = 6.611 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][5]               ; NWire_rcv:MDC[2].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.658 ns                  ; 6.325 ns                ;
; 0.335 ns                                ; 151.31 MHz ( period = 6.609 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][4]               ; NWire_rcv:MDC[0].M_IQ|tb_width[7]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.676 ns                  ; 6.341 ns                ;
; 0.337 ns                                ; 151.35 MHz ( period = 6.607 ns )                    ; NWire_rcv:MDC[1].M_IQ|tb_width[4]~_Duplicate_43  ; NWire_rcv:MDC[1].M_IQ|pass[2]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.682 ns                  ; 6.345 ns                ;
; 0.337 ns                                ; 151.35 MHz ( period = 6.607 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][4]               ; NWire_rcv:MDC[2].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.659 ns                  ; 6.322 ns                ;
; 0.337 ns                                ; 151.35 MHz ( period = 6.607 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][1]               ; NWire_rcv:MDC[0].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.666 ns                  ; 6.329 ns                ;
; 0.338 ns                                ; 151.38 MHz ( period = 6.606 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][0]               ; NWire_rcv:MDC[1].M_IQ|tb_width[5]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.674 ns                  ; 6.336 ns                ;
; 0.338 ns                                ; 151.38 MHz ( period = 6.606 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][1]~_Duplicate_62 ; NWire_rcv:MDC[2].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.659 ns                  ; 6.321 ns                ;
; 0.338 ns                                ; 151.38 MHz ( period = 6.606 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][1]               ; NWire_rcv:MDC[2].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.660 ns                  ; 6.322 ns                ;
; 0.348 ns                                ; 151.61 MHz ( period = 6.596 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][2]               ; NWire_rcv:MDC[0].M_IQ|tb_width[6]~_Duplicate_44  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.338 ns                ;
; 0.349 ns                                ; 151.63 MHz ( period = 6.595 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][1]               ; NWire_rcv:MDC[0].M_IQ|tb_width[1]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.675 ns                  ; 6.326 ns                ;
; 0.351 ns                                ; 151.68 MHz ( period = 6.593 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][3]               ; NWire_rcv:MDC[1].M_IQ|tb_width[8]~_Duplicate_52  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.675 ns                  ; 6.324 ns                ;
; 0.351 ns                                ; 151.68 MHz ( period = 6.593 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][3]~_Duplicate_63 ; NWire_rcv:MDC[2].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.660 ns                  ; 6.309 ns                ;
; 0.354 ns                                ; 151.75 MHz ( period = 6.590 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][1]               ; NWire_rcv:MDC[0].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.676 ns                  ; 6.322 ns                ;
; 0.356 ns                                ; 151.79 MHz ( period = 6.588 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][4]               ; NWire_rcv:MDC[2].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.659 ns                  ; 6.303 ns                ;
; 0.356 ns                                ; 151.79 MHz ( period = 6.588 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][2]               ; NWire_rcv:MDC[0].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.676 ns                  ; 6.320 ns                ;
; 0.357 ns                                ; 151.81 MHz ( period = 6.587 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][1]               ; NWire_rcv:MDC[2].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.660 ns                  ; 6.303 ns                ;
; 0.359 ns                                ; 151.86 MHz ( period = 6.585 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][0]~_Duplicate_60 ; NWire_rcv:MDC[2].M_IQ|tb_width[8]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.658 ns                  ; 6.299 ns                ;
; 0.362 ns                                ; 151.93 MHz ( period = 6.582 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][1]~_Duplicate_61 ; NWire_rcv:MDC[2].M_IQ|tb_width[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.659 ns                  ; 6.297 ns                ;
; 0.370 ns                                ; 152.11 MHz ( period = 6.574 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][6]               ; NWire_rcv:MDC[0].M_IQ|tb_width[6]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.674 ns                  ; 6.304 ns                ;
; 0.371 ns                                ; 152.14 MHz ( period = 6.573 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][5]               ; NWire_rcv:MDC[2].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.658 ns                  ; 6.287 ns                ;
; 0.375 ns                                ; 152.23 MHz ( period = 6.569 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][2]               ; NWire_rcv:MDC[0].M_IQ|tb_width[10]~_Duplicate_46 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.691 ns                  ; 6.316 ns                ;
; 0.376 ns                                ; 152.25 MHz ( period = 6.568 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][7]               ; NWire_rcv:MDC[2].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.658 ns                  ; 6.282 ns                ;
; 0.377 ns                                ; 152.28 MHz ( period = 6.567 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][2]               ; NWire_rcv:MDC[0].M_IQ|tb_width[7]~_Duplicate_45  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.309 ns                ;
; 0.379 ns                                ; 152.32 MHz ( period = 6.565 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][3]               ; NWire_rcv:MDC[0].M_IQ|tb_width[7]~_Duplicate_45  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.688 ns                  ; 6.309 ns                ;
; 0.379 ns                                ; 152.32 MHz ( period = 6.565 ns )                    ; NWire_rcv:MDC[1].M_IQ|tb_width[1]~_Duplicate_47  ; NWire_rcv:MDC[1].M_IQ|pass[1]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.670 ns                  ; 6.291 ns                ;
; 0.380 ns                                ; 152.35 MHz ( period = 6.564 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][2]               ; NWire_rcv:MDC[2].M_IQ|tb_width[6]~_Duplicate_45  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.306 ns                ;
; 0.384 ns                                ; 152.44 MHz ( period = 6.560 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][4]~_Duplicate_64 ; NWire_rcv:MDC[2].M_IQ|tb_width[8]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.659 ns                  ; 6.275 ns                ;
; 0.384 ns                                ; 152.44 MHz ( period = 6.560 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][4]               ; NWire_rcv:MDC[2].M_IQ|tb_width[8]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.657 ns                  ; 6.273 ns                ;
; 0.386 ns                                ; 152.49 MHz ( period = 6.558 ns )                    ; NWire_rcv:MDC[2].M_IQ|tb_width[6]~_Duplicate_45  ; NWire_rcv:MDC[2].M_IQ|pass[0]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.677 ns                  ; 6.291 ns                ;
; 0.386 ns                                ; 152.49 MHz ( period = 6.558 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][0]~_Duplicate_58 ; NWire_rcv:MDC[2].M_IQ|tb_width[8]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.659 ns                  ; 6.273 ns                ;
; 0.388 ns                                ; 152.53 MHz ( period = 6.556 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][2]               ; NWire_rcv:MDC[2].M_IQ|tb_width[6]~_Duplicate_45  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.687 ns                  ; 6.299 ns                ;
; 0.389 ns                                ; 152.56 MHz ( period = 6.555 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][5]               ; NWire_rcv:MDC[0].M_IQ|tb_width[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.674 ns                  ; 6.285 ns                ;
; 0.391 ns                                ; 152.60 MHz ( period = 6.553 ns )                    ; NWire_rcv:MDC[1].M_IQ|tb_width[3]~_Duplicate_42  ; NWire_rcv:MDC[1].M_IQ|pass[1]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.671 ns                  ; 6.280 ns                ;
; 0.391 ns                                ; 152.60 MHz ( period = 6.553 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][7]               ; NWire_rcv:MDC[2].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.667 ns                  ; 6.276 ns                ;
; 0.393 ns                                ; 152.65 MHz ( period = 6.551 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][4]               ; NWire_rcv:MDC[0].M_IQ|tb_width[7]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.676 ns                  ; 6.283 ns                ;
; 0.394 ns                                ; 152.67 MHz ( period = 6.550 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][0]               ; NWire_rcv:MDC[1].M_IQ|tb_width[4]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.674 ns                  ; 6.280 ns                ;
; 0.395 ns                                ; 152.70 MHz ( period = 6.549 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][2]               ; NWire_rcv:MDC[0].M_IQ|tb_width[6]~_Duplicate_44  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.291 ns                ;
; 0.395 ns                                ; 152.70 MHz ( period = 6.549 ns )                    ; NWire_rcv:MDC[2].M_IQ|tb_width[5]                ; NWire_rcv:MDC[2].M_IQ|pass[0]                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.704 ns                  ; 6.309 ns                ;
; 0.396 ns                                ; 152.72 MHz ( period = 6.548 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][3]               ; NWire_rcv:MDC[2].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.660 ns                  ; 6.264 ns                ;
; 0.396 ns                                ; 152.72 MHz ( period = 6.548 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][1]~_Duplicate_62 ; NWire_rcv:MDC[2].M_IQ|tb_width[8]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.658 ns                  ; 6.262 ns                ;
; 0.399 ns                                ; 152.79 MHz ( period = 6.545 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][3]               ; NWire_rcv:MDC[1].M_IQ|tb_width[8]~_Duplicate_52  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.675 ns                  ; 6.276 ns                ;
; 0.399 ns                                ; 152.79 MHz ( period = 6.545 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][2]               ; NWire_rcv:MDC[0].M_IQ|tb_width[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.688 ns                  ; 6.289 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                                  ;                                                  ;                                            ;                                            ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------+--------------------------------------------+-----------------------------+---------------------------+-------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'IF_clk'                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------+----------------------------------------------------------------------------------------------+--------------------------------------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                            ; To                                                                                           ; From Clock                                 ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------+----------------------------------------------------------------------------------------------+--------------------------------------------+----------+-----------------------------+---------------------------+-------------------------+
; 0.193 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[11] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[11]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.515 ns                  ; 2.322 ns                ;
; 0.195 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[45] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[45]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.477 ns                  ; 2.282 ns                ;
; 0.214 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[47] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[47]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.467 ns                  ; 2.253 ns                ;
; 0.249 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[23] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[23]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.455 ns                  ; 2.206 ns                ;
; 0.305 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[46] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[46]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.525 ns                  ; 2.220 ns                ;
; 0.325 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[34] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[34]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.518 ns                  ; 2.193 ns                ;
; 0.327 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[25] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[25]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.534 ns                  ; 2.207 ns                ;
; 0.360 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[36] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[36]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.526 ns                  ; 2.166 ns                ;
; 0.378 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[24] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[24]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.490 ns                  ; 2.112 ns                ;
; 0.449 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[9]  ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[9]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.508 ns                  ; 2.059 ns                ;
; 0.494 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[0]  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[0]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.471 ns                  ; 1.977 ns                ;
; 0.510 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[14]       ; NWire_rcv:P_MIC|DIFF_CLK.xd0[14]                                                             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.500 ns                  ; 1.990 ns                ;
; 0.525 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[2]  ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[2]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.497 ns                  ; 1.972 ns                ;
; 0.549 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[43] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[43]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.529 ns                  ; 1.980 ns                ;
; 0.552 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[8]  ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[8]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.501 ns                  ; 1.949 ns                ;
; 0.563 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[28] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[28]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.508 ns                  ; 1.945 ns                ;
; 0.582 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[15] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[15]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.477 ns                  ; 1.895 ns                ;
; 0.591 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[16] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[16]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.477 ns                  ; 1.886 ns                ;
; 0.605 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[24] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[24]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.492 ns                  ; 1.887 ns                ;
; 0.623 ns                                ; None                                                ; NWire_rcv:SPD|idata[15]         ; NWire_rcv:SPD|DIFF_CLK.xd0[15]                                                               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.463 ns                  ; 1.840 ns                ;
; 0.642 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[32] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[32]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.465 ns                  ; 1.823 ns                ;
; 0.666 ns                                ; None                                                ; NWire_rcv:SPD|idata[2]          ; NWire_rcv:SPD|DIFF_CLK.xd0[2]                                                                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.483 ns                  ; 1.817 ns                ;
; 0.667 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[11]       ; NWire_rcv:P_MIC|DIFF_CLK.xd0[11]                                                             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.500 ns                  ; 1.833 ns                ;
; 0.682 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[14] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[14]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.514 ns                  ; 1.832 ns                ;
; 0.686 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[3]  ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[3]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.497 ns                  ; 1.811 ns                ;
; 0.687 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[20] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[20]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.478 ns                  ; 1.791 ns                ;
; 0.690 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[17] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[17]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.517 ns                  ; 1.827 ns                ;
; 0.692 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[10] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[10]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.515 ns                  ; 1.823 ns                ;
; 0.699 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[21] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[21]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.514 ns                  ; 1.815 ns                ;
; 0.699 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[1]  ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[1]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.529 ns                  ; 1.830 ns                ;
; 0.700 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[14] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[14]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.500 ns                  ; 1.800 ns                ;
; 0.725 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[5]  ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[5]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.496 ns                  ; 1.771 ns                ;
; 0.726 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[33] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[33]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.530 ns                  ; 1.804 ns                ;
; 0.729 ns                                ; None                                                ; NWire_xmit:P_IQPWM|iack         ; NWire_xmit:P_IQPWM|DIFF_CLK.xa0                                                              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.498 ns                  ; 1.769 ns                ;
; 0.734 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[35] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[35]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.489 ns                  ; 1.755 ns                ;
; 0.755 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[19] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[19]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.489 ns                  ; 1.734 ns                ;
; 0.757 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[16] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[16]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.491 ns                  ; 1.734 ns                ;
; 0.820 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[18] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[18]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.458 ns                  ; 1.638 ns                ;
; 0.844 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[26] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[26]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.641 ns                ;
; 0.852 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[32] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[32]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.503 ns                  ; 1.651 ns                ;
; 0.854 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[10] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[10]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 1.630 ns                ;
; 0.861 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[7]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[7]                                                              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.474 ns                  ; 1.613 ns                ;
; 0.892 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[39] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[39]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.493 ns                  ; 1.601 ns                ;
; 0.898 ns                                ; None                                                ; NWire_rcv:SPD|idata[0]          ; NWire_rcv:SPD|DIFF_CLK.xd0[0]                                                                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.477 ns                  ; 1.579 ns                ;
; 0.923 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[29] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[29]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.475 ns                  ; 1.552 ns                ;
; 0.946 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[35] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[35]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.487 ns                  ; 1.541 ns                ;
; 0.956 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[22] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[22]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.458 ns                  ; 1.502 ns                ;
; 0.960 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[43] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[43]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.502 ns                  ; 1.542 ns                ;
; 0.961 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[20] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[20]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.495 ns                  ; 1.534 ns                ;
; 0.965 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[19] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[19]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.496 ns                  ; 1.531 ns                ;
; 0.989 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[25] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[25]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.458 ns                  ; 1.469 ns                ;
; 0.992 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[12] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[12]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 1.492 ns                ;
; 0.993 ns                                ; None                                                ; NWire_rcv:SPD|idata[8]          ; NWire_rcv:SPD|DIFF_CLK.xd0[8]                                                                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.453 ns                  ; 1.460 ns                ;
; 0.995 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[39] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[39]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.528 ns                  ; 1.533 ns                ;
; 0.995 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[15] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[15]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.463 ns                  ; 1.468 ns                ;
; 1.000 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[14] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[14]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.472 ns                  ; 1.472 ns                ;
; 1.001 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[11] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[11]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 1.483 ns                ;
; 1.007 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[21] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[21]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.458 ns                  ; 1.451 ns                ;
; 1.009 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[28] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[28]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.493 ns                  ; 1.484 ns                ;
; 1.012 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[44] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[44]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.475 ns                  ; 1.463 ns                ;
; 1.014 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[27] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[27]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.493 ns                  ; 1.479 ns                ;
; 1.018 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[1]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[1]                                                              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.474 ns                  ; 1.456 ns                ;
; 1.019 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[31] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[31]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.494 ns                  ; 1.475 ns                ;
; 1.020 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[5]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[5]                                                              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.474 ns                  ; 1.454 ns                ;
; 1.021 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[5]  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[5]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.476 ns                  ; 1.455 ns                ;
; 1.023 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[6]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[6]                                                              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.474 ns                  ; 1.451 ns                ;
; 1.025 ns                                ; None                                                ; NWire_rcv:SPD|idata[4]          ; NWire_rcv:SPD|DIFF_CLK.xd0[4]                                                                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.489 ns                  ; 1.464 ns                ;
; 1.025 ns                                ; None                                                ; NWire_xmit:M_LRAudio|irdy       ; NWire_xmit:M_LRAudio|DIFF_CLK.xr0                                                            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.453 ns                  ; 1.428 ns                ;
; 1.026 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[36] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[36]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.529 ns                  ; 1.503 ns                ;
; 1.029 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[4]  ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[4]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.492 ns                  ; 1.463 ns                ;
; 1.030 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[34] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[34]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.530 ns                  ; 1.500 ns                ;
; 1.031 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[15]       ; NWire_rcv:P_MIC|DIFF_CLK.xd0[15]                                                             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.504 ns                  ; 1.473 ns                ;
; 1.032 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[42] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[42]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.503 ns                  ; 1.471 ns                ;
; 1.034 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[26] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[26]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.490 ns                  ; 1.456 ns                ;
; 1.034 ns                                ; None                                                ; NWire_rcv:SPD|idata[3]          ; NWire_rcv:SPD|DIFF_CLK.xd0[3]                                                                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.477 ns                  ; 1.443 ns                ;
; 1.040 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[6]  ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[6]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.528 ns                  ; 1.488 ns                ;
; 1.040 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[10] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[10]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.479 ns                  ; 1.439 ns                ;
; 1.040 ns                                ; None                                                ; NWire_rcv:SPD|idata[6]          ; NWire_rcv:SPD|DIFF_CLK.xd0[6]                                                                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.489 ns                  ; 1.449 ns                ;
; 1.042 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[30] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[30]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.479 ns                  ; 1.437 ns                ;
; 1.044 ns                                ; None                                                ; NWire_rcv:SPD|idata[7]          ; NWire_rcv:SPD|DIFF_CLK.xd0[7]                                                                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.475 ns                  ; 1.431 ns                ;
; 1.046 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[5]  ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[5]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.522 ns                  ; 1.476 ns                ;
; 1.048 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[45] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[45]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.480 ns                  ; 1.432 ns                ;
; 1.049 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[1]  ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[1]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.493 ns                  ; 1.444 ns                ;
; 1.049 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[41] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[41]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.497 ns                  ; 1.448 ns                ;
; 1.050 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[47] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[47]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.476 ns                  ; 1.426 ns                ;
; 1.051 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[26] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[26]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.504 ns                  ; 1.453 ns                ;
; 1.056 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[20] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[20]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.522 ns                  ; 1.466 ns                ;
; 1.056 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[37] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[37]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.519 ns                  ; 1.463 ns                ;
; 1.059 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[4]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[4]                                                              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 1.425 ns                ;
; 1.068 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[28] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[28]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.489 ns                  ; 1.421 ns                ;
; 1.069 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[12]       ; NWire_rcv:P_MIC|DIFF_CLK.xd0[12]                                                             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.504 ns                  ; 1.435 ns                ;
; 1.071 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[13]       ; NWire_rcv:P_MIC|DIFF_CLK.xd0[13]                                                             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.504 ns                  ; 1.433 ns                ;
; 1.080 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[10]       ; NWire_rcv:P_MIC|DIFF_CLK.xd0[10]                                                             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.504 ns                  ; 1.424 ns                ;
; 1.082 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[40] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[40]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.489 ns                  ; 1.407 ns                ;
; 1.083 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[4]  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[4]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.488 ns                  ; 1.405 ns                ;
; 1.085 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[23] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[23]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.486 ns                  ; 1.401 ns                ;
; 1.089 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[18] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[18]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.487 ns                  ; 1.398 ns                ;
; 1.089 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[12] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[12]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.488 ns                  ; 1.399 ns                ;
; 1.090 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[17] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[17]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.488 ns                  ; 1.398 ns                ;
; 1.092 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[25] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[25]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.486 ns                  ; 1.394 ns                ;
; 1.092 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[9]  ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[9]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.487 ns                  ; 1.395 ns                ;
; 1.096 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[29] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[29]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.489 ns                  ; 1.393 ns                ;
; 1.096 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[9]  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[9]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.488 ns                  ; 1.392 ns                ;
; 1.097 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[15] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[15]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.486 ns                  ; 1.389 ns                ;
; 1.097 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[0]  ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[0]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.487 ns                  ; 1.390 ns                ;
; 1.100 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[30] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[30]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.489 ns                  ; 1.389 ns                ;
; 1.102 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[37] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[37]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.486 ns                  ; 1.384 ns                ;
; 1.103 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[12] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[12]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.487 ns                  ; 1.384 ns                ;
; 1.105 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[22] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[22]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.488 ns                  ; 1.383 ns                ;
; 1.106 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[7]  ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[7]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.487 ns                  ; 1.381 ns                ;
; 1.108 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[39] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[39]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.486 ns                  ; 1.378 ns                ;
; 1.109 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[38] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[38]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.486 ns                  ; 1.377 ns                ;
; 1.110 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[21] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[21]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.488 ns                  ; 1.378 ns                ;
; 1.270 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[3]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[3]                                                              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 1.214 ns                ;
; 1.270 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[33] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[33]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.483 ns                  ; 1.213 ns                ;
; 1.280 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[35] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[35]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.483 ns                  ; 1.203 ns                ;
; 1.283 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[11] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[11]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.202 ns                ;
; 1.285 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[36] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[36]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.200 ns                ;
; 1.286 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[44] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[44]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.199 ns                ;
; 1.287 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[47] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[47]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.483 ns                  ; 1.196 ns                ;
; 1.288 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[33] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[33]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.197 ns                ;
; 1.288 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[41] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[41]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.197 ns                ;
; 1.289 ns                                ; None                                                ; NWire_rcv:SPD|idata[11]         ; NWire_rcv:SPD|DIFF_CLK.xd0[11]                                                               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.481 ns                  ; 1.192 ns                ;
; 1.289 ns                                ; None                                                ; NWire_rcv:SPD|idata[12]         ; NWire_rcv:SPD|DIFF_CLK.xd0[12]                                                               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.481 ns                  ; 1.192 ns                ;
; 1.294 ns                                ; None                                                ; NWire_xmit:M_LRAudio|iack       ; NWire_xmit:M_LRAudio|DIFF_CLK.xa0                                                            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.493 ns                  ; 1.199 ns                ;
; 1.372 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[3]  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[3]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.113 ns                ;
; 1.375 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[42] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[42]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.110 ns                ;
; 1.423 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[17] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[17]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.062 ns                ;
; 1.425 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|irdy      ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xr0                                                           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 1.059 ns                ;
; 1.427 ns                                ; None                                                ; NWire_xmit:P_IQPWM|irdy         ; NWire_xmit:P_IQPWM|DIFF_CLK.xr0                                                              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.058 ns                ;
; 1.432 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[4]  ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[4]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.053 ns                ;
; 1.433 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[8]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[8]                                                              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.483 ns                  ; 1.050 ns                ;
; 1.433 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[16] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[16]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.052 ns                ;
; 1.433 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[13] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[13]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.052 ns                ;
; 1.434 ns                                ; None                                                ; NWire_rcv:SPD|idata[14]         ; NWire_rcv:SPD|DIFF_CLK.xd0[14]                                                               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.481 ns                  ; 1.047 ns                ;
; 1.436 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[40] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[40]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.483 ns                  ; 1.047 ns                ;
; 1.436 ns                                ; None                                                ; NWire_rcv:SPD|idata[9]          ; NWire_rcv:SPD|DIFF_CLK.xd0[9]                                                                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.481 ns                  ; 1.045 ns                ;
; 1.437 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[8]  ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[8]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.048 ns                ;
; 1.438 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[31] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[31]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.047 ns                ;
; 1.438 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[6]  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[6]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.047 ns                ;
; 1.439 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[9]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[9]                                                              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.482 ns                  ; 1.043 ns                ;
; 1.439 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[34] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[34]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.483 ns                  ; 1.044 ns                ;
; 1.441 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[45] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[45]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.044 ns                ;
; 1.443 ns                                ; None                                                ; NWire_rcv:SPD|idata[1]          ; NWire_rcv:SPD|DIFF_CLK.xd0[1]                                                                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 1.041 ns                ;
; 1.444 ns                                ; None                                                ; NWire_rcv:SPD|idata[13]         ; NWire_rcv:SPD|DIFF_CLK.xd0[13]                                                               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.481 ns                  ; 1.037 ns                ;
; 1.446 ns                                ; None                                                ; NWire_rcv:SPD|irdy              ; NWire_rcv:SPD|DIFF_CLK.xr0                                                                   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.483 ns                  ; 1.037 ns                ;
; 1.449 ns                                ; None                                                ; NWire_rcv:SPD|idata[5]          ; NWire_rcv:SPD|DIFF_CLK.xd0[5]                                                                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.489 ns                  ; 1.040 ns                ;
; 1.450 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[31] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[31]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.035 ns                ;
; 1.453 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[32] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[32]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.032 ns                ;
; 1.504 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[46] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[46]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.483 ns                  ; 0.979 ns                ;
; 1.519 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[7]  ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[7]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.483 ns                  ; 0.964 ns                ;
; 1.520 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[46] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[46]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 0.965 ns                ;
; 1.523 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[7]  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[7]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 0.962 ns                ;
; 1.524 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[6]  ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[6]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 0.961 ns                ;
; 1.524 ns                                ; None                                                ; NWire_rcv:SPD|idata[10]         ; NWire_rcv:SPD|DIFF_CLK.xd0[10]                                                               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.481 ns                  ; 0.957 ns                ;
; 1.526 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[30] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[30]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.483 ns                  ; 0.957 ns                ;
; 1.527 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[13] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[13]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.483 ns                  ; 0.956 ns                ;
; 1.533 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[41] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[41]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 0.952 ns                ;
; 1.582 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[2]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[2]                                                              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.902 ns                ;
; 1.587 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[27] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[27]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.897 ns                ;
; 1.591 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[44] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[44]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.893 ns                ;
; 1.733 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[24] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[24]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.751 ns                ;
; 1.734 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[23] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[23]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.750 ns                ;
; 1.736 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[40] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[40]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.748 ns                ;
; 1.736 ns                                ; None                                                ; NWire_rcv:P_MIC|irdy            ; NWire_rcv:P_MIC|DIFF_CLK.xr0                                                                 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.748 ns                ;
; 1.739 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[18] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[18]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.745 ns                ;
; 1.739 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[2]  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[2]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.745 ns                ;
; 1.740 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[22] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[22]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.744 ns                ;
; 1.740 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[43] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[43]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.744 ns                ;
; 1.741 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[13] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[13]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.743 ns                ;
; 1.743 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[2]  ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[2]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.741 ns                ;
; 1.743 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[38] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[38]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.741 ns                ;
; 1.743 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[37] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[37]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.741 ns                ;
; 1.745 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[27] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[27]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.739 ns                ;
; 1.745 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[8]  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[8]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.739 ns                ;
; 1.745 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[29] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[29]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.739 ns                ;
; 1.747 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[3]  ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[3]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.737 ns                ;
; 1.747 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[19] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[19]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.737 ns                ;
; 1.747 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[38] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[38]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.737 ns                ;
; 1.748 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[0]  ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[0]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.736 ns                ;
; 1.748 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[1]  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[1]                                                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.736 ns                ;
; 1.748 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[42] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[42]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.736 ns                ;
; 1.750 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[0]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[0]                                                              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.734 ns                ;
; 8.991 ns                                ; 84.45 MHz ( period = 11.842 ns )                    ; IF_PWM_state~3                  ; FIFO:RXF|altsyncram:mem_rtl_2|altsyncram_c1h1:auto_generated|ram_block1a7~portb_address_reg6 ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.611 ns                 ; 11.620 ns               ;
; 9.228 ns                                ; 86.17 MHz ( period = 11.605 ns )                    ; IF_PWM_state~2                  ; FIFO:RXF|altsyncram:mem_rtl_2|altsyncram_c1h1:auto_generated|ram_block1a7~portb_address_reg6 ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.611 ns                 ; 11.383 ns               ;
; 9.391 ns                                ; 87.40 MHz ( period = 11.442 ns )                    ; IF_PWM_state~4                  ; FIFO:RXF|altsyncram:mem_rtl_2|altsyncram_c1h1:auto_generated|ram_block1a7~portb_address_reg6 ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.611 ns                 ; 11.220 ns               ;
; 9.416 ns                                ; 87.59 MHz ( period = 11.417 ns )                    ; IF_PWM_state~3                  ; FIFO:RXF|altsyncram:mem_rtl_2|altsyncram_c1h1:auto_generated|ram_block1a6~portb_address_reg6 ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.624 ns                 ; 11.208 ns               ;
; 9.434 ns                                ; 87.73 MHz ( period = 11.399 ns )                    ; IF_PWM_state~3                  ; FIFO:RXF|altsyncram:mem_rtl_2|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg6 ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.629 ns                 ; 11.195 ns               ;
; 9.653 ns                                ; 89.45 MHz ( period = 11.180 ns )                    ; IF_PWM_state~2                  ; FIFO:RXF|altsyncram:mem_rtl_2|altsyncram_c1h1:auto_generated|ram_block1a6~portb_address_reg6 ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.624 ns                 ; 10.971 ns               ;
; 9.671 ns                                ; 89.59 MHz ( period = 11.162 ns )                    ; IF_PWM_state~2                  ; FIFO:RXF|altsyncram:mem_rtl_2|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg6 ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.629 ns                 ; 10.958 ns               ;
; 9.730 ns                                ; 90.07 MHz ( period = 11.103 ns )                    ; Tx_fifo_ctrl:TXFC|AD_state~3    ; FIFO:TXF|mem_0_bypass[36]                                                                    ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.563 ns                 ; 10.833 ns               ;
; 9.756 ns                                ; 90.28 MHz ( period = 11.077 ns )                    ; Tx_fifo_ctrl:TXFC|AD_state~3    ; FIFO:TXF|altsyncram:mem_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a11~porta_datain_reg0 ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.575 ns                 ; 10.819 ns               ;
; 9.816 ns                                ; 90.77 MHz ( period = 11.017 ns )                    ; IF_PWM_state~4                  ; FIFO:RXF|altsyncram:mem_rtl_2|altsyncram_c1h1:auto_generated|ram_block1a6~portb_address_reg6 ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.624 ns                 ; 10.808 ns               ;
; 9.828 ns                                ; 90.87 MHz ( period = 11.005 ns )                    ; Tx_fifo_ctrl:TXFC|AD_state~3    ; FIFO:TXF|altsyncram:mem_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a9~porta_datain_reg0  ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.566 ns                 ; 10.738 ns               ;
; 9.834 ns                                ; 90.92 MHz ( period = 10.999 ns )                    ; IF_PWM_state~4                  ; FIFO:RXF|altsyncram:mem_rtl_2|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg6 ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.629 ns                 ; 10.795 ns               ;
; 10.100 ns                               ; 93.17 MHz ( period = 10.733 ns )                    ; IF_mic                          ; FIFO:TXF|mem_0_bypass[28]                                                                    ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.553 ns                 ; 10.453 ns               ;
; 10.203 ns                               ; 94.07 MHz ( period = 10.630 ns )                    ; IF_mic                          ; FIFO:TXF|altsyncram:mem_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a3~porta_datain_reg0  ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.581 ns                 ; 10.378 ns               ;
; 10.221 ns                               ; 94.23 MHz ( period = 10.612 ns )                    ; IF_PWM_state~3                  ; FIFO:RXF|altsyncram:mem_rtl_2|altsyncram_c1h1:auto_generated|ram_block1a5~portb_address_reg6 ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.632 ns                 ; 10.411 ns               ;
; 10.222 ns                               ; 94.24 MHz ( period = 10.611 ns )                    ; Tx_fifo_ctrl:TXFC|AD_state~3    ; FIFO:TXF|altsyncram:mem_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a6~porta_datain_reg0  ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.525 ns                 ; 10.303 ns               ;
; 10.249 ns                               ; 94.48 MHz ( period = 10.584 ns )                    ; Tx_fifo_ctrl:TXFC|AD_state~4    ; FIFO:TXF|mem_0_bypass[36]                                                                    ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.555 ns                 ; 10.306 ns               ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                 ;                                                                                              ;                                            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------+----------------------------------------------------------------------------------------------+--------------------------------------------+----------+-----------------------------+---------------------------+-------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'C5'                                                                                                                                                                                                                                                              ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------+----------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                            ; To                               ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------+----------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; 71.249 ns                               ; 98.84 MHz ( period = 10.117 ns )                    ; clk_lrclk_gen:lrgen|Brise       ; I2S_xmit:J_IQPWM|bit_count[2]    ; C5         ; C5       ; 81.366 ns                   ; 83.688 ns                 ; 12.439 ns               ;
; 71.734 ns                               ; 103.82 MHz ( period = 9.632 ns )                    ; clk_lrclk_gen:lrgen|Brise       ; I2S_xmit:J_IQPWM|TLV_state~2     ; C5         ; C5       ; 81.366 ns                   ; 83.686 ns                 ; 11.952 ns               ;
; 71.780 ns                               ; 104.32 MHz ( period = 9.586 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[20] ; C5         ; C5       ; 81.366 ns                   ; 81.047 ns                 ; 9.267 ns                ;
; 71.799 ns                               ; 104.53 MHz ( period = 9.567 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[20] ; C5         ; C5       ; 81.366 ns                   ; 81.047 ns                 ; 9.248 ns                ;
; 71.818 ns                               ; 104.73 MHz ( period = 9.548 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[8]  ; C5         ; C5       ; 81.366 ns                   ; 81.047 ns                 ; 9.229 ns                ;
; 71.834 ns                               ; 104.91 MHz ( period = 9.532 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[6]  ; C5         ; C5       ; 81.366 ns                   ; 81.071 ns                 ; 9.237 ns                ;
; 71.837 ns                               ; 104.94 MHz ( period = 9.529 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[8]  ; C5         ; C5       ; 81.366 ns                   ; 81.047 ns                 ; 9.210 ns                ;
; 71.853 ns                               ; 105.12 MHz ( period = 9.513 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[6]  ; C5         ; C5       ; 81.366 ns                   ; 81.071 ns                 ; 9.218 ns                ;
; 71.883 ns                               ; 105.45 MHz ( period = 9.483 ns )                    ; clk_lrclk_gen:lrgen|Brise       ; I2S_xmit:J_LRAudio|TLV_state~2   ; C5         ; C5       ; 81.366 ns                   ; 83.734 ns                 ; 11.851 ns               ;
; 72.007 ns                               ; 106.85 MHz ( period = 9.359 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[5]  ; C5         ; C5       ; 81.366 ns                   ; 81.071 ns                 ; 9.064 ns                ;
; 72.026 ns                               ; 107.07 MHz ( period = 9.340 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[5]  ; C5         ; C5       ; 81.366 ns                   ; 81.071 ns                 ; 9.045 ns                ;
; 72.080 ns                               ; 107.69 MHz ( period = 9.286 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4    ; I2S_xmit:J_IQPWM|last_data[6]    ; C5         ; C5       ; 81.366 ns                   ; 81.134 ns                 ; 9.054 ns                ;
; 72.105 ns                               ; 107.98 MHz ( period = 9.261 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[6]    ; C5         ; C5       ; 81.366 ns                   ; 81.134 ns                 ; 9.029 ns                ;
; 72.247 ns                               ; 109.66 MHz ( period = 9.119 ns )                    ; I2S_xmit:J_LRAudio|bit_count[0] ; I2S_xmit:J_LRAudio|TLV_state~2   ; C5         ; C5       ; 81.366 ns                   ; 81.114 ns                 ; 8.867 ns                ;
; 72.292 ns                               ; 110.20 MHz ( period = 9.074 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[10] ; C5         ; C5       ; 81.366 ns                   ; 81.064 ns                 ; 8.772 ns                ;
; 72.293 ns                               ; 110.22 MHz ( period = 9.073 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[11] ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 8.801 ns                ;
; 72.301 ns                               ; 110.31 MHz ( period = 9.065 ns )                    ; I2S_xmit:J_IQPWM|bit_count[0]   ; I2S_xmit:J_IQPWM|bit_count[2]    ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 8.801 ns                ;
; 72.311 ns                               ; 110.44 MHz ( period = 9.055 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[10] ; C5         ; C5       ; 81.366 ns                   ; 81.064 ns                 ; 8.753 ns                ;
; 72.312 ns                               ; 110.45 MHz ( period = 9.054 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[11] ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 8.782 ns                ;
; 72.352 ns                               ; 110.94 MHz ( period = 9.014 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[20] ; C5         ; C5       ; 81.366 ns                   ; 81.047 ns                 ; 8.695 ns                ;
; 72.372 ns                               ; 111.19 MHz ( period = 8.994 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4    ; I2S_xmit:J_IQPWM|last_data[2]    ; C5         ; C5       ; 81.366 ns                   ; 81.109 ns                 ; 8.737 ns                ;
; 72.379 ns                               ; 111.27 MHz ( period = 8.987 ns )                    ; I2S_xmit:J_LRAudio|bit_count[1] ; I2S_xmit:J_LRAudio|TLV_state~2   ; C5         ; C5       ; 81.366 ns                   ; 81.114 ns                 ; 8.735 ns                ;
; 72.390 ns                               ; 111.41 MHz ( period = 8.976 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[8]  ; C5         ; C5       ; 81.366 ns                   ; 81.047 ns                 ; 8.657 ns                ;
; 72.397 ns                               ; 111.50 MHz ( period = 8.969 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[2]    ; C5         ; C5       ; 81.366 ns                   ; 81.109 ns                 ; 8.712 ns                ;
; 72.406 ns                               ; 111.61 MHz ( period = 8.960 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[6]  ; C5         ; C5       ; 81.366 ns                   ; 81.071 ns                 ; 8.665 ns                ;
; 72.424 ns                               ; 111.83 MHz ( period = 8.942 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[29] ; C5         ; C5       ; 81.366 ns                   ; 81.064 ns                 ; 8.640 ns                ;
; 72.439 ns                               ; 112.02 MHz ( period = 8.927 ns )                    ; clk_lrclk_gen:lrgen|Brise       ; I2S_xmit:J_LRAudio|bit_count[2]  ; C5         ; C5       ; 81.366 ns                   ; 83.722 ns                 ; 11.283 ns               ;
; 72.443 ns                               ; 112.07 MHz ( period = 8.923 ns )                    ; I2S_xmit:J_IQPWM|bit_count[1]   ; I2S_xmit:J_IQPWM|bit_count[2]    ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 8.659 ns                ;
; 72.443 ns                               ; 112.07 MHz ( period = 8.923 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[29] ; C5         ; C5       ; 81.366 ns                   ; 81.064 ns                 ; 8.621 ns                ;
; 72.489 ns                               ; 112.65 MHz ( period = 8.877 ns )                    ; clk_lrclk_gen:lrgen|Brise       ; I2S_xmit:J_IQPWM|TLV_state~4     ; C5         ; C5       ; 81.366 ns                   ; 83.686 ns                 ; 11.197 ns               ;
; 72.492 ns                               ; 112.69 MHz ( period = 8.874 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[2]  ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 8.602 ns                ;
; 72.511 ns                               ; 112.93 MHz ( period = 8.855 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[2]  ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 8.583 ns                ;
; 72.579 ns                               ; 113.80 MHz ( period = 8.787 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[5]  ; C5         ; C5       ; 81.366 ns                   ; 81.071 ns                 ; 8.492 ns                ;
; 72.584 ns                               ; 113.87 MHz ( period = 8.782 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[24] ; C5         ; C5       ; 81.366 ns                   ; 81.047 ns                 ; 8.463 ns                ;
; 72.596 ns                               ; 114.03 MHz ( period = 8.770 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4    ; I2S_xmit:J_IQPWM|last_data[0]    ; C5         ; C5       ; 81.366 ns                   ; 81.119 ns                 ; 8.523 ns                ;
; 72.598 ns                               ; 114.05 MHz ( period = 8.768 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[3]  ; C5         ; C5       ; 81.366 ns                   ; 81.071 ns                 ; 8.473 ns                ;
; 72.600 ns                               ; 114.08 MHz ( period = 8.766 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[26] ; C5         ; C5       ; 81.366 ns                   ; 81.047 ns                 ; 8.447 ns                ;
; 72.603 ns                               ; 114.12 MHz ( period = 8.763 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4    ; I2S_xmit:J_IQPWM|last_data[5]    ; C5         ; C5       ; 81.366 ns                   ; 81.109 ns                 ; 8.506 ns                ;
; 72.603 ns                               ; 114.12 MHz ( period = 8.763 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[24] ; C5         ; C5       ; 81.366 ns                   ; 81.047 ns                 ; 8.444 ns                ;
; 72.617 ns                               ; 114.30 MHz ( period = 8.749 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[3]  ; C5         ; C5       ; 81.366 ns                   ; 81.071 ns                 ; 8.454 ns                ;
; 72.619 ns                               ; 114.32 MHz ( period = 8.747 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[26] ; C5         ; C5       ; 81.366 ns                   ; 81.047 ns                 ; 8.428 ns                ;
; 72.621 ns                               ; 114.35 MHz ( period = 8.745 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[0]    ; C5         ; C5       ; 81.366 ns                   ; 81.119 ns                 ; 8.498 ns                ;
; 72.628 ns                               ; 114.44 MHz ( period = 8.738 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[5]    ; C5         ; C5       ; 81.366 ns                   ; 81.109 ns                 ; 8.481 ns                ;
; 72.693 ns                               ; 115.30 MHz ( period = 8.673 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4    ; I2S_xmit:J_IQPWM|last_data[3]    ; C5         ; C5       ; 81.366 ns                   ; 81.109 ns                 ; 8.416 ns                ;
; 72.710 ns                               ; 115.53 MHz ( period = 8.656 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[6]    ; C5         ; C5       ; 81.366 ns                   ; 81.134 ns                 ; 8.424 ns                ;
; 72.718 ns                               ; 115.63 MHz ( period = 8.648 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[3]    ; C5         ; C5       ; 81.366 ns                   ; 81.109 ns                 ; 8.391 ns                ;
; 72.718 ns                               ; 115.63 MHz ( period = 8.648 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4    ; I2S_xmit:J_IQPWM|last_data[13]   ; C5         ; C5       ; 81.366 ns                   ; 81.134 ns                 ; 8.416 ns                ;
; 72.734 ns                               ; 115.85 MHz ( period = 8.632 ns )                    ; I2S_xmit:J_LRAudio|bit_count[2] ; I2S_xmit:J_LRAudio|TLV_state~2   ; C5         ; C5       ; 81.366 ns                   ; 81.114 ns                 ; 8.380 ns                ;
; 72.743 ns                               ; 115.97 MHz ( period = 8.623 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[13]   ; C5         ; C5       ; 81.366 ns                   ; 81.134 ns                 ; 8.391 ns                ;
; 72.789 ns                               ; 116.59 MHz ( period = 8.577 ns )                    ; I2S_xmit:J_IQPWM|bit_count[0]   ; I2S_xmit:J_IQPWM|TLV_state~2     ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 8.311 ns                ;
; 72.791 ns                               ; 116.62 MHz ( period = 8.575 ns )                    ; I2S_xmit:J_LRAudio|bit_count[0] ; I2S_xmit:J_LRAudio|bit_count[2]  ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 8.311 ns                ;
; 72.794 ns                               ; 116.66 MHz ( period = 8.572 ns )                    ; I2S_xmit:J_IQPWM|bit_count[2]   ; I2S_xmit:J_IQPWM|bit_count[2]    ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 8.308 ns                ;
; 72.855 ns                               ; 117.50 MHz ( period = 8.511 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4    ; I2S_xmit:J_IQPWM|last_data[11]   ; C5         ; C5       ; 81.366 ns                   ; 81.134 ns                 ; 8.279 ns                ;
; 72.864 ns                               ; 117.62 MHz ( period = 8.502 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[10] ; C5         ; C5       ; 81.366 ns                   ; 81.064 ns                 ; 8.200 ns                ;
; 72.865 ns                               ; 117.63 MHz ( period = 8.501 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[11] ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 8.229 ns                ;
; 72.868 ns                               ; 117.67 MHz ( period = 8.498 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[31] ; C5         ; C5       ; 81.366 ns                   ; 81.064 ns                 ; 8.196 ns                ;
; 72.870 ns                               ; 117.70 MHz ( period = 8.496 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4    ; I2S_xmit:J_IQPWM|last_data[10]   ; C5         ; C5       ; 81.366 ns                   ; 81.134 ns                 ; 8.264 ns                ;
; 72.880 ns                               ; 117.84 MHz ( period = 8.486 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[11]   ; C5         ; C5       ; 81.366 ns                   ; 81.134 ns                 ; 8.254 ns                ;
; 72.886 ns                               ; 117.92 MHz ( period = 8.480 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4    ; I2S_xmit:J_IQPWM|last_data[28]   ; C5         ; C5       ; 81.366 ns                   ; 81.112 ns                 ; 8.226 ns                ;
; 72.887 ns                               ; 117.94 MHz ( period = 8.479 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[31] ; C5         ; C5       ; 81.366 ns                   ; 81.064 ns                 ; 8.177 ns                ;
; 72.895 ns                               ; 118.05 MHz ( period = 8.471 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[10]   ; C5         ; C5       ; 81.366 ns                   ; 81.134 ns                 ; 8.239 ns                ;
; 72.911 ns                               ; 118.27 MHz ( period = 8.455 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[28]   ; C5         ; C5       ; 81.366 ns                   ; 81.112 ns                 ; 8.201 ns                ;
; 72.921 ns                               ; 118.41 MHz ( period = 8.445 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4    ; I2S_xmit:J_IQPWM|last_data[9]    ; C5         ; C5       ; 81.366 ns                   ; 81.112 ns                 ; 8.191 ns                ;
; 72.923 ns                               ; 118.44 MHz ( period = 8.443 ns )                    ; I2S_xmit:J_LRAudio|bit_count[1] ; I2S_xmit:J_LRAudio|bit_count[2]  ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 8.179 ns                ;
; 72.931 ns                               ; 118.55 MHz ( period = 8.435 ns )                    ; I2S_xmit:J_IQPWM|bit_count[1]   ; I2S_xmit:J_IQPWM|TLV_state~2     ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 8.169 ns                ;
; 72.940 ns                               ; 118.68 MHz ( period = 8.426 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[9]  ; C5         ; C5       ; 81.366 ns                   ; 81.067 ns                 ; 8.127 ns                ;
; 72.946 ns                               ; 118.76 MHz ( period = 8.420 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[9]    ; C5         ; C5       ; 81.366 ns                   ; 81.112 ns                 ; 8.166 ns                ;
; 72.947 ns                               ; 118.78 MHz ( period = 8.419 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4    ; I2S_xmit:J_IQPWM|last_data[24]   ; C5         ; C5       ; 81.366 ns                   ; 81.109 ns                 ; 8.162 ns                ;
; 72.951 ns                               ; 118.84 MHz ( period = 8.415 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[22] ; C5         ; C5       ; 81.366 ns                   ; 81.064 ns                 ; 8.113 ns                ;
; 72.952 ns                               ; 118.85 MHz ( period = 8.414 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4    ; I2S_xmit:J_IQPWM|last_data[14]   ; C5         ; C5       ; 81.366 ns                   ; 81.109 ns                 ; 8.157 ns                ;
; 72.952 ns                               ; 118.85 MHz ( period = 8.414 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[19] ; C5         ; C5       ; 81.366 ns                   ; 81.067 ns                 ; 8.115 ns                ;
; 72.959 ns                               ; 118.95 MHz ( period = 8.407 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[9]  ; C5         ; C5       ; 81.366 ns                   ; 81.067 ns                 ; 8.108 ns                ;
; 72.970 ns                               ; 119.10 MHz ( period = 8.396 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4    ; I2S_xmit:J_IQPWM|last_data[12]   ; C5         ; C5       ; 81.366 ns                   ; 81.134 ns                 ; 8.164 ns                ;
; 72.970 ns                               ; 119.10 MHz ( period = 8.396 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[22] ; C5         ; C5       ; 81.366 ns                   ; 81.064 ns                 ; 8.094 ns                ;
; 72.971 ns                               ; 119.12 MHz ( period = 8.395 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[19] ; C5         ; C5       ; 81.366 ns                   ; 81.067 ns                 ; 8.096 ns                ;
; 72.972 ns                               ; 119.13 MHz ( period = 8.394 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[24]   ; C5         ; C5       ; 81.366 ns                   ; 81.109 ns                 ; 8.137 ns                ;
; 72.977 ns                               ; 119.20 MHz ( period = 8.389 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[14]   ; C5         ; C5       ; 81.366 ns                   ; 81.109 ns                 ; 8.132 ns                ;
; 72.990 ns                               ; 119.39 MHz ( period = 8.376 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[25] ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 8.104 ns                ;
; 72.995 ns                               ; 119.46 MHz ( period = 8.371 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[12]   ; C5         ; C5       ; 81.366 ns                   ; 81.134 ns                 ; 8.139 ns                ;
; 72.996 ns                               ; 119.47 MHz ( period = 8.370 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[29] ; C5         ; C5       ; 81.366 ns                   ; 81.064 ns                 ; 8.068 ns                ;
; 73.002 ns                               ; 119.56 MHz ( period = 8.364 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[2]    ; C5         ; C5       ; 81.366 ns                   ; 81.109 ns                 ; 8.107 ns                ;
; 73.009 ns                               ; 119.66 MHz ( period = 8.357 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[25] ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 8.085 ns                ;
; 73.064 ns                               ; 120.45 MHz ( period = 8.302 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[2]  ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 8.030 ns                ;
; 73.067 ns                               ; 120.50 MHz ( period = 8.299 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[7]  ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 8.027 ns                ;
; 73.084 ns                               ; 120.74 MHz ( period = 8.282 ns )                    ; clk_lrclk_gen:lrgen|Brise       ; I2S_xmit:J_LRAudio|TLV_state~4   ; C5         ; C5       ; 81.366 ns                   ; 83.734 ns                 ; 10.650 ns               ;
; 73.086 ns                               ; 120.77 MHz ( period = 8.280 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[7]  ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 8.008 ns                ;
; 73.120 ns                               ; 121.27 MHz ( period = 8.246 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4    ; I2S_xmit:J_IQPWM|last_data[20]   ; C5         ; C5       ; 81.366 ns                   ; 81.109 ns                 ; 7.989 ns                ;
; 73.145 ns                               ; 121.64 MHz ( period = 8.221 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[20]   ; C5         ; C5       ; 81.366 ns                   ; 81.109 ns                 ; 7.964 ns                ;
; 73.156 ns                               ; 121.80 MHz ( period = 8.210 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[24] ; C5         ; C5       ; 81.366 ns                   ; 81.047 ns                 ; 7.891 ns                ;
; 73.170 ns                               ; 122.01 MHz ( period = 8.196 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[3]  ; C5         ; C5       ; 81.366 ns                   ; 81.071 ns                 ; 7.901 ns                ;
; 73.172 ns                               ; 122.04 MHz ( period = 8.194 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[26] ; C5         ; C5       ; 81.366 ns                   ; 81.047 ns                 ; 7.875 ns                ;
; 73.192 ns                               ; 122.34 MHz ( period = 8.174 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4    ; I2S_xmit:J_IQPWM|last_data[27]   ; C5         ; C5       ; 81.366 ns                   ; 81.134 ns                 ; 7.942 ns                ;
; 73.199 ns                               ; 122.44 MHz ( period = 8.167 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4    ; I2S_xmit:J_IQPWM|last_data[25]   ; C5         ; C5       ; 81.366 ns                   ; 81.134 ns                 ; 7.935 ns                ;
; 73.217 ns                               ; 122.71 MHz ( period = 8.149 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[27]   ; C5         ; C5       ; 81.366 ns                   ; 81.134 ns                 ; 7.917 ns                ;
; 73.224 ns                               ; 122.82 MHz ( period = 8.142 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[25]   ; C5         ; C5       ; 81.366 ns                   ; 81.134 ns                 ; 7.910 ns                ;
; 73.226 ns                               ; 122.85 MHz ( period = 8.140 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[0]    ; C5         ; C5       ; 81.366 ns                   ; 81.119 ns                 ; 7.893 ns                ;
; 73.233 ns                               ; 122.96 MHz ( period = 8.133 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[5]    ; C5         ; C5       ; 81.366 ns                   ; 81.109 ns                 ; 7.876 ns                ;
; 73.259 ns                               ; 123.35 MHz ( period = 8.107 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[28] ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 7.843 ns                ;
; 73.278 ns                               ; 123.64 MHz ( period = 8.088 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[28] ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 7.824 ns                ;
; 73.278 ns                               ; 123.64 MHz ( period = 8.088 ns )                    ; I2S_xmit:J_LRAudio|bit_count[2] ; I2S_xmit:J_LRAudio|bit_count[2]  ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 7.824 ns                ;
; 73.280 ns                               ; 123.67 MHz ( period = 8.086 ns )                    ; clk_lrclk_gen:lrgen|Bfall       ; clk_lrclk_gen:lrgen|LRCLK        ; C5         ; C5       ; 81.366 ns                   ; 81.079 ns                 ; 7.799 ns                ;
; 73.282 ns                               ; 123.70 MHz ( period = 8.084 ns )                    ; I2S_xmit:J_IQPWM|bit_count[2]   ; I2S_xmit:J_IQPWM|TLV_state~2     ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 7.818 ns                ;
; 73.323 ns                               ; 124.33 MHz ( period = 8.043 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[3]    ; C5         ; C5       ; 81.366 ns                   ; 81.109 ns                 ; 7.786 ns                ;
; 73.327 ns                               ; 124.39 MHz ( period = 8.039 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4    ; I2S_xmit:J_IQPWM|last_data[21]   ; C5         ; C5       ; 81.366 ns                   ; 81.134 ns                 ; 7.807 ns                ;
; 73.348 ns                               ; 124.72 MHz ( period = 8.018 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[13]   ; C5         ; C5       ; 81.366 ns                   ; 81.134 ns                 ; 7.786 ns                ;
; 73.352 ns                               ; 124.78 MHz ( period = 8.014 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[21]   ; C5         ; C5       ; 81.366 ns                   ; 81.134 ns                 ; 7.782 ns                ;
; 73.354 ns                               ; 124.81 MHz ( period = 8.012 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[23] ; C5         ; C5       ; 81.366 ns                   ; 81.067 ns                 ; 7.713 ns                ;
; 73.356 ns                               ; 124.84 MHz ( period = 8.010 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4    ; I2S_xmit:J_IQPWM|last_data[30]   ; C5         ; C5       ; 81.366 ns                   ; 81.112 ns                 ; 7.756 ns                ;
; 73.373 ns                               ; 125.11 MHz ( period = 7.993 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[23] ; C5         ; C5       ; 81.366 ns                   ; 81.067 ns                 ; 7.694 ns                ;
; 73.381 ns                               ; 125.23 MHz ( period = 7.985 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[30]   ; C5         ; C5       ; 81.366 ns                   ; 81.112 ns                 ; 7.731 ns                ;
; 73.383 ns                               ; 125.27 MHz ( period = 7.983 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4    ; I2S_xmit:J_IQPWM|last_data[26]   ; C5         ; C5       ; 81.366 ns                   ; 81.112 ns                 ; 7.729 ns                ;
; 73.384 ns                               ; 125.28 MHz ( period = 7.982 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[21] ; C5         ; C5       ; 81.366 ns                   ; 81.047 ns                 ; 7.663 ns                ;
; 73.386 ns                               ; 125.31 MHz ( period = 7.980 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[17] ; C5         ; C5       ; 81.366 ns                   ; 81.067 ns                 ; 7.681 ns                ;
; 73.403 ns                               ; 125.58 MHz ( period = 7.963 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[21] ; C5         ; C5       ; 81.366 ns                   ; 81.047 ns                 ; 7.644 ns                ;
; 73.405 ns                               ; 125.61 MHz ( period = 7.961 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[17] ; C5         ; C5       ; 81.366 ns                   ; 81.067 ns                 ; 7.662 ns                ;
; 73.406 ns                               ; 125.63 MHz ( period = 7.960 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[14] ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 7.696 ns                ;
; 73.408 ns                               ; 125.66 MHz ( period = 7.958 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[26]   ; C5         ; C5       ; 81.366 ns                   ; 81.112 ns                 ; 7.704 ns                ;
; 73.425 ns                               ; 125.93 MHz ( period = 7.941 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[14] ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 7.677 ns                ;
; 73.440 ns                               ; 126.17 MHz ( period = 7.926 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[31] ; C5         ; C5       ; 81.366 ns                   ; 81.064 ns                 ; 7.624 ns                ;
; 73.448 ns                               ; 126.29 MHz ( period = 7.918 ns )                    ; I2S_xmit:J_LRAudio|bit_count[0] ; I2S_xmit:J_LRAudio|TLV_state~4   ; C5         ; C5       ; 81.366 ns                   ; 81.114 ns                 ; 7.666 ns                ;
; 73.485 ns                               ; 126.89 MHz ( period = 7.881 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[11]   ; C5         ; C5       ; 81.366 ns                   ; 81.134 ns                 ; 7.649 ns                ;
; 73.500 ns                               ; 127.13 MHz ( period = 7.866 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[10]   ; C5         ; C5       ; 81.366 ns                   ; 81.134 ns                 ; 7.634 ns                ;
; 73.501 ns                               ; 127.15 MHz ( period = 7.865 ns )                    ; I2S_xmit:J_LRAudio|bit_count[3] ; I2S_xmit:J_LRAudio|TLV_state~2   ; C5         ; C5       ; 81.366 ns                   ; 81.114 ns                 ; 7.613 ns                ;
; 73.512 ns                               ; 127.32 MHz ( period = 7.854 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[9]  ; C5         ; C5       ; 81.366 ns                   ; 81.067 ns                 ; 7.555 ns                ;
; 73.516 ns                               ; 127.39 MHz ( period = 7.850 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[28]   ; C5         ; C5       ; 81.366 ns                   ; 81.112 ns                 ; 7.596 ns                ;
; 73.523 ns                               ; 127.50 MHz ( period = 7.843 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[22] ; C5         ; C5       ; 81.366 ns                   ; 81.064 ns                 ; 7.541 ns                ;
; 73.524 ns                               ; 127.52 MHz ( period = 7.842 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[19] ; C5         ; C5       ; 81.366 ns                   ; 81.067 ns                 ; 7.543 ns                ;
; 73.536 ns                               ; 127.71 MHz ( period = 7.830 ns )                    ; I2S_xmit:J_IQPWM|bit_count[3]   ; I2S_xmit:J_IQPWM|bit_count[2]    ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 7.566 ns                ;
; 73.544 ns                               ; 127.84 MHz ( period = 7.822 ns )                    ; I2S_xmit:J_IQPWM|bit_count[0]   ; I2S_xmit:J_IQPWM|TLV_state~4     ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 7.556 ns                ;
; 73.551 ns                               ; 127.96 MHz ( period = 7.815 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[9]    ; C5         ; C5       ; 81.366 ns                   ; 81.112 ns                 ; 7.561 ns                ;
; 73.562 ns                               ; 128.14 MHz ( period = 7.804 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[25] ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 7.532 ns                ;
; 73.577 ns                               ; 128.39 MHz ( period = 7.789 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[24]   ; C5         ; C5       ; 81.366 ns                   ; 81.109 ns                 ; 7.532 ns                ;
; 73.580 ns                               ; 128.44 MHz ( period = 7.786 ns )                    ; I2S_xmit:J_LRAudio|bit_count[1] ; I2S_xmit:J_LRAudio|TLV_state~4   ; C5         ; C5       ; 81.366 ns                   ; 81.114 ns                 ; 7.534 ns                ;
; 73.582 ns                               ; 128.47 MHz ( period = 7.784 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[14]   ; C5         ; C5       ; 81.366 ns                   ; 81.109 ns                 ; 7.527 ns                ;
; 73.594 ns                               ; 128.67 MHz ( period = 7.772 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[30] ; C5         ; C5       ; 81.366 ns                   ; 81.067 ns                 ; 7.473 ns                ;
; 73.600 ns                               ; 128.77 MHz ( period = 7.766 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[12]   ; C5         ; C5       ; 81.366 ns                   ; 81.134 ns                 ; 7.534 ns                ;
; 73.613 ns                               ; 128.98 MHz ( period = 7.753 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[30] ; C5         ; C5       ; 81.366 ns                   ; 81.067 ns                 ; 7.454 ns                ;
; 73.616 ns                               ; 129.03 MHz ( period = 7.750 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[27] ; C5         ; C5       ; 81.366 ns                   ; 81.067 ns                 ; 7.451 ns                ;
; 73.629 ns                               ; 129.25 MHz ( period = 7.737 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[18] ; C5         ; C5       ; 81.366 ns                   ; 81.067 ns                 ; 7.438 ns                ;
; 73.635 ns                               ; 129.35 MHz ( period = 7.731 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[27] ; C5         ; C5       ; 81.366 ns                   ; 81.067 ns                 ; 7.432 ns                ;
; 73.639 ns                               ; 129.42 MHz ( period = 7.727 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[7]  ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 7.455 ns                ;
; 73.648 ns                               ; 129.57 MHz ( period = 7.718 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[18] ; C5         ; C5       ; 81.366 ns                   ; 81.067 ns                 ; 7.419 ns                ;
; 73.686 ns                               ; 130.21 MHz ( period = 7.680 ns )                    ; I2S_xmit:J_IQPWM|bit_count[1]   ; I2S_xmit:J_IQPWM|TLV_state~4     ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 7.414 ns                ;
; 73.724 ns                               ; 130.86 MHz ( period = 7.642 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4    ; I2S_xmit:J_IQPWM|last_data[17]   ; C5         ; C5       ; 81.366 ns                   ; 81.119 ns                 ; 7.395 ns                ;
; 73.744 ns                               ; 131.20 MHz ( period = 7.622 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[1]  ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 7.358 ns                ;
; 73.746 ns                               ; 131.23 MHz ( period = 7.620 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[15] ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 7.356 ns                ;
; 73.749 ns                               ; 131.29 MHz ( period = 7.617 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[17]   ; C5         ; C5       ; 81.366 ns                   ; 81.119 ns                 ; 7.370 ns                ;
; 73.750 ns                               ; 131.30 MHz ( period = 7.616 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[20]   ; C5         ; C5       ; 81.366 ns                   ; 81.109 ns                 ; 7.359 ns                ;
; 73.763 ns                               ; 131.53 MHz ( period = 7.603 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[1]  ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 7.339 ns                ;
; 73.765 ns                               ; 131.56 MHz ( period = 7.601 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[15] ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 7.337 ns                ;
; 73.778 ns                               ; 131.79 MHz ( period = 7.588 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4    ; I2S_xmit:J_IQPWM|last_data[18]   ; C5         ; C5       ; 81.366 ns                   ; 81.119 ns                 ; 7.341 ns                ;
; 73.803 ns                               ; 132.22 MHz ( period = 7.563 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[18]   ; C5         ; C5       ; 81.366 ns                   ; 81.119 ns                 ; 7.316 ns                ;
; 73.803 ns                               ; 132.22 MHz ( period = 7.563 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|last_data[4]  ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 7.299 ns                ;
; 73.822 ns                               ; 132.56 MHz ( period = 7.544 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[27]   ; C5         ; C5       ; 81.366 ns                   ; 81.134 ns                 ; 7.312 ns                ;
; 73.822 ns                               ; 132.56 MHz ( period = 7.544 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3  ; I2S_xmit:J_LRAudio|last_data[4]  ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 7.280 ns                ;
; 73.827 ns                               ; 132.64 MHz ( period = 7.539 ns )                    ; clk_lrclk_gen:lrgen|Bfall       ; clk_lrclk_gen:lrgen|LRCLK_cnt[4] ; C5         ; C5       ; 81.366 ns                   ; 81.096 ns                 ; 7.269 ns                ;
; 73.829 ns                               ; 132.68 MHz ( period = 7.537 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[25]   ; C5         ; C5       ; 81.366 ns                   ; 81.134 ns                 ; 7.305 ns                ;
; 73.831 ns                               ; 132.71 MHz ( period = 7.535 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[28] ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 7.271 ns                ;
; 73.871 ns                               ; 133.42 MHz ( period = 7.495 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4    ; I2S_xmit:J_IQPWM|last_data[23]   ; C5         ; C5       ; 81.366 ns                   ; 81.109 ns                 ; 7.238 ns                ;
; 73.896 ns                               ; 133.87 MHz ( period = 7.470 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[23]   ; C5         ; C5       ; 81.366 ns                   ; 81.109 ns                 ; 7.213 ns                ;
; 73.913 ns                               ; 134.17 MHz ( period = 7.453 ns )                    ; clk_lrclk_gen:lrgen|Bfall       ; clk_lrclk_gen:lrgen|LRCLK_cnt[3] ; C5         ; C5       ; 81.366 ns                   ; 81.096 ns                 ; 7.183 ns                ;
; 73.926 ns                               ; 134.41 MHz ( period = 7.440 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[23] ; C5         ; C5       ; 81.366 ns                   ; 81.067 ns                 ; 7.141 ns                ;
; 73.930 ns                               ; 134.48 MHz ( period = 7.436 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4    ; I2S_xmit:J_IQPWM|last_data[29]   ; C5         ; C5       ; 81.366 ns                   ; 81.112 ns                 ; 7.182 ns                ;
; 73.935 ns                               ; 134.57 MHz ( period = 7.431 ns )                    ; I2S_xmit:J_LRAudio|bit_count[2] ; I2S_xmit:J_LRAudio|TLV_state~4   ; C5         ; C5       ; 81.366 ns                   ; 81.114 ns                 ; 7.179 ns                ;
; 73.944 ns                               ; 134.73 MHz ( period = 7.422 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4    ; I2S_xmit:J_IQPWM|last_data[15]   ; C5         ; C5       ; 81.366 ns                   ; 81.142 ns                 ; 7.198 ns                ;
; 73.955 ns                               ; 134.93 MHz ( period = 7.411 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[29]   ; C5         ; C5       ; 81.366 ns                   ; 81.112 ns                 ; 7.157 ns                ;
; 73.956 ns                               ; 134.95 MHz ( period = 7.410 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[21] ; C5         ; C5       ; 81.366 ns                   ; 81.047 ns                 ; 7.091 ns                ;
; 73.957 ns                               ; 134.97 MHz ( period = 7.409 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[21]   ; C5         ; C5       ; 81.366 ns                   ; 81.134 ns                 ; 7.177 ns                ;
; 73.958 ns                               ; 134.99 MHz ( period = 7.408 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[17] ; C5         ; C5       ; 81.366 ns                   ; 81.067 ns                 ; 7.109 ns                ;
; 73.969 ns                               ; 135.19 MHz ( period = 7.397 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[15]   ; C5         ; C5       ; 81.366 ns                   ; 81.142 ns                 ; 7.173 ns                ;
; 73.978 ns                               ; 135.35 MHz ( period = 7.388 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[14] ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 7.124 ns                ;
; 73.986 ns                               ; 135.50 MHz ( period = 7.380 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[30]   ; C5         ; C5       ; 81.366 ns                   ; 81.112 ns                 ; 7.126 ns                ;
; 74.002 ns                               ; 135.80 MHz ( period = 7.364 ns )                    ; clk_lrclk_gen:lrgen|Brise       ; I2S_xmit:J_IQPWM|bit_count[0]    ; C5         ; C5       ; 81.366 ns                   ; 83.688 ns                 ; 9.686 ns                ;
; 74.002 ns                               ; 135.80 MHz ( period = 7.364 ns )                    ; clk_lrclk_gen:lrgen|Brise       ; I2S_xmit:J_IQPWM|bit_count[1]    ; C5         ; C5       ; 81.366 ns                   ; 83.688 ns                 ; 9.686 ns                ;
; 74.013 ns                               ; 136.00 MHz ( period = 7.353 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[26]   ; C5         ; C5       ; 81.366 ns                   ; 81.112 ns                 ; 7.099 ns                ;
; 74.027 ns                               ; 136.26 MHz ( period = 7.339 ns )                    ; I2S_xmit:J_IQPWM|bit_count[3]   ; I2S_xmit:J_IQPWM|TLV_state~2     ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 7.073 ns                ;
; 74.037 ns                               ; 136.44 MHz ( period = 7.329 ns )                    ; I2S_xmit:J_IQPWM|bit_count[2]   ; I2S_xmit:J_IQPWM|TLV_state~4     ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 7.063 ns                ;
; 74.041 ns                               ; 136.52 MHz ( period = 7.325 ns )                    ; clk_lrclk_gen:clrgen|LRCLK      ; I2S_xmit:J_IQPWM|TLV_state~2     ; C5         ; C5       ; 81.366 ns                   ; 83.695 ns                 ; 9.654 ns                ;
; 74.061 ns                               ; 136.89 MHz ( period = 7.305 ns )                    ; I2S_xmit:J_LRAudio|bit_count[3] ; I2S_xmit:J_LRAudio|bit_count[2]  ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 7.041 ns                ;
; 74.100 ns                               ; 137.63 MHz ( period = 7.266 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4    ; I2S_xmit:J_IQPWM|last_data[8]    ; C5         ; C5       ; 81.366 ns                   ; 81.091 ns                 ; 6.991 ns                ;
; 74.125 ns                               ; 138.10 MHz ( period = 7.241 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[8]    ; C5         ; C5       ; 81.366 ns                   ; 81.091 ns                 ; 6.966 ns                ;
; 74.147 ns                               ; 138.52 MHz ( period = 7.219 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|TLV_state~2     ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 6.955 ns                ;
; 74.156 ns                               ; 138.70 MHz ( period = 7.210 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4    ; I2S_xmit:J_IQPWM|last_data[7]    ; C5         ; C5       ; 81.366 ns                   ; 81.091 ns                 ; 6.935 ns                ;
; 74.166 ns                               ; 138.89 MHz ( period = 7.200 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[30] ; C5         ; C5       ; 81.366 ns                   ; 81.067 ns                 ; 6.901 ns                ;
; 74.181 ns                               ; 139.18 MHz ( period = 7.185 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2    ; I2S_xmit:J_IQPWM|last_data[7]    ; C5         ; C5       ; 81.366 ns                   ; 81.091 ns                 ; 6.910 ns                ;
; 74.188 ns                               ; 139.31 MHz ( period = 7.178 ns )                    ; I2S_xmit:J_IQPWM|last_data[28]  ; I2S_xmit:J_IQPWM|last_data[28]   ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 6.914 ns                ;
; 74.188 ns                               ; 139.31 MHz ( period = 7.178 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[27] ; C5         ; C5       ; 81.366 ns                   ; 81.067 ns                 ; 6.879 ns                ;
; 74.201 ns                               ; 139.57 MHz ( period = 7.165 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[18] ; C5         ; C5       ; 81.366 ns                   ; 81.067 ns                 ; 6.866 ns                ;
; 74.316 ns                               ; 141.84 MHz ( period = 7.050 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[1]  ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 6.786 ns                ;
; 74.318 ns                               ; 141.88 MHz ( period = 7.048 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[15] ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 6.784 ns                ;
; 74.354 ns                               ; 142.61 MHz ( period = 7.012 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[17]   ; C5         ; C5       ; 81.366 ns                   ; 81.119 ns                 ; 6.765 ns                ;
; 74.368 ns                               ; 142.90 MHz ( period = 6.998 ns )                    ; clk_lrclk_gen:lrgen|Brise       ; I2S_xmit:J_LRAudio|bit_count[0]  ; C5         ; C5       ; 81.366 ns                   ; 83.722 ns                 ; 9.354 ns                ;
; 74.369 ns                               ; 142.92 MHz ( period = 6.997 ns )                    ; clk_lrclk_gen:lrgen|Brise       ; I2S_xmit:J_LRAudio|bit_count[1]  ; C5         ; C5       ; 81.366 ns                   ; 83.722 ns                 ; 9.353 ns                ;
; 74.371 ns                               ; 142.96 MHz ( period = 6.995 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2  ; I2S_xmit:J_LRAudio|TLV_state~4   ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 6.731 ns                ;
; 74.375 ns                               ; 143.04 MHz ( period = 6.991 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4  ; I2S_xmit:J_LRAudio|last_data[4]  ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 6.727 ns                ;
; 74.391 ns                               ; 143.37 MHz ( period = 6.975 ns )                    ; clk_lrclk_gen:lrgen|Bfall       ; clk_lrclk_gen:lrgen|LRCLK_cnt[2] ; C5         ; C5       ; 81.366 ns                   ; 81.096 ns                 ; 6.705 ns                ;
; 74.397 ns                               ; 143.49 MHz ( period = 6.969 ns )                    ; clk_lrclk_gen:lrgen|Brise       ; I2S_xmit:J_IQPWM|bit_count[3]    ; C5         ; C5       ; 81.366 ns                   ; 83.688 ns                 ; 9.291 ns                ;
; 74.408 ns                               ; 143.72 MHz ( period = 6.958 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3    ; I2S_xmit:J_IQPWM|last_data[18]   ; C5         ; C5       ; 81.366 ns                   ; 81.119 ns                 ; 6.711 ns                ;
; 74.453 ns                               ; 144.65 MHz ( period = 6.913 ns )                    ; clk_lrclk_gen:lrgen|Brise       ; I2S_xmit:J_LRAudio|bit_count[3]  ; C5         ; C5       ; 81.366 ns                   ; 83.722 ns                 ; 9.269 ns                ;
; 74.477 ns                               ; 145.16 MHz ( period = 6.889 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4    ; I2S_xmit:J_IQPWM|last_data[19]   ; C5         ; C5       ; 81.366 ns                   ; 81.091 ns                 ; 6.614 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                 ;                                  ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------+----------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'SPI_SCK'                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------+-----------------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                                         ; To                                                           ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; 76.690 ns                               ; 213.86 MHz ( period = 4.676 ns )                    ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 4.380 ns                ;
; 76.761 ns                               ; 217.16 MHz ( period = 4.605 ns )                    ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.101 ns                 ; 4.340 ns                ;
; 76.841 ns                               ; 220.99 MHz ( period = 4.525 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 4.229 ns                ;
; 76.851 ns                               ; 221.48 MHz ( period = 4.515 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 4.219 ns                ;
; 76.851 ns                               ; 221.48 MHz ( period = 4.515 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 4.219 ns                ;
; 76.851 ns                               ; 221.48 MHz ( period = 4.515 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 4.219 ns                ;
; 76.851 ns                               ; 221.48 MHz ( period = 4.515 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 4.219 ns                ;
; 76.851 ns                               ; 221.48 MHz ( period = 4.515 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 4.219 ns                ;
; 76.851 ns                               ; 221.48 MHz ( period = 4.515 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 4.219 ns                ;
; 77.039 ns                               ; 231.11 MHz ( period = 4.327 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.072 ns                 ; 4.033 ns                ;
; 77.039 ns                               ; 231.11 MHz ( period = 4.327 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.072 ns                 ; 4.033 ns                ;
; 77.039 ns                               ; 231.11 MHz ( period = 4.327 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.072 ns                 ; 4.033 ns                ;
; 77.039 ns                               ; 231.11 MHz ( period = 4.327 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.072 ns                 ; 4.033 ns                ;
; 77.039 ns                               ; 231.11 MHz ( period = 4.327 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.072 ns                 ; 4.033 ns                ;
; 77.039 ns                               ; 231.11 MHz ( period = 4.327 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.072 ns                 ; 4.033 ns                ;
; 77.040 ns                               ; 231.16 MHz ( period = 4.326 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.100 ns                 ; 4.060 ns                ;
; 77.040 ns                               ; 231.16 MHz ( period = 4.326 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.100 ns                 ; 4.060 ns                ;
; 77.040 ns                               ; 231.16 MHz ( period = 4.326 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.100 ns                 ; 4.060 ns                ;
; 77.051 ns                               ; 231.75 MHz ( period = 4.315 ns )                    ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 4.019 ns                ;
; 77.052 ns                               ; 231.80 MHz ( period = 4.314 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 4.050 ns                ;
; 77.052 ns                               ; 231.80 MHz ( period = 4.314 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 4.050 ns                ;
; 77.052 ns                               ; 231.80 MHz ( period = 4.314 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 4.050 ns                ;
; 77.065 ns                               ; 232.50 MHz ( period = 4.301 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.072 ns                 ; 4.007 ns                ;
; 77.065 ns                               ; 232.50 MHz ( period = 4.301 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.072 ns                 ; 4.007 ns                ;
; 77.065 ns                               ; 232.50 MHz ( period = 4.301 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.072 ns                 ; 4.007 ns                ;
; 77.065 ns                               ; 232.50 MHz ( period = 4.301 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.072 ns                 ; 4.007 ns                ;
; 77.065 ns                               ; 232.50 MHz ( period = 4.301 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.072 ns                 ; 4.007 ns                ;
; 77.065 ns                               ; 232.50 MHz ( period = 4.301 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.072 ns                 ; 4.007 ns                ;
; 77.071 ns                               ; 232.83 MHz ( period = 4.295 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 3.999 ns                ;
; 77.072 ns                               ; 232.88 MHz ( period = 4.294 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.131 ns                 ; 4.059 ns                ;
; 77.072 ns                               ; 232.88 MHz ( period = 4.294 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.131 ns                 ; 4.059 ns                ;
; 77.076 ns                               ; 233.10 MHz ( period = 4.290 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.132 ns                 ; 4.056 ns                ;
; 77.076 ns                               ; 233.10 MHz ( period = 4.290 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.132 ns                 ; 4.056 ns                ;
; 77.076 ns                               ; 233.10 MHz ( period = 4.290 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.132 ns                 ; 4.056 ns                ;
; 77.081 ns                               ; 233.37 MHz ( period = 4.285 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 3.989 ns                ;
; 77.081 ns                               ; 233.37 MHz ( period = 4.285 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.100 ns                 ; 4.019 ns                ;
; 77.081 ns                               ; 233.37 MHz ( period = 4.285 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 3.989 ns                ;
; 77.081 ns                               ; 233.37 MHz ( period = 4.285 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.100 ns                 ; 4.019 ns                ;
; 77.081 ns                               ; 233.37 MHz ( period = 4.285 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 3.989 ns                ;
; 77.081 ns                               ; 233.37 MHz ( period = 4.285 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 3.989 ns                ;
; 77.081 ns                               ; 233.37 MHz ( period = 4.285 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 3.989 ns                ;
; 77.081 ns                               ; 233.37 MHz ( period = 4.285 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 3.989 ns                ;
; 77.081 ns                               ; 233.37 MHz ( period = 4.285 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.100 ns                 ; 4.019 ns                ;
; 77.084 ns                               ; 233.54 MHz ( period = 4.282 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.133 ns                 ; 4.049 ns                ;
; 77.084 ns                               ; 233.54 MHz ( period = 4.282 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.133 ns                 ; 4.049 ns                ;
; 77.088 ns                               ; 233.75 MHz ( period = 4.278 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.134 ns                 ; 4.046 ns                ;
; 77.088 ns                               ; 233.75 MHz ( period = 4.278 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.134 ns                 ; 4.046 ns                ;
; 77.088 ns                               ; 233.75 MHz ( period = 4.278 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.134 ns                 ; 4.046 ns                ;
; 77.098 ns                               ; 234.30 MHz ( period = 4.268 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.100 ns                 ; 4.002 ns                ;
; 77.111 ns                               ; 235.02 MHz ( period = 4.255 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 3.959 ns                ;
; 77.113 ns                               ; 235.13 MHz ( period = 4.253 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.131 ns                 ; 4.018 ns                ;
; 77.113 ns                               ; 235.13 MHz ( period = 4.253 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 3.957 ns                ;
; 77.113 ns                               ; 235.13 MHz ( period = 4.253 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.131 ns                 ; 4.018 ns                ;
; 77.115 ns                               ; 235.24 MHz ( period = 4.251 ns )                    ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.100 ns                 ; 3.985 ns                ;
; 77.117 ns                               ; 235.35 MHz ( period = 4.249 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.132 ns                 ; 4.015 ns                ;
; 77.117 ns                               ; 235.35 MHz ( period = 4.249 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.132 ns                 ; 4.015 ns                ;
; 77.117 ns                               ; 235.35 MHz ( period = 4.249 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.132 ns                 ; 4.015 ns                ;
; 77.118 ns                               ; 235.40 MHz ( period = 4.248 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 3.952 ns                ;
; 77.122 ns                               ; 235.63 MHz ( period = 4.244 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.100 ns                 ; 3.978 ns                ;
; 77.128 ns                               ; 235.96 MHz ( period = 4.238 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 3.942 ns                ;
; 77.128 ns                               ; 235.96 MHz ( period = 4.238 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 3.942 ns                ;
; 77.128 ns                               ; 235.96 MHz ( period = 4.238 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 3.942 ns                ;
; 77.128 ns                               ; 235.96 MHz ( period = 4.238 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 3.942 ns                ;
; 77.137 ns                               ; 236.46 MHz ( period = 4.229 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 3.933 ns                ;
; 77.138 ns                               ; 236.52 MHz ( period = 4.228 ns )                    ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.964 ns                ;
; 77.139 ns                               ; 236.57 MHz ( period = 4.227 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 3.931 ns                ;
; 77.144 ns                               ; 236.85 MHz ( period = 4.222 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 3.926 ns                ;
; 77.154 ns                               ; 237.42 MHz ( period = 4.212 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 3.916 ns                ;
; 77.154 ns                               ; 237.42 MHz ( period = 4.212 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 3.916 ns                ;
; 77.154 ns                               ; 237.42 MHz ( period = 4.212 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 3.916 ns                ;
; 77.154 ns                               ; 237.42 MHz ( period = 4.212 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 3.916 ns                ;
; 77.195 ns                               ; 239.75 MHz ( period = 4.171 ns )                    ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.907 ns                ;
; 77.224 ns                               ; 241.43 MHz ( period = 4.142 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.072 ns                 ; 3.848 ns                ;
; 77.224 ns                               ; 241.43 MHz ( period = 4.142 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.072 ns                 ; 3.848 ns                ;
; 77.224 ns                               ; 241.43 MHz ( period = 4.142 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.072 ns                 ; 3.848 ns                ;
; 77.224 ns                               ; 241.43 MHz ( period = 4.142 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.072 ns                 ; 3.848 ns                ;
; 77.224 ns                               ; 241.43 MHz ( period = 4.142 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.072 ns                 ; 3.848 ns                ;
; 77.224 ns                               ; 241.43 MHz ( period = 4.142 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.072 ns                 ; 3.848 ns                ;
; 77.228 ns                               ; 241.66 MHz ( period = 4.138 ns )                    ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.071 ns                 ; 3.843 ns                ;
; 77.228 ns                               ; 241.66 MHz ( period = 4.138 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 3.842 ns                ;
; 77.238 ns                               ; 242.25 MHz ( period = 4.128 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 3.832 ns                ;
; 77.238 ns                               ; 242.25 MHz ( period = 4.128 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 3.832 ns                ;
; 77.238 ns                               ; 242.25 MHz ( period = 4.128 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 3.832 ns                ;
; 77.238 ns                               ; 242.25 MHz ( period = 4.128 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 3.832 ns                ;
; 77.238 ns                               ; 242.25 MHz ( period = 4.128 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 3.832 ns                ;
; 77.238 ns                               ; 242.25 MHz ( period = 4.128 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 3.832 ns                ;
; 77.244 ns                               ; 242.60 MHz ( period = 4.122 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.858 ns                ;
; 77.244 ns                               ; 242.60 MHz ( period = 4.122 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.858 ns                ;
; 77.244 ns                               ; 242.60 MHz ( period = 4.122 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.858 ns                ;
; 77.244 ns                               ; 242.60 MHz ( period = 4.122 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.858 ns                ;
; 77.244 ns                               ; 242.60 MHz ( period = 4.122 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.858 ns                ;
; 77.244 ns                               ; 242.60 MHz ( period = 4.122 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.858 ns                ;
; 77.244 ns                               ; 242.60 MHz ( period = 4.122 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.858 ns                ;
; 77.244 ns                               ; 242.60 MHz ( period = 4.122 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.858 ns                ;
; 77.256 ns                               ; 243.31 MHz ( period = 4.110 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.848 ns                ;
; 77.256 ns                               ; 243.31 MHz ( period = 4.110 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.848 ns                ;
; 77.256 ns                               ; 243.31 MHz ( period = 4.110 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.848 ns                ;
; 77.256 ns                               ; 243.31 MHz ( period = 4.110 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.848 ns                ;
; 77.256 ns                               ; 243.31 MHz ( period = 4.110 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.848 ns                ;
; 77.256 ns                               ; 243.31 MHz ( period = 4.110 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.848 ns                ;
; 77.256 ns                               ; 243.31 MHz ( period = 4.110 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.848 ns                ;
; 77.256 ns                               ; 243.31 MHz ( period = 4.110 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.848 ns                ;
; 77.285 ns                               ; 245.04 MHz ( period = 4.081 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.817 ns                ;
; 77.285 ns                               ; 245.04 MHz ( period = 4.081 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.817 ns                ;
; 77.285 ns                               ; 245.04 MHz ( period = 4.081 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.817 ns                ;
; 77.285 ns                               ; 245.04 MHz ( period = 4.081 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.817 ns                ;
; 77.285 ns                               ; 245.04 MHz ( period = 4.081 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.817 ns                ;
; 77.285 ns                               ; 245.04 MHz ( period = 4.081 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.817 ns                ;
; 77.285 ns                               ; 245.04 MHz ( period = 4.081 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.817 ns                ;
; 77.285 ns                               ; 245.04 MHz ( period = 4.081 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.817 ns                ;
; 77.296 ns                               ; 245.70 MHz ( period = 4.070 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 3.774 ns                ;
; 77.298 ns                               ; 245.82 MHz ( period = 4.068 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 3.772 ns                ;
; 77.303 ns                               ; 246.12 MHz ( period = 4.063 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 3.767 ns                ;
; 77.313 ns                               ; 246.73 MHz ( period = 4.053 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 3.757 ns                ;
; 77.313 ns                               ; 246.73 MHz ( period = 4.053 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 3.757 ns                ;
; 77.313 ns                               ; 246.73 MHz ( period = 4.053 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 3.757 ns                ;
; 77.313 ns                               ; 246.73 MHz ( period = 4.053 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 3.757 ns                ;
; 77.335 ns                               ; 248.08 MHz ( period = 4.031 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.131 ns                 ; 3.796 ns                ;
; 77.390 ns                               ; 251.51 MHz ( period = 3.976 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.712 ns                ;
; 77.403 ns                               ; 252.33 MHz ( period = 3.963 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.072 ns                 ; 3.669 ns                ;
; 77.403 ns                               ; 252.33 MHz ( period = 3.963 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.072 ns                 ; 3.669 ns                ;
; 77.403 ns                               ; 252.33 MHz ( period = 3.963 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.072 ns                 ; 3.669 ns                ;
; 77.403 ns                               ; 252.33 MHz ( period = 3.963 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.072 ns                 ; 3.669 ns                ;
; 77.403 ns                               ; 252.33 MHz ( period = 3.963 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.072 ns                 ; 3.669 ns                ;
; 77.403 ns                               ; 252.33 MHz ( period = 3.963 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.072 ns                 ; 3.669 ns                ;
; 77.475 ns                               ; 257.00 MHz ( period = 3.891 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 3.595 ns                ;
; 77.477 ns                               ; 257.14 MHz ( period = 3.889 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 3.593 ns                ;
; 77.482 ns                               ; 257.47 MHz ( period = 3.884 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 3.588 ns                ;
; 77.492 ns                               ; 258.13 MHz ( period = 3.874 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 3.578 ns                ;
; 77.492 ns                               ; 258.13 MHz ( period = 3.874 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 3.578 ns                ;
; 77.492 ns                               ; 258.13 MHz ( period = 3.874 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 3.578 ns                ;
; 77.492 ns                               ; 258.13 MHz ( period = 3.874 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 3.578 ns                ;
; 77.528 ns                               ; 260.55 MHz ( period = 3.838 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.574 ns                ;
; 77.541 ns                               ; 261.44 MHz ( period = 3.825 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.561 ns                ;
; 77.579 ns                               ; 264.06 MHz ( period = 3.787 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.101 ns                 ; 3.522 ns                ;
; 77.579 ns                               ; 264.06 MHz ( period = 3.787 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.101 ns                 ; 3.522 ns                ;
; 77.610 ns                               ; 266.24 MHz ( period = 3.756 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.492 ns                ;
; 77.619 ns                               ; 266.88 MHz ( period = 3.747 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.100 ns                 ; 3.481 ns                ;
; 77.619 ns                               ; 266.88 MHz ( period = 3.747 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.100 ns                 ; 3.481 ns                ;
; 77.619 ns                               ; 266.88 MHz ( period = 3.747 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.100 ns                 ; 3.481 ns                ;
; 77.651 ns                               ; 269.18 MHz ( period = 3.715 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.131 ns                 ; 3.480 ns                ;
; 77.651 ns                               ; 269.18 MHz ( period = 3.715 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.131 ns                 ; 3.480 ns                ;
; 77.653 ns                               ; 269.32 MHz ( period = 3.713 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.449 ns                ;
; 77.655 ns                               ; 269.47 MHz ( period = 3.711 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.132 ns                 ; 3.477 ns                ;
; 77.655 ns                               ; 269.47 MHz ( period = 3.711 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.132 ns                 ; 3.477 ns                ;
; 77.655 ns                               ; 269.47 MHz ( period = 3.711 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.132 ns                 ; 3.477 ns                ;
; 77.679 ns                               ; 271.22 MHz ( period = 3.687 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.423 ns                ;
; 77.694 ns                               ; 272.33 MHz ( period = 3.672 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.408 ns                ;
; 77.742 ns                               ; 275.94 MHz ( period = 3.624 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.360 ns                ;
; 77.748 ns                               ; 276.40 MHz ( period = 3.618 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.354 ns                ;
; 77.762 ns                               ; 277.47 MHz ( period = 3.604 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.340 ns                ;
; 77.782 ns                               ; 279.02 MHz ( period = 3.584 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.320 ns                ;
; 77.786 ns                               ; 279.33 MHz ( period = 3.580 ns )                    ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.131 ns                 ; 3.345 ns                ;
; 77.795 ns                               ; 280.03 MHz ( period = 3.571 ns )                    ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.307 ns                ;
; 77.804 ns                               ; 280.74 MHz ( period = 3.562 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.298 ns                ;
; 77.809 ns                               ; 281.14 MHz ( period = 3.557 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.101 ns                 ; 3.292 ns                ;
; 77.809 ns                               ; 281.14 MHz ( period = 3.557 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.101 ns                 ; 3.292 ns                ;
; 77.823 ns                               ; 282.25 MHz ( period = 3.543 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.279 ns                ;
; 77.823 ns                               ; 282.25 MHz ( period = 3.543 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.279 ns                ;
; 77.823 ns                               ; 282.25 MHz ( period = 3.543 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.279 ns                ;
; 77.823 ns                               ; 282.25 MHz ( period = 3.543 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.279 ns                ;
; 77.823 ns                               ; 282.25 MHz ( period = 3.543 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.279 ns                ;
; 77.823 ns                               ; 282.25 MHz ( period = 3.543 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.279 ns                ;
; 77.823 ns                               ; 282.25 MHz ( period = 3.543 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.279 ns                ;
; 77.823 ns                               ; 282.25 MHz ( period = 3.543 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.279 ns                ;
; 77.856 ns                               ; 284.90 MHz ( period = 3.510 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.101 ns                 ; 3.245 ns                ;
; 77.856 ns                               ; 284.90 MHz ( period = 3.510 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.101 ns                 ; 3.245 ns                ;
; 77.858 ns                               ; 285.06 MHz ( period = 3.508 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.100 ns                 ; 3.242 ns                ;
; 77.873 ns                               ; 286.29 MHz ( period = 3.493 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.229 ns                ;
; 77.882 ns                               ; 287.03 MHz ( period = 3.484 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.101 ns                 ; 3.219 ns                ;
; 77.882 ns                               ; 287.03 MHz ( period = 3.484 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.101 ns                 ; 3.219 ns                ;
; 77.893 ns                               ; 287.94 MHz ( period = 3.473 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.209 ns                ;
; 77.900 ns                               ; 288.52 MHz ( period = 3.466 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.202 ns                ;
; 77.901 ns                               ; 288.60 MHz ( period = 3.465 ns )                    ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.201 ns                ;
; 77.914 ns                               ; 289.69 MHz ( period = 3.452 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.131 ns                 ; 3.217 ns                ;
; 77.917 ns                               ; 289.94 MHz ( period = 3.449 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 3.153 ns                ;
; 77.943 ns                               ; 292.14 MHz ( period = 3.423 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 3.127 ns                ;
; 77.962 ns                               ; 293.77 MHz ( period = 3.404 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.140 ns                ;
; 77.966 ns                               ; 294.12 MHz ( period = 3.400 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.101 ns                 ; 3.135 ns                ;
; 77.966 ns                               ; 294.12 MHz ( period = 3.400 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.101 ns                 ; 3.135 ns                ;
; 77.975 ns                               ; 294.90 MHz ( period = 3.391 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.127 ns                ;
; 78.004 ns                               ; 297.44 MHz ( period = 3.362 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.098 ns                ;
; 78.025 ns                               ; 299.31 MHz ( period = 3.341 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.077 ns                ;
; 78.039 ns                               ; 300.57 MHz ( period = 3.327 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.100 ns                 ; 3.061 ns                ;
; 78.039 ns                               ; 300.57 MHz ( period = 3.327 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.100 ns                 ; 3.061 ns                ;
; 78.039 ns                               ; 300.57 MHz ( period = 3.327 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.100 ns                 ; 3.061 ns                ;
; 78.041 ns                               ; 300.75 MHz ( period = 3.325 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.101 ns                 ; 3.060 ns                ;
; 78.041 ns                               ; 300.75 MHz ( period = 3.325 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.101 ns                 ; 3.060 ns                ;
; 78.045 ns                               ; 301.11 MHz ( period = 3.321 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.057 ns                ;
; 78.071 ns                               ; 303.49 MHz ( period = 3.295 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.131 ns                 ; 3.060 ns                ;
; 78.071 ns                               ; 303.49 MHz ( period = 3.295 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.131 ns                 ; 3.060 ns                ;
; 78.075 ns                               ; 303.86 MHz ( period = 3.291 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.132 ns                 ; 3.057 ns                ;
; 78.075 ns                               ; 303.86 MHz ( period = 3.291 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.132 ns                 ; 3.057 ns                ;
; 78.075 ns                               ; 303.86 MHz ( period = 3.291 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.132 ns                 ; 3.057 ns                ;
; 78.088 ns                               ; 305.06 MHz ( period = 3.278 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.014 ns                ;
; 78.102 ns                               ; 306.37 MHz ( period = 3.264 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.070 ns                 ; 2.968 ns                ;
; 78.114 ns                               ; 307.50 MHz ( period = 3.252 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 2.988 ns                ;
; 78.134 ns                               ; 309.41 MHz ( period = 3.232 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 2.968 ns                ;
; 78.155 ns                               ; 311.43 MHz ( period = 3.211 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.100 ns                 ; 2.945 ns                ;
; 78.155 ns                               ; 311.43 MHz ( period = 3.211 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.100 ns                 ; 2.945 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                                              ;                                                              ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clkmult3:cm3|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                                             ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                           ; From                                                ; To                                    ; From Clock                                 ; To Clock                                   ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+----------------------------+----------------------------+--------------------------+
; 0.499 ns                                ; NWire_rcv:MDC[1].M_IQ|TB_state~2                    ; NWire_rcv:MDC[1].M_IQ|TB_state~2      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:MDC[2].M_IQ|TB_state~4                    ; NWire_rcv:MDC[2].M_IQ|TB_state~4      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:MDC[2].M_IQ|TB_state~2                    ; NWire_rcv:MDC[2].M_IQ|TB_state~2      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:MDC[1].M_IQ|data_cnt[0]                   ; NWire_rcv:MDC[1].M_IQ|data_cnt[0]     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:MDC[2].M_IQ|data_cnt[0]                   ; NWire_rcv:MDC[2].M_IQ|data_cnt[0]     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:P_MIC|TB_state~2                          ; NWire_rcv:P_MIC|TB_state~2            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:P_MIC|TB_state~4                          ; NWire_rcv:P_MIC|TB_state~4            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:MDC[0].M_IQ|TB_state~2                    ; NWire_rcv:MDC[0].M_IQ|TB_state~2      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:MDC[0].M_IQ|TB_state~4                    ; NWire_rcv:MDC[0].M_IQ|TB_state~4      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:P_MIC|data_cnt[0]                         ; NWire_rcv:P_MIC|data_cnt[0]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:MDC[0].M_IQ|data_cnt[0]                   ; NWire_rcv:MDC[0].M_IQ|data_cnt[0]     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_xmit:P_IQPWM|bcnt[0]                          ; NWire_xmit:P_IQPWM|bcnt[0]            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:SPD|tb_width[4]                           ; NWire_rcv:SPD|tb_width[4]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:SPD|tb_width[6]                           ; NWire_rcv:SPD|tb_width[6]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:SPD|tb_width[8]                           ; NWire_rcv:SPD|tb_width[8]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:SPD|tb_width[7]                           ; NWire_rcv:SPD|tb_width[7]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:SPD|tb_width[9]                           ; NWire_rcv:SPD|tb_width[9]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_xmit:M_LRAudio|bcnt[0]                        ; NWire_xmit:M_LRAudio|bcnt[0]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:SPD|data_cnt[0]                           ; NWire_rcv:SPD|data_cnt[0]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:SPD|TB_state~2                            ; NWire_rcv:SPD|TB_state~2              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:SPD|TB_state~4                            ; NWire_rcv:SPD|TB_state~4              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:P_MIC|irdy                                ; NWire_rcv:P_MIC|irdy                  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:MDC[0].M_IQ|irdy                          ; NWire_rcv:MDC[0].M_IQ|irdy            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:SPD|irdy                                  ; NWire_rcv:SPD|irdy                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_xmit:P_IQPWM|iack                             ; NWire_xmit:P_IQPWM|iack               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_xmit:M_LRAudio|iack                           ; NWire_xmit:M_LRAudio|iack             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.731 ns                                ; NWire_rcv:SPD|DIFF_CLK.ia1                          ; NWire_rcv:SPD|irdy                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.733 ns                 ;
; 0.733 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[14]                 ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[14]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.735 ns                 ;
; 0.733 ns                                ; NWire_rcv:MDC[0].M_IQ|d0                            ; NWire_rcv:MDC[0].M_IQ|d1              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.735 ns                 ;
; 0.735 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[26]               ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[26] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.737 ns                 ;
; 0.735 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[2]                ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[2]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.737 ns                 ;
; 0.736 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[7]                ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[7]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.738 ns                 ;
; 0.736 ns                                ; NWire_rcv:SPD|d0                                    ; NWire_rcv:SPD|d1                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.738 ns                 ;
; 0.737 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[12]               ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[12] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.739 ns                 ;
; 0.737 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[27]                 ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[27]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.739 ns                 ;
; 0.737 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[0]                      ; NWire_rcv:MDC[0].M_IQ|idata[0]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.739 ns                 ;
; 0.737 ns                                ; NWire_rcv:SPD|rdata[0]                              ; NWire_rcv:SPD|idata[0]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.739 ns                 ;
; 0.739 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[10]               ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.741 ns                 ;
; 0.739 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[0]                ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[0]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.741 ns                 ;
; 0.740 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[29]               ; NWire_xmit:M_LRAudio|id[29]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.742 ns                 ;
; 0.740 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[18]                     ; NWire_rcv:MDC[2].M_IQ|rdata[17]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.742 ns                 ;
; 0.740 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[27]                     ; NWire_rcv:MDC[2].M_IQ|rdata[26]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.742 ns                 ;
; 0.741 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[27]               ; NWire_xmit:M_LRAudio|id[27]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.743 ns                 ;
; 0.741 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[25]                 ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[25]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.743 ns                 ;
; 0.741 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[15]                 ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[15]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.743 ns                 ;
; 0.741 ns                                ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][4]                  ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][4]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.743 ns                 ;
; 0.742 ns                                ; NWire_xmit:M_LRAudio|id[26]                         ; NWire_xmit:M_LRAudio|id[25]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; NWire_xmit:M_LRAudio|id[6]                          ; NWire_xmit:M_LRAudio|id[5]            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[11]                 ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[11]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; NWire_xmit:P_IQPWM|id[5]                            ; NWire_xmit:P_IQPWM|id[4]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[47]                     ; NWire_rcv:MDC[2].M_IQ|rdata[46]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; NWire_rcv:P_MIC|DB_LEN[0][0]                        ; NWire_rcv:P_MIC|DB_LEN[1][0]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[28]                     ; NWire_rcv:MDC[0].M_IQ|rdata[27]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[29]                     ; NWire_rcv:MDC[1].M_IQ|rdata[28]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.743 ns                                ; NWire_xmit:M_LRAudio|id[24]                         ; NWire_xmit:M_LRAudio|id[23]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; NWire_xmit:M_LRAudio|id[9]                          ; NWire_xmit:M_LRAudio|id[8]            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[7]                ; NWire_xmit:M_LRAudio|id[7]            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[30]                     ; NWire_rcv:MDC[2].M_IQ|rdata[29]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[16]                     ; NWire_rcv:MDC[1].M_IQ|idata[16]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; NWire_rcv:SPD|rdata[12]                             ; NWire_rcv:SPD|rdata[11]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; NWire_rcv:SPD|rdata[13]                             ; NWire_rcv:SPD|rdata[12]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; NWire_rcv:SPD|DIFF_CLK.ia0                          ; NWire_rcv:SPD|DIFF_CLK.ia1            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.744 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[8]                ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[8]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[30]                 ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[30]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[24]                 ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[24]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[39]                     ; NWire_rcv:MDC[2].M_IQ|rdata[38]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[5]                      ; NWire_rcv:MDC[1].M_IQ|rdata[4]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[8]                      ; NWire_rcv:MDC[1].M_IQ|rdata[7]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; NWire_rcv:SPD|rdata[14]                             ; NWire_rcv:SPD|rdata[13]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.745 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[18]               ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[18] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; NWire_rcv:MDC[1].M_IQ|d2                            ; NWire_rcv:MDC[1].M_IQ|DBrise          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; NWire_rcv:P_MIC|rdata[4]                            ; NWire_rcv:P_MIC|rdata[3]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[19]                     ; NWire_rcv:MDC[0].M_IQ|rdata[18]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[3]                      ; NWire_rcv:MDC[1].M_IQ|idata[3]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[3]                      ; NWire_rcv:MDC[1].M_IQ|rdata[2]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.746 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[23]               ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[23] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.748 ns                 ;
; 0.746 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[28]                 ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[28]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.748 ns                 ;
; 0.746 ns                                ; NWire_rcv:P_MIC|d2                                  ; NWire_rcv:P_MIC|d3                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.748 ns                 ;
; 0.746 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[39]                     ; NWire_rcv:MDC[1].M_IQ|rdata[38]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.748 ns                 ;
; 0.746 ns                                ; NWire_rcv:P_MIC|rdata[4]                            ; NWire_rcv:P_MIC|idata[4]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.748 ns                 ;
; 0.746 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[6]                      ; NWire_rcv:MDC[0].M_IQ|idata[6]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.748 ns                 ;
; 0.746 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[38]                     ; NWire_rcv:MDC[1].M_IQ|idata[38]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.748 ns                 ;
; 0.746 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[37]                     ; NWire_rcv:MDC[1].M_IQ|idata[37]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.748 ns                 ;
; 0.746 ns                                ; NWire_rcv:SPD|d1                                    ; NWire_rcv:SPD|d2                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.748 ns                 ;
; 0.746 ns                                ; NWire_rcv:SPD|d1                                    ; NWire_rcv:SPD|DBrise                  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.748 ns                 ;
; 0.747 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[13]                 ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[13]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[5]                  ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[5]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[30]                     ; NWire_rcv:MDC[1].M_IQ|rdata[29]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[37]                     ; NWire_rcv:MDC[1].M_IQ|rdata[36]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[38]                     ; NWire_rcv:MDC[1].M_IQ|rdata[37]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_rcv:P_MIC|DB_LEN[1][0]                        ; NWire_rcv:P_MIC|DB_LEN[2][0]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[44]                     ; NWire_rcv:MDC[1].M_IQ|rdata[43]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[30]                     ; NWire_rcv:MDC[0].M_IQ|rdata[29]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[25]                     ; NWire_rcv:MDC[2].M_IQ|idata[25]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[46]                     ; NWire_rcv:MDC[1].M_IQ|rdata[45]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[1]                      ; NWire_rcv:MDC[1].M_IQ|rdata[0]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[39]                     ; NWire_rcv:MDC[1].M_IQ|idata[39]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][10]                 ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][10]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.748 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[25]               ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[25] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.748 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[42]                     ; NWire_rcv:MDC[1].M_IQ|rdata[41]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.748 ns                                ; NWire_rcv:P_MIC|rdata[13]                           ; NWire_rcv:P_MIC|rdata[12]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.748 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[16]                     ; NWire_rcv:MDC[1].M_IQ|rdata[15]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.749 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[42]                     ; NWire_rcv:MDC[2].M_IQ|rdata[41]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[31]                     ; NWire_rcv:MDC[1].M_IQ|rdata[30]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[6]                      ; NWire_rcv:MDC[0].M_IQ|rdata[5]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[26]                     ; NWire_rcv:MDC[0].M_IQ|rdata[25]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[45]                     ; NWire_rcv:MDC[0].M_IQ|rdata[44]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[11]                     ; NWire_rcv:MDC[2].M_IQ|rdata[10]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:SPD|rdata[9]                              ; NWire_rcv:SPD|rdata[8]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[5]                      ; NWire_rcv:MDC[1].M_IQ|idata[5]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:SPD|rdata[10]                             ; NWire_rcv:SPD|rdata[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.750 ns                                ; NWire_xmit:M_LRAudio|id[20]                         ; NWire_xmit:M_LRAudio|id[19]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][9]                  ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][9]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; NWire_rcv:P_MIC|rdata[1]                            ; NWire_rcv:P_MIC|rdata[0]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[26]                     ; NWire_rcv:MDC[1].M_IQ|rdata[25]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[17]                     ; NWire_rcv:MDC[0].M_IQ|rdata[16]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[8]                      ; NWire_rcv:MDC[2].M_IQ|rdata[7]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[41]                     ; NWire_rcv:MDC[2].M_IQ|rdata[40]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[31]                     ; NWire_rcv:MDC[0].M_IQ|rdata[30]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; NWire_rcv:SPD|d2                                    ; NWire_rcv:SPD|d3                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[9]                      ; NWire_rcv:MDC[2].M_IQ|rdata[8]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[4]                      ; NWire_rcv:MDC[0].M_IQ|idata[4]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; NWire_xmit:P_IQPWM|irdy                             ; NWire_xmit:P_IQPWM|iack               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.751 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[21]                     ; NWire_rcv:MDC[2].M_IQ|rdata[20]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.751 ns                                ; NWire_rcv:P_MIC|rdata[10]                           ; NWire_rcv:P_MIC|rdata[9]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.751 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[41]                     ; NWire_rcv:MDC[1].M_IQ|rdata[40]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.751 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[15]                     ; NWire_rcv:MDC[2].M_IQ|rdata[14]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.751 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[46]                     ; NWire_rcv:MDC[0].M_IQ|rdata[45]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.751 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[10]                     ; NWire_rcv:MDC[2].M_IQ|rdata[9]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.752 ns                                ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][13]                 ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][13]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.754 ns                 ;
; 0.752 ns                                ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][13]                 ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][13]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.754 ns                 ;
; 0.752 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[11]                     ; NWire_rcv:MDC[1].M_IQ|rdata[10]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.754 ns                 ;
; 0.752 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[44]                     ; NWire_rcv:MDC[0].M_IQ|rdata[43]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.754 ns                 ;
; 0.752 ns                                ; NWire_rcv:MDC[2].M_IQ|tb_cnt[13]                    ; NWire_rcv:MDC[2].M_IQ|tb_cnt[13]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.754 ns                 ;
; 0.752 ns                                ; NWire_rcv:P_MIC|d0                                  ; NWire_rcv:P_MIC|d1                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.754 ns                 ;
; 0.752 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[12]                     ; NWire_rcv:MDC[0].M_IQ|rdata[11]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.754 ns                 ;
; 0.752 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[15]                     ; NWire_rcv:MDC[2].M_IQ|idata[15]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.754 ns                 ;
; 0.752 ns                                ; NWire_rcv:MDC[0].M_IQ|tb_cnt[13]                    ; NWire_rcv:MDC[0].M_IQ|tb_cnt[13]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.754 ns                 ;
; 0.753 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[1]                      ; NWire_rcv:MDC[2].M_IQ|rdata[0]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.755 ns                 ;
; 0.753 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[39]                     ; NWire_rcv:MDC[0].M_IQ|rdata[38]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.755 ns                 ;
; 0.753 ns                                ; NWire_rcv:P_MIC|DB_LEN[0][11]                       ; NWire_rcv:P_MIC|DB_LEN[1][11]         ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.755 ns                 ;
; 0.754 ns                                ; NWire_xmit:M_LRAudio|id[14]                         ; NWire_xmit:M_LRAudio|id[13]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[41]                     ; NWire_rcv:MDC[0].M_IQ|rdata[40]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[29]                     ; NWire_rcv:MDC[2].M_IQ|rdata[28]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; NWire_rcv:P_MIC|rdata[1]                            ; NWire_rcv:P_MIC|idata[1]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[1]                      ; NWire_rcv:MDC[0].M_IQ|rdata[0]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[4]                      ; NWire_rcv:MDC[1].M_IQ|rdata[3]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[4]                      ; NWire_rcv:MDC[0].M_IQ|rdata[3]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; NWire_rcv:SPD|rdata[5]                              ; NWire_rcv:SPD|rdata[4]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[9]                      ; NWire_rcv:MDC[1].M_IQ|idata[9]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.755 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[3]                      ; NWire_rcv:MDC[2].M_IQ|rdata[2]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.755 ns                                ; NWire_rcv:P_MIC|d3                                  ; NWire_rcv:P_MIC|rdata[15]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.755 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[7]                      ; NWire_rcv:MDC[1].M_IQ|rdata[6]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.755 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[9]                      ; NWire_rcv:MDC[1].M_IQ|rdata[8]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.755 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[4]                      ; NWire_rcv:MDC[1].M_IQ|idata[4]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.755 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[12]                     ; NWire_rcv:MDC[1].M_IQ|idata[12]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.755 ns                                ; NWire_rcv:SPD|rdata[6]                              ; NWire_rcv:SPD|idata[6]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.755 ns                                ; NWire_rcv:SPD|rdata[4]                              ; NWire_rcv:SPD|idata[4]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.755 ns                                ; NWire_rcv:SPD|DB_LEN[0][8]                          ; NWire_rcv:SPD|DB_LEN[1][8]            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.756 ns                                ; NWire_rcv:P_MIC|rdata[5]                            ; NWire_rcv:P_MIC|rdata[4]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.758 ns                 ;
; 0.756 ns                                ; NWire_rcv:P_MIC|rdata[7]                            ; NWire_rcv:P_MIC|rdata[6]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.758 ns                 ;
; 0.756 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[28]                     ; NWire_rcv:MDC[2].M_IQ|rdata[27]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.758 ns                 ;
; 0.756 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[36]                     ; NWire_rcv:MDC[0].M_IQ|rdata[35]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.758 ns                 ;
; 0.756 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[12]                     ; NWire_rcv:MDC[1].M_IQ|rdata[11]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.758 ns                 ;
; 0.756 ns                                ; NWire_rcv:P_MIC|rdata[7]                            ; NWire_rcv:P_MIC|idata[7]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.758 ns                 ;
; 0.756 ns                                ; NWire_rcv:P_MIC|DB_LEN[1][12]                       ; NWire_rcv:P_MIC|DB_LEN[2][12]         ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.758 ns                 ;
; 0.757 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[2]                      ; NWire_rcv:MDC[2].M_IQ|rdata[1]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.759 ns                 ;
; 0.757 ns                                ; NWire_rcv:MDC[1].M_IQ|tb_cnt[13]                    ; NWire_rcv:MDC[1].M_IQ|tb_cnt[13]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.759 ns                 ;
; 0.757 ns                                ; NWire_rcv:P_MIC|rdata[8]                            ; NWire_rcv:P_MIC|rdata[7]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.759 ns                 ;
; 0.757 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[34]                     ; NWire_rcv:MDC[2].M_IQ|idata[34]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.759 ns                 ;
; 0.757 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[5]                      ; NWire_rcv:MDC[2].M_IQ|rdata[4]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.759 ns                 ;
; 0.757 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[40]                     ; NWire_rcv:MDC[0].M_IQ|rdata[39]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.759 ns                 ;
; 0.757 ns                                ; NWire_rcv:SPD|rdata[6]                              ; NWire_rcv:SPD|rdata[5]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.759 ns                 ;
; 0.757 ns                                ; NWire_rcv:P_MIC|d1                                  ; NWire_rcv:P_MIC|d2                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.759 ns                 ;
; 0.757 ns                                ; NWire_rcv:SPD|rdata[1]                              ; NWire_rcv:SPD|rdata[0]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.759 ns                 ;
; 0.758 ns                                ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][3]                  ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][3]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.760 ns                 ;
; 0.758 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[6]                      ; NWire_rcv:MDC[2].M_IQ|rdata[5]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.760 ns                 ;
; 0.758 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[36]                     ; NWire_rcv:MDC[2].M_IQ|rdata[35]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.760 ns                 ;
; 0.758 ns                                ; NWire_rcv:P_MIC|rdata[5]                            ; NWire_rcv:P_MIC|idata[5]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.760 ns                 ;
; 0.758 ns                                ; NWire_rcv:P_MIC|DB_LEN[1][13]                       ; NWire_rcv:P_MIC|DB_LEN[2][13]         ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.760 ns                 ;
; 0.758 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[7]                      ; NWire_rcv:MDC[1].M_IQ|idata[7]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.760 ns                 ;
; 0.758 ns                                ; NWire_rcv:SPD|rdata[5]                              ; NWire_rcv:SPD|idata[5]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.760 ns                 ;
; 0.758 ns                                ; NWire_rcv:P_MIC|d1                                  ; NWire_rcv:P_MIC|DBrise                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.760 ns                 ;
; 0.758 ns                                ; NWire_rcv:SPD|rdata[1]                              ; NWire_rcv:SPD|idata[1]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.760 ns                 ;
; 0.759 ns                                ; NWire_rcv:P_MIC|DB_LEN[2][2]                        ; NWire_rcv:P_MIC|DB_LEN[3][2]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.761 ns                 ;
; 0.760 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[33]                     ; NWire_rcv:MDC[1].M_IQ|rdata[32]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.762 ns                 ;
; 0.760 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[21]                     ; NWire_rcv:MDC[1].M_IQ|idata[21]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.762 ns                 ;
; 0.760 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[11]                     ; NWire_rcv:MDC[1].M_IQ|idata[11]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.762 ns                 ;
; 0.761 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[23]                     ; NWire_rcv:MDC[1].M_IQ|rdata[22]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.763 ns                 ;
; 0.761 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[18]                     ; NWire_rcv:MDC[1].M_IQ|rdata[17]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.763 ns                 ;
; 0.761 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[25]                     ; NWire_rcv:MDC[1].M_IQ|rdata[24]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.763 ns                 ;
; 0.761 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[23]                     ; NWire_rcv:MDC[1].M_IQ|idata[23]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.763 ns                 ;
; 0.761 ns                                ; NWire_rcv:P_MIC|DB_LEN[2][13]                       ; NWire_rcv:P_MIC|DB_LEN[3][13]         ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.763 ns                 ;
; 0.761 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[15]                     ; NWire_rcv:MDC[1].M_IQ|rdata[14]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.763 ns                 ;
; 0.761 ns                                ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][11]                 ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][11]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.763 ns                 ;
; 0.761 ns                                ; NWire_rcv:SPD|tb_cnt[11]                            ; NWire_rcv:SPD|tb_cnt[11]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.763 ns                 ;
; 0.762 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[25]                     ; NWire_rcv:MDC[1].M_IQ|idata[25]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.764 ns                 ;
; 0.762 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[18]                     ; NWire_rcv:MDC[1].M_IQ|idata[18]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.764 ns                 ;
; 0.762 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[15]                     ; NWire_rcv:MDC[1].M_IQ|idata[15]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.764 ns                 ;
; 0.763 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[17]                     ; NWire_rcv:MDC[1].M_IQ|rdata[16]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.765 ns                 ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                       ;                                            ;                                            ;                            ;                            ;                          ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+----------------------------+----------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'IF_clk'                                                                                                                                                                                                                                ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                           ; From                                                ; To                                     ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; 0.499 ns                                ; CC_address[0]                                       ; CC_address[0]                          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; CC_address[1]                                       ; CC_address[1]                          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; CC_address[2]                                       ; CC_address[2]                          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; CC_address[3]                                       ; CC_address[3]                          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_xmit:CCxmit|iack                              ; NWire_xmit:CCxmit|iack                 ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_xmit:CCxmit|NW_state~3                        ; NWire_xmit:CCxmit|NW_state~3           ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; led_blinker:BLINK_D4|ld[1]                          ; led_blinker:BLINK_D4|ld[1]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; led_blinker:BLINK_D4|bit_sel[0]                     ; led_blinker:BLINK_D4|bit_sel[0]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; led_blinker:BLINK_D4|ld[0]                          ; led_blinker:BLINK_D4|ld[0]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; led_blinker:BLINK_D4|LED_state~4                    ; led_blinker:BLINK_D4|LED_state~4       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; led_blinker:BLINK_D1|bit_sel[1]                     ; led_blinker:BLINK_D1|bit_sel[1]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; led_blinker:BLINK_D1|bit_sel[0]                     ; led_blinker:BLINK_D1|bit_sel[0]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; led_blinker:BLINK_D1|LED_state~4                    ; led_blinker:BLINK_D1|LED_state~4       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; led_blinker:BLINK_D1|LED_state~2                    ; led_blinker:BLINK_D1|LED_state~2       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; IF_count[0]                                         ; IF_count[0]                            ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; IF_count[28]                                        ; IF_count[28]                           ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; sp_rcv_ctrl:SPC|count[0]                            ; sp_rcv_ctrl:SPC|count[0]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; sp_rcv_ctrl:SPC|sp_state                            ; sp_rcv_ctrl:SPC|sp_state               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_xmit:ser_no|dly_cnt[0]                        ; NWire_xmit:ser_no|dly_cnt[0]           ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_xmit:ser_no|dly_cnt[24]                       ; NWire_xmit:ser_no|dly_cnt[24]          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_xmit:ser_no|iack                              ; NWire_xmit:ser_no|iack                 ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_xmit:ser_no|NW_state~3                        ; NWire_xmit:ser_no|NW_state~3           ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_xmit:ser_no|data_cnt[0]                       ; NWire_xmit:ser_no|data_cnt[0]          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_xmit:ser_no|data_cnt[1]                       ; NWire_xmit:ser_no|data_cnt[1]          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_xmit:ser_no|data_cnt[2]                       ; NWire_xmit:ser_no|data_cnt[2]          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; cdc_mcp:lra|a_rdy                                   ; cdc_mcp:lra|a_rdy                      ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|FIFO_ADR[1]                          ; async_usb:usb1|FIFO_ADR[1]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|FIFO_ADR[0]                          ; async_usb:usb1|FIFO_ADR[0]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|SLOE                                 ; async_usb:usb1|SLOE                    ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; debounce:de_PTT|count[0]                            ; debounce:de_PTT|count[0]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; debounce:de_dot|count[0]                            ; debounce:de_dot|count[0]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; debounce:de_dash|count[0]                           ; debounce:de_dash|count[0]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:m_ser|TB_state~4                          ; NWire_rcv:m_ser|TB_state~4             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:m_ser|data_cnt[0]                         ; NWire_rcv:m_ser|data_cnt[0]            ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:p_ser|TB_state~2                          ; NWire_rcv:p_ser|TB_state~2             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:p_ser|TB_state~4                          ; NWire_rcv:p_ser|TB_state~4             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; I2S_rcv:J_MIC|b_clk_cnt[0]                          ; I2S_rcv:J_MIC|b_clk_cnt[0]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:p_ser|data_cnt[0]                         ; NWire_rcv:p_ser|data_cnt[0]            ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; debounce:de_PTT|count[18]                           ; debounce:de_PTT|count[18]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; debounce:de_dot|count[18]                           ; debounce:de_dot|count[18]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; debounce:de_dash|count[18]                          ; debounce:de_dash|count[18]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; cdc_mcp:dfs|a_rdy                                   ; cdc_mcp:dfs|a_rdy                      ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; debounce:de_PTT|clean_pb                            ; debounce:de_PTT|clean_pb               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; debounce:de_dot|clean_pb                            ; debounce:de_dot|clean_pb               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; Tx_fifo_ctrl:TXFC|tx_addr[1]                        ; Tx_fifo_ctrl:TXFC|tx_addr[1]           ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; Tx_fifo_ctrl:TXFC|tx_addr[4]                        ; Tx_fifo_ctrl:TXFC|tx_addr[4]           ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; Tx_fifo_ctrl:TXFC|tx_addr[3]                        ; Tx_fifo_ctrl:TXFC|tx_addr[3]           ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; Tx_fifo_ctrl:TXFC|tx_addr[2]                        ; Tx_fifo_ctrl:TXFC|tx_addr[2]           ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; debounce:de_dash|clean_pb                           ; debounce:de_dash|clean_pb              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; Tx_fifo_ctrl:TXFC|tx_addr[0]                        ; Tx_fifo_ctrl:TXFC|tx_addr[0]           ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; FIFO:SPF|outptr[0]                                  ; FIFO:SPF|outptr[0]                     ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; FIFO:TXF|outptr[0]                                  ; FIFO:TXF|outptr[0]                     ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; Tx_fifo_ctrl:TXFC|AD_timer[0]                       ; Tx_fifo_ctrl:TXFC|AD_timer[0]          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; I2S_rcv:J_IQ|b_clk_cnt[0]                           ; I2S_rcv:J_IQ|b_clk_cnt[0]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[0]                     ; async_usb:usb1|Rx_fifo_wdata[0]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[3]                     ; async_usb:usb1|Rx_fifo_wdata[3]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[2]                     ; async_usb:usb1|Rx_fifo_wdata[2]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[4]                     ; async_usb:usb1|Rx_fifo_wdata[4]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[7]                     ; async_usb:usb1|Rx_fifo_wdata[7]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[6]                     ; async_usb:usb1|Rx_fifo_wdata[6]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[5]                     ; async_usb:usb1|Rx_fifo_wdata[5]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; FIFO:SPF|usedw[0]                                   ; FIFO:SPF|usedw[0]                      ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[1]                     ; async_usb:usb1|Rx_fifo_wdata[1]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[8]                     ; async_usb:usb1|Rx_fifo_wdata[8]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[10]                    ; async_usb:usb1|Rx_fifo_wdata[10]       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[11]                    ; async_usb:usb1|Rx_fifo_wdata[11]       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[9]                     ; async_usb:usb1|Rx_fifo_wdata[9]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[12]                    ; async_usb:usb1|Rx_fifo_wdata[12]       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[15]                    ; async_usb:usb1|Rx_fifo_wdata[15]       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[14]                    ; async_usb:usb1|Rx_fifo_wdata[14]       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[13]                    ; async_usb:usb1|Rx_fifo_wdata[13]       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; Tx_fifo_ctrl:TXFC|AD_timer[5]                       ; Tx_fifo_ctrl:TXFC|AD_timer[5]          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; Tx_fifo_ctrl:TXFC|IF_chan[1]                        ; Tx_fifo_ctrl:TXFC|IF_chan[1]           ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; Tx_fifo_ctrl:TXFC|IF_chan[0]                        ; Tx_fifo_ctrl:TXFC|IF_chan[0]           ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; FIFO:RXF|usedw[0]                                   ; FIFO:RXF|usedw[0]                      ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; IF_SYNC_state~3                                     ; IF_SYNC_state~3                        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; IF_SYNC_state~2                                     ; IF_SYNC_state~2                        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; IF_SYNC_state~4                                     ; IF_SYNC_state~4                        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|ep_sel                               ; async_usb:usb1|ep_sel                  ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.732 ns                                ; cdc_mcp:lra|cdc_sync:ack|sigb[0]                    ; cdc_mcp:lra|a_rdy                      ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.734 ns                 ;
; 0.732 ns                                ; debounce:de_dot|pb_history[0]                       ; debounce:de_dot|pb_history[1]          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.734 ns                 ;
; 0.733 ns                                ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[19]              ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd1[19] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.735 ns                 ;
; 0.733 ns                                ; NWire_rcv:P_MIC|DIFF_CLK.xd0[14]                    ; NWire_rcv:P_MIC|DIFF_CLK.xd1[14]       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.735 ns                 ;
; 0.734 ns                                ; IF_TX_relay[1]                                      ; NWire_xmit:CCxmit|id[4]                ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.736 ns                 ;
; 0.734 ns                                ; NWire_rcv:P_MIC|DIFF_CLK.xd0[5]                     ; NWire_rcv:P_MIC|DIFF_CLK.xd1[5]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.736 ns                 ;
; 0.734 ns                                ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[38]              ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd1[38] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.736 ns                 ;
; 0.734 ns                                ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[26]              ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd1[26] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.736 ns                 ;
; 0.734 ns                                ; NWire_rcv:P_MIC|DIFF_CLK.xd0[13]                    ; NWire_rcv:P_MIC|DIFF_CLK.xd1[13]       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.736 ns                 ;
; 0.734 ns                                ; IF_RESET.i0                                         ; IF_rst                                 ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.736 ns                 ;
; 0.735 ns                                ; IF_clock_s[0]                                       ; NWire_xmit:CCxmit|id[18]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.737 ns                 ;
; 0.735 ns                                ; I2S_rcv:J_MIC|d0                                    ; I2S_rcv:J_MIC|d1                       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.737 ns                 ;
; 0.735 ns                                ; I2S_rcv:J_MIC|lr0                                   ; I2S_rcv:J_MIC|lr1                      ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.737 ns                 ;
; 0.735 ns                                ; NWire_rcv:P_MIC|DIFF_CLK.xd0[1]                     ; NWire_rcv:P_MIC|DIFF_CLK.xd1[1]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.737 ns                 ;
; 0.735 ns                                ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[18]              ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd1[18] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.737 ns                 ;
; 0.735 ns                                ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[37]              ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd1[37] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.737 ns                 ;
; 0.735 ns                                ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[31]              ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd1[31] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.737 ns                 ;
; 0.735 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd0[9]                       ; NWire_rcv:SPD|DIFF_CLK.xd1[9]          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.737 ns                 ;
; 0.735 ns                                ; NWire_rcv:SPD|DIFF_CLK.xr0                          ; NWire_rcv:SPD|DIFF_CLK.xr1             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.737 ns                 ;
; 0.736 ns                                ; IF_frequency[8][12]                                 ; NWire_xmit:CCxmit|id[34]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.738 ns                 ;
; 0.736 ns                                ; NWire_rcv:P_MIC|DIFF_CLK.xd0[15]                    ; NWire_rcv:P_MIC|DIFF_CLK.xd1[15]       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.738 ns                 ;
; 0.737 ns                                ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[6]               ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd1[6]  ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.739 ns                 ;
; 0.739 ns                                ; IF_frequency[8][11]                                 ; NWire_xmit:CCxmit|id[33]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.741 ns                 ;
; 0.739 ns                                ; NWire_rcv:p_ser|d2                                  ; NWire_rcv:p_ser|DBrise                 ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.741 ns                 ;
; 0.739 ns                                ; NWire_rcv:p_ser|rdata[0]                            ; NWire_rcv:p_ser|idata[0]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.741 ns                 ;
; 0.739 ns                                ; NWire_rcv:P_MIC|DIFF_CLK.xd0[6]                     ; NWire_rcv:P_MIC|DIFF_CLK.xd1[6]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.741 ns                 ;
; 0.739 ns                                ; NWire_rcv:P_MIC|DIFF_CLK.xd0[7]                     ; NWire_rcv:P_MIC|DIFF_CLK.xd1[7]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.741 ns                 ;
; 0.739 ns                                ; I2S_rcv:J_IQ|bc0                                    ; I2S_rcv:J_IQ|bc1                       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.741 ns                 ;
; 0.740 ns                                ; FIFO:RXF|mem_0_bypass[23]                           ; FIFO:RXF|q[0]                          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.742 ns                 ;
; 0.740 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd0[2]                       ; NWire_rcv:SPD|DIFF_CLK.xd1[2]          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.742 ns                 ;
; 0.740 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd1[13]                      ; FIFO:SPF|mem_0_bypass[34]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.742 ns                 ;
; 0.740 ns                                ; FIFO:SPF|mem_0_bypass[25]                           ; FIFO:SPF|q[4]                          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.742 ns                 ;
; 0.741 ns                                ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[40]              ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd1[40] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.743 ns                 ;
; 0.741 ns                                ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[12]              ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd1[12] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.743 ns                 ;
; 0.741 ns                                ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[29]              ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd1[29] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.743 ns                 ;
; 0.741 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd0[3]                       ; NWire_rcv:SPD|DIFF_CLK.xd1[3]          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.743 ns                 ;
; 0.741 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd0[8]                       ; NWire_rcv:SPD|DIFF_CLK.xd1[8]          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.743 ns                 ;
; 0.742 ns                                ; IF_frequency[8][7]                                  ; NWire_xmit:CCxmit|id[29]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; led_blinker:BLINK_D1|led_code[1]                    ; led_blinker:BLINK_D1|led_code[0]       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; NWire_rcv:m_ser|DB_LEN[0][12]                       ; NWire_rcv:m_ser|DB_LEN[1][12]          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[35]              ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd1[35] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[20]              ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd1[20] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[23]              ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd1[23] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; I2S_rcv:J_IQ|temp_data[6]                           ; I2S_rcv:J_IQ|temp_data[7]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd0[15]                      ; NWire_rcv:SPD|DIFF_CLK.xd1[15]         ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; FIFO:SPF|mem_0_bypass[30]                           ; FIFO:SPF|q[9]                          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.743 ns                                ; IF_frequency[8][8]                                  ; NWire_xmit:CCxmit|id[30]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; IF_OC[2]                                            ; NWire_xmit:CCxmit|id[13]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; cdc_mcp:dfs|cdc_sync:ack|q1[0]                      ; cdc_mcp:dfs|cdc_sync:ack|sigb[0]       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[28]              ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd1[28] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[45]              ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd1[45] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.744 ns                                ; NWire_rcv:p_ser|rdata[3]                            ; NWire_rcv:p_ser|idata[3]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; NWire_rcv:p_ser|rdata[14]                           ; NWire_rcv:p_ser|idata[14]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; NWire_rcv:p_ser|rdata[11]                           ; NWire_rcv:p_ser|idata[11]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[31]              ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd1[31] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; FIFO:SPF|mem_0_bypass[27]                           ; FIFO:SPF|q[6]                          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.745 ns                                ; NWire_xmit:CCxmit|id[4]                             ; NWire_xmit:CCxmit|id[3]                ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; I2S_rcv:J_IQ|temp_data[2]                           ; I2S_rcv:J_IQ|temp_data[3]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[1]               ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd1[1]  ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; NWire_rcv:p_ser|rdata[16]                           ; NWire_rcv:p_ser|idata[16]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd0[5]                       ; NWire_rcv:SPD|DIFF_CLK.xd1[5]          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.746 ns                                ; NWire_rcv:p_ser|rdata[5]                            ; NWire_rcv:p_ser|idata[5]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.748 ns                 ;
; 0.746 ns                                ; debounce:de_dash|pb_history[1]                      ; debounce:de_dash|pb_history[2]         ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.748 ns                 ;
; 0.746 ns                                ; NWire_rcv:p_ser|rdata[9]                            ; NWire_rcv:p_ser|idata[9]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.748 ns                 ;
; 0.746 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd0[6]                       ; NWire_rcv:SPD|DIFF_CLK.xd1[6]          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.748 ns                 ;
; 0.747 ns                                ; IF_PGA                                              ; NWire_xmit:CCxmit|id[9]                ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_rcv:p_ser|rdata[12]                           ; NWire_rcv:p_ser|idata[12]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_rcv:P_MIC|DIFF_CLK.xd0[11]                    ; NWire_rcv:P_MIC|DIFF_CLK.xd1[11]       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[25]              ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd1[25] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; I2S_rcv:J_MIC|temp_data[14]                         ; I2S_rcv:J_MIC|temp_data[15]            ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[22]              ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd1[22] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[17]              ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd1[17] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd0[4]                       ; NWire_rcv:SPD|DIFF_CLK.xd1[4]          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; FIFO:SPF|mem_0_bypass[29]                           ; FIFO:SPF|q[8]                          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; FIFO:SPF|mem_0_bypass[35]                           ; FIFO:SPF|q[14]                         ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xr0                  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xr1     ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.748 ns                                ; IF_OC[6]                                            ; NWire_xmit:CCxmit|id[17]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.748 ns                                ; IF_Rout                                             ; NWire_xmit:CCxmit|id[2]                ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.748 ns                                ; I2S_rcv:J_IQ|temp_data[3]                           ; I2S_rcv:J_IQ|temp_data[4]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.748 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd1[3]                       ; FIFO:SPF|mem_0_bypass[24]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.748 ns                                ; FIFO:SPF|mem_0_bypass[32]                           ; FIFO:SPF|q[11]                         ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.748 ns                                ; FIFO:SPF|mem_0_bypass[33]                           ; FIFO:SPF|q[12]                         ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.749 ns                                ; IF_RX_relay[0]                                      ; NWire_xmit:CCxmit|id[0]                ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:p_ser|DB_LEN[1][16]                       ; NWire_rcv:p_ser|DB_LEN[2][16]          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; I2S_rcv:J_MIC|temp_data[1]                          ; I2S_rcv:J_MIC|temp_data[2]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[24]              ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd1[24] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd1[5]                       ; FIFO:SPF|mem_0_bypass[26]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.750 ns                                ; IF_RAND                                             ; NWire_xmit:CCxmit|id[7]                ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; I2S_rcv:J_MIC|temp_data[2]                          ; I2S_rcv:J_MIC|temp_data[3]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[34]              ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd1[34] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd1[0]                       ; FIFO:SPF|mem_0_bypass[21]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.751 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd1[4]                       ; FIFO:SPF|mem_0_bypass[25]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.751 ns                                ; NWire_rcv:SPD|DIFF_CLK.xr1                          ; NWire_rcv:SPD|DIFF_CLK.xr2             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.753 ns                                ; I2S_rcv:J_MIC|temp_data[5]                          ; I2S_rcv:J_MIC|temp_data[6]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.755 ns                 ;
; 0.753 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd1[10]                      ; FIFO:SPF|mem_0_bypass[31]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.755 ns                 ;
; 0.753 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd1[14]                      ; FIFO:SPF|mem_0_bypass[35]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.755 ns                 ;
; 0.754 ns                                ; I2S_rcv:J_MIC|temp_data[9]                          ; I2S_rcv:J_MIC|temp_data[10]            ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; I2S_rcv:J_IQ|temp_data[8]                           ; I2S_rcv:J_IQ|temp_data[9]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; I2S_rcv:J_IQ|temp_data[14]                          ; I2S_rcv:J_IQ|temp_data[15]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; debounce:de_dot|count[18]                           ; debounce:de_dot|clean_pb               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[44]              ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd1[44] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd1[8]                       ; FIFO:SPF|mem_0_bypass[29]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.755 ns                                ; NWire_rcv:m_ser|d1                                  ; NWire_rcv:m_ser|DBrise                 ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.755 ns                                ; I2S_rcv:J_IQ|temp_data[10]                          ; I2S_rcv:J_IQ|temp_data[11]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.755 ns                                ; I2S_rcv:J_MIC|temp_data[13]                         ; I2S_rcv:J_MIC|temp_data[14]            ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.755 ns                                ; I2S_rcv:J_IQ|temp_data[13]                          ; I2S_rcv:J_IQ|temp_data[14]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.756 ns                                ; I2S_rcv:J_MIC|temp_data[3]                          ; I2S_rcv:J_MIC|temp_data[4]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.758 ns                 ;
; 0.756 ns                                ; NWire_rcv:p_ser|rdata[1]                            ; NWire_rcv:p_ser|idata[1]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.758 ns                 ;
; 0.756 ns                                ; I2S_rcv:J_IQ|temp_data[16]                          ; I2S_rcv:J_IQ|temp_data[17]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.758 ns                 ;
; 0.756 ns                                ; I2S_rcv:J_IQ|temp_data[18]                          ; I2S_rcv:J_IQ|temp_data[19]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.758 ns                 ;
; 0.756 ns                                ; I2S_rcv:J_IQ|temp_data[12]                          ; I2S_rcv:J_IQ|temp_data[13]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.758 ns                 ;
; 0.756 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd1[6]                       ; FIFO:SPF|mem_0_bypass[27]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.758 ns                 ;
; 0.756 ns                                ; FIFO:SPF|mem_0_bypass[31]                           ; FIFO:SPF|q[10]                         ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.758 ns                 ;
; 0.757 ns                                ; I2S_rcv:J_IQ|temp_data[21]                          ; I2S_rcv:J_IQ|temp_data[22]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.759 ns                 ;
; 0.757 ns                                ; I2S_rcv:J_IQ|temp_data[15]                          ; I2S_rcv:J_IQ|temp_data[16]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.759 ns                 ;
; 0.757 ns                                ; I2S_rcv:J_IQ|temp_data[9]                           ; I2S_rcv:J_IQ|temp_data[10]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.759 ns                 ;
; 0.757 ns                                ; spd_ack                                             ; sp_fifo_wreq                           ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.759 ns                 ;
; 0.758 ns                                ; NWire_rcv:p_ser|rdata[7]                            ; NWire_rcv:p_ser|idata[7]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.760 ns                 ;
; 0.758 ns                                ; I2S_rcv:J_MIC|temp_data[6]                          ; I2S_rcv:J_MIC|temp_data[7]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.760 ns                 ;
; 0.760 ns                                ; led_blinker:BLINK_D1|LED_state~4                    ; led_blinker:BLINK_D1|LED_state~2       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.762 ns                 ;
; 0.761 ns                                ; NWire_rcv:p_ser|DB_LEN[0][9]                        ; NWire_rcv:p_ser|DB_LEN[1][9]           ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.763 ns                 ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                        ;            ;          ;                            ;                            ;                          ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'C5'                                                                                                                                                                                                                               ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                           ; From                                                ; To                                ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; 0.499 ns                                ; I2S_xmit:J_IQPWM|bit_count[0]                       ; I2S_xmit:J_IQPWM|bit_count[0]     ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; I2S_xmit:J_IQPWM|bit_count[1]                       ; I2S_xmit:J_IQPWM|bit_count[1]     ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; I2S_xmit:J_LRAudio|bit_count[0]                     ; I2S_xmit:J_LRAudio|bit_count[0]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; I2S_xmit:J_LRAudio|bit_count[1]                     ; I2S_xmit:J_LRAudio|bit_count[1]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; clk_lrclk_gen:lrgen|LRCLK                           ; clk_lrclk_gen:lrgen|LRCLK         ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; clk_lrclk_gen:clrgen|BCLK_cnt[0]                    ; clk_lrclk_gen:clrgen|BCLK_cnt[0]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; clk_lrclk_gen:clrgen|LRCLK                          ; clk_lrclk_gen:clrgen|LRCLK        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 1.248 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[0]                     ; clk_lrclk_gen:lrgen|Bfall         ; C5         ; C5       ; 0.000 ns                   ; 0.004 ns                   ; 1.252 ns                 ;
; 1.264 ns                                ; I2S_xmit:J_IQPWM|TLV_state~3                        ; I2S_xmit:J_IQPWM|data[0]          ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.266 ns                 ;
; 1.268 ns                                ; I2S_xmit:J_IQPWM|last_data[27]                      ; I2S_xmit:J_IQPWM|data[11]         ; C5         ; C5       ; 0.000 ns                   ; -0.022 ns                  ; 1.246 ns                 ;
; 1.308 ns                                ; I2S_xmit:J_LRAudio|TLV_state~3                      ; I2S_xmit:J_LRAudio|data[0]        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.310 ns                 ;
; 1.386 ns                                ; I2S_xmit:J_IQPWM|obit                               ; I2S_xmit:J_IQPWM|outbit           ; C5         ; C5       ; 0.000 ns                   ; 0.024 ns                   ; 1.410 ns                 ;
; 1.387 ns                                ; I2S_xmit:J_LRAudio|data[13]                         ; I2S_xmit:J_LRAudio|data[14]       ; C5         ; C5       ; 0.000 ns                   ; 0.001 ns                   ; 1.388 ns                 ;
; 1.390 ns                                ; clk_lrclk_gen:clrgen|BCLK_cnt[0]                    ; clk_lrclk_gen:clrgen|Brise        ; C5         ; C5       ; 0.000 ns                   ; 0.001 ns                   ; 1.391 ns                 ;
; 1.401 ns                                ; clk_lrclk_gen:clrgen|LRCLK_cnt[4]                   ; clk_lrclk_gen:clrgen|LRCLK        ; C5         ; C5       ; 0.000 ns                   ; -0.001 ns                  ; 1.400 ns                 ;
; 1.407 ns                                ; I2S_xmit:J_IQPWM|data[15]                           ; I2S_xmit:J_IQPWM|obit             ; C5         ; C5       ; 0.000 ns                   ; 0.013 ns                   ; 1.420 ns                 ;
; 1.414 ns                                ; I2S_xmit:J_LRAudio|data[10]                         ; I2S_xmit:J_LRAudio|data[11]       ; C5         ; C5       ; 0.000 ns                   ; 0.001 ns                   ; 1.415 ns                 ;
; 1.427 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[7]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[7]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.429 ns                 ;
; 1.428 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[1]                     ; clk_lrclk_gen:lrgen|Bfall         ; C5         ; C5       ; 0.000 ns                   ; 0.004 ns                   ; 1.432 ns                 ;
; 1.430 ns                                ; I2S_xmit:J_IQPWM|data[0]                            ; I2S_xmit:J_IQPWM|data[1]          ; C5         ; C5       ; 0.000 ns                   ; -0.007 ns                  ; 1.423 ns                 ;
; 1.432 ns                                ; I2S_xmit:J_LRAudio|last_data[15]                    ; I2S_xmit:J_LRAudio|data[15]       ; C5         ; C5       ; 0.000 ns                   ; -0.020 ns                  ; 1.412 ns                 ;
; 1.433 ns                                ; clk_lrclk_gen:clrgen|BCLK_cnt[0]                    ; clk_lrclk_gen:clrgen|Bfall        ; C5         ; C5       ; 0.000 ns                   ; 0.001 ns                   ; 1.434 ns                 ;
; 1.434 ns                                ; C12_cgen_rst                                        ; clk_lrclk_gen:clrgen|BCLK_cnt[15] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.436 ns                 ;
; 1.436 ns                                ; C12_cgen_rst                                        ; clk_lrclk_gen:clrgen|BCLK_cnt[14] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.438 ns                 ;
; 1.436 ns                                ; C12_RESET.c0                                        ; C12_rst                           ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.438 ns                 ;
; 1.437 ns                                ; I2S_xmit:J_IQPWM|last_data[4]                       ; I2S_xmit:J_IQPWM|data[4]          ; C5         ; C5       ; 0.000 ns                   ; 0.004 ns                   ; 1.441 ns                 ;
; 1.438 ns                                ; C12_cgen_rst                                        ; clk_lrclk_gen:clrgen|BCLK_cnt[11] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.440 ns                 ;
; 1.440 ns                                ; C12_cgen_rst                                        ; clk_lrclk_gen:clrgen|BCLK_cnt[12] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.442 ns                 ;
; 1.441 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[15]                    ; clk_lrclk_gen:lrgen|BCLK_cnt[15]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.443 ns                 ;
; 1.454 ns                                ; I2S_xmit:J_LRAudio|last_data[10]                    ; I2S_xmit:J_LRAudio|data[10]       ; C5         ; C5       ; 0.000 ns                   ; 0.018 ns                   ; 1.472 ns                 ;
; 1.454 ns                                ; I2S_xmit:J_LRAudio|last_data[13]                    ; I2S_xmit:J_LRAudio|data[13]       ; C5         ; C5       ; 0.000 ns                   ; -0.020 ns                  ; 1.434 ns                 ;
; 1.455 ns                                ; C12_rst                                             ; cdc_mcp:iqp|pulsegen:pls|p1       ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.457 ns                 ;
; 1.455 ns                                ; C12_rst                                             ; cdc_mcp:iqp|cdc_sync:rdy|sigb[0]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.457 ns                 ;
; 1.456 ns                                ; C12_rst                                             ; cdc_mcp:lra|cdc_sync:rdy|q1[0]    ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.458 ns                 ;
; 1.459 ns                                ; I2S_xmit:J_LRAudio|data[4]                          ; I2S_xmit:J_LRAudio|data[5]        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.461 ns                 ;
; 1.460 ns                                ; cdc_mcp:lra|cdc_sync:rdy|q1[0]                      ; cdc_mcp:iqp|cdc_sync:rdy|sigb[0]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.462 ns                 ;
; 1.460 ns                                ; cdc_sync:cdc_jack|q1[0]                             ; cdc_sync:cdc_jack|sigb[0]         ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.462 ns                 ;
; 1.461 ns                                ; I2S_xmit:J_IQPWM|data[1]                            ; I2S_xmit:J_IQPWM|data[2]          ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.463 ns                 ;
; 1.461 ns                                ; I2S_xmit:J_LRAudio|last_data[8]                     ; I2S_xmit:J_LRAudio|data[8]        ; C5         ; C5       ; 0.000 ns                   ; 0.035 ns                   ; 1.496 ns                 ;
; 1.464 ns                                ; I2S_xmit:J_LRAudio|data[11]                         ; I2S_xmit:J_LRAudio|data[12]       ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.466 ns                 ;
; 1.465 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[2]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[2]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.467 ns                 ;
; 1.465 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[12]                    ; clk_lrclk_gen:lrgen|BCLK_cnt[12]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.467 ns                 ;
; 1.466 ns                                ; clk_lrclk_gen:lrgen|LRCLK_cnt[1]                    ; clk_lrclk_gen:lrgen|LRCLK_cnt[1]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.468 ns                 ;
; 1.466 ns                                ; clk_lrclk_gen:lrgen|LRCLK_cnt[0]                    ; clk_lrclk_gen:lrgen|LRCLK_cnt[0]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.468 ns                 ;
; 1.468 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[10]                    ; clk_lrclk_gen:lrgen|BCLK_cnt[10]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.470 ns                 ;
; 1.468 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[8]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[8]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.470 ns                 ;
; 1.472 ns                                ; I2S_xmit:J_IQPWM|data[7]                            ; I2S_xmit:J_IQPWM|data[8]          ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.474 ns                 ;
; 1.472 ns                                ; I2S_xmit:J_IQPWM|data[14]                           ; I2S_xmit:J_IQPWM|data[15]         ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.474 ns                 ;
; 1.472 ns                                ; clk_lrclk_gen:clrgen|LRCLK_cnt[0]                   ; clk_lrclk_gen:clrgen|LRCLK_cnt[0] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.474 ns                 ;
; 1.473 ns                                ; C12_cgen_rst                                        ; clk_lrclk_gen:clrgen|BCLK_cnt[10] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.475 ns                 ;
; 1.473 ns                                ; cdc_mcp:dfs|cdc_sync:rdy|sigb[0]                    ; cdc_mcp:dfs|b_data_ack            ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.475 ns                 ;
; 1.475 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[6]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[6]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.477 ns                 ;
; 1.476 ns                                ; I2S_xmit:J_IQPWM|data[2]                            ; I2S_xmit:J_IQPWM|data[3]          ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.478 ns                 ;
; 1.476 ns                                ; clk_lrclk_gen:lrgen|LRCLK_cnt[3]                    ; clk_lrclk_gen:lrgen|LRCLK_cnt[3]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.478 ns                 ;
; 1.477 ns                                ; cdc_mcp:dfs|cdc_sync:rdy|q1[0]                      ; cdc_mcp:dfs|cdc_sync:rdy|sigb[0]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.479 ns                 ;
; 1.478 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[3]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[3]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.480 ns                 ;
; 1.478 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[5]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[5]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.480 ns                 ;
; 1.478 ns                                ; C12_cgen_rst                                        ; clk_lrclk_gen:clrgen|BCLK_cnt[13] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.480 ns                 ;
; 1.478 ns                                ; I2S_xmit:J_LRAudio|bit_count[0]                     ; I2S_xmit:J_LRAudio|bit_count[1]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.480 ns                 ;
; 1.480 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[1]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[1]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.482 ns                 ;
; 1.481 ns                                ; clk_lrclk_gen:lrgen|LRCLK_cnt[0]                    ; clk_lrclk_gen:lrgen|LRCLK         ; C5         ; C5       ; 0.000 ns                   ; -0.015 ns                  ; 1.466 ns                 ;
; 1.481 ns                                ; clk_lrclk_gen:clrgen|LRCLK_cnt[1]                   ; clk_lrclk_gen:clrgen|LRCLK_cnt[1] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.483 ns                 ;
; 1.484 ns                                ; I2S_xmit:J_LRAudio|data[2]                          ; I2S_xmit:J_LRAudio|data[3]        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.486 ns                 ;
; 1.484 ns                                ; I2S_xmit:J_LRAudio|data[6]                          ; I2S_xmit:J_LRAudio|data[7]        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.486 ns                 ;
; 1.484 ns                                ; clk_lrclk_gen:clrgen|LRCLK_cnt[4]                   ; clk_lrclk_gen:clrgen|LRCLK_cnt[4] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.486 ns                 ;
; 1.486 ns                                ; clk_lrclk_gen:clrgen|LRCLK_cnt[3]                   ; clk_lrclk_gen:clrgen|LRCLK_cnt[3] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.488 ns                 ;
; 1.487 ns                                ; cdc_mcp:iqp|cdc_sync:rdy|sigb[0]                    ; cdc_mcp:iqp|pulsegen:pls|p1       ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.489 ns                 ;
; 1.488 ns                                ; I2S_xmit:J_IQPWM|bit_count[0]                       ; I2S_xmit:J_IQPWM|bit_count[1]     ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.490 ns                 ;
; 1.493 ns                                ; I2S_xmit:J_LRAudio|data[14]                         ; I2S_xmit:J_LRAudio|data[15]       ; C5         ; C5       ; 0.000 ns                   ; 0.003 ns                   ; 1.496 ns                 ;
; 1.498 ns                                ; I2S_xmit:J_LRAudio|TLV_state~2                      ; I2S_xmit:J_LRAudio|data[0]        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.500 ns                 ;
; 1.499 ns                                ; I2S_xmit:J_LRAudio|data[0]                          ; I2S_xmit:J_LRAudio|data[1]        ; C5         ; C5       ; 0.000 ns                   ; -0.021 ns                  ; 1.478 ns                 ;
; 1.500 ns                                ; I2S_xmit:J_IQPWM|data[9]                            ; I2S_xmit:J_IQPWM|data[10]         ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.502 ns                 ;
; 1.500 ns                                ; I2S_xmit:J_LRAudio|data[3]                          ; I2S_xmit:J_LRAudio|data[4]        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.502 ns                 ;
; 1.500 ns                                ; I2S_xmit:J_LRAudio|data[12]                         ; I2S_xmit:J_LRAudio|data[13]       ; C5         ; C5       ; 0.000 ns                   ; 0.003 ns                   ; 1.503 ns                 ;
; 1.501 ns                                ; I2S_xmit:J_IQPWM|data[12]                           ; I2S_xmit:J_IQPWM|data[13]         ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.503 ns                 ;
; 1.501 ns                                ; I2S_xmit:J_LRAudio|data[7]                          ; I2S_xmit:J_LRAudio|data[8]        ; C5         ; C5       ; 0.000 ns                   ; 0.003 ns                   ; 1.504 ns                 ;
; 1.501 ns                                ; I2S_xmit:J_LRAudio|data[9]                          ; I2S_xmit:J_LRAudio|data[10]       ; C5         ; C5       ; 0.000 ns                   ; 0.003 ns                   ; 1.504 ns                 ;
; 1.502 ns                                ; I2S_xmit:J_LRAudio|data[1]                          ; I2S_xmit:J_LRAudio|data[2]        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.504 ns                 ;
; 1.504 ns                                ; I2S_xmit:J_IQPWM|data[10]                           ; I2S_xmit:J_IQPWM|data[11]         ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.506 ns                 ;
; 1.504 ns                                ; clk_lrclk_gen:clrgen|BCLK_cnt[1]                    ; clk_lrclk_gen:clrgen|BCLK_cnt[2]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.506 ns                 ;
; 1.505 ns                                ; I2S_xmit:J_IQPWM|data[11]                           ; I2S_xmit:J_IQPWM|data[12]         ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.507 ns                 ;
; 1.505 ns                                ; clk_lrclk_gen:clrgen|BCLK_cnt[1]                    ; clk_lrclk_gen:clrgen|Bfall        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.507 ns                 ;
; 1.506 ns                                ; I2S_xmit:J_LRAudio|last_data[16]                    ; I2S_xmit:J_LRAudio|data[0]        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.508 ns                 ;
; 1.508 ns                                ; I2S_xmit:J_IQPWM|last_data[7]                       ; I2S_xmit:J_IQPWM|data[7]          ; C5         ; C5       ; 0.000 ns                   ; 0.004 ns                   ; 1.512 ns                 ;
; 1.508 ns                                ; I2S_xmit:J_IQPWM|last_data[26]                      ; I2S_xmit:J_IQPWM|data[10]         ; C5         ; C5       ; 0.000 ns                   ; 0.000 ns                   ; 1.508 ns                 ;
; 1.510 ns                                ; I2S_xmit:J_IQPWM|TLV_state~2                        ; I2S_xmit:J_IQPWM|bit_count[0]     ; C5         ; C5       ; 0.000 ns                   ; 0.004 ns                   ; 1.514 ns                 ;
; 1.510 ns                                ; clk_lrclk_gen:clrgen|BCLK_cnt[1]                    ; clk_lrclk_gen:clrgen|Brise        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.512 ns                 ;
; 1.512 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[9]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[9]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.514 ns                 ;
; 1.513 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[4]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[4]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.515 ns                 ;
; 1.514 ns                                ; I2S_xmit:J_LRAudio|data[5]                          ; I2S_xmit:J_LRAudio|data[6]        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.516 ns                 ;
; 1.514 ns                                ; I2S_xmit:J_LRAudio|last_data[14]                    ; I2S_xmit:J_LRAudio|data[14]       ; C5         ; C5       ; 0.000 ns                   ; -0.021 ns                  ; 1.493 ns                 ;
; 1.519 ns                                ; I2S_xmit:J_IQPWM|last_data[16]                      ; I2S_xmit:J_IQPWM|data[0]          ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.521 ns                 ;
; 1.521 ns                                ; I2S_xmit:J_IQPWM|data[3]                            ; I2S_xmit:J_IQPWM|data[4]          ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.523 ns                 ;
; 1.522 ns                                ; I2S_xmit:J_LRAudio|data[8]                          ; I2S_xmit:J_LRAudio|data[9]        ; C5         ; C5       ; 0.000 ns                   ; 0.001 ns                   ; 1.523 ns                 ;
; 1.522 ns                                ; I2S_xmit:J_LRAudio|data[15]                         ; I2S_xmit:J_LRAudio|obit           ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.524 ns                 ;
; 1.522 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[14]                    ; clk_lrclk_gen:lrgen|BCLK_cnt[14]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.524 ns                 ;
; 1.523 ns                                ; I2S_xmit:J_IQPWM|data[5]                            ; I2S_xmit:J_IQPWM|data[6]          ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.525 ns                 ;
; 1.523 ns                                ; C12_cgen_rst                                        ; clk_lrclk_gen:clrgen|LRCLK        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.525 ns                 ;
; 1.524 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[0]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[0]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.526 ns                 ;
; 1.525 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[11]                    ; clk_lrclk_gen:lrgen|BCLK_cnt[11]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.527 ns                 ;
; 1.525 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[13]                    ; clk_lrclk_gen:lrgen|BCLK_cnt[13]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.527 ns                 ;
; 1.525 ns                                ; clk_lrclk_gen:lrgen|LRCLK_cnt[2]                    ; clk_lrclk_gen:lrgen|LRCLK_cnt[2]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.527 ns                 ;
; 1.526 ns                                ; I2S_xmit:J_IQPWM|TLV_state~2                        ; I2S_xmit:J_IQPWM|data[0]          ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.528 ns                 ;
; 1.527 ns                                ; I2S_xmit:J_IQPWM|data[6]                            ; I2S_xmit:J_IQPWM|data[7]          ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.529 ns                 ;
; 1.530 ns                                ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]                    ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.532 ns                 ;
; 1.533 ns                                ; cdc_mcp:dfs|b_data_ack                              ; C12_cgen_rst                      ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.535 ns                 ;
; 1.537 ns                                ; I2S_xmit:J_IQPWM|last_data[9]                       ; I2S_xmit:J_IQPWM|data[9]          ; C5         ; C5       ; 0.000 ns                   ; 0.000 ns                   ; 1.537 ns                 ;
; 1.540 ns                                ; I2S_xmit:J_IQPWM|data[4]                            ; I2S_xmit:J_IQPWM|data[5]          ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.542 ns                 ;
; 1.569 ns                                ; clk_lrclk_gen:clrgen|Bfall                          ; clk_lrclk_gen:clrgen|LRCLK_cnt[1] ; C5         ; C5       ; 0.000 ns                   ; 0.003 ns                   ; 1.572 ns                 ;
; 1.571 ns                                ; clk_lrclk_gen:clrgen|Bfall                          ; clk_lrclk_gen:clrgen|LRCLK_cnt[3] ; C5         ; C5       ; 0.000 ns                   ; 0.003 ns                   ; 1.574 ns                 ;
; 1.571 ns                                ; clk_lrclk_gen:clrgen|Bfall                          ; clk_lrclk_gen:clrgen|LRCLK_cnt[0] ; C5         ; C5       ; 0.000 ns                   ; 0.003 ns                   ; 1.574 ns                 ;
; 1.573 ns                                ; clk_lrclk_gen:clrgen|Bfall                          ; clk_lrclk_gen:clrgen|LRCLK_cnt[2] ; C5         ; C5       ; 0.000 ns                   ; 0.003 ns                   ; 1.576 ns                 ;
; 1.575 ns                                ; clk_lrclk_gen:clrgen|Bfall                          ; clk_lrclk_gen:clrgen|LRCLK_cnt[4] ; C5         ; C5       ; 0.000 ns                   ; 0.003 ns                   ; 1.578 ns                 ;
; 1.576 ns                                ; I2S_xmit:J_IQPWM|last_data[29]                      ; I2S_xmit:J_IQPWM|data[13]         ; C5         ; C5       ; 0.000 ns                   ; 0.000 ns                   ; 1.576 ns                 ;
; 1.583 ns                                ; I2S_xmit:J_IQPWM|last_data[22]                      ; I2S_xmit:J_IQPWM|data[6]          ; C5         ; C5       ; 0.000 ns                   ; -0.007 ns                  ; 1.576 ns                 ;
; 1.592 ns                                ; I2S_xmit:J_IQPWM|last_data[12]                      ; I2S_xmit:J_IQPWM|data[12]         ; C5         ; C5       ; 0.000 ns                   ; -0.022 ns                  ; 1.570 ns                 ;
; 1.592 ns                                ; I2S_xmit:J_IQPWM|last_data[31]                      ; I2S_xmit:J_IQPWM|data[15]         ; C5         ; C5       ; 0.000 ns                   ; -0.007 ns                  ; 1.585 ns                 ;
; 1.592 ns                                ; C12_rst                                             ; cdc_mcp:dfs|b_data[1]             ; C5         ; C5       ; 0.000 ns                   ; 0.013 ns                   ; 1.605 ns                 ;
; 1.593 ns                                ; C12_rst                                             ; cdc_mcp:dfs|b_data[0]             ; C5         ; C5       ; 0.000 ns                   ; 0.013 ns                   ; 1.606 ns                 ;
; 1.596 ns                                ; C12_rst                                             ; cdc_sync:cdc_jack|q1[0]           ; C5         ; C5       ; 0.000 ns                   ; 0.013 ns                   ; 1.609 ns                 ;
; 1.596 ns                                ; C12_rst                                             ; cdc_sync:cdc_jack|sigb[0]         ; C5         ; C5       ; 0.000 ns                   ; 0.013 ns                   ; 1.609 ns                 ;
; 1.597 ns                                ; I2S_xmit:J_IQPWM|last_data[10]                      ; I2S_xmit:J_IQPWM|data[10]         ; C5         ; C5       ; 0.000 ns                   ; -0.022 ns                  ; 1.575 ns                 ;
; 1.600 ns                                ; I2S_xmit:J_LRAudio|last_data[31]                    ; I2S_xmit:J_LRAudio|data[15]       ; C5         ; C5       ; 0.000 ns                   ; 0.018 ns                   ; 1.618 ns                 ;
; 1.606 ns                                ; I2S_xmit:J_LRAudio|last_data[29]                    ; I2S_xmit:J_LRAudio|data[13]       ; C5         ; C5       ; 0.000 ns                   ; 0.018 ns                   ; 1.624 ns                 ;
; 1.608 ns                                ; I2S_xmit:J_LRAudio|last_data[26]                    ; I2S_xmit:J_LRAudio|data[10]       ; C5         ; C5       ; 0.000 ns                   ; 0.035 ns                   ; 1.643 ns                 ;
; 1.617 ns                                ; I2S_xmit:J_IQPWM|last_data[19]                      ; I2S_xmit:J_IQPWM|data[3]          ; C5         ; C5       ; 0.000 ns                   ; 0.004 ns                   ; 1.621 ns                 ;
; 1.637 ns                                ; I2S_xmit:J_IQPWM|last_data[28]                      ; I2S_xmit:J_IQPWM|data[12]         ; C5         ; C5       ; 0.000 ns                   ; 0.000 ns                   ; 1.637 ns                 ;
; 1.642 ns                                ; I2S_xmit:J_IQPWM|last_data[30]                      ; I2S_xmit:J_IQPWM|data[14]         ; C5         ; C5       ; 0.000 ns                   ; -0.017 ns                  ; 1.625 ns                 ;
; 1.647 ns                                ; I2S_xmit:J_IQPWM|last_data[25]                      ; I2S_xmit:J_IQPWM|data[9]          ; C5         ; C5       ; 0.000 ns                   ; -0.022 ns                  ; 1.625 ns                 ;
; 1.649 ns                                ; I2S_xmit:J_LRAudio|last_data[28]                    ; I2S_xmit:J_LRAudio|data[12]       ; C5         ; C5       ; 0.000 ns                   ; -0.021 ns                  ; 1.628 ns                 ;
; 1.680 ns                                ; C12_cgen_rst                                        ; clk_lrclk_gen:clrgen|BCLK_cnt[9]  ; C5         ; C5       ; 0.000 ns                   ; 0.004 ns                   ; 1.684 ns                 ;
; 1.683 ns                                ; C12_cgen_rst                                        ; clk_lrclk_gen:clrgen|BCLK_cnt[1]  ; C5         ; C5       ; 0.000 ns                   ; 0.004 ns                   ; 1.687 ns                 ;
; 1.688 ns                                ; C12_cgen_rst                                        ; clk_lrclk_gen:clrgen|BCLK_cnt[5]  ; C5         ; C5       ; 0.000 ns                   ; 0.004 ns                   ; 1.692 ns                 ;
; 1.688 ns                                ; C12_cgen_rst                                        ; clk_lrclk_gen:clrgen|BCLK_cnt[4]  ; C5         ; C5       ; 0.000 ns                   ; 0.004 ns                   ; 1.692 ns                 ;
; 1.690 ns                                ; C12_cgen_rst                                        ; clk_lrclk_gen:clrgen|BCLK_cnt[7]  ; C5         ; C5       ; 0.000 ns                   ; 0.004 ns                   ; 1.694 ns                 ;
; 1.690 ns                                ; C12_cgen_rst                                        ; clk_lrclk_gen:clrgen|BCLK_cnt[6]  ; C5         ; C5       ; 0.000 ns                   ; 0.004 ns                   ; 1.694 ns                 ;
; 1.690 ns                                ; C12_cgen_rst                                        ; clk_lrclk_gen:clrgen|BCLK_cnt[8]  ; C5         ; C5       ; 0.000 ns                   ; 0.004 ns                   ; 1.694 ns                 ;
; 1.694 ns                                ; I2S_xmit:J_IQPWM|last_data[17]                      ; I2S_xmit:J_IQPWM|data[1]          ; C5         ; C5       ; 0.000 ns                   ; -0.024 ns                  ; 1.670 ns                 ;
; 1.703 ns                                ; I2S_xmit:J_IQPWM|last_data[18]                      ; I2S_xmit:J_IQPWM|data[2]          ; C5         ; C5       ; 0.000 ns                   ; -0.024 ns                  ; 1.679 ns                 ;
; 1.756 ns                                ; C12_cgen_rst                                        ; clk_lrclk_gen:lrgen|LRCLK_cnt[1]  ; C5         ; C5       ; 0.000 ns                   ; 0.005 ns                   ; 1.761 ns                 ;
; 1.756 ns                                ; C12_cgen_rst                                        ; clk_lrclk_gen:lrgen|LRCLK_cnt[2]  ; C5         ; C5       ; 0.000 ns                   ; 0.005 ns                   ; 1.761 ns                 ;
; 1.756 ns                                ; C12_cgen_rst                                        ; clk_lrclk_gen:lrgen|LRCLK_cnt[3]  ; C5         ; C5       ; 0.000 ns                   ; 0.005 ns                   ; 1.761 ns                 ;
; 1.756 ns                                ; C12_cgen_rst                                        ; clk_lrclk_gen:lrgen|LRCLK_cnt[0]  ; C5         ; C5       ; 0.000 ns                   ; 0.005 ns                   ; 1.761 ns                 ;
; 1.756 ns                                ; C12_cgen_rst                                        ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]  ; C5         ; C5       ; 0.000 ns                   ; 0.005 ns                   ; 1.761 ns                 ;
; 1.756 ns                                ; C12_cgen_rst                                        ; clk_lrclk_gen:clrgen|LRCLK_cnt[3] ; C5         ; C5       ; 0.000 ns                   ; 0.005 ns                   ; 1.761 ns                 ;
; 1.756 ns                                ; C12_cgen_rst                                        ; clk_lrclk_gen:clrgen|LRCLK_cnt[1] ; C5         ; C5       ; 0.000 ns                   ; 0.005 ns                   ; 1.761 ns                 ;
; 1.756 ns                                ; C12_cgen_rst                                        ; clk_lrclk_gen:clrgen|LRCLK_cnt[2] ; C5         ; C5       ; 0.000 ns                   ; 0.005 ns                   ; 1.761 ns                 ;
; 1.756 ns                                ; C12_cgen_rst                                        ; clk_lrclk_gen:clrgen|LRCLK_cnt[4] ; C5         ; C5       ; 0.000 ns                   ; 0.005 ns                   ; 1.761 ns                 ;
; 1.756 ns                                ; C12_cgen_rst                                        ; clk_lrclk_gen:clrgen|LRCLK_cnt[0] ; C5         ; C5       ; 0.000 ns                   ; 0.005 ns                   ; 1.761 ns                 ;
; 1.781 ns                                ; C12_cgen_rst                                        ; clk_lrclk_gen:lrgen|Bfall         ; C5         ; C5       ; 0.000 ns                   ; 0.011 ns                   ; 1.792 ns                 ;
; 1.781 ns                                ; C12_cgen_rst                                        ; clk_lrclk_gen:lrgen|Brise         ; C5         ; C5       ; 0.000 ns                   ; 0.011 ns                   ; 1.792 ns                 ;
; 1.783 ns                                ; C12_cgen_rst                                        ; clk_lrclk_gen:clrgen|BCLK_cnt[2]  ; C5         ; C5       ; 0.000 ns                   ; 0.004 ns                   ; 1.787 ns                 ;
; 1.797 ns                                ; C12_cgen_rst                                        ; clk_lrclk_gen:clrgen|BCLK_cnt[0]  ; C5         ; C5       ; 0.000 ns                   ; 0.005 ns                   ; 1.802 ns                 ;
; 1.800 ns                                ; I2S_xmit:J_LRAudio|last_data[4]                     ; I2S_xmit:J_LRAudio|data[4]        ; C5         ; C5       ; 0.000 ns                   ; -0.021 ns                  ; 1.779 ns                 ;
; 1.816 ns                                ; C12_cgen_rst                                        ; clk_lrclk_gen:clrgen|Brise        ; C5         ; C5       ; 0.000 ns                   ; 0.004 ns                   ; 1.820 ns                 ;
; 1.816 ns                                ; C12_cgen_rst                                        ; clk_lrclk_gen:clrgen|Bfall        ; C5         ; C5       ; 0.000 ns                   ; 0.004 ns                   ; 1.820 ns                 ;
; 1.837 ns                                ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]                    ; clk_lrclk_gen:lrgen|LRCLK         ; C5         ; C5       ; 0.000 ns                   ; -0.015 ns                  ; 1.822 ns                 ;
; 1.837 ns                                ; clk_lrclk_gen:clrgen|LRCLK_cnt[2]                   ; clk_lrclk_gen:clrgen|LRCLK_cnt[2] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.839 ns                 ;
; 1.842 ns                                ; I2S_xmit:J_IQPWM|data[8]                            ; I2S_xmit:J_IQPWM|data[9]          ; C5         ; C5       ; 0.000 ns                   ; 0.019 ns                   ; 1.861 ns                 ;
; 1.843 ns                                ; I2S_xmit:J_IQPWM|last_data[8]                       ; I2S_xmit:J_IQPWM|data[8]          ; C5         ; C5       ; 0.000 ns                   ; 0.004 ns                   ; 1.847 ns                 ;
; 1.858 ns                                ; C12_cgen_rst                                        ; clk_lrclk_gen:clrgen|BCLK_cnt[3]  ; C5         ; C5       ; 0.000 ns                   ; 0.004 ns                   ; 1.862 ns                 ;
; 1.862 ns                                ; I2S_xmit:J_LRAudio|last_data[17]                    ; I2S_xmit:J_LRAudio|data[1]        ; C5         ; C5       ; 0.000 ns                   ; 0.014 ns                   ; 1.876 ns                 ;
; 1.863 ns                                ; I2S_xmit:J_IQPWM|last_data[0]                       ; I2S_xmit:J_IQPWM|data[0]          ; C5         ; C5       ; 0.000 ns                   ; -0.015 ns                  ; 1.848 ns                 ;
; 1.874 ns                                ; clk_lrclk_gen:clrgen|LRCLK_cnt[0]                   ; clk_lrclk_gen:clrgen|LRCLK        ; C5         ; C5       ; 0.000 ns                   ; -0.001 ns                  ; 1.873 ns                 ;
; 1.880 ns                                ; I2S_xmit:J_LRAudio|last_data[9]                     ; I2S_xmit:J_LRAudio|data[9]        ; C5         ; C5       ; 0.000 ns                   ; 0.014 ns                   ; 1.894 ns                 ;
; 1.880 ns                                ; I2S_xmit:J_LRAudio|last_data[12]                    ; I2S_xmit:J_LRAudio|data[12]       ; C5         ; C5       ; 0.000 ns                   ; -0.021 ns                  ; 1.859 ns                 ;
; 1.889 ns                                ; I2S_xmit:J_LRAudio|last_data[23]                    ; I2S_xmit:J_LRAudio|data[7]        ; C5         ; C5       ; 0.000 ns                   ; 0.014 ns                   ; 1.903 ns                 ;
; 1.894 ns                                ; I2S_xmit:J_LRAudio|last_data[1]                     ; I2S_xmit:J_LRAudio|data[1]        ; C5         ; C5       ; 0.000 ns                   ; -0.021 ns                  ; 1.873 ns                 ;
; 1.906 ns                                ; I2S_xmit:J_LRAudio|last_data[5]                     ; I2S_xmit:J_LRAudio|data[5]        ; C5         ; C5       ; 0.000 ns                   ; 0.010 ns                   ; 1.916 ns                 ;
; 1.907 ns                                ; I2S_xmit:J_LRAudio|last_data[0]                     ; I2S_xmit:J_LRAudio|data[0]        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.909 ns                 ;
; 1.916 ns                                ; I2S_xmit:J_IQPWM|data[13]                           ; I2S_xmit:J_IQPWM|data[14]         ; C5         ; C5       ; 0.000 ns                   ; -0.015 ns                  ; 1.901 ns                 ;
; 1.944 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[2]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[3]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.946 ns                 ;
; 1.944 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[12]                    ; clk_lrclk_gen:lrgen|BCLK_cnt[13]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.946 ns                 ;
; 1.944 ns                                ; clk_lrclk_gen:lrgen|LRCLK_cnt[0]                    ; clk_lrclk_gen:lrgen|LRCLK_cnt[1]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.946 ns                 ;
; 1.947 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[10]                    ; clk_lrclk_gen:lrgen|BCLK_cnt[11]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.949 ns                 ;
; 1.947 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[8]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[9]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.949 ns                 ;
; 1.949 ns                                ; I2S_xmit:J_IQPWM|last_data[24]                      ; I2S_xmit:J_IQPWM|data[8]          ; C5         ; C5       ; 0.000 ns                   ; -0.014 ns                  ; 1.935 ns                 ;
; 1.950 ns                                ; clk_lrclk_gen:clrgen|LRCLK_cnt[0]                   ; clk_lrclk_gen:clrgen|LRCLK_cnt[1] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.952 ns                 ;
; 1.953 ns                                ; clk_lrclk_gen:lrgen|LRCLK_cnt[1]                    ; clk_lrclk_gen:lrgen|LRCLK_cnt[2]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.955 ns                 ;
; 1.954 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[6]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[7]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.956 ns                 ;
; 1.957 ns                                ; I2S_xmit:J_IQPWM|last_data[11]                      ; I2S_xmit:J_IQPWM|data[11]         ; C5         ; C5       ; 0.000 ns                   ; -0.022 ns                  ; 1.935 ns                 ;
; 1.957 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[3]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[4]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.959 ns                 ;
; 1.957 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[5]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[6]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.959 ns                 ;
; 1.959 ns                                ; I2S_xmit:J_IQPWM|last_data[23]                      ; I2S_xmit:J_IQPWM|data[7]          ; C5         ; C5       ; 0.000 ns                   ; -0.014 ns                  ; 1.945 ns                 ;
; 1.959 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[1]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[2]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.961 ns                 ;
; 1.963 ns                                ; clk_lrclk_gen:lrgen|LRCLK_cnt[3]                    ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.965 ns                 ;
; 1.968 ns                                ; clk_lrclk_gen:clrgen|LRCLK_cnt[1]                   ; clk_lrclk_gen:clrgen|LRCLK_cnt[2] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.970 ns                 ;
; 1.971 ns                                ; I2S_xmit:J_IQPWM|last_data[13]                      ; I2S_xmit:J_IQPWM|data[13]         ; C5         ; C5       ; 0.000 ns                   ; -0.022 ns                  ; 1.949 ns                 ;
; 1.973 ns                                ; clk_lrclk_gen:clrgen|LRCLK_cnt[3]                   ; clk_lrclk_gen:clrgen|LRCLK_cnt[4] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.975 ns                 ;
; 1.989 ns                                ; C12_rst                                             ; C12_cgen_rst                      ; C5         ; C5       ; 0.000 ns                   ; 0.004 ns                   ; 1.993 ns                 ;
; 1.992 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[9]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[10]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.994 ns                 ;
; 1.993 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[4]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[5]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.995 ns                 ;
; 1.995 ns                                ; I2S_xmit:J_IQPWM|last_data[20]                      ; I2S_xmit:J_IQPWM|data[4]          ; C5         ; C5       ; 0.000 ns                   ; -0.014 ns                  ; 1.981 ns                 ;
; 2.000 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[0]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[1]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.002 ns                 ;
; 2.002 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[14]                    ; clk_lrclk_gen:lrgen|BCLK_cnt[15]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.004 ns                 ;
; 2.002 ns                                ; clk_lrclk_gen:lrgen|LRCLK_cnt[2]                    ; clk_lrclk_gen:lrgen|LRCLK_cnt[3]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.004 ns                 ;
; 2.005 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[11]                    ; clk_lrclk_gen:lrgen|BCLK_cnt[12]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.007 ns                 ;
; 2.005 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[13]                    ; clk_lrclk_gen:lrgen|BCLK_cnt[14]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.007 ns                 ;
; 2.005 ns                                ; cdc_mcp:dfs|b_data[0]                               ; clk_lrclk_gen:lrgen|Brise         ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.007 ns                 ;
; 2.021 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[7]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[8]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.023 ns                 ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                   ;            ;          ;                            ;                            ;                          ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'SPI_SCK'                                                                                                                                                                                                                                                              ;
+-----------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                           ; From                                                         ; To                                                           ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+-----------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; 0.499 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.743 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.750 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.756 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.758 ns                 ;
; 0.764 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.766 ns                 ;
; 0.768 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.770 ns                 ;
; 0.892 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.894 ns                 ;
; 0.893 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.895 ns                 ;
; 0.903 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.905 ns                 ;
; 0.907 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.909 ns                 ;
; 0.909 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.911 ns                 ;
; 1.001 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 1.005 ns                 ;
; 1.061 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.034 ns                   ; 1.095 ns                 ;
; 1.064 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.000 ns                   ; 1.064 ns                 ;
; 1.069 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.071 ns                 ;
; 1.142 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.144 ns                 ;
; 1.182 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.184 ns                 ;
; 1.192 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.194 ns                 ;
; 1.194 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.196 ns                 ;
; 1.208 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.034 ns                   ; 1.242 ns                 ;
; 1.217 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; -0.030 ns                  ; 1.187 ns                 ;
; 1.229 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 1.233 ns                 ;
; 1.232 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 1.236 ns                 ;
; 1.240 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.242 ns                 ;
; 1.247 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 1.251 ns                 ;
; 1.263 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 1.267 ns                 ;
; 1.415 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 1.418 ns                 ;
; 1.444 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.033 ns                   ; 1.477 ns                 ;
; 1.444 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.033 ns                   ; 1.477 ns                 ;
; 1.467 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; -0.029 ns                  ; 1.438 ns                 ;
; 1.468 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; -0.027 ns                  ; 1.441 ns                 ;
; 1.566 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.568 ns                 ;
; 1.566 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.568 ns                 ;
; 1.566 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.568 ns                 ;
; 1.566 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.568 ns                 ;
; 1.566 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.568 ns                 ;
; 1.566 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.568 ns                 ;
; 1.566 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.568 ns                 ;
; 1.566 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.568 ns                 ;
; 1.598 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 1.602 ns                 ;
; 1.620 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 1.621 ns                 ;
; 1.652 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; -0.027 ns                  ; 1.625 ns                 ;
; 1.754 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.756 ns                 ;
; 1.882 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.884 ns                 ;
; 1.882 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.884 ns                 ;
; 1.882 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.884 ns                 ;
; 1.882 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.884 ns                 ;
; 1.882 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.000 ns                   ; 1.882 ns                 ;
; 1.882 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.884 ns                 ;
; 1.882 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.884 ns                 ;
; 1.882 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.884 ns                 ;
; 1.882 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.884 ns                 ;
; 2.010 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 2.011 ns                 ;
; 2.080 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; -0.030 ns                  ; 2.050 ns                 ;
; 2.142 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.144 ns                 ;
; 2.193 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.195 ns                 ;
; 2.200 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.031 ns                   ; 2.231 ns                 ;
; 2.204 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.206 ns                 ;
; 2.204 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.206 ns                 ;
; 2.204 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.206 ns                 ;
; 2.204 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.206 ns                 ;
; 2.204 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.206 ns                 ;
; 2.204 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.206 ns                 ;
; 2.204 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.206 ns                 ;
; 2.204 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.206 ns                 ;
; 2.212 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.032 ns                   ; 2.244 ns                 ;
; 2.212 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.032 ns                   ; 2.244 ns                 ;
; 2.212 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.032 ns                   ; 2.244 ns                 ;
; 2.216 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.031 ns                   ; 2.247 ns                 ;
; 2.216 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.031 ns                   ; 2.247 ns                 ;
; 2.248 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.000 ns                   ; 2.248 ns                 ;
; 2.248 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.000 ns                   ; 2.248 ns                 ;
; 2.248 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.000 ns                   ; 2.248 ns                 ;
; 2.260 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.000 ns                   ; 2.260 ns                 ;
; 2.265 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.000 ns                   ; 2.265 ns                 ;
; 2.331 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.333 ns                 ;
; 2.380 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.382 ns                 ;
; 2.380 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.382 ns                 ;
; 2.399 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.401 ns                 ;
; 2.418 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 2.419 ns                 ;
; 2.468 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; -0.030 ns                  ; 2.438 ns                 ;
; 2.493 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.495 ns                 ;
; 2.497 ns                                ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.000 ns                   ; 2.497 ns                 ;
; 2.519 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; -0.030 ns                  ; 2.489 ns                 ;
; 2.553 ns                                ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.000 ns                   ; 2.553 ns                 ;
; 2.572 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.000 ns                   ; 2.572 ns                 ;
; 2.573 ns                                ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.000 ns                   ; 2.573 ns                 ;
; 2.589 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.591 ns                 ;
; 2.597 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 2.598 ns                 ;
; 2.608 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.000 ns                   ; 2.608 ns                 ;
; 2.636 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.000 ns                   ; 2.636 ns                 ;
; 2.672 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.674 ns                 ;
; 2.749 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.751 ns                 ;
; 2.756 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 2.757 ns                 ;
; 2.757 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; -0.030 ns                  ; 2.727 ns                 ;
; 2.758 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; -0.030 ns                  ; 2.728 ns                 ;
; 2.759 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; -0.030 ns                  ; 2.729 ns                 ;
; 2.761 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; -0.030 ns                  ; 2.731 ns                 ;
; 2.781 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.783 ns                 ;
; 2.782 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 2.783 ns                 ;
; 2.802 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; -0.030 ns                  ; 2.772 ns                 ;
; 2.802 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; -0.030 ns                  ; 2.772 ns                 ;
; 2.808 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 2.809 ns                 ;
; 2.812 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; -0.030 ns                  ; 2.782 ns                 ;
; 2.819 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.031 ns                   ; 2.850 ns                 ;
; 2.819 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; -0.030 ns                  ; 2.789 ns                 ;
; 2.831 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.833 ns                 ;
; 2.861 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.863 ns                 ;
; 2.862 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.864 ns                 ;
; 2.868 ns                                ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.031 ns                   ; 2.899 ns                 ;
; 2.876 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.878 ns                 ;
; 2.899 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; -0.028 ns                  ; 2.871 ns                 ;
; 2.899 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; -0.028 ns                  ; 2.871 ns                 ;
; 2.899 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; -0.028 ns                  ; 2.871 ns                 ;
; 2.899 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; -0.028 ns                  ; 2.871 ns                 ;
; 2.899 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; -0.028 ns                  ; 2.871 ns                 ;
; 2.899 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; -0.028 ns                  ; 2.871 ns                 ;
; 2.909 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.032 ns                   ; 2.941 ns                 ;
; 2.909 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.032 ns                   ; 2.941 ns                 ;
; 2.909 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.032 ns                   ; 2.941 ns                 ;
; 2.913 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.031 ns                   ; 2.944 ns                 ;
; 2.913 ns                                ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.000 ns                   ; 2.913 ns                 ;
; 2.913 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.031 ns                   ; 2.944 ns                 ;
; 2.924 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.926 ns                 ;
; 2.927 ns                                ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.000 ns                   ; 2.927 ns                 ;
; 2.945 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.000 ns                   ; 2.945 ns                 ;
; 2.945 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.000 ns                   ; 2.945 ns                 ;
; 2.945 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.947 ns                 ;
; 2.945 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.000 ns                   ; 2.945 ns                 ;
; 2.966 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.968 ns                 ;
; 2.986 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.988 ns                 ;
; 2.987 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 2.988 ns                 ;
; 2.998 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; -0.030 ns                  ; 2.968 ns                 ;
; 3.012 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 3.014 ns                 ;
; 3.025 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.032 ns                   ; 3.057 ns                 ;
; 3.025 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.032 ns                   ; 3.057 ns                 ;
; 3.025 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.032 ns                   ; 3.057 ns                 ;
; 3.029 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.031 ns                   ; 3.060 ns                 ;
; 3.029 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.031 ns                   ; 3.060 ns                 ;
; 3.055 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 3.057 ns                 ;
; 3.061 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.000 ns                   ; 3.061 ns                 ;
; 3.061 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.000 ns                   ; 3.061 ns                 ;
; 3.061 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.000 ns                   ; 3.061 ns                 ;
; 3.075 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 3.077 ns                 ;
; 3.096 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 3.098 ns                 ;
; 3.125 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 3.127 ns                 ;
; 3.134 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 3.135 ns                 ;
; 3.134 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 3.135 ns                 ;
; 3.138 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 3.140 ns                 ;
; 3.146 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 3.147 ns                 ;
; 3.157 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; -0.030 ns                  ; 3.127 ns                 ;
; 3.172 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 3.173 ns                 ;
; 3.183 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; -0.030 ns                  ; 3.153 ns                 ;
; 3.199 ns                                ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 3.201 ns                 ;
; 3.207 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 3.209 ns                 ;
; 3.227 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 3.229 ns                 ;
; 3.277 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 3.279 ns                 ;
; 3.277 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 3.279 ns                 ;
; 3.277 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 3.279 ns                 ;
; 3.277 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 3.279 ns                 ;
; 3.277 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 3.279 ns                 ;
; 3.277 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 3.279 ns                 ;
; 3.277 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 3.279 ns                 ;
; 3.277 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 3.279 ns                 ;
; 3.291 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 3.292 ns                 ;
; 3.291 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 3.292 ns                 ;
; 3.296 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 3.298 ns                 ;
; 3.305 ns                                ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 3.307 ns                 ;
; 3.314 ns                                ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.031 ns                   ; 3.345 ns                 ;
; 3.318 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 3.320 ns                 ;
; 3.338 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 3.340 ns                 ;
; 3.358 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 3.360 ns                 ;
; 3.406 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 3.408 ns                 ;
; 3.445 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.032 ns                   ; 3.477 ns                 ;
; 3.445 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.032 ns                   ; 3.477 ns                 ;
; 3.445 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.032 ns                   ; 3.477 ns                 ;
; 3.447 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 3.449 ns                 ;
; 3.449 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.031 ns                   ; 3.480 ns                 ;
; 3.449 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.031 ns                   ; 3.480 ns                 ;
; 3.481 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.000 ns                   ; 3.481 ns                 ;
; 3.481 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.000 ns                   ; 3.481 ns                 ;
; 3.481 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.000 ns                   ; 3.481 ns                 ;
; 3.490 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 3.492 ns                 ;
; 3.521 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 3.522 ns                 ;
; 3.521 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 3.522 ns                 ;
; 3.555 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; -0.030 ns                  ; 3.525 ns                 ;
; 3.556 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; -0.030 ns                  ; 3.526 ns                 ;
; 3.557 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; -0.030 ns                  ; 3.527 ns                 ;
; 3.559 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; -0.030 ns                  ; 3.529 ns                 ;
; 3.559 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 3.561 ns                 ;
; 3.608 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; -0.030 ns                  ; 3.578 ns                 ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu)          ;                                                              ;            ;          ;                            ;                            ;                          ;
+-----------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; tsu                                                                                                                      ;
+-------+--------------+------------+------------+--------------------------------------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From       ; To                                                           ; To Clock ;
+-------+--------------+------------+------------+--------------------------------------------------------------+----------+
; N/A   ; None         ; 8.939 ns   ; FLAGB      ; async_usb:usb1|FX_state~4                                    ; IF_clk   ;
; N/A   ; None         ; 8.924 ns   ; FLAGC      ; async_usb:usb1|FX_state~4                                    ; IF_clk   ;
; N/A   ; None         ; 8.799 ns   ; FLAGB      ; async_usb:usb1|FX_state~2                                    ; IF_clk   ;
; N/A   ; None         ; 8.784 ns   ; FLAGC      ; async_usb:usb1|FX_state~2                                    ; IF_clk   ;
; N/A   ; None         ; 8.504 ns   ; FLAGB      ; async_usb:usb1|FX_state~3                                    ; IF_clk   ;
; N/A   ; None         ; 8.489 ns   ; FLAGC      ; async_usb:usb1|FX_state~3                                    ; IF_clk   ;
; N/A   ; None         ; 8.245 ns   ; FLAGB      ; async_usb:usb1|FX_state~5                                    ; IF_clk   ;
; N/A   ; None         ; 8.230 ns   ; FLAGC      ; async_usb:usb1|FX_state~5                                    ; IF_clk   ;
; N/A   ; None         ; 7.988 ns   ; MDOUT[0]   ; NWire_rcv:MDC[0].M_IQ|d0                                     ; IF_clk   ;
; N/A   ; None         ; 7.904 ns   ; CDOUT_P    ; NWire_rcv:P_MIC|d0                                           ; IF_clk   ;
; N/A   ; None         ; 7.823 ns   ; MDOUT[1]   ; NWire_rcv:MDC[1].M_IQ|d0                                     ; IF_clk   ;
; N/A   ; None         ; 7.595 ns   ; FLAGB      ; async_usb:usb1|FX_state~6                                    ; IF_clk   ;
; N/A   ; None         ; 7.580 ns   ; FLAGC      ; async_usb:usb1|FX_state~6                                    ; IF_clk   ;
; N/A   ; None         ; 7.368 ns   ; MDOUT[2]   ; NWire_rcv:MDC[2].M_IQ|d0                                     ; IF_clk   ;
; N/A   ; None         ; 7.286 ns   ; FLAGA      ; async_usb:usb1|FX_state~3                                    ; IF_clk   ;
; N/A   ; None         ; 7.284 ns   ; FLAGA      ; async_usb:usb1|FX_state~5                                    ; IF_clk   ;
; N/A   ; None         ; 7.118 ns   ; A12        ; NWire_rcv:SPD|d0                                             ; IF_clk   ;
; N/A   ; None         ; 6.935 ns   ; FLAGA      ; async_usb:usb1|FX_state~4                                    ; IF_clk   ;
; N/A   ; None         ; 6.846 ns   ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK  ;
; N/A   ; None         ; 6.786 ns   ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK  ;
; N/A   ; None         ; 6.780 ns   ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK  ;
; N/A   ; None         ; 6.549 ns   ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK  ;
; N/A   ; None         ; 6.489 ns   ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK  ;
; N/A   ; None         ; 6.470 ns   ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK  ;
; N/A   ; None         ; 6.418 ns   ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK  ;
; N/A   ; None         ; 6.350 ns   ; FX2_FD[1]  ; async_usb:usb1|Rx_fifo_wdata[9]                              ; IF_clk   ;
; N/A   ; None         ; 6.172 ns   ; FX2_FD[0]  ; async_usb:usb1|Rx_fifo_wdata[8]                              ; IF_clk   ;
; N/A   ; None         ; 5.973 ns   ; FX2_FD[6]  ; async_usb:usb1|Rx_fifo_wdata[14]                             ; IF_clk   ;
; N/A   ; None         ; 5.927 ns   ; FX2_FD[3]  ; async_usb:usb1|Rx_fifo_wdata[11]                             ; IF_clk   ;
; N/A   ; None         ; 5.909 ns   ; FX2_FD[5]  ; async_usb:usb1|Rx_fifo_wdata[13]                             ; IF_clk   ;
; N/A   ; None         ; 5.901 ns   ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK  ;
; N/A   ; None         ; 5.897 ns   ; PTT_in     ; debounce:de_PTT|pb_history[0]                                ; IF_clk   ;
; N/A   ; None         ; 5.892 ns   ; FX2_FD[2]  ; async_usb:usb1|Rx_fifo_wdata[10]                             ; IF_clk   ;
; N/A   ; None         ; 5.666 ns   ; FLAGB      ; sp_rcv_ctrl:SPC|sp_state                                     ; IF_clk   ;
; N/A   ; None         ; 5.641 ns   ; GPIO_IN[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK  ;
; N/A   ; None         ; 5.595 ns   ; GPIO_IN[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK  ;
; N/A   ; None         ; 5.579 ns   ; GPIO_IN[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK  ;
; N/A   ; None         ; 5.555 ns   ; FX2_FD[4]  ; async_usb:usb1|Rx_fifo_wdata[12]                             ; IF_clk   ;
; N/A   ; None         ; 5.438 ns   ; DOUT       ; I2S_rcv:J_IQ|d0                                              ; IF_clk   ;
; N/A   ; None         ; 5.291 ns   ; FX2_FD[8]  ; async_usb:usb1|Rx_fifo_wdata[0]                              ; IF_clk   ;
; N/A   ; None         ; 5.290 ns   ; FX2_FD[9]  ; async_usb:usb1|Rx_fifo_wdata[1]                              ; IF_clk   ;
; N/A   ; None         ; 5.285 ns   ; FX2_FD[10] ; async_usb:usb1|Rx_fifo_wdata[2]                              ; IF_clk   ;
; N/A   ; None         ; 5.280 ns   ; FX2_FD[15] ; async_usb:usb1|Rx_fifo_wdata[7]                              ; IF_clk   ;
; N/A   ; None         ; 5.277 ns   ; FX2_FD[11] ; async_usb:usb1|Rx_fifo_wdata[3]                              ; IF_clk   ;
; N/A   ; None         ; 5.271 ns   ; FX2_FD[14] ; async_usb:usb1|Rx_fifo_wdata[6]                              ; IF_clk   ;
; N/A   ; None         ; 5.265 ns   ; FX2_FD[13] ; async_usb:usb1|Rx_fifo_wdata[5]                              ; IF_clk   ;
; N/A   ; None         ; 5.251 ns   ; FX2_FD[12] ; async_usb:usb1|Rx_fifo_wdata[4]                              ; IF_clk   ;
; N/A   ; None         ; 5.208 ns   ; FX2_FD[7]  ; async_usb:usb1|Rx_fifo_wdata[15]                             ; IF_clk   ;
; N/A   ; None         ; 5.199 ns   ; GPIO_IN[7] ; debounce:de_PTT|pb_history[0]                                ; IF_clk   ;
; N/A   ; None         ; 5.161 ns   ; GPIO_IN[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK  ;
; N/A   ; None         ; 5.057 ns   ; A5         ; NWire_rcv:p_ser|d0                                           ; IF_clk   ;
; N/A   ; None         ; 4.978 ns   ; GPIO_IN[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK  ;
; N/A   ; None         ; 4.950 ns   ; GPIO_IN[6] ; debounce:de_dot|pb_history[0]                                ; IF_clk   ;
; N/A   ; None         ; 4.934 ns   ; GPIO_IN[5] ; debounce:de_dash|pb_history[0]                               ; IF_clk   ;
; N/A   ; None         ; 4.850 ns   ; GPIO_IN[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK  ;
; N/A   ; None         ; 4.797 ns   ; GPIO_IN[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK  ;
; N/A   ; None         ; 4.663 ns   ; C23        ; cdc_sync:cdc_c23|q1[0]                                       ; IF_clk   ;
; N/A   ; None         ; 4.578 ns   ; GPIO_IN[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK  ;
; N/A   ; None         ; 4.520 ns   ; CDOUT      ; I2S_rcv:J_MIC|d0                                             ; IF_clk   ;
; N/A   ; None         ; 4.433 ns   ; A6         ; NWire_rcv:m_ser|d0                                           ; IF_clk   ;
; N/A   ; None         ; 4.268 ns   ; C22        ; cdc_sync:cdc_c22|q1[0]                                       ; IF_clk   ;
; N/A   ; None         ; 4.148 ns   ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; SPI_SCK  ;
; N/A   ; None         ; 3.776 ns   ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK  ;
; N/A   ; None         ; 3.774 ns   ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; SPI_SCK  ;
; N/A   ; None         ; 3.743 ns   ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK  ;
; N/A   ; None         ; 3.471 ns   ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK  ;
; N/A   ; None         ; 3.470 ns   ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; SPI_SCK  ;
; N/A   ; None         ; 3.470 ns   ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; SPI_SCK  ;
; N/A   ; None         ; 3.466 ns   ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; SPI_SCK  ;
; N/A   ; None         ; 3.466 ns   ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK  ;
; N/A   ; None         ; 3.465 ns   ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK  ;
; N/A   ; None         ; 3.319 ns   ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK  ;
; N/A   ; None         ; 1.657 ns   ; C5         ; I2S_rcv:J_IQ|bc0                                             ; IF_clk   ;
+-------+--------------+------------+------------+--------------------------------------------------------------+----------+


+------------------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                          ;
+-------+--------------+------------+--------------------------------------------------------------+--------------+------------+
; Slack ; Required tco ; Actual tco ; From                                                         ; To           ; From Clock ;
+-------+--------------+------------+--------------------------------------------------------------+--------------+------------+
; N/A   ; None         ; 17.751 ns  ; led_blinker:BLINK_D1|led_timer[7]                            ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 17.704 ns  ; led_blinker:BLINK_D1|led_timer[4]                            ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 17.567 ns  ; led_blinker:BLINK_D1|led_timer[5]                            ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 17.554 ns  ; led_blinker:BLINK_D1|led_timer[3]                            ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 17.378 ns  ; led_blinker:BLINK_D1|led_timer[6]                            ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 17.357 ns  ; led_blinker:BLINK_D4|led_timer[22]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 17.259 ns  ; led_blinker:BLINK_D1|led_timer[9]                            ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 17.251 ns  ; led_blinker:BLINK_D1|led_timer[2]                            ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 17.238 ns  ; led_blinker:BLINK_D4|led_timer[10]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 17.147 ns  ; led_blinker:BLINK_D4|led_timer[2]                            ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 17.078 ns  ; led_blinker:BLINK_D1|led_timer[10]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 17.068 ns  ; led_blinker:BLINK_D4|led_timer[9]                            ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 17.056 ns  ; led_blinker:BLINK_D1|led_timer[0]                            ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 16.896 ns  ; led_blinker:BLINK_D4|led_timer[3]                            ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 16.895 ns  ; led_blinker:BLINK_D4|led_timer[23]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 16.888 ns  ; led_blinker:BLINK_D1|led_timer[1]                            ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 16.872 ns  ; led_blinker:BLINK_D4|led_timer[21]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 16.856 ns  ; led_blinker:BLINK_D4|led_timer[7]                            ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 16.819 ns  ; led_blinker:BLINK_D4|led_timer[4]                            ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 16.746 ns  ; led_blinker:BLINK_D1|led_timer[8]                            ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 16.705 ns  ; led_blinker:BLINK_D4|led_timer[1]                            ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 16.686 ns  ; led_blinker:BLINK_D1|led_timer[18]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 16.671 ns  ; led_blinker:BLINK_D4|led_timer[5]                            ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 16.651 ns  ; led_blinker:BLINK_D4|led_timer[20]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 16.581 ns  ; led_blinker:BLINK_D1|led_timer[21]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 16.530 ns  ; led_blinker:BLINK_D4|led_timer[0]                            ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 16.517 ns  ; led_blinker:BLINK_D4|led_timer[19]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 16.493 ns  ; led_blinker:BLINK_D4|led_timer[6]                            ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 16.290 ns  ; led_blinker:BLINK_D1|led_timer[12]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 16.230 ns  ; led_blinker:BLINK_D1|led_timer[19]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 16.107 ns  ; led_blinker:BLINK_D1|led_timer[20]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 16.103 ns  ; led_blinker:BLINK_D1|led_timer[14]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 16.063 ns  ; led_blinker:BLINK_D4|led_timer[18]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 16.035 ns  ; led_blinker:BLINK_D4|led_timer[12]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 15.964 ns  ; led_blinker:BLINK_D1|led_timer[13]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 15.853 ns  ; led_blinker:BLINK_D4|led_timer[11]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 15.835 ns  ; led_blinker:BLINK_D1|led_timer[16]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 15.724 ns  ; led_blinker:BLINK_D1|led_timer[23]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 15.690 ns  ; led_blinker:BLINK_D1|led_timer[15]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 15.678 ns  ; led_blinker:BLINK_D1|led_timer[11]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 15.658 ns  ; led_blinker:BLINK_D4|led_timer[13]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 15.654 ns  ; led_blinker:BLINK_D1|led_timer[22]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 15.649 ns  ; led_blinker:BLINK_D4|led_timer[24]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 15.494 ns  ; led_blinker:BLINK_D4|led_timer[8]                            ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 15.362 ns  ; led_blinker:BLINK_D1|LED_state~3                             ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 15.326 ns  ; led_blinker:BLINK_D1|led_timer[25]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 15.318 ns  ; led_blinker:BLINK_D1|LED_state~2                             ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 15.214 ns  ; led_blinker:BLINK_D4|led_timer[16]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 15.171 ns  ; led_blinker:BLINK_D1|led_timer[17]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 15.169 ns  ; led_blinker:BLINK_D4|led_timer[17]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 15.146 ns  ; led_blinker:BLINK_D1|led_timer[24]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 14.946 ns  ; led_blinker:BLINK_D4|led_timer[15]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 14.707 ns  ; led_blinker:BLINK_D4|led_timer[14]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 14.368 ns  ; led_blinker:BLINK_D4|led_timer[25]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 14.056 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[13]   ; IF_clk     ;
; N/A   ; None         ; 13.985 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[14]   ; IF_clk     ;
; N/A   ; None         ; 13.915 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[6]    ; IF_clk     ;
; N/A   ; None         ; 13.878 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[9]    ; IF_clk     ;
; N/A   ; None         ; 13.865 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[3]    ; IF_clk     ;
; N/A   ; None         ; 13.823 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[2]    ; IF_clk     ;
; N/A   ; None         ; 13.665 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[5]    ; IF_clk     ;
; N/A   ; None         ; 13.633 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[3]    ; IF_clk     ;
; N/A   ; None         ; 13.553 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[13]   ; IF_clk     ;
; N/A   ; None         ; 13.550 ns  ; led_blinker:BLINK_D4|LED_state~3                             ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 13.499 ns  ; led_blinker:BLINK_D1|led_cnt[2]                              ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 13.472 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[14]   ; IF_clk     ;
; N/A   ; None         ; 13.380 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[6]    ; IF_clk     ;
; N/A   ; None         ; 13.362 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[9]    ; IF_clk     ;
; N/A   ; None         ; 13.279 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[2]    ; IF_clk     ;
; N/A   ; None         ; 13.204 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[4]    ; IF_clk     ;
; N/A   ; None         ; 13.186 ns  ; led_blinker:BLINK_D1|led_cnt[3]                              ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 13.173 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[7]    ; IF_clk     ;
; N/A   ; None         ; 13.160 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[5]    ; IF_clk     ;
; N/A   ; None         ; 13.117 ns  ; led_blinker:BLINK_D4|LED_state~2                             ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 13.065 ns  ; led_blinker:BLINK_D1|led_cnt[4]                              ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 13.000 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[0]    ; IF_clk     ;
; N/A   ; None         ; 12.837 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[11]   ; IF_clk     ;
; N/A   ; None         ; 12.811 ns  ; I2S_xmit:J_LRAudio|outbit                                    ; C4           ; C5         ;
; N/A   ; None         ; 12.730 ns  ; led_blinker:BLINK_D4|led_cnt[2]                              ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 12.719 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[1]    ; IF_clk     ;
; N/A   ; None         ; 12.697 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[4]    ; IF_clk     ;
; N/A   ; None         ; 12.687 ns  ; led_blinker:BLINK_D4|led_cnt[3]                              ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 12.657 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[7]    ; IF_clk     ;
; N/A   ; None         ; 12.627 ns  ; FIFO:SPF|q[5]                                                ; FX2_FD[13]   ; IF_clk     ;
; N/A   ; None         ; 12.482 ns  ; led_blinker:BLINK_D1|led_code[0]                             ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 12.460 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[0]    ; IF_clk     ;
; N/A   ; None         ; 12.407 ns  ; I2S_xmit:J_IQPWM|outbit                                      ; C12          ; C5         ;
; N/A   ; None         ; 12.387 ns  ; led_blinker:BLINK_D4|led_cnt[4]                              ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 12.336 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[11]   ; IF_clk     ;
; N/A   ; None         ; 12.328 ns  ; FIFO:SPF|q[6]                                                ; FX2_FD[14]   ; IF_clk     ;
; N/A   ; None         ; 12.252 ns  ; FIFO:SPF|q[14]                                               ; FX2_FD[6]    ; IF_clk     ;
; N/A   ; None         ; 12.179 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[1]    ; IF_clk     ;
; N/A   ; None         ; 12.064 ns  ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SO       ; SPI_SCK    ;
; N/A   ; None         ; 12.041 ns  ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SO       ; SPI_SCK    ;
; N/A   ; None         ; 12.007 ns  ; FIFO:TXF|q[5]                                                ; FX2_FD[13]   ; IF_clk     ;
; N/A   ; None         ; 11.854 ns  ; FIFO:SPF|q[11]                                               ; FX2_FD[3]    ; IF_clk     ;
; N/A   ; None         ; 11.826 ns  ; FIFO:SPF|q[1]                                                ; FX2_FD[9]    ; IF_clk     ;
; N/A   ; None         ; 11.814 ns  ; FIFO:SPF|q[13]                                               ; FX2_FD[5]    ; IF_clk     ;
; N/A   ; None         ; 11.733 ns  ; led_blinker:BLINK_D4|led_code[0]                             ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 11.729 ns  ; clk_lrclk_gen:clrgen|LRCLK                                   ; C9           ; C5         ;
; N/A   ; None         ; 11.641 ns  ; FIFO:SPF|q[10]                                               ; FX2_FD[2]    ; IF_clk     ;
; N/A   ; None         ; 11.626 ns  ; FIFO:TXF|q[1]                                                ; FX2_FD[9]    ; IF_clk     ;
; N/A   ; None         ; 11.594 ns  ; IF_count[28]                                                 ; AK_reset     ; IF_clk     ;
; N/A   ; None         ; 11.341 ns  ; FIFO:SPF|q[12]                                               ; FX2_FD[4]    ; IF_clk     ;
; N/A   ; None         ; 11.339 ns  ; FIFO:TXF|q[11]                                               ; FX2_FD[3]    ; IF_clk     ;
; N/A   ; None         ; 11.144 ns  ; FIFO:SPF|q[4]                                                ; FX2_FD[12]   ; IF_clk     ;
; N/A   ; None         ; 11.102 ns  ; FIFO:SPF|q[15]                                               ; FX2_FD[7]    ; IF_clk     ;
; N/A   ; None         ; 11.035 ns  ; FIFO:TXF|q[10]                                               ; FX2_FD[2]    ; IF_clk     ;
; N/A   ; None         ; 10.845 ns  ; FIFO:SPF|q[2]                                                ; FX2_FD[10]   ; IF_clk     ;
; N/A   ; None         ; 10.808 ns  ; FIFO:SPF|q[8]                                                ; FX2_FD[0]    ; IF_clk     ;
; N/A   ; None         ; 10.767 ns  ; FIFO:SPF|q[0]                                                ; FX2_FD[8]    ; IF_clk     ;
; N/A   ; None         ; 10.747 ns  ; FIFO:SPF|q[7]                                                ; FX2_FD[15]   ; IF_clk     ;
; N/A   ; None         ; 10.672 ns  ; FIFO:TXF|q[9]                                                ; FX2_FD[1]    ; IF_clk     ;
; N/A   ; None         ; 10.662 ns  ; FIFO:TXF|q[7]                                                ; FX2_FD[15]   ; IF_clk     ;
; N/A   ; None         ; 10.654 ns  ; FIFO:TXF|q[14]                                               ; FX2_FD[6]    ; IF_clk     ;
; N/A   ; None         ; 10.613 ns  ; FIFO:SPF|q[3]                                                ; FX2_FD[11]   ; IF_clk     ;
; N/A   ; None         ; 10.601 ns  ; FIFO:SPF|q[9]                                                ; FX2_FD[1]    ; IF_clk     ;
; N/A   ; None         ; 10.591 ns  ; FIFO:TXF|q[15]                                               ; FX2_FD[7]    ; IF_clk     ;
; N/A   ; None         ; 10.566 ns  ; NWire_xmit:ser_no|NW_state~3                                 ; C18          ; IF_clk     ;
; N/A   ; None         ; 10.561 ns  ; FIFO:TXF|q[2]                                                ; FX2_FD[10]   ; IF_clk     ;
; N/A   ; None         ; 10.554 ns  ; clk_lrclk_gen:lrgen|LRCLK                                    ; C7           ; C5         ;
; N/A   ; None         ; 10.549 ns  ; NWire_xmit:ser_no|NW_state~4                                 ; C18          ; IF_clk     ;
; N/A   ; None         ; 10.498 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[10]   ; IF_clk     ;
; N/A   ; None         ; 10.446 ns  ; FIFO:TXF|q[4]                                                ; FX2_FD[12]   ; IF_clk     ;
; N/A   ; None         ; 10.406 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[10]   ; IF_clk     ;
; N/A   ; None         ; 10.362 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[8]    ; IF_clk     ;
; N/A   ; None         ; 10.353 ns  ; NWire_xmit:ser_no|NW_state~2                                 ; C18          ; IF_clk     ;
; N/A   ; None         ; 10.352 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[15]   ; IF_clk     ;
; N/A   ; None         ; 10.336 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[12]   ; IF_clk     ;
; N/A   ; None         ; 10.271 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[8]    ; IF_clk     ;
; N/A   ; None         ; 10.268 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[15]   ; IF_clk     ;
; N/A   ; None         ; 10.259 ns  ; FIFO:TXF|q[6]                                                ; FX2_FD[14]   ; IF_clk     ;
; N/A   ; None         ; 10.244 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[12]   ; IF_clk     ;
; N/A   ; None         ; 10.213 ns  ; FIFO:TXF|q[8]                                                ; FX2_FD[0]    ; IF_clk     ;
; N/A   ; None         ; 10.179 ns  ; IF_conf[1]                                                   ; DEBUG_LED1   ; IF_clk     ;
; N/A   ; None         ; 10.137 ns  ; clk_lrclk_gen:clrgen|BCLK                                    ; C8           ; C5         ;
; N/A   ; None         ; 10.124 ns  ; FIFO:TXF|q[13]                                               ; FX2_FD[5]    ; IF_clk     ;
; N/A   ; None         ; 10.005 ns  ; FIFO:TXF|q[0]                                                ; FX2_FD[8]    ; IF_clk     ;
; N/A   ; None         ; 9.717 ns   ; IF_conf[1]                                                   ; C48_clk      ; IF_clk     ;
; N/A   ; None         ; 9.663 ns   ; FIFO:TXF|q[12]                                               ; FX2_FD[4]    ; IF_clk     ;
; N/A   ; None         ; 9.607 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; GPIO_OUT[0]  ; SPI_SCK    ;
; N/A   ; None         ; 9.545 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; GPIO_OUT[13] ; SPI_SCK    ;
; N/A   ; None         ; 9.502 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; GPIO_OUT[10] ; SPI_SCK    ;
; N/A   ; None         ; 9.500 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; GPIO_OUT[11] ; SPI_SCK    ;
; N/A   ; None         ; 9.495 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; GPIO_OUT[14] ; SPI_SCK    ;
; N/A   ; None         ; 9.492 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; GPIO_OUT[15] ; SPI_SCK    ;
; N/A   ; None         ; 9.491 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; GPIO_OUT[12] ; SPI_SCK    ;
; N/A   ; None         ; 9.404 ns   ; NWire_xmit:CCxmit|NW_state~2                                 ; CC           ; IF_clk     ;
; N/A   ; None         ; 9.307 ns   ; NWire_xmit:P_IQPWM|NW_state~2                                ; C19          ; IF_clk     ;
; N/A   ; None         ; 9.297 ns   ; FIFO:TXF|q[3]                                                ; FX2_FD[11]   ; IF_clk     ;
; N/A   ; None         ; 9.264 ns   ; NWire_xmit:P_IQPWM|NW_state~3                                ; C19          ; IF_clk     ;
; N/A   ; None         ; 9.232 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; GPIO_OUT[2]  ; SPI_SCK    ;
; N/A   ; None         ; 9.205 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; GPIO_OUT[1]  ; SPI_SCK    ;
; N/A   ; None         ; 9.162 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; GPIO_OUT[9]  ; SPI_SCK    ;
; N/A   ; None         ; 9.159 ns   ; NWire_xmit:CCxmit|NW_state~4                                 ; CC           ; IF_clk     ;
; N/A   ; None         ; 9.117 ns   ; NWire_xmit:CCxmit|NW_state~3                                 ; CC           ; IF_clk     ;
; N/A   ; None         ; 9.034 ns   ; NWire_xmit:ser_no|id[0]                                      ; C18          ; IF_clk     ;
; N/A   ; None         ; 9.029 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; GPIO_OUT[6]  ; SPI_SCK    ;
; N/A   ; None         ; 8.979 ns   ; NWire_xmit:P_IQPWM|NW_state~4                                ; C19          ; IF_clk     ;
; N/A   ; None         ; 8.862 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; GPIO_OUT[3]  ; SPI_SCK    ;
; N/A   ; None         ; 8.861 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; GPIO_OUT[4]  ; SPI_SCK    ;
; N/A   ; None         ; 8.859 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; GPIO_OUT[5]  ; SPI_SCK    ;
; N/A   ; None         ; 8.840 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; GPIO_OUT[7]  ; SPI_SCK    ;
; N/A   ; None         ; 8.829 ns   ; IF_Rx_ctrl_0[0]                                              ; DEBUG_LED2   ; IF_clk     ;
; N/A   ; None         ; 8.803 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; GPIO_OUT[8]  ; SPI_SCK    ;
; N/A   ; None         ; 8.649 ns   ; NWire_xmit:CCxmit|id[0]                                      ; CC           ; IF_clk     ;
; N/A   ; None         ; 8.418 ns   ; IF_DFS1                                                      ; C14          ; IF_clk     ;
; N/A   ; None         ; 8.417 ns   ; IF_DFS0                                                      ; C13          ; IF_clk     ;
; N/A   ; None         ; 8.137 ns   ; NWire_xmit:P_IQPWM|id[0]                                     ; C19          ; IF_clk     ;
; N/A   ; None         ; 7.978 ns   ; async_usb:usb1|SLRD                                          ; SLRD         ; IF_clk     ;
; N/A   ; None         ; 7.958 ns   ; async_usb:usb1|FIFO_ADR[0]                                   ; FIFO_ADR[0]  ; IF_clk     ;
; N/A   ; None         ; 7.812 ns   ; async_usb:usb1|SLOE                                          ; SLOE         ; IF_clk     ;
; N/A   ; None         ; 7.724 ns   ; sp_rcv_ctrl:SPC|trigger                                      ; C21          ; IF_clk     ;
; N/A   ; None         ; 7.610 ns   ; async_usb:usb1|FIFO_ADR[1]                                   ; FIFO_ADR[1]  ; IF_clk     ;
; N/A   ; None         ; 7.567 ns   ; async_usb:usb1|SLWR                                          ; SLWR         ; IF_clk     ;
; N/A   ; None         ; 7.391 ns   ; NWire_xmit:M_LRAudio|NW_state~2                              ; C24          ; IF_clk     ;
; N/A   ; None         ; 7.053 ns   ; NWire_xmit:M_LRAudio|NW_state~4                              ; C24          ; IF_clk     ;
; N/A   ; None         ; 6.767 ns   ; NWire_xmit:M_LRAudio|id[0]                                   ; C24          ; IF_clk     ;
; N/A   ; None         ; 6.633 ns   ; NWire_xmit:M_LRAudio|NW_state~3                              ; C24          ; IF_clk     ;
+-------+--------------+------------+--------------------------------------------------------------+--------------+------------+


+-----------------------------------------------------------------+
; tpd                                                             ;
+-------+-------------------+-----------------+---------+---------+
; Slack ; Required P2P Time ; Actual P2P Time ; From    ; To      ;
+-------+-------------------+-----------------+---------+---------+
; N/A   ; None              ; 11.337 ns       ; SDOBACK ; FX2_PE1 ;
; N/A   ; None              ; 8.438 ns        ; IF_clk  ; C48_clk ;
; N/A   ; None              ; 7.598 ns        ; C5      ; C6      ;
+-------+-------------------+-----------------+---------+---------+


+--------------------------------------------------------------------------------------------------------------------------------+
; th                                                                                                                             ;
+---------------+-------------+-----------+------------+--------------------------------------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From       ; To                                                           ; To Clock ;
+---------------+-------------+-----------+------------+--------------------------------------------------------------+----------+
; N/A           ; None        ; -1.391 ns ; C5         ; I2S_rcv:J_IQ|bc0                                             ; IF_clk   ;
; N/A           ; None        ; -3.053 ns ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK  ;
; N/A           ; None        ; -3.199 ns ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK  ;
; N/A           ; None        ; -3.200 ns ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; SPI_SCK  ;
; N/A           ; None        ; -3.200 ns ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK  ;
; N/A           ; None        ; -3.204 ns ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; SPI_SCK  ;
; N/A           ; None        ; -3.204 ns ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; SPI_SCK  ;
; N/A           ; None        ; -3.205 ns ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK  ;
; N/A           ; None        ; -3.477 ns ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK  ;
; N/A           ; None        ; -3.508 ns ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; SPI_SCK  ;
; N/A           ; None        ; -3.510 ns ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK  ;
; N/A           ; None        ; -3.638 ns ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK  ;
; N/A           ; None        ; -3.882 ns ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; SPI_SCK  ;
; N/A           ; None        ; -4.002 ns ; C22        ; cdc_sync:cdc_c22|q1[0]                                       ; IF_clk   ;
; N/A           ; None        ; -4.167 ns ; A6         ; NWire_rcv:m_ser|d0                                           ; IF_clk   ;
; N/A           ; None        ; -4.254 ns ; CDOUT      ; I2S_rcv:J_MIC|d0                                             ; IF_clk   ;
; N/A           ; None        ; -4.312 ns ; GPIO_IN[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK  ;
; N/A           ; None        ; -4.397 ns ; C23        ; cdc_sync:cdc_c23|q1[0]                                       ; IF_clk   ;
; N/A           ; None        ; -4.531 ns ; GPIO_IN[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK  ;
; N/A           ; None        ; -4.549 ns ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK  ;
; N/A           ; None        ; -4.584 ns ; GPIO_IN[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK  ;
; N/A           ; None        ; -4.648 ns ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK  ;
; N/A           ; None        ; -4.668 ns ; GPIO_IN[5] ; debounce:de_dash|pb_history[0]                               ; IF_clk   ;
; N/A           ; None        ; -4.684 ns ; GPIO_IN[6] ; debounce:de_dot|pb_history[0]                                ; IF_clk   ;
; N/A           ; None        ; -4.712 ns ; GPIO_IN[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK  ;
; N/A           ; None        ; -4.791 ns ; A5         ; NWire_rcv:p_ser|d0                                           ; IF_clk   ;
; N/A           ; None        ; -4.891 ns ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK  ;
; N/A           ; None        ; -4.895 ns ; GPIO_IN[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK  ;
; N/A           ; None        ; -4.918 ns ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK  ;
; N/A           ; None        ; -4.933 ns ; GPIO_IN[7] ; debounce:de_PTT|pb_history[0]                                ; IF_clk   ;
; N/A           ; None        ; -4.942 ns ; FX2_FD[7]  ; async_usb:usb1|Rx_fifo_wdata[15]                             ; IF_clk   ;
; N/A           ; None        ; -4.985 ns ; FX2_FD[12] ; async_usb:usb1|Rx_fifo_wdata[4]                              ; IF_clk   ;
; N/A           ; None        ; -4.999 ns ; FX2_FD[13] ; async_usb:usb1|Rx_fifo_wdata[5]                              ; IF_clk   ;
; N/A           ; None        ; -5.005 ns ; FX2_FD[14] ; async_usb:usb1|Rx_fifo_wdata[6]                              ; IF_clk   ;
; N/A           ; None        ; -5.011 ns ; FX2_FD[11] ; async_usb:usb1|Rx_fifo_wdata[3]                              ; IF_clk   ;
; N/A           ; None        ; -5.014 ns ; FX2_FD[15] ; async_usb:usb1|Rx_fifo_wdata[7]                              ; IF_clk   ;
; N/A           ; None        ; -5.019 ns ; FX2_FD[10] ; async_usb:usb1|Rx_fifo_wdata[2]                              ; IF_clk   ;
; N/A           ; None        ; -5.024 ns ; FX2_FD[9]  ; async_usb:usb1|Rx_fifo_wdata[1]                              ; IF_clk   ;
; N/A           ; None        ; -5.025 ns ; FX2_FD[8]  ; async_usb:usb1|Rx_fifo_wdata[0]                              ; IF_clk   ;
; N/A           ; None        ; -5.172 ns ; DOUT       ; I2S_rcv:J_IQ|d0                                              ; IF_clk   ;
; N/A           ; None        ; -5.194 ns ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK  ;
; N/A           ; None        ; -5.270 ns ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK  ;
; N/A           ; None        ; -5.289 ns ; FX2_FD[4]  ; async_usb:usb1|Rx_fifo_wdata[12]                             ; IF_clk   ;
; N/A           ; None        ; -5.313 ns ; GPIO_IN[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK  ;
; N/A           ; None        ; -5.329 ns ; GPIO_IN[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK  ;
; N/A           ; None        ; -5.375 ns ; GPIO_IN[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK  ;
; N/A           ; None        ; -5.400 ns ; FLAGB      ; sp_rcv_ctrl:SPC|sp_state                                     ; IF_clk   ;
; N/A           ; None        ; -5.535 ns ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK  ;
; N/A           ; None        ; -5.626 ns ; FX2_FD[2]  ; async_usb:usb1|Rx_fifo_wdata[10]                             ; IF_clk   ;
; N/A           ; None        ; -5.631 ns ; PTT_in     ; debounce:de_PTT|pb_history[0]                                ; IF_clk   ;
; N/A           ; None        ; -5.643 ns ; FX2_FD[5]  ; async_usb:usb1|Rx_fifo_wdata[13]                             ; IF_clk   ;
; N/A           ; None        ; -5.661 ns ; FX2_FD[3]  ; async_usb:usb1|Rx_fifo_wdata[11]                             ; IF_clk   ;
; N/A           ; None        ; -5.707 ns ; FX2_FD[6]  ; async_usb:usb1|Rx_fifo_wdata[14]                             ; IF_clk   ;
; N/A           ; None        ; -5.906 ns ; FX2_FD[0]  ; async_usb:usb1|Rx_fifo_wdata[8]                              ; IF_clk   ;
; N/A           ; None        ; -6.084 ns ; FX2_FD[1]  ; async_usb:usb1|Rx_fifo_wdata[9]                              ; IF_clk   ;
; N/A           ; None        ; -6.669 ns ; FLAGA      ; async_usb:usb1|FX_state~4                                    ; IF_clk   ;
; N/A           ; None        ; -6.852 ns ; A12        ; NWire_rcv:SPD|d0                                             ; IF_clk   ;
; N/A           ; None        ; -7.018 ns ; FLAGA      ; async_usb:usb1|FX_state~5                                    ; IF_clk   ;
; N/A           ; None        ; -7.020 ns ; FLAGA      ; async_usb:usb1|FX_state~3                                    ; IF_clk   ;
; N/A           ; None        ; -7.102 ns ; MDOUT[2]   ; NWire_rcv:MDC[2].M_IQ|d0                                     ; IF_clk   ;
; N/A           ; None        ; -7.314 ns ; FLAGC      ; async_usb:usb1|FX_state~6                                    ; IF_clk   ;
; N/A           ; None        ; -7.329 ns ; FLAGB      ; async_usb:usb1|FX_state~6                                    ; IF_clk   ;
; N/A           ; None        ; -7.557 ns ; MDOUT[1]   ; NWire_rcv:MDC[1].M_IQ|d0                                     ; IF_clk   ;
; N/A           ; None        ; -7.638 ns ; CDOUT_P    ; NWire_rcv:P_MIC|d0                                           ; IF_clk   ;
; N/A           ; None        ; -7.722 ns ; MDOUT[0]   ; NWire_rcv:MDC[0].M_IQ|d0                                     ; IF_clk   ;
; N/A           ; None        ; -7.964 ns ; FLAGC      ; async_usb:usb1|FX_state~5                                    ; IF_clk   ;
; N/A           ; None        ; -7.979 ns ; FLAGB      ; async_usb:usb1|FX_state~5                                    ; IF_clk   ;
; N/A           ; None        ; -8.223 ns ; FLAGC      ; async_usb:usb1|FX_state~3                                    ; IF_clk   ;
; N/A           ; None        ; -8.238 ns ; FLAGB      ; async_usb:usb1|FX_state~3                                    ; IF_clk   ;
; N/A           ; None        ; -8.518 ns ; FLAGC      ; async_usb:usb1|FX_state~2                                    ; IF_clk   ;
; N/A           ; None        ; -8.533 ns ; FLAGB      ; async_usb:usb1|FX_state~2                                    ; IF_clk   ;
; N/A           ; None        ; -8.658 ns ; FLAGC      ; async_usb:usb1|FX_state~4                                    ; IF_clk   ;
; N/A           ; None        ; -8.673 ns ; FLAGB      ; async_usb:usb1|FX_state~4                                    ; IF_clk   ;
+---------------+-------------+-----------+------------+--------------------------------------------------------------+----------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Timing Assignments                                                                                                              ;
+------------+---------+------+-------------------------+-------------+-------------------------------------------------------------------+
; Option     ; Setting ; From ; To                      ; Entity Name ; Help                                                              ;
+------------+---------+------+-------------------------+-------------+-------------------------------------------------------------------+
; Multicycle ; 4       ; *    ; NWire_rcv:M_IQ|pass     ;             ; No element named NWire_rcv:M_IQ|pass was found in the netlist     ;
; Multicycle ; 4       ; *    ; NWire_rcv:M_IQ|tb_width ;             ; No element named NWire_rcv:M_IQ|tb_width was found in the netlist ;
+------------+---------+------+-------------------------+-------------+-------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue Jan 11 20:14:14 2011
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off Ozy_Janus -c Ozy_Janus --timing_analysis_only
Warning: Clock latency analysis for PLL offsets is supported for the current device family, but is not enabled
Warning: PLL "clkmult3:cm3|altpll:altpll_component|_clk0" input frequency requirement of 144.01 MHz overrides default required fmax of 96.01 MHz -- Slack information will be reported
Warning: Found 1 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "clk_lrclk_gen:clrgen|BCLK" as buffer
Info: Found timing assignments -- calculating delays
Info: Slack time is -269 ps for clock "clkmult3:cm3|altpll:altpll_component|_clk0" between source register "NWire_rcv:MDC[2].M_IQ|DB_LEN[3][0]" and destination register "NWire_rcv:MDC[2].M_IQ|tb_width[11]"
    Info: Fmax is 138.64 MHz (period= 7.213 ns)
    Info: + Largest register to register requirement is 6.659 ns
        Info: + Setup relationship between source and destination is 6.944 ns
            Info: + Latch edge is 4.546 ns
                Info: Clock period of Destination clock "clkmult3:cm3|altpll:altpll_component|_clk0" is 6.944 ns with  offset of -2.398 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
            Info: - Launch edge is -2.398 ns
                Info: Clock period of Source clock "clkmult3:cm3|altpll:altpll_component|_clk0" is 6.944 ns with  offset of -2.398 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
        Info: + Largest clock skew is -0.021 ns
            Info: + Shortest clock path from clock "clkmult3:cm3|altpll:altpll_component|_clk0" to destination register is 2.492 ns
                Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_1; Fanout = 1; CLK Node = 'clkmult3:cm3|altpll:altpll_component|_clk0'
                Info: 2: + IC(0.916 ns) + CELL(0.000 ns) = 0.916 ns; Loc. = CLKCTRL_G3; Fanout = 1202; COMB Node = 'clkmult3:cm3|altpll:altpll_component|_clk0~clkctrl'
                Info: 3: + IC(0.910 ns) + CELL(0.666 ns) = 2.492 ns; Loc. = LCFF_X14_Y13_N19; Fanout = 11; REG Node = 'NWire_rcv:MDC[2].M_IQ|tb_width[11]'
                Info: Total cell delay = 0.666 ns ( 26.73 % )
                Info: Total interconnect delay = 1.826 ns ( 73.27 % )
            Info: - Longest clock path from clock "clkmult3:cm3|altpll:altpll_component|_clk0" to source register is 2.513 ns
                Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_1; Fanout = 1; CLK Node = 'clkmult3:cm3|altpll:altpll_component|_clk0'
                Info: 2: + IC(0.916 ns) + CELL(0.000 ns) = 0.916 ns; Loc. = CLKCTRL_G3; Fanout = 1202; COMB Node = 'clkmult3:cm3|altpll:altpll_component|_clk0~clkctrl'
                Info: 3: + IC(0.931 ns) + CELL(0.666 ns) = 2.513 ns; Loc. = LCFF_X14_Y15_N19; Fanout = 4; REG Node = 'NWire_rcv:MDC[2].M_IQ|DB_LEN[3][0]'
                Info: Total cell delay = 0.666 ns ( 26.50 % )
                Info: Total interconnect delay = 1.847 ns ( 73.50 % )
        Info: - Micro clock to output delay of source is 0.304 ns
        Info: - Micro setup delay of destination is -0.040 ns
    Info: - Longest register to register delay is 6.928 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X14_Y15_N19; Fanout = 4; REG Node = 'NWire_rcv:MDC[2].M_IQ|DB_LEN[3][0]'
        Info: 2: + IC(0.780 ns) + CELL(0.621 ns) = 1.401 ns; Loc. = LCCOMB_X14_Y15_N0; Fanout = 2; COMB Node = 'NWire_rcv:MDC[2].M_IQ|Add5~1'
        Info: 3: + IC(0.000 ns) + CELL(0.086 ns) = 1.487 ns; Loc. = LCCOMB_X14_Y15_N2; Fanout = 2; COMB Node = 'NWire_rcv:MDC[2].M_IQ|Add5~3'
        Info: 4: + IC(0.000 ns) + CELL(0.086 ns) = 1.573 ns; Loc. = LCCOMB_X14_Y15_N4; Fanout = 2; COMB Node = 'NWire_rcv:MDC[2].M_IQ|Add5~5'
        Info: 5: + IC(0.000 ns) + CELL(0.086 ns) = 1.659 ns; Loc. = LCCOMB_X14_Y15_N6; Fanout = 2; COMB Node = 'NWire_rcv:MDC[2].M_IQ|Add5~7'
        Info: 6: + IC(0.000 ns) + CELL(0.086 ns) = 1.745 ns; Loc. = LCCOMB_X14_Y15_N8; Fanout = 2; COMB Node = 'NWire_rcv:MDC[2].M_IQ|Add5~9'
        Info: 7: + IC(0.000 ns) + CELL(0.086 ns) = 1.831 ns; Loc. = LCCOMB_X14_Y15_N10; Fanout = 2; COMB Node = 'NWire_rcv:MDC[2].M_IQ|Add5~11'
        Info: 8: + IC(0.000 ns) + CELL(0.086 ns) = 1.917 ns; Loc. = LCCOMB_X14_Y15_N12; Fanout = 2; COMB Node = 'NWire_rcv:MDC[2].M_IQ|Add5~13'
        Info: 9: + IC(0.000 ns) + CELL(0.190 ns) = 2.107 ns; Loc. = LCCOMB_X14_Y15_N14; Fanout = 2; COMB Node = 'NWire_rcv:MDC[2].M_IQ|Add5~15'
        Info: 10: + IC(0.000 ns) + CELL(0.086 ns) = 2.193 ns; Loc. = LCCOMB_X14_Y15_N16; Fanout = 2; COMB Node = 'NWire_rcv:MDC[2].M_IQ|Add5~17'
        Info: 11: + IC(0.000 ns) + CELL(0.086 ns) = 2.279 ns; Loc. = LCCOMB_X14_Y15_N18; Fanout = 2; COMB Node = 'NWire_rcv:MDC[2].M_IQ|Add5~19'
        Info: 12: + IC(0.000 ns) + CELL(0.086 ns) = 2.365 ns; Loc. = LCCOMB_X14_Y15_N20; Fanout = 2; COMB Node = 'NWire_rcv:MDC[2].M_IQ|Add5~21'
        Info: 13: + IC(0.000 ns) + CELL(0.506 ns) = 2.871 ns; Loc. = LCCOMB_X14_Y15_N22; Fanout = 2; COMB Node = 'NWire_rcv:MDC[2].M_IQ|Add5~22'
        Info: 14: + IC(1.091 ns) + CELL(0.621 ns) = 4.583 ns; Loc. = LCCOMB_X13_Y15_N22; Fanout = 2; COMB Node = 'NWire_rcv:MDC[2].M_IQ|tb_width[9]~36'
        Info: 15: + IC(0.000 ns) + CELL(0.086 ns) = 4.669 ns; Loc. = LCCOMB_X13_Y15_N24; Fanout = 1; COMB Node = 'NWire_rcv:MDC[2].M_IQ|tb_width[10]~38'
        Info: 16: + IC(0.000 ns) + CELL(0.506 ns) = 5.175 ns; Loc. = LCCOMB_X13_Y15_N26; Fanout = 1; COMB Node = 'NWire_rcv:MDC[2].M_IQ|tb_width[11]~39'
        Info: 17: + IC(1.439 ns) + CELL(0.206 ns) = 6.820 ns; Loc. = LCCOMB_X14_Y13_N18; Fanout = 1; COMB Node = 'NWire_rcv:MDC[2].M_IQ|tb_width[11]~feeder'
        Info: 18: + IC(0.000 ns) + CELL(0.108 ns) = 6.928 ns; Loc. = LCFF_X14_Y13_N19; Fanout = 11; REG Node = 'NWire_rcv:MDC[2].M_IQ|tb_width[11]'
        Info: Total cell delay = 3.618 ns ( 52.22 % )
        Info: Total interconnect delay = 3.310 ns ( 47.78 % )
Warning: Can't achieve timing requirement Clock Setup: 'clkmult3:cm3|altpll:altpll_component|_clk0' along 21 path(s). See Report window for details.
Info: Slack time is 193 ps for clock "IF_clk" between source register "NWire_rcv:MDC[1].M_IQ|idata[11]" and destination register "NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[11]"
    Info: + Largest register to register requirement is 2.515 ns
        Info: + Setup relationship between source and destination is 2.398 ns
            Info: + Latch edge is 6.944 ns
                Info: Clock period of Destination clock "IF_clk" is 20.833 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
            Info: - Launch edge is 4.546 ns
                Info: Clock period of Source clock "clkmult3:cm3|altpll:altpll_component|_clk0" is 6.944 ns with  offset of -2.398 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
        Info: + Largest clock skew is 0.381 ns
            Info: + Shortest clock path from clock "IF_clk" to destination register is 2.853 ns
                Info: 1: + IC(0.000 ns) + CELL(1.130 ns) = 1.130 ns; Loc. = PIN_24; Fanout = 2; CLK Node = 'IF_clk'
                Info: 2: + IC(0.136 ns) + CELL(0.000 ns) = 1.266 ns; Loc. = CLKCTRL_G2; Fanout = 2775; COMB Node = 'IF_clk~clkctrl'
                Info: 3: + IC(0.921 ns) + CELL(0.666 ns) = 2.853 ns; Loc. = LCFF_X7_Y4_N17; Fanout = 1; REG Node = 'NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[11]'
                Info: Total cell delay = 1.796 ns ( 62.95 % )
                Info: Total interconnect delay = 1.057 ns ( 37.05 % )
            Info: - Longest clock path from clock "clkmult3:cm3|altpll:altpll_component|_clk0" to source register is 2.472 ns
                Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_1; Fanout = 1; CLK Node = 'clkmult3:cm3|altpll:altpll_component|_clk0'
                Info: 2: + IC(0.916 ns) + CELL(0.000 ns) = 0.916 ns; Loc. = CLKCTRL_G3; Fanout = 1202; COMB Node = 'clkmult3:cm3|altpll:altpll_component|_clk0~clkctrl'
                Info: 3: + IC(0.890 ns) + CELL(0.666 ns) = 2.472 ns; Loc. = LCFF_X3_Y8_N21; Fanout = 1; REG Node = 'NWire_rcv:MDC[1].M_IQ|idata[11]'
                Info: Total cell delay = 0.666 ns ( 26.94 % )
                Info: Total interconnect delay = 1.806 ns ( 73.06 % )
        Info: - Micro clock to output delay of source is 0.304 ns
        Info: - Micro setup delay of destination is -0.040 ns
    Info: - Longest register to register delay is 2.322 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X3_Y8_N21; Fanout = 1; REG Node = 'NWire_rcv:MDC[1].M_IQ|idata[11]'
        Info: 2: + IC(1.862 ns) + CELL(0.460 ns) = 2.322 ns; Loc. = LCFF_X7_Y4_N17; Fanout = 1; REG Node = 'NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[11]'
        Info: Total cell delay = 0.460 ns ( 19.81 % )
        Info: Total interconnect delay = 1.862 ns ( 80.19 % )
Info: Slack time is 71.249 ns for clock "C5" between source register "clk_lrclk_gen:lrgen|Brise" and destination register "I2S_xmit:J_IQPWM|bit_count[2]"
    Info: Fmax is 98.84 MHz (period= 10.117 ns)
    Info: + Largest register to register requirement is 83.688 ns
        Info: + Setup relationship between source and destination is 81.366 ns
            Info: + Latch edge is 81.366 ns
                Info: Clock period of Destination clock "C5" is 81.366 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
            Info: - Launch edge is 0.000 ns
                Info: Clock period of Source clock "C5" is 81.366 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
        Info: + Largest clock skew is 2.586 ns
            Info: + Shortest clock path from clock "C5" to destination register is 6.988 ns
                Info: 1: + IC(0.000 ns) + CELL(0.985 ns) = 0.985 ns; Loc. = PIN_152; Fanout = 1; CLK Node = 'C5'
                Info: 2: + IC(1.855 ns) + CELL(0.000 ns) = 2.840 ns; Loc. = CLKCTRL_G6; Fanout = 128; COMB Node = 'C5~clkctrl'
                Info: 3: + IC(0.880 ns) + CELL(0.970 ns) = 4.690 ns; Loc. = LCFF_X33_Y10_N31; Fanout = 4; REG Node = 'clk_lrclk_gen:clrgen|BCLK'
                Info: 4: + IC(0.764 ns) + CELL(0.000 ns) = 5.454 ns; Loc. = CLKCTRL_G7; Fanout = 115; COMB Node = 'clk_lrclk_gen:clrgen|BCLK~clkctrl'
                Info: 5: + IC(0.868 ns) + CELL(0.666 ns) = 6.988 ns; Loc. = LCFF_X22_Y10_N11; Fanout = 3; REG Node = 'I2S_xmit:J_IQPWM|bit_count[2]'
                Info: Total cell delay = 2.621 ns ( 37.51 % )
                Info: Total interconnect delay = 4.367 ns ( 62.49 % )
            Info: - Longest clock path from clock "C5" to source register is 4.402 ns
                Info: 1: + IC(0.000 ns) + CELL(0.985 ns) = 0.985 ns; Loc. = PIN_152; Fanout = 1; CLK Node = 'C5'
                Info: 2: + IC(1.855 ns) + CELL(0.000 ns) = 2.840 ns; Loc. = CLKCTRL_G6; Fanout = 128; COMB Node = 'C5~clkctrl'
                Info: 3: + IC(0.896 ns) + CELL(0.666 ns) = 4.402 ns; Loc. = LCFF_X22_Y12_N15; Fanout = 14; REG Node = 'clk_lrclk_gen:lrgen|Brise'
                Info: Total cell delay = 1.651 ns ( 37.51 % )
                Info: Total interconnect delay = 2.751 ns ( 62.49 % )
        Info: - Micro clock to output delay of source is 0.304 ns
        Info: - Micro setup delay of destination is -0.040 ns
    Info: - Longest register to register delay is 12.439 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X22_Y12_N15; Fanout = 14; REG Node = 'clk_lrclk_gen:lrgen|Brise'
        Info: 2: + IC(4.898 ns) + CELL(0.623 ns) = 5.521 ns; Loc. = LCCOMB_X22_Y10_N14; Fanout = 3; COMB Node = 'I2S_xmit:J_IQPWM|always0~0'
        Info: 3: + IC(0.616 ns) + CELL(0.650 ns) = 6.787 ns; Loc. = LCCOMB_X22_Y10_N10; Fanout = 1; COMB Node = 'I2S_xmit:J_IQPWM|bit_count~0'
        Info: 4: + IC(0.998 ns) + CELL(0.206 ns) = 7.991 ns; Loc. = LCCOMB_X22_Y10_N16; Fanout = 1; COMB Node = 'I2S_xmit:J_IQPWM|bit_count~1'
        Info: 5: + IC(3.988 ns) + CELL(0.460 ns) = 12.439 ns; Loc. = LCFF_X22_Y10_N11; Fanout = 3; REG Node = 'I2S_xmit:J_IQPWM|bit_count[2]'
        Info: Total cell delay = 1.939 ns ( 15.59 % )
        Info: Total interconnect delay = 10.500 ns ( 84.41 % )
Info: Slack time is 76.69 ns for clock "SPI_SCK" between source register "gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4]" and destination register "gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]"
    Info: Fmax is 213.86 MHz (period= 4.676 ns)
    Info: + Largest register to register requirement is 81.070 ns
        Info: + Setup relationship between source and destination is 81.366 ns
            Info: + Latch edge is 81.366 ns
                Info: Clock period of Destination clock "SPI_SCK" is 81.366 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
            Info: - Launch edge is 0.000 ns
                Info: Clock period of Source clock "SPI_SCK" is 81.366 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
        Info: + Largest clock skew is -0.032 ns
            Info: + Shortest clock path from clock "SPI_SCK" to destination register is 4.316 ns
                Info: 1: + IC(0.000 ns) + CELL(0.995 ns) = 0.995 ns; Loc. = PIN_15; Fanout = 1; CLK Node = 'SPI_SCK'
                Info: 2: + IC(1.747 ns) + CELL(0.000 ns) = 2.742 ns; Loc. = CLKCTRL_G0; Fanout = 40; COMB Node = 'SPI_SCK~clkctrl'
                Info: 3: + IC(0.908 ns) + CELL(0.666 ns) = 4.316 ns; Loc. = LCFF_X18_Y1_N1; Fanout = 4; REG Node = 'gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]'
                Info: Total cell delay = 1.661 ns ( 38.48 % )
                Info: Total interconnect delay = 2.655 ns ( 61.52 % )
            Info: - Longest clock path from clock "SPI_SCK" to source register is 4.348 ns
                Info: 1: + IC(0.000 ns) + CELL(0.995 ns) = 0.995 ns; Loc. = PIN_15; Fanout = 1; CLK Node = 'SPI_SCK'
                Info: 2: + IC(1.747 ns) + CELL(0.000 ns) = 2.742 ns; Loc. = CLKCTRL_G0; Fanout = 40; COMB Node = 'SPI_SCK~clkctrl'
                Info: 3: + IC(0.940 ns) + CELL(0.666 ns) = 4.348 ns; Loc. = LCFF_X17_Y1_N11; Fanout = 2; REG Node = 'gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4]'
                Info: Total cell delay = 1.661 ns ( 38.20 % )
                Info: Total interconnect delay = 2.687 ns ( 61.80 % )
        Info: - Micro clock to output delay of source is 0.304 ns
        Info: - Micro setup delay of destination is -0.040 ns
    Info: - Longest register to register delay is 4.380 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X17_Y1_N11; Fanout = 2; REG Node = 'gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4]'
        Info: 2: + IC(1.196 ns) + CELL(0.650 ns) = 1.846 ns; Loc. = LCCOMB_X19_Y1_N24; Fanout = 1; COMB Node = 'gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Mux4~0'
        Info: 3: + IC(0.394 ns) + CELL(0.651 ns) = 2.891 ns; Loc. = LCCOMB_X19_Y1_N22; Fanout = 1; COMB Node = 'gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Mux4~1'
        Info: 4: + IC(1.029 ns) + CELL(0.460 ns) = 4.380 ns; Loc. = LCFF_X18_Y1_N1; Fanout = 4; REG Node = 'gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]'
        Info: Total cell delay = 1.761 ns ( 40.21 % )
        Info: Total interconnect delay = 2.619 ns ( 59.79 % )
Info: Minimum slack time is 499 ps for clock "clkmult3:cm3|altpll:altpll_component|_clk0" between source register "NWire_rcv:MDC[1].M_IQ|TB_state~2" and destination register "NWire_rcv:MDC[1].M_IQ|TB_state~2"
    Info: + Shortest register to register delay is 0.501 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X6_Y15_N1; Fanout = 21; REG Node = 'NWire_rcv:MDC[1].M_IQ|TB_state~2'
        Info: 2: + IC(0.000 ns) + CELL(0.393 ns) = 0.393 ns; Loc. = LCCOMB_X6_Y15_N0; Fanout = 1; COMB Node = 'NWire_rcv:MDC[1].M_IQ|TB_state~6'
        Info: 3: + IC(0.000 ns) + CELL(0.108 ns) = 0.501 ns; Loc. = LCFF_X6_Y15_N1; Fanout = 21; REG Node = 'NWire_rcv:MDC[1].M_IQ|TB_state~2'
        Info: Total cell delay = 0.501 ns ( 100.00 % )
    Info: - Smallest register to register requirement is 0.002 ns
        Info: + Hold relationship between source and destination is 0.000 ns
            Info: + Latch edge is -2.398 ns
                Info: Clock period of Destination clock "clkmult3:cm3|altpll:altpll_component|_clk0" is 6.944 ns with  offset of -2.398 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
                Info: Multicycle Hold factor for Destination register is 1
            Info: - Launch edge is -2.398 ns
                Info: Clock period of Source clock "clkmult3:cm3|altpll:altpll_component|_clk0" is 6.944 ns with  offset of -2.398 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
                Info: Multicycle Hold factor for Source register is 1
        Info: + Smallest clock skew is 0.000 ns
            Info: + Longest clock path from clock "clkmult3:cm3|altpll:altpll_component|_clk0" to destination register is 2.500 ns
                Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_1; Fanout = 1; CLK Node = 'clkmult3:cm3|altpll:altpll_component|_clk0'
                Info: 2: + IC(0.916 ns) + CELL(0.000 ns) = 0.916 ns; Loc. = CLKCTRL_G3; Fanout = 1202; COMB Node = 'clkmult3:cm3|altpll:altpll_component|_clk0~clkctrl'
                Info: 3: + IC(0.918 ns) + CELL(0.666 ns) = 2.500 ns; Loc. = LCFF_X6_Y15_N1; Fanout = 21; REG Node = 'NWire_rcv:MDC[1].M_IQ|TB_state~2'
                Info: Total cell delay = 0.666 ns ( 26.64 % )
                Info: Total interconnect delay = 1.834 ns ( 73.36 % )
            Info: - Shortest clock path from clock "clkmult3:cm3|altpll:altpll_component|_clk0" to source register is 2.500 ns
                Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_1; Fanout = 1; CLK Node = 'clkmult3:cm3|altpll:altpll_component|_clk0'
                Info: 2: + IC(0.916 ns) + CELL(0.000 ns) = 0.916 ns; Loc. = CLKCTRL_G3; Fanout = 1202; COMB Node = 'clkmult3:cm3|altpll:altpll_component|_clk0~clkctrl'
                Info: 3: + IC(0.918 ns) + CELL(0.666 ns) = 2.500 ns; Loc. = LCFF_X6_Y15_N1; Fanout = 21; REG Node = 'NWire_rcv:MDC[1].M_IQ|TB_state~2'
                Info: Total cell delay = 0.666 ns ( 26.64 % )
                Info: Total interconnect delay = 1.834 ns ( 73.36 % )
        Info: - Micro clock to output delay of source is 0.304 ns
        Info: + Micro hold delay of destination is 0.306 ns
Info: Minimum slack time is 499 ps for clock "IF_clk" between source register "CC_address[0]" and destination register "CC_address[0]"
    Info: + Shortest register to register delay is 0.501 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X22_Y14_N15; Fanout = 101; REG Node = 'CC_address[0]'
        Info: 2: + IC(0.000 ns) + CELL(0.393 ns) = 0.393 ns; Loc. = LCCOMB_X22_Y14_N14; Fanout = 1; COMB Node = 'CC_address~1'
        Info: 3: + IC(0.000 ns) + CELL(0.108 ns) = 0.501 ns; Loc. = LCFF_X22_Y14_N15; Fanout = 101; REG Node = 'CC_address[0]'
        Info: Total cell delay = 0.501 ns ( 100.00 % )
    Info: - Smallest register to register requirement is 0.002 ns
        Info: + Hold relationship between source and destination is 0.000 ns
            Info: + Latch edge is 0.000 ns
                Info: Clock period of Destination clock "IF_clk" is 20.833 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
                Info: Multicycle Hold factor for Destination register is 1
            Info: - Launch edge is 0.000 ns
                Info: Clock period of Source clock "IF_clk" is 20.833 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
                Info: Multicycle Hold factor for Source register is 1
        Info: + Smallest clock skew is 0.000 ns
            Info: + Longest clock path from clock "IF_clk" to destination register is 2.840 ns
                Info: 1: + IC(0.000 ns) + CELL(1.130 ns) = 1.130 ns; Loc. = PIN_24; Fanout = 2; CLK Node = 'IF_clk'
                Info: 2: + IC(0.136 ns) + CELL(0.000 ns) = 1.266 ns; Loc. = CLKCTRL_G2; Fanout = 2775; COMB Node = 'IF_clk~clkctrl'
                Info: 3: + IC(0.908 ns) + CELL(0.666 ns) = 2.840 ns; Loc. = LCFF_X22_Y14_N15; Fanout = 101; REG Node = 'CC_address[0]'
                Info: Total cell delay = 1.796 ns ( 63.24 % )
                Info: Total interconnect delay = 1.044 ns ( 36.76 % )
            Info: - Shortest clock path from clock "IF_clk" to source register is 2.840 ns
                Info: 1: + IC(0.000 ns) + CELL(1.130 ns) = 1.130 ns; Loc. = PIN_24; Fanout = 2; CLK Node = 'IF_clk'
                Info: 2: + IC(0.136 ns) + CELL(0.000 ns) = 1.266 ns; Loc. = CLKCTRL_G2; Fanout = 2775; COMB Node = 'IF_clk~clkctrl'
                Info: 3: + IC(0.908 ns) + CELL(0.666 ns) = 2.840 ns; Loc. = LCFF_X22_Y14_N15; Fanout = 101; REG Node = 'CC_address[0]'
                Info: Total cell delay = 1.796 ns ( 63.24 % )
                Info: Total interconnect delay = 1.044 ns ( 36.76 % )
        Info: - Micro clock to output delay of source is 0.304 ns
        Info: + Micro hold delay of destination is 0.306 ns
Info: Minimum slack time is 499 ps for clock "C5" between source register "I2S_xmit:J_IQPWM|bit_count[0]" and destination register "I2S_xmit:J_IQPWM|bit_count[0]"
    Info: + Shortest register to register delay is 0.501 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X22_Y10_N13; Fanout = 4; REG Node = 'I2S_xmit:J_IQPWM|bit_count[0]'
        Info: 2: + IC(0.000 ns) + CELL(0.393 ns) = 0.393 ns; Loc. = LCCOMB_X22_Y10_N12; Fanout = 1; COMB Node = 'I2S_xmit:J_IQPWM|bit_count~2'
        Info: 3: + IC(0.000 ns) + CELL(0.108 ns) = 0.501 ns; Loc. = LCFF_X22_Y10_N13; Fanout = 4; REG Node = 'I2S_xmit:J_IQPWM|bit_count[0]'
        Info: Total cell delay = 0.501 ns ( 100.00 % )
    Info: - Smallest register to register requirement is 0.002 ns
        Info: + Hold relationship between source and destination is 0.000 ns
            Info: + Latch edge is 0.000 ns
                Info: Clock period of Destination clock "C5" is 81.366 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
                Info: Multicycle Hold factor for Destination register is 1
            Info: - Launch edge is 0.000 ns
                Info: Clock period of Source clock "C5" is 81.366 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
                Info: Multicycle Hold factor for Source register is 1
        Info: + Smallest clock skew is 0.000 ns
            Info: + Longest clock path from clock "C5" to destination register is 6.988 ns
                Info: 1: + IC(0.000 ns) + CELL(0.985 ns) = 0.985 ns; Loc. = PIN_152; Fanout = 1; CLK Node = 'C5'
                Info: 2: + IC(1.855 ns) + CELL(0.000 ns) = 2.840 ns; Loc. = CLKCTRL_G6; Fanout = 128; COMB Node = 'C5~clkctrl'
                Info: 3: + IC(0.880 ns) + CELL(0.970 ns) = 4.690 ns; Loc. = LCFF_X33_Y10_N31; Fanout = 4; REG Node = 'clk_lrclk_gen:clrgen|BCLK'
                Info: 4: + IC(0.764 ns) + CELL(0.000 ns) = 5.454 ns; Loc. = CLKCTRL_G7; Fanout = 115; COMB Node = 'clk_lrclk_gen:clrgen|BCLK~clkctrl'
                Info: 5: + IC(0.868 ns) + CELL(0.666 ns) = 6.988 ns; Loc. = LCFF_X22_Y10_N13; Fanout = 4; REG Node = 'I2S_xmit:J_IQPWM|bit_count[0]'
                Info: Total cell delay = 2.621 ns ( 37.51 % )
                Info: Total interconnect delay = 4.367 ns ( 62.49 % )
            Info: - Shortest clock path from clock "C5" to source register is 6.988 ns
                Info: 1: + IC(0.000 ns) + CELL(0.985 ns) = 0.985 ns; Loc. = PIN_152; Fanout = 1; CLK Node = 'C5'
                Info: 2: + IC(1.855 ns) + CELL(0.000 ns) = 2.840 ns; Loc. = CLKCTRL_G6; Fanout = 128; COMB Node = 'C5~clkctrl'
                Info: 3: + IC(0.880 ns) + CELL(0.970 ns) = 4.690 ns; Loc. = LCFF_X33_Y10_N31; Fanout = 4; REG Node = 'clk_lrclk_gen:clrgen|BCLK'
                Info: 4: + IC(0.764 ns) + CELL(0.000 ns) = 5.454 ns; Loc. = CLKCTRL_G7; Fanout = 115; COMB Node = 'clk_lrclk_gen:clrgen|BCLK~clkctrl'
                Info: 5: + IC(0.868 ns) + CELL(0.666 ns) = 6.988 ns; Loc. = LCFF_X22_Y10_N13; Fanout = 4; REG Node = 'I2S_xmit:J_IQPWM|bit_count[0]'
                Info: Total cell delay = 2.621 ns ( 37.51 % )
                Info: Total interconnect delay = 4.367 ns ( 62.49 % )
        Info: - Micro clock to output delay of source is 0.304 ns
        Info: + Micro hold delay of destination is 0.306 ns
Info: Minimum slack time is 499 ps for clock "SPI_SCK" between source register "gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]" and destination register "gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]"
    Info: + Shortest register to register delay is 0.501 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X18_Y1_N31; Fanout = 4; REG Node = 'gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]'
        Info: 2: + IC(0.000 ns) + CELL(0.393 ns) = 0.393 ns; Loc. = LCCOMB_X18_Y1_N30; Fanout = 1; COMB Node = 'gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]~7'
        Info: 3: + IC(0.000 ns) + CELL(0.108 ns) = 0.501 ns; Loc. = LCFF_X18_Y1_N31; Fanout = 4; REG Node = 'gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]'
        Info: Total cell delay = 0.501 ns ( 100.00 % )
    Info: - Smallest register to register requirement is 0.002 ns
        Info: + Hold relationship between source and destination is 0.000 ns
            Info: + Latch edge is 0.000 ns
                Info: Clock period of Destination clock "SPI_SCK" is 81.366 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
                Info: Multicycle Hold factor for Destination register is 1
            Info: - Launch edge is 0.000 ns
                Info: Clock period of Source clock "SPI_SCK" is 81.366 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
                Info: Multicycle Hold factor for Source register is 1
        Info: + Smallest clock skew is 0.000 ns
            Info: + Longest clock path from clock "SPI_SCK" to destination register is 4.316 ns
                Info: 1: + IC(0.000 ns) + CELL(0.995 ns) = 0.995 ns; Loc. = PIN_15; Fanout = 1; CLK Node = 'SPI_SCK'
                Info: 2: + IC(1.747 ns) + CELL(0.000 ns) = 2.742 ns; Loc. = CLKCTRL_G0; Fanout = 40; COMB Node = 'SPI_SCK~clkctrl'
                Info: 3: + IC(0.908 ns) + CELL(0.666 ns) = 4.316 ns; Loc. = LCFF_X18_Y1_N31; Fanout = 4; REG Node = 'gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]'
                Info: Total cell delay = 1.661 ns ( 38.48 % )
                Info: Total interconnect delay = 2.655 ns ( 61.52 % )
            Info: - Shortest clock path from clock "SPI_SCK" to source register is 4.316 ns
                Info: 1: + IC(0.000 ns) + CELL(0.995 ns) = 0.995 ns; Loc. = PIN_15; Fanout = 1; CLK Node = 'SPI_SCK'
                Info: 2: + IC(1.747 ns) + CELL(0.000 ns) = 2.742 ns; Loc. = CLKCTRL_G0; Fanout = 40; COMB Node = 'SPI_SCK~clkctrl'
                Info: 3: + IC(0.908 ns) + CELL(0.666 ns) = 4.316 ns; Loc. = LCFF_X18_Y1_N31; Fanout = 4; REG Node = 'gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]'
                Info: Total cell delay = 1.661 ns ( 38.48 % )
                Info: Total interconnect delay = 2.655 ns ( 61.52 % )
        Info: - Micro clock to output delay of source is 0.304 ns
        Info: + Micro hold delay of destination is 0.306 ns
Info: tsu for register "async_usb:usb1|FX_state~4" (data pin = "FLAGB", clock pin = "IF_clk") is 8.939 ns
    Info: + Longest pin to register delay is 11.835 ns
        Info: 1: + IC(0.000 ns) + CELL(0.974 ns) = 0.974 ns; Loc. = PIN_197; Fanout = 2; PIN Node = 'FLAGB'
        Info: 2: + IC(5.736 ns) + CELL(0.624 ns) = 7.334 ns; Loc. = LCCOMB_X7_Y17_N16; Fanout = 1; COMB Node = 'async_usb:usb1|to_pc_rdy~2'
        Info: 3: + IC(0.404 ns) + CELL(0.651 ns) = 8.389 ns; Loc. = LCCOMB_X7_Y17_N6; Fanout = 2; COMB Node = 'async_usb:usb1|to_pc_rdy~3'
        Info: 4: + IC(0.406 ns) + CELL(0.646 ns) = 9.441 ns; Loc. = LCCOMB_X7_Y17_N22; Fanout = 1; COMB Node = 'async_usb:usb1|Selector2~4'
        Info: 5: + IC(0.388 ns) + CELL(0.202 ns) = 10.031 ns; Loc. = LCCOMB_X7_Y17_N0; Fanout = 2; COMB Node = 'async_usb:usb1|FX_state~20'
        Info: 6: + IC(1.046 ns) + CELL(0.650 ns) = 11.727 ns; Loc. = LCCOMB_X8_Y17_N2; Fanout = 1; COMB Node = 'async_usb:usb1|FX_state~21'
        Info: 7: + IC(0.000 ns) + CELL(0.108 ns) = 11.835 ns; Loc. = LCFF_X8_Y17_N3; Fanout = 16; REG Node = 'async_usb:usb1|FX_state~4'
        Info: Total cell delay = 3.855 ns ( 32.57 % )
        Info: Total interconnect delay = 7.980 ns ( 67.43 % )
    Info: + Micro setup delay of destination is -0.040 ns
    Info: - Shortest clock path from clock "IF_clk" to destination register is 2.856 ns
        Info: 1: + IC(0.000 ns) + CELL(1.130 ns) = 1.130 ns; Loc. = PIN_24; Fanout = 2; CLK Node = 'IF_clk'
        Info: 2: + IC(0.136 ns) + CELL(0.000 ns) = 1.266 ns; Loc. = CLKCTRL_G2; Fanout = 2775; COMB Node = 'IF_clk~clkctrl'
        Info: 3: + IC(0.924 ns) + CELL(0.666 ns) = 2.856 ns; Loc. = LCFF_X8_Y17_N3; Fanout = 16; REG Node = 'async_usb:usb1|FX_state~4'
        Info: Total cell delay = 1.796 ns ( 62.89 % )
        Info: Total interconnect delay = 1.060 ns ( 37.11 % )
Info: tco from clock "IF_clk" to destination pin "DEBUG_LED0" through register "led_blinker:BLINK_D1|led_timer[7]" is 17.751 ns
    Info: + Longest clock path from clock "IF_clk" to source register is 2.802 ns
        Info: 1: + IC(0.000 ns) + CELL(1.130 ns) = 1.130 ns; Loc. = PIN_24; Fanout = 2; CLK Node = 'IF_clk'
        Info: 2: + IC(0.136 ns) + CELL(0.000 ns) = 1.266 ns; Loc. = CLKCTRL_G2; Fanout = 2775; COMB Node = 'IF_clk~clkctrl'
        Info: 3: + IC(0.870 ns) + CELL(0.666 ns) = 2.802 ns; Loc. = LCFF_X22_Y9_N21; Fanout = 3; REG Node = 'led_blinker:BLINK_D1|led_timer[7]'
        Info: Total cell delay = 1.796 ns ( 64.10 % )
        Info: Total interconnect delay = 1.006 ns ( 35.90 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Longest register to pin delay is 14.645 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X22_Y9_N21; Fanout = 3; REG Node = 'led_blinker:BLINK_D1|led_timer[7]'
        Info: 2: + IC(0.487 ns) + CELL(0.534 ns) = 1.021 ns; Loc. = LCCOMB_X22_Y9_N2; Fanout = 2; COMB Node = 'led_blinker:BLINK_D1|Equal0~1'
        Info: 3: + IC(0.708 ns) + CELL(0.651 ns) = 2.380 ns; Loc. = LCCOMB_X23_Y9_N8; Fanout = 2; COMB Node = 'led_blinker:BLINK_D1|LessThan2~0'
        Info: 4: + IC(1.085 ns) + CELL(0.206 ns) = 3.671 ns; Loc. = LCCOMB_X23_Y7_N24; Fanout = 1; COMB Node = 'led_blinker:BLINK_D1|LessThan2~1'
        Info: 5: + IC(0.692 ns) + CELL(0.206 ns) = 4.569 ns; Loc. = LCCOMB_X23_Y7_N30; Fanout = 1; COMB Node = 'led_blinker:BLINK_D1|LessThan2~2'
        Info: 6: + IC(0.606 ns) + CELL(0.624 ns) = 5.799 ns; Loc. = LCCOMB_X22_Y7_N6; Fanout = 1; COMB Node = 'led_blinker:BLINK_D1|LessThan2~3'
        Info: 7: + IC(0.359 ns) + CELL(0.206 ns) = 6.364 ns; Loc. = LCCOMB_X22_Y7_N8; Fanout = 1; COMB Node = 'led_blinker:BLINK_D1|led_off~17'
        Info: 8: + IC(0.358 ns) + CELL(0.624 ns) = 7.346 ns; Loc. = LCCOMB_X22_Y7_N2; Fanout = 1; COMB Node = 'led_blinker:BLINK_D1|led_off~18'
        Info: 9: + IC(4.173 ns) + CELL(3.126 ns) = 14.645 ns; Loc. = PIN_4; Fanout = 0; PIN Node = 'DEBUG_LED0'
        Info: Total cell delay = 6.177 ns ( 42.18 % )
        Info: Total interconnect delay = 8.468 ns ( 57.82 % )
Info: Longest tpd from source pin "SDOBACK" to destination pin "FX2_PE1" is 11.337 ns
    Info: 1: + IC(0.000 ns) + CELL(1.015 ns) = 1.015 ns; Loc. = PIN_106; Fanout = 1; PIN Node = 'SDOBACK'
    Info: 2: + IC(7.246 ns) + CELL(3.076 ns) = 11.337 ns; Loc. = PIN_37; Fanout = 0; PIN Node = 'FX2_PE1'
    Info: Total cell delay = 4.091 ns ( 36.09 % )
    Info: Total interconnect delay = 7.246 ns ( 63.91 % )
Info: th for register "I2S_rcv:J_IQ|bc0" (data pin = "C5", clock pin = "IF_clk") is -1.391 ns
    Info: + Longest clock path from clock "IF_clk" to destination register is 2.817 ns
        Info: 1: + IC(0.000 ns) + CELL(1.130 ns) = 1.130 ns; Loc. = PIN_24; Fanout = 2; CLK Node = 'IF_clk'
        Info: 2: + IC(0.136 ns) + CELL(0.000 ns) = 1.266 ns; Loc. = CLKCTRL_G2; Fanout = 2775; COMB Node = 'IF_clk~clkctrl'
        Info: 3: + IC(0.885 ns) + CELL(0.666 ns) = 2.817 ns; Loc. = LCFF_X18_Y7_N3; Fanout = 1; REG Node = 'I2S_rcv:J_IQ|bc0'
        Info: Total cell delay = 1.796 ns ( 63.76 % )
        Info: Total interconnect delay = 1.021 ns ( 36.24 % )
    Info: + Micro hold delay of destination is 0.306 ns
    Info: - Shortest pin to register delay is 4.514 ns
        Info: 1: + IC(0.000 ns) + CELL(0.985 ns) = 0.985 ns; Loc. = PIN_152; Fanout = 1; CLK Node = 'C5'
        Info: 2: + IC(1.855 ns) + CELL(0.000 ns) = 2.840 ns; Loc. = CLKCTRL_G6; Fanout = 128; COMB Node = 'C5~clkctrl'
        Info: 3: + IC(1.360 ns) + CELL(0.206 ns) = 4.406 ns; Loc. = LCCOMB_X18_Y7_N2; Fanout = 1; COMB Node = 'I2S_rcv:J_IQ|bc0~feeder'
        Info: 4: + IC(0.000 ns) + CELL(0.108 ns) = 4.514 ns; Loc. = LCFF_X18_Y7_N3; Fanout = 1; REG Node = 'I2S_rcv:J_IQ|bc0'
        Info: Total cell delay = 1.299 ns ( 28.78 % )
        Info: Total interconnect delay = 3.215 ns ( 71.22 % )
Critical Warning: Timing requirements for slow timing model timing analysis were not met. See Report window for details.
Warning: Found invalid timing assignments -- see Ignored Timing Assignments report for details
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 163 megabytes
    Info: Processing ended: Tue Jan 11 20:14:17 2011
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


