# 🔋 Front Metal (1st Metal Layer)
> **핵심 목표**: Contact과 연결되는 첫 번째 Metal 배선층 형성으로 전기적 연결 및 전력 분배 최적화

## 📖 기본 개념

### 🎯 **Front Metal의 역할**
- **전기적 연결**: Contact과 연결되는 주요 도전 경로
- **신호 라우팅**: 소자 간 전기적 신호 전달
- **전력 분배**: 고전류 전력 소자의 전류 분배

### ⚡ **SiC Power MOSFET에서의 중요성**
```
고전류 밀도 (>10⁶ A/cm²)
     ↓
저저항 Metal Stack
     ↓
★ 우수한 Step Coverage 필수
```

### 📐 **구조적 특징**
- **Metal Stack**: 다층 구조로 최적 성능
- **고종횡비**: Deep Contact 충진
- **열관리**: 전력 소자의 열사이클링 대응

## 🧪 공정 상세

### 🎯 **Metal Stack 구조**

#### **최적화된 Stack**
```
Top:    Al (Main Conductor)     ← 주 도체층
        ↓
Middle: Al-Si-Cu (0.5-1%)      ← 합금층
        ↓  
Seed:   Ti/TiW (50nm)          ← 핵생성층
        ↓
Barrier: TiN (100nm)           ← 확산 방지층
        ↓
Bottom: Silicide Contact       ← 컨택층
```

#### **각 층의 역할**
| 층 | 재료 | 두께 | 기능 | 특성 |
|----|------|------|------|------|
| **Barrier** | TiN, TaN | 50-200nm | 확산 방지 | 높은 융점 |
| **Seed** | Ti, TiW | 30-50nm | 핵생성 향상 | 우수한 부착성 |
| **Main** | Al-Si-Cu | 0.5-2.0μm | 주 도체 | 낮은 저항 |
| **Cap** | Ti | 10-30nm | 산화 방지 | 선택적 |

### ⚙️ **물리기상증착 (PVD)**

#### **DC Magnetron Sputtering**
| 파라미터 | 범위 | 목적 | 제어 포인트 |
|----------|------|------|------------|
| **타겟 재료** | Al(1%Si,0.5%Cu) | 전기이동 방지 | 합금 조성 |
| **전력** | 5-15 kW | 증착률 제어 | 입자 최소화 |
| **압력** | 3-10 mTorr | Step Coverage | 방향성 제어 |
| **온도** | 200-400°C | 응력 관리 | 결정립 제어 |

#### **Step Coverage 향상 기술**
- **Collimated Sputtering**: 방향성 증착
- **Ionized Metal Plasma**: 바닥 커버리지 향상
- **Long Throw Sputtering**: 고종횡비 충진
- **Reflow Process**: 증착 후 열처리

### 🔬 **화학기상증착 (CVD)**

#### **Aluminum CVD**
- **전구체**: DMAH (Dimethylaluminum Hydride)
- **온도**: 200-250°C
- **장점**: 우수한 Step Coverage, Void-free Fill
- **도전과제**: 전구체 취급, 오염 제어

## ⚠️ 핵심 제어 포인트

### 🛡️ **Barrier Layer 최적화**

#### **TiN Barrier**
- **증착**: 반응성 스퍼터링 (Ti + N₂)
- **두께**: 50-200nm (확산 방지)
- **비저항**: 200-500 μΩ·cm
- **부착성**: >10⁶ Pa 전단 강도

#### **확산 방지 메커니즘**
- **Al 확산**: Si substrate로의 Al 확산 방지
- **Si out-diffusion**: Si의 Al layer 확산 방지
- **합금 형성**: 계면 합금화 억제

### 🌡️ **막 응력 관리**
- **고유 응력**: 증착 파라미터 제어
- **열응력**: CTE 부정합 보상
- **Hillock 형성**: 결정립계 엔지니어링
- **응력 측정**: 웨이퍼 휨, X-ray 회절

## 🔥 건식 식각 패터닝

### ⚡ **Aluminum 식각 화학**

#### **주요 가스 시스템**
- **Cl₂/BCl₃/Ar**: 표준 Al 식각 화학
- **BCl₃ 역할**:
  - Al₂O₃ 제거 (Scavenging Effect)
  - 이방성 향상
  - 부식 방지

#### **핵심 식각 파라미터**
| 파라미터 | 범위 | 목적 | 제어 포인트 |
|----------|------|------|------------|
| **압력** | 5-20 mTorr | 이방성 제어 | 방향성 |
| **온도** | 60-80°C | 부식 방지 | 잔류물 관리 |
| **바이어스 전력** | 100-300W | 프로파일 제어 | 측벽각 |
| **종료점** | OES (AlCl) | 정확한 깊이 | 선택비 |

### 📐 **프로파일 제어**
- **측벽각**: 80-85° (후속 층 호환성)
- **언더컷 제어**: 패시베이션 가스 첨가
- **마이크로로딩**: 패턴 밀도 보상
- **선택비**: Metal/ILD > 30:1

## 📏 포토리소그라피 고려사항

### 🎯 **Metal Layer 도전과제**
- **반사율**: 하부 반사방지 코팅 (BARC)
- **토포그래피**: 웨이퍼 전반 초점 변화
- **임계치수**: 선폭, 간격 정확도
- **오버레이**: 이전 층 정렬

### 📊 **CD 및 정렬 제어**
| 항목 | 목표 | 측정 방법 | 영향 |
|------|------|-----------|------|
| **선폭** | Design ±10% | CD-SEM | 저항 |
| **간격** | 최소 Rule | 광학측정 | 절연 |
| **정렬** | ±0.1μm | Overlay | 연결성 |

## 🔌 Via 및 Contact 통합

### 🏗️ **Via 형성**
- **종횡비**: 깊이/폭 최적화
- **Liner 증착**: Barrier/부착층
- **충진 공정**: CVD, 전기도금
- **평탄화**: CMP 공정

### ⚡ **Contact 저항 최소화**
- **Silicide 계면**: 낮은 저항 경로
- **Via 저항**: 기하학적 및 재료 의존
- **전류 집중**: 전기장 분포 최적화

## 🚀 고급 Metal 기술

### 🔗 **구리 배선 (Damascene)**

#### **Dual Damascene Process**
- **단일 다마신**: Via 우선 접근법
- **이중 다마신**: Via와 Line 동시 형성
- **Barrier/Seed**: Ta/TaN, Ru 기반
- **전기도금**: Bottom-up Fill

#### **Cu vs Al 비교**
| 항목 | Cu | Al | 적용 |
|------|----|----|------|
| **저항률** | 1.7 μΩ·cm | 2.7 μΩ·cm | Cu 유리 |
| **전기이동** | 우수 | 보통 | Cu 유리 |
| **공정 복잡도** | 높음 | 낮음 | Al 유리 |
| **비용** | 높음 | 낮음 | Al 유리 |

## 📊 품질 관리 및 특성화

### 🔌 **전기적 특성화**
| 측정 항목 | 방법 | 목표값 | 의미 |
|-----------|------|---------|------|
| **면저항** | 4-point probe | <50 mΩ/sq | 도전성 |
| **Via 저항** | Kelvin 측정 | <1Ω | 연결 품질 |
| **두께** | XRF, SEM | 설계값 ±10% | 막 품질 |
| **Step Coverage** | SEM 단면 | >80% | 충진 품질 |

### 🔬 **물리적 분석**
- **결정립 구조**: EBSD, TEM 분석
- **계면 분석**: EDX, EELS
- **응력 측정**: 웨이퍼 휨 측정
- **결함 검사**: 광학, SEM 검토

## 🚨 결함 검사 및 문제해결

### ❌ **Void 및 불완전 충진**
#### **증상**
- Contact/Via 내부 공동
- 높은 저항
- 신뢰성 저하

#### **원인**
- 불량한 Step Coverage
- 과도한 종횡비
- 부적절한 증착 조건

#### **해결책**
- PVD 조건 최적화
- CVD 공정 도입
- Via 설계 개선

### 🌊 **전기이동 (Electromigration)**
#### **메커니즘**
- 고전류 밀도에서 금속 이온 이동
- Void 및 Hillock 형성
- 저항 증가 및 개방 고장

#### **방지 대책**
- Al-Cu 합금 사용
- 전류 밀도 제한 (<10⁶ A/cm²)
- 설계 최적화

### ⚡ **부식 (Corrosion)**
#### **원인**
- 염소 잔류물
- 수분 침투
- 갈바닉 부식

#### **방지책**
- 완전한 잔류물 제거
- 패시베이션 강화
- 재료 호환성 확보

## 💡 실무 가이드

### ✅ **성공 요인**
1. **우수한 Step Coverage**: >80% 바닥 커버리지
2. **낮은 저항**: <50 mΩ/sq 면저항
3. **완벽한 패터닝**: 정확한 CD 및 프로파일
4. **신뢰성**: 전기이동 및 부식 방지

### ⚠️ **주의 사항**
1. **과열 방지**: Hillock 및 Void 생성 방지
2. **잔류물 관리**: 완전한 식각 잔류물 제거
3. **응력 제어**: CTE 부정합으로 인한 크랙 방지
4. **오염 방지**: 입자 및 금속 교차오염 최소화

### 🎯 **품질 목표**
- **면저항**: <50 mΩ/sq
- **Step Coverage**: >80%
- **Via 저항**: <1Ω
- **전기이동 수명**: >10년 @ 125°C

## 🔄 공정 통합 고려사항

### 🏗️ **다층 Metal 시스템**
- **층간 정렬**: 오버레이 예산 관리
- **평탄화**: Global/Local 균일성
- **열예산**: 누적 열이력 관리
- **Via Chain**: 다층 스트레스 최소화

### 🔗 **Backend 통합**
- **패시베이션 호환성**: 다음 층 부착성
- **Wire Bonding**: Bond Pad Metal 선택
- **패키지 통합**: 열 인터페이스 고려

## 🔄 고급 기술 동향

### 🚀 **차세대 기술**
- **3D 적층**: Through-Silicon Via (TSV)
- **나노구조**: 양자효과 활용
- **신소재**: Graphene, CNT 응용
- **공정 통합**: Monolithic 3D

### 🔬 **연구 개발 방향**
- **초저저항**: 새로운 합금 시스템
- **고신뢰성**: 전기이동 내성 향상
- **저온 공정**: 열이력 최소화
- **환경 친화**: Lead-free 솔더 호환

## 📚 관련 공정 연계

### ⬅️ **전단계 공정**
- **[[21.0 GCONT]]**: Gate Contact 형성
- **[[17.0 SCONT]]**: Source Contact 형성  
- **[[19.0 Ni Silicide]]**: Contact 저항 감소

### ➡️ **후단계 공정**
- **[[25.0 Passivation]]**: 보호막 형성
- **Wire Bonding**: 외부 연결
- **패키지 조립**: 최종 제품

---

## 🏷️ 태그
#SiC #PowerMOSFET #FrontMetal #Metalizatio #PVD #Sputtering #StepCoverage #Copper #Aluminum #ProcessIntegration #QualityControl #Via #Damascene
#Tungsten #Wplug 

---

> 💡 **학습 포인트**: Front Metal은 SiC Power MOSFET의 전기적 성능과 신뢰성을 결정하는 핵심 공정입니다. 고전류 밀도와 열사이클링 환경에서 안정한 동작을 위해서는 우수한 Step Coverage와 낮은 저항이 필수입니다. 특히 Deep Contact의 완전한 충진과 전기이동 방지를 위한 합금 설계가 중요하며, 다층 구조에서의 열이력 관리도 성공의 핵심입니다.