导航SoC芯片仿真、验证和调试平台 本发明公开一种导航SoC芯片仿真、验证和调试平台，它包括集成了RISC处理器和FPGA的导航SoC验证板，以及协助设计人员调试和分析的PC主机环境。在FPGA上实现导航IP，并加入对挂起/运行模式的支持。根据硬件挂起/运行状态，导航中断程序分为硬件挂起和运行两个时期，在挂起时期PC主机通过UDP/USB协议完成中频数据向SoC验证板的导入，紧接着SoC验证板将调试信息传送回PC主机。本发明还利用SoC验证板上的定时器资源来精确分析代码在RISC处理器上的运行时间，可以对软硬件的实时性进行分析。PC主机端包含GUI界面、UDP/USB通信线程和后台数据库，为设计人员提供完善的验证环境。
