<!DOCTYPE html>
<html>
			<head>
						<link rel="stylesheet" type="text/css" href="estlos.css">
						<title>1.2.3.3 Mediante Interrupciones<</title>
			</head>
					<body>
							<header>
							
								<body style =" background-color: white; color: black; background attachment: fixed 100%; background-size: 100%; background-image: url(imagenes/fondo.jpg); link = # 32CD32; vlink = #32CD32; overflow: visible;" >	
				
								<h2 style ="font-family: courrier; color: white;   text-align: center;">1.2.3   Manejo de Entrada-Salida</h2> 

								<link href="https://cdn.jsdelivr.net/npm/bootstrap@5.1.3/dist/css/bootstrap.min.css" rel="stylesheet" integrity="sha384-1BmE4kWBq78iYhFldvKuhfTAU6auU8tT94WrHftjDbrCEXSU1oBoqyl2QvZ6jIW3" crossorigin="anonymous"/>	
				

									<a href="index.html" class="btn btn-primary">Inicio</a>
									<a href="unidad1.html" class="btn btn-primary">Volver atr&aacute;s</a>
			</header>

									<center><h2>1.2.3.3 Mediante Interrupciones</h2></center>
									<center>
									  
									 <center><h2> </h2></center>
									
									Usando la t&eacute;cnica de E/S por interrupciones la sincronizaci&oacute;n entre el perif&eacute;rico y el procesador es llevada a cabo por el m&oacute;dulo de E/S, de forma que se descarga al procesador de esta responsabilidad.
<br><br>
									Para utilizar esta t&eacute;cnica de E/S en un computador, es necesario considerar tanto aspectos del software como del hardware.
<br><br>
									Como parte del hardware, es necesario que el computador disponga de una l&iacute;nea especial que tiene que formar parte del conjunto de l&iacute;neas de control del bus del sistema y que denominamos l&iacute;nea de petici&oacute;n de interrupci&oacute;n (INT). El m&oacute;dulo de E/S avisa al procesador mediante esta l&iacute;nea e indica que est&aacute; preparado para hacer la transferencia. La señal INT la activa el m&oacute;dulo de E/S y la recibe el procesador. Es una señal activa a la baja. El procesador debe tener un punto de conexi&oacute;n de entrada por donde llegar&aacute;n las interrupciones y el m&oacute;dulo de E/S debe tener un punto de conexi&oacute;n de salida por donde generar&aacute; las interrupciones. Para hacer una operaci&oacute;n de E/S utilizando esta t&eacute;cnica se siguen los mismos pasos que en la E/S programada: se programa la operaci&oacute;n de E/S, se realiza la transferencia de datos y se finaliza la operaci&oacute;n de E/S. La diferencia principal la tenemos durante la transferencia de datos, en la que en la fase de sincronizaci&oacute;n debemos hacer la gesti&oacute;n de las interrupciones y eso tambi&eacute;n afecta en cierta medida al intercambio de datos, como veremos m&aacute;s adelante.
<br><br>
									Durante la fase de sincronizaci&oacute;n, una vez hecha la programaci&oacute;n de la operaci&oacute;n de E/S, el procesador ejecuta otro programa (seg&uacute;n la pol&iacute;tica de gesti&oacute;n de procesos del sistema operativo) de manera que el procesador estar&aacute; ocupado haciendo trabajo productivo hasta que el m&oacute;dulo de E/S est&eacute; preparado y active la señal de petici&oacute;n de interrupci&oacute;n (INT).
<br><br>
									De entrada, el procesador no sabe en qu&eacute; momento se producir&aacute; esta petici&oacute;n; por lo tanto, ha de comprobar peri&oacute;dicamente si el m&oacute;dulo de E/S pide la atenci&oacute;n del procesador, sin que ello afecte a la dedicaci&oacute;n que tiene. Esta comprobaci&oacute;n el procesador la hace dentro del ciclo de ejecuci&oacute;n de cada instrucci&oacute;n. Es una operaci&oacute;n muy r&aacute;pida que incluso se puede encabalgar con el comienzo de la lectura de la instrucci&oacute;n siguiente para que no afecte al rendimiento del procesador. Los procesadores que han de gestionar interrupciones deben tener en el ciclo de ejecuci&oacute;n de instrucci&oacute;n una fase de comprobaci&oacute;n de interrupciones.
<br><br>
									En el momento en el que el procesador reconoce que ha llegado una petici&oacute;n de interrupci&oacute;n, empieza un ciclo de reconocimiento de interrupci&oacute;n para detener la ejecuci&oacute;n del programa actual y transferir el control a la rutina de servicio de la interrupci&oacute;n (RSI), rutina que accede al m&oacute;dulo de E/S correspondiente para llevar a cabo la transferencia de datos y, una vez se acabe la ejecuci&oacute;n de la RSI, continuar la ejecuci&oacute;n del programa que hab&iacute;amos detenido haciendo el retorno de interrupci&oacute;n.


	 
									
									<br><br>
								

									<center>
									<br><br>

				</body>
</html>