<!DOCTYPE html>
<html lang="en">

<head><meta charset="UTF-8">
<meta name="viewport" content="width=device-width, initial-scale=1.0">
<meta http-equiv="X-UA-Compatible" content="ie=edge">
<link href="https://fonts.googleapis.com/css?family=Merriweather:300|Raleway:400,700" rel="stylesheet">
<link rel="stylesheet" href="/assets/css/style.css">
<title>[Architecture] Summary</title>
<!-- Begin Jekyll SEO tag v2.7.1 -->
<title>[Architecture] Summary | 초슬로그 🎯</title>
<meta name="generator" content="Jekyll v4.2.0" />
<meta property="og:title" content="[Architecture] Summary" />
<meta name="author" content="chowisely" />
<meta property="og:locale" content="en_US" />
<meta name="description" content="Computer Architecture Summary" />
<meta property="og:description" content="Computer Architecture Summary" />
<link rel="canonical" href="https://chowisely.github.io/2020/10/10/ComputerArchitecture-Summary.html" />
<meta property="og:url" content="https://chowisely.github.io/2020/10/10/ComputerArchitecture-Summary.html" />
<meta property="og:site_name" content="초슬로그 🎯" />
<meta property="og:type" content="article" />
<meta property="article:published_time" content="2020-10-10T11:30:00+09:00" />
<meta name="twitter:card" content="summary" />
<meta property="twitter:title" content="[Architecture] Summary" />
<script type="application/ld+json">
{"url":"https://chowisely.github.io/2020/10/10/ComputerArchitecture-Summary.html","author":{"@type":"Person","name":"chowisely"},"headline":"[Architecture] Summary","dateModified":"2020-10-10T11:30:00+09:00","datePublished":"2020-10-10T11:30:00+09:00","description":"Computer Architecture Summary","mainEntityOfPage":{"@type":"WebPage","@id":"https://chowisely.github.io/2020/10/10/ComputerArchitecture-Summary.html"},"@type":"BlogPosting","@context":"https://schema.org"}</script>
<!-- End Jekyll SEO tag -->


<script type="text/javascript" src="/assets/js/darkmode.js"></script>

<script data-ad-client="ca-pub-8676604680506023" async src="https://pagead2.googlesyndication.com/pagead/js/adsbygoogle.js"></script>
  <style type="text/css">
  a { text-decoration:none }
  </style>
  <script src="https://ajax.googleapis.com/ajax/libs/jquery/3.5.1/jquery.min.js"></script>
  <script>
    $(document).ready(function() {
      $("[data-tag]").click((e) => {
        currentTag = e.target.dataset.tag;
        filterByTagName(currentTag);
      });

      let currentTag = "";
      const queryTag = getQuery().tag;
      if (queryTag) {
        currentTag = queryTag;
        filterByTagName(currentTag)
      }
    });
  </script>
  <link href="https://cdn.jsdelivr.net/gh/joungkyun/font-d2coding/d2coding.css" rel="stylesheet" type="text/css">
</head><body>
  <main class="container">
    <section class="about">
      <div class="about-header condensed">
      <div class="about-title">
      <a href="/">
        
        <img src="/assets/profile1.png" alt="chowisely" />
        
      </a>
      <h2 id="title">
        <a href="/">chowisely</a>
      </h2>
      </div><p class="tagline">undergraduate in CS</p><p class="motto">honesty integrity excellence</p></div>
      
      <ul class="social about-footer condensed"><a href="https://github.com/chowisely" target="_blank">
          <li>
            <i class="icon-github-circled"></i>
          </li>
        </a></ul><p class="about-footer condensed">&copy;
        2021</p><div class="about-footer condensed">
        <p>Dark Mode
          <i class="icon-moon"></i>
          <label class="switch">
            <input type="checkbox" class="dark-mode-toggle">
            <span class="slider round" onclick="toggleDarkMode()"></span>
          </label>
        </p>
      </div>

      <div class="tag-collections">
        
            <span class="tag" data-tag="알고리즘">알고리즘</span>
        
            <span class="tag" data-tag="sort">Sort</span>
        
            <span class="tag" data-tag="greedy">Greedy</span>
        
            <span class="tag" data-tag="dfs">DFS</span>
        
            <span class="tag" data-tag="bfs">BFS</span>
        
            <span class="tag" data-tag="MST">MST</span>
        
            <span class="tag" data-tag="union-find">Union-Find</span>
        
            <span class="tag" data-tag="구현">구현</span>
        
            <span class="tag" data-tag="architecture">Architecture</span>
        
            <span class="tag" data-tag="algorithm">Algorithm</span>
        
            <span class="tag" data-tag="compiler">Compiler</span>
        
      </div>

    </section>

    <section class="content">
      <ul class="posts">
<li class="posts-labelgroup" id="posts-labelgroup">
  <h1 id="posts-label">posts</h1>
  
  <div class="search-container">
    <div class="search-section">
      <i class="icon-search"></i>
      <input type="text" name="search" id="searchbar" autocomplete="off" aria-label="search in posts">
    </div>
    <div class="search-results" id="search-results" data-placeholder="No Results" style="display: none;"></div>
  </div>
  
</li>
</ul><div class="post-container">
  <a class="post-link" href="/2020/10/10/ComputerArchitecture-Summary.html">
    <h2 class="post-title">[Architecture] Summary</h2>
  </a>
  <div class="post-meta">
    <div class="post-date">
      <i class="icon-calendar"></i>Oct 10, 2020 

18 min to read


    </div><ul class="post-tags">
      
        
          
              <span class="tag" data-tag="architecture">Architecture</span>
          
        
      
    </ul></div>
  <div class="post">
    <p>Computer Architecture Summary</p>

<h1 id="background">Background</h1>

<h2 id="moore의-법칙">Moore의 법칙</h2>
<p>반도체 칩에 들어가는 트랜지스터의 수는 매년 지수적으로 증가한다. (미세화의 한계로 이제는 적용되지 X)</p>

<h2 id="amdahl의-법칙">Amdahl의 법칙</h2>
<p><strong>Performance = 1 / ((1 - P) + P / S)
(P=전체에서 개선된 부분이 차지하는 비율, S=이전에 비해 성능이 향상한 정도)</strong>
<strong>컴퓨터 시스템 일부를 개선할 때 전체적인 성능 향상 정도</strong>를 계산하는 데 사용된다. 예를 들어 어떤 작업의 40%를 2배 개선할 때, P는 0.4, S는 2라고 할 수 있다. 식에 대입해보면 전체 성능은 이전에 비해 1.25배가 된다.</p>

<p>또한, 병렬 프로그래밍으로 성능을 향상시킬 수 있는 부분의 한계를 암시하기도 한다. 이는 프로세서 수와 성능이 비례할 것이라는 생각을 깨트렸다. 성능 향상을 위해서는 프로세스를 무작정 늘리기 보다 병렬화할 수 없는 부분도 개선해야 한다.</p>

<h2 id="risc-vs-cisc">RISC vs. CISC</h2>

<table>
  <thead>
    <tr>
      <th style="text-align: right">-</th>
      <th style="text-align: right">RISC</th>
      <th style="text-align: right">CISC</th>
    </tr>
  </thead>
  <tbody>
    <tr>
      <td style="text-align: right">명령어</td>
      <td style="text-align: right">간단하고 적은 수의 명령어</td>
      <td style="text-align: right">복잡하고 많은 수의 명령어</td>
    </tr>
    <tr>
      <td style="text-align: right">명령어 길이</td>
      <td style="text-align: right">고정(pipelining이 쉬움)</td>
      <td style="text-align: right">다양</td>
    </tr>
    <tr>
      <td style="text-align: right">메모리 접근 명령어 제한</td>
      <td style="text-align: right">O</td>
      <td style="text-align: right">X</td>
    </tr>
    <tr>
      <td style="text-align: right">속도</td>
      <td style="text-align: right">빠름</td>
      <td style="text-align: right">느림</td>
    </tr>
    <tr>
      <td style="text-align: right">레지스터</td>
      <td style="text-align: right">많음</td>
      <td style="text-align: right">적음</td>
    </tr>
    <tr>
      <td style="text-align: right">캐시 사용</td>
      <td style="text-align: right">O</td>
      <td style="text-align: right">X</td>
    </tr>
  </tbody>
</table>

<p>캐시 메모리가 나오기 이전으로 돌아가면, CPU와 메모리의 속도 차이 때문에 CPU의 유휴 상태가 길었다. 따라서 메모리에서 하나의 instruction을 가져와 많은 일을 처리하는 것이 이득이었고, 그에 따라 CISC가 한 시대를 풍미했다. 하지만 캐시 메모리가 나오자 CPU와 메모리 사이의 간극이 메워졌다. 그러다 보니 <strong>한 instruction이 한번에 많은 일을 처리하는 것보다 간단한 일을 처리하는 instruction 여러 개를 pipelining</strong>시키는 RISC가 더 효과적이게 됐다.</p>

<blockquote>
  <p>🔎 <strong>RISC의 성능이 더 좋은데 왜 CISC를 사용하는 x86을 아직 쓸까?</strong></p>

  <p>x86은 겉으로는 CISC이지만 내부적으로 CISC를 RISC로 변환한 후 실행한다. CISC의 시장이 이미 커져버려서 성능을 얻고자 RISC로 바꾸면 이전에 사용했던 것들(?)을 그대로 가져다 쓸 수 없다.</p>
</blockquote>

<p>컴퓨터의 경우에는 x86을 쓰지만 휴대폰, 임베디드 시스템 등에서는 RISC인 ARM architecutre를 쓴다. ARM은 특히 저전력을 사용하도록 설계되어 전력의 소모량이 중요한 곳에 쓰인다.</p>

<hr />

<h1 id="performance">Performance</h1>
<p>performance ⬆️ = time ⬇️, throughput ⬆️</p>

<h2 id="cpu-time">CPU Time</h2>
<p>CPU Time = Clock Cycles * Clock Cycle Time = IC * CPI * Clock Cycle Time</p>

<table>
  <thead>
    <tr>
      <th style="text-align: right">-</th>
      <th style="text-align: right">IC</th>
      <th style="text-align: right">CPI</th>
      <th style="text-align: right">Clock Cycle Time</th>
    </tr>
  </thead>
  <tbody>
    <tr>
      <td style="text-align: right">Program</td>
      <td style="text-align: right">✔️</td>
      <td style="text-align: right"> </td>
      <td style="text-align: right"> </td>
    </tr>
    <tr>
      <td style="text-align: right">Compiler</td>
      <td style="text-align: right">✔️</td>
      <td style="text-align: right"> </td>
      <td style="text-align: right"> </td>
    </tr>
    <tr>
      <td style="text-align: right">ISA</td>
      <td style="text-align: right">✔️</td>
      <td style="text-align: right">✔️</td>
      <td style="text-align: right"> </td>
    </tr>
    <tr>
      <td style="text-align: right">Organization</td>
      <td style="text-align: right"> </td>
      <td style="text-align: right">✔️</td>
      <td style="text-align: right">✔️</td>
    </tr>
    <tr>
      <td style="text-align: right">Technology</td>
      <td style="text-align: right"> </td>
      <td style="text-align: right"> </td>
      <td style="text-align: right">✔️</td>
    </tr>
  </tbody>
</table>

<p>IC: RISC &gt; CISC</p>

<p>CPI: RISC &lt; CISC</p>

<p>좋은 organization, design technology를 써서 <strong>CPI와 clock cycle time</strong>을 줄이는 게 목표!</p>

<h2 id="throughput">Throughput</h2>
<p>밑에서 다룰 sequential implementation과 pipelined implementation의 차이는 throughput이다. pipelined implementation은 CPI가 1임을 보장한다.</p>

<hr />

<h1 id="isa">ISA</h1>
<p>interface between software and hardware</p>
<blockquote>
  <p>🔎 <strong>ADT</strong></p>

  <p>Data: register file &amp; memory
Operation: instruction</p>
</blockquote>

<hr />

<h1 id="mips">MIPS</h1>
<blockquote>
  <p>🔎 <strong>Design Principle</strong></p>

  <ul>
    <li>Different kinds of instruction formats for different instructions</li>
    <li>Keep all instructions the same length</li>
  </ul>
</blockquote>

<h2 id="r-format">R-Format</h2>

<p>opcode(6 bit), rs(5 bit), rt(5 bit), rd(5 bit), shamt(5 bit), funct(6 bit)
<em>ADD, SUB, SLL, SRL, SLT, AND, OR, NOR</em></p>

<h2 id="i-format">I-Format</h2>
<p>opcode(6 bit), rs(5 bit), rt(5 bit), constant or address(16 bit)
<em>LW, SW, BEQ, SLTI, ADDI, SUBI, ANDI, ORI</em></p>

<h2 id="j-format">J-Format</h2>
<p>opcode(6 bit), address(26 bit)
<em>J, JAL</em></p>

<h2 id="branch-addressing">Branch Addressing</h2>
<p>BEQ, BNE에서 타겟 주소는 16 bit address를 32bit로 sign extend, shift left by 2한 후 PC에 더한 값이다. 비트 수가 한정적이고 보통 타겟 주소가 현재 PC 근처에 있기 때문에 PC에 대한 상대주소를 구한다.</p>

<h2 id="jump-addressing">Jump Addressing</h2>
<p>J, JAL에서 주소는 26 bit로 나타낼 수 있다. 특히 이 명령어들은 조건문과 관련이 없기 때문에 현재 PC와 상관 없는 곳으로 이동할 가능성이 크다. 제한적인 비트 수로 가능한 넓은 주소 범위를 만들기 위해서 모든 명령어들의 주소는 word 단위로 존재함을 이용한다. PC[31..28]에 26 bit address를 shift left by 2한 값을 이어 붙인다.</p>

<h2 id="addressing-mode">Addressing Mode</h2>
<ol>
  <li>Immediate Addressing: I-Format 중 immediate field를 사용하는 명령</li>
  <li>Register Addressing: R-Format</li>
  <li>Base Addressing: I-Format LW, SW</li>
  <li>PC Relative Addressing: I-Format BEQ, BNE</li>
  <li>Pseudodirect addressing: J-Format</li>
</ol>

<hr />

<h1 id="sequential-implementation">Sequential Implementation</h1>
<h2 id="single-cycle">Single-Cycle</h2>
<p>한 명령어들을 한 cylce에 처리한다.</p>

<p><strong>장점</strong></p>
<ul>
  <li>복잡하지 않다.</li>
</ul>

<p><strong>단점</strong></p>
<ul>
  <li>가장 오래 걸리는 명령어가 <strong>critical path</strong>가 되어 cycle time이 정해진다. 따라서 빨리 끝나는 명령어들을 처리한 프로세서는 유휴 상태에 빠진다.</li>
  <li>한 cycle에 동일한 resource를 여러 번 사용할 수 없다. 예를 들어, ALU로 주소를 계산했으면 다음 cycle에서 ALU를 다시 사용할 수 있다. (그래서 <strong>duplicated resource</strong>가 필요하며 utilization은 떨어진다.)</li>
</ul>

<h2 id="multi-cycle">Multi-Cycle</h2>
<p>한 명령어를 여러 cycle에 나누어 실행한다. 서로 다른 명령어는 걸리는 cycle 수가 다르다. (ex. R-Format은 4 cycle, Load는 5 cycle)</p>

<p><strong>장점</strong></p>
<ul>
  <li>각 cycle마다 resource를 서로 다른 용도로 사용할 수 있다. (그래서 single-cycle과 달리 1 memory, 1 ALU만 필요하다.)</li>
</ul>

<p><strong>단점</strong></p>
<ul>
  <li>각 cycle마다 <strong>다음 cycle 위한 명령어 정보</strong>를 저장해야 한다.</li>
  <li>각 cycle이 하나의 resource만 사용하게 하는 등 <strong>각 cycle의 일의 균형</strong>을 맞춰야 한다.</li>
</ul>

<h2 id="control-signal">Control Signal</h2>
<p>instruction decode 시 각 명령어마다 수행해야 하는 control signal을 만든다. control signal은 multiplexor<em>(RegDst(add or lw), ALUSrc(register or sign extended), PCSrc, MemtoReg(add or lw))</em>, ALU operation, read/write를 제어하기 위한 용도로 구성된다. 하지만 branch instruction의 경우 instruction decode에서 만든 control signal만으로는 부족한데 두 레지스터를 비교해야만 다음 PC를 알 수 있다.</p>

<hr />

<h1 id="overlappedpipelined-implementation">Overlapped(Pipelined) Implementation</h1>
<p>한 명령어를 여러 cycle에 나누어 실행하고, 새로운 사이클마다 새로운 명령어를 실행한다. 따라서 임의의 명령어는 다음 cycle에서 필요한 정보를 모두 저장해야 한다.</p>

<p>각 cycle마다 하나의 명령어가 끝나면서 throughput이 증가하게 된다. (CPI = 1)</p>

<h2 id="hazard">Hazard</h2>
<p>다음 cycle에서 뒤따라오는 instruction이 어떠한 이유로 실행되지 못하는 현상을 가리킨다.</p>

<h3 id="structural-hazard">Structural Hazard</h3>
<p><strong>서로 다른 명령어가 동일한 cycle에 동일한 resource를 요구하는 경우</strong></p>

<blockquote>
  <p>🔎 <strong>Solution</strong></p>

  <ol>
    <li>Resource Duplication: instruction과 data용 메모리를 따로 둔다.</li>
    <li>Time-Multiplexed: 한 cycle을 subcycle로 나누어 읽기와 쓰기로 사용한다.</li>
    <li>Multi-Port register: 동시에 두 개의 레지스터를 읽고 하나의 레지스터를 쓴다.</li>
  </ol>
</blockquote>

<h3 id="data-hazard">Data Hazard</h3>
<p><strong>명령어들 간 레지스터 의존성에 의해 sequential execution의 결과와 달라져</strong> data incorrectness가 발생하는 경우</p>

<blockquote>
  <p>🔎 <strong>Solution</strong></p>

  <ol>
    <li>Stall: 다음 명령어는 레지스터를 사용할 수 있을 때까지 기다린다.</li>
    <li>Forwarding: 다음 명령어는 레지스터를 사용할 수 있는 WB 단계까지 기다리지 않고 결과가 available하면 끌어다 사용한다. 1) ALU 연산 결과를 EX 단계에서 forwarding하는 경우 (stall 0), 2) 메모리 접근 결과를 MEM 단계에서 forwarding 하는 경우 (stall 1)</li>
    <li>컴파일러 스케쥴링: 레지스터 간 의존성을 고려해 명령어들의 순서를 재배치한다.</li>
  </ol>
</blockquote>

<h3 id="branch-hazard">Branch Hazard</h3>
<p>branch instruction에서 <strong>PC가 non-sequential</strong>하게 바뀌는 경우</p>

<blockquote>
  <p>🔎 <strong>Solution</strong></p>

  <ol>
    <li>Stall: 조건 비교 연산이 EX 단계에서 끝나고 타겟 주소가 MEM 단계에서 계산될 때까지 기다린다. (stall 3)</li>
    <li>Optimized Branch Processing: 조건 비교 연산과 주소 계산을 ID 단계로 옮긴다. (stall 1) PC+4가 타겟 주소로 바뀌어야 할 경우 IF를 flush한다. 추가적인 하드웨어와 forwarding이 필요하다.</li>
    <li>Branch Prediction: 다음 PC를 예측한다. 예측에 실패하면 로드해두었던 명령어를 flush한다. (2번 방법과 같이 사용하면 stall 1) static과 dynamic 방법이 있다.</li>
    <li>Delayed Branch: sequential execution의 semantic을 변경하는 방법이다. (pipelining, concurrent execution에서는 semantic 변경을 하지 않는다.) 다음 PC 주소가 결정되는 사이에 어느 조건에서도 실행되는 명령어들을 실행할 수 있다.</li>
  </ol>
</blockquote>

<hr />

<h2 id="speculation">Speculation</h2>
<p><strong>Make the common case fast(optimization)</strong>
어떤 일의 필요 여부가 결정될 때까지 <strong>기다리기보다 결과를 예측하고 수행</strong>함으로써 성능을 최적화시키는 기법이다. 만약 해당 일이 필요 없는 것으로 판명되면 그 일이 일어나기 전으로 상태를 되돌린다. 예로는 <strong>dynamic branch prediction, 메모리 접근 특성인 locality를 활용한 cache replacement policy, virtual memory의 prepaging</strong>가 있다.</p>

<p>performance와 power의 tradeoff가 생긴다.</p>

<p>speculation과 lookahead는 다르다.</p>

<h2 id="correctness">Correctness</h2>
<p><strong>Make the rare case correct</strong>
프로세서의 성능을 높이기 위해 <strong>어떤 방법을 수행하더라도 sequential execution 시의 결과와 동일</strong>해야 한다. 예를 들어 <strong>speculation의 branch prediction의 예측이 실패했을 때, exception이 발생했을 때, pipelining이나 cache memory를 사용했을 때</strong>가 있다. Data hazard에서 레지스터 간에 의존성이 있는 경우 이를 제어하지 않아도 correctness는 깨진다.</p>

<h2 id="concurrent-execution">Concurrent Execution</h2>
<p>기본적으로 명령어들은 순서대로 실행된다. (sequential execution)</p>

<p>하지만 (1) data hazard로 인한 stall을 막고자 명령어들의 순서를 재배치하고, (2) branch hazard를 해결하는 delayed branch에서 명령어들의 순서를 재배치하며 concurrent execution(out-of-order execution)이 될 수 있다. 이 경우 레지스터 간에 의존성을 파악해 데이터의 correctness를 지키도록 해야 한다.</p>

<p>out-of-order execution으로 실행된다고 하더라도 <strong>machine state는 sequential execution 순서대로 업데이트</strong>해야 한다. (reorder buffer 사용)</p>

<p>명령어 I0, I1에 대하여 읽기, 쓰기 레지스터들의 집합을 각각 R(I0), W(I0), R(I1), W(I1), 메모리 접근 주소를 M(I0), M(I1)라고 한다면, <code class="language-plaintext highlighter-rouge">(R(I0) ∩ W(I1)) ∪ (R(I1) ∩ W(I0)) ∪ (M(I0) ∩ M(I1)) == ∅</code>인 경우에만 I0, I1을 concurrently 실행할 수 있다.</p>

<h2 id="exception-handling">Exception Handling</h2>
<ol>
  <li>PC를 EPC(exception program counter)에 저장한다.</li>
  <li>CAUSE 레지스터에 exception이나 interrupt가 발생한 이유를 기록한다.</li>
  <li>ISR(interrupt service routine)으로 점프한다.</li>
  <li>rfe(return from exception) 명령어로 PC를 EPC로부터 복구한다.</li>
</ol>

<p>exception이 발생한 명령어 이전으로는 다 실행되고 이후로는 실행되지 않은 것과 같도록 만들어야 한다. 앞의 명령어들이 모두 exception이 발생되지 않았다는 보장이 있어야 하므로 <strong>machine state는 sequential execution 순서대로 업데이트</strong>해야 한다. (reorder buffer 사용)</p>

<hr />

<h1 id="comparison">Comparison</h1>

<table>
  <thead>
    <tr>
      <th style="text-align: right">-</th>
      <th style="text-align: right">CPI⬇️</th>
      <th style="text-align: right">CPI⬆️</th>
    </tr>
  </thead>
  <tbody>
    <tr>
      <td style="text-align: right">Clock Cycle Time⬆️</td>
      <td style="text-align: right">Single-Cycle</td>
      <td style="text-align: right">-</td>
    </tr>
    <tr>
      <td style="text-align: right">Clock Cycle Time⬇️</td>
      <td style="text-align: right">Pipelined</td>
      <td style="text-align: right">Multi-Cycle</td>
    </tr>
  </tbody>
</table>

<hr />

<h1 id="datapath-summary">Datapath Summary</h1>
<p>프로세서의 성능을 향상시키기 위해 <strong>pipelining, concurrent execution, speculation</strong> 등의 기법을 쓸 수 있지만, data correctness를 유지하는 것이 중요하다.</p>

<hr />

<h1 id="memory-hierarchy">Memory Hierarchy</h1>
<p><code class="language-plaintext highlighter-rouge">CPU &lt; Cache Memory &lt; Main Memory &lt; Secondary Storage</code>
빠른 속도, 싼 가격, 작은 크기를 가질수록 메모리의 상위 계층에 존재한다. <strong>속도가 빠를수록 CPU에 가까이 위치시킴</strong>으로 메모리 접근을 빠르게 한다.</p>

<p><strong>cache memory</strong>의 속도는 ns, main memory의 속도는 ns, secondary storage의 속도는 ms단위다. cache memory랑 main memory를 소프트웨어적으로 처리하려고 하면(OS), 기본적으로 ms 정도 걸린다. 따라서 cache memory는 <strong>하드웨어가 관리</strong>한다. (TLB miss 시 메모리에서 page table을 가져오는 건 flexibility(ex. replacement policy) 때문에 OS가 담당한다.)</p>

<p><strong>secondary storage</strong>는 느리기 때문에 DRAM을 hard disk로 가는 access를 최소화해야 한다. 따라서 <strong>OS가 좋은 알고리즘으로 intelligently 처리</strong>한다.</p>

<h2 id="ramrandom-access-memory">RAM(Random Access Memory)</h2>
<p>Volatile
ex. cache memory(SRAM), main memory(DRAM)</p>

<h2 id="romread-only-memory">ROM(Read Only Memory)</h2>
<p>Non-Volatile
ex. 부트로더</p>

<hr />

<h1 id="cache-memory">Cache Memory</h1>
<p><strong>Goal</strong>: To provide a virtual memory technology(illusion) that has an access time of the highest level of memory with the size and cost of the lowest level memory</p>

<p>cache memory는 <strong>메모리 접근의 non-uniform 특성(locality)과 메모리 기술의 한계(?)</strong>로 탄생했다. 메모리는 빠를수록 비싸고, 느릴수록 싸다. 비쌀수록 크기는 작아질 수 밖에 없다. 만약 빠르고 크고 값싼 메모리가 존재했다면 cache memory는 탄생하지 않았을 것이다. cache memory는 locality의 특성을 이용하기 때문에 마치 빠르고 크고 값싼 메모리가 존재한다는 illusion을 심어준다.</p>

<p>cache memory는 physical address로 이루어져 있어 virtual address에서 physical address로 바꾸어야 한다.</p>

<p><strong>장점</strong></p>
<ul>
  <li>CPU와 메모리 사이에 CPU 캐시가 생기면서 메모리 접근이 줄어든다. 그에 따라 시스템 버스는 <strong>I/O 연산에 더 많은 시간을 할애</strong>하여 성능이 향상한다.</li>
  <li><strong>ISA를 바꿀 필요 없이</strong> 캐시 크기를 키울수록 성능을 높일 수 있다.</li>
</ul>

<p><strong>단점</strong></p>
<ul>
  <li>동일한 데이터가 여러 군데에 존재하면 <strong>data incorrectness</strong>를 조심해야 한다.</li>
</ul>

<h2 id="locality">Locality</h2>
<p>Temporal Locality: 한번 참조된 메모리 주소는 가까운 시간 내에 다시 참조될 가능성이 높다. <strong>(ex. loop 내 명령어, 변수)</strong></p>

<p>Spatial Locality: 참조된 메모리 주소의 근처에 있는 주소들도 참조될 가능성이 높다. <strong>(ex. array, sequential instruction fetch)</strong></p>

<h2 id="terminology">Terminology</h2>
<p>Cache Hit: 찾고자 하는 데이터가 캐시에 존재할 때</p>

<p>Hit Ratio: 캐시에서 데이터를 찾은 횟수/전체 데이터 접근 횟수</p>

<p>Hit Time: 캐시에서 데이터를 가져오는 데 걸리는 시간</p>

<p>Cache Miss: 찾고자 하는 데이터가 캐시에 존재하지 않아 아래 계층에서 가져와야 할 때
Miss Ratio: 1 - Hit Ratio</p>

<p>Miss Penalty: 아래 계층에서 block을 가져와서 교체하는 시간 + 프로세서에게 block을 전달하는 시간</p>

<p><strong>AMAT(Average Memory Access Time)</strong>: Hit Time + Miss Penalty * Miss Ratio</p>

<p>Cacheline(Cache Block): 아래 계층에서 caching을 위해 가져오는 데이터의 단위</p>

<h2 id="cache-miss">Cache Miss</h2>
<p><strong>Cold Miss(Compulsory Miss)</strong>: 비어 있는 캐시에 처음 접근할 때 생긴다.</p>

<p><strong>Capacity Miss</strong>: 캐시가 모두 차서 더이상 저장할 공간이 없을 때 생긴다.</p>

<p><strong>Conflict Miss</strong>: <strong>주어진 인덱스</strong>에 대한 엔트리는 있지만 태그가 다를 때 생긴다.</p>

<p><strong>Coherency Miss</strong>: 여러 개의 CPU가 같은 캐시라인을 가지고 있고 한 CPU가 이를 업데이트할 때 다른 CPU들의 캐시라인을 invalidate시키면서 발생한다. 그후로 invalidate된 데이터는 메모리에서 참조하게 된다.</p>

<h2 id="structure">Structure</h2>
<p><img src="https://images.velog.io/images/chowisely/post/f079815d-4101-4af8-8a2d-9dc43c3b0a03/image.png" alt="" /></p>

<p>tag store에서 찾고 있는 주소의 tag를 찾을 수 있다면 hit, 없다면 miss이다. locality 특성에 따라 접근하려는 메모리 주소와 그 근처 주소들을 같이 caching한다.</p>

<h3 id="terminology-1">Terminology</h3>
<blockquote>
  <p>🔎 <strong>Cache에 접근하기 위한 물리적 주소의 구성</strong></p>

  <p>Byte Offset</p>

  <p>Block Offset</p>

  <p>Block Number(Index)</p>

  <p>Tag</p>
</blockquote>

<blockquote>
  <p>🔎 <strong>Performance를 위한 추가적인 하드웨어</strong></p>

  <p>Valid Bit</p>

  <p>Protection Bit</p>

  <p>Dirty Bit</p>

  <p>Reference Bit</p>
</blockquote>

<h3 id="fully-associative-cache">Fully-Associative Cache</h3>
<p>주소는 tag와 block offset, byte offset으로 이루어져 있다. tag store 내 모든 tag를 비교하는 <strong>comparator</strong>가 필요하다.</p>

<p><strong>장점</strong></p>
<ul>
  <li><strong>공간이 남기만 하면</strong> 데이터를 저장할 수 있다.</li>
</ul>

<p><strong>단점</strong></p>
<ul>
  <li>tag store 내 위치가 고정이 되어 있지 않기 때문에 <strong>검색 시간이 오래</strong> 걸린다.</li>
</ul>

<h3 id="direct-mapped-cache">Direct-Mapped Cache</h3>
<p>주소에서 일부 비트를 tag store 내 위치를 나타내는 index로 둔다. 주소는 tag, block number, block offset, byte offset으로 이루어져 있다.</p>

<p><strong>장점</strong></p>
<ul>
  <li>구현이 간단하다.</li>
  <li>검색 시간을 줄인다.</li>
</ul>

<p><strong>단점</strong></p>
<ul>
  <li>비어 있는 공간이 있더라도 기존의 데이터와 교체하여 저장하므로 <strong>conflict miss</strong>가 발생한다.</li>
</ul>

<h3 id="set-associative-cache">Set-Associative Cache</h3>
<p><strong>index를 공유하는 여러 cacheline을 만들자.</strong> direct-mapped cache의 conflict miss를 보완하기 위해 fully-associative를 섞었다. 주소는 tag, block number, block offset, byte offset으로 이루어져 있다. index를 공유하는 여러 tag들을 비교하기 위한 N <strong>comparator</strong>가 필요하다.</p>

<p>associativity가 1이면 direct-mappped cache, cacheline의 총 개수와 같다면 fully-associative cache다.</p>

<p><strong>장점</strong></p>
<ul>
  <li>directe-mapped cache의 <strong>conflict miss</strong>를 줄일 수 있다.</li>
  <li>fully-associative cache의 <strong>검색 시간</strong>을 줄일 수 있다.</li>
</ul>

<blockquote>
  <p>🔎 <strong>Associativity vs. Miss Rate</strong></p>

  <p>associativity가 증가하면 temporal locality를 잘 활용하기 때문에 miss rate가 줄어든다. cacheline의 수는 그대로이기 때문에 capacity miss에는 영향을 주지 않는다. 하지만 associativity가 증가할수록 하드웨어가 복잡해지고 검색 시간이 증가한다.</p>
</blockquote>

<h2 id="tradeoff">Tradeoff</h2>

<table>
  <thead>
    <tr>
      <th style="text-align: right">-</th>
      <th style="text-align: right">Positive Effect</th>
      <th style="text-align: right">Negative Effect</th>
    </tr>
  </thead>
  <tbody>
    <tr>
      <td style="text-align: right">Cache Size ⬆️</td>
      <td style="text-align: right">capacity miss 감소</td>
      <td style="text-align: right">access time 증가</td>
    </tr>
    <tr>
      <td style="text-align: right">Block Size ⬆️</td>
      <td style="text-align: right">cold miss 감소</td>
      <td style="text-align: right">miss penalty 증가</td>
    </tr>
    <tr>
      <td style="text-align: right">Associativity ⬆️</td>
      <td style="text-align: right">conflict miss 감소</td>
      <td style="text-align: right">access time 증가</td>
    </tr>
  </tbody>
</table>

<p>일반적으로 <strong>캐시의 크기가 커질수록 block의 크기를 늘리면</strong> spatial locality를 이용해 miss rate을 줄일 수 있다. 하지만 캐시의 크기가 충분히 크지 않은 상태에서 <strong>어느 수준보다 block의 크기를 키우면</strong>, block의 수가 동시에 줄어들므로 miss rate가 증가한다. 이는 spatial locality로 얻을 수 있는 이익보다 temporal locality를 제대로 이용하지 못하는 손해가 더 크기 때문이다.</p>

<p><strong>associativity는 temporal locality, block size는 spatial locality와 관련이 있다.</strong></p>

<p><strong>Hit Time ⬇️</strong></p>

<p>cache size ⬇️ but miss rate ⬆️</p>

<p>use direct-mapped cache but miss rate ⬆️</p>

<p><strong>Miss Rate ⬇️</strong></p>

<p>cache size ⬆️ but hit time ⬆️ (capacity miss)</p>

<p>associativity ⬆️ but hit time ⬆️ (conflict miss)</p>

<p>block size ⬆️ but miss penalty ⬆️ (cold miss)</p>

<p><strong>Miss Penalty ⬇️</strong></p>

<p>block size ⬇️ but miss rate ⬆️ (cold miss)</p>

<p><strong>add another level of cache</strong> (first level은 hit time을 줄이고 second level은 miss rate를 줄인다.)</p>

<h2 id="write-policy">Write Policy</h2>
<h3 id="hit">Hit</h3>
<p>Write-Through: cache에 쓸 때 메모리에도 써준다. 성능이 떨어진다.</p>

<p>Write-Back: 각 cacheline 마다 dirty bit를 둔다. caching된 이후 값이 변경되었다면 dirty bit로 표시를 하고 후에 replacement될 때 메모리에 써준다. 성능은 좋지만 data incorrectness를 유발할 수 있다.</p>

<h3 id="miss">Miss</h3>
<p>Write-Allocate: 메모리에 쓸 때 cache를 할당하고 써준다.</p>

<p>Write-No-Allocate: 메모리에 쓸 때 cache에 할당하지 않는다.</p>

<h3 id="io-inconsistency">I/O Inconsistency</h3>
<p>1) I/O가 메모리에 있는 데이터를 변경할 때 &amp; 데이터가 cache에 있을 때</p>

<p>Write-Through, Write-Back 경우</p>

<p>OS가 I/O가 시작되기 전에 cache에 있는 데이터를 invalidate한다.</p>

<p>2) write-back 정책을 사용하는 프로세스가 cache에 있는 데이터를 변경할 때 &amp; I/O가 데이터를 참조할 때</p>

<p>Write-Back 경우</p>

<p>OS가 I/O가 시작되기 전에 cache에 있는 데이터를 flush한다.</p>

<h2 id="cache-replacement">Cache Replacement</h2>
<p>LRU나 second chance algorithm을 사용하여 교체할 cacheline을 고른다.</p>

<p>Fully-Associative Cache: 모든 cacheline 중에서 가장 오래전에 참조된 cacheline을 선택한다.</p>

<p>Direct-Mapped Cache: cache replacement가 따로 없다.</p>

<p>Set-Associative Cache: tag를 공유하는 cacheline들 중에서 가장 오래전에 참조된 cacheline을 선택한다.</p>

<hr />
<h1 id="virtual-memory">Virtual Memory</h1>
<p>하나의 물리적인 프로세서를 가졌음에도 여러 개의 논리적인 프로세서를 가졌다는 illusion을 심어준다. 다른 말로 하면, physical address space은 하나지만 N개의 virtual address space를 가졌다는 뜻이다. 각 프로세스는 실제 물리적인 메모리 크기보다 훨씬 큰 공간이 할당되어 있다고 착각하게 만든다.</p>

<p>프로세서에서 메모리에 접근하는 경우는 명령어 <strong>fetch, load/store</strong>로 두 가지가 있다. 그리고 모든 주소는 virtual address이기 때문에 <strong>physical address로 변환</strong>되어야 한다.</p>

<h2 id="terminology-2">Terminology</h2>
<p><strong>EAT(Effective Access Time)</strong> = Memory Access Time + Disk Access Time * Page Fault Rate</p>

<h2 id="functionality">Functionality</h2>
<p>하드웨어 측면에서는 <strong>MMU, exception mechanism</strong>, 소프트웨어 측면에서는 <strong>page table, page table에 기반한 루틴</strong>이 필요하다.</p>

<blockquote>
  <p>🔎 <strong>Performance를 위한 추가적인 하드웨어</strong></p>

  <p>Valid Bit</p>

  <p>Protection Bit</p>

  <p>Dirty Bit</p>

  <p>Reference Bit</p>
</blockquote>

<h2 id="page-table">Page Table</h2>
<p>physical address에 대한 virtual address의 맵핑</p>

<p>프로세스마다 하나씩 있다.</p>

<h2 id="tlb">TLB</h2>
<p>page table의 cache</p>

<p>context switch 될 때 TLB를 invalidate해서 다음 프로세스가 잘못된 주소에 접근하는 것을 막는다.</p>

<h3 id="tlb-miss">TLB Miss</h3>
<p>exception mechanism on TLB miss</p>

<p>main memory에 해당 프레임이 main memory에 있으면 exception을 리턴한다. 만약 없다면 page fault을 처리한다.</p>

<p>main memory에서 TLB로 페이지를 가져오기만 하면 된다면, 하드웨어를 사용해 빠르게 처리할 수 없을까? 하드웨어를 사용하려면 페이지 테이블의 구조 등 여러 가지를 fix해두어야 한다. 성능은 좋을지 몰라도 <strong>inflexible</strong>하다. 소프트웨어적으로 처리하면 TLB replacement policy를 바꾸거나 바뀐 페이지 테이블의 구조를 처리할 수 있다.</p>

<hr />

<h1 id="cpu-cache-vs-virtual-memory">CPU Cache vs. Virtual Memory</h1>
<p><strong>공통점</strong></p>

<p>일종의 illusion을 제공해 프로세서의 성능을 높인다. CPU cache는 빠른 메모리 접근을, virtual memory는 보다 더 많은 프로세스를 지원함으로써 CPU의 이용률을 높인다.**</p>

<p>cache와 page replacement은 LRU, second changce algorithm이 있다.</p>

<p>CPU cache는 CPU와 main memory 사이에, virtual memory는 main memory와 secondary storage 사이에 존재하고, <strong>locality 특성을 이용해 프로세서가 메모리에 빠르게 접근하게 하며 프로세스의 이용률을 높인다</strong>. 둘다 <strong>dirty bit</strong>을 두어 두 메모리 계층 간 오버헤드를 줄인다.</p>

<p><strong>차이점</strong></p>

<p>CPU Cache: direct-mapped 방식을 사용한다. main memory도 충분히 빠르기 때문에 소프트웨어적으로 처리하면 cache를 장점을 활용할 수 없다. direct-mapped은 비교 연산이 없고 replacement policy가 없어 <strong>하드웨어만으로 구현</strong>한다.</p>

<p>Virtual Memory: secondary storage의 속도가 느리고 디스크에 접근하는 시간을 최소화하기 위해 <strong>소프트웨어적으로 intelligently 처리</strong>할 수 있다.</p>

  </div>

  <!--
  <script async src="//pagead2.googlesyndication.com/pagead/js/adsbygoogle.js"></script>
  <div align="center" style="margin: 1em 0;">
  <ins class="adsbygoogle"
       style="display:block; border-bottom: initial;"
       data-ad-client="ca-pub-8676604680506023"
       data-ad-format="auto"></ins>
  </div>
  <script>
  (adsbygoogle = window.adsbygoogle || []).push({});
  </script>
  --><div id="disqus_thread" style="margin-top:25px"></div>
  <script>
    var disqus_config = function () {
      this.page.url = 'https://chowisely.github.io/2020/10/10/ComputerArchitecture-Summary.html';
      this.page.identifier = 'https://chowisely.github.io/2020/10/10/ComputerArchitecture-Summary.html';
    };
    (function () {
      var d = document, s = d.createElement('script');
      s.src = 'https://chowisely.disqus.com/embed.js';
      s.setAttribute('data-timestamp', +new Date());
      (d.head || d.body).appendChild(s);
    })();
  </script>
  <noscript>Please enable JavaScript to view the <a href="https://disqus.com/?ref_noscript" rel="nofollow">comments
      powered by Disqus.</a></noscript></div>

    </section>
    <footer class="condensed">
      <ul class="social about-footer condensed"><a href="https://github.com/chowisely" target="_blank">
          <li>
            <i class="icon-github-circled"></i>
          </li>
        </a></ul><p class="about-footer condensed">&copy;
        2021</p><div class="about-footer condensed">
        <p>Dark Mode
          <i class="icon-moon"></i>
          <label class="switch">
            <input type="checkbox" class="dark-mode-toggle">
            <span class="slider round" onclick="toggleDarkMode()"></span>
          </label>
        </p>
      </div>
    </footer>
  </main>
  
  <script type="text/javascript" src="/assets/js/darkmode.js"></script>
  <script async src="https://www.googletagmanager.com/gtag/js?id=G-SGMF6NV0B4"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag() { dataLayer.push(arguments); }
    gtag('js', new Date());
    gtag('config', 'G-SGMF6NV0B4');
  </script>
  <script src="/assets/js/simple-jekyll-search.min.js"></script>
  <script src="/assets/js/search.js"></script>
  

  <script src="/assets/js/tags.js"></script>
</body>

</html>

<!--
<script async src="//pagead2.googlesyndication.com/pagead/js/adsbygoogle.js"></script>
<div align="center" style="margin: 1em 0;">
<ins class="adsbygoogle"
     style="display:block; border-bottom: initial;"
     data-ad-client="ca-pub-8676604680506023"
     data-ad-format="auto"></ins>
</div>
<script>
(adsbygoogle = window.adsbygoogle || []).push({});
</script>
-->
