+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                     ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; mem_op_inst_0                                                                                                                                 ; 51    ; 24             ; 22           ; 24             ; 73     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|rst_controller_011                                                                                                              ; 33    ; 31             ; 1            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|rst_controller_010                                                                                                              ; 33    ; 31             ; 1            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|rst_controller_009                                                                                                              ; 33    ; 31             ; 1            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|rst_controller_008                                                                                                              ; 33    ; 31             ; 1            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|rst_controller_007                                                                                                              ; 33    ; 31             ; 1            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|rst_controller_006                                                                                                              ; 33    ; 31             ; 1            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|rst_controller_005                                                                                                              ; 33    ; 31             ; 1            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|rst_controller_004                                                                                                              ; 33    ; 31             ; 1            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|rst_controller_003                                                                                                              ; 33    ; 31             ; 1            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|rst_controller_002                                                                                                              ; 33    ; 31             ; 1            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|rst_controller_001                                                                                                              ; 33    ; 31             ; 1            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|rst_controller                                                                                                                  ; 33    ; 31             ; 1            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|rst_controller|alt_rst_req_sync_uq1                                                                     ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|rst_controller|alt_rst_sync_uq1                                                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|rst_controller                                                                                          ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|mm_interconnect_1|avalon_st_adapter|error_adapter_0                                                     ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|mm_interconnect_1|avalon_st_adapter                                                                     ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|mm_interconnect_1|crosser_001|clock_xer|out_to_in_synchronizer                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|mm_interconnect_1|crosser_001|clock_xer|in_to_out_synchronizer                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|mm_interconnect_1|crosser_001|clock_xer                                                                 ; 112   ; 0              ; 0            ; 0              ; 108    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|mm_interconnect_1|crosser_001                                                                           ; 114   ; 2              ; 0            ; 2              ; 108    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|mm_interconnect_1|crosser|clock_xer|out_to_in_synchronizer                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|mm_interconnect_1|crosser|clock_xer|in_to_out_synchronizer                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|mm_interconnect_1|crosser|clock_xer                                                                     ; 112   ; 0              ; 0            ; 0              ; 108    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|mm_interconnect_1|crosser                                                                               ; 114   ; 2              ; 0            ; 2              ; 108    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|mm_interconnect_1|rsp_mux_001                                                                           ; 110   ; 0              ; 2            ; 0              ; 108    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|mm_interconnect_1|rsp_mux                                                                               ; 110   ; 0              ; 2            ; 0              ; 108    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|mm_interconnect_1|rsp_demux                                                                             ; 111   ; 4              ; 2            ; 4              ; 215    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|mm_interconnect_1|cmd_mux|arb|adder                                                                     ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|mm_interconnect_1|cmd_mux|arb                                                                           ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|mm_interconnect_1|cmd_mux                                                                               ; 217   ; 0              ; 0            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|mm_interconnect_1|cmd_demux_001                                                                         ; 110   ; 1              ; 2            ; 1              ; 108    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|mm_interconnect_1|cmd_demux                                                                             ; 110   ; 1              ; 2            ; 1              ; 108    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|mm_interconnect_1|router_002|the_default_decode                                                         ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|mm_interconnect_1|router_002                                                                            ; 108   ; 0              ; 2            ; 0              ; 108    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|mm_interconnect_1|router_001|the_default_decode                                                         ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|mm_interconnect_1|router_001                                                                            ; 108   ; 3              ; 3            ; 3              ; 108    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|mm_interconnect_1|router|the_default_decode                                                             ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|mm_interconnect_1|router                                                                                ; 108   ; 3              ; 3            ; 3              ; 108    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|mm_interconnect_1|s0_seq_debug_agent_rdata_fifo                                                         ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|mm_interconnect_1|s0_seq_debug_agent_rsp_fifo                                                           ; 148   ; 39             ; 0            ; 39             ; 107    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|mm_interconnect_1|s0_seq_debug_agent|uncompressor                                                       ; 46    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|mm_interconnect_1|s0_seq_debug_agent                                                                    ; 291   ; 39             ; 39           ; 39             ; 324    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|mm_interconnect_1|seq_bridge_m0_agent                                                                   ; 185   ; 31             ; 76           ; 31             ; 140    ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|mm_interconnect_1|dmaster_master_agent                                                                  ; 185   ; 31             ; 76           ; 31             ; 140    ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|mm_interconnect_1|s0_seq_debug_translator                                                               ; 115   ; 4              ; 0            ; 4              ; 105    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|mm_interconnect_1|seq_bridge_m0_translator                                                              ; 116   ; 13             ; 2            ; 13             ; 109    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|mm_interconnect_1|dmaster_master_translator                                                             ; 116   ; 13             ; 2            ; 13             ; 109    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|mm_interconnect_1                                                                                       ; 179   ; 0              ; 1            ; 0              ; 139    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|seq_bridge                                                                                              ; 98    ; 16             ; 2            ; 16             ; 104    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|dll0                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|oct0                                                                                                    ; 1     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|c0                                                                                                      ; 469   ; 114            ; 12           ; 114            ; 423    ; 114             ; 114           ; 114             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|dmaster|rst_controller|alt_rst_req_sync_uq1                                                             ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|dmaster|rst_controller|alt_rst_sync_uq1                                                                 ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|dmaster|rst_controller                                                                                  ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|dmaster|p2b_adapter                                                                                     ; 14    ; 8              ; 2            ; 8              ; 20     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|dmaster|b2p_adapter                                                                                     ; 22    ; 0              ; 2            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|dmaster|transacto|p2m                                                                                   ; 48    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|dmaster|transacto                                                                                       ; 48    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|dmaster|p2b                                                                                             ; 22    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|dmaster|b2p                                                                                             ; 12    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|dmaster|fifo                                                                                            ; 53    ; 41             ; 0            ; 41             ; 10     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|dmaster|timing_adt                                                                                      ; 12    ; 0              ; 3            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|crosser                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser                        ; 13    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage             ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_to_in_synchronizer   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|in_to_out_synchronizer   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser                          ; 14    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_inserter          ; 12    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_remover           ; 12    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming                        ; 20    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming                                       ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|dmaster|jtag_phy_embedded_in_jtag_master|node                                                           ; 4     ; 3              ; 0            ; 3              ; 8      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|dmaster|jtag_phy_embedded_in_jtag_master                                                                ; 38    ; 27             ; 0            ; 27             ; 11     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|dmaster                                                                                                 ; 36    ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|irq_mapper                                                                                           ; 2     ; 32             ; 2            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|avalon_st_adapter_005|error_adapter_0                                              ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|avalon_st_adapter_005                                                              ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                              ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|avalon_st_adapter_004                                                              ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                              ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|avalon_st_adapter_003                                                              ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                              ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|avalon_st_adapter_002                                                              ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                              ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|avalon_st_adapter_001                                                              ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|avalon_st_adapter                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|rsp_mux_004|arb|adder                                                              ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|rsp_mux_004|arb                                                                    ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|rsp_mux_004                                                                        ; 237   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|rsp_mux_003|arb|adder                                                              ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|rsp_mux_003|arb                                                                    ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|rsp_mux_003                                                                        ; 237   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|rsp_mux_002                                                                        ; 120   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|rsp_mux_001|arb|adder                                                              ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|rsp_mux_001|arb                                                                    ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|rsp_mux_001                                                                        ; 237   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|rsp_mux|arb|adder                                                                  ; 16    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|rsp_mux|arb                                                                        ; 8     ; 0              ; 4            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|rsp_mux                                                                            ; 471   ; 0              ; 0            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|rsp_demux_005                                                                      ; 120   ; 1              ; 2            ; 1              ; 118    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|rsp_demux_004                                                                      ; 121   ; 4              ; 2            ; 4              ; 235    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|rsp_demux_003                                                                      ; 120   ; 1              ; 2            ; 1              ; 118    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|rsp_demux_002                                                                      ; 122   ; 9              ; 2            ; 9              ; 352    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|rsp_demux_001                                                                      ; 121   ; 4              ; 2            ; 4              ; 235    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|rsp_demux                                                                          ; 121   ; 4              ; 2            ; 4              ; 235    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|cmd_mux_005                                                                        ; 120   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|cmd_mux_004|arb|adder                                                              ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|cmd_mux_004|arb                                                                    ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|cmd_mux_004                                                                        ; 237   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|cmd_mux_003                                                                        ; 120   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|cmd_mux_002|arb|adder                                                              ; 12    ; 3              ; 0            ; 3              ; 6      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|cmd_mux_002|arb                                                                    ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|cmd_mux_002                                                                        ; 354   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|cmd_mux_001|arb|adder                                                              ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|cmd_mux_001|arb                                                                    ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|cmd_mux_001                                                                        ; 237   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|cmd_mux|arb|adder                                                                  ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|cmd_mux|arb                                                                        ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|cmd_mux                                                                            ; 237   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|cmd_demux_004                                                                      ; 126   ; 4              ; 6            ; 4              ; 235    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|cmd_demux_003                                                                      ; 126   ; 4              ; 6            ; 4              ; 235    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|cmd_demux_002                                                                      ; 120   ; 1              ; 2            ; 1              ; 118    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|cmd_demux_001                                                                      ; 121   ; 4              ; 2            ; 4              ; 235    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|cmd_demux                                                                          ; 123   ; 16             ; 2            ; 16             ; 469    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|trk_mm_bridge_m0_limiter                                                           ; 238   ; 0              ; 0            ; 0              ; 241    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|seq_bridge_m0_limiter                                                              ; 238   ; 0              ; 0            ; 0              ; 241    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|router_010|the_default_decode                                                      ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|router_010                                                                         ; 114   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|router_009|the_default_decode                                                      ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|router_009                                                                         ; 114   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|router_008|the_default_decode                                                      ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|router_008                                                                         ; 114   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|router_007|the_default_decode                                                      ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|router_007                                                                         ; 114   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|router_006|the_default_decode                                                      ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|router_006                                                                         ; 114   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|router_005|the_default_decode                                                      ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|router_005                                                                         ; 114   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|router_004|the_default_decode                                                      ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|router_004                                                                         ; 114   ; 0              ; 5            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|router_003|the_default_decode                                                      ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|router_003                                                                         ; 114   ; 0              ; 5            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|router_002|the_default_decode                                                      ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|router_002                                                                         ; 114   ; 9              ; 5            ; 9              ; 118    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|router_001|the_default_decode                                                      ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|router_001                                                                         ; 114   ; 0              ; 5            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|router|the_default_decode                                                          ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|router                                                                             ; 114   ; 0              ; 5            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|sequencer_scc_mgr_inst_avl_agent_rsp_fifo                                          ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|sequencer_scc_mgr_inst_avl_agent|uncompressor                                      ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|sequencer_scc_mgr_inst_avl_agent                                                   ; 307   ; 39             ; 43           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|sequencer_reg_file_inst_avl_agent_rsp_fifo                                         ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|sequencer_reg_file_inst_avl_agent|uncompressor                                     ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|sequencer_reg_file_inst_avl_agent                                                  ; 307   ; 39             ; 43           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|sequencer_trk_mgr_inst_trks_agent_rsp_fifo                                         ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|sequencer_trk_mgr_inst_trks_agent|uncompressor                                     ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|sequencer_trk_mgr_inst_trks_agent                                                  ; 307   ; 39             ; 43           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|sequencer_mem_s1_agent_rsp_fifo                                                    ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|sequencer_mem_s1_agent|uncompressor                                                ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|sequencer_mem_s1_agent                                                             ; 307   ; 39             ; 43           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|hphy_bridge_s0_agent_rsp_fifo                                                      ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|hphy_bridge_s0_agent|uncompressor                                                  ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|hphy_bridge_s0_agent                                                               ; 307   ; 39             ; 43           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|trk_mm_bridge_s0_agent_rsp_fifo                                                    ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|trk_mm_bridge_s0_agent|uncompressor                                                ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|trk_mm_bridge_s0_agent                                                             ; 307   ; 39             ; 43           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|trk_mm_bridge_m0_agent                                                             ; 195   ; 37             ; 86           ; 37             ; 146    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|seq_bridge_m0_agent                                                                ; 195   ; 37             ; 86           ; 37             ; 146    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|cpu_inst_instruction_master_agent                                                  ; 195   ; 37             ; 86           ; 37             ; 146    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|sequencer_trk_mgr_inst_trkm_agent                                                  ; 195   ; 37             ; 86           ; 37             ; 146    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|cpu_inst_data_master_agent                                                         ; 195   ; 37             ; 86           ; 37             ; 146    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|sequencer_scc_mgr_inst_avl_translator                                              ; 115   ; 5              ; 19           ; 5              ; 81     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|sequencer_reg_file_inst_avl_translator                                             ; 115   ; 5              ; 28           ; 5              ; 76     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|sequencer_trk_mgr_inst_trks_translator                                             ; 115   ; 5              ; 26           ; 5              ; 74     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|sequencer_mem_s1_translator                                                        ; 115   ; 6              ; 19           ; 6              ; 85     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|hphy_bridge_s0_translator                                                          ; 115   ; 5              ; 16           ; 5              ; 84     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|trk_mm_bridge_s0_translator                                                        ; 115   ; 4              ; 16           ; 4              ; 90     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|trk_mm_bridge_m0_translator                                                        ; 100   ; 26             ; 2            ; 26             ; 109    ; 26              ; 26            ; 26              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|seq_bridge_m0_translator                                                           ; 116   ; 10             ; 2            ; 10             ; 109    ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|cpu_inst_instruction_master_translator                                             ; 101   ; 66             ; 0            ; 66             ; 108    ; 66              ; 66            ; 66              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|sequencer_trk_mgr_inst_trkm_translator                                             ; 104   ; 29             ; 0            ; 29             ; 108    ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|cpu_inst_data_master_translator                                                    ; 104   ; 25             ; 0            ; 25             ; 108    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0                                                                                    ; 459   ; 0              ; 1            ; 0              ; 453    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|seq_bridge                                                                                           ; 110   ; 2              ; 0            ; 2              ; 106    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|sequencer_mem|the_altsyncram|auto_generated                                                          ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|sequencer_mem                                                                                        ; 54    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|sequencer_trk_mgr_inst                                                                               ; 77    ; 0              ; 1            ; 0              ; 88     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|hphy_bridge                                                                                          ; 94    ; 9              ; 1            ; 9              ; 83     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|trk_mm_bridge                                                                                        ; 94    ; 2              ; 2            ; 2              ; 90     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|sequencer_reg_file_inst|altsyncram_component|auto_generated                                          ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|sequencer_reg_file_inst                                                                              ; 44    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|sequencer_scc_mgr_inst|sequencer_scc_family_wrapper|sequencer_scc_phase_decode_dqe_inst              ; 19    ; 16             ; 0            ; 16             ; 4      ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|sequencer_scc_mgr_inst|sequencer_scc_family_wrapper                                                  ; 21    ; 0              ; 0            ; 0              ; 55     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst|altdpram_component|auto_generated|rd_mux          ; 39    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst|altdpram_component|auto_generated|wr_decode       ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst|altdpram_component|auto_generated                 ; 33    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst                                                   ; 33    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|sequencer_scc_mgr_inst                                                                               ; 57    ; 0              ; 20           ; 0              ; 79     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_b|the_altsyncram|auto_generated ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_b                               ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_a|the_altsyncram|auto_generated ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_a                               ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|cpu_inst|the_altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_test_bench                                ; 461   ; 3              ; 424          ; 3              ; 34     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|cpu_inst                                                                                             ; 100   ; 0              ; 32           ; 0              ; 76     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0|sequencer_rst                                                                                        ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|s0                                                                                                      ; 117   ; 1              ; 0            ; 1              ; 131    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst                                            ; 135   ; 1              ; 21           ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs                                                            ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst                                            ; 135   ; 1              ; 21           ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs                                                            ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst                                            ; 135   ; 1              ; 21           ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs                                                            ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst                                            ; 135   ; 1              ; 21           ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs                                                            ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].uclk_generator                                          ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].umem_ck_pad|auto_generated                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ureset_n_pad                                                         ; 7     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ucmd_pad                                                             ; 37    ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ubank_pad                                                            ; 19    ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|uaddress_pad                                                         ; 61    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[19].acv_ac_ldc                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[18].acv_ac_ldc                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[17].acv_ac_ldc                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[16].acv_ac_ldc                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[15].acv_ac_ldc                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[14].acv_ac_ldc                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[13].acv_ac_ldc                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[12].acv_ac_ldc                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[11].acv_ac_ldc                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[10].acv_ac_ldc                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[9].acv_ac_ldc                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[8].acv_ac_ldc                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[7].acv_ac_ldc                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[6].acv_ac_ldc                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[5].acv_ac_ldc                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[4].acv_ac_ldc                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[3].acv_ac_ldc                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[2].acv_ac_ldc                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[1].acv_ac_ldc                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[0].acv_ac_ldc                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads                                                                      ; 98    ; 0              ; 5            ; 0              ; 22     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads                                                                                     ; 633   ; 58             ; 118          ; 58             ; 215    ; 58              ; 58            ; 58              ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|p0|umemphy|memphy_ldc                                                                                   ; 10    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|p0|umemphy|ureset|read_capture_reset[3].ureset_read_capture_clk                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|p0|umemphy|ureset|read_capture_reset[2].ureset_read_capture_clk                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|p0|umemphy|ureset|read_capture_reset[1].ureset_read_capture_clk                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|p0|umemphy|ureset|read_capture_reset[0].ureset_read_capture_clk                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|p0|umemphy|ureset|ureset_avl_clk                                                                        ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|p0|umemphy|ureset|ureset_scc_clk                                                                        ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|p0|umemphy|ureset|ureset_seq_clk                                                                        ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|p0|umemphy|ureset|ureset_resync_clk                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|p0|umemphy|ureset|ureset_addr_cmd_clk                                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|p0|umemphy|ureset|ureset_ctl_reset_clk                                                                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|p0|umemphy|ureset|ureset_afi_clk                                                                        ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|p0|umemphy|ureset                                                                                       ; 13    ; 3              ; 0            ; 3              ; 10     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|p0|umemphy                                                                                              ; 975   ; 0              ; 0            ; 0              ; 353    ; 0               ; 0             ; 0               ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|p0                                                                                                      ; 974   ; 544            ; 0            ; 544            ; 159    ; 544             ; 544           ; 544             ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst|pll0                                                                                                    ; 2     ; 1              ; 0            ; 1              ; 12     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst|lpddr2_inst                                                                                                         ; 364   ; 0              ; 0            ; 0              ; 205    ; 0               ; 0             ; 0               ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst|LPDDR2_inst                                                                                                                     ; 364   ; 65             ; 0            ; 65             ; 205    ; 65              ; 65            ; 65              ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; ram_init_inst                                                                                                                                 ; 248   ; 102            ; 0            ; 102            ; 155    ; 102             ; 102           ; 102             ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; pll_clk|pll_inst                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_clk                                                                                                                                       ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
