<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üßìüèø üß§ üéÉ M√©moire virtuelle dans ARMv7 üîã üë©üèª‚Äçüíª ü•ò</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Bonjour 

 L'article passe en revue l'architecture du syst√®me de m√©moire virtuelle ARMv7. 

 En-t√™te de spoiler  Les subtilit√©s de la mise en cache, d...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>M√©moire virtuelle dans ARMv7</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/422385/">  Bonjour <br><br>  L'article passe en revue l'architecture du syst√®me de m√©moire virtuelle ARMv7. <br><br><div class="spoiler">  <b class="spoiler_title">En-t√™te de spoiler</b> <div class="spoiler_text">  Les subtilit√©s de la mise en cache, du DMA, du LPAE et similaires ne sont pas prises en compte ici.  Pour une description plus d√©taill√©e, reportez-vous √† la litt√©rature √† la fin de l'article. <br></div></div><a name="habracut"></a><br><h2>  Pr√©sentation </h2><br>  Le syst√®me de m√©moire virtuelle effectue plusieurs t√¢ches.  Premi√®rement, il vous permet de placer les processus utilisateur dans des espaces m√©moire s√©par√©s, isol√©s les uns des autres.  Cela vous permet d'augmenter la fiabilit√© du syst√®me, les erreurs d'un processus n'affectent pas le fonctionnement des autres processus.  Deuxi√®mement, le syst√®me d'exploitation peut fournir au processus plus de m√©moire que le syst√®me.  Les pages de m√©moire inutilis√©es sont pouss√©es dans un stockage permanent et les n√©cessaires sont charg√©es √† partir de l√†, formant l'illusion d'une plus grande quantit√© de m√©moire qu'elle ne l'est r√©ellement.  Troisi√®mement, l'espace virtuel continu facilite l'√©criture de logiciels personnalis√©s.  Tous les processus sont ex√©cut√©s dans le m√™me espace, le syst√®me d'exploitation leur cache la configuration r√©elle de la m√©moire dans le syst√®me. <br><br><h2>  D√©finitions </h2><br>  Les d√©finitions suivantes sont utilis√©es dans l'article: <br>  Adresse virtuelle - L'adresse utilis√©e par le c≈ìur du processeur.  Le pointeur de pile, le compteur d'instructions, le registre de retour utilisent une adresse virtuelle. <br>  Adresse physique - L'adresse de sortie sur le bus du processeur. <br>  Une page est une unit√© d'adressage de m√©moire virtuelle. <br>  Section - un analogue de la page, a une plus grande taille. <br>  Une trame est une unit√© d'adressage de m√©moire physique. <br>  Table de pages - un tableau d'enregistrements pour la traduction d'adresses. <br>  <abbr title="Identificateur d'espace d'adressage">ASID</abbr> est l'identifiant de l'espace d'adressage. <br>  <abbr title="Translation Lookaside Buffer">TLB</abbr> - tampon de traduction rapide des adresses. <br>  <abbr title="Unit√© de gestion de la m√©moire">MMU</abbr> est une unit√© de gestion de m√©moire. <br><br><h2>  TLB </h2><br>  TLB est un tampon mat√©riel tr√®s rapide contenant les r√©sultats des derni√®res traductions d'adresses.  La requ√™te du noyau pour traduire l'adresse de la page et l'ASID actuel arrive dans le TLB.  S'il y a une entr√©e valide, les autorisations d'acc√®s √† cette m√©moire sont v√©rifi√©es, la m√©thode d'acc√®s et l'adresse de trame correspondante sont renvoy√©es √† la MMU.  Si l'acc√®s √† la m√©moire est refus√©, une exception mat√©rielle est lev√©e.  Si un √©chec TLB s'est produit (aucun enregistrement n'a √©t√© trouv√©), le comportement suppl√©mentaire est sensible √† la casse par TTBCR.  Une recherche peut √™tre effectu√©e dans les tables de pages ou une exception est lev√©e. <br><br>  Il est important de noter que lors de la manipulation des tables de pages, vous devez r√©initialiser correctement le TLB, car  des informations non pertinentes peuvent y √™tre stock√©es. <br><br>  La mise √† jour des entr√©es dans le TLB est transparente pour le programmeur √† tour de r√¥le. <br>  Il est √©galement possible de t√©l√©charger et de s√©curiser certaines entr√©es dans le TLB pour √©viter leur √©viction. <br><br><img src="https://habrastorage.org/webt/rt/5y/pi/rt5ypi6o5l1n8yvzl1moompfsny.png" alt="image"><br>  <i>Figure 1. TLB</i> <br><br><h2>  Tableaux de pages </h2><br>  ARMv7 est une architecture 32 bits, nous avons donc 4 Go de m√©moire virtuelle adressable. <br>  Les tableaux de pages sont divis√©s en 2 niveaux - L1 et L2. <br><br>  Le tableau L1 d√©crit les 4 Go d'espace d'adressage.  Il se compose de 4096 enregistrements 32 bits, chacun d√©crivant 1 Mo.  Les entr√©es du tableau sont s√©lectionn√©es par les 12 bits de poids fort de l'adresse virtuelle. <br><br><img src="https://habrastorage.org/webt/fi/yg/ud/fiygudienjoeqqzqayx1gjhmm9m.png" alt="image"><br>  <i>Fig.</i>  <i>2 Recherchez les entr√©es dans le tableau L1</i> <br><br>  La table L1 est situ√©e dans la m√©moire physique et align√©e sur une bordure de 16 Ko.  Il existe 4 options pour ces entr√©es: pour d√©crire les pages, les sections et les supersections.  Eh bien, un enregistrement vide, pour une m√©moire qui n'est pas encore mapp√©e. <br><br><img src="https://habrastorage.org/webt/pg/25/_k/pg25_kieahrtebnqw7qtau7fdq0.png" alt="image"><br>  <i>Fig.</i>  <i>3 Types d'entr√©es en L1</i> <br><br>  Les bits 0 et 1 indiquent le type d'enregistrement 00b-Fault, 01b est le descripteur de page, 10b est le descripteur de section (et la supersection). <br><br>  Si la m√©moire physique est pagin√©e, alors la table L1 stocke l'adresse de la table L2 (physique, align√©e √† 1Kb).  Le bit 9 est d√©termin√© par le fabricant (impl√©mentation d√©finie), les bits [8: 5] - pour le m√©canisme de domaine (obsol√®te dans ARMv7), SBZ - z√©ros. <br><br>  Si nous d√©cidons de diviser la m√©moire en sections, alors dans L1 il est n√©cessaire d'√©crire l'adresse physique correspondante.  La section fait directement r√©f√©rence √† la zone de m√©moire physique align√©e de 1 Mo.  Pas besoin de table L2.  La supersection est un cas particulier de partitionnement, l'entr√©e dans la table L1 doit √™tre r√©p√©t√©e 16 fois, l'alignement des blocs allou√©s de m√©moire physique et virtuelle est √©galement de 16 Mo. <br><br>  Le tableau L2 comprend 256 entr√©es de 32 bits.  Il doit √™tre align√© sur 1 Ko. <br><br><img src="https://habrastorage.org/webt/b9/ik/bj/b9ikbjt3gsmcuekx-wofiseptwi.png" alt="image"><br>  <i>Fig.</i>  <i>4 Recherchez les entr√©es dans le tableau L2</i> <br><br>  Les indices du tableau L2 sont form√©s √† partir des 8 bits moyens [19:12] de l'adresse virtuelle.  Chaque entr√©e de table contient l'adresse de la trame. <br><br><img src="https://habrastorage.org/webt/cd/hh/vl/cdhhvl4c4rfl3fnqrmoslorfcka.png" alt="image"><br>  <i>Fig.</i>  <i>5 Types d'entr√©es en L2</i> <br><br>  Les pages peuvent √™tre de deux tailles: 64 Ko (grande page) et 4 Ko (petite page). <br>  Les bits AP et APX d√©finissent les autorisations de lecture / √©criture en mode privil√©gi√© / non privil√©gi√© (noyau / utilisateur).  Les bits TEX, C, B, S sont responsables du type de m√©moire, de sa mise en cache et de la mise en m√©moire tampon en lecture-√©criture.  Le bit nG - nonGlobal permet d'acc√©der √† la page pour tous les processus ou pour un seul ASID sp√©cifique. <br><br>  L'utilisation de grandes pages r√©duit le nombre d'entr√©es dans le TLB.  Au lieu de 16 entr√©es (4Kb * 16 = 64Kb), une seule y sera stock√©e.  Cependant, 16 entr√©es identiques doivent √™tre saisies dans le tableau L2. <br><br>  La possibilit√© d'adresser diff√©rentes tailles de blocs permet, d'une part, d'allouer de la m√©moire avec la granularit√© souhait√©e, d'autre part, de r√©duire le nombre d'appels aux tables de pages dans une m√©moire relativement lente. <br><br><h2>  Registres </h2><br>  Pour contr√¥ler le syst√®me (y compris la MMU) dans l'architecture ARM, un coprocesseur sp√©cial CP15 est con√ßu.  Pour la gestion de la m√©moire sont une douzaine et demi de ses registres.  Nous sommes int√©ress√©s par plusieurs d'entre eux - Control, TTBR0 / 1, TTBCR, ContextID. <br><br>  Dans le registre de contr√¥le, le bit le moins significatif est responsable de la mise sous / hors tension de la MMU, tout est simple. <br><br>  La paire de registres TTBR0 / 1 contient les adresses physiques des tables du premier niveau.  √Ä ces adresses, la MMU commence √† rechercher la page souhait√©e. <br><br>  Le registre TTBCR vous permet de diviser tout l'espace d'adressage en 2 parties entre TTBR0 et TTBR1.  Chacun d'eux diffusera sa partie des adresses.  Les bits [2: 0] sont utilis√©s pour d√©finir la taille.  Le nombre enregistr√© (de 0 √† 7 d√©cimal) masque la partie la plus ancienne des adresses virtuelles.  Si sa valeur est ¬´0¬ª, toutes les adresses sont diffus√©es via TTBR0.  Si ¬´1¬ª, les adresses 31 bits sont masqu√©es et les 2 Go d'espace virtuel inf√©rieurs passent par TTBR0, les sup√©rieurs par TTBR1.  ¬´2¬ª - 31 et 30 bits sont masqu√©s et la division en 1 Go et 3 Go est obtenue, respectivement.  Ainsi, la partie inf√©rieure des adresses peut √™tre utilis√©e pour les applications utilisateur, surchargeant le registre TTBR0 pour un nouveau processus, et la partie sup√©rieure peut √™tre laiss√©e pour les besoins du syst√®me. <br><br><img src="https://habrastorage.org/webt/yp/fp/so/ypfpsohyn943gmkrfz7fmrm1z30.png" alt="image"><br>  <i>Fig.</i>  <i>6 Espace d'adressage divis√©</i> <br><br>  Les bits [5: 4] sont responsables du comportement manqu√© TLB - recherche dans les tables de pages ou une exception. <br>  Le registre ContextID contient le champ ASID du processus en cours.  Il doit √™tre modifi√© avec le contenu du registre TTBR0 lors du changement de contexte. <br><br><h2>  Traduction d'adresse </h2><br>  L'algorithme de conversion des adresses virtuelles en adresses physiques est le suivant: <br><br><ul><li>  Recherchez l'adresse virtuelle et l'ASID demand√©s dans le tampon TLB </li><li>  Si le TLB n'a pas l'adresse requise, une recherche mat√©rielle est effectu√©e dans les tableaux de pages </li></ul><br>  Si le noyau a pr√©c√©demment demand√© une page virtuelle, elle est stock√©e dans le TLB.  Dans ce cas, le MMU le sort du cache et rien ne doit √™tre fait.  Si la page est demand√©e pour la premi√®re fois (ou si elle a √©t√© forc√©e √† partir de l√† - le TLB n'est pas tr√®s grand), alors la recherche dans les tables L1-L2 est effectu√©e.  Ainsi, le mappage des adresses virtuelles et physiques est le suivant: <br><ul><li>  Dans le registre TTBR0 \ TTBR1, l'adresse de la table L1 est recherch√©e. </li><li>  Les 10 premiers bits de l'adresse virtuelle forment un index dans le tableau. </li><li>  a) Si l'enregistrement correspond √† la section (supersection), les attributs de la section sont v√©rifi√©s et, si tout est OK, l'adresse physique r√©sultante est compos√©e de l'adresse de base de la section (supersection) et des 20 (24) bits inf√©rieurs de l'adresse virtuelle. <br><br><div class="spoiler">  <b class="spoiler_title">En-t√™te de spoiler</b> <div class="spoiler_text"><img src="https://habrastorage.org/webt/v_/ay/fk/v_ayfkww22u6szvud73uwehhmne.png" alt="image"><br>  <i>Fig.</i>  <i>7 Traduction d'adresse en super section</i> <br></div></div><br>  b) Si l'enregistrement est une table L2, la recherche s'y poursuit.  La partie centrale de l'adresse virtuelle de la page constitue l'index de la table. <br><br><div class="spoiler">  <b class="spoiler_title">En-t√™te de spoiler</b> <div class="spoiler_text"><img src="https://habrastorage.org/webt/dz/5c/j9/dz5cj9mw-p9r07bvdhxwqm_3a2a.png" alt="image"><br>  <i>Fig.</i>  <i>8 Traduction d'adresse dans le tableau L2</i> <br></div></div><br></li><li>  Mise √† jour TLB en cours </li></ul><br>  Au total, le sous-syst√®me de m√©moire virtuelle se compose des parties suivantes: <br><br><ul><li>  Plusieurs registres de contr√¥le CP15 </li><li>  Tableaux de pages contenant des r√®gles de traduction d'adresses </li><li>  TLB - cache d'√©missions r√©ussies </li><li>  MMU est une unit√© de traduction d'adresses. </li></ul><br><h2>  Litt√©rature </h2><br>  Manuel de r√©f√©rence de l'architecture ARM √âdition ARMv7-A et ARMv7-R <br>  Guide du programmeur ARM Cortex-A Series </div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/fr422385/">https://habr.com/ru/post/fr422385/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../fr422375/index.html">Les contrats sont diff√©rents, ou ce pour quoi vous vous √™tes inscrit</a></li>
<li><a href="../fr422377/index.html">ESP8266 + FLProg - Param√®tres syst√®me utilisateur et synchronisation avec le serveur de temps exact</a></li>
<li><a href="../fr422379/index.html">Comment j'ai combattu le vol ... en utilisant php</a></li>
<li><a href="../fr422381/index.html">TOP 10 ICO 2018 Q3 (vote)</a></li>
<li><a href="../fr422383/index.html">Ce n'est pas difficile pour le robot: comment la logistique du courrier devient plus intelligente</a></li>
<li><a href="../fr422389/index.html">L'art oubli√© de la flexion: comment prot√©ger la colonne vert√©brale dans d'autres cultures</a></li>
<li><a href="../fr422395/index.html">Une nouveaut√© bien oubli√©e: apr√®s des ann√©es, le successeur du MikroTik RB2011 sort</a></li>
<li><a href="../fr422397/index.html">¬´L'essentiel, c'est que je l'ai r√©ussi¬ª: quoi et comment sont enseign√©s les futurs informaticiens √† Berlin</a></li>
<li><a href="../fr422399/index.html">Le processus de r√©vision du code dans hh.ru</a></li>
<li><a href="../fr422401/index.html">Un autre framework de plugin C ++</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>