Fitter report for HardwareAccelerator
Wed Oct 27 01:06:55 2021
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Routing Usage Summary
 27. I/O Rules Summary
 28. I/O Rules Details
 29. I/O Rules Matrix
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Wed Oct 27 01:06:55 2021       ;
; Quartus Prime Version           ; 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Revision Name                   ; HardwareAccelerator                         ;
; Top-level Entity Name           ; ACCELERATOR                                 ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEMA4U23C6                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 3,755 / 15,880 ( 24 % )                     ;
; Total registers                 ; 3737                                        ;
; Total pins                      ; 130 / 314 ( 41 % )                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 471,984 / 2,764,800 ( 17 % )                ;
; Total RAM Blocks                ; 79 / 270 ( 29 % )                           ;
; Total DSP Blocks                ; 41 / 84 ( 49 % )                            ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0 / 5 ( 0 % )                               ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEMA4U23C6                          ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.45        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  16.3%      ;
;     Processor 3            ;  14.9%      ;
;     Processor 4            ;  14.2%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                         ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                       ; Destination Port ; Destination Port Name ;
+------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------------------------------------+------------------+-----------------------+
; ACCELERATOR_Clk_50~inputCLKENA0                                              ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                        ;                  ;                       ;
; WREG:Wreg0|Internal_Register[0]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe0|Mult0~8                                                                         ; AX               ;                       ;
; WREG:Wreg0|Internal_Register[1]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe0|Mult0~8                                                                         ; AX               ;                       ;
; WREG:Wreg0|Internal_Register[2]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe0|Mult0~8                                                                         ; AX               ;                       ;
; WREG:Wreg0|Internal_Register[3]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe0|Mult0~8                                                                         ; AX               ;                       ;
; WREG:Wreg0|Internal_Register[4]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe0|Mult0~8                                                                         ; AX               ;                       ;
; WREG:Wreg0|Internal_Register[5]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe0|Mult0~8                                                                         ; AX               ;                       ;
; WREG:Wreg0|Internal_Register[6]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe0|Mult0~8                                                                         ; AX               ;                       ;
; WREG:Wreg0|Internal_Register[7]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe0|Mult0~8                                                                         ; AX               ;                       ;
; WREG:Wreg0|Internal_Register[8]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe0|Mult0~8                                                                         ; AX               ;                       ;
; WREG:Wreg0|Internal_Register[9]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe0|Mult0~8                                                                         ; AX               ;                       ;
; WREG:Wreg0|Internal_Register[10]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe0|Mult0~8                                                                         ; AX               ;                       ;
; WREG:Wreg0|Internal_Register[11]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe0|Mult0~8                                                                         ; AX               ;                       ;
; WREG:Wreg0|Internal_Register[12]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe0|Mult0~8                                                                         ; AX               ;                       ;
; WREG:Wreg0|Internal_Register[13]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe0|Mult0~8                                                                         ; AX               ;                       ;
; WREG:Wreg0|Internal_Register[14]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe0|Mult0~8                                                                         ; AX               ;                       ;
; WREG:Wreg0|Internal_Register[15]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe0|Mult0~8                                                                         ; AX               ;                       ;
; WREG:Wreg1|Internal_Register[0]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe1|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg1|Internal_Register[1]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe1|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg1|Internal_Register[2]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe1|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg1|Internal_Register[3]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe1|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg1|Internal_Register[4]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe1|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg1|Internal_Register[5]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe1|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg1|Internal_Register[6]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe1|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg1|Internal_Register[7]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe1|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg1|Internal_Register[8]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe1|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg1|Internal_Register[9]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe1|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg1|Internal_Register[10]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe1|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg1|Internal_Register[11]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe1|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg1|Internal_Register[12]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe1|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg1|Internal_Register[13]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe1|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg1|Internal_Register[14]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe1|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg1|Internal_Register[15]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe1|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg2|Internal_Register[0]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe2|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg2|Internal_Register[1]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe2|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg2|Internal_Register[2]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe2|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg2|Internal_Register[3]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe2|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg2|Internal_Register[4]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe2|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg2|Internal_Register[5]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe2|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg2|Internal_Register[6]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe2|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg2|Internal_Register[7]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe2|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg2|Internal_Register[8]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe2|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg2|Internal_Register[9]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe2|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg2|Internal_Register[10]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe2|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg2|Internal_Register[11]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe2|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg2|Internal_Register[12]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe2|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg2|Internal_Register[13]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe2|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg2|Internal_Register[14]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe2|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg2|Internal_Register[15]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe2|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg3|Internal_Register[0]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe3|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg3|Internal_Register[1]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe3|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg3|Internal_Register[2]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe3|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg3|Internal_Register[3]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe3|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg3|Internal_Register[4]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe3|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg3|Internal_Register[5]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe3|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg3|Internal_Register[6]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe3|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg3|Internal_Register[7]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe3|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg3|Internal_Register[8]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe3|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg3|Internal_Register[9]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe3|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg3|Internal_Register[10]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe3|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg3|Internal_Register[11]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe3|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg3|Internal_Register[12]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe3|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg3|Internal_Register[13]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe3|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg3|Internal_Register[14]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe3|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg3|Internal_Register[15]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe3|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg4|Internal_Register[0]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe4|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg4|Internal_Register[1]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe4|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg4|Internal_Register[2]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe4|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg4|Internal_Register[3]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe4|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg4|Internal_Register[4]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe4|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg4|Internal_Register[5]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe4|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg4|Internal_Register[6]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe4|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg4|Internal_Register[7]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe4|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg4|Internal_Register[8]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe4|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg4|Internal_Register[9]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe4|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg4|Internal_Register[10]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe4|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg4|Internal_Register[11]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe4|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg4|Internal_Register[12]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe4|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg4|Internal_Register[13]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe4|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg4|Internal_Register[14]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe4|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg4|Internal_Register[15]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe4|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg5|Internal_Register[0]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe5|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg5|Internal_Register[1]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe5|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg5|Internal_Register[2]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe5|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg5|Internal_Register[3]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe5|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg5|Internal_Register[4]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe5|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg5|Internal_Register[5]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe5|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg5|Internal_Register[6]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe5|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg5|Internal_Register[7]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe5|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg5|Internal_Register[8]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe5|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg5|Internal_Register[9]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe5|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg5|Internal_Register[10]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe5|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg5|Internal_Register[11]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe5|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg5|Internal_Register[12]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe5|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg5|Internal_Register[13]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe5|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg5|Internal_Register[14]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe5|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg5|Internal_Register[15]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe5|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg6|Internal_Register[0]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe6|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg6|Internal_Register[1]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe6|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg6|Internal_Register[2]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe6|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg6|Internal_Register[3]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe6|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg6|Internal_Register[4]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe6|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg6|Internal_Register[5]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe6|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg6|Internal_Register[6]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe6|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg6|Internal_Register[7]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe6|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg6|Internal_Register[8]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe6|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg6|Internal_Register[9]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe6|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg6|Internal_Register[10]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe6|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg6|Internal_Register[11]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe6|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg6|Internal_Register[12]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe6|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg6|Internal_Register[13]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe6|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg6|Internal_Register[14]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe6|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg6|Internal_Register[15]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe6|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg7|Internal_Register[0]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe7|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg7|Internal_Register[1]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe7|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg7|Internal_Register[2]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe7|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg7|Internal_Register[3]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe7|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg7|Internal_Register[4]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe7|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg7|Internal_Register[5]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe7|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg7|Internal_Register[6]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe7|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg7|Internal_Register[7]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe7|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg7|Internal_Register[8]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe7|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg7|Internal_Register[9]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe7|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg7|Internal_Register[10]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe7|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg7|Internal_Register[11]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe7|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg7|Internal_Register[12]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe7|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg7|Internal_Register[13]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe7|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg7|Internal_Register[14]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe7|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg7|Internal_Register[15]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe7|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg8|Internal_Register[0]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe8|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg8|Internal_Register[1]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe8|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg8|Internal_Register[2]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe8|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg8|Internal_Register[3]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe8|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg8|Internal_Register[4]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe8|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg8|Internal_Register[5]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe8|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg8|Internal_Register[6]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe8|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg8|Internal_Register[7]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe8|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg8|Internal_Register[8]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe8|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg8|Internal_Register[9]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe8|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg8|Internal_Register[10]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe8|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg8|Internal_Register[11]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe8|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg8|Internal_Register[12]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe8|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg8|Internal_Register[13]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe8|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg8|Internal_Register[14]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe8|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg8|Internal_Register[15]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe8|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg9|Internal_Register[0]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe9|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg9|Internal_Register[1]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe9|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg9|Internal_Register[2]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe9|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg9|Internal_Register[3]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe9|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg9|Internal_Register[4]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe9|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg9|Internal_Register[5]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe9|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg9|Internal_Register[6]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe9|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg9|Internal_Register[7]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe9|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg9|Internal_Register[8]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe9|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg9|Internal_Register[9]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe9|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg9|Internal_Register[10]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe9|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg9|Internal_Register[11]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe9|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg9|Internal_Register[12]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe9|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg9|Internal_Register[13]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe9|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg9|Internal_Register[14]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe9|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg9|Internal_Register[15]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe9|Sum_Reg_Output_Wire[0]                                                          ; AX               ;                       ;
; WREG:Wreg10|Internal_Register[0]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe10|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg10|Internal_Register[1]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe10|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg10|Internal_Register[2]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe10|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg10|Internal_Register[3]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe10|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg10|Internal_Register[4]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe10|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg10|Internal_Register[5]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe10|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg10|Internal_Register[6]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe10|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg10|Internal_Register[7]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe10|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg10|Internal_Register[8]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe10|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg10|Internal_Register[9]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe10|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg10|Internal_Register[10]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe10|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg10|Internal_Register[11]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe10|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg10|Internal_Register[12]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe10|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg10|Internal_Register[13]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe10|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg10|Internal_Register[14]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe10|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg10|Internal_Register[15]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe10|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg11|Internal_Register[0]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe11|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg11|Internal_Register[1]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe11|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg11|Internal_Register[2]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe11|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg11|Internal_Register[3]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe11|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg11|Internal_Register[4]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe11|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg11|Internal_Register[5]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe11|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg11|Internal_Register[6]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe11|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg11|Internal_Register[7]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe11|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg11|Internal_Register[8]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe11|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg11|Internal_Register[9]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe11|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg11|Internal_Register[10]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe11|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg11|Internal_Register[11]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe11|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg11|Internal_Register[12]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe11|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg11|Internal_Register[13]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe11|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg11|Internal_Register[14]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe11|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg11|Internal_Register[15]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe11|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg12|Internal_Register[0]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe12|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg12|Internal_Register[1]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe12|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg12|Internal_Register[2]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe12|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg12|Internal_Register[3]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe12|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg12|Internal_Register[4]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe12|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg12|Internal_Register[5]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe12|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg12|Internal_Register[6]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe12|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg12|Internal_Register[7]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe12|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg12|Internal_Register[8]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe12|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg12|Internal_Register[9]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe12|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg12|Internal_Register[10]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe12|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg12|Internal_Register[11]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe12|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg12|Internal_Register[12]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe12|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg12|Internal_Register[13]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe12|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg12|Internal_Register[14]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe12|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg12|Internal_Register[15]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe12|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg13|Internal_Register[0]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe13|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg13|Internal_Register[1]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe13|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg13|Internal_Register[2]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe13|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg13|Internal_Register[3]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe13|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg13|Internal_Register[4]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe13|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg13|Internal_Register[5]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe13|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg13|Internal_Register[6]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe13|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg13|Internal_Register[7]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe13|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg13|Internal_Register[8]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe13|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg13|Internal_Register[9]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe13|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg13|Internal_Register[10]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe13|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg13|Internal_Register[11]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe13|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg13|Internal_Register[12]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe13|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg13|Internal_Register[13]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe13|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg13|Internal_Register[14]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe13|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg13|Internal_Register[15]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe13|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg14|Internal_Register[0]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe14|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg14|Internal_Register[1]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe14|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg14|Internal_Register[2]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe14|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg14|Internal_Register[3]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe14|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg14|Internal_Register[4]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe14|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg14|Internal_Register[5]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe14|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg14|Internal_Register[6]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe14|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg14|Internal_Register[7]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe14|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg14|Internal_Register[8]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe14|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg14|Internal_Register[9]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe14|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg14|Internal_Register[10]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe14|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg14|Internal_Register[11]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe14|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg14|Internal_Register[12]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe14|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg14|Internal_Register[13]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe14|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg14|Internal_Register[14]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe14|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg14|Internal_Register[15]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe14|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg15|Internal_Register[0]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe15|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg15|Internal_Register[1]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe15|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg15|Internal_Register[2]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe15|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg15|Internal_Register[3]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe15|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg15|Internal_Register[4]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe15|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg15|Internal_Register[5]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe15|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg15|Internal_Register[6]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe15|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg15|Internal_Register[7]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe15|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg15|Internal_Register[8]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe15|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg15|Internal_Register[9]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe15|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg15|Internal_Register[10]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe15|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg15|Internal_Register[11]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe15|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg15|Internal_Register[12]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe15|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg15|Internal_Register[13]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe15|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg15|Internal_Register[14]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe15|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg15|Internal_Register[15]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe15|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg16|Internal_Register[0]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe16|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg16|Internal_Register[1]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe16|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg16|Internal_Register[2]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe16|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg16|Internal_Register[3]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe16|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg16|Internal_Register[4]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe16|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg16|Internal_Register[5]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe16|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg16|Internal_Register[6]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe16|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg16|Internal_Register[7]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe16|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg16|Internal_Register[8]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe16|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg16|Internal_Register[9]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe16|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg16|Internal_Register[10]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe16|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg16|Internal_Register[11]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe16|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg16|Internal_Register[12]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe16|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg16|Internal_Register[13]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe16|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg16|Internal_Register[14]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe16|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg16|Internal_Register[15]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe16|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg17|Internal_Register[0]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe17|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg17|Internal_Register[1]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe17|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg17|Internal_Register[2]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe17|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg17|Internal_Register[3]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe17|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg17|Internal_Register[4]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe17|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg17|Internal_Register[5]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe17|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg17|Internal_Register[6]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe17|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg17|Internal_Register[7]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe17|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg17|Internal_Register[8]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe17|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg17|Internal_Register[9]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe17|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg17|Internal_Register[10]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe17|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg17|Internal_Register[11]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe17|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg17|Internal_Register[12]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe17|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg17|Internal_Register[13]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe17|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg17|Internal_Register[14]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe17|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg17|Internal_Register[15]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe17|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg18|Internal_Register[0]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe18|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg18|Internal_Register[1]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe18|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg18|Internal_Register[2]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe18|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg18|Internal_Register[3]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe18|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg18|Internal_Register[4]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe18|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg18|Internal_Register[5]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe18|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg18|Internal_Register[6]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe18|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg18|Internal_Register[7]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe18|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg18|Internal_Register[8]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe18|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg18|Internal_Register[9]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe18|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg18|Internal_Register[10]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe18|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg18|Internal_Register[11]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe18|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg18|Internal_Register[12]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe18|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg18|Internal_Register[13]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe18|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg18|Internal_Register[14]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe18|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg18|Internal_Register[15]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe18|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg19|Internal_Register[0]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe19|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg19|Internal_Register[1]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe19|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg19|Internal_Register[2]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe19|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg19|Internal_Register[3]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe19|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg19|Internal_Register[4]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe19|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg19|Internal_Register[5]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe19|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg19|Internal_Register[6]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe19|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg19|Internal_Register[7]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe19|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg19|Internal_Register[8]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe19|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg19|Internal_Register[9]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe19|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg19|Internal_Register[10]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe19|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg19|Internal_Register[11]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe19|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg19|Internal_Register[12]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe19|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg19|Internal_Register[13]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe19|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg19|Internal_Register[14]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe19|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg19|Internal_Register[15]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe19|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg20|Internal_Register[0]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe20|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg20|Internal_Register[1]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe20|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg20|Internal_Register[2]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe20|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg20|Internal_Register[3]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe20|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg20|Internal_Register[4]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe20|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg20|Internal_Register[5]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe20|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg20|Internal_Register[6]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe20|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg20|Internal_Register[7]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe20|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg20|Internal_Register[8]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe20|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg20|Internal_Register[9]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe20|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg20|Internal_Register[10]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe20|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg20|Internal_Register[11]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe20|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg20|Internal_Register[12]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe20|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg20|Internal_Register[13]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe20|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg20|Internal_Register[14]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe20|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg20|Internal_Register[15]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe20|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg21|Internal_Register[0]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe21|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg21|Internal_Register[1]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe21|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg21|Internal_Register[2]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe21|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg21|Internal_Register[3]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe21|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg21|Internal_Register[4]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe21|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg21|Internal_Register[5]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe21|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg21|Internal_Register[6]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe21|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg21|Internal_Register[7]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe21|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg21|Internal_Register[8]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe21|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg21|Internal_Register[9]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe21|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg21|Internal_Register[10]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe21|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg21|Internal_Register[11]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe21|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg21|Internal_Register[12]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe21|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg21|Internal_Register[13]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe21|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg21|Internal_Register[14]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe21|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg21|Internal_Register[15]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe21|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg22|Internal_Register[0]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe22|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg22|Internal_Register[1]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe22|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg22|Internal_Register[2]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe22|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg22|Internal_Register[3]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe22|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg22|Internal_Register[4]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe22|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg22|Internal_Register[5]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe22|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg22|Internal_Register[6]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe22|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg22|Internal_Register[7]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe22|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg22|Internal_Register[8]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe22|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg22|Internal_Register[9]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe22|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg22|Internal_Register[10]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe22|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg22|Internal_Register[11]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe22|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg22|Internal_Register[12]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe22|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg22|Internal_Register[13]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe22|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg22|Internal_Register[14]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe22|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg22|Internal_Register[15]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe22|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg23|Internal_Register[0]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe23|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg23|Internal_Register[1]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe23|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg23|Internal_Register[2]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe23|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg23|Internal_Register[3]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe23|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg23|Internal_Register[4]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe23|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg23|Internal_Register[5]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe23|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg23|Internal_Register[6]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe23|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg23|Internal_Register[7]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe23|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg23|Internal_Register[8]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe23|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg23|Internal_Register[9]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe23|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg23|Internal_Register[10]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe23|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg23|Internal_Register[11]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe23|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg23|Internal_Register[12]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe23|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg23|Internal_Register[13]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe23|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg23|Internal_Register[14]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe23|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg23|Internal_Register[15]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe23|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg24|Internal_Register[0]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe24|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg24|Internal_Register[1]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe24|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg24|Internal_Register[2]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe24|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg24|Internal_Register[3]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe24|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg24|Internal_Register[4]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe24|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg24|Internal_Register[5]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe24|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg24|Internal_Register[6]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe24|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg24|Internal_Register[7]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe24|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg24|Internal_Register[8]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe24|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg24|Internal_Register[9]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe24|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg24|Internal_Register[10]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe24|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg24|Internal_Register[11]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe24|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg24|Internal_Register[12]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe24|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg24|Internal_Register[13]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe24|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg24|Internal_Register[14]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe24|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg24|Internal_Register[15]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe24|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg25|Internal_Register[0]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe25|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg25|Internal_Register[1]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe25|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg25|Internal_Register[2]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe25|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg25|Internal_Register[3]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe25|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg25|Internal_Register[4]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe25|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg25|Internal_Register[5]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe25|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg25|Internal_Register[6]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe25|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg25|Internal_Register[7]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe25|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg25|Internal_Register[8]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe25|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg25|Internal_Register[9]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe25|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg25|Internal_Register[10]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe25|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg25|Internal_Register[11]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe25|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg25|Internal_Register[12]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe25|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg25|Internal_Register[13]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe25|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg25|Internal_Register[14]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe25|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg25|Internal_Register[15]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe25|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg26|Internal_Register[0]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe26|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg26|Internal_Register[1]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe26|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg26|Internal_Register[2]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe26|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg26|Internal_Register[3]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe26|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg26|Internal_Register[4]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe26|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg26|Internal_Register[5]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe26|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg26|Internal_Register[6]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe26|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg26|Internal_Register[7]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe26|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg26|Internal_Register[8]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe26|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg26|Internal_Register[9]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe26|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg26|Internal_Register[10]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe26|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg26|Internal_Register[11]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe26|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg26|Internal_Register[12]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe26|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg26|Internal_Register[13]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe26|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg26|Internal_Register[14]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe26|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg26|Internal_Register[15]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe26|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg27|Internal_Register[0]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe27|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg27|Internal_Register[1]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe27|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg27|Internal_Register[2]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe27|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg27|Internal_Register[3]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe27|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg27|Internal_Register[4]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe27|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg27|Internal_Register[5]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe27|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg27|Internal_Register[6]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe27|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg27|Internal_Register[7]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe27|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg27|Internal_Register[8]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe27|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg27|Internal_Register[9]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe27|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg27|Internal_Register[10]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe27|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg27|Internal_Register[11]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe27|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg27|Internal_Register[12]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe27|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg27|Internal_Register[13]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe27|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg27|Internal_Register[14]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe27|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg27|Internal_Register[15]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe27|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg28|Internal_Register[0]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe28|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg28|Internal_Register[1]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe28|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg28|Internal_Register[2]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe28|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg28|Internal_Register[3]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe28|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg28|Internal_Register[4]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe28|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg28|Internal_Register[5]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe28|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg28|Internal_Register[6]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe28|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg28|Internal_Register[7]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe28|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg28|Internal_Register[8]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe28|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg28|Internal_Register[9]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe28|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg28|Internal_Register[10]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe28|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg28|Internal_Register[11]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe28|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg28|Internal_Register[12]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe28|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg28|Internal_Register[13]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe28|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg28|Internal_Register[14]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe28|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg28|Internal_Register[15]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe28|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg29|Internal_Register[0]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe29|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg29|Internal_Register[1]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe29|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg29|Internal_Register[2]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe29|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg29|Internal_Register[3]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe29|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg29|Internal_Register[4]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe29|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg29|Internal_Register[5]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe29|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg29|Internal_Register[6]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe29|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg29|Internal_Register[7]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe29|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg29|Internal_Register[8]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe29|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg29|Internal_Register[9]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe29|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg29|Internal_Register[10]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe29|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg29|Internal_Register[11]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe29|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg29|Internal_Register[12]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe29|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg29|Internal_Register[13]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe29|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg29|Internal_Register[14]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe29|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg29|Internal_Register[15]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe29|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg30|Internal_Register[0]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe30|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg30|Internal_Register[1]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe30|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg30|Internal_Register[2]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe30|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg30|Internal_Register[3]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe30|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg30|Internal_Register[4]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe30|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg30|Internal_Register[5]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe30|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg30|Internal_Register[6]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe30|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg30|Internal_Register[7]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe30|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg30|Internal_Register[8]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe30|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg30|Internal_Register[9]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe30|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg30|Internal_Register[10]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe30|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg30|Internal_Register[11]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe30|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg30|Internal_Register[12]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe30|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg30|Internal_Register[13]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe30|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg30|Internal_Register[14]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe30|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg30|Internal_Register[15]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe30|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg31|Internal_Register[0]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe31|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg31|Internal_Register[1]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe31|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg31|Internal_Register[2]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe31|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg31|Internal_Register[3]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe31|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg31|Internal_Register[4]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe31|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg31|Internal_Register[5]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe31|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg31|Internal_Register[6]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe31|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg31|Internal_Register[7]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe31|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg31|Internal_Register[8]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe31|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg31|Internal_Register[9]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe31|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg31|Internal_Register[10]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe31|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg31|Internal_Register[11]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe31|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg31|Internal_Register[12]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe31|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg31|Internal_Register[13]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe31|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg31|Internal_Register[14]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe31|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg31|Internal_Register[15]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe31|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg32|Internal_Register[0]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe32|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg32|Internal_Register[1]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe32|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg32|Internal_Register[2]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe32|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg32|Internal_Register[3]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe32|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg32|Internal_Register[4]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe32|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg32|Internal_Register[5]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe32|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg32|Internal_Register[6]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe32|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg32|Internal_Register[7]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe32|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg32|Internal_Register[8]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe32|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg32|Internal_Register[9]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe32|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg32|Internal_Register[10]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe32|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg32|Internal_Register[11]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe32|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg32|Internal_Register[12]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe32|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg32|Internal_Register[13]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe32|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg32|Internal_Register[14]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe32|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg32|Internal_Register[15]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe32|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg33|Internal_Register[0]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe33|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg33|Internal_Register[1]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe33|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg33|Internal_Register[2]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe33|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg33|Internal_Register[3]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe33|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg33|Internal_Register[4]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe33|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg33|Internal_Register[5]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe33|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg33|Internal_Register[6]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe33|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg33|Internal_Register[7]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe33|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg33|Internal_Register[8]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe33|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg33|Internal_Register[9]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe33|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg33|Internal_Register[10]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe33|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg33|Internal_Register[11]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe33|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg33|Internal_Register[12]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe33|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg33|Internal_Register[13]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe33|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg33|Internal_Register[14]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe33|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg33|Internal_Register[15]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe33|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg34|Internal_Register[0]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe34|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg34|Internal_Register[1]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe34|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg34|Internal_Register[2]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe34|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg34|Internal_Register[3]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe34|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg34|Internal_Register[4]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe34|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg34|Internal_Register[5]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe34|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg34|Internal_Register[6]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe34|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg34|Internal_Register[7]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe34|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg34|Internal_Register[8]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe34|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg34|Internal_Register[9]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe34|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg34|Internal_Register[10]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe34|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg34|Internal_Register[11]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe34|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg34|Internal_Register[12]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe34|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg34|Internal_Register[13]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe34|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg34|Internal_Register[14]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe34|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg34|Internal_Register[15]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe34|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg35|Internal_Register[0]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe35|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg35|Internal_Register[1]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe35|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg35|Internal_Register[2]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe35|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg35|Internal_Register[3]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe35|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg35|Internal_Register[4]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe35|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg35|Internal_Register[5]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe35|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg35|Internal_Register[6]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe35|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg35|Internal_Register[7]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe35|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg35|Internal_Register[8]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe35|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg35|Internal_Register[9]                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe35|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg35|Internal_Register[10]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe35|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg35|Internal_Register[11]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe35|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg35|Internal_Register[12]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe35|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg35|Internal_Register[13]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe35|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg35|Internal_Register[14]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe35|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; WREG:Wreg35|Internal_Register[15]                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; PE:Pe35|Sum_Reg_Output_Wire[0]                                                         ; AX               ;                       ;
; ADDER:Adder|SIMPLE_COUNTER:Simple_Counter|counter[12]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ADDER:Adder|SIMPLE_COUNTER:Simple_Counter|counter[12]~DUPLICATE                        ;                  ;                       ;
; FIFO:Ofifo0|Wrptr[0]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo0|Wrptr[0]~DUPLICATE                                                         ;                  ;                       ;
; FIFO:Ofifo1|Wrptr[0]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo1|Wrptr[0]~DUPLICATE                                                         ;                  ;                       ;
; FIFO:Ofifo1|Wrptr[7]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo1|Wrptr[7]~DUPLICATE                                                         ;                  ;                       ;
; FIFO:Ofifo2|Wrptr[0]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo2|Wrptr[0]~DUPLICATE                                                         ;                  ;                       ;
; FIFO:Ofifo2|Wrptr[2]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo2|Wrptr[2]~DUPLICATE                                                         ;                  ;                       ;
; FIFO:Ofifo2|Wrptr[3]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo2|Wrptr[3]~DUPLICATE                                                         ;                  ;                       ;
; FIFO:Ofifo2|Wrptr[6]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo2|Wrptr[6]~DUPLICATE                                                         ;                  ;                       ;
; FIFO:Ofifo5|Wrptr[0]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo5|Wrptr[0]~DUPLICATE                                                         ;                  ;                       ;
; FIFO:Ofifo6|Wrptr[0]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo6|Wrptr[0]~DUPLICATE                                                         ;                  ;                       ;
; FIFO:Ofifo6|Wrptr[3]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo6|Wrptr[3]~DUPLICATE                                                         ;                  ;                       ;
; FIFO:Ofifo6|Wrptr[5]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo6|Wrptr[5]~DUPLICATE                                                         ;                  ;                       ;
; FIFO:Ofifo7|Wrptr[6]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo7|Wrptr[6]~DUPLICATE                                                         ;                  ;                       ;
; FIFO:Ofifo7|Wrptr[8]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo7|Wrptr[8]~DUPLICATE                                                         ;                  ;                       ;
; FIFO:Ofifo8|Wrptr[0]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo8|Wrptr[0]~DUPLICATE                                                         ;                  ;                       ;
; FIFO:Ofifo8|Wrptr[4]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo8|Wrptr[4]~DUPLICATE                                                         ;                  ;                       ;
; FIFO:Ofifo9|Wrptr[0]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo9|Wrptr[0]~DUPLICATE                                                         ;                  ;                       ;
; FIFO:Ofifo9|Wrptr[1]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo9|Wrptr[1]~DUPLICATE                                                         ;                  ;                       ;
; FIFO:Ofifo9|Wrptr[4]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo9|Wrptr[4]~DUPLICATE                                                         ;                  ;                       ;
; FIFO:Ofifo9|Wrptr[5]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo9|Wrptr[5]~DUPLICATE                                                         ;                  ;                       ;
; FIFO:Ofifo9|Wrptr[7]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo9|Wrptr[7]~DUPLICATE                                                         ;                  ;                       ;
; FIFO:Ofifo10|Wrptr[0]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo10|Wrptr[0]~DUPLICATE                                                        ;                  ;                       ;
; FIFO:Ofifo10|Wrptr[5]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo10|Wrptr[5]~DUPLICATE                                                        ;                  ;                       ;
; FIFO:Ofifo11|Wrptr[3]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo11|Wrptr[3]~DUPLICATE                                                        ;                  ;                       ;
; FIFO:Ofifo11|Wrptr[7]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo11|Wrptr[7]~DUPLICATE                                                        ;                  ;                       ;
; FIFO:Ofifo13|Wrptr[0]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo13|Wrptr[0]~DUPLICATE                                                        ;                  ;                       ;
; FIFO:Ofifo14|Wrptr[0]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo14|Wrptr[0]~DUPLICATE                                                        ;                  ;                       ;
; FIFO:Ofifo15|Wrptr[3]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo15|Wrptr[3]~DUPLICATE                                                        ;                  ;                       ;
; FIFO:Ofifo15|Wrptr[8]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo15|Wrptr[8]~DUPLICATE                                                        ;                  ;                       ;
; FIFO:Ofifo17|Wrptr[0]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo17|Wrptr[0]~DUPLICATE                                                        ;                  ;                       ;
; FIFO:Ofifo17|Wrptr[2]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo17|Wrptr[2]~DUPLICATE                                                        ;                  ;                       ;
; FIFO:Ofifo19|Wrptr[3]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo19|Wrptr[3]~DUPLICATE                                                        ;                  ;                       ;
; FIFO:Ofifo21|Wrptr[1]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo21|Wrptr[1]~DUPLICATE                                                        ;                  ;                       ;
; FIFO:Ofifo24|Wrptr[0]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo24|Wrptr[0]~DUPLICATE                                                        ;                  ;                       ;
; FIFO:Ofifo24|Wrptr[6]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo24|Wrptr[6]~DUPLICATE                                                        ;                  ;                       ;
; FIFO:Ofifo24|Wrptr[7]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo24|Wrptr[7]~DUPLICATE                                                        ;                  ;                       ;
; FIFO:Ofifo24|Wrptr[9]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo24|Wrptr[9]~DUPLICATE                                                        ;                  ;                       ;
; FIFO:Ofifo26|Wrptr[9]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo26|Wrptr[9]~DUPLICATE                                                        ;                  ;                       ;
; FIFO:Ofifo27|Wrptr[0]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo27|Wrptr[0]~DUPLICATE                                                        ;                  ;                       ;
; FIFO:Ofifo27|Wrptr[8]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo27|Wrptr[8]~DUPLICATE                                                        ;                  ;                       ;
; FIFO:Ofifo28|Wrptr[0]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo28|Wrptr[0]~DUPLICATE                                                        ;                  ;                       ;
; FIFO:Ofifo28|Wrptr[5]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo28|Wrptr[5]~DUPLICATE                                                        ;                  ;                       ;
; FIFO:Ofifo29|Wrptr[3]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo29|Wrptr[3]~DUPLICATE                                                        ;                  ;                       ;
; FIFO:Ofifo30|Wrptr[7]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo30|Wrptr[7]~DUPLICATE                                                        ;                  ;                       ;
; FIFO:Ofifo32|Wrptr[0]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo32|Wrptr[0]~DUPLICATE                                                        ;                  ;                       ;
; FIFO:Ofifo32|Wrptr[3]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo32|Wrptr[3]~DUPLICATE                                                        ;                  ;                       ;
; FIFO:Ofifo32|Wrptr[7]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo32|Wrptr[7]~DUPLICATE                                                        ;                  ;                       ;
; FIFO:Ofifo32|Wrptr[8]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo32|Wrptr[8]~DUPLICATE                                                        ;                  ;                       ;
; FIFO:Ofifo33|Wrptr[0]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo33|Wrptr[0]~DUPLICATE                                                        ;                  ;                       ;
; FIFO:Ofifo34|Wrptr[9]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo34|Wrptr[9]~DUPLICATE                                                        ;                  ;                       ;
; FIFO:Ofifo35|Wrptr[0]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo35|Wrptr[0]~DUPLICATE                                                        ;                  ;                       ;
; FIFO:Ofifo35|Wrptr[5]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo35|Wrptr[5]~DUPLICATE                                                        ;                  ;                       ;
; FIFO:Ofifo35|Wrptr[6]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo35|Wrptr[6]~DUPLICATE                                                        ;                  ;                       ;
; FIFO:Ofifo35|Wrptr[8]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO:Ofifo35|Wrptr[8]~DUPLICATE                                                        ;                  ;                       ;
; MAIN_STM:Main_Stm|State_Register.State_Conf0                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MAIN_STM:Main_Stm|State_Register.State_Conf0~DUPLICATE                                 ;                  ;                       ;
; MAIN_STM:Main_Stm|State_Register.State_Loading1                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MAIN_STM:Main_Stm|State_Register.State_Loading1~DUPLICATE                              ;                  ;                       ;
; MUXDC:Muxdc|COUNTER_POS:Counter_W_Col|counter[0]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MUXDC:Muxdc|COUNTER_POS:Counter_W_Col|counter[0]~DUPLICATE                             ;                  ;                       ;
; MUXDC:Muxdc|MUXDC_STATEMACHINE:Muxdc_Statemachine|State_Register.State_load  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MUXDC:Muxdc|MUXDC_STATEMACHINE:Muxdc_Statemachine|State_Register.State_load~DUPLICATE  ;                  ;                       ;
; OFMI:Ofmi|COUNTER_OFFSET_POS:Counter|counter[1]                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OFMI:Ofmi|COUNTER_OFFSET_POS:Counter|counter[1]~DUPLICATE                              ;                  ;                       ;
; OFMI:Ofmi|COUNTER_OFFSET_POS:Counter|counter[6]                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OFMI:Ofmi|COUNTER_OFFSET_POS:Counter|counter[6]~DUPLICATE                              ;                  ;                       ;
; OFMI:Ofmi|COUNTER_OFFSET_POS:Counter|counter[7]                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OFMI:Ofmi|COUNTER_OFFSET_POS:Counter|counter[7]~DUPLICATE                              ;                  ;                       ;
; OFMI:Ofmi|COUNTER_OFFSET_POS:Counter|counter[12]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OFMI:Ofmi|COUNTER_OFFSET_POS:Counter|counter[12]~DUPLICATE                             ;                  ;                       ;
; OFMI:Ofmi|COUNTER_OFFSET_POS:Counter|counter[13]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OFMI:Ofmi|COUNTER_OFFSET_POS:Counter|counter[13]~DUPLICATE                             ;                  ;                       ;
; OFMI:Ofmi|COUNTER_OFFSET_POS:Counter|counter[14]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OFMI:Ofmi|COUNTER_OFFSET_POS:Counter|counter[14]~DUPLICATE                             ;                  ;                       ;
; OWMC:Owmc|COUNTER_NEG:Counter_Dmux|counter[2]                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OWMC:Owmc|COUNTER_NEG:Counter_Dmux|counter[2]~DUPLICATE                                ;                  ;                       ;
; OWMC:Owmc|COUNTER_NEG:Counter_Dmux|counter[3]                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OWMC:Owmc|COUNTER_NEG:Counter_Dmux|counter[3]~DUPLICATE                                ;                  ;                       ;
; OWMC:Owmc|COUNTER_OFFSET_NEG:Counter_Ram|counter[6]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OWMC:Owmc|COUNTER_OFFSET_NEG:Counter_Ram|counter[6]~DUPLICATE                          ;                  ;                       ;
; RBUS:Rbus|COUNTER_POS:Counter_W_Col|counter[0]                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RBUS:Rbus|COUNTER_POS:Counter_W_Col|counter[0]~DUPLICATE                               ;                  ;                       ;
; RBUS:Rbus|COUNTER_POS:Counter_W_Col|counter[2]                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RBUS:Rbus|COUNTER_POS:Counter_W_Col|counter[2]~DUPLICATE                               ;                  ;                       ;
; RBUS:Rbus|RBUS_STATEMACHINE:Rbus_Statemachine|State_Register.State_Wait_Conf ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RBUS:Rbus|RBUS_STATEMACHINE:Rbus_Statemachine|State_Register.State_Wait_Conf~DUPLICATE ;                  ;                       ;
+------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 10442 ) ; 0.00 % ( 0 / 10442 )       ; 0.00 % ( 0 / 10442 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 10442 ) ; 0.00 % ( 0 / 10442 )       ; 0.00 % ( 0 / 10442 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 10442 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/krisv/Documentos/Tesis-2021-2/CNN_ Accelerator/hardware/synthesis/output_files/HardwareAccelerator.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 3,755 / 15,880        ; 24 %  ;
; ALMs needed [=A-B+C]                                        ; 3,755                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3,965 / 15,880        ; 25 %  ;
;         [a] ALMs used for LUT logic and registers           ; 1,153                 ;       ;
;         [b] ALMs used for LUT logic                         ; 2,131                 ;       ;
;         [c] ALMs used for registers                         ; 681                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 223 / 15,880          ; 1 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 13 / 15,880           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 2                     ;       ;
;         [c] Due to LAB input limits                         ; 11                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 578 / 1,588           ; 36 %  ;
;     -- Logic LABs                                           ; 578                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 5,293                 ;       ;
;     -- 7 input functions                                    ; 3                     ;       ;
;     -- 6 input functions                                    ; 1,864                 ;       ;
;     -- 5 input functions                                    ; 302                   ;       ;
;     -- 4 input functions                                    ; 1,157                 ;       ;
;     -- <=3 input functions                                  ; 1,967                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 735                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 3,737                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 3,666 / 31,760        ; 12 %  ;
;         -- Secondary logic registers                        ; 71 / 31,760           ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 3,667                 ;       ;
;         -- Routing optimization registers                   ; 70                    ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 130 / 314             ; 41 %  ;
;     -- Clock pins                                           ; 6 / 6                 ; 100 % ;
;     -- Dedicated input pins                                 ; 0 / 21                ; 0 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 79 / 270              ; 29 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 471,984 / 2,764,800   ; 17 %  ;
; Total block memory implementation bits                      ; 808,960 / 2,764,800   ; 29 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 41 / 84               ; 49 %  ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 5                 ; 0 %   ;
; Global signals                                              ; 1                     ;       ;
;     -- Global clocks                                        ; 1 / 16                ; 6 %   ;
;     -- Quadrant clocks                                      ; 0 / 72                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 12                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 76                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 76                ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 11.9% / 11.6% / 12.9% ;       ;
; Peak interconnect usage (total/H/V)                         ; 31.8% / 31.1% / 43.1% ;       ;
; Maximum fan-out                                             ; 3924                  ;       ;
; Highest non-global fan-out                                  ; 578                   ;       ;
; Total fan-out                                               ; 41550                 ;       ;
; Average fan-out                                             ; 4.10                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 3755 / 15880 ( 24 % ) ; 0 / 15880 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 3755                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3965 / 15880 ( 25 % ) ; 0 / 15880 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 1153                  ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 2131                  ; 0                              ;
;         [c] ALMs used for registers                         ; 681                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 223 / 15880 ( 1 % )   ; 0 / 15880 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 13 / 15880 ( < 1 % )  ; 0 / 15880 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 2                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 11                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 578 / 1588 ( 36 % )   ; 0 / 1588 ( 0 % )               ;
;     -- Logic LABs                                           ; 578                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 5293                  ; 0                              ;
;     -- 7 input functions                                    ; 3                     ; 0                              ;
;     -- 6 input functions                                    ; 1864                  ; 0                              ;
;     -- 5 input functions                                    ; 302                   ; 0                              ;
;     -- 4 input functions                                    ; 1157                  ; 0                              ;
;     -- <=3 input functions                                  ; 1967                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 735                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 3666 / 31760 ( 12 % ) ; 0 / 31760 ( 0 % )              ;
;         -- Secondary logic registers                        ; 71 / 31760 ( < 1 % )  ; 0 / 31760 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 3667                  ; 0                              ;
;         -- Routing optimization registers                   ; 70                    ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 130                   ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 471984                ; 0                              ;
; Total block memory implementation bits                      ; 808960                ; 0                              ;
; M10K block                                                  ; 79 / 270 ( 29 % )     ; 0 / 270 ( 0 % )                ;
; DSP block                                                   ; 41 / 84 ( 48 % )      ; 0 / 84 ( 0 % )                 ;
; Clock enable block                                          ; 1 / 110 ( < 1 % )     ; 0 / 110 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 43295                 ; 0                              ;
;     -- Registered Connections                               ; 14378                 ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 95                    ; 0                              ;
;     -- Output Ports                                         ; 35                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                                 ;
+-----------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name                        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; ACCELERATOR_ADDR_OFFSET[0]  ; T11   ; 3B       ; 12           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_ADDR_OFFSET[10] ; AG11  ; 4A       ; 38           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_ADDR_OFFSET[11] ; AG16  ; 4A       ; 40           ; 0            ; 57           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_ADDR_OFFSET[12] ; V13   ; 4A       ; 42           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_ADDR_OFFSET[13] ; AF13  ; 4A       ; 32           ; 0            ; 57           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_ADDR_OFFSET[14] ; AH11  ; 4A       ; 38           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_ADDR_OFFSET[15] ; AH7   ; 4A       ; 32           ; 0            ; 91           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_ADDR_OFFSET[1]  ; AF9   ; 3B       ; 14           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_ADDR_OFFSET[2]  ; AH8   ; 4A       ; 34           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_ADDR_OFFSET[3]  ; AE4   ; 3B       ; 10           ; 0            ; 74           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_ADDR_OFFSET[4]  ; AH3   ; 3B       ; 18           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_ADDR_OFFSET[5]  ; AH9   ; 4A       ; 36           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_ADDR_OFFSET[6]  ; AF15  ; 4A       ; 36           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_ADDR_OFFSET[7]  ; AE15  ; 4A       ; 36           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_ADDR_OFFSET[8]  ; AF17  ; 4A       ; 40           ; 0            ; 40           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_ADDR_OFFSET[9]  ; AG10  ; 4A       ; 36           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_CONV_STRIDE[0]  ; AF21  ; 4A       ; 55           ; 0            ; 57           ; 40                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_CONV_STRIDE[1]  ; AG21  ; 4A       ; 55           ; 0            ; 74           ; 40                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_CONV_STRIDE[2]  ; Y18   ; 5A       ; 68           ; 11           ; 20           ; 27                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_CONV_STRIDE[3]  ; AE25  ; 5A       ; 68           ; 11           ; 37           ; 28                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_Clk_50          ; V11   ; 3B       ; 15           ; 0            ; 0            ; 3942                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; ACCELERATOR_DATA_IN[0]      ; V12   ; 3B       ; 21           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_DATA_IN[10]     ; AE11  ; 3B       ; 14           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_DATA_IN[11]     ; W8    ; 3A       ; 2            ; 0            ; 40           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_DATA_IN[12]     ; C12   ; 8A       ; 21           ; 61           ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_DATA_IN[13]     ; AB23  ; 5A       ; 68           ; 12           ; 54           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_DATA_IN[14]     ; H4    ; 8A       ; 2            ; 61           ; 91           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_DATA_IN[15]     ; AD4   ; 3A       ; 6            ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_DATA_IN[1]      ; E8    ; 8A       ; 19           ; 61           ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_DATA_IN[2]      ; Y5    ; 3A       ; 2            ; 0            ; 74           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_DATA_IN[3]      ; Y17   ; 5A       ; 68           ; 11           ; 3            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_DATA_IN[4]      ; AB4   ; 3A       ; 4            ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_DATA_IN[5]      ; W12   ; 3B       ; 21           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_DATA_IN[6]      ; Y19   ; 5A       ; 68           ; 10           ; 60           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_DATA_IN[7]      ; AE8   ; 3B       ; 14           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_DATA_IN[8]      ; AH6   ; 3B       ; 21           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_DATA_IN[9]      ; AF26  ; 5A       ; 68           ; 10           ; 77           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_FINISHED_OK     ; Y13   ; 4A       ; 38           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_IF_CHANNELS[0]  ; AA24  ; 5A       ; 68           ; 13           ; 37           ; 18                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_IF_CHANNELS[1]  ; AE22  ; 4A       ; 57           ; 0            ; 17           ; 18                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_IF_COLUMS[0]    ; AF25  ; 4A       ; 65           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_IF_COLUMS[10]   ; AF4   ; 3B       ; 10           ; 0            ; 91           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_IF_COLUMS[1]    ; AA18  ; 4A       ; 50           ; 0            ; 17           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_IF_COLUMS[2]    ; AD12  ; 3B       ; 19           ; 0            ; 17           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_IF_COLUMS[3]    ; AE19  ; 4A       ; 48           ; 0            ; 40           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_IF_COLUMS[4]    ; AE20  ; 4A       ; 51           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_IF_COLUMS[5]    ; AD17  ; 4A       ; 44           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_IF_COLUMS[6]    ; AH18  ; 4A       ; 50           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_IF_COLUMS[7]    ; T8    ; 3A       ; 4            ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_IF_COLUMS[8]    ; AH19  ; 4A       ; 51           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_IF_COLUMS[9]    ; AH24  ; 4A       ; 61           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_IF_ROWS[0]      ; AE26  ; 5A       ; 68           ; 10           ; 94           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_IF_ROWS[1]      ; AG24  ; 4A       ; 61           ; 0            ; 34           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_IF_ROWS[2]      ; AD20  ; 4A       ; 51           ; 0            ; 17           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_IF_ROWS[3]      ; AD19  ; 4A       ; 48           ; 0            ; 57           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_IF_ROWS[4]      ; AF27  ; 4A       ; 66           ; 0            ; 34           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_IF_ROWS[5]      ; AH14  ; 4A       ; 44           ; 0            ; 51           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_IF_ROWS[6]      ; AC22  ; 4A       ; 64           ; 0            ; 0            ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_IF_ROWS[7]      ; AC23  ; 4A       ; 64           ; 0            ; 17           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_IF_ROWS[8]      ; AF28  ; 4A       ; 66           ; 0            ; 51           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_IF_ROWS[9]      ; AG18  ; 4A       ; 50           ; 0            ; 34           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_OF_COLUMS[0]    ; AH13  ; 4A       ; 42           ; 0            ; 51           ; 27                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_OF_COLUMS[10]   ; AA23  ; 5A       ; 68           ; 13           ; 54           ; 27                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_OF_COLUMS[1]    ; AG14  ; 4A       ; 42           ; 0            ; 34           ; 27                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_OF_COLUMS[2]    ; AG15  ; 4A       ; 44           ; 0            ; 34           ; 27                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_OF_COLUMS[3]    ; Y16   ; 5A       ; 68           ; 12           ; 3            ; 27                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_OF_COLUMS[4]    ; Y15   ; 4A       ; 46           ; 0            ; 0            ; 27                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_OF_COLUMS[5]    ; AC24  ; 5A       ; 68           ; 12           ; 37           ; 27                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_OF_COLUMS[6]    ; AD26  ; 5A       ; 68           ; 11           ; 54           ; 27                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_OF_COLUMS[7]    ; AF18  ; 4A       ; 48           ; 0            ; 74           ; 27                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_OF_COLUMS[8]    ; AH17  ; 4A       ; 46           ; 0            ; 34           ; 27                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_OF_COLUMS[9]    ; AG26  ; 4A       ; 62           ; 0            ; 74           ; 27                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_OF_ROWS[0]      ; D11   ; 8A       ; 15           ; 61           ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_OF_ROWS[1]      ; AF11  ; 3B       ; 17           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_OF_ROWS[2]      ; AF8   ; 3B       ; 12           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_OF_ROWS[3]      ; AG9   ; 4A       ; 34           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_OF_ROWS[4]      ; AD10  ; 3B       ; 10           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_OF_ROWS[5]      ; U11   ; 3B       ; 12           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_OF_ROWS[6]      ; AG6   ; 3B       ; 17           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_OF_ROWS[7]      ; AF10  ; 3B       ; 17           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_OF_ROWS[8]      ; AA13  ; 4A       ; 38           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_OF_ROWS[9]      ; AG5   ; 3B       ; 19           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_Reset           ; AH12  ; 4A       ; 40           ; 0            ; 74           ; 19                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_SAME_W          ; W14   ; 4A       ; 42           ; 0            ; 0            ; 9                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_START           ; V10   ; 3A       ; 6            ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_W_CHANNELS[0]   ; AA11  ; 3A       ; 7            ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_W_CHANNELS[1]   ; D8    ; 8A       ; 19           ; 61           ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_W_COLUMS[0]     ; AE17  ; 4A       ; 44           ; 0            ; 17           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_W_COLUMS[1]     ; AA19  ; 4A       ; 50           ; 0            ; 0            ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_W_COLUMS[2]     ; AA15  ; 4A       ; 46           ; 0            ; 17           ; 9                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_W_COLUMS[3]     ; AD5   ; 3A       ; 7            ; 0            ; 34           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_W_ROWS[0]       ; AF20  ; 4A       ; 53           ; 0            ; 34           ; 17                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_W_ROWS[1]       ; AH16  ; 4A       ; 46           ; 0            ; 51           ; 23                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_W_ROWS[2]       ; AG19  ; 4A       ; 51           ; 0            ; 34           ; 19                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ACCELERATOR_W_ROWS[3]       ; AA20  ; 5A       ; 68           ; 10           ; 43           ; 21                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+-----------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; ACCELERATOR_DATA_OUT[0]  ; AH23  ; 4A       ; 59           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ACCELERATOR_DATA_OUT[10] ; AH27  ; 4A       ; 65           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ACCELERATOR_DATA_OUT[11] ; AH21  ; 4A       ; 57           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ACCELERATOR_DATA_OUT[12] ; AG20  ; 4A       ; 53           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ACCELERATOR_DATA_OUT[13] ; AG25  ; 4A       ; 65           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ACCELERATOR_DATA_OUT[14] ; AE24  ; 4A       ; 62           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ACCELERATOR_DATA_OUT[15] ; AE23  ; 4A       ; 62           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ACCELERATOR_DATA_OUT[1]  ; AF22  ; 4A       ; 55           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ACCELERATOR_DATA_OUT[2]  ; AD23  ; 4A       ; 57           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ACCELERATOR_DATA_OUT[3]  ; AF23  ; 4A       ; 59           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ACCELERATOR_DATA_OUT[4]  ; AG28  ; 4A       ; 65           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ACCELERATOR_DATA_OUT[5]  ; Y11   ; 3A       ; 7            ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ACCELERATOR_DATA_OUT[6]  ; AE9   ; 3B       ; 10           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ACCELERATOR_DATA_OUT[7]  ; AH26  ; 4A       ; 64           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ACCELERATOR_DATA_OUT[8]  ; AG23  ; 4A       ; 59           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ACCELERATOR_DATA_OUT[9]  ; AH22  ; 4A       ; 59           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ACCELERATOR_FINISHED     ; AE7   ; 3B       ; 12           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ACCELERATOR_MEM_ADDR[0]  ; AE6   ; 3A       ; 7            ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ACCELERATOR_MEM_ADDR[10] ; AD11  ; 3B       ; 14           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ACCELERATOR_MEM_ADDR[11] ; T13   ; 3B       ; 18           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ACCELERATOR_MEM_ADDR[12] ; AH4   ; 3B       ; 19           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ACCELERATOR_MEM_ADDR[13] ; AG8   ; 4A       ; 32           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ACCELERATOR_MEM_ADDR[14] ; T12   ; 3B       ; 18           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ACCELERATOR_MEM_ADDR[15] ; U14   ; 4A       ; 34           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ACCELERATOR_MEM_ADDR[1]  ; W11   ; 3B       ; 15           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ACCELERATOR_MEM_ADDR[2]  ; D12   ; 8A       ; 21           ; 61           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ACCELERATOR_MEM_ADDR[3]  ; AH2   ; 3B       ; 18           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ACCELERATOR_MEM_ADDR[4]  ; W15   ; 5A       ; 68           ; 12           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ACCELERATOR_MEM_ADDR[5]  ; U13   ; 4A       ; 34           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ACCELERATOR_MEM_ADDR[6]  ; AF7   ; 3B       ; 17           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ACCELERATOR_MEM_ADDR[7]  ; AF5   ; 3B       ; 15           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ACCELERATOR_MEM_ADDR[8]  ; AH5   ; 3B       ; 21           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ACCELERATOR_MEM_ADDR[9]  ; AE12  ; 3B       ; 19           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ACCELERATOR_MEM_RE       ; AF6   ; 3B       ; 15           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ACCELERATOR_MEM_WE       ; AG13  ; 4A       ; 32           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+--------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B1L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; 3A       ; 10 / 16 ( 63 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 32 / 32 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 68 / 68 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 14 / 16 ( 88 % )  ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 6 / 13 ( 46 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ; 357        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 353        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 347        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ; 345        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 343        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 341        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A11      ; 339        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ; 337        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 335        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 333        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 331        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 329        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 321        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 317        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 315        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 313        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 311        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 309        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 296        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A24      ; 283        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A25      ; 281        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A26      ; 279        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A27      ; 275        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 45         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA5      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA6      ; 29         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA8      ; 36         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ; 50         ; 3A             ; ACCELERATOR_W_CHANNELS[0]       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA12     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA13     ; 98         ; 4A             ; ACCELERATOR_OF_ROWS[8]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA14     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA15     ; 114        ; 4A             ; ACCELERATOR_W_COLUMS[2]         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA18     ; 122        ; 4A             ; ACCELERATOR_IF_COLUMS[1]        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA19     ; 124        ; 4A             ; ACCELERATOR_W_COLUMS[1]         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA20     ; 167        ; 5A             ; ACCELERATOR_W_ROWS[3]           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AA21     ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA23     ; 180        ; 5A             ; ACCELERATOR_OF_COLUMS[10]       ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AA24     ; 178        ; 5A             ; ACCELERATOR_IF_CHANNELS[0]      ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AA25     ;            ;                ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA27     ; 201        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA28     ; 211        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 43         ; 3A             ; ACCELERATOR_DATA_IN[4]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB5      ; 32         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ; 31         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB23     ; 176        ; 5A             ; ACCELERATOR_DATA_IN[13]         ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AB24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB28     ; 199        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 49         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC5      ; 33         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC6      ; 35         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC7      ; 30         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC8      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC21     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 156        ; 4A             ; ACCELERATOR_IF_ROWS[6]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC23     ; 154        ; 4A             ; ACCELERATOR_IF_ROWS[7]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC24     ; 174        ; 5A             ; ACCELERATOR_OF_COLUMS[5]        ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AC25     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC26     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 197        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 195        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 47         ; 3A             ; ACCELERATOR_DATA_IN[15]         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD5      ; 53         ; 3A             ; ACCELERATOR_W_COLUMS[3]         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 37         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AD8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD9      ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD10     ; 57         ; 3B             ; ACCELERATOR_OF_ROWS[4]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD11     ; 65         ; 3B             ; ACCELERATOR_MEM_ADDR[10]        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD12     ; 79         ; 3B             ; ACCELERATOR_IF_COLUMS[2]        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 113        ; 4A             ; ACCELERATOR_IF_COLUMS[5]        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 119        ; 4A             ; ACCELERATOR_IF_ROWS[3]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD20     ; 127        ; 4A             ; ACCELERATOR_IF_ROWS[2]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD23     ; 140        ; 4A             ; ACCELERATOR_DATA_OUT[2]         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD24     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AD25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD26     ; 172        ; 5A             ; ACCELERATOR_OF_COLUMS[6]        ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AD27     ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD28     ; 185        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 56         ; 3B             ; ACCELERATOR_ADDR_OFFSET[3]      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE5      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 51         ; 3A             ; ACCELERATOR_MEM_ADDR[0]         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE7      ; 61         ; 3B             ; ACCELERATOR_FINISHED            ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE8      ; 64         ; 3B             ; ACCELERATOR_DATA_IN[7]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE9      ; 55         ; 3B             ; ACCELERATOR_DATA_OUT[6]         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE11     ; 63         ; 3B             ; ACCELERATOR_DATA_IN[10]         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE12     ; 81         ; 3B             ; ACCELERATOR_MEM_ADDR[9]         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE14     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE15     ; 95         ; 4A             ; ACCELERATOR_ADDR_OFFSET[7]      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE17     ; 111        ; 4A             ; ACCELERATOR_W_COLUMS[0]         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE19     ; 121        ; 4A             ; ACCELERATOR_IF_COLUMS[3]        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE20     ; 129        ; 4A             ; ACCELERATOR_IF_COLUMS[4]        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 138        ; 4A             ; ACCELERATOR_IF_CHANNELS[1]      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE23     ; 151        ; 4A             ; ACCELERATOR_DATA_OUT[15]        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE24     ; 153        ; 4A             ; ACCELERATOR_DATA_OUT[14]        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE25     ; 170        ; 5A             ; ACCELERATOR_CONV_STRIDE[3]      ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AE26     ; 168        ; 5A             ; ACCELERATOR_IF_ROWS[0]          ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AE27     ; 187        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 183        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 54         ; 3B             ; ACCELERATOR_IF_COLUMS[10]       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF5      ; 69         ; 3B             ; ACCELERATOR_MEM_ADDR[7]         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF6      ; 67         ; 3B             ; ACCELERATOR_MEM_RE              ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF7      ; 72         ; 3B             ; ACCELERATOR_MEM_ADDR[6]         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF8      ; 59         ; 3B             ; ACCELERATOR_OF_ROWS[2]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF9      ; 62         ; 3B             ; ACCELERATOR_ADDR_OFFSET[1]      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF10     ; 71         ; 3B             ; ACCELERATOR_OF_ROWS[7]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF11     ; 73         ; 3B             ; ACCELERATOR_OF_ROWS[1]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF12     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 87         ; 4A             ; ACCELERATOR_ADDR_OFFSET[13]     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF14     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF15     ; 97         ; 4A             ; ACCELERATOR_ADDR_OFFSET[6]      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF16     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF17     ; 105        ; 4A             ; ACCELERATOR_ADDR_OFFSET[8]      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF18     ; 120        ; 4A             ; ACCELERATOR_OF_COLUMS[7]        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF20     ; 133        ; 4A             ; ACCELERATOR_W_ROWS[0]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF21     ; 135        ; 4A             ; ACCELERATOR_CONV_STRIDE[0]      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF22     ; 137        ; 4A             ; ACCELERATOR_DATA_OUT[1]         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF23     ; 143        ; 4A             ; ACCELERATOR_DATA_OUT[3]         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF25     ; 161        ; 4A             ; ACCELERATOR_IF_COLUMS[0]        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF26     ; 166        ; 5A             ; ACCELERATOR_DATA_IN[9]          ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AF27     ; 165        ; 4A             ; ACCELERATOR_IF_ROWS[4]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF28     ; 163        ; 4A             ; ACCELERATOR_IF_ROWS[8]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG4      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 80         ; 3B             ; ACCELERATOR_OF_ROWS[9]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG6      ; 70         ; 3B             ; ACCELERATOR_OF_ROWS[6]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG8      ; 88         ; 4A             ; ACCELERATOR_MEM_ADDR[13]        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG9      ; 93         ; 4A             ; ACCELERATOR_OF_ROWS[3]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG10     ; 96         ; 4A             ; ACCELERATOR_ADDR_OFFSET[9]      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG11     ; 101        ; 4A             ; ACCELERATOR_ADDR_OFFSET[10]     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG12     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG13     ; 89         ; 4A             ; ACCELERATOR_MEM_WE              ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG14     ; 109        ; 4A             ; ACCELERATOR_OF_COLUMS[1]        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG15     ; 112        ; 4A             ; ACCELERATOR_OF_COLUMS[2]        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG16     ; 103        ; 4A             ; ACCELERATOR_ADDR_OFFSET[11]     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG18     ; 125        ; 4A             ; ACCELERATOR_IF_ROWS[9]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG19     ; 128        ; 4A             ; ACCELERATOR_W_ROWS[2]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG20     ; 131        ; 4A             ; ACCELERATOR_DATA_OUT[12]        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG21     ; 136        ; 4A             ; ACCELERATOR_CONV_STRIDE[1]      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG23     ; 145        ; 4A             ; ACCELERATOR_DATA_OUT[8]         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG24     ; 149        ; 4A             ; ACCELERATOR_IF_ROWS[1]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG25     ; 159        ; 4A             ; ACCELERATOR_DATA_OUT[13]        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG26     ; 152        ; 4A             ; ACCELERATOR_OF_COLUMS[9]        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG28     ; 160        ; 4A             ; ACCELERATOR_DATA_OUT[4]         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH2      ; 75         ; 3B             ; ACCELERATOR_MEM_ADDR[3]         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH3      ; 77         ; 3B             ; ACCELERATOR_ADDR_OFFSET[4]      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH4      ; 78         ; 3B             ; ACCELERATOR_MEM_ADDR[12]        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH5      ; 83         ; 3B             ; ACCELERATOR_MEM_ADDR[8]         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH6      ; 85         ; 3B             ; ACCELERATOR_DATA_IN[8]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH7      ; 86         ; 4A             ; ACCELERATOR_ADDR_OFFSET[15]     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH8      ; 91         ; 4A             ; ACCELERATOR_ADDR_OFFSET[2]      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH9      ; 94         ; 4A             ; ACCELERATOR_ADDR_OFFSET[5]      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH11     ; 99         ; 4A             ; ACCELERATOR_ADDR_OFFSET[14]     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH12     ; 104        ; 4A             ; ACCELERATOR_Reset               ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH13     ; 107        ; 4A             ; ACCELERATOR_OF_COLUMS[0]        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH14     ; 110        ; 4A             ; ACCELERATOR_IF_ROWS[5]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH15     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH16     ; 115        ; 4A             ; ACCELERATOR_W_ROWS[1]           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH17     ; 117        ; 4A             ; ACCELERATOR_OF_COLUMS[8]        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH18     ; 123        ; 4A             ; ACCELERATOR_IF_COLUMS[6]        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH19     ; 126        ; 4A             ; ACCELERATOR_IF_COLUMS[8]        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH21     ; 139        ; 4A             ; ACCELERATOR_DATA_OUT[11]        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH22     ; 142        ; 4A             ; ACCELERATOR_DATA_OUT[9]         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH23     ; 144        ; 4A             ; ACCELERATOR_DATA_OUT[0]         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH24     ; 147        ; 4A             ; ACCELERATOR_IF_COLUMS[9]        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH26     ; 155        ; 4A             ; ACCELERATOR_DATA_OUT[7]         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH27     ; 158        ; 4A             ; ACCELERATOR_DATA_OUT[10]        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B1       ;            ;                ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ; 359        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 355        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B8       ; 361        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ; 363        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B10      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B11      ; 362        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 360        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B14      ; 349        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B16      ; 324        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ; 319        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ; 325        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ; 310        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B23      ; 298        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B24      ; 285        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B26      ; 273        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 265        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ; 368        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 375        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ; 373        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ; 371        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 369        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 367        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 365        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C12      ; 382        ; 8A             ; ACCELERATOR_DATA_IN[12]         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C13      ; 354        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 348        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 340        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 326        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ; 318        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 316        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 323        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C21      ; 308        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ; 302        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C23      ; 300        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C24      ; 289        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C25      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C26      ; 271        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C28      ; 263        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 370        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 377        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D7       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; D8       ; 387        ; 8A             ; ACCELERATOR_W_CHANNELS[1]       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D9       ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ; 398        ; 8A             ; ACCELERATOR_OF_ROWS[0]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D12      ; 380        ; 8A             ; ACCELERATOR_MEM_ADDR[2]         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 352        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 342        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D17      ; 332        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ; 307        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 304        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ; 303        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D23      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 287        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D25      ; 293        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D26      ; 269        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D27      ; 257        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D28      ; 255        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ; 364        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ; 376        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E6       ; 432        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E8       ; 385        ; 8A             ; ACCELERATOR_DATA_IN[1]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E11      ; 396        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E13      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E14      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 334        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E18      ; 305        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ; 306        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 295        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E25      ; 291        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E26      ; 267        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E28      ; 259        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 372        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F5       ; 366        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F6       ; 437        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 435        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F23      ; 294        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 292        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F25      ; 284        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F26      ; 282        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F28      ; 249        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 374        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G5       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G6       ; 433        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G23      ; 290        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G25      ; 276        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 253        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 251        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G28      ; 247        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ; 427        ; 8A             ; ACCELERATOR_DATA_IN[14]         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H5       ; 423        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H6       ; 421        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 431        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H9       ; 430        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 358        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 356        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H16      ; 344        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ; 322        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H19      ; 297        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H23      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H25      ; 274        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H28      ; 261        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J8       ; 429        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ; 428        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J12      ; 338        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ; 336        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ; 330        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ; 328        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J16      ; 346        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J17      ; 320        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 314        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 299        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J20      ; 268        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J21      ; 266        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 258        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 260        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 252        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 243        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ; 241        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K8       ; 426        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ; 436        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K10      ; 434        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K18      ; 312        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K19      ; 301        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ; 244        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K26      ; 250        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 245        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 239        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 424        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ; 422        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L10      ; 420        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ; 288        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L21      ; 286        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L25      ; 242        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L28      ; 237        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 246        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 234        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 236        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 235        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ; 272        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 270        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 228        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 226        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ; 220        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N27      ; 218        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 233        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ; 221        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P28      ; 231        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ; 256        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 254        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ; 240        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 238        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ; 232        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R21      ; 230        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R24      ; 204        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ; 210        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R26      ; 212        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 219        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 229        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T8       ; 42         ; 3A             ; ACCELERATOR_IF_COLUMS[7]        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 60         ; 3B             ; ACCELERATOR_ADDR_OFFSET[0]      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T12      ; 74         ; 3B             ; ACCELERATOR_MEM_ADDR[14]        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T13      ; 76         ; 3B             ; ACCELERATOR_MEM_ADDR[11]        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T16      ; 214        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T17      ; 216        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 224        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 222        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 208        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T24      ; 202        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T26      ; 196        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ; 205        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T28      ; 227        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U8       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ; 44         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U10      ; 48         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 58         ; 3B             ; ACCELERATOR_OF_ROWS[5]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U13      ; 90         ; 4A             ; ACCELERATOR_MEM_ADDR[5]         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U14      ; 92         ; 4A             ; ACCELERATOR_MEM_ADDR[15]        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U15      ; 200        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U16      ; 198        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ; 206        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U21      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 194        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U28      ; 225        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ; 46         ; 3A             ; ACCELERATOR_START               ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V11      ; 68         ; 3B             ; ACCELERATOR_Clk_50              ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V12      ; 84         ; 3B             ; ACCELERATOR_DATA_IN[0]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V13      ; 106        ; 4A             ; ACCELERATOR_ADDR_OFFSET[12]     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ; 181        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V16      ; 179        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V17      ; 192        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V18      ; 190        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V19      ; 188        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V20      ; 186        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V24      ; 191        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V25      ; 193        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V27      ; 217        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 223        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 40         ; 3A             ; ACCELERATOR_DATA_IN[11]         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W9       ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W10      ; 34         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W11      ; 66         ; 3B             ; ACCELERATOR_MEM_ADDR[1]         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W12      ; 82         ; 3B             ; ACCELERATOR_DATA_IN[5]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W13      ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ; 108        ; 4A             ; ACCELERATOR_SAME_W              ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W15      ; 177        ; 5A             ; ACCELERATOR_MEM_ADDR[4]         ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W17      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ;            ;                ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W25      ;            ;                ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W26      ; 209        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W28      ; 215        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 39         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y5       ; 41         ; 3A             ; ACCELERATOR_DATA_IN[2]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y8       ; 38         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y9       ; 28         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; Y10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; Y11      ; 52         ; 3A             ; ACCELERATOR_DATA_OUT[5]         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ; 100        ; 4A             ; ACCELERATOR_FINISHED_OK         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ; 116        ; 4A             ; ACCELERATOR_OF_COLUMS[4]        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y16      ; 175        ; 5A             ; ACCELERATOR_OF_COLUMS[3]        ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y17      ; 171        ; 5A             ; ACCELERATOR_DATA_IN[3]          ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y18      ; 173        ; 5A             ; ACCELERATOR_CONV_STRIDE[2]      ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y19      ; 169        ; 5A             ; ACCELERATOR_DATA_IN[6]          ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 207        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 203        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 213        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------+
; I/O Assignment Warnings                                     ;
+-----------------------------+-------------------------------+
; Pin Name                    ; Reason                        ;
+-----------------------------+-------------------------------+
; ACCELERATOR_DATA_OUT[0]     ; Incomplete set of assignments ;
; ACCELERATOR_DATA_OUT[1]     ; Incomplete set of assignments ;
; ACCELERATOR_DATA_OUT[2]     ; Incomplete set of assignments ;
; ACCELERATOR_DATA_OUT[3]     ; Incomplete set of assignments ;
; ACCELERATOR_DATA_OUT[4]     ; Incomplete set of assignments ;
; ACCELERATOR_DATA_OUT[5]     ; Incomplete set of assignments ;
; ACCELERATOR_DATA_OUT[6]     ; Incomplete set of assignments ;
; ACCELERATOR_DATA_OUT[7]     ; Incomplete set of assignments ;
; ACCELERATOR_DATA_OUT[8]     ; Incomplete set of assignments ;
; ACCELERATOR_DATA_OUT[9]     ; Incomplete set of assignments ;
; ACCELERATOR_DATA_OUT[10]    ; Incomplete set of assignments ;
; ACCELERATOR_DATA_OUT[11]    ; Incomplete set of assignments ;
; ACCELERATOR_DATA_OUT[12]    ; Incomplete set of assignments ;
; ACCELERATOR_DATA_OUT[13]    ; Incomplete set of assignments ;
; ACCELERATOR_DATA_OUT[14]    ; Incomplete set of assignments ;
; ACCELERATOR_DATA_OUT[15]    ; Incomplete set of assignments ;
; ACCELERATOR_MEM_ADDR[0]     ; Incomplete set of assignments ;
; ACCELERATOR_MEM_ADDR[1]     ; Incomplete set of assignments ;
; ACCELERATOR_MEM_ADDR[2]     ; Incomplete set of assignments ;
; ACCELERATOR_MEM_ADDR[3]     ; Incomplete set of assignments ;
; ACCELERATOR_MEM_ADDR[4]     ; Incomplete set of assignments ;
; ACCELERATOR_MEM_ADDR[5]     ; Incomplete set of assignments ;
; ACCELERATOR_MEM_ADDR[6]     ; Incomplete set of assignments ;
; ACCELERATOR_MEM_ADDR[7]     ; Incomplete set of assignments ;
; ACCELERATOR_MEM_ADDR[8]     ; Incomplete set of assignments ;
; ACCELERATOR_MEM_ADDR[9]     ; Incomplete set of assignments ;
; ACCELERATOR_MEM_ADDR[10]    ; Incomplete set of assignments ;
; ACCELERATOR_MEM_ADDR[11]    ; Incomplete set of assignments ;
; ACCELERATOR_MEM_ADDR[12]    ; Incomplete set of assignments ;
; ACCELERATOR_MEM_ADDR[13]    ; Incomplete set of assignments ;
; ACCELERATOR_MEM_ADDR[14]    ; Incomplete set of assignments ;
; ACCELERATOR_MEM_ADDR[15]    ; Incomplete set of assignments ;
; ACCELERATOR_MEM_WE          ; Incomplete set of assignments ;
; ACCELERATOR_MEM_RE          ; Incomplete set of assignments ;
; ACCELERATOR_FINISHED        ; Incomplete set of assignments ;
; ACCELERATOR_IF_CHANNELS[0]  ; Incomplete set of assignments ;
; ACCELERATOR_IF_CHANNELS[1]  ; Incomplete set of assignments ;
; ACCELERATOR_ADDR_OFFSET[0]  ; Incomplete set of assignments ;
; ACCELERATOR_ADDR_OFFSET[1]  ; Incomplete set of assignments ;
; ACCELERATOR_ADDR_OFFSET[2]  ; Incomplete set of assignments ;
; ACCELERATOR_ADDR_OFFSET[3]  ; Incomplete set of assignments ;
; ACCELERATOR_ADDR_OFFSET[4]  ; Incomplete set of assignments ;
; ACCELERATOR_ADDR_OFFSET[5]  ; Incomplete set of assignments ;
; ACCELERATOR_ADDR_OFFSET[6]  ; Incomplete set of assignments ;
; ACCELERATOR_ADDR_OFFSET[7]  ; Incomplete set of assignments ;
; ACCELERATOR_ADDR_OFFSET[8]  ; Incomplete set of assignments ;
; ACCELERATOR_ADDR_OFFSET[9]  ; Incomplete set of assignments ;
; ACCELERATOR_ADDR_OFFSET[10] ; Incomplete set of assignments ;
; ACCELERATOR_ADDR_OFFSET[11] ; Incomplete set of assignments ;
; ACCELERATOR_ADDR_OFFSET[12] ; Incomplete set of assignments ;
; ACCELERATOR_ADDR_OFFSET[13] ; Incomplete set of assignments ;
; ACCELERATOR_ADDR_OFFSET[14] ; Incomplete set of assignments ;
; ACCELERATOR_ADDR_OFFSET[15] ; Incomplete set of assignments ;
; ACCELERATOR_SAME_W          ; Incomplete set of assignments ;
; ACCELERATOR_IF_ROWS[2]      ; Incomplete set of assignments ;
; ACCELERATOR_IF_ROWS[9]      ; Incomplete set of assignments ;
; ACCELERATOR_IF_ROWS[6]      ; Incomplete set of assignments ;
; ACCELERATOR_IF_ROWS[7]      ; Incomplete set of assignments ;
; ACCELERATOR_IF_ROWS[8]      ; Incomplete set of assignments ;
; ACCELERATOR_IF_ROWS[0]      ; Incomplete set of assignments ;
; ACCELERATOR_IF_ROWS[1]      ; Incomplete set of assignments ;
; ACCELERATOR_IF_ROWS[3]      ; Incomplete set of assignments ;
; ACCELERATOR_IF_ROWS[4]      ; Incomplete set of assignments ;
; ACCELERATOR_IF_ROWS[5]      ; Incomplete set of assignments ;
; ACCELERATOR_IF_COLUMS[9]    ; Incomplete set of assignments ;
; ACCELERATOR_IF_COLUMS[10]   ; Incomplete set of assignments ;
; ACCELERATOR_IF_COLUMS[6]    ; Incomplete set of assignments ;
; ACCELERATOR_IF_COLUMS[7]    ; Incomplete set of assignments ;
; ACCELERATOR_IF_COLUMS[8]    ; Incomplete set of assignments ;
; ACCELERATOR_IF_COLUMS[0]    ; Incomplete set of assignments ;
; ACCELERATOR_IF_COLUMS[1]    ; Incomplete set of assignments ;
; ACCELERATOR_IF_COLUMS[2]    ; Incomplete set of assignments ;
; ACCELERATOR_IF_COLUMS[3]    ; Incomplete set of assignments ;
; ACCELERATOR_IF_COLUMS[4]    ; Incomplete set of assignments ;
; ACCELERATOR_IF_COLUMS[5]    ; Incomplete set of assignments ;
; ACCELERATOR_FINISHED_OK     ; Incomplete set of assignments ;
; ACCELERATOR_Reset           ; Incomplete set of assignments ;
; ACCELERATOR_OF_ROWS[0]      ; Incomplete set of assignments ;
; ACCELERATOR_OF_ROWS[1]      ; Incomplete set of assignments ;
; ACCELERATOR_OF_ROWS[2]      ; Incomplete set of assignments ;
; ACCELERATOR_OF_ROWS[3]      ; Incomplete set of assignments ;
; ACCELERATOR_OF_ROWS[4]      ; Incomplete set of assignments ;
; ACCELERATOR_OF_ROWS[5]      ; Incomplete set of assignments ;
; ACCELERATOR_OF_ROWS[6]      ; Incomplete set of assignments ;
; ACCELERATOR_OF_ROWS[7]      ; Incomplete set of assignments ;
; ACCELERATOR_OF_ROWS[8]      ; Incomplete set of assignments ;
; ACCELERATOR_OF_ROWS[9]      ; Incomplete set of assignments ;
; ACCELERATOR_OF_COLUMS[0]    ; Incomplete set of assignments ;
; ACCELERATOR_OF_COLUMS[1]    ; Incomplete set of assignments ;
; ACCELERATOR_OF_COLUMS[2]    ; Incomplete set of assignments ;
; ACCELERATOR_OF_COLUMS[3]    ; Incomplete set of assignments ;
; ACCELERATOR_OF_COLUMS[4]    ; Incomplete set of assignments ;
; ACCELERATOR_OF_COLUMS[5]    ; Incomplete set of assignments ;
; ACCELERATOR_OF_COLUMS[6]    ; Incomplete set of assignments ;
; ACCELERATOR_OF_COLUMS[7]    ; Incomplete set of assignments ;
; ACCELERATOR_OF_COLUMS[8]    ; Incomplete set of assignments ;
; ACCELERATOR_OF_COLUMS[9]    ; Incomplete set of assignments ;
; ACCELERATOR_OF_COLUMS[10]   ; Incomplete set of assignments ;
; ACCELERATOR_START           ; Incomplete set of assignments ;
; ACCELERATOR_W_ROWS[0]       ; Incomplete set of assignments ;
; ACCELERATOR_W_ROWS[1]       ; Incomplete set of assignments ;
; ACCELERATOR_W_ROWS[2]       ; Incomplete set of assignments ;
; ACCELERATOR_W_ROWS[3]       ; Incomplete set of assignments ;
; ACCELERATOR_W_COLUMS[0]     ; Incomplete set of assignments ;
; ACCELERATOR_W_COLUMS[1]     ; Incomplete set of assignments ;
; ACCELERATOR_W_COLUMS[2]     ; Incomplete set of assignments ;
; ACCELERATOR_W_COLUMS[3]     ; Incomplete set of assignments ;
; ACCELERATOR_CONV_STRIDE[3]  ; Incomplete set of assignments ;
; ACCELERATOR_CONV_STRIDE[2]  ; Incomplete set of assignments ;
; ACCELERATOR_CONV_STRIDE[0]  ; Incomplete set of assignments ;
; ACCELERATOR_CONV_STRIDE[1]  ; Incomplete set of assignments ;
; ACCELERATOR_W_CHANNELS[0]   ; Incomplete set of assignments ;
; ACCELERATOR_W_CHANNELS[1]   ; Incomplete set of assignments ;
; ACCELERATOR_DATA_IN[0]      ; Incomplete set of assignments ;
; ACCELERATOR_DATA_IN[1]      ; Incomplete set of assignments ;
; ACCELERATOR_DATA_IN[2]      ; Incomplete set of assignments ;
; ACCELERATOR_DATA_IN[3]      ; Incomplete set of assignments ;
; ACCELERATOR_DATA_IN[4]      ; Incomplete set of assignments ;
; ACCELERATOR_DATA_IN[5]      ; Incomplete set of assignments ;
; ACCELERATOR_DATA_IN[6]      ; Incomplete set of assignments ;
; ACCELERATOR_DATA_IN[7]      ; Incomplete set of assignments ;
; ACCELERATOR_DATA_IN[8]      ; Incomplete set of assignments ;
; ACCELERATOR_DATA_IN[9]      ; Incomplete set of assignments ;
; ACCELERATOR_DATA_IN[10]     ; Incomplete set of assignments ;
; ACCELERATOR_DATA_IN[11]     ; Incomplete set of assignments ;
; ACCELERATOR_DATA_IN[12]     ; Incomplete set of assignments ;
; ACCELERATOR_DATA_IN[13]     ; Incomplete set of assignments ;
; ACCELERATOR_DATA_IN[14]     ; Incomplete set of assignments ;
; ACCELERATOR_DATA_IN[15]     ; Incomplete set of assignments ;
; ACCELERATOR_DATA_OUT[0]     ; Missing location assignment   ;
; ACCELERATOR_DATA_OUT[1]     ; Missing location assignment   ;
; ACCELERATOR_DATA_OUT[2]     ; Missing location assignment   ;
; ACCELERATOR_DATA_OUT[3]     ; Missing location assignment   ;
; ACCELERATOR_DATA_OUT[4]     ; Missing location assignment   ;
; ACCELERATOR_DATA_OUT[5]     ; Missing location assignment   ;
; ACCELERATOR_DATA_OUT[6]     ; Missing location assignment   ;
; ACCELERATOR_DATA_OUT[7]     ; Missing location assignment   ;
; ACCELERATOR_DATA_OUT[8]     ; Missing location assignment   ;
; ACCELERATOR_DATA_OUT[9]     ; Missing location assignment   ;
; ACCELERATOR_DATA_OUT[10]    ; Missing location assignment   ;
; ACCELERATOR_DATA_OUT[11]    ; Missing location assignment   ;
; ACCELERATOR_DATA_OUT[12]    ; Missing location assignment   ;
; ACCELERATOR_DATA_OUT[13]    ; Missing location assignment   ;
; ACCELERATOR_DATA_OUT[14]    ; Missing location assignment   ;
; ACCELERATOR_DATA_OUT[15]    ; Missing location assignment   ;
; ACCELERATOR_MEM_ADDR[0]     ; Missing location assignment   ;
; ACCELERATOR_MEM_ADDR[1]     ; Missing location assignment   ;
; ACCELERATOR_MEM_ADDR[2]     ; Missing location assignment   ;
; ACCELERATOR_MEM_ADDR[3]     ; Missing location assignment   ;
; ACCELERATOR_MEM_ADDR[4]     ; Missing location assignment   ;
; ACCELERATOR_MEM_ADDR[5]     ; Missing location assignment   ;
; ACCELERATOR_MEM_ADDR[6]     ; Missing location assignment   ;
; ACCELERATOR_MEM_ADDR[7]     ; Missing location assignment   ;
; ACCELERATOR_MEM_ADDR[8]     ; Missing location assignment   ;
; ACCELERATOR_MEM_ADDR[9]     ; Missing location assignment   ;
; ACCELERATOR_MEM_ADDR[10]    ; Missing location assignment   ;
; ACCELERATOR_MEM_ADDR[11]    ; Missing location assignment   ;
; ACCELERATOR_MEM_ADDR[12]    ; Missing location assignment   ;
; ACCELERATOR_MEM_ADDR[13]    ; Missing location assignment   ;
; ACCELERATOR_MEM_ADDR[14]    ; Missing location assignment   ;
; ACCELERATOR_MEM_ADDR[15]    ; Missing location assignment   ;
; ACCELERATOR_MEM_WE          ; Missing location assignment   ;
; ACCELERATOR_MEM_RE          ; Missing location assignment   ;
; ACCELERATOR_FINISHED        ; Missing location assignment   ;
; ACCELERATOR_IF_CHANNELS[0]  ; Missing location assignment   ;
; ACCELERATOR_IF_CHANNELS[1]  ; Missing location assignment   ;
; ACCELERATOR_ADDR_OFFSET[0]  ; Missing location assignment   ;
; ACCELERATOR_ADDR_OFFSET[1]  ; Missing location assignment   ;
; ACCELERATOR_ADDR_OFFSET[2]  ; Missing location assignment   ;
; ACCELERATOR_ADDR_OFFSET[3]  ; Missing location assignment   ;
; ACCELERATOR_ADDR_OFFSET[4]  ; Missing location assignment   ;
; ACCELERATOR_ADDR_OFFSET[5]  ; Missing location assignment   ;
; ACCELERATOR_ADDR_OFFSET[6]  ; Missing location assignment   ;
; ACCELERATOR_ADDR_OFFSET[7]  ; Missing location assignment   ;
; ACCELERATOR_ADDR_OFFSET[8]  ; Missing location assignment   ;
; ACCELERATOR_ADDR_OFFSET[9]  ; Missing location assignment   ;
; ACCELERATOR_ADDR_OFFSET[10] ; Missing location assignment   ;
; ACCELERATOR_ADDR_OFFSET[11] ; Missing location assignment   ;
; ACCELERATOR_ADDR_OFFSET[12] ; Missing location assignment   ;
; ACCELERATOR_ADDR_OFFSET[13] ; Missing location assignment   ;
; ACCELERATOR_ADDR_OFFSET[14] ; Missing location assignment   ;
; ACCELERATOR_ADDR_OFFSET[15] ; Missing location assignment   ;
; ACCELERATOR_SAME_W          ; Missing location assignment   ;
; ACCELERATOR_IF_ROWS[2]      ; Missing location assignment   ;
; ACCELERATOR_IF_ROWS[9]      ; Missing location assignment   ;
; ACCELERATOR_IF_ROWS[6]      ; Missing location assignment   ;
; ACCELERATOR_IF_ROWS[7]      ; Missing location assignment   ;
; ACCELERATOR_IF_ROWS[8]      ; Missing location assignment   ;
; ACCELERATOR_IF_ROWS[0]      ; Missing location assignment   ;
; ACCELERATOR_IF_ROWS[1]      ; Missing location assignment   ;
; ACCELERATOR_IF_ROWS[3]      ; Missing location assignment   ;
; ACCELERATOR_IF_ROWS[4]      ; Missing location assignment   ;
; ACCELERATOR_IF_ROWS[5]      ; Missing location assignment   ;
; ACCELERATOR_IF_COLUMS[9]    ; Missing location assignment   ;
; ACCELERATOR_IF_COLUMS[10]   ; Missing location assignment   ;
; ACCELERATOR_IF_COLUMS[6]    ; Missing location assignment   ;
; ACCELERATOR_IF_COLUMS[7]    ; Missing location assignment   ;
; ACCELERATOR_IF_COLUMS[8]    ; Missing location assignment   ;
; ACCELERATOR_IF_COLUMS[0]    ; Missing location assignment   ;
; ACCELERATOR_IF_COLUMS[1]    ; Missing location assignment   ;
; ACCELERATOR_IF_COLUMS[2]    ; Missing location assignment   ;
; ACCELERATOR_IF_COLUMS[3]    ; Missing location assignment   ;
; ACCELERATOR_IF_COLUMS[4]    ; Missing location assignment   ;
; ACCELERATOR_IF_COLUMS[5]    ; Missing location assignment   ;
; ACCELERATOR_FINISHED_OK     ; Missing location assignment   ;
; ACCELERATOR_Reset           ; Missing location assignment   ;
; ACCELERATOR_OF_ROWS[0]      ; Missing location assignment   ;
; ACCELERATOR_OF_ROWS[1]      ; Missing location assignment   ;
; ACCELERATOR_OF_ROWS[2]      ; Missing location assignment   ;
; ACCELERATOR_OF_ROWS[3]      ; Missing location assignment   ;
; ACCELERATOR_OF_ROWS[4]      ; Missing location assignment   ;
; ACCELERATOR_OF_ROWS[5]      ; Missing location assignment   ;
; ACCELERATOR_OF_ROWS[6]      ; Missing location assignment   ;
; ACCELERATOR_OF_ROWS[7]      ; Missing location assignment   ;
; ACCELERATOR_OF_ROWS[8]      ; Missing location assignment   ;
; ACCELERATOR_OF_ROWS[9]      ; Missing location assignment   ;
; ACCELERATOR_OF_COLUMS[0]    ; Missing location assignment   ;
; ACCELERATOR_OF_COLUMS[1]    ; Missing location assignment   ;
; ACCELERATOR_OF_COLUMS[2]    ; Missing location assignment   ;
; ACCELERATOR_OF_COLUMS[3]    ; Missing location assignment   ;
; ACCELERATOR_OF_COLUMS[4]    ; Missing location assignment   ;
; ACCELERATOR_OF_COLUMS[5]    ; Missing location assignment   ;
; ACCELERATOR_OF_COLUMS[6]    ; Missing location assignment   ;
; ACCELERATOR_OF_COLUMS[7]    ; Missing location assignment   ;
; ACCELERATOR_OF_COLUMS[8]    ; Missing location assignment   ;
; ACCELERATOR_OF_COLUMS[9]    ; Missing location assignment   ;
; ACCELERATOR_OF_COLUMS[10]   ; Missing location assignment   ;
; ACCELERATOR_START           ; Missing location assignment   ;
; ACCELERATOR_W_ROWS[0]       ; Missing location assignment   ;
; ACCELERATOR_W_ROWS[1]       ; Missing location assignment   ;
; ACCELERATOR_W_ROWS[2]       ; Missing location assignment   ;
; ACCELERATOR_W_ROWS[3]       ; Missing location assignment   ;
; ACCELERATOR_W_COLUMS[0]     ; Missing location assignment   ;
; ACCELERATOR_W_COLUMS[1]     ; Missing location assignment   ;
; ACCELERATOR_W_COLUMS[2]     ; Missing location assignment   ;
; ACCELERATOR_W_COLUMS[3]     ; Missing location assignment   ;
; ACCELERATOR_CONV_STRIDE[3]  ; Missing location assignment   ;
; ACCELERATOR_CONV_STRIDE[2]  ; Missing location assignment   ;
; ACCELERATOR_CONV_STRIDE[0]  ; Missing location assignment   ;
; ACCELERATOR_CONV_STRIDE[1]  ; Missing location assignment   ;
; ACCELERATOR_W_CHANNELS[0]   ; Missing location assignment   ;
; ACCELERATOR_W_CHANNELS[1]   ; Missing location assignment   ;
; ACCELERATOR_DATA_IN[0]      ; Missing location assignment   ;
; ACCELERATOR_DATA_IN[1]      ; Missing location assignment   ;
; ACCELERATOR_DATA_IN[2]      ; Missing location assignment   ;
; ACCELERATOR_DATA_IN[3]      ; Missing location assignment   ;
; ACCELERATOR_DATA_IN[4]      ; Missing location assignment   ;
; ACCELERATOR_DATA_IN[5]      ; Missing location assignment   ;
; ACCELERATOR_DATA_IN[6]      ; Missing location assignment   ;
; ACCELERATOR_DATA_IN[7]      ; Missing location assignment   ;
; ACCELERATOR_DATA_IN[8]      ; Missing location assignment   ;
; ACCELERATOR_DATA_IN[9]      ; Missing location assignment   ;
; ACCELERATOR_DATA_IN[10]     ; Missing location assignment   ;
; ACCELERATOR_DATA_IN[11]     ; Missing location assignment   ;
; ACCELERATOR_DATA_IN[12]     ; Missing location assignment   ;
; ACCELERATOR_DATA_IN[13]     ; Missing location assignment   ;
; ACCELERATOR_DATA_IN[14]     ; Missing location assignment   ;
; ACCELERATOR_DATA_IN[15]     ; Missing location assignment   ;
+-----------------------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------+-----------------------+--------------+
; Compilation Hierarchy Node                     ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                         ; Entity Name           ; Library Name ;
+------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------+-----------------------+--------------+
; |ACCELERATOR                                   ; 3754.5 (0.5)         ; 3964.0 (0.5)                     ; 222.5 (0.0)                                       ; 13.0 (0.0)                       ; 0.0 (0.0)            ; 5293 (1)            ; 3737 (0)                  ; 0 (0)         ; 471984            ; 79    ; 41         ; 130  ; 0            ; |ACCELERATOR                                                                                                                ; ACCELERATOR           ; work         ;
;    |ADDER:Adder|                               ; 53.0 (32.8)          ; 54.2 (32.5)                      ; 1.7 (0.2)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 86 (49)             ; 42 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|ADDER:Adder                                                                                                    ; ADDER                 ; work         ;
;       |ADDER_STATEMACHINE:Adder_Statemachine|  ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|ADDER:Adder|ADDER_STATEMACHINE:Adder_Statemachine                                                              ; ADDER_STATEMACHINE    ; work         ;
;       |SIMPLE_COUNTER:Simple_Counter|          ; 17.2 (17.2)          ; 18.7 (18.7)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|ADDER:Adder|SIMPLE_COUNTER:Simple_Counter                                                                      ; SIMPLE_COUNTER        ; work         ;
;    |CALC_UNIT:Calc_Unit|                       ; 28.0 (28.0)          ; 28.0 (28.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (56)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 5          ; 0    ; 0            ; |ACCELERATOR|CALC_UNIT:Calc_Unit                                                                                            ; CALC_UNIT             ; work         ;
;    |DEMUX_1_2:Demux_1_2|                       ; 14.8 (14.8)          ; 15.3 (15.3)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|DEMUX_1_2:Demux_1_2                                                                                            ; DEMUX_1_2             ; work         ;
;    |FIFO:Ofifo0|                               ; 25.0 (25.0)          ; 25.8 (25.8)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 54 (54)                   ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo0                                                                                                    ; FIFO                  ; work         ;
;       |altsyncram:Fifo_Array_rtl_0|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo0|altsyncram:Fifo_Array_rtl_0                                                                        ; altsyncram            ; work         ;
;          |altsyncram_frk1:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo0|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated                                         ; altsyncram_frk1       ; work         ;
;    |FIFO:Ofifo1|                               ; 25.4 (25.4)          ; 27.8 (27.8)                      ; 2.8 (2.8)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 26 (26)             ; 55 (55)                   ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo1                                                                                                    ; FIFO                  ; work         ;
;       |altsyncram:Fifo_Array_rtl_0|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo1|altsyncram:Fifo_Array_rtl_0                                                                        ; altsyncram            ; work         ;
;          |altsyncram_frk1:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo1|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated                                         ; altsyncram_frk1       ; work         ;
;    |FIFO:Ofifo10|                              ; 26.8 (26.8)          ; 28.7 (28.7)                      ; 3.8 (3.8)                                         ; 1.9 (1.9)                        ; 0.0 (0.0)            ; 26 (26)             ; 55 (55)                   ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo10                                                                                                   ; FIFO                  ; work         ;
;       |altsyncram:Fifo_Array_rtl_0|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo10|altsyncram:Fifo_Array_rtl_0                                                                       ; altsyncram            ; work         ;
;          |altsyncram_frk1:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo10|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated                                        ; altsyncram_frk1       ; work         ;
;    |FIFO:Ofifo11|                              ; 25.0 (25.0)          ; 27.2 (27.2)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 55 (55)                   ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo11                                                                                                   ; FIFO                  ; work         ;
;       |altsyncram:Fifo_Array_rtl_0|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo11|altsyncram:Fifo_Array_rtl_0                                                                       ; altsyncram            ; work         ;
;          |altsyncram_frk1:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo11|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated                                        ; altsyncram_frk1       ; work         ;
;    |FIFO:Ofifo12|                              ; 25.0 (25.0)          ; 27.0 (27.0)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 53 (53)                   ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo12                                                                                                   ; FIFO                  ; work         ;
;       |altsyncram:Fifo_Array_rtl_0|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo12|altsyncram:Fifo_Array_rtl_0                                                                       ; altsyncram            ; work         ;
;          |altsyncram_frk1:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo12|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated                                        ; altsyncram_frk1       ; work         ;
;    |FIFO:Ofifo13|                              ; 25.0 (25.0)          ; 27.8 (27.8)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 54 (54)                   ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo13                                                                                                   ; FIFO                  ; work         ;
;       |altsyncram:Fifo_Array_rtl_0|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo13|altsyncram:Fifo_Array_rtl_0                                                                       ; altsyncram            ; work         ;
;          |altsyncram_frk1:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo13|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated                                        ; altsyncram_frk1       ; work         ;
;    |FIFO:Ofifo14|                              ; 25.5 (25.5)          ; 26.8 (26.8)                      ; 1.8 (1.8)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 26 (26)             ; 54 (54)                   ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo14                                                                                                   ; FIFO                  ; work         ;
;       |altsyncram:Fifo_Array_rtl_0|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo14|altsyncram:Fifo_Array_rtl_0                                                                       ; altsyncram            ; work         ;
;          |altsyncram_frk1:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo14|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated                                        ; altsyncram_frk1       ; work         ;
;    |FIFO:Ofifo15|                              ; 27.0 (27.0)          ; 26.7 (26.7)                      ; 1.7 (1.7)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 55 (55)                   ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo15                                                                                                   ; FIFO                  ; work         ;
;       |altsyncram:Fifo_Array_rtl_0|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo15|altsyncram:Fifo_Array_rtl_0                                                                       ; altsyncram            ; work         ;
;          |altsyncram_frk1:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo15|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated                                        ; altsyncram_frk1       ; work         ;
;    |FIFO:Ofifo16|                              ; 25.0 (25.0)          ; 25.0 (25.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 53 (53)                   ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo16                                                                                                   ; FIFO                  ; work         ;
;       |altsyncram:Fifo_Array_rtl_0|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo16|altsyncram:Fifo_Array_rtl_0                                                                       ; altsyncram            ; work         ;
;          |altsyncram_frk1:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo16|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated                                        ; altsyncram_frk1       ; work         ;
;    |FIFO:Ofifo17|                              ; 25.0 (25.0)          ; 25.5 (25.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 55 (55)                   ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo17                                                                                                   ; FIFO                  ; work         ;
;       |altsyncram:Fifo_Array_rtl_0|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo17|altsyncram:Fifo_Array_rtl_0                                                                       ; altsyncram            ; work         ;
;          |altsyncram_frk1:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo17|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated                                        ; altsyncram_frk1       ; work         ;
;    |FIFO:Ofifo18|                              ; 25.5 (25.5)          ; 25.4 (25.4)                      ; 0.3 (0.3)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 26 (26)             ; 53 (53)                   ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo18                                                                                                   ; FIFO                  ; work         ;
;       |altsyncram:Fifo_Array_rtl_0|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo18|altsyncram:Fifo_Array_rtl_0                                                                       ; altsyncram            ; work         ;
;          |altsyncram_frk1:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo18|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated                                        ; altsyncram_frk1       ; work         ;
;    |FIFO:Ofifo19|                              ; 25.0 (25.0)          ; 26.4 (26.4)                      ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 54 (54)                   ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo19                                                                                                   ; FIFO                  ; work         ;
;       |altsyncram:Fifo_Array_rtl_0|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo19|altsyncram:Fifo_Array_rtl_0                                                                       ; altsyncram            ; work         ;
;          |altsyncram_frk1:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo19|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated                                        ; altsyncram_frk1       ; work         ;
;    |FIFO:Ofifo2|                               ; 25.0 (25.0)          ; 27.8 (27.8)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 57 (57)                   ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo2                                                                                                    ; FIFO                  ; work         ;
;       |altsyncram:Fifo_Array_rtl_0|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo2|altsyncram:Fifo_Array_rtl_0                                                                        ; altsyncram            ; work         ;
;          |altsyncram_frk1:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo2|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated                                         ; altsyncram_frk1       ; work         ;
;    |FIFO:Ofifo20|                              ; 24.9 (24.9)          ; 25.6 (25.6)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 53 (53)                   ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo20                                                                                                   ; FIFO                  ; work         ;
;       |altsyncram:Fifo_Array_rtl_0|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo20|altsyncram:Fifo_Array_rtl_0                                                                       ; altsyncram            ; work         ;
;          |altsyncram_frk1:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo20|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated                                        ; altsyncram_frk1       ; work         ;
;    |FIFO:Ofifo21|                              ; 24.9 (24.9)          ; 25.6 (25.6)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 54 (54)                   ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo21                                                                                                   ; FIFO                  ; work         ;
;       |altsyncram:Fifo_Array_rtl_0|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo21|altsyncram:Fifo_Array_rtl_0                                                                       ; altsyncram            ; work         ;
;          |altsyncram_frk1:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo21|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated                                        ; altsyncram_frk1       ; work         ;
;    |FIFO:Ofifo22|                              ; 24.9 (24.9)          ; 25.7 (25.7)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 53 (53)                   ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo22                                                                                                   ; FIFO                  ; work         ;
;       |altsyncram:Fifo_Array_rtl_0|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo22|altsyncram:Fifo_Array_rtl_0                                                                       ; altsyncram            ; work         ;
;          |altsyncram_frk1:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo22|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated                                        ; altsyncram_frk1       ; work         ;
;    |FIFO:Ofifo23|                              ; 24.9 (24.9)          ; 25.4 (25.4)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 53 (53)                   ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo23                                                                                                   ; FIFO                  ; work         ;
;       |altsyncram:Fifo_Array_rtl_0|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo23|altsyncram:Fifo_Array_rtl_0                                                                       ; altsyncram            ; work         ;
;          |altsyncram_frk1:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo23|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated                                        ; altsyncram_frk1       ; work         ;
;    |FIFO:Ofifo24|                              ; 25.0 (25.0)          ; 25.5 (25.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 57 (57)                   ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo24                                                                                                   ; FIFO                  ; work         ;
;       |altsyncram:Fifo_Array_rtl_0|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo24|altsyncram:Fifo_Array_rtl_0                                                                       ; altsyncram            ; work         ;
;          |altsyncram_frk1:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo24|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated                                        ; altsyncram_frk1       ; work         ;
;    |FIFO:Ofifo25|                              ; 25.4 (25.4)          ; 25.5 (25.5)                      ; 0.6 (0.6)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 26 (26)             ; 53 (53)                   ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo25                                                                                                   ; FIFO                  ; work         ;
;       |altsyncram:Fifo_Array_rtl_0|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo25|altsyncram:Fifo_Array_rtl_0                                                                       ; altsyncram            ; work         ;
;          |altsyncram_frk1:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo25|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated                                        ; altsyncram_frk1       ; work         ;
;    |FIFO:Ofifo26|                              ; 24.9 (24.9)          ; 25.4 (25.4)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 54 (54)                   ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo26                                                                                                   ; FIFO                  ; work         ;
;       |altsyncram:Fifo_Array_rtl_0|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo26|altsyncram:Fifo_Array_rtl_0                                                                       ; altsyncram            ; work         ;
;          |altsyncram_frk1:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo26|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated                                        ; altsyncram_frk1       ; work         ;
;    |FIFO:Ofifo27|                              ; 24.8 (24.8)          ; 25.5 (25.5)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 55 (55)                   ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo27                                                                                                   ; FIFO                  ; work         ;
;       |altsyncram:Fifo_Array_rtl_0|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo27|altsyncram:Fifo_Array_rtl_0                                                                       ; altsyncram            ; work         ;
;          |altsyncram_frk1:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo27|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated                                        ; altsyncram_frk1       ; work         ;
;    |FIFO:Ofifo28|                              ; 25.2 (25.2)          ; 25.4 (25.4)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 55 (55)                   ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo28                                                                                                   ; FIFO                  ; work         ;
;       |altsyncram:Fifo_Array_rtl_0|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo28|altsyncram:Fifo_Array_rtl_0                                                                       ; altsyncram            ; work         ;
;          |altsyncram_frk1:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo28|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated                                        ; altsyncram_frk1       ; work         ;
;    |FIFO:Ofifo29|                              ; 25.0 (25.0)          ; 25.5 (25.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 54 (54)                   ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo29                                                                                                   ; FIFO                  ; work         ;
;       |altsyncram:Fifo_Array_rtl_0|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo29|altsyncram:Fifo_Array_rtl_0                                                                       ; altsyncram            ; work         ;
;          |altsyncram_frk1:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo29|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated                                        ; altsyncram_frk1       ; work         ;
;    |FIFO:Ofifo3|                               ; 25.3 (25.3)          ; 29.0 (29.0)                      ; 4.1 (4.1)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 26 (26)             ; 53 (53)                   ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo3                                                                                                    ; FIFO                  ; work         ;
;       |altsyncram:Fifo_Array_rtl_0|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo3|altsyncram:Fifo_Array_rtl_0                                                                        ; altsyncram            ; work         ;
;          |altsyncram_frk1:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo3|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated                                         ; altsyncram_frk1       ; work         ;
;    |FIFO:Ofifo30|                              ; 25.0 (25.0)          ; 25.8 (25.8)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 54 (54)                   ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo30                                                                                                   ; FIFO                  ; work         ;
;       |altsyncram:Fifo_Array_rtl_0|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo30|altsyncram:Fifo_Array_rtl_0                                                                       ; altsyncram            ; work         ;
;          |altsyncram_frk1:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo30|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated                                        ; altsyncram_frk1       ; work         ;
;    |FIFO:Ofifo31|                              ; 24.8 (24.8)          ; 25.6 (25.6)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 53 (53)                   ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo31                                                                                                   ; FIFO                  ; work         ;
;       |altsyncram:Fifo_Array_rtl_0|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo31|altsyncram:Fifo_Array_rtl_0                                                                       ; altsyncram            ; work         ;
;          |altsyncram_frk1:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo31|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated                                        ; altsyncram_frk1       ; work         ;
;    |FIFO:Ofifo32|                              ; 24.8 (24.8)          ; 25.7 (25.7)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 57 (57)                   ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo32                                                                                                   ; FIFO                  ; work         ;
;       |altsyncram:Fifo_Array_rtl_0|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo32|altsyncram:Fifo_Array_rtl_0                                                                       ; altsyncram            ; work         ;
;          |altsyncram_frk1:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo32|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated                                        ; altsyncram_frk1       ; work         ;
;    |FIFO:Ofifo33|                              ; 25.2 (25.2)          ; 25.5 (25.5)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 54 (54)                   ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo33                                                                                                   ; FIFO                  ; work         ;
;       |altsyncram:Fifo_Array_rtl_0|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo33|altsyncram:Fifo_Array_rtl_0                                                                       ; altsyncram            ; work         ;
;          |altsyncram_frk1:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo33|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated                                        ; altsyncram_frk1       ; work         ;
;    |FIFO:Ofifo34|                              ; 25.0 (25.0)          ; 25.5 (25.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 54 (54)                   ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo34                                                                                                   ; FIFO                  ; work         ;
;       |altsyncram:Fifo_Array_rtl_0|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo34|altsyncram:Fifo_Array_rtl_0                                                                       ; altsyncram            ; work         ;
;          |altsyncram_frk1:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo34|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated                                        ; altsyncram_frk1       ; work         ;
;    |FIFO:Ofifo35|                              ; 25.2 (25.2)          ; 27.0 (27.0)                      ; 2.2 (2.2)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 26 (26)             ; 57 (57)                   ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo35                                                                                                   ; FIFO                  ; work         ;
;       |altsyncram:Fifo_Array_rtl_0|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo35|altsyncram:Fifo_Array_rtl_0                                                                       ; altsyncram            ; work         ;
;          |altsyncram_frk1:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo35|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated                                        ; altsyncram_frk1       ; work         ;
;    |FIFO:Ofifo4|                               ; 25.0 (25.0)          ; 27.0 (27.0)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 53 (53)                   ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo4                                                                                                    ; FIFO                  ; work         ;
;       |altsyncram:Fifo_Array_rtl_0|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo4|altsyncram:Fifo_Array_rtl_0                                                                        ; altsyncram            ; work         ;
;          |altsyncram_frk1:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo4|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated                                         ; altsyncram_frk1       ; work         ;
;    |FIFO:Ofifo5|                               ; 25.0 (25.0)          ; 27.8 (27.8)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 54 (54)                   ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo5                                                                                                    ; FIFO                  ; work         ;
;       |altsyncram:Fifo_Array_rtl_0|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo5|altsyncram:Fifo_Array_rtl_0                                                                        ; altsyncram            ; work         ;
;          |altsyncram_frk1:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo5|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated                                         ; altsyncram_frk1       ; work         ;
;    |FIFO:Ofifo6|                               ; 24.9 (24.9)          ; 27.0 (27.0)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 56 (56)                   ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo6                                                                                                    ; FIFO                  ; work         ;
;       |altsyncram:Fifo_Array_rtl_0|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo6|altsyncram:Fifo_Array_rtl_0                                                                        ; altsyncram            ; work         ;
;          |altsyncram_frk1:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo6|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated                                         ; altsyncram_frk1       ; work         ;
;    |FIFO:Ofifo7|                               ; 24.9 (24.9)          ; 26.4 (26.4)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 55 (55)                   ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo7                                                                                                    ; FIFO                  ; work         ;
;       |altsyncram:Fifo_Array_rtl_0|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo7|altsyncram:Fifo_Array_rtl_0                                                                        ; altsyncram            ; work         ;
;          |altsyncram_frk1:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo7|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated                                         ; altsyncram_frk1       ; work         ;
;    |FIFO:Ofifo8|                               ; 24.9 (24.9)          ; 28.7 (28.7)                      ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 55 (55)                   ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo8                                                                                                    ; FIFO                  ; work         ;
;       |altsyncram:Fifo_Array_rtl_0|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo8|altsyncram:Fifo_Array_rtl_0                                                                        ; altsyncram            ; work         ;
;          |altsyncram_frk1:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo8|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated                                         ; altsyncram_frk1       ; work         ;
;    |FIFO:Ofifo9|                               ; 25.2 (25.2)          ; 26.8 (26.8)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 58 (58)                   ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo9                                                                                                    ; FIFO                  ; work         ;
;       |altsyncram:Fifo_Array_rtl_0|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo9|altsyncram:Fifo_Array_rtl_0                                                                        ; altsyncram            ; work         ;
;          |altsyncram_frk1:auto_generated|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 11520             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|FIFO:Ofifo9|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated                                         ; altsyncram_frk1       ; work         ;
;    |MAIN_STM:Main_Stm|                         ; 11.8 (11.8)          ; 13.0 (13.0)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|MAIN_STM:Main_Stm                                                                                              ; MAIN_STM              ; work         ;
;    |MEMORIES_CHANNEL:Memories_Channel|         ; 93.7 (0.0)           ; 117.3 (0.0)                      ; 23.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 130 (0)             ; 205 (0)                   ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |ACCELERATOR|MEMORIES_CHANNEL:Memories_Channel                                                                              ; MEMORIES_CHANNEL      ; work         ;
;       |CHANNEL_MEM:Chmem1|                     ; 32.3 (32.3)          ; 37.8 (37.8)                      ; 5.5 (5.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 73 (73)                   ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|MEMORIES_CHANNEL:Memories_Channel|CHANNEL_MEM:Chmem1                                                           ; CHANNEL_MEM           ; work         ;
;          |altsyncram:Ram_Array_rtl_0|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|MEMORIES_CHANNEL:Memories_Channel|CHANNEL_MEM:Chmem1|altsyncram:Ram_Array_rtl_0                                ; altsyncram            ; work         ;
;             |altsyncram_ubn1:auto_generated|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|MEMORIES_CHANNEL:Memories_Channel|CHANNEL_MEM:Chmem1|altsyncram:Ram_Array_rtl_0|altsyncram_ubn1:auto_generated ; altsyncram_ubn1       ; work         ;
;       |CHANNEL_MEM:Chmem2|                     ; 21.8 (21.8)          ; 28.6 (28.6)                      ; 6.8 (6.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 63 (63)                   ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|MEMORIES_CHANNEL:Memories_Channel|CHANNEL_MEM:Chmem2                                                           ; CHANNEL_MEM           ; work         ;
;          |altsyncram:Ram_Array_rtl_0|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|MEMORIES_CHANNEL:Memories_Channel|CHANNEL_MEM:Chmem2|altsyncram:Ram_Array_rtl_0                                ; altsyncram            ; work         ;
;             |altsyncram_ubn1:auto_generated|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|MEMORIES_CHANNEL:Memories_Channel|CHANNEL_MEM:Chmem2|altsyncram:Ram_Array_rtl_0|altsyncram_ubn1:auto_generated ; altsyncram_ubn1       ; work         ;
;       |CHANNEL_MEM:Chmem3|                     ; 21.7 (21.7)          ; 28.8 (28.8)                      ; 7.2 (7.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 63 (63)                   ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|MEMORIES_CHANNEL:Memories_Channel|CHANNEL_MEM:Chmem3                                                           ; CHANNEL_MEM           ; work         ;
;          |altsyncram:Ram_Array_rtl_0|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|MEMORIES_CHANNEL:Memories_Channel|CHANNEL_MEM:Chmem3|altsyncram:Ram_Array_rtl_0                                ; altsyncram            ; work         ;
;             |altsyncram_ubn1:auto_generated|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |ACCELERATOR|MEMORIES_CHANNEL:Memories_Channel|CHANNEL_MEM:Chmem3|altsyncram:Ram_Array_rtl_0|altsyncram_ubn1:auto_generated ; altsyncram_ubn1       ; work         ;
;       |COUNTER_CH:Counter_Ch|                  ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|MEMORIES_CHANNEL:Memories_Channel|COUNTER_CH:Counter_Ch                                                        ; COUNTER_CH            ; work         ;
;       |DEMUX_1_3:Demux_Data|                   ; 12.5 (12.5)          ; 16.3 (16.3)                      ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (48)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|MEMORIES_CHANNEL:Memories_Channel|DEMUX_1_3:Demux_Data                                                         ; DEMUX_1_3             ; work         ;
;       |DEMUX_1_3:Demux_We|                     ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|MEMORIES_CHANNEL:Memories_Channel|DEMUX_1_3:Demux_We                                                           ; DEMUX_1_3             ; work         ;
;       |MEMCH_STATEMACHINE:Memch_Statemachine|  ; 3.8 (3.8)            ; 4.2 (4.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|MEMORIES_CHANNEL:Memories_Channel|MEMCH_STATEMACHINE:Memch_Statemachine                                        ; MEMCH_STATEMACHINE    ; work         ;
;    |MUXDC:Muxdc|                               ; 56.7 (34.3)          ; 63.5 (40.9)                      ; 6.8 (6.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 93 (53)             ; 64 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|MUXDC:Muxdc                                                                                                    ; MUXDC                 ; work         ;
;       |COUNTER_POS:Counter_W_Col|              ; 4.1 (4.1)            ; 4.1 (4.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|MUXDC:Muxdc|COUNTER_POS:Counter_W_Col                                                                          ; COUNTER_POS           ; work         ;
;       |MUXDC_STATEMACHINE:Muxdc_Statemachine|  ; 4.3 (4.3)            ; 4.8 (4.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|MUXDC:Muxdc|MUXDC_STATEMACHINE:Muxdc_Statemachine                                                              ; MUXDC_STATEMACHINE    ; work         ;
;       |SIMPLE_COUNTER:Counter_Bus|             ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|MUXDC:Muxdc|SIMPLE_COUNTER:Counter_Bus                                                                         ; SIMPLE_COUNTER        ; work         ;
;       |SIMPLE_COUNTER:Counter_W_Size|          ; 7.7 (7.7)            ; 7.7 (7.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|MUXDC:Muxdc|SIMPLE_COUNTER:Counter_W_Size                                                                      ; SIMPLE_COUNTER        ; work         ;
;    |MUX_169:Mux169|                            ; 194.6 (194.6)        ; 192.7 (192.7)                    ; 0.0 (0.0)                                         ; 1.9 (1.9)                        ; 0.0 (0.0)            ; 214 (214)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|MUX_169:Mux169                                                                                                 ; MUX_169               ; work         ;
;    |MUX_2_1:Mux0|                              ; 10.5 (10.5)          ; 10.5 (10.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|MUX_2_1:Mux0                                                                                                   ; MUX_2_1               ; work         ;
;    |MUX_2_1:Mux1|                              ; 10.7 (10.7)          ; 11.0 (11.0)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|MUX_2_1:Mux1                                                                                                   ; MUX_2_1               ; work         ;
;    |MUX_2_1:Mux10|                             ; 10.7 (10.7)          ; 11.2 (11.2)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|MUX_2_1:Mux10                                                                                                  ; MUX_2_1               ; work         ;
;    |MUX_2_1:Mux11|                             ; 10.7 (10.7)          ; 11.5 (11.5)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|MUX_2_1:Mux11                                                                                                  ; MUX_2_1               ; work         ;
;    |MUX_2_1:Mux12|                             ; 10.7 (10.7)          ; 10.8 (10.8)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|MUX_2_1:Mux12                                                                                                  ; MUX_2_1               ; work         ;
;    |MUX_2_1:Mux13|                             ; 10.7 (10.7)          ; 11.3 (11.3)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|MUX_2_1:Mux13                                                                                                  ; MUX_2_1               ; work         ;
;    |MUX_2_1:Mux14|                             ; 10.5 (10.5)          ; 10.5 (10.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|MUX_2_1:Mux14                                                                                                  ; MUX_2_1               ; work         ;
;    |MUX_2_1:Mux15|                             ; 10.7 (10.7)          ; 10.7 (10.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|MUX_2_1:Mux15                                                                                                  ; MUX_2_1               ; work         ;
;    |MUX_2_1:Mux16|                             ; 10.7 (10.7)          ; 11.0 (11.0)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|MUX_2_1:Mux16                                                                                                  ; MUX_2_1               ; work         ;
;    |MUX_2_1:Mux17|                             ; 10.7 (10.7)          ; 10.7 (10.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|MUX_2_1:Mux17                                                                                                  ; MUX_2_1               ; work         ;
;    |MUX_2_1:Mux18|                             ; 10.7 (10.7)          ; 10.7 (10.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|MUX_2_1:Mux18                                                                                                  ; MUX_2_1               ; work         ;
;    |MUX_2_1:Mux19|                             ; 10.5 (10.5)          ; 10.5 (10.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|MUX_2_1:Mux19                                                                                                  ; MUX_2_1               ; work         ;
;    |MUX_2_1:Mux2|                              ; 10.7 (10.7)          ; 10.7 (10.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|MUX_2_1:Mux2                                                                                                   ; MUX_2_1               ; work         ;
;    |MUX_2_1:Mux20|                             ; 10.7 (10.7)          ; 10.7 (10.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|MUX_2_1:Mux20                                                                                                  ; MUX_2_1               ; work         ;
;    |MUX_2_1:Mux21|                             ; 10.7 (10.7)          ; 11.7 (11.7)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|MUX_2_1:Mux21                                                                                                  ; MUX_2_1               ; work         ;
;    |MUX_2_1:Mux22|                             ; 10.7 (10.7)          ; 10.8 (10.8)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|MUX_2_1:Mux22                                                                                                  ; MUX_2_1               ; work         ;
;    |MUX_2_1:Mux23|                             ; 10.7 (10.7)          ; 10.8 (10.8)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|MUX_2_1:Mux23                                                                                                  ; MUX_2_1               ; work         ;
;    |MUX_2_1:Mux24|                             ; 10.7 (10.7)          ; 12.3 (12.3)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|MUX_2_1:Mux24                                                                                                  ; MUX_2_1               ; work         ;
;    |MUX_2_1:Mux25|                             ; 10.7 (10.7)          ; 10.7 (10.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|MUX_2_1:Mux25                                                                                                  ; MUX_2_1               ; work         ;
;    |MUX_2_1:Mux26|                             ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|MUX_2_1:Mux26                                                                                                  ; MUX_2_1               ; work         ;
;    |MUX_2_1:Mux27|                             ; 10.7 (10.7)          ; 11.8 (11.8)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|MUX_2_1:Mux27                                                                                                  ; MUX_2_1               ; work         ;
;    |MUX_2_1:Mux28|                             ; 10.7 (10.7)          ; 12.8 (12.8)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|MUX_2_1:Mux28                                                                                                  ; MUX_2_1               ; work         ;
;    |MUX_2_1:Mux29|                             ; 10.7 (10.7)          ; 11.3 (11.3)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|MUX_2_1:Mux29                                                                                                  ; MUX_2_1               ; work         ;
;    |MUX_2_1:Mux3|                              ; 10.7 (10.7)          ; 13.0 (13.0)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|MUX_2_1:Mux3                                                                                                   ; MUX_2_1               ; work         ;
;    |MUX_2_1:Mux30|                             ; 10.7 (10.7)          ; 11.8 (11.8)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|MUX_2_1:Mux30                                                                                                  ; MUX_2_1               ; work         ;
;    |MUX_2_1:Mux31|                             ; 8.2 (8.2)            ; 12.2 (12.2)                      ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|MUX_2_1:Mux31                                                                                                  ; MUX_2_1               ; work         ;
;    |MUX_2_1:Mux32|                             ; 10.7 (10.7)          ; 11.8 (11.8)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|MUX_2_1:Mux32                                                                                                  ; MUX_2_1               ; work         ;
;    |MUX_2_1:Mux33|                             ; 10.7 (10.7)          ; 11.3 (11.3)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|MUX_2_1:Mux33                                                                                                  ; MUX_2_1               ; work         ;
;    |MUX_2_1:Mux34|                             ; 10.7 (10.7)          ; 11.2 (11.2)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|MUX_2_1:Mux34                                                                                                  ; MUX_2_1               ; work         ;
;    |MUX_2_1:Mux4|                              ; 10.7 (10.7)          ; 10.7 (10.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|MUX_2_1:Mux4                                                                                                   ; MUX_2_1               ; work         ;
;    |MUX_2_1:Mux5|                              ; 10.7 (10.7)          ; 11.0 (11.0)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|MUX_2_1:Mux5                                                                                                   ; MUX_2_1               ; work         ;
;    |MUX_2_1:Mux6|                              ; 10.7 (10.7)          ; 11.5 (11.5)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|MUX_2_1:Mux6                                                                                                   ; MUX_2_1               ; work         ;
;    |MUX_2_1:Mux7|                              ; 10.7 (10.7)          ; 10.8 (10.8)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|MUX_2_1:Mux7                                                                                                   ; MUX_2_1               ; work         ;
;    |MUX_2_1:Mux8|                              ; 10.7 (10.7)          ; 11.2 (11.2)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|MUX_2_1:Mux8                                                                                                   ; MUX_2_1               ; work         ;
;    |MUX_2_1:Mux9|                              ; 10.7 (10.7)          ; 11.3 (11.3)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|MUX_2_1:Mux9                                                                                                   ; MUX_2_1               ; work         ;
;    |OFMI:Ofmi|                                 ; 59.1 (8.0)           ; 57.3 (8.0)                       ; 1.5 (0.0)                                         ; 3.2 (0.0)                        ; 0.0 (0.0)            ; 95 (16)             ; 31 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OFMI:Ofmi                                                                                                      ; OFMI                  ; work         ;
;       |COUNTER_OFFSET_POS:Counter|             ; 37.6 (37.6)          ; 35.8 (35.8)                      ; 1.0 (1.0)                                         ; 2.8 (2.8)                        ; 0.0 (0.0)            ; 60 (60)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OFMI:Ofmi|COUNTER_OFFSET_POS:Counter                                                                           ; COUNTER_OFFSET_POS    ; work         ;
;       |OFMI_STATEMACHINE:Ofmi_Statemachine|    ; 13.5 (13.5)          ; 13.5 (13.5)                      ; 0.5 (0.5)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 19 (19)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OFMI:Ofmi|OFMI_STATEMACHINE:Ofmi_Statemachine                                                                  ; OFMI_STATEMACHINE     ; work         ;
;    |OMDC:Omdc|                                 ; 816.3 (7.5)          ; 836.5 (7.5)                      ; 20.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1345 (9)            ; 622 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc                                                                                                      ; OMDC                  ; work         ;
;       |CONV_SELECTOR:Conv_Selector|            ; 2.8 (2.8)            ; 3.5 (3.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|CONV_SELECTOR:Conv_Selector                                                                          ; CONV_SELECTOR         ; work         ;
;       |COUNTER_LOAD_NEG:Counter_Eqst|          ; 3.5 (3.5)            ; 4.5 (4.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|COUNTER_LOAD_NEG:Counter_Eqst                                                                        ; COUNTER_LOAD_NEG      ; work         ;
;       |COUNTER_POS:Counter_Crow|               ; 12.3 (12.3)          ; 12.5 (12.5)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|COUNTER_POS:Counter_Crow                                                                             ; COUNTER_POS           ; work         ;
;       |COUNTER_POS:Counter_Eqcif|              ; 12.8 (12.8)          ; 13.5 (13.5)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|COUNTER_POS:Counter_Eqcif                                                                            ; COUNTER_POS           ; work         ;
;       |COUNTER_POS:Counter_Eqcw|               ; 6.3 (6.3)            ; 7.5 (7.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|COUNTER_POS:Counter_Eqcw                                                                             ; COUNTER_POS           ; work         ;
;       |OMDC_STATEMACHINE:Omdc_Statemachine|    ; 15.3 (15.3)          ; 16.5 (16.5)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|OMDC_STATEMACHINE:Omdc_Statemachine                                                                  ; OMDC_STATEMACHINE     ; work         ;
;       |ONEDCONV:OneDConv0|                     ; 57.2 (16.5)          ; 58.0 (17.0)                      ; 0.8 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 96 (26)             ; 45 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv0                                                                                   ; ONEDCONV              ; work         ;
;          |COUNTER_NEXT_ROW:CounterNextRow|     ; 9.5 (9.5)            ; 9.5 (9.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv0|COUNTER_NEXT_ROW:CounterNextRow                                                   ; COUNTER_NEXT_ROW      ; work         ;
;          |ONEDCONV_OEN:OneDConvOe|             ; 16.5 (16.5)          ; 16.5 (16.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv0|ONEDCONV_OEN:OneDConvOe                                                           ; ONEDCONV_OEN          ; work         ;
;          |ONEDCONV_SET_EN:OneDConvSetEn|       ; 13.2 (13.2)          ; 13.7 (13.7)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv0|ONEDCONV_SET_EN:OneDConvSetEn                                                     ; ONEDCONV_SET_EN       ; work         ;
;          |ONEDCONV_STATEMACHINE:State_Machine| ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv0|ONEDCONV_STATEMACHINE:State_Machine                                               ; ONEDCONV_STATEMACHINE ; work         ;
;       |ONEDCONV:OneDConv1|                     ; 58.3 (16.7)          ; 58.5 (16.8)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 94 (26)             ; 45 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv1                                                                                   ; ONEDCONV              ; work         ;
;          |COUNTER_NEXT_ROW:CounterNextRow|     ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv1|COUNTER_NEXT_ROW:CounterNextRow                                                   ; COUNTER_NEXT_ROW      ; work         ;
;          |ONEDCONV_OEN:OneDConvOe|             ; 16.9 (16.9)          ; 17.0 (17.0)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv1|ONEDCONV_OEN:OneDConvOe                                                           ; ONEDCONV_OEN          ; work         ;
;          |ONEDCONV_SET_EN:OneDConvSetEn|       ; 13.4 (13.4)          ; 13.5 (13.5)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv1|ONEDCONV_SET_EN:OneDConvSetEn                                                     ; ONEDCONV_SET_EN       ; work         ;
;          |ONEDCONV_STATEMACHINE:State_Machine| ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv1|ONEDCONV_STATEMACHINE:State_Machine                                               ; ONEDCONV_STATEMACHINE ; work         ;
;       |ONEDCONV:OneDConv10|                    ; 56.5 (15.3)          ; 57.3 (15.5)                      ; 0.8 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 93 (24)             ; 45 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv10                                                                                  ; ONEDCONV              ; work         ;
;          |COUNTER_NEXT_ROW:CounterNextRow|     ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv10|COUNTER_NEXT_ROW:CounterNextRow                                                  ; COUNTER_NEXT_ROW      ; work         ;
;          |ONEDCONV_OEN:OneDConvOe|             ; 16.6 (16.6)          ; 17.2 (17.2)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv10|ONEDCONV_OEN:OneDConvOe                                                          ; ONEDCONV_OEN          ; work         ;
;          |ONEDCONV_SET_EN:OneDConvSetEn|       ; 12.9 (12.9)          ; 13.2 (13.2)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv10|ONEDCONV_SET_EN:OneDConvSetEn                                                    ; ONEDCONV_SET_EN       ; work         ;
;          |ONEDCONV_STATEMACHINE:State_Machine| ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv10|ONEDCONV_STATEMACHINE:State_Machine                                              ; ONEDCONV_STATEMACHINE ; work         ;
;       |ONEDCONV:OneDConv11|                    ; 61.0 (20.3)          ; 62.3 (21.7)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 105 (38)            ; 45 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv11                                                                                  ; ONEDCONV              ; work         ;
;          |COUNTER_NEXT_ROW:CounterNextRow|     ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv11|COUNTER_NEXT_ROW:CounterNextRow                                                  ; COUNTER_NEXT_ROW      ; work         ;
;          |ONEDCONV_OEN:OneDConvOe|             ; 16.7 (16.7)          ; 17.1 (17.1)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv11|ONEDCONV_OEN:OneDConvOe                                                          ; ONEDCONV_OEN          ; work         ;
;          |ONEDCONV_SET_EN:OneDConvSetEn|       ; 12.9 (12.9)          ; 13.1 (13.1)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv11|ONEDCONV_SET_EN:OneDConvSetEn                                                    ; ONEDCONV_SET_EN       ; work         ;
;          |ONEDCONV_STATEMACHINE:State_Machine| ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv11|ONEDCONV_STATEMACHINE:State_Machine                                              ; ONEDCONV_STATEMACHINE ; work         ;
;       |ONEDCONV:OneDConv12|                    ; 64.0 (22.2)          ; 64.0 (22.8)                      ; 0.0 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 106 (36)            ; 45 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv12                                                                                  ; ONEDCONV              ; work         ;
;          |COUNTER_NEXT_ROW:CounterNextRow|     ; 9.5 (9.5)            ; 9.5 (9.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv12|COUNTER_NEXT_ROW:CounterNextRow                                                  ; COUNTER_NEXT_ROW      ; work         ;
;          |ONEDCONV_OEN:OneDConvOe|             ; 16.3 (16.3)          ; 16.3 (16.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv12|ONEDCONV_OEN:OneDConvOe                                                          ; ONEDCONV_OEN          ; work         ;
;          |ONEDCONV_SET_EN:OneDConvSetEn|       ; 13.2 (13.2)          ; 13.2 (13.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv12|ONEDCONV_SET_EN:OneDConvSetEn                                                    ; ONEDCONV_SET_EN       ; work         ;
;          |ONEDCONV_STATEMACHINE:State_Machine| ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv12|ONEDCONV_STATEMACHINE:State_Machine                                              ; ONEDCONV_STATEMACHINE ; work         ;
;       |ONEDCONV:OneDConv2|                     ; 59.0 (16.8)          ; 59.3 (16.8)                      ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 96 (26)             ; 45 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv2                                                                                   ; ONEDCONV              ; work         ;
;          |COUNTER_NEXT_ROW:CounterNextRow|     ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv2|COUNTER_NEXT_ROW:CounterNextRow                                                   ; COUNTER_NEXT_ROW      ; work         ;
;          |ONEDCONV_OEN:OneDConvOe|             ; 16.6 (16.6)          ; 16.8 (16.8)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv2|ONEDCONV_OEN:OneDConvOe                                                           ; ONEDCONV_OEN          ; work         ;
;          |ONEDCONV_SET_EN:OneDConvSetEn|       ; 13.9 (13.9)          ; 14.0 (14.0)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv2|ONEDCONV_SET_EN:OneDConvSetEn                                                     ; ONEDCONV_SET_EN       ; work         ;
;          |ONEDCONV_STATEMACHINE:State_Machine| ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv2|ONEDCONV_STATEMACHINE:State_Machine                                               ; ONEDCONV_STATEMACHINE ; work         ;
;       |ONEDCONV:OneDConv3|                     ; 54.0 (14.2)          ; 55.5 (14.2)                      ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 90 (24)             ; 45 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv3                                                                                   ; ONEDCONV              ; work         ;
;          |COUNTER_NEXT_ROW:CounterNextRow|     ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv3|COUNTER_NEXT_ROW:CounterNextRow                                                   ; COUNTER_NEXT_ROW      ; work         ;
;          |ONEDCONV_OEN:OneDConvOe|             ; 16.1 (16.1)          ; 17.4 (17.4)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv3|ONEDCONV_OEN:OneDConvOe                                                           ; ONEDCONV_OEN          ; work         ;
;          |ONEDCONV_SET_EN:OneDConvSetEn|       ; 12.9 (12.9)          ; 13.1 (13.1)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv3|ONEDCONV_SET_EN:OneDConvSetEn                                                     ; ONEDCONV_SET_EN       ; work         ;
;          |ONEDCONV_STATEMACHINE:State_Machine| ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv3|ONEDCONV_STATEMACHINE:State_Machine                                               ; ONEDCONV_STATEMACHINE ; work         ;
;       |ONEDCONV:OneDConv4|                     ; 58.2 (17.3)          ; 60.2 (18.0)                      ; 2.0 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 94 (25)             ; 45 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv4                                                                                   ; ONEDCONV              ; work         ;
;          |COUNTER_NEXT_ROW:CounterNextRow|     ; 9.5 (9.5)            ; 9.5 (9.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv4|COUNTER_NEXT_ROW:CounterNextRow                                                   ; COUNTER_NEXT_ROW      ; work         ;
;          |ONEDCONV_OEN:OneDConvOe|             ; 16.2 (16.2)          ; 17.5 (17.5)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv4|ONEDCONV_OEN:OneDConvOe                                                           ; ONEDCONV_OEN          ; work         ;
;          |ONEDCONV_SET_EN:OneDConvSetEn|       ; 13.4 (13.4)          ; 13.7 (13.7)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv4|ONEDCONV_SET_EN:OneDConvSetEn                                                     ; ONEDCONV_SET_EN       ; work         ;
;          |ONEDCONV_STATEMACHINE:State_Machine| ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv4|ONEDCONV_STATEMACHINE:State_Machine                                               ; ONEDCONV_STATEMACHINE ; work         ;
;       |ONEDCONV:OneDConv5|                     ; 58.2 (16.8)          ; 59.0 (17.0)                      ; 0.8 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 96 (27)             ; 45 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv5                                                                                   ; ONEDCONV              ; work         ;
;          |COUNTER_NEXT_ROW:CounterNextRow|     ; 9.5 (9.5)            ; 9.5 (9.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv5|COUNTER_NEXT_ROW:CounterNextRow                                                   ; COUNTER_NEXT_ROW      ; work         ;
;          |ONEDCONV_OEN:OneDConvOe|             ; 16.2 (16.2)          ; 17.4 (17.4)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv5|ONEDCONV_OEN:OneDConvOe                                                           ; ONEDCONV_OEN          ; work         ;
;          |ONEDCONV_SET_EN:OneDConvSetEn|       ; 13.7 (13.7)          ; 13.7 (13.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv5|ONEDCONV_SET_EN:OneDConvSetEn                                                     ; ONEDCONV_SET_EN       ; work         ;
;          |ONEDCONV_STATEMACHINE:State_Machine| ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv5|ONEDCONV_STATEMACHINE:State_Machine                                               ; ONEDCONV_STATEMACHINE ; work         ;
;       |ONEDCONV:OneDConv6|                     ; 57.7 (15.8)          ; 58.7 (16.3)                      ; 1.0 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 94 (24)             ; 45 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv6                                                                                   ; ONEDCONV              ; work         ;
;          |COUNTER_NEXT_ROW:CounterNextRow|     ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv6|COUNTER_NEXT_ROW:CounterNextRow                                                   ; COUNTER_NEXT_ROW      ; work         ;
;          |ONEDCONV_OEN:OneDConvOe|             ; 16.2 (16.2)          ; 17.0 (17.0)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv6|ONEDCONV_OEN:OneDConvOe                                                           ; ONEDCONV_OEN          ; work         ;
;          |ONEDCONV_SET_EN:OneDConvSetEn|       ; 13.7 (13.7)          ; 13.7 (13.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv6|ONEDCONV_SET_EN:OneDConvSetEn                                                     ; ONEDCONV_SET_EN       ; work         ;
;          |ONEDCONV_STATEMACHINE:State_Machine| ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv6|ONEDCONV_STATEMACHINE:State_Machine                                               ; ONEDCONV_STATEMACHINE ; work         ;
;       |ONEDCONV:OneDConv7|                     ; 54.2 (14.3)          ; 55.8 (14.5)                      ; 1.7 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 88 (22)             ; 45 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv7                                                                                   ; ONEDCONV              ; work         ;
;          |COUNTER_NEXT_ROW:CounterNextRow|     ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv7|COUNTER_NEXT_ROW:CounterNextRow                                                   ; COUNTER_NEXT_ROW      ; work         ;
;          |ONEDCONV_OEN:OneDConvOe|             ; 16.7 (16.7)          ; 17.7 (17.7)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv7|ONEDCONV_OEN:OneDConvOe                                                           ; ONEDCONV_OEN          ; work         ;
;          |ONEDCONV_SET_EN:OneDConvSetEn|       ; 13.4 (13.4)          ; 14.2 (14.2)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv7|ONEDCONV_SET_EN:OneDConvSetEn                                                     ; ONEDCONV_SET_EN       ; work         ;
;          |ONEDCONV_STATEMACHINE:State_Machine| ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv7|ONEDCONV_STATEMACHINE:State_Machine                                               ; ONEDCONV_STATEMACHINE ; work         ;
;       |ONEDCONV:OneDConv8|                     ; 58.0 (17.3)          ; 60.0 (17.5)                      ; 2.0 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 95 (26)             ; 45 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv8                                                                                   ; ONEDCONV              ; work         ;
;          |COUNTER_NEXT_ROW:CounterNextRow|     ; 9.5 (9.5)            ; 9.5 (9.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv8|COUNTER_NEXT_ROW:CounterNextRow                                                   ; COUNTER_NEXT_ROW      ; work         ;
;          |ONEDCONV_OEN:OneDConvOe|             ; 16.6 (16.6)          ; 18.3 (18.3)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv8|ONEDCONV_OEN:OneDConvOe                                                           ; ONEDCONV_OEN          ; work         ;
;          |ONEDCONV_SET_EN:OneDConvSetEn|       ; 12.9 (12.9)          ; 13.2 (13.2)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv8|ONEDCONV_SET_EN:OneDConvSetEn                                                     ; ONEDCONV_SET_EN       ; work         ;
;          |ONEDCONV_STATEMACHINE:State_Machine| ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv8|ONEDCONV_STATEMACHINE:State_Machine                                               ; ONEDCONV_STATEMACHINE ; work         ;
;       |ONEDCONV:OneDConv9|                     ; 58.5 (18.5)          ; 61.3 (19.5)                      ; 2.8 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 98 (30)             ; 45 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv9                                                                                   ; ONEDCONV              ; work         ;
;          |COUNTER_NEXT_ROW:CounterNextRow|     ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv9|COUNTER_NEXT_ROW:CounterNextRow                                                   ; COUNTER_NEXT_ROW      ; work         ;
;          |ONEDCONV_OEN:OneDConvOe|             ; 16.1 (16.1)          ; 17.7 (17.7)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv9|ONEDCONV_OEN:OneDConvOe                                                           ; ONEDCONV_OEN          ; work         ;
;          |ONEDCONV_SET_EN:OneDConvSetEn|       ; 12.9 (12.9)          ; 13.2 (13.2)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv9|ONEDCONV_SET_EN:OneDConvSetEn                                                     ; ONEDCONV_SET_EN       ; work         ;
;          |ONEDCONV_STATEMACHINE:State_Machine| ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|ONEDCONV:OneDConv9|ONEDCONV_STATEMACHINE:State_Machine                                               ; ONEDCONV_STATEMACHINE ; work         ;
;       |STRIDE_CLEAR:Counter_Stride_Clear|      ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OMDC:Omdc|STRIDE_CLEAR:Counter_Stride_Clear                                                                    ; STRIDE_CLEAR          ; work         ;
;    |OWMC:Owmc|                                 ; 45.6 (2.3)           ; 47.7 (2.7)                       ; 2.3 (0.3)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 77 (3)              ; 37 (0)                    ; 0 (0)         ; 8112              ; 1     ; 0          ; 0    ; 0            ; |ACCELERATOR|OWMC:Owmc                                                                                                      ; OWMC                  ; work         ;
;       |COUNTER_NEG:Counter_Dmux|               ; 4.7 (4.7)            ; 4.7 (4.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OWMC:Owmc|COUNTER_NEG:Counter_Dmux                                                                             ; COUNTER_NEG           ; work         ;
;       |COUNTER_OFFSET_NEG:Counter_Ram|         ; 20.4 (20.4)          ; 20.2 (20.2)                      ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 29 (29)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OWMC:Owmc|COUNTER_OFFSET_NEG:Counter_Ram                                                                       ; COUNTER_OFFSET_NEG    ; work         ;
;       |OFFSET_ADDER:Offset_Adder|              ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OWMC:Owmc|OFFSET_ADDER:Offset_Adder                                                                            ; OFFSET_ADDER          ; work         ;
;       |OWMC_STATEMACHINE:Owmc_Statemachine|    ; 7.3 (7.3)            ; 7.7 (7.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|OWMC:Owmc|OWMC_STATEMACHINE:Owmc_Statemachine                                                                  ; OWMC_STATEMACHINE     ; work         ;
;       |RAM:OWM|                                ; 6.3 (6.3)            ; 8.0 (8.0)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 8112              ; 1     ; 0          ; 0    ; 0            ; |ACCELERATOR|OWMC:Owmc|RAM:OWM                                                                                              ; RAM                   ; work         ;
;          |altsyncram:Ram_Array_rtl_0|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8112              ; 1     ; 0          ; 0    ; 0            ; |ACCELERATOR|OWMC:Owmc|RAM:OWM|altsyncram:Ram_Array_rtl_0                                                                   ; altsyncram            ; work         ;
;             |altsyncram_o6n1:auto_generated|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8112              ; 1     ; 0          ; 0    ; 0            ; |ACCELERATOR|OWMC:Owmc|RAM:OWM|altsyncram:Ram_Array_rtl_0|altsyncram_o6n1:auto_generated                                    ; altsyncram_o6n1       ; work         ;
;    |PE:Pe0|                                    ; 9.3 (4.0)            ; 10.8 (5.2)                       ; 1.4 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |ACCELERATOR|PE:Pe0                                                                                                         ; PE                    ; work         ;
;       |OUT_REG:Out_Reg|                        ; 5.3 (5.3)            ; 5.6 (5.6)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|PE:Pe0|OUT_REG:Out_Reg                                                                                         ; OUT_REG               ; work         ;
;    |PE:Pe1|                                    ; 9.4 (4.1)            ; 12.3 (7.0)                       ; 3.0 (3.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |ACCELERATOR|PE:Pe1                                                                                                         ; PE                    ; work         ;
;       |OUT_REG:Out_Reg|                        ; 5.3 (5.3)            ; 5.3 (5.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|PE:Pe1|OUT_REG:Out_Reg                                                                                         ; OUT_REG               ; work         ;
;    |PE:Pe10|                                   ; 9.5 (4.2)            ; 12.8 (7.3)                       ; 3.4 (3.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |ACCELERATOR|PE:Pe10                                                                                                        ; PE                    ; work         ;
;       |OUT_REG:Out_Reg|                        ; 5.3 (5.3)            ; 5.5 (5.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|PE:Pe10|OUT_REG:Out_Reg                                                                                        ; OUT_REG               ; work         ;
;    |PE:Pe11|                                   ; 9.3 (4.0)            ; 12.0 (6.2)                       ; 2.7 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |ACCELERATOR|PE:Pe11                                                                                                        ; PE                    ; work         ;
;       |OUT_REG:Out_Reg|                        ; 5.3 (5.3)            ; 5.8 (5.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|PE:Pe11|OUT_REG:Out_Reg                                                                                        ; OUT_REG               ; work         ;
;    |PE:Pe12|                                   ; 9.3 (4.0)            ; 11.8 (6.0)                       ; 2.4 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |ACCELERATOR|PE:Pe12                                                                                                        ; PE                    ; work         ;
;       |OUT_REG:Out_Reg|                        ; 5.3 (5.3)            ; 5.8 (5.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|PE:Pe12|OUT_REG:Out_Reg                                                                                        ; OUT_REG               ; work         ;
;    |PE:Pe13|                                   ; 9.3 (4.0)            ; 11.6 (5.9)                       ; 2.2 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |ACCELERATOR|PE:Pe13                                                                                                        ; PE                    ; work         ;
;       |OUT_REG:Out_Reg|                        ; 5.3 (5.3)            ; 5.7 (5.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|PE:Pe13|OUT_REG:Out_Reg                                                                                        ; OUT_REG               ; work         ;
;    |PE:Pe14|                                   ; 9.3 (4.0)            ; 10.6 (5.3)                       ; 1.2 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |ACCELERATOR|PE:Pe14                                                                                                        ; PE                    ; work         ;
;       |OUT_REG:Out_Reg|                        ; 5.2 (5.2)            ; 5.2 (5.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|PE:Pe14|OUT_REG:Out_Reg                                                                                        ; OUT_REG               ; work         ;
;    |PE:Pe15|                                   ; 9.3 (4.0)            ; 10.2 (5.0)                       ; 0.8 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |ACCELERATOR|PE:Pe15                                                                                                        ; PE                    ; work         ;
;       |OUT_REG:Out_Reg|                        ; 5.2 (5.2)            ; 5.2 (5.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|PE:Pe15|OUT_REG:Out_Reg                                                                                        ; OUT_REG               ; work         ;
;    |PE:Pe16|                                   ; 9.2 (4.0)            ; 9.2 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |ACCELERATOR|PE:Pe16                                                                                                        ; PE                    ; work         ;
;       |OUT_REG:Out_Reg|                        ; 5.2 (5.2)            ; 5.2 (5.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|PE:Pe16|OUT_REG:Out_Reg                                                                                        ; OUT_REG               ; work         ;
;    |PE:Pe17|                                   ; 9.3 (4.0)            ; 9.3 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |ACCELERATOR|PE:Pe17                                                                                                        ; PE                    ; work         ;
;       |OUT_REG:Out_Reg|                        ; 5.3 (5.3)            ; 5.3 (5.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|PE:Pe17|OUT_REG:Out_Reg                                                                                        ; OUT_REG               ; work         ;
;    |PE:Pe18|                                   ; 9.5 (4.2)            ; 9.4 (4.1)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |ACCELERATOR|PE:Pe18                                                                                                        ; PE                    ; work         ;
;       |OUT_REG:Out_Reg|                        ; 5.3 (5.3)            ; 5.3 (5.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|PE:Pe18|OUT_REG:Out_Reg                                                                                        ; OUT_REG               ; work         ;
;    |PE:Pe19|                                   ; 9.5 (4.2)            ; 9.8 (4.9)                        ; 0.3 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |ACCELERATOR|PE:Pe19                                                                                                        ; PE                    ; work         ;
;       |OUT_REG:Out_Reg|                        ; 4.9 (4.9)            ; 4.9 (4.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|PE:Pe19|OUT_REG:Out_Reg                                                                                        ; OUT_REG               ; work         ;
;    |PE:Pe2|                                    ; 9.3 (4.0)            ; 12.2 (6.8)                       ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |ACCELERATOR|PE:Pe2                                                                                                         ; PE                    ; work         ;
;       |OUT_REG:Out_Reg|                        ; 5.3 (5.3)            ; 5.3 (5.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|PE:Pe2|OUT_REG:Out_Reg                                                                                         ; OUT_REG               ; work         ;
;    |PE:Pe20|                                   ; 8.7 (4.1)            ; 8.7 (4.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |ACCELERATOR|PE:Pe20                                                                                                        ; PE                    ; work         ;
;       |OUT_REG:Out_Reg|                        ; 4.6 (4.6)            ; 4.6 (4.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|PE:Pe20|OUT_REG:Out_Reg                                                                                        ; OUT_REG               ; work         ;
;    |PE:Pe21|                                   ; 9.3 (4.1)            ; 9.3 (4.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |ACCELERATOR|PE:Pe21                                                                                                        ; PE                    ; work         ;
;       |OUT_REG:Out_Reg|                        ; 5.3 (5.3)            ; 5.3 (5.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|PE:Pe21|OUT_REG:Out_Reg                                                                                        ; OUT_REG               ; work         ;
;    |PE:Pe22|                                   ; 9.1 (4.1)            ; 9.1 (4.2)                        ; 0.0 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |ACCELERATOR|PE:Pe22                                                                                                        ; PE                    ; work         ;
;       |OUT_REG:Out_Reg|                        ; 4.8 (4.8)            ; 4.8 (4.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|PE:Pe22|OUT_REG:Out_Reg                                                                                        ; OUT_REG               ; work         ;
;    |PE:Pe23|                                   ; 8.9 (4.1)            ; 8.9 (4.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |ACCELERATOR|PE:Pe23                                                                                                        ; PE                    ; work         ;
;       |OUT_REG:Out_Reg|                        ; 4.8 (4.8)            ; 4.8 (4.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|PE:Pe23|OUT_REG:Out_Reg                                                                                        ; OUT_REG               ; work         ;
;    |PE:Pe24|                                   ; 9.1 (4.0)            ; 9.1 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |ACCELERATOR|PE:Pe24                                                                                                        ; PE                    ; work         ;
;       |OUT_REG:Out_Reg|                        ; 5.1 (5.1)            ; 5.1 (5.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|PE:Pe24|OUT_REG:Out_Reg                                                                                        ; OUT_REG               ; work         ;
;    |PE:Pe25|                                   ; 9.3 (4.0)            ; 9.3 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |ACCELERATOR|PE:Pe25                                                                                                        ; PE                    ; work         ;
;       |OUT_REG:Out_Reg|                        ; 5.3 (5.3)            ; 5.3 (5.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|PE:Pe25|OUT_REG:Out_Reg                                                                                        ; OUT_REG               ; work         ;
;    |PE:Pe26|                                   ; 8.5 (4.1)            ; 8.5 (4.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |ACCELERATOR|PE:Pe26                                                                                                        ; PE                    ; work         ;
;       |OUT_REG:Out_Reg|                        ; 4.4 (4.4)            ; 4.4 (4.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|PE:Pe26|OUT_REG:Out_Reg                                                                                        ; OUT_REG               ; work         ;
;    |PE:Pe27|                                   ; 9.0 (4.0)            ; 9.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |ACCELERATOR|PE:Pe27                                                                                                        ; PE                    ; work         ;
;       |OUT_REG:Out_Reg|                        ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|PE:Pe27|OUT_REG:Out_Reg                                                                                        ; OUT_REG               ; work         ;
;    |PE:Pe28|                                   ; 9.2 (4.1)            ; 9.2 (4.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |ACCELERATOR|PE:Pe28                                                                                                        ; PE                    ; work         ;
;       |OUT_REG:Out_Reg|                        ; 5.1 (5.1)            ; 5.1 (5.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|PE:Pe28|OUT_REG:Out_Reg                                                                                        ; OUT_REG               ; work         ;
;    |PE:Pe29|                                   ; 8.7 (4.0)            ; 8.7 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |ACCELERATOR|PE:Pe29                                                                                                        ; PE                    ; work         ;
;       |OUT_REG:Out_Reg|                        ; 4.7 (4.7)            ; 4.7 (4.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|PE:Pe29|OUT_REG:Out_Reg                                                                                        ; OUT_REG               ; work         ;
;    |PE:Pe3|                                    ; 9.5 (4.2)            ; 12.7 (6.9)                       ; 3.3 (2.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |ACCELERATOR|PE:Pe3                                                                                                         ; PE                    ; work         ;
;       |OUT_REG:Out_Reg|                        ; 5.3 (5.3)            ; 5.8 (5.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|PE:Pe3|OUT_REG:Out_Reg                                                                                         ; OUT_REG               ; work         ;
;    |PE:Pe30|                                   ; 8.7 (4.0)            ; 8.7 (4.2)                        ; 0.0 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |ACCELERATOR|PE:Pe30                                                                                                        ; PE                    ; work         ;
;       |OUT_REG:Out_Reg|                        ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|PE:Pe30|OUT_REG:Out_Reg                                                                                        ; OUT_REG               ; work         ;
;    |PE:Pe31|                                   ; 8.2 (4.1)            ; 9.1 (4.1)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |ACCELERATOR|PE:Pe31                                                                                                        ; PE                    ; work         ;
;       |OUT_REG:Out_Reg|                        ; 4.1 (4.1)            ; 5.0 (5.0)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|PE:Pe31|OUT_REG:Out_Reg                                                                                        ; OUT_REG               ; work         ;
;    |PE:Pe32|                                   ; 8.8 (4.2)            ; 8.8 (4.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |ACCELERATOR|PE:Pe32                                                                                                        ; PE                    ; work         ;
;       |OUT_REG:Out_Reg|                        ; 4.7 (4.7)            ; 4.7 (4.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|PE:Pe32|OUT_REG:Out_Reg                                                                                        ; OUT_REG               ; work         ;
;    |PE:Pe33|                                   ; 8.7 (4.0)            ; 8.7 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |ACCELERATOR|PE:Pe33                                                                                                        ; PE                    ; work         ;
;       |OUT_REG:Out_Reg|                        ; 4.7 (4.7)            ; 4.7 (4.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|PE:Pe33|OUT_REG:Out_Reg                                                                                        ; OUT_REG               ; work         ;
;    |PE:Pe34|                                   ; 8.5 (4.0)            ; 8.5 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |ACCELERATOR|PE:Pe34                                                                                                        ; PE                    ; work         ;
;       |OUT_REG:Out_Reg|                        ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|PE:Pe34|OUT_REG:Out_Reg                                                                                        ; OUT_REG               ; work         ;
;    |PE:Pe35|                                   ; 8.3 (4.2)            ; 15.7 (10.0)                      ; 7.6 (6.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |ACCELERATOR|PE:Pe35                                                                                                        ; PE                    ; work         ;
;       |OUT_REG:Out_Reg|                        ; 4.1 (4.1)            ; 5.7 (5.7)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|PE:Pe35|OUT_REG:Out_Reg                                                                                        ; OUT_REG               ; work         ;
;    |PE:Pe4|                                    ; 9.3 (4.0)            ; 10.3 (5.0)                       ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |ACCELERATOR|PE:Pe4                                                                                                         ; PE                    ; work         ;
;       |OUT_REG:Out_Reg|                        ; 5.3 (5.3)            ; 5.3 (5.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|PE:Pe4|OUT_REG:Out_Reg                                                                                         ; OUT_REG               ; work         ;
;    |PE:Pe5|                                    ; 9.5 (4.2)            ; 12.8 (7.4)                       ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |ACCELERATOR|PE:Pe5                                                                                                         ; PE                    ; work         ;
;       |OUT_REG:Out_Reg|                        ; 5.3 (5.3)            ; 5.3 (5.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|PE:Pe5|OUT_REG:Out_Reg                                                                                         ; OUT_REG               ; work         ;
;    |PE:Pe6|                                    ; 9.4 (4.1)            ; 11.0 (5.6)                       ; 1.6 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |ACCELERATOR|PE:Pe6                                                                                                         ; PE                    ; work         ;
;       |OUT_REG:Out_Reg|                        ; 5.3 (5.3)            ; 5.4 (5.4)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|PE:Pe6|OUT_REG:Out_Reg                                                                                         ; OUT_REG               ; work         ;
;    |PE:Pe7|                                    ; 9.4 (4.1)            ; 10.9 (5.6)                       ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |ACCELERATOR|PE:Pe7                                                                                                         ; PE                    ; work         ;
;       |OUT_REG:Out_Reg|                        ; 5.3 (5.3)            ; 5.3 (5.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|PE:Pe7|OUT_REG:Out_Reg                                                                                         ; OUT_REG               ; work         ;
;    |PE:Pe8|                                    ; 9.4 (4.1)            ; 13.0 (7.2)                       ; 3.6 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |ACCELERATOR|PE:Pe8                                                                                                         ; PE                    ; work         ;
;       |OUT_REG:Out_Reg|                        ; 5.3 (5.3)            ; 5.8 (5.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|PE:Pe8|OUT_REG:Out_Reg                                                                                         ; OUT_REG               ; work         ;
;    |PE:Pe9|                                    ; 9.5 (4.2)            ; 12.2 (6.3)                       ; 2.8 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |ACCELERATOR|PE:Pe9                                                                                                         ; PE                    ; work         ;
;       |OUT_REG:Out_Reg|                        ; 5.3 (5.3)            ; 5.9 (5.9)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|PE:Pe9|OUT_REG:Out_Reg                                                                                         ; OUT_REG               ; work         ;
;    |PEDC:Pedc|                                 ; 4.3 (0.3)            ; 4.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (1)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|PEDC:Pedc                                                                                                      ; PEDC                  ; work         ;
;       |PEDC_STATEMACHINE:Pedc_Statemachine|    ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|PEDC:Pedc|PEDC_STATEMACHINE:Pedc_Statemachine                                                                  ; PEDC_STATEMACHINE     ; work         ;
;    |RBUS:Rbus|                                 ; 737.0 (711.8)        ; 791.8 (765.0)                    ; 54.8 (53.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1022 (977)          ; 179 (145)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|RBUS:Rbus                                                                                                      ; RBUS                  ; work         ;
;       |COUNTER_POS:Counter_Input|              ; 2.3 (2.3)            ; 2.4 (2.4)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|RBUS:Rbus|COUNTER_POS:Counter_Input                                                                            ; COUNTER_POS           ; work         ;
;       |COUNTER_POS:Counter_W_Col|              ; 3.8 (3.8)            ; 4.8 (4.8)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|RBUS:Rbus|COUNTER_POS:Counter_W_Col                                                                            ; COUNTER_POS           ; work         ;
;       |RBUS_STATEMACHINE:Rbus_Statemachine|    ; 5.8 (5.8)            ; 6.2 (6.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|RBUS:Rbus|RBUS_STATEMACHINE:Rbus_Statemachine                                                                  ; RBUS_STATEMACHINE     ; work         ;
;       |SIMPLE_COUNTER:Counter_Bus|             ; 5.5 (5.5)            ; 6.0 (6.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|RBUS:Rbus|SIMPLE_COUNTER:Counter_Bus                                                                           ; SIMPLE_COUNTER        ; work         ;
;       |SIMPLE_COUNTER:Counter_W_Size|          ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|RBUS:Rbus|SIMPLE_COUNTER:Counter_W_Size                                                                        ; SIMPLE_COUNTER        ; work         ;
;    |WREG:Wreg0|                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|WREG:Wreg0                                                                                                     ; WREG                  ; work         ;
;    |WREG:Wreg1|                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|WREG:Wreg1                                                                                                     ; WREG                  ; work         ;
;    |WREG:Wreg10|                               ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|WREG:Wreg10                                                                                                    ; WREG                  ; work         ;
;    |WREG:Wreg11|                               ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|WREG:Wreg11                                                                                                    ; WREG                  ; work         ;
;    |WREG:Wreg12|                               ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|WREG:Wreg12                                                                                                    ; WREG                  ; work         ;
;    |WREG:Wreg13|                               ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|WREG:Wreg13                                                                                                    ; WREG                  ; work         ;
;    |WREG:Wreg14|                               ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|WREG:Wreg14                                                                                                    ; WREG                  ; work         ;
;    |WREG:Wreg15|                               ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|WREG:Wreg15                                                                                                    ; WREG                  ; work         ;
;    |WREG:Wreg16|                               ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|WREG:Wreg16                                                                                                    ; WREG                  ; work         ;
;    |WREG:Wreg17|                               ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|WREG:Wreg17                                                                                                    ; WREG                  ; work         ;
;    |WREG:Wreg18|                               ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|WREG:Wreg18                                                                                                    ; WREG                  ; work         ;
;    |WREG:Wreg19|                               ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|WREG:Wreg19                                                                                                    ; WREG                  ; work         ;
;    |WREG:Wreg2|                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|WREG:Wreg2                                                                                                     ; WREG                  ; work         ;
;    |WREG:Wreg20|                               ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|WREG:Wreg20                                                                                                    ; WREG                  ; work         ;
;    |WREG:Wreg21|                               ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|WREG:Wreg21                                                                                                    ; WREG                  ; work         ;
;    |WREG:Wreg22|                               ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|WREG:Wreg22                                                                                                    ; WREG                  ; work         ;
;    |WREG:Wreg23|                               ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|WREG:Wreg23                                                                                                    ; WREG                  ; work         ;
;    |WREG:Wreg24|                               ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|WREG:Wreg24                                                                                                    ; WREG                  ; work         ;
;    |WREG:Wreg25|                               ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|WREG:Wreg25                                                                                                    ; WREG                  ; work         ;
;    |WREG:Wreg26|                               ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|WREG:Wreg26                                                                                                    ; WREG                  ; work         ;
;    |WREG:Wreg27|                               ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|WREG:Wreg27                                                                                                    ; WREG                  ; work         ;
;    |WREG:Wreg28|                               ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|WREG:Wreg28                                                                                                    ; WREG                  ; work         ;
;    |WREG:Wreg29|                               ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|WREG:Wreg29                                                                                                    ; WREG                  ; work         ;
;    |WREG:Wreg3|                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|WREG:Wreg3                                                                                                     ; WREG                  ; work         ;
;    |WREG:Wreg30|                               ; 2.0 (2.0)            ; 2.5 (2.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|WREG:Wreg30                                                                                                    ; WREG                  ; work         ;
;    |WREG:Wreg31|                               ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|WREG:Wreg31                                                                                                    ; WREG                  ; work         ;
;    |WREG:Wreg32|                               ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|WREG:Wreg32                                                                                                    ; WREG                  ; work         ;
;    |WREG:Wreg33|                               ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|WREG:Wreg33                                                                                                    ; WREG                  ; work         ;
;    |WREG:Wreg34|                               ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|WREG:Wreg34                                                                                                    ; WREG                  ; work         ;
;    |WREG:Wreg35|                               ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|WREG:Wreg35                                                                                                    ; WREG                  ; work         ;
;    |WREG:Wreg4|                                ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|WREG:Wreg4                                                                                                     ; WREG                  ; work         ;
;    |WREG:Wreg5|                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|WREG:Wreg5                                                                                                     ; WREG                  ; work         ;
;    |WREG:Wreg6|                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|WREG:Wreg6                                                                                                     ; WREG                  ; work         ;
;    |WREG:Wreg7|                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|WREG:Wreg7                                                                                                     ; WREG                  ; work         ;
;    |WREG:Wreg8|                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|WREG:Wreg8                                                                                                     ; WREG                  ; work         ;
;    |WREG:Wreg9|                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ACCELERATOR|WREG:Wreg9                                                                                                     ; WREG                  ; work         ;
+------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------+-----------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                        ;
+-----------------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name                        ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-----------------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; ACCELERATOR_DATA_OUT[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ACCELERATOR_DATA_OUT[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ACCELERATOR_DATA_OUT[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ACCELERATOR_DATA_OUT[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ACCELERATOR_DATA_OUT[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ACCELERATOR_DATA_OUT[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ACCELERATOR_DATA_OUT[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ACCELERATOR_DATA_OUT[7]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ACCELERATOR_DATA_OUT[8]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ACCELERATOR_DATA_OUT[9]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ACCELERATOR_DATA_OUT[10]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ACCELERATOR_DATA_OUT[11]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ACCELERATOR_DATA_OUT[12]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ACCELERATOR_DATA_OUT[13]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ACCELERATOR_DATA_OUT[14]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ACCELERATOR_DATA_OUT[15]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ACCELERATOR_MEM_ADDR[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ACCELERATOR_MEM_ADDR[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ACCELERATOR_MEM_ADDR[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ACCELERATOR_MEM_ADDR[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ACCELERATOR_MEM_ADDR[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ACCELERATOR_MEM_ADDR[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ACCELERATOR_MEM_ADDR[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ACCELERATOR_MEM_ADDR[7]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ACCELERATOR_MEM_ADDR[8]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ACCELERATOR_MEM_ADDR[9]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ACCELERATOR_MEM_ADDR[10]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ACCELERATOR_MEM_ADDR[11]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ACCELERATOR_MEM_ADDR[12]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ACCELERATOR_MEM_ADDR[13]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ACCELERATOR_MEM_ADDR[14]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ACCELERATOR_MEM_ADDR[15]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ACCELERATOR_MEM_WE          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ACCELERATOR_MEM_RE          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ACCELERATOR_FINISHED        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ACCELERATOR_Clk_50          ; Input    ; -- ; (6)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_IF_CHANNELS[0]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_IF_CHANNELS[1]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_ADDR_OFFSET[0]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_ADDR_OFFSET[1]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_ADDR_OFFSET[2]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_ADDR_OFFSET[3]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_ADDR_OFFSET[4]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_ADDR_OFFSET[5]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_ADDR_OFFSET[6]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_ADDR_OFFSET[7]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_ADDR_OFFSET[8]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_ADDR_OFFSET[9]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_ADDR_OFFSET[10] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_ADDR_OFFSET[11] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_ADDR_OFFSET[12] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_ADDR_OFFSET[13] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_ADDR_OFFSET[14] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_ADDR_OFFSET[15] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_SAME_W          ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_IF_ROWS[2]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_IF_ROWS[9]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_IF_ROWS[6]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_IF_ROWS[7]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_IF_ROWS[8]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_IF_ROWS[0]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_IF_ROWS[1]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_IF_ROWS[3]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_IF_ROWS[4]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_IF_ROWS[5]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_IF_COLUMS[9]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_IF_COLUMS[10]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_IF_COLUMS[6]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_IF_COLUMS[7]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_IF_COLUMS[8]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_IF_COLUMS[0]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_IF_COLUMS[1]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_IF_COLUMS[2]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_IF_COLUMS[3]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_IF_COLUMS[4]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_IF_COLUMS[5]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_FINISHED_OK     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_Reset           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_OF_ROWS[0]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_OF_ROWS[1]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_OF_ROWS[2]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_OF_ROWS[3]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_OF_ROWS[4]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_OF_ROWS[5]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_OF_ROWS[6]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_OF_ROWS[7]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_OF_ROWS[8]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_OF_ROWS[9]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_OF_COLUMS[0]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_OF_COLUMS[1]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_OF_COLUMS[2]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_OF_COLUMS[3]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_OF_COLUMS[4]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_OF_COLUMS[5]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_OF_COLUMS[6]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_OF_COLUMS[7]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_OF_COLUMS[8]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_OF_COLUMS[9]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_OF_COLUMS[10]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_START           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_W_ROWS[0]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_W_ROWS[1]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_W_ROWS[2]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_W_ROWS[3]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_W_COLUMS[0]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_W_COLUMS[1]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_W_COLUMS[2]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_W_COLUMS[3]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_CONV_STRIDE[3]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_CONV_STRIDE[2]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_CONV_STRIDE[0]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_CONV_STRIDE[1]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_W_CHANNELS[0]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_W_CHANNELS[1]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_DATA_IN[0]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_DATA_IN[1]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_DATA_IN[2]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_DATA_IN[3]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_DATA_IN[4]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_DATA_IN[5]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_DATA_IN[6]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_DATA_IN[7]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_DATA_IN[8]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_DATA_IN[9]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_DATA_IN[10]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_DATA_IN[11]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_DATA_IN[12]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_DATA_IN[13]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_DATA_IN[14]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ACCELERATOR_DATA_IN[15]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-----------------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                       ;
+----------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                    ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------+-------------------+---------+
; ACCELERATOR_Clk_50                                                                     ;                   ;         ;
;      - OMDC:Omdc|ONEDCONV:OneDConv12|ONEDCONV_OEN:OneDConvOe|Signal_Reset              ; 0                 ; 6       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv8|ONEDCONV_OEN:OneDConvOe|Signal_Reset               ; 0                 ; 6       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv10|ONEDCONV_OEN:OneDConvOe|Signal_Reset              ; 0                 ; 6       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv9|ONEDCONV_OEN:OneDConvOe|Signal_Reset               ; 0                 ; 6       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv11|ONEDCONV_OEN:OneDConvOe|Signal_Reset              ; 0                 ; 6       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv4|ONEDCONV_OEN:OneDConvOe|Signal_Reset               ; 0                 ; 6       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv6|ONEDCONV_OEN:OneDConvOe|Signal_Reset               ; 0                 ; 6       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv5|ONEDCONV_OEN:OneDConvOe|Signal_Reset               ; 0                 ; 6       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv7|ONEDCONV_OEN:OneDConvOe|Signal_Reset               ; 0                 ; 6       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv0|ONEDCONV_OEN:OneDConvOe|Signal_Reset               ; 0                 ; 6       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv2|ONEDCONV_OEN:OneDConvOe|Signal_Reset               ; 0                 ; 6       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv1|ONEDCONV_OEN:OneDConvOe|Signal_Reset               ; 0                 ; 6       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv3|ONEDCONV_OEN:OneDConvOe|Signal_Reset               ; 0                 ; 6       ;
;      - OMDC:Omdc|COUNTER_LOAD_NEG:Counter_Eqst|counter[3]~0                            ; 0                 ; 6       ;
;      - OMDC:Omdc|COUNTER_LOAD_NEG:Counter_Eqst|counter~1                               ; 0                 ; 6       ;
;      - OMDC:Omdc|COUNTER_LOAD_NEG:Counter_Eqst|counter[1]~2                            ; 0                 ; 6       ;
;      - OMDC:Omdc|COUNTER_LOAD_NEG:Counter_Eqst|counter[2]~3                            ; 0                 ; 6       ;
;      - PEDC:Pedc|PEDC_OutReg_Set~0                                                     ; 0                 ; 6       ;
; ACCELERATOR_IF_CHANNELS[0]                                                             ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult1~8                                                     ; 1                 ; 0       ;
;      - ADDER:Adder|Adder_out~0                                                         ; 1                 ; 0       ;
;      - ADDER:Adder|Adder_out[15]~1                                                     ; 1                 ; 0       ;
;      - ADDER:Adder|Adder_out~2                                                         ; 1                 ; 0       ;
;      - ADDER:Adder|Adder_out~3                                                         ; 1                 ; 0       ;
;      - ADDER:Adder|Adder_out~4                                                         ; 1                 ; 0       ;
;      - ADDER:Adder|Adder_out~5                                                         ; 1                 ; 0       ;
;      - ADDER:Adder|Adder_out~6                                                         ; 1                 ; 0       ;
;      - ADDER:Adder|Adder_out~7                                                         ; 1                 ; 0       ;
;      - ADDER:Adder|Adder_out~8                                                         ; 1                 ; 0       ;
;      - ADDER:Adder|Adder_out~9                                                         ; 1                 ; 0       ;
;      - ADDER:Adder|Adder_out~10                                                        ; 1                 ; 0       ;
;      - ADDER:Adder|Adder_out~11                                                        ; 1                 ; 0       ;
;      - ADDER:Adder|Adder_out~12                                                        ; 1                 ; 0       ;
;      - ADDER:Adder|Adder_out~13                                                        ; 1                 ; 0       ;
;      - ADDER:Adder|Adder_out~14                                                        ; 1                 ; 0       ;
;      - ADDER:Adder|Adder_out~15                                                        ; 1                 ; 0       ;
;      - ADDER:Adder|Adder_out~16                                                        ; 1                 ; 0       ;
; ACCELERATOR_IF_CHANNELS[1]                                                             ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult1~8                                                     ; 0                 ; 0       ;
;      - ADDER:Adder|Adder_out~0                                                         ; 0                 ; 0       ;
;      - ADDER:Adder|Adder_out[15]~1                                                     ; 0                 ; 0       ;
;      - ADDER:Adder|Adder_out~2                                                         ; 0                 ; 0       ;
;      - ADDER:Adder|Adder_out~3                                                         ; 0                 ; 0       ;
;      - ADDER:Adder|Adder_out~4                                                         ; 0                 ; 0       ;
;      - ADDER:Adder|Adder_out~5                                                         ; 0                 ; 0       ;
;      - ADDER:Adder|Adder_out~6                                                         ; 0                 ; 0       ;
;      - ADDER:Adder|Adder_out~7                                                         ; 0                 ; 0       ;
;      - ADDER:Adder|Adder_out~8                                                         ; 0                 ; 0       ;
;      - ADDER:Adder|Adder_out~9                                                         ; 0                 ; 0       ;
;      - ADDER:Adder|Adder_out~10                                                        ; 0                 ; 0       ;
;      - ADDER:Adder|Adder_out~11                                                        ; 0                 ; 0       ;
;      - ADDER:Adder|Adder_out~12                                                        ; 0                 ; 0       ;
;      - ADDER:Adder|Adder_out~13                                                        ; 0                 ; 0       ;
;      - ADDER:Adder|Adder_out~14                                                        ; 0                 ; 0       ;
;      - ADDER:Adder|Adder_out~15                                                        ; 0                 ; 0       ;
;      - ADDER:Adder|Adder_out~16                                                        ; 0                 ; 0       ;
; ACCELERATOR_ADDR_OFFSET[0]                                                             ;                   ;         ;
;      - OFMI:Ofmi|Add1~1                                                                ; 1                 ; 0       ;
;      - OFMI:Ofmi|COUNTER_OFFSET_POS:Counter|Add1~1                                     ; 1                 ; 0       ;
; ACCELERATOR_ADDR_OFFSET[1]                                                             ;                   ;         ;
;      - OFMI:Ofmi|Add1~5                                                                ; 0                 ; 0       ;
;      - OFMI:Ofmi|COUNTER_OFFSET_POS:Counter|Add1~5                                     ; 0                 ; 0       ;
; ACCELERATOR_ADDR_OFFSET[2]                                                             ;                   ;         ;
;      - OFMI:Ofmi|Add1~9                                                                ; 0                 ; 0       ;
;      - OFMI:Ofmi|COUNTER_OFFSET_POS:Counter|Add1~9                                     ; 0                 ; 0       ;
; ACCELERATOR_ADDR_OFFSET[3]                                                             ;                   ;         ;
;      - OFMI:Ofmi|Add1~13                                                               ; 0                 ; 0       ;
;      - OFMI:Ofmi|COUNTER_OFFSET_POS:Counter|Add1~13                                    ; 0                 ; 0       ;
; ACCELERATOR_ADDR_OFFSET[4]                                                             ;                   ;         ;
;      - OFMI:Ofmi|Add1~17                                                               ; 1                 ; 0       ;
;      - OFMI:Ofmi|COUNTER_OFFSET_POS:Counter|Add1~17                                    ; 1                 ; 0       ;
; ACCELERATOR_ADDR_OFFSET[5]                                                             ;                   ;         ;
;      - OFMI:Ofmi|Add1~21                                                               ; 1                 ; 0       ;
;      - OFMI:Ofmi|COUNTER_OFFSET_POS:Counter|Add1~21                                    ; 1                 ; 0       ;
; ACCELERATOR_ADDR_OFFSET[6]                                                             ;                   ;         ;
;      - OFMI:Ofmi|Add1~25                                                               ; 1                 ; 0       ;
;      - OFMI:Ofmi|COUNTER_OFFSET_POS:Counter|Add1~25                                    ; 1                 ; 0       ;
; ACCELERATOR_ADDR_OFFSET[7]                                                             ;                   ;         ;
;      - OFMI:Ofmi|Add1~29                                                               ; 1                 ; 0       ;
;      - OFMI:Ofmi|COUNTER_OFFSET_POS:Counter|Add1~29                                    ; 1                 ; 0       ;
; ACCELERATOR_ADDR_OFFSET[8]                                                             ;                   ;         ;
;      - OFMI:Ofmi|Add1~33                                                               ; 1                 ; 0       ;
;      - OFMI:Ofmi|COUNTER_OFFSET_POS:Counter|Add1~33                                    ; 1                 ; 0       ;
; ACCELERATOR_ADDR_OFFSET[9]                                                             ;                   ;         ;
;      - OFMI:Ofmi|Add1~37                                                               ; 1                 ; 0       ;
;      - OFMI:Ofmi|COUNTER_OFFSET_POS:Counter|Add1~37                                    ; 1                 ; 0       ;
; ACCELERATOR_ADDR_OFFSET[10]                                                            ;                   ;         ;
;      - OFMI:Ofmi|Add1~41                                                               ; 1                 ; 0       ;
;      - OFMI:Ofmi|COUNTER_OFFSET_POS:Counter|Add1~41                                    ; 1                 ; 0       ;
; ACCELERATOR_ADDR_OFFSET[11]                                                            ;                   ;         ;
;      - OFMI:Ofmi|Add1~45                                                               ; 0                 ; 0       ;
;      - OFMI:Ofmi|COUNTER_OFFSET_POS:Counter|Add1~45                                    ; 0                 ; 0       ;
; ACCELERATOR_ADDR_OFFSET[12]                                                            ;                   ;         ;
;      - OFMI:Ofmi|Add1~49                                                               ; 0                 ; 0       ;
;      - OFMI:Ofmi|COUNTER_OFFSET_POS:Counter|Add1~49                                    ; 0                 ; 0       ;
; ACCELERATOR_ADDR_OFFSET[13]                                                            ;                   ;         ;
;      - OFMI:Ofmi|Add1~53                                                               ; 0                 ; 0       ;
;      - OFMI:Ofmi|COUNTER_OFFSET_POS:Counter|Add1~53                                    ; 0                 ; 0       ;
; ACCELERATOR_ADDR_OFFSET[14]                                                            ;                   ;         ;
;      - OFMI:Ofmi|Add1~57                                                               ; 1                 ; 0       ;
;      - OFMI:Ofmi|COUNTER_OFFSET_POS:Counter|Add1~57                                    ; 1                 ; 0       ;
; ACCELERATOR_ADDR_OFFSET[15]                                                            ;                   ;         ;
;      - OFMI:Ofmi|Add1~61                                                               ; 0                 ; 0       ;
;      - OFMI:Ofmi|COUNTER_OFFSET_POS:Counter|Add1~61                                    ; 0                 ; 0       ;
; ACCELERATOR_SAME_W                                                                     ;                   ;         ;
;      - OFMI:Ofmi|OFMI_STATEMACHINE:Ofmi_Statemachine|Selector4~2                       ; 1                 ; 0       ;
;      - OFMI:Ofmi|OFMI_STATEMACHINE:Ofmi_Statemachine|State_Signal.State_Feeding_Last~0 ; 1                 ; 0       ;
;      - PEDC:Pedc|PEDC_STATEMACHINE:Pedc_Statemachine|State_Signal.State_started~0      ; 1                 ; 0       ;
;      - MAIN_STM:Main_Stm|Selector5~2                                                   ; 1                 ; 0       ;
;      - MAIN_STM:Main_Stm|Selector4~0                                                   ; 1                 ; 0       ;
;      - PEDC:Pedc|PEDC_STATEMACHINE:Pedc_Statemachine|State_Signal.State_started~1      ; 1                 ; 0       ;
;      - PEDC:Pedc|PEDC_STATEMACHINE:Pedc_Statemachine|State_Signal.State_started~2      ; 1                 ; 0       ;
;      - MAIN_STM:Main_Stm|Selector5~3                                                   ; 1                 ; 0       ;
;      - MAIN_STM:Main_Stm|Selector5~4                                                   ; 1                 ; 0       ;
; ACCELERATOR_IF_ROWS[2]                                                                 ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult0~8                                                     ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv11|Add0~9                                            ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv12|Add0~9                                            ; 1                 ; 0       ;
;      - OMDC:Omdc|COUNTER_POS:Counter_Crow|Equal0~0                                     ; 1                 ; 0       ;
; ACCELERATOR_IF_ROWS[9]                                                                 ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult0~8                                                     ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv11|Add0~37                                           ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv12|Add0~33                                           ; 0                 ; 0       ;
;      - OMDC:Omdc|COUNTER_POS:Counter_Crow|Equal0~1                                     ; 0                 ; 0       ;
; ACCELERATOR_IF_ROWS[6]                                                                 ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult0~8                                                     ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv11|Add0~29                                           ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv12|Add0~25                                           ; 1                 ; 0       ;
;      - OMDC:Omdc|COUNTER_POS:Counter_Crow|Equal0~2                                     ; 1                 ; 0       ;
; ACCELERATOR_IF_ROWS[7]                                                                 ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult0~8                                                     ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv11|Add0~25                                           ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv12|Add0~21                                           ; 0                 ; 0       ;
;      - OMDC:Omdc|COUNTER_POS:Counter_Crow|Equal0~2                                     ; 0                 ; 0       ;
; ACCELERATOR_IF_ROWS[8]                                                                 ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult0~8                                                     ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv11|Add0~41                                           ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv12|Add0~37                                           ; 1                 ; 0       ;
;      - OMDC:Omdc|COUNTER_POS:Counter_Crow|Equal0~2                                     ; 1                 ; 0       ;
; ACCELERATOR_IF_ROWS[0]                                                                 ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult0~8                                                     ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv11|Add0~1                                            ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv12|Add0~1                                            ; 1                 ; 0       ;
;      - OMDC:Omdc|COUNTER_POS:Counter_Crow|Equal0~3                                     ; 1                 ; 0       ;
;      - OMDC:Omdc|COUNTER_POS:Counter_Crow|Equal0~7                                     ; 1                 ; 0       ;
; ACCELERATOR_IF_ROWS[1]                                                                 ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult0~8                                                     ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv11|Add0~5                                            ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv12|Add0~5                                            ; 1                 ; 0       ;
;      - OMDC:Omdc|COUNTER_POS:Counter_Crow|Equal0~3                                     ; 1                 ; 0       ;
;      - OMDC:Omdc|COUNTER_POS:Counter_Crow|Equal0~6                                     ; 1                 ; 0       ;
; ACCELERATOR_IF_ROWS[3]                                                                 ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult0~8                                                     ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv11|Add0~17                                           ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv12|Add0~17                                           ; 0                 ; 0       ;
;      - OMDC:Omdc|COUNTER_POS:Counter_Crow|Equal0~4                                     ; 0                 ; 0       ;
; ACCELERATOR_IF_ROWS[4]                                                                 ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult0~8                                                     ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv11|Add0~13                                           ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv12|Add0~13                                           ; 0                 ; 0       ;
;      - OMDC:Omdc|COUNTER_POS:Counter_Crow|Equal0~4                                     ; 0                 ; 0       ;
; ACCELERATOR_IF_ROWS[5]                                                                 ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult0~8                                                     ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv11|Add0~33                                           ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv12|Add0~29                                           ; 0                 ; 0       ;
;      - OMDC:Omdc|COUNTER_POS:Counter_Crow|Equal0~4                                     ; 0                 ; 0       ;
; ACCELERATOR_IF_COLUMS[9]                                                               ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult0~8                                                     ; 0                 ; 0       ;
;      - OMDC:Omdc|COUNTER_POS:Counter_Eqcif|Equal0~0                                    ; 0                 ; 0       ;
; ACCELERATOR_IF_COLUMS[10]                                                              ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult0~8                                                     ; 1                 ; 0       ;
;      - OMDC:Omdc|COUNTER_POS:Counter_Eqcif|Equal0~0                                    ; 1                 ; 0       ;
; ACCELERATOR_IF_COLUMS[6]                                                               ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult0~8                                                     ; 0                 ; 0       ;
;      - OMDC:Omdc|COUNTER_POS:Counter_Eqcif|Equal0~1                                    ; 0                 ; 0       ;
; ACCELERATOR_IF_COLUMS[7]                                                               ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult0~8                                                     ; 1                 ; 0       ;
;      - OMDC:Omdc|COUNTER_POS:Counter_Eqcif|Equal0~1                                    ; 1                 ; 0       ;
; ACCELERATOR_IF_COLUMS[8]                                                               ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult0~8                                                     ; 0                 ; 0       ;
;      - OMDC:Omdc|COUNTER_POS:Counter_Eqcif|Equal0~1                                    ; 0                 ; 0       ;
; ACCELERATOR_IF_COLUMS[0]                                                               ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult0~8                                                     ; 0                 ; 0       ;
;      - OMDC:Omdc|COUNTER_POS:Counter_Eqcif|Equal0~2                                    ; 0                 ; 0       ;
;      - OMDC:Omdc|COUNTER_POS:Counter_Eqcif|Equal0~7                                    ; 0                 ; 0       ;
; ACCELERATOR_IF_COLUMS[1]                                                               ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult0~8                                                     ; 1                 ; 0       ;
;      - OMDC:Omdc|COUNTER_POS:Counter_Eqcif|Equal0~2                                    ; 1                 ; 0       ;
;      - OMDC:Omdc|COUNTER_POS:Counter_Eqcif|Equal0~5                                    ; 1                 ; 0       ;
; ACCELERATOR_IF_COLUMS[2]                                                               ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult0~8                                                     ; 0                 ; 0       ;
;      - OMDC:Omdc|COUNTER_POS:Counter_Eqcif|Equal0~2                                    ; 0                 ; 0       ;
;      - OMDC:Omdc|COUNTER_POS:Counter_Eqcif|Equal0~6                                    ; 0                 ; 0       ;
; ACCELERATOR_IF_COLUMS[3]                                                               ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult0~8                                                     ; 0                 ; 0       ;
;      - OMDC:Omdc|COUNTER_POS:Counter_Eqcif|Equal0~3                                    ; 0                 ; 0       ;
; ACCELERATOR_IF_COLUMS[4]                                                               ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult0~8                                                     ; 0                 ; 0       ;
;      - OMDC:Omdc|COUNTER_POS:Counter_Eqcif|Equal0~3                                    ; 0                 ; 0       ;
; ACCELERATOR_IF_COLUMS[5]                                                               ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult0~8                                                     ; 0                 ; 0       ;
;      - OMDC:Omdc|COUNTER_POS:Counter_Eqcif|Equal0~3                                    ; 0                 ; 0       ;
; ACCELERATOR_FINISHED_OK                                                                ;                   ;         ;
;      - MAIN_STM:Main_Stm|Selector8~0                                                   ; 0                 ; 0       ;
;      - MAIN_STM:Main_Stm|Selector0~0                                                   ; 0                 ; 0       ;
; ACCELERATOR_Reset                                                                      ;                   ;         ;
;      - MAIN_STM:Main_Stm|State_Register.State_Wait_Conf                                ; 0                 ; 0       ;
;      - MAIN_STM:Main_Stm|State_Register.State_reset                                    ; 0                 ; 0       ;
;      - MAIN_STM:Main_Stm|State_Register.State_Start0                                   ; 0                 ; 0       ;
;      - MAIN_STM:Main_Stm|State_Register.State_Feeding1                                 ; 0                 ; 0       ;
;      - MAIN_STM:Main_Stm|State_Register.State_Stop                                     ; 0                 ; 0       ;
;      - MAIN_STM:Main_Stm|State_Register.State_Writing2                                 ; 0                 ; 0       ;
;      - MAIN_STM:Main_Stm|State_Register.State_Conf3                                    ; 0                 ; 0       ;
;      - MAIN_STM:Main_Stm|State_Register.State_Writing0                                 ; 0                 ; 0       ;
;      - MAIN_STM:Main_Stm|State_Register.State_Writing1                                 ; 0                 ; 0       ;
;      - MAIN_STM:Main_Stm|State_Register.State_Conf2                                    ; 0                 ; 0       ;
;      - MAIN_STM:Main_Stm|State_Register.State_Conf0                                    ; 0                 ; 0       ;
;      - MAIN_STM:Main_Stm|State_Register.State_Feeding0                                 ; 0                 ; 0       ;
;      - MAIN_STM:Main_Stm|State_Register.State_Wait                                     ; 0                 ; 0       ;
;      - MAIN_STM:Main_Stm|State_Register.State_Conf1                                    ; 0                 ; 0       ;
;      - MAIN_STM:Main_Stm|State_Register.State_Loading0                                 ; 0                 ; 0       ;
;      - MAIN_STM:Main_Stm|State_Register.State_Loading1                                 ; 0                 ; 0       ;
;      - MAIN_STM:Main_Stm|State_Register.State_Start1                                   ; 0                 ; 0       ;
;      - MAIN_STM:Main_Stm|State_Register.State_Conf0~DUPLICATE                          ; 0                 ; 0       ;
;      - MAIN_STM:Main_Stm|State_Register.State_Loading1~DUPLICATE                       ; 0                 ; 0       ;
; ACCELERATOR_OF_ROWS[0]                                                                 ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult4~8                                                     ; 0                 ; 0       ;
; ACCELERATOR_OF_ROWS[1]                                                                 ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult4~8                                                     ; 1                 ; 0       ;
; ACCELERATOR_OF_ROWS[2]                                                                 ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult4~8                                                     ; 1                 ; 0       ;
; ACCELERATOR_OF_ROWS[3]                                                                 ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult4~8                                                     ; 1                 ; 0       ;
; ACCELERATOR_OF_ROWS[4]                                                                 ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult4~8                                                     ; 0                 ; 0       ;
; ACCELERATOR_OF_ROWS[5]                                                                 ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult4~8                                                     ; 0                 ; 0       ;
; ACCELERATOR_OF_ROWS[6]                                                                 ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult4~8                                                     ; 0                 ; 0       ;
; ACCELERATOR_OF_ROWS[7]                                                                 ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult4~8                                                     ; 0                 ; 0       ;
; ACCELERATOR_OF_ROWS[8]                                                                 ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult4~8                                                     ; 0                 ; 0       ;
; ACCELERATOR_OF_ROWS[9]                                                                 ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult4~8                                                     ; 0                 ; 0       ;
; ACCELERATOR_OF_COLUMS[0]                                                               ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult4~8                                                     ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv12|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~2            ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv8|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~2             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv10|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~2            ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv9|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~2             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv11|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~2            ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv4|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~2             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv6|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~2             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv5|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~2             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv7|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~2             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv0|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~2             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv2|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~2             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv1|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~2             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv3|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~2             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv12|ONEDCONV_OEN:OneDConvOe|Equal1~2                  ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv8|ONEDCONV_OEN:OneDConvOe|Equal1~2                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv10|ONEDCONV_OEN:OneDConvOe|Equal1~2                  ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv9|ONEDCONV_OEN:OneDConvOe|Equal1~2                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv11|ONEDCONV_OEN:OneDConvOe|Equal1~2                  ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv4|ONEDCONV_OEN:OneDConvOe|Equal1~2                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv6|ONEDCONV_OEN:OneDConvOe|Equal1~2                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv5|ONEDCONV_OEN:OneDConvOe|Equal1~2                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv7|ONEDCONV_OEN:OneDConvOe|Equal1~2                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv0|ONEDCONV_OEN:OneDConvOe|Equal1~2                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv2|ONEDCONV_OEN:OneDConvOe|Equal1~2                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv1|ONEDCONV_OEN:OneDConvOe|Equal1~2                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv3|ONEDCONV_OEN:OneDConvOe|Equal1~2                   ; 1                 ; 0       ;
; ACCELERATOR_OF_COLUMS[1]                                                               ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult4~8                                                     ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv12|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~2            ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv8|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~2             ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv10|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~2            ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv9|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~2             ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv11|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~2            ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv4|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~2             ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv6|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~2             ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv5|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~2             ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv7|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~2             ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv0|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~2             ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv2|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~2             ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv1|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~2             ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv3|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~2             ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv12|ONEDCONV_OEN:OneDConvOe|Equal1~2                  ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv8|ONEDCONV_OEN:OneDConvOe|Equal1~2                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv10|ONEDCONV_OEN:OneDConvOe|Equal1~2                  ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv9|ONEDCONV_OEN:OneDConvOe|Equal1~2                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv11|ONEDCONV_OEN:OneDConvOe|Equal1~2                  ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv4|ONEDCONV_OEN:OneDConvOe|Equal1~2                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv6|ONEDCONV_OEN:OneDConvOe|Equal1~2                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv5|ONEDCONV_OEN:OneDConvOe|Equal1~2                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv7|ONEDCONV_OEN:OneDConvOe|Equal1~2                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv0|ONEDCONV_OEN:OneDConvOe|Equal1~2                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv2|ONEDCONV_OEN:OneDConvOe|Equal1~2                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv1|ONEDCONV_OEN:OneDConvOe|Equal1~2                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv3|ONEDCONV_OEN:OneDConvOe|Equal1~2                   ; 0                 ; 0       ;
; ACCELERATOR_OF_COLUMS[2]                                                               ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult4~8                                                     ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv12|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~2            ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv8|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~2             ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv10|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~2            ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv9|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~2             ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv11|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~2            ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv4|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~2             ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv6|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~2             ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv5|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~2             ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv7|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~2             ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv0|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~2             ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv2|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~2             ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv1|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~2             ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv3|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~2             ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv12|ONEDCONV_OEN:OneDConvOe|Equal1~2                  ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv8|ONEDCONV_OEN:OneDConvOe|Equal1~2                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv10|ONEDCONV_OEN:OneDConvOe|Equal1~2                  ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv9|ONEDCONV_OEN:OneDConvOe|Equal1~2                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv11|ONEDCONV_OEN:OneDConvOe|Equal1~2                  ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv4|ONEDCONV_OEN:OneDConvOe|Equal1~2                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv6|ONEDCONV_OEN:OneDConvOe|Equal1~2                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv5|ONEDCONV_OEN:OneDConvOe|Equal1~2                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv7|ONEDCONV_OEN:OneDConvOe|Equal1~2                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv0|ONEDCONV_OEN:OneDConvOe|Equal1~2                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv2|ONEDCONV_OEN:OneDConvOe|Equal1~2                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv1|ONEDCONV_OEN:OneDConvOe|Equal1~2                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv3|ONEDCONV_OEN:OneDConvOe|Equal1~2                   ; 0                 ; 0       ;
; ACCELERATOR_OF_COLUMS[3]                                                               ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult4~8                                                     ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv12|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~3            ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv8|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~3             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv10|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~3            ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv9|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~3             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv11|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~3            ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv4|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~3             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv6|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~3             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv5|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~3             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv7|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~3             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv0|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~3             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv2|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~3             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv1|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~3             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv3|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~3             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv12|ONEDCONV_OEN:OneDConvOe|Equal1~3                  ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv8|ONEDCONV_OEN:OneDConvOe|Equal1~3                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv10|ONEDCONV_OEN:OneDConvOe|Equal1~3                  ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv9|ONEDCONV_OEN:OneDConvOe|Equal1~3                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv11|ONEDCONV_OEN:OneDConvOe|Equal1~3                  ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv4|ONEDCONV_OEN:OneDConvOe|Equal1~3                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv6|ONEDCONV_OEN:OneDConvOe|Equal1~3                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv5|ONEDCONV_OEN:OneDConvOe|Equal1~3                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv7|ONEDCONV_OEN:OneDConvOe|Equal1~3                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv0|ONEDCONV_OEN:OneDConvOe|Equal1~3                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv2|ONEDCONV_OEN:OneDConvOe|Equal1~3                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv1|ONEDCONV_OEN:OneDConvOe|Equal1~3                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv3|ONEDCONV_OEN:OneDConvOe|Equal1~3                   ; 1                 ; 0       ;
; ACCELERATOR_OF_COLUMS[4]                                                               ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult4~8                                                     ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv12|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~3            ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv8|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~3             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv10|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~3            ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv9|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~3             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv11|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~3            ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv4|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~3             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv6|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~3             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv5|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~3             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv7|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~3             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv0|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~3             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv2|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~3             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv1|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~3             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv3|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~3             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv12|ONEDCONV_OEN:OneDConvOe|Equal1~3                  ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv8|ONEDCONV_OEN:OneDConvOe|Equal1~3                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv10|ONEDCONV_OEN:OneDConvOe|Equal1~3                  ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv9|ONEDCONV_OEN:OneDConvOe|Equal1~3                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv11|ONEDCONV_OEN:OneDConvOe|Equal1~3                  ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv4|ONEDCONV_OEN:OneDConvOe|Equal1~3                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv6|ONEDCONV_OEN:OneDConvOe|Equal1~3                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv5|ONEDCONV_OEN:OneDConvOe|Equal1~3                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv7|ONEDCONV_OEN:OneDConvOe|Equal1~3                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv0|ONEDCONV_OEN:OneDConvOe|Equal1~3                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv2|ONEDCONV_OEN:OneDConvOe|Equal1~3                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv1|ONEDCONV_OEN:OneDConvOe|Equal1~3                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv3|ONEDCONV_OEN:OneDConvOe|Equal1~3                   ; 1                 ; 0       ;
; ACCELERATOR_OF_COLUMS[5]                                                               ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult4~8                                                     ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv12|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~3            ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv8|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~3             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv10|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~3            ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv9|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~3             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv11|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~3            ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv4|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~3             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv6|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~3             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv5|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~3             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv7|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~3             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv0|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~3             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv2|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~3             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv1|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~3             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv3|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~3             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv12|ONEDCONV_OEN:OneDConvOe|Equal1~3                  ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv8|ONEDCONV_OEN:OneDConvOe|Equal1~3                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv10|ONEDCONV_OEN:OneDConvOe|Equal1~3                  ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv9|ONEDCONV_OEN:OneDConvOe|Equal1~3                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv11|ONEDCONV_OEN:OneDConvOe|Equal1~3                  ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv4|ONEDCONV_OEN:OneDConvOe|Equal1~3                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv6|ONEDCONV_OEN:OneDConvOe|Equal1~3                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv5|ONEDCONV_OEN:OneDConvOe|Equal1~3                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv7|ONEDCONV_OEN:OneDConvOe|Equal1~3                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv0|ONEDCONV_OEN:OneDConvOe|Equal1~3                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv2|ONEDCONV_OEN:OneDConvOe|Equal1~3                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv1|ONEDCONV_OEN:OneDConvOe|Equal1~3                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv3|ONEDCONV_OEN:OneDConvOe|Equal1~3                   ; 1                 ; 0       ;
; ACCELERATOR_OF_COLUMS[6]                                                               ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult4~8                                                     ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv12|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~1            ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv8|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~1             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv10|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~1            ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv9|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~1             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv11|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~1            ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv4|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~1             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv6|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~1             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv5|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~1             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv7|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~1             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv0|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~1             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv2|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~1             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv1|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~1             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv3|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~1             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv12|ONEDCONV_OEN:OneDConvOe|Equal1~1                  ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv8|ONEDCONV_OEN:OneDConvOe|Equal1~1                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv10|ONEDCONV_OEN:OneDConvOe|Equal1~1                  ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv9|ONEDCONV_OEN:OneDConvOe|Equal1~1                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv11|ONEDCONV_OEN:OneDConvOe|Equal1~1                  ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv4|ONEDCONV_OEN:OneDConvOe|Equal1~1                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv6|ONEDCONV_OEN:OneDConvOe|Equal1~1                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv5|ONEDCONV_OEN:OneDConvOe|Equal1~1                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv7|ONEDCONV_OEN:OneDConvOe|Equal1~1                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv0|ONEDCONV_OEN:OneDConvOe|Equal1~1                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv2|ONEDCONV_OEN:OneDConvOe|Equal1~1                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv1|ONEDCONV_OEN:OneDConvOe|Equal1~1                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv3|ONEDCONV_OEN:OneDConvOe|Equal1~1                   ; 1                 ; 0       ;
; ACCELERATOR_OF_COLUMS[7]                                                               ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult4~8                                                     ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv12|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~1            ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv8|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~1             ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv10|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~1            ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv9|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~1             ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv11|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~1            ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv4|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~1             ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv6|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~1             ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv5|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~1             ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv7|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~1             ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv0|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~1             ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv2|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~1             ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv1|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~1             ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv3|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~1             ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv12|ONEDCONV_OEN:OneDConvOe|Equal1~1                  ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv8|ONEDCONV_OEN:OneDConvOe|Equal1~1                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv10|ONEDCONV_OEN:OneDConvOe|Equal1~1                  ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv9|ONEDCONV_OEN:OneDConvOe|Equal1~1                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv11|ONEDCONV_OEN:OneDConvOe|Equal1~1                  ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv4|ONEDCONV_OEN:OneDConvOe|Equal1~1                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv6|ONEDCONV_OEN:OneDConvOe|Equal1~1                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv5|ONEDCONV_OEN:OneDConvOe|Equal1~1                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv7|ONEDCONV_OEN:OneDConvOe|Equal1~1                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv0|ONEDCONV_OEN:OneDConvOe|Equal1~1                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv2|ONEDCONV_OEN:OneDConvOe|Equal1~1                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv1|ONEDCONV_OEN:OneDConvOe|Equal1~1                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv3|ONEDCONV_OEN:OneDConvOe|Equal1~1                   ; 0                 ; 0       ;
; ACCELERATOR_OF_COLUMS[8]                                                               ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult4~8                                                     ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv12|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~1            ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv8|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~1             ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv10|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~1            ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv9|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~1             ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv11|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~1            ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv4|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~1             ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv6|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~1             ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv5|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~1             ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv7|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~1             ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv0|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~1             ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv2|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~1             ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv1|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~1             ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv3|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~1             ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv12|ONEDCONV_OEN:OneDConvOe|Equal1~1                  ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv8|ONEDCONV_OEN:OneDConvOe|Equal1~1                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv10|ONEDCONV_OEN:OneDConvOe|Equal1~1                  ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv9|ONEDCONV_OEN:OneDConvOe|Equal1~1                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv11|ONEDCONV_OEN:OneDConvOe|Equal1~1                  ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv4|ONEDCONV_OEN:OneDConvOe|Equal1~1                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv6|ONEDCONV_OEN:OneDConvOe|Equal1~1                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv5|ONEDCONV_OEN:OneDConvOe|Equal1~1                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv7|ONEDCONV_OEN:OneDConvOe|Equal1~1                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv0|ONEDCONV_OEN:OneDConvOe|Equal1~1                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv2|ONEDCONV_OEN:OneDConvOe|Equal1~1                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv1|ONEDCONV_OEN:OneDConvOe|Equal1~1                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv3|ONEDCONV_OEN:OneDConvOe|Equal1~1                   ; 0                 ; 0       ;
; ACCELERATOR_OF_COLUMS[9]                                                               ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult4~8                                                     ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv12|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~0            ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv8|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~0             ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv10|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~0            ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv9|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~0             ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv11|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~0            ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv4|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~0             ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv6|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~0             ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv5|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~0             ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv7|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~0             ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv0|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~0             ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv2|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~0             ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv1|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~0             ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv3|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~0             ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv12|ONEDCONV_OEN:OneDConvOe|Equal1~0                  ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv8|ONEDCONV_OEN:OneDConvOe|Equal1~0                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv10|ONEDCONV_OEN:OneDConvOe|Equal1~0                  ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv9|ONEDCONV_OEN:OneDConvOe|Equal1~0                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv11|ONEDCONV_OEN:OneDConvOe|Equal1~0                  ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv4|ONEDCONV_OEN:OneDConvOe|Equal1~0                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv6|ONEDCONV_OEN:OneDConvOe|Equal1~0                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv5|ONEDCONV_OEN:OneDConvOe|Equal1~0                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv7|ONEDCONV_OEN:OneDConvOe|Equal1~0                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv0|ONEDCONV_OEN:OneDConvOe|Equal1~0                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv2|ONEDCONV_OEN:OneDConvOe|Equal1~0                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv1|ONEDCONV_OEN:OneDConvOe|Equal1~0                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv3|ONEDCONV_OEN:OneDConvOe|Equal1~0                   ; 0                 ; 0       ;
; ACCELERATOR_OF_COLUMS[10]                                                              ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult4~8                                                     ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv12|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~0            ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv8|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~0             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv10|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~0            ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv9|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~0             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv11|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~0            ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv4|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~0             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv6|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~0             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv5|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~0             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv7|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~0             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv0|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~0             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv2|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~0             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv1|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~0             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv3|ONEDCONV_SET_EN:OneDConvSetEn|Equal0~0             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv12|ONEDCONV_OEN:OneDConvOe|Equal1~0                  ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv8|ONEDCONV_OEN:OneDConvOe|Equal1~0                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv10|ONEDCONV_OEN:OneDConvOe|Equal1~0                  ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv9|ONEDCONV_OEN:OneDConvOe|Equal1~0                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv11|ONEDCONV_OEN:OneDConvOe|Equal1~0                  ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv4|ONEDCONV_OEN:OneDConvOe|Equal1~0                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv6|ONEDCONV_OEN:OneDConvOe|Equal1~0                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv5|ONEDCONV_OEN:OneDConvOe|Equal1~0                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv7|ONEDCONV_OEN:OneDConvOe|Equal1~0                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv0|ONEDCONV_OEN:OneDConvOe|Equal1~0                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv2|ONEDCONV_OEN:OneDConvOe|Equal1~0                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv1|ONEDCONV_OEN:OneDConvOe|Equal1~0                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv3|ONEDCONV_OEN:OneDConvOe|Equal1~0                   ; 1                 ; 0       ;
; ACCELERATOR_START                                                                      ;                   ;         ;
;      - MAIN_STM:Main_Stm|Selector0~0                                                   ; 0                 ; 0       ;
;      - MAIN_STM:Main_Stm|State_Signal.State_Start0~0                                   ; 0                 ; 0       ;
; ACCELERATOR_W_ROWS[0]                                                                  ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult2~8                                                     ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv11|Add0~1                                            ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv12|Add0~1                                            ; 0                 ; 0       ;
;      - OMDC:Omdc|Mux0~0                                                                ; 0                 ; 0       ;
;      - OMDC:Omdc|Mux0~1                                                                ; 0                 ; 0       ;
;      - OMDC:Omdc|Mux0~2                                                                ; 0                 ; 0       ;
;      - OMDC:Omdc|Mux0~3                                                                ; 0                 ; 0       ;
;      - OMDC:Omdc|Add0~0                                                                ; 0                 ; 0       ;
;      - OMDC:Omdc|Add0~1                                                                ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv12|ONEDCONV_STATEMACHINE:State_Machine|Selector0~0   ; 0                 ; 0       ;
;      - OMDC:Omdc|CONV_SELECTOR:Conv_Selector|WideOr1~0                                 ; 0                 ; 0       ;
;      - OMDC:Omdc|CONV_SELECTOR:Conv_Selector|WideOr0~0                                 ; 0                 ; 0       ;
;      - OMDC:Omdc|CONV_SELECTOR:Conv_Selector|WideOr5~0                                 ; 0                 ; 0       ;
;      - OMDC:Omdc|CONV_SELECTOR:Conv_Selector|WideOr3~0                                 ; 0                 ; 0       ;
;      - OMDC:Omdc|CONV_SELECTOR:Conv_Selector|WideOr8~0                                 ; 0                 ; 0       ;
;      - OMDC:Omdc|CONV_SELECTOR:Conv_Selector|WideOr7~0                                 ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv12|ONEDCONV_STATEMACHINE:State_Machine|Selector1~1   ; 0                 ; 0       ;
; ACCELERATOR_W_ROWS[1]                                                                  ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult2~8                                                     ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv11|Add0~5                                            ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv12|Add0~5                                            ; 1                 ; 0       ;
;      - OMDC:Omdc|Mux0~0                                                                ; 1                 ; 0       ;
;      - OMDC:Omdc|Mux0~1                                                                ; 1                 ; 0       ;
;      - OMDC:Omdc|Mux0~2                                                                ; 1                 ; 0       ;
;      - OMDC:Omdc|Mux0~3                                                                ; 1                 ; 0       ;
;      - OMDC:Omdc|Add0~0                                                                ; 1                 ; 0       ;
;      - OMDC:Omdc|Add0~1                                                                ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv12|ONEDCONV_STATEMACHINE:State_Machine|Selector1~0   ; 1                 ; 0       ;
;      - OMDC:Omdc|CONV_SELECTOR:Conv_Selector|WideOr1~0                                 ; 1                 ; 0       ;
;      - OMDC:Omdc|CONV_SELECTOR:Conv_Selector|WideOr0~0                                 ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv9|ONEDCONV_STATEMACHINE:State_Machine|Selector0~0    ; 1                 ; 0       ;
;      - OMDC:Omdc|CONV_SELECTOR:Conv_Selector|WideOr5~0                                 ; 1                 ; 0       ;
;      - OMDC:Omdc|CONV_SELECTOR:Conv_Selector|WideOr3~0                                 ; 1                 ; 0       ;
;      - OMDC:Omdc|CONV_SELECTOR:Conv_Selector|CONV_SELECTOR_Sel~0                       ; 1                 ; 0       ;
;      - OMDC:Omdc|CONV_SELECTOR:Conv_Selector|WideOr8~0                                 ; 1                 ; 0       ;
;      - OMDC:Omdc|CONV_SELECTOR:Conv_Selector|WideOr7~0                                 ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv1|ONEDCONV_STATEMACHINE:State_Machine|Selector0~0    ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv3|ONEDCONV_STATEMACHINE:State_Machine|Selector0~0    ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv9|ONEDCONV_STATEMACHINE:State_Machine|Selector1~0    ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv1|ONEDCONV_STATEMACHINE:State_Machine|Selector1~0    ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv3|ONEDCONV_STATEMACHINE:State_Machine|Selector1~0    ; 1                 ; 0       ;
; ACCELERATOR_W_ROWS[2]                                                                  ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult2~8                                                     ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv11|Add0~9                                            ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv12|Add0~9                                            ; 1                 ; 0       ;
;      - OMDC:Omdc|Add0~0                                                                ; 1                 ; 0       ;
;      - OMDC:Omdc|Add0~1                                                                ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv12|ONEDCONV_STATEMACHINE:State_Machine|Selector1~0   ; 1                 ; 0       ;
;      - OMDC:Omdc|CONV_SELECTOR:Conv_Selector|WideOr1~0                                 ; 1                 ; 0       ;
;      - OMDC:Omdc|CONV_SELECTOR:Conv_Selector|WideOr0~0                                 ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv9|ONEDCONV_STATEMACHINE:State_Machine|Selector0~0    ; 1                 ; 0       ;
;      - OMDC:Omdc|CONV_SELECTOR:Conv_Selector|WideOr5~0                                 ; 1                 ; 0       ;
;      - OMDC:Omdc|CONV_SELECTOR:Conv_Selector|WideOr3~0                                 ; 1                 ; 0       ;
;      - OMDC:Omdc|CONV_SELECTOR:Conv_Selector|CONV_SELECTOR_Sel~0                       ; 1                 ; 0       ;
;      - OMDC:Omdc|CONV_SELECTOR:Conv_Selector|WideOr8~0                                 ; 1                 ; 0       ;
;      - OMDC:Omdc|CONV_SELECTOR:Conv_Selector|WideOr7~0                                 ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv1|ONEDCONV_STATEMACHINE:State_Machine|Selector0~0    ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv3|ONEDCONV_STATEMACHINE:State_Machine|Selector0~0    ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv9|ONEDCONV_STATEMACHINE:State_Machine|Selector1~0    ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv1|ONEDCONV_STATEMACHINE:State_Machine|Selector1~0    ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv3|ONEDCONV_STATEMACHINE:State_Machine|Selector1~0    ; 1                 ; 0       ;
; ACCELERATOR_W_ROWS[3]                                                                  ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult2~8                                                     ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv11|Add0~17                                           ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv12|Add0~17                                           ; 1                 ; 0       ;
;      - OMDC:Omdc|Add0~1                                                                ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv12|ONEDCONV_STATEMACHINE:State_Machine|Selector1~0   ; 1                 ; 0       ;
;      - OMDC:Omdc|CONV_SELECTOR:Conv_Selector|WideOr1~0                                 ; 1                 ; 0       ;
;      - OMDC:Omdc|CONV_SELECTOR:Conv_Selector|WideOr0~0                                 ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv9|ONEDCONV_STATEMACHINE:State_Machine|Selector0~0    ; 1                 ; 0       ;
;      - OMDC:Omdc|CONV_SELECTOR:Conv_Selector|WideOr5~0                                 ; 1                 ; 0       ;
;      - OMDC:Omdc|CONV_SELECTOR:Conv_Selector|WideOr3~0                                 ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv5|ONEDCONV_STATEMACHINE:State_Machine|Selector0~0    ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv7|ONEDCONV_STATEMACHINE:State_Machine|Selector0~0    ; 1                 ; 0       ;
;      - OMDC:Omdc|CONV_SELECTOR:Conv_Selector|WideOr8~0                                 ; 1                 ; 0       ;
;      - OMDC:Omdc|CONV_SELECTOR:Conv_Selector|WideOr7~0                                 ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv1|ONEDCONV_STATEMACHINE:State_Machine|Selector0~0    ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv3|ONEDCONV_STATEMACHINE:State_Machine|Selector0~0    ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv9|ONEDCONV_STATEMACHINE:State_Machine|Selector1~0    ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv5|ONEDCONV_STATEMACHINE:State_Machine|Selector1~0    ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv7|ONEDCONV_STATEMACHINE:State_Machine|Selector1~0    ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv1|ONEDCONV_STATEMACHINE:State_Machine|Selector1~0    ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv3|ONEDCONV_STATEMACHINE:State_Machine|Selector1~0    ; 1                 ; 0       ;
; ACCELERATOR_W_COLUMS[0]                                                                ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult2~8                                                     ; 1                 ; 0       ;
;      - OMDC:Omdc|COUNTER_POS:Counter_Eqcw|Equal0~0                                     ; 1                 ; 0       ;
;      - OMDC:Omdc|COUNTER_POS:Counter_Eqcw|Equal0~1                                     ; 1                 ; 0       ;
;      - RBUS:Rbus|COUNTER_POS:Counter_W_Col|Equal0~0                                    ; 1                 ; 0       ;
;      - MUXDC:Muxdc|COUNTER_POS:Counter_W_Col|Equal0~1                                  ; 1                 ; 0       ;
; ACCELERATOR_W_COLUMS[1]                                                                ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult2~8                                                     ; 0                 ; 0       ;
;      - OMDC:Omdc|COUNTER_POS:Counter_Eqcw|Equal0~0                                     ; 0                 ; 0       ;
;      - OMDC:Omdc|COUNTER_POS:Counter_Eqcw|Equal0~1                                     ; 0                 ; 0       ;
;      - RBUS:Rbus|COUNTER_POS:Counter_W_Col|Equal0~0                                    ; 0                 ; 0       ;
;      - MUXDC:Muxdc|COUNTER_POS:Counter_W_Col|Equal0~1                                  ; 0                 ; 0       ;
; ACCELERATOR_W_COLUMS[2]                                                                ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult2~8                                                     ; 1                 ; 0       ;
;      - OMDC:Omdc|COUNTER_POS:Counter_Eqcw|Equal0~0                                     ; 1                 ; 0       ;
;      - OMDC:Omdc|COUNTER_POS:Counter_Eqcw|Equal0~1                                     ; 1                 ; 0       ;
;      - RBUS:Rbus|Select~0                                                              ; 1                 ; 0       ;
;      - RBUS:Rbus|Select~1                                                              ; 1                 ; 0       ;
;      - RBUS:Rbus|Select~2                                                              ; 1                 ; 0       ;
;      - RBUS:Rbus|Select~3                                                              ; 1                 ; 0       ;
;      - RBUS:Rbus|COUNTER_POS:Counter_W_Col|Equal0~1                                    ; 1                 ; 0       ;
;      - MUXDC:Muxdc|COUNTER_POS:Counter_W_Col|Equal0~1                                  ; 1                 ; 0       ;
; ACCELERATOR_W_COLUMS[3]                                                                ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult2~8                                                     ; 0                 ; 0       ;
;      - OMDC:Omdc|COUNTER_POS:Counter_Eqcw|Equal0~0                                     ; 0                 ; 0       ;
;      - RBUS:Rbus|Select~0                                                              ; 0                 ; 0       ;
;      - RBUS:Rbus|Select~1                                                              ; 0                 ; 0       ;
;      - RBUS:Rbus|Select~2                                                              ; 0                 ; 0       ;
;      - RBUS:Rbus|Select~3                                                              ; 0                 ; 0       ;
;      - RBUS:Rbus|COUNTER_POS:Counter_W_Col|Equal0~1                                    ; 0                 ; 0       ;
;      - MUXDC:Muxdc|COUNTER_POS:Counter_W_Col|Equal0~0                                  ; 0                 ; 0       ;
; ACCELERATOR_CONV_STRIDE[3]                                                             ;                   ;         ;
;      - OMDC:Omdc|ONEDCONV:OneDConv7|COUNTER_NEXT_ROW:CounterNextRow|Add0~1             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv8|COUNTER_NEXT_ROW:CounterNextRow|Add0~25            ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv9|COUNTER_NEXT_ROW:CounterNextRow|Add0~25            ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv10|COUNTER_NEXT_ROW:CounterNextRow|Add0~17           ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv11|COUNTER_NEXT_ROW:CounterNextRow|Add0~13           ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv12|COUNTER_NEXT_ROW:CounterNextRow|Add0~25           ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv0|COUNTER_NEXT_ROW:CounterNextRow|Add0~21            ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv1|COUNTER_NEXT_ROW:CounterNextRow|Add0~9             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv2|COUNTER_NEXT_ROW:CounterNextRow|Add0~17            ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv3|COUNTER_NEXT_ROW:CounterNextRow|Add0~25            ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv4|COUNTER_NEXT_ROW:CounterNextRow|Add0~21            ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv5|COUNTER_NEXT_ROW:CounterNextRow|Add0~9             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv6|COUNTER_NEXT_ROW:CounterNextRow|Add0~17            ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv12|ONEDCONV_OEN:OneDConvOe|Equal0~0                  ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv8|ONEDCONV_OEN:OneDConvOe|Equal0~0                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv10|ONEDCONV_OEN:OneDConvOe|Equal0~0                  ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv9|ONEDCONV_OEN:OneDConvOe|Equal0~0                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv11|ONEDCONV_OEN:OneDConvOe|Equal0~0                  ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv4|ONEDCONV_OEN:OneDConvOe|Equal0~0                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv6|ONEDCONV_OEN:OneDConvOe|Equal0~0                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv5|ONEDCONV_OEN:OneDConvOe|Equal0~0                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv7|ONEDCONV_OEN:OneDConvOe|Equal0~0                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv0|ONEDCONV_OEN:OneDConvOe|Equal0~0                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv2|ONEDCONV_OEN:OneDConvOe|Equal0~0                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv1|ONEDCONV_OEN:OneDConvOe|Equal0~0                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv3|ONEDCONV_OEN:OneDConvOe|Equal0~0                   ; 1                 ; 0       ;
;      - OMDC:Omdc|COUNTER_LOAD_NEG:Counter_Eqst|Equal0~0                                ; 1                 ; 0       ;
;      - OMDC:Omdc|COUNTER_LOAD_NEG:Counter_Eqst|counter[3]~0                            ; 1                 ; 0       ;
; ACCELERATOR_CONV_STRIDE[2]                                                             ;                   ;         ;
;      - OMDC:Omdc|ONEDCONV:OneDConv7|COUNTER_NEXT_ROW:CounterNextRow|Add0~13            ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv8|COUNTER_NEXT_ROW:CounterNextRow|Add0~37            ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv9|COUNTER_NEXT_ROW:CounterNextRow|Add0~21            ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv10|COUNTER_NEXT_ROW:CounterNextRow|Add0~37           ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv11|COUNTER_NEXT_ROW:CounterNextRow|Add0~9            ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv12|COUNTER_NEXT_ROW:CounterNextRow|Add0~37           ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv0|COUNTER_NEXT_ROW:CounterNextRow|Add0~37            ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv1|COUNTER_NEXT_ROW:CounterNextRow|Add0~25            ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv2|COUNTER_NEXT_ROW:CounterNextRow|Add0~37            ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv3|COUNTER_NEXT_ROW:CounterNextRow|Add0~9             ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv4|COUNTER_NEXT_ROW:CounterNextRow|Add0~37            ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv5|COUNTER_NEXT_ROW:CounterNextRow|Add0~25            ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv6|COUNTER_NEXT_ROW:CounterNextRow|Add0~37            ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv12|ONEDCONV_OEN:OneDConvOe|Equal0~0                  ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv8|ONEDCONV_OEN:OneDConvOe|Equal0~0                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv10|ONEDCONV_OEN:OneDConvOe|Equal0~0                  ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv9|ONEDCONV_OEN:OneDConvOe|Equal0~0                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv11|ONEDCONV_OEN:OneDConvOe|Equal0~0                  ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv4|ONEDCONV_OEN:OneDConvOe|Equal0~0                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv6|ONEDCONV_OEN:OneDConvOe|Equal0~0                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv5|ONEDCONV_OEN:OneDConvOe|Equal0~0                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv7|ONEDCONV_OEN:OneDConvOe|Equal0~0                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv0|ONEDCONV_OEN:OneDConvOe|Equal0~0                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv2|ONEDCONV_OEN:OneDConvOe|Equal0~0                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv1|ONEDCONV_OEN:OneDConvOe|Equal0~0                   ; 0                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv3|ONEDCONV_OEN:OneDConvOe|Equal0~0                   ; 0                 ; 0       ;
;      - OMDC:Omdc|STRIDE_CLEAR:Counter_Stride_Clear|STRIDE_CLEAR_Counter_Eqst_Clr~0     ; 0                 ; 0       ;
; ACCELERATOR_CONV_STRIDE[0]                                                             ;                   ;         ;
;      - OMDC:Omdc|ONEDCONV:OneDConv7|COUNTER_NEXT_ROW:CounterNextRow|Add0~5             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv8|COUNTER_NEXT_ROW:CounterNextRow|Add0~1             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv9|COUNTER_NEXT_ROW:CounterNextRow|Add0~1             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv10|COUNTER_NEXT_ROW:CounterNextRow|Add0~29           ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv11|COUNTER_NEXT_ROW:CounterNextRow|Add0~1            ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv12|COUNTER_NEXT_ROW:CounterNextRow|Add0~1            ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv0|COUNTER_NEXT_ROW:CounterNextRow|Add0~1             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv1|COUNTER_NEXT_ROW:CounterNextRow|Add0~1             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv2|COUNTER_NEXT_ROW:CounterNextRow|Add0~29            ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv3|COUNTER_NEXT_ROW:CounterNextRow|Add0~1             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv4|COUNTER_NEXT_ROW:CounterNextRow|Add0~1             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv5|COUNTER_NEXT_ROW:CounterNextRow|Add0~1             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv6|COUNTER_NEXT_ROW:CounterNextRow|Add0~29            ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv12|ONEDCONV_OEN:OneDConvOe|Equal0~0                  ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv12|ONEDCONV_OEN:OneDConvOe|Equal0~1                  ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv8|ONEDCONV_OEN:OneDConvOe|Equal0~0                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv8|ONEDCONV_OEN:OneDConvOe|Equal0~1                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv10|ONEDCONV_OEN:OneDConvOe|Equal0~0                  ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv10|ONEDCONV_OEN:OneDConvOe|Equal0~1                  ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv9|ONEDCONV_OEN:OneDConvOe|Equal0~0                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv9|ONEDCONV_OEN:OneDConvOe|Equal0~1                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv11|ONEDCONV_OEN:OneDConvOe|Equal0~0                  ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv11|ONEDCONV_OEN:OneDConvOe|Equal0~1                  ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv4|ONEDCONV_OEN:OneDConvOe|Equal0~0                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv4|ONEDCONV_OEN:OneDConvOe|Equal0~1                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv6|ONEDCONV_OEN:OneDConvOe|Equal0~0                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv6|ONEDCONV_OEN:OneDConvOe|Equal0~1                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv5|ONEDCONV_OEN:OneDConvOe|Equal0~0                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv5|ONEDCONV_OEN:OneDConvOe|Equal0~1                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv7|ONEDCONV_OEN:OneDConvOe|Equal0~0                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv7|ONEDCONV_OEN:OneDConvOe|Equal0~1                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv0|ONEDCONV_OEN:OneDConvOe|Equal0~0                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv0|ONEDCONV_OEN:OneDConvOe|Equal0~1                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv2|ONEDCONV_OEN:OneDConvOe|Equal0~0                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv2|ONEDCONV_OEN:OneDConvOe|Equal0~1                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv1|ONEDCONV_OEN:OneDConvOe|Equal0~0                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv1|ONEDCONV_OEN:OneDConvOe|Equal0~1                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv3|ONEDCONV_OEN:OneDConvOe|Equal0~0                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv3|ONEDCONV_OEN:OneDConvOe|Equal0~1                   ; 1                 ; 0       ;
;      - OMDC:Omdc|STRIDE_CLEAR:Counter_Stride_Clear|STRIDE_CLEAR_Counter_Eqst_Clr~0     ; 1                 ; 0       ;
; ACCELERATOR_CONV_STRIDE[1]                                                             ;                   ;         ;
;      - OMDC:Omdc|ONEDCONV:OneDConv7|COUNTER_NEXT_ROW:CounterNextRow|Add0~9             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv8|COUNTER_NEXT_ROW:CounterNextRow|Add0~33            ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv9|COUNTER_NEXT_ROW:CounterNextRow|Add0~5             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv10|COUNTER_NEXT_ROW:CounterNextRow|Add0~33           ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv11|COUNTER_NEXT_ROW:CounterNextRow|Add0~5            ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv12|COUNTER_NEXT_ROW:CounterNextRow|Add0~33           ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv0|COUNTER_NEXT_ROW:CounterNextRow|Add0~33            ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv1|COUNTER_NEXT_ROW:CounterNextRow|Add0~5             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv2|COUNTER_NEXT_ROW:CounterNextRow|Add0~33            ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv3|COUNTER_NEXT_ROW:CounterNextRow|Add0~5             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv4|COUNTER_NEXT_ROW:CounterNextRow|Add0~33            ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv5|COUNTER_NEXT_ROW:CounterNextRow|Add0~5             ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv6|COUNTER_NEXT_ROW:CounterNextRow|Add0~33            ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv12|ONEDCONV_OEN:OneDConvOe|Equal0~0                  ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv12|ONEDCONV_OEN:OneDConvOe|Equal0~1                  ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv8|ONEDCONV_OEN:OneDConvOe|Equal0~0                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv8|ONEDCONV_OEN:OneDConvOe|Equal0~1                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv10|ONEDCONV_OEN:OneDConvOe|Equal0~0                  ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv10|ONEDCONV_OEN:OneDConvOe|Equal0~1                  ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv9|ONEDCONV_OEN:OneDConvOe|Equal0~0                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv9|ONEDCONV_OEN:OneDConvOe|Equal0~1                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv11|ONEDCONV_OEN:OneDConvOe|Equal0~0                  ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv11|ONEDCONV_OEN:OneDConvOe|Equal0~1                  ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv4|ONEDCONV_OEN:OneDConvOe|Equal0~0                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv4|ONEDCONV_OEN:OneDConvOe|Equal0~1                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv6|ONEDCONV_OEN:OneDConvOe|Equal0~0                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv6|ONEDCONV_OEN:OneDConvOe|Equal0~1                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv5|ONEDCONV_OEN:OneDConvOe|Equal0~0                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv5|ONEDCONV_OEN:OneDConvOe|Equal0~1                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv7|ONEDCONV_OEN:OneDConvOe|Equal0~0                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv7|ONEDCONV_OEN:OneDConvOe|Equal0~1                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv0|ONEDCONV_OEN:OneDConvOe|Equal0~0                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv0|ONEDCONV_OEN:OneDConvOe|Equal0~1                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv2|ONEDCONV_OEN:OneDConvOe|Equal0~0                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv2|ONEDCONV_OEN:OneDConvOe|Equal0~1                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv1|ONEDCONV_OEN:OneDConvOe|Equal0~0                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv1|ONEDCONV_OEN:OneDConvOe|Equal0~1                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv3|ONEDCONV_OEN:OneDConvOe|Equal0~0                   ; 1                 ; 0       ;
;      - OMDC:Omdc|ONEDCONV:OneDConv3|ONEDCONV_OEN:OneDConvOe|Equal0~1                   ; 1                 ; 0       ;
;      - OMDC:Omdc|STRIDE_CLEAR:Counter_Stride_Clear|STRIDE_CLEAR_Counter_Eqst_Clr~0     ; 1                 ; 0       ;
; ACCELERATOR_W_CHANNELS[0]                                                              ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult3~8                                                     ; 0                 ; 0       ;
; ACCELERATOR_W_CHANNELS[1]                                                              ;                   ;         ;
;      - CALC_UNIT:Calc_Unit|Mult3~8                                                     ; 1                 ; 0       ;
; ACCELERATOR_DATA_IN[0]                                                                 ;                   ;         ;
;      - DEMUX_1_2:Demux_1_2|DEMUX_out1[0]~0                                             ; 1                 ; 0       ;
;      - DEMUX_1_2:Demux_1_2|DEMUX_out0[0]~0                                             ; 1                 ; 0       ;
; ACCELERATOR_DATA_IN[1]                                                                 ;                   ;         ;
;      - DEMUX_1_2:Demux_1_2|DEMUX_out1[1]~1                                             ; 1                 ; 0       ;
;      - DEMUX_1_2:Demux_1_2|DEMUX_out0[1]~1                                             ; 1                 ; 0       ;
; ACCELERATOR_DATA_IN[2]                                                                 ;                   ;         ;
;      - DEMUX_1_2:Demux_1_2|DEMUX_out1[2]~2                                             ; 0                 ; 0       ;
;      - DEMUX_1_2:Demux_1_2|DEMUX_out0[2]~2                                             ; 0                 ; 0       ;
; ACCELERATOR_DATA_IN[3]                                                                 ;                   ;         ;
;      - DEMUX_1_2:Demux_1_2|DEMUX_out1[3]~3                                             ; 1                 ; 0       ;
;      - DEMUX_1_2:Demux_1_2|DEMUX_out0[3]~3                                             ; 1                 ; 0       ;
; ACCELERATOR_DATA_IN[4]                                                                 ;                   ;         ;
;      - DEMUX_1_2:Demux_1_2|DEMUX_out1[4]~4                                             ; 1                 ; 0       ;
;      - DEMUX_1_2:Demux_1_2|DEMUX_out0[4]~4                                             ; 1                 ; 0       ;
; ACCELERATOR_DATA_IN[5]                                                                 ;                   ;         ;
;      - DEMUX_1_2:Demux_1_2|DEMUX_out1[5]~5                                             ; 1                 ; 0       ;
;      - DEMUX_1_2:Demux_1_2|DEMUX_out0[5]~5                                             ; 1                 ; 0       ;
; ACCELERATOR_DATA_IN[6]                                                                 ;                   ;         ;
;      - DEMUX_1_2:Demux_1_2|DEMUX_out1[6]~6                                             ; 0                 ; 0       ;
;      - DEMUX_1_2:Demux_1_2|DEMUX_out0[6]~6                                             ; 0                 ; 0       ;
; ACCELERATOR_DATA_IN[7]                                                                 ;                   ;         ;
;      - DEMUX_1_2:Demux_1_2|DEMUX_out1[7]~7                                             ; 0                 ; 0       ;
;      - DEMUX_1_2:Demux_1_2|DEMUX_out0[7]~7                                             ; 0                 ; 0       ;
; ACCELERATOR_DATA_IN[8]                                                                 ;                   ;         ;
;      - DEMUX_1_2:Demux_1_2|DEMUX_out1[8]~8                                             ; 1                 ; 0       ;
;      - DEMUX_1_2:Demux_1_2|DEMUX_out0[8]~8                                             ; 1                 ; 0       ;
; ACCELERATOR_DATA_IN[9]                                                                 ;                   ;         ;
;      - DEMUX_1_2:Demux_1_2|DEMUX_out1[9]~9                                             ; 1                 ; 0       ;
;      - DEMUX_1_2:Demux_1_2|DEMUX_out0[9]~9                                             ; 1                 ; 0       ;
; ACCELERATOR_DATA_IN[10]                                                                ;                   ;         ;
;      - DEMUX_1_2:Demux_1_2|DEMUX_out1[10]~10                                           ; 1                 ; 0       ;
;      - DEMUX_1_2:Demux_1_2|DEMUX_out0[10]~10                                           ; 1                 ; 0       ;
; ACCELERATOR_DATA_IN[11]                                                                ;                   ;         ;
;      - DEMUX_1_2:Demux_1_2|DEMUX_out1[11]~11                                           ; 0                 ; 0       ;
;      - DEMUX_1_2:Demux_1_2|DEMUX_out0[11]~11                                           ; 0                 ; 0       ;
; ACCELERATOR_DATA_IN[12]                                                                ;                   ;         ;
;      - DEMUX_1_2:Demux_1_2|DEMUX_out1[12]~12                                           ; 1                 ; 0       ;
;      - DEMUX_1_2:Demux_1_2|DEMUX_out0[12]~12                                           ; 1                 ; 0       ;
; ACCELERATOR_DATA_IN[13]                                                                ;                   ;         ;
;      - DEMUX_1_2:Demux_1_2|DEMUX_out1[13]~13                                           ; 1                 ; 0       ;
;      - DEMUX_1_2:Demux_1_2|DEMUX_out0[13]~13                                           ; 1                 ; 0       ;
; ACCELERATOR_DATA_IN[14]                                                                ;                   ;         ;
;      - DEMUX_1_2:Demux_1_2|DEMUX_out1[14]~14                                           ; 1                 ; 0       ;
;      - DEMUX_1_2:Demux_1_2|DEMUX_out0[14]~14                                           ; 1                 ; 0       ;
; ACCELERATOR_DATA_IN[15]                                                                ;                   ;         ;
;      - DEMUX_1_2:Demux_1_2|DEMUX_out1[15]~15                                           ; 1                 ; 0       ;
;      - DEMUX_1_2:Demux_1_2|DEMUX_out0[15]~15                                           ; 1                 ; 0       ;
+----------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                              ;
+----------------------------------------------------------------------------------------------------+----------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                               ; Location             ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------+----------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; ACCELERATOR_Clk_50                                                                                 ; PIN_V11              ; 3852    ; Clock                                   ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; ACCELERATOR_Reset                                                                                  ; PIN_AH12             ; 19      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; ADDER:Adder|ADDER_STATEMACHINE:Adder_Statemachine|State_Register.State_started                     ; FF_X47_Y2_N38        ; 139     ; Async. clear, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; ADDER:Adder|Adder_out[15]~1                                                                        ; LABCELL_X53_Y4_N33   ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo0|Fifo_Array~0                                                                           ; FF_X40_Y8_N26        ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo0|Fifo_Array~20                                                                          ; LABCELL_X35_Y8_N48   ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo0|comb~0                                                                                 ; LABCELL_X41_Y9_N33   ; 2       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo10|Fifo_Array~0                                                                          ; FF_X27_Y32_N2        ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo10|Fifo_Array~20                                                                         ; LABCELL_X28_Y32_N48  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo10|comb~0                                                                                ; LABCELL_X30_Y31_N36  ; 2       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo11|Fifo_Array~0                                                                          ; FF_X19_Y33_N17       ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo11|Fifo_Array~20                                                                         ; LABCELL_X22_Y33_N48  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo11|comb~0                                                                                ; LABCELL_X27_Y29_N0   ; 2       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo12|Fifo_Array~0                                                                          ; FF_X36_Y16_N44       ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo12|Fifo_Array~20                                                                         ; LABCELL_X15_Y35_N0   ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo12|comb~0                                                                                ; MLABCELL_X32_Y16_N39 ; 2       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo13|Fifo_Array~0                                                                          ; FF_X19_Y31_N16       ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo13|Fifo_Array~20                                                                         ; MLABCELL_X19_Y31_N24 ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo13|comb~0                                                                                ; LABCELL_X23_Y24_N12  ; 2       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo14|Fifo_Array~0                                                                          ; FF_X19_Y29_N43       ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo14|Fifo_Array~20                                                                         ; LABCELL_X21_Y29_N45  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo14|comb~0                                                                                ; MLABCELL_X25_Y16_N42 ; 2       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo15|Fifo_Array~0                                                                          ; FF_X19_Y25_N7        ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo15|Fifo_Array~20                                                                         ; MLABCELL_X19_Y25_N33 ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo15|comb~0                                                                                ; LABCELL_X30_Y16_N15  ; 2       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo16|Fifo_Array~0                                                                          ; FF_X13_Y24_N55       ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo16|Fifo_Array~20                                                                         ; LABCELL_X17_Y26_N54  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo16|comb~0                                                                                ; LABCELL_X31_Y14_N0   ; 2       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo17|Fifo_Array~0                                                                          ; FF_X18_Y22_N49       ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo17|Fifo_Array~20                                                                         ; LABCELL_X18_Y22_N51  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo17|comb~0                                                                                ; LABCELL_X18_Y14_N39  ; 2       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo18|Fifo_Array~0                                                                          ; FF_X19_Y19_N20       ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo18|Fifo_Array~20                                                                         ; LABCELL_X17_Y18_N15  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo18|comb~0                                                                                ; MLABCELL_X19_Y16_N12 ; 2       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo19|Fifo_Array~0                                                                          ; FF_X13_Y17_N7        ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo19|Fifo_Array~20                                                                         ; LABCELL_X11_Y17_N42  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo19|comb~0                                                                                ; LABCELL_X11_Y17_N48  ; 2       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo1|Fifo_Array~0                                                                           ; FF_X30_Y12_N44       ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo1|Fifo_Array~20                                                                          ; MLABCELL_X32_Y11_N54 ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo1|comb~0                                                                                 ; MLABCELL_X32_Y11_N39 ; 2       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo20|Fifo_Array~0                                                                          ; FF_X19_Y10_N43       ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo20|Fifo_Array~20                                                                         ; LABCELL_X17_Y16_N48  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo20|comb~0                                                                                ; LABCELL_X21_Y12_N42  ; 2       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo21|Fifo_Array~0                                                                          ; FF_X11_Y9_N13        ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo21|Fifo_Array~20                                                                         ; LABCELL_X13_Y8_N36   ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo21|comb~0                                                                                ; LABCELL_X22_Y9_N48   ; 2       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo22|Fifo_Array~0                                                                          ; FF_X13_Y5_N44        ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo22|Fifo_Array~20                                                                         ; MLABCELL_X14_Y6_N3   ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo22|comb~0                                                                                ; LABCELL_X18_Y6_N42   ; 2       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo23|Fifo_Array~0                                                                          ; FF_X14_Y2_N13        ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo23|Fifo_Array~20                                                                         ; LABCELL_X17_Y2_N42   ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo23|comb~0                                                                                ; LABCELL_X21_Y6_N21   ; 2       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo24|Fifo_Array~0                                                                          ; FF_X10_Y5_N37        ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo24|Fifo_Array~20                                                                         ; LABCELL_X17_Y2_N36   ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo24|comb~0                                                                                ; LABCELL_X28_Y7_N39   ; 2       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo25|Fifo_Array~0                                                                          ; FF_X14_Y8_N2         ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo25|Fifo_Array~20                                                                         ; LABCELL_X18_Y8_N57   ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo25|comb~0                                                                                ; LABCELL_X28_Y8_N0    ; 2       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo26|Fifo_Array~0                                                                          ; FF_X13_Y11_N17       ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo26|Fifo_Array~20                                                                         ; LABCELL_X15_Y11_N54  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo26|comb~0                                                                                ; LABCELL_X21_Y11_N33  ; 2       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo27|Fifo_Array~0                                                                          ; FF_X11_Y14_N44       ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo27|Fifo_Array~20                                                                         ; LABCELL_X17_Y14_N51  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo27|comb~0                                                                                ; LABCELL_X18_Y14_N12  ; 2       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo28|Fifo_Array~0                                                                          ; FF_X21_Y14_N14       ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo28|Fifo_Array~20                                                                         ; MLABCELL_X19_Y15_N24 ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo28|comb~0                                                                                ; LABCELL_X22_Y15_N51  ; 2       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo29|Fifo_Array~0                                                                          ; FF_X21_Y13_N49       ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo29|Fifo_Array~20                                                                         ; LABCELL_X27_Y13_N54  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo29|comb~0                                                                                ; LABCELL_X28_Y12_N18  ; 2       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo2|Fifo_Array~0                                                                           ; FF_X37_Y13_N50       ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo2|Fifo_Array~20                                                                          ; LABCELL_X36_Y12_N21  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo2|comb~0                                                                                 ; MLABCELL_X37_Y15_N54 ; 2       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo30|Fifo_Array~0                                                                          ; FF_X28_Y11_N8        ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo30|Fifo_Array~20                                                                         ; LABCELL_X30_Y9_N36   ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo30|comb~0                                                                                ; LABCELL_X38_Y10_N51  ; 2       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo31|Fifo_Array~0                                                                          ; FF_X21_Y9_N20        ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo31|Fifo_Array~20                                                                         ; LABCELL_X21_Y9_N54   ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo31|comb~0                                                                                ; LABCELL_X30_Y7_N24   ; 2       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo32|Fifo_Array~0                                                                          ; FF_X21_Y5_N56        ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo32|Fifo_Array~20                                                                         ; LABCELL_X22_Y6_N12   ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo32|comb~0                                                                                ; LABCELL_X31_Y8_N24   ; 2       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo33|Fifo_Array~0                                                                          ; FF_X21_Y4_N55        ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo33|Fifo_Array~20                                                                         ; LABCELL_X23_Y4_N15   ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo33|comb~0                                                                                ; LABCELL_X23_Y4_N24   ; 2       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo34|Fifo_Array~0                                                                          ; FF_X25_Y2_N52        ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo34|Fifo_Array~20                                                                         ; LABCELL_X27_Y1_N36   ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo34|comb~0                                                                                ; LABCELL_X30_Y7_N51   ; 2       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo35|Fifo_Array~0                                                                          ; FF_X32_Y4_N41        ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo35|Fifo_Array~20                                                                         ; LABCELL_X28_Y3_N18   ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo35|comb~0                                                                                ; LABCELL_X28_Y3_N30   ; 2       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo3|Fifo_Array~0                                                                           ; FF_X40_Y15_N32       ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo3|Fifo_Array~20                                                                          ; LABCELL_X38_Y15_N12  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo3|comb~0                                                                                 ; LABCELL_X35_Y14_N12  ; 2       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo4|Fifo_Array~0                                                                           ; FF_X30_Y17_N47       ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo4|Fifo_Array~20                                                                          ; LABCELL_X30_Y16_N9   ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo4|comb~0                                                                                 ; MLABCELL_X25_Y18_N33 ; 2       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo5|Fifo_Array~0                                                                           ; FF_X21_Y18_N2        ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo5|Fifo_Array~20                                                                          ; LABCELL_X28_Y18_N18  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo5|comb~0                                                                                 ; LABCELL_X23_Y18_N12  ; 2       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo6|Fifo_Array~0                                                                           ; FF_X30_Y20_N14       ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo6|Fifo_Array~20                                                                          ; LABCELL_X30_Y21_N42  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo6|comb~0                                                                                 ; LABCELL_X28_Y22_N36  ; 2       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo7|Fifo_Array~0                                                                           ; FF_X19_Y23_N14       ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo7|Fifo_Array~20                                                                          ; LABCELL_X21_Y23_N36  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo7|comb~0                                                                                 ; LABCELL_X23_Y22_N36  ; 2       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo8|Fifo_Array~0                                                                           ; FF_X22_Y26_N38       ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo8|Fifo_Array~20                                                                          ; LABCELL_X28_Y27_N39  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo8|comb~0                                                                                 ; LABCELL_X28_Y25_N36  ; 2       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo9|Fifo_Array~0                                                                           ; FF_X21_Y28_N44       ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo9|Fifo_Array~20                                                                          ; LABCELL_X21_Y26_N18  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; FIFO:Ofifo9|comb~0                                                                                 ; MLABCELL_X25_Y26_N30 ; 2       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; MAIN_STM:Main_Stm|MAIN_STM_Owmc_Reset~0                                                            ; LABCELL_X41_Y4_N33   ; 67      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; MAIN_STM:Main_Stm|State_Register.State_reset                                                       ; FF_X41_Y4_N5         ; 16      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; MEMORIES_CHANNEL:Memories_Channel|CHANNEL_MEM:Chmem1|Ram_Array~4                                   ; MLABCELL_X60_Y3_N54  ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; MEMORIES_CHANNEL:Memories_Channel|CHANNEL_MEM:Chmem1|Ram_Array~5                                   ; LABCELL_X56_Y3_N57   ; 2       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; MEMORIES_CHANNEL:Memories_Channel|CHANNEL_MEM:Chmem1|Wrptr[9]~0                                    ; LABCELL_X58_Y2_N36   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; MEMORIES_CHANNEL:Memories_Channel|CHANNEL_MEM:Chmem2|Ram_Array~4                                   ; LABCELL_X58_Y3_N45   ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; MEMORIES_CHANNEL:Memories_Channel|CHANNEL_MEM:Chmem2|Ram_Array~5                                   ; LABCELL_X56_Y3_N9    ; 2       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; MEMORIES_CHANNEL:Memories_Channel|CHANNEL_MEM:Chmem2|Wrptr[1]~0                                    ; LABCELL_X58_Y3_N57   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; MEMORIES_CHANNEL:Memories_Channel|CHANNEL_MEM:Chmem3|Ram_Array~4                                   ; MLABCELL_X60_Y3_N6   ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; MEMORIES_CHANNEL:Memories_Channel|CHANNEL_MEM:Chmem3|Ram_Array~5                                   ; LABCELL_X56_Y4_N42   ; 2       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; MEMORIES_CHANNEL:Memories_Channel|CHANNEL_MEM:Chmem3|Wrptr[8]~0                                    ; LABCELL_X58_Y2_N3    ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; MEMORIES_CHANNEL:Memories_Channel|MEMCH_STATEMACHINE:Memch_Statemachine|State_Register.State_reset ; FF_X38_Y4_N8         ; 141     ; Async. clear, Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; MUXDC:Muxdc|COUNTER_POS:Counter_W_Col|counter[1]~1                                                 ; LABCELL_X31_Y9_N3    ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; MUXDC:Muxdc|MUXDC_STATEMACHINE:Muxdc_Statemachine|MUXDC_STATEMACHINEE_Counter_W_Size_Clr           ; MLABCELL_X32_Y5_N9   ; 14      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; MUXDC:Muxdc|MUXDC_STATEMACHINE:Muxdc_Statemachine|MUXDC_STATEMACHINE_Conf_Rutine                   ; LABCELL_X23_Y21_N27  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; MUXDC:Muxdc|MUXDC_STATEMACHINE:Muxdc_Statemachine|MUXDC_STATEMACHINE_Counter_Bus_Clr~0             ; LABCELL_X31_Y9_N54   ; 8       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; MUXDC:Muxdc|MUXDC_STATEMACHINE:Muxdc_Statemachine|State_Register.State_Configuring0                ; FF_X32_Y5_N26        ; 18      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OFMI:Ofmi|OFMI_STATEMACHINE:Ofmi_Statemachine|WideOr0~0                                            ; LABCELL_X38_Y4_N12   ; 22      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; OFMI:Ofmi|OFMI_STATEMACHINE:Ofmi_Statemachine|WideOr10                                             ; LABCELL_X38_Y4_N24   ; 22      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|COUNTER_POS:Counter_Crow|counter[1]~0                                                    ; LABCELL_X48_Y7_N54   ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|COUNTER_POS:Counter_Eqcif|counter[7]~0                                                   ; MLABCELL_X42_Y6_N0   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|OMDC_STATEMACHINE:Omdc_Statemachine|OMDC_STATEMACHINE_Counter_Crow_Reset~0               ; LABCELL_X43_Y7_N15   ; 10      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|OMDC_STATEMACHINE:Omdc_Statemachine|OMDC_STATEMACHINE_Counter_Eqst_Reset                 ; MLABCELL_X42_Y6_N3   ; 4       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|OMDC_STATEMACHINE:Omdc_Statemachine|Selector6~0                                          ; LABCELL_X40_Y6_N24   ; 4       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|OMDC_STATEMACHINE:Omdc_Statemachine|Selector7~1                                          ; LABCELL_X40_Y6_N18   ; 9       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|OMDC_STATEMACHINE:Omdc_Statemachine|Selector7~2                                          ; MLABCELL_X42_Y5_N30  ; 10      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|OMDC_STATEMACHINE:Omdc_Statemachine|WideOr7                                              ; LABCELL_X40_Y5_N48   ; 11      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv0|CounterNextRow_Clr                                                    ; LABCELL_X43_Y6_N3    ; 10      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv0|CounterNextRow_En                                                     ; LABCELL_X54_Y7_N30   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv0|ONEDCONV_OEN:OneDConvOe|Oe_counter[8]~1                               ; LABCELL_X43_Y6_N39   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv0|ONEDCONV_OEN:OneDConvOe|Oe_counter~0                                  ; LABCELL_X43_Y6_N12   ; 11      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv0|ONEDCONV_OEN:OneDConvOe|Signal_Reset                                  ; LABCELL_X43_Y6_N18   ; 18      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv0|ONEDCONV_OEN:OneDConvOe|Start_Rutine                                  ; FF_X43_Y6_N59        ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv0|ONEDCONV_SET_EN:OneDConvSetEn|Set_en~2                                ; LABCELL_X45_Y10_N36  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv0|OneDConvSetEn_Clr                                                     ; LABCELL_X43_Y6_N33   ; 14      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv10|CounterNextRow_Clr                                                   ; MLABCELL_X42_Y10_N54 ; 10      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv10|CounterNextRow_En                                                    ; LABCELL_X49_Y7_N36   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv10|ONEDCONV_OEN:OneDConvOe|Oe_counter[3]~1                              ; MLABCELL_X42_Y8_N36  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv10|ONEDCONV_OEN:OneDConvOe|Oe_counter~0                                 ; MLABCELL_X42_Y8_N30  ; 11      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv10|ONEDCONV_OEN:OneDConvOe|Signal_Reset                                 ; MLABCELL_X42_Y8_N15  ; 18      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv10|ONEDCONV_OEN:OneDConvOe|Start_Rutine                                 ; FF_X42_Y8_N47        ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv10|ONEDCONV_SET_EN:OneDConvSetEn|Set_en~1                               ; LABCELL_X46_Y9_N54   ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv10|OneDConvSetEn_Clr                                                    ; MLABCELL_X42_Y10_N48 ; 14      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv11|CounterNextRow_Clr                                                   ; LABCELL_X46_Y6_N27   ; 10      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv11|CounterNextRow_En                                                    ; MLABCELL_X55_Y5_N0   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv11|ONEDCONV_OEN:OneDConvOe|Oe_counter[4]~1                              ; LABCELL_X40_Y4_N42   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv11|ONEDCONV_OEN:OneDConvOe|Oe_counter~0                                 ; LABCELL_X40_Y4_N3    ; 11      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv11|ONEDCONV_OEN:OneDConvOe|Signal_Reset                                 ; LABCELL_X40_Y4_N24   ; 18      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv11|ONEDCONV_OEN:OneDConvOe|Start_Rutine                                 ; FF_X40_Y4_N35        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv11|ONEDCONV_SET_EN:OneDConvSetEn|Set_en~1                               ; LABCELL_X53_Y6_N42   ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv11|OneDConvSetEn_Clr                                                    ; LABCELL_X41_Y7_N42   ; 14      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv12|CounterNextRow_Clr                                                   ; LABCELL_X45_Y7_N54   ; 10      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv12|CounterNextRow_En                                                    ; LABCELL_X48_Y5_N6    ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv12|ONEDCONV_OEN:OneDConvOe|Oe_counter[0]~1                              ; LABCELL_X43_Y3_N21   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv12|ONEDCONV_OEN:OneDConvOe|Oe_counter~0                                 ; LABCELL_X43_Y3_N27   ; 11      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv12|ONEDCONV_OEN:OneDConvOe|Signal_Reset                                 ; LABCELL_X48_Y4_N42   ; 18      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv12|ONEDCONV_OEN:OneDConvOe|Start_Rutine                                 ; FF_X48_Y4_N59        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv12|ONEDCONV_SET_EN:OneDConvSetEn|Set_en~2                               ; LABCELL_X48_Y5_N30   ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv12|OneDConvSetEn_Clr                                                    ; LABCELL_X43_Y7_N36   ; 14      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv1|CounterNextRow_Clr                                                    ; LABCELL_X46_Y6_N21   ; 10      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv1|CounterNextRow_En                                                     ; MLABCELL_X50_Y5_N54  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv1|ONEDCONV_OEN:OneDConvOe|Oe_counter[10]~1                              ; LABCELL_X41_Y6_N45   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv1|ONEDCONV_OEN:OneDConvOe|Oe_counter~0                                  ; LABCELL_X41_Y6_N30   ; 11      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv1|ONEDCONV_OEN:OneDConvOe|Signal_Reset                                  ; LABCELL_X41_Y6_N48   ; 18      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv1|ONEDCONV_OEN:OneDConvOe|Start_Rutine                                  ; FF_X41_Y6_N59        ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv1|ONEDCONV_SET_EN:OneDConvSetEn|Set_en~2                                ; LABCELL_X48_Y8_N0    ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv1|OneDConvSetEn_Clr                                                     ; LABCELL_X46_Y6_N0    ; 14      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv2|CounterNextRow_Clr                                                    ; LABCELL_X46_Y7_N54   ; 10      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv2|CounterNextRow_En                                                     ; MLABCELL_X50_Y6_N54  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv2|ONEDCONV_OEN:OneDConvOe|Oe_counter[1]~1                               ; LABCELL_X45_Y6_N45   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv2|ONEDCONV_OEN:OneDConvOe|Oe_counter~0                                  ; LABCELL_X45_Y6_N30   ; 11      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv2|ONEDCONV_OEN:OneDConvOe|Signal_Reset                                  ; LABCELL_X45_Y6_N36   ; 18      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv2|ONEDCONV_OEN:OneDConvOe|Start_Rutine                                  ; FF_X45_Y6_N11        ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv2|ONEDCONV_SET_EN:OneDConvSetEn|Set_en~2                                ; LABCELL_X48_Y9_N6    ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv2|OneDConvSetEn_Clr                                                     ; LABCELL_X46_Y7_N12   ; 14      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv3|CounterNextRow_Clr                                                    ; MLABCELL_X42_Y9_N3   ; 10      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv3|CounterNextRow_En                                                     ; MLABCELL_X55_Y8_N54  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv3|ONEDCONV_OEN:OneDConvOe|Oe_counter[1]~1                               ; LABCELL_X43_Y11_N9   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv3|ONEDCONV_OEN:OneDConvOe|Oe_counter~0                                  ; LABCELL_X43_Y11_N51  ; 11      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv3|ONEDCONV_OEN:OneDConvOe|Signal_Reset                                  ; LABCELL_X43_Y11_N42  ; 18      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv3|ONEDCONV_OEN:OneDConvOe|Start_Rutine                                  ; FF_X43_Y11_N35       ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv3|ONEDCONV_SET_EN:OneDConvSetEn|Set_en~1                                ; MLABCELL_X50_Y8_N30  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv3|OneDConvSetEn_Clr                                                     ; MLABCELL_X42_Y9_N12  ; 14      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv4|CounterNextRow_Clr                                                    ; LABCELL_X46_Y7_N21   ; 10      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv4|CounterNextRow_En                                                     ; LABCELL_X54_Y7_N12   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv4|ONEDCONV_OEN:OneDConvOe|Oe_counter[10]~1                              ; LABCELL_X45_Y9_N57   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv4|ONEDCONV_OEN:OneDConvOe|Oe_counter~0                                  ; LABCELL_X45_Y9_N51   ; 11      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv4|ONEDCONV_OEN:OneDConvOe|Signal_Reset                                  ; LABCELL_X45_Y9_N6    ; 18      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv4|ONEDCONV_OEN:OneDConvOe|Start_Rutine                                  ; FF_X45_Y9_N35        ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv4|ONEDCONV_SET_EN:OneDConvSetEn|Set_en~2                                ; MLABCELL_X50_Y9_N42  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv4|OneDConvSetEn_Clr                                                     ; LABCELL_X46_Y7_N0    ; 14      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv5|CounterNextRow_Clr                                                    ; MLABCELL_X42_Y6_N6   ; 10      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv5|CounterNextRow_En                                                     ; MLABCELL_X50_Y6_N12  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv5|ONEDCONV_OEN:OneDConvOe|Oe_counter[10]~1                              ; LABCELL_X40_Y7_N18   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv5|ONEDCONV_OEN:OneDConvOe|Oe_counter~0                                  ; LABCELL_X40_Y7_N21   ; 11      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv5|ONEDCONV_OEN:OneDConvOe|Signal_Reset                                  ; LABCELL_X45_Y5_N30   ; 18      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv5|ONEDCONV_OEN:OneDConvOe|Start_Rutine                                  ; FF_X40_Y7_N50        ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv5|ONEDCONV_SET_EN:OneDConvSetEn|Set_en~2                                ; LABCELL_X45_Y9_N18   ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv5|OneDConvSetEn_Clr                                                     ; MLABCELL_X42_Y6_N45  ; 14      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv6|CounterNextRow_Clr                                                    ; LABCELL_X43_Y7_N48   ; 10      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv6|CounterNextRow_En                                                     ; LABCELL_X49_Y7_N30   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv6|ONEDCONV_OEN:OneDConvOe|Oe_counter[1]~1                               ; LABCELL_X48_Y2_N42   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv6|ONEDCONV_OEN:OneDConvOe|Oe_counter~0                                  ; LABCELL_X48_Y2_N36   ; 11      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv6|ONEDCONV_OEN:OneDConvOe|Signal_Reset                                  ; LABCELL_X40_Y7_N24   ; 18      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv6|ONEDCONV_OEN:OneDConvOe|Start_Rutine                                  ; FF_X40_Y7_N47        ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv6|ONEDCONV_SET_EN:OneDConvSetEn|Set_en~2                                ; LABCELL_X49_Y10_N18  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv6|OneDConvSetEn_Clr                                                     ; LABCELL_X43_Y7_N30   ; 14      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv7|CounterNextRow_Clr                                                    ; LABCELL_X45_Y7_N51   ; 10      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv7|CounterNextRow_En                                                     ; MLABCELL_X55_Y8_N9   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv7|ONEDCONV_OEN:OneDConvOe|Oe_counter[7]~1                               ; LABCELL_X45_Y12_N42  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv7|ONEDCONV_OEN:OneDConvOe|Oe_counter~0                                  ; LABCELL_X45_Y12_N39  ; 11      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv7|ONEDCONV_OEN:OneDConvOe|Signal_Reset                                  ; LABCELL_X45_Y12_N0   ; 18      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv7|ONEDCONV_OEN:OneDConvOe|Start_Rutine                                  ; FF_X45_Y12_N56       ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv7|ONEDCONV_SET_EN:OneDConvSetEn|Set_en~2                                ; LABCELL_X51_Y8_N42   ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv7|OneDConvSetEn_Clr                                                     ; LABCELL_X45_Y7_N9    ; 14      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv8|CounterNextRow_Clr                                                    ; LABCELL_X46_Y8_N21   ; 10      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv8|CounterNextRow_En                                                     ; MLABCELL_X55_Y5_N6   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv8|ONEDCONV_OEN:OneDConvOe|Oe_counter[4]~1                               ; MLABCELL_X42_Y10_N3  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv8|ONEDCONV_OEN:OneDConvOe|Oe_counter~0                                  ; MLABCELL_X42_Y10_N0  ; 11      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv8|ONEDCONV_OEN:OneDConvOe|Signal_Reset                                  ; LABCELL_X43_Y10_N6   ; 18      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv8|ONEDCONV_OEN:OneDConvOe|Start_Rutine                                  ; FF_X43_Y10_N20       ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv8|ONEDCONV_SET_EN:OneDConvSetEn|Set_en~2                                ; LABCELL_X48_Y10_N54  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv8|OneDConvSetEn_Clr                                                     ; LABCELL_X46_Y8_N39   ; 14      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv9|CounterNextRow_Clr                                                    ; MLABCELL_X42_Y9_N30  ; 10      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv9|CounterNextRow_En                                                     ; MLABCELL_X55_Y8_N0   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv9|ONEDCONV_OEN:OneDConvOe|Oe_counter[10]~1                              ; LABCELL_X41_Y8_N42   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv9|ONEDCONV_OEN:OneDConvOe|Oe_counter~0                                  ; LABCELL_X41_Y8_N0    ; 11      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv9|ONEDCONV_OEN:OneDConvOe|Signal_Reset                                  ; LABCELL_X41_Y8_N36   ; 18      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv9|ONEDCONV_OEN:OneDConvOe|Start_Rutine                                  ; FF_X41_Y8_N53        ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv9|ONEDCONV_SET_EN:OneDConvSetEn|Set_en~2                                ; LABCELL_X46_Y8_N12   ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OMDC:Omdc|ONEDCONV:OneDConv9|OneDConvSetEn_Clr                                                     ; LABCELL_X43_Y8_N9    ; 14      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; OWMC:Owmc|OWMC_STATEMACHINE:Owmc_Statemachine|OWMC_STATEMACHINE_Counter_Ram_En                     ; LABCELL_X36_Y3_N18   ; 10      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; OWMC:Owmc|OWMC_STATEMACHINE:Owmc_Statemachine|State_Register.State_adder_en                        ; FF_X36_Y3_N2         ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; OWMC:Owmc|OWMC_STATEMACHINE:Owmc_Statemachine|State_Register.State_loading_weights                 ; FF_X43_Y3_N56        ; 11      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; OWMC:Owmc|OWMC_STATEMACHINE:Owmc_Statemachine|State_Register.State_loading_weights_regs            ; FF_X36_Y3_N38        ; 33      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; OWMC:Owmc|OWMC_STATEMACHINE:Owmc_Statemachine|WideOr6                                              ; LABCELL_X36_Y3_N15   ; 23      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; PEDC:Pedc|PEDC_OutReg_Set~0                                                                        ; LABCELL_X33_Y6_N39   ; 576     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; PEDC:Pedc|PEDC_STATEMACHINE:Pedc_Statemachine|State_Register.State_started                         ; FF_X35_Y6_N56        ; 578     ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|COUNTER_POS:Counter_Input|counter[1]~2                                                   ; LABCELL_X36_Y6_N21   ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|COUNTER_POS:Counter_W_Col|counter[1]~1                                                   ; LABCELL_X36_Y6_N48   ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|Decoder0~1                                                                               ; MLABCELL_X25_Y12_N6  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|Decoder0~10                                                                              ; LABCELL_X30_Y15_N24  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|Decoder0~11                                                                              ; LABCELL_X30_Y15_N27  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|Decoder0~12                                                                              ; MLABCELL_X25_Y12_N51 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|Decoder0~13                                                                              ; MLABCELL_X25_Y12_N30 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|Decoder0~14                                                                              ; MLABCELL_X25_Y12_N3  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|Decoder0~15                                                                              ; LABCELL_X28_Y13_N24  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|Decoder0~16                                                                              ; MLABCELL_X25_Y12_N21 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|Decoder0~17                                                                              ; MLABCELL_X25_Y12_N33 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|Decoder0~18                                                                              ; MLABCELL_X25_Y12_N36 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|Decoder0~19                                                                              ; LABCELL_X28_Y13_N45  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|Decoder0~2                                                                               ; LABCELL_X30_Y13_N12  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|Decoder0~20                                                                              ; LABCELL_X31_Y15_N6   ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|Decoder0~21                                                                              ; LABCELL_X31_Y15_N24  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|Decoder0~22                                                                              ; LABCELL_X31_Y13_N51  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|Decoder0~23                                                                              ; LABCELL_X31_Y15_N42  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|Decoder0~24                                                                              ; LABCELL_X31_Y15_N48  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|Decoder0~25                                                                              ; MLABCELL_X25_Y14_N39 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|Decoder0~26                                                                              ; LABCELL_X31_Y15_N33  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|Decoder0~27                                                                              ; LABCELL_X31_Y15_N39  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|Decoder0~28                                                                              ; LABCELL_X31_Y15_N27  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|Decoder0~29                                                                              ; LABCELL_X31_Y15_N18  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|Decoder0~3                                                                               ; LABCELL_X30_Y13_N54  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|Decoder0~30                                                                              ; LABCELL_X31_Y15_N30  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|Decoder0~31                                                                              ; LABCELL_X31_Y15_N36  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|Decoder0~32                                                                              ; MLABCELL_X25_Y12_N39 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|Decoder0~33                                                                              ; MLABCELL_X25_Y12_N42 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|Decoder0~34                                                                              ; LABCELL_X31_Y15_N51  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|Decoder0~35                                                                              ; MLABCELL_X25_Y14_N6  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|Decoder0~36                                                                              ; LABCELL_X31_Y12_N36  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|Decoder0~4                                                                               ; LABCELL_X30_Y13_N57  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|Decoder0~5                                                                               ; MLABCELL_X25_Y12_N24 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|Decoder0~6                                                                               ; MLABCELL_X25_Y12_N57 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|Decoder0~7                                                                               ; MLABCELL_X25_Y12_N0  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|Decoder0~8                                                                               ; MLABCELL_X25_Y12_N18 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|Decoder0~9                                                                               ; MLABCELL_X25_Y14_N36 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_OEn[0]~104                                                                       ; LABCELL_X38_Y13_N54  ; 29      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_OEn[10]~134                                                                      ; LABCELL_X30_Y18_N36  ; 29      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_OEn[11]~159                                                                      ; LABCELL_X27_Y20_N30  ; 29      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_OEn[12]~164                                                                      ; LABCELL_X36_Y16_N12  ; 29      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_OEn[13]~169                                                                      ; MLABCELL_X32_Y16_N0  ; 29      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_OEn[14]~174                                                                      ; LABCELL_X31_Y16_N48  ; 29      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_OEn[15]~24                                                                       ; LABCELL_X33_Y16_N42  ; 29      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_OEn[16]~44                                                                       ; LABCELL_X27_Y14_N12  ; 29      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_OEn[17]~64                                                                       ; LABCELL_X27_Y12_N24  ; 29      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_OEn[18]~84                                                                       ; MLABCELL_X25_Y13_N39 ; 29      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_OEn[19]~34                                                                       ; LABCELL_X27_Y12_N18  ; 29      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_OEn[1]~109                                                                       ; LABCELL_X31_Y11_N30  ; 29      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_OEn[20]~54                                                                       ; LABCELL_X23_Y10_N6   ; 29      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_OEn[21]~74                                                                       ; LABCELL_X22_Y9_N36   ; 29      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_OEn[22]~94                                                                       ; MLABCELL_X25_Y8_N48  ; 29      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_OEn[23]~29                                                                       ; LABCELL_X27_Y10_N54  ; 29      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_OEn[24]~49                                                                       ; LABCELL_X30_Y8_N54   ; 29      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_OEn[25]~69                                                                       ; LABCELL_X27_Y9_N30   ; 29      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_OEn[26]~89                                                                       ; LABCELL_X28_Y13_N18  ; 29      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_OEn[27]~39                                                                       ; LABCELL_X22_Y14_N36  ; 29      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_OEn[28]~59                                                                       ; MLABCELL_X25_Y12_N15 ; 29      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_OEn[29]~79                                                                       ; LABCELL_X21_Y12_N48  ; 29      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_OEn[2]~114                                                                       ; LABCELL_X35_Y12_N54  ; 29      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_OEn[30]~99                                                                       ; LABCELL_X35_Y10_N36  ; 29      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_OEn[31]~4                                                                        ; MLABCELL_X37_Y12_N48 ; 29      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_OEn[32]~9                                                                        ; LABCELL_X36_Y7_N36   ; 29      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_OEn[33]~14                                                                       ; LABCELL_X36_Y7_N18   ; 29      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_OEn[34]~19                                                                       ; MLABCELL_X37_Y8_N12  ; 29      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_OEn[35]~179                                                                      ; MLABCELL_X37_Y7_N48  ; 29      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_OEn[3]~139                                                                       ; LABCELL_X36_Y15_N24  ; 29      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_OEn[4]~144                                                                       ; LABCELL_X30_Y18_N30  ; 29      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_OEn[5]~149                                                                       ; LABCELL_X22_Y18_N42  ; 29      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_OEn[6]~154                                                                       ; LABCELL_X22_Y18_N54  ; 29      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_OEn[7]~119                                                                       ; LABCELL_X23_Y20_N42  ; 29      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_OEn[8]~124                                                                       ; LABCELL_X27_Y16_N12  ; 29      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_OEn[9]~129                                                                       ; LABCELL_X22_Y20_N24  ; 29      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Rptclr[0]~104                                                                    ; LABCELL_X36_Y11_N48  ; 27      ; Async. clear, Clock enable              ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Rptclr[10]~134                                                                   ; LABCELL_X27_Y18_N24  ; 27      ; Async. clear, Clock enable              ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Rptclr[11]~159                                                                   ; LABCELL_X27_Y20_N24  ; 27      ; Async. clear, Clock enable              ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Rptclr[12]~164                                                                   ; LABCELL_X36_Y16_N36  ; 27      ; Async. clear, Clock enable              ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Rptclr[13]~169                                                                   ; MLABCELL_X32_Y14_N36 ; 27      ; Async. clear, Clock enable              ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Rptclr[14]~174                                                                   ; LABCELL_X21_Y16_N30  ; 27      ; Async. clear, Clock enable              ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Rptclr[15]~24                                                                    ; LABCELL_X33_Y16_N0   ; 27      ; Async. clear, Clock enable              ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Rptclr[16]~44                                                                    ; LABCELL_X27_Y14_N18  ; 27      ; Async. clear, Clock enable              ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Rptclr[17]~64                                                                    ; LABCELL_X27_Y12_N42  ; 27      ; Async. clear, Clock enable              ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Rptclr[18]~84                                                                    ; LABCELL_X22_Y13_N42  ; 27      ; Async. clear, Clock enable              ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Rptclr[19]~34                                                                    ; MLABCELL_X25_Y10_N12 ; 27      ; Async. clear, Clock enable              ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Rptclr[1]~109                                                                    ; LABCELL_X36_Y11_N24  ; 27      ; Async. clear, Clock enable              ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Rptclr[20]~54                                                                    ; LABCELL_X23_Y10_N18  ; 27      ; Async. clear, Clock enable              ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Rptclr[21]~74                                                                    ; LABCELL_X28_Y9_N30   ; 27      ; Async. clear, Clock enable              ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Rptclr[22]~94                                                                    ; MLABCELL_X25_Y8_N54  ; 27      ; Async. clear, Clock enable              ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Rptclr[23]~29                                                                    ; LABCELL_X27_Y10_N18  ; 27      ; Async. clear, Clock enable              ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Rptclr[24]~49                                                                    ; LABCELL_X31_Y8_N6    ; 27      ; Async. clear, Clock enable              ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Rptclr[25]~69                                                                    ; MLABCELL_X25_Y10_N57 ; 27      ; Async. clear, Clock enable              ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Rptclr[26]~89                                                                    ; MLABCELL_X25_Y14_N42 ; 27      ; Async. clear, Clock enable              ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Rptclr[27]~39                                                                    ; LABCELL_X22_Y14_N42  ; 27      ; Async. clear, Clock enable              ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Rptclr[28]~59                                                                    ; LABCELL_X28_Y14_N39  ; 27      ; Async. clear, Clock enable              ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Rptclr[29]~79                                                                    ; LABCELL_X27_Y10_N30  ; 27      ; Async. clear, Clock enable              ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Rptclr[2]~114                                                                    ; LABCELL_X35_Y12_N24  ; 27      ; Async. clear, Clock enable              ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Rptclr[30]~99                                                                    ; LABCELL_X35_Y10_N42  ; 27      ; Async. clear, Clock enable              ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Rptclr[31]~4                                                                     ; LABCELL_X31_Y12_N54  ; 27      ; Async. clear, Clock enable              ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Rptclr[32]~9                                                                     ; MLABCELL_X37_Y9_N18  ; 27      ; Async. clear, Clock enable              ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Rptclr[33]~14                                                                    ; MLABCELL_X37_Y9_N54  ; 27      ; Async. clear, Clock enable              ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Rptclr[34]~19                                                                    ; MLABCELL_X37_Y8_N57  ; 27      ; Async. clear, Clock enable              ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Rptclr[35]~184                                                                   ; LABCELL_X36_Y8_N12   ; 27      ; Async. clear, Clock enable              ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Rptclr[3]~139                                                                    ; LABCELL_X36_Y15_N48  ; 27      ; Async. clear, Clock enable              ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Rptclr[4]~144                                                                    ; LABCELL_X27_Y18_N30  ; 27      ; Async. clear, Clock enable              ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Rptclr[5]~149                                                                    ; LABCELL_X21_Y20_N42  ; 27      ; Async. clear, Clock enable              ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Rptclr[6]~154                                                                    ; LABCELL_X21_Y20_N54  ; 27      ; Async. clear, Clock enable              ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Rptclr[7]~119                                                                    ; LABCELL_X23_Y20_N12  ; 27      ; Async. clear, Clock enable              ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Rptclr[8]~124                                                                    ; LABCELL_X27_Y16_N0   ; 27      ; Async. clear, Clock enable              ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Rptclr[9]~129                                                                    ; LABCELL_X22_Y20_N42  ; 27      ; Async. clear, Clock enable              ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_SetEn[0]~242                                                                     ; LABCELL_X38_Y8_N36   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_SetEn[10]~248                                                                    ; LABCELL_X23_Y32_N30  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_SetEn[11]~253                                                                    ; LABCELL_X27_Y29_N24  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_SetEn[12]~254                                                                    ; LABCELL_X11_Y30_N15  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_SetEn[13]~255                                                                    ; MLABCELL_X19_Y30_N0  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_SetEn[14]~256                                                                    ; LABCELL_X23_Y24_N30  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_SetEn[15]~226                                                                    ; LABCELL_X21_Y21_N6   ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_SetEn[16]~230                                                                    ; LABCELL_X15_Y22_N39  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_SetEn[17]~234                                                                    ; MLABCELL_X14_Y17_N12 ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_SetEn[18]~238                                                                    ; LABCELL_X15_Y21_N48  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_SetEn[19]~228                                                                    ; LABCELL_X13_Y16_N27  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_SetEn[1]~243                                                                     ; LABCELL_X33_Y11_N21  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_SetEn[20]~232                                                                    ; LABCELL_X21_Y9_N15   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_SetEn[21]~236                                                                    ; LABCELL_X21_Y8_N3    ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_SetEn[22]~240                                                                    ; MLABCELL_X19_Y9_N48  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_SetEn[23]~227                                                                    ; LABCELL_X17_Y2_N33   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_SetEn[24]~231                                                                    ; LABCELL_X13_Y1_N39   ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_SetEn[25]~235                                                                    ; LABCELL_X18_Y8_N48   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_SetEn[26]~239                                                                    ; LABCELL_X22_Y11_N27  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_SetEn[27]~229                                                                    ; MLABCELL_X14_Y14_N45 ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_SetEn[28]~233                                                                    ; MLABCELL_X19_Y16_N24 ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_SetEn[29]~237                                                                    ; LABCELL_X27_Y9_N42   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_SetEn[2]~244                                                                     ; LABCELL_X30_Y14_N30  ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_SetEn[30]~241                                                                    ; MLABCELL_X37_Y10_N3  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_SetEn[31]~222                                                                    ; LABCELL_X27_Y7_N3    ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_SetEn[32]~223                                                                    ; LABCELL_X30_Y6_N3    ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_SetEn[33]~224                                                                    ; MLABCELL_X25_Y2_N45  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_SetEn[34]~225                                                                    ; LABCELL_X28_Y1_N27   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_SetEn[35]~257                                                                    ; LABCELL_X35_Y4_N12   ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_SetEn[3]~249                                                                     ; LABCELL_X35_Y15_N9   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_SetEn[4]~250                                                                     ; LABCELL_X30_Y16_N24  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_SetEn[5]~251                                                                     ; LABCELL_X30_Y17_N33  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_SetEn[6]~252                                                                     ; LABCELL_X30_Y19_N36  ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_SetEn[7]~245                                                                     ; LABCELL_X21_Y23_N45  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_SetEn[8]~246                                                                     ; LABCELL_X22_Y27_N36  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_SetEn[9]~247                                                                     ; LABCELL_X23_Y28_N42  ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Wptclr[0]~172                                                                    ; LABCELL_X38_Y9_N21   ; 12      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Wptclr[10]~220                                                                   ; LABCELL_X27_Y22_N12  ; 13      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Wptclr[11]~263                                                                   ; LABCELL_X27_Y29_N12  ; 13      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Wptclr[12]~271                                                                   ; LABCELL_X36_Y16_N6   ; 11      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Wptclr[13]~280                                                                   ; MLABCELL_X32_Y16_N18 ; 12      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Wptclr[14]~289                                                                   ; LABCELL_X31_Y16_N42  ; 12      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Wptclr[15]~41                                                                    ; LABCELL_X35_Y16_N9   ; 13      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Wptclr[16]~73                                                                    ; LABCELL_X31_Y14_N18  ; 11      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Wptclr[17]~106                                                                   ; LABCELL_X27_Y15_N12  ; 13      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Wptclr[18]~140                                                                   ; LABCELL_X22_Y16_N36  ; 11      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Wptclr[19]~57                                                                    ; LABCELL_X22_Y12_N12  ; 12      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Wptclr[1]~180                                                                    ; MLABCELL_X32_Y11_N51 ; 13      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Wptclr[20]~89                                                                    ; LABCELL_X21_Y12_N24  ; 11      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Wptclr[21]~122                                                                   ; LABCELL_X22_Y9_N54   ; 12      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Wptclr[22]~156                                                                   ; LABCELL_X18_Y6_N12   ; 11      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Wptclr[23]~49                                                                    ; LABCELL_X21_Y6_N0    ; 11      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Wptclr[24]~81                                                                    ; LABCELL_X28_Y7_N54   ; 15      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Wptclr[25]~114                                                                   ; LABCELL_X27_Y8_N36   ; 11      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Wptclr[26]~148                                                                   ; LABCELL_X21_Y11_N39  ; 12      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Wptclr[27]~65                                                                    ; LABCELL_X18_Y14_N6   ; 13      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Wptclr[28]~98                                                                    ; LABCELL_X22_Y15_N45  ; 13      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Wptclr[29]~131                                                                   ; LABCELL_X28_Y12_N15  ; 12      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Wptclr[2]~188                                                                    ; MLABCELL_X37_Y15_N51 ; 15      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Wptclr[30]~164                                                                   ; MLABCELL_X37_Y10_N48 ; 12      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Wptclr[31]~8                                                                     ; LABCELL_X30_Y7_N18   ; 11      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Wptclr[32]~17                                                                    ; LABCELL_X33_Y8_N36   ; 15      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Wptclr[33]~25                                                                    ; MLABCELL_X32_Y8_N42  ; 12      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Wptclr[34]~33                                                                    ; LABCELL_X30_Y7_N42   ; 12      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Wptclr[35]~294                                                                   ; LABCELL_X36_Y8_N30   ; 16      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Wptclr[3]~229                                                                    ; MLABCELL_X37_Y16_N6  ; 11      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Wptclr[4]~238                                                                    ; MLABCELL_X25_Y18_N9  ; 11      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Wptclr[5]~246                                                                    ; LABCELL_X22_Y18_N21  ; 12      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Wptclr[6]~255                                                                    ; MLABCELL_X25_Y22_N0  ; 14      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Wptclr[7]~196                                                                    ; LABCELL_X23_Y20_N57  ; 13      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Wptclr[8]~204                                                                    ; LABCELL_X28_Y21_N15  ; 13      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_Om_Wptclr[9]~212                                                                    ; MLABCELL_X25_Y22_N12 ; 16      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_STATEMACHINE:Rbus_Statemachine|RBUS_STATEMACHINE_Conf_Rutine                        ; LABCELL_X30_Y13_N27  ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_STATEMACHINE:Rbus_Statemachine|RBUS_STATEMACHINE_Counter_Input_Clr                  ; LABCELL_X36_Y6_N6    ; 19      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_STATEMACHINE:Rbus_Statemachine|State_Register.State_Configuring0                    ; FF_X36_Y5_N14        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RBUS:Rbus|RBUS_STATEMACHINE:Rbus_Statemachine|WideOr5                                              ; LABCELL_X31_Y9_N42   ; 8       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; WREG:Wreg0|Internal_Register[4]~0                                                                  ; LABCELL_X21_Y22_N21  ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; WREG:Wreg10|Internal_Register[14]~0                                                                ; LABCELL_X21_Y22_N24  ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; WREG:Wreg11|Internal_Register[8]~0                                                                 ; LABCELL_X21_Y22_N12  ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; WREG:Wreg12|Internal_Register[2]~0                                                                 ; LABCELL_X21_Y22_N33  ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; WREG:Wreg13|Internal_Register[15]~0                                                                ; LABCELL_X21_Y22_N15  ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; WREG:Wreg14|Internal_Register[1]~0                                                                 ; LABCELL_X21_Y22_N42  ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; WREG:Wreg15|Internal_Register[4]~1                                                                 ; LABCELL_X21_Y22_N39  ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; WREG:Wreg16|Internal_Register[1]~0                                                                 ; LABCELL_X11_Y17_N45  ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; WREG:Wreg17|Internal_Register[4]~1                                                                 ; LABCELL_X15_Y14_N48  ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; WREG:Wreg18|Internal_Register[15]~0                                                                ; LABCELL_X15_Y14_N42  ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; WREG:Wreg19|Internal_Register[15]~0                                                                ; LABCELL_X11_Y17_N36  ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; WREG:Wreg1|Internal_Register[15]~0                                                                 ; LABCELL_X21_Y22_N0   ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; WREG:Wreg20|Internal_Register[7]~0                                                                 ; LABCELL_X15_Y14_N51  ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; WREG:Wreg21|Internal_Register[14]~1                                                                ; LABCELL_X15_Y14_N57  ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; WREG:Wreg22|Internal_Register[0]~0                                                                 ; LABCELL_X15_Y14_N27  ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; WREG:Wreg23|Internal_Register[8]~0                                                                 ; LABCELL_X15_Y14_N6   ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; WREG:Wreg24|Internal_Register[15]~0                                                                ; LABCELL_X15_Y14_N18  ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; WREG:Wreg25|Internal_Register[12]~1                                                                ; LABCELL_X15_Y14_N3   ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; WREG:Wreg26|Internal_Register[0]~0                                                                 ; LABCELL_X15_Y14_N24  ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; WREG:Wreg27|Internal_Register[14]~0                                                                ; LABCELL_X15_Y14_N0   ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; WREG:Wreg28|Internal_Register[8]~1                                                                 ; LABCELL_X15_Y14_N36  ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; WREG:Wreg29|Internal_Register[5]~1                                                                 ; LABCELL_X15_Y14_N21  ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; WREG:Wreg2|Internal_Register[2]~0                                                                  ; LABCELL_X21_Y22_N3   ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; WREG:Wreg30|Internal_Register[13]~2                                                                ; LABCELL_X15_Y14_N30  ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; WREG:Wreg31|Internal_Register[5]~0                                                                 ; LABCELL_X15_Y14_N12  ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; WREG:Wreg32|Internal_Register[13]~0                                                                ; MLABCELL_X19_Y18_N54 ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; WREG:Wreg33|Internal_Register[5]~0                                                                 ; MLABCELL_X19_Y18_N24 ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; WREG:Wreg34|Internal_Register[6]~0                                                                 ; MLABCELL_X19_Y18_N57 ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; WREG:Wreg35|Internal_Register[10]~1                                                                ; MLABCELL_X19_Y18_N27 ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; WREG:Wreg3|Internal_Register[8]~0                                                                  ; LABCELL_X21_Y22_N27  ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; WREG:Wreg4|Internal_Register[12]~0                                                                 ; LABCELL_X21_Y22_N48  ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; WREG:Wreg5|Internal_Register[0]~0                                                                  ; LABCELL_X21_Y22_N54  ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; WREG:Wreg6|Internal_Register[8]~0                                                                  ; LABCELL_X21_Y22_N57  ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; WREG:Wreg7|Internal_Register[12]~0                                                                 ; LABCELL_X21_Y22_N18  ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; WREG:Wreg8|Internal_Register[2]~0                                                                  ; LABCELL_X21_Y22_N30  ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; WREG:Wreg9|Internal_Register[7]~0                                                                  ; LABCELL_X21_Y22_N36  ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------+----------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                   ;
+--------------------+----------+---------+----------------------+------------------+---------------------------+
; Name               ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------+----------+---------+----------------------+------------------+---------------------------+
; ACCELERATOR_Clk_50 ; PIN_V11  ; 3852    ; Global Clock         ; GCLK6            ; --                        ;
+--------------------+----------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                      ;
+----------------------------------------------------------------------------+---------+
; Name                                                                       ; Fan-Out ;
+----------------------------------------------------------------------------+---------+
; PEDC:Pedc|PEDC_STATEMACHINE:Pedc_Statemachine|State_Register.State_started ; 578     ;
; PEDC:Pedc|PEDC_OutReg_Set~0                                                ; 576     ;
+----------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+----------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                                                                      ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF  ; Location                         ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+---------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+----------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; FIFO:Ofifo0|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Single Clock ; 720          ; 16           ; 720          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 11520 ; 720                         ; 16                          ; 720                         ; 16                          ; 11520               ; 2           ; 0     ; None ; M10K_X39_Y8_N0, M10K_X39_Y7_N0   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; FIFO:Ofifo10|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Simple Dual Port ; Single Clock ; 720          ; 16           ; 720          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 11520 ; 720                         ; 16                          ; 720                         ; 16                          ; 11520               ; 2           ; 0     ; None ; M10K_X29_Y33_N0, M10K_X29_Y32_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; FIFO:Ofifo11|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Simple Dual Port ; Single Clock ; 720          ; 16           ; 720          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 11520 ; 720                         ; 16                          ; 720                         ; 16                          ; 11520               ; 2           ; 0     ; None ; M10K_X20_Y33_N0, M10K_X20_Y32_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; FIFO:Ofifo12|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Simple Dual Port ; Single Clock ; 720          ; 16           ; 720          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 11520 ; 720                         ; 16                          ; 720                         ; 16                          ; 11520               ; 2           ; 0     ; None ; M10K_X12_Y32_N0, M10K_X12_Y33_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; FIFO:Ofifo13|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Simple Dual Port ; Single Clock ; 720          ; 16           ; 720          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 11520 ; 720                         ; 16                          ; 720                         ; 16                          ; 11520               ; 2           ; 0     ; None ; M10K_X12_Y31_N0, M10K_X20_Y31_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; FIFO:Ofifo14|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Simple Dual Port ; Single Clock ; 720          ; 16           ; 720          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 11520 ; 720                         ; 16                          ; 720                         ; 16                          ; 11520               ; 2           ; 0     ; None ; M10K_X20_Y29_N0, M10K_X29_Y29_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; FIFO:Ofifo15|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Simple Dual Port ; Single Clock ; 720          ; 16           ; 720          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 11520 ; 720                         ; 16                          ; 720                         ; 16                          ; 11520               ; 2           ; 0     ; None ; M10K_X20_Y25_N0, M10K_X20_Y26_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; FIFO:Ofifo16|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Simple Dual Port ; Single Clock ; 720          ; 16           ; 720          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 11520 ; 720                         ; 16                          ; 720                         ; 16                          ; 11520               ; 2           ; 0     ; None ; M10K_X12_Y25_N0, M10K_X12_Y24_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; FIFO:Ofifo17|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Simple Dual Port ; Single Clock ; 720          ; 16           ; 720          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 11520 ; 720                         ; 16                          ; 720                         ; 16                          ; 11520               ; 2           ; 0     ; None ; M10K_X20_Y22_N0, M10K_X20_Y21_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; FIFO:Ofifo18|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Simple Dual Port ; Single Clock ; 720          ; 16           ; 720          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 11520 ; 720                         ; 16                          ; 720                         ; 16                          ; 11520               ; 2           ; 0     ; None ; M10K_X20_Y19_N0, M10K_X20_Y20_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; FIFO:Ofifo19|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Simple Dual Port ; Single Clock ; 720          ; 16           ; 720          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 11520 ; 720                         ; 16                          ; 720                         ; 16                          ; 11520               ; 2           ; 0     ; None ; M10K_X12_Y17_N0, M10K_X12_Y16_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; FIFO:Ofifo1|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Single Clock ; 720          ; 16           ; 720          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 11520 ; 720                         ; 16                          ; 720                         ; 16                          ; 11520               ; 2           ; 0     ; None ; M10K_X29_Y10_N0, M10K_X29_Y12_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; FIFO:Ofifo20|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Simple Dual Port ; Single Clock ; 720          ; 16           ; 720          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 11520 ; 720                         ; 16                          ; 720                         ; 16                          ; 11520               ; 2           ; 0     ; None ; M10K_X20_Y10_N0, M10K_X12_Y10_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; FIFO:Ofifo21|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Simple Dual Port ; Single Clock ; 720          ; 16           ; 720          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 11520 ; 720                         ; 16                          ; 720                         ; 16                          ; 11520               ; 2           ; 0     ; None ; M10K_X12_Y9_N0, M10K_X12_Y8_N0   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; FIFO:Ofifo22|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Simple Dual Port ; Single Clock ; 720          ; 16           ; 720          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 11520 ; 720                         ; 16                          ; 720                         ; 16                          ; 11520               ; 2           ; 0     ; None ; M10K_X12_Y6_N0, M10K_X12_Y5_N0   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; FIFO:Ofifo23|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Simple Dual Port ; Single Clock ; 720          ; 16           ; 720          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 11520 ; 720                         ; 16                          ; 720                         ; 16                          ; 11520               ; 2           ; 0     ; None ; M10K_X12_Y1_N0, M10K_X20_Y1_N0   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; FIFO:Ofifo24|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Simple Dual Port ; Single Clock ; 720          ; 16           ; 720          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 11520 ; 720                         ; 16                          ; 720                         ; 16                          ; 11520               ; 2           ; 0     ; None ; M10K_X12_Y3_N0, M10K_X12_Y4_N0   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; FIFO:Ofifo25|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Simple Dual Port ; Single Clock ; 720          ; 16           ; 720          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 11520 ; 720                         ; 16                          ; 720                         ; 16                          ; 11520               ; 2           ; 0     ; None ; M10K_X20_Y8_N0, M10K_X12_Y7_N0   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; FIFO:Ofifo26|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Simple Dual Port ; Single Clock ; 720          ; 16           ; 720          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 11520 ; 720                         ; 16                          ; 720                         ; 16                          ; 11520               ; 2           ; 0     ; None ; M10K_X12_Y11_N0, M10K_X20_Y11_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; FIFO:Ofifo27|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Simple Dual Port ; Single Clock ; 720          ; 16           ; 720          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 11520 ; 720                         ; 16                          ; 720                         ; 16                          ; 11520               ; 2           ; 0     ; None ; M10K_X12_Y15_N0, M10K_X12_Y13_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; FIFO:Ofifo28|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Simple Dual Port ; Single Clock ; 720          ; 16           ; 720          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 11520 ; 720                         ; 16                          ; 720                         ; 16                          ; 11520               ; 2           ; 0     ; None ; M10K_X20_Y15_N0, M10K_X20_Y14_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; FIFO:Ofifo29|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Simple Dual Port ; Single Clock ; 720          ; 16           ; 720          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 11520 ; 720                         ; 16                          ; 720                         ; 16                          ; 11520               ; 2           ; 0     ; None ; M10K_X29_Y15_N0, M10K_X20_Y13_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; FIFO:Ofifo2|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Single Clock ; 720          ; 16           ; 720          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 11520 ; 720                         ; 16                          ; 720                         ; 16                          ; 11520               ; 2           ; 0     ; None ; M10K_X39_Y13_N0, M10K_X39_Y12_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; FIFO:Ofifo30|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Simple Dual Port ; Single Clock ; 720          ; 16           ; 720          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 11520 ; 720                         ; 16                          ; 720                         ; 16                          ; 11520               ; 2           ; 0     ; None ; M10K_X29_Y11_N0, M10K_X29_Y9_N0  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; FIFO:Ofifo31|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Simple Dual Port ; Single Clock ; 720          ; 16           ; 720          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 11520 ; 720                         ; 16                          ; 720                         ; 16                          ; 11520               ; 2           ; 0     ; None ; M10K_X20_Y9_N0, M10K_X20_Y7_N0   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; FIFO:Ofifo32|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Simple Dual Port ; Single Clock ; 720          ; 16           ; 720          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 11520 ; 720                         ; 16                          ; 720                         ; 16                          ; 11520               ; 2           ; 0     ; None ; M10K_X20_Y5_N0, M10K_X20_Y6_N0   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; FIFO:Ofifo33|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Simple Dual Port ; Single Clock ; 720          ; 16           ; 720          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 11520 ; 720                         ; 16                          ; 720                         ; 16                          ; 11520               ; 2           ; 0     ; None ; M10K_X20_Y3_N0, M10K_X20_Y4_N0   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; FIFO:Ofifo34|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Simple Dual Port ; Single Clock ; 720          ; 16           ; 720          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 11520 ; 720                         ; 16                          ; 720                         ; 16                          ; 11520               ; 2           ; 0     ; None ; M10K_X20_Y2_N0, M10K_X29_Y1_N0   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; FIFO:Ofifo35|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Simple Dual Port ; Single Clock ; 720          ; 16           ; 720          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 11520 ; 720                         ; 16                          ; 720                         ; 16                          ; 11520               ; 2           ; 0     ; None ; M10K_X29_Y3_N0, M10K_X29_Y4_N0   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; FIFO:Ofifo3|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Single Clock ; 720          ; 16           ; 720          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 11520 ; 720                         ; 16                          ; 720                         ; 16                          ; 11520               ; 2           ; 0     ; None ; M10K_X39_Y14_N0, M10K_X39_Y15_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; FIFO:Ofifo4|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Single Clock ; 720          ; 16           ; 720          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 11520 ; 720                         ; 16                          ; 720                         ; 16                          ; 11520               ; 2           ; 0     ; None ; M10K_X29_Y17_N0, M10K_X29_Y16_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; FIFO:Ofifo5|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Single Clock ; 720          ; 16           ; 720          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 11520 ; 720                         ; 16                          ; 720                         ; 16                          ; 11520               ; 2           ; 0     ; None ; M10K_X20_Y18_N0, M10K_X29_Y18_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; FIFO:Ofifo6|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Single Clock ; 720          ; 16           ; 720          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 11520 ; 720                         ; 16                          ; 720                         ; 16                          ; 11520               ; 2           ; 0     ; None ; M10K_X29_Y20_N0, M10K_X29_Y21_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; FIFO:Ofifo7|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Single Clock ; 720          ; 16           ; 720          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 11520 ; 720                         ; 16                          ; 720                         ; 16                          ; 11520               ; 2           ; 0     ; None ; M10K_X20_Y24_N0, M10K_X20_Y23_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; FIFO:Ofifo8|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Single Clock ; 720          ; 16           ; 720          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 11520 ; 720                         ; 16                          ; 720                         ; 16                          ; 11520               ; 2           ; 0     ; None ; M10K_X29_Y28_N0, M10K_X29_Y27_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; FIFO:Ofifo9|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Single Clock ; 720          ; 16           ; 720          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 11520 ; 720                         ; 16                          ; 720                         ; 16                          ; 11520               ; 2           ; 0     ; None ; M10K_X20_Y30_N0, M10K_X20_Y28_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; MEMORIES_CHANNEL:Memories_Channel|CHANNEL_MEM:Chmem1|altsyncram:Ram_Array_rtl_0|altsyncram_ubn1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 1024                        ; 16                          ; 1024                        ; 16                          ; 16384               ; 2           ; 0     ; None ; M10K_X62_Y4_N0, M10K_X62_Y3_N0   ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; MEMORIES_CHANNEL:Memories_Channel|CHANNEL_MEM:Chmem2|altsyncram:Ram_Array_rtl_0|altsyncram_ubn1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 1024                        ; 16                          ; 1024                        ; 16                          ; 16384               ; 2           ; 0     ; None ; M10K_X57_Y4_N0, M10K_X57_Y2_N0   ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; MEMORIES_CHANNEL:Memories_Channel|CHANNEL_MEM:Chmem3|altsyncram:Ram_Array_rtl_0|altsyncram_ubn1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 1024                        ; 16                          ; 1024                        ; 16                          ; 16384               ; 2           ; 0     ; None ; M10K_X57_Y3_N0, M10K_X57_Y1_N0   ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; OWMC:Owmc|RAM:OWM|altsyncram:Ram_Array_rtl_0|altsyncram_o6n1:auto_generated|ALTSYNCRAM                                    ; AUTO ; Simple Dual Port ; Single Clock ; 507          ; 16           ; 507          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 8112  ; 507                         ; 16                          ; 507                         ; 16                          ; 8112                ; 1           ; 0     ; None ; M10K_X29_Y5_N0                   ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
+---------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+----------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Independent 9x9                 ; 2           ;
; Two Independent 18x18           ; 3           ;
; Independent 18x18 plus 36       ; 35          ;
; Independent 27x27               ; 1           ;
; Total number of DSP blocks      ; 41          ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 41          ;
+---------------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-----------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                        ; Mode                      ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+-----------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; CALC_UNIT:Calc_Unit|Mult4~8 ; Two Independent 18x18     ; DSP_X34_Y1_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; CALC_UNIT:Calc_Unit|Mult1~8 ; Independent 27x27         ; DSP_X52_Y3_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; CALC_UNIT:Calc_Unit|Mult2~8 ; Independent 9x9           ; DSP_X52_Y5_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; CALC_UNIT:Calc_Unit|Mult3~8 ; Independent 9x9           ; DSP_X34_Y3_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; CALC_UNIT:Calc_Unit|Mult0~8 ; Two Independent 18x18     ; DSP_X52_Y1_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; PE:Pe31|Mult0~mac           ; Independent 18x18 plus 36 ; DSP_X24_Y9_N0  ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; PE:Pe32|Mult0~mac           ; Independent 18x18 plus 36 ; DSP_X24_Y7_N0  ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; PE:Pe33|Mult0~mac           ; Independent 18x18 plus 36 ; DSP_X24_Y5_N0  ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; PE:Pe34|Mult0~mac           ; Independent 18x18 plus 36 ; DSP_X24_Y1_N0  ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; PE:Pe15|Mult0~mac           ; Independent 18x18 plus 36 ; DSP_X16_Y29_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; PE:Pe23|Mult0~mac           ; Independent 18x18 plus 36 ; DSP_X16_Y3_N0  ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; PE:Pe19|Mult0~mac           ; Independent 18x18 plus 36 ; DSP_X16_Y19_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; PE:Pe27|Mult0~mac           ; Independent 18x18 plus 36 ; DSP_X16_Y13_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; PE:Pe16|Mult0~mac           ; Independent 18x18 plus 36 ; DSP_X16_Y27_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; PE:Pe24|Mult0~mac           ; Independent 18x18 plus 36 ; DSP_X16_Y1_N0  ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; PE:Pe20|Mult0~mac           ; Independent 18x18 plus 36 ; DSP_X16_Y17_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; PE:Pe28|Mult0~mac           ; Independent 18x18 plus 36 ; DSP_X16_Y15_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; PE:Pe17|Mult0~mac           ; Independent 18x18 plus 36 ; DSP_X16_Y25_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; PE:Pe25|Mult0~mac           ; Independent 18x18 plus 36 ; DSP_X16_Y7_N0  ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; PE:Pe21|Mult0~mac           ; Independent 18x18 plus 36 ; DSP_X16_Y9_N0  ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; PE:Pe29|Mult0~mac           ; Independent 18x18 plus 36 ; DSP_X24_Y15_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; PE:Pe18|Mult0~mac           ; Independent 18x18 plus 36 ; DSP_X16_Y23_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; PE:Pe26|Mult0~mac           ; Independent 18x18 plus 36 ; DSP_X16_Y11_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; PE:Pe22|Mult0~mac           ; Independent 18x18 plus 36 ; DSP_X16_Y5_N0  ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; PE:Pe30|Mult0~mac           ; Independent 18x18 plus 36 ; DSP_X24_Y11_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; PE:Pe0|Mult0~8              ; Two Independent 18x18     ; DSP_X34_Y7_N0  ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; PE:Pe1|Mult0~mac            ; Independent 18x18 plus 36 ; DSP_X34_Y9_N0  ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; PE:Pe2|Mult0~mac            ; Independent 18x18 plus 36 ; DSP_X34_Y11_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; PE:Pe7|Mult0~mac            ; Independent 18x18 plus 36 ; DSP_X24_Y23_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; PE:Pe8|Mult0~mac            ; Independent 18x18 plus 36 ; DSP_X24_Y27_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; PE:Pe9|Mult0~mac            ; Independent 18x18 plus 36 ; DSP_X24_Y29_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; PE:Pe10|Mult0~mac           ; Independent 18x18 plus 36 ; DSP_X24_Y31_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; PE:Pe3|Mult0~mac            ; Independent 18x18 plus 36 ; DSP_X34_Y13_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; PE:Pe4|Mult0~mac            ; Independent 18x18 plus 36 ; DSP_X34_Y15_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; PE:Pe5|Mult0~mac            ; Independent 18x18 plus 36 ; DSP_X24_Y17_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; PE:Pe6|Mult0~mac            ; Independent 18x18 plus 36 ; DSP_X24_Y19_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; PE:Pe11|Mult0~mac           ; Independent 18x18 plus 36 ; DSP_X24_Y33_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; PE:Pe12|Mult0~mac           ; Independent 18x18 plus 36 ; DSP_X16_Y35_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; PE:Pe13|Mult0~mac           ; Independent 18x18 plus 36 ; DSP_X16_Y33_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; PE:Pe14|Mult0~mac           ; Independent 18x18 plus 36 ; DSP_X16_Y31_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; PE:Pe35|Mult0~mac           ; Independent 18x18 plus 36 ; DSP_X24_Y3_N0  ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+-----------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 16,021 / 130,276 ( 12 % ) ;
; C12 interconnects                           ; 515 / 6,848 ( 8 % )       ;
; C2 interconnects                            ; 6,394 / 51,436 ( 12 % )   ;
; C4 interconnects                            ; 3,472 / 25,120 ( 14 % )   ;
; DQS bus muxes                               ; 0 / 19 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 19 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 19 ( 0 % )            ;
; Direct links                                ; 1,054 / 130,276 ( < 1 % ) ;
; Global clocks                               ; 1 / 16 ( 6 % )            ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 12 ( 0 % )            ;
; Local interconnects                         ; 2,430 / 31,760 ( 8 % )    ;
; Quadrant clocks                             ; 0 / 72 ( 0 % )            ;
; R14 interconnects                           ; 459 / 6,046 ( 8 % )       ;
; R14/C12 interconnect drivers                ; 798 / 8,584 ( 9 % )       ;
; R3 interconnects                            ; 8,054 / 56,712 ( 14 % )   ;
; R6 interconnects                            ; 11,765 / 131,000 ( 9 % )  ;
; Spine clocks                                ; 5 / 150 ( 3 % )           ;
; Wire stub REs                               ; 0 / 6,650 ( 0 % )         ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Pin/Rules                   ; IO_000002    ; IO_000001    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000047    ; IO_000046    ; IO_000045    ; IO_000027    ; IO_000026    ; IO_000024    ; IO_000023    ; IO_000022    ; IO_000021    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000034    ;
+-----------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Total Pass                  ; 0            ; 1            ; 1            ; 0            ; 0            ; 130       ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 35           ; 0            ; 0            ; 0            ; 0            ; 35           ; 0            ; 0            ; 0            ; 0            ; 35           ; 0            ; 130       ; 130       ; 0            ;
; Total Unchecked             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; Total Inapplicable          ; 130          ; 129          ; 129          ; 130          ; 130          ; 0         ; 129          ; 130          ; 130          ; 130          ; 130          ; 130          ; 130          ; 95           ; 130          ; 130          ; 130          ; 130          ; 95           ; 130          ; 130          ; 130          ; 130          ; 95           ; 130          ; 0         ; 0         ; 130          ;
; Total Fail                  ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; ACCELERATOR_DATA_OUT[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_DATA_OUT[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_DATA_OUT[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_DATA_OUT[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_DATA_OUT[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_DATA_OUT[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_DATA_OUT[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_DATA_OUT[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_DATA_OUT[8]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_DATA_OUT[9]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_DATA_OUT[10]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_DATA_OUT[11]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_DATA_OUT[12]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_DATA_OUT[13]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_DATA_OUT[14]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_DATA_OUT[15]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_MEM_ADDR[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_MEM_ADDR[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_MEM_ADDR[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_MEM_ADDR[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_MEM_ADDR[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_MEM_ADDR[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_MEM_ADDR[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_MEM_ADDR[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_MEM_ADDR[8]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_MEM_ADDR[9]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_MEM_ADDR[10]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_MEM_ADDR[11]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_MEM_ADDR[12]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_MEM_ADDR[13]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_MEM_ADDR[14]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_MEM_ADDR[15]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_MEM_WE          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_MEM_RE          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_FINISHED        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_Clk_50          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_IF_CHANNELS[0]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_IF_CHANNELS[1]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_ADDR_OFFSET[0]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_ADDR_OFFSET[1]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_ADDR_OFFSET[2]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_ADDR_OFFSET[3]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_ADDR_OFFSET[4]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_ADDR_OFFSET[5]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_ADDR_OFFSET[6]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_ADDR_OFFSET[7]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_ADDR_OFFSET[8]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_ADDR_OFFSET[9]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_ADDR_OFFSET[10] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_ADDR_OFFSET[11] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_ADDR_OFFSET[12] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_ADDR_OFFSET[13] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_ADDR_OFFSET[14] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_ADDR_OFFSET[15] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_SAME_W          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_IF_ROWS[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_IF_ROWS[9]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_IF_ROWS[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_IF_ROWS[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_IF_ROWS[8]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_IF_ROWS[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_IF_ROWS[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_IF_ROWS[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_IF_ROWS[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_IF_ROWS[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_IF_COLUMS[9]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_IF_COLUMS[10]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_IF_COLUMS[6]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_IF_COLUMS[7]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_IF_COLUMS[8]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_IF_COLUMS[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_IF_COLUMS[1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_IF_COLUMS[2]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_IF_COLUMS[3]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_IF_COLUMS[4]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_IF_COLUMS[5]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_FINISHED_OK     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_Reset           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_OF_ROWS[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_OF_ROWS[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_OF_ROWS[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_OF_ROWS[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_OF_ROWS[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_OF_ROWS[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_OF_ROWS[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_OF_ROWS[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_OF_ROWS[8]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_OF_ROWS[9]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_OF_COLUMS[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_OF_COLUMS[1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_OF_COLUMS[2]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_OF_COLUMS[3]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_OF_COLUMS[4]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_OF_COLUMS[5]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_OF_COLUMS[6]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_OF_COLUMS[7]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_OF_COLUMS[8]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_OF_COLUMS[9]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_OF_COLUMS[10]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_START           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_W_ROWS[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_W_ROWS[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_W_ROWS[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_W_ROWS[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_W_COLUMS[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_W_COLUMS[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_W_COLUMS[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_W_COLUMS[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_CONV_STRIDE[3]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_CONV_STRIDE[2]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_CONV_STRIDE[0]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_CONV_STRIDE[1]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_W_CHANNELS[0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_W_CHANNELS[1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_DATA_IN[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_DATA_IN[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_DATA_IN[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_DATA_IN[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_DATA_IN[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_DATA_IN[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_DATA_IN[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_DATA_IN[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_DATA_IN[8]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_DATA_IN[9]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_DATA_IN[10]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_DATA_IN[11]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_DATA_IN[12]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_DATA_IN[13]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_DATA_IN[14]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ACCELERATOR_DATA_IN[15]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
+-----------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                 ;
+--------------------+----------------------+-------------------+
; Source Clock(s)    ; Destination Clock(s) ; Delay Added in ns ;
+--------------------+----------------------+-------------------+
; ACCELERATOR_Clk_50 ; ACCELERATOR_Clk_50   ; 350.3             ;
; I/O                ; ACCELERATOR_Clk_50   ; 18.1              ;
+--------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                        ;
+-----------------------+----------------------------------------------------------------------------------------------------------+-------------------+
; Source Register       ; Destination Register                                                                                     ; Delay Added in ns ;
+-----------------------+----------------------------------------------------------------------------------------------------------+-------------------+
; ACCELERATOR_Clk_50    ; OMDC:Omdc|COUNTER_LOAD_NEG:Counter_Eqst|counter[3]                                                       ; 1.369             ;
; FIFO:Ofifo3|Wrptr[9]  ; FIFO:Ofifo3|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0  ; 0.625             ;
; FIFO:Ofifo3|Wrptr[8]  ; FIFO:Ofifo3|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0  ; 0.622             ;
; FIFO:Ofifo28|Wrptr[9] ; FIFO:Ofifo28|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0 ; 0.621             ;
; FIFO:Ofifo26|Wrptr[9] ; FIFO:Ofifo26|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0 ; 0.621             ;
; FIFO:Ofifo26|Wrptr[0] ; FIFO:Ofifo26|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0 ; 0.621             ;
; FIFO:Ofifo28|Wrptr[8] ; FIFO:Ofifo28|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0 ; 0.620             ;
; FIFO:Ofifo26|Wrptr[8] ; FIFO:Ofifo26|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0 ; 0.620             ;
; FIFO:Ofifo5|Wrptr[9]  ; FIFO:Ofifo5|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0  ; 0.620             ;
; FIFO:Ofifo5|Wrptr[0]  ; FIFO:Ofifo5|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0  ; 0.620             ;
; FIFO:Ofifo3|Wrptr[7]  ; FIFO:Ofifo3|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0  ; 0.619             ;
; FIFO:Ofifo3|Wrptr[6]  ; FIFO:Ofifo3|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0  ; 0.619             ;
; FIFO:Ofifo3|Wrptr[5]  ; FIFO:Ofifo3|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0  ; 0.619             ;
; FIFO:Ofifo3|Wrptr[3]  ; FIFO:Ofifo3|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0  ; 0.619             ;
; FIFO:Ofifo3|Wrptr[2]  ; FIFO:Ofifo3|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0  ; 0.619             ;
; FIFO:Ofifo3|Wrptr[1]  ; FIFO:Ofifo3|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0  ; 0.619             ;
; FIFO:Ofifo3|Wrptr[0]  ; FIFO:Ofifo3|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0  ; 0.619             ;
; FIFO:Ofifo3|Wrptr[4]  ; FIFO:Ofifo3|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0  ; 0.619             ;
; FIFO:Ofifo12|Wrptr[9] ; FIFO:Ofifo12|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a9~porta_address_reg0  ; 0.618             ;
; FIFO:Ofifo10|Wrptr[7] ; FIFO:Ofifo10|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0 ; 0.617             ;
; FIFO:Ofifo10|Wrptr[6] ; FIFO:Ofifo10|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0 ; 0.617             ;
; FIFO:Ofifo10|Wrptr[9] ; FIFO:Ofifo10|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0 ; 0.617             ;
; FIFO:Ofifo10|Wrptr[3] ; FIFO:Ofifo10|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0 ; 0.617             ;
; FIFO:Ofifo10|Wrptr[1] ; FIFO:Ofifo10|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0 ; 0.617             ;
; FIFO:Ofifo10|Wrptr[0] ; FIFO:Ofifo10|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0 ; 0.617             ;
; FIFO:Ofifo8|Wrptr[7]  ; FIFO:Ofifo8|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0  ; 0.617             ;
; FIFO:Ofifo8|Wrptr[6]  ; FIFO:Ofifo8|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0  ; 0.617             ;
; FIFO:Ofifo8|Wrptr[9]  ; FIFO:Ofifo8|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0  ; 0.617             ;
; FIFO:Ofifo8|Wrptr[3]  ; FIFO:Ofifo8|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0  ; 0.617             ;
; FIFO:Ofifo8|Wrptr[1]  ; FIFO:Ofifo8|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0  ; 0.617             ;
; FIFO:Ofifo8|Wrptr[0]  ; FIFO:Ofifo8|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0  ; 0.617             ;
; FIFO:Ofifo5|Wrptr[8]  ; FIFO:Ofifo5|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0  ; 0.617             ;
; FIFO:Ofifo28|Wrptr[7] ; FIFO:Ofifo28|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0 ; 0.615             ;
; FIFO:Ofifo28|Wrptr[6] ; FIFO:Ofifo28|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0 ; 0.615             ;
; FIFO:Ofifo28|Wrptr[5] ; FIFO:Ofifo28|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0 ; 0.615             ;
; FIFO:Ofifo28|Wrptr[3] ; FIFO:Ofifo28|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0 ; 0.615             ;
; FIFO:Ofifo28|Wrptr[2] ; FIFO:Ofifo28|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0 ; 0.615             ;
; FIFO:Ofifo28|Wrptr[1] ; FIFO:Ofifo28|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0 ; 0.615             ;
; FIFO:Ofifo28|Wrptr[0] ; FIFO:Ofifo28|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0 ; 0.615             ;
; FIFO:Ofifo28|Wrptr[4] ; FIFO:Ofifo28|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0 ; 0.615             ;
; FIFO:Ofifo26|Wrptr[7] ; FIFO:Ofifo26|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0 ; 0.615             ;
; FIFO:Ofifo26|Wrptr[6] ; FIFO:Ofifo26|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0 ; 0.615             ;
; FIFO:Ofifo26|Wrptr[5] ; FIFO:Ofifo26|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0 ; 0.615             ;
; FIFO:Ofifo26|Wrptr[3] ; FIFO:Ofifo26|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0 ; 0.615             ;
; FIFO:Ofifo26|Wrptr[2] ; FIFO:Ofifo26|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0 ; 0.615             ;
; FIFO:Ofifo26|Wrptr[1] ; FIFO:Ofifo26|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0 ; 0.615             ;
; FIFO:Ofifo26|Wrptr[4] ; FIFO:Ofifo26|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0 ; 0.615             ;
; FIFO:Ofifo19|Wrptr[7] ; FIFO:Ofifo19|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a9~porta_address_reg0  ; 0.615             ;
; FIFO:Ofifo19|Wrptr[6] ; FIFO:Ofifo19|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a9~porta_address_reg0  ; 0.615             ;
; FIFO:Ofifo19|Wrptr[9] ; FIFO:Ofifo19|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a9~porta_address_reg0  ; 0.615             ;
; FIFO:Ofifo19|Wrptr[3] ; FIFO:Ofifo19|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a9~porta_address_reg0  ; 0.615             ;
; FIFO:Ofifo19|Wrptr[1] ; FIFO:Ofifo19|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a9~porta_address_reg0  ; 0.615             ;
; FIFO:Ofifo16|Wrptr[7] ; FIFO:Ofifo16|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a9~porta_address_reg0  ; 0.615             ;
; FIFO:Ofifo16|Wrptr[6] ; FIFO:Ofifo16|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a9~porta_address_reg0  ; 0.615             ;
; FIFO:Ofifo16|Wrptr[9] ; FIFO:Ofifo16|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a9~porta_address_reg0  ; 0.615             ;
; FIFO:Ofifo16|Wrptr[3] ; FIFO:Ofifo16|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a9~porta_address_reg0  ; 0.615             ;
; FIFO:Ofifo16|Wrptr[1] ; FIFO:Ofifo16|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a9~porta_address_reg0  ; 0.615             ;
; FIFO:Ofifo12|Wrptr[8] ; FIFO:Ofifo12|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a9~porta_address_reg0  ; 0.615             ;
; FIFO:Ofifo12|Wrptr[0] ; FIFO:Ofifo12|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a9~porta_address_reg0  ; 0.615             ;
; FIFO:Ofifo10|Wrptr[8] ; FIFO:Ofifo10|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0 ; 0.614             ;
; FIFO:Ofifo10|Wrptr[5] ; FIFO:Ofifo10|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0 ; 0.614             ;
; FIFO:Ofifo10|Wrptr[2] ; FIFO:Ofifo10|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0 ; 0.614             ;
; FIFO:Ofifo8|Wrptr[8]  ; FIFO:Ofifo8|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0  ; 0.614             ;
; FIFO:Ofifo8|Wrptr[5]  ; FIFO:Ofifo8|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0  ; 0.614             ;
; FIFO:Ofifo8|Wrptr[2]  ; FIFO:Ofifo8|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0  ; 0.614             ;
; FIFO:Ofifo5|Wrptr[7]  ; FIFO:Ofifo5|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0  ; 0.614             ;
; FIFO:Ofifo5|Wrptr[6]  ; FIFO:Ofifo5|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0  ; 0.614             ;
; FIFO:Ofifo5|Wrptr[5]  ; FIFO:Ofifo5|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0  ; 0.614             ;
; FIFO:Ofifo5|Wrptr[3]  ; FIFO:Ofifo5|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0  ; 0.614             ;
; FIFO:Ofifo5|Wrptr[2]  ; FIFO:Ofifo5|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0  ; 0.614             ;
; FIFO:Ofifo5|Wrptr[1]  ; FIFO:Ofifo5|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0  ; 0.614             ;
; FIFO:Ofifo5|Wrptr[4]  ; FIFO:Ofifo5|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0  ; 0.614             ;
; FIFO:Ofifo10|Wrptr[4] ; FIFO:Ofifo10|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0 ; 0.613             ;
; FIFO:Ofifo8|Wrptr[4]  ; FIFO:Ofifo8|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0  ; 0.613             ;
; FIFO:Ofifo19|Wrptr[8] ; FIFO:Ofifo19|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a9~porta_address_reg0  ; 0.612             ;
; FIFO:Ofifo19|Wrptr[5] ; FIFO:Ofifo19|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a9~porta_address_reg0  ; 0.612             ;
; FIFO:Ofifo19|Wrptr[2] ; FIFO:Ofifo19|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a9~porta_address_reg0  ; 0.612             ;
; FIFO:Ofifo19|Wrptr[0] ; FIFO:Ofifo19|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a9~porta_address_reg0  ; 0.612             ;
; FIFO:Ofifo16|Wrptr[8] ; FIFO:Ofifo16|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a9~porta_address_reg0  ; 0.612             ;
; FIFO:Ofifo16|Wrptr[5] ; FIFO:Ofifo16|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a9~porta_address_reg0  ; 0.612             ;
; FIFO:Ofifo16|Wrptr[2] ; FIFO:Ofifo16|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a9~porta_address_reg0  ; 0.612             ;
; FIFO:Ofifo16|Wrptr[0] ; FIFO:Ofifo16|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a9~porta_address_reg0  ; 0.612             ;
; FIFO:Ofifo12|Wrptr[7] ; FIFO:Ofifo12|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a9~porta_address_reg0  ; 0.612             ;
; FIFO:Ofifo12|Wrptr[6] ; FIFO:Ofifo12|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a9~porta_address_reg0  ; 0.612             ;
; FIFO:Ofifo12|Wrptr[5] ; FIFO:Ofifo12|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a9~porta_address_reg0  ; 0.612             ;
; FIFO:Ofifo12|Wrptr[3] ; FIFO:Ofifo12|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a9~porta_address_reg0  ; 0.612             ;
; FIFO:Ofifo12|Wrptr[2] ; FIFO:Ofifo12|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a9~porta_address_reg0  ; 0.612             ;
; FIFO:Ofifo12|Wrptr[1] ; FIFO:Ofifo12|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a9~porta_address_reg0  ; 0.612             ;
; FIFO:Ofifo12|Wrptr[4] ; FIFO:Ofifo12|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a9~porta_address_reg0  ; 0.612             ;
; FIFO:Ofifo19|Wrptr[4] ; FIFO:Ofifo19|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a9~porta_address_reg0  ; 0.611             ;
; FIFO:Ofifo16|Wrptr[4] ; FIFO:Ofifo16|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a9~porta_address_reg0  ; 0.611             ;
; FIFO:Ofifo33|Wrptr[9] ; FIFO:Ofifo33|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a9~porta_address_reg0  ; 0.608             ;
; FIFO:Ofifo23|Wrptr[9] ; FIFO:Ofifo23|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0 ; 0.608             ;
; FIFO:Ofifo23|Wrptr[0] ; FIFO:Ofifo23|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0 ; 0.608             ;
; FIFO:Ofifo24|Wrptr[0] ; FIFO:Ofifo24|Wrptr[8]                                                                                    ; 0.607             ;
; FIFO:Ofifo21|Wrptr[0] ; FIFO:Ofifo21|Wrptr[8]                                                                                    ; 0.607             ;
; FIFO:Ofifo33|Wrptr[8] ; FIFO:Ofifo33|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a9~porta_address_reg0  ; 0.607             ;
; FIFO:Ofifo33|Wrptr[0] ; FIFO:Ofifo33|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a9~porta_address_reg0  ; 0.607             ;
; FIFO:Ofifo23|Wrptr[8] ; FIFO:Ofifo23|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0 ; 0.607             ;
; FIFO:Ofifo0|Wrptr[7]  ; FIFO:Ofifo0|altsyncram:Fifo_Array_rtl_0|altsyncram_frk1:auto_generated|ram_block1a15~porta_address_reg0  ; 0.605             ;
+-----------------------+----------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CSEMA4U23C6 for design "HardwareAccelerator"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 129 pins of 130 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): ACCELERATOR_Clk_50~inputCLKENA0 with 5459 fanout uses global clock CLKCTRL_G6
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Info (332104): Reading SDC File: 'HardwareAccelerator.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000 ACCELERATOR_Clk_50
Info (176235): Finished register packing
    Extra Info (176218): Packed 576 registers into blocks of type DSP block
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:12
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:34
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:30
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 10% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 27% of the available device resources in the region that extends from location X23_Y12 to location X33_Y23
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:56
Info (11888): Total time spent on timing analysis during the Fitter is 55.33 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:25
Info (144001): Generated suppressed messages file /home/krisv/Documentos/Tesis-2021-2/CNN_ Accelerator/hardware/synthesis/output_files/HardwareAccelerator.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 1848 megabytes
    Info: Processing ended: Wed Oct 27 01:06:57 2021
    Info: Elapsed time: 00:03:32
    Info: Total CPU time (on all processors): 00:08:46


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/krisv/Documentos/Tesis-2021-2/CNN_ Accelerator/hardware/synthesis/output_files/HardwareAccelerator.fit.smsg.


