## 四大法宝
always
if-else
case
assign

## 禁止出现（都是写tb用的）
function
for
fork-join
while

## if-else硬件结构（多路选择器）
### 先选后加和先加后选
注意加法器所占用的面积比较大
![[Pasted image 20240505141742.png]]
先加会导致面积较大，先选导致控制通道延迟较大
### 无（有）优先级的判断结构
![[Pasted image 20240505142117.png]]<center>无优先级（单if）</center>
![[Pasted image 20240505142254.png]]
<center>有优先级（多if）</center>

对于有优先级的结构
![[Pasted image 20240505142446.png]]

## case无优先级的判断结构
![[Pasted image 20240505142713.png]]
case语句中，如果不需要default描述额外条件可以在case旁注释//synopsys full_case
如果要告诉综合器所有条件互斥且并行，无优先权可以在case旁注释//synopsys parallel_case
条件不互斥则会存在优先级
## 锁存器latch
综合器很难解释，慎用！
### latch缺点
非同步控制
容易产生毛刺
静态时序分析变复杂
### 易引入latch途径
条件判断语句不完备，如if没有else，case没default
## 逻辑复制
要是某个电路负载较多的话

![[Pasted image 20240505144102.png]]
## 资源共享
电路中有较多公共单元可以使用，但是会降低性能
![[Pasted image 20240505144320.png]]
## 资源顺序重排
在有优先级的电路中这点要注意，例如有优先级的多if语句里，或者如图
![[Pasted image 20240505144534.png]]
## 使用always描述电路，"：？"仅用于连线
无
## 可综合风格
完整的always敏感信号列表
每个always敏感信号列表对应<mark class="hltr-orange">一个</mark>时钟
不允许wait和#delay
