AMD_CG_SUPPORT_MC_MGCG,VAR_0
ATC_L2_MISC_CG__ENABLE_MASK,VAR_1
CHIP_RAVEN,VAR_2
DAGB0_CNTL_MISC2__DISABLE_RDREQ_CG_MASK,VAR_3
DAGB0_CNTL_MISC2__DISABLE_RDRET_CG_MASK,VAR_4
DAGB0_CNTL_MISC2__DISABLE_TLBRD_CG_MASK,VAR_5
DAGB0_CNTL_MISC2__DISABLE_TLBWR_CG_MASK,VAR_6
DAGB0_CNTL_MISC2__DISABLE_WRREQ_CG_MASK,VAR_7
DAGB0_CNTL_MISC2__DISABLE_WRRET_CG_MASK,VAR_8
DAGB1_CNTL_MISC2__DISABLE_RDREQ_CG_MASK,VAR_9
DAGB1_CNTL_MISC2__DISABLE_RDRET_CG_MASK,VAR_10
DAGB1_CNTL_MISC2__DISABLE_TLBRD_CG_MASK,VAR_11
DAGB1_CNTL_MISC2__DISABLE_TLBWR_CG_MASK,VAR_12
DAGB1_CNTL_MISC2__DISABLE_WRREQ_CG_MASK,VAR_13
DAGB1_CNTL_MISC2__DISABLE_WRRET_CG_MASK,VAR_14
MMHUB,VAR_15
RREG32_SOC15,FUNC_0
WREG32_SOC15,FUNC_1
mmATC_L2_MISC_CG,VAR_16
mmDAGB0_CNTL_MISC2,VAR_17
mmDAGB0_CNTL_MISC2_RV,VAR_18
mmDAGB1_CNTL_MISC2,VAR_19
mmhub_v1_0_update_medium_grain_clock_gating,FUNC_2
adev,VAR_20
enable,VAR_21
def,VAR_22
data,VAR_23
def1,VAR_24
data1,VAR_25
def2,VAR_26
data2,VAR_27
