<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:02:23.223</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.12.28</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-7025443</applicationNumber><claimCount>19</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>데이터 변환기용 적응형 전하 측정 회로</inventionTitle><inventionTitleEng>ADAPTIVE CHARGE MEASUREMENT CIRCUIT FOR DATA CONVERTERS</inventionTitleEng><openDate>2023.08.29</openDate><openNumber>10-2023-0125271</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.11.14</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2023.07.25</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03M 3/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03M 3/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03M 3/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H04N 5/30</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 데이터 변환기 회로 및 데이터 변환기 회로를 동작시키는 방법이 개시된다. 일부 구현예에서, 데이터 변환기 회로는 전하 측정 회로를 포함한다. 일부 구현예에서, 전하 측정 회로는 용량성 트랜스임피던스 증폭기(capacitive transimpedance amplifier; CTIA)이다. 일부 구현예에서, 데이터 변환기 회로는 CTIA, 양자화기(quantizer), 디지털-아날로그 변환기(digital-to-analog converter), 합산기(summer), 및 디지털 필터(digital filter)를 포함한다. 일부 구현예에서, 데이터 변환기 회로는 CTIA 및 디지털 필터에 전기적으로 커플링된 아날로그-디지털 변환기를 포함한다. 일부 구현예에서, 상기 방법은 입력 신호를 CTIA와 집적하는 단계, CTIA 출력 신호가 문턱값보다 큰지 여부를 결정하는 단계, 및 CTIA 출력 신호가 문턱값보다 큰지 여부의 결정에 기초하여 CTIA 출력 신호를 감소시키거나 감소를 보류하는 단계를 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2022.07.07</internationOpenDate><internationOpenNumber>WO2022146979</internationOpenNumber><internationalApplicationDate>2021.12.28</internationalApplicationDate><internationalApplicationNumber>PCT/US2021/065303</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 회로(circuit)로서, 아날로그 입력(analog input), 상기 아날로그 입력에 전기적으로 커플링된 전하 트랜스임피던스 증폭기(charge transimpedance amplifier; CTIA), 상기 CTIA의 출력(output)에 전기적으로 커플링된 양자화기(quantizer), 상기 양자화기의 출력에 전기적으로 커플링된 디지털-아날로그 변환기(digital-to-analog converter; DAC), 상기 DAC의 출력에 전기적으로 커플링된 합산기(summer), 여기서 상기 CTIA는 상기 합산기의 출력에 전기적으로 커플링됨, 상기 양자화기의 출력에 전기적으로 커플링된 디지털 필터(digital filter), 및 상기 디지털 필터에 전기적으로 커플링된 디지털 출력(digital output),을 포함하는, 회로,</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 CTIA는 피드백 커패시터(feedback capacitor)를 포함하고,상기 아날로그 입력은 센서(sensor)에 전기적으로 커플링되고,상기 피드백 커패시터의 커패시턴스(capacitance)는 상기 센서의 커패시턴스보다 작은,회로.</claim></claimInfo><claimInfo><claim>3. 제 1 항에 있어서,상기 합산기는 상기 DAC의 출력에서 하이 DAC 출력 신호를 수신하는 것에 응답하여 CTIA 출력 신호가 감소되도록 구성되는, 회로.</claim></claimInfo><claimInfo><claim>4. 제 1 항에 있어서,상기 양자화기는:  상기 CTIA의 출력에서의 CTIA 출력 신호가 문턱값(threshold)보다 큰지 여부를 결정하고;  상기 CTIA 출력 신호가 상기 문턱값보다 크다는 결정에 따라, 제 1 디지털 값을 상기 DAC에 출력하고;  상기 CTIA 출력 신호가 상기 문턱값보다 크지 않다는 결정에 따라, 제 2 디지털 값을 상기 DAC에 출력하도록, 구성되고,상기 DAC는:  상기 제 1 디지털 값을 수신하는 것에 응답하여, 하이(high) DAC 출력 신호를 상기 합산기에 출력하고;  상기 제 2 디지털 값을 수신하는 것에 응답하여, 상기 하이 DAC 출력 신호를 상기 합산기에 출력하는 것을 보류(forgo)하도록, 구성되는, 회로.</claim></claimInfo><claimInfo><claim>5. 제 1 항에 있어서,상기 CTIA의 출력에 전기적으로 커플링된 아날로그-디지털 변환기(analog-to-digital converter; ADC)를 더 포함하되,상기 ADC는:  상기 CTIA 의 출력에서 잔차 전하(residue charge)에 대응하는 전압을 수신하고;  상기 잔차 전하에 대응하는 디지털 값을 제공하도록; 구성되고,상기 디지털 출력은 상기 잔차 전하에 대응하는 디지털 값을 포함하는, 회로.</claim></claimInfo><claimInfo><claim>6. 제 1 항에 있어서,오프셋 제거 회로(offset removal circuit)를 더 포함하되, 상기 오프셋 제거 회로는 CTIA 출력 신호로부터 오프셋을 제거하도록 구성되는, 회로.</claim></claimInfo><claimInfo><claim>7. 제 1 항에 있어서,ADC가 CTIA 출력 신호로부터의 오프셋을 상기 오프셋의 디지털 값으로 변환하도록 구성되는, 회로.</claim></claimInfo><claimInfo><claim>8. 제 1 항에 있어서,상기 CTIA의 피드백에 포함된 저역-통과 필터(low-pass filter)를 더 포함하는, 회로.</claim></claimInfo><claimInfo><claim>9. 제 1 항에 있어서,상기 회로의 감도(sensitivity)는 상기 회로의 동작 주파수(frequency of operation)에 기초하고, 상기 회로의 동작 주파수는 상기 CTIA의 집적 시간(integration time)에 기초하는, 회로.</claim></claimInfo><claimInfo><claim>10. 제 1 항에 있어서,상기 디지털 출력에서의 디지털 출력 신호는 상기 회로의 아날로그 입력에서의 전하의 디지털 값인, 회로.</claim></claimInfo><claimInfo><claim>11. 제 1 항에 있어서,상기 디지털 출력에서의 디지털 출력 신호는 상기 회로의 아날로그 입력에서의 전류의 디지털 값인, 회로.</claim></claimInfo><claimInfo><claim>12. 제 1 항에 있어서,상기 디지털 출력에서의 디지털 출력 신호는 상기 회로의 아날로그 입력에서의 전압의 디지털 값인, 회로.</claim></claimInfo><claimInfo><claim>13. 제 1 항에 있어서,상기 아날로그 입력에 전기적으로 커플링된 가변 저항(variable resistor)을 더 포함하되, 상기 가변 저항은 상기 회로의 아날로그 입력에서의 입력 신호의 신호 레벨을 감소시키도록 구성되는, 회로.</claim></claimInfo><claimInfo><claim>14. 제 1 항에 있어서,상기 디지털 필터는 유한 임펄스 응답(Finite Impulse Response; FIR) 데시메이터(decimator)를 포함하되, 상기 FIR 데시메이터는 상기 양자화기의 출력으로부터 수신된 신호에 기초하여 상기 디지털 출력에서 디지털 출력 신호를 생성하도록 구성되는, 회로.</claim></claimInfo><claimInfo><claim>15. 제 1 항에 있어서,상기 양자화기 및 상기 DAC는 상기 회로의 결합된 양자화기 및 DAC에 포함되는, 회로.</claim></claimInfo><claimInfo><claim>16. 입력 신호를 회로의 CTIA와 집적하는 단계;상기 CTIA의 출력에서의 CTIA 출력 신호가 문턱값보다 큰지 여부를 결정하는 단계;상기 CTIA 출력 신호가 상기 문턱값보다 크다는 결정에 따라, 상기 CTIA 출력 신호를 감소시키는 단계; 및 상기 CTIA 출력 신호가 상기 문턱값보다 크지 않다는 결정에 따라, 상기 CTIA 출력 신호를 감소시키는 것을 보류(forgo)하는 단계;를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>17. 제 16 항에 있어서,센서를 상기 CTIA에 전기적으로 커플링하는 단계를 더 포함하되, 상기 센서는 상기 입력 신호를 제공하고,  상기 CTIA는 피드백 커패시터를 포함하고,  상기 피드백 커패시터의 커패시턴스는 상기 센서의 커패시턴스보다 작은, 방법.</claim></claimInfo><claimInfo><claim>18. 제 16 항에 있어서,상기 입력 신호에 대응하는 디지털 출력 신호를 생성하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>19. 제 18 항에 있어서,상기 입력 신호는 상기 회로의 아날로그 입력에서의 전하이고, 상기 디지털 출력 신호는 상기 전하의 디지털 값인, 방법.</claim></claimInfo><claimInfo><claim>20. 하나 이상의 프로그램을 저장하는 비-일시적 컴퓨터 판독가능 저장 매체(non-transitory computer readable storage medium)로서, 상기 하나 이상의 프로그램은, 하나 이상의 프로세서(processors) 및 메모리(memory)를 갖는 전자 장치에 의해 실행될 때, 상기 장치로 하여금,  입력 신호를 회로의 CTIA와 집적하는 단계; 상기 CTIA의 출력에서의 CTIA 출력 신호가 문턱값보다 큰지 여부를 결정하는 단계; 상기 CTIA 출력 신호가 상기 문턱값보다 크다는 결정에 따라, 상기 CTIA 출력 신호를 감소시키는 단계; 및 상기 CTIA 출력 신호가 상기 문턱값보다 크지 않다는 결정에 따라, 상기 CTIA 출력 신호를 감소시키는 것을 보류(forgo)하는 단계;를 포함하는 방법을 수행하게 하는 지시(instructions)를 포함하는, 비-일시적 컴퓨터 판독가능 저장 매체.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국, 캘리포니아 *****, 샌디에고 스위트 *** 퍼시픽 센터 불리바드 ****</address><code>520200713002</code><country>미국</country><engName>OBSIDIAN SENSORS, INC.</engName><name>옵시디안 센서스 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국, 캘리포니아 *****, 샌...</address><code> </code><country> </country><engName>WEN, Bing</engName><name>원, 빙</name></inventorInfo><inventorInfo><address>미국, 캘리포니아 *****, 샌...</address><code> </code><country> </country><engName>HONG, John</engName><name>홍, 존</name></inventorInfo><inventorInfo><address>미국, 캘리포니아 *****, 샌...</address><code> </code><country> </country><engName>CHAN, Edward</engName><name>찬, 에드워드</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 서초구 사평대로 ***, *층 (반포동)</address><code>920161000615</code><country>대한민국</country><engName>Jipyong Intellectual Property Law Firm</engName><name>특허법인지평</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2020.12.30</priorityApplicationDate><priorityApplicationNumber>63/132,309</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Translation of Amendment made during International Phase] Submission of Document</documentEngName><documentName>[국제단계보정서 번역문]서류제출서</documentName><receiptDate>2023.07.25</receiptDate><receiptNumber>1-1-2023-0821010-23</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2023.07.25</receiptDate><receiptNumber>1-1-2023-0818935-69</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2023.08.02</receiptDate><receiptNumber>1-5-2023-0123878-35</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.11.14</receiptDate><receiptNumber>1-1-2024-1254861-74</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Request for Prior Art Search</documentEngName><documentName>선행기술조사의뢰서</documentName><receiptDate>2025.03.07</receiptDate><receiptNumber>9-1-9999-9999999-89</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Report of Prior Art Search</documentEngName><documentName>선행기술조사보고서</documentName><receiptDate>2025.04.24</receiptDate><receiptNumber>9-6-2025-0085383-67</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.05.02</receiptDate><receiptNumber>9-5-2025-0428567-94</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[지정기간연장]기간 연장신청서·기간 단축신청서·기간 경과 구제신청서·절차 계속신청서</documentName><receiptDate>2025.07.01</receiptDate><receiptNumber>1-1-2025-0738171-19</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.07.07</receiptDate><receiptNumber>1-1-2025-0762886-42</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.07.07</receiptDate><receiptNumber>1-1-2025-0762885-07</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020237025443.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c936a9b5a1d49b4e845f3be9b8893a8761f6dcdab496469ab9a543ea62a7d5da7afcabd57c453a7f20ed6fc12c034f427028ccca053fe291051</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfd827885b592c6731b286fa688fd469bf1187925c8750cecd135233c5acd3a34f22aa9bcec43337fb8b0e313c755c8042d2471dec36f2fcb2</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>