Classic Timing Analyzer report for dp3
Mon Nov 23 21:32:18 2015
Quartus II Version 9.1 Build 222 10/21/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clock'
  7. tsu
  8. tco
  9. tpd
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                            ;
+------------------------------+-------+---------------+----------------------------------+-------------------------+-------------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From                    ; To                      ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+-------------------------+-------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 7.494 ns                         ; dp1In[2]                ; register:regA|Output[4] ; --         ; clock    ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 10.526 ns                        ; register:regA|Output[3] ; mOutput[3]              ; clock      ; --       ; 0            ;
; Worst-case tpd               ; N/A   ; None          ; 14.240 ns                        ; dp1In[2]                ; OutAsel[4]              ; --         ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -3.030 ns                        ; Asel[0]                 ; register:regA|Output[2] ; --         ; clock    ; 0            ;
; Clock Setup: 'clock'         ; N/A   ; None          ; 301.66 MHz ( period = 3.315 ns ) ; register:regA|Output[0] ; register:regA|Output[4] ; clock      ; clock    ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;                         ;                         ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+-------------------------+-------------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C20F484C7       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clock           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clock'                                                                                                                                                                                                   ;
+-------+------------------------------------------------+-------------------------+-------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From                    ; To                      ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+-------------------------+-------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; 301.66 MHz ( period = 3.315 ns )               ; register:regA|Output[0] ; register:regA|Output[4] ; clock      ; clock    ; None                        ; None                      ; 3.077 ns                ;
; N/A   ; 309.21 MHz ( period = 3.234 ns )               ; register:regA|Output[1] ; register:regA|Output[4] ; clock      ; clock    ; None                        ; None                      ; 2.996 ns                ;
; N/A   ; 317.06 MHz ( period = 3.154 ns )               ; register:regA|Output[2] ; register:regA|Output[4] ; clock      ; clock    ; None                        ; None                      ; 2.916 ns                ;
; N/A   ; 324.57 MHz ( period = 3.081 ns )               ; register:regA|Output[3] ; register:regA|Output[4] ; clock      ; clock    ; None                        ; None                      ; 2.843 ns                ;
; N/A   ; 330.91 MHz ( period = 3.022 ns )               ; register:regA|Output[4] ; register:regA|Output[4] ; clock      ; clock    ; None                        ; None                      ; 2.783 ns                ;
; N/A   ; 351.99 MHz ( period = 2.841 ns )               ; register:regA|Output[4] ; register:regA|Output[6] ; clock      ; clock    ; None                        ; None                      ; 2.601 ns                ;
; N/A   ; 359.71 MHz ( period = 2.780 ns )               ; register:regA|Output[4] ; register:regA|Output[7] ; clock      ; clock    ; None                        ; None                      ; 2.540 ns                ;
; N/A   ; 360.10 MHz ( period = 2.777 ns )               ; register:regA|Output[0] ; register:regA|Output[6] ; clock      ; clock    ; None                        ; None                      ; 2.538 ns                ;
; N/A   ; 368.19 MHz ( period = 2.716 ns )               ; register:regA|Output[0] ; register:regA|Output[7] ; clock      ; clock    ; None                        ; None                      ; 2.477 ns                ;
; N/A   ; 370.92 MHz ( period = 2.696 ns )               ; register:regA|Output[1] ; register:regA|Output[6] ; clock      ; clock    ; None                        ; None                      ; 2.457 ns                ;
; N/A   ; 379.51 MHz ( period = 2.635 ns )               ; register:regA|Output[1] ; register:regA|Output[7] ; clock      ; clock    ; None                        ; None                      ; 2.396 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; register:regA|Output[4] ; register:regA|Output[5] ; clock      ; clock    ; None                        ; None                      ; 2.376 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; register:regA|Output[2] ; register:regA|Output[6] ; clock      ; clock    ; None                        ; None                      ; 2.377 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; register:regA|Output[2] ; register:regA|Output[7] ; clock      ; clock    ; None                        ; None                      ; 2.316 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; register:regA|Output[0] ; register:regA|Output[5] ; clock      ; clock    ; None                        ; None                      ; 2.313 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; register:regA|Output[3] ; register:regA|Output[6] ; clock      ; clock    ; None                        ; None                      ; 2.304 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; register:regA|Output[3] ; register:regA|Output[7] ; clock      ; clock    ; None                        ; None                      ; 2.243 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; register:regA|Output[1] ; register:regA|Output[5] ; clock      ; clock    ; None                        ; None                      ; 2.232 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; register:regA|Output[0] ; register:regA|Output[3] ; clock      ; clock    ; None                        ; None                      ; 2.209 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; register:regA|Output[2] ; register:regA|Output[5] ; clock      ; clock    ; None                        ; None                      ; 2.152 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; register:regA|Output[1] ; register:regA|Output[3] ; clock      ; clock    ; None                        ; None                      ; 2.128 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; register:regA|Output[3] ; register:regA|Output[5] ; clock      ; clock    ; None                        ; None                      ; 2.079 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; register:regA|Output[5] ; register:regA|Output[6] ; clock      ; clock    ; None                        ; None                      ; 2.078 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; register:regA|Output[2] ; register:regA|Output[3] ; clock      ; clock    ; None                        ; None                      ; 2.048 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; register:regA|Output[5] ; register:regA|Output[7] ; clock      ; clock    ; None                        ; None                      ; 2.017 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; register:regA|Output[0] ; register:regA|Output[2] ; clock      ; clock    ; None                        ; None                      ; 1.975 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; register:regA|Output[6] ; register:regA|Output[7] ; clock      ; clock    ; None                        ; None                      ; 1.901 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; register:regA|Output[0] ; register:regA|Output[1] ; clock      ; clock    ; None                        ; None                      ; 1.896 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; register:regA|Output[1] ; register:regA|Output[2] ; clock      ; clock    ; None                        ; None                      ; 1.894 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; register:regA|Output[3] ; register:regA|Output[3] ; clock      ; clock    ; None                        ; None                      ; 1.616 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; register:regA|Output[0] ; register:regA|Output[0] ; clock      ; clock    ; None                        ; None                      ; 1.613 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; register:regA|Output[6] ; register:regA|Output[6] ; clock      ; clock    ; None                        ; None                      ; 1.605 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; register:regA|Output[5] ; register:regA|Output[5] ; clock      ; clock    ; None                        ; None                      ; 1.502 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; register:regA|Output[1] ; register:regA|Output[1] ; clock      ; clock    ; None                        ; None                      ; 1.463 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; register:regA|Output[7] ; register:regA|Output[7] ; clock      ; clock    ; None                        ; None                      ; 1.463 ns                ;
; N/A   ; Restricted to 380.08 MHz ( period = 2.631 ns ) ; register:regA|Output[2] ; register:regA|Output[2] ; clock      ; clock    ; None                        ; None                      ; 1.457 ns                ;
+-------+------------------------------------------------+-------------------------+-------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+------------------------------------------------------------------------------------+
; tsu                                                                                ;
+-------+--------------+------------+-----------+-------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From      ; To                      ; To Clock ;
+-------+--------------+------------+-----------+-------------------------+----------+
; N/A   ; None         ; 7.494 ns   ; dp1In[2]  ; register:regA|Output[4] ; clock    ;
; N/A   ; None         ; 7.435 ns   ; Sub       ; register:regA|Output[4] ; clock    ;
; N/A   ; None         ; 7.430 ns   ; dp1In[1]  ; register:regA|Output[4] ; clock    ;
; N/A   ; None         ; 7.368 ns   ; dp1In[3]  ; register:regA|Output[4] ; clock    ;
; N/A   ; None         ; 7.295 ns   ; dp1In[0]  ; register:regA|Output[4] ; clock    ;
; N/A   ; None         ; 6.956 ns   ; dp1In[2]  ; register:regA|Output[6] ; clock    ;
; N/A   ; None         ; 6.897 ns   ; Sub       ; register:regA|Output[6] ; clock    ;
; N/A   ; None         ; 6.895 ns   ; dp1In[2]  ; register:regA|Output[7] ; clock    ;
; N/A   ; None         ; 6.892 ns   ; dp1In[1]  ; register:regA|Output[6] ; clock    ;
; N/A   ; None         ; 6.836 ns   ; Sub       ; register:regA|Output[7] ; clock    ;
; N/A   ; None         ; 6.831 ns   ; dp1In[1]  ; register:regA|Output[7] ; clock    ;
; N/A   ; None         ; 6.830 ns   ; dp1In[3]  ; register:regA|Output[6] ; clock    ;
; N/A   ; None         ; 6.769 ns   ; dp1In[3]  ; register:regA|Output[7] ; clock    ;
; N/A   ; None         ; 6.757 ns   ; dp1In[0]  ; register:regA|Output[6] ; clock    ;
; N/A   ; None         ; 6.731 ns   ; dp1In[2]  ; register:regA|Output[5] ; clock    ;
; N/A   ; None         ; 6.696 ns   ; dp1In[0]  ; register:regA|Output[7] ; clock    ;
; N/A   ; None         ; 6.672 ns   ; Sub       ; register:regA|Output[5] ; clock    ;
; N/A   ; None         ; 6.667 ns   ; dp1In[1]  ; register:regA|Output[5] ; clock    ;
; N/A   ; None         ; 6.627 ns   ; dp1In[2]  ; register:regA|Output[3] ; clock    ;
; N/A   ; None         ; 6.605 ns   ; dp1In[3]  ; register:regA|Output[5] ; clock    ;
; N/A   ; None         ; 6.568 ns   ; Sub       ; register:regA|Output[3] ; clock    ;
; N/A   ; None         ; 6.563 ns   ; dp1In[1]  ; register:regA|Output[3] ; clock    ;
; N/A   ; None         ; 6.532 ns   ; dp1In[0]  ; register:regA|Output[5] ; clock    ;
; N/A   ; None         ; 6.430 ns   ; dp1In[4]  ; register:regA|Output[4] ; clock    ;
; N/A   ; None         ; 6.428 ns   ; dp1In[5]  ; register:regA|Output[6] ; clock    ;
; N/A   ; None         ; 6.428 ns   ; dp1In[0]  ; register:regA|Output[3] ; clock    ;
; N/A   ; None         ; 6.367 ns   ; dp1In[5]  ; register:regA|Output[7] ; clock    ;
; N/A   ; None         ; 6.362 ns   ; dp1In[6]  ; register:regA|Output[7] ; clock    ;
; N/A   ; None         ; 6.329 ns   ; dp1In[1]  ; register:regA|Output[2] ; clock    ;
; N/A   ; None         ; 6.245 ns   ; dp1In[4]  ; register:regA|Output[6] ; clock    ;
; N/A   ; None         ; 6.209 ns   ; Sub       ; register:regA|Output[2] ; clock    ;
; N/A   ; None         ; 6.194 ns   ; dp1In[0]  ; register:regA|Output[2] ; clock    ;
; N/A   ; None         ; 6.184 ns   ; dp1In[4]  ; register:regA|Output[7] ; clock    ;
; N/A   ; None         ; 6.141 ns   ; dp1In[3]  ; register:regA|Output[3] ; clock    ;
; N/A   ; None         ; 6.130 ns   ; Sub       ; register:regA|Output[1] ; clock    ;
; N/A   ; None         ; 6.115 ns   ; dp1In[0]  ; register:regA|Output[1] ; clock    ;
; N/A   ; None         ; 6.070 ns   ; dp1In[6]  ; register:regA|Output[6] ; clock    ;
; N/A   ; None         ; 6.040 ns   ; dp1In[2]  ; register:regA|Output[2] ; clock    ;
; N/A   ; None         ; 6.020 ns   ; dp1In[4]  ; register:regA|Output[5] ; clock    ;
; N/A   ; None         ; 5.899 ns   ; dp1In[1]  ; register:regA|Output[1] ; clock    ;
; N/A   ; None         ; 5.851 ns   ; dp1In[5]  ; register:regA|Output[5] ; clock    ;
; N/A   ; None         ; 5.851 ns   ; Sub       ; register:regA|Output[0] ; clock    ;
; N/A   ; None         ; 5.836 ns   ; dp1In[0]  ; register:regA|Output[0] ; clock    ;
; N/A   ; None         ; 5.713 ns   ; mInput[2] ; register:regA|Output[2] ; clock    ;
; N/A   ; None         ; 5.447 ns   ; mInput[4] ; register:regA|Output[4] ; clock    ;
; N/A   ; None         ; 5.301 ns   ; mInput[7] ; register:regA|Output[7] ; clock    ;
; N/A   ; None         ; 5.221 ns   ; mInput[6] ; register:regA|Output[6] ; clock    ;
; N/A   ; None         ; 5.214 ns   ; mInput[5] ; register:regA|Output[5] ; clock    ;
; N/A   ; None         ; 5.208 ns   ; mInput[1] ; register:regA|Output[1] ; clock    ;
; N/A   ; None         ; 5.165 ns   ; mInput[0] ; register:regA|Output[0] ; clock    ;
; N/A   ; None         ; 5.053 ns   ; dp1In[7]  ; register:regA|Output[7] ; clock    ;
; N/A   ; None         ; 5.005 ns   ; Asel[0]   ; register:regA|Output[4] ; clock    ;
; N/A   ; None         ; 4.996 ns   ; mInput[3] ; register:regA|Output[3] ; clock    ;
; N/A   ; None         ; 4.873 ns   ; Asel[0]   ; register:regA|Output[2] ; clock    ;
; N/A   ; None         ; 4.865 ns   ; Asel[1]   ; register:regA|Output[5] ; clock    ;
; N/A   ; None         ; 4.777 ns   ; Asel[0]   ; register:regA|Output[7] ; clock    ;
; N/A   ; None         ; 4.762 ns   ; Asel[1]   ; register:regA|Output[4] ; clock    ;
; N/A   ; None         ; 4.665 ns   ; Asel[1]   ; register:regA|Output[1] ; clock    ;
; N/A   ; None         ; 4.637 ns   ; Asel[1]   ; register:regA|Output[2] ; clock    ;
; N/A   ; None         ; 4.574 ns   ; Asel[1]   ; register:regA|Output[7] ; clock    ;
; N/A   ; None         ; 4.524 ns   ; Asel[0]   ; register:regA|Output[5] ; clock    ;
; N/A   ; None         ; 4.523 ns   ; Asel[0]   ; register:regA|Output[1] ; clock    ;
; N/A   ; None         ; 4.523 ns   ; Asel[1]   ; register:regA|Output[6] ; clock    ;
; N/A   ; None         ; 4.516 ns   ; Asel[0]   ; register:regA|Output[3] ; clock    ;
; N/A   ; None         ; 4.495 ns   ; Asel[0]   ; register:regA|Output[0] ; clock    ;
; N/A   ; None         ; 4.473 ns   ; Asel[1]   ; register:regA|Output[0] ; clock    ;
; N/A   ; None         ; 4.373 ns   ; Asel[0]   ; register:regA|Output[6] ; clock    ;
; N/A   ; None         ; 4.279 ns   ; Asel[1]   ; register:regA|Output[3] ; clock    ;
; N/A   ; None         ; 4.197 ns   ; Aload     ; register:regA|Output[4] ; clock    ;
; N/A   ; None         ; 4.179 ns   ; Aload     ; register:regA|Output[0] ; clock    ;
; N/A   ; None         ; 4.179 ns   ; Aload     ; register:regA|Output[1] ; clock    ;
; N/A   ; None         ; 4.179 ns   ; Aload     ; register:regA|Output[2] ; clock    ;
; N/A   ; None         ; 4.179 ns   ; Aload     ; register:regA|Output[3] ; clock    ;
; N/A   ; None         ; 4.179 ns   ; Aload     ; register:regA|Output[5] ; clock    ;
; N/A   ; None         ; 4.179 ns   ; Aload     ; register:regA|Output[6] ; clock    ;
; N/A   ; None         ; 4.179 ns   ; Aload     ; register:regA|Output[7] ; clock    ;
+-------+--------------+------------+-----------+-------------------------+----------+


+---------------------------------------------------------------------------------------+
; tco                                                                                   ;
+-------+--------------+------------+-------------------------+------------+------------+
; Slack ; Required tco ; Actual tco ; From                    ; To         ; From Clock ;
+-------+--------------+------------+-------------------------+------------+------------+
; N/A   ; None         ; 10.526 ns  ; register:regA|Output[3] ; mOutput[3] ; clock      ;
; N/A   ; None         ; 10.130 ns  ; register:regA|Output[3] ; A[3]       ; clock      ;
; N/A   ; None         ; 10.061 ns  ; register:regA|Output[0] ; OutAsel[4] ; clock      ;
; N/A   ; None         ; 9.980 ns   ; register:regA|Output[1] ; OutAsel[4] ; clock      ;
; N/A   ; None         ; 9.951 ns   ; register:regA|Output[4] ; OutAsel[6] ; clock      ;
; N/A   ; None         ; 9.900 ns   ; register:regA|Output[2] ; OutAsel[4] ; clock      ;
; N/A   ; None         ; 9.887 ns   ; register:regA|Output[0] ; OutAsel[6] ; clock      ;
; N/A   ; None         ; 9.827 ns   ; register:regA|Output[3] ; OutAsel[4] ; clock      ;
; N/A   ; None         ; 9.806 ns   ; register:regA|Output[1] ; OutAsel[6] ; clock      ;
; N/A   ; None         ; 9.768 ns   ; register:regA|Output[4] ; OutAsel[4] ; clock      ;
; N/A   ; None         ; 9.726 ns   ; register:regA|Output[2] ; OutAsel[6] ; clock      ;
; N/A   ; None         ; 9.661 ns   ; register:regA|Output[4] ; OutAsel[5] ; clock      ;
; N/A   ; None         ; 9.653 ns   ; register:regA|Output[3] ; OutAsel[6] ; clock      ;
; N/A   ; None         ; 9.597 ns   ; register:regA|Output[0] ; OutAsel[5] ; clock      ;
; N/A   ; None         ; 9.516 ns   ; register:regA|Output[1] ; OutAsel[5] ; clock      ;
; N/A   ; None         ; 9.436 ns   ; register:regA|Output[2] ; OutAsel[5] ; clock      ;
; N/A   ; None         ; 9.427 ns   ; register:regA|Output[5] ; OutAsel[6] ; clock      ;
; N/A   ; None         ; 9.363 ns   ; register:regA|Output[3] ; OutAsel[5] ; clock      ;
; N/A   ; None         ; 9.291 ns   ; register:regA|Output[4] ; OutAsel[7] ; clock      ;
; N/A   ; None         ; 9.227 ns   ; register:regA|Output[0] ; OutAsel[7] ; clock      ;
; N/A   ; None         ; 9.214 ns   ; register:regA|Output[0] ; OutAsel[3] ; clock      ;
; N/A   ; None         ; 9.180 ns   ; register:regA|Output[3] ; Aeq0       ; clock      ;
; N/A   ; None         ; 9.154 ns   ; register:regA|Output[7] ; Aeq0       ; clock      ;
; N/A   ; None         ; 9.146 ns   ; register:regA|Output[1] ; OutAsel[7] ; clock      ;
; N/A   ; None         ; 9.133 ns   ; register:regA|Output[1] ; OutAsel[3] ; clock      ;
; N/A   ; None         ; 9.066 ns   ; register:regA|Output[2] ; OutAsel[7] ; clock      ;
; N/A   ; None         ; 9.053 ns   ; register:regA|Output[2] ; OutAsel[3] ; clock      ;
; N/A   ; None         ; 8.993 ns   ; register:regA|Output[0] ; ProdSub[1] ; clock      ;
; N/A   ; None         ; 8.993 ns   ; register:regA|Output[3] ; OutAsel[7] ; clock      ;
; N/A   ; None         ; 8.957 ns   ; register:regA|Output[4] ; ProdSub[6] ; clock      ;
; N/A   ; None         ; 8.954 ns   ; register:regA|Output[6] ; OutAsel[6] ; clock      ;
; N/A   ; None         ; 8.893 ns   ; register:regA|Output[0] ; ProdSub[6] ; clock      ;
; N/A   ; None         ; 8.874 ns   ; register:regA|Output[0] ; OutAsel[0] ; clock      ;
; N/A   ; None         ; 8.850 ns   ; register:regA|Output[0] ; ProdSub[2] ; clock      ;
; N/A   ; None         ; 8.832 ns   ; register:regA|Output[4] ; ProdSub[7] ; clock      ;
; N/A   ; None         ; 8.812 ns   ; register:regA|Output[1] ; ProdSub[6] ; clock      ;
; N/A   ; None         ; 8.793 ns   ; register:regA|Output[6] ; Aeq0       ; clock      ;
; N/A   ; None         ; 8.786 ns   ; register:regA|Output[5] ; OutAsel[5] ; clock      ;
; N/A   ; None         ; 8.769 ns   ; register:regA|Output[1] ; ProdSub[2] ; clock      ;
; N/A   ; None         ; 8.768 ns   ; register:regA|Output[0] ; ProdSub[7] ; clock      ;
; N/A   ; None         ; 8.767 ns   ; register:regA|Output[5] ; OutAsel[7] ; clock      ;
; N/A   ; None         ; 8.766 ns   ; register:regA|Output[1] ; Aeq0       ; clock      ;
; N/A   ; None         ; 8.757 ns   ; register:regA|Output[2] ; Aeq0       ; clock      ;
; N/A   ; None         ; 8.732 ns   ; register:regA|Output[2] ; ProdSub[6] ; clock      ;
; N/A   ; None         ; 8.723 ns   ; register:regA|Output[0] ; Aeq0       ; clock      ;
; N/A   ; None         ; 8.712 ns   ; register:regA|Output[0] ; OutAsel[2] ; clock      ;
; N/A   ; None         ; 8.687 ns   ; register:regA|Output[1] ; ProdSub[7] ; clock      ;
; N/A   ; None         ; 8.659 ns   ; register:regA|Output[3] ; ProdSub[6] ; clock      ;
; N/A   ; None         ; 8.651 ns   ; register:regA|Output[6] ; OutAsel[7] ; clock      ;
; N/A   ; None         ; 8.641 ns   ; register:regA|Output[5] ; Aeq0       ; clock      ;
; N/A   ; None         ; 8.631 ns   ; register:regA|Output[1] ; OutAsel[2] ; clock      ;
; N/A   ; None         ; 8.623 ns   ; register:regA|Output[0] ; OutAsel[1] ; clock      ;
; N/A   ; None         ; 8.621 ns   ; register:regA|Output[4] ; ProdSub[5] ; clock      ;
; N/A   ; None         ; 8.621 ns   ; register:regA|Output[3] ; OutAsel[3] ; clock      ;
; N/A   ; None         ; 8.607 ns   ; register:regA|Output[2] ; ProdSub[7] ; clock      ;
; N/A   ; None         ; 8.605 ns   ; register:regA|Output[4] ; Aeq0       ; clock      ;
; N/A   ; None         ; 8.568 ns   ; register:regA|Output[0] ; ProdSub[3] ; clock      ;
; N/A   ; None         ; 8.560 ns   ; register:regA|Output[1] ; ProdSub[1] ; clock      ;
; N/A   ; None         ; 8.557 ns   ; register:regA|Output[0] ; ProdSub[5] ; clock      ;
; N/A   ; None         ; 8.534 ns   ; register:regA|Output[3] ; ProdSub[7] ; clock      ;
; N/A   ; None         ; 8.487 ns   ; register:regA|Output[1] ; ProdSub[3] ; clock      ;
; N/A   ; None         ; 8.476 ns   ; register:regA|Output[1] ; ProdSub[5] ; clock      ;
; N/A   ; None         ; 8.433 ns   ; register:regA|Output[5] ; ProdSub[6] ; clock      ;
; N/A   ; None         ; 8.407 ns   ; register:regA|Output[2] ; ProdSub[3] ; clock      ;
; N/A   ; None         ; 8.396 ns   ; register:regA|Output[2] ; ProdSub[5] ; clock      ;
; N/A   ; None         ; 8.332 ns   ; register:regA|Output[2] ; ProdSub[2] ; clock      ;
; N/A   ; None         ; 8.323 ns   ; register:regA|Output[3] ; ProdSub[5] ; clock      ;
; N/A   ; None         ; 8.308 ns   ; register:regA|Output[5] ; ProdSub[7] ; clock      ;
; N/A   ; None         ; 8.213 ns   ; register:regA|Output[7] ; OutAsel[7] ; clock      ;
; N/A   ; None         ; 8.194 ns   ; register:regA|Output[2] ; OutAsel[2] ; clock      ;
; N/A   ; None         ; 8.192 ns   ; register:regA|Output[6] ; ProdSub[7] ; clock      ;
; N/A   ; None         ; 8.190 ns   ; register:regA|Output[1] ; OutAsel[1] ; clock      ;
; N/A   ; None         ; 8.138 ns   ; register:regA|Output[0] ; ProdSub[4] ; clock      ;
; N/A   ; None         ; 8.057 ns   ; register:regA|Output[1] ; ProdSub[4] ; clock      ;
; N/A   ; None         ; 8.046 ns   ; register:regA|Output[0] ; mOutput[0] ; clock      ;
; N/A   ; None         ; 8.036 ns   ; register:regA|Output[0] ; A[0]       ; clock      ;
; N/A   ; None         ; 7.977 ns   ; register:regA|Output[2] ; ProdSub[4] ; clock      ;
; N/A   ; None         ; 7.975 ns   ; register:regA|Output[3] ; ProdSub[3] ; clock      ;
; N/A   ; None         ; 7.960 ns   ; register:regA|Output[6] ; ProdSub[6] ; clock      ;
; N/A   ; None         ; 7.904 ns   ; register:regA|Output[3] ; ProdSub[4] ; clock      ;
; N/A   ; None         ; 7.845 ns   ; register:regA|Output[4] ; ProdSub[4] ; clock      ;
; N/A   ; None         ; 7.754 ns   ; register:regA|Output[7] ; ProdSub[7] ; clock      ;
; N/A   ; None         ; 7.746 ns   ; register:regA|Output[5] ; ProdSub[5] ; clock      ;
; N/A   ; None         ; 7.729 ns   ; register:regA|Output[0] ; ProdSub[0] ; clock      ;
; N/A   ; None         ; 7.677 ns   ; register:regA|Output[7] ; Apos       ; clock      ;
; N/A   ; None         ; 7.644 ns   ; register:regA|Output[7] ; mOutput[7] ; clock      ;
; N/A   ; None         ; 7.540 ns   ; register:regA|Output[6] ; mOutput[6] ; clock      ;
; N/A   ; None         ; 7.539 ns   ; register:regA|Output[5] ; A[5]       ; clock      ;
; N/A   ; None         ; 7.538 ns   ; register:regA|Output[2] ; mOutput[2] ; clock      ;
; N/A   ; None         ; 7.530 ns   ; register:regA|Output[6] ; A[6]       ; clock      ;
; N/A   ; None         ; 7.529 ns   ; register:regA|Output[5] ; mOutput[5] ; clock      ;
; N/A   ; None         ; 7.526 ns   ; register:regA|Output[1] ; mOutput[1] ; clock      ;
; N/A   ; None         ; 7.512 ns   ; register:regA|Output[7] ; A[7]       ; clock      ;
; N/A   ; None         ; 7.506 ns   ; register:regA|Output[1] ; A[1]       ; clock      ;
; N/A   ; None         ; 7.498 ns   ; register:regA|Output[2] ; A[2]       ; clock      ;
; N/A   ; None         ; 7.430 ns   ; register:regA|Output[4] ; A[4]       ; clock      ;
; N/A   ; None         ; 7.430 ns   ; register:regA|Output[4] ; mOutput[4] ; clock      ;
+-------+--------------+------------+-------------------------+------------+------------+


+----------------------------------------------------------------------+
; tpd                                                                  ;
+-------+-------------------+-----------------+-----------+------------+
; Slack ; Required P2P Time ; Actual P2P Time ; From      ; To         ;
+-------+-------------------+-----------------+-----------+------------+
; N/A   ; None              ; 14.240 ns       ; dp1In[2]  ; OutAsel[4] ;
; N/A   ; None              ; 14.181 ns       ; Sub       ; OutAsel[4] ;
; N/A   ; None              ; 14.176 ns       ; dp1In[1]  ; OutAsel[4] ;
; N/A   ; None              ; 14.114 ns       ; dp1In[3]  ; OutAsel[4] ;
; N/A   ; None              ; 14.066 ns       ; dp1In[2]  ; OutAsel[6] ;
; N/A   ; None              ; 14.041 ns       ; dp1In[0]  ; OutAsel[4] ;
; N/A   ; None              ; 14.007 ns       ; Sub       ; OutAsel[6] ;
; N/A   ; None              ; 14.002 ns       ; dp1In[1]  ; OutAsel[6] ;
; N/A   ; None              ; 13.940 ns       ; dp1In[3]  ; OutAsel[6] ;
; N/A   ; None              ; 13.867 ns       ; dp1In[0]  ; OutAsel[6] ;
; N/A   ; None              ; 13.776 ns       ; dp1In[2]  ; OutAsel[5] ;
; N/A   ; None              ; 13.717 ns       ; Sub       ; OutAsel[5] ;
; N/A   ; None              ; 13.712 ns       ; dp1In[1]  ; OutAsel[5] ;
; N/A   ; None              ; 13.650 ns       ; dp1In[3]  ; OutAsel[5] ;
; N/A   ; None              ; 13.577 ns       ; dp1In[0]  ; OutAsel[5] ;
; N/A   ; None              ; 13.538 ns       ; dp1In[5]  ; OutAsel[6] ;
; N/A   ; None              ; 13.406 ns       ; dp1In[2]  ; OutAsel[7] ;
; N/A   ; None              ; 13.393 ns       ; dp1In[2]  ; OutAsel[3] ;
; N/A   ; None              ; 13.355 ns       ; dp1In[4]  ; OutAsel[6] ;
; N/A   ; None              ; 13.347 ns       ; Sub       ; OutAsel[7] ;
; N/A   ; None              ; 13.342 ns       ; dp1In[1]  ; OutAsel[7] ;
; N/A   ; None              ; 13.334 ns       ; Sub       ; OutAsel[3] ;
; N/A   ; None              ; 13.329 ns       ; dp1In[1]  ; OutAsel[3] ;
; N/A   ; None              ; 13.280 ns       ; dp1In[3]  ; OutAsel[7] ;
; N/A   ; None              ; 13.207 ns       ; dp1In[0]  ; OutAsel[7] ;
; N/A   ; None              ; 13.194 ns       ; dp1In[0]  ; OutAsel[3] ;
; N/A   ; None              ; 13.180 ns       ; dp1In[6]  ; OutAsel[6] ;
; N/A   ; None              ; 13.176 ns       ; dp1In[4]  ; OutAsel[4] ;
; N/A   ; None              ; 13.072 ns       ; dp1In[2]  ; ProdSub[6] ;
; N/A   ; None              ; 13.065 ns       ; dp1In[4]  ; OutAsel[5] ;
; N/A   ; None              ; 13.013 ns       ; Sub       ; ProdSub[6] ;
; N/A   ; None              ; 13.008 ns       ; dp1In[1]  ; ProdSub[6] ;
; N/A   ; None              ; 12.988 ns       ; Sub       ; ProdSub[1] ;
; N/A   ; None              ; 12.973 ns       ; dp1In[0]  ; ProdSub[1] ;
; N/A   ; None              ; 12.965 ns       ; dp1In[1]  ; ProdSub[2] ;
; N/A   ; None              ; 12.947 ns       ; dp1In[2]  ; ProdSub[7] ;
; N/A   ; None              ; 12.946 ns       ; dp1In[3]  ; ProdSub[6] ;
; N/A   ; None              ; 12.907 ns       ; dp1In[3]  ; OutAsel[3] ;
; N/A   ; None              ; 12.896 ns       ; dp1In[5]  ; OutAsel[5] ;
; N/A   ; None              ; 12.888 ns       ; Sub       ; ProdSub[7] ;
; N/A   ; None              ; 12.883 ns       ; dp1In[1]  ; ProdSub[7] ;
; N/A   ; None              ; 12.878 ns       ; dp1In[5]  ; OutAsel[7] ;
; N/A   ; None              ; 12.873 ns       ; dp1In[0]  ; ProdSub[6] ;
; N/A   ; None              ; 12.873 ns       ; dp1In[6]  ; OutAsel[7] ;
; N/A   ; None              ; 12.873 ns       ; Sub       ; OutAsel[0] ;
; N/A   ; None              ; 12.858 ns       ; dp1In[0]  ; OutAsel[0] ;
; N/A   ; None              ; 12.845 ns       ; Sub       ; ProdSub[2] ;
; N/A   ; None              ; 12.830 ns       ; dp1In[0]  ; ProdSub[2] ;
; N/A   ; None              ; 12.827 ns       ; dp1In[1]  ; OutAsel[2] ;
; N/A   ; None              ; 12.821 ns       ; dp1In[3]  ; ProdSub[7] ;
; N/A   ; None              ; 12.757 ns       ; dp1In[1]  ; ProdSub[1] ;
; N/A   ; None              ; 12.748 ns       ; dp1In[0]  ; ProdSub[7] ;
; N/A   ; None              ; 12.747 ns       ; dp1In[2]  ; ProdSub[3] ;
; N/A   ; None              ; 12.736 ns       ; dp1In[2]  ; ProdSub[5] ;
; N/A   ; None              ; 12.707 ns       ; Sub       ; OutAsel[2] ;
; N/A   ; None              ; 12.695 ns       ; dp1In[4]  ; OutAsel[7] ;
; N/A   ; None              ; 12.692 ns       ; dp1In[0]  ; OutAsel[2] ;
; N/A   ; None              ; 12.688 ns       ; Sub       ; ProdSub[3] ;
; N/A   ; None              ; 12.683 ns       ; dp1In[1]  ; ProdSub[3] ;
; N/A   ; None              ; 12.677 ns       ; Sub       ; ProdSub[5] ;
; N/A   ; None              ; 12.676 ns       ; dp1In[2]  ; ProdSub[2] ;
; N/A   ; None              ; 12.672 ns       ; dp1In[1]  ; ProdSub[5] ;
; N/A   ; None              ; 12.618 ns       ; Sub       ; OutAsel[1] ;
; N/A   ; None              ; 12.610 ns       ; dp1In[3]  ; ProdSub[5] ;
; N/A   ; None              ; 12.603 ns       ; dp1In[0]  ; OutAsel[1] ;
; N/A   ; None              ; 12.548 ns       ; dp1In[0]  ; ProdSub[3] ;
; N/A   ; None              ; 12.544 ns       ; dp1In[5]  ; ProdSub[6] ;
; N/A   ; None              ; 12.538 ns       ; dp1In[2]  ; OutAsel[2] ;
; N/A   ; None              ; 12.537 ns       ; dp1In[0]  ; ProdSub[5] ;
; N/A   ; None              ; 12.419 ns       ; dp1In[5]  ; ProdSub[7] ;
; N/A   ; None              ; 12.414 ns       ; dp1In[6]  ; ProdSub[7] ;
; N/A   ; None              ; 12.387 ns       ; dp1In[1]  ; OutAsel[1] ;
; N/A   ; None              ; 12.361 ns       ; dp1In[4]  ; ProdSub[6] ;
; N/A   ; None              ; 12.331 ns       ; mInput[6] ; OutAsel[6] ;
; N/A   ; None              ; 12.317 ns       ; dp1In[2]  ; ProdSub[4] ;
; N/A   ; None              ; 12.261 ns       ; dp1In[3]  ; ProdSub[3] ;
; N/A   ; None              ; 12.259 ns       ; mInput[5] ; OutAsel[5] ;
; N/A   ; None              ; 12.258 ns       ; Sub       ; ProdSub[4] ;
; N/A   ; None              ; 12.253 ns       ; dp1In[1]  ; ProdSub[4] ;
; N/A   ; None              ; 12.236 ns       ; dp1In[4]  ; ProdSub[7] ;
; N/A   ; None              ; 12.211 ns       ; mInput[2] ; OutAsel[2] ;
; N/A   ; None              ; 12.193 ns       ; mInput[4] ; OutAsel[4] ;
; N/A   ; None              ; 12.191 ns       ; dp1In[3]  ; ProdSub[4] ;
; N/A   ; None              ; 12.187 ns       ; mInput[0] ; OutAsel[0] ;
; N/A   ; None              ; 12.186 ns       ; dp1In[6]  ; ProdSub[6] ;
; N/A   ; None              ; 12.118 ns       ; dp1In[0]  ; ProdSub[4] ;
; N/A   ; None              ; 12.025 ns       ; dp1In[4]  ; ProdSub[5] ;
; N/A   ; None              ; 11.910 ns       ; Asel[1]   ; OutAsel[5] ;
; N/A   ; None              ; 11.856 ns       ; dp1In[5]  ; ProdSub[5] ;
; N/A   ; None              ; 11.812 ns       ; mInput[7] ; OutAsel[7] ;
; N/A   ; None              ; 11.762 ns       ; mInput[3] ; OutAsel[3] ;
; N/A   ; None              ; 11.751 ns       ; Asel[0]   ; OutAsel[4] ;
; N/A   ; None              ; 11.728 ns       ; Sub       ; ProdSub[0] ;
; N/A   ; None              ; 11.713 ns       ; dp1In[0]  ; ProdSub[0] ;
; N/A   ; None              ; 11.696 ns       ; mInput[1] ; OutAsel[1] ;
; N/A   ; None              ; 11.633 ns       ; Asel[1]   ; OutAsel[6] ;
; N/A   ; None              ; 11.569 ns       ; Asel[0]   ; OutAsel[5] ;
; N/A   ; None              ; 11.564 ns       ; dp1In[7]  ; OutAsel[7] ;
; N/A   ; None              ; 11.517 ns       ; Asel[0]   ; OutAsel[0] ;
; N/A   ; None              ; 11.508 ns       ; Asel[1]   ; OutAsel[4] ;
; N/A   ; None              ; 11.495 ns       ; Asel[1]   ; OutAsel[0] ;
; N/A   ; None              ; 11.483 ns       ; Asel[0]   ; OutAsel[6] ;
; N/A   ; None              ; 11.371 ns       ; Asel[0]   ; OutAsel[2] ;
; N/A   ; None              ; 11.288 ns       ; Asel[0]   ; OutAsel[7] ;
; N/A   ; None              ; 11.282 ns       ; Asel[0]   ; OutAsel[3] ;
; N/A   ; None              ; 11.253 ns       ; dp1In[4]  ; ProdSub[4] ;
; N/A   ; None              ; 11.153 ns       ; Asel[1]   ; OutAsel[1] ;
; N/A   ; None              ; 11.135 ns       ; Asel[1]   ; OutAsel[2] ;
; N/A   ; None              ; 11.105 ns       ; dp1In[7]  ; ProdSub[7] ;
; N/A   ; None              ; 11.085 ns       ; Asel[1]   ; OutAsel[7] ;
; N/A   ; None              ; 11.045 ns       ; Asel[1]   ; OutAsel[3] ;
; N/A   ; None              ; 11.011 ns       ; Asel[0]   ; OutAsel[1] ;
+-------+-------------------+-----------------+-----------+------------+


+------------------------------------------------------------------------------------------+
; th                                                                                       ;
+---------------+-------------+-----------+-----------+-------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From      ; To                      ; To Clock ;
+---------------+-------------+-----------+-----------+-------------------------+----------+
; N/A           ; None        ; -3.030 ns ; Asel[0]   ; register:regA|Output[2] ; clock    ;
; N/A           ; None        ; -3.031 ns ; Asel[0]   ; register:regA|Output[7] ; clock    ;
; N/A           ; None        ; -3.036 ns ; Asel[0]   ; register:regA|Output[1] ; clock    ;
; N/A           ; None        ; -3.036 ns ; Asel[0]   ; register:regA|Output[5] ; clock    ;
; N/A           ; None        ; -3.180 ns ; Asel[1]   ; register:regA|Output[1] ; clock    ;
; N/A           ; None        ; -3.181 ns ; Asel[1]   ; register:regA|Output[5] ; clock    ;
; N/A           ; None        ; -3.198 ns ; Asel[0]   ; register:regA|Output[3] ; clock    ;
; N/A           ; None        ; -3.203 ns ; Asel[0]   ; register:regA|Output[0] ; clock    ;
; N/A           ; None        ; -3.203 ns ; Asel[0]   ; register:regA|Output[6] ; clock    ;
; N/A           ; None        ; -3.231 ns ; Asel[1]   ; register:regA|Output[3] ; clock    ;
; N/A           ; None        ; -3.233 ns ; Asel[1]   ; register:regA|Output[0] ; clock    ;
; N/A           ; None        ; -3.233 ns ; Asel[1]   ; register:regA|Output[6] ; clock    ;
; N/A           ; None        ; -3.261 ns ; Asel[1]   ; register:regA|Output[2] ; clock    ;
; N/A           ; None        ; -3.262 ns ; Asel[1]   ; register:regA|Output[7] ; clock    ;
; N/A           ; None        ; -3.931 ns ; Aload     ; register:regA|Output[0] ; clock    ;
; N/A           ; None        ; -3.931 ns ; Aload     ; register:regA|Output[1] ; clock    ;
; N/A           ; None        ; -3.931 ns ; Aload     ; register:regA|Output[2] ; clock    ;
; N/A           ; None        ; -3.931 ns ; Aload     ; register:regA|Output[3] ; clock    ;
; N/A           ; None        ; -3.931 ns ; Aload     ; register:regA|Output[5] ; clock    ;
; N/A           ; None        ; -3.931 ns ; Aload     ; register:regA|Output[6] ; clock    ;
; N/A           ; None        ; -3.931 ns ; Aload     ; register:regA|Output[7] ; clock    ;
; N/A           ; None        ; -3.949 ns ; Aload     ; register:regA|Output[4] ; clock    ;
; N/A           ; None        ; -4.147 ns ; Asel[1]   ; register:regA|Output[4] ; clock    ;
; N/A           ; None        ; -4.190 ns ; Asel[0]   ; register:regA|Output[4] ; clock    ;
; N/A           ; None        ; -4.373 ns ; dp1In[0]  ; register:regA|Output[0] ; clock    ;
; N/A           ; None        ; -4.385 ns ; Sub       ; register:regA|Output[7] ; clock    ;
; N/A           ; None        ; -4.527 ns ; Sub       ; register:regA|Output[1] ; clock    ;
; N/A           ; None        ; -4.601 ns ; Sub       ; register:regA|Output[0] ; clock    ;
; N/A           ; None        ; -4.606 ns ; Sub       ; register:regA|Output[2] ; clock    ;
; N/A           ; None        ; -4.671 ns ; dp1In[3]  ; register:regA|Output[3] ; clock    ;
; N/A           ; None        ; -4.716 ns ; dp1In[4]  ; register:regA|Output[4] ; clock    ;
; N/A           ; None        ; -4.732 ns ; dp1In[7]  ; register:regA|Output[7] ; clock    ;
; N/A           ; None        ; -4.748 ns ; mInput[3] ; register:regA|Output[3] ; clock    ;
; N/A           ; None        ; -4.765 ns ; dp1In[2]  ; register:regA|Output[2] ; clock    ;
; N/A           ; None        ; -4.827 ns ; dp1In[6]  ; register:regA|Output[6] ; clock    ;
; N/A           ; None        ; -4.840 ns ; Sub       ; register:regA|Output[3] ; clock    ;
; N/A           ; None        ; -4.917 ns ; mInput[0] ; register:regA|Output[0] ; clock    ;
; N/A           ; None        ; -4.941 ns ; dp1In[1]  ; register:regA|Output[1] ; clock    ;
; N/A           ; None        ; -4.943 ns ; dp1In[5]  ; register:regA|Output[5] ; clock    ;
; N/A           ; None        ; -4.944 ns ; Sub       ; register:regA|Output[5] ; clock    ;
; N/A           ; None        ; -4.960 ns ; mInput[1] ; register:regA|Output[1] ; clock    ;
; N/A           ; None        ; -4.966 ns ; mInput[5] ; register:regA|Output[5] ; clock    ;
; N/A           ; None        ; -4.973 ns ; mInput[6] ; register:regA|Output[6] ; clock    ;
; N/A           ; None        ; -5.053 ns ; mInput[7] ; register:regA|Output[7] ; clock    ;
; N/A           ; None        ; -5.169 ns ; Sub       ; register:regA|Output[6] ; clock    ;
; N/A           ; None        ; -5.199 ns ; mInput[4] ; register:regA|Output[4] ; clock    ;
; N/A           ; None        ; -5.465 ns ; mInput[2] ; register:regA|Output[2] ; clock    ;
; N/A           ; None        ; -5.707 ns ; Sub       ; register:regA|Output[4] ; clock    ;
; N/A           ; None        ; -5.772 ns ; dp1In[4]  ; register:regA|Output[5] ; clock    ;
; N/A           ; None        ; -5.867 ns ; dp1In[0]  ; register:regA|Output[1] ; clock    ;
; N/A           ; None        ; -5.936 ns ; dp1In[4]  ; register:regA|Output[7] ; clock    ;
; N/A           ; None        ; -5.946 ns ; dp1In[0]  ; register:regA|Output[2] ; clock    ;
; N/A           ; None        ; -5.997 ns ; dp1In[4]  ; register:regA|Output[6] ; clock    ;
; N/A           ; None        ; -6.081 ns ; dp1In[1]  ; register:regA|Output[2] ; clock    ;
; N/A           ; None        ; -6.114 ns ; dp1In[6]  ; register:regA|Output[7] ; clock    ;
; N/A           ; None        ; -6.119 ns ; dp1In[5]  ; register:regA|Output[7] ; clock    ;
; N/A           ; None        ; -6.180 ns ; dp1In[5]  ; register:regA|Output[6] ; clock    ;
; N/A           ; None        ; -6.180 ns ; dp1In[0]  ; register:regA|Output[3] ; clock    ;
; N/A           ; None        ; -6.284 ns ; dp1In[0]  ; register:regA|Output[5] ; clock    ;
; N/A           ; None        ; -6.315 ns ; dp1In[1]  ; register:regA|Output[3] ; clock    ;
; N/A           ; None        ; -6.357 ns ; dp1In[3]  ; register:regA|Output[5] ; clock    ;
; N/A           ; None        ; -6.379 ns ; dp1In[2]  ; register:regA|Output[3] ; clock    ;
; N/A           ; None        ; -6.419 ns ; dp1In[1]  ; register:regA|Output[5] ; clock    ;
; N/A           ; None        ; -6.448 ns ; dp1In[0]  ; register:regA|Output[7] ; clock    ;
; N/A           ; None        ; -6.483 ns ; dp1In[2]  ; register:regA|Output[5] ; clock    ;
; N/A           ; None        ; -6.509 ns ; dp1In[0]  ; register:regA|Output[6] ; clock    ;
; N/A           ; None        ; -6.521 ns ; dp1In[3]  ; register:regA|Output[7] ; clock    ;
; N/A           ; None        ; -6.582 ns ; dp1In[3]  ; register:regA|Output[6] ; clock    ;
; N/A           ; None        ; -6.583 ns ; dp1In[1]  ; register:regA|Output[7] ; clock    ;
; N/A           ; None        ; -6.644 ns ; dp1In[1]  ; register:regA|Output[6] ; clock    ;
; N/A           ; None        ; -6.647 ns ; dp1In[2]  ; register:regA|Output[7] ; clock    ;
; N/A           ; None        ; -6.708 ns ; dp1In[2]  ; register:regA|Output[6] ; clock    ;
; N/A           ; None        ; -7.047 ns ; dp1In[0]  ; register:regA|Output[4] ; clock    ;
; N/A           ; None        ; -7.120 ns ; dp1In[3]  ; register:regA|Output[4] ; clock    ;
; N/A           ; None        ; -7.182 ns ; dp1In[1]  ; register:regA|Output[4] ; clock    ;
; N/A           ; None        ; -7.246 ns ; dp1In[2]  ; register:regA|Output[4] ; clock    ;
+---------------+-------------+-----------+-----------+-------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 222 10/21/2009 SJ Web Edition
    Info: Processing started: Mon Nov 23 21:32:18 2015
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off dp3 -c dp3 --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clock" is an undefined clock
Info: Clock "clock" has Internal fmax of 301.66 MHz between source register "register:regA|Output[0]" and destination register "register:regA|Output[4]" (period= 3.315 ns)
    Info: + Longest register to register delay is 3.077 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X1_Y10_N27; Fanout = 5; REG Node = 'register:regA|Output[0]'
        Info: 2: + IC(0.371 ns) + CELL(0.495 ns) = 0.866 ns; Loc. = LCCOMB_X1_Y10_N8; Fanout = 2; COMB Node = 'addSub:addSubtractor|Add0~5'
        Info: 3: + IC(0.000 ns) + CELL(0.080 ns) = 0.946 ns; Loc. = LCCOMB_X1_Y10_N10; Fanout = 2; COMB Node = 'addSub:addSubtractor|Add0~8'
        Info: 4: + IC(0.000 ns) + CELL(0.080 ns) = 1.026 ns; Loc. = LCCOMB_X1_Y10_N12; Fanout = 2; COMB Node = 'addSub:addSubtractor|Add0~11'
        Info: 5: + IC(0.000 ns) + CELL(0.174 ns) = 1.200 ns; Loc. = LCCOMB_X1_Y10_N14; Fanout = 2; COMB Node = 'addSub:addSubtractor|Add0~14'
        Info: 6: + IC(0.000 ns) + CELL(0.458 ns) = 1.658 ns; Loc. = LCCOMB_X1_Y10_N16; Fanout = 2; COMB Node = 'addSub:addSubtractor|Add0~16'
        Info: 7: + IC(0.527 ns) + CELL(0.178 ns) = 2.363 ns; Loc. = LCCOMB_X2_Y10_N20; Fanout = 2; COMB Node = 'outAsel[4]~9'
        Info: 8: + IC(0.301 ns) + CELL(0.413 ns) = 3.077 ns; Loc. = LCFF_X2_Y10_N17; Fanout = 5; REG Node = 'register:regA|Output[4]'
        Info: Total cell delay = 1.878 ns ( 61.03 % )
        Info: Total interconnect delay = 1.199 ns ( 38.97 % )
    Info: - Smallest clock skew is 0.001 ns
        Info: + Shortest clock path from clock "clock" to destination register is 2.855 ns
            Info: 1: + IC(0.000 ns) + CELL(1.026 ns) = 1.026 ns; Loc. = PIN_M1; Fanout = 1; CLK Node = 'clock'
            Info: 2: + IC(0.238 ns) + CELL(0.000 ns) = 1.264 ns; Loc. = CLKCTRL_G3; Fanout = 8; COMB Node = 'clock~clkctrl'
            Info: 3: + IC(0.989 ns) + CELL(0.602 ns) = 2.855 ns; Loc. = LCFF_X2_Y10_N17; Fanout = 5; REG Node = 'register:regA|Output[4]'
            Info: Total cell delay = 1.628 ns ( 57.02 % )
            Info: Total interconnect delay = 1.227 ns ( 42.98 % )
        Info: - Longest clock path from clock "clock" to source register is 2.854 ns
            Info: 1: + IC(0.000 ns) + CELL(1.026 ns) = 1.026 ns; Loc. = PIN_M1; Fanout = 1; CLK Node = 'clock'
            Info: 2: + IC(0.238 ns) + CELL(0.000 ns) = 1.264 ns; Loc. = CLKCTRL_G3; Fanout = 8; COMB Node = 'clock~clkctrl'
            Info: 3: + IC(0.988 ns) + CELL(0.602 ns) = 2.854 ns; Loc. = LCFF_X1_Y10_N27; Fanout = 5; REG Node = 'register:regA|Output[0]'
            Info: Total cell delay = 1.628 ns ( 57.04 % )
            Info: Total interconnect delay = 1.226 ns ( 42.96 % )
    Info: + Micro clock to output delay of source is 0.277 ns
    Info: + Micro setup delay of destination is -0.038 ns
Info: tsu for register "register:regA|Output[4]" (data pin = "dp1In[2]", clock pin = "clock") is 7.494 ns
    Info: + Longest pin to register delay is 10.387 ns
        Info: 1: + IC(0.000 ns) + CELL(0.834 ns) = 0.834 ns; Loc. = PIN_J2; Fanout = 2; PIN Node = 'dp1In[2]'
        Info: 2: + IC(5.737 ns) + CELL(0.178 ns) = 6.749 ns; Loc. = LCCOMB_X2_Y10_N10; Fanout = 2; COMB Node = 'addSub:addSubtractor|Add0~9'
        Info: 3: + IC(1.070 ns) + CELL(0.517 ns) = 8.336 ns; Loc. = LCCOMB_X1_Y10_N12; Fanout = 2; COMB Node = 'addSub:addSubtractor|Add0~11'
        Info: 4: + IC(0.000 ns) + CELL(0.174 ns) = 8.510 ns; Loc. = LCCOMB_X1_Y10_N14; Fanout = 2; COMB Node = 'addSub:addSubtractor|Add0~14'
        Info: 5: + IC(0.000 ns) + CELL(0.458 ns) = 8.968 ns; Loc. = LCCOMB_X1_Y10_N16; Fanout = 2; COMB Node = 'addSub:addSubtractor|Add0~16'
        Info: 6: + IC(0.527 ns) + CELL(0.178 ns) = 9.673 ns; Loc. = LCCOMB_X2_Y10_N20; Fanout = 2; COMB Node = 'outAsel[4]~9'
        Info: 7: + IC(0.301 ns) + CELL(0.413 ns) = 10.387 ns; Loc. = LCFF_X2_Y10_N17; Fanout = 5; REG Node = 'register:regA|Output[4]'
        Info: Total cell delay = 2.752 ns ( 26.49 % )
        Info: Total interconnect delay = 7.635 ns ( 73.51 % )
    Info: + Micro setup delay of destination is -0.038 ns
    Info: - Shortest clock path from clock "clock" to destination register is 2.855 ns
        Info: 1: + IC(0.000 ns) + CELL(1.026 ns) = 1.026 ns; Loc. = PIN_M1; Fanout = 1; CLK Node = 'clock'
        Info: 2: + IC(0.238 ns) + CELL(0.000 ns) = 1.264 ns; Loc. = CLKCTRL_G3; Fanout = 8; COMB Node = 'clock~clkctrl'
        Info: 3: + IC(0.989 ns) + CELL(0.602 ns) = 2.855 ns; Loc. = LCFF_X2_Y10_N17; Fanout = 5; REG Node = 'register:regA|Output[4]'
        Info: Total cell delay = 1.628 ns ( 57.02 % )
        Info: Total interconnect delay = 1.227 ns ( 42.98 % )
Info: tco from clock "clock" to destination pin "mOutput[3]" through register "register:regA|Output[3]" is 10.526 ns
    Info: + Longest clock path from clock "clock" to source register is 2.854 ns
        Info: 1: + IC(0.000 ns) + CELL(1.026 ns) = 1.026 ns; Loc. = PIN_M1; Fanout = 1; CLK Node = 'clock'
        Info: 2: + IC(0.238 ns) + CELL(0.000 ns) = 1.264 ns; Loc. = CLKCTRL_G3; Fanout = 8; COMB Node = 'clock~clkctrl'
        Info: 3: + IC(0.988 ns) + CELL(0.602 ns) = 2.854 ns; Loc. = LCFF_X1_Y10_N3; Fanout = 5; REG Node = 'register:regA|Output[3]'
        Info: Total cell delay = 1.628 ns ( 57.04 % )
        Info: Total interconnect delay = 1.226 ns ( 42.96 % )
    Info: + Micro clock to output delay of source is 0.277 ns
    Info: + Longest register to pin delay is 7.395 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X1_Y10_N3; Fanout = 5; REG Node = 'register:regA|Output[3]'
        Info: 2: + IC(4.545 ns) + CELL(2.850 ns) = 7.395 ns; Loc. = PIN_T21; Fanout = 0; PIN Node = 'mOutput[3]'
        Info: Total cell delay = 2.850 ns ( 38.54 % )
        Info: Total interconnect delay = 4.545 ns ( 61.46 % )
Info: Longest tpd from source pin "dp1In[2]" to destination pin "OutAsel[4]" is 14.240 ns
    Info: 1: + IC(0.000 ns) + CELL(0.834 ns) = 0.834 ns; Loc. = PIN_J2; Fanout = 2; PIN Node = 'dp1In[2]'
    Info: 2: + IC(5.737 ns) + CELL(0.178 ns) = 6.749 ns; Loc. = LCCOMB_X2_Y10_N10; Fanout = 2; COMB Node = 'addSub:addSubtractor|Add0~9'
    Info: 3: + IC(1.070 ns) + CELL(0.517 ns) = 8.336 ns; Loc. = LCCOMB_X1_Y10_N12; Fanout = 2; COMB Node = 'addSub:addSubtractor|Add0~11'
    Info: 4: + IC(0.000 ns) + CELL(0.174 ns) = 8.510 ns; Loc. = LCCOMB_X1_Y10_N14; Fanout = 2; COMB Node = 'addSub:addSubtractor|Add0~14'
    Info: 5: + IC(0.000 ns) + CELL(0.458 ns) = 8.968 ns; Loc. = LCCOMB_X1_Y10_N16; Fanout = 2; COMB Node = 'addSub:addSubtractor|Add0~16'
    Info: 6: + IC(0.527 ns) + CELL(0.178 ns) = 9.673 ns; Loc. = LCCOMB_X2_Y10_N20; Fanout = 2; COMB Node = 'outAsel[4]~9'
    Info: 7: + IC(1.717 ns) + CELL(2.850 ns) = 14.240 ns; Loc. = PIN_F1; Fanout = 0; PIN Node = 'OutAsel[4]'
    Info: Total cell delay = 5.189 ns ( 36.44 % )
    Info: Total interconnect delay = 9.051 ns ( 63.56 % )
Info: th for register "register:regA|Output[2]" (data pin = "Asel[0]", clock pin = "clock") is -3.030 ns
    Info: + Longest clock path from clock "clock" to destination register is 2.854 ns
        Info: 1: + IC(0.000 ns) + CELL(1.026 ns) = 1.026 ns; Loc. = PIN_M1; Fanout = 1; CLK Node = 'clock'
        Info: 2: + IC(0.238 ns) + CELL(0.000 ns) = 1.264 ns; Loc. = CLKCTRL_G3; Fanout = 8; COMB Node = 'clock~clkctrl'
        Info: 3: + IC(0.988 ns) + CELL(0.602 ns) = 2.854 ns; Loc. = LCFF_X1_Y10_N5; Fanout = 5; REG Node = 'register:regA|Output[2]'
        Info: Total cell delay = 1.628 ns ( 57.04 % )
        Info: Total interconnect delay = 1.226 ns ( 42.96 % )
    Info: + Micro hold delay of destination is 0.286 ns
    Info: - Shortest pin to register delay is 6.170 ns
        Info: 1: + IC(0.000 ns) + CELL(0.844 ns) = 0.844 ns; Loc. = PIN_N3; Fanout = 16; PIN Node = 'Asel[0]'
        Info: 2: + IC(4.908 ns) + CELL(0.322 ns) = 6.074 ns; Loc. = LCCOMB_X1_Y10_N4; Fanout = 2; COMB Node = 'outAsel[2]~5'
        Info: 3: + IC(0.000 ns) + CELL(0.096 ns) = 6.170 ns; Loc. = LCFF_X1_Y10_N5; Fanout = 5; REG Node = 'register:regA|Output[2]'
        Info: Total cell delay = 1.262 ns ( 20.45 % )
        Info: Total interconnect delay = 4.908 ns ( 79.55 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 167 megabytes
    Info: Processing ended: Mon Nov 23 21:32:18 2015
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


