<?xml version="1.0" encoding="UTF-8"?><oai_dc:dc xmlns:dc="http://purl.org/dc/elements/1.1/" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xsi:schemaLocation="http://www.openarchives.org/OAI/2.0/oai_dc/ http://www.openarchives.org/OAI/2.0/oai_dc.xsd" xmlns:oai_dc="http://www.openarchives.org/OAI/2.0/oai_dc/">
    <dc:contributor>Artigas Mestre, José Ignacio</dc:contributor>
    <dc:creator>Escario Paraíso, Pablo</dc:creator>
    <dc:date>2019</dc:date>
    <dc:description>En el presente trabajo fin de grado se busca desarrollar un diseño el cual pueda ser utilizado los próximos años en las prácticas impartidas en la rama de la Electrónica Digital y de Potencia. Se va a realizar un reductor síncrono de potencia, Buck, siendo este controlado mediante una FPGA, el proyecto aborda desde el diseño de la placa de circuito impreso, hasta todo el diseño del control digital con el fin de ser capaces de controlar la tensión de salida de este convertidor.&lt;br /&gt;&lt;br /&gt;</dc:description>
    <dc:identifier>http://zaguan.unizar.es/record/85258</dc:identifier>
    <dc:language>spa</dc:language>
    <dc:publisher>Universidad de Zaragoza; Departamento de Ingeniería Electrónica y Comunicaciones; Área de Tecnología Electrónica</dc:publisher>
    <dc:relation>http://zaguan.unizar.es/record/85258/files/TAZ-TFG-2019-2683.pdf</dc:relation>
    <dc:relation>http://zaguan.unizar.es/record/85258/files/TAZ-TFG-2019-2683_ANE.pdf</dc:relation>
    <dc:rights>http://creativecommons.org/licenses/by-nc-sa/3.0/</dc:rights>
    <dc:subject>Graduado en Ingeniería Electrónica y Automática</dc:subject>
    <dc:title>Control digital con FPGA de un convertidor de potencia Buck síncrono</dc:title>
    <dc:type>TAZ-TFG</dc:type>
    <dc:title xml:lang="en">Digital control with an FPGA of a synchronous Buck power converter</dc:title>
</oai_dc:dc>
