# fifo
参考verilogHDL数字集成电路高级系统设计实现的一个fifo程序
这个项目包括：设计代码和测试代码两个部分，测试代码并不完善。
整个程序并不完善，仅作为阅读完蔡书后的modelsim仿真验证尝试
