TimeQuest Timing Analyzer report for Mod_Teste
Sat Feb 10 21:53:10 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Setup: 'frequency_divider:divisor|clock_1hz'
 13. Slow Model Hold: 'CLOCK_50'
 14. Slow Model Hold: 'frequency_divider:divisor|clock_1hz'
 15. Slow Model Minimum Pulse Width: 'CLOCK_50'
 16. Slow Model Minimum Pulse Width: 'frequency_divider:divisor|clock_1hz'
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Fast Model Setup Summary
 20. Fast Model Hold Summary
 21. Fast Model Recovery Summary
 22. Fast Model Removal Summary
 23. Fast Model Minimum Pulse Width Summary
 24. Fast Model Setup: 'CLOCK_50'
 25. Fast Model Setup: 'frequency_divider:divisor|clock_1hz'
 26. Fast Model Hold: 'CLOCK_50'
 27. Fast Model Hold: 'frequency_divider:divisor|clock_1hz'
 28. Fast Model Minimum Pulse Width: 'CLOCK_50'
 29. Fast Model Minimum Pulse Width: 'frequency_divider:divisor|clock_1hz'
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Multicorner Timing Analysis Summary
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Mod_Teste                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                   ;
+-------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------+
; Clock Name                          ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                 ;
+-------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------+
; CLOCK_50                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                            ;
; frequency_divider:divisor|clock_1hz ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { frequency_divider:divisor|clock_1hz } ;
+-------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                    ;
+------------+-----------------+-------------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                          ; Note                                                  ;
+------------+-----------------+-------------------------------------+-------------------------------------------------------+
; 254.97 MHz ; 254.97 MHz      ; CLOCK_50                            ;                                                       ;
; 798.72 MHz ; 500.0 MHz       ; frequency_divider:divisor|clock_1hz ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+-------------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------+
; Slow Model Setup Summary                                     ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; CLOCK_50                            ; -2.922 ; -120.134      ;
; frequency_divider:divisor|clock_1hz ; -0.252 ; -0.405        ;
+-------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Slow Model Hold Summary                                      ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; CLOCK_50                            ; -2.527 ; -2.527        ;
; frequency_divider:divisor|clock_1hz ; 0.391  ; 0.000         ;
+-------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                       ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; CLOCK_50                            ; -1.380 ; -79.380       ;
; frequency_divider:divisor|clock_1hz ; -0.500 ; -4.000        ;
+-------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                 ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.922 ; frequency_divider:divisor|counter[0]  ; frequency_divider:divisor|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 3.948      ;
; -2.847 ; frequency_divider:divisor|counter[1]  ; frequency_divider:divisor|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 3.873      ;
; -2.811 ; frequency_divider:divisor|counter[2]  ; frequency_divider:divisor|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 3.837      ;
; -2.781 ; frequency_divider:divisor|counter[0]  ; frequency_divider:divisor|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 3.807      ;
; -2.771 ; frequency_divider:divisor|counter[7]  ; frequency_divider:divisor|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.807      ;
; -2.767 ; frequency_divider:divisor|counter[0]  ; frequency_divider:divisor|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 3.793      ;
; -2.740 ; frequency_divider:divisor|counter[3]  ; frequency_divider:divisor|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 3.766      ;
; -2.706 ; frequency_divider:divisor|counter[1]  ; frequency_divider:divisor|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 3.732      ;
; -2.692 ; frequency_divider:divisor|counter[1]  ; frequency_divider:divisor|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 3.718      ;
; -2.670 ; frequency_divider:divisor|counter[2]  ; frequency_divider:divisor|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 3.696      ;
; -2.656 ; frequency_divider:divisor|counter[2]  ; frequency_divider:divisor|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 3.682      ;
; -2.640 ; frequency_divider:divisor|counter[0]  ; frequency_divider:divisor|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 3.666      ;
; -2.638 ; frequency_divider:divisor|counter[4]  ; frequency_divider:divisor|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 3.664      ;
; -2.630 ; frequency_divider:divisor|counter[7]  ; frequency_divider:divisor|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.666      ;
; -2.616 ; frequency_divider:divisor|counter[7]  ; frequency_divider:divisor|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.652      ;
; -2.599 ; frequency_divider:divisor|counter[3]  ; frequency_divider:divisor|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 3.625      ;
; -2.585 ; frequency_divider:divisor|counter[3]  ; frequency_divider:divisor|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 3.611      ;
; -2.576 ; LCD_TEST:MyLCD|mDLY[1]                ; LCD_TEST:MyLCD|mDLY[0]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.612      ;
; -2.576 ; LCD_TEST:MyLCD|mDLY[1]                ; LCD_TEST:MyLCD|mDLY[1]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.612      ;
; -2.576 ; LCD_TEST:MyLCD|mDLY[1]                ; LCD_TEST:MyLCD|mDLY[2]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.612      ;
; -2.576 ; LCD_TEST:MyLCD|mDLY[1]                ; LCD_TEST:MyLCD|mDLY[3]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.612      ;
; -2.576 ; LCD_TEST:MyLCD|mDLY[1]                ; LCD_TEST:MyLCD|mDLY[4]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.612      ;
; -2.576 ; LCD_TEST:MyLCD|mDLY[1]                ; LCD_TEST:MyLCD|mDLY[5]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.612      ;
; -2.576 ; LCD_TEST:MyLCD|mDLY[1]                ; LCD_TEST:MyLCD|mDLY[6]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.612      ;
; -2.576 ; LCD_TEST:MyLCD|mDLY[1]                ; LCD_TEST:MyLCD|mDLY[8]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.612      ;
; -2.576 ; LCD_TEST:MyLCD|mDLY[1]                ; LCD_TEST:MyLCD|mDLY[7]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.612      ;
; -2.567 ; LCD_TEST:MyLCD|mDLY[8]                ; LCD_TEST:MyLCD|mDLY[0]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.603      ;
; -2.567 ; LCD_TEST:MyLCD|mDLY[8]                ; LCD_TEST:MyLCD|mDLY[1]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.603      ;
; -2.567 ; LCD_TEST:MyLCD|mDLY[8]                ; LCD_TEST:MyLCD|mDLY[2]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.603      ;
; -2.567 ; LCD_TEST:MyLCD|mDLY[8]                ; LCD_TEST:MyLCD|mDLY[3]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.603      ;
; -2.567 ; LCD_TEST:MyLCD|mDLY[8]                ; LCD_TEST:MyLCD|mDLY[4]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.603      ;
; -2.567 ; LCD_TEST:MyLCD|mDLY[8]                ; LCD_TEST:MyLCD|mDLY[5]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.603      ;
; -2.567 ; LCD_TEST:MyLCD|mDLY[8]                ; LCD_TEST:MyLCD|mDLY[6]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.603      ;
; -2.567 ; LCD_TEST:MyLCD|mDLY[8]                ; LCD_TEST:MyLCD|mDLY[8]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.603      ;
; -2.567 ; LCD_TEST:MyLCD|mDLY[8]                ; LCD_TEST:MyLCD|mDLY[7]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.603      ;
; -2.565 ; frequency_divider:divisor|counter[1]  ; frequency_divider:divisor|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 3.591      ;
; -2.536 ; LCD_TEST:MyLCD|mDLY[2]                ; LCD_TEST:MyLCD|mDLY[0]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.572      ;
; -2.536 ; LCD_TEST:MyLCD|mDLY[2]                ; LCD_TEST:MyLCD|mDLY[1]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.572      ;
; -2.536 ; LCD_TEST:MyLCD|mDLY[2]                ; LCD_TEST:MyLCD|mDLY[2]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.572      ;
; -2.536 ; LCD_TEST:MyLCD|mDLY[2]                ; LCD_TEST:MyLCD|mDLY[3]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.572      ;
; -2.536 ; LCD_TEST:MyLCD|mDLY[2]                ; LCD_TEST:MyLCD|mDLY[4]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.572      ;
; -2.536 ; LCD_TEST:MyLCD|mDLY[2]                ; LCD_TEST:MyLCD|mDLY[5]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.572      ;
; -2.536 ; LCD_TEST:MyLCD|mDLY[2]                ; LCD_TEST:MyLCD|mDLY[6]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.572      ;
; -2.536 ; LCD_TEST:MyLCD|mDLY[2]                ; LCD_TEST:MyLCD|mDLY[8]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.572      ;
; -2.536 ; LCD_TEST:MyLCD|mDLY[2]                ; LCD_TEST:MyLCD|mDLY[7]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.572      ;
; -2.529 ; frequency_divider:divisor|counter[2]  ; frequency_divider:divisor|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 3.555      ;
; -2.515 ; frequency_divider:divisor|counter[3]  ; frequency_divider:divisor|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.551      ;
; -2.515 ; frequency_divider:divisor|counter[3]  ; frequency_divider:divisor|clock_1hz   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.551      ;
; -2.513 ; frequency_divider:divisor|counter[3]  ; frequency_divider:divisor|counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.549      ;
; -2.505 ; frequency_divider:divisor|counter[5]  ; frequency_divider:divisor|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 3.531      ;
; -2.497 ; frequency_divider:divisor|counter[4]  ; frequency_divider:divisor|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 3.523      ;
; -2.492 ; frequency_divider:divisor|counter[0]  ; frequency_divider:divisor|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 3.518      ;
; -2.489 ; frequency_divider:divisor|counter[7]  ; frequency_divider:divisor|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.525      ;
; -2.483 ; frequency_divider:divisor|counter[4]  ; frequency_divider:divisor|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 3.509      ;
; -2.474 ; frequency_divider:divisor|counter[1]  ; frequency_divider:divisor|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.510      ;
; -2.474 ; frequency_divider:divisor|counter[1]  ; frequency_divider:divisor|clock_1hz   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.510      ;
; -2.472 ; frequency_divider:divisor|counter[1]  ; frequency_divider:divisor|counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.508      ;
; -2.463 ; frequency_divider:divisor|counter[0]  ; frequency_divider:divisor|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 3.489      ;
; -2.458 ; frequency_divider:divisor|counter[3]  ; frequency_divider:divisor|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 3.484      ;
; -2.440 ; frequency_divider:divisor|counter[12] ; frequency_divider:divisor|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.476      ;
; -2.440 ; frequency_divider:divisor|counter[12] ; frequency_divider:divisor|clock_1hz   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.476      ;
; -2.438 ; frequency_divider:divisor|counter[12] ; frequency_divider:divisor|counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.474      ;
; -2.429 ; LCD_TEST:MyLCD|mDLY[3]                ; LCD_TEST:MyLCD|mDLY[0]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.465      ;
; -2.429 ; LCD_TEST:MyLCD|mDLY[3]                ; LCD_TEST:MyLCD|mDLY[1]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.465      ;
; -2.429 ; LCD_TEST:MyLCD|mDLY[3]                ; LCD_TEST:MyLCD|mDLY[2]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.465      ;
; -2.429 ; LCD_TEST:MyLCD|mDLY[3]                ; LCD_TEST:MyLCD|mDLY[3]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.465      ;
; -2.429 ; LCD_TEST:MyLCD|mDLY[3]                ; LCD_TEST:MyLCD|mDLY[4]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.465      ;
; -2.429 ; LCD_TEST:MyLCD|mDLY[3]                ; LCD_TEST:MyLCD|mDLY[5]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.465      ;
; -2.429 ; LCD_TEST:MyLCD|mDLY[3]                ; LCD_TEST:MyLCD|mDLY[6]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.465      ;
; -2.429 ; LCD_TEST:MyLCD|mDLY[3]                ; LCD_TEST:MyLCD|mDLY[8]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.465      ;
; -2.429 ; LCD_TEST:MyLCD|mDLY[3]                ; LCD_TEST:MyLCD|mDLY[7]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.465      ;
; -2.417 ; frequency_divider:divisor|counter[1]  ; frequency_divider:divisor|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 3.443      ;
; -2.404 ; frequency_divider:divisor|counter[8]  ; frequency_divider:divisor|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.440      ;
; -2.404 ; frequency_divider:divisor|counter[8]  ; frequency_divider:divisor|clock_1hz   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.440      ;
; -2.402 ; LCD_TEST:MyLCD|mDLY[6]                ; LCD_TEST:MyLCD|mDLY[0]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.438      ;
; -2.402 ; LCD_TEST:MyLCD|mDLY[6]                ; LCD_TEST:MyLCD|mDLY[1]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.438      ;
; -2.402 ; LCD_TEST:MyLCD|mDLY[6]                ; LCD_TEST:MyLCD|mDLY[2]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.438      ;
; -2.402 ; LCD_TEST:MyLCD|mDLY[6]                ; LCD_TEST:MyLCD|mDLY[3]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.438      ;
; -2.402 ; LCD_TEST:MyLCD|mDLY[6]                ; LCD_TEST:MyLCD|mDLY[4]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.438      ;
; -2.402 ; LCD_TEST:MyLCD|mDLY[6]                ; LCD_TEST:MyLCD|mDLY[5]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.438      ;
; -2.402 ; LCD_TEST:MyLCD|mDLY[6]                ; LCD_TEST:MyLCD|mDLY[6]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.438      ;
; -2.402 ; LCD_TEST:MyLCD|mDLY[6]                ; LCD_TEST:MyLCD|mDLY[8]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.438      ;
; -2.402 ; LCD_TEST:MyLCD|mDLY[6]                ; LCD_TEST:MyLCD|mDLY[7]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.438      ;
; -2.402 ; frequency_divider:divisor|counter[8]  ; frequency_divider:divisor|counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.438      ;
; -2.395 ; frequency_divider:divisor|counter[6]  ; frequency_divider:divisor|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 3.421      ;
; -2.388 ; frequency_divider:divisor|counter[1]  ; frequency_divider:divisor|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 3.414      ;
; -2.381 ; frequency_divider:divisor|counter[4]  ; frequency_divider:divisor|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.417      ;
; -2.381 ; frequency_divider:divisor|counter[4]  ; frequency_divider:divisor|clock_1hz   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.417      ;
; -2.381 ; frequency_divider:divisor|counter[2]  ; frequency_divider:divisor|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 3.407      ;
; -2.379 ; frequency_divider:divisor|counter[4]  ; frequency_divider:divisor|counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.415      ;
; -2.365 ; frequency_divider:divisor|counter[0]  ; frequency_divider:divisor|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.401      ;
; -2.365 ; frequency_divider:divisor|counter[0]  ; frequency_divider:divisor|clock_1hz   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.401      ;
; -2.364 ; frequency_divider:divisor|counter[5]  ; frequency_divider:divisor|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 3.390      ;
; -2.363 ; frequency_divider:divisor|counter[0]  ; frequency_divider:divisor|counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.399      ;
; -2.356 ; frequency_divider:divisor|counter[4]  ; frequency_divider:divisor|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 3.382      ;
; -2.352 ; frequency_divider:divisor|counter[2]  ; frequency_divider:divisor|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 3.378      ;
; -2.350 ; frequency_divider:divisor|counter[5]  ; frequency_divider:divisor|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 3.376      ;
; -2.341 ; frequency_divider:divisor|counter[7]  ; frequency_divider:divisor|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.377      ;
; -2.338 ; frequency_divider:divisor|counter[3]  ; frequency_divider:divisor|counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 3.364      ;
; -2.335 ; frequency_divider:divisor|counter[0]  ; frequency_divider:divisor|counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 3.361      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'frequency_divider:divisor|clock_1hz'                                                                                                                                     ;
+--------+-------------------------------+-------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -0.252 ; counter_0x9:contador|value[0] ; counter_0x9:contador|value[2] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 1.000        ; 0.000      ; 1.288      ;
; -0.071 ; counter_0x9:contador|value[2] ; counter_0x9:contador|value[0] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 1.000        ; 0.000      ; 1.107      ;
; -0.046 ; counter_0x9:contador|value[0] ; counter_0x9:contador|value[1] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 1.000        ; 0.000      ; 1.082      ;
; -0.042 ; counter_0x9:contador|value[1] ; counter_0x9:contador|value[2] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 1.000        ; 0.000      ; 1.078      ;
; -0.041 ; counter_0x9:contador|value[3] ; counter_0x9:contador|value[0] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 1.000        ; 0.000      ; 1.077      ;
; -0.036 ; counter_0x9:contador|value[2] ; counter_0x9:contador|value[3] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 1.000        ; 0.000      ; 1.072      ;
; -0.015 ; counter_0x9:contador|value[0] ; counter_0x9:contador|value[3] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 1.000        ; 0.000      ; 1.051      ;
; 0.231  ; counter_0x9:contador|value[1] ; counter_0x9:contador|value[0] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 1.000        ; 0.000      ; 0.805      ;
; 0.232  ; counter_0x9:contador|value[3] ; counter_0x9:contador|value[1] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 1.000        ; 0.000      ; 0.804      ;
; 0.233  ; counter_0x9:contador|value[3] ; counter_0x9:contador|value[2] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 1.000        ; 0.000      ; 0.803      ;
; 0.233  ; counter_0x9:contador|value[1] ; counter_0x9:contador|value[3] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 1.000        ; 0.000      ; 0.803      ;
; 0.379  ; counter_0x9:contador|value[2] ; counter_0x9:contador|value[2] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; counter_0x9:contador|value[0] ; counter_0x9:contador|value[0] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; counter_0x9:contador|value[1] ; counter_0x9:contador|value[1] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; counter_0x9:contador|value[3] ; counter_0x9:contador|value[3] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 1.000        ; 0.000      ; 0.657      ;
+--------+-------------------------------+-------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                 ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------+-------------+--------------+------------+------------+
; -2.527 ; frequency_divider:divisor|clock_1hz       ; frequency_divider:divisor|clock_1hz       ; frequency_divider:divisor|clock_1hz ; CLOCK_50    ; 0.000        ; 2.668      ; 0.657      ;
; -2.027 ; frequency_divider:divisor|clock_1hz       ; frequency_divider:divisor|clock_1hz       ; frequency_divider:divisor|clock_1hz ; CLOCK_50    ; -0.500       ; 2.668      ; 0.657      ;
; 0.391  ; LCD_TEST:MyLCD|LCD_Controller:u0|Cont[0]  ; LCD_TEST:MyLCD|LCD_Controller:u0|Cont[0]  ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_TEST:MyLCD|LCD_Controller:u0|Cont[1]  ; LCD_TEST:MyLCD|LCD_Controller:u0|Cont[1]  ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_TEST:MyLCD|LCD_Controller:u0|Cont[2]  ; LCD_TEST:MyLCD|LCD_Controller:u0|Cont[2]  ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_TEST:MyLCD|LCD_Controller:u0|Cont[3]  ; LCD_TEST:MyLCD|LCD_Controller:u0|Cont[3]  ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.10    ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.10    ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_TEST:MyLCD|LCD_Controller:u0|mStart   ; LCD_TEST:MyLCD|LCD_Controller:u0|mStart   ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_TEST:MyLCD|mLCD_ST.000010             ; LCD_TEST:MyLCD|mLCD_ST.000010             ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_TEST:MyLCD|LCD_Controller:u0|LCD_EN   ; LCD_TEST:MyLCD|LCD_Controller:u0|LCD_EN   ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.530  ; LCD_TEST:MyLCD|LCD_Controller:u0|mStart   ; LCD_TEST:MyLCD|LCD_Controller:u0|oDone    ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.796      ;
; 0.532  ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.11    ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.00    ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.798      ;
; 0.536  ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.11    ; LCD_TEST:MyLCD|LCD_Controller:u0|mStart   ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.802      ;
; 0.542  ; LCD_TEST:MyLCD|mLCD_ST.000011             ; LCD_TEST:MyLCD|mLCD_ST.000000             ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.808      ;
; 0.556  ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.10    ; LCD_TEST:MyLCD|LCD_Controller:u0|LCD_EN   ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.822      ;
; 0.571  ; LCD_TEST:MyLCD|LCD_Controller:u0|Cont[4]  ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.10    ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.837      ;
; 0.685  ; LCD_TEST:MyLCD|mDLY[17]                   ; LCD_TEST:MyLCD|mLCD_ST.000001             ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.951      ;
; 0.687  ; LCD_TEST:MyLCD|mLCD_Start                 ; LCD_TEST:MyLCD|LCD_Controller:u0|preStart ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.953      ;
; 0.694  ; LCD_TEST:MyLCD|mLCD_ST.000001             ; LCD_TEST:MyLCD|mLCD_Start                 ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; -0.002     ; 0.958      ;
; 0.735  ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.00    ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.01    ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; -0.004     ; 0.997      ;
; 0.788  ; LCD_TEST:MyLCD|mDLY[0]                    ; LCD_TEST:MyLCD|mDLY[0]                    ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.054      ;
; 0.792  ; LCD_TEST:MyLCD|LUT_INDEX[0]               ; LCD_TEST:MyLCD|mLCD_DATA[2]               ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; -0.004     ; 1.054      ;
; 0.793  ; LCD_TEST:MyLCD|LUT_INDEX[0]               ; LCD_TEST:MyLCD|mLCD_DATA[1]               ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; -0.004     ; 1.055      ;
; 0.795  ; frequency_divider:divisor|counter[24]     ; frequency_divider:divisor|counter[24]     ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; LCD_TEST:MyLCD|LUT_INDEX[0]               ; LCD_TEST:MyLCD|mLCD_DATA[0]               ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; -0.004     ; 1.057      ;
; 0.800  ; LCD_TEST:MyLCD|mDLY[9]                    ; LCD_TEST:MyLCD|mDLY[9]                    ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.066      ;
; 0.801  ; frequency_divider:divisor|counter[6]      ; frequency_divider:divisor|counter[6]      ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.802  ; frequency_divider:divisor|counter[8]      ; frequency_divider:divisor|counter[8]      ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.804  ; LCD_TEST:MyLCD|mDLY[10]                   ; LCD_TEST:MyLCD|mDLY[10]                   ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.070      ;
; 0.804  ; LCD_TEST:MyLCD|LCD_Controller:u0|preStart ; LCD_TEST:MyLCD|LCD_Controller:u0|mStart   ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.070      ;
; 0.805  ; LCD_TEST:MyLCD|mDLY[2]                    ; LCD_TEST:MyLCD|mDLY[2]                    ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.806  ; LCD_TEST:MyLCD|mDLY[4]                    ; LCD_TEST:MyLCD|mDLY[4]                    ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; frequency_divider:divisor|counter[10]     ; frequency_divider:divisor|counter[10]     ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; frequency_divider:divisor|counter[11]     ; frequency_divider:divisor|counter[11]     ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.810  ; LCD_TEST:MyLCD|mDLY[6]                    ; LCD_TEST:MyLCD|mDLY[6]                    ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.810  ; LCD_TEST:MyLCD|mDLY[7]                    ; LCD_TEST:MyLCD|mDLY[7]                    ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.810  ; frequency_divider:divisor|counter[1]      ; frequency_divider:divisor|counter[1]      ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.810  ; frequency_divider:divisor|counter[4]      ; frequency_divider:divisor|counter[4]      ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.811  ; LCD_TEST:MyLCD|mLCD_ST.000001             ; LCD_TEST:MyLCD|mLCD_ST.000010             ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.077      ;
; 0.813  ; LCD_TEST:MyLCD|mDLY[11]                   ; LCD_TEST:MyLCD|mDLY[11]                   ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.079      ;
; 0.814  ; LCD_TEST:MyLCD|mDLY[8]                    ; LCD_TEST:MyLCD|mDLY[8]                    ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; LCD_TEST:MyLCD|mDLY[13]                   ; LCD_TEST:MyLCD|mDLY[13]                   ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; LCD_TEST:MyLCD|mDLY[16]                   ; LCD_TEST:MyLCD|mDLY[16]                   ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.817  ; LCD_TEST:MyLCD|mLCD_ST.000011             ; LCD_TEST:MyLCD|mLCD_Start                 ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.083      ;
; 0.826  ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.10    ; LCD_TEST:MyLCD|LCD_Controller:u0|Cont[4]  ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.092      ;
; 0.829  ; LCD_TEST:MyLCD|LUT_INDEX[4]               ; LCD_TEST:MyLCD|LUT_INDEX[4]               ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.095      ;
; 0.832  ; LCD_TEST:MyLCD|LUT_INDEX[1]               ; LCD_TEST:MyLCD|LUT_INDEX[1]               ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.098      ;
; 0.834  ; frequency_divider:divisor|counter[9]      ; frequency_divider:divisor|counter[9]      ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.100      ;
; 0.835  ; frequency_divider:divisor|counter[16]     ; frequency_divider:divisor|counter[16]     ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; frequency_divider:divisor|counter[18]     ; frequency_divider:divisor|counter[18]     ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.01    ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.10    ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.01    ; LCD_TEST:MyLCD|LCD_Controller:u0|LCD_EN   ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.837  ; frequency_divider:divisor|counter[5]      ; frequency_divider:divisor|counter[5]      ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.103      ;
; 0.839  ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.10    ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.11    ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.004      ; 1.109      ;
; 0.841  ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.11    ; LCD_TEST:MyLCD|LCD_Controller:u0|oDone    ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.107      ;
; 0.842  ; frequency_divider:divisor|counter[2]      ; frequency_divider:divisor|counter[2]      ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.108      ;
; 0.842  ; frequency_divider:divisor|counter[3]      ; frequency_divider:divisor|counter[3]      ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.108      ;
; 0.844  ; LCD_TEST:MyLCD|mDLY[1]                    ; LCD_TEST:MyLCD|mDLY[1]                    ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.110      ;
; 0.844  ; LCD_TEST:MyLCD|LUT_INDEX[5]               ; LCD_TEST:MyLCD|LUT_INDEX[5]               ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.110      ;
; 0.845  ; LCD_TEST:MyLCD|mDLY[3]                    ; LCD_TEST:MyLCD|mDLY[3]                    ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.111      ;
; 0.845  ; LCD_TEST:MyLCD|mDLY[12]                   ; LCD_TEST:MyLCD|mDLY[12]                   ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.111      ;
; 0.846  ; LCD_TEST:MyLCD|mDLY[5]                    ; LCD_TEST:MyLCD|mDLY[5]                    ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.846  ; LCD_TEST:MyLCD|mDLY[14]                   ; LCD_TEST:MyLCD|mDLY[14]                   ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.846  ; LCD_TEST:MyLCD|mDLY[15]                   ; LCD_TEST:MyLCD|mDLY[15]                   ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.849  ; LCD_TEST:MyLCD|mDLY[17]                   ; LCD_TEST:MyLCD|mLCD_ST.000011             ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; -0.002     ; 1.113      ;
; 0.852  ; LCD_TEST:MyLCD|mLCD_Start                 ; LCD_TEST:MyLCD|LCD_Controller:u0|mStart   ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.118      ;
; 0.855  ; LCD_TEST:MyLCD|mDLY[17]                   ; LCD_TEST:MyLCD|mDLY[17]                   ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.121      ;
; 0.855  ; LCD_TEST:MyLCD|mLCD_ST.000010             ; LCD_TEST:MyLCD|mLCD_ST.000001             ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.121      ;
; 0.870  ; LCD_TEST:MyLCD|LUT_INDEX[2]               ; LCD_TEST:MyLCD|LUT_INDEX[2]               ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.136      ;
; 0.875  ; LCD_TEST:MyLCD|LUT_INDEX[3]               ; LCD_TEST:MyLCD|LUT_INDEX[3]               ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.141      ;
; 0.875  ; LCD_TEST:MyLCD|LUT_INDEX[0]               ; LCD_TEST:MyLCD|LUT_INDEX[0]               ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.141      ;
; 0.894  ; LCD_TEST:MyLCD|LUT_INDEX[4]               ; LCD_TEST:MyLCD|mLCD_DATA[4]               ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; -0.004     ; 1.156      ;
; 0.895  ; LCD_TEST:MyLCD|LUT_INDEX[4]               ; LCD_TEST:MyLCD|mLCD_DATA[6]               ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; -0.004     ; 1.157      ;
; 0.899  ; LCD_TEST:MyLCD|LUT_INDEX[3]               ; LCD_TEST:MyLCD|mLCD_DATA[5]               ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; -0.004     ; 1.161      ;
; 0.900  ; LCD_TEST:MyLCD|LUT_INDEX[3]               ; LCD_TEST:MyLCD|mLCD_RS                    ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; -0.004     ; 1.162      ;
; 0.930  ; LCD_TEST:MyLCD|LUT_INDEX[3]               ; LCD_TEST:MyLCD|mLCD_DATA[7]               ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; -0.004     ; 1.192      ;
; 0.934  ; LCD_TEST:MyLCD|LUT_INDEX[1]               ; LCD_TEST:MyLCD|mLCD_DATA[3]               ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; -0.004     ; 1.196      ;
; 0.936  ; LCD_TEST:MyLCD|LUT_INDEX[1]               ; LCD_TEST:MyLCD|mLCD_DATA[1]               ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; -0.004     ; 1.198      ;
; 0.939  ; LCD_TEST:MyLCD|LUT_INDEX[1]               ; LCD_TEST:MyLCD|mLCD_DATA[0]               ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; -0.004     ; 1.201      ;
; 0.941  ; LCD_TEST:MyLCD|LCD_Controller:u0|mStart   ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.00    ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.207      ;
; 0.941  ; LCD_TEST:MyLCD|LCD_Controller:u0|mStart   ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.11    ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.207      ;
; 0.956  ; LCD_TEST:MyLCD|mLCD_ST.000010             ; LCD_TEST:MyLCD|mDLY[9]                    ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.222      ;
; 0.956  ; LCD_TEST:MyLCD|mLCD_ST.000010             ; LCD_TEST:MyLCD|mDLY[10]                   ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.222      ;
; 0.956  ; LCD_TEST:MyLCD|mLCD_ST.000010             ; LCD_TEST:MyLCD|mDLY[11]                   ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.222      ;
; 0.956  ; LCD_TEST:MyLCD|mLCD_ST.000010             ; LCD_TEST:MyLCD|mDLY[12]                   ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.222      ;
; 0.956  ; LCD_TEST:MyLCD|mLCD_ST.000010             ; LCD_TEST:MyLCD|mDLY[13]                   ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.222      ;
; 0.956  ; LCD_TEST:MyLCD|mLCD_ST.000010             ; LCD_TEST:MyLCD|mDLY[14]                   ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.222      ;
; 0.956  ; LCD_TEST:MyLCD|mLCD_ST.000010             ; LCD_TEST:MyLCD|mDLY[15]                   ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.222      ;
; 0.956  ; LCD_TEST:MyLCD|mLCD_ST.000010             ; LCD_TEST:MyLCD|mDLY[16]                   ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.222      ;
; 0.956  ; LCD_TEST:MyLCD|mLCD_ST.000010             ; LCD_TEST:MyLCD|mDLY[17]                   ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.222      ;
; 0.969  ; LCD_TEST:MyLCD|LCD_Controller:u0|oDone    ; LCD_TEST:MyLCD|mLCD_ST.000010             ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.002      ; 1.237      ;
; 0.971  ; LCD_TEST:MyLCD|LCD_Controller:u0|Cont[4]  ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.11    ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.004      ; 1.241      ;
; 1.023  ; LCD_TEST:MyLCD|LUT_INDEX[2]               ; LCD_TEST:MyLCD|mLCD_DATA[6]               ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; -0.004     ; 1.285      ;
; 1.036  ; LCD_TEST:MyLCD|LUT_INDEX[5]               ; LCD_TEST:MyLCD|mLCD_DATA[7]               ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; -0.004     ; 1.298      ;
; 1.040  ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.00    ; LCD_TEST:MyLCD|LCD_Controller:u0|LCD_EN   ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; -0.004     ; 1.302      ;
; 1.052  ; LCD_TEST:MyLCD|LUT_INDEX[5]               ; LCD_TEST:MyLCD|mLCD_DATA[4]               ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; -0.004     ; 1.314      ;
; 1.061  ; frequency_divider:divisor|counter[25]     ; frequency_divider:divisor|counter[25]     ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.327      ;
; 1.066  ; LCD_TEST:MyLCD|LUT_INDEX[5]               ; LCD_TEST:MyLCD|mLCD_RS                    ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; -0.004     ; 1.328      ;
; 1.068  ; LCD_TEST:MyLCD|mLCD_ST.000010             ; LCD_TEST:MyLCD|mLCD_Start                 ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; -0.002     ; 1.332      ;
; 1.072  ; LCD_TEST:MyLCD|LUT_INDEX[5]               ; LCD_TEST:MyLCD|mLCD_DATA[5]               ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; -0.004     ; 1.334      ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'frequency_divider:divisor|clock_1hz'                                                                                                                                     ;
+-------+-------------------------------+-------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 0.391 ; counter_0x9:contador|value[2] ; counter_0x9:contador|value[2] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter_0x9:contador|value[3] ; counter_0x9:contador|value[3] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter_0x9:contador|value[1] ; counter_0x9:contador|value[1] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter_0x9:contador|value[0] ; counter_0x9:contador|value[0] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 0.000        ; 0.000      ; 0.657      ;
; 0.537 ; counter_0x9:contador|value[3] ; counter_0x9:contador|value[2] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 0.000        ; 0.000      ; 0.803      ;
; 0.537 ; counter_0x9:contador|value[1] ; counter_0x9:contador|value[3] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 0.000        ; 0.000      ; 0.803      ;
; 0.538 ; counter_0x9:contador|value[3] ; counter_0x9:contador|value[1] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 0.000        ; 0.000      ; 0.804      ;
; 0.539 ; counter_0x9:contador|value[1] ; counter_0x9:contador|value[0] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 0.000        ; 0.000      ; 0.805      ;
; 0.785 ; counter_0x9:contador|value[0] ; counter_0x9:contador|value[3] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 0.000        ; 0.000      ; 1.051      ;
; 0.806 ; counter_0x9:contador|value[2] ; counter_0x9:contador|value[3] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 0.000        ; 0.000      ; 1.072      ;
; 0.811 ; counter_0x9:contador|value[3] ; counter_0x9:contador|value[0] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 0.000        ; 0.000      ; 1.077      ;
; 0.812 ; counter_0x9:contador|value[1] ; counter_0x9:contador|value[2] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 0.000        ; 0.000      ; 1.078      ;
; 0.816 ; counter_0x9:contador|value[0] ; counter_0x9:contador|value[1] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 0.000        ; 0.000      ; 1.082      ;
; 0.841 ; counter_0x9:contador|value[2] ; counter_0x9:contador|value[0] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 0.000        ; 0.000      ; 1.107      ;
; 1.022 ; counter_0x9:contador|value[0] ; counter_0x9:contador|value[2] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 0.000        ; 0.000      ; 1.288      ;
+-------+-------------------------------+-------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LCD_Controller:u0|Cont[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LCD_Controller:u0|Cont[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LCD_Controller:u0|Cont[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LCD_Controller:u0|Cont[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LCD_Controller:u0|Cont[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LCD_Controller:u0|Cont[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LCD_Controller:u0|Cont[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LCD_Controller:u0|Cont[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LCD_Controller:u0|Cont[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LCD_Controller:u0|Cont[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LCD_Controller:u0|LCD_EN   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LCD_Controller:u0|LCD_EN   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.00    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.00    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.01    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.01    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.10    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.10    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.11    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.11    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LCD_Controller:u0|mStart   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LCD_Controller:u0|mStart   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LCD_Controller:u0|oDone    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LCD_Controller:u0|oDone    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LCD_Controller:u0|preStart ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LCD_Controller:u0|preStart ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LUT_INDEX[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LUT_INDEX[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LUT_INDEX[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LUT_INDEX[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LUT_INDEX[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LUT_INDEX[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LUT_INDEX[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LUT_INDEX[3]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LUT_INDEX[4]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LUT_INDEX[4]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LUT_INDEX[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LUT_INDEX[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[16]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[16]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[17]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[17]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mLCD_DATA[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mLCD_DATA[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mLCD_DATA[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mLCD_DATA[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mLCD_DATA[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mLCD_DATA[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mLCD_DATA[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mLCD_DATA[3]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mLCD_DATA[4]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mLCD_DATA[4]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mLCD_DATA[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mLCD_DATA[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mLCD_DATA[6]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mLCD_DATA[6]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mLCD_DATA[7]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mLCD_DATA[7]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mLCD_RS                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mLCD_RS                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mLCD_ST.000000             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mLCD_ST.000000             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mLCD_ST.000001             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mLCD_ST.000001             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mLCD_ST.000010             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mLCD_ST.000010             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mLCD_ST.000011             ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'frequency_divider:divisor|clock_1hz'                                                                             ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; frequency_divider:divisor|clock_1hz ; Rise       ; counter_0x9:contador|value[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; frequency_divider:divisor|clock_1hz ; Rise       ; counter_0x9:contador|value[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; frequency_divider:divisor|clock_1hz ; Rise       ; counter_0x9:contador|value[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; frequency_divider:divisor|clock_1hz ; Rise       ; counter_0x9:contador|value[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; frequency_divider:divisor|clock_1hz ; Rise       ; counter_0x9:contador|value[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; frequency_divider:divisor|clock_1hz ; Rise       ; counter_0x9:contador|value[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; frequency_divider:divisor|clock_1hz ; Rise       ; counter_0x9:contador|value[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; frequency_divider:divisor|clock_1hz ; Rise       ; counter_0x9:contador|value[3]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; frequency_divider:divisor|clock_1hz ; Rise       ; contador|value[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; frequency_divider:divisor|clock_1hz ; Rise       ; contador|value[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; frequency_divider:divisor|clock_1hz ; Rise       ; contador|value[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; frequency_divider:divisor|clock_1hz ; Rise       ; contador|value[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; frequency_divider:divisor|clock_1hz ; Rise       ; contador|value[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; frequency_divider:divisor|clock_1hz ; Rise       ; contador|value[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; frequency_divider:divisor|clock_1hz ; Rise       ; contador|value[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; frequency_divider:divisor|clock_1hz ; Rise       ; contador|value[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; frequency_divider:divisor|clock_1hz ; Rise       ; divisor|clock_1hz|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; frequency_divider:divisor|clock_1hz ; Rise       ; divisor|clock_1hz|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; frequency_divider:divisor|clock_1hz ; Rise       ; divisor|clock_1hz~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; frequency_divider:divisor|clock_1hz ; Rise       ; divisor|clock_1hz~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; frequency_divider:divisor|clock_1hz ; Rise       ; divisor|clock_1hz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; frequency_divider:divisor|clock_1hz ; Rise       ; divisor|clock_1hz~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                 ;
+--------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; Data Port    ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+--------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; LCD_DATA[*]  ; CLOCK_50                            ; 6.338 ; 6.338 ; Rise       ; CLOCK_50                            ;
;  LCD_DATA[0] ; CLOCK_50                            ; 6.210 ; 6.210 ; Rise       ; CLOCK_50                            ;
;  LCD_DATA[1] ; CLOCK_50                            ; 6.336 ; 6.336 ; Rise       ; CLOCK_50                            ;
;  LCD_DATA[2] ; CLOCK_50                            ; 6.061 ; 6.061 ; Rise       ; CLOCK_50                            ;
;  LCD_DATA[3] ; CLOCK_50                            ; 6.065 ; 6.065 ; Rise       ; CLOCK_50                            ;
;  LCD_DATA[4] ; CLOCK_50                            ; 6.033 ; 6.033 ; Rise       ; CLOCK_50                            ;
;  LCD_DATA[5] ; CLOCK_50                            ; 6.055 ; 6.055 ; Rise       ; CLOCK_50                            ;
;  LCD_DATA[6] ; CLOCK_50                            ; 6.053 ; 6.053 ; Rise       ; CLOCK_50                            ;
;  LCD_DATA[7] ; CLOCK_50                            ; 6.338 ; 6.338 ; Rise       ; CLOCK_50                            ;
; LCD_EN       ; CLOCK_50                            ; 6.042 ; 6.042 ; Rise       ; CLOCK_50                            ;
; LCD_RS       ; CLOCK_50                            ; 6.340 ; 6.340 ; Rise       ; CLOCK_50                            ;
; HEX4[*]      ; frequency_divider:divisor|clock_1hz ; 7.487 ; 7.487 ; Rise       ; frequency_divider:divisor|clock_1hz ;
;  HEX4[0]     ; frequency_divider:divisor|clock_1hz ; 7.353 ; 7.353 ; Rise       ; frequency_divider:divisor|clock_1hz ;
;  HEX4[1]     ; frequency_divider:divisor|clock_1hz ; 7.475 ; 7.475 ; Rise       ; frequency_divider:divisor|clock_1hz ;
;  HEX4[2]     ; frequency_divider:divisor|clock_1hz ; 7.487 ; 7.487 ; Rise       ; frequency_divider:divisor|clock_1hz ;
;  HEX4[3]     ; frequency_divider:divisor|clock_1hz ; 7.178 ; 7.178 ; Rise       ; frequency_divider:divisor|clock_1hz ;
;  HEX4[4]     ; frequency_divider:divisor|clock_1hz ; 7.190 ; 7.190 ; Rise       ; frequency_divider:divisor|clock_1hz ;
;  HEX4[5]     ; frequency_divider:divisor|clock_1hz ; 7.200 ; 7.200 ; Rise       ; frequency_divider:divisor|clock_1hz ;
;  HEX4[6]     ; frequency_divider:divisor|clock_1hz ; 7.466 ; 7.466 ; Rise       ; frequency_divider:divisor|clock_1hz ;
+--------------+-------------------------------------+-------+-------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                         ;
+--------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; Data Port    ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+--------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; LCD_DATA[*]  ; CLOCK_50                            ; 6.033 ; 6.033 ; Rise       ; CLOCK_50                            ;
;  LCD_DATA[0] ; CLOCK_50                            ; 6.210 ; 6.210 ; Rise       ; CLOCK_50                            ;
;  LCD_DATA[1] ; CLOCK_50                            ; 6.336 ; 6.336 ; Rise       ; CLOCK_50                            ;
;  LCD_DATA[2] ; CLOCK_50                            ; 6.061 ; 6.061 ; Rise       ; CLOCK_50                            ;
;  LCD_DATA[3] ; CLOCK_50                            ; 6.065 ; 6.065 ; Rise       ; CLOCK_50                            ;
;  LCD_DATA[4] ; CLOCK_50                            ; 6.033 ; 6.033 ; Rise       ; CLOCK_50                            ;
;  LCD_DATA[5] ; CLOCK_50                            ; 6.055 ; 6.055 ; Rise       ; CLOCK_50                            ;
;  LCD_DATA[6] ; CLOCK_50                            ; 6.053 ; 6.053 ; Rise       ; CLOCK_50                            ;
;  LCD_DATA[7] ; CLOCK_50                            ; 6.338 ; 6.338 ; Rise       ; CLOCK_50                            ;
; LCD_EN       ; CLOCK_50                            ; 6.042 ; 6.042 ; Rise       ; CLOCK_50                            ;
; LCD_RS       ; CLOCK_50                            ; 6.340 ; 6.340 ; Rise       ; CLOCK_50                            ;
; HEX4[*]      ; frequency_divider:divisor|clock_1hz ; 6.906 ; 6.906 ; Rise       ; frequency_divider:divisor|clock_1hz ;
;  HEX4[0]     ; frequency_divider:divisor|clock_1hz ; 7.071 ; 7.071 ; Rise       ; frequency_divider:divisor|clock_1hz ;
;  HEX4[1]     ; frequency_divider:divisor|clock_1hz ; 7.192 ; 7.192 ; Rise       ; frequency_divider:divisor|clock_1hz ;
;  HEX4[2]     ; frequency_divider:divisor|clock_1hz ; 7.209 ; 7.209 ; Rise       ; frequency_divider:divisor|clock_1hz ;
;  HEX4[3]     ; frequency_divider:divisor|clock_1hz ; 6.906 ; 6.906 ; Rise       ; frequency_divider:divisor|clock_1hz ;
;  HEX4[4]     ; frequency_divider:divisor|clock_1hz ; 6.909 ; 6.909 ; Rise       ; frequency_divider:divisor|clock_1hz ;
;  HEX4[5]     ; frequency_divider:divisor|clock_1hz ; 6.922 ; 6.922 ; Rise       ; frequency_divider:divisor|clock_1hz ;
;  HEX4[6]     ; frequency_divider:divisor|clock_1hz ; 7.194 ; 7.194 ; Rise       ; frequency_divider:divisor|clock_1hz ;
+--------------+-------------------------------------+-------+-------+------------+-------------------------------------+


+--------------------------------------------------------------+
; Fast Model Setup Summary                                     ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; CLOCK_50                            ; -0.886 ; -21.683       ;
; frequency_divider:divisor|clock_1hz ; 0.420  ; 0.000         ;
+-------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Fast Model Hold Summary                                      ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; CLOCK_50                            ; -1.569 ; -1.569        ;
; frequency_divider:divisor|clock_1hz ; 0.215  ; 0.000         ;
+-------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                       ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; CLOCK_50                            ; -1.380 ; -79.380       ;
; frequency_divider:divisor|clock_1hz ; -0.500 ; -4.000        ;
+-------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.886 ; frequency_divider:divisor|counter[0] ; frequency_divider:divisor|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.909      ;
; -0.851 ; frequency_divider:divisor|counter[1] ; frequency_divider:divisor|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.874      ;
; -0.829 ; frequency_divider:divisor|counter[2] ; frequency_divider:divisor|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.852      ;
; -0.816 ; frequency_divider:divisor|counter[0] ; frequency_divider:divisor|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.839      ;
; -0.794 ; frequency_divider:divisor|counter[3] ; frequency_divider:divisor|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.817      ;
; -0.787 ; frequency_divider:divisor|counter[0] ; frequency_divider:divisor|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.810      ;
; -0.781 ; frequency_divider:divisor|counter[1] ; frequency_divider:divisor|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.804      ;
; -0.768 ; frequency_divider:divisor|counter[7] ; frequency_divider:divisor|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.800      ;
; -0.759 ; frequency_divider:divisor|counter[2] ; frequency_divider:divisor|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.782      ;
; -0.752 ; frequency_divider:divisor|counter[1] ; frequency_divider:divisor|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.775      ;
; -0.747 ; frequency_divider:divisor|counter[0] ; frequency_divider:divisor|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.770      ;
; -0.743 ; frequency_divider:divisor|counter[4] ; frequency_divider:divisor|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.766      ;
; -0.730 ; frequency_divider:divisor|counter[2] ; frequency_divider:divisor|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.753      ;
; -0.724 ; frequency_divider:divisor|counter[3] ; frequency_divider:divisor|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.747      ;
; -0.712 ; frequency_divider:divisor|counter[1] ; frequency_divider:divisor|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.735      ;
; -0.698 ; frequency_divider:divisor|counter[7] ; frequency_divider:divisor|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.730      ;
; -0.695 ; frequency_divider:divisor|counter[3] ; frequency_divider:divisor|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.718      ;
; -0.690 ; frequency_divider:divisor|counter[2] ; frequency_divider:divisor|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.713      ;
; -0.678 ; LCD_TEST:MyLCD|mDLY[1]               ; LCD_TEST:MyLCD|mDLY[0]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.710      ;
; -0.678 ; LCD_TEST:MyLCD|mDLY[1]               ; LCD_TEST:MyLCD|mDLY[1]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.710      ;
; -0.678 ; LCD_TEST:MyLCD|mDLY[1]               ; LCD_TEST:MyLCD|mDLY[2]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.710      ;
; -0.678 ; LCD_TEST:MyLCD|mDLY[1]               ; LCD_TEST:MyLCD|mDLY[3]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.710      ;
; -0.678 ; LCD_TEST:MyLCD|mDLY[1]               ; LCD_TEST:MyLCD|mDLY[4]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.710      ;
; -0.678 ; LCD_TEST:MyLCD|mDLY[1]               ; LCD_TEST:MyLCD|mDLY[5]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.710      ;
; -0.678 ; LCD_TEST:MyLCD|mDLY[1]               ; LCD_TEST:MyLCD|mDLY[6]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.710      ;
; -0.678 ; LCD_TEST:MyLCD|mDLY[1]               ; LCD_TEST:MyLCD|mDLY[8]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.710      ;
; -0.678 ; LCD_TEST:MyLCD|mDLY[1]               ; LCD_TEST:MyLCD|mDLY[7]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.710      ;
; -0.673 ; frequency_divider:divisor|counter[4] ; frequency_divider:divisor|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.696      ;
; -0.669 ; frequency_divider:divisor|counter[7] ; frequency_divider:divisor|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.701      ;
; -0.659 ; frequency_divider:divisor|counter[5] ; frequency_divider:divisor|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.682      ;
; -0.659 ; LCD_TEST:MyLCD|mDLY[2]               ; LCD_TEST:MyLCD|mDLY[0]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.691      ;
; -0.659 ; LCD_TEST:MyLCD|mDLY[2]               ; LCD_TEST:MyLCD|mDLY[1]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.691      ;
; -0.659 ; LCD_TEST:MyLCD|mDLY[2]               ; LCD_TEST:MyLCD|mDLY[2]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.691      ;
; -0.659 ; LCD_TEST:MyLCD|mDLY[2]               ; LCD_TEST:MyLCD|mDLY[3]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.691      ;
; -0.659 ; LCD_TEST:MyLCD|mDLY[2]               ; LCD_TEST:MyLCD|mDLY[4]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.691      ;
; -0.659 ; LCD_TEST:MyLCD|mDLY[2]               ; LCD_TEST:MyLCD|mDLY[5]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.691      ;
; -0.659 ; LCD_TEST:MyLCD|mDLY[2]               ; LCD_TEST:MyLCD|mDLY[6]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.691      ;
; -0.659 ; LCD_TEST:MyLCD|mDLY[2]               ; LCD_TEST:MyLCD|mDLY[8]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.691      ;
; -0.659 ; LCD_TEST:MyLCD|mDLY[2]               ; LCD_TEST:MyLCD|mDLY[7]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.691      ;
; -0.655 ; frequency_divider:divisor|counter[3] ; frequency_divider:divisor|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.678      ;
; -0.655 ; LCD_TEST:MyLCD|mDLY[8]               ; LCD_TEST:MyLCD|mDLY[0]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.687      ;
; -0.655 ; LCD_TEST:MyLCD|mDLY[8]               ; LCD_TEST:MyLCD|mDLY[1]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.687      ;
; -0.655 ; LCD_TEST:MyLCD|mDLY[8]               ; LCD_TEST:MyLCD|mDLY[2]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.687      ;
; -0.655 ; LCD_TEST:MyLCD|mDLY[8]               ; LCD_TEST:MyLCD|mDLY[3]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.687      ;
; -0.655 ; LCD_TEST:MyLCD|mDLY[8]               ; LCD_TEST:MyLCD|mDLY[4]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.687      ;
; -0.655 ; LCD_TEST:MyLCD|mDLY[8]               ; LCD_TEST:MyLCD|mDLY[5]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.687      ;
; -0.655 ; LCD_TEST:MyLCD|mDLY[8]               ; LCD_TEST:MyLCD|mDLY[6]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.687      ;
; -0.655 ; LCD_TEST:MyLCD|mDLY[8]               ; LCD_TEST:MyLCD|mDLY[8]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.687      ;
; -0.655 ; LCD_TEST:MyLCD|mDLY[8]               ; LCD_TEST:MyLCD|mDLY[7]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.687      ;
; -0.645 ; frequency_divider:divisor|counter[0] ; frequency_divider:divisor|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.668      ;
; -0.644 ; frequency_divider:divisor|counter[4] ; frequency_divider:divisor|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.667      ;
; -0.629 ; frequency_divider:divisor|counter[7] ; frequency_divider:divisor|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.661      ;
; -0.622 ; frequency_divider:divisor|counter[0] ; frequency_divider:divisor|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.645      ;
; -0.617 ; LCD_TEST:MyLCD|mDLY[3]               ; LCD_TEST:MyLCD|mDLY[0]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.649      ;
; -0.617 ; LCD_TEST:MyLCD|mDLY[3]               ; LCD_TEST:MyLCD|mDLY[1]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.649      ;
; -0.617 ; LCD_TEST:MyLCD|mDLY[3]               ; LCD_TEST:MyLCD|mDLY[2]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.649      ;
; -0.617 ; LCD_TEST:MyLCD|mDLY[3]               ; LCD_TEST:MyLCD|mDLY[3]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.649      ;
; -0.617 ; LCD_TEST:MyLCD|mDLY[3]               ; LCD_TEST:MyLCD|mDLY[4]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.649      ;
; -0.617 ; LCD_TEST:MyLCD|mDLY[3]               ; LCD_TEST:MyLCD|mDLY[5]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.649      ;
; -0.617 ; LCD_TEST:MyLCD|mDLY[3]               ; LCD_TEST:MyLCD|mDLY[6]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.649      ;
; -0.617 ; LCD_TEST:MyLCD|mDLY[3]               ; LCD_TEST:MyLCD|mDLY[8]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.649      ;
; -0.617 ; LCD_TEST:MyLCD|mDLY[3]               ; LCD_TEST:MyLCD|mDLY[7]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.649      ;
; -0.610 ; frequency_divider:divisor|counter[6] ; frequency_divider:divisor|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.633      ;
; -0.610 ; frequency_divider:divisor|counter[1] ; frequency_divider:divisor|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.633      ;
; -0.607 ; frequency_divider:divisor|counter[0] ; frequency_divider:divisor|counter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.630      ;
; -0.604 ; frequency_divider:divisor|counter[4] ; frequency_divider:divisor|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.627      ;
; -0.599 ; frequency_divider:divisor|counter[3] ; frequency_divider:divisor|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.631      ;
; -0.599 ; frequency_divider:divisor|counter[3] ; frequency_divider:divisor|clock_1hz   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.631      ;
; -0.598 ; frequency_divider:divisor|counter[3] ; frequency_divider:divisor|counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.630      ;
; -0.589 ; frequency_divider:divisor|counter[5] ; frequency_divider:divisor|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.612      ;
; -0.588 ; frequency_divider:divisor|counter[2] ; frequency_divider:divisor|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.611      ;
; -0.587 ; frequency_divider:divisor|counter[1] ; frequency_divider:divisor|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.610      ;
; -0.586 ; frequency_divider:divisor|counter[1] ; frequency_divider:divisor|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.618      ;
; -0.586 ; frequency_divider:divisor|counter[1] ; frequency_divider:divisor|clock_1hz   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.618      ;
; -0.585 ; frequency_divider:divisor|counter[1] ; frequency_divider:divisor|counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.617      ;
; -0.580 ; LCD_TEST:MyLCD|mDLY[6]               ; LCD_TEST:MyLCD|mDLY[0]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.612      ;
; -0.580 ; LCD_TEST:MyLCD|mDLY[6]               ; LCD_TEST:MyLCD|mDLY[1]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.612      ;
; -0.580 ; LCD_TEST:MyLCD|mDLY[6]               ; LCD_TEST:MyLCD|mDLY[2]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.612      ;
; -0.580 ; LCD_TEST:MyLCD|mDLY[6]               ; LCD_TEST:MyLCD|mDLY[3]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.612      ;
; -0.580 ; LCD_TEST:MyLCD|mDLY[6]               ; LCD_TEST:MyLCD|mDLY[4]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.612      ;
; -0.580 ; LCD_TEST:MyLCD|mDLY[6]               ; LCD_TEST:MyLCD|mDLY[5]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.612      ;
; -0.580 ; LCD_TEST:MyLCD|mDLY[6]               ; LCD_TEST:MyLCD|mDLY[6]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.612      ;
; -0.580 ; LCD_TEST:MyLCD|mDLY[6]               ; LCD_TEST:MyLCD|mDLY[8]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.612      ;
; -0.580 ; LCD_TEST:MyLCD|mDLY[6]               ; LCD_TEST:MyLCD|mDLY[7]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.612      ;
; -0.572 ; frequency_divider:divisor|counter[1] ; frequency_divider:divisor|counter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.595      ;
; -0.565 ; frequency_divider:divisor|counter[2] ; frequency_divider:divisor|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.588      ;
; -0.560 ; frequency_divider:divisor|counter[5] ; frequency_divider:divisor|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.583      ;
; -0.554 ; frequency_divider:divisor|counter[0] ; frequency_divider:divisor|counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.577      ;
; -0.553 ; frequency_divider:divisor|counter[0] ; frequency_divider:divisor|counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.576      ;
; -0.553 ; frequency_divider:divisor|counter[3] ; frequency_divider:divisor|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.576      ;
; -0.553 ; frequency_divider:divisor|counter[3] ; frequency_divider:divisor|counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.576      ;
; -0.550 ; frequency_divider:divisor|counter[2] ; frequency_divider:divisor|counter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.573      ;
; -0.548 ; LCD_TEST:MyLCD|mDLY[15]              ; LCD_TEST:MyLCD|mDLY[0]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.571      ;
; -0.548 ; LCD_TEST:MyLCD|mDLY[15]              ; LCD_TEST:MyLCD|mDLY[1]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.571      ;
; -0.548 ; LCD_TEST:MyLCD|mDLY[15]              ; LCD_TEST:MyLCD|mDLY[2]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.571      ;
; -0.548 ; LCD_TEST:MyLCD|mDLY[15]              ; LCD_TEST:MyLCD|mDLY[3]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.571      ;
; -0.548 ; LCD_TEST:MyLCD|mDLY[15]              ; LCD_TEST:MyLCD|mDLY[4]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.571      ;
; -0.548 ; LCD_TEST:MyLCD|mDLY[15]              ; LCD_TEST:MyLCD|mDLY[5]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.571      ;
; -0.548 ; LCD_TEST:MyLCD|mDLY[15]              ; LCD_TEST:MyLCD|mDLY[6]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.571      ;
; -0.548 ; LCD_TEST:MyLCD|mDLY[15]              ; LCD_TEST:MyLCD|mDLY[8]                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 1.571      ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'frequency_divider:divisor|clock_1hz'                                                                                                                                    ;
+-------+-------------------------------+-------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 0.420 ; counter_0x9:contador|value[0] ; counter_0x9:contador|value[2] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 1.000        ; 0.000      ; 0.612      ;
; 0.502 ; counter_0x9:contador|value[2] ; counter_0x9:contador|value[3] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 1.000        ; 0.000      ; 0.530      ;
; 0.506 ; counter_0x9:contador|value[2] ; counter_0x9:contador|value[0] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 1.000        ; 0.000      ; 0.526      ;
; 0.507 ; counter_0x9:contador|value[0] ; counter_0x9:contador|value[3] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 1.000        ; 0.000      ; 0.525      ;
; 0.509 ; counter_0x9:contador|value[0] ; counter_0x9:contador|value[1] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 1.000        ; 0.000      ; 0.523      ;
; 0.510 ; counter_0x9:contador|value[1] ; counter_0x9:contador|value[2] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 1.000        ; 0.000      ; 0.522      ;
; 0.511 ; counter_0x9:contador|value[3] ; counter_0x9:contador|value[0] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 1.000        ; 0.000      ; 0.521      ;
; 0.631 ; counter_0x9:contador|value[1] ; counter_0x9:contador|value[0] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 1.000        ; 0.000      ; 0.401      ;
; 0.632 ; counter_0x9:contador|value[3] ; counter_0x9:contador|value[1] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 1.000        ; 0.000      ; 0.400      ;
; 0.633 ; counter_0x9:contador|value[3] ; counter_0x9:contador|value[2] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 1.000        ; 0.000      ; 0.399      ;
; 0.633 ; counter_0x9:contador|value[1] ; counter_0x9:contador|value[3] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 1.000        ; 0.000      ; 0.399      ;
; 0.665 ; counter_0x9:contador|value[2] ; counter_0x9:contador|value[2] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; counter_0x9:contador|value[3] ; counter_0x9:contador|value[3] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; counter_0x9:contador|value[0] ; counter_0x9:contador|value[0] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; counter_0x9:contador|value[1] ; counter_0x9:contador|value[1] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 1.000        ; 0.000      ; 0.367      ;
+-------+-------------------------------+-------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                 ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------+-------------+--------------+------------+------------+
; -1.569 ; frequency_divider:divisor|clock_1hz       ; frequency_divider:divisor|clock_1hz       ; frequency_divider:divisor|clock_1hz ; CLOCK_50    ; 0.000        ; 1.643      ; 0.367      ;
; -1.069 ; frequency_divider:divisor|clock_1hz       ; frequency_divider:divisor|clock_1hz       ; frequency_divider:divisor|clock_1hz ; CLOCK_50    ; -0.500       ; 1.643      ; 0.367      ;
; 0.215  ; LCD_TEST:MyLCD|LCD_Controller:u0|Cont[0]  ; LCD_TEST:MyLCD|LCD_Controller:u0|Cont[0]  ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_TEST:MyLCD|LCD_Controller:u0|Cont[1]  ; LCD_TEST:MyLCD|LCD_Controller:u0|Cont[1]  ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_TEST:MyLCD|LCD_Controller:u0|Cont[2]  ; LCD_TEST:MyLCD|LCD_Controller:u0|Cont[2]  ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_TEST:MyLCD|LCD_Controller:u0|Cont[3]  ; LCD_TEST:MyLCD|LCD_Controller:u0|Cont[3]  ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.10    ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.10    ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_TEST:MyLCD|LCD_Controller:u0|mStart   ; LCD_TEST:MyLCD|LCD_Controller:u0|mStart   ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_TEST:MyLCD|mLCD_ST.000010             ; LCD_TEST:MyLCD|mLCD_ST.000010             ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_TEST:MyLCD|LCD_Controller:u0|LCD_EN   ; LCD_TEST:MyLCD|LCD_Controller:u0|LCD_EN   ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.244  ; LCD_TEST:MyLCD|LCD_Controller:u0|mStart   ; LCD_TEST:MyLCD|LCD_Controller:u0|oDone    ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.396      ;
; 0.249  ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.11    ; LCD_TEST:MyLCD|LCD_Controller:u0|mStart   ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.401      ;
; 0.259  ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.10    ; LCD_TEST:MyLCD|LCD_Controller:u0|LCD_EN   ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.411      ;
; 0.266  ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.11    ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.00    ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.418      ;
; 0.266  ; LCD_TEST:MyLCD|LCD_Controller:u0|Cont[4]  ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.10    ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.418      ;
; 0.271  ; LCD_TEST:MyLCD|mLCD_ST.000011             ; LCD_TEST:MyLCD|mLCD_ST.000000             ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.423      ;
; 0.308  ; LCD_TEST:MyLCD|mDLY[17]                   ; LCD_TEST:MyLCD|mLCD_ST.000001             ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.460      ;
; 0.328  ; LCD_TEST:MyLCD|mLCD_ST.000001             ; LCD_TEST:MyLCD|mLCD_Start                 ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; -0.002     ; 0.478      ;
; 0.344  ; LCD_TEST:MyLCD|mLCD_Start                 ; LCD_TEST:MyLCD|LCD_Controller:u0|preStart ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.496      ;
; 0.354  ; LCD_TEST:MyLCD|mDLY[0]                    ; LCD_TEST:MyLCD|mDLY[0]                    ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.506      ;
; 0.356  ; frequency_divider:divisor|counter[24]     ; frequency_divider:divisor|counter[24]     ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.508      ;
; 0.358  ; frequency_divider:divisor|counter[6]      ; frequency_divider:divisor|counter[6]      ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; frequency_divider:divisor|counter[8]      ; frequency_divider:divisor|counter[8]      ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; LCD_TEST:MyLCD|mDLY[9]                    ; LCD_TEST:MyLCD|mDLY[9]                    ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.00    ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.01    ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; -0.002     ; 0.509      ;
; 0.361  ; LCD_TEST:MyLCD|mDLY[10]                   ; LCD_TEST:MyLCD|mDLY[10]                   ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.362  ; LCD_TEST:MyLCD|mDLY[2]                    ; LCD_TEST:MyLCD|mDLY[2]                    ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.362  ; LCD_TEST:MyLCD|mDLY[4]                    ; LCD_TEST:MyLCD|mDLY[4]                    ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.362  ; frequency_divider:divisor|counter[10]     ; frequency_divider:divisor|counter[10]     ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.362  ; frequency_divider:divisor|counter[11]     ; frequency_divider:divisor|counter[11]     ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.365  ; LCD_TEST:MyLCD|mDLY[6]                    ; LCD_TEST:MyLCD|mDLY[6]                    ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; LCD_TEST:MyLCD|mDLY[8]                    ; LCD_TEST:MyLCD|mDLY[8]                    ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; LCD_TEST:MyLCD|mDLY[7]                    ; LCD_TEST:MyLCD|mDLY[7]                    ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; frequency_divider:divisor|counter[1]      ; frequency_divider:divisor|counter[1]      ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.366  ; frequency_divider:divisor|counter[4]      ; frequency_divider:divisor|counter[4]      ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.366  ; LCD_TEST:MyLCD|LCD_Controller:u0|preStart ; LCD_TEST:MyLCD|LCD_Controller:u0|mStart   ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.367  ; LCD_TEST:MyLCD|mDLY[11]                   ; LCD_TEST:MyLCD|mDLY[11]                   ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; LCD_TEST:MyLCD|mDLY[16]                   ; LCD_TEST:MyLCD|mDLY[16]                   ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.368  ; LCD_TEST:MyLCD|mDLY[13]                   ; LCD_TEST:MyLCD|mDLY[13]                   ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.369  ; frequency_divider:divisor|counter[16]     ; frequency_divider:divisor|counter[16]     ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; frequency_divider:divisor|counter[18]     ; frequency_divider:divisor|counter[18]     ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; frequency_divider:divisor|counter[5]      ; frequency_divider:divisor|counter[5]      ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; LCD_TEST:MyLCD|mLCD_ST.000001             ; LCD_TEST:MyLCD|mLCD_ST.000010             ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.371  ; frequency_divider:divisor|counter[9]      ; frequency_divider:divisor|counter[9]      ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; LCD_TEST:MyLCD|LUT_INDEX[0]               ; LCD_TEST:MyLCD|mLCD_DATA[1]               ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; -0.001     ; 0.523      ;
; 0.372  ; LCD_TEST:MyLCD|LUT_INDEX[0]               ; LCD_TEST:MyLCD|mLCD_DATA[2]               ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; -0.001     ; 0.523      ;
; 0.372  ; LCD_TEST:MyLCD|mLCD_ST.000011             ; LCD_TEST:MyLCD|mLCD_Start                 ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.373  ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.10    ; LCD_TEST:MyLCD|LCD_Controller:u0|Cont[4]  ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.525      ;
; 0.374  ; LCD_TEST:MyLCD|LUT_INDEX[5]               ; LCD_TEST:MyLCD|LUT_INDEX[5]               ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; LCD_TEST:MyLCD|LUT_INDEX[0]               ; LCD_TEST:MyLCD|mLCD_DATA[0]               ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; -0.001     ; 0.525      ;
; 0.375  ; LCD_TEST:MyLCD|LUT_INDEX[4]               ; LCD_TEST:MyLCD|LUT_INDEX[4]               ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.527      ;
; 0.376  ; LCD_TEST:MyLCD|LUT_INDEX[1]               ; LCD_TEST:MyLCD|LUT_INDEX[1]               ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; frequency_divider:divisor|counter[2]      ; frequency_divider:divisor|counter[2]      ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; frequency_divider:divisor|counter[3]      ; frequency_divider:divisor|counter[3]      ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.377  ; LCD_TEST:MyLCD|mDLY[1]                    ; LCD_TEST:MyLCD|mDLY[1]                    ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.377  ; LCD_TEST:MyLCD|mDLY[12]                   ; LCD_TEST:MyLCD|mDLY[12]                   ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.377  ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.11    ; LCD_TEST:MyLCD|LCD_Controller:u0|oDone    ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; LCD_TEST:MyLCD|mDLY[3]                    ; LCD_TEST:MyLCD|mDLY[3]                    ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; LCD_TEST:MyLCD|mDLY[14]                   ; LCD_TEST:MyLCD|mDLY[14]                   ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; LCD_TEST:MyLCD|mDLY[15]                   ; LCD_TEST:MyLCD|mDLY[15]                   ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.379  ; LCD_TEST:MyLCD|mDLY[5]                    ; LCD_TEST:MyLCD|mDLY[5]                    ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.531      ;
; 0.381  ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.01    ; LCD_TEST:MyLCD|LCD_Controller:u0|LCD_EN   ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.533      ;
; 0.382  ; LCD_TEST:MyLCD|mDLY[17]                   ; LCD_TEST:MyLCD|mDLY[17]                   ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.534      ;
; 0.383  ; LCD_TEST:MyLCD|mLCD_ST.000010             ; LCD_TEST:MyLCD|mLCD_ST.000001             ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.535      ;
; 0.387  ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.01    ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.10    ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.539      ;
; 0.389  ; LCD_TEST:MyLCD|LUT_INDEX[2]               ; LCD_TEST:MyLCD|LUT_INDEX[2]               ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.541      ;
; 0.392  ; LCD_TEST:MyLCD|LUT_INDEX[0]               ; LCD_TEST:MyLCD|LUT_INDEX[0]               ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.544      ;
; 0.392  ; LCD_TEST:MyLCD|mLCD_Start                 ; LCD_TEST:MyLCD|LCD_Controller:u0|mStart   ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.544      ;
; 0.393  ; LCD_TEST:MyLCD|LUT_INDEX[3]               ; LCD_TEST:MyLCD|LUT_INDEX[3]               ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.545      ;
; 0.395  ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.10    ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.11    ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.002      ; 0.549      ;
; 0.405  ; LCD_TEST:MyLCD|mDLY[17]                   ; LCD_TEST:MyLCD|mLCD_ST.000011             ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; -0.002     ; 0.555      ;
; 0.422  ; LCD_TEST:MyLCD|LUT_INDEX[4]               ; LCD_TEST:MyLCD|mLCD_DATA[4]               ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; -0.001     ; 0.573      ;
; 0.425  ; LCD_TEST:MyLCD|LUT_INDEX[1]               ; LCD_TEST:MyLCD|mLCD_DATA[3]               ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; -0.001     ; 0.576      ;
; 0.426  ; LCD_TEST:MyLCD|LUT_INDEX[3]               ; LCD_TEST:MyLCD|mLCD_DATA[7]               ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; -0.001     ; 0.577      ;
; 0.427  ; LCD_TEST:MyLCD|LUT_INDEX[3]               ; LCD_TEST:MyLCD|mLCD_DATA[5]               ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; -0.001     ; 0.578      ;
; 0.428  ; LCD_TEST:MyLCD|LUT_INDEX[3]               ; LCD_TEST:MyLCD|mLCD_RS                    ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; -0.001     ; 0.579      ;
; 0.439  ; LCD_TEST:MyLCD|LCD_Controller:u0|Cont[4]  ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.11    ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.002      ; 0.593      ;
; 0.443  ; LCD_TEST:MyLCD|LCD_Controller:u0|oDone    ; LCD_TEST:MyLCD|mLCD_ST.000010             ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.002      ; 0.597      ;
; 0.446  ; LCD_TEST:MyLCD|LUT_INDEX[4]               ; LCD_TEST:MyLCD|mLCD_DATA[6]               ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; -0.001     ; 0.597      ;
; 0.455  ; LCD_TEST:MyLCD|LUT_INDEX[1]               ; LCD_TEST:MyLCD|mLCD_DATA[1]               ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; -0.001     ; 0.606      ;
; 0.457  ; LCD_TEST:MyLCD|LUT_INDEX[1]               ; LCD_TEST:MyLCD|mLCD_DATA[0]               ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; -0.001     ; 0.608      ;
; 0.468  ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.00    ; LCD_TEST:MyLCD|LCD_Controller:u0|LCD_EN   ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; -0.002     ; 0.618      ;
; 0.473  ; LCD_TEST:MyLCD|mLCD_ST.000010             ; LCD_TEST:MyLCD|mLCD_Start                 ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; -0.002     ; 0.623      ;
; 0.476  ; LCD_TEST:MyLCD|LUT_INDEX[5]               ; LCD_TEST:MyLCD|mLCD_RS                    ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; -0.001     ; 0.627      ;
; 0.483  ; LCD_TEST:MyLCD|LUT_INDEX[5]               ; LCD_TEST:MyLCD|mLCD_DATA[5]               ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; -0.001     ; 0.634      ;
; 0.483  ; LCD_TEST:MyLCD|LUT_INDEX[2]               ; LCD_TEST:MyLCD|mLCD_DATA[6]               ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; -0.001     ; 0.634      ;
; 0.486  ; LCD_TEST:MyLCD|LUT_INDEX[5]               ; LCD_TEST:MyLCD|mLCD_DATA[4]               ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; -0.001     ; 0.637      ;
; 0.486  ; LCD_TEST:MyLCD|LUT_INDEX[5]               ; LCD_TEST:MyLCD|mLCD_DATA[7]               ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; -0.001     ; 0.637      ;
; 0.487  ; frequency_divider:divisor|counter[25]     ; frequency_divider:divisor|counter[25]     ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.639      ;
; 0.489  ; LCD_TEST:MyLCD|LCD_Controller:u0|Cont[4]  ; LCD_TEST:MyLCD|LCD_Controller:u0|Cont[4]  ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.641      ;
; 0.493  ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.01    ; LCD_TEST:MyLCD|LCD_Controller:u0|Cont[4]  ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.645      ;
; 0.496  ; frequency_divider:divisor|counter[8]      ; frequency_divider:divisor|counter[9]      ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.497  ; LCD_TEST:MyLCD|mDLY[9]                    ; LCD_TEST:MyLCD|mDLY[10]                   ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.649      ;
; 0.498  ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.01    ; LCD_TEST:MyLCD|LCD_Controller:u0|Cont[2]  ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; LCD_TEST:MyLCD|mDLY[10]                   ; LCD_TEST:MyLCD|mDLY[11]                   ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.500  ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.01    ; LCD_TEST:MyLCD|LCD_Controller:u0|Cont[0]  ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.652      ;
; 0.500  ; frequency_divider:divisor|counter[23]     ; frequency_divider:divisor|counter[24]     ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.652      ;
; 0.500  ; frequency_divider:divisor|counter[10]     ; frequency_divider:divisor|counter[11]     ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.652      ;
; 0.500  ; LCD_TEST:MyLCD|mDLY[2]                    ; LCD_TEST:MyLCD|mDLY[3]                    ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.652      ;
; 0.500  ; LCD_TEST:MyLCD|mDLY[4]                    ; LCD_TEST:MyLCD|mDLY[5]                    ; CLOCK_50                            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.652      ;
+--------+-------------------------------------------+-------------------------------------------+-------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'frequency_divider:divisor|clock_1hz'                                                                                                                                     ;
+-------+-------------------------------+-------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 0.215 ; counter_0x9:contador|value[2] ; counter_0x9:contador|value[2] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter_0x9:contador|value[3] ; counter_0x9:contador|value[3] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter_0x9:contador|value[1] ; counter_0x9:contador|value[1] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter_0x9:contador|value[0] ; counter_0x9:contador|value[0] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 0.000        ; 0.000      ; 0.367      ;
; 0.247 ; counter_0x9:contador|value[3] ; counter_0x9:contador|value[2] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; counter_0x9:contador|value[1] ; counter_0x9:contador|value[3] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; counter_0x9:contador|value[3] ; counter_0x9:contador|value[1] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; counter_0x9:contador|value[1] ; counter_0x9:contador|value[0] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 0.000        ; 0.000      ; 0.401      ;
; 0.369 ; counter_0x9:contador|value[3] ; counter_0x9:contador|value[0] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; counter_0x9:contador|value[1] ; counter_0x9:contador|value[2] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; counter_0x9:contador|value[0] ; counter_0x9:contador|value[1] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 0.000        ; 0.000      ; 0.523      ;
; 0.373 ; counter_0x9:contador|value[0] ; counter_0x9:contador|value[3] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; counter_0x9:contador|value[2] ; counter_0x9:contador|value[0] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 0.000        ; 0.000      ; 0.526      ;
; 0.378 ; counter_0x9:contador|value[2] ; counter_0x9:contador|value[3] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 0.000        ; 0.000      ; 0.530      ;
; 0.460 ; counter_0x9:contador|value[0] ; counter_0x9:contador|value[2] ; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 0.000        ; 0.000      ; 0.612      ;
+-------+-------------------------------+-------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LCD_Controller:u0|Cont[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LCD_Controller:u0|Cont[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LCD_Controller:u0|Cont[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LCD_Controller:u0|Cont[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LCD_Controller:u0|Cont[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LCD_Controller:u0|Cont[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LCD_Controller:u0|Cont[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LCD_Controller:u0|Cont[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LCD_Controller:u0|Cont[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LCD_Controller:u0|Cont[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LCD_Controller:u0|LCD_EN   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LCD_Controller:u0|LCD_EN   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.00    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.00    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.01    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.01    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.10    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.10    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.11    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LCD_Controller:u0|ST.11    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LCD_Controller:u0|mStart   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LCD_Controller:u0|mStart   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LCD_Controller:u0|oDone    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LCD_Controller:u0|oDone    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LCD_Controller:u0|preStart ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LCD_Controller:u0|preStart ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LUT_INDEX[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LUT_INDEX[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LUT_INDEX[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LUT_INDEX[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LUT_INDEX[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LUT_INDEX[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LUT_INDEX[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LUT_INDEX[3]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LUT_INDEX[4]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LUT_INDEX[4]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LUT_INDEX[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|LUT_INDEX[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[16]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[16]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[17]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[17]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mDLY[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mLCD_DATA[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mLCD_DATA[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mLCD_DATA[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mLCD_DATA[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mLCD_DATA[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mLCD_DATA[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mLCD_DATA[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mLCD_DATA[3]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mLCD_DATA[4]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mLCD_DATA[4]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mLCD_DATA[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mLCD_DATA[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mLCD_DATA[6]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mLCD_DATA[6]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mLCD_DATA[7]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mLCD_DATA[7]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mLCD_RS                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mLCD_RS                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mLCD_ST.000000             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mLCD_ST.000000             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mLCD_ST.000001             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mLCD_ST.000001             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mLCD_ST.000010             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mLCD_ST.000010             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_TEST:MyLCD|mLCD_ST.000011             ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'frequency_divider:divisor|clock_1hz'                                                                             ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; frequency_divider:divisor|clock_1hz ; Rise       ; counter_0x9:contador|value[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; frequency_divider:divisor|clock_1hz ; Rise       ; counter_0x9:contador|value[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; frequency_divider:divisor|clock_1hz ; Rise       ; counter_0x9:contador|value[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; frequency_divider:divisor|clock_1hz ; Rise       ; counter_0x9:contador|value[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; frequency_divider:divisor|clock_1hz ; Rise       ; counter_0x9:contador|value[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; frequency_divider:divisor|clock_1hz ; Rise       ; counter_0x9:contador|value[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; frequency_divider:divisor|clock_1hz ; Rise       ; counter_0x9:contador|value[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; frequency_divider:divisor|clock_1hz ; Rise       ; counter_0x9:contador|value[3]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; frequency_divider:divisor|clock_1hz ; Rise       ; contador|value[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; frequency_divider:divisor|clock_1hz ; Rise       ; contador|value[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; frequency_divider:divisor|clock_1hz ; Rise       ; contador|value[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; frequency_divider:divisor|clock_1hz ; Rise       ; contador|value[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; frequency_divider:divisor|clock_1hz ; Rise       ; contador|value[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; frequency_divider:divisor|clock_1hz ; Rise       ; contador|value[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; frequency_divider:divisor|clock_1hz ; Rise       ; contador|value[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; frequency_divider:divisor|clock_1hz ; Rise       ; contador|value[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; frequency_divider:divisor|clock_1hz ; Rise       ; divisor|clock_1hz|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; frequency_divider:divisor|clock_1hz ; Rise       ; divisor|clock_1hz|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; frequency_divider:divisor|clock_1hz ; Rise       ; divisor|clock_1hz~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; frequency_divider:divisor|clock_1hz ; Rise       ; divisor|clock_1hz~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; frequency_divider:divisor|clock_1hz ; Rise       ; divisor|clock_1hz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; frequency_divider:divisor|clock_1hz ; Rise       ; divisor|clock_1hz~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                 ;
+--------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; Data Port    ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+--------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; LCD_DATA[*]  ; CLOCK_50                            ; 3.571 ; 3.571 ; Rise       ; CLOCK_50                            ;
;  LCD_DATA[0] ; CLOCK_50                            ; 3.509 ; 3.509 ; Rise       ; CLOCK_50                            ;
;  LCD_DATA[1] ; CLOCK_50                            ; 3.564 ; 3.564 ; Rise       ; CLOCK_50                            ;
;  LCD_DATA[2] ; CLOCK_50                            ; 3.447 ; 3.447 ; Rise       ; CLOCK_50                            ;
;  LCD_DATA[3] ; CLOCK_50                            ; 3.449 ; 3.449 ; Rise       ; CLOCK_50                            ;
;  LCD_DATA[4] ; CLOCK_50                            ; 3.425 ; 3.425 ; Rise       ; CLOCK_50                            ;
;  LCD_DATA[5] ; CLOCK_50                            ; 3.439 ; 3.439 ; Rise       ; CLOCK_50                            ;
;  LCD_DATA[6] ; CLOCK_50                            ; 3.445 ; 3.445 ; Rise       ; CLOCK_50                            ;
;  LCD_DATA[7] ; CLOCK_50                            ; 3.571 ; 3.571 ; Rise       ; CLOCK_50                            ;
; LCD_EN       ; CLOCK_50                            ; 3.433 ; 3.433 ; Rise       ; CLOCK_50                            ;
; LCD_RS       ; CLOCK_50                            ; 3.571 ; 3.571 ; Rise       ; CLOCK_50                            ;
; HEX4[*]      ; frequency_divider:divisor|clock_1hz ; 4.015 ; 4.015 ; Rise       ; frequency_divider:divisor|clock_1hz ;
;  HEX4[0]     ; frequency_divider:divisor|clock_1hz ; 3.954 ; 3.954 ; Rise       ; frequency_divider:divisor|clock_1hz ;
;  HEX4[1]     ; frequency_divider:divisor|clock_1hz ; 4.008 ; 4.008 ; Rise       ; frequency_divider:divisor|clock_1hz ;
;  HEX4[2]     ; frequency_divider:divisor|clock_1hz ; 4.015 ; 4.015 ; Rise       ; frequency_divider:divisor|clock_1hz ;
;  HEX4[3]     ; frequency_divider:divisor|clock_1hz ; 3.862 ; 3.862 ; Rise       ; frequency_divider:divisor|clock_1hz ;
;  HEX4[4]     ; frequency_divider:divisor|clock_1hz ; 3.887 ; 3.887 ; Rise       ; frequency_divider:divisor|clock_1hz ;
;  HEX4[5]     ; frequency_divider:divisor|clock_1hz ; 3.885 ; 3.885 ; Rise       ; frequency_divider:divisor|clock_1hz ;
;  HEX4[6]     ; frequency_divider:divisor|clock_1hz ; 4.001 ; 4.001 ; Rise       ; frequency_divider:divisor|clock_1hz ;
+--------------+-------------------------------------+-------+-------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                         ;
+--------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; Data Port    ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+--------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; LCD_DATA[*]  ; CLOCK_50                            ; 3.425 ; 3.425 ; Rise       ; CLOCK_50                            ;
;  LCD_DATA[0] ; CLOCK_50                            ; 3.509 ; 3.509 ; Rise       ; CLOCK_50                            ;
;  LCD_DATA[1] ; CLOCK_50                            ; 3.564 ; 3.564 ; Rise       ; CLOCK_50                            ;
;  LCD_DATA[2] ; CLOCK_50                            ; 3.447 ; 3.447 ; Rise       ; CLOCK_50                            ;
;  LCD_DATA[3] ; CLOCK_50                            ; 3.449 ; 3.449 ; Rise       ; CLOCK_50                            ;
;  LCD_DATA[4] ; CLOCK_50                            ; 3.425 ; 3.425 ; Rise       ; CLOCK_50                            ;
;  LCD_DATA[5] ; CLOCK_50                            ; 3.439 ; 3.439 ; Rise       ; CLOCK_50                            ;
;  LCD_DATA[6] ; CLOCK_50                            ; 3.445 ; 3.445 ; Rise       ; CLOCK_50                            ;
;  LCD_DATA[7] ; CLOCK_50                            ; 3.571 ; 3.571 ; Rise       ; CLOCK_50                            ;
; LCD_EN       ; CLOCK_50                            ; 3.433 ; 3.433 ; Rise       ; CLOCK_50                            ;
; LCD_RS       ; CLOCK_50                            ; 3.571 ; 3.571 ; Rise       ; CLOCK_50                            ;
; HEX4[*]      ; frequency_divider:divisor|clock_1hz ; 3.749 ; 3.749 ; Rise       ; frequency_divider:divisor|clock_1hz ;
;  HEX4[0]     ; frequency_divider:divisor|clock_1hz ; 3.830 ; 3.830 ; Rise       ; frequency_divider:divisor|clock_1hz ;
;  HEX4[1]     ; frequency_divider:divisor|clock_1hz ; 3.888 ; 3.888 ; Rise       ; frequency_divider:divisor|clock_1hz ;
;  HEX4[2]     ; frequency_divider:divisor|clock_1hz ; 3.895 ; 3.895 ; Rise       ; frequency_divider:divisor|clock_1hz ;
;  HEX4[3]     ; frequency_divider:divisor|clock_1hz ; 3.749 ; 3.749 ; Rise       ; frequency_divider:divisor|clock_1hz ;
;  HEX4[4]     ; frequency_divider:divisor|clock_1hz ; 3.766 ; 3.766 ; Rise       ; frequency_divider:divisor|clock_1hz ;
;  HEX4[5]     ; frequency_divider:divisor|clock_1hz ; 3.769 ; 3.769 ; Rise       ; frequency_divider:divisor|clock_1hz ;
;  HEX4[6]     ; frequency_divider:divisor|clock_1hz ; 3.889 ; 3.889 ; Rise       ; frequency_divider:divisor|clock_1hz ;
+--------------+-------------------------------------+-------+-------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                 ;
+--------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                                ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                     ; -2.922   ; -2.527 ; N/A      ; N/A     ; -1.380              ;
;  CLOCK_50                            ; -2.922   ; -2.527 ; N/A      ; N/A     ; -1.380              ;
;  frequency_divider:divisor|clock_1hz ; -0.252   ; 0.215  ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS                      ; -120.539 ; -2.527 ; 0.0      ; 0.0     ; -83.38              ;
;  CLOCK_50                            ; -120.134 ; -2.527 ; N/A      ; N/A     ; -79.380             ;
;  frequency_divider:divisor|clock_1hz ; -0.405   ; 0.000  ; N/A      ; N/A     ; -4.000              ;
+--------------------------------------+----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                 ;
+--------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; Data Port    ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+--------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; LCD_DATA[*]  ; CLOCK_50                            ; 6.338 ; 6.338 ; Rise       ; CLOCK_50                            ;
;  LCD_DATA[0] ; CLOCK_50                            ; 6.210 ; 6.210 ; Rise       ; CLOCK_50                            ;
;  LCD_DATA[1] ; CLOCK_50                            ; 6.336 ; 6.336 ; Rise       ; CLOCK_50                            ;
;  LCD_DATA[2] ; CLOCK_50                            ; 6.061 ; 6.061 ; Rise       ; CLOCK_50                            ;
;  LCD_DATA[3] ; CLOCK_50                            ; 6.065 ; 6.065 ; Rise       ; CLOCK_50                            ;
;  LCD_DATA[4] ; CLOCK_50                            ; 6.033 ; 6.033 ; Rise       ; CLOCK_50                            ;
;  LCD_DATA[5] ; CLOCK_50                            ; 6.055 ; 6.055 ; Rise       ; CLOCK_50                            ;
;  LCD_DATA[6] ; CLOCK_50                            ; 6.053 ; 6.053 ; Rise       ; CLOCK_50                            ;
;  LCD_DATA[7] ; CLOCK_50                            ; 6.338 ; 6.338 ; Rise       ; CLOCK_50                            ;
; LCD_EN       ; CLOCK_50                            ; 6.042 ; 6.042 ; Rise       ; CLOCK_50                            ;
; LCD_RS       ; CLOCK_50                            ; 6.340 ; 6.340 ; Rise       ; CLOCK_50                            ;
; HEX4[*]      ; frequency_divider:divisor|clock_1hz ; 7.487 ; 7.487 ; Rise       ; frequency_divider:divisor|clock_1hz ;
;  HEX4[0]     ; frequency_divider:divisor|clock_1hz ; 7.353 ; 7.353 ; Rise       ; frequency_divider:divisor|clock_1hz ;
;  HEX4[1]     ; frequency_divider:divisor|clock_1hz ; 7.475 ; 7.475 ; Rise       ; frequency_divider:divisor|clock_1hz ;
;  HEX4[2]     ; frequency_divider:divisor|clock_1hz ; 7.487 ; 7.487 ; Rise       ; frequency_divider:divisor|clock_1hz ;
;  HEX4[3]     ; frequency_divider:divisor|clock_1hz ; 7.178 ; 7.178 ; Rise       ; frequency_divider:divisor|clock_1hz ;
;  HEX4[4]     ; frequency_divider:divisor|clock_1hz ; 7.190 ; 7.190 ; Rise       ; frequency_divider:divisor|clock_1hz ;
;  HEX4[5]     ; frequency_divider:divisor|clock_1hz ; 7.200 ; 7.200 ; Rise       ; frequency_divider:divisor|clock_1hz ;
;  HEX4[6]     ; frequency_divider:divisor|clock_1hz ; 7.466 ; 7.466 ; Rise       ; frequency_divider:divisor|clock_1hz ;
+--------------+-------------------------------------+-------+-------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                         ;
+--------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; Data Port    ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+--------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; LCD_DATA[*]  ; CLOCK_50                            ; 3.425 ; 3.425 ; Rise       ; CLOCK_50                            ;
;  LCD_DATA[0] ; CLOCK_50                            ; 3.509 ; 3.509 ; Rise       ; CLOCK_50                            ;
;  LCD_DATA[1] ; CLOCK_50                            ; 3.564 ; 3.564 ; Rise       ; CLOCK_50                            ;
;  LCD_DATA[2] ; CLOCK_50                            ; 3.447 ; 3.447 ; Rise       ; CLOCK_50                            ;
;  LCD_DATA[3] ; CLOCK_50                            ; 3.449 ; 3.449 ; Rise       ; CLOCK_50                            ;
;  LCD_DATA[4] ; CLOCK_50                            ; 3.425 ; 3.425 ; Rise       ; CLOCK_50                            ;
;  LCD_DATA[5] ; CLOCK_50                            ; 3.439 ; 3.439 ; Rise       ; CLOCK_50                            ;
;  LCD_DATA[6] ; CLOCK_50                            ; 3.445 ; 3.445 ; Rise       ; CLOCK_50                            ;
;  LCD_DATA[7] ; CLOCK_50                            ; 3.571 ; 3.571 ; Rise       ; CLOCK_50                            ;
; LCD_EN       ; CLOCK_50                            ; 3.433 ; 3.433 ; Rise       ; CLOCK_50                            ;
; LCD_RS       ; CLOCK_50                            ; 3.571 ; 3.571 ; Rise       ; CLOCK_50                            ;
; HEX4[*]      ; frequency_divider:divisor|clock_1hz ; 3.749 ; 3.749 ; Rise       ; frequency_divider:divisor|clock_1hz ;
;  HEX4[0]     ; frequency_divider:divisor|clock_1hz ; 3.830 ; 3.830 ; Rise       ; frequency_divider:divisor|clock_1hz ;
;  HEX4[1]     ; frequency_divider:divisor|clock_1hz ; 3.888 ; 3.888 ; Rise       ; frequency_divider:divisor|clock_1hz ;
;  HEX4[2]     ; frequency_divider:divisor|clock_1hz ; 3.895 ; 3.895 ; Rise       ; frequency_divider:divisor|clock_1hz ;
;  HEX4[3]     ; frequency_divider:divisor|clock_1hz ; 3.749 ; 3.749 ; Rise       ; frequency_divider:divisor|clock_1hz ;
;  HEX4[4]     ; frequency_divider:divisor|clock_1hz ; 3.766 ; 3.766 ; Rise       ; frequency_divider:divisor|clock_1hz ;
;  HEX4[5]     ; frequency_divider:divisor|clock_1hz ; 3.769 ; 3.769 ; Rise       ; frequency_divider:divisor|clock_1hz ;
;  HEX4[6]     ; frequency_divider:divisor|clock_1hz ; 3.889 ; 3.889 ; Rise       ; frequency_divider:divisor|clock_1hz ;
+--------------+-------------------------------------+-------+-------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                       ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
; From Clock                          ; To Clock                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
; CLOCK_50                            ; CLOCK_50                            ; 1490     ; 0        ; 0        ; 0        ;
; frequency_divider:divisor|clock_1hz ; CLOCK_50                            ; 1        ; 1        ; 0        ; 0        ;
; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 15       ; 0        ; 0        ; 0        ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                        ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
; From Clock                          ; To Clock                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
; CLOCK_50                            ; CLOCK_50                            ; 1490     ; 0        ; 0        ; 0        ;
; frequency_divider:divisor|clock_1hz ; CLOCK_50                            ; 1        ; 1        ; 0        ; 0        ;
; frequency_divider:divisor|clock_1hz ; frequency_divider:divisor|clock_1hz ; 15       ; 0        ; 0        ; 0        ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 55    ; 55   ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 38    ; 38   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Feb 10 21:53:09 2024
Info: Command: quartus_sta Mod_Teste -c Mod_Teste
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Mod_Teste.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name frequency_divider:divisor|clock_1hz frequency_divider:divisor|clock_1hz
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.922
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.922      -120.134 CLOCK_50 
    Info (332119):    -0.252        -0.405 frequency_divider:divisor|clock_1hz 
Info (332146): Worst-case hold slack is -2.527
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.527        -2.527 CLOCK_50 
    Info (332119):     0.391         0.000 frequency_divider:divisor|clock_1hz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -79.380 CLOCK_50 
    Info (332119):    -0.500        -4.000 frequency_divider:divisor|clock_1hz 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.886
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.886       -21.683 CLOCK_50 
    Info (332119):     0.420         0.000 frequency_divider:divisor|clock_1hz 
Info (332146): Worst-case hold slack is -1.569
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.569        -1.569 CLOCK_50 
    Info (332119):     0.215         0.000 frequency_divider:divisor|clock_1hz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -79.380 CLOCK_50 
    Info (332119):    -0.500        -4.000 frequency_divider:divisor|clock_1hz 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4540 megabytes
    Info: Processing ended: Sat Feb 10 21:53:10 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


