Simulator report for PartA
Wed May 01 16:52:32 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. |PartA|TRISCRAMAsp19:inst|altsyncram:altsyncram_component|altsyncram_ipc1:auto_generated|ALTSYNCRAM
  6. Coverage Summary
  7. Complete 1/0-Value Coverage
  8. Missing 1-Value Coverage
  9. Missing 0-Value Coverage
 10. Simulator INI Usage
 11. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.0 us       ;
; Simulation Netlist Size     ; 218 nodes    ;
; Simulation Coverage         ;       1.40 % ;
; Total Number of Transitions ; 21           ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Cyclone II   ;
+-----------------------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                                    ;
+--------------------------------------------------------------------------------------------+--------------------------+---------------+
; Option                                                                                     ; Setting                  ; Default Value ;
+--------------------------------------------------------------------------------------------+--------------------------+---------------+
; Simulation mode                                                                            ; Functional               ; Timing        ;
; Start time                                                                                 ; 0 ns                     ; 0 ns          ;
; Simulation results format                                                                  ; VWF                      ;               ;
; Vector input source                                                                        ; D:/PROJECT/Waveform1.vwf ;               ;
; Add pins automatically to simulation output waveforms                                      ; On                       ; On            ;
; Check outputs                                                                              ; Off                      ; Off           ;
; Report simulation coverage                                                                 ; On                       ; On            ;
; Display complete 1/0 value coverage report                                                 ; On                       ; On            ;
; Display missing 1-value coverage report                                                    ; On                       ; On            ;
; Display missing 0-value coverage report                                                    ; On                       ; On            ;
; Detect setup and hold time violations                                                      ; Off                      ; Off           ;
; Detect glitches                                                                            ; Off                      ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off                      ; Off           ;
; Generate Signal Activity File                                                              ; Off                      ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off                      ; Off           ;
; Group bus channels in simulation results                                                   ; Off                      ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On                       ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE               ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off                      ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off                      ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto                     ; Auto          ;
+--------------------------------------------------------------------------------------------+--------------------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II 64-Bit to view the waveform report data.


+-----------------------------------------------------------------------------------------------------+
; |PartA|TRISCRAMAsp19:inst|altsyncram:altsyncram_component|altsyncram_ipc1:auto_generated|ALTSYNCRAM ;
+-----------------------------------------------------------------------------------------------------+
Please refer to fitter text-based report (*.fit.rpt) to view logical memory report content in ASCII.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;       1.40 % ;
; Total nodes checked                                 ; 218          ;
; Total output ports checked                          ; 214          ;
; Total output ports with complete 1/0-value coverage ; 3            ;
; Total output ports with no 1/0-value coverage       ; 211          ;
; Total output ports with no 1-value coverage         ; 211          ;
; Total output ports with no 0-value coverage         ; 211          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+----------------------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                                          ;
+-------------------------------------------------+-------------------------------------------------+------------------+
; Node Name                                       ; Output Port Name                                ; Output Port Type ;
+-------------------------------------------------+-------------------------------------------------+------------------+
; |PartA|Clock                                    ; |PartA|Clock                                    ; out              ;
; |PartA|lab9final:inst1|controller:inst2|state~0 ; |PartA|lab9final:inst1|controller:inst2|state~0 ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|state~5 ; |PartA|lab9final:inst1|controller:inst2|state~5 ; out0             ;
+-------------------------------------------------+-------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                                                                                                                                   ;
+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+------------------+
; Node Name                                                                                             ; Output Port Name                                                                                ; Output Port Type ;
+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+------------------+
; |PartA|a1out                                                                                          ; |PartA|a1out                                                                                    ; pin_out          ;
; |PartA|C1                                                                                             ; |PartA|C1                                                                                       ; pin_out          ;
; |PartA|inst7                                                                                          ; |PartA|inst7                                                                                    ; out0             ;
; |PartA|C4                                                                                             ; |PartA|C4                                                                                       ; pin_out          ;
; |PartA|C9                                                                                             ; |PartA|C9                                                                                       ; pin_out          ;
; |PartA|C8                                                                                             ; |PartA|C8                                                                                       ; pin_out          ;
; |PartA|Clear                                                                                          ; |PartA|Clear                                                                                    ; out              ;
; |PartA|C2                                                                                             ; |PartA|C2                                                                                       ; pin_out          ;
; |PartA|C0                                                                                             ; |PartA|C0                                                                                       ; pin_out          ;
; |PartA|a2out                                                                                          ; |PartA|a2out                                                                                    ; pin_out          ;
; |PartA|a3out                                                                                          ; |PartA|a3out                                                                                    ; pin_out          ;
; |PartA|a4out                                                                                          ; |PartA|a4out                                                                                    ; pin_out          ;
; |PartA|a5out                                                                                          ; |PartA|a5out                                                                                    ; pin_out          ;
; |PartA|a6out                                                                                          ; |PartA|a6out                                                                                    ; pin_out          ;
; |PartA|a7out                                                                                          ; |PartA|a7out                                                                                    ; pin_out          ;
; |PartA|b1out                                                                                          ; |PartA|b1out                                                                                    ; pin_out          ;
; |PartA|b2out                                                                                          ; |PartA|b2out                                                                                    ; pin_out          ;
; |PartA|b3out                                                                                          ; |PartA|b3out                                                                                    ; pin_out          ;
; |PartA|b4out                                                                                          ; |PartA|b4out                                                                                    ; pin_out          ;
; |PartA|b5out                                                                                          ; |PartA|b5out                                                                                    ; pin_out          ;
; |PartA|b6out                                                                                          ; |PartA|b6out                                                                                    ; pin_out          ;
; |PartA|b7out                                                                                          ; |PartA|b7out                                                                                    ; pin_out          ;
; |PartA|c1out                                                                                          ; |PartA|c1out                                                                                    ; pin_out          ;
; |PartA|c2out                                                                                          ; |PartA|c2out                                                                                    ; pin_out          ;
; |PartA|c3out                                                                                          ; |PartA|c3out                                                                                    ; pin_out          ;
; |PartA|c4out                                                                                          ; |PartA|c4out                                                                                    ; pin_out          ;
; |PartA|c5out                                                                                          ; |PartA|c5out                                                                                    ; pin_out          ;
; |PartA|c6out                                                                                          ; |PartA|c6out                                                                                    ; pin_out          ;
; |PartA|c7out                                                                                          ; |PartA|c7out                                                                                    ; pin_out          ;
; |PartA|d1out                                                                                          ; |PartA|d1out                                                                                    ; pin_out          ;
; |PartA|d2out                                                                                          ; |PartA|d2out                                                                                    ; pin_out          ;
; |PartA|d3out                                                                                          ; |PartA|d3out                                                                                    ; pin_out          ;
; |PartA|d4out                                                                                          ; |PartA|d4out                                                                                    ; pin_out          ;
; |PartA|d5out                                                                                          ; |PartA|d5out                                                                                    ; pin_out          ;
; |PartA|d6out                                                                                          ; |PartA|d6out                                                                                    ; pin_out          ;
; |PartA|d7out                                                                                          ; |PartA|d7out                                                                                    ; pin_out          ;
; |PartA|C3                                                                                             ; |PartA|C3                                                                                       ; pin_out          ;
; |PartA|C7                                                                                             ; |PartA|C7                                                                                       ; pin_out          ;
; |PartA|Lab4:inst18|a                                                                                  ; |PartA|Lab4:inst18|a                                                                            ; out0             ;
; |PartA|Lab4:inst18|WideOr0                                                                            ; |PartA|Lab4:inst18|WideOr0                                                                      ; out0             ;
; |PartA|Lab4:inst18|WideOr1                                                                            ; |PartA|Lab4:inst18|WideOr1                                                                      ; out0             ;
; |PartA|Lab4:inst18|WideOr2                                                                            ; |PartA|Lab4:inst18|WideOr2                                                                      ; out0             ;
; |PartA|Lab4:inst18|WideOr3                                                                            ; |PartA|Lab4:inst18|WideOr3                                                                      ; out0             ;
; |PartA|Lab4:inst18|WideOr4                                                                            ; |PartA|Lab4:inst18|WideOr4                                                                      ; out0             ;
; |PartA|Lab4:inst18|WideOr5                                                                            ; |PartA|Lab4:inst18|WideOr5                                                                      ; out0             ;
; |PartA|Lab4:inst17|a                                                                                  ; |PartA|Lab4:inst17|a                                                                            ; out0             ;
; |PartA|Lab4:inst17|WideOr0                                                                            ; |PartA|Lab4:inst17|WideOr0                                                                      ; out0             ;
; |PartA|Lab4:inst17|WideOr1                                                                            ; |PartA|Lab4:inst17|WideOr1                                                                      ; out0             ;
; |PartA|Lab4:inst17|WideOr2                                                                            ; |PartA|Lab4:inst17|WideOr2                                                                      ; out0             ;
; |PartA|Lab4:inst17|WideOr3                                                                            ; |PartA|Lab4:inst17|WideOr3                                                                      ; out0             ;
; |PartA|Lab4:inst17|WideOr4                                                                            ; |PartA|Lab4:inst17|WideOr4                                                                      ; out0             ;
; |PartA|Lab4:inst17|WideOr5                                                                            ; |PartA|Lab4:inst17|WideOr5                                                                      ; out0             ;
; |PartA|Lab4:inst20|a                                                                                  ; |PartA|Lab4:inst20|a                                                                            ; out0             ;
; |PartA|Lab4:inst20|WideOr0                                                                            ; |PartA|Lab4:inst20|WideOr0                                                                      ; out0             ;
; |PartA|Lab4:inst20|WideOr1                                                                            ; |PartA|Lab4:inst20|WideOr1                                                                      ; out0             ;
; |PartA|Lab4:inst20|WideOr2                                                                            ; |PartA|Lab4:inst20|WideOr2                                                                      ; out0             ;
; |PartA|Lab4:inst20|WideOr3                                                                            ; |PartA|Lab4:inst20|WideOr3                                                                      ; out0             ;
; |PartA|Lab4:inst20|WideOr4                                                                            ; |PartA|Lab4:inst20|WideOr4                                                                      ; out0             ;
; |PartA|Lab4:inst20|WideOr5                                                                            ; |PartA|Lab4:inst20|WideOr5                                                                      ; out0             ;
; |PartA|Accumulator:inst15|BC:inst|74193:inst|5                                                        ; |PartA|Accumulator:inst15|BC:inst|74193:inst|5                                                  ; out0             ;
; |PartA|Accumulator:inst15|BC:inst|74193:inst|51                                                       ; |PartA|Accumulator:inst15|BC:inst|74193:inst|51                                                 ; out0             ;
; |PartA|Accumulator:inst15|BC:inst|74193:inst|21                                                       ; |PartA|Accumulator:inst15|BC:inst|74193:inst|21                                                 ; out0             ;
; |PartA|TRISCRAMAsp19:inst|altsyncram:altsyncram_component|altsyncram_ipc1:auto_generated|ram_block1a0 ; |PartA|TRISCRAMAsp19:inst|altsyncram:altsyncram_component|altsyncram_ipc1:auto_generated|q_a[0] ; portadataout0    ;
; |PartA|TRISCRAMAsp19:inst|altsyncram:altsyncram_component|altsyncram_ipc1:auto_generated|ram_block1a1 ; |PartA|TRISCRAMAsp19:inst|altsyncram:altsyncram_component|altsyncram_ipc1:auto_generated|q_a[1] ; portadataout0    ;
; |PartA|TRISCRAMAsp19:inst|altsyncram:altsyncram_component|altsyncram_ipc1:auto_generated|ram_block1a2 ; |PartA|TRISCRAMAsp19:inst|altsyncram:altsyncram_component|altsyncram_ipc1:auto_generated|q_a[2] ; portadataout0    ;
; |PartA|TRISCRAMAsp19:inst|altsyncram:altsyncram_component|altsyncram_ipc1:auto_generated|ram_block1a3 ; |PartA|TRISCRAMAsp19:inst|altsyncram:altsyncram_component|altsyncram_ipc1:auto_generated|q_a[3] ; portadataout0    ;
; |PartA|TRISCRAMAsp19:inst|altsyncram:altsyncram_component|altsyncram_ipc1:auto_generated|ram_block1a4 ; |PartA|TRISCRAMAsp19:inst|altsyncram:altsyncram_component|altsyncram_ipc1:auto_generated|q_a[4] ; portadataout0    ;
; |PartA|TRISCRAMAsp19:inst|altsyncram:altsyncram_component|altsyncram_ipc1:auto_generated|ram_block1a5 ; |PartA|TRISCRAMAsp19:inst|altsyncram:altsyncram_component|altsyncram_ipc1:auto_generated|q_a[5] ; portadataout0    ;
; |PartA|TRISCRAMAsp19:inst|altsyncram:altsyncram_component|altsyncram_ipc1:auto_generated|ram_block1a6 ; |PartA|TRISCRAMAsp19:inst|altsyncram:altsyncram_component|altsyncram_ipc1:auto_generated|q_a[6] ; portadataout0    ;
; |PartA|TRISCRAMAsp19:inst|altsyncram:altsyncram_component|altsyncram_ipc1:auto_generated|ram_block1a7 ; |PartA|TRISCRAMAsp19:inst|altsyncram:altsyncram_component|altsyncram_ipc1:auto_generated|q_a[7] ; portadataout0    ;
; |PartA|PIPO:inst25|74175:inst|16                                                                      ; |PartA|PIPO:inst25|74175:inst|16                                                                ; regout           ;
; |PartA|PIPO:inst25|74175:inst|15                                                                      ; |PartA|PIPO:inst25|74175:inst|15                                                                ; regout           ;
; |PartA|PIPO:inst25|74175:inst|14                                                                      ; |PartA|PIPO:inst25|74175:inst|14                                                                ; regout           ;
; |PartA|PIPO:inst25|74175:inst|13                                                                      ; |PartA|PIPO:inst25|74175:inst|13                                                                ; regout           ;
; |PartA|lab9final:inst1|lab9:inst|74154:inst|26                                                        ; |PartA|lab9final:inst1|lab9:inst|74154:inst|26                                                  ; out0             ;
; |PartA|lab9final:inst1|lab9:inst|74154:inst|25                                                        ; |PartA|lab9final:inst1|lab9:inst|74154:inst|25                                                  ; out0             ;
; |PartA|lab9final:inst1|lab9:inst|74154:inst|24                                                        ; |PartA|lab9final:inst1|lab9:inst|74154:inst|24                                                  ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|state.A                                                       ; |PartA|lab9final:inst1|controller:inst2|state.A                                                 ; regout           ;
; |PartA|lab9final:inst1|controller:inst2|state.B                                                       ; |PartA|lab9final:inst1|controller:inst2|state.B                                                 ; regout           ;
; |PartA|lab9final:inst1|controller:inst2|state.C                                                       ; |PartA|lab9final:inst1|controller:inst2|state.C                                                 ; regout           ;
; |PartA|lab9final:inst1|controller:inst2|state.D                                                       ; |PartA|lab9final:inst1|controller:inst2|state.D                                                 ; regout           ;
; |PartA|lab9final:inst1|controller:inst2|state.E                                                       ; |PartA|lab9final:inst1|controller:inst2|state.E                                                 ; regout           ;
; |PartA|lab9final:inst1|controller:inst2|state.F                                                       ; |PartA|lab9final:inst1|controller:inst2|state.F                                                 ; regout           ;
; |PartA|lab9final:inst1|controller:inst2|state.G                                                       ; |PartA|lab9final:inst1|controller:inst2|state.G                                                 ; regout           ;
; |PartA|lab9final:inst1|controller:inst2|comb~0                                                        ; |PartA|lab9final:inst1|controller:inst2|comb~0                                                  ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|state.H                                                       ; |PartA|lab9final:inst1|controller:inst2|state.H                                                 ; regout           ;
; |PartA|lab9final:inst1|controller:inst2|nextstate.H_132                                               ; |PartA|lab9final:inst1|controller:inst2|nextstate.H_132                                         ; out              ;
; |PartA|lab9final:inst1|controller:inst2|WideOr0                                                       ; |PartA|lab9final:inst1|controller:inst2|WideOr0                                                 ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|comb~1                                                        ; |PartA|lab9final:inst1|controller:inst2|comb~1                                                  ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|nextstate.G_142                                               ; |PartA|lab9final:inst1|controller:inst2|nextstate.G_142                                         ; out              ;
; |PartA|lab9final:inst1|controller:inst2|comb~2                                                        ; |PartA|lab9final:inst1|controller:inst2|comb~2                                                  ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|comb~3                                                        ; |PartA|lab9final:inst1|controller:inst2|comb~3                                                  ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|nextstate.G~0                                                 ; |PartA|lab9final:inst1|controller:inst2|nextstate.G~0                                           ; out              ;
; |PartA|lab9final:inst1|controller:inst2|nextstate.F_152                                               ; |PartA|lab9final:inst1|controller:inst2|nextstate.F_152                                         ; out              ;
; |PartA|lab9final:inst1|controller:inst2|comb~4                                                        ; |PartA|lab9final:inst1|controller:inst2|comb~4                                                  ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|nextstate.E_165                                               ; |PartA|lab9final:inst1|controller:inst2|nextstate.E_165                                         ; out              ;
; |PartA|lab9final:inst1|controller:inst2|nextstate.F~0                                                 ; |PartA|lab9final:inst1|controller:inst2|nextstate.F~0                                           ; out              ;
; |PartA|lab9final:inst1|controller:inst2|comb~5                                                        ; |PartA|lab9final:inst1|controller:inst2|comb~5                                                  ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|nextstate.G~1                                                 ; |PartA|lab9final:inst1|controller:inst2|nextstate.G~1                                           ; out              ;
; |PartA|lab9final:inst1|controller:inst2|nextstate.D_178                                               ; |PartA|lab9final:inst1|controller:inst2|nextstate.D_178                                         ; out              ;
; |PartA|lab9final:inst1|controller:inst2|nextstate.H~0                                                 ; |PartA|lab9final:inst1|controller:inst2|nextstate.H~0                                           ; out              ;
; |PartA|lab9final:inst1|controller:inst2|nextstate.H~1                                                 ; |PartA|lab9final:inst1|controller:inst2|nextstate.H~1                                           ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|C4                                                            ; |PartA|lab9final:inst1|controller:inst2|C4                                                      ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|nextstate.H~2                                                 ; |PartA|lab9final:inst1|controller:inst2|nextstate.H~2                                           ; out              ;
; |PartA|lab9final:inst1|controller:inst2|nextstate.H~3                                                 ; |PartA|lab9final:inst1|controller:inst2|nextstate.H~3                                           ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|nextstate.H~4                                                 ; |PartA|lab9final:inst1|controller:inst2|nextstate.H~4                                           ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|nextstate.C_191                                               ; |PartA|lab9final:inst1|controller:inst2|nextstate.C_191                                         ; out              ;
; |PartA|lab9final:inst1|controller:inst2|nextstate.B_204                                               ; |PartA|lab9final:inst1|controller:inst2|nextstate.B_204                                         ; out              ;
; |PartA|lab9final:inst1|controller:inst2|state~1                                                       ; |PartA|lab9final:inst1|controller:inst2|state~1                                                 ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|C0                                                            ; |PartA|lab9final:inst1|controller:inst2|C0                                                      ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|state.B~0                                                     ; |PartA|lab9final:inst1|controller:inst2|state.B~0                                               ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|C3                                                            ; |PartA|lab9final:inst1|controller:inst2|C3                                                      ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|state.C~0                                                     ; |PartA|lab9final:inst1|controller:inst2|state.C~0                                               ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|C4~2                                                          ; |PartA|lab9final:inst1|controller:inst2|C4~2                                                    ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|state.D~0                                                     ; |PartA|lab9final:inst1|controller:inst2|state.D~0                                               ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|C4~4                                                          ; |PartA|lab9final:inst1|controller:inst2|C4~4                                                    ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|state.E~0                                                     ; |PartA|lab9final:inst1|controller:inst2|state.E~0                                               ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|C2                                                            ; |PartA|lab9final:inst1|controller:inst2|C2                                                      ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|state.F~0                                                     ; |PartA|lab9final:inst1|controller:inst2|state.F~0                                               ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|C9                                                            ; |PartA|lab9final:inst1|controller:inst2|C9                                                      ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|state.G~0                                                     ; |PartA|lab9final:inst1|controller:inst2|state.G~0                                               ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|C8                                                            ; |PartA|lab9final:inst1|controller:inst2|C8                                                      ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|state.H~0                                                     ; |PartA|lab9final:inst1|controller:inst2|state.H~0                                               ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|C11                                                           ; |PartA|lab9final:inst1|controller:inst2|C11                                                     ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|state~9                                                       ; |PartA|lab9final:inst1|controller:inst2|state~9                                                 ; out0             ;
; |PartA|BC:inst14|74193:inst|25                                                                        ; |PartA|BC:inst14|74193:inst|25                                                                  ; regout           ;
; |PartA|BC:inst14|74193:inst|53                                                                        ; |PartA|BC:inst14|74193:inst|53                                                                  ; out0             ;
; |PartA|BC:inst14|74193:inst|86                                                                        ; |PartA|BC:inst14|74193:inst|86                                                                  ; out0             ;
; |PartA|BC:inst14|74193:inst|14                                                                        ; |PartA|BC:inst14|74193:inst|14                                                                  ; out0             ;
; |PartA|BC:inst14|74193:inst|26                                                                        ; |PartA|BC:inst14|74193:inst|26                                                                  ; regout           ;
; |PartA|BC:inst14|74193:inst|52                                                                        ; |PartA|BC:inst14|74193:inst|52                                                                  ; out0             ;
; |PartA|BC:inst14|74193:inst|85                                                                        ; |PartA|BC:inst14|74193:inst|85                                                                  ; out0             ;
; |PartA|BC:inst14|74193:inst|13                                                                        ; |PartA|BC:inst14|74193:inst|13                                                                  ; out0             ;
; |PartA|BC:inst14|74193:inst|5                                                                         ; |PartA|BC:inst14|74193:inst|5                                                                   ; out0             ;
; |PartA|BC:inst14|74193:inst|24                                                                        ; |PartA|BC:inst14|74193:inst|24                                                                  ; regout           ;
; |PartA|BC:inst14|74193:inst|54                                                                        ; |PartA|BC:inst14|74193:inst|54                                                                  ; out0             ;
; |PartA|BC:inst14|74193:inst|87                                                                        ; |PartA|BC:inst14|74193:inst|87                                                                  ; out0             ;
; |PartA|BC:inst14|74193:inst|15                                                                        ; |PartA|BC:inst14|74193:inst|15                                                                  ; out0             ;
; |PartA|BC:inst14|74193:inst|51                                                                        ; |PartA|BC:inst14|74193:inst|51                                                                  ; out0             ;
; |PartA|BC:inst14|74193:inst|23                                                                        ; |PartA|BC:inst14|74193:inst|23                                                                  ; regout           ;
; |PartA|BC:inst14|74193:inst|55                                                                        ; |PartA|BC:inst14|74193:inst|55                                                                  ; out0             ;
; |PartA|BC:inst14|74193:inst|88                                                                        ; |PartA|BC:inst14|74193:inst|88                                                                  ; out0             ;
; |PartA|BC:inst14|74193:inst|16                                                                        ; |PartA|BC:inst14|74193:inst|16                                                                  ; out0             ;
; |PartA|BC:inst14|74193:inst|21                                                                        ; |PartA|BC:inst14|74193:inst|21                                                                  ; out0             ;
; |PartA|Lab4:inst19|a                                                                                  ; |PartA|Lab4:inst19|a                                                                            ; out0             ;
; |PartA|Lab4:inst19|WideOr0                                                                            ; |PartA|Lab4:inst19|WideOr0                                                                      ; out0             ;
; |PartA|Lab4:inst19|WideOr1                                                                            ; |PartA|Lab4:inst19|WideOr1                                                                      ; out0             ;
; |PartA|Lab4:inst19|WideOr2                                                                            ; |PartA|Lab4:inst19|WideOr2                                                                      ; out0             ;
; |PartA|Lab4:inst19|WideOr3                                                                            ; |PartA|Lab4:inst19|WideOr3                                                                      ; out0             ;
; |PartA|Lab4:inst19|WideOr4                                                                            ; |PartA|Lab4:inst19|WideOr4                                                                      ; out0             ;
; |PartA|Lab4:inst19|WideOr5                                                                            ; |PartA|Lab4:inst19|WideOr5                                                                      ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|Selector0~0                                                   ; |PartA|lab9final:inst1|controller:inst2|Selector0~0                                             ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|Selector3~0                                                   ; |PartA|lab9final:inst1|controller:inst2|Selector3~0                                             ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|Selector5~0                                                   ; |PartA|lab9final:inst1|controller:inst2|Selector5~0                                             ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|Selector7~0                                                   ; |PartA|lab9final:inst1|controller:inst2|Selector7~0                                             ; out0             ;
; |PartA|Lab4:inst18|Decoder0~0                                                                         ; |PartA|Lab4:inst18|Decoder0~0                                                                   ; out              ;
; |PartA|Lab4:inst18|Decoder0~1                                                                         ; |PartA|Lab4:inst18|Decoder0~1                                                                   ; out              ;
; |PartA|Lab4:inst18|Decoder0~2                                                                         ; |PartA|Lab4:inst18|Decoder0~2                                                                   ; out              ;
; |PartA|Lab4:inst18|Decoder0~3                                                                         ; |PartA|Lab4:inst18|Decoder0~3                                                                   ; out              ;
; |PartA|Lab4:inst18|Decoder0~4                                                                         ; |PartA|Lab4:inst18|Decoder0~4                                                                   ; out              ;
; |PartA|Lab4:inst18|Decoder0~5                                                                         ; |PartA|Lab4:inst18|Decoder0~5                                                                   ; out              ;
; |PartA|Lab4:inst18|Decoder0~6                                                                         ; |PartA|Lab4:inst18|Decoder0~6                                                                   ; out              ;
; |PartA|Lab4:inst18|Decoder0~7                                                                         ; |PartA|Lab4:inst18|Decoder0~7                                                                   ; out              ;
; |PartA|Lab4:inst18|Decoder0~8                                                                         ; |PartA|Lab4:inst18|Decoder0~8                                                                   ; out              ;
; |PartA|Lab4:inst18|Decoder0~9                                                                         ; |PartA|Lab4:inst18|Decoder0~9                                                                   ; out              ;
; |PartA|Lab4:inst18|Decoder0~10                                                                        ; |PartA|Lab4:inst18|Decoder0~10                                                                  ; out              ;
; |PartA|Lab4:inst18|Decoder0~11                                                                        ; |PartA|Lab4:inst18|Decoder0~11                                                                  ; out              ;
; |PartA|Lab4:inst18|Decoder0~12                                                                        ; |PartA|Lab4:inst18|Decoder0~12                                                                  ; out              ;
; |PartA|Lab4:inst18|Decoder0~13                                                                        ; |PartA|Lab4:inst18|Decoder0~13                                                                  ; out              ;
; |PartA|Lab4:inst17|Decoder0~0                                                                         ; |PartA|Lab4:inst17|Decoder0~0                                                                   ; out              ;
; |PartA|Lab4:inst17|Decoder0~1                                                                         ; |PartA|Lab4:inst17|Decoder0~1                                                                   ; out              ;
; |PartA|Lab4:inst17|Decoder0~2                                                                         ; |PartA|Lab4:inst17|Decoder0~2                                                                   ; out              ;
; |PartA|Lab4:inst17|Decoder0~3                                                                         ; |PartA|Lab4:inst17|Decoder0~3                                                                   ; out              ;
; |PartA|Lab4:inst17|Decoder0~4                                                                         ; |PartA|Lab4:inst17|Decoder0~4                                                                   ; out              ;
; |PartA|Lab4:inst17|Decoder0~5                                                                         ; |PartA|Lab4:inst17|Decoder0~5                                                                   ; out              ;
; |PartA|Lab4:inst17|Decoder0~6                                                                         ; |PartA|Lab4:inst17|Decoder0~6                                                                   ; out              ;
; |PartA|Lab4:inst17|Decoder0~7                                                                         ; |PartA|Lab4:inst17|Decoder0~7                                                                   ; out              ;
; |PartA|Lab4:inst17|Decoder0~8                                                                         ; |PartA|Lab4:inst17|Decoder0~8                                                                   ; out              ;
; |PartA|Lab4:inst17|Decoder0~9                                                                         ; |PartA|Lab4:inst17|Decoder0~9                                                                   ; out              ;
; |PartA|Lab4:inst17|Decoder0~10                                                                        ; |PartA|Lab4:inst17|Decoder0~10                                                                  ; out              ;
; |PartA|Lab4:inst17|Decoder0~11                                                                        ; |PartA|Lab4:inst17|Decoder0~11                                                                  ; out              ;
; |PartA|Lab4:inst17|Decoder0~12                                                                        ; |PartA|Lab4:inst17|Decoder0~12                                                                  ; out              ;
; |PartA|Lab4:inst17|Decoder0~13                                                                        ; |PartA|Lab4:inst17|Decoder0~13                                                                  ; out              ;
; |PartA|Lab4:inst20|Decoder0~0                                                                         ; |PartA|Lab4:inst20|Decoder0~0                                                                   ; out              ;
; |PartA|Lab4:inst20|Decoder0~1                                                                         ; |PartA|Lab4:inst20|Decoder0~1                                                                   ; out              ;
; |PartA|Lab4:inst20|Decoder0~2                                                                         ; |PartA|Lab4:inst20|Decoder0~2                                                                   ; out              ;
; |PartA|Lab4:inst20|Decoder0~3                                                                         ; |PartA|Lab4:inst20|Decoder0~3                                                                   ; out              ;
; |PartA|Lab4:inst20|Decoder0~4                                                                         ; |PartA|Lab4:inst20|Decoder0~4                                                                   ; out              ;
; |PartA|Lab4:inst20|Decoder0~5                                                                         ; |PartA|Lab4:inst20|Decoder0~5                                                                   ; out              ;
; |PartA|Lab4:inst20|Decoder0~6                                                                         ; |PartA|Lab4:inst20|Decoder0~6                                                                   ; out              ;
; |PartA|Lab4:inst20|Decoder0~7                                                                         ; |PartA|Lab4:inst20|Decoder0~7                                                                   ; out              ;
; |PartA|Lab4:inst20|Decoder0~8                                                                         ; |PartA|Lab4:inst20|Decoder0~8                                                                   ; out              ;
; |PartA|Lab4:inst20|Decoder0~9                                                                         ; |PartA|Lab4:inst20|Decoder0~9                                                                   ; out              ;
; |PartA|Lab4:inst20|Decoder0~10                                                                        ; |PartA|Lab4:inst20|Decoder0~10                                                                  ; out              ;
; |PartA|Lab4:inst20|Decoder0~11                                                                        ; |PartA|Lab4:inst20|Decoder0~11                                                                  ; out              ;
; |PartA|Lab4:inst20|Decoder0~12                                                                        ; |PartA|Lab4:inst20|Decoder0~12                                                                  ; out              ;
; |PartA|Lab4:inst20|Decoder0~13                                                                        ; |PartA|Lab4:inst20|Decoder0~13                                                                  ; out              ;
; |PartA|Lab4:inst19|Decoder0~0                                                                         ; |PartA|Lab4:inst19|Decoder0~0                                                                   ; out              ;
; |PartA|Lab4:inst19|Decoder0~1                                                                         ; |PartA|Lab4:inst19|Decoder0~1                                                                   ; out              ;
; |PartA|Lab4:inst19|Decoder0~2                                                                         ; |PartA|Lab4:inst19|Decoder0~2                                                                   ; out              ;
; |PartA|Lab4:inst19|Decoder0~3                                                                         ; |PartA|Lab4:inst19|Decoder0~3                                                                   ; out              ;
; |PartA|Lab4:inst19|Decoder0~4                                                                         ; |PartA|Lab4:inst19|Decoder0~4                                                                   ; out              ;
; |PartA|Lab4:inst19|Decoder0~5                                                                         ; |PartA|Lab4:inst19|Decoder0~5                                                                   ; out              ;
; |PartA|Lab4:inst19|Decoder0~6                                                                         ; |PartA|Lab4:inst19|Decoder0~6                                                                   ; out              ;
; |PartA|Lab4:inst19|Decoder0~7                                                                         ; |PartA|Lab4:inst19|Decoder0~7                                                                   ; out              ;
; |PartA|Lab4:inst19|Decoder0~8                                                                         ; |PartA|Lab4:inst19|Decoder0~8                                                                   ; out              ;
; |PartA|Lab4:inst19|Decoder0~9                                                                         ; |PartA|Lab4:inst19|Decoder0~9                                                                   ; out              ;
; |PartA|Lab4:inst19|Decoder0~10                                                                        ; |PartA|Lab4:inst19|Decoder0~10                                                                  ; out              ;
; |PartA|Lab4:inst19|Decoder0~11                                                                        ; |PartA|Lab4:inst19|Decoder0~11                                                                  ; out              ;
; |PartA|Lab4:inst19|Decoder0~12                                                                        ; |PartA|Lab4:inst19|Decoder0~12                                                                  ; out              ;
; |PartA|Lab4:inst19|Decoder0~13                                                                        ; |PartA|Lab4:inst19|Decoder0~13                                                                  ; out              ;
+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                                                                                                                                                   ;
+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+------------------+
; Node Name                                                                                             ; Output Port Name                                                                                ; Output Port Type ;
+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+------------------+
; |PartA|a1out                                                                                          ; |PartA|a1out                                                                                    ; pin_out          ;
; |PartA|C1                                                                                             ; |PartA|C1                                                                                       ; pin_out          ;
; |PartA|inst7                                                                                          ; |PartA|inst7                                                                                    ; out0             ;
; |PartA|C4                                                                                             ; |PartA|C4                                                                                       ; pin_out          ;
; |PartA|C9                                                                                             ; |PartA|C9                                                                                       ; pin_out          ;
; |PartA|C8                                                                                             ; |PartA|C8                                                                                       ; pin_out          ;
; |PartA|Clear                                                                                          ; |PartA|Clear                                                                                    ; out              ;
; |PartA|C2                                                                                             ; |PartA|C2                                                                                       ; pin_out          ;
; |PartA|C0                                                                                             ; |PartA|C0                                                                                       ; pin_out          ;
; |PartA|a2out                                                                                          ; |PartA|a2out                                                                                    ; pin_out          ;
; |PartA|a3out                                                                                          ; |PartA|a3out                                                                                    ; pin_out          ;
; |PartA|a4out                                                                                          ; |PartA|a4out                                                                                    ; pin_out          ;
; |PartA|a5out                                                                                          ; |PartA|a5out                                                                                    ; pin_out          ;
; |PartA|a6out                                                                                          ; |PartA|a6out                                                                                    ; pin_out          ;
; |PartA|a7out                                                                                          ; |PartA|a7out                                                                                    ; pin_out          ;
; |PartA|b1out                                                                                          ; |PartA|b1out                                                                                    ; pin_out          ;
; |PartA|b2out                                                                                          ; |PartA|b2out                                                                                    ; pin_out          ;
; |PartA|b3out                                                                                          ; |PartA|b3out                                                                                    ; pin_out          ;
; |PartA|b4out                                                                                          ; |PartA|b4out                                                                                    ; pin_out          ;
; |PartA|b5out                                                                                          ; |PartA|b5out                                                                                    ; pin_out          ;
; |PartA|b6out                                                                                          ; |PartA|b6out                                                                                    ; pin_out          ;
; |PartA|b7out                                                                                          ; |PartA|b7out                                                                                    ; pin_out          ;
; |PartA|c1out                                                                                          ; |PartA|c1out                                                                                    ; pin_out          ;
; |PartA|c2out                                                                                          ; |PartA|c2out                                                                                    ; pin_out          ;
; |PartA|c3out                                                                                          ; |PartA|c3out                                                                                    ; pin_out          ;
; |PartA|c4out                                                                                          ; |PartA|c4out                                                                                    ; pin_out          ;
; |PartA|c5out                                                                                          ; |PartA|c5out                                                                                    ; pin_out          ;
; |PartA|c6out                                                                                          ; |PartA|c6out                                                                                    ; pin_out          ;
; |PartA|c7out                                                                                          ; |PartA|c7out                                                                                    ; pin_out          ;
; |PartA|d1out                                                                                          ; |PartA|d1out                                                                                    ; pin_out          ;
; |PartA|d2out                                                                                          ; |PartA|d2out                                                                                    ; pin_out          ;
; |PartA|d3out                                                                                          ; |PartA|d3out                                                                                    ; pin_out          ;
; |PartA|d4out                                                                                          ; |PartA|d4out                                                                                    ; pin_out          ;
; |PartA|d5out                                                                                          ; |PartA|d5out                                                                                    ; pin_out          ;
; |PartA|d6out                                                                                          ; |PartA|d6out                                                                                    ; pin_out          ;
; |PartA|d7out                                                                                          ; |PartA|d7out                                                                                    ; pin_out          ;
; |PartA|C3                                                                                             ; |PartA|C3                                                                                       ; pin_out          ;
; |PartA|C7                                                                                             ; |PartA|C7                                                                                       ; pin_out          ;
; |PartA|Lab4:inst18|a                                                                                  ; |PartA|Lab4:inst18|a                                                                            ; out0             ;
; |PartA|Lab4:inst18|WideOr0                                                                            ; |PartA|Lab4:inst18|WideOr0                                                                      ; out0             ;
; |PartA|Lab4:inst18|WideOr1                                                                            ; |PartA|Lab4:inst18|WideOr1                                                                      ; out0             ;
; |PartA|Lab4:inst18|WideOr2                                                                            ; |PartA|Lab4:inst18|WideOr2                                                                      ; out0             ;
; |PartA|Lab4:inst18|WideOr3                                                                            ; |PartA|Lab4:inst18|WideOr3                                                                      ; out0             ;
; |PartA|Lab4:inst18|WideOr4                                                                            ; |PartA|Lab4:inst18|WideOr4                                                                      ; out0             ;
; |PartA|Lab4:inst18|WideOr5                                                                            ; |PartA|Lab4:inst18|WideOr5                                                                      ; out0             ;
; |PartA|Lab4:inst17|a                                                                                  ; |PartA|Lab4:inst17|a                                                                            ; out0             ;
; |PartA|Lab4:inst17|WideOr0                                                                            ; |PartA|Lab4:inst17|WideOr0                                                                      ; out0             ;
; |PartA|Lab4:inst17|WideOr1                                                                            ; |PartA|Lab4:inst17|WideOr1                                                                      ; out0             ;
; |PartA|Lab4:inst17|WideOr2                                                                            ; |PartA|Lab4:inst17|WideOr2                                                                      ; out0             ;
; |PartA|Lab4:inst17|WideOr3                                                                            ; |PartA|Lab4:inst17|WideOr3                                                                      ; out0             ;
; |PartA|Lab4:inst17|WideOr4                                                                            ; |PartA|Lab4:inst17|WideOr4                                                                      ; out0             ;
; |PartA|Lab4:inst17|WideOr5                                                                            ; |PartA|Lab4:inst17|WideOr5                                                                      ; out0             ;
; |PartA|Lab4:inst20|a                                                                                  ; |PartA|Lab4:inst20|a                                                                            ; out0             ;
; |PartA|Lab4:inst20|WideOr0                                                                            ; |PartA|Lab4:inst20|WideOr0                                                                      ; out0             ;
; |PartA|Lab4:inst20|WideOr1                                                                            ; |PartA|Lab4:inst20|WideOr1                                                                      ; out0             ;
; |PartA|Lab4:inst20|WideOr2                                                                            ; |PartA|Lab4:inst20|WideOr2                                                                      ; out0             ;
; |PartA|Lab4:inst20|WideOr3                                                                            ; |PartA|Lab4:inst20|WideOr3                                                                      ; out0             ;
; |PartA|Lab4:inst20|WideOr4                                                                            ; |PartA|Lab4:inst20|WideOr4                                                                      ; out0             ;
; |PartA|Lab4:inst20|WideOr5                                                                            ; |PartA|Lab4:inst20|WideOr5                                                                      ; out0             ;
; |PartA|Accumulator:inst15|BC:inst|74193:inst|5                                                        ; |PartA|Accumulator:inst15|BC:inst|74193:inst|5                                                  ; out0             ;
; |PartA|Accumulator:inst15|BC:inst|74193:inst|51                                                       ; |PartA|Accumulator:inst15|BC:inst|74193:inst|51                                                 ; out0             ;
; |PartA|Accumulator:inst15|BC:inst|74193:inst|21                                                       ; |PartA|Accumulator:inst15|BC:inst|74193:inst|21                                                 ; out0             ;
; |PartA|TRISCRAMAsp19:inst|altsyncram:altsyncram_component|altsyncram_ipc1:auto_generated|ram_block1a0 ; |PartA|TRISCRAMAsp19:inst|altsyncram:altsyncram_component|altsyncram_ipc1:auto_generated|q_a[0] ; portadataout0    ;
; |PartA|TRISCRAMAsp19:inst|altsyncram:altsyncram_component|altsyncram_ipc1:auto_generated|ram_block1a1 ; |PartA|TRISCRAMAsp19:inst|altsyncram:altsyncram_component|altsyncram_ipc1:auto_generated|q_a[1] ; portadataout0    ;
; |PartA|TRISCRAMAsp19:inst|altsyncram:altsyncram_component|altsyncram_ipc1:auto_generated|ram_block1a2 ; |PartA|TRISCRAMAsp19:inst|altsyncram:altsyncram_component|altsyncram_ipc1:auto_generated|q_a[2] ; portadataout0    ;
; |PartA|TRISCRAMAsp19:inst|altsyncram:altsyncram_component|altsyncram_ipc1:auto_generated|ram_block1a3 ; |PartA|TRISCRAMAsp19:inst|altsyncram:altsyncram_component|altsyncram_ipc1:auto_generated|q_a[3] ; portadataout0    ;
; |PartA|TRISCRAMAsp19:inst|altsyncram:altsyncram_component|altsyncram_ipc1:auto_generated|ram_block1a4 ; |PartA|TRISCRAMAsp19:inst|altsyncram:altsyncram_component|altsyncram_ipc1:auto_generated|q_a[4] ; portadataout0    ;
; |PartA|TRISCRAMAsp19:inst|altsyncram:altsyncram_component|altsyncram_ipc1:auto_generated|ram_block1a5 ; |PartA|TRISCRAMAsp19:inst|altsyncram:altsyncram_component|altsyncram_ipc1:auto_generated|q_a[5] ; portadataout0    ;
; |PartA|TRISCRAMAsp19:inst|altsyncram:altsyncram_component|altsyncram_ipc1:auto_generated|ram_block1a6 ; |PartA|TRISCRAMAsp19:inst|altsyncram:altsyncram_component|altsyncram_ipc1:auto_generated|q_a[6] ; portadataout0    ;
; |PartA|TRISCRAMAsp19:inst|altsyncram:altsyncram_component|altsyncram_ipc1:auto_generated|ram_block1a7 ; |PartA|TRISCRAMAsp19:inst|altsyncram:altsyncram_component|altsyncram_ipc1:auto_generated|q_a[7] ; portadataout0    ;
; |PartA|PIPO:inst25|74175:inst|16                                                                      ; |PartA|PIPO:inst25|74175:inst|16                                                                ; regout           ;
; |PartA|PIPO:inst25|74175:inst|15                                                                      ; |PartA|PIPO:inst25|74175:inst|15                                                                ; regout           ;
; |PartA|PIPO:inst25|74175:inst|14                                                                      ; |PartA|PIPO:inst25|74175:inst|14                                                                ; regout           ;
; |PartA|PIPO:inst25|74175:inst|13                                                                      ; |PartA|PIPO:inst25|74175:inst|13                                                                ; regout           ;
; |PartA|lab9final:inst1|lab9:inst|74154:inst|26                                                        ; |PartA|lab9final:inst1|lab9:inst|74154:inst|26                                                  ; out0             ;
; |PartA|lab9final:inst1|lab9:inst|74154:inst|25                                                        ; |PartA|lab9final:inst1|lab9:inst|74154:inst|25                                                  ; out0             ;
; |PartA|lab9final:inst1|lab9:inst|74154:inst|24                                                        ; |PartA|lab9final:inst1|lab9:inst|74154:inst|24                                                  ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|state.A                                                       ; |PartA|lab9final:inst1|controller:inst2|state.A                                                 ; regout           ;
; |PartA|lab9final:inst1|controller:inst2|state.B                                                       ; |PartA|lab9final:inst1|controller:inst2|state.B                                                 ; regout           ;
; |PartA|lab9final:inst1|controller:inst2|state.C                                                       ; |PartA|lab9final:inst1|controller:inst2|state.C                                                 ; regout           ;
; |PartA|lab9final:inst1|controller:inst2|state.D                                                       ; |PartA|lab9final:inst1|controller:inst2|state.D                                                 ; regout           ;
; |PartA|lab9final:inst1|controller:inst2|state.E                                                       ; |PartA|lab9final:inst1|controller:inst2|state.E                                                 ; regout           ;
; |PartA|lab9final:inst1|controller:inst2|state.F                                                       ; |PartA|lab9final:inst1|controller:inst2|state.F                                                 ; regout           ;
; |PartA|lab9final:inst1|controller:inst2|state.G                                                       ; |PartA|lab9final:inst1|controller:inst2|state.G                                                 ; regout           ;
; |PartA|lab9final:inst1|controller:inst2|comb~0                                                        ; |PartA|lab9final:inst1|controller:inst2|comb~0                                                  ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|state.H                                                       ; |PartA|lab9final:inst1|controller:inst2|state.H                                                 ; regout           ;
; |PartA|lab9final:inst1|controller:inst2|nextstate.H_132                                               ; |PartA|lab9final:inst1|controller:inst2|nextstate.H_132                                         ; out              ;
; |PartA|lab9final:inst1|controller:inst2|WideOr0                                                       ; |PartA|lab9final:inst1|controller:inst2|WideOr0                                                 ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|comb~1                                                        ; |PartA|lab9final:inst1|controller:inst2|comb~1                                                  ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|nextstate.G_142                                               ; |PartA|lab9final:inst1|controller:inst2|nextstate.G_142                                         ; out              ;
; |PartA|lab9final:inst1|controller:inst2|comb~2                                                        ; |PartA|lab9final:inst1|controller:inst2|comb~2                                                  ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|comb~3                                                        ; |PartA|lab9final:inst1|controller:inst2|comb~3                                                  ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|nextstate.G~0                                                 ; |PartA|lab9final:inst1|controller:inst2|nextstate.G~0                                           ; out              ;
; |PartA|lab9final:inst1|controller:inst2|nextstate.F_152                                               ; |PartA|lab9final:inst1|controller:inst2|nextstate.F_152                                         ; out              ;
; |PartA|lab9final:inst1|controller:inst2|comb~4                                                        ; |PartA|lab9final:inst1|controller:inst2|comb~4                                                  ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|nextstate.E_165                                               ; |PartA|lab9final:inst1|controller:inst2|nextstate.E_165                                         ; out              ;
; |PartA|lab9final:inst1|controller:inst2|nextstate.F~0                                                 ; |PartA|lab9final:inst1|controller:inst2|nextstate.F~0                                           ; out              ;
; |PartA|lab9final:inst1|controller:inst2|comb~5                                                        ; |PartA|lab9final:inst1|controller:inst2|comb~5                                                  ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|nextstate.G~1                                                 ; |PartA|lab9final:inst1|controller:inst2|nextstate.G~1                                           ; out              ;
; |PartA|lab9final:inst1|controller:inst2|nextstate.D_178                                               ; |PartA|lab9final:inst1|controller:inst2|nextstate.D_178                                         ; out              ;
; |PartA|lab9final:inst1|controller:inst2|nextstate.H~0                                                 ; |PartA|lab9final:inst1|controller:inst2|nextstate.H~0                                           ; out              ;
; |PartA|lab9final:inst1|controller:inst2|nextstate.H~1                                                 ; |PartA|lab9final:inst1|controller:inst2|nextstate.H~1                                           ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|C4                                                            ; |PartA|lab9final:inst1|controller:inst2|C4                                                      ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|nextstate.H~2                                                 ; |PartA|lab9final:inst1|controller:inst2|nextstate.H~2                                           ; out              ;
; |PartA|lab9final:inst1|controller:inst2|nextstate.H~3                                                 ; |PartA|lab9final:inst1|controller:inst2|nextstate.H~3                                           ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|nextstate.H~4                                                 ; |PartA|lab9final:inst1|controller:inst2|nextstate.H~4                                           ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|nextstate.C_191                                               ; |PartA|lab9final:inst1|controller:inst2|nextstate.C_191                                         ; out              ;
; |PartA|lab9final:inst1|controller:inst2|nextstate.B_204                                               ; |PartA|lab9final:inst1|controller:inst2|nextstate.B_204                                         ; out              ;
; |PartA|lab9final:inst1|controller:inst2|state~1                                                       ; |PartA|lab9final:inst1|controller:inst2|state~1                                                 ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|C0                                                            ; |PartA|lab9final:inst1|controller:inst2|C0                                                      ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|state.B~0                                                     ; |PartA|lab9final:inst1|controller:inst2|state.B~0                                               ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|C3                                                            ; |PartA|lab9final:inst1|controller:inst2|C3                                                      ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|state.C~0                                                     ; |PartA|lab9final:inst1|controller:inst2|state.C~0                                               ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|C4~2                                                          ; |PartA|lab9final:inst1|controller:inst2|C4~2                                                    ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|state.D~0                                                     ; |PartA|lab9final:inst1|controller:inst2|state.D~0                                               ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|C4~4                                                          ; |PartA|lab9final:inst1|controller:inst2|C4~4                                                    ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|state.E~0                                                     ; |PartA|lab9final:inst1|controller:inst2|state.E~0                                               ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|C2                                                            ; |PartA|lab9final:inst1|controller:inst2|C2                                                      ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|state.F~0                                                     ; |PartA|lab9final:inst1|controller:inst2|state.F~0                                               ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|C9                                                            ; |PartA|lab9final:inst1|controller:inst2|C9                                                      ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|state.G~0                                                     ; |PartA|lab9final:inst1|controller:inst2|state.G~0                                               ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|C8                                                            ; |PartA|lab9final:inst1|controller:inst2|C8                                                      ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|state.H~0                                                     ; |PartA|lab9final:inst1|controller:inst2|state.H~0                                               ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|C11                                                           ; |PartA|lab9final:inst1|controller:inst2|C11                                                     ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|state~9                                                       ; |PartA|lab9final:inst1|controller:inst2|state~9                                                 ; out0             ;
; |PartA|BC:inst14|74193:inst|25                                                                        ; |PartA|BC:inst14|74193:inst|25                                                                  ; regout           ;
; |PartA|BC:inst14|74193:inst|53                                                                        ; |PartA|BC:inst14|74193:inst|53                                                                  ; out0             ;
; |PartA|BC:inst14|74193:inst|86                                                                        ; |PartA|BC:inst14|74193:inst|86                                                                  ; out0             ;
; |PartA|BC:inst14|74193:inst|14                                                                        ; |PartA|BC:inst14|74193:inst|14                                                                  ; out0             ;
; |PartA|BC:inst14|74193:inst|26                                                                        ; |PartA|BC:inst14|74193:inst|26                                                                  ; regout           ;
; |PartA|BC:inst14|74193:inst|52                                                                        ; |PartA|BC:inst14|74193:inst|52                                                                  ; out0             ;
; |PartA|BC:inst14|74193:inst|85                                                                        ; |PartA|BC:inst14|74193:inst|85                                                                  ; out0             ;
; |PartA|BC:inst14|74193:inst|13                                                                        ; |PartA|BC:inst14|74193:inst|13                                                                  ; out0             ;
; |PartA|BC:inst14|74193:inst|5                                                                         ; |PartA|BC:inst14|74193:inst|5                                                                   ; out0             ;
; |PartA|BC:inst14|74193:inst|24                                                                        ; |PartA|BC:inst14|74193:inst|24                                                                  ; regout           ;
; |PartA|BC:inst14|74193:inst|54                                                                        ; |PartA|BC:inst14|74193:inst|54                                                                  ; out0             ;
; |PartA|BC:inst14|74193:inst|87                                                                        ; |PartA|BC:inst14|74193:inst|87                                                                  ; out0             ;
; |PartA|BC:inst14|74193:inst|15                                                                        ; |PartA|BC:inst14|74193:inst|15                                                                  ; out0             ;
; |PartA|BC:inst14|74193:inst|51                                                                        ; |PartA|BC:inst14|74193:inst|51                                                                  ; out0             ;
; |PartA|BC:inst14|74193:inst|23                                                                        ; |PartA|BC:inst14|74193:inst|23                                                                  ; regout           ;
; |PartA|BC:inst14|74193:inst|55                                                                        ; |PartA|BC:inst14|74193:inst|55                                                                  ; out0             ;
; |PartA|BC:inst14|74193:inst|88                                                                        ; |PartA|BC:inst14|74193:inst|88                                                                  ; out0             ;
; |PartA|BC:inst14|74193:inst|16                                                                        ; |PartA|BC:inst14|74193:inst|16                                                                  ; out0             ;
; |PartA|BC:inst14|74193:inst|21                                                                        ; |PartA|BC:inst14|74193:inst|21                                                                  ; out0             ;
; |PartA|Lab4:inst19|a                                                                                  ; |PartA|Lab4:inst19|a                                                                            ; out0             ;
; |PartA|Lab4:inst19|WideOr0                                                                            ; |PartA|Lab4:inst19|WideOr0                                                                      ; out0             ;
; |PartA|Lab4:inst19|WideOr1                                                                            ; |PartA|Lab4:inst19|WideOr1                                                                      ; out0             ;
; |PartA|Lab4:inst19|WideOr2                                                                            ; |PartA|Lab4:inst19|WideOr2                                                                      ; out0             ;
; |PartA|Lab4:inst19|WideOr3                                                                            ; |PartA|Lab4:inst19|WideOr3                                                                      ; out0             ;
; |PartA|Lab4:inst19|WideOr4                                                                            ; |PartA|Lab4:inst19|WideOr4                                                                      ; out0             ;
; |PartA|Lab4:inst19|WideOr5                                                                            ; |PartA|Lab4:inst19|WideOr5                                                                      ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|Selector0~0                                                   ; |PartA|lab9final:inst1|controller:inst2|Selector0~0                                             ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|Selector3~0                                                   ; |PartA|lab9final:inst1|controller:inst2|Selector3~0                                             ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|Selector5~0                                                   ; |PartA|lab9final:inst1|controller:inst2|Selector5~0                                             ; out0             ;
; |PartA|lab9final:inst1|controller:inst2|Selector7~0                                                   ; |PartA|lab9final:inst1|controller:inst2|Selector7~0                                             ; out0             ;
; |PartA|Lab4:inst18|Decoder0~0                                                                         ; |PartA|Lab4:inst18|Decoder0~0                                                                   ; out              ;
; |PartA|Lab4:inst18|Decoder0~1                                                                         ; |PartA|Lab4:inst18|Decoder0~1                                                                   ; out              ;
; |PartA|Lab4:inst18|Decoder0~2                                                                         ; |PartA|Lab4:inst18|Decoder0~2                                                                   ; out              ;
; |PartA|Lab4:inst18|Decoder0~3                                                                         ; |PartA|Lab4:inst18|Decoder0~3                                                                   ; out              ;
; |PartA|Lab4:inst18|Decoder0~4                                                                         ; |PartA|Lab4:inst18|Decoder0~4                                                                   ; out              ;
; |PartA|Lab4:inst18|Decoder0~5                                                                         ; |PartA|Lab4:inst18|Decoder0~5                                                                   ; out              ;
; |PartA|Lab4:inst18|Decoder0~6                                                                         ; |PartA|Lab4:inst18|Decoder0~6                                                                   ; out              ;
; |PartA|Lab4:inst18|Decoder0~7                                                                         ; |PartA|Lab4:inst18|Decoder0~7                                                                   ; out              ;
; |PartA|Lab4:inst18|Decoder0~8                                                                         ; |PartA|Lab4:inst18|Decoder0~8                                                                   ; out              ;
; |PartA|Lab4:inst18|Decoder0~9                                                                         ; |PartA|Lab4:inst18|Decoder0~9                                                                   ; out              ;
; |PartA|Lab4:inst18|Decoder0~10                                                                        ; |PartA|Lab4:inst18|Decoder0~10                                                                  ; out              ;
; |PartA|Lab4:inst18|Decoder0~11                                                                        ; |PartA|Lab4:inst18|Decoder0~11                                                                  ; out              ;
; |PartA|Lab4:inst18|Decoder0~12                                                                        ; |PartA|Lab4:inst18|Decoder0~12                                                                  ; out              ;
; |PartA|Lab4:inst18|Decoder0~13                                                                        ; |PartA|Lab4:inst18|Decoder0~13                                                                  ; out              ;
; |PartA|Lab4:inst17|Decoder0~0                                                                         ; |PartA|Lab4:inst17|Decoder0~0                                                                   ; out              ;
; |PartA|Lab4:inst17|Decoder0~1                                                                         ; |PartA|Lab4:inst17|Decoder0~1                                                                   ; out              ;
; |PartA|Lab4:inst17|Decoder0~2                                                                         ; |PartA|Lab4:inst17|Decoder0~2                                                                   ; out              ;
; |PartA|Lab4:inst17|Decoder0~3                                                                         ; |PartA|Lab4:inst17|Decoder0~3                                                                   ; out              ;
; |PartA|Lab4:inst17|Decoder0~4                                                                         ; |PartA|Lab4:inst17|Decoder0~4                                                                   ; out              ;
; |PartA|Lab4:inst17|Decoder0~5                                                                         ; |PartA|Lab4:inst17|Decoder0~5                                                                   ; out              ;
; |PartA|Lab4:inst17|Decoder0~6                                                                         ; |PartA|Lab4:inst17|Decoder0~6                                                                   ; out              ;
; |PartA|Lab4:inst17|Decoder0~7                                                                         ; |PartA|Lab4:inst17|Decoder0~7                                                                   ; out              ;
; |PartA|Lab4:inst17|Decoder0~8                                                                         ; |PartA|Lab4:inst17|Decoder0~8                                                                   ; out              ;
; |PartA|Lab4:inst17|Decoder0~9                                                                         ; |PartA|Lab4:inst17|Decoder0~9                                                                   ; out              ;
; |PartA|Lab4:inst17|Decoder0~10                                                                        ; |PartA|Lab4:inst17|Decoder0~10                                                                  ; out              ;
; |PartA|Lab4:inst17|Decoder0~11                                                                        ; |PartA|Lab4:inst17|Decoder0~11                                                                  ; out              ;
; |PartA|Lab4:inst17|Decoder0~12                                                                        ; |PartA|Lab4:inst17|Decoder0~12                                                                  ; out              ;
; |PartA|Lab4:inst17|Decoder0~13                                                                        ; |PartA|Lab4:inst17|Decoder0~13                                                                  ; out              ;
; |PartA|Lab4:inst20|Decoder0~0                                                                         ; |PartA|Lab4:inst20|Decoder0~0                                                                   ; out              ;
; |PartA|Lab4:inst20|Decoder0~1                                                                         ; |PartA|Lab4:inst20|Decoder0~1                                                                   ; out              ;
; |PartA|Lab4:inst20|Decoder0~2                                                                         ; |PartA|Lab4:inst20|Decoder0~2                                                                   ; out              ;
; |PartA|Lab4:inst20|Decoder0~3                                                                         ; |PartA|Lab4:inst20|Decoder0~3                                                                   ; out              ;
; |PartA|Lab4:inst20|Decoder0~4                                                                         ; |PartA|Lab4:inst20|Decoder0~4                                                                   ; out              ;
; |PartA|Lab4:inst20|Decoder0~5                                                                         ; |PartA|Lab4:inst20|Decoder0~5                                                                   ; out              ;
; |PartA|Lab4:inst20|Decoder0~6                                                                         ; |PartA|Lab4:inst20|Decoder0~6                                                                   ; out              ;
; |PartA|Lab4:inst20|Decoder0~7                                                                         ; |PartA|Lab4:inst20|Decoder0~7                                                                   ; out              ;
; |PartA|Lab4:inst20|Decoder0~8                                                                         ; |PartA|Lab4:inst20|Decoder0~8                                                                   ; out              ;
; |PartA|Lab4:inst20|Decoder0~9                                                                         ; |PartA|Lab4:inst20|Decoder0~9                                                                   ; out              ;
; |PartA|Lab4:inst20|Decoder0~10                                                                        ; |PartA|Lab4:inst20|Decoder0~10                                                                  ; out              ;
; |PartA|Lab4:inst20|Decoder0~11                                                                        ; |PartA|Lab4:inst20|Decoder0~11                                                                  ; out              ;
; |PartA|Lab4:inst20|Decoder0~12                                                                        ; |PartA|Lab4:inst20|Decoder0~12                                                                  ; out              ;
; |PartA|Lab4:inst20|Decoder0~13                                                                        ; |PartA|Lab4:inst20|Decoder0~13                                                                  ; out              ;
; |PartA|Lab4:inst19|Decoder0~0                                                                         ; |PartA|Lab4:inst19|Decoder0~0                                                                   ; out              ;
; |PartA|Lab4:inst19|Decoder0~1                                                                         ; |PartA|Lab4:inst19|Decoder0~1                                                                   ; out              ;
; |PartA|Lab4:inst19|Decoder0~2                                                                         ; |PartA|Lab4:inst19|Decoder0~2                                                                   ; out              ;
; |PartA|Lab4:inst19|Decoder0~3                                                                         ; |PartA|Lab4:inst19|Decoder0~3                                                                   ; out              ;
; |PartA|Lab4:inst19|Decoder0~4                                                                         ; |PartA|Lab4:inst19|Decoder0~4                                                                   ; out              ;
; |PartA|Lab4:inst19|Decoder0~5                                                                         ; |PartA|Lab4:inst19|Decoder0~5                                                                   ; out              ;
; |PartA|Lab4:inst19|Decoder0~6                                                                         ; |PartA|Lab4:inst19|Decoder0~6                                                                   ; out              ;
; |PartA|Lab4:inst19|Decoder0~7                                                                         ; |PartA|Lab4:inst19|Decoder0~7                                                                   ; out              ;
; |PartA|Lab4:inst19|Decoder0~8                                                                         ; |PartA|Lab4:inst19|Decoder0~8                                                                   ; out              ;
; |PartA|Lab4:inst19|Decoder0~9                                                                         ; |PartA|Lab4:inst19|Decoder0~9                                                                   ; out              ;
; |PartA|Lab4:inst19|Decoder0~10                                                                        ; |PartA|Lab4:inst19|Decoder0~10                                                                  ; out              ;
; |PartA|Lab4:inst19|Decoder0~11                                                                        ; |PartA|Lab4:inst19|Decoder0~11                                                                  ; out              ;
; |PartA|Lab4:inst19|Decoder0~12                                                                        ; |PartA|Lab4:inst19|Decoder0~12                                                                  ; out              ;
; |PartA|Lab4:inst19|Decoder0~13                                                                        ; |PartA|Lab4:inst19|Decoder0~13                                                                  ; out              ;
+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Simulator
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed May 01 16:52:32 2019
Info: Command: quartus_sim --simulation_results_format=VWF PartA -c PartA
Info (324025): Using vector source file "D:/PROJECT/Waveform1.vwf"
Info (310003): Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info (310004): Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info (310002): Simulation partitioned into 1 sub-simulations
Info (328053): Simulation coverage is       1.40 %
Info (328052): Number of transitions in simulation is 21
Info (324045): Vector file PartA.sim.vwf is saved in VWF text format. You can compress it into CVWF format in order to reduce file size. For more details please refer to the Quartus II Help.
Info: Quartus II 64-Bit Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4461 megabytes
    Info: Processing ended: Wed May 01 16:52:32 2019
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


