Fitter report for procesadorArm
Mon Apr 08 20:19:12 2024
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. I/O Assignment Warnings
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Fitter DSP Block Usage Summary
 24. DSP Block Details
 25. Routing Usage Summary
 26. I/O Rules Summary
 27. I/O Rules Details
 28. I/O Rules Matrix
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Mon Apr 08 20:19:12 2024       ;
; Quartus Prime Version           ; 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Revision Name                   ; procesadorArm                               ;
; Top-level Entity Name           ; procesadorArm                               ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEMA5F31C6                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 18,611 / 32,070 ( 58 % )                    ;
; Total registers                 ; 8371                                        ;
; Total pins                      ; 4 / 457 ( < 1 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 2,048,000 / 4,065,280 ( 50 % )              ;
; Total RAM Blocks                ; 256 / 397 ( 64 % )                          ;
; Total DSP Blocks                ; 48 / 87 ( 55 % )                            ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0 / 6 ( 0 % )                               ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.50        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.8%      ;
;     Processor 3            ;   3.5%      ;
;     Processor 4            ;   3.5%      ;
;     Processor 5            ;   3.4%      ;
;     Processor 6            ;   3.4%      ;
;     Processor 7            ;   3.4%      ;
;     Processor 8            ;   3.4%      ;
;     Processor 9            ;   3.2%      ;
;     Processor 10           ;   3.2%      ;
;     Processor 11           ;   3.2%      ;
;     Processor 12           ;   3.2%      ;
;     Processor 13           ;   3.2%      ;
;     Processor 14           ;   3.2%      ;
;     Processor 15           ;   3.2%      ;
;     Processor 16           ;   3.2%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                     ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                   ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; altera_internal_jtag~TCKUTAPCLKENA0                                                                                                                                                                                                                                                                                                                      ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; clk_final~CLKENA0                                                                                                                                                                                                                                                                                                                                        ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; rst~inputCLKENA0                                                                                                                                                                                                                                                                                                                                         ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[1][0]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram1|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[0]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[1][1]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram1|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[1]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[1][2]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram1|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[2]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[1][3]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram1|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[3]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[1][4]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram1|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[4]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[1][5]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram1|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[5]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[1][6]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram1|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[6]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[1][7]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram1|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[7]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[1][8]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram1|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[8]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[1][9]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram1|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[9]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[1][10]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram1|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[10]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[1][11]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram1|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[11]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[1][12]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram1|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[12]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[1][13]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram1|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[13]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[1][14]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram1|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[14]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[1][15]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram1|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[15]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[2][0]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram2|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[0]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[2][1]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram2|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[1]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[2][2]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram2|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[2]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[2][3]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram2|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[3]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[2][4]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram2|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[4]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[2][5]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram2|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[5]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[2][6]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram2|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[6]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[2][7]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram2|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[7]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[2][8]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram2|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[8]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[2][9]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram2|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[9]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[2][10]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram2|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[10]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[2][11]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram2|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[11]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[2][12]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram2|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[12]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[2][13]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram2|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[13]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[2][14]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram2|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[14]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[2][15]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram2|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[15]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[3][0]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[0]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[3][1]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[1]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[3][2]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[2]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[3][3]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[3]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[3][4]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[4]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[3][5]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[5]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[3][6]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[6]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[3][7]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[7]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[3][8]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[8]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[3][9]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[9]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[3][10]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[10]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[3][11]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[11]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[3][12]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[12]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[3][13]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[13]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[3][14]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[14]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[3][15]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[15]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[4][0]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram4|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[0]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[4][1]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram4|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[1]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[4][2]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram4|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[2]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[4][3]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram4|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[3]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[4][4]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram4|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[4]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[4][5]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram4|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[5]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[4][6]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram4|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[6]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[4][7]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram4|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[7]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[4][8]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram4|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[8]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[4][9]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram4|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[9]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[4][10]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram4|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[10]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[4][11]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram4|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[11]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[4][12]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram4|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[12]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[4][13]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram4|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[13]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[4][14]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram4|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[14]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[4][15]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram4|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[15]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[5][0]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram5|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[0]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[5][1]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram5|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[1]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[5][2]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram5|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[2]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[5][3]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram5|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[3]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[5][4]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram5|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[4]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[5][5]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram5|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[5]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[5][6]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram5|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[6]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[5][7]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram5|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[7]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[5][8]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram5|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[8]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[5][9]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram5|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[9]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[5][10]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram5|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[10]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[5][11]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram5|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[11]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[5][12]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram5|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[12]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[5][13]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram5|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[13]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[5][14]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram5|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[14]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[5][15]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram5|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[15]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[6][0]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram6|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[0]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[6][1]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram6|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[1]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[6][2]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram6|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[2]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[6][3]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram6|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[3]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[6][4]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram6|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[4]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[6][5]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram6|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[5]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[6][6]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram6|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[6]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[6][7]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram6|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[7]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[6][8]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram6|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[8]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[6][9]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram6|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[9]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[6][10]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram6|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[10]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[6][11]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram6|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[11]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[6][12]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram6|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[12]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[6][13]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram6|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[13]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[6][14]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram6|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[14]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[6][15]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram6|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[15]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[7][0]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[0]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[7][1]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[1]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[7][2]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[2]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[7][3]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[3]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[7][4]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[4]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[7][5]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[5]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[7][6]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[6]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[7][7]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[7]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[7][8]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[8]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[7][9]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[9]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[7][10]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[10]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[7][11]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[11]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[7][12]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[12]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[7][13]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[13]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[7][14]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[14]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[7][15]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[15]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[8][0]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[0]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[8][1]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[1]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[8][2]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[2]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[8][3]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[3]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[8][4]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[4]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[8][5]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[5]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[8][6]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[6]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[8][7]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[7]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[8][8]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[8]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[8][9]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[9]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[8][10]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[10]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[8][11]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[11]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[8][12]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[12]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[8][13]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[13]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[8][14]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[14]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[8][15]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[15]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[9][0]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[0]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[9][1]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[1]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[9][2]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[2]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[9][3]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[3]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[9][4]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[4]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[9][5]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[5]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[9][6]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[6]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[9][7]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[7]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[9][8]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[8]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[9][9]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[9]                                                                                                                                                                                                                           ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[9][10]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[10]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[9][11]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[11]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[9][12]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[12]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[9][13]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[13]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[9][14]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[14]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[9][15]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[15]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[10][0]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram10|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[0]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[10][1]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram10|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[1]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[10][2]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram10|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[2]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[10][3]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram10|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[3]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[10][4]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram10|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[4]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[10][5]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram10|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[5]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[10][6]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram10|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[6]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[10][7]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram10|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[7]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[10][8]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram10|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[8]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[10][9]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram10|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[9]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[10][10]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram10|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[10]                                                                                                                                                                                                                         ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[10][11]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram10|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[11]                                                                                                                                                                                                                         ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[10][12]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram10|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[12]                                                                                                                                                                                                                         ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[10][13]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram10|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[13]                                                                                                                                                                                                                         ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[10][14]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram10|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[14]                                                                                                                                                                                                                         ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[10][15]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram10|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[15]                                                                                                                                                                                                                         ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[11][0]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram11|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[0]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[11][1]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram11|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[1]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[11][2]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram11|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[2]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[11][3]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram11|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[3]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[11][4]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram11|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[4]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[11][5]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram11|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[5]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[11][6]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram11|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[6]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[11][7]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram11|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[7]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[11][8]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram11|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[8]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[11][9]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram11|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[9]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[11][10]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram11|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[10]                                                                                                                                                                                                                         ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[11][11]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram11|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[11]                                                                                                                                                                                                                         ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[11][12]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram11|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[12]                                                                                                                                                                                                                         ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[11][13]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram11|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[13]                                                                                                                                                                                                                         ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[11][14]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram11|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[14]                                                                                                                                                                                                                         ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[11][15]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram11|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[15]                                                                                                                                                                                                                         ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[12][0]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram12|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[0]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[12][1]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram12|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[1]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[12][2]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram12|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[2]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[12][3]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram12|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[3]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[12][4]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram12|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[4]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[12][5]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram12|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[5]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[12][6]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram12|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[6]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[12][7]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram12|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[7]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[12][8]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram12|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[8]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[12][9]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram12|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[9]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[12][10]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram12|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[10]                                                                                                                                                                                                                         ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[12][11]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram12|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[11]                                                                                                                                                                                                                         ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[12][12]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram12|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[12]                                                                                                                                                                                                                         ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[12][13]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram12|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[13]                                                                                                                                                                                                                         ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[12][14]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram12|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[14]                                                                                                                                                                                                                         ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[12][15]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram12|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[15]                                                                                                                                                                                                                         ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[13][0]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram13|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[0]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[13][1]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram13|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[1]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[13][2]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram13|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[2]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[13][3]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram13|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[3]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[13][4]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram13|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[4]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[13][5]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram13|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[5]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[13][6]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram13|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[6]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[13][7]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram13|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[7]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[13][8]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram13|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[8]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[13][9]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram13|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[9]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[13][10]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram13|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[10]                                                                                                                                                                                                                         ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[13][11]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram13|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[11]                                                                                                                                                                                                                         ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[13][12]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram13|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[12]                                                                                                                                                                                                                         ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[13][13]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram13|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[13]                                                                                                                                                                                                                         ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[13][14]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram13|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[14]                                                                                                                                                                                                                         ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[13][15]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram13|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[15]                                                                                                                                                                                                                         ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[14][0]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram14|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[0]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[14][1]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram14|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[1]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[14][2]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram14|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[2]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[14][3]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram14|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[3]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[14][4]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram14|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[4]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[14][5]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram14|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[5]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[14][6]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram14|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[6]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[14][7]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram14|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[7]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[14][8]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram14|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[8]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[14][9]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram14|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[9]                                                                                                                                                                                                                          ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[14][10]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram14|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[10]                                                                                                                                                                                                                         ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[14][11]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram14|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[11]                                                                                                                                                                                                                         ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[14][12]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram14|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[12]                                                                                                                                                                                                                         ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[14][13]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram14|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[13]                                                                                                                                                                                                                         ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[14][14]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram14|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[14]                                                                                                                                                                                                                         ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|ReadDataReg[14][15]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; procesador:PR|mem_control:MEM|ram:ram14|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|q_a[15]                                                                                                                                                                                                                         ; PORTADATAOUT     ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|ExtImmReg[14]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|ExtImmReg[14]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD1Reg[2][15]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD1Reg[2][15]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD1Reg[8][14]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD1Reg[8][14]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[0][8]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[0][8]~DUPLICATE                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[0][9]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[0][9]~DUPLICATE                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[0][11]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[0][11]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[0][30]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[0][30]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[1][1]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[1][1]~DUPLICATE                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[1][10]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[1][10]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[1][26]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[1][26]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[1][28]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[1][28]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[1][30]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[1][30]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[2][12]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[2][12]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[3][25]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[3][25]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[4][1]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[4][1]~DUPLICATE                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[4][8]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[4][8]~DUPLICATE                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[5][7]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[5][7]~DUPLICATE                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[5][10]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[5][10]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[5][12]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[5][12]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[5][15]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[5][15]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[5][29]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[5][29]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[5][30]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[5][30]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[6][8]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[6][8]~DUPLICATE                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[6][11]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[6][11]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[6][12]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[6][12]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[6][14]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[6][14]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[6][18]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[6][18]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[6][26]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[6][26]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[7][6]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[7][6]~DUPLICATE                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[7][10]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[7][10]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[7][12]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[7][12]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[7][21]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[7][21]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[7][23]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[7][23]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[7][27]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[7][27]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[8][0]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[8][0]~DUPLICATE                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[8][10]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[8][10]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[8][15]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[8][15]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[8][30]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[8][30]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[8][31]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[8][31]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[9][14]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[9][14]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[10][24]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[10][24]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[11][11]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[11][11]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[11][14]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[11][14]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[11][16]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[11][16]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[12][13]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[12][13]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[13][0]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[13][0]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[13][1]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[13][1]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[13][6]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[13][6]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[13][14]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[13][14]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[14][2]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[14][2]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[14][6]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[14][6]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[14][7]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[14][7]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[14][14]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[14][14]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[14][31]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[14][31]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[15][0]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[15][0]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[15][2]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[15][2]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[15][3]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[15][3]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[15][15]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegDE:regDE|RD2Reg[15][15]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|WA3Reg[2]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|PipeRegMW:regMW|WA3Reg[2]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|probe_pc:p_ins|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[0]                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|probe_pc:p_ins|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[0]~DUPLICATE                                                                                                         ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|probe_pc:p_ins|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[1]                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|probe_pc:p_ins|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[1]~DUPLICATE                                                            ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|probe_pc:p_ins|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[2]                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|probe_pc:p_ins|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[2]~DUPLICATE                                                            ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_s[0][4]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_s[0][4]~DUPLICATE                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_s[0][5]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_s[0][5]~DUPLICATE                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_s[0][6]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_s[0][6]~DUPLICATE                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][0][19]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][0][19]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][0][21]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][0][21]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][1][22]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][1][22]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][1][23]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][1][23]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][3][10]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][3][10]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][4][2]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][4][2]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][4][5]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][4][5]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][4][11]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][4][11]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][4][23]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][4][23]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][4][28]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][4][28]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][5][3]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][5][3]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][5][23]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][5][23]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][5][24]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][5][24]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][5][29]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][5][29]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][5][30]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][5][30]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][5][31]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][5][31]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][7][6]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][7][6]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][8][16]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][8][16]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][8][19]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][8][19]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][9][20]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][9][20]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][9][22]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][9][22]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][9][28]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][9][28]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][9][29]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][9][29]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][10][10]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][10][10]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][10][14]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][10][14]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][11][14]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][11][14]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][11][29]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][11][29]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][12][13]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][12][13]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][12][28]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][12][28]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][13][9]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][13][9]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][14][21]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][14][21]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][15][17]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][15][17]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[4][1][1]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[4][1][1]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[4][1][2]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[4][1][2]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[4][1][18]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[4][1][18]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[4][4][12]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[4][4][12]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[4][4][20]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[4][4][20]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[4][5][7]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[4][5][7]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[4][5][10]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[4][5][10]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[4][5][11]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[4][5][11]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[4][5][26]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[4][5][26]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[4][7][1]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[4][7][1]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[4][7][23]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[4][7][23]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[4][8][12]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[4][8][12]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[4][12][24]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[4][12][24]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[4][14][17]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[4][14][17]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[4][14][22]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[4][14][22]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[4][14][24]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[4][14][24]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[4][15][16]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[4][15][16]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[4][15][26]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[4][15][26]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[7][0][11]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[7][0][11]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[7][0][15]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[7][0][15]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[7][2][18]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[7][2][18]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[7][2][25]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[7][2][25]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[7][5][7]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[7][5][7]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[7][5][9]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[7][5][9]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[7][5][18]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[7][5][18]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[7][5][25]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[7][5][25]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[7][6][31]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[7][6][31]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[7][8][7]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[7][8][7]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[7][8][8]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[7][8][8]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[7][10][1]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[7][10][1]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[7][11][14]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[7][11][14]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[7][12][26]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[7][12][26]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[7][13][2]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[7][13][2]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[7][13][3]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[7][13][3]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[7][14][23]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[7][14][23]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[7][14][25]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[7][14][25]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram0|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[0]                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram0|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[0]~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram0|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram0|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram0|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram0|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram1|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[0]                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram1|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[0]~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram1|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram1|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram1|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram1|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram1|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram1|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram2|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[1]                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram2|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[1]~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram2|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram2|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram2|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram2|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram2|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram2|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram4|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram4|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram4|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram4|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram4|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram4|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram4|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram4|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram5|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[2]                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram5|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[2]~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram5|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram5|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram5|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram5|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram5|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram5|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram5|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram5|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram6|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[0]                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram6|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[0]~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram6|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram6|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram6|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram6|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram6|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram6|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram6|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram6|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram6|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram6|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram10|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram10|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram10|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram10|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram10|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram10|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram10|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram10|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram11|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram11|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram11|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram11|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram11|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram11|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram11|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram11|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram12|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram12|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram12|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram12|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram12|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram12|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram12|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram12|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram13|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[1]                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram13|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[1]~DUPLICATE                                                                                                                                                                                          ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram13|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram13|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram13|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram13|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram13|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram13|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram14|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram14|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram14|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram14|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram14|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram14|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram14|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram14|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram14|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram14|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram15|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[0]                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram15|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[0]~DUPLICATE                                                                                                                                                                                          ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram15|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram15|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram15|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram15|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram15|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram15|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram15|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram15|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; procesador:PR|mem_control:MEM|ram:ram15|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|mem_control:MEM|ram:ram15|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; procesador:PR|pcRegister:P0|pcout[30]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|pcRegister:P0|pcout[30]~DUPLICATE                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; procesador:PR|probe_pc:p_clk|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[0]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|probe_pc:p_clk|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[0]~DUPLICATE                                                                                    ;                  ;                       ;
; procesador:PR|probe_pc:p_clk|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[1]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|probe_pc:p_clk|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[1]~DUPLICATE                                                                                    ;                  ;                       ;
; procesador:PR|probe_pc:p_ins|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[1]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|probe_pc:p_ins|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[1]~DUPLICATE                                                                                    ;                  ;                       ;
; procesador:PR|probe_pc:p_ins|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[2]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|probe_pc:p_ins|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[2]~DUPLICATE                                                                                    ;                  ;                       ;
; procesador:PR|probe_pc:p_ins|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[3]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|probe_pc:p_ins|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[3]~DUPLICATE                                                                                    ;                  ;                       ;
; procesador:PR|probe_pc:p_pc|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[1]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|probe_pc:p_pc|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[1]~DUPLICATE                                                                                     ;                  ;                       ;
; procesador:PR|probe_pc:p_pc|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[3]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; procesador:PR|probe_pc:p_pc|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[3]~DUPLICATE                                                                                     ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[10]                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[10]~DUPLICATE                            ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[11]                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[11]~DUPLICATE                            ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~DUPLICATE ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]~DUPLICATE ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[7] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[7]~DUPLICATE ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 41236 ) ; 0.00 % ( 0 / 41236 )       ; 0.00 % ( 0 / 41236 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 41236 ) ; 0.00 % ( 0 / 41236 )       ; 0.00 % ( 0 / 41236 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 40449 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 777 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/output_files/procesadorArm.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 18,611 / 32,070       ; 58 %  ;
; ALMs needed [=A-B+C]                                        ; 18,611                ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 19,704 / 32,070       ; 61 %  ;
;         [a] ALMs used for LUT logic and registers           ; 1,821                 ;       ;
;         [b] ALMs used for LUT logic                         ; 15,831                ;       ;
;         [c] ALMs used for registers                         ; 2,052                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1,829 / 32,070        ; 6 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 736 / 32,070          ; 2 %   ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 6                     ;       ;
;         [c] Due to LAB input limits                         ; 730                   ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 2,843 / 3,207         ; 89 %  ;
;     -- Logic LABs                                           ; 2,843                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 32,535                ;       ;
;     -- 7 input functions                                    ; 179                   ;       ;
;     -- 6 input functions                                    ; 2,169                 ;       ;
;     -- 5 input functions                                    ; 11,600                ;       ;
;     -- 4 input functions                                    ; 9,841                 ;       ;
;     -- <=3 input functions                                  ; 8,746                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 2,579                 ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 8,371                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 7,744 / 64,140        ; 12 %  ;
;         -- Secondary logic registers                        ; 627 / 64,140          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 8,154                 ;       ;
;         -- Routing optimization registers                   ; 217                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 4 / 457               ; < 1 % ;
;     -- Clock pins                                           ; 1 / 8                 ; 13 %  ;
;     -- Dedicated input pins                                 ; 3 / 21                ; 14 %  ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 256 / 397             ; 64 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 2,048,000 / 4,065,280 ; 50 %  ;
; Total block memory implementation bits                      ; 2,621,440 / 4,065,280 ; 64 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 48 / 87               ; 55 %  ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global signals                                              ; 3                     ;       ;
;     -- Global clocks                                        ; 3 / 16                ; 19 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 19.6% / 20.6% / 16.6% ;       ;
; Peak interconnect usage (total/H/V)                         ; 32.2% / 34.2% / 31.7% ;       ;
; Maximum fan-out                                             ; 7165                  ;       ;
; Highest non-global fan-out                                  ; 3236                  ;       ;
; Total fan-out                                               ; 190374                ;       ;
; Average fan-out                                             ; 4.35                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                   ;
+-------------------------------------------------------------+------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                    ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 18239 / 32070 ( 57 % ) ; 373 / 32070 ( 1 % )   ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 18239                  ; 373                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 19318 / 32070 ( 60 % ) ; 386 / 32070 ( 1 % )   ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 1763                   ; 58                    ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 15642                  ; 189                   ; 0                              ;
;         [c] ALMs used for registers                         ; 1913                   ; 139                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1815 / 32070 ( 6 % )   ; 13 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 736 / 32070 ( 2 % )    ; 0 / 32070 ( 0 % )     ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                      ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 6                      ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 730                    ; 0                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                     ; 0                              ;
;                                                             ;                        ;                       ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                   ; Low                            ;
;                                                             ;                        ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 2800 / 3207 ( 87 % )   ; 54 / 3207 ( 2 % )     ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 2800                   ; 54                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                     ; 0                              ;
;                                                             ;                        ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 32150                  ; 385                   ; 0                              ;
;     -- 7 input functions                                    ; 164                    ; 15                    ; 0                              ;
;     -- 6 input functions                                    ; 2055                   ; 114                   ; 0                              ;
;     -- 5 input functions                                    ; 11507                  ; 93                    ; 0                              ;
;     -- 4 input functions                                    ; 9800                   ; 41                    ; 0                              ;
;     -- <=3 input functions                                  ; 8624                   ; 122                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 2316                   ; 263                   ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                     ; 0                              ;
;                                                             ;                        ;                       ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                     ; 0                              ;
;     -- By type:                                             ;                        ;                       ;                                ;
;         -- Primary logic registers                          ; 7352 / 64140 ( 11 % )  ; 392 / 64140 ( < 1 % ) ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 619 / 64140 ( < 1 % )  ; 8 / 64140 ( < 1 % )   ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                        ;                       ;                                ;
;         -- Design implementation registers                  ; 7762                   ; 392                   ; 0                              ;
;         -- Routing optimization registers                   ; 209                    ; 8                     ; 0                              ;
;                                                             ;                        ;                       ;                                ;
;                                                             ;                        ;                       ;                                ;
; Virtual pins                                                ; 0                      ; 0                     ; 0                              ;
; I/O pins                                                    ; 4                      ; 0                     ; 0                              ;
; I/O registers                                               ; 0                      ; 0                     ; 0                              ;
; Total block memory bits                                     ; 2048000                ; 0                     ; 0                              ;
; Total block memory implementation bits                      ; 2621440                ; 0                     ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 256 / 397 ( 64 % )     ; 0 / 397 ( 0 % )       ; 0 / 397 ( 0 % )                ;
; DSP block                                                   ; 48 / 87 ( 55 % )       ; 0 / 87 ( 0 % )        ; 0 / 87 ( 0 % )                 ;
; Clock enable block                                          ; 2 / 116 ( 1 % )        ; 0 / 116 ( 0 % )       ; 1 / 116 ( < 1 % )              ;
;                                                             ;                        ;                       ;                                ;
; Connections                                                 ;                        ;                       ;                                ;
;     -- Input Connections                                    ; 3102                   ; 663                   ; 1                              ;
;     -- Registered Input Connections                         ; 1543                   ; 408                   ; 0                              ;
;     -- Output Connections                                   ; 184                    ; 1709                  ; 1873                           ;
;     -- Registered Output Connections                        ; 128                    ; 1572                  ; 0                              ;
;                                                             ;                        ;                       ;                                ;
; Internal Connections                                        ;                        ;                       ;                                ;
;     -- Total Connections                                    ; 195307                 ; 5737                  ; 1883                           ;
;     -- Registered Connections                               ; 37174                  ; 3984                  ; 0                              ;
;                                                             ;                        ;                       ;                                ;
; External Connections                                        ;                        ;                       ;                                ;
;     -- Top                                                  ; 0                      ; 1892                  ; 1394                           ;
;     -- sld_hub:auto_hub                                     ; 1892                   ; 0                     ; 480                            ;
;     -- hard_block:auto_generated_inst                       ; 1394                   ; 480                   ; 0                              ;
;                                                             ;                        ;                       ;                                ;
; Partition Interface                                         ;                        ;                       ;                                ;
;     -- Input Ports                                          ; 359                    ; 632                   ; 4                              ;
;     -- Output Ports                                         ; 165                    ; 649                   ; 9                              ;
;     -- Bidir Ports                                          ; 0                      ; 0                     ; 0                              ;
;                                                             ;                        ;                       ;                                ;
; Registered Ports                                            ;                        ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 3                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 505                   ; 0                              ;
;                                                             ;                        ;                       ;                                ;
; Port Connectivity                                           ;                        ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 36                    ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 44                    ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 440                   ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 445                   ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 356                   ; 0                              ;
+-------------------------------------------------------------+------------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; clk        ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; clk_select ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; clk_step   ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; rst        ; AE12  ; 3A       ; 2            ; 0            ; 57           ; 7165                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------+
; I/O Bank Usage                                                           ;
+----------+----------------+---------------+--------------+---------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+----------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )   ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )   ; --            ; --           ; --            ;
; 3A       ; 2 / 32 ( 6 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 2 / 48 ( 4 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 0 / 80 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 32 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 0 / 16 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 80 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
+----------+----------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B             ; clk_step                        ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ; 224        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA26     ; 252        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; altera_reserved_tdo             ; output ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; clk_select                      ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 88         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB23     ; 227        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 226        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 254        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB28     ; 249        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; altera_reserved_tck             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 245        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC29     ; 247        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC30     ; 259        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 80         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 240        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD30     ; 257        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 52         ; 3A             ; rst                             ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ; 95         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 229        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 231        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE29     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 57         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 87         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B             ; clk                             ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF29     ; 237        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF30     ; 239        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG28     ; 233        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH29     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH30     ; 241        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; altera_reserved_tdi             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; altera_reserved_tms             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ; 154        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V18      ; 194        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 136        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ; 152        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 221        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W22      ; 223        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ; 244        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 234        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------+
; I/O Assignment Warnings                    ;
+------------+-------------------------------+
; Pin Name   ; Reason                        ;
+------------+-------------------------------+
; clk_step   ; Incomplete set of assignments ;
; clk        ; Incomplete set of assignments ;
; clk_select ; Incomplete set of assignments ;
; rst        ; Incomplete set of assignments ;
+------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                       ; Entity Name                       ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; |procesadorArm                                                                                                                          ; 18611.0 (2.1)        ; 19702.4 (2.0)                    ; 1826.9 (0.0)                                      ; 735.5 (0.1)                      ; 0.0 (0.0)            ; 32535 (4)           ; 8371 (0)                  ; 0 (0)         ; 2048000           ; 256   ; 48         ; 4    ; 0            ; |procesadorArm                                                                                                                                                                                                                                                                                                                                            ; procesadorArm                     ; work         ;
;    |procesador:PR|                                                                                                                      ; 18236.4 (0.0)        ; 19315.9 (0.0)                    ; 1814.9 (0.0)                                      ; 735.4 (0.0)                      ; 0.0 (0.0)            ; 32146 (0)           ; 7971 (0)                  ; 0 (0)         ; 2048000           ; 256   ; 48         ; 0    ; 0            ; |procesadorArm|procesador:PR                                                                                                                                                                                                                                                                                                                              ; procesador                        ; work         ;
;       |InstructionMemory:IM|                                                                                                            ; 37.4 (37.4)          ; 40.6 (40.6)                      ; 3.3 (3.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 74 (74)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|InstructionMemory:IM                                                                                                                                                                                                                                                                                                         ; InstructionMemory                 ; work         ;
;       |PipeRegFD:regFD|                                                                                                                 ; 5.7 (5.7)            ; 7.2 (7.2)                        ; 1.6 (1.6)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 2 (2)               ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|PipeRegFD:regFD                                                                                                                                                                                                                                                                                                              ; PipeRegFD                         ; work         ;
;       |cpu:CPU|                                                                                                                         ; 17422.6 (0.0)        ; 18401.7 (0.0)                    ; 1711.9 (0.0)                                      ; 732.8 (0.0)                      ; 0.0 (0.0)            ; 31025 (0)           ; 6900 (0)                  ; 0 (0)         ; 0                 ; 0     ; 48         ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU                                                                                                                                                                                                                                                                                                                      ; cpu                               ; work         ;
;          |ConditionLogic:C1|                                                                                                            ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|ConditionLogic:C1                                                                                                                                                                                                                                                                                                    ; ConditionLogic                    ; work         ;
;          |Decoder:D0|                                                                                                                   ; 1.4 (0.0)            ; 1.8 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|Decoder:D0                                                                                                                                                                                                                                                                                                           ; Decoder                           ; work         ;
;             |MainDecoder:M0|                                                                                                            ; 1.4 (1.4)            ; 1.8 (1.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|Decoder:D0|MainDecoder:M0                                                                                                                                                                                                                                                                                            ; MainDecoder                       ; work         ;
;          |PipeRegDE:regDE|                                                                                                              ; 302.7 (302.7)        ; 320.0 (320.0)                    ; 26.7 (26.7)                                       ; 9.4 (9.4)                        ; 0.0 (0.0)            ; 0 (0)               ; 1104 (1104)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|PipeRegDE:regDE                                                                                                                                                                                                                                                                                                      ; PipeRegDE                         ; work         ;
;          |PipeRegEM:regEM|                                                                                                              ; 232.2 (232.2)        ; 298.1 (298.1)                    ; 90.4 (90.4)                                       ; 24.6 (24.6)                      ; 0.0 (0.0)            ; 38 (38)             ; 776 (776)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|PipeRegEM:regEM                                                                                                                                                                                                                                                                                                      ; PipeRegEM                         ; work         ;
;          |PipeRegMW:regMW|                                                                                                              ; 57.3 (57.3)          ; 214.8 (214.8)                    ; 160.8 (160.8)                                     ; 3.2 (3.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 552 (552)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|PipeRegMW:regMW                                                                                                                                                                                                                                                                                                      ; PipeRegMW                         ; work         ;
;          |RegisterFile:R0|                                                                                                              ; 1733.2 (1701.4)      ; 2960.5 (2930.5)                  ; 1245.7 (1245.2)                                   ; 18.4 (16.2)                      ; 0.0 (0.0)            ; 2268 (2246)         ; 4468 (4423)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|RegisterFile:R0                                                                                                                                                                                                                                                                                                      ; RegisterFile                      ; work         ;
;             |probe_pc:p_ins|                                                                                                            ; 31.8 (0.0)           ; 30.0 (0.0)                       ; 0.5 (0.0)                                         ; 2.3 (0.0)                        ; 0.0 (0.0)            ; 22 (0)              ; 45 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|RegisterFile:R0|probe_pc:p_ins                                                                                                                                                                                                                                                                                       ; probe_pc                          ; probe_pc     ;
;                |altsource_probe_top:in_system_sources_probes_0|                                                                         ; 31.8 (0.0)           ; 30.0 (0.0)                       ; 0.5 (0.0)                                         ; 2.3 (0.0)                        ; 0.0 (0.0)            ; 22 (0)              ; 45 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|RegisterFile:R0|probe_pc:p_ins|altsource_probe_top:in_system_sources_probes_0                                                                                                                                                                                                                                        ; altsource_probe_top               ; probe_pc     ;
;                   |altsource_probe:issp_impl|                                                                                           ; 31.8 (0.0)           ; 30.0 (0.0)                       ; 0.5 (0.0)                                         ; 2.3 (0.0)                        ; 0.0 (0.0)            ; 22 (0)              ; 45 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|RegisterFile:R0|probe_pc:p_ins|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl                                                                                                                                                                                                              ; altsource_probe                   ; work         ;
;                      |altsource_probe_body:altsource_probe_body_inst|                                                                   ; 31.8 (1.0)           ; 30.0 (1.0)                       ; 0.5 (0.0)                                         ; 2.3 (0.0)                        ; 0.0 (0.0)            ; 22 (2)              ; 45 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|RegisterFile:R0|probe_pc:p_ins|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst                                                                                                                                                               ; altsource_probe_body              ; work         ;
;                         |altsource_probe_impl:\wider_probe_gen:wider_probe_inst|                                                        ; 30.8 (20.5)          ; 29.0 (21.0)                      ; 0.5 (0.5)                                         ; 2.3 (0.0)                        ; 0.0 (0.0)            ; 20 (7)              ; 45 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|RegisterFile:R0|probe_pc:p_ins|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst                                                                                                        ; altsource_probe_impl              ; work         ;
;                            |sld_rom_sr:\instance_id_gen:rom_info_inst|                                                                  ; 10.3 (10.3)          ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 2.3 (2.3)                        ; 0.0 (0.0)            ; 13 (13)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|RegisterFile:R0|probe_pc:p_ins|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst                                                              ; sld_rom_sr                        ; work         ;
;          |alu:A0|                                                                                                                       ; 923.9 (28.7)         ; 893.5 (27.8)                     ; 10.4 (1.2)                                        ; 40.8 (2.0)                       ; 0.0 (0.0)            ; 1732 (34)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 3          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A0                                                                                                                                                                                                                                                                                                               ; alu                               ; work         ;
;             |addUnit:AUS|                                                                                                               ; 32.7 (32.7)          ; 36.0 (36.0)                      ; 3.7 (3.7)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 62 (62)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A0|addUnit:AUS                                                                                                                                                                                                                                                                                                   ; addUnit                           ; work         ;
;             |divUnit:DIV|                                                                                                               ; 153.9 (0.0)          ; 151.0 (0.0)                      ; 1.0 (0.0)                                         ; 3.9 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A0|divUnit:DIV                                                                                                                                                                                                                                                                                                   ; divUnit                           ; work         ;
;                |lpm_divide:Div0|                                                                                                        ; 153.9 (0.0)          ; 151.0 (0.0)                      ; 1.0 (0.0)                                         ; 3.9 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A0|divUnit:DIV|lpm_divide:Div0                                                                                                                                                                                                                                                                                   ; lpm_divide                        ; work         ;
;                   |lpm_divide_7dm:auto_generated|                                                                                       ; 153.9 (0.0)          ; 151.0 (0.0)                      ; 1.0 (0.0)                                         ; 3.9 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A0|divUnit:DIV|lpm_divide:Div0|lpm_divide_7dm:auto_generated                                                                                                                                                                                                                                                     ; lpm_divide_7dm                    ; work         ;
;                      |sign_div_unsign_dnh:divider|                                                                                      ; 153.9 (0.0)          ; 151.0 (0.0)                      ; 1.0 (0.0)                                         ; 3.9 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A0|divUnit:DIV|lpm_divide:Div0|lpm_divide_7dm:auto_generated|sign_div_unsign_dnh:divider                                                                                                                                                                                                                         ; sign_div_unsign_dnh               ; work         ;
;                         |alt_u_div_03f:divider|                                                                                         ; 153.9 (153.9)        ; 151.0 (151.0)                    ; 1.0 (1.0)                                         ; 3.9 (3.9)                        ; 0.0 (0.0)            ; 297 (297)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A0|divUnit:DIV|lpm_divide:Div0|lpm_divide_7dm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_03f:divider                                                                                                                                                                                                   ; alt_u_div_03f                     ; work         ;
;             |modUnit:MOD|                                                                                                               ; 708.7 (29.7)         ; 678.7 (29.0)                     ; 4.6 (0.0)                                         ; 34.6 (0.7)                       ; 0.0 (0.0)            ; 1339 (64)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A0|modUnit:MOD                                                                                                                                                                                                                                                                                                   ; modUnit                           ; work         ;
;                |lpm_divide:Div0|                                                                                                        ; 678.9 (0.0)          ; 649.7 (0.0)                      ; 4.6 (0.0)                                         ; 33.9 (0.0)                       ; 0.0 (0.0)            ; 1275 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A0|modUnit:MOD|lpm_divide:Div0                                                                                                                                                                                                                                                                                   ; lpm_divide                        ; work         ;
;                   |lpm_divide_8dm:auto_generated|                                                                                       ; 678.9 (0.0)          ; 649.7 (0.0)                      ; 4.6 (0.0)                                         ; 33.9 (0.0)                       ; 0.0 (0.0)            ; 1275 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A0|modUnit:MOD|lpm_divide:Div0|lpm_divide_8dm:auto_generated                                                                                                                                                                                                                                                     ; lpm_divide_8dm                    ; work         ;
;                      |sign_div_unsign_enh:divider|                                                                                      ; 678.9 (0.0)          ; 649.7 (0.0)                      ; 4.6 (0.0)                                         ; 33.9 (0.0)                       ; 0.0 (0.0)            ; 1275 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A0|modUnit:MOD|lpm_divide:Div0|lpm_divide_8dm:auto_generated|sign_div_unsign_enh:divider                                                                                                                                                                                                                         ; sign_div_unsign_enh               ; work         ;
;                         |alt_u_div_13f:divider|                                                                                         ; 678.9 (678.9)        ; 649.7 (649.7)                    ; 4.6 (4.6)                                         ; 33.9 (33.9)                      ; 0.0 (0.0)            ; 1275 (1275)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A0|modUnit:MOD|lpm_divide:Div0|lpm_divide_8dm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_13f:divider                                                                                                                                                                                                   ; alt_u_div_13f                     ; work         ;
;             |multiplyUnit:MUL|                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A0|multiplyUnit:MUL                                                                                                                                                                                                                                                                                              ; multiplyUnit                      ; work         ;
;          |alu:A1|                                                                                                                       ; 921.2 (26.0)         ; 886.3 (26.3)                     ; 9.5 (1.8)                                         ; 44.3 (1.5)                       ; 0.0 (0.0)            ; 1728 (33)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 3          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A1                                                                                                                                                                                                                                                                                                               ; alu                               ; work         ;
;             |addUnit:AUS|                                                                                                               ; 31.9 (31.9)          ; 35.7 (35.7)                      ; 4.2 (4.2)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 62 (62)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A1|addUnit:AUS                                                                                                                                                                                                                                                                                                   ; addUnit                           ; work         ;
;             |divUnit:DIV|                                                                                                               ; 154.8 (0.0)          ; 149.8 (0.0)                      ; 0.2 (0.0)                                         ; 5.2 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A1|divUnit:DIV                                                                                                                                                                                                                                                                                                   ; divUnit                           ; work         ;
;                |lpm_divide:Div0|                                                                                                        ; 154.8 (0.0)          ; 149.8 (0.0)                      ; 0.2 (0.0)                                         ; 5.2 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A1|divUnit:DIV|lpm_divide:Div0                                                                                                                                                                                                                                                                                   ; lpm_divide                        ; work         ;
;                   |lpm_divide_7dm:auto_generated|                                                                                       ; 154.8 (0.0)          ; 149.8 (0.0)                      ; 0.2 (0.0)                                         ; 5.2 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A1|divUnit:DIV|lpm_divide:Div0|lpm_divide_7dm:auto_generated                                                                                                                                                                                                                                                     ; lpm_divide_7dm                    ; work         ;
;                      |sign_div_unsign_dnh:divider|                                                                                      ; 154.8 (0.0)          ; 149.8 (0.0)                      ; 0.2 (0.0)                                         ; 5.2 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A1|divUnit:DIV|lpm_divide:Div0|lpm_divide_7dm:auto_generated|sign_div_unsign_dnh:divider                                                                                                                                                                                                                         ; sign_div_unsign_dnh               ; work         ;
;                         |alt_u_div_03f:divider|                                                                                         ; 154.8 (154.8)        ; 149.8 (149.8)                    ; 0.2 (0.2)                                         ; 5.2 (5.2)                        ; 0.0 (0.0)            ; 297 (297)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A1|divUnit:DIV|lpm_divide:Div0|lpm_divide_7dm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_03f:divider                                                                                                                                                                                                   ; alt_u_div_03f                     ; work         ;
;             |modUnit:MOD|                                                                                                               ; 708.4 (29.7)         ; 674.5 (29.0)                     ; 3.3 (0.0)                                         ; 37.2 (0.7)                       ; 0.0 (0.0)            ; 1336 (64)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A1|modUnit:MOD                                                                                                                                                                                                                                                                                                   ; modUnit                           ; work         ;
;                |lpm_divide:Div0|                                                                                                        ; 678.7 (0.0)          ; 645.5 (0.0)                      ; 3.3 (0.0)                                         ; 36.5 (0.0)                       ; 0.0 (0.0)            ; 1272 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A1|modUnit:MOD|lpm_divide:Div0                                                                                                                                                                                                                                                                                   ; lpm_divide                        ; work         ;
;                   |lpm_divide_8dm:auto_generated|                                                                                       ; 678.7 (0.0)          ; 645.5 (0.0)                      ; 3.3 (0.0)                                         ; 36.5 (0.0)                       ; 0.0 (0.0)            ; 1272 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A1|modUnit:MOD|lpm_divide:Div0|lpm_divide_8dm:auto_generated                                                                                                                                                                                                                                                     ; lpm_divide_8dm                    ; work         ;
;                      |sign_div_unsign_enh:divider|                                                                                      ; 678.7 (0.0)          ; 645.5 (0.0)                      ; 3.3 (0.0)                                         ; 36.5 (0.0)                       ; 0.0 (0.0)            ; 1272 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A1|modUnit:MOD|lpm_divide:Div0|lpm_divide_8dm:auto_generated|sign_div_unsign_enh:divider                                                                                                                                                                                                                         ; sign_div_unsign_enh               ; work         ;
;                         |alt_u_div_13f:divider|                                                                                         ; 678.7 (678.7)        ; 645.5 (645.5)                    ; 3.3 (3.3)                                         ; 36.5 (36.5)                      ; 0.0 (0.0)            ; 1272 (1272)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A1|modUnit:MOD|lpm_divide:Div0|lpm_divide_8dm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_13f:divider                                                                                                                                                                                                   ; alt_u_div_13f                     ; work         ;
;             |multiplyUnit:MUL|                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A1|multiplyUnit:MUL                                                                                                                                                                                                                                                                                              ; multiplyUnit                      ; work         ;
;          |alu:A10|                                                                                                                      ; 919.8 (27.8)         ; 888.3 (26.0)                     ; 10.0 (0.0)                                        ; 41.4 (1.8)                       ; 0.0 (0.0)            ; 1728 (33)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 3          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A10                                                                                                                                                                                                                                                                                                              ; alu                               ; work         ;
;             |addUnit:AUS|                                                                                                               ; 33.8 (33.8)          ; 38.0 (38.0)                      ; 4.8 (4.8)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 62 (62)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A10|addUnit:AUS                                                                                                                                                                                                                                                                                                  ; addUnit                           ; work         ;
;             |divUnit:DIV|                                                                                                               ; 152.8 (0.0)          ; 150.7 (0.0)                      ; 1.2 (0.0)                                         ; 3.3 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A10|divUnit:DIV                                                                                                                                                                                                                                                                                                  ; divUnit                           ; work         ;
;                |lpm_divide:Div0|                                                                                                        ; 152.8 (0.0)          ; 150.7 (0.0)                      ; 1.2 (0.0)                                         ; 3.3 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A10|divUnit:DIV|lpm_divide:Div0                                                                                                                                                                                                                                                                                  ; lpm_divide                        ; work         ;
;                   |lpm_divide_7dm:auto_generated|                                                                                       ; 152.8 (0.0)          ; 150.7 (0.0)                      ; 1.2 (0.0)                                         ; 3.3 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A10|divUnit:DIV|lpm_divide:Div0|lpm_divide_7dm:auto_generated                                                                                                                                                                                                                                                    ; lpm_divide_7dm                    ; work         ;
;                      |sign_div_unsign_dnh:divider|                                                                                      ; 152.8 (0.0)          ; 150.7 (0.0)                      ; 1.2 (0.0)                                         ; 3.3 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A10|divUnit:DIV|lpm_divide:Div0|lpm_divide_7dm:auto_generated|sign_div_unsign_dnh:divider                                                                                                                                                                                                                        ; sign_div_unsign_dnh               ; work         ;
;                         |alt_u_div_03f:divider|                                                                                         ; 152.8 (152.8)        ; 150.7 (150.7)                    ; 1.2 (1.2)                                         ; 3.3 (3.3)                        ; 0.0 (0.0)            ; 297 (297)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A10|divUnit:DIV|lpm_divide:Div0|lpm_divide_7dm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_03f:divider                                                                                                                                                                                                  ; alt_u_div_03f                     ; work         ;
;             |modUnit:MOD|                                                                                                               ; 705.0 (29.7)         ; 673.7 (29.0)                     ; 4.3 (0.0)                                         ; 35.7 (0.7)                       ; 0.0 (0.0)            ; 1336 (64)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A10|modUnit:MOD                                                                                                                                                                                                                                                                                                  ; modUnit                           ; work         ;
;                |lpm_divide:Div0|                                                                                                        ; 675.3 (0.0)          ; 644.7 (0.0)                      ; 4.3 (0.0)                                         ; 34.9 (0.0)                       ; 0.0 (0.0)            ; 1272 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A10|modUnit:MOD|lpm_divide:Div0                                                                                                                                                                                                                                                                                  ; lpm_divide                        ; work         ;
;                   |lpm_divide_8dm:auto_generated|                                                                                       ; 675.3 (0.0)          ; 644.7 (0.0)                      ; 4.3 (0.0)                                         ; 34.9 (0.0)                       ; 0.0 (0.0)            ; 1272 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A10|modUnit:MOD|lpm_divide:Div0|lpm_divide_8dm:auto_generated                                                                                                                                                                                                                                                    ; lpm_divide_8dm                    ; work         ;
;                      |sign_div_unsign_enh:divider|                                                                                      ; 675.3 (0.0)          ; 644.7 (0.0)                      ; 4.3 (0.0)                                         ; 34.9 (0.0)                       ; 0.0 (0.0)            ; 1272 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A10|modUnit:MOD|lpm_divide:Div0|lpm_divide_8dm:auto_generated|sign_div_unsign_enh:divider                                                                                                                                                                                                                        ; sign_div_unsign_enh               ; work         ;
;                         |alt_u_div_13f:divider|                                                                                         ; 675.3 (675.3)        ; 644.7 (644.7)                    ; 4.3 (4.3)                                         ; 34.9 (34.9)                      ; 0.0 (0.0)            ; 1272 (1272)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A10|modUnit:MOD|lpm_divide:Div0|lpm_divide_8dm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_13f:divider                                                                                                                                                                                                  ; alt_u_div_13f                     ; work         ;
;             |multiplyUnit:MUL|                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A10|multiplyUnit:MUL                                                                                                                                                                                                                                                                                             ; multiplyUnit                      ; work         ;
;          |alu:A11|                                                                                                                      ; 916.1 (26.0)         ; 885.4 (25.7)                     ; 6.6 (0.0)                                         ; 37.3 (0.3)                       ; 0.0 (0.0)            ; 1728 (33)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 3          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A11                                                                                                                                                                                                                                                                                                              ; alu                               ; work         ;
;             |addUnit:AUS|                                                                                                               ; 31.9 (31.9)          ; 35.3 (35.3)                      ; 3.5 (3.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 62 (62)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A11|addUnit:AUS                                                                                                                                                                                                                                                                                                  ; addUnit                           ; work         ;
;             |divUnit:DIV|                                                                                                               ; 152.8 (0.0)          ; 151.2 (0.0)                      ; 1.8 (0.0)                                         ; 3.5 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A11|divUnit:DIV                                                                                                                                                                                                                                                                                                  ; divUnit                           ; work         ;
;                |lpm_divide:Div0|                                                                                                        ; 152.8 (0.0)          ; 151.2 (0.0)                      ; 1.8 (0.0)                                         ; 3.5 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A11|divUnit:DIV|lpm_divide:Div0                                                                                                                                                                                                                                                                                  ; lpm_divide                        ; work         ;
;                   |lpm_divide_7dm:auto_generated|                                                                                       ; 152.8 (0.0)          ; 151.2 (0.0)                      ; 1.8 (0.0)                                         ; 3.5 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A11|divUnit:DIV|lpm_divide:Div0|lpm_divide_7dm:auto_generated                                                                                                                                                                                                                                                    ; lpm_divide_7dm                    ; work         ;
;                      |sign_div_unsign_dnh:divider|                                                                                      ; 152.8 (0.0)          ; 151.2 (0.0)                      ; 1.8 (0.0)                                         ; 3.5 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A11|divUnit:DIV|lpm_divide:Div0|lpm_divide_7dm:auto_generated|sign_div_unsign_dnh:divider                                                                                                                                                                                                                        ; sign_div_unsign_dnh               ; work         ;
;                         |alt_u_div_03f:divider|                                                                                         ; 152.8 (152.8)        ; 151.2 (151.2)                    ; 1.8 (1.8)                                         ; 3.5 (3.5)                        ; 0.0 (0.0)            ; 297 (297)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A11|divUnit:DIV|lpm_divide:Div0|lpm_divide_7dm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_03f:divider                                                                                                                                                                                                  ; alt_u_div_03f                     ; work         ;
;             |modUnit:MOD|                                                                                                               ; 703.5 (30.0)         ; 673.3 (29.0)                     ; 3.1 (0.0)                                         ; 33.3 (1.0)                       ; 0.0 (0.0)            ; 1336 (64)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A11|modUnit:MOD                                                                                                                                                                                                                                                                                                  ; modUnit                           ; work         ;
;                |lpm_divide:Div0|                                                                                                        ; 673.6 (0.0)          ; 644.3 (0.0)                      ; 3.1 (0.0)                                         ; 32.4 (0.0)                       ; 0.0 (0.0)            ; 1272 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A11|modUnit:MOD|lpm_divide:Div0                                                                                                                                                                                                                                                                                  ; lpm_divide                        ; work         ;
;                   |lpm_divide_8dm:auto_generated|                                                                                       ; 673.6 (0.0)          ; 644.3 (0.0)                      ; 3.1 (0.0)                                         ; 32.4 (0.0)                       ; 0.0 (0.0)            ; 1272 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A11|modUnit:MOD|lpm_divide:Div0|lpm_divide_8dm:auto_generated                                                                                                                                                                                                                                                    ; lpm_divide_8dm                    ; work         ;
;                      |sign_div_unsign_enh:divider|                                                                                      ; 673.6 (0.0)          ; 644.3 (0.0)                      ; 3.1 (0.0)                                         ; 32.4 (0.0)                       ; 0.0 (0.0)            ; 1272 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A11|modUnit:MOD|lpm_divide:Div0|lpm_divide_8dm:auto_generated|sign_div_unsign_enh:divider                                                                                                                                                                                                                        ; sign_div_unsign_enh               ; work         ;
;                         |alt_u_div_13f:divider|                                                                                         ; 673.6 (673.6)        ; 644.3 (644.3)                    ; 3.1 (3.1)                                         ; 32.4 (32.4)                      ; 0.0 (0.0)            ; 1272 (1272)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A11|modUnit:MOD|lpm_divide:Div0|lpm_divide_8dm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_13f:divider                                                                                                                                                                                                  ; alt_u_div_13f                     ; work         ;
;             |multiplyUnit:MUL|                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A11|multiplyUnit:MUL                                                                                                                                                                                                                                                                                             ; multiplyUnit                      ; work         ;
;          |alu:A12|                                                                                                                      ; 913.8 (25.3)         ; 883.9 (27.0)                     ; 7.7 (1.8)                                         ; 37.6 (0.1)                       ; 0.0 (0.0)            ; 1728 (33)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 3          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A12                                                                                                                                                                                                                                                                                                              ; alu                               ; work         ;
;             |addUnit:AUS|                                                                                                               ; 31.5 (31.5)          ; 35.5 (35.5)                      ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A12|addUnit:AUS                                                                                                                                                                                                                                                                                                  ; addUnit                           ; work         ;
;             |divUnit:DIV|                                                                                                               ; 153.8 (0.0)          ; 151.0 (0.0)                      ; 1.5 (0.0)                                         ; 4.3 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A12|divUnit:DIV                                                                                                                                                                                                                                                                                                  ; divUnit                           ; work         ;
;                |lpm_divide:Div0|                                                                                                        ; 153.8 (0.0)          ; 151.0 (0.0)                      ; 1.5 (0.0)                                         ; 4.3 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A12|divUnit:DIV|lpm_divide:Div0                                                                                                                                                                                                                                                                                  ; lpm_divide                        ; work         ;
;                   |lpm_divide_7dm:auto_generated|                                                                                       ; 153.8 (0.0)          ; 151.0 (0.0)                      ; 1.5 (0.0)                                         ; 4.3 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A12|divUnit:DIV|lpm_divide:Div0|lpm_divide_7dm:auto_generated                                                                                                                                                                                                                                                    ; lpm_divide_7dm                    ; work         ;
;                      |sign_div_unsign_dnh:divider|                                                                                      ; 153.8 (0.0)          ; 151.0 (0.0)                      ; 1.5 (0.0)                                         ; 4.3 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A12|divUnit:DIV|lpm_divide:Div0|lpm_divide_7dm:auto_generated|sign_div_unsign_dnh:divider                                                                                                                                                                                                                        ; sign_div_unsign_dnh               ; work         ;
;                         |alt_u_div_03f:divider|                                                                                         ; 153.8 (153.8)        ; 151.0 (151.0)                    ; 1.5 (1.5)                                         ; 4.3 (4.3)                        ; 0.0 (0.0)            ; 297 (297)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A12|divUnit:DIV|lpm_divide:Div0|lpm_divide_7dm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_03f:divider                                                                                                                                                                                                  ; alt_u_div_03f                     ; work         ;
;             |modUnit:MOD|                                                                                                               ; 703.2 (29.1)         ; 670.4 (28.3)                     ; 0.4 (0.0)                                         ; 33.2 (0.7)                       ; 0.0 (0.0)            ; 1336 (64)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A12|modUnit:MOD                                                                                                                                                                                                                                                                                                  ; modUnit                           ; work         ;
;                |lpm_divide:Div0|                                                                                                        ; 673.5 (0.0)          ; 642.1 (0.0)                      ; 1.1 (0.0)                                         ; 32.5 (0.0)                       ; 0.0 (0.0)            ; 1272 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A12|modUnit:MOD|lpm_divide:Div0                                                                                                                                                                                                                                                                                  ; lpm_divide                        ; work         ;
;                   |lpm_divide_8dm:auto_generated|                                                                                       ; 673.5 (0.0)          ; 642.1 (0.0)                      ; 1.1 (0.0)                                         ; 32.5 (0.0)                       ; 0.0 (0.0)            ; 1272 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A12|modUnit:MOD|lpm_divide:Div0|lpm_divide_8dm:auto_generated                                                                                                                                                                                                                                                    ; lpm_divide_8dm                    ; work         ;
;                      |sign_div_unsign_enh:divider|                                                                                      ; 673.5 (0.0)          ; 642.1 (0.0)                      ; 1.1 (0.0)                                         ; 32.5 (0.0)                       ; 0.0 (0.0)            ; 1272 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A12|modUnit:MOD|lpm_divide:Div0|lpm_divide_8dm:auto_generated|sign_div_unsign_enh:divider                                                                                                                                                                                                                        ; sign_div_unsign_enh               ; work         ;
;                         |alt_u_div_13f:divider|                                                                                         ; 673.5 (673.5)        ; 642.1 (642.1)                    ; 1.1 (1.1)                                         ; 32.5 (32.5)                      ; 0.0 (0.0)            ; 1272 (1272)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A12|modUnit:MOD|lpm_divide:Div0|lpm_divide_8dm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_13f:divider                                                                                                                                                                                                  ; alt_u_div_13f                     ; work         ;
;             |multiplyUnit:MUL|                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A12|multiplyUnit:MUL                                                                                                                                                                                                                                                                                             ; multiplyUnit                      ; work         ;
;          |alu:A13|                                                                                                                      ; 919.2 (24.8)         ; 883.9 (25.5)                     ; 7.2 (0.7)                                         ; 42.5 (0.0)                       ; 0.0 (0.0)            ; 1728 (33)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 3          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A13                                                                                                                                                                                                                                                                                                              ; alu                               ; work         ;
;             |addUnit:AUS|                                                                                                               ; 33.4 (33.4)          ; 33.0 (33.0)                      ; 1.2 (1.2)                                         ; 1.6 (1.6)                        ; 0.0 (0.0)            ; 62 (62)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A13|addUnit:AUS                                                                                                                                                                                                                                                                                                  ; addUnit                           ; work         ;
;             |divUnit:DIV|                                                                                                               ; 155.0 (0.0)          ; 150.8 (0.0)                      ; 1.1 (0.0)                                         ; 5.3 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A13|divUnit:DIV                                                                                                                                                                                                                                                                                                  ; divUnit                           ; work         ;
;                |lpm_divide:Div0|                                                                                                        ; 155.0 (0.0)          ; 150.8 (0.0)                      ; 1.1 (0.0)                                         ; 5.3 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A13|divUnit:DIV|lpm_divide:Div0                                                                                                                                                                                                                                                                                  ; lpm_divide                        ; work         ;
;                   |lpm_divide_7dm:auto_generated|                                                                                       ; 155.0 (0.0)          ; 150.8 (0.0)                      ; 1.1 (0.0)                                         ; 5.3 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A13|divUnit:DIV|lpm_divide:Div0|lpm_divide_7dm:auto_generated                                                                                                                                                                                                                                                    ; lpm_divide_7dm                    ; work         ;
;                      |sign_div_unsign_dnh:divider|                                                                                      ; 155.0 (0.0)          ; 150.8 (0.0)                      ; 1.1 (0.0)                                         ; 5.3 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A13|divUnit:DIV|lpm_divide:Div0|lpm_divide_7dm:auto_generated|sign_div_unsign_dnh:divider                                                                                                                                                                                                                        ; sign_div_unsign_dnh               ; work         ;
;                         |alt_u_div_03f:divider|                                                                                         ; 155.0 (155.0)        ; 150.8 (150.8)                    ; 1.1 (1.1)                                         ; 5.3 (5.3)                        ; 0.0 (0.0)            ; 297 (297)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A13|divUnit:DIV|lpm_divide:Div0|lpm_divide_7dm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_03f:divider                                                                                                                                                                                                  ; alt_u_div_03f                     ; work         ;
;             |modUnit:MOD|                                                                                                               ; 705.9 (30.0)         ; 674.7 (29.0)                     ; 4.3 (0.0)                                         ; 35.6 (1.0)                       ; 0.0 (0.0)            ; 1336 (64)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A13|modUnit:MOD                                                                                                                                                                                                                                                                                                  ; modUnit                           ; work         ;
;                |lpm_divide:Div0|                                                                                                        ; 676.0 (0.0)          ; 645.7 (0.0)                      ; 4.3 (0.0)                                         ; 34.6 (0.0)                       ; 0.0 (0.0)            ; 1272 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A13|modUnit:MOD|lpm_divide:Div0                                                                                                                                                                                                                                                                                  ; lpm_divide                        ; work         ;
;                   |lpm_divide_8dm:auto_generated|                                                                                       ; 676.0 (0.0)          ; 645.7 (0.0)                      ; 4.3 (0.0)                                         ; 34.6 (0.0)                       ; 0.0 (0.0)            ; 1272 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A13|modUnit:MOD|lpm_divide:Div0|lpm_divide_8dm:auto_generated                                                                                                                                                                                                                                                    ; lpm_divide_8dm                    ; work         ;
;                      |sign_div_unsign_enh:divider|                                                                                      ; 676.0 (0.0)          ; 645.7 (0.0)                      ; 4.3 (0.0)                                         ; 34.6 (0.0)                       ; 0.0 (0.0)            ; 1272 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A13|modUnit:MOD|lpm_divide:Div0|lpm_divide_8dm:auto_generated|sign_div_unsign_enh:divider                                                                                                                                                                                                                        ; sign_div_unsign_enh               ; work         ;
;                         |alt_u_div_13f:divider|                                                                                         ; 676.0 (676.0)        ; 645.7 (645.7)                    ; 4.3 (4.3)                                         ; 34.6 (34.6)                      ; 0.0 (0.0)            ; 1272 (1272)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A13|modUnit:MOD|lpm_divide:Div0|lpm_divide_8dm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_13f:divider                                                                                                                                                                                                  ; alt_u_div_13f                     ; work         ;
;             |multiplyUnit:MUL|                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A13|multiplyUnit:MUL                                                                                                                                                                                                                                                                                             ; multiplyUnit                      ; work         ;
;          |alu:A14|                                                                                                                      ; 919.0 (26.6)         ; 885.0 (26.7)                     ; 7.2 (0.3)                                         ; 41.2 (0.3)                       ; 0.0 (0.0)            ; 1728 (33)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 3          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A14                                                                                                                                                                                                                                                                                                              ; alu                               ; work         ;
;             |addUnit:AUS|                                                                                                               ; 31.8 (31.8)          ; 35.3 (35.3)                      ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A14|addUnit:AUS                                                                                                                                                                                                                                                                                                  ; addUnit                           ; work         ;
;             |divUnit:DIV|                                                                                                               ; 152.3 (0.0)          ; 149.7 (0.0)                      ; 0.0 (0.0)                                         ; 2.6 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A14|divUnit:DIV                                                                                                                                                                                                                                                                                                  ; divUnit                           ; work         ;
;                |lpm_divide:Div0|                                                                                                        ; 152.3 (0.0)          ; 149.7 (0.0)                      ; 0.0 (0.0)                                         ; 2.6 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A14|divUnit:DIV|lpm_divide:Div0                                                                                                                                                                                                                                                                                  ; lpm_divide                        ; work         ;
;                   |lpm_divide_7dm:auto_generated|                                                                                       ; 152.3 (0.0)          ; 149.7 (0.0)                      ; 0.0 (0.0)                                         ; 2.6 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A14|divUnit:DIV|lpm_divide:Div0|lpm_divide_7dm:auto_generated                                                                                                                                                                                                                                                    ; lpm_divide_7dm                    ; work         ;
;                      |sign_div_unsign_dnh:divider|                                                                                      ; 152.3 (0.0)          ; 149.7 (0.0)                      ; 0.0 (0.0)                                         ; 2.6 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A14|divUnit:DIV|lpm_divide:Div0|lpm_divide_7dm:auto_generated|sign_div_unsign_dnh:divider                                                                                                                                                                                                                        ; sign_div_unsign_dnh               ; work         ;
;                         |alt_u_div_03f:divider|                                                                                         ; 152.3 (152.3)        ; 149.7 (149.7)                    ; 0.0 (0.0)                                         ; 2.6 (2.6)                        ; 0.0 (0.0)            ; 297 (297)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A14|divUnit:DIV|lpm_divide:Div0|lpm_divide_7dm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_03f:divider                                                                                                                                                                                                  ; alt_u_div_03f                     ; work         ;
;             |modUnit:MOD|                                                                                                               ; 708.3 (30.0)         ; 673.3 (29.0)                     ; 3.3 (0.0)                                         ; 38.3 (1.0)                       ; 0.0 (0.0)            ; 1336 (64)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A14|modUnit:MOD                                                                                                                                                                                                                                                                                                  ; modUnit                           ; work         ;
;                |lpm_divide:Div0|                                                                                                        ; 678.3 (0.0)          ; 644.3 (0.0)                      ; 3.3 (0.0)                                         ; 37.3 (0.0)                       ; 0.0 (0.0)            ; 1272 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A14|modUnit:MOD|lpm_divide:Div0                                                                                                                                                                                                                                                                                  ; lpm_divide                        ; work         ;
;                   |lpm_divide_8dm:auto_generated|                                                                                       ; 678.3 (0.0)          ; 644.3 (0.0)                      ; 3.3 (0.0)                                         ; 37.3 (0.0)                       ; 0.0 (0.0)            ; 1272 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A14|modUnit:MOD|lpm_divide:Div0|lpm_divide_8dm:auto_generated                                                                                                                                                                                                                                                    ; lpm_divide_8dm                    ; work         ;
;                      |sign_div_unsign_enh:divider|                                                                                      ; 678.3 (0.0)          ; 644.3 (0.0)                      ; 3.3 (0.0)                                         ; 37.3 (0.0)                       ; 0.0 (0.0)            ; 1272 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A14|modUnit:MOD|lpm_divide:Div0|lpm_divide_8dm:auto_generated|sign_div_unsign_enh:divider                                                                                                                                                                                                                        ; sign_div_unsign_enh               ; work         ;
;                         |alt_u_div_13f:divider|                                                                                         ; 678.3 (678.3)        ; 644.3 (644.3)                    ; 3.3 (3.3)                                         ; 37.3 (37.3)                      ; 0.0 (0.0)            ; 1272 (1272)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A14|modUnit:MOD|lpm_divide:Div0|lpm_divide_8dm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_13f:divider                                                                                                                                                                                                  ; alt_u_div_13f                     ; work         ;
;             |multiplyUnit:MUL|                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A14|multiplyUnit:MUL                                                                                                                                                                                                                                                                                             ; multiplyUnit                      ; work         ;
;          |alu:A15|                                                                                                                      ; 918.8 (26.4)         ; 882.0 (25.3)                     ; 4.5 (0.5)                                         ; 41.3 (1.5)                       ; 0.0 (0.0)            ; 1728 (33)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 3          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A15                                                                                                                                                                                                                                                                                                              ; alu                               ; work         ;
;             |addUnit:AUS|                                                                                                               ; 33.3 (33.3)          ; 34.0 (34.0)                      ; 2.0 (2.0)                                         ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 62 (62)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A15|addUnit:AUS                                                                                                                                                                                                                                                                                                  ; addUnit                           ; work         ;
;             |divUnit:DIV|                                                                                                               ; 154.8 (0.0)          ; 150.0 (0.0)                      ; 0.3 (0.0)                                         ; 5.1 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A15|divUnit:DIV                                                                                                                                                                                                                                                                                                  ; divUnit                           ; work         ;
;                |lpm_divide:Div0|                                                                                                        ; 154.8 (0.0)          ; 150.0 (0.0)                      ; 0.3 (0.0)                                         ; 5.1 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A15|divUnit:DIV|lpm_divide:Div0                                                                                                                                                                                                                                                                                  ; lpm_divide                        ; work         ;
;                   |lpm_divide_7dm:auto_generated|                                                                                       ; 154.8 (0.0)          ; 150.0 (0.0)                      ; 0.3 (0.0)                                         ; 5.1 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A15|divUnit:DIV|lpm_divide:Div0|lpm_divide_7dm:auto_generated                                                                                                                                                                                                                                                    ; lpm_divide_7dm                    ; work         ;
;                      |sign_div_unsign_dnh:divider|                                                                                      ; 154.8 (0.0)          ; 150.0 (0.0)                      ; 0.3 (0.0)                                         ; 5.1 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A15|divUnit:DIV|lpm_divide:Div0|lpm_divide_7dm:auto_generated|sign_div_unsign_dnh:divider                                                                                                                                                                                                                        ; sign_div_unsign_dnh               ; work         ;
;                         |alt_u_div_03f:divider|                                                                                         ; 154.8 (154.8)        ; 150.0 (150.0)                    ; 0.3 (0.3)                                         ; 5.1 (5.1)                        ; 0.0 (0.0)            ; 297 (297)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A15|divUnit:DIV|lpm_divide:Div0|lpm_divide_7dm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_03f:divider                                                                                                                                                                                                  ; alt_u_div_03f                     ; work         ;
;             |modUnit:MOD|                                                                                                               ; 704.3 (29.4)         ; 672.7 (28.7)                     ; 1.7 (0.0)                                         ; 33.3 (0.7)                       ; 0.0 (0.0)            ; 1336 (64)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A15|modUnit:MOD                                                                                                                                                                                                                                                                                                  ; modUnit                           ; work         ;
;                |lpm_divide:Div0|                                                                                                        ; 674.6 (0.0)          ; 644.0 (0.0)                      ; 2.0 (0.0)                                         ; 32.6 (0.0)                       ; 0.0 (0.0)            ; 1272 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A15|modUnit:MOD|lpm_divide:Div0                                                                                                                                                                                                                                                                                  ; lpm_divide                        ; work         ;
;                   |lpm_divide_8dm:auto_generated|                                                                                       ; 674.6 (0.0)          ; 644.0 (0.0)                      ; 2.0 (0.0)                                         ; 32.6 (0.0)                       ; 0.0 (0.0)            ; 1272 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A15|modUnit:MOD|lpm_divide:Div0|lpm_divide_8dm:auto_generated                                                                                                                                                                                                                                                    ; lpm_divide_8dm                    ; work         ;
;                      |sign_div_unsign_enh:divider|                                                                                      ; 674.6 (0.0)          ; 644.0 (0.0)                      ; 2.0 (0.0)                                         ; 32.6 (0.0)                       ; 0.0 (0.0)            ; 1272 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A15|modUnit:MOD|lpm_divide:Div0|lpm_divide_8dm:auto_generated|sign_div_unsign_enh:divider                                                                                                                                                                                                                        ; sign_div_unsign_enh               ; work         ;
;                         |alt_u_div_13f:divider|                                                                                         ; 674.6 (674.6)        ; 644.0 (644.0)                    ; 2.0 (2.0)                                         ; 32.6 (32.6)                      ; 0.0 (0.0)            ; 1272 (1272)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A15|modUnit:MOD|lpm_divide:Div0|lpm_divide_8dm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_13f:divider                                                                                                                                                                                                  ; alt_u_div_13f                     ; work         ;
;             |multiplyUnit:MUL|                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A15|multiplyUnit:MUL                                                                                                                                                                                                                                                                                             ; multiplyUnit                      ; work         ;
;          |alu:A2|                                                                                                                       ; 922.3 (27.3)         ; 886.2 (26.8)                     ; 6.3 (0.2)                                         ; 42.5 (0.7)                       ; 0.0 (0.0)            ; 1728 (33)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 3          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A2                                                                                                                                                                                                                                                                                                               ; alu                               ; work         ;
;             |addUnit:AUS|                                                                                                               ; 34.4 (34.4)          ; 34.3 (34.3)                      ; 0.3 (0.3)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 62 (62)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A2|addUnit:AUS                                                                                                                                                                                                                                                                                                   ; addUnit                           ; work         ;
;             |divUnit:DIV|                                                                                                               ; 155.7 (0.0)          ; 151.0 (0.0)                      ; 1.2 (0.0)                                         ; 5.9 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A2|divUnit:DIV                                                                                                                                                                                                                                                                                                   ; divUnit                           ; work         ;
;                |lpm_divide:Div0|                                                                                                        ; 155.7 (0.0)          ; 151.0 (0.0)                      ; 1.2 (0.0)                                         ; 5.9 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A2|divUnit:DIV|lpm_divide:Div0                                                                                                                                                                                                                                                                                   ; lpm_divide                        ; work         ;
;                   |lpm_divide_7dm:auto_generated|                                                                                       ; 155.7 (0.0)          ; 151.0 (0.0)                      ; 1.2 (0.0)                                         ; 5.9 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A2|divUnit:DIV|lpm_divide:Div0|lpm_divide_7dm:auto_generated                                                                                                                                                                                                                                                     ; lpm_divide_7dm                    ; work         ;
;                      |sign_div_unsign_dnh:divider|                                                                                      ; 155.7 (0.0)          ; 151.0 (0.0)                      ; 1.2 (0.0)                                         ; 5.9 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A2|divUnit:DIV|lpm_divide:Div0|lpm_divide_7dm:auto_generated|sign_div_unsign_dnh:divider                                                                                                                                                                                                                         ; sign_div_unsign_dnh               ; work         ;
;                         |alt_u_div_03f:divider|                                                                                         ; 155.7 (155.7)        ; 151.0 (151.0)                    ; 1.2 (1.2)                                         ; 5.9 (5.9)                        ; 0.0 (0.0)            ; 297 (297)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A2|divUnit:DIV|lpm_divide:Div0|lpm_divide_7dm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_03f:divider                                                                                                                                                                                                   ; alt_u_div_03f                     ; work         ;
;             |modUnit:MOD|                                                                                                               ; 704.8 (29.7)         ; 674.0 (29.0)                     ; 4.7 (0.0)                                         ; 35.5 (0.7)                       ; 0.0 (0.0)            ; 1336 (64)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A2|modUnit:MOD                                                                                                                                                                                                                                                                                                   ; modUnit                           ; work         ;
;                |lpm_divide:Div0|                                                                                                        ; 675.1 (0.0)          ; 645.0 (0.0)                      ; 4.7 (0.0)                                         ; 34.8 (0.0)                       ; 0.0 (0.0)            ; 1272 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A2|modUnit:MOD|lpm_divide:Div0                                                                                                                                                                                                                                                                                   ; lpm_divide                        ; work         ;
;                   |lpm_divide_8dm:auto_generated|                                                                                       ; 675.1 (0.0)          ; 645.0 (0.0)                      ; 4.7 (0.0)                                         ; 34.8 (0.0)                       ; 0.0 (0.0)            ; 1272 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A2|modUnit:MOD|lpm_divide:Div0|lpm_divide_8dm:auto_generated                                                                                                                                                                                                                                                     ; lpm_divide_8dm                    ; work         ;
;                      |sign_div_unsign_enh:divider|                                                                                      ; 675.1 (0.0)          ; 645.0 (0.0)                      ; 4.7 (0.0)                                         ; 34.8 (0.0)                       ; 0.0 (0.0)            ; 1272 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A2|modUnit:MOD|lpm_divide:Div0|lpm_divide_8dm:auto_generated|sign_div_unsign_enh:divider                                                                                                                                                                                                                         ; sign_div_unsign_enh               ; work         ;
;                         |alt_u_div_13f:divider|                                                                                         ; 675.1 (675.1)        ; 645.0 (645.0)                    ; 4.7 (4.7)                                         ; 34.8 (34.8)                      ; 0.0 (0.0)            ; 1272 (1272)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A2|modUnit:MOD|lpm_divide:Div0|lpm_divide_8dm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_13f:divider                                                                                                                                                                                                   ; alt_u_div_13f                     ; work         ;
;             |multiplyUnit:MUL|                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A2|multiplyUnit:MUL                                                                                                                                                                                                                                                                                              ; multiplyUnit                      ; work         ;
;          |alu:A3|                                                                                                                       ; 916.5 (25.6)         ; 883.2 (25.3)                     ; 5.8 (0.2)                                         ; 39.1 (0.4)                       ; 0.0 (0.0)            ; 1728 (33)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 3          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A3                                                                                                                                                                                                                                                                                                               ; alu                               ; work         ;
;             |addUnit:AUS|                                                                                                               ; 32.5 (32.5)          ; 35.2 (35.2)                      ; 3.0 (3.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 62 (62)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A3|addUnit:AUS                                                                                                                                                                                                                                                                                                   ; addUnit                           ; work         ;
;             |divUnit:DIV|                                                                                                               ; 152.7 (0.0)          ; 150.5 (0.0)                      ; 1.2 (0.0)                                         ; 3.4 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A3|divUnit:DIV                                                                                                                                                                                                                                                                                                   ; divUnit                           ; work         ;
;                |lpm_divide:Div0|                                                                                                        ; 152.7 (0.0)          ; 150.5 (0.0)                      ; 1.2 (0.0)                                         ; 3.4 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A3|divUnit:DIV|lpm_divide:Div0                                                                                                                                                                                                                                                                                   ; lpm_divide                        ; work         ;
;                   |lpm_divide_7dm:auto_generated|                                                                                       ; 152.7 (0.0)          ; 150.5 (0.0)                      ; 1.2 (0.0)                                         ; 3.4 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A3|divUnit:DIV|lpm_divide:Div0|lpm_divide_7dm:auto_generated                                                                                                                                                                                                                                                     ; lpm_divide_7dm                    ; work         ;
;                      |sign_div_unsign_dnh:divider|                                                                                      ; 152.7 (0.0)          ; 150.5 (0.0)                      ; 1.2 (0.0)                                         ; 3.4 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A3|divUnit:DIV|lpm_divide:Div0|lpm_divide_7dm:auto_generated|sign_div_unsign_dnh:divider                                                                                                                                                                                                                         ; sign_div_unsign_dnh               ; work         ;
;                         |alt_u_div_03f:divider|                                                                                         ; 152.7 (152.7)        ; 150.5 (150.5)                    ; 1.2 (1.2)                                         ; 3.4 (3.4)                        ; 0.0 (0.0)            ; 297 (297)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A3|divUnit:DIV|lpm_divide:Div0|lpm_divide_7dm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_03f:divider                                                                                                                                                                                                   ; alt_u_div_03f                     ; work         ;
;             |modUnit:MOD|                                                                                                               ; 705.7 (29.4)         ; 672.2 (28.7)                     ; 1.5 (0.0)                                         ; 35.1 (0.7)                       ; 0.0 (0.0)            ; 1336 (64)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A3|modUnit:MOD                                                                                                                                                                                                                                                                                                   ; modUnit                           ; work         ;
;                |lpm_divide:Div0|                                                                                                        ; 676.0 (0.0)          ; 643.5 (0.0)                      ; 1.8 (0.0)                                         ; 34.4 (0.0)                       ; 0.0 (0.0)            ; 1272 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A3|modUnit:MOD|lpm_divide:Div0                                                                                                                                                                                                                                                                                   ; lpm_divide                        ; work         ;
;                   |lpm_divide_8dm:auto_generated|                                                                                       ; 676.0 (0.0)          ; 643.5 (0.0)                      ; 1.8 (0.0)                                         ; 34.4 (0.0)                       ; 0.0 (0.0)            ; 1272 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A3|modUnit:MOD|lpm_divide:Div0|lpm_divide_8dm:auto_generated                                                                                                                                                                                                                                                     ; lpm_divide_8dm                    ; work         ;
;                      |sign_div_unsign_enh:divider|                                                                                      ; 676.0 (0.0)          ; 643.5 (0.0)                      ; 1.8 (0.0)                                         ; 34.4 (0.0)                       ; 0.0 (0.0)            ; 1272 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A3|modUnit:MOD|lpm_divide:Div0|lpm_divide_8dm:auto_generated|sign_div_unsign_enh:divider                                                                                                                                                                                                                         ; sign_div_unsign_enh               ; work         ;
;                         |alt_u_div_13f:divider|                                                                                         ; 676.0 (676.0)        ; 643.5 (643.5)                    ; 1.8 (1.8)                                         ; 34.4 (34.4)                      ; 0.0 (0.0)            ; 1272 (1272)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A3|modUnit:MOD|lpm_divide:Div0|lpm_divide_8dm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_13f:divider                                                                                                                                                                                                   ; alt_u_div_13f                     ; work         ;
;             |multiplyUnit:MUL|                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A3|multiplyUnit:MUL                                                                                                                                                                                                                                                                                              ; multiplyUnit                      ; work         ;
;          |alu:A4|                                                                                                                       ; 920.2 (27.8)         ; 887.2 (26.2)                     ; 9.5 (0.0)                                         ; 42.5 (1.7)                       ; 0.0 (0.0)            ; 1728 (33)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 3          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A4                                                                                                                                                                                                                                                                                                               ; alu                               ; work         ;
;             |addUnit:AUS|                                                                                                               ; 31.8 (31.8)          ; 35.7 (35.7)                      ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A4|addUnit:AUS                                                                                                                                                                                                                                                                                                   ; addUnit                           ; work         ;
;             |divUnit:DIV|                                                                                                               ; 154.0 (0.0)          ; 151.7 (0.0)                      ; 2.5 (0.0)                                         ; 4.8 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A4|divUnit:DIV                                                                                                                                                                                                                                                                                                   ; divUnit                           ; work         ;
;                |lpm_divide:Div0|                                                                                                        ; 154.0 (0.0)          ; 151.7 (0.0)                      ; 2.5 (0.0)                                         ; 4.8 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A4|divUnit:DIV|lpm_divide:Div0                                                                                                                                                                                                                                                                                   ; lpm_divide                        ; work         ;
;                   |lpm_divide_7dm:auto_generated|                                                                                       ; 154.0 (0.0)          ; 151.7 (0.0)                      ; 2.5 (0.0)                                         ; 4.8 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A4|divUnit:DIV|lpm_divide:Div0|lpm_divide_7dm:auto_generated                                                                                                                                                                                                                                                     ; lpm_divide_7dm                    ; work         ;
;                      |sign_div_unsign_dnh:divider|                                                                                      ; 154.0 (0.0)          ; 151.7 (0.0)                      ; 2.5 (0.0)                                         ; 4.8 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A4|divUnit:DIV|lpm_divide:Div0|lpm_divide_7dm:auto_generated|sign_div_unsign_dnh:divider                                                                                                                                                                                                                         ; sign_div_unsign_dnh               ; work         ;
;                         |alt_u_div_03f:divider|                                                                                         ; 154.0 (154.0)        ; 151.7 (151.7)                    ; 2.5 (2.5)                                         ; 4.8 (4.8)                        ; 0.0 (0.0)            ; 297 (297)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A4|divUnit:DIV|lpm_divide:Div0|lpm_divide_7dm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_03f:divider                                                                                                                                                                                                   ; alt_u_div_03f                     ; work         ;
;             |modUnit:MOD|                                                                                                               ; 706.5 (29.7)         ; 673.7 (29.0)                     ; 3.2 (0.0)                                         ; 36.0 (0.7)                       ; 0.0 (0.0)            ; 1336 (64)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A4|modUnit:MOD                                                                                                                                                                                                                                                                                                   ; modUnit                           ; work         ;
;                |lpm_divide:Div0|                                                                                                        ; 676.8 (0.0)          ; 644.7 (0.0)                      ; 3.2 (0.0)                                         ; 35.3 (0.0)                       ; 0.0 (0.0)            ; 1272 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A4|modUnit:MOD|lpm_divide:Div0                                                                                                                                                                                                                                                                                   ; lpm_divide                        ; work         ;
;                   |lpm_divide_8dm:auto_generated|                                                                                       ; 676.8 (0.0)          ; 644.7 (0.0)                      ; 3.2 (0.0)                                         ; 35.3 (0.0)                       ; 0.0 (0.0)            ; 1272 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A4|modUnit:MOD|lpm_divide:Div0|lpm_divide_8dm:auto_generated                                                                                                                                                                                                                                                     ; lpm_divide_8dm                    ; work         ;
;                      |sign_div_unsign_enh:divider|                                                                                      ; 676.8 (0.0)          ; 644.7 (0.0)                      ; 3.2 (0.0)                                         ; 35.3 (0.0)                       ; 0.0 (0.0)            ; 1272 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A4|modUnit:MOD|lpm_divide:Div0|lpm_divide_8dm:auto_generated|sign_div_unsign_enh:divider                                                                                                                                                                                                                         ; sign_div_unsign_enh               ; work         ;
;                         |alt_u_div_13f:divider|                                                                                         ; 676.8 (676.8)        ; 644.7 (644.7)                    ; 3.2 (3.2)                                         ; 35.3 (35.3)                      ; 0.0 (0.0)            ; 1272 (1272)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A4|modUnit:MOD|lpm_divide:Div0|lpm_divide_8dm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_13f:divider                                                                                                                                                                                                   ; alt_u_div_13f                     ; work         ;
;             |multiplyUnit:MUL|                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A4|multiplyUnit:MUL                                                                                                                                                                                                                                                                                              ; multiplyUnit                      ; work         ;
;          |alu:A5|                                                                                                                       ; 924.2 (26.2)         ; 884.1 (25.5)                     ; 6.4 (0.7)                                         ; 46.5 (1.3)                       ; 0.0 (0.0)            ; 1728 (33)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 3          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A5                                                                                                                                                                                                                                                                                                               ; alu                               ; work         ;
;             |addUnit:AUS|                                                                                                               ; 33.5 (33.5)          ; 36.0 (36.0)                      ; 3.3 (3.3)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 62 (62)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A5|addUnit:AUS                                                                                                                                                                                                                                                                                                   ; addUnit                           ; work         ;
;             |divUnit:DIV|                                                                                                               ; 154.2 (0.0)          ; 150.3 (0.0)                      ; 1.1 (0.0)                                         ; 5.0 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A5|divUnit:DIV                                                                                                                                                                                                                                                                                                   ; divUnit                           ; work         ;
;                |lpm_divide:Div0|                                                                                                        ; 154.2 (0.0)          ; 150.3 (0.0)                      ; 1.1 (0.0)                                         ; 5.0 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A5|divUnit:DIV|lpm_divide:Div0                                                                                                                                                                                                                                                                                   ; lpm_divide                        ; work         ;
;                   |lpm_divide_7dm:auto_generated|                                                                                       ; 154.2 (0.0)          ; 150.3 (0.0)                      ; 1.1 (0.0)                                         ; 5.0 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A5|divUnit:DIV|lpm_divide:Div0|lpm_divide_7dm:auto_generated                                                                                                                                                                                                                                                     ; lpm_divide_7dm                    ; work         ;
;                      |sign_div_unsign_dnh:divider|                                                                                      ; 154.2 (0.0)          ; 150.3 (0.0)                      ; 1.1 (0.0)                                         ; 5.0 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A5|divUnit:DIV|lpm_divide:Div0|lpm_divide_7dm:auto_generated|sign_div_unsign_dnh:divider                                                                                                                                                                                                                         ; sign_div_unsign_dnh               ; work         ;
;                         |alt_u_div_03f:divider|                                                                                         ; 154.2 (154.2)        ; 150.3 (150.3)                    ; 1.1 (1.1)                                         ; 5.0 (5.0)                        ; 0.0 (0.0)            ; 297 (297)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A5|divUnit:DIV|lpm_divide:Div0|lpm_divide_7dm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_03f:divider                                                                                                                                                                                                   ; alt_u_div_03f                     ; work         ;
;             |modUnit:MOD|                                                                                                               ; 710.3 (30.0)         ; 672.3 (29.0)                     ; 1.3 (0.0)                                         ; 39.3 (1.0)                       ; 0.0 (0.0)            ; 1336 (64)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A5|modUnit:MOD                                                                                                                                                                                                                                                                                                   ; modUnit                           ; work         ;
;                |lpm_divide:Div0|                                                                                                        ; 680.3 (0.0)          ; 643.3 (0.0)                      ; 1.3 (0.0)                                         ; 38.3 (0.0)                       ; 0.0 (0.0)            ; 1272 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A5|modUnit:MOD|lpm_divide:Div0                                                                                                                                                                                                                                                                                   ; lpm_divide                        ; work         ;
;                   |lpm_divide_8dm:auto_generated|                                                                                       ; 680.3 (0.0)          ; 643.3 (0.0)                      ; 1.3 (0.0)                                         ; 38.3 (0.0)                       ; 0.0 (0.0)            ; 1272 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A5|modUnit:MOD|lpm_divide:Div0|lpm_divide_8dm:auto_generated                                                                                                                                                                                                                                                     ; lpm_divide_8dm                    ; work         ;
;                      |sign_div_unsign_enh:divider|                                                                                      ; 680.3 (0.0)          ; 643.3 (0.0)                      ; 1.3 (0.0)                                         ; 38.3 (0.0)                       ; 0.0 (0.0)            ; 1272 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A5|modUnit:MOD|lpm_divide:Div0|lpm_divide_8dm:auto_generated|sign_div_unsign_enh:divider                                                                                                                                                                                                                         ; sign_div_unsign_enh               ; work         ;
;                         |alt_u_div_13f:divider|                                                                                         ; 680.3 (680.3)        ; 643.3 (643.3)                    ; 1.3 (1.3)                                         ; 38.3 (38.3)                      ; 0.0 (0.0)            ; 1272 (1272)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A5|modUnit:MOD|lpm_divide:Div0|lpm_divide_8dm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_13f:divider                                                                                                                                                                                                   ; alt_u_div_13f                     ; work         ;
;             |multiplyUnit:MUL|                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A5|multiplyUnit:MUL                                                                                                                                                                                                                                                                                              ; multiplyUnit                      ; work         ;
;          |alu:A6|                                                                                                                       ; 919.7 (27.3)         ; 884.3 (26.8)                     ; 5.4 (0.0)                                         ; 40.8 (0.5)                       ; 0.0 (0.0)            ; 1728 (33)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 3          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A6                                                                                                                                                                                                                                                                                                               ; alu                               ; work         ;
;             |addUnit:AUS|                                                                                                               ; 32.3 (32.3)          ; 36.0 (36.0)                      ; 4.2 (4.2)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 62 (62)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A6|addUnit:AUS                                                                                                                                                                                                                                                                                                   ; addUnit                           ; work         ;
;             |divUnit:DIV|                                                                                                               ; 154.5 (0.0)          ; 149.8 (0.0)                      ; 0.5 (0.0)                                         ; 5.2 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A6|divUnit:DIV                                                                                                                                                                                                                                                                                                   ; divUnit                           ; work         ;
;                |lpm_divide:Div0|                                                                                                        ; 154.5 (0.0)          ; 149.8 (0.0)                      ; 0.5 (0.0)                                         ; 5.2 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A6|divUnit:DIV|lpm_divide:Div0                                                                                                                                                                                                                                                                                   ; lpm_divide                        ; work         ;
;                   |lpm_divide_7dm:auto_generated|                                                                                       ; 154.5 (0.0)          ; 149.8 (0.0)                      ; 0.5 (0.0)                                         ; 5.2 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A6|divUnit:DIV|lpm_divide:Div0|lpm_divide_7dm:auto_generated                                                                                                                                                                                                                                                     ; lpm_divide_7dm                    ; work         ;
;                      |sign_div_unsign_dnh:divider|                                                                                      ; 154.5 (0.0)          ; 149.8 (0.0)                      ; 0.5 (0.0)                                         ; 5.2 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A6|divUnit:DIV|lpm_divide:Div0|lpm_divide_7dm:auto_generated|sign_div_unsign_dnh:divider                                                                                                                                                                                                                         ; sign_div_unsign_dnh               ; work         ;
;                         |alt_u_div_03f:divider|                                                                                         ; 154.5 (154.5)        ; 149.8 (149.8)                    ; 0.5 (0.5)                                         ; 5.2 (5.2)                        ; 0.0 (0.0)            ; 297 (297)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A6|divUnit:DIV|lpm_divide:Div0|lpm_divide_7dm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_03f:divider                                                                                                                                                                                                   ; alt_u_div_03f                     ; work         ;
;             |modUnit:MOD|                                                                                                               ; 705.4 (29.7)         ; 671.6 (29.0)                     ; 0.9 (0.0)                                         ; 34.8 (0.7)                       ; 0.0 (0.0)            ; 1336 (64)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A6|modUnit:MOD                                                                                                                                                                                                                                                                                                   ; modUnit                           ; work         ;
;                |lpm_divide:Div0|                                                                                                        ; 675.7 (0.0)          ; 642.6 (0.0)                      ; 0.9 (0.0)                                         ; 34.0 (0.0)                       ; 0.0 (0.0)            ; 1272 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A6|modUnit:MOD|lpm_divide:Div0                                                                                                                                                                                                                                                                                   ; lpm_divide                        ; work         ;
;                   |lpm_divide_8dm:auto_generated|                                                                                       ; 675.7 (0.0)          ; 642.6 (0.0)                      ; 0.9 (0.0)                                         ; 34.0 (0.0)                       ; 0.0 (0.0)            ; 1272 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A6|modUnit:MOD|lpm_divide:Div0|lpm_divide_8dm:auto_generated                                                                                                                                                                                                                                                     ; lpm_divide_8dm                    ; work         ;
;                      |sign_div_unsign_enh:divider|                                                                                      ; 675.7 (0.0)          ; 642.6 (0.0)                      ; 0.9 (0.0)                                         ; 34.0 (0.0)                       ; 0.0 (0.0)            ; 1272 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A6|modUnit:MOD|lpm_divide:Div0|lpm_divide_8dm:auto_generated|sign_div_unsign_enh:divider                                                                                                                                                                                                                         ; sign_div_unsign_enh               ; work         ;
;                         |alt_u_div_13f:divider|                                                                                         ; 675.7 (675.7)        ; 642.6 (642.6)                    ; 0.9 (0.9)                                         ; 34.0 (34.0)                      ; 0.0 (0.0)            ; 1272 (1272)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A6|modUnit:MOD|lpm_divide:Div0|lpm_divide_8dm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_13f:divider                                                                                                                                                                                                   ; alt_u_div_13f                     ; work         ;
;             |multiplyUnit:MUL|                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A6|multiplyUnit:MUL                                                                                                                                                                                                                                                                                              ; multiplyUnit                      ; work         ;
;          |alu:A7|                                                                                                                       ; 923.6 (25.4)         ; 883.6 (26.2)                     ; 5.1 (1.3)                                         ; 45.1 (0.5)                       ; 0.0 (0.0)            ; 1728 (33)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 3          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A7                                                                                                                                                                                                                                                                                                               ; alu                               ; work         ;
;             |addUnit:AUS|                                                                                                               ; 31.5 (31.5)          ; 33.4 (33.4)                      ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A7|addUnit:AUS                                                                                                                                                                                                                                                                                                   ; addUnit                           ; work         ;
;             |divUnit:DIV|                                                                                                               ; 154.2 (0.0)          ; 151.2 (0.0)                      ; 1.0 (0.0)                                         ; 4.1 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A7|divUnit:DIV                                                                                                                                                                                                                                                                                                   ; divUnit                           ; work         ;
;                |lpm_divide:Div0|                                                                                                        ; 154.2 (0.0)          ; 151.2 (0.0)                      ; 1.0 (0.0)                                         ; 4.1 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A7|divUnit:DIV|lpm_divide:Div0                                                                                                                                                                                                                                                                                   ; lpm_divide                        ; work         ;
;                   |lpm_divide_7dm:auto_generated|                                                                                       ; 154.2 (0.0)          ; 151.2 (0.0)                      ; 1.0 (0.0)                                         ; 4.1 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A7|divUnit:DIV|lpm_divide:Div0|lpm_divide_7dm:auto_generated                                                                                                                                                                                                                                                     ; lpm_divide_7dm                    ; work         ;
;                      |sign_div_unsign_dnh:divider|                                                                                      ; 154.2 (0.0)          ; 151.2 (0.0)                      ; 1.0 (0.0)                                         ; 4.1 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A7|divUnit:DIV|lpm_divide:Div0|lpm_divide_7dm:auto_generated|sign_div_unsign_dnh:divider                                                                                                                                                                                                                         ; sign_div_unsign_dnh               ; work         ;
;                         |alt_u_div_03f:divider|                                                                                         ; 154.2 (154.2)        ; 151.2 (151.2)                    ; 1.0 (1.0)                                         ; 4.1 (4.1)                        ; 0.0 (0.0)            ; 297 (297)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A7|divUnit:DIV|lpm_divide:Div0|lpm_divide_7dm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_03f:divider                                                                                                                                                                                                   ; alt_u_div_03f                     ; work         ;
;             |modUnit:MOD|                                                                                                               ; 712.5 (29.7)         ; 672.8 (28.7)                     ; 0.8 (0.0)                                         ; 40.5 (1.0)                       ; 0.0 (0.0)            ; 1336 (64)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A7|modUnit:MOD                                                                                                                                                                                                                                                                                                   ; modUnit                           ; work         ;
;                |lpm_divide:Div0|                                                                                                        ; 682.5 (0.0)          ; 644.2 (0.0)                      ; 1.2 (0.0)                                         ; 39.5 (0.0)                       ; 0.0 (0.0)            ; 1272 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A7|modUnit:MOD|lpm_divide:Div0                                                                                                                                                                                                                                                                                   ; lpm_divide                        ; work         ;
;                   |lpm_divide_8dm:auto_generated|                                                                                       ; 682.5 (0.0)          ; 644.2 (0.0)                      ; 1.2 (0.0)                                         ; 39.5 (0.0)                       ; 0.0 (0.0)            ; 1272 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A7|modUnit:MOD|lpm_divide:Div0|lpm_divide_8dm:auto_generated                                                                                                                                                                                                                                                     ; lpm_divide_8dm                    ; work         ;
;                      |sign_div_unsign_enh:divider|                                                                                      ; 682.5 (0.0)          ; 644.2 (0.0)                      ; 1.2 (0.0)                                         ; 39.5 (0.0)                       ; 0.0 (0.0)            ; 1272 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A7|modUnit:MOD|lpm_divide:Div0|lpm_divide_8dm:auto_generated|sign_div_unsign_enh:divider                                                                                                                                                                                                                         ; sign_div_unsign_enh               ; work         ;
;                         |alt_u_div_13f:divider|                                                                                         ; 682.5 (682.5)        ; 644.2 (644.2)                    ; 1.2 (1.2)                                         ; 39.5 (39.5)                      ; 0.0 (0.0)            ; 1272 (1272)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A7|modUnit:MOD|lpm_divide:Div0|lpm_divide_8dm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_13f:divider                                                                                                                                                                                                   ; alt_u_div_13f                     ; work         ;
;             |multiplyUnit:MUL|                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A7|multiplyUnit:MUL                                                                                                                                                                                                                                                                                              ; multiplyUnit                      ; work         ;
;          |alu:A8|                                                                                                                       ; 924.1 (26.2)         ; 885.5 (26.0)                     ; 7.7 (0.5)                                         ; 46.3 (0.7)                       ; 0.0 (0.0)            ; 1728 (33)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 3          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A8                                                                                                                                                                                                                                                                                                               ; alu                               ; work         ;
;             |addUnit:AUS|                                                                                                               ; 32.7 (32.7)          ; 36.0 (36.0)                      ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A8|addUnit:AUS                                                                                                                                                                                                                                                                                                   ; addUnit                           ; work         ;
;             |divUnit:DIV|                                                                                                               ; 152.9 (0.0)          ; 151.2 (0.0)                      ; 1.8 (0.0)                                         ; 3.6 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A8|divUnit:DIV                                                                                                                                                                                                                                                                                                   ; divUnit                           ; work         ;
;                |lpm_divide:Div0|                                                                                                        ; 152.9 (0.0)          ; 151.2 (0.0)                      ; 1.8 (0.0)                                         ; 3.6 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A8|divUnit:DIV|lpm_divide:Div0                                                                                                                                                                                                                                                                                   ; lpm_divide                        ; work         ;
;                   |lpm_divide_7dm:auto_generated|                                                                                       ; 152.9 (0.0)          ; 151.2 (0.0)                      ; 1.8 (0.0)                                         ; 3.6 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A8|divUnit:DIV|lpm_divide:Div0|lpm_divide_7dm:auto_generated                                                                                                                                                                                                                                                     ; lpm_divide_7dm                    ; work         ;
;                      |sign_div_unsign_dnh:divider|                                                                                      ; 152.9 (0.0)          ; 151.2 (0.0)                      ; 1.8 (0.0)                                         ; 3.6 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A8|divUnit:DIV|lpm_divide:Div0|lpm_divide_7dm:auto_generated|sign_div_unsign_dnh:divider                                                                                                                                                                                                                         ; sign_div_unsign_dnh               ; work         ;
;                         |alt_u_div_03f:divider|                                                                                         ; 152.9 (152.9)        ; 151.2 (151.2)                    ; 1.8 (1.8)                                         ; 3.6 (3.6)                        ; 0.0 (0.0)            ; 297 (297)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A8|divUnit:DIV|lpm_divide:Div0|lpm_divide_7dm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_03f:divider                                                                                                                                                                                                   ; alt_u_div_03f                     ; work         ;
;             |modUnit:MOD|                                                                                                               ; 712.3 (29.7)         ; 672.3 (29.0)                     ; 2.0 (0.0)                                         ; 42.0 (0.7)                       ; 0.0 (0.0)            ; 1336 (64)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A8|modUnit:MOD                                                                                                                                                                                                                                                                                                   ; modUnit                           ; work         ;
;                |lpm_divide:Div0|                                                                                                        ; 682.6 (0.0)          ; 643.3 (0.0)                      ; 2.0 (0.0)                                         ; 41.2 (0.0)                       ; 0.0 (0.0)            ; 1272 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A8|modUnit:MOD|lpm_divide:Div0                                                                                                                                                                                                                                                                                   ; lpm_divide                        ; work         ;
;                   |lpm_divide_8dm:auto_generated|                                                                                       ; 682.6 (0.0)          ; 643.3 (0.0)                      ; 2.0 (0.0)                                         ; 41.2 (0.0)                       ; 0.0 (0.0)            ; 1272 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A8|modUnit:MOD|lpm_divide:Div0|lpm_divide_8dm:auto_generated                                                                                                                                                                                                                                                     ; lpm_divide_8dm                    ; work         ;
;                      |sign_div_unsign_enh:divider|                                                                                      ; 682.6 (0.0)          ; 643.3 (0.0)                      ; 2.0 (0.0)                                         ; 41.2 (0.0)                       ; 0.0 (0.0)            ; 1272 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A8|modUnit:MOD|lpm_divide:Div0|lpm_divide_8dm:auto_generated|sign_div_unsign_enh:divider                                                                                                                                                                                                                         ; sign_div_unsign_enh               ; work         ;
;                         |alt_u_div_13f:divider|                                                                                         ; 682.6 (682.6)        ; 643.3 (643.3)                    ; 2.0 (2.0)                                         ; 41.2 (41.2)                      ; 0.0 (0.0)            ; 1272 (1272)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A8|modUnit:MOD|lpm_divide:Div0|lpm_divide_8dm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_13f:divider                                                                                                                                                                                                   ; alt_u_div_13f                     ; work         ;
;             |multiplyUnit:MUL|                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A8|multiplyUnit:MUL                                                                                                                                                                                                                                                                                              ; multiplyUnit                      ; work         ;
;          |alu:A9|                                                                                                                       ; 923.2 (24.8)         ; 883.2 (26.0)                     ; 5.2 (1.7)                                         ; 45.2 (0.5)                       ; 0.0 (0.0)            ; 1728 (33)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 3          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A9                                                                                                                                                                                                                                                                                                               ; alu                               ; work         ;
;             |addUnit:AUS|                                                                                                               ; 34.0 (34.0)          ; 33.5 (33.5)                      ; 1.3 (1.3)                                         ; 1.8 (1.8)                        ; 0.0 (0.0)            ; 62 (62)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A9|addUnit:AUS                                                                                                                                                                                                                                                                                                   ; addUnit                           ; work         ;
;             |divUnit:DIV|                                                                                                               ; 155.7 (0.0)          ; 150.0 (0.0)                      ; 0.0 (0.0)                                         ; 5.7 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A9|divUnit:DIV                                                                                                                                                                                                                                                                                                   ; divUnit                           ; work         ;
;                |lpm_divide:Div0|                                                                                                        ; 155.7 (0.0)          ; 150.0 (0.0)                      ; 0.0 (0.0)                                         ; 5.7 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A9|divUnit:DIV|lpm_divide:Div0                                                                                                                                                                                                                                                                                   ; lpm_divide                        ; work         ;
;                   |lpm_divide_7dm:auto_generated|                                                                                       ; 155.7 (0.0)          ; 150.0 (0.0)                      ; 0.0 (0.0)                                         ; 5.7 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A9|divUnit:DIV|lpm_divide:Div0|lpm_divide_7dm:auto_generated                                                                                                                                                                                                                                                     ; lpm_divide_7dm                    ; work         ;
;                      |sign_div_unsign_dnh:divider|                                                                                      ; 155.7 (0.0)          ; 150.0 (0.0)                      ; 0.0 (0.0)                                         ; 5.7 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A9|divUnit:DIV|lpm_divide:Div0|lpm_divide_7dm:auto_generated|sign_div_unsign_dnh:divider                                                                                                                                                                                                                         ; sign_div_unsign_dnh               ; work         ;
;                         |alt_u_div_03f:divider|                                                                                         ; 155.7 (155.7)        ; 150.0 (150.0)                    ; 0.0 (0.0)                                         ; 5.7 (5.7)                        ; 0.0 (0.0)            ; 297 (297)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A9|divUnit:DIV|lpm_divide:Div0|lpm_divide_7dm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_03f:divider                                                                                                                                                                                                   ; alt_u_div_03f                     ; work         ;
;             |modUnit:MOD|                                                                                                               ; 708.6 (30.0)         ; 673.7 (29.0)                     ; 2.3 (0.0)                                         ; 37.3 (1.0)                       ; 0.0 (0.0)            ; 1336 (64)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A9|modUnit:MOD                                                                                                                                                                                                                                                                                                   ; modUnit                           ; work         ;
;                |lpm_divide:Div0|                                                                                                        ; 678.7 (0.0)          ; 644.7 (0.0)                      ; 2.3 (0.0)                                         ; 36.3 (0.0)                       ; 0.0 (0.0)            ; 1272 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A9|modUnit:MOD|lpm_divide:Div0                                                                                                                                                                                                                                                                                   ; lpm_divide                        ; work         ;
;                   |lpm_divide_8dm:auto_generated|                                                                                       ; 678.7 (0.0)          ; 644.7 (0.0)                      ; 2.3 (0.0)                                         ; 36.3 (0.0)                       ; 0.0 (0.0)            ; 1272 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A9|modUnit:MOD|lpm_divide:Div0|lpm_divide_8dm:auto_generated                                                                                                                                                                                                                                                     ; lpm_divide_8dm                    ; work         ;
;                      |sign_div_unsign_enh:divider|                                                                                      ; 678.7 (0.0)          ; 644.7 (0.0)                      ; 2.3 (0.0)                                         ; 36.3 (0.0)                       ; 0.0 (0.0)            ; 1272 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A9|modUnit:MOD|lpm_divide:Div0|lpm_divide_8dm:auto_generated|sign_div_unsign_enh:divider                                                                                                                                                                                                                         ; sign_div_unsign_enh               ; work         ;
;                         |alt_u_div_13f:divider|                                                                                         ; 678.7 (678.7)        ; 644.7 (644.7)                    ; 2.3 (2.3)                                         ; 36.3 (36.3)                      ; 0.0 (0.0)            ; 1272 (1272)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A9|modUnit:MOD|lpm_divide:Div0|lpm_divide_8dm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_13f:divider                                                                                                                                                                                                   ; alt_u_div_13f                     ; work         ;
;             |multiplyUnit:MUL|                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|alu:A9|multiplyUnit:MUL                                                                                                                                                                                                                                                                                              ; multiplyUnit                      ; work         ;
;          |mux_2_to_1_32_vec:M2|                                                                                                         ; 222.5 (222.5)        ; 238.6 (238.6)                    ; 17.8 (17.8)                                       ; 1.7 (1.7)                        ; 0.0 (0.0)            ; 512 (512)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|mux_2_to_1_32_vec:M2                                                                                                                                                                                                                                                                                                 ; mux_2_to_1_32_vec                 ; work         ;
;          |mux_2_to_1_32_vec:M3|                                                                                                         ; 130.0 (130.0)        ; 185.3 (185.3)                    ; 56.1 (56.1)                                       ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 512 (512)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|mux_2_to_1_32_vec:M3                                                                                                                                                                                                                                                                                                 ; mux_2_to_1_32_vec                 ; work         ;
;          |mux_2_to_1_4:M0|                                                                                                              ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|mux_2_to_1_4:M0                                                                                                                                                                                                                                                                                                      ; mux_2_to_1_4                      ; work         ;
;          |mux_2_to_1_4:M1|                                                                                                              ; 1.8 (1.8)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|mux_2_to_1_4:M1                                                                                                                                                                                                                                                                                                      ; mux_2_to_1_4                      ; work         ;
;          |plus_n:P4|                                                                                                                    ; 14.0 (14.0)          ; 14.0 (14.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|cpu:CPU|plus_n:P4                                                                                                                                                                                                                                                                                                            ; plus_n                            ; work         ;
;       |mem_control:MEM|                                                                                                                 ; 685.4 (92.5)         ; 765.0 (92.5)                     ; 79.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 977 (193)           ; 884 (0)                   ; 0 (0)         ; 2048000           ; 256   ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM                                                                                                                                                                                                                                                                                                              ; mem_control                       ; work         ;
;          |ram:ram0|                                                                                                                     ; 36.8 (0.0)           ; 41.5 (0.0)                       ; 4.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 54 (0)                    ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram0                                                                                                                                                                                                                                                                                                     ; ram                               ; work         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 36.8 (0.0)           ; 41.5 (0.0)                       ; 4.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 54 (0)                    ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram0|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                     ; altsyncram                        ; work         ;
;                |altsyncram_t5r1:auto_generated|                                                                                         ; 36.8 (0.0)           ; 41.5 (0.0)                       ; 4.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 54 (0)                    ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram0|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated                                                                                                                                                                                                                                      ; altsyncram_t5r1                   ; work         ;
;                   |altsyncram_1jh2:altsyncram1|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram0|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1                                                                                                                                                                                                          ; altsyncram_1jh2                   ; work         ;
;                   |sld_mod_ram_rom:mgl_prim2|                                                                                           ; 36.8 (24.0)          ; 41.5 (27.7)                      ; 4.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (29)             ; 54 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram0|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                            ; sld_mod_ram_rom                   ; work         ;
;                      |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                               ; 12.8 (12.8)          ; 13.8 (13.8)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram0|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                         ; sld_rom_sr                        ; work         ;
;          |ram:ram1|                                                                                                                     ; 37.8 (0.0)           ; 41.5 (0.0)                       ; 3.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 55 (0)                    ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram1                                                                                                                                                                                                                                                                                                     ; ram                               ; work         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 37.8 (0.0)           ; 41.5 (0.0)                       ; 3.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 55 (0)                    ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram1|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                     ; altsyncram                        ; work         ;
;                |altsyncram_t5r1:auto_generated|                                                                                         ; 37.8 (0.0)           ; 41.5 (0.0)                       ; 3.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 55 (0)                    ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram1|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated                                                                                                                                                                                                                                      ; altsyncram_t5r1                   ; work         ;
;                   |altsyncram_1jh2:altsyncram1|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram1|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1                                                                                                                                                                                                          ; altsyncram_1jh2                   ; work         ;
;                   |sld_mod_ram_rom:mgl_prim2|                                                                                           ; 37.8 (24.5)          ; 41.5 (27.8)                      ; 3.7 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (29)             ; 55 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram1|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                            ; sld_mod_ram_rom                   ; work         ;
;                      |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                               ; 13.3 (13.3)          ; 13.7 (13.7)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram1|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                         ; sld_rom_sr                        ; work         ;
;          |ram:ram10|                                                                                                                    ; 37.0 (0.0)           ; 40.5 (0.0)                       ; 3.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 55 (0)                    ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram10                                                                                                                                                                                                                                                                                                    ; ram                               ; work         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 37.0 (0.0)           ; 40.5 (0.0)                       ; 3.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 55 (0)                    ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram10|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                    ; altsyncram                        ; work         ;
;                |altsyncram_t5r1:auto_generated|                                                                                         ; 37.0 (0.0)           ; 40.5 (0.0)                       ; 3.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 55 (0)                    ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram10|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated                                                                                                                                                                                                                                     ; altsyncram_t5r1                   ; work         ;
;                   |altsyncram_1jh2:altsyncram1|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram10|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1                                                                                                                                                                                                         ; altsyncram_1jh2                   ; work         ;
;                   |sld_mod_ram_rom:mgl_prim2|                                                                                           ; 37.0 (24.3)          ; 40.5 (27.5)                      ; 3.5 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (29)             ; 55 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram10|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                           ; sld_mod_ram_rom                   ; work         ;
;                      |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                               ; 12.7 (12.7)          ; 13.0 (13.0)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram10|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                        ; sld_rom_sr                        ; work         ;
;          |ram:ram11|                                                                                                                    ; 36.8 (0.0)           ; 44.0 (0.0)                       ; 7.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 55 (0)                    ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram11                                                                                                                                                                                                                                                                                                    ; ram                               ; work         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 36.8 (0.0)           ; 44.0 (0.0)                       ; 7.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 55 (0)                    ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram11|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                    ; altsyncram                        ; work         ;
;                |altsyncram_t5r1:auto_generated|                                                                                         ; 36.8 (0.0)           ; 44.0 (0.0)                       ; 7.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 55 (0)                    ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram11|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated                                                                                                                                                                                                                                     ; altsyncram_t5r1                   ; work         ;
;                   |altsyncram_1jh2:altsyncram1|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram11|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1                                                                                                                                                                                                         ; altsyncram_1jh2                   ; work         ;
;                   |sld_mod_ram_rom:mgl_prim2|                                                                                           ; 36.8 (24.2)          ; 44.0 (30.2)                      ; 7.2 (6.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (29)             ; 55 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram11|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                           ; sld_mod_ram_rom                   ; work         ;
;                      |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                               ; 12.7 (12.7)          ; 13.8 (13.8)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram11|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                        ; sld_rom_sr                        ; work         ;
;          |ram:ram12|                                                                                                                    ; 35.8 (0.0)           ; 42.0 (0.0)                       ; 6.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 55 (0)                    ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram12                                                                                                                                                                                                                                                                                                    ; ram                               ; work         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 35.8 (0.0)           ; 42.0 (0.0)                       ; 6.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 55 (0)                    ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram12|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                    ; altsyncram                        ; work         ;
;                |altsyncram_t5r1:auto_generated|                                                                                         ; 35.8 (0.0)           ; 42.0 (0.0)                       ; 6.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 55 (0)                    ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram12|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated                                                                                                                                                                                                                                     ; altsyncram_t5r1                   ; work         ;
;                   |altsyncram_1jh2:altsyncram1|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram12|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1                                                                                                                                                                                                         ; altsyncram_1jh2                   ; work         ;
;                   |sld_mod_ram_rom:mgl_prim2|                                                                                           ; 35.8 (23.5)          ; 42.0 (28.0)                      ; 6.2 (4.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (29)             ; 55 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram12|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                           ; sld_mod_ram_rom                   ; work         ;
;                      |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                               ; 12.3 (12.3)          ; 14.0 (14.0)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram12|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                        ; sld_rom_sr                        ; work         ;
;          |ram:ram13|                                                                                                                    ; 37.3 (0.0)           ; 41.5 (0.0)                       ; 4.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 55 (0)                    ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram13                                                                                                                                                                                                                                                                                                    ; ram                               ; work         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 37.3 (0.0)           ; 41.5 (0.0)                       ; 4.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 55 (0)                    ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram13|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                    ; altsyncram                        ; work         ;
;                |altsyncram_t5r1:auto_generated|                                                                                         ; 37.3 (0.0)           ; 41.5 (0.0)                       ; 4.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 55 (0)                    ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram13|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated                                                                                                                                                                                                                                     ; altsyncram_t5r1                   ; work         ;
;                   |altsyncram_1jh2:altsyncram1|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram13|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1                                                                                                                                                                                                         ; altsyncram_1jh2                   ; work         ;
;                   |sld_mod_ram_rom:mgl_prim2|                                                                                           ; 37.3 (24.5)          ; 41.5 (28.0)                      ; 4.2 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (29)             ; 55 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram13|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                           ; sld_mod_ram_rom                   ; work         ;
;                      |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                               ; 12.8 (12.8)          ; 13.5 (13.5)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram13|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                        ; sld_rom_sr                        ; work         ;
;          |ram:ram14|                                                                                                                    ; 36.7 (0.0)           ; 41.0 (0.0)                       ; 4.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 56 (0)                    ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram14                                                                                                                                                                                                                                                                                                    ; ram                               ; work         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 36.7 (0.0)           ; 41.0 (0.0)                       ; 4.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 56 (0)                    ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram14|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                    ; altsyncram                        ; work         ;
;                |altsyncram_t5r1:auto_generated|                                                                                         ; 36.7 (0.0)           ; 41.0 (0.0)                       ; 4.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 56 (0)                    ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram14|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated                                                                                                                                                                                                                                     ; altsyncram_t5r1                   ; work         ;
;                   |altsyncram_1jh2:altsyncram1|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram14|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1                                                                                                                                                                                                         ; altsyncram_1jh2                   ; work         ;
;                   |sld_mod_ram_rom:mgl_prim2|                                                                                           ; 36.7 (24.0)          ; 41.0 (27.8)                      ; 4.3 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (29)             ; 56 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram14|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                           ; sld_mod_ram_rom                   ; work         ;
;                      |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                               ; 12.7 (12.7)          ; 13.2 (13.2)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram14|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                        ; sld_rom_sr                        ; work         ;
;          |ram:ram15|                                                                                                                    ; 37.0 (0.0)           ; 43.5 (0.0)                       ; 6.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 57 (0)                    ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram15                                                                                                                                                                                                                                                                                                    ; ram                               ; work         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 37.0 (0.0)           ; 43.5 (0.0)                       ; 6.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 57 (0)                    ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram15|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                    ; altsyncram                        ; work         ;
;                |altsyncram_t5r1:auto_generated|                                                                                         ; 37.0 (0.0)           ; 43.5 (0.0)                       ; 6.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 57 (0)                    ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram15|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated                                                                                                                                                                                                                                     ; altsyncram_t5r1                   ; work         ;
;                   |altsyncram_1jh2:altsyncram1|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram15|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1                                                                                                                                                                                                         ; altsyncram_1jh2                   ; work         ;
;                   |sld_mod_ram_rom:mgl_prim2|                                                                                           ; 37.0 (24.5)          ; 43.5 (30.5)                      ; 6.5 (6.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (29)             ; 57 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram15|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                           ; sld_mod_ram_rom                   ; work         ;
;                      |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                               ; 12.5 (12.5)          ; 13.0 (13.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram15|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                        ; sld_rom_sr                        ; work         ;
;          |ram:ram2|                                                                                                                     ; 37.0 (0.0)           ; 42.0 (0.0)                       ; 5.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 55 (0)                    ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram2                                                                                                                                                                                                                                                                                                     ; ram                               ; work         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 37.0 (0.0)           ; 42.0 (0.0)                       ; 5.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 55 (0)                    ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram2|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                     ; altsyncram                        ; work         ;
;                |altsyncram_t5r1:auto_generated|                                                                                         ; 37.0 (0.0)           ; 42.0 (0.0)                       ; 5.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 55 (0)                    ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram2|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated                                                                                                                                                                                                                                      ; altsyncram_t5r1                   ; work         ;
;                   |altsyncram_1jh2:altsyncram1|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram2|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1                                                                                                                                                                                                          ; altsyncram_1jh2                   ; work         ;
;                   |sld_mod_ram_rom:mgl_prim2|                                                                                           ; 37.0 (24.3)          ; 42.0 (28.0)                      ; 5.0 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (29)             ; 55 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram2|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                            ; sld_mod_ram_rom                   ; work         ;
;                      |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                               ; 12.7 (12.7)          ; 14.0 (14.0)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram2|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                         ; sld_rom_sr                        ; work         ;
;          |ram:ram3|                                                                                                                     ; 38.0 (0.0)           ; 42.0 (0.0)                       ; 4.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 56 (0)                    ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram3                                                                                                                                                                                                                                                                                                     ; ram                               ; work         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 38.0 (0.0)           ; 42.0 (0.0)                       ; 4.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 56 (0)                    ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                     ; altsyncram                        ; work         ;
;                |altsyncram_t5r1:auto_generated|                                                                                         ; 38.0 (0.0)           ; 42.0 (0.0)                       ; 4.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 56 (0)                    ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated                                                                                                                                                                                                                                      ; altsyncram_t5r1                   ; work         ;
;                   |altsyncram_1jh2:altsyncram1|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1                                                                                                                                                                                                          ; altsyncram_1jh2                   ; work         ;
;                   |sld_mod_ram_rom:mgl_prim2|                                                                                           ; 38.0 (24.5)          ; 42.0 (28.0)                      ; 4.0 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (29)             ; 56 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                            ; sld_mod_ram_rom                   ; work         ;
;                      |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                               ; 13.5 (13.5)          ; 14.0 (14.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                         ; sld_rom_sr                        ; work         ;
;          |ram:ram4|                                                                                                                     ; 37.0 (0.0)           ; 40.5 (0.0)                       ; 3.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 55 (0)                    ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram4                                                                                                                                                                                                                                                                                                     ; ram                               ; work         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 37.0 (0.0)           ; 40.5 (0.0)                       ; 3.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 55 (0)                    ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram4|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                     ; altsyncram                        ; work         ;
;                |altsyncram_t5r1:auto_generated|                                                                                         ; 37.0 (0.0)           ; 40.5 (0.0)                       ; 3.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 55 (0)                    ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram4|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated                                                                                                                                                                                                                                      ; altsyncram_t5r1                   ; work         ;
;                   |altsyncram_1jh2:altsyncram1|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram4|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1                                                                                                                                                                                                          ; altsyncram_1jh2                   ; work         ;
;                   |sld_mod_ram_rom:mgl_prim2|                                                                                           ; 37.0 (24.3)          ; 40.5 (27.8)                      ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (29)             ; 55 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram4|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                            ; sld_mod_ram_rom                   ; work         ;
;                      |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                               ; 12.7 (12.7)          ; 12.7 (12.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram4|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                         ; sld_rom_sr                        ; work         ;
;          |ram:ram5|                                                                                                                     ; 37.0 (0.0)           ; 42.5 (0.0)                       ; 5.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 56 (0)                    ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram5                                                                                                                                                                                                                                                                                                     ; ram                               ; work         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 37.0 (0.0)           ; 42.5 (0.0)                       ; 5.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 56 (0)                    ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram5|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                     ; altsyncram                        ; work         ;
;                |altsyncram_t5r1:auto_generated|                                                                                         ; 37.0 (0.0)           ; 42.5 (0.0)                       ; 5.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 56 (0)                    ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram5|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated                                                                                                                                                                                                                                      ; altsyncram_t5r1                   ; work         ;
;                   |altsyncram_1jh2:altsyncram1|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram5|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1                                                                                                                                                                                                          ; altsyncram_1jh2                   ; work         ;
;                   |sld_mod_ram_rom:mgl_prim2|                                                                                           ; 37.0 (24.3)          ; 42.5 (28.0)                      ; 5.5 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (29)             ; 56 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram5|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                            ; sld_mod_ram_rom                   ; work         ;
;                      |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                               ; 12.7 (12.7)          ; 14.5 (14.5)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram5|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                         ; sld_rom_sr                        ; work         ;
;          |ram:ram6|                                                                                                                     ; 36.7 (0.0)           ; 42.5 (0.0)                       ; 5.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 57 (0)                    ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram6                                                                                                                                                                                                                                                                                                     ; ram                               ; work         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 36.7 (0.0)           ; 42.5 (0.0)                       ; 5.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 57 (0)                    ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram6|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                     ; altsyncram                        ; work         ;
;                |altsyncram_t5r1:auto_generated|                                                                                         ; 36.7 (0.0)           ; 42.5 (0.0)                       ; 5.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 57 (0)                    ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram6|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated                                                                                                                                                                                                                                      ; altsyncram_t5r1                   ; work         ;
;                   |altsyncram_1jh2:altsyncram1|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram6|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1                                                                                                                                                                                                          ; altsyncram_1jh2                   ; work         ;
;                   |sld_mod_ram_rom:mgl_prim2|                                                                                           ; 36.7 (24.5)          ; 42.5 (28.5)                      ; 5.8 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (29)             ; 57 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram6|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                            ; sld_mod_ram_rom                   ; work         ;
;                      |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                               ; 12.2 (12.2)          ; 14.0 (14.0)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram6|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                         ; sld_rom_sr                        ; work         ;
;          |ram:ram7|                                                                                                                     ; 37.5 (0.0)           ; 42.5 (0.0)                       ; 5.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 54 (0)                    ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram7                                                                                                                                                                                                                                                                                                     ; ram                               ; work         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 37.5 (0.0)           ; 42.5 (0.0)                       ; 5.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 54 (0)                    ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                     ; altsyncram                        ; work         ;
;                |altsyncram_t5r1:auto_generated|                                                                                         ; 37.5 (0.0)           ; 42.5 (0.0)                       ; 5.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 54 (0)                    ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated                                                                                                                                                                                                                                      ; altsyncram_t5r1                   ; work         ;
;                   |altsyncram_1jh2:altsyncram1|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1                                                                                                                                                                                                          ; altsyncram_1jh2                   ; work         ;
;                   |sld_mod_ram_rom:mgl_prim2|                                                                                           ; 37.5 (24.7)          ; 42.5 (28.0)                      ; 5.0 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (29)             ; 54 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                            ; sld_mod_ram_rom                   ; work         ;
;                      |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                               ; 12.8 (12.8)          ; 14.5 (14.5)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                         ; sld_rom_sr                        ; work         ;
;          |ram:ram8|                                                                                                                     ; 36.8 (0.0)           ; 43.0 (0.0)                       ; 6.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 54 (0)                    ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram8                                                                                                                                                                                                                                                                                                     ; ram                               ; work         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 36.8 (0.0)           ; 43.0 (0.0)                       ; 6.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 54 (0)                    ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                     ; altsyncram                        ; work         ;
;                |altsyncram_t5r1:auto_generated|                                                                                         ; 36.8 (0.0)           ; 43.0 (0.0)                       ; 6.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 54 (0)                    ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated                                                                                                                                                                                                                                      ; altsyncram_t5r1                   ; work         ;
;                   |altsyncram_1jh2:altsyncram1|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1                                                                                                                                                                                                          ; altsyncram_1jh2                   ; work         ;
;                   |sld_mod_ram_rom:mgl_prim2|                                                                                           ; 36.8 (23.8)          ; 43.0 (28.0)                      ; 6.2 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (29)             ; 54 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                            ; sld_mod_ram_rom                   ; work         ;
;                      |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                               ; 13.0 (13.0)          ; 15.0 (15.0)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                         ; sld_rom_sr                        ; work         ;
;          |ram:ram9|                                                                                                                     ; 37.5 (0.0)           ; 42.0 (0.0)                       ; 4.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 55 (0)                    ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram9                                                                                                                                                                                                                                                                                                     ; ram                               ; work         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 37.5 (0.0)           ; 42.0 (0.0)                       ; 4.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 55 (0)                    ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                     ; altsyncram                        ; work         ;
;                |altsyncram_t5r1:auto_generated|                                                                                         ; 37.5 (0.0)           ; 42.0 (0.0)                       ; 4.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 55 (0)                    ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated                                                                                                                                                                                                                                      ; altsyncram_t5r1                   ; work         ;
;                   |altsyncram_1jh2:altsyncram1|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128000            ; 16    ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1                                                                                                                                                                                                          ; altsyncram_1jh2                   ; work         ;
;                   |sld_mod_ram_rom:mgl_prim2|                                                                                           ; 37.5 (24.5)          ; 42.0 (28.0)                      ; 4.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (29)             ; 55 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                            ; sld_mod_ram_rom                   ; work         ;
;                      |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                               ; 13.0 (13.0)          ; 14.0 (14.0)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                         ; sld_rom_sr                        ; work         ;
;       |pcRegister:P0|                                                                                                                   ; 15.4 (15.4)          ; 16.0 (16.0)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|pcRegister:P0                                                                                                                                                                                                                                                                                                                ; pcRegister                        ; work         ;
;       |probe_pc:p_clk|                                                                                                                  ; 13.0 (0.0)           ; 23.0 (0.0)                       ; 10.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (0)              ; 44 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|probe_pc:p_clk                                                                                                                                                                                                                                                                                                               ; probe_pc                          ; probe_pc     ;
;          |altsource_probe_top:in_system_sources_probes_0|                                                                               ; 13.0 (0.0)           ; 23.0 (0.0)                       ; 10.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (0)              ; 44 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|probe_pc:p_clk|altsource_probe_top:in_system_sources_probes_0                                                                                                                                                                                                                                                                ; altsource_probe_top               ; probe_pc     ;
;             |altsource_probe:issp_impl|                                                                                                 ; 13.0 (0.0)           ; 23.0 (0.0)                       ; 10.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (0)              ; 44 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|probe_pc:p_clk|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl                                                                                                                                                                                                                                      ; altsource_probe                   ; work         ;
;                |altsource_probe_body:altsource_probe_body_inst|                                                                         ; 13.0 (0.6)           ; 23.0 (0.6)                       ; 10.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (2)              ; 44 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|probe_pc:p_clk|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst                                                                                                                                                                                       ; altsource_probe_body              ; work         ;
;                   |altsource_probe_impl:\wider_probe_gen:wider_probe_inst|                                                              ; 12.3 (4.7)           ; 22.4 (14.7)                      ; 10.1 (10.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (7)              ; 44 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|probe_pc:p_clk|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst                                                                                                                                ; altsource_probe_impl              ; work         ;
;                      |sld_rom_sr:\instance_id_gen:rom_info_inst|                                                                        ; 7.7 (7.7)            ; 7.8 (7.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|probe_pc:p_clk|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst                                                                                      ; sld_rom_sr                        ; work         ;
;       |probe_pc:p_ins|                                                                                                                  ; 24.3 (0.0)           ; 29.5 (0.0)                       ; 5.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (0)              ; 45 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|probe_pc:p_ins                                                                                                                                                                                                                                                                                                               ; probe_pc                          ; probe_pc     ;
;          |altsource_probe_top:in_system_sources_probes_0|                                                                               ; 24.3 (0.0)           ; 29.5 (0.0)                       ; 5.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (0)              ; 45 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|probe_pc:p_ins|altsource_probe_top:in_system_sources_probes_0                                                                                                                                                                                                                                                                ; altsource_probe_top               ; probe_pc     ;
;             |altsource_probe:issp_impl|                                                                                                 ; 24.3 (0.0)           ; 29.5 (0.0)                       ; 5.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (0)              ; 45 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|probe_pc:p_ins|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl                                                                                                                                                                                                                                      ; altsource_probe                   ; work         ;
;                |altsource_probe_body:altsource_probe_body_inst|                                                                         ; 24.3 (1.0)           ; 29.5 (1.0)                       ; 5.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (2)              ; 45 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|probe_pc:p_ins|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst                                                                                                                                                                                       ; altsource_probe_body              ; work         ;
;                   |altsource_probe_impl:\wider_probe_gen:wider_probe_inst|                                                              ; 23.3 (14.8)          ; 28.5 (19.0)                      ; 5.2 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (7)              ; 45 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|probe_pc:p_ins|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst                                                                                                                                ; altsource_probe_impl              ; work         ;
;                      |sld_rom_sr:\instance_id_gen:rom_info_inst|                                                                        ; 8.5 (8.5)            ; 9.5 (9.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|probe_pc:p_ins|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst                                                                                      ; sld_rom_sr                        ; work         ;
;       |probe_pc:p_pc|                                                                                                                   ; 32.6 (0.0)           ; 33.0 (0.0)                       ; 2.7 (0.0)                                         ; 2.3 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 44 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|probe_pc:p_pc                                                                                                                                                                                                                                                                                                                ; probe_pc                          ; probe_pc     ;
;          |altsource_probe_top:in_system_sources_probes_0|                                                                               ; 32.6 (0.0)           ; 33.0 (0.0)                       ; 2.7 (0.0)                                         ; 2.3 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 44 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|probe_pc:p_pc|altsource_probe_top:in_system_sources_probes_0                                                                                                                                                                                                                                                                 ; altsource_probe_top               ; probe_pc     ;
;             |altsource_probe:issp_impl|                                                                                                 ; 32.6 (0.0)           ; 33.0 (0.0)                       ; 2.7 (0.0)                                         ; 2.3 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 44 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|probe_pc:p_pc|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl                                                                                                                                                                                                                                       ; altsource_probe                   ; work         ;
;                |altsource_probe_body:altsource_probe_body_inst|                                                                         ; 32.6 (0.5)           ; 33.0 (0.5)                       ; 2.7 (0.0)                                         ; 2.3 (0.0)                        ; 0.0 (0.0)            ; 24 (2)              ; 44 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|probe_pc:p_pc|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst                                                                                                                                                                                        ; altsource_probe_body              ; work         ;
;                   |altsource_probe_impl:\wider_probe_gen:wider_probe_inst|                                                              ; 31.8 (21.5)          ; 32.5 (22.0)                      ; 3.0 (0.5)                                         ; 2.3 (0.0)                        ; 0.0 (0.0)            ; 22 (9)              ; 44 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|probe_pc:p_pc|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst                                                                                                                                 ; altsource_probe_impl              ; work         ;
;                      |sld_rom_sr:\instance_id_gen:rom_info_inst|                                                                        ; 10.3 (10.3)          ; 10.5 (10.5)                      ; 2.5 (2.5)                                         ; 2.3 (2.3)                        ; 0.0 (0.0)            ; 13 (13)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|procesador:PR|probe_pc:p_pc|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst                                                                                       ; sld_rom_sr                        ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 372.5 (0.5)          ; 384.5 (0.5)                      ; 12.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 385 (1)             ; 400 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 372.0 (0.0)          ; 384.0 (0.0)                      ; 12.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 384 (0)             ; 400 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input       ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 372.0 (0.0)          ; 384.0 (0.0)                      ; 12.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 384 (0)             ; 400 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                       ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 372.0 (6.9)          ; 384.0 (8.6)                      ; 12.0 (1.7)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 384 (3)             ; 400 (24)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab           ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 365.1 (0.0)          ; 375.4 (0.0)                      ; 10.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 381 (0)             ; 376 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 365.1 (336.8)        ; 375.4 (345.4)                    ; 10.3 (8.7)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 381 (331)           ; 376 (342)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                      ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 18.3 (18.3)          ; 19.5 (19.5)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                        ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 10.0 (10.0)          ; 10.5 (10.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |procesadorArm|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                    ; altera_sld   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                     ;
+------------+----------+----+------+------+----+----+-------+--------+------------------------+--------------------------+
; Name       ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5 ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+------------+----------+----+------+------+----+----+-------+--------+------------------------+--------------------------+
; clk_step   ; Input    ; -- ; (0)  ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; clk        ; Input    ; -- ; --   ; (0)  ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; clk_select ; Input    ; -- ; (0)  ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; rst        ; Input    ; -- ; --   ; (0)  ; -- ; -- ; --    ; --     ; --                     ; --                       ;
+------------+----------+----+------+------+----+----+-------+--------+------------------------+--------------------------+


+-------------------------------------------------------+
; Pad To Core Delay Chain Fanout                        ;
+-------------------------+-------------------+---------+
; Source Pin / Fanout     ; Pad To Core Index ; Setting ;
+-------------------------+-------------------+---------+
; clk_step                ;                   ;         ;
;      - clk_final        ; 0                 ; 0       ;
; clk                     ;                   ;         ;
;      - clk_final        ; 1                 ; 0       ;
; clk_select              ;                   ;         ;
;      - clk_final        ; 0                 ; 0       ;
; rst                     ;                   ;         ;
;      - rst~inputCLKENA0 ; 1                 ; 0       ;
+-------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                          ; Location             ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                  ; JTAG_X0_Y2_N3        ; 1718    ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                  ; JTAG_X0_Y2_N3        ; 53      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clk_final                                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X36_Y3_N12   ; 7165    ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|ALUControlReg[1]                                                                                                                                                                                                                                                                                                        ; FF_X55_Y15_N44       ; 546     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; procesador:PR|cpu:CPU|PipeRegEM:regEM|ALUResultReg[15][11]~2                                                                                                                                                                                                                                                                                                  ; LABCELL_X43_Y27_N48  ; 240     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; procesador:PR|cpu:CPU|PipeRegEM:regEM|MemWriteReg                                                                                                                                                                                                                                                                                                             ; FF_X61_Y14_N1        ; 17      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|cpu:CPU|PipeRegEM:regEM|v_s_reg                                                                                                                                                                                                                                                                                                                 ; FF_X60_Y14_N56       ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|PCSrcReg                                                                                                                                                                                                                                                                                                                ; FF_X62_Y14_N52       ; 33      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; procesador:PR|cpu:CPU|RegisterFile:R0|probe_pc:p_ins|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[24]~0                                                                                                           ; LABCELL_X42_Y16_N48  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|cpu:CPU|RegisterFile:R0|probe_pc:p_ins|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[24]~1                                                                                                           ; LABCELL_X42_Y16_N27  ; 31      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; procesador:PR|cpu:CPU|RegisterFile:R0|probe_pc:p_ins|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|WORD_SR[0]~2                                                                    ; LABCELL_X31_Y16_N21  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|cpu:CPU|RegisterFile:R0|probe_pc:p_ins|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[3]~1                                                               ; LABCELL_X31_Y16_N24  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|cpu:CPU|RegisterFile:R0|probe_pc:p_ins|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|vjtag_sdr_i~0                                                                                                                                                                    ; LABCELL_X31_Y16_N27  ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rd1~1                                                                                                                                                                                                                                                                                                                   ; LABCELL_X68_Y14_N54  ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_s[0][31]~0                                                                                                                                                                                                                                                                                                           ; LABCELL_X63_Y10_N45  ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_s[1][31]~5                                                                                                                                                                                                                                                                                                           ; LABCELL_X63_Y10_N9   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_s[2][31]~6                                                                                                                                                                                                                                                                                                           ; LABCELL_X63_Y10_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_s[3][31]~7                                                                                                                                                                                                                                                                                                           ; LABCELL_X63_Y10_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_s[4][31]~1                                                                                                                                                                                                                                                                                                           ; LABCELL_X63_Y10_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_s[5][31]~2                                                                                                                                                                                                                                                                                                           ; LABCELL_X63_Y10_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_s[6][31]~3                                                                                                                                                                                                                                                                                                           ; LABCELL_X63_Y10_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_s[7][31]~4                                                                                                                                                                                                                                                                                                           ; LABCELL_X63_Y10_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][15][3]~0                                                                                                                                                                                                                                                                                                        ; LABCELL_X63_Y10_N15  ; 544     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[1][15][0]~0                                                                                                                                                                                                                                                                                                        ; LABCELL_X63_Y10_N30  ; 512     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[2][15][0]~0                                                                                                                                                                                                                                                                                                        ; LABCELL_X63_Y10_N27  ; 512     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[3][15][0]~0                                                                                                                                                                                                                                                                                                        ; LABCELL_X63_Y10_N33  ; 512     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[4][15][0]~0                                                                                                                                                                                                                                                                                                        ; LABCELL_X63_Y10_N36  ; 530     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[5][15][0]~0                                                                                                                                                                                                                                                                                                        ; LABCELL_X63_Y10_N39  ; 512     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[6][15][0]~0                                                                                                                                                                                                                                                                                                        ; LABCELL_X63_Y10_N12  ; 512     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[7][15][31]~0                                                                                                                                                                                                                                                                                                       ; LABCELL_X63_Y10_N57  ; 530     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|cpu:CPU|alu:A0|Mux16~0                                                                                                                                                                                                                                                                                                                          ; LABCELL_X45_Y28_N51  ; 272     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; procesador:PR|cpu:CPU|mux_2_to_1_4:M0|result[3]~0                                                                                                                                                                                                                                                                                                             ; LABCELL_X61_Y14_N45  ; 514     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; procesador:PR|cpu:CPU|mux_2_to_1_4:M1|result[3]~2                                                                                                                                                                                                                                                                                                             ; LABCELL_X62_Y15_N30  ; 563     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|comb~0                                                                                                                                                                                                                                                                                                                          ; LABCELL_X60_Y14_N12  ; 240     ; Write enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram0|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                                                                                                                                                                                ; LABCELL_X57_Y17_N57  ; 16      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram0|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                                   ; LABCELL_X46_Y19_N3   ; 7       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram0|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                                                                                   ; LABCELL_X57_Y17_N3   ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram0|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                                                                                                                                                                   ; LABCELL_X57_Y17_N12  ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram0|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                                                                                                                                                   ; LABCELL_X57_Y17_N54  ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram0|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]~1                                                                                                                                                                                                         ; LABCELL_X57_Y17_N33  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram0|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[0]~0                                                                                                                                                                                                         ; LABCELL_X70_Y14_N30  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram0|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]~2                                                                                                                                                               ; LABCELL_X43_Y19_N48  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram0|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]~1                                                                                                                                                          ; LABCELL_X43_Y19_N27  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram10|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                                                                                                                                                                               ; LABCELL_X48_Y17_N24  ; 16      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram10|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                                  ; LABCELL_X46_Y20_N57  ; 7       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram10|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                                                                                  ; LABCELL_X51_Y17_N18  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram10|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                                                                                                                                                                  ; MLABCELL_X47_Y17_N24 ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram10|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                                                                                                                                                  ; LABCELL_X51_Y17_N3   ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram10|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2]~1                                                                                                                                                                                                        ; MLABCELL_X47_Y17_N48 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram10|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[13]~0                                                                                                                                                                                                       ; LABCELL_X50_Y12_N6   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram10|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]~2                                                                                                                                                              ; LABCELL_X48_Y17_N54  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram10|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]~1                                                                                                                                                         ; LABCELL_X48_Y17_N51  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram11|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                                                                                                                                                                               ; LABCELL_X56_Y19_N57  ; 16      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram11|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                                  ; LABCELL_X45_Y22_N24  ; 7       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram11|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                                                                                  ; LABCELL_X56_Y19_N24  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram11|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                                                                                                                                                                  ; LABCELL_X56_Y19_N42  ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram11|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                                                                                                                                                  ; LABCELL_X56_Y19_N39  ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram11|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[11]~1                                                                                                                                                                                                       ; LABCELL_X56_Y19_N0   ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram11|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]~0                                                                                                                                                                                                        ; LABCELL_X60_Y22_N54  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram11|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]~2                                                                                                                                                              ; MLABCELL_X34_Y17_N21 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram11|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]~1                                                                                                                                                         ; MLABCELL_X34_Y17_N27 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram12|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                                                                                                                                                                               ; LABCELL_X42_Y26_N33  ; 16      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram12|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                                  ; LABCELL_X42_Y23_N18  ; 7       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram12|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                                                                                  ; LABCELL_X42_Y26_N48  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram12|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                                                                                                                                                                  ; LABCELL_X42_Y26_N42  ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram12|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                                                                                                                                                  ; LABCELL_X42_Y26_N54  ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram12|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[12]~1                                                                                                                                                                                                       ; LABCELL_X42_Y26_N12  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram12|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[12]~0                                                                                                                                                                                                       ; LABCELL_X42_Y26_N36  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram12|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]~2                                                                                                                                                              ; LABCELL_X40_Y26_N57  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram12|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~1                                                                                                                                                         ; LABCELL_X40_Y26_N30  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram13|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                                                                                                                                                                               ; LABCELL_X35_Y26_N51  ; 16      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram13|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                                  ; LABCELL_X35_Y25_N42  ; 7       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram13|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                                                                                  ; LABCELL_X35_Y26_N12  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram13|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                                                                                                                                                                  ; LABCELL_X35_Y26_N54  ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram13|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                                                                                                                                                  ; LABCELL_X35_Y26_N33  ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram13|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[8]~1                                                                                                                                                                                                        ; LABCELL_X35_Y26_N42  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram13|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[9]~0                                                                                                                                                                                                        ; LABCELL_X35_Y26_N15  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram13|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]~2                                                                                                                                                              ; LABCELL_X35_Y26_N18  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram13|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~1                                                                                                                                                         ; LABCELL_X35_Y26_N21  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram14|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                                                                                                                                                                               ; LABCELL_X43_Y21_N33  ; 16      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram14|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                                  ; LABCELL_X43_Y25_N51  ; 7       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram14|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                                                                                  ; LABCELL_X43_Y21_N36  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram14|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                                                                                                                                                                  ; LABCELL_X43_Y21_N9   ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram14|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                                                                                                                                                  ; LABCELL_X43_Y21_N3   ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram14|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[10]~1                                                                                                                                                                                                       ; LABCELL_X43_Y21_N15  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram14|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]~0                                                                                                                                                                                                        ; LABCELL_X46_Y21_N42  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram14|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]~2                                                                                                                                                              ; LABCELL_X43_Y21_N57  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram14|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~1                                                                                                                                                         ; LABCELL_X40_Y17_N45  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram15|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                                                                                                                                                                               ; LABCELL_X48_Y18_N12  ; 16      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram15|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                                  ; LABCELL_X61_Y11_N42  ; 7       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram15|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                                                                                  ; LABCELL_X48_Y18_N21  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram15|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                                                                                                                                                                  ; LABCELL_X50_Y18_N51  ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram15|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                                                                                                                                                  ; LABCELL_X48_Y18_N24  ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram15|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[11]~1                                                                                                                                                                                                       ; LABCELL_X50_Y18_N42  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram15|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[13]~0                                                                                                                                                                                                       ; LABCELL_X70_Y5_N57   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram15|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]~2                                                                                                                                                              ; LABCELL_X48_Y18_N45  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram15|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~1                                                                                                                                                         ; LABCELL_X45_Y18_N36  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram1|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                                                                                                                                                                                ; MLABCELL_X34_Y23_N3  ; 16      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram1|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                                   ; LABCELL_X33_Y22_N24  ; 7       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram1|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                                                                                   ; LABCELL_X35_Y22_N45  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram1|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                                                                                                                                                                   ; MLABCELL_X34_Y23_N12 ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram1|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                                                                                                                                                   ; LABCELL_X33_Y22_N21  ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram1|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]~1                                                                                                                                                                                                         ; MLABCELL_X34_Y23_N30 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram1|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3]~0                                                                                                                                                                                                         ; MLABCELL_X34_Y23_N21 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram1|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]~2                                                                                                                                                               ; MLABCELL_X34_Y23_N45 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram1|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]~1                                                                                                                                                          ; MLABCELL_X34_Y23_N54 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram2|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                                                                                                                                                                                ; LABCELL_X33_Y17_N57  ; 16      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram2|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                                   ; LABCELL_X33_Y17_N3   ; 7       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram2|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                                                                                   ; LABCELL_X33_Y17_N54  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram2|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                                                                                                                                                                   ; LABCELL_X33_Y17_N24  ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram2|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                                                                                                                                                   ; LABCELL_X33_Y17_N21  ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram2|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2]~1                                                                                                                                                                                                         ; LABCELL_X33_Y17_N6   ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram2|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[15]~0                                                                                                                                                                                                        ; LABCELL_X31_Y7_N30   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram2|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]~2                                                                                                                                                               ; MLABCELL_X34_Y17_N42 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram2|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~1                                                                                                                                                          ; MLABCELL_X34_Y17_N39 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                                                                                                                                                                                ; LABCELL_X40_Y18_N54  ; 16      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                                   ; LABCELL_X40_Y19_N57  ; 7       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                                                                                   ; LABCELL_X40_Y18_N45  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                                                                                                                                                                   ; LABCELL_X40_Y18_N24  ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                                                                                                                                                   ; LABCELL_X40_Y18_N42  ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[12]~1                                                                                                                                                                                                        ; LABCELL_X40_Y18_N0   ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[15]~0                                                                                                                                                                                                        ; MLABCELL_X39_Y15_N42 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]~2                                                                                                                                                               ; LABCELL_X37_Y26_N42  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~1                                                                                                                                                          ; MLABCELL_X34_Y17_N6  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram4|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                                                                                                                                                                                ; LABCELL_X45_Y23_N39  ; 16      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram4|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                                   ; LABCELL_X61_Y25_N6   ; 7       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram4|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                                                                                   ; LABCELL_X45_Y23_N36  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram4|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                                                                                                                                                                   ; LABCELL_X45_Y23_N18  ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram4|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                                                                                                                                                   ; LABCELL_X45_Y23_N15  ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram4|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[12]~1                                                                                                                                                                                                        ; LABCELL_X45_Y23_N24  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram4|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]~0                                                                                                                                                                                                         ; LABCELL_X61_Y28_N57  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram4|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]~2                                                                                                                                                               ; LABCELL_X45_Y23_N45  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram4|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~1                                                                                                                                                          ; LABCELL_X45_Y23_N57  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram5|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                                                                                                                                                                                ; MLABCELL_X39_Y27_N51 ; 16      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram5|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                                   ; LABCELL_X43_Y34_N57  ; 7       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram5|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                                                                                   ; MLABCELL_X39_Y27_N9  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram5|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                                                                                                                                                                   ; LABCELL_X42_Y34_N0   ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram5|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                                                                                                                                                   ; MLABCELL_X39_Y27_N42 ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram5|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[12]~1                                                                                                                                                                                                        ; LABCELL_X42_Y34_N30  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram5|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[6]~0                                                                                                                                                                                                         ; LABCELL_X40_Y35_N0   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram5|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]~2                                                                                                                                                               ; MLABCELL_X39_Y27_N3  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram5|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~1                                                                                                                                                          ; MLABCELL_X39_Y27_N30 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram6|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                                                                                                                                                                                ; MLABCELL_X39_Y28_N27 ; 16      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram6|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                                   ; LABCELL_X37_Y24_N54  ; 7       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram6|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                                                                                   ; MLABCELL_X39_Y28_N0  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram6|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                                                                                                                                                                   ; MLABCELL_X39_Y28_N42 ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram6|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                                                                                                                                                   ; MLABCELL_X39_Y28_N24 ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram6|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[4]~1                                                                                                                                                                                                         ; MLABCELL_X39_Y28_N12 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram6|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[0]~0                                                                                                                                                                                                         ; MLABCELL_X39_Y47_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram6|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]~2                                                                                                                                                               ; MLABCELL_X39_Y28_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram6|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]~1                                                                                                                                                          ; MLABCELL_X39_Y28_N30 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                                                                                                                                                                                ; LABCELL_X31_Y23_N15  ; 16      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                                   ; LABCELL_X36_Y25_N30  ; 7       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                                                                                   ; LABCELL_X31_Y23_N36  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                                                                                                                                                                   ; LABCELL_X31_Y23_N42  ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                                                                                                                                                   ; LABCELL_X31_Y23_N33  ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[9]~1                                                                                                                                                                                                         ; LABCELL_X31_Y23_N24  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[8]~0                                                                                                                                                                                                         ; MLABCELL_X15_Y36_N42 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]~2                                                                                                                                                               ; LABCELL_X31_Y23_N39  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~1                                                                                                                                                          ; LABCELL_X31_Y23_N18  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                                                                                                                                                                                ; LABCELL_X33_Y25_N9   ; 16      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                                   ; LABCELL_X33_Y25_N54  ; 7       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                                                                                   ; LABCELL_X33_Y25_N21  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                                                                                                                                                                   ; LABCELL_X33_Y25_N12  ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                                                                                                                                                   ; LABCELL_X33_Y25_N6   ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[12]~1                                                                                                                                                                                                        ; LABCELL_X33_Y25_N30  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3]~0                                                                                                                                                                                                         ; LABCELL_X33_Y25_N18  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]~2                                                                                                                                                               ; LABCELL_X33_Y26_N21  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]~1                                                                                                                                                          ; LABCELL_X33_Y26_N12  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                                                                                                                                                                                ; LABCELL_X31_Y17_N27  ; 16      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                                   ; LABCELL_X30_Y17_N30  ; 7       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                                                                                   ; LABCELL_X31_Y17_N36  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                                                                                                                                                                   ; LABCELL_X31_Y17_N6   ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                                                                                                                                                   ; LABCELL_X31_Y17_N45  ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[12]~1                                                                                                                                                                                                        ; LABCELL_X31_Y17_N54  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]~0                                                                                                                                                                                                         ; LABCELL_X31_Y17_N21  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]~2                                                                                                                                                               ; LABCELL_X36_Y18_N24  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~1                                                                                                                                                          ; LABCELL_X36_Y18_N33  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|probe_pc:p_clk|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[15]~0                                                                                                                                   ; MLABCELL_X39_Y17_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|probe_pc:p_clk|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|WORD_SR[0]~2                                                                                            ; LABCELL_X33_Y16_N3   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|probe_pc:p_clk|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[0]~1                                                                                       ; LABCELL_X33_Y16_N0   ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|probe_pc:p_clk|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|vjtag_sdr_i~0                                                                                                                                                                                            ; MLABCELL_X39_Y17_N45 ; 33      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; procesador:PR|probe_pc:p_ins|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[25]~1                                                                                                                                   ; LABCELL_X43_Y17_N48  ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|probe_pc:p_ins|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[2]~2                                                                                                                                    ; LABCELL_X43_Y17_N36  ; 20      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; procesador:PR|probe_pc:p_ins|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|WORD_SR[1]~2                                                                                            ; LABCELL_X43_Y17_N27  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|probe_pc:p_ins|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[3]~1                                                                                       ; LABCELL_X43_Y17_N39  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|probe_pc:p_ins|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|vjtag_sdr_i~0                                                                                                                                                                                            ; LABCELL_X42_Y20_N12  ; 33      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; procesador:PR|probe_pc:p_pc|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[1]~2                                                                                                                                     ; LABCELL_X46_Y18_N39  ; 31      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; procesador:PR|probe_pc:p_pc|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[1]~3                                                                                                                                     ; LABCELL_X46_Y18_N18  ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|probe_pc:p_pc|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|WORD_SR[1]~2                                                                                             ; MLABCELL_X47_Y18_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|probe_pc:p_pc|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[3]~1                                                                                        ; LABCELL_X46_Y18_N33  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; procesador:PR|probe_pc:p_pc|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|vjtag_sdr_i~0                                                                                                                                                                                             ; LABCELL_X46_Y18_N57  ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; rst                                                                                                                                                                                                                                                                                                                                                           ; PIN_AE12             ; 7165    ; Async. clear               ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                      ; FF_X43_Y20_N59       ; 358     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]~3                         ; MLABCELL_X34_Y20_N21 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                              ; FF_X37_Y24_N32       ; 172     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_tdo_mux~0                                ; LABCELL_X33_Y20_N54  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~0              ; MLABCELL_X34_Y20_N3  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[10][0]                               ; FF_X39_Y22_N41       ; 17      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[10][0]~39                            ; LABCELL_X37_Y21_N15  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[10][3]                               ; FF_X39_Y22_N53       ; 10      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[11][0]                               ; FF_X37_Y24_N2        ; 17      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[11][0]~40                            ; LABCELL_X37_Y21_N12  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[11][3]                               ; FF_X37_Y24_N17       ; 10      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[12][0]                               ; FF_X35_Y23_N38       ; 17      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[12][0]~41                            ; LABCELL_X37_Y21_N54  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[12][3]                               ; FF_X35_Y23_N29       ; 9       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[13][0]                               ; FF_X33_Y21_N53       ; 17      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[13][0]~42                            ; LABCELL_X37_Y21_N57  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[13][3]                               ; FF_X33_Y21_N14       ; 9       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[14][0]                               ; FF_X35_Y21_N26       ; 17      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[14][0]~43                            ; LABCELL_X37_Y21_N18  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[14][3]                               ; FF_X35_Y21_N17       ; 9       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[15][0]                               ; FF_X35_Y21_N53       ; 17      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[15][0]~45                            ; LABCELL_X37_Y21_N39  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[15][3]                               ; FF_X35_Y21_N41       ; 9       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[16][0]                               ; FF_X39_Y22_N29       ; 17      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[16][0]~47                            ; MLABCELL_X39_Y22_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[16][3]                               ; FF_X39_Y22_N11       ; 9       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[17][0]                               ; FF_X40_Y24_N26       ; 17      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[17][0]~49                            ; LABCELL_X37_Y21_N36  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[17][3]                               ; FF_X40_Y24_N41       ; 9       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[18][0]                               ; FF_X35_Y24_N50       ; 17      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[18][0]~51                            ; LABCELL_X37_Y21_N42  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[18][3]                               ; FF_X35_Y24_N17       ; 10      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[19][0]                               ; FF_X40_Y24_N32       ; 17      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[19][0]~52                            ; LABCELL_X37_Y21_N45  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[19][3]                               ; FF_X40_Y24_N53       ; 9       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~6                              ; LABCELL_X37_Y21_N3   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[20][0]                               ; FF_X42_Y21_N26       ; 17      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[20][0]~54                            ; LABCELL_X37_Y21_N33  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[20][3]                               ; FF_X42_Y21_N59       ; 10      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~12                             ; LABCELL_X37_Y21_N6   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~18                             ; LABCELL_X37_Y21_N9   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[4][0]~24                             ; LABCELL_X37_Y21_N48  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[5][0]                                ; FF_X40_Y23_N26       ; 17      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[5][0]~29                             ; LABCELL_X37_Y21_N0   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[5][3]                                ; FF_X40_Y23_N8        ; 10      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[6][0]                                ; FF_X35_Y23_N50       ; 17      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[6][0]~31                             ; LABCELL_X37_Y21_N21  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[6][3]                                ; FF_X35_Y23_N17       ; 10      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[7][0]                                ; FF_X33_Y21_N29       ; 17      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[7][0]~33                             ; LABCELL_X37_Y21_N27  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[7][3]                                ; FF_X33_Y21_N56       ; 10      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[8][0]                                ; FF_X43_Y22_N29       ; 17      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[8][0]~35                             ; LABCELL_X37_Y21_N30  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[8][3]                                ; FF_X43_Y22_N47       ; 9       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[9][0]                                ; FF_X40_Y23_N38       ; 17      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[9][0]~37                             ; LABCELL_X37_Y21_N24  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[9][3]                                ; FF_X40_Y23_N32       ; 9       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[11]~3                               ; LABCELL_X36_Y27_N21  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~36                               ; LABCELL_X43_Y24_N6   ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~2                 ; LABCELL_X35_Y19_N15  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~2                                   ; LABCELL_X43_Y20_N9   ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[10][0]~27                     ; MLABCELL_X39_Y21_N39 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[11][0]~28                     ; MLABCELL_X39_Y21_N48 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[12][0]~29                     ; MLABCELL_X39_Y21_N57 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[13][0]~30                     ; MLABCELL_X39_Y21_N21 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[14][0]~31                     ; MLABCELL_X39_Y21_N27 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[15][0]~32                     ; MLABCELL_X39_Y21_N51 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[16][0]~34                     ; LABCELL_X36_Y22_N33  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[17][0]~35                     ; MLABCELL_X39_Y21_N54 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[18][0]~36                     ; LABCELL_X36_Y22_N24  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[19][0]~37                     ; LABCELL_X36_Y22_N54  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]~3                       ; MLABCELL_X39_Y21_N3  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[20][0]~38                     ; MLABCELL_X39_Y19_N21 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~8                       ; MLABCELL_X39_Y21_N42 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~13                      ; MLABCELL_X39_Y21_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[4][0]~18                      ; MLABCELL_X39_Y21_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[5][0]~22                      ; MLABCELL_X39_Y21_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[6][0]~23                      ; MLABCELL_X39_Y21_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[7][0]~24                      ; MLABCELL_X39_Y21_N15 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[8][0]~25                      ; LABCELL_X36_Y22_N18  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[9][0]~26                      ; MLABCELL_X39_Y21_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~6         ; LABCELL_X35_Y19_N36  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~0    ; LABCELL_X35_Y19_N12  ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~1    ; MLABCELL_X34_Y20_N0  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]           ; FF_X39_Y18_N17       ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell ; MLABCELL_X39_Y18_N9  ; 137     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]          ; FF_X39_Y18_N53       ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]           ; FF_X39_Y20_N20       ; 222     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]           ; FF_X39_Y19_N29       ; 237     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]           ; FF_X39_Y19_N50       ; 213     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                    ; MLABCELL_X39_Y18_N21 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                          ; FF_X39_Y18_N59       ; 325     ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                        ; MLABCELL_X34_Y20_N45 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                       ;
+------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                         ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP ; JTAG_X0_Y2_N3      ; 1718    ; Global Clock         ; GCLK3            ; --                        ;
; clk_final                    ; LABCELL_X36_Y3_N12 ; 7165    ; Global Clock         ; GCLK4            ; --                        ;
; rst                          ; PIN_AE12           ; 7165    ; Global Clock         ; GCLK1            ; --                        ;
+------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                    ;
+----------------------------------------------------------+---------+
; Name                                                     ; Fan-Out ;
+----------------------------------------------------------+---------+
; procesador:PR|cpu:CPU|PipeRegDE:regDE|ALUSrcReg          ; 3236    ;
; procesador:PR|cpu:CPU|mux_2_to_1_4:M1|result[0]~0        ; 1088    ;
; procesador:PR|cpu:CPU|mux_2_to_1_4:M1|result[1]~1        ; 1088    ;
; ~GND                                                     ; 1029    ;
; procesador:PR|cpu:CPU|mux_2_to_1_4:M1|result[3]~2        ; 563     ;
; procesador:PR|cpu:CPU|Decoder:D0|MainDecoder:M0|Equal1~0 ; 546     ;
; procesador:PR|cpu:CPU|PipeRegDE:regDE|ALUControlReg[1]   ; 546     ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[0][15][3]~0   ; 544     ;
; procesador:PR|PipeRegFD:regFD|InstrReg[18]               ; 544     ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[4][15][0]~0   ; 530     ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[7][15][31]~0  ; 530     ;
; procesador:PR|cpu:CPU|mux_2_to_1_4:M0|result[3]~0        ; 514     ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[1][15][0]~0   ; 512     ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[2][15][0]~0   ; 512     ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[3][15][0]~0   ; 512     ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[5][15][0]~0   ; 512     ;
; procesador:PR|cpu:CPU|RegisterFile:R0|rf_v[6][15][0]~0   ; 512     ;
; procesador:PR|cpu:CPU|mux_2_to_1_4:M1|result[2]~3        ; 512     ;
; procesador:PR|cpu:CPU|PipeRegMW:regMW|MemtoRegReg        ; 512     ;
+----------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                                                                                          ; Type ; Mode           ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF         ; Location                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; procesador:PR|mem_control:MEM|ram:ram0|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ALTSYNCRAM  ; AUTO ; True Dual Port ; Dual Clocks ; 8000         ; 16           ; 8000         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 128000 ; 8000                        ; 16                          ; 8000                        ; 16                          ; 128000              ; 16          ; 0     ; ram_ini.mif ; M10K_X58_Y17_N0, M10K_X58_Y14_N0, M10K_X69_Y16_N0, M10K_X69_Y17_N0, M10K_X58_Y16_N0, M10K_X69_Y12_N0, M10K_X76_Y15_N0, M10K_X69_Y11_N0, M10K_X76_Y11_N0, M10K_X76_Y12_N0, M10K_X69_Y14_N0, M10K_X76_Y16_N0, M10K_X69_Y13_N0, M10K_X76_Y13_N0, M10K_X69_Y15_N0, M10K_X76_Y14_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; procesador:PR|mem_control:MEM|ram:ram10|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 8000         ; 16           ; 8000         ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 128000 ; 8000                        ; 16                          ; 8000                        ; 16                          ; 128000              ; 16          ; 0     ; ram_ini.mif ; M10K_X49_Y15_N0, M10K_X49_Y12_N0, M10K_X49_Y13_N0, M10K_X58_Y15_N0, M10K_X58_Y12_N0, M10K_X49_Y16_N0, M10K_X49_Y14_N0, M10K_X58_Y10_N0, M10K_X58_Y13_N0, M10K_X49_Y8_N0, M10K_X58_Y8_N0, M10K_X49_Y10_N0, M10K_X49_Y11_N0, M10K_X58_Y11_N0, M10K_X49_Y9_N0, M10K_X49_Y7_N0     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; procesador:PR|mem_control:MEM|ram:ram11|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 8000         ; 16           ; 8000         ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 128000 ; 8000                        ; 16                          ; 8000                        ; 16                          ; 128000              ; 16          ; 0     ; ram_ini.mif ; M10K_X58_Y21_N0, M10K_X58_Y23_N0, M10K_X58_Y22_N0, M10K_X76_Y22_N0, M10K_X69_Y23_N0, M10K_X69_Y21_N0, M10K_X58_Y18_N0, M10K_X69_Y18_N0, M10K_X76_Y18_N0, M10K_X69_Y22_N0, M10K_X76_Y20_N0, M10K_X58_Y20_N0, M10K_X69_Y19_N0, M10K_X69_Y20_N0, M10K_X76_Y21_N0, M10K_X58_Y19_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; procesador:PR|mem_control:MEM|ram:ram12|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 8000         ; 16           ; 8000         ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 128000 ; 8000                        ; 16                          ; 8000                        ; 16                          ; 128000              ; 16          ; 0     ; ram_ini.mif ; M10K_X38_Y31_N0, M10K_X41_Y31_N0, M10K_X38_Y27_N0, M10K_X49_Y27_N0, M10K_X49_Y30_N0, M10K_X38_Y30_N0, M10K_X49_Y26_N0, M10K_X38_Y28_N0, M10K_X41_Y27_N0, M10K_X38_Y29_N0, M10K_X41_Y29_N0, M10K_X49_Y28_N0, M10K_X41_Y30_N0, M10K_X41_Y28_N0, M10K_X49_Y29_N0, M10K_X41_Y26_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; procesador:PR|mem_control:MEM|ram:ram13|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 8000         ; 16           ; 8000         ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 128000 ; 8000                        ; 16                          ; 8000                        ; 16                          ; 128000              ; 16          ; 0     ; ram_ini.mif ; M10K_X26_Y43_N0, M10K_X26_Y48_N0, M10K_X14_Y46_N0, M10K_X26_Y46_N0, M10K_X26_Y44_N0, M10K_X26_Y49_N0, M10K_X14_Y48_N0, M10K_X14_Y49_N0, M10K_X26_Y47_N0, M10K_X26_Y42_N0, M10K_X26_Y50_N0, M10K_X14_Y45_N0, M10K_X14_Y50_N0, M10K_X14_Y47_N0, M10K_X26_Y45_N0, M10K_X26_Y51_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; procesador:PR|mem_control:MEM|ram:ram14|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 8000         ; 16           ; 8000         ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 128000 ; 8000                        ; 16                          ; 8000                        ; 16                          ; 128000              ; 16          ; 0     ; ram_ini.mif ; M10K_X41_Y24_N0, M10K_X49_Y22_N0, M10K_X41_Y18_N0, M10K_X49_Y24_N0, M10K_X49_Y25_N0, M10K_X41_Y20_N0, M10K_X49_Y19_N0, M10K_X49_Y21_N0, M10K_X41_Y25_N0, M10K_X41_Y19_N0, M10K_X41_Y22_N0, M10K_X41_Y23_N0, M10K_X49_Y23_N0, M10K_X49_Y18_N0, M10K_X49_Y20_N0, M10K_X41_Y21_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; procesador:PR|mem_control:MEM|ram:ram15|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 8000         ; 16           ; 8000         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 128000 ; 8000                        ; 16                          ; 8000                        ; 16                          ; 128000              ; 16          ; 0     ; ram_ini.mif ; M10K_X58_Y9_N0, M10K_X58_Y7_N0, M10K_X69_Y10_N0, M10K_X58_Y6_N0, M10K_X58_Y5_N0, M10K_X69_Y5_N0, M10K_X69_Y8_N0, M10K_X69_Y6_N0, M10K_X76_Y9_N0, M10K_X76_Y6_N0, M10K_X76_Y10_N0, M10K_X76_Y5_N0, M10K_X69_Y7_N0, M10K_X76_Y7_N0, M10K_X69_Y9_N0, M10K_X76_Y8_N0               ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; procesador:PR|mem_control:MEM|ram:ram1|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ALTSYNCRAM  ; AUTO ; True Dual Port ; Dual Clocks ; 8000         ; 16           ; 8000         ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 128000 ; 8000                        ; 16                          ; 8000                        ; 16                          ; 128000              ; 16          ; 0     ; ram_ini.mif ; M10K_X14_Y23_N0, M10K_X26_Y24_N0, M10K_X38_Y24_N0, M10K_X26_Y19_N0, M10K_X14_Y20_N0, M10K_X38_Y20_N0, M10K_X26_Y20_N0, M10K_X38_Y22_N0, M10K_X14_Y21_N0, M10K_X14_Y24_N0, M10K_X26_Y22_N0, M10K_X26_Y23_N0, M10K_X38_Y23_N0, M10K_X26_Y21_N0, M10K_X14_Y22_N0, M10K_X38_Y21_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; procesador:PR|mem_control:MEM|ram:ram2|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ALTSYNCRAM  ; AUTO ; True Dual Port ; Dual Clocks ; 8000         ; 16           ; 8000         ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 128000 ; 8000                        ; 16                          ; 8000                        ; 16                          ; 128000              ; 16          ; 0     ; ram_ini.mif ; M10K_X26_Y6_N0, M10K_X38_Y10_N0, M10K_X26_Y10_N0, M10K_X26_Y9_N0, M10K_X26_Y7_N0, M10K_X26_Y11_N0, M10K_X38_Y7_N0, M10K_X38_Y8_N0, M10K_X38_Y9_N0, M10K_X38_Y5_N0, M10K_X26_Y8_N0, M10K_X38_Y6_N0, M10K_X41_Y6_N0, M10K_X41_Y8_N0, M10K_X41_Y7_N0, M10K_X26_Y5_N0              ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ALTSYNCRAM  ; AUTO ; True Dual Port ; Dual Clocks ; 8000         ; 16           ; 8000         ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 128000 ; 8000                        ; 16                          ; 8000                        ; 16                          ; 128000              ; 16          ; 0     ; ram_ini.mif ; M10K_X38_Y18_N0, M10K_X41_Y16_N0, M10K_X41_Y15_N0, M10K_X38_Y11_N0, M10K_X38_Y17_N0, M10K_X38_Y19_N0, M10K_X38_Y16_N0, M10K_X38_Y14_N0, M10K_X38_Y13_N0, M10K_X41_Y13_N0, M10K_X38_Y15_N0, M10K_X38_Y12_N0, M10K_X41_Y17_N0, M10K_X41_Y12_N0, M10K_X41_Y11_N0, M10K_X41_Y14_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; procesador:PR|mem_control:MEM|ram:ram4|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ALTSYNCRAM  ; AUTO ; True Dual Port ; Dual Clocks ; 8000         ; 16           ; 8000         ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 128000 ; 8000                        ; 16                          ; 8000                        ; 16                          ; 128000              ; 16          ; 0     ; ram_ini.mif ; M10K_X58_Y25_N0, M10K_X58_Y27_N0, M10K_X69_Y30_N0, M10K_X58_Y26_N0, M10K_X69_Y27_N0, M10K_X69_Y25_N0, M10K_X69_Y26_N0, M10K_X58_Y31_N0, M10K_X58_Y32_N0, M10K_X58_Y28_N0, M10K_X69_Y32_N0, M10K_X69_Y28_N0, M10K_X58_Y29_N0, M10K_X69_Y29_N0, M10K_X69_Y31_N0, M10K_X58_Y30_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; procesador:PR|mem_control:MEM|ram:ram5|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ALTSYNCRAM  ; AUTO ; True Dual Port ; Dual Clocks ; 8000         ; 16           ; 8000         ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 128000 ; 8000                        ; 16                          ; 8000                        ; 16                          ; 128000              ; 16          ; 0     ; ram_ini.mif ; M10K_X49_Y38_N0, M10K_X49_Y36_N0, M10K_X41_Y36_N0, M10K_X38_Y33_N0, M10K_X41_Y33_N0, M10K_X49_Y35_N0, M10K_X41_Y35_N0, M10K_X38_Y35_N0, M10K_X38_Y38_N0, M10K_X41_Y38_N0, M10K_X38_Y36_N0, M10K_X38_Y34_N0, M10K_X41_Y37_N0, M10K_X41_Y34_N0, M10K_X49_Y34_N0, M10K_X38_Y37_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; procesador:PR|mem_control:MEM|ram:ram6|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ALTSYNCRAM  ; AUTO ; True Dual Port ; Dual Clocks ; 8000         ; 16           ; 8000         ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 128000 ; 8000                        ; 16                          ; 8000                        ; 16                          ; 128000              ; 16          ; 0     ; ram_ini.mif ; M10K_X41_Y44_N0, M10K_X38_Y47_N0, M10K_X41_Y49_N0, M10K_X41_Y47_N0, M10K_X38_Y49_N0, M10K_X38_Y48_N0, M10K_X38_Y45_N0, M10K_X41_Y45_N0, M10K_X38_Y46_N0, M10K_X41_Y51_N0, M10K_X38_Y51_N0, M10K_X41_Y46_N0, M10K_X38_Y50_N0, M10K_X41_Y48_N0, M10K_X38_Y44_N0, M10K_X41_Y50_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ALTSYNCRAM  ; AUTO ; True Dual Port ; Dual Clocks ; 8000         ; 16           ; 8000         ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 128000 ; 8000                        ; 16                          ; 8000                        ; 16                          ; 128000              ; 16          ; 0     ; ram_ini.mif ; M10K_X26_Y39_N0, M10K_X14_Y39_N0, M10K_X26_Y37_N0, M10K_X26_Y36_N0, M10K_X14_Y38_N0, M10K_X5_Y35_N0, M10K_X26_Y34_N0, M10K_X14_Y34_N0, M10K_X26_Y38_N0, M10K_X5_Y37_N0, M10K_X14_Y35_N0, M10K_X26_Y35_N0, M10K_X14_Y36_N0, M10K_X5_Y36_N0, M10K_X5_Y34_N0, M10K_X14_Y37_N0     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ALTSYNCRAM  ; AUTO ; True Dual Port ; Dual Clocks ; 8000         ; 16           ; 8000         ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 128000 ; 8000                        ; 16                          ; 8000                        ; 16                          ; 128000              ; 16          ; 0     ; ram_ini.mif ; M10K_X26_Y28_N0, M10K_X26_Y27_N0, M10K_X26_Y29_N0, M10K_X14_Y33_N0, M10K_X26_Y31_N0, M10K_X26_Y32_N0, M10K_X26_Y30_N0, M10K_X14_Y32_N0, M10K_X14_Y30_N0, M10K_X26_Y26_N0, M10K_X14_Y26_N0, M10K_X26_Y33_N0, M10K_X14_Y28_N0, M10K_X14_Y27_N0, M10K_X14_Y31_N0, M10K_X14_Y29_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ALTSYNCRAM  ; AUTO ; True Dual Port ; Dual Clocks ; 8000         ; 16           ; 8000         ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 128000 ; 8000                        ; 16                          ; 8000                        ; 16                          ; 128000              ; 16          ; 0     ; ram_ini.mif ; M10K_X26_Y16_N0, M10K_X14_Y9_N0, M10K_X26_Y12_N0, M10K_X14_Y10_N0, M10K_X14_Y14_N0, M10K_X26_Y13_N0, M10K_X26_Y15_N0, M10K_X5_Y13_N0, M10K_X14_Y12_N0, M10K_X5_Y14_N0, M10K_X5_Y12_N0, M10K_X14_Y15_N0, M10K_X14_Y16_N0, M10K_X14_Y13_N0, M10K_X14_Y11_N0, M10K_X26_Y14_N0     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Two Independent 18x18           ; 32          ;
; Sum of two 18x18                ; 16          ;
; Total number of DSP blocks      ; 48          ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 64          ;
+---------------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+----------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                     ; Mode                  ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+----------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; procesador:PR|cpu:CPU|alu:A0|multiplyUnit:MUL|Mult0~mac  ; Two Independent 18x18 ; DSP_X86_Y10_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; procesador:PR|cpu:CPU|alu:A0|modUnit:MOD|Mult0~8         ; Two Independent 18x18 ; DSP_X86_Y8_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; procesador:PR|cpu:CPU|alu:A15|multiplyUnit:MUL|Mult0~mac ; Two Independent 18x18 ; DSP_X86_Y20_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; procesador:PR|cpu:CPU|alu:A14|multiplyUnit:MUL|Mult0~mac ; Two Independent 18x18 ; DSP_X32_Y28_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; procesador:PR|cpu:CPU|alu:A13|multiplyUnit:MUL|Mult0~mac ; Two Independent 18x18 ; DSP_X20_Y8_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; procesador:PR|cpu:CPU|alu:A12|multiplyUnit:MUL|Mult0~mac ; Two Independent 18x18 ; DSP_X32_Y14_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; procesador:PR|cpu:CPU|alu:A11|multiplyUnit:MUL|Mult0~mac ; Two Independent 18x18 ; DSP_X86_Y28_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; procesador:PR|cpu:CPU|alu:A10|multiplyUnit:MUL|Mult0~mac ; Two Independent 18x18 ; DSP_X32_Y41_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; procesador:PR|cpu:CPU|alu:A9|multiplyUnit:MUL|Mult0~mac  ; Two Independent 18x18 ; DSP_X32_Y55_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; procesador:PR|cpu:CPU|alu:A8|multiplyUnit:MUL|Mult0~mac  ; Two Independent 18x18 ; DSP_X20_Y39_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; procesador:PR|cpu:CPU|alu:A7|multiplyUnit:MUL|Mult0~mac  ; Two Independent 18x18 ; DSP_X20_Y43_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; procesador:PR|cpu:CPU|alu:A6|multiplyUnit:MUL|Mult0~mac  ; Two Independent 18x18 ; DSP_X20_Y20_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; procesador:PR|cpu:CPU|alu:A5|multiplyUnit:MUL|Mult0~mac  ; Two Independent 18x18 ; DSP_X54_Y12_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; procesador:PR|cpu:CPU|alu:A4|multiplyUnit:MUL|Mult0~mac  ; Two Independent 18x18 ; DSP_X86_Y26_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; procesador:PR|cpu:CPU|alu:A3|multiplyUnit:MUL|Mult0~mac  ; Two Independent 18x18 ; DSP_X32_Y33_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; procesador:PR|cpu:CPU|alu:A2|multiplyUnit:MUL|Mult0~mac  ; Two Independent 18x18 ; DSP_X20_Y55_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; procesador:PR|cpu:CPU|alu:A1|multiplyUnit:MUL|Mult0~mac  ; Two Independent 18x18 ; DSP_X54_Y26_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; procesador:PR|cpu:CPU|alu:A15|modUnit:MOD|Mult0~8        ; Two Independent 18x18 ; DSP_X86_Y18_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; procesador:PR|cpu:CPU|alu:A14|modUnit:MOD|Mult0~8        ; Two Independent 18x18 ; DSP_X20_Y30_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; procesador:PR|cpu:CPU|alu:A13|modUnit:MOD|Mult0~8        ; Two Independent 18x18 ; DSP_X20_Y6_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; procesador:PR|cpu:CPU|alu:A12|modUnit:MOD|Mult0~8        ; Two Independent 18x18 ; DSP_X32_Y10_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; procesador:PR|cpu:CPU|alu:A11|modUnit:MOD|Mult0~8        ; Two Independent 18x18 ; DSP_X86_Y30_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; procesador:PR|cpu:CPU|alu:A10|modUnit:MOD|Mult0~8        ; Two Independent 18x18 ; DSP_X32_Y43_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; procesador:PR|cpu:CPU|alu:A9|modUnit:MOD|Mult0~8         ; Two Independent 18x18 ; DSP_X32_Y61_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; procesador:PR|cpu:CPU|alu:A8|modUnit:MOD|Mult0~8         ; Two Independent 18x18 ; DSP_X20_Y37_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; procesador:PR|cpu:CPU|alu:A7|modUnit:MOD|Mult0~8         ; Two Independent 18x18 ; DSP_X20_Y49_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; procesador:PR|cpu:CPU|alu:A6|modUnit:MOD|Mult0~8         ; Two Independent 18x18 ; DSP_X20_Y18_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; procesador:PR|cpu:CPU|alu:A5|modUnit:MOD|Mult0~8         ; Two Independent 18x18 ; DSP_X54_Y8_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; procesador:PR|cpu:CPU|alu:A4|modUnit:MOD|Mult0~8         ; Two Independent 18x18 ; DSP_X86_Y24_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; procesador:PR|cpu:CPU|alu:A3|modUnit:MOD|Mult0~8         ; Two Independent 18x18 ; DSP_X32_Y39_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; procesador:PR|cpu:CPU|alu:A2|modUnit:MOD|Mult0~8         ; Two Independent 18x18 ; DSP_X20_Y61_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; procesador:PR|cpu:CPU|alu:A1|modUnit:MOD|Mult0~8         ; Two Independent 18x18 ; DSP_X54_Y30_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; procesador:PR|cpu:CPU|alu:A0|modUnit:MOD|Mult0~349       ; Sum of two 18x18      ; DSP_X86_Y6_N0  ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; procesador:PR|cpu:CPU|alu:A15|modUnit:MOD|Mult0~349      ; Sum of two 18x18      ; DSP_X86_Y16_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; procesador:PR|cpu:CPU|alu:A14|modUnit:MOD|Mult0~349      ; Sum of two 18x18      ; DSP_X20_Y28_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; procesador:PR|cpu:CPU|alu:A13|modUnit:MOD|Mult0~349      ; Sum of two 18x18      ; DSP_X20_Y4_N0  ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; procesador:PR|cpu:CPU|alu:A12|modUnit:MOD|Mult0~349      ; Sum of two 18x18      ; DSP_X32_Y8_N0  ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; procesador:PR|cpu:CPU|alu:A11|modUnit:MOD|Mult0~349      ; Sum of two 18x18      ; DSP_X86_Y33_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; procesador:PR|cpu:CPU|alu:A10|modUnit:MOD|Mult0~349      ; Sum of two 18x18      ; DSP_X32_Y45_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; procesador:PR|cpu:CPU|alu:A9|modUnit:MOD|Mult0~349       ; Sum of two 18x18      ; DSP_X32_Y59_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; procesador:PR|cpu:CPU|alu:A8|modUnit:MOD|Mult0~349       ; Sum of two 18x18      ; DSP_X20_Y35_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; procesador:PR|cpu:CPU|alu:A7|modUnit:MOD|Mult0~349       ; Sum of two 18x18      ; DSP_X20_Y47_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; procesador:PR|cpu:CPU|alu:A6|modUnit:MOD|Mult0~349       ; Sum of two 18x18      ; DSP_X20_Y16_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; procesador:PR|cpu:CPU|alu:A5|modUnit:MOD|Mult0~349       ; Sum of two 18x18      ; DSP_X54_Y6_N0  ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; procesador:PR|cpu:CPU|alu:A4|modUnit:MOD|Mult0~349       ; Sum of two 18x18      ; DSP_X86_Y22_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; procesador:PR|cpu:CPU|alu:A3|modUnit:MOD|Mult0~349       ; Sum of two 18x18      ; DSP_X32_Y37_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; procesador:PR|cpu:CPU|alu:A2|modUnit:MOD|Mult0~349       ; Sum of two 18x18      ; DSP_X20_Y59_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; procesador:PR|cpu:CPU|alu:A1|modUnit:MOD|Mult0~349       ; Sum of two 18x18      ; DSP_X54_Y28_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+----------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 82,746 / 289,320 ( 29 % ) ;
; C12 interconnects                           ; 575 / 13,420 ( 4 % )      ;
; C2 interconnects                            ; 20,206 / 119,108 ( 17 % ) ;
; C4 interconnects                            ; 12,211 / 56,300 ( 22 % )  ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 8,191 / 289,320 ( 3 % )   ;
; Global clocks                               ; 3 / 16 ( 19 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 6,166 / 84,580 ( 7 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 783 / 12,676 ( 6 % )      ;
; R14/C12 interconnect drivers                ; 1,077 / 20,720 ( 5 % )    ;
; R3 interconnects                            ; 29,568 / 130,992 ( 23 % ) ;
; R6 interconnects                            ; 47,637 / 266,960 ( 18 % ) ;
; Spine clocks                                ; 34 / 360 ( 9 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 4            ; 0            ; 4            ; 0            ; 0            ; 8         ; 4            ; 0            ; 8         ; 8         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 8            ; 4            ; 8            ; 8            ; 0         ; 4            ; 8            ; 0         ; 0         ; 8            ; 8            ; 8            ; 8            ; 8            ; 8            ; 8            ; 8            ; 8            ; 8            ; 8            ; 8            ; 8            ; 8            ; 8            ; 8            ; 8            ; 8            ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; clk_step            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk_select          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rst                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                      ;
+-------------------------+----------------------+-------------------+
; Source Clock(s)         ; Destination Clock(s) ; Delay Added in ns ;
+-------------------------+----------------------+-------------------+
; altera_reserved_tck     ; altera_reserved_tck  ; 6789.1            ;
; altera_reserved_tck,I/O ; altera_reserved_tck  ; 920.1             ;
+-------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                          ; Destination Register                                                                                                                                                                                                                                                                                                                                  ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; altera_reserved_tdi                                                                                                                                                                                                                                                                                                                                      ; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[15]                                                                                                                                                                                                  ; 5.780             ;
; altera_internal_jtag~FF_20                                                                                                                                                                                                                                                                                                                               ; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[15]                                                                                                                                                                                                  ; 5.780             ;
; altera_internal_jtag~FF_39                                                                                                                                                                                                                                                                                                                               ; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[15]                                                                                                                                                                                                  ; 5.780             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[0] ; 5.447             ;
; altera_internal_jtag~FF_17                                                                                                                                                                                                                                                                                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[0] ; 5.447             ;
; altera_internal_jtag~FF_36                                                                                                                                                                                                                                                                                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[0] ; 5.447             ;
; procesador:PR|probe_pc:p_pc|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[0]                                                                                     ; procesador:PR|probe_pc:p_pc|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|WORD_SR[3]                                                                                       ; 4.899             ;
; procesador:PR|probe_pc:p_pc|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[2]                                                                                     ; procesador:PR|probe_pc:p_pc|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|WORD_SR[3]                                                                                       ; 4.899             ;
; procesador:PR|probe_pc:p_pc|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[1]                                                                                     ; procesador:PR|probe_pc:p_pc|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|WORD_SR[3]                                                                                       ; 4.899             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                      ; procesador:PR|probe_pc:p_pc|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|WORD_SR[3]                                                                                       ; 4.899             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                     ; procesador:PR|probe_pc:p_pc|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|WORD_SR[3]                                                                                       ; 4.899             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]      ; procesador:PR|probe_pc:p_pc|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|WORD_SR[3]                                                                                       ; 4.899             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]      ; procesador:PR|probe_pc:p_pc|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|WORD_SR[3]                                                                                       ; 4.899             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[11]                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_10[3]                                                                                                  ; 4.623             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[3]                 ; 4.615             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[12]                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_7[3]                                                                                                   ; 4.611             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[8]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_7[3]                                                                                                   ; 4.611             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[10]                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_6[3]                                                                                                   ; 4.589             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[9]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_6[3]                                                                                                   ; 4.589             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_6[3]                                                                                                   ; 4.589             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_6[3]                                                                                                   ; 4.589             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_6[3]                                                                                                   ; 4.321             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[15]     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_6[3]                                                                                                   ; 4.321             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12]     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                  ; 4.186             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[14]     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                  ; 4.186             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[5]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg                        ; 4.046             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg                        ; 4.046             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[16][3]                       ; 3.563             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[16][3]                       ; 3.563             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[16][3]                       ; 3.563             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]   ; 1.399             ;
; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]                                                                                                                                                                                                      ; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a15~portb_address_reg0                                                                                                                                                                                    ; 1.254             ;
; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]                                                                                                                                                                                                      ; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a15~portb_address_reg0                                                                                                                                                                                    ; 1.201             ;
; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[11]                                                                                                                                                                                                     ; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a15~portb_address_reg0                                                                                                                                                                                    ; 1.183             ;
; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]                                                                                                                                                                                                      ; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a4~portb_datain_reg0                                                                                                                                                                                      ; 1.174             ;
; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[6]                                                                                                                                                                                                      ; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a15~portb_address_reg0                                                                                                                                                                                    ; 1.171             ;
; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]                                                                                                                                                                                                      ; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a15~portb_address_reg0                                                                                                                                                                                    ; 1.167             ;
; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]                                                                                                                                                                                                      ; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a2~portb_address_reg0                                                                                                                                                                                     ; 1.164             ;
; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[6]                                                                                                                                                                                                      ; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a2~portb_address_reg0                                                                                                                                                                                     ; 1.164             ;
; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[9]                                                                                                                                                                                                      ; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a2~portb_address_reg0                                                                                                                                                                                     ; 1.162             ;
; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[8]                                                                                                                                                                                                      ; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a2~portb_address_reg0                                                                                                                                                                                     ; 1.162             ;
; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[14]                                                                                                                                                                                                     ; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a14~portb_datain_reg0                                                                                                                                                                                     ; 1.154             ;
; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[2]                                                                                                                                                                                                      ; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a2~portb_datain_reg0                                                                                                                                                                                      ; 1.151             ;
; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]                                                                                                                                                                                                      ; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a15~portb_address_reg0                                                                                                                                                                                    ; 1.151             ;
; procesador:PR|mem_control:MEM|ram:ram1|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                                       ; procesador:PR|mem_control:MEM|ram:ram1|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                                                    ; 1.149             ;
; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2]                                                                                                                                                                                                      ; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a15~portb_address_reg0                                                                                                                                                                                    ; 1.143             ;
; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[10]                                                                                                                                                                                                     ; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a15~portb_address_reg0                                                                                                                                                                                    ; 1.141             ;
; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[4]                                                                                                                                                                                                      ; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a15~portb_address_reg0                                                                                                                                                                                    ; 1.141             ;
; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[11]                                                                                                                                                                                                     ; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a8~portb_address_reg0                                                                                                                                                                                     ; 1.139             ;
; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[10]                                                                                                                                                                                                     ; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a8~portb_address_reg0                                                                                                                                                                                     ; 1.139             ;
; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[9]                                                                                                                                                                                                      ; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a15~portb_address_reg0                                                                                                                                                                                    ; 1.138             ;
; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[8]                                                                                                                                                                                                      ; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a15~portb_address_reg0                                                                                                                                                                                    ; 1.138             ;
; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]                                                                                                                                                                                                      ; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a2~portb_address_reg0                                                                                                                                                                                     ; 1.130             ;
; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[4]                                                                                                                                                                                                      ; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a2~portb_address_reg0                                                                                                                                                                                     ; 1.130             ;
; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[5]                                                                                                                                                                                                      ; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a5~portb_datain_reg0                                                                                                                                                                                      ; 1.129             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]   ; 1.129             ;
; procesador:PR|mem_control:MEM|ram:ram11|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]                                                                                                                                                                                                     ; procesador:PR|mem_control:MEM|ram:ram11|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a6~portb_address_reg0                                                                                                                                                                                    ; 1.125             ;
; procesador:PR|mem_control:MEM|ram:ram11|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]                                                                                                                                                                                                     ; procesador:PR|mem_control:MEM|ram:ram11|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a6~portb_address_reg0                                                                                                                                                                                    ; 1.125             ;
; procesador:PR|mem_control:MEM|ram:ram1|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                                                       ; procesador:PR|mem_control:MEM|ram:ram1|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                                                    ; 1.124             ;
; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[12]                                                                                                                                                                                                     ; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a15~portb_address_reg0                                                                                                                                                                                    ; 1.121             ;
; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2]                                                                                                                                                                                                      ; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a3~portb_address_reg0                                                                                                                                                                                     ; 1.102             ;
; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2]                                                                                                                                                                                                      ; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a1~portb_address_reg0                                                                                                                                                                                     ; 1.101             ;
; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[8]                                                                                                                                                                                                      ; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a1~portb_address_reg0                                                                                                                                                                                     ; 1.101             ;
; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[6]                                                                                                                                                                                                      ; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a1~portb_address_reg0                                                                                                                                                                                     ; 1.101             ;
; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]                                                                                                                                                                                                      ; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a1~portb_address_reg0                                                                                                                                                                                     ; 1.101             ;
; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2]                                                                                                                                                                                                      ; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a14~portb_address_reg0                                                                                                                                                                                    ; 1.100             ;
; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[8]                                                                                                                                                                                                      ; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a14~portb_address_reg0                                                                                                                                                                                    ; 1.100             ;
; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[6]                                                                                                                                                                                                      ; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a14~portb_address_reg0                                                                                                                                                                                    ; 1.100             ;
; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]                                                                                                                                                                                                      ; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a14~portb_address_reg0                                                                                                                                                                                    ; 1.100             ;
; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]                                                                                                                                                                                                      ; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a1~portb_address_reg0                                                                                                                                                                                     ; 1.099             ;
; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[9]                                                                                                                                                                                                      ; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a1~portb_address_reg0                                                                                                                                                                                     ; 1.099             ;
; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]                                                                                                                                                                                                      ; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a3~portb_address_reg0                                                                                                                                                                                     ; 1.098             ;
; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[11]                                                                                                                                                                                                     ; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a1~portb_address_reg0                                                                                                                                                                                     ; 1.098             ;
; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[10]                                                                                                                                                                                                     ; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a1~portb_address_reg0                                                                                                                                                                                     ; 1.098             ;
; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]                                                                                                                                                                                                      ; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a1~portb_address_reg0                                                                                                                                                                                     ; 1.098             ;
; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[4]                                                                                                                                                                                                      ; procesador:PR|mem_control:MEM|ram:ram3|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a1~portb_address_reg0                                                                                                                                                                                     ; 1.098             ;
; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]                                                                                                                                                                                                      ; procesador:PR|mem_control:MEM|ram:ram8|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a15~portb_address_reg0                                                                                                                                                                                    ; 1.097             ;
; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[11]                                                                                                                                                                                                     ; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a14~portb_address_reg0                                                                                                                                                                                    ; 1.097             ;
; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[10]                                                                                                                                                                                                     ; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a14~portb_address_reg0                                                                                                                                                                                    ; 1.097             ;
; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]                                                                                                                                                                                                      ; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a14~portb_address_reg0                                                                                                                                                                                    ; 1.097             ;
; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[4]                                                                                                                                                                                                      ; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a14~portb_address_reg0                                                                                                                                                                                    ; 1.097             ;
; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]                                                                                                                                                                                                      ; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a14~portb_address_reg0                                                                                                                                                                                    ; 1.096             ;
; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[9]                                                                                                                                                                                                      ; procesador:PR|mem_control:MEM|ram:ram9|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a14~portb_address_reg0                                                                                                                                                                                    ; 1.096             ;
; procesador:PR|mem_control:MEM|ram:ram1|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]                                                                                                                                                       ; procesador:PR|mem_control:MEM|ram:ram1|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                                                    ; 1.094             ;
; procesador:PR|mem_control:MEM|ram:ram13|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]                                                                                                                                                                                                     ; procesador:PR|mem_control:MEM|ram:ram13|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a15~portb_address_reg0                                                                                                                                                                                   ; 1.087             ;
; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                                       ; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                                    ; 1.083             ;
; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                                       ; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                                    ; 1.081             ;
; procesador:PR|mem_control:MEM|ram:ram13|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]                                                                                                                                                                                                     ; procesador:PR|mem_control:MEM|ram:ram13|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a15~portb_address_reg0                                                                                                                                                                                   ; 1.077             ;
; procesador:PR|mem_control:MEM|ram:ram15|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[0]                                                                                                                                                                                          ; procesador:PR|mem_control:MEM|ram:ram15|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[1]                                                                                                                                                                                       ; 1.075             ;
; procesador:PR|mem_control:MEM|ram:ram6|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]                                                                                                                                                                                                      ; procesador:PR|mem_control:MEM|ram:ram6|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a13~portb_address_reg0                                                                                                                                                                                    ; 1.074             ;
; procesador:PR|mem_control:MEM|ram:ram15|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                                      ; procesador:PR|mem_control:MEM|ram:ram15|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                                   ; 1.073             ;
; procesador:PR|mem_control:MEM|ram:ram14|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                                      ; procesador:PR|mem_control:MEM|ram:ram14|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                                   ; 1.073             ;
; procesador:PR|mem_control:MEM|ram:ram15|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                                      ; procesador:PR|mem_control:MEM|ram:ram15|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                                   ; 1.071             ;
; procesador:PR|mem_control:MEM|ram:ram14|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                                      ; procesador:PR|mem_control:MEM|ram:ram14|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                                   ; 1.071             ;
; procesador:PR|mem_control:MEM|ram:ram10|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                                      ; procesador:PR|mem_control:MEM|ram:ram10|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                                   ; 1.069             ;
; procesador:PR|mem_control:MEM|ram:ram0|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]                                                                                                                                                                                                      ; procesador:PR|mem_control:MEM|ram:ram0|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a0~portb_address_reg0                                                                                                                                                                                     ; 1.066             ;
; procesador:PR|mem_control:MEM|ram:ram10|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                                      ; procesador:PR|mem_control:MEM|ram:ram10|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                                   ; 1.065             ;
; procesador:PR|mem_control:MEM|ram:ram15|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[2]                                                                                                                                                                                          ; procesador:PR|mem_control:MEM|ram:ram15|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[1]                                                                                                                                                                                       ; 1.064             ;
; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]                                                                                                                                                                                                      ; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a2~portb_address_reg0                                                                                                                                                                                     ; 1.064             ;
; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]                                                                                                                                                                                                      ; procesador:PR|mem_control:MEM|ram:ram7|altsyncram:altsyncram_component|altsyncram_t5r1:auto_generated|altsyncram_1jh2:altsyncram1|ram_block3a2~portb_address_reg0                                                                                                                                                                                     ; 1.064             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (119006): Selected device 5CSEMA5F31C6 for design "procesadorArm"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 1 clock (1 global)
    Info (11162): altera_internal_jtag~TCKUTAPCLKENA0 with 1632 fanout uses global clock CLKCTRL_G3
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): clk_final~CLKENA0 with 7258 fanout uses global clock CLKCTRL_G2
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): rst~inputCLKENA0 with 7258 fanout uses global clock CLKCTRL_G0
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Warning (16406): 1 global input pin(s) will use non-dedicated clock routing
    Warning (16407): Source REFCLK I/O is not placed onto a dedicated REFCLK input pin for global clock driver rst~inputCLKENA0, placed at CLKCTRL_G0
        Info (179012): Refclk input I/O pad rst is placed onto PIN_AE12
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Critical Warning (332012): Synopsys Design Constraints File file not found: 'procesadorArm.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning (332060): Node: clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register procesador:PR|pcRegister:P0|pcout[0] is being clocked by clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
Info (176235): Finished register packing
    Extra Info (176218): Packed 224 registers into blocks of type Block RAM
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:15
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:01:37
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:19
Info (170193): Fitter routing operations beginning
Info (170089): 7e+03 ns of routing delay (approximately 3.6% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 17% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 28% of the available device resources in the region that extends from location X33_Y11 to location X44_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:34
Info (11888): Total time spent on timing analysis during the Fitter is 10.81 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:40
Info (144001): Generated suppressed messages file D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/output_files/procesadorArm.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 8361 megabytes
    Info: Processing ended: Mon Apr 08 20:19:19 2024
    Info: Elapsed time: 00:05:54
    Info: Total CPU time (on all processors): 00:36:34


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Proyectos/Quartus/Arqui-II-Proyecto-I/proyecto1/output_files/procesadorArm.fit.smsg.


