可重組計算平台 Adaptive-Datapath DSP 的 MPEG-4 高效指令研究 
The Study of Adaptive-Datapath DSP for MPEG-4 High-Efficient Instructions on Reconfigurable 
Computing Platforms 
計畫編號：NSC  95-2221-E-129 -010- 
執行期限：95 年 8 月 1 日至  96 年 11 月 15 日 
計畫主持人：陳瑞熙 副教授 聖約翰科技大學資工系 
計畫參與人員：張閎智、葉濰銘、陳冠竹 
中文摘要 
本計畫是根據視訊編解碼技術的發展
與趨勢來擬定解決視訊編碼中一些複雜的
編碼技術。在 AVC 中採用：1.可變區塊；2.
多 重 的 參 考 頁 面 ； 3.Rate-Distortion 
Optimization (RDO)等。這些技術帶來許多
編碼效率的優點但卻需付出其他代價，如：
大量增加複雜度在設計 MPEG-4/AVC 的移動
估 測 (ME) 與 模 式 選 擇 上 。 我 們 分 析
MPEG-4/AVC 的複雜度特質，選擇關鍵改善
效能方案，規劃 adaptive-datapath DSP 訂
製指令架構，提出高成本效益的低複雜度演
算實現方法，並應用高度彈性的 SOPC 參考
平台 CAD 開發流程，在不增加設計風險情況
下，結合具有彈性設計優勢的訂製周邊加速
器來實現 AVC 的 DSP 演算。 
英文摘要 
In this work we focused on solving the 
computing complexity of MPEG-4 part10 or 
H.264/AVC video coding. In AVC, variable 
block size, multiple reference frame and 
Rate-Distortion Optimization (RDO). These 
techniques gain the coding efficiency while 
paying the complexity penalty, such as 
dramatically increasing the complexity of the 
motion estimation (ME) with the mode 
decision new features. Accordingly, we 
proposed a reconfigurable computing model 
with adaptive-datapath DSP for reducing the 
complexity of the key components. It is the 
custom instruction design compliant for the 
specific SOPC that promotes the efficiency 
and flexibility for the AVC processing. This 
work naturally employed hardware/software 
co-design methodology including porting the 
embedded real-time operating systems and 
prototyping the hardware accelerating 
instructions accompanied with the SOPC. 
關鍵詞(keywords) 
MPEG-4/AVC, adaptive-datapath DSP, 
SOPC, motion estimation, block match 
algorithms. 
 
關鍵詞(keywords) 
一、 前言 
1. 動機 
嵌入式多媒體時代來臨帶動 MPEG-4 或
H.264/AVC系統視訊應用晶片的效能設計挑
戰，特別是 SOPC 快速雛型設計方法配合可
重組計算技術帶來 Adaptive-Datapath DSP
訂製指令發展的機會。 
2. 研究目的 
探討可重組計算 Adaptive-Datapath 
DSP 的 MPEG-4 高效指令實務技術，與研究
實現前瞻性專用多媒體處理器的架構、雛型
與改進建議。並配合以計劃推動增進學生發
展可重組計算技術經驗，培育多媒體處理器
專業設計人才。 
二、 文獻探討 
計 算 科 技 領 域 演 化 快 速 ： 1980 
mainframe 時代的主流計算逐漸衰退後，短
短 20 年 PC 在 2000 年達到時代巔峰，接著
後 PC 時代降臨，代之以多媒體為主的嵌入
式系統迅速發展，預估 2010 年為其全盛時
期，世代交替週期愈來愈短，對設計者的挑
戰也愈來愈大。 
下一代的處理系統需具備大量的運算
能力[1] 才能應付行動多媒體不斷成長的
需求，今天的設計遵循MPEG-4 標準[2][3] 
及應用所需，明天就要滿足H.264/AVC 或
稱MPEG-4 Part10(ISO/IEC 14496-10) [4]所
求面臨嵌入式多媒體時代的到來，為提升競
爭力，國內產學界在MPEG-4 編解碼技術的
大力投入正方興未艾。如工研院電通所先
S/W再H/W，先MPEG-4 SP、再AVC策略，已開
發符合MPEG-4 14496-2 (part2)規範的視訊
(a) MPEG encoder block diagram 
Block of 
Current 
Frame  
Block of 
Previous 
Frame 
Vector 
Coded 
Macro-Block 
Data 
Video 
signal 
   + 
+ 
+ 
   - 
Q DCT 
MC 
VLC 
Frame 
Buffer 
IDCT 
IQ 
ME 
+ 
+ 
Motion Vectors 
Coded 
Macro-Block 
Data 
Decoded Video Signal
MC 
VLD 
Frame 
Memory 
(b) MPEG decoder block diagram 
IDCTIQ +BUF 
圖 1 MPEG 視訊變解碼器基本方塊圖 
2. 改善 MPEG-4 效能的關鍵 
對MPEG-4 video encoder各函式成本的
簡易profile，各種研究指出由function-level
分析Foreman 352 x 288 像素的CIF視訊發現
移動估測(ME)是最高複雜度計算函式，約佔
76%強的計算量，如 圖 2所示。由於這個高
演算量集中在特定函式的性質，訂製特定功
能的DSP處理器來執行高效率的針對性計
算架構是成功的關鍵，其中ME函式是首要
的改善目標。 
 
圖 2 Function-level MPEG-4 encoder 簡易
profile 
 
3. 關鍵計算：ME 演算原理 
移動估測(ME) 預估視訊畫面序列中連
續畫面(frames)間的像素(pixels)或像素區塊
(blocks pixels)的移動 (位移 )向量 (motion 
vector)，傳送目前畫面的這些移動向量可用
來代替傳送下一張畫面的相關區塊，最佳視
訊壓縮可由前一編碼畫面區塊做移動補償
預估(motion-compensated prediction)獲得。
由於相對的簡單，區塊匹配演算法(BMAs)
是最常用來做移動估測的方法。此方法將畫
面分割成N-by-N的巨區塊(macro-blocks)並
假設區塊中的每一個像素均具有相同的移
動量，將目前畫面上的每個參考巨區塊與前
一畫面若干個移位的候補巨區塊比較，其中
最合適的候補巨區塊的起始位置就是其移
動向量。而搜尋候補巨區塊的範圍就稱為搜
尋窗(search window)，此搜尋窗限制在相對
於參考巨區塊水平與垂直方向各+/-p像素範
圍內，於是搜尋窗共包含(N+2p)2個像素。 
實 現 BMA 演 算 法 的 法 則 有 ：
cross-correlation function(CCF)、mean-square 
error (MSE)、及 mean absolute difference 
(MAD)等，而 MAD 法最簡單實用也最常被
使用， MAD 法對位移(m,n)的巨區塊總位
移差值 d(m,n)定義如下： 
pnmpfor
njmiyjixnd(m
N
i
N
j
≤≤−
++−= ∑∑−
=
−
=
, 
,),(),(),
1
0
1
0  
其中x(i, j)與y(i+m, j+n)分別代表在目
前畫面中參考巨區塊與前一畫面搜尋窗中
的相關像素值。從複雜度分析，MAD法共
需 3N2個計算量：每個差的絕對值需減法、
絕對值、與累加等 3 個計算。全搜尋(full 
search)是若干種搜尋法中最直接的方法，在
搜尋窗中它總共需搜尋(2p+1) 2個位置才算
得一個移動向量v如下： 
{ }
u
nm
n(mv
pnmpfornd(mu
),
,, ,),min ),(
=
≤≤−=
 
4. ME 計算架構 
為改善平行度、同時性、資料順暢及再
使用等等目標，三大類 ME計算包括通用 DSP
架構專屬架構被提出列出如下： 
(1.) 通用DSP架構：為軟體實現方案，多媒
體處理已發展成雙核架構，如著名的
OMAP[22]。 
(2.) 專屬架構：如心脈式陣列[23] ME計算
架構[24]，圖 3-圖 4。 
 
 圖 8 設計流程圖 
四、 SOPC H.264/AVC 研究案例： 
1. Key Features of H.264/AVC 
因為 Motion Estimation 與模式判斷
兩區塊會使 H.264 擁有高複雜度的演算，然
而在不增加複雜度的情況下，可用低傳輸率
卻可以擁有完美的高畫質影像，其關鍵技術
在於： 
(1).使用可變區塊尺寸演算 
(2).多重參考幀(frame) 
(3).Rate-Distortion  Optimization 
(RDO) 
H.264 編碼標準效率，是透過一些聯合
編碼的技術達到目的另外轉換的編碼，量
化，商編碼，使用可變化區塊的移動估測作
為基準這些重大的關鍵技術都是為了使
H.264 編碼為了達到更好結果，然而增加編
碼的複雜度的原因，為可變區塊的移動估
測，完成了實現要求的編碼部份，如圖 9，
清楚定義了七種不同的模式，一般可以明確
分割成兩部份 
(1)巨區塊由 16x16, 16x8, 8x16 block 
sizes 分割組成 
(2)8x8 的次區塊由 8x8, 8x4, 4x8, 4x4 
block sizes 分割組成 
 
圖 9  H.264 Encoder Block Diagram  
2. The SAD reuse algorithm 
定義:決定 SAD 再使用的條件 
由於 H.264 巨區塊 m x n 特定的候選移
動向量 d，使得坐落在移動範圍(-R,R)存在
(m/4) x (n/4) 重 複 使 用 被 稱 為 相 同 的
SAD4x4 區塊每個值有根據取自 4x4SAD，
因此 SAD 的重覆使用運算可以取得如下: 
( ),)()()( 1-4
0
1-
4
0
),(
44∑∑= =× ×==
m
i
n
j
ji
nmM dSADdSADdSAD
 
由上述公式可得知在一般狀況下，計算
各類大小區塊在相異位置間的 SAD 值時，需
進行一次全新的運算流程才能取得一個最
佳向量的 SAD 值，但若仔細觀察即可發現
(4,8), (8,4), (8,8), (16,8), (8,16), 
(16,16)等區塊皆可由(4,4)構成，如此一來
只需優先進行(4,4)的 SAD 求值，並保留這
些運算資料留待計算其他大型區塊的 SAD
值時直接引用則可達到減少運算量的效
果，此即為 SAD Reuse 的技巧，因此在軟體
執行需要極大的運算量，所以我們欲設計高
效率 SAD 架構實現 H.264 Encode 中 
Motion Estimation 的 SOPC 加速器以提高
Motion Estimation 整體效能。 
3. SOPC-based Complexity Reducing 
H.264 Coder 
有兩種方式被使用於SOPC平台的嵌入式系統一
種是訂製指令，另一種是訂製的加速裝置定
製指令，由於出色的功效，在實現H.264 影
像編碼中，定製加速器被優先考慮使用，在
圖 10中的平台提到軟核CPU設計與SOPC
嵌入式系統的標準週邊構成規格，這設計能
在正常狀態下提供的消耗記憶體的資源，所
以使用外部SDRAM是必須的，不幸的，在
完成ME演算中，資料傳輸頻寬為另一個瓶
頸，平滑的資料擷取，與分散式的緩衝，多
重的接腳與記憶體控制列在交錯架構如圖 
10設計裡有成本效益的SAD重複使用架構
搜尋，要先考慮搜尋範圍與再使用的方法
論，巨區塊的搜尋範圍[-p, p]包含(2p+1)^2
 我們針對不同來源影像檔案，測試
H.264 編解碼效率，得出結果分析數據如
下，表 3。 
表 3 SOFTWARE test summary 
 
六、 結論 
我們介紹了 AVC 複雜的編碼採用可變
區塊、多重的參考頁面、RDO 等技術大量增
加複雜度在設計移動估測(ME)與模式選擇
上。我們選擇改善關鍵效能方案，規劃
adaptive-datapath DSP 訂製指令架構，提
出高效益的低複雜度演算實現方法。說明在
H.264 編碼過程中 SAD 再使用架構的複雜度
降低方案，在 SOPC 嵌入式系統中實現高效
率的視訊編解碼是具有很大潛力的，因此未
來將朝向研究如何解決 H.264 視訊編碼中
軟硬體共同設計技術與最佳化即時嵌入式
系統。然而嵌入式多媒體系統的功能變異與
創意帶來更新的展望及挑戰，未來我們希望
結合 Matlab 的 Toolbox 及 Simulink 工具，
加速設計流程，在此，我們正嘗試應用
AccelChip 的輔助設計(m-file 至 RTL 的 IP
自動建置平台)，讓我們的設計工作更加有
效率，特別是在 MPEG-4 及 H.264 標準應用
系統設計上。 
References 
[1] J.F. Huber, “Mobile next-generation 
networks,” IEEE Multimedia, Vol.11, Iss. 
1, Jan-Mar 2004, pp.72-83. 
[2] Rob Koenen. ISO/IEC JTC1/SC29/WG11 
N4668. MPEG4 standards specifications, 
March 2002. 
[3] MPEG subgroups. MPEG-4 Overview, 
lSO/IEC JTC1/SCP9IWG11/N2725, Mar 
1999,  
[4] Ralf Schäfer, Thomas Wiegand and Heiko 
Schwarz, “The H.264/AVC Standard,” in 
http://www.packetizer.com/codecs/h264/trev_
293-schaefer.pdf
[5] 
http://www.epochtimes.com/b5/5/2/27/n8291
92.htm
[6] https://video.ee.ntu.edu.tw/
[7] 
http://spic.ee.ncku.edu.tw/plan/mpeg/mpeg.ht
m
[8] 
http://www.altera.com/education/net_seminar
s/all/ns-asic_gain.html
[9] G. Martin, F. Schirrmeister, “A design chain 
for embedded systems,” Computer, Vol. 
35, Iss. 3,  Mar. 2002, pp. 100-103. 
[10] 
http://www.altera.com/literature/hb/stx2/stx2_
sii51001.pdf,  
[11] 
http://www.altera.com/corporate/news_room/
releases/products/nr-dsp_devkit.html
[12] K. D. Underwood. FPGAs vs. CPUs: Trends 
in peak floating-point performance. Proc. 
[28] M. Aksit, Z. Choukair, “Dynamic, adaptive 
and reconfigurable systems overview and 
prospective vision,” Proc. IEEE Int. Conf. on 
Distributed Computing Systems Workshops, 
May 2003, pp. 84-89. 
[29] P. Waldeck, N. Bergmann, “Dynamic 
hardware-software partitioning on 
reconfigurable system-on-chip,” Proc. 3rd 
IEEE Int. Workshop on System-on-Chip for 
Real-Time Applications, Jun.-Jul. 2003, pp. 
102-105. 
[30] Stefania Perr et al, “Variable Precision 
Arithmetic Circuits for FPGA-Based 
Multimedia Processors,” IEEE Trans. on Very 
Large Scale Integration (VLSI) Systems, Vol. 
12, No. 9, Sep. 2004. 
     {new efficient variable precision arithmetic 
circuits for field programmable gate 
array(FPGA)-based processors. operate in single 
instruction multiple data (SIMD) fashion and 
allows high parallelism levels to be guaranteed 
when operations on lower precisions are 
executed . SIMD, Vertex FPGA,}
[31] M. Lanuzza, S. Perri, M. Margala, P. 
Corsonello, “Low-cost fully reconfigurable 
data-path for FPGA-based multimedia 
processor,” Int. Conf. Field Programmable 
Logic and Applications, Aug. 2005, pp. 13-18. 
{data-path can operate in SIMD fashion and 
guarantees high parallelism levels when 
operations on lower precisions are executed. 
It also supports IEEE-754 compliant single 
precision floatingpoint addition and 
multiplication} 
 
[32] P. Kuhn and W. Stechele, "Complexity 
Analysis of the Emerging MPEG-4 Standard 
as a Basis for VLSl Implementations," Proc. 
Visual Communications and Image 
Processing, Vol. 3309, Society of 
Photo-Optical instrumentation Engineers 
(SPIEI, Beliingham, Wash., 1998, pp. 498~50 
[33] 
http://www.cselt.stet.it/mpeglstandards/rnpeg-
4/mpeg-4.htm
[34] 
http://www.altera.com/literature/ug/ug_nios2
_custom_instruction.pdf
[35] J. Kneip et al., "The MPEG-4 Video Coding 
Standard-AVLSI Point of View," Proc. 1998 
IEEE Workshop Signal Processing Systems, 
IEEE Signal Processing Soc. and IEEE 
Circuits and Systems Soc., Piscataway, N.J.  
[36] J. Kneip, B. Schmale, H. Moller, “Applying 
and implementing the MPEG-4 multimedia 
standard,” IEEE Micro, Vol. 19, Iss. 6, 
Nov.-Dec. 1999, pp. 64–74. 
 
 
 
出席國際學術會議心得報告及發表之論文 
若該計畫已有論文發表者，可以A4紙影印，作為成果報告內容或附錄，並請註明發表刊物
名稱、卷期及出版日期。若有與執行本計畫相關之著作、專利、技術報告、或學生畢業論
文等，請在參考文獻內註明之，俾可供進一步查考。 
[1] Chen, R.-X. and J. Fan (2007). Complexity Reduction for SOPC-based H.264/AVC 
Coder via Sum of Absolute Difference. IEEE/CIE 7th Int. Conf. on ASIC, ASICON 
2007. Guilin, China: 1277-1280. 
一、 出席國際學術會議 
1. 國際會議名稱 
 
(2).TUTORIAL SESSION 
Oct. 26 (Friday) 
Morning Sessions 
Tutorial Session 
(Room B, Seven Star, 七星) 
T-1 
9:00-10:50 
Design of integrated RF front-ends in submicron and deep submicron CMOS 
technologies 
J. Long 
TU Delft, Netherland 
T-2 A/D Converters for Wireless Communication in Nanometer CMOS 
11:00-12:00 Yun Chiu 
UIUC, USA 
Tutorial Session 
(Room C, Fu Bo, 伏波) 
T-4 Inductance Extraction and Compact Modeling of Inductively Coupled Interconnects in the Presence 
of Process Variations 
9:00-10:50 
Sheldon Tan1, Jeffrey Fan2 
1University of California, USA; 2Florida International University, USA 
T-5 What Makes Moore’s Law Continue? – Recent Advances in Semiconductor 
11:00-12:00 Linming Jin 
Brocade Communications, USA 
Tutorial Session 
(Room D, Die Cai, 叠彩) 
T-7 Software Defined Cognitive Radios 
9:00-10:50 Ramesh Harjani, Ahmed H. Tewfik, 
 
4. 相關訊息 
 
 
※ 出席國際學術會議心得報告及發表之論文 
若該計畫已有論文發表者，可以A4紙影印，作為成果報告內容或附錄，並請註明發表刊物
名稱、卷期及出版日期。若有與執行本計畫相關之著作、專利、技術報告、或學生畢業論
文等，請在參考文獻內註明之，俾可供進一步查考。 
[1] Chen, R.-X. and J. Fan (2007). Complexity Reduction for SOPC-based H.264/AVC 
Coder via Sum of Absolute Difference. IEEE/CIE 7th Int. Conf. on ASIC, ASICON 
2007. Guilin, China: 1277-1280. 
一、 出席國際學術會議 
1. 國際會議名稱 
 
(2).TUTORIAL SESSION 
Oct. 26 (Friday) 
Morning Sessions 
Tutorial Session 
(Room B, Seven Star, 七星) 
T-1 
9:00-10:50 
Design of integrated RF front-ends in submicron and deep submicron CMOS 
technologies 
J. Long 
TU Delft, Netherland 
T-2 A/D Converters for Wireless Communication in Nanometer CMOS 
11:00-12:00 Yun Chiu 
UIUC, USA 
Tutorial Session 
(Room C, Fu Bo, 伏波) 
T-4 Inductance Extraction and Compact Modeling of Inductively Coupled Interconnects in the Presence 
of Process Variations 
9:00-10:50 
Sheldon Tan1, Jeffrey Fan2 
1University of California, USA; 2Florida International University, USA 
T-5 What Makes Moore’s Law Continue? – Recent Advances in Semiconductor 
11:00-12:00 Linming Jin 
Brocade Communications, USA 
Tutorial Session 
(Room D, Die Cai, 叠彩) 
T-7 Software Defined Cognitive Radios 
9:00-10:50 Ramesh Harjani, Ahmed H. Tewfik, 
 
4. 相關訊息 
 
