# VHDL
Final PECL of "Modelado y Sintesis de Sistemas Electronicos Digitales" for course 2016/17

Proyect folder:
https://drive.google.com/drive/folders/0B-zgqsX3xIp_WUY5Q3JTN0o2ZFE

## Part 1 "Diseño del controlador del puerto paralelo (EPP)"
Memory of part 1: https://docs.google.com/document/d/147KwKuMd6p9cPaYyhOGDVACNF4edwUYW3CW-ZDxAcmQ/edit#heading=h.j5sz6q4se427

Delivery on March 13.

## Part 2 "Diseño del controlador del códec"
Delivery on April 3.

## Part 3 "Modelado del decodificador del puerto EPP"
Delivery on April 24.

## Part 4 "Implementación del diseño completo"
Delivery on May 8.
