TimeQuest Timing Analyzer report for SSD1306_VHDLImplementation
Wed Jul 08 00:26:36 2015
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLKI'
 13. Slow 1200mV 85C Model Hold: 'CLKI'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLKI'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'CLKI'
 29. Slow 1200mV 0C Model Hold: 'CLKI'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'CLKI'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'CLKI'
 44. Fast 1200mV 0C Model Hold: 'CLKI'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'CLKI'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Signal Integrity Metrics (Slow 1200mv 0c Model)
 63. Signal Integrity Metrics (Slow 1200mv 85c Model)
 64. Signal Integrity Metrics (Fast 1200mv 0c Model)
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; SSD1306_VHDLImplementation                         ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE6E22C8                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; CLKI       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLKI } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 172.86 MHz ; 172.86 MHz      ; CLKI       ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLKI  ; -4.785 ; -110.899           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLKI  ; 0.352 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLKI  ; -3.201 ; -86.499                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLKI'                                                                                                                                                                                ;
+--------+----------------------------------------------------------------------------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -4.785 ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; SSD1306:inst2|PDO[3]     ; CLKI         ; CLKI        ; 1.000        ; -0.477     ; 5.309      ;
; -4.637 ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; SSD1306:inst2|PDO[7]     ; CLKI         ; CLKI        ; 1.000        ; -0.474     ; 5.164      ;
; -4.526 ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; SSD1306:inst2|PDO[5]     ; CLKI         ; CLKI        ; 1.000        ; -0.477     ; 5.050      ;
; -4.292 ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; SSD1306:inst2|PDO[6]     ; CLKI         ; CLKI        ; 1.000        ; -0.474     ; 4.819      ;
; -4.203 ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; SSD1306:inst2|PDO[4]     ; CLKI         ; CLKI        ; 1.000        ; -0.477     ; 4.727      ;
; -4.178 ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; SSD1306:inst2|PDO[0]     ; CLKI         ; CLKI        ; 1.000        ; -0.477     ; 4.702      ;
; -3.917 ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; SSD1306:inst2|PDO[2]     ; CLKI         ; CLKI        ; 1.000        ; -0.477     ; 4.441      ;
; -3.790 ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; SSD1306:inst2|PDO[1]     ; CLKI         ; CLKI        ; 1.000        ; -0.044     ; 4.747      ;
; -2.893 ; SPI:instS|DCnt[0]                                                                                        ; SPI:instS|DO             ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 3.814      ;
; -2.657 ; SPI:instS|DCnt[2]                                                                                        ; SPI:instS|DO             ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 3.578      ;
; -2.653 ; SPI:instS|DCnt[1]                                                                                        ; SPI:instS|DO             ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 3.574      ;
; -2.483 ; SSD1306:inst2|PInstr[2]                                                                                  ; SSD1306:inst2|PInstr[7]  ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 3.404      ;
; -2.483 ; SSD1306:inst2|PInstr[2]                                                                                  ; SSD1306:inst2|PInstr[6]  ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 3.404      ;
; -2.483 ; SSD1306:inst2|PInstr[2]                                                                                  ; SSD1306:inst2|PInstr[5]  ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 3.404      ;
; -2.483 ; SSD1306:inst2|PInstr[2]                                                                                  ; SSD1306:inst2|PInstr[4]  ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 3.404      ;
; -2.483 ; SSD1306:inst2|PInstr[2]                                                                                  ; SSD1306:inst2|PInstr[3]  ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 3.404      ;
; -2.483 ; SSD1306:inst2|PInstr[2]                                                                                  ; SSD1306:inst2|PInstr[2]  ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 3.404      ;
; -2.483 ; SSD1306:inst2|PInstr[2]                                                                                  ; SSD1306:inst2|PInstr[0]  ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 3.404      ;
; -2.483 ; SSD1306:inst2|PInstr[2]                                                                                  ; SSD1306:inst2|PInstr[1]  ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 3.404      ;
; -2.483 ; SPI:instS|DataO[0]                                                                                       ; SPI:instS|DO             ; CLKI         ; CLKI        ; 1.000        ; -0.081     ; 3.403      ;
; -2.439 ; SSD1306:inst2|PInstr[1]                                                                                  ; SSD1306:inst2|PInstr[7]  ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 3.360      ;
; -2.439 ; SSD1306:inst2|PInstr[1]                                                                                  ; SSD1306:inst2|PInstr[6]  ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 3.360      ;
; -2.439 ; SSD1306:inst2|PInstr[1]                                                                                  ; SSD1306:inst2|PInstr[5]  ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 3.360      ;
; -2.439 ; SSD1306:inst2|PInstr[1]                                                                                  ; SSD1306:inst2|PInstr[4]  ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 3.360      ;
; -2.439 ; SSD1306:inst2|PInstr[1]                                                                                  ; SSD1306:inst2|PInstr[3]  ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 3.360      ;
; -2.439 ; SSD1306:inst2|PInstr[1]                                                                                  ; SSD1306:inst2|PInstr[2]  ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 3.360      ;
; -2.439 ; SSD1306:inst2|PInstr[1]                                                                                  ; SSD1306:inst2|PInstr[0]  ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 3.360      ;
; -2.439 ; SSD1306:inst2|PInstr[1]                                                                                  ; SSD1306:inst2|PInstr[1]  ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 3.360      ;
; -2.327 ; SPI:instS|DCnt[0]                                                                                        ; SPI:instS|DCnt[4]        ; CLKI         ; CLKI        ; 1.000        ; -0.081     ; 3.247      ;
; -2.326 ; SPI:instS|Bsy                                                                                            ; SSD1306:inst2|PInstr[7]  ; CLKI         ; CLKI        ; 1.000        ; -0.079     ; 3.248      ;
; -2.326 ; SPI:instS|Bsy                                                                                            ; SSD1306:inst2|PInstr[6]  ; CLKI         ; CLKI        ; 1.000        ; -0.079     ; 3.248      ;
; -2.326 ; SPI:instS|Bsy                                                                                            ; SSD1306:inst2|PInstr[5]  ; CLKI         ; CLKI        ; 1.000        ; -0.079     ; 3.248      ;
; -2.326 ; SPI:instS|Bsy                                                                                            ; SSD1306:inst2|PInstr[4]  ; CLKI         ; CLKI        ; 1.000        ; -0.079     ; 3.248      ;
; -2.326 ; SPI:instS|Bsy                                                                                            ; SSD1306:inst2|PInstr[3]  ; CLKI         ; CLKI        ; 1.000        ; -0.079     ; 3.248      ;
; -2.326 ; SPI:instS|Bsy                                                                                            ; SSD1306:inst2|PInstr[2]  ; CLKI         ; CLKI        ; 1.000        ; -0.079     ; 3.248      ;
; -2.326 ; SPI:instS|Bsy                                                                                            ; SSD1306:inst2|PInstr[0]  ; CLKI         ; CLKI        ; 1.000        ; -0.079     ; 3.248      ;
; -2.326 ; SPI:instS|Bsy                                                                                            ; SSD1306:inst2|PInstr[1]  ; CLKI         ; CLKI        ; 1.000        ; -0.079     ; 3.248      ;
; -2.235 ; SSD1306:inst2|PInstr[0]                                                                                  ; SSD1306:inst2|PInstr[7]  ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 3.156      ;
; -2.235 ; SSD1306:inst2|PInstr[0]                                                                                  ; SSD1306:inst2|PInstr[6]  ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 3.156      ;
; -2.235 ; SSD1306:inst2|PInstr[0]                                                                                  ; SSD1306:inst2|PInstr[5]  ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 3.156      ;
; -2.235 ; SSD1306:inst2|PInstr[0]                                                                                  ; SSD1306:inst2|PInstr[4]  ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 3.156      ;
; -2.235 ; SSD1306:inst2|PInstr[0]                                                                                  ; SSD1306:inst2|PInstr[3]  ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 3.156      ;
; -2.235 ; SSD1306:inst2|PInstr[0]                                                                                  ; SSD1306:inst2|PInstr[2]  ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 3.156      ;
; -2.235 ; SSD1306:inst2|PInstr[0]                                                                                  ; SSD1306:inst2|PInstr[0]  ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 3.156      ;
; -2.235 ; SSD1306:inst2|PInstr[0]                                                                                  ; SSD1306:inst2|PInstr[1]  ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 3.156      ;
; -2.182 ; SPI:instS|DataO[7]                                                                                       ; SPI:instS|DO             ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 3.103      ;
; -2.077 ; SPI:instS|DCnt[2]                                                                                        ; SPI:instS|DCnt[4]        ; CLKI         ; CLKI        ; 1.000        ; -0.081     ; 2.997      ;
; -2.061 ; SSD1306:inst2|PInstr[4]                                                                                  ; SSD1306:inst2|PDO[7]     ; CLKI         ; CLKI        ; 1.000        ; -0.077     ; 2.985      ;
; -2.060 ; SSD1306:inst2|PInstr[4]                                                                                  ; SSD1306:inst2|PInstr[7]  ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 2.981      ;
; -2.060 ; SSD1306:inst2|PInstr[4]                                                                                  ; SSD1306:inst2|PInstr[6]  ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 2.981      ;
; -2.060 ; SSD1306:inst2|PInstr[4]                                                                                  ; SSD1306:inst2|PInstr[5]  ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 2.981      ;
; -2.060 ; SSD1306:inst2|PInstr[4]                                                                                  ; SSD1306:inst2|PInstr[4]  ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 2.981      ;
; -2.060 ; SSD1306:inst2|PInstr[4]                                                                                  ; SSD1306:inst2|PInstr[3]  ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 2.981      ;
; -2.060 ; SSD1306:inst2|PInstr[4]                                                                                  ; SSD1306:inst2|PInstr[2]  ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 2.981      ;
; -2.060 ; SSD1306:inst2|PInstr[4]                                                                                  ; SSD1306:inst2|PInstr[0]  ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 2.981      ;
; -2.060 ; SSD1306:inst2|PInstr[4]                                                                                  ; SSD1306:inst2|PInstr[1]  ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 2.981      ;
; -2.047 ; SPI:instS|DataO[3]                                                                                       ; SPI:instS|DO             ; CLKI         ; CLKI        ; 1.000        ; -0.081     ; 2.967      ;
; -2.046 ; SSD1306:inst2|PInstr[6]                                                                                  ; SSD1306:inst2|PInstr[7]  ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 2.967      ;
; -2.046 ; SSD1306:inst2|PInstr[6]                                                                                  ; SSD1306:inst2|PInstr[6]  ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 2.967      ;
; -2.046 ; SSD1306:inst2|PInstr[6]                                                                                  ; SSD1306:inst2|PInstr[5]  ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 2.967      ;
; -2.046 ; SSD1306:inst2|PInstr[6]                                                                                  ; SSD1306:inst2|PInstr[4]  ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 2.967      ;
; -2.046 ; SSD1306:inst2|PInstr[6]                                                                                  ; SSD1306:inst2|PInstr[3]  ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 2.967      ;
; -2.046 ; SSD1306:inst2|PInstr[6]                                                                                  ; SSD1306:inst2|PInstr[2]  ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 2.967      ;
; -2.046 ; SSD1306:inst2|PInstr[6]                                                                                  ; SSD1306:inst2|PInstr[0]  ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 2.967      ;
; -2.046 ; SSD1306:inst2|PInstr[6]                                                                                  ; SSD1306:inst2|PInstr[1]  ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 2.967      ;
; -2.044 ; SPI:instS|DCnt[0]                                                                                        ; SPI:instS|State.CSLow    ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 2.965      ;
; -2.030 ; SSD1306:inst2|SPISt.Done                                                                                 ; SSD1306:inst2|PDO[0]     ; CLKI         ; CLKI        ; 1.000        ; -0.079     ; 2.952      ;
; -2.030 ; SSD1306:inst2|SPISt.Done                                                                                 ; SSD1306:inst2|PDO[2]     ; CLKI         ; CLKI        ; 1.000        ; -0.079     ; 2.952      ;
; -2.030 ; SSD1306:inst2|SPISt.Done                                                                                 ; SSD1306:inst2|PDO[3]     ; CLKI         ; CLKI        ; 1.000        ; -0.079     ; 2.952      ;
; -2.030 ; SSD1306:inst2|SPISt.Done                                                                                 ; SSD1306:inst2|PDO[4]     ; CLKI         ; CLKI        ; 1.000        ; -0.079     ; 2.952      ;
; -2.030 ; SSD1306:inst2|SPISt.Done                                                                                 ; SSD1306:inst2|PDO[5]     ; CLKI         ; CLKI        ; 1.000        ; -0.079     ; 2.952      ;
; -2.026 ; SSD1306:inst2|SPISt.BusyWaitA                                                                            ; SSD1306:inst2|PInstr[7]  ; CLKI         ; CLKI        ; 1.000        ; -0.079     ; 2.948      ;
; -2.026 ; SSD1306:inst2|SPISt.BusyWaitA                                                                            ; SSD1306:inst2|PInstr[6]  ; CLKI         ; CLKI        ; 1.000        ; -0.079     ; 2.948      ;
; -2.026 ; SSD1306:inst2|SPISt.BusyWaitA                                                                            ; SSD1306:inst2|PInstr[5]  ; CLKI         ; CLKI        ; 1.000        ; -0.079     ; 2.948      ;
; -2.026 ; SSD1306:inst2|SPISt.BusyWaitA                                                                            ; SSD1306:inst2|PInstr[4]  ; CLKI         ; CLKI        ; 1.000        ; -0.079     ; 2.948      ;
; -2.026 ; SSD1306:inst2|SPISt.BusyWaitA                                                                            ; SSD1306:inst2|PInstr[3]  ; CLKI         ; CLKI        ; 1.000        ; -0.079     ; 2.948      ;
; -2.026 ; SSD1306:inst2|SPISt.BusyWaitA                                                                            ; SSD1306:inst2|PInstr[2]  ; CLKI         ; CLKI        ; 1.000        ; -0.079     ; 2.948      ;
; -2.026 ; SSD1306:inst2|SPISt.BusyWaitA                                                                            ; SSD1306:inst2|PInstr[0]  ; CLKI         ; CLKI        ; 1.000        ; -0.079     ; 2.948      ;
; -2.026 ; SSD1306:inst2|SPISt.BusyWaitA                                                                            ; SSD1306:inst2|PInstr[1]  ; CLKI         ; CLKI        ; 1.000        ; -0.079     ; 2.948      ;
; -2.018 ; SSD1306:inst2|SPISt.Done                                                                                 ; SSD1306:inst2|PDO[6]     ; CLKI         ; CLKI        ; 1.000        ; -0.076     ; 2.943      ;
; -2.018 ; SSD1306:inst2|SPISt.Done                                                                                 ; SSD1306:inst2|PDO[7]     ; CLKI         ; CLKI        ; 1.000        ; -0.076     ; 2.943      ;
; -2.014 ; SSD1306:inst2|PInstr[1]                                                                                  ; SSD1306:inst2|PDO[7]     ; CLKI         ; CLKI        ; 1.000        ; -0.077     ; 2.938      ;
; -1.956 ; SSD1306:inst2|PInstr[4]                                                                                  ; SSD1306:inst2|PDO[6]     ; CLKI         ; CLKI        ; 1.000        ; -0.077     ; 2.880      ;
; -1.952 ; SPI:instS|State.DShift                                                                                   ; SPI:instS|DCnt[4]        ; CLKI         ; CLKI        ; 1.000        ; -0.081     ; 2.872      ;
; -1.947 ; SPI:instS|DCnt[1]                                                                                        ; SPI:instS|DCnt[4]        ; CLKI         ; CLKI        ; 1.000        ; -0.081     ; 2.867      ;
; -1.927 ; SSD1306:inst2|PInstr[5]                                                                                  ; SSD1306:inst2|PInstr[7]  ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 2.848      ;
; -1.927 ; SSD1306:inst2|PInstr[5]                                                                                  ; SSD1306:inst2|PInstr[6]  ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 2.848      ;
; -1.927 ; SSD1306:inst2|PInstr[5]                                                                                  ; SSD1306:inst2|PInstr[5]  ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 2.848      ;
; -1.927 ; SSD1306:inst2|PInstr[5]                                                                                  ; SSD1306:inst2|PInstr[4]  ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 2.848      ;
; -1.927 ; SSD1306:inst2|PInstr[5]                                                                                  ; SSD1306:inst2|PInstr[3]  ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 2.848      ;
; -1.927 ; SSD1306:inst2|PInstr[5]                                                                                  ; SSD1306:inst2|PInstr[2]  ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 2.848      ;
; -1.927 ; SSD1306:inst2|PInstr[5]                                                                                  ; SSD1306:inst2|PInstr[0]  ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 2.848      ;
; -1.927 ; SSD1306:inst2|PInstr[5]                                                                                  ; SSD1306:inst2|PInstr[1]  ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 2.848      ;
; -1.908 ; SSD1306:inst2|PInstr[1]                                                                                  ; SSD1306:inst2|PDO[6]     ; CLKI         ; CLKI        ; 1.000        ; -0.077     ; 2.832      ;
; -1.886 ; SPI:instS|State.DShift                                                                                   ; SPI:instS|DCnt[2]        ; CLKI         ; CLKI        ; 1.000        ; -0.081     ; 2.806      ;
; -1.884 ; SPI:instS|State.DShift                                                                                   ; SPI:instS|DCnt[1]        ; CLKI         ; CLKI        ; 1.000        ; -0.081     ; 2.804      ;
; -1.878 ; SSD1306:inst2|PInstr[0]                                                                                  ; SSD1306:inst2|PDO[7]     ; CLKI         ; CLKI        ; 1.000        ; -0.077     ; 2.802      ;
; -1.874 ; SSD1306:inst2|PInstr[4]                                                                                  ; SSD1306:inst2|MemAddr[0] ; CLKI         ; CLKI        ; 1.000        ; -0.082     ; 2.793      ;
; -1.874 ; SSD1306:inst2|PInstr[4]                                                                                  ; SSD1306:inst2|PSt        ; CLKI         ; CLKI        ; 1.000        ; -0.082     ; 2.793      ;
; -1.852 ; SPI:instS|DCnt[0]                                                                                        ; SPI:instS|State.DShift   ; CLKI         ; CLKI        ; 1.000        ; -0.080     ; 2.773      ;
+--------+----------------------------------------------------------------------------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLKI'                                                                                                                                                                                     ;
+-------+-------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.352 ; SSD1306:inst2|MemAddr[1]      ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; CLKI         ; CLKI        ; 0.000        ; 0.479      ; 1.085      ;
; 0.358 ; SSD1306:inst2|MemAddr[0]      ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; CLKI         ; CLKI        ; 0.000        ; 0.479      ; 1.091      ;
; 0.430 ; SSD1306:inst2|MemAddr[3]      ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; CLKI         ; CLKI        ; 0.000        ; 0.479      ; 1.163      ;
; 0.439 ; SSD1306:inst2|MemAddr[7]      ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; CLKI         ; CLKI        ; 0.000        ; 0.479      ; 1.172      ;
; 0.439 ; SSD1306:inst2|MemAddr[8]      ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; CLKI         ; CLKI        ; 0.000        ; 0.479      ; 1.172      ;
; 0.453 ; SPI:instS|CS                  ; SPI:instS|CS                                                                                             ; CLKI         ; CLKI        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SSD1306:inst2|PSt             ; SSD1306:inst2|PSt                                                                                        ; CLKI         ; CLKI        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SSD1306:inst2|SPISt.BusyWaitA ; SSD1306:inst2|SPISt.BusyWaitA                                                                            ; CLKI         ; CLKI        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SPI:instS|DCnt[4]             ; SPI:instS|DCnt[4]                                                                                        ; CLKI         ; CLKI        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SPI:instS|DCnt[3]             ; SPI:instS|DCnt[3]                                                                                        ; CLKI         ; CLKI        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SPI:instS|DCnt[1]             ; SPI:instS|DCnt[1]                                                                                        ; CLKI         ; CLKI        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SPI:instS|DCnt[2]             ; SPI:instS|DCnt[2]                                                                                        ; CLKI         ; CLKI        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SPI:instS|ClkOv               ; SPI:instS|ClkOv                                                                                          ; CLKI         ; CLKI        ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SPI:instS|DCnt[0]             ; SPI:instS|DCnt[0]                                                                                        ; CLKI         ; CLKI        ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; SPI:instS|Bsy                 ; SPI:instS|Bsy                                                                                            ; CLKI         ; CLKI        ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SSD1306:inst2|Trig            ; SSD1306:inst2|Trig                                                                                       ; CLKI         ; CLKI        ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SPI:instS|State.CSLow         ; SPI:instS|State.CSLow                                                                                    ; CLKI         ; CLKI        ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; SSD1306:inst2|SPISt.Done      ; SSD1306:inst2|SPISt.Done                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.081      ; 0.758      ;
; 0.466 ; SPI:instS|Presc[0]            ; SPI:instS|Presc[0]                                                                                       ; CLKI         ; CLKI        ; 0.000        ; 0.080      ; 0.758      ;
; 0.469 ; SSD1306:inst2|MemAddr[2]      ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; CLKI         ; CLKI        ; 0.000        ; 0.479      ; 1.202      ;
; 0.474 ; SSD1306:inst2|MemAddr[6]      ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; CLKI         ; CLKI        ; 0.000        ; 0.479      ; 1.207      ;
; 0.509 ; SSD1306:inst2|MemAddr[9]      ; SSD1306:inst2|MemAddr[9]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.081      ; 0.802      ;
; 0.510 ; SSD1306:inst2|MemAddr[9]      ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; CLKI         ; CLKI        ; 0.000        ; 0.479      ; 1.243      ;
; 0.511 ; SPI:instS|Bsy                 ; SSD1306:inst2|Trig                                                                                       ; CLKI         ; CLKI        ; 0.000        ; 0.080      ; 0.803      ;
; 0.518 ; SSD1306:inst2|PInstr[7]       ; SSD1306:inst2|PInstr[7]                                                                                  ; CLKI         ; CLKI        ; 0.000        ; 0.080      ; 0.810      ;
; 0.527 ; SPI:instS|DCnt[0]             ; SPI:instS|DCnt[1]                                                                                        ; CLKI         ; CLKI        ; 0.000        ; 0.081      ; 0.820      ;
; 0.679 ; SSD1306:inst2|MemAddr[5]      ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; CLKI         ; CLKI        ; 0.000        ; 0.479      ; 1.412      ;
; 0.687 ; SSD1306:inst2|MemAddr[4]      ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; CLKI         ; CLKI        ; 0.000        ; 0.479      ; 1.420      ;
; 0.690 ; SPI:instS|State.DShift        ; SPI:instS|State.CSHigh                                                                                   ; CLKI         ; CLKI        ; 0.000        ; 0.080      ; 0.982      ;
; 0.705 ; SPI:instS|State.CSHigh        ; SPI:instS|CS                                                                                             ; CLKI         ; CLKI        ; 0.000        ; 0.081      ; 0.998      ;
; 0.733 ; SPI:instS|State.CSLow         ; SPI:instS|State.DShift                                                                                   ; CLKI         ; CLKI        ; 0.000        ; 0.080      ; 1.025      ;
; 0.735 ; SPI:instS|TA                  ; SPI:instS|TAA                                                                                            ; CLKI         ; CLKI        ; 0.000        ; 0.080      ; 1.027      ;
; 0.748 ; SSD1306:inst2|PInstr[5]       ; SSD1306:inst2|PInstr[5]                                                                                  ; CLKI         ; CLKI        ; 0.000        ; 0.080      ; 1.040      ;
; 0.750 ; SSD1306:inst2|PInstr[6]       ; SSD1306:inst2|PInstr[6]                                                                                  ; CLKI         ; CLKI        ; 0.000        ; 0.080      ; 1.042      ;
; 0.762 ; SSD1306:inst2|MemAddr[5]      ; SSD1306:inst2|MemAddr[5]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; SSD1306:inst2|MemAddr[3]      ; SSD1306:inst2|MemAddr[3]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; SSD1306:inst2|MemAddr[1]      ; SSD1306:inst2|MemAddr[1]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; SSD1306:inst2|MemAddr[7]      ; SSD1306:inst2|MemAddr[7]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; SSD1306:inst2|MemAddr[4]      ; SSD1306:inst2|MemAddr[4]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; SSD1306:inst2|MemAddr[2]      ; SSD1306:inst2|MemAddr[2]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.081      ; 1.057      ;
; 0.766 ; SSD1306:inst2|MemAddr[8]      ; SSD1306:inst2|MemAddr[8]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; SSD1306:inst2|MemAddr[6]      ; SSD1306:inst2|MemAddr[6]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.081      ; 1.059      ;
; 0.771 ; SSD1306:inst2|PInstr[3]       ; SSD1306:inst2|PInstr[3]                                                                                  ; CLKI         ; CLKI        ; 0.000        ; 0.080      ; 1.063      ;
; 0.774 ; SSD1306:inst2|PInstr[2]       ; SSD1306:inst2|PInstr[2]                                                                                  ; CLKI         ; CLKI        ; 0.000        ; 0.080      ; 1.066      ;
; 0.778 ; SSD1306:inst2|PInstr[1]       ; SSD1306:inst2|PInstr[1]                                                                                  ; CLKI         ; CLKI        ; 0.000        ; 0.080      ; 1.070      ;
; 0.782 ; SSD1306:inst2|PInstr[4]       ; SSD1306:inst2|PInstr[4]                                                                                  ; CLKI         ; CLKI        ; 0.000        ; 0.080      ; 1.074      ;
; 0.783 ; SPI:instS|State.CSLow         ; SPI:instS|ClkOv                                                                                          ; CLKI         ; CLKI        ; 0.000        ; 0.080      ; 1.075      ;
; 0.785 ; SPI:instS|State.CSLow         ; SPI:instS|DCnt[3]                                                                                        ; CLKI         ; CLKI        ; 0.000        ; 0.080      ; 1.077      ;
; 0.788 ; SPI:instS|State.CSLow         ; SPI:instS|DCnt[0]                                                                                        ; CLKI         ; CLKI        ; 0.000        ; 0.080      ; 1.080      ;
; 0.789 ; SSD1306:inst2|PInstr[2]       ; SSD1306:inst2|PDO[3]                                                                                     ; CLKI         ; CLKI        ; 0.000        ; 0.081      ; 1.082      ;
; 0.790 ; SSD1306:inst2|SPISt.Done      ; SSD1306:inst2|SPISt.BusyWaitA                                                                            ; CLKI         ; CLKI        ; 0.000        ; 0.081      ; 1.083      ;
; 0.794 ; SSD1306:inst2|SPISt.BusyWaitA ; SSD1306:inst2|SPISt.Done                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.081      ; 1.087      ;
; 0.813 ; SSD1306:inst2|PSt             ; SSD1306:inst2|MemAddr[0]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.081      ; 1.106      ;
; 0.839 ; SPI:instS|ClkOv               ; SPI:instS|DCnt[0]                                                                                        ; CLKI         ; CLKI        ; 0.000        ; 0.081      ; 1.132      ;
; 0.916 ; SPI:instS|State.CSHigh        ; SPI:instS|State.CSLow                                                                                    ; CLKI         ; CLKI        ; 0.000        ; 0.080      ; 1.208      ;
; 0.923 ; SPI:instS|State.CSHigh        ; SPI:instS|State.CSHigh                                                                                   ; CLKI         ; CLKI        ; 0.000        ; 0.080      ; 1.215      ;
; 0.933 ; SSD1306:inst2|PInstr[1]       ; SSD1306:inst2|PDO[1]                                                                                     ; CLKI         ; CLKI        ; 0.000        ; 0.531      ; 1.676      ;
; 0.934 ; SPI:instS|State.DShift        ; SPI:instS|DO                                                                                             ; CLKI         ; CLKI        ; 0.000        ; 0.081      ; 1.227      ;
; 0.935 ; SSD1306:inst2|PDO[7]          ; SPI:instS|DataO[7]                                                                                       ; CLKI         ; CLKI        ; 0.000        ; 0.081      ; 1.228      ;
; 0.962 ; SPI:instS|Bsy                 ; SSD1306:inst2|SPISt.BusyWaitA                                                                            ; CLKI         ; CLKI        ; 0.000        ; 0.080      ; 1.254      ;
; 0.983 ; SSD1306:inst2|PInstr[2]       ; SSD1306:inst2|PDO[1]                                                                                     ; CLKI         ; CLKI        ; 0.000        ; 0.531      ; 1.726      ;
; 0.988 ; SSD1306:inst2|PDO[5]          ; SPI:instS|DataO[5]                                                                                       ; CLKI         ; CLKI        ; 0.000        ; 0.085      ; 1.285      ;
; 0.996 ; SPI:instS|DataO[7]            ; SPI:instS|DO                                                                                             ; CLKI         ; CLKI        ; 0.000        ; 0.081      ; 1.289      ;
; 1.010 ; SPI:instS|State.CSLow         ; SPI:instS|DO                                                                                             ; CLKI         ; CLKI        ; 0.000        ; 0.081      ; 1.303      ;
; 1.019 ; SPI:instS|Bsy                 ; SSD1306:inst2|PInstr[0]                                                                                  ; CLKI         ; CLKI        ; 0.000        ; 0.081      ; 1.312      ;
; 1.026 ; SSD1306:inst2|PSt             ; SSD1306:inst2|PDO[1]                                                                                     ; CLKI         ; CLKI        ; 0.000        ; 0.533      ; 1.771      ;
; 1.042 ; SSD1306:inst2|PDO[0]          ; SPI:instS|DataO[0]                                                                                       ; CLKI         ; CLKI        ; 0.000        ; 0.085      ; 1.339      ;
; 1.042 ; SSD1306:inst2|SPISt.BusyWaitA ; SSD1306:inst2|Trig                                                                                       ; CLKI         ; CLKI        ; 0.000        ; 0.081      ; 1.335      ;
; 1.061 ; SPI:instS|State.DShift        ; SPI:instS|CS                                                                                             ; CLKI         ; CLKI        ; 0.000        ; 0.081      ; 1.354      ;
; 1.061 ; SPI:instS|TA                  ; SPI:instS|State.CSHigh                                                                                   ; CLKI         ; CLKI        ; 0.000        ; 0.080      ; 1.353      ;
; 1.062 ; SSD1306:inst2|PInstr[2]       ; SSD1306:inst2|PDO[0]                                                                                     ; CLKI         ; CLKI        ; 0.000        ; 0.081      ; 1.355      ;
; 1.102 ; SSD1306:inst2|PInstr[5]       ; SSD1306:inst2|PInstr[6]                                                                                  ; CLKI         ; CLKI        ; 0.000        ; 0.080      ; 1.394      ;
; 1.111 ; SSD1306:inst2|PInstr[6]       ; SSD1306:inst2|PInstr[7]                                                                                  ; CLKI         ; CLKI        ; 0.000        ; 0.080      ; 1.403      ;
; 1.117 ; SSD1306:inst2|MemAddr[3]      ; SSD1306:inst2|MemAddr[4]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; SSD1306:inst2|MemAddr[1]      ; SSD1306:inst2|MemAddr[2]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; SSD1306:inst2|MemAddr[5]      ; SSD1306:inst2|MemAddr[6]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; SSD1306:inst2|MemAddr[7]      ; SSD1306:inst2|MemAddr[8]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.081      ; 1.411      ;
; 1.119 ; SPI:instS|State.CSLow         ; SPI:instS|Bsy                                                                                            ; CLKI         ; CLKI        ; 0.000        ; 0.075      ; 1.406      ;
; 1.121 ; SPI:instS|State.DShift        ; SPI:instS|DCnt[4]                                                                                        ; CLKI         ; CLKI        ; 0.000        ; 0.080      ; 1.413      ;
; 1.123 ; SSD1306:inst2|PInstr[4]       ; SSD1306:inst2|PDO[2]                                                                                     ; CLKI         ; CLKI        ; 0.000        ; 0.081      ; 1.416      ;
; 1.123 ; SSD1306:inst2|PInstr[4]       ; SSD1306:inst2|PDO[4]                                                                                     ; CLKI         ; CLKI        ; 0.000        ; 0.081      ; 1.416      ;
; 1.124 ; SSD1306:inst2|PInstr[4]       ; SSD1306:inst2|PDO[5]                                                                                     ; CLKI         ; CLKI        ; 0.000        ; 0.081      ; 1.417      ;
; 1.125 ; SSD1306:inst2|MemAddr[4]      ; SSD1306:inst2|MemAddr[5]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; SSD1306:inst2|MemAddr[2]      ; SSD1306:inst2|MemAddr[3]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.081      ; 1.418      ;
; 1.126 ; SSD1306:inst2|PInstr[3]       ; SSD1306:inst2|PInstr[4]                                                                                  ; CLKI         ; CLKI        ; 0.000        ; 0.080      ; 1.418      ;
; 1.127 ; SSD1306:inst2|MemAddr[8]      ; SSD1306:inst2|MemAddr[9]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; SSD1306:inst2|MemAddr[6]      ; SSD1306:inst2|MemAddr[7]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.081      ; 1.420      ;
; 1.133 ; SSD1306:inst2|PInstr[1]       ; SSD1306:inst2|PInstr[2]                                                                                  ; CLKI         ; CLKI        ; 0.000        ; 0.080      ; 1.425      ;
; 1.134 ; SSD1306:inst2|MemAddr[2]      ; SSD1306:inst2|MemAddr[4]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.081      ; 1.427      ;
; 1.134 ; SSD1306:inst2|MemAddr[4]      ; SSD1306:inst2|MemAddr[6]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.081      ; 1.427      ;
; 1.135 ; SSD1306:inst2|MemAddr[0]      ; SSD1306:inst2|MemAddr[1]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.081      ; 1.428      ;
; 1.135 ; SSD1306:inst2|PInstr[2]       ; SSD1306:inst2|PInstr[3]                                                                                  ; CLKI         ; CLKI        ; 0.000        ; 0.080      ; 1.427      ;
; 1.136 ; SSD1306:inst2|MemAddr[6]      ; SSD1306:inst2|MemAddr[8]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.081      ; 1.429      ;
; 1.143 ; SSD1306:inst2|PInstr[4]       ; SSD1306:inst2|PInstr[5]                                                                                  ; CLKI         ; CLKI        ; 0.000        ; 0.080      ; 1.435      ;
; 1.144 ; SSD1306:inst2|MemAddr[0]      ; SSD1306:inst2|MemAddr[2]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.081      ; 1.437      ;
; 1.144 ; SSD1306:inst2|PInstr[2]       ; SSD1306:inst2|PInstr[4]                                                                                  ; CLKI         ; CLKI        ; 0.000        ; 0.080      ; 1.436      ;
; 1.152 ; SSD1306:inst2|PInstr[4]       ; SSD1306:inst2|PInstr[6]                                                                                  ; CLKI         ; CLKI        ; 0.000        ; 0.080      ; 1.444      ;
; 1.163 ; SPI:instS|DCnt[3]             ; SPI:instS|DCnt[4]                                                                                        ; CLKI         ; CLKI        ; 0.000        ; 0.081      ; 1.456      ;
; 1.163 ; SPI:instS|DO                  ; SPI:instS|DO                                                                                             ; CLKI         ; CLKI        ; 0.000        ; 0.081      ; 1.456      ;
; 1.172 ; SSD1306:inst2|PSt             ; SSD1306:inst2|CD                                                                                         ; CLKI         ; CLKI        ; 0.000        ; 0.082      ; 1.466      ;
+-------+-------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLKI'                                                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLKI  ; Rise       ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLKI  ; Rise       ; CLKI                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SPI:instS|Bsy                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SPI:instS|CS                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SPI:instS|ClkOv                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SPI:instS|DCnt[0]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SPI:instS|DCnt[1]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SPI:instS|DCnt[2]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SPI:instS|DCnt[3]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SPI:instS|DCnt[4]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SPI:instS|DO                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SPI:instS|DataO[0]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SPI:instS|DataO[1]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SPI:instS|DataO[2]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SPI:instS|DataO[3]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SPI:instS|DataO[4]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SPI:instS|DataO[5]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SPI:instS|DataO[6]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SPI:instS|DataO[7]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SPI:instS|Presc[0]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SPI:instS|State.CSHigh                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SPI:instS|State.CSLow                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SPI:instS|State.DShift                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SPI:instS|TA                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SPI:instS|TAA                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|CD                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[0]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[1]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[2]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[3]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[4]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[5]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[6]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[7]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[8]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[9]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|PDO[0]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|PDO[1]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|PDO[2]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|PDO[3]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|PDO[4]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|PDO[5]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|PDO[6]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|PDO[7]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|PInstr[0]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|PInstr[1]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|PInstr[2]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|PInstr[3]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|PInstr[4]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|PInstr[5]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|PInstr[6]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|PInstr[7]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|PSt                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|SPISt.BusyWaitA                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|SPISt.Done                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|Trig                                                                                       ;
; 0.164  ; 0.399        ; 0.235          ; Low Pulse Width  ; CLKI  ; Rise       ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|PDO[1]                                                                                     ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[0]                                                                                 ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[1]                                                                                 ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[2]                                                                                 ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[3]                                                                                 ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[4]                                                                                 ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[5]                                                                                 ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[6]                                                                                 ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[7]                                                                                 ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[8]                                                                                 ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[9]                                                                                 ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|PSt                                                                                        ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|SPISt.BusyWaitA                                                                            ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|SPISt.Done                                                                                 ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLKI  ; Rise       ; SPI:instS|Bsy                                                                                            ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLKI  ; Rise       ; SPI:instS|CS                                                                                             ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLKI  ; Rise       ; SPI:instS|DO                                                                                             ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLKI  ; Rise       ; SPI:instS|DataO[0]                                                                                       ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLKI  ; Rise       ; SPI:instS|DataO[1]                                                                                       ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLKI  ; Rise       ; SPI:instS|DataO[2]                                                                                       ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLKI  ; Rise       ; SPI:instS|DataO[3]                                                                                       ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLKI  ; Rise       ; SPI:instS|DataO[4]                                                                                       ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLKI  ; Rise       ; SPI:instS|DataO[5]                                                                                       ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLKI  ; Rise       ; SPI:instS|DataO[6]                                                                                       ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLKI  ; Rise       ; SPI:instS|Presc[0]                                                                                       ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|CD                                                                                         ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|PDO[0]                                                                                     ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|PDO[2]                                                                                     ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|PDO[3]                                                                                     ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|PDO[4]                                                                                     ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|PDO[5]                                                                                     ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|PInstr[0]                                                                                  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|PInstr[1]                                                                                  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|PInstr[2]                                                                                  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|PInstr[3]                                                                                  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|PInstr[4]                                                                                  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|PInstr[5]                                                                                  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|PInstr[6]                                                                                  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|PInstr[7]                                                                                  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|Trig                                                                                       ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; CLKI  ; Rise       ; SPI:instS|ClkOv                                                                                          ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; CLKI  ; Rise       ; SPI:instS|DCnt[0]                                                                                        ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; CLKI  ; Rise       ; SPI:instS|DCnt[1]                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RSTI      ; CLKI       ; 1.519 ; 1.530 ; Rise       ; CLKI            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RSTI      ; CLKI       ; 0.458 ; 0.378 ; Rise       ; CLKI            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CD        ; CLKI       ; 7.395 ; 7.259 ; Rise       ; CLKI            ;
; CLKO      ; CLKI       ; 7.503 ; 7.370 ; Rise       ; CLKI            ;
; CS        ; CLKI       ; 7.115 ; 7.216 ; Rise       ; CLKI            ;
; DO        ; CLKI       ; 7.209 ; 7.083 ; Rise       ; CLKI            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CD        ; CLKI       ; 7.135 ; 7.004 ; Rise       ; CLKI            ;
; CLKO      ; CLKI       ; 7.242 ; 7.113 ; Rise       ; CLKI            ;
; CS        ; CLKI       ; 6.868 ; 6.966 ; Rise       ; CLKI            ;
; DO        ; CLKI       ; 6.959 ; 6.838 ; Rise       ; CLKI            ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; RSTI       ; RSTO        ; 4.671 ;    ;    ; 4.789 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; RSTI       ; RSTO        ; 4.535 ;    ;    ; 4.649 ;
+------------+-------------+-------+----+----+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 187.13 MHz ; 187.13 MHz      ; CLKI       ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLKI  ; -4.344 ; -98.765           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLKI  ; 0.334 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLKI  ; -3.201 ; -86.499                         ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLKI'                                                                                                                                                                                ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -4.344 ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; SSD1306:inst2|PDO[3]    ; CLKI         ; CLKI        ; 1.000        ; -0.422     ; 4.924      ;
; -4.179 ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; SSD1306:inst2|PDO[7]    ; CLKI         ; CLKI        ; 1.000        ; -0.418     ; 4.763      ;
; -4.084 ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; SSD1306:inst2|PDO[5]    ; CLKI         ; CLKI        ; 1.000        ; -0.422     ; 4.664      ;
; -3.847 ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; SSD1306:inst2|PDO[6]    ; CLKI         ; CLKI        ; 1.000        ; -0.418     ; 4.431      ;
; -3.776 ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; SSD1306:inst2|PDO[4]    ; CLKI         ; CLKI        ; 1.000        ; -0.422     ; 4.356      ;
; -3.749 ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; SSD1306:inst2|PDO[0]    ; CLKI         ; CLKI        ; 1.000        ; -0.422     ; 4.329      ;
; -3.488 ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; SSD1306:inst2|PDO[2]    ; CLKI         ; CLKI        ; 1.000        ; -0.422     ; 4.068      ;
; -3.395 ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; SSD1306:inst2|PDO[1]    ; CLKI         ; CLKI        ; 1.000        ; -0.016     ; 4.381      ;
; -2.654 ; SPI:instS|DCnt[0]                                                                                        ; SPI:instS|DO            ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 3.584      ;
; -2.457 ; SPI:instS|DCnt[1]                                                                                        ; SPI:instS|DO            ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 3.387      ;
; -2.430 ; SPI:instS|DCnt[2]                                                                                        ; SPI:instS|DO            ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 3.360      ;
; -2.181 ; SPI:instS|DataO[0]                                                                                       ; SPI:instS|DO            ; CLKI         ; CLKI        ; 1.000        ; -0.073     ; 3.110      ;
; -2.176 ; SSD1306:inst2|PInstr[2]                                                                                  ; SSD1306:inst2|PInstr[7] ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 3.106      ;
; -2.176 ; SSD1306:inst2|PInstr[2]                                                                                  ; SSD1306:inst2|PInstr[6] ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 3.106      ;
; -2.176 ; SSD1306:inst2|PInstr[2]                                                                                  ; SSD1306:inst2|PInstr[5] ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 3.106      ;
; -2.176 ; SSD1306:inst2|PInstr[2]                                                                                  ; SSD1306:inst2|PInstr[4] ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 3.106      ;
; -2.176 ; SSD1306:inst2|PInstr[2]                                                                                  ; SSD1306:inst2|PInstr[3] ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 3.106      ;
; -2.176 ; SSD1306:inst2|PInstr[2]                                                                                  ; SSD1306:inst2|PInstr[2] ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 3.106      ;
; -2.176 ; SSD1306:inst2|PInstr[2]                                                                                  ; SSD1306:inst2|PInstr[0] ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 3.106      ;
; -2.176 ; SSD1306:inst2|PInstr[2]                                                                                  ; SSD1306:inst2|PInstr[1] ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 3.106      ;
; -2.166 ; SSD1306:inst2|PInstr[1]                                                                                  ; SSD1306:inst2|PInstr[7] ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 3.096      ;
; -2.166 ; SSD1306:inst2|PInstr[1]                                                                                  ; SSD1306:inst2|PInstr[6] ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 3.096      ;
; -2.166 ; SSD1306:inst2|PInstr[1]                                                                                  ; SSD1306:inst2|PInstr[5] ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 3.096      ;
; -2.166 ; SSD1306:inst2|PInstr[1]                                                                                  ; SSD1306:inst2|PInstr[4] ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 3.096      ;
; -2.166 ; SSD1306:inst2|PInstr[1]                                                                                  ; SSD1306:inst2|PInstr[3] ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 3.096      ;
; -2.166 ; SSD1306:inst2|PInstr[1]                                                                                  ; SSD1306:inst2|PInstr[2] ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 3.096      ;
; -2.166 ; SSD1306:inst2|PInstr[1]                                                                                  ; SSD1306:inst2|PInstr[0] ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 3.096      ;
; -2.166 ; SSD1306:inst2|PInstr[1]                                                                                  ; SSD1306:inst2|PInstr[1] ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 3.096      ;
; -2.074 ; SPI:instS|DCnt[0]                                                                                        ; SPI:instS|DCnt[4]       ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 3.004      ;
; -2.066 ; SPI:instS|Bsy                                                                                            ; SSD1306:inst2|PInstr[7] ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 2.996      ;
; -2.066 ; SPI:instS|Bsy                                                                                            ; SSD1306:inst2|PInstr[6] ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 2.996      ;
; -2.066 ; SPI:instS|Bsy                                                                                            ; SSD1306:inst2|PInstr[5] ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 2.996      ;
; -2.066 ; SPI:instS|Bsy                                                                                            ; SSD1306:inst2|PInstr[4] ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 2.996      ;
; -2.066 ; SPI:instS|Bsy                                                                                            ; SSD1306:inst2|PInstr[3] ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 2.996      ;
; -2.066 ; SPI:instS|Bsy                                                                                            ; SSD1306:inst2|PInstr[2] ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 2.996      ;
; -2.066 ; SPI:instS|Bsy                                                                                            ; SSD1306:inst2|PInstr[0] ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 2.996      ;
; -2.066 ; SPI:instS|Bsy                                                                                            ; SSD1306:inst2|PInstr[1] ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 2.996      ;
; -2.011 ; SPI:instS|DataO[7]                                                                                       ; SPI:instS|DO            ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 2.941      ;
; -1.992 ; SSD1306:inst2|PInstr[0]                                                                                  ; SSD1306:inst2|PInstr[7] ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 2.922      ;
; -1.992 ; SSD1306:inst2|PInstr[0]                                                                                  ; SSD1306:inst2|PInstr[6] ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 2.922      ;
; -1.992 ; SSD1306:inst2|PInstr[0]                                                                                  ; SSD1306:inst2|PInstr[5] ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 2.922      ;
; -1.992 ; SSD1306:inst2|PInstr[0]                                                                                  ; SSD1306:inst2|PInstr[4] ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 2.922      ;
; -1.992 ; SSD1306:inst2|PInstr[0]                                                                                  ; SSD1306:inst2|PInstr[3] ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 2.922      ;
; -1.992 ; SSD1306:inst2|PInstr[0]                                                                                  ; SSD1306:inst2|PInstr[2] ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 2.922      ;
; -1.992 ; SSD1306:inst2|PInstr[0]                                                                                  ; SSD1306:inst2|PInstr[0] ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 2.922      ;
; -1.992 ; SSD1306:inst2|PInstr[0]                                                                                  ; SSD1306:inst2|PInstr[1] ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 2.922      ;
; -1.870 ; SSD1306:inst2|PInstr[1]                                                                                  ; SSD1306:inst2|PDO[7]    ; CLKI         ; CLKI        ; 1.000        ; -0.066     ; 2.806      ;
; -1.862 ; SPI:instS|DCnt[2]                                                                                        ; SPI:instS|DCnt[4]       ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 2.792      ;
; -1.841 ; SPI:instS|DataO[3]                                                                                       ; SPI:instS|DO            ; CLKI         ; CLKI        ; 1.000        ; -0.073     ; 2.770      ;
; -1.833 ; SSD1306:inst2|SPISt.BusyWaitA                                                                            ; SSD1306:inst2|PInstr[7] ; CLKI         ; CLKI        ; 1.000        ; -0.071     ; 2.764      ;
; -1.833 ; SSD1306:inst2|SPISt.BusyWaitA                                                                            ; SSD1306:inst2|PInstr[6] ; CLKI         ; CLKI        ; 1.000        ; -0.071     ; 2.764      ;
; -1.833 ; SSD1306:inst2|SPISt.BusyWaitA                                                                            ; SSD1306:inst2|PInstr[5] ; CLKI         ; CLKI        ; 1.000        ; -0.071     ; 2.764      ;
; -1.833 ; SSD1306:inst2|SPISt.BusyWaitA                                                                            ; SSD1306:inst2|PInstr[4] ; CLKI         ; CLKI        ; 1.000        ; -0.071     ; 2.764      ;
; -1.833 ; SSD1306:inst2|SPISt.BusyWaitA                                                                            ; SSD1306:inst2|PInstr[3] ; CLKI         ; CLKI        ; 1.000        ; -0.071     ; 2.764      ;
; -1.833 ; SSD1306:inst2|SPISt.BusyWaitA                                                                            ; SSD1306:inst2|PInstr[2] ; CLKI         ; CLKI        ; 1.000        ; -0.071     ; 2.764      ;
; -1.833 ; SSD1306:inst2|SPISt.BusyWaitA                                                                            ; SSD1306:inst2|PInstr[0] ; CLKI         ; CLKI        ; 1.000        ; -0.071     ; 2.764      ;
; -1.833 ; SSD1306:inst2|SPISt.BusyWaitA                                                                            ; SSD1306:inst2|PInstr[1] ; CLKI         ; CLKI        ; 1.000        ; -0.071     ; 2.764      ;
; -1.821 ; SSD1306:inst2|PInstr[4]                                                                                  ; SSD1306:inst2|PDO[7]    ; CLKI         ; CLKI        ; 1.000        ; -0.066     ; 2.757      ;
; -1.818 ; SPI:instS|DCnt[0]                                                                                        ; SPI:instS|State.CSLow   ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 2.748      ;
; -1.813 ; SSD1306:inst2|PInstr[4]                                                                                  ; SSD1306:inst2|PInstr[7] ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 2.743      ;
; -1.813 ; SSD1306:inst2|PInstr[4]                                                                                  ; SSD1306:inst2|PInstr[6] ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 2.743      ;
; -1.813 ; SSD1306:inst2|PInstr[4]                                                                                  ; SSD1306:inst2|PInstr[5] ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 2.743      ;
; -1.813 ; SSD1306:inst2|PInstr[4]                                                                                  ; SSD1306:inst2|PInstr[4] ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 2.743      ;
; -1.813 ; SSD1306:inst2|PInstr[4]                                                                                  ; SSD1306:inst2|PInstr[3] ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 2.743      ;
; -1.813 ; SSD1306:inst2|PInstr[4]                                                                                  ; SSD1306:inst2|PInstr[2] ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 2.743      ;
; -1.813 ; SSD1306:inst2|PInstr[4]                                                                                  ; SSD1306:inst2|PInstr[0] ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 2.743      ;
; -1.813 ; SSD1306:inst2|PInstr[4]                                                                                  ; SSD1306:inst2|PInstr[1] ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 2.743      ;
; -1.792 ; SSD1306:inst2|SPISt.Done                                                                                 ; SSD1306:inst2|PDO[0]    ; CLKI         ; CLKI        ; 1.000        ; -0.069     ; 2.725      ;
; -1.792 ; SSD1306:inst2|SPISt.Done                                                                                 ; SSD1306:inst2|PDO[2]    ; CLKI         ; CLKI        ; 1.000        ; -0.069     ; 2.725      ;
; -1.792 ; SSD1306:inst2|SPISt.Done                                                                                 ; SSD1306:inst2|PDO[3]    ; CLKI         ; CLKI        ; 1.000        ; -0.069     ; 2.725      ;
; -1.792 ; SSD1306:inst2|SPISt.Done                                                                                 ; SSD1306:inst2|PDO[4]    ; CLKI         ; CLKI        ; 1.000        ; -0.069     ; 2.725      ;
; -1.792 ; SSD1306:inst2|SPISt.Done                                                                                 ; SSD1306:inst2|PDO[5]    ; CLKI         ; CLKI        ; 1.000        ; -0.069     ; 2.725      ;
; -1.780 ; SSD1306:inst2|PInstr[6]                                                                                  ; SSD1306:inst2|PInstr[7] ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 2.710      ;
; -1.780 ; SSD1306:inst2|PInstr[6]                                                                                  ; SSD1306:inst2|PInstr[6] ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 2.710      ;
; -1.780 ; SSD1306:inst2|PInstr[6]                                                                                  ; SSD1306:inst2|PInstr[5] ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 2.710      ;
; -1.780 ; SSD1306:inst2|PInstr[6]                                                                                  ; SSD1306:inst2|PInstr[4] ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 2.710      ;
; -1.780 ; SSD1306:inst2|PInstr[6]                                                                                  ; SSD1306:inst2|PInstr[3] ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 2.710      ;
; -1.780 ; SSD1306:inst2|PInstr[6]                                                                                  ; SSD1306:inst2|PInstr[2] ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 2.710      ;
; -1.780 ; SSD1306:inst2|PInstr[6]                                                                                  ; SSD1306:inst2|PInstr[0] ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 2.710      ;
; -1.780 ; SSD1306:inst2|PInstr[6]                                                                                  ; SSD1306:inst2|PInstr[1] ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 2.710      ;
; -1.779 ; SSD1306:inst2|SPISt.Done                                                                                 ; SSD1306:inst2|PDO[6]    ; CLKI         ; CLKI        ; 1.000        ; -0.065     ; 2.716      ;
; -1.779 ; SSD1306:inst2|SPISt.Done                                                                                 ; SSD1306:inst2|PDO[7]    ; CLKI         ; CLKI        ; 1.000        ; -0.065     ; 2.716      ;
; -1.773 ; SSD1306:inst2|PInstr[4]                                                                                  ; SSD1306:inst2|PDO[6]    ; CLKI         ; CLKI        ; 1.000        ; -0.066     ; 2.709      ;
; -1.766 ; SPI:instS|State.DShift                                                                                   ; SPI:instS|DCnt[4]       ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 2.696      ;
; -1.764 ; SSD1306:inst2|PInstr[1]                                                                                  ; SSD1306:inst2|PDO[6]    ; CLKI         ; CLKI        ; 1.000        ; -0.066     ; 2.700      ;
; -1.748 ; SPI:instS|State.DShift                                                                                   ; SPI:instS|DCnt[2]       ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 2.678      ;
; -1.746 ; SPI:instS|State.DShift                                                                                   ; SPI:instS|DCnt[1]       ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 2.676      ;
; -1.741 ; SPI:instS|DCnt[1]                                                                                        ; SPI:instS|DCnt[4]       ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 2.671      ;
; -1.731 ; SSD1306:inst2|PInstr[0]                                                                                  ; SSD1306:inst2|PDO[7]    ; CLKI         ; CLKI        ; 1.000        ; -0.066     ; 2.667      ;
; -1.681 ; SSD1306:inst2|SPISt.Done                                                                                 ; SSD1306:inst2|PInstr[7] ; CLKI         ; CLKI        ; 1.000        ; -0.071     ; 2.612      ;
; -1.681 ; SSD1306:inst2|SPISt.Done                                                                                 ; SSD1306:inst2|PInstr[6] ; CLKI         ; CLKI        ; 1.000        ; -0.071     ; 2.612      ;
; -1.681 ; SSD1306:inst2|SPISt.Done                                                                                 ; SSD1306:inst2|PInstr[5] ; CLKI         ; CLKI        ; 1.000        ; -0.071     ; 2.612      ;
; -1.681 ; SSD1306:inst2|SPISt.Done                                                                                 ; SSD1306:inst2|PInstr[4] ; CLKI         ; CLKI        ; 1.000        ; -0.071     ; 2.612      ;
; -1.681 ; SSD1306:inst2|SPISt.Done                                                                                 ; SSD1306:inst2|PInstr[3] ; CLKI         ; CLKI        ; 1.000        ; -0.071     ; 2.612      ;
; -1.681 ; SSD1306:inst2|SPISt.Done                                                                                 ; SSD1306:inst2|PInstr[2] ; CLKI         ; CLKI        ; 1.000        ; -0.071     ; 2.612      ;
; -1.681 ; SSD1306:inst2|SPISt.Done                                                                                 ; SSD1306:inst2|PInstr[0] ; CLKI         ; CLKI        ; 1.000        ; -0.071     ; 2.612      ;
; -1.681 ; SSD1306:inst2|SPISt.Done                                                                                 ; SSD1306:inst2|PInstr[1] ; CLKI         ; CLKI        ; 1.000        ; -0.071     ; 2.612      ;
; -1.680 ; SSD1306:inst2|PInstr[5]                                                                                  ; SSD1306:inst2|PInstr[7] ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 2.610      ;
; -1.680 ; SSD1306:inst2|PInstr[5]                                                                                  ; SSD1306:inst2|PInstr[6] ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 2.610      ;
; -1.680 ; SSD1306:inst2|PInstr[5]                                                                                  ; SSD1306:inst2|PInstr[5] ; CLKI         ; CLKI        ; 1.000        ; -0.072     ; 2.610      ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLKI'                                                                                                                                                                                      ;
+-------+-------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.334 ; SSD1306:inst2|MemAddr[1]      ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; CLKI         ; CLKI        ; 0.000        ; 0.425      ; 0.989      ;
; 0.340 ; SSD1306:inst2|MemAddr[0]      ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; CLKI         ; CLKI        ; 0.000        ; 0.425      ; 0.995      ;
; 0.401 ; SPI:instS|CS                  ; SPI:instS|CS                                                                                             ; CLKI         ; CLKI        ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; SSD1306:inst2|PSt             ; SSD1306:inst2|PSt                                                                                        ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SPI:instS|Bsy                 ; SPI:instS|Bsy                                                                                            ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SSD1306:inst2|Trig            ; SSD1306:inst2|Trig                                                                                       ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SSD1306:inst2|SPISt.BusyWaitA ; SSD1306:inst2|SPISt.BusyWaitA                                                                            ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SPI:instS|State.CSLow         ; SPI:instS|State.CSLow                                                                                    ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SPI:instS|DCnt[4]             ; SPI:instS|DCnt[4]                                                                                        ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SPI:instS|DCnt[3]             ; SPI:instS|DCnt[3]                                                                                        ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SPI:instS|DCnt[1]             ; SPI:instS|DCnt[1]                                                                                        ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SPI:instS|DCnt[2]             ; SPI:instS|DCnt[2]                                                                                        ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SPI:instS|ClkOv               ; SPI:instS|ClkOv                                                                                          ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SPI:instS|DCnt[0]             ; SPI:instS|DCnt[0]                                                                                        ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 0.669      ;
; 0.407 ; SSD1306:inst2|MemAddr[3]      ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; CLKI         ; CLKI        ; 0.000        ; 0.425      ; 1.062      ;
; 0.414 ; SSD1306:inst2|MemAddr[7]      ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; CLKI         ; CLKI        ; 0.000        ; 0.425      ; 1.069      ;
; 0.416 ; SSD1306:inst2|MemAddr[8]      ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; CLKI         ; CLKI        ; 0.000        ; 0.425      ; 1.071      ;
; 0.417 ; SSD1306:inst2|SPISt.Done      ; SSD1306:inst2|SPISt.Done                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; SPI:instS|Presc[0]            ; SPI:instS|Presc[0]                                                                                       ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 0.684      ;
; 0.442 ; SSD1306:inst2|MemAddr[2]      ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; CLKI         ; CLKI        ; 0.000        ; 0.425      ; 1.097      ;
; 0.446 ; SSD1306:inst2|MemAddr[6]      ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; CLKI         ; CLKI        ; 0.000        ; 0.425      ; 1.101      ;
; 0.470 ; SSD1306:inst2|MemAddr[9]      ; SSD1306:inst2|MemAddr[9]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 0.737      ;
; 0.471 ; SPI:instS|Bsy                 ; SSD1306:inst2|Trig                                                                                       ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 0.738      ;
; 0.478 ; SSD1306:inst2|PInstr[7]       ; SSD1306:inst2|PInstr[7]                                                                                  ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 0.745      ;
; 0.479 ; SSD1306:inst2|MemAddr[9]      ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; CLKI         ; CLKI        ; 0.000        ; 0.425      ; 1.134      ;
; 0.488 ; SPI:instS|DCnt[0]             ; SPI:instS|DCnt[1]                                                                                        ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 0.755      ;
; 0.625 ; SSD1306:inst2|MemAddr[5]      ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; CLKI         ; CLKI        ; 0.000        ; 0.425      ; 1.280      ;
; 0.625 ; SPI:instS|State.CSHigh        ; SPI:instS|CS                                                                                             ; CLKI         ; CLKI        ; 0.000        ; 0.073      ; 0.893      ;
; 0.634 ; SSD1306:inst2|MemAddr[4]      ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; CLKI         ; CLKI        ; 0.000        ; 0.425      ; 1.289      ;
; 0.640 ; SPI:instS|State.DShift        ; SPI:instS|State.CSHigh                                                                                   ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 0.907      ;
; 0.651 ; SPI:instS|State.CSLow         ; SPI:instS|State.DShift                                                                                   ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 0.918      ;
; 0.684 ; SPI:instS|TA                  ; SPI:instS|TAA                                                                                            ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 0.951      ;
; 0.697 ; SSD1306:inst2|PInstr[5]       ; SSD1306:inst2|PInstr[5]                                                                                  ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 0.964      ;
; 0.697 ; SPI:instS|State.CSLow         ; SPI:instS|ClkOv                                                                                          ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 0.964      ;
; 0.700 ; SSD1306:inst2|PInstr[6]       ; SSD1306:inst2|PInstr[6]                                                                                  ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 0.967      ;
; 0.700 ; SPI:instS|State.CSLow         ; SPI:instS|DCnt[3]                                                                                        ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 0.967      ;
; 0.703 ; SPI:instS|State.CSLow         ; SPI:instS|DCnt[0]                                                                                        ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 0.970      ;
; 0.707 ; SSD1306:inst2|MemAddr[5]      ; SSD1306:inst2|MemAddr[5]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; SSD1306:inst2|MemAddr[2]      ; SSD1306:inst2|MemAddr[2]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; SSD1306:inst2|MemAddr[1]      ; SSD1306:inst2|MemAddr[1]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; SSD1306:inst2|MemAddr[4]      ; SSD1306:inst2|MemAddr[4]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; SSD1306:inst2|MemAddr[3]      ; SSD1306:inst2|MemAddr[3]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; SSD1306:inst2|MemAddr[7]      ; SSD1306:inst2|MemAddr[7]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 0.977      ;
; 0.713 ; SSD1306:inst2|PInstr[2]       ; SSD1306:inst2|PDO[3]                                                                                     ; CLKI         ; CLKI        ; 0.000        ; 0.074      ; 0.982      ;
; 0.713 ; SSD1306:inst2|MemAddr[8]      ; SSD1306:inst2|MemAddr[8]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 0.980      ;
; 0.713 ; SSD1306:inst2|MemAddr[6]      ; SSD1306:inst2|MemAddr[6]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 0.980      ;
; 0.713 ; SSD1306:inst2|PInstr[3]       ; SSD1306:inst2|PInstr[3]                                                                                  ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 0.980      ;
; 0.720 ; SSD1306:inst2|PInstr[2]       ; SSD1306:inst2|PInstr[2]                                                                                  ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 0.987      ;
; 0.721 ; SSD1306:inst2|PInstr[1]       ; SSD1306:inst2|PInstr[1]                                                                                  ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 0.988      ;
; 0.727 ; SSD1306:inst2|PInstr[4]       ; SSD1306:inst2|PInstr[4]                                                                                  ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 0.994      ;
; 0.738 ; SSD1306:inst2|SPISt.Done      ; SSD1306:inst2|SPISt.BusyWaitA                                                                            ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 1.005      ;
; 0.743 ; SSD1306:inst2|SPISt.BusyWaitA ; SSD1306:inst2|SPISt.Done                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 1.010      ;
; 0.751 ; SSD1306:inst2|PSt             ; SSD1306:inst2|MemAddr[0]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 1.018      ;
; 0.780 ; SPI:instS|ClkOv               ; SPI:instS|DCnt[0]                                                                                        ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 1.047      ;
; 0.834 ; SSD1306:inst2|PInstr[1]       ; SSD1306:inst2|PDO[1]                                                                                     ; CLKI         ; CLKI        ; 0.000        ; 0.497      ; 1.526      ;
; 0.846 ; SPI:instS|State.CSHigh        ; SPI:instS|State.CSHigh                                                                                   ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 1.113      ;
; 0.847 ; SPI:instS|State.DShift        ; SPI:instS|DO                                                                                             ; CLKI         ; CLKI        ; 0.000        ; 0.073      ; 1.115      ;
; 0.850 ; SPI:instS|Bsy                 ; SSD1306:inst2|SPISt.BusyWaitA                                                                            ; CLKI         ; CLKI        ; 0.000        ; 0.071      ; 1.116      ;
; 0.855 ; SSD1306:inst2|PDO[7]          ; SPI:instS|DataO[7]                                                                                       ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 1.122      ;
; 0.856 ; SPI:instS|State.CSHigh        ; SPI:instS|State.CSLow                                                                                    ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 1.123      ;
; 0.882 ; SSD1306:inst2|PDO[5]          ; SPI:instS|DataO[5]                                                                                       ; CLKI         ; CLKI        ; 0.000        ; 0.077      ; 1.154      ;
; 0.897 ; SSD1306:inst2|PInstr[2]       ; SSD1306:inst2|PDO[1]                                                                                     ; CLKI         ; CLKI        ; 0.000        ; 0.497      ; 1.589      ;
; 0.902 ; SPI:instS|Bsy                 ; SSD1306:inst2|PInstr[0]                                                                                  ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 1.169      ;
; 0.909 ; SPI:instS|State.CSLow         ; SPI:instS|DO                                                                                             ; CLKI         ; CLKI        ; 0.000        ; 0.073      ; 1.177      ;
; 0.912 ; SPI:instS|DataO[7]            ; SPI:instS|DO                                                                                             ; CLKI         ; CLKI        ; 0.000        ; 0.073      ; 1.180      ;
; 0.925 ; SSD1306:inst2|PDO[0]          ; SPI:instS|DataO[0]                                                                                       ; CLKI         ; CLKI        ; 0.000        ; 0.077      ; 1.197      ;
; 0.927 ; SSD1306:inst2|SPISt.BusyWaitA ; SSD1306:inst2|Trig                                                                                       ; CLKI         ; CLKI        ; 0.000        ; 0.073      ; 1.195      ;
; 0.936 ; SSD1306:inst2|PSt             ; SSD1306:inst2|PDO[1]                                                                                     ; CLKI         ; CLKI        ; 0.000        ; 0.498      ; 1.629      ;
; 0.943 ; SPI:instS|State.DShift        ; SPI:instS|CS                                                                                             ; CLKI         ; CLKI        ; 0.000        ; 0.073      ; 1.211      ;
; 0.970 ; SSD1306:inst2|PInstr[2]       ; SSD1306:inst2|PDO[0]                                                                                     ; CLKI         ; CLKI        ; 0.000        ; 0.074      ; 1.239      ;
; 0.980 ; SPI:instS|TA                  ; SPI:instS|State.CSHigh                                                                                   ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 1.247      ;
; 0.994 ; SPI:instS|State.DShift        ; SPI:instS|DCnt[4]                                                                                        ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 1.261      ;
; 0.995 ; SPI:instS|State.CSLow         ; SPI:instS|Bsy                                                                                            ; CLKI         ; CLKI        ; 0.000        ; 0.066      ; 1.256      ;
; 0.996 ; SSD1306:inst2|PInstr[4]       ; SSD1306:inst2|PDO[2]                                                                                     ; CLKI         ; CLKI        ; 0.000        ; 0.074      ; 1.265      ;
; 0.997 ; SSD1306:inst2|PInstr[4]       ; SSD1306:inst2|PDO[4]                                                                                     ; CLKI         ; CLKI        ; 0.000        ; 0.074      ; 1.266      ;
; 0.997 ; SSD1306:inst2|PInstr[4]       ; SSD1306:inst2|PDO[5]                                                                                     ; CLKI         ; CLKI        ; 0.000        ; 0.074      ; 1.266      ;
; 1.019 ; SSD1306:inst2|PInstr[6]       ; SSD1306:inst2|PInstr[7]                                                                                  ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 1.286      ;
; 1.021 ; SSD1306:inst2|PInstr[5]       ; SSD1306:inst2|PInstr[6]                                                                                  ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 1.288      ;
; 1.027 ; SSD1306:inst2|MemAddr[2]      ; SSD1306:inst2|MemAddr[3]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 1.294      ;
; 1.028 ; SSD1306:inst2|MemAddr[4]      ; SSD1306:inst2|MemAddr[5]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 1.295      ;
; 1.029 ; SSD1306:inst2|MemAddr[5]      ; SSD1306:inst2|MemAddr[6]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 1.296      ;
; 1.031 ; SSD1306:inst2|MemAddr[8]      ; SSD1306:inst2|MemAddr[9]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 1.298      ;
; 1.031 ; SSD1306:inst2|MemAddr[6]      ; SSD1306:inst2|MemAddr[7]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 1.298      ;
; 1.032 ; SSD1306:inst2|MemAddr[1]      ; SSD1306:inst2|MemAddr[2]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 1.299      ;
; 1.033 ; SSD1306:inst2|MemAddr[3]      ; SSD1306:inst2|MemAddr[4]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 1.300      ;
; 1.034 ; SSD1306:inst2|MemAddr[7]      ; SSD1306:inst2|MemAddr[8]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 1.301      ;
; 1.035 ; SSD1306:inst2|PInstr[3]       ; SSD1306:inst2|PInstr[4]                                                                                  ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 1.302      ;
; 1.038 ; SSD1306:inst2|MemAddr[0]      ; SSD1306:inst2|MemAddr[1]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 1.305      ;
; 1.039 ; SSD1306:inst2|PInstr[2]       ; SSD1306:inst2|PInstr[3]                                                                                  ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 1.306      ;
; 1.042 ; SSD1306:inst2|MemAddr[2]      ; SSD1306:inst2|MemAddr[4]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 1.309      ;
; 1.043 ; SSD1306:inst2|PInstr[1]       ; SSD1306:inst2|PInstr[2]                                                                                  ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 1.310      ;
; 1.043 ; SSD1306:inst2|MemAddr[4]      ; SSD1306:inst2|MemAddr[6]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 1.310      ;
; 1.046 ; SSD1306:inst2|PInstr[4]       ; SSD1306:inst2|PInstr[5]                                                                                  ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 1.313      ;
; 1.047 ; SSD1306:inst2|MemAddr[6]      ; SSD1306:inst2|MemAddr[8]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 1.314      ;
; 1.052 ; SSD1306:inst2|PSt             ; SSD1306:inst2|CD                                                                                         ; CLKI         ; CLKI        ; 0.000        ; 0.073      ; 1.320      ;
; 1.053 ; SSD1306:inst2|MemAddr[0]      ; SSD1306:inst2|MemAddr[2]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 1.320      ;
; 1.054 ; SSD1306:inst2|PInstr[2]       ; SSD1306:inst2|PInstr[4]                                                                                  ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 1.321      ;
; 1.061 ; SSD1306:inst2|PInstr[4]       ; SSD1306:inst2|PInstr[6]                                                                                  ; CLKI         ; CLKI        ; 0.000        ; 0.072      ; 1.328      ;
; 1.074 ; SPI:instS|Bsy                 ; SSD1306:inst2|SPISt.Done                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.071      ; 1.340      ;
; 1.076 ; SSD1306:inst2|PDO[6]          ; SPI:instS|DataO[6]                                                                                       ; CLKI         ; CLKI        ; 0.000        ; 0.073      ; 1.344      ;
+-------+-------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLKI'                                                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLKI  ; Rise       ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLKI  ; Rise       ; CLKI                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SPI:instS|Bsy                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SPI:instS|CS                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SPI:instS|ClkOv                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SPI:instS|DCnt[0]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SPI:instS|DCnt[1]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SPI:instS|DCnt[2]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SPI:instS|DCnt[3]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SPI:instS|DCnt[4]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SPI:instS|DO                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SPI:instS|DataO[0]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SPI:instS|DataO[1]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SPI:instS|DataO[2]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SPI:instS|DataO[3]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SPI:instS|DataO[4]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SPI:instS|DataO[5]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SPI:instS|DataO[6]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SPI:instS|DataO[7]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SPI:instS|Presc[0]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SPI:instS|State.CSHigh                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SPI:instS|State.CSLow                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SPI:instS|State.DShift                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SPI:instS|TA                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SPI:instS|TAA                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|CD                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[0]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[1]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[2]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[3]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[4]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[5]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[6]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[7]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[8]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[9]                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|PDO[0]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|PDO[1]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|PDO[2]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|PDO[3]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|PDO[4]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|PDO[5]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|PDO[6]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|PDO[7]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|PInstr[0]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|PInstr[1]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|PInstr[2]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|PInstr[3]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|PInstr[4]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|PInstr[5]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|PInstr[6]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|PInstr[7]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|PSt                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|SPISt.BusyWaitA                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|SPISt.Done                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLKI  ; Rise       ; SSD1306:inst2|Trig                                                                                       ;
; 0.172  ; 0.402        ; 0.230          ; Low Pulse Width  ; CLKI  ; Rise       ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.222  ; 0.438        ; 0.216          ; High Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|PDO[1]                                                                                     ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; CLKI  ; Rise       ; SPI:instS|CS                                                                                             ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; CLKI  ; Rise       ; SPI:instS|ClkOv                                                                                          ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; CLKI  ; Rise       ; SPI:instS|DCnt[0]                                                                                        ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; CLKI  ; Rise       ; SPI:instS|DCnt[1]                                                                                        ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; CLKI  ; Rise       ; SPI:instS|DCnt[2]                                                                                        ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; CLKI  ; Rise       ; SPI:instS|DCnt[3]                                                                                        ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; CLKI  ; Rise       ; SPI:instS|DCnt[4]                                                                                        ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; CLKI  ; Rise       ; SPI:instS|DO                                                                                             ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; CLKI  ; Rise       ; SPI:instS|DataO[0]                                                                                       ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; CLKI  ; Rise       ; SPI:instS|DataO[1]                                                                                       ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; CLKI  ; Rise       ; SPI:instS|DataO[2]                                                                                       ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; CLKI  ; Rise       ; SPI:instS|DataO[3]                                                                                       ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; CLKI  ; Rise       ; SPI:instS|DataO[4]                                                                                       ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; CLKI  ; Rise       ; SPI:instS|DataO[5]                                                                                       ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; CLKI  ; Rise       ; SPI:instS|DataO[6]                                                                                       ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|PDO[6]                                                                                     ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|PDO[7]                                                                                     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLKI  ; Rise       ; SPI:instS|Bsy                                                                                            ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLKI  ; Rise       ; SPI:instS|DataO[7]                                                                                       ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLKI  ; Rise       ; SPI:instS|Presc[0]                                                                                       ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLKI  ; Rise       ; SPI:instS|State.CSHigh                                                                                   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLKI  ; Rise       ; SPI:instS|State.CSLow                                                                                    ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLKI  ; Rise       ; SPI:instS|State.DShift                                                                                   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLKI  ; Rise       ; SPI:instS|TA                                                                                             ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLKI  ; Rise       ; SPI:instS|TAA                                                                                            ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[0]                                                                                 ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[1]                                                                                 ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[2]                                                                                 ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[3]                                                                                 ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[4]                                                                                 ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[5]                                                                                 ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[6]                                                                                 ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[7]                                                                                 ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[8]                                                                                 ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[9]                                                                                 ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|PDO[0]                                                                                     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|PDO[2]                                                                                     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|PDO[3]                                                                                     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|PDO[4]                                                                                     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|PDO[5]                                                                                     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|PSt                                                                                        ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|SPISt.BusyWaitA                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RSTI      ; CLKI       ; 1.444 ; 1.469 ; Rise       ; CLKI            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RSTI      ; CLKI       ; 0.408 ; 0.275 ; Rise       ; CLKI            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CD        ; CLKI       ; 6.754 ; 6.552 ; Rise       ; CLKI            ;
; CLKO      ; CLKI       ; 6.889 ; 6.636 ; Rise       ; CLKI            ;
; CS        ; CLKI       ; 6.415 ; 6.610 ; Rise       ; CLKI            ;
; DO        ; CLKI       ; 6.593 ; 6.388 ; Rise       ; CLKI            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CD        ; CLKI       ; 6.499 ; 6.304 ; Rise       ; CLKI            ;
; CLKO      ; CLKI       ; 6.633 ; 6.388 ; Rise       ; CLKI            ;
; CS        ; CLKI       ; 6.175 ; 6.364 ; Rise       ; CLKI            ;
; DO        ; CLKI       ; 6.347 ; 6.149 ; Rise       ; CLKI            ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; RSTI       ; RSTO        ; 4.229 ;    ;    ; 4.371 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; RSTI       ; RSTO        ; 4.089 ;    ;    ; 4.224 ;
+------------+-------------+-------+----+----+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLKI  ; -1.245 ; -17.661           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLKI  ; 0.109 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLKI  ; -3.000 ; -61.615                         ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLKI'                                                                                                                                                                                ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -1.245 ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; SSD1306:inst2|PDO[3]    ; CLKI         ; CLKI        ; 1.000        ; -0.223     ; 2.009      ;
; -1.228 ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; SSD1306:inst2|PDO[7]    ; CLKI         ; CLKI        ; 1.000        ; -0.219     ; 1.996      ;
; -1.138 ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; SSD1306:inst2|PDO[5]    ; CLKI         ; CLKI        ; 1.000        ; -0.223     ; 1.902      ;
; -1.064 ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; SSD1306:inst2|PDO[6]    ; CLKI         ; CLKI        ; 1.000        ; -0.219     ; 1.832      ;
; -1.005 ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; SSD1306:inst2|PDO[4]    ; CLKI         ; CLKI        ; 1.000        ; -0.223     ; 1.769      ;
; -0.996 ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; SSD1306:inst2|PDO[0]    ; CLKI         ; CLKI        ; 1.000        ; -0.223     ; 1.760      ;
; -0.895 ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; SSD1306:inst2|PDO[2]    ; CLKI         ; CLKI        ; 1.000        ; -0.223     ; 1.659      ;
; -0.831 ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; SSD1306:inst2|PDO[1]    ; CLKI         ; CLKI        ; 1.000        ; -0.047     ; 1.771      ;
; -0.709 ; SPI:instS|DCnt[0]                                                                                        ; SPI:instS|DO            ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.660      ;
; -0.581 ; SPI:instS|DCnt[1]                                                                                        ; SPI:instS|DO            ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.532      ;
; -0.551 ; SPI:instS|DCnt[2]                                                                                        ; SPI:instS|DO            ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.502      ;
; -0.509 ; SPI:instS|DataO[0]                                                                                       ; SPI:instS|DO            ; CLKI         ; CLKI        ; 1.000        ; -0.037     ; 1.459      ;
; -0.499 ; SSD1306:inst2|PInstr[2]                                                                                  ; SSD1306:inst2|PInstr[7] ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.450      ;
; -0.499 ; SSD1306:inst2|PInstr[2]                                                                                  ; SSD1306:inst2|PInstr[6] ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.450      ;
; -0.499 ; SSD1306:inst2|PInstr[2]                                                                                  ; SSD1306:inst2|PInstr[5] ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.450      ;
; -0.499 ; SSD1306:inst2|PInstr[2]                                                                                  ; SSD1306:inst2|PInstr[4] ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.450      ;
; -0.499 ; SSD1306:inst2|PInstr[2]                                                                                  ; SSD1306:inst2|PInstr[3] ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.450      ;
; -0.499 ; SSD1306:inst2|PInstr[2]                                                                                  ; SSD1306:inst2|PInstr[2] ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.450      ;
; -0.499 ; SSD1306:inst2|PInstr[2]                                                                                  ; SSD1306:inst2|PInstr[0] ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.450      ;
; -0.499 ; SSD1306:inst2|PInstr[2]                                                                                  ; SSD1306:inst2|PInstr[1] ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.450      ;
; -0.457 ; SSD1306:inst2|PInstr[1]                                                                                  ; SSD1306:inst2|PInstr[7] ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.408      ;
; -0.457 ; SSD1306:inst2|PInstr[1]                                                                                  ; SSD1306:inst2|PInstr[6] ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.408      ;
; -0.457 ; SSD1306:inst2|PInstr[1]                                                                                  ; SSD1306:inst2|PInstr[5] ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.408      ;
; -0.457 ; SSD1306:inst2|PInstr[1]                                                                                  ; SSD1306:inst2|PInstr[4] ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.408      ;
; -0.457 ; SSD1306:inst2|PInstr[1]                                                                                  ; SSD1306:inst2|PInstr[3] ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.408      ;
; -0.457 ; SSD1306:inst2|PInstr[1]                                                                                  ; SSD1306:inst2|PInstr[2] ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.408      ;
; -0.457 ; SSD1306:inst2|PInstr[1]                                                                                  ; SSD1306:inst2|PInstr[0] ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.408      ;
; -0.457 ; SSD1306:inst2|PInstr[1]                                                                                  ; SSD1306:inst2|PInstr[1] ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.408      ;
; -0.434 ; SPI:instS|Bsy                                                                                            ; SSD1306:inst2|PInstr[7] ; CLKI         ; CLKI        ; 1.000        ; -0.035     ; 1.386      ;
; -0.434 ; SPI:instS|Bsy                                                                                            ; SSD1306:inst2|PInstr[6] ; CLKI         ; CLKI        ; 1.000        ; -0.035     ; 1.386      ;
; -0.434 ; SPI:instS|Bsy                                                                                            ; SSD1306:inst2|PInstr[5] ; CLKI         ; CLKI        ; 1.000        ; -0.035     ; 1.386      ;
; -0.434 ; SPI:instS|Bsy                                                                                            ; SSD1306:inst2|PInstr[4] ; CLKI         ; CLKI        ; 1.000        ; -0.035     ; 1.386      ;
; -0.434 ; SPI:instS|Bsy                                                                                            ; SSD1306:inst2|PInstr[3] ; CLKI         ; CLKI        ; 1.000        ; -0.035     ; 1.386      ;
; -0.434 ; SPI:instS|Bsy                                                                                            ; SSD1306:inst2|PInstr[2] ; CLKI         ; CLKI        ; 1.000        ; -0.035     ; 1.386      ;
; -0.434 ; SPI:instS|Bsy                                                                                            ; SSD1306:inst2|PInstr[0] ; CLKI         ; CLKI        ; 1.000        ; -0.035     ; 1.386      ;
; -0.434 ; SPI:instS|Bsy                                                                                            ; SSD1306:inst2|PInstr[1] ; CLKI         ; CLKI        ; 1.000        ; -0.035     ; 1.386      ;
; -0.422 ; SPI:instS|DCnt[0]                                                                                        ; SPI:instS|DCnt[4]       ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.373      ;
; -0.366 ; SSD1306:inst2|PInstr[0]                                                                                  ; SSD1306:inst2|PInstr[7] ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.317      ;
; -0.366 ; SSD1306:inst2|PInstr[0]                                                                                  ; SSD1306:inst2|PInstr[6] ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.317      ;
; -0.366 ; SSD1306:inst2|PInstr[0]                                                                                  ; SSD1306:inst2|PInstr[5] ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.317      ;
; -0.366 ; SSD1306:inst2|PInstr[0]                                                                                  ; SSD1306:inst2|PInstr[4] ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.317      ;
; -0.366 ; SSD1306:inst2|PInstr[0]                                                                                  ; SSD1306:inst2|PInstr[3] ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.317      ;
; -0.366 ; SSD1306:inst2|PInstr[0]                                                                                  ; SSD1306:inst2|PInstr[2] ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.317      ;
; -0.366 ; SSD1306:inst2|PInstr[0]                                                                                  ; SSD1306:inst2|PInstr[0] ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.317      ;
; -0.366 ; SSD1306:inst2|PInstr[0]                                                                                  ; SSD1306:inst2|PInstr[1] ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.317      ;
; -0.366 ; SPI:instS|DataO[7]                                                                                       ; SPI:instS|DO            ; CLKI         ; CLKI        ; 1.000        ; -0.037     ; 1.316      ;
; -0.323 ; SSD1306:inst2|PInstr[4]                                                                                  ; SSD1306:inst2|PDO[7]    ; CLKI         ; CLKI        ; 1.000        ; -0.032     ; 1.278      ;
; -0.319 ; SPI:instS|DCnt[2]                                                                                        ; SPI:instS|DCnt[4]       ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.270      ;
; -0.317 ; SPI:instS|DataO[3]                                                                                       ; SPI:instS|DO            ; CLKI         ; CLKI        ; 1.000        ; -0.037     ; 1.267      ;
; -0.314 ; SPI:instS|State.DShift                                                                                   ; SPI:instS|DCnt[4]       ; CLKI         ; CLKI        ; 1.000        ; -0.037     ; 1.264      ;
; -0.310 ; SSD1306:inst2|PInstr[6]                                                                                  ; SSD1306:inst2|PInstr[7] ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.261      ;
; -0.310 ; SSD1306:inst2|PInstr[6]                                                                                  ; SSD1306:inst2|PInstr[6] ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.261      ;
; -0.310 ; SSD1306:inst2|PInstr[6]                                                                                  ; SSD1306:inst2|PInstr[5] ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.261      ;
; -0.310 ; SSD1306:inst2|PInstr[6]                                                                                  ; SSD1306:inst2|PInstr[4] ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.261      ;
; -0.310 ; SSD1306:inst2|PInstr[6]                                                                                  ; SSD1306:inst2|PInstr[3] ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.261      ;
; -0.310 ; SSD1306:inst2|PInstr[6]                                                                                  ; SSD1306:inst2|PInstr[2] ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.261      ;
; -0.310 ; SSD1306:inst2|PInstr[6]                                                                                  ; SSD1306:inst2|PInstr[0] ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.261      ;
; -0.310 ; SSD1306:inst2|PInstr[6]                                                                                  ; SSD1306:inst2|PInstr[1] ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.261      ;
; -0.305 ; SSD1306:inst2|PInstr[4]                                                                                  ; SSD1306:inst2|PDO[6]    ; CLKI         ; CLKI        ; 1.000        ; -0.032     ; 1.260      ;
; -0.304 ; SSD1306:inst2|PInstr[1]                                                                                  ; SSD1306:inst2|PDO[7]    ; CLKI         ; CLKI        ; 1.000        ; -0.032     ; 1.259      ;
; -0.295 ; SSD1306:inst2|PInstr[4]                                                                                  ; SSD1306:inst2|PInstr[7] ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.246      ;
; -0.295 ; SSD1306:inst2|PInstr[4]                                                                                  ; SSD1306:inst2|PInstr[6] ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.246      ;
; -0.295 ; SSD1306:inst2|PInstr[4]                                                                                  ; SSD1306:inst2|PInstr[5] ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.246      ;
; -0.295 ; SSD1306:inst2|PInstr[4]                                                                                  ; SSD1306:inst2|PInstr[4] ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.246      ;
; -0.295 ; SSD1306:inst2|PInstr[4]                                                                                  ; SSD1306:inst2|PInstr[3] ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.246      ;
; -0.295 ; SSD1306:inst2|PInstr[4]                                                                                  ; SSD1306:inst2|PInstr[2] ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.246      ;
; -0.295 ; SSD1306:inst2|PInstr[4]                                                                                  ; SSD1306:inst2|PInstr[0] ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.246      ;
; -0.295 ; SSD1306:inst2|PInstr[4]                                                                                  ; SSD1306:inst2|PInstr[1] ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.246      ;
; -0.293 ; SSD1306:inst2|SPISt.Done                                                                                 ; SSD1306:inst2|PDO[6]    ; CLKI         ; CLKI        ; 1.000        ; -0.030     ; 1.250      ;
; -0.293 ; SSD1306:inst2|SPISt.Done                                                                                 ; SSD1306:inst2|PDO[7]    ; CLKI         ; CLKI        ; 1.000        ; -0.030     ; 1.250      ;
; -0.285 ; SSD1306:inst2|SPISt.Done                                                                                 ; SSD1306:inst2|PDO[0]    ; CLKI         ; CLKI        ; 1.000        ; -0.034     ; 1.238      ;
; -0.285 ; SSD1306:inst2|SPISt.Done                                                                                 ; SSD1306:inst2|PDO[2]    ; CLKI         ; CLKI        ; 1.000        ; -0.034     ; 1.238      ;
; -0.285 ; SSD1306:inst2|SPISt.Done                                                                                 ; SSD1306:inst2|PDO[3]    ; CLKI         ; CLKI        ; 1.000        ; -0.034     ; 1.238      ;
; -0.285 ; SSD1306:inst2|SPISt.Done                                                                                 ; SSD1306:inst2|PDO[4]    ; CLKI         ; CLKI        ; 1.000        ; -0.034     ; 1.238      ;
; -0.285 ; SSD1306:inst2|SPISt.Done                                                                                 ; SSD1306:inst2|PDO[5]    ; CLKI         ; CLKI        ; 1.000        ; -0.034     ; 1.238      ;
; -0.282 ; SPI:instS|State.DShift                                                                                   ; SPI:instS|DCnt[1]       ; CLKI         ; CLKI        ; 1.000        ; -0.037     ; 1.232      ;
; -0.280 ; SSD1306:inst2|PInstr[1]                                                                                  ; SSD1306:inst2|PDO[6]    ; CLKI         ; CLKI        ; 1.000        ; -0.032     ; 1.235      ;
; -0.278 ; SSD1306:inst2|SPISt.BusyWaitA                                                                            ; SSD1306:inst2|PInstr[7] ; CLKI         ; CLKI        ; 1.000        ; -0.034     ; 1.231      ;
; -0.278 ; SSD1306:inst2|SPISt.BusyWaitA                                                                            ; SSD1306:inst2|PInstr[6] ; CLKI         ; CLKI        ; 1.000        ; -0.034     ; 1.231      ;
; -0.278 ; SSD1306:inst2|SPISt.BusyWaitA                                                                            ; SSD1306:inst2|PInstr[5] ; CLKI         ; CLKI        ; 1.000        ; -0.034     ; 1.231      ;
; -0.278 ; SSD1306:inst2|SPISt.BusyWaitA                                                                            ; SSD1306:inst2|PInstr[4] ; CLKI         ; CLKI        ; 1.000        ; -0.034     ; 1.231      ;
; -0.278 ; SSD1306:inst2|SPISt.BusyWaitA                                                                            ; SSD1306:inst2|PInstr[3] ; CLKI         ; CLKI        ; 1.000        ; -0.034     ; 1.231      ;
; -0.278 ; SSD1306:inst2|SPISt.BusyWaitA                                                                            ; SSD1306:inst2|PInstr[2] ; CLKI         ; CLKI        ; 1.000        ; -0.034     ; 1.231      ;
; -0.278 ; SSD1306:inst2|SPISt.BusyWaitA                                                                            ; SSD1306:inst2|PInstr[0] ; CLKI         ; CLKI        ; 1.000        ; -0.034     ; 1.231      ;
; -0.278 ; SSD1306:inst2|SPISt.BusyWaitA                                                                            ; SSD1306:inst2|PInstr[1] ; CLKI         ; CLKI        ; 1.000        ; -0.034     ; 1.231      ;
; -0.270 ; SPI:instS|State.DShift                                                                                   ; SPI:instS|DCnt[2]       ; CLKI         ; CLKI        ; 1.000        ; -0.037     ; 1.220      ;
; -0.266 ; SPI:instS|DCnt[1]                                                                                        ; SPI:instS|DCnt[4]       ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.217      ;
; -0.260 ; SPI:instS|DCnt[0]                                                                                        ; SPI:instS|State.CSLow   ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.211      ;
; -0.258 ; SSD1306:inst2|PInstr[0]                                                                                  ; SSD1306:inst2|PDO[7]    ; CLKI         ; CLKI        ; 1.000        ; -0.032     ; 1.213      ;
; -0.247 ; SSD1306:inst2|PInstr[5]                                                                                  ; SSD1306:inst2|PInstr[7] ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.198      ;
; -0.247 ; SSD1306:inst2|PInstr[5]                                                                                  ; SSD1306:inst2|PInstr[6] ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.198      ;
; -0.247 ; SSD1306:inst2|PInstr[5]                                                                                  ; SSD1306:inst2|PInstr[5] ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.198      ;
; -0.247 ; SSD1306:inst2|PInstr[5]                                                                                  ; SSD1306:inst2|PInstr[4] ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.198      ;
; -0.247 ; SSD1306:inst2|PInstr[5]                                                                                  ; SSD1306:inst2|PInstr[3] ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.198      ;
; -0.247 ; SSD1306:inst2|PInstr[5]                                                                                  ; SSD1306:inst2|PInstr[2] ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.198      ;
; -0.247 ; SSD1306:inst2|PInstr[5]                                                                                  ; SSD1306:inst2|PInstr[0] ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.198      ;
; -0.247 ; SSD1306:inst2|PInstr[5]                                                                                  ; SSD1306:inst2|PInstr[1] ; CLKI         ; CLKI        ; 1.000        ; -0.036     ; 1.198      ;
; -0.237 ; SSD1306:inst2|SPISt.Done                                                                                 ; SSD1306:inst2|PInstr[7] ; CLKI         ; CLKI        ; 1.000        ; -0.034     ; 1.190      ;
; -0.237 ; SSD1306:inst2|SPISt.Done                                                                                 ; SSD1306:inst2|PInstr[6] ; CLKI         ; CLKI        ; 1.000        ; -0.034     ; 1.190      ;
; -0.237 ; SSD1306:inst2|SPISt.Done                                                                                 ; SSD1306:inst2|PInstr[5] ; CLKI         ; CLKI        ; 1.000        ; -0.034     ; 1.190      ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLKI'                                                                                                                                                                                      ;
+-------+-------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.109 ; SSD1306:inst2|MemAddr[1]      ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; CLKI         ; CLKI        ; 0.000        ; 0.225      ; 0.438      ;
; 0.112 ; SSD1306:inst2|MemAddr[0]      ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; CLKI         ; CLKI        ; 0.000        ; 0.225      ; 0.441      ;
; 0.149 ; SSD1306:inst2|MemAddr[3]      ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; CLKI         ; CLKI        ; 0.000        ; 0.225      ; 0.478      ;
; 0.153 ; SSD1306:inst2|MemAddr[7]      ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; CLKI         ; CLKI        ; 0.000        ; 0.225      ; 0.482      ;
; 0.155 ; SSD1306:inst2|MemAddr[8]      ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; CLKI         ; CLKI        ; 0.000        ; 0.225      ; 0.484      ;
; 0.164 ; SSD1306:inst2|MemAddr[2]      ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; CLKI         ; CLKI        ; 0.000        ; 0.225      ; 0.493      ;
; 0.167 ; SSD1306:inst2|MemAddr[6]      ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; CLKI         ; CLKI        ; 0.000        ; 0.225      ; 0.496      ;
; 0.181 ; SSD1306:inst2|MemAddr[9]      ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; CLKI         ; CLKI        ; 0.000        ; 0.225      ; 0.510      ;
; 0.186 ; SPI:instS|CS                  ; SPI:instS|CS                                                                                             ; CLKI         ; CLKI        ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SPI:instS|State.CSLow         ; SPI:instS|State.CSLow                                                                                    ; CLKI         ; CLKI        ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; SSD1306:inst2|PSt             ; SSD1306:inst2|PSt                                                                                        ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SPI:instS|Bsy                 ; SPI:instS|Bsy                                                                                            ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SSD1306:inst2|Trig            ; SSD1306:inst2|Trig                                                                                       ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SSD1306:inst2|SPISt.BusyWaitA ; SSD1306:inst2|SPISt.BusyWaitA                                                                            ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SPI:instS|DCnt[4]             ; SPI:instS|DCnt[4]                                                                                        ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SPI:instS|DCnt[3]             ; SPI:instS|DCnt[3]                                                                                        ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SPI:instS|DCnt[1]             ; SPI:instS|DCnt[1]                                                                                        ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SPI:instS|DCnt[2]             ; SPI:instS|DCnt[2]                                                                                        ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SPI:instS|ClkOv               ; SPI:instS|ClkOv                                                                                          ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SPI:instS|DCnt[0]             ; SPI:instS|DCnt[0]                                                                                        ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; SSD1306:inst2|SPISt.Done      ; SSD1306:inst2|SPISt.Done                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; SPI:instS|Presc[0]            ; SPI:instS|Presc[0]                                                                                       ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.314      ;
; 0.205 ; SSD1306:inst2|MemAddr[9]      ; SSD1306:inst2|MemAddr[9]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.325      ;
; 0.210 ; SSD1306:inst2|PInstr[7]       ; SSD1306:inst2|PInstr[7]                                                                                  ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.330      ;
; 0.210 ; SPI:instS|Bsy                 ; SSD1306:inst2|Trig                                                                                       ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.330      ;
; 0.217 ; SPI:instS|DCnt[0]             ; SPI:instS|DCnt[1]                                                                                        ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.337      ;
; 0.262 ; SSD1306:inst2|MemAddr[5]      ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; CLKI         ; CLKI        ; 0.000        ; 0.225      ; 0.591      ;
; 0.268 ; SSD1306:inst2|MemAddr[4]      ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ; CLKI         ; CLKI        ; 0.000        ; 0.225      ; 0.597      ;
; 0.269 ; SPI:instS|State.CSHigh        ; SPI:instS|CS                                                                                             ; CLKI         ; CLKI        ; 0.000        ; 0.037      ; 0.390      ;
; 0.278 ; SPI:instS|State.CSLow         ; SPI:instS|State.DShift                                                                                   ; CLKI         ; CLKI        ; 0.000        ; 0.037      ; 0.399      ;
; 0.284 ; SPI:instS|State.DShift        ; SPI:instS|State.CSHigh                                                                                   ; CLKI         ; CLKI        ; 0.000        ; 0.037      ; 0.405      ;
; 0.289 ; SPI:instS|TA                  ; SPI:instS|TAA                                                                                            ; CLKI         ; CLKI        ; 0.000        ; 0.037      ; 0.410      ;
; 0.297 ; SPI:instS|State.CSLow         ; SPI:instS|ClkOv                                                                                          ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.417      ;
; 0.299 ; SPI:instS|State.CSLow         ; SPI:instS|DCnt[3]                                                                                        ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; SSD1306:inst2|PInstr[5]       ; SSD1306:inst2|PInstr[5]                                                                                  ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.420      ;
; 0.301 ; SSD1306:inst2|PInstr[6]       ; SSD1306:inst2|PInstr[6]                                                                                  ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.421      ;
; 0.303 ; SPI:instS|State.CSLow         ; SPI:instS|DCnt[0]                                                                                        ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.423      ;
; 0.305 ; SSD1306:inst2|MemAddr[5]      ; SSD1306:inst2|MemAddr[5]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; SSD1306:inst2|MemAddr[7]      ; SSD1306:inst2|MemAddr[7]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; SSD1306:inst2|MemAddr[4]      ; SSD1306:inst2|MemAddr[4]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; SSD1306:inst2|MemAddr[3]      ; SSD1306:inst2|MemAddr[3]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; SSD1306:inst2|MemAddr[2]      ; SSD1306:inst2|MemAddr[2]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; SSD1306:inst2|MemAddr[1]      ; SSD1306:inst2|MemAddr[1]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; SSD1306:inst2|MemAddr[6]      ; SSD1306:inst2|MemAddr[6]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; SSD1306:inst2|MemAddr[8]      ; SSD1306:inst2|MemAddr[8]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.428      ;
; 0.309 ; SSD1306:inst2|PInstr[2]       ; SSD1306:inst2|PDO[3]                                                                                     ; CLKI         ; CLKI        ; 0.000        ; 0.037      ; 0.430      ;
; 0.309 ; SSD1306:inst2|PInstr[3]       ; SSD1306:inst2|PInstr[3]                                                                                  ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.429      ;
; 0.312 ; SSD1306:inst2|PInstr[2]       ; SSD1306:inst2|PInstr[2]                                                                                  ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.432      ;
; 0.314 ; SSD1306:inst2|PInstr[1]       ; SSD1306:inst2|PInstr[1]                                                                                  ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.434      ;
; 0.316 ; SSD1306:inst2|PInstr[4]       ; SSD1306:inst2|PInstr[4]                                                                                  ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.436      ;
; 0.316 ; SSD1306:inst2|SPISt.BusyWaitA ; SSD1306:inst2|SPISt.Done                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.436      ;
; 0.319 ; SSD1306:inst2|SPISt.Done      ; SSD1306:inst2|SPISt.BusyWaitA                                                                            ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.439      ;
; 0.331 ; SSD1306:inst2|PSt             ; SSD1306:inst2|MemAddr[0]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.451      ;
; 0.343 ; SSD1306:inst2|PDO[7]          ; SPI:instS|DataO[7]                                                                                       ; CLKI         ; CLKI        ; 0.000        ; 0.037      ; 0.464      ;
; 0.352 ; SPI:instS|ClkOv               ; SPI:instS|DCnt[0]                                                                                        ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.472      ;
; 0.355 ; SPI:instS|State.DShift        ; SPI:instS|DO                                                                                             ; CLKI         ; CLKI        ; 0.000        ; 0.037      ; 0.476      ;
; 0.364 ; SPI:instS|State.CSHigh        ; SPI:instS|State.CSLow                                                                                    ; CLKI         ; CLKI        ; 0.000        ; 0.037      ; 0.485      ;
; 0.367 ; SSD1306:inst2|PInstr[1]       ; SSD1306:inst2|PDO[1]                                                                                     ; CLKI         ; CLKI        ; 0.000        ; 0.219      ; 0.670      ;
; 0.380 ; SPI:instS|State.CSHigh        ; SPI:instS|State.CSHigh                                                                                   ; CLKI         ; CLKI        ; 0.000        ; 0.037      ; 0.501      ;
; 0.380 ; SPI:instS|DataO[7]            ; SPI:instS|DO                                                                                             ; CLKI         ; CLKI        ; 0.000        ; 0.037      ; 0.501      ;
; 0.381 ; SPI:instS|Bsy                 ; SSD1306:inst2|SPISt.BusyWaitA                                                                            ; CLKI         ; CLKI        ; 0.000        ; 0.035      ; 0.500      ;
; 0.384 ; SPI:instS|State.CSLow         ; SPI:instS|DO                                                                                             ; CLKI         ; CLKI        ; 0.000        ; 0.037      ; 0.505      ;
; 0.401 ; SSD1306:inst2|PSt             ; SSD1306:inst2|PDO[1]                                                                                     ; CLKI         ; CLKI        ; 0.000        ; 0.221      ; 0.706      ;
; 0.402 ; SSD1306:inst2|PDO[5]          ; SPI:instS|DataO[5]                                                                                       ; CLKI         ; CLKI        ; 0.000        ; 0.041      ; 0.527      ;
; 0.402 ; SPI:instS|Bsy                 ; SSD1306:inst2|PInstr[0]                                                                                  ; CLKI         ; CLKI        ; 0.000        ; 0.037      ; 0.523      ;
; 0.407 ; SSD1306:inst2|SPISt.BusyWaitA ; SSD1306:inst2|Trig                                                                                       ; CLKI         ; CLKI        ; 0.000        ; 0.037      ; 0.528      ;
; 0.414 ; SPI:instS|State.DShift        ; SPI:instS|CS                                                                                             ; CLKI         ; CLKI        ; 0.000        ; 0.037      ; 0.535      ;
; 0.415 ; SSD1306:inst2|PInstr[2]       ; SSD1306:inst2|PDO[1]                                                                                     ; CLKI         ; CLKI        ; 0.000        ; 0.219      ; 0.718      ;
; 0.417 ; SSD1306:inst2|PDO[0]          ; SPI:instS|DataO[0]                                                                                       ; CLKI         ; CLKI        ; 0.000        ; 0.041      ; 0.542      ;
; 0.419 ; SSD1306:inst2|PInstr[2]       ; SSD1306:inst2|PDO[0]                                                                                     ; CLKI         ; CLKI        ; 0.000        ; 0.037      ; 0.540      ;
; 0.437 ; SSD1306:inst2|PInstr[4]       ; SSD1306:inst2|PDO[2]                                                                                     ; CLKI         ; CLKI        ; 0.000        ; 0.037      ; 0.558      ;
; 0.437 ; SSD1306:inst2|PInstr[4]       ; SSD1306:inst2|PDO[4]                                                                                     ; CLKI         ; CLKI        ; 0.000        ; 0.037      ; 0.558      ;
; 0.438 ; SSD1306:inst2|PInstr[4]       ; SSD1306:inst2|PDO[5]                                                                                     ; CLKI         ; CLKI        ; 0.000        ; 0.037      ; 0.559      ;
; 0.438 ; SPI:instS|TA                  ; SPI:instS|State.CSHigh                                                                                   ; CLKI         ; CLKI        ; 0.000        ; 0.037      ; 0.559      ;
; 0.440 ; SPI:instS|State.DShift        ; SPI:instS|DCnt[4]                                                                                        ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.560      ;
; 0.449 ; SSD1306:inst2|PInstr[5]       ; SSD1306:inst2|PInstr[6]                                                                                  ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.569      ;
; 0.453 ; SPI:instS|State.CSLow         ; SPI:instS|Bsy                                                                                            ; CLKI         ; CLKI        ; 0.000        ; 0.031      ; 0.568      ;
; 0.454 ; SSD1306:inst2|PDO[6]          ; SPI:instS|DataO[6]                                                                                       ; CLKI         ; CLKI        ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; SSD1306:inst2|MemAddr[5]      ; SSD1306:inst2|MemAddr[6]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; SSD1306:inst2|MemAddr[3]      ; SSD1306:inst2|MemAddr[4]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; SSD1306:inst2|MemAddr[1]      ; SSD1306:inst2|MemAddr[2]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; SSD1306:inst2|MemAddr[7]      ; SSD1306:inst2|MemAddr[8]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.575      ;
; 0.458 ; SSD1306:inst2|PInstr[3]       ; SSD1306:inst2|PInstr[4]                                                                                  ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; SPI:instS|DO                  ; SPI:instS|DO                                                                                             ; CLKI         ; CLKI        ; 0.000        ; 0.037      ; 0.579      ;
; 0.459 ; SSD1306:inst2|PInstr[6]       ; SSD1306:inst2|PInstr[7]                                                                                  ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.579      ;
; 0.461 ; SPI:instS|DCnt[3]             ; SPI:instS|DCnt[4]                                                                                        ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.581      ;
; 0.462 ; SSD1306:inst2|PSt             ; SSD1306:inst2|CD                                                                                         ; CLKI         ; CLKI        ; 0.000        ; 0.038      ; 0.584      ;
; 0.463 ; SSD1306:inst2|PInstr[1]       ; SSD1306:inst2|PInstr[2]                                                                                  ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.583      ;
; 0.464 ; SSD1306:inst2|MemAddr[4]      ; SSD1306:inst2|MemAddr[5]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; SSD1306:inst2|MemAddr[2]      ; SSD1306:inst2|MemAddr[3]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; SSD1306:inst2|MemAddr[6]      ; SSD1306:inst2|MemAddr[7]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; SSD1306:inst2|MemAddr[8]      ; SSD1306:inst2|MemAddr[9]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; SSD1306:inst2|MemAddr[4]      ; SSD1306:inst2|MemAddr[6]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; SSD1306:inst2|MemAddr[2]      ; SSD1306:inst2|MemAddr[4]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; SSD1306:inst2|MemAddr[6]      ; SSD1306:inst2|MemAddr[8]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.588      ;
; 0.470 ; SSD1306:inst2|PInstr[2]       ; SSD1306:inst2|PInstr[3]                                                                                  ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.590      ;
; 0.472 ; SSD1306:inst2|MemAddr[0]      ; SSD1306:inst2|MemAddr[1]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.592      ;
; 0.473 ; SSD1306:inst2|PInstr[2]       ; SSD1306:inst2|PInstr[4]                                                                                  ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.593      ;
; 0.474 ; SSD1306:inst2|PInstr[4]       ; SSD1306:inst2|PInstr[5]                                                                                  ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.594      ;
; 0.475 ; SSD1306:inst2|MemAddr[0]      ; SSD1306:inst2|MemAddr[2]                                                                                 ; CLKI         ; CLKI        ; 0.000        ; 0.036      ; 0.595      ;
+-------+-------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLKI'                                                                                                                                         ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                   ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLKI  ; Rise       ; CLKI                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SPI:instS|Bsy                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SPI:instS|CS                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SPI:instS|ClkOv                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SPI:instS|DCnt[0]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SPI:instS|DCnt[1]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SPI:instS|DCnt[2]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SPI:instS|DCnt[3]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SPI:instS|DCnt[4]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SPI:instS|DO                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SPI:instS|DataO[0]                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SPI:instS|DataO[1]                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SPI:instS|DataO[2]                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SPI:instS|DataO[3]                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SPI:instS|DataO[4]                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SPI:instS|DataO[5]                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SPI:instS|DataO[6]                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SPI:instS|DataO[7]                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SPI:instS|Presc[0]                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SPI:instS|State.CSHigh                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SPI:instS|State.CSLow                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SPI:instS|State.DShift                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SPI:instS|TA                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SPI:instS|TAA                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SSD1306:inst2|CD                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[0]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[1]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[2]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[3]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[4]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[5]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[6]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[7]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[8]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[9]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SSD1306:inst2|PDO[0]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SSD1306:inst2|PDO[1]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SSD1306:inst2|PDO[2]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SSD1306:inst2|PDO[3]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SSD1306:inst2|PDO[4]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SSD1306:inst2|PDO[5]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SSD1306:inst2|PDO[6]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SSD1306:inst2|PDO[7]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SSD1306:inst2|PInstr[0]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SSD1306:inst2|PInstr[1]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SSD1306:inst2|PInstr[2]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SSD1306:inst2|PInstr[3]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SSD1306:inst2|PInstr[4]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SSD1306:inst2|PInstr[5]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SSD1306:inst2|PInstr[6]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SSD1306:inst2|PInstr[7]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SSD1306:inst2|PSt                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SSD1306:inst2|SPISt.BusyWaitA                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SSD1306:inst2|SPISt.Done                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLKI  ; Rise       ; SSD1306:inst2|Trig                                                                                       ;
; -0.128 ; 0.102        ; 0.230          ; Low Pulse Width ; CLKI  ; Rise       ; ROM:inst3|altsyncram:altsyncram_component|altsyncram_9mr3:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.078 ; 0.106        ; 0.184          ; Low Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|PDO[1]                                                                                     ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; CLKI  ; Rise       ; SPI:instS|CS                                                                                             ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; CLKI  ; Rise       ; SPI:instS|ClkOv                                                                                          ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; CLKI  ; Rise       ; SPI:instS|DCnt[0]                                                                                        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; CLKI  ; Rise       ; SPI:instS|DCnt[1]                                                                                        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; CLKI  ; Rise       ; SPI:instS|DCnt[2]                                                                                        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; CLKI  ; Rise       ; SPI:instS|DCnt[3]                                                                                        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; CLKI  ; Rise       ; SPI:instS|DCnt[4]                                                                                        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; CLKI  ; Rise       ; SPI:instS|DO                                                                                             ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; CLKI  ; Rise       ; SPI:instS|DataO[0]                                                                                       ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; CLKI  ; Rise       ; SPI:instS|DataO[1]                                                                                       ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; CLKI  ; Rise       ; SPI:instS|DataO[2]                                                                                       ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; CLKI  ; Rise       ; SPI:instS|DataO[3]                                                                                       ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; CLKI  ; Rise       ; SPI:instS|DataO[4]                                                                                       ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; CLKI  ; Rise       ; SPI:instS|DataO[5]                                                                                       ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; CLKI  ; Rise       ; SPI:instS|DataO[6]                                                                                       ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|PDO[6]                                                                                     ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|PDO[7]                                                                                     ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLKI  ; Rise       ; SPI:instS|Bsy                                                                                            ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLKI  ; Rise       ; SPI:instS|DataO[7]                                                                                       ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLKI  ; Rise       ; SPI:instS|Presc[0]                                                                                       ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLKI  ; Rise       ; SPI:instS|State.CSHigh                                                                                   ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLKI  ; Rise       ; SPI:instS|State.CSLow                                                                                    ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLKI  ; Rise       ; SPI:instS|State.DShift                                                                                   ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLKI  ; Rise       ; SPI:instS|TA                                                                                             ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLKI  ; Rise       ; SPI:instS|TAA                                                                                            ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|CD                                                                                         ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[0]                                                                                 ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[1]                                                                                 ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[2]                                                                                 ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[3]                                                                                 ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[4]                                                                                 ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[5]                                                                                 ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[6]                                                                                 ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[7]                                                                                 ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[8]                                                                                 ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|MemAddr[9]                                                                                 ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|PDO[0]                                                                                     ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|PDO[2]                                                                                     ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|PDO[3]                                                                                     ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|PDO[4]                                                                                     ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|PDO[5]                                                                                     ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLKI  ; Rise       ; SSD1306:inst2|PInstr[0]                                                                                  ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RSTI      ; CLKI       ; 0.624 ; 0.959 ; Rise       ; CLKI            ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Hold Times                                                             ;
+-----------+------------+-------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+--------+------------+-----------------+
; RSTI      ; CLKI       ; 0.188 ; -0.122 ; Rise       ; CLKI            ;
+-----------+------------+-------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CD        ; CLKI       ; 3.435 ; 3.521 ; Rise       ; CLKI            ;
; CLKO      ; CLKI       ; 3.480 ; 3.583 ; Rise       ; CLKI            ;
; CS        ; CLKI       ; 3.465 ; 3.370 ; Rise       ; CLKI            ;
; DO        ; CLKI       ; 3.361 ; 3.442 ; Rise       ; CLKI            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CD        ; CLKI       ; 3.326 ; 3.409 ; Rise       ; CLKI            ;
; CLKO      ; CLKI       ; 3.371 ; 3.471 ; Rise       ; CLKI            ;
; CS        ; CLKI       ; 3.357 ; 3.264 ; Rise       ; CLKI            ;
; DO        ; CLKI       ; 3.256 ; 3.335 ; Rise       ; CLKI            ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; RSTI       ; RSTO        ; 2.305 ;    ;    ; 2.682 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; RSTI       ; RSTO        ; 2.248 ;    ;    ; 2.626 ;
+------------+-------------+-------+----+----+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.785   ; 0.109 ; N/A      ; N/A     ; -3.201              ;
;  CLKI            ; -4.785   ; 0.109 ; N/A      ; N/A     ; -3.201              ;
; Design-wide TNS  ; -110.899 ; 0.0   ; 0.0      ; 0.0     ; -86.499             ;
;  CLKI            ; -110.899 ; 0.000 ; N/A      ; N/A     ; -86.499             ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RSTI      ; CLKI       ; 1.519 ; 1.530 ; Rise       ; CLKI            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RSTI      ; CLKI       ; 0.458 ; 0.378 ; Rise       ; CLKI            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CD        ; CLKI       ; 7.395 ; 7.259 ; Rise       ; CLKI            ;
; CLKO      ; CLKI       ; 7.503 ; 7.370 ; Rise       ; CLKI            ;
; CS        ; CLKI       ; 7.115 ; 7.216 ; Rise       ; CLKI            ;
; DO        ; CLKI       ; 7.209 ; 7.083 ; Rise       ; CLKI            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CD        ; CLKI       ; 3.326 ; 3.409 ; Rise       ; CLKI            ;
; CLKO      ; CLKI       ; 3.371 ; 3.471 ; Rise       ; CLKI            ;
; CS        ; CLKI       ; 3.357 ; 3.264 ; Rise       ; CLKI            ;
; DO        ; CLKI       ; 3.256 ; 3.335 ; Rise       ; CLKI            ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; RSTI       ; RSTO        ; 4.671 ;    ;    ; 4.789 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; RSTI       ; RSTO        ; 2.248 ;    ;    ; 2.626 ;
+------------+-------------+-------+----+----+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; CD            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CLKO          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DO            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CS            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RSTO          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; RSTI                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLKI                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; CD            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; CLKO          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; DO            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; CS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; RSTO          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; CD            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; CLKO          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; DO            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; CS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; RSTO          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; CD            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; CLKO          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DO            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; CS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; RSTO          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLKI       ; CLKI     ; 534      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLKI       ; CLKI     ; 534      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 55    ; 55   ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 5     ; 5    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Wed Jul 08 00:26:34 2015
Info: Command: quartus_sta SSD1306_VHDLImplementation -c SSD1306_VHDLImplementation
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SSD1306_VHDLImplementation.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLKI CLKI
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.785
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.785            -110.899 CLKI 
Info (332146): Worst-case hold slack is 0.352
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.352               0.000 CLKI 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201             -86.499 CLKI 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.344
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.344             -98.765 CLKI 
Info (332146): Worst-case hold slack is 0.334
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.334               0.000 CLKI 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201             -86.499 CLKI 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.245
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.245             -17.661 CLKI 
Info (332146): Worst-case hold slack is 0.109
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.109               0.000 CLKI 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -61.615 CLKI 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 482 megabytes
    Info: Processing ended: Wed Jul 08 00:26:36 2015
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


