一、宏定义文件的编写规范
	1.设计文件包含的宏定义文件命名为"Define.v"；
	2.仿真文件包含的宏定义文件命名为"TestDefine.v"；
	3.宏定义的变量名使用驼峰命名原则；
	4.宏定义的值在右侧对齐。

二、模块的信号定义原则
	1.模块的所有外部信号一律定义为wire型；
	2.对于需要进行赋值的信号，在模块内部定义信号对应的寄存器，并将信号与其寄存器相连接；
	3.对于输入信号，使用"always @ <信号名>"语句进行时序逻辑连接；
	4.对于输出信号，使用"assign"语句进行组合逻辑连接。

三、仿真文件的编写规范
	1.只有一个的仿真文件命名为"TestBench"；
	2.若有多个仿真文件，仿真文件命名为"TestBench_<模块名>"；
	3.仿真文件中连接模块输入信号的变量定义为"reg"，连接输出信号的变量定义为"wire"

四、设计文件的编写规范
	1.对于"begin...end"语句，语句内部内容严格缩进1个tab；
	2.对于"if...else"语句，一律使用"begin...end"语句编辑内容，并且每个分支块空隔一行
