Fitter report for system
Tue May 05 14:17:33 2009
Quartus II Version 7.1 Build 156 04/30/2007 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Pin-Out File
  5. Fitter Resource Usage Summary
  6. Input Pins
  7. Output Pins
  8. I/O Bank Usage
  9. All Package Pins
 10. Output Pin Default Load For Reported TCO
 11. Fitter Resource Utilization by Entity
 12. Delay Chain Summary
 13. Pad To Core Delay Chain Fanout
 14. Global & Other Fast Signals
 15. Non-Global High Fan-Out Signals
 16. Interconnect Usage Summary
 17. LAB Logic Elements
 18. LAB Signals Sourced
 19. LAB Signals Sourced Out
 20. LAB Distinct Inputs
 21. Fitter Device Options
 22. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2007 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+------------------------------------+-----------------------------------------+
; Fitter Status                      ; Successful - Tue May 05 14:17:33 2009   ;
; Quartus II Version                 ; 7.1 Build 156 04/30/2007 SJ Web Edition ;
; Revision Name                      ; system                                  ;
; Top-level Entity Name              ; system                                  ;
; Family                             ; Cyclone II                              ;
; Device                             ; EP2C5T144C6                             ;
; Timing Models                      ; Final                                   ;
; Total logic elements               ; 117 / 4,608 ( 3 % )                     ;
;     Total combinational functions  ; 117 / 4,608 ( 3 % )                     ;
;     Dedicated logic registers      ; 0 / 4,608 ( 0 % )                       ;
; Total registers                    ; 0                                       ;
; Total pins                         ; 15 / 89 ( 17 % )                        ;
; Total virtual pins                 ; 0                                       ;
; Total memory bits                  ; 0 / 119,808 ( 0 % )                     ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                          ;
; Total PLLs                         ; 0 / 2 ( 0 % )                           ;
+------------------------------------+-----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                         ;
+-----------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                ; Setting                        ; Default Value                  ;
+-----------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                ; AUTO                           ;                                ;
; Fit Attempts to Skip                                                  ; 0                              ; 0.0                            ;
; Always Enable Input Buffers                                           ; Off                            ; Off                            ;
; Router Timing Optimization Level                                      ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                              ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                                  ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                                           ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                          ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                       ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing                            ; On                             ; On                             ;
; Limit to One Fitting Attempt                                          ; Off                            ; Off                            ;
; Final Placement Optimizations                                         ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                           ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                         ; 1                              ; 1                              ;
; PCI I/O                                                               ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                 ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                             ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                    ; Off                            ; Off                            ;
; Auto Packed Registers -- Stratix II/II GX/III Cyclone II/III Arria GX ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                     ; On                             ; On                             ;
; Auto Merge PLLs                                                       ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                     ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting        ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance    ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                          ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                           ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                             ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                ; Off                            ; Off                            ;
; Fitter Effort                                                         ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                       ; Normal                         ; Normal                         ;
; Auto Global Clock                                                     ; On                             ; On                             ;
; Auto Global Register Control Signals                                  ; On                             ; On                             ;
; Stop After Congestion Map Generation                                  ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                     ; Off                            ; Off                            ;
; Use smart compilation                                                 ; Off                            ; Off                            ;
+-----------------------------------------------------------------------+--------------------------------+--------------------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/School/CMPS 316 (Comp Org)/quartus/system/system.pin.


+-------------------------------------------------------------------+
; Fitter Resource Usage Summary                                     ;
+---------------------------------------------+---------------------+
; Resource                                    ; Usage               ;
+---------------------------------------------+---------------------+
; Total logic elements                        ; 117 / 4,608 ( 3 % ) ;
;     -- Combinational with no register       ; 117                 ;
;     -- Register only                        ; 0                   ;
;     -- Combinational with a register        ; 0                   ;
;                                             ;                     ;
; Logic element usage by number of LUT inputs ;                     ;
;     -- 4 input functions                    ; 78                  ;
;     -- 3 input functions                    ; 38                  ;
;     -- <=2 input functions                  ; 1                   ;
;     -- Register only                        ; 0                   ;
;                                             ;                     ;
; Logic elements by mode                      ;                     ;
;     -- normal mode                          ; 117                 ;
;     -- arithmetic mode                      ; 0                   ;
;                                             ;                     ;
; Total registers*                            ; 0 / 4,851 ( 0 % )   ;
;     -- Dedicated logic registers            ; 0 / 4,608 ( 0 % )   ;
;     -- I/O registers                        ; 0 / 243 ( 0 % )     ;
;                                             ;                     ;
; Total LABs:  partially or completely used   ; 9 / 288 ( 3 % )     ;
; User inserted logic elements                ; 0                   ;
; Virtual pins                                ; 0                   ;
; I/O pins                                    ; 15 / 89 ( 17 % )    ;
;     -- Clock pins                           ; 2 / 4 ( 50 % )      ;
; Global signals                              ; 1                   ;
; M4Ks                                        ; 0 / 26 ( 0 % )      ;
; Total memory bits                           ; 0 / 119,808 ( 0 % ) ;
; Total RAM block bits                        ; 0 / 119,808 ( 0 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )      ;
; PLLs                                        ; 0 / 2 ( 0 % )       ;
; Global clocks                               ; 1 / 8 ( 13 % )      ;
; Average interconnect usage                  ; 0%                  ;
; Peak interconnect usage                     ; 0%                  ;
; Maximum fan-out node                        ; field1              ;
; Maximum fan-out                             ; 38                  ;
; Highest non-global fan-out signal           ; field1              ;
; Highest non-global fan-out                  ; 38                  ;
; Total fan-out                               ; 433                 ;
; Average fan-out                             ; 3.18                ;
+---------------------------------------------+---------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Clock    ; 17    ; 1        ; 0            ; 6            ; 0           ; 30                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; field0   ; 18    ; 1        ; 0            ; 6            ; 1           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; field1   ; 21    ; 1        ; 0            ; 6            ; 2           ; 38                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; field2_0 ; 70    ; 4        ; 26           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; field2_1 ; 25    ; 1        ; 0            ; 5            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; field2_2 ; 58    ; 4        ; 12           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; field2_3 ; 119   ; 2        ; 21           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; opcode0  ; 64    ; 4        ; 21           ; 0            ; 1           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; opcode1  ; 22    ; 1        ; 0            ; 6            ; 3           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; opcode2  ; 81    ; 3        ; 28           ; 5            ; 1           ; 15                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; opcode3  ; 67    ; 4        ; 24           ; 0            ; 0           ; 19                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                              ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Output0 ; 24    ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; Output1 ; 75    ; 3        ; 28           ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; Output2 ; 125   ; 2        ; 14           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; Output3 ; 63    ; 4        ; 19           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 8 / 19 ( 42 % ) ; 3.3V          ; --           ;
; 2        ; 2 / 23 ( 9 % )  ; 3.3V          ; --           ;
; 3        ; 3 / 23 ( 13 % ) ; 3.3V          ; --           ;
; 4        ; 5 / 24 ( 21 % ) ; 3.3V          ; --           ;
+----------+-----------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 8        ; 11         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ; 12         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 10       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 20         ; 1        ; Clock                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 18       ; 21         ; 1        ; field0                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 19       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 23         ; 1        ; field1                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 22       ; 24         ; 1        ; opcode1                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 23       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 25         ; 1        ; Output0                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 25       ; 26         ; 1        ; field2_1                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 26       ; 27         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 27       ; 28         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 28       ; 32         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 40         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 41         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 32       ; 42         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 43         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 41       ; 44         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 42       ; 45         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 43       ; 46         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 44       ; 47         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 45       ; 48         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 49         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 48       ; 50         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 52         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 52       ; 53         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 53       ; 57         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 58         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 56       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 59         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 58       ; 60         ; 4        ; field2_2                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 59       ; 63         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 64         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 72         ; 4        ; Output3                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 64       ; 75         ; 4        ; opcode0                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 65       ; 76         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 79         ; 4        ; opcode3                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 68       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 80         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 81         ; 4        ; field2_0                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 71       ; 82         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 83         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 84         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 85         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 75       ; 86         ; 3        ; Output1                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 76       ; 87         ; 3        ; ~LVDS41p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 95         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 80       ; 97         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 81       ; 98         ; 3        ; opcode2                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 82       ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 103        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 87       ; 104        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 88       ; 105        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 106        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 107        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 108        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 109        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 93       ; 110        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 94       ; 111        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ; 112        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 97       ; 113        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 98       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 119        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 100      ; 120        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 101      ; 121        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 125        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 126        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 105      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 127        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 128        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 129        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ; 130        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 134        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 135        ; 2        ; field2_3                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 120      ; 137        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 121      ; 138        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 122      ; 139        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 123      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 144        ; 2        ; Output2                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 126      ; 145        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 148        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 130      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 153        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 133      ; 154        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 134      ; 155        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 135      ; 162        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 136      ; 163        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 137      ; 164        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 165        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 166        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 167        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 168        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 169        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                      ;
+-------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node    ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                         ; Library Name ;
+-------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------+--------------+
; |system                       ; 117 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 15   ; 0            ; 117 (0)      ; 0 (0)             ; 0 (0)            ; |system                                                                     ; work         ;
;    |ALU:inst|                 ; 39 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (0)       ; 0 (0)             ; 0 (0)            ; |system|ALU:inst                                                            ; work         ;
;       |74283:inst17|          ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |system|ALU:inst|74283:inst17                                               ; work         ;
;          |f74283:sub|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |system|ALU:inst|74283:inst17|f74283:sub                                    ; work         ;
;       |MUX41:In1|             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|ALU:inst|MUX41:In1                                                  ; work         ;
;       |MUX41:In2|             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |system|ALU:inst|MUX41:In2                                                  ; work         ;
;       |assign2_3:ALU-In_1|    ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |system|ALU:inst|assign2_3:ALU-In_1                                         ; work         ;
;          |assign2_2:inst1|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst1                         ; work         ;
;             |assign2_1:inst1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst1|assign2_1:inst1         ; work         ;
;             |assign2_1:inst|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst1|assign2_1:inst          ; work         ;
;          |assign2_2:inst2|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst2                         ; work         ;
;             |assign2_1:inst1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst2|assign2_1:inst1         ; work         ;
;             |assign2_1:inst|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst2|assign2_1:inst          ; work         ;
;          |assign2_2:inst3|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst3                         ; work         ;
;             |assign2_1:inst1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst3|assign2_1:inst1         ; work         ;
;             |assign2_1:inst|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst3|assign2_1:inst          ; work         ;
;          |assign2_2:inst|     ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst                          ; work         ;
;             |assign2_1:inst1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst|assign2_1:inst1          ; work         ;
;             |assign2_1:inst|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst|assign2_1:inst           ; work         ;
;       |assign2_3:ALU-In_2|    ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |system|ALU:inst|assign2_3:ALU-In_2                                         ; work         ;
;          |assign2_2:inst1|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst1                         ; work         ;
;             |assign2_1:inst1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst1|assign2_1:inst1         ; work         ;
;             |assign2_1:inst|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst1|assign2_1:inst          ; work         ;
;          |assign2_2:inst2|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst2                         ; work         ;
;             |assign2_1:inst1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst2|assign2_1:inst1         ; work         ;
;             |assign2_1:inst|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst2|assign2_1:inst          ; work         ;
;          |assign2_2:inst3|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst3                         ; work         ;
;             |assign2_1:inst1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst3|assign2_1:inst1         ; work         ;
;             |assign2_1:inst|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst3|assign2_1:inst          ; work         ;
;          |assign2_2:inst|     ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst                          ; work         ;
;             |assign2_1:inst1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst|assign2_1:inst1          ; work         ;
;             |assign2_1:inst|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst|assign2_1:inst           ; work         ;
;       |assign2_3:ALU-Out|     ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |system|ALU:inst|assign2_3:ALU-Out                                          ; work         ;
;          |assign2_2:inst1|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst1                          ; work         ;
;             |assign2_1:inst1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst1|assign2_1:inst1          ; work         ;
;             |assign2_1:inst|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst1|assign2_1:inst           ; work         ;
;          |assign2_2:inst2|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst2                          ; work         ;
;             |assign2_1:inst1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst2|assign2_1:inst1          ; work         ;
;             |assign2_1:inst|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst2|assign2_1:inst           ; work         ;
;          |assign2_2:inst3|    ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst3                          ; work         ;
;             |assign2_1:inst1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst3|assign2_1:inst1          ; work         ;
;             |assign2_1:inst|  ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst3|assign2_1:inst           ; work         ;
;          |assign2_2:inst|     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst                           ; work         ;
;             |assign2_1:inst1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst|assign2_1:inst1           ; work         ;
;             |assign2_1:inst|  ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst|assign2_1:inst            ; work         ;
;    |assign2_3:01|             ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |system|assign2_3:01                                                        ; work         ;
;       |assign2_2:inst1|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |system|assign2_3:01|assign2_2:inst1                                        ; work         ;
;          |assign2_1:inst1|    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|assign2_3:01|assign2_2:inst1|assign2_1:inst1                        ; work         ;
;          |assign2_1:inst|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|assign2_3:01|assign2_2:inst1|assign2_1:inst                         ; work         ;
;       |assign2_2:inst2|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |system|assign2_3:01|assign2_2:inst2                                        ; work         ;
;          |assign2_1:inst1|    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|assign2_3:01|assign2_2:inst2|assign2_1:inst1                        ; work         ;
;          |assign2_1:inst|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|assign2_3:01|assign2_2:inst2|assign2_1:inst                         ; work         ;
;       |assign2_2:inst3|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |system|assign2_3:01|assign2_2:inst3                                        ; work         ;
;          |assign2_1:inst1|    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|assign2_3:01|assign2_2:inst3|assign2_1:inst1                        ; work         ;
;          |assign2_1:inst|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|assign2_3:01|assign2_2:inst3|assign2_1:inst                         ; work         ;
;       |assign2_2:inst|        ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |system|assign2_3:01|assign2_2:inst                                         ; work         ;
;          |assign2_1:inst1|    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|assign2_3:01|assign2_2:inst|assign2_1:inst1                         ; work         ;
;          |assign2_1:inst|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|assign2_3:01|assign2_2:inst|assign2_1:inst                          ; work         ;
;    |assign2_3:10|             ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |system|assign2_3:10                                                        ; work         ;
;       |assign2_2:inst1|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |system|assign2_3:10|assign2_2:inst1                                        ; work         ;
;          |assign2_1:inst1|    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|assign2_3:10|assign2_2:inst1|assign2_1:inst1                        ; work         ;
;          |assign2_1:inst|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|assign2_3:10|assign2_2:inst1|assign2_1:inst                         ; work         ;
;       |assign2_2:inst2|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |system|assign2_3:10|assign2_2:inst2                                        ; work         ;
;          |assign2_1:inst1|    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|assign2_3:10|assign2_2:inst2|assign2_1:inst1                        ; work         ;
;          |assign2_1:inst|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|assign2_3:10|assign2_2:inst2|assign2_1:inst                         ; work         ;
;       |assign2_2:inst3|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |system|assign2_3:10|assign2_2:inst3                                        ; work         ;
;          |assign2_1:inst1|    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|assign2_3:10|assign2_2:inst3|assign2_1:inst1                        ; work         ;
;          |assign2_1:inst|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|assign2_3:10|assign2_2:inst3|assign2_1:inst                         ; work         ;
;       |assign2_2:inst|        ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |system|assign2_3:10|assign2_2:inst                                         ; work         ;
;          |assign2_1:inst1|    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|assign2_3:10|assign2_2:inst|assign2_1:inst1                         ; work         ;
;          |assign2_1:inst|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|assign2_3:10|assign2_2:inst|assign2_1:inst                          ; work         ;
;    |assign2_3:11|             ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |system|assign2_3:11                                                        ; work         ;
;       |assign2_2:inst1|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |system|assign2_3:11|assign2_2:inst1                                        ; work         ;
;          |assign2_1:inst1|    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|assign2_3:11|assign2_2:inst1|assign2_1:inst1                        ; work         ;
;          |assign2_1:inst|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|assign2_3:11|assign2_2:inst1|assign2_1:inst                         ; work         ;
;       |assign2_2:inst2|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |system|assign2_3:11|assign2_2:inst2                                        ; work         ;
;          |assign2_1:inst1|    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|assign2_3:11|assign2_2:inst2|assign2_1:inst1                        ; work         ;
;          |assign2_1:inst|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|assign2_3:11|assign2_2:inst2|assign2_1:inst                         ; work         ;
;       |assign2_2:inst3|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |system|assign2_3:11|assign2_2:inst3                                        ; work         ;
;          |assign2_1:inst1|    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|assign2_3:11|assign2_2:inst3|assign2_1:inst1                        ; work         ;
;          |assign2_1:inst|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|assign2_3:11|assign2_2:inst3|assign2_1:inst                         ; work         ;
;       |assign2_2:inst|        ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |system|assign2_3:11|assign2_2:inst                                         ; work         ;
;          |assign2_1:inst1|    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|assign2_3:11|assign2_2:inst|assign2_1:inst1                         ; work         ;
;          |assign2_1:inst|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|assign2_3:11|assign2_2:inst|assign2_1:inst                          ; work         ;
;    |assign2_3:inst2|          ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |system|assign2_3:inst2                                                     ; work         ;
;       |assign2_2:inst1|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |system|assign2_3:inst2|assign2_2:inst1                                     ; work         ;
;          |assign2_1:inst1|    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|assign2_3:inst2|assign2_2:inst1|assign2_1:inst1                     ; work         ;
;          |assign2_1:inst|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|assign2_3:inst2|assign2_2:inst1|assign2_1:inst                      ; work         ;
;       |assign2_2:inst2|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |system|assign2_3:inst2|assign2_2:inst2                                     ; work         ;
;          |assign2_1:inst1|    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|assign2_3:inst2|assign2_2:inst2|assign2_1:inst1                     ; work         ;
;          |assign2_1:inst|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|assign2_3:inst2|assign2_2:inst2|assign2_1:inst                      ; work         ;
;       |assign2_2:inst3|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |system|assign2_3:inst2|assign2_2:inst3                                     ; work         ;
;          |assign2_1:inst1|    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|assign2_3:inst2|assign2_2:inst3|assign2_1:inst1                     ; work         ;
;          |assign2_1:inst|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|assign2_3:inst2|assign2_2:inst3|assign2_1:inst                      ; work         ;
;       |assign2_2:inst|        ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |system|assign2_3:inst2|assign2_2:inst                                      ; work         ;
;          |assign2_1:inst1|    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|assign2_3:inst2|assign2_2:inst|assign2_1:inst1                      ; work         ;
;          |assign2_1:inst|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|assign2_3:inst2|assign2_2:inst|assign2_1:inst                       ; work         ;
;    |readin_reg:inst1|         ; 46 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (1)       ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1                                                    ; work         ;
;       |MUX41:MUX_Q0|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|MUX41:MUX_Q0                                       ; work         ;
;       |MUX41:MUX_Q1|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|MUX41:MUX_Q1                                       ; work         ;
;       |MUX41:MUX_Q2|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|MUX41:MUX_Q2                                       ; work         ;
;       |MUX41:MUX_Q3|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|MUX41:MUX_Q3                                       ; work         ;
;       |assign2_3:P_Reg_00|    ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|assign2_3:P_Reg_00                                 ; work         ;
;          |assign2_2:inst1|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst1                 ; work         ;
;             |assign2_1:inst1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst1|assign2_1:inst1 ; work         ;
;             |assign2_1:inst|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst1|assign2_1:inst  ; work         ;
;          |assign2_2:inst2|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst2                 ; work         ;
;             |assign2_1:inst1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst2|assign2_1:inst1 ; work         ;
;             |assign2_1:inst|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst2|assign2_1:inst  ; work         ;
;          |assign2_2:inst3|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst3                 ; work         ;
;             |assign2_1:inst1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst3|assign2_1:inst1 ; work         ;
;             |assign2_1:inst|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst3|assign2_1:inst  ; work         ;
;          |assign2_2:inst|     ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst                  ; work         ;
;             |assign2_1:inst1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst|assign2_1:inst1  ; work         ;
;             |assign2_1:inst|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst|assign2_1:inst   ; work         ;
;       |assign2_3:P_Reg_01|    ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|assign2_3:P_Reg_01                                 ; work         ;
;          |assign2_2:inst1|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst1                 ; work         ;
;             |assign2_1:inst1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst1|assign2_1:inst1 ; work         ;
;             |assign2_1:inst|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst1|assign2_1:inst  ; work         ;
;          |assign2_2:inst2|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst2                 ; work         ;
;             |assign2_1:inst1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst2|assign2_1:inst1 ; work         ;
;             |assign2_1:inst|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst2|assign2_1:inst  ; work         ;
;          |assign2_2:inst3|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst3                 ; work         ;
;             |assign2_1:inst1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst3|assign2_1:inst1 ; work         ;
;             |assign2_1:inst|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst3|assign2_1:inst  ; work         ;
;          |assign2_2:inst|     ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst                  ; work         ;
;             |assign2_1:inst1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst|assign2_1:inst1  ; work         ;
;             |assign2_1:inst|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst|assign2_1:inst   ; work         ;
;       |assign2_3:P_Reg_10|    ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|assign2_3:P_Reg_10                                 ; work         ;
;          |assign2_2:inst1|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst1                 ; work         ;
;             |assign2_1:inst1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst1|assign2_1:inst1 ; work         ;
;             |assign2_1:inst|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst1|assign2_1:inst  ; work         ;
;          |assign2_2:inst2|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst2                 ; work         ;
;             |assign2_1:inst1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst2|assign2_1:inst1 ; work         ;
;             |assign2_1:inst|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst2|assign2_1:inst  ; work         ;
;          |assign2_2:inst3|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst3                 ; work         ;
;             |assign2_1:inst1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst3|assign2_1:inst1 ; work         ;
;             |assign2_1:inst|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst3|assign2_1:inst  ; work         ;
;          |assign2_2:inst|     ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst                  ; work         ;
;             |assign2_1:inst1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst|assign2_1:inst1  ; work         ;
;             |assign2_1:inst|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst|assign2_1:inst   ; work         ;
;       |assign2_3:P_Reg_11|    ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|assign2_3:P_Reg_11                                 ; work         ;
;          |assign2_2:inst1|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst1                 ; work         ;
;             |assign2_1:inst1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst1|assign2_1:inst1 ; work         ;
;             |assign2_1:inst|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst1|assign2_1:inst  ; work         ;
;          |assign2_2:inst2|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst2                 ; work         ;
;             |assign2_1:inst1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst2|assign2_1:inst1 ; work         ;
;             |assign2_1:inst|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst2|assign2_1:inst  ; work         ;
;          |assign2_2:inst3|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst3                 ; work         ;
;             |assign2_1:inst1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst3|assign2_1:inst1 ; work         ;
;             |assign2_1:inst|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst3|assign2_1:inst  ; work         ;
;          |assign2_2:inst|     ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst                  ; work         ;
;             |assign2_1:inst1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst|assign2_1:inst1  ; work         ;
;             |assign2_1:inst|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst|assign2_1:inst   ; work         ;
;       |dec24:inst8|           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |system|readin_reg:inst1|dec24:inst8                                        ; work         ;
+-------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------+
; Delay Chain Summary                                                               ;
+----------+----------+---------------+---------------+-----------------------+-----+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------+----------+---------------+---------------+-----------------------+-----+
; Output0  ; Output   ; --            ; --            ; --                    ; --  ;
; Output1  ; Output   ; --            ; --            ; --                    ; --  ;
; Output2  ; Output   ; --            ; --            ; --                    ; --  ;
; Output3  ; Output   ; --            ; --            ; --                    ; --  ;
; Clock    ; Input    ; 0             ; 0             ; --                    ; --  ;
; opcode0  ; Input    ; 6             ; 6             ; --                    ; --  ;
; field0   ; Input    ; 0             ; 0             ; --                    ; --  ;
; field1   ; Input    ; 0             ; 0             ; --                    ; --  ;
; opcode1  ; Input    ; 0             ; 0             ; --                    ; --  ;
; field2_0 ; Input    ; 6             ; 6             ; --                    ; --  ;
; field2_1 ; Input    ; 6             ; 6             ; --                    ; --  ;
; field2_2 ; Input    ; 6             ; 6             ; --                    ; --  ;
; field2_3 ; Input    ; 6             ; 6             ; --                    ; --  ;
; opcode2  ; Input    ; 6             ; 6             ; --                    ; --  ;
; opcode3  ; Input    ; 6             ; 6             ; --                    ; --  ;
+----------+----------+---------------+---------------+-----------------------+-----+


+------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                   ;
+------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------+-------------------+---------+
; Clock                                                                              ;                   ;         ;
; opcode0                                                                            ;                   ;         ;
;      - assign2_3:11|assign2_2:inst|assign2_1:inst1|inst5~75                        ; 0                 ; 6       ;
;      - assign2_3:11|assign2_2:inst1|assign2_1:inst1|inst5~68                       ; 0                 ; 6       ;
;      - assign2_3:11|assign2_2:inst2|assign2_1:inst1|inst5~68                       ; 0                 ; 6       ;
;      - assign2_3:11|assign2_2:inst3|assign2_1:inst1|inst5~68                       ; 0                 ; 6       ;
;      - assign2_3:11|assign2_2:inst|assign2_1:inst|inst5~28                         ; 0                 ; 6       ;
;      - assign2_3:11|assign2_2:inst1|assign2_1:inst|inst5~28                        ; 0                 ; 6       ;
;      - assign2_3:11|assign2_2:inst2|assign2_1:inst|inst5~28                        ; 0                 ; 6       ;
;      - assign2_3:11|assign2_2:inst3|assign2_1:inst|inst5~28                        ; 0                 ; 6       ;
;      - readin_reg:inst1|dec24:inst8|inst2~48                                       ; 0                 ; 6       ;
;      - readin_reg:inst1|inst6~9                                                    ; 0                 ; 6       ;
; field0                                                                             ;                   ;         ;
; field1                                                                             ;                   ;         ;
; opcode1                                                                            ;                   ;         ;
; field2_0                                                                           ;                   ;         ;
;      - readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst|assign2_1:inst|inst5~56  ; 0                 ; 6       ;
; field2_1                                                                           ;                   ;         ;
;      - readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst1|assign2_1:inst|inst5~56 ; 0                 ; 6       ;
; field2_2                                                                           ;                   ;         ;
;      - readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst2|assign2_1:inst|inst5~56 ; 0                 ; 6       ;
; field2_3                                                                           ;                   ;         ;
;      - readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst3|assign2_1:inst|inst5~56 ; 1                 ; 6       ;
; opcode2                                                                            ;                   ;         ;
;      - ALU:inst|assign2_3:ALU-Out|assign2_2:inst|assign2_1:inst|inst5~325          ; 1                 ; 6       ;
;      - ALU:inst|assign2_3:ALU-Out|assign2_2:inst|assign2_1:inst|inst5~326          ; 1                 ; 6       ;
;      - ALU:inst|assign2_3:ALU-Out|assign2_2:inst1|assign2_1:inst|inst5~608         ; 1                 ; 6       ;
;      - ALU:inst|assign2_3:ALU-Out|assign2_2:inst2|assign2_1:inst|inst5~337         ; 1                 ; 6       ;
;      - ALU:inst|MUX41:In2|6~183                                                    ; 1                 ; 6       ;
;      - ALU:inst|assign2_3:ALU-Out|assign2_2:inst3|assign2_1:inst|inst5~1362        ; 1                 ; 6       ;
;      - ALU:inst|assign2_3:ALU-Out|assign2_2:inst3|assign2_1:inst|inst5~1363        ; 1                 ; 6       ;
;      - assign2_3:01|assign2_2:inst3|assign2_1:inst1|inst5~78                       ; 1                 ; 6       ;
;      - assign2_3:01|assign2_2:inst2|assign2_1:inst1|inst5~70                       ; 1                 ; 6       ;
;      - assign2_3:01|assign2_2:inst1|assign2_1:inst1|inst5~70                       ; 1                 ; 6       ;
;      - assign2_3:01|assign2_2:inst|assign2_1:inst1|inst5~71                        ; 1                 ; 6       ;
;      - assign2_3:01|assign2_2:inst3|assign2_1:inst|inst5~28                        ; 1                 ; 6       ;
;      - assign2_3:01|assign2_2:inst2|assign2_1:inst|inst5~28                        ; 1                 ; 6       ;
;      - assign2_3:01|assign2_2:inst1|assign2_1:inst|inst5~28                        ; 1                 ; 6       ;
;      - assign2_3:01|assign2_2:inst|assign2_1:inst|inst5~28                         ; 1                 ; 6       ;
; opcode3                                                                            ;                   ;         ;
;      - ALU:inst|assign2_3:ALU-Out|assign2_2:inst|assign2_1:inst|inst5~325          ; 1                 ; 6       ;
;      - ALU:inst|assign2_3:ALU-Out|assign2_2:inst|assign2_1:inst|inst5~326          ; 1                 ; 6       ;
;      - ALU:inst|74283:inst17|f74283:sub|78~75                                      ; 1                 ; 6       ;
;      - ALU:inst|MUX41:In1|6~182                                                    ; 1                 ; 6       ;
;      - ALU:inst|74283:inst17|f74283:sub|104~43                                     ; 1                 ; 6       ;
;      - ALU:inst|MUX41:In2|6~182                                                    ; 1                 ; 6       ;
;      - ALU:inst|assign2_3:ALU-Out|assign2_2:inst3|assign2_1:inst|inst5~1361        ; 1                 ; 6       ;
;      - ALU:inst|assign2_3:ALU-In_2|assign2_2:inst|assign2_1:inst|inst5~55          ; 1                 ; 6       ;
;      - ALU:inst|assign2_3:ALU-In_2|assign2_2:inst1|assign2_1:inst|inst5~55         ; 1                 ; 6       ;
;      - ALU:inst|assign2_3:ALU-In_2|assign2_2:inst2|assign2_1:inst|inst5~55         ; 1                 ; 6       ;
;      - ALU:inst|assign2_3:ALU-In_2|assign2_2:inst3|assign2_1:inst|inst5~55         ; 1                 ; 6       ;
;      - assign2_3:10|assign2_2:inst3|assign2_1:inst1|inst5~75                       ; 1                 ; 6       ;
;      - assign2_3:10|assign2_2:inst2|assign2_1:inst1|inst5~68                       ; 1                 ; 6       ;
;      - assign2_3:10|assign2_2:inst1|assign2_1:inst1|inst5~68                       ; 1                 ; 6       ;
;      - assign2_3:10|assign2_2:inst|assign2_1:inst1|inst5~68                        ; 1                 ; 6       ;
;      - assign2_3:10|assign2_2:inst3|assign2_1:inst|inst5~28                        ; 1                 ; 6       ;
;      - assign2_3:10|assign2_2:inst2|assign2_1:inst|inst5~28                        ; 1                 ; 6       ;
;      - assign2_3:10|assign2_2:inst1|assign2_1:inst|inst5~28                        ; 1                 ; 6       ;
;      - assign2_3:10|assign2_2:inst|assign2_1:inst|inst5~28                         ; 1                 ; 6       ;
+------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                      ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Clock ; PIN_17   ; 31      ; Global Clock         ; GCLK2            ; --                        ;
+-------+----------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                       ;
+-----------------------------------------------------------------------------+---------+
; Name                                                                        ; Fan-Out ;
+-----------------------------------------------------------------------------+---------+
; field1                                                                      ; 38      ;
; Clock                                                                       ; 29      ;
; opcode3                                                                     ; 19      ;
; readin_reg:inst1|inst6~9                                                    ; 16      ;
; readin_reg:inst1|dec24:inst8|inst2~48                                       ; 16      ;
; opcode2                                                                     ; 15      ;
; opcode0                                                                     ; 10      ;
; field0                                                                      ; 8       ;
; ALU:inst|assign2_3:ALU-In_2|assign2_2:inst|assign2_1:inst1|inst5~27         ; 5       ;
; opcode1                                                                     ; 4       ;
; ALU:inst|assign2_3:ALU-In_1|assign2_2:inst2|assign2_1:inst1|inst5~31        ; 4       ;
; ALU:inst|assign2_3:ALU-In_2|assign2_2:inst2|assign2_1:inst1|inst5~31        ; 4       ;
; ALU:inst|assign2_3:ALU-In_2|assign2_2:inst1|assign2_1:inst1|inst5~33        ; 4       ;
; ALU:inst|assign2_3:ALU-In_1|assign2_2:inst1|assign2_1:inst1|inst5~29        ; 4       ;
; ALU:inst|assign2_3:ALU-In_1|assign2_2:inst|assign2_1:inst1|inst5~32         ; 4       ;
; readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst3|assign2_1:inst|inst5~56 ; 4       ;
; readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst2|assign2_1:inst|inst5~56 ; 4       ;
; readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst1|assign2_1:inst|inst5~56 ; 4       ;
; readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst|assign2_1:inst|inst5~56  ; 4       ;
; assign2_3:01|assign2_2:inst|assign2_1:inst1|inst5~71                        ; 3       ;
; ALU:inst|assign2_3:ALU-In_1|assign2_2:inst3|assign2_1:inst1|inst5~25        ; 3       ;
; assign2_3:01|assign2_2:inst1|assign2_1:inst1|inst5~70                       ; 3       ;
; assign2_3:01|assign2_2:inst2|assign2_1:inst1|inst5~70                       ; 3       ;
; assign2_3:01|assign2_2:inst3|assign2_1:inst1|inst5~78                       ; 3       ;
; readin_reg:inst1|MUX41:MUX_Q3|6~7                                           ; 3       ;
; readin_reg:inst1|MUX41:MUX_Q2|6~7                                           ; 3       ;
; readin_reg:inst1|MUX41:MUX_Q1|6~8                                           ; 3       ;
; readin_reg:inst1|MUX41:MUX_Q0|6~8                                           ; 3       ;
; assign2_3:10|assign2_2:inst|assign2_1:inst|inst5~28                         ; 2       ;
; assign2_3:10|assign2_2:inst1|assign2_1:inst|inst5~28                        ; 2       ;
; assign2_3:10|assign2_2:inst2|assign2_1:inst|inst5~28                        ; 2       ;
; assign2_3:10|assign2_2:inst3|assign2_1:inst|inst5~28                        ; 2       ;
; assign2_3:10|assign2_2:inst|assign2_1:inst1|inst5~68                        ; 2       ;
; assign2_3:10|assign2_2:inst1|assign2_1:inst1|inst5~68                       ; 2       ;
; assign2_3:10|assign2_2:inst2|assign2_1:inst1|inst5~68                       ; 2       ;
; assign2_3:10|assign2_2:inst3|assign2_1:inst1|inst5~75                       ; 2       ;
; ALU:inst|assign2_3:ALU-In_2|assign2_2:inst3|assign2_1:inst|inst5~55         ; 2       ;
; assign2_3:01|assign2_2:inst|assign2_1:inst|inst5~28                         ; 2       ;
; ALU:inst|assign2_3:ALU-In_1|assign2_2:inst3|assign2_1:inst|inst5~8          ; 2       ;
; assign2_3:01|assign2_2:inst1|assign2_1:inst|inst5~28                        ; 2       ;
; ALU:inst|assign2_3:ALU-In_1|assign2_2:inst2|assign2_1:inst|inst5~8          ; 2       ;
; ALU:inst|assign2_3:ALU-In_2|assign2_2:inst2|assign2_1:inst|inst5~55         ; 2       ;
; assign2_3:01|assign2_2:inst2|assign2_1:inst|inst5~28                        ; 2       ;
; ALU:inst|assign2_3:ALU-In_2|assign2_2:inst1|assign2_1:inst|inst5~55         ; 2       ;
; ALU:inst|assign2_3:ALU-In_1|assign2_2:inst1|assign2_1:inst|inst5~8          ; 2       ;
; ALU:inst|assign2_3:ALU-In_2|assign2_2:inst|assign2_1:inst|inst5~55          ; 2       ;
; ALU:inst|assign2_3:ALU-In_1|assign2_2:inst|assign2_1:inst|inst5~8           ; 2       ;
; assign2_3:01|assign2_2:inst3|assign2_1:inst|inst5~28                        ; 2       ;
; ALU:inst|assign2_3:ALU-In_2|assign2_2:inst3|assign2_1:inst1|inst5~22        ; 2       ;
; ALU:inst|assign2_3:ALU-Out|assign2_2:inst3|assign2_1:inst|inst5~1364        ; 2       ;
+-----------------------------------------------------------------------------+---------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 128 / 15,666 ( < 1 % ) ;
; C16 interconnects          ; 3 / 812 ( < 1 % )      ;
; C4 interconnects           ; 52 / 11,424 ( < 1 % )  ;
; Direct links               ; 26 / 15,666 ( < 1 % )  ;
; Global clocks              ; 1 / 8 ( 13 % )         ;
; Local interconnects        ; 100 / 4,608 ( 2 % )    ;
; R24 interconnects          ; 7 / 652 ( 1 % )        ;
; R4 interconnects           ; 61 / 13,328 ( < 1 % )  ;
+----------------------------+------------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+---------------------------------------------+-----------------------------+
; Number of Logic Elements  (Average = 13.00) ; Number of LABs  (Total = 9) ;
+---------------------------------------------+-----------------------------+
; 1                                           ; 1                           ;
; 2                                           ; 0                           ;
; 3                                           ; 0                           ;
; 4                                           ; 1                           ;
; 5                                           ; 0                           ;
; 6                                           ; 0                           ;
; 7                                           ; 0                           ;
; 8                                           ; 0                           ;
; 9                                           ; 0                           ;
; 10                                          ; 0                           ;
; 11                                          ; 0                           ;
; 12                                          ; 0                           ;
; 13                                          ; 0                           ;
; 14                                          ; 0                           ;
; 15                                          ; 0                           ;
; 16                                          ; 7                           ;
+---------------------------------------------+-----------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+----------------------------------------------+-----------------------------+
; Number of Signals Sourced  (Average = 13.00) ; Number of LABs  (Total = 9) ;
+----------------------------------------------+-----------------------------+
; 0                                            ; 0                           ;
; 1                                            ; 1                           ;
; 2                                            ; 0                           ;
; 3                                            ; 0                           ;
; 4                                            ; 1                           ;
; 5                                            ; 0                           ;
; 6                                            ; 0                           ;
; 7                                            ; 0                           ;
; 8                                            ; 0                           ;
; 9                                            ; 0                           ;
; 10                                           ; 0                           ;
; 11                                           ; 0                           ;
; 12                                           ; 0                           ;
; 13                                           ; 0                           ;
; 14                                           ; 0                           ;
; 15                                           ; 0                           ;
; 16                                           ; 7                           ;
+----------------------------------------------+-----------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                       ;
+-------------------------------------------------+-----------------------------+
; Number of Signals Sourced Out  (Average = 4.00) ; Number of LABs  (Total = 9) ;
+-------------------------------------------------+-----------------------------+
; 0                                               ; 0                           ;
; 1                                               ; 1                           ;
; 2                                               ; 1                           ;
; 3                                               ; 3                           ;
; 4                                               ; 0                           ;
; 5                                               ; 2                           ;
; 6                                               ; 0                           ;
; 7                                               ; 2                           ;
+-------------------------------------------------+-----------------------------+


+---------------------------------------------------------------------------+
; LAB Distinct Inputs                                                       ;
+---------------------------------------------+-----------------------------+
; Number of Distinct Inputs  (Average = 9.56) ; Number of LABs  (Total = 9) ;
+---------------------------------------------+-----------------------------+
; 0                                           ; 0                           ;
; 1                                           ; 0                           ;
; 2                                           ; 1                           ;
; 3                                           ; 0                           ;
; 4                                           ; 0                           ;
; 5                                           ; 0                           ;
; 6                                           ; 1                           ;
; 7                                           ; 0                           ;
; 8                                           ; 1                           ;
; 9                                           ; 1                           ;
; 10                                          ; 1                           ;
; 11                                          ; 1                           ;
; 12                                          ; 0                           ;
; 13                                          ; 2                           ;
; 14                                          ; 1                           ;
+---------------------------------------------+-----------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 7.1 Build 156 04/30/2007 SJ Web Edition
    Info: Processing started: Tue May 05 14:17:26 2009
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off system -c system
Info: Automatically selected device EP2C5T144C6 for design system
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- quality metrics such as performance and power consumption may be sacrificed to reduce compilation time.
Info: The Fitter has identified 1 logical partitions of which 0 have a previous placement to use
    Info: Previous placement does not exist for 132 of 132 atoms in partition Top
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C8T144C6 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location 1
    Info: Pin ~nCSO~ is reserved at location 2
    Info: Pin ~LVDS41p/nCEO~ is reserved at location 76
Warning: No exact pin location assignment(s) for 15 pins of 15 total pins
    Info: Pin Output0 not assigned to an exact location on the device
    Info: Pin Output1 not assigned to an exact location on the device
    Info: Pin Output2 not assigned to an exact location on the device
    Info: Pin Output3 not assigned to an exact location on the device
    Info: Pin Clock not assigned to an exact location on the device
    Info: Pin opcode0 not assigned to an exact location on the device
    Info: Pin field0 not assigned to an exact location on the device
    Info: Pin field1 not assigned to an exact location on the device
    Info: Pin opcode1 not assigned to an exact location on the device
    Info: Pin field2_0 not assigned to an exact location on the device
    Info: Pin field2_1 not assigned to an exact location on the device
    Info: Pin field2_2 not assigned to an exact location on the device
    Info: Pin field2_3 not assigned to an exact location on the device
    Info: Pin opcode2 not assigned to an exact location on the device
    Info: Pin opcode3 not assigned to an exact location on the device
Info: Automatically promoted node Clock (placed in PIN 17 (CLK0, LVDSCLK0p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node assign2_3:11|assign2_2:inst|assign2_1:inst1|inst5~75
        Info: Destination node assign2_3:11|assign2_2:inst1|assign2_1:inst1|inst5~68
        Info: Destination node assign2_3:11|assign2_2:inst2|assign2_1:inst1|inst5~68
        Info: Destination node assign2_3:11|assign2_2:inst3|assign2_1:inst1|inst5~68
        Info: Destination node assign2_3:11|assign2_2:inst|assign2_1:inst|inst5~28
        Info: Destination node assign2_3:11|assign2_2:inst1|assign2_1:inst|inst5~28
        Info: Destination node assign2_3:11|assign2_2:inst2|assign2_1:inst|inst5~28
        Info: Destination node assign2_3:11|assign2_2:inst3|assign2_1:inst|inst5~28
        Info: Destination node readin_reg:inst1|dec24:inst8|inst2~48
        Info: Destination node readin_reg:inst1|inst6~9
        Info: Non-global destination nodes limited to 10 nodes
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info: Finished register packing: elapsed time is 00:00:00
    Extra Info: No registers were packed into other blocks
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 14 (unused VREF, 3.30 VCCIO, 10 input, 4 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has unused VCCIO pins. 3 total pin(s) used --  16 pins available
        Info: I/O bank number 2 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  23 pins available
        Info: I/O bank number 3 does not use VREF pins and has unused VCCIO pins. 1 total pin(s) used --  22 pins available
        Info: I/O bank number 4 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  24 pins available
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:00
Info: Estimated most critical path is register to register delay of 9.079 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X21_Y5; Fanout = 1; REG Node = 'assign2_3:inst2|assign2_2:inst3|assign2_1:inst1|inst5~20'
    Info: 2: + IC(0.127 ns) + CELL(0.438 ns) = 0.565 ns; Loc. = LAB_X21_Y5; Fanout = 8; COMB Node = 'readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst3|assign2_1:inst|inst5~56'
    Info: 3: + IC(0.000 ns) + CELL(1.220 ns) = 1.785 ns; Loc. = LAB_X21_Y5; Fanout = 3; COMB LOOP Node = 'readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst3|assign2_1:inst|inst5~57'
        Info: Loc. = LAB_X21_Y5; Node "readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst3|assign2_1:inst|inst5~57"
    Info: 4: + IC(0.000 ns) + CELL(1.238 ns) = 3.023 ns; Loc. = LAB_X21_Y5; Fanout = 2; COMB LOOP Node = 'readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst3|assign2_1:inst1|inst5~78'
        Info: Loc. = LAB_X21_Y5; Node "readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst3|assign2_1:inst1|inst5~78"
        Info: Loc. = LAB_X21_Y5; Node "readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst3|assign2_1:inst|inst5~57"
    Info: 5: + IC(0.894 ns) + CELL(0.150 ns) = 4.067 ns; Loc. = LAB_X21_Y6; Fanout = 1; COMB Node = 'readin_reg:inst1|MUX41:MUX_Q3|6~6'
    Info: 6: + IC(0.290 ns) + CELL(0.271 ns) = 4.628 ns; Loc. = LAB_X21_Y6; Fanout = 6; COMB Node = 'readin_reg:inst1|MUX41:MUX_Q3|6~7'
    Info: 7: + IC(0.000 ns) + CELL(1.237 ns) = 5.865 ns; Loc. = LAB_X20_Y6; Fanout = 3; COMB LOOP Node = 'assign2_3:01|assign2_2:inst3|assign2_1:inst|inst5~28'
        Info: Loc. = LAB_X20_Y6; Node "assign2_3:01|assign2_2:inst3|assign2_1:inst|inst5~28"
    Info: 8: + IC(0.000 ns) + CELL(1.220 ns) = 7.085 ns; Loc. = LAB_X20_Y6; Fanout = 4; COMB LOOP Node = 'assign2_3:01|assign2_2:inst3|assign2_1:inst1|inst5~78'
        Info: Loc. = LAB_X20_Y6; Node "assign2_3:01|assign2_2:inst3|assign2_1:inst1|inst5~78"
        Info: Loc. = LAB_X20_Y6; Node "assign2_3:01|assign2_2:inst3|assign2_1:inst|inst5~28"
    Info: 9: + IC(0.000 ns) + CELL(1.238 ns) = 8.323 ns; Loc. = LAB_X26_Y3; Fanout = 2; COMB LOOP Node = 'ALU:inst|assign2_3:ALU-Out|assign2_2:inst|assign2_1:inst|inst5~327'
        Info: Loc. = LAB_X20_Y6; Node "assign2_3:01|assign2_2:inst3|assign2_1:inst1|inst5~78"
        Info: Loc. = LAB_X20_Y6; Node "assign2_3:01|assign2_2:inst3|assign2_1:inst|inst5~28"
        Info: Loc. = LAB_X26_Y3; Node "ALU:inst|assign2_3:ALU-Out|assign2_2:inst|assign2_1:inst|inst5~327"
        Info: Loc. = LAB_X22_Y3; Node "ALU:inst|assign2_3:ALU-Out|assign2_2:inst|assign2_1:inst|inst5~324"
    Info: 10: + IC(0.336 ns) + CELL(0.420 ns) = 9.079 ns; Loc. = LAB_X25_Y3; Fanout = 1; REG Node = 'ALU:inst|assign2_3:ALU-Out|assign2_2:inst|assign2_1:inst1|inst5~20'
    Info: Total cell delay = 7.432 ns ( 81.86 % )
    Info: Total interconnect delay = 1.647 ns ( 18.14 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 0% of the available device resources. Peak interconnect usage is 0%
    Info: The peak interconnect region extends from location X14_Y0 to location X28_Y14
Info: Fitter routing operations ending: elapsed time is 00:00:01
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Found 4 output pins without output pin load capacitance assignment
    Info: Pin "Output0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Output1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Output2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Output3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II Fitter was successful. 0 errors, 3 warnings
    Info: Allocated 180 megabytes of memory during processing
    Info: Processing ended: Tue May 05 14:17:36 2009
    Info: Elapsed time: 00:00:10


