// synthesis verilog_input_version verilog_2001
module top_module (
    input [3:0] in,
    output reg [1:0] pos  );
    
    // case combo logic
    always @(*) begin
        casez(in)
            4'b0    : pos = 0;
            4'b???1 : pos = 0;
            4'b??1? : pos = 1;
            4'b?1?? : pos = 2;
            4'b1??? : pos = 3;
        endcase
    end
endmodule
