* Y86-64 ISA를 효과적인 파이프라인 형 프로세서로 구현
* PC 계산을 선입 단계로 이동해 SEQ 최적화

## 4.5.1 SEQ+ 계산 단계 재배치하기

* SEQ+ 설계
	* PC 갱신 단계를 클럭 사이클의 맨 처음에 오도록 하는 것

* 보통 PC 갱신 단계에서 현재 인스트럭션을 위한 PC 값을 계산하도록해 다음 클럭 사이클 시작에서 로직이 작동하도록 한다
* 모든 사이클에서 이전 사이클 동안에 생성된 제어신호응 저장하는 레지스터 생성
	* PC 갱신 단계를 끌어온 댓가
	* picode pCnd

*  회로 타이밍 변경 기법
	*  어떤 시스템의 상태를 논리적 동작으로 바꾸지 않으며 변경한다
	*  시스템 지연 시간 조절을 위해 사용

## 신호의 재배치와 재명명

* 파이프 라인 설계에서는 시스템을 통해 흘러가는 여러 인스트럭션에 연계된 여러 버전 값이 존재한다
	* 여러 버전 값이 존재하기에 혼란을 방지하기 위해 신호를 재배치해야한다
*  pipe- 설계
	*  해당 단계 이름의 맨 앞 소문자를 때서 이름 붙임
	*  특정 인스트럭션에 관한 모든 정보를 한 개의 파이프 라인 단계 내에 유지하기 원함
