#  FPGA-based Edge AI Object Alignment System (w/ CNN Accelerator)

> **"PC ì—†ëŠ” ë…ë¦½í˜• ì—£ì§€ ì‹œìŠ¤í…œ: 138ë°° ë¹ ë¥¸ í•˜ë“œì›¨ì–´ ê°€ì†ê¸° ì„¤ê³„"**

Zynq-7000 SoCë¥¼ í™œìš©í•˜ì—¬ ì¹´ë©”ë¼ ì˜ìƒ ì† ê°ì²´ë¥¼ ì‹¤ì‹œê°„ìœ¼ë¡œ ì¶”ì í•˜ì—¬ ì¤‘ì•™ì— ì •ë ¬(Alignment)í•˜ê³ , ì •ë ¬ëœ ê°ì²´ë¥¼ **CNN ê°€ì†ê¸°(Inference)ë¡œ ì‹ë³„**í•˜ëŠ” ì—£ì§€ ì‹œìŠ¤í…œì…ë‹ˆë‹¤.
Software(CPU) ë°©ì‹ì˜ í•œê³„ë¥¼ ê·¹ë³µí•˜ê¸° ìœ„í•´ **Line Buffer ê¸°ë°˜ì˜ ìŠ¤íŠ¸ë¦¬ë° ì•„í‚¤í…ì²˜**ë¥¼ ì ìš©í•˜ì—¬ **Zero-Latency**ë¥¼ ë‹¬ì„±í–ˆìŠµë‹ˆë‹¤.

---

## Performance Highlight (í•µì‹¬ ì„±ê³¼)

###  Python(SW) vs FPGA(HW) ì†ë„ ë¹„êµ
ê°€ì¥ ì¤‘ìš”í•œ ì„±ê³¼ëŠ” **ìˆœì°¨ ì²˜ë¦¬(CPU)**ì™€ **ë³‘ë ¬ ì²˜ë¦¬(FPGA)**ì˜ ì„±ëŠ¥ ì°¨ì´ë¥¼ ì •ëŸ‰ì ìœ¼ë¡œ ê²€ì¦í•œ ê²ƒì…ë‹ˆë‹¤.

![Speed Comparison](images/speed_comparison.png)


| Platform | Processing Time (Latency) | Speedup | Note |
| :--- | :--- | :--- | :--- |
| **Python (CPU)** | 19.21 ms | 1x | ìˆœì°¨ì  ë©”ëª¨ë¦¬ ì ‘ê·¼ ë° ì—°ì‚° |
| **FPGA (PL)** | **0.138 ms** | **~138x** | **Pipeline ë³‘ë ¬ ì—°ì‚° (Streaming)** |

> **Why so fast?**
> ì™¸ë¶€ DDR ë©”ëª¨ë¦¬ë¥¼ ê±°ì¹˜ì§€ ì•Šê³ , FPGA ë‚´ë¶€ì˜ On-chip Memory(BRAM)ë¥¼ í™œìš©í•˜ì—¬ ë°ì´í„°ê°€ ë“¤ì–´ì˜¤ëŠ” ì¦‰ì‹œ ì—°ì‚°ì´ ì™„ë£Œë˜ëŠ” **DRAM-less Architecture**ë¥¼ êµ¬í˜„í–ˆìŠµë‹ˆë‹¤.

---

##  System Architecture (ì „ì²´ êµ¬ì¡°)

ì‹œìŠ¤í…œì€ **PS(Processing System)**ì™€ **PL(Programmable Logic)**ì´ AXI Busë¡œ ì—°ê²°ëœ **ì´ê¸°ì¢… ì»´í“¨íŒ…(Heterogeneous Computing)** êµ¬ì¡°ì…ë‹ˆë‹¤.

![System Architecture](images/architecture.png)


### 1. Programmable Logic (Hardware Area)
* **Camera Interface:** OV7670 ì„¼ì„œì˜ Raw ë°ì´í„°ë¥¼ í´ëŸ­ ë‹¨ìœ„ë¡œ ìˆ˜ì‹ .
* **Stage Module:** `Line Buffer`ë¥¼ ì´ìš©í•´ í”„ë ˆì„ ë²„í¼ ì—†ì´ ì‹¤ì‹œê°„ìœ¼ë¡œ ê°ì²´ ì¢Œí‘œ(X,Y) ì¶”ì¶œ.
* **CNN Accelerator:** `Conv` â†’ `Pooling` â†’ `ReLU` ë ˆì´ì–´ë¥¼ í•˜ë“œì›¨ì–´ íŒŒì´í”„ë¼ì¸ìœ¼ë¡œ êµ¬í˜„.

### 2. Processing System (Software Area)
* **Main FSM:** ì „ì²´ ì‹œìŠ¤í…œì˜ ìƒíƒœ(Tracking, Alignment, Inference) ê´€ë¦¬.
* **Motor Controller:** ì¶”ë¡  ê²°ê³¼ì— ë”°ë¼ ìŠ¤í… ëª¨í„°(NEMA17)ë¥¼ ì œì–´í•˜ì—¬ ê°ì²´ ì´ë™.

---

##  Demo & Result (ë™ì‘ ì˜ìƒ)

ì‹¤ì œ FPGA ë³´ë“œì—ì„œ ì¹´ë©”ë¼ ì…ë ¥ì— ë”°ë¼ ëª¨í„°ê°€ ë°˜ì‘í•˜ê³  ì¶”ë¡ í•˜ëŠ” ëª¨ìŠµì…ë‹ˆë‹¤.

### 1. Tracking & Alignment (Stage Demo)

[â–¶ ì˜ìƒ ë³´ê¸°](images/stage.mp4)  


### 2. CNN Inference (CNN Demo)

[â–¶ ì˜ìƒ ë³´ê¸°](images/video_i.mp4)


---

##  Repository Structure

* `verilog/`: Vivado H/W ì†ŒìŠ¤ (Stage ëª¨ë“ˆê³¼ CNN ëª¨ë“ˆ ë…ë¦½ êµ¬ì„±)
* `vitis/`: ê°ì²´ ì¶”ì  ë° ëª¨í„° ì œì–´ë¥¼ ë‹´ë‹¹í•˜ëŠ” íŒì›¨ì–´ (Stage ì œì–´ìš©)
* `python/`: CNN ëª¨ë¸ í•™ìŠµ ë° ê°€ì¤‘ì¹˜ ì–‘ìí™” (Quantization)
* `images/`: í”„ë¡œì íŠ¸ ë°ëª¨ ì˜ìƒ ë° ì•„í‚¤í…ì²˜ ì´ë¯¸ì§€
* `docs/`: ì‹œìŠ¤í…œ ë¸”ë¡ë„ ë° ë°œí‘œ ìë£Œ

---

## ğŸ“¬ Contact
* **Author:** [ë¥˜ìš°ìƒ]
* **Email:** [rys32@naver.com]
