V 51
K 410099847900 sr8e_one
Y 0
D 0 0 1700 1100
Z 1
i 44
I 39 virtex2p:FDRE 1 520 610 0 1 '
L 620 620 10 0 9 0 1 0 Q1
C 30 10 6 0
C 36 25 4 0
C 36 3 1 0
C 32 4 2 0
C 31 1 3 0
I 41 virtex2p:FDRE 1 520 490 0 1 '
L 620 500 10 0 9 0 1 0 Q2
C 30 3 6 0
C 36 14 4 0
C 36 20 1 0
C 32 10 2 0
C 31 2 3 0
I 34 virtex2p:FDRE 1 520 370 0 1 '
L 620 380 10 0 9 0 1 0 Q3
C 30 4 6 0
C 36 16 4 0
C 36 10 1 0
C 32 6 2 0
C 31 3 3 0
I 44 virtex2p:FDSE 1 520 730 0 1 '
L 605 740 10 0 3 0 1 0 Q0
C 30 1 14 0
C 36 7 4 0
C 35 2 1 0
C 32 2 2 0
C 31 10 3 0
N 35
J 180 810 1
J 520 810 2
S 1 2
L 220 810 10 0 9 0 1 0 SLI
N 32
J 180 790 1
J 520 790 2
J 430 790 5
J 520 670 2
J 430 670 5
J 520 430 2
J 430 360 1
J 430 430 5
J 430 550 5
J 520 550 2
S 1 3
L 210 790 10 0 9 0 1 0 CE
S 3 2
S 5 3
S 5 4
S 9 5
S 8 6
S 7 8
S 8 9
S 9 10
N 31
J 520 650 2
J 520 530 2
J 520 410 2
J 180 340 1
J 450 340 3
J 450 410 5
J 450 530 5
J 450 650 5
J 450 770 3
J 520 770 2
S 8 1
S 7 2
S 6 3
S 4 5
L 200 340 10 0 9 0 1 0 C
S 5 6
S 6 7
S 7 8
S 8 9
S 9 10
N 30
J 520 840 2
J 470 840 3
J 520 500 2
J 520 380 2
J 180 320 1
J 470 320 3
J 470 380 5
J 470 500 5
J 470 620 5
J 520 620 2
S 2 1
S 9 2
S 8 3
S 7 4
S 5 6
L 220 320 10 0 9 0 1 0 CLR
S 6 7
S 7 8
S 8 9
S 9 10
N 36
J 865 835 7
J 790 835 9
J 520 690 2
J 490 690 3
J 490 730 3
J 670 730 3
J 640 810 2
J 670 810 5
J 790 810 11
J 520 450 2
J 490 450 3
J 490 490 3
J 670 490 3
J 640 570 2
J 670 570 5
J 640 450 2
J 790 450 9
J 790 570 11
J 790 690 11
J 520 570 2
J 490 570 3
J 490 610 3
J 670 610 3
J 670 690 5
J 640 690 2
B 9 2
S 4 3
S 4 5
S 5 6
S 6 8
S 7 8
S 8 9
L 770 810 10 0 9 0 1 0 Q0
B 19 9
S 11 10
S 11 12
S 12 13
S 13 15
S 14 15
S 15 18
L 770 570 10 0 9 0 1 0 Q2
S 16 17
L 770 450 10 0 9 0 1 0 Q3
B 17 18
B 18 19
S 24 19
L 770 690 10 0 9 0 1 0 Q1
S 21 20
S 21 22
S 22 23
S 23 24
S 25 24
B 2 1
L 865 845 10 0 9 0 1 0 Q[3:0]
T 1605 75 30 0 3 JRG
Q 14 0 0
T 1315 50 10 0 3 7th August 2001
T 1550 30 10 0 3 A
T 1560 50 10 0 9 1
T 30 30 10 0 3 Copyright (c) 1993, Xilinx Inc.
T 30 40 10 0 3 drawn by KS
T 1455 80 10 0 9 4-bit Serial-In Parallel-Out
T 1525 70 10 0 9 Shift Register w/ Enable, loads a single "one" on Sync Reset
T 1505 100 10 0 9 VIRTEX Family SR4RE Macro  (SR4E_ONE)
I 43 virtex:BSHEETL 1 1260 0 0 1 '
T 1580 0 25 0 3 Page 8
Q 11 0 0
E
