// alt_a10_lpm_shiftreg.v

// Generated using ACDS version 16.0 211

`timescale 1 ps / 1 ps
module alt_a10_lpm_shiftreg (
		input  wire  clock,    //  lpm_shiftreg_input.clock
		input  wire  shiftin,  //                    .shiftin
		output wire  shiftout  // lpm_shiftreg_output.shiftout
	);

	alt_a10_lpm_shiftreg_lpm_shiftreg_160_riayjpq lpm_shiftreg_0 (
		.clock    (clock),    //  lpm_shiftreg_input.clock
		.shiftin  (shiftin),  //                    .shiftin
		.shiftout (shiftout)  // lpm_shiftreg_output.shiftout
	);

endmodule
