module master_slave_jk_tb();
reg clk,reset,j,k;
wire Q,Q_bar;
master_slave_jk dut(clk,reset,j,k,Q,Q_bar);
always #5 clk=~clk;
initial begin
clk=0;reset=1; j=0;k=0;
#20 reset=0;
j=0; k=0;#20;
j=0; k=1;#20;
j=1; k=0;#20;
j=1; k=1;#20;
$finish;
end
endmodule
