{
    "UNO": {
        "8": {
            "ddr": "DDRB",
            "wPort": "PORTB",
            "rPort": "PINB",
            "bit": "0"
        },
        "D8": {
            "ddr": "DDRB",
            "wPort": "PORTB",
            "rPort": "PINB",
            "bit": "0"
        },
        "PB0": {
            "ddr": "DDRB",
            "wPort": "PORTB",
            "rPort": "PINB",
            "bit": "0"
        },
        "9": {
            "ddr": "DDRB",
            "wPort": "PORTB",
            "rPort": "PINB",
            "bit": "1"
        },
        "D9": {
            "ddr": "DDRB",
            "wPort": "PORTB",
            "rPort": "PINB",
            "bit": "1"
        },
        "PB1": {
            "ddr": "DDRB",
            "wPort": "PORTB",
            "rPort": "PINB",
            "bit": "1"
        },
        "10": {
            "ddr": "DDRB",
            "wPort": "PORTB",
            "rPort": "PINB",
            "bit": "2"
        },
        "D10": {
            "ddr": "DDRB",
            "wPort": "PORTB",
            "rPort": "PINB",
            "bit": "2"
        },
        "PB2": {
            "ddr": "DDRB",
            "wPort": "PORTB",
            "rPort": "PINB",
            "bit": "2"
        },
        "SS": {
            "ddr": "DDRB",
            "wPort": "PORTB",
            "rPort": "PINB",
            "bit": "2"
        },
        "11": {
            "ddr": "DDRB",
            "wPort": "PORTB",
            "rPort": "PINB",
            "bit": "3"
        },
        "D11": {
            "ddr": "DDRB",
            "wPort": "PORTB",
            "rPort": "PINB",
            "bit": "3"
        },
        "PB3": {
            "ddr": "DDRB",
            "wPort": "PORTB",
            "rPort": "PINB",
            "bit": "3"
        },
        "MOSI": {
            "ddr": "DDRB",
            "wPort": "PORTB",
            "rPort": "PINB",
            "bit": "3"
        },
        "12": {
            "ddr": "DDRB",
            "wPort": "PORTB",
            "rPort": "PINB",
            "bit": "4"
        },
        "D12": {
            "ddr": "DDRB",
            "wPort": "PORTB",
            "rPort": "PINB",
            "bit": "4"
        },
        "PB4": {
            "ddr": "DDRB",
            "wPort": "PORTB",
            "rPort": "PINB",
            "bit": "4"
        },
        "MISO": {
            "ddr": "DDRB",
            "wPort": "PORTB",
            "rPort": "PINB",
            "bit": "4"
        },
        "13": {
            "ddr": "DDRB",
            "wPort": "PORTB",
            "rPort": "PINB",
            "bit": "5"
        },
        "D13": {
            "ddr": "DDRB",
            "wPort": "PORTB",
            "rPort": "PINB",
            "bit": "5"
        },
        "PB5": {
            "ddr": "DDRB",
            "wPort": "PORTB",
            "rPort": "PINB",
            "bit": "5"
        },
        "SCK": {
            "ddr": "DDRB",
            "wPort": "PORTB",
            "rPort": "PINB",
            "bit": "5"
        },
        "14": {
            "ddr": "DDRC",
            "wPort": "PORTC",
            "rPort": "PINC",
            "bit": "0"
        },
        "D14": {
            "ddr": "DDRC",
            "wPort": "PORTC",
            "rPort": "PINC",
            "bit": "0"
        },
        "PC0": {
            "ddr": "DDRC",
            "wPort": "PORTC",
            "rPort": "PINC",
            "bit": "0"
        },
        "A0": {
            "ddr": "DDRC",
            "wPort": "PORTC",
            "rPort": "PINC",
            "bit": "0"
        },
        "15": {
            "ddr": "DDRC",
            "wPort": "PORTC",
            "rPort": "PINC",
            "bit": "1"
        },
        "D15": {
            "ddr": "DDRC",
            "wPort": "PORTC",
            "rPort": "PINC",
            "bit": "1"
        },
        "PC1": {
            "ddr": "DDRC",
            "wPort": "PORTC",
            "rPort": "PINC",
            "bit": "1"
        },
        "A1": {
            "ddr": "DDRC",
            "wPort": "PORTC",
            "rPort": "PINC",
            "bit": "1"
        },
        "16": {
            "ddr": "DDRC",
            "wPort": "PORTC",
            "rPort": "PINC",
            "bit": "2"
        },
        "D16": {
            "ddr": "DDRC",
            "wPort": "PORTC",
            "rPort": "PINC",
            "bit": "2"
        },
        "PC2": {
            "ddr": "DDRC",
            "wPort": "PORTC",
            "rPort": "PINC",
            "bit": "2"
        },
        "A2": {
            "ddr": "DDRC",
            "wPort": "PORTC",
            "rPort": "PINC",
            "bit": "2"
        },
        "17": {
            "ddr": "DDRC",
            "wPort": "PORTC",
            "rPort": "PINC",
            "bit": "3"
        },
        "D17": {
            "ddr": "DDRC",
            "wPort": "PORTC",
            "rPort": "PINC",
            "bit": "3"
        },
        "PC3": {
            "ddr": "DDRC",
            "wPort": "PORTC",
            "rPort": "PINC",
            "bit": "3"
        },
        "A3": {
            "ddr": "DDRC",
            "wPort": "PORTC",
            "rPort": "PINC",
            "bit": "3"
        },
        "18": {
            "ddr": "DDRC",
            "wPort": "PORTC",
            "rPort": "PINC",
            "bit": "4"
        },
        "D18": {
            "ddr": "DDRC",
            "wPort": "PORTC",
            "rPort": "PINC",
            "bit": "4"
        },
        "PC4": {
            "ddr": "DDRC",
            "wPort": "PORTC",
            "rPort": "PINC",
            "bit": "4"
        },
        "A4": {
            "ddr": "DDRC",
            "wPort": "PORTC",
            "rPort": "PINC",
            "bit": "4"
        },
        "SDA": {
            "ddr": "DDRC",
            "wPort": "PORTC",
            "rPort": "PINC",
            "bit": "4"
        },
        "19": {
            "ddr": "DDRC",
            "wPort": "PORTC",
            "rPort": "PINC",
            "bit": "5"
        },
        "D19": {
            "ddr": "DDRC",
            "wPort": "PORTC",
            "rPort": "PINC",
            "bit": "5"
        },
        "PC5": {
            "ddr": "DDRC",
            "wPort": "PORTC",
            "rPort": "PINC",
            "bit": "5"
        },
        "A5": {
            "ddr": "DDRC",
            "wPort": "PORTC",
            "rPort": "PINC",
            "bit": "5"
        },
        "SCL": {
            "ddr": "DDRC",
            "wPort": "PORTC",
            "rPort": "PINC",
            "bit": "5"
        },
        "0": {
            "ddr": "DDRD",
            "wPort": "PORTD",
            "rPort": "PIND",
            "bit": "0"
        },
        "D0": {
            "ddr": "DDRD",
            "wPort": "PORTD",
            "rPort": "PIND",
            "bit": "0"
        },
        "PD0": {
            "ddr": "DDRD",
            "wPort": "PORTD",
            "rPort": "PIND",
            "bit": "6"
        },
        "RX": {
            "ddr": "DDRD",
            "wPort": "PORTD",
            "rPort": "PIND",
            "bit": "0"
        },
        "1": {
            "ddr": "DDRD",
            "wPort": "PORTD",
            "rPort": "PIND",
            "bit": "1"
        },
        "D1": {
            "ddr": "DDRD",
            "wPort": "PORTD",
            "rPort": "PIND",
            "bit": "1"
        },
        "PD1": {
            "ddr": "DDRD",
            "wPort": "PORTD",
            "rPort": "PIND",
            "bit": "7"
        },
        "TX": {
            "ddr": "DDRD",
            "wPort": "PORTD",
            "rPort": "PIND",
            "bit": "1"
        },
        "2": {
            "ddr": "DDRD",
            "wPort": "PORTD",
            "rPort": "PIND",
            "bit": "2"
        },
        "D2": {
            "ddr": "DDRD",
            "wPort": "PORTD",
            "rPort": "PIND",
            "bit": "2"
        },
        "PD2": {
            "ddr": "DDRD",
            "wPort": "PORTD",
            "rPort": "PIND",
            "bit": "2"
        },
        "INT0": {
            "ddr": "DDRD",
            "wPort": "PORTD",
            "rPort": "PIND",
            "bit": "2"
        },
        "3": {
            "ddr": "DDRD",
            "wPort": "PORTD",
            "rPort": "PIND",
            "bit": "3"
        },
        "D3": {
            "ddr": "DDRD",
            "wPort": "PORTD",
            "rPort": "PIND",
            "bit": "3"
        },
        "PD3": {
            "ddr": "DDRD",
            "wPort": "PORTD",
            "rPort": "PIND",
            "bit": "3"
        },
        "INT1": {
            "ddr": "DDRD",
            "wPort": "PORTD",
            "rPort": "PIND",
            "bit": "3"
        },
        "4": {
            "ddr": "DDRD",
            "wPort": "PORTD",
            "rPort": "PIND",
            "bit": "4"
        },
        "D4": {
            "ddr": "DDRD",
            "wPort": "PORTD",
            "rPort": "PIND",
            "bit": "4"
        },
        "PD4": {
            "ddr": "DDRD",
            "wPort": "PORTD",
            "rPort": "PIND",
            "bit": "4"
        },
        "5": {
            "ddr": "DDRD",
            "wPort": "PORTD",
            "rPort": "PIND",
            "bit": "5"
        },
        "D5": {
            "ddr": "DDRD",
            "wPort": "PORTD",
            "rPort": "PIND",
            "bit": "5"
        },
        "PD5": {
            "ddr": "DDRD",
            "wPort": "PORTD",
            "rPort": "PIND",
            "bit": "5"
        },
        "6": {
            "ddr": "DDRD",
            "wPort": "PORTD",
            "rPort": "PIND",
            "bit": "6"
        },
        "D6": {
            "ddr": "DDRD",
            "wPort": "PORTD",
            "rPort": "PIND",
            "bit": "6"
        },
        "7": {
            "ddr": "DDRD",
            "wPort": "PORTD",
            "rPort": "PIND",
            "bit": "7"
        },
        "D7": {
            "ddr": "DDRD",
            "wPort": "PORTD",
            "rPort": "PIND",
            "bit": "7"
        }
    }
}