# 第四章

4.1
4.1.1

|   |  Value  |
| --- | --- |
|  RegWrite  |  1  |
| ALUop | AND |
| RegMux | 0(Return from ALU) |

4.1.2
PC 指令存储器 寄存器 ALU 控制器
4.1.3
无用：分支加法器  内存读出口
无输出： 无
4.2
4.2.1
除去分支加法器之外的单元均可被使用
4.2.2
不需要增加功能单元
4.2.3
不需要增加新的信号，只需要在现有的控制逻辑下进行适度的修改即可
4.3
4.3.1
改进前：1130ps（指令存储器-寄存器-MUX-ALU-数据存储器-MUX）
改进后：1430ps （同上）
4.3.2
$$\frac{1}{0.95} \times \frac{1130}{1430} = 0.83$$
性能反而大幅下降
4.3.3
修改前的成本：
$$1000 + 200 + 500 + 100 + 2000 + 60 + 30 = 3890$$
修改后的成本：
$$3890 + 600 = 4490$$
因此性价比为：
$$\frac {4490}{3890} * \frac {1}{0.83} = 1.15$$
花了大价钱买了个垃圾设备，实属🍔🍔
4.4
4.4.1
200ps
4.4.2
315ps
4.4.3
420ps
4.4.4
分支指令
4.4.5
无条件分支指令
4.4.6
不在关键路径上，不会影响
4.5
4.5.1
// Note：翻译出错，此处询问的应该是平均有多少时钟周期内存储器在工作
只有`lw`以及`sw`才会使用到数据存储器，因此平均使用了 35% 的时钟周期。
4.5.2
实际上任何一个时钟周期内符号拓展电路都会进行工作，只是有的指令会忽略掉该电路的结果。只有NOT指令以及ADD指令不需要使用到符号拓展电路的结果，因此其在 80% 的时钟周期内都是被需要的。
4.6
4.6.1
如果存在固定为0的缺陷，本该写入到奇数寄存器的数就会被写入到相邻的偶数寄存器内，因此我们只需要随便运行一个加法即可得出结果，例如我们可以先执行如下指令：
```assembly
addi $t1, $0, 1
```
之后来检测 `$t1` 寄存器的内容是否为 1 即可。
4.6.2
和上一问一样，我们要做的就是随便找个偶数寄存器进行上面的操作。
因为一条指令只能同时写一个寄存器，我们无法设计出一个同时检测两个缺陷是否存在的方法。
4.6.3
如果只使用级数寄存器的话还是可以用的
4.6.4
改用 `lw` 指令即可
4.6.5
无法检测，检测个锤子
4.7
4.7.1
0b0000 0000 0000 0000 0000 0000 0001 0100
0b0001 1000 1000 0000 0000 0000 0001 0100
4.7.2
00 010100
4.7.3
PC + 4
4.7.4 .5 .6
太磨叽，不写了
4.8
4.8.1
流水线：350ps
非流水线：1250ps
4.8.2
流水线：1750ps（350*5）
非流水线：1250ps
4.8.3
当然修理 ID 啊，之后时钟为 300ps
4.8.4
20% + 15% = 35%
4.8.5
45% + 20% = 65%
4.8.6
略掉好了
4.9
4.9.1
将指令编码为 1-3，存在如下冲突：
1-2 r1 的写后读
1-2 r2 的读后写
2-3 r2 的写后读
2-3 r1 的读后写
1-3 r1 的写了又写
4.9.2
只有写后读会导致数据冲突，因此我们只需按照如下方式改进代码：
```assembly
or r1, r2, r3
nop # bubble
nop
or r2, r2, r4
nop
nop
or r1, r1, r2
```
4.9.3
加入旁路后不存在任何冒险
4.9.4
无旁路：$(7+4)*250 = 2750$
有旁路：$7 * 300 = 2100$
加速比为：1.3
4.9.5
依然没有冒险
4.9.6
执行时间为：2030
加速比为：1.35
4.10
4.10.1
后推两个周期，需要 2200ps 才能运算完毕。
无法插入 nop 指令来解决问题
4.10.2
五级流水线需要九个时钟周期
四级流水线需要八个时钟周期
因此加速比为 1.125
4.10.3
1.1
4.10.4
1.07
4.10.5
1.1
4.10.6
0.92

{======= 跳转 =======}

4.17
4.17.1
跳转地址非法（EX）
存储地址非法（MEM）
4.17.2
在PC前面的MUX里面加选项咯，同时还需要把运行在异常指令后面的指令全部撤销
4.17.3
出现异常后第二条指令被转为 NOP。同时 PC 被替换为异常向量出现的位置。在下一个时钟周期时，开始获取异常向量处的第一条指令开始执行。
4.17.4
出现异常时候，将加入的 NOP 指令替换为在 EX 阶段计算向量表的地址，在 MEM 阶段获取所需地址，最后在 WB 阶段将其写入到 PC 的类指令即可。
4.17.5
可以引进一条指令将Cause寄存器内的数据移动到普通寄存器，之后使用 lw 指令读取向量表的位置。
4.18
4.18.1
```assembly
and  R5, R0, R0
loop:
beq  R5, R6, end
add  R10, R5, R1
lw   R11, 0(R10)
lw   R10,4(R10)
sub  R12, R10, R11
add  R11, R5, R2
sw   R12, 0(R11)
addi R5, R5, 2
beq  R0, R0, loop
end:
# ends
```
4.18.2
画不出来，就知道泡泡很多就对了
4.18.3
需要将 lw sw 和别的指令混搭，重排序如下：
```assembly
and  R5, R0, R0
loop:
beq  R5, R6, end
add  R10, R5, R1
lw   R11, 0(R10)
add   R12, R5, R2
lw   R10, 4(R10)
addi R5, R5, 2
sub  R10, R11, R10
sw   R10, 0(R12)
beq  R0, R0, loop
end:
# ends again
```
4.18.4
泡泡少了
4.18.5
改进前，10个周期内可以执行9条指令，改进后 19 个周期内可以执行 18 条指令，加速了大约 1.05
4.18.6
改进后 15 个周期内甚至能执行 18 条指令，加速了 1.35 倍数
4.19
不想写了