---
title: Review Paper - Teknik Kalibrasi Akurasi Berbasis Code-Search untuk Delay Line ADC dalam Digital DC-DC Converter
description: Rangkuman paper tentang Peningkatan Akurasi ADC Delay Line dalam Digital DC-DC Converter (IEICE Electronics Express, 2025).
head:
  - - meta
    - name: keywords
      content: digital DC-DC converters, delay line based ADC, accuracy calibration technique, code-search, CMOS
---

# 017 - A code-search-based accuracy calibration technique for delay line based ADC in digital DC-DC converter
[https://doi.org/10.1587/elex.21.20240628]

**Penulis:** **Peng Zhao** ¹, **Yibin Huang** ¹*, **Panpan Zhang** ¹, and **Chongjun Ji** ¹

**Afiliasi:**
* ¹ Shenzhen State Microelectronics Co., Ltd., Shenzhen 518057, China

**Kronologi:** Received: October 24, 2024 • Accepted: December 5, 2024 • Publicized: December 17, 2024 • Copyedited: February 10, 2025

<a href="https://www.scimagojr.com/journalsearch.php?q=5300152204&tip=sid" target="_blank"><img src="https://www.scimagojr.com/journal_img.php?id=5300152204" alt="SCImago Journal & Country Rank" /></a>

| Resume Eksekutif |
| :--- |
| **Publikasi:**<br>• **Jurnal:** IEICE Electronics Express, Vol. 22, No. 3, pp. 1-6 (2025)<br>• **Topik:** Peningkatan akurasi tegangan keluaran (*output voltage*) dalam konverter DC-DC digital melalui kalibrasi *Analog-to-Digital Converter* (ADC) berbasis *delay line*.<br><br>**Masalah & Solusi:**<br>• **Masalah:** Dalam sistem konverter DC-DC digital, faktor seperti *mismatch* jalur, variasi proses (*process variation*) antar *chip*, dan pergeseran level *common-mode* menyebabkan **tegangan keluaran sistem menyimpang** secara signifikan dari nilai referensi (Offset loop DC-DC awal: $\mathbf{2.8\%}$).<br>• **Masalah Spesifik ADC:** *Delay line based ADC* rentan terhadap *mismatch* yang merusak akurasi kuantisasi.<br>• **Solusi:** Mengusulkan **Teknik Kalibrasi Akurasi Berbasis Code-Search** (*Code-Search-Based Accuracy Calibration Technique*) untuk *delay line based ADC*. Teknik ini secara otomatis mencari nilai kode keluaran maksimum yang benar (yaitu, $code_{P}=63$ dan $code_{N}=0$) dengan menyesuaikan unit tunda yang dapat diatur ($X$ dan $Z$).<br><br>**Contoh Penerapan:**<br>• **Sistem:** Konverter *Buck* DC-DC yang dikontrol secara digital.<br>• **Implementasi:** Chip dibuat menggunakan teknologi $\mathbf{0.18~\mu m~CMOS}$ dengan total area $4~mm \times 4~mm$.<br>• **Hasil:** Kalibrasi mengurangi *overall DC-DC loop offset* dari $\mathbf{2.8\%}$ menjadi $\mathbf{0.2\%}$ (mengurangi deviasi dari 140 mV menjadi 10 mV pada output 5 V), dan meningkatkan akurasi kuantisasi ADC menjadi $\mathbf{94.7\%}$.<br><br>**Metodologi:**<br>• **Arsitektur ADC:** Menggunakan *delay line based ADC* diferensial jalur tunggal (P-path, N-path) dan jalur *common-mode* (C-path), masing-masing terdiri dari 63 unit tunda dan unit tunda yang dapat diatur ($X, Y, Z$).<br>• **Prinsip Kalibrasi:** Ketika masukan diferensial maksimum diaplikasikan ($V_{IN+}=1056~mV$, $V_{IN-}=552~mV$), keluaran ideal ADC harus mencapai nilai $\mathbf{code_{P}=63}$ dan $\mathbf{code_{N}=0}$.<br>• **Algoritma Code-Search:** Menggunakan algoritma berbasis diagram alir (Gambar 5) yang secara berulang (kasus 1, 2, 3) menyesuaikan unit tunda yang dapat diatur ($X$ dan $Z$) untuk memaksa ADC mencapai keluaran yang benar. Kemudian, ia mencari titik kritis (*maximum swing*) dengan memajukan satu langkah dan mundur satu langkah (Case 4) untuk menemukan nilai kalibrasi akhir yang optimal.<br><br>**Temuan Kunci:**<br>1. **Efektivitas Kalibrasi:** Teknik ini berhasil mengoreksi kesalahan kuantisasi ADC yang disebabkan oleh variasi proses dan *mismatch* pada 300 *chip* uji, secara kolektif mendekatkan kode keluaran ke nilai ideal (63 dan 0).<br>2. **Peningkatan DC-DC:** Akurasi ADC yang ditingkatkan secara langsung menghasilkan penurunan dramatis pada *overall DC-DC loop offset* (dari 2.8% ke 0.2%).<br><br>**Kontribusi Utama:**<br>• Mengusulkan teknik kalibrasi akurasi **berbasis *Code-Search*** yang sepenuhnya otomatis untuk *delay line based ADC*.<br>• Menghilangkan pengaruh $V_b$ (bias DC) pada linearitas ADC dengan penambahan unit tunda yang dapat diatur ($X$ dan $Y$).<br>• Menerapkan sistem DC-DC digital yang ditingkatkan akurasinya menggunakan teknologi $0.18~\mu m~CMOS$.<br><br>**Dampak:**<br>• Secara signifikan meningkatkan presisi dan akurasi sistem konverter DC-DC digital, yang penting untuk aplikasi dengan kebutuhan daya yang ketat (misalnya, FPGA, DSP, telekomunikasi). |

## 1. Pendahuluan & Masalah

Konverter DC-DC digital menawarkan keunggulan dibandingkan pengontrol analog, termasuk konsumsi daya rendah, kompleksitas rendah, konfigurasi yang fleksibel, dan kompatibilitas dengan sistem digital. Karena karakteristik ini, konverter DC-DC digital menjadi sangat penting dalam berbagai aplikasi, seperti peralatan jaringan, telekomunikasi, dan sistem catu daya untuk FPGA dan DSP.

Arsitektur konverter *buck* yang dikontrol secara digital secara umum terdiri dari *Analog Front End* (AFE), *digital compensator*, *DPWM*, *driver*, dan *power stage*. Dalam AFE, *Analog-to-Digital Converter* (ADC) berfungsi mengkuantisasi sinyal kesalahan analog menjadi nilai digital untuk diproses oleh pengontrol.

Banyak konverter DC-DC digital berkecepatan tinggi menggunakan *Flash ADC*, namun dengan biaya disipasi daya yang tinggi. Untuk mengatasi masalah ini dan kesulitan desain sirkuit analog pada teknologi CMOS yang makin kecil, paper ini mengadopsi teknik pemrosesan sinyal domain waktu menggunakan **ADC berbasis *delay line***. Namun, *delay line based ADC* sangat rentan terhadap *mismatch* yang disebabkan oleh noise, variasi proses, dan pergeseran level *common-mode*, yang secara signifikan dapat mengurangi akurasi tegangan keluaran sistem DC-DC secara keseluruhan.

::: tip Solusi yang Diusulkan
Paper ini mengusulkan **Teknik Kalibrasi Akurasi Berbasis Code-Search** untuk *delay line based ADC* dalam sistem konverter DC-DC digital. Teknik ini secara otomatis menyesuaikan unit tunda yang dapat diatur untuk mencari dan menetapkan nilai kode keluaran maksimum yang benar pada kondisi masukan *full swing*, sehingga mengoreksi *mismatch* dan meningkatkan akurasi kuantisasi ADC.
:::

## 2. Metodologi

### A. Struktur ADC Berbasis Delay Line yang Diusulkan

ADC yang diusulkan adalah ADC diferensial jalur tunggal yang memiliki tiga jalur tunda yang identik: jalur *common-mode* (**C-path**), jalur diferensial positif (**P-path**), dan jalur diferensial negatif (**N-path**).

*   Setiap jalur terdiri dari **63 unit tunda** yang dikontrol tegangan.
*   Jalur ini juga mencakup **unit tunda yang dapat diatur** ($X$, $Y$, $Z$) untuk mengeliminasi pengaruh bias DC ($V_b$) pada linearitas ADC, memastikan rasio $code/31 = V_{in}/V_{cm}$.

Prinsip kerjanya: Sinyal pemicu (*pulse\_in*) masuk ke ketiga jalur. Ketika sinyal di C-path melewati unit C\_31 (output O\_31 menjadi "1"), sinyal ini bertindak sebagai sinyal *latch* untuk P-path dan N-path. Jumlah unit tunda yang dilewati oleh sinyal di P dan N-path dikunci dan di-*encode* menjadi keluaran digital 6-bit.

### B. Prinsip Kalibrasi Akurasi

Kesalahan akurasi timbul karena, pada masukan diferensial maksimum ideal ($V_{IN+}=1056~mV, V_{IN-}=552~mV$), kode keluaran ADC yang sebenarnya ($code_{P}$ dan $code_{N}$) tidak mencapai nilai ideal $\mathbf{code_{P}=63}$ dan $\mathbf{code_{N}=0}$. Ini disebabkan oleh *mismatch* dalam sirkuit.

Tujuan kalibrasi adalah untuk menyesuaikan jumlah unit tunda yang dapat diatur ($X$ untuk P-path, $Z$ untuk N-path) agar kondisi $code_{P}=63$ dan $code_{N}=0$ terpenuhi pada masukan diferensial maksimum yang telah ditetapkan.

### C. Teknik Kalibrasi Berbasis Code-Search

Teknik ini adalah algoritma berulang yang digambarkan dalam diagram alir (Gambar 5). Ia secara otomatis mencari nilai $X$ dan $Z$ yang diperlukan:

1.  **Inisialisasi & Penilaian Awal:** Tegangan masukan diferensial maksimum diterapkan, dan keluaran ADC dinilai: $code_{P}=63$ dan $code_{N}=0$?
2.  **Penyesuaian Iteratif (Kasus 1, 2, 3):** Jika kondisi ideal tidak terpenuhi, sistem menyesuaikan $X$ dan $Z$ berdasarkan tiga kasus:
    *   **Case 1 ($code_{P}<63, code_{N}=0$):** Kurangi tunda P-path: $X=X-1$.
    *   **Case 2 ($code_{P}=63, code_{N}>0$):** Tambah tunda N-path: $Z=Z+1$.
    *   **Case 3 ($code_{P}<63, code_{N}>0$):** Kurangi tunda P-path dan tambah tunda N-path: $X=X-1$ dan $Z=Z+1$.
    Proses ini berulang hingga kondisi $code_{P}=63$ dan $code_{N}=0$ tercapai.
3.  **Pencarian Titik Kritis (Case 4):** Setelah kondisi $code_{P}=63$ dan $code_{N}=0$ tercapai (Case 4), sistem melakukan operasi $X=X+1$ dan $Z=Z-1$. Kemudian, jika penilaian ulang menghasilkan Case 3, ini menunjukkan bahwa nilai $X$ dan $Z$ sebelum langkah ini telah mencapai **nilai kritis (*maximum swing*)**.
4.  **Finalisasi:** Nilai kalibrasi akhir ditetapkan sebagai $X=X-1$ dan $Z=Z+1$ dari nilai kritis yang terakhir. Algoritma ini memastikan bahwa ADC beroperasi pada batas *full swing* yang dikoreksi, mengatasi semua *offset* internal *chip* secara otomatis.

## 3. Detail Pengujian

### Implementasi Chip
*   **Teknologi Fabrikasi:** $\mathbf{0.18~\mu m~CMOS}$.
*   **Area Total Chip:** $4~mm \times 4~mm$.
*   **Area ADC:** $750~\mu m \times 940~\mu m$.

### Skema Pengujian
*   **Jumlah Sampel:** $\mathbf{300~chip}$ diuji.
*   **Kondisi Input Uji:** $V_{IN+}=1056~mV$ (P-path), $V_{IN-}=552~mV$ (N-path), $V_{CM}=800~mV$.
*   **Pengujian DC-DC Loop:** *DAC voltage* diatur ke $\mathbf{5~V}$ (Target $V_{OUT}=5~V$).

### Metrik
*   **Akurasi Kuantisasi ADC:** Diukur dari kedekatan kode keluaran terhadap nilai ideal 63 dan 0 pada masukan *full swing*.
*   **Overall DC-DC Loop Offset:** Diukur sebagai persentase deviasi Tegangan Keluaran $V_{OUT}$ dari nilai referensi (5 V).
$$\text{Offset} = \frac{|V_{REF} - V_{OUT}|}{V_{REF}}$$

## 4. Hasil Eksperimen

### Peningkatan Akurasi Kuantisasi ADC

*   **Sebelum Kalibrasi:** Kode keluaran P-path dan N-path menunjukkan deviasi signifikan dari 63 dan 0 di seluruh 300 *chip* (Gambar 9(a)).
*   **Setelah Kalibrasi:** Kode keluaran P-path dan N-path mendekati nilai ideal 63 dan 0 (Gambar 9(b)).

**Hasil Kuantitatif:** Teknik kalibrasi ini meningkatkan **Akurasi Kuantisasi ADC menjadi $\mathbf{94.7\%}$**.

### Peningkatan Akurasi Keluaran DC-DC

| Kondisi | Output Voltage ($V_{OUT}$) | Deviasi dari 5 V (Ideal) | Overall Loop Offset |
| :--- | :--- | :--- | :--- |
| **Sebelum Kalibrasi** | 4.86 V | 140 mV | **2.8%** |
| **Setelah Kalibrasi** | 4.99 V | 10 mV | **0.2%** |

**Analisis:** Koreksi *mismatch* ADC melalui kalibrasi berbasis *code-search* secara langsung mengoreksi kesalahan pada *DC-DC loop*. **Loop offset** berkurang 14 kali lipat, dari $2.8\%$ menjadi $\mathbf{0.2\%}$. Ini menunjukkan bahwa *mismatch* ADC adalah sumber utama ketidakakuratan tegangan keluaran sistem.

## 5. Kesimpulan

Paper ini berhasil menyajikan dan memvalidasi **Teknik Kalibrasi Akurasi Berbasis Code-Search** yang inovatif untuk *delay line based ADC* dalam konverter DC-DC digital. Teknik ini secara efektif mengatasi masalah *mismatch* internal *chip* dan variasi proses. Implementasi *chip* CMOS $\mathbf{0.18~\mu m}$ menunjukkan bahwa metode ini meningkatkan akurasi kuantisasi ADC menjadi $\mathbf{94.7\%}$ dan mengurangi *overall DC-DC loop offset* dari $2.8\%$ menjadi hanya $\mathbf{0.2\%}$.

::: info Dampak Praktis
Teknik kalibrasi yang sepenuhnya otomatis ini adalah solusi yang efisien dan dapat direplikasi untuk menjamin presisi tinggi pada sistem konverter DC-DC digital. Hal ini sangat penting untuk pasokan daya perangkat elektronik modern yang sensitif terhadap deviasi tegangan, memastikan keandalan sistem daya digital di lingkungan produksi yang menghadapi variasi proses.
:::