CPSDVR_MAX,VAR_0
CPSDVR_MIN,VAR_1
DMA_TRANSFER,VAR_2
EINVAL,VAR_3
ENOMEM,VAR_4
ENOTSUPP,VAR_5
GFP_KERNEL,VAR_6
LOOPBACK_DISABLED,VAR_7
LOOPBACK_ENABLED,VAR_8
READING_U16,VAR_9
READING_U32,VAR_10
READING_U8,VAR_11
SPI_CPHA,VAR_12
SPI_CPOL,VAR_13
SPI_LOOP,VAR_14
SPI_LSB_FIRST,VAR_15
SSP_CLK_FIRST_EDGE,VAR_16
SSP_CLK_POL_IDLE_HIGH,VAR_17
SSP_CLK_POL_IDLE_LOW,VAR_18
SSP_CLK_SECOND_EDGE,VAR_19
SSP_CR0_MASK_CSS_ST,VAR_20
SSP_CR0_MASK_DSS,VAR_21
SSP_CR0_MASK_DSS_ST,VAR_22
SSP_CR0_MASK_FRF,VAR_23
SSP_CR0_MASK_FRF_ST,VAR_24
SSP_CR0_MASK_HALFDUP_ST,VAR_25
SSP_CR0_MASK_SCR,VAR_26
SSP_CR0_MASK_SPH,VAR_27
SSP_CR0_MASK_SPO,VAR_28
SSP_CR1_MASK_FBCLKDEL_ST,VAR_29
SSP_CR1_MASK_LBM,VAR_30
SSP_CR1_MASK_MS,VAR_31
SSP_CR1_MASK_MWAIT_ST,VAR_32
SSP_CR1_MASK_RENDN_ST,VAR_33
SSP_CR1_MASK_RXIFLSEL_ST,VAR_34
SSP_CR1_MASK_SOD,VAR_35
SSP_CR1_MASK_SSE,VAR_36
SSP_CR1_MASK_TENDN_ST,VAR_37
SSP_CR1_MASK_TXIFLSEL_ST,VAR_38
SSP_DISABLED,VAR_39
SSP_DMACR_MASK_RXDMAE,VAR_40
SSP_DMACR_MASK_TXDMAE,VAR_41
SSP_DMA_DISABLED,VAR_42
SSP_DMA_ENABLED,VAR_43
SSP_MASTER,VAR_44
SSP_RX_LSB,VAR_45
SSP_RX_MSB,VAR_46
SSP_TX_LSB,VAR_47
SSP_TX_MSB,VAR_48
SSP_WRITE_BITS,FUNC_0
WRITING_U16,VAR_49
WRITING_U32,VAR_50
WRITING_U8,VAR_51
calculate_effective_freq,FUNC_1
dev_dbg,FUNC_2
dev_err,FUNC_3
dev_warn,FUNC_4
gpio_is_valid,FUNC_5
kfree,FUNC_6
kzalloc,FUNC_7
memcpy,FUNC_8
null_cs_control,VAR_52
of_property_read_u32,FUNC_9
pl022_default_chip_info,VAR_53
spi_get_ctldata,FUNC_10
spi_master_get_devdata,FUNC_11
spi_set_ctldata,FUNC_12
verify_controller_parameters,FUNC_13
pl022_setup,FUNC_14
spi,VAR_54
chip_info,VAR_55
chip_info_dt,VAR_56
chip,VAR_57
clk_freq,VAR_58
status,VAR_59
pl022,VAR_60
bits,VAR_61
tmp,VAR_62
np,VAR_63
etx,VAR_64
