# ALU
Proiectul constă în dezvoltarea unei componente hardware de tip ALU (Unitate Aritmetică Logică), implementată în limbajul de descriere hardware Verilog.
Componenta este specializată pentru realizarea operației de adunare între două operanzi binari, având scopul de a fi integrată în cadrul unei arhitecturi digitale mai complexe, cum ar fi un procesor sau un sistem digital personalizat.

Modulul Verilog descrie comportamentul funcțional al sumatorului, având în vedere semnalizarea stărilor relevante precum transportul (carry) și semnalele de overflow, în conformitate cu logica binară standard. Implementarea urmărește respectarea principiilor de eficiență structurală, modularitate și compatibilitate cu simularea și sinteza pe platforme FPGA sau ASIC.
