library IEEE;
use IEEE.std_logic_ll64.all;

entity ejercicio is
    port(
       A,B: IN std_logic;
       C: out std_logic
);
end ejercicio;
architecture estilofuncional of ejercicio is
begin 
process(A,B)-- es sensible cuando se tiene una variacion de estas se√±ales a y b
begin
if A = 1 or B= 1 or C=1 then
C <= '1';
else C<='0';
end if;
end process;
end estilofuncional;
