Codifica del testo
- si usa l'Ascii (American Standard Code for Information Interchange)
- usa 7 bit, l'extendend usa anche il bit più significativo, quindi 8 bit
NB: 0x denota l'utilizzo di codifica esadecimale
- nel ex-ASCII, ci sono vari tipi in base al tipo di lettere usate (8859-1 - caratteri europa occidentale, 8859-5 - cirillico,...)
 - problema di condivisione 
per ulteriori caratteri si utilizza l'unicode o UTF, nelle vari versioni utf 32,16,8. l'UTF-8 è compatibile con ASCII

reti logiche
- nei circuiti elettronici, i transistor hanno 2 livelli: uno alto per 1 e uno basso per 0
- le reti logiche sono circuiti che dati valori logici in entrata, ne forniscono altri un uscita
 - possono essere combinatorie, cioé senza memoria e l'uscita dipende solo dal valore in ingresso
 - possono essere sequenziali, cioé hanno memoria e l'uscita dipende anche dai precedenti ingressi
- tabella di verità, espone gli uotput di tutte le combinazioni di input

Algebra di Boole
- gli operatori di base sono l'AND (.), l'OR (+) e il NOT (_)
-proprietà
 - A+0=A, A.1=A (identità)
 - A+1=1, A.0=0 (zero e uno)
 - A+_A=1, A._A=0 (inversa)
 - A+B=B+A, A.B=B.A (commutativa)
 - A+(B+C)=(A+B)+C, A.(B.C)=(A.B).C (associativa)
 - A.(B+C)=(A.B)+(A.C), A+(B.C)=(A+B).(A+C) (distributiva)

 - _A.B_=_A+_B
 - _A+B_=_A._B
- queste ultime due regole introducono il NAND (NOT AND) e il NOR (NOT OR)

- simboli. AND D, OR D>, NOT >° oppure °

PLA (Programmable Logic Array)
- questa struttura è formata da un barriera di AND (mintermini) e una barriera di OR
- le funzione logiche hanno un costo rappresentato dal numero di porte e ingressi nella rete. Esistono vari metodi per ridurre il costo, questi sono di tipo sistematico o grafico e si riuniscono sotto la "sintesi logica" 

Reti sequenziali
- generalmente discutiamo di reti logiche dove in un istante viene dato un output, e nell'istante successivo quell'output fa parte dei parametri in input
- l'elemento base di memoria è chiamato latch, ed è composto da due porte NOR
- dato che i segnali richiedono tempo per propagarsi, questo può causare errori, allora si utilizza il clock per temporizzare le azioni. I latch temporizzati vengono chiamati gated latch
- per controllare le i gated latch, si aggiunge 2 AND sugli ingressi di set e reset 
- per risolvere il doppio 1 nei latch S-R si usufruisce dei latch-D e flip flop
- Il latch-D riceve S e R da un unica variabile messa in NOT su R
- il flip-flop usufruisce di due latch e della negazione del clock, andando a separare nel tempo gli input

- questi elementi di memorizzazione servono per strutturare i registri, cioé una serie di latch in grado di memorizzare una word di dati. Il loro funzionamento avviene al fronte in salita del clock.
- questi funzionamenti in base al clock vengono definiti come edge triggered, e offrono il vantaggio di rimuovere le situazioni di corse.
