// Seed: 1647787380
`define pp_3 0
`define pp_4 0
`define pp_5 0
`define pp_6 0
`define pp_7 0
`define pp_8 (  pp_9  )  0
`define pp_10 0
`define pp_11 0
`define pp_12 0
`define pp_13 0
`define pp_14 0
`define pp_15 0
`define pp_16 0
`define pp_17 0
`define pp_18 0
`define pp_19 0
`define pp_20 0
`define pp_21 0
`define pp_22 0
`define pp_23 0
`define pp_24 0
`define pp_25 (  pp_26  ,  pp_27  ,  pp_28  ,  pp_29  ,  pp_30  ,  pp_31  ,  pp_32  )  0
`define pp_33 0
`define pp_34 0
`define pp_35 0
`define pp_36 0
module module_0 (
    id_1,
    id_2,
    id_3
);
  output id_3;
  inout id_2;
  input id_1;
  always @(posedge id_1) #1;
  assign id_3[1] = id_1;
  tri   id_3;
  logic id_5;
  defparam id_6.id_7 = 1;
endmodule
`define pp_37 0
`define pp_38 0
`default_nettype wire `timescale 1ps / 1ps `timescale 1ps / 1ps
module module_1 (
    id_1,
    id_2,
    id_3
);
  input id_3;
  output id_2;
  inout id_1;
  timeprecision 1ps;
endmodule
