# Proyecto ADC en FPGA ‚Äì Basys-3  
**Universidad Nacional de C√≥rdoba ‚Äì Electr√≥nica Digital I**

## üß† Descripci√≥n

Este proyecto implementa un sistema de adquisici√≥n, almacenamiento y salida de se√±ales utilizando un **ADC interno** de la **FPGA Artix-7** de la placa **Basys-3**, en el entorno de desarrollo **Vivado**.

Forma parte de un trabajo pr√°ctico para la materia **Electr√≥nica Digital I** (Facultad de Ciencias Exactas, F√≠sicas y Naturales ‚Äì UNC), dentro del tema:  
**"Sistemas de muestreo y almacenamiento con ADC, memoria RAM y DAC."**

## ‚öôÔ∏è Funcionalidad general

El sistema dise√±ado permite:

- Leer se√±ales anal√≥gicas mediante el **XADC** interno de la FPGA.
- Almacenar los valores digitalizados en una **memoria RAM interna**.
- Reproducir los valores almacenados a trav√©s de un **DAC digital** (simulado o externo).
- Visualizar informaci√≥n en **display de 7 segmentos** y/o **LEDs** seg√∫n configuraci√≥n.

## üß© Estructura del dise√±o

- `xadc_interface.vhd`: M√≥dulo que configura y gestiona la lectura del ADC interno.
- `ram_module.vhd`: Memoria RAM de escritura/lectura s√≠ncrona.
- `control_logic.vhd`: FSM o l√≥gica de control que sincroniza muestreo y lectura.
- `top.vhd`: Archivo top-level que interconecta todos los bloques.
- `constraints.xdc`: Asignaci√≥n de pines a la placa Basys-3.
- `sim/`: Carpeta con testbenches y simulaciones.

> ‚ö†Ô∏è Algunos nombres pueden variar seg√∫n tu implementaci√≥n. Pod√©s ajustar esta secci√≥n seg√∫n tu organizaci√≥n.

## üì¶ Requisitos

- **Vivado Design Suite** (versi√≥n recomendada: 2020.2 o superior)
- **Placa Digilent Basys-3** (Artix-7)
- Se√±al anal√≥gica de entrada en el pin **Vauxp / Vauxn** (usado por el XADC)

## üöÄ C√≥mo usar el proyecto

1. Clon√° el repositorio:

   ```bash
   git clone https://github.com/tu-usuario/nombre-del-repo.git
   cd nombre-del-repo

2. Abr√≠ Vivado y cre√° un nuevo proyecto vac√≠o.

3. A√±ad√≠ los archivos VHDL del repositorio.

4. Asign√° el archivo de restricciones (.xdc) para la Basys-3.

5. Sintetiz√°, implement√° y gener√° el bitstream.

6. Sub√≠ el bitstream a la FPGA.

## üìö Cr√©ditos
Trabajo pr√°ctico realizado por estudiantes de la c√°tedra Electr√≥nica Digital I, Facultad de Ciencias Exactas, F√≠sicas y Naturales (UNC).


