0.7
2020.2
Nov 18 2020
09:47:47
C:/Xilinx/Vivado/FPGA_PID/XADC_to_display.sim/sim_1/behav/xsim/glbl.v,1605673889,verilog,,,,glbl,,,,,,,,
C:/Xilinx/Vivado/FPGA_PID/XADC_to_display.srcs/sim_1/new/Phase_Accumulator_Control_tb.v,1610296265,verilog,,,,Phase_Accumulator_Control_tb,,,,,,,,
C:/Xilinx/Vivado/FPGA_PID/XADC_to_display.srcs/sources_1/new/Phase_Accumulator_Control.v,1609842264,verilog,,C:/Xilinx/Vivado/FPGA_PID/XADC_to_display.srcs/sim_1/new/Phase_Accumulator_Control_tb.v,,Phase_Accumulator_Control,,,,,,,,
