TimeQuest Timing Analyzer report for EP3C16F484C6N_Cyclone_3
Sat Nov 08 08:15:33 2025
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Hold: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Slow Corner Signal Integrity Metrics
 55. Fast Corner Signal Integrity Metrics
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; EP3C16F484C6N_Cyclone_3                            ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 385.06 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -1.597 ; -33.759            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.347 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -32.000                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                       ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -1.597 ; refresh_counter[8]  ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.530      ;
; -1.597 ; refresh_counter[8]  ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.530      ;
; -1.597 ; refresh_counter[8]  ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.530      ;
; -1.597 ; refresh_counter[8]  ; refresh_counter[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.530      ;
; -1.597 ; refresh_counter[8]  ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.530      ;
; -1.597 ; refresh_counter[8]  ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.530      ;
; -1.597 ; refresh_counter[8]  ; refresh_counter[6]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.530      ;
; -1.597 ; refresh_counter[8]  ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.530      ;
; -1.597 ; refresh_counter[8]  ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.530      ;
; -1.597 ; refresh_counter[8]  ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.530      ;
; -1.597 ; refresh_counter[8]  ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.530      ;
; -1.593 ; refresh_counter[11] ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.526      ;
; -1.593 ; refresh_counter[11] ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.526      ;
; -1.593 ; refresh_counter[11] ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.526      ;
; -1.593 ; refresh_counter[11] ; refresh_counter[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.526      ;
; -1.593 ; refresh_counter[11] ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.526      ;
; -1.593 ; refresh_counter[11] ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.526      ;
; -1.593 ; refresh_counter[11] ; refresh_counter[6]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.526      ;
; -1.593 ; refresh_counter[11] ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.526      ;
; -1.593 ; refresh_counter[11] ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.526      ;
; -1.593 ; refresh_counter[11] ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.526      ;
; -1.593 ; refresh_counter[11] ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.526      ;
; -1.585 ; refresh_counter[10] ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.518      ;
; -1.585 ; refresh_counter[10] ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.518      ;
; -1.585 ; refresh_counter[10] ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.518      ;
; -1.585 ; refresh_counter[10] ; refresh_counter[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.518      ;
; -1.585 ; refresh_counter[10] ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.518      ;
; -1.585 ; refresh_counter[10] ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.518      ;
; -1.585 ; refresh_counter[10] ; refresh_counter[6]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.518      ;
; -1.585 ; refresh_counter[10] ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.518      ;
; -1.585 ; refresh_counter[10] ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.518      ;
; -1.585 ; refresh_counter[10] ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.518      ;
; -1.585 ; refresh_counter[10] ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.518      ;
; -1.520 ; refresh_counter[3]  ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.453      ;
; -1.520 ; refresh_counter[3]  ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.453      ;
; -1.520 ; refresh_counter[3]  ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.453      ;
; -1.520 ; refresh_counter[3]  ; refresh_counter[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.453      ;
; -1.520 ; refresh_counter[3]  ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.453      ;
; -1.520 ; refresh_counter[3]  ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.453      ;
; -1.520 ; refresh_counter[3]  ; refresh_counter[6]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.453      ;
; -1.520 ; refresh_counter[3]  ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.453      ;
; -1.520 ; refresh_counter[3]  ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.453      ;
; -1.520 ; refresh_counter[3]  ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.453      ;
; -1.520 ; refresh_counter[3]  ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.453      ;
; -1.482 ; refresh_counter[5]  ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.428     ; 2.049      ;
; -1.482 ; refresh_counter[5]  ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.428     ; 2.049      ;
; -1.482 ; refresh_counter[5]  ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.428     ; 2.049      ;
; -1.482 ; refresh_counter[5]  ; refresh_counter[2]  ; clk          ; clk         ; 1.000        ; -0.428     ; 2.049      ;
; -1.482 ; refresh_counter[5]  ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.428     ; 2.049      ;
; -1.482 ; refresh_counter[5]  ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.428     ; 2.049      ;
; -1.482 ; refresh_counter[5]  ; refresh_counter[6]  ; clk          ; clk         ; 1.000        ; -0.428     ; 2.049      ;
; -1.482 ; refresh_counter[5]  ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.428     ; 2.049      ;
; -1.482 ; refresh_counter[5]  ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.428     ; 2.049      ;
; -1.482 ; refresh_counter[5]  ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.428     ; 2.049      ;
; -1.482 ; refresh_counter[5]  ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.428     ; 2.049      ;
; -1.454 ; refresh_counter[1]  ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.387      ;
; -1.454 ; refresh_counter[1]  ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.387      ;
; -1.454 ; refresh_counter[1]  ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.387      ;
; -1.454 ; refresh_counter[1]  ; refresh_counter[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.387      ;
; -1.454 ; refresh_counter[1]  ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.387      ;
; -1.454 ; refresh_counter[1]  ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.387      ;
; -1.454 ; refresh_counter[1]  ; refresh_counter[6]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.387      ;
; -1.454 ; refresh_counter[1]  ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.387      ;
; -1.454 ; refresh_counter[1]  ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.387      ;
; -1.454 ; refresh_counter[1]  ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.387      ;
; -1.454 ; refresh_counter[1]  ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.387      ;
; -1.430 ; refresh_counter[4]  ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.363      ;
; -1.430 ; refresh_counter[4]  ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.363      ;
; -1.430 ; refresh_counter[4]  ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.363      ;
; -1.430 ; refresh_counter[4]  ; refresh_counter[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.363      ;
; -1.430 ; refresh_counter[4]  ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.363      ;
; -1.430 ; refresh_counter[4]  ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.363      ;
; -1.430 ; refresh_counter[4]  ; refresh_counter[6]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.363      ;
; -1.430 ; refresh_counter[4]  ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.363      ;
; -1.430 ; refresh_counter[4]  ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.363      ;
; -1.430 ; refresh_counter[4]  ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.363      ;
; -1.430 ; refresh_counter[4]  ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.363      ;
; -1.391 ; refresh_counter[7]  ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.324      ;
; -1.391 ; refresh_counter[7]  ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.324      ;
; -1.391 ; refresh_counter[7]  ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.324      ;
; -1.391 ; refresh_counter[7]  ; refresh_counter[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.324      ;
; -1.391 ; refresh_counter[7]  ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.324      ;
; -1.391 ; refresh_counter[7]  ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.324      ;
; -1.391 ; refresh_counter[7]  ; refresh_counter[6]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.324      ;
; -1.391 ; refresh_counter[7]  ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.324      ;
; -1.391 ; refresh_counter[7]  ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.324      ;
; -1.391 ; refresh_counter[7]  ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.324      ;
; -1.391 ; refresh_counter[7]  ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.324      ;
; -1.344 ; refresh_counter[0]  ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.277      ;
; -1.344 ; refresh_counter[0]  ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.277      ;
; -1.344 ; refresh_counter[0]  ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.277      ;
; -1.344 ; refresh_counter[0]  ; refresh_counter[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.277      ;
; -1.344 ; refresh_counter[0]  ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.277      ;
; -1.344 ; refresh_counter[0]  ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.277      ;
; -1.344 ; refresh_counter[0]  ; refresh_counter[6]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.277      ;
; -1.344 ; refresh_counter[0]  ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.277      ;
; -1.344 ; refresh_counter[0]  ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.277      ;
; -1.344 ; refresh_counter[0]  ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.277      ;
; -1.344 ; refresh_counter[0]  ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.277      ;
; -1.299 ; refresh_counter[9]  ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.232      ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                       ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.347 ; blanking            ; blanking            ; clk          ; clk         ; 0.000        ; 0.076      ; 0.580      ;
; 0.358 ; digit_index[1]      ; digit_index[1]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; digit_index[0]      ; digit_index[0]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.478 ; refresh_counter[11] ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.428      ; 1.063      ;
; 0.493 ; refresh_counter[4]  ; refresh_counter[5]  ; clk          ; clk         ; 0.000        ; 0.428      ; 1.078      ;
; 0.497 ; refresh_counter[10] ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.428      ; 1.082      ;
; 0.544 ; refresh_counter[13] ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.076      ; 0.777      ;
; 0.548 ; refresh_counter[12] ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.076      ; 0.781      ;
; 0.558 ; refresh_counter[5]  ; refresh_counter[5]  ; clk          ; clk         ; 0.000        ; 0.076      ; 0.791      ;
; 0.569 ; refresh_counter[1]  ; refresh_counter[1]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; refresh_counter[11] ; refresh_counter[11] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.788      ;
; 0.570 ; refresh_counter[9]  ; refresh_counter[9]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; refresh_counter[3]  ; refresh_counter[3]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.571 ; refresh_counter[4]  ; refresh_counter[4]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.790      ;
; 0.572 ; refresh_counter[7]  ; refresh_counter[7]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.574 ; refresh_counter[2]  ; refresh_counter[2]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; refresh_counter[6]  ; refresh_counter[6]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; refresh_counter[8]  ; refresh_counter[8]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; refresh_counter[10] ; refresh_counter[10] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.588 ; digit_index[0]      ; digit_index[1]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.807      ;
; 0.588 ; refresh_counter[11] ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.428      ; 1.173      ;
; 0.589 ; refresh_counter[3]  ; refresh_counter[5]  ; clk          ; clk         ; 0.000        ; 0.428      ; 1.174      ;
; 0.591 ; refresh_counter[9]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.428      ; 1.176      ;
; 0.592 ; refresh_counter[0]  ; refresh_counter[0]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.811      ;
; 0.607 ; refresh_counter[10] ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.428      ; 1.192      ;
; 0.607 ; refresh_counter[2]  ; refresh_counter[5]  ; clk          ; clk         ; 0.000        ; 0.428      ; 1.192      ;
; 0.609 ; refresh_counter[8]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.428      ; 1.194      ;
; 0.700 ; refresh_counter[1]  ; refresh_counter[5]  ; clk          ; clk         ; 0.000        ; 0.428      ; 1.285      ;
; 0.701 ; refresh_counter[9]  ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.428      ; 1.286      ;
; 0.702 ; refresh_counter[2]  ; blanking            ; clk          ; clk         ; 0.000        ; 0.427      ; 1.286      ;
; 0.704 ; refresh_counter[7]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.428      ; 1.289      ;
; 0.717 ; refresh_counter[0]  ; refresh_counter[5]  ; clk          ; clk         ; 0.000        ; 0.428      ; 1.302      ;
; 0.719 ; refresh_counter[8]  ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.428      ; 1.304      ;
; 0.721 ; refresh_counter[6]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.428      ; 1.306      ;
; 0.759 ; refresh_counter[0]  ; blanking            ; clk          ; clk         ; 0.000        ; 0.427      ; 1.343      ;
; 0.814 ; refresh_counter[7]  ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.428      ; 1.399      ;
; 0.831 ; refresh_counter[4]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.428      ; 1.416      ;
; 0.831 ; refresh_counter[6]  ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.428      ; 1.416      ;
; 0.835 ; refresh_counter[12] ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.076      ; 1.068      ;
; 0.839 ; digit_index[0]      ; dp_reg              ; clk          ; clk         ; 0.000        ; 0.424      ; 1.420      ;
; 0.844 ; refresh_counter[1]  ; refresh_counter[2]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.063      ;
; 0.845 ; refresh_counter[3]  ; refresh_counter[4]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.064      ;
; 0.845 ; refresh_counter[9]  ; refresh_counter[10] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.064      ;
; 0.846 ; refresh_counter[7]  ; refresh_counter[8]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.065      ;
; 0.859 ; refresh_counter[0]  ; refresh_counter[1]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.078      ;
; 0.861 ; refresh_counter[4]  ; refresh_counter[6]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.080      ;
; 0.861 ; refresh_counter[10] ; refresh_counter[11] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.080      ;
; 0.861 ; refresh_counter[8]  ; refresh_counter[9]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.080      ;
; 0.861 ; refresh_counter[2]  ; refresh_counter[3]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.080      ;
; 0.861 ; refresh_counter[6]  ; refresh_counter[7]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.080      ;
; 0.861 ; refresh_counter[0]  ; refresh_counter[2]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.080      ;
; 0.863 ; refresh_counter[2]  ; refresh_counter[4]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.082      ;
; 0.863 ; refresh_counter[8]  ; refresh_counter[10] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.082      ;
; 0.863 ; refresh_counter[6]  ; refresh_counter[8]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.082      ;
; 0.886 ; refresh_counter[1]  ; blanking            ; clk          ; clk         ; 0.000        ; 0.427      ; 1.470      ;
; 0.896 ; refresh_counter[6]  ; blanking            ; clk          ; clk         ; 0.000        ; 0.427      ; 1.480      ;
; 0.902 ; digit_index[0]      ; seg_reg[0]          ; clk          ; clk         ; 0.000        ; 0.062      ; 1.121      ;
; 0.902 ; digit_index[0]      ; seg_reg[1]          ; clk          ; clk         ; 0.000        ; 0.062      ; 1.121      ;
; 0.902 ; digit_index[0]      ; seg_reg[6]          ; clk          ; clk         ; 0.000        ; 0.062      ; 1.121      ;
; 0.904 ; digit_index[0]      ; seg_reg[3]          ; clk          ; clk         ; 0.000        ; 0.062      ; 1.123      ;
; 0.905 ; digit_index[0]      ; seg_reg[2]          ; clk          ; clk         ; 0.000        ; 0.062      ; 1.124      ;
; 0.905 ; digit_index[0]      ; seg_reg[5]          ; clk          ; clk         ; 0.000        ; 0.062      ; 1.124      ;
; 0.910 ; digit_index[0]      ; seg_reg[4]          ; clk          ; clk         ; 0.000        ; 0.062      ; 1.129      ;
; 0.927 ; refresh_counter[3]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.428      ; 1.512      ;
; 0.941 ; refresh_counter[4]  ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.428      ; 1.526      ;
; 0.945 ; refresh_counter[2]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.428      ; 1.530      ;
; 0.954 ; refresh_counter[1]  ; refresh_counter[3]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.173      ;
; 0.955 ; refresh_counter[9]  ; refresh_counter[11] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.174      ;
; 0.956 ; refresh_counter[7]  ; refresh_counter[9]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.175      ;
; 0.956 ; refresh_counter[1]  ; refresh_counter[4]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.175      ;
; 0.957 ; refresh_counter[3]  ; refresh_counter[6]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.176      ;
; 0.958 ; refresh_counter[7]  ; refresh_counter[10] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.177      ;
; 0.971 ; refresh_counter[4]  ; refresh_counter[7]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.190      ;
; 0.971 ; refresh_counter[0]  ; refresh_counter[3]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.190      ;
; 0.972 ; blanking            ; dig_en_reg[3]       ; clk          ; clk         ; 0.000        ; -0.290     ; 0.839      ;
; 0.973 ; refresh_counter[4]  ; refresh_counter[8]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.192      ;
; 0.973 ; refresh_counter[8]  ; refresh_counter[11] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.192      ;
; 0.973 ; refresh_counter[6]  ; refresh_counter[9]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.192      ;
; 0.973 ; refresh_counter[0]  ; refresh_counter[4]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.192      ;
; 0.975 ; blanking            ; dig_en_reg[1]       ; clk          ; clk         ; 0.000        ; -0.290     ; 0.842      ;
; 0.975 ; refresh_counter[2]  ; refresh_counter[6]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.194      ;
; 0.975 ; refresh_counter[6]  ; refresh_counter[10] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.194      ;
; 0.991 ; refresh_counter[3]  ; blanking            ; clk          ; clk         ; 0.000        ; 0.427      ; 1.575      ;
; 1.000 ; refresh_counter[7]  ; blanking            ; clk          ; clk         ; 0.000        ; 0.427      ; 1.584      ;
; 1.012 ; blanking            ; dig_en_reg[2]       ; clk          ; clk         ; 0.000        ; -0.290     ; 0.879      ;
; 1.012 ; digit_index[0]      ; dig_en_reg[2]       ; clk          ; clk         ; 0.000        ; 0.058      ; 1.227      ;
; 1.013 ; digit_index[0]      ; dig_en_reg[3]       ; clk          ; clk         ; 0.000        ; 0.058      ; 1.228      ;
; 1.013 ; digit_index[0]      ; dig_en_reg[0]       ; clk          ; clk         ; 0.000        ; 0.058      ; 1.228      ;
; 1.014 ; digit_index[0]      ; dig_en_reg[1]       ; clk          ; clk         ; 0.000        ; 0.058      ; 1.229      ;
; 1.032 ; blanking            ; dig_en_reg[0]       ; clk          ; clk         ; 0.000        ; -0.290     ; 0.899      ;
; 1.033 ; refresh_counter[4]  ; blanking            ; clk          ; clk         ; 0.000        ; 0.427      ; 1.617      ;
; 1.037 ; refresh_counter[3]  ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.428      ; 1.622      ;
; 1.038 ; refresh_counter[1]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.428      ; 1.623      ;
; 1.055 ; refresh_counter[2]  ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.428      ; 1.640      ;
; 1.055 ; refresh_counter[0]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.428      ; 1.640      ;
; 1.067 ; refresh_counter[3]  ; refresh_counter[7]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.286      ;
; 1.068 ; refresh_counter[7]  ; refresh_counter[11] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.287      ;
; 1.068 ; refresh_counter[1]  ; refresh_counter[6]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.287      ;
; 1.069 ; refresh_counter[3]  ; refresh_counter[8]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.288      ;
; 1.083 ; refresh_counter[4]  ; refresh_counter[9]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.302      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; blanking                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dig_en_reg[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dig_en_reg[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dig_en_reg[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dig_en_reg[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; digit_index[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; digit_index[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dp_reg                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; seg_reg[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; seg_reg[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; seg_reg[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; seg_reg[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; seg_reg[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; seg_reg[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; seg_reg[6]                ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; blanking                  ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dp_reg                    ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[12]       ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[13]       ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[5]        ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dig_en_reg[0]             ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dig_en_reg[1]             ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dig_en_reg[2]             ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dig_en_reg[3]             ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[0]                ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[1]                ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[2]                ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[3]                ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[4]                ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[5]                ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[6]                ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; digit_index[0]            ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; digit_index[1]            ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[0]        ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[10]       ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[11]       ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[1]        ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[2]        ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[3]        ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[4]        ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[6]        ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[7]        ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[8]        ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[9]        ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; blanking|clk              ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dp_reg|clk                ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[12]|clk   ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[13]|clk   ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[5]|clk    ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[0]|clk    ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[10]|clk   ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[11]|clk   ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[1]|clk    ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[2]|clk    ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[3]|clk    ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[4]|clk    ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[6]|clk    ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[7]|clk    ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[8]|clk    ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[9]|clk    ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[0]|clk            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[1]|clk            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[2]|clk            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[3]|clk            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[4]|clk            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[5]|clk            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[6]|clk            ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dig_en_reg[0]|clk         ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dig_en_reg[1]|clk         ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dig_en_reg[2]|clk         ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dig_en_reg[3]|clk         ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; digit_index[0]|clk        ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; digit_index[1]|clk        ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dig_en_reg[0]             ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dig_en_reg[1]             ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dig_en_reg[2]             ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dig_en_reg[3]             ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; digit_index[0]            ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; digit_index[1]            ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; refresh_counter[0]        ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; refresh_counter[10]       ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; refresh_counter[11]       ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; digits[*]   ; clk        ; 2.789 ; 3.308 ; Rise       ; clk             ;
;  digits[0]  ; clk        ; 2.697 ; 3.158 ; Rise       ; clk             ;
;  digits[1]  ; clk        ; 2.775 ; 3.308 ; Rise       ; clk             ;
;  digits[2]  ; clk        ; 2.789 ; 3.214 ; Rise       ; clk             ;
;  digits[3]  ; clk        ; 2.672 ; 3.121 ; Rise       ; clk             ;
;  digits[4]  ; clk        ; 2.701 ; 3.143 ; Rise       ; clk             ;
;  digits[5]  ; clk        ; 2.317 ; 2.766 ; Rise       ; clk             ;
;  digits[6]  ; clk        ; 2.335 ; 2.788 ; Rise       ; clk             ;
;  digits[7]  ; clk        ; 2.639 ; 3.094 ; Rise       ; clk             ;
;  digits[8]  ; clk        ; 2.289 ; 2.802 ; Rise       ; clk             ;
;  digits[9]  ; clk        ; 2.366 ; 2.862 ; Rise       ; clk             ;
;  digits[10] ; clk        ; 2.272 ; 2.745 ; Rise       ; clk             ;
;  digits[11] ; clk        ; 2.133 ; 2.654 ; Rise       ; clk             ;
;  digits[12] ; clk        ; 2.478 ; 2.939 ; Rise       ; clk             ;
;  digits[13] ; clk        ; 1.871 ; 2.326 ; Rise       ; clk             ;
;  digits[14] ; clk        ; 2.181 ; 2.694 ; Rise       ; clk             ;
;  digits[15] ; clk        ; 2.054 ; 2.536 ; Rise       ; clk             ;
; dp_in[*]    ; clk        ; 1.636 ; 2.120 ; Rise       ; clk             ;
;  dp_in[0]   ; clk        ; 1.636 ; 2.120 ; Rise       ; clk             ;
;  dp_in[1]   ; clk        ; 0.910 ; 1.326 ; Rise       ; clk             ;
;  dp_in[2]   ; clk        ; 1.589 ; 2.079 ; Rise       ; clk             ;
;  dp_in[3]   ; clk        ; 1.143 ; 1.620 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; digits[*]   ; clk        ; -1.459 ; -1.886 ; Rise       ; clk             ;
;  digits[0]  ; clk        ; -2.129 ; -2.585 ; Rise       ; clk             ;
;  digits[1]  ; clk        ; -2.318 ; -2.807 ; Rise       ; clk             ;
;  digits[2]  ; clk        ; -2.277 ; -2.685 ; Rise       ; clk             ;
;  digits[3]  ; clk        ; -2.100 ; -2.539 ; Rise       ; clk             ;
;  digits[4]  ; clk        ; -2.137 ; -2.564 ; Rise       ; clk             ;
;  digits[5]  ; clk        ; -1.884 ; -2.311 ; Rise       ; clk             ;
;  digits[6]  ; clk        ; -1.852 ; -2.304 ; Rise       ; clk             ;
;  digits[7]  ; clk        ; -2.068 ; -2.506 ; Rise       ; clk             ;
;  digits[8]  ; clk        ; -1.777 ; -2.291 ; Rise       ; clk             ;
;  digits[9]  ; clk        ; -1.912 ; -2.359 ; Rise       ; clk             ;
;  digits[10] ; clk        ; -1.846 ; -2.282 ; Rise       ; clk             ;
;  digits[11] ; clk        ; -1.626 ; -2.127 ; Rise       ; clk             ;
;  digits[12] ; clk        ; -1.971 ; -2.442 ; Rise       ; clk             ;
;  digits[13] ; clk        ; -1.459 ; -1.886 ; Rise       ; clk             ;
;  digits[14] ; clk        ; -1.757 ; -2.231 ; Rise       ; clk             ;
;  digits[15] ; clk        ; -1.563 ; -2.033 ; Rise       ; clk             ;
; dp_in[*]    ; clk        ; -0.533 ; -0.930 ; Rise       ; clk             ;
;  dp_in[0]   ; clk        ; -1.210 ; -1.646 ; Rise       ; clk             ;
;  dp_in[1]   ; clk        ; -0.533 ; -0.930 ; Rise       ; clk             ;
;  dp_in[2]   ; clk        ; -1.163 ; -1.598 ; Rise       ; clk             ;
;  dp_in[3]   ; clk        ; -0.719 ; -1.173 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; dig_en[*]  ; clk        ; 5.317 ; 5.307 ; Rise       ; clk             ;
;  dig_en[0] ; clk        ; 5.298 ; 5.286 ; Rise       ; clk             ;
;  dig_en[1] ; clk        ; 5.316 ; 5.306 ; Rise       ; clk             ;
;  dig_en[2] ; clk        ; 5.290 ; 5.278 ; Rise       ; clk             ;
;  dig_en[3] ; clk        ; 5.317 ; 5.307 ; Rise       ; clk             ;
; dp         ; clk        ; 7.080 ; 7.006 ; Rise       ; clk             ;
; seg[*]     ; clk        ; 6.053 ; 6.015 ; Rise       ; clk             ;
;  seg[0]    ; clk        ; 5.682 ; 5.682 ; Rise       ; clk             ;
;  seg[1]    ; clk        ; 5.769 ; 5.777 ; Rise       ; clk             ;
;  seg[2]    ; clk        ; 5.714 ; 5.737 ; Rise       ; clk             ;
;  seg[3]    ; clk        ; 6.053 ; 6.015 ; Rise       ; clk             ;
;  seg[4]    ; clk        ; 5.567 ; 5.558 ; Rise       ; clk             ;
;  seg[5]    ; clk        ; 5.572 ; 5.589 ; Rise       ; clk             ;
;  seg[6]    ; clk        ; 5.475 ; 5.494 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; dig_en[*]  ; clk        ; 5.181 ; 5.171 ; Rise       ; clk             ;
;  dig_en[0] ; clk        ; 5.188 ; 5.179 ; Rise       ; clk             ;
;  dig_en[1] ; clk        ; 5.206 ; 5.198 ; Rise       ; clk             ;
;  dig_en[2] ; clk        ; 5.181 ; 5.171 ; Rise       ; clk             ;
;  dig_en[3] ; clk        ; 5.207 ; 5.199 ; Rise       ; clk             ;
; dp         ; clk        ; 6.898 ; 6.829 ; Rise       ; clk             ;
; seg[*]     ; clk        ; 5.357 ; 5.377 ; Rise       ; clk             ;
;  seg[0]    ; clk        ; 5.555 ; 5.557 ; Rise       ; clk             ;
;  seg[1]    ; clk        ; 5.640 ; 5.650 ; Rise       ; clk             ;
;  seg[2]    ; clk        ; 5.587 ; 5.611 ; Rise       ; clk             ;
;  seg[3]    ; clk        ; 5.913 ; 5.878 ; Rise       ; clk             ;
;  seg[4]    ; clk        ; 5.445 ; 5.439 ; Rise       ; clk             ;
;  seg[5]    ; clk        ; 5.451 ; 5.469 ; Rise       ; clk             ;
;  seg[6]    ; clk        ; 5.357 ; 5.377 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 424.81 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.354 ; -27.499           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.307 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -32.000                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                        ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -1.354 ; refresh_counter[8]  ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.294      ;
; -1.354 ; refresh_counter[8]  ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.294      ;
; -1.354 ; refresh_counter[8]  ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.294      ;
; -1.354 ; refresh_counter[8]  ; refresh_counter[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.294      ;
; -1.354 ; refresh_counter[8]  ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.294      ;
; -1.354 ; refresh_counter[8]  ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.294      ;
; -1.354 ; refresh_counter[8]  ; refresh_counter[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.294      ;
; -1.354 ; refresh_counter[8]  ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.294      ;
; -1.354 ; refresh_counter[8]  ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.294      ;
; -1.354 ; refresh_counter[8]  ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.294      ;
; -1.354 ; refresh_counter[8]  ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.294      ;
; -1.349 ; refresh_counter[11] ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.289      ;
; -1.349 ; refresh_counter[11] ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.289      ;
; -1.349 ; refresh_counter[11] ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.289      ;
; -1.349 ; refresh_counter[11] ; refresh_counter[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.289      ;
; -1.349 ; refresh_counter[11] ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.289      ;
; -1.349 ; refresh_counter[11] ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.289      ;
; -1.349 ; refresh_counter[11] ; refresh_counter[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.289      ;
; -1.349 ; refresh_counter[11] ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.289      ;
; -1.349 ; refresh_counter[11] ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.289      ;
; -1.349 ; refresh_counter[11] ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.289      ;
; -1.349 ; refresh_counter[11] ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.289      ;
; -1.342 ; refresh_counter[10] ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.282      ;
; -1.342 ; refresh_counter[10] ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.282      ;
; -1.342 ; refresh_counter[10] ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.282      ;
; -1.342 ; refresh_counter[10] ; refresh_counter[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.282      ;
; -1.342 ; refresh_counter[10] ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.282      ;
; -1.342 ; refresh_counter[10] ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.282      ;
; -1.342 ; refresh_counter[10] ; refresh_counter[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.282      ;
; -1.342 ; refresh_counter[10] ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.282      ;
; -1.342 ; refresh_counter[10] ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.282      ;
; -1.342 ; refresh_counter[10] ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.282      ;
; -1.342 ; refresh_counter[10] ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.282      ;
; -1.288 ; refresh_counter[3]  ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.228      ;
; -1.288 ; refresh_counter[3]  ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.228      ;
; -1.288 ; refresh_counter[3]  ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.228      ;
; -1.288 ; refresh_counter[3]  ; refresh_counter[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.228      ;
; -1.288 ; refresh_counter[3]  ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.228      ;
; -1.288 ; refresh_counter[3]  ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.228      ;
; -1.288 ; refresh_counter[3]  ; refresh_counter[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.228      ;
; -1.288 ; refresh_counter[3]  ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.228      ;
; -1.288 ; refresh_counter[3]  ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.228      ;
; -1.288 ; refresh_counter[3]  ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.228      ;
; -1.288 ; refresh_counter[3]  ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.228      ;
; -1.251 ; refresh_counter[5]  ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.382     ; 1.864      ;
; -1.251 ; refresh_counter[5]  ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.382     ; 1.864      ;
; -1.251 ; refresh_counter[5]  ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.382     ; 1.864      ;
; -1.251 ; refresh_counter[5]  ; refresh_counter[2]  ; clk          ; clk         ; 1.000        ; -0.382     ; 1.864      ;
; -1.251 ; refresh_counter[5]  ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.382     ; 1.864      ;
; -1.251 ; refresh_counter[5]  ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.382     ; 1.864      ;
; -1.251 ; refresh_counter[5]  ; refresh_counter[6]  ; clk          ; clk         ; 1.000        ; -0.382     ; 1.864      ;
; -1.251 ; refresh_counter[5]  ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.382     ; 1.864      ;
; -1.251 ; refresh_counter[5]  ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.382     ; 1.864      ;
; -1.251 ; refresh_counter[5]  ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.382     ; 1.864      ;
; -1.251 ; refresh_counter[5]  ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.382     ; 1.864      ;
; -1.209 ; refresh_counter[1]  ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.149      ;
; -1.209 ; refresh_counter[1]  ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.149      ;
; -1.209 ; refresh_counter[1]  ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.149      ;
; -1.209 ; refresh_counter[1]  ; refresh_counter[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.149      ;
; -1.209 ; refresh_counter[1]  ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.149      ;
; -1.209 ; refresh_counter[1]  ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.149      ;
; -1.209 ; refresh_counter[1]  ; refresh_counter[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.149      ;
; -1.209 ; refresh_counter[1]  ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.149      ;
; -1.209 ; refresh_counter[1]  ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.149      ;
; -1.209 ; refresh_counter[1]  ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.149      ;
; -1.209 ; refresh_counter[1]  ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.149      ;
; -1.182 ; refresh_counter[4]  ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.122      ;
; -1.182 ; refresh_counter[4]  ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.122      ;
; -1.182 ; refresh_counter[4]  ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.122      ;
; -1.182 ; refresh_counter[4]  ; refresh_counter[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.122      ;
; -1.182 ; refresh_counter[4]  ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.122      ;
; -1.182 ; refresh_counter[4]  ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.122      ;
; -1.182 ; refresh_counter[4]  ; refresh_counter[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.122      ;
; -1.182 ; refresh_counter[4]  ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.122      ;
; -1.182 ; refresh_counter[4]  ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.122      ;
; -1.182 ; refresh_counter[4]  ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.122      ;
; -1.182 ; refresh_counter[4]  ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.122      ;
; -1.148 ; refresh_counter[7]  ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.088      ;
; -1.148 ; refresh_counter[7]  ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.088      ;
; -1.148 ; refresh_counter[7]  ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.088      ;
; -1.148 ; refresh_counter[7]  ; refresh_counter[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.088      ;
; -1.148 ; refresh_counter[7]  ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.088      ;
; -1.148 ; refresh_counter[7]  ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.088      ;
; -1.148 ; refresh_counter[7]  ; refresh_counter[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.088      ;
; -1.148 ; refresh_counter[7]  ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.088      ;
; -1.148 ; refresh_counter[7]  ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.088      ;
; -1.148 ; refresh_counter[7]  ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.088      ;
; -1.148 ; refresh_counter[7]  ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.088      ;
; -1.106 ; refresh_counter[0]  ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.046      ;
; -1.106 ; refresh_counter[0]  ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.046      ;
; -1.106 ; refresh_counter[0]  ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.046      ;
; -1.106 ; refresh_counter[0]  ; refresh_counter[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.046      ;
; -1.106 ; refresh_counter[0]  ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.046      ;
; -1.106 ; refresh_counter[0]  ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.046      ;
; -1.106 ; refresh_counter[0]  ; refresh_counter[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.046      ;
; -1.106 ; refresh_counter[0]  ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.046      ;
; -1.106 ; refresh_counter[0]  ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.046      ;
; -1.106 ; refresh_counter[0]  ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.046      ;
; -1.106 ; refresh_counter[0]  ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.046      ;
; -1.092 ; refresh_counter[9]  ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.032      ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                        ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.307 ; blanking            ; blanking            ; clk          ; clk         ; 0.000        ; 0.068      ; 0.519      ;
; 0.312 ; digit_index[1]      ; digit_index[1]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; digit_index[0]      ; digit_index[0]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.428 ; refresh_counter[11] ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.382      ; 0.954      ;
; 0.435 ; refresh_counter[4]  ; refresh_counter[5]  ; clk          ; clk         ; 0.000        ; 0.382      ; 0.961      ;
; 0.445 ; refresh_counter[10] ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.382      ; 0.971      ;
; 0.487 ; refresh_counter[13] ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.068      ; 0.699      ;
; 0.491 ; refresh_counter[12] ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.068      ; 0.703      ;
; 0.502 ; refresh_counter[5]  ; refresh_counter[5]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.714      ;
; 0.511 ; refresh_counter[1]  ; refresh_counter[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; refresh_counter[11] ; refresh_counter[11] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; refresh_counter[9]  ; refresh_counter[9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; refresh_counter[3]  ; refresh_counter[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.513 ; refresh_counter[4]  ; refresh_counter[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.515 ; refresh_counter[7]  ; refresh_counter[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.516 ; refresh_counter[2]  ; refresh_counter[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; refresh_counter[10] ; refresh_counter[10] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.517 ; refresh_counter[6]  ; refresh_counter[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; refresh_counter[8]  ; refresh_counter[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; refresh_counter[11] ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.382      ; 1.043      ;
; 0.518 ; refresh_counter[3]  ; refresh_counter[5]  ; clk          ; clk         ; 0.000        ; 0.382      ; 1.044      ;
; 0.525 ; refresh_counter[9]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.382      ; 1.051      ;
; 0.526 ; digit_index[0]      ; digit_index[1]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.725      ;
; 0.531 ; refresh_counter[0]  ; refresh_counter[0]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.730      ;
; 0.534 ; refresh_counter[10] ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.382      ; 1.060      ;
; 0.534 ; refresh_counter[2]  ; refresh_counter[5]  ; clk          ; clk         ; 0.000        ; 0.382      ; 1.060      ;
; 0.542 ; refresh_counter[8]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.382      ; 1.068      ;
; 0.613 ; refresh_counter[1]  ; refresh_counter[5]  ; clk          ; clk         ; 0.000        ; 0.382      ; 1.139      ;
; 0.614 ; refresh_counter[9]  ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.382      ; 1.140      ;
; 0.625 ; refresh_counter[7]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.382      ; 1.151      ;
; 0.629 ; refresh_counter[0]  ; refresh_counter[5]  ; clk          ; clk         ; 0.000        ; 0.382      ; 1.155      ;
; 0.631 ; refresh_counter[2]  ; blanking            ; clk          ; clk         ; 0.000        ; 0.381      ; 1.156      ;
; 0.631 ; refresh_counter[8]  ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.382      ; 1.157      ;
; 0.638 ; refresh_counter[6]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.382      ; 1.164      ;
; 0.694 ; refresh_counter[0]  ; blanking            ; clk          ; clk         ; 0.000        ; 0.381      ; 1.219      ;
; 0.714 ; refresh_counter[7]  ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.382      ; 1.240      ;
; 0.727 ; refresh_counter[6]  ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.382      ; 1.253      ;
; 0.730 ; refresh_counter[4]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.382      ; 1.256      ;
; 0.740 ; refresh_counter[12] ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.068      ; 0.952      ;
; 0.755 ; refresh_counter[1]  ; refresh_counter[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.954      ;
; 0.756 ; refresh_counter[3]  ; refresh_counter[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.955      ;
; 0.756 ; refresh_counter[9]  ; refresh_counter[10] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.955      ;
; 0.760 ; refresh_counter[7]  ; refresh_counter[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.959      ;
; 0.764 ; refresh_counter[0]  ; refresh_counter[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.963      ;
; 0.765 ; refresh_counter[10] ; refresh_counter[11] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.964      ;
; 0.765 ; refresh_counter[2]  ; refresh_counter[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.964      ;
; 0.766 ; refresh_counter[8]  ; refresh_counter[9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.965      ;
; 0.766 ; refresh_counter[6]  ; refresh_counter[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.965      ;
; 0.769 ; refresh_counter[4]  ; refresh_counter[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.968      ;
; 0.771 ; refresh_counter[0]  ; refresh_counter[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.970      ;
; 0.772 ; refresh_counter[2]  ; refresh_counter[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.971      ;
; 0.773 ; refresh_counter[8]  ; refresh_counter[10] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.972      ;
; 0.773 ; refresh_counter[6]  ; refresh_counter[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.972      ;
; 0.789 ; digit_index[0]      ; dp_reg              ; clk          ; clk         ; 0.000        ; 0.378      ; 1.311      ;
; 0.812 ; refresh_counter[1]  ; blanking            ; clk          ; clk         ; 0.000        ; 0.381      ; 1.337      ;
; 0.813 ; refresh_counter[3]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.382      ; 1.339      ;
; 0.819 ; refresh_counter[4]  ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.382      ; 1.345      ;
; 0.822 ; digit_index[0]      ; seg_reg[6]          ; clk          ; clk         ; 0.000        ; 0.055      ; 1.021      ;
; 0.824 ; digit_index[0]      ; seg_reg[0]          ; clk          ; clk         ; 0.000        ; 0.055      ; 1.023      ;
; 0.825 ; digit_index[0]      ; seg_reg[1]          ; clk          ; clk         ; 0.000        ; 0.055      ; 1.024      ;
; 0.825 ; digit_index[0]      ; seg_reg[3]          ; clk          ; clk         ; 0.000        ; 0.055      ; 1.024      ;
; 0.827 ; digit_index[0]      ; seg_reg[2]          ; clk          ; clk         ; 0.000        ; 0.055      ; 1.026      ;
; 0.829 ; refresh_counter[2]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.382      ; 1.355      ;
; 0.831 ; digit_index[0]      ; seg_reg[5]          ; clk          ; clk         ; 0.000        ; 0.055      ; 1.030      ;
; 0.836 ; refresh_counter[6]  ; blanking            ; clk          ; clk         ; 0.000        ; 0.381      ; 1.361      ;
; 0.839 ; digit_index[0]      ; seg_reg[4]          ; clk          ; clk         ; 0.000        ; 0.055      ; 1.038      ;
; 0.844 ; refresh_counter[1]  ; refresh_counter[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.043      ;
; 0.845 ; refresh_counter[9]  ; refresh_counter[11] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.044      ;
; 0.849 ; refresh_counter[7]  ; refresh_counter[9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.048      ;
; 0.851 ; refresh_counter[1]  ; refresh_counter[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.050      ;
; 0.852 ; refresh_counter[3]  ; refresh_counter[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.051      ;
; 0.856 ; refresh_counter[7]  ; refresh_counter[10] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.055      ;
; 0.858 ; refresh_counter[4]  ; refresh_counter[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.057      ;
; 0.860 ; refresh_counter[0]  ; refresh_counter[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.059      ;
; 0.862 ; refresh_counter[8]  ; refresh_counter[11] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.061      ;
; 0.862 ; refresh_counter[6]  ; refresh_counter[9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.061      ;
; 0.865 ; blanking            ; dig_en_reg[3]       ; clk          ; clk         ; 0.000        ; -0.259     ; 0.750      ;
; 0.865 ; refresh_counter[4]  ; refresh_counter[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.064      ;
; 0.866 ; blanking            ; dig_en_reg[1]       ; clk          ; clk         ; 0.000        ; -0.259     ; 0.751      ;
; 0.867 ; refresh_counter[0]  ; refresh_counter[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.066      ;
; 0.868 ; refresh_counter[2]  ; refresh_counter[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.067      ;
; 0.869 ; refresh_counter[6]  ; refresh_counter[10] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.068      ;
; 0.888 ; refresh_counter[3]  ; blanking            ; clk          ; clk         ; 0.000        ; 0.381      ; 1.413      ;
; 0.901 ; blanking            ; dig_en_reg[2]       ; clk          ; clk         ; 0.000        ; -0.259     ; 0.786      ;
; 0.902 ; refresh_counter[3]  ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.382      ; 1.428      ;
; 0.908 ; refresh_counter[1]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.382      ; 1.434      ;
; 0.917 ; blanking            ; dig_en_reg[0]       ; clk          ; clk         ; 0.000        ; -0.259     ; 0.802      ;
; 0.918 ; refresh_counter[2]  ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.382      ; 1.444      ;
; 0.924 ; refresh_counter[7]  ; blanking            ; clk          ; clk         ; 0.000        ; 0.381      ; 1.449      ;
; 0.924 ; refresh_counter[0]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.382      ; 1.450      ;
; 0.936 ; digit_index[0]      ; dig_en_reg[2]       ; clk          ; clk         ; 0.000        ; 0.051      ; 1.131      ;
; 0.936 ; digit_index[0]      ; dig_en_reg[0]       ; clk          ; clk         ; 0.000        ; 0.051      ; 1.131      ;
; 0.937 ; digit_index[0]      ; dig_en_reg[3]       ; clk          ; clk         ; 0.000        ; 0.051      ; 1.132      ;
; 0.939 ; digit_index[0]      ; dig_en_reg[1]       ; clk          ; clk         ; 0.000        ; 0.051      ; 1.134      ;
; 0.941 ; refresh_counter[3]  ; refresh_counter[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.140      ;
; 0.945 ; refresh_counter[7]  ; refresh_counter[11] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.144      ;
; 0.947 ; refresh_counter[1]  ; refresh_counter[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.146      ;
; 0.948 ; refresh_counter[3]  ; refresh_counter[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.147      ;
; 0.954 ; refresh_counter[4]  ; refresh_counter[9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.153      ;
; 0.955 ; refresh_counter[4]  ; blanking            ; clk          ; clk         ; 0.000        ; 0.381      ; 1.480      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; blanking                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dig_en_reg[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dig_en_reg[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dig_en_reg[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dig_en_reg[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; digit_index[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; digit_index[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dp_reg                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; seg_reg[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; seg_reg[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; seg_reg[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; seg_reg[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; seg_reg[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; seg_reg[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; seg_reg[6]                ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; blanking                  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dp_reg                    ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[12]       ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[13]       ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[5]        ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dig_en_reg[0]             ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dig_en_reg[1]             ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dig_en_reg[2]             ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dig_en_reg[3]             ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; digit_index[0]            ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; digit_index[1]            ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[0]        ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[10]       ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[11]       ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[1]        ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[2]        ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[3]        ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[4]        ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[6]        ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[7]        ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[8]        ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[9]        ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[0]                ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[1]                ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[2]                ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[3]                ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[4]                ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[5]                ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[6]                ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; blanking|clk              ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dp_reg|clk                ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[12]|clk   ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[13]|clk   ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[5]|clk    ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dig_en_reg[0]|clk         ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dig_en_reg[1]|clk         ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dig_en_reg[2]|clk         ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dig_en_reg[3]|clk         ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; digit_index[0]|clk        ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; digit_index[1]|clk        ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[0]|clk    ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[10]|clk   ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[11]|clk   ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[1]|clk    ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[2]|clk    ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[3]|clk    ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[4]|clk    ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[6]|clk    ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[7]|clk    ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[8]|clk    ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[9]|clk    ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[0]|clk            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[1]|clk            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[2]|clk            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[3]|clk            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[4]|clk            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[5]|clk            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[6]|clk            ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dig_en_reg[0]             ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dig_en_reg[1]             ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dig_en_reg[2]             ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dig_en_reg[3]             ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; digit_index[0]            ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; digit_index[1]            ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; refresh_counter[0]        ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; refresh_counter[10]       ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; refresh_counter[11]       ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; digits[*]   ; clk        ; 2.424 ; 2.857 ; Rise       ; clk             ;
;  digits[0]  ; clk        ; 2.343 ; 2.707 ; Rise       ; clk             ;
;  digits[1]  ; clk        ; 2.424 ; 2.857 ; Rise       ; clk             ;
;  digits[2]  ; clk        ; 2.413 ; 2.753 ; Rise       ; clk             ;
;  digits[3]  ; clk        ; 2.312 ; 2.660 ; Rise       ; clk             ;
;  digits[4]  ; clk        ; 2.354 ; 2.692 ; Rise       ; clk             ;
;  digits[5]  ; clk        ; 2.006 ; 2.369 ; Rise       ; clk             ;
;  digits[6]  ; clk        ; 1.993 ; 2.377 ; Rise       ; clk             ;
;  digits[7]  ; clk        ; 2.285 ; 2.640 ; Rise       ; clk             ;
;  digits[8]  ; clk        ; 1.955 ; 2.400 ; Rise       ; clk             ;
;  digits[9]  ; clk        ; 2.030 ; 2.457 ; Rise       ; clk             ;
;  digits[10] ; clk        ; 1.957 ; 2.339 ; Rise       ; clk             ;
;  digits[11] ; clk        ; 1.807 ; 2.251 ; Rise       ; clk             ;
;  digits[12] ; clk        ; 2.144 ; 2.523 ; Rise       ; clk             ;
;  digits[13] ; clk        ; 1.599 ; 1.970 ; Rise       ; clk             ;
;  digits[14] ; clk        ; 1.867 ; 2.286 ; Rise       ; clk             ;
;  digits[15] ; clk        ; 1.747 ; 2.153 ; Rise       ; clk             ;
; dp_in[*]    ; clk        ; 1.385 ; 1.780 ; Rise       ; clk             ;
;  dp_in[0]   ; clk        ; 1.385 ; 1.780 ; Rise       ; clk             ;
;  dp_in[1]   ; clk        ; 0.733 ; 1.072 ; Rise       ; clk             ;
;  dp_in[2]   ; clk        ; 1.342 ; 1.746 ; Rise       ; clk             ;
;  dp_in[3]   ; clk        ; 0.934 ; 1.332 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; digits[*]   ; clk        ; -1.226 ; -1.579 ; Rise       ; clk             ;
;  digits[0]  ; clk        ; -1.843 ; -2.206 ; Rise       ; clk             ;
;  digits[1]  ; clk        ; -2.018 ; -2.412 ; Rise       ; clk             ;
;  digits[2]  ; clk        ; -1.967 ; -2.292 ; Rise       ; clk             ;
;  digits[3]  ; clk        ; -1.808 ; -2.152 ; Rise       ; clk             ;
;  digits[4]  ; clk        ; -1.858 ; -2.189 ; Rise       ; clk             ;
;  digits[5]  ; clk        ; -1.614 ; -1.964 ; Rise       ; clk             ;
;  digits[6]  ; clk        ; -1.574 ; -1.955 ; Rise       ; clk             ;
;  digits[7]  ; clk        ; -1.781 ; -2.127 ; Rise       ; clk             ;
;  digits[8]  ; clk        ; -1.512 ; -1.947 ; Rise       ; clk             ;
;  digits[9]  ; clk        ; -1.629 ; -2.009 ; Rise       ; clk             ;
;  digits[10] ; clk        ; -1.578 ; -1.941 ; Rise       ; clk             ;
;  digits[11] ; clk        ; -1.367 ; -1.788 ; Rise       ; clk             ;
;  digits[12] ; clk        ; -1.704 ; -2.083 ; Rise       ; clk             ;
;  digits[13] ; clk        ; -1.226 ; -1.579 ; Rise       ; clk             ;
;  digits[14] ; clk        ; -1.491 ; -1.890 ; Rise       ; clk             ;
;  digits[15] ; clk        ; -1.319 ; -1.712 ; Rise       ; clk             ;
; dp_in[*]    ; clk        ; -0.400 ; -0.726 ; Rise       ; clk             ;
;  dp_in[0]   ; clk        ; -1.002 ; -1.371 ; Rise       ; clk             ;
;  dp_in[1]   ; clk        ; -0.400 ; -0.726 ; Rise       ; clk             ;
;  dp_in[2]   ; clk        ; -0.958 ; -1.330 ; Rise       ; clk             ;
;  dp_in[3]   ; clk        ; -0.562 ; -0.938 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; dig_en[*]  ; clk        ; 5.027 ; 5.048 ; Rise       ; clk             ;
;  dig_en[0] ; clk        ; 5.007 ; 5.026 ; Rise       ; clk             ;
;  dig_en[1] ; clk        ; 5.023 ; 5.042 ; Rise       ; clk             ;
;  dig_en[2] ; clk        ; 4.999 ; 5.017 ; Rise       ; clk             ;
;  dig_en[3] ; clk        ; 5.027 ; 5.048 ; Rise       ; clk             ;
; dp         ; clk        ; 6.613 ; 6.625 ; Rise       ; clk             ;
; seg[*]     ; clk        ; 5.698 ; 5.711 ; Rise       ; clk             ;
;  seg[0]    ; clk        ; 5.347 ; 5.401 ; Rise       ; clk             ;
;  seg[1]    ; clk        ; 5.432 ; 5.487 ; Rise       ; clk             ;
;  seg[2]    ; clk        ; 5.385 ; 5.455 ; Rise       ; clk             ;
;  seg[3]    ; clk        ; 5.698 ; 5.711 ; Rise       ; clk             ;
;  seg[4]    ; clk        ; 5.254 ; 5.287 ; Rise       ; clk             ;
;  seg[5]    ; clk        ; 5.273 ; 5.315 ; Rise       ; clk             ;
;  seg[6]    ; clk        ; 5.190 ; 5.226 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; dig_en[*]  ; clk        ; 4.903 ; 4.922 ; Rise       ; clk             ;
;  dig_en[0] ; clk        ; 4.911 ; 4.931 ; Rise       ; clk             ;
;  dig_en[1] ; clk        ; 4.926 ; 4.947 ; Rise       ; clk             ;
;  dig_en[2] ; clk        ; 4.903 ; 4.922 ; Rise       ; clk             ;
;  dig_en[3] ; clk        ; 4.930 ; 4.952 ; Rise       ; clk             ;
; dp         ; clk        ; 6.452 ; 6.465 ; Rise       ; clk             ;
; seg[*]     ; clk        ; 5.086 ; 5.122 ; Rise       ; clk             ;
;  seg[0]    ; clk        ; 5.235 ; 5.289 ; Rise       ; clk             ;
;  seg[1]    ; clk        ; 5.318 ; 5.373 ; Rise       ; clk             ;
;  seg[2]    ; clk        ; 5.273 ; 5.342 ; Rise       ; clk             ;
;  seg[3]    ; clk        ; 5.574 ; 5.588 ; Rise       ; clk             ;
;  seg[4]    ; clk        ; 5.147 ; 5.180 ; Rise       ; clk             ;
;  seg[5]    ; clk        ; 5.165 ; 5.208 ; Rise       ; clk             ;
;  seg[6]    ; clk        ; 5.086 ; 5.122 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.401 ; -6.357            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.187 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -33.790                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                        ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.401 ; refresh_counter[11] ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.353      ;
; -0.401 ; refresh_counter[11] ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.353      ;
; -0.401 ; refresh_counter[11] ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.353      ;
; -0.401 ; refresh_counter[11] ; refresh_counter[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.353      ;
; -0.401 ; refresh_counter[11] ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.353      ;
; -0.401 ; refresh_counter[11] ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.353      ;
; -0.401 ; refresh_counter[11] ; refresh_counter[6]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.353      ;
; -0.401 ; refresh_counter[11] ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.353      ;
; -0.401 ; refresh_counter[11] ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.353      ;
; -0.401 ; refresh_counter[11] ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.353      ;
; -0.401 ; refresh_counter[11] ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.353      ;
; -0.395 ; refresh_counter[10] ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.347      ;
; -0.395 ; refresh_counter[8]  ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.347      ;
; -0.395 ; refresh_counter[10] ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.347      ;
; -0.395 ; refresh_counter[8]  ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.347      ;
; -0.395 ; refresh_counter[10] ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.347      ;
; -0.395 ; refresh_counter[8]  ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.347      ;
; -0.395 ; refresh_counter[10] ; refresh_counter[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.347      ;
; -0.395 ; refresh_counter[8]  ; refresh_counter[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.347      ;
; -0.395 ; refresh_counter[10] ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.347      ;
; -0.395 ; refresh_counter[8]  ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.347      ;
; -0.395 ; refresh_counter[10] ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.347      ;
; -0.395 ; refresh_counter[8]  ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.347      ;
; -0.395 ; refresh_counter[10] ; refresh_counter[6]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.347      ;
; -0.395 ; refresh_counter[8]  ; refresh_counter[6]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.347      ;
; -0.395 ; refresh_counter[10] ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.347      ;
; -0.395 ; refresh_counter[8]  ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.347      ;
; -0.395 ; refresh_counter[10] ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.347      ;
; -0.395 ; refresh_counter[8]  ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.347      ;
; -0.395 ; refresh_counter[10] ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.347      ;
; -0.395 ; refresh_counter[8]  ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.347      ;
; -0.395 ; refresh_counter[10] ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.347      ;
; -0.395 ; refresh_counter[8]  ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.347      ;
; -0.376 ; refresh_counter[3]  ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.328      ;
; -0.376 ; refresh_counter[3]  ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.328      ;
; -0.376 ; refresh_counter[3]  ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.328      ;
; -0.376 ; refresh_counter[3]  ; refresh_counter[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.328      ;
; -0.376 ; refresh_counter[3]  ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.328      ;
; -0.376 ; refresh_counter[3]  ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.328      ;
; -0.376 ; refresh_counter[3]  ; refresh_counter[6]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.328      ;
; -0.376 ; refresh_counter[3]  ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.328      ;
; -0.376 ; refresh_counter[3]  ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.328      ;
; -0.376 ; refresh_counter[3]  ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.328      ;
; -0.376 ; refresh_counter[3]  ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.328      ;
; -0.358 ; refresh_counter[1]  ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.310      ;
; -0.358 ; refresh_counter[1]  ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.310      ;
; -0.358 ; refresh_counter[1]  ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.310      ;
; -0.358 ; refresh_counter[1]  ; refresh_counter[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.310      ;
; -0.358 ; refresh_counter[1]  ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.310      ;
; -0.358 ; refresh_counter[1]  ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.310      ;
; -0.358 ; refresh_counter[1]  ; refresh_counter[6]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.310      ;
; -0.358 ; refresh_counter[1]  ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.310      ;
; -0.358 ; refresh_counter[1]  ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.310      ;
; -0.358 ; refresh_counter[1]  ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.310      ;
; -0.358 ; refresh_counter[1]  ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.310      ;
; -0.337 ; refresh_counter[4]  ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.289      ;
; -0.337 ; refresh_counter[4]  ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.289      ;
; -0.337 ; refresh_counter[4]  ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.289      ;
; -0.337 ; refresh_counter[4]  ; refresh_counter[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.289      ;
; -0.337 ; refresh_counter[4]  ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.289      ;
; -0.337 ; refresh_counter[4]  ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.289      ;
; -0.337 ; refresh_counter[4]  ; refresh_counter[6]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.289      ;
; -0.337 ; refresh_counter[4]  ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.289      ;
; -0.337 ; refresh_counter[4]  ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.289      ;
; -0.337 ; refresh_counter[4]  ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.289      ;
; -0.337 ; refresh_counter[4]  ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.289      ;
; -0.334 ; refresh_counter[5]  ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.231     ; 1.090      ;
; -0.334 ; refresh_counter[5]  ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.231     ; 1.090      ;
; -0.334 ; refresh_counter[5]  ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.231     ; 1.090      ;
; -0.334 ; refresh_counter[5]  ; refresh_counter[2]  ; clk          ; clk         ; 1.000        ; -0.231     ; 1.090      ;
; -0.334 ; refresh_counter[5]  ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.231     ; 1.090      ;
; -0.334 ; refresh_counter[5]  ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.231     ; 1.090      ;
; -0.334 ; refresh_counter[5]  ; refresh_counter[6]  ; clk          ; clk         ; 1.000        ; -0.231     ; 1.090      ;
; -0.334 ; refresh_counter[5]  ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.231     ; 1.090      ;
; -0.334 ; refresh_counter[5]  ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.231     ; 1.090      ;
; -0.334 ; refresh_counter[5]  ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.231     ; 1.090      ;
; -0.334 ; refresh_counter[5]  ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.231     ; 1.090      ;
; -0.320 ; refresh_counter[7]  ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.272      ;
; -0.320 ; refresh_counter[7]  ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.272      ;
; -0.320 ; refresh_counter[7]  ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.272      ;
; -0.320 ; refresh_counter[7]  ; refresh_counter[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.272      ;
; -0.320 ; refresh_counter[7]  ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.272      ;
; -0.320 ; refresh_counter[7]  ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.272      ;
; -0.320 ; refresh_counter[7]  ; refresh_counter[6]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.272      ;
; -0.320 ; refresh_counter[7]  ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.272      ;
; -0.320 ; refresh_counter[7]  ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.272      ;
; -0.320 ; refresh_counter[7]  ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.272      ;
; -0.320 ; refresh_counter[7]  ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.272      ;
; -0.293 ; refresh_counter[0]  ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.245      ;
; -0.293 ; refresh_counter[0]  ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.245      ;
; -0.293 ; refresh_counter[0]  ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.245      ;
; -0.293 ; refresh_counter[0]  ; refresh_counter[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.245      ;
; -0.293 ; refresh_counter[0]  ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.245      ;
; -0.293 ; refresh_counter[0]  ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.245      ;
; -0.293 ; refresh_counter[0]  ; refresh_counter[6]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.245      ;
; -0.293 ; refresh_counter[0]  ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.245      ;
; -0.293 ; refresh_counter[0]  ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.245      ;
; -0.293 ; refresh_counter[0]  ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.245      ;
; -0.293 ; refresh_counter[0]  ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.245      ;
; -0.251 ; refresh_counter[12] ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.231     ; 1.007      ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                        ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; blanking            ; blanking            ; clk          ; clk         ; 0.000        ; 0.043      ; 0.314      ;
; 0.188 ; digit_index[1]      ; digit_index[1]      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; digit_index[0]      ; digit_index[0]      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.258 ; refresh_counter[11] ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.573      ;
; 0.269 ; refresh_counter[4]  ; refresh_counter[5]  ; clk          ; clk         ; 0.000        ; 0.231      ; 0.584      ;
; 0.273 ; refresh_counter[10] ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.588      ;
; 0.290 ; refresh_counter[13] ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.417      ;
; 0.292 ; refresh_counter[12] ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.419      ;
; 0.299 ; refresh_counter[5]  ; refresh_counter[5]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.426      ;
; 0.305 ; refresh_counter[11] ; refresh_counter[11] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.424      ;
; 0.306 ; refresh_counter[9]  ; refresh_counter[9]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; refresh_counter[1]  ; refresh_counter[1]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; refresh_counter[3]  ; refresh_counter[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.307 ; refresh_counter[4]  ; refresh_counter[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; refresh_counter[7]  ; refresh_counter[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.308 ; refresh_counter[2]  ; refresh_counter[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; refresh_counter[6]  ; refresh_counter[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; refresh_counter[10] ; refresh_counter[10] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.309 ; refresh_counter[8]  ; refresh_counter[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.428      ;
; 0.317 ; digit_index[0]      ; digit_index[1]      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.436      ;
; 0.318 ; refresh_counter[0]  ; refresh_counter[0]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.437      ;
; 0.321 ; refresh_counter[11] ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.636      ;
; 0.322 ; refresh_counter[3]  ; refresh_counter[5]  ; clk          ; clk         ; 0.000        ; 0.231      ; 0.637      ;
; 0.325 ; refresh_counter[9]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.640      ;
; 0.336 ; refresh_counter[10] ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.651      ;
; 0.336 ; refresh_counter[2]  ; refresh_counter[5]  ; clk          ; clk         ; 0.000        ; 0.231      ; 0.651      ;
; 0.340 ; refresh_counter[8]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.655      ;
; 0.388 ; refresh_counter[2]  ; blanking            ; clk          ; clk         ; 0.000        ; 0.231      ; 0.703      ;
; 0.388 ; refresh_counter[9]  ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.703      ;
; 0.388 ; refresh_counter[1]  ; refresh_counter[5]  ; clk          ; clk         ; 0.000        ; 0.231      ; 0.703      ;
; 0.392 ; refresh_counter[7]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.707      ;
; 0.401 ; refresh_counter[0]  ; refresh_counter[5]  ; clk          ; clk         ; 0.000        ; 0.231      ; 0.716      ;
; 0.403 ; refresh_counter[0]  ; blanking            ; clk          ; clk         ; 0.000        ; 0.231      ; 0.718      ;
; 0.403 ; refresh_counter[8]  ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.718      ;
; 0.405 ; refresh_counter[6]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.720      ;
; 0.450 ; refresh_counter[12] ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.577      ;
; 0.455 ; refresh_counter[3]  ; refresh_counter[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.455 ; refresh_counter[1]  ; refresh_counter[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.455 ; refresh_counter[9]  ; refresh_counter[10] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.455 ; refresh_counter[7]  ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.770      ;
; 0.456 ; refresh_counter[7]  ; refresh_counter[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.457 ; digit_index[0]      ; dp_reg              ; clk          ; clk         ; 0.000        ; 0.228      ; 0.769      ;
; 0.465 ; refresh_counter[0]  ; refresh_counter[1]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.466 ; refresh_counter[10] ; refresh_counter[11] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.585      ;
; 0.466 ; refresh_counter[2]  ; refresh_counter[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.585      ;
; 0.466 ; refresh_counter[6]  ; refresh_counter[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.585      ;
; 0.467 ; refresh_counter[8]  ; refresh_counter[9]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.586      ;
; 0.468 ; refresh_counter[4]  ; refresh_counter[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.468 ; refresh_counter[0]  ; refresh_counter[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.468 ; refresh_counter[6]  ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.783      ;
; 0.469 ; refresh_counter[6]  ; blanking            ; clk          ; clk         ; 0.000        ; 0.231      ; 0.784      ;
; 0.469 ; refresh_counter[2]  ; refresh_counter[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.588      ;
; 0.469 ; refresh_counter[6]  ; refresh_counter[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.588      ;
; 0.470 ; refresh_counter[4]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.785      ;
; 0.470 ; refresh_counter[8]  ; refresh_counter[10] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.589      ;
; 0.474 ; digit_index[0]      ; seg_reg[0]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.593      ;
; 0.474 ; digit_index[0]      ; seg_reg[6]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.593      ;
; 0.474 ; refresh_counter[1]  ; blanking            ; clk          ; clk         ; 0.000        ; 0.231      ; 0.789      ;
; 0.475 ; digit_index[0]      ; seg_reg[1]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.594      ;
; 0.475 ; digit_index[0]      ; seg_reg[3]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.594      ;
; 0.479 ; digit_index[0]      ; seg_reg[4]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.598      ;
; 0.479 ; digit_index[0]      ; seg_reg[5]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.598      ;
; 0.480 ; digit_index[0]      ; seg_reg[2]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.599      ;
; 0.518 ; refresh_counter[9]  ; refresh_counter[11] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.637      ;
; 0.518 ; refresh_counter[1]  ; refresh_counter[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.637      ;
; 0.519 ; refresh_counter[7]  ; refresh_counter[9]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.638      ;
; 0.521 ; refresh_counter[3]  ; refresh_counter[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.640      ;
; 0.521 ; refresh_counter[1]  ; refresh_counter[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.640      ;
; 0.522 ; blanking            ; dig_en_reg[1]       ; clk          ; clk         ; 0.000        ; -0.153     ; 0.453      ;
; 0.522 ; refresh_counter[7]  ; refresh_counter[10] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.641      ;
; 0.523 ; refresh_counter[3]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.838      ;
; 0.525 ; blanking            ; dig_en_reg[3]       ; clk          ; clk         ; 0.000        ; -0.153     ; 0.456      ;
; 0.529 ; refresh_counter[7]  ; blanking            ; clk          ; clk         ; 0.000        ; 0.231      ; 0.844      ;
; 0.531 ; refresh_counter[4]  ; refresh_counter[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.650      ;
; 0.531 ; refresh_counter[0]  ; refresh_counter[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.650      ;
; 0.532 ; refresh_counter[6]  ; refresh_counter[9]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.651      ;
; 0.533 ; refresh_counter[4]  ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.848      ;
; 0.533 ; refresh_counter[8]  ; refresh_counter[11] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.652      ;
; 0.534 ; refresh_counter[4]  ; refresh_counter[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.653      ;
; 0.534 ; refresh_counter[0]  ; refresh_counter[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.653      ;
; 0.535 ; refresh_counter[2]  ; refresh_counter[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.654      ;
; 0.535 ; refresh_counter[6]  ; refresh_counter[10] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.654      ;
; 0.537 ; refresh_counter[2]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.852      ;
; 0.543 ; blanking            ; dig_en_reg[2]       ; clk          ; clk         ; 0.000        ; -0.153     ; 0.474      ;
; 0.544 ; digit_index[0]      ; dig_en_reg[3]       ; clk          ; clk         ; 0.000        ; 0.032      ; 0.660      ;
; 0.545 ; refresh_counter[4]  ; blanking            ; clk          ; clk         ; 0.000        ; 0.231      ; 0.860      ;
; 0.546 ; digit_index[0]      ; dig_en_reg[1]       ; clk          ; clk         ; 0.000        ; 0.032      ; 0.662      ;
; 0.548 ; digit_index[0]      ; dig_en_reg[2]       ; clk          ; clk         ; 0.000        ; 0.032      ; 0.664      ;
; 0.551 ; blanking            ; dig_en_reg[0]       ; clk          ; clk         ; 0.000        ; -0.153     ; 0.482      ;
; 0.551 ; refresh_counter[3]  ; blanking            ; clk          ; clk         ; 0.000        ; 0.231      ; 0.866      ;
; 0.551 ; digit_index[0]      ; dig_en_reg[0]       ; clk          ; clk         ; 0.000        ; 0.032      ; 0.667      ;
; 0.584 ; refresh_counter[3]  ; refresh_counter[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.703      ;
; 0.585 ; refresh_counter[7]  ; refresh_counter[11] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.704      ;
; 0.586 ; refresh_counter[3]  ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.901      ;
; 0.587 ; refresh_counter[3]  ; refresh_counter[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.706      ;
; 0.587 ; refresh_counter[1]  ; refresh_counter[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.706      ;
; 0.589 ; refresh_counter[1]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.904      ;
; 0.597 ; refresh_counter[4]  ; refresh_counter[9]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.716      ;
; 0.597 ; digit_index[1]      ; dig_en_reg[0]       ; clk          ; clk         ; 0.000        ; 0.032      ; 0.713      ;
; 0.598 ; digit_index[1]      ; dig_en_reg[1]       ; clk          ; clk         ; 0.000        ; 0.032      ; 0.714      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; blanking                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dig_en_reg[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dig_en_reg[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dig_en_reg[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dig_en_reg[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; digit_index[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; digit_index[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dp_reg                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; seg_reg[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; seg_reg[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; seg_reg[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; seg_reg[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; seg_reg[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; seg_reg[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; seg_reg[6]                ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[12]       ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[13]       ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[5]        ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; blanking                  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dp_reg                    ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[0]        ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[10]       ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[11]       ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[1]        ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[2]        ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[3]        ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[4]        ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[6]        ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[7]        ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[8]        ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[9]        ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[0]                ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[1]                ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[2]                ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[3]                ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[4]                ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[5]                ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[6]                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dig_en_reg[0]             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dig_en_reg[1]             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dig_en_reg[2]             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dig_en_reg[3]             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; digit_index[0]            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; digit_index[1]            ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[12]|clk   ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[13]|clk   ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[5]|clk    ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; blanking|clk              ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dp_reg|clk                ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dig_en_reg[0]|clk         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dig_en_reg[1]|clk         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dig_en_reg[2]|clk         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dig_en_reg[3]|clk         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; digit_index[0]|clk        ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; digit_index[1]|clk        ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[0]|clk    ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[10]|clk   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[11]|clk   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[1]|clk    ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[2]|clk    ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[3]|clk    ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[4]|clk    ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[6]|clk    ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[7]|clk    ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[8]|clk    ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[9]|clk    ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[0]|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[1]|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[2]|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[3]|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[4]|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[5]|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[6]|clk            ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i               ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dig_en_reg[0]             ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dig_en_reg[1]             ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dig_en_reg[2]             ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dig_en_reg[3]             ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; digit_index[0]            ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; digit_index[1]            ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; refresh_counter[0]        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; digits[*]   ; clk        ; 1.555 ; 2.226 ; Rise       ; clk             ;
;  digits[0]  ; clk        ; 1.496 ; 2.111 ; Rise       ; clk             ;
;  digits[1]  ; clk        ; 1.555 ; 2.226 ; Rise       ; clk             ;
;  digits[2]  ; clk        ; 1.552 ; 2.162 ; Rise       ; clk             ;
;  digits[3]  ; clk        ; 1.466 ; 2.076 ; Rise       ; clk             ;
;  digits[4]  ; clk        ; 1.493 ; 2.102 ; Rise       ; clk             ;
;  digits[5]  ; clk        ; 1.277 ; 1.909 ; Rise       ; clk             ;
;  digits[6]  ; clk        ; 1.300 ; 1.899 ; Rise       ; clk             ;
;  digits[7]  ; clk        ; 1.464 ; 2.070 ; Rise       ; clk             ;
;  digits[8]  ; clk        ; 1.283 ; 1.926 ; Rise       ; clk             ;
;  digits[9]  ; clk        ; 1.300 ; 1.923 ; Rise       ; clk             ;
;  digits[10] ; clk        ; 1.254 ; 1.886 ; Rise       ; clk             ;
;  digits[11] ; clk        ; 1.176 ; 1.815 ; Rise       ; clk             ;
;  digits[12] ; clk        ; 1.373 ; 2.008 ; Rise       ; clk             ;
;  digits[13] ; clk        ; 1.035 ; 1.643 ; Rise       ; clk             ;
;  digits[14] ; clk        ; 1.193 ; 1.837 ; Rise       ; clk             ;
;  digits[15] ; clk        ; 1.136 ; 1.756 ; Rise       ; clk             ;
; dp_in[*]    ; clk        ; 0.910 ; 1.524 ; Rise       ; clk             ;
;  dp_in[0]   ; clk        ; 0.910 ; 1.524 ; Rise       ; clk             ;
;  dp_in[1]   ; clk        ; 0.510 ; 1.081 ; Rise       ; clk             ;
;  dp_in[2]   ; clk        ; 0.888 ; 1.499 ; Rise       ; clk             ;
;  dp_in[3]   ; clk        ; 0.638 ; 1.240 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; digits[*]   ; clk        ; -0.800 ; -1.388 ; Rise       ; clk             ;
;  digits[0]  ; clk        ; -1.167 ; -1.775 ; Rise       ; clk             ;
;  digits[1]  ; clk        ; -1.284 ; -1.926 ; Rise       ; clk             ;
;  digits[2]  ; clk        ; -1.249 ; -1.850 ; Rise       ; clk             ;
;  digits[3]  ; clk        ; -1.126 ; -1.725 ; Rise       ; clk             ;
;  digits[4]  ; clk        ; -1.165 ; -1.761 ; Rise       ; clk             ;
;  digits[5]  ; clk        ; -1.031 ; -1.647 ; Rise       ; clk             ;
;  digits[6]  ; clk        ; -1.012 ; -1.610 ; Rise       ; clk             ;
;  digits[7]  ; clk        ; -1.123 ; -1.721 ; Rise       ; clk             ;
;  digits[8]  ; clk        ; -0.996 ; -1.633 ; Rise       ; clk             ;
;  digits[9]  ; clk        ; -1.032 ; -1.624 ; Rise       ; clk             ;
;  digits[10] ; clk        ; -1.012 ; -1.614 ; Rise       ; clk             ;
;  digits[11] ; clk        ; -0.889 ; -1.511 ; Rise       ; clk             ;
;  digits[12] ; clk        ; -1.090 ; -1.724 ; Rise       ; clk             ;
;  digits[13] ; clk        ; -0.800 ; -1.388 ; Rise       ; clk             ;
;  digits[14] ; clk        ; -0.952 ; -1.567 ; Rise       ; clk             ;
;  digits[15] ; clk        ; -0.859 ; -1.466 ; Rise       ; clk             ;
; dp_in[*]    ; clk        ; -0.300 ; -0.857 ; Rise       ; clk             ;
;  dp_in[0]   ; clk        ; -0.671 ; -1.250 ; Rise       ; clk             ;
;  dp_in[1]   ; clk        ; -0.300 ; -0.857 ; Rise       ; clk             ;
;  dp_in[2]   ; clk        ; -0.649 ; -1.227 ; Rise       ; clk             ;
;  dp_in[3]   ; clk        ; -0.402 ; -0.989 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; dig_en[*]  ; clk        ; 3.216 ; 3.169 ; Rise       ; clk             ;
;  dig_en[0] ; clk        ; 3.200 ; 3.153 ; Rise       ; clk             ;
;  dig_en[1] ; clk        ; 3.216 ; 3.169 ; Rise       ; clk             ;
;  dig_en[2] ; clk        ; 3.192 ; 3.144 ; Rise       ; clk             ;
;  dig_en[3] ; clk        ; 3.213 ; 3.168 ; Rise       ; clk             ;
; dp         ; clk        ; 4.288 ; 4.125 ; Rise       ; clk             ;
; seg[*]     ; clk        ; 3.710 ; 3.605 ; Rise       ; clk             ;
;  seg[0]    ; clk        ; 3.436 ; 3.362 ; Rise       ; clk             ;
;  seg[1]    ; clk        ; 3.502 ; 3.427 ; Rise       ; clk             ;
;  seg[2]    ; clk        ; 3.471 ; 3.400 ; Rise       ; clk             ;
;  seg[3]    ; clk        ; 3.710 ; 3.605 ; Rise       ; clk             ;
;  seg[4]    ; clk        ; 3.371 ; 3.303 ; Rise       ; clk             ;
;  seg[5]    ; clk        ; 3.387 ; 3.321 ; Rise       ; clk             ;
;  seg[6]    ; clk        ; 3.329 ; 3.262 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; dig_en[*]  ; clk        ; 3.126 ; 3.081 ; Rise       ; clk             ;
;  dig_en[0] ; clk        ; 3.135 ; 3.090 ; Rise       ; clk             ;
;  dig_en[1] ; clk        ; 3.150 ; 3.105 ; Rise       ; clk             ;
;  dig_en[2] ; clk        ; 3.126 ; 3.081 ; Rise       ; clk             ;
;  dig_en[3] ; clk        ; 3.147 ; 3.104 ; Rise       ; clk             ;
; dp         ; clk        ; 4.180 ; 4.024 ; Rise       ; clk             ;
; seg[*]     ; clk        ; 3.259 ; 3.195 ; Rise       ; clk             ;
;  seg[0]    ; clk        ; 3.362 ; 3.290 ; Rise       ; clk             ;
;  seg[1]    ; clk        ; 3.426 ; 3.354 ; Rise       ; clk             ;
;  seg[2]    ; clk        ; 3.396 ; 3.328 ; Rise       ; clk             ;
;  seg[3]    ; clk        ; 3.625 ; 3.526 ; Rise       ; clk             ;
;  seg[4]    ; clk        ; 3.300 ; 3.234 ; Rise       ; clk             ;
;  seg[5]    ; clk        ; 3.316 ; 3.252 ; Rise       ; clk             ;
;  seg[6]    ; clk        ; 3.259 ; 3.195 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.597  ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -1.597  ; 0.187 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -33.759 ; 0.0   ; 0.0      ; 0.0     ; -33.79              ;
;  clk             ; -33.759 ; 0.000 ; N/A      ; N/A     ; -33.790             ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; digits[*]   ; clk        ; 2.789 ; 3.308 ; Rise       ; clk             ;
;  digits[0]  ; clk        ; 2.697 ; 3.158 ; Rise       ; clk             ;
;  digits[1]  ; clk        ; 2.775 ; 3.308 ; Rise       ; clk             ;
;  digits[2]  ; clk        ; 2.789 ; 3.214 ; Rise       ; clk             ;
;  digits[3]  ; clk        ; 2.672 ; 3.121 ; Rise       ; clk             ;
;  digits[4]  ; clk        ; 2.701 ; 3.143 ; Rise       ; clk             ;
;  digits[5]  ; clk        ; 2.317 ; 2.766 ; Rise       ; clk             ;
;  digits[6]  ; clk        ; 2.335 ; 2.788 ; Rise       ; clk             ;
;  digits[7]  ; clk        ; 2.639 ; 3.094 ; Rise       ; clk             ;
;  digits[8]  ; clk        ; 2.289 ; 2.802 ; Rise       ; clk             ;
;  digits[9]  ; clk        ; 2.366 ; 2.862 ; Rise       ; clk             ;
;  digits[10] ; clk        ; 2.272 ; 2.745 ; Rise       ; clk             ;
;  digits[11] ; clk        ; 2.133 ; 2.654 ; Rise       ; clk             ;
;  digits[12] ; clk        ; 2.478 ; 2.939 ; Rise       ; clk             ;
;  digits[13] ; clk        ; 1.871 ; 2.326 ; Rise       ; clk             ;
;  digits[14] ; clk        ; 2.181 ; 2.694 ; Rise       ; clk             ;
;  digits[15] ; clk        ; 2.054 ; 2.536 ; Rise       ; clk             ;
; dp_in[*]    ; clk        ; 1.636 ; 2.120 ; Rise       ; clk             ;
;  dp_in[0]   ; clk        ; 1.636 ; 2.120 ; Rise       ; clk             ;
;  dp_in[1]   ; clk        ; 0.910 ; 1.326 ; Rise       ; clk             ;
;  dp_in[2]   ; clk        ; 1.589 ; 2.079 ; Rise       ; clk             ;
;  dp_in[3]   ; clk        ; 1.143 ; 1.620 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; digits[*]   ; clk        ; -0.800 ; -1.388 ; Rise       ; clk             ;
;  digits[0]  ; clk        ; -1.167 ; -1.775 ; Rise       ; clk             ;
;  digits[1]  ; clk        ; -1.284 ; -1.926 ; Rise       ; clk             ;
;  digits[2]  ; clk        ; -1.249 ; -1.850 ; Rise       ; clk             ;
;  digits[3]  ; clk        ; -1.126 ; -1.725 ; Rise       ; clk             ;
;  digits[4]  ; clk        ; -1.165 ; -1.761 ; Rise       ; clk             ;
;  digits[5]  ; clk        ; -1.031 ; -1.647 ; Rise       ; clk             ;
;  digits[6]  ; clk        ; -1.012 ; -1.610 ; Rise       ; clk             ;
;  digits[7]  ; clk        ; -1.123 ; -1.721 ; Rise       ; clk             ;
;  digits[8]  ; clk        ; -0.996 ; -1.633 ; Rise       ; clk             ;
;  digits[9]  ; clk        ; -1.032 ; -1.624 ; Rise       ; clk             ;
;  digits[10] ; clk        ; -1.012 ; -1.614 ; Rise       ; clk             ;
;  digits[11] ; clk        ; -0.889 ; -1.511 ; Rise       ; clk             ;
;  digits[12] ; clk        ; -1.090 ; -1.724 ; Rise       ; clk             ;
;  digits[13] ; clk        ; -0.800 ; -1.388 ; Rise       ; clk             ;
;  digits[14] ; clk        ; -0.952 ; -1.567 ; Rise       ; clk             ;
;  digits[15] ; clk        ; -0.859 ; -1.466 ; Rise       ; clk             ;
; dp_in[*]    ; clk        ; -0.300 ; -0.726 ; Rise       ; clk             ;
;  dp_in[0]   ; clk        ; -0.671 ; -1.250 ; Rise       ; clk             ;
;  dp_in[1]   ; clk        ; -0.300 ; -0.726 ; Rise       ; clk             ;
;  dp_in[2]   ; clk        ; -0.649 ; -1.227 ; Rise       ; clk             ;
;  dp_in[3]   ; clk        ; -0.402 ; -0.938 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; dig_en[*]  ; clk        ; 5.317 ; 5.307 ; Rise       ; clk             ;
;  dig_en[0] ; clk        ; 5.298 ; 5.286 ; Rise       ; clk             ;
;  dig_en[1] ; clk        ; 5.316 ; 5.306 ; Rise       ; clk             ;
;  dig_en[2] ; clk        ; 5.290 ; 5.278 ; Rise       ; clk             ;
;  dig_en[3] ; clk        ; 5.317 ; 5.307 ; Rise       ; clk             ;
; dp         ; clk        ; 7.080 ; 7.006 ; Rise       ; clk             ;
; seg[*]     ; clk        ; 6.053 ; 6.015 ; Rise       ; clk             ;
;  seg[0]    ; clk        ; 5.682 ; 5.682 ; Rise       ; clk             ;
;  seg[1]    ; clk        ; 5.769 ; 5.777 ; Rise       ; clk             ;
;  seg[2]    ; clk        ; 5.714 ; 5.737 ; Rise       ; clk             ;
;  seg[3]    ; clk        ; 6.053 ; 6.015 ; Rise       ; clk             ;
;  seg[4]    ; clk        ; 5.567 ; 5.558 ; Rise       ; clk             ;
;  seg[5]    ; clk        ; 5.572 ; 5.589 ; Rise       ; clk             ;
;  seg[6]    ; clk        ; 5.475 ; 5.494 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; dig_en[*]  ; clk        ; 3.126 ; 3.081 ; Rise       ; clk             ;
;  dig_en[0] ; clk        ; 3.135 ; 3.090 ; Rise       ; clk             ;
;  dig_en[1] ; clk        ; 3.150 ; 3.105 ; Rise       ; clk             ;
;  dig_en[2] ; clk        ; 3.126 ; 3.081 ; Rise       ; clk             ;
;  dig_en[3] ; clk        ; 3.147 ; 3.104 ; Rise       ; clk             ;
; dp         ; clk        ; 4.180 ; 4.024 ; Rise       ; clk             ;
; seg[*]     ; clk        ; 3.259 ; 3.195 ; Rise       ; clk             ;
;  seg[0]    ; clk        ; 3.362 ; 3.290 ; Rise       ; clk             ;
;  seg[1]    ; clk        ; 3.426 ; 3.354 ; Rise       ; clk             ;
;  seg[2]    ; clk        ; 3.396 ; 3.328 ; Rise       ; clk             ;
;  seg[3]    ; clk        ; 3.625 ; 3.526 ; Rise       ; clk             ;
;  seg[4]    ; clk        ; 3.300 ; 3.234 ; Rise       ; clk             ;
;  seg[5]    ; clk        ; 3.316 ; 3.252 ; Rise       ; clk             ;
;  seg[6]    ; clk        ; 3.259 ; 3.195 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; seg[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dp            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_en[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_en[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_en[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_en[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; digits[8]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digits[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digits[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digits[12]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digits[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digits[9]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digits[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digits[13]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digits[10]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digits[6]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digits[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digits[14]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digits[11]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digits[7]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digits[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digits[15]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset_n                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dp_in[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dp_in[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dp_in[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dp_in[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; seg[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; dp            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; dig_en[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; dig_en[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; dig_en[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; dig_en[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; seg[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; dp            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; dig_en[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; dig_en[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; dig_en[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; dig_en[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 434      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 434      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 21    ; 21   ;
; Unconstrained Input Port Paths  ; 145   ; 145  ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sat Nov 08 08:15:31 2025
Info: Command: quartus_sta EP3C16F484C6N_Cyclone_3 -c EP3C16F484C6N_Cyclone_3
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'EP3C16F484C6N_Cyclone_3.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.597
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.597             -33.759 clk 
Info (332146): Worst-case hold slack is 0.347
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.347               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -32.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.354
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.354             -27.499 clk 
Info (332146): Worst-case hold slack is 0.307
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.307               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -32.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.401              -6.357 clk 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -33.790 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4626 megabytes
    Info: Processing ended: Sat Nov 08 08:15:33 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


