# Сделано

- [x] Черновик спецификации
- [x] Минимальная реализация ядра системы по спецификации
  <br> Ядро системы реализует основные механики, описанные в спецификации и уже имеет механизмы для несложного расширения
- [x] Поддержка элементарной связки пары языков для описания - комбо из Markdown и VHDL
- [x] Симуляция кода VHDL (на уровне proof-of-concept)
- [x] Интерактивный ввод и симуляция посредством Jupyter Notebook
- [x] Базовый вывод результатов симуляции в Jupyter
  - [x] Сгенерированные исходники
  - [x] Диаграммы сигналов после симуляции

# Вы находитесь здесь

(скоро будет готово или только-что появилось)

- [ ] Способы для запуска
  - [ ] локально (нужно определиться с минимальными требуемыми версиями пакетов)
  - [ ] в docker
  - [ ] в облаке

# Ближайшие планы

- [ ] Базовый вывод результатов симуляции в Markdown
  - [ ] Сгенерированные исходники
  - [ ] Диаграммы сигналов после симуляции
- [ ] Базовая поддержка Verilog / SystemVerilog
- [ ] Описание способов участия в проекте и прочие вопросы сообщества
- [ ] Вывод результаты для выражений "по месту"
- [ ] Формирование воздействий вне исходных файлов

# A few moments later

- [ ] Комплексная поддержка HDL
- [ ] Формат обратной документации (из исходников)
- [ ] Способы подключения сторонних расширений
- [ ] Отрисовка схем из YAML

# Дальше загадывать сложно

Всё будет зависеть от запуска проекта