### Logical vs. Physical Address

Logical address(=virtual address)
- 프로세스마다 독립적으로 가지는 주소 공간
- 각 프로세스마다 0번지부터 시작
- CPU가 보는 주소는 logical address임

Physical address
- 메모리에 실제 올라가는 위치

### 주소바인딩(Address Binding)

주소 바인딩: 주소를 결정하는 것
Symbolic Address -> Logical Address -> Physical Address

Compile time binding
- 물리적 메모리 주소(physical address)가 컴파일 시 알려짐
- 시작 위치 변경시 재컴파일
- 컴파일러는 절대 코드(absolute code)생성

Load time binding
- Loader의 책임하에 물리적 메모리 주소 부여
- 컴파일러가 재배치 가능코드(relocate code)를 생성한 경우 가능

Execution time binding(=Run time binding)
- 수행이 시작된 이후에도 프로세스의 메모리 상 위치를 옮길 수 있음
- CPU가 주소를 참조할 때마다 binding을 점검(address mapping table)
- 하드웨어적인 지원이 필요(base and limit registers, MMU)

### Memory-Management Unit(MMU)

MMU(Memory-Management Unit)
- logical address를 physical address로 매핑해주는 Hardware service

MMU scheme
- 사용자 프로세스가 CPU에서 수행되며 생성해내는 모든 주소값에 대해 base register(=relocation register)의 값을 더한다

user program
- logical address만을 다룬다
- 실제 physical address를 볼 수 없으며 알 필요가 없다

### Dynamic Relocation


### Hadware Support for Address Translation

운영체제 및 사용자 프로세스 간의 메모리 보호를 위해 사용하는 레지스터
- Relocation register(=base register): 접근할 수 있는 물리적 메모리 주소의 최소값
- Limit register: 논리적 주소의 범위

### Some Treminologies

- Dynamic Loading
- Dynamic Linking
- Overlays
- Swapping

### Implementation of Page Table

Page table은 main memory에 상주

Page-table base register(PTBR)가 page table을 가리킴

Page-table length register(PTLR)가 테이블 크기를 보관

모든 메모리 접근 연산에는 2번의 memory access 필요

page table 접근 1번, 실제 data/instruction 접근 1번

속도 향상을 위해 associative register 혹은 translation look-aside-buffer(TLB)라 불리는 고속의 lookup hardware cache 사용

### Associative register

Associative registers(TLB): parallel search가 가능
- TLB에는 page table 중 일부만 존재

Address translation
- page table 중 일부가 associative register에 보관되어 있음
- 만약 해당 page #가 associative register에 있는 경우 곧바로 frame #를 얻음
- 그렇지 않은 경우 main memory에 있는 page table로부터 frame #를 얻음
- TLB는 context switch때 flush(remove old entries)

### Effective Access Time

Associative register lookup time = ε

memory cycle time = 1

Hit ratio = α
  associative register에서 찾아지는 비율

Effective Access Time(EAT)
EAT = (1+ε)α + (2+ε)(1-α) = 2+ε-α

### Two-Level Page Table

현대의 컴퓨터는 address space가 매우 큰 프로그램 지원
- 32 bit address 사용시: 2^32B(4GB)의 주소 공간
  - page size가 4K시 1M개의 page table entry 필요
  - 각 page entry가 4B시 프로세스당 4M의 page table 필요
  - 그러나, 대부분의 프로그램은 4G의 주소 공간 중 지극히 일부분만 사용하므로 page table 공간이 심하게 낭비됨

  -> page table 자체를 page로 구성
  -> 사용되지 않는 주소 공간에 대한 outer page table의 엔트리 값은 NULL(대응하는 inner page table이 없음)

### Multilevel Paging and Performance

Address space가 더 커지면 다단계 페이지 테이블 필요

각 단계의 페이지 테이블이 메모리에 존재하므로 logical address의 physical address 변환에 더 많은 메모리 접근 필요

TLB를 통해 메모리 접근 시간을 줄일 수 있음

4단계 페이지 테이블을 사용하는 경우
- 메모리 접근 시간이 100ns, TLB 접근 시간이 20ns이고 
- TLB hit ratio가 98%인 경우 effective memory access time = 0.98 X 120 + 0.02 X 520 = 128 nanoseconds

결과적으로 주소 변환을 위해 28ns만 소요

### Memory Protection

Page table의 각 entry마다 아래의 bit를 둔다

Protection bit
- page에 대한 접근 권한(read/write/read-only)

Valid
- valid는 해당 주소의 frame에 그 프로세스를 구성하는 유효한 내용이 있음을 뜻함(접근 허용)
- invalid는 해당 주소의 frame에 유효한 내용이 없음을 뜻함(접근 불허)

### Inverted Page Table

page table이 매우 큰 이유
- 모든 procesd 별로 그 logical address에 대응하는 모든 page에 대해 page table entry가 존재
- 대응하는 page가 메모리에 있든 아니든 간에 page table에는 entry로 존재

Inverted Page Table
- Page frame 하나당 page table에 하나의 entry를 둔 것(system-wide)
- 각 page table entry는 각각의 물리적 메모리의 page frame이 담고 있는 내용 표시(process-id, process의 logical address)
- 단점 : 테이블 전체를 탐색해야 함
- 조치 : associative register 사용(expensive)

### Shared Page

Shared code
- Re-entrant Code(=Pure code)
- read-only로 하여 프로세스 간에 하나의 code만 메모리에 올림(예: text editors, compilers, window systems)
- Shared code는 모든 프로세스의 logical address space에서 동일한 위치에 있어야 함

Private code and data
- 각 프로세스들은 독자적으로 메모리에 올림
- Private data는 logical address space의 아무 곳에 와도 무방

### Segmentation

프로그램은 의미 단위인 여러 개의 segment로 구성
- 작게는 프로그램을 구성하는 함수 하나하나를 세그먼트로 정의
- 크게는 프로그램 전체를 하나의 세그먼트로 정의 가능
- 일반적으로는 code, data, stack 부분이 하나씩의 세그먼트로 정의됨

Segment는 다음과 같은 logical unit들임
- main(), function, global variables, stack, symbol table, arrays

### Segmentation Architecture

Logical address는 다음의 두 가지로 구성 < segment-number, offset >

Segment table은 각각의 limit과 base가 있다

Segment-table base register(STBR)
- 물리적 메모리에서의 segment table의 위치

Segment-table length register(STLR)
- 프로그램이 사용하는 segment table의 수
(segment number s is legal if s < STLR)

Protection
- 각 세그먼트 별로 protection bit가 있음

Sharing
- shared segment
- same segment number 
  segment는 의미 단위이기 때문에 공유(sharing)와 보안(protection)에 있어 paging보다 훨씬 효과적이다

Allocation
- first fit / best fit
- external fragmentation 발생
- segment의 길이가 동일하지 않으므로 가변분할 방식에서와 동일한 문제점들이 발생

### Segmentation with Paging

pure segmentation과의 차이점
- segment-table entry가 segment의 base address를 가지고 있는 것이 아니라 segment를 구성하는 page table의 base address를 가지고 있음

### Allocation of Physical Memory

- Contiguous allocation
- NonContiguous allocation