Classic Timing Analyzer report for Additionneur
Thu Sep 03 11:40:37 2020
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'Clk_I'
  7. tco
  8. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                      ;
+------------------------------+-------+---------------+----------------------------------+------------------------------------+------------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From                               ; To                     ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+------------------------------------+------------------------+------------+----------+--------------+
; Worst-case tco               ; N/A   ; None          ; 10.074 ns                        ; compteur_bcd:U1_cpt|Cpt_interne[1] ; led_bcd[1]             ; Clk_I      ; --       ; 0            ;
; Clock Setup: 'Clk_I'         ; N/A   ; None          ; 263.64 MHz ( period = 3.793 ns ) ; diviseur:U0_div|cpt[14]            ; diviseur:U0_div|cpt[0] ; Clk_I      ; Clk_I    ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;                                    ;                        ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+------------------------------------+------------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clk_I           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'Clk_I'                                                                                                                                                                                                                                          ;
+-----------------------------------------+-----------------------------------------------------+-------------------------+-------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                    ; To                      ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-------------------------+-------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 263.64 MHz ( period = 3.793 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|cpt[10] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.579 ns                ;
; N/A                                     ; 263.64 MHz ( period = 3.793 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|cpt[7]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.579 ns                ;
; N/A                                     ; 263.64 MHz ( period = 3.793 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|cpt[8]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.579 ns                ;
; N/A                                     ; 263.64 MHz ( period = 3.793 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|cpt[9]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.579 ns                ;
; N/A                                     ; 263.64 MHz ( period = 3.793 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|cpt[6]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.579 ns                ;
; N/A                                     ; 263.64 MHz ( period = 3.793 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|cpt[12] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.579 ns                ;
; N/A                                     ; 263.64 MHz ( period = 3.793 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|cpt[11] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.579 ns                ;
; N/A                                     ; 263.64 MHz ( period = 3.793 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|cpt[5]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.579 ns                ;
; N/A                                     ; 263.64 MHz ( period = 3.793 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|cpt[4]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.579 ns                ;
; N/A                                     ; 263.64 MHz ( period = 3.793 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|cpt[3]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.579 ns                ;
; N/A                                     ; 263.64 MHz ( period = 3.793 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|cpt[2]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.579 ns                ;
; N/A                                     ; 263.64 MHz ( period = 3.793 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|cpt[1]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.579 ns                ;
; N/A                                     ; 263.64 MHz ( period = 3.793 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|cpt[0]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.579 ns                ;
; N/A                                     ; 265.25 MHz ( period = 3.770 ns )                    ; diviseur:U0_div|cpt[21] ; diviseur:U0_div|cpt[10] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.556 ns                ;
; N/A                                     ; 265.25 MHz ( period = 3.770 ns )                    ; diviseur:U0_div|cpt[21] ; diviseur:U0_div|cpt[7]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.556 ns                ;
; N/A                                     ; 265.25 MHz ( period = 3.770 ns )                    ; diviseur:U0_div|cpt[21] ; diviseur:U0_div|cpt[8]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.556 ns                ;
; N/A                                     ; 265.25 MHz ( period = 3.770 ns )                    ; diviseur:U0_div|cpt[21] ; diviseur:U0_div|cpt[9]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.556 ns                ;
; N/A                                     ; 265.25 MHz ( period = 3.770 ns )                    ; diviseur:U0_div|cpt[21] ; diviseur:U0_div|cpt[6]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.556 ns                ;
; N/A                                     ; 265.25 MHz ( period = 3.770 ns )                    ; diviseur:U0_div|cpt[21] ; diviseur:U0_div|cpt[12] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.556 ns                ;
; N/A                                     ; 265.25 MHz ( period = 3.770 ns )                    ; diviseur:U0_div|cpt[21] ; diviseur:U0_div|cpt[11] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.556 ns                ;
; N/A                                     ; 265.25 MHz ( period = 3.770 ns )                    ; diviseur:U0_div|cpt[21] ; diviseur:U0_div|cpt[5]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.556 ns                ;
; N/A                                     ; 265.25 MHz ( period = 3.770 ns )                    ; diviseur:U0_div|cpt[21] ; diviseur:U0_div|cpt[4]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.556 ns                ;
; N/A                                     ; 265.25 MHz ( period = 3.770 ns )                    ; diviseur:U0_div|cpt[21] ; diviseur:U0_div|cpt[3]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.556 ns                ;
; N/A                                     ; 265.25 MHz ( period = 3.770 ns )                    ; diviseur:U0_div|cpt[21] ; diviseur:U0_div|cpt[2]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.556 ns                ;
; N/A                                     ; 265.25 MHz ( period = 3.770 ns )                    ; diviseur:U0_div|cpt[21] ; diviseur:U0_div|cpt[1]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.556 ns                ;
; N/A                                     ; 265.25 MHz ( period = 3.770 ns )                    ; diviseur:U0_div|cpt[21] ; diviseur:U0_div|cpt[0]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.556 ns                ;
; N/A                                     ; 265.60 MHz ( period = 3.765 ns )                    ; diviseur:U0_div|cpt[20] ; diviseur:U0_div|cpt[10] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.551 ns                ;
; N/A                                     ; 265.60 MHz ( period = 3.765 ns )                    ; diviseur:U0_div|cpt[20] ; diviseur:U0_div|cpt[7]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.551 ns                ;
; N/A                                     ; 265.60 MHz ( period = 3.765 ns )                    ; diviseur:U0_div|cpt[20] ; diviseur:U0_div|cpt[8]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.551 ns                ;
; N/A                                     ; 265.60 MHz ( period = 3.765 ns )                    ; diviseur:U0_div|cpt[20] ; diviseur:U0_div|cpt[9]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.551 ns                ;
; N/A                                     ; 265.60 MHz ( period = 3.765 ns )                    ; diviseur:U0_div|cpt[20] ; diviseur:U0_div|cpt[6]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.551 ns                ;
; N/A                                     ; 265.60 MHz ( period = 3.765 ns )                    ; diviseur:U0_div|cpt[20] ; diviseur:U0_div|cpt[12] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.551 ns                ;
; N/A                                     ; 265.60 MHz ( period = 3.765 ns )                    ; diviseur:U0_div|cpt[20] ; diviseur:U0_div|cpt[11] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.551 ns                ;
; N/A                                     ; 265.60 MHz ( period = 3.765 ns )                    ; diviseur:U0_div|cpt[20] ; diviseur:U0_div|cpt[5]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.551 ns                ;
; N/A                                     ; 265.60 MHz ( period = 3.765 ns )                    ; diviseur:U0_div|cpt[20] ; diviseur:U0_div|cpt[4]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.551 ns                ;
; N/A                                     ; 265.60 MHz ( period = 3.765 ns )                    ; diviseur:U0_div|cpt[20] ; diviseur:U0_div|cpt[3]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.551 ns                ;
; N/A                                     ; 265.60 MHz ( period = 3.765 ns )                    ; diviseur:U0_div|cpt[20] ; diviseur:U0_div|cpt[2]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.551 ns                ;
; N/A                                     ; 265.60 MHz ( period = 3.765 ns )                    ; diviseur:U0_div|cpt[20] ; diviseur:U0_div|cpt[1]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.551 ns                ;
; N/A                                     ; 265.60 MHz ( period = 3.765 ns )                    ; diviseur:U0_div|cpt[20] ; diviseur:U0_div|cpt[0]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.551 ns                ;
; N/A                                     ; 267.02 MHz ( period = 3.745 ns )                    ; diviseur:U0_div|cpt[7]  ; diviseur:U0_div|cpt[10] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.531 ns                ;
; N/A                                     ; 267.02 MHz ( period = 3.745 ns )                    ; diviseur:U0_div|cpt[7]  ; diviseur:U0_div|cpt[7]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.531 ns                ;
; N/A                                     ; 267.02 MHz ( period = 3.745 ns )                    ; diviseur:U0_div|cpt[7]  ; diviseur:U0_div|cpt[8]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.531 ns                ;
; N/A                                     ; 267.02 MHz ( period = 3.745 ns )                    ; diviseur:U0_div|cpt[7]  ; diviseur:U0_div|cpt[9]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.531 ns                ;
; N/A                                     ; 267.02 MHz ( period = 3.745 ns )                    ; diviseur:U0_div|cpt[7]  ; diviseur:U0_div|cpt[6]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.531 ns                ;
; N/A                                     ; 267.02 MHz ( period = 3.745 ns )                    ; diviseur:U0_div|cpt[7]  ; diviseur:U0_div|cpt[12] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.531 ns                ;
; N/A                                     ; 267.02 MHz ( period = 3.745 ns )                    ; diviseur:U0_div|cpt[7]  ; diviseur:U0_div|cpt[11] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.531 ns                ;
; N/A                                     ; 267.02 MHz ( period = 3.745 ns )                    ; diviseur:U0_div|cpt[7]  ; diviseur:U0_div|cpt[5]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.531 ns                ;
; N/A                                     ; 267.02 MHz ( period = 3.745 ns )                    ; diviseur:U0_div|cpt[7]  ; diviseur:U0_div|cpt[4]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.531 ns                ;
; N/A                                     ; 267.02 MHz ( period = 3.745 ns )                    ; diviseur:U0_div|cpt[7]  ; diviseur:U0_div|cpt[3]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.531 ns                ;
; N/A                                     ; 267.02 MHz ( period = 3.745 ns )                    ; diviseur:U0_div|cpt[7]  ; diviseur:U0_div|cpt[2]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.531 ns                ;
; N/A                                     ; 267.02 MHz ( period = 3.745 ns )                    ; diviseur:U0_div|cpt[7]  ; diviseur:U0_div|cpt[1]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.531 ns                ;
; N/A                                     ; 267.02 MHz ( period = 3.745 ns )                    ; diviseur:U0_div|cpt[7]  ; diviseur:U0_div|cpt[0]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.531 ns                ;
; N/A                                     ; 270.05 MHz ( period = 3.703 ns )                    ; diviseur:U0_div|cpt[8]  ; diviseur:U0_div|cpt[10] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.489 ns                ;
; N/A                                     ; 270.05 MHz ( period = 3.703 ns )                    ; diviseur:U0_div|cpt[8]  ; diviseur:U0_div|cpt[7]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.489 ns                ;
; N/A                                     ; 270.05 MHz ( period = 3.703 ns )                    ; diviseur:U0_div|cpt[8]  ; diviseur:U0_div|cpt[8]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.489 ns                ;
; N/A                                     ; 270.05 MHz ( period = 3.703 ns )                    ; diviseur:U0_div|cpt[8]  ; diviseur:U0_div|cpt[9]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.489 ns                ;
; N/A                                     ; 270.05 MHz ( period = 3.703 ns )                    ; diviseur:U0_div|cpt[8]  ; diviseur:U0_div|cpt[6]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.489 ns                ;
; N/A                                     ; 270.05 MHz ( period = 3.703 ns )                    ; diviseur:U0_div|cpt[8]  ; diviseur:U0_div|cpt[12] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.489 ns                ;
; N/A                                     ; 270.05 MHz ( period = 3.703 ns )                    ; diviseur:U0_div|cpt[8]  ; diviseur:U0_div|cpt[11] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.489 ns                ;
; N/A                                     ; 270.05 MHz ( period = 3.703 ns )                    ; diviseur:U0_div|cpt[8]  ; diviseur:U0_div|cpt[5]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.489 ns                ;
; N/A                                     ; 270.05 MHz ( period = 3.703 ns )                    ; diviseur:U0_div|cpt[8]  ; diviseur:U0_div|cpt[4]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.489 ns                ;
; N/A                                     ; 270.05 MHz ( period = 3.703 ns )                    ; diviseur:U0_div|cpt[8]  ; diviseur:U0_div|cpt[3]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.489 ns                ;
; N/A                                     ; 270.05 MHz ( period = 3.703 ns )                    ; diviseur:U0_div|cpt[8]  ; diviseur:U0_div|cpt[2]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.489 ns                ;
; N/A                                     ; 270.05 MHz ( period = 3.703 ns )                    ; diviseur:U0_div|cpt[8]  ; diviseur:U0_div|cpt[1]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.489 ns                ;
; N/A                                     ; 270.05 MHz ( period = 3.703 ns )                    ; diviseur:U0_div|cpt[8]  ; diviseur:U0_div|cpt[0]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.489 ns                ;
; N/A                                     ; 272.63 MHz ( period = 3.668 ns )                    ; diviseur:U0_div|cpt[16] ; diviseur:U0_div|cpt[10] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.454 ns                ;
; N/A                                     ; 272.63 MHz ( period = 3.668 ns )                    ; diviseur:U0_div|cpt[16] ; diviseur:U0_div|cpt[7]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.454 ns                ;
; N/A                                     ; 272.63 MHz ( period = 3.668 ns )                    ; diviseur:U0_div|cpt[16] ; diviseur:U0_div|cpt[8]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.454 ns                ;
; N/A                                     ; 272.63 MHz ( period = 3.668 ns )                    ; diviseur:U0_div|cpt[16] ; diviseur:U0_div|cpt[9]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.454 ns                ;
; N/A                                     ; 272.63 MHz ( period = 3.668 ns )                    ; diviseur:U0_div|cpt[16] ; diviseur:U0_div|cpt[6]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.454 ns                ;
; N/A                                     ; 272.63 MHz ( period = 3.668 ns )                    ; diviseur:U0_div|cpt[16] ; diviseur:U0_div|cpt[12] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.454 ns                ;
; N/A                                     ; 272.63 MHz ( period = 3.668 ns )                    ; diviseur:U0_div|cpt[16] ; diviseur:U0_div|cpt[11] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.454 ns                ;
; N/A                                     ; 272.63 MHz ( period = 3.668 ns )                    ; diviseur:U0_div|cpt[16] ; diviseur:U0_div|cpt[5]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.454 ns                ;
; N/A                                     ; 272.63 MHz ( period = 3.668 ns )                    ; diviseur:U0_div|cpt[16] ; diviseur:U0_div|cpt[4]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.454 ns                ;
; N/A                                     ; 272.63 MHz ( period = 3.668 ns )                    ; diviseur:U0_div|cpt[16] ; diviseur:U0_div|cpt[3]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.454 ns                ;
; N/A                                     ; 272.63 MHz ( period = 3.668 ns )                    ; diviseur:U0_div|cpt[16] ; diviseur:U0_div|cpt[2]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.454 ns                ;
; N/A                                     ; 272.63 MHz ( period = 3.668 ns )                    ; diviseur:U0_div|cpt[16] ; diviseur:U0_div|cpt[1]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.454 ns                ;
; N/A                                     ; 272.63 MHz ( period = 3.668 ns )                    ; diviseur:U0_div|cpt[16] ; diviseur:U0_div|cpt[0]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.454 ns                ;
; N/A                                     ; 273.30 MHz ( period = 3.659 ns )                    ; diviseur:U0_div|cpt[13] ; diviseur:U0_div|cpt[10] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.445 ns                ;
; N/A                                     ; 273.30 MHz ( period = 3.659 ns )                    ; diviseur:U0_div|cpt[13] ; diviseur:U0_div|cpt[7]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.445 ns                ;
; N/A                                     ; 273.30 MHz ( period = 3.659 ns )                    ; diviseur:U0_div|cpt[13] ; diviseur:U0_div|cpt[8]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.445 ns                ;
; N/A                                     ; 273.30 MHz ( period = 3.659 ns )                    ; diviseur:U0_div|cpt[13] ; diviseur:U0_div|cpt[9]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.445 ns                ;
; N/A                                     ; 273.30 MHz ( period = 3.659 ns )                    ; diviseur:U0_div|cpt[13] ; diviseur:U0_div|cpt[6]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.445 ns                ;
; N/A                                     ; 273.30 MHz ( period = 3.659 ns )                    ; diviseur:U0_div|cpt[13] ; diviseur:U0_div|cpt[12] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.445 ns                ;
; N/A                                     ; 273.30 MHz ( period = 3.659 ns )                    ; diviseur:U0_div|cpt[13] ; diviseur:U0_div|cpt[11] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.445 ns                ;
; N/A                                     ; 273.30 MHz ( period = 3.659 ns )                    ; diviseur:U0_div|cpt[13] ; diviseur:U0_div|cpt[5]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.445 ns                ;
; N/A                                     ; 273.30 MHz ( period = 3.659 ns )                    ; diviseur:U0_div|cpt[13] ; diviseur:U0_div|cpt[4]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.445 ns                ;
; N/A                                     ; 273.30 MHz ( period = 3.659 ns )                    ; diviseur:U0_div|cpt[13] ; diviseur:U0_div|cpt[3]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.445 ns                ;
; N/A                                     ; 273.30 MHz ( period = 3.659 ns )                    ; diviseur:U0_div|cpt[13] ; diviseur:U0_div|cpt[2]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.445 ns                ;
; N/A                                     ; 273.30 MHz ( period = 3.659 ns )                    ; diviseur:U0_div|cpt[13] ; diviseur:U0_div|cpt[1]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.445 ns                ;
; N/A                                     ; 273.30 MHz ( period = 3.659 ns )                    ; diviseur:U0_div|cpt[13] ; diviseur:U0_div|cpt[0]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.445 ns                ;
; N/A                                     ; 274.12 MHz ( period = 3.648 ns )                    ; diviseur:U0_div|cpt[12] ; diviseur:U0_div|cpt[10] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.434 ns                ;
; N/A                                     ; 274.12 MHz ( period = 3.648 ns )                    ; diviseur:U0_div|cpt[12] ; diviseur:U0_div|cpt[7]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.434 ns                ;
; N/A                                     ; 274.12 MHz ( period = 3.648 ns )                    ; diviseur:U0_div|cpt[12] ; diviseur:U0_div|cpt[8]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.434 ns                ;
; N/A                                     ; 274.12 MHz ( period = 3.648 ns )                    ; diviseur:U0_div|cpt[12] ; diviseur:U0_div|cpt[9]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.434 ns                ;
; N/A                                     ; 274.12 MHz ( period = 3.648 ns )                    ; diviseur:U0_div|cpt[12] ; diviseur:U0_div|cpt[6]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.434 ns                ;
; N/A                                     ; 274.12 MHz ( period = 3.648 ns )                    ; diviseur:U0_div|cpt[12] ; diviseur:U0_div|cpt[12] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.434 ns                ;
; N/A                                     ; 274.12 MHz ( period = 3.648 ns )                    ; diviseur:U0_div|cpt[12] ; diviseur:U0_div|cpt[11] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.434 ns                ;
; N/A                                     ; 274.12 MHz ( period = 3.648 ns )                    ; diviseur:U0_div|cpt[12] ; diviseur:U0_div|cpt[5]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.434 ns                ;
; N/A                                     ; 274.12 MHz ( period = 3.648 ns )                    ; diviseur:U0_div|cpt[12] ; diviseur:U0_div|cpt[4]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.434 ns                ;
; N/A                                     ; 274.12 MHz ( period = 3.648 ns )                    ; diviseur:U0_div|cpt[12] ; diviseur:U0_div|cpt[3]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.434 ns                ;
; N/A                                     ; 274.12 MHz ( period = 3.648 ns )                    ; diviseur:U0_div|cpt[12] ; diviseur:U0_div|cpt[2]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.434 ns                ;
; N/A                                     ; 274.12 MHz ( period = 3.648 ns )                    ; diviseur:U0_div|cpt[12] ; diviseur:U0_div|cpt[1]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.434 ns                ;
; N/A                                     ; 274.12 MHz ( period = 3.648 ns )                    ; diviseur:U0_div|cpt[12] ; diviseur:U0_div|cpt[0]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.434 ns                ;
; N/A                                     ; 275.71 MHz ( period = 3.627 ns )                    ; diviseur:U0_div|cpt[19] ; diviseur:U0_div|cpt[10] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.413 ns                ;
; N/A                                     ; 275.71 MHz ( period = 3.627 ns )                    ; diviseur:U0_div|cpt[19] ; diviseur:U0_div|cpt[7]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.413 ns                ;
; N/A                                     ; 275.71 MHz ( period = 3.627 ns )                    ; diviseur:U0_div|cpt[19] ; diviseur:U0_div|cpt[8]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.413 ns                ;
; N/A                                     ; 275.71 MHz ( period = 3.627 ns )                    ; diviseur:U0_div|cpt[19] ; diviseur:U0_div|cpt[9]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.413 ns                ;
; N/A                                     ; 275.71 MHz ( period = 3.627 ns )                    ; diviseur:U0_div|cpt[19] ; diviseur:U0_div|cpt[6]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.413 ns                ;
; N/A                                     ; 275.71 MHz ( period = 3.627 ns )                    ; diviseur:U0_div|cpt[19] ; diviseur:U0_div|cpt[12] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.413 ns                ;
; N/A                                     ; 275.71 MHz ( period = 3.627 ns )                    ; diviseur:U0_div|cpt[19] ; diviseur:U0_div|cpt[11] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.413 ns                ;
; N/A                                     ; 275.71 MHz ( period = 3.627 ns )                    ; diviseur:U0_div|cpt[19] ; diviseur:U0_div|cpt[5]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.413 ns                ;
; N/A                                     ; 275.71 MHz ( period = 3.627 ns )                    ; diviseur:U0_div|cpt[19] ; diviseur:U0_div|cpt[4]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.413 ns                ;
; N/A                                     ; 275.71 MHz ( period = 3.627 ns )                    ; diviseur:U0_div|cpt[19] ; diviseur:U0_div|cpt[3]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.413 ns                ;
; N/A                                     ; 275.71 MHz ( period = 3.627 ns )                    ; diviseur:U0_div|cpt[19] ; diviseur:U0_div|cpt[2]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.413 ns                ;
; N/A                                     ; 275.71 MHz ( period = 3.627 ns )                    ; diviseur:U0_div|cpt[19] ; diviseur:U0_div|cpt[1]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.413 ns                ;
; N/A                                     ; 275.71 MHz ( period = 3.627 ns )                    ; diviseur:U0_div|cpt[19] ; diviseur:U0_div|cpt[0]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.413 ns                ;
; N/A                                     ; 276.78 MHz ( period = 3.613 ns )                    ; diviseur:U0_div|cpt[9]  ; diviseur:U0_div|cpt[10] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.399 ns                ;
; N/A                                     ; 276.78 MHz ( period = 3.613 ns )                    ; diviseur:U0_div|cpt[9]  ; diviseur:U0_div|cpt[7]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.399 ns                ;
; N/A                                     ; 276.78 MHz ( period = 3.613 ns )                    ; diviseur:U0_div|cpt[9]  ; diviseur:U0_div|cpt[8]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.399 ns                ;
; N/A                                     ; 276.78 MHz ( period = 3.613 ns )                    ; diviseur:U0_div|cpt[9]  ; diviseur:U0_div|cpt[9]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.399 ns                ;
; N/A                                     ; 276.78 MHz ( period = 3.613 ns )                    ; diviseur:U0_div|cpt[9]  ; diviseur:U0_div|cpt[6]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.399 ns                ;
; N/A                                     ; 276.78 MHz ( period = 3.613 ns )                    ; diviseur:U0_div|cpt[9]  ; diviseur:U0_div|cpt[12] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.399 ns                ;
; N/A                                     ; 276.78 MHz ( period = 3.613 ns )                    ; diviseur:U0_div|cpt[9]  ; diviseur:U0_div|cpt[11] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.399 ns                ;
; N/A                                     ; 276.78 MHz ( period = 3.613 ns )                    ; diviseur:U0_div|cpt[9]  ; diviseur:U0_div|cpt[5]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.399 ns                ;
; N/A                                     ; 276.78 MHz ( period = 3.613 ns )                    ; diviseur:U0_div|cpt[9]  ; diviseur:U0_div|cpt[4]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.399 ns                ;
; N/A                                     ; 276.78 MHz ( period = 3.613 ns )                    ; diviseur:U0_div|cpt[9]  ; diviseur:U0_div|cpt[3]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.399 ns                ;
; N/A                                     ; 276.78 MHz ( period = 3.613 ns )                    ; diviseur:U0_div|cpt[9]  ; diviseur:U0_div|cpt[2]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.399 ns                ;
; N/A                                     ; 276.78 MHz ( period = 3.613 ns )                    ; diviseur:U0_div|cpt[9]  ; diviseur:U0_div|cpt[1]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.399 ns                ;
; N/A                                     ; 276.78 MHz ( period = 3.613 ns )                    ; diviseur:U0_div|cpt[9]  ; diviseur:U0_div|cpt[0]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.399 ns                ;
; N/A                                     ; 281.21 MHz ( period = 3.556 ns )                    ; diviseur:U0_div|cpt[18] ; diviseur:U0_div|cpt[10] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.342 ns                ;
; N/A                                     ; 281.21 MHz ( period = 3.556 ns )                    ; diviseur:U0_div|cpt[18] ; diviseur:U0_div|cpt[7]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.342 ns                ;
; N/A                                     ; 281.21 MHz ( period = 3.556 ns )                    ; diviseur:U0_div|cpt[18] ; diviseur:U0_div|cpt[8]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.342 ns                ;
; N/A                                     ; 281.21 MHz ( period = 3.556 ns )                    ; diviseur:U0_div|cpt[18] ; diviseur:U0_div|cpt[9]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.342 ns                ;
; N/A                                     ; 281.21 MHz ( period = 3.556 ns )                    ; diviseur:U0_div|cpt[18] ; diviseur:U0_div|cpt[6]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.342 ns                ;
; N/A                                     ; 281.21 MHz ( period = 3.556 ns )                    ; diviseur:U0_div|cpt[18] ; diviseur:U0_div|cpt[12] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.342 ns                ;
; N/A                                     ; 281.21 MHz ( period = 3.556 ns )                    ; diviseur:U0_div|cpt[18] ; diviseur:U0_div|cpt[11] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.342 ns                ;
; N/A                                     ; 281.21 MHz ( period = 3.556 ns )                    ; diviseur:U0_div|cpt[18] ; diviseur:U0_div|cpt[5]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.342 ns                ;
; N/A                                     ; 281.21 MHz ( period = 3.556 ns )                    ; diviseur:U0_div|cpt[18] ; diviseur:U0_div|cpt[4]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.342 ns                ;
; N/A                                     ; 281.21 MHz ( period = 3.556 ns )                    ; diviseur:U0_div|cpt[18] ; diviseur:U0_div|cpt[3]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.342 ns                ;
; N/A                                     ; 281.21 MHz ( period = 3.556 ns )                    ; diviseur:U0_div|cpt[18] ; diviseur:U0_div|cpt[2]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.342 ns                ;
; N/A                                     ; 281.21 MHz ( period = 3.556 ns )                    ; diviseur:U0_div|cpt[18] ; diviseur:U0_div|cpt[1]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.342 ns                ;
; N/A                                     ; 281.21 MHz ( period = 3.556 ns )                    ; diviseur:U0_div|cpt[18] ; diviseur:U0_div|cpt[0]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.342 ns                ;
; N/A                                     ; 285.96 MHz ( period = 3.497 ns )                    ; diviseur:U0_div|cpt[22] ; diviseur:U0_div|cpt[10] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.283 ns                ;
; N/A                                     ; 285.96 MHz ( period = 3.497 ns )                    ; diviseur:U0_div|cpt[17] ; diviseur:U0_div|cpt[10] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.283 ns                ;
; N/A                                     ; 285.96 MHz ( period = 3.497 ns )                    ; diviseur:U0_div|cpt[22] ; diviseur:U0_div|cpt[7]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.283 ns                ;
; N/A                                     ; 285.96 MHz ( period = 3.497 ns )                    ; diviseur:U0_div|cpt[17] ; diviseur:U0_div|cpt[7]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.283 ns                ;
; N/A                                     ; 285.96 MHz ( period = 3.497 ns )                    ; diviseur:U0_div|cpt[22] ; diviseur:U0_div|cpt[8]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.283 ns                ;
; N/A                                     ; 285.96 MHz ( period = 3.497 ns )                    ; diviseur:U0_div|cpt[17] ; diviseur:U0_div|cpt[8]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.283 ns                ;
; N/A                                     ; 285.96 MHz ( period = 3.497 ns )                    ; diviseur:U0_div|cpt[22] ; diviseur:U0_div|cpt[9]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.283 ns                ;
; N/A                                     ; 285.96 MHz ( period = 3.497 ns )                    ; diviseur:U0_div|cpt[17] ; diviseur:U0_div|cpt[9]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.283 ns                ;
; N/A                                     ; 285.96 MHz ( period = 3.497 ns )                    ; diviseur:U0_div|cpt[22] ; diviseur:U0_div|cpt[6]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.283 ns                ;
; N/A                                     ; 285.96 MHz ( period = 3.497 ns )                    ; diviseur:U0_div|cpt[17] ; diviseur:U0_div|cpt[6]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.283 ns                ;
; N/A                                     ; 285.96 MHz ( period = 3.497 ns )                    ; diviseur:U0_div|cpt[22] ; diviseur:U0_div|cpt[12] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.283 ns                ;
; N/A                                     ; 285.96 MHz ( period = 3.497 ns )                    ; diviseur:U0_div|cpt[17] ; diviseur:U0_div|cpt[12] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.283 ns                ;
; N/A                                     ; 285.96 MHz ( period = 3.497 ns )                    ; diviseur:U0_div|cpt[22] ; diviseur:U0_div|cpt[11] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.283 ns                ;
; N/A                                     ; 285.96 MHz ( period = 3.497 ns )                    ; diviseur:U0_div|cpt[17] ; diviseur:U0_div|cpt[11] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.283 ns                ;
; N/A                                     ; 285.96 MHz ( period = 3.497 ns )                    ; diviseur:U0_div|cpt[22] ; diviseur:U0_div|cpt[5]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.283 ns                ;
; N/A                                     ; 285.96 MHz ( period = 3.497 ns )                    ; diviseur:U0_div|cpt[17] ; diviseur:U0_div|cpt[5]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.283 ns                ;
; N/A                                     ; 285.96 MHz ( period = 3.497 ns )                    ; diviseur:U0_div|cpt[22] ; diviseur:U0_div|cpt[4]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.283 ns                ;
; N/A                                     ; 285.96 MHz ( period = 3.497 ns )                    ; diviseur:U0_div|cpt[17] ; diviseur:U0_div|cpt[4]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.283 ns                ;
; N/A                                     ; 285.96 MHz ( period = 3.497 ns )                    ; diviseur:U0_div|cpt[22] ; diviseur:U0_div|cpt[3]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.283 ns                ;
; N/A                                     ; 285.96 MHz ( period = 3.497 ns )                    ; diviseur:U0_div|cpt[17] ; diviseur:U0_div|cpt[3]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.283 ns                ;
; N/A                                     ; 285.96 MHz ( period = 3.497 ns )                    ; diviseur:U0_div|cpt[22] ; diviseur:U0_div|cpt[2]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.283 ns                ;
; N/A                                     ; 285.96 MHz ( period = 3.497 ns )                    ; diviseur:U0_div|cpt[17] ; diviseur:U0_div|cpt[2]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.283 ns                ;
; N/A                                     ; 285.96 MHz ( period = 3.497 ns )                    ; diviseur:U0_div|cpt[22] ; diviseur:U0_div|cpt[1]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.283 ns                ;
; N/A                                     ; 285.96 MHz ( period = 3.497 ns )                    ; diviseur:U0_div|cpt[17] ; diviseur:U0_div|cpt[1]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.283 ns                ;
; N/A                                     ; 285.96 MHz ( period = 3.497 ns )                    ; diviseur:U0_div|cpt[22] ; diviseur:U0_div|cpt[0]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.283 ns                ;
; N/A                                     ; 285.96 MHz ( period = 3.497 ns )                    ; diviseur:U0_div|cpt[17] ; diviseur:U0_div|cpt[0]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.283 ns                ;
; N/A                                     ; 287.52 MHz ( period = 3.478 ns )                    ; diviseur:U0_div|cpt[6]  ; diviseur:U0_div|cpt[10] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.264 ns                ;
; N/A                                     ; 287.52 MHz ( period = 3.478 ns )                    ; diviseur:U0_div|cpt[6]  ; diviseur:U0_div|cpt[7]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.264 ns                ;
; N/A                                     ; 287.52 MHz ( period = 3.478 ns )                    ; diviseur:U0_div|cpt[6]  ; diviseur:U0_div|cpt[8]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.264 ns                ;
; N/A                                     ; 287.52 MHz ( period = 3.478 ns )                    ; diviseur:U0_div|cpt[6]  ; diviseur:U0_div|cpt[9]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.264 ns                ;
; N/A                                     ; 287.52 MHz ( period = 3.478 ns )                    ; diviseur:U0_div|cpt[6]  ; diviseur:U0_div|cpt[6]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.264 ns                ;
; N/A                                     ; 287.52 MHz ( period = 3.478 ns )                    ; diviseur:U0_div|cpt[6]  ; diviseur:U0_div|cpt[12] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.264 ns                ;
; N/A                                     ; 287.52 MHz ( period = 3.478 ns )                    ; diviseur:U0_div|cpt[6]  ; diviseur:U0_div|cpt[11] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.264 ns                ;
; N/A                                     ; 287.52 MHz ( period = 3.478 ns )                    ; diviseur:U0_div|cpt[6]  ; diviseur:U0_div|cpt[5]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.264 ns                ;
; N/A                                     ; 287.52 MHz ( period = 3.478 ns )                    ; diviseur:U0_div|cpt[6]  ; diviseur:U0_div|cpt[4]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.264 ns                ;
; N/A                                     ; 287.52 MHz ( period = 3.478 ns )                    ; diviseur:U0_div|cpt[6]  ; diviseur:U0_div|cpt[3]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.264 ns                ;
; N/A                                     ; 287.52 MHz ( period = 3.478 ns )                    ; diviseur:U0_div|cpt[6]  ; diviseur:U0_div|cpt[2]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.264 ns                ;
; N/A                                     ; 287.52 MHz ( period = 3.478 ns )                    ; diviseur:U0_div|cpt[6]  ; diviseur:U0_div|cpt[1]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.264 ns                ;
; N/A                                     ; 287.52 MHz ( period = 3.478 ns )                    ; diviseur:U0_div|cpt[6]  ; diviseur:U0_div|cpt[0]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.264 ns                ;
; N/A                                     ; 287.52 MHz ( period = 3.478 ns )                    ; diviseur:U0_div|cpt[14] ; diviseur:U0_div|clk_Oo  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.366 ns                ;
; N/A                                     ; 288.27 MHz ( period = 3.469 ns )                    ; diviseur:U0_div|cpt[11] ; diviseur:U0_div|cpt[10] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.255 ns                ;
; N/A                                     ; 288.27 MHz ( period = 3.469 ns )                    ; diviseur:U0_div|cpt[11] ; diviseur:U0_div|cpt[7]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.255 ns                ;
; N/A                                     ; 288.27 MHz ( period = 3.469 ns )                    ; diviseur:U0_div|cpt[11] ; diviseur:U0_div|cpt[8]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.255 ns                ;
; N/A                                     ; 288.27 MHz ( period = 3.469 ns )                    ; diviseur:U0_div|cpt[11] ; diviseur:U0_div|cpt[9]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.255 ns                ;
; N/A                                     ; 288.27 MHz ( period = 3.469 ns )                    ; diviseur:U0_div|cpt[11] ; diviseur:U0_div|cpt[6]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.255 ns                ;
; N/A                                     ; 288.27 MHz ( period = 3.469 ns )                    ; diviseur:U0_div|cpt[11] ; diviseur:U0_div|cpt[12] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.255 ns                ;
; N/A                                     ; 288.27 MHz ( period = 3.469 ns )                    ; diviseur:U0_div|cpt[11] ; diviseur:U0_div|cpt[11] ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.255 ns                ;
; N/A                                     ; 288.27 MHz ( period = 3.469 ns )                    ; diviseur:U0_div|cpt[11] ; diviseur:U0_div|cpt[5]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.255 ns                ;
; N/A                                     ; 288.27 MHz ( period = 3.469 ns )                    ; diviseur:U0_div|cpt[11] ; diviseur:U0_div|cpt[4]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.255 ns                ;
; N/A                                     ; 288.27 MHz ( period = 3.469 ns )                    ; diviseur:U0_div|cpt[11] ; diviseur:U0_div|cpt[3]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.255 ns                ;
; N/A                                     ; 288.27 MHz ( period = 3.469 ns )                    ; diviseur:U0_div|cpt[11] ; diviseur:U0_div|cpt[2]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.255 ns                ;
; N/A                                     ; 288.27 MHz ( period = 3.469 ns )                    ; diviseur:U0_div|cpt[11] ; diviseur:U0_div|cpt[1]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.255 ns                ;
; N/A                                     ; 288.27 MHz ( period = 3.469 ns )                    ; diviseur:U0_div|cpt[11] ; diviseur:U0_div|cpt[0]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.255 ns                ;
; N/A                                     ; 289.77 MHz ( period = 3.451 ns )                    ; diviseur:U0_div|cpt[23] ; diviseur:U0_div|cpt[4]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.237 ns                ;
; N/A                                     ; 289.77 MHz ( period = 3.451 ns )                    ; diviseur:U0_div|cpt[23] ; diviseur:U0_div|cpt[3]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.237 ns                ;
; N/A                                     ; 289.77 MHz ( period = 3.451 ns )                    ; diviseur:U0_div|cpt[23] ; diviseur:U0_div|cpt[2]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.237 ns                ;
; N/A                                     ; 289.77 MHz ( period = 3.451 ns )                    ; diviseur:U0_div|cpt[23] ; diviseur:U0_div|cpt[1]  ; Clk_I      ; Clk_I    ; None                        ; None                      ; 3.237 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                         ;                         ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-------------------------+-------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+--------------------------------------------------------------------------------------------------+
; tco                                                                                              ;
+-------+--------------+------------+------------------------------------+------------+------------+
; Slack ; Required tco ; Actual tco ; From                               ; To         ; From Clock ;
+-------+--------------+------------+------------------------------------+------------+------------+
; N/A   ; None         ; 10.074 ns  ; compteur_bcd:U1_cpt|Cpt_interne[1] ; led_bcd[1] ; Clk_I      ;
; N/A   ; None         ; 10.068 ns  ; compteur_bcd:U1_cpt|Cpt_interne[0] ; led_bcd[0] ; Clk_I      ;
; N/A   ; None         ; 10.056 ns  ; compteur_bcd:U1_cpt|Cpt_interne[2] ; led_bcd[2] ; Clk_I      ;
; N/A   ; None         ; 10.053 ns  ; compteur_bcd:U1_cpt|Cpt_interne[3] ; led_bcd[3] ; Clk_I      ;
; N/A   ; None         ; 6.798 ns   ; Led~reg0                           ; Led        ; Clk_I      ;
+-------+--------------+------------+------------------------------------+------------+------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Thu Sep 03 11:40:36 2020
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off Additionneur -c Additionneur --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "Clk_I" is an undefined clock
Warning: Found 1 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "diviseur:U0_div|clk_Oo" as buffer
Info: Clock "Clk_I" has Internal fmax of 263.64 MHz between source register "diviseur:U0_div|cpt[14]" and destination register "diviseur:U0_div|cpt[10]" (period= 3.793 ns)
    Info: + Longest register to register delay is 3.579 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X36_Y18_N3; Fanout = 3; REG Node = 'diviseur:U0_div|cpt[14]'
        Info: 2: + IC(0.786 ns) + CELL(0.275 ns) = 1.061 ns; Loc. = LCCOMB_X36_Y19_N0; Fanout = 1; COMB Node = 'diviseur:U0_div|LessThan0~1'
        Info: 3: + IC(0.715 ns) + CELL(0.150 ns) = 1.926 ns; Loc. = LCCOMB_X36_Y18_N26; Fanout = 2; COMB Node = 'diviseur:U0_div|LessThan0~3'
        Info: 4: + IC(0.254 ns) + CELL(0.150 ns) = 2.330 ns; Loc. = LCCOMB_X36_Y18_N30; Fanout = 26; COMB Node = 'diviseur:U0_div|LessThan0~7'
        Info: 5: + IC(0.739 ns) + CELL(0.510 ns) = 3.579 ns; Loc. = LCFF_X36_Y19_N27; Fanout = 3; REG Node = 'diviseur:U0_div|cpt[10]'
        Info: Total cell delay = 1.085 ns ( 30.32 % )
        Info: Total interconnect delay = 2.494 ns ( 69.68 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "Clk_I" to destination register is 2.672 ns
            Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'Clk_I'
            Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G2; Fanout = 27; COMB Node = 'Clk_I~clkctrl'
            Info: 3: + IC(1.018 ns) + CELL(0.537 ns) = 2.672 ns; Loc. = LCFF_X36_Y19_N27; Fanout = 3; REG Node = 'diviseur:U0_div|cpt[10]'
            Info: Total cell delay = 1.536 ns ( 57.49 % )
            Info: Total interconnect delay = 1.136 ns ( 42.51 % )
        Info: - Longest clock path from clock "Clk_I" to source register is 2.672 ns
            Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'Clk_I'
            Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G2; Fanout = 27; COMB Node = 'Clk_I~clkctrl'
            Info: 3: + IC(1.018 ns) + CELL(0.537 ns) = 2.672 ns; Loc. = LCFF_X36_Y18_N3; Fanout = 3; REG Node = 'diviseur:U0_div|cpt[14]'
            Info: Total cell delay = 1.536 ns ( 57.49 % )
            Info: Total interconnect delay = 1.136 ns ( 42.51 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Micro setup delay of destination is -0.036 ns
Info: tco from clock "Clk_I" to destination pin "led_bcd[1]" through register "compteur_bcd:U1_cpt|Cpt_interne[1]" is 10.074 ns
    Info: + Longest clock path from clock "Clk_I" to source register is 6.377 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'Clk_I'
        Info: 2: + IC(1.238 ns) + CELL(0.787 ns) = 3.024 ns; Loc. = LCFF_X28_Y18_N1; Fanout = 3; REG Node = 'diviseur:U0_div|clk_Oo'
        Info: 3: + IC(1.785 ns) + CELL(0.000 ns) = 4.809 ns; Loc. = CLKCTRL_G14; Fanout = 4; COMB Node = 'diviseur:U0_div|clk_Oo~clkctrl'
        Info: 4: + IC(1.031 ns) + CELL(0.537 ns) = 6.377 ns; Loc. = LCFF_X59_Y1_N29; Fanout = 5; REG Node = 'compteur_bcd:U1_cpt|Cpt_interne[1]'
        Info: Total cell delay = 2.323 ns ( 36.43 % )
        Info: Total interconnect delay = 4.054 ns ( 63.57 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Longest register to pin delay is 3.447 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X59_Y1_N29; Fanout = 5; REG Node = 'compteur_bcd:U1_cpt|Cpt_interne[1]'
        Info: 2: + IC(0.639 ns) + CELL(2.808 ns) = 3.447 ns; Loc. = PIN_AF22; Fanout = 0; PIN Node = 'led_bcd[1]'
        Info: Total cell delay = 2.808 ns ( 81.46 % )
        Info: Total interconnect delay = 0.639 ns ( 18.54 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 195 megabytes
    Info: Processing ended: Thu Sep 03 11:40:38 2020
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:03


