标题title
一种闪存结构及其制作方法
摘要abst
本发明提供一种闪存结构的制作方法，包括以下步骤：形成互连层于半导体层上，半导体层中设有存储单元，互连层的顶面显露顶层金属连线层；形成第一钝化层于互连层上；在高于400℃的温度下进行合金化退火步骤；依次形成第二、第三及第四钝化层于第一钝化层上，其中，第四钝化层包括氮化硅层，第一钝化层的材质不同于第四钝化层。本发明的闪存结构的制作方法将合金化退火步骤提前到氮化硅沉积之前，钝化层的氮化硅沉积工艺流程后面没有高温制程，氮化硅薄膜中富含的氢不会分解出H+离子，杜绝了由于较大电场强度的原因把隧穿介质层里甚至浮栅里的电子吸出的可能性。DRB测试结果表明，本发明的闪存结构的DRB性能明显改善，符合可靠性要求。
权利要求书clms
1.一种闪存结构的制作方法，其特征在于，包括以下步骤：形成互连层于半导体层上，所述半导体层中设有存储单元，所述互连层包括层叠的至少一介质层及多层金属连线层，相邻所述金属连线层之间通过金属插塞连接，所述互连层的顶面显露顶层金属连线层；形成第一钝化层于所述互连层上以覆盖所述顶层金属连线层；在高于400℃的温度下进行合金化退火步骤；依次形成第二钝化层、第三钝化层及第四钝化层于所述第一钝化层上，其中，所述第四钝化层包括氮化硅层，所述第一钝化层的材质不同于所述第四钝化层。2.根据权利要求1所述的闪存结构的制作方法，其特征在于：所述合金化退火步骤采用的退火温度范围是400℃-500℃，退火时间为10分钟-60分钟。3.根据权利要求1所述的闪存结构的制作方法，其特征在于：所述第一钝化层包括富硅氧化物层，所述第二钝化层包括高密度等离子体化学气相沉积氧化硅层，所述第三钝化层包括等离子体辅助未掺杂硅玻璃层。4.根据权利要求1所述的闪存结构的制作方法，其特征在于：所述第四钝化层的厚度范围是5000埃-7000埃。5.根据权利要求1所述的闪存结构的制作方法，其特征在于：在形成所述第三钝化层之后及形成所述第四钝化层之前，还包括对所述第三钝化层进行化学机械抛光的步骤。6.根据权利要求1所述的闪存结构的制作方法，其特征在于：在形成所述第四钝化层之后，还包括进行钝化层图形化步骤以形成自上而下依次贯穿所述第四钝化层、所述第三钝化层、第二钝化层及第一钝化层的开口，所述开口的底部显露所述顶层金属连线层的预设区域。7.根据权利要求6所述的闪存结构的制作方法，其特征在于：还包括形成焊盘于所述第四钝化层上的步骤，所述焊盘经由所述开口与所述顶层金属连线层电连接。8.根据权利要求1所述的闪存结构的制作方法，其特征在于：所述存储单元包括串联的P沟道控制栅晶体管与P沟道选择栅晶体管。9.根据权利要求8所述的闪存结构的制作方法，其特征在于：所述控制栅晶体管与所述选择栅晶体管均包括自下而上依次层叠的隧穿介质层、浮栅层、隔离层及逻辑层。10.一种闪存结构，其特征在于，包括：半导体层，所述半导体层中设有存储单元；互连层，位于半导体层上并与所述存储单元电连接，所述互连层包括层叠的至少一介质层及多层金属连线层，相邻所述金属连线层之间通过金属插塞连接，所述互连层的顶面显露顶层金属连线层；钝化层，位于所述互连层上，所述钝化层包括自下而上依次层叠的第一钝化层、第二钝化层、第三钝化层及第四钝化层，其中，所述第四钝化层包括氮化硅层，所述第一钝化层的材质不同于所述第四钝化层；其中，所述闪存结构是采用如权利要求1-9任意一项所述的闪存结构的制作方法制作得到。
说明书desc
技术领域本发明属于半导体技术领域，涉及一种闪存结构及其制作方法。背景技术快闪存储器是一种非挥发性存储集成电路，其主要特点是工作速度快、单元面积小、集成度高、可靠性好、可重复擦写10万次以上，数据可靠保持超过10年。根据产生电流的载流子类型不同，FLASH基本单元可分为N沟道闪存和P沟道闪存。在闪存结构的制造中，通常先基于半导体衬底制作出基本的存储单元，然后在制作有存储单元的半导体层上形成包含金属连线层和金属插塞的互连层以提供各元件建必需的连接。此外，为了避免集成电路遭受水汽、杂质及外部机械性伤害，还需要在互连层上形成钝化层。现有工艺中，在完成钝化层形成工艺后，通常还需要对互连层的顶层金属进行高温合金化处理，可以确保金属和芯片之间具有较好的导电性能与结合强度，并修复前序工艺中形成的悬挂键。然而，由于钝化层通常包含氮化硅层，其是一种富氢薄膜，而且厚度很厚，在高温合金化处理过程中，高温会把钝化层中的氮化硅薄膜中富含的氢分解出H+离子，H+离子体积很小，很容易通过金属和通孔/接触连接通路快速移动到pFlash的浮栅沟道下面。快速移动到pFlash浮栅沟道下面的H+离子会与隧穿氧化层/硅界面的悬挂键键合，还会由于较大电场强度的原因把隧穿氧化层里甚至浮栅里的电子吸出，这样导致比较差的pFlash数据保留烘烤性能。因此，如何改进闪存结构的制作工艺，以进一步提升闪存结构的数据保持能力，成为本领域技术人员亟待解决的一个重要技术问题。发明内容鉴于以上所述现有技术的缺点，本发明的目的在于提供一种闪存结构及其制作方法，用于解决现有闪存结构制作工艺容易导致氢离子移动到浮栅下并吸出浮栅里的电子，导致闪存结构数据保持能力下降的问题。为实现上述目的及其他相关目的，本发明提供一种闪存结构的制作方法，包括以下步骤：形成互连层于半导体层上，所述半导体层中设有存储单元，所述互连层包括层叠的至少一介质层及多层金属连线层，相邻所述金属连线层之间通过金属插塞连接，所述互连层的顶面显露顶层金属连线层；形成第一钝化层于所述互连层上以覆盖所述顶层金属连线层；在高于400℃的温度下进行合金化退火步骤；依次形成第二钝化层、第三钝化层及第四钝化层于所述第一钝化层上，其中，所述第四钝化层包括氮化硅层，所述第一钝化层的材质不同于所述第四钝化层。可选地，所述合金化退火步骤采用的退火温度范围是400℃-500℃，退火时间为10分钟-60分钟。可选地，所述第一钝化层包括富硅氧化物层，所述第二钝化层包括高密度等离子体化学气相沉积氧化硅层，所述第三钝化层包括等离子体辅助未掺杂硅玻璃层，所述第四钝化层包括氮化硅层。可选地，所述第四钝化层的厚度范围是5000埃-7000埃。可选地，在形成所述第三钝化层之后及形成所述第四钝化层之前，还包括对所述第三钝化层进行化学机械抛光的步骤。可选地，在形成所述第四钝化层之后，还包括进行钝化层图形化步骤以形成自上而下依次贯穿所述第四钝化层、所述第三钝化层、第二钝化层及第一钝化层的开口，所述开口的底部显露所述顶层金属连线层的预设区域。可选地，还包括形成焊盘于所述第四钝化层上的步骤，所述焊盘经由所述开口与所述顶层金属连线层电连接。可选地，所述存储单元包括串联的P沟道控制栅晶体管与P沟道选择栅晶体管。可选地，所述控制栅晶体管与所述选择栅晶体管均包括自下而上依次层叠的隧穿介质层、浮栅层、隔离层及逻辑层。本发明还提供一种闪存结构，包括：半导体层，所述半导体层中设有存储单元；互连层，位于半导体层上并与所述存储单元电连接，所述互连层包括层叠的至少一介质层及多层金属连线层，相邻所述金属连线层之间通过金属插塞连接，所述互连层的顶面显露顶层金属连线层；钝化层，位于所述互连层上，所述钝化层包括自下而上依次层叠的第一钝化层、第二钝化层、第三钝化层及第四钝化层，其中，所述第四钝化层包括氮化硅层，所述第一钝化层的材质不同于所述第四钝化层；其中，所述闪存结构是采用如上任意一项所述的闪存结构的制作方法制作得到。如上所述，本发明的闪存结构的制作方法先形成互连层于半导体层上，然后形成第一钝化层于所述互连层上以覆盖顶层金属连线层，并在高于400℃的温度下进行合金化退火步骤，再依次形成第二钝化层、第三钝化层及第四钝化层于所述第一钝化层上，其中，所述第四钝化层包括氮化硅层，所述第一钝化层的材质不同于所述第四钝化层。本发明将合金化退火步骤提前到氮化硅沉积之前，钝化层的氮化硅沉积工艺流程后面没有高温制程，氮化硅薄膜中富含的氢不会分解出H+离子，从而杜绝了由于较大电场强度的原因把隧穿介质层里甚至浮栅里的电子吸出的可能性。DRB测试结果表明，本发明的闪存结构的DRB性能明显改善，编程阈值电压Vt_Pgm相对于初始阈值电压只掉0.4V，符合可靠性要求。附图说明图1显示为本发明的闪存结构的制作方法的工艺流程图。图2显示为本发明的闪存结构的制作方法形成互连层于半导体层上的示意图。图3显示为本发明的闪存结构的制作方法形成第一钝化层于所述互连层上的示意图。图4显示为本发明的闪存结构的制作方法依次形成第二钝化层、第三钝化层及第四钝化层于所述第一钝化层上的示意图。图5显示为本发明的闪存结构的制作方法进行钝化层图形化的示意图。图6显示为本发明的闪存结构的制作方法形成焊盘5于所述第四钝化层304上的示意图。图7显示为对照pFlash结构与采用本发明的闪存结构的制作方法制作的pFlash结构在250 ℃下烘烤24小时后的DRB性能。元件标号说明：1 半导体层，101 N型基底，102 P型源区、103 P型内部节点区，104P型漏区，105a 隧穿介质层，105b 浮栅层，105c 隔离层，105d 逻辑层，106a 隧穿介质层，106b 浮栅层，106c 隔离层，106d 逻辑层，107 侧墙，108 保护层，109 层间介质层，2 互连层，201 介质层，202 金属连线层，203 金属插塞，3 钝化层，301 第一钝化层，302 第二钝化层，303 第三钝化层，304 第四钝化层，4 开口，5 焊盘。具体实施方式以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。请参阅图1至图7。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。实施例一本实施例中提供一种闪存结构的制作方法，请参阅图1，显示为该方法的工艺流程图，包括以下步骤：S1：形成互连层于半导体层上，所述半导体层中设有存储单元，所述互连层包括层叠的至少一介质层及多层金属连线层，相邻所述金属连线层之间通过金属插塞连接，所述互连层的顶面显露顶层金属连线层；S2：形成第一钝化层于所述互连层上以覆盖所述顶层金属连线层；S3：在高于400℃的温度下进行合金化退火步骤以使所述金属连线层合金化；S4：依次形成第二钝化层、第三钝化层及第四钝化层于所述第一钝化层上，其中，所述第四钝化层包括氮化硅层，所述第一钝化层的材质不同于所述第四钝化层。首先请参阅图2，执行所述步骤S1：形成互连层2于半导体层1上，所述半导体层1中设有存储单元，所述互连层2包括层叠的至少一介质层201及多层金属连线层202，相邻所述金属连线层202之间通过金属插塞203连接，所述互连层2的顶面显露顶层金属连线层。本实施例中，所述存储单元以P沟道Flash存储单元为例，其包括串联的P沟道控制栅晶体管与P沟道选择栅晶体管。作为示例，所述半导体层1包括N型基底101，所述存储单元包括P型源区102、P型内部节点区103、P型漏区104、控制栅结构及选择栅结构，所述P型源区102、所述P型内部节点区103及所述P型漏区104均位于所述N型基底101中，所述P型内部节点区103位于所述P型源区102与所述P型漏区104之间并分别与所述P型源区102、所述P型漏区104间隔预设距离，所述控制栅结构位于所述N型基底101上并横跨于所述P型源区102与所述P型内部节点区103之间，所述选择栅结构位于所述N型基底101上并横跨于所述P型内部节点区103与所述P型漏区104之间，所述控制栅结构包括自下而上依次层叠的隧穿介质层105a、浮栅层105b、隔离层105c及逻辑层105d，所述选择栅结构包括自下而上依次层叠的隧穿介质层106a、浮栅层106b、隔离层106c及逻辑层106d，其中，所述P型源区102作为所述控制栅晶体管的源区，所述P型内部节点区103同时作为所述控制栅晶体管的漏区与所述选择栅晶体管的源区，所述P型漏区104作为所述选择栅晶体管的漏区，所述P型源区102接源线SL，所述P型漏区104接位线BL，所述控制栅结构的逻辑层105d接控制栅线CG，所述选择栅结构的浮栅层106b接选择栅线SG。作为示例，所述N型基底101可以是N型掺杂硅衬底，也可以是形成于P型硅衬底中的N型阱区，所述P型源区102、所述P型内部节点区103与所述P型漏区104的掺杂浓度均高于所述N型基底1的掺杂浓度。作为示例，所述控制栅结构与所述选择栅结构的隧穿介质层包括热氧化法生长的二氧化硅，浮栅层包括N型或P型多晶硅，隔离层包括氧化硅层-氮化硅层-氧化硅层叠层结构，逻辑层包括P型多晶硅。作为示例，所述半导体层1还包括位于所述控制栅结构两侧及所述选择栅结构两侧的侧墙107，并包括覆盖所述控制栅结构及所述选择栅结构的保护层108及位于所述保护层108上的层间介质层109，所述侧墙107可包括氧化硅层、氮化硅层中的至少一种，所述保护层108可选用氮化硅层或其它合适的绝缘层，所述层间介质层109可选用氧化硅层或其它合适的绝缘层。作为示例，通过交替形成金属连线层及介质层以得到所述互连层2，其中，在形成下一层金属连线层前，可通过光刻、刻蚀等工艺图形化所述介质层以得到接触孔，从而在后续形成金属连线层时，金属材料可填充进所述接触孔以得到所述金属插塞203。作为示例，所述顶层金属连线层的厚度大于所述互连层2中其它金属连线层的厚度以缓冲键合应力。作为示例，所述介质层201的材质可选用氧化硅或其它合适的材质，所述金属连线层202的材质可以包括铜、铝、银、金中的一种或多种，也可以包括其它合适的材质。再请参阅图3，执行所述步骤S2：形成第一钝化层301于所述互连层2上以覆盖所述顶层金属连线层。作为示例，所述第一钝化层301包括富硅氧化物层，其可在后续合金化退火过程中对顶层金属连线层提供保护作用。其中，富硅氧化物是指硅含量大于常规二氧化硅的氧化硅材料，可通过等离子体化学气相沉积法制备。接着执行所述步骤S3：在高于400℃的温度下进行合金化退火步骤。具体的，所述合金化退火可以释放各层间的应力、加强金属连线层与介质层的界面结合紧密度以防止后续在焊盘上打线时金属连线层剥落、降低层与层接触面之间的电阻以增强器件的导电性能、修复前序工艺中形成的悬挂键。作为示例，所述合金化退火步骤采用的退火温度范围是400℃-500℃，退火时间为10分钟-60分钟。本实施例中，所述合金化退火步骤采用的退火温度以410℃为例，退火时间为30分钟。最后请参阅图4，执行所述步骤S4：依次形成第二钝化层302、第三钝化层303及第四钝化层304于所述第一钝化层301上，其中，所述第四钝化层304包括氮化硅层，所述第一钝化层301的材质不同于所述第四钝化层304。作为示例，所述第二钝化层302包括高密度等离子体化学气相沉积氧化硅层，其可以更好地填充顶层金属层之间的间隙，避免空洞出现。作为示例，所述第三钝化层303包括等离子体辅助未掺杂硅玻璃层，本实施例中，在形成所述第四钝化层304之前，还包括对所述第三钝化层303进行化学机械抛光的步骤，以提高钝化层的均匀性和光滑度。作为示例，所述第四钝化层304包括氮化硅层，其可以有效阻隔水汽、碱金属离子。作为示例，所述第四钝化层304的厚度范围是5000埃-7000埃，本实施例中，所述第四钝化层304的厚度以6000埃为例。作为示例，采用等离子增强化学气相沉积来制备氮化硅层，其中，所用气体包括氢气、氮气及硅烷。由于反应气体中含有氢，因此，所述第四钝化层304为富氢薄膜。由于本实施例中将合金化退火步骤提前到氮化硅沉积之前，这样钝化层的氮化硅沉积工艺流程后面就没有高温制程了，氮化硅薄膜中富含的氢就不会分解出H+离子了，从而杜绝了由于较大电场强度的原因把隧穿介质层里甚至浮栅里的电子吸出的可能性。作为示例，请参阅图5，在形成所述第四钝化层304之后，还包括进行钝化层图形化步骤以形成自上而下依次贯穿所述第四钝化层304、所述第三钝化层303、第二钝化层302及第一钝化层301的开口4，所述开口4的底部显露所述顶层金属连线层的预设区域。作为示例，请参阅图6，进一步形成焊盘5于所述第四钝化层304上，所述焊盘5经由所述开口4与所述顶层金属连线层电连接。至此，完成了闪存结构的制作。请参阅图7，显示为对照pFlash结构与采用本发明的闪存结构的制作方法制作的pFlash结构在250 ℃下烘烤24小时后的DRB性能，其中，对照pFlash结构的合金化退火步骤是在第四钝化层形成之后进行，图中横坐标Vcg表示控制栅电压，可见对照pFlash结构在250 ℃下烘烤24小时后的DRB性能很不好，编程阈值电压Vt_Pgm相对于初始阈值电压掉3V；而采用本发明的闪存结构的制作方法制作的pFlash结构在250 ℃下烘烤24小时后的DRB性能明显改善，Vt_Pgm只掉0.4V，符合可靠性要求。存在上述性能差异的原因在于，所述第四钝化层304是富氢薄膜，而且厚度很厚，在经过合金化退火工艺后，400℃以上的高温把氮化硅薄膜中富含的氢分解出H+离子，H+离子体积很小，很容易通过金属和通孔/接触连接通路快速移动到pFlash的浮栅沟道下面。快速移动到pFlash浮栅沟道下面的H+离子会与隧穿氧化层/硅界面的悬挂键键合，还会由于较大电场强度的原因把隧穿氧化层里甚至浮栅里的电子吸出，这样导致比较差的pFlashDRB性能。而本发明的闪存结构的制作方法将合金化退火步骤提前到厚氮化硅层沉积之前，这样厚氮化硅沉积工艺流程后面就没有400℃以上的高温制程了，厚氮化硅薄膜中富含的氢就不会分解出H+离子了，从而杜绝了由于较大电场强度的原因把隧穿氧化层里甚至浮栅里的电子吸出的可能性。实施例二本实施例中提供一种闪存结构，其可采用实施例一中所述的闪存结构的制作方法制作得到，请参阅图6，显示为该闪存结构的剖面结构示意图，包括半导体层1、互连层2及钝化层3，其中，所述半导体层1中设有存储单元，所述互连层2位于所述半导体层1上并与所述存储单元电连接，所述互连层2包括层叠的至少一介质层201及多层金属连线层202，相邻所述金属连线层202之间通过金属插塞203连接，所述互连层2的顶面显露顶层金属连线层，所述钝化层3位于所述互连层上，所述钝化层3包括自下而上依次层叠的第一钝化层301、第二钝化层302、第三钝化层303及第四钝化层304，其中，所述第四钝化层304包括氮化硅层，所述第一钝化层301的材质不同于所述第四钝化层304。综上所述，本发明的闪存结构的制作方法先形成互连层于半导体层上，然后形成第一钝化层于所述互连层上以覆盖顶层金属连线层，并在高于400℃的温度下进行合金化退火步骤以使所述顶层金属连线层合金化，再依次形成第二钝化层、第三钝化层及第四钝化层于所述第一钝化层上，其中，所述第四钝化层包括氮化硅层，所述第一钝化层的材质不同于所述第四钝化层。本发明将合金化退火步骤提前到氮化硅沉积之前，钝化层的氮化硅沉积工艺流程后面没有高温制程，氮化硅薄膜中富含的氢不会分解出H+离子，从而杜绝了由于较大电场强度的原因把隧穿介质层里甚至浮栅里的电子吸出的可能性。DRB测试结果表明，本发明的闪存结构的DRB性能明显改善，符合可靠性要求。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
