# 时序逻辑电路

## 复习

9. 掌握了锁存器和触发器的基本原理，了解它们如何存储一位二进制数据
10. 设计了一个使用 8 位加法器、锁存器和数据选择器的自动加法电路
11. 理解了时钟信号的作用和重要性，以及如何用它同步电路操作

## TL;DR

- 时序逻辑电路是包含存储元件的电路，其输出不仅依赖当前输入，还依赖历史状态
- 时序逻辑电路通过时钟信号同步工作
- 常见的时序逻辑电路包括计数器、寄存器和状态机
- 时序逻辑是实现复杂数字系统的基础

## 正文

### 从组合逻辑到时序逻辑

　　在之前的章节中，我们主要讨论了组合逻辑电路（如加法器），它们的输出仅依赖于当前输入。但在实际应用中，我们经常需要：

1. **记住过去的状态** 
2. **按照特定顺序执行操作** 
3. **处理时序相关的任务** 

　　这就需要时序逻辑电路。

### 时序逻辑的特点

#### 1. 基本组成

1. **存储元件** ：
   - 锁存器或触发器
   - 用于保存状态信息

2. **组合逻辑** ：
   - 处理输入和当前状态
   - 生成下一状态和输出

3. **时钟系统** ：
   - 提供同步信号
   - 控制状态更新时机

#### 2. 工作原理

1. **状态保持** ：
   - 在时钟信号到来之前保持当前状态
   - 确保系统稳定性

2. **状态转换** ：
   - 在时钟边沿更新状态
   - 根据输入和当前状态计算下一状态

3. **输出生成** ：
   - 可以是组合输出（立即响应）
   - 也可以是时序输出（在时钟边沿更新）

### 典型应用

#### 1. 计数器

1. **功能** ：
   - 按照时钟信号计数
   - 可以向上或向下计数
   - 可以设置计数范围

2. **应用** ：
   - 分频器
   - 定时器
   - 程序计数器

#### 2. 移位寄存器

1. **功能** ：
   - 存储多位数据
   - 可以左移或右移
   - 支持串行或并行操作

2. **应用** ：
   - 数据缓冲
   - 串并转换
   - 延时线

#### 3. 状态机

1. **功能** ：
   - 根据输入序列改变状态
   - 产生特定的输出序列
   - 实现复杂的控制逻辑

2. **应用** ：
   - 控制单元
   - 协议处理器
   - 序列检测器

### 设计考虑

#### 1. 时序约束

1. **建立时间** ：
   - 数据在时钟边沿之前必须保持稳定的时间
   - 确保数据被正确捕获

2. **保持时间** ：
   - 数据在时钟边沿之后必须保持稳定的时间
   - 防止数据被错误改变

#### 2. 时钟分配

1. **时钟偏斜** ：
   - 不同部分收到时钟信号的时间差
   - 需要仔细规划时钟树

2. **时钟抖动** ：
   - 时钟边沿的随机变化
   - 影响系统的最高工作频率

 **思考题** 

> 　　在自动加法电路中，如何使用状态机来控制整个运算过程？

## 小结

### 知识点

- 时序逻辑的基本概念和特点
- 常见的时序逻辑电路及其应用
- 时序设计中的关键考虑因素
- 时序约束和时钟分配的重要性

### 思考题答案（仅供参考）

　　使用状态机控制加法运算：
1. **初始状态** ：等待第一个输入
2. **输入状态 1** ：接收并存储第一个数
3. **输入状态 2** ：接收第二个数并启动加法
4. **计算状态** ：等待加法完成
5. **存储状态** ：将结果存入锁存器
6. **返回初始状态** 或进入下一轮计算

## 参考资料

1. [Wikipedia(zh)：时序逻辑](https://zh.wikipedia.org/wiki/%E6%97%B6%E5%BA%8F%E9%80%BB%E8%BE%91)：时序逻辑的基本概念
2. [Wikipedia(zh)：有限状态机](https://zh.wikipedia.org/wiki/%E6%9C%89%E9%99%90%E7%8A%B6%E6%80%81%E6%9C%BA)：状态机的工作原理
3. [Wikipedia(zh)：移位寄存器](https://zh.wikipedia.org/wiki/%E7%A7%BB%E4%BD%8D%E5%AF%84%E5%AD%98%E5%99%A8)：移位寄存器的基本概念

## 协议

　　本作品采用[知识共享署名-非商业性使用-相同方式共享 4.0 国际许可协议](https://creativecommons.org/licenses/by-nc-sa/4.0/deed.zh)进行许可。
