# ISSCC 2019 18.8: A 192pW Hybrid Bandgap−Vth Reference with Process Dependence Compensated by a Dimension-Induced Side-Effect

## 全面的背景介绍

### 前言

略读论文后震惊于其管子之少，“5 个管子”一篇 I，但是精读后感慨电路细节往往隐含于公式与器件之下，“5 个管子”用了 50 页 slides 才得以讲清楚其大致的设计思路。当然，因为要调整 multiplier，所以其实实际电路里也不只有 5 个管子。

如果要为我这篇电路阅读笔记起一个震惊体的标题，《ISSCC 70 年历史中管子最少的电路》是一个不二之选。

> [!NOTE]
> 建议下载至本地后使用 Typora 或其他阅读器打开，因为 Github MathJax 公式支持有限，在线阅读时部分公式无法正确渲染

### 作者

韩国 POSTECH 大学课题组的文章，POSTECH 位于韩国东南沿海的浦项市，1986 年建校对标 Caltech —— 小而精，国内类似的对标是西湖大学。POSTECH 建校显著早于西湖大学，发展更为完善，POSTECH 国际排名和国内 top3 类似，同时 POSTECH 也是韩国国内的“真”top3。

课题组大老板 沈載潤 심재윤 Jae-Yoon Sim 教授课题组近年 on-chip frequency reference 和 V/I reference 文章不少，这一篇 ISSCC 2019 18.8 就是典型的 V/I reference 的文章。

### 工艺

本文原作者基于 180nm 工艺。我在后文的分析中需要定量的部分采用 smic18mmrf。

### 背景

|                           应用场景                           |                           应用需求                           |
| :----------------------------------------------------------: | :----------------------------------------------------------: |
| ![image](https://github.com/user-attachments/assets/cab5076e-b10b-47a9-9b5b-d113ad555c90) | ![image](https://github.com/user-attachments/assets/5929ed18-940b-4374-b600-8efd39eeb40b) |

需要超低功耗的电压电流参考源，用 MOSFET 虽然省电省面积，但 process dependence 显著。

|                           器件选择                           |                           性能结果                           |
| :----------------------------------------------------------: | :----------------------------------------------------------: |
| ![image](https://github.com/user-attachments/assets/77790532-c9bb-4851-a792-02e324cb355d) | ![image](https://github.com/user-attachments/assets/5c3939c4-3564-4023-a6c9-56b652f3ccb8) |

## 要开始搭电路了

### CTAT 基本电路

- 从传统上来说 diode-connected <span style="color:green">bjt</span> 的 $V_{BE}$ 是一个 <span style="color:green">CTAT</span> 电压，对于 bjt 有 $I_C=I_S\left(\exp(\dfrac{V_{BE}}{nV_T})-1  \right)$，其中 n 是 emission coefficient，通常在 1 到 2 之间
  - 假设 $\begin{cases}I_C=\text{constant} \\(V_{BE}\gg nV_{T} \iff I_C\gg I_S)\end{cases}$ ，可推出 <span style="color:green">CTAT</span> 的 $V_{BE}$
  - <span style="color:green">CTAT</span> 的 $V_{BE}$ 即使在 $I_C$ 不是常数，而是 PTAT 时也成立，因为 $I_S$ 中的温度相关系数实在是太强，以至于 $V_{BE}$ 仍需要 <span style="color:green">CTAT</span> 地变化才能使 $I_C(V_{BE})$ 这一函数呈现 PTAT 的特性

|                                                              |                                                              |
| ------------------------------------------------------------ | ------------------------------------------------------------ |
| ![image](https://github.com/user-attachments/assets/ac67957d-6104-451e-8fa2-4af0c44e5538) | ![image](https://github.com/user-attachments/assets/3effd276-447c-47bd-a4fd-7275fce39e52) |

- 但是如果把 constant / PTAT 的偏置电流改成 MOS 亚阈值（截止）时的电流，则 $V_{BE}$ 的 <span style="color:red">CTAT</span> 特性会相应减弱
  - 图中 MOSFET 的漏电流主要由三部分组成：**D** 亚阈值电流 (沟道漏电), **B** body-drain 反偏 diode 漏电, **G** 栅氧漏电
    - 其中后两者在 180nm 最小尺寸下的漏电流量级大约是 1pA（其中 PMOS 的栅漏可能会只有 fA 量级）。但是 fab 对于这些电流的建模往往非常不准确，例如 smic18mmrf 仿真结果中 diode 漏电和栅漏几乎不受温度影响，这显然是不符合理论的。所以我们姑且只能认为这些值是 25℃ 下的典型值。
    - 亚阈值的沟道漏电流在 180nm 最小尺寸下室温下，大约是 NMOS 10pA, PMOS 5pA，所以我们认为图中 MOSFET 的电流全部由亚阈值电流贡献：


$$
\small\begin{aligned}
I_D
&=\left[ \mu C_{ox} \frac{W}{L} (m-1) V_T^2 \right] \exp \left( \frac{V_{GS} - (V_{TH}-\eta V_{DS})}{m V_T} \right) \left( 1 - \exp \left( - \frac{V_{DS}}{V_T} \right) \right) \\
&=\left[ \mu C_{ox} \frac{W}{L} (m-1) V_T^2 \right] \exp \left( \frac{V_{GS} - (V_{TH}-\eta V_{DS})}{m V_T} \right) \\
&=\left[ \mu C_{ox} \frac{W}{L} (m-1) V_T^2 \right] \exp \left( \frac{\eta V_{DS}-V_{TH}}{m V_T} \right)
\end{aligned}
$$

假设 $V_{TH}=V_{TH0}-\alpha T, V_{DS}=V_{DS0}-\beta T$，可以推出：

$$
\frac{1}{I_D}\dv{I_D}{T}
=\dfrac{1}{T}\cdot\left(2+\dfrac{V_{TH}-\eta V_{DS}}{mV_T} \right) + \frac{1}{\mu}\dv{\mu}{T}  + \frac{\alpha-\eta\beta}{mV_T}
$$

进一步假设 $\mu=\mu_0(\frac{T}{T_0})^{\gamma}\,,\,\gamma\approx-1.5$ 有

$$
\frac{1}{I_D}\dv{I_D}{T}
=\dfrac{1}{T}\cdot\left(\cancel{(2+\gamma)}+\dfrac{V_{TH}-\eta V_{DS}}{mV_T} \right)+ \frac{\alpha-\eta\beta}{mV_T}
\approx\dfrac{\dfrac{(V_{TH0}-\alpha T)-\eta (V_{DS0}-\beta T)}{T}+\alpha-\eta\beta}{mV_T} \\
=\dfrac{V_{TH0}-\eta V_{DS0}}{mTV_T}
\approx \pu{0.04 (℃^{-1})}
$$

定性理解如右图所示，MOS 亚阈值漏电流的温度相关性不如 BJT，定量来说：

|                |                 MOS 电流增加至原来的 ( ) 倍                  |  BJT 电流增加至原来的 ( ) 倍  |
| :------------: | :----------------------------------------------------------: | :---------------------------: |
| 温度每上升 1℃  |         $\large 10^{\frac{1}{I_D\ln10}\dv{I_D}{T}}$          |                               |
| 温度每上升 10℃ | $\large 10^{4.34\cdot\frac{V_{TH0}-\eta V_{DS0}}{mTV_T}}\approx1.5$ 和 slides 中提供的 3x / 10℃ 略有差异 | 为什么是 7x？一般认为是两倍？ |

|                                                              |                                                              |
| ------------------------------------------------------------ | ------------------------------------------------------------ |
| ![image](https://github.com/user-attachments/assets/ac67957d-6104-451e-8fa2-4af0c44e5538) | ![image](https://github.com/user-attachments/assets/3effd276-447c-47bd-a4fd-7275fce39e52) |

$I_D\approx\left[ \mu C_{ox} \frac{W}{L} (m_{\text{ss}}-1) V_T^2 \right] \exp \left( \frac{-V_{TH}}{m_{\text{ss}} V_T} \right)=I_S\exp(\frac{V_{CTAT}}{V_T})\approx I_C$ 推导（注意图中的 $k\ne k_{\text{Boltzmann}}$）：

$$
\begin{aligned}
V_{CTAT} 
&=  - \frac{V_{TH}}{m_{\text{ss}}} + V_T \ln \left( \frac{\mu C_{ox} \frac{W}{L} (m_{\text{ss}}-1) V_T^2}{I_S} \right) 
\quad && I_S = bT^{4+m_\mu}\exp(-\frac{E_g}{kT}), \, m_\mu=-2      \\
& =  - \frac{V_{TH}}{m} + V_T \ln \left( \frac{\mu C_{ox} \frac{W}{L} (m-1) V_T^2}{bT^2 \exp(-E_g/(kT))} \right) 
\quad && \mu(T)=\mu_0(T/T_0)^{m_\mu}\\
& = \frac{E_g}{q} - \frac{V_{TH}}{m} + V_T \ln \left( \frac{\mu_0(T/T_0)^{m_\mu} C_{ox} \frac{W}{L} (m-1) (\frac{k}{q})^2}{b} \right) \\
& = \frac{E_g}{q} - \frac{V_{TH}}{m} - V_T \ln(AT^2) 
&& A = \frac{b}{\mu_0 C_{ox} \frac{W}{L} (m-1) (\frac{k}{q})^2 T_0^{2}}
\end{aligned}
$$

其中图中的 $V_{BG}=V_{BE0}=\dfrac{E_g}{q}$

$$
\begin{aligned}
V_{BE}
= & \frac{kT}{q}\ln\left( \dfrac{I_C}{I_S} \right)    \\
= & \frac{kT}{q}\ln\left( \dfrac{I_C}{bT^{4+m_\mu}\exp(-\frac{E_g}{kT})} \right)     \\
= & {\color{red}\underbrace{\colorbox{#FFD3D4}{\color{black}{$\displaystyle \frac{E_g}{q}$}}}_{\displaystyle V_{BE0}}}
-\frac{kT}{q} \left[(4+m_\mu)\ln(T)-\ln\left(\frac{I_C}{b}\right)\right]
\end{aligned}
$$

### 加上 2015 ISSCC 的 PTAT 电路

![image](https://github.com/user-attachments/assets/b150840b-90cb-4a6e-9f7c-f26aa2dc4cb5)

其中 $V_{PTAT}=(V_{TH2}-V_{TH1})+m_2V_T \ln \left( \dfrac{N_1 W_1}{N_2 W_2} \right)$

### 工艺补偿

只使用 PMOS：把 process variation 变成了一维的，方便进行工艺补偿。下图展示概要：

![image](https://github.com/user-attachments/assets/8c297caa-6dcb-4925-8583-ce43e3353a74)

![image](https://github.com/user-attachments/assets/33ed27c7-8074-4bff-8269-30bfb56b945b)

#### 工艺原理

MOSFET 的 $V_{TH}$​ 即使在 180nm 成熟现代工艺中，仍受到 geometry design, doping non-uniformity 等物理参数的影响，所以 $V_{TH}(W,L)$​ 是一个受到尺寸影响的函数，而且 $V_{TH}$ 在 MOSFET 尺寸较小时对 $W,L$​ 的变化尤为敏感，具体而言定性分析有：

##### MOSFET W: 宽度

- **N**arrow **C**hannel **E**ffect vs **R**everse **N**arrow **C**hannel **E**ffect
  - NCE: 在**更老**的工艺中会导致 $W\!\!\uparrow\,\to V_{TH}\!\!\downarrow$
  - RNCE: Shallow-Trench Isolation (STI) 在 250nm 工艺引入后，导致 $W\!\!\downarrow\,\to V_{TH}\!\!\downarrow$​
    - 本文利用这种特性：

|                                                              |                                                              |
| ------------------------------------------------------------ | ------------------------------------------------------------ |
| ![image](https://github.com/user-attachments/assets/1d578cf8-96a2-4485-b451-c4b1c1c00be6) | ![image](https://github.com/user-attachments/assets/35efd533-0530-44b2-85db-ded671e2d498) |

从示意图中可以看出：

- $\Delta V_{TH2,\text{SS-FF},W_2}>\Delta V_{TH1,\text{SS-FF},W_1}$: $V_{TH}$ 在 MOSFET 尺寸较小时对 $W$ 的变化尤为敏感
- RNCE 导致 $W\!\!\downarrow\,\to V_{TH}\!\!\downarrow$

##### MOSFET L: 长度

- **S**hort-**C**hannel **E**ffect vs **R**everse **S**hort-**C**hannel **E**ffect
  - SCE: 由于 DIBL 和 velocity saturation
  - RSCE: 由于 HALO implants
    - 但是可能是因为 180nm 的 RSCE 不是很显著，本文并没有利用这种效应，只做示意展示：

|                                                              | RNCE (反窄沟道) + RSCE (反短沟道) 效应示意对比               |
| ------------------------------------------------------------ | ------------------------------------------------------------ |
| ![image](https://github.com/user-attachments/assets/dfd1dad9-afad-48bd-8812-3273656759a2) | ![image](https://github.com/user-attachments/assets/946e7153-d3cc-43f7-811a-6680a601817a) |

从示意图中可以看出：

- $\Delta V_{TH2,\text{SS-FF},L_2}>\Delta V_{TH1,\text{SS-FF},L_1}$: $V_{TH}$ 在 MOSFET 尺寸较小时对 $L$ 的变化尤为敏感
- RSCE 导致 $L\!\!\downarrow\,\to V_{TH}\!\!\uparrow$



#### 电路实现

- 结合前文所述，窄沟道 $W_2$、短沟道 $L_2$ 相较于大尺寸器件 $\frac{W_1}{L_1}$ 对工艺更敏感。所以 $V_{TH,W2}-V_{TH,W1}$ 和 $V_{TH,L2}-V_{TH,L1}$ 可以视作 complementary to faster-skewed processes (**CTFP**)
- $\dfrac{E_g}{q} - \dfrac{V_{TH}}{m}$ 则可以认为是 proportionality to a faster-skewed process (**PTFP**) 的

CTFP 和 PTFP 的示意图如下左图所示：

|                                                              |                                                              |
| ------------------------------------------------------------ | ------------------------------------------------------------ |
| ![image](https://github.com/user-attachments/assets/6abcb022-bafb-49d7-81e7-1d5f7b486edd) | ![image](https://github.com/user-attachments/assets/5dbc81b2-34af-4996-ae2f-05b7b6bfca75) |

- 其中 CTFP 的系数 $\alpha$ 可以通过减小 $W_2,L_2$ 尺寸来增大。所以通过调整 $W_2,L_2$ 可以使得 CTFP 和 PTFP 抵消，获得与工艺无关的 $V_{REF}$，如右图所示
  - 本电路采用调整 $W$，固定 $L$ 的方式获得 CTFP 系数改变
- 这种结构还有一个好处: $V_{REF}$ 中的主要项是 $\dfrac{E_g}{q}=V_{BE0}$；而不会像利用 $V_{TH}$ 作为 $V_{REF}$ 主要项的电路一样，在放大 $V_{TH}$​ 时增大 uncertainty 

所以有：

![image](https://github.com/user-attachments/assets/ff49fa52-f4f4-4554-a101-09e9a7050b30)

可以通过堆叠来实现整数倍的调整 $V_{?TAT},V_{?TFP}$：

|                        没有补偿的情形                        |                           一层堆叠                           |                           两层堆叠                           |
| :----------------------------------------------------------: | :----------------------------------------------------------: | :----------------------------------------------------------: |
| ![image](https://github.com/user-attachments/assets/e789cf3b-8719-432f-a47f-fb3937e6ed68) | ![image](https://github.com/user-attachments/assets/4ed21f46-c805-4427-85d0-cd294eb11031) | ![image](https://github.com/user-attachments/assets/fd6eb2cf-055c-4b18-876f-523cdb53f607) |

#### 电路 Fine-Tuning

to be continue...

## 一个最后的小问题 —— Supply Sensitivity 的设计思路

![image](https://github.com/user-attachments/assets/1e794ba1-282c-4eac-bbd0-4a8fa9a17e81)

因为 M1 管基本关闭，所以小信号电阻极大，$V_{REF}$ 本来就和 VSS 耦合较多，Vdd 不咋耦合也不咋敏感。但是如果想要进一步提高 Supply Sensitivity，可以考虑采用 Michigan 大学 [Dennis Sylvester](https://ieeexplore.ieee.org/author/37274874600) 课题组：

- JSSC 2012: A Portable 2-Transistor Picowatt Temperature Compensated Voltage Reference Operating at 0.5 V
- ISSCC 2017 Short Course 3: Ultra-Low-Power References and Oscillators

 ISSCC 2019 18.8 借鉴了使用 Native NMOS 的思路，下面先简单介绍一下 JSSC 2012 2-T Vref 的设计思路：

|                      做一个温度不敏感，但是电源很敏感的 Vref |           通过电阻分压 $X\gg 1$ 显著降低电源敏感性           | 有不有更好的方式？使上管栅极与 Vdd 没有任何的耦合？          |
| -----------------------------------------------------------: | :----------------------------------------------------------: | :----------------------------------------------------------- |
| ![image](https://github.com/user-attachments/assets/b3ef1e5a-3a4a-49d0-8be1-04efe38dd524) | ![image](https://github.com/user-attachments/assets/f65c8d8f-ec51-416f-8ee0-710dd486eb72) | ![image](https://github.com/user-attachments/assets/7b11af00-b27d-47d6-bfb3-ffaf28a960de) |

有的，兄弟。直接使用 Vss 去偏置 M1(Native NMOS, $V_{THN}\approx0$, ZVth) 栅极，实现电流和 Vdd 没有任何关系，从而 Vref 也和 Vdd 没任何关系。但是 M1 的栅极接 Vss 也是不绝对的，Vss 只是恰好是一个和 Vdd 肯定毫无关系的电压罢了。例如 JSSC 2012 中提出的一种改进（右图）：

![image](https://github.com/user-attachments/assets/3ab606ae-a163-4b87-aa1c-0519b76fe79a)

可以把左图中获得的、和 Vdd 无关的 Vref 用于去偏置 top stack 中 M3 管的 gate。与 bottom stack 类似，top stack 中以此获得的电流也是和 Vdd 无关的。在 ISSCC 2019 18.8 中，类似地：

![image](https://github.com/user-attachments/assets/15360d57-b626-4a5a-b214-d13e65eb540b)

在 ISSCC 2017 9.2 中也非常类似地利用了这一 Native NMOS 降低 supply sensitivity

## 结束语

有人评价高斯：*He is like the fox, who effaces his tracks in the sand with his tail.* 我认为 paper 也是如此，往往只是 benchmark 的展示和最终大一统电路的分析，毫无设计思路和设计 insights 可言。不过 ISSCC 的 slides 还是会提供不少优秀的“正向设计思路”给大家学习的，多看 slides，多学设计思路。

to be continue...

to do: https://zhuanlan.zhihu.com/p/29719996820
