# 应变硅技术对载流子迁移率提升的原理与应用

## 应变硅技术的基本概念

应变硅(Strained Silicon)技术是指在硅晶体中人为引入机械应力，通过改变晶格常数来调制能带结构，从而提升载流子迁移率的半导体工艺技术。当硅晶体受到拉伸或压缩应力时，其晶格间距会发生改变，导致电子在传导过程中遭遇的散射减少，迁移率显著提高。这项技术最早由IBM在2001年实现产业化，现已成为28nm及以上节点的标准工艺。

应变作用主要通过两种机制影响载流子：一是改变能带结构，减小有效质量；二是降低载流子与晶格振动(声子)的散射概率。在标准硅晶体中，电子迁移率约为1450 cm²/V·s，空穴迁移率约为500 cm²/V·s，而通过应变技术可分别提升70%和50%以上。

## 应变引入的具体方法

### 全局应变技术

全局应变通过衬底材料与硅的晶格失配实现。典型方法包括：
1. **SiGe虚拟衬底**：在硅衬底上生长渐变SiGe缓冲层，其晶格常数比硅大4.2%(当Ge含量为100%时)，使得顶部硅层受到双轴拉伸应变。
2. **SOI应变技术**：在绝缘层上硅(SOI)结构中，通过智能切割或离子注入工艺引入单轴应变。
3. **应力记忆技术(SMT)**：利用氮化硅覆盖层的本征应力，在退火过程中将应力转移到沟道区域。

### 局部应变技术

局部应变通过器件结构设计实现局部载流子迁移率提升：
1. **嵌入式SiGe源漏(eSiGe)**：在PMOS的源漏区嵌入SiGe材料，对沟道产生单轴压缩应变，空穴迁移率可提高2-3倍。
2. **应力衬垫(Stress Liner)**：沉积具有本征应力的氮化硅覆盖层(拉伸应变用于NMOS，压缩应变用于PMOS)。
3. **接触蚀刻停止层(CESL)**：通过调整薄膜沉积参数控制应力大小和方向。

## 应变对载流子迁移率的影响机制

### 能带结构调制

应变会改变硅的能带结构：
- **双轴拉伸应变**：使六重简并的导带最低能谷分裂，电子优先占据有效质量较小的Δ2能谷(迁移率提高)。
- **单轴压缩应变**：使价带顶部的重空穴带和轻空穴带分离，降低空穴有效质量。

### 散射机制改变

应变通过以下途径减少散射：
1. 降低声学声子散射：应变改变晶格振动模式，减少载流子-声子相互作用。
2. 抑制谷间散射：能谷分裂增大了谷间跃迁所需的能量。
3. 减小界面粗糙度散射：应变可部分修复硅/氧化物界面的晶格缺陷。

## 工艺集成挑战与解决方案

### 应力保持与弛豫

高温工艺步骤会导致应力弛豫，解决方法包括：
- 采用低温工艺(如<800°C的NiSi金属化)
- 使用应力增强层(如双应力衬垫技术)
- 优化退火工艺(毫秒级快速退火)

### 应力方向控制

不同器件需要特定方向的应变：
- NMOS：<110>方向拉伸应变最佳
- PMOS：<110>方向压缩应变最佳
- FinFET/GAA结构需考虑三维应力分布

现代工艺通常结合多种应变技术，例如在14nm节点会同时采用eSiGe、应力衬垫和高应力接触层，使PMOS空穴迁移率提升4倍以上。随着器件尺寸微缩，应变工程正与新型沟道材料(如SiGe、Ge、III-V族)相结合，继续推动摩尔定律发展。