============================================================
  Generated by:           Encounter(R) RTL Compiler v14.10-s022_1
  Generated on:           Jul 25 2021  01:03:26 pm
  Module:                 es_ordered_cas_mul_synth
  Technology library:     gscl45nm 
  Operating conditions:   typical (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

           Instance             Cells  Cell Area  Net Area  Total Area  Wireload     
-------------------------------------------------------------------------------------
es_ordered_cas_mul_synth          736       2270         0        2270    <none> (D) 
  TOP                             736       2270         0        2270    <none> (D) 
    cas                           325        714         0         714    <none> (D) 
      genblk1.cas_abmax_abminc    138        289         0         289    <none> (D) 
      genblk1.cas_abmin_c         111        243         0         243    <none> (D) 
      genblk1.cas_a_b              76        183         0         183    <none> (D) 
    stoch2bin                     139        627         0         627    <none> (D) 
      inc_add_23_27_1              27        127         0         127    <none> (D) 
    genblk1[2].genblk1.sng         91        310         0         310    <none> (D) 
      ctr                          51        222         0         222    <none> (D) 
    genblk1[1].genblk1.sng         90        308         0         308    <none> (D) 
      ctr                          50        220         0         220    <none> (D) 
    genblk1[0].genblk1.sng         87        302         0         302    <none> (D) 
      ctr                          47        214         0         214    <none> (D) 

 (D) = wireload is default in technology library
