 看似非常簡單就可完成一顆晶片的設計，背後卻隱藏著相當深厚的訓練基礎，才能造就出如此爐火純青的功夫。究竟要如何才能練就這般的好功夫呢？
 在12小時內就可以設計出一顆晶片？這是天方夜譚吧！正所謂台上一分鐘，台下十年功，看似非常簡單就可完成一顆晶片的設計，背後卻隱藏著相當深厚的訓練基礎，才能造就出如此爐火純青的功夫。究竟要如何才能練就這般的好功夫呢？造就台灣傲人半導體產業的關鍵核心，當然就是優質的人才。本篇帶您了解培養頂尖積體電路設計人才的過程，以及台灣最重要的電路設計競技擂台─積體電路設計競賽。
 由教育部指導推動的大學校院積體電路設計競賽（IC競賽），自1998年開辦以來，已成為全國規模最大的積體電路設計專業技術競賽。每年都吸引約千名同學報名參加，通過初賽的比率不到30％，因此入圍決賽者都是IC設計領域中的菁英學子。
 IC競賽的宗旨是鼓勵大學校院學生從事積體電路設計，增進學生學習興趣及培養實際設計能力，以提升我國積體電路設計水準。同時，配合政府推動的「智慧電子國家型科技計畫」，發展生醫、綠能、車用電子、資訊通訊、消費性電子等MG＋4C新興電子應用，持續吸引學生投入高附加價值的晶片系統研究。
 競賽舉辦已進入20個年頭，由台灣IC設計產業的蓬勃發展，以及設計人才頻頻被挖角的現象來看，我國培育積體電路設計人才的做法是相當成功的。國內知名的IC設計公司也經常攻占各大媒體播報的版面，並成為這競賽中菁英學子的第一就業志願。而進入決賽的學生有著光環的加持，等於持有了進入職場第一志願的入場券，也成為知名IC設計公司爭相網羅的對象。
 頂尖設計人才的養成首先必須有扎實的理論基礎，透過高職的技職體系或大學中的必修課程，包含電子學、電路學、邏輯設計等基礎課程，對積體電路設計所使用的基本元件功能與電路分析軟體特性便會有相當程度的了解。而想要真正追求極致的積體電路功能時，就必須學習進階設計課程，如數位訊號處理架構、類比電路設計等進階課程。
 當然還得配合實作訓練課程，以及運用電腦輔助設計軟體（computer-aided CAD），不斷地演練及複習學過的電路設計技巧與流程。從架構設計到RTL編碼技巧，再到合成與布局的工具操作，養成電路實作的直覺與熟練的技術。
 以培養數位晶片設計能力的大學課程為例，大一、大二的邏輯設計能為所有的數位電路邏輯做為奠基也是入門的課程。大二的數位電路設計開始接觸了Verilog等的硬體描述語言，這課程專注在語言的入門以及小尺度設計。大三的超大型積體電路設計（very VLSI）課程學習到更深入的數位電路的速度面積以及功率的衡量，實驗方面則著重在後端的電路布局。
 直到研究所的數位IC課程，會更深入地探討理論以及各種電路階層特性分析的實驗。最後直到數位IC設計實驗，把整套的設計流程跑了一遍，從設計到使用矽智財IP（也就是已設計好的模組化電路組件）、加入SRAM記憶體的運用，直到更後端的晶片布局的流程。如此一來，數位晶片設計的能力培養大致完成。有了上述的理論基礎，就可以報名長達12小時的馬拉松競賽囉！
 競賽報名資格得在老師指導下組隊報名參賽，大學類參賽者須是大學部學生，研究所類參賽者限博士班二年級（含）以下的研究生，研究所∕大學類則限博士班二年級（含）以下的研究生及大學生。全職學生類則是所有研究生與大學生。參賽者嚴格限制不可在外有和IC設計相關的兼職或全職工作，一經查證有以上事證，則取消資格。另外，曾在以往參加本競賽得到特優者，不得再報名同一類組比賽（但可報名其他類組參加比賽）。
 競賽目前共分為三類四組，研究所類：全客戶設計（A組）；研究所∕大學類：標準元件數位電路設計（B組）、類比電路設計（C組）；大學類：全客戶設計（D組）。
 全客戶設計–由主辦單位提供指定題目及設計規格，參賽者在限定時間內利用全客戶式設計方式，完成符合規格的電路及其相關的布局與布局設計的驗證。標準元件數位電路設計–由主辦單位提供指定題目、設計規格及相對應的測試向量，參賽者在限定時間內利用標準元件數位電路設計方式，完成符合規格的晶片設計。初賽時僅需完成邏輯閘層次設計，決賽時則需完成實體階層設計。類比電路設計–由主辦單位提供指定題目與設計規格，參賽者在限定時間內利用指定單位所提供的技術檔案完成符合規格的晶片設計，包含布局前模擬、電路布局、設計規範驗證、電路布局驗證、布局後模擬。整個競賽從每年的2月中開放報名至最後決賽得獎頒獎，大約為期半年左右。競賽也分為初賽及複賽，初賽地點都在各學校實驗室，複賽的地點則選在國家晶片系統設計中心，依不同組別分二天集中監考。
 以106年B組標準元件數位電路設計初賽的題目為例：設計一個距離變換電路，計算物件內部每一點與物件邊緣的距離。由於是設計可計算距離轉換的電路，並利用記憶體儲存圖像資料，因此參賽者在答題技巧中，除了須擁有圖像及像素的運算處理技巧外，尚須具備如何操作記憶體存取的概念，並以完成計算的時間最短與使用的面積最小來評判設計的優劣。題目也事先透過晶片中心同仁的試作與調整題目的複雜度，讓參賽者可以在12小時內完成設計與驗證、邏輯合成與進行自動擺放標準元件及繞線等設計流程。
 競賽除了由國家晶片設計中心的資深工程師負責試題的試作及解題外，還邀請IC設計領域的專家學者做為評審，以求競賽的公平與公正。決賽的場地也選擇軟硬體設備環境都完備的國家晶片設計中心，該中心提供完整的軟體應用工具及完善的電腦環境，使得參賽學生都能處在公平的環境中安心地腦力激盪，力拚在12小時內完成晶片布局與規畫，以達成更加優化硬體的演算法，並且在眾多參賽隊伍中脫穎而出。
 近年來，電機電子領域的學生有逐年減少的趨勢，恐使得台灣IC設計的能量逐漸消失瓦解。國家實驗研究院所屬的國家晶片系統設計中心扮演我國IC設計人才培育最重要的角色，能否再創IC設計的高峰，除了增進學生們的視野及企圖心外，應鼓勵更多的學子參與國內積體電路設計競賽，也是晶片中心持續努力的方向。
 配合政府推動人工智慧、物聯網、生產力4.0等發展策略，晶片設計技術仍然扮演著關鍵且不可或缺的角色。不斷刺激學生們的創新思考及設計能力，並且提供驗證能力的環境，也是競賽的始終任務。

