          0 :                    ;;; -*- mode: asm; mode: flyspell-prog; -*-
          0 :                            cpu     8051
          0 :                            include "i8051.inc"
(1)       0 :                    ;;; -*- mode: asm; mode: flyspell-prog; -*-
(1)       0 :                    ;;; i8051
(1)       0 :                    ;;; Interrupt origin
(1)       0 : =0                 ORG_RESET:      equ     000H    ; RESET
(1)       0 : =3                 ORG_IE0:        equ     003H    ; #INT0
(1)       0 : =B                 ORG_TF0:        equ     00BH    ; Timer 0 overflow
(1)       0 : =13                ORG_IE1:        equ     013H    ; #INT1
(1)       0 : =1B                ORG_TF1:        equ     01BH    ; Timer 1 overflow
(1)       0 : =23                ORG_RITI:       equ     023H    ; Receive & Transmit
(1)       0 :                    ;;; Register bank and internal memory
(1)       0 : =0                 BASE_BANK0:     equ     00H     ; Bank 0 R0-R7
(1)       0 : =8                 BASE_BANK1:     equ     08H     ; Bank 1 R0-R7
(1)       0 : =10                BASE_BANK2:     equ     10H     ; Bank 2 R0-R7
(1)       0 : =18                BASE_BANK3:     equ     18H     ; Bank 3 R0-R7
(1)       0 : =20                BASE_BIT:       equ     20H     ; Bit addressable memory
(1)       0 : =30                BASE_MEMORY:    equ     30H     ; general purpose memory
(1)       0 :                    ;;; Special function registers
(1)       0 : =E0                ACC:    equ     0E0H            ; Accumulator
(1)       0 : =F0                B:      equ     0F0H            ; B register
(1)       0 : =D0                PSW:    equ     0D0H            ; Program status word
(1)       0 : =81                SP:     equ     81H             ; Stack pointer
(1)       0 : =82                DPL:    equ     82H             ; DPTR low byte
(1)       0 : =83                DPH:    equ     83H             ; DPTR high byte
(1)       0 : =80                P0:     equ     80H             ; Port 0
(1)       0 : =90                P1:     equ     90H             ; Port 1
(1)       0 : =A0                P2:     equ     0A0H            ; Port 2
(1)       0 : =B0                P3:     equ     0B0H            ; Port 3
(1)       0 : =B8                IP:     equ     0B8H            ; Interrupt priority control
(1)       0 : =A8                IE:     equ     0A8H            ; Interrupt enable control
(1)       0 : =89                TMOD:   equ     89H             ; Timer/Counter mode control
(1)       0 : =88                TCON:   equ     88H             ; Timer/Counter control
(1)       0 : =8C                TH0:    equ     8CH             ; Timer/Counter 0 high byte
(1)       0 : =8A                TL0:    equ     8AH             ; Timer/Counter 0 low byte
(1)       0 : =8D                TH1:    equ     8DH             ; Timer/Counter 1 high byte
(1)       0 : =8B                TL1:    equ     8BH             ; Timer/Counter 1 low byte
(1)       0 : =98                SCON:   equ     98H             ; Serial control
(1)       0 : =99                SBUF:   equ     99H             ; Serial data buffer
(1)       0 : =87                PCON:   equ     87H             ; Power control
(1)       0 :                    ;;; PSW (0D0H) Program status word (bit addressable)
(1)       0 : =7                 CY:     equ     7              ; set to 1 if carry
(1)       0 : =6                 AC:     equ     6              ; set to 1 if auxillary carry
(1)       0 : =5                 F0:     equ     5              ; user flag 0
(1)       0 : =4                 RS1:    equ     4              ; register bank select
(1)       0 : =3                 RS0:    equ     3              ; register bank select
(1)       0 : =2                 OV:     equ     2              ; set to 1 if overflow
(1)       0 : =1                 F1:     equ     1              ; user flag 1
(1)       0 : =0                 P:      equ     0              ; parity bit
(1)       0 :                    ;;; IE (0A8H) Interrupt enable register
(1)       0 : =7                 EA:     equ     7               ; enable interrupt
(1)       0 : =4                 ES:     equ     4               ; Serial
(1)       0 : =3                 ET1:    equ     3               ; Timer 1 overflow
(1)       0 : =2                 EX1:    equ     2               ; #INT1
(1)       0 : =1                 ET0:    equ     1               ; Timer 0 overflow
(1)       0 : =0                 EX0:    equ     0               ; #INT0
(1)       0 :                    ;;; SCON (89H) Serial control (bit addressable)
(1)       0 : =7                 SM0:    equ     7               ; Serial mode SM[0:1:2]=010 8-bit UART
(1)       0 : =6                 SM1:    equ     6
(1)       0 : =5                 SM2:    equ     5
(1)       0 : =4                 REN:    equ     4               ; Enable reception
(1)       0 : =1                 TI:     equ     1               ; Transmit interrupt flag
(1)       0 : =0                 RI:     equ     0               ; Receive interrupt flag
(1)       0 :                    ;;; TCON (88H) Timer/Counter control register
(1)       0 : =7                 TF1:    equ     7               ; Timer 1 overflow flag
(1)       0 : =6                 TR1:    equ     6               ; Timer 1 run control
(1)       0 : =5                 TF0:    equ     5               ; Timer 0 overflow flag
(1)       0 : =4                 TR0:    equ     4               ; Timer 0 run control
(1)       0 :                    ;;; TMOD (89H) Timer/Counter mode control register
(1)       0 : =4                 T1MODE_gp:      equ     4       ; Timer 1 mode
(1)       0 : =0                 T0MODE_gp:      equ     0       ; Timer 0 mode
(1)       0 : =8                 TGATE:          equ     1000B
(1)       0 : =4                 TXPIN:          equ     0100B   ; Input from Tx pin
(1)       0 : =2                 T8MODE:         equ     0010B   ; 8-bit auto-reload timer/counter
(1)       0 :                    ;;; PCON (87H) Power control register
(1)       0 : =40                SMOD:   equ     1000000B        ; Double baudrate
          0 :
          0 :                    ;;; i8251 Universal Synchronous/Asynchronous Receiver/Transmitter
          0 : =FFF0              USART:          equ     0FFF0H
          0 : =FFF0              USARTD:         equ     USART+0 ; Data register
          0 : =FFF1              USARTS:         equ     USART+1 ; Status register
          0 : =FFF1              USARTC:         equ     USART+1 ; Control register
          0 : =FFF2              USARTRV:        equ     USART+2 ; Receive interrupt vector (ORG_*)
          0 : =FFF3              USARTTV:        equ     USART+3 ; Transmit interrupt vector (ORG_*)
          0 :                            include "i8251.inc"
(1)       0 :                    ;;; -*- mode: asm; mode: flyspell-prog; -*-
(1)       0 :
(1)       0 :                    ;;; i8251 USART device emulator.
(1)       0 : =6                 MODE_STOP_gp:   equ     6
(1)       0 : =C0                MODE_STOP_gm:   equ     11000000B
(1)       0 : =40                MODE_STOP1_gc:  equ     (1 << MODE_STOP_gp)
(1)       0 : =80                MODE_STOP15_gc: equ     (2 << MODE_STOP_gp)
(1)       0 : =C0                MODE_STOP2_gc:  equ     (3 << MODE_STOP_gp)
(1)       0 : =20                MODE_EVEN_bm:   equ     00100000B
(1)       0 : =10                MODE_PARITY_bm: equ     00010000B
(1)       0 : =2                 MODE_LEN_gp:    equ     2
(1)       0 : =C                 MODE_LEN_gm:    equ     00001100B
(1)       0 : =0                 MODE_LEN5_gc:   equ     (0 << MODE_LEN_gp)
(1)       0 : =4                 MODE_LEN6_gc:   equ     (1 << MODE_LEN_gp)
(1)       0 : =8                 MODE_LEN7_gc:   equ     (2 << MODE_LEN_gp)
(1)       0 : =C                 MODE_LEN8_gc:   equ     (3 << MODE_LEN_gp)
(1)       0 : =0                 MODE_BAUD_gp:   equ     0
(1)       0 : =3                 MODE_BAUD_gm:   equ     00000011B
(1)       0 : =1                 MODE_BAUD_X1:   equ     (1 << MODE_BAUD_gp)
(1)       0 : =2                 MODE_BAUD_X16:  equ (2 << MODE_BAUD_gp)
(1)       0 : =3                 MODE_BAUD_X64:  equ (3 << MODE_BAUD_gp)
(1)       0 :                    ;;; Bit Definition of command register
(1)       0 : =80                CMD_EH_bm:      equ     10000000B   ; Enter hunt mode
(1)       0 : =40                CMD_IR_bm:      equ     01000000B   ; Internal Reset
(1)       0 : =20                CMD_RTS_bm:     equ     00100000B   ; Request To Send
(1)       0 : =10                CMD_ER_bm:      equ     00010000B   ; Error Reset
(1)       0 : =8                 CMD_SBRK_bm:    equ     00001000B   ; Send Break
(1)       0 : =4                 CMD_RxEN_bm:    equ     00000100B   ; Receive Enable
(1)       0 : =2                 CMD_DTR_bm:     equ     00000010B   ; Data Terminal Ready
(1)       0 : =1                 CMD_TxEN_bm:    equ     00000001B   ; Transmit enable
(1)       0 :
(1)       0 :                    ;;; Bit definition of status register
(1)       0 : =80                ST_DSR_bm:      equ     10000000B   ; Data Set Ready
(1)       0 : =40                ST_BRK_bm:      equ     01000000B   ; BREAK detected
(1)       0 : =20                ST_FE_bm:       equ     00100000B   ; Framing Error
(1)       0 : =10                ST_OE_bm:       equ     00010000B   ; Iverrun Error
(1)       0 : =8                 ST_PE_bm:       equ     00001000B   ; Parity Error
(1)       0 : =4                 ST_TxEMPTY_bm:  equ     00000100B   ; Transmitter empty
(1)       0 : =2                 ST_RxRDY_bm:    equ     00000010B   ; Receiver ready
(1)       0 : =1                 ST_TxRDY_bm:    equ     00000001B   ; Transmitter ready
(1)       0 : =1                 ST_RxRDY_bp:    equ     1           ; Receiver ready
(1)       0 : =0                 ST_TxRDY_bp:    equ     0           ; Transmitter ready
          0 :                    ;;; Async 1stop 8data x16
          0 : =4E                ASYNC_MODE:     equ     MODE_STOP1_gc|MODE_LEN8_gc|MODE_BAUD_X16
          0 :                    ;;; RTS/DTR, error reset, Rx enable, Tx enable
          0 : =37                RX_EN_TX_EN:    equ     CMD_RTS_bm|CMD_DTR_bm|CMD_ER_bm|CMD_RxEN_bm|CMD_TxEN_bm
          0 :
          0 :                    ;;; External data memory
       2000 :                            org     2000H
       2000 : =80                rx_buffer_size:  equ     128
       2000 :                    rx_buffer:
       2000 :                            ds      rx_buffer_size
       2080 :
       2080 :                    ;;; Internal data memory
         30 :                            org     BASE_MEMORY
         30 :                    rx_queue:
         30 :                            ds      queue_work_size
         36 : =36                stack:  equ     $
         36 :
          0 :                            org     ORG_RESET
          0 : 02 00 26                   ljmp    init
          3 :                            org     ORG_IE0
          3 : 02 00 D7                   ljmp    isr_intr
          B :                            org     ORG_TF0
          B : 02 00 26                   ljmp    init
         13 :                            org     ORG_IE1
         13 : 02 00 26                   ljmp    init
         1B :                            org     ORG_TF1
         1B : 02 00 26                   ljmp    init
         23 :                            org     ORG_RITI
         23 : 02 00 26                   ljmp    init
         26 :
         26 :                    init:
         26 : 75 81 35                   mov     SP, #stack-1
         29 : 78 30                      mov     R0, #rx_queue
         2B : 79 80                      mov     R1, #rx_buffer_size
         2D : 90 20 00                   mov     DPTR, #rx_buffer
         30 : 12 00 70                   lcall   queue_init
         33 :                    init_uart:
         33 : 90 FF F1                   mov     DPTR, #USARTC
         36 : E4                         clr     A
         37 : F0                         movx    @DPTR, A
         38 : F0                         movx    @DPTR, A
         39 : F0                         movx    @DPTR, A        ; safest way to sync mode
         3A : 74 40                      mov     A, #CMD_IR_bm   ; reset
         3C : F0                         movx    @DPTR, A
         3D : 00                         nop
         3E : 00                         nop
         3F : 74 4E                      mov     A, #ASYNC_MODE
         41 : F0                         movx    @DPTR, A
         42 : 00                         nop
         43 : 00                         nop
         44 : 74 37                      mov     A, #RX_EN_TX_EN
         46 : F0                         movx    @DPTR, A
         47 : A3                         inc     DPTR
         48 : 74 03                      mov     A, #ORG_IE0
         4A : F0                         movx    @DPTR, A        ; enable Rx interrupt using INT0
         4B : D2 A8                      setb    IE.EX0          ; enable INT0
         4D : D2 AF                      setb    IE.EA           ; enable interrupt
         4F :
         4F :                    receive_loop:
         4F : 78 30                      mov     R0, #rx_queue
         51 : C2 AF                      clr     IE.EA           ; disable interrupt
         53 : 12 00 B0                   lcall   queue_remove
         56 : D2 AF                      setb    IE.EA           ; enable interrupt
         58 : 50 F5                      jnc     receive_loop
         5A : 60 13                      jz      halt_to_system
         5C : FF                         mov     R7, A           ; save character
         5D :                    transmit_loop:
         5D : 90 FF F1                   mov     DPTR, #USARTS
         60 : E0                         movx    A, @DPTR
         61 : 30 E0 F9                   jnb     ACC.ST_TxRDY_bp, transmit_loop
         64 :                    transmit_data:
         64 : 15 82                      dec     DPL             ; DPTR=USARTD
         66 : EF                         mov     A, R7
         67 : F0                         movx    @DPTR, A
         68 : B4 0D E4                   cjne    A, #0DH, receive_loop
         6B : 7F 0A                      mov     R7, #0AH
         6D : 80 EE                      sjmp    transmit_loop
         6F :                    halt_to_system:
         6F : A5                         db      0A5H            ; halt to system
         70 :
         70 :                            include "queue.inc"
(1)      70 :                    ;;; -*- mode: asm; mode: flyspell-prog; -*-
(1)      70 :                    ;;; [queue] queue structure on internal data memory
(1)      70 : =0                 queue_len:      equ     0       ; queue length
(1)      70 : =1                 queue_size:     equ     1       ; buffer size
(1)      70 : =2                 queue_put:      equ     2       ; queue put index
(1)      70 : =3                 queue_get:      equ     3       ; queue get index
(1)      70 : =4                 queue_buf_lo:   equ     4       ; lo(queue buffer) pointer to  external data memory
(1)      70 : =5                 queue_buf_hi:   equ     5       ; hi(queue_buffer)
(1)      70 : =6                 queue_work_size: equ    6       ; queue work size
(1)      70 :
(1)      70 :                    ;;; [queue] Initialize queue
(1)      70 :                    ;;; @param R0 queue work space pointer
(1)      70 :                    ;;; @param R1 queue buffer size
(1)      70 :                    ;;; @param DPTR queue buffer pointer
(1)      70 :                    ;;; @clobber DPTR R0 R1 A
(1)      70 :                    queue_init:
(1)      70 : E4                         clr     A
(1)      71 : F6                         mov     @R0, A          ; clear queue_len
(1)      72 : E9                         mov     A, R1
(1)      73 : 08                         inc     R0
(1)      74 : F6                         mov     @R0, A          ; save queue_size
(1)      75 : E4                         clr     A
(1)      76 : 08                         inc     R0
(1)      77 : F6                         mov     @R0, A          ; clear queue_put
(1)      78 : 08                         inc     R0
(1)      79 : F6                         mov     @R0, A          ; clear queue_get
(1)      7A : 08                         inc     R0
(1)      7B : A6 82                      mov     @R0, DPL        ; lo(queue_buf)
(1)      7D : 08                         inc     R0
(1)      7E : A6 83                      mov     @R0, DPH        ; hi(queue_buf)
(1)      80 :                    queue_init_loop:
(1)      80 : F0                         movx    @DPTR, A
(1)      81 : A3                         inc     DPTR
(1)      82 : D9 FC                      djnz    R1, queue_init_loop
(1)      84 : 22                         ret
(1)      85 :
(1)      85 :                    ;;; [queue] Add an element to queue
(1)      85 :                    ;;; @param R0 queue work space pointer
(1)      85 :                    ;;; @param A an element
(1)      85 :                    ;;; @return PSW.C 0 if queue is full
(1)      85 :                    ;;; @clobber DPTR R0 A
(1)      85 :                    queue_add:
(1)      85 : C0 E0                      push    ACC             ; save an element
(1)      87 : E6                         mov     A, @R0          ; A=queue_len
(1)      88 : 08                         inc     R0              ; R0=&queue_size
(1)      89 : 66                         xrl     A, @R0          ; queue_size
(1)      8A : 70 04                      jnz     queue_add_store ; branch if queue is not full
(1)      8C : D0 E0                      pop     ACC
(1)      8E : C3                         clr     C               ; PSW.C=0
(1)      8F : 22                         ret
(1)      90 :                    queue_add_store:
(1)      90 : 18                         dec     R0              ; R0=&queue_len
(1)      91 : 06                         inc     @R0             ; queue_len+=1
(1)      92 : 08                         inc     R0
(1)      93 : 08                         inc     R0
(1)      94 : E6                         mov     A, @R0          ; A=queue_put
(1)      95 : 08                         inc     R0
(1)      96 : 08                         inc     R0
(1)      97 : 26                         add     A, @R0          ; A=lo(queue_buf)+queue_put
(1)      98 : F5 82                      mov     DPL, A
(1)      9A : 08                         inc     R0
(1)      9B : E6                         mov     A, @R0          ; A=hi(queue_buf)
(1)      9C : 34 00                      addc    A, #0
(1)      9E : F5 83                      mov     DPH, A
(1)      A0 : D0 E0                      pop     ACC             ; restore an element
(1)      A2 : F0                         movx    @DPTR, A        ; add an element
(1)      A3 : 18                         dec     R0
(1)      A4 : 18                         dec     R0
(1)      A5 : 18                         dec     R0
(1)      A6 : 06                         inc     @R0             ; queue_put+=1
(1)      A7 : E6                         mov     A, @R0          ; A=queue_put
(1)      A8 : 18                         dec     R0
(1)      A9 : 66                         xrl     A, @R0          ; queue_size
(1)      AA : 70 02                      jnz     queue_add_end   ; branch if queue_put != queue_size
(1)      AC : 08                         inc     R0
(1)      AD : F6                         mov     @R0, A          ; queue_put=0
(1)      AE :                    queue_add_end:
(1)      AE : D3                         setb    C
(1)      AF : 22                         ret
(1)      B0 :
(1)      B0 :                    ;;; [queue] Remove an element from queue
(1)      B0 :                    ;;; @param R0 queue work space pointer
(1)      B0 :                    ;;; @return A an element
(1)      B0 :                    ;;; @return PSW.C 0 if queue is empty
(1)      B0 :                    ;;; @clobber DPTR R0 A
(1)      B0 :                    queue_remove:
(1)      B0 : E6                         mov     A, @R0            ; queue_len
(1)      B1 : 70 02                      jnz     queue_remove_elem ; queue_len > 0
(1)      B3 : C3                         clr     C                 ; PSW.C=0
(1)      B4 : 22                         ret
(1)      B5 :                    queue_remove_elem:
(1)      B5 : 16                         dec     @R0             ; queue_len-=1
(1)      B6 : 08                         inc     R0
(1)      B7 : 08                         inc     R0
(1)      B8 : 08                         inc     R0
(1)      B9 : E6                         mov     A, @R0          ; A=queue_get
(1)      BA : 08                         inc     R0
(1)      BB : 26                         add     A, @R0          ; A=lo(queue_buf)+queue_get
(1)      BC : F5 82                      mov     DPL, A
(1)      BE : 08                         inc     R0
(1)      BF : E6                         mov     A, @R0          ; A=hi(queue)
(1)      C0 : 34 00                      addc    A, #0
(1)      C2 : F5 83                      mov     DPH, A
(1)      C4 : E0                         movx    A, @DPTR        ; read an element
(1)      C5 : C0 E0                      push    ACC             ; save an element
(1)      C7 : 18                         dec     R0
(1)      C8 : 18                         dec     R0
(1)      C9 : 06                         inc     @R0             ; queue_get+=1
(1)      CA : E6                         mov     A, @R0          ; A=queue_get
(1)      CB : 18                         dec     R0
(1)      CC : 18                         dec     R0
(1)      CD : 66                         xrl     A, @R0          ; queue_size
(1)      CE : 70 03                      jnz     queue_remove_end ; branch if queue_get != queue_size
(1)      D0 : 08                         inc     R0
(1)      D1 : 08                         inc     R0
(1)      D2 : F6                         mov     @R0, A          ; queue_get=0
(1)      D3 :                    queue_remove_end:
(1)      D3 : D0 E0                      pop     ACC             ; restore an element
(1)      D5 : D3                         setb    C
(1)      D6 : 22                         ret
         D7 :
         D7 :                    isr_intr:
         D7 : C0 D0                      push    PSW
         D9 : C2 D4                      clr     PSW.RS1
         DB : D2 D3                      setb    PSW.RS0         ; select BANK 1
         DD : A9 82                      mov     R1, DPL
         DF : AA 83                      mov     R2, DPH         ; save DPR
         E1 : FB                         mov     R3, A           ; save A
         E2 : 90 FF F1                   mov     DPTR, #USARTS
         E5 : E0                         movx    A, @DPTR
         E6 : 30 E1 08                   jnb     ACC.ST_RxRDY_bp, isr_intr_end
         E9 : 15 82                      dec     DPL             ; DPTR=USARTD
         EB : E0                         movx    A, @DPTR
         EC : 78 30                      mov     R0, #rx_queue
         EE : 12 00 85                   lcall   queue_add
         F1 :                    isr_intr_end:
         F1 : EB                         mov     A, R3           ; restore A
         F2 : 8A 83                      mov     DPH, R2
         F4 : 89 82                      mov     DPL, R1         ; restore DPTR
         F6 : D0 D0                      pop     PSW
         F8 : 32                         reti
