TimeQuest Timing Analyzer report for uart_pc_test
Mon Sep 29 12:32:36 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; uart_pc_test                                                      ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-12        ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 174.16 MHz ; 174.16 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -4.742 ; -352.160      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -112.380              ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                ;
+--------+-------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.742 ; debounce:btn_db_unit|q_reg[0] ; debounce:btn_db_unit|state_reg.HIGH                     ; clk          ; clk         ; 1.000        ; 0.012      ; 5.790      ;
; -4.669 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[0]      ; clk          ; clk         ; 1.000        ; 0.016      ; 5.721      ;
; -4.669 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[1]      ; clk          ; clk         ; 1.000        ; 0.016      ; 5.721      ;
; -4.668 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[6]       ; clk          ; clk         ; 1.000        ; 0.020      ; 5.724      ;
; -4.668 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[5]       ; clk          ; clk         ; 1.000        ; 0.020      ; 5.724      ;
; -4.668 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[4]       ; clk          ; clk         ; 1.000        ; 0.020      ; 5.724      ;
; -4.668 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[3]       ; clk          ; clk         ; 1.000        ; 0.020      ; 5.724      ;
; -4.668 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[2]       ; clk          ; clk         ; 1.000        ; 0.020      ; 5.724      ;
; -4.668 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[1]       ; clk          ; clk         ; 1.000        ; 0.020      ; 5.724      ;
; -4.668 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[0]       ; clk          ; clk         ; 1.000        ; 0.020      ; 5.724      ;
; -4.660 ; debounce:btn_db_unit|q_reg[0] ; debounce:btn_db_unit|state_reg.LOW                      ; clk          ; clk         ; 1.000        ; 0.012      ; 5.708      ;
; -4.639 ; debounce:btn_db_unit|q_reg[1] ; debounce:btn_db_unit|state_reg.HIGH                     ; clk          ; clk         ; 1.000        ; 0.012      ; 5.687      ;
; -4.627 ; debounce:btn_db_unit|q_reg[3] ; debounce:btn_db_unit|state_reg.HIGH                     ; clk          ; clk         ; 1.000        ; 0.012      ; 5.675      ;
; -4.616 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[0]       ; clk          ; clk         ; 1.000        ; 0.024      ; 5.676      ;
; -4.616 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[3]       ; clk          ; clk         ; 1.000        ; 0.024      ; 5.676      ;
; -4.615 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[1]       ; clk          ; clk         ; 1.000        ; 0.024      ; 5.675      ;
; -4.615 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[2]       ; clk          ; clk         ; 1.000        ; 0.024      ; 5.675      ;
; -4.588 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[1]       ; clk          ; clk         ; 1.000        ; 0.022      ; 5.646      ;
; -4.587 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[0]       ; clk          ; clk         ; 1.000        ; 0.022      ; 5.645      ;
; -4.566 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[0]      ; clk          ; clk         ; 1.000        ; 0.016      ; 5.618      ;
; -4.566 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[1]      ; clk          ; clk         ; 1.000        ; 0.016      ; 5.618      ;
; -4.565 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[6]       ; clk          ; clk         ; 1.000        ; 0.020      ; 5.621      ;
; -4.565 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[5]       ; clk          ; clk         ; 1.000        ; 0.020      ; 5.621      ;
; -4.565 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[4]       ; clk          ; clk         ; 1.000        ; 0.020      ; 5.621      ;
; -4.565 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[3]       ; clk          ; clk         ; 1.000        ; 0.020      ; 5.621      ;
; -4.565 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[2]       ; clk          ; clk         ; 1.000        ; 0.020      ; 5.621      ;
; -4.565 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[1]       ; clk          ; clk         ; 1.000        ; 0.020      ; 5.621      ;
; -4.565 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[0]       ; clk          ; clk         ; 1.000        ; 0.020      ; 5.621      ;
; -4.557 ; debounce:btn_db_unit|q_reg[1] ; debounce:btn_db_unit|state_reg.LOW                      ; clk          ; clk         ; 1.000        ; 0.012      ; 5.605      ;
; -4.554 ; debounce:btn_db_unit|q_reg[3] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[0]      ; clk          ; clk         ; 1.000        ; 0.016      ; 5.606      ;
; -4.554 ; debounce:btn_db_unit|q_reg[3] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[1]      ; clk          ; clk         ; 1.000        ; 0.016      ; 5.606      ;
; -4.553 ; debounce:btn_db_unit|q_reg[3] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[6]       ; clk          ; clk         ; 1.000        ; 0.020      ; 5.609      ;
; -4.553 ; debounce:btn_db_unit|q_reg[3] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[5]       ; clk          ; clk         ; 1.000        ; 0.020      ; 5.609      ;
; -4.553 ; debounce:btn_db_unit|q_reg[3] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[4]       ; clk          ; clk         ; 1.000        ; 0.020      ; 5.609      ;
; -4.553 ; debounce:btn_db_unit|q_reg[3] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[3]       ; clk          ; clk         ; 1.000        ; 0.020      ; 5.609      ;
; -4.553 ; debounce:btn_db_unit|q_reg[3] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[2]       ; clk          ; clk         ; 1.000        ; 0.020      ; 5.609      ;
; -4.553 ; debounce:btn_db_unit|q_reg[3] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[1]       ; clk          ; clk         ; 1.000        ; 0.020      ; 5.609      ;
; -4.553 ; debounce:btn_db_unit|q_reg[3] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[0]       ; clk          ; clk         ; 1.000        ; 0.020      ; 5.609      ;
; -4.545 ; debounce:btn_db_unit|q_reg[3] ; debounce:btn_db_unit|state_reg.LOW                      ; clk          ; clk         ; 1.000        ; 0.012      ; 5.593      ;
; -4.514 ; debounce:btn_db_unit|q_reg[2] ; debounce:btn_db_unit|state_reg.HIGH                     ; clk          ; clk         ; 1.000        ; 0.012      ; 5.562      ;
; -4.513 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[0]       ; clk          ; clk         ; 1.000        ; 0.024      ; 5.573      ;
; -4.513 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[3]       ; clk          ; clk         ; 1.000        ; 0.024      ; 5.573      ;
; -4.512 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[1]       ; clk          ; clk         ; 1.000        ; 0.024      ; 5.572      ;
; -4.512 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[2]       ; clk          ; clk         ; 1.000        ; 0.024      ; 5.572      ;
; -4.501 ; debounce:btn_db_unit|q_reg[3] ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[0]       ; clk          ; clk         ; 1.000        ; 0.024      ; 5.561      ;
; -4.501 ; debounce:btn_db_unit|q_reg[3] ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[3]       ; clk          ; clk         ; 1.000        ; 0.024      ; 5.561      ;
; -4.500 ; debounce:btn_db_unit|q_reg[3] ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[1]       ; clk          ; clk         ; 1.000        ; 0.024      ; 5.560      ;
; -4.500 ; debounce:btn_db_unit|q_reg[3] ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[2]       ; clk          ; clk         ; 1.000        ; 0.024      ; 5.560      ;
; -4.485 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[1]       ; clk          ; clk         ; 1.000        ; 0.022      ; 5.543      ;
; -4.484 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[0]       ; clk          ; clk         ; 1.000        ; 0.022      ; 5.542      ;
; -4.480 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|fifo:fifo_rx_unit|w_ptr_reg[0]      ; clk          ; clk         ; 1.000        ; 0.018      ; 5.534      ;
; -4.480 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|fifo:fifo_rx_unit|w_ptr_reg[1]      ; clk          ; clk         ; 1.000        ; 0.018      ; 5.534      ;
; -4.478 ; debounce:btn_db_unit|q_reg[0] ; debounce:btn_db_unit|state_reg.WAIT0                    ; clk          ; clk         ; 1.000        ; 0.012      ; 5.526      ;
; -4.477 ; debounce:btn_db_unit|q_reg[0] ; debounce:btn_db_unit|state_reg.WAIT1                    ; clk          ; clk         ; 1.000        ; 0.012      ; 5.525      ;
; -4.477 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|fifo:fifo_rx_unit|empty_reg         ; clk          ; clk         ; 1.000        ; 0.018      ; 5.531      ;
; -4.477 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|fifo:fifo_rx_unit|full_reg          ; clk          ; clk         ; 1.000        ; 0.018      ; 5.531      ;
; -4.473 ; debounce:btn_db_unit|q_reg[3] ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[1]       ; clk          ; clk         ; 1.000        ; 0.022      ; 5.531      ;
; -4.472 ; debounce:btn_db_unit|q_reg[3] ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[0]       ; clk          ; clk         ; 1.000        ; 0.022      ; 5.530      ;
; -4.441 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[0]      ; clk          ; clk         ; 1.000        ; 0.016      ; 5.493      ;
; -4.441 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[1]      ; clk          ; clk         ; 1.000        ; 0.016      ; 5.493      ;
; -4.440 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[6]       ; clk          ; clk         ; 1.000        ; 0.020      ; 5.496      ;
; -4.440 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[5]       ; clk          ; clk         ; 1.000        ; 0.020      ; 5.496      ;
; -4.440 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[4]       ; clk          ; clk         ; 1.000        ; 0.020      ; 5.496      ;
; -4.440 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[3]       ; clk          ; clk         ; 1.000        ; 0.020      ; 5.496      ;
; -4.440 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[2]       ; clk          ; clk         ; 1.000        ; 0.020      ; 5.496      ;
; -4.440 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[1]       ; clk          ; clk         ; 1.000        ; 0.020      ; 5.496      ;
; -4.440 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[0]       ; clk          ; clk         ; 1.000        ; 0.020      ; 5.496      ;
; -4.432 ; debounce:btn_db_unit|q_reg[2] ; debounce:btn_db_unit|state_reg.LOW                      ; clk          ; clk         ; 1.000        ; 0.012      ; 5.480      ;
; -4.408 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.IDLE ; clk          ; clk         ; 1.000        ; 0.020      ; 5.464      ;
; -4.405 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.DATA ; clk          ; clk         ; 1.000        ; 0.020      ; 5.461      ;
; -4.398 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[2]       ; clk          ; clk         ; 1.000        ; 0.020      ; 5.454      ;
; -4.388 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[0]       ; clk          ; clk         ; 1.000        ; 0.024      ; 5.448      ;
; -4.388 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[3]       ; clk          ; clk         ; 1.000        ; 0.024      ; 5.448      ;
; -4.387 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[1]       ; clk          ; clk         ; 1.000        ; 0.024      ; 5.447      ;
; -4.387 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[2]       ; clk          ; clk         ; 1.000        ; 0.024      ; 5.447      ;
; -4.377 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|fifo:fifo_rx_unit|w_ptr_reg[0]      ; clk          ; clk         ; 1.000        ; 0.018      ; 5.431      ;
; -4.377 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|fifo:fifo_rx_unit|w_ptr_reg[1]      ; clk          ; clk         ; 1.000        ; 0.018      ; 5.431      ;
; -4.375 ; debounce:btn_db_unit|q_reg[1] ; debounce:btn_db_unit|state_reg.WAIT0                    ; clk          ; clk         ; 1.000        ; 0.012      ; 5.423      ;
; -4.374 ; debounce:btn_db_unit|q_reg[1] ; debounce:btn_db_unit|state_reg.WAIT1                    ; clk          ; clk         ; 1.000        ; 0.012      ; 5.422      ;
; -4.374 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|fifo:fifo_rx_unit|empty_reg         ; clk          ; clk         ; 1.000        ; 0.018      ; 5.428      ;
; -4.374 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|fifo:fifo_rx_unit|full_reg          ; clk          ; clk         ; 1.000        ; 0.018      ; 5.428      ;
; -4.373 ; debounce:btn_db_unit|q_reg[4] ; debounce:btn_db_unit|state_reg.HIGH                     ; clk          ; clk         ; 1.000        ; 0.012      ; 5.421      ;
; -4.365 ; debounce:btn_db_unit|q_reg[3] ; uart_core:uart_unit|fifo:fifo_rx_unit|w_ptr_reg[0]      ; clk          ; clk         ; 1.000        ; 0.018      ; 5.419      ;
; -4.365 ; debounce:btn_db_unit|q_reg[3] ; uart_core:uart_unit|fifo:fifo_rx_unit|w_ptr_reg[1]      ; clk          ; clk         ; 1.000        ; 0.018      ; 5.419      ;
; -4.363 ; debounce:btn_db_unit|q_reg[3] ; debounce:btn_db_unit|state_reg.WAIT0                    ; clk          ; clk         ; 1.000        ; 0.012      ; 5.411      ;
; -4.362 ; debounce:btn_db_unit|q_reg[3] ; debounce:btn_db_unit|state_reg.WAIT1                    ; clk          ; clk         ; 1.000        ; 0.012      ; 5.410      ;
; -4.362 ; debounce:btn_db_unit|q_reg[3] ; uart_core:uart_unit|fifo:fifo_rx_unit|empty_reg         ; clk          ; clk         ; 1.000        ; 0.018      ; 5.416      ;
; -4.362 ; debounce:btn_db_unit|q_reg[3] ; uart_core:uart_unit|fifo:fifo_rx_unit|full_reg          ; clk          ; clk         ; 1.000        ; 0.018      ; 5.416      ;
; -4.360 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[1]       ; clk          ; clk         ; 1.000        ; 0.022      ; 5.418      ;
; -4.359 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[0]       ; clk          ; clk         ; 1.000        ; 0.022      ; 5.417      ;
; -4.305 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.IDLE ; clk          ; clk         ; 1.000        ; 0.020      ; 5.361      ;
; -4.302 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.DATA ; clk          ; clk         ; 1.000        ; 0.020      ; 5.358      ;
; -4.300 ; debounce:btn_db_unit|q_reg[4] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[0]      ; clk          ; clk         ; 1.000        ; 0.016      ; 5.352      ;
; -4.300 ; debounce:btn_db_unit|q_reg[4] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[1]      ; clk          ; clk         ; 1.000        ; 0.016      ; 5.352      ;
; -4.299 ; debounce:btn_db_unit|q_reg[4] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[6]       ; clk          ; clk         ; 1.000        ; 0.020      ; 5.355      ;
; -4.299 ; debounce:btn_db_unit|q_reg[4] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[5]       ; clk          ; clk         ; 1.000        ; 0.020      ; 5.355      ;
; -4.299 ; debounce:btn_db_unit|q_reg[4] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[4]       ; clk          ; clk         ; 1.000        ; 0.020      ; 5.355      ;
; -4.299 ; debounce:btn_db_unit|q_reg[4] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[3]       ; clk          ; clk         ; 1.000        ; 0.020      ; 5.355      ;
; -4.299 ; debounce:btn_db_unit|q_reg[4] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[2]       ; clk          ; clk         ; 1.000        ; 0.020      ; 5.355      ;
; -4.299 ; debounce:btn_db_unit|q_reg[4] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[1]       ; clk          ; clk         ; 1.000        ; 0.020      ; 5.355      ;
+--------+-------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                            ;
+-------+----------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; debounce:btn_db_unit|state_reg.WAIT1                     ; debounce:btn_db_unit|state_reg.WAIT1                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; debounce:btn_db_unit|state_reg.WAIT0                     ; debounce:btn_db_unit|state_reg.WAIT0                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; debounce:btn_db_unit|state_reg.HIGH                      ; debounce:btn_db_unit|state_reg.HIGH                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[0]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_core:uart_unit|uart_rx:uart_rx_unit|state_reg.idle  ; uart_core:uart_unit|uart_rx:uart_rx_unit|state_reg.idle  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_core:uart_unit|uart_rx:uart_rx_unit|state_reg.data  ; uart_core:uart_unit|uart_rx:uart_rx_unit|state_reg.data  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_core:uart_unit|uart_rx:uart_rx_unit|n_reg[2]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|n_reg[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_core:uart_unit|uart_rx:uart_rx_unit|n_reg[0]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|n_reg[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_core:uart_unit|uart_rx:uart_rx_unit|n_reg[1]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|n_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_core:uart_unit|uart_rx:uart_rx_unit|state_reg.start ; uart_core:uart_unit|uart_rx:uart_rx_unit|state_reg.start ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_core:uart_unit|uart_rx:uart_rx_unit|s_reg[0]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|s_reg[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_core:uart_unit|uart_rx:uart_rx_unit|s_reg[1]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|s_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_core:uart_unit|uart_rx:uart_rx_unit|s_reg[3]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|s_reg[3]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_core:uart_unit|uart_rx:uart_rx_unit|state_reg.stop  ; uart_core:uart_unit|uart_rx:uart_rx_unit|state_reg.stop  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_core:uart_unit|uart_rx:uart_rx_unit|s_reg[2]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|s_reg[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_core:uart_unit|fifo:fifo_rx_unit|w_ptr_reg[0]       ; uart_core:uart_unit|fifo:fifo_rx_unit|w_ptr_reg[0]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_core:uart_unit|fifo:fifo_rx_unit|w_ptr_reg[1]       ; uart_core:uart_unit|fifo:fifo_rx_unit|w_ptr_reg[1]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_core:uart_unit|fifo:fifo_rx_unit|full_reg           ; uart_core:uart_unit|fifo:fifo_rx_unit|full_reg           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[0]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[1]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[2]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.DATA  ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.DATA  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.IDLE  ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.IDLE  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[0]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[1]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[2]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[3]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[3]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.STOP  ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.STOP  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[7]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[7]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.528 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[0]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[3][0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.544 ; uart_core:uart_unit|fifo:fifo_rx_unit|empty_reg          ; uart_core:uart_unit|fifo:fifo_rx_unit|full_reg           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.810      ;
; 0.545 ; uart_core:uart_unit|uart_rx:uart_rx_unit|n_reg[0]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|n_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.811      ;
; 0.575 ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.STOP  ; uart_core:uart_unit|uart_tx:uart_tx_unit|tx_reg          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.841      ;
; 0.676 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[3]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[3][3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.942      ;
; 0.677 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[5]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[4]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.943      ;
; 0.678 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[5]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[3][5]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.944      ;
; 0.680 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[6]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[5]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.946      ;
; 0.681 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[4]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[3]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.947      ;
; 0.681 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[3]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.947      ;
; 0.681 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[6]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[3][6]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.947      ;
; 0.682 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[4]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[3][4]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.948      ;
; 0.689 ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.IDLE  ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.START ; clk          ; clk         ; 0.000        ; 0.000      ; 0.955      ;
; 0.697 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[0]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[6]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.963      ;
; 0.718 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[4]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[2][4]    ; clk          ; clk         ; 0.000        ; -0.002     ; 0.982      ;
; 0.724 ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.DATA  ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.990      ;
; 0.726 ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.DATA  ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[5]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.992      ;
; 0.726 ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.DATA  ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[4]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.992      ;
; 0.728 ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.DATA  ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[6]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.994      ;
; 0.728 ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.DATA  ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.994      ;
; 0.796 ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[2]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.062      ;
; 0.800 ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[6]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[5]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.066      ;
; 0.809 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[4]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[4]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.075      ;
; 0.810 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[7]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[7]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.821 ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[0]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.087      ;
; 0.829 ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[5]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[4]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.095      ;
; 0.829 ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[7]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[6]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.095      ;
; 0.831 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[1]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[1]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.097      ;
; 0.833 ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[0]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|tx_reg          ; clk          ; clk         ; 0.000        ; 0.002      ; 1.101      ;
; 0.835 ; uart_core:uart_unit|uart_rx:uart_rx_unit|s_reg[0]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|s_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.101      ;
; 0.836 ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[1]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.102      ;
; 0.838 ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[4]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[3]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.841 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[3]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[3]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.107      ;
; 0.842 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[5]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[5]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.108      ;
; 0.843 ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[3]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.109      ;
; 0.843 ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[0]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.109      ;
; 0.855 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[1]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[3][1]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.121      ;
; 0.856 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[1]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.122      ;
; 0.858 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[5]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[2][5]    ; clk          ; clk         ; 0.000        ; -0.002     ; 1.122      ;
; 0.862 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[2]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.128      ;
; 0.864 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[2]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[3][2]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.130      ;
; 0.866 ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.DATA  ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.132      ;
; 0.867 ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.DATA  ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.133      ;
; 0.868 ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.IDLE  ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[7]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.134      ;
; 0.868 ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.DATA  ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[3]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.134      ;
; 0.872 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[0]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.138      ;
; 0.874 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[0]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[8]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.140      ;
; 0.874 ; uart_core:uart_unit|uart_rx:uart_rx_unit|state_reg.data  ; uart_core:uart_unit|uart_rx:uart_rx_unit|n_reg[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.140      ;
; 0.874 ; uart_core:uart_unit|uart_rx:uart_rx_unit|state_reg.data  ; uart_core:uart_unit|uart_rx:uart_rx_unit|n_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.140      ;
; 0.880 ; uart_core:uart_unit|uart_rx:uart_rx_unit|state_reg.data  ; uart_core:uart_unit|uart_rx:uart_rx_unit|n_reg[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.146      ;
; 0.946 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[7]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[3][7]    ; clk          ; clk         ; 0.000        ; 0.006      ; 1.218      ;
; 0.947 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[7]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[6]        ; clk          ; clk         ; 0.000        ; 0.006      ; 1.219      ;
; 0.947 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[2]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[1][2]    ; clk          ; clk         ; 0.000        ; -0.004     ; 1.209      ;
; 0.948 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[1]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[1][1]    ; clk          ; clk         ; 0.000        ; -0.004     ; 1.210      ;
; 0.967 ; debounce:btn_db_unit|state_reg.WAIT1                     ; debounce:btn_db_unit|q_reg[11]                           ; clk          ; clk         ; 0.000        ; 0.004      ; 1.237      ;
; 0.977 ; debounce:btn_db_unit|state_reg.WAIT0                     ; debounce:btn_db_unit|q_reg[17]                           ; clk          ; clk         ; 0.000        ; 0.004      ; 1.247      ;
; 0.977 ; debounce:btn_db_unit|state_reg.WAIT0                     ; debounce:btn_db_unit|q_reg[20]                           ; clk          ; clk         ; 0.000        ; 0.004      ; 1.247      ;
; 0.984 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[8]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.250      ;
; 0.984 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[8]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.250      ;
; 0.987 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[8]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[6]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.253      ;
; 0.987 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[8]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[8]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.253      ;
; 0.989 ; uart_core:uart_unit|fifo:fifo_rx_unit|w_ptr_reg[0]       ; uart_core:uart_unit|fifo:fifo_rx_unit|w_ptr_reg[1]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.255      ;
; 1.005 ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.IDLE  ; uart_core:uart_unit|uart_tx:uart_tx_unit|tx_reg          ; clk          ; clk         ; 0.000        ; 0.002      ; 1.273      ;
; 1.031 ; uart_core:uart_unit|uart_rx:uart_rx_unit|state_reg.idle  ; uart_core:uart_unit|uart_rx:uart_rx_unit|s_reg[0]        ; clk          ; clk         ; 0.000        ; -0.003     ; 1.294      ;
; 1.036 ; debounce:btn_db_unit|q_reg[20]                           ; debounce:btn_db_unit|q_reg[20]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.302      ;
; 1.050 ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.DATA  ; uart_core:uart_unit|uart_tx:uart_tx_unit|tx_reg          ; clk          ; clk         ; 0.000        ; 0.002      ; 1.318      ;
; 1.054 ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.DATA  ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[0]        ; clk          ; clk         ; 0.000        ; 0.002      ; 1.322      ;
; 1.072 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[3]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[2][3]    ; clk          ; clk         ; 0.000        ; -0.002     ; 1.336      ;
; 1.079 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[6]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[2][6]    ; clk          ; clk         ; 0.000        ; -0.002     ; 1.343      ;
; 1.084 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[7]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[2][7]    ; clk          ; clk         ; 0.000        ; 0.004      ; 1.354      ;
; 1.085 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[0]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[2][0]    ; clk          ; clk         ; 0.000        ; -0.002     ; 1.349      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[0]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[0]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[10]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[10]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[11]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[11]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[12]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[12]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[13]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[13]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[14]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[14]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[15]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[15]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[16]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[16]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[17]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[17]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[18]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[18]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[19]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[19]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[1]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[1]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[20]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[20]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[2]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[2]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[3]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[3]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[4]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[4]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[5]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[5]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[6]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[6]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[7]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[7]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[8]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[8]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[9]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[9]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|state_reg.HIGH                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|state_reg.HIGH                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|state_reg.LOW                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|state_reg.LOW                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|state_reg.WAIT0                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|state_reg.WAIT0                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|state_reg.WAIT1                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|state_reg.WAIT1                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[0][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[0][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[0][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[0][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[0][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[0][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[0][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[0][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[0][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[0][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[0][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[0][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[0][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[0][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[0][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[0][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[1][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[1][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[1][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[1][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[1][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[1][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[1][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[1][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[1][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[1][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[1][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[1][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[1][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[1][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[1][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[1][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[2][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[2][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[2][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[2][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[2][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[2][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[2][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[2][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[2][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[2][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[2][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[2][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[2][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[2][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[2][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[2][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[3][0] ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; btn       ; clk        ; 7.858 ; 7.858 ; Rise       ; clk             ;
; rx        ; clk        ; 8.236 ; 8.236 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; btn       ; clk        ; -5.516 ; -5.516 ; Rise       ; clk             ;
; rx        ; clk        ; -5.858 ; -5.858 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; led[*]    ; clk        ; 9.514  ; 9.514  ; Rise       ; clk             ;
;  led[0]   ; clk        ; 9.470  ; 9.470  ; Rise       ; clk             ;
;  led[1]   ; clk        ; 9.241  ; 9.241  ; Rise       ; clk             ;
;  led[2]   ; clk        ; 9.272  ; 9.272  ; Rise       ; clk             ;
;  led[3]   ; clk        ; 9.004  ; 9.004  ; Rise       ; clk             ;
;  led[4]   ; clk        ; 9.068  ; 9.068  ; Rise       ; clk             ;
;  led[5]   ; clk        ; 8.960  ; 8.960  ; Rise       ; clk             ;
;  led[6]   ; clk        ; 9.067  ; 9.067  ; Rise       ; clk             ;
;  led[7]   ; clk        ; 9.514  ; 9.514  ; Rise       ; clk             ;
; rx_empty  ; clk        ; 8.646  ; 8.646  ; Rise       ; clk             ;
; tx        ; clk        ; 12.710 ; 12.710 ; Rise       ; clk             ;
; tx_full   ; clk        ; 7.589  ; 7.589  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; led[*]    ; clk        ; 7.454  ; 7.454  ; Rise       ; clk             ;
;  led[0]   ; clk        ; 7.926  ; 7.926  ; Rise       ; clk             ;
;  led[1]   ; clk        ; 7.462  ; 7.462  ; Rise       ; clk             ;
;  led[2]   ; clk        ; 7.462  ; 7.462  ; Rise       ; clk             ;
;  led[3]   ; clk        ; 7.454  ; 7.454  ; Rise       ; clk             ;
;  led[4]   ; clk        ; 7.682  ; 7.682  ; Rise       ; clk             ;
;  led[5]   ; clk        ; 7.464  ; 7.464  ; Rise       ; clk             ;
;  led[6]   ; clk        ; 7.693  ; 7.693  ; Rise       ; clk             ;
;  led[7]   ; clk        ; 7.686  ; 7.686  ; Rise       ; clk             ;
; rx_empty  ; clk        ; 8.646  ; 8.646  ; Rise       ; clk             ;
; tx        ; clk        ; 12.710 ; 12.710 ; Rise       ; clk             ;
; tx_full   ; clk        ; 7.589  ; 7.589  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.697 ; -107.412      ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -112.380              ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                           ;
+--------+-------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.697 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[0] ; clk          ; clk         ; 1.000        ; 0.014      ; 2.743      ;
; -1.697 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[1] ; clk          ; clk         ; 1.000        ; 0.014      ; 2.743      ;
; -1.694 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[6]  ; clk          ; clk         ; 1.000        ; 0.018      ; 2.744      ;
; -1.694 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[5]  ; clk          ; clk         ; 1.000        ; 0.018      ; 2.744      ;
; -1.694 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[4]  ; clk          ; clk         ; 1.000        ; 0.018      ; 2.744      ;
; -1.694 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[3]  ; clk          ; clk         ; 1.000        ; 0.018      ; 2.744      ;
; -1.694 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[2]  ; clk          ; clk         ; 1.000        ; 0.018      ; 2.744      ;
; -1.694 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[1]  ; clk          ; clk         ; 1.000        ; 0.018      ; 2.744      ;
; -1.694 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[0]  ; clk          ; clk         ; 1.000        ; 0.018      ; 2.744      ;
; -1.645 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[0] ; clk          ; clk         ; 1.000        ; 0.014      ; 2.691      ;
; -1.645 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[1] ; clk          ; clk         ; 1.000        ; 0.014      ; 2.691      ;
; -1.642 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[6]  ; clk          ; clk         ; 1.000        ; 0.018      ; 2.692      ;
; -1.642 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[5]  ; clk          ; clk         ; 1.000        ; 0.018      ; 2.692      ;
; -1.642 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[4]  ; clk          ; clk         ; 1.000        ; 0.018      ; 2.692      ;
; -1.642 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[3]  ; clk          ; clk         ; 1.000        ; 0.018      ; 2.692      ;
; -1.642 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[2]  ; clk          ; clk         ; 1.000        ; 0.018      ; 2.692      ;
; -1.642 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[1]  ; clk          ; clk         ; 1.000        ; 0.018      ; 2.692      ;
; -1.642 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[0]  ; clk          ; clk         ; 1.000        ; 0.018      ; 2.692      ;
; -1.619 ; debounce:btn_db_unit|q_reg[3] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[0] ; clk          ; clk         ; 1.000        ; 0.014      ; 2.665      ;
; -1.619 ; debounce:btn_db_unit|q_reg[3] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[1] ; clk          ; clk         ; 1.000        ; 0.014      ; 2.665      ;
; -1.616 ; debounce:btn_db_unit|q_reg[3] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[6]  ; clk          ; clk         ; 1.000        ; 0.018      ; 2.666      ;
; -1.616 ; debounce:btn_db_unit|q_reg[3] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[5]  ; clk          ; clk         ; 1.000        ; 0.018      ; 2.666      ;
; -1.616 ; debounce:btn_db_unit|q_reg[3] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[4]  ; clk          ; clk         ; 1.000        ; 0.018      ; 2.666      ;
; -1.616 ; debounce:btn_db_unit|q_reg[3] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[3]  ; clk          ; clk         ; 1.000        ; 0.018      ; 2.666      ;
; -1.616 ; debounce:btn_db_unit|q_reg[3] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[2]  ; clk          ; clk         ; 1.000        ; 0.018      ; 2.666      ;
; -1.616 ; debounce:btn_db_unit|q_reg[3] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[1]  ; clk          ; clk         ; 1.000        ; 0.018      ; 2.666      ;
; -1.616 ; debounce:btn_db_unit|q_reg[3] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[0]  ; clk          ; clk         ; 1.000        ; 0.018      ; 2.666      ;
; -1.611 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|fifo:fifo_rx_unit|w_ptr_reg[0] ; clk          ; clk         ; 1.000        ; 0.017      ; 2.660      ;
; -1.611 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|fifo:fifo_rx_unit|w_ptr_reg[1] ; clk          ; clk         ; 1.000        ; 0.017      ; 2.660      ;
; -1.609 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|fifo:fifo_rx_unit|empty_reg    ; clk          ; clk         ; 1.000        ; 0.017      ; 2.658      ;
; -1.609 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|fifo:fifo_rx_unit|full_reg     ; clk          ; clk         ; 1.000        ; 0.017      ; 2.658      ;
; -1.581 ; debounce:btn_db_unit|q_reg[0] ; debounce:btn_db_unit|state_reg.LOW                 ; clk          ; clk         ; 1.000        ; 0.010      ; 2.623      ;
; -1.578 ; debounce:btn_db_unit|q_reg[0] ; debounce:btn_db_unit|state_reg.HIGH                ; clk          ; clk         ; 1.000        ; 0.010      ; 2.620      ;
; -1.576 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[0]  ; clk          ; clk         ; 1.000        ; 0.021      ; 2.629      ;
; -1.576 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[3]  ; clk          ; clk         ; 1.000        ; 0.021      ; 2.629      ;
; -1.575 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[1]  ; clk          ; clk         ; 1.000        ; 0.021      ; 2.628      ;
; -1.575 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[2]  ; clk          ; clk         ; 1.000        ; 0.021      ; 2.628      ;
; -1.569 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[0] ; clk          ; clk         ; 1.000        ; 0.014      ; 2.615      ;
; -1.569 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[1] ; clk          ; clk         ; 1.000        ; 0.014      ; 2.615      ;
; -1.566 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[6]  ; clk          ; clk         ; 1.000        ; 0.018      ; 2.616      ;
; -1.566 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[5]  ; clk          ; clk         ; 1.000        ; 0.018      ; 2.616      ;
; -1.566 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[4]  ; clk          ; clk         ; 1.000        ; 0.018      ; 2.616      ;
; -1.566 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[3]  ; clk          ; clk         ; 1.000        ; 0.018      ; 2.616      ;
; -1.566 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[2]  ; clk          ; clk         ; 1.000        ; 0.018      ; 2.616      ;
; -1.566 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[1]  ; clk          ; clk         ; 1.000        ; 0.018      ; 2.616      ;
; -1.566 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[0]  ; clk          ; clk         ; 1.000        ; 0.018      ; 2.616      ;
; -1.559 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|fifo:fifo_rx_unit|w_ptr_reg[0] ; clk          ; clk         ; 1.000        ; 0.017      ; 2.608      ;
; -1.559 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|fifo:fifo_rx_unit|w_ptr_reg[1] ; clk          ; clk         ; 1.000        ; 0.017      ; 2.608      ;
; -1.557 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|fifo:fifo_rx_unit|empty_reg    ; clk          ; clk         ; 1.000        ; 0.017      ; 2.606      ;
; -1.557 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|fifo:fifo_rx_unit|full_reg     ; clk          ; clk         ; 1.000        ; 0.017      ; 2.606      ;
; -1.533 ; debounce:btn_db_unit|q_reg[3] ; uart_core:uart_unit|fifo:fifo_rx_unit|w_ptr_reg[0] ; clk          ; clk         ; 1.000        ; 0.017      ; 2.582      ;
; -1.533 ; debounce:btn_db_unit|q_reg[3] ; uart_core:uart_unit|fifo:fifo_rx_unit|w_ptr_reg[1] ; clk          ; clk         ; 1.000        ; 0.017      ; 2.582      ;
; -1.531 ; debounce:btn_db_unit|q_reg[3] ; uart_core:uart_unit|fifo:fifo_rx_unit|empty_reg    ; clk          ; clk         ; 1.000        ; 0.017      ; 2.580      ;
; -1.531 ; debounce:btn_db_unit|q_reg[3] ; uart_core:uart_unit|fifo:fifo_rx_unit|full_reg     ; clk          ; clk         ; 1.000        ; 0.017      ; 2.580      ;
; -1.529 ; debounce:btn_db_unit|q_reg[1] ; debounce:btn_db_unit|state_reg.LOW                 ; clk          ; clk         ; 1.000        ; 0.010      ; 2.571      ;
; -1.526 ; debounce:btn_db_unit|q_reg[1] ; debounce:btn_db_unit|state_reg.HIGH                ; clk          ; clk         ; 1.000        ; 0.010      ; 2.568      ;
; -1.524 ; debounce:btn_db_unit|q_reg[0] ; debounce:btn_db_unit|state_reg.WAIT0               ; clk          ; clk         ; 1.000        ; 0.010      ; 2.566      ;
; -1.524 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[0]  ; clk          ; clk         ; 1.000        ; 0.021      ; 2.577      ;
; -1.524 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[3]  ; clk          ; clk         ; 1.000        ; 0.021      ; 2.577      ;
; -1.523 ; debounce:btn_db_unit|q_reg[0] ; debounce:btn_db_unit|state_reg.WAIT1               ; clk          ; clk         ; 1.000        ; 0.010      ; 2.565      ;
; -1.523 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[1]  ; clk          ; clk         ; 1.000        ; 0.021      ; 2.576      ;
; -1.523 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[2]  ; clk          ; clk         ; 1.000        ; 0.021      ; 2.576      ;
; -1.503 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[1]  ; clk          ; clk         ; 1.000        ; 0.019      ; 2.554      ;
; -1.503 ; debounce:btn_db_unit|q_reg[3] ; debounce:btn_db_unit|state_reg.LOW                 ; clk          ; clk         ; 1.000        ; 0.010      ; 2.545      ;
; -1.502 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[0]  ; clk          ; clk         ; 1.000        ; 0.019      ; 2.553      ;
; -1.500 ; debounce:btn_db_unit|q_reg[4] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[0] ; clk          ; clk         ; 1.000        ; 0.014      ; 2.546      ;
; -1.500 ; debounce:btn_db_unit|q_reg[4] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[1] ; clk          ; clk         ; 1.000        ; 0.014      ; 2.546      ;
; -1.500 ; debounce:btn_db_unit|q_reg[3] ; debounce:btn_db_unit|state_reg.HIGH                ; clk          ; clk         ; 1.000        ; 0.010      ; 2.542      ;
; -1.498 ; debounce:btn_db_unit|q_reg[3] ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[0]  ; clk          ; clk         ; 1.000        ; 0.021      ; 2.551      ;
; -1.498 ; debounce:btn_db_unit|q_reg[3] ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[3]  ; clk          ; clk         ; 1.000        ; 0.021      ; 2.551      ;
; -1.497 ; debounce:btn_db_unit|q_reg[4] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[6]  ; clk          ; clk         ; 1.000        ; 0.018      ; 2.547      ;
; -1.497 ; debounce:btn_db_unit|q_reg[4] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[5]  ; clk          ; clk         ; 1.000        ; 0.018      ; 2.547      ;
; -1.497 ; debounce:btn_db_unit|q_reg[4] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[4]  ; clk          ; clk         ; 1.000        ; 0.018      ; 2.547      ;
; -1.497 ; debounce:btn_db_unit|q_reg[4] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[3]  ; clk          ; clk         ; 1.000        ; 0.018      ; 2.547      ;
; -1.497 ; debounce:btn_db_unit|q_reg[4] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[2]  ; clk          ; clk         ; 1.000        ; 0.018      ; 2.547      ;
; -1.497 ; debounce:btn_db_unit|q_reg[4] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[1]  ; clk          ; clk         ; 1.000        ; 0.018      ; 2.547      ;
; -1.497 ; debounce:btn_db_unit|q_reg[4] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[0]  ; clk          ; clk         ; 1.000        ; 0.018      ; 2.547      ;
; -1.497 ; debounce:btn_db_unit|q_reg[3] ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[1]  ; clk          ; clk         ; 1.000        ; 0.021      ; 2.550      ;
; -1.497 ; debounce:btn_db_unit|q_reg[3] ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[2]  ; clk          ; clk         ; 1.000        ; 0.021      ; 2.550      ;
; -1.483 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|fifo:fifo_rx_unit|w_ptr_reg[0] ; clk          ; clk         ; 1.000        ; 0.017      ; 2.532      ;
; -1.483 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|fifo:fifo_rx_unit|w_ptr_reg[1] ; clk          ; clk         ; 1.000        ; 0.017      ; 2.532      ;
; -1.481 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|fifo:fifo_rx_unit|empty_reg    ; clk          ; clk         ; 1.000        ; 0.017      ; 2.530      ;
; -1.481 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|fifo:fifo_rx_unit|full_reg     ; clk          ; clk         ; 1.000        ; 0.017      ; 2.530      ;
; -1.472 ; debounce:btn_db_unit|q_reg[1] ; debounce:btn_db_unit|state_reg.WAIT0               ; clk          ; clk         ; 1.000        ; 0.010      ; 2.514      ;
; -1.471 ; debounce:btn_db_unit|q_reg[1] ; debounce:btn_db_unit|state_reg.WAIT1               ; clk          ; clk         ; 1.000        ; 0.010      ; 2.513      ;
; -1.453 ; debounce:btn_db_unit|q_reg[5] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[0] ; clk          ; clk         ; 1.000        ; 0.014      ; 2.499      ;
; -1.453 ; debounce:btn_db_unit|q_reg[5] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[1] ; clk          ; clk         ; 1.000        ; 0.014      ; 2.499      ;
; -1.453 ; debounce:btn_db_unit|q_reg[2] ; debounce:btn_db_unit|state_reg.LOW                 ; clk          ; clk         ; 1.000        ; 0.010      ; 2.495      ;
; -1.451 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[1]  ; clk          ; clk         ; 1.000        ; 0.019      ; 2.502      ;
; -1.450 ; debounce:btn_db_unit|q_reg[5] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[6]  ; clk          ; clk         ; 1.000        ; 0.018      ; 2.500      ;
; -1.450 ; debounce:btn_db_unit|q_reg[5] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[5]  ; clk          ; clk         ; 1.000        ; 0.018      ; 2.500      ;
; -1.450 ; debounce:btn_db_unit|q_reg[5] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[4]  ; clk          ; clk         ; 1.000        ; 0.018      ; 2.500      ;
; -1.450 ; debounce:btn_db_unit|q_reg[5] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[3]  ; clk          ; clk         ; 1.000        ; 0.018      ; 2.500      ;
; -1.450 ; debounce:btn_db_unit|q_reg[5] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[2]  ; clk          ; clk         ; 1.000        ; 0.018      ; 2.500      ;
; -1.450 ; debounce:btn_db_unit|q_reg[5] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[1]  ; clk          ; clk         ; 1.000        ; 0.018      ; 2.500      ;
; -1.450 ; debounce:btn_db_unit|q_reg[5] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[0]  ; clk          ; clk         ; 1.000        ; 0.018      ; 2.500      ;
; -1.450 ; debounce:btn_db_unit|q_reg[2] ; debounce:btn_db_unit|state_reg.HIGH                ; clk          ; clk         ; 1.000        ; 0.010      ; 2.492      ;
; -1.450 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[0]  ; clk          ; clk         ; 1.000        ; 0.019      ; 2.501      ;
; -1.448 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[0]  ; clk          ; clk         ; 1.000        ; 0.021      ; 2.501      ;
; -1.448 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[3]  ; clk          ; clk         ; 1.000        ; 0.021      ; 2.501      ;
+--------+-------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                            ;
+-------+----------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; debounce:btn_db_unit|state_reg.WAIT1                     ; debounce:btn_db_unit|state_reg.WAIT1                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:btn_db_unit|state_reg.WAIT0                     ; debounce:btn_db_unit|state_reg.WAIT0                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:btn_db_unit|state_reg.HIGH                      ; debounce:btn_db_unit|state_reg.HIGH                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[0]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_core:uart_unit|uart_rx:uart_rx_unit|state_reg.idle  ; uart_core:uart_unit|uart_rx:uart_rx_unit|state_reg.idle  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_core:uart_unit|uart_rx:uart_rx_unit|state_reg.data  ; uart_core:uart_unit|uart_rx:uart_rx_unit|state_reg.data  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_core:uart_unit|uart_rx:uart_rx_unit|n_reg[2]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|n_reg[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_core:uart_unit|uart_rx:uart_rx_unit|n_reg[0]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|n_reg[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_core:uart_unit|uart_rx:uart_rx_unit|n_reg[1]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|n_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_core:uart_unit|uart_rx:uart_rx_unit|state_reg.start ; uart_core:uart_unit|uart_rx:uart_rx_unit|state_reg.start ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_core:uart_unit|uart_rx:uart_rx_unit|s_reg[0]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|s_reg[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_core:uart_unit|uart_rx:uart_rx_unit|s_reg[1]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|s_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_core:uart_unit|uart_rx:uart_rx_unit|s_reg[3]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|s_reg[3]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_core:uart_unit|uart_rx:uart_rx_unit|state_reg.stop  ; uart_core:uart_unit|uart_rx:uart_rx_unit|state_reg.stop  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_core:uart_unit|uart_rx:uart_rx_unit|s_reg[2]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|s_reg[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_core:uart_unit|fifo:fifo_rx_unit|w_ptr_reg[0]       ; uart_core:uart_unit|fifo:fifo_rx_unit|w_ptr_reg[0]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_core:uart_unit|fifo:fifo_rx_unit|w_ptr_reg[1]       ; uart_core:uart_unit|fifo:fifo_rx_unit|w_ptr_reg[1]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_core:uart_unit|fifo:fifo_rx_unit|full_reg           ; uart_core:uart_unit|fifo:fifo_rx_unit|full_reg           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[0]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[1]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[2]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.DATA  ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.DATA  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.IDLE  ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.IDLE  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[0]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[1]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[2]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[3]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[3]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.STOP  ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.STOP  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[7]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[7]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[0]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[3][0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.252 ; uart_core:uart_unit|fifo:fifo_rx_unit|empty_reg          ; uart_core:uart_unit|fifo:fifo_rx_unit|full_reg           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.404      ;
; 0.255 ; uart_core:uart_unit|uart_rx:uart_rx_unit|n_reg[0]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|n_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.407      ;
; 0.270 ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.STOP  ; uart_core:uart_unit|uart_tx:uart_tx_unit|tx_reg          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.422      ;
; 0.309 ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.IDLE  ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.START ; clk          ; clk         ; 0.000        ; 0.000      ; 0.461      ;
; 0.313 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[0]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[6]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.465      ;
; 0.327 ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.DATA  ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.479      ;
; 0.329 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[4]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[2][4]    ; clk          ; clk         ; 0.000        ; -0.002     ; 0.479      ;
; 0.329 ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.DATA  ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[5]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.DATA  ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[4]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.481      ;
; 0.331 ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.DATA  ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[6]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.483      ;
; 0.331 ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.DATA  ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.483      ;
; 0.332 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[3]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[3][3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.484      ;
; 0.333 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[5]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[4]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.485      ;
; 0.334 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[5]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[3][5]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.486      ;
; 0.337 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[6]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[5]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.489      ;
; 0.338 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[4]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[3]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.490      ;
; 0.338 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[3]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.490      ;
; 0.338 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[6]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[3][6]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.490      ;
; 0.339 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[4]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[3][4]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.491      ;
; 0.360 ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[2]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.363 ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[6]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[5]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[4]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[4]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.366 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[7]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[7]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.369 ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[0]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|tx_reg          ; clk          ; clk         ; 0.000        ; 0.001      ; 0.522      ;
; 0.370 ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[0]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.373 ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[1]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.375 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[1]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[1]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[3]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[3]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[5]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[5]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[4]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[3]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.378 ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[3]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[5]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[4]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[7]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[6]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; uart_core:uart_unit|uart_rx:uart_rx_unit|s_reg[0]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|s_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[0]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.392 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[0]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.544      ;
; 0.392 ; uart_core:uart_unit|uart_rx:uart_rx_unit|state_reg.data  ; uart_core:uart_unit|uart_rx:uart_rx_unit|n_reg[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.544      ;
; 0.392 ; uart_core:uart_unit|uart_rx:uart_rx_unit|state_reg.data  ; uart_core:uart_unit|uart_rx:uart_rx_unit|n_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.544      ;
; 0.392 ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.IDLE  ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[7]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.544      ;
; 0.393 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[0]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[8]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.545      ;
; 0.398 ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.DATA  ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.550      ;
; 0.399 ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.DATA  ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[3]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.551      ;
; 0.399 ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.DATA  ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.551      ;
; 0.400 ; uart_core:uart_unit|uart_rx:uart_rx_unit|state_reg.data  ; uart_core:uart_unit|uart_rx:uart_rx_unit|n_reg[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.552      ;
; 0.412 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[1]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[3][1]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.564      ;
; 0.414 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[1]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.566      ;
; 0.416 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[5]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[2][5]    ; clk          ; clk         ; 0.000        ; -0.002     ; 0.566      ;
; 0.417 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[2]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.569      ;
; 0.419 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[2]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[3][2]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.571      ;
; 0.428 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[7]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[3][7]    ; clk          ; clk         ; 0.000        ; 0.008      ; 0.588      ;
; 0.429 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[7]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[6]        ; clk          ; clk         ; 0.000        ; 0.008      ; 0.589      ;
; 0.431 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[2]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[1][2]    ; clk          ; clk         ; 0.000        ; -0.004     ; 0.579      ;
; 0.432 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[1]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[1][1]    ; clk          ; clk         ; 0.000        ; -0.004     ; 0.580      ;
; 0.439 ; debounce:btn_db_unit|state_reg.WAIT1                     ; debounce:btn_db_unit|q_reg[11]                           ; clk          ; clk         ; 0.000        ; 0.004      ; 0.595      ;
; 0.441 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[8]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.593      ;
; 0.441 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[8]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.593      ;
; 0.443 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[8]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[6]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.595      ;
; 0.443 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[8]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[8]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.595      ;
; 0.444 ; uart_core:uart_unit|fifo:fifo_rx_unit|w_ptr_reg[0]       ; uart_core:uart_unit|fifo:fifo_rx_unit|w_ptr_reg[1]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.596      ;
; 0.446 ; debounce:btn_db_unit|state_reg.WAIT0                     ; debounce:btn_db_unit|q_reg[17]                           ; clk          ; clk         ; 0.000        ; 0.004      ; 0.602      ;
; 0.446 ; debounce:btn_db_unit|state_reg.WAIT0                     ; debounce:btn_db_unit|q_reg[20]                           ; clk          ; clk         ; 0.000        ; 0.004      ; 0.602      ;
; 0.457 ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.IDLE  ; uart_core:uart_unit|uart_tx:uart_tx_unit|tx_reg          ; clk          ; clk         ; 0.000        ; 0.001      ; 0.610      ;
; 0.458 ; uart_core:uart_unit|uart_rx:uart_rx_unit|state_reg.idle  ; uart_core:uart_unit|uart_rx:uart_rx_unit|s_reg[0]        ; clk          ; clk         ; 0.000        ; -0.001     ; 0.609      ;
; 0.462 ; debounce:btn_db_unit|q_reg[20]                           ; debounce:btn_db_unit|q_reg[20]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.614      ;
; 0.486 ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.DATA  ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[0]        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.639      ;
; 0.491 ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.DATA  ; uart_core:uart_unit|uart_tx:uart_tx_unit|tx_reg          ; clk          ; clk         ; 0.000        ; 0.001      ; 0.644      ;
; 0.495 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[7]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.647      ;
; 0.495 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[7]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.647      ;
; 0.497 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[7]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[6]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[7]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[8]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.649      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[0]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[0]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[10]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[10]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[11]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[11]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[12]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[12]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[13]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[13]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[14]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[14]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[15]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[15]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[16]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[16]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[17]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[17]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[18]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[18]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[19]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[19]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[1]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[1]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[20]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[20]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[2]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[2]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[3]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[3]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[4]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[4]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[5]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[5]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[6]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[6]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[7]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[7]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[8]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[8]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[9]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[9]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|state_reg.HIGH                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|state_reg.HIGH                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|state_reg.LOW                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|state_reg.LOW                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|state_reg.WAIT0                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|state_reg.WAIT0                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|state_reg.WAIT1                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|state_reg.WAIT1                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[0][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[0][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[0][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[0][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[0][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[0][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[0][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[0][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[0][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[0][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[0][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[0][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[0][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[0][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[0][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[0][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[1][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[1][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[1][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[1][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[1][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[1][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[1][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[1][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[1][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[1][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[1][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[1][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[1][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[1][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[1][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[1][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[2][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[2][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[2][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[2][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[2][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[2][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[2][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[2][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[2][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[2][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[2][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[2][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[2][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[2][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[2][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[2][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg[3][0] ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; btn       ; clk        ; 4.084 ; 4.084 ; Rise       ; clk             ;
; rx        ; clk        ; 4.225 ; 4.225 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; btn       ; clk        ; -3.029 ; -3.029 ; Rise       ; clk             ;
; rx        ; clk        ; -3.209 ; -3.209 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led[*]    ; clk        ; 5.096 ; 5.096 ; Rise       ; clk             ;
;  led[0]   ; clk        ; 5.079 ; 5.079 ; Rise       ; clk             ;
;  led[1]   ; clk        ; 4.961 ; 4.961 ; Rise       ; clk             ;
;  led[2]   ; clk        ; 4.968 ; 4.968 ; Rise       ; clk             ;
;  led[3]   ; clk        ; 4.857 ; 4.857 ; Rise       ; clk             ;
;  led[4]   ; clk        ; 4.895 ; 4.895 ; Rise       ; clk             ;
;  led[5]   ; clk        ; 4.843 ; 4.843 ; Rise       ; clk             ;
;  led[6]   ; clk        ; 4.890 ; 4.890 ; Rise       ; clk             ;
;  led[7]   ; clk        ; 5.096 ; 5.096 ; Rise       ; clk             ;
; rx_empty  ; clk        ; 4.807 ; 4.807 ; Rise       ; clk             ;
; tx        ; clk        ; 6.640 ; 6.640 ; Rise       ; clk             ;
; tx_full   ; clk        ; 4.213 ; 4.213 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led[*]    ; clk        ; 4.206 ; 4.206 ; Rise       ; clk             ;
;  led[0]   ; clk        ; 4.432 ; 4.432 ; Rise       ; clk             ;
;  led[1]   ; clk        ; 4.211 ; 4.211 ; Rise       ; clk             ;
;  led[2]   ; clk        ; 4.210 ; 4.210 ; Rise       ; clk             ;
;  led[3]   ; clk        ; 4.206 ; 4.206 ; Rise       ; clk             ;
;  led[4]   ; clk        ; 4.319 ; 4.319 ; Rise       ; clk             ;
;  led[5]   ; clk        ; 4.210 ; 4.210 ; Rise       ; clk             ;
;  led[6]   ; clk        ; 4.323 ; 4.323 ; Rise       ; clk             ;
;  led[7]   ; clk        ; 4.319 ; 4.319 ; Rise       ; clk             ;
; rx_empty  ; clk        ; 4.807 ; 4.807 ; Rise       ; clk             ;
; tx        ; clk        ; 6.640 ; 6.640 ; Rise       ; clk             ;
; tx_full   ; clk        ; 4.213 ; 4.213 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.742   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  clk             ; -4.742   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -352.16  ; 0.0   ; 0.0      ; 0.0     ; -112.38             ;
;  clk             ; -352.160 ; 0.000 ; N/A      ; N/A     ; -112.380            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; btn       ; clk        ; 7.858 ; 7.858 ; Rise       ; clk             ;
; rx        ; clk        ; 8.236 ; 8.236 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; btn       ; clk        ; -3.029 ; -3.029 ; Rise       ; clk             ;
; rx        ; clk        ; -3.209 ; -3.209 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; led[*]    ; clk        ; 9.514  ; 9.514  ; Rise       ; clk             ;
;  led[0]   ; clk        ; 9.470  ; 9.470  ; Rise       ; clk             ;
;  led[1]   ; clk        ; 9.241  ; 9.241  ; Rise       ; clk             ;
;  led[2]   ; clk        ; 9.272  ; 9.272  ; Rise       ; clk             ;
;  led[3]   ; clk        ; 9.004  ; 9.004  ; Rise       ; clk             ;
;  led[4]   ; clk        ; 9.068  ; 9.068  ; Rise       ; clk             ;
;  led[5]   ; clk        ; 8.960  ; 8.960  ; Rise       ; clk             ;
;  led[6]   ; clk        ; 9.067  ; 9.067  ; Rise       ; clk             ;
;  led[7]   ; clk        ; 9.514  ; 9.514  ; Rise       ; clk             ;
; rx_empty  ; clk        ; 8.646  ; 8.646  ; Rise       ; clk             ;
; tx        ; clk        ; 12.710 ; 12.710 ; Rise       ; clk             ;
; tx_full   ; clk        ; 7.589  ; 7.589  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led[*]    ; clk        ; 4.206 ; 4.206 ; Rise       ; clk             ;
;  led[0]   ; clk        ; 4.432 ; 4.432 ; Rise       ; clk             ;
;  led[1]   ; clk        ; 4.211 ; 4.211 ; Rise       ; clk             ;
;  led[2]   ; clk        ; 4.210 ; 4.210 ; Rise       ; clk             ;
;  led[3]   ; clk        ; 4.206 ; 4.206 ; Rise       ; clk             ;
;  led[4]   ; clk        ; 4.319 ; 4.319 ; Rise       ; clk             ;
;  led[5]   ; clk        ; 4.210 ; 4.210 ; Rise       ; clk             ;
;  led[6]   ; clk        ; 4.323 ; 4.323 ; Rise       ; clk             ;
;  led[7]   ; clk        ; 4.319 ; 4.319 ; Rise       ; clk             ;
; rx_empty  ; clk        ; 4.807 ; 4.807 ; Rise       ; clk             ;
; tx        ; clk        ; 6.640 ; 6.640 ; Rise       ; clk             ;
; tx_full   ; clk        ; 4.213 ; 4.213 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 10224    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 10224    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 169   ; 169  ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 51    ; 51   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Sep 29 12:32:35 2025
Info: Command: quartus_sta UART -c uart_pc_test
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart_pc_test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.742
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.742      -352.160 clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -112.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.697
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.697      -107.412 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -112.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 517 megabytes
    Info: Processing ended: Mon Sep 29 12:32:36 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


