一、设计目标

1.1 核心功能需求

发送端 ：

接收外部 1PPS 信号（100ms 高电平）与已编码 TOD 信号（前导码≥150ms
低电平 + 数据段）

合成信号逻辑：输出 = 1PPS 高电平 ∨ 反相 TOD 信号

传输接口：LVDS 差分信号（传输距离≤10 米）

![](media/image1.png){width="5.768055555555556in"
height="1.3777777777777778in"}

接收端 ：

分离合成信号为原始 1PPS 和 TOD 信号

严格区分 1PPS（100ms±1ms）与 TOD 前导码（≥150ms）

不包含解码逻辑，仅还原物理信号

1.2 非功能性需求

时间同步精度：1PPS 上升沿误差 \<±100ns

抗干扰能力：在 200mVpp 白噪声下 BER \<1e-6

![](media/image2.png){width="2.3465277777777778in"
height="3.4944444444444445in"}

二、硬件实现方案

2.1 硬件选型清单

![](media/image3.png){width="5.563194444444444in"
height="2.9451388888888888in"}

2.2 发送端硬件设计

2.2.1 引脚定义与连接

![](media/image4.png){width="5.166666666666667in"
height="2.1041666666666665in"}

2.2.2 信号合成电路

合成逻辑实现 ：

1PPS 信号 → PA4 → SN74HC32N 输入 A

TOD 信号 → PA1 → SN74HC04N 反相 → SN74HC32N 输入 B

最终输出：SN74HC32N 输出端 → TXB0104PWR → LVDS 驱动

电路特性 ：

传输总延迟：\<15ns（含逻辑门延迟）

信号完整性：上升时间≤8ns（10%\~90%）

![](media/image5.png){width="5.7625in" height="1.354861111111111in"}

2.3 接收端硬件设计

2.3.1 引脚定义与连接

![](media/image6.png){width="4.96875in" height="1.7243055555555555in"}

2.3.2 信号预处理链

合成信号 → 比较器（LM393DR，阈值 2.5V）

↓

RC 低通滤波（R=1kΩ, C=100nF）

↓

施密特触发器（SN74LVC1G17）

↓

分离逻辑电路（STM32 处理）

三、软件实现方案

3.1 发送端控制逻辑

[逻辑修改：]{.mark}

![](media/image7.png){width="2.1868055555555554in"
height="4.565277777777778in"}

实现方式：​

PA4配置为推挽输出模式

在10MHz定时器中断中执行以下逻辑：

[C]{.mark}

// 【新增】10MHz定时器中断服务函数

void TIM1_UP_IRQHandler(void) {

static uint32_t cnt = 0;

if(TIM1-\>SR & TIM_SR_UIF) {

TIM1-\>SR = \~TIM_SR_UIF;

// 每100ns执行一次逻辑判断

GPIOA-\>ODR = (GPIOA-\>IDR & 0x0001) \| (\~(GPIOA-\>IDR & 0x0002) \<\<
4);

if(++cnt \>= 1000000) { // 100ms周期控制

cnt = 0;

GPIOA-\>BSRR = 0x00100000; // 强制PA4复位

}

}

}

[定时器配置（新增）]{.mark}

关键参数：​

![](media/image8.png){width="5.0472222222222225in"
height="1.8645833333333333in"}

初始化代码：​

void TIM1_Init(void) {

RCC-\>APB2ENR \|= RCC_APB2ENR_TIM1EN;

TIM1-\>PSC = 0; // 无预分频

TIM1-\>ARR = 7; // 72MHz/8=9MHz

TIM1-\>DIER \|= TIM_DIER_UIE;

NVIC_EnableIRQ(TIM1_UP_IRQn);

TIM1-\>CR1 \|= TIM_CR1_CEN;

}

原： 3.1.1 1PPS 信号处理

中断触发 ：

PA0 配置为上升沿触发 EXTI 中断

立即置位 PA4 输出高电平，并启动 TIM2 定时器

定时器控制 ：

TIM2 配置：预分频值 7199（72MHz→10kHz），重载值 9999（100ms）

溢出中断中复位 PA4，停止 TIM2

3.1.2 TOD 反相输出

硬件反相 ：TOD 信号通过 SN74HC04N 自动反相

时序控制 ：在 PA4 拉低后立即输出反相 TOD

程序示例：// 【新增】10MHz定时器中断服务程序

void TIM1_UP_TIM10_IRQHandler(void) {

if (TIM_GetITStatus(TIM1, TIM_IT_Update) != RESET) {

TIM_ClearITPendingBit(TIM1, TIM_IT_Update);

// 1PPS生成逻辑（误差±100ns）

GPIO_ToggleBits(GPIOA, GPIO_Pin_4);

}

}

// 【新增】1PPS生成配置函数

void Configure_PPS_Timer(void) {

RCC_APB2PeriphClockCmd(RCC_APB2Periph_TIM1, ENABLE);

TIM_TimeBaseInitTypeDef TIM_TimeBaseStructure;

TIM_TimeBaseStructure.TIM_Period = 999; // 1us周期

TIM_TimeBaseStructure.TIM_Prescaler = 71;

TIM_TimeBaseStructure.TIM_ClockDivision = 0;

TIM_TimeBaseStructure.TIM_CounterMode = TIM_CounterMode_Up;

TIM_TimeBaseInit(TIM1, &TIM_TimeBaseStructure);

TIM_ARRPreloadConfig(TIM1, ENABLE);

TIM_ITConfig(TIM1, TIM_IT_Update, ENABLE);

NVIC_EnableIRQ(TIM1_UP_TIM10_IRQn);

}

3.2 接收端状态机设计

![](media/image9.png){width="2.295138888888889in" height="4.3in"}

3.2.1 状态迁移条件

进入 VALID_PPS ：连续两次检测到 98ms\~102ms 高电平脉冲

进入 DATA_READY ：低电平持续时间≥150ms（TIM4 计时误差±5ms）

3.2.2 异常处理

超时复位 ：任何状态超过 2 秒无有效信号触发系统复位

前导码重试 ：连续 3 次前导码检测失败后清空缓冲区

[核心代码修改：]{.mark}

[// 【修改】原3.2.1状态机代码]{.mark}

[#define STATE_IDLE 0]{.mark}

[#define STATE_COUNTING 1]{.mark}

[#define STATE_DATA_PHASE 2]{.mark}

[void EXTI0_IRQHandler(void) {]{.mark}

[static uint8_t state = STATE_IDLE;]{.mark}

[static uint32_t start_time = 0;]{.mark}

[]{.mark}

[if(EXTI-\>PR & EXTI_PR_PR0) {]{.mark}

[EXTI-\>PR = EXTI_PR_PR0; // 清除中断标志]{.mark}

[]{.mark}

[switch(state) {]{.mark}

[case STATE_IDLE:]{.mark}

[TIM3-\>CNT = 0;]{.mark}

[TIM3-\>CR1 \|= TIM_CR1_CEN; // 启动计时]{.mark}

[state = STATE_COUNTING;]{.mark}

[break;]{.mark}

[]{.mark}

[case STATE_COUNTING:]{.mark}

[if(TIM3-\>CNT \>= 850000) { // 850ms阈值]{.mark}

[GPIOC-\>BSRR = 0x00000002; // PC1输出高(1PPS)]{.mark}

[state = STATE_DATA_PHASE;]{.mark}

[}]{.mark}

[break;]{.mark}

[]{.mark}

[case STATE_DATA_PHASE:]{.mark}

[GPIOC-\>BSRR = 0x00040000; // PC1输出低]{.mark}

[GPIOC-\>BSRR = 0x00000004; // PC2输出高(TOD)]{.mark}

[TIM3-\>CR1 &= \~TIM_CR1_CEN; // 停止计时]{.mark}

[state = STATE_IDLE;]{.mark}

[break;]{.mark}

[}]{.mark}

[}]{.mark}

[}]{.mark}

四、时序控制与抗干扰

4.1 关键时序参数

![](media/image10.png){width="5.06875in" height="1.6111111111111112in"}

[修改：]{.mark}

[3.1 时序参数升级]{.mark}

![](media/image11.png){width="5.680555555555555in"
height="1.488888888888889in"}

[实现方法：​]{.mark}

[使用TIM1的重复计数器功能]{.mark}

[配置DMA直接操作GPIO寄存器]{.mark}

[C：]{.mark}

[// 【新增】DMA配置（原3.1章节）]{.mark}

[DMA1_Channel5-\>CCR = DMA_CCR_MINC \| DMA_CCR_DIR \|
DMA_CCR_TCIE;]{.mark}

[DMA1_Channel5-\>CPAR = (uint32_t)&GPIOA-\>ODR;]{.mark}

[DMA1_Channel5-\>CMAR = (uint32_t)signal_buffer;]{.mark}

[DMA1_Channel5-\>CNDTR = BUFFER_SIZE;]{.mark}

4.2 抗干扰实现

4.2.1 硬件滤波器

![](media/image12.png){width="4.566666666666666in"
height="1.3798611111111112in"}

[滤波器参数修改：]{.mark}

![](media/image13.png){width="4.698611111111111in"
height="1.35625in"}![](media/image14.png){width="2.1486111111111112in"
height="4.785416666666666in"}

4.2.2 软件滤波

滑动窗口滤波代码 ：

#define WINDOW_SIZE 5

uint8_t filter_buffer\[WINDOW_SIZE\];

uint8_t median_filter(uint8_t new_val) {

// 实现5阶中值滤波

}

五、关键电路设计细节

5.1 发送端或门电路

SN74HC32N 连接方式：

输入 A：PA4 输出的 1PPS 信号

输入 B：SN74HC04N 反相后的 TOD 信号

输出：通过 TXB0104PWR 转换为 LVDS 电平

LVDS 接口参数 ：

差分电压：350mV

端接电阻：100Ω

5.2 接收端比较器电路

LM393DR 配置：

同相输入端：固定 2.5V 基准电压（由 TL431 提供）

反相输入端：合成信号输入

输出端：经 10kΩ 上拉电阻至 3.3V

![](media/image15.png){width="1.3611111111111112in" height="4.95625in"}
