#include "bcc_config.h"

const bcc_drv_register_t BCC_REGISTERS_DATA_MC33771[REG_CONF_CNT_MC33771] = {
    /* Note: INIT register is initialized automatically. */
    /* Note: SYS_CFG_GLOBAL reg. contains only command GO2SLEEP
     * (no initialization needed). */
    { "SYS_CFG1", BCC_REG_SYS_CFG1_ADDR },
    { "SYS_CFG2", BCC_REG_SYS_CFG2_ADDR },
    { "SYS_DIAG", BCC_REG_SYS_DIAG_ADDR },
    { "ADC_CFG", BCC_REG_ADC_CFG_ADDR },
    { "ADC2_OFFSET_COMP", BCC_REG_ADC2_OFFSET_COMP_ADDR },
    { "OV_UV_EN", BCC_REG_OV_UV_EN_ADDR },
    { "CB1_CFG", BCC_REG_CB1_CFG_ADDR },
    { "CB2_CFG", BCC_REG_CB2_CFG_ADDR },
    { "CB3_CFG", BCC_REG_CB3_CFG_ADDR },
    { "CB4_CFG", BCC_REG_CB4_CFG_ADDR },
    { "CB5_CFG", BCC_REG_CB5_CFG_ADDR },
    { "CB6_CFG", BCC_REG_CB6_CFG_ADDR },
    { "CB7_CFG", BCC_REG_CB7_CFG_ADDR },
    { "CB8_CFG", BCC_REG_CB8_CFG_ADDR },
    { "CB9_CFG", BCC_REG_CB9_CFG_ADDR },
    { "CB10_CFG", BCC_REG_CB10_CFG_ADDR },
    { "CB11_CFG", BCC_REG_CB11_CFG_ADDR },
    { "CB12_CFG", BCC_REG_CB12_CFG_ADDR },
    { "CB13_CFG", BCC_REG_CB13_CFG_ADDR },
    { "CB14_CFG", BCC_REG_CB14_CFG_ADDR },
    { "GPIO_CFG1", BCC_REG_GPIO_CFG1_ADDR },
    { "GPIO_CFG2", BCC_REG_GPIO_CFG2_ADDR },
    { "FAULT_MASK1", BCC_REG_FAULT_MASK1_ADDR },
    { "FAULT_MASK2", BCC_REG_FAULT_MASK2_ADDR },
    { "FAULT_MASK3", BCC_REG_FAULT_MASK3_ADDR },
    { "WAKEUP_MASK1", BCC_REG_WAKEUP_MASK1_ADDR },
    { "WAKEUP_MASK2", BCC_REG_WAKEUP_MASK2_ADDR },
    { "WAKEUP_MASK3", BCC_REG_WAKEUP_MASK3_ADDR },
    { "TH_ALL_CT", BCC_REG_TH_ALL_CT_ADDR },
    { "TH_CT14", BCC_REG_TH_CT14_ADDR },
    { "TH_CT13", BCC_REG_TH_CT13_ADDR },
    { "TH_CT12", BCC_REG_TH_CT12_ADDR },
    { "TH_CT11", BCC_REG_TH_CT11_ADDR },
    { "TH_CT10", BCC_REG_TH_CT10_ADDR },
    { "TH_CT9", BCC_REG_TH_CT9_ADDR },
    { "TH_CT8", BCC_REG_TH_CT8_ADDR },
    { "TH_CT7", BCC_REG_TH_CT7_ADDR },
    { "TH_CT6", BCC_REG_TH_CT6_ADDR },
    { "TH_CT5", BCC_REG_TH_CT5_ADDR },
    { "TH_CT4", BCC_REG_TH_CT4_ADDR },
    { "TH_CT3", BCC_REG_TH_CT3_ADDR },
    { "TH_CT2", BCC_REG_TH_CT2_ADDR },
    { "TH_CT1", BCC_REG_TH_CT1_ADDR },
    { "TH_AN6_OT", BCC_REG_TH_AN6_OT_ADDR },
    { "TH_AN5_OT", BCC_REG_TH_AN5_OT_ADDR },
    { "TH_AN4_OT", BCC_REG_TH_AN4_OT_ADDR },
    { "TH_AN3_OT", BCC_REG_TH_AN3_OT_ADDR },
    { "TH_AN2_OT", BCC_REG_TH_AN2_OT_ADDR },
    { "TH_AN1_OT", BCC_REG_TH_AN1_OT_ADDR },
    { "TH_AN0_OT", BCC_REG_TH_AN0_OT_ADDR },
    { "TH_AN6_UT", BCC_REG_TH_AN6_UT_ADDR },
    { "TH_AN5_UT", BCC_REG_TH_AN5_UT_ADDR },
    { "TH_AN4_UT", BCC_REG_TH_AN4_UT_ADDR },
    { "TH_AN3_UT", BCC_REG_TH_AN3_UT_ADDR },
    { "TH_AN2_UT", BCC_REG_TH_AN2_UT_ADDR },
    { "TH_AN1_UT", BCC_REG_TH_AN1_UT_ADDR },
    { "TH_AN0_UT", BCC_REG_TH_AN0_UT_ADDR },
    { "TH_ISENSE OC", BCC_REG_TH_ISENSE_OC_ADDR },
    { "TH_COULOMB_CNT_MSB", BCC_REG_TH_COULOMB_CNT_MSB_ADDR },
    { "TH_COULOMB_CNT_LSB", BCC_REG_TH_COULOMB_CNT_LSB_ADDR }
};

const bcc_drv_register_t BCC_REGISTERS_DATA_MC33772[REG_CONF_CNT_MC33772] = {
    /* Note: INIT register is initialized automatically. */
    /* Note: SYS_CFG_GLOBAL reg. contains only command GO2SLEEP
     * (no initialization needed). */
    { "SYS_CFG1", BCC_REG_SYS_CFG1_ADDR },
    { "SYS_CFG2", BCC_REG_SYS_CFG2_ADDR },
    { "SYS_DIAG", BCC_REG_SYS_DIAG_ADDR },
    { "ADC_CFG", BCC_REG_ADC_CFG_ADDR },
    { "ADC2_OFFSET_COMP", BCC_REG_ADC2_OFFSET_COMP_ADDR },
    { "OV_UV_EN", BCC_REG_OV_UV_EN_ADDR },
    { "CB1_CFG", BCC_REG_CB1_CFG_ADDR },
    { "CB2_CFG", BCC_REG_CB2_CFG_ADDR },
    { "CB3_CFG", BCC_REG_CB3_CFG_ADDR },
    { "CB4_CFG", BCC_REG_CB4_CFG_ADDR },
    { "CB5_CFG", BCC_REG_CB5_CFG_ADDR },
    { "CB6_CFG", BCC_REG_CB6_CFG_ADDR },
    { "GPIO_CFG1", BCC_REG_GPIO_CFG1_ADDR },
    { "GPIO_CFG2", BCC_REG_GPIO_CFG2_ADDR },
    { "FAULT_MASK1", BCC_REG_FAULT_MASK1_ADDR },
    { "FAULT_MASK2", BCC_REG_FAULT_MASK2_ADDR },
    { "FAULT_MASK3", BCC_REG_FAULT_MASK3_ADDR },
    { "WAKEUP_MASK1", BCC_REG_WAKEUP_MASK1_ADDR },
    { "WAKEUP_MASK2", BCC_REG_WAKEUP_MASK2_ADDR },
    { "WAKEUP_MASK3", BCC_REG_WAKEUP_MASK3_ADDR },
    { "TH_ALL_CT", BCC_REG_TH_ALL_CT_ADDR },
    { "TH_CT6", BCC_REG_TH_CT6_ADDR },
    { "TH_CT5", BCC_REG_TH_CT5_ADDR },
    { "TH_CT4", BCC_REG_TH_CT4_ADDR },
    { "TH_CT3", BCC_REG_TH_CT3_ADDR },
    { "TH_CT2", BCC_REG_TH_CT2_ADDR },
    { "TH_CT1", BCC_REG_TH_CT1_ADDR },
    { "TH_AN6_OT", BCC_REG_TH_AN6_OT_ADDR },
    { "TH_AN5_OT", BCC_REG_TH_AN5_OT_ADDR },
    { "TH_AN4_OT", BCC_REG_TH_AN4_OT_ADDR },
    { "TH_AN3_OT", BCC_REG_TH_AN3_OT_ADDR },
    { "TH_AN2_OT", BCC_REG_TH_AN2_OT_ADDR },
    { "TH_AN1_OT", BCC_REG_TH_AN1_OT_ADDR },
    { "TH_AN0_OT", BCC_REG_TH_AN0_OT_ADDR },
    { "TH_AN6_UT", BCC_REG_TH_AN6_UT_ADDR },
    { "TH_AN5_UT", BCC_REG_TH_AN5_UT_ADDR },
    { "TH_AN4_UT", BCC_REG_TH_AN4_UT_ADDR },
    { "TH_AN3_UT", BCC_REG_TH_AN3_UT_ADDR },
    { "TH_AN2_UT", BCC_REG_TH_AN2_UT_ADDR },
    { "TH_AN1_UT", BCC_REG_TH_AN1_UT_ADDR },
    { "TH_AN0_UT", BCC_REG_TH_AN0_UT_ADDR },
    { "TH_ISENSE OC", BCC_REG_TH_ISENSE_OC_ADDR },
    { "TH_COULOMB_CNT_MSB", BCC_REG_TH_COULOMB_CNT_MSB_ADDR },
    { "TH_COULOMB_CNT_LSB", BCC_REG_TH_COULOMB_CNT_LSB_ADDR }
};