{"patent_id": "10-2023-0077246", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2024-0176523", "출원번호": "10-2023-0077246", "발명의 명칭": "이온이 주입된 알루미나를 포함하는 유전막, 이의 제조방법, 및 이를 포함하는 전자소자의 제", "출원인": "성균관대학교산학협력단", "발명자": "강주훈"}}
{"patent_id": "10-2023-0077246", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "1족 양이온이 주입된 알루미나를 포함하되,상기 알루미나 1몰에 대해 상기 1족 양이온이 0.1몰 내지 0.3몰 비율로 주입된 것을 특징으로 하는 유전막."}
{"patent_id": "10-2023-0077246", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서, 상기 1족 양이온은 Li+, Na+, 및 K+로 이루어진 군에서 선택되는 어느 하나 이상인 것을 특징으로 하는 유전막."}
{"patent_id": "10-2023-0077246", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서, 상기 유전막은 30 nm 내지 200 nm의 두께를 갖는 것을 특징으로 하는 유전막."}
{"patent_id": "10-2023-0077246", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항에 있어서, 상기 알루미나에 주입된 상기 1족 양이온은 알루미나의 기공에 위치한 형태로 주입되어 있는것을 특징으로 하는 유전막."}
{"patent_id": "10-2023-0077246", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "알루미나 전구체 및 1족 양이온 공급원을 혼합하여 혼합물을 형성하는 단계;상기 혼합물을 용매에 용해시켜 용액을 형성하는 단계;상기 용액을 슬롯 다이 코팅 방식으로 기판 상에 코팅하여 코팅층을 형성하는 단계; 및상기 코팅층을 열처리하는 단계를 포함하는 것을 특징으로 하는 유전막 제조방법."}
{"patent_id": "10-2023-0077246", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제5항에 있어서, 상기 알루미나 전구체는 Alumina nitrate nonahydrate인 것을 특징으로 하는 유전막 제조방법."}
{"patent_id": "10-2023-0077246", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제5항에 있어서, 상기 1족 양이온 공급원은 Li+, Na+, 및 K+ 공급원으로 이루어진 군에서 선택되는 어느 하나 이상을 포함하는 것을 특징으로 하는 유전막 제조방법."}
{"patent_id": "10-2023-0077246", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제5항에 있어서, 상기 1족 양이온 공급원은 sodium hydrogen sulfate인 것을 특징으로 하는 유전막 제조방법."}
{"patent_id": "10-2023-0077246", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제5항에 있어서, 상기 혼합물을 형성하는 단계는,상기 알루미나 전구체 1몰에 대해 상기 1족 양이온 공급원을 0.1몰 내지 0.3몰의 비율로 혼합하는 것을 특징으로 하는 유전막 제조방법."}
{"patent_id": "10-2023-0077246", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제5항에 있어서, 상기 용액을 형성하는 단계는,상기 용액이 0.5M 내지 1M의 몰 농도를 갖도록 하는 것을 특징으로 하는 유전막 제조방법."}
{"patent_id": "10-2023-0077246", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "공개특허 10-2024-0176523-3-제5항에 있어서, 상기 코팅층을 형성하는 단계는,상기 코팅층의 두께가 30 nm 내지 200 nm가 되도록 하는 것을 특징으로 하는 유전막 제조방법."}
{"patent_id": "10-2023-0077246", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제5항에 있어서, 상기 열처리는 300℃ 내지 500℃의 온도에서, 60분 내지 120분 동안 진행되는 것을 특징으로하는 유전막 제조방법."}
{"patent_id": "10-2023-0077246", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제1항의 유전막 상에 MoS2용액을 슬롯 다이 코팅 방식으로 코팅하여 MoS2 박막을 형성하는 단계; 및상기 MoS2 박막을 열처리하는 단계를 포함하는 것을 특징으로 하는 전자소자 제조방법."}
{"patent_id": "10-2023-0077246", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제13항에 있어서, 상기 MoS2 박막을 형성하는 단계는,상기 MoS2 박막의 두께가 5nm 내지 25nm가 되도록 하는 것을 특징으로 하는 전자소자 제조방법."}
{"patent_id": "10-2023-0077246", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제13항에 있어서, 상기 열처리는 150℃ 내지 250℃의 온도에서, 30분 내지 60분 동안 진행되는 것을 특징으로하는 전자소자 제조방법."}
{"patent_id": "10-2023-0077246", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제13항의 방법으로 제조된 전자소자로서,90cm2/Vs 이상의 전하 이동도를 갖는 것을 특징으로 하는 전자소자."}
{"patent_id": "10-2023-0077246", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명의 일 실시예는 1족 양이온이 주입된 알루미나를 포함하는 유전막, 이의 제조방법, 및 이를 포함하는 전 자소자의 제조방법을 제공한다."}
{"patent_id": "10-2023-0077246", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 이온이 주입된 알루미나를 포함하는 유전막, 이의 제조방법, 및 이를 포함하는 전자소자의 제조방법 에 관한 것으로, 더욱] 상세하게는 1족 양이온이 주입된 알루미나를 포함하는 유전막, 이의 제조방법, 및 이를 포함하는 전자소자의 제조방법에 관한 것이다."}
{"patent_id": "10-2023-0077246", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "2차원 소재 중 반도체 물질인 MoS2는 뛰어난 광전기적 특성으로 인해 차세대 반도체 소자로의 적용 가능성을 보 여왔다. 2011년 스위스 Lausanne 대학 연구팀에서는 기계적 박리 방식을 이용하여 단일층의 MoS2를 얻어낸 후 이를 high-k 유전막인 halfnium oxide 위에 전사하였고, 이후 이를 소자화하여 217 cm2/Vs의 전하이동도를 구현하는 데 성공했다. 하지만 원자층 증착 (ALD) 방식을 이용한 hafnium oxide 기판을 형성하는 것은 높은 비용과 공정 시간이 수반된다는 한계가 존재한다. 최근 인공지능, 자율주행, 사물인터넷 (IoT) 과 같은 기술이 많은 연구가 되며 대량의 정보를 빠르고 효율적으 로 처리하는 고성능의 반도체 소자에 대한 필요성이 높아지고 있다. 이를 위해 고유전율 유전막과 2차원 소재를 결합하여 고성능의 반도체 소자를 구현하는 연구가 진행되어왔다. 하지만, 고유전율을 갖는 유전막을 형성하기 위해서는 원자층 증착 공정이 필수적으로 수반되어 공정 비용과 시간 측면에서 한계가 존재한다. 이를 해결하기 위해 Bi2O2Se, HfS2 와 같은 2차원 물질을 산화시켜 고유전율의 산화막을 형성하는 연구 또한 진 행되었으나, 2차원 결정 자체의 높은 가격으로 인해 이를 산업화 하는 것도 어려운 실정이다.선행기술문헌 특허문헌 (특허문헌 0001) 대한민국 등록특허 제 10-0809685호"}
{"patent_id": "10-2023-0077246", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명이 이루고자 하는 기술적 과제는 1족 양이온이 주입된 알루미나를 포함하는 유전막, 이의 제조방법, 및 이를 포함하는 전자소자의 제조방법을 제공하는 것이다. 본 발명의 일 실시예에 따르면, 용액 공정을 기반으로 하여 고성능의 유전막을 짧은 시간에 진공 프로세스 없이 형성할 수 있어서, 공정 비용 및 공정 시간 측면에서 효율성을 높일 수 있다. 본 발명의 일 실시예에 따르면, 평균 94.3 cm2/Vs의 높은 전하 이동도를 갖고, 저전압으로 구동할 수 있는 고이 동도 전자소자를 구현할 수 있고, 이를 다양한 논리회로에서 적용할 수 있다. 본 발명이 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다 른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다."}
{"patent_id": "10-2023-0077246", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "상기 기술적 과제를 달성하기 위하여, 본 발명의 일 실시예는 유전막을 제공한다. 본 발명의 일 실시 예에 따른 상기 유전막은, 1족 양이온이 주입된 알루미나를 포함하되, 상기 알루미나 1몰에 대해 상기 1족 양이온이 0.1 내지 0.3 몰 비율로 주입된 것을 특징으로 하는 유전막일 수 있다. 또한, 본 발명의 일 실시 예에 따르면, 상기 1족 양이온은 Li+, Na+, 및 K+로 이루어진 군에서 선택되는 어느 하 나 이상인 것을 특징으로 하는 유전막이 있을 수 있다. 또한, 본 발명의 일 실시 예에 따르면, 상기 유전막은 30nm 내지 200 nm의 두께를 갖는 것을 특징으로 하는 유 전막이 있을 수 있다. 또한, 본 발명의 일 실시 예에 따르면, 상기 알루미나에 주입된 상기 1족 양이온은 알루미나의 기공에 위치한 형태인 것을 특징으로 하는 유전막이 있을 수 있다. 상기 기술적 과제를 달성하기 위하여, 본 발명의 다른 실시예는 유전막 제조방법을 제공한다. 본 발명의 일 실시 예에 따른 상기 유전막 제조방법은, 알루미나 전구체 및 1족 양이온 공급원을 혼합하여 혼합물을 형성하는 단계, 상기 혼합물을 용매에 용해시켜 용 액을 형성하는 단계, 상기 용액을 슬롯 다이 코팅 방식으로 기판 상에 코팅하여 코팅층을 형성하는 단계, 및 상기 코팅층을 열처리하는 단계를 포함하는 것을 특징으로 하는 유전막 제조방법이 있을 수 있다. 또한, 본 발명의 일 실시 예에 따르면, 상기 알루미나 전구체는 Alumina nitrate nonahydrate인 것을 특징으로 하는 유전막 제조방법이 있을 수 있다. 또한, 본 발명의 일 실시 예에 따르면, 상기 1족 양이온 공급원은 Li+, Na+, 및 K+ 공급원으로 이루어진 군에서 선택되는 어느 하나 이상을 포함하는 것을 특징으로 하는 유전막 제조방법이 있을 수 있다. 또한, 본 발명의 일 실시 예에 따르면, 상기 1족 양이온 공급원은 sodium hydrogen sulfate인 것을 특징으로 하 는 유전막 제조방법이 있을 수 있다.또한, 본 발명의 일 실시 예에 따르면, 상기 혼합물을 형성하는 단계는, 상기 알루미나 전구체 1몰에 대해 상기 1족 양이온 공급원을 0.1몰 내지 0.3몰의 비율로 혼합하는 것을 특징으 로 하는 유전막 제조방법이 있을 수 있다. 또한, 본 발명의 일 실시 예에 따르면, 상기 용액을 형성하는 단계는, 상기 용액이 0.5M 내지 1M의 몰 농도를 갖도록 하는 것을 특징으로 하는 유전막 제조방법이 있을 수 있다. 또한, 본 발명의 일 실시 예에 따르면, 상기 코팅층을 형성하는 단계는, 상기 코팅층의 두께가 30nm 내지 200 nm가 되도록 하는 것을 특징으로 하는 유전막 제조방법이 있을 수 있다. 또한, 본 발명의 일 실시 예에 따르면, 상기 열처리는 300 ℃ 내지 500 ℃의 온도에서, 60 내지 120 분 동안 진 행되는 것을 특징으로 하는 유전막 제조방법이 있을 수 있다. 상기 기술적 과제를 달성하기 위하여, 본 발명의 다른 실시예는 전자소자 제조방법을 제공한다. 본 발명의 일 실시 예에 따른 상기 전자소자 제조방법은, 상술한 유전막 상에 MoS2용액을 슬롯 다이 코팅 방식으로 코팅하여 MoS2 박막을 형성하는 단계 및 상기 MoS2 박 막을 열처리하는 단계를 포함하는 것을 특징으로 하는 전자소자 제조방법이 있을 수 있다. 또한, 본 발명의 일 실시 예에 따르면, 상기 MoS2 박막을 형성하는 단계는, 상기 MoS2 박막의 두께가 5 nm 내지 25 nm가 되도록 하는 것을 특징으로 하는 전자소자 제조방법이 있을 수 있 다. 또한, 본 발명의 일 실시 예에 따르면, 상기 열처리는 150 ℃ 내지 250 ℃의 온도에서, 30 분 내지 60 분 동안 진행되는 것을 특징으로 하는 전자소자 제조방법이 있을 수 있다. 상기 기술적 과제를 달성하기 위하여, 본 발명의 다른 실시예는 전자소자를 제공한다. 본 발명의 일 실시 예에 따른 상기 전자소자는, 상술한 전자소자 제조방법으로 제조된 전자소자로서, 90cm2/Vs 이상의 전하 이동도를 갖는 것을 특징으로 하는 전자소자가 있을 수 있다."}
{"patent_id": "10-2023-0077246", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 일 실시 예에 따르면 1족 양이온이 주입된 알루미나를 포함하는 유전막, 이의 제조방법, 및 이를 포 함하는 전자소자의 제조방법을 제공 할 수 있다. 이를 통해, 용액 공정을 기반으로 하여 고성능의 유전막을 짧은 시간에 진공 프로세스 없이 형성할 수 있어서, 공정 비용 및 공정 시간 측면에서 효율성을 높일 수 있다. 뿐만 아니라, 평균 94.3 cm2/Vs의 높은 전하 이동도를 갖고, 저전압으로 구동할 수 있는 고이동도 전자소자를 구현할 수 있고, 이를 다양한 논리회로에서 적용할 수 있다."}
{"patent_id": "10-2023-0077246", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 2, "content": "본 발명의 효과는 상기한 효과로 한정되는 것은 아니며, 본 발명의 상세한 설명 또는 특허청구범위에 기재된 발 명의 구성으로부터 추론 가능한 모든 효과를 포함하는 것으로 이해되어야 한다."}
{"patent_id": "10-2023-0077246", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하에서는 첨부한 도면을 참조하여 본 발명을 설명하기로 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구 현될 수 있으며, 따라서 여기에서 설명하는 실시예로 한정되는 것은 아니다. 그리고 도면에서 본 발명을 명확하 게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사 한 도면 부호를 붙였다. 명세서 전체에서, 어떤 부분이 다른 부분과 \"연결(접속, 접촉, 결합)\"되어 있다고 할 때, 이는 \"직접적으로 연 결\"되어 있는 경우뿐 아니라, 그 중간에 다른 부재를 사이에 두고 \"간접적으로 연결\"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 \"포함\"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 구비할 수 있다는 것을 의미한다. 본 명세서에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도 가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, \"포함하다\" 또는 \"가지다\" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들 을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요 소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 이하 첨부된 도면을 참고하여 본 발명의 실시예를 상세히 설명하기로 한다. 도1은 본 발명의 일 실시 예의 전체적인 모식도이다. 도2는 본 발명의 일 실시 예에 따른 용액 공정을 통해 형성한 이온 주입 유전막과 형성된 MoS2 전자소자의 전기 적 특성을 나타낸 그래프이다. 상기 도1 및 도2를 참조하여, 본 발명의 일 실시 예에 따른 유전막을 설명한다. 상기 실시예의 일예로, 1족 양이온이 주입된 알루미나를 포함하되, 상기 알루미나 1몰에 대해 상기 1족 양이온이 0.1 몰 내지 0.3 몰 비율로 주입된 것을 특징으로 하는 유전막이 있을 수 있다. 이때, 소듐이온 등이 알루미나에 주입된 이후에도 여전히 이온상태로 존재한다. 종래에 고유전율을 갖는 유전막을 형성하기 위해서는 원자층 증착 공정이 필수적으로 수반되어 공정 비용과 시 간 측면에서 한계가 있다는 문제를 해결하기 위해 Bi2O2Se, HfS2와 같은 2차원 물질을 산화시켜 고유전율의 산화 막을 형성하는 연구 또한 진행되었으나, 2차원 결정 자체의 높은 가격으로 인해 이를 산업화 하는 것도 어려운 실정이었다. 이에 상기 본 발명의 일 실시예에서는 alumina에 1족 양이온을 주입하여 고성능 유전막을 구현하였다. 이를 통 해 상기 문제를 해결할 수 있다. KPFM(Kelvin Probe Force Microscopy)측정을 통해 상기 유전막 표면의 일함수를 원자 또는 분자 수준 에서 관 찰했다. 상기 일함수는 촉매 활성, 표면 재구성, 반도체의 도핑 및 밴드 밴딩, 유전체의 전하 트래핑 및 부식을 비롯한 많은 표면 현상과 관련이 있는데, 상기 본 발명의 일 실시예의 경우, 종래의 알루미나랑 비교했을 때 딥 트랩 같은 사이트가 없는 등의 보다 우수한 물성을 가지는 것을 확인할 수 있었다. 뿐만 아니라, 상기 알루미나에 주입된 1족 양이온의 경우 양전하를 가지고 있기 때문에, 채널 형성 시 전자를 더 효율적으로 잘 잡아당길 수 있다는 장점도 존재한다. 상기 유전막은 5 인치 이상의 대면적의 고성능 유전막일 수 있다. 상기 실시예의 일예로, 상기 1족 양이온은 Li+, Na+, 및 K+로 이루어진 군에서 선택되는 어느 하나 이상인 것을 특징으로 하는 유전막이 있을 수 있다.상기 실시예의 일예로, 상기 유전막은 30 nm 내지 200 nm의 두께를 갖는 것을 특징으로 하는 유전막이 있을 수 있다. 상기 실시예의 일예로, 상기 알루미나에 주입된 상기 1족 양이온은 알루미나의 기공에 위치한 형태인 것을 특징 으로 하는 유전막이 있을 수 있다. 도3은 본 발명의 일 실시 예에서 사용하는 슬롯다이 코팅 모식도 및 장비 셋업 이미지를 나타낸 것이다. 도4는 본 발명의 일 실시 예에 따른 전자소자가 적용된 논리 회로를 나타내는 이미지이다. 상기 도3 및 도4를 참조하여 본 발명의 또 다른 실시 예에 따른 유전막 제조방법을 설명한다. 상기 실시예의 일예로, 알루미나 전구체 및 1족 양이온 공급원을 혼합하여 혼합물을 형성하는 단계, 상기 혼합 물을 용매에 용해시켜 용액을 형성하는 단계, 상기 용액을 슬롯 다이 코팅 방식으로 기판 상에 코팅하여 코팅층 을 형성하는 단계, 및 상기 코팅층을 열처리하는 단계를 포함하는 것을 특징으로 하는 유전막 제조방법이 있을 수 있다. 일반적으로 알루미나를 증착할 때에는 원자층 증착 방식(ALD)을 많이 사용하는데, 상기 ALD 과정에서는 상기 1 족 원소를 포함시키기 어렵다. 이에 본 발명의 일 실시예에서는 알루미나를 형성하는 과정에서부터 용액 공정을 사용하여, 상기 1족 원소를 주입하는 방식을 사용했다. 상기 용액 공정을 기반으로 하는 본 발명의 일 실시예는 대면적 코팅 방식에 접목할 수 있다는 장점이 있다. 이 는 결국, 고성능의 유전막을 짧은 시간에 진공 프로세스 없이 형성할 수 있다는 것을 의미하며, 공정 비용과 시 간에서의 큰 이점을 갖는다. 이후 2차원 반도체인 MoS2를 잉크 형태로 제작하여 유전막 위에 도포 후 소자화 하였을 때 평균 94.3 cm2/Vs 의 높은 전하 이동도를 갖는 반도체 소자를 구현할 수 있다. 이는 기존에 보고된 용액 공정 기반의 대면적 2차원 반도체 소자 중에서 가장 높은 전하 이동도를 나타내며, 산업화에 필요한 수준의 성능을 충족한다. 이를 기반으 로 NOT, NOR, NAND, SRAM 과 같은 여러 가지 논리 회로를 구현할 수도 있다. 상기 용액 공정을 통해 5 인치 이상의 대면적의 고성능 유전막을 제조할 수 있다. 상술한 바와 같이, alumina에 1족 양이온을 주입하여 유전막을 구현하는 경우, 종래의 유전막과 비교했을 때 우 수한 물성을 가지는 것을 확인할 수 있다. 구체적으로, KPFM(Kelvin Probe Force Microscopy)측정을 통해 상기 유전막 표면의 일함수를 원자 또는 분자 수준 에서 관찰했다. 상기 일함수는 촉매 활성, 표면 재구성, 반도체의 도핑 및 밴드 밴딩, 유전체의 전하 트래핑 및 부식을 비롯한 많은 표면 현상과 관련이 있는데, 상기 본 발명의 일 실시예의 경우, 종래의 알루미나랑 비교했을 때 딥 트랩 같은 사이트가 없는 등의 보다 우수한 물성을 가지는 것을 확인할 수 있었다. 뿐만 아니라, 상기 알루미나에 주입된 1족 양이온의 경우 양전하를 가지고 있기 때문에, 채널 형성 시 전자를 더 효율적으로 잘 잡아당길 수 있다는 장점도 존재한다. 상기 실시예의 일예로, 상기 알루미나 전구체는 Alumina nitrate nonahydrate인 것을 특징으로 하는 유전막 제 조방법이 있을 수 있다. 상기 실시예의 일예로, 상기 1족 양이온 공급원은 Li+, Na+, 및 K+ 공급원으로 이루어진 군에서 선택되는 어느 하나 이상을 포함하는 것을 특징으로 하는 유전막 제조방법이 있을 수 있다. 구체적으로, 상기 1족 양이온 공급원은 sodium hydrogen sulfate인 것을 특징으로 하는 유전막 제조방법이 있을 수 있다. 상기 실시예의 일예로, 상기 혼합물을 형성하는 단계는, 상기 알루미나 전구체 1몰에 대해 상기 1족 양이온 공급원을 0.1몰 내지 0.3몰의 비율로 혼합하는 것을 특징으 로 하는 유전막 제조방법이 있을 수 있다. 보다 바람직하게는, 상기 혼합물을 형성하는 단계는, 상기 알루미나 전구체 1몰에 대해 상기 1족 양이온 공금원을 0.15몰 내지 0.25몰의 비율로 혼합하는 것을 특징 으로 하는 유전막 제조방법이 있을 수 있다. 상기와 같은 비율로 공급했을 때, 상술한 유전막에 있어서, 상기 알루미나 1몰에 대해 상기 1족 양이온이 0.1 몰 내지 0.3 몰 비율로 주입되도록 유전막을 제조할 수 있다. 상기 실시예의 일 예로, 상기 용매는 아세톤 및 에탄올을 포함하는 물질이고, 상기 아세톤과 상기 에탄올이 1:5 내지 1:7의 부피비를 갖는 것을 특징으로 하는 유전막 제조방법이 있을 수 있다. 상기 실시예의 일예로, 상기 용액을 형성하는 단계는, 상기 용액이 0.5M 내지 1M의 몰 농도를 갖도록 하는 것을 특징으로 하는 유전막 제조방법이 있을 수 있다. 상기 실시예의 일예로, 상기 코팅층을 형성하는 단계는, 상기 코팅층의 두께가 30 nm 내지 200 nm가 되도록 하는 것을 특징으로 하는 유전막 제조방법이 있을 수 있다. 상기 실시예의 일예로, 상기 열처리는 300℃ 내지 500℃의 온도에서, 60분 내지 120 분 되는 것을 특징으로 하 는 유전막 제조방법이 있을 수 있다. 도5는 본 발명의 일 실시 예에 따른 전자소자 최적화 공정 모식도 및 전자소자 특성 분석 그래프이다. 상기 도4 및 도5를 참조하여 본 발명의 또 다른 실시 예에 따른 전자소자 제조방법을 설명한다. 상기 실시예의 일예로, 상술한 유전막 상에 MoS2용액을 슬롯 다이 코팅 방식으로 코팅하여 MoS2 박막을 형성하는 단계 및 상기 MoS2 박막을 열처리하는 단계를 포함하는 것을 특징으로 하는 전자소자 제조방법이 있을 수 있다. 반도체 소자를 형성하기 위해 상기 MoS2 용액을 상술한 유전막 제조방법과 같은 방식으로 코팅하고 이를 소자화 하여, 저전압에서도 구동이 가능한 고이동도 전자소자를 제조할 수 있다. 상기 저전압 구동이 가능한 고이동도 전자소자는 다양한 논리회로에서 적용이 가능하다. 상기 실시예의 일예로, 상기 MoS2 박막을 형성하는 단계는, 상기 MoS2 박막의 두께가 5 nm 내지 25 nm가 되도록 하는 것을 특징으로 하는 전자소자 제조방법이 있을 수 있 다. 상기 실시예의 일예로, 상기 열처리는 150℃ 내지 250℃의 온도에서, 30 분 내지 60 분 동안 진행되는 것을 특 징으로 하는 전자소자 제조방법이 있을 수 있다. 본 발명의 또 다른 실시 예에 따른 전자소자를 설명한다. 상기 실시예의 일예로, 상술한 전자소자 제조방법으로 제조된 전자소자로서, 90cm2/Vs 이상의 전하 이동도를 갖 는 것을 특징으로 하는 전자소자가 있을 수 있다. 제조예 1. 알루미나에 Na+이온이 주입된 유전막 1. alumina 전구체인 alumina nitrate nonahydrate 에 sodium hydrogen sulfate를 10:2의 몰 비율로 혼합하여 혼합물을 형성한다. 2. 에탄올과 아세톤이 6:1의 부피비로 혼합된 Binary Solvent를 준비한다. 3. 상기 용매에 상기 혼합물 용해시켜 용액을 형성한다. 4. 상기 용액을 슬롯 다이 코팅 방식을 이용하여 대면적으로 코팅한다. 5. 이후 300 ℃ 내지 500 ℃의 온도에서, 60 내지 120 분 동안 열처리를 진행하여 유전막을 형성한다. 제조예 2. 알루미나에 Na+이온이 주입된 유전막을 포함하는 전자소자 1. 상기 제조예1과 같은 방식을 통해 유전막을 형성한다. 2. 상기 제조한 유전막 상에, MoS2 용액을 슬롯 다이 코팅 방식을 이용하여 대면적으로 코팅한다. 3. 이후 상기 MoS2 코팅층을 150℃ 내지 250℃의 온도에서, 30분 내지 60분 동안 열처리를 진행하고 이를 소자 화 한다. 실험예 1. 알루미나에 Na+이온이 주입된 유전막 및 상기 유전막을 포함하는 전자소자의 특성 분석 도2는 본 발명의 일 실시 예에 따른 용액 공정을 통해 형성한 이온 주입 유전막과 형성된 MoS2 전자소자의 전기 적 특성을 나타낸 그래프이다. 상기 도2의 (b) 및 (c)를 참조하면, 본 소자의 transfer 커브는 높은 전류 온, 오프 비율을 보여주며 94.3 cm2/V의 높은 전하 이동도 값을 갖는 것을 확인할 수 있다. 이는 용액 공정 기반의 2차원 반도체 소자 중 가장 높은 수치에 해당한다. 또한, Na+ 이온이 주입된 alumina 유전막의 capacitance를 측정하였을 때 0.84μF/cm2의 값을 갖는 것을 확인할 수 있다. 실험예 2. 전자소자 최적화 공정에 따른 특성 분석 도5는 본 발명의 일 실시 예에 따른 전자소자 최적화 공정 모식도 및 전자소자 특성 분석 그래프이다. 상기 도5를 참조하면, MoS2 반도체 채널의 소자 특성 최적화를 위한 공정을 확인할 수 있는데, 상기 공정은 코팅 화학적 도핑 열처리 순서로 진행된다. 상기 도5의 (b)에 나타난 소자 측정 데이터를 참조하면, 상기 공정의 각 단계가 진행됨에 따라, 소자의 특성이 점차 개선됨을 확인할 수 있다. 실험예 3. MoS2 논리회로의 성능 분석 도4는 본 발명의 일 실시 예에 따른 전자 소자가 적용된 논리 회로를 나타내는 이미지 및 논리 회로의 성능을 나타낸 그래프이다. 상기 도4를 참조하면, 본 발명에서 개발한 MoS2트랜지스터를 이용해 NOT gate, NAND gate, 그리고 NOR gate 논 리회로를 구현하였다. 또한 SRAM 소자로의 적용 가능성을 확인하였다."}
{"patent_id": "10-2023-0077246", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명 의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해 할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가 지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다. 본 발명의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.도면 도면1 도면2 도면3 도면4 도면5"}
{"patent_id": "10-2023-0077246", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도1은 본 발명의 일 실시 예의 전체적인 모식도이다. 도2는 본 발명의 일 실시 예에 따른 용액 공정을 통해 형성한 이온 주입 유전막과 형성된 MoS2 전자소자의 전기 적 특성을 나타낸 그래프이다. 도3은 본 발명의 일 실시 예에서 사용하는 슬롯다이 코팅 모식도 및 장비 셋업 이미지를 나타낸 것이다. 도4는 본 발명의 일 실시 예에 따른 전자 소자가 적용된 논리 회로를 나타내는 이미지 및 논리 회로의 성능을나타낸 그래프이다. 도5는 본 발명의 일 실시 예에 따른 전자소자 최적화 공정 모식도 및 전자소자 특성 분석 그래프이다."}
