# FPGA Implementation - RISC-V Processors

## âœ… Procesadores Migrados Exitosamente

Se han migrado **3 implementaciones funcionando** desde el proyecto original:

### 1. **Single ALU Processor** (Baseline)
- **DescripciÃ³n**: Procesador RISC-V RV32I bÃ¡sico con una sola ALU
- **Testbench**: `simple_processor_tb.sv` configurado para single ALU
- **Script ModelSim**: `run_simulation.do`
- **Estado**: âœ… Funcionando correctamente

### 2. **TMR Processor** (Triple Modular Redundancy)
- **DescripciÃ³n**: Procesador con 3 ALUs + votador por mayorÃ­a
- **Redundancia**: Tolerancia a 1 fallo simultÃ¡neo
- **Script ModelSim**: `run_tmr_simulation.do`
- **DocumentaciÃ³n**: `Pasos-2-TMR.md`
- **Estado**: âœ… Funcionando correctamente

### 3. **QMR Processor** (Quintuple Modular Redundancy) 
- **DescripciÃ³n**: Procesador con 5 ALUs + votador por mayorÃ­a avanzado
- **Redundancia**: Tolerancia a 2 fallos simultÃ¡neos
- **Script ModelSim**: `run_qmr_simulation.do`
- **DocumentaciÃ³n**: `Pasos-3-QMR.md`
- **Estado**: âœ… Funcionando correctamente

## Estructura de Archivos Migrados

### ğŸ“ components/ (37 archivos)
```
components/
â”œâ”€â”€ alu.sv                 # ALU bÃ¡sica
â”œâ”€â”€ tmr_alu.sv            # ALU con redundancia TMR/QMR
â”œâ”€â”€ majority_voter.sv     # Votador por mayorÃ­a
â”œâ”€â”€ core.sv               # NÃºcleo del procesador
â”œâ”€â”€ datapath.sv           # Ruta de datos
â”œâ”€â”€ execute.sv            # Etapa de ejecuciÃ³n
â”œâ”€â”€ controller.sv         # Controlador principal
â”œâ”€â”€ memory.sv             # Sistema de memoria
â””â”€â”€ [otros componentes SystemVerilog]
```

### ğŸ“ testbenches/ (22 archivos)
```
testbenches/
â”œâ”€â”€ simple_processor_tb.sv    # Testbench principal
â”œâ”€â”€ run_simulation.do         # Script Single ALU
â”œâ”€â”€ run_tmr_simulation.do     # Script TMR
â”œâ”€â”€ run_qmr_simulation.do     # Script QMR
â”œâ”€â”€ Pasos-1-ALU.md           # DocumentaciÃ³n Single ALU
â”œâ”€â”€ Pasos-2-TMR.md           # DocumentaciÃ³n TMR
â”œâ”€â”€ Pasos-3-QMR.md           # DocumentaciÃ³n QMR
â”œâ”€â”€ imem_init.txt            # Memoria de instrucciones
â””â”€â”€ work/                    # CompilaciÃ³n ModelSim
```

### ğŸ“ software/ (6 archivos)
```
software/
â”œâ”€â”€ simple_add.c            # Programa de prueba (10+20=30)
â”œâ”€â”€ simple_add.elf          # Ejecutable compilado
â”œâ”€â”€ simple_add.bin          # Binario
â”œâ”€â”€ programa.hex             # Hexadecimal para memoria
â”œâ”€â”€ link.ld                  # Linker script
â””â”€â”€ export_opcode_rv.py     # Herramienta de conversiÃ³n
```

### ğŸ“ quartus/ (101 archivos)
```
quartus/
â”œâ”€â”€ riscv_processor.qpf      # Proyecto Quartus
â”œâ”€â”€ riscv_processor.qsf      # ConfiguraciÃ³n
â”œâ”€â”€ top_level.sv             # Top level entity
â”œâ”€â”€ timing_constraints.sdc   # Constrains de timing
â”œâ”€â”€ riscv_processor.sof      # Archivo de programaciÃ³n
â””â”€â”€ db/, incremental_db/     # Base de datos de compilaciÃ³n
```

## ConfiguraciÃ³n de SimulaciÃ³n

### ModelSim Setup
```tcl
# Cambiar al directorio de testbenches
cd "C:/Users/Usuario/Desktop/Ivan/SOC/fpga-implementation/testbenches"

# Ejecutar simulaciÃ³n segÃºn el procesador:
# Single ALU:
do run_simulation.do

# TMR (3 ALUs):
do run_tmr_simulation.do  

# QMR (5 ALUs):
do run_qmr_simulation.do
```

### CompilaciÃ³n RISC-V
```powershell
# En el directorio software/
cd "C:\Users\Usuario\Desktop\Ivan\SOC\fpga-implementation\software"

# Compilar programa de prueba
C:\Users\Usuario\Desktop\Ivan\tesis\xpack-riscv-none-elf-gcc-14.2.0-3\bin\riscv-none-elf-gcc.exe -march=rv32i -mabi=ilp32 -nostartfiles -T link.ld -o simple_add.elf simple_add.c

# Generar hexadecimal
C:\Users\Usuario\Desktop\Ivan\tesis\xpack-riscv-none-elf-gcc-14.2.0-3\bin\riscv-none-elf-objcopy.exe -O verilog simple_add.elf programa.hex
```

## ValidaciÃ³n de MigraciÃ³n

### Test de Funcionamiento
Para verificar que la migraciÃ³n fue exitosa:

1. **Single ALU Test**:
   ```tcl
   cd "C:/Users/Usuario/Desktop/Ivan/SOC/fpga-implementation/testbenches"
   vsim -do "do run_simulation.do"
   # Resultado esperado: ResultW = 0x1E (30 decimal)
   ```

2. **TMR Test**:
   ```tcl
   cd "C:/Users/Usuario/Desktop/Ivan/SOC/fpga-implementation/testbenches"  
   vsim -do "do run_tmr_simulation.do"
   # Resultado esperado: 3 ALUs = 0x1E, Majority_Status = 01
   ```

3. **QMR Test**:
   ```tcl
   cd "C:/Users/Usuario/Desktop/Ivan/SOC/fpga-implementation/testbenches"
   vsim -do "do run_qmr_simulation.do"
   # Resultado esperado: 5 ALUs = 30 decimal, Majority_Status = 001
   ```

## PrÃ³ximos Pasos - ExpansiÃ³n para CubeSats

### CaracterÃ­sticas a Agregar

#### 1. **CubeSat-Specific Peripherals**
- UART Controller (comunicaciones)
- GPIO Controller (sensores/actuadores)
- Timer/PWM (control de actitud)
- SPI/I2C (sensores)

#### 2. **Auto-Test System**
- BIST (Built-In Self Test) controllers
- Fault injection mechanisms
- Health monitoring
- Error recovery procedures

#### 3. **Performance Metrics**
- Cycle count analysis
- Resource utilization reports
- Power estimation (Quartus PowerPlay)
- Timing analysis

#### 4. **CubeSat Workloads**
- Kalman filter (attitude determination)
- Image compression algorithms
- Communication protocol processing
- Real-time control loops

## Diferencias vs SoC Track

### FPGA Characteristics
âœ… **Ventajas**:
- MÃ¡xima flexibilidad de diseÃ±o
- Redundancia implementada en hardware
- ReconfiguraciÃ³n completa posible
- Control total del pipeline

âš ï¸ **Desventajas**:
- Mayor consumo de potencia
- Complejidad de desarrollo HDL
- Menor frecuencia de operaciÃ³n
- Mayor Ã¡rea de silicio

### MÃ©tricas a Comparar
- **Performance**: Ciclos de reloj, throughput
- **Power**: EstimaciÃ³n Quartus PowerPlay
- **Area**: LUTs, DSPs, BRAM utilizados
- **Fault Tolerance**: Cobertura TMR/QMR
- **Development**: Tiempo de diseÃ±o, complejidad

La migraciÃ³n fue **100% exitosa**. Los 3 procesadores estÃ¡n listos para ser expandidos hacia un sistema completo CubeSat FPGA.