TimeQuest Timing Analyzer report for uart
Mon Sep 07 11:51:00 2020
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; uart                                                ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6F17C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 6           ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.05        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ;   1.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 187.41 MHz ; 187.41 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -4.336 ; -644.502           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.431 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -289.991                         ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                     ;
+--------+-------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.336 ; wait_cnt[4]                   ; wait_cnt[31]                            ; clk          ; clk         ; 1.000        ; -0.077     ; 5.260      ;
; -4.322 ; wait_cnt[3]                   ; wait_cnt[31]                            ; clk          ; clk         ; 1.000        ; -0.077     ; 5.246      ;
; -4.243 ; wait_cnt[6]                   ; wait_cnt[31]                            ; clk          ; clk         ; 1.000        ; -0.077     ; 5.167      ;
; -4.193 ; wait_cnt[5]                   ; wait_cnt[31]                            ; clk          ; clk         ; 1.000        ; -0.077     ; 5.117      ;
; -4.133 ; wait_cnt[2]                   ; wait_cnt[31]                            ; clk          ; clk         ; 1.000        ; -0.080     ; 5.054      ;
; -4.122 ; wait_cnt[1]                   ; wait_cnt[31]                            ; clk          ; clk         ; 1.000        ; -0.080     ; 5.043      ;
; -4.075 ; wait_cnt[0]                   ; wait_cnt[31]                            ; clk          ; clk         ; 1.000        ; -0.081     ; 4.995      ;
; -4.055 ; wait_cnt[3]                   ; wait_cnt[30]                            ; clk          ; clk         ; 1.000        ; -0.077     ; 4.979      ;
; -3.989 ; tx_cnt[29]                    ; tx_cnt[22]                              ; clk          ; clk         ; 1.000        ; -0.582     ; 4.408      ;
; -3.979 ; tx_cnt[2]                     ; tx_cnt[21]                              ; clk          ; clk         ; 1.000        ; -0.084     ; 4.896      ;
; -3.964 ; wait_cnt[14]                  ; wait_cnt[31]                            ; clk          ; clk         ; 1.000        ; -0.082     ; 4.883      ;
; -3.949 ; tx_cnt[21]                    ; tx_cnt[22]                              ; clk          ; clk         ; 1.000        ; -0.079     ; 4.871      ;
; -3.942 ; tx_cnt[19]                    ; tx_cnt[22]                              ; clk          ; clk         ; 1.000        ; -0.079     ; 4.864      ;
; -3.933 ; wait_cnt[5]                   ; wait_cnt[30]                            ; clk          ; clk         ; 1.000        ; -0.077     ; 4.857      ;
; -3.927 ; uart_rx:uart_rx_i|clk_cnt[1]  ; uart_tx:uart_tx_i|tx_state.TX_SEND_DATA ; clk          ; clk         ; 1.000        ; -0.083     ; 4.845      ;
; -3.921 ; uart_rx:uart_rx_i|clk_cnt[1]  ; uart_rx:uart_rx_i|rx_state.RX_REC_DATA  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.840      ;
; -3.914 ; uart_rx:uart_rx_i|clk_cnt[1]  ; uart_tx:uart_tx_i|tx_state.TX_STOP      ; clk          ; clk         ; 1.000        ; -0.083     ; 4.832      ;
; -3.905 ; uart_rx:uart_rx_i|clk_cnt[1]  ; uart_rx:uart_rx_i|rx_state.RX_STOP      ; clk          ; clk         ; 1.000        ; -0.082     ; 4.824      ;
; -3.904 ; tx_cnt[2]                     ; tx_cnt[27]                              ; clk          ; clk         ; 1.000        ; -0.082     ; 4.823      ;
; -3.898 ; wait_cnt[13]                  ; wait_cnt[31]                            ; clk          ; clk         ; 1.000        ; -0.082     ; 4.817      ;
; -3.892 ; tx_cnt[30]                    ; tx_cnt[22]                              ; clk          ; clk         ; 1.000        ; -0.582     ; 4.311      ;
; -3.883 ; tx_cnt[29]                    ; tx_cnt[24]                              ; clk          ; clk         ; 1.000        ; -0.582     ; 4.302      ;
; -3.882 ; tx_cnt[29]                    ; tx_cnt[2]                               ; clk          ; clk         ; 1.000        ; -0.582     ; 4.301      ;
; -3.878 ; tx_cnt[29]                    ; tx_cnt[27]                              ; clk          ; clk         ; 1.000        ; -0.582     ; 4.297      ;
; -3.877 ; tx_cnt[29]                    ; tx_cnt[25]                              ; clk          ; clk         ; 1.000        ; -0.582     ; 4.296      ;
; -3.876 ; wait_cnt[1]                   ; wait_cnt[30]                            ; clk          ; clk         ; 1.000        ; -0.080     ; 4.797      ;
; -3.875 ; tx_cnt[29]                    ; tx_cnt[3]                               ; clk          ; clk         ; 1.000        ; -0.582     ; 4.294      ;
; -3.870 ; tx_cnt[2]                     ; tx_cnt[31]                              ; clk          ; clk         ; 1.000        ; 0.399      ; 5.270      ;
; -3.853 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_tx:uart_tx_i|tx_state.TX_SEND_DATA ; clk          ; clk         ; 1.000        ; -0.083     ; 4.771      ;
; -3.847 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_rx:uart_rx_i|rx_state.RX_REC_DATA  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.766      ;
; -3.843 ; tx_cnt[21]                    ; tx_cnt[24]                              ; clk          ; clk         ; 1.000        ; -0.079     ; 4.765      ;
; -3.842 ; tx_cnt[21]                    ; tx_cnt[2]                               ; clk          ; clk         ; 1.000        ; -0.079     ; 4.764      ;
; -3.840 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_tx:uart_tx_i|tx_state.TX_STOP      ; clk          ; clk         ; 1.000        ; -0.083     ; 4.758      ;
; -3.838 ; tx_cnt[21]                    ; tx_cnt[27]                              ; clk          ; clk         ; 1.000        ; -0.079     ; 4.760      ;
; -3.837 ; tx_cnt[21]                    ; tx_cnt[25]                              ; clk          ; clk         ; 1.000        ; -0.079     ; 4.759      ;
; -3.836 ; tx_cnt[19]                    ; tx_cnt[24]                              ; clk          ; clk         ; 1.000        ; -0.079     ; 4.758      ;
; -3.835 ; tx_cnt[21]                    ; tx_cnt[3]                               ; clk          ; clk         ; 1.000        ; -0.079     ; 4.757      ;
; -3.835 ; tx_cnt[19]                    ; tx_cnt[2]                               ; clk          ; clk         ; 1.000        ; -0.079     ; 4.757      ;
; -3.833 ; tx_cnt[29]                    ; tx_data_vld                             ; clk          ; clk         ; 1.000        ; -0.105     ; 4.729      ;
; -3.831 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_rx:uart_rx_i|rx_state.RX_STOP      ; clk          ; clk         ; 1.000        ; -0.082     ; 4.750      ;
; -3.831 ; tx_cnt[19]                    ; tx_cnt[27]                              ; clk          ; clk         ; 1.000        ; -0.079     ; 4.753      ;
; -3.830 ; uart_rx:uart_rx_i|clk_cnt[1]  ; uart_rx:uart_rx_i|rx_bits[7]            ; clk          ; clk         ; 1.000        ; -0.083     ; 4.748      ;
; -3.830 ; uart_rx:uart_rx_i|clk_cnt[1]  ; uart_rx:uart_rx_i|rx_bits[6]            ; clk          ; clk         ; 1.000        ; -0.083     ; 4.748      ;
; -3.830 ; tx_cnt[19]                    ; tx_cnt[25]                              ; clk          ; clk         ; 1.000        ; -0.079     ; 4.752      ;
; -3.828 ; tx_cnt[19]                    ; tx_cnt[3]                               ; clk          ; clk         ; 1.000        ; -0.079     ; 4.750      ;
; -3.826 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_rx:uart_rx_i|rx_bits[7]            ; clk          ; clk         ; 1.000        ; -0.083     ; 4.744      ;
; -3.826 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_rx:uart_rx_i|rx_bits[6]            ; clk          ; clk         ; 1.000        ; -0.083     ; 4.744      ;
; -3.825 ; wait_cnt[4]                   ; wait_cnt[30]                            ; clk          ; clk         ; 1.000        ; -0.077     ; 4.749      ;
; -3.821 ; uart_rx:uart_rx_i|clk_cnt[28] ; uart_tx:uart_tx_i|tx_state.TX_SEND_DATA ; clk          ; clk         ; 1.000        ; -0.083     ; 4.739      ;
; -3.816 ; uart_rx:uart_rx_i|clk_cnt[1]  ; uart_tx:uart_tx_i|tx_state.TX_IDLE      ; clk          ; clk         ; 1.000        ; -0.083     ; 4.734      ;
; -3.815 ; uart_rx:uart_rx_i|clk_cnt[1]  ; uart_rx:uart_rx_i|clk_cnt[11]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.735      ;
; -3.815 ; uart_rx:uart_rx_i|clk_cnt[1]  ; uart_rx:uart_rx_i|clk_cnt[8]            ; clk          ; clk         ; 1.000        ; -0.081     ; 4.735      ;
; -3.815 ; uart_rx:uart_rx_i|clk_cnt[1]  ; uart_rx:uart_rx_i|clk_cnt[0]            ; clk          ; clk         ; 1.000        ; -0.081     ; 4.735      ;
; -3.815 ; uart_rx:uart_rx_i|clk_cnt[1]  ; uart_rx:uart_rx_i|clk_cnt[1]            ; clk          ; clk         ; 1.000        ; -0.081     ; 4.735      ;
; -3.815 ; uart_rx:uart_rx_i|clk_cnt[1]  ; uart_rx:uart_rx_i|clk_cnt[2]            ; clk          ; clk         ; 1.000        ; -0.081     ; 4.735      ;
; -3.815 ; uart_rx:uart_rx_i|clk_cnt[1]  ; uart_rx:uart_rx_i|clk_cnt[3]            ; clk          ; clk         ; 1.000        ; -0.081     ; 4.735      ;
; -3.815 ; uart_rx:uart_rx_i|clk_cnt[1]  ; uart_rx:uart_rx_i|clk_cnt[4]            ; clk          ; clk         ; 1.000        ; -0.081     ; 4.735      ;
; -3.815 ; uart_rx:uart_rx_i|clk_cnt[1]  ; uart_rx:uart_rx_i|clk_cnt[5]            ; clk          ; clk         ; 1.000        ; -0.081     ; 4.735      ;
; -3.815 ; uart_rx:uart_rx_i|clk_cnt[1]  ; uart_rx:uart_rx_i|clk_cnt[6]            ; clk          ; clk         ; 1.000        ; -0.081     ; 4.735      ;
; -3.815 ; uart_rx:uart_rx_i|clk_cnt[1]  ; uart_rx:uart_rx_i|clk_cnt[7]            ; clk          ; clk         ; 1.000        ; -0.081     ; 4.735      ;
; -3.815 ; uart_rx:uart_rx_i|clk_cnt[1]  ; uart_rx:uart_rx_i|clk_cnt[9]            ; clk          ; clk         ; 1.000        ; -0.081     ; 4.735      ;
; -3.815 ; uart_rx:uart_rx_i|clk_cnt[1]  ; uart_rx:uart_rx_i|clk_cnt[10]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.735      ;
; -3.815 ; uart_rx:uart_rx_i|clk_cnt[1]  ; uart_rx:uart_rx_i|clk_cnt[12]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.735      ;
; -3.815 ; uart_rx:uart_rx_i|clk_cnt[1]  ; uart_rx:uart_rx_i|clk_cnt[13]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.735      ;
; -3.815 ; uart_rx:uart_rx_i|clk_cnt[1]  ; uart_rx:uart_rx_i|clk_cnt[14]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.735      ;
; -3.815 ; uart_rx:uart_rx_i|clk_cnt[1]  ; uart_rx:uart_rx_i|clk_cnt[15]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.735      ;
; -3.815 ; uart_rx:uart_rx_i|clk_cnt[28] ; uart_rx:uart_rx_i|rx_state.RX_REC_DATA  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.734      ;
; -3.811 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_rx:uart_rx_i|clk_cnt[11]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.731      ;
; -3.811 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_rx:uart_rx_i|clk_cnt[8]            ; clk          ; clk         ; 1.000        ; -0.081     ; 4.731      ;
; -3.811 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_rx:uart_rx_i|clk_cnt[0]            ; clk          ; clk         ; 1.000        ; -0.081     ; 4.731      ;
; -3.811 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_rx:uart_rx_i|clk_cnt[1]            ; clk          ; clk         ; 1.000        ; -0.081     ; 4.731      ;
; -3.811 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_rx:uart_rx_i|clk_cnt[2]            ; clk          ; clk         ; 1.000        ; -0.081     ; 4.731      ;
; -3.811 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_rx:uart_rx_i|clk_cnt[3]            ; clk          ; clk         ; 1.000        ; -0.081     ; 4.731      ;
; -3.811 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_rx:uart_rx_i|clk_cnt[4]            ; clk          ; clk         ; 1.000        ; -0.081     ; 4.731      ;
; -3.811 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_rx:uart_rx_i|clk_cnt[5]            ; clk          ; clk         ; 1.000        ; -0.081     ; 4.731      ;
; -3.811 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_rx:uart_rx_i|clk_cnt[6]            ; clk          ; clk         ; 1.000        ; -0.081     ; 4.731      ;
; -3.811 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_rx:uart_rx_i|clk_cnt[7]            ; clk          ; clk         ; 1.000        ; -0.081     ; 4.731      ;
; -3.811 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_rx:uart_rx_i|clk_cnt[9]            ; clk          ; clk         ; 1.000        ; -0.081     ; 4.731      ;
; -3.811 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_rx:uart_rx_i|clk_cnt[10]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.731      ;
; -3.811 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_rx:uart_rx_i|clk_cnt[12]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.731      ;
; -3.811 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_rx:uart_rx_i|clk_cnt[13]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.731      ;
; -3.811 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_rx:uart_rx_i|clk_cnt[14]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.731      ;
; -3.811 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_rx:uart_rx_i|clk_cnt[15]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.731      ;
; -3.808 ; uart_rx:uart_rx_i|clk_cnt[28] ; uart_tx:uart_tx_i|tx_state.TX_STOP      ; clk          ; clk         ; 1.000        ; -0.083     ; 4.726      ;
; -3.805 ; tx_cnt[2]                     ; tx_cnt[19]                              ; clk          ; clk         ; 1.000        ; -0.084     ; 4.722      ;
; -3.799 ; uart_rx:uart_rx_i|clk_cnt[28] ; uart_rx:uart_rx_i|rx_state.RX_STOP      ; clk          ; clk         ; 1.000        ; -0.082     ; 4.718      ;
; -3.793 ; tx_cnt[21]                    ; tx_data_vld                             ; clk          ; clk         ; 1.000        ; 0.398      ; 5.192      ;
; -3.791 ; tx_cnt[2]                     ; tx_cnt[17]                              ; clk          ; clk         ; 1.000        ; -0.084     ; 4.708      ;
; -3.788 ; tx_cnt[28]                    ; tx_cnt[22]                              ; clk          ; clk         ; 1.000        ; -0.582     ; 4.207      ;
; -3.786 ; tx_cnt[30]                    ; tx_cnt[24]                              ; clk          ; clk         ; 1.000        ; -0.582     ; 4.205      ;
; -3.786 ; tx_cnt[19]                    ; tx_data_vld                             ; clk          ; clk         ; 1.000        ; 0.398      ; 5.185      ;
; -3.785 ; tx_cnt[30]                    ; tx_cnt[2]                               ; clk          ; clk         ; 1.000        ; -0.582     ; 4.204      ;
; -3.781 ; tx_cnt[30]                    ; tx_cnt[27]                              ; clk          ; clk         ; 1.000        ; -0.582     ; 4.200      ;
; -3.780 ; tx_cnt[30]                    ; tx_cnt[25]                              ; clk          ; clk         ; 1.000        ; -0.582     ; 4.199      ;
; -3.778 ; tx_cnt[30]                    ; tx_cnt[3]                               ; clk          ; clk         ; 1.000        ; -0.582     ; 4.197      ;
; -3.772 ; uart_rx:uart_rx_i|clk_cnt[6]  ; uart_rx:uart_rx_i|rx_state.RX_STOP      ; clk          ; clk         ; 1.000        ; -0.082     ; 4.691      ;
; -3.760 ; tx_cnt[23]                    ; tx_cnt[22]                              ; clk          ; clk         ; 1.000        ; -0.582     ; 4.179      ;
; -3.759 ; wait_cnt[3]                   ; wait_cnt[22]                            ; clk          ; clk         ; 1.000        ; -0.077     ; 4.683      ;
; -3.759 ; tx_cnt[3]                     ; tx_cnt[21]                              ; clk          ; clk         ; 1.000        ; -0.084     ; 4.676      ;
; -3.758 ; tx_cnt[31]                    ; tx_cnt[22]                              ; clk          ; clk         ; 1.000        ; -0.582     ; 4.177      ;
+--------+-------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                               ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.431 ; wait_cnt[20]                            ; wait_cnt[20]                            ; clk          ; clk         ; 0.000        ; 0.103      ; 0.746      ;
; 0.432 ; tx_data_vld                             ; tx_data_vld                             ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; wait_cnt[29]                            ; wait_cnt[29]                            ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; wait_cnt[28]                            ; wait_cnt[28]                            ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; wait_cnt[27]                            ; wait_cnt[27]                            ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; wait_cnt[26]                            ; wait_cnt[26]                            ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.433 ; uart_state.UART_REC                     ; uart_state.UART_REC                     ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; wait_cnt[23]                            ; wait_cnt[23]                            ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.434 ; uart_rx:uart_rx_i|rx_bits[2]            ; uart_rx:uart_rx_i|rx_bits[2]            ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; uart_rx:uart_rx_i|rx_bits[3]            ; uart_rx:uart_rx_i|rx_bits[3]            ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; uart_rx:uart_rx_i|rx_bits[0]            ; uart_rx:uart_rx_i|rx_bits[0]            ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; uart_rx:uart_rx_i|rx_bits[1]            ; uart_rx:uart_rx_i|rx_bits[1]            ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; uart_rx:uart_rx_i|rx_bits[5]            ; uart_rx:uart_rx_i|rx_bits[5]            ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; uart_rx:uart_rx_i|rx_bits[4]            ; uart_rx:uart_rx_i|rx_bits[4]            ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.452 ; tx_data[0]                              ; tx_data[0]                              ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; tx_data[1]                              ; tx_data[1]                              ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; tx_data[7]                              ; tx_data[7]                              ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_rx:uart_rx_i|rx_bits[7]            ; uart_rx:uart_rx_i|rx_bits[7]            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; tx_data[6]                              ; tx_data[6]                              ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_rx:uart_rx_i|rx_bits[6]            ; uart_rx:uart_rx_i|rx_bits[6]            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; wait_cnt[31]                            ; wait_cnt[31]                            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; wait_cnt[30]                            ; wait_cnt[30]                            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; wait_cnt[25]                            ; wait_cnt[25]                            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; wait_cnt[24]                            ; wait_cnt[24]                            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; wait_cnt[22]                            ; wait_cnt[22]                            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; wait_cnt[21]                            ; wait_cnt[21]                            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; wait_cnt[19]                            ; wait_cnt[19]                            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; wait_cnt[6]                             ; wait_cnt[6]                             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; wait_cnt[5]                             ; wait_cnt[5]                             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; wait_cnt[4]                             ; wait_cnt[4]                             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; wait_cnt[3]                             ; wait_cnt[3]                             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx_i|tx_state.TX_SEND_DATA ; uart_tx:uart_tx_i|tx_state.TX_SEND_DATA ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx_i|tx_state.TX_STOP      ; uart_tx:uart_tx_i|tx_state.TX_STOP      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx_i|tx_state.TX_START     ; uart_tx:uart_tx_i|tx_state.TX_START     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx_i|tx_state.TX_IDLE      ; uart_tx:uart_tx_i|tx_state.TX_IDLE      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; wait_cnt[18]                            ; wait_cnt[18]                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; wait_cnt[17]                            ; wait_cnt[17]                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; wait_cnt[16]                            ; wait_cnt[16]                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; wait_cnt[15]                            ; wait_cnt[15]                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; wait_cnt[14]                            ; wait_cnt[14]                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; wait_cnt[13]                            ; wait_cnt[13]                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; wait_cnt[12]                            ; wait_cnt[12]                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; wait_cnt[11]                            ; wait_cnt[11]                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; wait_cnt[10]                            ; wait_cnt[10]                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; wait_cnt[9]                             ; wait_cnt[9]                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; wait_cnt[8]                             ; wait_cnt[8]                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; wait_cnt[7]                             ; wait_cnt[7]                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; wait_cnt[2]                             ; wait_cnt[2]                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; wait_cnt[1]                             ; wait_cnt[1]                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_i|rx_state.RX_STOP      ; uart_rx:uart_rx_i|rx_state.RX_STOP      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_i|rx_state.RX_DATA      ; uart_rx:uart_rx_i|rx_state.RX_DATA      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_i|rx_state.RX_REC_DATA  ; uart_rx:uart_rx_i|rx_state.RX_REC_DATA  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_i|rx_state.RX_START     ; uart_rx:uart_rx_i|rx_state.RX_START     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_i|rx_state.RX_IDLE      ; uart_rx:uart_rx_i|rx_state.RX_IDLE      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.485 ; uart_rx:uart_rx_i|rx_state.RX_IDLE      ; uart_rx:uart_rx_i|rx_state.RX_START     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.778      ;
; 0.485 ; uart_rx:uart_rx_i|rx_state.RX_DATA      ; uart_rx:uart_rx_i|rx_state.RX_IDLE      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.778      ;
; 0.519 ; uart_tx:uart_tx_i|tx_state.TX_SEND_DATA ; uart_tx:uart_tx_i|data_out              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.812      ;
; 0.660 ; uart_tx:uart_tx_i|tx_state.TX_STOP      ; uart_tx:uart_tx_i|dataout_ready         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.953      ;
; 0.739 ; uart_tx:uart_tx_i|bit_cnt[3]            ; uart_tx:uart_tx_i|bit_cnt[3]            ; clk          ; clk         ; 0.000        ; 0.102      ; 1.053      ;
; 0.739 ; uart_tx:uart_tx_i|bit_cnt[15]           ; uart_tx:uart_tx_i|bit_cnt[15]           ; clk          ; clk         ; 0.000        ; 0.102      ; 1.053      ;
; 0.740 ; uart_tx:uart_tx_i|bit_cnt[13]           ; uart_tx:uart_tx_i|bit_cnt[13]           ; clk          ; clk         ; 0.000        ; 0.102      ; 1.054      ;
; 0.740 ; uart_tx:uart_tx_i|bit_cnt[19]           ; uart_tx:uart_tx_i|bit_cnt[19]           ; clk          ; clk         ; 0.000        ; 0.102      ; 1.054      ;
; 0.740 ; uart_tx:uart_tx_i|bit_cnt[11]           ; uart_tx:uart_tx_i|bit_cnt[11]           ; clk          ; clk         ; 0.000        ; 0.102      ; 1.054      ;
; 0.740 ; uart_tx:uart_tx_i|bit_cnt[5]            ; uart_tx:uart_tx_i|bit_cnt[5]            ; clk          ; clk         ; 0.000        ; 0.102      ; 1.054      ;
; 0.740 ; uart_tx:uart_tx_i|bit_cnt[1]            ; uart_tx:uart_tx_i|bit_cnt[1]            ; clk          ; clk         ; 0.000        ; 0.102      ; 1.054      ;
; 0.740 ; uart_rx:uart_rx_i|bit_cnt[15]           ; uart_rx:uart_rx_i|bit_cnt[15]           ; clk          ; clk         ; 0.000        ; 0.101      ; 1.053      ;
; 0.740 ; uart_rx:uart_rx_i|bit_cnt[3]            ; uart_rx:uart_rx_i|bit_cnt[3]            ; clk          ; clk         ; 0.000        ; 0.101      ; 1.053      ;
; 0.740 ; uart_rx:uart_rx_i|rx_bits[7]            ; tx_data[7]                              ; clk          ; clk         ; 0.000        ; 0.082      ; 1.034      ;
; 0.740 ; uart_rx:uart_rx_i|rx_bits[6]            ; tx_data[6]                              ; clk          ; clk         ; 0.000        ; 0.082      ; 1.034      ;
; 0.741 ; uart_tx:uart_tx_i|bit_cnt[17]           ; uart_tx:uart_tx_i|bit_cnt[17]           ; clk          ; clk         ; 0.000        ; 0.102      ; 1.055      ;
; 0.741 ; uart_tx:uart_tx_i|bit_cnt[27]           ; uart_tx:uart_tx_i|bit_cnt[27]           ; clk          ; clk         ; 0.000        ; 0.102      ; 1.055      ;
; 0.741 ; uart_tx:uart_tx_i|bit_cnt[29]           ; uart_tx:uart_tx_i|bit_cnt[29]           ; clk          ; clk         ; 0.000        ; 0.102      ; 1.055      ;
; 0.741 ; uart_tx:uart_tx_i|bit_cnt[21]           ; uart_tx:uart_tx_i|bit_cnt[21]           ; clk          ; clk         ; 0.000        ; 0.102      ; 1.055      ;
; 0.741 ; uart_rx:uart_rx_i|bit_cnt[19]           ; uart_rx:uart_rx_i|bit_cnt[19]           ; clk          ; clk         ; 0.000        ; 0.101      ; 1.054      ;
; 0.741 ; uart_rx:uart_rx_i|bit_cnt[13]           ; uart_rx:uart_rx_i|bit_cnt[13]           ; clk          ; clk         ; 0.000        ; 0.101      ; 1.054      ;
; 0.741 ; uart_rx:uart_rx_i|bit_cnt[11]           ; uart_rx:uart_rx_i|bit_cnt[11]           ; clk          ; clk         ; 0.000        ; 0.101      ; 1.054      ;
; 0.741 ; uart_rx:uart_rx_i|bit_cnt[5]            ; uart_rx:uart_rx_i|bit_cnt[5]            ; clk          ; clk         ; 0.000        ; 0.101      ; 1.054      ;
; 0.742 ; uart_tx:uart_tx_i|bit_cnt[2]            ; uart_tx:uart_tx_i|bit_cnt[2]            ; clk          ; clk         ; 0.000        ; 0.102      ; 1.056      ;
; 0.742 ; uart_tx:uart_tx_i|bit_cnt[16]           ; uart_tx:uart_tx_i|bit_cnt[16]           ; clk          ; clk         ; 0.000        ; 0.102      ; 1.056      ;
; 0.742 ; uart_tx:uart_tx_i|bit_cnt[31]           ; uart_tx:uart_tx_i|bit_cnt[31]           ; clk          ; clk         ; 0.000        ; 0.102      ; 1.056      ;
; 0.742 ; uart_tx:uart_tx_i|bit_cnt[9]            ; uart_tx:uart_tx_i|bit_cnt[9]            ; clk          ; clk         ; 0.000        ; 0.102      ; 1.056      ;
; 0.742 ; uart_tx:uart_tx_i|bit_cnt[7]            ; uart_tx:uart_tx_i|bit_cnt[7]            ; clk          ; clk         ; 0.000        ; 0.102      ; 1.056      ;
; 0.742 ; uart_tx:uart_tx_i|bit_cnt[6]            ; uart_tx:uart_tx_i|bit_cnt[6]            ; clk          ; clk         ; 0.000        ; 0.102      ; 1.056      ;
; 0.742 ; uart_rx:uart_rx_i|bit_cnt[29]           ; uart_rx:uart_rx_i|bit_cnt[29]           ; clk          ; clk         ; 0.000        ; 0.101      ; 1.055      ;
; 0.742 ; uart_rx:uart_rx_i|bit_cnt[27]           ; uart_rx:uart_rx_i|bit_cnt[27]           ; clk          ; clk         ; 0.000        ; 0.101      ; 1.055      ;
; 0.742 ; uart_rx:uart_rx_i|bit_cnt[21]           ; uart_rx:uart_rx_i|bit_cnt[21]           ; clk          ; clk         ; 0.000        ; 0.101      ; 1.055      ;
; 0.742 ; uart_rx:uart_rx_i|bit_cnt[17]           ; uart_rx:uart_rx_i|bit_cnt[17]           ; clk          ; clk         ; 0.000        ; 0.101      ; 1.055      ;
; 0.743 ; uart_tx:uart_tx_i|bit_cnt[12]           ; uart_tx:uart_tx_i|bit_cnt[12]           ; clk          ; clk         ; 0.000        ; 0.102      ; 1.057      ;
; 0.743 ; uart_tx:uart_tx_i|bit_cnt[14]           ; uart_tx:uart_tx_i|bit_cnt[14]           ; clk          ; clk         ; 0.000        ; 0.102      ; 1.057      ;
; 0.743 ; uart_tx:uart_tx_i|bit_cnt[18]           ; uart_tx:uart_tx_i|bit_cnt[18]           ; clk          ; clk         ; 0.000        ; 0.102      ; 1.057      ;
; 0.743 ; uart_tx:uart_tx_i|bit_cnt[25]           ; uart_tx:uart_tx_i|bit_cnt[25]           ; clk          ; clk         ; 0.000        ; 0.102      ; 1.057      ;
; 0.743 ; uart_tx:uart_tx_i|bit_cnt[23]           ; uart_tx:uart_tx_i|bit_cnt[23]           ; clk          ; clk         ; 0.000        ; 0.102      ; 1.057      ;
; 0.743 ; uart_tx:uart_tx_i|bit_cnt[22]           ; uart_tx:uart_tx_i|bit_cnt[22]           ; clk          ; clk         ; 0.000        ; 0.102      ; 1.057      ;
; 0.743 ; uart_tx:uart_tx_i|bit_cnt[4]            ; uart_tx:uart_tx_i|bit_cnt[4]            ; clk          ; clk         ; 0.000        ; 0.102      ; 1.057      ;
; 0.743 ; uart_rx:uart_rx_i|bit_cnt[31]           ; uart_rx:uart_rx_i|bit_cnt[31]           ; clk          ; clk         ; 0.000        ; 0.101      ; 1.056      ;
; 0.743 ; uart_rx:uart_rx_i|bit_cnt[16]           ; uart_rx:uart_rx_i|bit_cnt[16]           ; clk          ; clk         ; 0.000        ; 0.101      ; 1.056      ;
; 0.743 ; uart_rx:uart_rx_i|bit_cnt[9]            ; uart_rx:uart_rx_i|bit_cnt[9]            ; clk          ; clk         ; 0.000        ; 0.101      ; 1.056      ;
; 0.743 ; uart_rx:uart_rx_i|bit_cnt[7]            ; uart_rx:uart_rx_i|bit_cnt[7]            ; clk          ; clk         ; 0.000        ; 0.101      ; 1.056      ;
; 0.743 ; uart_rx:uart_rx_i|bit_cnt[6]            ; uart_rx:uart_rx_i|bit_cnt[6]            ; clk          ; clk         ; 0.000        ; 0.101      ; 1.056      ;
; 0.743 ; uart_rx:uart_rx_i|bit_cnt[2]            ; uart_rx:uart_rx_i|bit_cnt[2]            ; clk          ; clk         ; 0.000        ; 0.101      ; 1.056      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 204.96 MHz ; 204.96 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.879 ; -592.690          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.381 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -289.991                        ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                      ;
+--------+-------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.879 ; wait_cnt[4]                   ; wait_cnt[31]                            ; clk          ; clk         ; 1.000        ; -0.070     ; 4.811      ;
; -3.867 ; wait_cnt[3]                   ; wait_cnt[31]                            ; clk          ; clk         ; 1.000        ; -0.070     ; 4.799      ;
; -3.809 ; wait_cnt[6]                   ; wait_cnt[31]                            ; clk          ; clk         ; 1.000        ; -0.070     ; 4.741      ;
; -3.761 ; wait_cnt[5]                   ; wait_cnt[31]                            ; clk          ; clk         ; 1.000        ; -0.070     ; 4.693      ;
; -3.708 ; tx_cnt[29]                    ; tx_cnt[22]                              ; clk          ; clk         ; 1.000        ; -0.545     ; 4.165      ;
; -3.696 ; tx_cnt[21]                    ; tx_cnt[22]                              ; clk          ; clk         ; 1.000        ; -0.068     ; 4.630      ;
; -3.692 ; tx_cnt[19]                    ; tx_cnt[22]                              ; clk          ; clk         ; 1.000        ; -0.068     ; 4.626      ;
; -3.667 ; wait_cnt[2]                   ; wait_cnt[31]                            ; clk          ; clk         ; 1.000        ; -0.069     ; 4.600      ;
; -3.640 ; wait_cnt[1]                   ; wait_cnt[31]                            ; clk          ; clk         ; 1.000        ; -0.069     ; 4.573      ;
; -3.635 ; tx_cnt[30]                    ; tx_cnt[22]                              ; clk          ; clk         ; 1.000        ; -0.545     ; 4.092      ;
; -3.611 ; tx_cnt[29]                    ; tx_cnt[24]                              ; clk          ; clk         ; 1.000        ; -0.545     ; 4.068      ;
; -3.610 ; tx_cnt[29]                    ; tx_cnt[2]                               ; clk          ; clk         ; 1.000        ; -0.545     ; 4.067      ;
; -3.605 ; tx_cnt[29]                    ; tx_cnt[27]                              ; clk          ; clk         ; 1.000        ; -0.545     ; 4.062      ;
; -3.605 ; tx_cnt[29]                    ; tx_cnt[25]                              ; clk          ; clk         ; 1.000        ; -0.545     ; 4.062      ;
; -3.602 ; tx_cnt[29]                    ; tx_cnt[3]                               ; clk          ; clk         ; 1.000        ; -0.545     ; 4.059      ;
; -3.599 ; wait_cnt[14]                  ; wait_cnt[31]                            ; clk          ; clk         ; 1.000        ; -0.074     ; 4.527      ;
; -3.599 ; tx_cnt[21]                    ; tx_cnt[24]                              ; clk          ; clk         ; 1.000        ; -0.068     ; 4.533      ;
; -3.598 ; tx_cnt[21]                    ; tx_cnt[2]                               ; clk          ; clk         ; 1.000        ; -0.068     ; 4.532      ;
; -3.595 ; tx_cnt[19]                    ; tx_cnt[24]                              ; clk          ; clk         ; 1.000        ; -0.068     ; 4.529      ;
; -3.594 ; tx_cnt[19]                    ; tx_cnt[2]                               ; clk          ; clk         ; 1.000        ; -0.068     ; 4.528      ;
; -3.593 ; tx_cnt[21]                    ; tx_cnt[27]                              ; clk          ; clk         ; 1.000        ; -0.068     ; 4.527      ;
; -3.593 ; tx_cnt[21]                    ; tx_cnt[25]                              ; clk          ; clk         ; 1.000        ; -0.068     ; 4.527      ;
; -3.591 ; uart_rx:uart_rx_i|clk_cnt[1]  ; uart_tx:uart_tx_i|tx_state.TX_SEND_DATA ; clk          ; clk         ; 1.000        ; -0.077     ; 4.516      ;
; -3.590 ; tx_cnt[21]                    ; tx_cnt[3]                               ; clk          ; clk         ; 1.000        ; -0.068     ; 4.524      ;
; -3.589 ; tx_cnt[19]                    ; tx_cnt[27]                              ; clk          ; clk         ; 1.000        ; -0.068     ; 4.523      ;
; -3.589 ; tx_cnt[19]                    ; tx_cnt[25]                              ; clk          ; clk         ; 1.000        ; -0.068     ; 4.523      ;
; -3.587 ; uart_rx:uart_rx_i|clk_cnt[1]  ; uart_rx:uart_rx_i|rx_state.RX_REC_DATA  ; clk          ; clk         ; 1.000        ; -0.074     ; 4.515      ;
; -3.587 ; wait_cnt[0]                   ; wait_cnt[31]                            ; clk          ; clk         ; 1.000        ; -0.070     ; 4.519      ;
; -3.586 ; tx_cnt[19]                    ; tx_cnt[3]                               ; clk          ; clk         ; 1.000        ; -0.068     ; 4.520      ;
; -3.578 ; tx_cnt[2]                     ; tx_cnt[21]                              ; clk          ; clk         ; 1.000        ; -0.078     ; 4.502      ;
; -3.577 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_rx:uart_rx_i|rx_bits[6]            ; clk          ; clk         ; 1.000        ; -0.074     ; 4.505      ;
; -3.576 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_rx:uart_rx_i|rx_bits[7]            ; clk          ; clk         ; 1.000        ; -0.074     ; 4.504      ;
; -3.572 ; uart_rx:uart_rx_i|clk_cnt[1]  ; uart_tx:uart_tx_i|tx_state.TX_STOP      ; clk          ; clk         ; 1.000        ; -0.077     ; 4.497      ;
; -3.565 ; uart_rx:uart_rx_i|clk_cnt[6]  ; uart_rx:uart_rx_i|rx_state.RX_STOP      ; clk          ; clk         ; 1.000        ; -0.074     ; 4.493      ;
; -3.565 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_rx:uart_rx_i|clk_cnt[11]           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.494      ;
; -3.565 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_rx:uart_rx_i|clk_cnt[8]            ; clk          ; clk         ; 1.000        ; -0.073     ; 4.494      ;
; -3.565 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_rx:uart_rx_i|clk_cnt[0]            ; clk          ; clk         ; 1.000        ; -0.073     ; 4.494      ;
; -3.565 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_rx:uart_rx_i|clk_cnt[1]            ; clk          ; clk         ; 1.000        ; -0.073     ; 4.494      ;
; -3.565 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_rx:uart_rx_i|clk_cnt[2]            ; clk          ; clk         ; 1.000        ; -0.073     ; 4.494      ;
; -3.565 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_rx:uart_rx_i|clk_cnt[3]            ; clk          ; clk         ; 1.000        ; -0.073     ; 4.494      ;
; -3.565 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_rx:uart_rx_i|clk_cnt[4]            ; clk          ; clk         ; 1.000        ; -0.073     ; 4.494      ;
; -3.565 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_rx:uart_rx_i|clk_cnt[5]            ; clk          ; clk         ; 1.000        ; -0.073     ; 4.494      ;
; -3.565 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_rx:uart_rx_i|clk_cnt[6]            ; clk          ; clk         ; 1.000        ; -0.073     ; 4.494      ;
; -3.565 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_rx:uart_rx_i|clk_cnt[7]            ; clk          ; clk         ; 1.000        ; -0.073     ; 4.494      ;
; -3.565 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_rx:uart_rx_i|clk_cnt[9]            ; clk          ; clk         ; 1.000        ; -0.073     ; 4.494      ;
; -3.565 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_rx:uart_rx_i|clk_cnt[10]           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.494      ;
; -3.565 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_rx:uart_rx_i|clk_cnt[12]           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.494      ;
; -3.565 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_rx:uart_rx_i|clk_cnt[13]           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.494      ;
; -3.565 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_rx:uart_rx_i|clk_cnt[14]           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.494      ;
; -3.565 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_rx:uart_rx_i|clk_cnt[15]           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.494      ;
; -3.565 ; uart_rx:uart_rx_i|clk_cnt[1]  ; uart_rx:uart_rx_i|rx_state.RX_STOP      ; clk          ; clk         ; 1.000        ; -0.074     ; 4.493      ;
; -3.539 ; tx_cnt[28]                    ; tx_cnt[22]                              ; clk          ; clk         ; 1.000        ; -0.545     ; 3.996      ;
; -3.538 ; tx_cnt[30]                    ; tx_cnt[24]                              ; clk          ; clk         ; 1.000        ; -0.545     ; 3.995      ;
; -3.537 ; tx_cnt[30]                    ; tx_cnt[2]                               ; clk          ; clk         ; 1.000        ; -0.545     ; 3.994      ;
; -3.534 ; wait_cnt[13]                  ; wait_cnt[31]                            ; clk          ; clk         ; 1.000        ; -0.074     ; 4.462      ;
; -3.532 ; tx_cnt[30]                    ; tx_cnt[27]                              ; clk          ; clk         ; 1.000        ; -0.545     ; 3.989      ;
; -3.532 ; tx_cnt[30]                    ; tx_cnt[25]                              ; clk          ; clk         ; 1.000        ; -0.545     ; 3.989      ;
; -3.529 ; tx_cnt[30]                    ; tx_cnt[3]                               ; clk          ; clk         ; 1.000        ; -0.545     ; 3.986      ;
; -3.522 ; tx_cnt[18]                    ; tx_cnt[22]                              ; clk          ; clk         ; 1.000        ; -0.068     ; 4.456      ;
; -3.520 ; tx_cnt[29]                    ; tx_data_vld                             ; clk          ; clk         ; 1.000        ; -0.097     ; 4.425      ;
; -3.517 ; wait_cnt[3]                   ; wait_cnt[30]                            ; clk          ; clk         ; 1.000        ; -0.070     ; 4.449      ;
; -3.511 ; tx_cnt[23]                    ; tx_cnt[22]                              ; clk          ; clk         ; 1.000        ; -0.545     ; 3.968      ;
; -3.509 ; tx_cnt[31]                    ; tx_cnt[22]                              ; clk          ; clk         ; 1.000        ; -0.545     ; 3.966      ;
; -3.508 ; tx_cnt[21]                    ; tx_data_vld                             ; clk          ; clk         ; 1.000        ; 0.380      ; 4.890      ;
; -3.504 ; tx_cnt[19]                    ; tx_data_vld                             ; clk          ; clk         ; 1.000        ; 0.380      ; 4.886      ;
; -3.493 ; uart_rx:uart_rx_i|clk_cnt[1]  ; uart_tx:uart_tx_i|tx_state.TX_IDLE      ; clk          ; clk         ; 1.000        ; -0.077     ; 4.418      ;
; -3.491 ; uart_rx:uart_rx_i|clk_cnt[1]  ; uart_rx:uart_rx_i|rx_bits[6]            ; clk          ; clk         ; 1.000        ; -0.074     ; 4.419      ;
; -3.490 ; uart_rx:uart_rx_i|clk_cnt[1]  ; uart_rx:uart_rx_i|rx_bits[7]            ; clk          ; clk         ; 1.000        ; -0.074     ; 4.418      ;
; -3.489 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_tx:uart_tx_i|tx_state.TX_STOP      ; clk          ; clk         ; 1.000        ; -0.077     ; 4.414      ;
; -3.486 ; uart_rx:uart_rx_i|clk_cnt[28] ; uart_tx:uart_tx_i|tx_state.TX_SEND_DATA ; clk          ; clk         ; 1.000        ; -0.077     ; 4.411      ;
; -3.482 ; uart_rx:uart_rx_i|clk_cnt[28] ; uart_rx:uart_rx_i|rx_state.RX_REC_DATA  ; clk          ; clk         ; 1.000        ; -0.074     ; 4.410      ;
; -3.479 ; uart_rx:uart_rx_i|clk_cnt[1]  ; uart_rx:uart_rx_i|clk_cnt[11]           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.408      ;
; -3.479 ; uart_rx:uart_rx_i|clk_cnt[1]  ; uart_rx:uart_rx_i|clk_cnt[8]            ; clk          ; clk         ; 1.000        ; -0.073     ; 4.408      ;
; -3.479 ; uart_rx:uart_rx_i|clk_cnt[1]  ; uart_rx:uart_rx_i|clk_cnt[0]            ; clk          ; clk         ; 1.000        ; -0.073     ; 4.408      ;
; -3.479 ; uart_rx:uart_rx_i|clk_cnt[1]  ; uart_rx:uart_rx_i|clk_cnt[1]            ; clk          ; clk         ; 1.000        ; -0.073     ; 4.408      ;
; -3.479 ; uart_rx:uart_rx_i|clk_cnt[1]  ; uart_rx:uart_rx_i|clk_cnt[2]            ; clk          ; clk         ; 1.000        ; -0.073     ; 4.408      ;
; -3.479 ; uart_rx:uart_rx_i|clk_cnt[1]  ; uart_rx:uart_rx_i|clk_cnt[3]            ; clk          ; clk         ; 1.000        ; -0.073     ; 4.408      ;
; -3.479 ; uart_rx:uart_rx_i|clk_cnt[1]  ; uart_rx:uart_rx_i|clk_cnt[4]            ; clk          ; clk         ; 1.000        ; -0.073     ; 4.408      ;
; -3.479 ; uart_rx:uart_rx_i|clk_cnt[1]  ; uart_rx:uart_rx_i|clk_cnt[5]            ; clk          ; clk         ; 1.000        ; -0.073     ; 4.408      ;
; -3.479 ; uart_rx:uart_rx_i|clk_cnt[1]  ; uart_rx:uart_rx_i|clk_cnt[6]            ; clk          ; clk         ; 1.000        ; -0.073     ; 4.408      ;
; -3.479 ; uart_rx:uart_rx_i|clk_cnt[1]  ; uart_rx:uart_rx_i|clk_cnt[7]            ; clk          ; clk         ; 1.000        ; -0.073     ; 4.408      ;
; -3.479 ; uart_rx:uart_rx_i|clk_cnt[1]  ; uart_rx:uart_rx_i|clk_cnt[9]            ; clk          ; clk         ; 1.000        ; -0.073     ; 4.408      ;
; -3.479 ; uart_rx:uart_rx_i|clk_cnt[1]  ; uart_rx:uart_rx_i|clk_cnt[10]           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.408      ;
; -3.479 ; uart_rx:uart_rx_i|clk_cnt[1]  ; uart_rx:uart_rx_i|clk_cnt[12]           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.408      ;
; -3.479 ; uart_rx:uart_rx_i|clk_cnt[1]  ; uart_rx:uart_rx_i|clk_cnt[13]           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.408      ;
; -3.479 ; uart_rx:uart_rx_i|clk_cnt[1]  ; uart_rx:uart_rx_i|clk_cnt[14]           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.408      ;
; -3.479 ; uart_rx:uart_rx_i|clk_cnt[1]  ; uart_rx:uart_rx_i|clk_cnt[15]           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.408      ;
; -3.477 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_tx:uart_tx_i|tx_state.TX_SEND_DATA ; clk          ; clk         ; 1.000        ; -0.077     ; 4.402      ;
; -3.467 ; uart_rx:uart_rx_i|clk_cnt[28] ; uart_tx:uart_tx_i|tx_state.TX_STOP      ; clk          ; clk         ; 1.000        ; -0.077     ; 4.392      ;
; -3.462 ; tx_cnt[2]                     ; tx_cnt[27]                              ; clk          ; clk         ; 1.000        ; -0.073     ; 4.391      ;
; -3.460 ; uart_rx:uart_rx_i|clk_cnt[28] ; uart_rx:uart_rx_i|rx_state.RX_STOP      ; clk          ; clk         ; 1.000        ; -0.074     ; 4.388      ;
; -3.447 ; tx_cnt[30]                    ; tx_data_vld                             ; clk          ; clk         ; 1.000        ; -0.097     ; 4.352      ;
; -3.446 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_rx:uart_rx_i|rx_state.RX_STOP      ; clk          ; clk         ; 1.000        ; -0.074     ; 4.374      ;
; -3.442 ; tx_cnt[28]                    ; tx_cnt[24]                              ; clk          ; clk         ; 1.000        ; -0.545     ; 3.899      ;
; -3.441 ; tx_cnt[28]                    ; tx_cnt[2]                               ; clk          ; clk         ; 1.000        ; -0.545     ; 3.898      ;
; -3.437 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_rx:uart_rx_i|rx_state.RX_REC_DATA  ; clk          ; clk         ; 1.000        ; -0.074     ; 4.365      ;
; -3.436 ; tx_cnt[28]                    ; tx_cnt[27]                              ; clk          ; clk         ; 1.000        ; -0.545     ; 3.893      ;
; -3.436 ; tx_cnt[28]                    ; tx_cnt[25]                              ; clk          ; clk         ; 1.000        ; -0.545     ; 3.893      ;
; -3.434 ; uart_rx:uart_rx_i|clk_cnt[7]  ; uart_rx:uart_rx_i|rx_bits[6]            ; clk          ; clk         ; 1.000        ; -0.074     ; 4.362      ;
; -3.433 ; tx_cnt[28]                    ; tx_cnt[3]                               ; clk          ; clk         ; 1.000        ; -0.545     ; 3.890      ;
+--------+-------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.381 ; wait_cnt[20]                            ; wait_cnt[20]                            ; clk          ; clk         ; 0.000        ; 0.093      ; 0.669      ;
; 0.382 ; tx_data_vld                             ; tx_data_vld                             ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; uart_state.UART_REC                     ; uart_state.UART_REC                     ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; wait_cnt[23]                            ; wait_cnt[23]                            ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.383 ; wait_cnt[29]                            ; wait_cnt[29]                            ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; wait_cnt[28]                            ; wait_cnt[28]                            ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; wait_cnt[27]                            ; wait_cnt[27]                            ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; wait_cnt[26]                            ; wait_cnt[26]                            ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.384 ; uart_rx:uart_rx_i|rx_bits[2]            ; uart_rx:uart_rx_i|rx_bits[2]            ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; uart_rx:uart_rx_i|rx_bits[3]            ; uart_rx:uart_rx_i|rx_bits[3]            ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; uart_rx:uart_rx_i|rx_bits[0]            ; uart_rx:uart_rx_i|rx_bits[0]            ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; uart_rx:uart_rx_i|rx_bits[1]            ; uart_rx:uart_rx_i|rx_bits[1]            ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; uart_rx:uart_rx_i|rx_bits[5]            ; uart_rx:uart_rx_i|rx_bits[5]            ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; uart_rx:uart_rx_i|rx_bits[4]            ; uart_rx:uart_rx_i|rx_bits[4]            ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.401 ; tx_data[0]                              ; tx_data[0]                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; tx_data[1]                              ; tx_data[1]                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; tx_data[7]                              ; tx_data[7]                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx_i|rx_bits[7]            ; uart_rx:uart_rx_i|rx_bits[7]            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; tx_data[6]                              ; tx_data[6]                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx_i|rx_bits[6]            ; uart_rx:uart_rx_i|rx_bits[6]            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:uart_tx_i|tx_state.TX_SEND_DATA ; uart_tx:uart_tx_i|tx_state.TX_SEND_DATA ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:uart_tx_i|tx_state.TX_STOP      ; uart_tx:uart_tx_i|tx_state.TX_STOP      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:uart_tx_i|tx_state.TX_START     ; uart_tx:uart_tx_i|tx_state.TX_START     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:uart_tx_i|tx_state.TX_IDLE      ; uart_tx:uart_tx_i|tx_state.TX_IDLE      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; wait_cnt[31]                            ; wait_cnt[31]                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; wait_cnt[30]                            ; wait_cnt[30]                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; wait_cnt[25]                            ; wait_cnt[25]                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; wait_cnt[24]                            ; wait_cnt[24]                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; wait_cnt[22]                            ; wait_cnt[22]                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; wait_cnt[21]                            ; wait_cnt[21]                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; wait_cnt[19]                            ; wait_cnt[19]                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; wait_cnt[18]                            ; wait_cnt[18]                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; wait_cnt[17]                            ; wait_cnt[17]                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; wait_cnt[16]                            ; wait_cnt[16]                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; wait_cnt[15]                            ; wait_cnt[15]                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; wait_cnt[14]                            ; wait_cnt[14]                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; wait_cnt[13]                            ; wait_cnt[13]                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; wait_cnt[12]                            ; wait_cnt[12]                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; wait_cnt[11]                            ; wait_cnt[11]                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; wait_cnt[10]                            ; wait_cnt[10]                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; wait_cnt[9]                             ; wait_cnt[9]                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; wait_cnt[8]                             ; wait_cnt[8]                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; wait_cnt[7]                             ; wait_cnt[7]                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; wait_cnt[6]                             ; wait_cnt[6]                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; wait_cnt[5]                             ; wait_cnt[5]                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; wait_cnt[4]                             ; wait_cnt[4]                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; wait_cnt[3]                             ; wait_cnt[3]                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; wait_cnt[2]                             ; wait_cnt[2]                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; wait_cnt[1]                             ; wait_cnt[1]                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx_i|rx_state.RX_STOP      ; uart_rx:uart_rx_i|rx_state.RX_STOP      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx_i|rx_state.RX_DATA      ; uart_rx:uart_rx_i|rx_state.RX_DATA      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx_i|rx_state.RX_REC_DATA  ; uart_rx:uart_rx_i|rx_state.RX_REC_DATA  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx_i|rx_state.RX_START     ; uart_rx:uart_rx_i|rx_state.RX_START     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx_i|rx_state.RX_IDLE      ; uart_rx:uart_rx_i|rx_state.RX_IDLE      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.448 ; uart_rx:uart_rx_i|rx_state.RX_IDLE      ; uart_rx:uart_rx_i|rx_state.RX_START     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.716      ;
; 0.449 ; uart_rx:uart_rx_i|rx_state.RX_DATA      ; uart_rx:uart_rx_i|rx_state.RX_IDLE      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.717      ;
; 0.477 ; uart_tx:uart_tx_i|tx_state.TX_SEND_DATA ; uart_tx:uart_tx_i|data_out              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.745      ;
; 0.618 ; uart_tx:uart_tx_i|tx_state.TX_STOP      ; uart_tx:uart_tx_i|dataout_ready         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.886      ;
; 0.685 ; uart_tx:uart_tx_i|bit_cnt[3]            ; uart_tx:uart_tx_i|bit_cnt[3]            ; clk          ; clk         ; 0.000        ; 0.092      ; 0.972      ;
; 0.685 ; uart_tx:uart_tx_i|bit_cnt[13]           ; uart_tx:uart_tx_i|bit_cnt[13]           ; clk          ; clk         ; 0.000        ; 0.092      ; 0.972      ;
; 0.685 ; uart_tx:uart_tx_i|bit_cnt[15]           ; uart_tx:uart_tx_i|bit_cnt[15]           ; clk          ; clk         ; 0.000        ; 0.092      ; 0.972      ;
; 0.685 ; uart_tx:uart_tx_i|bit_cnt[5]            ; uart_tx:uart_tx_i|bit_cnt[5]            ; clk          ; clk         ; 0.000        ; 0.092      ; 0.972      ;
; 0.685 ; uart_rx:uart_rx_i|bit_cnt[15]           ; uart_rx:uart_rx_i|bit_cnt[15]           ; clk          ; clk         ; 0.000        ; 0.092      ; 0.972      ;
; 0.685 ; uart_rx:uart_rx_i|bit_cnt[13]           ; uart_rx:uart_rx_i|bit_cnt[13]           ; clk          ; clk         ; 0.000        ; 0.092      ; 0.972      ;
; 0.685 ; uart_rx:uart_rx_i|bit_cnt[5]            ; uart_rx:uart_rx_i|bit_cnt[5]            ; clk          ; clk         ; 0.000        ; 0.092      ; 0.972      ;
; 0.685 ; uart_rx:uart_rx_i|bit_cnt[3]            ; uart_rx:uart_rx_i|bit_cnt[3]            ; clk          ; clk         ; 0.000        ; 0.092      ; 0.972      ;
; 0.686 ; uart_tx:uart_tx_i|bit_cnt[11]           ; uart_tx:uart_tx_i|bit_cnt[11]           ; clk          ; clk         ; 0.000        ; 0.092      ; 0.973      ;
; 0.686 ; uart_rx:uart_rx_i|bit_cnt[29]           ; uart_rx:uart_rx_i|bit_cnt[29]           ; clk          ; clk         ; 0.000        ; 0.092      ; 0.973      ;
; 0.686 ; uart_rx:uart_rx_i|bit_cnt[21]           ; uart_rx:uart_rx_i|bit_cnt[21]           ; clk          ; clk         ; 0.000        ; 0.092      ; 0.973      ;
; 0.686 ; uart_rx:uart_rx_i|bit_cnt[19]           ; uart_rx:uart_rx_i|bit_cnt[19]           ; clk          ; clk         ; 0.000        ; 0.092      ; 0.973      ;
; 0.686 ; uart_rx:uart_rx_i|bit_cnt[11]           ; uart_rx:uart_rx_i|bit_cnt[11]           ; clk          ; clk         ; 0.000        ; 0.092      ; 0.973      ;
; 0.687 ; uart_tx:uart_tx_i|bit_cnt[19]           ; uart_tx:uart_tx_i|bit_cnt[19]           ; clk          ; clk         ; 0.000        ; 0.091      ; 0.973      ;
; 0.687 ; uart_tx:uart_tx_i|bit_cnt[29]           ; uart_tx:uart_tx_i|bit_cnt[29]           ; clk          ; clk         ; 0.000        ; 0.091      ; 0.973      ;
; 0.687 ; uart_tx:uart_tx_i|bit_cnt[21]           ; uart_tx:uart_tx_i|bit_cnt[21]           ; clk          ; clk         ; 0.000        ; 0.091      ; 0.973      ;
; 0.687 ; uart_tx:uart_tx_i|bit_cnt[1]            ; uart_tx:uart_tx_i|bit_cnt[1]            ; clk          ; clk         ; 0.000        ; 0.092      ; 0.974      ;
; 0.687 ; uart_rx:uart_rx_i|bit_cnt[27]           ; uart_rx:uart_rx_i|bit_cnt[27]           ; clk          ; clk         ; 0.000        ; 0.092      ; 0.974      ;
; 0.687 ; uart_rx:uart_rx_i|bit_cnt[17]           ; uart_rx:uart_rx_i|bit_cnt[17]           ; clk          ; clk         ; 0.000        ; 0.092      ; 0.974      ;
; 0.688 ; uart_tx:uart_tx_i|bit_cnt[17]           ; uart_tx:uart_tx_i|bit_cnt[17]           ; clk          ; clk         ; 0.000        ; 0.091      ; 0.974      ;
; 0.688 ; uart_tx:uart_tx_i|bit_cnt[27]           ; uart_tx:uart_tx_i|bit_cnt[27]           ; clk          ; clk         ; 0.000        ; 0.091      ; 0.974      ;
; 0.688 ; uart_tx:uart_tx_i|bit_cnt[9]            ; uart_tx:uart_tx_i|bit_cnt[9]            ; clk          ; clk         ; 0.000        ; 0.092      ; 0.975      ;
; 0.688 ; uart_tx:uart_tx_i|bit_cnt[6]            ; uart_tx:uart_tx_i|bit_cnt[6]            ; clk          ; clk         ; 0.000        ; 0.092      ; 0.975      ;
; 0.688 ; uart_rx:uart_rx_i|bit_cnt[31]           ; uart_rx:uart_rx_i|bit_cnt[31]           ; clk          ; clk         ; 0.000        ; 0.092      ; 0.975      ;
; 0.688 ; uart_rx:uart_rx_i|bit_cnt[22]           ; uart_rx:uart_rx_i|bit_cnt[22]           ; clk          ; clk         ; 0.000        ; 0.092      ; 0.975      ;
; 0.688 ; uart_rx:uart_rx_i|bit_cnt[9]            ; uart_rx:uart_rx_i|bit_cnt[9]            ; clk          ; clk         ; 0.000        ; 0.092      ; 0.975      ;
; 0.688 ; uart_rx:uart_rx_i|bit_cnt[6]            ; uart_rx:uart_rx_i|bit_cnt[6]            ; clk          ; clk         ; 0.000        ; 0.092      ; 0.975      ;
; 0.688 ; uart_rx:uart_rx_i|rx_bits[7]            ; tx_data[7]                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.956      ;
; 0.688 ; uart_rx:uart_rx_i|rx_bits[6]            ; tx_data[6]                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.956      ;
; 0.689 ; uart_tx:uart_tx_i|bit_cnt[31]           ; uart_tx:uart_tx_i|bit_cnt[31]           ; clk          ; clk         ; 0.000        ; 0.091      ; 0.975      ;
; 0.689 ; uart_tx:uart_tx_i|bit_cnt[22]           ; uart_tx:uart_tx_i|bit_cnt[22]           ; clk          ; clk         ; 0.000        ; 0.091      ; 0.975      ;
; 0.689 ; uart_tx:uart_tx_i|bit_cnt[7]            ; uart_tx:uart_tx_i|bit_cnt[7]            ; clk          ; clk         ; 0.000        ; 0.092      ; 0.976      ;
; 0.689 ; uart_rx:uart_rx_i|bit_cnt[25]           ; uart_rx:uart_rx_i|bit_cnt[25]           ; clk          ; clk         ; 0.000        ; 0.092      ; 0.976      ;
; 0.689 ; uart_rx:uart_rx_i|bit_cnt[23]           ; uart_rx:uart_rx_i|bit_cnt[23]           ; clk          ; clk         ; 0.000        ; 0.092      ; 0.976      ;
; 0.689 ; uart_rx:uart_rx_i|bit_cnt[7]            ; uart_rx:uart_rx_i|bit_cnt[7]            ; clk          ; clk         ; 0.000        ; 0.092      ; 0.976      ;
; 0.690 ; uart_tx:uart_tx_i|bit_cnt[2]            ; uart_tx:uart_tx_i|bit_cnt[2]            ; clk          ; clk         ; 0.000        ; 0.092      ; 0.977      ;
; 0.690 ; uart_tx:uart_tx_i|bit_cnt[14]           ; uart_tx:uart_tx_i|bit_cnt[14]           ; clk          ; clk         ; 0.000        ; 0.092      ; 0.977      ;
; 0.690 ; uart_tx:uart_tx_i|bit_cnt[25]           ; uart_tx:uart_tx_i|bit_cnt[25]           ; clk          ; clk         ; 0.000        ; 0.091      ; 0.976      ;
; 0.690 ; uart_tx:uart_tx_i|bit_cnt[23]           ; uart_tx:uart_tx_i|bit_cnt[23]           ; clk          ; clk         ; 0.000        ; 0.091      ; 0.976      ;
; 0.690 ; uart_rx:uart_rx_i|bit_cnt[16]           ; uart_rx:uart_rx_i|bit_cnt[16]           ; clk          ; clk         ; 0.000        ; 0.092      ; 0.977      ;
; 0.690 ; uart_rx:uart_rx_i|bit_cnt[14]           ; uart_rx:uart_rx_i|bit_cnt[14]           ; clk          ; clk         ; 0.000        ; 0.092      ; 0.977      ;
; 0.690 ; uart_rx:uart_rx_i|bit_cnt[2]            ; uart_rx:uart_rx_i|bit_cnt[2]            ; clk          ; clk         ; 0.000        ; 0.092      ; 0.977      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.402 ; -175.443          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -257.124                        ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                     ;
+--------+------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.402 ; wait_cnt[3]                  ; wait_cnt[31]                            ; clk          ; clk         ; 1.000        ; -0.033     ; 2.356      ;
; -1.346 ; wait_cnt[5]                  ; wait_cnt[31]                            ; clk          ; clk         ; 1.000        ; -0.033     ; 2.300      ;
; -1.296 ; wait_cnt[1]                  ; wait_cnt[31]                            ; clk          ; clk         ; 1.000        ; -0.035     ; 2.248      ;
; -1.294 ; wait_cnt[4]                  ; wait_cnt[31]                            ; clk          ; clk         ; 1.000        ; -0.033     ; 2.248      ;
; -1.273 ; wait_cnt[3]                  ; wait_cnt[30]                            ; clk          ; clk         ; 1.000        ; -0.033     ; 2.227      ;
; -1.242 ; wait_cnt[6]                  ; wait_cnt[31]                            ; clk          ; clk         ; 1.000        ; -0.033     ; 2.196      ;
; -1.217 ; wait_cnt[5]                  ; wait_cnt[30]                            ; clk          ; clk         ; 1.000        ; -0.033     ; 2.171      ;
; -1.210 ; wait_cnt[2]                  ; wait_cnt[31]                            ; clk          ; clk         ; 1.000        ; -0.035     ; 2.162      ;
; -1.208 ; wait_cnt[0]                  ; wait_cnt[31]                            ; clk          ; clk         ; 1.000        ; -0.035     ; 2.160      ;
; -1.179 ; wait_cnt[13]                 ; wait_cnt[31]                            ; clk          ; clk         ; 1.000        ; -0.038     ; 2.128      ;
; -1.167 ; wait_cnt[1]                  ; wait_cnt[30]                            ; clk          ; clk         ; 1.000        ; -0.035     ; 2.119      ;
; -1.161 ; wait_cnt[3]                  ; wait_cnt[29]                            ; clk          ; clk         ; 1.000        ; 0.159      ; 2.307      ;
; -1.158 ; wait_cnt[4]                  ; wait_cnt[30]                            ; clk          ; clk         ; 1.000        ; -0.033     ; 2.112      ;
; -1.148 ; tx_cnt[2]                    ; tx_cnt[21]                              ; clk          ; clk         ; 1.000        ; -0.039     ; 2.096      ;
; -1.145 ; tx_cnt[29]                   ; tx_cnt[22]                              ; clk          ; clk         ; 1.000        ; -0.239     ; 1.893      ;
; -1.143 ; tx_cnt[3]                    ; tx_cnt[21]                              ; clk          ; clk         ; 1.000        ; -0.039     ; 2.091      ;
; -1.137 ; tx_cnt[19]                   ; tx_cnt[22]                              ; clk          ; clk         ; 1.000        ; -0.034     ; 2.090      ;
; -1.135 ; tx_cnt[21]                   ; tx_cnt[22]                              ; clk          ; clk         ; 1.000        ; -0.034     ; 2.088      ;
; -1.127 ; uart_rx:uart_rx_i|clk_cnt[4] ; uart_rx:uart_rx_i|rx_bits[7]            ; clk          ; clk         ; 1.000        ; -0.037     ; 2.077      ;
; -1.127 ; uart_rx:uart_rx_i|clk_cnt[4] ; uart_rx:uart_rx_i|rx_bits[6]            ; clk          ; clk         ; 1.000        ; -0.037     ; 2.077      ;
; -1.126 ; tx_cnt[3]                    ; tx_cnt[20]                              ; clk          ; clk         ; 1.000        ; -0.039     ; 2.074      ;
; -1.125 ; tx_cnt[30]                   ; tx_cnt[22]                              ; clk          ; clk         ; 1.000        ; -0.239     ; 1.873      ;
; -1.122 ; tx_cnt[2]                    ; tx_cnt[31]                              ; clk          ; clk         ; 1.000        ; 0.157      ; 2.266      ;
; -1.119 ; tx_cnt[2]                    ; tx_cnt[20]                              ; clk          ; clk         ; 1.000        ; -0.039     ; 2.067      ;
; -1.117 ; tx_cnt[3]                    ; tx_cnt[31]                              ; clk          ; clk         ; 1.000        ; 0.157      ; 2.261      ;
; -1.114 ; wait_cnt[7]                  ; wait_cnt[31]                            ; clk          ; clk         ; 1.000        ; -0.035     ; 2.066      ;
; -1.112 ; uart_rx:uart_rx_i|clk_cnt[4] ; uart_tx:uart_tx_i|tx_state.TX_STOP      ; clk          ; clk         ; 1.000        ; -0.038     ; 2.061      ;
; -1.112 ; wait_cnt[3]                  ; wait_cnt[22]                            ; clk          ; clk         ; 1.000        ; -0.033     ; 2.066      ;
; -1.109 ; uart_rx:uart_rx_i|clk_cnt[1] ; uart_tx:uart_tx_i|tx_state.TX_SEND_DATA ; clk          ; clk         ; 1.000        ; -0.038     ; 2.058      ;
; -1.108 ; uart_rx:uart_rx_i|clk_cnt[4] ; uart_tx:uart_tx_i|tx_state.TX_SEND_DATA ; clk          ; clk         ; 1.000        ; -0.038     ; 2.057      ;
; -1.106 ; tx_cnt[2]                    ; tx_cnt[27]                              ; clk          ; clk         ; 1.000        ; -0.037     ; 2.056      ;
; -1.106 ; wait_cnt[6]                  ; wait_cnt[30]                            ; clk          ; clk         ; 1.000        ; -0.033     ; 2.060      ;
; -1.105 ; wait_cnt[5]                  ; wait_cnt[29]                            ; clk          ; clk         ; 1.000        ; 0.159      ; 2.251      ;
; -1.101 ; tx_cnt[3]                    ; tx_cnt[27]                              ; clk          ; clk         ; 1.000        ; -0.037     ; 2.051      ;
; -1.097 ; uart_rx:uart_rx_i|clk_cnt[1] ; uart_tx:uart_tx_i|tx_state.TX_STOP      ; clk          ; clk         ; 1.000        ; -0.038     ; 2.046      ;
; -1.092 ; uart_rx:uart_rx_i|clk_cnt[4] ; uart_rx:uart_rx_i|rx_state.RX_STOP      ; clk          ; clk         ; 1.000        ; -0.037     ; 2.042      ;
; -1.090 ; uart_rx:uart_rx_i|clk_cnt[1] ; uart_tx:uart_tx_i|tx_state.TX_IDLE      ; clk          ; clk         ; 1.000        ; -0.038     ; 2.039      ;
; -1.090 ; uart_rx:uart_rx_i|clk_cnt[4] ; uart_rx:uart_rx_i|rx_state.RX_REC_DATA  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.040      ;
; -1.087 ; tx_cnt[29]                   ; tx_cnt[24]                              ; clk          ; clk         ; 1.000        ; -0.239     ; 1.835      ;
; -1.085 ; tx_cnt[29]                   ; tx_cnt[2]                               ; clk          ; clk         ; 1.000        ; -0.239     ; 1.833      ;
; -1.084 ; uart_rx:uart_rx_i|clk_cnt[6] ; uart_rx:uart_rx_i|rx_state.RX_STOP      ; clk          ; clk         ; 1.000        ; -0.037     ; 2.034      ;
; -1.083 ; wait_cnt[3]                  ; wait_cnt[25]                            ; clk          ; clk         ; 1.000        ; -0.033     ; 2.037      ;
; -1.082 ; uart_rx:uart_rx_i|clk_cnt[4] ; uart_rx:uart_rx_i|clk_cnt[11]           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.033      ;
; -1.082 ; uart_rx:uart_rx_i|clk_cnt[4] ; uart_rx:uart_rx_i|clk_cnt[8]            ; clk          ; clk         ; 1.000        ; -0.036     ; 2.033      ;
; -1.082 ; uart_rx:uart_rx_i|clk_cnt[4] ; uart_rx:uart_rx_i|clk_cnt[0]            ; clk          ; clk         ; 1.000        ; -0.036     ; 2.033      ;
; -1.082 ; uart_rx:uart_rx_i|clk_cnt[4] ; uart_rx:uart_rx_i|clk_cnt[1]            ; clk          ; clk         ; 1.000        ; -0.036     ; 2.033      ;
; -1.082 ; uart_rx:uart_rx_i|clk_cnt[4] ; uart_rx:uart_rx_i|clk_cnt[2]            ; clk          ; clk         ; 1.000        ; -0.036     ; 2.033      ;
; -1.082 ; uart_rx:uart_rx_i|clk_cnt[4] ; uart_rx:uart_rx_i|clk_cnt[3]            ; clk          ; clk         ; 1.000        ; -0.036     ; 2.033      ;
; -1.082 ; uart_rx:uart_rx_i|clk_cnt[4] ; uart_rx:uart_rx_i|clk_cnt[4]            ; clk          ; clk         ; 1.000        ; -0.036     ; 2.033      ;
; -1.082 ; uart_rx:uart_rx_i|clk_cnt[4] ; uart_rx:uart_rx_i|clk_cnt[5]            ; clk          ; clk         ; 1.000        ; -0.036     ; 2.033      ;
; -1.082 ; uart_rx:uart_rx_i|clk_cnt[4] ; uart_rx:uart_rx_i|clk_cnt[6]            ; clk          ; clk         ; 1.000        ; -0.036     ; 2.033      ;
; -1.082 ; uart_rx:uart_rx_i|clk_cnt[4] ; uart_rx:uart_rx_i|clk_cnt[7]            ; clk          ; clk         ; 1.000        ; -0.036     ; 2.033      ;
; -1.082 ; uart_rx:uart_rx_i|clk_cnt[4] ; uart_rx:uart_rx_i|clk_cnt[9]            ; clk          ; clk         ; 1.000        ; -0.036     ; 2.033      ;
; -1.082 ; uart_rx:uart_rx_i|clk_cnt[4] ; uart_rx:uart_rx_i|clk_cnt[10]           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.033      ;
; -1.082 ; uart_rx:uart_rx_i|clk_cnt[4] ; uart_rx:uart_rx_i|clk_cnt[12]           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.033      ;
; -1.082 ; uart_rx:uart_rx_i|clk_cnt[4] ; uart_rx:uart_rx_i|clk_cnt[13]           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.033      ;
; -1.082 ; uart_rx:uart_rx_i|clk_cnt[4] ; uart_rx:uart_rx_i|clk_cnt[14]           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.033      ;
; -1.082 ; uart_rx:uart_rx_i|clk_cnt[4] ; uart_rx:uart_rx_i|clk_cnt[15]           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.033      ;
; -1.080 ; tx_cnt[29]                   ; tx_cnt[27]                              ; clk          ; clk         ; 1.000        ; -0.239     ; 1.828      ;
; -1.079 ; tx_cnt[29]                   ; tx_cnt[25]                              ; clk          ; clk         ; 1.000        ; -0.239     ; 1.827      ;
; -1.079 ; tx_cnt[19]                   ; tx_cnt[24]                              ; clk          ; clk         ; 1.000        ; -0.034     ; 2.032      ;
; -1.077 ; tx_cnt[29]                   ; tx_cnt[3]                               ; clk          ; clk         ; 1.000        ; -0.239     ; 1.825      ;
; -1.077 ; tx_cnt[19]                   ; tx_cnt[2]                               ; clk          ; clk         ; 1.000        ; -0.034     ; 2.030      ;
; -1.077 ; tx_cnt[21]                   ; tx_cnt[24]                              ; clk          ; clk         ; 1.000        ; -0.034     ; 2.030      ;
; -1.076 ; tx_cnt[3]                    ; tx_cnt[28]                              ; clk          ; clk         ; 1.000        ; 0.157      ; 2.220      ;
; -1.075 ; tx_cnt[1]                    ; tx_cnt[21]                              ; clk          ; clk         ; 1.000        ; -0.038     ; 2.024      ;
; -1.075 ; tx_cnt[21]                   ; tx_cnt[2]                               ; clk          ; clk         ; 1.000        ; -0.034     ; 2.028      ;
; -1.074 ; uart_rx:uart_rx_i|clk_cnt[1] ; uart_rx:uart_rx_i|rx_bits[7]            ; clk          ; clk         ; 1.000        ; -0.037     ; 2.024      ;
; -1.074 ; uart_rx:uart_rx_i|clk_cnt[1] ; uart_rx:uart_rx_i|rx_bits[6]            ; clk          ; clk         ; 1.000        ; -0.037     ; 2.024      ;
; -1.072 ; tx_cnt[19]                   ; tx_cnt[27]                              ; clk          ; clk         ; 1.000        ; -0.034     ; 2.025      ;
; -1.071 ; tx_cnt[2]                    ; tx_cnt[19]                              ; clk          ; clk         ; 1.000        ; -0.039     ; 2.019      ;
; -1.071 ; tx_cnt[3]                    ; tx_cnt[18]                              ; clk          ; clk         ; 1.000        ; -0.039     ; 2.019      ;
; -1.071 ; wait_cnt[14]                 ; wait_cnt[31]                            ; clk          ; clk         ; 1.000        ; -0.038     ; 2.020      ;
; -1.071 ; tx_cnt[19]                   ; tx_cnt[25]                              ; clk          ; clk         ; 1.000        ; -0.034     ; 2.024      ;
; -1.070 ; tx_cnt[21]                   ; tx_cnt[27]                              ; clk          ; clk         ; 1.000        ; -0.034     ; 2.023      ;
; -1.069 ; uart_rx:uart_rx_i|clk_cnt[7] ; uart_rx:uart_rx_i|rx_bits[7]            ; clk          ; clk         ; 1.000        ; -0.037     ; 2.019      ;
; -1.069 ; uart_rx:uart_rx_i|clk_cnt[7] ; uart_rx:uart_rx_i|rx_bits[6]            ; clk          ; clk         ; 1.000        ; -0.037     ; 2.019      ;
; -1.069 ; tx_cnt[19]                   ; tx_cnt[3]                               ; clk          ; clk         ; 1.000        ; -0.034     ; 2.022      ;
; -1.069 ; tx_cnt[2]                    ; tx_cnt[28]                              ; clk          ; clk         ; 1.000        ; 0.157      ; 2.213      ;
; -1.069 ; tx_cnt[21]                   ; tx_cnt[25]                              ; clk          ; clk         ; 1.000        ; -0.034     ; 2.022      ;
; -1.068 ; tx_cnt[2]                    ; tx_cnt[17]                              ; clk          ; clk         ; 1.000        ; -0.039     ; 2.016      ;
; -1.067 ; tx_cnt[31]                   ; tx_cnt[22]                              ; clk          ; clk         ; 1.000        ; -0.239     ; 1.815      ;
; -1.067 ; tx_cnt[30]                   ; tx_cnt[24]                              ; clk          ; clk         ; 1.000        ; -0.239     ; 1.815      ;
; -1.067 ; tx_cnt[21]                   ; tx_cnt[3]                               ; clk          ; clk         ; 1.000        ; -0.034     ; 2.020      ;
; -1.066 ; tx_cnt[3]                    ; tx_cnt[19]                              ; clk          ; clk         ; 1.000        ; -0.039     ; 2.014      ;
; -1.065 ; wait_cnt[3]                  ; wait_cnt[24]                            ; clk          ; clk         ; 1.000        ; -0.033     ; 2.019      ;
; -1.065 ; tx_cnt[30]                   ; tx_cnt[2]                               ; clk          ; clk         ; 1.000        ; -0.239     ; 1.813      ;
; -1.064 ; tx_cnt[2]                    ; tx_cnt[18]                              ; clk          ; clk         ; 1.000        ; -0.039     ; 2.012      ;
; -1.063 ; tx_cnt[3]                    ; tx_cnt[17]                              ; clk          ; clk         ; 1.000        ; -0.039     ; 2.011      ;
; -1.062 ; uart_rx:uart_rx_i|clk_cnt[1] ; uart_rx:uart_rx_i|rx_state.RX_REC_DATA  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.012      ;
; -1.062 ; tx_cnt[23]                   ; tx_cnt[22]                              ; clk          ; clk         ; 1.000        ; -0.239     ; 1.810      ;
; -1.060 ; tx_cnt[30]                   ; tx_cnt[27]                              ; clk          ; clk         ; 1.000        ; -0.239     ; 1.808      ;
; -1.059 ; tx_cnt[30]                   ; tx_cnt[25]                              ; clk          ; clk         ; 1.000        ; -0.239     ; 1.807      ;
; -1.058 ; tx_cnt[28]                   ; tx_cnt[22]                              ; clk          ; clk         ; 1.000        ; -0.239     ; 1.806      ;
; -1.058 ; tx_cnt[1]                    ; tx_cnt[20]                              ; clk          ; clk         ; 1.000        ; -0.038     ; 2.007      ;
; -1.057 ; tx_cnt[30]                   ; tx_cnt[3]                               ; clk          ; clk         ; 1.000        ; -0.239     ; 1.805      ;
; -1.056 ; tx_cnt[29]                   ; tx_data_vld                             ; clk          ; clk         ; 1.000        ; -0.048     ; 1.995      ;
; -1.056 ; wait_cnt[2]                  ; wait_cnt[30]                            ; clk          ; clk         ; 1.000        ; -0.035     ; 2.008      ;
; -1.056 ; wait_cnt[5]                  ; wait_cnt[22]                            ; clk          ; clk         ; 1.000        ; -0.033     ; 2.010      ;
; -1.055 ; wait_cnt[1]                  ; wait_cnt[29]                            ; clk          ; clk         ; 1.000        ; 0.157      ; 2.199      ;
+--------+------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; uart_rx:uart_rx_i|rx_bits[2]            ; uart_rx:uart_rx_i|rx_bits[2]            ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_rx:uart_rx_i|rx_bits[3]            ; uart_rx:uart_rx_i|rx_bits[3]            ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_rx:uart_rx_i|rx_bits[0]            ; uart_rx:uart_rx_i|rx_bits[0]            ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_rx:uart_rx_i|rx_bits[1]            ; uart_rx:uart_rx_i|rx_bits[1]            ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_rx:uart_rx_i|rx_bits[5]            ; uart_rx:uart_rx_i|rx_bits[5]            ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_rx:uart_rx_i|rx_bits[4]            ; uart_rx:uart_rx_i|rx_bits[4]            ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_state.UART_REC                     ; uart_state.UART_REC                     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; wait_cnt[23]                            ; wait_cnt[23]                            ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; wait_cnt[20]                            ; wait_cnt[20]                            ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; tx_data_vld                             ; tx_data_vld                             ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; wait_cnt[29]                            ; wait_cnt[29]                            ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; wait_cnt[28]                            ; wait_cnt[28]                            ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; wait_cnt[27]                            ; wait_cnt[27]                            ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; wait_cnt[26]                            ; wait_cnt[26]                            ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; wait_cnt[31]                            ; wait_cnt[31]                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; wait_cnt[30]                            ; wait_cnt[30]                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; wait_cnt[25]                            ; wait_cnt[25]                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; wait_cnt[24]                            ; wait_cnt[24]                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; wait_cnt[22]                            ; wait_cnt[22]                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; wait_cnt[21]                            ; wait_cnt[21]                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; wait_cnt[19]                            ; wait_cnt[19]                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; wait_cnt[18]                            ; wait_cnt[18]                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; wait_cnt[17]                            ; wait_cnt[17]                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; wait_cnt[16]                            ; wait_cnt[16]                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; wait_cnt[15]                            ; wait_cnt[15]                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; wait_cnt[14]                            ; wait_cnt[14]                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; wait_cnt[13]                            ; wait_cnt[13]                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; wait_cnt[12]                            ; wait_cnt[12]                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; wait_cnt[11]                            ; wait_cnt[11]                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; wait_cnt[10]                            ; wait_cnt[10]                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; wait_cnt[9]                             ; wait_cnt[9]                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; wait_cnt[8]                             ; wait_cnt[8]                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; wait_cnt[7]                             ; wait_cnt[7]                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; wait_cnt[2]                             ; wait_cnt[2]                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; wait_cnt[1]                             ; wait_cnt[1]                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx_i|rx_state.RX_STOP      ; uart_rx:uart_rx_i|rx_state.RX_STOP      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx_i|rx_state.RX_DATA      ; uart_rx:uart_rx_i|rx_state.RX_DATA      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx_i|rx_state.RX_REC_DATA  ; uart_rx:uart_rx_i|rx_state.RX_REC_DATA  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx_i|rx_state.RX_START     ; uart_rx:uart_rx_i|rx_state.RX_START     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx_i|rx_state.RX_IDLE      ; uart_rx:uart_rx_i|rx_state.RX_IDLE      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; tx_data[0]                              ; tx_data[0]                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tx_data[1]                              ; tx_data[1]                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tx_data[7]                              ; tx_data[7]                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_i|rx_bits[7]            ; uart_rx:uart_rx_i|rx_bits[7]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tx_data[6]                              ; tx_data[6]                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_i|rx_bits[6]            ; uart_rx:uart_rx_i|rx_bits[6]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx_i|tx_state.TX_SEND_DATA ; uart_tx:uart_tx_i|tx_state.TX_SEND_DATA ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx_i|tx_state.TX_STOP      ; uart_tx:uart_tx_i|tx_state.TX_STOP      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx_i|tx_state.TX_START     ; uart_tx:uart_tx_i|tx_state.TX_START     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx_i|tx_state.TX_IDLE      ; uart_tx:uart_tx_i|tx_state.TX_IDLE      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; wait_cnt[6]                             ; wait_cnt[6]                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; wait_cnt[5]                             ; wait_cnt[5]                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; wait_cnt[4]                             ; wait_cnt[4]                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; wait_cnt[3]                             ; wait_cnt[3]                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.197 ; uart_rx:uart_rx_i|rx_state.RX_IDLE      ; uart_rx:uart_rx_i|rx_state.RX_START     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.198 ; uart_rx:uart_rx_i|rx_state.RX_DATA      ; uart_rx:uart_rx_i|rx_state.RX_IDLE      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.319      ;
; 0.215 ; uart_tx:uart_tx_i|tx_state.TX_SEND_DATA ; uart_tx:uart_tx_i|data_out              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.335      ;
; 0.263 ; uart_tx:uart_tx_i|tx_state.TX_STOP      ; uart_tx:uart_tx_i|dataout_ready         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.383      ;
; 0.294 ; uart_tx:uart_tx_i|bit_cnt[15]           ; uart_tx:uart_tx_i|bit_cnt[15]           ; clk          ; clk         ; 0.000        ; 0.045      ; 0.423      ;
; 0.294 ; uart_rx:uart_rx_i|bit_cnt[15]           ; uart_rx:uart_rx_i|bit_cnt[15]           ; clk          ; clk         ; 0.000        ; 0.045      ; 0.423      ;
; 0.295 ; uart_tx:uart_tx_i|bit_cnt[3]            ; uart_tx:uart_tx_i|bit_cnt[3]            ; clk          ; clk         ; 0.000        ; 0.045      ; 0.424      ;
; 0.295 ; uart_tx:uart_tx_i|bit_cnt[13]           ; uart_tx:uart_tx_i|bit_cnt[13]           ; clk          ; clk         ; 0.000        ; 0.045      ; 0.424      ;
; 0.295 ; uart_tx:uart_tx_i|bit_cnt[31]           ; uart_tx:uart_tx_i|bit_cnt[31]           ; clk          ; clk         ; 0.000        ; 0.045      ; 0.424      ;
; 0.295 ; uart_tx:uart_tx_i|bit_cnt[5]            ; uart_tx:uart_tx_i|bit_cnt[5]            ; clk          ; clk         ; 0.000        ; 0.045      ; 0.424      ;
; 0.295 ; uart_rx:uart_rx_i|bit_cnt[13]           ; uart_rx:uart_rx_i|bit_cnt[13]           ; clk          ; clk         ; 0.000        ; 0.045      ; 0.424      ;
; 0.295 ; uart_rx:uart_rx_i|bit_cnt[5]            ; uart_rx:uart_rx_i|bit_cnt[5]            ; clk          ; clk         ; 0.000        ; 0.045      ; 0.424      ;
; 0.295 ; uart_rx:uart_rx_i|bit_cnt[3]            ; uart_rx:uart_rx_i|bit_cnt[3]            ; clk          ; clk         ; 0.000        ; 0.045      ; 0.424      ;
; 0.295 ; uart_rx:uart_rx_i|rx_bits[7]            ; tx_data[7]                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; uart_rx:uart_rx_i|rx_bits[6]            ; tx_data[6]                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; uart_tx:uart_tx_i|bit_cnt[17]           ; uart_tx:uart_tx_i|bit_cnt[17]           ; clk          ; clk         ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; uart_tx:uart_tx_i|bit_cnt[19]           ; uart_tx:uart_tx_i|bit_cnt[19]           ; clk          ; clk         ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; uart_tx:uart_tx_i|bit_cnt[27]           ; uart_tx:uart_tx_i|bit_cnt[27]           ; clk          ; clk         ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; uart_tx:uart_tx_i|bit_cnt[29]           ; uart_tx:uart_tx_i|bit_cnt[29]           ; clk          ; clk         ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; uart_tx:uart_tx_i|bit_cnt[21]           ; uart_tx:uart_tx_i|bit_cnt[21]           ; clk          ; clk         ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; uart_tx:uart_tx_i|bit_cnt[11]           ; uart_tx:uart_tx_i|bit_cnt[11]           ; clk          ; clk         ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; uart_tx:uart_tx_i|bit_cnt[7]            ; uart_tx:uart_tx_i|bit_cnt[7]            ; clk          ; clk         ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; uart_tx:uart_tx_i|bit_cnt[6]            ; uart_tx:uart_tx_i|bit_cnt[6]            ; clk          ; clk         ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; uart_tx:uart_tx_i|bit_cnt[1]            ; uart_tx:uart_tx_i|bit_cnt[1]            ; clk          ; clk         ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; uart_rx:uart_rx_i|bit_cnt[31]           ; uart_rx:uart_rx_i|bit_cnt[31]           ; clk          ; clk         ; 0.000        ; 0.044      ; 0.424      ;
; 0.296 ; uart_rx:uart_rx_i|bit_cnt[11]           ; uart_rx:uart_rx_i|bit_cnt[11]           ; clk          ; clk         ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; uart_rx:uart_rx_i|bit_cnt[7]            ; uart_rx:uart_rx_i|bit_cnt[7]            ; clk          ; clk         ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; uart_rx:uart_rx_i|bit_cnt[6]            ; uart_rx:uart_rx_i|bit_cnt[6]            ; clk          ; clk         ; 0.000        ; 0.045      ; 0.425      ;
; 0.297 ; uart_tx:uart_tx_i|bit_cnt[2]            ; uart_tx:uart_tx_i|bit_cnt[2]            ; clk          ; clk         ; 0.000        ; 0.045      ; 0.426      ;
; 0.297 ; uart_tx:uart_tx_i|bit_cnt[14]           ; uart_tx:uart_tx_i|bit_cnt[14]           ; clk          ; clk         ; 0.000        ; 0.045      ; 0.426      ;
; 0.297 ; uart_tx:uart_tx_i|bit_cnt[16]           ; uart_tx:uart_tx_i|bit_cnt[16]           ; clk          ; clk         ; 0.000        ; 0.045      ; 0.426      ;
; 0.297 ; uart_tx:uart_tx_i|bit_cnt[25]           ; uart_tx:uart_tx_i|bit_cnt[25]           ; clk          ; clk         ; 0.000        ; 0.045      ; 0.426      ;
; 0.297 ; uart_tx:uart_tx_i|bit_cnt[23]           ; uart_tx:uart_tx_i|bit_cnt[23]           ; clk          ; clk         ; 0.000        ; 0.045      ; 0.426      ;
; 0.297 ; uart_tx:uart_tx_i|bit_cnt[22]           ; uart_tx:uart_tx_i|bit_cnt[22]           ; clk          ; clk         ; 0.000        ; 0.045      ; 0.426      ;
; 0.297 ; uart_tx:uart_tx_i|bit_cnt[9]            ; uart_tx:uart_tx_i|bit_cnt[9]            ; clk          ; clk         ; 0.000        ; 0.045      ; 0.426      ;
; 0.297 ; uart_tx:uart_tx_i|bit_cnt[8]            ; uart_tx:uart_tx_i|bit_cnt[8]            ; clk          ; clk         ; 0.000        ; 0.045      ; 0.426      ;
; 0.297 ; uart_rx:uart_rx_i|bit_cnt[29]           ; uart_rx:uart_rx_i|bit_cnt[29]           ; clk          ; clk         ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; uart_rx:uart_rx_i|bit_cnt[27]           ; uart_rx:uart_rx_i|bit_cnt[27]           ; clk          ; clk         ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; uart_rx:uart_rx_i|bit_cnt[21]           ; uart_rx:uart_rx_i|bit_cnt[21]           ; clk          ; clk         ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; uart_rx:uart_rx_i|bit_cnt[19]           ; uart_rx:uart_rx_i|bit_cnt[19]           ; clk          ; clk         ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; uart_rx:uart_rx_i|bit_cnt[17]           ; uart_rx:uart_rx_i|bit_cnt[17]           ; clk          ; clk         ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; uart_rx:uart_rx_i|bit_cnt[14]           ; uart_rx:uart_rx_i|bit_cnt[14]           ; clk          ; clk         ; 0.000        ; 0.045      ; 0.426      ;
; 0.297 ; uart_rx:uart_rx_i|bit_cnt[9]            ; uart_rx:uart_rx_i|bit_cnt[9]            ; clk          ; clk         ; 0.000        ; 0.045      ; 0.426      ;
; 0.297 ; uart_rx:uart_rx_i|bit_cnt[8]            ; uart_rx:uart_rx_i|bit_cnt[8]            ; clk          ; clk         ; 0.000        ; 0.045      ; 0.426      ;
; 0.297 ; uart_rx:uart_rx_i|bit_cnt[2]            ; uart_rx:uart_rx_i|bit_cnt[2]            ; clk          ; clk         ; 0.000        ; 0.045      ; 0.426      ;
; 0.298 ; uart_tx:uart_tx_i|bit_cnt[12]           ; uart_tx:uart_tx_i|bit_cnt[12]           ; clk          ; clk         ; 0.000        ; 0.045      ; 0.427      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.336   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -4.336   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -644.502 ; 0.0   ; 0.0      ; 0.0     ; -289.991            ;
;  clk             ; -644.502 ; 0.000 ; N/A      ; N/A     ; -289.991            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                              ;
+---------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin     ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; dataout ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-----------------------------------------------------------+
; Input Transition Times                                    ;
+--------+--------------+-----------------+-----------------+
; Pin    ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+--------+--------------+-----------------+-----------------+
; clk    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rst    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; datain ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+--------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+---------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin     ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dataout ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
+---------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+---------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin     ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dataout ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
+---------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+---------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin     ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dataout ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 8179     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 8179     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 201   ; 201  ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; datain     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; dataout     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; datain     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; dataout     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition
    Info: Processing started: Mon Sep 07 11:50:58 2020
Info: Command: quartus_sta uart -c uart
Info: qsta_default_script.tcl version: #3
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.336
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.336            -644.502 clk 
Info (332146): Worst-case hold slack is 0.431
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.431               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -289.991 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.879
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.879            -592.690 clk 
Info (332146): Worst-case hold slack is 0.381
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.381               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -289.991 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.402            -175.443 clk 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -257.124 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4781 megabytes
    Info: Processing ended: Mon Sep 07 11:51:00 2020
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


