(* use_dsp48="no" *) (* use_dsp="no" *) module top
#(parameter param45 = ((~^(((8'ha8) <= (!(7'h44))) ? (((8'hab) - (8'ha1)) ? ((8'hb8) ? (8'ha0) : (8'ha1)) : ((7'h42) + (8'ha9))) : ({(8'ha9)} ? ((8'hb3) * (8'hbe)) : (8'h9f)))) ? {(~^(((8'ha0) == (8'ha8)) * ((8'hbe) ? (7'h42) : (8'ha0)))), (-(~&(~(8'h9f))))} : (^((~|((8'hb2) ? (8'hbe) : (7'h44))) & (!((7'h43) ? (7'h41) : (8'hae)))))), 
parameter param46 = param45)
(y, clk, wire3, wire2, wire1, wire0);
  output wire [(32'h1b4):(32'h0)] y;
  input wire [(1'h0):(1'h0)] clk;
  input wire [(4'hb):(1'h0)] wire3;
  input wire signed [(4'hd):(1'h0)] wire2;
  input wire signed [(4'hc):(1'h0)] wire1;
  input wire [(4'hc):(1'h0)] wire0;
  wire signed [(4'hd):(1'h0)] wire44;
  wire signed [(4'hf):(1'h0)] wire43;
  wire [(2'h3):(1'h0)] wire42;
  wire [(3'h5):(1'h0)] wire41;
  wire signed [(4'he):(1'h0)] wire40;
  wire [(3'h5):(1'h0)] wire39;
  wire signed [(3'h5):(1'h0)] wire38;
  reg [(4'hd):(1'h0)] reg36 = (1'h0);
  reg signed [(3'h4):(1'h0)] reg35 = (1'h0);
  reg signed [(3'h5):(1'h0)] reg33 = (1'h0);
  reg [(3'h7):(1'h0)] reg32 = (1'h0);
  reg [(4'hb):(1'h0)] reg29 = (1'h0);
  reg signed [(4'h8):(1'h0)] reg28 = (1'h0);
  reg signed [(2'h3):(1'h0)] reg26 = (1'h0);
  reg [(3'h5):(1'h0)] reg25 = (1'h0);
  reg signed [(5'h10):(1'h0)] reg24 = (1'h0);
  reg signed [(4'ha):(1'h0)] reg23 = (1'h0);
  reg [(2'h3):(1'h0)] reg22 = (1'h0);
  reg [(5'h14):(1'h0)] reg19 = (1'h0);
  reg [(5'h10):(1'h0)] reg18 = (1'h0);
  reg [(3'h7):(1'h0)] reg17 = (1'h0);
  reg [(4'ha):(1'h0)] reg16 = (1'h0);
  reg signed [(4'hc):(1'h0)] reg15 = (1'h0);
  reg signed [(2'h3):(1'h0)] reg14 = (1'h0);
  reg signed [(2'h3):(1'h0)] reg13 = (1'h0);
  reg [(3'h4):(1'h0)] reg12 = (1'h0);
  reg signed [(5'h12):(1'h0)] reg10 = (1'h0);
  reg [(3'h7):(1'h0)] reg9 = (1'h0);
  reg signed [(3'h5):(1'h0)] reg7 = (1'h0);
  reg signed [(5'h13):(1'h0)] reg6 = (1'h0);
  reg [(5'h10):(1'h0)] reg37 = (1'h0);
  reg signed [(4'hc):(1'h0)] reg34 = (1'h0);
  reg [(3'h5):(1'h0)] reg31 = (1'h0);
  reg signed [(5'h11):(1'h0)] reg30 = (1'h0);
  reg [(4'he):(1'h0)] reg27 = (1'h0);
  reg signed [(5'h13):(1'h0)] reg21 = (1'h0);
  reg [(5'h14):(1'h0)] forvar20 = (1'h0);
  reg [(5'h13):(1'h0)] reg11 = (1'h0);
  reg [(4'he):(1'h0)] reg8 = (1'h0);
  reg signed [(5'h12):(1'h0)] forvar5 = (1'h0);
  reg [(4'hc):(1'h0)] forvar4 = (1'h0);
  assign y = {wire44,
                 wire43,
                 wire42,
                 wire41,
                 wire40,
                 wire39,
                 wire38,
                 reg36,
                 reg35,
                 reg33,
                 reg32,
                 reg29,
                 reg28,
                 reg26,
                 reg25,
                 reg24,
                 reg23,
                 reg22,
                 reg19,
                 reg18,
                 reg17,
                 reg16,
                 reg15,
                 reg14,
                 reg13,
                 reg12,
                 reg10,
                 reg9,
                 reg7,
                 reg6,
                 reg37,
                 reg34,
                 reg31,
                 reg30,
                 reg27,
                 reg21,
                 forvar20,
                 reg11,
                 reg8,
                 forvar5,
                 forvar4,
                 (1'h0)};
  always
    @(posedge clk) begin
      for (forvar4 = (1'h0); (forvar4 < (2'h3)); forvar4 = (forvar4 + (1'h1)))
        begin
          for (forvar5 = (1'h0); (forvar5 < (1'h0)); forvar5 = (forvar5 + (1'h1)))
            begin
              reg6 <= $signed(wire2[(3'h7):(3'h4)]);
              reg7 <= "72w3wNyyk9sofzzcFnec";
            end
          if ("OXw")
            begin
              reg8 = ({("l5p8UoF3i" ?
                      "9drNLx" : ((forvar5 || forvar5) ?
                          reg7[(2'h3):(2'h3)] : reg7[(1'h0):(1'h0)]))} ^ "b3R6sC6sWK3lM7Nps");
              reg9 <= $unsigned(wire3[(4'h9):(3'h7)]);
              reg10 <= "95qxbBdW4NtQL9s274T";
              reg11 = $signed(wire3[(4'ha):(3'h4)]);
              reg12 <= wire0[(4'hb):(1'h1)];
            end
          else
            begin
              reg9 <= "zBrx7v";
            end
          if ($signed(reg6))
            begin
              reg13 <= "7nNntMdHtLF9nr0JoIw";
              reg14 <= wire3;
              reg15 <= (-((+"sOMIPq0Jz5") ?
                  ({$signed((8'hb0)), reg9[(3'h6):(3'h4)]} ?
                      ((-reg8) | $signed(reg11)) : (~|(wire1 ?
                          reg8 : reg8))) : reg11));
              reg16 <= "RXKSq";
              reg17 <= (8'ha2);
            end
          else
            begin
              reg13 <= (|reg17);
            end
          reg18 <= $unsigned((reg9[(2'h2):(1'h1)] ?
              $unsigned($unsigned(reg12)) : (reg6 > (wire0[(2'h2):(2'h2)] ?
                  "aZuHZLyFOuz" : (reg11 != reg9)))));
          reg19 <= wire1;
        end
      for (forvar20 = (1'h0); (forvar20 < (2'h3)); forvar20 = (forvar20 + (1'h1)))
        begin
          reg21 = (^~(+reg14));
        end
      if ((((reg14 || (~&$signed(reg17))) + reg18) ?
          $signed((!($signed(wire1) + (reg9 < reg17)))) : {reg10[(5'h12):(2'h2)],
              reg13}))
        begin
          if ((("vwxdoABTYacTH" ?
                  ((reg14 ?
                      $unsigned((8'hb2)) : forvar20[(4'hf):(4'hb)]) >>> reg14) : $signed(((^~reg14) ?
                      reg13 : (^reg15)))) ?
              reg9 : reg18))
            begin
              reg22 <= "BzRhJt6XA7Z3";
              reg23 <= ($signed((^~{reg21[(5'h12):(4'hf)], "O"})) ?
                  "PnFiKKFMF2" : $signed((~^((wire0 ~^ (8'hba)) ?
                      (reg18 == wire2) : (reg21 & (8'ha4))))));
              reg24 <= (("LC0aZiRxmW0LPSlCvF0" == reg17[(1'h1):(1'h1)]) ?
                  $signed((~^"2b37SVocKruUSJVmz0")) : {"1a"});
              reg25 <= reg19[(4'h8):(3'h6)];
              reg26 <= (^(8'hb2));
            end
          else
            begin
              reg22 <= $signed((+$signed(reg6)));
              reg27 = "Vdkd7T7YWMNtv4DgpxZ8";
            end
          reg28 <= {reg22};
          reg29 <= "eY3aORYQMvw4MVuhKK";
        end
      else
        begin
          if (reg24[(2'h2):(1'h0)])
            begin
              reg22 <= {$signed("FVpsKxlE51uPanVdl")};
              reg27 = (((8'ha5) ? "fxF9on89yc" : forvar5[(4'ha):(4'h9)]) ?
                  $unsigned(reg8[(1'h0):(1'h0)]) : {reg7[(3'h5):(2'h2)],
                      reg21[(4'hb):(4'h8)]});
              reg28 <= $signed($unsigned("gzEWcvXPWZH9v2wa"));
            end
          else
            begin
              reg22 <= ($unsigned(reg7) ? reg28 : "Nv");
              reg23 <= $signed($signed(reg7));
              reg27 = (8'hb4);
              reg30 = $signed(reg25[(1'h1):(1'h1)]);
              reg31 = wire1;
            end
          reg32 <= ((-$unsigned((reg19 == "h9KW8PkA"))) & reg14[(1'h1):(1'h1)]);
          reg33 <= (~&reg32);
        end
      if ($unsigned({reg17[(3'h7):(2'h3)]}))
        begin
          if ((8'h9f))
            begin
              reg34 = $unsigned((-{(^reg6[(1'h0):(1'h0)])}));
              reg35 <= (((($signed(reg9) != reg32) || ((8'hb6) <<< $unsigned(reg29))) ?
                      $signed(reg34[(1'h1):(1'h1)]) : $signed($signed(reg19[(4'ha):(1'h1)]))) ?
                  reg14 : (8'hba));
              reg36 <= ($unsigned($signed(((reg30 <= reg32) ?
                      (forvar4 ? reg17 : reg21) : $unsigned(reg18)))) ?
                  reg35[(1'h1):(1'h1)] : {(reg14 ?
                          (!$signed(reg11)) : {forvar20, $signed(reg13)})});
              reg37 = $unsigned($unsigned((|$unsigned("gFK6T11Av7vNn0hsb"))));
            end
          else
            begin
              reg34 = (|reg28[(1'h0):(1'h0)]);
              reg35 <= $unsigned((~^(((reg11 ?
                  reg19 : reg25) >>> $signed(reg14)) < "9KWuIf")));
            end
        end
      else
        begin
          reg35 <= (~^(8'ha2));
          reg36 <= wire1[(2'h2):(1'h1)];
        end
    end
  assign wire38 = "PzSiJMaknFlmJI97";
  assign wire39 = (^$unsigned(reg13));
  assign wire40 = $signed({$unsigned(((~reg33) ?
                          ((8'hbc) ? wire39 : reg18) : (~reg12)))});
  assign wire41 = (~&((~"lc95ME81fer") - wire40[(4'hc):(3'h5)]));
  assign wire42 = {$unsigned(("pbuuVrT7ET68E" ?
                          "7O93mWXi9S09zOKSPI" : $signed("rHlzS8")))};
  assign wire43 = $signed(("MYDfSNWzwOANxG3" | (|"uURW")));
  assign wire44 = $signed(reg32);
endmodule