TimeQuest Timing Analyzer report for finalProject
Sun Apr 02 16:24:17 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock_divider:b2v_inst21|temp'
 13. Slow 1200mV 85C Model Setup: 'clk_in'
 14. Slow 1200mV 85C Model Setup: 'reset'
 15. Slow 1200mV 85C Model Hold: 'reset'
 16. Slow 1200mV 85C Model Hold: 'clk_in'
 17. Slow 1200mV 85C Model Hold: 'clock_divider:b2v_inst21|temp'
 18. Slow 1200mV 85C Model Recovery: 'clock_divider:b2v_inst21|temp'
 19. Slow 1200mV 85C Model Recovery: 'clk_in'
 20. Slow 1200mV 85C Model Removal: 'clk_in'
 21. Slow 1200mV 85C Model Removal: 'clock_divider:b2v_inst21|temp'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'reset'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_in'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divider:b2v_inst21|temp'
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Slow 1200mV 85C Model Metastability Report
 30. Slow 1200mV 0C Model Fmax Summary
 31. Slow 1200mV 0C Model Setup Summary
 32. Slow 1200mV 0C Model Hold Summary
 33. Slow 1200mV 0C Model Recovery Summary
 34. Slow 1200mV 0C Model Removal Summary
 35. Slow 1200mV 0C Model Minimum Pulse Width Summary
 36. Slow 1200mV 0C Model Setup: 'clock_divider:b2v_inst21|temp'
 37. Slow 1200mV 0C Model Setup: 'clk_in'
 38. Slow 1200mV 0C Model Setup: 'reset'
 39. Slow 1200mV 0C Model Hold: 'reset'
 40. Slow 1200mV 0C Model Hold: 'clk_in'
 41. Slow 1200mV 0C Model Hold: 'clock_divider:b2v_inst21|temp'
 42. Slow 1200mV 0C Model Recovery: 'clock_divider:b2v_inst21|temp'
 43. Slow 1200mV 0C Model Recovery: 'clk_in'
 44. Slow 1200mV 0C Model Removal: 'clk_in'
 45. Slow 1200mV 0C Model Removal: 'clock_divider:b2v_inst21|temp'
 46. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_in'
 47. Slow 1200mV 0C Model Minimum Pulse Width: 'reset'
 48. Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divider:b2v_inst21|temp'
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Slow 1200mV 0C Model Metastability Report
 54. Fast 1200mV 0C Model Setup Summary
 55. Fast 1200mV 0C Model Hold Summary
 56. Fast 1200mV 0C Model Recovery Summary
 57. Fast 1200mV 0C Model Removal Summary
 58. Fast 1200mV 0C Model Minimum Pulse Width Summary
 59. Fast 1200mV 0C Model Setup: 'clock_divider:b2v_inst21|temp'
 60. Fast 1200mV 0C Model Setup: 'clk_in'
 61. Fast 1200mV 0C Model Setup: 'reset'
 62. Fast 1200mV 0C Model Hold: 'reset'
 63. Fast 1200mV 0C Model Hold: 'clk_in'
 64. Fast 1200mV 0C Model Hold: 'clock_divider:b2v_inst21|temp'
 65. Fast 1200mV 0C Model Recovery: 'clock_divider:b2v_inst21|temp'
 66. Fast 1200mV 0C Model Recovery: 'clk_in'
 67. Fast 1200mV 0C Model Removal: 'clk_in'
 68. Fast 1200mV 0C Model Removal: 'clock_divider:b2v_inst21|temp'
 69. Fast 1200mV 0C Model Minimum Pulse Width: 'reset'
 70. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_in'
 71. Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divider:b2v_inst21|temp'
 72. Setup Times
 73. Hold Times
 74. Clock to Output Times
 75. Minimum Clock to Output Times
 76. Fast 1200mV 0C Model Metastability Report
 77. Multicorner Timing Analysis Summary
 78. Setup Times
 79. Hold Times
 80. Clock to Output Times
 81. Minimum Clock to Output Times
 82. Board Trace Model Assignments
 83. Input Transition Times
 84. Slow Corner Signal Integrity Metrics
 85. Fast Corner Signal Integrity Metrics
 86. Setup Transfers
 87. Hold Transfers
 88. Recovery Transfers
 89. Removal Transfers
 90. Report TCCS
 91. Report RSKM
 92. Unconstrained Paths
 93. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; finalProject                                                      ;
; Device Family      ; Cyclone III                                                       ;
; Device Name        ; EP3C16F484C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                       ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+
; Clock Name                    ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                           ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+
; clk_in                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_in }                        ;
; clock_divider:b2v_inst21|temp ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divider:b2v_inst21|temp } ;
; reset                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { reset }                         ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                           ;
+------------+-----------------+-------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                    ; Note                                                          ;
+------------+-----------------+-------------------------------+---------------------------------------------------------------+
; 7.65 MHz   ; 7.65 MHz        ; clock_divider:b2v_inst21|temp ;                                                               ;
; 254.65 MHz ; 250.0 MHz       ; clk_in                        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+-------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                      ;
+-------------------------------+----------+---------------+
; Clock                         ; Slack    ; End Point TNS ;
+-------------------------------+----------+---------------+
; clock_divider:b2v_inst21|temp ; -135.795 ; -25353.812    ;
; clk_in                        ; -2.927   ; -60.268       ;
; reset                         ; -1.316   ; -7.708        ;
+-------------------------------+----------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                     ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; reset                         ; -4.797 ; -66.186       ;
; clk_in                        ; -0.127 ; -0.127        ;
; clock_divider:b2v_inst21|temp ; 0.382  ; 0.000         ;
+-------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                 ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clock_divider:b2v_inst21|temp ; -2.792 ; -390.034      ;
; clk_in                        ; -0.177 ; -3.287        ;
+-------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                  ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk_in                        ; -0.045 ; -0.402        ;
; clock_divider:b2v_inst21|temp ; 1.127  ; 0.000         ;
+-------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary      ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; reset                         ; -3.000 ; -45.419       ;
; clk_in                        ; -3.000 ; -36.000       ;
; clock_divider:b2v_inst21|temp ; -2.484 ; -1332.936     ;
+-------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_divider:b2v_inst21|temp'                                                                                                         ;
+----------+------------------------------------+------------------------------+--------------+-------------------------------+--------------+------------+------------+
; Slack    ; From Node                          ; To Node                      ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+----------+------------------------------------+------------------------------+--------------+-------------------------------+--------------+------------+------------+
; -135.795 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[62] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.396     ; 130.884    ;
; -135.726 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[60] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.397     ; 130.814    ;
; -135.711 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[59] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.400     ; 130.796    ;
; -135.707 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[62] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.611     ; 130.581    ;
; -135.638 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[60] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.612     ; 130.511    ;
; -135.623 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[59] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.615     ; 130.493    ;
; -135.412 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[62] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.692     ; 130.205    ;
; -135.377 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[61] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.387     ; 130.475    ;
; -135.370 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[63] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.387     ; 130.468    ;
; -135.343 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[60] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.693     ; 130.135    ;
; -135.328 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[59] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.696     ; 130.117    ;
; -135.309 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[57] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.400     ; 130.394    ;
; -135.299 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[53] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.401     ; 130.383    ;
; -135.289 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[61] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.602     ; 130.172    ;
; -135.282 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[63] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.602     ; 130.165    ;
; -135.253 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[58] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.397     ; 130.341    ;
; -135.221 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[57] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.615     ; 130.091    ;
; -135.215 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[54] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.386     ; 130.314    ;
; -135.211 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[53] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.616     ; 130.080    ;
; -135.165 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[58] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.612     ; 130.038    ;
; -135.155 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[56] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.399     ; 130.241    ;
; -135.154 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[55] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.362     ; 130.277    ;
; -135.133 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[52] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.401     ; 130.217    ;
; -135.127 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[54] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.601     ; 130.011    ;
; -135.067 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[56] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.614     ; 129.938    ;
; -135.066 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[55] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.577     ; 129.974    ;
; -135.047 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[51] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.380     ; 130.152    ;
; -135.045 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[52] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.616     ; 129.914    ;
; -135.010 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[50] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.403     ; 130.092    ;
; -134.994 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[61] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.683     ; 129.796    ;
; -134.987 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[63] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.683     ; 129.789    ;
; -134.968 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[48] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.391     ; 130.062    ;
; -134.959 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[51] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.595     ; 129.849    ;
; -134.926 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[57] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.696     ; 129.715    ;
; -134.922 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[50] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.618     ; 129.789    ;
; -134.916 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[53] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.697     ; 129.704    ;
; -134.880 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[48] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.606     ; 129.759    ;
; -134.876 ; control_unit:b2v_inst11|Zhighout   ; register_64:b2v_Z|output[62] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.403     ; 129.958    ;
; -134.870 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[58] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.693     ; 129.662    ;
; -134.844 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[46] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.410     ; 129.919    ;
; -134.837 ; control_unit:b2v_inst11|MDRout     ; register_64:b2v_Z|output[62] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.651     ; 130.671    ;
; -134.832 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[54] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.682     ; 129.635    ;
; -134.807 ; control_unit:b2v_inst11|Zhighout   ; register_64:b2v_Z|output[60] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.404     ; 129.888    ;
; -134.798 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[49] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.398     ; 129.885    ;
; -134.792 ; control_unit:b2v_inst11|Zhighout   ; register_64:b2v_Z|output[59] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.407     ; 129.870    ;
; -134.772 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[56] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.695     ; 129.562    ;
; -134.771 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[55] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.658     ; 129.598    ;
; -134.768 ; control_unit:b2v_inst11|MDRout     ; register_64:b2v_Z|output[60] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.652     ; 130.601    ;
; -134.756 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[46] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.625     ; 129.616    ;
; -134.753 ; control_unit:b2v_inst11|MDRout     ; register_64:b2v_Z|output[59] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.655     ; 130.583    ;
; -134.750 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[52] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.697     ; 129.538    ;
; -134.743 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[44] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.385     ; 129.843    ;
; -134.710 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[62] ; reset        ; clock_divider:b2v_inst21|temp ; 1.000        ; -4.811     ; 130.884    ;
; -134.710 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[49] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.613     ; 129.582    ;
; -134.664 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[51] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.676     ; 129.473    ;
; -134.655 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[44] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.600     ; 129.540    ;
; -134.641 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[60] ; reset        ; clock_divider:b2v_inst21|temp ; 1.000        ; -4.812     ; 130.814    ;
; -134.627 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[50] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.699     ; 129.413    ;
; -134.626 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[59] ; reset        ; clock_divider:b2v_inst21|temp ; 1.000        ; -4.815     ; 130.796    ;
; -134.622 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[62] ; reset        ; clock_divider:b2v_inst21|temp ; 1.000        ; -5.026     ; 130.581    ;
; -134.585 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[47] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.400     ; 129.670    ;
; -134.585 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[48] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.687     ; 129.383    ;
; -134.556 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[45] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.399     ; 129.642    ;
; -134.553 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[60] ; reset        ; clock_divider:b2v_inst21|temp ; 1.000        ; -5.027     ; 130.511    ;
; -134.538 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[59] ; reset        ; clock_divider:b2v_inst21|temp ; 1.000        ; -5.030     ; 130.493    ;
; -134.512 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[43] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.387     ; 129.610    ;
; -134.497 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[47] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.615     ; 129.367    ;
; -134.468 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[45] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.614     ; 129.339    ;
; -134.461 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[46] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.706     ; 129.240    ;
; -134.458 ; control_unit:b2v_inst11|Zhighout   ; register_64:b2v_Z|output[61] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.394     ; 129.549    ;
; -134.451 ; control_unit:b2v_inst11|Zhighout   ; register_64:b2v_Z|output[63] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.394     ; 129.542    ;
; -134.424 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[43] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.602     ; 129.307    ;
; -134.419 ; control_unit:b2v_inst11|MDRout     ; register_64:b2v_Z|output[61] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.642     ; 130.262    ;
; -134.415 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[49] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.694     ; 129.206    ;
; -134.412 ; control_unit:b2v_inst11|MDRout     ; register_64:b2v_Z|output[63] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.642     ; 130.255    ;
; -134.409 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[62] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.210     ; 130.684    ;
; -134.390 ; control_unit:b2v_inst11|Zhighout   ; register_64:b2v_Z|output[57] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.407     ; 129.468    ;
; -134.380 ; control_unit:b2v_inst11|Zhighout   ; register_64:b2v_Z|output[53] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.408     ; 129.457    ;
; -134.373 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[41] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.401     ; 129.457    ;
; -134.360 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[44] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.681     ; 129.164    ;
; -134.358 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[42] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.410     ; 129.433    ;
; -134.351 ; control_unit:b2v_inst11|MDRout     ; register_64:b2v_Z|output[57] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.655     ; 130.181    ;
; -134.341 ; control_unit:b2v_inst11|MDRout     ; register_64:b2v_Z|output[53] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.656     ; 130.170    ;
; -134.340 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[60] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.211     ; 130.614    ;
; -134.334 ; control_unit:b2v_inst11|Zhighout   ; register_64:b2v_Z|output[58] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.404     ; 129.415    ;
; -134.327 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[62] ; reset        ; clock_divider:b2v_inst21|temp ; 1.000        ; -5.107     ; 130.205    ;
; -134.325 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[59] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.214     ; 130.596    ;
; -134.296 ; control_unit:b2v_inst11|Zhighout   ; register_64:b2v_Z|output[54] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.393     ; 129.388    ;
; -134.295 ; control_unit:b2v_inst11|MDRout     ; register_64:b2v_Z|output[58] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.652     ; 130.128    ;
; -134.292 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[61] ; reset        ; clock_divider:b2v_inst21|temp ; 1.000        ; -4.802     ; 130.475    ;
; -134.285 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[63] ; reset        ; clock_divider:b2v_inst21|temp ; 1.000        ; -4.802     ; 130.468    ;
; -134.285 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[41] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.616     ; 129.154    ;
; -134.270 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[42] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.625     ; 129.130    ;
; -134.265 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[36] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.399     ; 129.351    ;
; -134.258 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[60] ; reset        ; clock_divider:b2v_inst21|temp ; 1.000        ; -5.108     ; 130.135    ;
; -134.257 ; control_unit:b2v_inst11|MDRout     ; register_64:b2v_Z|output[54] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.641     ; 130.101    ;
; -134.243 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[59] ; reset        ; clock_divider:b2v_inst21|temp ; 1.000        ; -5.111     ; 130.117    ;
; -134.236 ; control_unit:b2v_inst11|Zhighout   ; register_64:b2v_Z|output[56] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.406     ; 129.315    ;
; -134.235 ; control_unit:b2v_inst11|Zhighout   ; register_64:b2v_Z|output[55] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.369     ; 129.351    ;
; -134.224 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[57] ; reset        ; clock_divider:b2v_inst21|temp ; 1.000        ; -4.815     ; 130.394    ;
+----------+------------------------------------+------------------------------+--------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_in'                                                                                                                  ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.927 ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.051     ; 3.871      ;
; -2.918 ; clock_divider:b2v_inst21|count[28] ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 3.848      ;
; -2.840 ; clock_divider:b2v_inst21|count[29] ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 3.770      ;
; -2.801 ; clock_divider:b2v_inst21|count[31] ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 3.731      ;
; -2.761 ; clock_divider:b2v_inst21|count[22] ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 3.691      ;
; -2.752 ; clock_divider:b2v_inst21|count[26] ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 3.682      ;
; -2.750 ; clock_divider:b2v_inst21|count[24] ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 3.680      ;
; -2.736 ; clock_divider:b2v_inst21|count[25] ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 3.666      ;
; -2.643 ; clock_divider:b2v_inst21|count[17] ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 3.573      ;
; -2.617 ; clock_divider:b2v_inst21|count[21] ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 3.547      ;
; -2.577 ; clock_divider:b2v_inst21|count[30] ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 3.507      ;
; -2.575 ; clock_divider:b2v_inst21|count[2]  ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.051     ; 3.519      ;
; -2.571 ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.048     ; 3.518      ;
; -2.569 ; clock_divider:b2v_inst21|count[3]  ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.051     ; 3.513      ;
; -2.558 ; clock_divider:b2v_inst21|count[23] ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 3.488      ;
; -2.516 ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.048     ; 3.463      ;
; -2.515 ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.048     ; 3.462      ;
; -2.514 ; clock_divider:b2v_inst21|count[1]  ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.051     ; 3.458      ;
; -2.512 ; clock_divider:b2v_inst21|count[28] ; clock_divider:b2v_inst21|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.445      ;
; -2.511 ; clock_divider:b2v_inst21|count[28] ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.444      ;
; -2.508 ; clock_divider:b2v_inst21|count[28] ; clock_divider:b2v_inst21|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.441      ;
; -2.485 ; clock_divider:b2v_inst21|count[5]  ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.051     ; 3.429      ;
; -2.476 ; clock_divider:b2v_inst21|count[27] ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 3.406      ;
; -2.466 ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[31] ; clk_in       ; clk_in      ; 1.000        ; -0.048     ; 3.413      ;
; -2.449 ; clock_divider:b2v_inst21|count[20] ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 3.379      ;
; -2.434 ; clock_divider:b2v_inst21|count[29] ; clock_divider:b2v_inst21|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.367      ;
; -2.433 ; clock_divider:b2v_inst21|count[29] ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.366      ;
; -2.430 ; clock_divider:b2v_inst21|count[29] ; clock_divider:b2v_inst21|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.363      ;
; -2.419 ; clock_divider:b2v_inst21|count[1]  ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.048     ; 3.366      ;
; -2.393 ; clock_divider:b2v_inst21|count[31] ; clock_divider:b2v_inst21|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.326      ;
; -2.392 ; clock_divider:b2v_inst21|count[31] ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.325      ;
; -2.389 ; clock_divider:b2v_inst21|count[31] ; clock_divider:b2v_inst21|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.322      ;
; -2.376 ; clock_divider:b2v_inst21|count[19] ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 3.306      ;
; -2.376 ; clock_divider:b2v_inst21|count[6]  ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.309      ;
; -2.350 ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[29] ; clk_in       ; clk_in      ; 1.000        ; -0.048     ; 3.297      ;
; -2.350 ; clock_divider:b2v_inst21|count[22] ; clock_divider:b2v_inst21|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.283      ;
; -2.350 ; clock_divider:b2v_inst21|count[22] ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.283      ;
; -2.349 ; clock_divider:b2v_inst21|count[22] ; clock_divider:b2v_inst21|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.282      ;
; -2.346 ; clock_divider:b2v_inst21|count[26] ; clock_divider:b2v_inst21|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.279      ;
; -2.345 ; clock_divider:b2v_inst21|count[26] ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.278      ;
; -2.344 ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[30] ; clk_in       ; clk_in      ; 1.000        ; -0.048     ; 3.291      ;
; -2.344 ; clock_divider:b2v_inst21|count[10] ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.051     ; 3.288      ;
; -2.343 ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.048     ; 3.290      ;
; -2.342 ; clock_divider:b2v_inst21|count[26] ; clock_divider:b2v_inst21|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.275      ;
; -2.339 ; clock_divider:b2v_inst21|count[24] ; clock_divider:b2v_inst21|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.272      ;
; -2.339 ; clock_divider:b2v_inst21|count[24] ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.272      ;
; -2.338 ; clock_divider:b2v_inst21|count[24] ; clock_divider:b2v_inst21|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.271      ;
; -2.337 ; clock_divider:b2v_inst21|count[28] ; clock_divider:b2v_inst21|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.270      ;
; -2.336 ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.048     ; 3.283      ;
; -2.333 ; clock_divider:b2v_inst21|count[28] ; clock_divider:b2v_inst21|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.266      ;
; -2.333 ; clock_divider:b2v_inst21|count[28] ; clock_divider:b2v_inst21|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.266      ;
; -2.330 ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.048     ; 3.277      ;
; -2.330 ; clock_divider:b2v_inst21|count[25] ; clock_divider:b2v_inst21|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.263      ;
; -2.329 ; clock_divider:b2v_inst21|count[25] ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.262      ;
; -2.326 ; clock_divider:b2v_inst21|count[25] ; clock_divider:b2v_inst21|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.259      ;
; -2.300 ; clock_divider:b2v_inst21|count[4]  ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.051     ; 3.244      ;
; -2.300 ; clock_divider:b2v_inst21|count[3]  ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.048     ; 3.247      ;
; -2.298 ; clock_divider:b2v_inst21|count[7]  ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.051     ; 3.242      ;
; -2.265 ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[13] ; clk_in       ; clk_in      ; 1.000        ; -0.047     ; 3.213      ;
; -2.259 ; clock_divider:b2v_inst21|count[6]  ; clock_divider:b2v_inst21|count[31] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.192      ;
; -2.259 ; clock_divider:b2v_inst21|count[29] ; clock_divider:b2v_inst21|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.192      ;
; -2.255 ; clock_divider:b2v_inst21|count[29] ; clock_divider:b2v_inst21|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.188      ;
; -2.255 ; clock_divider:b2v_inst21|count[29] ; clock_divider:b2v_inst21|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.188      ;
; -2.238 ; clock_divider:b2v_inst21|count[18] ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 3.168      ;
; -2.237 ; clock_divider:b2v_inst21|count[17] ; clock_divider:b2v_inst21|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.170      ;
; -2.237 ; clock_divider:b2v_inst21|count[11] ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.170      ;
; -2.236 ; clock_divider:b2v_inst21|count[17] ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.169      ;
; -2.234 ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[27] ; clk_in       ; clk_in      ; 1.000        ; -0.048     ; 3.181      ;
; -2.233 ; clock_divider:b2v_inst21|count[17] ; clock_divider:b2v_inst21|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.166      ;
; -2.228 ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[28] ; clk_in       ; clk_in      ; 1.000        ; -0.048     ; 3.175      ;
; -2.221 ; clock_divider:b2v_inst21|count[2]  ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.048     ; 3.168      ;
; -2.218 ; clock_divider:b2v_inst21|count[31] ; clock_divider:b2v_inst21|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.151      ;
; -2.214 ; clock_divider:b2v_inst21|count[31] ; clock_divider:b2v_inst21|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.147      ;
; -2.214 ; clock_divider:b2v_inst21|count[31] ; clock_divider:b2v_inst21|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.147      ;
; -2.213 ; clock_divider:b2v_inst21|count[8]  ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.051     ; 3.157      ;
; -2.210 ; clock_divider:b2v_inst21|count[9]  ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.051     ; 3.154      ;
; -2.206 ; clock_divider:b2v_inst21|count[21] ; clock_divider:b2v_inst21|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.139      ;
; -2.206 ; clock_divider:b2v_inst21|count[21] ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.139      ;
; -2.205 ; clock_divider:b2v_inst21|count[21] ; clock_divider:b2v_inst21|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.138      ;
; -2.194 ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[11] ; clk_in       ; clk_in      ; 1.000        ; -0.047     ; 3.142      ;
; -2.193 ; clock_divider:b2v_inst21|count[1]  ; clock_divider:b2v_inst21|count[30] ; clk_in       ; clk_in      ; 1.000        ; -0.048     ; 3.140      ;
; -2.191 ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[6]  ; clk_in       ; clk_in      ; 1.000        ; -0.047     ; 3.139      ;
; -2.191 ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[16] ; clk_in       ; clk_in      ; 1.000        ; -0.047     ; 3.139      ;
; -2.188 ; clock_divider:b2v_inst21|count[1]  ; clock_divider:b2v_inst21|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.048     ; 3.135      ;
; -2.187 ; clock_divider:b2v_inst21|count[5]  ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.048     ; 3.134      ;
; -2.187 ; clock_divider:b2v_inst21|count[1]  ; clock_divider:b2v_inst21|count[31] ; clk_in       ; clk_in      ; 1.000        ; -0.048     ; 3.134      ;
; -2.180 ; clock_divider:b2v_inst21|count[28] ; clock_divider:b2v_inst21|count[6]  ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.114      ;
; -2.180 ; clock_divider:b2v_inst21|count[28] ; clock_divider:b2v_inst21|count[16] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 3.114      ;
; -2.171 ; clock_divider:b2v_inst21|count[30] ; clock_divider:b2v_inst21|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.104      ;
; -2.171 ; clock_divider:b2v_inst21|count[26] ; clock_divider:b2v_inst21|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.104      ;
; -2.170 ; clock_divider:b2v_inst21|count[30] ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.103      ;
; -2.170 ; clock_divider:b2v_inst21|count[22] ; clock_divider:b2v_inst21|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.103      ;
; -2.169 ; clock_divider:b2v_inst21|count[2]  ; clock_divider:b2v_inst21|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.048     ; 3.116      ;
; -2.167 ; clock_divider:b2v_inst21|count[30] ; clock_divider:b2v_inst21|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.100      ;
; -2.167 ; clock_divider:b2v_inst21|count[26] ; clock_divider:b2v_inst21|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.100      ;
; -2.167 ; clock_divider:b2v_inst21|count[26] ; clock_divider:b2v_inst21|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.100      ;
; -2.165 ; clock_divider:b2v_inst21|count[2]  ; clock_divider:b2v_inst21|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.048     ; 3.112      ;
; -2.165 ; clock_divider:b2v_inst21|count[22] ; clock_divider:b2v_inst21|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.098      ;
; -2.164 ; clock_divider:b2v_inst21|count[22] ; clock_divider:b2v_inst21|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.097      ;
; -2.163 ; clock_divider:b2v_inst21|count[13] ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.062     ; 3.096      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'reset'                                                                                                                                            ;
+--------+-----------------------------------------------+---------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                         ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+---------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -1.316 ; control_unit:b2v_inst11|present_state.rol3a   ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.003      ; 3.594      ;
; -1.238 ; control_unit:b2v_inst11|present_state.shl3a   ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.095      ; 3.608      ;
; -1.059 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|Grc     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 5.115      ; 5.266      ;
; -1.053 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|Grc     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 5.115      ; 5.260      ;
; -1.042 ; control_unit:b2v_inst11|present_state.ror3a   ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.095      ; 3.412      ;
; -0.994 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|Zin     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.721      ; 4.811      ;
; -0.988 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|Zin     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.721      ; 4.805      ;
; -0.965 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|Zin     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.202      ; 4.263      ;
; -0.963 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.089      ; 3.327      ;
; -0.910 ; control_unit:b2v_inst11|present_state.ror4a   ; control_unit:b2v_inst11|Grc     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 5.157      ; 5.159      ;
; -0.910 ; control_unit:b2v_inst11|present_state.and4a   ; control_unit:b2v_inst11|Grc     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 5.157      ; 5.159      ;
; -0.886 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|Grc     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 5.115      ; 5.093      ;
; -0.885 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.089      ; 3.249      ;
; -0.878 ; control_unit:b2v_inst11|present_state.ror4a   ; control_unit:b2v_inst11|Zin     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.763      ; 4.737      ;
; -0.871 ; control_unit:b2v_inst11|present_state.and4a   ; control_unit:b2v_inst11|Zin     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.763      ; 4.730      ;
; -0.859 ; control_unit:b2v_inst11|present_state.rol3a   ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 3.960      ; 3.594      ;
; -0.832 ; control_unit:b2v_inst11|present_state.ldr5a   ; control_unit:b2v_inst11|MARin   ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.222      ; 3.428      ;
; -0.821 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|Zin     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.721      ; 4.638      ;
; -0.781 ; control_unit:b2v_inst11|present_state.shl3a   ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 4.052      ; 3.608      ;
; -0.780 ; control_unit:b2v_inst11|present_state.sub4a   ; control_unit:b2v_inst11|Grc     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 5.115      ; 4.987      ;
; -0.764 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|Grc     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 5.157      ; 5.013      ;
; -0.745 ; control_unit:b2v_inst11|present_state.brpl4a  ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.339      ; 3.359      ;
; -0.738 ; control_unit:b2v_inst11|present_state.brzr4a  ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.339      ; 3.352      ;
; -0.733 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|Zin     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.763      ; 4.592      ;
; -0.718 ; control_unit:b2v_inst11|present_state.sub4a   ; control_unit:b2v_inst11|Zin     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.721      ; 4.535      ;
; -0.690 ; control_unit:b2v_inst11|present_state.brpl4a  ; control_unit:b2v_inst11|PCin    ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.831      ; 3.606      ;
; -0.690 ; control_unit:b2v_inst11|present_state.andi3a  ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.095      ; 3.060      ;
; -0.683 ; control_unit:b2v_inst11|present_state.brzr4a  ; control_unit:b2v_inst11|PCin    ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.831      ; 3.599      ;
; -0.682 ; control_unit:b2v_inst11|present_state.ori3a   ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.095      ; 3.052      ;
; -0.670 ; control_unit:b2v_inst11|present_state.add5a   ; control_unit:b2v_inst11|Zlowout ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.875      ; 3.761      ;
; -0.663 ; control_unit:b2v_inst11|present_state.sub5a   ; control_unit:b2v_inst11|Zlowout ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.875      ; 3.754      ;
; -0.642 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|MARin   ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.222      ; 3.238      ;
; -0.638 ; control_unit:b2v_inst11|present_state.add4a   ; control_unit:b2v_inst11|Grc     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 5.157      ; 4.887      ;
; -0.615 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.095      ; 2.985      ;
; -0.614 ; control_unit:b2v_inst11|present_state.add4a   ; control_unit:b2v_inst11|Zin     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.763      ; 4.473      ;
; -0.608 ; control_unit:b2v_inst11|present_state.addi3a  ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.095      ; 2.978      ;
; -0.602 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|Grc     ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 6.072      ; 5.266      ;
; -0.598 ; control_unit:b2v_inst11|present_state.mul3a   ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.089      ; 2.962      ;
; -0.596 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|Grc     ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 6.072      ; 5.260      ;
; -0.595 ; control_unit:b2v_inst11|present_state.jr3a    ; control_unit:b2v_inst11|PCin    ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.870      ; 3.550      ;
; -0.591 ; control_unit:b2v_inst11|present_state.st6a    ; control_unit:b2v_inst11|MARin   ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.369      ; 3.334      ;
; -0.585 ; control_unit:b2v_inst11|present_state.ror3a   ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 4.052      ; 3.412      ;
; -0.576 ; control_unit:b2v_inst11|present_state.brnz4a  ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.339      ; 3.190      ;
; -0.570 ; control_unit:b2v_inst11|present_state.ldi4a   ; control_unit:b2v_inst11|Zin     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.767      ; 4.433      ;
; -0.554 ; control_unit:b2v_inst11|present_state.str5a   ; control_unit:b2v_inst11|MARin   ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.369      ; 3.297      ;
; -0.541 ; control_unit:b2v_inst11|present_state.ld6a    ; control_unit:b2v_inst11|MARin   ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.222      ; 3.137      ;
; -0.537 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|Zin     ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 4.678      ; 4.811      ;
; -0.531 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|Zin     ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 4.678      ; 4.805      ;
; -0.523 ; control_unit:b2v_inst11|present_state.or3a    ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.095      ; 2.893      ;
; -0.521 ; control_unit:b2v_inst11|present_state.brnz4a  ; control_unit:b2v_inst11|PCin    ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.831      ; 3.437      ;
; -0.508 ; control_unit:b2v_inst11|present_state.st4a    ; control_unit:b2v_inst11|Zin     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.772      ; 4.376      ;
; -0.508 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|Zin     ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 4.159      ; 4.263      ;
; -0.506 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 4.046      ; 3.327      ;
; -0.503 ; control_unit:b2v_inst11|present_state.or5a    ; control_unit:b2v_inst11|Zlowout ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.875      ; 3.594      ;
; -0.494 ; control_unit:b2v_inst11|present_state.ldr5a   ; control_unit:b2v_inst11|MDRin   ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.368      ; 3.138      ;
; -0.494 ; control_unit:b2v_inst11|present_state.rol3a   ; control_unit:b2v_inst11|Yin     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.919      ; 3.787      ;
; -0.491 ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.339      ; 3.105      ;
; -0.477 ; control_unit:b2v_inst11|present_state.brmi4a  ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.339      ; 3.091      ;
; -0.475 ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|Zin     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.452      ; 4.023      ;
; -0.473 ; control_unit:b2v_inst11|present_state.st3a    ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.095      ; 2.843      ;
; -0.453 ; control_unit:b2v_inst11|present_state.ror4a   ; control_unit:b2v_inst11|Grc     ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 6.114      ; 5.159      ;
; -0.453 ; control_unit:b2v_inst11|present_state.and4a   ; control_unit:b2v_inst11|Grc     ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 6.114      ; 5.159      ;
; -0.450 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|Zin     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.202      ; 3.748      ;
; -0.447 ; control_unit:b2v_inst11|present_state.sub3a   ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.095      ; 2.817      ;
; -0.429 ; control_unit:b2v_inst11|present_state.shl3a   ; control_unit:b2v_inst11|Yin     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.011      ; 3.814      ;
; -0.429 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|Grc     ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 6.072      ; 5.093      ;
; -0.428 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 4.046      ; 3.249      ;
; -0.426 ; control_unit:b2v_inst11|present_state.shr3a   ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.095      ; 2.796      ;
; -0.422 ; control_unit:b2v_inst11|present_state.brmi4a  ; control_unit:b2v_inst11|PCin    ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.831      ; 3.338      ;
; -0.421 ; control_unit:b2v_inst11|present_state.ror4a   ; control_unit:b2v_inst11|Zin     ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 4.720      ; 4.737      ;
; -0.415 ; control_unit:b2v_inst11|present_state.str3a   ; control_unit:b2v_inst11|Zin     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.453      ; 3.964      ;
; -0.414 ; control_unit:b2v_inst11|present_state.and4a   ; control_unit:b2v_inst11|Zin     ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 4.720      ; 4.730      ;
; -0.405 ; control_unit:b2v_inst11|present_state.and5a   ; control_unit:b2v_inst11|Zlowout ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.875      ; 3.496      ;
; -0.384 ; control_unit:b2v_inst11|present_state.jal3a   ; control_unit:b2v_inst11|PCin    ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.823      ; 3.292      ;
; -0.383 ; control_unit:b2v_inst11|present_state.mul4a   ; control_unit:b2v_inst11|Zin     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.452      ; 3.931      ;
; -0.380 ; control_unit:b2v_inst11|present_state.mflo3a  ; control_unit:b2v_inst11|Gra     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.865      ; 4.356      ;
; -0.376 ; control_unit:b2v_inst11|present_state.add5a   ; control_unit:b2v_inst11|Gra     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.594      ; 4.081      ;
; -0.369 ; control_unit:b2v_inst11|present_state.sub5a   ; control_unit:b2v_inst11|Gra     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.594      ; 4.074      ;
; -0.364 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|Zin     ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 4.678      ; 4.638      ;
; -0.348 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|PCin    ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.665      ; 3.098      ;
; -0.348 ; control_unit:b2v_inst11|present_state.and3a   ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.095      ; 2.718      ;
; -0.328 ; control_unit:b2v_inst11|present_state.brpl4a  ; control_unit:b2v_inst11|Rout    ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 4.926      ; 5.482      ;
; -0.328 ; control_unit:b2v_inst11|present_state.ldi3a   ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.095      ; 2.698      ;
; -0.326 ; control_unit:b2v_inst11|present_state.andi5a  ; control_unit:b2v_inst11|Zlowout ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.836      ; 3.378      ;
; -0.323 ; control_unit:b2v_inst11|present_state.sub4a   ; control_unit:b2v_inst11|Grc     ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 6.072      ; 4.987      ;
; -0.321 ; control_unit:b2v_inst11|present_state.brzr4a  ; control_unit:b2v_inst11|Rout    ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 4.926      ; 5.475      ;
; -0.313 ; control_unit:b2v_inst11|present_state.ldr3a   ; control_unit:b2v_inst11|Zin     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.453      ; 3.862      ;
; -0.307 ; control_unit:b2v_inst11|present_state.brzr3a  ; control_unit:b2v_inst11|Rout    ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 5.241      ; 5.776      ;
; -0.307 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|Grc     ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 6.114      ; 5.013      ;
; -0.304 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|MDRin   ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.368      ; 2.948      ;
; -0.300 ; control_unit:b2v_inst11|present_state.brnz3a  ; control_unit:b2v_inst11|Rout    ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 5.241      ; 5.769      ;
; -0.288 ; control_unit:b2v_inst11|present_state.brpl4a  ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 4.296      ; 3.359      ;
; -0.284 ; control_unit:b2v_inst11|present_state.addi4a  ; control_unit:b2v_inst11|Zin     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.453      ; 3.833      ;
; -0.284 ; control_unit:b2v_inst11|present_state.shl5a   ; control_unit:b2v_inst11|Zlowout ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.409      ; 3.909      ;
; -0.283 ; control_unit:b2v_inst11|present_state.sub5a   ; control_unit:b2v_inst11|ZLowin  ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.836      ; 4.508      ;
; -0.282 ; control_unit:b2v_inst11|present_state.add5a   ; control_unit:b2v_inst11|ZLowin  ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.836      ; 4.507      ;
; -0.281 ; control_unit:b2v_inst11|present_state.brzr4a  ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 4.296      ; 3.352      ;
; -0.279 ; control_unit:b2v_inst11|present_state.ror5a   ; control_unit:b2v_inst11|Zlowout ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.409      ; 3.904      ;
; -0.276 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|Zin     ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 4.720      ; 4.592      ;
; -0.271 ; control_unit:b2v_inst11|present_state.ld4a    ; control_unit:b2v_inst11|Zin     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.767      ; 4.134      ;
+--------+-----------------------------------------------+---------------------------------+-------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'reset'                                                                                                                                                    ;
+--------+------------------------------------------------+---------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                               ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+---------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -4.797 ; control_unit:b2v_inst11|present_state.sub4a    ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 8.011      ; 2.744      ;
; -4.787 ; control_unit:b2v_inst11|present_state.ori4a    ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 8.011      ; 2.754      ;
; -4.712 ; control_unit:b2v_inst11|present_state.sub4a    ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 7.426      ; 2.744      ;
; -4.702 ; control_unit:b2v_inst11|present_state.ori4a    ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 7.426      ; 2.754      ;
; -4.695 ; control_unit:b2v_inst11|present_state.rol4a    ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 8.011      ; 2.846      ;
; -4.672 ; control_unit:b2v_inst11|present_state.div4a    ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 7.753      ; 2.611      ;
; -4.661 ; control_unit:b2v_inst11|present_state.not3a    ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 7.513      ; 2.382      ;
; -4.610 ; control_unit:b2v_inst11|present_state.rol4a    ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 7.426      ; 2.846      ;
; -4.587 ; control_unit:b2v_inst11|present_state.div4a    ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 7.168      ; 2.611      ;
; -4.576 ; control_unit:b2v_inst11|present_state.not3a    ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 6.928      ; 2.382      ;
; -4.533 ; control_unit:b2v_inst11|present_state.shl4a    ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 8.011      ; 3.008      ;
; -4.527 ; control_unit:b2v_inst11|present_state.or4a     ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 8.011      ; 3.014      ;
; -4.448 ; control_unit:b2v_inst11|present_state.shl4a    ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 7.426      ; 3.008      ;
; -4.442 ; control_unit:b2v_inst11|present_state.or4a     ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 7.426      ; 3.014      ;
; -4.314 ; control_unit:b2v_inst11|present_state.shr4a    ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 8.049      ; 3.265      ;
; -4.229 ; control_unit:b2v_inst11|present_state.shr4a    ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 7.464      ; 3.265      ;
; -4.205 ; control_unit:b2v_inst11|present_state.shl4a    ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 8.008      ; 3.333      ;
; -4.129 ; control_unit:b2v_inst11|present_state.neg3a    ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 7.510      ; 2.911      ;
; -4.120 ; control_unit:b2v_inst11|present_state.shl4a    ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 7.423      ; 3.333      ;
; -4.046 ; control_unit:b2v_inst11|present_state.not3a    ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 7.510      ; 2.994      ;
; -4.044 ; control_unit:b2v_inst11|present_state.neg3a    ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 6.925      ; 2.911      ;
; -3.963 ; control_unit:b2v_inst11|present_state.mul4a    ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 7.750      ; 3.317      ;
; -3.961 ; control_unit:b2v_inst11|present_state.not3a    ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 6.925      ; 2.994      ;
; -3.878 ; control_unit:b2v_inst11|present_state.mul4a    ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 7.165      ; 3.317      ;
; -3.866 ; control_unit:b2v_inst11|present_state.div4a    ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 7.750      ; 3.414      ;
; -3.781 ; control_unit:b2v_inst11|present_state.div4a    ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 7.165      ; 3.414      ;
; -3.633 ; control_unit:b2v_inst11|present_state.and4a    ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 8.053      ; 3.950      ;
; -3.571 ; control_unit:b2v_inst11|present_state.ori4a    ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 8.012      ; 3.971      ;
; -3.558 ; control_unit:b2v_inst11|present_state.andi4a   ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 8.057      ; 4.029      ;
; -3.548 ; control_unit:b2v_inst11|present_state.and4a    ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 7.468      ; 3.950      ;
; -3.536 ; control_unit:b2v_inst11|present_state.not3a    ; control_unit:b2v_inst11|ALU_cs[3]     ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 7.511      ; 3.505      ;
; -3.519 ; control_unit:b2v_inst11|present_state.shr4a    ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 8.053      ; 4.064      ;
; -3.503 ; control_unit:b2v_inst11|present_state.shl4a    ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 8.012      ; 4.039      ;
; -3.486 ; control_unit:b2v_inst11|present_state.ori4a    ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 7.427      ; 3.971      ;
; -3.473 ; control_unit:b2v_inst11|present_state.andi4a   ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 7.472      ; 4.029      ;
; -3.451 ; control_unit:b2v_inst11|present_state.not3a    ; control_unit:b2v_inst11|ALU_cs[3]     ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 6.926      ; 3.505      ;
; -3.445 ; control_unit:b2v_inst11|present_state.or4a     ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 8.012      ; 4.097      ;
; -3.434 ; control_unit:b2v_inst11|present_state.shr4a    ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 7.468      ; 4.064      ;
; -3.419 ; control_unit:b2v_inst11|present_state.ror4a    ; control_unit:b2v_inst11|ALU_cs[3]     ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 8.050      ; 4.161      ;
; -3.418 ; control_unit:b2v_inst11|present_state.shl4a    ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 7.427      ; 4.039      ;
; -3.375 ; control_unit:b2v_inst11|present_state.rol4a    ; control_unit:b2v_inst11|ALU_cs[3]     ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 8.009      ; 4.164      ;
; -3.360 ; control_unit:b2v_inst11|present_state.or4a     ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 7.427      ; 4.097      ;
; -3.334 ; control_unit:b2v_inst11|present_state.ror4a    ; control_unit:b2v_inst11|ALU_cs[3]     ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 7.465      ; 4.161      ;
; -3.296 ; control_unit:b2v_inst11|present_state.neg3a    ; control_unit:b2v_inst11|ALU_cs[3]     ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 7.511      ; 3.745      ;
; -3.290 ; control_unit:b2v_inst11|present_state.rol4a    ; control_unit:b2v_inst11|ALU_cs[3]     ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 7.424      ; 4.164      ;
; -3.211 ; control_unit:b2v_inst11|present_state.neg3a    ; control_unit:b2v_inst11|ALU_cs[3]     ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 6.926      ; 3.745      ;
; -3.019 ; control_unit:b2v_inst11|present_state.fetch0a  ; control_unit:b2v_inst11|clear         ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 4.030      ; 0.541      ;
; -2.753 ; control_unit:b2v_inst11|present_state.str_init ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 4.369      ; 1.146      ;
; -2.668 ; control_unit:b2v_inst11|present_state.str_init ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 3.784      ; 1.146      ;
; -2.604 ; control_unit:b2v_inst11|present_state.fetch2a  ; control_unit:b2v_inst11|read_signal   ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 4.324      ; 1.250      ;
; -2.519 ; control_unit:b2v_inst11|present_state.fetch2a  ; control_unit:b2v_inst11|read_signal   ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 3.739      ; 1.250      ;
; -2.498 ; control_unit:b2v_inst11|present_state.ldr_init ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 4.369      ; 1.401      ;
; -2.413 ; control_unit:b2v_inst11|present_state.ldr_init ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 3.784      ; 1.401      ;
; -2.406 ; control_unit:b2v_inst11|present_state.ldr6a    ; control_unit:b2v_inst11|read_signal   ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 4.324      ; 1.448      ;
; -2.321 ; control_unit:b2v_inst11|present_state.ldr6a    ; control_unit:b2v_inst11|read_signal   ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 3.739      ; 1.448      ;
; -2.281 ; control_unit:b2v_inst11|present_state.ld7a     ; control_unit:b2v_inst11|read_signal   ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 4.324      ; 1.573      ;
; -2.244 ; control_unit:b2v_inst11|present_state.div5a    ; control_unit:b2v_inst11|ZLowin        ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 5.360      ; 2.646      ;
; -2.233 ; control_unit:b2v_inst11|present_state.mflo3a   ; control_unit:b2v_inst11|LOout         ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 7.869      ; 5.166      ;
; -2.221 ; control_unit:b2v_inst11|present_state.ori5a    ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 5.515      ; 2.824      ;
; -2.196 ; control_unit:b2v_inst11|present_state.ld7a     ; control_unit:b2v_inst11|read_signal   ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 3.739      ; 1.573      ;
; -2.159 ; control_unit:b2v_inst11|present_state.div5a    ; control_unit:b2v_inst11|ZLowin        ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 4.775      ; 2.646      ;
; -2.157 ; control_unit:b2v_inst11|present_state.mul5a    ; control_unit:b2v_inst11|ZLowin        ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 5.278      ; 2.651      ;
; -2.149 ; control_unit:b2v_inst11|present_state.st6a     ; control_unit:b2v_inst11|write_signal  ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 6.000      ; 3.381      ;
; -2.148 ; control_unit:b2v_inst11|present_state.mflo3a   ; control_unit:b2v_inst11|LOout         ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 7.284      ; 5.166      ;
; -2.136 ; control_unit:b2v_inst11|present_state.ori5a    ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 4.930      ; 2.824      ;
; -2.104 ; control_unit:b2v_inst11|present_state.neg3a    ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 6.192      ; 3.618      ;
; -2.072 ; control_unit:b2v_inst11|present_state.mul5a    ; control_unit:b2v_inst11|ZLowin        ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 4.693      ; 2.651      ;
; -2.064 ; control_unit:b2v_inst11|present_state.st6a     ; control_unit:b2v_inst11|write_signal  ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 5.415      ; 3.381      ;
; -2.043 ; control_unit:b2v_inst11|present_state.div5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 4.455      ; 1.942      ;
; -2.042 ; control_unit:b2v_inst11|present_state.str5a    ; control_unit:b2v_inst11|write_signal  ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 6.000      ; 3.488      ;
; -2.037 ; control_unit:b2v_inst11|present_state.not4a    ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 5.515      ; 3.008      ;
; -2.034 ; control_unit:b2v_inst11|present_state.in3a     ; control_unit:b2v_inst11|In_portout    ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 7.573      ; 5.069      ;
; -2.030 ; control_unit:b2v_inst11|present_state.shr5a    ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 6.045      ; 3.545      ;
; -2.021 ; control_unit:b2v_inst11|present_state.not3a    ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 6.192      ; 3.701      ;
; -2.019 ; control_unit:b2v_inst11|present_state.neg3a    ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 5.607      ; 3.618      ;
; -2.019 ; control_unit:b2v_inst11|present_state.mfhi3a   ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 5.792      ; 3.303      ;
; -2.019 ; control_unit:b2v_inst11|present_state.ldi5a    ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 5.495      ; 3.006      ;
; -1.964 ; control_unit:b2v_inst11|present_state.div6a    ; control_unit:b2v_inst11|Zhighout      ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 7.536      ; 5.102      ;
; -1.957 ; control_unit:b2v_inst11|present_state.str5a    ; control_unit:b2v_inst11|write_signal  ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 5.415      ; 3.488      ;
; -1.956 ; control_unit:b2v_inst11|present_state.mul5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 4.373      ; 1.947      ;
; -1.956 ; control_unit:b2v_inst11|present_state.neg4a    ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 5.515      ; 3.089      ;
; -1.952 ; control_unit:b2v_inst11|present_state.not4a    ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 4.930      ; 3.008      ;
; -1.949 ; control_unit:b2v_inst11|present_state.in3a     ; control_unit:b2v_inst11|In_portout    ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 6.988      ; 5.069      ;
; -1.945 ; control_unit:b2v_inst11|present_state.shr5a    ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 5.460      ; 3.545      ;
; -1.936 ; control_unit:b2v_inst11|present_state.not3a    ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 5.607      ; 3.701      ;
; -1.934 ; control_unit:b2v_inst11|present_state.mfhi3a   ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 5.207      ; 3.303      ;
; -1.934 ; control_unit:b2v_inst11|present_state.ldi5a    ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 4.910      ; 3.006      ;
; -1.930 ; control_unit:b2v_inst11|present_state.fetch2a  ; control_unit:b2v_inst11|IRin          ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 6.701      ; 4.301      ;
; -1.930 ; control_unit:b2v_inst11|present_state.rol5a    ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 6.045      ; 3.645      ;
; -1.917 ; control_unit:b2v_inst11|present_state.addi5a   ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 5.515      ; 3.128      ;
; -1.900 ; control_unit:b2v_inst11|present_state.ldr6a    ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 5.579      ; 3.209      ;
; -1.892 ; control_unit:b2v_inst11|present_state.jal_init ; control_unit:b2v_inst11|R14MUX_enable ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 6.718      ; 4.356      ;
; -1.891 ; control_unit:b2v_inst11|present_state.mul6a    ; control_unit:b2v_inst11|Zhighout      ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 7.536      ; 5.175      ;
; -1.885 ; control_unit:b2v_inst11|present_state.st7a     ; control_unit:b2v_inst11|MDRout        ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 6.615      ; 4.260      ;
; -1.879 ; control_unit:b2v_inst11|present_state.div6a    ; control_unit:b2v_inst11|Zhighout      ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 6.951      ; 5.102      ;
; -1.871 ; control_unit:b2v_inst11|present_state.neg4a    ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 4.930      ; 3.089      ;
; -1.862 ; control_unit:b2v_inst11|present_state.div5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 3.774      ; 1.942      ;
; -1.845 ; control_unit:b2v_inst11|present_state.fetch2a  ; control_unit:b2v_inst11|IRin          ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 6.116      ; 4.301      ;
; -1.845 ; control_unit:b2v_inst11|present_state.rol5a    ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 5.460      ; 3.645      ;
; -1.832 ; control_unit:b2v_inst11|present_state.addi5a   ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 4.930      ; 3.128      ;
+--------+------------------------------------------------+---------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_in'                                                                                                                                    ;
+--------+------------------------------------+------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -0.127 ; clock_divider:b2v_inst21|temp      ; clock_divider:b2v_inst21|temp      ; clock_divider:b2v_inst21|temp ; clk_in      ; 0.000        ; 2.421      ; 2.680      ;
; 0.362  ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[0]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 0.580      ;
; 0.431  ; clock_divider:b2v_inst21|temp      ; clock_divider:b2v_inst21|temp      ; clock_divider:b2v_inst21|temp ; clk_in      ; -0.500       ; 2.421      ; 2.738      ;
; 0.569  ; clock_divider:b2v_inst21|count[3]  ; clock_divider:b2v_inst21|count[3]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 0.787      ;
; 0.569  ; clock_divider:b2v_inst21|count[15] ; clock_divider:b2v_inst21|count[15] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 0.787      ;
; 0.569  ; clock_divider:b2v_inst21|count[29] ; clock_divider:b2v_inst21|count[29] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 0.788      ;
; 0.570  ; clock_divider:b2v_inst21|count[1]  ; clock_divider:b2v_inst21|count[1]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 0.788      ;
; 0.570  ; clock_divider:b2v_inst21|count[5]  ; clock_divider:b2v_inst21|count[5]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 0.788      ;
; 0.570  ; clock_divider:b2v_inst21|count[17] ; clock_divider:b2v_inst21|count[17] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 0.789      ;
; 0.570  ; clock_divider:b2v_inst21|count[27] ; clock_divider:b2v_inst21|count[27] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 0.789      ;
; 0.570  ; clock_divider:b2v_inst21|count[31] ; clock_divider:b2v_inst21|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 0.789      ;
; 0.572  ; clock_divider:b2v_inst21|count[7]  ; clock_divider:b2v_inst21|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clock_divider:b2v_inst21|count[9]  ; clock_divider:b2v_inst21|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clock_divider:b2v_inst21|count[23] ; clock_divider:b2v_inst21|count[23] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 0.791      ;
; 0.572  ; clock_divider:b2v_inst21|count[25] ; clock_divider:b2v_inst21|count[25] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 0.791      ;
; 0.573  ; clock_divider:b2v_inst21|count[2]  ; clock_divider:b2v_inst21|count[2]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 0.791      ;
; 0.573  ; clock_divider:b2v_inst21|count[30] ; clock_divider:b2v_inst21|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 0.792      ;
; 0.574  ; clock_divider:b2v_inst21|count[4]  ; clock_divider:b2v_inst21|count[4]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 0.792      ;
; 0.574  ; clock_divider:b2v_inst21|count[8]  ; clock_divider:b2v_inst21|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 0.792      ;
; 0.574  ; clock_divider:b2v_inst21|count[10] ; clock_divider:b2v_inst21|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 0.792      ;
; 0.574  ; clock_divider:b2v_inst21|count[26] ; clock_divider:b2v_inst21|count[26] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 0.793      ;
; 0.574  ; clock_divider:b2v_inst21|count[28] ; clock_divider:b2v_inst21|count[28] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 0.793      ;
; 0.844  ; clock_divider:b2v_inst21|count[1]  ; clock_divider:b2v_inst21|count[2]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.062      ;
; 0.844  ; clock_divider:b2v_inst21|count[29] ; clock_divider:b2v_inst21|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 1.063      ;
; 0.844  ; clock_divider:b2v_inst21|count[3]  ; clock_divider:b2v_inst21|count[4]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.062      ;
; 0.845  ; clock_divider:b2v_inst21|count[27] ; clock_divider:b2v_inst21|count[28] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 1.064      ;
; 0.846  ; clock_divider:b2v_inst21|count[7]  ; clock_divider:b2v_inst21|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.064      ;
; 0.846  ; clock_divider:b2v_inst21|count[9]  ; clock_divider:b2v_inst21|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.064      ;
; 0.846  ; clock_divider:b2v_inst21|count[25] ; clock_divider:b2v_inst21|count[26] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 1.065      ;
; 0.860  ; clock_divider:b2v_inst21|count[2]  ; clock_divider:b2v_inst21|count[3]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.078      ;
; 0.860  ; clock_divider:b2v_inst21|count[30] ; clock_divider:b2v_inst21|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 1.079      ;
; 0.861  ; clock_divider:b2v_inst21|count[28] ; clock_divider:b2v_inst21|count[29] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 1.080      ;
; 0.861  ; clock_divider:b2v_inst21|count[4]  ; clock_divider:b2v_inst21|count[5]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.079      ;
; 0.861  ; clock_divider:b2v_inst21|count[26] ; clock_divider:b2v_inst21|count[27] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 1.080      ;
; 0.861  ; clock_divider:b2v_inst21|count[8]  ; clock_divider:b2v_inst21|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.079      ;
; 0.862  ; clock_divider:b2v_inst21|count[2]  ; clock_divider:b2v_inst21|count[4]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.080      ;
; 0.863  ; clock_divider:b2v_inst21|count[28] ; clock_divider:b2v_inst21|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 1.082      ;
; 0.863  ; clock_divider:b2v_inst21|count[26] ; clock_divider:b2v_inst21|count[28] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 1.082      ;
; 0.863  ; clock_divider:b2v_inst21|count[8]  ; clock_divider:b2v_inst21|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.081      ;
; 0.940  ; clock_divider:b2v_inst21|count[15] ; clock_divider:b2v_inst21|count[17] ; clk_in                        ; clk_in      ; 0.000        ; 0.075      ; 1.172      ;
; 0.954  ; clock_divider:b2v_inst21|count[1]  ; clock_divider:b2v_inst21|count[3]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.172      ;
; 0.954  ; clock_divider:b2v_inst21|count[29] ; clock_divider:b2v_inst21|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 1.173      ;
; 0.954  ; clock_divider:b2v_inst21|count[3]  ; clock_divider:b2v_inst21|count[5]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.172      ;
; 0.955  ; clock_divider:b2v_inst21|count[5]  ; clock_divider:b2v_inst21|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.173      ;
; 0.955  ; clock_divider:b2v_inst21|count[27] ; clock_divider:b2v_inst21|count[29] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 1.174      ;
; 0.956  ; clock_divider:b2v_inst21|count[23] ; clock_divider:b2v_inst21|count[25] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 1.175      ;
; 0.956  ; clock_divider:b2v_inst21|count[25] ; clock_divider:b2v_inst21|count[27] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 1.175      ;
; 0.956  ; clock_divider:b2v_inst21|count[7]  ; clock_divider:b2v_inst21|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.174      ;
; 0.956  ; clock_divider:b2v_inst21|count[1]  ; clock_divider:b2v_inst21|count[4]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.174      ;
; 0.957  ; clock_divider:b2v_inst21|count[5]  ; clock_divider:b2v_inst21|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.175      ;
; 0.957  ; clock_divider:b2v_inst21|count[27] ; clock_divider:b2v_inst21|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 1.176      ;
; 0.958  ; clock_divider:b2v_inst21|count[23] ; clock_divider:b2v_inst21|count[26] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 1.177      ;
; 0.958  ; clock_divider:b2v_inst21|count[25] ; clock_divider:b2v_inst21|count[28] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 1.177      ;
; 0.958  ; clock_divider:b2v_inst21|count[7]  ; clock_divider:b2v_inst21|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.176      ;
; 0.972  ; clock_divider:b2v_inst21|count[2]  ; clock_divider:b2v_inst21|count[5]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.190      ;
; 0.973  ; clock_divider:b2v_inst21|count[28] ; clock_divider:b2v_inst21|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 1.192      ;
; 0.973  ; clock_divider:b2v_inst21|count[4]  ; clock_divider:b2v_inst21|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.191      ;
; 0.973  ; clock_divider:b2v_inst21|count[26] ; clock_divider:b2v_inst21|count[29] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 1.192      ;
; 0.975  ; clock_divider:b2v_inst21|count[4]  ; clock_divider:b2v_inst21|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.193      ;
; 0.975  ; clock_divider:b2v_inst21|count[26] ; clock_divider:b2v_inst21|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 1.194      ;
; 1.003  ; clock_divider:b2v_inst21|count[24] ; clock_divider:b2v_inst21|count[25] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 1.222      ;
; 1.005  ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[1]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.223      ;
; 1.005  ; clock_divider:b2v_inst21|count[24] ; clock_divider:b2v_inst21|count[26] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 1.224      ;
; 1.031  ; clock_divider:b2v_inst21|count[16] ; clock_divider:b2v_inst21|count[17] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.249      ;
; 1.032  ; clock_divider:b2v_inst21|count[22] ; clock_divider:b2v_inst21|count[23] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 1.251      ;
; 1.066  ; clock_divider:b2v_inst21|count[1]  ; clock_divider:b2v_inst21|count[5]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.284      ;
; 1.066  ; clock_divider:b2v_inst21|count[3]  ; clock_divider:b2v_inst21|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.284      ;
; 1.067  ; clock_divider:b2v_inst21|count[5]  ; clock_divider:b2v_inst21|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.285      ;
; 1.067  ; clock_divider:b2v_inst21|count[27] ; clock_divider:b2v_inst21|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 1.286      ;
; 1.068  ; clock_divider:b2v_inst21|count[23] ; clock_divider:b2v_inst21|count[27] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 1.287      ;
; 1.068  ; clock_divider:b2v_inst21|count[25] ; clock_divider:b2v_inst21|count[29] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 1.287      ;
; 1.068  ; clock_divider:b2v_inst21|count[3]  ; clock_divider:b2v_inst21|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.286      ;
; 1.069  ; clock_divider:b2v_inst21|count[5]  ; clock_divider:b2v_inst21|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.287      ;
; 1.070  ; clock_divider:b2v_inst21|count[23] ; clock_divider:b2v_inst21|count[28] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 1.289      ;
; 1.070  ; clock_divider:b2v_inst21|count[25] ; clock_divider:b2v_inst21|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 1.289      ;
; 1.084  ; clock_divider:b2v_inst21|count[2]  ; clock_divider:b2v_inst21|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.302      ;
; 1.085  ; clock_divider:b2v_inst21|count[10] ; clock_divider:b2v_inst21|count[15] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.303      ;
; 1.085  ; clock_divider:b2v_inst21|count[4]  ; clock_divider:b2v_inst21|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.303      ;
; 1.085  ; clock_divider:b2v_inst21|count[26] ; clock_divider:b2v_inst21|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 1.304      ;
; 1.086  ; clock_divider:b2v_inst21|count[2]  ; clock_divider:b2v_inst21|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.304      ;
; 1.087  ; clock_divider:b2v_inst21|count[4]  ; clock_divider:b2v_inst21|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.305      ;
; 1.115  ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[2]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.333      ;
; 1.115  ; clock_divider:b2v_inst21|count[24] ; clock_divider:b2v_inst21|count[27] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 1.334      ;
; 1.117  ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[3]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.335      ;
; 1.117  ; clock_divider:b2v_inst21|count[24] ; clock_divider:b2v_inst21|count[28] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 1.336      ;
; 1.126  ; clock_divider:b2v_inst21|count[21] ; clock_divider:b2v_inst21|count[23] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 1.345      ;
; 1.144  ; clock_divider:b2v_inst21|count[22] ; clock_divider:b2v_inst21|count[25] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 1.363      ;
; 1.146  ; clock_divider:b2v_inst21|count[22] ; clock_divider:b2v_inst21|count[26] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 1.365      ;
; 1.146  ; clock_divider:b2v_inst21|count[20] ; clock_divider:b2v_inst21|count[23] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 1.365      ;
; 1.164  ; clock_divider:b2v_inst21|count[20] ; clock_divider:b2v_inst21|count[20] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 1.383      ;
; 1.178  ; clock_divider:b2v_inst21|count[1]  ; clock_divider:b2v_inst21|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.396      ;
; 1.178  ; clock_divider:b2v_inst21|count[3]  ; clock_divider:b2v_inst21|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.396      ;
; 1.178  ; clock_divider:b2v_inst21|count[17] ; clock_divider:b2v_inst21|count[23] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 1.397      ;
; 1.180  ; clock_divider:b2v_inst21|count[23] ; clock_divider:b2v_inst21|count[29] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 1.399      ;
; 1.180  ; clock_divider:b2v_inst21|count[9]  ; clock_divider:b2v_inst21|count[15] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.398      ;
; 1.180  ; clock_divider:b2v_inst21|count[25] ; clock_divider:b2v_inst21|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 1.399      ;
; 1.180  ; clock_divider:b2v_inst21|count[1]  ; clock_divider:b2v_inst21|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.398      ;
; 1.180  ; clock_divider:b2v_inst21|count[3]  ; clock_divider:b2v_inst21|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.061      ; 1.398      ;
; 1.181  ; clock_divider:b2v_inst21|count[21] ; clock_divider:b2v_inst21|count[21] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 1.400      ;
; 1.182  ; clock_divider:b2v_inst21|count[23] ; clock_divider:b2v_inst21|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.062      ; 1.401      ;
+--------+------------------------------------+------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_divider:b2v_inst21|temp'                                                                                                                                                              ;
+-------+----------------------------------------------------+----------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.382 ; control_unit:b2v_inst11|present_state.fetch0b      ; control_unit:b2v_inst11|present_state.fetch0b      ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.fetch1a      ; control_unit:b2v_inst11|present_state.fetch1a      ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.fetch1b      ; control_unit:b2v_inst11|present_state.fetch1b      ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.fetch2a      ; control_unit:b2v_inst11|present_state.fetch2a      ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.add3b        ; control_unit:b2v_inst11|present_state.add3b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.add4a        ; control_unit:b2v_inst11|present_state.add4a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.shr3b        ; control_unit:b2v_inst11|present_state.shr3b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.shr4a        ; control_unit:b2v_inst11|present_state.shr4a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.and3b        ; control_unit:b2v_inst11|present_state.and3b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.and4a        ; control_unit:b2v_inst11|present_state.and4a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.ror4a        ; control_unit:b2v_inst11|present_state.ror4a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.div4b        ; control_unit:b2v_inst11|present_state.div4b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.mul3b        ; control_unit:b2v_inst11|present_state.mul3b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.mul4a        ; control_unit:b2v_inst11|present_state.mul4a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.mul4b        ; control_unit:b2v_inst11|present_state.mul4b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.mul5a        ; control_unit:b2v_inst11|present_state.mul5a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.mul5b        ; control_unit:b2v_inst11|present_state.mul5b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.mul6a        ; control_unit:b2v_inst11|present_state.mul6a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.div5b        ; control_unit:b2v_inst11|present_state.div5b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.div6a        ; control_unit:b2v_inst11|present_state.div6a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.st3b         ; control_unit:b2v_inst11|present_state.st3b         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.st4a         ; control_unit:b2v_inst11|present_state.st4a         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.st4b         ; control_unit:b2v_inst11|present_state.st4b         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.st5a         ; control_unit:b2v_inst11|present_state.st5a         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.str3a        ; control_unit:b2v_inst11|present_state.str3a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.ldr3a        ; control_unit:b2v_inst11|present_state.ldr3a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.ldr3b        ; control_unit:b2v_inst11|present_state.ldr3b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.ldr4a        ; control_unit:b2v_inst11|present_state.ldr4a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.ld3b         ; control_unit:b2v_inst11|present_state.ld3b         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.ld4a         ; control_unit:b2v_inst11|present_state.ld4a         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.ld4b         ; control_unit:b2v_inst11|present_state.ld4b         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.ld5a         ; control_unit:b2v_inst11|present_state.ld5a         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.st6a         ; control_unit:b2v_inst11|present_state.st6a         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.ld5b         ; control_unit:b2v_inst11|present_state.ld5b         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.ld6a         ; control_unit:b2v_inst11|present_state.ld6a         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.ld6b         ; control_unit:b2v_inst11|present_state.ld6b         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.ldi3b        ; control_unit:b2v_inst11|present_state.ldi3b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.ldi4a        ; control_unit:b2v_inst11|present_state.ldi4a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.ldi4b        ; control_unit:b2v_inst11|present_state.ldi4b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.ldr4b        ; control_unit:b2v_inst11|present_state.ldr4b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.ldr5a        ; control_unit:b2v_inst11|present_state.ldr5a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.ldr5b        ; control_unit:b2v_inst11|present_state.ldr5b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.sub3b        ; control_unit:b2v_inst11|present_state.sub3b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.add4b        ; control_unit:b2v_inst11|present_state.add4b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.sub4a        ; control_unit:b2v_inst11|present_state.sub4a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.sub4b        ; control_unit:b2v_inst11|present_state.sub4b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.addi3b       ; control_unit:b2v_inst11|present_state.addi3b       ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.addi4a       ; control_unit:b2v_inst11|present_state.addi4a       ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.addi4b       ; control_unit:b2v_inst11|present_state.addi4b       ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.str4b        ; control_unit:b2v_inst11|present_state.str4b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.str5a        ; control_unit:b2v_inst11|present_state.str5a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.str5b        ; control_unit:b2v_inst11|present_state.str5b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.neg3b        ; control_unit:b2v_inst11|present_state.neg3b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.not3b        ; control_unit:b2v_inst11|present_state.not3b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.jal3a        ; control_unit:b2v_inst11|present_state.jal3a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.rol4a        ; control_unit:b2v_inst11|present_state.rol4a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.or3b         ; control_unit:b2v_inst11|present_state.or3b         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.or4a         ; control_unit:b2v_inst11|present_state.or4a         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.shl3b        ; control_unit:b2v_inst11|present_state.shl3b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.shl4a        ; control_unit:b2v_inst11|present_state.shl4a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.ldi5a        ; control_unit:b2v_inst11|present_state.ldi5a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.ori3b        ; control_unit:b2v_inst11|present_state.ori3b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.ori4a        ; control_unit:b2v_inst11|present_state.ori4a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.ori4b        ; control_unit:b2v_inst11|present_state.ori4b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.andi3b       ; control_unit:b2v_inst11|present_state.andi3b       ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.andi4b       ; control_unit:b2v_inst11|present_state.andi4b       ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.andi5a       ; control_unit:b2v_inst11|present_state.andi5a       ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.addi5a       ; control_unit:b2v_inst11|present_state.addi5a       ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.and4b        ; control_unit:b2v_inst11|present_state.and4b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.or4b         ; control_unit:b2v_inst11|present_state.or4b         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.or5a         ; control_unit:b2v_inst11|present_state.or5a         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.sub5a        ; control_unit:b2v_inst11|present_state.sub5a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.add5a        ; control_unit:b2v_inst11|present_state.add5a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.shr4b        ; control_unit:b2v_inst11|present_state.shr4b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.shr5a        ; control_unit:b2v_inst11|present_state.shr5a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.rol5a        ; control_unit:b2v_inst11|present_state.rol5a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.ror5a        ; control_unit:b2v_inst11|present_state.ror5a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.shl4b        ; control_unit:b2v_inst11|present_state.shl4b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.shl5a        ; control_unit:b2v_inst11|present_state.shl5a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.st7a         ; control_unit:b2v_inst11|present_state.st7a         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.brnz3b       ; control_unit:b2v_inst11|present_state.brnz3b       ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.brzr3b       ; control_unit:b2v_inst11|present_state.brzr3b       ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.brzr4a       ; control_unit:b2v_inst11|present_state.brzr4a       ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.brpl3b       ; control_unit:b2v_inst11|present_state.brpl3b       ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.brpl4a       ; control_unit:b2v_inst11|present_state.brpl4a       ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.brmi3b       ; control_unit:b2v_inst11|present_state.brmi3b       ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.div4a        ; control_unit:b2v_inst11|present_state.div4a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.brzr4b       ; control_unit:b2v_inst11|present_state.brzr4b       ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.brnz4b       ; control_unit:b2v_inst11|present_state.brnz4b       ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.brmi4b       ; control_unit:b2v_inst11|present_state.brmi4b       ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.rol5b        ; control_unit:b2v_inst11|present_state.rol5b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.ror5b        ; control_unit:b2v_inst11|present_state.ror5b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.shr5b        ; control_unit:b2v_inst11|present_state.shr5b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.shl5b        ; control_unit:b2v_inst11|present_state.shl5b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.ori5b        ; control_unit:b2v_inst11|present_state.ori5b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.mflo3b       ; control_unit:b2v_inst11|present_state.mflo3b       ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.in3b         ; control_unit:b2v_inst11|present_state.in3b         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.ld7b         ; control_unit:b2v_inst11|present_state.ld7b         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.ldi5b        ; control_unit:b2v_inst11|present_state.ldi5b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; control_unit:b2v_inst11|present_state.reset_stateb ; control_unit:b2v_inst11|present_state.reset_stateb ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.038      ; 0.577      ;
+-------+----------------------------------------------------+----------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clock_divider:b2v_inst21|temp'                                                                                             ;
+--------+-----------+------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                        ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+
; -2.792 ; reset     ; control_unit:b2v_inst11|present_state.brmi3b   ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.901      ; 4.178      ;
; -2.792 ; reset     ; control_unit:b2v_inst11|present_state.brpl3b   ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.901      ; 4.178      ;
; -2.792 ; reset     ; control_unit:b2v_inst11|present_state.brzr3b   ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.901      ; 4.178      ;
; -2.792 ; reset     ; control_unit:b2v_inst11|present_state.brnz3b   ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.901      ; 4.178      ;
; -2.792 ; reset     ; control_unit:b2v_inst11|present_state.ror4b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.901      ; 4.178      ;
; -2.792 ; reset     ; control_unit:b2v_inst11|present_state.rol4b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.901      ; 4.178      ;
; -2.792 ; reset     ; control_unit:b2v_inst11|present_state.rol3b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.901      ; 4.178      ;
; -2.792 ; reset     ; control_unit:b2v_inst11|present_state.ror3b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.901      ; 4.178      ;
; -2.593 ; reset     ; control_unit:b2v_inst11|present_state.shl4b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.101      ; 4.179      ;
; -2.593 ; reset     ; control_unit:b2v_inst11|present_state.shr4b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.101      ; 4.179      ;
; -2.593 ; reset     ; control_unit:b2v_inst11|present_state.and4b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.101      ; 4.179      ;
; -2.593 ; reset     ; control_unit:b2v_inst11|present_state.andi4b   ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.101      ; 4.179      ;
; -2.593 ; reset     ; control_unit:b2v_inst11|present_state.andi3b   ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.101      ; 4.179      ;
; -2.593 ; reset     ; control_unit:b2v_inst11|present_state.shl3b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.101      ; 4.179      ;
; -2.593 ; reset     ; control_unit:b2v_inst11|present_state.and3b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.101      ; 4.179      ;
; -2.593 ; reset     ; control_unit:b2v_inst11|present_state.shr3b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.101      ; 4.179      ;
; -2.529 ; reset     ; control_unit:b2v_inst11|present_state.brpl4b   ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.163      ; 4.177      ;
; -2.529 ; reset     ; control_unit:b2v_inst11|present_state.mfhi3b   ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.163      ; 4.177      ;
; -2.529 ; reset     ; control_unit:b2v_inst11|present_state.jal3b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.163      ; 4.177      ;
; -2.529 ; reset     ; control_unit:b2v_inst11|present_state.jr3b     ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.163      ; 4.177      ;
; -2.511 ; reset     ; control_unit:b2v_inst11|present_state.ldr5b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.183      ; 4.179      ;
; -2.511 ; reset     ; control_unit:b2v_inst11|present_state.ldr4b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.183      ; 4.179      ;
; -2.511 ; reset     ; control_unit:b2v_inst11|present_state.ldr3b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.183      ; 4.179      ;
; -2.511 ; reset     ; control_unit:b2v_inst11|present_state.st3b     ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.183      ; 4.179      ;
; -2.508 ; reset     ; control_unit:b2v_inst11|present_state.st6b     ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.188      ; 4.181      ;
; -2.508 ; reset     ; control_unit:b2v_inst11|present_state.st5b     ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.188      ; 4.181      ;
; -2.508 ; reset     ; control_unit:b2v_inst11|present_state.str3b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.188      ; 4.181      ;
; -2.508 ; reset     ; control_unit:b2v_inst11|present_state.st4b     ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.188      ; 4.181      ;
; -2.508 ; reset     ; control_unit:b2v_inst11|present_state.st4a     ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.188      ; 4.181      ;
; -2.505 ; reset     ; control_unit:b2v_inst11|present_state.andi4a   ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.192      ; 4.182      ;
; -2.505 ; reset     ; control_unit:b2v_inst11|present_state.ldi4b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.192      ; 4.182      ;
; -2.505 ; reset     ; control_unit:b2v_inst11|present_state.ldi4a    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.192      ; 4.182      ;
; -2.505 ; reset     ; control_unit:b2v_inst11|present_state.ldi3b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.192      ; 4.182      ;
; -2.505 ; reset     ; control_unit:b2v_inst11|present_state.ld6b     ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.192      ; 4.182      ;
; -2.505 ; reset     ; control_unit:b2v_inst11|present_state.ld5b     ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.192      ; 4.182      ;
; -2.505 ; reset     ; control_unit:b2v_inst11|present_state.ld4b     ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.192      ; 4.182      ;
; -2.505 ; reset     ; control_unit:b2v_inst11|present_state.ld4a     ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.192      ; 4.182      ;
; -2.505 ; reset     ; control_unit:b2v_inst11|present_state.ld3b     ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.192      ; 4.182      ;
; -2.505 ; reset     ; control_unit:b2v_inst11|present_state.fetch2b  ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.192      ; 4.182      ;
; -2.505 ; reset     ; control_unit:b2v_inst11|present_state.fetch0b  ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.192      ; 4.182      ;
; -2.503 ; reset     ; control_unit:b2v_inst11|present_state.brmi3a   ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.192      ; 4.180      ;
; -2.503 ; reset     ; control_unit:b2v_inst11|present_state.brpl3a   ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.192      ; 4.180      ;
; -2.503 ; reset     ; control_unit:b2v_inst11|present_state.brzr3a   ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.192      ; 4.180      ;
; -2.503 ; reset     ; control_unit:b2v_inst11|present_state.brnz3a   ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.192      ; 4.180      ;
; -2.503 ; reset     ; control_unit:b2v_inst11|present_state.ror4a    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.196      ; 4.184      ;
; -2.503 ; reset     ; control_unit:b2v_inst11|present_state.and4a    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.196      ; 4.184      ;
; -2.503 ; reset     ; control_unit:b2v_inst11|present_state.shr4a    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.196      ; 4.184      ;
; -2.503 ; reset     ; control_unit:b2v_inst11|present_state.add4a    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.196      ; 4.184      ;
; -2.493 ; reset     ; control_unit:b2v_inst11|present_state.in3b     ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.205      ; 4.183      ;
; -2.493 ; reset     ; control_unit:b2v_inst11|present_state.out3b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.205      ; 4.183      ;
; -2.493 ; reset     ; control_unit:b2v_inst11|present_state.mflo3b   ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.205      ; 4.183      ;
; -2.493 ; reset     ; control_unit:b2v_inst11|present_state.ori5b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.205      ; 4.183      ;
; -2.493 ; reset     ; control_unit:b2v_inst11|present_state.shl5b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.205      ; 4.183      ;
; -2.493 ; reset     ; control_unit:b2v_inst11|present_state.shr5b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.205      ; 4.183      ;
; -2.493 ; reset     ; control_unit:b2v_inst11|present_state.ror5b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.205      ; 4.183      ;
; -2.493 ; reset     ; control_unit:b2v_inst11|present_state.shl5a    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.205      ; 4.183      ;
; -2.493 ; reset     ; control_unit:b2v_inst11|present_state.ror5a    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.205      ; 4.183      ;
; -2.493 ; reset     ; control_unit:b2v_inst11|present_state.rol5a    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.205      ; 4.183      ;
; -2.493 ; reset     ; control_unit:b2v_inst11|present_state.shr5a    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.205      ; 4.183      ;
; -2.483 ; reset     ; control_unit:b2v_inst11|present_state.rol5b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.216      ; 4.184      ;
; -2.483 ; reset     ; control_unit:b2v_inst11|present_state.brmi4b   ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.216      ; 4.184      ;
; -2.483 ; reset     ; control_unit:b2v_inst11|present_state.brnz4b   ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.216      ; 4.184      ;
; -2.483 ; reset     ; control_unit:b2v_inst11|present_state.brzr4b   ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.216      ; 4.184      ;
; -2.452 ; reset     ; control_unit:b2v_inst11|present_state.or4b     ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.237      ; 4.174      ;
; -2.452 ; reset     ; control_unit:b2v_inst11|present_state.ori4b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.237      ; 4.174      ;
; -2.452 ; reset     ; control_unit:b2v_inst11|present_state.ori4a    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.237      ; 4.174      ;
; -2.452 ; reset     ; control_unit:b2v_inst11|present_state.ori3b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.237      ; 4.174      ;
; -2.452 ; reset     ; control_unit:b2v_inst11|present_state.shl4a    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.237      ; 4.174      ;
; -2.452 ; reset     ; control_unit:b2v_inst11|present_state.or4a     ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.237      ; 4.174      ;
; -2.452 ; reset     ; control_unit:b2v_inst11|present_state.or3b     ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.237      ; 4.174      ;
; -2.452 ; reset     ; control_unit:b2v_inst11|present_state.rol4a    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.237      ; 4.174      ;
; -2.452 ; reset     ; control_unit:b2v_inst11|present_state.sub4a    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.237      ; 4.174      ;
; -2.372 ; reset     ; control_unit:b2v_inst11|present_state.nop      ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.328      ; 4.185      ;
; -2.234 ; reset     ; control_unit:b2v_inst11|present_state.jr3a     ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.458      ; 4.177      ;
; -2.234 ; reset     ; control_unit:b2v_inst11|present_state.jal_init ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.458      ; 4.177      ;
; -2.234 ; reset     ; control_unit:b2v_inst11|present_state.out3a    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.458      ; 4.177      ;
; -2.234 ; reset     ; control_unit:b2v_inst11|present_state.in3a     ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.458      ; 4.177      ;
; -2.234 ; reset     ; control_unit:b2v_inst11|present_state.mfhi3a   ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.458      ; 4.177      ;
; -2.234 ; reset     ; control_unit:b2v_inst11|present_state.mflo3a   ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.458      ; 4.177      ;
; -2.200 ; reset     ; control_unit:b2v_inst11|present_state.div4a    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.495      ; 4.180      ;
; -2.200 ; reset     ; control_unit:b2v_inst11|present_state.addi4a   ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.494      ; 4.179      ;
; -2.200 ; reset     ; control_unit:b2v_inst11|present_state.div3b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.495      ; 4.180      ;
; -2.200 ; reset     ; control_unit:b2v_inst11|present_state.ld5a     ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.494      ; 4.179      ;
; -2.200 ; reset     ; control_unit:b2v_inst11|present_state.ldr3a    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.494      ; 4.179      ;
; -2.200 ; reset     ; control_unit:b2v_inst11|present_state.str3a    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.494      ; 4.179      ;
; -2.200 ; reset     ; control_unit:b2v_inst11|present_state.mul5b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.495      ; 4.180      ;
; -2.200 ; reset     ; control_unit:b2v_inst11|present_state.mul4b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.495      ; 4.180      ;
; -2.200 ; reset     ; control_unit:b2v_inst11|present_state.mul4a    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.495      ; 4.180      ;
; -2.200 ; reset     ; control_unit:b2v_inst11|present_state.mul3b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.495      ; 4.180      ;
; -2.196 ; reset     ; control_unit:b2v_inst11|present_state.brpl4a   ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.495      ; 4.176      ;
; -2.196 ; reset     ; control_unit:b2v_inst11|present_state.brzr4a   ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.495      ; 4.176      ;
; -2.196 ; reset     ; control_unit:b2v_inst11|present_state.brnz4a   ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.495      ; 4.176      ;
; -2.196 ; reset     ; control_unit:b2v_inst11|present_state.brmi4a   ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.495      ; 4.176      ;
; -2.193 ; reset     ; control_unit:b2v_inst11|present_state.jal3a    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.502      ; 4.180      ;
; -2.193 ; reset     ; control_unit:b2v_inst11|present_state.div6a    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.502      ; 4.180      ;
; -2.193 ; reset     ; control_unit:b2v_inst11|present_state.mul6a    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.502      ; 4.180      ;
; -2.180 ; reset     ; control_unit:b2v_inst11|present_state.str5b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.513      ; 4.178      ;
; -2.180 ; reset     ; control_unit:b2v_inst11|present_state.str5a    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.513      ; 4.178      ;
; -2.180 ; reset     ; control_unit:b2v_inst11|present_state.str4b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.513      ; 4.178      ;
; -2.180 ; reset     ; control_unit:b2v_inst11|present_state.addi4b   ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.513      ; 4.178      ;
+--------+-----------+------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk_in'                                                                                      ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.177 ; reset     ; clock_divider:b2v_inst21|count[6]  ; reset        ; clk_in      ; 0.500        ; 2.342      ; 2.994      ;
; -0.177 ; reset     ; clock_divider:b2v_inst21|count[11] ; reset        ; clk_in      ; 0.500        ; 2.342      ; 2.994      ;
; -0.177 ; reset     ; clock_divider:b2v_inst21|count[12] ; reset        ; clk_in      ; 0.500        ; 2.342      ; 2.994      ;
; -0.177 ; reset     ; clock_divider:b2v_inst21|count[13] ; reset        ; clk_in      ; 0.500        ; 2.342      ; 2.994      ;
; -0.177 ; reset     ; clock_divider:b2v_inst21|count[14] ; reset        ; clk_in      ; 0.500        ; 2.342      ; 2.994      ;
; -0.177 ; reset     ; clock_divider:b2v_inst21|count[16] ; reset        ; clk_in      ; 0.500        ; 2.342      ; 2.994      ;
; -0.176 ; reset     ; clock_divider:b2v_inst21|count[18] ; reset        ; clk_in      ; 0.500        ; 2.341      ; 2.992      ;
; -0.176 ; reset     ; clock_divider:b2v_inst21|count[19] ; reset        ; clk_in      ; 0.500        ; 2.341      ; 2.992      ;
; -0.176 ; reset     ; clock_divider:b2v_inst21|count[20] ; reset        ; clk_in      ; 0.500        ; 2.341      ; 2.992      ;
; -0.176 ; reset     ; clock_divider:b2v_inst21|count[21] ; reset        ; clk_in      ; 0.500        ; 2.341      ; 2.992      ;
; -0.176 ; reset     ; clock_divider:b2v_inst21|count[22] ; reset        ; clk_in      ; 0.500        ; 2.341      ; 2.992      ;
; -0.176 ; reset     ; clock_divider:b2v_inst21|count[24] ; reset        ; clk_in      ; 0.500        ; 2.341      ; 2.992      ;
; -0.100 ; reset     ; clock_divider:b2v_inst21|count[17] ; reset        ; clk_in      ; 0.500        ; 2.341      ; 2.916      ;
; -0.100 ; reset     ; clock_divider:b2v_inst21|count[23] ; reset        ; clk_in      ; 0.500        ; 2.341      ; 2.916      ;
; -0.100 ; reset     ; clock_divider:b2v_inst21|count[25] ; reset        ; clk_in      ; 0.500        ; 2.341      ; 2.916      ;
; -0.100 ; reset     ; clock_divider:b2v_inst21|count[26] ; reset        ; clk_in      ; 0.500        ; 2.341      ; 2.916      ;
; -0.100 ; reset     ; clock_divider:b2v_inst21|count[27] ; reset        ; clk_in      ; 0.500        ; 2.341      ; 2.916      ;
; -0.100 ; reset     ; clock_divider:b2v_inst21|count[28] ; reset        ; clk_in      ; 0.500        ; 2.341      ; 2.916      ;
; -0.100 ; reset     ; clock_divider:b2v_inst21|count[29] ; reset        ; clk_in      ; 0.500        ; 2.341      ; 2.916      ;
; -0.100 ; reset     ; clock_divider:b2v_inst21|count[30] ; reset        ; clk_in      ; 0.500        ; 2.341      ; 2.916      ;
; -0.100 ; reset     ; clock_divider:b2v_inst21|count[31] ; reset        ; clk_in      ; 0.500        ; 2.341      ; 2.916      ;
; -0.081 ; reset     ; clock_divider:b2v_inst21|temp      ; reset        ; clk_in      ; 0.500        ; 2.338      ; 2.894      ;
; -0.018 ; reset     ; clock_divider:b2v_inst21|count[0]  ; reset        ; clk_in      ; 0.500        ; 2.328      ; 2.821      ;
; -0.017 ; reset     ; clock_divider:b2v_inst21|count[1]  ; reset        ; clk_in      ; 0.500        ; 2.328      ; 2.820      ;
; -0.017 ; reset     ; clock_divider:b2v_inst21|count[2]  ; reset        ; clk_in      ; 0.500        ; 2.328      ; 2.820      ;
; -0.017 ; reset     ; clock_divider:b2v_inst21|count[3]  ; reset        ; clk_in      ; 0.500        ; 2.328      ; 2.820      ;
; -0.017 ; reset     ; clock_divider:b2v_inst21|count[4]  ; reset        ; clk_in      ; 0.500        ; 2.328      ; 2.820      ;
; -0.017 ; reset     ; clock_divider:b2v_inst21|count[5]  ; reset        ; clk_in      ; 0.500        ; 2.328      ; 2.820      ;
; -0.017 ; reset     ; clock_divider:b2v_inst21|count[7]  ; reset        ; clk_in      ; 0.500        ; 2.328      ; 2.820      ;
; -0.017 ; reset     ; clock_divider:b2v_inst21|count[8]  ; reset        ; clk_in      ; 0.500        ; 2.328      ; 2.820      ;
; -0.017 ; reset     ; clock_divider:b2v_inst21|count[9]  ; reset        ; clk_in      ; 0.500        ; 2.328      ; 2.820      ;
; -0.017 ; reset     ; clock_divider:b2v_inst21|count[10] ; reset        ; clk_in      ; 0.500        ; 2.328      ; 2.820      ;
; -0.017 ; reset     ; clock_divider:b2v_inst21|count[15] ; reset        ; clk_in      ; 0.500        ; 2.328      ; 2.820      ;
; 0.514  ; reset     ; clock_divider:b2v_inst21|count[18] ; reset        ; clk_in      ; 1.000        ; 2.341      ; 2.802      ;
; 0.514  ; reset     ; clock_divider:b2v_inst21|count[19] ; reset        ; clk_in      ; 1.000        ; 2.341      ; 2.802      ;
; 0.514  ; reset     ; clock_divider:b2v_inst21|count[20] ; reset        ; clk_in      ; 1.000        ; 2.341      ; 2.802      ;
; 0.514  ; reset     ; clock_divider:b2v_inst21|count[21] ; reset        ; clk_in      ; 1.000        ; 2.341      ; 2.802      ;
; 0.514  ; reset     ; clock_divider:b2v_inst21|count[22] ; reset        ; clk_in      ; 1.000        ; 2.341      ; 2.802      ;
; 0.514  ; reset     ; clock_divider:b2v_inst21|count[24] ; reset        ; clk_in      ; 1.000        ; 2.341      ; 2.802      ;
; 0.517  ; reset     ; clock_divider:b2v_inst21|count[6]  ; reset        ; clk_in      ; 1.000        ; 2.342      ; 2.800      ;
; 0.517  ; reset     ; clock_divider:b2v_inst21|count[11] ; reset        ; clk_in      ; 1.000        ; 2.342      ; 2.800      ;
; 0.517  ; reset     ; clock_divider:b2v_inst21|count[12] ; reset        ; clk_in      ; 1.000        ; 2.342      ; 2.800      ;
; 0.517  ; reset     ; clock_divider:b2v_inst21|count[13] ; reset        ; clk_in      ; 1.000        ; 2.342      ; 2.800      ;
; 0.517  ; reset     ; clock_divider:b2v_inst21|count[14] ; reset        ; clk_in      ; 1.000        ; 2.342      ; 2.800      ;
; 0.517  ; reset     ; clock_divider:b2v_inst21|count[16] ; reset        ; clk_in      ; 1.000        ; 2.342      ; 2.800      ;
; 0.587  ; reset     ; clock_divider:b2v_inst21|count[17] ; reset        ; clk_in      ; 1.000        ; 2.341      ; 2.729      ;
; 0.587  ; reset     ; clock_divider:b2v_inst21|count[23] ; reset        ; clk_in      ; 1.000        ; 2.341      ; 2.729      ;
; 0.587  ; reset     ; clock_divider:b2v_inst21|count[25] ; reset        ; clk_in      ; 1.000        ; 2.341      ; 2.729      ;
; 0.587  ; reset     ; clock_divider:b2v_inst21|count[26] ; reset        ; clk_in      ; 1.000        ; 2.341      ; 2.729      ;
; 0.587  ; reset     ; clock_divider:b2v_inst21|count[27] ; reset        ; clk_in      ; 1.000        ; 2.341      ; 2.729      ;
; 0.587  ; reset     ; clock_divider:b2v_inst21|count[28] ; reset        ; clk_in      ; 1.000        ; 2.341      ; 2.729      ;
; 0.587  ; reset     ; clock_divider:b2v_inst21|count[29] ; reset        ; clk_in      ; 1.000        ; 2.341      ; 2.729      ;
; 0.587  ; reset     ; clock_divider:b2v_inst21|count[30] ; reset        ; clk_in      ; 1.000        ; 2.341      ; 2.729      ;
; 0.587  ; reset     ; clock_divider:b2v_inst21|count[31] ; reset        ; clk_in      ; 1.000        ; 2.341      ; 2.729      ;
; 0.633  ; reset     ; clock_divider:b2v_inst21|count[0]  ; reset        ; clk_in      ; 1.000        ; 2.328      ; 2.670      ;
; 0.639  ; reset     ; clock_divider:b2v_inst21|count[1]  ; reset        ; clk_in      ; 1.000        ; 2.328      ; 2.664      ;
; 0.639  ; reset     ; clock_divider:b2v_inst21|count[2]  ; reset        ; clk_in      ; 1.000        ; 2.328      ; 2.664      ;
; 0.639  ; reset     ; clock_divider:b2v_inst21|count[3]  ; reset        ; clk_in      ; 1.000        ; 2.328      ; 2.664      ;
; 0.639  ; reset     ; clock_divider:b2v_inst21|count[4]  ; reset        ; clk_in      ; 1.000        ; 2.328      ; 2.664      ;
; 0.639  ; reset     ; clock_divider:b2v_inst21|count[5]  ; reset        ; clk_in      ; 1.000        ; 2.328      ; 2.664      ;
; 0.639  ; reset     ; clock_divider:b2v_inst21|count[7]  ; reset        ; clk_in      ; 1.000        ; 2.328      ; 2.664      ;
; 0.639  ; reset     ; clock_divider:b2v_inst21|count[8]  ; reset        ; clk_in      ; 1.000        ; 2.328      ; 2.664      ;
; 0.639  ; reset     ; clock_divider:b2v_inst21|count[9]  ; reset        ; clk_in      ; 1.000        ; 2.328      ; 2.664      ;
; 0.639  ; reset     ; clock_divider:b2v_inst21|count[10] ; reset        ; clk_in      ; 1.000        ; 2.328      ; 2.664      ;
; 0.639  ; reset     ; clock_divider:b2v_inst21|count[15] ; reset        ; clk_in      ; 1.000        ; 2.328      ; 2.664      ;
; 0.651  ; reset     ; clock_divider:b2v_inst21|temp      ; reset        ; clk_in      ; 1.000        ; 2.338      ; 2.662      ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk_in'                                                                                       ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.045 ; reset     ; clock_divider:b2v_inst21|temp      ; reset        ; clk_in      ; 0.000        ; 2.421      ; 2.573      ;
; -0.033 ; reset     ; clock_divider:b2v_inst21|count[1]  ; reset        ; clk_in      ; 0.000        ; 2.411      ; 2.575      ;
; -0.033 ; reset     ; clock_divider:b2v_inst21|count[2]  ; reset        ; clk_in      ; 0.000        ; 2.411      ; 2.575      ;
; -0.033 ; reset     ; clock_divider:b2v_inst21|count[3]  ; reset        ; clk_in      ; 0.000        ; 2.411      ; 2.575      ;
; -0.033 ; reset     ; clock_divider:b2v_inst21|count[4]  ; reset        ; clk_in      ; 0.000        ; 2.411      ; 2.575      ;
; -0.033 ; reset     ; clock_divider:b2v_inst21|count[5]  ; reset        ; clk_in      ; 0.000        ; 2.411      ; 2.575      ;
; -0.033 ; reset     ; clock_divider:b2v_inst21|count[7]  ; reset        ; clk_in      ; 0.000        ; 2.411      ; 2.575      ;
; -0.033 ; reset     ; clock_divider:b2v_inst21|count[8]  ; reset        ; clk_in      ; 0.000        ; 2.411      ; 2.575      ;
; -0.033 ; reset     ; clock_divider:b2v_inst21|count[9]  ; reset        ; clk_in      ; 0.000        ; 2.411      ; 2.575      ;
; -0.033 ; reset     ; clock_divider:b2v_inst21|count[10] ; reset        ; clk_in      ; 0.000        ; 2.411      ; 2.575      ;
; -0.033 ; reset     ; clock_divider:b2v_inst21|count[15] ; reset        ; clk_in      ; 0.000        ; 2.411      ; 2.575      ;
; -0.027 ; reset     ; clock_divider:b2v_inst21|count[0]  ; reset        ; clk_in      ; 0.000        ; 2.411      ; 2.581      ;
; 0.015  ; reset     ; clock_divider:b2v_inst21|count[17] ; reset        ; clk_in      ; 0.000        ; 2.425      ; 2.637      ;
; 0.015  ; reset     ; clock_divider:b2v_inst21|count[23] ; reset        ; clk_in      ; 0.000        ; 2.425      ; 2.637      ;
; 0.015  ; reset     ; clock_divider:b2v_inst21|count[25] ; reset        ; clk_in      ; 0.000        ; 2.425      ; 2.637      ;
; 0.015  ; reset     ; clock_divider:b2v_inst21|count[26] ; reset        ; clk_in      ; 0.000        ; 2.425      ; 2.637      ;
; 0.015  ; reset     ; clock_divider:b2v_inst21|count[27] ; reset        ; clk_in      ; 0.000        ; 2.425      ; 2.637      ;
; 0.015  ; reset     ; clock_divider:b2v_inst21|count[28] ; reset        ; clk_in      ; 0.000        ; 2.425      ; 2.637      ;
; 0.015  ; reset     ; clock_divider:b2v_inst21|count[29] ; reset        ; clk_in      ; 0.000        ; 2.425      ; 2.637      ;
; 0.015  ; reset     ; clock_divider:b2v_inst21|count[30] ; reset        ; clk_in      ; 0.000        ; 2.425      ; 2.637      ;
; 0.015  ; reset     ; clock_divider:b2v_inst21|count[31] ; reset        ; clk_in      ; 0.000        ; 2.425      ; 2.637      ;
; 0.083  ; reset     ; clock_divider:b2v_inst21|count[6]  ; reset        ; clk_in      ; 0.000        ; 2.425      ; 2.705      ;
; 0.083  ; reset     ; clock_divider:b2v_inst21|count[11] ; reset        ; clk_in      ; 0.000        ; 2.425      ; 2.705      ;
; 0.083  ; reset     ; clock_divider:b2v_inst21|count[12] ; reset        ; clk_in      ; 0.000        ; 2.425      ; 2.705      ;
; 0.083  ; reset     ; clock_divider:b2v_inst21|count[13] ; reset        ; clk_in      ; 0.000        ; 2.425      ; 2.705      ;
; 0.083  ; reset     ; clock_divider:b2v_inst21|count[14] ; reset        ; clk_in      ; 0.000        ; 2.425      ; 2.705      ;
; 0.083  ; reset     ; clock_divider:b2v_inst21|count[16] ; reset        ; clk_in      ; 0.000        ; 2.425      ; 2.705      ;
; 0.085  ; reset     ; clock_divider:b2v_inst21|count[18] ; reset        ; clk_in      ; 0.000        ; 2.425      ; 2.707      ;
; 0.085  ; reset     ; clock_divider:b2v_inst21|count[19] ; reset        ; clk_in      ; 0.000        ; 2.425      ; 2.707      ;
; 0.085  ; reset     ; clock_divider:b2v_inst21|count[20] ; reset        ; clk_in      ; 0.000        ; 2.425      ; 2.707      ;
; 0.085  ; reset     ; clock_divider:b2v_inst21|count[21] ; reset        ; clk_in      ; 0.000        ; 2.425      ; 2.707      ;
; 0.085  ; reset     ; clock_divider:b2v_inst21|count[22] ; reset        ; clk_in      ; 0.000        ; 2.425      ; 2.707      ;
; 0.085  ; reset     ; clock_divider:b2v_inst21|count[24] ; reset        ; clk_in      ; 0.000        ; 2.425      ; 2.707      ;
; 0.620  ; reset     ; clock_divider:b2v_inst21|count[1]  ; reset        ; clk_in      ; -0.500       ; 2.411      ; 2.728      ;
; 0.620  ; reset     ; clock_divider:b2v_inst21|count[2]  ; reset        ; clk_in      ; -0.500       ; 2.411      ; 2.728      ;
; 0.620  ; reset     ; clock_divider:b2v_inst21|count[3]  ; reset        ; clk_in      ; -0.500       ; 2.411      ; 2.728      ;
; 0.620  ; reset     ; clock_divider:b2v_inst21|count[4]  ; reset        ; clk_in      ; -0.500       ; 2.411      ; 2.728      ;
; 0.620  ; reset     ; clock_divider:b2v_inst21|count[5]  ; reset        ; clk_in      ; -0.500       ; 2.411      ; 2.728      ;
; 0.620  ; reset     ; clock_divider:b2v_inst21|count[7]  ; reset        ; clk_in      ; -0.500       ; 2.411      ; 2.728      ;
; 0.620  ; reset     ; clock_divider:b2v_inst21|count[8]  ; reset        ; clk_in      ; -0.500       ; 2.411      ; 2.728      ;
; 0.620  ; reset     ; clock_divider:b2v_inst21|count[9]  ; reset        ; clk_in      ; -0.500       ; 2.411      ; 2.728      ;
; 0.620  ; reset     ; clock_divider:b2v_inst21|count[10] ; reset        ; clk_in      ; -0.500       ; 2.411      ; 2.728      ;
; 0.620  ; reset     ; clock_divider:b2v_inst21|count[15] ; reset        ; clk_in      ; -0.500       ; 2.411      ; 2.728      ;
; 0.622  ; reset     ; clock_divider:b2v_inst21|count[0]  ; reset        ; clk_in      ; -0.500       ; 2.411      ; 2.730      ;
; 0.682  ; reset     ; clock_divider:b2v_inst21|temp      ; reset        ; clk_in      ; -0.500       ; 2.421      ; 2.800      ;
; 0.698  ; reset     ; clock_divider:b2v_inst21|count[17] ; reset        ; clk_in      ; -0.500       ; 2.425      ; 2.820      ;
; 0.698  ; reset     ; clock_divider:b2v_inst21|count[23] ; reset        ; clk_in      ; -0.500       ; 2.425      ; 2.820      ;
; 0.698  ; reset     ; clock_divider:b2v_inst21|count[25] ; reset        ; clk_in      ; -0.500       ; 2.425      ; 2.820      ;
; 0.698  ; reset     ; clock_divider:b2v_inst21|count[26] ; reset        ; clk_in      ; -0.500       ; 2.425      ; 2.820      ;
; 0.698  ; reset     ; clock_divider:b2v_inst21|count[27] ; reset        ; clk_in      ; -0.500       ; 2.425      ; 2.820      ;
; 0.698  ; reset     ; clock_divider:b2v_inst21|count[28] ; reset        ; clk_in      ; -0.500       ; 2.425      ; 2.820      ;
; 0.698  ; reset     ; clock_divider:b2v_inst21|count[29] ; reset        ; clk_in      ; -0.500       ; 2.425      ; 2.820      ;
; 0.698  ; reset     ; clock_divider:b2v_inst21|count[30] ; reset        ; clk_in      ; -0.500       ; 2.425      ; 2.820      ;
; 0.698  ; reset     ; clock_divider:b2v_inst21|count[31] ; reset        ; clk_in      ; -0.500       ; 2.425      ; 2.820      ;
; 0.772  ; reset     ; clock_divider:b2v_inst21|count[18] ; reset        ; clk_in      ; -0.500       ; 2.425      ; 2.894      ;
; 0.772  ; reset     ; clock_divider:b2v_inst21|count[19] ; reset        ; clk_in      ; -0.500       ; 2.425      ; 2.894      ;
; 0.772  ; reset     ; clock_divider:b2v_inst21|count[20] ; reset        ; clk_in      ; -0.500       ; 2.425      ; 2.894      ;
; 0.772  ; reset     ; clock_divider:b2v_inst21|count[21] ; reset        ; clk_in      ; -0.500       ; 2.425      ; 2.894      ;
; 0.772  ; reset     ; clock_divider:b2v_inst21|count[22] ; reset        ; clk_in      ; -0.500       ; 2.425      ; 2.894      ;
; 0.772  ; reset     ; clock_divider:b2v_inst21|count[24] ; reset        ; clk_in      ; -0.500       ; 2.425      ; 2.894      ;
; 0.774  ; reset     ; clock_divider:b2v_inst21|count[6]  ; reset        ; clk_in      ; -0.500       ; 2.425      ; 2.896      ;
; 0.774  ; reset     ; clock_divider:b2v_inst21|count[11] ; reset        ; clk_in      ; -0.500       ; 2.425      ; 2.896      ;
; 0.774  ; reset     ; clock_divider:b2v_inst21|count[12] ; reset        ; clk_in      ; -0.500       ; 2.425      ; 2.896      ;
; 0.774  ; reset     ; clock_divider:b2v_inst21|count[13] ; reset        ; clk_in      ; -0.500       ; 2.425      ; 2.896      ;
; 0.774  ; reset     ; clock_divider:b2v_inst21|count[14] ; reset        ; clk_in      ; -0.500       ; 2.425      ; 2.896      ;
; 0.774  ; reset     ; clock_divider:b2v_inst21|count[16] ; reset        ; clk_in      ; -0.500       ; 2.425      ; 2.896      ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clock_divider:b2v_inst21|temp'                                                                                                           ;
+-------+-----------+--------------------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                      ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+
; 1.127 ; reset     ; control_unit:b2v_inst11|present_state.halt~_emulated         ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.619      ; 2.933      ;
; 1.231 ; reset     ; control_unit:b2v_inst11|present_state.reset_statea~_emulated ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.619      ; 3.037      ;
; 1.770 ; reset     ; control_unit:b2v_inst11|present_state.rol3a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.911      ; 3.868      ;
; 1.770 ; reset     ; control_unit:b2v_inst11|present_state.ldr_init               ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.911      ; 3.868      ;
; 1.770 ; reset     ; control_unit:b2v_inst11|present_state.str_init               ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.911      ; 3.868      ;
; 1.827 ; reset     ; control_unit:b2v_inst11|present_state.halt~_emulated         ; reset        ; clock_divider:b2v_inst21|temp ; -0.500       ; 1.619      ; 3.133      ;
; 1.837 ; reset     ; control_unit:b2v_inst11|present_state.st7b                   ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.846      ; 3.870      ;
; 1.837 ; reset     ; control_unit:b2v_inst11|present_state.add5b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.846      ; 3.870      ;
; 1.837 ; reset     ; control_unit:b2v_inst11|present_state.addi5b                 ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.846      ; 3.870      ;
; 1.837 ; reset     ; control_unit:b2v_inst11|present_state.str6b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.846      ; 3.870      ;
; 1.837 ; reset     ; control_unit:b2v_inst11|present_state.ldr6b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.846      ; 3.870      ;
; 1.837 ; reset     ; control_unit:b2v_inst11|present_state.ldi5b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.846      ; 3.870      ;
; 1.837 ; reset     ; control_unit:b2v_inst11|present_state.ld7b                   ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.846      ; 3.870      ;
; 1.837 ; reset     ; control_unit:b2v_inst11|present_state.andi5a                 ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.846      ; 3.870      ;
; 1.837 ; reset     ; control_unit:b2v_inst11|present_state.ldi5a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.846      ; 3.870      ;
; 1.837 ; reset     ; control_unit:b2v_inst11|present_state.mul5a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.846      ; 3.870      ;
; 1.850 ; reset     ; control_unit:b2v_inst11|present_state.not3a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.825      ; 3.862      ;
; 1.850 ; reset     ; control_unit:b2v_inst11|present_state.neg3a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.825      ; 3.862      ;
; 1.850 ; reset     ; control_unit:b2v_inst11|present_state.div3a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.825      ; 3.862      ;
; 1.850 ; reset     ; control_unit:b2v_inst11|present_state.mul3a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.825      ; 3.862      ;
; 1.856 ; reset     ; control_unit:b2v_inst11|present_state.andi3a                 ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.819      ; 3.862      ;
; 1.856 ; reset     ; control_unit:b2v_inst11|present_state.ori3a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.819      ; 3.862      ;
; 1.856 ; reset     ; control_unit:b2v_inst11|present_state.shl3a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.819      ; 3.862      ;
; 1.856 ; reset     ; control_unit:b2v_inst11|present_state.or3a                   ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.819      ; 3.862      ;
; 1.856 ; reset     ; control_unit:b2v_inst11|present_state.addi3a                 ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.819      ; 3.862      ;
; 1.856 ; reset     ; control_unit:b2v_inst11|present_state.sub3a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.819      ; 3.862      ;
; 1.856 ; reset     ; control_unit:b2v_inst11|present_state.ldi3a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.819      ; 3.862      ;
; 1.856 ; reset     ; control_unit:b2v_inst11|present_state.ld3a                   ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.819      ; 3.862      ;
; 1.856 ; reset     ; control_unit:b2v_inst11|present_state.st3a                   ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.819      ; 3.862      ;
; 1.856 ; reset     ; control_unit:b2v_inst11|present_state.ror3a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.819      ; 3.862      ;
; 1.856 ; reset     ; control_unit:b2v_inst11|present_state.and3a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.819      ; 3.862      ;
; 1.856 ; reset     ; control_unit:b2v_inst11|present_state.shr3a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.819      ; 3.862      ;
; 1.856 ; reset     ; control_unit:b2v_inst11|present_state.add3a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.819      ; 3.862      ;
; 1.858 ; reset     ; control_unit:b2v_inst11|present_state.not4a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.825      ; 3.870      ;
; 1.858 ; reset     ; control_unit:b2v_inst11|present_state.neg4a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.825      ; 3.870      ;
; 1.858 ; reset     ; control_unit:b2v_inst11|present_state.addi5a                 ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.825      ; 3.870      ;
; 1.858 ; reset     ; control_unit:b2v_inst11|present_state.ori5a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.825      ; 3.870      ;
; 1.867 ; reset     ; control_unit:b2v_inst11|present_state.or5b                   ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.807      ; 3.861      ;
; 1.867 ; reset     ; control_unit:b2v_inst11|present_state.not4b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.807      ; 3.861      ;
; 1.867 ; reset     ; control_unit:b2v_inst11|present_state.and5b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.807      ; 3.861      ;
; 1.867 ; reset     ; control_unit:b2v_inst11|present_state.andi5b                 ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.807      ; 3.861      ;
; 1.867 ; reset     ; control_unit:b2v_inst11|present_state.add5a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.807      ; 3.861      ;
; 1.867 ; reset     ; control_unit:b2v_inst11|present_state.sub5a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.807      ; 3.861      ;
; 1.867 ; reset     ; control_unit:b2v_inst11|present_state.or5a                   ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.807      ; 3.861      ;
; 1.867 ; reset     ; control_unit:b2v_inst11|present_state.and5a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.807      ; 3.861      ;
; 1.867 ; reset     ; control_unit:b2v_inst11|present_state.sub4b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.807      ; 3.861      ;
; 1.867 ; reset     ; control_unit:b2v_inst11|present_state.sub3b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.807      ; 3.861      ;
; 1.867 ; reset     ; control_unit:b2v_inst11|present_state.add3b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.807      ; 3.861      ;
; 1.905 ; reset     ; control_unit:b2v_inst11|present_state.reset_statea~_emulated ; reset        ; clock_divider:b2v_inst21|temp ; -0.500       ; 1.619      ; 3.211      ;
; 1.918 ; reset     ; control_unit:b2v_inst11|present_state.div5a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.761      ; 3.866      ;
; 1.923 ; reset     ; control_unit:b2v_inst11|present_state.str6a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.758      ; 3.868      ;
; 1.923 ; reset     ; control_unit:b2v_inst11|present_state.st7a                   ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.758      ; 3.868      ;
; 1.923 ; reset     ; control_unit:b2v_inst11|present_state.ldr6a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.758      ; 3.868      ;
; 1.923 ; reset     ; control_unit:b2v_inst11|present_state.ld7a                   ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.758      ; 3.868      ;
; 1.923 ; reset     ; control_unit:b2v_inst11|present_state.str4a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.758      ; 3.868      ;
; 1.923 ; reset     ; control_unit:b2v_inst11|present_state.st5a                   ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.758      ; 3.868      ;
; 1.923 ; reset     ; control_unit:b2v_inst11|present_state.fetch2a                ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.758      ; 3.868      ;
; 1.939 ; reset     ; control_unit:b2v_inst11|present_state.fetch0a                ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.741      ; 3.867      ;
; 1.939 ; reset     ; control_unit:b2v_inst11|present_state.ldr5a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.741      ; 3.867      ;
; 1.939 ; reset     ; control_unit:b2v_inst11|present_state.ld6a                   ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.741      ; 3.867      ;
; 1.939 ; reset     ; control_unit:b2v_inst11|present_state.fetch1b                ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.741      ; 3.867      ;
; 1.939 ; reset     ; control_unit:b2v_inst11|present_state.fetch1a                ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.741      ; 3.867      ;
; 2.070 ; reset     ; control_unit:b2v_inst11|present_state.reset_stateb           ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.616      ; 3.873      ;
; 2.087 ; reset     ; control_unit:b2v_inst11|present_state.sub5b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.587      ; 3.861      ;
; 2.087 ; reset     ; control_unit:b2v_inst11|present_state.neg4b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.587      ; 3.861      ;
; 2.087 ; reset     ; control_unit:b2v_inst11|present_state.div6b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.587      ; 3.861      ;
; 2.087 ; reset     ; control_unit:b2v_inst11|present_state.mul6b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.587      ; 3.861      ;
; 2.087 ; reset     ; control_unit:b2v_inst11|present_state.not3b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.587      ; 3.861      ;
; 2.087 ; reset     ; control_unit:b2v_inst11|present_state.neg3b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.587      ; 3.861      ;
; 2.087 ; reset     ; control_unit:b2v_inst11|present_state.str5b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.594      ; 3.868      ;
; 2.087 ; reset     ; control_unit:b2v_inst11|present_state.str5a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.594      ; 3.868      ;
; 2.087 ; reset     ; control_unit:b2v_inst11|present_state.str4b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.594      ; 3.868      ;
; 2.087 ; reset     ; control_unit:b2v_inst11|present_state.addi4b                 ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.594      ; 3.868      ;
; 2.087 ; reset     ; control_unit:b2v_inst11|present_state.addi3b                 ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.594      ; 3.868      ;
; 2.087 ; reset     ; control_unit:b2v_inst11|present_state.add4b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.587      ; 3.861      ;
; 2.087 ; reset     ; control_unit:b2v_inst11|present_state.st6a                   ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.594      ; 3.868      ;
; 2.087 ; reset     ; control_unit:b2v_inst11|present_state.ldr4a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.594      ; 3.868      ;
; 2.087 ; reset     ; control_unit:b2v_inst11|present_state.div5b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.587      ; 3.861      ;
; 2.087 ; reset     ; control_unit:b2v_inst11|present_state.div4b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.587      ; 3.861      ;
; 2.099 ; reset     ; control_unit:b2v_inst11|present_state.jal3a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.583      ; 3.869      ;
; 2.099 ; reset     ; control_unit:b2v_inst11|present_state.div6a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.583      ; 3.869      ;
; 2.099 ; reset     ; control_unit:b2v_inst11|present_state.mul6a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.583      ; 3.869      ;
; 2.104 ; reset     ; control_unit:b2v_inst11|present_state.brpl4a                 ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.575      ; 3.866      ;
; 2.104 ; reset     ; control_unit:b2v_inst11|present_state.brzr4a                 ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.575      ; 3.866      ;
; 2.104 ; reset     ; control_unit:b2v_inst11|present_state.brnz4a                 ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.575      ; 3.866      ;
; 2.104 ; reset     ; control_unit:b2v_inst11|present_state.brmi4a                 ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.575      ; 3.866      ;
; 2.107 ; reset     ; control_unit:b2v_inst11|present_state.div4a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.575      ; 3.869      ;
; 2.107 ; reset     ; control_unit:b2v_inst11|present_state.addi4a                 ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.574      ; 3.868      ;
; 2.107 ; reset     ; control_unit:b2v_inst11|present_state.div3b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.575      ; 3.869      ;
; 2.107 ; reset     ; control_unit:b2v_inst11|present_state.ld5a                   ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.574      ; 3.868      ;
; 2.107 ; reset     ; control_unit:b2v_inst11|present_state.ldr3a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.574      ; 3.868      ;
; 2.107 ; reset     ; control_unit:b2v_inst11|present_state.str3a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.574      ; 3.868      ;
; 2.107 ; reset     ; control_unit:b2v_inst11|present_state.mul5b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.575      ; 3.869      ;
; 2.107 ; reset     ; control_unit:b2v_inst11|present_state.mul4b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.575      ; 3.869      ;
; 2.107 ; reset     ; control_unit:b2v_inst11|present_state.mul4a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.575      ; 3.869      ;
; 2.107 ; reset     ; control_unit:b2v_inst11|present_state.mul3b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.575      ; 3.869      ;
; 2.143 ; reset     ; control_unit:b2v_inst11|present_state.jr3a                   ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.536      ; 3.866      ;
; 2.143 ; reset     ; control_unit:b2v_inst11|present_state.jal_init               ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.536      ; 3.866      ;
; 2.143 ; reset     ; control_unit:b2v_inst11|present_state.out3a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.536      ; 3.866      ;
; 2.143 ; reset     ; control_unit:b2v_inst11|present_state.in3a                   ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.536      ; 3.866      ;
+-------+-----------+--------------------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'reset'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset ; Rise       ; reset                                           ;
; -0.410 ; -0.410       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Zlowout                 ;
; -0.406 ; -0.406       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr161|combout                    ;
; -0.401 ; -0.401       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Zlowout|datad                        ;
; -0.394 ; -0.394       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr161|datab                      ;
; -0.355 ; -0.355       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr161~3|combout                  ;
; -0.336 ; -0.336       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr161~3|dataa                    ;
; -0.328 ; -0.328       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr175~18|datac                   ;
; -0.320 ; -0.320       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|MARin                   ;
; -0.318 ; -0.318       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr175~18|combout                 ;
; -0.315 ; -0.315       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|IncPC_enable            ;
; -0.313 ; -0.313       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|MDRin                   ;
; -0.311 ; -0.311       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|MARin|datad                          ;
; -0.306 ; -0.306       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|IncPC_enable|datad                   ;
; -0.304 ; -0.304       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|MDRin|datad                          ;
; -0.287 ; -0.287       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr184|combout                    ;
; -0.285 ; -0.285       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr199|combout                    ;
; -0.280 ; -0.280       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr191|combout                    ;
; -0.277 ; -0.277       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr175~19|combout                 ;
; -0.277 ; -0.277       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr184|datac                      ;
; -0.275 ; -0.275       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr175~19|datac                   ;
; -0.275 ; -0.275       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr199|datac                      ;
; -0.274 ; -0.274       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr191|datac                      ;
; -0.270 ; -0.270       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr143~4|dataa                    ;
; -0.270 ; -0.270       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Cout                    ;
; -0.268 ; -0.268       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|read_signal             ;
; -0.262 ; -0.262       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|present_state.reset_statea~2|combout ;
; -0.261 ; -0.261       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Cout|datad                           ;
; -0.259 ; -0.259       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|read_signal|datad                    ;
; -0.258 ; -0.258       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr143~4|combout                  ;
; -0.258 ; -0.258       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|PCin                    ;
; -0.258 ; -0.258       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|PCout                   ;
; -0.253 ; -0.253       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr146~6|combout                  ;
; -0.249 ; -0.249       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|PCout|datad                          ;
; -0.241 ; -0.241       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr196|combout                    ;
; -0.239 ; -0.239       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr193|dataa                      ;
; -0.238 ; -0.238       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|PCin|datad                           ;
; -0.238 ; -0.238       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Yin                     ;
; -0.235 ; -0.235       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr181~0|combout                  ;
; -0.234 ; -0.234       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr193|combout                    ;
; -0.233 ; -0.233       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr146~6|datad                    ;
; -0.232 ; -0.232       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr143|combout                    ;
; -0.231 ; -0.231       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Grb|datac                            ;
; -0.231 ; -0.231       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr196|datac                      ;
; -0.229 ; -0.229       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr149~2|datac                    ;
; -0.229 ; -0.229       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Yin|datad                            ;
; -0.228 ; -0.228       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr149~2|combout                  ;
; -0.226 ; -0.226       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr143|datab                      ;
; -0.226 ; -0.226       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|Zin|datac                            ;
; -0.225 ; -0.225       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Zin                     ;
; -0.224 ; -0.224       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr149~6|combout                  ;
; -0.224 ; -0.224       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|BAout                   ;
; -0.222 ; -0.222       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr167~6|datac                    ;
; -0.222 ; -0.222       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Gra                     ;
; -0.221 ; -0.221       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr167~6|combout                  ;
; -0.221 ; -0.221       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Grb                     ;
; -0.217 ; -0.217       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|ALU_cs[2]               ;
; -0.216 ; -0.216       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|ALU_cs[0]               ;
; -0.215 ; -0.215       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|BAout|datad                          ;
; -0.215 ; -0.215       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr181~0|datad                    ;
; -0.213 ; -0.213       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Gra|datad                            ;
; -0.213 ; -0.213       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr192~1|combout                  ;
; -0.213 ; -0.213       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|ALU_cs[3]               ;
; -0.212 ; -0.212       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|ALU_cs[1]               ;
; -0.208 ; -0.208       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|ALU_cs[2]|datad                      ;
; -0.208 ; -0.208       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|LOin                    ;
; -0.207 ; -0.207       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|ALU_cs[0]|datad                      ;
; -0.207 ; -0.207       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr187|combout                    ;
; -0.205 ; -0.205       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr178|combout                    ;
; -0.205 ; -0.205       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr187|dataa                      ;
; -0.204 ; -0.204       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|ALU_cs[3]|datad                      ;
; -0.204 ; -0.204       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr149~6|datad                    ;
; -0.203 ; -0.203       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|ALU_cs[1]|datad                      ;
; -0.202 ; -0.202       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr160~0|datac                    ;
; -0.201 ; -0.201       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr146|dataa                      ;
; -0.201 ; -0.201       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr160~0|combout                  ;
; -0.201 ; -0.201       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr178|dataa                      ;
; -0.201 ; -0.201       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Rin                     ;
; -0.200 ; -0.200       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Rout                    ;
; -0.200 ; -0.200       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|write_signal            ;
; -0.199 ; -0.199       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|LOin|datad                           ;
; -0.199 ; -0.199       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr146|combout                    ;
; -0.199 ; -0.199       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr167|combout                    ;
; -0.199 ; -0.199       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr203~0|dataa                    ;
; -0.193 ; -0.193       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr192~1|datad                    ;
; -0.192 ; -0.192       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Rin|datad                            ;
; -0.192 ; -0.192       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr149~11|datac                   ;
; -0.192 ; -0.192       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr154~2|dataa                    ;
; -0.191 ; -0.191       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Rout|datad                           ;
; -0.191 ; -0.191       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr149~11|combout                 ;
; -0.191 ; -0.191       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|write_signal|datad                   ;
; -0.189 ; -0.189       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr167|datac                      ;
; -0.188 ; -0.188       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr164~0|combout                  ;
; -0.188 ; -0.188       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr203~clkctrl|inclk[0]           ;
; -0.188 ; -0.188       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr203~clkctrl|outclk             ;
; -0.183 ; -0.183       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr165~0|combout                  ;
; -0.183 ; -0.183       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Out_portin              ;
; -0.180 ; -0.180       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr154|combout                    ;
; -0.180 ; -0.180       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr203~0|combout                  ;
; -0.179 ; -0.179       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr203|combout                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_in'                                                                 ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock  ; Clock Edge ; Target                             ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_in ; Rise       ; clk_in                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|temp      ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[10] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[11] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[12] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[13] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[14] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[15] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[16] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[17] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[1]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[23] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[25] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[26] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[27] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[28] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[29] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[2]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[30] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[31] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[3]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[4]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[5]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[6]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[7]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[8]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[9]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|temp      ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[0]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[18] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[19] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[20] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[21] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[22] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[24] ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; clk_in~input|o                     ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[17]|clk           ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[23]|clk           ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[25]|clk           ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[26]|clk           ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[27]|clk           ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[28]|clk           ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[29]|clk           ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[30]|clk           ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[31]|clk           ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[0]|clk            ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[10]|clk           ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[11]|clk           ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[12]|clk           ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[13]|clk           ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[14]|clk           ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[15]|clk           ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[16]|clk           ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[18]|clk           ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[19]|clk           ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[1]|clk            ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[20]|clk           ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[21]|clk           ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[22]|clk           ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[24]|clk           ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[2]|clk            ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[3]|clk            ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[4]|clk            ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[5]|clk            ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[6]|clk            ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[7]|clk            ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[8]|clk            ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[9]|clk            ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divider:b2v_inst21|temp'                                                                                                                                         ;
+--------+--------------+----------------+------------+-------------------------------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                         ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------+-------------------------------+------------+-----------------------------------------------------------------------------------------------------------------+
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[0]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[0]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[10]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[10]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[11]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[11]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[12]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[12]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[13]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[13]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[14]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[14]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[15]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[15]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[16]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[16]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[17]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[17]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[18]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[18]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[19]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[19]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[1]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[1]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[20]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[20]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[21]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[21]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[22]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[22]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[23]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[23]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[24]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[24]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[25]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[25]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[26]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[26]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[27]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[27]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[28]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[28]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[29]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[29]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[2]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[2]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[30]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[30]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[31]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[31]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[3]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[3]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[4]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[4]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[5]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[5]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[6]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[6]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[7]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[7]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[8]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[8]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[9]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[9]~_Duplicate_1                                                                        ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[10]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[11]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[12]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[13]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[14]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[15]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[16]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[17]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[18]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[19]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[1]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[20]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[21]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[22]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[23]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[24]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[25]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[26]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[27]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[28]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[29]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[2]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[30]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[31]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[3]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[4]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[5]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[6]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[7]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[8]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[9]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|ram_block1a0~porta_re_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|ram_block1a0~porta_we_reg       ;
+--------+--------------+----------------+------------+-------------------------------+------------+-----------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                       ;
+--------------------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port          ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+--------------------+-------------------------------+--------+--------+------------+-------------------------------+
; in_port_input[*]   ; clock_divider:b2v_inst21|temp ; 2.714  ; 3.191  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[0]  ; clock_divider:b2v_inst21|temp ; 0.771  ; 1.227  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[1]  ; clock_divider:b2v_inst21|temp ; 1.177  ; 1.653  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[2]  ; clock_divider:b2v_inst21|temp ; 1.372  ; 1.814  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[3]  ; clock_divider:b2v_inst21|temp ; 1.675  ; 2.077  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[4]  ; clock_divider:b2v_inst21|temp ; 0.746  ; 1.197  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[5]  ; clock_divider:b2v_inst21|temp ; 1.064  ; 1.545  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[6]  ; clock_divider:b2v_inst21|temp ; 1.578  ; 2.069  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[7]  ; clock_divider:b2v_inst21|temp ; 0.995  ; 1.448  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[8]  ; clock_divider:b2v_inst21|temp ; 0.519  ; 0.961  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[9]  ; clock_divider:b2v_inst21|temp ; 0.806  ; 1.280  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[10] ; clock_divider:b2v_inst21|temp ; 0.874  ; 1.334  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[11] ; clock_divider:b2v_inst21|temp ; 0.833  ; 1.287  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[12] ; clock_divider:b2v_inst21|temp ; 1.650  ; 2.051  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[13] ; clock_divider:b2v_inst21|temp ; 0.844  ; 1.340  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[14] ; clock_divider:b2v_inst21|temp ; 1.497  ; 1.966  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[15] ; clock_divider:b2v_inst21|temp ; 2.714  ; 3.191  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[16] ; clock_divider:b2v_inst21|temp ; 0.780  ; 1.266  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[17] ; clock_divider:b2v_inst21|temp ; 0.882  ; 1.354  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[18] ; clock_divider:b2v_inst21|temp ; 0.715  ; 1.149  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[19] ; clock_divider:b2v_inst21|temp ; 1.206  ; 1.646  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[20] ; clock_divider:b2v_inst21|temp ; 2.333  ; 2.824  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[21] ; clock_divider:b2v_inst21|temp ; 0.542  ; 0.948  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[22] ; clock_divider:b2v_inst21|temp ; -1.169 ; -1.113 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[23] ; clock_divider:b2v_inst21|temp ; 2.015  ; 2.584  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[24] ; clock_divider:b2v_inst21|temp ; 0.493  ; 0.925  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[25] ; clock_divider:b2v_inst21|temp ; 0.325  ; 0.739  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[26] ; clock_divider:b2v_inst21|temp ; -1.068 ; -0.987 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[27] ; clock_divider:b2v_inst21|temp ; 0.873  ; 1.328  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[28] ; clock_divider:b2v_inst21|temp ; 1.350  ; 1.843  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[29] ; clock_divider:b2v_inst21|temp ; 0.343  ; 0.752  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[30] ; clock_divider:b2v_inst21|temp ; 2.055  ; 2.529  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[31] ; clock_divider:b2v_inst21|temp ; 0.596  ; 1.011  ; Rise       ; clock_divider:b2v_inst21|temp ;
; reset              ; clock_divider:b2v_inst21|temp ; 1.585  ; 1.712  ; Rise       ; clock_divider:b2v_inst21|temp ;
; stop               ; clock_divider:b2v_inst21|temp ; 3.279  ; 3.708  ; Rise       ; clock_divider:b2v_inst21|temp ;
+--------------------+-------------------------------+--------+--------+------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                        ;
+--------------------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port          ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+--------------------+-------------------------------+--------+--------+------------+-------------------------------+
; in_port_input[*]   ; clock_divider:b2v_inst21|temp ; 1.563  ; 1.513  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[0]  ; clock_divider:b2v_inst21|temp ; -0.324 ; -0.756 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[1]  ; clock_divider:b2v_inst21|temp ; -0.713 ; -1.165 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[2]  ; clock_divider:b2v_inst21|temp ; -0.900 ; -1.320 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[3]  ; clock_divider:b2v_inst21|temp ; -1.203 ; -1.594 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[4]  ; clock_divider:b2v_inst21|temp ; -0.299 ; -0.727 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[5]  ; clock_divider:b2v_inst21|temp ; -0.604 ; -1.061 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[6]  ; clock_divider:b2v_inst21|temp ; -1.098 ; -1.564 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[7]  ; clock_divider:b2v_inst21|temp ; -0.539 ; -0.969 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[8]  ; clock_divider:b2v_inst21|temp ; -0.076 ; -0.498 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[9]  ; clock_divider:b2v_inst21|temp ; -0.352 ; -0.805 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[10] ; clock_divider:b2v_inst21|temp ; -0.418 ; -0.857 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[11] ; clock_divider:b2v_inst21|temp ; -0.379 ; -0.812 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[12] ; clock_divider:b2v_inst21|temp ; -1.144 ; -1.535 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[13] ; clock_divider:b2v_inst21|temp ; -0.333 ; -0.787 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[14] ; clock_divider:b2v_inst21|temp ; -1.004 ; -1.457 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[15] ; clock_divider:b2v_inst21|temp ; -2.174 ; -2.613 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[16] ; clock_divider:b2v_inst21|temp ; -0.327 ; -0.791 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[17] ; clock_divider:b2v_inst21|temp ; -0.426 ; -0.876 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[18] ; clock_divider:b2v_inst21|temp ; -0.271 ; -0.683 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[19] ; clock_divider:b2v_inst21|temp ; -0.737 ; -1.156 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[20] ; clock_divider:b2v_inst21|temp ; -1.796 ; -2.239 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[21] ; clock_divider:b2v_inst21|temp ; -0.099 ; -0.486 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[22] ; clock_divider:b2v_inst21|temp ; 1.563  ; 1.513  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[23] ; clock_divider:b2v_inst21|temp ; -1.464 ; -1.998 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[24] ; clock_divider:b2v_inst21|temp ; -0.052 ; -0.463 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[25] ; clock_divider:b2v_inst21|temp ; 0.110  ; -0.284 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[26] ; clock_divider:b2v_inst21|temp ; 1.438  ; 1.364  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[27] ; clock_divider:b2v_inst21|temp ; -0.416 ; -0.851 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[28] ; clock_divider:b2v_inst21|temp ; -0.874 ; -1.345 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[29] ; clock_divider:b2v_inst21|temp ; 0.092  ; -0.299 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[30] ; clock_divider:b2v_inst21|temp ; -1.532 ; -1.995 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[31] ; clock_divider:b2v_inst21|temp ; -0.152 ; -0.547 ; Rise       ; clock_divider:b2v_inst21|temp ;
; reset              ; clock_divider:b2v_inst21|temp ; -0.521 ; -0.684 ; Rise       ; clock_divider:b2v_inst21|temp ;
; stop               ; clock_divider:b2v_inst21|temp ; -2.437 ; -2.849 ; Rise       ; clock_divider:b2v_inst21|temp ;
+--------------------+-------------------------------+--------+--------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-------------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port   ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-------------+-------------------------------+-------+-------+------------+-------------------------------+
; output1[*]  ; clock_divider:b2v_inst21|temp ; 6.577 ; 6.607 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[0] ; clock_divider:b2v_inst21|temp ; 6.337 ; 6.360 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[1] ; clock_divider:b2v_inst21|temp ; 6.288 ; 6.315 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[2] ; clock_divider:b2v_inst21|temp ; 6.434 ; 6.455 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[3] ; clock_divider:b2v_inst21|temp ; 6.316 ; 6.345 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[4] ; clock_divider:b2v_inst21|temp ; 6.276 ; 6.306 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[5] ; clock_divider:b2v_inst21|temp ; 6.472 ; 6.484 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[6] ; clock_divider:b2v_inst21|temp ; 6.577 ; 6.607 ; Fall       ; clock_divider:b2v_inst21|temp ;
; output2[*]  ; clock_divider:b2v_inst21|temp ; 7.189 ; 7.196 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[0] ; clock_divider:b2v_inst21|temp ; 6.677 ; 6.693 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[1] ; clock_divider:b2v_inst21|temp ; 6.598 ; 6.586 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[2] ; clock_divider:b2v_inst21|temp ; 6.704 ; 6.717 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[3] ; clock_divider:b2v_inst21|temp ; 6.678 ; 6.698 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[4] ; clock_divider:b2v_inst21|temp ; 7.189 ; 7.196 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[5] ; clock_divider:b2v_inst21|temp ; 6.881 ; 6.863 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[6] ; clock_divider:b2v_inst21|temp ; 6.713 ; 6.729 ; Fall       ; clock_divider:b2v_inst21|temp ;
+-------------+-------------------------------+-------+-------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-------------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port   ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-------------+-------------------------------+-------+-------+------------+-------------------------------+
; output1[*]  ; clock_divider:b2v_inst21|temp ; 6.104 ; 6.133 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[0] ; clock_divider:b2v_inst21|temp ; 6.165 ; 6.186 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[1] ; clock_divider:b2v_inst21|temp ; 6.115 ; 6.141 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[2] ; clock_divider:b2v_inst21|temp ; 6.255 ; 6.275 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[3] ; clock_divider:b2v_inst21|temp ; 6.144 ; 6.171 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[4] ; clock_divider:b2v_inst21|temp ; 6.104 ; 6.133 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[5] ; clock_divider:b2v_inst21|temp ; 6.292 ; 6.304 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[6] ; clock_divider:b2v_inst21|temp ; 6.395 ; 6.423 ; Fall       ; clock_divider:b2v_inst21|temp ;
; output2[*]  ; clock_divider:b2v_inst21|temp ; 6.410 ; 6.396 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[0] ; clock_divider:b2v_inst21|temp ; 6.489 ; 6.503 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[1] ; clock_divider:b2v_inst21|temp ; 6.410 ; 6.396 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[2] ; clock_divider:b2v_inst21|temp ; 6.515 ; 6.526 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[3] ; clock_divider:b2v_inst21|temp ; 6.489 ; 6.508 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[4] ; clock_divider:b2v_inst21|temp ; 6.980 ; 6.987 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[5] ; clock_divider:b2v_inst21|temp ; 6.681 ; 6.662 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[6] ; clock_divider:b2v_inst21|temp ; 6.523 ; 6.539 ; Fall       ; clock_divider:b2v_inst21|temp ;
+-------------+-------------------------------+-------+-------+------------+-------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                            ;
+------------+-----------------+-------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                    ; Note                                                          ;
+------------+-----------------+-------------------------------+---------------------------------------------------------------+
; 8.54 MHz   ; 8.54 MHz        ; clock_divider:b2v_inst21|temp ;                                                               ;
; 281.06 MHz ; 250.0 MHz       ; clk_in                        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+-------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                       ;
+-------------------------------+----------+---------------+
; Clock                         ; Slack    ; End Point TNS ;
+-------------------------------+----------+---------------+
; clock_divider:b2v_inst21|temp ; -121.675 ; -22803.416    ;
; clk_in                        ; -2.558   ; -49.731       ;
; reset                         ; -1.074   ; -4.875        ;
+-------------------------------+----------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                      ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; reset                         ; -4.337 ; -59.159       ;
; clk_in                        ; -0.131 ; -0.131        ;
; clock_divider:b2v_inst21|temp ; 0.333  ; 0.000         ;
+-------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                  ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clock_divider:b2v_inst21|temp ; -2.505 ; -347.344      ;
; clk_in                        ; -0.133 ; -2.169        ;
+-------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                   ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk_in                        ; -0.008 ; -0.008        ;
; clock_divider:b2v_inst21|temp ; 1.051  ; 0.000         ;
+-------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary       ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk_in                        ; -3.000 ; -36.000       ;
; reset                         ; -3.000 ; -22.140       ;
; clock_divider:b2v_inst21|temp ; -2.484 ; -1332.936     ;
+-------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_divider:b2v_inst21|temp'                                                                                                          ;
+----------+------------------------------------+------------------------------+--------------+-------------------------------+--------------+------------+------------+
; Slack    ; From Node                          ; To Node                      ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+----------+------------------------------------+------------------------------+--------------+-------------------------------+--------------+------------+------------+
; -121.675 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[59] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.947     ; 117.213    ;
; -121.599 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[62] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.943     ; 117.141    ;
; -121.595 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[59] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.146     ; 116.934    ;
; -121.536 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[60] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.944     ; 117.077    ;
; -121.519 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[62] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.142     ; 116.862    ;
; -121.456 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[60] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.143     ; 116.798    ;
; -121.331 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[59] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.218     ; 116.598    ;
; -121.283 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[53] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.947     ; 116.821    ;
; -121.274 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[61] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.933     ; 116.826    ;
; -121.265 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[57] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.946     ; 116.804    ;
; -121.255 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[62] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.214     ; 116.526    ;
; -121.250 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[63] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.933     ; 116.802    ;
; -121.203 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[53] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.146     ; 116.542    ;
; -121.194 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[61] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.132     ; 116.547    ;
; -121.192 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[60] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.215     ; 116.462    ;
; -121.185 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[57] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.145     ; 116.525    ;
; -121.170 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[63] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.132     ; 116.523    ;
; -121.132 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[58] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.944     ; 116.673    ;
; -121.121 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[55] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.912     ; 116.694    ;
; -121.087 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[54] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.935     ; 116.637    ;
; -121.086 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[51] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.933     ; 116.638    ;
; -121.052 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[58] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.143     ; 116.394    ;
; -121.051 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[52] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.948     ; 116.588    ;
; -121.041 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[55] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.111     ; 116.415    ;
; -121.034 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[56] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.946     ; 116.573    ;
; -121.007 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[54] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.134     ; 116.358    ;
; -121.006 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[51] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.132     ; 116.359    ;
; -120.971 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[52] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.147     ; 116.309    ;
; -120.954 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[56] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.145     ; 116.294    ;
; -120.939 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[53] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.218     ; 116.206    ;
; -120.936 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[50] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.948     ; 116.473    ;
; -120.930 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[61] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.204     ; 116.211    ;
; -120.921 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[57] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.217     ; 116.189    ;
; -120.906 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[63] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.204     ; 116.187    ;
; -120.892 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[48] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.937     ; 116.440    ;
; -120.856 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[50] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.147     ; 116.194    ;
; -120.838 ; control_unit:b2v_inst11|Zhighout   ; register_64:b2v_Z|output[59] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.952     ; 116.371    ;
; -120.812 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[48] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.136     ; 116.161    ;
; -120.800 ; control_unit:b2v_inst11|MDRout     ; register_64:b2v_Z|output[59] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.253     ; 117.032    ;
; -120.788 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[58] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.215     ; 116.058    ;
; -120.785 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[46] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.958     ; 116.312    ;
; -120.777 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[55] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.183     ; 116.079    ;
; -120.762 ; control_unit:b2v_inst11|Zhighout   ; register_64:b2v_Z|output[62] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.948     ; 116.299    ;
; -120.743 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[54] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.206     ; 116.022    ;
; -120.742 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[51] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.204     ; 116.023    ;
; -120.724 ; control_unit:b2v_inst11|MDRout     ; register_64:b2v_Z|output[62] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.249     ; 116.960    ;
; -120.718 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[49] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.945     ; 116.258    ;
; -120.707 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[52] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.219     ; 115.973    ;
; -120.705 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[46] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.157     ; 116.033    ;
; -120.699 ; control_unit:b2v_inst11|Zhighout   ; register_64:b2v_Z|output[60] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.949     ; 116.235    ;
; -120.690 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[56] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.217     ; 115.958    ;
; -120.678 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[59] ; reset        ; clock_divider:b2v_inst21|temp ; 1.000        ; -4.450     ; 117.213    ;
; -120.678 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[44] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.934     ; 116.229    ;
; -120.661 ; control_unit:b2v_inst11|MDRout     ; register_64:b2v_Z|output[60] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.250     ; 116.896    ;
; -120.638 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[49] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.144     ; 115.979    ;
; -120.602 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[62] ; reset        ; clock_divider:b2v_inst21|temp ; 1.000        ; -4.446     ; 117.141    ;
; -120.598 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[59] ; reset        ; clock_divider:b2v_inst21|temp ; 1.000        ; -4.649     ; 116.934    ;
; -120.598 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[44] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.133     ; 115.950    ;
; -120.592 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[50] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.219     ; 115.858    ;
; -120.548 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[48] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.208     ; 115.825    ;
; -120.539 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[60] ; reset        ; clock_divider:b2v_inst21|temp ; 1.000        ; -4.447     ; 117.077    ;
; -120.539 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[47] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.946     ; 116.078    ;
; -120.532 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[43] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.936     ; 116.081    ;
; -120.522 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[62] ; reset        ; clock_divider:b2v_inst21|temp ; 1.000        ; -4.645     ; 116.862    ;
; -120.501 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[45] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.945     ; 116.041    ;
; -120.472 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[59] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.891     ; 117.066    ;
; -120.459 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[60] ; reset        ; clock_divider:b2v_inst21|temp ; 1.000        ; -4.646     ; 116.798    ;
; -120.459 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[47] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.145     ; 115.799    ;
; -120.456 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[41] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.947     ; 115.994    ;
; -120.452 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[43] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.135     ; 115.802    ;
; -120.446 ; control_unit:b2v_inst11|Zhighout   ; register_64:b2v_Z|output[53] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.952     ; 115.979    ;
; -120.441 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[46] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.229     ; 115.697    ;
; -120.437 ; control_unit:b2v_inst11|Zhighout   ; register_64:b2v_Z|output[61] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.938     ; 115.984    ;
; -120.428 ; control_unit:b2v_inst11|Zhighout   ; register_64:b2v_Z|output[57] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.951     ; 115.962    ;
; -120.421 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[45] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.144     ; 115.762    ;
; -120.413 ; control_unit:b2v_inst11|Zhighout   ; register_64:b2v_Z|output[63] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.938     ; 115.960    ;
; -120.408 ; control_unit:b2v_inst11|MDRout     ; register_64:b2v_Z|output[53] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.253     ; 116.640    ;
; -120.399 ; control_unit:b2v_inst11|MDRout     ; register_64:b2v_Z|output[61] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.239     ; 116.645    ;
; -120.396 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[62] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.887     ; 116.994    ;
; -120.390 ; control_unit:b2v_inst11|MDRout     ; register_64:b2v_Z|output[57] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.252     ; 116.623    ;
; -120.376 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[42] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.957     ; 115.904    ;
; -120.376 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[41] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.146     ; 115.715    ;
; -120.375 ; control_unit:b2v_inst11|MDRout     ; register_64:b2v_Z|output[63] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.239     ; 116.621    ;
; -120.374 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[49] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.216     ; 115.643    ;
; -120.334 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[59] ; reset        ; clock_divider:b2v_inst21|temp ; 1.000        ; -4.721     ; 116.598    ;
; -120.334 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[44] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.205     ; 115.614    ;
; -120.333 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[60] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.888     ; 116.930    ;
; -120.303 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[36] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.946     ; 115.842    ;
; -120.296 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[42] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -5.156     ; 115.625    ;
; -120.295 ; control_unit:b2v_inst11|Zhighout   ; register_64:b2v_Z|output[58] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.949     ; 115.831    ;
; -120.286 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[53] ; reset        ; clock_divider:b2v_inst21|temp ; 1.000        ; -4.450     ; 116.821    ;
; -120.284 ; control_unit:b2v_inst11|Zhighout   ; register_64:b2v_Z|output[55] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.917     ; 115.852    ;
; -120.277 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[61] ; reset        ; clock_divider:b2v_inst21|temp ; 1.000        ; -4.436     ; 116.826    ;
; -120.268 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[57] ; reset        ; clock_divider:b2v_inst21|temp ; 1.000        ; -4.449     ; 116.804    ;
; -120.258 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[62] ; reset        ; clock_divider:b2v_inst21|temp ; 1.000        ; -4.717     ; 116.526    ;
; -120.257 ; control_unit:b2v_inst11|MDRout     ; register_64:b2v_Z|output[58] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.250     ; 116.492    ;
; -120.253 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[63] ; reset        ; clock_divider:b2v_inst21|temp ; 1.000        ; -4.436     ; 116.802    ;
; -120.250 ; control_unit:b2v_inst11|Zhighout   ; register_64:b2v_Z|output[54] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.940     ; 115.795    ;
; -120.249 ; control_unit:b2v_inst11|Zhighout   ; register_64:b2v_Z|output[51] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.938     ; 115.796    ;
; -120.246 ; control_unit:b2v_inst11|MDRout     ; register_64:b2v_Z|output[55] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -4.218     ; 116.513    ;
+----------+------------------------------------+------------------------------+--------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_in'                                                                                                                   ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.558 ; clock_divider:b2v_inst21|count[28] ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 3.495      ;
; -2.526 ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.046     ; 3.475      ;
; -2.491 ; clock_divider:b2v_inst21|count[29] ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 3.428      ;
; -2.457 ; clock_divider:b2v_inst21|count[31] ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 3.394      ;
; -2.419 ; clock_divider:b2v_inst21|count[26] ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 3.356      ;
; -2.398 ; clock_divider:b2v_inst21|count[25] ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 3.335      ;
; -2.369 ; clock_divider:b2v_inst21|count[22] ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 3.306      ;
; -2.358 ; clock_divider:b2v_inst21|count[24] ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 3.295      ;
; -2.318 ; clock_divider:b2v_inst21|count[17] ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 3.255      ;
; -2.261 ; clock_divider:b2v_inst21|count[30] ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 3.198      ;
; -2.246 ; clock_divider:b2v_inst21|count[21] ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 3.183      ;
; -2.239 ; clock_divider:b2v_inst21|count[23] ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 3.176      ;
; -2.237 ; clock_divider:b2v_inst21|count[2]  ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.046     ; 3.186      ;
; -2.234 ; clock_divider:b2v_inst21|count[3]  ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.046     ; 3.183      ;
; -2.196 ; clock_divider:b2v_inst21|count[1]  ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.046     ; 3.145      ;
; -2.171 ; clock_divider:b2v_inst21|count[28] ; clock_divider:b2v_inst21|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 3.111      ;
; -2.171 ; clock_divider:b2v_inst21|count[28] ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 3.111      ;
; -2.171 ; clock_divider:b2v_inst21|count[27] ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 3.108      ;
; -2.168 ; clock_divider:b2v_inst21|count[28] ; clock_divider:b2v_inst21|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 3.108      ;
; -2.165 ; clock_divider:b2v_inst21|count[5]  ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.046     ; 3.114      ;
; -2.137 ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.043     ; 3.089      ;
; -2.136 ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.043     ; 3.088      ;
; -2.136 ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.043     ; 3.088      ;
; -2.104 ; clock_divider:b2v_inst21|count[29] ; clock_divider:b2v_inst21|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 3.044      ;
; -2.104 ; clock_divider:b2v_inst21|count[29] ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 3.044      ;
; -2.101 ; clock_divider:b2v_inst21|count[29] ; clock_divider:b2v_inst21|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 3.041      ;
; -2.093 ; clock_divider:b2v_inst21|count[20] ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 3.030      ;
; -2.070 ; clock_divider:b2v_inst21|count[31] ; clock_divider:b2v_inst21|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 3.010      ;
; -2.070 ; clock_divider:b2v_inst21|count[31] ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 3.010      ;
; -2.067 ; clock_divider:b2v_inst21|count[31] ; clock_divider:b2v_inst21|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 3.007      ;
; -2.033 ; clock_divider:b2v_inst21|count[19] ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 2.970      ;
; -2.032 ; clock_divider:b2v_inst21|count[26] ; clock_divider:b2v_inst21|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.972      ;
; -2.032 ; clock_divider:b2v_inst21|count[26] ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.972      ;
; -2.029 ; clock_divider:b2v_inst21|count[26] ; clock_divider:b2v_inst21|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.969      ;
; -2.026 ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[31] ; clk_in       ; clk_in      ; 1.000        ; -0.043     ; 2.978      ;
; -2.026 ; clock_divider:b2v_inst21|count[10] ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.046     ; 2.975      ;
; -2.014 ; clock_divider:b2v_inst21|count[28] ; clock_divider:b2v_inst21|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.954      ;
; -2.011 ; clock_divider:b2v_inst21|count[25] ; clock_divider:b2v_inst21|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.951      ;
; -2.011 ; clock_divider:b2v_inst21|count[25] ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.951      ;
; -2.010 ; clock_divider:b2v_inst21|count[28] ; clock_divider:b2v_inst21|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.950      ;
; -2.010 ; clock_divider:b2v_inst21|count[28] ; clock_divider:b2v_inst21|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.950      ;
; -2.010 ; clock_divider:b2v_inst21|count[1]  ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.043     ; 2.962      ;
; -2.008 ; clock_divider:b2v_inst21|count[25] ; clock_divider:b2v_inst21|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.948      ;
; -2.005 ; clock_divider:b2v_inst21|count[7]  ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.046     ; 2.954      ;
; -1.995 ; clock_divider:b2v_inst21|count[4]  ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.046     ; 2.944      ;
; -1.986 ; clock_divider:b2v_inst21|count[6]  ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.926      ;
; -1.981 ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.043     ; 2.933      ;
; -1.980 ; clock_divider:b2v_inst21|count[22] ; clock_divider:b2v_inst21|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.920      ;
; -1.979 ; clock_divider:b2v_inst21|count[22] ; clock_divider:b2v_inst21|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.919      ;
; -1.979 ; clock_divider:b2v_inst21|count[22] ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.919      ;
; -1.976 ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.043     ; 2.928      ;
; -1.975 ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.043     ; 2.927      ;
; -1.969 ; clock_divider:b2v_inst21|count[24] ; clock_divider:b2v_inst21|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.909      ;
; -1.968 ; clock_divider:b2v_inst21|count[24] ; clock_divider:b2v_inst21|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.908      ;
; -1.968 ; clock_divider:b2v_inst21|count[24] ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.908      ;
; -1.947 ; clock_divider:b2v_inst21|count[29] ; clock_divider:b2v_inst21|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.887      ;
; -1.943 ; clock_divider:b2v_inst21|count[29] ; clock_divider:b2v_inst21|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.883      ;
; -1.943 ; clock_divider:b2v_inst21|count[29] ; clock_divider:b2v_inst21|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.883      ;
; -1.931 ; clock_divider:b2v_inst21|count[17] ; clock_divider:b2v_inst21|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.871      ;
; -1.931 ; clock_divider:b2v_inst21|count[17] ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.871      ;
; -1.928 ; clock_divider:b2v_inst21|count[17] ; clock_divider:b2v_inst21|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.868      ;
; -1.926 ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[29] ; clk_in       ; clk_in      ; 1.000        ; -0.043     ; 2.878      ;
; -1.921 ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[13] ; clk_in       ; clk_in      ; 1.000        ; -0.043     ; 2.873      ;
; -1.921 ; clock_divider:b2v_inst21|count[8]  ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.046     ; 2.870      ;
; -1.913 ; clock_divider:b2v_inst21|count[31] ; clock_divider:b2v_inst21|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.853      ;
; -1.912 ; clock_divider:b2v_inst21|count[18] ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 2.849      ;
; -1.912 ; clock_divider:b2v_inst21|count[9]  ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.046     ; 2.861      ;
; -1.909 ; clock_divider:b2v_inst21|count[31] ; clock_divider:b2v_inst21|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.849      ;
; -1.909 ; clock_divider:b2v_inst21|count[31] ; clock_divider:b2v_inst21|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.849      ;
; -1.908 ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[30] ; clk_in       ; clk_in      ; 1.000        ; -0.043     ; 2.860      ;
; -1.907 ; clock_divider:b2v_inst21|count[3]  ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.043     ; 2.859      ;
; -1.884 ; clock_divider:b2v_inst21|count[6]  ; clock_divider:b2v_inst21|count[31] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.824      ;
; -1.875 ; clock_divider:b2v_inst21|count[26] ; clock_divider:b2v_inst21|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.815      ;
; -1.874 ; clock_divider:b2v_inst21|count[30] ; clock_divider:b2v_inst21|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.814      ;
; -1.874 ; clock_divider:b2v_inst21|count[30] ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.814      ;
; -1.871 ; clock_divider:b2v_inst21|count[30] ; clock_divider:b2v_inst21|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.811      ;
; -1.871 ; clock_divider:b2v_inst21|count[26] ; clock_divider:b2v_inst21|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.811      ;
; -1.871 ; clock_divider:b2v_inst21|count[26] ; clock_divider:b2v_inst21|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.811      ;
; -1.866 ; clock_divider:b2v_inst21|count[28] ; clock_divider:b2v_inst21|count[6]  ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.806      ;
; -1.865 ; clock_divider:b2v_inst21|count[28] ; clock_divider:b2v_inst21|count[16] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.805      ;
; -1.865 ; clock_divider:b2v_inst21|count[11] ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.805      ;
; -1.857 ; clock_divider:b2v_inst21|count[21] ; clock_divider:b2v_inst21|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.797      ;
; -1.856 ; clock_divider:b2v_inst21|count[21] ; clock_divider:b2v_inst21|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.796      ;
; -1.856 ; clock_divider:b2v_inst21|count[21] ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.796      ;
; -1.855 ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[11] ; clk_in       ; clk_in      ; 1.000        ; -0.043     ; 2.807      ;
; -1.854 ; clock_divider:b2v_inst21|count[25] ; clock_divider:b2v_inst21|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.794      ;
; -1.852 ; clock_divider:b2v_inst21|count[23] ; clock_divider:b2v_inst21|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.792      ;
; -1.852 ; clock_divider:b2v_inst21|count[23] ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.792      ;
; -1.851 ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[6]  ; clk_in       ; clk_in      ; 1.000        ; -0.043     ; 2.803      ;
; -1.850 ; clock_divider:b2v_inst21|count[25] ; clock_divider:b2v_inst21|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.790      ;
; -1.850 ; clock_divider:b2v_inst21|count[25] ; clock_divider:b2v_inst21|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.790      ;
; -1.850 ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[16] ; clk_in       ; clk_in      ; 1.000        ; -0.043     ; 2.802      ;
; -1.849 ; clock_divider:b2v_inst21|count[2]  ; clock_divider:b2v_inst21|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.043     ; 2.801      ;
; -1.849 ; clock_divider:b2v_inst21|count[2]  ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.043     ; 2.801      ;
; -1.849 ; clock_divider:b2v_inst21|count[23] ; clock_divider:b2v_inst21|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.789      ;
; -1.847 ; clock_divider:b2v_inst21|count[2]  ; clock_divider:b2v_inst21|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.043     ; 2.799      ;
; -1.845 ; clock_divider:b2v_inst21|count[3]  ; clock_divider:b2v_inst21|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.043     ; 2.797      ;
; -1.844 ; clock_divider:b2v_inst21|count[3]  ; clock_divider:b2v_inst21|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.043     ; 2.796      ;
; -1.826 ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[27] ; clk_in       ; clk_in      ; 1.000        ; -0.043     ; 2.778      ;
; -1.824 ; clock_divider:b2v_inst21|count[22] ; clock_divider:b2v_inst21|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.764      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'reset'                                                                                                                                             ;
+--------+-----------------------------------------------+---------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                         ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+---------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -1.074 ; control_unit:b2v_inst11|present_state.rol3a   ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.785      ; 3.276      ;
; -0.974 ; control_unit:b2v_inst11|present_state.shl3a   ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.880      ; 3.271      ;
; -0.806 ; control_unit:b2v_inst11|present_state.ror3a   ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.880      ; 3.103      ;
; -0.763 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.872      ; 3.052      ;
; -0.748 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|Grc     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 4.734      ; 4.762      ;
; -0.746 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|Grc     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 4.734      ; 4.760      ;
; -0.746 ; control_unit:b2v_inst11|present_state.rol3a   ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 3.613      ; 3.276      ;
; -0.729 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|Zin     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.449      ; 4.368      ;
; -0.725 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|Zin     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.449      ; 4.364      ;
; -0.689 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.872      ; 2.978      ;
; -0.675 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|Zin     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.977      ; 3.842      ;
; -0.647 ; control_unit:b2v_inst11|present_state.ror4a   ; control_unit:b2v_inst11|Grc     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 4.776      ; 4.703      ;
; -0.646 ; control_unit:b2v_inst11|present_state.shl3a   ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 3.708      ; 3.271      ;
; -0.641 ; control_unit:b2v_inst11|present_state.and4a   ; control_unit:b2v_inst11|Grc     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 4.776      ; 4.697      ;
; -0.626 ; control_unit:b2v_inst11|present_state.ror4a   ; control_unit:b2v_inst11|Zin     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.491      ; 4.307      ;
; -0.620 ; control_unit:b2v_inst11|present_state.and4a   ; control_unit:b2v_inst11|Zin     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.491      ; 4.301      ;
; -0.603 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|Grc     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 4.734      ; 4.617      ;
; -0.582 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|Zin     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.449      ; 4.221      ;
; -0.568 ; control_unit:b2v_inst11|present_state.ldr5a   ; control_unit:b2v_inst11|MARin   ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.095      ; 3.092      ;
; -0.539 ; control_unit:b2v_inst11|present_state.brpl4a  ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.101      ; 3.057      ;
; -0.533 ; control_unit:b2v_inst11|present_state.brzr4a  ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.101      ; 3.051      ;
; -0.526 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|Grc     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 4.776      ; 4.582      ;
; -0.511 ; control_unit:b2v_inst11|present_state.sub4a   ; control_unit:b2v_inst11|Grc     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 4.734      ; 4.525      ;
; -0.505 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|Zin     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.491      ; 4.186      ;
; -0.490 ; control_unit:b2v_inst11|present_state.sub4a   ; control_unit:b2v_inst11|Zin     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.449      ; 4.129      ;
; -0.478 ; control_unit:b2v_inst11|present_state.ror3a   ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 3.708      ; 3.103      ;
; -0.477 ; control_unit:b2v_inst11|present_state.andi3a  ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.880      ; 2.774      ;
; -0.471 ; control_unit:b2v_inst11|present_state.ori3a   ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.880      ; 2.768      ;
; -0.446 ; control_unit:b2v_inst11|present_state.add5a   ; control_unit:b2v_inst11|Zlowout ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.694      ; 3.435      ;
; -0.441 ; control_unit:b2v_inst11|present_state.sub5a   ; control_unit:b2v_inst11|Zlowout ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.694      ; 3.430      ;
; -0.435 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 3.700      ; 3.052      ;
; -0.425 ; control_unit:b2v_inst11|present_state.brpl4a  ; control_unit:b2v_inst11|PCin    ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.630      ; 3.238      ;
; -0.420 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|Grc     ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 5.562      ; 4.762      ;
; -0.419 ; control_unit:b2v_inst11|present_state.brzr4a  ; control_unit:b2v_inst11|PCin    ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.630      ; 3.232      ;
; -0.418 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|Grc     ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 5.562      ; 4.760      ;
; -0.415 ; control_unit:b2v_inst11|present_state.add4a   ; control_unit:b2v_inst11|Grc     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 4.776      ; 4.471      ;
; -0.412 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.880      ; 2.709      ;
; -0.407 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|MARin   ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.095      ; 2.931      ;
; -0.406 ; control_unit:b2v_inst11|present_state.addi3a  ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.880      ; 2.703      ;
; -0.401 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|Zin     ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 4.277      ; 4.368      ;
; -0.399 ; control_unit:b2v_inst11|present_state.mul3a   ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.872      ; 2.688      ;
; -0.397 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|Zin     ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 4.277      ; 4.364      ;
; -0.396 ; control_unit:b2v_inst11|present_state.brnz4a  ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.101      ; 2.914      ;
; -0.394 ; control_unit:b2v_inst11|present_state.add4a   ; control_unit:b2v_inst11|Zin     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.491      ; 4.075      ;
; -0.361 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 3.700      ; 2.978      ;
; -0.347 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|Zin     ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 3.805      ; 3.842      ;
; -0.337 ; control_unit:b2v_inst11|present_state.or3a    ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.880      ; 2.634      ;
; -0.331 ; control_unit:b2v_inst11|present_state.ldi4a   ; control_unit:b2v_inst11|Zin     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.498      ; 4.019      ;
; -0.325 ; control_unit:b2v_inst11|present_state.st6a    ; control_unit:b2v_inst11|MARin   ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.236      ; 2.990      ;
; -0.320 ; control_unit:b2v_inst11|present_state.jr3a    ; control_unit:b2v_inst11|PCin    ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.669      ; 3.172      ;
; -0.319 ; control_unit:b2v_inst11|present_state.ror4a   ; control_unit:b2v_inst11|Grc     ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 5.604      ; 4.703      ;
; -0.318 ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.099      ; 2.834      ;
; -0.314 ; control_unit:b2v_inst11|present_state.ld6a    ; control_unit:b2v_inst11|MARin   ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.095      ; 2.838      ;
; -0.313 ; control_unit:b2v_inst11|present_state.and4a   ; control_unit:b2v_inst11|Grc     ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 5.604      ; 4.697      ;
; -0.312 ; control_unit:b2v_inst11|present_state.str5a   ; control_unit:b2v_inst11|MARin   ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.236      ; 2.977      ;
; -0.306 ; control_unit:b2v_inst11|present_state.or5a    ; control_unit:b2v_inst11|Zlowout ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.694      ; 3.295      ;
; -0.304 ; control_unit:b2v_inst11|present_state.brmi4a  ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.101      ; 2.822      ;
; -0.298 ; control_unit:b2v_inst11|present_state.ror4a   ; control_unit:b2v_inst11|Zin     ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 4.319      ; 4.307      ;
; -0.292 ; control_unit:b2v_inst11|present_state.and4a   ; control_unit:b2v_inst11|Zin     ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 4.319      ; 4.301      ;
; -0.284 ; control_unit:b2v_inst11|present_state.st3a    ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.880      ; 2.581      ;
; -0.282 ; control_unit:b2v_inst11|present_state.brnz4a  ; control_unit:b2v_inst11|PCin    ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.630      ; 3.095      ;
; -0.278 ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|Zin     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.204      ; 3.672      ;
; -0.277 ; control_unit:b2v_inst11|present_state.st4a    ; control_unit:b2v_inst11|Zin     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.501      ; 3.968      ;
; -0.275 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|Grc     ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 5.562      ; 4.617      ;
; -0.274 ; control_unit:b2v_inst11|present_state.rol3a   ; control_unit:b2v_inst11|Yin     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.712      ; 3.415      ;
; -0.271 ; control_unit:b2v_inst11|present_state.sub3a   ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.880      ; 2.568      ;
; -0.254 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|Zin     ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 4.277      ; 4.221      ;
; -0.246 ; control_unit:b2v_inst11|present_state.shr3a   ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.880      ; 2.543      ;
; -0.235 ; control_unit:b2v_inst11|present_state.ldr5a   ; control_unit:b2v_inst11|MDRin   ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.232      ; 2.815      ;
; -0.221 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|Zin     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.977      ; 3.388      ;
; -0.215 ; control_unit:b2v_inst11|present_state.str3a   ; control_unit:b2v_inst11|Zin     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.205      ; 3.610      ;
; -0.214 ; control_unit:b2v_inst11|present_state.and5a   ; control_unit:b2v_inst11|Zlowout ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.694      ; 3.203      ;
; -0.211 ; control_unit:b2v_inst11|present_state.brpl4a  ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 3.929      ; 3.057      ;
; -0.205 ; control_unit:b2v_inst11|present_state.brzr4a  ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 3.929      ; 3.051      ;
; -0.198 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|Grc     ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 5.604      ; 4.582      ;
; -0.191 ; control_unit:b2v_inst11|present_state.jal3a   ; control_unit:b2v_inst11|PCin    ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.622      ; 2.996      ;
; -0.191 ; control_unit:b2v_inst11|present_state.mul4a   ; control_unit:b2v_inst11|Zin     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.204      ; 3.585      ;
; -0.190 ; control_unit:b2v_inst11|present_state.brmi4a  ; control_unit:b2v_inst11|PCin    ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.630      ; 3.003      ;
; -0.183 ; control_unit:b2v_inst11|present_state.sub4a   ; control_unit:b2v_inst11|Grc     ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 5.562      ; 4.525      ;
; -0.182 ; control_unit:b2v_inst11|present_state.shl3a   ; control_unit:b2v_inst11|Yin     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.807      ; 3.418      ;
; -0.179 ; control_unit:b2v_inst11|present_state.and3a   ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.880      ; 2.476      ;
; -0.177 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|Zin     ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 4.319      ; 4.186      ;
; -0.164 ; control_unit:b2v_inst11|present_state.ldi3a   ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.880      ; 2.461      ;
; -0.162 ; control_unit:b2v_inst11|present_state.sub4a   ; control_unit:b2v_inst11|Zin     ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 4.277      ; 4.129      ;
; -0.149 ; control_unit:b2v_inst11|present_state.andi3a  ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 3.708      ; 2.774      ;
; -0.143 ; control_unit:b2v_inst11|present_state.ori3a   ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 3.708      ; 2.768      ;
; -0.133 ; control_unit:b2v_inst11|present_state.add5a   ; control_unit:b2v_inst11|ZLowin  ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.543      ; 4.119      ;
; -0.128 ; control_unit:b2v_inst11|present_state.sub5a   ; control_unit:b2v_inst11|ZLowin  ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.543      ; 4.114      ;
; -0.123 ; control_unit:b2v_inst11|present_state.mflo3a  ; control_unit:b2v_inst11|Gra     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.598      ; 3.926      ;
; -0.120 ; control_unit:b2v_inst11|present_state.brpl4a  ; control_unit:b2v_inst11|Rout    ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 4.543      ; 4.967      ;
; -0.119 ; control_unit:b2v_inst11|present_state.ldr3a   ; control_unit:b2v_inst11|Zin     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.205      ; 3.514      ;
; -0.119 ; control_unit:b2v_inst11|present_state.add5a   ; control_unit:b2v_inst11|Gra     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.340      ; 3.664      ;
; -0.114 ; control_unit:b2v_inst11|present_state.brzr4a  ; control_unit:b2v_inst11|Rout    ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 4.543      ; 4.961      ;
; -0.114 ; control_unit:b2v_inst11|present_state.sub5a   ; control_unit:b2v_inst11|Gra     ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.340      ; 3.659      ;
; -0.108 ; control_unit:b2v_inst11|present_state.andi5a  ; control_unit:b2v_inst11|Zlowout ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.667      ; 3.070      ;
; -0.104 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|PCin    ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.474      ; 2.761      ;
; -0.102 ; control_unit:b2v_inst11|present_state.brzr3a  ; control_unit:b2v_inst11|Rout    ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 4.837      ; 5.243      ;
; -0.097 ; control_unit:b2v_inst11|present_state.brnz3a  ; control_unit:b2v_inst11|Rout    ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 4.837      ; 5.238      ;
; -0.087 ; control_unit:b2v_inst11|present_state.add4a   ; control_unit:b2v_inst11|Grc     ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 5.604      ; 4.471      ;
; -0.084 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Grb     ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 3.708      ; 2.709      ;
+--------+-----------------------------------------------+---------------------------------+-------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'reset'                                                                                                                                                    ;
+--------+------------------------------------------------+--------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                              ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+--------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -4.337 ; control_unit:b2v_inst11|present_state.sub4a    ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 6.771      ; 2.464      ;
; -4.334 ; control_unit:b2v_inst11|present_state.sub4a    ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 7.268      ; 2.464      ;
; -4.294 ; control_unit:b2v_inst11|present_state.ori4a    ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 6.771      ; 2.507      ;
; -4.291 ; control_unit:b2v_inst11|present_state.ori4a    ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 7.268      ; 2.507      ;
; -4.247 ; control_unit:b2v_inst11|present_state.rol4a    ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 6.771      ; 2.554      ;
; -4.244 ; control_unit:b2v_inst11|present_state.rol4a    ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 7.268      ; 2.554      ;
; -4.176 ; control_unit:b2v_inst11|present_state.div4a    ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 6.536      ; 2.390      ;
; -4.173 ; control_unit:b2v_inst11|present_state.div4a    ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 7.033      ; 2.390      ;
; -4.170 ; control_unit:b2v_inst11|present_state.not3a    ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 6.319      ; 2.179      ;
; -4.167 ; control_unit:b2v_inst11|present_state.not3a    ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 6.816      ; 2.179      ;
; -4.101 ; control_unit:b2v_inst11|present_state.shl4a    ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 6.771      ; 2.700      ;
; -4.098 ; control_unit:b2v_inst11|present_state.shl4a    ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 7.268      ; 2.700      ;
; -4.097 ; control_unit:b2v_inst11|present_state.or4a     ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 6.771      ; 2.704      ;
; -4.094 ; control_unit:b2v_inst11|present_state.or4a     ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 7.268      ; 2.704      ;
; -3.818 ; control_unit:b2v_inst11|present_state.shr4a    ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 6.807      ; 3.019      ;
; -3.815 ; control_unit:b2v_inst11|present_state.shr4a    ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 7.304      ; 3.019      ;
; -3.741 ; control_unit:b2v_inst11|present_state.shl4a    ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 6.767      ; 3.056      ;
; -3.738 ; control_unit:b2v_inst11|present_state.shl4a    ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 7.264      ; 3.056      ;
; -3.717 ; control_unit:b2v_inst11|present_state.neg3a    ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 6.315      ; 2.628      ;
; -3.714 ; control_unit:b2v_inst11|present_state.neg3a    ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 6.812      ; 2.628      ;
; -3.644 ; control_unit:b2v_inst11|present_state.not3a    ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 6.315      ; 2.701      ;
; -3.641 ; control_unit:b2v_inst11|present_state.not3a    ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 6.812      ; 2.701      ;
; -3.567 ; control_unit:b2v_inst11|present_state.mul4a    ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 6.532      ; 2.995      ;
; -3.564 ; control_unit:b2v_inst11|present_state.mul4a    ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 7.029      ; 2.995      ;
; -3.481 ; control_unit:b2v_inst11|present_state.div4a    ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 6.532      ; 3.081      ;
; -3.478 ; control_unit:b2v_inst11|present_state.div4a    ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 7.029      ; 3.081      ;
; -3.258 ; control_unit:b2v_inst11|present_state.and4a    ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 6.812      ; 3.584      ;
; -3.255 ; control_unit:b2v_inst11|present_state.and4a    ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 7.309      ; 3.584      ;
; -3.233 ; control_unit:b2v_inst11|present_state.ori4a    ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 6.772      ; 3.569      ;
; -3.230 ; control_unit:b2v_inst11|present_state.ori4a    ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 7.269      ; 3.569      ;
; -3.199 ; control_unit:b2v_inst11|present_state.andi4a   ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 6.819      ; 3.650      ;
; -3.196 ; control_unit:b2v_inst11|present_state.andi4a   ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 7.316      ; 3.650      ;
; -3.172 ; control_unit:b2v_inst11|present_state.shr4a    ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 6.812      ; 3.670      ;
; -3.169 ; control_unit:b2v_inst11|present_state.shr4a    ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 7.309      ; 3.670      ;
; -3.127 ; control_unit:b2v_inst11|present_state.shl4a    ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 6.772      ; 3.675      ;
; -3.124 ; control_unit:b2v_inst11|present_state.shl4a    ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 7.269      ; 3.675      ;
; -3.120 ; control_unit:b2v_inst11|present_state.ror4a    ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 6.807      ; 3.717      ;
; -3.117 ; control_unit:b2v_inst11|present_state.ror4a    ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 7.304      ; 3.717      ;
; -3.111 ; control_unit:b2v_inst11|present_state.not3a    ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 6.315      ; 3.234      ;
; -3.108 ; control_unit:b2v_inst11|present_state.not3a    ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 6.812      ; 3.234      ;
; -3.032 ; control_unit:b2v_inst11|present_state.or4a     ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 6.772      ; 3.770      ;
; -3.029 ; control_unit:b2v_inst11|present_state.or4a     ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 7.269      ; 3.770      ;
; -2.974 ; control_unit:b2v_inst11|present_state.neg3a    ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 6.315      ; 3.371      ;
; -2.971 ; control_unit:b2v_inst11|present_state.neg3a    ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 6.812      ; 3.371      ;
; -2.955 ; control_unit:b2v_inst11|present_state.rol4a    ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 6.767      ; 3.842      ;
; -2.952 ; control_unit:b2v_inst11|present_state.rol4a    ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 7.264      ; 3.842      ;
; -2.721 ; control_unit:b2v_inst11|present_state.fetch0a  ; control_unit:b2v_inst11|clear        ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 3.679      ; 0.488      ;
; -2.485 ; control_unit:b2v_inst11|present_state.str_init ; control_unit:b2v_inst11|Yin          ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 3.483      ; 1.028      ;
; -2.482 ; control_unit:b2v_inst11|present_state.str_init ; control_unit:b2v_inst11|Yin          ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 3.980      ; 1.028      ;
; -2.339 ; control_unit:b2v_inst11|present_state.fetch2a  ; control_unit:b2v_inst11|read_signal  ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 3.445      ; 1.136      ;
; -2.336 ; control_unit:b2v_inst11|present_state.fetch2a  ; control_unit:b2v_inst11|read_signal  ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 3.942      ; 1.136      ;
; -2.253 ; control_unit:b2v_inst11|present_state.ldr_init ; control_unit:b2v_inst11|Yin          ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 3.483      ; 1.260      ;
; -2.250 ; control_unit:b2v_inst11|present_state.ldr_init ; control_unit:b2v_inst11|Yin          ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 3.980      ; 1.260      ;
; -2.166 ; control_unit:b2v_inst11|present_state.ldr6a    ; control_unit:b2v_inst11|read_signal  ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 3.445      ; 1.309      ;
; -2.163 ; control_unit:b2v_inst11|present_state.ldr6a    ; control_unit:b2v_inst11|read_signal  ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 3.942      ; 1.309      ;
; -2.040 ; control_unit:b2v_inst11|present_state.div5a    ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 4.389      ; 2.379      ;
; -2.037 ; control_unit:b2v_inst11|present_state.ld7a     ; control_unit:b2v_inst11|read_signal  ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 3.445      ; 1.438      ;
; -2.037 ; control_unit:b2v_inst11|present_state.div5a    ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 4.886      ; 2.379      ;
; -2.034 ; control_unit:b2v_inst11|present_state.ld7a     ; control_unit:b2v_inst11|read_signal  ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 3.942      ; 1.438      ;
; -2.030 ; control_unit:b2v_inst11|present_state.ori5a    ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 4.532      ; 2.532      ;
; -2.027 ; control_unit:b2v_inst11|present_state.ori5a    ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 5.029      ; 2.532      ;
; -1.957 ; control_unit:b2v_inst11|present_state.mul5a    ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 4.315      ; 2.388      ;
; -1.954 ; control_unit:b2v_inst11|present_state.mul5a    ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 4.812      ; 2.388      ;
; -1.945 ; control_unit:b2v_inst11|present_state.mflo3a   ; control_unit:b2v_inst11|LOout        ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 6.675      ; 4.760      ;
; -1.943 ; control_unit:b2v_inst11|present_state.st6a     ; control_unit:b2v_inst11|write_signal ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 4.962      ; 3.049      ;
; -1.942 ; control_unit:b2v_inst11|present_state.mflo3a   ; control_unit:b2v_inst11|LOout        ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 7.172      ; 4.760      ;
; -1.940 ; control_unit:b2v_inst11|present_state.st6a     ; control_unit:b2v_inst11|write_signal ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 5.459      ; 3.049      ;
; -1.900 ; control_unit:b2v_inst11|present_state.neg3a    ; control_unit:b2v_inst11|Rout         ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 5.145      ; 3.275      ;
; -1.897 ; control_unit:b2v_inst11|present_state.neg3a    ; control_unit:b2v_inst11|Rout         ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 5.642      ; 3.275      ;
; -1.869 ; control_unit:b2v_inst11|present_state.not4a    ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 4.532      ; 2.693      ;
; -1.866 ; control_unit:b2v_inst11|present_state.shr5a    ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 5.025      ; 3.189      ;
; -1.866 ; control_unit:b2v_inst11|present_state.not4a    ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 5.029      ; 2.693      ;
; -1.863 ; control_unit:b2v_inst11|present_state.shr5a    ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 5.522      ; 3.189      ;
; -1.852 ; control_unit:b2v_inst11|present_state.div5a    ; control_unit:b2v_inst11|Zlowout      ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 4.078      ; 1.756      ;
; -1.846 ; control_unit:b2v_inst11|present_state.str5a    ; control_unit:b2v_inst11|write_signal ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 4.962      ; 3.146      ;
; -1.843 ; control_unit:b2v_inst11|present_state.str5a    ; control_unit:b2v_inst11|write_signal ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 5.459      ; 3.146      ;
; -1.828 ; control_unit:b2v_inst11|present_state.mfhi3a   ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 4.795      ; 2.997      ;
; -1.827 ; control_unit:b2v_inst11|present_state.not3a    ; control_unit:b2v_inst11|Rout         ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 5.145      ; 3.348      ;
; -1.825 ; control_unit:b2v_inst11|present_state.mfhi3a   ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 5.292      ; 2.997      ;
; -1.824 ; control_unit:b2v_inst11|present_state.not3a    ; control_unit:b2v_inst11|Rout         ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 5.642      ; 3.348      ;
; -1.823 ; control_unit:b2v_inst11|present_state.ldi5a    ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 4.521      ; 2.728      ;
; -1.820 ; control_unit:b2v_inst11|present_state.ldi5a    ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 5.018      ; 2.728      ;
; -1.810 ; control_unit:b2v_inst11|present_state.div6a    ; control_unit:b2v_inst11|Zhighout     ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 6.364      ; 4.584      ;
; -1.807 ; control_unit:b2v_inst11|present_state.div6a    ; control_unit:b2v_inst11|Zhighout     ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 6.861      ; 4.584      ;
; -1.784 ; control_unit:b2v_inst11|present_state.neg4a    ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 4.532      ; 2.778      ;
; -1.781 ; control_unit:b2v_inst11|present_state.neg4a    ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 5.029      ; 2.778      ;
; -1.776 ; control_unit:b2v_inst11|present_state.div5a    ; control_unit:b2v_inst11|Zlowout      ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 3.502      ; 1.756      ;
; -1.776 ; control_unit:b2v_inst11|present_state.rol5a    ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 5.025      ; 3.279      ;
; -1.773 ; control_unit:b2v_inst11|present_state.rol5a    ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 5.522      ; 3.279      ;
; -1.769 ; control_unit:b2v_inst11|present_state.mul5a    ; control_unit:b2v_inst11|Zlowout      ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 4.004      ; 1.765      ;
; -1.761 ; control_unit:b2v_inst11|present_state.in3a     ; control_unit:b2v_inst11|In_portout   ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 6.404      ; 4.673      ;
; -1.758 ; control_unit:b2v_inst11|present_state.in3a     ; control_unit:b2v_inst11|In_portout   ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 6.901      ; 4.673      ;
; -1.739 ; control_unit:b2v_inst11|present_state.st7a     ; control_unit:b2v_inst11|MDRout       ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 5.504      ; 3.795      ;
; -1.737 ; control_unit:b2v_inst11|present_state.addi5a   ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 4.532      ; 2.825      ;
; -1.736 ; control_unit:b2v_inst11|present_state.st7a     ; control_unit:b2v_inst11|MDRout       ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 6.001      ; 3.795      ;
; -1.734 ; control_unit:b2v_inst11|present_state.addi5a   ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 5.029      ; 2.825      ;
; -1.726 ; control_unit:b2v_inst11|present_state.mul6a    ; control_unit:b2v_inst11|Zhighout     ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 6.364      ; 4.668      ;
; -1.723 ; control_unit:b2v_inst11|present_state.mul6a    ; control_unit:b2v_inst11|Zhighout     ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 6.861      ; 4.668      ;
; -1.718 ; control_unit:b2v_inst11|present_state.ldr6a    ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 4.589      ; 2.901      ;
; -1.715 ; control_unit:b2v_inst11|present_state.ldr6a    ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 5.086      ; 2.901      ;
+--------+------------------------------------------------+--------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_in'                                                                                                                                     ;
+--------+------------------------------------+------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -0.131 ; clock_divider:b2v_inst21|temp      ; clock_divider:b2v_inst21|temp      ; clock_divider:b2v_inst21|temp ; clk_in      ; 0.000        ; 2.231      ; 2.454      ;
; 0.320  ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[0]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.519      ;
; 0.377  ; clock_divider:b2v_inst21|temp      ; clock_divider:b2v_inst21|temp      ; clock_divider:b2v_inst21|temp ; clk_in      ; -0.500       ; 2.231      ; 2.462      ;
; 0.510  ; clock_divider:b2v_inst21|count[3]  ; clock_divider:b2v_inst21|count[3]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.709      ;
; 0.510  ; clock_divider:b2v_inst21|count[15] ; clock_divider:b2v_inst21|count[15] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.709      ;
; 0.511  ; clock_divider:b2v_inst21|count[5]  ; clock_divider:b2v_inst21|count[5]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.710      ;
; 0.511  ; clock_divider:b2v_inst21|count[29] ; clock_divider:b2v_inst21|count[29] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.710      ;
; 0.512  ; clock_divider:b2v_inst21|count[1]  ; clock_divider:b2v_inst21|count[1]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.711      ;
; 0.512  ; clock_divider:b2v_inst21|count[17] ; clock_divider:b2v_inst21|count[17] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.711      ;
; 0.512  ; clock_divider:b2v_inst21|count[27] ; clock_divider:b2v_inst21|count[27] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.711      ;
; 0.512  ; clock_divider:b2v_inst21|count[31] ; clock_divider:b2v_inst21|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.711      ;
; 0.514  ; clock_divider:b2v_inst21|count[2]  ; clock_divider:b2v_inst21|count[2]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.713      ;
; 0.514  ; clock_divider:b2v_inst21|count[7]  ; clock_divider:b2v_inst21|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.713      ;
; 0.514  ; clock_divider:b2v_inst21|count[9]  ; clock_divider:b2v_inst21|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.713      ;
; 0.515  ; clock_divider:b2v_inst21|count[4]  ; clock_divider:b2v_inst21|count[4]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.714      ;
; 0.515  ; clock_divider:b2v_inst21|count[23] ; clock_divider:b2v_inst21|count[23] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.714      ;
; 0.515  ; clock_divider:b2v_inst21|count[25] ; clock_divider:b2v_inst21|count[25] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.714      ;
; 0.516  ; clock_divider:b2v_inst21|count[8]  ; clock_divider:b2v_inst21|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.715      ;
; 0.516  ; clock_divider:b2v_inst21|count[10] ; clock_divider:b2v_inst21|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.715      ;
; 0.516  ; clock_divider:b2v_inst21|count[28] ; clock_divider:b2v_inst21|count[28] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.715      ;
; 0.516  ; clock_divider:b2v_inst21|count[30] ; clock_divider:b2v_inst21|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.715      ;
; 0.517  ; clock_divider:b2v_inst21|count[26] ; clock_divider:b2v_inst21|count[26] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.716      ;
; 0.754  ; clock_divider:b2v_inst21|count[3]  ; clock_divider:b2v_inst21|count[4]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.953      ;
; 0.755  ; clock_divider:b2v_inst21|count[29] ; clock_divider:b2v_inst21|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.954      ;
; 0.756  ; clock_divider:b2v_inst21|count[27] ; clock_divider:b2v_inst21|count[28] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.955      ;
; 0.757  ; clock_divider:b2v_inst21|count[1]  ; clock_divider:b2v_inst21|count[2]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.956      ;
; 0.759  ; clock_divider:b2v_inst21|count[7]  ; clock_divider:b2v_inst21|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.958      ;
; 0.759  ; clock_divider:b2v_inst21|count[9]  ; clock_divider:b2v_inst21|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.958      ;
; 0.760  ; clock_divider:b2v_inst21|count[25] ; clock_divider:b2v_inst21|count[26] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.959      ;
; 0.763  ; clock_divider:b2v_inst21|count[2]  ; clock_divider:b2v_inst21|count[3]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.962      ;
; 0.764  ; clock_divider:b2v_inst21|count[4]  ; clock_divider:b2v_inst21|count[5]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.963      ;
; 0.765  ; clock_divider:b2v_inst21|count[28] ; clock_divider:b2v_inst21|count[29] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.964      ;
; 0.765  ; clock_divider:b2v_inst21|count[30] ; clock_divider:b2v_inst21|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.964      ;
; 0.765  ; clock_divider:b2v_inst21|count[8]  ; clock_divider:b2v_inst21|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.964      ;
; 0.766  ; clock_divider:b2v_inst21|count[26] ; clock_divider:b2v_inst21|count[27] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.965      ;
; 0.770  ; clock_divider:b2v_inst21|count[2]  ; clock_divider:b2v_inst21|count[4]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.969      ;
; 0.772  ; clock_divider:b2v_inst21|count[28] ; clock_divider:b2v_inst21|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.971      ;
; 0.772  ; clock_divider:b2v_inst21|count[8]  ; clock_divider:b2v_inst21|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.971      ;
; 0.773  ; clock_divider:b2v_inst21|count[26] ; clock_divider:b2v_inst21|count[28] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 0.972      ;
; 0.831  ; clock_divider:b2v_inst21|count[15] ; clock_divider:b2v_inst21|count[17] ; clk_in                        ; clk_in      ; 0.000        ; 0.067      ; 1.042      ;
; 0.843  ; clock_divider:b2v_inst21|count[3]  ; clock_divider:b2v_inst21|count[5]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.042      ;
; 0.844  ; clock_divider:b2v_inst21|count[5]  ; clock_divider:b2v_inst21|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.043      ;
; 0.844  ; clock_divider:b2v_inst21|count[29] ; clock_divider:b2v_inst21|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.043      ;
; 0.845  ; clock_divider:b2v_inst21|count[27] ; clock_divider:b2v_inst21|count[29] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.044      ;
; 0.846  ; clock_divider:b2v_inst21|count[1]  ; clock_divider:b2v_inst21|count[3]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.045      ;
; 0.848  ; clock_divider:b2v_inst21|count[7]  ; clock_divider:b2v_inst21|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.047      ;
; 0.849  ; clock_divider:b2v_inst21|count[23] ; clock_divider:b2v_inst21|count[25] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.048      ;
; 0.849  ; clock_divider:b2v_inst21|count[25] ; clock_divider:b2v_inst21|count[27] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.048      ;
; 0.851  ; clock_divider:b2v_inst21|count[5]  ; clock_divider:b2v_inst21|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.050      ;
; 0.852  ; clock_divider:b2v_inst21|count[27] ; clock_divider:b2v_inst21|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.051      ;
; 0.853  ; clock_divider:b2v_inst21|count[1]  ; clock_divider:b2v_inst21|count[4]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.052      ;
; 0.855  ; clock_divider:b2v_inst21|count[7]  ; clock_divider:b2v_inst21|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.054      ;
; 0.856  ; clock_divider:b2v_inst21|count[23] ; clock_divider:b2v_inst21|count[26] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.055      ;
; 0.856  ; clock_divider:b2v_inst21|count[25] ; clock_divider:b2v_inst21|count[28] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.055      ;
; 0.859  ; clock_divider:b2v_inst21|count[2]  ; clock_divider:b2v_inst21|count[5]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.058      ;
; 0.860  ; clock_divider:b2v_inst21|count[4]  ; clock_divider:b2v_inst21|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.059      ;
; 0.861  ; clock_divider:b2v_inst21|count[28] ; clock_divider:b2v_inst21|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.060      ;
; 0.862  ; clock_divider:b2v_inst21|count[26] ; clock_divider:b2v_inst21|count[29] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.061      ;
; 0.867  ; clock_divider:b2v_inst21|count[4]  ; clock_divider:b2v_inst21|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.066      ;
; 0.869  ; clock_divider:b2v_inst21|count[26] ; clock_divider:b2v_inst21|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.068      ;
; 0.904  ; clock_divider:b2v_inst21|count[24] ; clock_divider:b2v_inst21|count[25] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.103      ;
; 0.911  ; clock_divider:b2v_inst21|count[24] ; clock_divider:b2v_inst21|count[26] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.110      ;
; 0.913  ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[1]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.112      ;
; 0.926  ; clock_divider:b2v_inst21|count[16] ; clock_divider:b2v_inst21|count[17] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.125      ;
; 0.928  ; clock_divider:b2v_inst21|count[22] ; clock_divider:b2v_inst21|count[23] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.127      ;
; 0.939  ; clock_divider:b2v_inst21|count[3]  ; clock_divider:b2v_inst21|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.138      ;
; 0.940  ; clock_divider:b2v_inst21|count[5]  ; clock_divider:b2v_inst21|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.139      ;
; 0.941  ; clock_divider:b2v_inst21|count[27] ; clock_divider:b2v_inst21|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.140      ;
; 0.942  ; clock_divider:b2v_inst21|count[1]  ; clock_divider:b2v_inst21|count[5]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.141      ;
; 0.945  ; clock_divider:b2v_inst21|count[23] ; clock_divider:b2v_inst21|count[27] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.144      ;
; 0.945  ; clock_divider:b2v_inst21|count[25] ; clock_divider:b2v_inst21|count[29] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.144      ;
; 0.946  ; clock_divider:b2v_inst21|count[3]  ; clock_divider:b2v_inst21|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.145      ;
; 0.947  ; clock_divider:b2v_inst21|count[5]  ; clock_divider:b2v_inst21|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.146      ;
; 0.952  ; clock_divider:b2v_inst21|count[23] ; clock_divider:b2v_inst21|count[28] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.151      ;
; 0.952  ; clock_divider:b2v_inst21|count[25] ; clock_divider:b2v_inst21|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.151      ;
; 0.955  ; clock_divider:b2v_inst21|count[2]  ; clock_divider:b2v_inst21|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.154      ;
; 0.956  ; clock_divider:b2v_inst21|count[4]  ; clock_divider:b2v_inst21|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.155      ;
; 0.957  ; clock_divider:b2v_inst21|count[10] ; clock_divider:b2v_inst21|count[15] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.156      ;
; 0.958  ; clock_divider:b2v_inst21|count[26] ; clock_divider:b2v_inst21|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.157      ;
; 0.962  ; clock_divider:b2v_inst21|count[2]  ; clock_divider:b2v_inst21|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.161      ;
; 0.963  ; clock_divider:b2v_inst21|count[4]  ; clock_divider:b2v_inst21|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.162      ;
; 0.997  ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[2]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.196      ;
; 1.000  ; clock_divider:b2v_inst21|count[24] ; clock_divider:b2v_inst21|count[27] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.199      ;
; 1.003  ; clock_divider:b2v_inst21|count[21] ; clock_divider:b2v_inst21|count[23] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.202      ;
; 1.007  ; clock_divider:b2v_inst21|count[24] ; clock_divider:b2v_inst21|count[28] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.206      ;
; 1.009  ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[3]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.208      ;
; 1.024  ; clock_divider:b2v_inst21|count[22] ; clock_divider:b2v_inst21|count[25] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.223      ;
; 1.030  ; clock_divider:b2v_inst21|count[20] ; clock_divider:b2v_inst21|count[23] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.229      ;
; 1.034  ; clock_divider:b2v_inst21|count[22] ; clock_divider:b2v_inst21|count[26] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.233      ;
; 1.035  ; clock_divider:b2v_inst21|count[3]  ; clock_divider:b2v_inst21|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.234      ;
; 1.038  ; clock_divider:b2v_inst21|count[1]  ; clock_divider:b2v_inst21|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.237      ;
; 1.038  ; clock_divider:b2v_inst21|count[17] ; clock_divider:b2v_inst21|count[23] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.237      ;
; 1.040  ; clock_divider:b2v_inst21|count[9]  ; clock_divider:b2v_inst21|count[15] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.239      ;
; 1.041  ; clock_divider:b2v_inst21|count[10] ; clock_divider:b2v_inst21|count[17] ; clk_in                        ; clk_in      ; 0.000        ; 0.067      ; 1.252      ;
; 1.041  ; clock_divider:b2v_inst21|count[23] ; clock_divider:b2v_inst21|count[29] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.240      ;
; 1.041  ; clock_divider:b2v_inst21|count[25] ; clock_divider:b2v_inst21|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.240      ;
; 1.042  ; clock_divider:b2v_inst21|count[3]  ; clock_divider:b2v_inst21|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.241      ;
; 1.045  ; clock_divider:b2v_inst21|count[1]  ; clock_divider:b2v_inst21|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.244      ;
; 1.048  ; clock_divider:b2v_inst21|count[23] ; clock_divider:b2v_inst21|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.247      ;
; 1.051  ; clock_divider:b2v_inst21|count[2]  ; clock_divider:b2v_inst21|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.055      ; 1.250      ;
+--------+------------------------------------+------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_divider:b2v_inst21|temp'                                                                                                                                                               ;
+-------+----------------------------------------------------+----------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.333 ; control_unit:b2v_inst11|present_state.fetch0b      ; control_unit:b2v_inst11|present_state.fetch0b      ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.fetch1a      ; control_unit:b2v_inst11|present_state.fetch1a      ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.fetch1b      ; control_unit:b2v_inst11|present_state.fetch1b      ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.fetch2a      ; control_unit:b2v_inst11|present_state.fetch2a      ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.add3b        ; control_unit:b2v_inst11|present_state.add3b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.add4a        ; control_unit:b2v_inst11|present_state.add4a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.shr3b        ; control_unit:b2v_inst11|present_state.shr3b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.shr4a        ; control_unit:b2v_inst11|present_state.shr4a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.and3b        ; control_unit:b2v_inst11|present_state.and3b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.and4a        ; control_unit:b2v_inst11|present_state.and4a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.ror4a        ; control_unit:b2v_inst11|present_state.ror4a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.div4b        ; control_unit:b2v_inst11|present_state.div4b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.mul3b        ; control_unit:b2v_inst11|present_state.mul3b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.mul4a        ; control_unit:b2v_inst11|present_state.mul4a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.mul4b        ; control_unit:b2v_inst11|present_state.mul4b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.mul5a        ; control_unit:b2v_inst11|present_state.mul5a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.mul5b        ; control_unit:b2v_inst11|present_state.mul5b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.mul6a        ; control_unit:b2v_inst11|present_state.mul6a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.div5b        ; control_unit:b2v_inst11|present_state.div5b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.div6a        ; control_unit:b2v_inst11|present_state.div6a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.st3b         ; control_unit:b2v_inst11|present_state.st3b         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.st4a         ; control_unit:b2v_inst11|present_state.st4a         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.st4b         ; control_unit:b2v_inst11|present_state.st4b         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.st5a         ; control_unit:b2v_inst11|present_state.st5a         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.str3a        ; control_unit:b2v_inst11|present_state.str3a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.ldr3a        ; control_unit:b2v_inst11|present_state.ldr3a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.ldr3b        ; control_unit:b2v_inst11|present_state.ldr3b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.ldr4a        ; control_unit:b2v_inst11|present_state.ldr4a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.ld3b         ; control_unit:b2v_inst11|present_state.ld3b         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.ld4a         ; control_unit:b2v_inst11|present_state.ld4a         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.ld4b         ; control_unit:b2v_inst11|present_state.ld4b         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.ld5a         ; control_unit:b2v_inst11|present_state.ld5a         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.st6a         ; control_unit:b2v_inst11|present_state.st6a         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.ld5b         ; control_unit:b2v_inst11|present_state.ld5b         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.ld6a         ; control_unit:b2v_inst11|present_state.ld6a         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.ld6b         ; control_unit:b2v_inst11|present_state.ld6b         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.ldi3b        ; control_unit:b2v_inst11|present_state.ldi3b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.ldi4a        ; control_unit:b2v_inst11|present_state.ldi4a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.ldi4b        ; control_unit:b2v_inst11|present_state.ldi4b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.ldr4b        ; control_unit:b2v_inst11|present_state.ldr4b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.ldr5a        ; control_unit:b2v_inst11|present_state.ldr5a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.ldr5b        ; control_unit:b2v_inst11|present_state.ldr5b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.sub3b        ; control_unit:b2v_inst11|present_state.sub3b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.add4b        ; control_unit:b2v_inst11|present_state.add4b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.sub4a        ; control_unit:b2v_inst11|present_state.sub4a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.sub4b        ; control_unit:b2v_inst11|present_state.sub4b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.addi3b       ; control_unit:b2v_inst11|present_state.addi3b       ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.addi4a       ; control_unit:b2v_inst11|present_state.addi4a       ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.addi4b       ; control_unit:b2v_inst11|present_state.addi4b       ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.str4b        ; control_unit:b2v_inst11|present_state.str4b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.str5a        ; control_unit:b2v_inst11|present_state.str5a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.str5b        ; control_unit:b2v_inst11|present_state.str5b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.neg3b        ; control_unit:b2v_inst11|present_state.neg3b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.not3b        ; control_unit:b2v_inst11|present_state.not3b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.jal3a        ; control_unit:b2v_inst11|present_state.jal3a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.rol4a        ; control_unit:b2v_inst11|present_state.rol4a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.or3b         ; control_unit:b2v_inst11|present_state.or3b         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.or4a         ; control_unit:b2v_inst11|present_state.or4a         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.shl3b        ; control_unit:b2v_inst11|present_state.shl3b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.shl4a        ; control_unit:b2v_inst11|present_state.shl4a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.ldi5a        ; control_unit:b2v_inst11|present_state.ldi5a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.ori3b        ; control_unit:b2v_inst11|present_state.ori3b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.ori4a        ; control_unit:b2v_inst11|present_state.ori4a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.ori4b        ; control_unit:b2v_inst11|present_state.ori4b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.andi3b       ; control_unit:b2v_inst11|present_state.andi3b       ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.andi4b       ; control_unit:b2v_inst11|present_state.andi4b       ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.andi5a       ; control_unit:b2v_inst11|present_state.andi5a       ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.addi5a       ; control_unit:b2v_inst11|present_state.addi5a       ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.and4b        ; control_unit:b2v_inst11|present_state.and4b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.or4b         ; control_unit:b2v_inst11|present_state.or4b         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.or5a         ; control_unit:b2v_inst11|present_state.or5a         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.sub5a        ; control_unit:b2v_inst11|present_state.sub5a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.add5a        ; control_unit:b2v_inst11|present_state.add5a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.shr4b        ; control_unit:b2v_inst11|present_state.shr4b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.shr5a        ; control_unit:b2v_inst11|present_state.shr5a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.rol5a        ; control_unit:b2v_inst11|present_state.rol5a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.ror5a        ; control_unit:b2v_inst11|present_state.ror5a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.shl4b        ; control_unit:b2v_inst11|present_state.shl4b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.shl5a        ; control_unit:b2v_inst11|present_state.shl5a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.st7a         ; control_unit:b2v_inst11|present_state.st7a         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.brnz3b       ; control_unit:b2v_inst11|present_state.brnz3b       ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.brzr3b       ; control_unit:b2v_inst11|present_state.brzr3b       ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.brzr4a       ; control_unit:b2v_inst11|present_state.brzr4a       ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.brpl3b       ; control_unit:b2v_inst11|present_state.brpl3b       ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.brpl4a       ; control_unit:b2v_inst11|present_state.brpl4a       ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.brmi3b       ; control_unit:b2v_inst11|present_state.brmi3b       ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.div4a        ; control_unit:b2v_inst11|present_state.div4a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.brzr4b       ; control_unit:b2v_inst11|present_state.brzr4b       ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.brnz4b       ; control_unit:b2v_inst11|present_state.brnz4b       ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.brmi4b       ; control_unit:b2v_inst11|present_state.brmi4b       ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.rol5b        ; control_unit:b2v_inst11|present_state.rol5b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.ror5b        ; control_unit:b2v_inst11|present_state.ror5b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.shr5b        ; control_unit:b2v_inst11|present_state.shr5b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.shl5b        ; control_unit:b2v_inst11|present_state.shl5b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.ori5b        ; control_unit:b2v_inst11|present_state.ori5b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.mflo3b       ; control_unit:b2v_inst11|present_state.mflo3b       ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.in3b         ; control_unit:b2v_inst11|present_state.in3b         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.ld7b         ; control_unit:b2v_inst11|present_state.ld7b         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.ldi5b        ; control_unit:b2v_inst11|present_state.ldi5b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; control_unit:b2v_inst11|present_state.reset_stateb ; control_unit:b2v_inst11|present_state.reset_stateb ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.034      ; 0.511      ;
+-------+----------------------------------------------------+----------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clock_divider:b2v_inst21|temp'                                                                                              ;
+--------+-----------+------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                        ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+
; -2.505 ; reset     ; control_unit:b2v_inst11|present_state.brmi3b   ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.821      ; 3.811      ;
; -2.505 ; reset     ; control_unit:b2v_inst11|present_state.brpl3b   ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.821      ; 3.811      ;
; -2.505 ; reset     ; control_unit:b2v_inst11|present_state.brzr3b   ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.821      ; 3.811      ;
; -2.505 ; reset     ; control_unit:b2v_inst11|present_state.brnz3b   ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.821      ; 3.811      ;
; -2.505 ; reset     ; control_unit:b2v_inst11|present_state.ror4b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.821      ; 3.811      ;
; -2.505 ; reset     ; control_unit:b2v_inst11|present_state.rol4b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.821      ; 3.811      ;
; -2.505 ; reset     ; control_unit:b2v_inst11|present_state.rol3b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.821      ; 3.811      ;
; -2.505 ; reset     ; control_unit:b2v_inst11|present_state.ror3b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.821      ; 3.811      ;
; -2.310 ; reset     ; control_unit:b2v_inst11|present_state.shl4b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.016      ; 3.811      ;
; -2.310 ; reset     ; control_unit:b2v_inst11|present_state.shr4b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.016      ; 3.811      ;
; -2.310 ; reset     ; control_unit:b2v_inst11|present_state.and4b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.016      ; 3.811      ;
; -2.310 ; reset     ; control_unit:b2v_inst11|present_state.andi4b   ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.016      ; 3.811      ;
; -2.310 ; reset     ; control_unit:b2v_inst11|present_state.andi3b   ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.016      ; 3.811      ;
; -2.310 ; reset     ; control_unit:b2v_inst11|present_state.shl3b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.016      ; 3.811      ;
; -2.310 ; reset     ; control_unit:b2v_inst11|present_state.and3b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.016      ; 3.811      ;
; -2.310 ; reset     ; control_unit:b2v_inst11|present_state.shr3b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.016      ; 3.811      ;
; -2.261 ; reset     ; control_unit:b2v_inst11|present_state.brpl4b   ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.063      ; 3.809      ;
; -2.261 ; reset     ; control_unit:b2v_inst11|present_state.mfhi3b   ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.063      ; 3.809      ;
; -2.261 ; reset     ; control_unit:b2v_inst11|present_state.jal3b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.063      ; 3.809      ;
; -2.261 ; reset     ; control_unit:b2v_inst11|present_state.jr3b     ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.063      ; 3.809      ;
; -2.245 ; reset     ; control_unit:b2v_inst11|present_state.ldr5b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.084      ; 3.814      ;
; -2.245 ; reset     ; control_unit:b2v_inst11|present_state.ldr4b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.084      ; 3.814      ;
; -2.245 ; reset     ; control_unit:b2v_inst11|present_state.ldr3b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.084      ; 3.814      ;
; -2.245 ; reset     ; control_unit:b2v_inst11|present_state.st3b     ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.084      ; 3.814      ;
; -2.242 ; reset     ; control_unit:b2v_inst11|present_state.st6b     ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.089      ; 3.816      ;
; -2.242 ; reset     ; control_unit:b2v_inst11|present_state.st5b     ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.089      ; 3.816      ;
; -2.242 ; reset     ; control_unit:b2v_inst11|present_state.str3b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.089      ; 3.816      ;
; -2.242 ; reset     ; control_unit:b2v_inst11|present_state.st4b     ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.089      ; 3.816      ;
; -2.242 ; reset     ; control_unit:b2v_inst11|present_state.st4a     ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.089      ; 3.816      ;
; -2.240 ; reset     ; control_unit:b2v_inst11|present_state.brmi3a   ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.090      ; 3.815      ;
; -2.240 ; reset     ; control_unit:b2v_inst11|present_state.brpl3a   ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.090      ; 3.815      ;
; -2.240 ; reset     ; control_unit:b2v_inst11|present_state.brzr3a   ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.090      ; 3.815      ;
; -2.240 ; reset     ; control_unit:b2v_inst11|present_state.brnz3a   ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.090      ; 3.815      ;
; -2.240 ; reset     ; control_unit:b2v_inst11|present_state.andi4a   ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.092      ; 3.817      ;
; -2.240 ; reset     ; control_unit:b2v_inst11|present_state.ldi4b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.092      ; 3.817      ;
; -2.240 ; reset     ; control_unit:b2v_inst11|present_state.ldi4a    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.092      ; 3.817      ;
; -2.240 ; reset     ; control_unit:b2v_inst11|present_state.ldi3b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.092      ; 3.817      ;
; -2.240 ; reset     ; control_unit:b2v_inst11|present_state.ld6b     ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.092      ; 3.817      ;
; -2.240 ; reset     ; control_unit:b2v_inst11|present_state.ld5b     ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.092      ; 3.817      ;
; -2.240 ; reset     ; control_unit:b2v_inst11|present_state.ld4b     ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.092      ; 3.817      ;
; -2.240 ; reset     ; control_unit:b2v_inst11|present_state.ld4a     ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.092      ; 3.817      ;
; -2.240 ; reset     ; control_unit:b2v_inst11|present_state.ld3b     ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.092      ; 3.817      ;
; -2.240 ; reset     ; control_unit:b2v_inst11|present_state.fetch2b  ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.092      ; 3.817      ;
; -2.240 ; reset     ; control_unit:b2v_inst11|present_state.fetch0b  ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.092      ; 3.817      ;
; -2.235 ; reset     ; control_unit:b2v_inst11|present_state.ror4a    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.099      ; 3.819      ;
; -2.235 ; reset     ; control_unit:b2v_inst11|present_state.and4a    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.099      ; 3.819      ;
; -2.235 ; reset     ; control_unit:b2v_inst11|present_state.shr4a    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.099      ; 3.819      ;
; -2.235 ; reset     ; control_unit:b2v_inst11|present_state.add4a    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.099      ; 3.819      ;
; -2.228 ; reset     ; control_unit:b2v_inst11|present_state.in3b     ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.104      ; 3.817      ;
; -2.228 ; reset     ; control_unit:b2v_inst11|present_state.out3b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.104      ; 3.817      ;
; -2.228 ; reset     ; control_unit:b2v_inst11|present_state.mflo3b   ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.104      ; 3.817      ;
; -2.228 ; reset     ; control_unit:b2v_inst11|present_state.ori5b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.104      ; 3.817      ;
; -2.228 ; reset     ; control_unit:b2v_inst11|present_state.shl5b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.104      ; 3.817      ;
; -2.228 ; reset     ; control_unit:b2v_inst11|present_state.shr5b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.104      ; 3.817      ;
; -2.228 ; reset     ; control_unit:b2v_inst11|present_state.ror5b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.104      ; 3.817      ;
; -2.228 ; reset     ; control_unit:b2v_inst11|present_state.shl5a    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.104      ; 3.817      ;
; -2.228 ; reset     ; control_unit:b2v_inst11|present_state.ror5a    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.104      ; 3.817      ;
; -2.228 ; reset     ; control_unit:b2v_inst11|present_state.rol5a    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.104      ; 3.817      ;
; -2.228 ; reset     ; control_unit:b2v_inst11|present_state.shr5a    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.104      ; 3.817      ;
; -2.222 ; reset     ; control_unit:b2v_inst11|present_state.rol5b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.112      ; 3.819      ;
; -2.222 ; reset     ; control_unit:b2v_inst11|present_state.brmi4b   ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.112      ; 3.819      ;
; -2.222 ; reset     ; control_unit:b2v_inst11|present_state.brnz4b   ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.112      ; 3.819      ;
; -2.222 ; reset     ; control_unit:b2v_inst11|present_state.brzr4b   ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.112      ; 3.819      ;
; -2.183 ; reset     ; control_unit:b2v_inst11|present_state.or4b     ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.139      ; 3.807      ;
; -2.183 ; reset     ; control_unit:b2v_inst11|present_state.ori4b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.139      ; 3.807      ;
; -2.183 ; reset     ; control_unit:b2v_inst11|present_state.ori4a    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.139      ; 3.807      ;
; -2.183 ; reset     ; control_unit:b2v_inst11|present_state.ori3b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.139      ; 3.807      ;
; -2.183 ; reset     ; control_unit:b2v_inst11|present_state.shl4a    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.139      ; 3.807      ;
; -2.183 ; reset     ; control_unit:b2v_inst11|present_state.or4a     ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.139      ; 3.807      ;
; -2.183 ; reset     ; control_unit:b2v_inst11|present_state.or3b     ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.139      ; 3.807      ;
; -2.183 ; reset     ; control_unit:b2v_inst11|present_state.rol4a    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.139      ; 3.807      ;
; -2.183 ; reset     ; control_unit:b2v_inst11|present_state.sub4a    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.139      ; 3.807      ;
; -2.115 ; reset     ; control_unit:b2v_inst11|present_state.nop      ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.220      ; 3.820      ;
; -1.993 ; reset     ; control_unit:b2v_inst11|present_state.jr3a     ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.334      ; 3.812      ;
; -1.993 ; reset     ; control_unit:b2v_inst11|present_state.jal_init ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.334      ; 3.812      ;
; -1.993 ; reset     ; control_unit:b2v_inst11|present_state.out3a    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.334      ; 3.812      ;
; -1.993 ; reset     ; control_unit:b2v_inst11|present_state.in3a     ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.334      ; 3.812      ;
; -1.993 ; reset     ; control_unit:b2v_inst11|present_state.mfhi3a   ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.334      ; 3.812      ;
; -1.993 ; reset     ; control_unit:b2v_inst11|present_state.mflo3a   ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.334      ; 3.812      ;
; -1.957 ; reset     ; control_unit:b2v_inst11|present_state.div4a    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.374      ; 3.816      ;
; -1.957 ; reset     ; control_unit:b2v_inst11|present_state.div3b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.374      ; 3.816      ;
; -1.957 ; reset     ; control_unit:b2v_inst11|present_state.mul5b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.374      ; 3.816      ;
; -1.957 ; reset     ; control_unit:b2v_inst11|present_state.mul4b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.374      ; 3.816      ;
; -1.957 ; reset     ; control_unit:b2v_inst11|present_state.mul4a    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.374      ; 3.816      ;
; -1.957 ; reset     ; control_unit:b2v_inst11|present_state.mul3b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.374      ; 3.816      ;
; -1.956 ; reset     ; control_unit:b2v_inst11|present_state.addi4a   ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.373      ; 3.814      ;
; -1.956 ; reset     ; control_unit:b2v_inst11|present_state.ld5a     ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.373      ; 3.814      ;
; -1.956 ; reset     ; control_unit:b2v_inst11|present_state.ldr3a    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.373      ; 3.814      ;
; -1.956 ; reset     ; control_unit:b2v_inst11|present_state.str3a    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.373      ; 3.814      ;
; -1.955 ; reset     ; control_unit:b2v_inst11|present_state.brpl4a   ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.372      ; 3.812      ;
; -1.955 ; reset     ; control_unit:b2v_inst11|present_state.brzr4a   ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.372      ; 3.812      ;
; -1.955 ; reset     ; control_unit:b2v_inst11|present_state.brnz4a   ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.372      ; 3.812      ;
; -1.955 ; reset     ; control_unit:b2v_inst11|present_state.brmi4a   ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.372      ; 3.812      ;
; -1.951 ; reset     ; control_unit:b2v_inst11|present_state.jal3a    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.379      ; 3.815      ;
; -1.951 ; reset     ; control_unit:b2v_inst11|present_state.div6a    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.379      ; 3.815      ;
; -1.951 ; reset     ; control_unit:b2v_inst11|present_state.mul6a    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.379      ; 3.815      ;
; -1.943 ; reset     ; control_unit:b2v_inst11|present_state.str5b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.386      ; 3.814      ;
; -1.943 ; reset     ; control_unit:b2v_inst11|present_state.str5a    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.386      ; 3.814      ;
; -1.943 ; reset     ; control_unit:b2v_inst11|present_state.str4b    ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.386      ; 3.814      ;
; -1.943 ; reset     ; control_unit:b2v_inst11|present_state.addi4b   ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 1.386      ; 3.814      ;
+--------+-----------+------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk_in'                                                                                       ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.133 ; reset     ; clock_divider:b2v_inst21|count[6]  ; reset        ; clk_in      ; 0.500        ; 2.160      ; 2.768      ;
; -0.133 ; reset     ; clock_divider:b2v_inst21|count[11] ; reset        ; clk_in      ; 0.500        ; 2.160      ; 2.768      ;
; -0.133 ; reset     ; clock_divider:b2v_inst21|count[12] ; reset        ; clk_in      ; 0.500        ; 2.160      ; 2.768      ;
; -0.133 ; reset     ; clock_divider:b2v_inst21|count[13] ; reset        ; clk_in      ; 0.500        ; 2.160      ; 2.768      ;
; -0.133 ; reset     ; clock_divider:b2v_inst21|count[14] ; reset        ; clk_in      ; 0.500        ; 2.160      ; 2.768      ;
; -0.133 ; reset     ; clock_divider:b2v_inst21|count[16] ; reset        ; clk_in      ; 0.500        ; 2.160      ; 2.768      ;
; -0.126 ; reset     ; clock_divider:b2v_inst21|count[18] ; reset        ; clk_in      ; 0.500        ; 2.160      ; 2.761      ;
; -0.126 ; reset     ; clock_divider:b2v_inst21|count[19] ; reset        ; clk_in      ; 0.500        ; 2.160      ; 2.761      ;
; -0.126 ; reset     ; clock_divider:b2v_inst21|count[20] ; reset        ; clk_in      ; 0.500        ; 2.160      ; 2.761      ;
; -0.126 ; reset     ; clock_divider:b2v_inst21|count[21] ; reset        ; clk_in      ; 0.500        ; 2.160      ; 2.761      ;
; -0.126 ; reset     ; clock_divider:b2v_inst21|count[22] ; reset        ; clk_in      ; 0.500        ; 2.160      ; 2.761      ;
; -0.126 ; reset     ; clock_divider:b2v_inst21|count[24] ; reset        ; clk_in      ; 0.500        ; 2.160      ; 2.761      ;
; -0.062 ; reset     ; clock_divider:b2v_inst21|count[17] ; reset        ; clk_in      ; 0.500        ; 2.160      ; 2.697      ;
; -0.062 ; reset     ; clock_divider:b2v_inst21|count[23] ; reset        ; clk_in      ; 0.500        ; 2.160      ; 2.697      ;
; -0.062 ; reset     ; clock_divider:b2v_inst21|count[25] ; reset        ; clk_in      ; 0.500        ; 2.160      ; 2.697      ;
; -0.062 ; reset     ; clock_divider:b2v_inst21|count[26] ; reset        ; clk_in      ; 0.500        ; 2.160      ; 2.697      ;
; -0.062 ; reset     ; clock_divider:b2v_inst21|count[27] ; reset        ; clk_in      ; 0.500        ; 2.160      ; 2.697      ;
; -0.062 ; reset     ; clock_divider:b2v_inst21|count[28] ; reset        ; clk_in      ; 0.500        ; 2.160      ; 2.697      ;
; -0.062 ; reset     ; clock_divider:b2v_inst21|count[29] ; reset        ; clk_in      ; 0.500        ; 2.160      ; 2.697      ;
; -0.062 ; reset     ; clock_divider:b2v_inst21|count[30] ; reset        ; clk_in      ; 0.500        ; 2.160      ; 2.697      ;
; -0.062 ; reset     ; clock_divider:b2v_inst21|count[31] ; reset        ; clk_in      ; 0.500        ; 2.160      ; 2.697      ;
; -0.057 ; reset     ; clock_divider:b2v_inst21|temp      ; reset        ; clk_in      ; 0.500        ; 2.157      ; 2.689      ;
; 0.012  ; reset     ; clock_divider:b2v_inst21|count[0]  ; reset        ; clk_in      ; 0.500        ; 2.148      ; 2.611      ;
; 0.014  ; reset     ; clock_divider:b2v_inst21|count[1]  ; reset        ; clk_in      ; 0.500        ; 2.148      ; 2.609      ;
; 0.014  ; reset     ; clock_divider:b2v_inst21|count[2]  ; reset        ; clk_in      ; 0.500        ; 2.148      ; 2.609      ;
; 0.014  ; reset     ; clock_divider:b2v_inst21|count[3]  ; reset        ; clk_in      ; 0.500        ; 2.148      ; 2.609      ;
; 0.014  ; reset     ; clock_divider:b2v_inst21|count[4]  ; reset        ; clk_in      ; 0.500        ; 2.148      ; 2.609      ;
; 0.014  ; reset     ; clock_divider:b2v_inst21|count[5]  ; reset        ; clk_in      ; 0.500        ; 2.148      ; 2.609      ;
; 0.014  ; reset     ; clock_divider:b2v_inst21|count[7]  ; reset        ; clk_in      ; 0.500        ; 2.148      ; 2.609      ;
; 0.014  ; reset     ; clock_divider:b2v_inst21|count[8]  ; reset        ; clk_in      ; 0.500        ; 2.148      ; 2.609      ;
; 0.014  ; reset     ; clock_divider:b2v_inst21|count[9]  ; reset        ; clk_in      ; 0.500        ; 2.148      ; 2.609      ;
; 0.014  ; reset     ; clock_divider:b2v_inst21|count[10] ; reset        ; clk_in      ; 0.500        ; 2.148      ; 2.609      ;
; 0.014  ; reset     ; clock_divider:b2v_inst21|count[15] ; reset        ; clk_in      ; 0.500        ; 2.148      ; 2.609      ;
; 0.515  ; reset     ; clock_divider:b2v_inst21|count[18] ; reset        ; clk_in      ; 1.000        ; 2.160      ; 2.620      ;
; 0.515  ; reset     ; clock_divider:b2v_inst21|count[19] ; reset        ; clk_in      ; 1.000        ; 2.160      ; 2.620      ;
; 0.515  ; reset     ; clock_divider:b2v_inst21|count[20] ; reset        ; clk_in      ; 1.000        ; 2.160      ; 2.620      ;
; 0.515  ; reset     ; clock_divider:b2v_inst21|count[21] ; reset        ; clk_in      ; 1.000        ; 2.160      ; 2.620      ;
; 0.515  ; reset     ; clock_divider:b2v_inst21|count[22] ; reset        ; clk_in      ; 1.000        ; 2.160      ; 2.620      ;
; 0.515  ; reset     ; clock_divider:b2v_inst21|count[24] ; reset        ; clk_in      ; 1.000        ; 2.160      ; 2.620      ;
; 0.517  ; reset     ; clock_divider:b2v_inst21|count[6]  ; reset        ; clk_in      ; 1.000        ; 2.160      ; 2.618      ;
; 0.517  ; reset     ; clock_divider:b2v_inst21|count[11] ; reset        ; clk_in      ; 1.000        ; 2.160      ; 2.618      ;
; 0.517  ; reset     ; clock_divider:b2v_inst21|count[12] ; reset        ; clk_in      ; 1.000        ; 2.160      ; 2.618      ;
; 0.517  ; reset     ; clock_divider:b2v_inst21|count[13] ; reset        ; clk_in      ; 1.000        ; 2.160      ; 2.618      ;
; 0.517  ; reset     ; clock_divider:b2v_inst21|count[14] ; reset        ; clk_in      ; 1.000        ; 2.160      ; 2.618      ;
; 0.517  ; reset     ; clock_divider:b2v_inst21|count[16] ; reset        ; clk_in      ; 1.000        ; 2.160      ; 2.618      ;
; 0.579  ; reset     ; clock_divider:b2v_inst21|count[17] ; reset        ; clk_in      ; 1.000        ; 2.160      ; 2.556      ;
; 0.579  ; reset     ; clock_divider:b2v_inst21|count[23] ; reset        ; clk_in      ; 1.000        ; 2.160      ; 2.556      ;
; 0.579  ; reset     ; clock_divider:b2v_inst21|count[25] ; reset        ; clk_in      ; 1.000        ; 2.160      ; 2.556      ;
; 0.579  ; reset     ; clock_divider:b2v_inst21|count[26] ; reset        ; clk_in      ; 1.000        ; 2.160      ; 2.556      ;
; 0.579  ; reset     ; clock_divider:b2v_inst21|count[27] ; reset        ; clk_in      ; 1.000        ; 2.160      ; 2.556      ;
; 0.579  ; reset     ; clock_divider:b2v_inst21|count[28] ; reset        ; clk_in      ; 1.000        ; 2.160      ; 2.556      ;
; 0.579  ; reset     ; clock_divider:b2v_inst21|count[29] ; reset        ; clk_in      ; 1.000        ; 2.160      ; 2.556      ;
; 0.579  ; reset     ; clock_divider:b2v_inst21|count[30] ; reset        ; clk_in      ; 1.000        ; 2.160      ; 2.556      ;
; 0.579  ; reset     ; clock_divider:b2v_inst21|count[31] ; reset        ; clk_in      ; 1.000        ; 2.160      ; 2.556      ;
; 0.628  ; reset     ; clock_divider:b2v_inst21|count[0]  ; reset        ; clk_in      ; 1.000        ; 2.148      ; 2.495      ;
; 0.635  ; reset     ; clock_divider:b2v_inst21|count[1]  ; reset        ; clk_in      ; 1.000        ; 2.148      ; 2.488      ;
; 0.635  ; reset     ; clock_divider:b2v_inst21|count[2]  ; reset        ; clk_in      ; 1.000        ; 2.148      ; 2.488      ;
; 0.635  ; reset     ; clock_divider:b2v_inst21|count[3]  ; reset        ; clk_in      ; 1.000        ; 2.148      ; 2.488      ;
; 0.635  ; reset     ; clock_divider:b2v_inst21|count[4]  ; reset        ; clk_in      ; 1.000        ; 2.148      ; 2.488      ;
; 0.635  ; reset     ; clock_divider:b2v_inst21|count[5]  ; reset        ; clk_in      ; 1.000        ; 2.148      ; 2.488      ;
; 0.635  ; reset     ; clock_divider:b2v_inst21|count[7]  ; reset        ; clk_in      ; 1.000        ; 2.148      ; 2.488      ;
; 0.635  ; reset     ; clock_divider:b2v_inst21|count[8]  ; reset        ; clk_in      ; 1.000        ; 2.148      ; 2.488      ;
; 0.635  ; reset     ; clock_divider:b2v_inst21|count[9]  ; reset        ; clk_in      ; 1.000        ; 2.148      ; 2.488      ;
; 0.635  ; reset     ; clock_divider:b2v_inst21|count[10] ; reset        ; clk_in      ; 1.000        ; 2.148      ; 2.488      ;
; 0.635  ; reset     ; clock_divider:b2v_inst21|count[15] ; reset        ; clk_in      ; 1.000        ; 2.148      ; 2.488      ;
; 0.645  ; reset     ; clock_divider:b2v_inst21|temp      ; reset        ; clk_in      ; 1.000        ; 2.157      ; 2.487      ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk_in'                                                                                        ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.008 ; reset     ; clock_divider:b2v_inst21|temp      ; reset        ; clk_in      ; 0.000        ; 2.231      ; 2.407      ;
; 0.002  ; reset     ; clock_divider:b2v_inst21|count[1]  ; reset        ; clk_in      ; 0.000        ; 2.222      ; 2.408      ;
; 0.002  ; reset     ; clock_divider:b2v_inst21|count[2]  ; reset        ; clk_in      ; 0.000        ; 2.222      ; 2.408      ;
; 0.002  ; reset     ; clock_divider:b2v_inst21|count[3]  ; reset        ; clk_in      ; 0.000        ; 2.222      ; 2.408      ;
; 0.002  ; reset     ; clock_divider:b2v_inst21|count[4]  ; reset        ; clk_in      ; 0.000        ; 2.222      ; 2.408      ;
; 0.002  ; reset     ; clock_divider:b2v_inst21|count[5]  ; reset        ; clk_in      ; 0.000        ; 2.222      ; 2.408      ;
; 0.002  ; reset     ; clock_divider:b2v_inst21|count[7]  ; reset        ; clk_in      ; 0.000        ; 2.222      ; 2.408      ;
; 0.002  ; reset     ; clock_divider:b2v_inst21|count[8]  ; reset        ; clk_in      ; 0.000        ; 2.222      ; 2.408      ;
; 0.002  ; reset     ; clock_divider:b2v_inst21|count[9]  ; reset        ; clk_in      ; 0.000        ; 2.222      ; 2.408      ;
; 0.002  ; reset     ; clock_divider:b2v_inst21|count[10] ; reset        ; clk_in      ; 0.000        ; 2.222      ; 2.408      ;
; 0.002  ; reset     ; clock_divider:b2v_inst21|count[15] ; reset        ; clk_in      ; 0.000        ; 2.222      ; 2.408      ;
; 0.008  ; reset     ; clock_divider:b2v_inst21|count[0]  ; reset        ; clk_in      ; 0.000        ; 2.222      ; 2.414      ;
; 0.055  ; reset     ; clock_divider:b2v_inst21|count[17] ; reset        ; clk_in      ; 0.000        ; 2.234      ; 2.473      ;
; 0.055  ; reset     ; clock_divider:b2v_inst21|count[23] ; reset        ; clk_in      ; 0.000        ; 2.234      ; 2.473      ;
; 0.055  ; reset     ; clock_divider:b2v_inst21|count[25] ; reset        ; clk_in      ; 0.000        ; 2.234      ; 2.473      ;
; 0.055  ; reset     ; clock_divider:b2v_inst21|count[26] ; reset        ; clk_in      ; 0.000        ; 2.234      ; 2.473      ;
; 0.055  ; reset     ; clock_divider:b2v_inst21|count[27] ; reset        ; clk_in      ; 0.000        ; 2.234      ; 2.473      ;
; 0.055  ; reset     ; clock_divider:b2v_inst21|count[28] ; reset        ; clk_in      ; 0.000        ; 2.234      ; 2.473      ;
; 0.055  ; reset     ; clock_divider:b2v_inst21|count[29] ; reset        ; clk_in      ; 0.000        ; 2.234      ; 2.473      ;
; 0.055  ; reset     ; clock_divider:b2v_inst21|count[30] ; reset        ; clk_in      ; 0.000        ; 2.234      ; 2.473      ;
; 0.055  ; reset     ; clock_divider:b2v_inst21|count[31] ; reset        ; clk_in      ; 0.000        ; 2.234      ; 2.473      ;
; 0.115  ; reset     ; clock_divider:b2v_inst21|count[6]  ; reset        ; clk_in      ; 0.000        ; 2.234      ; 2.533      ;
; 0.115  ; reset     ; clock_divider:b2v_inst21|count[11] ; reset        ; clk_in      ; 0.000        ; 2.234      ; 2.533      ;
; 0.115  ; reset     ; clock_divider:b2v_inst21|count[12] ; reset        ; clk_in      ; 0.000        ; 2.234      ; 2.533      ;
; 0.115  ; reset     ; clock_divider:b2v_inst21|count[13] ; reset        ; clk_in      ; 0.000        ; 2.234      ; 2.533      ;
; 0.115  ; reset     ; clock_divider:b2v_inst21|count[14] ; reset        ; clk_in      ; 0.000        ; 2.234      ; 2.533      ;
; 0.115  ; reset     ; clock_divider:b2v_inst21|count[16] ; reset        ; clk_in      ; 0.000        ; 2.234      ; 2.533      ;
; 0.117  ; reset     ; clock_divider:b2v_inst21|count[18] ; reset        ; clk_in      ; 0.000        ; 2.234      ; 2.535      ;
; 0.117  ; reset     ; clock_divider:b2v_inst21|count[19] ; reset        ; clk_in      ; 0.000        ; 2.234      ; 2.535      ;
; 0.117  ; reset     ; clock_divider:b2v_inst21|count[20] ; reset        ; clk_in      ; 0.000        ; 2.234      ; 2.535      ;
; 0.117  ; reset     ; clock_divider:b2v_inst21|count[21] ; reset        ; clk_in      ; 0.000        ; 2.234      ; 2.535      ;
; 0.117  ; reset     ; clock_divider:b2v_inst21|count[22] ; reset        ; clk_in      ; 0.000        ; 2.234      ; 2.535      ;
; 0.117  ; reset     ; clock_divider:b2v_inst21|count[24] ; reset        ; clk_in      ; 0.000        ; 2.234      ; 2.535      ;
; 0.621  ; reset     ; clock_divider:b2v_inst21|count[1]  ; reset        ; clk_in      ; -0.500       ; 2.222      ; 2.527      ;
; 0.621  ; reset     ; clock_divider:b2v_inst21|count[2]  ; reset        ; clk_in      ; -0.500       ; 2.222      ; 2.527      ;
; 0.621  ; reset     ; clock_divider:b2v_inst21|count[3]  ; reset        ; clk_in      ; -0.500       ; 2.222      ; 2.527      ;
; 0.621  ; reset     ; clock_divider:b2v_inst21|count[4]  ; reset        ; clk_in      ; -0.500       ; 2.222      ; 2.527      ;
; 0.621  ; reset     ; clock_divider:b2v_inst21|count[5]  ; reset        ; clk_in      ; -0.500       ; 2.222      ; 2.527      ;
; 0.621  ; reset     ; clock_divider:b2v_inst21|count[7]  ; reset        ; clk_in      ; -0.500       ; 2.222      ; 2.527      ;
; 0.621  ; reset     ; clock_divider:b2v_inst21|count[8]  ; reset        ; clk_in      ; -0.500       ; 2.222      ; 2.527      ;
; 0.621  ; reset     ; clock_divider:b2v_inst21|count[9]  ; reset        ; clk_in      ; -0.500       ; 2.222      ; 2.527      ;
; 0.621  ; reset     ; clock_divider:b2v_inst21|count[10] ; reset        ; clk_in      ; -0.500       ; 2.222      ; 2.527      ;
; 0.621  ; reset     ; clock_divider:b2v_inst21|count[15] ; reset        ; clk_in      ; -0.500       ; 2.222      ; 2.527      ;
; 0.623  ; reset     ; clock_divider:b2v_inst21|count[0]  ; reset        ; clk_in      ; -0.500       ; 2.222      ; 2.529      ;
; 0.688  ; reset     ; clock_divider:b2v_inst21|temp      ; reset        ; clk_in      ; -0.500       ; 2.231      ; 2.603      ;
; 0.693  ; reset     ; clock_divider:b2v_inst21|count[17] ; reset        ; clk_in      ; -0.500       ; 2.234      ; 2.611      ;
; 0.693  ; reset     ; clock_divider:b2v_inst21|count[23] ; reset        ; clk_in      ; -0.500       ; 2.234      ; 2.611      ;
; 0.693  ; reset     ; clock_divider:b2v_inst21|count[25] ; reset        ; clk_in      ; -0.500       ; 2.234      ; 2.611      ;
; 0.693  ; reset     ; clock_divider:b2v_inst21|count[26] ; reset        ; clk_in      ; -0.500       ; 2.234      ; 2.611      ;
; 0.693  ; reset     ; clock_divider:b2v_inst21|count[27] ; reset        ; clk_in      ; -0.500       ; 2.234      ; 2.611      ;
; 0.693  ; reset     ; clock_divider:b2v_inst21|count[28] ; reset        ; clk_in      ; -0.500       ; 2.234      ; 2.611      ;
; 0.693  ; reset     ; clock_divider:b2v_inst21|count[29] ; reset        ; clk_in      ; -0.500       ; 2.234      ; 2.611      ;
; 0.693  ; reset     ; clock_divider:b2v_inst21|count[30] ; reset        ; clk_in      ; -0.500       ; 2.234      ; 2.611      ;
; 0.693  ; reset     ; clock_divider:b2v_inst21|count[31] ; reset        ; clk_in      ; -0.500       ; 2.234      ; 2.611      ;
; 0.754  ; reset     ; clock_divider:b2v_inst21|count[18] ; reset        ; clk_in      ; -0.500       ; 2.234      ; 2.672      ;
; 0.754  ; reset     ; clock_divider:b2v_inst21|count[19] ; reset        ; clk_in      ; -0.500       ; 2.234      ; 2.672      ;
; 0.754  ; reset     ; clock_divider:b2v_inst21|count[20] ; reset        ; clk_in      ; -0.500       ; 2.234      ; 2.672      ;
; 0.754  ; reset     ; clock_divider:b2v_inst21|count[21] ; reset        ; clk_in      ; -0.500       ; 2.234      ; 2.672      ;
; 0.754  ; reset     ; clock_divider:b2v_inst21|count[22] ; reset        ; clk_in      ; -0.500       ; 2.234      ; 2.672      ;
; 0.754  ; reset     ; clock_divider:b2v_inst21|count[24] ; reset        ; clk_in      ; -0.500       ; 2.234      ; 2.672      ;
; 0.761  ; reset     ; clock_divider:b2v_inst21|count[6]  ; reset        ; clk_in      ; -0.500       ; 2.234      ; 2.679      ;
; 0.761  ; reset     ; clock_divider:b2v_inst21|count[11] ; reset        ; clk_in      ; -0.500       ; 2.234      ; 2.679      ;
; 0.761  ; reset     ; clock_divider:b2v_inst21|count[12] ; reset        ; clk_in      ; -0.500       ; 2.234      ; 2.679      ;
; 0.761  ; reset     ; clock_divider:b2v_inst21|count[13] ; reset        ; clk_in      ; -0.500       ; 2.234      ; 2.679      ;
; 0.761  ; reset     ; clock_divider:b2v_inst21|count[14] ; reset        ; clk_in      ; -0.500       ; 2.234      ; 2.679      ;
; 0.761  ; reset     ; clock_divider:b2v_inst21|count[16] ; reset        ; clk_in      ; -0.500       ; 2.234      ; 2.679      ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clock_divider:b2v_inst21|temp'                                                                                                            ;
+-------+-----------+--------------------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                      ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+
; 1.051 ; reset     ; control_unit:b2v_inst11|present_state.halt~_emulated         ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.501      ; 2.726      ;
; 1.155 ; reset     ; control_unit:b2v_inst11|present_state.reset_statea~_emulated ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.501      ; 2.830      ;
; 1.610 ; reset     ; control_unit:b2v_inst11|present_state.rol3a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.761      ; 3.545      ;
; 1.610 ; reset     ; control_unit:b2v_inst11|present_state.ldr_init               ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.761      ; 3.545      ;
; 1.610 ; reset     ; control_unit:b2v_inst11|present_state.str_init               ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.761      ; 3.545      ;
; 1.682 ; reset     ; control_unit:b2v_inst11|present_state.st7b                   ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.691      ; 3.547      ;
; 1.682 ; reset     ; control_unit:b2v_inst11|present_state.add5b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.691      ; 3.547      ;
; 1.682 ; reset     ; control_unit:b2v_inst11|present_state.addi5b                 ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.691      ; 3.547      ;
; 1.682 ; reset     ; control_unit:b2v_inst11|present_state.str6b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.691      ; 3.547      ;
; 1.682 ; reset     ; control_unit:b2v_inst11|present_state.ldr6b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.691      ; 3.547      ;
; 1.682 ; reset     ; control_unit:b2v_inst11|present_state.ldi5b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.691      ; 3.547      ;
; 1.682 ; reset     ; control_unit:b2v_inst11|present_state.ld7b                   ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.691      ; 3.547      ;
; 1.682 ; reset     ; control_unit:b2v_inst11|present_state.andi5a                 ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.691      ; 3.547      ;
; 1.682 ; reset     ; control_unit:b2v_inst11|present_state.ldi5a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.691      ; 3.547      ;
; 1.682 ; reset     ; control_unit:b2v_inst11|present_state.mul5a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.691      ; 3.547      ;
; 1.689 ; reset     ; control_unit:b2v_inst11|present_state.not3a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.674      ; 3.537      ;
; 1.689 ; reset     ; control_unit:b2v_inst11|present_state.neg3a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.674      ; 3.537      ;
; 1.689 ; reset     ; control_unit:b2v_inst11|present_state.div3a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.674      ; 3.537      ;
; 1.689 ; reset     ; control_unit:b2v_inst11|present_state.mul3a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.674      ; 3.537      ;
; 1.694 ; reset     ; control_unit:b2v_inst11|present_state.not4a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.679      ; 3.547      ;
; 1.694 ; reset     ; control_unit:b2v_inst11|present_state.neg4a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.679      ; 3.547      ;
; 1.694 ; reset     ; control_unit:b2v_inst11|present_state.addi5a                 ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.679      ; 3.547      ;
; 1.694 ; reset     ; control_unit:b2v_inst11|present_state.ori5a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.679      ; 3.547      ;
; 1.697 ; reset     ; control_unit:b2v_inst11|present_state.andi3a                 ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.666      ; 3.537      ;
; 1.697 ; reset     ; control_unit:b2v_inst11|present_state.ori3a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.666      ; 3.537      ;
; 1.697 ; reset     ; control_unit:b2v_inst11|present_state.shl3a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.666      ; 3.537      ;
; 1.697 ; reset     ; control_unit:b2v_inst11|present_state.or3a                   ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.666      ; 3.537      ;
; 1.697 ; reset     ; control_unit:b2v_inst11|present_state.addi3a                 ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.666      ; 3.537      ;
; 1.697 ; reset     ; control_unit:b2v_inst11|present_state.sub3a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.666      ; 3.537      ;
; 1.697 ; reset     ; control_unit:b2v_inst11|present_state.ldi3a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.666      ; 3.537      ;
; 1.697 ; reset     ; control_unit:b2v_inst11|present_state.ld3a                   ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.666      ; 3.537      ;
; 1.697 ; reset     ; control_unit:b2v_inst11|present_state.st3a                   ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.666      ; 3.537      ;
; 1.697 ; reset     ; control_unit:b2v_inst11|present_state.ror3a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.666      ; 3.537      ;
; 1.697 ; reset     ; control_unit:b2v_inst11|present_state.and3a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.666      ; 3.537      ;
; 1.697 ; reset     ; control_unit:b2v_inst11|present_state.shr3a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.666      ; 3.537      ;
; 1.697 ; reset     ; control_unit:b2v_inst11|present_state.add3a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.666      ; 3.537      ;
; 1.699 ; reset     ; control_unit:b2v_inst11|present_state.or5b                   ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.664      ; 3.537      ;
; 1.699 ; reset     ; control_unit:b2v_inst11|present_state.not4b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.664      ; 3.537      ;
; 1.699 ; reset     ; control_unit:b2v_inst11|present_state.and5b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.664      ; 3.537      ;
; 1.699 ; reset     ; control_unit:b2v_inst11|present_state.andi5b                 ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.664      ; 3.537      ;
; 1.699 ; reset     ; control_unit:b2v_inst11|present_state.add5a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.664      ; 3.537      ;
; 1.699 ; reset     ; control_unit:b2v_inst11|present_state.sub5a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.664      ; 3.537      ;
; 1.699 ; reset     ; control_unit:b2v_inst11|present_state.or5a                   ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.664      ; 3.537      ;
; 1.699 ; reset     ; control_unit:b2v_inst11|present_state.and5a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.664      ; 3.537      ;
; 1.699 ; reset     ; control_unit:b2v_inst11|present_state.sub4b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.664      ; 3.537      ;
; 1.699 ; reset     ; control_unit:b2v_inst11|present_state.sub3b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.664      ; 3.537      ;
; 1.699 ; reset     ; control_unit:b2v_inst11|present_state.add3b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.664      ; 3.537      ;
; 1.711 ; reset     ; control_unit:b2v_inst11|present_state.halt~_emulated         ; reset        ; clock_divider:b2v_inst21|temp ; -0.500       ; 1.501      ; 2.886      ;
; 1.751 ; reset     ; control_unit:b2v_inst11|present_state.str6a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.620      ; 3.545      ;
; 1.751 ; reset     ; control_unit:b2v_inst11|present_state.st7a                   ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.620      ; 3.545      ;
; 1.751 ; reset     ; control_unit:b2v_inst11|present_state.ldr6a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.620      ; 3.545      ;
; 1.751 ; reset     ; control_unit:b2v_inst11|present_state.ld7a                   ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.620      ; 3.545      ;
; 1.751 ; reset     ; control_unit:b2v_inst11|present_state.str4a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.620      ; 3.545      ;
; 1.751 ; reset     ; control_unit:b2v_inst11|present_state.st5a                   ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.620      ; 3.545      ;
; 1.751 ; reset     ; control_unit:b2v_inst11|present_state.fetch2a                ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.620      ; 3.545      ;
; 1.755 ; reset     ; control_unit:b2v_inst11|present_state.div5a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.614      ; 3.543      ;
; 1.768 ; reset     ; control_unit:b2v_inst11|present_state.fetch0a                ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.601      ; 3.543      ;
; 1.768 ; reset     ; control_unit:b2v_inst11|present_state.ldr5a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.601      ; 3.543      ;
; 1.768 ; reset     ; control_unit:b2v_inst11|present_state.ld6a                   ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.601      ; 3.543      ;
; 1.768 ; reset     ; control_unit:b2v_inst11|present_state.fetch1b                ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.601      ; 3.543      ;
; 1.768 ; reset     ; control_unit:b2v_inst11|present_state.fetch1a                ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.601      ; 3.543      ;
; 1.780 ; reset     ; control_unit:b2v_inst11|present_state.reset_statea~_emulated ; reset        ; clock_divider:b2v_inst21|temp ; -0.500       ; 1.501      ; 2.955      ;
; 1.881 ; reset     ; control_unit:b2v_inst11|present_state.reset_stateb           ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.494      ; 3.549      ;
; 1.907 ; reset     ; control_unit:b2v_inst11|present_state.sub5b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.456      ; 3.537      ;
; 1.907 ; reset     ; control_unit:b2v_inst11|present_state.neg4b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.456      ; 3.537      ;
; 1.907 ; reset     ; control_unit:b2v_inst11|present_state.div6b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.456      ; 3.537      ;
; 1.907 ; reset     ; control_unit:b2v_inst11|present_state.mul6b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.456      ; 3.537      ;
; 1.907 ; reset     ; control_unit:b2v_inst11|present_state.not3b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.456      ; 3.537      ;
; 1.907 ; reset     ; control_unit:b2v_inst11|present_state.neg3b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.456      ; 3.537      ;
; 1.907 ; reset     ; control_unit:b2v_inst11|present_state.add4b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.456      ; 3.537      ;
; 1.907 ; reset     ; control_unit:b2v_inst11|present_state.div5b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.456      ; 3.537      ;
; 1.907 ; reset     ; control_unit:b2v_inst11|present_state.div4b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.456      ; 3.537      ;
; 1.910 ; reset     ; control_unit:b2v_inst11|present_state.str5b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.460      ; 3.544      ;
; 1.910 ; reset     ; control_unit:b2v_inst11|present_state.str5a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.460      ; 3.544      ;
; 1.910 ; reset     ; control_unit:b2v_inst11|present_state.str4b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.460      ; 3.544      ;
; 1.910 ; reset     ; control_unit:b2v_inst11|present_state.addi4b                 ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.460      ; 3.544      ;
; 1.910 ; reset     ; control_unit:b2v_inst11|present_state.addi3b                 ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.460      ; 3.544      ;
; 1.910 ; reset     ; control_unit:b2v_inst11|present_state.st6a                   ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.460      ; 3.544      ;
; 1.910 ; reset     ; control_unit:b2v_inst11|present_state.ldr4a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.460      ; 3.544      ;
; 1.919 ; reset     ; control_unit:b2v_inst11|present_state.jal3a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.453      ; 3.546      ;
; 1.919 ; reset     ; control_unit:b2v_inst11|present_state.div6a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.453      ; 3.546      ;
; 1.919 ; reset     ; control_unit:b2v_inst11|present_state.mul6a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.453      ; 3.546      ;
; 1.923 ; reset     ; control_unit:b2v_inst11|present_state.brpl4a                 ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.445      ; 3.542      ;
; 1.923 ; reset     ; control_unit:b2v_inst11|present_state.brzr4a                 ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.445      ; 3.542      ;
; 1.923 ; reset     ; control_unit:b2v_inst11|present_state.brnz4a                 ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.445      ; 3.542      ;
; 1.923 ; reset     ; control_unit:b2v_inst11|present_state.brmi4a                 ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.445      ; 3.542      ;
; 1.925 ; reset     ; control_unit:b2v_inst11|present_state.addi4a                 ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.446      ; 3.545      ;
; 1.925 ; reset     ; control_unit:b2v_inst11|present_state.ld5a                   ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.446      ; 3.545      ;
; 1.925 ; reset     ; control_unit:b2v_inst11|present_state.ldr3a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.446      ; 3.545      ;
; 1.925 ; reset     ; control_unit:b2v_inst11|present_state.str3a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.446      ; 3.545      ;
; 1.926 ; reset     ; control_unit:b2v_inst11|present_state.div4a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.447      ; 3.547      ;
; 1.926 ; reset     ; control_unit:b2v_inst11|present_state.div3b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.447      ; 3.547      ;
; 1.926 ; reset     ; control_unit:b2v_inst11|present_state.mul5b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.447      ; 3.547      ;
; 1.926 ; reset     ; control_unit:b2v_inst11|present_state.mul4b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.447      ; 3.547      ;
; 1.926 ; reset     ; control_unit:b2v_inst11|present_state.mul4a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.447      ; 3.547      ;
; 1.926 ; reset     ; control_unit:b2v_inst11|present_state.mul3b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.447      ; 3.547      ;
; 1.963 ; reset     ; control_unit:b2v_inst11|present_state.jr3a                   ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.406      ; 3.543      ;
; 1.963 ; reset     ; control_unit:b2v_inst11|present_state.jal_init               ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.406      ; 3.543      ;
; 1.963 ; reset     ; control_unit:b2v_inst11|present_state.out3a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.406      ; 3.543      ;
; 1.963 ; reset     ; control_unit:b2v_inst11|present_state.in3a                   ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.406      ; 3.543      ;
+-------+-----------+--------------------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_in'                                                                  ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock  ; Clock Edge ; Target                             ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_in ; Rise       ; clk_in                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|temp      ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[11] ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[12] ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[13] ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[14] ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[16] ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[17] ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[23] ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[25] ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[26] ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[27] ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[28] ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[29] ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[30] ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[31] ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[6]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[18] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[19] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[20] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[21] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[22] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[24] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|temp      ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[10] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[15] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[1]  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[2]  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[3]  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[4]  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[5]  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[7]  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[8]  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[9]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[0]  ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[11]|clk           ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[12]|clk           ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[13]|clk           ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[14]|clk           ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[16]|clk           ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[17]|clk           ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[23]|clk           ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[25]|clk           ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[26]|clk           ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[27]|clk           ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[28]|clk           ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[29]|clk           ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[30]|clk           ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[31]|clk           ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[6]|clk            ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; clk_in~input|o                     ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[18]|clk           ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[19]|clk           ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[20]|clk           ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[21]|clk           ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[22]|clk           ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[24]|clk           ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|temp|clk                ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[10]|clk           ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[15]|clk           ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[1]|clk            ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[2]|clk            ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[3]|clk            ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[4]|clk            ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[5]|clk            ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[7]|clk            ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[8]|clk            ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[9]|clk            ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'reset'                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset ; Rise       ; reset                                           ;
; -0.238 ; -0.238       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr161|combout                    ;
; -0.233 ; -0.233       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr161|datab                      ;
; -0.232 ; -0.232       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Zlowout                 ;
; -0.222 ; -0.222       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Zlowout|datad                        ;
; -0.201 ; -0.201       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr161~3|combout                  ;
; -0.189 ; -0.189       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr161~3|dataa                    ;
; -0.184 ; -0.184       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr175~18|datac                   ;
; -0.180 ; -0.180       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr175~18|combout                 ;
; -0.177 ; -0.177       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|MARin                   ;
; -0.171 ; -0.171       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|IncPC_enable            ;
; -0.167 ; -0.167       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|MARin|datad                          ;
; -0.165 ; -0.165       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|present_state.reset_statea~2|combout ;
; -0.165 ; -0.165       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|MDRin                   ;
; -0.165 ; -0.165       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|PCin                    ;
; -0.163 ; -0.163       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|read_signal             ;
; -0.161 ; -0.161       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|IncPC_enable|datad                   ;
; -0.161 ; -0.161       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Cout                    ;
; -0.155 ; -0.155       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|MDRin|datad                          ;
; -0.153 ; -0.153       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|read_signal|datad                    ;
; -0.151 ; -0.151       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Cout|datad                           ;
; -0.148 ; -0.148       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr184|combout                    ;
; -0.147 ; -0.147       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr175~19|combout                 ;
; -0.147 ; -0.147       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|LOin                    ;
; -0.146 ; -0.146       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr199|combout                    ;
; -0.145 ; -0.145       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr184|datac                      ;
; -0.143 ; -0.143       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|PCin|datad                           ;
; -0.143 ; -0.143       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr199|datac                      ;
; -0.143 ; -0.143       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|BAout                   ;
; -0.142 ; -0.142       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr175~19|datac                   ;
; -0.142 ; -0.142       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr187|combout                    ;
; -0.142 ; -0.142       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Zin                     ;
; -0.141 ; -0.141       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr187|dataa                      ;
; -0.141 ; -0.141       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr191|combout                    ;
; -0.141 ; -0.141       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr191|datac                      ;
; -0.140 ; -0.140       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr193|dataa                      ;
; -0.140 ; -0.140       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|Zin|datac                            ;
; -0.139 ; -0.139       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr192~1|combout                  ;
; -0.138 ; -0.138       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr143~4|dataa                    ;
; -0.138 ; -0.138       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr146~6|combout                  ;
; -0.137 ; -0.137       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|LOin|datad                           ;
; -0.133 ; -0.133       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|BAout|datad                          ;
; -0.133 ; -0.133       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr193|combout                    ;
; -0.130 ; -0.130       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|write_signal            ;
; -0.129 ; -0.129       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr143~4|combout                  ;
; -0.129 ; -0.129       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr167~6|combout                  ;
; -0.128 ; -0.128       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr196|combout                    ;
; -0.127 ; -0.127       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr143|combout                    ;
; -0.127 ; -0.127       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr167~6|datac                    ;
; -0.126 ; -0.126       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr181~0|combout                  ;
; -0.125 ; -0.125       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr164~0|combout                  ;
; -0.125 ; -0.125       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr196|datac                      ;
; -0.124 ; -0.124       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Yin                     ;
; -0.123 ; -0.123       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Grb|datac                            ;
; -0.122 ; -0.122       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Out_portin              ;
; -0.122 ; -0.122       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|PCout                   ;
; -0.121 ; -0.121       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr160~0|combout                  ;
; -0.120 ; -0.120       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr143|datab                      ;
; -0.120 ; -0.120       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr149~6|combout                  ;
; -0.120 ; -0.120       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr165~0|combout                  ;
; -0.120 ; -0.120       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|write_signal|datad                   ;
; -0.120 ; -0.120       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Grb                     ;
; -0.119 ; -0.119       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr160~0|datac                    ;
; -0.118 ; -0.118       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr149~2|combout                  ;
; -0.117 ; -0.117       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr170|combout                    ;
; -0.117 ; -0.117       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr192~1|datad                    ;
; -0.116 ; -0.116       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr146~6|datad                    ;
; -0.116 ; -0.116       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr149~2|datac                    ;
; -0.115 ; -0.115       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr170|dataa                      ;
; -0.114 ; -0.114       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Yin|datad                            ;
; -0.112 ; -0.112       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Out_portin|datad                     ;
; -0.112 ; -0.112       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|PCout|datad                          ;
; -0.112 ; -0.112       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr160~1|dataa                    ;
; -0.110 ; -0.110       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr192|datad                      ;
; -0.110 ; -0.110       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Rout                    ;
; -0.106 ; -0.106       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr154|combout                    ;
; -0.105 ; -0.105       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr154~2|dataa                    ;
; -0.104 ; -0.104       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr181~0|datad                    ;
; -0.103 ; -0.103       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr154|datac                      ;
; -0.102 ; -0.102       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr164|datad                      ;
; -0.102 ; -0.102       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr167|combout                    ;
; -0.102 ; -0.102       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr186|datad                      ;
; -0.101 ; -0.101       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr160~1|combout                  ;
; -0.100 ; -0.100       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Rout|datad                           ;
; -0.100 ; -0.100       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr192|combout                    ;
; -0.099 ; -0.099       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr164~0|dataa                    ;
; -0.099 ; -0.099       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr165~0|dataa                    ;
; -0.099 ; -0.099       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr167|datac                      ;
; -0.098 ; -0.098       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr149~6|datad                    ;
; -0.098 ; -0.098       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|R14MUX_enable           ;
; -0.095 ; -0.095       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr203|combout                    ;
; -0.094 ; -0.094       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr146|combout                    ;
; -0.094 ; -0.094       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr154~2|combout                  ;
; -0.094 ; -0.094       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr178|combout                    ;
; -0.094 ; -0.094       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Rin                     ;
; -0.093 ; -0.093       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr146|dataa                      ;
; -0.093 ; -0.093       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Gra                     ;
; -0.092 ; -0.092       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr149~11|combout                 ;
; -0.092 ; -0.092       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr164|combout                    ;
; -0.092 ; -0.092       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr178|dataa                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divider:b2v_inst21|temp'                                                                                                                                          ;
+--------+--------------+----------------+------------+-------------------------------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                         ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------+-------------------------------+------------+-----------------------------------------------------------------------------------------------------------------+
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[0]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[0]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[10]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[10]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[11]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[11]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[12]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[12]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[13]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[13]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[14]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[14]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[15]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[15]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[16]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[16]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[17]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[17]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[18]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[18]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[19]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[19]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[1]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[1]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[20]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[20]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[21]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[21]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[22]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[22]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[23]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[23]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[24]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[24]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[25]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[25]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[26]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[26]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[27]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[27]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[28]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[28]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[29]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[29]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[2]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[2]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[30]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[30]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[31]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[31]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[3]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[3]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[4]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[4]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[5]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[5]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[6]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[6]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[7]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[7]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[8]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[8]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[9]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; register_32:b2v_Y|output[9]~_Duplicate_1                                                                        ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[10]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[11]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[12]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[13]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[14]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[15]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[16]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[17]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[18]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[19]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[1]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[20]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[21]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[22]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[23]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[24]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[25]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[26]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[27]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[28]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[29]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[2]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[30]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[31]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[3]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[4]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[5]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[6]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[7]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[8]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[9]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|ram_block1a0~porta_re_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|ram_block1a0~porta_we_reg       ;
+--------+--------------+----------------+------------+-------------------------------+------------+-----------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                       ;
+--------------------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port          ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+--------------------+-------------------------------+--------+--------+------------+-------------------------------+
; in_port_input[*]   ; clock_divider:b2v_inst21|temp ; 2.437  ; 2.773  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[0]  ; clock_divider:b2v_inst21|temp ; 0.652  ; 1.015  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[1]  ; clock_divider:b2v_inst21|temp ; 1.024  ; 1.413  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[2]  ; clock_divider:b2v_inst21|temp ; 1.194  ; 1.565  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[3]  ; clock_divider:b2v_inst21|temp ; 1.485  ; 1.780  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[4]  ; clock_divider:b2v_inst21|temp ; 0.628  ; 0.986  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[5]  ; clock_divider:b2v_inst21|temp ; 0.918  ; 1.317  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[6]  ; clock_divider:b2v_inst21|temp ; 1.388  ; 1.782  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[7]  ; clock_divider:b2v_inst21|temp ; 0.857  ; 1.209  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[8]  ; clock_divider:b2v_inst21|temp ; 0.411  ; 0.766  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[9]  ; clock_divider:b2v_inst21|temp ; 0.689  ; 1.061  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[10] ; clock_divider:b2v_inst21|temp ; 0.741  ; 1.111  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[11] ; clock_divider:b2v_inst21|temp ; 0.710  ; 1.072  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[12] ; clock_divider:b2v_inst21|temp ; 1.475  ; 1.783  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[13] ; clock_divider:b2v_inst21|temp ; 0.712  ; 1.124  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[14] ; clock_divider:b2v_inst21|temp ; 1.331  ; 1.690  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[15] ; clock_divider:b2v_inst21|temp ; 2.437  ; 2.773  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[16] ; clock_divider:b2v_inst21|temp ; 0.656  ; 1.055  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[17] ; clock_divider:b2v_inst21|temp ; 0.746  ; 1.123  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[18] ; clock_divider:b2v_inst21|temp ; 0.600  ; 0.952  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[19] ; clock_divider:b2v_inst21|temp ; 1.047  ; 1.379  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[20] ; clock_divider:b2v_inst21|temp ; 2.083  ; 2.457  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[21] ; clock_divider:b2v_inst21|temp ; 0.434  ; 0.765  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[22] ; clock_divider:b2v_inst21|temp ; -0.994 ; -0.908 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[23] ; clock_divider:b2v_inst21|temp ; 1.787  ; 2.242  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[24] ; clock_divider:b2v_inst21|temp ; 0.390  ; 0.735  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[25] ; clock_divider:b2v_inst21|temp ; 0.232  ; 0.578  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[26] ; clock_divider:b2v_inst21|temp ; -0.910 ; -0.797 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[27] ; clock_divider:b2v_inst21|temp ; 0.738  ; 1.106  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[28] ; clock_divider:b2v_inst21|temp ; 1.177  ; 1.586  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[29] ; clock_divider:b2v_inst21|temp ; 0.250  ; 0.592  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[30] ; clock_divider:b2v_inst21|temp ; 1.839  ; 2.175  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[31] ; clock_divider:b2v_inst21|temp ; 0.491  ; 0.826  ; Rise       ; clock_divider:b2v_inst21|temp ;
; reset              ; clock_divider:b2v_inst21|temp ; 1.484  ; 1.568  ; Rise       ; clock_divider:b2v_inst21|temp ;
; stop               ; clock_divider:b2v_inst21|temp ; 2.868  ; 3.241  ; Rise       ; clock_divider:b2v_inst21|temp ;
+--------------------+-------------------------------+--------+--------+------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                        ;
+--------------------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port          ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+--------------------+-------------------------------+--------+--------+------------+-------------------------------+
; in_port_input[*]   ; clock_divider:b2v_inst21|temp ; 1.350  ; 1.267  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[0]  ; clock_divider:b2v_inst21|temp ; -0.254 ; -0.602 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[1]  ; clock_divider:b2v_inst21|temp ; -0.611 ; -0.982 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[2]  ; clock_divider:b2v_inst21|temp ; -0.774 ; -1.128 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[3]  ; clock_divider:b2v_inst21|temp ; -1.065 ; -1.353 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[4]  ; clock_divider:b2v_inst21|temp ; -0.231 ; -0.573 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[5]  ; clock_divider:b2v_inst21|temp ; -0.509 ; -0.890 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[6]  ; clock_divider:b2v_inst21|temp ; -0.960 ; -1.338 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[7]  ; clock_divider:b2v_inst21|temp ; -0.451 ; -0.788 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[8]  ; clock_divider:b2v_inst21|temp ; -0.017 ; -0.359 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[9]  ; clock_divider:b2v_inst21|temp ; -0.287 ; -0.644 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[10] ; clock_divider:b2v_inst21|temp ; -0.336 ; -0.691 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[11] ; clock_divider:b2v_inst21|temp ; -0.307 ; -0.655 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[12] ; clock_divider:b2v_inst21|temp ; -1.025 ; -1.326 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[13] ; clock_divider:b2v_inst21|temp ; -0.255 ; -0.635 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[14] ; clock_divider:b2v_inst21|temp ; -0.889 ; -1.239 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[15] ; clock_divider:b2v_inst21|temp ; -1.953 ; -2.263 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[16] ; clock_divider:b2v_inst21|temp ; -0.254 ; -0.637 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[17] ; clock_divider:b2v_inst21|temp ; -0.340 ; -0.703 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[18] ; clock_divider:b2v_inst21|temp ; -0.204 ; -0.541 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[19] ; clock_divider:b2v_inst21|temp ; -0.628 ; -0.948 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[20] ; clock_divider:b2v_inst21|temp ; -1.602 ; -1.941 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[21] ; clock_divider:b2v_inst21|temp ; -0.041 ; -0.359 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[22] ; clock_divider:b2v_inst21|temp ; 1.350  ; 1.267  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[23] ; clock_divider:b2v_inst21|temp ; -1.294 ; -1.723 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[24] ; clock_divider:b2v_inst21|temp ; 0.003  ; -0.329 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[25] ; clock_divider:b2v_inst21|temp ; 0.154  ; -0.179 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[26] ; clock_divider:b2v_inst21|temp ; 1.244  ; 1.136  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[27] ; clock_divider:b2v_inst21|temp ; -0.333 ; -0.685 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[28] ; clock_divider:b2v_inst21|temp ; -0.754 ; -1.147 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[29] ; clock_divider:b2v_inst21|temp ; 0.135  ; -0.193 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[30] ; clock_divider:b2v_inst21|temp ; -1.373 ; -1.703 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[31] ; clock_divider:b2v_inst21|temp ; -0.096 ; -0.418 ; Rise       ; clock_divider:b2v_inst21|temp ;
; reset              ; clock_divider:b2v_inst21|temp ; -0.515 ; -0.656 ; Rise       ; clock_divider:b2v_inst21|temp ;
; stop               ; clock_divider:b2v_inst21|temp ; -2.120 ; -2.458 ; Rise       ; clock_divider:b2v_inst21|temp ;
+--------------------+-------------------------------+--------+--------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-------------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port   ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-------------+-------------------------------+-------+-------+------------+-------------------------------+
; output1[*]  ; clock_divider:b2v_inst21|temp ; 6.149 ; 6.155 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[0] ; clock_divider:b2v_inst21|temp ; 5.931 ; 5.936 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[1] ; clock_divider:b2v_inst21|temp ; 5.880 ; 5.890 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[2] ; clock_divider:b2v_inst21|temp ; 6.013 ; 6.011 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[3] ; clock_divider:b2v_inst21|temp ; 5.909 ; 5.924 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[4] ; clock_divider:b2v_inst21|temp ; 5.869 ; 5.885 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[5] ; clock_divider:b2v_inst21|temp ; 6.053 ; 6.039 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[6] ; clock_divider:b2v_inst21|temp ; 6.149 ; 6.155 ; Fall       ; clock_divider:b2v_inst21|temp ;
; output2[*]  ; clock_divider:b2v_inst21|temp ; 6.709 ; 6.674 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[0] ; clock_divider:b2v_inst21|temp ; 6.236 ; 6.223 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[1] ; clock_divider:b2v_inst21|temp ; 6.158 ; 6.116 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[2] ; clock_divider:b2v_inst21|temp ; 6.261 ; 6.259 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[3] ; clock_divider:b2v_inst21|temp ; 6.237 ; 6.232 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[4] ; clock_divider:b2v_inst21|temp ; 6.709 ; 6.674 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[5] ; clock_divider:b2v_inst21|temp ; 6.421 ; 6.359 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[6] ; clock_divider:b2v_inst21|temp ; 6.270 ; 6.268 ; Fall       ; clock_divider:b2v_inst21|temp ;
+-------------+-------------------------------+-------+-------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-------------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port   ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-------------+-------------------------------+-------+-------+------------+-------------------------------+
; output1[*]  ; clock_divider:b2v_inst21|temp ; 5.715 ; 5.729 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[0] ; clock_divider:b2v_inst21|temp ; 5.775 ; 5.780 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[1] ; clock_divider:b2v_inst21|temp ; 5.725 ; 5.734 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[2] ; clock_divider:b2v_inst21|temp ; 5.852 ; 5.850 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[3] ; clock_divider:b2v_inst21|temp ; 5.754 ; 5.768 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[4] ; clock_divider:b2v_inst21|temp ; 5.715 ; 5.729 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[5] ; clock_divider:b2v_inst21|temp ; 5.891 ; 5.878 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[6] ; clock_divider:b2v_inst21|temp ; 5.984 ; 5.990 ; Fall       ; clock_divider:b2v_inst21|temp ;
; output2[*]  ; clock_divider:b2v_inst21|temp ; 5.988 ; 5.947 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[0] ; clock_divider:b2v_inst21|temp ; 6.067 ; 6.054 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[1] ; clock_divider:b2v_inst21|temp ; 5.988 ; 5.947 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[2] ; clock_divider:b2v_inst21|temp ; 6.091 ; 6.089 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[3] ; clock_divider:b2v_inst21|temp ; 6.068 ; 6.062 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[4] ; clock_divider:b2v_inst21|temp ; 6.522 ; 6.487 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[5] ; clock_divider:b2v_inst21|temp ; 6.241 ; 6.180 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[6] ; clock_divider:b2v_inst21|temp ; 6.101 ; 6.097 ; Fall       ; clock_divider:b2v_inst21|temp ;
+-------------+-------------------------------+-------+-------+------------+-------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                      ;
+-------------------------------+---------+---------------+
; Clock                         ; Slack   ; End Point TNS ;
+-------------------------------+---------+---------------+
; clock_divider:b2v_inst21|temp ; -77.302 ; -14507.589    ;
; clk_in                        ; -1.254  ; -20.717       ;
; reset                         ; -0.466  ; -1.347        ;
+-------------------------------+---------+---------------+


+--------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                      ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; reset                         ; -2.877 ; -40.363       ;
; clk_in                        ; -0.162 ; -0.162        ;
; clock_divider:b2v_inst21|temp ; 0.201  ; 0.000         ;
+-------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                  ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clock_divider:b2v_inst21|temp ; -1.753 ; -249.223      ;
; clk_in                        ; -0.184 ; -4.339        ;
+-------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                   ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk_in                        ; -0.124 ; -3.245        ;
; clock_divider:b2v_inst21|temp ; 0.576  ; 0.000         ;
+-------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary       ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; reset                         ; -3.000 ; -65.628       ;
; clk_in                        ; -3.000 ; -37.907       ;
; clock_divider:b2v_inst21|temp ; -1.000 ; -1191.000     ;
+-------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_divider:b2v_inst21|temp'                                                                                                         ;
+---------+------------------------------------+------------------------------+--------------+-------------------------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                      ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+------------------------------+--------------+-------------------------------+--------------+------------+------------+
; -77.302 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[62] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.302     ; 74.477     ;
; -77.266 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[60] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.302     ; 74.441     ;
; -77.263 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[62] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.427     ; 74.313     ;
; -77.237 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[59] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.305     ; 74.409     ;
; -77.227 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[60] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.427     ; 74.277     ;
; -77.198 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[59] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.430     ; 74.245     ;
; -77.070 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[62] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.448     ; 74.099     ;
; -77.045 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[63] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.295     ; 74.227     ;
; -77.042 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[61] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.295     ; 74.224     ;
; -77.034 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[60] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.448     ; 74.063     ;
; -77.011 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[53] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.305     ; 74.183     ;
; -77.006 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[63] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.420     ; 74.063     ;
; -77.005 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[59] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.451     ; 74.031     ;
; -77.003 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[61] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.420     ; 74.060     ;
; -77.000 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[57] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.305     ; 74.172     ;
; -76.976 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[58] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.303     ; 74.150     ;
; -76.972 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[53] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.430     ; 74.019     ;
; -76.961 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[57] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.430     ; 74.008     ;
; -76.952 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[54] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.298     ; 74.131     ;
; -76.937 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[58] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.428     ; 73.986     ;
; -76.918 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[52] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.306     ; 74.089     ;
; -76.917 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[55] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.288     ; 74.106     ;
; -76.916 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[56] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.305     ; 74.088     ;
; -76.913 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[54] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.423     ; 73.967     ;
; -76.879 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[52] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.431     ; 73.925     ;
; -76.878 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[55] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.413     ; 73.942     ;
; -76.877 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[56] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.430     ; 73.924     ;
; -76.858 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[51] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.294     ; 74.041     ;
; -76.849 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[50] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.306     ; 74.020     ;
; -76.824 ; control_unit:b2v_inst11|MDRout     ; register_64:b2v_Z|output[62] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -2.954     ; 74.347     ;
; -76.819 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[51] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.419     ; 73.877     ;
; -76.813 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[63] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.441     ; 73.849     ;
; -76.810 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[61] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.441     ; 73.846     ;
; -76.810 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[50] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.431     ; 73.856     ;
; -76.788 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[48] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.299     ; 73.966     ;
; -76.788 ; control_unit:b2v_inst11|MDRout     ; register_64:b2v_Z|output[60] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -2.954     ; 74.311     ;
; -76.779 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[53] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.451     ; 73.805     ;
; -76.768 ; control_unit:b2v_inst11|Zhighout   ; register_64:b2v_Z|output[62] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.282     ; 73.963     ;
; -76.768 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[57] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.451     ; 73.794     ;
; -76.759 ; control_unit:b2v_inst11|MDRout     ; register_64:b2v_Z|output[59] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -2.957     ; 74.279     ;
; -76.749 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[48] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.424     ; 73.802     ;
; -76.744 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[58] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.449     ; 73.772     ;
; -76.732 ; control_unit:b2v_inst11|Zhighout   ; register_64:b2v_Z|output[60] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.282     ; 73.927     ;
; -76.723 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[46] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.312     ; 73.888     ;
; -76.720 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[54] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.444     ; 73.753     ;
; -76.719 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[49] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.304     ; 73.892     ;
; -76.703 ; control_unit:b2v_inst11|Zhighout   ; register_64:b2v_Z|output[59] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.285     ; 73.895     ;
; -76.686 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[52] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.452     ; 73.711     ;
; -76.685 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[55] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.434     ; 73.728     ;
; -76.684 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[56] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.451     ; 73.710     ;
; -76.684 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[46] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.437     ; 73.724     ;
; -76.680 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[44] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.301     ; 73.856     ;
; -76.680 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[49] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.429     ; 73.728     ;
; -76.641 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[44] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.426     ; 73.692     ;
; -76.626 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[51] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.440     ; 73.663     ;
; -76.617 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[50] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.452     ; 73.642     ;
; -76.598 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[47] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.304     ; 73.771     ;
; -76.586 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[62] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -2.596     ; 74.467     ;
; -76.581 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[43] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.303     ; 73.755     ;
; -76.573 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[45] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.303     ; 73.747     ;
; -76.567 ; control_unit:b2v_inst11|MDRout     ; register_64:b2v_Z|output[63] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -2.947     ; 74.097     ;
; -76.564 ; control_unit:b2v_inst11|MDRout     ; register_64:b2v_Z|output[61] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -2.947     ; 74.094     ;
; -76.559 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[47] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.429     ; 73.607     ;
; -76.556 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[48] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.445     ; 73.588     ;
; -76.550 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[60] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -2.596     ; 74.431     ;
; -76.542 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[43] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.428     ; 73.591     ;
; -76.534 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[45] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.428     ; 73.583     ;
; -76.533 ; control_unit:b2v_inst11|MDRout     ; register_64:b2v_Z|output[53] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -2.957     ; 74.053     ;
; -76.522 ; control_unit:b2v_inst11|MDRout     ; register_64:b2v_Z|output[57] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -2.957     ; 74.042     ;
; -76.521 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[59] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -2.599     ; 74.399     ;
; -76.511 ; control_unit:b2v_inst11|Zhighout   ; register_64:b2v_Z|output[63] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.275     ; 73.713     ;
; -76.508 ; control_unit:b2v_inst11|Zhighout   ; register_64:b2v_Z|output[61] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.275     ; 73.710     ;
; -76.498 ; control_unit:b2v_inst11|MDRout     ; register_64:b2v_Z|output[58] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -2.955     ; 74.020     ;
; -76.491 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[46] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.458     ; 73.510     ;
; -76.487 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[49] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.450     ; 73.514     ;
; -76.477 ; control_unit:b2v_inst11|Zhighout   ; register_64:b2v_Z|output[53] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.285     ; 73.669     ;
; -76.474 ; control_unit:b2v_inst11|MDRout     ; register_64:b2v_Z|output[54] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -2.950     ; 74.001     ;
; -76.466 ; control_unit:b2v_inst11|Zhighout   ; register_64:b2v_Z|output[57] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.285     ; 73.658     ;
; -76.448 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[42] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.311     ; 73.614     ;
; -76.448 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[44] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.447     ; 73.478     ;
; -76.442 ; control_unit:b2v_inst11|Zhighout   ; register_64:b2v_Z|output[58] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.283     ; 73.636     ;
; -76.440 ; control_unit:b2v_inst11|MDRout     ; register_64:b2v_Z|output[52] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -2.958     ; 73.959     ;
; -76.439 ; control_unit:b2v_inst11|MDRout     ; register_64:b2v_Z|output[55] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -2.940     ; 73.976     ;
; -76.438 ; control_unit:b2v_inst11|MDRout     ; register_64:b2v_Z|output[56] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -2.957     ; 73.958     ;
; -76.418 ; control_unit:b2v_inst11|Zhighout   ; register_64:b2v_Z|output[54] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.278     ; 73.617     ;
; -76.414 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[36] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.305     ; 73.586     ;
; -76.410 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[41] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.306     ; 73.581     ;
; -76.409 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[42] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.436     ; 73.450     ;
; -76.392 ; control_unit:b2v_inst11|Rout       ; register_64:b2v_Z|output[62] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -2.687     ; 74.182     ;
; -76.384 ; control_unit:b2v_inst11|Zhighout   ; register_64:b2v_Z|output[52] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.286     ; 73.575     ;
; -76.383 ; control_unit:b2v_inst11|Zhighout   ; register_64:b2v_Z|output[55] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.268     ; 73.592     ;
; -76.382 ; control_unit:b2v_inst11|Zhighout   ; register_64:b2v_Z|output[56] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.285     ; 73.574     ;
; -76.380 ; control_unit:b2v_inst11|MDRout     ; register_64:b2v_Z|output[51] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -2.946     ; 73.911     ;
; -76.375 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[36] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.430     ; 73.422     ;
; -76.374 ; control_unit:b2v_inst11|Cout       ; register_64:b2v_Z|output[62] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -2.325     ; 74.526     ;
; -76.371 ; control_unit:b2v_inst11|MDRout     ; register_64:b2v_Z|output[50] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -2.958     ; 73.890     ;
; -76.371 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[41] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.431     ; 73.417     ;
; -76.366 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[47] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.450     ; 73.393     ;
; -76.356 ; control_unit:b2v_inst11|Rout       ; register_64:b2v_Z|output[60] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -2.687     ; 74.146     ;
; -76.353 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[40] ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; -3.291     ; 73.539     ;
+---------+------------------------------------+------------------------------+--------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_in'                                                                                                                   ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.254 ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.030     ; 2.211      ;
; -1.191 ; clock_divider:b2v_inst21|count[28] ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.039     ; 2.139      ;
; -1.159 ; clock_divider:b2v_inst21|count[29] ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.039     ; 2.107      ;
; -1.142 ; clock_divider:b2v_inst21|count[31] ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.039     ; 2.090      ;
; -1.133 ; clock_divider:b2v_inst21|count[22] ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.039     ; 2.081      ;
; -1.130 ; clock_divider:b2v_inst21|count[24] ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.039     ; 2.078      ;
; -1.105 ; clock_divider:b2v_inst21|count[26] ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.039     ; 2.053      ;
; -1.091 ; clock_divider:b2v_inst21|count[25] ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.039     ; 2.039      ;
; -1.051 ; clock_divider:b2v_inst21|count[21] ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.039     ; 1.999      ;
; -1.042 ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.027     ; 2.002      ;
; -1.022 ; clock_divider:b2v_inst21|count[17] ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.039     ; 1.970      ;
; -1.018 ; clock_divider:b2v_inst21|count[30] ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.039     ; 1.966      ;
; -1.014 ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.027     ; 1.974      ;
; -1.013 ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.027     ; 1.973      ;
; -1.010 ; clock_divider:b2v_inst21|count[23] ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.039     ; 1.958      ;
; -0.999 ; clock_divider:b2v_inst21|count[2]  ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.030     ; 1.956      ;
; -0.995 ; clock_divider:b2v_inst21|count[3]  ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.030     ; 1.952      ;
; -0.988 ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[31] ; clk_in       ; clk_in      ; 1.000        ; -0.026     ; 1.949      ;
; -0.961 ; clock_divider:b2v_inst21|count[1]  ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.030     ; 1.918      ;
; -0.958 ; clock_divider:b2v_inst21|count[20] ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.039     ; 1.906      ;
; -0.951 ; clock_divider:b2v_inst21|count[28] ; clock_divider:b2v_inst21|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.902      ;
; -0.951 ; clock_divider:b2v_inst21|count[28] ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.902      ;
; -0.950 ; clock_divider:b2v_inst21|count[28] ; clock_divider:b2v_inst21|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.901      ;
; -0.950 ; clock_divider:b2v_inst21|count[5]  ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.030     ; 1.907      ;
; -0.947 ; clock_divider:b2v_inst21|count[27] ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.039     ; 1.895      ;
; -0.943 ; clock_divider:b2v_inst21|count[1]  ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.027     ; 1.903      ;
; -0.937 ; clock_divider:b2v_inst21|count[6]  ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.888      ;
; -0.924 ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[30] ; clk_in       ; clk_in      ; 1.000        ; -0.026     ; 1.885      ;
; -0.920 ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[29] ; clk_in       ; clk_in      ; 1.000        ; -0.026     ; 1.881      ;
; -0.919 ; clock_divider:b2v_inst21|count[29] ; clock_divider:b2v_inst21|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.870      ;
; -0.919 ; clock_divider:b2v_inst21|count[29] ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.870      ;
; -0.918 ; clock_divider:b2v_inst21|count[29] ; clock_divider:b2v_inst21|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.869      ;
; -0.914 ; clock_divider:b2v_inst21|count[19] ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.039     ; 1.862      ;
; -0.912 ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.027     ; 1.872      ;
; -0.904 ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.027     ; 1.864      ;
; -0.902 ; clock_divider:b2v_inst21|count[31] ; clock_divider:b2v_inst21|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.853      ;
; -0.902 ; clock_divider:b2v_inst21|count[31] ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.853      ;
; -0.901 ; clock_divider:b2v_inst21|count[31] ; clock_divider:b2v_inst21|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.852      ;
; -0.893 ; clock_divider:b2v_inst21|count[22] ; clock_divider:b2v_inst21|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.844      ;
; -0.893 ; clock_divider:b2v_inst21|count[22] ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.844      ;
; -0.892 ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.027     ; 1.852      ;
; -0.892 ; clock_divider:b2v_inst21|count[22] ; clock_divider:b2v_inst21|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.843      ;
; -0.890 ; clock_divider:b2v_inst21|count[24] ; clock_divider:b2v_inst21|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.841      ;
; -0.890 ; clock_divider:b2v_inst21|count[24] ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.841      ;
; -0.889 ; clock_divider:b2v_inst21|count[24] ; clock_divider:b2v_inst21|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.840      ;
; -0.879 ; clock_divider:b2v_inst21|count[10] ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.030     ; 1.836      ;
; -0.871 ; clock_divider:b2v_inst21|count[3]  ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.027     ; 1.831      ;
; -0.865 ; clock_divider:b2v_inst21|count[26] ; clock_divider:b2v_inst21|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.816      ;
; -0.865 ; clock_divider:b2v_inst21|count[26] ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.816      ;
; -0.864 ; clock_divider:b2v_inst21|count[26] ; clock_divider:b2v_inst21|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.815      ;
; -0.862 ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[13] ; clk_in       ; clk_in      ; 1.000        ; -0.026     ; 1.823      ;
; -0.856 ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[28] ; clk_in       ; clk_in      ; 1.000        ; -0.026     ; 1.817      ;
; -0.854 ; clock_divider:b2v_inst21|count[11] ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.805      ;
; -0.852 ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[27] ; clk_in       ; clk_in      ; 1.000        ; -0.026     ; 1.813      ;
; -0.851 ; clock_divider:b2v_inst21|count[25] ; clock_divider:b2v_inst21|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.802      ;
; -0.851 ; clock_divider:b2v_inst21|count[25] ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.802      ;
; -0.850 ; clock_divider:b2v_inst21|count[25] ; clock_divider:b2v_inst21|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.801      ;
; -0.841 ; clock_divider:b2v_inst21|count[4]  ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.030     ; 1.798      ;
; -0.840 ; clock_divider:b2v_inst21|count[18] ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.039     ; 1.788      ;
; -0.838 ; clock_divider:b2v_inst21|count[6]  ; clock_divider:b2v_inst21|count[31] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.790      ;
; -0.836 ; clock_divider:b2v_inst21|count[28] ; clock_divider:b2v_inst21|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.787      ;
; -0.834 ; clock_divider:b2v_inst21|count[7]  ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.030     ; 1.791      ;
; -0.831 ; clock_divider:b2v_inst21|count[28] ; clock_divider:b2v_inst21|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.782      ;
; -0.829 ; clock_divider:b2v_inst21|count[1]  ; clock_divider:b2v_inst21|count[31] ; clk_in       ; clk_in      ; 1.000        ; -0.026     ; 1.790      ;
; -0.829 ; clock_divider:b2v_inst21|count[28] ; clock_divider:b2v_inst21|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.780      ;
; -0.827 ; clock_divider:b2v_inst21|count[2]  ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.027     ; 1.787      ;
; -0.825 ; clock_divider:b2v_inst21|count[1]  ; clock_divider:b2v_inst21|count[30] ; clk_in       ; clk_in      ; 1.000        ; -0.026     ; 1.786      ;
; -0.823 ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[11] ; clk_in       ; clk_in      ; 1.000        ; -0.026     ; 1.784      ;
; -0.821 ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[6]  ; clk_in       ; clk_in      ; 1.000        ; -0.026     ; 1.782      ;
; -0.819 ; clock_divider:b2v_inst21|count[6]  ; clock_divider:b2v_inst21|count[30] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.771      ;
; -0.818 ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[16] ; clk_in       ; clk_in      ; 1.000        ; -0.026     ; 1.779      ;
; -0.813 ; clock_divider:b2v_inst21|count[1]  ; clock_divider:b2v_inst21|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.027     ; 1.773      ;
; -0.811 ; clock_divider:b2v_inst21|count[21] ; clock_divider:b2v_inst21|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.762      ;
; -0.811 ; clock_divider:b2v_inst21|count[21] ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.762      ;
; -0.810 ; clock_divider:b2v_inst21|count[21] ; clock_divider:b2v_inst21|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.761      ;
; -0.809 ; clock_divider:b2v_inst21|count[13] ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.760      ;
; -0.807 ; clock_divider:b2v_inst21|count[6]  ; clock_divider:b2v_inst21|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.758      ;
; -0.805 ; clock_divider:b2v_inst21|count[9]  ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.030     ; 1.762      ;
; -0.804 ; clock_divider:b2v_inst21|count[5]  ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.027     ; 1.764      ;
; -0.804 ; clock_divider:b2v_inst21|count[29] ; clock_divider:b2v_inst21|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.755      ;
; -0.799 ; clock_divider:b2v_inst21|count[29] ; clock_divider:b2v_inst21|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.750      ;
; -0.797 ; clock_divider:b2v_inst21|count[29] ; clock_divider:b2v_inst21|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.748      ;
; -0.788 ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[14] ; clk_in       ; clk_in      ; 1.000        ; -0.026     ; 1.749      ;
; -0.788 ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[26] ; clk_in       ; clk_in      ; 1.000        ; -0.026     ; 1.749      ;
; -0.788 ; clock_divider:b2v_inst21|count[8]  ; clock_divider:b2v_inst21|temp      ; clk_in       ; clk_in      ; 1.000        ; -0.030     ; 1.745      ;
; -0.787 ; clock_divider:b2v_inst21|count[31] ; clock_divider:b2v_inst21|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.738      ;
; -0.784 ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[25] ; clk_in       ; clk_in      ; 1.000        ; -0.026     ; 1.745      ;
; -0.782 ; clock_divider:b2v_inst21|count[17] ; clock_divider:b2v_inst21|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.733      ;
; -0.782 ; clock_divider:b2v_inst21|count[17] ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.733      ;
; -0.782 ; clock_divider:b2v_inst21|count[31] ; clock_divider:b2v_inst21|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.733      ;
; -0.781 ; clock_divider:b2v_inst21|count[17] ; clock_divider:b2v_inst21|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.732      ;
; -0.780 ; clock_divider:b2v_inst21|count[31] ; clock_divider:b2v_inst21|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.731      ;
; -0.778 ; clock_divider:b2v_inst21|count[30] ; clock_divider:b2v_inst21|count[19] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.729      ;
; -0.778 ; clock_divider:b2v_inst21|count[30] ; clock_divider:b2v_inst21|count[24] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.729      ;
; -0.778 ; clock_divider:b2v_inst21|count[22] ; clock_divider:b2v_inst21|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.729      ;
; -0.777 ; clock_divider:b2v_inst21|count[30] ; clock_divider:b2v_inst21|count[18] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.728      ;
; -0.775 ; clock_divider:b2v_inst21|count[24] ; clock_divider:b2v_inst21|count[22] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.726      ;
; -0.773 ; clock_divider:b2v_inst21|count[22] ; clock_divider:b2v_inst21|count[21] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.724      ;
; -0.771 ; clock_divider:b2v_inst21|count[22] ; clock_divider:b2v_inst21|count[20] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.722      ;
; -0.770 ; clock_divider:b2v_inst21|count[6]  ; clock_divider:b2v_inst21|count[29] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.722      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'reset'                                                                                                                                                  ;
+--------+-----------------------------------------------+--------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                              ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+--------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -0.466 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.807      ; 3.137      ;
; -0.464 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.807      ; 3.135      ;
; -0.406 ; control_unit:b2v_inst11|present_state.rol3a   ; control_unit:b2v_inst11|Grb          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.645      ; 2.034      ;
; -0.400 ; control_unit:b2v_inst11|present_state.ror4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.823      ; 3.087      ;
; -0.399 ; control_unit:b2v_inst11|present_state.and4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.823      ; 3.086      ;
; -0.376 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.807      ; 3.047      ;
; -0.356 ; control_unit:b2v_inst11|present_state.shl3a   ; control_unit:b2v_inst11|Grb          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.691      ; 2.030      ;
; -0.327 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.823      ; 3.014      ;
; -0.319 ; control_unit:b2v_inst11|present_state.sub4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.807      ; 2.990      ;
; -0.272 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|Grb          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.684      ; 1.939      ;
; -0.257 ; control_unit:b2v_inst11|present_state.add4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.823      ; 2.944      ;
; -0.251 ; control_unit:b2v_inst11|present_state.ror3a   ; control_unit:b2v_inst11|Grb          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.691      ; 1.925      ;
; -0.227 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|Grb          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.684      ; 1.894      ;
; -0.222 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.055      ; 2.764      ;
; -0.220 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.055      ; 2.762      ;
; -0.204 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.768      ; 2.459      ;
; -0.156 ; control_unit:b2v_inst11|present_state.ror4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.071      ; 2.714      ;
; -0.155 ; control_unit:b2v_inst11|present_state.and4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.071      ; 2.713      ;
; -0.137 ; control_unit:b2v_inst11|present_state.brpl4a  ; control_unit:b2v_inst11|Grb          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.818      ; 1.938      ;
; -0.137 ; control_unit:b2v_inst11|present_state.brzr4a  ; control_unit:b2v_inst11|Grb          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.818      ; 1.938      ;
; -0.132 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.055      ; 2.674      ;
; -0.124 ; control_unit:b2v_inst11|present_state.ldr5a   ; control_unit:b2v_inst11|MARin        ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.183      ; 1.951      ;
; -0.097 ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|Grb          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.794      ; 1.874      ;
; -0.091 ; control_unit:b2v_inst11|present_state.st6a    ; control_unit:b2v_inst11|MARin        ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.262      ; 1.997      ;
; -0.083 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.071      ; 2.641      ;
; -0.075 ; control_unit:b2v_inst11|present_state.sub4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.055      ; 2.617      ;
; -0.073 ; control_unit:b2v_inst11|present_state.jr3a    ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.564      ; 2.110      ;
; -0.070 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 3.703      ; 3.137      ;
; -0.068 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 3.703      ; 3.135      ;
; -0.060 ; control_unit:b2v_inst11|present_state.str5a   ; control_unit:b2v_inst11|MARin        ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.262      ; 1.966      ;
; -0.056 ; control_unit:b2v_inst11|present_state.add5a   ; control_unit:b2v_inst11|Zlowout      ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.541      ; 2.145      ;
; -0.056 ; control_unit:b2v_inst11|present_state.sub5a   ; control_unit:b2v_inst11|Zlowout      ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.541      ; 2.145      ;
; -0.049 ; control_unit:b2v_inst11|present_state.brnz4a  ; control_unit:b2v_inst11|Grb          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.818      ; 1.850      ;
; -0.037 ; control_unit:b2v_inst11|present_state.andi3a  ; control_unit:b2v_inst11|Grb          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.691      ; 1.711      ;
; -0.037 ; control_unit:b2v_inst11|present_state.ori3a   ; control_unit:b2v_inst11|Grb          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.691      ; 1.711      ;
; -0.013 ; control_unit:b2v_inst11|present_state.add4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.071      ; 2.571      ;
; -0.010 ; control_unit:b2v_inst11|present_state.rol3a   ; control_unit:b2v_inst11|Grb          ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 2.541      ; 2.034      ;
; -0.006 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|MARin        ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.183      ; 1.833      ;
; -0.004 ; control_unit:b2v_inst11|present_state.ror4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 3.719      ; 3.087      ;
; -0.003 ; control_unit:b2v_inst11|present_state.and4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 3.719      ; 3.086      ;
; 0.008  ; control_unit:b2v_inst11|present_state.brmi4a  ; control_unit:b2v_inst11|Grb          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.818      ; 1.793      ;
; 0.014  ; control_unit:b2v_inst11|present_state.brpl4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.555      ; 2.014      ;
; 0.016  ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Grb          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.691      ; 1.658      ;
; 0.016  ; control_unit:b2v_inst11|present_state.addi3a  ; control_unit:b2v_inst11|Grb          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.691      ; 1.658      ;
; 0.020  ; control_unit:b2v_inst11|present_state.brzr4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.555      ; 2.008      ;
; 0.020  ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 3.703      ; 3.047      ;
; 0.028  ; control_unit:b2v_inst11|present_state.mul3a   ; control_unit:b2v_inst11|Grb          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.684      ; 1.639      ;
; 0.031  ; control_unit:b2v_inst11|present_state.or5a    ; control_unit:b2v_inst11|Zlowout      ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.541      ; 2.058      ;
; 0.040  ; control_unit:b2v_inst11|present_state.shl3a   ; control_unit:b2v_inst11|Grb          ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 2.587      ; 2.030      ;
; 0.048  ; control_unit:b2v_inst11|present_state.ld6a    ; control_unit:b2v_inst11|MARin        ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.183      ; 1.779      ;
; 0.048  ; control_unit:b2v_inst11|present_state.or3a    ; control_unit:b2v_inst11|Grb          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.691      ; 1.626      ;
; 0.056  ; control_unit:b2v_inst11|present_state.ldi4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.073      ; 2.504      ;
; 0.060  ; control_unit:b2v_inst11|present_state.jal3a   ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.529      ; 1.942      ;
; 0.069  ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 3.719      ; 3.014      ;
; 0.077  ; control_unit:b2v_inst11|present_state.sub4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 3.703      ; 2.990      ;
; 0.083  ; control_unit:b2v_inst11|present_state.mfhi3a  ; control_unit:b2v_inst11|HIout        ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 3.463      ; 3.946      ;
; 0.083  ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.878      ; 2.282      ;
; 0.087  ; control_unit:b2v_inst11|present_state.rol3a   ; control_unit:b2v_inst11|Yin          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.601      ; 2.158      ;
; 0.088  ; control_unit:b2v_inst11|present_state.and5a   ; control_unit:b2v_inst11|Zlowout      ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.541      ; 2.001      ;
; 0.101  ; control_unit:b2v_inst11|present_state.ldr5a   ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.250      ; 1.733      ;
; 0.103  ; control_unit:b2v_inst11|present_state.sub3a   ; control_unit:b2v_inst11|Grb          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.691      ; 1.571      ;
; 0.104  ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.768      ; 2.151      ;
; 0.104  ; control_unit:b2v_inst11|present_state.shr3a   ; control_unit:b2v_inst11|Grb          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.691      ; 1.570      ;
; 0.106  ; control_unit:b2v_inst11|present_state.st4a    ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.080      ; 2.461      ;
; 0.107  ; control_unit:b2v_inst11|present_state.st3a    ; control_unit:b2v_inst11|Grb          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.691      ; 1.567      ;
; 0.109  ; control_unit:b2v_inst11|present_state.str3a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.879      ; 2.257      ;
; 0.109  ; control_unit:b2v_inst11|present_state.brnz4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.555      ; 1.919      ;
; 0.124  ; control_unit:b2v_inst11|present_state.ror5a   ; control_unit:b2v_inst11|Zlowout      ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.838      ; 2.262      ;
; 0.124  ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|Grb          ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 2.580      ; 1.939      ;
; 0.126  ; control_unit:b2v_inst11|present_state.shl5a   ; control_unit:b2v_inst11|Zlowout      ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.838      ; 2.260      ;
; 0.128  ; control_unit:b2v_inst11|present_state.mflo3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.079      ; 2.435      ;
; 0.132  ; control_unit:b2v_inst11|present_state.mul4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.878      ; 2.233      ;
; 0.134  ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.461      ; 1.800      ;
; 0.134  ; control_unit:b2v_inst11|present_state.st6a    ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.329      ; 1.779      ;
; 0.134  ; control_unit:b2v_inst11|present_state.div3a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.936      ; 2.286      ;
; 0.137  ; control_unit:b2v_inst11|present_state.shl3a   ; control_unit:b2v_inst11|Yin          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.647      ; 2.154      ;
; 0.139  ; control_unit:b2v_inst11|present_state.add4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 3.719      ; 2.944      ;
; 0.145  ; control_unit:b2v_inst11|present_state.ror3a   ; control_unit:b2v_inst11|Grb          ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 2.587      ; 1.925      ;
; 0.152  ; control_unit:b2v_inst11|present_state.add5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.138      ; 2.643      ;
; 0.152  ; control_unit:b2v_inst11|present_state.add5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.941      ; 2.273      ;
; 0.152  ; control_unit:b2v_inst11|present_state.sub5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.138      ; 2.643      ;
; 0.156  ; control_unit:b2v_inst11|present_state.sub5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.941      ; 2.269      ;
; 0.158  ; control_unit:b2v_inst11|present_state.and3a   ; control_unit:b2v_inst11|Grb          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.691      ; 1.516      ;
; 0.162  ; control_unit:b2v_inst11|present_state.ldr3a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.879      ; 2.204      ;
; 0.164  ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|IncPC_enable ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.181      ; 1.597      ;
; 0.165  ; control_unit:b2v_inst11|present_state.str5a   ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.329      ; 1.748      ;
; 0.166  ; control_unit:b2v_inst11|present_state.brmi4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.555      ; 1.862      ;
; 0.169  ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|Grb          ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 2.580      ; 1.894      ;
; 0.172  ; control_unit:b2v_inst11|present_state.mul4a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.046      ; 2.358      ;
; 0.174  ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 2.951      ; 2.764      ;
; 0.175  ; control_unit:b2v_inst11|present_state.andi5a  ; control_unit:b2v_inst11|Zlowout      ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.529      ; 1.902      ;
; 0.176  ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 2.951      ; 2.762      ;
; 0.180  ; control_unit:b2v_inst11|present_state.ldi3a   ; control_unit:b2v_inst11|Grb          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.691      ; 1.494      ;
; 0.192  ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst21|temp ; reset       ; 0.500        ; 2.664      ; 2.459      ;
; 0.194  ; control_unit:b2v_inst11|present_state.brpl4a  ; control_unit:b2v_inst11|Rout         ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.742      ; 3.104      ;
; 0.194  ; control_unit:b2v_inst11|present_state.brzr4a  ; control_unit:b2v_inst11|Rout         ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.742      ; 3.104      ;
; 0.200  ; control_unit:b2v_inst11|present_state.brnz3a  ; control_unit:b2v_inst11|Rout         ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.927      ; 3.283      ;
; 0.201  ; control_unit:b2v_inst11|present_state.addi4a  ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.879      ; 2.165      ;
; 0.201  ; control_unit:b2v_inst11|present_state.brzr3a  ; control_unit:b2v_inst11|Rout         ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 2.927      ; 3.282      ;
; 0.213  ; control_unit:b2v_inst11|present_state.rol5a   ; control_unit:b2v_inst11|Zlowout      ; clock_divider:b2v_inst21|temp ; reset       ; 1.000        ; 1.838      ; 2.173      ;
+--------+-----------------------------------------------+--------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'reset'                                                                                                                                                     ;
+--------+------------------------------------------------+---------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                               ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+---------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -2.877 ; control_unit:b2v_inst11|present_state.ori4a    ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 4.832      ; 1.485      ;
; -2.823 ; control_unit:b2v_inst11|present_state.sub4a    ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 4.832      ; 1.539      ;
; -2.793 ; control_unit:b2v_inst11|present_state.not3a    ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 4.556      ; 1.293      ;
; -2.780 ; control_unit:b2v_inst11|present_state.div4a    ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 4.662      ; 1.412      ;
; -2.774 ; control_unit:b2v_inst11|present_state.rol4a    ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 4.832      ; 1.588      ;
; -2.695 ; control_unit:b2v_inst11|present_state.ori4a    ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 4.150      ; 1.485      ;
; -2.681 ; control_unit:b2v_inst11|present_state.shl4a    ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 4.832      ; 1.681      ;
; -2.680 ; control_unit:b2v_inst11|present_state.or4a     ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 4.832      ; 1.682      ;
; -2.641 ; control_unit:b2v_inst11|present_state.sub4a    ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 4.150      ; 1.539      ;
; -2.611 ; control_unit:b2v_inst11|present_state.not3a    ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 3.874      ; 1.293      ;
; -2.598 ; control_unit:b2v_inst11|present_state.div4a    ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 3.980      ; 1.412      ;
; -2.592 ; control_unit:b2v_inst11|present_state.rol4a    ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 4.150      ; 1.588      ;
; -2.566 ; control_unit:b2v_inst11|present_state.shr4a    ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 4.846      ; 1.810      ;
; -2.509 ; control_unit:b2v_inst11|present_state.shl4a    ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 4.831      ; 1.852      ;
; -2.499 ; control_unit:b2v_inst11|present_state.shl4a    ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 4.150      ; 1.681      ;
; -2.498 ; control_unit:b2v_inst11|present_state.or4a     ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 4.150      ; 1.682      ;
; -2.436 ; control_unit:b2v_inst11|present_state.neg3a    ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 4.555      ; 1.649      ;
; -2.399 ; control_unit:b2v_inst11|present_state.not3a    ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 4.555      ; 1.686      ;
; -2.384 ; control_unit:b2v_inst11|present_state.shr4a    ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 4.164      ; 1.810      ;
; -2.327 ; control_unit:b2v_inst11|present_state.shl4a    ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 4.149      ; 1.852      ;
; -2.300 ; control_unit:b2v_inst11|present_state.mul4a    ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 4.661      ; 1.891      ;
; -2.254 ; control_unit:b2v_inst11|present_state.neg3a    ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 3.873      ; 1.649      ;
; -2.253 ; control_unit:b2v_inst11|present_state.div4a    ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 4.661      ; 1.938      ;
; -2.242 ; control_unit:b2v_inst11|present_state.and4a    ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 4.847      ; 2.135      ;
; -2.217 ; control_unit:b2v_inst11|present_state.not3a    ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 3.873      ; 1.686      ;
; -2.203 ; control_unit:b2v_inst11|present_state.ori4a    ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 4.832      ; 2.159      ;
; -2.201 ; control_unit:b2v_inst11|present_state.andi4a   ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 4.849      ; 2.178      ;
; -2.166 ; control_unit:b2v_inst11|present_state.shr4a    ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 4.847      ; 2.211      ;
; -2.131 ; control_unit:b2v_inst11|present_state.shl4a    ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 4.832      ; 2.231      ;
; -2.118 ; control_unit:b2v_inst11|present_state.mul4a    ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 3.979      ; 1.891      ;
; -2.114 ; control_unit:b2v_inst11|present_state.not3a    ; control_unit:b2v_inst11|ALU_cs[3]     ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 4.555      ; 1.971      ;
; -2.093 ; control_unit:b2v_inst11|present_state.ror4a    ; control_unit:b2v_inst11|ALU_cs[3]     ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 4.846      ; 2.283      ;
; -2.071 ; control_unit:b2v_inst11|present_state.div4a    ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 3.979      ; 1.938      ;
; -2.060 ; control_unit:b2v_inst11|present_state.and4a    ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 4.165      ; 2.135      ;
; -2.049 ; control_unit:b2v_inst11|present_state.neg3a    ; control_unit:b2v_inst11|ALU_cs[3]     ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 4.555      ; 2.036      ;
; -2.023 ; control_unit:b2v_inst11|present_state.or4a     ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 4.832      ; 2.339      ;
; -2.021 ; control_unit:b2v_inst11|present_state.ori4a    ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 4.150      ; 2.159      ;
; -2.019 ; control_unit:b2v_inst11|present_state.andi4a   ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 4.167      ; 2.178      ;
; -1.998 ; control_unit:b2v_inst11|present_state.rol4a    ; control_unit:b2v_inst11|ALU_cs[3]     ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 4.831      ; 2.363      ;
; -1.984 ; control_unit:b2v_inst11|present_state.shr4a    ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 4.165      ; 2.211      ;
; -1.949 ; control_unit:b2v_inst11|present_state.shl4a    ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 4.150      ; 2.231      ;
; -1.932 ; control_unit:b2v_inst11|present_state.not3a    ; control_unit:b2v_inst11|ALU_cs[3]     ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 3.873      ; 1.971      ;
; -1.911 ; control_unit:b2v_inst11|present_state.ror4a    ; control_unit:b2v_inst11|ALU_cs[3]     ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 4.164      ; 2.283      ;
; -1.867 ; control_unit:b2v_inst11|present_state.neg3a    ; control_unit:b2v_inst11|ALU_cs[3]     ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 3.873      ; 2.036      ;
; -1.841 ; control_unit:b2v_inst11|present_state.or4a     ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 4.150      ; 2.339      ;
; -1.816 ; control_unit:b2v_inst11|present_state.rol4a    ; control_unit:b2v_inst11|ALU_cs[3]     ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 4.149      ; 2.363      ;
; -1.788 ; control_unit:b2v_inst11|present_state.fetch0a  ; control_unit:b2v_inst11|clear         ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 2.550      ; 0.292      ;
; -1.656 ; control_unit:b2v_inst11|present_state.str_init ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 2.759      ; 0.633      ;
; -1.589 ; control_unit:b2v_inst11|present_state.fetch2a  ; control_unit:b2v_inst11|read_signal   ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 2.722      ; 0.663      ;
; -1.519 ; control_unit:b2v_inst11|present_state.ldr_init ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 2.759      ; 0.770      ;
; -1.480 ; control_unit:b2v_inst11|present_state.ldr6a    ; control_unit:b2v_inst11|read_signal   ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 2.722      ; 0.772      ;
; -1.474 ; control_unit:b2v_inst11|present_state.str_init ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 2.077      ; 0.633      ;
; -1.422 ; control_unit:b2v_inst11|present_state.ld7a     ; control_unit:b2v_inst11|read_signal   ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 2.722      ; 0.830      ;
; -1.407 ; control_unit:b2v_inst11|present_state.fetch2a  ; control_unit:b2v_inst11|read_signal   ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 2.040      ; 0.663      ;
; -1.398 ; control_unit:b2v_inst11|present_state.ori5a    ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 3.404      ; 1.536      ;
; -1.377 ; control_unit:b2v_inst11|present_state.div5a    ; control_unit:b2v_inst11|ZLowin        ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 3.342      ; 1.495      ;
; -1.337 ; control_unit:b2v_inst11|present_state.ldr_init ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 2.077      ; 0.770      ;
; -1.315 ; control_unit:b2v_inst11|present_state.mul5a    ; control_unit:b2v_inst11|ZLowin        ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 3.302      ; 1.517      ;
; -1.298 ; control_unit:b2v_inst11|present_state.ldr6a    ; control_unit:b2v_inst11|read_signal   ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 2.040      ; 0.772      ;
; -1.293 ; control_unit:b2v_inst11|present_state.not4a    ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 3.404      ; 1.641      ;
; -1.285 ; control_unit:b2v_inst11|present_state.st6a     ; control_unit:b2v_inst11|write_signal  ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 3.676      ; 1.921      ;
; -1.279 ; control_unit:b2v_inst11|present_state.ldi5a    ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 3.392      ; 1.643      ;
; -1.275 ; control_unit:b2v_inst11|present_state.shr5a    ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 3.689      ; 1.944      ;
; -1.273 ; control_unit:b2v_inst11|present_state.neg3a    ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 3.803      ; 2.060      ;
; -1.260 ; control_unit:b2v_inst11|present_state.st7a     ; control_unit:b2v_inst11|MDRout        ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 4.094      ; 2.364      ;
; -1.249 ; control_unit:b2v_inst11|present_state.mflo3a   ; control_unit:b2v_inst11|LOout         ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 4.702      ; 2.983      ;
; -1.248 ; control_unit:b2v_inst11|present_state.mfhi3a   ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 3.537      ; 1.819      ;
; -1.244 ; control_unit:b2v_inst11|present_state.neg4a    ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 3.404      ; 1.690      ;
; -1.240 ; control_unit:b2v_inst11|present_state.ld7a     ; control_unit:b2v_inst11|read_signal   ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 2.040      ; 0.830      ;
; -1.231 ; control_unit:b2v_inst11|present_state.not3a    ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 3.803      ; 2.102      ;
; -1.228 ; control_unit:b2v_inst11|present_state.rol5a    ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 3.689      ; 1.991      ;
; -1.227 ; control_unit:b2v_inst11|present_state.str5a    ; control_unit:b2v_inst11|write_signal  ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 3.676      ; 1.979      ;
; -1.223 ; control_unit:b2v_inst11|present_state.addi5a   ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 3.404      ; 1.711      ;
; -1.219 ; control_unit:b2v_inst11|present_state.div5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 2.786      ; 1.097      ;
; -1.217 ; control_unit:b2v_inst11|present_state.fetch2a  ; control_unit:b2v_inst11|IRin          ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 4.095      ; 2.408      ;
; -1.216 ; control_unit:b2v_inst11|present_state.ori5a    ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 2.722      ; 1.536      ;
; -1.216 ; control_unit:b2v_inst11|present_state.str6a    ; control_unit:b2v_inst11|MDRout        ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 4.094      ; 2.408      ;
; -1.200 ; control_unit:b2v_inst11|present_state.ldr6a    ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 3.423      ; 1.753      ;
; -1.195 ; control_unit:b2v_inst11|present_state.div5a    ; control_unit:b2v_inst11|ZLowin        ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 2.660      ; 1.495      ;
; -1.164 ; control_unit:b2v_inst11|present_state.mul5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 2.746      ; 1.112      ;
; -1.148 ; control_unit:b2v_inst11|present_state.st5a     ; control_unit:b2v_inst11|ZLowin        ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 3.333      ; 1.715      ;
; -1.146 ; control_unit:b2v_inst11|present_state.andi5a   ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 3.392      ; 1.776      ;
; -1.145 ; control_unit:b2v_inst11|present_state.div6a    ; control_unit:b2v_inst11|Zhighout      ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 4.502      ; 2.887      ;
; -1.134 ; control_unit:b2v_inst11|present_state.div3a    ; control_unit:b2v_inst11|Yin           ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 2.796      ; 1.192      ;
; -1.133 ; control_unit:b2v_inst11|present_state.mul5a    ; control_unit:b2v_inst11|ZLowin        ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 2.620      ; 1.517      ;
; -1.131 ; control_unit:b2v_inst11|present_state.ror5a    ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 3.689      ; 2.088      ;
; -1.128 ; control_unit:b2v_inst11|present_state.shl5a    ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 3.689      ; 2.091      ;
; -1.120 ; control_unit:b2v_inst11|present_state.in3a     ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 3.537      ; 1.947      ;
; -1.119 ; control_unit:b2v_inst11|present_state.jal_init ; control_unit:b2v_inst11|R14MUX_enable ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 4.068      ; 2.479      ;
; -1.111 ; control_unit:b2v_inst11|present_state.not4a    ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 2.722      ; 1.641      ;
; -1.110 ; control_unit:b2v_inst11|present_state.fetch2a  ; control_unit:b2v_inst11|MDRout        ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 4.094      ; 2.514      ;
; -1.109 ; control_unit:b2v_inst11|present_state.mul6a    ; control_unit:b2v_inst11|Zhighout      ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 4.502      ; 2.923      ;
; -1.106 ; control_unit:b2v_inst11|present_state.in3a     ; control_unit:b2v_inst11|In_portout    ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 4.556      ; 2.980      ;
; -1.105 ; control_unit:b2v_inst11|present_state.str4a    ; control_unit:b2v_inst11|ZLowin        ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 3.333      ; 1.758      ;
; -1.103 ; control_unit:b2v_inst11|present_state.st6a     ; control_unit:b2v_inst11|write_signal  ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 2.994      ; 1.921      ;
; -1.100 ; control_unit:b2v_inst11|present_state.out3a    ; control_unit:b2v_inst11|Out_portin    ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 4.346      ; 2.776      ;
; -1.097 ; control_unit:b2v_inst11|present_state.ldi5a    ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 2.710      ; 1.643      ;
; -1.093 ; control_unit:b2v_inst11|present_state.shr5a    ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 3.007      ; 1.944      ;
; -1.091 ; control_unit:b2v_inst11|present_state.neg3a    ; control_unit:b2v_inst11|Rout          ; clock_divider:b2v_inst21|temp ; reset       ; 0.000        ; 3.121      ; 2.060      ;
; -1.081 ; control_unit:b2v_inst11|present_state.and5a    ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst21|temp ; reset       ; -0.500       ; 3.404      ; 1.853      ;
+--------+------------------------------------------------+---------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_in'                                                                                                                                     ;
+--------+------------------------------------+------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -0.162 ; clock_divider:b2v_inst21|temp      ; clock_divider:b2v_inst21|temp      ; clock_divider:b2v_inst21|temp ; clk_in      ; 0.000        ; 1.410      ; 1.467      ;
; 0.195  ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[0]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.314      ;
; 0.304  ; clock_divider:b2v_inst21|count[15] ; clock_divider:b2v_inst21|count[15] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.423      ;
; 0.305  ; clock_divider:b2v_inst21|count[1]  ; clock_divider:b2v_inst21|count[1]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.424      ;
; 0.305  ; clock_divider:b2v_inst21|count[3]  ; clock_divider:b2v_inst21|count[3]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.424      ;
; 0.305  ; clock_divider:b2v_inst21|count[5]  ; clock_divider:b2v_inst21|count[5]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.424      ;
; 0.305  ; clock_divider:b2v_inst21|count[29] ; clock_divider:b2v_inst21|count[29] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.424      ;
; 0.305  ; clock_divider:b2v_inst21|count[31] ; clock_divider:b2v_inst21|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.424      ;
; 0.306  ; clock_divider:b2v_inst21|count[7]  ; clock_divider:b2v_inst21|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clock_divider:b2v_inst21|count[17] ; clock_divider:b2v_inst21|count[17] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clock_divider:b2v_inst21|count[27] ; clock_divider:b2v_inst21|count[27] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.425      ;
; 0.307  ; clock_divider:b2v_inst21|count[2]  ; clock_divider:b2v_inst21|count[2]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clock_divider:b2v_inst21|count[8]  ; clock_divider:b2v_inst21|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clock_divider:b2v_inst21|count[9]  ; clock_divider:b2v_inst21|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clock_divider:b2v_inst21|count[23] ; clock_divider:b2v_inst21|count[23] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clock_divider:b2v_inst21|count[25] ; clock_divider:b2v_inst21|count[25] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.426      ;
; 0.308  ; clock_divider:b2v_inst21|count[4]  ; clock_divider:b2v_inst21|count[4]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clock_divider:b2v_inst21|count[10] ; clock_divider:b2v_inst21|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clock_divider:b2v_inst21|count[28] ; clock_divider:b2v_inst21|count[28] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clock_divider:b2v_inst21|count[30] ; clock_divider:b2v_inst21|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.427      ;
; 0.309  ; clock_divider:b2v_inst21|count[26] ; clock_divider:b2v_inst21|count[26] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.428      ;
; 0.442  ; clock_divider:b2v_inst21|temp      ; clock_divider:b2v_inst21|temp      ; clock_divider:b2v_inst21|temp ; clk_in      ; -0.500       ; 1.410      ; 1.571      ;
; 0.454  ; clock_divider:b2v_inst21|count[1]  ; clock_divider:b2v_inst21|count[2]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.573      ;
; 0.454  ; clock_divider:b2v_inst21|count[3]  ; clock_divider:b2v_inst21|count[4]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.573      ;
; 0.454  ; clock_divider:b2v_inst21|count[29] ; clock_divider:b2v_inst21|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.573      ;
; 0.455  ; clock_divider:b2v_inst21|count[7]  ; clock_divider:b2v_inst21|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; clock_divider:b2v_inst21|count[27] ; clock_divider:b2v_inst21|count[28] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.574      ;
; 0.456  ; clock_divider:b2v_inst21|count[9]  ; clock_divider:b2v_inst21|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; clock_divider:b2v_inst21|count[25] ; clock_divider:b2v_inst21|count[26] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.575      ;
; 0.465  ; clock_divider:b2v_inst21|count[2]  ; clock_divider:b2v_inst21|count[3]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; clock_divider:b2v_inst21|count[8]  ; clock_divider:b2v_inst21|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.584      ;
; 0.466  ; clock_divider:b2v_inst21|count[4]  ; clock_divider:b2v_inst21|count[5]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.585      ;
; 0.466  ; clock_divider:b2v_inst21|count[28] ; clock_divider:b2v_inst21|count[29] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.585      ;
; 0.466  ; clock_divider:b2v_inst21|count[30] ; clock_divider:b2v_inst21|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.585      ;
; 0.467  ; clock_divider:b2v_inst21|count[26] ; clock_divider:b2v_inst21|count[27] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.586      ;
; 0.468  ; clock_divider:b2v_inst21|count[2]  ; clock_divider:b2v_inst21|count[4]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.587      ;
; 0.468  ; clock_divider:b2v_inst21|count[8]  ; clock_divider:b2v_inst21|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.587      ;
; 0.469  ; clock_divider:b2v_inst21|count[28] ; clock_divider:b2v_inst21|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.588      ;
; 0.470  ; clock_divider:b2v_inst21|count[26] ; clock_divider:b2v_inst21|count[28] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.589      ;
; 0.507  ; clock_divider:b2v_inst21|count[15] ; clock_divider:b2v_inst21|count[17] ; clk_in                        ; clk_in      ; 0.000        ; 0.044      ; 0.635      ;
; 0.517  ; clock_divider:b2v_inst21|count[5]  ; clock_divider:b2v_inst21|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.636      ;
; 0.517  ; clock_divider:b2v_inst21|count[1]  ; clock_divider:b2v_inst21|count[3]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.636      ;
; 0.517  ; clock_divider:b2v_inst21|count[3]  ; clock_divider:b2v_inst21|count[5]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.636      ;
; 0.517  ; clock_divider:b2v_inst21|count[29] ; clock_divider:b2v_inst21|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.636      ;
; 0.518  ; clock_divider:b2v_inst21|count[7]  ; clock_divider:b2v_inst21|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.637      ;
; 0.518  ; clock_divider:b2v_inst21|count[27] ; clock_divider:b2v_inst21|count[29] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.637      ;
; 0.519  ; clock_divider:b2v_inst21|count[23] ; clock_divider:b2v_inst21|count[25] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.638      ;
; 0.519  ; clock_divider:b2v_inst21|count[25] ; clock_divider:b2v_inst21|count[27] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.638      ;
; 0.520  ; clock_divider:b2v_inst21|count[5]  ; clock_divider:b2v_inst21|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.639      ;
; 0.520  ; clock_divider:b2v_inst21|count[1]  ; clock_divider:b2v_inst21|count[4]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.639      ;
; 0.521  ; clock_divider:b2v_inst21|count[7]  ; clock_divider:b2v_inst21|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.640      ;
; 0.521  ; clock_divider:b2v_inst21|count[27] ; clock_divider:b2v_inst21|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.640      ;
; 0.522  ; clock_divider:b2v_inst21|count[23] ; clock_divider:b2v_inst21|count[26] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.641      ;
; 0.522  ; clock_divider:b2v_inst21|count[25] ; clock_divider:b2v_inst21|count[28] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.641      ;
; 0.531  ; clock_divider:b2v_inst21|count[2]  ; clock_divider:b2v_inst21|count[5]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.650      ;
; 0.532  ; clock_divider:b2v_inst21|count[4]  ; clock_divider:b2v_inst21|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.651      ;
; 0.532  ; clock_divider:b2v_inst21|count[28] ; clock_divider:b2v_inst21|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.651      ;
; 0.533  ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[1]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.652      ;
; 0.533  ; clock_divider:b2v_inst21|count[26] ; clock_divider:b2v_inst21|count[29] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.652      ;
; 0.535  ; clock_divider:b2v_inst21|count[4]  ; clock_divider:b2v_inst21|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.654      ;
; 0.536  ; clock_divider:b2v_inst21|count[26] ; clock_divider:b2v_inst21|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.655      ;
; 0.537  ; clock_divider:b2v_inst21|count[24] ; clock_divider:b2v_inst21|count[25] ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.657      ;
; 0.540  ; clock_divider:b2v_inst21|count[24] ; clock_divider:b2v_inst21|count[26] ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.660      ;
; 0.548  ; clock_divider:b2v_inst21|count[16] ; clock_divider:b2v_inst21|count[17] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.667      ;
; 0.549  ; clock_divider:b2v_inst21|count[22] ; clock_divider:b2v_inst21|count[23] ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.669      ;
; 0.583  ; clock_divider:b2v_inst21|count[5]  ; clock_divider:b2v_inst21|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.702      ;
; 0.583  ; clock_divider:b2v_inst21|count[1]  ; clock_divider:b2v_inst21|count[5]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.702      ;
; 0.583  ; clock_divider:b2v_inst21|count[3]  ; clock_divider:b2v_inst21|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.702      ;
; 0.584  ; clock_divider:b2v_inst21|count[27] ; clock_divider:b2v_inst21|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.703      ;
; 0.585  ; clock_divider:b2v_inst21|count[23] ; clock_divider:b2v_inst21|count[27] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.704      ;
; 0.585  ; clock_divider:b2v_inst21|count[25] ; clock_divider:b2v_inst21|count[29] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.704      ;
; 0.586  ; clock_divider:b2v_inst21|count[5]  ; clock_divider:b2v_inst21|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.705      ;
; 0.586  ; clock_divider:b2v_inst21|count[3]  ; clock_divider:b2v_inst21|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.705      ;
; 0.588  ; clock_divider:b2v_inst21|count[23] ; clock_divider:b2v_inst21|count[28] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.707      ;
; 0.588  ; clock_divider:b2v_inst21|count[25] ; clock_divider:b2v_inst21|count[30] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.707      ;
; 0.596  ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[2]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.715      ;
; 0.597  ; clock_divider:b2v_inst21|count[2]  ; clock_divider:b2v_inst21|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.716      ;
; 0.598  ; clock_divider:b2v_inst21|count[10] ; clock_divider:b2v_inst21|count[15] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.717      ;
; 0.598  ; clock_divider:b2v_inst21|count[4]  ; clock_divider:b2v_inst21|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.717      ;
; 0.599  ; clock_divider:b2v_inst21|count[0]  ; clock_divider:b2v_inst21|count[3]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.718      ;
; 0.599  ; clock_divider:b2v_inst21|count[26] ; clock_divider:b2v_inst21|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.718      ;
; 0.600  ; clock_divider:b2v_inst21|count[21] ; clock_divider:b2v_inst21|count[23] ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.720      ;
; 0.600  ; clock_divider:b2v_inst21|count[2]  ; clock_divider:b2v_inst21|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.719      ;
; 0.601  ; clock_divider:b2v_inst21|count[4]  ; clock_divider:b2v_inst21|count[10] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.720      ;
; 0.603  ; clock_divider:b2v_inst21|count[24] ; clock_divider:b2v_inst21|count[27] ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.723      ;
; 0.605  ; clock_divider:b2v_inst21|count[20] ; clock_divider:b2v_inst21|count[20] ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.725      ;
; 0.606  ; clock_divider:b2v_inst21|count[24] ; clock_divider:b2v_inst21|count[28] ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.726      ;
; 0.613  ; clock_divider:b2v_inst21|count[21] ; clock_divider:b2v_inst21|count[21] ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.733      ;
; 0.615  ; clock_divider:b2v_inst21|count[22] ; clock_divider:b2v_inst21|count[25] ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.735      ;
; 0.615  ; clock_divider:b2v_inst21|count[20] ; clock_divider:b2v_inst21|count[23] ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.735      ;
; 0.617  ; clock_divider:b2v_inst21|count[22] ; clock_divider:b2v_inst21|count[22] ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.737      ;
; 0.618  ; clock_divider:b2v_inst21|count[22] ; clock_divider:b2v_inst21|count[26] ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.738      ;
; 0.649  ; clock_divider:b2v_inst21|count[1]  ; clock_divider:b2v_inst21|count[7]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.768      ;
; 0.649  ; clock_divider:b2v_inst21|count[3]  ; clock_divider:b2v_inst21|count[9]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.768      ;
; 0.650  ; clock_divider:b2v_inst21|count[17] ; clock_divider:b2v_inst21|count[23] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.769      ;
; 0.651  ; clock_divider:b2v_inst21|count[18] ; clock_divider:b2v_inst21|count[18] ; clk_in                        ; clk_in      ; 0.000        ; 0.036      ; 0.771      ;
; 0.651  ; clock_divider:b2v_inst21|count[23] ; clock_divider:b2v_inst21|count[29] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.770      ;
; 0.651  ; clock_divider:b2v_inst21|count[9]  ; clock_divider:b2v_inst21|count[15] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.770      ;
; 0.651  ; clock_divider:b2v_inst21|count[25] ; clock_divider:b2v_inst21|count[31] ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.770      ;
; 0.652  ; clock_divider:b2v_inst21|count[1]  ; clock_divider:b2v_inst21|count[8]  ; clk_in                        ; clk_in      ; 0.000        ; 0.035      ; 0.771      ;
+--------+------------------------------------+------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_divider:b2v_inst21|temp'                                                                                                                                                               ;
+-------+----------------------------------------------------+----------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.201 ; control_unit:b2v_inst11|present_state.fetch0b      ; control_unit:b2v_inst11|present_state.fetch0b      ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.fetch1a      ; control_unit:b2v_inst11|present_state.fetch1a      ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.fetch1b      ; control_unit:b2v_inst11|present_state.fetch1b      ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.fetch2a      ; control_unit:b2v_inst11|present_state.fetch2a      ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.add3b        ; control_unit:b2v_inst11|present_state.add3b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.add4a        ; control_unit:b2v_inst11|present_state.add4a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.shr3b        ; control_unit:b2v_inst11|present_state.shr3b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.shr4a        ; control_unit:b2v_inst11|present_state.shr4a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.and3b        ; control_unit:b2v_inst11|present_state.and3b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.and4a        ; control_unit:b2v_inst11|present_state.and4a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.ror4a        ; control_unit:b2v_inst11|present_state.ror4a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.div4b        ; control_unit:b2v_inst11|present_state.div4b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.mul3b        ; control_unit:b2v_inst11|present_state.mul3b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.mul4a        ; control_unit:b2v_inst11|present_state.mul4a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.mul4b        ; control_unit:b2v_inst11|present_state.mul4b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.mul5a        ; control_unit:b2v_inst11|present_state.mul5a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.mul5b        ; control_unit:b2v_inst11|present_state.mul5b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.mul6a        ; control_unit:b2v_inst11|present_state.mul6a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.div5b        ; control_unit:b2v_inst11|present_state.div5b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.div6a        ; control_unit:b2v_inst11|present_state.div6a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.st3b         ; control_unit:b2v_inst11|present_state.st3b         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.st4a         ; control_unit:b2v_inst11|present_state.st4a         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.st4b         ; control_unit:b2v_inst11|present_state.st4b         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.st5a         ; control_unit:b2v_inst11|present_state.st5a         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.str3a        ; control_unit:b2v_inst11|present_state.str3a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.ldr3a        ; control_unit:b2v_inst11|present_state.ldr3a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.ldr3b        ; control_unit:b2v_inst11|present_state.ldr3b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.ldr4a        ; control_unit:b2v_inst11|present_state.ldr4a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.ld3b         ; control_unit:b2v_inst11|present_state.ld3b         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.ld4a         ; control_unit:b2v_inst11|present_state.ld4a         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.ld4b         ; control_unit:b2v_inst11|present_state.ld4b         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.ld5a         ; control_unit:b2v_inst11|present_state.ld5a         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.st6a         ; control_unit:b2v_inst11|present_state.st6a         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.ld5b         ; control_unit:b2v_inst11|present_state.ld5b         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.ld6a         ; control_unit:b2v_inst11|present_state.ld6a         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.ld6b         ; control_unit:b2v_inst11|present_state.ld6b         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.ldi3b        ; control_unit:b2v_inst11|present_state.ldi3b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.ldi4a        ; control_unit:b2v_inst11|present_state.ldi4a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.ldi4b        ; control_unit:b2v_inst11|present_state.ldi4b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.ldr4b        ; control_unit:b2v_inst11|present_state.ldr4b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.ldr5a        ; control_unit:b2v_inst11|present_state.ldr5a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.ldr5b        ; control_unit:b2v_inst11|present_state.ldr5b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.sub3b        ; control_unit:b2v_inst11|present_state.sub3b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.add4b        ; control_unit:b2v_inst11|present_state.add4b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.sub4a        ; control_unit:b2v_inst11|present_state.sub4a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.sub4b        ; control_unit:b2v_inst11|present_state.sub4b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.addi3b       ; control_unit:b2v_inst11|present_state.addi3b       ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.addi4a       ; control_unit:b2v_inst11|present_state.addi4a       ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.addi4b       ; control_unit:b2v_inst11|present_state.addi4b       ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.str4b        ; control_unit:b2v_inst11|present_state.str4b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.str5a        ; control_unit:b2v_inst11|present_state.str5a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.str5b        ; control_unit:b2v_inst11|present_state.str5b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.neg3b        ; control_unit:b2v_inst11|present_state.neg3b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.not3b        ; control_unit:b2v_inst11|present_state.not3b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.jal3a        ; control_unit:b2v_inst11|present_state.jal3a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.rol4a        ; control_unit:b2v_inst11|present_state.rol4a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.or3b         ; control_unit:b2v_inst11|present_state.or3b         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.or4a         ; control_unit:b2v_inst11|present_state.or4a         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.shl3b        ; control_unit:b2v_inst11|present_state.shl3b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.shl4a        ; control_unit:b2v_inst11|present_state.shl4a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.ldi5a        ; control_unit:b2v_inst11|present_state.ldi5a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.ori3b        ; control_unit:b2v_inst11|present_state.ori3b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.ori4a        ; control_unit:b2v_inst11|present_state.ori4a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.ori4b        ; control_unit:b2v_inst11|present_state.ori4b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.andi3b       ; control_unit:b2v_inst11|present_state.andi3b       ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.andi4b       ; control_unit:b2v_inst11|present_state.andi4b       ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.andi5a       ; control_unit:b2v_inst11|present_state.andi5a       ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.addi5a       ; control_unit:b2v_inst11|present_state.addi5a       ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.and4b        ; control_unit:b2v_inst11|present_state.and4b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.or4b         ; control_unit:b2v_inst11|present_state.or4b         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.or5a         ; control_unit:b2v_inst11|present_state.or5a         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.sub5a        ; control_unit:b2v_inst11|present_state.sub5a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.add5a        ; control_unit:b2v_inst11|present_state.add5a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.shr4b        ; control_unit:b2v_inst11|present_state.shr4b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.shr5a        ; control_unit:b2v_inst11|present_state.shr5a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.rol5a        ; control_unit:b2v_inst11|present_state.rol5a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.ror5a        ; control_unit:b2v_inst11|present_state.ror5a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.shl4b        ; control_unit:b2v_inst11|present_state.shl4b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.shl5a        ; control_unit:b2v_inst11|present_state.shl5a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.st7a         ; control_unit:b2v_inst11|present_state.st7a         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.brnz3b       ; control_unit:b2v_inst11|present_state.brnz3b       ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.brzr3b       ; control_unit:b2v_inst11|present_state.brzr3b       ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.brzr4a       ; control_unit:b2v_inst11|present_state.brzr4a       ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.brpl3b       ; control_unit:b2v_inst11|present_state.brpl3b       ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.brpl4a       ; control_unit:b2v_inst11|present_state.brpl4a       ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.brmi3b       ; control_unit:b2v_inst11|present_state.brmi3b       ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.div4a        ; control_unit:b2v_inst11|present_state.div4a        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.brzr4b       ; control_unit:b2v_inst11|present_state.brzr4b       ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.brnz4b       ; control_unit:b2v_inst11|present_state.brnz4b       ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.brmi4b       ; control_unit:b2v_inst11|present_state.brmi4b       ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.rol5b        ; control_unit:b2v_inst11|present_state.rol5b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.ror5b        ; control_unit:b2v_inst11|present_state.ror5b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.shr5b        ; control_unit:b2v_inst11|present_state.shr5b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.shl5b        ; control_unit:b2v_inst11|present_state.shl5b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.ori5b        ; control_unit:b2v_inst11|present_state.ori5b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.mflo3b       ; control_unit:b2v_inst11|present_state.mflo3b       ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.in3b         ; control_unit:b2v_inst11|present_state.in3b         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.ld7b         ; control_unit:b2v_inst11|present_state.ld7b         ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.ldi5b        ; control_unit:b2v_inst11|present_state.ldi5b        ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; control_unit:b2v_inst11|present_state.reset_stateb ; control_unit:b2v_inst11|present_state.reset_stateb ; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.022      ; 0.307      ;
+-------+----------------------------------------------------+----------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clock_divider:b2v_inst21|temp'                                                                                                  ;
+--------+-----------+----------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                            ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+
; -1.753 ; reset     ; control_unit:b2v_inst11|present_state.brmi3b       ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.496      ; 2.726      ;
; -1.753 ; reset     ; control_unit:b2v_inst11|present_state.brpl3b       ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.496      ; 2.726      ;
; -1.753 ; reset     ; control_unit:b2v_inst11|present_state.brzr3b       ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.496      ; 2.726      ;
; -1.753 ; reset     ; control_unit:b2v_inst11|present_state.brnz3b       ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.496      ; 2.726      ;
; -1.753 ; reset     ; control_unit:b2v_inst11|present_state.ror4b        ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.496      ; 2.726      ;
; -1.753 ; reset     ; control_unit:b2v_inst11|present_state.rol4b        ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.496      ; 2.726      ;
; -1.753 ; reset     ; control_unit:b2v_inst11|present_state.rol3b        ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.496      ; 2.726      ;
; -1.753 ; reset     ; control_unit:b2v_inst11|present_state.ror3b        ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.496      ; 2.726      ;
; -1.647 ; reset     ; control_unit:b2v_inst11|present_state.shl4b        ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.602      ; 2.726      ;
; -1.647 ; reset     ; control_unit:b2v_inst11|present_state.shr4b        ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.602      ; 2.726      ;
; -1.647 ; reset     ; control_unit:b2v_inst11|present_state.and4b        ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.602      ; 2.726      ;
; -1.647 ; reset     ; control_unit:b2v_inst11|present_state.andi4b       ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.602      ; 2.726      ;
; -1.647 ; reset     ; control_unit:b2v_inst11|present_state.andi3b       ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.602      ; 2.726      ;
; -1.647 ; reset     ; control_unit:b2v_inst11|present_state.shl3b        ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.602      ; 2.726      ;
; -1.647 ; reset     ; control_unit:b2v_inst11|present_state.and3b        ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.602      ; 2.726      ;
; -1.647 ; reset     ; control_unit:b2v_inst11|present_state.shr3b        ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.602      ; 2.726      ;
; -1.620 ; reset     ; control_unit:b2v_inst11|present_state.brpl4b       ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.628      ; 2.725      ;
; -1.620 ; reset     ; control_unit:b2v_inst11|present_state.mfhi3b       ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.628      ; 2.725      ;
; -1.620 ; reset     ; control_unit:b2v_inst11|present_state.jal3b        ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.628      ; 2.725      ;
; -1.620 ; reset     ; control_unit:b2v_inst11|present_state.jr3b         ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.628      ; 2.725      ;
; -1.591 ; reset     ; control_unit:b2v_inst11|present_state.ldr5b        ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.660      ; 2.728      ;
; -1.591 ; reset     ; control_unit:b2v_inst11|present_state.ldr4b        ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.660      ; 2.728      ;
; -1.591 ; reset     ; control_unit:b2v_inst11|present_state.ldr3b        ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.660      ; 2.728      ;
; -1.591 ; reset     ; control_unit:b2v_inst11|present_state.st3b         ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.660      ; 2.728      ;
; -1.588 ; reset     ; control_unit:b2v_inst11|present_state.brmi3a       ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.663      ; 2.728      ;
; -1.588 ; reset     ; control_unit:b2v_inst11|present_state.brpl3a       ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.663      ; 2.728      ;
; -1.588 ; reset     ; control_unit:b2v_inst11|present_state.brzr3a       ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.663      ; 2.728      ;
; -1.588 ; reset     ; control_unit:b2v_inst11|present_state.brnz3a       ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.663      ; 2.728      ;
; -1.581 ; reset     ; control_unit:b2v_inst11|present_state.st6b         ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.671      ; 2.729      ;
; -1.581 ; reset     ; control_unit:b2v_inst11|present_state.st5b         ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.671      ; 2.729      ;
; -1.581 ; reset     ; control_unit:b2v_inst11|present_state.str3b        ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.671      ; 2.729      ;
; -1.581 ; reset     ; control_unit:b2v_inst11|present_state.st4b         ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.671      ; 2.729      ;
; -1.581 ; reset     ; control_unit:b2v_inst11|present_state.st4a         ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.671      ; 2.729      ;
; -1.576 ; reset     ; control_unit:b2v_inst11|present_state.andi4a       ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.677      ; 2.730      ;
; -1.576 ; reset     ; control_unit:b2v_inst11|present_state.ldi4b        ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.677      ; 2.730      ;
; -1.576 ; reset     ; control_unit:b2v_inst11|present_state.ldi4a        ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.677      ; 2.730      ;
; -1.576 ; reset     ; control_unit:b2v_inst11|present_state.ldi3b        ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.677      ; 2.730      ;
; -1.576 ; reset     ; control_unit:b2v_inst11|present_state.ld6b         ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.677      ; 2.730      ;
; -1.576 ; reset     ; control_unit:b2v_inst11|present_state.ld5b         ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.677      ; 2.730      ;
; -1.576 ; reset     ; control_unit:b2v_inst11|present_state.ld4b         ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.677      ; 2.730      ;
; -1.576 ; reset     ; control_unit:b2v_inst11|present_state.ld4a         ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.677      ; 2.730      ;
; -1.576 ; reset     ; control_unit:b2v_inst11|present_state.ld3b         ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.677      ; 2.730      ;
; -1.576 ; reset     ; control_unit:b2v_inst11|present_state.ror4a        ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.679      ; 2.732      ;
; -1.576 ; reset     ; control_unit:b2v_inst11|present_state.and4a        ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.679      ; 2.732      ;
; -1.576 ; reset     ; control_unit:b2v_inst11|present_state.shr4a        ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.679      ; 2.732      ;
; -1.576 ; reset     ; control_unit:b2v_inst11|present_state.add4a        ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.679      ; 2.732      ;
; -1.576 ; reset     ; control_unit:b2v_inst11|present_state.fetch2b      ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.677      ; 2.730      ;
; -1.576 ; reset     ; control_unit:b2v_inst11|present_state.fetch0b      ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.677      ; 2.730      ;
; -1.574 ; reset     ; control_unit:b2v_inst11|present_state.in3b         ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.680      ; 2.731      ;
; -1.574 ; reset     ; control_unit:b2v_inst11|present_state.out3b        ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.680      ; 2.731      ;
; -1.574 ; reset     ; control_unit:b2v_inst11|present_state.mflo3b       ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.680      ; 2.731      ;
; -1.574 ; reset     ; control_unit:b2v_inst11|present_state.ori5b        ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.680      ; 2.731      ;
; -1.574 ; reset     ; control_unit:b2v_inst11|present_state.shl5b        ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.680      ; 2.731      ;
; -1.574 ; reset     ; control_unit:b2v_inst11|present_state.shr5b        ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.680      ; 2.731      ;
; -1.574 ; reset     ; control_unit:b2v_inst11|present_state.ror5b        ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.680      ; 2.731      ;
; -1.574 ; reset     ; control_unit:b2v_inst11|present_state.shl5a        ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.680      ; 2.731      ;
; -1.574 ; reset     ; control_unit:b2v_inst11|present_state.ror5a        ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.680      ; 2.731      ;
; -1.574 ; reset     ; control_unit:b2v_inst11|present_state.rol5a        ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.680      ; 2.731      ;
; -1.574 ; reset     ; control_unit:b2v_inst11|present_state.shr5a        ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.680      ; 2.731      ;
; -1.567 ; reset     ; control_unit:b2v_inst11|present_state.rol5b        ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.687      ; 2.731      ;
; -1.567 ; reset     ; control_unit:b2v_inst11|present_state.brmi4b       ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.687      ; 2.731      ;
; -1.567 ; reset     ; control_unit:b2v_inst11|present_state.brnz4b       ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.687      ; 2.731      ;
; -1.567 ; reset     ; control_unit:b2v_inst11|present_state.brzr4b       ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.687      ; 2.731      ;
; -1.553 ; reset     ; control_unit:b2v_inst11|present_state.or4b         ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.694      ; 2.724      ;
; -1.553 ; reset     ; control_unit:b2v_inst11|present_state.ori4b        ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.694      ; 2.724      ;
; -1.553 ; reset     ; control_unit:b2v_inst11|present_state.ori4a        ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.694      ; 2.724      ;
; -1.553 ; reset     ; control_unit:b2v_inst11|present_state.ori3b        ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.694      ; 2.724      ;
; -1.553 ; reset     ; control_unit:b2v_inst11|present_state.shl4a        ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.694      ; 2.724      ;
; -1.553 ; reset     ; control_unit:b2v_inst11|present_state.or4a         ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.694      ; 2.724      ;
; -1.553 ; reset     ; control_unit:b2v_inst11|present_state.or3b         ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.694      ; 2.724      ;
; -1.553 ; reset     ; control_unit:b2v_inst11|present_state.rol4a        ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.694      ; 2.724      ;
; -1.553 ; reset     ; control_unit:b2v_inst11|present_state.sub4a        ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.694      ; 2.724      ;
; -1.515 ; reset     ; control_unit:b2v_inst11|present_state.nop          ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.741      ; 2.733      ;
; -1.418 ; reset     ; control_unit:b2v_inst11|present_state.jr3a         ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.832      ; 2.727      ;
; -1.418 ; reset     ; control_unit:b2v_inst11|present_state.jal_init     ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.832      ; 2.727      ;
; -1.418 ; reset     ; control_unit:b2v_inst11|present_state.out3a        ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.832      ; 2.727      ;
; -1.418 ; reset     ; control_unit:b2v_inst11|present_state.in3a         ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.832      ; 2.727      ;
; -1.418 ; reset     ; control_unit:b2v_inst11|present_state.mfhi3a       ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.832      ; 2.727      ;
; -1.418 ; reset     ; control_unit:b2v_inst11|present_state.mflo3a       ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.832      ; 2.727      ;
; -1.408 ; reset     ; control_unit:b2v_inst11|present_state.brpl4a       ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.841      ; 2.726      ;
; -1.408 ; reset     ; control_unit:b2v_inst11|present_state.brzr4a       ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.841      ; 2.726      ;
; -1.408 ; reset     ; control_unit:b2v_inst11|present_state.brnz4a       ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.841      ; 2.726      ;
; -1.408 ; reset     ; control_unit:b2v_inst11|present_state.brmi4a       ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.841      ; 2.726      ;
; -1.396 ; reset     ; control_unit:b2v_inst11|present_state.reset_stateb ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.858      ; 2.731      ;
; -1.395 ; reset     ; control_unit:b2v_inst11|present_state.str5b        ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.856      ; 2.728      ;
; -1.395 ; reset     ; control_unit:b2v_inst11|present_state.str5a        ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.856      ; 2.728      ;
; -1.395 ; reset     ; control_unit:b2v_inst11|present_state.str4b        ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.856      ; 2.728      ;
; -1.395 ; reset     ; control_unit:b2v_inst11|present_state.addi4b       ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.856      ; 2.728      ;
; -1.395 ; reset     ; control_unit:b2v_inst11|present_state.addi3b       ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.856      ; 2.728      ;
; -1.395 ; reset     ; control_unit:b2v_inst11|present_state.st6a         ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.856      ; 2.728      ;
; -1.395 ; reset     ; control_unit:b2v_inst11|present_state.ldr4a        ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.856      ; 2.728      ;
; -1.389 ; reset     ; control_unit:b2v_inst11|present_state.div4a        ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.864      ; 2.730      ;
; -1.389 ; reset     ; control_unit:b2v_inst11|present_state.addi4a       ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.863      ; 2.729      ;
; -1.389 ; reset     ; control_unit:b2v_inst11|present_state.div3b        ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.864      ; 2.730      ;
; -1.389 ; reset     ; control_unit:b2v_inst11|present_state.ld5a         ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.863      ; 2.729      ;
; -1.389 ; reset     ; control_unit:b2v_inst11|present_state.ldr3a        ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.863      ; 2.729      ;
; -1.389 ; reset     ; control_unit:b2v_inst11|present_state.str3a        ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.863      ; 2.729      ;
; -1.389 ; reset     ; control_unit:b2v_inst11|present_state.mul5b        ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.864      ; 2.730      ;
; -1.389 ; reset     ; control_unit:b2v_inst11|present_state.mul4b        ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.864      ; 2.730      ;
; -1.389 ; reset     ; control_unit:b2v_inst11|present_state.mul4a        ; reset        ; clock_divider:b2v_inst21|temp ; 0.500        ; 0.864      ; 2.730      ;
+--------+-----------+----------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk_in'                                                                                       ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.184 ; reset     ; clock_divider:b2v_inst21|count[6]  ; reset        ; clk_in      ; 0.500        ; 1.364      ; 2.015      ;
; -0.184 ; reset     ; clock_divider:b2v_inst21|count[11] ; reset        ; clk_in      ; 0.500        ; 1.364      ; 2.015      ;
; -0.184 ; reset     ; clock_divider:b2v_inst21|count[12] ; reset        ; clk_in      ; 0.500        ; 1.364      ; 2.015      ;
; -0.184 ; reset     ; clock_divider:b2v_inst21|count[13] ; reset        ; clk_in      ; 0.500        ; 1.364      ; 2.015      ;
; -0.184 ; reset     ; clock_divider:b2v_inst21|count[14] ; reset        ; clk_in      ; 0.500        ; 1.364      ; 2.015      ;
; -0.184 ; reset     ; clock_divider:b2v_inst21|count[16] ; reset        ; clk_in      ; 0.500        ; 1.364      ; 2.015      ;
; -0.178 ; reset     ; clock_divider:b2v_inst21|count[18] ; reset        ; clk_in      ; 0.500        ; 1.363      ; 2.008      ;
; -0.178 ; reset     ; clock_divider:b2v_inst21|count[19] ; reset        ; clk_in      ; 0.500        ; 1.363      ; 2.008      ;
; -0.178 ; reset     ; clock_divider:b2v_inst21|count[20] ; reset        ; clk_in      ; 0.500        ; 1.363      ; 2.008      ;
; -0.178 ; reset     ; clock_divider:b2v_inst21|count[21] ; reset        ; clk_in      ; 0.500        ; 1.363      ; 2.008      ;
; -0.178 ; reset     ; clock_divider:b2v_inst21|count[22] ; reset        ; clk_in      ; 0.500        ; 1.363      ; 2.008      ;
; -0.178 ; reset     ; clock_divider:b2v_inst21|count[24] ; reset        ; clk_in      ; 0.500        ; 1.363      ; 2.008      ;
; -0.148 ; reset     ; clock_divider:b2v_inst21|temp      ; reset        ; clk_in      ; 0.500        ; 1.360      ; 1.975      ;
; -0.125 ; reset     ; clock_divider:b2v_inst21|count[17] ; reset        ; clk_in      ; 0.500        ; 1.364      ; 1.956      ;
; -0.125 ; reset     ; clock_divider:b2v_inst21|count[23] ; reset        ; clk_in      ; 0.500        ; 1.364      ; 1.956      ;
; -0.125 ; reset     ; clock_divider:b2v_inst21|count[25] ; reset        ; clk_in      ; 0.500        ; 1.364      ; 1.956      ;
; -0.125 ; reset     ; clock_divider:b2v_inst21|count[26] ; reset        ; clk_in      ; 0.500        ; 1.364      ; 1.956      ;
; -0.125 ; reset     ; clock_divider:b2v_inst21|count[27] ; reset        ; clk_in      ; 0.500        ; 1.364      ; 1.956      ;
; -0.125 ; reset     ; clock_divider:b2v_inst21|count[28] ; reset        ; clk_in      ; 0.500        ; 1.364      ; 1.956      ;
; -0.125 ; reset     ; clock_divider:b2v_inst21|count[29] ; reset        ; clk_in      ; 0.500        ; 1.364      ; 1.956      ;
; -0.125 ; reset     ; clock_divider:b2v_inst21|count[30] ; reset        ; clk_in      ; 0.500        ; 1.364      ; 1.956      ;
; -0.125 ; reset     ; clock_divider:b2v_inst21|count[31] ; reset        ; clk_in      ; 0.500        ; 1.364      ; 1.956      ;
; -0.084 ; reset     ; clock_divider:b2v_inst21|count[0]  ; reset        ; clk_in      ; 0.500        ; 1.355      ; 1.906      ;
; -0.081 ; reset     ; clock_divider:b2v_inst21|count[1]  ; reset        ; clk_in      ; 0.500        ; 1.355      ; 1.903      ;
; -0.081 ; reset     ; clock_divider:b2v_inst21|count[2]  ; reset        ; clk_in      ; 0.500        ; 1.355      ; 1.903      ;
; -0.081 ; reset     ; clock_divider:b2v_inst21|count[3]  ; reset        ; clk_in      ; 0.500        ; 1.355      ; 1.903      ;
; -0.081 ; reset     ; clock_divider:b2v_inst21|count[4]  ; reset        ; clk_in      ; 0.500        ; 1.355      ; 1.903      ;
; -0.081 ; reset     ; clock_divider:b2v_inst21|count[5]  ; reset        ; clk_in      ; 0.500        ; 1.355      ; 1.903      ;
; -0.081 ; reset     ; clock_divider:b2v_inst21|count[7]  ; reset        ; clk_in      ; 0.500        ; 1.355      ; 1.903      ;
; -0.081 ; reset     ; clock_divider:b2v_inst21|count[8]  ; reset        ; clk_in      ; 0.500        ; 1.355      ; 1.903      ;
; -0.081 ; reset     ; clock_divider:b2v_inst21|count[9]  ; reset        ; clk_in      ; 0.500        ; 1.355      ; 1.903      ;
; -0.081 ; reset     ; clock_divider:b2v_inst21|count[10] ; reset        ; clk_in      ; 0.500        ; 1.355      ; 1.903      ;
; -0.081 ; reset     ; clock_divider:b2v_inst21|count[15] ; reset        ; clk_in      ; 0.500        ; 1.355      ; 1.903      ;
; 0.804  ; reset     ; clock_divider:b2v_inst21|count[6]  ; reset        ; clk_in      ; 1.000        ; 1.364      ; 1.527      ;
; 0.804  ; reset     ; clock_divider:b2v_inst21|count[11] ; reset        ; clk_in      ; 1.000        ; 1.364      ; 1.527      ;
; 0.804  ; reset     ; clock_divider:b2v_inst21|count[12] ; reset        ; clk_in      ; 1.000        ; 1.364      ; 1.527      ;
; 0.804  ; reset     ; clock_divider:b2v_inst21|count[13] ; reset        ; clk_in      ; 1.000        ; 1.364      ; 1.527      ;
; 0.804  ; reset     ; clock_divider:b2v_inst21|count[14] ; reset        ; clk_in      ; 1.000        ; 1.364      ; 1.527      ;
; 0.804  ; reset     ; clock_divider:b2v_inst21|count[16] ; reset        ; clk_in      ; 1.000        ; 1.364      ; 1.527      ;
; 0.807  ; reset     ; clock_divider:b2v_inst21|count[18] ; reset        ; clk_in      ; 1.000        ; 1.363      ; 1.523      ;
; 0.807  ; reset     ; clock_divider:b2v_inst21|count[19] ; reset        ; clk_in      ; 1.000        ; 1.363      ; 1.523      ;
; 0.807  ; reset     ; clock_divider:b2v_inst21|count[20] ; reset        ; clk_in      ; 1.000        ; 1.363      ; 1.523      ;
; 0.807  ; reset     ; clock_divider:b2v_inst21|count[21] ; reset        ; clk_in      ; 1.000        ; 1.363      ; 1.523      ;
; 0.807  ; reset     ; clock_divider:b2v_inst21|count[22] ; reset        ; clk_in      ; 1.000        ; 1.363      ; 1.523      ;
; 0.807  ; reset     ; clock_divider:b2v_inst21|count[24] ; reset        ; clk_in      ; 1.000        ; 1.363      ; 1.523      ;
; 0.844  ; reset     ; clock_divider:b2v_inst21|temp      ; reset        ; clk_in      ; 1.000        ; 1.360      ; 1.483      ;
; 0.852  ; reset     ; clock_divider:b2v_inst21|count[17] ; reset        ; clk_in      ; 1.000        ; 1.364      ; 1.479      ;
; 0.852  ; reset     ; clock_divider:b2v_inst21|count[23] ; reset        ; clk_in      ; 1.000        ; 1.364      ; 1.479      ;
; 0.852  ; reset     ; clock_divider:b2v_inst21|count[25] ; reset        ; clk_in      ; 1.000        ; 1.364      ; 1.479      ;
; 0.852  ; reset     ; clock_divider:b2v_inst21|count[26] ; reset        ; clk_in      ; 1.000        ; 1.364      ; 1.479      ;
; 0.852  ; reset     ; clock_divider:b2v_inst21|count[27] ; reset        ; clk_in      ; 1.000        ; 1.364      ; 1.479      ;
; 0.852  ; reset     ; clock_divider:b2v_inst21|count[28] ; reset        ; clk_in      ; 1.000        ; 1.364      ; 1.479      ;
; 0.852  ; reset     ; clock_divider:b2v_inst21|count[29] ; reset        ; clk_in      ; 1.000        ; 1.364      ; 1.479      ;
; 0.852  ; reset     ; clock_divider:b2v_inst21|count[30] ; reset        ; clk_in      ; 1.000        ; 1.364      ; 1.479      ;
; 0.852  ; reset     ; clock_divider:b2v_inst21|count[31] ; reset        ; clk_in      ; 1.000        ; 1.364      ; 1.479      ;
; 0.863  ; reset     ; clock_divider:b2v_inst21|count[0]  ; reset        ; clk_in      ; 1.000        ; 1.355      ; 1.459      ;
; 0.867  ; reset     ; clock_divider:b2v_inst21|count[1]  ; reset        ; clk_in      ; 1.000        ; 1.355      ; 1.455      ;
; 0.867  ; reset     ; clock_divider:b2v_inst21|count[2]  ; reset        ; clk_in      ; 1.000        ; 1.355      ; 1.455      ;
; 0.867  ; reset     ; clock_divider:b2v_inst21|count[3]  ; reset        ; clk_in      ; 1.000        ; 1.355      ; 1.455      ;
; 0.867  ; reset     ; clock_divider:b2v_inst21|count[4]  ; reset        ; clk_in      ; 1.000        ; 1.355      ; 1.455      ;
; 0.867  ; reset     ; clock_divider:b2v_inst21|count[5]  ; reset        ; clk_in      ; 1.000        ; 1.355      ; 1.455      ;
; 0.867  ; reset     ; clock_divider:b2v_inst21|count[7]  ; reset        ; clk_in      ; 1.000        ; 1.355      ; 1.455      ;
; 0.867  ; reset     ; clock_divider:b2v_inst21|count[8]  ; reset        ; clk_in      ; 1.000        ; 1.355      ; 1.455      ;
; 0.867  ; reset     ; clock_divider:b2v_inst21|count[9]  ; reset        ; clk_in      ; 1.000        ; 1.355      ; 1.455      ;
; 0.867  ; reset     ; clock_divider:b2v_inst21|count[10] ; reset        ; clk_in      ; 1.000        ; 1.355      ; 1.455      ;
; 0.867  ; reset     ; clock_divider:b2v_inst21|count[15] ; reset        ; clk_in      ; 1.000        ; 1.355      ; 1.455      ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk_in'                                                                                        ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.124 ; reset     ; clock_divider:b2v_inst21|count[1]  ; reset        ; clk_in      ; 0.000        ; 1.404      ; 1.404      ;
; -0.124 ; reset     ; clock_divider:b2v_inst21|count[2]  ; reset        ; clk_in      ; 0.000        ; 1.404      ; 1.404      ;
; -0.124 ; reset     ; clock_divider:b2v_inst21|count[3]  ; reset        ; clk_in      ; 0.000        ; 1.404      ; 1.404      ;
; -0.124 ; reset     ; clock_divider:b2v_inst21|count[4]  ; reset        ; clk_in      ; 0.000        ; 1.404      ; 1.404      ;
; -0.124 ; reset     ; clock_divider:b2v_inst21|count[5]  ; reset        ; clk_in      ; 0.000        ; 1.404      ; 1.404      ;
; -0.124 ; reset     ; clock_divider:b2v_inst21|count[7]  ; reset        ; clk_in      ; 0.000        ; 1.404      ; 1.404      ;
; -0.124 ; reset     ; clock_divider:b2v_inst21|count[8]  ; reset        ; clk_in      ; 0.000        ; 1.404      ; 1.404      ;
; -0.124 ; reset     ; clock_divider:b2v_inst21|count[9]  ; reset        ; clk_in      ; 0.000        ; 1.404      ; 1.404      ;
; -0.124 ; reset     ; clock_divider:b2v_inst21|count[10] ; reset        ; clk_in      ; 0.000        ; 1.404      ; 1.404      ;
; -0.124 ; reset     ; clock_divider:b2v_inst21|count[15] ; reset        ; clk_in      ; 0.000        ; 1.404      ; 1.404      ;
; -0.120 ; reset     ; clock_divider:b2v_inst21|count[0]  ; reset        ; clk_in      ; 0.000        ; 1.404      ; 1.408      ;
; -0.110 ; reset     ; clock_divider:b2v_inst21|count[17] ; reset        ; clk_in      ; 0.000        ; 1.413      ; 1.427      ;
; -0.110 ; reset     ; clock_divider:b2v_inst21|count[23] ; reset        ; clk_in      ; 0.000        ; 1.413      ; 1.427      ;
; -0.110 ; reset     ; clock_divider:b2v_inst21|count[25] ; reset        ; clk_in      ; 0.000        ; 1.413      ; 1.427      ;
; -0.110 ; reset     ; clock_divider:b2v_inst21|count[26] ; reset        ; clk_in      ; 0.000        ; 1.413      ; 1.427      ;
; -0.110 ; reset     ; clock_divider:b2v_inst21|count[27] ; reset        ; clk_in      ; 0.000        ; 1.413      ; 1.427      ;
; -0.110 ; reset     ; clock_divider:b2v_inst21|count[28] ; reset        ; clk_in      ; 0.000        ; 1.413      ; 1.427      ;
; -0.110 ; reset     ; clock_divider:b2v_inst21|count[29] ; reset        ; clk_in      ; 0.000        ; 1.413      ; 1.427      ;
; -0.110 ; reset     ; clock_divider:b2v_inst21|count[30] ; reset        ; clk_in      ; 0.000        ; 1.413      ; 1.427      ;
; -0.110 ; reset     ; clock_divider:b2v_inst21|count[31] ; reset        ; clk_in      ; 0.000        ; 1.413      ; 1.427      ;
; -0.103 ; reset     ; clock_divider:b2v_inst21|temp      ; reset        ; clk_in      ; 0.000        ; 1.410      ; 1.431      ;
; -0.068 ; reset     ; clock_divider:b2v_inst21|count[18] ; reset        ; clk_in      ; 0.000        ; 1.413      ; 1.469      ;
; -0.068 ; reset     ; clock_divider:b2v_inst21|count[19] ; reset        ; clk_in      ; 0.000        ; 1.413      ; 1.469      ;
; -0.068 ; reset     ; clock_divider:b2v_inst21|count[20] ; reset        ; clk_in      ; 0.000        ; 1.413      ; 1.469      ;
; -0.068 ; reset     ; clock_divider:b2v_inst21|count[21] ; reset        ; clk_in      ; 0.000        ; 1.413      ; 1.469      ;
; -0.068 ; reset     ; clock_divider:b2v_inst21|count[22] ; reset        ; clk_in      ; 0.000        ; 1.413      ; 1.469      ;
; -0.068 ; reset     ; clock_divider:b2v_inst21|count[24] ; reset        ; clk_in      ; 0.000        ; 1.413      ; 1.469      ;
; -0.064 ; reset     ; clock_divider:b2v_inst21|count[6]  ; reset        ; clk_in      ; 0.000        ; 1.413      ; 1.473      ;
; -0.064 ; reset     ; clock_divider:b2v_inst21|count[11] ; reset        ; clk_in      ; 0.000        ; 1.413      ; 1.473      ;
; -0.064 ; reset     ; clock_divider:b2v_inst21|count[12] ; reset        ; clk_in      ; 0.000        ; 1.413      ; 1.473      ;
; -0.064 ; reset     ; clock_divider:b2v_inst21|count[13] ; reset        ; clk_in      ; 0.000        ; 1.413      ; 1.473      ;
; -0.064 ; reset     ; clock_divider:b2v_inst21|count[14] ; reset        ; clk_in      ; 0.000        ; 1.413      ; 1.473      ;
; -0.064 ; reset     ; clock_divider:b2v_inst21|count[16] ; reset        ; clk_in      ; 0.000        ; 1.413      ; 1.473      ;
; 0.818  ; reset     ; clock_divider:b2v_inst21|count[1]  ; reset        ; clk_in      ; -0.500       ; 1.404      ; 1.846      ;
; 0.818  ; reset     ; clock_divider:b2v_inst21|count[2]  ; reset        ; clk_in      ; -0.500       ; 1.404      ; 1.846      ;
; 0.818  ; reset     ; clock_divider:b2v_inst21|count[3]  ; reset        ; clk_in      ; -0.500       ; 1.404      ; 1.846      ;
; 0.818  ; reset     ; clock_divider:b2v_inst21|count[4]  ; reset        ; clk_in      ; -0.500       ; 1.404      ; 1.846      ;
; 0.818  ; reset     ; clock_divider:b2v_inst21|count[5]  ; reset        ; clk_in      ; -0.500       ; 1.404      ; 1.846      ;
; 0.818  ; reset     ; clock_divider:b2v_inst21|count[7]  ; reset        ; clk_in      ; -0.500       ; 1.404      ; 1.846      ;
; 0.818  ; reset     ; clock_divider:b2v_inst21|count[8]  ; reset        ; clk_in      ; -0.500       ; 1.404      ; 1.846      ;
; 0.818  ; reset     ; clock_divider:b2v_inst21|count[9]  ; reset        ; clk_in      ; -0.500       ; 1.404      ; 1.846      ;
; 0.818  ; reset     ; clock_divider:b2v_inst21|count[10] ; reset        ; clk_in      ; -0.500       ; 1.404      ; 1.846      ;
; 0.818  ; reset     ; clock_divider:b2v_inst21|count[15] ; reset        ; clk_in      ; -0.500       ; 1.404      ; 1.846      ;
; 0.821  ; reset     ; clock_divider:b2v_inst21|count[0]  ; reset        ; clk_in      ; -0.500       ; 1.404      ; 1.849      ;
; 0.860  ; reset     ; clock_divider:b2v_inst21|count[17] ; reset        ; clk_in      ; -0.500       ; 1.413      ; 1.897      ;
; 0.860  ; reset     ; clock_divider:b2v_inst21|count[23] ; reset        ; clk_in      ; -0.500       ; 1.413      ; 1.897      ;
; 0.860  ; reset     ; clock_divider:b2v_inst21|count[25] ; reset        ; clk_in      ; -0.500       ; 1.413      ; 1.897      ;
; 0.860  ; reset     ; clock_divider:b2v_inst21|count[26] ; reset        ; clk_in      ; -0.500       ; 1.413      ; 1.897      ;
; 0.860  ; reset     ; clock_divider:b2v_inst21|count[27] ; reset        ; clk_in      ; -0.500       ; 1.413      ; 1.897      ;
; 0.860  ; reset     ; clock_divider:b2v_inst21|count[28] ; reset        ; clk_in      ; -0.500       ; 1.413      ; 1.897      ;
; 0.860  ; reset     ; clock_divider:b2v_inst21|count[29] ; reset        ; clk_in      ; -0.500       ; 1.413      ; 1.897      ;
; 0.860  ; reset     ; clock_divider:b2v_inst21|count[30] ; reset        ; clk_in      ; -0.500       ; 1.413      ; 1.897      ;
; 0.860  ; reset     ; clock_divider:b2v_inst21|count[31] ; reset        ; clk_in      ; -0.500       ; 1.413      ; 1.897      ;
; 0.881  ; reset     ; clock_divider:b2v_inst21|temp      ; reset        ; clk_in      ; -0.500       ; 1.410      ; 1.915      ;
; 0.910  ; reset     ; clock_divider:b2v_inst21|count[18] ; reset        ; clk_in      ; -0.500       ; 1.413      ; 1.947      ;
; 0.910  ; reset     ; clock_divider:b2v_inst21|count[19] ; reset        ; clk_in      ; -0.500       ; 1.413      ; 1.947      ;
; 0.910  ; reset     ; clock_divider:b2v_inst21|count[20] ; reset        ; clk_in      ; -0.500       ; 1.413      ; 1.947      ;
; 0.910  ; reset     ; clock_divider:b2v_inst21|count[21] ; reset        ; clk_in      ; -0.500       ; 1.413      ; 1.947      ;
; 0.910  ; reset     ; clock_divider:b2v_inst21|count[22] ; reset        ; clk_in      ; -0.500       ; 1.413      ; 1.947      ;
; 0.910  ; reset     ; clock_divider:b2v_inst21|count[24] ; reset        ; clk_in      ; -0.500       ; 1.413      ; 1.947      ;
; 0.916  ; reset     ; clock_divider:b2v_inst21|count[6]  ; reset        ; clk_in      ; -0.500       ; 1.413      ; 1.953      ;
; 0.916  ; reset     ; clock_divider:b2v_inst21|count[11] ; reset        ; clk_in      ; -0.500       ; 1.413      ; 1.953      ;
; 0.916  ; reset     ; clock_divider:b2v_inst21|count[12] ; reset        ; clk_in      ; -0.500       ; 1.413      ; 1.953      ;
; 0.916  ; reset     ; clock_divider:b2v_inst21|count[13] ; reset        ; clk_in      ; -0.500       ; 1.413      ; 1.953      ;
; 0.916  ; reset     ; clock_divider:b2v_inst21|count[14] ; reset        ; clk_in      ; -0.500       ; 1.413      ; 1.953      ;
; 0.916  ; reset     ; clock_divider:b2v_inst21|count[16] ; reset        ; clk_in      ; -0.500       ; 1.413      ; 1.953      ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clock_divider:b2v_inst21|temp'                                                                                                            ;
+-------+-----------+--------------------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                      ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+
; 0.576 ; reset     ; control_unit:b2v_inst11|present_state.halt~_emulated         ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.907      ; 1.597      ;
; 0.627 ; reset     ; control_unit:b2v_inst11|present_state.reset_statea~_emulated ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.907      ; 1.648      ;
; 1.011 ; reset     ; control_unit:b2v_inst11|present_state.rol3a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.060      ; 2.185      ;
; 1.011 ; reset     ; control_unit:b2v_inst11|present_state.ldr_init               ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.060      ; 2.185      ;
; 1.011 ; reset     ; control_unit:b2v_inst11|present_state.str_init               ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.060      ; 2.185      ;
; 1.045 ; reset     ; control_unit:b2v_inst11|present_state.st7b                   ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.028      ; 2.187      ;
; 1.045 ; reset     ; control_unit:b2v_inst11|present_state.add5b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.028      ; 2.187      ;
; 1.045 ; reset     ; control_unit:b2v_inst11|present_state.addi5b                 ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.028      ; 2.187      ;
; 1.045 ; reset     ; control_unit:b2v_inst11|present_state.str6b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.028      ; 2.187      ;
; 1.045 ; reset     ; control_unit:b2v_inst11|present_state.ldr6b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.028      ; 2.187      ;
; 1.045 ; reset     ; control_unit:b2v_inst11|present_state.ldi5b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.028      ; 2.187      ;
; 1.045 ; reset     ; control_unit:b2v_inst11|present_state.ld7b                   ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.028      ; 2.187      ;
; 1.045 ; reset     ; control_unit:b2v_inst11|present_state.andi5a                 ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.028      ; 2.187      ;
; 1.045 ; reset     ; control_unit:b2v_inst11|present_state.ldi5a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.028      ; 2.187      ;
; 1.045 ; reset     ; control_unit:b2v_inst11|present_state.mul5a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.028      ; 2.187      ;
; 1.047 ; reset     ; control_unit:b2v_inst11|present_state.not3a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.021      ; 2.182      ;
; 1.047 ; reset     ; control_unit:b2v_inst11|present_state.neg3a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.021      ; 2.182      ;
; 1.047 ; reset     ; control_unit:b2v_inst11|present_state.div3a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.021      ; 2.182      ;
; 1.047 ; reset     ; control_unit:b2v_inst11|present_state.mul3a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.021      ; 2.182      ;
; 1.051 ; reset     ; control_unit:b2v_inst11|present_state.or5b                   ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.016      ; 2.181      ;
; 1.051 ; reset     ; control_unit:b2v_inst11|present_state.not4b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.016      ; 2.181      ;
; 1.051 ; reset     ; control_unit:b2v_inst11|present_state.and5b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.016      ; 2.181      ;
; 1.051 ; reset     ; control_unit:b2v_inst11|present_state.andi5b                 ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.016      ; 2.181      ;
; 1.051 ; reset     ; control_unit:b2v_inst11|present_state.add5a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.016      ; 2.181      ;
; 1.051 ; reset     ; control_unit:b2v_inst11|present_state.sub5a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.016      ; 2.181      ;
; 1.051 ; reset     ; control_unit:b2v_inst11|present_state.or5a                   ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.016      ; 2.181      ;
; 1.051 ; reset     ; control_unit:b2v_inst11|present_state.and5a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.016      ; 2.181      ;
; 1.051 ; reset     ; control_unit:b2v_inst11|present_state.sub4b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.016      ; 2.181      ;
; 1.051 ; reset     ; control_unit:b2v_inst11|present_state.sub3b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.016      ; 2.181      ;
; 1.051 ; reset     ; control_unit:b2v_inst11|present_state.add3b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.016      ; 2.181      ;
; 1.054 ; reset     ; control_unit:b2v_inst11|present_state.andi3a                 ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.014      ; 2.182      ;
; 1.054 ; reset     ; control_unit:b2v_inst11|present_state.ori3a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.014      ; 2.182      ;
; 1.054 ; reset     ; control_unit:b2v_inst11|present_state.shl3a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.014      ; 2.182      ;
; 1.054 ; reset     ; control_unit:b2v_inst11|present_state.or3a                   ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.014      ; 2.182      ;
; 1.054 ; reset     ; control_unit:b2v_inst11|present_state.addi3a                 ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.014      ; 2.182      ;
; 1.054 ; reset     ; control_unit:b2v_inst11|present_state.sub3a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.014      ; 2.182      ;
; 1.054 ; reset     ; control_unit:b2v_inst11|present_state.ldi3a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.014      ; 2.182      ;
; 1.054 ; reset     ; control_unit:b2v_inst11|present_state.ld3a                   ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.014      ; 2.182      ;
; 1.054 ; reset     ; control_unit:b2v_inst11|present_state.st3a                   ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.014      ; 2.182      ;
; 1.054 ; reset     ; control_unit:b2v_inst11|present_state.ror3a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.014      ; 2.182      ;
; 1.054 ; reset     ; control_unit:b2v_inst11|present_state.and3a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.014      ; 2.182      ;
; 1.054 ; reset     ; control_unit:b2v_inst11|present_state.shr3a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.014      ; 2.182      ;
; 1.054 ; reset     ; control_unit:b2v_inst11|present_state.add3a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.014      ; 2.182      ;
; 1.057 ; reset     ; control_unit:b2v_inst11|present_state.not4a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.016      ; 2.187      ;
; 1.057 ; reset     ; control_unit:b2v_inst11|present_state.neg4a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.016      ; 2.187      ;
; 1.057 ; reset     ; control_unit:b2v_inst11|present_state.addi5a                 ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.016      ; 2.187      ;
; 1.057 ; reset     ; control_unit:b2v_inst11|present_state.ori5a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 1.016      ; 2.187      ;
; 1.075 ; reset     ; control_unit:b2v_inst11|present_state.str6a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.996      ; 2.185      ;
; 1.075 ; reset     ; control_unit:b2v_inst11|present_state.st7a                   ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.996      ; 2.185      ;
; 1.075 ; reset     ; control_unit:b2v_inst11|present_state.ldr6a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.996      ; 2.185      ;
; 1.075 ; reset     ; control_unit:b2v_inst11|present_state.ld7a                   ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.996      ; 2.185      ;
; 1.075 ; reset     ; control_unit:b2v_inst11|present_state.str4a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.996      ; 2.185      ;
; 1.075 ; reset     ; control_unit:b2v_inst11|present_state.st5a                   ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.996      ; 2.185      ;
; 1.075 ; reset     ; control_unit:b2v_inst11|present_state.fetch2a                ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.996      ; 2.185      ;
; 1.082 ; reset     ; control_unit:b2v_inst11|present_state.div5a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.987      ; 2.183      ;
; 1.088 ; reset     ; control_unit:b2v_inst11|present_state.fetch0a                ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.981      ; 2.183      ;
; 1.088 ; reset     ; control_unit:b2v_inst11|present_state.ldr5a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.981      ; 2.183      ;
; 1.088 ; reset     ; control_unit:b2v_inst11|present_state.ld6a                   ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.981      ; 2.183      ;
; 1.088 ; reset     ; control_unit:b2v_inst11|present_state.fetch1b                ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.981      ; 2.183      ;
; 1.088 ; reset     ; control_unit:b2v_inst11|present_state.fetch1a                ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.981      ; 2.183      ;
; 1.159 ; reset     ; control_unit:b2v_inst11|present_state.jal3a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.913      ; 2.186      ;
; 1.159 ; reset     ; control_unit:b2v_inst11|present_state.div6a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.913      ; 2.186      ;
; 1.159 ; reset     ; control_unit:b2v_inst11|present_state.mul6a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.913      ; 2.186      ;
; 1.161 ; reset     ; control_unit:b2v_inst11|present_state.sub5b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.906      ; 2.181      ;
; 1.161 ; reset     ; control_unit:b2v_inst11|present_state.neg4b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.906      ; 2.181      ;
; 1.161 ; reset     ; control_unit:b2v_inst11|present_state.div6b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.906      ; 2.181      ;
; 1.161 ; reset     ; control_unit:b2v_inst11|present_state.mul6b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.906      ; 2.181      ;
; 1.161 ; reset     ; control_unit:b2v_inst11|present_state.div4a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.911      ; 2.186      ;
; 1.161 ; reset     ; control_unit:b2v_inst11|present_state.not3b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.906      ; 2.181      ;
; 1.161 ; reset     ; control_unit:b2v_inst11|present_state.neg3b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.906      ; 2.181      ;
; 1.161 ; reset     ; control_unit:b2v_inst11|present_state.addi4a                 ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.910      ; 2.185      ;
; 1.161 ; reset     ; control_unit:b2v_inst11|present_state.div3b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.911      ; 2.186      ;
; 1.161 ; reset     ; control_unit:b2v_inst11|present_state.add4b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.906      ; 2.181      ;
; 1.161 ; reset     ; control_unit:b2v_inst11|present_state.ld5a                   ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.910      ; 2.185      ;
; 1.161 ; reset     ; control_unit:b2v_inst11|present_state.ldr3a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.910      ; 2.185      ;
; 1.161 ; reset     ; control_unit:b2v_inst11|present_state.str3a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.910      ; 2.185      ;
; 1.161 ; reset     ; control_unit:b2v_inst11|present_state.div5b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.906      ; 2.181      ;
; 1.161 ; reset     ; control_unit:b2v_inst11|present_state.mul5b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.911      ; 2.186      ;
; 1.161 ; reset     ; control_unit:b2v_inst11|present_state.mul4b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.911      ; 2.186      ;
; 1.161 ; reset     ; control_unit:b2v_inst11|present_state.mul4a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.911      ; 2.186      ;
; 1.161 ; reset     ; control_unit:b2v_inst11|present_state.mul3b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.911      ; 2.186      ;
; 1.161 ; reset     ; control_unit:b2v_inst11|present_state.div4b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.906      ; 2.181      ;
; 1.168 ; reset     ; control_unit:b2v_inst11|present_state.reset_stateb           ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.905      ; 2.187      ;
; 1.168 ; reset     ; control_unit:b2v_inst11|present_state.str5b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.902      ; 2.184      ;
; 1.168 ; reset     ; control_unit:b2v_inst11|present_state.str5a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.902      ; 2.184      ;
; 1.168 ; reset     ; control_unit:b2v_inst11|present_state.str4b                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.902      ; 2.184      ;
; 1.168 ; reset     ; control_unit:b2v_inst11|present_state.addi4b                 ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.902      ; 2.184      ;
; 1.168 ; reset     ; control_unit:b2v_inst11|present_state.addi3b                 ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.902      ; 2.184      ;
; 1.168 ; reset     ; control_unit:b2v_inst11|present_state.st6a                   ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.902      ; 2.184      ;
; 1.168 ; reset     ; control_unit:b2v_inst11|present_state.ldr4a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.902      ; 2.184      ;
; 1.182 ; reset     ; control_unit:b2v_inst11|present_state.brpl4a                 ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.887      ; 2.183      ;
; 1.182 ; reset     ; control_unit:b2v_inst11|present_state.brzr4a                 ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.887      ; 2.183      ;
; 1.182 ; reset     ; control_unit:b2v_inst11|present_state.brnz4a                 ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.887      ; 2.183      ;
; 1.182 ; reset     ; control_unit:b2v_inst11|present_state.brmi4a                 ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.887      ; 2.183      ;
; 1.191 ; reset     ; control_unit:b2v_inst11|present_state.jr3a                   ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.878      ; 2.183      ;
; 1.191 ; reset     ; control_unit:b2v_inst11|present_state.jal_init               ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.878      ; 2.183      ;
; 1.191 ; reset     ; control_unit:b2v_inst11|present_state.out3a                  ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.878      ; 2.183      ;
; 1.191 ; reset     ; control_unit:b2v_inst11|present_state.in3a                   ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.878      ; 2.183      ;
; 1.191 ; reset     ; control_unit:b2v_inst11|present_state.mfhi3a                 ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.878      ; 2.183      ;
; 1.191 ; reset     ; control_unit:b2v_inst11|present_state.mflo3a                 ; reset        ; clock_divider:b2v_inst21|temp ; 0.000        ; 0.878      ; 2.183      ;
+-------+-----------+--------------------------------------------------------------+--------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'reset'                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset ; Rise       ; reset                                           ;
; -0.476 ; -0.476       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Zlowout                 ;
; -0.470 ; -0.470       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Zlowout|datad                        ;
; -0.426 ; -0.426       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr161|combout                    ;
; -0.413 ; -0.413       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr161|datab                      ;
; -0.413 ; -0.413       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Gra                     ;
; -0.407 ; -0.407       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Gra|datad                            ;
; -0.385 ; -0.385       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr161~3|combout                  ;
; -0.371 ; -0.371       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr161~3|dataa                    ;
; -0.369 ; -0.369       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Cout                    ;
; -0.369 ; -0.369       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|PCout                   ;
; -0.368 ; -0.368       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|MDRin                   ;
; -0.364 ; -0.364       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr143~4|combout                  ;
; -0.363 ; -0.363       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Cout|datad                           ;
; -0.363 ; -0.363       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|PCout|datad                          ;
; -0.362 ; -0.362       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|MDRin|datad                          ;
; -0.362 ; -0.362       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr143~4|dataa                    ;
; -0.360 ; -0.360       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr175~18|datac                   ;
; -0.359 ; -0.359       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|MARin                   ;
; -0.354 ; -0.354       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr175~18|combout                 ;
; -0.353 ; -0.353       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|MARin|datad                          ;
; -0.352 ; -0.352       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|IncPC_enable            ;
; -0.348 ; -0.348       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|ALU_cs[0]               ;
; -0.348 ; -0.348       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|ALU_cs[1]               ;
; -0.348 ; -0.348       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|ALU_cs[2]               ;
; -0.348 ; -0.348       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|ALU_cs[3]               ;
; -0.346 ; -0.346       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|IncPC_enable|datad                   ;
; -0.342 ; -0.342       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|ALU_cs[0]|datad                      ;
; -0.342 ; -0.342       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|ALU_cs[1]|datad                      ;
; -0.342 ; -0.342       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|ALU_cs[2]|datad                      ;
; -0.342 ; -0.342       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|ALU_cs[3]|datad                      ;
; -0.339 ; -0.339       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr146~6|combout                  ;
; -0.335 ; -0.335       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr199|combout                    ;
; -0.334 ; -0.334       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr146~6|datad                    ;
; -0.334 ; -0.334       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr184|combout                    ;
; -0.329 ; -0.329       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr191|combout                    ;
; -0.329 ; -0.329       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr199|datac                      ;
; -0.329 ; -0.329       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|read_signal             ;
; -0.328 ; -0.328       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr175~19|datac                   ;
; -0.328 ; -0.328       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr184|datac                      ;
; -0.325 ; -0.325       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr175~19|combout                 ;
; -0.325 ; -0.325       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr191|datac                      ;
; -0.323 ; -0.323       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr181~0|combout                  ;
; -0.323 ; -0.323       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|read_signal|datad                    ;
; -0.321 ; -0.321       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr143|datab                      ;
; -0.319 ; -0.319       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr143|combout                    ;
; -0.319 ; -0.319       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Yin                     ;
; -0.318 ; -0.318       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr181~0|datad                    ;
; -0.316 ; -0.316       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Grb|datac                            ;
; -0.316 ; -0.316       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr193|dataa                      ;
; -0.316 ; -0.316       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr196|combout                    ;
; -0.314 ; -0.314       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr203~clkctrl|inclk[0]           ;
; -0.314 ; -0.314       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr203~clkctrl|outclk             ;
; -0.313 ; -0.313       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Yin|datad                            ;
; -0.312 ; -0.312       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Grc                     ;
; -0.310 ; -0.310       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr196|datac                      ;
; -0.310 ; -0.310       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Grb                     ;
; -0.307 ; -0.307       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr149~2|datac                    ;
; -0.306 ; -0.306       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Grc|datad                            ;
; -0.305 ; -0.305       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr146|dataa                      ;
; -0.305 ; -0.305       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr193|combout                    ;
; -0.304 ; -0.304       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr149~2|combout                  ;
; -0.304 ; -0.304       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr167~6|datac                    ;
; -0.302 ; -0.302       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr178|dataa                      ;
; -0.301 ; -0.301       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr167~6|combout                  ;
; -0.301 ; -0.301       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr203~0|dataa                    ;
; -0.298 ; -0.298       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|BAout                   ;
; -0.296 ; -0.296       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr146|combout                    ;
; -0.296 ; -0.296       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr178|combout                    ;
; -0.292 ; -0.292       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|BAout|datad                          ;
; -0.292 ; -0.292       ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|MDRout                  ;
; -0.291 ; -0.291       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr149~6|combout                  ;
; -0.289 ; -0.289       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|MDRout|datac                         ;
; -0.289 ; -0.289       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr203~0|combout                  ;
; -0.287 ; -0.287       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr167|combout                    ;
; -0.287 ; -0.287       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|Zin|datac                            ;
; -0.286 ; -0.286       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr149~6|datad                    ;
; -0.284 ; -0.284       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|PCin                    ;
; -0.284 ; -0.284       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Zin                     ;
; -0.281 ; -0.281       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr167|datac                      ;
; -0.279 ; -0.279       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|PCin|datad                           ;
; -0.275 ; -0.275       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Rin                     ;
; -0.271 ; -0.271       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr149~11|datac                   ;
; -0.269 ; -0.269       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Rin|datad                            ;
; -0.268 ; -0.268       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr149~11|combout                 ;
; -0.267 ; -0.267       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr177|combout                    ;
; -0.266 ; -0.266       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr177|datab                      ;
; -0.264 ; -0.264       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr154~2|dataa                    ;
; -0.262 ; -0.262       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr203|combout                    ;
; -0.262 ; -0.262       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Rout                    ;
; -0.259 ; -0.259       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|present_state.reset_statea~2|combout ;
; -0.258 ; -0.258       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr160~0|datac                    ;
; -0.258 ; -0.258       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr187|dataa                      ;
; -0.256 ; -0.256       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Rout|datad                           ;
; -0.256 ; -0.256       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr203|datac                      ;
; -0.255 ; -0.255       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr160~0|combout                  ;
; -0.254 ; -0.254       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr164|combout                    ;
; -0.254 ; -0.254       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr166|datac                      ;
; -0.253 ; -0.253       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr186|combout                    ;
; -0.252 ; -0.252       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr152|combout                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_in'                                                                  ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock  ; Clock Edge ; Target                             ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_in ; Rise       ; clk_in                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; clock_divider:b2v_inst21|temp      ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[11] ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[12] ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[13] ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[14] ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[16] ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[17] ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[23] ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[25] ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[26] ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[27] ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[28] ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[29] ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[30] ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[31] ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[6]  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[18] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[19] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[20] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[21] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[22] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[24] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|temp      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[0]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[10] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[15] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[1]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[2]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[3]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[4]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[5]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[7]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[8]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst21|count[9]  ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; clk_in~input|o                     ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[11]|clk           ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[12]|clk           ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[13]|clk           ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[14]|clk           ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[16]|clk           ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[17]|clk           ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[18]|clk           ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[19]|clk           ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[20]|clk           ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[21]|clk           ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[22]|clk           ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[23]|clk           ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[24]|clk           ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[25]|clk           ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[26]|clk           ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[27]|clk           ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[28]|clk           ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[29]|clk           ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[30]|clk           ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[31]|clk           ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[6]|clk            ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|temp|clk                ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[0]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[10]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[15]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[1]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[2]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[3]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[4]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[5]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[7]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; b2v_inst21|count[8]|clk            ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divider:b2v_inst21|temp'                                                                               ;
+--------+--------------+----------------+------------+-------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                         ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------+-------------------------------+------------+------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Fall       ; Seven_Seg_Display_Out:b2v_inst14|output[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Fall       ; Seven_Seg_Display_Out:b2v_inst14|output[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Fall       ; Seven_Seg_Display_Out:b2v_inst14|output[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Fall       ; Seven_Seg_Display_Out:b2v_inst14|output[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Fall       ; Seven_Seg_Display_Out:b2v_inst14|output[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Fall       ; Seven_Seg_Display_Out:b2v_inst14|output[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Fall       ; Seven_Seg_Display_Out:b2v_inst14|output[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Fall       ; Seven_Seg_Display_Out:b2v_inst15|output[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Fall       ; Seven_Seg_Display_Out:b2v_inst15|output[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Fall       ; Seven_Seg_Display_Out:b2v_inst15|output[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Fall       ; Seven_Seg_Display_Out:b2v_inst15|output[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Fall       ; Seven_Seg_Display_Out:b2v_inst15|output[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Fall       ; Seven_Seg_Display_Out:b2v_inst15|output[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Fall       ; Seven_Seg_Display_Out:b2v_inst15|output[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.add3a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.add3b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.add4a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.add4b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.add5a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.add5b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.addi3a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.addi3b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.addi4a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.addi4b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.addi5a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.addi5b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.and3a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.and3b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.and4a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.and4b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.and5a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.and5b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.andi3a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.andi3b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.andi4a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.andi4b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.andi5a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.andi5b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.brmi3a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.brmi3b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.brmi4a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.brmi4b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.brnz3a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.brnz3b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.brnz4a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.brnz4b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.brpl3a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.brpl3b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.brpl4a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.brpl4b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.brzr3a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.brzr3b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.brzr4a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.brzr4b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.div3a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.div3b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.div4a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.div4b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.div5a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.div5b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.div6a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.div6b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.fetch0a        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.fetch0b        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.fetch1a        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.fetch1b        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.fetch2a        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.fetch2b        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.halt~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.in3a           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.in3b           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.jal3a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.jal3b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.jal_init       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.jr3a           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.jr3b           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.ld3a           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.ld3b           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.ld4a           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.ld4b           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.ld5a           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.ld5b           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.ld6a           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.ld6b           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.ld7a           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.ld7b           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.ldi3a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.ldi3b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.ldi4a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.ldi4b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.ldi5a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.ldi5b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.ldr3a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.ldr3b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.ldr4a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.ldr4b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.ldr5a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.ldr5b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.ldr6a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst21|temp ; Rise       ; control_unit:b2v_inst11|present_state.ldr6b          ;
+--------+--------------+----------------+------------+-------------------------------+------------+------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                       ;
+--------------------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port          ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+--------------------+-------------------------------+--------+--------+------------+-------------------------------+
; in_port_input[*]   ; clock_divider:b2v_inst21|temp ; 1.504  ; 2.222  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[0]  ; clock_divider:b2v_inst21|temp ; 0.433  ; 1.043  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[1]  ; clock_divider:b2v_inst21|temp ; 0.660  ; 1.302  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[2]  ; clock_divider:b2v_inst21|temp ; 0.757  ; 1.411  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[3]  ; clock_divider:b2v_inst21|temp ; 0.887  ; 1.516  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[4]  ; clock_divider:b2v_inst21|temp ; 0.420  ; 1.016  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[5]  ; clock_divider:b2v_inst21|temp ; 0.589  ; 1.243  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[6]  ; clock_divider:b2v_inst21|temp ; 0.900  ; 1.594  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[7]  ; clock_divider:b2v_inst21|temp ; 0.543  ; 1.170  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[8]  ; clock_divider:b2v_inst21|temp ; 0.277  ; 0.870  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[9]  ; clock_divider:b2v_inst21|temp ; 0.442  ; 1.063  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[10] ; clock_divider:b2v_inst21|temp ; 0.468  ; 1.099  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[11] ; clock_divider:b2v_inst21|temp ; 0.456  ; 1.079  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[12] ; clock_divider:b2v_inst21|temp ; 0.905  ; 1.588  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[13] ; clock_divider:b2v_inst21|temp ; 0.493  ; 1.167  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[14] ; clock_divider:b2v_inst21|temp ; 0.826  ; 1.486  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[15] ; clock_divider:b2v_inst21|temp ; 1.504  ; 2.222  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[16] ; clock_divider:b2v_inst21|temp ; 0.441  ; 1.090  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[17] ; clock_divider:b2v_inst21|temp ; 0.488  ; 1.121  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[18] ; clock_divider:b2v_inst21|temp ; 0.393  ; 1.001  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[19] ; clock_divider:b2v_inst21|temp ; 0.655  ; 1.285  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[20] ; clock_divider:b2v_inst21|temp ; 1.307  ; 2.041  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[21] ; clock_divider:b2v_inst21|temp ; 0.286  ; 0.873  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[22] ; clock_divider:b2v_inst21|temp ; -0.587 ; -0.350 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[23] ; clock_divider:b2v_inst21|temp ; 1.110  ; 1.866  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[24] ; clock_divider:b2v_inst21|temp ; 0.264  ; 0.849  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[25] ; clock_divider:b2v_inst21|temp ; 0.153  ; 0.727  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[26] ; clock_divider:b2v_inst21|temp ; -0.585 ; -0.315 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[27] ; clock_divider:b2v_inst21|temp ; 0.455  ; 1.079  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[28] ; clock_divider:b2v_inst21|temp ; 0.812  ; 1.492  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[29] ; clock_divider:b2v_inst21|temp ; 0.175  ; 0.746  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[30] ; clock_divider:b2v_inst21|temp ; 1.121  ; 1.850  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[31] ; clock_divider:b2v_inst21|temp ; 0.327  ; 0.918  ; Rise       ; clock_divider:b2v_inst21|temp ;
; reset              ; clock_divider:b2v_inst21|temp ; 0.828  ; 1.267  ; Rise       ; clock_divider:b2v_inst21|temp ;
; stop               ; clock_divider:b2v_inst21|temp ; 1.857  ; 2.411  ; Rise       ; clock_divider:b2v_inst21|temp ;
+--------------------+-------------------------------+--------+--------+------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                        ;
+--------------------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port          ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+--------------------+-------------------------------+--------+--------+------------+-------------------------------+
; in_port_input[*]   ; clock_divider:b2v_inst21|temp ; 0.811  ; 0.575  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[0]  ; clock_divider:b2v_inst21|temp ; -0.179 ; -0.774 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[1]  ; clock_divider:b2v_inst21|temp ; -0.397 ; -1.023 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[2]  ; clock_divider:b2v_inst21|temp ; -0.491 ; -1.128 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[3]  ; clock_divider:b2v_inst21|temp ; -0.619 ; -1.240 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[4]  ; clock_divider:b2v_inst21|temp ; -0.165 ; -0.748 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[5]  ; clock_divider:b2v_inst21|temp ; -0.328 ; -0.966 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[6]  ; clock_divider:b2v_inst21|temp ; -0.627 ; -1.303 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[7]  ; clock_divider:b2v_inst21|temp ; -0.284 ; -0.896 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[8]  ; clock_divider:b2v_inst21|temp ; -0.029 ; -0.606 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[9]  ; clock_divider:b2v_inst21|temp ; -0.190 ; -0.794 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[10] ; clock_divider:b2v_inst21|temp ; -0.214 ; -0.828 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[11] ; clock_divider:b2v_inst21|temp ; -0.202 ; -0.809 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[12] ; clock_divider:b2v_inst21|temp ; -0.623 ; -1.293 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[13] ; clock_divider:b2v_inst21|temp ; -0.206 ; -0.851 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[14] ; clock_divider:b2v_inst21|temp ; -0.544 ; -1.195 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[15] ; clock_divider:b2v_inst21|temp ; -1.200 ; -1.889 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[16] ; clock_divider:b2v_inst21|temp ; -0.187 ; -0.818 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[17] ; clock_divider:b2v_inst21|temp ; -0.232 ; -0.849 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[18] ; clock_divider:b2v_inst21|temp ; -0.141 ; -0.734 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[19] ; clock_divider:b2v_inst21|temp ; -0.392 ; -1.005 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[20] ; clock_divider:b2v_inst21|temp ; -1.005 ; -1.703 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[21] ; clock_divider:b2v_inst21|temp ; -0.039 ; -0.610 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[22] ; clock_divider:b2v_inst21|temp ; 0.811  ; 0.575  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[23] ; clock_divider:b2v_inst21|temp ; -0.801 ; -1.528 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[24] ; clock_divider:b2v_inst21|temp ; -0.016 ; -0.586 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[25] ; clock_divider:b2v_inst21|temp ; 0.091  ; -0.469 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[26] ; clock_divider:b2v_inst21|temp ; 0.794  ; 0.527  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[27] ; clock_divider:b2v_inst21|temp ; -0.202 ; -0.808 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[28] ; clock_divider:b2v_inst21|temp ; -0.543 ; -1.204 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[29] ; clock_divider:b2v_inst21|temp ; 0.068  ; -0.489 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[30] ; clock_divider:b2v_inst21|temp ; -0.828 ; -1.544 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[31] ; clock_divider:b2v_inst21|temp ; -0.078 ; -0.654 ; Rise       ; clock_divider:b2v_inst21|temp ;
; reset              ; clock_divider:b2v_inst21|temp ; -0.255 ; -0.699 ; Rise       ; clock_divider:b2v_inst21|temp ;
; stop               ; clock_divider:b2v_inst21|temp ; -1.370 ; -1.947 ; Rise       ; clock_divider:b2v_inst21|temp ;
+--------------------+-------------------------------+--------+--------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-------------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port   ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-------------+-------------------------------+-------+-------+------------+-------------------------------+
; output1[*]  ; clock_divider:b2v_inst21|temp ; 4.070 ; 4.107 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[0] ; clock_divider:b2v_inst21|temp ; 3.936 ; 3.954 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[1] ; clock_divider:b2v_inst21|temp ; 3.888 ; 3.907 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[2] ; clock_divider:b2v_inst21|temp ; 3.958 ; 3.982 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[3] ; clock_divider:b2v_inst21|temp ; 3.922 ; 3.942 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[4] ; clock_divider:b2v_inst21|temp ; 3.882 ; 3.903 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[5] ; clock_divider:b2v_inst21|temp ; 3.985 ; 4.007 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[6] ; clock_divider:b2v_inst21|temp ; 4.070 ; 4.107 ; Fall       ; clock_divider:b2v_inst21|temp ;
; output2[*]  ; clock_divider:b2v_inst21|temp ; 4.383 ; 4.449 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[0] ; clock_divider:b2v_inst21|temp ; 4.100 ; 4.146 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[1] ; clock_divider:b2v_inst21|temp ; 3.994 ; 4.075 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[2] ; clock_divider:b2v_inst21|temp ; 4.126 ; 4.171 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[3] ; clock_divider:b2v_inst21|temp ; 4.106 ; 4.149 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[4] ; clock_divider:b2v_inst21|temp ; 4.383 ; 4.449 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[5] ; clock_divider:b2v_inst21|temp ; 4.150 ; 4.258 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[6] ; clock_divider:b2v_inst21|temp ; 4.135 ; 4.180 ; Fall       ; clock_divider:b2v_inst21|temp ;
+-------------+-------------------------------+-------+-------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-------------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port   ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-------------+-------------------------------+-------+-------+------------+-------------------------------+
; output1[*]  ; clock_divider:b2v_inst21|temp ; 3.778 ; 3.797 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[0] ; clock_divider:b2v_inst21|temp ; 3.832 ; 3.848 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[1] ; clock_divider:b2v_inst21|temp ; 3.783 ; 3.801 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[2] ; clock_divider:b2v_inst21|temp ; 3.851 ; 3.873 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[3] ; clock_divider:b2v_inst21|temp ; 3.818 ; 3.837 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[4] ; clock_divider:b2v_inst21|temp ; 3.778 ; 3.797 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[5] ; clock_divider:b2v_inst21|temp ; 3.877 ; 3.898 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[6] ; clock_divider:b2v_inst21|temp ; 3.960 ; 3.995 ; Fall       ; clock_divider:b2v_inst21|temp ;
; output2[*]  ; clock_divider:b2v_inst21|temp ; 3.880 ; 3.959 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[0] ; clock_divider:b2v_inst21|temp ; 3.986 ; 4.030 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[1] ; clock_divider:b2v_inst21|temp ; 3.880 ; 3.959 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[2] ; clock_divider:b2v_inst21|temp ; 4.012 ; 4.054 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[3] ; clock_divider:b2v_inst21|temp ; 3.992 ; 4.033 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[4] ; clock_divider:b2v_inst21|temp ; 4.259 ; 4.321 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[5] ; clock_divider:b2v_inst21|temp ; 4.030 ; 4.134 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[6] ; clock_divider:b2v_inst21|temp ; 4.021 ; 4.063 ; Fall       ; clock_divider:b2v_inst21|temp ;
+-------------+-------------------------------+-------+-------+------------+-------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                              ;
+--------------------------------+------------+---------+----------+---------+---------------------+
; Clock                          ; Setup      ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------+------------+---------+----------+---------+---------------------+
; Worst-case Slack               ; -135.795   ; -4.797  ; -2.792   ; -0.124  ; -3.000              ;
;  clk_in                        ; -2.927     ; -0.162  ; -0.184   ; -0.124  ; -3.000              ;
;  clock_divider:b2v_inst21|temp ; -135.795   ; 0.201   ; -2.792   ; 0.576   ; -2.484              ;
;  reset                         ; -1.316     ; -4.797  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS                ; -25421.788 ; -66.313 ; -393.321 ; -3.245  ; -1414.355           ;
;  clk_in                        ; -60.268    ; -0.162  ; -4.339   ; -3.245  ; -37.907             ;
;  clock_divider:b2v_inst21|temp ; -25353.812 ; 0.000   ; -390.034 ; 0.000   ; -1332.936           ;
;  reset                         ; -7.708     ; -66.186 ; N/A      ; N/A     ; -65.628             ;
+--------------------------------+------------+---------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                       ;
+--------------------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port          ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+--------------------+-------------------------------+--------+--------+------------+-------------------------------+
; in_port_input[*]   ; clock_divider:b2v_inst21|temp ; 2.714  ; 3.191  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[0]  ; clock_divider:b2v_inst21|temp ; 0.771  ; 1.227  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[1]  ; clock_divider:b2v_inst21|temp ; 1.177  ; 1.653  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[2]  ; clock_divider:b2v_inst21|temp ; 1.372  ; 1.814  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[3]  ; clock_divider:b2v_inst21|temp ; 1.675  ; 2.077  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[4]  ; clock_divider:b2v_inst21|temp ; 0.746  ; 1.197  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[5]  ; clock_divider:b2v_inst21|temp ; 1.064  ; 1.545  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[6]  ; clock_divider:b2v_inst21|temp ; 1.578  ; 2.069  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[7]  ; clock_divider:b2v_inst21|temp ; 0.995  ; 1.448  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[8]  ; clock_divider:b2v_inst21|temp ; 0.519  ; 0.961  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[9]  ; clock_divider:b2v_inst21|temp ; 0.806  ; 1.280  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[10] ; clock_divider:b2v_inst21|temp ; 0.874  ; 1.334  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[11] ; clock_divider:b2v_inst21|temp ; 0.833  ; 1.287  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[12] ; clock_divider:b2v_inst21|temp ; 1.650  ; 2.051  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[13] ; clock_divider:b2v_inst21|temp ; 0.844  ; 1.340  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[14] ; clock_divider:b2v_inst21|temp ; 1.497  ; 1.966  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[15] ; clock_divider:b2v_inst21|temp ; 2.714  ; 3.191  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[16] ; clock_divider:b2v_inst21|temp ; 0.780  ; 1.266  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[17] ; clock_divider:b2v_inst21|temp ; 0.882  ; 1.354  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[18] ; clock_divider:b2v_inst21|temp ; 0.715  ; 1.149  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[19] ; clock_divider:b2v_inst21|temp ; 1.206  ; 1.646  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[20] ; clock_divider:b2v_inst21|temp ; 2.333  ; 2.824  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[21] ; clock_divider:b2v_inst21|temp ; 0.542  ; 0.948  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[22] ; clock_divider:b2v_inst21|temp ; -0.587 ; -0.350 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[23] ; clock_divider:b2v_inst21|temp ; 2.015  ; 2.584  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[24] ; clock_divider:b2v_inst21|temp ; 0.493  ; 0.925  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[25] ; clock_divider:b2v_inst21|temp ; 0.325  ; 0.739  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[26] ; clock_divider:b2v_inst21|temp ; -0.585 ; -0.315 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[27] ; clock_divider:b2v_inst21|temp ; 0.873  ; 1.328  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[28] ; clock_divider:b2v_inst21|temp ; 1.350  ; 1.843  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[29] ; clock_divider:b2v_inst21|temp ; 0.343  ; 0.752  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[30] ; clock_divider:b2v_inst21|temp ; 2.055  ; 2.529  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[31] ; clock_divider:b2v_inst21|temp ; 0.596  ; 1.011  ; Rise       ; clock_divider:b2v_inst21|temp ;
; reset              ; clock_divider:b2v_inst21|temp ; 1.585  ; 1.712  ; Rise       ; clock_divider:b2v_inst21|temp ;
; stop               ; clock_divider:b2v_inst21|temp ; 3.279  ; 3.708  ; Rise       ; clock_divider:b2v_inst21|temp ;
+--------------------+-------------------------------+--------+--------+------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                        ;
+--------------------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port          ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+--------------------+-------------------------------+--------+--------+------------+-------------------------------+
; in_port_input[*]   ; clock_divider:b2v_inst21|temp ; 1.563  ; 1.513  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[0]  ; clock_divider:b2v_inst21|temp ; -0.179 ; -0.602 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[1]  ; clock_divider:b2v_inst21|temp ; -0.397 ; -0.982 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[2]  ; clock_divider:b2v_inst21|temp ; -0.491 ; -1.128 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[3]  ; clock_divider:b2v_inst21|temp ; -0.619 ; -1.240 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[4]  ; clock_divider:b2v_inst21|temp ; -0.165 ; -0.573 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[5]  ; clock_divider:b2v_inst21|temp ; -0.328 ; -0.890 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[6]  ; clock_divider:b2v_inst21|temp ; -0.627 ; -1.303 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[7]  ; clock_divider:b2v_inst21|temp ; -0.284 ; -0.788 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[8]  ; clock_divider:b2v_inst21|temp ; -0.017 ; -0.359 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[9]  ; clock_divider:b2v_inst21|temp ; -0.190 ; -0.644 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[10] ; clock_divider:b2v_inst21|temp ; -0.214 ; -0.691 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[11] ; clock_divider:b2v_inst21|temp ; -0.202 ; -0.655 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[12] ; clock_divider:b2v_inst21|temp ; -0.623 ; -1.293 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[13] ; clock_divider:b2v_inst21|temp ; -0.206 ; -0.635 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[14] ; clock_divider:b2v_inst21|temp ; -0.544 ; -1.195 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[15] ; clock_divider:b2v_inst21|temp ; -1.200 ; -1.889 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[16] ; clock_divider:b2v_inst21|temp ; -0.187 ; -0.637 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[17] ; clock_divider:b2v_inst21|temp ; -0.232 ; -0.703 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[18] ; clock_divider:b2v_inst21|temp ; -0.141 ; -0.541 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[19] ; clock_divider:b2v_inst21|temp ; -0.392 ; -0.948 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[20] ; clock_divider:b2v_inst21|temp ; -1.005 ; -1.703 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[21] ; clock_divider:b2v_inst21|temp ; -0.039 ; -0.359 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[22] ; clock_divider:b2v_inst21|temp ; 1.563  ; 1.513  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[23] ; clock_divider:b2v_inst21|temp ; -0.801 ; -1.528 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[24] ; clock_divider:b2v_inst21|temp ; 0.003  ; -0.329 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[25] ; clock_divider:b2v_inst21|temp ; 0.154  ; -0.179 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[26] ; clock_divider:b2v_inst21|temp ; 1.438  ; 1.364  ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[27] ; clock_divider:b2v_inst21|temp ; -0.202 ; -0.685 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[28] ; clock_divider:b2v_inst21|temp ; -0.543 ; -1.147 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[29] ; clock_divider:b2v_inst21|temp ; 0.135  ; -0.193 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[30] ; clock_divider:b2v_inst21|temp ; -0.828 ; -1.544 ; Rise       ; clock_divider:b2v_inst21|temp ;
;  in_port_input[31] ; clock_divider:b2v_inst21|temp ; -0.078 ; -0.418 ; Rise       ; clock_divider:b2v_inst21|temp ;
; reset              ; clock_divider:b2v_inst21|temp ; -0.255 ; -0.656 ; Rise       ; clock_divider:b2v_inst21|temp ;
; stop               ; clock_divider:b2v_inst21|temp ; -1.370 ; -1.947 ; Rise       ; clock_divider:b2v_inst21|temp ;
+--------------------+-------------------------------+--------+--------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-------------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port   ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-------------+-------------------------------+-------+-------+------------+-------------------------------+
; output1[*]  ; clock_divider:b2v_inst21|temp ; 6.577 ; 6.607 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[0] ; clock_divider:b2v_inst21|temp ; 6.337 ; 6.360 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[1] ; clock_divider:b2v_inst21|temp ; 6.288 ; 6.315 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[2] ; clock_divider:b2v_inst21|temp ; 6.434 ; 6.455 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[3] ; clock_divider:b2v_inst21|temp ; 6.316 ; 6.345 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[4] ; clock_divider:b2v_inst21|temp ; 6.276 ; 6.306 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[5] ; clock_divider:b2v_inst21|temp ; 6.472 ; 6.484 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[6] ; clock_divider:b2v_inst21|temp ; 6.577 ; 6.607 ; Fall       ; clock_divider:b2v_inst21|temp ;
; output2[*]  ; clock_divider:b2v_inst21|temp ; 7.189 ; 7.196 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[0] ; clock_divider:b2v_inst21|temp ; 6.677 ; 6.693 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[1] ; clock_divider:b2v_inst21|temp ; 6.598 ; 6.586 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[2] ; clock_divider:b2v_inst21|temp ; 6.704 ; 6.717 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[3] ; clock_divider:b2v_inst21|temp ; 6.678 ; 6.698 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[4] ; clock_divider:b2v_inst21|temp ; 7.189 ; 7.196 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[5] ; clock_divider:b2v_inst21|temp ; 6.881 ; 6.863 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[6] ; clock_divider:b2v_inst21|temp ; 6.713 ; 6.729 ; Fall       ; clock_divider:b2v_inst21|temp ;
+-------------+-------------------------------+-------+-------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-------------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port   ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-------------+-------------------------------+-------+-------+------------+-------------------------------+
; output1[*]  ; clock_divider:b2v_inst21|temp ; 3.778 ; 3.797 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[0] ; clock_divider:b2v_inst21|temp ; 3.832 ; 3.848 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[1] ; clock_divider:b2v_inst21|temp ; 3.783 ; 3.801 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[2] ; clock_divider:b2v_inst21|temp ; 3.851 ; 3.873 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[3] ; clock_divider:b2v_inst21|temp ; 3.818 ; 3.837 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[4] ; clock_divider:b2v_inst21|temp ; 3.778 ; 3.797 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[5] ; clock_divider:b2v_inst21|temp ; 3.877 ; 3.898 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output1[6] ; clock_divider:b2v_inst21|temp ; 3.960 ; 3.995 ; Fall       ; clock_divider:b2v_inst21|temp ;
; output2[*]  ; clock_divider:b2v_inst21|temp ; 3.880 ; 3.959 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[0] ; clock_divider:b2v_inst21|temp ; 3.986 ; 4.030 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[1] ; clock_divider:b2v_inst21|temp ; 3.880 ; 3.959 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[2] ; clock_divider:b2v_inst21|temp ; 4.012 ; 4.054 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[3] ; clock_divider:b2v_inst21|temp ; 3.992 ; 4.033 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[4] ; clock_divider:b2v_inst21|temp ; 4.259 ; 4.321 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[5] ; clock_divider:b2v_inst21|temp ; 4.030 ; 4.134 ; Fall       ; clock_divider:b2v_inst21|temp ;
;  output2[6] ; clock_divider:b2v_inst21|temp ; 4.021 ; 4.063 ; Fall       ; clock_divider:b2v_inst21|temp ;
+-------------+-------------------------------+-------+-------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; run           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output1[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output1[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output1[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output1[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output1[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output1[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output1[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output1[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk_in                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[4]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[5]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[6]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[7]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; stop                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[22]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[26]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[18]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[21]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[25]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[17]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[20]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[24]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[16]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[19]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[23]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[15]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[14]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[13]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[12]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[11]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[10]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[9]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[8]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[29]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[30]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[31]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[27]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[28]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; run           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; output1[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; output1[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; output1[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; output1[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; output1[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; output1[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; output1[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; output1[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output2[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; output2[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; output2[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; output2[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; output2[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; output2[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; output2[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; output2[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; run           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; output1[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; output1[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; output1[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; output1[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; output1[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; output1[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; output1[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; output1[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output2[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; output2[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; output2[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; output2[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; output2[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; output2[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; output2[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; output2[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+-------------------------------+-------------------------------+--------------+--------------+----------+----------+
; From Clock                    ; To Clock                      ; RR Paths     ; FR Paths     ; RF Paths ; FF Paths ;
+-------------------------------+-------------------------------+--------------+--------------+----------+----------+
; clk_in                        ; clk_in                        ; 944          ; 0            ; 0        ; 0        ;
; clock_divider:b2v_inst21|temp ; clk_in                        ; 1            ; 1            ; 0        ; 0        ;
; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; > 2147483647 ; 0            ; 56       ; 0        ;
; reset                         ; clock_divider:b2v_inst21|temp ; > 2147483647 ; > 2147483647 ; 0        ; 0        ;
; clock_divider:b2v_inst21|temp ; reset                         ; 526          ; 0            ; 527      ; 0        ;
+-------------------------------+-------------------------------+--------------+--------------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+-------------------------------+-------------------------------+--------------+--------------+----------+----------+
; From Clock                    ; To Clock                      ; RR Paths     ; FR Paths     ; RF Paths ; FF Paths ;
+-------------------------------+-------------------------------+--------------+--------------+----------+----------+
; clk_in                        ; clk_in                        ; 944          ; 0            ; 0        ; 0        ;
; clock_divider:b2v_inst21|temp ; clk_in                        ; 1            ; 1            ; 0        ; 0        ;
; clock_divider:b2v_inst21|temp ; clock_divider:b2v_inst21|temp ; > 2147483647 ; 0            ; 56       ; 0        ;
; reset                         ; clock_divider:b2v_inst21|temp ; > 2147483647 ; > 2147483647 ; 0        ; 0        ;
; clock_divider:b2v_inst21|temp ; reset                         ; 526          ; 0            ; 527      ; 0        ;
+-------------------------------+-------------------------------+--------------+--------------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------+
; Recovery Transfers                                                                     ;
+------------+-------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-------------------------------+----------+----------+----------+----------+
; reset      ; clk_in                        ; 33       ; 33       ; 0        ; 0        ;
; reset      ; clock_divider:b2v_inst21|temp ; 175      ; 175      ; 0        ; 0        ;
+------------+-------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------+
; Removal Transfers                                                                      ;
+------------+-------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-------------------------------+----------+----------+----------+----------+
; reset      ; clk_in                        ; 33       ; 33       ; 0        ; 0        ;
; reset      ; clock_divider:b2v_inst21|temp ; 175      ; 175      ; 0        ; 0        ;
+------------+-------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 33    ; 33   ;
; Unconstrained Input Port Paths  ; 207   ; 207  ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 14    ; 14   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Apr 02 16:23:45 2017
Info: Command: quartus_sta finalProject -c finalProject
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 34 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'finalProject.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_divider:b2v_inst21|temp clock_divider:b2v_inst21|temp
    Info (332105): create_clock -period 1.000 -name reset reset
    Info (332105): create_clock -period 1.000 -name clk_in clk_in
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b2v_inst3|Mux34~17|combout"
    Warning (332126): Node "b2v_inst3|Mux34~16|datab"
    Warning (332126): Node "b2v_inst3|Mux34~16|combout"
    Warning (332126): Node "b2v_inst3|Mux34~17|datab"
Warning (332125): Found combinational loop of 7 nodes
    Warning (332126): Node "b2v_inst3|Mux2~8|combout"
    Warning (332126): Node "b2v_inst3|Mux2~3|dataa"
    Warning (332126): Node "b2v_inst3|Mux2~3|combout"
    Warning (332126): Node "b2v_inst3|Mux2~8|dataa"
    Warning (332126): Node "b2v_inst3|Mux2~7|datad"
    Warning (332126): Node "b2v_inst3|Mux2~7|combout"
    Warning (332126): Node "b2v_inst3|Mux2~8|datab"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux38~29|combout"
    Warning (332126): Node "b2v_inst3|Mux38~27|datac"
    Warning (332126): Node "b2v_inst3|Mux38~27|combout"
    Warning (332126): Node "b2v_inst3|Mux38~28|datac"
    Warning (332126): Node "b2v_inst3|Mux38~28|combout"
    Warning (332126): Node "b2v_inst3|Mux38~29|datac"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux6~3|combout"
    Warning (332126): Node "b2v_inst3|Mux6~3|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux4~3|combout"
    Warning (332126): Node "b2v_inst3|Mux4~3|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b2v_inst3|Mux36~17|combout"
    Warning (332126): Node "b2v_inst3|Mux36~16|datac"
    Warning (332126): Node "b2v_inst3|Mux36~16|combout"
    Warning (332126): Node "b2v_inst3|Mux36~17|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux32~1|combout"
    Warning (332126): Node "b2v_inst3|Mux32~1|dataa"
Warning (332125): Found combinational loop of 7 nodes
    Warning (332126): Node "b2v_inst3|Mux0~7|combout"
    Warning (332126): Node "b2v_inst3|Mux0~2|datab"
    Warning (332126): Node "b2v_inst3|Mux0~2|combout"
    Warning (332126): Node "b2v_inst3|Mux0~7|dataa"
    Warning (332126): Node "b2v_inst3|Mux0~6|datac"
    Warning (332126): Node "b2v_inst3|Mux0~6|combout"
    Warning (332126): Node "b2v_inst3|Mux0~7|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux14~3|combout"
    Warning (332126): Node "b2v_inst3|Mux14~3|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux46~18|combout"
    Warning (332126): Node "b2v_inst3|Mux46~16|datab"
    Warning (332126): Node "b2v_inst3|Mux46~16|combout"
    Warning (332126): Node "b2v_inst3|Mux46~17|datac"
    Warning (332126): Node "b2v_inst3|Mux46~17|combout"
    Warning (332126): Node "b2v_inst3|Mux46~18|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux5~3|combout"
    Warning (332126): Node "b2v_inst3|Mux5~3|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b2v_inst3|Mux37~17|combout"
    Warning (332126): Node "b2v_inst3|Mux37~16|dataa"
    Warning (332126): Node "b2v_inst3|Mux37~16|combout"
    Warning (332126): Node "b2v_inst3|Mux37~17|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux1~3|combout"
    Warning (332126): Node "b2v_inst3|Mux1~3|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux33~18|combout"
    Warning (332126): Node "b2v_inst3|Mux33~16|datab"
    Warning (332126): Node "b2v_inst3|Mux33~16|combout"
    Warning (332126): Node "b2v_inst3|Mux33~17|dataa"
    Warning (332126): Node "b2v_inst3|Mux33~17|combout"
    Warning (332126): Node "b2v_inst3|Mux33~18|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux39~20|combout"
    Warning (332126): Node "b2v_inst3|Mux39~17|dataa"
    Warning (332126): Node "b2v_inst3|Mux39~17|combout"
    Warning (332126): Node "b2v_inst3|Mux39~18|datab"
    Warning (332126): Node "b2v_inst3|Mux39~18|combout"
    Warning (332126): Node "b2v_inst3|Mux39~20|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux7~3|combout"
    Warning (332126): Node "b2v_inst3|Mux7~3|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux63~7|combout"
    Warning (332126): Node "b2v_inst3|Mux63~7|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux31~3|combout"
    Warning (332126): Node "b2v_inst3|Mux31~3|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux62~16|combout"
    Warning (332126): Node "b2v_inst3|Mux62~14|datac"
    Warning (332126): Node "b2v_inst3|Mux62~14|combout"
    Warning (332126): Node "b2v_inst3|Mux62~15|datac"
    Warning (332126): Node "b2v_inst3|Mux62~15|combout"
    Warning (332126): Node "b2v_inst3|Mux62~16|datac"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux30~3|combout"
    Warning (332126): Node "b2v_inst3|Mux30~3|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux9~3|combout"
    Warning (332126): Node "b2v_inst3|Mux9~3|datab"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux61~16|combout"
    Warning (332126): Node "b2v_inst3|Mux61~14|dataa"
    Warning (332126): Node "b2v_inst3|Mux61~14|combout"
    Warning (332126): Node "b2v_inst3|Mux61~15|datab"
    Warning (332126): Node "b2v_inst3|Mux61~15|combout"
    Warning (332126): Node "b2v_inst3|Mux61~16|datab"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux60~17|combout"
    Warning (332126): Node "b2v_inst3|Mux60~15|dataa"
    Warning (332126): Node "b2v_inst3|Mux60~15|combout"
    Warning (332126): Node "b2v_inst3|Mux60~16|datad"
    Warning (332126): Node "b2v_inst3|Mux60~16|combout"
    Warning (332126): Node "b2v_inst3|Mux60~17|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux59~17|combout"
    Warning (332126): Node "b2v_inst3|Mux59~15|datac"
    Warning (332126): Node "b2v_inst3|Mux59~15|combout"
    Warning (332126): Node "b2v_inst3|Mux59~16|datac"
    Warning (332126): Node "b2v_inst3|Mux59~16|combout"
    Warning (332126): Node "b2v_inst3|Mux59~17|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux35~18|combout"
    Warning (332126): Node "b2v_inst3|Mux35~16|datab"
    Warning (332126): Node "b2v_inst3|Mux35~16|combout"
    Warning (332126): Node "b2v_inst3|Mux35~17|datab"
    Warning (332126): Node "b2v_inst3|Mux35~17|combout"
    Warning (332126): Node "b2v_inst3|Mux35~18|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux58~16|combout"
    Warning (332126): Node "b2v_inst3|Mux58~14|datac"
    Warning (332126): Node "b2v_inst3|Mux58~14|combout"
    Warning (332126): Node "b2v_inst3|Mux58~15|datab"
    Warning (332126): Node "b2v_inst3|Mux58~15|combout"
    Warning (332126): Node "b2v_inst3|Mux58~16|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux25~3|combout"
    Warning (332126): Node "b2v_inst3|Mux25~3|datac"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux24~3|combout"
    Warning (332126): Node "b2v_inst3|Mux24~3|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux17~3|combout"
    Warning (332126): Node "b2v_inst3|Mux17~3|datab"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux49~16|combout"
    Warning (332126): Node "b2v_inst3|Mux49~14|dataa"
    Warning (332126): Node "b2v_inst3|Mux49~14|combout"
    Warning (332126): Node "b2v_inst3|Mux49~15|datad"
    Warning (332126): Node "b2v_inst3|Mux49~15|combout"
    Warning (332126): Node "b2v_inst3|Mux49~16|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux23~3|combout"
    Warning (332126): Node "b2v_inst3|Mux23~3|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux19~3|combout"
    Warning (332126): Node "b2v_inst3|Mux19~3|datab"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux40~21|combout"
    Warning (332126): Node "b2v_inst3|Mux40~18|dataa"
    Warning (332126): Node "b2v_inst3|Mux40~18|combout"
    Warning (332126): Node "b2v_inst3|Mux40~19|datac"
    Warning (332126): Node "b2v_inst3|Mux40~19|combout"
    Warning (332126): Node "b2v_inst3|Mux40~21|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux8~3|combout"
    Warning (332126): Node "b2v_inst3|Mux8~3|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux13~3|combout"
    Warning (332126): Node "b2v_inst3|Mux13~3|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux20~3|combout"
    Warning (332126): Node "b2v_inst3|Mux20~3|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux12~3|combout"
    Warning (332126): Node "b2v_inst3|Mux12~3|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux44~18|combout"
    Warning (332126): Node "b2v_inst3|Mux44~16|datac"
    Warning (332126): Node "b2v_inst3|Mux44~16|combout"
    Warning (332126): Node "b2v_inst3|Mux44~17|datab"
    Warning (332126): Node "b2v_inst3|Mux44~17|combout"
    Warning (332126): Node "b2v_inst3|Mux44~18|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux48~7|combout"
    Warning (332126): Node "b2v_inst3|Mux48~7|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux22~3|combout"
    Warning (332126): Node "b2v_inst3|Mux22~3|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux21~3|combout"
    Warning (332126): Node "b2v_inst3|Mux21~3|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux10~3|combout"
    Warning (332126): Node "b2v_inst3|Mux10~3|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b2v_inst3|Mux42~15|combout"
    Warning (332126): Node "b2v_inst3|Mux42~14|datab"
    Warning (332126): Node "b2v_inst3|Mux42~14|combout"
    Warning (332126): Node "b2v_inst3|Mux42~15|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux11~3|combout"
    Warning (332126): Node "b2v_inst3|Mux11~3|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux18~4|combout"
    Warning (332126): Node "b2v_inst3|Mux18~4|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux15~3|combout"
    Warning (332126): Node "b2v_inst3|Mux15~3|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux47~7|combout"
    Warning (332126): Node "b2v_inst3|Mux47~7|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux50~16|combout"
    Warning (332126): Node "b2v_inst3|Mux50~14|dataa"
    Warning (332126): Node "b2v_inst3|Mux50~14|combout"
    Warning (332126): Node "b2v_inst3|Mux50~15|datab"
    Warning (332126): Node "b2v_inst3|Mux50~15|combout"
    Warning (332126): Node "b2v_inst3|Mux50~16|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b2v_inst3|Mux43~17|combout"
    Warning (332126): Node "b2v_inst3|Mux43~16|dataa"
    Warning (332126): Node "b2v_inst3|Mux43~16|combout"
    Warning (332126): Node "b2v_inst3|Mux43~17|datab"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux53~16|combout"
    Warning (332126): Node "b2v_inst3|Mux53~14|datac"
    Warning (332126): Node "b2v_inst3|Mux53~14|combout"
    Warning (332126): Node "b2v_inst3|Mux53~15|datad"
    Warning (332126): Node "b2v_inst3|Mux53~15|combout"
    Warning (332126): Node "b2v_inst3|Mux53~16|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux54~18|combout"
    Warning (332126): Node "b2v_inst3|Mux54~16|dataa"
    Warning (332126): Node "b2v_inst3|Mux54~16|combout"
    Warning (332126): Node "b2v_inst3|Mux54~17|datac"
    Warning (332126): Node "b2v_inst3|Mux54~17|combout"
    Warning (332126): Node "b2v_inst3|Mux54~18|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux16~3|combout"
    Warning (332126): Node "b2v_inst3|Mux16~3|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux52~16|combout"
    Warning (332126): Node "b2v_inst3|Mux52~14|datab"
    Warning (332126): Node "b2v_inst3|Mux52~14|combout"
    Warning (332126): Node "b2v_inst3|Mux52~15|dataa"
    Warning (332126): Node "b2v_inst3|Mux52~15|combout"
    Warning (332126): Node "b2v_inst3|Mux52~16|datab"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux45~17|combout"
    Warning (332126): Node "b2v_inst3|Mux45~15|datab"
    Warning (332126): Node "b2v_inst3|Mux45~15|combout"
    Warning (332126): Node "b2v_inst3|Mux45~16|datac"
    Warning (332126): Node "b2v_inst3|Mux45~16|combout"
    Warning (332126): Node "b2v_inst3|Mux45~17|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux51~17|combout"
    Warning (332126): Node "b2v_inst3|Mux51~15|dataa"
    Warning (332126): Node "b2v_inst3|Mux51~15|combout"
    Warning (332126): Node "b2v_inst3|Mux51~16|datad"
    Warning (332126): Node "b2v_inst3|Mux51~16|combout"
    Warning (332126): Node "b2v_inst3|Mux51~17|datab"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux55~17|combout"
    Warning (332126): Node "b2v_inst3|Mux55~15|dataa"
    Warning (332126): Node "b2v_inst3|Mux55~15|combout"
    Warning (332126): Node "b2v_inst3|Mux55~16|datab"
    Warning (332126): Node "b2v_inst3|Mux55~16|combout"
    Warning (332126): Node "b2v_inst3|Mux55~17|datab"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux56~17|combout"
    Warning (332126): Node "b2v_inst3|Mux56~15|datab"
    Warning (332126): Node "b2v_inst3|Mux56~15|combout"
    Warning (332126): Node "b2v_inst3|Mux56~16|datab"
    Warning (332126): Node "b2v_inst3|Mux56~16|combout"
    Warning (332126): Node "b2v_inst3|Mux56~17|datac"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux57~31|combout"
    Warning (332126): Node "b2v_inst3|Mux57~29|datac"
    Warning (332126): Node "b2v_inst3|Mux57~29|combout"
    Warning (332126): Node "b2v_inst3|Mux57~30|datac"
    Warning (332126): Node "b2v_inst3|Mux57~30|combout"
    Warning (332126): Node "b2v_inst3|Mux57~31|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux26~3|combout"
    Warning (332126): Node "b2v_inst3|Mux26~3|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux3~3|combout"
    Warning (332126): Node "b2v_inst3|Mux3~3|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux27~3|combout"
    Warning (332126): Node "b2v_inst3|Mux27~3|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux28~13|combout"
    Warning (332126): Node "b2v_inst3|Mux28~13|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux29~3|combout"
    Warning (332126): Node "b2v_inst3|Mux29~3|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux41~20|combout"
    Warning (332126): Node "b2v_inst3|Mux41~17|dataa"
    Warning (332126): Node "b2v_inst3|Mux41~17|combout"
    Warning (332126): Node "b2v_inst3|Mux41~18|datac"
    Warning (332126): Node "b2v_inst3|Mux41~18|combout"
    Warning (332126): Node "b2v_inst3|Mux41~20|dataa"
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -135.795
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -135.795    -25353.812 clock_divider:b2v_inst21|temp 
    Info (332119):    -2.927       -60.268 clk_in 
    Info (332119):    -1.316        -7.708 reset 
Info (332146): Worst-case hold slack is -4.797
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.797       -66.186 reset 
    Info (332119):    -0.127        -0.127 clk_in 
    Info (332119):     0.382         0.000 clock_divider:b2v_inst21|temp 
Info (332146): Worst-case recovery slack is -2.792
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.792      -390.034 clock_divider:b2v_inst21|temp 
    Info (332119):    -0.177        -3.287 clk_in 
Info (332146): Worst-case removal slack is -0.045
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.045        -0.402 clk_in 
    Info (332119):     1.127         0.000 clock_divider:b2v_inst21|temp 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -45.419 reset 
    Info (332119):    -3.000       -36.000 clk_in 
    Info (332119):    -2.484     -1332.936 clock_divider:b2v_inst21|temp 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -121.675
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -121.675    -22803.416 clock_divider:b2v_inst21|temp 
    Info (332119):    -2.558       -49.731 clk_in 
    Info (332119):    -1.074        -4.875 reset 
Info (332146): Worst-case hold slack is -4.337
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.337       -59.159 reset 
    Info (332119):    -0.131        -0.131 clk_in 
    Info (332119):     0.333         0.000 clock_divider:b2v_inst21|temp 
Info (332146): Worst-case recovery slack is -2.505
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.505      -347.344 clock_divider:b2v_inst21|temp 
    Info (332119):    -0.133        -2.169 clk_in 
Info (332146): Worst-case removal slack is -0.008
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.008        -0.008 clk_in 
    Info (332119):     1.051         0.000 clock_divider:b2v_inst21|temp 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -36.000 clk_in 
    Info (332119):    -3.000       -22.140 reset 
    Info (332119):    -2.484     -1332.936 clock_divider:b2v_inst21|temp 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -77.302
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -77.302    -14507.589 clock_divider:b2v_inst21|temp 
    Info (332119):    -1.254       -20.717 clk_in 
    Info (332119):    -0.466        -1.347 reset 
Info (332146): Worst-case hold slack is -2.877
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.877       -40.363 reset 
    Info (332119):    -0.162        -0.162 clk_in 
    Info (332119):     0.201         0.000 clock_divider:b2v_inst21|temp 
Info (332146): Worst-case recovery slack is -1.753
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.753      -249.223 clock_divider:b2v_inst21|temp 
    Info (332119):    -0.184        -4.339 clk_in 
Info (332146): Worst-case removal slack is -0.124
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.124        -3.245 clk_in 
    Info (332119):     0.576         0.000 clock_divider:b2v_inst21|temp 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -65.628 reset 
    Info (332119):    -3.000       -37.907 clk_in 
    Info (332119):    -1.000     -1191.000 clock_divider:b2v_inst21|temp 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 310 warnings
    Info: Peak virtual memory: 684 megabytes
    Info: Processing ended: Sun Apr 02 16:24:17 2017
    Info: Elapsed time: 00:00:32
    Info: Total CPU time (on all processors): 00:00:29


