{"hands_on_practices": [{"introduction": "让我们从奇偶校验电路最基本的任务——错误检测——开始。这个练习将您置于接收端的角色，负责验证一个接收到的数据字是否遵循了预设的奇偶校验规则[@problem_id:1951688]。通过解决这个问题，您将巩固对奇偶校验（在此为奇校验）基本定义的理解，并学会如何应用它来识别通信中可能出现的单比特错误。", "problem": "在一个简化的数字通信系统中，发送器将4位数据字发送到接收器。为了实现基本的错误检测，发送器为每个4位数据字计算并附加一个奇偶校验位，形成一个5位码字用于传输。该系统配置为使用奇校验方案。在此方案中，选择奇偶校验位的值，使得5位码字（4个数据位加1个奇偶校验位）中 $1$ 的总数始终为奇数。\n\n接收器包含一个奇校验检查电路。该电路持续监控传入的5位码字。如果接收到的码字违反了奇校验规则（即 $1$ 的总数为偶数），它会输出一个“错误标志”，该标志被设置为逻辑 $1$。如果接收到的码字遵守奇校验规则，则错误标志设置为逻辑 $0$。\n\n假设接收到的5位码字是 `10110`。下列哪个陈述正确描述了错误标志的状态？\n\nA. 错误标志为1。接收到了奇数个 $1$，这在奇校验系统中表示错误。\n\nB. 错误标志为0。接收到的字中 $1$ 的总数是3，这是一个奇数，因此满足奇校验规则。\n\nC. 错误标志为1。原始数据中 $1$ 的个数必定为偶数，所以接收到的字是错误的。\n\nD. 错误标志为0。对于奇校验方案，接收到的字中偶数个 $1$ 表示没有错误。\n\nE. 错误标志为1。奇偶校验位是最后一位，为0。对于数据`1011`，为了实现奇校验，奇偶校验位应为 $1$。", "solution": "解释奇校验规则：5位码字中 $1$ 的总数必须是奇数。设接收到的5位码字为10110。计算 $1$ 的个数：\n$$\nN_{1} = 3.\n$$\n由于 $N_{1}$ 是奇数，所以接收到的字遵守奇校验规则。\n\n定义错误标志 $F$ 以反映接收器的规则：如果接收到的码字违反奇校验（即 $1$ 的总数为偶数），则输出 $F=1$；否则输出 $F=0$。形式上，\n$$\nF=\\begin{cases}\n1, & \\text{if } N_{1} \\equiv 0 \\pmod{2},\\\\\n0, & \\text{if } N_{1} \\equiv 1 \\pmod{2}.\n\\end{cases}\n$$\n当 $N_{1}=3$ 时，我们有 $N_{1} \\equiv 1 \\pmod{2}$，所以\n$$\nF=0.\n$$\n因此，正确的陈述是：错误标志为0，因为 $1$ 的总数是3，这是一个奇数，满足奇校验规则。这与选项B相对应。为了完整起见，请注意选项E是错误的，因为对于数据`1011`（其本身已经有三个 $1$），在奇校验方案中，校验位应为0，这与接收到的最后一位为0是一致的。", "answer": "$$\\boxed{B}$$", "id": "1951688"}, {"introduction": "在理解了如何检查奇偶性之后，下一步是探究奇偶校验位是如何生成的。数字电路的输入信号是随时间动态变化的，而时序图是描述这种行为的关键工具[@problem_id:1951721]。本练习要求您为一个随时间变化的3位数据输入绘制出其对应的偶校验位的输出波形，这有助于将静态的逻辑表达式与电路的实际动态工作过程联系起来。", "problem": "一个数字电路被设计用作一个3位数据字的偶校验生成器。三个数据输入线记作$D_2$、$D_1$和$D_0$，单个输出线是校验位$P$。该电路是组合电路，意味着其在任何时刻的输出仅取决于同一时刻的输入。在总时长为$8T$的时间内观察输入线的状态（其中 $1$ 代表高电平，$0$ 代表低电平），$T$是一个固定的时间间隔。在每个长度为$T$的间隔内，输入值是恒定的。输入状态序列如下：\n- 对于时间间隔$t \\in [0, T)$：$D_2=0, D_1=0, D_0=0$\n- 对于时间间隔$t \\in [T, 2T)$：$D_2=0, D_1=0, D_0=1$\n- 对于时间间隔$t \\in [2T, 3T)$：$D_2=0, D_1=1, D_0=1$\n- 对于时间间隔$t \\in [3T, 4T)$：$D_2=1, D_1=1, D_0=0$\n- 对于时间间隔$t \\in [4T, 5T)$：$D_2=1, D_1=1, D_0=1$\n- 对于时间间隔$t \\in [5T, 6T)$：$D_2=1, D_1=0, D_0=1$\n- 对于时间间隔$t \\in [6T, 7T)$：$D_2=0, D_1=1, D_0=0$\n- 对于时间间隔$t \\in [7T, 8T)$：$D_2=1, D_1=0, D_0=0$\n\n在从$t=0$到$t=8T$的总时间间隔内，下列哪个二进制序列表示输出$P$？每个序列中的第一个比特对应于区间$[0, T)$的输出，第二个比特对应于区间$[T, 2T)$的输出，以此类推。\n\nA. `10110100`\n\nB. `00100111`\n\nC. `01010110`\n\nD. `01001011`\n\nE. `11001010`", "solution": "偶校验生成器产生一个输出位$P$，使得数据位和校验位中 $1$ 的总数为偶数。更直接地说：如果输入数据位（$D_2, D_1, D_0$）中 $1$ 的个数是奇数，则校验位$P$为 $1$；如果输入中 $1$ 的个数是偶数，则$P$为 $0$。\n\n3位偶校验生成器的逻辑函数是输入位的异或（XOR）：\n$$ P = D_2 \\oplus D_1 \\oplus D_0 $$\n我们现在根据给定的输入值计算每个时间间隔的输出$P$。\n\n**区间 1: $t \\in [0, T)$**\n输入: $D_2=0, D_1=0, D_0=0$。\n输入中 $1$ 的个数为0，是偶数。\n因此，校验位$P=0$。\n使用异或函数: $P = 0 \\oplus 0 \\oplus 0 = 0$。\n\n**区间 2: $t \\in [T, 2T)$**\n输入: $D_2=0, D_1=0, D_0=1$。\n输入中 $1$ 的个数为1，是奇数。\n因此，校验位$P=1$。\n使用异或函数: $P = 0 \\oplus 0 \\oplus 1 = 1$。\n\n**区间 3: $t \\in [2T, 3T)$**\n输入: $D_2=0, D_1=1, D_0=1$。\n输入中 $1$ 的个数为2，是偶数。\n因此，校验位$P=0$。\n使用异或函数: $P = 0 \\oplus 1 \\oplus 1 = 0$。\n\n**区间 4: $t \\in [3T, 4T)$**\n输入: $D_2=1, D_1=1, D_0=0$。\n输入中 $1$ 的个数为2，是偶数。\n因此，校验位$P=0$。\n使用异或函数: $P = 1 \\oplus 1 \\oplus 0 = 0$。\n\n**区间 5: $t \\in [4T, 5T)$**\n输入: $D_2=1, D_1=1, D_0=1$。\n输入中 $1$ 的个数为3，是奇数。\n因此，校验位$P=1$。\n使用异或函数: $P = 1 \\oplus 1 \\oplus 1 = 1$。\n\n**区间 6: $t \\in [5T, 6T)$**\n输入: $D_2=1, D_1=0, D_0=1$。\n输入中 $1$ 的个数为2，是偶数。\n因此，校验位$P=0$。\n使用异或函数: $P = 1 \\oplus 0 \\oplus 1 = 0$。\n\n**区间 7: $t \\in [6T, 7T)$**\n输入: $D_2=0, D_1=1, D_0=0$。\n输入中 $1$ 的个数为1，是奇数。\n因此，校验位$P=1$。\n使用异或函数: $P = 0 \\oplus 1 \\oplus 0 = 1$。\n\n**区间 8: $t \\in [7T, 8T)$**\n输入: $D_2=1, D_1=0, D_0=0$。\n输入中 $1$ 的个数为1，是奇数。\n因此，校验位$P=1$。\n使用异或函数: $P = 1 \\oplus 0 \\oplus 0 = 1$。\n\n按顺序组合每个区间的输出位，我们得到序列：`01001011`。\n将此结果与给定的选项进行比较：\nA. `10110100` (这是奇校验输出)\nB. `00100111`\nC. `01010110`\nD. `01001011` (这与我们计算出的序列匹配)\nE. `11001010`\n\n正确选项是D。", "answer": "$$\\boxed{D}$$", "id": "1951721"}, {"introduction": "最后，我们将从理论概念转向具体的硬件实现。理解一个逻辑功能（如奇偶校验本质上是异或运算 $A \\oplus B \\oplus C$）与用基本逻辑门将其构建出来是两种不同的技能。这个练习挑战您仅使用2输入或非门（NOR gates）来设计一个3位偶校验发生器，这是一种在实际工程中常见的、使用通用门实现特定功能的任务[@problem_id:1951690]。它将帮助您掌握从逻辑函数到门级电路的转换和优化过程。", "problem": "正在设计一个用作3位偶校验生成器的数字电路。该电路有三个输入 $A$、$B$ 和 $C$，并产生一个单一输出 $P$。如果输入 $1$ 的个数为奇数，则输出 $P$ 必须为逻辑 $1$，否则为逻辑 $0$。设计规范要求采用模块化级联架构：第一个模块计算中间结果 $Z = A \\oplus B$（其中 $\\oplus$ 表示异或运算），第二个模块计算最终输出 $P = Z \\oplus C$。这两个模块中的每一个都必须使用最优、最少数量的2输入或非门来实现。请确定根据此设计构建完整的3位偶校验生成器所需的2输入或非门的总数。", "solution": "我们必须仅使用2输入或非门来实现两个级联模块，每个模块计算一个2输入异或（XOR）：首先是 $Z=A \\oplus B$，然后是 $P=Z \\oplus C$。或非门的总数等于两个异或模块所需的最少或非门数量之和，因此我们只需确定实现一个2输入异或所需的最少2输入或非门数量。\n\n设2输入或非运算表示为 $X \\downarrow Y = (X+Y)'$，其中 $+$ 是或运算，并置表示与运算，而 $'$ 是非运算。可以通过将或非门的输入连接在一起产生非运算：$X' = X \\downarrow X$。\n\n一个使用四个2输入或非门实现的XNOR（同或）的标准最简纯或非门电路如下：\n$$\nD = A \\downarrow B = (A+B)' \\,,\n$$\n$$\nE = A \\downarrow D = (A + D)' = (A + (A+B)')' = A' \\cdot (A+B) = A'B \\,,\n$$\n$$\nF = B \\downarrow D = (B + D)' = (B + (A+B)')' = B' \\cdot (A+B) = AB' \\,,\n$$\n$$\nG = E \\downarrow F = (E + F)' = (A'B + AB')' \\,.\n$$\n由于 $G = (A'B + AB')'$，所以 $G$ 是 $A \\odot B$（XNOR，同或）。因此，为了得到 $A \\oplus B$，我们用一个额外的2输入或非门将 $G$ 反相：\n$$\nA \\oplus B = G' = G \\downarrow G \\,.\n$$\n因此，一个2输入异或门恰好需要五个2输入或非门：四个用于构成XNOR，以及一个最终的反相器。这是最优的，因为使用四个2输入或非门，在这种结构下我们能实现的最好结果是XNOR；要生成XOR，需要一次额外的反相，这必然会增加至少一个或非门。\n\n将此应用于指定的模块化架构：\n- 第一个模块计算 $Z = A \\oplus B$，使用$5$个或非门。\n- 第二个模块计算 $P = Z \\oplus C$，使用$5$个或非门。\n\n由于这些模块是级联且模块化的（模块间不共享内部节点），所以2输入或非门的总数为 $5 + 5 = 10$。", "answer": "$$\\boxed{10}$$", "id": "1951690"}]}