/*
 * Copyright (c) Huawei Technologies Co., Ltd. 2020-2020. All rights reserved.
 * Description: kirin980 tzpc configure
 * Create: 2020-03-02
 */

#ifndef __TZPC_CFG_KIRIN980__
#define __TZPC_CFG_KIRIN980__

int tzpc_link[] = {
	INVALID_ID,
	INVALID_ID,
	INVALID_ID,
	TZPC_SLAVE_I2C3,
	TZPC_SLAVE_I2C4,
	INVALID_ID,
	TZPC_SLAVE_SPI1,
	TZPC_SLAVE_GPIO0,
	TZPC_SLAVE_GPIO1,
	TZPC_SLAVE_GPIO2,
	TZPC_SLAVE_GPIO3,
	TZPC_SLAVE_GPIO4,
	TZPC_SLAVE_GPIO5,
	TZPC_SLAVE_GPIO6,
	TZPC_SLAVE_GPIO7,
	TZPC_SLAVE_GPIO8,
	TZPC_SLAVE_GPIO9,
	TZPC_SLAVE_GPIO10,
	TZPC_SLAVE_GPIO11,
	TZPC_SLAVE_GPIO12,
	TZPC_SLAVE_GPIO13,
	TZPC_SLAVE_GPIO14,
	TZPC_SLAVE_GPIO15,
	TZPC_SLAVE_GPIO16,
	TZPC_SLAVE_GPIO17,
	TZPC_SLAVE_GPIO18,
	TZPC_SLAVE_GPIO19,
	TZPC_SLAVE_GPIO20,
	TZPC_SLAVE_GPIO21,
	TZPC_SLAVE_GPIO22,
	TZPC_SLAVE_GPIO23,
	TZPC_SLAVE_GPIO24,
	TZPC_SLAVE_GPIO25,
	TZPC_SLAVE_GPIO26,
	TZPC_SLAVE_GPIO27,
	TZPC_SLAVE_GPIO28,
	TZPC_SLAVE_GPIO29,
	TZPC_SLAVE_GPIO30,
	TZPC_SLAVE_GPIO31,
	TZPC_SLAVE_GPIO32,
	TZPC_SLAVE_GPIO33,
	TZPC_SLAVE_GPIO0_SE,
	TZPC_SLAVE_GPIO1_SE,
	TZPC_SLAVE_I2C7,
	TZPC_SLAVE_SPI4,
	TZPC_SLAVE_SPI3,
};

TZPC_BIT_DEF tzpc_tbl[] = {
	/* 0 */
	{ TZPC_SLAVE_PERI_IOC_REGION0, TZPC_TABLE_PERI, 0, 0, TZPC_SEC },
	{ TZPC_SLAVE_PERI_IOC_REGION1, TZPC_TABLE_PERI, 0, 1, TZPC_SEC },
	{ TZPC_SLAVE_PERI_IOC_REGION2, TZPC_TABLE_PERI, 0, 2, TZPC_SEC },
	{ TZPC_SLAVE_PERI_IOC_REGION3, TZPC_TABLE_PERI, 0, 3, TZPC_SEC },
	{ TZPC_SLAVE_PERI_IOC_REGION4, TZPC_TABLE_PERI, 0, 4, TZPC_SEC },
	{ TZPC_SLAVE_PERI_IOC_REGION5, TZPC_TABLE_PERI, 0, 5, TZPC_SEC },
	{ TZPC_SLAVE_PERI_IOC_REGION6, TZPC_TABLE_PERI, 0, 6, TZPC_SEC },
	{ TZPC_SLAVE_PERI_IOC_REGION7, TZPC_TABLE_PERI, 0, 7, TZPC_SEC },
	{ TZPC_SLAVE_PERI_IOC_REGION8, TZPC_TABLE_PERI, 0, 8, TZPC_SEC },
	{ TZPC_SLAVE_PERI_IOC_REGION9, TZPC_TABLE_PERI, 0, 9, TZPC_SEC },
	{ TZPC_SLAVE_PERI_IOC_REGION10, TZPC_TABLE_PERI, 0, 10, TZPC_SEC },
	{ TZPC_SLAVE_PERI_IOC_REGION16, TZPC_TABLE_PERI, 0, 16, TZPC_UNSEC },

	/* 1 */
	{ TZPC_SLAVE_TIMER9, TZPC_TABLE_PERI, 1, 2, TZPC_UNSEC },
	{ TZPC_SLAVE_TIMER10, TZPC_TABLE_PERI, 1, 3, TZPC_UNSEC },
	{ TZPC_SLAVE_TIMER11, TZPC_TABLE_PERI, 1, 4, TZPC_UNSEC },
	{ TZPC_SLAVE_TIMER12, TZPC_TABLE_PERI, 1, 5, TZPC_UNSEC },
	{ TZPC_SLAVE_PCTRL_REGION1, TZPC_TABLE_PERI, 1, 6, TZPC_UNSEC },
	{ TZPC_SLAVE_PCTRL_REGION2, TZPC_TABLE_PERI, 1, 7, TZPC_UNSEC },
	{ TZPC_SLAVE_PCTRL_REGION3, TZPC_TABLE_PERI, 1, 8, TZPC_UNSEC },
	{ TZPC_SLAVE_PCTRL_REGION4, TZPC_TABLE_PERI, 1, 9, TZPC_SEC },
	{ TZPC_SLAVE_PWM, TZPC_TABLE_PERI, 1, 10, TZPC_UNSEC },
	{ TZPC_SLAVE_CFG_BLPWM, TZPC_TABLE_PERI, 1, 11, TZPC_UNSEC },
	{ TZPC_SLAVE_WATCHDOG0, TZPC_TABLE_PERI, 1, 12, TZPC_UNSEC },
	{ TZPC_SLAVE_WATCHDOG1, TZPC_TABLE_PERI, 1, 13, TZPC_UNSEC },
	{ TZPC_SLAVE_GPIO0, TZPC_TABLE_PERI, 1, 14, TZPC_UNSEC },
	{ TZPC_SLAVE_GPIO1, TZPC_TABLE_PERI, 1, 15, TZPC_UNSEC },
	{ TZPC_SLAVE_GPIO2, TZPC_TABLE_PERI, 1, 16, TZPC_UNSEC },
	{ TZPC_SLAVE_GPIO3, TZPC_TABLE_PERI, 1, 17, TZPC_UNSEC },
	{ TZPC_SLAVE_GPIO4, TZPC_TABLE_PERI, 1, 18, TZPC_UNSEC },
	{ TZPC_SLAVE_GPIO5, TZPC_TABLE_PERI, 1, 19, TZPC_UNSEC },
	{ TZPC_SLAVE_GPIO6, TZPC_TABLE_PERI, 1, 20, TZPC_UNSEC },
	{ TZPC_SLAVE_GPIO7, TZPC_TABLE_PERI, 1, 21, TZPC_UNSEC },
	{ TZPC_SLAVE_GPIO8, TZPC_TABLE_PERI, 1, 22, TZPC_UNSEC },
	{ TZPC_SLAVE_GPIO9, TZPC_TABLE_PERI, 1, 23, TZPC_UNSEC },
	{ TZPC_SLAVE_GPIO10, TZPC_TABLE_PERI, 1, 24, TZPC_UNSEC },
	{ TZPC_SLAVE_GPIO11, TZPC_TABLE_PERI, 1, 25, TZPC_UNSEC },
	{ TZPC_SLAVE_GPIO12, TZPC_TABLE_PERI, 1, 26, TZPC_UNSEC },
	{ TZPC_SLAVE_GPIO13, TZPC_TABLE_PERI, 1, 27, TZPC_UNSEC },
	{ TZPC_SLAVE_GPIO14, TZPC_TABLE_PERI, 1, 28, TZPC_UNSEC },
	{ TZPC_SLAVE_GPIO15, TZPC_TABLE_PERI, 1, 29, TZPC_UNSEC },
	{ TZPC_SLAVE_GPIO16, TZPC_TABLE_PERI, 1, 30, TZPC_UNSEC },
	{ TZPC_SLAVE_GPIO17, TZPC_TABLE_PERI, 1, 31, TZPC_UNSEC },

	/* 2 */
	{ TZPC_SLAVE_GPIO20, TZPC_TABLE_PERI, 2, 2, TZPC_UNSEC },
	{ TZPC_SLAVE_GPIO21, TZPC_TABLE_PERI, 2, 3, TZPC_UNSEC },
	{ TZPC_SLAVE_PERI_LOADMONITOR0, TZPC_TABLE_PERI, 2, 4, TZPC_SEC },
	{ TZPC_SLAVE_CTF, TZPC_TABLE_PERI, 2, 5, TZPC_SEC },
	{ TZPC_SLAVE_GPIO0_SE, TZPC_TABLE_PERI, 2, 6, TZPC_SEC },
	{ TZPC_SLAVE_ATGC, TZPC_TABLE_PERI, 2, 7, TZPC_SEC },
	{ TZPC_SLAVE_PERI_LOADMONITOR1, TZPC_TABLE_PERI, 2, 8, TZPC_SEC },
	/* G3D FIREWALL */
	{ TZPC_SLAVE_G3D_FIREWALL_ENABLE, TZPC_TABLE_PERI, 2, 16, TZPC_UNSEC },
	{ TZPC_SLAVE_G3D_FIREWALL_ERR_RESP, TZPC_TABLE_PERI, 2, 17, TZPC_UNSEC },
	{ TZPC_SLAVE_G3D_FIREWALL_SEL0_SEL2_SEL, TZPC_TABLE_PERI, 2, 18, TZPC_SEC },
	{ TZPC_SLAVE_G3D_SECURE_PROPERTY0, TZPC_TABLE_PERI, 2, 20, TZPC_UNSEC },
	{ TZPC_SLAVE_G3D_SECURE_PROPERTY1, TZPC_TABLE_PERI, 2, 21, TZPC_SEC },

	/* 3 */
	/* PCIE FIREWALL */
	{ TZPC_SLAVE_PCIE_FIREWALL_ENABLE, TZPC_TABLE_PERI, 3, 8, TZPC_UNSEC },
	{ TZPC_SLAVE_PCIE_FIREWALL_ERR_RESP, TZPC_TABLE_PERI, 3, 9, TZPC_UNSEC },
	{ TZPC_SLAVE_PCIE_FIREWALL_ECURE_PROPERTY, TZPC_TABLE_PERI, 3, 10, TZPC_UNSEC },
	{ TZPC_SLAVE_SD30, TZPC_TABLE_PERI, 3, 28, TZPC_UNSEC },
	{ TZPC_SLAVE_SDIO0, TZPC_TABLE_PERI, 3, 29, TZPC_UNSEC },
	{ TZPC_SLAVE_MMC0_SYS_CTRL, TZPC_TABLE_PERI, 3, 30, TZPC_UNSEC },

	/* 4 */
	{ TZPC_SLAVE_USB3OTG, TZPC_TABLE_PERI, 4, 1, TZPC_UNSEC },
	{ TZPC_SLAVE_USB3OTG_BC, TZPC_TABLE_PERI, 4, 2, TZPC_UNSEC },
	{ TZPC_SLAVE_PERF_STAT, TZPC_TABLE_PERI, 4, 3, TZPC_UNSEC },
	{ TZPC_SLAVE_IPCNS, TZPC_TABLE_PERI, 4, 5, TZPC_UNSEC },
	{ TZPC_SLAVE_IPC, TZPC_TABLE_PERI, 4, 6, TZPC_SEC },
	{ TZPC_SLAVE_CODEC_SSI, TZPC_TABLE_PERI, 4, 11, TZPC_UNSEC },
	{ TZPC_SLAVE_IPC_MDM_S, TZPC_TABLE_PERI, 4, 12, TZPC_SEC },
	{ TZPC_SLAVE_IPC_MDM_NS, TZPC_TABLE_PERI, 4, 13, TZPC_UNSEC },
	{ TZPC_SLAVE_UART0, TZPC_TABLE_PERI, 4, 14, TZPC_UNSEC },
	{ TZPC_SLAVE_UART1, TZPC_TABLE_PERI, 4, 15, TZPC_UNSEC },
	{ TZPC_SLAVE_UART2, TZPC_TABLE_PERI, 4, 16, TZPC_UNSEC },
	{ TZPC_SLAVE_UART4, TZPC_TABLE_PERI, 4, 17, TZPC_UNSEC },
	{ TZPC_SLAVE_UART5, TZPC_TABLE_PERI, 4, 18, TZPC_UNSEC },
	{ TZPC_SLAVE_SPI1, TZPC_TABLE_PERI, 4, 19, TZPC_UNSEC },
	{ TZPC_SLAVE_I2C3, TZPC_TABLE_PERI, 4, 20, TZPC_UNSEC },
	{ TZPC_SLAVE_I2C4, TZPC_TABLE_PERI, 4, 21, TZPC_UNSEC },
	{ TZPC_SLAVE_DDRC_SECURE_BOOT_LOCK, TZPC_TABLE_PERI, 4, 22, TZPC_SEC },
	{ TZPC_SLAVE_I2C6, TZPC_TABLE_PERI, 4, 23, TZPC_UNSEC },
	{ TZPC_SLAVE_SPI4, TZPC_TABLE_PERI, 4, 25, TZPC_SEC },
	{ TZPC_SLAVE_I2C7, TZPC_TABLE_PERI, 4, 26, TZPC_UNSEC },
	{ TZPC_SLAVE_UFS_SYS_CTRL, TZPC_TABLE_PERI, 4, 28, TZPC_UNSEC },
	{ TZPC_SLAVE_UFS_CFG, TZPC_TABLE_PERI, 4, 29, TZPC_UNSEC },
	{ TZPC_SLAVE_MMC0_IOC, TZPC_TABLE_PERI, 4, 30, TZPC_UNSEC },
	{ TZPC_SLAVE_MMC1_IOC, TZPC_TABLE_PERI, 4, 31, TZPC_UNSEC },

	/* 5 */
	{ TZPC_SLAVE_LPM3_PMUI2C1, TZPC_TABLE_PERI, 5, 0, TZPC_UNSEC },
	{ TZPC_SLAVE_LPM3_TSENSORC, TZPC_TABLE_PERI, 5, 2, TZPC_SEC },
	{ TZPC_SLAVE_LPM3_PMC, TZPC_TABLE_PERI, 5, 3, TZPC_UNSEC },
	{ TZPC_SLAVE_LPM3_UART, TZPC_TABLE_PERI, 5, 4, TZPC_UNSEC },
	{ TZPC_SLAVE_LPM3_PMUI2C0, TZPC_TABLE_PERI, 5, 5, TZPC_UNSEC },
	{ TZPC_SLAVE_CPU_PERI_CRG_REGION1, TZPC_TABLE_PERI, 5, 6, TZPC_SEC },
	{ TZPC_SLAVE_PERI_CRG_REGION1, TZPC_TABLE_PERI, 5, 7, TZPC_UNSEC },
	{ TZPC_SLAVE_PERI_CRG_REGION2, TZPC_TABLE_PERI, 5, 8, TZPC_SEC },
	{ TZPC_SLAVE_PERI_CRG_REGION3, TZPC_TABLE_PERI, 5, 9, TZPC_UNSEC },
	{ TZPC_SLAVE_PERI_CRG_REGION4, TZPC_TABLE_PERI, 5, 10, TZPC_SEC },
	{ TZPC_SLAVE_PERI_CRG_REGION5, TZPC_TABLE_PERI, 5, 11, TZPC_SEC },
	{ TZPC_SLAVE_LPM3_WD, TZPC_TABLE_PERI, 5, 12, TZPC_SEC },
	{ TZPC_SLAVE_LPM3_TIMER, TZPC_TABLE_PERI, 5, 13, TZPC_SEC },
	{ TZPC_SLAVE_LPM3_CONFIG, TZPC_TABLE_PERI, 5, 14, TZPC_SEC },
	{ TZPC_SLAVE_CPU_PERI_CRG_REGION0_3, TZPC_TABLE_PERI, 5, 15, TZPC_UNSEC },
	{ TZPC_SLAVE_LPM3_RAM, TZPC_TABLE_PERI, 5, 17, TZPC_SEC },
	{ TZPC_SLAVE_CPU_PERI_CRG_REGION2, TZPC_TABLE_PERI, 5, 19, TZPC_SEC },

	/* 6 */
	{ TZPC_MASTER_LPM3, TZPC_TABLE_PERI, 6, 0, TZPC_SEC },
	{ TZPC_MASTER_SD3, TZPC_TABLE_PERI, 6, 5, TZPC_UNSEC },
	{ TZPC_MASTER_SDIO0, TZPC_TABLE_PERI, 6, 6, TZPC_UNSEC },
	{ TZPC_MASTER_USB3OTG, TZPC_TABLE_PERI, 6, 8, TZPC_UNSEC },
	{ TZPC_MASTER_G3D, TZPC_TABLE_PERI, 6, 9, TZPC_UNSEC },
	{ TZPC_MASTER_PI_MONITOR, TZPC_TABLE_PERI, 6, 17, TZPC_UNSEC },
	{ TZPC_MASTER_PERF_STAT, TZPC_TABLE_PERI, 6, 18, TZPC_UNSEC },
	{ TZPC_MASTER_UFS, TZPC_TABLE_PERI, 6, 21, TZPC_UNSEC },
	{ TZPC_MASTER_PCIE0, TZPC_TABLE_PERI, 6, 22, TZPC_UNSEC },

	/* 7 */
	{ TZPC_SLAVE_PSAM_NS_REGION, TZPC_TABLE_PERI, 7, 0, TZPC_UNSEC },
	{ TZPC_SLAVE_IPF_NS_REGION, TZPC_TABLE_PERI, 7, 1, TZPC_UNSEC },
	{ TZPC_SLAVE_PSAM_S_REGION, TZPC_TABLE_PERI, 7, 2, TZPC_SEC },
	{ TZPC_SLAVE_IPF_S_REGION, TZPC_TABLE_PERI, 7, 3, TZPC_SEC },
	{ TZPC_SLAVE_MEDIA_CRG_REGION0, TZPC_TABLE_PERI, 7, 16, TZPC_UNSEC },
	{ TZPC_SLAVE_MEDIA_CRG_REGION1, TZPC_TABLE_PERI, 7, 17, TZPC_SEC },
	{ TZPC_SLAVE_MEDIA_CRG_REGION2, TZPC_TABLE_PERI, 7, 18, TZPC_SEC },
	{ TZPC_SLAVE_MEDIA_CRG_REGION3, TZPC_TABLE_PERI, 7, 19, TZPC_SEC },
	{ TZPC_SLAVE_MEDIA2_CRG, TZPC_TABLE_PERI, 7, 20, TZPC_UNSEC },

	/* 8 */
	/* VIVO BUS FIREWALL */
	{ TZPC_SLAVE_VIVOBUS_FIREWALL_ENABLE, TZPC_TABLE_PERI, 8, 0, TZPC_UNSEC },
	{ TZPC_SLAVE_VIVOBUS_FIREWALL_ERR_RESP, TZPC_TABLE_PERI, 8, 1, TZPC_UNSEC },
	{ TZPC_SLAVE_VIVOBUS_FIREWALL_SEL0_SEL2_SEL, TZPC_TABLE_PERI, 8, 2, TZPC_SEC },
	{ TZPC_SLAVE_IVP_CFG_FIREWALL_ENABLE, TZPC_TABLE_PERI, 8, 4, TZPC_UNSEC },
	{ TZPC_SLAVE_SMMU_FIREWALL_ENABLE, TZPC_TABLE_PERI, 8, 5, TZPC_UNSEC },
	{ TZPC_SLAVE_ISP_CFG_SECURE_PROPERTY0, TZPC_TABLE_PERI, 8, 6, TZPC_UNSEC },
	{ TZPC_SLAVE_ISP_CFG_SECURE_PROPERTY1, TZPC_TABLE_PERI, 8, 7, TZPC_SEC },
	{ TZPC_SLAVE_IVP_CFG_SECURE_PROPERTY0, TZPC_TABLE_PERI, 8, 8, TZPC_UNSEC },
	{ TZPC_SLAVE_IVP_CFG_SECURE_PROPERTY1, TZPC_TABLE_PERI, 8, 9, TZPC_SEC },
	/* VCODEC BUS FIREWALL */
	{ TZPC_SLAVE_VCODECBUS_FIREWALL_ENABLE, TZPC_TABLE_PERI, 8, 12, TZPC_UNSEC },
	{ TZPC_SLAVE_VCODECBUS_FIREWALL_ERR_RESP, TZPC_TABLE_PERI, 8, 13, TZPC_UNSEC },
	{ TZPC_SLAVE_VCODECBUS_FIREWALL_SEL0_SEL2_SEL, TZPC_TABLE_PERI, 8, 14, TZPC_UNSEC },
	/* VIVO BUS FIREWALL */
	{ TZPC_SLAVE_DDRC_FIREWALL_ENABLE, TZPC_TABLE_PERI, 8, 20, TZPC_UNSEC },
	{ TZPC_SLAVE_DDRC_FIREWALL_ERR_RESP, TZPC_TABLE_PERI, 8, 21, TZPC_UNSEC },
	{ TZPC_SLAVE_DDRC_FIREWALL_SEL0_SEL2_SEL, TZPC_TABLE_PERI, 8, 22, TZPC_SEC },
	{ TZPC_SLAVE_DDRC_MPU_INTERFACE_SECURE_PROPERTY0, TZPC_TABLE_PERI, 8, 24, TZPC_SEC },
	{ TZPC_SLAVE_DDRC_MPU_INTERFACE_SECURE_PROPERTY1, TZPC_TABLE_PERI, 8, 25, TZPC_SEC },

	/* 0 */
	{ TZPC_SLAVE_EFUSEC, TZPC_TABLE_AO, 0, 0, TZPC_SEC },
	{ TZPC_SLAVE_RTC0, TZPC_TABLE_AO, 0, 1, TZPC_UNSEC },
	{ TZPC_SLAVE_RTC1, TZPC_TABLE_AO, 0, 2, TZPC_SEC },
	{ TZPC_SLAVE_SCI0, TZPC_TABLE_AO, 0, 3, TZPC_SEC },
	{ TZPC_SLAVE_SCI1, TZPC_TABLE_AO, 0, 4, TZPC_SEC },
	{ TZPC_SLAVE_SYSCNT, TZPC_TABLE_AO, 0, 5, TZPC_UNSEC },
	{ TZPC_SLAVE_SCTRL_REGION1, TZPC_TABLE_AO, 0, 6, TZPC_UNSEC },
	{ TZPC_SLAVE_SCTRL_REGION2, TZPC_TABLE_AO, 0, 7, TZPC_SEC },
	{ TZPC_SLAVE_SCTRL_REGION3, TZPC_TABLE_AO, 0, 8, TZPC_SEC },
	{ TZPC_SLAVE_SCTRL_REGION4, TZPC_TABLE_AO, 0, 9, TZPC_SEC },
	{ TZPC_SLAVE_SCTRL_REGION5, TZPC_TABLE_AO, 0, 10, TZPC_SEC },
	{ TZPC_SLAVE_SCTRL_REGION6, TZPC_TABLE_AO, 0, 11, TZPC_SEC },
	{ TZPC_SLAVE_GPIO22, TZPC_TABLE_AO, 0, 12, TZPC_UNSEC },
	{ TZPC_SLAVE_GPIO23, TZPC_TABLE_AO, 0, 13, TZPC_UNSEC },
	{ TZPC_SLAVE_GPIO24, TZPC_TABLE_AO, 0, 14, TZPC_UNSEC },
	{ TZPC_SLAVE_GPIO25, TZPC_TABLE_AO, 0, 15, TZPC_UNSEC },
	{ TZPC_SLAVE_GPIO26, TZPC_TABLE_AO, 0, 16, TZPC_UNSEC },
	{ TZPC_SLAVE_GPIO27, TZPC_TABLE_AO, 0, 17, TZPC_UNSEC },
	{ TZPC_SLAVE_WDT, TZPC_TABLE_AO, 0, 19, TZPC_UNSEC },
	{ TZPC_SLAVE_BB_DRX, TZPC_TABLE_AO, 0, 20, TZPC_SEC },
	{ TZPC_SLAVE_TIME0, TZPC_TABLE_AO, 0, 21, TZPC_UNSEC },
	{ TZPC_SLAVE_TIME1, TZPC_TABLE_AO, 0, 22, TZPC_SEC },
	{ TZPC_SLAVE_TIME2, TZPC_TABLE_AO, 0, 23, TZPC_SEC },
	{ TZPC_SLAVE_TIME3, TZPC_TABLE_AO, 0, 24, TZPC_SEC },
	{ TZPC_SLAVE_TIME4, TZPC_TABLE_AO, 0, 25, TZPC_UNSEC },
	{ TZPC_SLAVE_TIME5, TZPC_TABLE_AO, 0, 26, TZPC_UNSEC },
	{ TZPC_SLAVE_TIME6, TZPC_TABLE_AO, 0, 27, TZPC_UNSEC },
	{ TZPC_SLAVE_TIME7, TZPC_TABLE_AO, 0, 28, TZPC_UNSEC },
	{ TZPC_SLAVE_TIME8, TZPC_TABLE_AO, 0, 29, TZPC_UNSEC },

	/* 1 */
	{ TZPC_SLAVE_GPIO28, TZPC_TABLE_AO, 1, 0, TZPC_UNSEC },
	{ TZPC_SLAVE_GPIO1_SE, TZPC_TABLE_AO, 1, 1, TZPC_SEC },
	{ TZPC_SLAVE_SPMI, TZPC_TABLE_AO, 1, 2, TZPC_UNSEC },
	{ TZPC_SLAVE_AO_IPC_S, TZPC_TABLE_AO, 1, 3, TZPC_SEC },
	{ TZPC_SLAVE_AO_IPC_NS, TZPC_TABLE_AO, 1, 4, TZPC_UNSEC },
	{ TZPC_SLAVE_AO_LOADMONITOR, TZPC_TABLE_AO, 1, 5, TZPC_SEC },
	{ TZPC_SLAVE_GPIO18, TZPC_TABLE_AO, 1, 6, TZPC_UNSEC },
	{ TZPC_SLAVE_GPIO19, TZPC_TABLE_AO, 1, 7, TZPC_UNSEC },
	{ TZPC_SLAVE_SPI3, TZPC_TABLE_AO, 1, 8, TZPC_UNSEC },
	{ TZPC_SLAVE_SPMI_SEC_RTC, TZPC_TABLE_AO, 1, 10, TZPC_SEC },
	{ TZPC_SLAVE_GPIO29, TZPC_TABLE_AO, 1, 11, TZPC_UNSEC },
	{ TZPC_SLAVE_GPIO30, TZPC_TABLE_AO, 1, 12, TZPC_UNSEC },
	{ TZPC_SLAVE_GPIO31, TZPC_TABLE_AO, 1, 13, TZPC_UNSEC },
	{ TZPC_SLAVE_GPIO32, TZPC_TABLE_AO, 1, 14, TZPC_UNSEC },
	{ TZPC_SLAVE_GPIO33, TZPC_TABLE_AO, 1, 15, TZPC_UNSEC },

	/* 2 */
	{ TZPC_SLAVE_AO_IOCG_IOMG_0, TZPC_TABLE_AO, 2, 0, TZPC_SEC },
	{ TZPC_SLAVE_AO_IOCG_IOMG_1, TZPC_TABLE_AO, 2, 1, TZPC_SEC },
	{ TZPC_SLAVE_AO_IOCG_IOMG_2, TZPC_TABLE_AO, 2, 2, TZPC_SEC },
	{ TZPC_SLAVE_AO_IOCG_IOMG_3, TZPC_TABLE_AO, 2, 3, TZPC_SEC },
	{ TZPC_SLAVE_AO_IOCG_IOMG_4, TZPC_TABLE_AO, 2, 4, TZPC_SEC },
	{ TZPC_SLAVE_AO_IOCG_IOMG_5, TZPC_TABLE_AO, 2, 5, TZPC_SEC },
	{ TZPC_SLAVE_AO_IOCG_IOMG_6, TZPC_TABLE_AO, 2, 6, TZPC_SEC },
	{ TZPC_SLAVE_AO_IOCG_IOMG_7, TZPC_TABLE_AO, 2, 7, TZPC_SEC },
	{ TZPC_SLAVE_AO_IOCG_IOMG_8, TZPC_TABLE_AO, 2, 8, TZPC_SEC },
	{ TZPC_SLAVE_AO_IOCG_IOMG_9, TZPC_TABLE_AO, 2, 9, TZPC_SEC },
	{ TZPC_SLAVE_AO_IOCG_IOMG_10, TZPC_TABLE_AO, 2, 10, TZPC_SEC },
	{ TZPC_SLAVE_AO_IOCG_IOMG_11, TZPC_TABLE_AO, 2, 11, TZPC_SEC },
	{ TZPC_SLAVE_AO_IOCG_IOMG_12, TZPC_TABLE_AO, 2, 12, TZPC_SEC },
	{ TZPC_SLAVE_AO_IOCG_IOMG_13, TZPC_TABLE_AO, 2, 13, TZPC_SEC },
	{ TZPC_SLAVE_AO_IOCG_IOMG_14, TZPC_TABLE_AO, 2, 14, TZPC_SEC },
	{ TZPC_SLAVE_AO_IOCG_IOMG_15, TZPC_TABLE_AO, 2, 15, TZPC_SEC },
	{ TZPC_SLAVE_AO_IOCG_IOMG_16, TZPC_TABLE_AO, 2, 16, TZPC_SEC },
	{ TZPC_SLAVE_AO_IOCG_IOMG_17, TZPC_TABLE_AO, 2, 17, TZPC_SEC },
	{ TZPC_SLAVE_AO_IOCG_IOMG_18, TZPC_TABLE_AO, 2, 18, TZPC_SEC },
	{ TZPC_SLAVE_AO_IOCG_IOMG_19, TZPC_TABLE_AO, 2, 19, TZPC_SEC },
	{ TZPC_SLAVE_AO_IOCG_IOMG_20, TZPC_TABLE_AO, 2, 20, TZPC_SEC },
	{ TZPC_SLAVE_AO_IOCG_IOMG_21, TZPC_TABLE_AO, 2, 21, TZPC_UNSEC },

	/* 3 */
	{ TZPC_SLAVE_NOC_TRACE_SPIDEN, TZPC_TABLE_AO, 3, 0, TZPC_SEC },
	{ TZPC_SLAVE_NOC_TRACE_DBGEN, TZPC_TABLE_AO, 3, 1, TZPC_SEC },
};

#endif /* __TZPC_CFG_KIRIN980__ */
