Fitter report for Dunna
Sat Jun 06 19:05:59 2015
Quartus II 64-Bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Sat Jun 06 19:05:59 2015         ;
; Quartus II 64-Bit Version          ; 12.1 Build 243 01/31/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; Dunna                                         ;
; Top-level Entity Name              ; palaplaca                                     ;
; Family                             ; Cyclone II                                    ;
; Device                             ; EP2C20F484C7                                  ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 608 / 18,752 ( 3 % )                          ;
;     Total combinational functions  ; 529 / 18,752 ( 3 % )                          ;
;     Dedicated logic registers      ; 194 / 18,752 ( 1 % )                          ;
; Total registers                    ; 194                                           ;
; Total pins                         ; 93 / 315 ( 30 % )                             ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 0 / 239,616 ( 0 % )                           ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                                ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                 ;
+------------------------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 821 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 821 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 818     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Documentos/GitHub/DProcesadores/ProyectoPedro/NUESTROQUARTUS/output_files/Dunna.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 608 / 18,752 ( 3 % )   ;
;     -- Combinational with no register       ; 414                    ;
;     -- Register only                        ; 79                     ;
;     -- Combinational with a register        ; 115                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 409                    ;
;     -- 3 input functions                    ; 80                     ;
;     -- <=2 input functions                  ; 40                     ;
;     -- Register only                        ; 79                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 504                    ;
;     -- arithmetic mode                      ; 25                     ;
;                                             ;                        ;
; Total registers*                            ; 194 / 19,649 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 194 / 18,752 ( 1 % )   ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 46 / 1,172 ( 4 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 93 / 315 ( 30 % )      ;
;     -- Clock pins                           ; 7 / 8 ( 88 % )         ;
;                                             ;                        ;
; Global signals                              ; 1                      ;
; M4Ks                                        ; 0 / 52 ( 0 % )         ;
; Total block memory bits                     ; 0 / 239,616 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 239,616 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 1 / 16 ( 6 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%           ;
; Peak interconnect usage (total/H/V)         ; 6% / 4% / 8%           ;
; Maximum fan-out                             ; 194                    ;
; Highest non-global fan-out                  ; 79                     ;
; Total fan-out                               ; 2688                   ;
; Average fan-out                             ; 3.07                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 608 / 18752 ( 3 % ) ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 414                 ; 0                              ;
;     -- Register only                        ; 79                  ; 0                              ;
;     -- Combinational with a register        ; 115                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 409                 ; 0                              ;
;     -- 3 input functions                    ; 80                  ; 0                              ;
;     -- <=2 input functions                  ; 40                  ; 0                              ;
;     -- Register only                        ; 79                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 504                 ; 0                              ;
;     -- arithmetic mode                      ; 25                  ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 194                 ; 0                              ;
;     -- Dedicated logic registers            ; 194 / 18752 ( 1 % ) ; 0 / 18752 ( 0 % )              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 46 / 1172 ( 4 % )   ; 0 / 1172 ( 0 % )               ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 93                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )      ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 1 / 20 ( 5 % )      ; 0 / 20 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2688                ; 0                              ;
;     -- Registered Connections               ; 775                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 17                  ; 0                              ;
;     -- Output Ports                         ; 74                  ; 0                              ;
;     -- Bidir Ports                          ; 2                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                        ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLOCK_27[0] ; D12   ; 3        ; 24           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_27[1] ; E12   ; 3        ; 24           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk         ; L1    ; 2        ; 0            ; 13           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; morse[0]    ; L22   ; 5        ; 50           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; morse[1]    ; L21   ; 5        ; 50           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; morse[2]    ; M22   ; 6        ; 50           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; morse[3]    ; V12   ; 7        ; 26           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; morse[4]    ; W12   ; 7        ; 26           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; morse[5]    ; U12   ; 8        ; 26           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; morse[6]    ; U11   ; 8        ; 26           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; morse[7]    ; M2    ; 1        ; 0            ; 13           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; morse[8]    ; M1    ; 1        ; 0            ; 13           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; morse[9]    ; L2    ; 2        ; 0            ; 13           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; op[0]       ; R22   ; 6        ; 50           ; 10           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; op[1]       ; R21   ; 6        ; 50           ; 10           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; op[2]       ; T22   ; 6        ; 50           ; 9            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; reset       ; T21   ; 6        ; 50           ; 9            ; 1           ; 72                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                               ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; AUD_DACDAT  ; B5    ; 3        ; 3            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AUD_DACLRCK ; A5    ; 3        ; 3            ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AUD_XCK     ; B4    ; 3        ; 1            ; 27           ; 0           ; no              ; no                     ; no            ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; I2C_SCLK    ; A3    ; 3        ; 1            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display1[0] ; J2    ; 2        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display1[1] ; J1    ; 2        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display1[2] ; H2    ; 2        ; 0            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display1[3] ; H1    ; 2        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display1[4] ; F2    ; 2        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display1[5] ; F1    ; 2        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display1[6] ; E2    ; 2        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display2[0] ; E1    ; 2        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display2[1] ; H6    ; 2        ; 0            ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display2[2] ; H5    ; 2        ; 0            ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display2[3] ; H4    ; 2        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display2[4] ; G3    ; 2        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display2[5] ; D2    ; 2        ; 0            ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display2[6] ; D1    ; 2        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display3[0] ; G5    ; 2        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display3[1] ; G6    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display3[2] ; C2    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display3[3] ; C1    ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display3[4] ; E3    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display3[5] ; E4    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display3[6] ; D3    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display4[0] ; F4    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display4[1] ; D5    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display4[2] ; D6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display4[3] ; J4    ; 2        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display4[4] ; L8    ; 2        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display4[5] ; F3    ; 2        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display4[6] ; D4    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; pc_out[0]   ; U22   ; 6        ; 50           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; pc_out[1]   ; U21   ; 6        ; 50           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; pc_out[2]   ; V22   ; 6        ; 50           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; pc_out[3]   ; V21   ; 6        ; 50           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; pc_out[4]   ; W22   ; 6        ; 50           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; pc_out[5]   ; W21   ; 6        ; 50           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; pc_out[6]   ; Y22   ; 6        ; 50           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; pc_out[7]   ; Y21   ; 6        ; 50           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; pc_out[8]   ; Y6    ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc_out[9]   ; V1    ; 1        ; 0            ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; s0[0]       ; R20   ; 6        ; 50           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; s0[1]       ; R19   ; 6        ; 50           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; s0[2]       ; U19   ; 6        ; 50           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; s0[3]       ; Y19   ; 6        ; 50           ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; s0[4]       ; T18   ; 6        ; 50           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; s0[5]       ; V19   ; 6        ; 50           ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; s0[6]       ; Y18   ; 6        ; 50           ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; s0[7]       ; U18   ; 6        ; 50           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; s1[0]       ; T11   ; 8        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; s1[1]       ; A11   ; 3        ; 22           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; s1[2]       ; AA9   ; 8        ; 18           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; s1[3]       ; AB8   ; 8        ; 15           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; s1[4]       ; AB10  ; 8        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; s1[5]       ; M6    ; 1        ; 0            ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; s1[6]       ; AA10  ; 8        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; s1[7]       ; AB9   ; 8        ; 18           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; s2[0]       ; H11   ; 3        ; 20           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; s2[1]       ; E11   ; 3        ; 22           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; s2[2]       ; Y10   ; 8        ; 15           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; s2[3]       ; D11   ; 3        ; 22           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; s2[4]       ; AA8   ; 8        ; 15           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; s2[5]       ; AA11  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; s2[6]       ; AB13  ; 7        ; 29           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; s2[7]       ; G11   ; 3        ; 20           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; s3[0]       ; AB11  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; s3[1]       ; M5    ; 1        ; 0            ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; s3[2]       ; R11   ; 8        ; 20           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; s3[3]       ; B10   ; 3        ; 20           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; s3[4]       ; V11   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; s3[5]       ; R10   ; 8        ; 13           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; s3[6]       ; AA12  ; 7        ; 29           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; s3[7]       ; W11   ; 8        ; 20           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                    ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; AUD_BCLK ; A4    ; 3        ; 1            ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; I2C_SDAT ; B3    ; 3        ; 1            ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 41 ( 12 % )  ; 3.3V          ; --           ;
; 2        ; 32 / 33 ( 97 % ) ; 3.3V          ; --           ;
; 3        ; 14 / 43 ( 33 % ) ; 3.3V          ; --           ;
; 4        ; 0 / 40 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 2 / 39 ( 5 % )   ; 3.3V          ; --           ;
; 6        ; 22 / 36 ( 61 % ) ; 3.3V          ; --           ;
; 7        ; 4 / 40 ( 10 % )  ; 3.3V          ; --           ;
; 8        ; 17 / 43 ( 40 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; I2C_SCLK                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 324        ; 3        ; AUD_BCLK                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 322        ; 3        ; AUD_DACLRCK                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 304        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 298        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 293        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 287        ; 3        ; s1[1]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 279        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 273        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 111        ; 8        ; s2[4]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA9      ; 114        ; 8        ; s1[2]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA10     ; 120        ; 8        ; s1[6]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA11     ; 122        ; 8        ; s2[5]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA12     ; 128        ; 7        ; s3[6]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA13     ; 130        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 102        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 110        ; 8        ; s1[3]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB9      ; 113        ; 8        ; s1[7]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB10     ; 119        ; 8        ; s1[4]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB11     ; 121        ; 8        ; s3[0]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB12     ; 127        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; s2[6]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB14     ; 135        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; I2C_SDAT                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 323        ; 3        ; AUD_XCK                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 321        ; 3        ; AUD_DACDAT                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 303        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 297        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 292        ; 3        ; s3[3]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 286        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 278        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 272        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 270        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; display3[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 9          ; 2        ; display3[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 296        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 260        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; display2[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 15         ; 2        ; display2[5]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 2          ; 2        ; display3[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 3          ; 2        ; display4[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 4          ; 2        ; display4[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D6       ; 5          ; 2        ; display4[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; s2[3]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 284        ; 3        ; CLOCK_27[0]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; display2[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 21         ; 2        ; display1[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 6          ; 2        ; display3[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 7          ; 2        ; display3[5]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; s2[1]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 285        ; 3        ; CLOCK_27[1]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; display1[5]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 23         ; 2        ; display1[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 13         ; 2        ; display4[5]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 10         ; 2        ; display4[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; display2[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; display3[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 11         ; 2        ; display3[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; s2[7]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 277        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; display1[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 2        ; display1[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 17         ; 2        ; display2[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 18         ; 2        ; display2[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 19         ; 2        ; display2[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; s2[0]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 274        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 263        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; display1[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 30         ; 2        ; display1[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; display4[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K21      ; 209        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 39         ; 2        ; morse[9]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; display4[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; morse[1]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 206        ; 5        ; morse[0]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 41         ; 1        ; morse[8]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 42         ; 1        ; morse[7]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; s3[1]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ; 44         ; 1        ; s1[5]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; morse[2]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 51         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 8        ; s3[5]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 116        ; 8        ; s3[2]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 134        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 184        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 185        ; 6        ; s0[1]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 192        ; 6        ; s0[0]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ; 190        ; 6        ; op[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 191        ; 6        ; op[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; s1[0]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 131        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; s0[4]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; reset                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 189        ; 6        ; op[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 107        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 8        ; morse[6]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 124        ; 8        ; morse[5]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 132        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; s0[7]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U19      ; 172        ; 6        ; s0[2]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 182        ; 6        ; pc_out[1]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 183        ; 6        ; pc_out[0]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 65         ; 1        ; pc_out[9]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V2       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 101        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; s3[4]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ; 126        ; 7        ; morse[3]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; s0[5]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; pc_out[3]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 181        ; 6        ; pc_out[2]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 100        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 105        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; s3[7]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W12      ; 125        ; 7        ; morse[4]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; pc_out[5]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 175        ; 6        ; pc_out[4]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; pc_out[8]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y7       ; 93         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 112        ; 8        ; s2[2]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; s0[6]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y19      ; 168        ; 6        ; s0[3]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; pc_out[7]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 179        ; 6        ; pc_out[6]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                     ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node            ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                ; Library Name ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------+--------------+
; |palaplaca                            ; 608 (13)    ; 194 (13)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 93   ; 0            ; 414 (0)      ; 79 (5)            ; 115 (0)          ; |palaplaca                                                         ;              ;
;    |monociclo:mono|                   ; 603 (0)     ; 181 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 414 (0)      ; 74 (0)            ; 115 (0)          ; |palaplaca|monociclo:mono                                          ;              ;
;       |microc:micro1|                 ; 575 (0)     ; 181 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 386 (0)      ; 74 (0)            ; 115 (0)          ; |palaplaca|monociclo:mono|microc:micro1                            ;              ;
;          |alu:alu1|                   ; 64 (64)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (63)      ; 0 (0)             ; 1 (1)            ; |palaplaca|monociclo:mono|microc:micro1|alu:alu1                   ;              ;
;          |complementoa2:compsalto|    ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; |palaplaca|monociclo:mono|microc:micro1|complementoa2:compsalto    ;              ;
;          |memprog:memoria|            ; 161 (161)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 160 (160)    ; 0 (0)             ; 1 (1)            ; |palaplaca|monociclo:mono|microc:micro1|memprog:memoria            ;              ;
;          |mux2:mux_srel|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |palaplaca|monociclo:mono|microc:micro1|mux2:mux_srel              ;              ;
;          |mux2:muxademux|             ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |palaplaca|monociclo:mono|microc:micro1|mux2:muxademux             ;              ;
;          |mux2:muxentradaregistro|    ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 12 (12)          ; |palaplaca|monociclo:mono|microc:micro1|mux2:muxentradaregistro    ;              ;
;          |regfile:registros|          ; 262 (262)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 134 (134)    ; 51 (51)           ; 77 (77)          ; |palaplaca|monociclo:mono|microc:micro1|regfile:registros          ;              ;
;          |registro:pc|                ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |palaplaca|monociclo:mono|microc:micro1|registro:pc                ;              ;
;          |registro:regzero|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |palaplaca|monociclo:mono|microc:micro1|registro:regzero           ;              ;
;          |registroconenable:pcbackup| ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |palaplaca|monociclo:mono|microc:micro1|registroconenable:pcbackup ;              ;
;          |registroconenable:salida0|  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 5 (5)            ; |palaplaca|monociclo:mono|microc:micro1|registroconenable:salida0  ;              ;
;          |registroconenable:salida1|  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 3 (3)            ; |palaplaca|monociclo:mono|microc:micro1|registroconenable:salida1  ;              ;
;          |registroconenable:salida2|  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; |palaplaca|monociclo:mono|microc:micro1|registroconenable:salida2  ;              ;
;          |registroconenable:salida3|  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |palaplaca|monociclo:mono|microc:micro1|registroconenable:salida3  ;              ;
;          |sum:sum_pc|                 ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |palaplaca|monociclo:mono|microc:micro1|sum:sum_pc                 ;              ;
;       |uc:uc1|                        ; 29 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 1 (1)            ; |palaplaca|monociclo:mono|uc:uc1                                   ;              ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; AUD_XCK     ; Output   ; --            ; --            ; --                    ; --  ;
; I2C_SDAT    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; AUD_BCLK    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; display1[0] ; Output   ; --            ; --            ; --                    ; --  ;
; display1[1] ; Output   ; --            ; --            ; --                    ; --  ;
; display1[2] ; Output   ; --            ; --            ; --                    ; --  ;
; display1[3] ; Output   ; --            ; --            ; --                    ; --  ;
; display1[4] ; Output   ; --            ; --            ; --                    ; --  ;
; display1[5] ; Output   ; --            ; --            ; --                    ; --  ;
; display1[6] ; Output   ; --            ; --            ; --                    ; --  ;
; display2[0] ; Output   ; --            ; --            ; --                    ; --  ;
; display2[1] ; Output   ; --            ; --            ; --                    ; --  ;
; display2[2] ; Output   ; --            ; --            ; --                    ; --  ;
; display2[3] ; Output   ; --            ; --            ; --                    ; --  ;
; display2[4] ; Output   ; --            ; --            ; --                    ; --  ;
; display2[5] ; Output   ; --            ; --            ; --                    ; --  ;
; display2[6] ; Output   ; --            ; --            ; --                    ; --  ;
; display3[0] ; Output   ; --            ; --            ; --                    ; --  ;
; display3[1] ; Output   ; --            ; --            ; --                    ; --  ;
; display3[2] ; Output   ; --            ; --            ; --                    ; --  ;
; display3[3] ; Output   ; --            ; --            ; --                    ; --  ;
; display3[4] ; Output   ; --            ; --            ; --                    ; --  ;
; display3[5] ; Output   ; --            ; --            ; --                    ; --  ;
; display3[6] ; Output   ; --            ; --            ; --                    ; --  ;
; display4[0] ; Output   ; --            ; --            ; --                    ; --  ;
; display4[1] ; Output   ; --            ; --            ; --                    ; --  ;
; display4[2] ; Output   ; --            ; --            ; --                    ; --  ;
; display4[3] ; Output   ; --            ; --            ; --                    ; --  ;
; display4[4] ; Output   ; --            ; --            ; --                    ; --  ;
; display4[5] ; Output   ; --            ; --            ; --                    ; --  ;
; display4[6] ; Output   ; --            ; --            ; --                    ; --  ;
; pc_out[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; pc_out[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; pc_out[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; pc_out[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; pc_out[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; pc_out[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; pc_out[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; pc_out[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; pc_out[8]   ; Output   ; --            ; --            ; --                    ; --  ;
; pc_out[9]   ; Output   ; --            ; --            ; --                    ; --  ;
; s0[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; s0[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; s0[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; s0[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; s0[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; s0[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; s0[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; s0[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; s1[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; s1[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; s1[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; s1[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; s1[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; s1[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; s1[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; s1[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; s2[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; s2[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; s2[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; s2[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; s2[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; s2[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; s2[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; s2[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; s3[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; s3[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; s3[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; s3[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; s3[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; s3[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; s3[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; s3[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; CLOCK_27[0] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; CLOCK_27[1] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; I2C_SCLK    ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_DACLRCK ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_DACDAT  ; Output   ; --            ; --            ; --                    ; --  ;
; reset       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; clk         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; morse[0]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; morse[5]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; op[0]       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; morse[1]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; morse[6]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; op[1]       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; morse[2]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; morse[7]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; op[2]       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; morse[8]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; morse[3]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; morse[9]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; morse[4]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
+-------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                    ;
+---------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                 ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------+-------------------+---------+
; I2C_SDAT                                                            ;                   ;         ;
; AUD_BCLK                                                            ;                   ;         ;
; CLOCK_27[0]                                                         ;                   ;         ;
; CLOCK_27[1]                                                         ;                   ;         ;
; reset                                                               ;                   ;         ;
;      - monociclo:mono|microc:micro1|registroconenable:salida0|q[0]  ; 0                 ; 6       ;
;      - monociclo:mono|microc:micro1|registroconenable:salida0|q[1]  ; 0                 ; 6       ;
;      - monociclo:mono|microc:micro1|registroconenable:salida0|q[2]  ; 0                 ; 6       ;
;      - monociclo:mono|microc:micro1|registroconenable:salida0|q[3]  ; 0                 ; 6       ;
;      - monociclo:mono|microc:micro1|registroconenable:salida0|q[4]  ; 0                 ; 6       ;
;      - monociclo:mono|microc:micro1|registroconenable:salida0|q[5]  ; 0                 ; 6       ;
;      - monociclo:mono|microc:micro1|registroconenable:salida0|q[6]  ; 0                 ; 6       ;
;      - monociclo:mono|microc:micro1|registroconenable:salida0|q[7]  ; 0                 ; 6       ;
;      - monociclo:mono|microc:micro1|registroconenable:salida1|q[0]  ; 0                 ; 6       ;
;      - monociclo:mono|microc:micro1|registroconenable:salida1|q[1]  ; 0                 ; 6       ;
;      - monociclo:mono|microc:micro1|registroconenable:salida1|q[2]  ; 0                 ; 6       ;
;      - monociclo:mono|microc:micro1|registroconenable:salida1|q[3]  ; 0                 ; 6       ;
;      - monociclo:mono|microc:micro1|registroconenable:salida1|q[4]  ; 0                 ; 6       ;
;      - monociclo:mono|microc:micro1|registroconenable:salida1|q[5]  ; 0                 ; 6       ;
;      - monociclo:mono|microc:micro1|registroconenable:salida1|q[6]  ; 0                 ; 6       ;
;      - monociclo:mono|microc:micro1|registroconenable:salida1|q[7]  ; 0                 ; 6       ;
;      - monociclo:mono|microc:micro1|registroconenable:salida2|q[0]  ; 0                 ; 6       ;
;      - monociclo:mono|microc:micro1|registroconenable:salida2|q[1]  ; 0                 ; 6       ;
;      - monociclo:mono|microc:micro1|registroconenable:salida2|q[2]  ; 0                 ; 6       ;
;      - monociclo:mono|microc:micro1|registroconenable:salida2|q[3]  ; 0                 ; 6       ;
;      - monociclo:mono|microc:micro1|registroconenable:salida2|q[4]  ; 0                 ; 6       ;
;      - monociclo:mono|microc:micro1|registroconenable:salida2|q[5]  ; 0                 ; 6       ;
;      - monociclo:mono|microc:micro1|registroconenable:salida2|q[6]  ; 0                 ; 6       ;
;      - monociclo:mono|microc:micro1|registroconenable:salida2|q[7]  ; 0                 ; 6       ;
;      - monociclo:mono|microc:micro1|registroconenable:salida3|q[0]  ; 0                 ; 6       ;
;      - monociclo:mono|microc:micro1|registroconenable:salida3|q[1]  ; 0                 ; 6       ;
;      - monociclo:mono|microc:micro1|registroconenable:salida3|q[2]  ; 0                 ; 6       ;
;      - monociclo:mono|microc:micro1|registroconenable:salida3|q[3]  ; 0                 ; 6       ;
;      - monociclo:mono|microc:micro1|registroconenable:salida3|q[4]  ; 0                 ; 6       ;
;      - monociclo:mono|microc:micro1|registroconenable:salida3|q[5]  ; 0                 ; 6       ;
;      - monociclo:mono|microc:micro1|registroconenable:salida3|q[6]  ; 0                 ; 6       ;
;      - monociclo:mono|microc:micro1|registroconenable:salida3|q[7]  ; 0                 ; 6       ;
;      - monociclo:mono|microc:micro1|registro:pc|q[9]                ; 0                 ; 6       ;
;      - monociclo:mono|microc:micro1|registro:pc|q[8]                ; 0                 ; 6       ;
;      - monociclo:mono|microc:micro1|registro:pc|q[7]                ; 0                 ; 6       ;
;      - monociclo:mono|microc:micro1|registro:pc|q[5]                ; 0                 ; 6       ;
;      - monociclo:mono|microc:micro1|registro:pc|q[1]                ; 0                 ; 6       ;
;      - monociclo:mono|microc:micro1|registro:pc|q[2]                ; 0                 ; 6       ;
;      - monociclo:mono|microc:micro1|registro:pc|q[4]                ; 0                 ; 6       ;
;      - monociclo:mono|microc:micro1|registro:pc|q[0]                ; 0                 ; 6       ;
;      - monociclo:mono|microc:micro1|registro:pc|q[3]                ; 0                 ; 6       ;
;      - monociclo:mono|microc:micro1|registro:pc|q[6]                ; 0                 ; 6       ;
;      - monociclo:mono|uc:uc1|WideOr4~2                              ; 0                 ; 6       ;
;      - monociclo:mono|uc:uc1|enable0~2                              ; 0                 ; 6       ;
;      - monociclo:mono|uc:uc1|enable1~2                              ; 0                 ; 6       ;
;      - monociclo:mono|uc:uc1|enable2~2                              ; 0                 ; 6       ;
;      - monociclo:mono|uc:uc1|enable3~6                              ; 0                 ; 6       ;
;      - monociclo:mono|microc:micro1|registro:regzero|q[0]           ; 0                 ; 6       ;
;      - monociclo:mono|microc:micro1|registroconenable:pcbackup|q[9] ; 0                 ; 6       ;
;      - monociclo:mono|microc:micro1|registroconenable:pcbackup|q[8] ; 0                 ; 6       ;
;      - monociclo:mono|microc:micro1|registroconenable:pcbackup|q[7] ; 0                 ; 6       ;
;      - monociclo:mono|microc:micro1|registroconenable:pcbackup|q[6] ; 0                 ; 6       ;
;      - monociclo:mono|microc:micro1|registroconenable:pcbackup|q[0] ; 0                 ; 6       ;
;      - monociclo:mono|microc:micro1|registroconenable:pcbackup|q[4] ; 0                 ; 6       ;
;      - monociclo:mono|microc:micro1|registroconenable:pcbackup|q[2] ; 0                 ; 6       ;
;      - monociclo:mono|microc:micro1|registroconenable:pcbackup|q[3] ; 0                 ; 6       ;
;      - monociclo:mono|microc:micro1|registroconenable:pcbackup|q[1] ; 0                 ; 6       ;
;      - monociclo:mono|microc:micro1|registroconenable:pcbackup|q[5] ; 0                 ; 6       ;
;      - e1[0]                                                        ; 0                 ; 6       ;
;      - e0[0]                                                        ; 0                 ; 6       ;
;      - e2[0]                                                        ; 0                 ; 6       ;
;      - monociclo:mono|uc:uc1|WideOr0~1                              ; 0                 ; 6       ;
;      - e1[1]                                                        ; 0                 ; 6       ;
;      - e0[1]                                                        ; 0                 ; 6       ;
;      - e2[1]                                                        ; 0                 ; 6       ;
;      - e1[2]                                                        ; 0                 ; 6       ;
;      - e0[2]                                                        ; 0                 ; 6       ;
;      - e2[2]                                                        ; 0                 ; 6       ;
;      - e0[3]                                                        ; 0                 ; 6       ;
;      - e1[3]                                                        ; 0                 ; 6       ;
;      - e0[4]                                                        ; 0                 ; 6       ;
;      - e1[4]                                                        ; 0                 ; 6       ;
; clk                                                                 ;                   ;         ;
; morse[0]                                                            ;                   ;         ;
; morse[5]                                                            ;                   ;         ;
; op[0]                                                               ;                   ;         ;
;      - e2[0]                                                        ; 1                 ; 6       ;
; morse[1]                                                            ;                   ;         ;
; morse[6]                                                            ;                   ;         ;
; op[1]                                                               ;                   ;         ;
;      - e2[1]                                                        ; 0                 ; 6       ;
; morse[2]                                                            ;                   ;         ;
; morse[7]                                                            ;                   ;         ;
; op[2]                                                               ;                   ;         ;
;      - e2[2]                                                        ; 0                 ; 6       ;
; morse[8]                                                            ;                   ;         ;
; morse[3]                                                            ;                   ;         ;
; morse[9]                                                            ;                   ;         ;
; morse[4]                                                            ;                   ;         ;
+---------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                      ;
+---------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                    ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk                                                     ; PIN_L1             ; 194     ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; monociclo:mono|microc:micro1|regfile:registros|regb~229 ; LCCOMB_X21_Y17_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:mono|microc:micro1|regfile:registros|regb~231 ; LCCOMB_X21_Y17_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:mono|microc:micro1|regfile:registros|regb~233 ; LCCOMB_X20_Y17_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:mono|microc:micro1|regfile:registros|regb~235 ; LCCOMB_X21_Y14_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:mono|microc:micro1|regfile:registros|regb~237 ; LCCOMB_X21_Y14_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:mono|microc:micro1|regfile:registros|regb~239 ; LCCOMB_X20_Y16_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:mono|microc:micro1|regfile:registros|regb~241 ; LCCOMB_X21_Y14_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:mono|microc:micro1|regfile:registros|regb~243 ; LCCOMB_X20_Y13_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:mono|microc:micro1|regfile:registros|regb~245 ; LCCOMB_X20_Y16_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:mono|microc:micro1|regfile:registros|regb~247 ; LCCOMB_X23_Y13_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:mono|microc:micro1|regfile:registros|regb~249 ; LCCOMB_X23_Y13_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:mono|microc:micro1|regfile:registros|regb~251 ; LCCOMB_X21_Y14_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:mono|microc:micro1|regfile:registros|regb~253 ; LCCOMB_X23_Y15_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:mono|microc:micro1|regfile:registros|regb~255 ; LCCOMB_X20_Y16_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:mono|microc:micro1|regfile:registros|regb~257 ; LCCOMB_X23_Y15_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:mono|microc:micro1|regfile:registros|regb~259 ; LCCOMB_X22_Y15_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:mono|uc:uc1|enable0~2                         ; LCCOMB_X22_Y12_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:mono|uc:uc1|enable1~2                         ; LCCOMB_X23_Y12_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:mono|uc:uc1|enable2~2                         ; LCCOMB_X22_Y12_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:mono|uc:uc1|enable3~6                         ; LCCOMB_X22_Y12_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:mono|uc:uc1|enablebackup~8                    ; LCCOMB_X25_Y15_N6  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; monociclo:mono|uc:uc1|s_ret~8                           ; LCCOMB_X24_Y16_N14 ; 10      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; reset                                                   ; PIN_T21            ; 72      ; Async. clear ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_L1   ; 194     ; Global Clock         ; GCLK2            ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                        ;
+--------------------------------------------------------------+---------+
; Name                                                         ; Fan-Out ;
+--------------------------------------------------------------+---------+
; monociclo:mono|microc:micro1|registro:pc|q[2]                ; 79      ;
; reset                                                        ; 72      ;
; monociclo:mono|microc:micro1|registro:pc|q[1]                ; 67      ;
; monociclo:mono|microc:micro1|registro:pc|q[3]                ; 65      ;
; monociclo:mono|microc:micro1|registro:pc|q[0]                ; 60      ;
; monociclo:mono|microc:micro1|registro:pc|q[4]                ; 56      ;
; monociclo:mono|microc:micro1|registro:pc|q[5]                ; 52      ;
; monociclo:mono|microc:micro1|registro:pc|q[6]                ; 47      ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~116         ; 44      ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~108         ; 44      ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~26          ; 36      ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~44          ; 35      ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~34          ; 35      ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~17          ; 34      ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~96          ; 33      ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~95          ; 32      ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~157         ; 29      ;
; monociclo:mono|microc:micro1|registro:pc|q[9]                ; 29      ;
; monociclo:mono|microc:micro1|regfile:registros|Equal0~0      ; 28      ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~56          ; 26      ;
; monociclo:mono|microc:micro1|regfile:registros|Equal1~0      ; 22      ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~76          ; 21      ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~152         ; 19      ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~141         ; 19      ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~130         ; 19      ;
; monociclo:mono|microc:micro1|mux2:muxentradaregistro|y[7]~20 ; 16      ;
; monociclo:mono|microc:micro1|mux2:muxentradaregistro|y[6]~19 ; 16      ;
; monociclo:mono|microc:micro1|mux2:muxentradaregistro|y[5]~18 ; 16      ;
; monociclo:mono|microc:micro1|mux2:muxentradaregistro|y[4]~17 ; 16      ;
; monociclo:mono|microc:micro1|mux2:muxentradaregistro|y[3]~14 ; 16      ;
; monociclo:mono|microc:micro1|mux2:muxentradaregistro|y[2]~11 ; 16      ;
; monociclo:mono|microc:micro1|mux2:muxentradaregistro|y[1]~8  ; 16      ;
; monociclo:mono|uc:uc1|WideOr0~1                              ; 16      ;
; monociclo:mono|microc:micro1|mux2:muxentradaregistro|y[0]~5  ; 16      ;
; monociclo:mono|uc:uc1|s_rel~0                                ; 15      ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~55          ; 15      ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~4           ; 14      ;
; monociclo:mono|uc:uc1|s_rel~1                                ; 12      ;
; monociclo:mono|uc:uc1|selentrada~1                           ; 11      ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~88          ; 11      ;
; monociclo:mono|uc:uc1|enablebackup~8                         ; 10      ;
; monociclo:mono|uc:uc1|s_ret~8                                ; 10      ;
; monociclo:mono|uc:uc1|Selector0~1                            ; 10      ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~87          ; 10      ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~75          ; 9       ;
; monociclo:mono|uc:uc1|WideOr4~4                              ; 8       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~259      ; 8       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~257      ; 8       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~255      ; 8       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~253      ; 8       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~251      ; 8       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~249      ; 8       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~247      ; 8       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~245      ; 8       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~243      ; 8       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~241      ; 8       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~239      ; 8       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~237      ; 8       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~235      ; 8       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~233      ; 8       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~231      ; 8       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~229      ; 8       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~31                ; 8       ;
; monociclo:mono|uc:uc1|enable3~6                              ; 8       ;
; monociclo:mono|uc:uc1|enable2~2                              ; 8       ;
; monociclo:mono|uc:uc1|enable1~2                              ; 8       ;
; monociclo:mono|uc:uc1|enable0~2                              ; 8       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~157      ; 8       ;
; monociclo:mono|uc:uc1|enable3~7                              ; 7       ;
; monociclo:mono|uc:uc1|s_inm~0                                ; 7       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~32                ; 7       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~147      ; 7       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~279      ; 5       ;
; monociclo:mono|uc:uc1|WideOr4~2                              ; 5       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~45          ; 5       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~9           ; 5       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~299      ; 4       ;
; monociclo:mono|microc:micro1|mux2:muxademux|y[7]~7           ; 4       ;
; monociclo:mono|microc:micro1|mux2:muxademux|y[6]~6           ; 4       ;
; monociclo:mono|microc:micro1|mux2:muxademux|y[5]~5           ; 4       ;
; monociclo:mono|microc:micro1|mux2:muxademux|y[4]~4           ; 4       ;
; monociclo:mono|microc:micro1|mux2:muxademux|y[3]~3           ; 4       ;
; monociclo:mono|microc:micro1|mux2:muxademux|y[2]~2           ; 4       ;
; monociclo:mono|microc:micro1|mux2:muxademux|y[1]~1           ; 4       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~167      ; 4       ;
; monociclo:mono|uc:uc1|enable3~3                              ; 4       ;
; monociclo:mono|microc:micro1|mux2:muxademux|y[0]~0           ; 4       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~66          ; 4       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~137      ; 4       ;
; monociclo:mono|microc:micro1|registro:pc|q[7]                ; 4       ;
; monociclo:mono|microc:micro1|registro:pc|q[8]                ; 4       ;
; monociclo:mono|microc:micro1|regfile:registros|rd1[7]~5      ; 3       ;
; monociclo:mono|microc:micro1|regfile:registros|rd1[6]~3      ; 3       ;
; monociclo:mono|microc:micro1|mux2:muxentradaregistro|y[3]~12 ; 3       ;
; monociclo:mono|microc:micro1|regfile:registros|rd1[4]~2      ; 3       ;
; monociclo:mono|microc:micro1|regfile:registros|rd1[2]~1      ; 3       ;
; monociclo:mono|microc:micro1|mux2:muxentradaregistro|y[2]~2  ; 3       ;
; monociclo:mono|microc:micro1|mux2:muxentradaregistro|y[2]~1  ; 3       ;
; monociclo:mono|microc:micro1|regfile:registros|rd1[1]~0      ; 3       ;
; monociclo:mono|microc:micro1|mux2:muxentradaregistro|y[2]~0  ; 3       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~207      ; 3       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~187      ; 3       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~78          ; 3       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~8           ; 3       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~91                ; 2       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~89                ; 2       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~160         ; 2       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~81                ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|rd2[7]~5      ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|rd2[6]~4      ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~319      ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~309      ; 2       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~65                ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|rd2[4]~2      ; 2       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~59                ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~289      ; 2       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~49                ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|rd2[2]~1      ; 2       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~43                ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~269      ; 2       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~35                ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~227      ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~127      ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~31       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~95       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~63       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~103      ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~7        ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~39       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~71       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~111      ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~15       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~79       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~47       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~119      ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~23       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~55       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~87       ; 2       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~153         ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~217      ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~126      ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~102      ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~118      ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~110      ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~30       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~6        ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~14       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~22       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~94       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~70       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~78       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~86       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~62       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~38       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~54       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~46       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~125      ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~29       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~61       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~93       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~101      ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~5        ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~69       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~37       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~117      ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~21       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~85       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~53       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~109      ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~13       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~45       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~77       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~197      ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~124      ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~100      ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~108      ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~116      ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~28       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~4        ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~20       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~12       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~60       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~36       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~44       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~52       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~92       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~68       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~84       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~76       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~123      ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~27       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~91       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~59       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~99       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~3        ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~35       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~67       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~107      ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~11       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~75       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~43       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~115      ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~19       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~51       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~83       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~177      ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~122      ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~98       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~114      ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~106      ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~26       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~2        ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~10       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~18       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~90       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~66       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~74       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~82       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~58       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~34       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~50       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~42       ; 2       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~117         ; 2       ;
; monociclo:mono|uc:uc1|selentrada~0                           ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~121      ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~25       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~57       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~89       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~97       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~1        ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~65       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~33       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~105      ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~9        ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~41       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~73       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~113      ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~17       ; 2       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~114         ; 2       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~112         ; 2       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~109         ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~81       ; 2       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~107         ; 2       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~100         ; 2       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~97          ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~49       ; 2       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~91          ; 2       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~62          ; 2       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~61          ; 2       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~58          ; 2       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~57          ; 2       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~48          ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~120      ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~96       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~104      ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~112      ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~24       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~0        ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~8        ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~16       ; 2       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~41          ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~56       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~32       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~40       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~48       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~88       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~64       ; 2       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~19          ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~80       ; 2       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~72       ; 2       ;
; monociclo:mono|microc:micro1|sum:sum_pc|y[9]~18              ; 2       ;
; monociclo:mono|microc:micro1|sum:sum_pc|y[8]~16              ; 2       ;
; monociclo:mono|microc:micro1|sum:sum_pc|y[7]~14              ; 2       ;
; monociclo:mono|microc:micro1|sum:sum_pc|y[6]~12              ; 2       ;
; monociclo:mono|microc:micro1|sum:sum_pc|y[5]~10              ; 2       ;
; monociclo:mono|microc:micro1|sum:sum_pc|y[4]~8               ; 2       ;
; monociclo:mono|microc:micro1|sum:sum_pc|y[3]~6               ; 2       ;
; monociclo:mono|microc:micro1|sum:sum_pc|y[2]~4               ; 2       ;
; monociclo:mono|microc:micro1|sum:sum_pc|y[1]~2               ; 2       ;
; monociclo:mono|microc:micro1|sum:sum_pc|y[0]~0               ; 2       ;
; morse[4]                                                     ; 1       ;
; morse[9]                                                     ; 1       ;
; morse[3]                                                     ; 1       ;
; morse[8]                                                     ; 1       ;
; op[2]                                                        ; 1       ;
; morse[7]                                                     ; 1       ;
; morse[2]                                                     ; 1       ;
; op[1]                                                        ; 1       ;
; morse[6]                                                     ; 1       ;
; morse[1]                                                     ; 1       ;
; op[0]                                                        ; 1       ;
; morse[5]                                                     ; 1       ;
; morse[0]                                                     ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~164         ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~163         ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~162         ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~161         ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~92                ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~90                ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~88                ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~87                ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~86                ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~85                ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~84                ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~83                ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~82                ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~159         ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|WideOr0                ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|WideOr0~1              ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|WideOr0~0              ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~80                ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~77                ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~76                ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~75                ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~72                ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~318      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~317      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~316      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~315      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~314      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~313      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~312      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~311      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~310      ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~71                ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|rd1[5]~4      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|rd2[5]~3      ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~70                ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~67                ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~66                ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~308      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~307      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~306      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~305      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~304      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~303      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~302      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~301      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~300      ; 1       ;
; monociclo:mono|microc:micro1|mux2:muxentradaregistro|y[4]~16 ; 1       ;
; e1[4]                                                        ; 1       ;
; monociclo:mono|microc:micro1|mux2:muxentradaregistro|y[4]~15 ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~64                ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~61                ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~60                ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~298      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~297      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~296      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~295      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~294      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~293      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~292      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~291      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~290      ; 1       ;
; e0[4]                                                        ; 1       ;
; monociclo:mono|microc:micro1|mux2:muxentradaregistro|y[3]~13 ; 1       ;
; e1[3]                                                        ; 1       ;
; e0[3]                                                        ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~58                ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~57                ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~288      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~287      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~286      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~285      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~284      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~283      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~282      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~281      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~280      ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~56                ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~55                ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~54                ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~51                ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~50                ; 1       ;
; monociclo:mono|microc:micro1|mux2:muxentradaregistro|y[2]~10 ; 1       ;
; monociclo:mono|microc:micro1|mux2:muxentradaregistro|y[2]~9  ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~48                ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~45                ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~44                ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~278      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~277      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~276      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~275      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~274      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~273      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~272      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~271      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~270      ; 1       ;
; e2[2]                                                        ; 1       ;
; e0[2]                                                        ; 1       ;
; e1[2]                                                        ; 1       ;
; monociclo:mono|microc:micro1|mux2:muxentradaregistro|y[1]~7  ; 1       ;
; monociclo:mono|microc:micro1|mux2:muxentradaregistro|y[1]~6  ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~42                ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~41                ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~38                ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~37                ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~268      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~267      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~266      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~265      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~264      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~263      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~262      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~261      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~260      ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~36                ; 1       ;
; e2[1]                                                        ; 1       ;
; e0[1]                                                        ; 1       ;
; e1[1]                                                        ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~258      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~256      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~254      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~252      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~250      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~248      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~246      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~244      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~242      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~240      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~238      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~236      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~234      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~232      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~230      ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~158         ; 1       ;
; monociclo:mono|uc:uc1|WideOr0~0                              ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~228      ; 1       ;
; monociclo:mono|microc:micro1|mux2:muxentradaregistro|y[0]~4  ; 1       ;
; monociclo:mono|microc:micro1|mux2:muxentradaregistro|y[0]~3  ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~34                ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|rd2[0]~0      ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~33                ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~26                ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~25                ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~24                ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~23                ; 1       ;
; e2[0]                                                        ; 1       ;
; e0[0]                                                        ; 1       ;
; e1[0]                                                        ; 1       ;
; monociclo:mono|microc:micro1|registroconenable:pcbackup|q[5] ; 1       ;
; monociclo:mono|microc:micro1|registroconenable:pcbackup|q[1] ; 1       ;
; monociclo:mono|microc:micro1|registroconenable:pcbackup|q[3] ; 1       ;
; monociclo:mono|microc:micro1|registroconenable:pcbackup|q[2] ; 1       ;
; monociclo:mono|microc:micro1|registroconenable:pcbackup|q[4] ; 1       ;
; monociclo:mono|microc:micro1|registroconenable:pcbackup|q[0] ; 1       ;
; monociclo:mono|microc:micro1|registroconenable:pcbackup|q[6] ; 1       ;
; monociclo:mono|microc:micro1|registroconenable:pcbackup|q[7] ; 1       ;
; monociclo:mono|microc:micro1|registroconenable:pcbackup|q[8] ; 1       ;
; monociclo:mono|microc:micro1|registroconenable:pcbackup|q[9] ; 1       ;
; monociclo:mono|uc:uc1|Selector0~0                            ; 1       ;
; monociclo:mono|microc:micro1|registro:regzero|q[0]           ; 1       ;
; monociclo:mono|microc:micro1|complementoa2:compsalto|Add0~29 ; 1       ;
; monociclo:mono|microc:micro1|complementoa2:compsalto|Add0~28 ; 1       ;
; monociclo:mono|microc:micro1|complementoa2:compsalto|Add0~27 ; 1       ;
; monociclo:mono|microc:micro1|complementoa2:compsalto|Add0~26 ; 1       ;
; monociclo:mono|microc:micro1|complementoa2:compsalto|Add0~25 ; 1       ;
; monociclo:mono|microc:micro1|complementoa2:compsalto|Add0~24 ; 1       ;
; monociclo:mono|microc:micro1|complementoa2:compsalto|Add0~23 ; 1       ;
; monociclo:mono|microc:micro1|complementoa2:compsalto|Add0~22 ; 1       ;
; monociclo:mono|microc:micro1|complementoa2:compsalto|Add0~21 ; 1       ;
; monociclo:mono|microc:micro1|complementoa2:compsalto|Add0~2  ; 1       ;
; monociclo:mono|microc:micro1|mux2:mux_srel|y[9]~0            ; 1       ;
; monociclo:mono|uc:uc1|enable3~5                              ; 1       ;
; monociclo:mono|uc:uc1|enable3~4                              ; 1       ;
; monociclo:mono|uc:uc1|enable2~1                              ; 1       ;
; monociclo:mono|uc:uc1|enable2~0                              ; 1       ;
; monociclo:mono|uc:uc1|enable1~1                              ; 1       ;
; monociclo:mono|uc:uc1|enable1~0                              ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~226      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~225      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~224      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~223      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~222      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~221      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~220      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~219      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~218      ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~156         ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~155         ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~154         ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~216      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~215      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~214      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~213      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~212      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~211      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~210      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~209      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~208      ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~151         ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~150         ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~149         ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~148         ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~147         ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~146         ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~145         ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~144         ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~143         ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~142         ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~206      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~205      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~204      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~203      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~202      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~201      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~200      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~199      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~198      ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~140         ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~139         ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~138         ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~137         ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~136         ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~135         ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~134         ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~133         ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~132         ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~131         ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~196      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~195      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~194      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~193      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~192      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~191      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~190      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~189      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~188      ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~129         ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~128         ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~127         ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~126         ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~125         ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~124         ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~123         ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~122         ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~121         ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~120         ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~119         ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~118         ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~186      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~185      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~184      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~183      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~182      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~181      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~180      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~179      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~178      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~176      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~175      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~174      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~173      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~172      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~171      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~170      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~169      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~168      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~166      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~165      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~164      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~163      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~162      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~161      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~160      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~159      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~158      ; 1       ;
; monociclo:mono|uc:uc1|enable0~1                              ; 1       ;
; monociclo:mono|uc:uc1|enable0~0                              ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~156      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~155      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~154      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~153      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~152      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~151      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~150      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~149      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~148      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~146      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~145      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~144      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~143      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~142      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~141      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~140      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~139      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~138      ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~115         ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~113         ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~111         ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~110         ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~106         ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~105         ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~104         ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~103         ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~102         ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~101         ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~99          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~98          ; 1       ;
; monociclo:mono|uc:uc1|enable3~2                              ; 1       ;
; monociclo:mono|uc:uc1|WideOr4~3                              ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~94          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~93          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~92          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~90          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~89          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~86          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~85          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~84          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~83          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~82          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~81          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~80          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~79          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~77          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~74          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~73          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~72          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~71          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~70          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~69          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~68          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~67          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~65          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~64          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~63          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~60          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~59          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~54          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~53          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~52          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~51          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~50          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~49          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~47          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~46          ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~136      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~135      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~134      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~133      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~132      ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~43          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~42          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~40          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~39          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~38          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~37          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~36          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~35          ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~131      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~130      ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~33          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~32          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~31          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~30          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~29          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~28          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~27          ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~129      ; 1       ;
; monociclo:mono|microc:micro1|regfile:registros|regb~128      ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~25          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~24          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~23          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~22          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~21          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~20          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~18          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~16          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~15          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~14          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~13          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~12          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~11          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~10          ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~7           ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~6           ; 1       ;
; monociclo:mono|microc:micro1|memprog:memoria|mem~5           ; 1       ;
; monociclo:mono|microc:micro1|registroconenable:salida3|q[7]  ; 1       ;
; monociclo:mono|microc:micro1|registroconenable:salida3|q[6]  ; 1       ;
; monociclo:mono|microc:micro1|registroconenable:salida3|q[5]  ; 1       ;
; monociclo:mono|microc:micro1|registroconenable:salida3|q[4]  ; 1       ;
; monociclo:mono|microc:micro1|registroconenable:salida3|q[3]  ; 1       ;
; monociclo:mono|microc:micro1|registroconenable:salida3|q[2]  ; 1       ;
; monociclo:mono|microc:micro1|registroconenable:salida3|q[1]  ; 1       ;
; monociclo:mono|microc:micro1|registroconenable:salida3|q[0]  ; 1       ;
; monociclo:mono|microc:micro1|registroconenable:salida2|q[7]  ; 1       ;
; monociclo:mono|microc:micro1|registroconenable:salida2|q[6]  ; 1       ;
; monociclo:mono|microc:micro1|registroconenable:salida2|q[5]  ; 1       ;
; monociclo:mono|microc:micro1|registroconenable:salida2|q[4]  ; 1       ;
; monociclo:mono|microc:micro1|registroconenable:salida2|q[3]  ; 1       ;
; monociclo:mono|microc:micro1|registroconenable:salida2|q[2]  ; 1       ;
; monociclo:mono|microc:micro1|registroconenable:salida2|q[1]  ; 1       ;
; monociclo:mono|microc:micro1|registroconenable:salida2|q[0]  ; 1       ;
; monociclo:mono|microc:micro1|registroconenable:salida1|q[7]  ; 1       ;
; monociclo:mono|microc:micro1|registroconenable:salida1|q[6]  ; 1       ;
; monociclo:mono|microc:micro1|registroconenable:salida1|q[5]  ; 1       ;
; monociclo:mono|microc:micro1|registroconenable:salida1|q[4]  ; 1       ;
; monociclo:mono|microc:micro1|registroconenable:salida1|q[3]  ; 1       ;
; monociclo:mono|microc:micro1|registroconenable:salida1|q[2]  ; 1       ;
; monociclo:mono|microc:micro1|registroconenable:salida1|q[1]  ; 1       ;
; monociclo:mono|microc:micro1|registroconenable:salida1|q[0]  ; 1       ;
; monociclo:mono|microc:micro1|registroconenable:salida0|q[7]  ; 1       ;
; monociclo:mono|microc:micro1|registroconenable:salida0|q[6]  ; 1       ;
; monociclo:mono|microc:micro1|registroconenable:salida0|q[5]  ; 1       ;
; monociclo:mono|microc:micro1|registroconenable:salida0|q[4]  ; 1       ;
; monociclo:mono|microc:micro1|registroconenable:salida0|q[3]  ; 1       ;
; monociclo:mono|microc:micro1|registroconenable:salida0|q[2]  ; 1       ;
; monociclo:mono|microc:micro1|registroconenable:salida0|q[1]  ; 1       ;
; monociclo:mono|microc:micro1|registroconenable:salida0|q[0]  ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~78                ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~74                ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~73                ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~69                ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~68                ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~63                ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~62                ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~53                ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~52                ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~47                ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~46                ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~40                ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~39                ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~30                ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~29                ; 1       ;
; monociclo:mono|microc:micro1|alu:alu1|Add0~28                ; 1       ;
; monociclo:mono|microc:micro1|registro:pc|q[5]~3              ; 1       ;
; monociclo:mono|microc:micro1|registro:pc|q[1]~4              ; 1       ;
; monociclo:mono|microc:micro1|registro:pc|q[3]~8              ; 1       ;
; monociclo:mono|microc:micro1|registro:pc|q[2]~5              ; 1       ;
; monociclo:mono|microc:micro1|registro:pc|q[4]~6              ; 1       ;
; monociclo:mono|microc:micro1|registro:pc|q[0]~7              ; 1       ;
; monociclo:mono|microc:micro1|registro:pc|q[6]~9              ; 1       ;
; monociclo:mono|microc:micro1|registro:pc|q[7]~2              ; 1       ;
; monociclo:mono|microc:micro1|registro:pc|q[8]~1              ; 1       ;
; monociclo:mono|microc:micro1|registro:pc|q[9]~0              ; 1       ;
; monociclo:mono|microc:micro1|sum:sum_pc|y[8]~17              ; 1       ;
; monociclo:mono|microc:micro1|sum:sum_pc|y[7]~15              ; 1       ;
; monociclo:mono|microc:micro1|sum:sum_pc|y[6]~13              ; 1       ;
; monociclo:mono|microc:micro1|sum:sum_pc|y[5]~11              ; 1       ;
; monociclo:mono|microc:micro1|sum:sum_pc|y[4]~9               ; 1       ;
; monociclo:mono|microc:micro1|sum:sum_pc|y[3]~7               ; 1       ;
; monociclo:mono|microc:micro1|sum:sum_pc|y[2]~5               ; 1       ;
; monociclo:mono|microc:micro1|sum:sum_pc|y[1]~3               ; 1       ;
; monociclo:mono|microc:micro1|sum:sum_pc|y[0]~1               ; 1       ;
; monociclo:mono|microc:micro1|complementoa2:compsalto|Add0~19 ; 1       ;
; monociclo:mono|microc:micro1|complementoa2:compsalto|Add0~18 ; 1       ;
; monociclo:mono|microc:micro1|complementoa2:compsalto|Add0~17 ; 1       ;
; monociclo:mono|microc:micro1|complementoa2:compsalto|Add0~16 ; 1       ;
; monociclo:mono|microc:micro1|complementoa2:compsalto|Add0~15 ; 1       ;
; monociclo:mono|microc:micro1|complementoa2:compsalto|Add0~14 ; 1       ;
; monociclo:mono|microc:micro1|complementoa2:compsalto|Add0~13 ; 1       ;
; monociclo:mono|microc:micro1|complementoa2:compsalto|Add0~12 ; 1       ;
; monociclo:mono|microc:micro1|complementoa2:compsalto|Add0~11 ; 1       ;
; monociclo:mono|microc:micro1|complementoa2:compsalto|Add0~10 ; 1       ;
; monociclo:mono|microc:micro1|complementoa2:compsalto|Add0~9  ; 1       ;
; monociclo:mono|microc:micro1|complementoa2:compsalto|Add0~8  ; 1       ;
; monociclo:mono|microc:micro1|complementoa2:compsalto|Add0~7  ; 1       ;
; monociclo:mono|microc:micro1|complementoa2:compsalto|Add0~6  ; 1       ;
; monociclo:mono|microc:micro1|complementoa2:compsalto|Add0~5  ; 1       ;
; monociclo:mono|microc:micro1|complementoa2:compsalto|Add0~4  ; 1       ;
; monociclo:mono|microc:micro1|complementoa2:compsalto|Add0~3  ; 1       ;
+--------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 1,062 / 54,004 ( 2 % ) ;
; C16 interconnects           ; 16 / 2,100 ( < 1 % )   ;
; C4 interconnects            ; 682 / 36,000 ( 2 % )   ;
; Direct links                ; 134 / 54,004 ( < 1 % ) ;
; Global clocks               ; 1 / 16 ( 6 % )         ;
; Local interconnects         ; 346 / 18,752 ( 2 % )   ;
; R24 interconnects           ; 23 / 1,900 ( 1 % )     ;
; R4 interconnects            ; 623 / 46,920 ( 1 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.22) ; Number of LABs  (Total = 46) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 4                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 1                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 1                            ;
; 9                                           ; 3                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 1                            ;
; 13                                          ; 0                            ;
; 14                                          ; 1                            ;
; 15                                          ; 1                            ;
; 16                                          ; 32                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.65) ; Number of LABs  (Total = 46) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 10                           ;
; 1 Clock                            ; 36                           ;
; 1 Clock enable                     ; 11                           ;
; 1 Sync. load                       ; 3                            ;
; 2 Clock enables                    ; 16                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 16.89) ; Number of LABs  (Total = 46) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 2                            ;
; 3                                            ; 2                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 4                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 0                            ;
; 16                                           ; 10                           ;
; 17                                           ; 1                            ;
; 18                                           ; 4                            ;
; 19                                           ; 2                            ;
; 20                                           ; 4                            ;
; 21                                           ; 2                            ;
; 22                                           ; 4                            ;
; 23                                           ; 2                            ;
; 24                                           ; 0                            ;
; 25                                           ; 3                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.61) ; Number of LABs  (Total = 46) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 2                            ;
; 2                                               ; 5                            ;
; 3                                               ; 3                            ;
; 4                                               ; 2                            ;
; 5                                               ; 1                            ;
; 6                                               ; 3                            ;
; 7                                               ; 3                            ;
; 8                                               ; 4                            ;
; 9                                               ; 2                            ;
; 10                                              ; 3                            ;
; 11                                              ; 0                            ;
; 12                                              ; 2                            ;
; 13                                              ; 4                            ;
; 14                                              ; 1                            ;
; 15                                              ; 2                            ;
; 16                                              ; 2                            ;
; 17                                              ; 1                            ;
; 18                                              ; 1                            ;
; 19                                              ; 2                            ;
; 20                                              ; 1                            ;
; 21                                              ; 1                            ;
; 22                                              ; 0                            ;
; 23                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 20.24) ; Number of LABs  (Total = 46) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 1                            ;
; 6                                            ; 4                            ;
; 7                                            ; 1                            ;
; 8                                            ; 2                            ;
; 9                                            ; 2                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 1                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 1                            ;
; 22                                           ; 2                            ;
; 23                                           ; 1                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 0                            ;
; 27                                           ; 3                            ;
; 28                                           ; 3                            ;
; 29                                           ; 2                            ;
; 30                                           ; 2                            ;
; 31                                           ; 11                           ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Jun 06 19:05:49 2015
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off Dunna -c Dunna
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C20F484C7 for design "Dunna"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Critical Warning (169085): No exact pin location assignment(s) for 26 pins of 93 total pins
    Info (169086): Pin pc_out[8] not assigned to an exact location on the device
    Info (169086): Pin pc_out[9] not assigned to an exact location on the device
    Info (169086): Pin s1[0] not assigned to an exact location on the device
    Info (169086): Pin s1[1] not assigned to an exact location on the device
    Info (169086): Pin s1[2] not assigned to an exact location on the device
    Info (169086): Pin s1[3] not assigned to an exact location on the device
    Info (169086): Pin s1[4] not assigned to an exact location on the device
    Info (169086): Pin s1[5] not assigned to an exact location on the device
    Info (169086): Pin s1[6] not assigned to an exact location on the device
    Info (169086): Pin s1[7] not assigned to an exact location on the device
    Info (169086): Pin s2[0] not assigned to an exact location on the device
    Info (169086): Pin s2[1] not assigned to an exact location on the device
    Info (169086): Pin s2[2] not assigned to an exact location on the device
    Info (169086): Pin s2[3] not assigned to an exact location on the device
    Info (169086): Pin s2[4] not assigned to an exact location on the device
    Info (169086): Pin s2[5] not assigned to an exact location on the device
    Info (169086): Pin s2[6] not assigned to an exact location on the device
    Info (169086): Pin s2[7] not assigned to an exact location on the device
    Info (169086): Pin s3[0] not assigned to an exact location on the device
    Info (169086): Pin s3[1] not assigned to an exact location on the device
    Info (169086): Pin s3[2] not assigned to an exact location on the device
    Info (169086): Pin s3[3] not assigned to an exact location on the device
    Info (169086): Pin s3[4] not assigned to an exact location on the device
    Info (169086): Pin s3[5] not assigned to an exact location on the device
    Info (169086): Pin s3[6] not assigned to an exact location on the device
    Info (169086): Pin s3[7] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Dunna.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk (placed in PIN L1 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 26 (unused VREF, 3.3V VCCIO, 0 input, 26 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  39 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 32 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 8 total pin(s) used --  35 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  37 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 22 total pin(s) used --  14 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  38 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  41 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X12_Y14 to location X24_Y27
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 76 output pins without output pin load capacitance assignment
    Info (306007): Pin "AUD_XCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "I2C_SDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_BCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc_out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc_out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc_out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc_out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc_out[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc_out[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc_out[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc_out[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc_out[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc_out[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s0[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s2[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s3[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "I2C_SCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_DACLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_DACDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169064): Following 2 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin I2C_SDAT has a permanently disabled output enable
    Info (169065): Pin AUD_BCLK has a permanently disabled output enable
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file D:/Documentos/GitHub/DProcesadores/ProyectoPedro/NUESTROQUARTUS/output_files/Dunna.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 750 megabytes
    Info: Processing ended: Sat Jun 06 19:05:59 2015
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:10


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Documentos/GitHub/DProcesadores/ProyectoPedro/NUESTROQUARTUS/output_files/Dunna.fit.smsg.


