transistor, it base on the technology of measure, 
result and experience, and to further studies will be 
moved to the three-dimensional interface 
characteristics of FinFET devices. 
 In addition, due to the traditional C-V/G-V and 
charge pumping technique its resolution receives 
limits, so that is unable to extract the trap model 
parameters exactly. This plan will use advanced 
modified-frequency C-V/G-V and charge pumping to have 
actual trap depth characteristics and coordinates the 
electrical simulation with evaluated boundary 
condition. These research results will have good help 
to further understand the high dielectric material 
interface characteristics of the emerging transistor 
device. 
In this plan, it expects to achieve that use the high 
dielectric material replace the traditional oxide 
layer, but due to the high-K material with dual layer 
interface characteristic of silicon substrate and 
metal gate, belonging to the heterogeneity of the 
material interface bonding. It easily to cause the 
interface defects, further to generate the leakage 
path. Thus, to explore the interface characteristic 
of complete defect model building, to analyze the 
effect for device reliability of high-K material in 
different trap state. Our researches use the multi-
frequency C-V/G-V and multi-frequency charge pumping 
method under different interface quantity and to 
explore the effect of reliability by heterogeneity 
material interface bonding for high-K material. 
Finally, our team build the defect model measurements 
and charge pump technique of defect analysis 
mechanism to extends the three-dimensional FinFET 
devices, in order to explore the devices of the 
surface interface characteristics. 
 
英文關鍵詞： High-K, Dielectrics, Nano Device, Interface Trap, 
Charge Pumping, FinFET 
 
I 
目  錄 
中文摘要 ...................................................................................................................................IV 
Abstract ..................................................................................................................................... V 
壹、 緒論 ............................................................................................................................... 1 
(一) 前言 ........................................................................................................................ 1 
(二) 研究背景與目的 .................................................................................................... 2 
貳、 研究方法與內容 ........................................................................................................... 4 
(一) 實驗步驟 ................................................................................................................ 4 
(二) 實驗方法 ................................................................................................................ 5 
[1] 元件特性模擬平台建立..................................................................................... 5 
[2] 高介電材料元件製作......................................................................................... 6 
參、 結果與討論 ................................................................................................................... 9 
(一) 元件基本電性分析 ................................................................................................ 9 
(二) 討論分析 .............................................................................................................. 10 
(三) 未來工作與預期成果 .......................................................................................... 12 
肆、 致謝 ............................................................................................................................. 14 
伍、 相關論文發表 ............................................................................................................. 15 
陸、 參考文獻 ..................................................................................................................... 15 
附  錄 ................................................................................................................................... 16 
(附件一) 國科會補助專題研究計畫成果報告自評表 ................................................... 16 
 
III 
圖 19 Log Id-VG curve for Gate Length=70nm；Fin Width =50nm ................................. 11 
圖 20 Resistivity versus impurity concentration for n-type and p-type silicon at 300K [6]
............................................................................................................................................ 11 
圖 21 固定 Width (=70nm)，量測不同 Length 元件的 Interface trap density (Dit)........ 11 
圖 22 固定 Length (=100nm)，量測不同 Width 元件的 Interface trap density (Dit)...... 11 
圖 23 High-K 材料與矽基板的表面缺陷 ............................................................................. 12 
圖 24 MOS 介面陷阱示意圖：(a)Convention MOSFET；(b)High-K MOSFET ........... 12 
圖 25 nMOSFET LF/HF C-V 量測差異示意圖 ................................................................... 13 
圖 26 使用 Charge pumping 方式在充電與放電時的能帶示意圖[7]................................ 13 
表 1 不同尺寸大小的元件之 Interface trap density 推算結果 .......................................... 11 
表 2 平面式/鰭狀式場效電晶體 Charge pumping 機制差異比較表 ................................ 14 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
V 
Abstract 
In this plan, our laboratory research is aim at the trend of MOSFET devices development. Through the 
use of high dielectric material (High-k material, ex: HfO2, Al2O3) replace a conventional gate oxide layer 
(SiO2) to explore high dielectric material with silicon substrate interface characteristics, and in-depth study of 
its relationship with the device operation and electrical. Our laboratory use planar transistor as the main 
research devices, hoping that after the trap model builds of two-dimensional transistor, it base on the 
technology of measure, result and experience, and to further studies will be moved to the three-dimensional 
interface characteristics of FinFET devices. 
 In addition, due to the traditional C-V/G-V and charge pumping technique its resolution receives limits, 
so that is unable to extract the trap model parameters exactly. This plan will use advanced modified-frequency 
C-V/G-V and charge pumping to have actual trap depth characteristics and coordinates the electrical 
simulation with evaluated boundary condition. These research results will have good help to further 
understand the high dielectric material interface characteristics of the emerging transistor device. 
In this plan, it expects to achieve that use the high dielectric material replace the traditional oxide layer, 
but due to the high-K material with dual layer interface characteristic of silicon substrate and metal gate, 
belonging to the heterogeneity of the material interface bonding. It easily to cause the interface defects, 
further to generate the leakage path. Thus, to explore the interface characteristic of complete defect model 
building, to analyze the effect for device reliability of high-K material in different trap state. Our researches 
use the multi-frequency C-V/G-V and multi-frequency charge pumping method under different interface 
quantity and to explore the effect of reliability by heterogeneity material interface bonding for high-K 
material. 
Finally, our team build the defect model measurements and charge pump technique of defect analysis 
mechanism to extends the three-dimensional FinFET devices, in order to explore the devices of the surface 
interface characteristics. 
  
 
Keywords：High-K, Dielectrics, Nano Device, Interface Trap, Charge Pumping, FinFET 
 
 
 
2 
(二) 研究背景與目的 
在過去以 SiO2 作為閘極絕緣層材料時，僅需直接以熱氧化的方式即可於晶片表面產生高品質、低
表面缺陷的絕緣層；但在更換高介電材料為閘極絕緣層後，由於與矽基底屬於異質材料接面特性，絕
緣層與矽基底的接面品質要比使用 SiO2 為絕緣層材料時要難控制，特別是接面缺陷的部份。接面缺陷
可 分 為 庫 倫 吸 引 缺 陷 (Coulomb-attractive traps) 、 中 性 缺 陷 (Neutral traps) 、 庫 倫 排 斥 缺 陷
(Coulomb-repulsive traps)，如圖 3 所示。被缺陷所捕獲的電荷將使元件的 Vth 值變得不穩定，並進而
降低元件的可靠度，如圖 4 所示，在輸入一電壓脈波至元件閘極時，較厚的的高介電氧化層厚度會有
較長的電流下降時間，造成此現象之原因即為較厚之高介電氧化層厚度有較多的缺陷所致，為瞭解元
件的物理厚度對元件可靠度的影響，BTI (Bias Temperature Instability)之統計特性如圖 5 所示，從圖中
可看出薄高介電閘極氧化層比厚高介電閘極氧化層有較好的特性[2]。在高介電氧化層的情況下，由於
高介電材料所導致之 DC 遷移率退化包含：(1)反轉層電荷瞬間變化時電荷遭缺陷補陷 (2)SiOx 之接面
品質(3)聲子散射。而快速暫態充放電切換所導致之電荷流失已被證實為一使 DC 遷移率下降之重要因
素[3]。 
 
圖 3 接面缺陷分類：左為庫倫吸引缺陷；中為中性缺陷；右則為庫倫排斥缺陷 
圖 4 Pulse Id_Vg 特性[2] 圖 5 BTI 特性[2] 
 
 
4 
貳、 研究方法與內容 
(一) 實驗步驟 
在此研究計畫中，本團隊欲建立一套完整的高介電材料的元件缺陷模型，透過此模型探討新興
High-k 元件的漏電途徑以及影響可靠度之因素。本計畫的實驗規劃流程如圖 8 所示，首先本團隊預期
建立一 High-k device 的模擬平台，包含元件製程模擬與基本電性分析，以建立一套元件的最佳製作流
程，其次委託國家奈米元件實驗室(National Nano Device Laboratories, NDL)製作以 High-k 材料為基礎
的平面式(Planar)與三維鰭狀式(FinFET)的場效電晶體元件，以進行對該元件的缺陷模型之分析，最後
透過兩套量測機制來進行對元件特性的探討：其一為 C-V 量測，透過多頻率的 C-V 量測，以分析元件
的 Interface trap density (Dit)的程度。另一則藉由電荷幫浦機制(Charge pumping technique)來推算元件表
面的缺陷密度。 
最後，藉由兩套不同的量測機制，全面性的探討元件的表面缺陷密度之分析，相輔相成以期建立
一套高精準度且完整的元件缺陷模型之建立。 
 
 
圖 8 本計劃之實驗步驟規劃流程圖 
6 
[2] 高介電材料元件製作 
  本計劃的 High-K device Sample 的製作與下線，將委託國家奈米元件實驗室(National Nano Device 
Laboratories, NDL)進行製作，本計劃所下線的製程為一 90nm 的製程，其架構包含了平面式的 HKMG
的 MOSFET 元件以及新興的三維鰭狀式場效電晶體(FinFET)。 
以下將製程結構分成兩部份進行介紹： 
(1) 平面式(Planar) High-K Metal Gate MOSFET 製作： 
本研究團隊所探討以高介電材料(High-k material)的 MOSFET，其閘極氧化層 SiO2 以 HfO2 做替換，
而在閘極部分也以 Metal gate (TiN, 氮化鈦)材料替換原 Poly-Silicon(多晶矽)，以增加元件的 mobility 並
降低元件的接觸電阻值，加速元件操作的開關速度，其 HKMG 的 MOSFET 製程的 process flow 如圖
10 (a)所示，而(b)則為元件完成後之 cross section 示意圖。 
      
(a) HKMG process flow                     (b)HKMG MOSFET cross section 
圖 10 High-K metal gate MOSFET device structure 
下圖 11 為 High-K Metal Gate MOSFET 元件的下線製作流程：(1)定義 MOSFET 元件的主動區
(Active area)；(2)以 MOCVD 進行高介電材料(HfO2)的沉積；(3)以 PVD 進行閘極的材料(Metal Gate：
TiN)的沉積及成長ㄧ層作為 hard mask(SiO2)用途，避免在蝕刻 Metal Gate 時，TiN 材料因而被強酸蝕刻
而掀掉；(4) 定義閘極區域；(5)Halo 與 Light doping drain (LDD)摻雜；(6)(7)沉積一層 SiN，並定義出
Spacer 區域；(8)源極(Source)/汲極(Drain)區域摻雜；（9）以 PVD 法沉積 Ni/Ti，步驟(10)則進行電極的
silicide 製程，降低 S/D 與拉出的 Metal Line 的阻值，最後再進入ㄧ道 N2 燒結，即完成一 HKMG 的
MOSFET 製程。 
8 
 圖 12 為委託 NDL 實驗室代工製作與製程的平面式 HKMG MOSFET 的實際 wafer 圖。 
    
(a) 90nm 製程的平面式 High-K 場效電晶體 wafer       (b) High-K Metal Gate MOSFET          
圖 12 High-k 製程下線之 wafer 
(2)鰭狀式場效電晶體(FinFET)製作： 
在進行平面式的 HKMG MOSFET 元件製作的同時，本團隊亦針對 High-K 製程的 FinFET 進行表
面缺陷的探討與分析。圖 13 為以 High-K 材料-Hafnium Oxide (HfO2)作為氧化層的 FinFET wafer；圖
14 則為以 Al2O3 作為氧化層的 High-K FinFET 之 TEM cross section 圖。 
 
圖 13 High-K (HfO2) FinFET wafer 
TiN
TiN
TiN
BOX
Al2O3: 
2.5 nm
Si Fin
S/DS/D
Gate
     
圖 14 The Cross-section TEM images of sample with High-K FinFET 
10 
在確認過單一尺寸的 FinFET 基本電性之後，由於元件的 Id-VG curve 可以推算出該元件的 substrate 
swing，此 swing 的物理意義與 Interface trap density (Dit)息息相關，因此本研究團隊將各尺寸的 FinFET
之 Id-VG curve 進行比較，圖 15 為固定 Gate length (=100nm)，改變 Fin width 的量測結果，由 curve 發
現改變元件 width，對於元件的 swing 並沒有太顯著的影響；圖 16 則為固定元件的 Fin width (=70nm)，
調整 Gate length，由量測結果得知其 swing shift 較為明顯。 
1.E-14
1.E-13
1.E-12
1.E-11
1.E-10
1.E-09
1.E-08
1.E-07
1.E-06
1.E-05
1.E-04
-2 -1 0 1 2 3
VG (V)
Lo
g 
I d 
(A
)
N100-50
N100-70
N100-90
N100-150
N100-200
N100-400
 
1.E-14
1.E-13
1.E-12
1.E-11
1.E-10
1.E-09
1.E-08
1.E-07
1.E-06
1.E-05
1.E-04
-2 -1 0 1 2 3
VG(V)
Lo
g 
Id
 (A
)
N50_70
N70_70
N90_70
N150_70
N200_70
N400_70
 
圖 17 N-type High-K FinFET：固定 Length 
(=100nm)之 log Id-VG curve 
圖 18 N-type High-K FinFET：固定 Width (=70nm)
之 log Id-VG curve 
(二) 討論分析 
由量測數據中，我們可以推算出元件的表面缺陷密度(Interface trap density,cm-2eV-1) [5] 
Substrate Swing： 
1 ln(10) 60 mV
300
nkT nTS decade
Slope q
  
 
Oxide capacitance：  
0s
ox
ox
C
T
 
  (F/cm2) 
Bulk capacitance： 
0s
b
inv
C
W
 
   (F/cm2) 
     其中 
, 2( ) ln( )As inv
i
NkT
q n
 
  ＆ 
10 , 2
2
( )s s invinv
A
W
qN
  
 
Interface trap density：       
2 2( 1)ln(10)
ox b
it
C CqSD
q qkT q
  
  (cm-2eV-1) 
 
12 
(三) 未來工作與預期成果 
 在本計劃的實驗規劃中，預期以兩年的實驗安排達成先進製程-高介電材料(High-K material)的完整
缺陷模型建立。目前已進行至平面式與鰭狀式的 High-K device 的製程與下線及元件基本電性的分析，
並探討元件 Interface trap density (Dit)的特性與影響。接下來將進行多頻式的 C-V 量測以及多頻式的電
荷幫浦量測與分析，透過以上兩套量測機制，深入探究元件表面缺陷密度對於 High-K device 的可靠度
之影響。 
在實際狀況中，場效電晶體電容是會存在缺陷電荷的，特別是在High-K 材料與矽基板的接面，屬
於異質接合的材料，導致在元件製作過程中，大大的提升閘極氧化層的缺陷密度，形成一漏電路徑。
場效電晶體系統的缺陷電荷的分類、位置與性質如圖23所示。 
 
圖 23 High-K 材料與矽基板的表面缺陷 
 
(a)                                              (b) 
圖 24 MOS 介面陷阱示意圖：(a)Convention MOSFET；(b)High-K MOSFET 
  圖24說明了MOSFET元件的閘極氧化層的缺陷示意圖，包括了(1)Mobile ionic charge；(2)Oxide 
trapped charge；(3)Fixed oxide charge以及(4)Interface trap charge，其中以Mobile ionic charge對於元件的
操作影響甚鉅。 
14 
 表 2 顯示了平面式場效電晶體(Planar MOSFET)與鰭狀式場效電晶體(FinFET)於電荷幫浦機制下量
測的差異。FinFET 於 Charge pumping technique 下，其量測所得之 charge pumping current (Icp)會較平面
式的 MOSFET 來得大，其原因為 FinFET 的 Interface trap density 須計算一三維的立體結構，介面面積
相對於 planar 來的大，因此導致元件的缺陷密度增加，易造成 FinFET 的可靠度問題較平面式的嚴重。 
表 2 平面式/鰭狀式場效電晶體 Charge pumping 機制差異比較表 
 平面式場效電晶體(Planar MOSFET) [8] 鰭狀式場效電晶體(FinFET) [9] 
架構 
Substrate
FOX
TiN
SiO2HfO2
Silicide
Spacer
LDD implant
Halo
S D
Vh
Vb
ICP公式 
0
1 1( ) ( )CP h itLLchI V qfW N x dx  (no LDD) 
2 20
( )NOI
L
it ch itHqfWN L qfW N x dx   (LDD) CP itI MAqfN ； 2 eff finA L fH  
表面缺
陷密度 
,maxCP L
itL
ch
I
N
qfWL
 (LDD) 
,maxCP H itL ch
itH
NOI
I qfWN L
N
qfWL
  
(no LDD) 
, 2
CP
it SW
eff in
IN
ML Hf qf
 (side wall) 
,it TW
eff
MN
L
 (top wall) 
, , ,2it T it SW eff fin it TW eff finN N L H N L W  (Total)
肆、 致謝 
本計劃之相關實驗元件感謝國家奈米元件實驗室(National nano device laboratory, NDL)代工製作與
製程代工組的人員協助。另感謝國家科學委員會核准並支持本計劃的實驗規劃與研究，國科會計畫編
號為 NSC100－2218－ E－ 033－012－。 
 
 
 
 
16 
附  錄  
(附件一) 國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 ■ 達成目標 
□ 未達成目標（請說明，以 100 字為限） 
□ 實驗失敗 
□ 因故實驗中斷 
□ 其他原因 
說明： 
 本計劃期建立一套先進製程的平面式/鰭狀式高介電材料場效電晶體的完整
缺陷模型，計畫內容原預定為兩年計畫規劃，因僅審核通過第一年，因此實驗規
劃目前仍在進行中。目前進度已完成 High-K 元件的製作，以及基本電性的量測
與 Interface trap density (Dit)分析，預計下一歩將透過 C-V 量測以及 Charge 
pumping 量測分析來建立缺陷模型的理論基礎，以完成預期之目標。 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：■已發表 □未發表之文稿 ■撰寫中 □無 
專利：□已獲得 □申請中 ■無 
技轉：□已技轉 □洽談中 ■無 
其他：（以 100 字為限） 
1.“Single-electron injection effects in fringing-field-induced charge-trapping 
memories” The 6th International Conference on Technological Advances of Thin 
Films & Surface Coatings. 
2.“Single-electron injection in fringing field induced charge-trapping memories”. 
Solid State Electron (Submitted) 
3.目前進行 High-K charge pumping 的實驗，將其實驗資料撰寫成論文，預計投
稿於 TED 期刊(撰寫中) 
國科會補助專題研究計畫出席國際學術會議心得報告 
                                     日期：102 年 1 月 31 日 
一、參加會議經過 
  首先非常感謝國科會與老師提供此機會，讓學生代表前往新加坡，出席 6th International Conference 
on Technological Advances of Thin Films & Surface Coatings 國際性學術研討會議。學生於(台灣時
間)2012 年 07 月 13 日下午，由台灣桃園國際機場出發，並於 2012 年 07 月 13 日晚間抵達，於當地
時間近十一點半輾轉下榻於新加坡家憶酒店(Perak Hotel)。 
  此會議是由薄膜協會(Thin Films Society, TFS)所舉辦，為兩年一度的全球盛會，迄今已邁入第六
屆，會議為其四天(July 14-17, 2012)；本屆大會在新加坡的新加坡管理大學舉辦。學生於 07/13 晚上
抵達新加坡，並於翌日（07/14）抵達會議地點報到並參與開幕大會。本次研討會會議主要涵蓋了十
大主題，包括：(1) Biological Coating (BCT)、(2) Coatings for Clean Energy (CCE)、(3) Electrochemistry 
of Thin Films (ETF)、(4) Ferroelectric and Piezoelectric Thin Films (MPF)、(5) Ferroelectric and 
Piezoelectric Thin Films (MPF)、(6) Nanostructured and Nanocomposite Films and Coatings (NNF)、(7) 
Optoelectronic and Dielectric Thin Films (ODF)、(8) Oxide Thin Films and Nanostructures (OFN)、(9) 
Photocatalysis and Self-Cleaning Coatings (PSC)以及(10) Shape Memory Materials/Film and Surface 
Modification (SMF)，對於薄膜技術的應用領域，其內容可說是相當地豐富。 
    此次大會ㄧ共約有分別來自 42 個國家與機構，包括了亞洲的中國/台灣/日本/南韓、美國，
甚至是歐洲的俄羅斯、波蘭等國家機構，將近 800 篇薄膜技術相關領域的論文投稿，在會議上全
面地探討各式薄膜應用、奈米結構元件之分析、其相關領域實務的發展現況與未來展望。 
 
計畫編號 NSC 100-2218-E-033 -012 - 
計畫名稱 新興平面式/鰭狀式電晶體中高介電材料介面電性之研究 
出國人員
姓名 周尚緯 
服務機構
及職稱 中原大學電子工程學系博士班 
會議時間 
101 年 07 月 14 日
至 
101 年 07 月 17 日 
會議地點 Singapore Management University, 
Singapore 
會議名稱 
(中文) 第六屆薄膜暨表面塗層技術國際研討會 
(英文) The 6th International Conference on Technological Advances of 
Thin Films & Surface Coatings 
發表題目 
(中文) 在邊緣場效應下單電子注入對電荷捕捉式記憶體的影響 
(英文) Single-electron injection effects in fringing-field-induced 
charge-trapping memories 
附件一 
 
 
 
附件三 
 
 
100年度專題研究計畫研究成果彙整表 
計畫主持人：蔣光浩 計畫編號：100-2218-E-033-012- 
計畫名稱：新興平面式/鰭狀式電晶體中高介電材料介面電性之研究 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 2 2 100%  
博士生 2 2 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 0 2 100%  
研究報告/技術報告 0 0 100%  
研討會論文 1 1 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
