**AEC-Q004--****汽车零缺陷框架**

主要目标是将业界最佳的制程、方法和工具，或是组件供应商内部专属的缺陷筛检手法，运用在制程设计、产品设计、生产、以及产品/制造改善等阶段，以达减少缺陷。

适用对象则包括，符合AEC-Q100 （IC芯片）、AEC-Q101 （离散组件）、AEC-Q102 （离散光电元件）、AEC-Q103 （MEMS）、AEC-Q104 （多芯片模块） 以及AEC-Q200 （被动元件） 规范的半导体产品。



Zero Defect应用

车用电子零缺陷战略架构提供了一套工具，半导体供应商可以利用这些工具来检测、减少和消除缺陷。 供应商可以与半导体元件使用者进行协议，考虑到有效性、易用性、可用性和成本等等，选择架构中的工具加以组合，进而达成客户对产品的期望与要求。

为了达到零缺陷的目标，此架构将工具分为六大支柱（参见图2），包括一、产品设计阶段; 二、制造阶段; 三、测试阶段; 四、应用与性能; 五、持续改善手法; 六、问题解决，分别用于电子元件的开发设计、制造、测试、产品应用、改善手法及问题解决等阶段。 以下针对各工具进行简易说明。

一、产品设计阶段（Product Design）
- 设计阶段的失效模式与影响分析（Design Failure Mode and Effect Analysis，DFMEA）
	用于识别设计阶段的潜在故障模式及其对系统与应用中产品的影响，评估风险指数的严重度（Severity）、发生度（Occurrence）与侦测度（Detection），确定可能的真正原因并采取控制措施， FMEA亦为IATF16949五大核心工具之一（参见图3）。
- 冗余设计
	由重复电池或组件组成的并⾏系统，可产⽣相同的功能并提供相同的性能，以便在产品的最终测试或实际使⽤期间⽆缝更换有故障的电池或组件。冗余可以⼤⼤增加系统的平均故障时间。
	电⼦设备中有四种主要的冗余类型：
	1 硬件冗余，如双模冗余、三模冗余。
	2 信息或⾃动冗余，例如错误检测和纠正⽅法。
	3 时间冗余，多次执⾏相同的操作，例如多次执⾏程序或传输多份数据。
	4 N版本编程等软件冗余。
	冗余类型通常在产品设计阶段完成，因此，已经考虑了增加的实施成本与⽤⼾利益之间的权衡。
	Review on Redundancy in Electronics, Mr. Gurudatt Kulkarni and Prof. Mrs. Lalita Wani. International Journal of Engineering and Computer Science, Nov 2013 
	ISO26262, Road vehicles – Functional safety
- Built-in Self-Test 
	内置⾃测试或 BIST 是设计电路的实践，这样输⼊逻辑解决⽅案将使产品能够⾃我测试。它是⼀种将额外的硬件和软件功能设计到集成电路中以允许它们执⾏⾃测试的技术。这涉及使⽤⾃⼰的电路测试⾃⼰的操作（功能、参数或两者），从⽽减少对外部⾃动测试设备 (ATE) 的依赖。BIST 是⼀种可测试性设计 (DfT) 技术，因为它使产品的电⽓测试更容易、更快、更⾼效且成本更低。BIST 功能的⽰例可以包括⽤于检测位到位短路和
	背靠背读取的棋盘格和反向扫描算法、⽤于检查速度故障的地址解码器故障算法、SRAM 和 NVM 位映射等。
	实施 BIST 时需要考虑的问题是： 1) BIST 涵盖的故障以及如何测试这些故障；2）BIST电路会占⽤多少芯⽚⾯积；3) BIST的外部电源和激励要求；4) BIST的测试时间和有效性；5）BIST的灵活性和可变性（即BIST是否可以通过⽚上ROM重新编程？）；6) BIST 将如何影响已经到位的⽣产电⽓测试过程。
	
	实施 BIST 的优势包括：
	1. 降低测试成本，因为使⽤ ATE 进⾏外部电⽓测试的需要即使没有消除也会减少。
	2. 更好的故障覆盖率，因为特殊的测试结构可以结合到产品中。
	3. 如果可以将 BIST 设计为并⾏测试更多结构，则测试时间会更短。
	4. 更轻松的客⼾⽀持。
	5. 在特殊情况下，例如，作为安全概念的⼀部分：在⽣产电⽓测试环境之外进⾏测试的能⼒；这可能允许消
	费者⾃⼰在安装之前或什⾄在这些产品进⼊应⽤板之后测试产品。
	实施 BIST 的缺点包括：
	1. BIST 电路的附加硅区域。
	2. 减少访问时间。
	3. 额外的引脚（以及可能更⼤的封装尺⼨）要求，因为 BIST 电路需要⼀种与外界接⼝的⽅式才能有效。
	4. BIST 结果的正确性可能存在问题，因为⽚上测试硬件本⾝可能会出现故障。	
- 可测试设计（Design for Test)
	设计电路的做法，以便可以在合理的时间内测试尽可能多的节点。应进⾏测试计划审查以确保最⼤的测试覆盖效率。附加电路通过允许加速对元件或电路的测试应⼒的能⼒来提⾼测试效率。此外，测试设计可以通过允许直接访问和控制⽆法通过 I/O 直接访问的产品中嵌⼊的电路或元件来提⾼故障覆盖率。直接访问还可以提供更好地观察测试结果或影响的能⼒ 
	参考：AEC-Q100-007
- 分析设计（Design for Analysis，DfA)
	为了避免高复杂性的组件无法找到缺陷，从电路设计阶段着手，允许直接观察和控制嵌入式及底层电路，以便找出故障的电路及执行物性故障分析
	
	设计电路的实践，以便尽可能有效地执⾏故障分析，以消除未发现的缺陷。这些设计考虑因素包括允许直接控制和观察嵌⼊式电路或元件以更好地电⽓隔离故障电路的模式。此外，对于多⾦属层技术，探测点可以提供对嵌⼊式电路或底层的访问，以便在物理故障分析期间进⾏控制。

- 可制造性设计（Design for Manufacturability， DfM)
	在电路设计上通过更大的设计余裕度，使零件的制造更具可重复性和复制性，以减少工艺缺陷对产品的影响，进而提高产品产量和质量。

7.  **可靠度设计****（Design for Reliability****;** **DfR****)**

可靠度设计能够提供预估元件可靠度寿命的能力。 在不牺牲性能的前提下，通过电路、布局或结构面来防止可靠度问题。

-  模拟与建模（Simulation & Modeling）

	模拟是一种对最终产品或其一部分的功能和可靠性表现进行模拟的方法。 该方法使用制程元素模型、封装物理/材料模型及设计准则，验证产品在整个生命周期中的功能性及表现。 与仅在实际产品上进行验证相比，模拟可提供更多样的参数变化。

- 特性分析（Characterization）
	藉由观察元件的温度、电压、频率、安全机制等参数特性，了解元件的制程属性、表现、限制，用以建立该产品的制程规格限制及规格书。 此部分亦符合ISO26262对于产品功能安全设计的要求。
- 特性分析（Characterization）
	藉由观察元件的温度、电压、频率、安全机制等参数特性，了解元件的制程属性、表现、限制，用以建立该产品的制程规格限制及规格书。 此部分亦符合ISO26262对于产品功能安全设计的要求。
二、制造阶段（Manufacturing）
- 制程阶段的失效模式与影响分析（**PFMEA**）
制程阶段的失效模式与影响分析（Process Failure Mode and Effect Analysis，PFMEA）用于辨识生产阶段潜在的故障模式及其对系统与应用中产品的影响，评估风险指数「严重度、发生度、侦测度」，确定可能的真正原因并采取控制措施，FMEA亦为IATF16949五大核心工具之一
- 2.  变异统计分析（Statistical Analysis of Variance）
⽤于确定过程中与给定产品的⼀个或多个特定电⽓或其他参数相关的变量（即制造参数）的数学/统计程序。它将数据集中发现的聚合数值可变性拆分为系统因素和随机因素。成本可能包括设计和进⾏实验以及分析结果数据。好处可能包括改进产品和/或过程。
- 3.  **制计划****（Control Plan）**

控制计划概述产品/制程的特性以及相关的制程变量，确保产品能力达到目标或标准值，且随时间推移保持其稳定性。 例如Cpk是控制计划中用于测量稳定性的一种方法。 控制计划包含遇到偏移时所需采取的措施，如质量异常矫正执行计划（Out of Control Action Plan，OCAP）。

- 4.  统计制程管制（**SPC**)

统计制程管制（**Statistical Process Control**; SPC）主要利用管制图（Control Chart）与制程能力分析（Ca， Cp， Cpk）... 等统计方法，实时监控产品的生产流程、搜集资料，发掘制程中之异常，找出变异的原因、提出对策且立即改善制程，进而保持质量和参数稳定性。

- 5.  **批次验收****（Lot Acceptance Gates）**

针对批次成品进行取样测试，以确定该批产品是否适合进一步制造或出货给客户。
- 6.  **计****–****管理系统、制造过程和产品**

稽查或审核是否按照IATF16949等车用业界标准，确保质量管理系统、制程与产品检验相关规范的维持、发展及改进。






三、测试阶段（Test）
- 1.  零件平均测试（****Part Average Testing****)**

一个用于设计、分析、控制制造和测试参数（电性或物理）的系统，以监控产品质量。 利用紧缩规格以更严谨的品质提升可靠性，意即把分布中的异常组件（outlier）从所有产品中剔除的统计方法（参见图4）。

AEC-Q001：部件平均测试指南
JESD50：Maverick 产品剔除和离群值管理的 特殊要求
- 2.  **统计良率分析****（Statistical Bin Yield Analysis）**

利用统计方法，在晶圆测试（wafer sort）阶段统计、分析特定关键测试参数（Bin），设定某一个失效参数（fail bin）的数量及良率的条件，用以做质量卡关的动作，确保产品的质量和可靠度。

- 3.  数据收集、存储和检索（Data Collection， Storage & Retrieval）

数据资料的测量、储存、归档及检索。 可用于解决可靠性与产品制造相关的问题。 快速的数据取用性将加快问题的控制及改善，并允许快速的风险评估，成为质量改进的基准。
- 4.  **筛选（Screens）**
测试筛选是用来确保产品表现及稳健性（Robustness）的工具，防止由缺陷所引起的故障机制。


四、应用及能力（Application and Capability）
1.  **产业标准****（Industry Standards）**

提供一标准测试方法适用于供应商及用户，并针对设备、制程和材料提出业界基准。

2.  **环境应力测试****（Environmental Stress Testing）**

利用测试验证找出产品在设计、工艺或封装中的弱点，确保产品满足供应商和用户之间对于品质和可靠度的要求。 测试验证通过物理、机械、电气和环境应力等加速手法，使潜在磨耗和缺陷问题提早浮现。

3.  **应力强度分析****（Stress-Strength Analysis）**

应力强度分析是一种使用「测试至失效」（Test to fail）的原理，并分析所得到的故障分布数据，进而决定对于特定应用之设计及制程余裕度。

4.  **系统工程****（Systems Engineering）**

此为系统设计与用户应用面保持一致的方法。 系统工程的实践涉及将用户需求转换为系统要求，然后可以通过构建和设计来实现。 要实现零缺陷目标，需要考虑系统级结构，以纳入可靠度设计（DfR）、可制造性设计（DfM）和测试设计（DfT）。 在开发的早期，产品规格和验证计划必须确保满足系统要求。 此外，具有功能安全（Functional Safety）要求的产品已定义了包含系统工程的标准，如ISO26262 V model （参见图5），以达到各车辆安全完整性等级（Automotive Safety Integrity Level，ASIL）相应的功能安全设计之故障指标（Fault Metric），及诊断覆盖率（Diagnostic Coverage）允收标准。

5.  **产品降额定****（Product Derating）**

小于制造商/供应商指定之规格或操作范围内使用产品的方式。 将器件上的电、热、机械应力降低到低于额定值的水平，用于延长组件的寿命、增加可靠性，有助于保护元件免受意外的应用异常。



五、持续改善手法（Continuous Improvement Methods）

- 1.  **晶圆级制程监控****（****Wafer Level Process Monitoring****)**

于制造初期快速测试特定的故障机制（如TDDB、HCI、BTI、EM等），进行修复、报废有缺陷的晶圆或批次，及早发现潜在问题，透过分析与控制特定的故障机制，为分析和筛选提供统计参考依据。 

- 2.  **制程及产品改进****（Process &Product Improvements）**

为解决根本问题（Root Cause）或基于制程与设计的持续改善，对材料、制程或嵌入式软体（硬体）进行更改，以提升产品功能、产量及可靠性，但应注意风险管理，例如FMEA更新。 

- 3.  **产品可靠度监控****（Product Reliability Monitoring）**

定期对代表性样品进行可靠度测试，目的是监控制程是否发生偏差，造成产品的缺陷，提供解决方案并进行修正，以降低后续生产产品发生异常之风险。

- 4.  **缺陷监控****（Defect Monitoring）**

实现零缺陷取决于所有供应商在半导体产品层面的共同努力，而达成零缺陷的成功关键在于监控与消除缺陷。 缺陷可能会受到许多不同的影响，包括制程、设备、环境和人为因素。 故缺陷监控是在整体生产流程的关键阶段中，定期观察或检查生产材料质量的过程，含括电气量测、目检... 等。 藉此提高良率和可靠性，以降低早期现场故障，避免能够轻松解决的问题愈演愈烈。

六、问题解决（Problem Solving）

- 1.  **问题解决技巧****（Problem Solving Techniques）**

透过辨识别根本问题、遏制和纠正产品及制程问题，验证问题是否得到解决以及防止问题再次发生。 另外还可以作为报告工具，为客户记录问题，例如：8D报告、鱼骨图（Fishbone）、失效树分析（Fault Tree Analysis）等。 

- 2.  **故障分析程序****（Failure Analysis Process）**

当汽车制造链中的任何层级发生故障时，终端客户可以要求其供应商进行故障分析（Failure Analysis; FA)。 故障分析是确认故障原因的过程，此过程中涉及收集和分析大量数据，找出明确的故障原因后，采取相应的遏制和纠正措施，以防止再次发生。 分析程序应先由非破坏的电性故障分析（Electrical Failure Analysis; EFA）着手，确认故障后再进行破坏性的物性故障分析（Physical Failure Analysis; PFA)。
 