Timing Analyzer report for Synco
Fri Oct 20 13:51:03 2006
Version 5.1 Build 176 10/26/2005 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Clock Setup: 'Clk100M'
  6. Clock Setup: 'PIO_nWR'
  7. Clock Hold: 'Clk100M'
  8. Clock Hold: 'PIO_nWR'
  9. tsu
 10. tco
 11. tpd
 12. th
 13. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2005 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                                     ;
+------------------------------+----------+-----------------------------------+------------------------------------------------+-----------------------------------+-----------------------------------+------------+----------+--------------+
; Type                         ; Slack    ; Required Time                     ; Actual Time                                    ; From                              ; To                                ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+----------+-----------------------------------+------------------------------------------------+-----------------------------------+-----------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A      ; None                              ; 5.002 ns                                       ; PIO_DAT[6]                        ; ManchEncode:mancho|DV_Cntr[6]     ; --         ; Clk100M  ; 0            ;
; Worst-case tco               ; N/A      ; None                              ; 11.328 ns                                      ; PIO_Interface:pio|AddrReg[3]      ; PIO_DAT[0]                        ; Clk100M    ; --       ; 0            ;
; Worst-case tpd               ; N/A      ; None                              ; 6.021 ns                                       ; AuxIn[5]                          ; PIO_DAT[4]                        ; --         ; --       ; 0            ;
; Worst-case th                ; N/A      ; None                              ; 2.118 ns                                       ; PIO_nWR                           ; PIO_Interface:pio|rPIO_nWR        ; --         ; Clk100M  ; 0            ;
; Clock Setup: 'Clk100M'       ; 3.046 ns ; 100.00 MHz ( period = 10.000 ns ) ; 255.89 MHz ( period = 3.908 ns )               ; ManchEncode:mancho|ShiftBits[39]  ; ManchEncode:mancho|ManchOut1      ; Clk100M    ; Clk100M  ; 0            ;
; Clock Setup: 'PIO_nWR'       ; 8.445 ns ; 100.00 MHz ( period = 10.000 ns ) ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; PIO_Interface:pio|ModeReg[0]      ; PIO_Interface:pio|ModeReg[0]      ; PIO_nWR    ; PIO_nWR  ; 0            ;
; Clock Hold: 'Clk100M'        ; 0.485 ns ; 100.00 MHz ( period = 10.000 ns ) ; N/A                                            ; ManchEncode:mancho|Shift5Load[12] ; ManchEncode:mancho|Shift5Bits[12] ; Clk100M    ; Clk100M  ; 0            ;
; Clock Hold: 'PIO_nWR'        ; 1.209 ns ; 100.00 MHz ( period = 10.000 ns ) ; N/A                                            ; PIO_Interface:pio|ModeReg[0]      ; PIO_Interface:pio|ModeReg[0]      ; PIO_nWR    ; PIO_nWR  ; 0            ;
; Total number of failed paths ;          ;                                   ;                                                ;                                   ;                                   ;            ;          ; 0            ;
+------------------------------+----------+-----------------------------------+------------------------------------------------+-----------------------------------+-----------------------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                  ;
+-------------------------------------------------------+--------------------+------+---------+-------------+
; Option                                                ; Setting            ; From ; To      ; Entity Name ;
+-------------------------------------------------------+--------------------+------+---------+-------------+
; Device Name                                           ; EPM570T144C3       ;      ;         ;             ;
; Timing Models                                         ; Final              ;      ;         ;             ;
; Number of source nodes to report per destination node ; 10                 ;      ;         ;             ;
; Number of destination nodes to report                 ; 10                 ;      ;         ;             ;
; Number of paths to report                             ; 200                ;      ;         ;             ;
; Report Minimum Timing Checks                          ; Off                ;      ;         ;             ;
; Use Fast Timing Models                                ; Off                ;      ;         ;             ;
; Report IO Paths Separately                            ; Off                ;      ;         ;             ;
; Default hold multicycle                               ; Same As Multicycle ;      ;         ;             ;
; Cut paths between unrelated clock domains             ; On                 ;      ;         ;             ;
; Cut off read during write signal paths                ; On                 ;      ;         ;             ;
; Cut off feedback from I/O pins                        ; On                 ;      ;         ;             ;
; Report Combined Fast/Slow Timing                      ; Off                ;      ;         ;             ;
; fmax Requirement                                      ; 100 MHz            ;      ;         ;             ;
; Ignore Clock Settings                                 ; Off                ;      ;         ;             ;
; Analyze latches as synchronous elements               ; On                 ;      ;         ;             ;
; Enable Recovery/Removal analysis                      ; Off                ;      ;         ;             ;
; Enable Clock Latency                                  ; Off                ;      ;         ;             ;
; Clock Settings                                        ; Clk100m            ;      ; Clk100M ;             ;
+-------------------------------------------------------+--------------------+------+---------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clk100M         ; Clk100M            ; User Pin ; 100.0 MHz        ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; PIO_nWR         ;                    ; User Pin ; 100.0 MHz        ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'Clk100M'                                                                                                                                                                                                                                                        ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------+--------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                             ; To                             ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------+--------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; 3.046 ns                                ; 255.89 MHz ( period = 3.908 ns )                    ; ManchEncode:mancho|ShiftBits[39] ; ManchEncode:mancho|ManchOut1   ; Clk100M    ; Clk100M  ; 5.000 ns                    ; 3.976 ns                  ; 0.930 ns                ;
; 3.236 ns                                ; 147.84 MHz ( period = 6.764 ns )                    ; PIO_Interface:pio|AddrReg[3]     ; ManchEncode:mancho|DV_Cntr[15] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.321 ns                ;
; 3.236 ns                                ; 147.84 MHz ( period = 6.764 ns )                    ; PIO_Interface:pio|AddrReg[3]     ; ManchEncode:mancho|DV_Cntr[10] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.321 ns                ;
; 3.236 ns                                ; 147.84 MHz ( period = 6.764 ns )                    ; PIO_Interface:pio|AddrReg[3]     ; ManchEncode:mancho|DV_Cntr[14] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.321 ns                ;
; 3.236 ns                                ; 147.84 MHz ( period = 6.764 ns )                    ; PIO_Interface:pio|AddrReg[3]     ; ManchEncode:mancho|DV_Cntr[13] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.321 ns                ;
; 3.236 ns                                ; 147.84 MHz ( period = 6.764 ns )                    ; PIO_Interface:pio|AddrReg[3]     ; ManchEncode:mancho|DV_Cntr[12] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.321 ns                ;
; 3.236 ns                                ; 147.84 MHz ( period = 6.764 ns )                    ; PIO_Interface:pio|AddrReg[3]     ; ManchEncode:mancho|DV_Cntr[11] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.321 ns                ;
; 3.236 ns                                ; 147.84 MHz ( period = 6.764 ns )                    ; PIO_Interface:pio|AddrReg[3]     ; ManchEncode:mancho|DV_Cntr[9]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.321 ns                ;
; 3.236 ns                                ; 147.84 MHz ( period = 6.764 ns )                    ; PIO_Interface:pio|AddrReg[3]     ; ManchEncode:mancho|DV_Cntr[8]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.321 ns                ;
; 3.236 ns                                ; 147.84 MHz ( period = 6.764 ns )                    ; PIO_Interface:pio|AddrReg[3]     ; ManchEncode:mancho|DV_Cntr[7]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.321 ns                ;
; 3.236 ns                                ; 147.84 MHz ( period = 6.764 ns )                    ; PIO_Interface:pio|AddrReg[3]     ; ManchEncode:mancho|DV_Cntr[6]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.321 ns                ;
; 3.243 ns                                ; 147.99 MHz ( period = 6.757 ns )                    ; PIO_Interface:pio|AddrReg[3]     ; ManchEncode:mancho|DV_Cntr[5]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.314 ns                ;
; 3.243 ns                                ; 147.99 MHz ( period = 6.757 ns )                    ; PIO_Interface:pio|AddrReg[3]     ; ManchEncode:mancho|DV_Cntr[0]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.314 ns                ;
; 3.243 ns                                ; 147.99 MHz ( period = 6.757 ns )                    ; PIO_Interface:pio|AddrReg[3]     ; ManchEncode:mancho|DV_Cntr[4]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.314 ns                ;
; 3.243 ns                                ; 147.99 MHz ( period = 6.757 ns )                    ; PIO_Interface:pio|AddrReg[3]     ; ManchEncode:mancho|DV_Cntr[3]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.314 ns                ;
; 3.243 ns                                ; 147.99 MHz ( period = 6.757 ns )                    ; PIO_Interface:pio|AddrReg[3]     ; ManchEncode:mancho|DV_Cntr[2]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.314 ns                ;
; 3.243 ns                                ; 147.99 MHz ( period = 6.757 ns )                    ; PIO_Interface:pio|AddrReg[3]     ; ManchEncode:mancho|DV_Cntr[1]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.314 ns                ;
; 3.248 ns                                ; 148.10 MHz ( period = 6.752 ns )                    ; PIO_Interface:pio|AddrReg[3]     ; ManchEncode:mancho|DV_Cntr[25] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.309 ns                ;
; 3.248 ns                                ; 148.10 MHz ( period = 6.752 ns )                    ; PIO_Interface:pio|AddrReg[3]     ; ManchEncode:mancho|DV_Cntr[20] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.309 ns                ;
; 3.248 ns                                ; 148.10 MHz ( period = 6.752 ns )                    ; PIO_Interface:pio|AddrReg[3]     ; ManchEncode:mancho|DV_Cntr[24] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.309 ns                ;
; 3.248 ns                                ; 148.10 MHz ( period = 6.752 ns )                    ; PIO_Interface:pio|AddrReg[3]     ; ManchEncode:mancho|DV_Cntr[23] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.309 ns                ;
; 3.248 ns                                ; 148.10 MHz ( period = 6.752 ns )                    ; PIO_Interface:pio|AddrReg[3]     ; ManchEncode:mancho|DV_Cntr[22] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.309 ns                ;
; 3.248 ns                                ; 148.10 MHz ( period = 6.752 ns )                    ; PIO_Interface:pio|AddrReg[3]     ; ManchEncode:mancho|DV_Cntr[21] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.309 ns                ;
; 3.248 ns                                ; 148.10 MHz ( period = 6.752 ns )                    ; PIO_Interface:pio|AddrReg[3]     ; ManchEncode:mancho|DV_Cntr[19] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.309 ns                ;
; 3.248 ns                                ; 148.10 MHz ( period = 6.752 ns )                    ; PIO_Interface:pio|AddrReg[3]     ; ManchEncode:mancho|DV_Cntr[18] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.309 ns                ;
; 3.248 ns                                ; 148.10 MHz ( period = 6.752 ns )                    ; PIO_Interface:pio|AddrReg[3]     ; ManchEncode:mancho|DV_Cntr[17] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.309 ns                ;
; 3.248 ns                                ; 148.10 MHz ( period = 6.752 ns )                    ; PIO_Interface:pio|AddrReg[3]     ; ManchEncode:mancho|DV_Cntr[16] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.309 ns                ;
; 3.331 ns                                ; 149.95 MHz ( period = 6.669 ns )                    ; PIO_Interface:pio|AddrReg[6]     ; ManchEncode:mancho|DV_Cntr[15] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.226 ns                ;
; 3.331 ns                                ; 149.95 MHz ( period = 6.669 ns )                    ; PIO_Interface:pio|AddrReg[6]     ; ManchEncode:mancho|DV_Cntr[10] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.226 ns                ;
; 3.331 ns                                ; 149.95 MHz ( period = 6.669 ns )                    ; PIO_Interface:pio|AddrReg[6]     ; ManchEncode:mancho|DV_Cntr[14] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.226 ns                ;
; 3.331 ns                                ; 149.95 MHz ( period = 6.669 ns )                    ; PIO_Interface:pio|AddrReg[6]     ; ManchEncode:mancho|DV_Cntr[13] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.226 ns                ;
; 3.331 ns                                ; 149.95 MHz ( period = 6.669 ns )                    ; PIO_Interface:pio|AddrReg[6]     ; ManchEncode:mancho|DV_Cntr[12] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.226 ns                ;
; 3.331 ns                                ; 149.95 MHz ( period = 6.669 ns )                    ; PIO_Interface:pio|AddrReg[6]     ; ManchEncode:mancho|DV_Cntr[11] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.226 ns                ;
; 3.331 ns                                ; 149.95 MHz ( period = 6.669 ns )                    ; PIO_Interface:pio|AddrReg[6]     ; ManchEncode:mancho|DV_Cntr[9]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.226 ns                ;
; 3.331 ns                                ; 149.95 MHz ( period = 6.669 ns )                    ; PIO_Interface:pio|AddrReg[6]     ; ManchEncode:mancho|DV_Cntr[8]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.226 ns                ;
; 3.331 ns                                ; 149.95 MHz ( period = 6.669 ns )                    ; PIO_Interface:pio|AddrReg[6]     ; ManchEncode:mancho|DV_Cntr[7]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.226 ns                ;
; 3.331 ns                                ; 149.95 MHz ( period = 6.669 ns )                    ; PIO_Interface:pio|AddrReg[6]     ; ManchEncode:mancho|DV_Cntr[6]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.226 ns                ;
; 3.338 ns                                ; 150.11 MHz ( period = 6.662 ns )                    ; PIO_Interface:pio|AddrReg[6]     ; ManchEncode:mancho|DV_Cntr[5]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.219 ns                ;
; 3.338 ns                                ; 150.11 MHz ( period = 6.662 ns )                    ; PIO_Interface:pio|AddrReg[6]     ; ManchEncode:mancho|DV_Cntr[0]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.219 ns                ;
; 3.338 ns                                ; 150.11 MHz ( period = 6.662 ns )                    ; PIO_Interface:pio|AddrReg[6]     ; ManchEncode:mancho|DV_Cntr[4]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.219 ns                ;
; 3.338 ns                                ; 150.11 MHz ( period = 6.662 ns )                    ; PIO_Interface:pio|AddrReg[6]     ; ManchEncode:mancho|DV_Cntr[3]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.219 ns                ;
; 3.338 ns                                ; 150.11 MHz ( period = 6.662 ns )                    ; PIO_Interface:pio|AddrReg[6]     ; ManchEncode:mancho|DV_Cntr[2]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.219 ns                ;
; 3.338 ns                                ; 150.11 MHz ( period = 6.662 ns )                    ; PIO_Interface:pio|AddrReg[6]     ; ManchEncode:mancho|DV_Cntr[1]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.219 ns                ;
; 3.343 ns                                ; 150.22 MHz ( period = 6.657 ns )                    ; PIO_Interface:pio|AddrReg[6]     ; ManchEncode:mancho|DV_Cntr[25] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.214 ns                ;
; 3.343 ns                                ; 150.22 MHz ( period = 6.657 ns )                    ; PIO_Interface:pio|AddrReg[6]     ; ManchEncode:mancho|DV_Cntr[20] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.214 ns                ;
; 3.343 ns                                ; 150.22 MHz ( period = 6.657 ns )                    ; PIO_Interface:pio|AddrReg[6]     ; ManchEncode:mancho|DV_Cntr[24] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.214 ns                ;
; 3.343 ns                                ; 150.22 MHz ( period = 6.657 ns )                    ; PIO_Interface:pio|AddrReg[6]     ; ManchEncode:mancho|DV_Cntr[23] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.214 ns                ;
; 3.343 ns                                ; 150.22 MHz ( period = 6.657 ns )                    ; PIO_Interface:pio|AddrReg[6]     ; ManchEncode:mancho|DV_Cntr[22] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.214 ns                ;
; 3.343 ns                                ; 150.22 MHz ( period = 6.657 ns )                    ; PIO_Interface:pio|AddrReg[6]     ; ManchEncode:mancho|DV_Cntr[21] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.214 ns                ;
; 3.343 ns                                ; 150.22 MHz ( period = 6.657 ns )                    ; PIO_Interface:pio|AddrReg[6]     ; ManchEncode:mancho|DV_Cntr[19] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.214 ns                ;
; 3.343 ns                                ; 150.22 MHz ( period = 6.657 ns )                    ; PIO_Interface:pio|AddrReg[6]     ; ManchEncode:mancho|DV_Cntr[18] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.214 ns                ;
; 3.343 ns                                ; 150.22 MHz ( period = 6.657 ns )                    ; PIO_Interface:pio|AddrReg[6]     ; ManchEncode:mancho|DV_Cntr[17] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.214 ns                ;
; 3.343 ns                                ; 150.22 MHz ( period = 6.657 ns )                    ; PIO_Interface:pio|AddrReg[6]     ; ManchEncode:mancho|DV_Cntr[16] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 6.214 ns                ;
; 3.594 ns                                ; 156.10 MHz ( period = 6.406 ns )                    ; Sync_Len:synco|SL_LoadReg[17]    ; Sync_Len:synco|isAddr_Zero     ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.963 ns                ;
; 3.605 ns                                ; 156.37 MHz ( period = 6.395 ns )                    ; Sync_Len:synco|SL_LoadReg[17]    ; Sync_Len:synco|SLCntr[10]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.952 ns                ;
; 3.605 ns                                ; 156.37 MHz ( period = 6.395 ns )                    ; Sync_Len:synco|SL_LoadReg[17]    ; Sync_Len:synco|SLCntr[11]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.952 ns                ;
; 3.605 ns                                ; 156.37 MHz ( period = 6.395 ns )                    ; Sync_Len:synco|SL_LoadReg[17]    ; Sync_Len:synco|SLCntr[12]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.952 ns                ;
; 3.605 ns                                ; 156.37 MHz ( period = 6.395 ns )                    ; Sync_Len:synco|SL_LoadReg[17]    ; Sync_Len:synco|SLCntr[13]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.952 ns                ;
; 3.605 ns                                ; 156.37 MHz ( period = 6.395 ns )                    ; Sync_Len:synco|SL_LoadReg[17]    ; Sync_Len:synco|SLCntr[14]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.952 ns                ;
; 3.605 ns                                ; 156.37 MHz ( period = 6.395 ns )                    ; Sync_Len:synco|SL_LoadReg[17]    ; Sync_Len:synco|SLCntr[15]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.952 ns                ;
; 3.605 ns                                ; 156.37 MHz ( period = 6.395 ns )                    ; Sync_Len:synco|SL_LoadReg[17]    ; Sync_Len:synco|SLCntr[16]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.952 ns                ;
; 3.605 ns                                ; 156.37 MHz ( period = 6.395 ns )                    ; Sync_Len:synco|SL_LoadReg[17]    ; Sync_Len:synco|SLCntr[17]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.952 ns                ;
; 3.605 ns                                ; 156.37 MHz ( period = 6.395 ns )                    ; Sync_Len:synco|SL_LoadReg[17]    ; Sync_Len:synco|SLCntr[18]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.952 ns                ;
; 3.605 ns                                ; 156.37 MHz ( period = 6.395 ns )                    ; Sync_Len:synco|SL_LoadReg[17]    ; Sync_Len:synco|SLCntr[19]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.952 ns                ;
; 3.632 ns                                ; 157.04 MHz ( period = 6.368 ns )                    ; ManchEncode:mancho|DV_Buf        ; ManchEncode:mancho|DV_Cntr[15] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.925 ns                ;
; 3.632 ns                                ; 157.04 MHz ( period = 6.368 ns )                    ; ManchEncode:mancho|DV_Buf        ; ManchEncode:mancho|DV_Cntr[10] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.925 ns                ;
; 3.632 ns                                ; 157.04 MHz ( period = 6.368 ns )                    ; ManchEncode:mancho|DV_Buf        ; ManchEncode:mancho|DV_Cntr[14] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.925 ns                ;
; 3.632 ns                                ; 157.04 MHz ( period = 6.368 ns )                    ; ManchEncode:mancho|DV_Buf        ; ManchEncode:mancho|DV_Cntr[13] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.925 ns                ;
; 3.632 ns                                ; 157.04 MHz ( period = 6.368 ns )                    ; ManchEncode:mancho|DV_Buf        ; ManchEncode:mancho|DV_Cntr[12] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.925 ns                ;
; 3.632 ns                                ; 157.04 MHz ( period = 6.368 ns )                    ; ManchEncode:mancho|DV_Buf        ; ManchEncode:mancho|DV_Cntr[11] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.925 ns                ;
; 3.632 ns                                ; 157.04 MHz ( period = 6.368 ns )                    ; ManchEncode:mancho|DV_Buf        ; ManchEncode:mancho|DV_Cntr[9]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.925 ns                ;
; 3.632 ns                                ; 157.04 MHz ( period = 6.368 ns )                    ; ManchEncode:mancho|DV_Buf        ; ManchEncode:mancho|DV_Cntr[8]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.925 ns                ;
; 3.632 ns                                ; 157.04 MHz ( period = 6.368 ns )                    ; ManchEncode:mancho|DV_Buf        ; ManchEncode:mancho|DV_Cntr[7]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.925 ns                ;
; 3.632 ns                                ; 157.04 MHz ( period = 6.368 ns )                    ; ManchEncode:mancho|DV_Buf        ; ManchEncode:mancho|DV_Cntr[6]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.925 ns                ;
; 3.639 ns                                ; 157.21 MHz ( period = 6.361 ns )                    ; ManchEncode:mancho|DV_Buf        ; ManchEncode:mancho|DV_Cntr[5]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.918 ns                ;
; 3.639 ns                                ; 157.21 MHz ( period = 6.361 ns )                    ; ManchEncode:mancho|DV_Buf        ; ManchEncode:mancho|DV_Cntr[0]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.918 ns                ;
; 3.639 ns                                ; 157.21 MHz ( period = 6.361 ns )                    ; ManchEncode:mancho|DV_Buf        ; ManchEncode:mancho|DV_Cntr[4]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.918 ns                ;
; 3.639 ns                                ; 157.21 MHz ( period = 6.361 ns )                    ; ManchEncode:mancho|DV_Buf        ; ManchEncode:mancho|DV_Cntr[3]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.918 ns                ;
; 3.639 ns                                ; 157.21 MHz ( period = 6.361 ns )                    ; ManchEncode:mancho|DV_Buf        ; ManchEncode:mancho|DV_Cntr[2]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.918 ns                ;
; 3.639 ns                                ; 157.21 MHz ( period = 6.361 ns )                    ; ManchEncode:mancho|DV_Buf        ; ManchEncode:mancho|DV_Cntr[1]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.918 ns                ;
; 3.644 ns                                ; 157.33 MHz ( period = 6.356 ns )                    ; ManchEncode:mancho|DV_Buf        ; ManchEncode:mancho|DV_Cntr[25] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.913 ns                ;
; 3.644 ns                                ; 157.33 MHz ( period = 6.356 ns )                    ; ManchEncode:mancho|DV_Buf        ; ManchEncode:mancho|DV_Cntr[20] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.913 ns                ;
; 3.644 ns                                ; 157.33 MHz ( period = 6.356 ns )                    ; ManchEncode:mancho|DV_Buf        ; ManchEncode:mancho|DV_Cntr[24] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.913 ns                ;
; 3.644 ns                                ; 157.33 MHz ( period = 6.356 ns )                    ; ManchEncode:mancho|DV_Buf        ; ManchEncode:mancho|DV_Cntr[23] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.913 ns                ;
; 3.644 ns                                ; 157.33 MHz ( period = 6.356 ns )                    ; ManchEncode:mancho|DV_Buf        ; ManchEncode:mancho|DV_Cntr[22] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.913 ns                ;
; 3.644 ns                                ; 157.33 MHz ( period = 6.356 ns )                    ; ManchEncode:mancho|DV_Buf        ; ManchEncode:mancho|DV_Cntr[21] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.913 ns                ;
; 3.644 ns                                ; 157.33 MHz ( period = 6.356 ns )                    ; ManchEncode:mancho|DV_Buf        ; ManchEncode:mancho|DV_Cntr[19] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.913 ns                ;
; 3.644 ns                                ; 157.33 MHz ( period = 6.356 ns )                    ; ManchEncode:mancho|DV_Buf        ; ManchEncode:mancho|DV_Cntr[18] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.913 ns                ;
; 3.644 ns                                ; 157.33 MHz ( period = 6.356 ns )                    ; ManchEncode:mancho|DV_Buf        ; ManchEncode:mancho|DV_Cntr[17] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.913 ns                ;
; 3.644 ns                                ; 157.33 MHz ( period = 6.356 ns )                    ; ManchEncode:mancho|DV_Buf        ; ManchEncode:mancho|DV_Cntr[16] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.913 ns                ;
; 3.666 ns                                ; 157.88 MHz ( period = 6.334 ns )                    ; PIO_Interface:pio|AddrReg[2]     ; ManchEncode:mancho|DV_Cntr[15] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.891 ns                ;
; 3.666 ns                                ; 157.88 MHz ( period = 6.334 ns )                    ; PIO_Interface:pio|AddrReg[2]     ; ManchEncode:mancho|DV_Cntr[10] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.891 ns                ;
; 3.666 ns                                ; 157.88 MHz ( period = 6.334 ns )                    ; PIO_Interface:pio|AddrReg[2]     ; ManchEncode:mancho|DV_Cntr[14] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.891 ns                ;
; 3.666 ns                                ; 157.88 MHz ( period = 6.334 ns )                    ; PIO_Interface:pio|AddrReg[2]     ; ManchEncode:mancho|DV_Cntr[13] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.891 ns                ;
; 3.666 ns                                ; 157.88 MHz ( period = 6.334 ns )                    ; PIO_Interface:pio|AddrReg[2]     ; ManchEncode:mancho|DV_Cntr[12] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.891 ns                ;
; 3.666 ns                                ; 157.88 MHz ( period = 6.334 ns )                    ; PIO_Interface:pio|AddrReg[2]     ; ManchEncode:mancho|DV_Cntr[11] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.891 ns                ;
; 3.666 ns                                ; 157.88 MHz ( period = 6.334 ns )                    ; PIO_Interface:pio|AddrReg[2]     ; ManchEncode:mancho|DV_Cntr[9]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.891 ns                ;
; 3.666 ns                                ; 157.88 MHz ( period = 6.334 ns )                    ; PIO_Interface:pio|AddrReg[2]     ; ManchEncode:mancho|DV_Cntr[8]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.891 ns                ;
; 3.666 ns                                ; 157.88 MHz ( period = 6.334 ns )                    ; PIO_Interface:pio|AddrReg[2]     ; ManchEncode:mancho|DV_Cntr[7]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.891 ns                ;
; 3.666 ns                                ; 157.88 MHz ( period = 6.334 ns )                    ; PIO_Interface:pio|AddrReg[2]     ; ManchEncode:mancho|DV_Cntr[6]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.891 ns                ;
; 3.673 ns                                ; 158.05 MHz ( period = 6.327 ns )                    ; PIO_Interface:pio|AddrReg[2]     ; ManchEncode:mancho|DV_Cntr[5]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.884 ns                ;
; 3.673 ns                                ; 158.05 MHz ( period = 6.327 ns )                    ; PIO_Interface:pio|AddrReg[2]     ; ManchEncode:mancho|DV_Cntr[0]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.884 ns                ;
; 3.673 ns                                ; 158.05 MHz ( period = 6.327 ns )                    ; PIO_Interface:pio|AddrReg[2]     ; ManchEncode:mancho|DV_Cntr[4]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.884 ns                ;
; 3.673 ns                                ; 158.05 MHz ( period = 6.327 ns )                    ; PIO_Interface:pio|AddrReg[2]     ; ManchEncode:mancho|DV_Cntr[3]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.884 ns                ;
; 3.673 ns                                ; 158.05 MHz ( period = 6.327 ns )                    ; PIO_Interface:pio|AddrReg[2]     ; ManchEncode:mancho|DV_Cntr[2]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.884 ns                ;
; 3.673 ns                                ; 158.05 MHz ( period = 6.327 ns )                    ; PIO_Interface:pio|AddrReg[2]     ; ManchEncode:mancho|DV_Cntr[1]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.884 ns                ;
; 3.677 ns                                ; 158.15 MHz ( period = 6.323 ns )                    ; PIO_Interface:pio|AddrReg[3]     ; ManchEncode:mancho|DV_Cntr[31] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.880 ns                ;
; 3.677 ns                                ; 158.15 MHz ( period = 6.323 ns )                    ; PIO_Interface:pio|AddrReg[3]     ; ManchEncode:mancho|DV_Cntr[30] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.880 ns                ;
; 3.677 ns                                ; 158.15 MHz ( period = 6.323 ns )                    ; PIO_Interface:pio|AddrReg[3]     ; ManchEncode:mancho|DV_Cntr[29] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.880 ns                ;
; 3.677 ns                                ; 158.15 MHz ( period = 6.323 ns )                    ; PIO_Interface:pio|AddrReg[3]     ; ManchEncode:mancho|DV_Cntr[28] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.880 ns                ;
; 3.677 ns                                ; 158.15 MHz ( period = 6.323 ns )                    ; PIO_Interface:pio|AddrReg[3]     ; ManchEncode:mancho|DV_Cntr[27] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.880 ns                ;
; 3.677 ns                                ; 158.15 MHz ( period = 6.323 ns )                    ; PIO_Interface:pio|AddrReg[3]     ; ManchEncode:mancho|DV_Cntr[26] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.880 ns                ;
; 3.678 ns                                ; 158.18 MHz ( period = 6.322 ns )                    ; PIO_Interface:pio|AddrReg[2]     ; ManchEncode:mancho|DV_Cntr[25] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.879 ns                ;
; 3.678 ns                                ; 158.18 MHz ( period = 6.322 ns )                    ; PIO_Interface:pio|AddrReg[2]     ; ManchEncode:mancho|DV_Cntr[20] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.879 ns                ;
; 3.678 ns                                ; 158.18 MHz ( period = 6.322 ns )                    ; PIO_Interface:pio|AddrReg[2]     ; ManchEncode:mancho|DV_Cntr[24] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.879 ns                ;
; 3.678 ns                                ; 158.18 MHz ( period = 6.322 ns )                    ; PIO_Interface:pio|AddrReg[2]     ; ManchEncode:mancho|DV_Cntr[23] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.879 ns                ;
; 3.678 ns                                ; 158.18 MHz ( period = 6.322 ns )                    ; PIO_Interface:pio|AddrReg[2]     ; ManchEncode:mancho|DV_Cntr[22] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.879 ns                ;
; 3.678 ns                                ; 158.18 MHz ( period = 6.322 ns )                    ; PIO_Interface:pio|AddrReg[2]     ; ManchEncode:mancho|DV_Cntr[21] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.879 ns                ;
; 3.678 ns                                ; 158.18 MHz ( period = 6.322 ns )                    ; PIO_Interface:pio|AddrReg[2]     ; ManchEncode:mancho|DV_Cntr[19] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.879 ns                ;
; 3.678 ns                                ; 158.18 MHz ( period = 6.322 ns )                    ; PIO_Interface:pio|AddrReg[2]     ; ManchEncode:mancho|DV_Cntr[18] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.879 ns                ;
; 3.678 ns                                ; 158.18 MHz ( period = 6.322 ns )                    ; PIO_Interface:pio|AddrReg[2]     ; ManchEncode:mancho|DV_Cntr[17] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.879 ns                ;
; 3.678 ns                                ; 158.18 MHz ( period = 6.322 ns )                    ; PIO_Interface:pio|AddrReg[2]     ; ManchEncode:mancho|DV_Cntr[16] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.879 ns                ;
; 3.703 ns                                ; 158.81 MHz ( period = 6.297 ns )                    ; Sync_Len:synco|SL_LoadReg[16]    ; Sync_Len:synco|isAddr_Zero     ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.854 ns                ;
; 3.714 ns                                ; 159.08 MHz ( period = 6.286 ns )                    ; Sync_Len:synco|SL_LoadReg[16]    ; Sync_Len:synco|SLCntr[10]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.843 ns                ;
; 3.714 ns                                ; 159.08 MHz ( period = 6.286 ns )                    ; Sync_Len:synco|SL_LoadReg[16]    ; Sync_Len:synco|SLCntr[11]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.843 ns                ;
; 3.714 ns                                ; 159.08 MHz ( period = 6.286 ns )                    ; Sync_Len:synco|SL_LoadReg[16]    ; Sync_Len:synco|SLCntr[12]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.843 ns                ;
; 3.714 ns                                ; 159.08 MHz ( period = 6.286 ns )                    ; Sync_Len:synco|SL_LoadReg[16]    ; Sync_Len:synco|SLCntr[13]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.843 ns                ;
; 3.714 ns                                ; 159.08 MHz ( period = 6.286 ns )                    ; Sync_Len:synco|SL_LoadReg[16]    ; Sync_Len:synco|SLCntr[14]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.843 ns                ;
; 3.714 ns                                ; 159.08 MHz ( period = 6.286 ns )                    ; Sync_Len:synco|SL_LoadReg[16]    ; Sync_Len:synco|SLCntr[15]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.843 ns                ;
; 3.714 ns                                ; 159.08 MHz ( period = 6.286 ns )                    ; Sync_Len:synco|SL_LoadReg[16]    ; Sync_Len:synco|SLCntr[16]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.843 ns                ;
; 3.714 ns                                ; 159.08 MHz ( period = 6.286 ns )                    ; Sync_Len:synco|SL_LoadReg[16]    ; Sync_Len:synco|SLCntr[17]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.843 ns                ;
; 3.714 ns                                ; 159.08 MHz ( period = 6.286 ns )                    ; Sync_Len:synco|SL_LoadReg[16]    ; Sync_Len:synco|SLCntr[18]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.843 ns                ;
; 3.714 ns                                ; 159.08 MHz ( period = 6.286 ns )                    ; Sync_Len:synco|SL_LoadReg[16]    ; Sync_Len:synco|SLCntr[19]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.843 ns                ;
; 3.732 ns                                ; 159.54 MHz ( period = 6.268 ns )                    ; Sync_Len:synco|isAddr_Zero       ; ManchEncode:mancho|DV_Cntr[15] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.825 ns                ;
; 3.732 ns                                ; 159.54 MHz ( period = 6.268 ns )                    ; Sync_Len:synco|isAddr_Zero       ; ManchEncode:mancho|DV_Cntr[10] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.825 ns                ;
; 3.732 ns                                ; 159.54 MHz ( period = 6.268 ns )                    ; Sync_Len:synco|isAddr_Zero       ; ManchEncode:mancho|DV_Cntr[14] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.825 ns                ;
; 3.732 ns                                ; 159.54 MHz ( period = 6.268 ns )                    ; Sync_Len:synco|isAddr_Zero       ; ManchEncode:mancho|DV_Cntr[13] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.825 ns                ;
; 3.732 ns                                ; 159.54 MHz ( period = 6.268 ns )                    ; Sync_Len:synco|isAddr_Zero       ; ManchEncode:mancho|DV_Cntr[12] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.825 ns                ;
; 3.732 ns                                ; 159.54 MHz ( period = 6.268 ns )                    ; Sync_Len:synco|isAddr_Zero       ; ManchEncode:mancho|DV_Cntr[11] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.825 ns                ;
; 3.732 ns                                ; 159.54 MHz ( period = 6.268 ns )                    ; Sync_Len:synco|isAddr_Zero       ; ManchEncode:mancho|DV_Cntr[9]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.825 ns                ;
; 3.732 ns                                ; 159.54 MHz ( period = 6.268 ns )                    ; Sync_Len:synco|isAddr_Zero       ; ManchEncode:mancho|DV_Cntr[8]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.825 ns                ;
; 3.732 ns                                ; 159.54 MHz ( period = 6.268 ns )                    ; Sync_Len:synco|isAddr_Zero       ; ManchEncode:mancho|DV_Cntr[7]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.825 ns                ;
; 3.732 ns                                ; 159.54 MHz ( period = 6.268 ns )                    ; Sync_Len:synco|isAddr_Zero       ; ManchEncode:mancho|DV_Cntr[6]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.825 ns                ;
; 3.737 ns                                ; 159.67 MHz ( period = 6.263 ns )                    ; PIO_Interface:pio|AddrReg[5]     ; ManchEncode:mancho|DV_Cntr[15] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.820 ns                ;
; 3.737 ns                                ; 159.67 MHz ( period = 6.263 ns )                    ; PIO_Interface:pio|AddrReg[5]     ; ManchEncode:mancho|DV_Cntr[10] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.820 ns                ;
; 3.737 ns                                ; 159.67 MHz ( period = 6.263 ns )                    ; PIO_Interface:pio|AddrReg[5]     ; ManchEncode:mancho|DV_Cntr[14] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.820 ns                ;
; 3.737 ns                                ; 159.67 MHz ( period = 6.263 ns )                    ; PIO_Interface:pio|AddrReg[5]     ; ManchEncode:mancho|DV_Cntr[13] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.820 ns                ;
; 3.737 ns                                ; 159.67 MHz ( period = 6.263 ns )                    ; PIO_Interface:pio|AddrReg[5]     ; ManchEncode:mancho|DV_Cntr[12] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.820 ns                ;
; 3.737 ns                                ; 159.67 MHz ( period = 6.263 ns )                    ; PIO_Interface:pio|AddrReg[5]     ; ManchEncode:mancho|DV_Cntr[11] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.820 ns                ;
; 3.737 ns                                ; 159.67 MHz ( period = 6.263 ns )                    ; PIO_Interface:pio|AddrReg[5]     ; ManchEncode:mancho|DV_Cntr[9]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.820 ns                ;
; 3.737 ns                                ; 159.67 MHz ( period = 6.263 ns )                    ; PIO_Interface:pio|AddrReg[5]     ; ManchEncode:mancho|DV_Cntr[8]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.820 ns                ;
; 3.737 ns                                ; 159.67 MHz ( period = 6.263 ns )                    ; PIO_Interface:pio|AddrReg[5]     ; ManchEncode:mancho|DV_Cntr[7]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.820 ns                ;
; 3.737 ns                                ; 159.67 MHz ( period = 6.263 ns )                    ; PIO_Interface:pio|AddrReg[5]     ; ManchEncode:mancho|DV_Cntr[6]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.820 ns                ;
; 3.739 ns                                ; 159.72 MHz ( period = 6.261 ns )                    ; Sync_Len:synco|isAddr_Zero       ; ManchEncode:mancho|DV_Cntr[5]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.818 ns                ;
; 3.739 ns                                ; 159.72 MHz ( period = 6.261 ns )                    ; Sync_Len:synco|isAddr_Zero       ; ManchEncode:mancho|DV_Cntr[0]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.818 ns                ;
; 3.739 ns                                ; 159.72 MHz ( period = 6.261 ns )                    ; Sync_Len:synco|isAddr_Zero       ; ManchEncode:mancho|DV_Cntr[4]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.818 ns                ;
; 3.739 ns                                ; 159.72 MHz ( period = 6.261 ns )                    ; Sync_Len:synco|isAddr_Zero       ; ManchEncode:mancho|DV_Cntr[3]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.818 ns                ;
; 3.739 ns                                ; 159.72 MHz ( period = 6.261 ns )                    ; Sync_Len:synco|isAddr_Zero       ; ManchEncode:mancho|DV_Cntr[2]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.818 ns                ;
; 3.739 ns                                ; 159.72 MHz ( period = 6.261 ns )                    ; Sync_Len:synco|isAddr_Zero       ; ManchEncode:mancho|DV_Cntr[1]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.818 ns                ;
; 3.744 ns                                ; 159.85 MHz ( period = 6.256 ns )                    ; Sync_Len:synco|isAddr_Zero       ; ManchEncode:mancho|DV_Cntr[25] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.813 ns                ;
; 3.744 ns                                ; 159.85 MHz ( period = 6.256 ns )                    ; Sync_Len:synco|isAddr_Zero       ; ManchEncode:mancho|DV_Cntr[20] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.813 ns                ;
; 3.744 ns                                ; 159.85 MHz ( period = 6.256 ns )                    ; Sync_Len:synco|isAddr_Zero       ; ManchEncode:mancho|DV_Cntr[24] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.813 ns                ;
; 3.744 ns                                ; 159.85 MHz ( period = 6.256 ns )                    ; Sync_Len:synco|isAddr_Zero       ; ManchEncode:mancho|DV_Cntr[23] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.813 ns                ;
; 3.744 ns                                ; 159.85 MHz ( period = 6.256 ns )                    ; Sync_Len:synco|isAddr_Zero       ; ManchEncode:mancho|DV_Cntr[22] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.813 ns                ;
; 3.744 ns                                ; 159.85 MHz ( period = 6.256 ns )                    ; Sync_Len:synco|isAddr_Zero       ; ManchEncode:mancho|DV_Cntr[21] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.813 ns                ;
; 3.744 ns                                ; 159.85 MHz ( period = 6.256 ns )                    ; Sync_Len:synco|isAddr_Zero       ; ManchEncode:mancho|DV_Cntr[19] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.813 ns                ;
; 3.744 ns                                ; 159.85 MHz ( period = 6.256 ns )                    ; Sync_Len:synco|isAddr_Zero       ; ManchEncode:mancho|DV_Cntr[18] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.813 ns                ;
; 3.744 ns                                ; 159.85 MHz ( period = 6.256 ns )                    ; Sync_Len:synco|isAddr_Zero       ; ManchEncode:mancho|DV_Cntr[17] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.813 ns                ;
; 3.744 ns                                ; 159.85 MHz ( period = 6.256 ns )                    ; Sync_Len:synco|isAddr_Zero       ; ManchEncode:mancho|DV_Cntr[16] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.813 ns                ;
; 3.744 ns                                ; 159.85 MHz ( period = 6.256 ns )                    ; PIO_Interface:pio|AddrReg[5]     ; ManchEncode:mancho|DV_Cntr[5]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.813 ns                ;
; 3.744 ns                                ; 159.85 MHz ( period = 6.256 ns )                    ; PIO_Interface:pio|AddrReg[5]     ; ManchEncode:mancho|DV_Cntr[0]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.813 ns                ;
; 3.744 ns                                ; 159.85 MHz ( period = 6.256 ns )                    ; PIO_Interface:pio|AddrReg[5]     ; ManchEncode:mancho|DV_Cntr[4]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.813 ns                ;
; 3.744 ns                                ; 159.85 MHz ( period = 6.256 ns )                    ; PIO_Interface:pio|AddrReg[5]     ; ManchEncode:mancho|DV_Cntr[3]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.813 ns                ;
; 3.744 ns                                ; 159.85 MHz ( period = 6.256 ns )                    ; PIO_Interface:pio|AddrReg[5]     ; ManchEncode:mancho|DV_Cntr[2]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.813 ns                ;
; 3.744 ns                                ; 159.85 MHz ( period = 6.256 ns )                    ; PIO_Interface:pio|AddrReg[5]     ; ManchEncode:mancho|DV_Cntr[1]  ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.813 ns                ;
; 3.749 ns                                ; 159.97 MHz ( period = 6.251 ns )                    ; PIO_Interface:pio|AddrReg[5]     ; ManchEncode:mancho|DV_Cntr[25] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.808 ns                ;
; 3.749 ns                                ; 159.97 MHz ( period = 6.251 ns )                    ; PIO_Interface:pio|AddrReg[5]     ; ManchEncode:mancho|DV_Cntr[20] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.808 ns                ;
; 3.749 ns                                ; 159.97 MHz ( period = 6.251 ns )                    ; PIO_Interface:pio|AddrReg[5]     ; ManchEncode:mancho|DV_Cntr[24] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.808 ns                ;
; 3.749 ns                                ; 159.97 MHz ( period = 6.251 ns )                    ; PIO_Interface:pio|AddrReg[5]     ; ManchEncode:mancho|DV_Cntr[23] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.808 ns                ;
; 3.749 ns                                ; 159.97 MHz ( period = 6.251 ns )                    ; PIO_Interface:pio|AddrReg[5]     ; ManchEncode:mancho|DV_Cntr[22] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.808 ns                ;
; 3.749 ns                                ; 159.97 MHz ( period = 6.251 ns )                    ; PIO_Interface:pio|AddrReg[5]     ; ManchEncode:mancho|DV_Cntr[21] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.808 ns                ;
; 3.749 ns                                ; 159.97 MHz ( period = 6.251 ns )                    ; PIO_Interface:pio|AddrReg[5]     ; ManchEncode:mancho|DV_Cntr[19] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.808 ns                ;
; 3.749 ns                                ; 159.97 MHz ( period = 6.251 ns )                    ; PIO_Interface:pio|AddrReg[5]     ; ManchEncode:mancho|DV_Cntr[18] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.808 ns                ;
; 3.749 ns                                ; 159.97 MHz ( period = 6.251 ns )                    ; PIO_Interface:pio|AddrReg[5]     ; ManchEncode:mancho|DV_Cntr[17] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.808 ns                ;
; 3.749 ns                                ; 159.97 MHz ( period = 6.251 ns )                    ; PIO_Interface:pio|AddrReg[5]     ; ManchEncode:mancho|DV_Cntr[16] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.808 ns                ;
; 3.772 ns                                ; 160.57 MHz ( period = 6.228 ns )                    ; PIO_Interface:pio|AddrReg[6]     ; ManchEncode:mancho|DV_Cntr[31] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.785 ns                ;
; 3.772 ns                                ; 160.57 MHz ( period = 6.228 ns )                    ; PIO_Interface:pio|AddrReg[6]     ; ManchEncode:mancho|DV_Cntr[30] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.785 ns                ;
; 3.772 ns                                ; 160.57 MHz ( period = 6.228 ns )                    ; PIO_Interface:pio|AddrReg[6]     ; ManchEncode:mancho|DV_Cntr[29] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.785 ns                ;
; 3.772 ns                                ; 160.57 MHz ( period = 6.228 ns )                    ; PIO_Interface:pio|AddrReg[6]     ; ManchEncode:mancho|DV_Cntr[28] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.785 ns                ;
; 3.772 ns                                ; 160.57 MHz ( period = 6.228 ns )                    ; PIO_Interface:pio|AddrReg[6]     ; ManchEncode:mancho|DV_Cntr[27] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.785 ns                ;
; 3.772 ns                                ; 160.57 MHz ( period = 6.228 ns )                    ; PIO_Interface:pio|AddrReg[6]     ; ManchEncode:mancho|DV_Cntr[26] ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.785 ns                ;
; 3.816 ns                                ; 161.71 MHz ( period = 6.184 ns )                    ; Sync_Len:synco|SL_LoadReg[14]    ; Sync_Len:synco|isAddr_Zero     ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.741 ns                ;
; 3.827 ns                                ; 162.00 MHz ( period = 6.173 ns )                    ; Sync_Len:synco|SL_LoadReg[14]    ; Sync_Len:synco|SLCntr[10]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.730 ns                ;
; 3.827 ns                                ; 162.00 MHz ( period = 6.173 ns )                    ; Sync_Len:synco|SL_LoadReg[14]    ; Sync_Len:synco|SLCntr[11]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.730 ns                ;
; 3.827 ns                                ; 162.00 MHz ( period = 6.173 ns )                    ; Sync_Len:synco|SL_LoadReg[14]    ; Sync_Len:synco|SLCntr[12]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.730 ns                ;
; 3.827 ns                                ; 162.00 MHz ( period = 6.173 ns )                    ; Sync_Len:synco|SL_LoadReg[14]    ; Sync_Len:synco|SLCntr[13]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.730 ns                ;
; 3.827 ns                                ; 162.00 MHz ( period = 6.173 ns )                    ; Sync_Len:synco|SL_LoadReg[14]    ; Sync_Len:synco|SLCntr[14]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.730 ns                ;
; 3.827 ns                                ; 162.00 MHz ( period = 6.173 ns )                    ; Sync_Len:synco|SL_LoadReg[14]    ; Sync_Len:synco|SLCntr[15]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.730 ns                ;
; 3.827 ns                                ; 162.00 MHz ( period = 6.173 ns )                    ; Sync_Len:synco|SL_LoadReg[14]    ; Sync_Len:synco|SLCntr[16]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.730 ns                ;
; 3.827 ns                                ; 162.00 MHz ( period = 6.173 ns )                    ; Sync_Len:synco|SL_LoadReg[14]    ; Sync_Len:synco|SLCntr[17]      ; Clk100M    ; Clk100M  ; 10.000 ns                   ; 9.557 ns                  ; 5.730 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                  ;                                ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------+--------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'PIO_nWR'                                                                                                                                                                                                             ;
+----------+-----------------------------------------------+------------------------------+------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack    ; Actual fmax (period)                          ; From                         ; To                           ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+----------+-----------------------------------------------+------------------------------+------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; 8.445 ns ; Restricted to 304.04 MHz ( period = 3.29 ns ) ; PIO_Interface:pio|ModeReg[0] ; PIO_Interface:pio|ModeReg[0] ; PIO_nWR    ; PIO_nWR  ; 10.000 ns                   ; 9.557 ns                  ; 1.112 ns                ;
+----------+-----------------------------------------------+------------------------------+------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'Clk100M'                                                                                                                                                                                                                          ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                           ; From                                                ; To                                ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; 0.485 ns                                ; ManchEncode:mancho|Shift5Load[12]                   ; ManchEncode:mancho|Shift5Bits[12] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; 0.444 ns                   ; 0.929 ns                 ;
; 0.490 ns                                ; ManchEncode:mancho|Shift5Load[29]                   ; ManchEncode:mancho|Shift5Bits[29] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; 0.444 ns                   ; 0.934 ns                 ;
; 0.490 ns                                ; ManchEncode:mancho|Shift5Load[7]                    ; ManchEncode:mancho|Shift5Bits[7]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; 0.444 ns                   ; 0.934 ns                 ;
; 0.492 ns                                ; ManchEncode:mancho|Shift5Load[24]                   ; ManchEncode:mancho|Shift5Bits[24] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; 0.444 ns                   ; 0.936 ns                 ;
; 0.493 ns                                ; ManchEncode:mancho|Shift5Load[20]                   ; ManchEncode:mancho|Shift5Bits[20] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; 0.444 ns                   ; 0.937 ns                 ;
; 0.493 ns                                ; ManchEncode:mancho|Shift5Load[4]                    ; ManchEncode:mancho|Shift5Bits[4]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; 0.444 ns                   ; 0.937 ns                 ;
; 0.496 ns                                ; ManchEncode:mancho|Shift5Load[39]                   ; ManchEncode:mancho|Shift5Bits[39] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; 0.444 ns                   ; 0.940 ns                 ;
; 0.496 ns                                ; ManchEncode:mancho|Shift5Load[38]                   ; ManchEncode:mancho|Shift5Bits[38] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; 0.444 ns                   ; 0.940 ns                 ;
; 0.496 ns                                ; ManchEncode:mancho|Shift5Load[19]                   ; ManchEncode:mancho|Shift5Bits[19] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; 0.444 ns                   ; 0.940 ns                 ;
; 0.496 ns                                ; ManchEncode:mancho|Shift5Load[15]                   ; ManchEncode:mancho|Shift5Bits[15] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; 0.444 ns                   ; 0.940 ns                 ;
; 0.496 ns                                ; ManchEncode:mancho|Shift5Load[2]                    ; ManchEncode:mancho|Shift5Bits[2]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; 0.444 ns                   ; 0.940 ns                 ;
; 0.496 ns                                ; ManchEncode:mancho|Shift5Load[0]                    ; ManchEncode:mancho|Shift5Bits[0]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; 0.444 ns                   ; 0.940 ns                 ;
; 0.736 ns                                ; ManchEncode:mancho|Shift5Load[8]                    ; ManchEncode:mancho|Shift5Bits[8]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; 0.444 ns                   ; 1.180 ns                 ;
; 0.752 ns                                ; ManchEncode:mancho|Shift5Load[3]                    ; ManchEncode:mancho|Shift5Bits[3]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; 0.444 ns                   ; 1.196 ns                 ;
; 0.754 ns                                ; ManchEncode:mancho|Shift5Load[14]                   ; ManchEncode:mancho|Shift5Bits[14] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; 0.444 ns                   ; 1.198 ns                 ;
; 0.765 ns                                ; ManchEncode:mancho|Shift5Load[36]                   ; ManchEncode:mancho|Shift5Bits[36] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; 0.444 ns                   ; 1.209 ns                 ;
; 0.807 ns                                ; ManchEncode:mancho|Shift5Load[37]                   ; ManchEncode:mancho|Shift5Bits[34] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; 0.444 ns                   ; 1.251 ns                 ;
; 0.808 ns                                ; ManchEncode:mancho|Shift5Load[37]                   ; ManchEncode:mancho|Shift5Bits[33] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; 0.444 ns                   ; 1.252 ns                 ;
; 0.811 ns                                ; ManchEncode:mancho|Shift5Load[37]                   ; ManchEncode:mancho|Shift5Bits[32] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; 0.444 ns                   ; 1.255 ns                 ;
; 0.812 ns                                ; ManchEncode:mancho|Shift5Load[37]                   ; ManchEncode:mancho|Shift5Bits[37] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; 0.444 ns                   ; 1.256 ns                 ;
; 0.842 ns                                ; ManchEncode:mancho|Shift5Load[1]                    ; ManchEncode:mancho|Shift5Bits[1]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; 0.444 ns                   ; 1.286 ns                 ;
; 0.848 ns                                ; ManchEncode:mancho|Shift5Load[28]                   ; ManchEncode:mancho|Shift5Bits[28] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; 0.444 ns                   ; 1.292 ns                 ;
; 0.849 ns                                ; ManchEncode:mancho|Shift5Load[26]                   ; ManchEncode:mancho|Shift5Bits[26] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; 0.444 ns                   ; 1.293 ns                 ;
; 0.849 ns                                ; ManchEncode:mancho|Shift5Load[6]                    ; ManchEncode:mancho|Shift5Bits[6]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; 0.444 ns                   ; 1.293 ns                 ;
; 0.852 ns                                ; ManchEncode:mancho|Shift5Load[5]                    ; ManchEncode:mancho|Shift5Bits[5]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; 0.444 ns                   ; 1.296 ns                 ;
; 0.854 ns                                ; ManchEncode:mancho|Shift5Load[11]                   ; ManchEncode:mancho|Shift5Bits[11] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; 0.444 ns                   ; 1.298 ns                 ;
; 0.854 ns                                ; ManchEncode:mancho|Shift5Load[10]                   ; ManchEncode:mancho|Shift5Bits[10] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; 0.444 ns                   ; 1.298 ns                 ;
; 0.855 ns                                ; ManchEncode:mancho|Shift5Load[23]                   ; ManchEncode:mancho|Shift5Bits[23] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; 0.444 ns                   ; 1.299 ns                 ;
; 0.855 ns                                ; ManchEncode:mancho|Shift5Load[22]                   ; ManchEncode:mancho|Shift5Bits[22] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; 0.444 ns                   ; 1.299 ns                 ;
; 0.855 ns                                ; ManchEncode:mancho|Shift5Load[17]                   ; ManchEncode:mancho|Shift5Bits[17] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; 0.444 ns                   ; 1.299 ns                 ;
; 0.855 ns                                ; ManchEncode:mancho|Shift5Load[16]                   ; ManchEncode:mancho|Shift5Bits[16] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; 0.444 ns                   ; 1.299 ns                 ;
; 0.858 ns                                ; ManchEncode:mancho|Shift5Load[21]                   ; ManchEncode:mancho|Shift5Bits[21] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; 0.444 ns                   ; 1.302 ns                 ;
; 0.858 ns                                ; ManchEncode:mancho|Shift5Load[18]                   ; ManchEncode:mancho|Shift5Bits[18] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; 0.444 ns                   ; 1.302 ns                 ;
; 0.858 ns                                ; ManchEncode:mancho|Shift5Load[9]                    ; ManchEncode:mancho|Shift5Bits[9]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; 0.444 ns                   ; 1.302 ns                 ;
; 1.026 ns                                ; ManchEncode:mancho|ShiftBits[10]                    ; ManchEncode:mancho|ShiftBits[11]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.929 ns                 ;
; 1.027 ns                                ; ManchEncode:mancho|ShiftBits[17]                    ; ManchEncode:mancho|ShiftBits[18]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.930 ns                 ;
; 1.031 ns                                ; ManchEncode:mancho|Shift5Bits[30]                   ; ManchEncode:mancho|Shift5Bits[31] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.934 ns                 ;
; 1.033 ns                                ; ManchEncode:mancho|ShiftBits[6]                     ; ManchEncode:mancho|ShiftBits[7]   ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.936 ns                 ;
; 1.034 ns                                ; ManchEncode:mancho|ShiftBits[31]                    ; ManchEncode:mancho|ShiftBits[32]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.937 ns                 ;
; 1.034 ns                                ; ManchEncode:mancho|ShiftBits[27]                    ; ManchEncode:mancho|ShiftBits[28]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.937 ns                 ;
; 1.034 ns                                ; ManchEncode:mancho|ShiftBits[7]                     ; ManchEncode:mancho|ShiftBits[8]   ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.937 ns                 ;
; 1.035 ns                                ; ManchEncode:mancho|Shift5Rdy                        ; ManchEncode:mancho|Shift5Rdy      ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.938 ns                 ;
; 1.036 ns                                ; Sync_Len:synco|SLCntr[19]                           ; Sync_Len:synco|SLCntr[19]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.939 ns                 ;
; 1.036 ns                                ; ManchEncode:mancho|Shift5Bits[34]                   ; ManchEncode:mancho|Shift5Bits[35] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.939 ns                 ;
; 1.037 ns                                ; ClkDiv:clkd|clk_cntr1[0]                            ; ClkDiv:clkd|clk_cntr1[0]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.940 ns                 ;
; 1.037 ns                                ; ClkDiv:clkd|clk_cntr1[1]                            ; ClkDiv:clkd|clk_cntr1[1]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.940 ns                 ;
; 1.037 ns                                ; ManchEncode:mancho|Shift5Bits[26]                   ; ManchEncode:mancho|Shift5Bits[27] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.940 ns                 ;
; 1.038 ns                                ; ManchEncode:mancho|ShiftBits[13]                    ; ManchEncode:mancho|ShiftBits[14]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.941 ns                 ;
; 1.038 ns                                ; ManchEncode:mancho|ShiftBits[11]                    ; ManchEncode:mancho|ShiftBits[12]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.941 ns                 ;
; 1.039 ns                                ; ManchEncode:mancho|ShiftBits[38]                    ; ManchEncode:mancho|ShiftBits[39]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.942 ns                 ;
; 1.039 ns                                ; ClkDiv:clkd|clk_cntr1[1]                            ; ClkDiv:clkd|Clk25M                ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.942 ns                 ;
; 1.039 ns                                ; ManchEncode:mancho|ShiftBits[37]                    ; ManchEncode:mancho|ShiftBits[38]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.942 ns                 ;
; 1.039 ns                                ; ManchEncode:mancho|ShiftBits[24]                    ; ManchEncode:mancho|ShiftBits[25]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.942 ns                 ;
; 1.039 ns                                ; ManchEncode:mancho|ShiftBits[23]                    ; ManchEncode:mancho|ShiftBits[24]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.942 ns                 ;
; 1.040 ns                                ; ManchEncode:mancho|ShiftBits[19]                    ; ManchEncode:mancho|ShiftBits[20]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.943 ns                 ;
; 1.040 ns                                ; ManchEncode:mancho|ShiftBits[18]                    ; ManchEncode:mancho|ShiftBits[19]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.943 ns                 ;
; 1.040 ns                                ; ManchEncode:mancho|ShiftBits[15]                    ; ManchEncode:mancho|ShiftBits[16]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.943 ns                 ;
; 1.040 ns                                ; ManchEncode:mancho|Shift5Bits[12]                   ; ManchEncode:mancho|Shift5Bits[13] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.943 ns                 ;
; 1.041 ns                                ; ManchEncode:mancho|ShiftBits[25]                    ; ManchEncode:mancho|ShiftBits[26]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.944 ns                 ;
; 1.041 ns                                ; ManchEncode:mancho|ShiftBits[0]                     ; ManchEncode:mancho|ShiftBits[1]   ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.944 ns                 ;
; 1.053 ns                                ; ClkDiv:clkd|clk_cntr2[3]                            ; ClkDiv:clkd|Clk5M                 ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.956 ns                 ;
; 1.053 ns                                ; ClkDiv:clkd|clk_cntr2[4]                            ; ClkDiv:clkd|clk_cntr2[4]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 0.956 ns                 ;
; 1.122 ns                                ; FreeRun:freerun|FRLoadReg[6]                        ; FreeRun:freerun|FRCntr[6]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.025 ns                 ;
; 1.129 ns                                ; FreeRun:freerun|FRLoadReg[7]                        ; FreeRun:freerun|FRCntr[7]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.032 ns                 ;
; 1.165 ns                                ; ManchEncode:mancho|Shift5Load[25]                   ; ManchEncode:mancho|Shift5Bits[25] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; 0.444 ns                   ; 1.609 ns                 ;
; 1.195 ns                                ; ManchEncode:mancho|ShiftBits[29]                    ; ManchEncode:mancho|ShiftBits[30]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.098 ns                 ;
; 1.196 ns                                ; ManchEncode:mancho|ShiftBits[30]                    ; ManchEncode:mancho|ShiftBits[31]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.099 ns                 ;
; 1.201 ns                                ; ManchEncode:mancho|ShiftBits[34]                    ; ManchEncode:mancho|ShiftBits[35]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.104 ns                 ;
; 1.202 ns                                ; ManchEncode:mancho|ShiftBits[33]                    ; ManchEncode:mancho|ShiftBits[34]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.105 ns                 ;
; 1.203 ns                                ; ManchEncode:mancho|ShiftBits[36]                    ; ManchEncode:mancho|ShiftBits[37]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.106 ns                 ;
; 1.215 ns                                ; ClkDiv:clkd|clk_cntr2[2]                            ; ClkDiv:clkd|Clk5M                 ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.118 ns                 ;
; 1.226 ns                                ; ManchEncode:mancho|ShiftBits[35]                    ; ManchEncode:mancho|ShiftBits[36]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.129 ns                 ;
; 1.231 ns                                ; Sync_Len:synco|isAddr_Zero                          ; Sync_Len:synco|isAddr_Zero        ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.134 ns                 ;
; 1.233 ns                                ; Sync_Len:synco|isAddr_Zero                          ; ManchEncode:mancho|DV_Buf         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.136 ns                 ;
; 1.234 ns                                ; Sync_Len:synco|isAddr_Zero                          ; ManchEncode:mancho|sDV_Err        ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.137 ns                 ;
; 1.240 ns                                ; ManchEncode:mancho|ShiftBits[8]                     ; ManchEncode:mancho|ShiftBits[9]   ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.143 ns                 ;
; 1.241 ns                                ; ManchEncode:mancho|ShiftBits[5]                     ; ManchEncode:mancho|ShiftBits[6]   ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.144 ns                 ;
; 1.243 ns                                ; ManchEncode:mancho|DV_out                           ; ManchEncode:mancho|DV_out         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.146 ns                 ;
; 1.255 ns                                ; ManchEncode:mancho|ShiftBits[20]                    ; ManchEncode:mancho|ShiftBits[21]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.158 ns                 ;
; 1.290 ns                                ; ManchEncode:mancho|Shift5Rdy                        ; ManchEncode:mancho|Shift5Got      ; Clk100M    ; Clk100M  ; 0.000 ns                   ; 0.444 ns                   ; 1.734 ns                 ;
; 1.317 ns                                ; ManchEncode:mancho|DV_Cntr[5]                       ; ManchEncode:mancho|DV_Cntr[5]     ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.220 ns                 ;
; 1.318 ns                                ; ManchEncode:mancho|Shift5Bits[15]                   ; ManchEncode:mancho|Shift5Bits[16] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.221 ns                 ;
; 1.318 ns                                ; ManchEncode:mancho|Shift5Bits[0]                    ; ManchEncode:mancho|Shift5Bits[1]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.221 ns                 ;
; 1.320 ns                                ; ManchEncode:mancho|Shift5Bits[32]                   ; ManchEncode:mancho|Shift5Bits[33] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.223 ns                 ;
; 1.321 ns                                ; ManchEncode:mancho|Shift5Bits[1]                    ; ManchEncode:mancho|Shift5Bits[2]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.224 ns                 ;
; 1.322 ns                                ; FreeRun:freerun|FRCntr[6]                           ; FreeRun:freerun|FRCntr[6]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.225 ns                 ;
; 1.323 ns                                ; ManchEncode:mancho|DV_Cntr[3]                       ; ManchEncode:mancho|DV_Cntr[3]     ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.226 ns                 ;
; 1.324 ns                                ; ManchEncode:mancho|Shift5Bits[20]                   ; ManchEncode:mancho|Shift5Bits[21] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.227 ns                 ;
; 1.325 ns                                ; ManchEncode:mancho|Shift5Bits[4]                    ; ManchEncode:mancho|Shift5Bits[5]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.228 ns                 ;
; 1.327 ns                                ; ManchEncode:mancho|ShiftBits[12]                    ; ManchEncode:mancho|ShiftBits[13]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.230 ns                 ;
; 1.328 ns                                ; Sync_Len:synco|SLCntr[0]                            ; Sync_Len:synco|SLCntr[0]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.231 ns                 ;
; 1.328 ns                                ; Sync_Len:synco|SLCntr[10]                           ; Sync_Len:synco|SLCntr[10]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.231 ns                 ;
; 1.328 ns                                ; Sync_Len:synco|SLCntr[11]                           ; Sync_Len:synco|SLCntr[11]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.231 ns                 ;
; 1.328 ns                                ; FreeRun:freerun|FRCntr[7]                           ; FreeRun:freerun|FRCntr[7]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.231 ns                 ;
; 1.328 ns                                ; ManchEncode:mancho|Shift5Bits[29]                   ; ManchEncode:mancho|Shift5Bits[30] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.231 ns                 ;
; 1.328 ns                                ; ManchEncode:mancho|Shift5Bits[28]                   ; ManchEncode:mancho|Shift5Bits[29] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.231 ns                 ;
; 1.328 ns                                ; ManchEncode:mancho|DV_Cntr[16]                      ; ManchEncode:mancho|DV_Cntr[16]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.231 ns                 ;
; 1.328 ns                                ; ManchEncode:mancho|DV_Cntr[6]                       ; ManchEncode:mancho|DV_Cntr[6]     ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.231 ns                 ;
; 1.328 ns                                ; ManchEncode:mancho|Shift5Bits[3]                    ; ManchEncode:mancho|Shift5Bits[4]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.231 ns                 ;
; 1.329 ns                                ; Sync_Len:synco|SLCntr[1]                            ; Sync_Len:synco|SLCntr[1]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; Sync_Len:synco|SLCntr[2]                            ; Sync_Len:synco|SLCntr[2]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; Sync_Len:synco|SLCntr[7]                            ; Sync_Len:synco|SLCntr[7]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; Sync_Len:synco|SLCntr[9]                            ; Sync_Len:synco|SLCntr[9]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; Sync_Len:synco|SLCntr[12]                           ; Sync_Len:synco|SLCntr[12]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; Sync_Len:synco|SLCntr[17]                           ; Sync_Len:synco|SLCntr[17]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; ManchEncode:mancho|DV_Cntr[25]                      ; ManchEncode:mancho|DV_Cntr[25]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; ManchEncode:mancho|DV_Cntr[28]                      ; ManchEncode:mancho|DV_Cntr[28]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; ManchEncode:mancho|DV_Cntr[27]                      ; ManchEncode:mancho|DV_Cntr[27]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; ManchEncode:mancho|DV_Cntr[23]                      ; ManchEncode:mancho|DV_Cntr[23]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; ManchEncode:mancho|Shift5Bits[21]                   ; ManchEncode:mancho|Shift5Bits[22] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; ManchEncode:mancho|DV_Cntr[15]                      ; ManchEncode:mancho|DV_Cntr[15]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; ManchEncode:mancho|DV_Cntr[18]                      ; ManchEncode:mancho|DV_Cntr[18]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; ManchEncode:mancho|DV_Cntr[17]                      ; ManchEncode:mancho|DV_Cntr[17]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; ManchEncode:mancho|DV_Cntr[13]                      ; ManchEncode:mancho|DV_Cntr[13]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; ManchEncode:mancho|Shift5Bits[9]                    ; ManchEncode:mancho|Shift5Bits[10] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; ManchEncode:mancho|DV_Cntr[8]                       ; ManchEncode:mancho|DV_Cntr[8]     ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.329 ns                                ; ManchEncode:mancho|DV_Cntr[7]                       ; ManchEncode:mancho|DV_Cntr[7]     ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.232 ns                 ;
; 1.330 ns                                ; ManchEncode:mancho|ShiftBits[26]                    ; ManchEncode:mancho|ShiftBits[27]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.233 ns                 ;
; 1.330 ns                                ; ManchEncode:mancho|Shift5Bits[23]                   ; ManchEncode:mancho|Shift5Bits[24] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.233 ns                 ;
; 1.330 ns                                ; ManchEncode:mancho|Shift5Bits[18]                   ; ManchEncode:mancho|Shift5Bits[19] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.233 ns                 ;
; 1.330 ns                                ; ManchEncode:mancho|Shift5Bits[17]                   ; ManchEncode:mancho|Shift5Bits[18] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.233 ns                 ;
; 1.331 ns                                ; ManchEncode:mancho|Shift5Bits[36]                   ; ManchEncode:mancho|Shift5Bits[37] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.234 ns                 ;
; 1.331 ns                                ; ManchEncode:mancho|Shift5Bits[11]                   ; ManchEncode:mancho|Shift5Bits[12] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.234 ns                 ;
; 1.331 ns                                ; ManchEncode:mancho|Shift5Bits[7]                    ; ManchEncode:mancho|Shift5Bits[8]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.234 ns                 ;
; 1.332 ns                                ; ManchEncode:mancho|Shift5Bits[35]                   ; ManchEncode:mancho|Shift5Bits[36] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.235 ns                 ;
; 1.332 ns                                ; ManchEncode:mancho|ShiftBits[28]                    ; ManchEncode:mancho|ShiftBits[29]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.235 ns                 ;
; 1.332 ns                                ; ManchEncode:mancho|Shift5Bits[27]                   ; ManchEncode:mancho|Shift5Bits[28] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.235 ns                 ;
; 1.332 ns                                ; ManchEncode:mancho|Shift5Bits[25]                   ; ManchEncode:mancho|Shift5Bits[26] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.235 ns                 ;
; 1.332 ns                                ; ManchEncode:mancho|Shift5Bits[22]                   ; ManchEncode:mancho|Shift5Bits[23] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.235 ns                 ;
; 1.332 ns                                ; ManchEncode:mancho|Shift5Bits[16]                   ; ManchEncode:mancho|Shift5Bits[17] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.235 ns                 ;
; 1.332 ns                                ; ManchEncode:mancho|Shift5Bits[10]                   ; ManchEncode:mancho|Shift5Bits[11] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.235 ns                 ;
; 1.332 ns                                ; ManchEncode:mancho|Shift5Bits[6]                    ; ManchEncode:mancho|Shift5Bits[7]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.235 ns                 ;
; 1.332 ns                                ; ManchEncode:mancho|Shift5Bits[5]                    ; ManchEncode:mancho|Shift5Bits[6]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.235 ns                 ;
; 1.334 ns                                ; FreeRun:freerun|FRCntr[8]                           ; FreeRun:freerun|FRCntr[8]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.237 ns                 ;
; 1.334 ns                                ; FreeRun:freerun|FRCntr[5]                           ; FreeRun:freerun|FRCntr[5]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.237 ns                 ;
; 1.334 ns                                ; ManchEncode:mancho|Shift5Bits[13]                   ; ManchEncode:mancho|Shift5Bits[14] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.237 ns                 ;
; 1.338 ns                                ; ManchEncode:mancho|DV_Cntr[26]                      ; ManchEncode:mancho|DV_Cntr[26]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.241 ns                 ;
; 1.339 ns                                ; FreeRun:freerun|FRCntr[3]                           ; FreeRun:freerun|FRCntr[3]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.242 ns                 ;
; 1.340 ns                                ; ManchEncode:mancho|stout[6]                         ; ManchEncode:mancho|stout[6]       ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.243 ns                 ;
; 1.341 ns                                ; ClkDiv:clkd|clk_cntr2[2]                            ; ClkDiv:clkd|clk_cntr2[2]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.244 ns                 ;
; 1.344 ns                                ; ManchEncode:mancho|stout[0]                         ; ManchEncode:mancho|stout[0]       ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.247 ns                 ;
; 1.346 ns                                ; ManchEncode:mancho|stout[1]                         ; ManchEncode:mancho|stout[1]       ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.249 ns                 ;
; 1.350 ns                                ; ClkDiv:clkd|clk_cntr2[4]                            ; ClkDiv:clkd|Clk5M                 ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.253 ns                 ;
; 1.351 ns                                ; ManchEncode:mancho|DV_Buf                           ; ManchEncode:mancho|DV_Buf         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.254 ns                 ;
; 1.352 ns                                ; ManchEncode:mancho|DV_Buf                           ; ManchEncode:mancho|sDV_Err        ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.255 ns                 ;
; 1.382 ns                                ; ManchEncode:mancho|DV_Cntr[4]                       ; ManchEncode:mancho|DV_Cntr[4]     ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.285 ns                 ;
; 1.385 ns                                ; ManchEncode:mancho|ShiftBits[4]                     ; ManchEncode:mancho|ShiftBits[5]   ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.288 ns                 ;
; 1.388 ns                                ; Sync_Len:synco|SLCntr[3]                            ; Sync_Len:synco|SLCntr[3]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.291 ns                 ;
; 1.388 ns                                ; Sync_Len:synco|SLCntr[8]                            ; Sync_Len:synco|SLCntr[8]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.291 ns                 ;
; 1.388 ns                                ; Sync_Len:synco|SLCntr[13]                           ; Sync_Len:synco|SLCntr[13]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.291 ns                 ;
; 1.388 ns                                ; Sync_Len:synco|SLCntr[18]                           ; Sync_Len:synco|SLCntr[18]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.291 ns                 ;
; 1.388 ns                                ; ManchEncode:mancho|DV_Cntr[24]                      ; ManchEncode:mancho|DV_Cntr[24]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.291 ns                 ;
; 1.388 ns                                ; ManchEncode:mancho|DV_Cntr[19]                      ; ManchEncode:mancho|DV_Cntr[19]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.291 ns                 ;
; 1.388 ns                                ; ManchEncode:mancho|DV_Cntr[14]                      ; ManchEncode:mancho|DV_Cntr[14]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.291 ns                 ;
; 1.388 ns                                ; ManchEncode:mancho|DV_Cntr[9]                       ; ManchEncode:mancho|DV_Cntr[9]     ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.291 ns                 ;
; 1.390 ns                                ; ManchEncode:mancho|ShiftBits[3]                     ; ManchEncode:mancho|ShiftBits[4]   ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.293 ns                 ;
; 1.392 ns                                ; ManchEncode:mancho|ShiftBits[21]                    ; ManchEncode:mancho|ShiftBits[22]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.295 ns                 ;
; 1.392 ns                                ; ManchEncode:mancho|ShiftBits[1]                     ; ManchEncode:mancho|ShiftBits[2]   ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.295 ns                 ;
; 1.393 ns                                ; Sync_Len:synco|SLCntr[5]                            ; Sync_Len:synco|SLCntr[5]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.296 ns                 ;
; 1.393 ns                                ; Sync_Len:synco|SLCntr[15]                           ; Sync_Len:synco|SLCntr[15]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.296 ns                 ;
; 1.393 ns                                ; ManchEncode:mancho|DV_Cntr[21]                      ; ManchEncode:mancho|DV_Cntr[21]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.296 ns                 ;
; 1.393 ns                                ; ManchEncode:mancho|DV_Cntr[11]                      ; ManchEncode:mancho|DV_Cntr[11]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.296 ns                 ;
; 1.393 ns                                ; ManchEncode:mancho|DV_Cntr[1]                       ; ManchEncode:mancho|DV_Cntr[1]     ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.296 ns                 ;
; 1.394 ns                                ; ManchEncode:mancho|Shift5Bits[37]                   ; ManchEncode:mancho|Shift5Bits[38] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.394 ns                                ; ManchEncode:mancho|sDV_Err                          ; ManchEncode:mancho|sDV_Err        ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.394 ns                                ; Sync_Len:synco|SLCntr[4]                            ; Sync_Len:synco|SLCntr[4]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.394 ns                                ; Sync_Len:synco|SLCntr[6]                            ; Sync_Len:synco|SLCntr[6]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.394 ns                                ; Sync_Len:synco|SLCntr[14]                           ; Sync_Len:synco|SLCntr[14]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.394 ns                                ; Sync_Len:synco|SLCntr[16]                           ; Sync_Len:synco|SLCntr[16]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.394 ns                                ; ManchEncode:mancho|DV_Cntr[29]                      ; ManchEncode:mancho|DV_Cntr[29]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.394 ns                                ; ManchEncode:mancho|DV_Cntr[20]                      ; ManchEncode:mancho|DV_Cntr[20]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.394 ns                                ; ManchEncode:mancho|DV_Cntr[22]                      ; ManchEncode:mancho|DV_Cntr[22]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.394 ns                                ; ManchEncode:mancho|DV_Cntr[10]                      ; ManchEncode:mancho|DV_Cntr[10]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.394 ns                                ; ManchEncode:mancho|DV_Cntr[12]                      ; ManchEncode:mancho|DV_Cntr[12]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.394 ns                                ; ManchEncode:mancho|DV_Cntr[0]                       ; ManchEncode:mancho|DV_Cntr[0]     ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.394 ns                                ; ManchEncode:mancho|DV_Cntr[2]                       ; ManchEncode:mancho|DV_Cntr[2]     ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.297 ns                 ;
; 1.395 ns                                ; FreeRun:freerun|FRCntr[9]                           ; FreeRun:freerun|FRCntr[9]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.298 ns                 ;
; 1.396 ns                                ; ManchEncode:mancho|Shift5Bits[33]                   ; ManchEncode:mancho|Shift5Bits[34] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.299 ns                 ;
; 1.398 ns                                ; ClkDiv:clkd|clk_cntr1[0]                            ; ClkDiv:clkd|clk_cntr1[1]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.301 ns                 ;
; 1.400 ns                                ; ManchEncode:mancho|Shift5Bits[38]                   ; ManchEncode:mancho|Shift5Bits[39] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.303 ns                 ;
; 1.400 ns                                ; FreeRun:freerun|FRCntr[4]                           ; FreeRun:freerun|FRCntr[4]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.303 ns                 ;
; 1.401 ns                                ; ManchEncode:mancho|stout[2]                         ; ManchEncode:mancho|stout[2]       ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.304 ns                 ;
; 1.405 ns                                ; FreeRun:freerun|FRCntr[0]                           ; FreeRun:freerun|FRCntr[0]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.308 ns                 ;
; 1.407 ns                                ; ClkDiv:clkd|clk_cntr2[3]                            ; ClkDiv:clkd|clk_cntr2[3]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.310 ns                 ;
; 1.410 ns                                ; ManchEncode:mancho|DV_Cntr[31]                      ; ManchEncode:mancho|DV_Cntr[31]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.313 ns                 ;
; 1.410 ns                                ; ManchEncode:mancho|DV_Cntr[30]                      ; ManchEncode:mancho|DV_Cntr[30]    ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.313 ns                 ;
; 1.411 ns                                ; FreeRun:freerun|FRCntr[1]                           ; FreeRun:freerun|FRCntr[1]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.314 ns                 ;
; 1.411 ns                                ; FreeRun:freerun|FRCntr[11]                          ; FreeRun:freerun|FRCntr[11]        ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.314 ns                 ;
; 1.412 ns                                ; FreeRun:freerun|FRCntr[10]                          ; FreeRun:freerun|FRCntr[10]        ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.315 ns                 ;
; 1.413 ns                                ; FreeRun:freerun|FRCntr[2]                           ; FreeRun:freerun|FRCntr[2]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.316 ns                 ;
; 1.417 ns                                ; ClkDiv:clkd|clk_cntr2[0]                            ; ClkDiv:clkd|clk_cntr2[0]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.320 ns                 ;
; 1.418 ns                                ; ManchEncode:mancho|stout[4]                         ; ManchEncode:mancho|stout[4]       ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.321 ns                 ;
; 1.420 ns                                ; ManchEncode:mancho|stout[5]                         ; ManchEncode:mancho|stout[5]       ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.323 ns                 ;
; 1.420 ns                                ; ManchEncode:mancho|stout[3]                         ; ManchEncode:mancho|stout[3]       ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.323 ns                 ;
; 1.427 ns                                ; ClkDiv:clkd|clk_cntr2[1]                            ; ClkDiv:clkd|clk_cntr2[1]          ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.330 ns                 ;
; 1.433 ns                                ; ClkDiv:clkd|clk_cntr2[1]                            ; ClkDiv:clkd|Clk5M                 ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.336 ns                 ;
; 1.445 ns                                ; Sync_Len:synco|SL_LoadReg[19]                       ; Sync_Len:synco|SLCntr[19]         ; Clk100M    ; Clk100M  ; 0.000 ns                   ; -0.097 ns                  ; 1.348 ns                 ;
; 1.447 ns                                ; ManchEncode:mancho|Shift5Rdy                        ; ManchEncode:mancho|Shift5Bits[10] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; 0.444 ns                   ; 1.891 ns                 ;
; 1.448 ns                                ; ManchEncode:mancho|Shift5Rdy                        ; ManchEncode:mancho|Shift5Bits[9]  ; Clk100M    ; Clk100M  ; 0.000 ns                   ; 0.444 ns                   ; 1.892 ns                 ;
; 1.449 ns                                ; ManchEncode:mancho|Shift5Rdy                        ; ManchEncode:mancho|Shift5Bits[13] ; Clk100M    ; Clk100M  ; 0.000 ns                   ; 0.444 ns                   ; 1.893 ns                 ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                   ;            ;          ;                            ;                            ;                          ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'PIO_nWR'                                                                                                                                                                    ;
+---------------+------------------------------+------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack ; From                         ; To                           ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+---------------+------------------------------+------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; 1.209 ns      ; PIO_Interface:pio|ModeReg[0] ; PIO_Interface:pio|ModeReg[0] ; PIO_nWR    ; PIO_nWR  ; 0.000 ns                   ; -0.097 ns                  ; 1.112 ns                 ;
+---------------+------------------------------+------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tsu                                                                                                                                                                 ;
+-----------------------------------------+-----------------------------------------------------+------------+------------+--------------------------------+----------+
; Slack                                   ; Required tsu                                        ; Actual tsu ; From       ; To                             ; To Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+------------+--------------------------------+----------+
; N/A                                     ; None                                                ; 5.002 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[15] ; Clk100M  ;
; N/A                                     ; None                                                ; 5.002 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[10] ; Clk100M  ;
; N/A                                     ; None                                                ; 5.002 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[14] ; Clk100M  ;
; N/A                                     ; None                                                ; 5.002 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[13] ; Clk100M  ;
; N/A                                     ; None                                                ; 5.002 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[12] ; Clk100M  ;
; N/A                                     ; None                                                ; 5.002 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[11] ; Clk100M  ;
; N/A                                     ; None                                                ; 5.002 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[9]  ; Clk100M  ;
; N/A                                     ; None                                                ; 5.002 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[8]  ; Clk100M  ;
; N/A                                     ; None                                                ; 5.002 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[7]  ; Clk100M  ;
; N/A                                     ; None                                                ; 5.002 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[6]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.995 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[5]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.995 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[0]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.995 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[4]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.995 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[3]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.995 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[2]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.995 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[1]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.990 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[25] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.990 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[20] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.990 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[24] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.990 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[23] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.990 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[22] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.990 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[21] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.990 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[19] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.990 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[18] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.990 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[17] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.990 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[16] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.908 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[15] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.908 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[10] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.908 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[14] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.908 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[13] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.908 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[12] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.908 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[11] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.908 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[9]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.908 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[8]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.908 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[7]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.908 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[6]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.901 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[5]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.901 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[0]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.901 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[4]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.901 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[3]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.901 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[2]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.901 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[1]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.896 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[25] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.896 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[20] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.896 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[24] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.896 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[23] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.896 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[22] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.896 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[21] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.896 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[19] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.896 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[18] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.896 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[17] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.896 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[16] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.561 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[31] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.561 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[30] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.561 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[29] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.561 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[28] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.561 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[27] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.561 ns   ; PIO_DAT[6] ; ManchEncode:mancho|DV_Cntr[26] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.467 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[31] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.467 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[30] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.467 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[29] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.467 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[28] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.467 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[27] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.467 ns   ; PIO_DAT[5] ; ManchEncode:mancho|DV_Cntr[26] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.194 ns   ; PIO_DAT[6] ; FreeRun:freerun|FRLoadReg[4]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.194 ns   ; PIO_DAT[6] ; FreeRun:freerun|FRLoadReg[6]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.194 ns   ; PIO_DAT[6] ; FreeRun:freerun|FRLoadReg[7]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.194 ns   ; PIO_DAT[6] ; FreeRun:freerun|FRLoadReg[2]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.194 ns   ; PIO_DAT[6] ; FreeRun:freerun|FRLoadReg[3]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.100 ns   ; PIO_DAT[5] ; FreeRun:freerun|FRLoadReg[4]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.100 ns   ; PIO_DAT[5] ; FreeRun:freerun|FRLoadReg[6]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.100 ns   ; PIO_DAT[5] ; FreeRun:freerun|FRLoadReg[7]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.100 ns   ; PIO_DAT[5] ; FreeRun:freerun|FRLoadReg[2]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.100 ns   ; PIO_DAT[5] ; FreeRun:freerun|FRLoadReg[3]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.094 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[15] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.094 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[10] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.094 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[14] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.094 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[13] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.094 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[12] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.094 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[11] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.094 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[9]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.094 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[8]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.094 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[7]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.094 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[6]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.088 ns   ; PIO_DAT[6] ; Sync_Len:synco|SL_LoadReg[14]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.088 ns   ; PIO_DAT[6] ; Sync_Len:synco|SL_LoadReg[13]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.088 ns   ; PIO_DAT[6] ; Sync_Len:synco|SL_LoadReg[12]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.088 ns   ; PIO_DAT[6] ; Sync_Len:synco|SL_LoadReg[15]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.087 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[5]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.087 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[0]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.087 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[4]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.087 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[3]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.087 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[2]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.087 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[1]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.082 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[25] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.082 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[20] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.082 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[24] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.082 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[23] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.082 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[22] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.082 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[21] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.082 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[19] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.082 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[18] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.082 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[17] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.082 ns   ; PIO_DAT[4] ; ManchEncode:mancho|DV_Cntr[16] ; Clk100M  ;
; N/A                                     ; None                                                ; 4.053 ns   ; PIO_DAT[6] ; Sync_Len:synco|SL_LoadReg[11]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.053 ns   ; PIO_DAT[6] ; Sync_Len:synco|SL_LoadReg[9]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.053 ns   ; PIO_DAT[6] ; Sync_Len:synco|SL_LoadReg[8]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.053 ns   ; PIO_DAT[6] ; Sync_Len:synco|SL_LoadReg[10]  ; Clk100M  ;
; N/A                                     ; None                                                ; 4.053 ns   ; PIO_DAT[6] ; Sync_Len:synco|SL_LoadReg[6]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.053 ns   ; PIO_DAT[6] ; Sync_Len:synco|SL_LoadReg[4]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.053 ns   ; PIO_DAT[6] ; Sync_Len:synco|SL_LoadReg[7]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.053 ns   ; PIO_DAT[6] ; Sync_Len:synco|SL_LoadReg[3]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.033 ns   ; PIO_DAT[6] ; Sync_Len:synco|SL_LoadReg[5]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.033 ns   ; PIO_DAT[6] ; Sync_Len:synco|SL_LoadReg[1]   ; Clk100M  ;
; N/A                                     ; None                                                ; 4.033 ns   ; PIO_DAT[6] ; Sync_Len:synco|SL_LoadReg[0]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.994 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[14]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.994 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[13]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.994 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[12]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.994 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[15]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.959 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[11]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.959 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[9]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.959 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[8]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.959 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[10]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.959 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[6]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.959 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[4]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.959 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[7]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.959 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[3]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.939 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[5]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.939 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[1]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.939 ns   ; PIO_DAT[5] ; Sync_Len:synco|SL_LoadReg[0]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.932 ns   ; PIO_DAT[0] ; ManchEncode:mancho|DV_Cntr[15] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.932 ns   ; PIO_DAT[0] ; ManchEncode:mancho|DV_Cntr[10] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.932 ns   ; PIO_DAT[0] ; ManchEncode:mancho|DV_Cntr[14] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.932 ns   ; PIO_DAT[0] ; ManchEncode:mancho|DV_Cntr[13] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.932 ns   ; PIO_DAT[0] ; ManchEncode:mancho|DV_Cntr[12] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.932 ns   ; PIO_DAT[0] ; ManchEncode:mancho|DV_Cntr[11] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.932 ns   ; PIO_DAT[0] ; ManchEncode:mancho|DV_Cntr[9]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.932 ns   ; PIO_DAT[0] ; ManchEncode:mancho|DV_Cntr[8]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.932 ns   ; PIO_DAT[0] ; ManchEncode:mancho|DV_Cntr[7]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.932 ns   ; PIO_DAT[0] ; ManchEncode:mancho|DV_Cntr[6]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.925 ns   ; PIO_DAT[0] ; ManchEncode:mancho|DV_Cntr[5]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.925 ns   ; PIO_DAT[0] ; ManchEncode:mancho|DV_Cntr[0]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.925 ns   ; PIO_DAT[0] ; ManchEncode:mancho|DV_Cntr[4]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.925 ns   ; PIO_DAT[0] ; ManchEncode:mancho|DV_Cntr[3]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.925 ns   ; PIO_DAT[0] ; ManchEncode:mancho|DV_Cntr[2]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.925 ns   ; PIO_DAT[0] ; ManchEncode:mancho|DV_Cntr[1]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.920 ns   ; PIO_DAT[0] ; ManchEncode:mancho|DV_Cntr[25] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.920 ns   ; PIO_DAT[0] ; ManchEncode:mancho|DV_Cntr[20] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.920 ns   ; PIO_DAT[0] ; ManchEncode:mancho|DV_Cntr[24] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.920 ns   ; PIO_DAT[0] ; ManchEncode:mancho|DV_Cntr[23] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.920 ns   ; PIO_DAT[0] ; ManchEncode:mancho|DV_Cntr[22] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.920 ns   ; PIO_DAT[0] ; ManchEncode:mancho|DV_Cntr[21] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.920 ns   ; PIO_DAT[0] ; ManchEncode:mancho|DV_Cntr[19] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.920 ns   ; PIO_DAT[0] ; ManchEncode:mancho|DV_Cntr[18] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.920 ns   ; PIO_DAT[0] ; ManchEncode:mancho|DV_Cntr[17] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.920 ns   ; PIO_DAT[0] ; ManchEncode:mancho|DV_Cntr[16] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.888 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[15] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.888 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[10] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.888 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[14] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.888 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[13] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.888 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[12] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.888 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[11] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.888 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[9]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.888 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[8]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.888 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[7]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.888 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[6]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.881 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[5]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.881 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[0]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.881 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[4]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.881 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[3]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.881 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[2]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.881 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[1]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.876 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[25] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.876 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[20] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.876 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[24] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.876 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[23] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.876 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[22] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.876 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[21] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.876 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[19] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.876 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[18] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.876 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[17] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.876 ns   ; PIO_DAT[3] ; ManchEncode:mancho|DV_Cntr[16] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.757 ns   ; PIO_DAT[7] ; ManchEncode:mancho|DV_Cntr[15] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.757 ns   ; PIO_DAT[7] ; ManchEncode:mancho|DV_Cntr[10] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.757 ns   ; PIO_DAT[7] ; ManchEncode:mancho|DV_Cntr[14] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.757 ns   ; PIO_DAT[7] ; ManchEncode:mancho|DV_Cntr[13] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.757 ns   ; PIO_DAT[7] ; ManchEncode:mancho|DV_Cntr[12] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.757 ns   ; PIO_DAT[7] ; ManchEncode:mancho|DV_Cntr[11] ; Clk100M  ;
; N/A                                     ; None                                                ; 3.757 ns   ; PIO_DAT[7] ; ManchEncode:mancho|DV_Cntr[9]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.757 ns   ; PIO_DAT[7] ; ManchEncode:mancho|DV_Cntr[8]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.757 ns   ; PIO_DAT[7] ; ManchEncode:mancho|DV_Cntr[7]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.757 ns   ; PIO_DAT[7] ; ManchEncode:mancho|DV_Cntr[6]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.754 ns   ; PIO_DAT[6] ; FreeRun:freerun|FRLoadReg[8]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.754 ns   ; PIO_DAT[6] ; FreeRun:freerun|FRLoadReg[9]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.754 ns   ; PIO_DAT[6] ; FreeRun:freerun|FRLoadReg[10]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.752 ns   ; PIO_DAT[6] ; FreeRun:freerun|FRLoadReg[0]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.752 ns   ; PIO_DAT[6] ; FreeRun:freerun|FRLoadReg[1]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.752 ns   ; PIO_DAT[6] ; FreeRun:freerun|FRLoadReg[5]   ; Clk100M  ;
; N/A                                     ; None                                                ; 3.750 ns   ; PIO_DAT[7] ; ManchEncode:mancho|DV_Cntr[5]  ; Clk100M  ;
; N/A                                     ; None                                                ; 3.750 ns   ; PIO_DAT[7] ; ManchEncode:mancho|DV_Cntr[0]  ; Clk100M  ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;            ;                                ;          ;
+-----------------------------------------+-----------------------------------------------------+------------+------------+--------------------------------+----------+


+-----------------------------------------------------------------------------------------------------+
; tco                                                                                                 ;
+-------+--------------+------------+-----------------------------------+----------------+------------+
; Slack ; Required tco ; Actual tco ; From                              ; To             ; From Clock ;
+-------+--------------+------------+-----------------------------------+----------------+------------+
; N/A   ; None         ; 11.328 ns  ; PIO_Interface:pio|AddrReg[3]      ; PIO_DAT[1]     ; Clk100M    ;
; N/A   ; None         ; 11.328 ns  ; PIO_Interface:pio|AddrReg[3]      ; PIO_DAT[2]     ; Clk100M    ;
; N/A   ; None         ; 11.328 ns  ; PIO_Interface:pio|AddrReg[3]      ; PIO_DAT[0]     ; Clk100M    ;
; N/A   ; None         ; 11.261 ns  ; PIO_Interface:pio|AddrReg[3]      ; PIO_DAT[3]     ; Clk100M    ;
; N/A   ; None         ; 11.261 ns  ; PIO_Interface:pio|AddrReg[3]      ; PIO_DAT[4]     ; Clk100M    ;
; N/A   ; None         ; 11.261 ns  ; PIO_Interface:pio|AddrReg[3]      ; PIO_DAT[5]     ; Clk100M    ;
; N/A   ; None         ; 11.261 ns  ; PIO_Interface:pio|AddrReg[3]      ; PIO_DAT[6]     ; Clk100M    ;
; N/A   ; None         ; 11.261 ns  ; PIO_Interface:pio|AddrReg[3]      ; PIO_DAT[7]     ; Clk100M    ;
; N/A   ; None         ; 11.233 ns  ; PIO_Interface:pio|AddrReg[6]      ; PIO_DAT[1]     ; Clk100M    ;
; N/A   ; None         ; 11.233 ns  ; PIO_Interface:pio|AddrReg[6]      ; PIO_DAT[2]     ; Clk100M    ;
; N/A   ; None         ; 11.233 ns  ; PIO_Interface:pio|AddrReg[6]      ; PIO_DAT[0]     ; Clk100M    ;
; N/A   ; None         ; 11.166 ns  ; PIO_Interface:pio|AddrReg[6]      ; PIO_DAT[3]     ; Clk100M    ;
; N/A   ; None         ; 11.166 ns  ; PIO_Interface:pio|AddrReg[6]      ; PIO_DAT[4]     ; Clk100M    ;
; N/A   ; None         ; 11.166 ns  ; PIO_Interface:pio|AddrReg[6]      ; PIO_DAT[5]     ; Clk100M    ;
; N/A   ; None         ; 11.166 ns  ; PIO_Interface:pio|AddrReg[6]      ; PIO_DAT[6]     ; Clk100M    ;
; N/A   ; None         ; 11.166 ns  ; PIO_Interface:pio|AddrReg[6]      ; PIO_DAT[7]     ; Clk100M    ;
; N/A   ; None         ; 10.898 ns  ; PIO_Interface:pio|AddrReg[2]      ; PIO_DAT[1]     ; Clk100M    ;
; N/A   ; None         ; 10.898 ns  ; PIO_Interface:pio|AddrReg[2]      ; PIO_DAT[2]     ; Clk100M    ;
; N/A   ; None         ; 10.898 ns  ; PIO_Interface:pio|AddrReg[2]      ; PIO_DAT[0]     ; Clk100M    ;
; N/A   ; None         ; 10.831 ns  ; PIO_Interface:pio|AddrReg[2]      ; PIO_DAT[3]     ; Clk100M    ;
; N/A   ; None         ; 10.831 ns  ; PIO_Interface:pio|AddrReg[2]      ; PIO_DAT[4]     ; Clk100M    ;
; N/A   ; None         ; 10.831 ns  ; PIO_Interface:pio|AddrReg[2]      ; PIO_DAT[5]     ; Clk100M    ;
; N/A   ; None         ; 10.831 ns  ; PIO_Interface:pio|AddrReg[2]      ; PIO_DAT[6]     ; Clk100M    ;
; N/A   ; None         ; 10.831 ns  ; PIO_Interface:pio|AddrReg[2]      ; PIO_DAT[7]     ; Clk100M    ;
; N/A   ; None         ; 10.711 ns  ; ManchEncode:mancho|rDV_RTS        ; TestOut1[2]    ; Clk100M    ;
; N/A   ; None         ; 10.566 ns  ; PIO_Interface:pio|AddrReg[7]      ; PIO_DAT[1]     ; Clk100M    ;
; N/A   ; None         ; 10.566 ns  ; PIO_Interface:pio|AddrReg[7]      ; PIO_DAT[2]     ; Clk100M    ;
; N/A   ; None         ; 10.566 ns  ; PIO_Interface:pio|AddrReg[7]      ; PIO_DAT[0]     ; Clk100M    ;
; N/A   ; None         ; 10.499 ns  ; PIO_Interface:pio|AddrReg[7]      ; PIO_DAT[3]     ; Clk100M    ;
; N/A   ; None         ; 10.499 ns  ; PIO_Interface:pio|AddrReg[7]      ; PIO_DAT[4]     ; Clk100M    ;
; N/A   ; None         ; 10.499 ns  ; PIO_Interface:pio|AddrReg[7]      ; PIO_DAT[5]     ; Clk100M    ;
; N/A   ; None         ; 10.499 ns  ; PIO_Interface:pio|AddrReg[7]      ; PIO_DAT[6]     ; Clk100M    ;
; N/A   ; None         ; 10.499 ns  ; PIO_Interface:pio|AddrReg[7]      ; PIO_DAT[7]     ; Clk100M    ;
; N/A   ; None         ; 9.968 ns   ; PIO_Interface:pio|AddrReg[1]      ; PIO_DAT[1]     ; Clk100M    ;
; N/A   ; None         ; 9.968 ns   ; PIO_Interface:pio|AddrReg[1]      ; PIO_DAT[2]     ; Clk100M    ;
; N/A   ; None         ; 9.968 ns   ; PIO_Interface:pio|AddrReg[1]      ; PIO_DAT[0]     ; Clk100M    ;
; N/A   ; None         ; 9.901 ns   ; PIO_Interface:pio|AddrReg[1]      ; PIO_DAT[3]     ; Clk100M    ;
; N/A   ; None         ; 9.901 ns   ; PIO_Interface:pio|AddrReg[1]      ; PIO_DAT[4]     ; Clk100M    ;
; N/A   ; None         ; 9.901 ns   ; PIO_Interface:pio|AddrReg[1]      ; PIO_DAT[5]     ; Clk100M    ;
; N/A   ; None         ; 9.901 ns   ; PIO_Interface:pio|AddrReg[1]      ; PIO_DAT[6]     ; Clk100M    ;
; N/A   ; None         ; 9.901 ns   ; PIO_Interface:pio|AddrReg[1]      ; PIO_DAT[7]     ; Clk100M    ;
; N/A   ; None         ; 9.678 ns   ; ManchEncode:mancho|DV_Buf         ; TP_DV_Delayed  ; Clk100M    ;
; N/A   ; None         ; 9.638 ns   ; PIO_Interface:pio|AddrReg[4]      ; PIO_DAT[1]     ; Clk100M    ;
; N/A   ; None         ; 9.638 ns   ; PIO_Interface:pio|AddrReg[4]      ; PIO_DAT[2]     ; Clk100M    ;
; N/A   ; None         ; 9.638 ns   ; PIO_Interface:pio|AddrReg[4]      ; PIO_DAT[0]     ; Clk100M    ;
; N/A   ; None         ; 9.578 ns   ; Sync_Len:synco|isAddr_Zero        ; TP_DV_Delayed  ; Clk100M    ;
; N/A   ; None         ; 9.571 ns   ; PIO_Interface:pio|AddrReg[4]      ; PIO_DAT[3]     ; Clk100M    ;
; N/A   ; None         ; 9.571 ns   ; PIO_Interface:pio|AddrReg[4]      ; PIO_DAT[4]     ; Clk100M    ;
; N/A   ; None         ; 9.571 ns   ; PIO_Interface:pio|AddrReg[4]      ; PIO_DAT[5]     ; Clk100M    ;
; N/A   ; None         ; 9.571 ns   ; PIO_Interface:pio|AddrReg[4]      ; PIO_DAT[6]     ; Clk100M    ;
; N/A   ; None         ; 9.571 ns   ; PIO_Interface:pio|AddrReg[4]      ; PIO_DAT[7]     ; Clk100M    ;
; N/A   ; None         ; 9.314 ns   ; ManchEncode:mancho|rrDV_RTS       ; TestOut1[2]    ; Clk100M    ;
; N/A   ; None         ; 9.294 ns   ; FreeRun:freerun|DV_FreeRun        ; TestOut1[6]    ; Clk100M    ;
; N/A   ; None         ; 9.059 ns   ; PIO_Interface:pio|AddrReg[5]      ; PIO_DAT[1]     ; Clk100M    ;
; N/A   ; None         ; 9.059 ns   ; PIO_Interface:pio|AddrReg[5]      ; PIO_DAT[2]     ; Clk100M    ;
; N/A   ; None         ; 9.059 ns   ; PIO_Interface:pio|AddrReg[5]      ; PIO_DAT[0]     ; Clk100M    ;
; N/A   ; None         ; 8.992 ns   ; PIO_Interface:pio|AddrReg[5]      ; PIO_DAT[3]     ; Clk100M    ;
; N/A   ; None         ; 8.992 ns   ; PIO_Interface:pio|AddrReg[5]      ; PIO_DAT[4]     ; Clk100M    ;
; N/A   ; None         ; 8.992 ns   ; PIO_Interface:pio|AddrReg[5]      ; PIO_DAT[5]     ; Clk100M    ;
; N/A   ; None         ; 8.992 ns   ; PIO_Interface:pio|AddrReg[5]      ; PIO_DAT[6]     ; Clk100M    ;
; N/A   ; None         ; 8.992 ns   ; PIO_Interface:pio|AddrReg[5]      ; PIO_DAT[7]     ; Clk100M    ;
; N/A   ; None         ; 8.910 ns   ; ManchEncode:mancho|sDV_Err        ; TestOut1[5]    ; Clk100M    ;
; N/A   ; None         ; 8.905 ns   ; Sync_Len:synco|isAddr_Zero        ; TP_isAddr_Zero ; Clk100M    ;
; N/A   ; None         ; 8.788 ns   ; PIO_Interface:pio|AddrReg[0]      ; PIO_DAT[1]     ; Clk100M    ;
; N/A   ; None         ; 8.788 ns   ; PIO_Interface:pio|AddrReg[0]      ; PIO_DAT[2]     ; Clk100M    ;
; N/A   ; None         ; 8.788 ns   ; PIO_Interface:pio|AddrReg[0]      ; PIO_DAT[0]     ; Clk100M    ;
; N/A   ; None         ; 8.742 ns   ; ManchEncode:mancho|DV_Buf         ; TestOut1[3]    ; Clk100M    ;
; N/A   ; None         ; 8.742 ns   ; ManchEncode:mancho|DV_Buf         ; TestOut1[4]    ; Clk100M    ;
; N/A   ; None         ; 8.721 ns   ; PIO_Interface:pio|AddrReg[0]      ; PIO_DAT[3]     ; Clk100M    ;
; N/A   ; None         ; 8.721 ns   ; PIO_Interface:pio|AddrReg[0]      ; PIO_DAT[4]     ; Clk100M    ;
; N/A   ; None         ; 8.721 ns   ; PIO_Interface:pio|AddrReg[0]      ; PIO_DAT[5]     ; Clk100M    ;
; N/A   ; None         ; 8.721 ns   ; PIO_Interface:pio|AddrReg[0]      ; PIO_DAT[6]     ; Clk100M    ;
; N/A   ; None         ; 8.721 ns   ; PIO_Interface:pio|AddrReg[0]      ; PIO_DAT[7]     ; Clk100M    ;
; N/A   ; None         ; 8.721 ns   ; Sync_Len:synco|isAddr_Zero        ; TestOut1[8]    ; Clk100M    ;
; N/A   ; None         ; 8.440 ns   ; ManchEncode:mancho|Shift5Bits[39] ; DV_OUT_SPR2    ; Clk100M    ;
; N/A   ; None         ; 8.432 ns   ; PIO_Interface:pio|AuxOut[5]       ; AuxOut[5]      ; PIO_nWR    ;
; N/A   ; None         ; 8.255 ns   ; ManchEncode:mancho|ShiftBits[39]  ; TP_SMA         ; Clk100M    ;
; N/A   ; None         ; 8.255 ns   ; ManchEncode:mancho|ShiftBits[39]  ; Manch_NRZ      ; Clk100M    ;
; N/A   ; None         ; 8.254 ns   ; PIO_Interface:pio|AuxOut[6]       ; AuxOut[6]      ; PIO_nWR    ;
; N/A   ; None         ; 8.247 ns   ; PIO_Interface:pio|AuxOut[1]       ; AuxOut[1]      ; PIO_nWR    ;
; N/A   ; None         ; 8.026 ns   ; PIO_Interface:pio|AuxOut[4]       ; AuxOut[4]      ; PIO_nWR    ;
; N/A   ; None         ; 7.988 ns   ; PIO_Interface:pio|AuxOut[7]       ; AuxOut[7]      ; PIO_nWR    ;
; N/A   ; None         ; 7.980 ns   ; ManchEncode:mancho|sDV_Err        ; DV_Error_o     ; Clk100M    ;
; N/A   ; None         ; 7.966 ns   ; ManchEncode:mancho|DV_out         ; DV_OUT_POL     ; Clk100M    ;
; N/A   ; None         ; 7.966 ns   ; ManchEncode:mancho|DV_out         ; DV_OUT_FTS     ; Clk100M    ;
; N/A   ; None         ; 7.940 ns   ; PIO_Interface:pio|AuxOut[2]       ; AuxOut[2]      ; PIO_nWR    ;
; N/A   ; None         ; 7.931 ns   ; PIO_Interface:pio|AuxOut[3]       ; AuxOut[3]      ; PIO_nWR    ;
; N/A   ; None         ; 7.914 ns   ; FreeRun:freerun|DV_FreeRun        ; TP_DV_FreeRun  ; Clk100M    ;
; N/A   ; None         ; 7.902 ns   ; PIO_Interface:pio|AuxOut[8]       ; AuxOut[8]      ; PIO_nWR    ;
; N/A   ; None         ; 7.606 ns   ; PIO_Interface:pio|ModeReg[0]      ; FR_Mode        ; PIO_nWR    ;
; N/A   ; None         ; 7.296 ns   ; ManchEncode:mancho|ManchOut1      ; ManchOut2      ; Clk100M    ;
; N/A   ; None         ; 7.296 ns   ; ManchEncode:mancho|ManchOut1      ; ManchOut1      ; Clk100M    ;
; N/A   ; None         ; 5.652 ns   ; ClkDiv:clkd|Clk25M                ; Manch_Clk      ; Clk100M    ;
; N/A   ; None         ; 5.593 ns   ; ClkDiv:clkd|Clk5M                 ; DV_OUT_SPR1    ; Clk100M    ;
; N/A   ; None         ; 5.319 ns   ; ClkDiv:clkd|Clk25M                ; TestOut1[1]    ; Clk100M    ;
+-------+--------------+------------+-----------------------------------+----------------+------------+


+----------------------------------------------------------------------+
; tpd                                                                  ;
+-------+-------------------+-----------------+----------+-------------+
; Slack ; Required P2P Time ; Actual P2P Time ; From     ; To          ;
+-------+-------------------+-----------------+----------+-------------+
; N/A   ; None              ; 6.021 ns        ; AuxIn[5] ; PIO_DAT[4]  ;
; N/A   ; None              ; 5.978 ns        ; AuxIn[7] ; PIO_DAT[6]  ;
; N/A   ; None              ; 5.945 ns        ; AuxIn[8] ; PIO_DAT[7]  ;
; N/A   ; None              ; 5.897 ns        ; AuxIn[6] ; PIO_DAT[5]  ;
; N/A   ; None              ; 5.828 ns        ; DV_RTS   ; TestOut1[7] ;
; N/A   ; None              ; 5.676 ns        ; AuxIn[4] ; PIO_DAT[3]  ;
; N/A   ; None              ; 5.660 ns        ; AuxIn[2] ; PIO_DAT[1]  ;
; N/A   ; None              ; 5.630 ns        ; PIO_nRD  ; PIO_DAT[1]  ;
; N/A   ; None              ; 5.630 ns        ; PIO_nRD  ; PIO_DAT[2]  ;
; N/A   ; None              ; 5.630 ns        ; PIO_nRD  ; PIO_DAT[0]  ;
; N/A   ; None              ; 5.613 ns        ; AuxIn[1] ; PIO_DAT[0]  ;
; N/A   ; None              ; 5.594 ns        ; AuxIn[3] ; PIO_DAT[2]  ;
; N/A   ; None              ; 5.563 ns        ; PIO_nRD  ; PIO_DAT[3]  ;
; N/A   ; None              ; 5.563 ns        ; PIO_nRD  ; PIO_DAT[4]  ;
; N/A   ; None              ; 5.563 ns        ; PIO_nRD  ; PIO_DAT[5]  ;
; N/A   ; None              ; 5.563 ns        ; PIO_nRD  ; PIO_DAT[6]  ;
; N/A   ; None              ; 5.563 ns        ; PIO_nRD  ; PIO_DAT[7]  ;
+-------+-------------------+-----------------+----------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; th                                                                                                                                                                     ;
+-----------------------------------------+-----------------------------------------------------+-----------+-------------+-----------------------------------+----------+
; Minimum Slack                           ; Required th                                         ; Actual th ; From        ; To                                ; To Clock ;
+-----------------------------------------+-----------------------------------------------------+-----------+-------------+-----------------------------------+----------+
; N/A                                     ; None                                                ; 2.118 ns  ; PIO_nWR     ; PIO_Interface:pio|rPIO_nWR        ; Clk100M  ;
; N/A                                     ; None                                                ; 1.786 ns  ; PIO_ADR[5]  ; PIO_Interface:pio|AddrReg[5]      ; Clk100M  ;
; N/A                                     ; None                                                ; 1.610 ns  ; PIO_ADR[6]  ; PIO_Interface:pio|AddrReg[6]      ; Clk100M  ;
; N/A                                     ; None                                                ; 1.579 ns  ; DV_RTS      ; ManchEncode:mancho|rDV_RTS        ; Clk100M  ;
; N/A                                     ; None                                                ; 1.522 ns  ; PIO_ADR[7]  ; PIO_Interface:pio|AddrReg[7]      ; Clk100M  ;
; N/A                                     ; None                                                ; 1.433 ns  ; PIO_ADR[4]  ; PIO_Interface:pio|AddrReg[4]      ; Clk100M  ;
; N/A                                     ; None                                                ; 1.393 ns  ; PIO_ADR[1]  ; PIO_Interface:pio|AddrReg[1]      ; Clk100M  ;
; N/A                                     ; None                                                ; 1.356 ns  ; PIO_DAT[6]  ; PIO_Interface:pio|CmdData[30]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.352 ns  ; PIO_DAT[6]  ; PIO_Interface:pio|CmdData[22]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.296 ns  ; PIO_ADR[3]  ; PIO_Interface:pio|AddrReg[3]      ; Clk100M  ;
; N/A                                     ; None                                                ; 1.287 ns  ; PIO_ADR[2]  ; PIO_Interface:pio|AddrReg[2]      ; Clk100M  ;
; N/A                                     ; None                                                ; 1.223 ns  ; PIO_DAT[0]  ; PIO_Interface:pio|AuxOut[1]       ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.218 ns  ; PIO_DAT[0]  ; PIO_Interface:pio|CmdData[0]      ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.178 ns  ; PIO_DAT[0]  ; PIO_Interface:pio|CmdData[8]      ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.170 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[2]  ; Clk100M  ;
; N/A                                     ; None                                                ; 1.170 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[1]  ; Clk100M  ;
; N/A                                     ; None                                                ; 1.170 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[0]  ; Clk100M  ;
; N/A                                     ; None                                                ; 1.166 ns  ; PIO_DAT[5]  ; PIO_Interface:pio|CmdData[21]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.165 ns  ; PIO_DAT[5]  ; PIO_Interface:pio|CmdData[29]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.133 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[8]  ; Clk100M  ;
; N/A                                     ; None                                                ; 1.133 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[7]  ; Clk100M  ;
; N/A                                     ; None                                                ; 1.133 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[6]  ; Clk100M  ;
; N/A                                     ; None                                                ; 1.133 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[5]  ; Clk100M  ;
; N/A                                     ; None                                                ; 1.133 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[4]  ; Clk100M  ;
; N/A                                     ; None                                                ; 1.133 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[3]  ; Clk100M  ;
; N/A                                     ; None                                                ; 1.129 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Got      ; Clk100M  ;
; N/A                                     ; None                                                ; 1.080 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[39] ; Clk100M  ;
; N/A                                     ; None                                                ; 1.080 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[38] ; Clk100M  ;
; N/A                                     ; None                                                ; 1.080 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[37] ; Clk100M  ;
; N/A                                     ; None                                                ; 1.080 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[36] ; Clk100M  ;
; N/A                                     ; None                                                ; 1.080 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[35] ; Clk100M  ;
; N/A                                     ; None                                                ; 1.080 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[34] ; Clk100M  ;
; N/A                                     ; None                                                ; 1.080 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[33] ; Clk100M  ;
; N/A                                     ; None                                                ; 1.080 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[32] ; Clk100M  ;
; N/A                                     ; None                                                ; 1.050 ns  ; PIO_DAT[1]  ; PIO_Interface:pio|AuxOut[2]       ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.046 ns  ; PIO_DAT[1]  ; PIO_Interface:pio|CmdData[1]      ; PIO_nWR  ;
; N/A                                     ; None                                                ; 1.000 ns  ; PIO_DAT[2]  ; PIO_Interface:pio|AuxOut[3]       ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.999 ns  ; PIO_DAT[2]  ; PIO_Interface:pio|CmdData[2]      ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.994 ns  ; PIO_DAT[3]  ; PIO_Interface:pio|CmdData[11]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.969 ns  ; PIO_DAT[2]  ; PIO_Interface:pio|CmdData[10]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.935 ns  ; PIO_DAT[1]  ; PIO_Interface:pio|CmdData[9]      ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.895 ns  ; PIO_DAT[6]  ; PIO_Interface:pio|CmdData[6]      ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.894 ns  ; PIO_DAT[6]  ; PIO_Interface:pio|AuxOut[7]       ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.865 ns  ; PIO_Reset   ; PIO_Interface:pio|rrPIO_nWR       ; Clk100M  ;
; N/A                                     ; None                                                ; 0.862 ns  ; PIO_DAT[4]  ; PIO_Interface:pio|CmdData[28]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.861 ns  ; PIO_DAT[4]  ; PIO_Interface:pio|CmdData[20]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.852 ns  ; PIO_DAT[5]  ; PIO_Interface:pio|AuxOut[6]       ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.847 ns  ; PIO_DAT[5]  ; PIO_Interface:pio|CmdData[5]      ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.770 ns  ; PIO_DAT[2]  ; PIO_Interface:pio|CmdData[18]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.770 ns  ; PIO_DAT[2]  ; PIO_Interface:pio|CmdData[26]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.752 ns  ; PIO_DAT[4]  ; PIO_Interface:pio|AuxOut[5]       ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.747 ns  ; PIO_DAT[4]  ; PIO_Interface:pio|CmdData[4]      ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.685 ns  ; PIO_DAT[1]  ; PIO_Interface:pio|CmdData[25]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.681 ns  ; PIO_DAT[1]  ; PIO_Interface:pio|CmdData[17]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.679 ns  ; PIO_DAT[0]  ; PIO_Interface:pio|CmdData[24]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.677 ns  ; PIO_DAT[0]  ; PIO_Interface:pio|CmdData[16]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.629 ns  ; PIO_DAT[7]  ; PIO_Interface:pio|CmdData[15]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.627 ns  ; PIO_DAT[4]  ; PIO_Interface:pio|CmdData[12]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.620 ns  ; PIO_ADR[0]  ; PIO_Interface:pio|AddrReg[0]      ; Clk100M  ;
; N/A                                     ; None                                                ; 0.558 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[9]   ; Clk100M  ;
; N/A                                     ; None                                                ; 0.558 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[8]   ; Clk100M  ;
; N/A                                     ; None                                                ; 0.558 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[7]   ; Clk100M  ;
; N/A                                     ; None                                                ; 0.558 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[6]   ; Clk100M  ;
; N/A                                     ; None                                                ; 0.558 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[5]   ; Clk100M  ;
; N/A                                     ; None                                                ; 0.558 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[4]   ; Clk100M  ;
; N/A                                     ; None                                                ; 0.558 ns  ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[3]   ; Clk100M  ;
; N/A                                     ; None                                                ; 0.423 ns  ; PIO_DAT[7]  ; PIO_Interface:pio|AuxOut[8]       ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.420 ns  ; PIO_DAT[7]  ; PIO_Interface:pio|CmdData[7]      ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.370 ns  ; PIO_DAT[3]  ; PIO_Interface:pio|CmdData[3]      ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.369 ns  ; PIO_DAT[3]  ; PIO_Interface:pio|AuxOut[4]       ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.357 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[24] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.357 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[23] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.357 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[22] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.357 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[21] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.357 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[20] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.334 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[19] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.334 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[18] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.334 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[17] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.334 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[16] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.334 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[15] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.303 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[31] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.303 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[30] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.303 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[29] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.303 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[28] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.303 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[27] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.303 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[26] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.303 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[25] ; Clk100M  ;
; N/A                                     ; None                                                ; 0.276 ns  ; PIO_DAT[7]  ; PIO_Interface:pio|CmdData[31]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.271 ns  ; PIO_DAT[7]  ; PIO_Interface:pio|CmdData[23]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.248 ns  ; PIO_DAT[3]  ; PIO_Interface:pio|CmdData[19]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.245 ns  ; PIO_DAT[3]  ; PIO_Interface:pio|CmdData[27]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.063 ns  ; PIO_DAT[5]  ; PIO_Interface:pio|CmdData[13]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; 0.048 ns  ; PIO_Reset   ; ManchEncode:mancho|rrDV_RTS       ; Clk100M  ;
; N/A                                     ; None                                                ; 0.045 ns  ; PIO_nEnable ; ManchEncode:mancho|Shift5Rdy      ; Clk100M  ;
; N/A                                     ; None                                                ; 0.025 ns  ; PIO_nEnable ; FreeRun:freerun|FRCntr[11]        ; Clk100M  ;
; N/A                                     ; None                                                ; 0.025 ns  ; PIO_nEnable ; FreeRun:freerun|FRCntr[8]         ; Clk100M  ;
; N/A                                     ; None                                                ; 0.025 ns  ; PIO_nEnable ; FreeRun:freerun|FRCntr[10]        ; Clk100M  ;
; N/A                                     ; None                                                ; 0.025 ns  ; PIO_nEnable ; FreeRun:freerun|FRCntr[9]         ; Clk100M  ;
; N/A                                     ; None                                                ; 0.025 ns  ; PIO_nEnable ; FreeRun:freerun|FRCntr[7]         ; Clk100M  ;
; N/A                                     ; None                                                ; 0.025 ns  ; PIO_nEnable ; FreeRun:freerun|FRCntr[6]         ; Clk100M  ;
; N/A                                     ; None                                                ; -0.099 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[14] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.099 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[13] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.099 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[12] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.099 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[11] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.099 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[10] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.099 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Bits[9]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.143 ns ; PIO_DAT[0]  ; PIO_Interface:pio|ModeReg[0]      ; PIO_nWR  ;
; N/A                                     ; None                                                ; -0.205 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[22]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.205 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[21]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.205 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[20]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.205 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[19]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.205 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[18]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.205 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[17]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.205 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[2]   ; Clk100M  ;
; N/A                                     ; None                                                ; -0.205 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[1]   ; Clk100M  ;
; N/A                                     ; None                                                ; -0.205 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[0]   ; Clk100M  ;
; N/A                                     ; None                                                ; -0.230 ns ; PIO_DAT[6]  ; PIO_Interface:pio|CmdData[14]     ; PIO_nWR  ;
; N/A                                     ; None                                                ; -0.239 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[32]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.239 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[31]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.239 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[30]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.239 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[29]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.239 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[28]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.239 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[27]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.239 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[26]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.239 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[25]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.239 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[24]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.239 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[23]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.245 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[39]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.245 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[38]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.245 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[37]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.245 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[36]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.245 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[35]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.245 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[34]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.245 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[33]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.317 ns ; PIO_DAT[2]  ; FreeRun:freerun|FRLoadReg[11]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.318 ns ; PIO_DAT[2]  ; Sync_Len:synco|SL_LoadReg[18]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.318 ns ; PIO_DAT[2]  ; Sync_Len:synco|SL_LoadReg[17]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.318 ns ; PIO_DAT[2]  ; Sync_Len:synco|SL_LoadReg[16]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.318 ns ; PIO_DAT[2]  ; Sync_Len:synco|SL_LoadReg[19]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.318 ns ; PIO_DAT[2]  ; Sync_Len:synco|SL_LoadReg[2]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.345 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Load[8]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.345 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Load[3]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.423 ns ; PIO_DAT[0]  ; Sync_Len:synco|SL_LoadReg[18]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.423 ns ; PIO_DAT[0]  ; Sync_Len:synco|SL_LoadReg[17]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.423 ns ; PIO_DAT[0]  ; Sync_Len:synco|SL_LoadReg[16]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.423 ns ; PIO_DAT[0]  ; Sync_Len:synco|SL_LoadReg[19]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.423 ns ; PIO_DAT[0]  ; Sync_Len:synco|SL_LoadReg[2]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.426 ns ; PIO_DAT[0]  ; FreeRun:freerun|FRLoadReg[11]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.586 ns ; PIO_DAT[1]  ; FreeRun:freerun|FRLoadReg[11]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.588 ns ; PIO_DAT[1]  ; Sync_Len:synco|SL_LoadReg[18]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.588 ns ; PIO_DAT[1]  ; Sync_Len:synco|SL_LoadReg[17]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.588 ns ; PIO_DAT[1]  ; Sync_Len:synco|SL_LoadReg[16]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.588 ns ; PIO_DAT[1]  ; Sync_Len:synco|SL_LoadReg[19]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.588 ns ; PIO_DAT[1]  ; Sync_Len:synco|SL_LoadReg[2]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.648 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[16]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.648 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[15]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.648 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[14]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.648 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[13]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.648 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[12]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.648 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[11]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.648 ns ; PIO_nEnable ; ManchEncode:mancho|ShiftBits[10]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.650 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Load[12] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.650 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Load[11] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.650 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Load[10] ; Clk100M  ;
; N/A                                     ; None                                                ; -0.650 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Load[9]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.659 ns ; PIO_nEnable ; Sync_Len:synco|SLCntr[0]          ; Clk100M  ;
; N/A                                     ; None                                                ; -0.659 ns ; PIO_nEnable ; Sync_Len:synco|SLCntr[1]          ; Clk100M  ;
; N/A                                     ; None                                                ; -0.659 ns ; PIO_nEnable ; Sync_Len:synco|SLCntr[4]          ; Clk100M  ;
; N/A                                     ; None                                                ; -0.659 ns ; PIO_nEnable ; Sync_Len:synco|SLCntr[3]          ; Clk100M  ;
; N/A                                     ; None                                                ; -0.659 ns ; PIO_nEnable ; Sync_Len:synco|SLCntr[2]          ; Clk100M  ;
; N/A                                     ; None                                                ; -0.659 ns ; PIO_nEnable ; Sync_Len:synco|SLCntr[5]          ; Clk100M  ;
; N/A                                     ; None                                                ; -0.659 ns ; PIO_nEnable ; Sync_Len:synco|SLCntr[6]          ; Clk100M  ;
; N/A                                     ; None                                                ; -0.659 ns ; PIO_nEnable ; Sync_Len:synco|SLCntr[7]          ; Clk100M  ;
; N/A                                     ; None                                                ; -0.659 ns ; PIO_nEnable ; Sync_Len:synco|SLCntr[8]          ; Clk100M  ;
; N/A                                     ; None                                                ; -0.659 ns ; PIO_nEnable ; Sync_Len:synco|SLCntr[9]          ; Clk100M  ;
; N/A                                     ; None                                                ; -0.661 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Load[7]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.661 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Load[6]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.661 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Load[5]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.661 ns ; PIO_nEnable ; ManchEncode:mancho|Shift5Load[4]  ; Clk100M  ;
; N/A                                     ; None                                                ; -0.687 ns ; PIO_nEnable ; FreeRun:freerun|DV_FreeRun        ; Clk100M  ;
; N/A                                     ; None                                                ; -0.710 ns ; PIO_nEnable ; FreeRun:freerun|FRCntr[0]         ; Clk100M  ;
; N/A                                     ; None                                                ; -0.710 ns ; PIO_nEnable ; FreeRun:freerun|FRCntr[1]         ; Clk100M  ;
; N/A                                     ; None                                                ; -0.710 ns ; PIO_nEnable ; FreeRun:freerun|FRCntr[2]         ; Clk100M  ;
; N/A                                     ; None                                                ; -0.710 ns ; PIO_nEnable ; FreeRun:freerun|FRCntr[3]         ; Clk100M  ;
; N/A                                     ; None                                                ; -0.710 ns ; PIO_nEnable ; FreeRun:freerun|FRCntr[5]         ; Clk100M  ;
; N/A                                     ; None                                                ; -0.710 ns ; PIO_nEnable ; FreeRun:freerun|FRCntr[4]         ; Clk100M  ;
; N/A                                     ; None                                                ; -0.944 ns ; PIO_DAT[2]  ; FreeRun:freerun|FRLoadReg[0]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.944 ns ; PIO_DAT[2]  ; FreeRun:freerun|FRLoadReg[1]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.944 ns ; PIO_DAT[2]  ; FreeRun:freerun|FRLoadReg[5]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.946 ns ; PIO_DAT[2]  ; FreeRun:freerun|FRLoadReg[8]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.946 ns ; PIO_DAT[2]  ; FreeRun:freerun|FRLoadReg[9]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.946 ns ; PIO_DAT[2]  ; FreeRun:freerun|FRLoadReg[10]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.947 ns ; PIO_DAT[2]  ; Sync_Len:synco|SL_LoadReg[5]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.947 ns ; PIO_DAT[2]  ; Sync_Len:synco|SL_LoadReg[1]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.947 ns ; PIO_DAT[2]  ; Sync_Len:synco|SL_LoadReg[0]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.967 ns ; PIO_DAT[2]  ; Sync_Len:synco|SL_LoadReg[11]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.967 ns ; PIO_DAT[2]  ; Sync_Len:synco|SL_LoadReg[9]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.967 ns ; PIO_DAT[2]  ; Sync_Len:synco|SL_LoadReg[8]      ; Clk100M  ;
; N/A                                     ; None                                                ; -0.967 ns ; PIO_DAT[2]  ; Sync_Len:synco|SL_LoadReg[10]     ; Clk100M  ;
; N/A                                     ; None                                                ; -0.967 ns ; PIO_DAT[2]  ; Sync_Len:synco|SL_LoadReg[6]      ; Clk100M  ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;           ;             ;                                   ;          ;
+-----------------------------------------+-----------------------------------------------------+-----------+-------------+-----------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Timing Analyzer
    Info: Version 5.1 Build 176 10/26/2005 SJ Web Edition
    Info: Processing started: Fri Oct 20 13:51:00 2006
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off Synco -c Synco
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "PIO_nWR" is an undefined clock
Warning: Found 3 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "ClkDiv:clkd|Clk5M" as buffer
    Info: Detected ripple clock "ClkDiv:clkd|clk_cntr1[0]" as buffer
    Info: Detected ripple clock "ClkDiv:clkd|Clk25M" as buffer
Info: Slack time is 3.046 ns for clock "Clk100M" between source register "ManchEncode:mancho|ShiftBits[39]" and destination register "ManchEncode:mancho|ManchOut1"
    Info: Fmax is 255.89 MHz (period= 3.908 ns)
    Info: + Largest register to register requirement is 3.976 ns
        Info: + Setup relationship between source and destination is 5.000 ns
            Info: + Latch edge is 5.000 ns
                Info: Clock period of Destination clock "Clk100M" is 10.000 ns with inverted offset of 5.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
            Info: - Launch edge is 0.000 ns
                Info: Clock period of Source clock "Clk100M" is 10.000 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
        Info: + Largest clock skew is -0.581 ns
            Info: + Shortest clock path from clock "Clk100M" to destination register is 4.347 ns
                Info: 1: + IC(0.000 ns) + CELL(0.727 ns) = 0.727 ns; Loc. = PIN_20; Fanout = 9; CLK Node = 'Clk100M'
                Info: 2: + IC(1.001 ns) + CELL(0.809 ns) = 2.537 ns; Loc. = LC_X10_Y3_N8; Fanout = 3; REG Node = 'ClkDiv:clkd|clk_cntr1[0]'
                Info: 3: + IC(1.236 ns) + CELL(0.574 ns) = 4.347 ns; Loc. = LC_X10_Y2_N9; Fanout = 2; REG Node = 'ManchEncode:mancho|ManchOut1'
                Info: Total cell delay = 2.110 ns ( 48.54 % )
                Info: Total interconnect delay = 2.237 ns ( 51.46 % )
            Info: - Longest clock path from clock "Clk100M" to source register is 4.928 ns
                Info: 1: + IC(0.000 ns) + CELL(0.727 ns) = 0.727 ns; Loc. = PIN_20; Fanout = 9; CLK Node = 'Clk100M'
                Info: 2: + IC(1.001 ns) + CELL(0.809 ns) = 2.537 ns; Loc. = LC_X10_Y3_N4; Fanout = 201; REG Node = 'ClkDiv:clkd|Clk25M'
                Info: 3: + IC(1.817 ns) + CELL(0.574 ns) = 4.928 ns; Loc. = LC_X10_Y2_N2; Fanout = 3; REG Node = 'ManchEncode:mancho|ShiftBits[39]'
                Info: Total cell delay = 2.110 ns ( 42.82 % )
                Info: Total interconnect delay = 2.818 ns ( 57.18 % )
        Info: - Micro clock to output delay of source is 0.235 ns
        Info: - Micro setup delay of destination is 0.208 ns
    Info: - Longest register to register delay is 0.930 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X10_Y2_N2; Fanout = 3; REG Node = 'ManchEncode:mancho|ShiftBits[39]'
        Info: 2: + IC(0.561 ns) + CELL(0.369 ns) = 0.930 ns; Loc. = LC_X10_Y2_N9; Fanout = 2; REG Node = 'ManchEncode:mancho|ManchOut1'
        Info: Total cell delay = 0.369 ns ( 39.68 % )
        Info: Total interconnect delay = 0.561 ns ( 60.32 % )
Info: Slack time is 8.445 ns for clock "PIO_nWR" between source register "PIO_Interface:pio|ModeReg[0]" and destination register "PIO_Interface:pio|ModeReg[0]"
    Info: Fmax is restricted to 304.04 MHz due to tcl and tch limits
    Info: + Largest register to register requirement is 9.557 ns
        Info: + Setup relationship between source and destination is 10.000 ns
            Info: + Latch edge is 10.000 ns
                Info: Clock period of Destination clock "PIO_nWR" is 10.000 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
            Info: - Launch edge is 0.000 ns
                Info: Clock period of Source clock "PIO_nWR" is 10.000 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
        Info: + Largest clock skew is 0.000 ns
            Info: + Shortest clock path from clock "PIO_nWR" to destination register is 4.645 ns
                Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_13; Fanout = 42; CLK Node = 'PIO_nWR'
                Info: 2: + IC(3.363 ns) + CELL(0.574 ns) = 4.645 ns; Loc. = LC_X9_Y7_N5; Fanout = 5; REG Node = 'PIO_Interface:pio|ModeReg[0]'
                Info: Total cell delay = 1.282 ns ( 27.60 % )
                Info: Total interconnect delay = 3.363 ns ( 72.40 % )
            Info: - Longest clock path from clock "PIO_nWR" to source register is 4.645 ns
                Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_13; Fanout = 42; CLK Node = 'PIO_nWR'
                Info: 2: + IC(3.363 ns) + CELL(0.574 ns) = 4.645 ns; Loc. = LC_X9_Y7_N5; Fanout = 5; REG Node = 'PIO_Interface:pio|ModeReg[0]'
                Info: Total cell delay = 1.282 ns ( 27.60 % )
                Info: Total interconnect delay = 3.363 ns ( 72.40 % )
        Info: - Micro clock to output delay of source is 0.235 ns
        Info: - Micro setup delay of destination is 0.208 ns
    Info: - Longest register to register delay is 1.112 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X9_Y7_N5; Fanout = 5; REG Node = 'PIO_Interface:pio|ModeReg[0]'
        Info: 2: + IC(0.610 ns) + CELL(0.502 ns) = 1.112 ns; Loc. = LC_X9_Y7_N5; Fanout = 5; REG Node = 'PIO_Interface:pio|ModeReg[0]'
        Info: Total cell delay = 0.502 ns ( 45.14 % )
        Info: Total interconnect delay = 0.610 ns ( 54.86 % )
Info: Minimum slack time is 485 ps for clock "Clk100M" between source register "ManchEncode:mancho|Shift5Load[12]" and destination register "ManchEncode:mancho|Shift5Bits[12]"
    Info: + Shortest register to register delay is 0.929 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X8_Y4_N3; Fanout = 1; REG Node = 'ManchEncode:mancho|Shift5Load[12]'
        Info: 2: + IC(0.560 ns) + CELL(0.369 ns) = 0.929 ns; Loc. = LC_X8_Y4_N9; Fanout = 1; REG Node = 'ManchEncode:mancho|Shift5Bits[12]'
        Info: Total cell delay = 0.369 ns ( 39.72 % )
        Info: Total interconnect delay = 0.560 ns ( 60.28 % )
    Info: - Smallest register to register requirement is 0.444 ns
        Info: + Hold relationship between source and destination is 0.000 ns
            Info: + Latch edge is 0.000 ns
                Info: Clock period of Destination clock "Clk100M" is 10.000 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
                Info: Multicycle Hold factor for Destination register is 1
            Info: - Launch edge is 0.000 ns
                Info: Clock period of Source clock "Clk100M" is 10.000 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
                Info: Multicycle Hold factor for Source register is 1
        Info: + Smallest clock skew is 0.541 ns
            Info: + Longest clock path from clock "Clk100M" to destination register is 5.469 ns
                Info: 1: + IC(0.000 ns) + CELL(0.727 ns) = 0.727 ns; Loc. = PIN_20; Fanout = 9; CLK Node = 'Clk100M'
                Info: 2: + IC(1.001 ns) + CELL(0.809 ns) = 2.537 ns; Loc. = LC_X10_Y7_N3; Fanout = 42; REG Node = 'ClkDiv:clkd|Clk5M'
                Info: 3: + IC(2.358 ns) + CELL(0.574 ns) = 5.469 ns; Loc. = LC_X8_Y4_N9; Fanout = 1; REG Node = 'ManchEncode:mancho|Shift5Bits[12]'
                Info: Total cell delay = 2.110 ns ( 38.58 % )
                Info: Total interconnect delay = 3.359 ns ( 61.42 % )
            Info: - Shortest clock path from clock "Clk100M" to source register is 4.928 ns
                Info: 1: + IC(0.000 ns) + CELL(0.727 ns) = 0.727 ns; Loc. = PIN_20; Fanout = 9; CLK Node = 'Clk100M'
                Info: 2: + IC(1.001 ns) + CELL(0.809 ns) = 2.537 ns; Loc. = LC_X10_Y3_N4; Fanout = 201; REG Node = 'ClkDiv:clkd|Clk25M'
                Info: 3: + IC(1.817 ns) + CELL(0.574 ns) = 4.928 ns; Loc. = LC_X8_Y4_N3; Fanout = 1; REG Node = 'ManchEncode:mancho|Shift5Load[12]'
                Info: Total cell delay = 2.110 ns ( 42.82 % )
                Info: Total interconnect delay = 2.818 ns ( 57.18 % )
        Info: - Micro clock to output delay of source is 0.235 ns
        Info: + Micro hold delay of destination is 0.138 ns
Info: Minimum slack time is 1.209 ns for clock "PIO_nWR" between source register "PIO_Interface:pio|ModeReg[0]" and destination register "PIO_Interface:pio|ModeReg[0]"
    Info: + Shortest register to register delay is 1.112 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X9_Y7_N5; Fanout = 5; REG Node = 'PIO_Interface:pio|ModeReg[0]'
        Info: 2: + IC(0.610 ns) + CELL(0.502 ns) = 1.112 ns; Loc. = LC_X9_Y7_N5; Fanout = 5; REG Node = 'PIO_Interface:pio|ModeReg[0]'
        Info: Total cell delay = 0.502 ns ( 45.14 % )
        Info: Total interconnect delay = 0.610 ns ( 54.86 % )
    Info: - Smallest register to register requirement is -0.097 ns
        Info: + Hold relationship between source and destination is 0.000 ns
            Info: + Latch edge is 0.000 ns
                Info: Clock period of Destination clock "PIO_nWR" is 10.000 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
                Info: Multicycle Hold factor for Destination register is 1
            Info: - Launch edge is 0.000 ns
                Info: Clock period of Source clock "PIO_nWR" is 10.000 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
                Info: Multicycle Hold factor for Source register is 1
        Info: + Smallest clock skew is 0.000 ns
            Info: + Longest clock path from clock "PIO_nWR" to destination register is 4.645 ns
                Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_13; Fanout = 42; CLK Node = 'PIO_nWR'
                Info: 2: + IC(3.363 ns) + CELL(0.574 ns) = 4.645 ns; Loc. = LC_X9_Y7_N5; Fanout = 5; REG Node = 'PIO_Interface:pio|ModeReg[0]'
                Info: Total cell delay = 1.282 ns ( 27.60 % )
                Info: Total interconnect delay = 3.363 ns ( 72.40 % )
            Info: - Shortest clock path from clock "PIO_nWR" to source register is 4.645 ns
                Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_13; Fanout = 42; CLK Node = 'PIO_nWR'
                Info: 2: + IC(3.363 ns) + CELL(0.574 ns) = 4.645 ns; Loc. = LC_X9_Y7_N5; Fanout = 5; REG Node = 'PIO_Interface:pio|ModeReg[0]'
                Info: Total cell delay = 1.282 ns ( 27.60 % )
                Info: Total interconnect delay = 3.363 ns ( 72.40 % )
        Info: - Micro clock to output delay of source is 0.235 ns
        Info: + Micro hold delay of destination is 0.138 ns
Info: tsu for register "ManchEncode:mancho|DV_Cntr[15]" (data pin = "PIO_DAT[6]", clock pin = "Clk100M") is 5.002 ns
    Info: + Longest pin to register delay is 9.722 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PIN_7; Fanout = 1; PIN Node = 'PIO_DAT[6]'
        Info: 2: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = IOC_X0_Y7_N4; Fanout = 6; COMB Node = 'PIO_DAT~1'
        Info: 3: + IC(4.127 ns) + CELL(0.319 ns) = 5.154 ns; Loc. = LC_X8_Y6_N4; Fanout = 1; COMB Node = 'PIO_Interface:pio|SL_Load~78'
        Info: 4: + IC(0.705 ns) + CELL(0.462 ns) = 6.321 ns; Loc. = LC_X7_Y6_N1; Fanout = 3; COMB Node = 'PIO_Interface:pio|SL_Load~80'
        Info: 5: + IC(0.466 ns) + CELL(0.125 ns) = 6.912 ns; Loc. = LC_X7_Y6_N0; Fanout = 32; COMB Node = 'ManchEncode:mancho|DV_Cntr[20]~690'
        Info: 6: + IC(2.033 ns) + CELL(0.777 ns) = 9.722 ns; Loc. = LC_X8_Y5_N9; Fanout = 4; REG Node = 'ManchEncode:mancho|DV_Cntr[15]'
        Info: Total cell delay = 2.391 ns ( 24.59 % )
        Info: Total interconnect delay = 7.331 ns ( 75.41 % )
    Info: + Micro setup delay of destination is 0.208 ns
    Info: - Shortest clock path from clock "Clk100M" to destination register is 4.928 ns
        Info: 1: + IC(0.000 ns) + CELL(0.727 ns) = 0.727 ns; Loc. = PIN_20; Fanout = 9; CLK Node = 'Clk100M'
        Info: 2: + IC(1.001 ns) + CELL(0.809 ns) = 2.537 ns; Loc. = LC_X10_Y3_N4; Fanout = 201; REG Node = 'ClkDiv:clkd|Clk25M'
        Info: 3: + IC(1.817 ns) + CELL(0.574 ns) = 4.928 ns; Loc. = LC_X8_Y5_N9; Fanout = 4; REG Node = 'ManchEncode:mancho|DV_Cntr[15]'
        Info: Total cell delay = 2.110 ns ( 42.82 % )
        Info: Total interconnect delay = 2.818 ns ( 57.18 % )
Info: tco from clock "Clk100M" to destination pin "PIO_DAT[1]" through register "PIO_Interface:pio|AddrReg[3]" is 11.328 ns
    Info: + Longest clock path from clock "Clk100M" to source register is 4.928 ns
        Info: 1: + IC(0.000 ns) + CELL(0.727 ns) = 0.727 ns; Loc. = PIN_20; Fanout = 9; CLK Node = 'Clk100M'
        Info: 2: + IC(1.001 ns) + CELL(0.809 ns) = 2.537 ns; Loc. = LC_X10_Y3_N4; Fanout = 201; REG Node = 'ClkDiv:clkd|Clk25M'
        Info: 3: + IC(1.817 ns) + CELL(0.574 ns) = 4.928 ns; Loc. = LC_X6_Y6_N6; Fanout = 1; REG Node = 'PIO_Interface:pio|AddrReg[3]'
        Info: Total cell delay = 2.110 ns ( 42.82 % )
        Info: Total interconnect delay = 2.818 ns ( 57.18 % )
    Info: + Micro clock to output delay of source is 0.235 ns
    Info: + Longest register to pin delay is 6.165 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X6_Y6_N6; Fanout = 1; REG Node = 'PIO_Interface:pio|AddrReg[3]'
        Info: 2: + IC(0.563 ns) + CELL(0.571 ns) = 1.134 ns; Loc. = LC_X6_Y6_N2; Fanout = 2; COMB Node = 'rtl~479'
        Info: 3: + IC(0.466 ns) + CELL(0.462 ns) = 2.062 ns; Loc. = LC_X6_Y6_N0; Fanout = 3; COMB Node = 'rtl~497'
        Info: 4: + IC(1.879 ns) + CELL(0.319 ns) = 4.260 ns; Loc. = LC_X2_Y7_N2; Fanout = 8; COMB Node = 'PIO_Interface:pio|AuxInGet~0'
        Info: 5: + IC(0.902 ns) + CELL(1.003 ns) = 6.165 ns; Loc. = PIN_2; Fanout = 0; PIN Node = 'PIO_DAT[1]'
        Info: Total cell delay = 2.355 ns ( 38.20 % )
        Info: Total interconnect delay = 3.810 ns ( 61.80 % )
Info: Longest tpd from source pin "AuxIn[5]" to destination pin "PIO_DAT[4]" is 6.021 ns
    Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_88; Fanout = 1; PIN Node = 'AuxIn[5]'
    Info: 2: + IC(3.859 ns) + CELL(1.454 ns) = 6.021 ns; Loc. = PIN_5; Fanout = 0; PIN Node = 'PIO_DAT[4]'
    Info: Total cell delay = 2.162 ns ( 35.91 % )
    Info: Total interconnect delay = 3.859 ns ( 64.09 % )
Info: th for register "PIO_Interface:pio|rPIO_nWR" (data pin = "PIO_nWR", clock pin = "Clk100M") is 2.118 ns
    Info: + Longest clock path from clock "Clk100M" to destination register is 4.928 ns
        Info: 1: + IC(0.000 ns) + CELL(0.727 ns) = 0.727 ns; Loc. = PIN_20; Fanout = 9; CLK Node = 'Clk100M'
        Info: 2: + IC(1.001 ns) + CELL(0.809 ns) = 2.537 ns; Loc. = LC_X10_Y3_N4; Fanout = 201; REG Node = 'ClkDiv:clkd|Clk25M'
        Info: 3: + IC(1.817 ns) + CELL(0.574 ns) = 4.928 ns; Loc. = LC_X5_Y4_N4; Fanout = 2; REG Node = 'PIO_Interface:pio|rPIO_nWR'
        Info: Total cell delay = 2.110 ns ( 42.82 % )
        Info: Total interconnect delay = 2.818 ns ( 57.18 % )
    Info: + Micro hold delay of destination is 0.138 ns
    Info: - Shortest pin to register delay is 2.948 ns
        Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_13; Fanout = 42; CLK Node = 'PIO_nWR'
        Info: 2: + IC(1.871 ns) + CELL(0.369 ns) = 2.948 ns; Loc. = LC_X5_Y4_N4; Fanout = 2; REG Node = 'PIO_Interface:pio|rPIO_nWR'
        Info: Total cell delay = 1.077 ns ( 36.53 % )
        Info: Total interconnect delay = 1.871 ns ( 63.47 % )
Info: All timing requirements were met. See Report window for more details.
Info: Quartus II Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Processing ended: Fri Oct 20 13:51:03 2006
    Info: Elapsed time: 00:00:04


