Fitter report for Lab1Demo
Wed Sep 13 17:37:45 2023
Quartus Prime Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. I/O Assignment Warnings
 19. PLL Usage Summary
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Routing Usage Summary
 27. I/O Rules Summary
 28. I/O Rules Details
 29. I/O Rules Matrix
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Wed Sep 13 17:37:45 2023       ;
; Quartus Prime Version           ; 17.0.0 Build 595 04/25/2017 SJ Lite Edition ;
; Revision Name                   ; Lab1Demo                                    ;
; Top-level Entity Name           ; TOP_VGA_PROJECT                             ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSXFC6D6F31C6                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 5,609 / 41,910 ( 13 % )                     ;
; Total registers                 ; 3050                                        ;
; Total pins                      ; 52 / 499 ( 10 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 0 / 5,662,720 ( 0 % )                       ;
; Total RAM Blocks                ; 0 / 553 ( 0 % )                             ;
; Total DSP Blocks                ; 0 / 112 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0 / 9 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 9 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 9 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 9 ( 0 % )                               ;
; Total PLLs                      ; 1 / 15 ( 7 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSXFC6D6F31C6                        ;                                       ;
; Maximum processors allowed for parallel compilation                        ; All                                   ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.14        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  13.9%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                    ;
+------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                           ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                         ; Destination Port ; Destination Port Name ;
+------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; CLK_31P5:inst7|CLK_31P5_0002:clk_31p5_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0      ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                          ;                  ;                       ;
; AUDIO:inst18|addr_counter:inst9|addr[3]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AUDIO:inst18|addr_counter:inst9|addr[3]~DUPLICATE                                                        ;                  ;                       ;
; AUDIO:inst18|addr_counter:inst9|addr[4]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AUDIO:inst18|addr_counter:inst9|addr[4]~DUPLICATE                                                        ;                  ;                       ;
; AUDIO:inst18|addr_counter:inst9|addr[6]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AUDIO:inst18|addr_counter:inst9|addr[6]~DUPLICATE                                                        ;                  ;                       ;
; AUDIO:inst18|audio_codec_controller:inst|CLOCK_500:CLOCK_500_inst|COUNTER_500[4]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AUDIO:inst18|audio_codec_controller:inst|CLOCK_500:CLOCK_500_inst|COUNTER_500[4]~DUPLICATE               ;                  ;                       ;
; AUDIO:inst18|audio_codec_controller:inst|CLOCK_500:CLOCK_500_inst|COUNTER_500[6]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AUDIO:inst18|audio_codec_controller:inst|CLOCK_500:CLOCK_500_inst|COUNTER_500[6]~DUPLICATE               ;                  ;                       ;
; AUDIO:inst18|audio_codec_controller:inst|CLOCK_500:CLOCK_500_inst|COUNTER_500[9]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AUDIO:inst18|audio_codec_controller:inst|CLOCK_500:CLOCK_500_inst|COUNTER_500[9]~DUPLICATE               ;                  ;                       ;
; AUDIO:inst18|audio_codec_controller:inst|CLOCK_500:CLOCK_500_inst|address[0]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AUDIO:inst18|audio_codec_controller:inst|CLOCK_500:CLOCK_500_inst|address[0]~DUPLICATE                   ;                  ;                       ;
; AUDIO:inst18|audio_codec_controller:inst|i2c:i2c_inst|NEXT_WORD_cyc                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AUDIO:inst18|audio_codec_controller:inst|i2c:i2c_inst|NEXT_WORD_cyc~DUPLICATE                            ;                  ;                       ;
; AUDIO:inst18|audio_codec_controller:inst|i2c:i2c_inst|SD_COUNTER[1]                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AUDIO:inst18|audio_codec_controller:inst|i2c:i2c_inst|SD_COUNTER[1]~DUPLICATE                            ;                  ;                       ;
; AUDIO:inst18|prescaler:inst3|counter[1]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AUDIO:inst18|prescaler:inst3|counter[1]~DUPLICATE                                                        ;                  ;                       ;
; AUDIO:inst18|prescaler:inst3|counter[3]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AUDIO:inst18|prescaler:inst3|counter[3]~DUPLICATE                                                        ;                  ;                       ;
; AUDIO:inst18|prescaler:inst3|counter[4]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AUDIO:inst18|prescaler:inst3|counter[4]~DUPLICATE                                                        ;                  ;                       ;
; AUDIO:inst18|prescaler:inst3|counter[6]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AUDIO:inst18|prescaler:inst3|counter[6]~DUPLICATE                                                        ;                  ;                       ;
; AUDIO:inst18|prescaler:inst3|counter[12]                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AUDIO:inst18|prescaler:inst3|counter[12]~DUPLICATE                                                       ;                  ;                       ;
; AUDIO:inst18|prescaler:inst3|counter[15]                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AUDIO:inst18|prescaler:inst3|counter[15]~DUPLICATE                                                       ;                  ;                       ;
; AUDIO:inst18|prescaler:inst3|counter[16]                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AUDIO:inst18|prescaler:inst3|counter[16]~DUPLICATE                                                       ;                  ;                       ;
; AUDIO:inst18|prescaler:inst3|counter[30]                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AUDIO:inst18|prescaler:inst3|counter[30]~DUPLICATE                                                       ;                  ;                       ;
; COINS_DISPLAY:inst43|CoinsMatrixBitMap:inst|coin_ps.s_play                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; COINS_DISPLAY:inst43|CoinsMatrixBitMap:inst|coin_ps.s_play~DUPLICATE                                     ;                  ;                       ;
; COINS_DISPLAY:inst43|square_object:inst11|offsetX[2]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; COINS_DISPLAY:inst43|square_object:inst11|offsetX[2]~DUPLICATE                                           ;                  ;                       ;
; COINS_DISPLAY:inst43|square_object:inst11|offsetY[4]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; COINS_DISPLAY:inst43|square_object:inst11|offsetY[4]~DUPLICATE                                           ;                  ;                       ;
; COINS_DISPLAY:inst43|square_object:inst11|offsetY[7]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; COINS_DISPLAY:inst43|square_object:inst11|offsetY[7]~DUPLICATE                                           ;                  ;                       ;
; HP_DISPLAY:inst55|HP_manager:inst1|addCounter[2]                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HP_DISPLAY:inst55|HP_manager:inst1|addCounter[2]~DUPLICATE                                               ;                  ;                       ;
; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outHundreds[1]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outHundreds[1]~DUPLICATE                     ;                  ;                       ;
; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outHundreds[2]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outHundreds[2]~DUPLICATE                     ;                  ;                       ;
; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outHundreds[3]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outHundreds[3]~DUPLICATE                     ;                  ;                       ;
; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outOnes[2]                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outOnes[2]~DUPLICATE                         ;                  ;                       ;
; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outTens[1]                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outTens[1]~DUPLICATE                         ;                  ;                       ;
; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outTens[2]                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outTens[2]~DUPLICATE                         ;                  ;                       ;
; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outTens[3]                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outTens[3]~DUPLICATE                         ;                  ;                       ;
; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst2|square_object:inst11|offsetX[0]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst2|square_object:inst11|offsetX[0]~DUPLICATE    ;                  ;                       ;
; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst2|square_object:inst11|offsetX[2]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst2|square_object:inst11|offsetX[2]~DUPLICATE    ;                  ;                       ;
; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst2|square_object:inst11|offsetY[3]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst2|square_object:inst11|offsetY[3]~DUPLICATE    ;                  ;                       ;
; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst3|square_object:inst11|offsetX[0]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst3|square_object:inst11|offsetX[0]~DUPLICATE    ;                  ;                       ;
; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst3|square_object:inst11|offsetY[4]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst3|square_object:inst11|offsetY[4]~DUPLICATE    ;                  ;                       ;
; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst4|square_object:inst11|offsetX[3]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst4|square_object:inst11|offsetX[3]~DUPLICATE    ;                  ;                       ;
; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst4|square_object:inst11|offsetY[0]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst4|square_object:inst11|offsetY[0]~DUPLICATE    ;                  ;                       ;
; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|square_object:inst11|offsetX[0]                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|square_object:inst11|offsetX[0]~DUPLICATE                         ;                  ;                       ;
; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|square_object:inst11|offsetX[2]                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|square_object:inst11|offsetX[2]~DUPLICATE                         ;                  ;                       ;
; HP_DISPLAY:inst55|square_object:inst11|drawingRequest                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HP_DISPLAY:inst55|square_object:inst11|drawingRequest~DUPLICATE                                          ;                  ;                       ;
; HP_DISPLAY:inst55|square_object:inst11|offsetX[1]                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HP_DISPLAY:inst55|square_object:inst11|offsetX[1]~DUPLICATE                                              ;                  ;                       ;
; HP_DISPLAY:inst55|square_object:inst11|offsetX[8]                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HP_DISPLAY:inst55|square_object:inst11|offsetX[8]~DUPLICATE                                              ;                  ;                       ;
; HP_DISPLAY:inst55|square_object:inst11|offsetY[1]                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HP_DISPLAY:inst55|square_object:inst11|offsetY[1]~DUPLICATE                                              ;                  ;                       ;
; HP_DISPLAY:inst55|square_object:inst11|offsetY[2]                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HP_DISPLAY:inst55|square_object:inst11|offsetY[2]~DUPLICATE                                              ;                  ;                       ;
; HP_DISPLAY:inst55|square_object:inst11|offsetY[3]                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HP_DISPLAY:inst55|square_object:inst11|offsetY[3]~DUPLICATE                                              ;                  ;                       ;
; HP_DISPLAY:inst55|square_object:inst11|offsetY[4]                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HP_DISPLAY:inst55|square_object:inst11|offsetY[4]~DUPLICATE                                              ;                  ;                       ;
; HP_DISPLAY:inst55|square_object:inst11|offsetY[5]                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HP_DISPLAY:inst55|square_object:inst11|offsetY[5]~DUPLICATE                                              ;                  ;                       ;
; HP_DISPLAY:inst55|square_object:inst11|offsetY[6]                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HP_DISPLAY:inst55|square_object:inst11|offsetY[6]~DUPLICATE                                              ;                  ;                       ;
; HP_DISPLAY:inst55|square_object:inst11|offsetY[7]                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HP_DISPLAY:inst55|square_object:inst11|offsetY[7]~DUPLICATE                                              ;                  ;                       ;
; HP_DISPLAY:inst55|square_object:inst11|offsetY[8]                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HP_DISPLAY:inst55|square_object:inst11|offsetY[8]~DUPLICATE                                              ;                  ;                       ;
; HP_DISPLAY:inst55|square_object:inst11|offsetY[10]                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HP_DISPLAY:inst55|square_object:inst11|offsetY[10]~DUPLICATE                                             ;                  ;                       ;
; LEVEL_DISPLAY:inst8|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outHundreds[0]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LEVEL_DISPLAY:inst8|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outHundreds[0]~DUPLICATE                   ;                  ;                       ;
; LEVEL_DISPLAY:inst8|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outHundreds[1]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LEVEL_DISPLAY:inst8|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outHundreds[1]~DUPLICATE                   ;                  ;                       ;
; LEVEL_DISPLAY:inst8|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outHundreds[2]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LEVEL_DISPLAY:inst8|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outHundreds[2]~DUPLICATE                   ;                  ;                       ;
; LEVEL_DISPLAY:inst8|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outHundreds[3]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LEVEL_DISPLAY:inst8|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outHundreds[3]~DUPLICATE                   ;                  ;                       ;
; LEVEL_DISPLAY:inst8|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outOnes[1]                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LEVEL_DISPLAY:inst8|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outOnes[1]~DUPLICATE                       ;                  ;                       ;
; LEVEL_DISPLAY:inst8|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outOnes[2]                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LEVEL_DISPLAY:inst8|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outOnes[2]~DUPLICATE                       ;                  ;                       ;
; LEVEL_DISPLAY:inst8|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outTens[0]                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LEVEL_DISPLAY:inst8|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outTens[0]~DUPLICATE                       ;                  ;                       ;
; LEVEL_DISPLAY:inst8|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outTens[1]                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LEVEL_DISPLAY:inst8|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outTens[1]~DUPLICATE                       ;                  ;                       ;
; LEVEL_DISPLAY:inst8|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst2|square_object:inst11|offsetX[0]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LEVEL_DISPLAY:inst8|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst2|square_object:inst11|offsetX[0]~DUPLICATE  ;                  ;                       ;
; LEVEL_DISPLAY:inst8|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst2|square_object:inst11|offsetY[0]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LEVEL_DISPLAY:inst8|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst2|square_object:inst11|offsetY[0]~DUPLICATE  ;                  ;                       ;
; LEVEL_DISPLAY:inst8|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst2|square_object:inst11|offsetY[3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LEVEL_DISPLAY:inst8|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst2|square_object:inst11|offsetY[3]~DUPLICATE  ;                  ;                       ;
; LEVEL_DISPLAY:inst8|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst3|square_object:inst11|offsetX[0]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LEVEL_DISPLAY:inst8|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst3|square_object:inst11|offsetX[0]~DUPLICATE  ;                  ;                       ;
; LEVEL_DISPLAY:inst8|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst3|square_object:inst11|offsetY[1]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LEVEL_DISPLAY:inst8|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst3|square_object:inst11|offsetY[1]~DUPLICATE  ;                  ;                       ;
; LEVEL_DISPLAY:inst8|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst3|square_object:inst11|offsetY[4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LEVEL_DISPLAY:inst8|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst3|square_object:inst11|offsetY[4]~DUPLICATE  ;                  ;                       ;
; LEVEL_DISPLAY:inst8|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst4|square_object:inst11|offsetY[1]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LEVEL_DISPLAY:inst8|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst4|square_object:inst11|offsetY[1]~DUPLICATE  ;                  ;                       ;
; LEVEL_DISPLAY:inst8|NUMBERS_DISPLAY:inst|square_object:inst11|offsetX[0]                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LEVEL_DISPLAY:inst8|NUMBERS_DISPLAY:inst|square_object:inst11|offsetX[0]~DUPLICATE                       ;                  ;                       ;
; LEVEL_DISPLAY:inst8|square_object:inst11|offsetX[1]                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LEVEL_DISPLAY:inst8|square_object:inst11|offsetX[1]~DUPLICATE                                            ;                  ;                       ;
; LEVEL_DISPLAY:inst8|square_object:inst11|offsetX[6]                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LEVEL_DISPLAY:inst8|square_object:inst11|offsetX[6]~DUPLICATE                                            ;                  ;                       ;
; LEVEL_DISPLAY:inst8|square_object:inst11|offsetY[9]                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LEVEL_DISPLAY:inst8|square_object:inst11|offsetY[9]~DUPLICATE                                            ;                  ;                       ;
; MESSAGE_DISPLAY:inst59|square_object:inst11|offsetX[1]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MESSAGE_DISPLAY:inst59|square_object:inst11|offsetX[1]~DUPLICATE                                         ;                  ;                       ;
; MESSAGE_DISPLAY:inst59|square_object:inst11|offsetX[4]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MESSAGE_DISPLAY:inst59|square_object:inst11|offsetX[4]~DUPLICATE                                         ;                  ;                       ;
; MESSAGE_DISPLAY:inst59|square_object:inst12|offsetX[0]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MESSAGE_DISPLAY:inst59|square_object:inst12|offsetX[0]~DUPLICATE                                         ;                  ;                       ;
; MESSAGE_DISPLAY:inst59|square_object:inst12|offsetX[1]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MESSAGE_DISPLAY:inst59|square_object:inst12|offsetX[1]~DUPLICATE                                         ;                  ;                       ;
; MESSAGE_DISPLAY:inst59|square_object:inst12|offsetX[2]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MESSAGE_DISPLAY:inst59|square_object:inst12|offsetX[2]~DUPLICATE                                         ;                  ;                       ;
; MESSAGE_DISPLAY:inst59|square_object:inst13|offsetX[0]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MESSAGE_DISPLAY:inst59|square_object:inst13|offsetX[0]~DUPLICATE                                         ;                  ;                       ;
; MESSAGE_DISPLAY:inst59|square_object:inst13|offsetX[1]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MESSAGE_DISPLAY:inst59|square_object:inst13|offsetX[1]~DUPLICATE                                         ;                  ;                       ;
; MESSAGE_DISPLAY:inst59|square_object:inst13|offsetX[3]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MESSAGE_DISPLAY:inst59|square_object:inst13|offsetX[3]~DUPLICATE                                         ;                  ;                       ;
; Monster_Block_T:inst48|monsterBitMap:inst2|monster_ps.s_green                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst48|monsterBitMap:inst2|monster_ps.s_green~DUPLICATE                                  ;                  ;                       ;
; Monster_Block_T:inst48|monsterBitMap:inst2|monster_ps.s_red                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst48|monsterBitMap:inst2|monster_ps.s_red~DUPLICATE                                    ;                  ;                       ;
; Monster_Block_T:inst48|monsterBitMap:inst2|respawnCounter[2]                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst48|monsterBitMap:inst2|respawnCounter[2]~DUPLICATE                                   ;                  ;                       ;
; Monster_Block_T:inst48|monsterBitMap:inst2|secCounter[1]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst48|monsterBitMap:inst2|secCounter[1]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst48|monsterBitMap:inst2|secCounter[3]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst48|monsterBitMap:inst2|secCounter[3]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst48|monsterBitMap:inst2|secCounter[11]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst48|monsterBitMap:inst2|secCounter[11]~DUPLICATE                                      ;                  ;                       ;
; Monster_Block_T:inst48|monsterBitMap:inst2|secCounter[12]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst48|monsterBitMap:inst2|secCounter[12]~DUPLICATE                                      ;                  ;                       ;
; Monster_Block_T:inst48|monsterBitMap:inst2|secCounter[13]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst48|monsterBitMap:inst2|secCounter[13]~DUPLICATE                                      ;                  ;                       ;
; Monster_Block_T:inst48|monsterBitMap:inst2|secCounter[15]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst48|monsterBitMap:inst2|secCounter[15]~DUPLICATE                                      ;                  ;                       ;
; Monster_Block_T:inst48|monsterBitMap:inst2|secCounter[25]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst48|monsterBitMap:inst2|secCounter[25]~DUPLICATE                                      ;                  ;                       ;
; Monster_Block_T:inst48|monsterBitMap:inst2|secCounter[31]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst48|monsterBitMap:inst2|secCounter[31]~DUPLICATE                                      ;                  ;                       ;
; Monster_Block_T:inst48|object_move:inst|SM_PS.POSITION_LIMITS_ST                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst48|object_move:inst|SM_PS.POSITION_LIMITS_ST~DUPLICATE                               ;                  ;                       ;
; Monster_Block_T:inst48|object_move:inst|Xposition_PS[2]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst48|object_move:inst|Xposition_PS[2]~DUPLICATE                                        ;                  ;                       ;
; Monster_Block_T:inst48|object_move:inst|Xposition_PS[16]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst48|object_move:inst|Xposition_PS[16]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst48|object_move:inst|Xposition_PS[18]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst48|object_move:inst|Xposition_PS[18]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst48|object_move:inst|Xposition_PS[19]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst48|object_move:inst|Xposition_PS[19]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst48|object_move:inst|Xposition_PS[22]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst48|object_move:inst|Xposition_PS[22]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst48|object_move:inst|Xposition_PS[25]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst48|object_move:inst|Xposition_PS[25]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst48|object_move:inst|Xposition_PS[27]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst48|object_move:inst|Xposition_PS[27]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst48|object_move:inst|Xposition_PS[31]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst48|object_move:inst|Xposition_PS[31]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst48|object_move:inst|Xspeed_PS[5]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst48|object_move:inst|Xspeed_PS[5]~DUPLICATE                                           ;                  ;                       ;
; Monster_Block_T:inst48|object_move:inst|Xspeed_PS[10]                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst48|object_move:inst|Xspeed_PS[10]~DUPLICATE                                          ;                  ;                       ;
; Monster_Block_T:inst48|object_move:inst|Yposition_PS[5]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst48|object_move:inst|Yposition_PS[5]~DUPLICATE                                        ;                  ;                       ;
; Monster_Block_T:inst48|object_move:inst|Yposition_PS[14]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst48|object_move:inst|Yposition_PS[14]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst48|object_move:inst|Yposition_PS[18]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst48|object_move:inst|Yposition_PS[18]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst48|object_move:inst|Yposition_PS[19]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst48|object_move:inst|Yposition_PS[19]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst48|object_move:inst|Yposition_PS[21]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst48|object_move:inst|Yposition_PS[21]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst48|object_move:inst|Yposition_PS[22]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst48|object_move:inst|Yposition_PS[22]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst48|object_move:inst|Yposition_PS[23]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst48|object_move:inst|Yposition_PS[23]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst48|object_move:inst|Yposition_PS[26]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst48|object_move:inst|Yposition_PS[26]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst48|object_move:inst|Yspeed_PS[10]                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst48|object_move:inst|Yspeed_PS[10]~DUPLICATE                                          ;                  ;                       ;
; Monster_Block_T:inst48|object_move:inst|curr_direction[3]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst48|object_move:inst|curr_direction[3]~DUPLICATE                                      ;                  ;                       ;
; Monster_Block_T:inst48|object_move:inst|wanted_direction[1]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst48|object_move:inst|wanted_direction[1]~DUPLICATE                                    ;                  ;                       ;
; Monster_Block_T:inst48|object_move:inst|wanted_direction[2]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst48|object_move:inst|wanted_direction[2]~DUPLICATE                                    ;                  ;                       ;
; Monster_Block_T:inst48|one_sec_counter:inst4|oneSecCount[5]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst48|one_sec_counter:inst4|oneSecCount[5]~DUPLICATE                                    ;                  ;                       ;
; Monster_Block_T:inst48|one_sec_counter:inst4|oneSecCount[26]                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst48|one_sec_counter:inst4|oneSecCount[26]~DUPLICATE                                   ;                  ;                       ;
; Monster_Block_T:inst48|random_altered:inst8|counter[0]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst48|random_altered:inst8|counter[0]~DUPLICATE                                         ;                  ;                       ;
; Monster_Block_T:inst48|random_altered:inst8|counter[1]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst48|random_altered:inst8|counter[1]~DUPLICATE                                         ;                  ;                       ;
; Monster_Block_T:inst48|random_altered:inst8|frameCounter[3]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst48|random_altered:inst8|frameCounter[3]~DUPLICATE                                    ;                  ;                       ;
; Monster_Block_T:inst49|monsterBitMap:inst2|monster_ps.s_red                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst49|monsterBitMap:inst2|monster_ps.s_red~DUPLICATE                                    ;                  ;                       ;
; Monster_Block_T:inst49|monsterBitMap:inst2|respawnFlag                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst49|monsterBitMap:inst2|respawnFlag~DUPLICATE                                         ;                  ;                       ;
; Monster_Block_T:inst49|monsterBitMap:inst2|secCounter[1]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst49|monsterBitMap:inst2|secCounter[1]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst49|monsterBitMap:inst2|secCounter[3]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst49|monsterBitMap:inst2|secCounter[3]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst49|monsterBitMap:inst2|secCounter[6]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst49|monsterBitMap:inst2|secCounter[6]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst49|monsterBitMap:inst2|secCounter[15]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst49|monsterBitMap:inst2|secCounter[15]~DUPLICATE                                      ;                  ;                       ;
; Monster_Block_T:inst49|object_move:inst|SM_PS.POSITION_CHANGE_ST                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst49|object_move:inst|SM_PS.POSITION_CHANGE_ST~DUPLICATE                               ;                  ;                       ;
; Monster_Block_T:inst49|object_move:inst|Xposition_PS[1]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst49|object_move:inst|Xposition_PS[1]~DUPLICATE                                        ;                  ;                       ;
; Monster_Block_T:inst49|object_move:inst|Xposition_PS[11]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst49|object_move:inst|Xposition_PS[11]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst49|object_move:inst|Xposition_PS[12]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst49|object_move:inst|Xposition_PS[12]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst49|object_move:inst|Xposition_PS[13]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst49|object_move:inst|Xposition_PS[13]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst49|object_move:inst|Xposition_PS[15]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst49|object_move:inst|Xposition_PS[15]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst49|object_move:inst|Xposition_PS[16]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst49|object_move:inst|Xposition_PS[16]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst49|object_move:inst|Xposition_PS[17]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst49|object_move:inst|Xposition_PS[17]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst49|object_move:inst|Xposition_PS[20]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst49|object_move:inst|Xposition_PS[20]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst49|object_move:inst|Xposition_PS[25]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst49|object_move:inst|Xposition_PS[25]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst49|object_move:inst|Xposition_PS[26]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst49|object_move:inst|Xposition_PS[26]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst49|object_move:inst|Xposition_PS[27]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst49|object_move:inst|Xposition_PS[27]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst49|object_move:inst|Xposition_PS[28]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst49|object_move:inst|Xposition_PS[28]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst49|object_move:inst|Xposition_PS[29]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst49|object_move:inst|Xposition_PS[29]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst49|object_move:inst|Xposition_PS[30]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst49|object_move:inst|Xposition_PS[30]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst49|object_move:inst|Xspeed_PS[5]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst49|object_move:inst|Xspeed_PS[5]~DUPLICATE                                           ;                  ;                       ;
; Monster_Block_T:inst49|object_move:inst|Yposition_PS[0]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst49|object_move:inst|Yposition_PS[0]~DUPLICATE                                        ;                  ;                       ;
; Monster_Block_T:inst49|object_move:inst|Yposition_PS[1]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst49|object_move:inst|Yposition_PS[1]~DUPLICATE                                        ;                  ;                       ;
; Monster_Block_T:inst49|object_move:inst|Yposition_PS[2]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst49|object_move:inst|Yposition_PS[2]~DUPLICATE                                        ;                  ;                       ;
; Monster_Block_T:inst49|object_move:inst|Yposition_PS[3]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst49|object_move:inst|Yposition_PS[3]~DUPLICATE                                        ;                  ;                       ;
; Monster_Block_T:inst49|object_move:inst|Yposition_PS[4]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst49|object_move:inst|Yposition_PS[4]~DUPLICATE                                        ;                  ;                       ;
; Monster_Block_T:inst49|object_move:inst|Yposition_PS[6]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst49|object_move:inst|Yposition_PS[6]~DUPLICATE                                        ;                  ;                       ;
; Monster_Block_T:inst49|object_move:inst|Yposition_PS[8]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst49|object_move:inst|Yposition_PS[8]~DUPLICATE                                        ;                  ;                       ;
; Monster_Block_T:inst49|object_move:inst|Yspeed_PS[4]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst49|object_move:inst|Yspeed_PS[4]~DUPLICATE                                           ;                  ;                       ;
; Monster_Block_T:inst49|object_move:inst|wanted_direction[2]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst49|object_move:inst|wanted_direction[2]~DUPLICATE                                    ;                  ;                       ;
; Monster_Block_T:inst49|one_sec_counter:inst4|oneSecCount[0]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst49|one_sec_counter:inst4|oneSecCount[0]~DUPLICATE                                    ;                  ;                       ;
; Monster_Block_T:inst49|one_sec_counter:inst4|oneSecCount[16]                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst49|one_sec_counter:inst4|oneSecCount[16]~DUPLICATE                                   ;                  ;                       ;
; Monster_Block_T:inst49|one_sec_counter:inst4|oneSecCount[21]                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst49|one_sec_counter:inst4|oneSecCount[21]~DUPLICATE                                   ;                  ;                       ;
; Monster_Block_T:inst49|one_sec_counter:inst4|oneSecCount[23]                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst49|one_sec_counter:inst4|oneSecCount[23]~DUPLICATE                                   ;                  ;                       ;
; Monster_Block_T:inst50|monsterBitMap:inst2|monster_ps.s_green                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst50|monsterBitMap:inst2|monster_ps.s_green~DUPLICATE                                  ;                  ;                       ;
; Monster_Block_T:inst50|monsterBitMap:inst2|monster_ps.s_red                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst50|monsterBitMap:inst2|monster_ps.s_red~DUPLICATE                                    ;                  ;                       ;
; Monster_Block_T:inst50|monsterBitMap:inst2|respawnCounter[2]                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst50|monsterBitMap:inst2|respawnCounter[2]~DUPLICATE                                   ;                  ;                       ;
; Monster_Block_T:inst50|monsterBitMap:inst2|respawnFlag                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst50|monsterBitMap:inst2|respawnFlag~DUPLICATE                                         ;                  ;                       ;
; Monster_Block_T:inst50|monsterBitMap:inst2|secCounter[3]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst50|monsterBitMap:inst2|secCounter[3]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst50|monsterBitMap:inst2|secCounter[12]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst50|monsterBitMap:inst2|secCounter[12]~DUPLICATE                                      ;                  ;                       ;
; Monster_Block_T:inst50|monsterBitMap:inst2|secCounter[16]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst50|monsterBitMap:inst2|secCounter[16]~DUPLICATE                                      ;                  ;                       ;
; Monster_Block_T:inst50|object_move:inst|Xposition_PS[0]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst50|object_move:inst|Xposition_PS[0]~DUPLICATE                                        ;                  ;                       ;
; Monster_Block_T:inst50|object_move:inst|Xposition_PS[1]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst50|object_move:inst|Xposition_PS[1]~DUPLICATE                                        ;                  ;                       ;
; Monster_Block_T:inst50|object_move:inst|Xposition_PS[2]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst50|object_move:inst|Xposition_PS[2]~DUPLICATE                                        ;                  ;                       ;
; Monster_Block_T:inst50|object_move:inst|Xposition_PS[3]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst50|object_move:inst|Xposition_PS[3]~DUPLICATE                                        ;                  ;                       ;
; Monster_Block_T:inst50|object_move:inst|Xposition_PS[5]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst50|object_move:inst|Xposition_PS[5]~DUPLICATE                                        ;                  ;                       ;
; Monster_Block_T:inst50|object_move:inst|Xposition_PS[8]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst50|object_move:inst|Xposition_PS[8]~DUPLICATE                                        ;                  ;                       ;
; Monster_Block_T:inst50|object_move:inst|Xposition_PS[19]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst50|object_move:inst|Xposition_PS[19]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst50|object_move:inst|Xposition_PS[23]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst50|object_move:inst|Xposition_PS[23]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst50|object_move:inst|Xposition_PS[24]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst50|object_move:inst|Xposition_PS[24]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst50|object_move:inst|Xspeed_PS[4]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst50|object_move:inst|Xspeed_PS[4]~DUPLICATE                                           ;                  ;                       ;
; Monster_Block_T:inst50|object_move:inst|Yposition_PS[0]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst50|object_move:inst|Yposition_PS[0]~DUPLICATE                                        ;                  ;                       ;
; Monster_Block_T:inst50|object_move:inst|Yposition_PS[5]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst50|object_move:inst|Yposition_PS[5]~DUPLICATE                                        ;                  ;                       ;
; Monster_Block_T:inst50|object_move:inst|Yposition_PS[11]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst50|object_move:inst|Yposition_PS[11]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst50|object_move:inst|Yposition_PS[12]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst50|object_move:inst|Yposition_PS[12]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst50|object_move:inst|Yposition_PS[13]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst50|object_move:inst|Yposition_PS[13]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst50|object_move:inst|Yposition_PS[14]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst50|object_move:inst|Yposition_PS[14]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst50|object_move:inst|Yposition_PS[15]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst50|object_move:inst|Yposition_PS[15]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst50|object_move:inst|Yposition_PS[18]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst50|object_move:inst|Yposition_PS[18]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst50|object_move:inst|Yposition_PS[21]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst50|object_move:inst|Yposition_PS[21]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst50|object_move:inst|Yposition_PS[23]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst50|object_move:inst|Yposition_PS[23]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst50|object_move:inst|Yposition_PS[28]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst50|object_move:inst|Yposition_PS[28]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst50|object_move:inst|Yposition_PS[30]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst50|object_move:inst|Yposition_PS[30]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst50|object_move:inst|wanted_direction[1]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst50|object_move:inst|wanted_direction[1]~DUPLICATE                                    ;                  ;                       ;
; Monster_Block_T:inst50|object_move:inst|wanted_direction[2]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst50|object_move:inst|wanted_direction[2]~DUPLICATE                                    ;                  ;                       ;
; Monster_Block_T:inst50|object_move:inst|wanted_direction[3]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst50|object_move:inst|wanted_direction[3]~DUPLICATE                                    ;                  ;                       ;
; Monster_Block_T:inst50|one_sec_counter:inst4|oneSecCount[3]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst50|one_sec_counter:inst4|oneSecCount[3]~DUPLICATE                                    ;                  ;                       ;
; Monster_Block_T:inst50|one_sec_counter:inst4|oneSecCount[4]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst50|one_sec_counter:inst4|oneSecCount[4]~DUPLICATE                                    ;                  ;                       ;
; Monster_Block_T:inst50|one_sec_counter:inst4|oneSecCount[6]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst50|one_sec_counter:inst4|oneSecCount[6]~DUPLICATE                                    ;                  ;                       ;
; Monster_Block_T:inst50|one_sec_counter:inst4|oneSecCount[11]                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst50|one_sec_counter:inst4|oneSecCount[11]~DUPLICATE                                   ;                  ;                       ;
; Monster_Block_T:inst50|one_sec_counter:inst4|oneSecCount[12]                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst50|one_sec_counter:inst4|oneSecCount[12]~DUPLICATE                                   ;                  ;                       ;
; Monster_Block_T:inst50|one_sec_counter:inst4|oneSecCount[15]                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst50|one_sec_counter:inst4|oneSecCount[15]~DUPLICATE                                   ;                  ;                       ;
; Monster_Block_T:inst50|one_sec_counter:inst4|oneSecCount[16]                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst50|one_sec_counter:inst4|oneSecCount[16]~DUPLICATE                                   ;                  ;                       ;
; Monster_Block_T:inst50|one_sec_counter:inst5|oneSecCount[21]                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst50|one_sec_counter:inst5|oneSecCount[21]~DUPLICATE                                   ;                  ;                       ;
; Monster_Block_T:inst50|one_sec_counter:inst5|oneSecCount[23]                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst50|one_sec_counter:inst5|oneSecCount[23]~DUPLICATE                                   ;                  ;                       ;
; Monster_Block_T:inst50|one_sec_counter:inst5|oneSecCount[25]                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst50|one_sec_counter:inst5|oneSecCount[25]~DUPLICATE                                   ;                  ;                       ;
; Monster_Block_T:inst51|monsterBitMap:inst2|respawnCounter[2]                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst51|monsterBitMap:inst2|respawnCounter[2]~DUPLICATE                                   ;                  ;                       ;
; Monster_Block_T:inst51|monsterBitMap:inst2|respawnFlag                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst51|monsterBitMap:inst2|respawnFlag~DUPLICATE                                         ;                  ;                       ;
; Monster_Block_T:inst51|monsterBitMap:inst2|secCounter[31]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst51|monsterBitMap:inst2|secCounter[31]~DUPLICATE                                      ;                  ;                       ;
; Monster_Block_T:inst51|object_move:inst|SM_PS.POSITION_CHANGE_ST                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst51|object_move:inst|SM_PS.POSITION_CHANGE_ST~DUPLICATE                               ;                  ;                       ;
; Monster_Block_T:inst51|object_move:inst|SM_PS.POSITION_LIMITS_ST                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst51|object_move:inst|SM_PS.POSITION_LIMITS_ST~DUPLICATE                               ;                  ;                       ;
; Monster_Block_T:inst51|object_move:inst|Xposition_PS[10]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst51|object_move:inst|Xposition_PS[10]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst51|object_move:inst|Xposition_PS[12]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst51|object_move:inst|Xposition_PS[12]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst51|object_move:inst|Xposition_PS[14]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst51|object_move:inst|Xposition_PS[14]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst51|object_move:inst|Xposition_PS[16]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst51|object_move:inst|Xposition_PS[16]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst51|object_move:inst|Xposition_PS[19]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst51|object_move:inst|Xposition_PS[19]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst51|object_move:inst|Xposition_PS[25]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst51|object_move:inst|Xposition_PS[25]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst51|object_move:inst|Xposition_PS[26]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst51|object_move:inst|Xposition_PS[26]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst51|object_move:inst|Xposition_PS[27]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst51|object_move:inst|Xposition_PS[27]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst51|object_move:inst|Xposition_PS[28]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst51|object_move:inst|Xposition_PS[28]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst51|object_move:inst|Xposition_PS[29]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst51|object_move:inst|Xposition_PS[29]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst51|object_move:inst|Xspeed_PS[10]                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst51|object_move:inst|Xspeed_PS[10]~DUPLICATE                                          ;                  ;                       ;
; Monster_Block_T:inst51|object_move:inst|Yposition_PS[0]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst51|object_move:inst|Yposition_PS[0]~DUPLICATE                                        ;                  ;                       ;
; Monster_Block_T:inst51|object_move:inst|Yposition_PS[5]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst51|object_move:inst|Yposition_PS[5]~DUPLICATE                                        ;                  ;                       ;
; Monster_Block_T:inst51|object_move:inst|Yposition_PS[6]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst51|object_move:inst|Yposition_PS[6]~DUPLICATE                                        ;                  ;                       ;
; Monster_Block_T:inst51|object_move:inst|Yposition_PS[11]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst51|object_move:inst|Yposition_PS[11]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst51|object_move:inst|Yposition_PS[13]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst51|object_move:inst|Yposition_PS[13]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst51|object_move:inst|Yposition_PS[14]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst51|object_move:inst|Yposition_PS[14]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst51|object_move:inst|Yposition_PS[17]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst51|object_move:inst|Yposition_PS[17]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst51|object_move:inst|Yposition_PS[19]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst51|object_move:inst|Yposition_PS[19]~DUPLICATE                                       ;                  ;                       ;
; Monster_Block_T:inst51|object_move:inst|Yspeed_PS[4]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst51|object_move:inst|Yspeed_PS[4]~DUPLICATE                                           ;                  ;                       ;
; Monster_Block_T:inst51|object_move:inst|Yspeed_PS[5]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst51|object_move:inst|Yspeed_PS[5]~DUPLICATE                                           ;                  ;                       ;
; Monster_Block_T:inst51|object_move:inst|changeDirection                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst51|object_move:inst|changeDirection~DUPLICATE                                        ;                  ;                       ;
; Monster_Block_T:inst51|object_move:inst|curr_direction[3]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst51|object_move:inst|curr_direction[3]~DUPLICATE                                      ;                  ;                       ;
; Monster_Block_T:inst51|object_move:inst|wanted_direction[0]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst51|object_move:inst|wanted_direction[0]~DUPLICATE                                    ;                  ;                       ;
; Monster_Block_T:inst51|object_move:inst|wanted_direction[1]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst51|object_move:inst|wanted_direction[1]~DUPLICATE                                    ;                  ;                       ;
; Monster_Block_T:inst51|object_move:inst|wanted_direction[2]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst51|object_move:inst|wanted_direction[2]~DUPLICATE                                    ;                  ;                       ;
; Monster_Block_T:inst51|object_move:inst|wanted_direction[3]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst51|object_move:inst|wanted_direction[3]~DUPLICATE                                    ;                  ;                       ;
; Monster_Block_T:inst51|one_sec_counter:inst4|oneSecCount[16]                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst51|one_sec_counter:inst4|oneSecCount[16]~DUPLICATE                                   ;                  ;                       ;
; Monster_Block_T:inst51|one_sec_counter:inst5|oneSecCount[6]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst51|one_sec_counter:inst5|oneSecCount[6]~DUPLICATE                                    ;                  ;                       ;
; Monster_Block_T:inst51|one_sec_counter:inst5|oneSecCount[11]                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst51|one_sec_counter:inst5|oneSecCount[11]~DUPLICATE                                   ;                  ;                       ;
; Monster_Block_T:inst51|one_sec_counter:inst5|oneSecCount[12]                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst51|one_sec_counter:inst5|oneSecCount[12]~DUPLICATE                                   ;                  ;                       ;
; Monster_Block_T:inst51|one_sec_counter:inst5|oneSecCount[15]                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst51|one_sec_counter:inst5|oneSecCount[15]~DUPLICATE                                   ;                  ;                       ;
; Monster_Block_T:inst51|one_sec_counter:inst5|oneSecCount[16]                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst51|one_sec_counter:inst5|oneSecCount[16]~DUPLICATE                                   ;                  ;                       ;
; Monster_Block_T:inst51|one_sec_counter:inst5|oneSecCount[23]                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst51|one_sec_counter:inst5|oneSecCount[23]~DUPLICATE                                   ;                  ;                       ;
; Monster_Block_T:inst51|square_object:inst6|drawingRequest                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monster_Block_T:inst51|square_object:inst6|drawingRequest~DUPLICATE                                      ;                  ;                       ;
; Pacman_Block_T:inst15|object_move:inst2|SM_PS.COLLISION_HANDLE_ST                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Pacman_Block_T:inst15|object_move:inst2|SM_PS.COLLISION_HANDLE_ST~DUPLICATE                              ;                  ;                       ;
; Pacman_Block_T:inst15|object_move:inst2|Xposition_PS[11]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Pacman_Block_T:inst15|object_move:inst2|Xposition_PS[11]~DUPLICATE                                       ;                  ;                       ;
; Pacman_Block_T:inst15|object_move:inst2|Xposition_PS[12]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Pacman_Block_T:inst15|object_move:inst2|Xposition_PS[12]~DUPLICATE                                       ;                  ;                       ;
; Pacman_Block_T:inst15|object_move:inst2|Xposition_PS[13]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Pacman_Block_T:inst15|object_move:inst2|Xposition_PS[13]~DUPLICATE                                       ;                  ;                       ;
; Pacman_Block_T:inst15|object_move:inst2|Xposition_PS[14]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Pacman_Block_T:inst15|object_move:inst2|Xposition_PS[14]~DUPLICATE                                       ;                  ;                       ;
; Pacman_Block_T:inst15|object_move:inst2|Xposition_PS[15]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Pacman_Block_T:inst15|object_move:inst2|Xposition_PS[15]~DUPLICATE                                       ;                  ;                       ;
; Pacman_Block_T:inst15|object_move:inst2|Xposition_PS[16]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Pacman_Block_T:inst15|object_move:inst2|Xposition_PS[16]~DUPLICATE                                       ;                  ;                       ;
; Pacman_Block_T:inst15|object_move:inst2|Xposition_PS[21]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Pacman_Block_T:inst15|object_move:inst2|Xposition_PS[21]~DUPLICATE                                       ;                  ;                       ;
; Pacman_Block_T:inst15|object_move:inst2|Xposition_PS[22]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Pacman_Block_T:inst15|object_move:inst2|Xposition_PS[22]~DUPLICATE                                       ;                  ;                       ;
; Pacman_Block_T:inst15|object_move:inst2|Xposition_PS[23]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Pacman_Block_T:inst15|object_move:inst2|Xposition_PS[23]~DUPLICATE                                       ;                  ;                       ;
; Pacman_Block_T:inst15|object_move:inst2|Xposition_PS[26]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Pacman_Block_T:inst15|object_move:inst2|Xposition_PS[26]~DUPLICATE                                       ;                  ;                       ;
; Pacman_Block_T:inst15|object_move:inst2|Xposition_PS[27]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Pacman_Block_T:inst15|object_move:inst2|Xposition_PS[27]~DUPLICATE                                       ;                  ;                       ;
; Pacman_Block_T:inst15|object_move:inst2|Xposition_PS[31]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Pacman_Block_T:inst15|object_move:inst2|Xposition_PS[31]~DUPLICATE                                       ;                  ;                       ;
; Pacman_Block_T:inst15|object_move:inst2|Yposition_PS[0]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Pacman_Block_T:inst15|object_move:inst2|Yposition_PS[0]~DUPLICATE                                        ;                  ;                       ;
; Pacman_Block_T:inst15|object_move:inst2|Yposition_PS[1]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Pacman_Block_T:inst15|object_move:inst2|Yposition_PS[1]~DUPLICATE                                        ;                  ;                       ;
; Pacman_Block_T:inst15|object_move:inst2|Yposition_PS[4]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Pacman_Block_T:inst15|object_move:inst2|Yposition_PS[4]~DUPLICATE                                        ;                  ;                       ;
; Pacman_Block_T:inst15|object_move:inst2|Yposition_PS[17]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Pacman_Block_T:inst15|object_move:inst2|Yposition_PS[17]~DUPLICATE                                       ;                  ;                       ;
; Pacman_Block_T:inst15|object_move:inst2|Yspeed_PS[6]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Pacman_Block_T:inst15|object_move:inst2|Yspeed_PS[6]~DUPLICATE                                           ;                  ;                       ;
; Pacman_Block_T:inst15|object_move:inst2|curr_direction[0]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Pacman_Block_T:inst15|object_move:inst2|curr_direction[0]~DUPLICATE                                      ;                  ;                       ;
; Pacman_Block_T:inst15|pacmanBitMap:inst5|RGBout[7]                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Pacman_Block_T:inst15|pacmanBitMap:inst5|RGBout[7]~DUPLICATE                                             ;                  ;                       ;
; Pacman_Block_T:inst15|pacmanBitMap:inst5|pacman_ps.s_close                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Pacman_Block_T:inst15|pacmanBitMap:inst5|pacman_ps.s_close~DUPLICATE                                     ;                  ;                       ;
; Pacman_Block_T:inst15|pacmanBitMap:inst5|pacman_ps.s_idle                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Pacman_Block_T:inst15|pacmanBitMap:inst5|pacman_ps.s_idle~DUPLICATE                                      ;                  ;                       ;
; SCORE_DISPLAY:inst56|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outHundreds[2]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SCORE_DISPLAY:inst56|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outHundreds[2]~DUPLICATE                  ;                  ;                       ;
; SCORE_DISPLAY:inst56|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outOnes[1]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SCORE_DISPLAY:inst56|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outOnes[1]~DUPLICATE                      ;                  ;                       ;
; SCORE_DISPLAY:inst56|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst2|square_object:inst11|offsetY[1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SCORE_DISPLAY:inst56|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst2|square_object:inst11|offsetY[1]~DUPLICATE ;                  ;                       ;
; SCORE_DISPLAY:inst56|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst2|square_object:inst11|offsetY[2] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SCORE_DISPLAY:inst56|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst2|square_object:inst11|offsetY[2]~DUPLICATE ;                  ;                       ;
; SCORE_DISPLAY:inst56|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst3|square_object:inst11|offsetY[0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SCORE_DISPLAY:inst56|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst3|square_object:inst11|offsetY[0]~DUPLICATE ;                  ;                       ;
; SCORE_DISPLAY:inst56|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst3|square_object:inst11|offsetY[2] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SCORE_DISPLAY:inst56|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst3|square_object:inst11|offsetY[2]~DUPLICATE ;                  ;                       ;
; SCORE_DISPLAY:inst56|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst3|square_object:inst11|offsetY[4] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SCORE_DISPLAY:inst56|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst3|square_object:inst11|offsetY[4]~DUPLICATE ;                  ;                       ;
; SCORE_DISPLAY:inst56|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst4|square_object:inst11|offsetY[4] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SCORE_DISPLAY:inst56|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst4|square_object:inst11|offsetY[4]~DUPLICATE ;                  ;                       ;
; SCORE_DISPLAY:inst56|NUMBERS_DISPLAY:inst|square_object:inst11|offsetY[2]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SCORE_DISPLAY:inst56|NUMBERS_DISPLAY:inst|square_object:inst11|offsetY[2]~DUPLICATE                      ;                  ;                       ;
; SCORE_DISPLAY:inst56|Score_TEXT_DISPLAY:inst4|square_object:inst11|offsetX[3]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SCORE_DISPLAY:inst56|Score_TEXT_DISPLAY:inst4|square_object:inst11|offsetX[3]~DUPLICATE                  ;                  ;                       ;
; SCORE_DISPLAY:inst56|Score_TEXT_DISPLAY:inst4|square_object:inst11|offsetX[4]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SCORE_DISPLAY:inst56|Score_TEXT_DISPLAY:inst4|square_object:inst11|offsetX[4]~DUPLICATE                  ;                  ;                       ;
; SCORE_DISPLAY:inst56|Score_TEXT_DISPLAY:inst4|square_object:inst11|offsetX[6]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SCORE_DISPLAY:inst56|Score_TEXT_DISPLAY:inst4|square_object:inst11|offsetX[6]~DUPLICATE                  ;                  ;                       ;
; SCORE_DISPLAY:inst56|square_object:inst11|offsetX[5]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SCORE_DISPLAY:inst56|square_object:inst11|offsetX[5]~DUPLICATE                                           ;                  ;                       ;
; SCORE_DISPLAY:inst56|square_object:inst11|offsetY[3]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SCORE_DISPLAY:inst56|square_object:inst11|offsetY[3]~DUPLICATE                                           ;                  ;                       ;
; SCORE_DISPLAY:inst56|square_object:inst11|offsetY[4]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SCORE_DISPLAY:inst56|square_object:inst11|offsetY[4]~DUPLICATE                                           ;                  ;                       ;
; SCORE_DISPLAY:inst56|square_object:inst11|offsetY[9]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SCORE_DISPLAY:inst56|square_object:inst11|offsetY[9]~DUPLICATE                                           ;                  ;                       ;
; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone[0][1][0]                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone[0][1][0]~DUPLICATE                            ;                  ;                       ;
; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone[0][6][0]                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone[0][6][0]~DUPLICATE                            ;                  ;                       ;
; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone[0][10][0]                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone[0][10][0]~DUPLICATE                           ;                  ;                       ;
; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone[3][13][0]                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone[3][13][0]~DUPLICATE                           ;                  ;                       ;
; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone[4][4][0]                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone[4][4][0]~DUPLICATE                            ;                  ;                       ;
; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone[6][7][0]                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone[6][7][0]~DUPLICATE                            ;                  ;                       ;
; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone[7][1][1]                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone[7][1][1]~DUPLICATE                            ;                  ;                       ;
; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone[7][3][1]                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone[7][3][1]~DUPLICATE                            ;                  ;                       ;
; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone[8][5][1]                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone[8][5][1]~DUPLICATE                            ;                  ;                       ;
; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone[8][11][1]                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone[8][11][1]~DUPLICATE                           ;                  ;                       ;
; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone[8][15][0]                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone[8][15][0]~DUPLICATE                           ;                  ;                       ;
; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone[9][15][0]                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone[9][15][0]~DUPLICATE                           ;                  ;                       ;
; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone[10][3][0]                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone[10][3][0]~DUPLICATE                           ;                  ;                       ;
; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone[11][15][0]                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone[11][15][0]~DUPLICATE                          ;                  ;                       ;
; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone[12][5][1]                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone[12][5][1]~DUPLICATE                           ;                  ;                       ;
; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone[12][7][1]                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone[12][7][1]~DUPLICATE                           ;                  ;                       ;
; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone[13][1][1]                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone[13][1][1]~DUPLICATE                           ;                  ;                       ;
; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone[13][6][1]                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone[13][6][1]~DUPLICATE                           ;                  ;                       ;
; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone[13][8][1]                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone[13][8][1]~DUPLICATE                           ;                  ;                       ;
; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone[13][13][1]                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone[13][13][1]~DUPLICATE                          ;                  ;                       ;
; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone[14][3][0]                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone[14][3][0]~DUPLICATE                           ;                  ;                       ;
; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone[14][6][0]                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone[14][6][0]~DUPLICATE                           ;                  ;                       ;
; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone[14][11][0]                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone[14][11][0]~DUPLICATE                          ;                  ;                       ;
; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone[14][14][0]                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone[14][14][0]~DUPLICATE                          ;                  ;                       ;
; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone[15][3][1]                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone[15][3][1]~DUPLICATE                           ;                  ;                       ;
; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone[15][15][0]                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone[15][15][0]~DUPLICATE                          ;                  ;                       ;
; TILES_DISPLAY:inst44|TilesManager:inst|column[2]                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TILES_DISPLAY:inst44|TilesManager:inst|column[2]~DUPLICATE                                               ;                  ;                       ;
; TILES_DISPLAY:inst44|TilesManager:inst|column[3]                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TILES_DISPLAY:inst44|TilesManager:inst|column[3]~DUPLICATE                                               ;                  ;                       ;
; TILES_DISPLAY:inst44|TilesManager:inst|row[0]                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TILES_DISPLAY:inst44|TilesManager:inst|row[0]~DUPLICATE                                                  ;                  ;                       ;
; TILES_DISPLAY:inst44|TilesManager:inst|row[1]                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TILES_DISPLAY:inst44|TilesManager:inst|row[1]~DUPLICATE                                                  ;                  ;                       ;
; TILES_DISPLAY:inst44|TilesManager:inst|row[2]                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TILES_DISPLAY:inst44|TilesManager:inst|row[2]~DUPLICATE                                                  ;                  ;                       ;
; TIME_DISPLAY:inst13|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outOnes[0]                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TIME_DISPLAY:inst13|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outOnes[0]~DUPLICATE                       ;                  ;                       ;
; TIME_DISPLAY:inst13|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outOnes[1]                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TIME_DISPLAY:inst13|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outOnes[1]~DUPLICATE                       ;                  ;                       ;
; TIME_DISPLAY:inst13|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outOnes[3]                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TIME_DISPLAY:inst13|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outOnes[3]~DUPLICATE                       ;                  ;                       ;
; TIME_DISPLAY:inst13|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outTens[0]                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TIME_DISPLAY:inst13|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outTens[0]~DUPLICATE                       ;                  ;                       ;
; TIME_DISPLAY:inst13|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outTens[3]                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TIME_DISPLAY:inst13|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outTens[3]~DUPLICATE                       ;                  ;                       ;
; TIME_DISPLAY:inst13|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst3|square_object:inst11|offsetX[2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TIME_DISPLAY:inst13|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst3|square_object:inst11|offsetX[2]~DUPLICATE  ;                  ;                       ;
; TIME_DISPLAY:inst13|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst3|square_object:inst11|offsetY[1]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TIME_DISPLAY:inst13|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst3|square_object:inst11|offsetY[1]~DUPLICATE  ;                  ;                       ;
; TIME_DISPLAY:inst13|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst3|square_object:inst11|offsetY[3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TIME_DISPLAY:inst13|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst3|square_object:inst11|offsetY[3]~DUPLICATE  ;                  ;                       ;
; TIME_DISPLAY:inst13|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst4|square_object:inst11|offsetX[3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TIME_DISPLAY:inst13|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst4|square_object:inst11|offsetX[3]~DUPLICATE  ;                  ;                       ;
; TIME_DISPLAY:inst13|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst4|square_object:inst11|offsetY[3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TIME_DISPLAY:inst13|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst4|square_object:inst11|offsetY[3]~DUPLICATE  ;                  ;                       ;
; TIME_DISPLAY:inst13|NUMBERS_DISPLAY:inst|square_object:inst11|offsetX[1]                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TIME_DISPLAY:inst13|NUMBERS_DISPLAY:inst|square_object:inst11|offsetX[1]~DUPLICATE                       ;                  ;                       ;
; TIME_DISPLAY:inst13|NUMBERS_DISPLAY:inst|square_object:inst11|offsetX[4]                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TIME_DISPLAY:inst13|NUMBERS_DISPLAY:inst|square_object:inst11|offsetX[4]~DUPLICATE                       ;                  ;                       ;
; TIME_DISPLAY:inst13|TIME_manager:inst2|counter[5]                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TIME_DISPLAY:inst13|TIME_manager:inst2|counter[5]~DUPLICATE                                              ;                  ;                       ;
; TIME_DISPLAY:inst13|square_object:inst11|offsetX[9]                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TIME_DISPLAY:inst13|square_object:inst11|offsetX[9]~DUPLICATE                                            ;                  ;                       ;
; TIME_DISPLAY:inst13|square_object:inst11|offsetY[0]                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TIME_DISPLAY:inst13|square_object:inst11|offsetY[0]~DUPLICATE                                            ;                  ;                       ;
; TIME_DISPLAY:inst13|square_object:inst11|offsetY[2]                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TIME_DISPLAY:inst13|square_object:inst11|offsetY[2]~DUPLICATE                                            ;                  ;                       ;
; TIME_DISPLAY:inst13|square_object:inst11|offsetY[3]                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TIME_DISPLAY:inst13|square_object:inst11|offsetY[3]~DUPLICATE                                            ;                  ;                       ;
; TIME_DISPLAY:inst13|square_object:inst11|offsetY[10]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TIME_DISPLAY:inst13|square_object:inst11|offsetY[10]~DUPLICATE                                           ;                  ;                       ;
; TOP_KBD:inst16|KBDINTF:inst|bitrec:inst4|dout[2]                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TOP_KBD:inst16|KBDINTF:inst|bitrec:inst4|dout[2]~DUPLICATE                                               ;                  ;                       ;
; TOP_KBD:inst16|KBDINTF:inst|bitrec:inst4|dout[4]                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TOP_KBD:inst16|KBDINTF:inst|bitrec:inst4|dout[4]~DUPLICATE                                               ;                  ;                       ;
; TOP_KBD:inst16|KBDINTF:inst|bitrec:inst4|shift_reg[2]                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TOP_KBD:inst16|KBDINTF:inst|bitrec:inst4|shift_reg[2]~DUPLICATE                                          ;                  ;                       ;
; TOP_KBD:inst16|KBDINTF:inst|bitrec:inst4|shift_reg[3]                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TOP_KBD:inst16|KBDINTF:inst|bitrec:inst4|shift_reg[3]~DUPLICATE                                          ;                  ;                       ;
; TOP_KBD:inst16|KBDINTF:inst|bitrec:inst4|shift_reg[4]                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TOP_KBD:inst16|KBDINTF:inst|bitrec:inst4|shift_reg[4]~DUPLICATE                                          ;                  ;                       ;
; TOP_KBD:inst16|KBDINTF:inst|bitrec:inst4|shift_reg[6]                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TOP_KBD:inst16|KBDINTF:inst|bitrec:inst4|shift_reg[6]~DUPLICATE                                          ;                  ;                       ;
; TOP_KBD:inst16|KBDINTF:inst|bitrec:inst4|shift_reg[7]                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TOP_KBD:inst16|KBDINTF:inst|bitrec:inst4|shift_reg[7]~DUPLICATE                                          ;                  ;                       ;
; TOP_KBD:inst16|KBDINTF:inst|byterec:inst3|keyCode[0]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TOP_KBD:inst16|KBDINTF:inst|byterec:inst3|keyCode[0]~DUPLICATE                                           ;                  ;                       ;
; TOP_KBD:inst16|KBDINTF:inst|byterec:inst3|keyCode[3]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TOP_KBD:inst16|KBDINTF:inst|byterec:inst3|keyCode[3]~DUPLICATE                                           ;                  ;                       ;
; TOP_KBD:inst16|KBDINTF:inst|byterec:inst3|present_state.idle_ST                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TOP_KBD:inst16|KBDINTF:inst|byterec:inst3|present_state.idle_ST~DUPLICATE                                ;                  ;                       ;
; TOP_KBD:inst16|KBDINTF:inst|byterec:inst3|present_state.wait_ext_ST                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TOP_KBD:inst16|KBDINTF:inst|byterec:inst3|present_state.wait_ext_ST~DUPLICATE                            ;                  ;                       ;
; TOP_KBD:inst16|keyPad_decoder:inst2|key[1]                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TOP_KBD:inst16|keyPad_decoder:inst2|key[1]~DUPLICATE                                                     ;                  ;                       ;
; VGA_Controller:inst|H_Cont[1]                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst|H_Cont[1]~DUPLICATE                                                                  ;                  ;                       ;
; VGA_Controller:inst|H_Cont[3]                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst|H_Cont[3]~DUPLICATE                                                                  ;                  ;                       ;
; VGA_Controller:inst|H_Cont[5]                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst|H_Cont[5]~DUPLICATE                                                                  ;                  ;                       ;
; VGA_Controller:inst|H_Cont[6]                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst|H_Cont[6]~DUPLICATE                                                                  ;                  ;                       ;
; VGA_Controller:inst|H_Cont[9]                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst|H_Cont[9]~DUPLICATE                                                                  ;                  ;                       ;
; VGA_Controller:inst|H_Cont[10]                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst|H_Cont[10]~DUPLICATE                                                                 ;                  ;                       ;
; borders_draw:inst2|bordersDrawReq                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; borders_draw:inst2|bordersDrawReq~DUPLICATE                                                              ;                  ;                       ;
; game_controller:inst19|GAME_PS.RESET_INFO_ST                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; game_controller:inst19|GAME_PS.RESET_INFO_ST~DUPLICATE                                                   ;                  ;                       ;
; game_controller:inst19|GAME_PS.WIN_ST                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; game_controller:inst19|GAME_PS.WIN_ST~DUPLICATE                                                          ;                  ;                       ;
; game_controller:inst19|gameLost                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; game_controller:inst19|gameLost~DUPLICATE                                                                ;                  ;                       ;
; game_controller:inst19|pressToStart                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; game_controller:inst19|pressToStart~DUPLICATE                                                            ;                  ;                       ;
; monster_mux:inst35|RGBOut[0]                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monster_mux:inst35|RGBOut[0]~DUPLICATE                                                                   ;                  ;                       ;
; monster_mux:inst35|RGBOut[1]                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monster_mux:inst35|RGBOut[1]~DUPLICATE                                                                   ;                  ;                       ;
; sound_manager:inst46|sound_time[10]                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sound_manager:inst46|sound_time[10]~DUPLICATE                                                            ;                  ;                       ;
; sound_manager:inst46|sound_time[11]                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sound_manager:inst46|sound_time[11]~DUPLICATE                                                            ;                  ;                       ;
; sound_manager:inst46|sound_time[12]                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sound_manager:inst46|sound_time[12]~DUPLICATE                                                            ;                  ;                       ;
; sound_manager:inst46|sound_time[17]                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sound_manager:inst46|sound_time[17]~DUPLICATE                                                            ;                  ;                       ;
; sound_manager:inst46|sound_time[25]                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sound_manager:inst46|sound_time[25]~DUPLICATE                                                            ;                  ;                       ;
; sound_manager:inst46|sound_type.010                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sound_manager:inst46|sound_type.010~DUPLICATE                                                            ;                  ;                       ;
+------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                     ;
+----------+----------------+--------------+-------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To  ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+-------------+---------------+----------------+
; Location ;                ;              ; ADC_CONVST  ; PIN_Y21       ; QSF Assignment ;
; Location ;                ;              ; ADC_DIN     ; PIN_W22       ; QSF Assignment ;
; Location ;                ;              ; ADC_DOUT    ; PIN_V23       ; QSF Assignment ;
; Location ;                ;              ; ADC_SCLK    ; PIN_W24       ; QSF Assignment ;
; Location ;                ;              ; HEX1[0]     ; PIN_AF16      ; QSF Assignment ;
; Location ;                ;              ; HEX1[1]     ; PIN_V16       ; QSF Assignment ;
; Location ;                ;              ; HEX1[2]     ; PIN_AE16      ; QSF Assignment ;
; Location ;                ;              ; HEX1[3]     ; PIN_AD17      ; QSF Assignment ;
; Location ;                ;              ; HEX1[4]     ; PIN_AE18      ; QSF Assignment ;
; Location ;                ;              ; HEX1[5]     ; PIN_AE17      ; QSF Assignment ;
; Location ;                ;              ; HEX1[6]     ; PIN_V17       ; QSF Assignment ;
; Location ;                ;              ; HEX2[0]     ; PIN_AA21      ; QSF Assignment ;
; Location ;                ;              ; HEX2[1]     ; PIN_AB17      ; QSF Assignment ;
; Location ;                ;              ; HEX2[2]     ; PIN_AA18      ; QSF Assignment ;
; Location ;                ;              ; HEX2[3]     ; PIN_Y17       ; QSF Assignment ;
; Location ;                ;              ; HEX2[4]     ; PIN_Y18       ; QSF Assignment ;
; Location ;                ;              ; HEX2[5]     ; PIN_AF18      ; QSF Assignment ;
; Location ;                ;              ; HEX2[6]     ; PIN_W16       ; QSF Assignment ;
; Location ;                ;              ; HEX3[0]     ; PIN_Y19       ; QSF Assignment ;
; Location ;                ;              ; HEX3[1]     ; PIN_W19       ; QSF Assignment ;
; Location ;                ;              ; HEX3[2]     ; PIN_AD19      ; QSF Assignment ;
; Location ;                ;              ; HEX3[3]     ; PIN_AA20      ; QSF Assignment ;
; Location ;                ;              ; HEX3[4]     ; PIN_AC20      ; QSF Assignment ;
; Location ;                ;              ; HEX3[5]     ; PIN_AA19      ; QSF Assignment ;
; Location ;                ;              ; HEX3[6]     ; PIN_AD20      ; QSF Assignment ;
; Location ;                ;              ; HEX4[0]     ; PIN_AD21      ; QSF Assignment ;
; Location ;                ;              ; HEX4[1]     ; PIN_AG22      ; QSF Assignment ;
; Location ;                ;              ; HEX4[2]     ; PIN_AE22      ; QSF Assignment ;
; Location ;                ;              ; HEX4[3]     ; PIN_AE23      ; QSF Assignment ;
; Location ;                ;              ; HEX4[4]     ; PIN_AG23      ; QSF Assignment ;
; Location ;                ;              ; HEX4[5]     ; PIN_AF23      ; QSF Assignment ;
; Location ;                ;              ; HEX4[6]     ; PIN_AH22      ; QSF Assignment ;
; Location ;                ;              ; HEX5[0]     ; PIN_AF21      ; QSF Assignment ;
; Location ;                ;              ; HEX5[1]     ; PIN_AG21      ; QSF Assignment ;
; Location ;                ;              ; HEX5[2]     ; PIN_AF20      ; QSF Assignment ;
; Location ;                ;              ; HEX5[3]     ; PIN_AG20      ; QSF Assignment ;
; Location ;                ;              ; HEX5[4]     ; PIN_AE19      ; QSF Assignment ;
; Location ;                ;              ; HEX5[5]     ; PIN_AF19      ; QSF Assignment ;
; Location ;                ;              ; HEX5[6]     ; PIN_AB21      ; QSF Assignment ;
; Location ;                ;              ; KEY[1]      ; PIN_AK4       ; QSF Assignment ;
; Location ;                ;              ; KEY[2]      ; PIN_AA14      ; QSF Assignment ;
; Location ;                ;              ; KEY[3]      ; PIN_AA15      ; QSF Assignment ;
; Location ;                ;              ; LEDR[3]     ; PIN_AD24      ; QSF Assignment ;
; Location ;                ;              ; LEDR[4]     ; PIN_AG25      ; QSF Assignment ;
; Location ;                ;              ; SW[0]       ; PIN_AB30      ; QSF Assignment ;
; Location ;                ;              ; SW[1]       ; PIN_Y27       ; QSF Assignment ;
; Location ;                ;              ; SW[2]       ; PIN_AB28      ; QSF Assignment ;
; Location ;                ;              ; SW[3]       ; PIN_AC30      ; QSF Assignment ;
; Location ;                ;              ; SW[4]       ; PIN_W25       ; QSF Assignment ;
; Location ;                ;              ; SW[5]       ; PIN_V25       ; QSF Assignment ;
; Location ;                ;              ; SW[6]       ; PIN_AC28      ; QSF Assignment ;
; Location ;                ;              ; SW[7]       ; PIN_AD30      ; QSF Assignment ;
; Location ;                ;              ; SW[8]       ; PIN_AC29      ; QSF Assignment ;
; Location ;                ;              ; SW[9]       ; PIN_AA30      ; QSF Assignment ;
; Location ;                ;              ; ball_toggle ; PIN_AA24      ; QSF Assignment ;
; Location ;                ;              ; ir_write    ; PIN_AB23      ; QSF Assignment ;
; Location ;                ;              ; numKey[0]   ; PIN_AF25      ; QSF Assignment ;
; Location ;                ;              ; numKey[1]   ; PIN_AE24      ; QSF Assignment ;
; Location ;                ;              ; numKey[2]   ; PIN_AF24      ; QSF Assignment ;
; Location ;                ;              ; numKey[3]   ; PIN_AB22      ; QSF Assignment ;
; Location ;                ;              ; sound_on    ; PIN_AC23      ; QSF Assignment ;
+----------+----------------+--------------+-------------+---------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 11076 ) ; 0.00 % ( 0 / 11076 )       ; 0.00 % ( 0 / 11076 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 11076 ) ; 0.00 % ( 0 / 11076 )       ; 0.00 % ( 0 / 11076 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 11064 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 12 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Technion/Lab1A/pacman_final_12_09_23_restored/output_files/Lab1Demo.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 5,609 / 41,910        ; 13 %  ;
; ALMs needed [=A-B+C]                                        ; 5,609                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 5,714 / 41,910        ; 14 %  ;
;         [a] ALMs used for LUT logic and registers           ; 1,211                 ;       ;
;         [b] ALMs used for LUT logic                         ; 4,364                 ;       ;
;         [c] ALMs used for registers                         ; 139                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 118 / 41,910          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 13 / 41,910           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 13                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 668 / 4,191           ; 16 %  ;
;     -- Logic LABs                                           ; 668                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 8,261                 ;       ;
;     -- 7 input functions                                    ; 315                   ;       ;
;     -- 6 input functions                                    ; 3,193                 ;       ;
;     -- 5 input functions                                    ; 915                   ;       ;
;     -- 4 input functions                                    ; 1,036                 ;       ;
;     -- <=3 input functions                                  ; 2,802                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 31                    ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 3,050                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 2,699 / 83,820        ; 3 %   ;
;         -- Secondary logic registers                        ; 351 / 83,820          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 2,699                 ;       ;
;         -- Routing optimization registers                   ; 351                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 52 / 499              ; 10 %  ;
;     -- Clock pins                                           ; 1 / 11                ; 9 %   ;
;     -- Dedicated input pins                                 ; 0 / 39                ; 0 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 0 / 553               ; 0 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 0 / 5,662,720         ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 5,662,720         ; 0 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 112               ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 6                 ; 17 %  ;
; Global signals                                              ; 1                     ;       ;
;     -- Global clocks                                        ; 1 / 16                ; 6 %   ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 2                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 9                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 9                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 9                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 2.5% / 2.7% / 1.9%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 20.8% / 23.9% / 11.8% ;       ;
; Maximum fan-out                                             ; 3052                  ;       ;
; Highest non-global fan-out                                  ; 2138                  ;       ;
; Total fan-out                                               ; 47733                 ;       ;
; Average fan-out                                             ; 4.17                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 5609 / 41910 ( 13 % ) ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 5609                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 5714 / 41910 ( 14 % ) ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 1211                  ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 4364                  ; 0                              ;
;         [c] ALMs used for registers                         ; 139                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 118 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 13 / 41910 ( < 1 % )  ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 13                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 668 / 4191 ( 16 % )   ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 668                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 8261                  ; 0                              ;
;     -- 7 input functions                                    ; 315                   ; 0                              ;
;     -- 6 input functions                                    ; 3193                  ; 0                              ;
;     -- 5 input functions                                    ; 915                   ; 0                              ;
;     -- 4 input functions                                    ; 1036                  ; 0                              ;
;     -- <=3 input functions                                  ; 2802                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 31                    ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 2699 / 83820 ( 3 % )  ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 351 / 83820 ( < 1 % ) ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 2699                  ; 0                              ;
;         -- Routing optimization registers                   ; 351                   ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 49                    ; 3                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 0                     ; 0                              ;
; Total block memory implementation bits                      ; 0                     ; 0                              ;
; Clock enable block                                          ; 0 / 116 ( 0 % )       ; 1 / 116 ( < 1 % )              ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 1 / 54 ( 1 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 5197                  ; 0                              ;
;     -- Registered Input Connections                         ; 5174                  ; 0                              ;
;     -- Output Connections                                   ; 8                     ; 5189                           ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 47719                 ; 5226                           ;
;     -- Registered Connections                               ; 25572                 ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 16                    ; 5189                           ;
;     -- hard_block:auto_generated_inst                       ; 5189                  ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 5                     ; 2                              ;
;     -- Output Ports                                         ; 39                    ; 4                              ;
;     -- Bidir Ports                                          ; 8                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; AUD_ADCDAT ; AJ29  ; 5A       ; 89           ; 6            ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK_50   ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; PS2_CLK    ; AB25  ; 5A       ; 89           ; 11           ; 60           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; PS2_DAT    ; AA25  ; 5A       ; 89           ; 9            ; 37           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; resetN_pin ; AJ4   ; 3B       ; 22           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; HEX0[0]     ; W17   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1]     ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2]     ; AG17  ; 4A       ; 50           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3]     ; AG16  ; 4A       ; 50           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4]     ; AH17  ; 4A       ; 56           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5]     ; AG18  ; 4A       ; 58           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6]     ; AH18  ; 4A       ; 56           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OVGA[0]     ; AK29  ; 4A       ; 82           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OVGA[10]    ; AH25  ; 4A       ; 78           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OVGA[11]    ; AK24  ; 4A       ; 72           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OVGA[12]    ; AJ24  ; 4A       ; 74           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OVGA[13]    ; AH24  ; 4A       ; 64           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OVGA[14]    ; AK23  ; 4A       ; 72           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OVGA[15]    ; AH23  ; 4A       ; 70           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OVGA[16]    ; AJ21  ; 4A       ; 62           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OVGA[17]    ; AJ20  ; 4A       ; 62           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OVGA[18]    ; AH20  ; 4A       ; 54           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OVGA[19]    ; AJ19  ; 4A       ; 60           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OVGA[1]     ; AK28  ; 4A       ; 82           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OVGA[20]    ; AH19  ; 4A       ; 58           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OVGA[21]    ; AJ17  ; 4A       ; 58           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OVGA[22]    ; AJ16  ; 4A       ; 54           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OVGA[23]    ; AK16  ; 4A       ; 54           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OVGA[24]    ; AK19  ; 4A       ; 60           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OVGA[25]    ; AK18  ; 4A       ; 58           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OVGA[26]    ; AJ22  ; 4A       ; 70           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OVGA[27]    ; AK22  ; 4A       ; 68           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OVGA[28]    ; AK21  ; 4A       ; 68           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OVGA[2]     ; AK27  ; 4A       ; 80           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OVGA[3]     ; AJ27  ; 4A       ; 80           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OVGA[4]     ; AH27  ; 4A       ; 84           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OVGA[5]     ; AF26  ; 4A       ; 86           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OVGA[6]     ; AG26  ; 4A       ; 84           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OVGA[7]     ; AJ26  ; 4A       ; 76           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OVGA[8]     ; AK26  ; 4A       ; 76           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OVGA[9]     ; AJ25  ; 4A       ; 74           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; greenLight  ; AE11  ; 3A       ; 4            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; redLight    ; AF9   ; 3A       ; 8            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; yellowLight ; AE7   ; 3A       ; 6            ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-----------------------------------------------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                                       ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-----------------------------------------------------------+
; AUDOUT[0] ; AC22  ; 4A       ; 86           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; AUDOUT[1] ; AH29  ; 5A       ; 89           ; 6            ; 54           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; AUDOUT[2] ; AF30  ; 5A       ; 89           ; 15           ; 54           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; AUDOUT[3] ; AF29  ; 5A       ; 89           ; 15           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; AUDOUT[4] ; AG30  ; 5A       ; 89           ; 16           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; AUDOUT[5] ; AH30  ; 5A       ; 89           ; 16           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; AUDOUT[6] ; Y24   ; 5A       ; 89           ; 13           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; AUDOUT[7] ; Y23   ; 5A       ; 89           ; 13           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; AUDIO:inst18|audio_codec_controller:inst|i2c:i2c_inst|SDO ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-----------------------------------------------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; 3A       ; 3 / 32 ( 9 % )   ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 2 / 48 ( 4 % )   ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 37 / 80 ( 46 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 10 / 32 ( 31 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 80 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 31         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 30         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 120        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ; 224        ; 5A             ; PS2_DAT                         ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA26     ; 252        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 32         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 33         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 88         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB23     ; 227        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; PS2_CLK                         ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 226        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 254        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB28     ; 249        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ; 35         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ; 34         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; AUDOUT[0]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 245        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC29     ; 247        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC30     ; 259        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ; 36         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 37         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 80         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 240        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD30     ; 257        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ; 39         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ; 38         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; yellowLight                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; greenLight                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ; 95         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 229        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 231        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE29     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; redLight                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 57         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 87         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B             ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A             ; OVGA[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF29     ; 237        ; 5A             ; AUDOUT[3]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF30     ; 239        ; 5A             ; AUDOUT[2]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A             ; HEX0[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG17     ; 132        ; 4A             ; HEX0[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG18     ; 150        ; 4A             ; HEX0[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A             ; OVGA[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG27     ; 212        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG28     ; 233        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; AUDOUT[4]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; HEX0[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH18     ; 145        ; 4A             ; HEX0[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH19     ; 148        ; 4A             ; OVGA[20]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH20     ; 141        ; 4A             ; OVGA[18]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A             ; OVGA[15]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH24     ; 161        ; 4A             ; OVGA[13]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH25     ; 188        ; 4A             ; OVGA[10]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; OVGA[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH28     ; 214        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH29     ; 218        ; 5A             ; AUDOUT[1]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH30     ; 241        ; 5A             ; AUDOUT[5]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; resetN_pin                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ5      ; 99         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; OVGA[22]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ17     ; 151        ; 4A             ; OVGA[21]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; OVGA[19]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ20     ; 158        ; 4A             ; OVGA[17]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ21     ; 156        ; 4A             ; OVGA[16]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ22     ; 172        ; 4A             ; OVGA[26]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; OVGA[12]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ25     ; 180        ; 4A             ; OVGA[9]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ26     ; 187        ; 4A             ; OVGA[7]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ27     ; 195        ; 4A             ; OVGA[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; AUD_ADCDAT                      ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; OVGA[23]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; OVGA[25]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK19     ; 153        ; 4A             ; OVGA[24]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; OVGA[28]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK22     ; 169        ; 4A             ; OVGA[27]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK23     ; 179        ; 4A             ; OVGA[14]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK24     ; 177        ; 4A             ; OVGA[11]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; OVGA[8]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK27     ; 193        ; 4A             ; OVGA[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK28     ; 198        ; 4A             ; OVGA[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK29     ; 196        ; 4A             ; OVGA[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ; 0          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ; 1          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ; 3          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 2          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ; 4          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ; 5          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ; 7          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 6          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ; 8          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ; 9          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 11         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 10         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ; 16         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ; 17         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ; 13         ; B2L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P9       ; 12         ; B2L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ; 19         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 18         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ; 20         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ; 21         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ; 14         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T9       ; 15         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 23         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 22         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 24         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ; 25         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ; 154        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V18      ; 194        ; 4A             ; HEX0[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ; 27         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 26         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ; 41         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W8       ; 40         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 136        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ; 152        ; 4A             ; HEX0[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 221        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W22      ; 223        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ; 244        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 28         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 29         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; AUDOUT[7]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y24      ; 234        ; 5A             ; AUDOUT[6]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------+
; I/O Assignment Warnings                            ;
+-------------+--------------------------------------+
; Pin Name    ; Reason                               ;
+-------------+--------------------------------------+
; OVGA[28]    ; Missing drive strength and slew rate ;
; OVGA[27]    ; Missing drive strength and slew rate ;
; OVGA[25]    ; Missing drive strength and slew rate ;
; OVGA[24]    ; Missing drive strength and slew rate ;
; OVGA[23]    ; Missing drive strength and slew rate ;
; OVGA[22]    ; Missing drive strength and slew rate ;
; OVGA[21]    ; Missing drive strength and slew rate ;
; OVGA[20]    ; Missing drive strength and slew rate ;
; OVGA[19]    ; Missing drive strength and slew rate ;
; OVGA[18]    ; Missing drive strength and slew rate ;
; OVGA[17]    ; Missing drive strength and slew rate ;
; OVGA[16]    ; Missing drive strength and slew rate ;
; OVGA[15]    ; Missing drive strength and slew rate ;
; OVGA[14]    ; Missing drive strength and slew rate ;
; OVGA[13]    ; Missing drive strength and slew rate ;
; OVGA[12]    ; Missing drive strength and slew rate ;
; OVGA[11]    ; Missing drive strength and slew rate ;
; OVGA[10]    ; Missing drive strength and slew rate ;
; OVGA[9]     ; Missing drive strength and slew rate ;
; OVGA[8]     ; Missing drive strength and slew rate ;
; OVGA[7]     ; Missing drive strength and slew rate ;
; OVGA[6]     ; Missing drive strength and slew rate ;
; OVGA[5]     ; Missing drive strength and slew rate ;
; OVGA[4]     ; Missing drive strength and slew rate ;
; OVGA[3]     ; Missing drive strength and slew rate ;
; OVGA[2]     ; Missing drive strength and slew rate ;
; OVGA[1]     ; Missing drive strength and slew rate ;
; OVGA[0]     ; Missing drive strength and slew rate ;
; HEX0[6]     ; Missing drive strength and slew rate ;
; HEX0[5]     ; Missing drive strength and slew rate ;
; HEX0[4]     ; Missing drive strength and slew rate ;
; HEX0[3]     ; Missing drive strength and slew rate ;
; HEX0[2]     ; Missing drive strength and slew rate ;
; HEX0[1]     ; Missing drive strength and slew rate ;
; HEX0[0]     ; Missing drive strength and slew rate ;
; OVGA[26]    ; Missing drive strength and slew rate ;
; redLight    ; Missing drive strength and slew rate ;
; yellowLight ; Missing drive strength and slew rate ;
; greenLight  ; Missing drive strength and slew rate ;
; AUDOUT[5]   ; Missing drive strength and slew rate ;
; AUDOUT[7]   ; Missing drive strength and slew rate ;
; AUDOUT[6]   ; Missing drive strength and slew rate ;
; AUDOUT[3]   ; Missing drive strength and slew rate ;
; AUDOUT[2]   ; Missing drive strength and slew rate ;
; AUDOUT[1]   ; Missing drive strength and slew rate ;
; AUDOUT[0]   ; Missing drive strength and slew rate ;
; AUDOUT[4]   ; Missing drive strength and slew rate ;
+-------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                             ;
+------------------------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                                  ;                            ;
+------------------------------------------------------------------------------------------------------------------+----------------------------+
; CLK_31P5:inst7|CLK_31P5_0002:clk_31p5_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                                                  ; Integer PLL                ;
;     -- PLL Location                                                                                              ; FRACTIONALPLL_X0_Y15_N0    ;
;     -- PLL Feedback clock type                                                                                   ; none                       ;
;     -- PLL Bandwidth                                                                                             ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                   ; 800000 to 400000 Hz        ;
;     -- Reference Clock Frequency                                                                                 ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                         ; 630.0 MHz                  ;
;     -- PLL Operation Mode                                                                                        ; Direct                     ;
;     -- PLL Freq Min Lock                                                                                         ; 47.619048 MHz              ;
;     -- PLL Freq Max Lock                                                                                         ; 126.984126 MHz             ;
;     -- PLL Enable                                                                                                ; On                         ;
;     -- PLL Fractional Division                                                                                   ; N/A                        ;
;     -- M Counter                                                                                                 ; 63                         ;
;     -- N Counter                                                                                                 ; 5                          ;
;     -- PLL Refclk Select                                                                                         ;                            ;
;             -- PLL Refclk Select Location                                                                        ; PLLREFCLKSELECT_X0_Y21_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                   ; N/A                        ;
;             -- CORECLKIN source                                                                                  ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                 ; N/A                        ;
;             -- RXIQCLKIN source                                                                                  ; N/A                        ;
;             -- CLKIN(0) source                                                                                   ; CLOCK_50~input             ;
;             -- CLKIN(1) source                                                                                   ; N/A                        ;
;             -- CLKIN(2) source                                                                                   ; N/A                        ;
;             -- CLKIN(3) source                                                                                   ; N/A                        ;
;     -- PLL Output Counter                                                                                        ;                            ;
;         -- CLK_31P5:inst7|CLK_31P5_0002:clk_31p5_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                            ; 31.5 MHz                   ;
;             -- Output Clock Location                                                                             ; PLLOUTPUTCOUNTER_X0_Y20_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                            ; Off                        ;
;             -- Duty Cycle                                                                                        ; 50.0000                    ;
;             -- Phase Shift                                                                                       ; 0.000000 degrees           ;
;             -- C Counter                                                                                         ; 20                         ;
;             -- C Counter PH Mux PRST                                                                             ; 0                          ;
;             -- C Counter PRST                                                                                    ; 1                          ;
;                                                                                                                  ;                            ;
+------------------------------------------------------------------------------------------------------------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------+------------------------+--------------+
; Compilation Hierarchy Node                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                    ; Entity Name            ; Library Name ;
+---------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------+------------------------+--------------+
; |TOP_VGA_PROJECT                                        ; 5609.0 (0.5)         ; 5713.0 (0.5)                     ; 116.5 (0.0)                                       ; 12.5 (0.0)                       ; 0.0 (0.0)            ; 8261 (1)            ; 3050 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 52   ; 0            ; |TOP_VGA_PROJECT                                                                                       ; TOP_VGA_PROJECT        ; work         ;
;    |AUDIO:inst18|                                       ; 131.3 (0.0)          ; 134.2 (0.0)                      ; 2.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 206 (0)             ; 156 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|AUDIO:inst18                                                                          ; AUDIO                  ; work         ;
;       |ToneDecoder:inst4|                               ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|AUDIO:inst18|ToneDecoder:inst4                                                        ; ToneDecoder            ; work         ;
;       |addr_counter:inst9|                              ; 4.7 (4.7)            ; 4.7 (4.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|AUDIO:inst18|addr_counter:inst9                                                       ; addr_counter           ; work         ;
;       |audio_codec_controller:inst|                     ; 66.2 (0.0)           ; 68.2 (0.0)                       ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 109 (0)             ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|AUDIO:inst18|audio_codec_controller:inst                                              ; audio_codec_controller ; work         ;
;          |CLOCK_500:CLOCK_500_inst|                     ; 14.7 (14.7)          ; 14.8 (14.8)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|AUDIO:inst18|audio_codec_controller:inst|CLOCK_500:CLOCK_500_inst                     ; CLOCK_500              ; work         ;
;          |DualSerial2parallel:DualSerial2parallel_inst| ; 31.7 (31.7)          ; 32.2 (32.2)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (46)             ; 51 (51)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|AUDIO:inst18|audio_codec_controller:inst|DualSerial2parallel:DualSerial2parallel_inst ; DualSerial2parallel    ; work         ;
;          |i2c:i2c_inst|                                 ; 19.8 (19.8)          ; 21.2 (21.2)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|AUDIO:inst18|audio_codec_controller:inst|i2c:i2c_inst                                 ; i2c                    ; work         ;
;       |prescaler:inst3|                                 ; 25.8 (25.8)          ; 26.8 (26.8)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (44)             ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|AUDIO:inst18|prescaler:inst3                                                          ; prescaler              ; work         ;
;       |sintable:inst1|                                  ; 31.0 (31.0)          ; 31.0 (31.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|AUDIO:inst18|sintable:inst1                                                           ; sintable               ; work         ;
;    |CLK_31P5:inst7|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|CLK_31P5:inst7                                                                        ; CLK_31P5               ; CLK_31P5     ;
;       |CLK_31P5_0002:clk_31p5_inst|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|CLK_31P5:inst7|CLK_31P5_0002:clk_31p5_inst                                            ; CLK_31P5_0002          ; CLK_31P5     ;
;          |altera_pll:altera_pll_i|                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|CLK_31P5:inst7|CLK_31P5_0002:clk_31p5_inst|altera_pll:altera_pll_i                    ; altera_pll             ; work         ;
;    |COINS_DISPLAY:inst43|                               ; 266.8 (0.0)          ; 267.5 (0.0)                      ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 428 (0)             ; 294 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|COINS_DISPLAY:inst43                                                                  ; COINS_DISPLAY          ; work         ;
;       |CoinsMatrixBitMap:inst|                          ; 259.6 (259.6)        ; 259.6 (259.6)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 425 (425)           ; 272 (272)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|COINS_DISPLAY:inst43|CoinsMatrixBitMap:inst                                           ; CoinsMatrixBitMap      ; work         ;
;       |square_object:inst11|                            ; 7.0 (7.0)            ; 7.9 (7.9)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|COINS_DISPLAY:inst43|square_object:inst11                                             ; square_object          ; work         ;
;    |HP_DISPLAY:inst55|                                  ; 458.8 (0.0)          ; 468.7 (0.0)                      ; 9.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 611 (0)             ; 146 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|HP_DISPLAY:inst55                                                                     ; HP_DISPLAY             ; work         ;
;       |HP_TEXT_DISPLAY:inst5|                           ; 11.8 (0.0)           ; 11.9 (0.0)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|HP_DISPLAY:inst55|HP_TEXT_DISPLAY:inst5                                               ; HP_TEXT_DISPLAY        ; work         ;
;          |HPBitMap:inst|                                ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|HP_DISPLAY:inst55|HP_TEXT_DISPLAY:inst5|HPBitMap:inst                                 ; HPBitMap               ; work         ;
;          |square_object:inst11|                         ; 5.8 (5.8)            ; 6.4 (6.4)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|HP_DISPLAY:inst55|HP_TEXT_DISPLAY:inst5|square_object:inst11                          ; square_object          ; work         ;
;       |HP_manager:inst1|                                ; 11.5 (11.5)          ; 11.5 (11.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|HP_DISPLAY:inst55|HP_manager:inst1                                                    ; HP_manager             ; work         ;
;       |NUMBERS_DISPLAY:inst|                            ; 428.7 (0.0)          ; 433.9 (0.0)                      ; 5.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 567 (0)             ; 85 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst                                                ; NUMBERS_DISPLAY        ; work         ;
;          |NUMBERS_manager:inst|                         ; 18.2 (18.2)          ; 18.7 (18.7)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst                           ; NUMBERS_manager        ; work         ;
;          |NUMBER_DISPLAY:inst2|                         ; 130.3 (0.0)          ; 133.3 (0.0)                      ; 3.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 167 (0)             ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst2                           ; NUMBER_DISPLAY         ; work         ;
;             |NumbersBitMap:inst15|                      ; 126.2 (126.2)        ; 128.3 (128.3)                    ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 163 (163)           ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst2|NumbersBitMap:inst15      ; NumbersBitMap          ; work         ;
;             |square_object:inst11|                      ; 4.2 (4.2)            ; 5.0 (5.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst2|square_object:inst11      ; square_object          ; work         ;
;          |NUMBER_DISPLAY:inst3|                         ; 132.1 (0.0)          ; 132.8 (0.0)                      ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 166 (0)             ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst3                           ; NUMBER_DISPLAY         ; work         ;
;             |NumbersBitMap:inst15|                      ; 128.2 (128.2)        ; 128.5 (128.5)                    ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 163 (163)           ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst3|NumbersBitMap:inst15      ; NumbersBitMap          ; work         ;
;             |square_object:inst11|                      ; 3.9 (3.9)            ; 4.3 (4.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst3|square_object:inst11      ; square_object          ; work         ;
;          |NUMBER_DISPLAY:inst4|                         ; 134.6 (0.0)          ; 134.6 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 174 (0)             ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst4                           ; NUMBER_DISPLAY         ; work         ;
;             |NumbersBitMap:inst15|                      ; 128.3 (128.3)        ; 128.3 (128.3)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 165 (165)           ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst4|NumbersBitMap:inst15      ; NumbersBitMap          ; work         ;
;             |square_object:inst11|                      ; 6.2 (6.2)            ; 6.3 (6.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst4|square_object:inst11      ; square_object          ; work         ;
;          |Numbers_mux:inst5|                            ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|Numbers_mux:inst5                              ; Numbers_mux            ; work         ;
;          |square_object:inst11|                         ; 12.4 (12.4)          ; 13.8 (13.8)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|square_object:inst11                           ; square_object          ; work         ;
;       |square_object:inst11|                            ; 6.7 (6.7)            ; 11.4 (11.4)                      ; 4.6 (4.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|HP_DISPLAY:inst55|square_object:inst11                                                ; square_object          ; work         ;
;    |LEVEL_DISPLAY:inst8|                                ; 446.8 (0.3)          ; 455.1 (0.3)                      ; 8.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 585 (1)             ; 125 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|LEVEL_DISPLAY:inst8                                                                   ; LEVEL_DISPLAY          ; work         ;
;       |LEVEL_TEXT_DISPLAY:inst12|                       ; 15.3 (0.0)           ; 15.8 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|LEVEL_DISPLAY:inst8|LEVEL_TEXT_DISPLAY:inst12                                         ; LEVEL_TEXT_DISPLAY     ; work         ;
;          |levelBitMap:inst1|                            ; 9.8 (9.8)            ; 9.8 (9.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|LEVEL_DISPLAY:inst8|LEVEL_TEXT_DISPLAY:inst12|levelBitMap:inst1                       ; levelBitMap            ; work         ;
;          |square_object:inst11|                         ; 5.0 (5.0)            ; 5.9 (5.9)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|LEVEL_DISPLAY:inst8|LEVEL_TEXT_DISPLAY:inst12|square_object:inst11                    ; square_object          ; work         ;
;       |Level_manager:inst1|                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|LEVEL_DISPLAY:inst8|Level_manager:inst1                                               ; Level_manager          ; work         ;
;       |NUMBERS_DISPLAY:inst|                            ; 418.3 (0.0)          ; 427.4 (0.0)                      ; 9.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 552 (0)             ; 85 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|LEVEL_DISPLAY:inst8|NUMBERS_DISPLAY:inst                                              ; NUMBERS_DISPLAY        ; work         ;
;          |NUMBERS_manager:inst|                         ; 10.0 (10.0)          ; 10.6 (10.6)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|LEVEL_DISPLAY:inst8|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst                         ; NUMBERS_manager        ; work         ;
;          |NUMBER_DISPLAY:inst2|                         ; 130.3 (0.0)          ; 133.8 (0.0)                      ; 3.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 167 (0)             ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|LEVEL_DISPLAY:inst8|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst2                         ; NUMBER_DISPLAY         ; work         ;
;             |NumbersBitMap:inst15|                      ; 126.2 (126.2)        ; 128.8 (128.8)                    ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 163 (163)           ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|LEVEL_DISPLAY:inst8|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst2|NumbersBitMap:inst15    ; NumbersBitMap          ; work         ;
;             |square_object:inst11|                      ; 4.2 (4.2)            ; 5.0 (5.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|LEVEL_DISPLAY:inst8|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst2|square_object:inst11    ; square_object          ; work         ;
;          |NUMBER_DISPLAY:inst3|                         ; 129.1 (0.0)          ; 131.2 (0.0)                      ; 2.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 166 (0)             ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|LEVEL_DISPLAY:inst8|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst3                         ; NUMBER_DISPLAY         ; work         ;
;             |NumbersBitMap:inst15|                      ; 125.2 (125.2)        ; 126.4 (126.4)                    ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 163 (163)           ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|LEVEL_DISPLAY:inst8|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst3|NumbersBitMap:inst15    ; NumbersBitMap          ; work         ;
;             |square_object:inst11|                      ; 3.9 (3.9)            ; 4.8 (4.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|LEVEL_DISPLAY:inst8|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst3|square_object:inst11    ; square_object          ; work         ;
;          |NUMBER_DISPLAY:inst4|                         ; 135.1 (0.0)          ; 137.1 (0.0)                      ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 174 (0)             ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|LEVEL_DISPLAY:inst8|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst4                         ; NUMBER_DISPLAY         ; work         ;
;             |NumbersBitMap:inst15|                      ; 128.8 (128.8)        ; 129.7 (129.7)                    ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 165 (165)           ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|LEVEL_DISPLAY:inst8|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst4|NumbersBitMap:inst15    ; NumbersBitMap          ; work         ;
;             |square_object:inst11|                      ; 6.3 (6.3)            ; 7.4 (7.4)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|LEVEL_DISPLAY:inst8|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst4|square_object:inst11    ; square_object          ; work         ;
;          |Numbers_mux:inst5|                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|LEVEL_DISPLAY:inst8|NUMBERS_DISPLAY:inst|Numbers_mux:inst5                            ; Numbers_mux            ; work         ;
;          |square_object:inst11|                         ; 12.7 (12.7)          ; 13.8 (13.8)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|LEVEL_DISPLAY:inst8|NUMBERS_DISPLAY:inst|square_object:inst11                         ; square_object          ; work         ;
;       |square_object:inst11|                            ; 11.4 (11.4)          ; 11.4 (11.4)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|LEVEL_DISPLAY:inst8|square_object:inst11                                              ; square_object          ; work         ;
;    |MESSAGE_DISPLAY:inst59|                             ; 74.9 (0.0)           ; 74.9 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 87 (0)              ; 50 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|MESSAGE_DISPLAY:inst59                                                                ; MESSAGE_DISPLAY        ; work         ;
;       |LoseBitMap:inst7|                                ; 16.3 (16.3)          ; 16.3 (16.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|MESSAGE_DISPLAY:inst59|LoseBitMap:inst7                                               ; LoseBitMap             ; work         ;
;       |StartBitMap:inst|                                ; 34.3 (34.3)          ; 34.3 (34.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|MESSAGE_DISPLAY:inst59|StartBitMap:inst                                               ; StartBitMap            ; work         ;
;       |WinBitMap:inst6|                                 ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|MESSAGE_DISPLAY:inst59|WinBitMap:inst6                                                ; WinBitMap              ; work         ;
;       |message_mux:inst8|                               ; 1.6 (1.6)            ; 1.6 (1.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|MESSAGE_DISPLAY:inst59|message_mux:inst8                                              ; message_mux            ; work         ;
;       |square_object:inst11|                            ; 4.5 (4.5)            ; 5.0 (5.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|MESSAGE_DISPLAY:inst59|square_object:inst11                                           ; square_object          ; work         ;
;       |square_object:inst12|                            ; 4.3 (4.3)            ; 5.5 (5.5)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|MESSAGE_DISPLAY:inst59|square_object:inst12                                           ; square_object          ; work         ;
;       |square_object:inst13|                            ; 4.1 (4.1)            ; 5.7 (5.7)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|MESSAGE_DISPLAY:inst59|square_object:inst13                                           ; square_object          ; work         ;
;    |Monster_Block_T:inst48|                             ; 314.1 (0.0)          ; 319.1 (0.3)                      ; 6.5 (0.3)                                         ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 539 (1)             ; 264 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|Monster_Block_T:inst48                                                                ; Monster_Block_T        ; work         ;
;       |monsterBitMap:inst2|                             ; 47.8 (47.8)          ; 50.6 (50.6)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 87 (87)             ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|Monster_Block_T:inst48|monsterBitMap:inst2                                            ; monsterBitMap          ; work         ;
;       |object_move:inst|                                ; 174.7 (174.7)        ; 173.8 (173.8)                    ; 0.7 (0.7)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 297 (297)           ; 108 (108)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|Monster_Block_T:inst48|object_move:inst                                               ; object_move            ; work         ;
;       |one_sec_counter:inst4|                           ; 27.0 (27.0)          ; 28.0 (28.0)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (46)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|Monster_Block_T:inst48|one_sec_counter:inst4                                          ; one_sec_counter        ; work         ;
;       |one_sec_counter:inst5|                           ; 20.5 (20.5)          ; 21.0 (21.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|Monster_Block_T:inst48|one_sec_counter:inst5                                          ; one_sec_counter        ; work         ;
;       |random_altered:inst8|                            ; 6.7 (6.7)            ; 6.7 (6.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|Monster_Block_T:inst48|random_altered:inst8                                           ; random_altered         ; work         ;
;       |square_object:inst6|                             ; 37.3 (37.3)          ; 38.7 (38.7)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 58 (58)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|Monster_Block_T:inst48|square_object:inst6                                            ; square_object          ; work         ;
;    |Monster_Block_T:inst49|                             ; 308.5 (0.4)          ; 313.2 (0.3)                      ; 6.3 (0.0)                                         ; 1.6 (0.0)                        ; 0.0 (0.0)            ; 534 (1)             ; 258 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|Monster_Block_T:inst49                                                                ; Monster_Block_T        ; work         ;
;       |monsterBitMap:inst2|                             ; 49.0 (49.0)          ; 50.8 (50.8)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 87 (87)             ; 58 (58)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|Monster_Block_T:inst49|monsterBitMap:inst2                                            ; monsterBitMap          ; work         ;
;       |object_move:inst|                                ; 172.3 (172.3)        ; 174.9 (174.9)                    ; 4.0 (4.0)                                         ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 298 (298)           ; 110 (110)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|Monster_Block_T:inst49|object_move:inst                                               ; object_move            ; work         ;
;       |one_sec_counter:inst4|                           ; 24.3 (24.3)          ; 24.3 (24.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (45)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|Monster_Block_T:inst49|one_sec_counter:inst4                                          ; one_sec_counter        ; work         ;
;       |one_sec_counter:inst5|                           ; 21.5 (21.5)          ; 21.5 (21.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|Monster_Block_T:inst49|one_sec_counter:inst5                                          ; one_sec_counter        ; work         ;
;       |random_altered:inst8|                            ; 2.9 (2.9)            ; 4.5 (4.5)                        ; 1.7 (1.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 6 (6)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|Monster_Block_T:inst49|random_altered:inst8                                           ; random_altered         ; work         ;
;       |square_object:inst6|                             ; 37.0 (37.0)          ; 37.0 (37.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 58 (58)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|Monster_Block_T:inst49|square_object:inst6                                            ; square_object          ; work         ;
;    |Monster_Block_T:inst50|                             ; 311.2 (0.3)          ; 315.2 (0.3)                      ; 6.8 (0.0)                                         ; 2.8 (0.0)                        ; 0.0 (0.0)            ; 531 (1)             ; 261 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|Monster_Block_T:inst50                                                                ; Monster_Block_T        ; work         ;
;       |monsterBitMap:inst2|                             ; 50.0 (50.0)          ; 54.4 (54.4)                      ; 4.4 (4.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 87 (87)             ; 59 (59)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|Monster_Block_T:inst50|monsterBitMap:inst2                                            ; monsterBitMap          ; work         ;
;       |object_move:inst|                                ; 174.3 (174.3)        ; 172.5 (172.5)                    ; 0.9 (0.9)                                         ; 2.7 (2.7)                        ; 0.0 (0.0)            ; 297 (297)           ; 110 (110)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|Monster_Block_T:inst50|object_move:inst                                               ; object_move            ; work         ;
;       |one_sec_counter:inst4|                           ; 26.3 (26.3)          ; 27.5 (27.5)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (48)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|Monster_Block_T:inst50|one_sec_counter:inst4                                          ; one_sec_counter        ; work         ;
;       |one_sec_counter:inst5|                           ; 20.5 (20.5)          ; 21.0 (21.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|Monster_Block_T:inst50|one_sec_counter:inst5                                          ; one_sec_counter        ; work         ;
;       |random_altered:inst8|                            ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|Monster_Block_T:inst50|random_altered:inst8                                           ; random_altered         ; work         ;
;       |square_object:inst6|                             ; 37.9 (37.9)          ; 37.8 (37.8)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 58 (58)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|Monster_Block_T:inst50|square_object:inst6                                            ; square_object          ; work         ;
;    |Monster_Block_T:inst51|                             ; 309.6 (0.4)          ; 311.9 (0.3)                      ; 3.4 (0.0)                                         ; 1.1 (0.0)                        ; 0.0 (0.0)            ; 531 (1)             ; 259 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|Monster_Block_T:inst51                                                                ; Monster_Block_T        ; work         ;
;       |monsterBitMap:inst2|                             ; 50.4 (50.4)          ; 51.3 (51.3)                      ; 1.2 (1.2)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 87 (87)             ; 55 (55)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|Monster_Block_T:inst51|monsterBitMap:inst2                                            ; monsterBitMap          ; work         ;
;       |object_move:inst|                                ; 171.7 (171.7)        ; 172.5 (172.5)                    ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 298 (298)           ; 114 (114)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|Monster_Block_T:inst51|object_move:inst                                               ; object_move            ; work         ;
;       |one_sec_counter:inst4|                           ; 26.2 (26.2)          ; 26.0 (26.0)                      ; 0.5 (0.5)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 47 (47)             ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|Monster_Block_T:inst51|one_sec_counter:inst4                                          ; one_sec_counter        ; work         ;
;       |one_sec_counter:inst5|                           ; 21.0 (21.0)          ; 21.5 (21.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|Monster_Block_T:inst51|one_sec_counter:inst5                                          ; one_sec_counter        ; work         ;
;       |random_altered:inst8|                            ; 1.9 (1.9)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|Monster_Block_T:inst51|random_altered:inst8                                           ; random_altered         ; work         ;
;       |square_object:inst6|                             ; 38.0 (38.0)          ; 38.5 (38.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 58 (58)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|Monster_Block_T:inst51|square_object:inst6                                            ; square_object          ; work         ;
;    |Pacman_Block_T:inst15|                              ; 314.2 (0.0)          ; 319.3 (0.0)                      ; 5.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 532 (0)             ; 169 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|Pacman_Block_T:inst15                                                                 ; Pacman_Block_T         ; work         ;
;       |object_move:inst2|                               ; 152.0 (152.0)        ; 154.8 (154.8)                    ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 280 (280)           ; 102 (102)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|Pacman_Block_T:inst15|object_move:inst2                                               ; object_move            ; work         ;
;       |one_sec_counter:inst1|                           ; 21.5 (21.5)          ; 21.8 (21.8)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|Pacman_Block_T:inst15|one_sec_counter:inst1                                           ; one_sec_counter        ; work         ;
;       |pacmanBitMap:inst5|                              ; 101.3 (101.3)        ; 101.8 (101.8)                    ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 155 (155)           ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|Pacman_Block_T:inst15|pacmanBitMap:inst5                                              ; pacmanBitMap           ; work         ;
;       |square_object:inst6|                             ; 39.3 (39.3)          ; 40.8 (40.8)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 59 (59)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|Pacman_Block_T:inst15|square_object:inst6                                             ; square_object          ; work         ;
;    |SCORE_DISPLAY:inst56|                               ; 455.2 (0.0)          ; 459.5 (0.0)                      ; 4.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 600 (0)             ; 123 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|SCORE_DISPLAY:inst56                                                                  ; SCORE_DISPLAY          ; work         ;
;       |NUMBERS_DISPLAY:inst|                            ; 418.1 (0.0)          ; 424.1 (0.0)                      ; 6.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 553 (0)             ; 78 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|SCORE_DISPLAY:inst56|NUMBERS_DISPLAY:inst                                             ; NUMBERS_DISPLAY        ; work         ;
;          |NUMBERS_manager:inst|                         ; 9.6 (9.6)            ; 9.8 (9.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|SCORE_DISPLAY:inst56|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst                        ; NUMBERS_manager        ; work         ;
;          |NUMBER_DISPLAY:inst2|                         ; 131.8 (0.0)          ; 132.9 (0.0)                      ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 167 (0)             ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|SCORE_DISPLAY:inst56|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst2                        ; NUMBER_DISPLAY         ; work         ;
;             |NumbersBitMap:inst15|                      ; 127.5 (127.5)        ; 128.2 (128.2)                    ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 163 (163)           ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|SCORE_DISPLAY:inst56|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst2|NumbersBitMap:inst15   ; NumbersBitMap          ; work         ;
;             |square_object:inst11|                      ; 4.2 (4.2)            ; 4.8 (4.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|SCORE_DISPLAY:inst56|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst2|square_object:inst11   ; square_object          ; work         ;
;          |NUMBER_DISPLAY:inst3|                         ; 130.0 (0.0)          ; 132.8 (0.0)                      ; 2.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 166 (0)             ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|SCORE_DISPLAY:inst56|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst3                        ; NUMBER_DISPLAY         ; work         ;
;             |NumbersBitMap:inst15|                      ; 126.2 (126.2)        ; 128.5 (128.5)                    ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 163 (163)           ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|SCORE_DISPLAY:inst56|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst3|NumbersBitMap:inst15   ; NumbersBitMap          ; work         ;
;             |square_object:inst11|                      ; 3.8 (3.8)            ; 4.3 (4.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|SCORE_DISPLAY:inst56|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst3|square_object:inst11   ; square_object          ; work         ;
;          |NUMBER_DISPLAY:inst4|                         ; 133.5 (0.0)          ; 134.6 (0.0)                      ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 174 (0)             ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|SCORE_DISPLAY:inst56|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst4                        ; NUMBER_DISPLAY         ; work         ;
;             |NumbersBitMap:inst15|                      ; 127.2 (127.2)        ; 127.8 (127.8)                    ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 165 (165)           ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|SCORE_DISPLAY:inst56|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst4|NumbersBitMap:inst15   ; NumbersBitMap          ; work         ;
;             |square_object:inst11|                      ; 6.3 (6.3)            ; 6.8 (6.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|SCORE_DISPLAY:inst56|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst4|square_object:inst11   ; square_object          ; work         ;
;          |Numbers_mux:inst5|                            ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|SCORE_DISPLAY:inst56|NUMBERS_DISPLAY:inst|Numbers_mux:inst5                           ; Numbers_mux            ; work         ;
;          |square_object:inst11|                         ; 12.3 (12.3)          ; 13.1 (13.1)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|SCORE_DISPLAY:inst56|NUMBERS_DISPLAY:inst|square_object:inst11                        ; square_object          ; work         ;
;       |Score_TEXT_DISPLAY:inst4|                        ; 26.3 (0.0)           ; 26.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|SCORE_DISPLAY:inst56|Score_TEXT_DISPLAY:inst4                                         ; Score_TEXT_DISPLAY     ; work         ;
;          |ScoreBitMap:inst|                             ; 19.9 (19.9)          ; 19.9 (19.9)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|SCORE_DISPLAY:inst56|Score_TEXT_DISPLAY:inst4|ScoreBitMap:inst                        ; ScoreBitMap            ; work         ;
;          |square_object:inst11|                         ; 6.4 (6.4)            ; 6.4 (6.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|SCORE_DISPLAY:inst56|Score_TEXT_DISPLAY:inst4|square_object:inst11                    ; square_object          ; work         ;
;       |Score_manager:inst1|                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|SCORE_DISPLAY:inst56|Score_manager:inst1                                              ; Score_manager          ; work         ;
;       |square_object:inst11|                            ; 8.8 (8.8)            ; 8.8 (8.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|SCORE_DISPLAY:inst56|square_object:inst11                                             ; square_object          ; work         ;
;    |SEG7:inst10|                                        ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|SEG7:inst10                                                                           ; SEG7                   ; work         ;
;    |TILES_DISPLAY:inst44|                               ; 1556.8 (0.0)         ; 1588.7 (0.5)                     ; 37.4 (0.5)                                        ; 5.5 (0.0)                        ; 0.0 (0.0)            ; 2105 (1)            ; 567 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|TILES_DISPLAY:inst44                                                                  ; TILES_DISPLAY          ; work         ;
;       |TilesManager:inst|                               ; 1554.3 (1554.3)      ; 1585.9 (1585.9)                  ; 37.1 (37.1)                                       ; 5.5 (5.5)                        ; 0.0 (0.0)            ; 2100 (2100)         ; 562 (562)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|TILES_DISPLAY:inst44|TilesManager:inst                                                ; TilesManager           ; work         ;
;       |random:inst1|                                    ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|TILES_DISPLAY:inst44|random:inst1                                                     ; random                 ; work         ;
;    |TIME_DISPLAY:inst13|                                ; 471.2 (0.3)          ; 482.0 (0.3)                      ; 10.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 623 (1)             ; 156 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|TIME_DISPLAY:inst13                                                                   ; TIME_DISPLAY           ; work         ;
;       |NUMBERS_DISPLAY:inst|                            ; 419.0 (0.0)          ; 425.7 (0.0)                      ; 6.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 552 (0)             ; 81 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|TIME_DISPLAY:inst13|NUMBERS_DISPLAY:inst                                              ; NUMBERS_DISPLAY        ; work         ;
;          |NUMBERS_manager:inst|                         ; 9.5 (9.5)            ; 9.8 (9.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|TIME_DISPLAY:inst13|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst                         ; NUMBERS_manager        ; work         ;
;          |NUMBER_DISPLAY:inst2|                         ; 128.2 (0.0)          ; 131.6 (0.0)                      ; 3.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 167 (0)             ; 11 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|TIME_DISPLAY:inst13|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst2                         ; NUMBER_DISPLAY         ; work         ;
;             |NumbersBitMap:inst15|                      ; 124.0 (124.0)        ; 126.8 (126.8)                    ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 163 (163)           ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|TIME_DISPLAY:inst13|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst2|NumbersBitMap:inst15    ; NumbersBitMap          ; work         ;
;             |square_object:inst11|                      ; 4.2 (4.2)            ; 4.8 (4.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|TIME_DISPLAY:inst13|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst2|square_object:inst11    ; square_object          ; work         ;
;          |NUMBER_DISPLAY:inst3|                         ; 132.0 (0.0)          ; 132.8 (0.0)                      ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 166 (0)             ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|TIME_DISPLAY:inst13|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst3                         ; NUMBER_DISPLAY         ; work         ;
;             |NumbersBitMap:inst15|                      ; 128.2 (128.2)        ; 128.6 (128.6)                    ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 163 (163)           ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|TIME_DISPLAY:inst13|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst3|NumbersBitMap:inst15    ; NumbersBitMap          ; work         ;
;             |square_object:inst11|                      ; 3.8 (3.8)            ; 4.3 (4.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|TIME_DISPLAY:inst13|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst3|square_object:inst11    ; square_object          ; work         ;
;          |NUMBER_DISPLAY:inst4|                         ; 134.8 (0.0)          ; 137.1 (0.0)                      ; 2.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 174 (0)             ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|TIME_DISPLAY:inst13|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst4                         ; NUMBER_DISPLAY         ; work         ;
;             |NumbersBitMap:inst15|                      ; 128.5 (128.5)        ; 129.3 (129.3)                    ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 165 (165)           ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|TIME_DISPLAY:inst13|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst4|NumbersBitMap:inst15    ; NumbersBitMap          ; work         ;
;             |square_object:inst11|                      ; 6.3 (6.3)            ; 7.8 (7.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|TIME_DISPLAY:inst13|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst4|square_object:inst11    ; square_object          ; work         ;
;          |Numbers_mux:inst5|                            ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|TIME_DISPLAY:inst13|NUMBERS_DISPLAY:inst|Numbers_mux:inst5                            ; Numbers_mux            ; work         ;
;          |square_object:inst11|                         ; 13.6 (13.6)          ; 13.7 (13.7)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|TIME_DISPLAY:inst13|NUMBERS_DISPLAY:inst|square_object:inst11                         ; square_object          ; work         ;
;       |TIME_TEXT_DISPLAY:inst5|                         ; 19.3 (0.0)           ; 21.3 (0.0)                       ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|TIME_DISPLAY:inst13|TIME_TEXT_DISPLAY:inst5                                           ; TIME_TEXT_DISPLAY      ; work         ;
;          |TimeBitMap:inst1|                             ; 12.5 (12.5)          ; 12.8 (12.8)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|TIME_DISPLAY:inst13|TIME_TEXT_DISPLAY:inst5|TimeBitMap:inst1                          ; TimeBitMap             ; work         ;
;          |square_object:inst11|                         ; 6.8 (6.8)            ; 8.4 (8.4)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|TIME_DISPLAY:inst13|TIME_TEXT_DISPLAY:inst5|square_object:inst11                      ; square_object          ; work         ;
;       |TIME_manager:inst2|                              ; 23.5 (23.5)          ; 23.8 (23.8)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|TIME_DISPLAY:inst13|TIME_manager:inst2                                                ; TIME_manager           ; work         ;
;       |square_object:inst11|                            ; 9.1 (9.1)            ; 10.8 (10.8)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|TIME_DISPLAY:inst13|square_object:inst11                                              ; square_object          ; work         ;
;    |TOP_KBD:inst16|                                     ; 45.7 (0.0)           ; 55.0 (0.0)                       ; 9.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (0)              ; 74 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|TOP_KBD:inst16                                                                        ; TOP_KBD                ; work         ;
;       |KBDINTF:inst|                                    ; 25.8 (0.0)           ; 34.3 (0.0)                       ; 8.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 62 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|TOP_KBD:inst16|KBDINTF:inst                                                           ; KBDINTF                ; work         ;
;          |bitrec:inst4|                                 ; 10.7 (10.7)          ; 15.5 (15.5)                      ; 4.8 (4.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|TOP_KBD:inst16|KBDINTF:inst|bitrec:inst4                                              ; bitrec                 ; work         ;
;          |byterec:inst3|                                ; 12.2 (12.2)          ; 13.8 (13.8)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|TOP_KBD:inst16|KBDINTF:inst|byterec:inst3                                             ; byterec                ; work         ;
;          |lpf:inst5|                                    ; 3.0 (3.0)            ; 5.0 (5.0)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|TOP_KBD:inst16|KBDINTF:inst|lpf:inst5                                                 ; lpf                    ; work         ;
;       |keyPad_decoder:inst2|                            ; 19.8 (19.8)          ; 20.7 (20.7)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|TOP_KBD:inst16|keyPad_decoder:inst2                                                   ; keyPad_decoder         ; work         ;
;    |VGA_Controller:inst|                                ; 31.4 (31.4)          ; 33.9 (33.9)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (72)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|VGA_Controller:inst                                                                   ; VGA_Controller         ; work         ;
;    |borders_draw:inst2|                                 ; 2.7 (2.7)            ; 2.8 (2.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|borders_draw:inst2                                                                    ; borders_draw           ; work         ;
;    |game_controller:inst19|                             ; 8.8 (8.8)            ; 9.2 (9.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|game_controller:inst19                                                                ; game_controller        ; work         ;
;    |hit_manager:inst14|                                 ; 6.2 (6.2)            ; 7.3 (7.3)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|hit_manager:inst14                                                                    ; hit_manager            ; work         ;
;    |info_mux:inst5|                                     ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|info_mux:inst5                                                                        ; info_mux               ; work         ;
;    |monster_HP_mux:inst47|                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|monster_HP_mux:inst47                                                                 ; monster_HP_mux         ; work         ;
;    |monster_mux:inst35|                                 ; 5.4 (5.4)            ; 5.6 (5.6)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|monster_mux:inst35                                                                    ; monster_mux            ; work         ;
;    |objects_mux_pacman:inst62|                          ; 17.3 (17.3)          ; 17.3 (17.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|objects_mux_pacman:inst62                                                             ; objects_mux_pacman     ; work         ;
;    |sound_manager:inst46|                               ; 53.0 (53.0)          ; 55.3 (55.3)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 98 (98)             ; 48 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|sound_manager:inst46                                                                  ; sound_manager          ; work         ;
;    |square_object:inst12|                               ; 10.5 (10.5)          ; 10.8 (10.8)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_PROJECT|square_object:inst12                                                                  ; square_object          ; work         ;
+---------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------+------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                        ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name        ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; OVGA[28]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OVGA[27]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OVGA[25]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OVGA[24]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OVGA[23]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OVGA[22]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OVGA[21]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OVGA[20]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OVGA[19]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OVGA[18]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OVGA[17]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OVGA[16]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OVGA[15]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OVGA[14]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OVGA[13]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OVGA[12]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OVGA[11]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OVGA[10]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OVGA[9]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OVGA[8]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OVGA[7]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OVGA[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OVGA[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OVGA[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OVGA[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OVGA[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OVGA[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OVGA[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OVGA[26]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; redLight    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; yellowLight ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; greenLight  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_ADCDAT  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; AUDOUT[5]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUDOUT[7]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUDOUT[6]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUDOUT[3]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUDOUT[2]   ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUDOUT[1]   ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUDOUT[0]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUDOUT[4]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK_50    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; resetN_pin  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; PS2_CLK     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; PS2_DAT     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                              ;
+---------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                           ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------------+-------------------+---------+
; AUD_ADCDAT                                                                                                    ;                   ;         ;
; AUDOUT[5]                                                                                                     ;                   ;         ;
; AUDOUT[7]                                                                                                     ;                   ;         ;
; AUDOUT[6]                                                                                                     ;                   ;         ;
; AUDOUT[3]                                                                                                     ;                   ;         ;
; AUDOUT[2]                                                                                                     ;                   ;         ;
;      - AUDIO:inst18|audio_codec_controller:inst|DualSerial2parallel:DualSerial2parallel_inst|AUD_BCLK_D       ; 1                 ; 0       ;
;      - AUDIO:inst18|audio_codec_controller:inst|DualSerial2parallel:DualSerial2parallel_inst|AUD_DACDataOut~0 ; 1                 ; 0       ;
;      - AUDIO:inst18|audio_codec_controller:inst|DualSerial2parallel:DualSerial2parallel_inst|serial_cnt[1]~0  ; 1                 ; 0       ;
; AUDOUT[1]                                                                                                     ;                   ;         ;
;      - AUDIO:inst18|audio_codec_controller:inst|DualSerial2parallel:DualSerial2parallel_inst|AUD_ADCLRCK_D    ; 1                 ; 0       ;
;      - AUDIO:inst18|audio_codec_controller:inst|DualSerial2parallel:DualSerial2parallel_inst|always0~0        ; 1                 ; 0       ;
; AUDOUT[0]                                                                                                     ;                   ;         ;
; AUDOUT[4]                                                                                                     ;                   ;         ;
; CLOCK_50                                                                                                      ;                   ;         ;
; resetN_pin                                                                                                    ;                   ;         ;
;      - CLK_31P5:inst7|CLK_31P5_0002:clk_31p5_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL      ; 1                 ; 0       ;
; PS2_CLK                                                                                                       ;                   ;         ;
;      - TOP_KBD:inst16|KBDINTF:inst|lpf:inst5|nxt_st.ONE~0                                                     ; 0                 ; 0       ;
;      - TOP_KBD:inst16|KBDINTF:inst|lpf:inst5|cntr[3]~0                                                        ; 0                 ; 0       ;
;      - TOP_KBD:inst16|KBDINTF:inst|lpf:inst5|cntr[0]~1                                                        ; 0                 ; 0       ;
;      - TOP_KBD:inst16|KBDINTF:inst|lpf:inst5|cntr[2]~2                                                        ; 0                 ; 0       ;
;      - TOP_KBD:inst16|KBDINTF:inst|lpf:inst5|cntr[1]~3                                                        ; 0                 ; 0       ;
; PS2_DAT                                                                                                       ;                   ;         ;
;      - TOP_KBD:inst16|KBDINTF:inst|bitrec:inst4|shift_reg[9]                                                  ; 1                 ; 0       ;
;      - TOP_KBD:inst16|KBDINTF:inst|bitrec:inst4|Selector5~0                                                   ; 1                 ; 0       ;
;      - TOP_KBD:inst16|KBDINTF:inst|bitrec:inst4|Selector4~0                                                   ; 1                 ; 0       ;
+---------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                     ; Location                   ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; AUDIO:inst18|addr_counter:inst9|LessThan0~0                                                              ; LABCELL_X73_Y24_N30        ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; AUDIO:inst18|addr_counter:inst9|addr[7]                                                                  ; FF_X70_Y24_N23             ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; AUDIO:inst18|addr_counter:inst9|always0~0                                                                ; MLABCELL_X84_Y3_N33        ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO:inst18|audio_codec_controller:inst|DualSerial2parallel:DualSerial2parallel_inst|DACdata_fifo[15]~0 ; LABCELL_X71_Y24_N45        ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO:inst18|audio_codec_controller:inst|DualSerial2parallel:DualSerial2parallel_inst|always0~0          ; LABCELL_X71_Y24_N39        ; 50      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; AUDIO:inst18|audio_codec_controller:inst|DualSerial2parallel:DualSerial2parallel_inst|serial_cnt[1]~0    ; MLABCELL_X72_Y24_N24       ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO:inst18|audio_codec_controller:inst|i2c:i2c_inst|SD[12]~1                                           ; LABCELL_X66_Y25_N6         ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO:inst18|prescaler:inst3|LessThan0~10                                                                ; MLABCELL_X84_Y3_N42        ; 41      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; CLK_31P5:inst7|CLK_31P5_0002:clk_31p5_inst|altera_pll:altera_pll_i|locked_wire[0]                        ; FRACTIONALPLL_X0_Y15_N0    ; 2138    ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; CLK_31P5:inst7|CLK_31P5_0002:clk_31p5_inst|altera_pll:altera_pll_i|outclk_wire[0]                        ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 3052    ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; COINS_DISPLAY:inst43|CoinsMatrixBitMap:inst|coinCounter[1]~1                                             ; LABCELL_X73_Y8_N54         ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; COINS_DISPLAY:inst43|CoinsMatrixBitMap:inst|coinCounter[1]~2                                             ; LABCELL_X73_Y8_N0          ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; COINS_DISPLAY:inst43|square_object:inst11|insideBracket                                                  ; LABCELL_X74_Y8_N57         ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; HP_DISPLAY:inst55|HP_TEXT_DISPLAY:inst5|square_object:inst11|insideBracket                               ; MLABCELL_X28_Y13_N9        ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; HP_DISPLAY:inst55|HP_manager:inst1|removeCounter[4]~0                                                    ; LABCELL_X81_Y12_N27        ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outHundreds[0]~4                             ; LABCELL_X33_Y12_N0         ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst2|square_object:inst11|insideBracket~1         ; LABCELL_X30_Y13_N15        ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst3|square_object:inst11|insideBracket~0         ; LABCELL_X29_Y13_N36        ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst4|square_object:inst11|insideBracket~3         ; LABCELL_X30_Y13_N12        ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|square_object:inst11|insideBracket                                ; LABCELL_X29_Y13_N51        ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; HP_DISPLAY:inst55|square_object:inst11|insideBracket~0                                                   ; MLABCELL_X25_Y10_N36       ; 35      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; LEVEL_DISPLAY:inst8|LEVEL_TEXT_DISPLAY:inst12|square_object:inst11|insideBracket~2                       ; LABCELL_X24_Y10_N57        ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; LEVEL_DISPLAY:inst8|Level_manager:inst1|increase                                                         ; FF_X17_Y10_N17             ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LEVEL_DISPLAY:inst8|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst2|square_object:inst11|insideBracket~1       ; LABCELL_X22_Y10_N15        ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; LEVEL_DISPLAY:inst8|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst3|square_object:inst11|insideBracket~0       ; LABCELL_X22_Y10_N21        ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; LEVEL_DISPLAY:inst8|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst4|square_object:inst11|insideBracket~3       ; LABCELL_X22_Y10_N0         ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; LEVEL_DISPLAY:inst8|NUMBERS_DISPLAY:inst|square_object:inst11|insideBracket                              ; LABCELL_X27_Y10_N57        ; 24      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; LEVEL_DISPLAY:inst8|inst4                                                                                ; LABCELL_X30_Y11_N39        ; 248     ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; LEVEL_DISPLAY:inst8|square_object:inst11|insideBracket~1                                                 ; MLABCELL_X25_Y10_N3        ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MESSAGE_DISPLAY:inst59|square_object:inst11|insideBracket~0                                              ; LABCELL_X75_Y8_N24         ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MESSAGE_DISPLAY:inst59|square_object:inst12|insideBracket~1                                              ; MLABCELL_X78_Y10_N27       ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MESSAGE_DISPLAY:inst59|square_object:inst13|insideBracket                                                ; MLABCELL_X78_Y10_N24       ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Monster_Block_T:inst48|monsterBitMap:inst2|secCounter[11]~0                                              ; MLABCELL_X84_Y13_N39       ; 40      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Monster_Block_T:inst48|monsterBitMap:inst2|secCounter[11]~1                                              ; MLABCELL_X84_Y13_N45       ; 40      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Monster_Block_T:inst48|object_move:inst|SM_NS~5                                                          ; MLABCELL_X72_Y18_N12       ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Monster_Block_T:inst48|object_move:inst|Xposition_PS[12]~3                                               ; LABCELL_X74_Y18_N30        ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Monster_Block_T:inst48|object_move:inst|Xposition_PS[3]~2                                                ; MLABCELL_X72_Y18_N45       ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Monster_Block_T:inst48|object_move:inst|Yposition_PS[10]~0                                               ; LABCELL_X68_Y17_N36        ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Monster_Block_T:inst48|object_move:inst|Yposition_PS[10]~3                                               ; LABCELL_X67_Y16_N33        ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Monster_Block_T:inst48|object_move:inst|Yposition_PS[19]~4                                               ; LABCELL_X75_Y13_N18        ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Monster_Block_T:inst48|object_move:inst|wanted_direction[3]~4                                            ; LABCELL_X77_Y17_N54        ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Monster_Block_T:inst48|one_sec_counter:inst4|LessThan0~13                                                ; LABCELL_X67_Y11_N57        ; 35      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Monster_Block_T:inst48|one_sec_counter:inst5|LessThan0~4                                                 ; LABCELL_X88_Y14_N57        ; 33      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Monster_Block_T:inst48|random_altered:inst8|dout[2]~1                                                    ; LABCELL_X73_Y12_N27        ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Monster_Block_T:inst48|square_object:inst6|insideBracket~5                                               ; LABCELL_X71_Y16_N30        ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Monster_Block_T:inst49|monsterBitMap:inst2|secCounter[22]~0                                              ; MLABCELL_X87_Y7_N39        ; 36      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Monster_Block_T:inst49|monsterBitMap:inst2|secCounter[22]~1                                              ; MLABCELL_X87_Y7_N51        ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Monster_Block_T:inst49|object_move:inst|SM_NS~5                                                          ; MLABCELL_X82_Y2_N6         ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Monster_Block_T:inst49|object_move:inst|Xposition_PS[18]~3                                               ; LABCELL_X81_Y3_N54         ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Monster_Block_T:inst49|object_move:inst|Xposition_PS[9]~2                                                ; MLABCELL_X82_Y2_N45        ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Monster_Block_T:inst49|object_move:inst|Yposition_PS[19]~4                                               ; LABCELL_X80_Y8_N48         ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Monster_Block_T:inst49|object_move:inst|Yposition_PS[9]~0                                                ; MLABCELL_X82_Y7_N33        ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Monster_Block_T:inst49|object_move:inst|Yposition_PS[9]~3                                                ; LABCELL_X81_Y3_N39         ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Monster_Block_T:inst49|object_move:inst|wanted_direction[3]~4                                            ; MLABCELL_X78_Y7_N57        ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Monster_Block_T:inst49|one_sec_counter:inst4|LessThan0~10                                                ; LABCELL_X88_Y5_N39         ; 37      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Monster_Block_T:inst49|one_sec_counter:inst5|LessThan0~6                                                 ; LABCELL_X31_Y24_N39        ; 33      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Monster_Block_T:inst49|random_altered:inst8|dout[2]~4                                                    ; LABCELL_X81_Y8_N21         ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Monster_Block_T:inst49|square_object:inst6|insideBracket~5                                               ; MLABCELL_X78_Y7_N6         ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Monster_Block_T:inst50|monsterBitMap:inst2|secCounter[2]~0                                               ; LABCELL_X85_Y14_N51        ; 35      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Monster_Block_T:inst50|monsterBitMap:inst2|secCounter[2]~1                                               ; LABCELL_X81_Y13_N36        ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Monster_Block_T:inst50|object_move:inst|SM_NS~5                                                          ; MLABCELL_X78_Y15_N39       ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Monster_Block_T:inst50|object_move:inst|Xposition_PS[29]~3                                               ; LABCELL_X79_Y16_N24        ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Monster_Block_T:inst50|object_move:inst|Xposition_PS[4]~2                                                ; LABCELL_X79_Y16_N51        ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Monster_Block_T:inst50|object_move:inst|Yposition_PS[10]~0                                               ; LABCELL_X79_Y18_N39        ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Monster_Block_T:inst50|object_move:inst|Yposition_PS[10]~3                                               ; MLABCELL_X78_Y16_N9        ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Monster_Block_T:inst50|object_move:inst|Yposition_PS[22]~4                                               ; MLABCELL_X78_Y16_N42       ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Monster_Block_T:inst50|object_move:inst|wanted_direction[3]~4                                            ; LABCELL_X77_Y16_N24        ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Monster_Block_T:inst50|one_sec_counter:inst4|LessThan0~15                                                ; LABCELL_X67_Y20_N39        ; 40      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Monster_Block_T:inst50|one_sec_counter:inst5|LessThan0~6                                                 ; LABCELL_X43_Y24_N57        ; 36      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Monster_Block_T:inst50|random_altered:inst8|dout[3]~0                                                    ; LABCELL_X53_Y20_N33        ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Monster_Block_T:inst50|square_object:inst6|insideBracket~5                                               ; LABCELL_X79_Y13_N18        ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Monster_Block_T:inst51|monsterBitMap:inst2|secCounter[22]~0                                              ; MLABCELL_X65_Y15_N39       ; 33      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Monster_Block_T:inst51|monsterBitMap:inst2|secCounter[22]~1                                              ; MLABCELL_X65_Y13_N30       ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Monster_Block_T:inst51|object_move:inst|SM_NS~5                                                          ; LABCELL_X71_Y12_N54        ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Monster_Block_T:inst51|object_move:inst|Xposition_PS[10]~2                                               ; MLABCELL_X72_Y13_N9        ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Monster_Block_T:inst51|object_move:inst|Xposition_PS[11]~3                                               ; LABCELL_X73_Y13_N12        ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Monster_Block_T:inst51|object_move:inst|Yposition_PS[11]~4                                               ; LABCELL_X74_Y11_N48        ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Monster_Block_T:inst51|object_move:inst|Yposition_PS[8]~0                                                ; LABCELL_X70_Y12_N42        ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Monster_Block_T:inst51|object_move:inst|Yposition_PS[8]~3                                                ; LABCELL_X70_Y12_N33        ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Monster_Block_T:inst51|object_move:inst|wanted_direction[3]~4                                            ; LABCELL_X74_Y12_N54        ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Monster_Block_T:inst51|one_sec_counter:inst4|LessThan0~14                                                ; LABCELL_X75_Y21_N39        ; 34      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Monster_Block_T:inst51|one_sec_counter:inst5|LessThan0~6                                                 ; MLABCELL_X87_Y12_N57       ; 39      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Monster_Block_T:inst51|random_altered:inst8|dout[0]~0                                                    ; LABCELL_X81_Y8_N54         ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Monster_Block_T:inst51|square_object:inst6|insideBracket~5                                               ; LABCELL_X75_Y11_N12        ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Pacman_Block_T:inst15|object_move:inst2|SM_NS~5                                                          ; LABCELL_X83_Y14_N0         ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Pacman_Block_T:inst15|object_move:inst2|Xposition_PS[15]~3                                               ; LABCELL_X83_Y14_N42        ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Pacman_Block_T:inst15|object_move:inst2|Xposition_PS[3]~2                                                ; LABCELL_X83_Y14_N6         ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Pacman_Block_T:inst15|object_move:inst2|Yposition_PS[0]~0                                                ; LABCELL_X85_Y11_N57        ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Pacman_Block_T:inst15|object_move:inst2|Yposition_PS[0]~3                                                ; LABCELL_X85_Y11_N30        ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Pacman_Block_T:inst15|object_move:inst2|Yposition_PS[17]~4                                               ; LABCELL_X85_Y11_N24        ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Pacman_Block_T:inst15|object_move:inst2|wanted_direction[3]~2                                            ; MLABCELL_X78_Y8_N24        ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Pacman_Block_T:inst15|one_sec_counter:inst1|LessThan0~5                                                  ; MLABCELL_X65_Y23_N51       ; 33      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Pacman_Block_T:inst15|square_object:inst6|insideBracket~5                                                ; LABCELL_X81_Y11_N12        ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SCORE_DISPLAY:inst56|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst2|square_object:inst11|insideBracket~1      ; LABCELL_X29_Y11_N39        ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SCORE_DISPLAY:inst56|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst3|square_object:inst11|insideBracket~0      ; LABCELL_X29_Y11_N33        ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SCORE_DISPLAY:inst56|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst4|square_object:inst11|insideBracket~3      ; LABCELL_X29_Y11_N36        ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SCORE_DISPLAY:inst56|NUMBERS_DISPLAY:inst|square_object:inst11|insideBracket                             ; LABCELL_X29_Y11_N42        ; 24      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SCORE_DISPLAY:inst56|Score_TEXT_DISPLAY:inst4|square_object:inst11|insideBracket~3                       ; LABCELL_X27_Y11_N24        ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SCORE_DISPLAY:inst56|square_object:inst11|insideBracket~0                                                ; LABCELL_X29_Y10_N12        ; 27      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone~257                                           ; LABCELL_X51_Y4_N27         ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TILES_DISPLAY:inst44|TilesManager:inst|always0~0                                                         ; LABCELL_X45_Y5_N39         ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TILES_DISPLAY:inst44|TilesManager:inst|finishedRand~1                                                    ; LABCELL_X53_Y6_N54         ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TILES_DISPLAY:inst44|inst3                                                                               ; LABCELL_X75_Y6_N18         ; 562     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; TILES_DISPLAY:inst44|random:inst1|always0~0                                                              ; LABCELL_X45_Y5_N42         ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TIME_DISPLAY:inst13|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst2|square_object:inst11|insideBracket~1       ; MLABCELL_X28_Y9_N57        ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TIME_DISPLAY:inst13|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst3|square_object:inst11|insideBracket~0       ; MLABCELL_X25_Y7_N6         ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TIME_DISPLAY:inst13|NUMBERS_DISPLAY:inst|NUMBER_DISPLAY:inst4|square_object:inst11|insideBracket~3       ; MLABCELL_X25_Y7_N42        ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TIME_DISPLAY:inst13|NUMBERS_DISPLAY:inst|square_object:inst11|insideBracket                              ; LABCELL_X27_Y9_N45         ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TIME_DISPLAY:inst13|TIME_TEXT_DISPLAY:inst5|square_object:inst11|insideBracket                           ; LABCELL_X23_Y11_N12        ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TIME_DISPLAY:inst13|TIME_manager:inst2|Equal0~7                                                          ; LABCELL_X42_Y7_N57         ; 34      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TIME_DISPLAY:inst13|TIME_manager:inst2|decrease                                                          ; FF_X39_Y8_N5               ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TIME_DISPLAY:inst13|inst12                                                                               ; LABCELL_X23_Y4_N24         ; 81      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; TIME_DISPLAY:inst13|square_object:inst11|insideBracket~1                                                 ; LABCELL_X29_Y10_N54        ; 28      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TOP_KBD:inst16|KBDINTF:inst|bitrec:inst4|Selector7~0                                                     ; MLABCELL_X72_Y2_N21        ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TOP_KBD:inst16|KBDINTF:inst|bitrec:inst4|Selector8~0                                                     ; MLABCELL_X72_Y2_N39        ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TOP_KBD:inst16|KBDINTF:inst|byterec:inst3|WideOr3                                                        ; LABCELL_X71_Y2_N9          ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TOP_KBD:inst16|KBDINTF:inst|byterec:inst3|present_state.new_break_ST                                     ; FF_X71_Y2_N32              ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; TOP_KBD:inst16|KBDINTF:inst|byterec:inst3|present_state.new_make_ST                                      ; FF_X74_Y2_N53              ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; TOP_KBD:inst16|keyPad_decoder:inst2|keyIsPressed[14]~2                                                   ; LABCELL_X71_Y2_N3          ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TOP_KBD:inst16|keyPad_decoder:inst2|key[3]~7                                                             ; LABCELL_X74_Y2_N45         ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:inst|LessThan4~0                                                                          ; LABCELL_X79_Y9_N45         ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:inst|LessThan5~1                                                                          ; LABCELL_X74_Y10_N57        ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:inst|always1~0                                                                            ; LABCELL_X74_Y10_N51        ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; game_controller:inst19|playGame                                                                          ; FF_X75_Y7_N53              ; 90      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sound_manager:inst46|EnableSound~1                                                                       ; MLABCELL_X84_Y3_N57        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sound_manager:inst46|LessThan0~5                                                                         ; MLABCELL_X87_Y1_N6         ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sound_manager:inst46|sound_type~16                                                                       ; LABCELL_X85_Y3_N0          ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; square_object:inst12|insideBracket~1                                                                     ; LABCELL_X71_Y10_N54        ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                              ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; CLK_31P5:inst7|CLK_31P5_0002:clk_31p5_inst|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 3052    ; Global Clock         ; GCLK7            ; --                        ;
+-----------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                             ;
+-----------------------------------------------------------------------------------+---------+
; Name                                                                              ; Fan-Out ;
+-----------------------------------------------------------------------------------+---------+
; CLK_31P5:inst7|CLK_31P5_0002:clk_31p5_inst|altera_pll:altera_pll_i|locked_wire[0] ; 2138    ;
; TILES_DISPLAY:inst44|inst3                                                        ; 562     ;
; TILES_DISPLAY:inst44|TilesManager:inst|MazeBitMapMaskClone~0                      ; 512     ;
+-----------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 12,886 / 289,320 ( 4 % )  ;
; C12 interconnects                           ; 23 / 13,420 ( < 1 % )     ;
; C2 interconnects                            ; 2,790 / 119,108 ( 2 % )   ;
; C4 interconnects                            ; 1,322 / 56,300 ( 2 % )    ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 1,931 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 1 / 16 ( 6 % )            ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 4,479 / 84,580 ( 5 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 114 / 12,676 ( < 1 % )    ;
; R14/C12 interconnect drivers                ; 124 / 20,720 ( < 1 % )    ;
; R3 interconnects                            ; 4,003 / 130,992 ( 3 % )   ;
; R6 interconnects                            ; 5,875 / 266,960 ( 2 % )   ;
; Spine clocks                                ; 7 / 360 ( 2 % )           ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 7     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 52        ; 0            ; 52        ; 0            ; 0            ; 52        ; 52        ; 0            ; 52        ; 52        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 5            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 52           ; 0         ; 52           ; 52           ; 0         ; 0         ; 52           ; 0         ; 0         ; 52           ; 52           ; 52           ; 52           ; 52           ; 52           ; 52           ; 52           ; 52           ; 52           ; 47           ; 52           ; 52           ; 52           ; 52           ; 52           ; 52           ; 52           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; OVGA[28]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OVGA[27]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OVGA[25]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OVGA[24]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OVGA[23]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OVGA[22]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OVGA[21]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OVGA[20]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OVGA[19]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OVGA[18]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OVGA[17]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OVGA[16]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OVGA[15]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OVGA[14]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OVGA[13]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OVGA[12]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OVGA[11]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OVGA[10]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OVGA[9]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OVGA[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OVGA[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OVGA[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OVGA[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OVGA[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OVGA[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OVGA[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OVGA[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OVGA[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OVGA[26]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; redLight           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; yellowLight        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; greenLight         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_ADCDAT         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUDOUT[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUDOUT[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUDOUT[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUDOUT[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUDOUT[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUDOUT[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUDOUT[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUDOUT[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; resetN_pin         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_CLK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_DAT            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                               ;
+----------------------------------------------------------------------------+----------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                            ; Destination Clock(s)                                                       ; Delay Added in ns ;
+----------------------------------------------------------------------------+----------------------------------------------------------------------------+-------------------+
; inst7|clk_31p5_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; inst7|clk_31p5_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 170.6             ;
+----------------------------------------------------------------------------+----------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                  ;
+-------------------------------------------------------------------------------+----------------------------------------------------------------------------+-------------------+
; Source Register                                                               ; Destination Register                                                       ; Delay Added in ns ;
+-------------------------------------------------------------------------------+----------------------------------------------------------------------------+-------------------+
; Monster_Block_T:inst48|object_move:inst|wanted_direction[0]                   ; Monster_Block_T:inst48|object_move:inst|curr_direction[1]                  ; 0.925             ;
; SCORE_DISPLAY:inst56|Score_TEXT_DISPLAY:inst4|square_object:inst11|offsetX[5] ; SCORE_DISPLAY:inst56|Score_TEXT_DISPLAY:inst4|ScoreBitMap:inst|RGBout[0]   ; 0.919             ;
; SCORE_DISPLAY:inst56|Score_TEXT_DISPLAY:inst4|square_object:inst11|offsetX[6] ; SCORE_DISPLAY:inst56|Score_TEXT_DISPLAY:inst4|ScoreBitMap:inst|RGBout[0]   ; 0.919             ;
; SCORE_DISPLAY:inst56|Score_TEXT_DISPLAY:inst4|square_object:inst11|offsetX[4] ; SCORE_DISPLAY:inst56|Score_TEXT_DISPLAY:inst4|ScoreBitMap:inst|RGBout[0]   ; 0.919             ;
; SCORE_DISPLAY:inst56|Score_TEXT_DISPLAY:inst4|square_object:inst11|offsetX[1] ; SCORE_DISPLAY:inst56|Score_TEXT_DISPLAY:inst4|ScoreBitMap:inst|RGBout[0]   ; 0.919             ;
; SCORE_DISPLAY:inst56|Score_TEXT_DISPLAY:inst4|square_object:inst11|offsetX[0] ; SCORE_DISPLAY:inst56|Score_TEXT_DISPLAY:inst4|ScoreBitMap:inst|RGBout[0]   ; 0.919             ;
; SCORE_DISPLAY:inst56|Score_TEXT_DISPLAY:inst4|square_object:inst11|offsetX[3] ; SCORE_DISPLAY:inst56|Score_TEXT_DISPLAY:inst4|ScoreBitMap:inst|RGBout[0]   ; 0.919             ;
; Monster_Block_T:inst48|object_move:inst|wanted_direction[2]                   ; Monster_Block_T:inst48|object_move:inst|curr_direction[1]                  ; 0.901             ;
; Monster_Block_T:inst48|object_move:inst|wanted_direction[3]                   ; Monster_Block_T:inst48|object_move:inst|curr_direction[1]                  ; 0.867             ;
; Monster_Block_T:inst48|object_move:inst|wanted_direction[1]                   ; Monster_Block_T:inst48|object_move:inst|curr_direction[1]                  ; 0.843             ;
; SCORE_DISPLAY:inst56|Score_TEXT_DISPLAY:inst4|square_object:inst11|offsetY[0] ; SCORE_DISPLAY:inst56|Score_TEXT_DISPLAY:inst4|ScoreBitMap:inst|RGBout[0]   ; 0.818             ;
; SCORE_DISPLAY:inst56|Score_TEXT_DISPLAY:inst4|square_object:inst11|offsetY[1] ; SCORE_DISPLAY:inst56|Score_TEXT_DISPLAY:inst4|ScoreBitMap:inst|RGBout[0]   ; 0.818             ;
; SCORE_DISPLAY:inst56|Score_TEXT_DISPLAY:inst4|square_object:inst11|offsetY[2] ; SCORE_DISPLAY:inst56|Score_TEXT_DISPLAY:inst4|ScoreBitMap:inst|RGBout[0]   ; 0.818             ;
; SCORE_DISPLAY:inst56|Score_TEXT_DISPLAY:inst4|square_object:inst11|offsetX[2] ; SCORE_DISPLAY:inst56|Score_TEXT_DISPLAY:inst4|ScoreBitMap:inst|RGBout[0]   ; 0.818             ;
; Monster_Block_T:inst48|monsterBitMap:inst2|RGBout[1]                          ; Monster_Block_T:inst48|object_move:inst|curr_direction[1]                  ; 0.782             ;
; Pacman_Block_T:inst15|pacmanBitMap:inst5|breakMode_D                          ; Pacman_Block_T:inst15|pacmanBitMap:inst5|pacman_ps.s_up                    ; 0.755             ;
; Monster_Block_T:inst48|monsterBitMap:inst2|RGBout[4]                          ; Monster_Block_T:inst48|object_move:inst|curr_direction[1]                  ; 0.728             ;
; Monster_Block_T:inst48|monsterBitMap:inst2|RGBout[3]                          ; Monster_Block_T:inst48|object_move:inst|curr_direction[1]                  ; 0.714             ;
; Monster_Block_T:inst49|object_move:inst|wanted_direction[2]                   ; Monster_Block_T:inst49|object_move:inst|curr_direction[1]                  ; 0.675             ;
; borders_draw:inst2|bordersDrawReq                                             ; Monster_Block_T:inst50|object_move:inst|wanted_direction[0]                ; 0.663             ;
; Monster_Block_T:inst49|object_move:inst|wanted_direction[3]                   ; Monster_Block_T:inst49|object_move:inst|curr_direction[1]                  ; 0.653             ;
; Monster_Block_T:inst49|object_move:inst|wanted_direction[1]                   ; Monster_Block_T:inst49|object_move:inst|curr_direction[1]                  ; 0.652             ;
; SCORE_DISPLAY:inst56|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outOnes[3]     ; SCORE_DISPLAY:inst56|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outOnes[0]  ; 0.620             ;
; game_controller:inst19|GAME_PS.RESET_INFO_ST                                  ; game_controller:inst19|GAME_PS.IDLE_ST                                     ; 0.618             ;
; Monster_Block_T:inst48|monsterBitMap:inst2|RGBout[6]                          ; Monster_Block_T:inst48|object_move:inst|curr_direction[1]                  ; 0.597             ;
; Pacman_Block_T:inst15|one_sec_counter:inst1|one_sec                           ; Pacman_Block_T:inst15|pacmanBitMap:inst5|pacman_ps.s_up                    ; 0.590             ;
; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outHundreds[0]    ; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outHundreds[3] ; 0.587             ;
; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outHundreds[1]    ; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outHundreds[3] ; 0.587             ;
; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outHundreds[3]    ; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outHundreds[3] ; 0.587             ;
; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outTens[2]        ; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outHundreds[3] ; 0.587             ;
; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outTens[1]        ; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outHundreds[3] ; 0.587             ;
; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outTens[3]        ; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outHundreds[3] ; 0.587             ;
; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outTens[0]        ; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outHundreds[3] ; 0.587             ;
; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outHundreds[2]    ; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outHundreds[3] ; 0.587             ;
; game_controller:inst19|GAME_PS.NEXT_LEVEL_ST                                  ; game_controller:inst19|GAME_PS.IDLE_ST                                     ; 0.585             ;
; Monster_Block_T:inst51|object_move:inst|wanted_direction[0]                   ; Monster_Block_T:inst51|object_move:inst|curr_direction[0]                  ; 0.578             ;
; SCORE_DISPLAY:inst56|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outOnes[0]     ; SCORE_DISPLAY:inst56|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outOnes[0]  ; 0.572             ;
; HP_DISPLAY:inst55|HP_manager:inst1|decrease                                   ; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outHundreds[3] ; 0.567             ;
; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outOnes[2]        ; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outHundreds[3] ; 0.567             ;
; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outOnes[1]        ; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outHundreds[3] ; 0.567             ;
; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outOnes[3]        ; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outHundreds[3] ; 0.567             ;
; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outOnes[0]        ; HP_DISPLAY:inst55|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outHundreds[3] ; 0.567             ;
; SCORE_DISPLAY:inst56|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outOnes[2]     ; SCORE_DISPLAY:inst56|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outOnes[0]  ; 0.566             ;
; AUDIO:inst18|audio_codec_controller:inst|i2c:i2c_inst|SD_COUNTER[2]           ; AUDIO:inst18|audio_codec_controller:inst|i2c:i2c_inst|SD_COUNTER[4]        ; 0.565             ;
; Monster_Block_T:inst51|object_move:inst|wanted_direction[3]                   ; Monster_Block_T:inst51|object_move:inst|curr_direction[0]                  ; 0.548             ;
; SCORE_DISPLAY:inst56|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outOnes[1]     ; SCORE_DISPLAY:inst56|NUMBERS_DISPLAY:inst|NUMBERS_manager:inst|outOnes[0]  ; 0.541             ;
; AUDIO:inst18|audio_codec_controller:inst|i2c:i2c_inst|SD_COUNTER[4]           ; AUDIO:inst18|audio_codec_controller:inst|i2c:i2c_inst|SD_COUNTER[4]        ; 0.541             ;
; Monster_Block_T:inst51|object_move:inst|wanted_direction[1]                   ; Monster_Block_T:inst51|object_move:inst|curr_direction[0]                  ; 0.541             ;
; AUDIO:inst18|audio_codec_controller:inst|i2c:i2c_inst|NEXT_WORD_del           ; AUDIO:inst18|audio_codec_controller:inst|i2c:i2c_inst|SD_COUNTER[4]        ; 0.535             ;
; AUDIO:inst18|audio_codec_controller:inst|i2c:i2c_inst|SD_COUNTER[1]           ; AUDIO:inst18|audio_codec_controller:inst|i2c:i2c_inst|SD_COUNTER[4]        ; 0.525             ;
; Monster_Block_T:inst51|monsterBitMap:inst2|monster_ps.s_red                   ; Monster_Block_T:inst51|monsterBitMap:inst2|RGBout[1]                       ; 0.520             ;
; AUDIO:inst18|audio_codec_controller:inst|CLOCK_500:CLOCK_500_inst|address[3]  ; AUDIO:inst18|audio_codec_controller:inst|i2c:i2c_inst|SD_COUNTER[4]        ; 0.519             ;
; Monster_Block_T:inst50|object_move:inst|changeDirection                       ; Monster_Block_T:inst50|object_move:inst|wanted_direction[0]                ; 0.505             ;
; AUDIO:inst18|audio_codec_controller:inst|CLOCK_500:CLOCK_500_inst|address[1]  ; AUDIO:inst18|audio_codec_controller:inst|i2c:i2c_inst|SD_COUNTER[4]        ; 0.500             ;
; AUDIO:inst18|audio_codec_controller:inst|CLOCK_500:CLOCK_500_inst|address[0]  ; AUDIO:inst18|audio_codec_controller:inst|i2c:i2c_inst|SD_COUNTER[4]        ; 0.495             ;
; AUDIO:inst18|audio_codec_controller:inst|CLOCK_500:CLOCK_500_inst|address[2]  ; AUDIO:inst18|audio_codec_controller:inst|i2c:i2c_inst|SD_COUNTER[4]        ; 0.489             ;
; AUDIO:inst18|audio_codec_controller:inst|i2c:i2c_inst|SD_COUNTER[0]           ; AUDIO:inst18|audio_codec_controller:inst|i2c:i2c_inst|SDO                  ; 0.473             ;
; AUDIO:inst18|audio_codec_controller:inst|i2c:i2c_inst|SD_COUNTER[5]           ; AUDIO:inst18|audio_codec_controller:inst|i2c:i2c_inst|SDO                  ; 0.473             ;
; AUDIO:inst18|audio_codec_controller:inst|i2c:i2c_inst|SD_COUNTER[3]           ; AUDIO:inst18|audio_codec_controller:inst|i2c:i2c_inst|SDO                  ; 0.473             ;
; Pacman_Block_T:inst15|pacmanBitMap:inst5|last_move.00                         ; Pacman_Block_T:inst15|pacmanBitMap:inst5|pacman_ps.s_up                    ; 0.468             ;
; Pacman_Block_T:inst15|pacmanBitMap:inst5|pacman_ps.s_down                     ; Pacman_Block_T:inst15|pacmanBitMap:inst5|pacman_ps.s_up                    ; 0.468             ;
; Pacman_Block_T:inst15|pacmanBitMap:inst5|pacman_ps.s_close                    ; Pacman_Block_T:inst15|pacmanBitMap:inst5|pacman_ps.s_up                    ; 0.468             ;
; Pacman_Block_T:inst15|pacmanBitMap:inst5|last_move.01                         ; Pacman_Block_T:inst15|pacmanBitMap:inst5|pacman_ps.s_up                    ; 0.468             ;
; Pacman_Block_T:inst15|pacmanBitMap:inst5|pacman_ps.s_left                     ; Pacman_Block_T:inst15|pacmanBitMap:inst5|pacman_ps.s_up                    ; 0.468             ;
; Pacman_Block_T:inst15|pacmanBitMap:inst5|pacman_ps.s_break                    ; Pacman_Block_T:inst15|pacmanBitMap:inst5|pacman_ps.s_up                    ; 0.468             ;
; Pacman_Block_T:inst15|pacmanBitMap:inst5|pacman_ps.s_right                    ; Pacman_Block_T:inst15|pacmanBitMap:inst5|pacman_ps.s_up                    ; 0.468             ;
; Pacman_Block_T:inst15|pacmanBitMap:inst5|switchFlag                           ; Pacman_Block_T:inst15|pacmanBitMap:inst5|pacman_ps.s_up                    ; 0.468             ;
; TOP_KBD:inst16|keyPad_decoder:inst2|keyIsPressed[7]                           ; Pacman_Block_T:inst15|pacmanBitMap:inst5|pacman_ps.s_up                    ; 0.468             ;
; Pacman_Block_T:inst15|pacmanBitMap:inst5|pacman_ps.s_idle                     ; Pacman_Block_T:inst15|pacmanBitMap:inst5|pacman_ps.s_up                    ; 0.468             ;
; Pacman_Block_T:inst15|pacmanBitMap:inst5|pacman_ps.s_up                       ; Pacman_Block_T:inst15|pacmanBitMap:inst5|pacman_ps.s_up                    ; 0.468             ;
; TILES_DISPLAY:inst44|TilesManager:inst|wall_broke                             ; Pacman_Block_T:inst15|pacmanBitMap:inst5|pacman_ps.s_up                    ; 0.468             ;
; Pacman_Block_T:inst15|object_move:inst2|curr_direction[3]                     ; Pacman_Block_T:inst15|pacmanBitMap:inst5|pacman_ps.s_up                    ; 0.468             ;
; Pacman_Block_T:inst15|object_move:inst2|curr_direction[1]                     ; Pacman_Block_T:inst15|pacmanBitMap:inst5|pacman_ps.s_up                    ; 0.468             ;
; Pacman_Block_T:inst15|object_move:inst2|curr_direction[0]                     ; Pacman_Block_T:inst15|pacmanBitMap:inst5|pacman_ps.s_up                    ; 0.468             ;
; Pacman_Block_T:inst15|object_move:inst2|curr_direction[2]                     ; Pacman_Block_T:inst15|pacmanBitMap:inst5|pacman_ps.s_up                    ; 0.468             ;
; game_controller:inst19|playGame                                               ; Pacman_Block_T:inst15|pacmanBitMap:inst5|pacman_ps.s_up                    ; 0.468             ;
; Monster_Block_T:inst51|monsterBitMap:inst2|monster_ps.s_green                 ; Monster_Block_T:inst51|monsterBitMap:inst2|RGBout[1]                       ; 0.465             ;
; LEVEL_DISPLAY:inst8|LEVEL_TEXT_DISPLAY:inst12|square_object:inst11|offsetX[0] ; LEVEL_DISPLAY:inst8|LEVEL_TEXT_DISPLAY:inst12|levelBitMap:inst1|RGBout[0]  ; 0.463             ;
; LEVEL_DISPLAY:inst8|LEVEL_TEXT_DISPLAY:inst12|square_object:inst11|offsetX[1] ; LEVEL_DISPLAY:inst8|LEVEL_TEXT_DISPLAY:inst12|levelBitMap:inst1|RGBout[0]  ; 0.458             ;
; LEVEL_DISPLAY:inst8|LEVEL_TEXT_DISPLAY:inst12|square_object:inst11|offsetX[5] ; LEVEL_DISPLAY:inst8|LEVEL_TEXT_DISPLAY:inst12|levelBitMap:inst1|RGBout[0]  ; 0.447             ;
; VGA_Controller:inst|V_Cont[9]                                                 ; MESSAGE_DISPLAY:inst59|square_object:inst12|drawingRequest                 ; 0.442             ;
; VGA_Controller:inst|V_Cont[10]                                                ; MESSAGE_DISPLAY:inst59|square_object:inst12|drawingRequest                 ; 0.442             ;
; VGA_Controller:inst|V_Cont[7]                                                 ; MESSAGE_DISPLAY:inst59|square_object:inst12|drawingRequest                 ; 0.442             ;
; VGA_Controller:inst|V_Cont[6]                                                 ; MESSAGE_DISPLAY:inst59|square_object:inst12|drawingRequest                 ; 0.442             ;
; VGA_Controller:inst|V_Cont[4]                                                 ; MESSAGE_DISPLAY:inst59|square_object:inst12|drawingRequest                 ; 0.442             ;
; VGA_Controller:inst|V_Cont[3]                                                 ; MESSAGE_DISPLAY:inst59|square_object:inst12|drawingRequest                 ; 0.442             ;
; VGA_Controller:inst|V_Cont[8]                                                 ; MESSAGE_DISPLAY:inst59|square_object:inst12|drawingRequest                 ; 0.442             ;
; VGA_Controller:inst|V_Cont[5]                                                 ; MESSAGE_DISPLAY:inst59|square_object:inst12|drawingRequest                 ; 0.442             ;
; Monster_Block_T:inst51|object_move:inst|wanted_direction[2]                   ; Monster_Block_T:inst51|object_move:inst|curr_direction[0]                  ; 0.433             ;
; HP_DISPLAY:inst55|HP_TEXT_DISPLAY:inst5|square_object:inst11|offsetY[1]       ; HP_DISPLAY:inst55|HP_TEXT_DISPLAY:inst5|HPBitMap:inst|RGBout[0]            ; 0.417             ;
; HP_DISPLAY:inst55|HP_TEXT_DISPLAY:inst5|square_object:inst11|offsetY[0]       ; HP_DISPLAY:inst55|HP_TEXT_DISPLAY:inst5|HPBitMap:inst|RGBout[0]            ; 0.417             ;
; HP_DISPLAY:inst55|HP_TEXT_DISPLAY:inst5|square_object:inst11|offsetY[2]       ; HP_DISPLAY:inst55|HP_TEXT_DISPLAY:inst5|HPBitMap:inst|RGBout[0]            ; 0.417             ;
; HP_DISPLAY:inst55|HP_TEXT_DISPLAY:inst5|square_object:inst11|offsetX[3]       ; HP_DISPLAY:inst55|HP_TEXT_DISPLAY:inst5|HPBitMap:inst|RGBout[0]            ; 0.417             ;
; HP_DISPLAY:inst55|HP_TEXT_DISPLAY:inst5|square_object:inst11|offsetX[4]       ; HP_DISPLAY:inst55|HP_TEXT_DISPLAY:inst5|HPBitMap:inst|RGBout[0]            ; 0.417             ;
; HP_DISPLAY:inst55|HP_TEXT_DISPLAY:inst5|square_object:inst11|offsetX[0]       ; HP_DISPLAY:inst55|HP_TEXT_DISPLAY:inst5|HPBitMap:inst|RGBout[0]            ; 0.417             ;
; HP_DISPLAY:inst55|HP_TEXT_DISPLAY:inst5|square_object:inst11|offsetX[1]       ; HP_DISPLAY:inst55|HP_TEXT_DISPLAY:inst5|HPBitMap:inst|RGBout[0]            ; 0.417             ;
; HP_DISPLAY:inst55|HP_TEXT_DISPLAY:inst5|square_object:inst11|offsetX[2]       ; HP_DISPLAY:inst55|HP_TEXT_DISPLAY:inst5|HPBitMap:inst|RGBout[0]            ; 0.417             ;
; HP_DISPLAY:inst55|HP_TEXT_DISPLAY:inst5|square_object:inst11|offsetX[5]       ; HP_DISPLAY:inst55|HP_TEXT_DISPLAY:inst5|HPBitMap:inst|RGBout[0]            ; 0.417             ;
; MESSAGE_DISPLAY:inst59|square_object:inst12|offsetY[0]                        ; MESSAGE_DISPLAY:inst59|WinBitMap:inst6|RGBout[4]                           ; 0.408             ;
; MESSAGE_DISPLAY:inst59|square_object:inst12|offsetY[1]                        ; MESSAGE_DISPLAY:inst59|WinBitMap:inst6|RGBout[4]                           ; 0.408             ;
+-------------------------------------------------------------------------------+----------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 5CSXFC6D6F31C6 for design "Lab1Demo"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 1 clock (1 global)
    Info (11162): CLK_31P5:inst7|CLK_31P5_0002:clk_31p5_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 2701 fanout uses global clock CLKCTRL_G7
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332104): Reading SDC File: 'DE10_Standard_Audio.sdc'
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(9): CLOCK2_50 could not be matched with a port File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 9
Warning (332049): Ignored create_clock at DE10_Standard_Audio.sdc(9): Argument <targets> is an empty collection File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 9
    Info (332050): create_clock -period "50.000000 MHz" [get_ports CLOCK2_50] File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 9
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(10): CLOCK3_50 could not be matched with a port File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 10
Warning (332049): Ignored create_clock at DE10_Standard_Audio.sdc(10): Argument <targets> is an empty collection File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 10
    Info (332050): create_clock -period "50.000000 MHz" [get_ports CLOCK3_50] File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 10
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(11): CLOCK4_50 could not be matched with a port File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 11
Warning (332049): Ignored create_clock at DE10_Standard_Audio.sdc(11): Argument <targets> is an empty collection File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 11
    Info (332050): create_clock -period "50.000000 MHz" [get_ports CLOCK4_50] File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 11
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(14): CLOCK_27 could not be matched with a port File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 14
Warning (332049): Ignored create_clock at DE10_Standard_Audio.sdc(14): Argument <targets> is an empty collection File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 14
    Info (332050): create_clock -period "27.000000 MHz" [get_ports CLOCK_27] File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 14
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(17): AUD_XCK could not be matched with a port File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 17
Warning (332049): Ignored create_clock at DE10_Standard_Audio.sdc(17): Argument <targets> is an empty collection File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 17
    Info (332050): create_clock -period "18.432 MHz" -name clk_audxck [get_ports AUD_XCK] File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 17
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(18): AUD_BCLK could not be matched with a port File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 18
Warning (332049): Ignored create_clock at DE10_Standard_Audio.sdc(18): Argument <targets> is an empty collection File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 18
    Info (332050): create_clock -period "3.536 MHz" -name clk_audbck [get_ports AUD_BCLK] File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 18
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(20): VGA_CLK could not be matched with a port File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 20
Warning (332049): Ignored create_clock at DE10_Standard_Audio.sdc(20): Argument <targets> is an empty collection File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 20
    Info (332050): create_clock -period "25.18 MHz" -name clk_vga [get_ports VGA_CLK] File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 20
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(28): altera_reserved_tck could not be matched with a port or pin or register or keeper or net or combinational node or node File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 28
Warning (332049): Ignored create_clock at DE10_Standard_Audio.sdc(28): Argument <targets> is not an object ID File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 28
    Info (332050): create_clock -name {altera_reserved_tck} -period 40 {altera_reserved_tck} File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 28
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(29): altera_reserved_tdi could not be matched with a port File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 29
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(29): altera_reserved_tck could not be matched with a clock File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 29
Warning (332049): Ignored set_input_delay at DE10_Standard_Audio.sdc(29): Argument <targets> is an empty collection File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 29
    Info (332050): set_input_delay -clock altera_reserved_tck -clock_fall 3 [get_ports altera_reserved_tdi] File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 29
Warning (332049): Ignored set_input_delay at DE10_Standard_Audio.sdc(29): Argument -clock is not an object ID File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 29
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(30): altera_reserved_tms could not be matched with a port File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 30
Warning (332049): Ignored set_input_delay at DE10_Standard_Audio.sdc(30): Argument <targets> is an empty collection File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 30
    Info (332050): set_input_delay -clock altera_reserved_tck -clock_fall 3 [get_ports altera_reserved_tms] File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 30
Warning (332049): Ignored set_input_delay at DE10_Standard_Audio.sdc(30): Argument -clock is not an object ID File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 30
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(31): altera_reserved_tdo could not be matched with a port File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 31
Warning (332049): Ignored set_output_delay at DE10_Standard_Audio.sdc(31): Argument <targets> is an empty collection File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 31
    Info (332050): set_output_delay -clock altera_reserved_tck 3 [get_ports altera_reserved_tdo] File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 31
Warning (332049): Ignored set_output_delay at DE10_Standard_Audio.sdc(31): Argument -clock is not an object ID File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 31
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {inst7|clk_31p5_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -divide_by 5 -multiply_by 63 -duty_cycle 50.00 -name {inst7|clk_31p5_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {inst7|clk_31p5_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {inst7|clk_31p5_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 20 -duty_cycle 50.00 -name {inst7|clk_31p5_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {inst7|clk_31p5_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(38): u0|pll|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk could not be matched with a pin File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 38
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(39): DRAM_CLK could not be matched with a port File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 39
Critical Warning (332049): Ignored create_generated_clock at DE10_Standard_Audio.sdc(38): Argument <targets> is an empty collection File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 38
    Info (332050): create_generated_clock -source [get_pins {u0|pll|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk}] \
                      -name clk_dram_ext [get_ports {DRAM_CLK}] File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 38
Warning (332049): Ignored create_generated_clock at DE10_Standard_Audio.sdc(38): Argument -source is an empty collection File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 38
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(62): DRAM_DQ* could not be matched with a port File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 62
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(62): clk_dram_ext could not be matched with a clock File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 62
Warning (332049): Ignored set_input_delay at DE10_Standard_Audio.sdc(62): Argument <targets> is an empty collection File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 62
    Info (332050): set_input_delay -max -clock clk_dram_ext 5.9 [get_ports DRAM_DQ*] File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 62
Warning (332049): Ignored set_input_delay at DE10_Standard_Audio.sdc(62): Argument -clock is not an object ID File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 62
Warning (332049): Ignored set_input_delay at DE10_Standard_Audio.sdc(63): Argument <targets> is an empty collection File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 63
    Info (332050): set_input_delay -min -clock clk_dram_ext 3.0 [get_ports DRAM_DQ*] File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 63
Warning (332049): Ignored set_input_delay at DE10_Standard_Audio.sdc(63): Argument -clock is not an object ID File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 63
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(67): u0|pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk could not be matched with a clock File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 67
Warning (332049): Ignored set_multicycle_path at DE10_Standard_Audio.sdc(66): Argument <from> is an empty collection File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 66
    Info (332050): set_multicycle_path -from [get_clocks {clk_dram_ext}] \
                    -to [get_clocks {u0|pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] \
                                                  -setup 2 File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 66
Warning (332049): Ignored set_multicycle_path at DE10_Standard_Audio.sdc(66): Argument <to> is an empty collection File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 66
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(80): DRAM_*DQM could not be matched with a port File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 80
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(80): DRAM_DQ* could not be matched with a port File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 80
Warning (332049): Ignored set_output_delay at DE10_Standard_Audio.sdc(80): Argument <targets> is an empty collection File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 80
    Info (332050): set_output_delay -max -clock clk_dram_ext 1.6  [get_ports {DRAM_DQ* DRAM_*DQM}] File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 80
Warning (332049): Ignored set_output_delay at DE10_Standard_Audio.sdc(80): Argument -clock is not an object ID File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 80
Warning (332049): Ignored set_output_delay at DE10_Standard_Audio.sdc(81): Argument <targets> is an empty collection File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 81
    Info (332050): set_output_delay -min -clock clk_dram_ext -0.9 [get_ports {DRAM_DQ* DRAM_*DQM}] File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 81
Warning (332049): Ignored set_output_delay at DE10_Standard_Audio.sdc(81): Argument -clock is not an object ID File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 81
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(82): DRAM_ADDR* could not be matched with a port File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 82
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(82): DRAM_BA* could not be matched with a port File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 82
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(82): DRAM_CAS_N could not be matched with a port File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 82
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(82): DRAM_CKE could not be matched with a port File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 82
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(82): DRAM_CS_N could not be matched with a port File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 82
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(82): DRAM_RAS_N could not be matched with a port File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 82
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(82): DRAM_WE_N could not be matched with a port File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 82
Warning (332049): Ignored set_output_delay at DE10_Standard_Audio.sdc(82): Argument <targets> is an empty collection File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 82
    Info (332050): set_output_delay -max -clock clk_dram_ext 1.6  [get_ports {DRAM_ADDR* DRAM_BA* DRAM_RAS_N DRAM_CAS_N DRAM_WE_N DRAM_CKE DRAM_CS_N}] File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 82
Warning (332049): Ignored set_output_delay at DE10_Standard_Audio.sdc(82): Argument -clock is not an object ID File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 82
Warning (332049): Ignored set_output_delay at DE10_Standard_Audio.sdc(83): Argument <targets> is an empty collection File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 83
    Info (332050): set_output_delay -min -clock clk_dram_ext -0.9 [get_ports {DRAM_ADDR* DRAM_BA* DRAM_RAS_N DRAM_CAS_N DRAM_WE_N DRAM_CKE DRAM_CS_N}] File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 83
Warning (332049): Ignored set_output_delay at DE10_Standard_Audio.sdc(83): Argument -clock is not an object ID File: C:/Technion/Lab1A/pacman_final_12_09_23_restored/DE10_Standard_Audio.sdc Line: 83
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst7|clk_31p5_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: inst7|clk_31p5_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: inst7|clk_31p5_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 3 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000     CLOCK_50
    Info (332111):    1.587 inst7|clk_31p5_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   31.746 inst7|clk_31p5_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "ADC_CONVST" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DIN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DOUT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ball_toggle" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ir_write" is assigned to location or region, but does not exist in design
    Warning (15706): Node "numKey[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "numKey[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "numKey[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "numKey[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sound_on" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:11
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:33
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 19% of the available device resources in the region that extends from location X56_Y0 to location X66_Y10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:07
Info (11888): Total time spent on timing analysis during the Fitter is 11.07 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:26
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 7 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin AUDOUT[5] has a permanently enabled output enable
    Info (169065): Pin AUDOUT[6] has a permanently enabled output enable
    Info (169065): Pin AUDOUT[3] has a permanently enabled output enable
    Info (169065): Pin AUDOUT[2] has a permanently disabled output enable
    Info (169065): Pin AUDOUT[1] has a permanently disabled output enable
    Info (169065): Pin AUDOUT[0] has a permanently disabled output enable
    Info (169065): Pin AUDOUT[4] has a permanently disabled output enable
Info (144001): Generated suppressed messages file C:/Technion/Lab1A/pacman_final_12_09_23_restored/output_files/Lab1Demo.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 122 warnings
    Info: Peak virtual memory: 6361 megabytes
    Info: Processing ended: Wed Sep 13 17:37:47 2023
    Info: Elapsed time: 00:02:23
    Info: Total CPU time (on all processors): 00:02:08


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Technion/Lab1A/pacman_final_12_09_23_restored/output_files/Lab1Demo.fit.smsg.


