<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:35:42.3542</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2010.10.27</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2024-7022147</applicationNumber><claimCount>11</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2024.07.09</openDate><openNumber>10-2024-0108579</openNumber><originalApplicationDate>2010.10.27</originalApplicationDate><originalApplicationKind>국제출원/분할</originalApplicationKind><originalApplicationNumber>10-2022-7034182</originalApplicationNumber><originalExaminationRequestDate>2024.07.02</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.07.02</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/20</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/70</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 12/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/40</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020227034182</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명의 목적은, 채널 형성 영역에 산화물 반도체를 포함하는 트랜지스터들과 채널 형성 영역에 비-산화물 반도체를 포함하는 트랜지스터들을 동일 기판 상에 집적하는 트랜지스터들을 조합하는 반도체 장치를 제공하는 것이다. 본 발명의 응용은 특정 소거 동작을 필요로 하지 않고 반복된 기록 동작으로 인한 손상들을 받지 않는 실질적으로 비-휘발성 반도체 메모리들을 실현하는 것이다. 또한, 반도체 장치는 다치 데이터를 저장하도록 잘 구성된다. 제작 방법, 애플리케이션 회로 및 구동/판독 방법들이 상세히 설명된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2011.05.26</internationOpenDate><internationOpenNumber>WO2011062058</internationOpenNumber><internationalApplicationDate>2010.10.27</internationalApplicationDate><internationalApplicationNumber>PCT/JP2010/069546</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 채널 형성 영역에 실리콘을 갖는 제 1 트랜지스터와,채널 형성 영역에 산화물 반도체를 갖는 제 2 트랜지스터를 갖고,상기 제 1 트랜지스터의 게이트와, 상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽이 전기적으로 접속된 반도체 장치에 있어서,상기 제 1 트랜지스터의 게이트 전극으로서 기능하는 영역을 갖는 제 1 도전층과,상기 제 1 도전층의 위쪽에 위치하는 제 1 절연층과,상기 제 1 절연층의 위쪽에 위치하고, 또한 상기 제 2 트랜지스터의 채널 형성 영역을 갖는 산화물 반도체층과,상기 산화물 반도체층의 위쪽에 위치하는 제 2 절연층과,상기 제 2 절연층의 상면과 접하는 영역을 갖고, 또한 상기 제 1 도전층과, 상기 산화물 반도체층을 전기적으로 접속시키는 기능을 갖는 제 2 도전층을 갖고,상기 제 1 트랜지스터는 상기 제 2 트랜지스터의 채널 길이 방향과 교차하는 방향으로 채널 길이 방향을 갖고,평면에서 볼 때, 상기 제 2 도전층은 상기 제 2 트랜지스터의 채널 길이 방향과 평행한 방향으로 연장되는 영역을 갖는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 채널 형성 영역에 실리콘을 갖는 제 1 트랜지스터와,채널 형성 영역에 산화물 반도체를 갖는 제 2 트랜지스터를 갖고,상기 제 1 트랜지스터의 게이트와, 상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽이 전기적으로 접속된 반도체 장치에 있어서,상기 제 1 트랜지스터의 게이트 전극으로서 기능하는 영역을 갖는 제 1 도전층과,상기 제 1 도전층의 위쪽에 위치하는 제 1 절연층과,상기 제 1 절연층의 위쪽에 위치하고, 또한 상기 제 2 트랜지스터의 채널 형성 영역을 갖는 산화물 반도체층과,상기 산화물 반도체층의 위쪽에 위치하는 제 2 절연층과,상기 제 2 절연층의 상면과 접하는 영역을 갖고, 또한 상기 제 1 도전층과, 상기 산화물 반도체층을 전기적으로 접속시키는 기능을 갖는 제 2 도전층과,상기 제 2 절연층의 상면과 접하는 영역을 갖고, 또한 상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속된 제 3 도전층을 갖고,상기 제 1 트랜지스터는 상기 제 2 트랜지스터의 채널 길이 방향과 교차하는 방향으로 채널 길이 방향을 갖고,평면에서 볼 때, 상기 제 2 도전층은 상기 제 2 트랜지스터의 채널 길이 방향과 평행한 방향으로 연장되는 영역을 갖고,상기 제 2 도전층과 상기 제 3 도전층은 동일한 재료를 갖는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 매트릭스상으로 배치된 복수의 회로를 갖고,상기 복수의 회로의 각각은,실리콘을 포함하는 채널 형성 영역을 갖는 제 1 트랜지스터와,산화물 반도체를 포함하는 채널 형성 영역을 갖는 제 2 트랜지스터와,실리콘을 포함하는 채널 형성 영역을 갖는 제 3 트랜지스터와,용량 소자를 갖고,상기 제 1 트랜지스터의 게이트와, 상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽과, 상기 용량 소자의 한쪽의 전극이 서로 전기적으로 접속되고,상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽과, 상기 제 3 트랜지스터의 소스 및 드레인 중 한쪽이 서로 전기적으로 접속되는 반도체 장치에 있어서,상기 제 1 트랜지스터의 채널 형성 영역을 갖는 반도체층과,상기 반도체층의 위쪽에 위치하는 영역을 갖고, 또한 상기 제 1 트랜지스터의 게이트 전극으로서의 기능을 갖는 제 1 도전층과,상기 제 1 도전층의 위쪽에 위치하는 영역을 갖고, 또한 질화 실리콘을 갖는 제 1 절연층과,상기 제 1 절연층의 위쪽에 위치하는 영역을 갖고, 상기 제 2 트랜지스터의 게이트 전극으로서의 기능을 갖는 제 2 도전층과,상기 제 2 도전층의 위쪽에 위치하는 영역을 갖고, 또한 상기 제 2 트랜지스터의 게이트 절연층으로서 기능하는 영역을 갖는 제 2 절연층과,상기 제 2 절연층의 위쪽에 위치하는 영역을 갖고, 또한 상기 제 2 트랜지스터의 채널 형성 영역을 갖는 산화물 반도체층과,상기 산화물 반도체층의 위쪽에 위치하는 영역을 갖고, 또한 산화 실리콘을 갖는 제 3 절연층과,상기 제 3 절연층의 위쪽에 위치하는 영역을 갖고, 또한 질화 실리콘을 갖는 제 4 절연층과,상기 제 4 절연층의 위쪽에 위치하는 영역을 갖는 제 3 도전층을 갖고,상기 반도체층은 실리콘을 갖고,상기 산화물 반도체층은 In, Ga 및 Zn을 갖고,상기 제 2 절연층은 산화 실리콘을 포함하는 층과, 질화 실리콘을 포함하는 층을 갖는 적층 구조를 갖고,상기 제 3 절연층은 상기 산화물 반도체층의 상면에 접하는 영역을 갖고,상기 제 3 도전층은 상기 제 4 절연층의 상면에 접하는 영역을 갖고,상기 제 1 도전층은, 상기 제 3 도전층을 통해, 상기 산화물 반도체층과 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 매트릭스상으로 배치된 복수의 회로를 갖고,상기 복수의 회로의 각각은,실리콘을 포함하는 채널 형성 영역을 갖는 제 1 트랜지스터와,산화물 반도체를 포함하는 채널 형성 영역을 갖는 제 2 트랜지스터와,실리콘을 포함하는 채널 형성 영역을 갖는 제 3 트랜지스터와,용량 소자를 갖고,상기 제 1 트랜지스터의 게이트와, 상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽과, 상기 용량 소자의 한쪽의 전극이 서로 전기적으로 접속되고,상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽과, 상기 제 3 트랜지스터의 소스 및 드레인 중 한쪽이 서로 전기적으로 접속되는 반도체 장치에 있어서,상기 제 1 트랜지스터의 채널 형성 영역을 갖는 반도체층과,상기 반도체층의 위쪽에 위치하는 영역을 갖고, 또한 상기 제 1 트랜지스터의 게이트 전극으로서의 기능을 갖는 제 1 도전층과,상기 제 1 도전층의 위쪽에 위치하는 영역을 갖고, 또한 질화 실리콘을 갖는 제 1 절연층과,상기 제 1 절연층의 위쪽에 위치하는 영역을 갖고, 상기 제 2 트랜지스터의 게이트 전극으로서의 기능을 갖는 제 2 도전층과,상기 제 2 도전층의 위쪽에 위치하는 영역을 갖고, 또한 상기 제 2 트랜지스터의 게이트 절연층으로서 기능하는 영역을 갖는 제 2 절연층과,상기 제 2 절연층의 위쪽에 위치하는 영역을 갖고, 또한 상기 제 2 트랜지스터의 채널 형성 영역을 갖는 산화물 반도체층과,상기 산화물 반도체층의 위쪽에 위치하는 영역을 갖고, 또한 산화 실리콘을 갖는 제 3 절연층과,상기 제 3 절연층의 위쪽에 위치하는 영역을 갖고, 또한 질화 실리콘을 갖는 제 4 절연층과,상기 제 4 절연층의 위쪽에 위치하는 영역을 갖는 제 3 도전층을 갖고,상기 반도체층은 실리콘을 갖고,상기 산화물 반도체층은 In, Ga 및 Zn을 갖고,상기 제 2 절연층은 산화 실리콘을 포함하는 층과, 질화 실리콘을 포함하는 층을 갖는 적층 구조를 갖고,상기 제 3 절연층은 상기 산화물 반도체층의 상면에 접하는 영역을 갖고,상기 제 3 도전층은 상기 제 4 절연층의 상면에 접하는 영역을 갖고,상기 제 1 도전층은, 상기 제 3 도전층을 통해, 상기 산화물 반도체층과 전기적으로 접속되고,평면에서 볼 때, 상기 제 2 트랜지스터의 채널 형성 영역은 상기 제 1 트랜지스터의 채널 형성 영역과 중첩하지 않는, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 매트릭스상으로 배치된 복수의 회로를 갖고,상기 복수의 회로의 각각은,실리콘을 포함하는 채널 형성 영역을 갖는 제 1 트랜지스터와,산화물 반도체를 포함하는 채널 형성 영역을 갖는 제 2 트랜지스터와,실리콘을 포함하는 채널 형성 영역을 갖는 제 3 트랜지스터와,용량 소자를 갖고,상기 제 1 트랜지스터의 게이트와, 상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽과, 상기 용량 소자의 한쪽의 전극이 전기적으로 접속되고,상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽과, 상기 제 3 트랜지스터의 소스 및 드레인 중 한쪽이 전기적으로 접속되는 반도체 장치에 있어서,상기 제 1 트랜지스터의 채널 형성 영역을 갖는 반도체층과,상기 반도체층의 위쪽에 위치하는 영역을 갖고, 또한 상기 제 1 트랜지스터의 게이트 전극으로서의 기능을 갖는 제 1 도전층과,상기 제 1 도전층의 위쪽에 위치하는 영역과, 상기 반도체층의 위쪽에 위치하는 영역을 갖고, 또한 질화 실리콘을 갖는 제 1 절연층과,상기 제 1 절연층의 위쪽에 위치하는 영역을 갖고, 제 2 트랜지스터의 게이트 전극으로서의 기능을 갖는 제 2 도전층과,상기 제 2 도전층의 위쪽에 위치하는 영역을 갖고, 또한 상기 제 2 트랜지스터의 게이트 절연층으로서 기능하는 영역을 갖는 제 2 절연층과,상기 제 2 절연층의 위쪽에 위치하는 영역을 갖고, 또한 상기 제 2 트랜지스터의 채널 형성 영역을 갖는 산화물 반도체층과,상기 산화물 반도체층의 위쪽에 위치하는 영역을 갖고, 또한 산화 실리콘을 갖는 제 3 절연층과,상기 제 3 절연층의 위쪽에 위치하는 영역을 갖고, 또한 질화 실리콘을 갖는 제 4 절연층과,상기 제 4 절연층의 위쪽에 위치하는 영역을 갖는 제 3 도전층을 갖고,상기 반도체층은 실리콘을 갖고,상기 산화물 반도체층은 In, Ga 및 Zn을 갖고,상기 제 2 절연층은 산화 실리콘을 포함하는 층과, 질화 실리콘을 포함하는 층을 갖는 적층 구조를 갖고,상기 제 3 절연층은 상기 산화물 반도체층의 상면에 접하는 영역을 갖고,상기 제 3 도전층은 상기 제 4 절연층의 상면에 접하는 영역을 갖고,평면에서 볼 때, 상기 제 2 트랜지스터의 채널 길이 방향은 상기 제 1 트랜지스터의 채널 길이 방향과 교차하고,상기 제 3 도전층은 상기 제 1 트랜지스터의 채널 길이 방향과 교차하는 방향으로 연장되는 영역을 갖고,상기 제 1 도전층은, 상기 제 3 도전층을 통해, 상기 산화물 반도체층과 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 매트릭스상으로 배치된 복수의 회로를 갖고,상기 복수의 회로의 각각은,실리콘을 포함하는 채널 형성 영역을 갖는 제 1 트랜지스터와,산화물 반도체를 포함하는 채널 형성 영역을 갖는 제 2 트랜지스터와,실리콘을 포함하는 채널 형성 영역을 갖는 제 3 트랜지스터와,용량 소자를 갖고,상기 제 1 트랜지스터의 게이트와, 상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽과, 상기 용량 소자의 한쪽의 전극이 전기적으로 접속되고,상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽과, 상기 제 3 트랜지스터의 소스 및 드레인 중 한쪽이 전기적으로 접속되는 반도체 장치에 있어서,상기 제 1 트랜지스터의 채널 형성 영역을 갖는 반도체층과,상기 반도체층의 위쪽에 위치하는 영역을 갖고, 또한 상기 제 1 트랜지스터의 게이트 전극으로서의 기능을 갖는 제 1 도전층과,상기 제 1 도전층의 위쪽에 위치하는 영역과, 상기 반도체층의 위쪽에 위치하는 영역을 갖고, 또한 질화 실리콘을 갖는 제 1 절연층과,상기 제 1 절연층의 위쪽에 위치하는 영역을 갖고, 제 2 트랜지스터의 게이트 전극으로서의 기능을 갖는 제 2 도전층과,상기 제 2 도전층의 위쪽에 위치하는 영역을 갖고, 또한 상기 제 2 트랜지스터의 게이트 절연층으로서 기능하는 영역을 갖는 제 2 절연층과,상기 제 2 절연층의 위쪽에 위치하는 영역을 갖고, 또한 상기 제 2 트랜지스터의 채널 형성 영역을 갖는 산화물 반도체층과,상기 산화물 반도체층의 위쪽에 위치하는 영역을 갖고, 또한 산화 실리콘을 갖는 제 3 절연층과,상기 제 3 절연층의 위쪽에 위치하는 영역을 갖고, 또한 질화 실리콘을 갖는 제 4 절연층과,상기 제 4 절연층의 위쪽에 위치하는 영역을 갖는 제 3 도전층을 갖고,상기 반도체층은 실리콘을 갖고,상기 산화물 반도체층은 In, Ga 및 Zn을 갖고,상기 제 2 절연층은 산화 실리콘을 포함하는 층과, 질화 실리콘을 포함하는 층을 갖는 적층 구조를 갖고,상기 제 3 절연층은 상기 산화물 반도체층의 상면에 접하는 영역을 갖고,상기 제 3 도전층은 상기 제 4 절연층의 상면에 접하는 영역을 갖고,평면에서 볼 때, 상기 제 2 트랜지스터의 채널 형성 영역은 상기 제 1 트랜지스터의 채널 형성 영역과 중첩하지 않고,평면에서 볼 때, 상기 제 2 트랜지스터의 채널 길이 방향은 상기 제 1 트랜지스터의 채널 길이 방향과 교차하고,상기 제 3 도전층은 상기 제 1 트랜지스터의 채널 길이 방향과 교차하는 방향으로 연장되는 영역을 갖고,상기 제 1 도전층은, 상기 제 3 도전층을 통해, 상기 산화물 반도체층과 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 매트릭스상으로 배치된 복수의 회로를 갖고,상기 복수의 회로의 각각은,실리콘을 포함하는 채널 형성 영역을 갖는 제 1 트랜지스터와,산화물 반도체를 포함하는 채널 형성 영역을 갖는 제 2 트랜지스터와,실리콘을 포함하는 채널 형성 영역을 갖는 제 3 트랜지스터와,용량 소자를 갖고,상기 제 1 트랜지스터의 게이트와, 상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽과, 상기 용량 소자의 한쪽의 전극이 서로 전기적으로 접속되고,상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽과, 상기 제 3 트랜지스터의 소스 및 드레인 중 한쪽이 서로 전기적으로 접속되고,상기 복수의 회로의 각각은 다치형이며,상기 제 2 트랜지스터는 상기 제 1 트랜지스터의 게이트 전극에 부여된 n값(n은 2 이상의 정수)의 전위를 유지하는 기능을 갖는 반도체 장치에 있어서,상기 제 1 트랜지스터의 채널 형성 영역을 갖는 반도체층과,상기 반도체층의 위쪽에 위치하는 영역을 갖고, 또한 상기 제 1 트랜지스터의 게이트 전극으로서의 기능을 갖는 제 1 도전층과,상기 제 1 도전층의 위쪽에 위치하는 영역을 갖고, 또한 질화 실리콘을 갖는 제 1 절연층과,상기 제 1 절연층의 위쪽에 위치하는 영역을 갖고, 상기 제 2 트랜지스터의 게이트 전극으로서의 기능을 갖는 제 2 도전층과,상기 제 2 도전층의 위쪽에 위치하는 영역을 갖고, 또한 상기 제 2 트랜지스터의 게이트 절연층으로서 기능하는 영역을 갖는 제 2 절연층과,상기 제 2 절연층의 위쪽에 위치하는 영역을 갖고, 또한 상기 제 2 트랜지스터의 채널 형성 영역을 갖는 산화물 반도체층과,상기 산화물 반도체층의 위쪽에 위치하는 영역을 갖고, 또한 산화 실리콘을 갖는 제 3 절연층과,상기 제 3 절연층의 위쪽에 위치하는 영역을 갖고, 또한 질화 실리콘을 갖는 제 4 절연층과,상기 제 4 절연층의 위쪽에 위치하는 영역을 갖는 제 3 도전층을 갖고,상기 반도체층은 실리콘을 갖고,상기 산화물 반도체층은 In, Ga 및 Zn을 갖고,상기 제 2 절연층은 산화 실리콘을 포함하는 층과, 질화 실리콘을 포함하는 층을 갖는 적층 구조를 갖고,상기 제 3 절연층은 상기 산화물 반도체층의 상면에 접하는 영역을 갖고,상기 제 3 도전층은 상기 제 4 절연층의 상면에 접하는 영역을 갖고,상기 제 1 도전층은, 상기 제 3 도전층을 통해, 상기 산화물 반도체층과 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 매트릭스상으로 배치된 복수의 회로를 갖고,상기 복수의 회로의 각각은,실리콘을 포함하는 채널 형성 영역을 갖는 제 1 트랜지스터와,산화물 반도체를 포함하는 채널 형성 영역을 갖는 제 2 트랜지스터와,실리콘을 포함하는 채널 형성 영역을 갖는 제 3 트랜지스터와,용량 소자를 갖고,상기 제 1 트랜지스터의 게이트와, 상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽과, 상기 용량 소자의 한쪽의 전극이 서로 전기적으로 접속되고,상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽과, 상기 제 3 트랜지스터의 소스 및 드레인 중 한쪽이 서로 전기적으로 접속되고,상기 복수의 회로의 각각은 다치형이며,상기 제 2 트랜지스터는 상기 제 1 트랜지스터의 게이트 전극에 부여된 n값(n은 2 이상의 정수)의 전위를 유지하는 기능을 갖는 반도체 장치에 있어서,상기 제 1 트랜지스터의 채널 형성 영역을 갖는 반도체층과,상기 반도체층의 위쪽에 위치하는 영역을 갖고, 또한 상기 제 1 트랜지스터의 게이트 전극으로서의 기능을 갖는 제 1 도전층과,상기 제 1 도전층의 위쪽에 위치하는 영역을 갖고, 또한 질화 실리콘을 갖는 제 1 절연층과,상기 제 1 절연층의 위쪽에 위치하는 영역을 갖고, 상기 제 2 트랜지스터의 게이트 전극으로서의 기능을 갖는 제 2 도전층과,상기 제 2 도전층의 위쪽에 위치하는 영역을 갖고, 또한 상기 제 2 트랜지스터의 게이트 절연층으로서 기능하는 영역을 갖는 제 2 절연층과,상기 제 2 절연층의 위쪽에 위치하는 영역을 갖고, 또한 상기 제 2 트랜지스터의 채널 형성 영역을 갖는 산화물 반도체층과,상기 산화물 반도체층의 위쪽에 위치하는 영역을 갖고, 또한 산화 실리콘을 갖는 제 3 절연층과,상기 제 3 절연층의 위쪽에 위치하는 영역을 갖고, 또한 질화 실리콘을 갖는 제 4 절연층과,상기 제 4 절연층의 위쪽에 위치하는 영역을 갖는 제 3 도전층을 갖고,상기 반도체층은 실리콘을 갖고,상기 산화물 반도체층은 In, Ga 및 Zn을 갖고,상기 제 2 절연층은 산화 실리콘을 포함하는 층과, 질화 실리콘을 포함하는 층을 갖는 적층 구조를 갖고,상기 제 3 절연층은 상기 산화물 반도체층의 상면에 접하는 영역을 갖고,상기 제 3 도전층은 상기 제 4 절연층의 상면에 접하는 영역을 갖고,상기 제 1 도전층은, 상기 제 3 도전층을 통해, 상기 산화물 반도체층과 전기적으로 접속되고,평면에서 볼 때, 상기 제 2 트랜지스터의 채널 형성 영역은 상기 제 1 트랜지스터의 채널 형성 영역과 중첩하지 않는, 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 매트릭스상으로 배치된 복수의 회로를 갖고,상기 복수의 회로의 각각은,실리콘을 포함하는 채널 형성 영역을 갖는 제 1 트랜지스터와,산화물 반도체를 포함하는 채널 형성 영역을 갖는 제 2 트랜지스터와,실리콘을 포함하는 채널 형성 영역을 갖는 제 3 트랜지스터와,용량 소자를 갖고,상기 제 1 트랜지스터의 게이트와, 상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽과, 상기 용량 소자의 한쪽의 전극이 전기적으로 접속되고,상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽과, 상기 제 3 트랜지스터의 소스 및 드레인 중 한쪽이 전기적으로 접속되고,상기 복수의 회로의 각각은 다치형이며,상기 제 2 트랜지스터는 상기 제 1 트랜지스터의 게이트 전극에 부여된 n값(n은 2 이상의 정수)의 전위를 유지하는 기능을 갖는 반도체 장치에 있어서,상기 제 1 트랜지스터의 채널 형성 영역을 갖는 반도체층과,상기 반도체층의 위쪽에 위치하는 영역을 갖고, 또한 상기 제 1 트랜지스터의 게이트 전극으로서의 기능을 갖는 제 1 도전층과,상기 제 1 도전층의 위쪽에 위치하는 영역과, 상기 반도체층의 위쪽에 위치하는 영역을 갖고, 또한 질화 실리콘을 갖는 제 1 절연층과,상기 제 1 절연층의 위쪽에 위치하는 영역을 갖고, 제 2 트랜지스터의 게이트 전극으로서의 기능을 갖는 제 2 도전층과,상기 제 2 도전층의 위쪽에 위치하는 영역을 갖고, 또한 상기 제 2 트랜지스터의 게이트 절연층으로서 기능하는 영역을 갖는 제 2 절연층과,상기 제 2 절연층의 위쪽에 위치하는 영역을 갖고, 또한 상기 제 2 트랜지스터의 채널 형성 영역을 갖는 산화물 반도체층과,상기 산화물 반도체층의 위쪽에 위치하는 영역을 갖고, 또한 산화 실리콘을 갖는 제 3 절연층과,상기 제 3 절연층의 위쪽에 위치하는 영역을 갖고, 또한 질화 실리콘을 갖는 제 4 절연층과,상기 제 4 절연층의 위쪽에 위치하는 영역을 갖는 제 3 도전층을 갖고,상기 반도체층은 실리콘을 갖고,상기 산화물 반도체층은 In, Ga 및 Zn을 갖고,상기 제 2 절연층은 산화 실리콘을 포함하는 층과, 질화 실리콘을 포함하는 층을 갖는 적층 구조를 갖고,상기 제 3 절연층은 상기 산화물 반도체층의 상면에 접하는 영역을 갖고,상기 제 3 도전층은 상기 제 4 절연층의 상면에 접하는 영역을 갖고,평면에서 볼 때, 상기 제 2 트랜지스터의 채널 길이 방향은 상기 제 1 트랜지스터의 채널 길이 방향과 교차하고,상기 제 3 도전층은 상기 제 1 트랜지스터의 채널 길이 방향과 교차하는 방향으로 연장되는 영역을 갖고,상기 제 1 도전층은, 상기 제 3 도전층을 통해, 상기 산화물 반도체층과 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>10. 매트릭스상으로 배치된 복수의 회로를 갖고,상기 복수의 회로의 각각은,실리콘을 포함하는 채널 형성 영역을 갖는 제 1 트랜지스터와,산화물 반도체를 포함하는 채널 형성 영역을 갖는 제 2 트랜지스터와,실리콘을 포함하는 채널 형성 영역을 갖는 제 3 트랜지스터와,용량 소자를 갖고,상기 제 1 트랜지스터의 게이트와, 상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽과, 상기 용량 소자의 한쪽의 전극이 전기적으로 접속되고,상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽과, 상기 제 3 트랜지스터의 소스 및 드레인 중 한쪽이 전기적으로 접속되고,상기 복수의 회로의 각각은 다치형이며,상기 제 2 트랜지스터는 상기 제 1 트랜지스터의 게이트 전극에 부여된 n값(n은 2 이상의 정수)의 전위를 유지하는 기능을 갖는 반도체 장치에 있어서,상기 제 1 트랜지스터의 채널 형성 영역을 갖는 반도체층과,상기 반도체층의 위쪽에 위치하는 영역을 갖고, 또한 상기 제 1 트랜지스터의 게이트 전극으로서의 기능을 갖는 제 1 도전층과,상기 제 1 도전층의 위쪽에 위치하는 영역과, 상기 반도체층의 위쪽에 위치하는 영역을 갖고, 또한 질화 실리콘을 갖는 제 1 절연층과,상기 제 1 절연층의 위쪽에 위치하는 영역을 갖고, 제 2 트랜지스터의 게이트 전극으로서의 기능을 갖는 제 2 도전층과,상기 제 2 도전층의 위쪽에 위치하는 영역을 갖고, 또한 상기 제 2 트랜지스터의 게이트 절연층으로서 기능하는 영역을 갖는 제 2 절연층과,상기 제 2 절연층의 위쪽에 위치하는 영역을 갖고, 또한 상기 제 2 트랜지스터의 채널 형성 영역을 갖는 산화물 반도체층과,상기 산화물 반도체층의 위쪽에 위치하는 영역을 갖고, 또한 산화 실리콘을 갖는 제 3 절연층과,상기 제 3 절연층의 위쪽에 위치하는 영역을 갖고, 또한 질화 실리콘을 갖는 제 4 절연층과,상기 제 4 절연층의 위쪽에 위치하는 영역을 갖는 제 3 도전층을 갖고,상기 반도체층은 실리콘을 갖고,상기 산화물 반도체층은 In, Ga 및 Zn을 갖고,상기 제 2 절연층은 산화 실리콘을 포함하는 층과, 질화 실리콘을 포함하는 층을 갖는 적층 구조를 갖고,상기 제 3 절연층은 상기 산화물 반도체층의 상면에 접하는 영역을 갖고,상기 제 3 도전층은 상기 제 4 절연층의 상면에 접하는 영역을 갖고,평면에서 볼 때, 상기 제 2 트랜지스터의 채널 형성 영역은 상기 제 1 트랜지스터의 채널 형성 영역과 중첩하지 않고,평면에서 볼 때, 상기 제 2 트랜지스터의 채널 길이 방향은 상기 제 1 트랜지스터의 채널 길이 방향과 교차하고,상기 제 3 도전층은 상기 제 1 트랜지스터의 채널 길이 방향과 교차하는 방향으로 연장되는 영역을 갖고,상기 제 1 도전층은, 상기 제 3 도전층을 통해, 상기 산화물 반도체층과 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>11. 채널 형성 영역에 실리콘을 갖는 제 1 트랜지스터와,채널 형성 영역에 산화물 반도체를 갖는 제 2 트랜지스터를 갖고,상기 제 1 트랜지스터의 게이트와, 상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽이 전기적으로 접속된, 반도체 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>YAMAZAKI, Shunpei</engName><name>야마자키 순페이</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>KOYAMA, Jun</engName><name>고야마 준</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>KATO, Kiyoshi</engName><name>가토 기요시</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 세종대로 ***, **층 (세종로, 광화문빌딩)(법무법인센트럴)</address><code>919990006014</code><country>대한민국</country><engName>HOON CHANG</engName><name>장훈</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2009.11.20</priorityApplicationDate><priorityApplicationNumber>JP-P-2009-264623</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application(International Application)] Patent Application</documentEngName><documentName>[분할출원(국제출원)]특허출원서</documentName><receiptDate>2024.07.02</receiptDate><receiptNumber>1-1-2024-0717444-07</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Request for Prior Art Search</documentEngName><documentName>선행기술조사의뢰서</documentName><receiptDate>2024.11.15</receiptDate><receiptNumber>9-1-9999-9999999-89</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Report of Prior Art Search</documentEngName><documentName>선행기술조사보고서</documentName><receiptDate>2024.12.13</receiptDate><receiptNumber>9-6-2024-0221282-77</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.06.10</receiptDate><receiptNumber>9-5-2025-0549555-06</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[지정기간연장]기간 연장신청서·기간 단축신청서·기간 경과 구제신청서·절차 계속신청서</documentName><receiptDate>2025.07.18</receiptDate><receiptNumber>1-1-2025-0814078-21</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification for Extension of Designated Period</documentEngName><documentName>지정기간연장 관련 안내서</documentName><receiptDate>2025.07.30</receiptDate><receiptNumber>1-5-2025-0127776-49</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247022147.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c938826990045ec5c6dec79fa7cff13d25cff7369c46800c14de7732605eea92e5aea19a06b425ac29e023ef4734f3c3f72e9758c92f29fa86d</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf66b532a156c4392b4e0afa60086dd3e3e7dd7f6792d2d8b353b4939c60fbadac2feaeb38c04e0d2ca5df1ba9d8d24c36f20641efd2f75a1f</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>