TimeQuest Timing Analyzer report for uartrx
Thu Dec 10 12:54:31 2020
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Summary
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Hold: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Summary
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Summary
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 SJ Full Version ;
; Revision Name      ; uartrx                                              ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE6E22C8                                         ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 286.62 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.489 ; -41.281            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.432 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -38.688                          ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                          ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -2.489 ; cnt[2]    ; rxd_en~reg0      ; clk          ; clk         ; 1.000        ; -0.083     ; 3.407      ;
; -2.371 ; cnt[2]    ; cnt[5]           ; clk          ; clk         ; 1.000        ; -0.083     ; 3.289      ;
; -2.371 ; cnt[2]    ; cnt[7]           ; clk          ; clk         ; 1.000        ; -0.083     ; 3.289      ;
; -2.291 ; cnt[7]    ; cnt[5]           ; clk          ; clk         ; 1.000        ; -0.082     ; 3.210      ;
; -2.291 ; cnt[7]    ; cnt[7]           ; clk          ; clk         ; 1.000        ; -0.082     ; 3.210      ;
; -2.250 ; cnt[1]    ; rxd_en~reg0      ; clk          ; clk         ; 1.000        ; -0.083     ; 3.168      ;
; -2.223 ; cnt[7]    ; cnt[3]           ; clk          ; clk         ; 1.000        ; -0.082     ; 3.142      ;
; -2.222 ; cnt[7]    ; cnt[4]           ; clk          ; clk         ; 1.000        ; -0.082     ; 3.141      ;
; -2.168 ; cnt[3]    ; cnt[4]           ; clk          ; clk         ; 1.000        ; -0.082     ; 3.087      ;
; -2.147 ; cnt[2]    ; dataerror~reg0   ; clk          ; clk         ; 1.000        ; -0.083     ; 3.065      ;
; -2.136 ; cnt[0]    ; cnt[3]           ; clk          ; clk         ; 1.000        ; -0.083     ; 3.054      ;
; -2.136 ; cnt[1]    ; cnt[4]           ; clk          ; clk         ; 1.000        ; -0.083     ; 3.054      ;
; -2.132 ; cnt[1]    ; cnt[5]           ; clk          ; clk         ; 1.000        ; -0.083     ; 3.050      ;
; -2.132 ; cnt[1]    ; cnt[7]           ; clk          ; clk         ; 1.000        ; -0.083     ; 3.050      ;
; -2.120 ; cnt[4]    ; rxd_en~reg0      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.039      ;
; -2.113 ; cnt[0]    ; rxd_en~reg0      ; clk          ; clk         ; 1.000        ; -0.083     ; 3.031      ;
; -2.111 ; cnt[5]    ; rxd_en~reg0      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.030      ;
; -2.102 ; cnt[5]    ; cnt[5]           ; clk          ; clk         ; 1.000        ; -0.082     ; 3.021      ;
; -2.102 ; cnt[5]    ; cnt[7]           ; clk          ; clk         ; 1.000        ; -0.082     ; 3.021      ;
; -2.089 ; cnt[6]    ; rxd_en~reg0      ; clk          ; clk         ; 1.000        ; -0.083     ; 3.007      ;
; -2.059 ; cnt[3]    ; cnt[6]           ; clk          ; clk         ; 1.000        ; -0.081     ; 2.979      ;
; -2.040 ; cnt[0]    ; cnt[4]           ; clk          ; clk         ; 1.000        ; -0.083     ; 2.958      ;
; -2.034 ; cnt[5]    ; cnt[3]           ; clk          ; clk         ; 1.000        ; -0.082     ; 2.953      ;
; -2.033 ; cnt[5]    ; cnt[4]           ; clk          ; clk         ; 1.000        ; -0.082     ; 2.952      ;
; -2.030 ; cnt[1]    ; cnt[3]           ; clk          ; clk         ; 1.000        ; -0.083     ; 2.948      ;
; -2.027 ; cnt[1]    ; cnt[6]           ; clk          ; clk         ; 1.000        ; -0.082     ; 2.946      ;
; -2.013 ; cnt[3]    ; frameerror~reg0  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.932      ;
; -2.006 ; cnt[3]    ; receive          ; clk          ; clk         ; 1.000        ; -0.082     ; 2.925      ;
; -1.995 ; cnt[0]    ; cnt[5]           ; clk          ; clk         ; 1.000        ; -0.083     ; 2.913      ;
; -1.995 ; cnt[0]    ; cnt[7]           ; clk          ; clk         ; 1.000        ; -0.083     ; 2.913      ;
; -1.987 ; cnt[2]    ; cnt[3]           ; clk          ; clk         ; 1.000        ; -0.083     ; 2.905      ;
; -1.979 ; cnt[7]    ; cnt[6]           ; clk          ; clk         ; 1.000        ; -0.081     ; 2.899      ;
; -1.962 ; cnt[5]    ; cnt[6]           ; clk          ; clk         ; 1.000        ; -0.081     ; 2.882      ;
; -1.942 ; cnt[4]    ; cnt[5]           ; clk          ; clk         ; 1.000        ; -0.082     ; 2.861      ;
; -1.942 ; cnt[4]    ; cnt[7]           ; clk          ; clk         ; 1.000        ; -0.082     ; 2.861      ;
; -1.931 ; cnt[0]    ; cnt[6]           ; clk          ; clk         ; 1.000        ; -0.082     ; 2.850      ;
; -1.908 ; cnt[1]    ; dataerror~reg0   ; clk          ; clk         ; 1.000        ; -0.083     ; 2.826      ;
; -1.907 ; cnt[3]    ; cnt[7]           ; clk          ; clk         ; 1.000        ; -0.082     ; 2.826      ;
; -1.898 ; cnt[2]    ; cnt[4]           ; clk          ; clk         ; 1.000        ; -0.083     ; 2.816      ;
; -1.884 ; cnt[2]    ; frameerror~reg0  ; clk          ; clk         ; 1.000        ; -0.083     ; 2.802      ;
; -1.877 ; cnt[2]    ; receive          ; clk          ; clk         ; 1.000        ; -0.083     ; 2.795      ;
; -1.874 ; cnt[4]    ; cnt[3]           ; clk          ; clk         ; 1.000        ; -0.082     ; 2.793      ;
; -1.873 ; cnt[4]    ; cnt[4]           ; clk          ; clk         ; 1.000        ; -0.082     ; 2.792      ;
; -1.862 ; cnt[3]    ; cnt[5]           ; clk          ; clk         ; 1.000        ; -0.082     ; 2.781      ;
; -1.850 ; cnt[4]    ; cnt[6]           ; clk          ; clk         ; 1.000        ; -0.081     ; 2.770      ;
; -1.832 ; cnt[6]    ; cnt[7]           ; clk          ; clk         ; 1.000        ; -0.083     ; 2.750      ;
; -1.804 ; cnt[6]    ; cnt[5]           ; clk          ; clk         ; 1.000        ; -0.083     ; 2.722      ;
; -1.794 ; cnt[3]    ; cnt[3]           ; clk          ; clk         ; 1.000        ; -0.082     ; 2.713      ;
; -1.792 ; cnt[7]    ; rxd_en~reg0      ; clk          ; clk         ; 1.000        ; -0.082     ; 2.711      ;
; -1.789 ; cnt[2]    ; cnt[6]           ; clk          ; clk         ; 1.000        ; -0.082     ; 2.708      ;
; -1.771 ; cnt[0]    ; dataerror~reg0   ; clk          ; clk         ; 1.000        ; -0.083     ; 2.689      ;
; -1.736 ; cnt[6]    ; cnt[3]           ; clk          ; clk         ; 1.000        ; -0.083     ; 2.654      ;
; -1.735 ; cnt[6]    ; cnt[4]           ; clk          ; clk         ; 1.000        ; -0.083     ; 2.653      ;
; -1.730 ; cnt[2]    ; rxd_data[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.083     ; 2.648      ;
; -1.700 ; cnt[0]    ; cnt[1]           ; clk          ; clk         ; 1.000        ; -0.082     ; 2.619      ;
; -1.655 ; cnt[4]    ; cnt[2]           ; clk          ; clk         ; 1.000        ; -0.081     ; 2.575      ;
; -1.655 ; cnt[4]    ; cnt[1]           ; clk          ; clk         ; 1.000        ; -0.081     ; 2.575      ;
; -1.646 ; cnt[1]    ; frameerror~reg0  ; clk          ; clk         ; 1.000        ; -0.083     ; 2.564      ;
; -1.644 ; cnt[5]    ; idle             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.564      ;
; -1.644 ; cnt[4]    ; idle             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.564      ;
; -1.644 ; cnt[5]    ; cnt[2]           ; clk          ; clk         ; 1.000        ; -0.081     ; 2.564      ;
; -1.644 ; cnt[5]    ; cnt[1]           ; clk          ; clk         ; 1.000        ; -0.081     ; 2.564      ;
; -1.642 ; cnt[4]    ; cnt[0]           ; clk          ; clk         ; 1.000        ; -0.081     ; 2.562      ;
; -1.641 ; cnt[5]    ; cnt[0]           ; clk          ; clk         ; 1.000        ; -0.081     ; 2.561      ;
; -1.639 ; cnt[1]    ; receive          ; clk          ; clk         ; 1.000        ; -0.083     ; 2.557      ;
; -1.633 ; receive   ; cnt[5]           ; clk          ; clk         ; 1.000        ; -0.081     ; 2.553      ;
; -1.633 ; receive   ; cnt[7]           ; clk          ; clk         ; 1.000        ; -0.081     ; 2.553      ;
; -1.613 ; cnt[1]    ; cnt[2]           ; clk          ; clk         ; 1.000        ; -0.082     ; 2.532      ;
; -1.611 ; cnt[6]    ; cnt[2]           ; clk          ; clk         ; 1.000        ; -0.082     ; 2.530      ;
; -1.611 ; cnt[6]    ; cnt[1]           ; clk          ; clk         ; 1.000        ; -0.082     ; 2.530      ;
; -1.609 ; cnt[6]    ; idle             ; clk          ; clk         ; 1.000        ; -0.082     ; 2.528      ;
; -1.606 ; cnt[6]    ; cnt[0]           ; clk          ; clk         ; 1.000        ; -0.082     ; 2.525      ;
; -1.570 ; receive   ; cnt[3]           ; clk          ; clk         ; 1.000        ; -0.081     ; 2.490      ;
; -1.569 ; receive   ; cnt[4]           ; clk          ; clk         ; 1.000        ; -0.081     ; 2.489      ;
; -1.533 ; cnt[3]    ; presult          ; clk          ; clk         ; 1.000        ; 0.394      ; 2.928      ;
; -1.528 ; cnt[3]    ; rxd_data[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.393      ; 2.922      ;
; -1.528 ; cnt[3]    ; rxd_data[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.393      ; 2.922      ;
; -1.527 ; cnt[3]    ; rxd_data[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.393      ; 2.921      ;
; -1.527 ; cnt[3]    ; rxd_data[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.393      ; 2.921      ;
; -1.517 ; cnt[0]    ; cnt[2]           ; clk          ; clk         ; 1.000        ; -0.082     ; 2.436      ;
; -1.514 ; cnt[3]    ; rxd_data[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.393      ; 2.908      ;
; -1.511 ; cnt[3]    ; rxd_data[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.393      ; 2.905      ;
; -1.509 ; cnt[0]    ; frameerror~reg0  ; clk          ; clk         ; 1.000        ; -0.083     ; 2.427      ;
; -1.502 ; cnt[3]    ; rxd_data[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.393      ; 2.896      ;
; -1.502 ; cnt[0]    ; receive          ; clk          ; clk         ; 1.000        ; -0.083     ; 2.420      ;
; -1.492 ; cnt[6]    ; cnt[6]           ; clk          ; clk         ; 1.000        ; -0.082     ; 2.411      ;
; -1.491 ; cnt[1]    ; rxd_data[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.083     ; 2.409      ;
; -1.469 ; cnt[6]    ; dataerror~reg0   ; clk          ; clk         ; 1.000        ; -0.083     ; 2.387      ;
; -1.446 ; cnt[4]    ; frameerror~reg0  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.365      ;
; -1.439 ; cnt[4]    ; receive          ; clk          ; clk         ; 1.000        ; -0.082     ; 2.358      ;
; -1.404 ; cnt[2]    ; presult          ; clk          ; clk         ; 1.000        ; 0.393      ; 2.798      ;
; -1.401 ; cnt[7]    ; dataerror~reg0   ; clk          ; clk         ; 1.000        ; -0.082     ; 2.320      ;
; -1.399 ; cnt[2]    ; rxd_data[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.392      ; 2.792      ;
; -1.399 ; cnt[2]    ; rxd_data[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.392      ; 2.792      ;
; -1.398 ; cnt[2]    ; rxd_data[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.392      ; 2.791      ;
; -1.398 ; cnt[2]    ; rxd_data[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.392      ; 2.791      ;
; -1.385 ; cnt[2]    ; rxd_data[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.392      ; 2.778      ;
; -1.382 ; cnt[2]    ; rxd_data[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.392      ; 2.775      ;
; -1.376 ; cnt[5]    ; rxd_data[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.393      ; 2.770      ;
; -1.375 ; cnt[3]    ; dataerror~reg0   ; clk          ; clk         ; 1.000        ; -0.082     ; 2.294      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                 ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.432 ; presult          ; presult          ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; rxd_data[6]~reg0 ; rxd_data[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; rxd_data[5]~reg0 ; rxd_data[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; rxd_data[4]~reg0 ; rxd_data[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; rxd_data[3]~reg0 ; rxd_data[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; rxd_data[2]~reg0 ; rxd_data[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; rxd_data[1]~reg0 ; rxd_data[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; rxd_data[0]~reg0 ; rxd_data[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.452 ; idle             ; idle             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; frameerror~reg0  ; frameerror~reg0  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; dataerror~reg0   ; dataerror~reg0   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; rxd_data[7]~reg0 ; rxd_data[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; receive          ; receive          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.760 ; rxfall           ; receive          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.053      ;
; 0.776 ; cnt[4]           ; rxd_data[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.577      ; 1.565      ;
; 0.802 ; cnt[4]           ; rxd_data[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.577      ; 1.591      ;
; 0.829 ; receive          ; frameerror~reg0  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.122      ;
; 0.932 ; cnt[7]           ; presult          ; clk          ; clk         ; 0.000        ; 0.578      ; 1.722      ;
; 0.955 ; cnt[4]           ; presult          ; clk          ; clk         ; 0.000        ; 0.578      ; 1.745      ;
; 0.965 ; receive          ; rxd_en~reg0      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.259      ;
; 0.966 ; receive          ; cnt[4]           ; clk          ; clk         ; 0.000        ; 0.082      ; 1.260      ;
; 0.973 ; receive          ; presult          ; clk          ; clk         ; 0.000        ; 0.578      ; 1.763      ;
; 1.079 ; receive          ; cnt[7]           ; clk          ; clk         ; 0.000        ; 0.082      ; 1.373      ;
; 1.082 ; receive          ; cnt[5]           ; clk          ; clk         ; 0.000        ; 0.082      ; 1.376      ;
; 1.131 ; cnt[0]           ; cnt[1]           ; clk          ; clk         ; 0.000        ; 0.082      ; 1.425      ;
; 1.150 ; receive          ; cnt[3]           ; clk          ; clk         ; 0.000        ; 0.082      ; 1.444      ;
; 1.154 ; cnt[6]           ; rxd_data[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.576      ; 1.942      ;
; 1.154 ; cnt[6]           ; rxd_data[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.576      ; 1.942      ;
; 1.154 ; cnt[6]           ; rxd_data[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.576      ; 1.942      ;
; 1.154 ; cnt[6]           ; rxd_data[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.576      ; 1.942      ;
; 1.166 ; rxd_en~reg0      ; rxd_en~reg0      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.460      ;
; 1.174 ; cnt[5]           ; rxd_data[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.577      ; 1.963      ;
; 1.177 ; cnt[5]           ; rxd_data[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.577      ; 1.966      ;
; 1.180 ; cnt[4]           ; rxd_data[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.577      ; 1.969      ;
; 1.187 ; cnt[6]           ; rxd_data[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.576      ; 1.975      ;
; 1.189 ; cnt[6]           ; rxd_data[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.576      ; 1.977      ;
; 1.190 ; cnt[6]           ; rxd_data[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.576      ; 1.978      ;
; 1.192 ; receive          ; dataerror~reg0   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.485      ;
; 1.232 ; cnt[7]           ; rxd_data[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.577      ; 2.021      ;
; 1.238 ; presult          ; dataerror~reg0   ; clk          ; clk         ; 0.000        ; -0.395     ; 1.055      ;
; 1.241 ; cnt[7]           ; rxd_data[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.577      ; 2.030      ;
; 1.244 ; cnt[7]           ; rxd_data[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.577      ; 2.033      ;
; 1.253 ; cnt[5]           ; presult          ; clk          ; clk         ; 0.000        ; 0.578      ; 2.043      ;
; 1.265 ; cnt[7]           ; rxd_data[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.577      ; 2.054      ;
; 1.265 ; cnt[7]           ; rxd_data[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.577      ; 2.054      ;
; 1.265 ; cnt[7]           ; rxd_data[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.577      ; 2.054      ;
; 1.265 ; cnt[7]           ; rxd_data[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.577      ; 2.054      ;
; 1.266 ; rxbuf            ; rxfall           ; clk          ; clk         ; 0.000        ; -0.395     ; 1.083      ;
; 1.272 ; cnt[1]           ; cnt[1]           ; clk          ; clk         ; 0.000        ; 0.082      ; 1.566      ;
; 1.274 ; cnt[6]           ; presult          ; clk          ; clk         ; 0.000        ; 0.577      ; 2.063      ;
; 1.276 ; cnt[0]           ; cnt[0]           ; clk          ; clk         ; 0.000        ; 0.082      ; 1.570      ;
; 1.283 ; cnt[0]           ; idle             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.577      ;
; 1.295 ; cnt[2]           ; cnt[2]           ; clk          ; clk         ; 0.000        ; 0.082      ; 1.589      ;
; 1.297 ; cnt[5]           ; dataerror~reg0   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.590      ;
; 1.298 ; cnt[0]           ; cnt[2]           ; clk          ; clk         ; 0.000        ; 0.082      ; 1.592      ;
; 1.299 ; receive          ; cnt[6]           ; clk          ; clk         ; 0.000        ; 0.083      ; 1.594      ;
; 1.299 ; cnt[5]           ; rxd_data[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.577      ; 2.088      ;
; 1.302 ; receive          ; cnt[0]           ; clk          ; clk         ; 0.000        ; 0.083      ; 1.597      ;
; 1.303 ; receive          ; cnt[2]           ; clk          ; clk         ; 0.000        ; 0.083      ; 1.598      ;
; 1.308 ; receive          ; idle             ; clk          ; clk         ; 0.000        ; 0.083      ; 1.603      ;
; 1.315 ; cnt[7]           ; cnt[3]           ; clk          ; clk         ; 0.000        ; 0.082      ; 1.609      ;
; 1.328 ; cnt[0]           ; rxd_data[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.576      ; 2.116      ;
; 1.334 ; receive          ; cnt[1]           ; clk          ; clk         ; 0.000        ; 0.083      ; 1.629      ;
; 1.339 ; cnt[0]           ; rxd_data[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.576      ; 2.127      ;
; 1.342 ; cnt[0]           ; rxd_data[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.576      ; 2.130      ;
; 1.351 ; cnt[0]           ; presult          ; clk          ; clk         ; 0.000        ; 0.577      ; 2.140      ;
; 1.362 ; cnt[0]           ; rxd_data[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.576      ; 2.150      ;
; 1.362 ; cnt[0]           ; rxd_data[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.576      ; 2.150      ;
; 1.362 ; cnt[0]           ; rxd_data[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.576      ; 2.150      ;
; 1.362 ; cnt[0]           ; rxd_data[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.576      ; 2.150      ;
; 1.364 ; cnt[4]           ; rxd_data[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.577      ; 2.153      ;
; 1.375 ; receive          ; rxd_data[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.577      ; 2.164      ;
; 1.382 ; receive          ; rxd_data[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.577      ; 2.171      ;
; 1.385 ; receive          ; rxd_data[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.577      ; 2.174      ;
; 1.388 ; cnt[4]           ; rxd_data[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.577      ; 2.177      ;
; 1.390 ; cnt[5]           ; rxd_data[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.577      ; 2.179      ;
; 1.399 ; receive          ; rxd_data[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.577      ; 2.188      ;
; 1.399 ; receive          ; rxd_data[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.577      ; 2.188      ;
; 1.399 ; receive          ; rxd_data[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.577      ; 2.188      ;
; 1.399 ; receive          ; rxd_data[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.577      ; 2.188      ;
; 1.406 ; cnt[4]           ; dataerror~reg0   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.699      ;
; 1.416 ; cnt[3]           ; cnt[0]           ; clk          ; clk         ; 0.000        ; 0.083      ; 1.711      ;
; 1.417 ; cnt[1]           ; cnt[0]           ; clk          ; clk         ; 0.000        ; 0.082      ; 1.711      ;
; 1.419 ; cnt[3]           ; idle             ; clk          ; clk         ; 0.000        ; 0.083      ; 1.714      ;
; 1.424 ; cnt[1]           ; idle             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.718      ;
; 1.434 ; cnt[3]           ; rxd_data[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.727      ;
; 1.439 ; cnt[1]           ; cnt[2]           ; clk          ; clk         ; 0.000        ; 0.082      ; 1.733      ;
; 1.441 ; cnt[3]           ; cnt[2]           ; clk          ; clk         ; 0.000        ; 0.083      ; 1.736      ;
; 1.442 ; cnt[3]           ; cnt[1]           ; clk          ; clk         ; 0.000        ; 0.083      ; 1.737      ;
; 1.446 ; cnt[7]           ; frameerror~reg0  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.739      ;
; 1.448 ; cnt[7]           ; rxd_data[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.741      ;
; 1.459 ; cnt[7]           ; receive          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.752      ;
; 1.463 ; receive          ; rxd_data[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.756      ;
; 1.468 ; cnt[1]           ; rxd_data[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.576      ; 2.256      ;
; 1.479 ; cnt[1]           ; rxd_data[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.576      ; 2.267      ;
; 1.482 ; cnt[1]           ; rxd_data[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.576      ; 2.270      ;
; 1.483 ; cnt[5]           ; rxd_data[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.577      ; 2.272      ;
; 1.488 ; cnt[0]           ; cnt[7]           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.781      ;
; 1.489 ; cnt[7]           ; cnt[7]           ; clk          ; clk         ; 0.000        ; 0.082      ; 1.783      ;
; 1.489 ; cnt[0]           ; cnt[5]           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.782      ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt[0]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt[1]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt[2]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt[3]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt[4]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt[5]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt[6]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt[7]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; dataerror~reg0            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; frameerror~reg0           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; idle                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; presult                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; receive                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; rxbuf                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; rxd_data[0]~reg0          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; rxd_data[1]~reg0          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; rxd_data[2]~reg0          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; rxd_data[3]~reg0          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; rxd_data[4]~reg0          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; rxd_data[5]~reg0          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; rxd_data[6]~reg0          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; rxd_data[7]~reg0          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; rxd_en~reg0               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; rxfall                    ;
; 0.264  ; 0.484        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; presult                   ;
; 0.264  ; 0.484        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; rxbuf                     ;
; 0.264  ; 0.484        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; rxd_data[0]~reg0          ;
; 0.264  ; 0.484        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; rxd_data[1]~reg0          ;
; 0.264  ; 0.484        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; rxd_data[2]~reg0          ;
; 0.264  ; 0.484        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; rxd_data[3]~reg0          ;
; 0.264  ; 0.484        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; rxd_data[4]~reg0          ;
; 0.264  ; 0.484        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; rxd_data[5]~reg0          ;
; 0.264  ; 0.484        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; rxd_data[6]~reg0          ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt[0]                    ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt[1]                    ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt[2]                    ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt[3]                    ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt[4]                    ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt[5]                    ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt[6]                    ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt[7]                    ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; dataerror~reg0            ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; frameerror~reg0           ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; idle                      ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; receive                   ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; rxd_data[7]~reg0          ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; rxd_en~reg0               ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; rxfall                    ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt[0]                    ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt[1]                    ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt[2]                    ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt[3]                    ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt[4]                    ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt[5]                    ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt[6]                    ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt[7]                    ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; dataerror~reg0            ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; frameerror~reg0           ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; idle                      ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; receive                   ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[7]~reg0          ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; rxd_en~reg0               ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; rxfall                    ;
; 0.326  ; 0.514        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; presult                   ;
; 0.326  ; 0.514        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; rxbuf                     ;
; 0.326  ; 0.514        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[0]~reg0          ;
; 0.326  ; 0.514        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[1]~reg0          ;
; 0.326  ; 0.514        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[2]~reg0          ;
; 0.326  ; 0.514        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[3]~reg0          ;
; 0.326  ; 0.514        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[4]~reg0          ;
; 0.326  ; 0.514        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[5]~reg0          ;
; 0.326  ; 0.514        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[6]~reg0          ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt[0]|clk                ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt[1]|clk                ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt[2]|clk                ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt[3]|clk                ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt[4]|clk                ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt[5]|clk                ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt[6]|clk                ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt[7]|clk                ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dataerror~reg0|clk        ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; frameerror~reg0|clk       ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; idle|clk                  ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; receive|clk               ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[7]~reg0|clk      ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_en~reg0|clk           ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxfall|clk                ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; presult|clk               ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxbuf|clk                 ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[0]~reg0|clk      ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[1]~reg0|clk      ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[2]~reg0|clk      ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[3]~reg0|clk      ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[4]~reg0|clk      ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[5]~reg0|clk      ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[6]~reg0|clk      ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 1.163 ; 1.332 ; Rise       ; clk             ;
; rxd       ; clk        ; 2.554 ; 2.779 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.148 ; -0.292 ; Rise       ; clk             ;
; rxd       ; clk        ; -1.442 ; -1.686 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; dataerror    ; clk        ; 7.113 ; 6.960 ; Rise       ; clk             ;
; frameerror   ; clk        ; 7.110 ; 6.986 ; Rise       ; clk             ;
; rxd_data[*]  ; clk        ; 8.078 ; 7.897 ; Rise       ; clk             ;
;  rxd_data[0] ; clk        ; 7.845 ; 7.642 ; Rise       ; clk             ;
;  rxd_data[1] ; clk        ; 7.253 ; 7.165 ; Rise       ; clk             ;
;  rxd_data[2] ; clk        ; 8.078 ; 7.897 ; Rise       ; clk             ;
;  rxd_data[3] ; clk        ; 7.638 ; 7.514 ; Rise       ; clk             ;
;  rxd_data[4] ; clk        ; 7.572 ; 7.446 ; Rise       ; clk             ;
;  rxd_data[5] ; clk        ; 7.302 ; 7.212 ; Rise       ; clk             ;
;  rxd_data[6] ; clk        ; 7.672 ; 7.537 ; Rise       ; clk             ;
;  rxd_data[7] ; clk        ; 6.765 ; 6.675 ; Rise       ; clk             ;
; rxd_en       ; clk        ; 8.247 ; 8.255 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; dataerror    ; clk        ; 6.870 ; 6.722 ; Rise       ; clk             ;
; frameerror   ; clk        ; 6.867 ; 6.746 ; Rise       ; clk             ;
; rxd_data[*]  ; clk        ; 6.536 ; 6.448 ; Rise       ; clk             ;
;  rxd_data[0] ; clk        ; 7.572 ; 7.375 ; Rise       ; clk             ;
;  rxd_data[1] ; clk        ; 7.003 ; 6.916 ; Rise       ; clk             ;
;  rxd_data[2] ; clk        ; 7.795 ; 7.619 ; Rise       ; clk             ;
;  rxd_data[3] ; clk        ; 7.373 ; 7.252 ; Rise       ; clk             ;
;  rxd_data[4] ; clk        ; 7.309 ; 7.186 ; Rise       ; clk             ;
;  rxd_data[5] ; clk        ; 7.051 ; 6.962 ; Rise       ; clk             ;
;  rxd_data[6] ; clk        ; 7.406 ; 7.274 ; Rise       ; clk             ;
;  rxd_data[7] ; clk        ; 6.536 ; 6.448 ; Rise       ; clk             ;
; rxd_en       ; clk        ; 8.016 ; 8.026 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 311.43 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.211 ; -37.127           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.382 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -38.688                         ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                           ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -2.211 ; cnt[2]    ; rxd_en~reg0      ; clk          ; clk         ; 1.000        ; -0.074     ; 3.139      ;
; -2.106 ; cnt[2]    ; cnt[5]           ; clk          ; clk         ; 1.000        ; -0.074     ; 3.034      ;
; -2.106 ; cnt[2]    ; cnt[7]           ; clk          ; clk         ; 1.000        ; -0.074     ; 3.034      ;
; -2.041 ; cnt[7]    ; cnt[5]           ; clk          ; clk         ; 1.000        ; -0.074     ; 2.969      ;
; -2.041 ; cnt[7]    ; cnt[7]           ; clk          ; clk         ; 1.000        ; -0.074     ; 2.969      ;
; -2.016 ; cnt[7]    ; cnt[3]           ; clk          ; clk         ; 1.000        ; -0.074     ; 2.944      ;
; -2.015 ; cnt[7]    ; cnt[4]           ; clk          ; clk         ; 1.000        ; -0.074     ; 2.943      ;
; -2.011 ; cnt[1]    ; rxd_en~reg0      ; clk          ; clk         ; 1.000        ; -0.074     ; 2.939      ;
; -1.943 ; cnt[2]    ; dataerror~reg0   ; clk          ; clk         ; 1.000        ; -0.074     ; 2.871      ;
; -1.913 ; cnt[0]    ; cnt[3]           ; clk          ; clk         ; 1.000        ; -0.074     ; 2.841      ;
; -1.910 ; cnt[3]    ; cnt[4]           ; clk          ; clk         ; 1.000        ; -0.074     ; 2.838      ;
; -1.906 ; cnt[1]    ; cnt[5]           ; clk          ; clk         ; 1.000        ; -0.074     ; 2.834      ;
; -1.906 ; cnt[1]    ; cnt[7]           ; clk          ; clk         ; 1.000        ; -0.074     ; 2.834      ;
; -1.882 ; cnt[0]    ; rxd_en~reg0      ; clk          ; clk         ; 1.000        ; -0.074     ; 2.810      ;
; -1.877 ; cnt[4]    ; rxd_en~reg0      ; clk          ; clk         ; 1.000        ; -0.074     ; 2.805      ;
; -1.877 ; cnt[1]    ; cnt[4]           ; clk          ; clk         ; 1.000        ; -0.074     ; 2.805      ;
; -1.867 ; cnt[5]    ; rxd_en~reg0      ; clk          ; clk         ; 1.000        ; -0.074     ; 2.795      ;
; -1.860 ; cnt[3]    ; frameerror~reg0  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.788      ;
; -1.858 ; cnt[5]    ; cnt[5]           ; clk          ; clk         ; 1.000        ; -0.074     ; 2.786      ;
; -1.858 ; cnt[5]    ; cnt[7]           ; clk          ; clk         ; 1.000        ; -0.074     ; 2.786      ;
; -1.846 ; cnt[3]    ; receive          ; clk          ; clk         ; 1.000        ; -0.074     ; 2.774      ;
; -1.833 ; cnt[5]    ; cnt[3]           ; clk          ; clk         ; 1.000        ; -0.074     ; 2.761      ;
; -1.832 ; cnt[6]    ; rxd_en~reg0      ; clk          ; clk         ; 1.000        ; -0.074     ; 2.760      ;
; -1.832 ; cnt[5]    ; cnt[4]           ; clk          ; clk         ; 1.000        ; -0.074     ; 2.760      ;
; -1.794 ; cnt[1]    ; cnt[3]           ; clk          ; clk         ; 1.000        ; -0.074     ; 2.722      ;
; -1.791 ; cnt[0]    ; cnt[4]           ; clk          ; clk         ; 1.000        ; -0.074     ; 2.719      ;
; -1.788 ; cnt[2]    ; cnt[3]           ; clk          ; clk         ; 1.000        ; -0.074     ; 2.716      ;
; -1.777 ; cnt[0]    ; cnt[5]           ; clk          ; clk         ; 1.000        ; -0.074     ; 2.705      ;
; -1.777 ; cnt[0]    ; cnt[7]           ; clk          ; clk         ; 1.000        ; -0.074     ; 2.705      ;
; -1.772 ; cnt[3]    ; cnt[6]           ; clk          ; clk         ; 1.000        ; -0.073     ; 2.701      ;
; -1.768 ; cnt[7]    ; cnt[6]           ; clk          ; clk         ; 1.000        ; -0.073     ; 2.697      ;
; -1.743 ; cnt[1]    ; dataerror~reg0   ; clk          ; clk         ; 1.000        ; -0.074     ; 2.671      ;
; -1.739 ; cnt[1]    ; cnt[6]           ; clk          ; clk         ; 1.000        ; -0.073     ; 2.668      ;
; -1.737 ; cnt[4]    ; cnt[5]           ; clk          ; clk         ; 1.000        ; -0.074     ; 2.665      ;
; -1.737 ; cnt[4]    ; cnt[7]           ; clk          ; clk         ; 1.000        ; -0.074     ; 2.665      ;
; -1.712 ; cnt[4]    ; cnt[3]           ; clk          ; clk         ; 1.000        ; -0.074     ; 2.640      ;
; -1.711 ; cnt[4]    ; cnt[4]           ; clk          ; clk         ; 1.000        ; -0.074     ; 2.639      ;
; -1.691 ; cnt[5]    ; cnt[6]           ; clk          ; clk         ; 1.000        ; -0.073     ; 2.620      ;
; -1.684 ; cnt[2]    ; frameerror~reg0  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.612      ;
; -1.682 ; cnt[3]    ; cnt[7]           ; clk          ; clk         ; 1.000        ; -0.074     ; 2.610      ;
; -1.670 ; cnt[2]    ; receive          ; clk          ; clk         ; 1.000        ; -0.074     ; 2.598      ;
; -1.666 ; cnt[2]    ; cnt[4]           ; clk          ; clk         ; 1.000        ; -0.074     ; 2.594      ;
; -1.653 ; cnt[0]    ; cnt[6]           ; clk          ; clk         ; 1.000        ; -0.073     ; 2.582      ;
; -1.646 ; cnt[6]    ; cnt[7]           ; clk          ; clk         ; 1.000        ; -0.074     ; 2.574      ;
; -1.638 ; cnt[6]    ; cnt[5]           ; clk          ; clk         ; 1.000        ; -0.074     ; 2.566      ;
; -1.630 ; cnt[3]    ; cnt[5]           ; clk          ; clk         ; 1.000        ; -0.074     ; 2.558      ;
; -1.614 ; cnt[0]    ; dataerror~reg0   ; clk          ; clk         ; 1.000        ; -0.074     ; 2.542      ;
; -1.613 ; cnt[6]    ; cnt[3]           ; clk          ; clk         ; 1.000        ; -0.074     ; 2.541      ;
; -1.612 ; cnt[6]    ; cnt[4]           ; clk          ; clk         ; 1.000        ; -0.074     ; 2.540      ;
; -1.605 ; cnt[3]    ; cnt[3]           ; clk          ; clk         ; 1.000        ; -0.074     ; 2.533      ;
; -1.595 ; cnt[4]    ; cnt[6]           ; clk          ; clk         ; 1.000        ; -0.073     ; 2.524      ;
; -1.547 ; cnt[2]    ; rxd_data[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.074     ; 2.475      ;
; -1.528 ; cnt[2]    ; cnt[6]           ; clk          ; clk         ; 1.000        ; -0.073     ; 2.457      ;
; -1.518 ; cnt[7]    ; rxd_en~reg0      ; clk          ; clk         ; 1.000        ; -0.074     ; 2.446      ;
; -1.484 ; cnt[1]    ; frameerror~reg0  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.412      ;
; -1.474 ; cnt[6]    ; idle             ; clk          ; clk         ; 1.000        ; -0.073     ; 2.403      ;
; -1.471 ; cnt[6]    ; cnt[0]           ; clk          ; clk         ; 1.000        ; -0.073     ; 2.400      ;
; -1.470 ; cnt[1]    ; receive          ; clk          ; clk         ; 1.000        ; -0.074     ; 2.398      ;
; -1.459 ; cnt[6]    ; cnt[1]           ; clk          ; clk         ; 1.000        ; -0.073     ; 2.388      ;
; -1.458 ; cnt[6]    ; cnt[2]           ; clk          ; clk         ; 1.000        ; -0.073     ; 2.387      ;
; -1.455 ; receive   ; cnt[3]           ; clk          ; clk         ; 1.000        ; -0.073     ; 2.384      ;
; -1.454 ; receive   ; cnt[4]           ; clk          ; clk         ; 1.000        ; -0.073     ; 2.383      ;
; -1.447 ; cnt[4]    ; idle             ; clk          ; clk         ; 1.000        ; -0.073     ; 2.376      ;
; -1.447 ; cnt[0]    ; cnt[1]           ; clk          ; clk         ; 1.000        ; -0.073     ; 2.376      ;
; -1.445 ; cnt[5]    ; idle             ; clk          ; clk         ; 1.000        ; -0.073     ; 2.374      ;
; -1.444 ; cnt[4]    ; cnt[0]           ; clk          ; clk         ; 1.000        ; -0.073     ; 2.373      ;
; -1.442 ; cnt[5]    ; cnt[0]           ; clk          ; clk         ; 1.000        ; -0.073     ; 2.371      ;
; -1.432 ; cnt[4]    ; cnt[1]           ; clk          ; clk         ; 1.000        ; -0.073     ; 2.361      ;
; -1.431 ; cnt[4]    ; cnt[2]           ; clk          ; clk         ; 1.000        ; -0.073     ; 2.360      ;
; -1.430 ; cnt[5]    ; cnt[1]           ; clk          ; clk         ; 1.000        ; -0.073     ; 2.359      ;
; -1.429 ; cnt[5]    ; cnt[2]           ; clk          ; clk         ; 1.000        ; -0.073     ; 2.358      ;
; -1.419 ; receive   ; cnt[5]           ; clk          ; clk         ; 1.000        ; -0.073     ; 2.348      ;
; -1.419 ; receive   ; cnt[7]           ; clk          ; clk         ; 1.000        ; -0.073     ; 2.348      ;
; -1.410 ; cnt[3]    ; presult          ; clk          ; clk         ; 1.000        ; 0.373      ; 2.785      ;
; -1.401 ; cnt[3]    ; rxd_data[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.371      ; 2.774      ;
; -1.400 ; cnt[3]    ; rxd_data[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.371      ; 2.773      ;
; -1.400 ; cnt[3]    ; rxd_data[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.371      ; 2.773      ;
; -1.400 ; cnt[3]    ; rxd_data[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.371      ; 2.773      ;
; -1.389 ; cnt[3]    ; rxd_data[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.371      ; 2.762      ;
; -1.387 ; cnt[3]    ; rxd_data[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.371      ; 2.760      ;
; -1.379 ; cnt[3]    ; rxd_data[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.371      ; 2.752      ;
; -1.370 ; cnt[1]    ; cnt[2]           ; clk          ; clk         ; 1.000        ; -0.073     ; 2.299      ;
; -1.365 ; cnt[6]    ; cnt[6]           ; clk          ; clk         ; 1.000        ; -0.073     ; 2.294      ;
; -1.355 ; cnt[0]    ; frameerror~reg0  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.283      ;
; -1.347 ; cnt[1]    ; rxd_data[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.074     ; 2.275      ;
; -1.341 ; cnt[0]    ; receive          ; clk          ; clk         ; 1.000        ; -0.074     ; 2.269      ;
; -1.294 ; cnt[6]    ; dataerror~reg0   ; clk          ; clk         ; 1.000        ; -0.074     ; 2.222      ;
; -1.284 ; cnt[0]    ; cnt[2]           ; clk          ; clk         ; 1.000        ; -0.073     ; 2.213      ;
; -1.238 ; cnt[4]    ; receive          ; clk          ; clk         ; 1.000        ; -0.074     ; 2.166      ;
; -1.238 ; cnt[4]    ; frameerror~reg0  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.166      ;
; -1.234 ; cnt[2]    ; presult          ; clk          ; clk         ; 1.000        ; 0.373      ; 2.609      ;
; -1.225 ; cnt[2]    ; rxd_data[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.371      ; 2.598      ;
; -1.224 ; cnt[2]    ; rxd_data[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.371      ; 2.597      ;
; -1.224 ; cnt[2]    ; rxd_data[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.371      ; 2.597      ;
; -1.224 ; cnt[2]    ; rxd_data[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.371      ; 2.597      ;
; -1.218 ; cnt[0]    ; rxd_data[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.074     ; 2.146      ;
; -1.213 ; cnt[2]    ; rxd_data[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.371      ; 2.586      ;
; -1.211 ; cnt[2]    ; rxd_data[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.371      ; 2.584      ;
; -1.207 ; receive   ; cnt[6]           ; clk          ; clk         ; 1.000        ; -0.072     ; 2.137      ;
; -1.203 ; cnt[2]    ; rxd_data[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.371      ; 2.576      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                  ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.382 ; presult          ; presult          ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; rxd_data[6]~reg0 ; rxd_data[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; rxd_data[5]~reg0 ; rxd_data[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; rxd_data[4]~reg0 ; rxd_data[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; rxd_data[3]~reg0 ; rxd_data[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; rxd_data[2]~reg0 ; rxd_data[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; rxd_data[1]~reg0 ; rxd_data[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; rxd_data[0]~reg0 ; rxd_data[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.401 ; frameerror~reg0  ; frameerror~reg0  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; dataerror~reg0   ; dataerror~reg0   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; rxd_data[7]~reg0 ; rxd_data[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; receive          ; receive          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; idle             ; idle             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.671 ; cnt[4]           ; rxd_data[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.537      ; 1.403      ;
; 0.697 ; cnt[4]           ; rxd_data[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.537      ; 1.429      ;
; 0.710 ; rxfall           ; receive          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.781 ; receive          ; frameerror~reg0  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.049      ;
; 0.834 ; cnt[7]           ; presult          ; clk          ; clk         ; 0.000        ; 0.539      ; 1.568      ;
; 0.863 ; cnt[4]           ; presult          ; clk          ; clk         ; 0.000        ; 0.539      ; 1.597      ;
; 0.908 ; receive          ; cnt[4]           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.177      ;
; 0.913 ; receive          ; rxd_en~reg0      ; clk          ; clk         ; 0.000        ; 0.074      ; 1.182      ;
; 0.915 ; receive          ; presult          ; clk          ; clk         ; 0.000        ; 0.539      ; 1.649      ;
; 0.990 ; receive          ; cnt[7]           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.259      ;
; 0.993 ; receive          ; cnt[5]           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.262      ;
; 1.005 ; cnt[6]           ; rxd_data[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.536      ; 1.736      ;
; 1.005 ; cnt[6]           ; rxd_data[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.536      ; 1.736      ;
; 1.006 ; cnt[6]           ; rxd_data[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.536      ; 1.737      ;
; 1.006 ; cnt[6]           ; rxd_data[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.536      ; 1.737      ;
; 1.023 ; cnt[5]           ; rxd_data[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.537      ; 1.755      ;
; 1.026 ; cnt[5]           ; rxd_data[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.537      ; 1.758      ;
; 1.033 ; receive          ; cnt[3]           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.302      ;
; 1.040 ; cnt[0]           ; cnt[1]           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.308      ;
; 1.049 ; cnt[6]           ; rxd_data[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.536      ; 1.780      ;
; 1.052 ; cnt[6]           ; rxd_data[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.536      ; 1.783      ;
; 1.053 ; cnt[6]           ; rxd_data[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.536      ; 1.784      ;
; 1.060 ; cnt[4]           ; rxd_data[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.537      ; 1.792      ;
; 1.092 ; rxd_en~reg0      ; rxd_en~reg0      ; clk          ; clk         ; 0.000        ; 0.074      ; 1.361      ;
; 1.117 ; receive          ; dataerror~reg0   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.385      ;
; 1.121 ; cnt[7]           ; rxd_data[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.537      ; 1.853      ;
; 1.130 ; cnt[7]           ; rxd_data[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.537      ; 1.862      ;
; 1.133 ; cnt[7]           ; rxd_data[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.537      ; 1.865      ;
; 1.140 ; cnt[5]           ; presult          ; clk          ; clk         ; 0.000        ; 0.539      ; 1.874      ;
; 1.149 ; cnt[6]           ; presult          ; clk          ; clk         ; 0.000        ; 0.538      ; 1.882      ;
; 1.150 ; cnt[7]           ; rxd_data[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.537      ; 1.882      ;
; 1.150 ; cnt[7]           ; rxd_data[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.537      ; 1.882      ;
; 1.151 ; cnt[5]           ; rxd_data[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.537      ; 1.883      ;
; 1.151 ; cnt[7]           ; rxd_data[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.537      ; 1.883      ;
; 1.151 ; cnt[7]           ; rxd_data[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.537      ; 1.883      ;
; 1.155 ; receive          ; cnt[0]           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.424      ;
; 1.156 ; receive          ; cnt[2]           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.425      ;
; 1.158 ; receive          ; cnt[6]           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.427      ;
; 1.158 ; cnt[0]           ; cnt[0]           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.426      ;
; 1.160 ; presult          ; dataerror~reg0   ; clk          ; clk         ; 0.000        ; -0.374     ; 0.981      ;
; 1.162 ; receive          ; idle             ; clk          ; clk         ; 0.000        ; 0.074      ; 1.431      ;
; 1.166 ; cnt[0]           ; idle             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.434      ;
; 1.172 ; cnt[1]           ; cnt[1]           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.440      ;
; 1.179 ; cnt[0]           ; cnt[2]           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.447      ;
; 1.181 ; rxbuf            ; rxfall           ; clk          ; clk         ; 0.000        ; -0.374     ; 1.002      ;
; 1.184 ; receive          ; cnt[1]           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.453      ;
; 1.184 ; cnt[0]           ; rxd_data[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.536      ; 1.915      ;
; 1.194 ; cnt[0]           ; rxd_data[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.536      ; 1.925      ;
; 1.196 ; cnt[4]           ; rxd_data[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.537      ; 1.928      ;
; 1.197 ; cnt[0]           ; rxd_data[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.536      ; 1.928      ;
; 1.198 ; cnt[7]           ; cnt[3]           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.467      ;
; 1.204 ; cnt[0]           ; presult          ; clk          ; clk         ; 0.000        ; 0.538      ; 1.937      ;
; 1.210 ; cnt[5]           ; dataerror~reg0   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.478      ;
; 1.213 ; cnt[0]           ; rxd_data[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.536      ; 1.944      ;
; 1.213 ; cnt[0]           ; rxd_data[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.536      ; 1.944      ;
; 1.214 ; cnt[0]           ; rxd_data[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.536      ; 1.945      ;
; 1.214 ; cnt[0]           ; rxd_data[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.536      ; 1.945      ;
; 1.215 ; cnt[2]           ; cnt[2]           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.483      ;
; 1.251 ; cnt[5]           ; rxd_data[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.537      ; 1.983      ;
; 1.266 ; receive          ; rxd_data[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.537      ; 1.998      ;
; 1.275 ; receive          ; rxd_data[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.537      ; 2.007      ;
; 1.278 ; receive          ; rxd_data[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.537      ; 2.010      ;
; 1.278 ; cnt[4]           ; rxd_data[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.537      ; 2.010      ;
; 1.285 ; cnt[7]           ; frameerror~reg0  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.553      ;
; 1.290 ; cnt[1]           ; cnt[0]           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.558      ;
; 1.291 ; cnt[4]           ; dataerror~reg0   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.559      ;
; 1.293 ; cnt[3]           ; cnt[0]           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.562      ;
; 1.295 ; receive          ; rxd_data[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.537      ; 2.027      ;
; 1.295 ; receive          ; rxd_data[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.537      ; 2.027      ;
; 1.296 ; cnt[3]           ; idle             ; clk          ; clk         ; 0.000        ; 0.074      ; 1.565      ;
; 1.296 ; receive          ; rxd_data[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.537      ; 2.028      ;
; 1.296 ; receive          ; rxd_data[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.537      ; 2.028      ;
; 1.298 ; cnt[1]           ; idle             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.566      ;
; 1.309 ; cnt[5]           ; rxd_data[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.537      ; 2.041      ;
; 1.311 ; cnt[1]           ; cnt[2]           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.579      ;
; 1.312 ; cnt[7]           ; receive          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.580      ;
; 1.317 ; cnt[1]           ; rxd_data[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.536      ; 2.048      ;
; 1.320 ; cnt[7]           ; cnt[7]           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.589      ;
; 1.321 ; cnt[3]           ; cnt[1]           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.590      ;
; 1.321 ; cnt[3]           ; cnt[2]           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.590      ;
; 1.326 ; cnt[3]           ; rxd_data[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.073      ; 1.594      ;
; 1.327 ; cnt[1]           ; rxd_data[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.536      ; 2.058      ;
; 1.330 ; cnt[1]           ; rxd_data[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.536      ; 2.061      ;
; 1.337 ; cnt[1]           ; presult          ; clk          ; clk         ; 0.000        ; 0.538      ; 2.070      ;
; 1.339 ; idle             ; receive          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.606      ;
; 1.346 ; cnt[1]           ; rxd_data[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.536      ; 2.077      ;
; 1.346 ; cnt[1]           ; rxd_data[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.536      ; 2.077      ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt[0]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt[1]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt[2]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt[3]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt[4]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt[5]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt[6]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt[7]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; dataerror~reg0            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; frameerror~reg0           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; idle                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; presult                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; receive                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; rxbuf                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; rxd_data[0]~reg0          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; rxd_data[1]~reg0          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; rxd_data[2]~reg0          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; rxd_data[3]~reg0          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; rxd_data[4]~reg0          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; rxd_data[5]~reg0          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; rxd_data[6]~reg0          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; rxd_data[7]~reg0          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; rxd_en~reg0               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; rxfall                    ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; presult                   ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rxbuf                     ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rxd_data[0]~reg0          ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rxd_data[1]~reg0          ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rxd_data[2]~reg0          ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rxd_data[3]~reg0          ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rxd_data[4]~reg0          ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rxd_data[5]~reg0          ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rxd_data[6]~reg0          ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt[3]                    ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt[4]                    ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt[5]                    ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt[7]                    ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dataerror~reg0            ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; frameerror~reg0           ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; receive                   ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rxd_data[7]~reg0          ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rxd_en~reg0               ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rxfall                    ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt[0]                    ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt[1]                    ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt[2]                    ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt[6]                    ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; idle                      ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt[0]                    ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt[1]                    ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt[2]                    ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt[3]                    ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt[4]                    ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt[5]                    ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt[6]                    ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt[7]                    ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; idle                      ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_en~reg0               ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dataerror~reg0            ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; frameerror~reg0           ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; receive                   ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[7]~reg0          ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxfall                    ;
; 0.368  ; 0.552        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[0]~reg0          ;
; 0.368  ; 0.552        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[1]~reg0          ;
; 0.368  ; 0.552        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[2]~reg0          ;
; 0.368  ; 0.552        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[3]~reg0          ;
; 0.368  ; 0.552        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[4]~reg0          ;
; 0.368  ; 0.552        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[5]~reg0          ;
; 0.368  ; 0.552        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[6]~reg0          ;
; 0.369  ; 0.553        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; presult                   ;
; 0.369  ; 0.553        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxbuf                     ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt[0]|clk                ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt[1]|clk                ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt[2]|clk                ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt[6]|clk                ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; idle|clk                  ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt[3]|clk                ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt[4]|clk                ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt[5]|clk                ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt[7]|clk                ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dataerror~reg0|clk        ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; frameerror~reg0|clk       ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; receive|clk               ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[7]~reg0|clk      ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_en~reg0|clk           ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxfall|clk                ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; presult|clk               ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; rxbuf|clk                 ;
; 0.498  ; 0.498        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; rxd_data[0]~reg0|clk      ;
; 0.498  ; 0.498        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; rxd_data[1]~reg0|clk      ;
; 0.498  ; 0.498        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; rxd_data[2]~reg0|clk      ;
; 0.498  ; 0.498        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; rxd_data[3]~reg0|clk      ;
; 0.498  ; 0.498        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; rxd_data[4]~reg0|clk      ;
; 0.498  ; 0.498        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; rxd_data[5]~reg0|clk      ;
; 0.498  ; 0.498        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; rxd_data[6]~reg0|clk      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 1.080 ; 1.295 ; Rise       ; clk             ;
; rxd       ; clk        ; 2.268 ; 2.325 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.143 ; -0.360 ; Rise       ; clk             ;
; rxd       ; clk        ; -1.245 ; -1.353 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; dataerror    ; clk        ; 6.504 ; 6.288 ; Rise       ; clk             ;
; frameerror   ; clk        ; 6.489 ; 6.315 ; Rise       ; clk             ;
; rxd_data[*]  ; clk        ; 7.402 ; 7.150 ; Rise       ; clk             ;
;  rxd_data[0] ; clk        ; 7.214 ; 6.916 ; Rise       ; clk             ;
;  rxd_data[1] ; clk        ; 6.618 ; 6.492 ; Rise       ; clk             ;
;  rxd_data[2] ; clk        ; 7.402 ; 7.150 ; Rise       ; clk             ;
;  rxd_data[3] ; clk        ; 6.981 ; 6.809 ; Rise       ; clk             ;
;  rxd_data[4] ; clk        ; 6.937 ; 6.741 ; Rise       ; clk             ;
;  rxd_data[5] ; clk        ; 6.664 ; 6.535 ; Rise       ; clk             ;
;  rxd_data[6] ; clk        ; 7.017 ; 6.828 ; Rise       ; clk             ;
;  rxd_data[7] ; clk        ; 6.163 ; 6.036 ; Rise       ; clk             ;
; rxd_en       ; clk        ; 7.456 ; 7.385 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; dataerror    ; clk        ; 6.262 ; 6.054 ; Rise       ; clk             ;
; frameerror   ; clk        ; 6.248 ; 6.079 ; Rise       ; clk             ;
; rxd_data[*]  ; clk        ; 5.935 ; 5.811 ; Rise       ; clk             ;
;  rxd_data[0] ; clk        ; 6.943 ; 6.656 ; Rise       ; clk             ;
;  rxd_data[1] ; clk        ; 6.371 ; 6.249 ; Rise       ; clk             ;
;  rxd_data[2] ; clk        ; 7.124 ; 6.881 ; Rise       ; clk             ;
;  rxd_data[3] ; clk        ; 6.720 ; 6.553 ; Rise       ; clk             ;
;  rxd_data[4] ; clk        ; 6.678 ; 6.488 ; Rise       ; clk             ;
;  rxd_data[5] ; clk        ; 6.415 ; 6.290 ; Rise       ; clk             ;
;  rxd_data[6] ; clk        ; 6.754 ; 6.571 ; Rise       ; clk             ;
;  rxd_data[7] ; clk        ; 5.935 ; 5.811 ; Rise       ; clk             ;
; rxd_en       ; clk        ; 7.226 ; 7.159 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.464 ; -5.073            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -28.726                         ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                           ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.464 ; cnt[2]    ; rxd_en~reg0      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.413      ;
; -0.429 ; cnt[2]    ; cnt[5]           ; clk          ; clk         ; 1.000        ; -0.038     ; 1.378      ;
; -0.429 ; cnt[2]    ; cnt[7]           ; clk          ; clk         ; 1.000        ; -0.038     ; 1.378      ;
; -0.406 ; cnt[7]    ; cnt[5]           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.356      ;
; -0.406 ; cnt[7]    ; cnt[7]           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.356      ;
; -0.370 ; cnt[3]    ; cnt[4]           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.320      ;
; -0.360 ; cnt[7]    ; cnt[3]           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.310      ;
; -0.360 ; cnt[7]    ; cnt[4]           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.310      ;
; -0.355 ; cnt[1]    ; cnt[4]           ; clk          ; clk         ; 1.000        ; -0.038     ; 1.304      ;
; -0.348 ; cnt[3]    ; cnt[6]           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.299      ;
; -0.345 ; cnt[1]    ; rxd_en~reg0      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.294      ;
; -0.333 ; cnt[1]    ; cnt[6]           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.283      ;
; -0.327 ; cnt[4]    ; rxd_en~reg0      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.277      ;
; -0.327 ; cnt[5]    ; rxd_en~reg0      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.277      ;
; -0.323 ; cnt[5]    ; cnt[5]           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.273      ;
; -0.323 ; cnt[5]    ; cnt[7]           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.273      ;
; -0.322 ; cnt[3]    ; frameerror~reg0  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.271      ;
; -0.322 ; cnt[1]    ; cnt[3]           ; clk          ; clk         ; 1.000        ; -0.038     ; 1.271      ;
; -0.318 ; cnt[3]    ; receive          ; clk          ; clk         ; 1.000        ; -0.038     ; 1.267      ;
; -0.311 ; cnt[6]    ; rxd_en~reg0      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.260      ;
; -0.310 ; cnt[1]    ; cnt[5]           ; clk          ; clk         ; 1.000        ; -0.038     ; 1.259      ;
; -0.310 ; cnt[1]    ; cnt[7]           ; clk          ; clk         ; 1.000        ; -0.038     ; 1.259      ;
; -0.309 ; cnt[0]    ; cnt[4]           ; clk          ; clk         ; 1.000        ; -0.038     ; 1.258      ;
; -0.306 ; cnt[0]    ; cnt[3]           ; clk          ; clk         ; 1.000        ; -0.038     ; 1.255      ;
; -0.302 ; cnt[5]    ; cnt[6]           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.253      ;
; -0.291 ; cnt[3]    ; cnt[7]           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.241      ;
; -0.291 ; cnt[0]    ; rxd_en~reg0      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.240      ;
; -0.287 ; cnt[0]    ; cnt[6]           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.237      ;
; -0.284 ; cnt[2]    ; dataerror~reg0   ; clk          ; clk         ; 1.000        ; -0.039     ; 1.232      ;
; -0.277 ; cnt[5]    ; cnt[3]           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.227      ;
; -0.277 ; cnt[5]    ; cnt[4]           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.227      ;
; -0.264 ; cnt[7]    ; cnt[6]           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.215      ;
; -0.260 ; cnt[0]    ; cnt[7]           ; clk          ; clk         ; 1.000        ; -0.038     ; 1.209      ;
; -0.256 ; cnt[0]    ; cnt[5]           ; clk          ; clk         ; 1.000        ; -0.038     ; 1.205      ;
; -0.253 ; cnt[4]    ; cnt[5]           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.203      ;
; -0.253 ; cnt[4]    ; cnt[7]           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.203      ;
; -0.247 ; cnt[4]    ; cnt[6]           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.198      ;
; -0.242 ; cnt[2]    ; cnt[4]           ; clk          ; clk         ; 1.000        ; -0.038     ; 1.191      ;
; -0.239 ; cnt[2]    ; cnt[3]           ; clk          ; clk         ; 1.000        ; -0.038     ; 1.188      ;
; -0.236 ; cnt[6]    ; cnt[5]           ; clk          ; clk         ; 1.000        ; -0.038     ; 1.185      ;
; -0.236 ; cnt[6]    ; cnt[7]           ; clk          ; clk         ; 1.000        ; -0.038     ; 1.185      ;
; -0.222 ; cnt[3]    ; cnt[5]           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.172      ;
; -0.220 ; cnt[2]    ; cnt[6]           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.170      ;
; -0.219 ; cnt[7]    ; rxd_en~reg0      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.169      ;
; -0.207 ; cnt[4]    ; cnt[3]           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.157      ;
; -0.207 ; cnt[4]    ; cnt[4]           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.157      ;
; -0.193 ; cnt[2]    ; frameerror~reg0  ; clk          ; clk         ; 1.000        ; -0.039     ; 1.141      ;
; -0.190 ; cnt[6]    ; cnt[3]           ; clk          ; clk         ; 1.000        ; -0.038     ; 1.139      ;
; -0.190 ; cnt[6]    ; cnt[4]           ; clk          ; clk         ; 1.000        ; -0.038     ; 1.139      ;
; -0.190 ; cnt[2]    ; receive          ; clk          ; clk         ; 1.000        ; -0.039     ; 1.138      ;
; -0.185 ; cnt[1]    ; dataerror~reg0   ; clk          ; clk         ; 1.000        ; -0.039     ; 1.133      ;
; -0.166 ; cnt[4]    ; idle             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.117      ;
; -0.163 ; cnt[4]    ; cnt[0]           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.114      ;
; -0.161 ; cnt[5]    ; idle             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.112      ;
; -0.160 ; cnt[4]    ; cnt[1]           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.111      ;
; -0.159 ; cnt[4]    ; cnt[2]           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.110      ;
; -0.158 ; cnt[5]    ; cnt[0]           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.109      ;
; -0.157 ; cnt[6]    ; idle             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.107      ;
; -0.155 ; cnt[5]    ; cnt[1]           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.106      ;
; -0.154 ; cnt[6]    ; cnt[0]           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.104      ;
; -0.154 ; cnt[5]    ; cnt[2]           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.105      ;
; -0.151 ; cnt[6]    ; cnt[1]           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.101      ;
; -0.150 ; receive   ; cnt[5]           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.101      ;
; -0.150 ; receive   ; cnt[7]           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.101      ;
; -0.150 ; cnt[6]    ; cnt[2]           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.100      ;
; -0.149 ; cnt[0]    ; cnt[1]           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.099      ;
; -0.147 ; cnt[3]    ; cnt[3]           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.097      ;
; -0.134 ; receive   ; cnt[3]           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.085      ;
; -0.134 ; receive   ; cnt[4]           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.085      ;
; -0.133 ; cnt[1]    ; cnt[2]           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.083      ;
; -0.127 ; cnt[3]    ; rxd_data[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.155      ; 1.269      ;
; -0.127 ; cnt[3]    ; rxd_data[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.155      ; 1.269      ;
; -0.126 ; cnt[3]    ; rxd_data[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.155      ; 1.268      ;
; -0.126 ; cnt[3]    ; rxd_data[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.155      ; 1.268      ;
; -0.126 ; cnt[0]    ; dataerror~reg0   ; clk          ; clk         ; 1.000        ; -0.039     ; 1.074      ;
; -0.125 ; cnt[3]    ; presult          ; clk          ; clk         ; 1.000        ; 0.155      ; 1.267      ;
; -0.122 ; cnt[2]    ; rxd_data[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.039     ; 1.070      ;
; -0.120 ; cnt[3]    ; rxd_data[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.155      ; 1.262      ;
; -0.117 ; cnt[3]    ; rxd_data[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.155      ; 1.259      ;
; -0.111 ; cnt[3]    ; rxd_data[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.155      ; 1.253      ;
; -0.094 ; cnt[1]    ; frameerror~reg0  ; clk          ; clk         ; 1.000        ; -0.039     ; 1.042      ;
; -0.094 ; cnt[6]    ; cnt[6]           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.044      ;
; -0.090 ; cnt[1]    ; receive          ; clk          ; clk         ; 1.000        ; -0.039     ; 1.038      ;
; -0.087 ; cnt[0]    ; cnt[2]           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.037      ;
; -0.066 ; cnt[7]    ; dataerror~reg0   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.015      ;
; -0.057 ; cnt[3]    ; dataerror~reg0   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.006      ;
; -0.051 ; cnt[4]    ; receive          ; clk          ; clk         ; 1.000        ; -0.038     ; 1.000      ;
; -0.051 ; cnt[4]    ; frameerror~reg0  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.000      ;
; -0.038 ; receive   ; cnt[6]           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.990      ;
; -0.037 ; cnt[6]    ; dataerror~reg0   ; clk          ; clk         ; 1.000        ; -0.039     ; 0.985      ;
; -0.035 ; cnt[0]    ; frameerror~reg0  ; clk          ; clk         ; 1.000        ; -0.039     ; 0.983      ;
; -0.031 ; cnt[0]    ; receive          ; clk          ; clk         ; 1.000        ; -0.039     ; 0.979      ;
; -0.018 ; cnt[5]    ; rxd_data[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.155      ; 1.160      ;
; -0.015 ; cnt[3]    ; rxd_en~reg0      ; clk          ; clk         ; 1.000        ; -0.037     ; 0.965      ;
; -0.010 ; cnt[1]    ; rxd_data[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.039     ; 0.958      ;
; -0.005 ; cnt[4]    ; rxd_data[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.155      ; 1.147      ;
; -0.003 ; cnt[5]    ; presult          ; clk          ; clk         ; 1.000        ; 0.155      ; 1.145      ;
; 0.000  ; cnt[7]    ; idle             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.951      ;
; 0.002  ; cnt[2]    ; rxd_data[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.154      ; 1.139      ;
; 0.002  ; cnt[2]    ; rxd_data[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.154      ; 1.139      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                  ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; presult          ; presult          ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; rxd_data[6]~reg0 ; rxd_data[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; rxd_data[5]~reg0 ; rxd_data[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; rxd_data[4]~reg0 ; rxd_data[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; rxd_data[3]~reg0 ; rxd_data[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; rxd_data[2]~reg0 ; rxd_data[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; rxd_data[1]~reg0 ; rxd_data[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; rxd_data[0]~reg0 ; rxd_data[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; frameerror~reg0  ; frameerror~reg0  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; dataerror~reg0   ; dataerror~reg0   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; rxd_data[7]~reg0 ; rxd_data[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; receive          ; receive          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; idle             ; idle             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.299 ; rxfall           ; receive          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.312 ; cnt[4]           ; rxd_data[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.236      ; 0.632      ;
; 0.318 ; cnt[4]           ; rxd_data[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.236      ; 0.638      ;
; 0.342 ; receive          ; frameerror~reg0  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.463      ;
; 0.354 ; cnt[7]           ; presult          ; clk          ; clk         ; 0.000        ; 0.237      ; 0.675      ;
; 0.374 ; receive          ; cnt[4]           ; clk          ; clk         ; 0.000        ; 0.038      ; 0.496      ;
; 0.376 ; receive          ; rxd_en~reg0      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.498      ;
; 0.376 ; cnt[4]           ; presult          ; clk          ; clk         ; 0.000        ; 0.237      ; 0.697      ;
; 0.395 ; receive          ; presult          ; clk          ; clk         ; 0.000        ; 0.238      ; 0.717      ;
; 0.421 ; receive          ; cnt[7]           ; clk          ; clk         ; 0.000        ; 0.038      ; 0.543      ;
; 0.424 ; receive          ; cnt[5]           ; clk          ; clk         ; 0.000        ; 0.038      ; 0.546      ;
; 0.454 ; receive          ; cnt[3]           ; clk          ; clk         ; 0.000        ; 0.038      ; 0.576      ;
; 0.459 ; cnt[6]           ; rxd_data[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.235      ; 0.778      ;
; 0.460 ; cnt[6]           ; rxd_data[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.235      ; 0.779      ;
; 0.460 ; cnt[6]           ; rxd_data[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.235      ; 0.779      ;
; 0.460 ; cnt[6]           ; rxd_data[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.235      ; 0.779      ;
; 0.461 ; rxd_en~reg0      ; rxd_en~reg0      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.582      ;
; 0.470 ; cnt[0]           ; cnt[1]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.591      ;
; 0.470 ; cnt[5]           ; rxd_data[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.236      ; 0.790      ;
; 0.472 ; cnt[5]           ; rxd_data[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.236      ; 0.792      ;
; 0.486 ; cnt[6]           ; rxd_data[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.235      ; 0.805      ;
; 0.489 ; cnt[6]           ; rxd_data[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.235      ; 0.808      ;
; 0.491 ; receive          ; dataerror~reg0   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.612      ;
; 0.491 ; cnt[6]           ; rxd_data[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.235      ; 0.810      ;
; 0.494 ; presult          ; dataerror~reg0   ; clk          ; clk         ; 0.000        ; -0.156     ; 0.422      ;
; 0.496 ; cnt[4]           ; rxd_data[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.236      ; 0.816      ;
; 0.502 ; cnt[5]           ; rxd_data[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.236      ; 0.822      ;
; 0.502 ; cnt[5]           ; presult          ; clk          ; clk         ; 0.000        ; 0.237      ; 0.823      ;
; 0.508 ; rxbuf            ; rxfall           ; clk          ; clk         ; 0.000        ; -0.156     ; 0.436      ;
; 0.508 ; cnt[6]           ; presult          ; clk          ; clk         ; 0.000        ; 0.236      ; 0.828      ;
; 0.516 ; receive          ; cnt[6]           ; clk          ; clk         ; 0.000        ; 0.039      ; 0.639      ;
; 0.518 ; receive          ; cnt[0]           ; clk          ; clk         ; 0.000        ; 0.039      ; 0.641      ;
; 0.519 ; cnt[2]           ; cnt[2]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; receive          ; cnt[1]           ; clk          ; clk         ; 0.000        ; 0.039      ; 0.642      ;
; 0.524 ; receive          ; idle             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.647      ;
; 0.526 ; cnt[1]           ; cnt[1]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.647      ;
; 0.526 ; receive          ; cnt[2]           ; clk          ; clk         ; 0.000        ; 0.039      ; 0.649      ;
; 0.533 ; cnt[7]           ; rxd_data[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.236      ; 0.853      ;
; 0.534 ; cnt[5]           ; dataerror~reg0   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.654      ;
; 0.537 ; cnt[7]           ; rxd_data[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.236      ; 0.857      ;
; 0.537 ; cnt[0]           ; cnt[0]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.658      ;
; 0.540 ; receive          ; rxd_data[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.237      ; 0.861      ;
; 0.540 ; cnt[7]           ; rxd_data[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.236      ; 0.860      ;
; 0.541 ; cnt[4]           ; rxd_data[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.236      ; 0.861      ;
; 0.543 ; receive          ; rxd_data[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.237      ; 0.864      ;
; 0.544 ; cnt[0]           ; idle             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.665      ;
; 0.545 ; receive          ; rxd_data[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.237      ; 0.866      ;
; 0.547 ; cnt[7]           ; rxd_data[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.236      ; 0.867      ;
; 0.547 ; cnt[7]           ; rxd_data[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.236      ; 0.867      ;
; 0.548 ; cnt[7]           ; rxd_data[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.236      ; 0.868      ;
; 0.548 ; cnt[7]           ; rxd_data[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.236      ; 0.868      ;
; 0.549 ; receive          ; rxd_data[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.237      ; 0.870      ;
; 0.550 ; receive          ; rxd_data[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.237      ; 0.871      ;
; 0.550 ; receive          ; rxd_data[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.237      ; 0.871      ;
; 0.550 ; receive          ; rxd_data[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.237      ; 0.871      ;
; 0.557 ; cnt[4]           ; dataerror~reg0   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.677      ;
; 0.559 ; cnt[0]           ; cnt[2]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.680      ;
; 0.568 ; cnt[7]           ; cnt[3]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.689      ;
; 0.571 ; cnt[7]           ; frameerror~reg0  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.691      ;
; 0.571 ; cnt[3]           ; rxd_data[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.691      ;
; 0.573 ; cnt[5]           ; rxd_data[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.236      ; 0.893      ;
; 0.575 ; cnt[7]           ; receive          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.695      ;
; 0.576 ; cnt[7]           ; rxd_data[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.696      ;
; 0.580 ; cnt[5]           ; rxd_data[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.236      ; 0.900      ;
; 0.584 ; cnt[4]           ; rxd_data[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.236      ; 0.904      ;
; 0.587 ; cnt[3]           ; cnt[0]           ; clk          ; clk         ; 0.000        ; 0.038      ; 0.709      ;
; 0.587 ; cnt[0]           ; rxd_data[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.235      ; 0.906      ;
; 0.589 ; cnt[1]           ; cnt[0]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.710      ;
; 0.590 ; cnt[3]           ; idle             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.712      ;
; 0.592 ; receive          ; rxd_data[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.713      ;
; 0.592 ; cnt[0]           ; rxd_data[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.235      ; 0.911      ;
; 0.592 ; cnt[3]           ; cnt[1]           ; clk          ; clk         ; 0.000        ; 0.038      ; 0.714      ;
; 0.592 ; cnt[3]           ; cnt[2]           ; clk          ; clk         ; 0.000        ; 0.038      ; 0.714      ;
; 0.593 ; cnt[0]           ; presult          ; clk          ; clk         ; 0.000        ; 0.236      ; 0.913      ;
; 0.594 ; cnt[0]           ; rxd_data[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.235      ; 0.913      ;
; 0.596 ; cnt[1]           ; idle             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.717      ;
; 0.597 ; cnt[0]           ; rxd_data[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.235      ; 0.916      ;
; 0.598 ; cnt[0]           ; rxd_data[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.235      ; 0.917      ;
; 0.598 ; cnt[0]           ; rxd_data[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.235      ; 0.917      ;
; 0.598 ; cnt[0]           ; rxd_data[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.235      ; 0.917      ;
; 0.599 ; cnt[7]           ; cnt[7]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.720      ;
; 0.607 ; cnt[3]           ; cnt[7]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.728      ;
; 0.608 ; cnt[7]           ; cnt[5]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.729      ;
; 0.608 ; cnt[3]           ; cnt[5]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.729      ;
; 0.610 ; idle             ; receive          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.729      ;
; 0.610 ; cnt[2]           ; cnt[1]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.731      ;
; 0.615 ; cnt[1]           ; cnt[2]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.736      ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; cnt[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; cnt[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; cnt[2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; cnt[3]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; cnt[4]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; cnt[5]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; cnt[6]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; cnt[7]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dataerror~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; frameerror~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; idle                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; presult                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; receive                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxbuf                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_data[0]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_data[1]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_data[2]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_data[3]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_data[4]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_data[5]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_data[6]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_data[7]~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxd_en~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rxfall                    ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[0]~reg0          ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[1]~reg0          ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[2]~reg0          ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[3]~reg0          ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[4]~reg0          ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[5]~reg0          ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[6]~reg0          ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; presult                   ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxbuf                     ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt[0]                    ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt[1]                    ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt[2]                    ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt[3]                    ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt[4]                    ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt[5]                    ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt[6]                    ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt[7]                    ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dataerror~reg0            ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; frameerror~reg0           ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; idle                      ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; receive                   ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[7]~reg0          ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxd_en~reg0               ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rxfall                    ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[0]~reg0|clk      ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[1]~reg0|clk      ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[2]~reg0|clk      ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[3]~reg0|clk      ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[4]~reg0|clk      ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[5]~reg0|clk      ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[6]~reg0|clk      ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; presult|clk               ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxbuf|clk                 ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt[0]|clk                ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt[1]|clk                ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt[2]|clk                ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt[3]|clk                ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt[4]|clk                ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt[5]|clk                ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt[6]|clk                ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt[7]|clk                ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dataerror~reg0|clk        ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; frameerror~reg0|clk       ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; idle|clk                  ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; receive|clk               ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_data[7]~reg0|clk      ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxd_en~reg0|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxfall|clk                ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i               ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt[0]                    ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt[1]                    ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt[2]                    ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt[3]                    ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt[4]                    ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt[5]                    ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt[6]                    ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt[7]                    ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; idle                      ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rxd_en~reg0               ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dataerror~reg0            ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; frameerror~reg0           ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; receive                   ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rxd_data[7]~reg0          ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rxfall                    ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rxd_data[0]~reg0          ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rxd_data[1]~reg0          ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rxd_data[2]~reg0          ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rxd_data[3]~reg0          ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rxd_data[4]~reg0          ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rxd_data[5]~reg0          ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rxd_data[6]~reg0          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.504 ; 0.851 ; Rise       ; clk             ;
; rxd       ; clk        ; 1.197 ; 1.793 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.048 ; -0.387 ; Rise       ; clk             ;
; rxd       ; clk        ; -0.720 ; -1.302 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; dataerror    ; clk        ; 3.308 ; 3.368 ; Rise       ; clk             ;
; frameerror   ; clk        ; 3.332 ; 3.388 ; Rise       ; clk             ;
; rxd_data[*]  ; clk        ; 3.720 ; 3.807 ; Rise       ; clk             ;
;  rxd_data[0] ; clk        ; 3.589 ; 3.655 ; Rise       ; clk             ;
;  rxd_data[1] ; clk        ; 3.378 ; 3.422 ; Rise       ; clk             ;
;  rxd_data[2] ; clk        ; 3.720 ; 3.807 ; Rise       ; clk             ;
;  rxd_data[3] ; clk        ; 3.546 ; 3.606 ; Rise       ; clk             ;
;  rxd_data[4] ; clk        ; 3.503 ; 3.564 ; Rise       ; clk             ;
;  rxd_data[5] ; clk        ; 3.398 ; 3.447 ; Rise       ; clk             ;
;  rxd_data[6] ; clk        ; 3.553 ; 3.617 ; Rise       ; clk             ;
;  rxd_data[7] ; clk        ; 3.181 ; 3.225 ; Rise       ; clk             ;
; rxd_en       ; clk        ; 4.127 ; 4.226 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; dataerror    ; clk        ; 3.202 ; 3.259 ; Rise       ; clk             ;
; frameerror   ; clk        ; 3.225 ; 3.279 ; Rise       ; clk             ;
; rxd_data[*]  ; clk        ; 3.080 ; 3.123 ; Rise       ; clk             ;
;  rxd_data[0] ; clk        ; 3.473 ; 3.536 ; Rise       ; clk             ;
;  rxd_data[1] ; clk        ; 3.270 ; 3.313 ; Rise       ; clk             ;
;  rxd_data[2] ; clk        ; 3.598 ; 3.682 ; Rise       ; clk             ;
;  rxd_data[3] ; clk        ; 3.432 ; 3.489 ; Rise       ; clk             ;
;  rxd_data[4] ; clk        ; 3.390 ; 3.449 ; Rise       ; clk             ;
;  rxd_data[5] ; clk        ; 3.289 ; 3.336 ; Rise       ; clk             ;
;  rxd_data[6] ; clk        ; 3.438 ; 3.500 ; Rise       ; clk             ;
;  rxd_data[7] ; clk        ; 3.080 ; 3.123 ; Rise       ; clk             ;
; rxd_en       ; clk        ; 4.026 ; 4.123 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.489  ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.489  ; 0.178 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -41.281 ; 0.0   ; 0.0      ; 0.0     ; -38.688             ;
;  clk             ; -41.281 ; 0.000 ; N/A      ; N/A     ; -38.688             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 1.163 ; 1.332 ; Rise       ; clk             ;
; rxd       ; clk        ; 2.554 ; 2.779 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.048 ; -0.292 ; Rise       ; clk             ;
; rxd       ; clk        ; -0.720 ; -1.302 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; dataerror    ; clk        ; 7.113 ; 6.960 ; Rise       ; clk             ;
; frameerror   ; clk        ; 7.110 ; 6.986 ; Rise       ; clk             ;
; rxd_data[*]  ; clk        ; 8.078 ; 7.897 ; Rise       ; clk             ;
;  rxd_data[0] ; clk        ; 7.845 ; 7.642 ; Rise       ; clk             ;
;  rxd_data[1] ; clk        ; 7.253 ; 7.165 ; Rise       ; clk             ;
;  rxd_data[2] ; clk        ; 8.078 ; 7.897 ; Rise       ; clk             ;
;  rxd_data[3] ; clk        ; 7.638 ; 7.514 ; Rise       ; clk             ;
;  rxd_data[4] ; clk        ; 7.572 ; 7.446 ; Rise       ; clk             ;
;  rxd_data[5] ; clk        ; 7.302 ; 7.212 ; Rise       ; clk             ;
;  rxd_data[6] ; clk        ; 7.672 ; 7.537 ; Rise       ; clk             ;
;  rxd_data[7] ; clk        ; 6.765 ; 6.675 ; Rise       ; clk             ;
; rxd_en       ; clk        ; 8.247 ; 8.255 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; dataerror    ; clk        ; 3.202 ; 3.259 ; Rise       ; clk             ;
; frameerror   ; clk        ; 3.225 ; 3.279 ; Rise       ; clk             ;
; rxd_data[*]  ; clk        ; 3.080 ; 3.123 ; Rise       ; clk             ;
;  rxd_data[0] ; clk        ; 3.473 ; 3.536 ; Rise       ; clk             ;
;  rxd_data[1] ; clk        ; 3.270 ; 3.313 ; Rise       ; clk             ;
;  rxd_data[2] ; clk        ; 3.598 ; 3.682 ; Rise       ; clk             ;
;  rxd_data[3] ; clk        ; 3.432 ; 3.489 ; Rise       ; clk             ;
;  rxd_data[4] ; clk        ; 3.390 ; 3.449 ; Rise       ; clk             ;
;  rxd_data[5] ; clk        ; 3.289 ; 3.336 ; Rise       ; clk             ;
;  rxd_data[6] ; clk        ; 3.438 ; 3.500 ; Rise       ; clk             ;
;  rxd_data[7] ; clk        ; 3.080 ; 3.123 ; Rise       ; clk             ;
; rxd_en       ; clk        ; 4.026 ; 4.123 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; rxd_data[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rxd_data[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rxd_data[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rxd_data[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rxd_data[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rxd_data[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rxd_data[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rxd_data[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rxd_en        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dataerror     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; frameerror    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rxd                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rxd_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; rxd_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; rxd_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; rxd_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; rxd_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; rxd_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; rxd_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; rxd_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; rxd_en        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; dataerror     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; frameerror    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rxd_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; rxd_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; rxd_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; rxd_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; rxd_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; rxd_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; rxd_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; rxd_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; rxd_en        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; dataerror     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; frameerror    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rxd_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rxd_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rxd_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rxd_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rxd_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rxd_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rxd_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rxd_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rxd_en        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; dataerror     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; frameerror    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 323      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 323      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 34    ; 34   ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 11    ; 11   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 SJ Full Version
    Info: Processing started: Thu Dec 10 12:54:29 2020
Info: Command: quartus_sta uartrx -c uartrx
Info: qsta_default_script.tcl version: #11
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uartrx.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.489
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.489             -41.281 clk 
Info (332146): Worst-case hold slack is 0.432
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.432               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -38.688 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.211
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.211             -37.127 clk 
Info (332146): Worst-case hold slack is 0.382
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.382               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -38.688 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.464
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.464              -5.073 clk 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -28.726 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4847 megabytes
    Info: Processing ended: Thu Dec 10 12:54:31 2020
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


