---
company: mITblick AG
reference_id: '2916057'
scraped_date: '2025-09-05T08:00:11.862967'
source_url: https://www.freelancermap.de/projekt/fpga-design-und-verification-engineer-m-w-d-im-bereich-der-sicherheitstechnik?ref=rss
state: rejected
state_history:
- note: 'LLM evaluation: 15% fit score'
  state: rejected
  timestamp: '2025-09-05T08:01:03.323079'
title: FPGA Design & Verification Engineer (m/w/d) im Bereich der Sicherheitstechnik
---


# FPGA Design & Verification Engineer (m/w/d) im Bereich der Sicherheitstechnik
**URL:** [https://www.freelancermap.de/projekt/fpga-design-und-verification-engineer-m-w-d-im-bereich-der-sicherheitstechnik?ref=rss](https://www.freelancermap.de/projekt/fpga-design-und-verification-engineer-m-w-d-im-bereich-der-sicherheitstechnik?ref=rss)
## Details
- **Start:** ab sofort
- **Von:** mITblick AG
- **Auslastung:** 100% (5 Tage pro Woche)
- **Eingestellt:** 05.09.2025
- **Ansprechpartner:** Marco Klemm
- **Projekt-ID:** 2916057
- **Branche:** Elektrotechnische Industrie
- **Vertragsart:** Freiberuflich

## Schlagworte
FPGA, Architektur, Sicherheitstechnik, Python, Lithografie, Multidisziplin√§ren Ansatz, Subversion, System Design, Systemverilog, Tool Command Language, Verilog, Vhdl, Gitlab, Git, Sicherheitskritische, Modelsim, Agile Methodologie, Elektrotechnik, Test Automation, Telekommunikation, Prozessoptimierung, Design-Spezifikationen, Linux, Schaltplan, Ingenieurwesen, Scrum, Projektzyklus-Management, Schreiben von Dokumentation, Systemarchitektur, Toolchain, Scripting, BUS Systeme, Rechnerarchitektur, Polarion, Wasserfallmodell, Software Version Control

## Beschreibung
Du m√∂chtest hochsichere Technologien aktiv mitgestalten und bist leidenschaftlich im FPGA-Design unterwegs? Dann bist du bei unserem Kunden im Bereich der professionellen Sicherheitstechnik genau richtig.
In einem interdisziplin√§ren Team entwickelst du moderne FPGA-L√∂sungen f√ºr kryptographische Systeme ‚Äì mit direktem Einfluss auf das Systemdesign und die Systemarchitektur.
Hast Du Lust auf ein Projekt zusammen mit uns?

Aufgaben:
‚Ä¢ Entwurf, Implementierung und Verifikation von FPGAs f√ºr kryptographische Systeme in sicherheitskritischen Anwendungen
‚Ä¢ Einarbeitung in bestehende Architekturen sowie Mitarbeit an der Weiterentwicklung von Systemdesign und Systemspezifikation
‚Ä¢ Verst√§ndnis der FPGA-Architektur in Bezug zur Hardware
‚Ä¢ Verstehen und Analysieren von Schaltpl√§nen und PCB-Layouts
‚Ä¢ Erstellung und Anpassung von vendor-spezifischen IP-Cores
‚Ä¢ Erstellung und Analyse von Timing- sowie Clock Domain Crossing Constraints
‚Ä¢ Entwicklung wiederverwendbarer FPGA-Komponenten im Team
‚Ä¢ Erstellen spezifischer Testbenches zur Modul-Verifikation
‚Ä¢ Begleitung des gesamten Projektzyklus ‚Äì von der Angebotserstellung bis hin zum finalen Produkt
‚Ä¢ Dokumentation der entwickelten FPGAs und kontinuierliche Verbesserung der Entwicklungsumgebung
‚Ä¢ Zusammenarbeit in einem interdisziplin√§ren Entwicklungsteam mit Fokus auf Qualit√§t, Sicherheit und Wiederverwendbarkeit

Dein Profil:
‚Ä¢ Abgeschlossenes Studium der Elektrotechnik, vorzugsweise mit Schwerpunkt Nachrichtentechnik oder vergleichbar
‚Ä¢ Mehrj√§hrige Erfahrung im FPGA-Design und der Verifikation, idealerweise in sicherheitskritischen Bereichen
‚Ä¢ Umfassende Kenntnisse in VHDL sowie solide Grundkenntnisse in Verilog und SystemVerilog
‚Ä¢ Fundierte Erfahrung mit den FPGA-Tools von Xilinx und Lattice, inkl. Backendflow
‚Ä¢ Umfangreiche Kenntnisse im Scripting mit Python und Tcl
‚Ä¢ Projekterfahrung in der Verifikation mit ModelSim bzw. QuestaSim
‚Ä¢ Erfahrung mit Testframeworks wie cocotb, VUnit, OSVVM oder UVM
‚Ä¢ Kenntnisse in Modul-Interconnects wie AMBA-Bus-Systeme oder Wishbone
‚Ä¢ Sicherer Umgang mit Versionsmanagement-Tools wie Git, GitLab oder SVN
‚Ä¢ Grundlegende Linux-Kenntnisse
‚Ä¢ Erfahrung im Requirement-based Engineering mit Polarion oder DOORS
‚Ä¢ Kenntnisse g√§ngiger Projektentwurfsmodelle (Wasserfall, Agile mit Scrum)

Technologien:
‚Ä¢ VHDL, Verilog, SystemVerilog, Python, Tcl
‚Ä¢ Xilinx / Lattice Toolchain
‚Ä¢ ModelSim / QuestaSim
‚Ä¢ cocotb, VUnit, OSVVM, UVM
‚Ä¢ Git, GitLab, SVN

Soft Skills:
‚Ä¢ Strukturierte, selbstst√§ndige und prozessorientierte Arbeitsweise
‚Ä¢ Ausgepr√§gte L√∂sungsorientierung und Teamf√§higkeit
‚Ä¢ Teamplayer, der den aktiven Austausch mit Kollegen sucht
‚Ä¢ Analytisches Denkverm√∂gen, Kommunikationsst√§rke und hohe Eigeninitiative
‚Ä¢ Verl√§sslichkeit und Reflexionsf√§higkeit

Rahmenbedingungen:
Start: ASAP
Laufzeit: 6 Monate (mit Option auf Verl√§ngerung)
Arbeitsort: Raum Stuttgart
Auslastung: 80-100%

Klingt das spannend und passend f√ºr Dich? Dann freuen wir uns auf Deine Kontaktaufnahme inkl. Stundensatz, Verf√ºgbarkeit und Deine Einsch√§tzung (Experte, Senior, Generalist, Spezialist f√ºr?)! In jedem Fall bekommst Du eine zeitnahe R√ºckmeldung!

Viele Gr√º√üe,
Giovanni

mITblick GmbH

www.mitblick.de

PS: Wir bitten um Kontaktaufnahme ausschlie√ülich durch Freiberufler ‚Äì Vermittlungsvorschl√§ge von Dritten sind unerw√ºnscht.

---

## ü§ñ AI Evaluation Results

**Evaluation Timestamp:** 2025-09-05T08:01:03.319232

### Pre-Evaluation Phase
- **Score:** 17/100
- **Threshold:** 10/100
- **Result:** ‚úÖ Passed
- **Rationale:** Score: 17%. Found tags: ['ai', 'ki', 'llm', 'architekt', 'systemarchitekt', 'architektur', 'gitlab', 'automation', 'python', 'scripting', 'git', 'ssl', 'agile', 'scrum', 'linux', 'systemd', 'freelance', 'freiberufler', 'projekt']

### LLM Analysis Phase
- **LLM Provider:** OpenAI
- **LLM Model:** gpt-5-mini
- **Fit Score:** 15/100
- **Acceptance Threshold:** 85/100
- **Final Decision:** ‚ùå REJECTED

#### Detailed Rationale
- Key project requirements:
  - FPGA design & verification experience for safety-/security-critical systems
  - Strong VHDL; solid Verilog/SystemVerilog
  - Xilinx and Lattice toolchains + backend flow
  - Verification tools: ModelSim/QuestaSim; test frameworks (cocotb, VUnit, OSVVM, UVM)
  - Scripting: Python and Tcl
  - Timing/CDC constraints, vendor IP cores, PCB/schematic understanding
  - Bus interconnects (AMBA/Wishbone), Linux, Git/GitLab/SVN
  - Requirement-based engineering (Polarion/DOORS), experience with safety-critical workflows

- Matches found in CV:
  - Strong senior systems/architecture background and long consulting experience
  - Scripting: Python and bash experience
  - Version control: Git and SVN experience; familiarity with GitLab CI/CD
  - Linux familiarity and DevOps/tooling experience (Terraform, Docker, Kubernetes, CI/CD)
  - Experience with security-related concerns at system/architecture level

- Major gaps vs. requirements:
  - No evidence of FPGA work (VHDL/Verilog/SystemVerilog) or RTL development
  - No experience with Xilinx or Lattice toolchains, ModelSim/QuestaSim, or FPGA vendor flows
  - No mention of hardware verification frameworks (cocotb, VUnit, OSVVM, UVM)
  - No explicit knowledge of timing constraints, CDC handling, or vendor IP-core development
  - No explicit PCB/schematic design or electronics engineering experience
  - No evidence of requirement-based tools for hardware (Polarion/DOORS) or safety-critical HW projects

- Assessment / rationale summary:
  - The CV demonstrates strong senior IT/cloud/system-architecture and scripting/DevOps skills, which are partially transferable (Python, Linux, Git).
  - However, the role requires core hardware/FPGA RTL and verification expertise that is not present in the CV‚Äîthis is a critical mismatch.
  - Given the lack of any FPGA/HDL/toolchain/verification evidence, fit is very low despite good general engineering and architecture experience.

- Recommendation: Not suitable for an immediate short-term freelance engagement as FPGA Design & Verification Engineer. If the client is open to a long-term retraining path or a hybrid role focusing on system architecture/DevOps for FPGA teams, the candidate could be considered, but not as the primary FPGA implementer.

---
