{"patent_id": "10-2023-0000807", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2024-0109086", "출원번호": "10-2023-0000807", "발명의 명칭": "뉴럴 네트워크 회로 및 이의 동작 방법", "출원인": "삼성전자주식회사", "발명자": "전정훈"}}
{"patent_id": "10-2023-0000807", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "뉴럴 네트워크 회로에 있어서,출력 라인을 따라 배치되는 메모리 소자를 포함하고, 입력 라인으로 인가된 입력 신호와 상기 메모리 소자를 기초로 컬럼 신호를 생성하는 시냅스 메모리 셀;기준 라인(reference line)을 따라 배치되는 기준 메모리 소자를 포함하고, 상기 기준 메모리 소자 및 상기 입력 신호를 기초로 기준 신호를 생성하는 기준 메모리 셀; 및상기 컬럼 신호 및 상기 기준 신호를 기초로 상기 출력 라인에 대한 출력 신호를 생성하고, 이전 입력 신호에기초하여 발화(fire)를 수행한 경우 또는 다른 뉴런 회로의 발화가 발생한 경우, 상기 출력 신호를 기초로 수행될 누적(integration)의 시작 전압을 결정하는 뉴런 회로를 포함하는,뉴럴 네트워크 회로."}
{"patent_id": "10-2023-0000807", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서, 상기 뉴런 회로는,상기 발생된 발화에 기초하여 상기 시작 전압을 제1 전압으로 결정하고, 상기 수행된 발화에 기초하여 상기 시작 전압을 제2 전압으로 결정하며, 상기 입력 신호가 상기 입력 라인에 처음으로 인가된 입력 신호인 경우 상기시작 전압을 제3 전압으로 결정하는,뉴럴 네트워크 회로."}
{"patent_id": "10-2023-0000807", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2항에 있어서, 상기 제1 전압, 상기 제2 전압, 및 상기 제3 전압 중에서 상기 제3 전압이 가장 크고 상기 제1 전압이 가장 작은,뉴럴 네트워크 회로."}
{"patent_id": "10-2023-0000807", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제2항에 있어서, 상기 뉴런 회로는,상기 다른 뉴런 회로의 발화가 발생하지 않고 상기 이전 입력 신호를 기초로 상기 발화를 수행하지 않았으며 상기 입력 신호가 상기 입력 라인에 처음으로 인가된 입력 신호가 아닌 경우, 상기 시작 전압을 제4 전압으로 결정하는,뉴럴 네트워크 회로.공개특허 10-2024-0109086-3-청구항 5 제1항에 있어서, 상기 뉴런 회로는,상기 결정된 시작 전압으로부터 상기 출력 신호에 기초하여 누적되는 전압이 임계 전압에 도달하지 않는 경우누설을 수행하고, 상기 누적되는 전압이 상기 임계 전압에 도달한 경우 발화를 수행하는,뉴럴 네트워크 회로."}
{"patent_id": "10-2023-0000807", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1항에 있어서, 상기 메모리 소자는 제1 저항 값 및 제2 저항 값 중 하나를 가지는, 뉴럴 네트워크 회로."}
{"patent_id": "10-2023-0000807", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제5항에 있어서, 상기 뉴런 회로는,상기 제1 저항 값의 메모리 소자에 기초한 제1 전류 및 상기 제2 저항 값의 메모리 소자에 기초한 제2 전류 간의 차이인 알짜 전류(net current)의 양의 정수배에 대응하는 전류를 상기 출력 신호로서 생성하는,뉴럴 네트워크 회로."}
{"patent_id": "10-2023-0000807", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제5항에 있어서, 상기 뉴런 회로는,상기 제1 저항 값의 메모리 소자에 기초한 제1 전류 및 상기 제2 저항 값의 메모리 소자에 기초한 제2 전류 간의 차이인 알짜 전류(net current)의 음의 정수배에 대응하는 전류를 상기 출력 신호로서 생성하는,뉴럴 네트워크 회로."}
{"patent_id": "10-2023-0000807", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제1항에 있어서, 상기 뉴런 회로는,상기 시냅스 메모리 셀의 비트 별 컬럼 신호를 누적(integrate)함으로써 컬럼 누적 신호(column integratedsignal)를 생성하고, 상기 기준 메모리 셀의 비트 별 기준 신호를 누적함으로써 기준 누적 신호(referenceintegrated signal)를 생성하며, 상기 컬럼 누적 신호와 상기 기준 누적 신호의 차이에 해당하는 상기 출력 신호를 생성하는,뉴럴 네트워크 회로."}
{"patent_id": "10-2023-0000807", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "공개특허 10-2024-0109086-4-제1항에 있어서, 복수의 메모리 소자들을 포함하고, 상기 복수의 메모리 소자들 중 설정된 임계치에 기초하여 지정된 적어도 한메모리 소자가 제1 저항 값을 가지는 임계 메모리 어레이(threshold memory array); 및상기 임계 메모리 어레이와 기준 워드 라인을 공유하고, 상기 기준 워드 라인을 따라 배치되어 제2 저항 값을가지는 추가 기준 메모리 소자를 가지는 추가 기준 메모리 셀을 더 포함하는,뉴럴 네트워크 회로."}
{"patent_id": "10-2023-0000807", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제1항에 있어서,상기 뉴런 회로는,상기 출력 신호에 해당하는 전류를 전압으로 변환하기 위한 커패시터; 및 상기 변환된 전압과 상기 결정된 시작 전압을 입력 받아 전압을 출력하는 연산 증폭기를 포함하는,뉴럴 네트워크 회로."}
{"patent_id": "10-2023-0000807", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제11항에 있어서,상기 뉴런 회로는,스위치들; 및상기 스위치들을 통해 상기 커패시터와 병렬로 연결 가능한 하나 이상의 추가 커패시터를 더 포함하고, 상기 뉴런 회로는 상기 다른 뉴런 회로의 발화가 있는 경우 상기 스위치들 전부 또는 상기 스위치들 중 일부를턴 온 하는, 뉴럴 네트워크 회로."}
{"patent_id": "10-2023-0000807", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제1항에 있어서,상기 뉴럴 네트워크 회로는,상기 컬럼 신호를 제1 복사 비율에 따라 복사하고, 상기 기준 신호를 제2 복사 비율에 따라 복사하는 커런트 미러를 포함하는,뉴럴 네트워크 회로."}
{"patent_id": "10-2023-0000807", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제13항에 있어서,공개특허 10-2024-0109086-5-상기 뉴럴 네트워크 회로는,상기 다른 뉴런 회로의 발화가 발생한 경우, 상기 제1 복사 비율 또는 제2 복사 비율 중 적어도 하나를 조절하는,뉴럴 네트워크 회로."}
{"patent_id": "10-2023-0000807", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제1항에 있어서,상기 누적이 수행되는 시간 구간을 설정하기 위한 제1 윈도우 신호를 생성하는 제1 윈도우 신호 생성 회로; 상기 제1 윈도우 신호의 펄스 폭보다 작은 제2 윈도우 신호를 생성하는 제2 윈도 신호 생성 회로; 및상기 다른 뉴런 회로의 발화가 발생한 경우 상기 제2 윈도우 신호를 상기 뉴런 회로로 전달하고 상기 다른 뉴런회로의 발화가 발생하지 않은 경우 상기 제1 윈도우 신호를 상기 뉴런 회로로 전달하는 선택 회로를 더 포함하는,뉴럴 네트워크 회로."}
{"patent_id": "10-2023-0000807", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제1항에 있어서,상기 시냅스 메모리 셀은 상기 시냅스 메모리 셀에 할당되는 시냅스 가중치를 표현하기 위한 비트 개수(bitnumber)의 저항성 메모리 소자들을 포함하고,상기 비트 개수의 저항성 메모리 소자들은 같은 입력 라인을 따라 배치되는,뉴럴 네트워크 회로."}
{"patent_id": "10-2023-0000807", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제16항에 있어서,상기 기준 메모리 셀은 상기 시냅스 가중치를 표현하기 위한 비트 개수의 기준 메모리 소자들을 포함하고,상기 비트 개수의 기준 메모리 소자들은 같은 입력 라인을 따라 배치되는,뉴럴 네트워크 회로."}
{"patent_id": "10-2023-0000807", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "뉴럴 네트워크 회로의 동작 방법에 있어서,출력 라인을 따라 배치된 하나 이상의 메모리 셀 중 입력 라인을 통해 입력 신호가 인가된 시냅스 메모리 셀의메모리 소자 및 상기 입력 신호에 기초하여, 컬럼 신호를 생성하는 단계;기준 라인(reference line)을 따라 배치된 하나 이상의 메모리 셀 중 상기 입력 신호가 인가된 기준 메모리 셀의 기준 메모리 소자 및 상기 입력 신호에 기초하여, 기준 신호를 생성하는 단계;상기 컬럼 신호 및 상기 기준 신호를 기초로 상기 출력 라인에 대한 출력 신호를 생성하는 단계; 및이전 입력 신호에 기초하여 발화(fire)를 수행한 경우 또는 다른 뉴런 회로의 발화가 발생한 경우, 상기 출력신호를 기초로 수행될 누적(integration)의 시작 전압을 결정하는 단계를 포함하는,공개특허 10-2024-0109086-6-뉴럴 네트워크 회로의 동작 방법."}
{"patent_id": "10-2023-0000807", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제18항에 있어서, 상기 결정하는 단계는, 상기 발생된 발화에 기초하여 상기 시작 전압을 제1 전압으로 결정하고, 상기 수행된 발화에 기초하여 상기 시작 전압을 제2 전압으로 결정하며, 상기 입력 신호가 상기 입력 라인에 처음으로 인가된 입력 신호인 경우 상기시작 전압을 제3 전압으로 결정하는 단계를 포함하는,뉴럴 네트워크 회로의 동작 방법."}
{"patent_id": "10-2023-0000807", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제19항에 있어서, 상기 결정하는 단계는,상기 다른 뉴런 회로의 발화가 발생하지 않고 상기 이전 입력 신호를 기초로 상기 발화를 수행하지 않았으며 상기 입력 신호가 상기 입력 라인에 처음으로 인가된 입력 신호가 아닌 경우, 상기 시작 전압을 제4 전압으로 결정하는 단계를 포함하는,뉴럴 네트워크 회로의 동작 방법."}
{"patent_id": "10-2023-0000807", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "뉴럴 네트워크 회로가 개시된다. 일 실시예는 출력 라인을 따라 배치되는 메모리 소자를 포함하고, 입력 라인으 로 인가된 입력 신호와 상기 메모리 소자를 기초로 컬럼 신호를 생성하는 시냅스 메모리 셀; 기준 라인을 따라 배치되는 기준 메모리 소자를 포함하고, 상기 기준 메모리 소자 및 상기 입력 신호를 기초로 기준 신호를 생성하 는 기준 메모리 셀; 및 상기 컬럼 신호 및 상기 기준 신호를 기초로 상기 출력 라인에 대한 출력 신호를 생성하 고, 이전 입력 신호에 기초하여 발화(fire)를 수행한 경우 또는 다른 뉴런 회로의 발화가 발생한 경우, 상기 출 력 신호를 기초로 수행될 누적(integration)의 시작 전압을 결정하는 뉴런 회로를 포함한다."}
{"patent_id": "10-2023-0000807", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "아래의 개시는 뉴럴 네트워크 회로에 관한 것이다."}
{"patent_id": "10-2023-0000807", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "현재 폰노이먼(von Neumann) 컴퓨터 아키텍처에서 프로세서와 메모리 간 방대한 데이터의 잦은 이동은 긴 딜레 이와 큰 전력 소모를 야기하여 칩 성능을 제한시킨다. 현재 소프트웨어 기반의 딥신경망 연산은 고성능 CPU, GPU, ASIC 등의 AI 가속기 하드웨어가 사용되고 있다. 뇌신경모사 아키텍처는 데이터가 저장된 메모리 소자의 위치에서 바로 연산을 진행하며 뉴런 회로 간의 연결 강 도(예: 시냅스 가중치)를 메모리 소자에 저장하고 갱신할 수 있다. 뇌신경모사 연산 방식은 인공지능, 빅데이 터, 센서네트워크, 패턴/사물 인식 등에 적용될 수 있다. 뇌신경모사 아키텍쳐는 아날로그 메모리를 사용한 하 드웨어로 구현될 수 있다."}
{"patent_id": "10-2023-0000807", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "일 측에 따른 뉴럴 네트워크 회로는 출력 라인을 따라 배치되는 메모리 소자를 포함하고, 입력 라인으로 인가된 입력 신호와 상기 메모리 소자를 기초로 컬럼 신호를 생성하는 시냅스 메모리 셀; 기준 라인(reference line)을 따라 배치되는 기준 메모리 소자를 포함하고, 상기 기준 메모리 소자 및 상기 입력 신호를 기초로 기준 신호를생성하는 기준 메모리 셀; 및 상기 컬럼 신호 및 상기 기준 신호를 기초로 상기 출력 라인에 대한 출력 신호를 생성하고, 이전 입력 신호에 기초하여 발화(fire)를 수행한 경우 또는 다른 뉴런 회로의 발화가 발생한 경우, 상기 출력 신호를 기초로 수행될 누적(integration)의 시작 전압을 결정하는 뉴런 회로를 포함한다. 상기 뉴런 회로는 상기 발생된 발화에 기초하여 상기 시작 전압을 제1 전압으로 결정하고, 상기 수행된 발화에 기초하여 상기 시작 전압을 제2 전압으로 결정하며, 상기 입력 신호가 상기 입력 라인에 처음으로 인가된 입력 신호인 경우 상기 시작 전압을 제3 전압으로 결정할 수 있다. 상기 제1 전압, 상기 제2 전압, 및 상기 제3 전압 중에서 상기 제3 전압이 가장 크고 상기 제1 전압이 가장 작 을 수 있다. 상기 뉴런 회로는 상기 다른 뉴런 회로의 발화가 발생하지 않고 상기 이전 입력 신호를 기초로 상기 발화를 수 행하지 않았으며 상기 입력 신호가 상기 입력 라인에 처음으로 인가된 입력 신호가 아닌 경우, 상기 시작 전압 을 제4 전압으로 결정할 수 있다. 상기 뉴런 회로는 상기 결정된 시작 전압으로부터 상기 출력 신호에 기초하여 누적되는 전압이 임계 전압에 도 달하지 않는 경우 누설을 수행하고, 상기 누적되는 전압이 상기 임계 전압에 도달한 경우 발화를 수행할 수 있 다. 상기 메모리 소자는 제1 저항 값 및 제2 저항 값 중 하나를 가질 수 있다. 상기 뉴런 회로는 상기 제1 저항 값의 메모리 소자에 기초한 제1 전류 및 상기 제2 저항 값의 메모리 소자에 기 초한 제2 전류 간의 차이인 알짜 전류(net current)의 양의 정수배에 대응하는 전류를 상기 출력 신호로서 생성 할 수 있다. 상기 뉴런 회로는 상기 제1 저항 값의 메모리 소자에 기초한 제1 전류 및 상기 제2 저항 값의 메모리 소자에 기 초한 제2 전류 간의 차이인 알짜 전류(net current)의 음의 정수배에 대응하는 전류를 상기 출력 신호로서 생성 할 수 있다. 상기 뉴런 회로는 상기 시냅스 메모리 셀의 비트 별 컬럼 신호를 누적(integrate)함으로써 컬럼 누적 신호 (column integrated signal)를 생성하고, 상기 기준 메모리 셀의 비트 별 기준 신호를 누적함으로써 기준 누적 신호(reference integrated signal)를 생성하며, 상기 컬럼 누적 신호와 상기 기준 누적 신호의 차이에 해당하 는 상기 출력 신호를 생성할 수 있다. 상기 뉴럴 네트워크 회로는 복수의 메모리 소자들을 포함하고, 상기 복수의 메모리 소자들 중 설정된 임계치에 기초하여 지정된 적어도 한 메모리 소자가 제1 저항 값을 가지는 임계 메모리 어레이(threshold memory array); 및 상기 임계 메모리 어레이와 기준 워드 라인을 공유하고, 상기 기준 워드 라인을 따라 배치되어 제2 저항 값 을 가지는 추가 기준 메모리 소자를 가지는 추가 기준 메모리 셀을 더 포함할 수 있다. 상기 뉴런 회로는 상기 출력 신호에 해당하는 전류를 전압으로 변환하기 위한 커패시터; 및 상기 변환된 전압과 상기 결정된 시작 전압을 입력 받아 전압을 출력하는 연산 증폭기를 포함할 수 있다. 상기 뉴런 회로는 스위치들; 및 상기 스위치들을 통해 상기 커패시터와 병렬로 연결 가능한 하나 이상의 추가 커패시터를 더 포함할 수 있다. 상기 뉴런 회로는 상기 다른 뉴런 회로의 발화가 있는 경우 상기 스위치들 전부 또는 상기 스위치들 중 일부를 턴 온 할 수 있다. 상기 뉴런 회로는 상기 컬럼 신호를 제1 복사 비율에 따라 복사하고, 상기 기준 신호를 제2 복사 비율에 따라 복사하는 커런트 미러를 포함할 수 있다. 상기 뉴런 회로는 상기 다른 뉴런 회로의 발화가 발생한 경우, 상기 제1 복사 비율 또는 제2 복사 비율 중 적어 도 하나를 조절할 수 있다. 상기 뉴럴 네트워크 회로는 상기 누적이 수행되는 시간 구간을 설정하기 위한 제1 윈도우 신호를 생성하는 제1 윈도우 신호 생성 회로; 상기 제1 윈도우 신호의 펄스 폭보다 작은 제2 윈도우 신호를 생성하는 제2 윈도 신호 생성 회로; 및 상기 다른 뉴런 회로의 발화가 발생한 경우 상기 제2 윈도우 신호를 상기 뉴런 회로로 전달하고 상기 다른 뉴런 회로의 발화가 발생하지 않은 경우 상기 제1 윈도우 신호를 상기 뉴런 회로로 전달하는 선택 회 로를 더 포함할 수 있다. 상기 시냅스 메모리 셀은 상기 시냅스 메모리 셀에 할당되는 시냅스 가중치를 표현하기 위한 비트 개수(bit number)의 저항성 메모리 소자들을 포함할 수 있다. 상기 비트 개수의 저항성 메모리 소자들은 같은 입력 라인 을 따라 배치될 수 있다. 상기 기준 메모리 셀은 상기 시냅스 가중치를 표현하기 위한 비트 개수의 기준 메모리 소자들을 포함할 수 있다. 상기 비트 개수의 기준 메모리 소자들은 같은 입력 라인을 따라 배치될 수 있다. 일 측에 따른 뉴럴 네트워크 회로의 동작 방법은 출력 라인을 따라 배치된 하나 이상의 메모리 셀 중 입력 라인 을 통해 입력 신호가 인가된 시냅스 메모리 셀의 메모리 소자 및 상기 입력 신호에 기초하여, 컬럼 신호를 생성 하는 단계; 기준 라인을 따라 배치된 하나 이상의 메모리 셀 중 상기 입력 신호가 인가된 기준 메모리 셀의 기 준 메모리 소자 및 상기 입력 신호에 기초하여, 기준 신호를 생성하는 단계; 상기 컬럼 신호 및 상기 기준 신호 를 기초로 상기 출력 라인에 대한 출력 신호를 생성하는 단계; 및 이전 입력 신호에 기초하여 발화(fire)를 수 행한 경우 또는 다른 뉴런 회로의 발화가 발생한 경우, 상기 출력 신호를 기초로 수행될 누적(integration)의 시작 전압을 결정하는 단계를 포함할 수 있다. 상기 결정하는 단계는 상기 발생된 발화에 기초하여 상기 시작 전압을 제1 전압으로 결정하고, 상기 수행된 발 화에 기초하여 상기 시작 전압을 제2 전압으로 결정하며, 상기 입력 신호가 상기 입력 라인에 처음으로 인가된 입력 신호인 경우 상기 시작 전압을 제3 전압으로 결정하는 단계를 포함할 수 있다. 상기 결정하는 단계는 상기 다른 뉴런 회로의 발화가 발생하지 않고 상기 이전 입력 신호를 기초로 상기 발화를 수행하지 않았으며 상기 입력 신호가 상기 입력 라인에 처음으로 인가된 입력 신호가 아닌 경우, 상기 시작 전 압을 제4 전압으로 결정하는 단계를 포함할 수 있다."}
{"patent_id": "10-2023-0000807", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "실시예들에 대한 특정한 구조적 또는 기능적 설명들은 단지 예시를 위한 목적으로 개시된 것으로서, 다양한 형 태로 변경되어 구현될 수 있다. 따라서, 실제 구현되는 형태는 개시된 특정 실시예로만 한정되는 것이 아니며, 본 명세서의 범위는 실시예들로 설명한 기술적 사상에 포함되는 변경, 균등물, 또는 대체물을 포함한다. 제1 또는 제2 등의 용어를 다양한 구성요소들을 설명하는데 사용될 수 있지만, 이런 용어들은 하나의 구성요소 를 다른 구성요소로부터 구별하는 목적으로만 해석되어야 한다. 예를 들어, 제1 구성요소는 제2 구성요소로 명 명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.어떤 구성요소가 다른 구성요소에 \"연결되어\" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, \"포함하다\" 또는 \"가지다\" 등의 용어는 설명된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함 으로 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들 을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 해당 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되 는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. 이하, 실시예들을 첨부된 도면들을 참조하여 상세하게 설명한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조 부호를 부여하고, 이에 대한 중복되는 설명은 생략하기로 한 다. 도 1a는 일 실시 예에 따른 뉴럴 네트워크 회로를 도시한다. 일 실시예에 따른 뉴럴 네트워크 회로는 뉴럴 네트워크에서 이전 레이어의 뉴런 회로들 및 대상 레이어의 뉴런 회로들을 연결하는 시냅스를 모사한 회로로 구현될 수 있다. 뉴럴 네트워크 회로를 포함하는 전자 장치를 뉴럴 네트워크 장치라고 나타낼 수도 있다. 뉴럴 네트워크 장치는, 예를 들어, 스마트폰, 태블릿, 서버 컴퓨터 등에 적용될 수 있다. 뉴럴 네트워크 회로의 출력 회로는 뉴런의 활성화 및/또는 뉴럴 네트워크의 활성화 함수(activation function)를 구현한 회로를 포함할 수 있다. 뉴럴 네트워크는 각각 복수의 노드들을 가지는 복수의 레이어들을 포함하고, 이전 레이어는 뉴럴 네트워크에서 대상 레이어의 이전에 연결된 레이어를 나타낼 수 있다. 출력 회 로 내의 복수의 뉴런 회로들은 대상 레이어에 속한 노드들(또는 뉴런들)과 대응될 수 있다. 뉴럴 네트워 크 회로는 이전 레이어의 뉴런 회로로부터 출력된 노드 값(예: 입력 값)을 해당하는 뉴런 회로들 간의 연 결 강도(예: 시냅스 가중치)에 기초하여 대상 레이어의 대상 뉴런 회로로 전달할 수 있다. 대상 레이어의 대상 뉴런 회로(예: 뉴런 회로)는, 대상 뉴런 회로에 연결된 이전 레이어의 이전 뉴런 회로들로부터 수신되는 노드 값들 및 시냅스 가중치 값들에 기초한 가중합에 활성화 함수가 적용된 결과를 노드 값으로서 가질 수 있다. 스파이킹 뉴럴 네트워크(spiking neural network)를 구현한 뉴럴 네트워크 회로의 각 뉴런 회로는 누설 및 발화(Leaky Integration and Fire; LIF) 회로를 포함할 수 있다. 다만, 이로 한정하는 것은 아니고, 뉴럴 네트워크의 활성화 함수는 다른 방식으로 설계된 회로로 구현될 수도 있다. 뉴럴 네트워크 회로는 시냅스 메모리 어레이, 기준 메모리 어레이, 및 출력 회로를 포함할 수 있다. 시냅스 메모리 어레이 및 기준 메모리 어레이는 메모리 어레이로 통칭될 수도 있다. 시냅스 메모리 어레이는 MRAM(Magnetic Random Access Memory)에 해당할 수 있으나 이에 제한되지 않는다. 시냅스 메모리 어레이는 MRAM이 아닌 메모리(예: SRAM(Static Random Access Memory) 또는 DRAM(Dynamic Random Access Memory) 등)에 해당할 수 있다. 시냅스 메모리 어레이는 입력 라인 및 출력 라인을 따라 배치되는 복수의 시냅스 메모리 셀들을 포함 할 수 있다. 복수의 시냅스 메모리 셀들은 크로스바 어레이 형태로 배치될 수 있다. 입력 라인은 입력을 수신하는 라인으로서, 도 1a에서는 K개의 워드 라인들(WL0 내지 WLK-1)로 도시된다. K는 1이상의 정수일 수 있 다. 출력 라인은 해당 출력 라인을 따라 배치된 시냅스 메모리 셀들의 메모리 소자들에 의해 지시되는 시 냅스 가중치들 및 각 입력 신호에 의해 지시되는 입력 값 간의 연산 결과(예: 곱 결과)가 합산된 값(예: 누적 곱(multiplication and accumulation; MAC) 결과 값 또는 가중합(weighted sum))을 나타내는 출력 신호를 출력 할 수 있다. 출력 라인은 도 1a에서는 J개의 라인들로 도시되고, J는 1이상의 정수일 수 있다. 따라서 시냅스 메모리 어레이는 K×J개의 시냅스 메모리 셀들을 포함할 수 있다. 다시 말해, 도 1a에 도시된 뉴럴 네트워크 회로는 K개의 이전 노드들과 J개의 다음 노드들을 연결하는 시냅틱 연결이 구현된 회로로 해석될 수도 있다. 시냅스 가중치가 a 비트로 표현되는 경우, 각 출력 라인은 a개의 비트 라인들을 포함할 수 있다.여기서, a는 1이상의 정수일 수 있다. 한 출력 라인에서 출력되는 출력 신호는 해당 출력 라인에 포함된 비트 라인들에서 생성되는 컬럼 신호들(예: 비트 컬럼 신호들)이 누적된 신호와 기준 라인에서 생성되는 기준 신호들 이 누적된 신호 간의 차이 신호일 수 있다. 입력 라인은 프리시냅스 회로(pre-synaptic circuit)를 통해 입력 신호를 수신할 수 있다. 프리시냅스 회로는 뉴럴 네트워크의 이전 노드(예: 이전 뉴런 회로)의 출력을 수신하여 현재 노드의 시냅스 메모리 소자로 전달할 수 있다. 프리시냅스 회로는 액손 회로(axon circuit)라고 나타낼 수도 있다. 출력 회로가 포스트 시냅스 회로(post-synaptic circuit)와 대응될 수 있다. 출력 라인은 포스트 시냅스 회로와 연결되어, 해당 출력 라인에 연결된 시냅스 메모리 소자들의 시냅스 가중치 들 및 입력 신호들 간의 누적 곱에 대응하는 신호를 포스트 시냅스 회로로 전달할 수 있다. 포스트 시냅스 회 로는 시냅스 가중치들 및 입력 신호들 간의 누적 곱에 대응하는 출력 신호를 다음 노드(예: 다음 시냅스 회로) 로 발화(fire)하거나 전달할 수 있다. 포스트 시냅스 회로는 덴드라이트 회로(dendrites circuit)라고 나타낼 수도 있고, 예시적으로 후술하는 LIF 회로로 구현될 수 있다. 입력 신호는 입력 라인을 통해 수신되는 신호를 나타낼 수 있다. 본 명세서에서 뉴럴 네트워크 회로가 한 입력 라인에서 비트 값 \"1\"에 대응하는 입력 신호를 수신하는 경우, 해당 입력 라인에 입력 전압이 인가될 수 있다. 다른 예를 들어, 한 입력 라인의 입력 신호가 비트 값 \"0\"을 나타내는 경우, 뉴럴 네트워크 회로는 해당 입력 라인을 비활성화할 수 있다. 다시 말해, 뉴럴 네트워크 회로는 해당 입력 라인에 전압을 인가 하지 않거나 0V의 전압을 인가할 수 있다. 다만, 입력 신호가 나타내는 비트 값 별로 인가되는 입력 전압을 전 술한 바로 한정하는 것은 아니다. 도 1a에 도시된 예시에서 K개의 입력 라인들 중 k개의 입력 라인에서 활성화 값(예: 비트 값 “1”에 대응하는 전압)이 인가될 수 있다. k는 0이상 K이하의 정수일 수 있다. 시냅스 메모리 셀은 출력 라인을 따라 배치되는 메모리 소자를 포함할 수 있다. 예를 들어, 시냅스 메모 리 셀은 출력 라인을 따라 배치되어 제1 저항 값 및 제2 저항 값 중 하나를 가지는 저항성 메모리 소자를 포함할 수 있으나 이에 제한되지 않는다. 시냅스 메모리 셀은, 시냅스 메모리 셀에 할당되는 시냅스 가중치를 표현하기 위한 비트 개수(bit number)의 저항성 메모리 소자들을 포함할 수 있다. 전술한 비트 개수 의 저항성 메모리 소자들은, 같은 입력 라인을 따라 배치될 수 있다. 시냅스 메모리 셀은 입력 라인을 통해 입력 신호를 수신하는 경우 메모리 소자 및 입력 신호에 기초하여 컬럼 신호를 생성할 수 있다. 메모리 소자가 저항성 메모리 소자인 경우, 제1 저항 값 및 제2 저항 값은 각각 이진화된 값에 매핑될 수 있다. 예를 들어, 제1 저항 값 및 제2 저항 값은 각각 \"0\" 또는 \"1\"의 비트 값을 지 시할 수 있다. 예시적으로 저저항인 제1 저항 값은 \"0\"의 비트 값, 고저항인 제2 저항 값은 \"1\"의 비트 값을 나타낼 수 있다. 다만, 이로 한정하는 것은 아니고, 설계에 따라 제1 저항 값 및 제2 저항 값에 매핑되는 비트 값은 달라질 수 있다. 시냅스 가중치가 멀티 비트로 된 비트 시퀀스로 표현되는 경우, 시냅스 메모리 셀은 복수의 서브 셀들을 포함할 수도 있다. 예를 들어, 시냅스 가중치는 a 비트의 비트 시퀀스로 표현될 수 있다. a 비트의 시냅스 가 중치에 대해 시냅스 메모리 셀은 a개의 서브 셀들을 포함할 수 있다. 제1 서브 셀은 시냅스 가중치를 나 타내는 비트 시퀀스의 LSB(least significant bit) 자리에 대응하는 비트 값의 저항 값을 가질 수 있고, 제a 서 브 셀은 MSB(most significant bit) 자리에 대응하는 비트 값의 저항 값을 가질 수 있다. a개의 서브 셀들의 각각은 시냅스 가중치 중 해당하는 비트 자리의 비트 값에 대응하는 저항 값을 가지는 저항성 메모리 소자를 포 함할 수 있다. a개의 서브셀들의 각각에 포함된 저항성 메모리 소자는, 해당하는 비트 자리의 비트 값에 매핑 된 저항 값을 가지도록 설정될 수 있다. 제1 저항 값 및 제2 저항 값 중 하나를 가지도록 설정될 수 있다. 하 기 도 2에서는 시냅스 메모리 셀이 3비트 셀로 구현된 예시를 설명한다. 컬럼 신호는 시냅스 메모리 어레이에서 한 컬럼 라인을 따라 배치된 시냅스 메모리 셀들에서 출력되 는 신호들이 누적된 신호일 수 있다. 예를 들어, 컬럼 신호는 시냅스 메모리 어레이에서 같은 비트 라인 에 연결된 서브 셀들의 저항성 메모리 소자에 대응하는 비트 값들 및 입력 신호들의 입력 값들 간의 누적 곱에 대응하는 신호일 수 있다. 다시 말해, 한 비트 라인의 컬럼 신호는 출력 라인에서 해당 비트 라인이 나타내는 비트 자리의 누적 곱에 대응하는 신호일 수 있다. 후술하겠으나, 뉴럴 네트워크 회로는 같은 출력 라인에 포함된 비트라인들의 컬럼 신호들의 각각에 해당 비트 라인의 비트 자리에 대응하는 가중치(이하, \"비트 가중치\")를 곱하여 합산한 신호를 획득할 수 있다. 예를 들어, LSB에 대응하는 비트 가중치는 1/4, LSB로부터 1번째 비트 자리에 대응하는 비트 가중치는 1/2, LSB로부터 2번째 비트 자리에 대응하는 비트 가중치는 1일 수있다. 다만, MSB인 LSB로부터 2번째 비트 자리의 비트 가중치를 1로 가정하여 설계된 것으로서, 비트 가중치를 이로 입력하는 것은 아니며, 설계에 따라 달라질 수 있다. 설명의 편의상 본 명세서에서 한 컬럼을 주로 세로 라인으로 도시되었으나, 이로 한정하는 것은 아니고, 설계에 따라 컬럼 라인의 형상은 달라질 수 있다. 저항성 메모리 소자는 제1 저항 값 및 제2 저항 값 중 한 저항 값을 가질 수 있는 소자일 수 있다. 예를 들어, 저항성 메모리 소자는 MRAM(magnetic ram)일 수 있다. MRAM은 MTJ (Magnetic Tunnel Junction)의 2개 상태들 중 한 상태를 가질 수 있다. P 상태(parallel state)의 MRAM은 제1 저항 값을 가지고, AP 상태(anti-parallel state)의 MRAM은 제2 저항 값을 가질 수 있다. 제2 저항 값은 제1 저항 값보다 클 수 있다. 제2 저항 값은 고 저항 값(high resistance value), 제1 저항 값은 저저항 값(low resistance value)로 지칭될 수 있다. AP 상 태는 고 저항 상태, P 상태는 저 저항 상태로 지칭될 수도 있다. MRAM의 제1 저항 값 대비 제2 저항 값의 저항 비는 2일 수 있다. 다만, 저항성 메모리 소자의 저항비를 전술한 바로 한정하는 것은 아니며, 소자의 종류에 따라 저항비는 달라질 수 있다. 일 실시예에 따른 뉴럴 네트워크 회로는 저항성 메모리 소자의 제1 저항 값 및 제2 저항 값에 따라 출력되는 신호를 구별하기 위해 후술하는 기준 메모리 어레이를 이용하여 알짜 신호를 생성할 수 있다. 참고로, 본 명세서에서 설명의 편의를 위해 P 상태 및 AP 상태의 저항성 메모리 소자를 주로 설명하는데, 이로 한정하는 것은 아니다. 설명에 반하지 않는 한, P 상태는 제1 저항 값을 가지는 상태, AP 상태는 제2 저항 값 을 가지는 상태로 치환되어 해석될 수 있다. 기준 메모리 어레이는 기준 라인을 따라 배치되는 복수의 기준 메모리 셀들을 포함할 수 있다. 도 1a에 도시된 예시에서 기준 메모리 어레이에 포함된 기준 메모리 셀들은 기준 라인을 따라 배치될 수 있다. 기준 메모리 어레이는 입력 라인들의 개수와 동일한 개수의 기준 메모리 셀들을 포함할 수 있 다. 기준 메모리 셀은 기준 라인(reference line)을 따라 배치되는 기준 메모리 소자를 포함할 수 있다. 예를 들어, 기준 메모리 소자는 어플리케이션에 따라 프로그래머블(programable)한 저항 값을 가질 수 있으나 이에 제한되지 않는다. 여기서, \"프로그래머블\"한 저항 값을 갖는다는 것은 저항 값을 동적으로 변경할 수 있다는 것을 의미할 수 있다. 기준 메모리 셀은, 시냅스 가중치를 표현하기 위한 비트 개수의 기준 메모리 소자 들을 포함할 수 있다. 전술한 비트 개수의 기준 메모리 소자들은, 같은 입력 라인을 따라 배치될 수 있다. 일 실시예에 따른 각 기준 메모리 셀은 전술한 시냅스 메모리 셀과 유사하게 비트 개수만큼의 기준 서브 셀들, 다시 말해, 비트 개수 만큼의 메모리 소자들을 포함할 수 있다. 예를 들어, 기준 메모리 셀은 제1 저항 값 및 제2 저항 값 중에서 미리 정해진 저항 값으로 설정된 저항성 메모리 소자를 포함할 수 있다. 다른 실시예에 따른 각 기준 메모리 셀은 시냅스 메모리 셀의 비트 개수와 상관없이, 단일 비트 정보 (예: 사인(sign) 비트)를 저장하는 1비트 셀일 수도 있다. 기준 메모리 셀은 기준 메모리 소자 및 입력 신호에 기초하여 기준 신호를 생성할 수 있다. 기준 신호는 기준 메모리 어레이에서 기준 라인을 따라 배치된 기준 메모리 셀들에서 출력되는 신호들이 누적된 신호일 수 있다. 기준 라인도 비트 개수만큼의 기준 비트 라인들을 포함할 수 있다. 예를 들어, 기준 신호는 기준 메모리 어레이에서 같은 기준 비트 라인에 연결된 기준 서브 셀들의 메모리 소자에 대응하는 비트 값 들 및 입력 신호들의 입력 값들 간의 누적 곱에 대응하는 신호일 수 있다. 다시 말해, 한 기준 비트 라인의 기 준 신호는 기준 라인에서 해당 기준 비트 라인이 나타내는 비트 자리의 누적 곱에 대응하는 신호일 수 있다. 출력 회로는 컬럼 신호 및 기준 신호로부터 출력 라인에 대한 출력 신호를 생성할 수 있다. 참고로, 뉴럴 네트워크 회로는 출력 라인과 다른 출력 라인을 따라 배치되는 다른 시냅스 메모리 셀을 더 포함할 수 있 다. 이 경우, 출력 회로는, 출력 라인 및 다른 출력 라인의 각각에 대해 같은 기준 메모리 셀을 이용하여 개별적으로 출력 신호를 생성할 수 있다. 다시 말해 출력 회로는 출력 라인 별 상이한 출력 신호를 생성 하기 위해 같은 기준 컬럼 신호를 이용할 수 있다. 출력 회로의 동작은 후술한다. 일 실시예에 따른 뉴럴 네트워크 회로는 시냅스 동작(Synapse operation)을 수행하는 동안, 각 시냅스 메 모리 소자에 접근(access)하기 위한 K개의 워드라인들에 입력이 들어오면 각 컬럼 별로 생성된 신호(예: 전류 신호)를 모두 누적(integration)할 수 있다. 출력 라인은 비트 자리들에 대응하는 비트 라인들을 포함하며, 출 력 라인에서 출력되는 컬럼 누적 신호 ICells는 개별 비트 라인의 컬럼 신호에 비트 가중치가 적용된 신호들이 통 합된 신호일 수 있다. 컬럼 누적 신호는 하기 수학식 1과 같이 표현될 수 있다.수학식 1"}
{"patent_id": "10-2023-0000807", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "전술한 수학식 1에서 IP는 P 상태(예: 제1 저항 값)의 저항성 메모리 소자에 흐르는 전류를 나타내고 IAP는 AP 상태(예: 제2 저항 값)의 저항성 메모리 소자에 흐르는 전류를 나타낼 수 있다. 컬럼 누적 신호 ICells는 IP 및 IAP의 선형 조합일 수 있다. 출력 회로의 시냅스 판독 회로가 컬럼 누적 신호 ICells를 생성할 수 있 다. 수학식 2"}
{"patent_id": "10-2023-0000807", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 3, "content": "전술한 수학식 2는 기준 메모리 어레이에 포함된 저항성 메모리 소자들 중 입력 신호가 인가된 저항성 메 모리 소자에 흐르는 전류 신호에 비트 자리 별 비트 가중치가 적용된 신호일 수 있다. 기준 누적 신호 IREF는 비트 자리 별 기준 신호에 비트 가중치가 적용되어 통합된 신호일 수 있다. 여기서, X는 어플리케이션에 따라 N 보다 작거나 같고, 0보다 크거나 같은 정수 중 어느 하나로 결정될 수 있다. 기준 메모리 셀이 1비트 셀일 경우, X는 0 또는 N의 값을 갖을 수 있다. 출력 회로의 기준 판독 회로가 기준 누적 신호 IREF를 생성할 수 있다. 전술한 수학식 1 및 수학식 2 에서 선형 조합의 계수 N및 M은 하기 수학식 3 및 수학식 4와 같이 표현될 수 있다. 수학식 3"}
{"patent_id": "10-2023-0000807", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 4, "content": "수학식 4"}
{"patent_id": "10-2023-0000807", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 5, "content": "N은 활성화된 워드라인에 연결된 서브 셀들에 기초하여 결정되는 값을 나타낼 수 있다. k는 전술한 바와 같이 활성화된 워드 라인(예: 입력 라인)의 개수를 나타낼 수 있다. a는 각 메모리 셀에 포함된 서브 셀들의 개수이 자 시냅스 가중치의 비트 개수일 수 있다. 예를 들어, N은 한 출력 라인에 연결된 시냅스 메모리 셀들 중 활성화된 워드 라인에 연결된 시냅스 메모리 셀에 포함된 각 서브 셀이 나타내는 비트 자리를 지수로 하는 2의 거듭제곱 값의 합일 수 있다. M은 N이하의 정수로서, 활성화된 워드라인에 연결된 시냅스 메모리 셀 들 중 P 상태(예: 제1 저항 값)인 서브 셀들에 기초하여 결정되는 값일 수 있다. mij는 활성화된 제j 워드 라인 의 제i 시냅스 메모리 셀이 제1 저항 값을 가지면 1이고, 제i 시냅스 메모리 셀이 제2 저항 값을 가지면 0일 수 있다. 예를 들어, M은 한 출력 라인에 연결된 시냅스 메모리 셀들 중 활성화된 워드 라인에 연결된 시냅 스 메모리 셀에서 P 상태의 서브 셀이 나타내는 비트 자리를 지수로 하는 2의 거듭제곱 값의 k개의 합일 수 있다. 수학식 5 일 실시예에 따른 뉴럴 네트워크 회로의 출력 회로는 전술한 수학식 5에 따라, 컬럼 누적 신호 ICells 및 기준 누적 신호 IREF 간의 차이에 대응하는 출력 신호 Inet,column을 생성할 수 있다. 제1 저항 값의 저항성 메모리 소자에 기초한 제1 전류 IP와 제2 저항 값의 저항성 메모리 소자에 기초한 제2 전 류 IAP 간의 차이(IP-IAP)를 유효 신호(valid signal) 또는 알짜 신호(net signal)라고도 나타낼 수 있다. 또는, IP-IAP 는 전류 형태의 신호이므로, 알짜 전류(net current)라고도 나타낼 수 있다. 이 때, 출력 신호 Inet,column는 알짜 신호의 (M-X)배에 대응할 수 있다. (M-X)는 X값에 따라 양의 정수일 수도 있고, 음의 정수일 수도 있다. 본 명세서에서 뉴럴 네트워크 회로는 시냅스 가중치(synaptic weight)에 따라 전류를 누적(integration)하 는 생물 신경망의 모사 기능을 구현하는 스파이킹 뉴럴 네트워크(Spiking Neural Network; SNN)를 주로 설명하 나, 이로 한정하는 것은 아니다. 일 실시예에 따른 뉴럴 네트워크 회로는 저항비가 크지 않은 메모리를 이용하는 CIM(Computation In Memory) 회로 및 VMM(Vector Matrix Multiplication) 회로와 같은 MAC(Multiply- Accumulate) 연산을 구현하는 시스템에 적용될 수도 있다. 뉴럴 네트워크 회로에 포함된 저항성 메모리 소자의 저저항 및 고저항 간의 저항비가 크지 않더라도, 전술한 알짜 신호를 통해 출력 값이 구별될 수 있다. 일 실시예에 따른 뉴럴 네트워크 회로에서는, 제1 저항 값 대비 제2 저항 값의 저항비가 1을 초과하는 저 항성 메모리 소자를 이용하더라도 알짜 신호를 통해 출력이 구별될 수 있다. 따라서, 메모리 어레이에서 출력 된 전류의 센싱 및 합산을 위한 설계에서 제약이 감소될 수 있다. 일 실시예에 따른 뉴럴 네트워크 회로는 고 저항 상태를 상쇄함으로써, 보다 증가된 크기의 메모리 어레이 를 가질 수 있다. 더 나아가 뉴럴 네트워크 회로는 많은 양의 데이터를 다루는 인공지능 프로세서에도 적 용될 수 있다. 아래에서 상세히 설명하겠지만, 일 실시예에 따른 뉴럴 네트워크 회로는 생물 신경망의 대표적인 두 가지 반응인 입력 자극에 따라 전위가 증가하는 \"흥분성 시냅스 후 전위\"(EPSP: Excitatory Post Synaptic Potential)와 감소하는 \"억제성 시냅스 후 전위\"(IPSP: Inhibitory Post Synaptic Potential)를 하나의 시냅스 메모리 어레이로 구현할 수 있다. 보다 구체적으로, 뉴럴 네트워크 회로는 출력 신호 Inet,column가 알 짜 신호의 양수배에 비례할 경우, 자극에 반응하여 전압을 증가시키는 ESPS를, 출력 신호 Inet,column가 알짜 신호 의 음수배에 비례할 경우, 자극에 반응하여 전압을 감소시키는 IPSP를 구현할 수 있다. 또한, 아래에서 상세히 설명하겠지만, 일 실시 예에 따른 뉴럴 네트워크 회로는 생물 신경망에 자극이 연 이어 입력될 경우 뉴런이 둔감하게 반응하는 리프렉토리 기간(refractory period) 및/또는 뉴런이 활동 전위 (action potential)를 출력한 경우, 측면 방향으로 연결된 다른 뉴런들의 반응을 억제하는 측면 억제(lateral inhibition)를 구현할 수 있다. 참고로, 본 명세서에서는 출력 회로가 활성화 함수 회로로서 LIF 회로를 포함하는 예시를 주로 설명하나, 이로 한정하는 것은 아니다. 예를 들어, 뉴럴 네트워크 회로는 LIF 회로 대신 아날로그 디지털 변환기 (Analog-to-Digital converter)를 포함하고, 전술한 출력 신호를 아날로그 신호로부터 디지털 값(예: 출력 데이 터)으로 변환할 수 있다. 뉴럴 네트워크 회로를 포함하는 전자 장치는 출력 데이터에 활성화 함수를 적용 하여 다음 노드로 전파할 값을 결정할 수도 있다. 다시 말해, 전자 장치는 활성화 함수에 대응하는 연산을 디 지털 레벨에서 수행할 수도 있다. 도 1b는 일 실시 예에 따른 시냅스 메모리 셀 및 판독 회로를 도시한다. 일 실시예에 따른 뉴럴 네트워크 회로의 출력 회로는 시냅스 메모리 어레이(a10)에 연결되는 시냅스 판독 회로 및 뉴런 회로를 포함할 수 있다. 출력 회로는 기준 메모리 어레이에 연결되는 기준 판독 회로도 포함할 수 있다. 도 1b에서는 시냅스 판독 회로를 주로 설명하는데, 기준 판독 회 로도 시냅스 판독 회로와 동일하게 구성될 수 있다. 도 1b에 도시된 바와 같이, 같은 출력 라인에 연결된 시냅스 메모리 셀(110-1)들의 저항성 메모리 소자들은 서 로 병렬로 연결될 수 있다. 예를 들어, 같은 출력 라인에 연결된 시냅스 메모리 셀(110-1) 중 같은 비트 라인 에 연결된 저항성 메모리 소자들이 서로 병렬로 연결될 수 있다. 따라서, 같은 비트 라인의 저항성 메모리 소자들에서 출력되는 전류 신호가 출력 라인을 따라 통합될 수 있다. 도 1b에서 저항성 메모리 소자의 저항은 RDATA로 도시된다. 전술한 바와 같이, 비트 라인(BL0 내지 BL2)을 따라 배치된 저항성 메모리 소자들 중 워드 라인(WL0 내지 WLK-1)을 통해 입력 신호가 인가된 저항성 메모리 소자는, 해당 저항성 메모리 소자에 걸리는 전압에 따른 전류 신호를 생성할 수 있다. 워드 라인(WL0 내지 WLK-1)을 따 라 입력 신호가 인가되면, 스위치 SWDATA가 턴 온 될 수 있다. 스위치 SWsense(예: 트랜지스터)는 저항성 메모리 소자를 센싱 라인(sense line; SL)과 연결시킬 수 있다. 이 때, Sel_data 신호가 인가되면, 스위치 SWsense(예: 트랜지스터)가 켜지면서, 비트 라인들(BL0 내지 BL2) 및 센 싱 라인(SL)이 각각 공급 전압 및 접지에 연결될 수 있다. 연산 증폭기(Operational Amplifier) OP는 높은 이득을 가지고 센싱 라인(SL) 및 비트 라인(BL0 내지 BL2) 사 이에 보이는 저항 값과 무관하게 비트 라인(BL0 내지 BL2)의 전압을 Vamp_ref로 고정시킬 수 있다. 다시 말해, 센싱 라인(SL) 및 비트 라인(BL0 내지 BL2) 사이 전압 차가 일정하게 유지될 수 있다. 저항성 메모리 소자들은 각각 양단에 동일하게 걸리는 고정 전압 Vamp_ref에 대해 저항 RDATA에 따라 결정된 전류(예: 컬럼 신호)를 비트 라 인(BL0 내지 BL2)에 생성할 수 있다. 시냅스 판독 회로는, 시냅스 메모리 셀(110-1) 및 기준 메모리 셀의 비트 별로 컬럼 신호를 해당 비트에 대응하는 배수의 전류로 복사하는 커런트 미러를 포함할 수 있다. 예를 들어, 시냅스 판독 회로의 커런트 미러는 비트 라인에서 생성된 컬럼 신호를 다른 비트 라인들(BL’0 내지 BL’2)로 복제(또는 복사)할 수 있다. 복제된 전류의 크기는 트랜지스터의 너비에 따라 달라질 수 있다. 전술한 바와 같이 커런트 미러는 비트 가중 치에 대응하는 전류 복사 비로 컬럼 신호를 복제할 수 있다. 예시적으로 도 2에서 제1 비트 라인(BL0)은 1/4배, 제2 비트 라인(BL1)은 1/2배, 제3 비트 라인(BL3)은 1배로 전류가 복제될 수 있다. 시냅스 판독 회로는, 시냅스 메모리 셀(110-1)의 비트 별 컬럼 신호를 누적(integrate)함으로써 컬럼 누적 신호(column integrated signal) ICells를 생성할 수 있고, 기준 메모리 셀의 비트 별 기준 신호를 누적함으로써 기준 누적 신호(reference integrated signal) IREF를 생성할 수 있다. 예를 들어, 출력 회로는 컬럼 신 호로부터 복제된 전류들을 합산함으로써 컬럼 누적 신호 ICells를 생성할 수 있다. 출력 회로는 기준 신호 에 대해서도 기준 판독 회로를 통해 기준 누적 신호 IREF를 생성할 수 있다. 참고로, 저항성 메모리 소자 가 MRAM으로 구현되는 경우, MTJ에 흐르는 전류가 작아야 판독 방해(read disturbance)가 발생하지 않으므로 상 대적으로 낮은 공통 입력(low common input)을 처리할 수 있는 증폭기가 요구될 수 있다. 출력 회로의 뉴 런 회로는 컬럼 누적 신호 ICells 및 기준 누적 신호 IREF에 기초하여 출력 신호를 생성하고 생성된 출력 신 호를 처리할 수 있다. 뉴런 회로의 구조 및 동작은 후술한다. 출력 회로는 컬럼 누적 신호 ICells 및 기준 누적 신호 IREF 간의 차이인 출력 신호를 이용함으로써, P 상태 의 저항성 메모리 소자가 1개이고 AP 상태의 저항성 메모리 소자가 복수개인 경우의 신호도 정확하게 구분할 수 있다. 또한, 출력 회로는 프로그래머블한 저항 값을 가지는 기준 메모리 소자를 사용하여 기준 누적 신호 IREF를 생성하기 때문에, 출력 신호는 알짜 신호의 양의 정수배 뿐만 아니라 음의 정수배에 대응하는 값도 갖을 수 있다. 이에 따라, 출력 회로는 이를 이용하여 EPSP와 IPSP를 표현할 수 있다. 다시 말해, 알짜 신호의 경우 항상 양수이기 때문에, 출력 신호가 알짜 신호의 양의 정수배라는 말은 컬럼 누적 신호 ICells이 기준 누적 신호 IREF 보다 크다는 것으로 이해할 수 있고, 출력 신호가 알짜 신호의 음의 정수배라 는 말은 컬럼 누적 신호 ICells이 기준 누적 신호 IREF 보다 작다는 것으로 이해할 수 있다. 도 2는 일 실시 예에 따른 뉴럴 네트워크 회로의 뉴런 회로의 동작을 설명하는 흐름도이다. 시냅스 후 전위에는 자극에 반응하여 전압이 증가하는 EPSP와 자극에 반응하여 전압이 감소하는 IPSP가 있다. 프리 뉴런(pre-neuron)에서 포스트 뉴런(post-neuron)으로 임계(threshold)를 초과하는 자극이 전달되거나 임계 이하의 복수의 자극들이 짧은 시간 내 여러 번 전달되면 활동 전위(Action Potential)가 발생할 수 있다. 이후, 뉴런의 막 전위는 기본 전위로 리셋될 수 있다. 이러한 기본 전위는 휴지 전위(resting potential)라 지칭될 수 있다. 프리 뉴런에서 포스트 뉴런으로 임계 이하의 자극이 전달되면, 활동 전위 대신 PSP(Post Synaptic Potential)가 발생하고, PSP에서는 다음 자극이 들어오기 전까지 조금씩 누설이 발생할 수 있다. 생물 신경망에서 어떤 뉴런이 활동 전위를 출력한 경우, 다음 자극에 둔감하게 반응하거나 반응하지 않을 수 있 다. 생물 신경망에서 어떤 뉴런이 자극에 반응하여 활동 전위를 출력한 후 연이은 자극에 둔감하게 반응 또는 무반응하는 기간은 \"refractory period\"라 불린다. 생물 신경망에서 어떤 뉴런이 활동 전위를 출력한 경우, 해 당 뉴런과 측면 방향으로 연결된 다른 뉴런들의 반응은 억제될 수 있다. 이는 \"lateral inhibition\"이라 불린 다. 일 실시예에 따른 뉴런 회로(예: 도 1의 뉴런 회로)는 전술한 뉴런의 발화와 누설을 구현할 수 있고, lateral inhibition와 refractory period를 구현할 수 있다. 도 2를 참조하면, 단계 211에서, 뉴런 회로는 LATERAL=1인지 여부를 판단할 수 있다. LATERAL=1은 이전 클럭 주기에서 다른 뉴런 회로의 발화가 있음을 나타낸다. 뉴런 회로는 LATERAL=1인 경우 단계 213에서 누적(integration)의 시작 전압(예: 후술할 도 3b의 연산 증폭기 OPINTEG의 VCM_COL)을 제1 전압(VLAT)으로 결정할 수 있다. 후술하겠지만, 누적은 전류(예: 상술한 수학식 5의 전류(Inet,column))를 전압(VINTEG)으로 변환하는 동작 을 나타낼 수 있다. 뉴런 회로는 LATERAL=1이 아닌 경우(다시 말해, LATERAL=0인 경우), 단계 215에서 FIRE_PULSE=1인지 여부 를 판단할 수 있다. FIRE_PULSE=1은 이전 클럭 주기에서 뉴런 회로가 발화한 것을 나타낸다. 뉴런 회로는 FIRE_PULSE=1인 경우, 단계 217에서 누적의 시작 전압을 제2 전압(VRFR)으로 결정할 수 있다. 뉴런 회로는 FIRE_PULSE=1이 아닌 경우(다시 말해, FIRE_PULSE=0인 경우), SEL_RESTING=1인지 여부를 판 단할 수 있다. SEL_RESTING=1은 현재 클럭 주기의 입력 신호가 가장 처음으로 뉴럴 네트워크 회로에 인가 된 입력 신호인 것을 나타낼 수 있다. 뉴럴 네트워크 회로는 입력 라인에 가장 처음으로 입력 신호가 인 가된 경우 SEL_RESTING=1로 설정할 수 있고, 다음 클럭 주기에서 입력 신호가 입력 라인에 인가되면 SEL_RESTING=0으로 설정할 수 있다. 뉴런 회로는 SEL_RESTING=1인 경우, 단계 221에서 누적의 시작 전압을 제3 전압(VREST)으로 결정할 수 있다. 제3 전압(VREST)은 생물 신경망에서의 휴지 전위(resting potential)와 대응될 수 있다. 뉴런 회로는 SEL_RESTING=1이 아닌 경우(다시 말해, SEL_RESTING=0인 경우), 누적의 시작 전압을 제4 전 압(VGEN)으로 결정할 수 있다. 이전 클럭 주기에서 뉴런 회로가 누적을 수행함으로써 생성된 전압이 임계 전압보다 작으면, 이전 클럭 주기에서 뉴런 회로는 발화를 수행하지 않고 누설을 수행하였다. 이러한 누 설에 의해 누적된 전압(예: 후술할 VINTEG)은 변화할 수 있고, 뉴런 회로는 변화된 전압을 유지(hold)할 수 있다. 뉴런 회로는 유지된 전압(VGEN)을 현재 클럭 주기에서의 누적의 시작 전압으로 결정할 수 있다. 도 2에 도시된 예에서, 단계 211은 단계 215에 선행하고, 단계 215는 단계 219에 선행한다. 이에 제한되는 것 은 아니며, 뉴런 회로는 단계 211, 단계 215, 및 단계 219를 병렬 또는 독립적으로 수행할 수 있다. 도 3a 및 도 3b는 일 실시 예에 따른 뉴럴 네트워크 회로 내의 뉴런 회로를 설명하는 도면이다. 도 3a를 참조하면, 출력 회로는는 복수의 뉴런 회로들(311 내지 314)과 복수의 OR 게이트들(321 내지 32 4)을 포함할 수 있다. OR 게이트들(321 내지 324) 각각은 자신의 뉴런 회로의 다른 뉴런 회로들 각각의 발화가 있는 경우 LATERAL 신호(예: 1)를 자신의 뉴런 회로로 전달할 수 있다. 예를 들어, OR 게이트는 뉴런 회 로의 발화가 있는 경우 및/또는 뉴런 회로의 발화가 있는 경우, OR 게이트 자신의 뉴런 회로 에 LATERAL 신호(예: LATERAL=1)를 전달할 수 있다. 도 3b를 통해 후술하겠지만, 뉴런 회로는 OR 게이트로부터 LATERAL 신호를 수신하는 경우, 누적의 시작 전압을 제1 전압으로 결정 또는 조절할 수 있다. 누적의 시작 전압은 VREST보다 낮게 조절될 수 있어, 뉴런 회로는 현재 클럭 주기에서 입력 신호가 있어도 반응을 억제할 수 있다. 도 3a에 도시된 예의 경우, 특정 뉴런 회로(예: 뉴런 회로)의 반응은 인접한 2개의 뉴런 회로들(예: 뉴런 회로들(311, 313) 각각의 발화에 의해 억제될 수 있다. 이는 예시적인 사항일 뿐이다. 뉴럴 네트워크 회로의 설계에 따라, 3 이상의 뉴런 회로들 각각의 발화가 특정 뉴런 회로(예: 뉴런 회로)의 반응을 억제 시킬 수 있다. 또는, 특정 뉴런 회로와 거리가 멀리 떨어져 있는 뉴런 회로의 발화가 특정 뉴런 회로의 반응이 억제되도록 뉴럴 네트워크 회로가 설계될 수 있다. 도 3b에 뉴런 회로의 예시가 도시된다. 도 3b의 뉴런 회로에 대한 설명은 다른 뉴런 회로들(311, 313, 314) 각각에 적용될 수 있다. 뉴런 회로는 누설 부분 회로 및 발화 부분 회로를 포함할 수 있다. 발화 부분 회로의 아날로그 먹스(365-5)는 LATERAL 신호, FIRE_PULSE 신호, 또는 SEL_RESTING 신호에 따 라 누적의 시작 전압(예: 연산 증폭기(361-3)의 VCM_COL)을 결정 또는 조절 또는 설정할 수 있다. 예를 들어, 아 날로그 먹스(365-5)는 도 3a의 OR 게이트로부터 LATERAL 신호(예: LATERAL=1)를 수신하는 경우, 누적의 시작 전압을 VLAT로 결정 또는 조절 또는 설정할 수 있다. 아날로그 먹스(365-5)는 이전 클럭 주기에서 뉴런 회 로가 발화를 수행하여 플립플롭(365-2)으로부터 FIRE_PULSE 신호(예: 이전 FIRE_PULSE=1)를 수신할 수 있 다. 이 경우, 아날로그 먹스(365-5)는 누적의 시작 전압을 VRFR로 결정 또는 조절 또는 설정할 수 있다. 아날 로그 먹스(365-5)는 SEL_RESTING=1인 경우, 누적의 시작 전압을 VREST로 결정 또는 조절 또는 설정할 수 있다. 아날로그 먹스(365-5)는 이전 클럭 주기에서 다른 뉴런 회로가 발화를 수행하지 않아 LATERAL=0이고 이전 클럭 주기에서 뉴런 회로가 발화를 수행하지 않아 이전 FIRE_PULSE=0이며 SEL_RESTING=0인 경우, 누적의 시작 전압을 VGEN으로 결정 또는 설정할 수 있다. 현재 클럭 주기에서, 누설 부분 회로는 시냅스 판독 회로(예: 도 1a의 시냅스 판독 회로)로부터 컬럼 누적 신호 ICells 및 기준 누적 신호 IREF를 수신할 수 있다. 도 3b에서 컬럼 누적 신호 및 기준 누적 신호는 전 류원으로 도시되었는데, 이는 설명의 편의를 위한 것으로 실제로는 도 1b에 도시된 시냅스 판독 회로에 의 해 공급되는 전류로 해석될 수 있다. 기준 누적 신호 IREF는 커패시터(361-2)의 노드를 향해 유입(flow in)될 수 있고, 컬럼 누적 신호 ICells는 커패시 터(361-2)의 같은 노드로부터 유출(flow out)될 수 있다. 기준 누적 신호의 유입 및 컬럼 누적 신호의 유출에 의해 커패시터(361-2)에는 컬럼 누적 신호 및 기준 누적 신호 간의 차이에 대응하는 전류 Inet,column가 흐를 수 있 다. 출력 회로는 제1 저항 값의 저항성 메모리 소자에 기초한 제1 전류 IP 및 제2 저항 값의 저항성 메모리 소 자에 기초한 제2 전류 IAP 간의 차이인 알짜 전류의 정수배에 대응하는 전류를 출력 신호(Inet,column)로서 생성할 수 있다. 누설 부분 회로는 리셋 신호 RESET가 스위치(361-1)에 인가되는 동안 비활성화되고, 리셋 신호 RESET가 스위치(361-1)에 비인가되는 동안 활성화될 수 있다. 다시 말해, 누설 부분 회로는 리셋 신호 RESET의 비인가 이후 임계 시간 동안 출력 신호(Inet,column)를 생성할 수 있다. 전류(Inet,column)는 커패시터(361-2)에 흐름으로써 커패시터(361-2)는 충전될 수 있고, 커패시터(361-2)의 전압은 연산 증폭기(OPINTEG)(361-3)의 제1 단자(예: - 단자)에 인가될 수 있다. 연산 증폭기(361-3)의 제2 단자(예: + 단자)에는 아날로그 먹스(365-5)의 출력 전압(예: VLAT, VRFR, VREST, 또는 VGEN)이 인가될 수 있다. 아날로그 먹 스(365-5)의 출력 전압은 공통모드 입력(common mode input)(VCM_COL)으로 연산 증폭기(361-3)에 인가될 수 있다. 연산 증폭기(361-3)의 출력단은 윈도우 스위치(361-4)와 연결되고, 윈도우 스위치(361-4)는 커패시터(361-5)와 연결될 수 있다. 윈도우 스위치(361-4)에 윈도우 신호 WINDOW가 인가되는 동안 연산 증폭기(361-3)는 커패시터 (361-5)와 연결될 수 있다. 연산 증폭기(361-3)의 출력 전류는 윈도우 스위치(361-4)가 닫혀 있는 동안 커패시 터(361-5)로 흐를 수 있다. 윈도우 스위치(361-4)가 오픈되면, 충전된 커패시터(361-5)는 전압(VINTEG)을 출력할 수 있다. 커패시터(361- 5)의 전압(VINTEG)은 누설 스위치(361-6)가 닫혀 있는 동안 누설될 수 있다. 도 3b에서 누설 전류를 전류원 (ILEAKAGE)로 표현하였다.누설 부분 회로에 의해 전류(ISYNAPSE)는 전압(VINTEG)으로 변환될 수 있고, 이러한 변환을 앞서 설명한 것과 같이 누적이라 불릴 수 있다. 누설 부분 회로는 발화 부분 회로로 전압(VINTEG)을 전달할 수 있다. 발화 부분 회로의 비교기(또는 연산 증폭기)(365-1)는 미리 설정된 임계 전압 VTH 및 전압 VINTEG을 비교할 수 있다. 비교기(365-1)는 임계 시간 동안 누적된 전압 VINTEG이 임계 전압 VTH을 초과하는 경우 발화 신호(예: FIRE_PULSE=1)를 출력할 수 있고, 누적된 전압 VINTEG이 임계 전압 VTH 이하인 경우 누설 신호(예: FIRE_PULSE= 0)를 출력할 수 있다. 참고로, 후술하겠으나, 임계 시간은 별도 회로(예: 임계 시간 생성 회로)에서 임계치에 대응하는 임계 전류의 누설을 통해 임계 전압 VTH을 달성할 때까지 소요되는 시간으로 설정될 수 있다. 출력 전류와 임계 전류는 둘 다 전류여서 전류 대 전류를 비교하기는 어려울 수 있다. 따라서, 발화 부분 회로의 비교기(365-1)는 후 술하는 도 7에서 생성된 WINDOW 신호로 인한 RESET 신호가 0이 되는 순간부터 WINDOW 신호가 0이 되는 순간까지 의 임계 시간 동안 누설된 전류로부터 변환된 전압을 임계 전압과 비교할 수 있다. 전류가 작다면 전압으로 변 환되는 양이 작아서 변환된 전압이 임계 전압보다 작을 수 있다. 반대로, 전류가 크다면 전압으로 변환되는 양 이 크기 때문에, 변환된 전압이 임계 전압 이상으로 올라가게 되고, 비교기(365-1)가 발화 신호를 출력할 수 있 다. 현재 클럭 주기에서 발화 신호(예: FIRE_PULSE=1)가 출력된 경우 발화 신호(예: FIRE_PULSE=1)는 OR 게이트 , OR 게이트, 및 아날로그 먹스(365-5)로 전달될 수 있다. OR 게이트는 뉴런 회로에 LATERAL 신호를 전달할 수 있다. 다음 클럭 주기에서 도 3a의 뉴런 회로는 측면 억제를 수행할 수 있다. OR 게이트는 뉴런 회로에 LATERAL 신호를 전달할 수 있다. 다음 클럭 주기에서 도 3a의 뉴런 회로 는 측면 억제를 수행할 수 있다. 아날로그 먹스(365-5)는 다음 클럭 주기에서 뉴런 회로가 refractory period를 구현할 수 있도록 누적의 시작 전압을 VRFR로 결정 또는 조절 또는 설정할 수 있다. 다음 클럭 주기에서 뉴런 회로의 누적의 시작 전압은 VRFR일 수 있다. 발화 신호는, 현재 클럭 주기의 클럭 신호에 대해 동기(synchronous)되는 비교기(365-1) 및 플립플롭 회로(365- 2)를 통해, 클럭 신호에 동기된 신호로서 생성될 수 있다. 누설 부분 회로은 누적된 전압 VINTEG이 임계 전압 VTH을 초과하지 않는 경우, 누설을 수행할 수 있다. 누 설 후 발화 부분 회로는 누설 부분 회로로부터 수신한 전압을 연산 증폭기(365-3), 스위치(365-4), 및 커 패시터(365-6)를 이용하여 홀드(hold)할 수 있다. 홀드된 전압은 아날로그 먹스(365-5)의 VGEN으로 제공될 수 있다. 아날로그 먹스(365-5)는 LATERAL=0이고 FIRE_PULSE=0이며 SEL_RESTIMG=0인 경우, 누적의 시작 전압을 VGEN으로 결정할 수 있다. 다음 클럭 주기에서 뉴런 회로의 누적의 시작 전압은 VGEN일 수 있다. 도 3b에서 RESET 신호, SW_LEAKAGE 신호, 및 SW_BUFF 신호는 제어 신호들로, 클럭 신호를 입력 받는 타이밍 생 성기(timing generator)에 의해 생성될 수 있다. 일 실시예에 따른 출력 회로는 누적(integration) 동작, 비교 동작, 및 누설(leakage) 동작을 구분하여 수 행할 수 있다. 따라서, 출력 회로에서 커패시터(capacitor)의 크기나 누설 전류의 제약에 따른 오차가 최 소화될 수 있다. 더 나아가, 출력 회로는 실제 생물의 자극(stimulation) 주기인 ms의 단위의 발화도 모 사할 수 있다. 도 4는 일 실시 예에 따른 뉴럴 네트워크 회로에 포함된 임계 생성 회로 및 추가 기준 회로를 설명한다. 일 실시예에 따른 뉴럴 네트워크 회로는 임계치를 설정하기 위한 회로를 더 포함할 수 있다. 예를 들어, 뉴럴 네트워크 회로는 임계 메모리 어레이 및 추가 기준 메모리 어레이를 더 포함할 수 있다. 시냅스 메모리 어레이 및 기준 메모리 어레이는 도 1에서 전술하였으므로 설명을 생략한다. 임계 메모리 어레이는 복수의 메모리 소자들을 포함할 수 있다. 임계 메모리 어레이에서 복수의 메 모리 소자들 중 설정된 임계치에 기초하여 지정된 적어도 한 메모리 소자는 제1 저항 값(예: P 상태)을 가질 수 있다. 도 4에서 임계 메모리 어레이에 포함된 메모리 셀은 임계 메모리 셀로서, Th로 도시될 수 있다.예를 들어, 임계치를 표현하기 위한 메모리 소자가 비트 자리를 고려하여 선택될 수 있다. 다시 말해, 임계치 는 제1 저항 값을 가지는 메모리 소자의 개수 및 해당 메모리 소자가 나타내는 비트 자리에 기초하여 표현될 수 있다. 임계 메모리 어레이는 한 컬럼 라인을 따라 배치되는 임계 메모리 셀들을 포함할 수 있다. 컬럼 라인은 멀티 비트를 나타내는 복수의 비트 라인들을 포함할 수 있다. 임계 메모리 셀들의 각각은 비트 라인 별로 서브 셀을 포함할 수 있다. 예시적으로, 임계치가 6IP의 임계 전류로 설정되는 경우, (2+4)*IP를 표현하기 위해, 임 계 메모리 어레이에서 LSB로부터 1번째 비트 자리(예: 21=2)에 대응하는 메모리 소자 및 LSB로부터 2번째 비트 자리(예: 22=4)에 대응하는 메모리 소자가 제1 저항 값을 가질 수 있다. 추가 기준 메모리 셀은 임계 생성 회로와 기준 워드 라인(Ref_WL0 내지 Ref_WLL-1)을 공유할 수 있다. 추가 기 준 메모리 셀은 기준 워드 라인을 따라 배치되어 제2 저항 값을 가지는 추가 기준 메모리 소자를 가질 수 있다. 추가 기준 메모리 어레이의 추가 기준 메모리 셀의 메모리 소자는 어플리케이션에 따라 프로그래머블한 저 항 값을 가질 수 있다. 추가 기준 메모리 셀은 후술하겠으나, 전술한 임계 메모리 어레이에서 지정된 임 계치를 알짜 신호로 표현하기 위해 사용될 수 있다. 예를 들어, 전술한 임계 메모리 어레이의 컬럼을 따라 누적된 신호(이하, '임계 누적 신호')는 하기 수학 식 6과 같이 표현될 수 있다. 수학식 6"}
{"patent_id": "10-2023-0000807", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 6, "content": "위 수학식 6에서 IP는 P 상태(예: 제1 저항 값)의 저항성 메모리 소자에 흐르는 전류를 나타내고 IAP는 AP 상태 (예: 제2 저항 값)의 저항성 메모리 소자에 흐르는 전류를 나타낼 수 있다. 임계 누적 신호 ITh는 IP 및 IAP의 선형 조합일 수 있다. 출력 회로의 제2 판독 회로가 임계 누적 신호 ITh를 생성할 수 있다. 수학식 7"}
{"patent_id": "10-2023-0000807", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 7, "content": "위 수학식 7은 추가 기준 메모리 어레이에 포함된 저항성 메모리 소자들 중 기준 워드 신호가 인가된 저항 성 메모리 소자에 흐르는 전류 신호에 비트 자리별 비트 가중치가 적용된 신호일 수 있다. 추가 기준 누적 신 호 IREF,Th는 비트 자리 별 기준 신호에 비트 가중치가 적용되어 통합된 신호일 수 있다. 여기서, Y는 어플리케 이션에 따라 R 보다 작거나 같고, 0보다 크거나 같은 정수 중 어느 하나로 결정될 수 있다. 추가 기준 메모리 어레이가 1비트 셀로 구성된 경우, Y는 0 또는 Y의 값을 갖을 수 있다. 출력 회로의 제2 판독 회로가 추가 기준 누적 신호 IREF,Th를 생성할 수 있다. 전술한 수학식 6 및 수 학식 7에서 선형조합의 계수 T, R는 하기 수학식 8 및 수학식 9와 같이 표현될 수 있다. 수학식 8"}
{"patent_id": "10-2023-0000807", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 8, "content": "수학식 9 R는 활성화된 기준 워드라인에 연결된 서브 셀들에 기초하여 결정되는 값을 나타낼 수 있다. L은 활성화된 기 준 워드라인의 개수를 나타낼 수 있다. 도 4에서는 모든 기준 워드라인이 활성화된 예시를 설명한다. a는 각 메모리 셀에 포함된 서브 셀들의 개수이자 시냅스 가중치의 비트 개수일 수 있다. 예를 들어, R는 한 컬럼을 따라 연결된 임계 메모리 셀들 중 활성화된 기준 워드라인에 연결된 기준 메모리 셀에 포함된 각 서브 셀이 나 타내는 비트 자리를 지수로 하는 2의 거듭제곱 값의 합일 수 있다. T는 R이하의 정수로서, 활성화된 기준 워드 라인에 연결된 임계 메모리 셀들 중 P 상태(예 제1 저항 값)인 서브 셀들에 기초하여 결정되는 값일 수 있다. T는 미리 설정되는 임계치에 대응할 수 있다. tij는 활성화된 제j 워드 라인의 제i 임계 메모리 셀이 제1 저항 값을 가지면 1이고, 제i 임계 메모리 셀이 제2 저항 값을 가지면 0일 수 있다. 예를 들어, T는 같은 컬럼으로 연결된 임계 메모리 셀들에서 P 상태의 서브 셀이 나타내는 비트 자리를 지수로 하는 2의 거듭제곱 값의 k개의 합일 수 있다. 수학식 10"}
{"patent_id": "10-2023-0000807", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 9, "content": "일 실시예에 따른 뉴럴 네트워크 회로의 출력 회로는 전술한 수학식 10에 따라, 임계 누적 신호 ITh 및 추 가 기준 누적 신호 IREF,Th 간의 차이에 대응하는 임계 알짜 신호 Inet,Th을 생성할 수 있다. 출력 회로는 전 술한 수학식 5에서 제1 판독 회로(예: 도 1의 시냅스 판독 회로 및 기준 판독 회로를 포함하는 회로)로부터 획득된 출력 신호 Inet,column과 전술한 수학식 10에서 획득된 임계 알짜 신호 Inet,Th을 비교할 수 있다. 다만, 전술한 바와 같이, 전류 대 전류 간의 비교는 회로 구현이 어려운 바, 출력 회로는 출력 신 호 Inet,column 및 임계 알짜 신호 Inet,Th를 간접적으로 비교하기 위한 임계 시간 생성 회로(또는 윈도우 신호 생성 회로)를 더 포함할 수 있다. 임계 시간 생성 회로(또는 윈도우 신호 생성 회로)는 하기 도 7에서 설명한다. 일 실시예에 따른 출력 회로는, 임계 메모리 셀 및 추가 기준 메모리 셀에 기초하여 결정된 임계치에 대응 하는 임계 시간을 출력 라인에 대한 출력 신호 및 다른 출력 라인에 대한 다른 출력 신호에 대해 적용할 수 있 다. 다시 말해, 출력 회로는 시냅스 메모리 어레이의 출력 라인들로부터 획득되는 출력 신호들에 대해 공 통된 임계치에 대응하는 임계 시간을 적용할 수 있다. 도 5, 도 6a, 및 도 6b는 일 실시예에 따른 시냅스 메모리 컬럼, 기준 컬럼, 임계 생성 컬럼, 및 추가 기준 컬 럼에서 생성되는 알짜 신호를 이용한 발화 비교의 예시를 설명한다. 도 5에서 시냅스 메모리 어레이의 한 컬럼이 시냅스 메모리 컬럼으로 도시될 수 있다. 기준 메모리 어레 이의 한 컬럼이 기준 컬럼으로 도시될 수 있다. 임계 메모리 어레이의 한 컬럼이 임계치 생성 컬럼 으로 도시될 수 있다. 추가 기준 메모리 어레이의 한 컬럼이 추가 기준 컬럼으로 도시될 수 있다. 설명 의 편의를 위해 각 컬럼은 3비트의 비트 라인들을 포함하고, 1개의 입력 라인으로 입력 신호가 인가된 예시가 도시된다. 예시적으로, 시냅스 메모리 컬럼의 제1 서브 셀은 제2저항 값, 제2 서브 셀 및 제3 서브 셀은 제1 저항 값 으로 설정된 저항성 메모리 소자를 가질 수 있다. 기준 컬럼의 제1 서브 셀 및 제3 서브 셀은 제2 저항 값, 제2 서브 셀은 제1 저항 값으로 설정된 메모리 소자를 가질 수 있다. 다만, 기준 컬럼의 서브 셀들 각각의 저항 값은 위 예시에 한정되지 않고, 어플리케이션에 따라 동적으로 변경될 수 있다. 각 서브 셀들의 각각은 LSB에 대응하는 비트 가중치(예: 1배), LSB로부터 1번째 비트 자리의 비트 가중치(예: 2 배), LSB로부터 2번째 비트 자리의 비트 가중치(예: 4배)가 적용된 전류 신호를 생성할 수 있다. 달리 표현하 면, LSB에 해당하는 서브 셀은 비트 가중치(또는 전류 복사 비)(예: 1배)에 따라 전류 IAP를 1배 복사할 수 있고, LSB로부터 1번째에 해당하는 서브 셀은 비트 가중치(또는 전류 복사 비)(예: 2배)에 따라 전류 IP를 2배 복사할 수 있으며, LSB로부터 2번째에 해당하는 서브 셀은 비트 가중치(예: 4배)에 따라 전류 IP를 4배 복사할 수 있다. 시냅스 메모리 컬럼의 컬럼 누적 신호 ICells는 (2+4)*IP+1*IAP일 수 있다. 여기서, *는 곱셈 기 호를 나타낼 수 있다. 기준 컬럼의 기준 누적 신호 IREF는 2*IP+(1+4)*IAP일 수 있다. 출력 신호 Inet,column는 4(IP-IAP)일 수 있다. 출력 신호 Inet,column가 양수 이므로, 출력 신호 Inet,column는 EPSP 동작을 수행하기 위한 출력 신호임을 알 수 있다. 유사하게, 임계치 생성 컬럼에서 임계 누적 신호 ITh는 2*IAP+(1+4)*IP=5IP+2IAP일 수 있다. 추가 기준 컬 럼에서 생성되는 추가 기준 누적 신호 IREF,Th는 2*IP+(1+4)*IAP=2IP+5IAP일 수 있다. 도 5에서, 임계 알짜 신호 Inet,Th는 3(IP-IAP)로 결정될 수 있다. 출력 회로는, 출력 신호 Inet,column가 임계 알짜 신호 Inet,Th보다 크므 로, 발화 신호를 생성할 수 있다. 도 6a를 참조하면, 시냅스 메모리 컬럼(예: 시냅스 메모리 컬럼)의 제1 서브 셀은 제1 저항 값, 제2 서브 셀 및 제3 서브 셀은 제2 저항 값으로 설정된 저항성 메모리 소자를 가질 수 있다. 기준 컬럼(예: 기준 컬럼)의 경우, 도 5와 마찬가지로, 제1 서브 셀 및 제3 서브 셀은 제2 저항 값, 제2 서브 셀은 제1 저항 값으로 설정된 메모리 소자를 가질 수 있다. 다만, 기준 컬럼의 서브 셀들 각각의 저항 값은 위 예 시에 한정되지 않고, 어플리케이션에 따라 동적으로 변경될 수 있다. 각 서브 셀들의 각각은 LSB에 대응하는 비트 가중치(예: 1배), LSB로부터 1번째 비트 자리의 비트 가중치(예: 2 배), LSB로부터 2번째 비트 자리의 비트 가중치(예: 4배)가 적용된 전류 신호를 생성할 수 있다. 시냅스 메모 리 컬럼의 컬럼 누적 신호 ICells는 1*IP+(2+4)*IAP일 수 있다. 기준 컬럼의 기준 누적 신호 IREF는 2*IP+(1+4)*IAP일 수 있다. 출력 신호 Inet,column는 -1(IP-IAP)일 수 있다. 출력 신호 Inet,column가 음수이므로, 출 력 신호 Inet,column는 IPSP 동작을 수행하기 위한 출력 신호임을 알 수 있다. 도 6b에서는 2개의 입력 라인으로 입력 신호가 인가된 예시가 도시된다. 도 6b에서의 출력 신호 Inet,column는 도 5 및 도 6a의 출력 신호를 합한 4(IP-IAP)-(IP-IAP)=3(IP-IAP)일 수 있다. 유사하게, 임계 알짜 신호 Inet,Th는 6(IP-IAP)로 결정될 수 있다. 출력 회로는, 출력 신호 Inet,column가 임계 알짜 신호 Inet,Th보다 작으므로, 누설 동작을 수행할 수 있다. 도 7은 일 실시예에 따른 뉴럴 네트워크 회로의 임계 시간 생성 회로를 도시한다. 일 실시예에 따른 임계 시간 생성 회로(또는 윈도우 신호 생성 회로)는 임계 메모리 셀에 기초하여 생성된 신호 및 추가 기준 메모리 셀에 기초하여 생성된 신호에 기초하여 임계치에 대응하는 임계 시간(또는 누적 시간)을 설정할 수 있다. 전술한 바와 같이, 출력된 전류와 임계치로 설정된 전류 간의 직접적인 비교가 어려우므로, 임계 시간 생성 회 로는 전류 비교를 위한 임계 시간을 설정할 수 있다. 임계 시간 생성 회로는 임계치에 대응하 는 전류의 누설을 통해 임계 전압까지 도달하는데 소요되는 시간을 임계 시간으로서 설정할 수 있다. 전 술한 바와 같이 출력 회로는 출력 전류의 누설을 통해 동일한 임계 전압까지 도달하는데 소요되는 시간이 임계 시간보다 작은 지 비교할 수 있다. 예를 들어, 출력 회로는 설정된 임계 시간 내에 전압 VINTEG이 임 계 전압을 초과하는 지 여부를 판단함으로써, 간접적으로 임계 전류 및 출력 전류 간의 비교를 수행할 수 있다. 임계 시간 생성 회로(또는 윈도우 신호 생성 회로)는 임계 메모리 셀에 기초하여 생성된 신호 및 추가 기 준 메모리 셀에 기초하여 생성된 신호 간의 차이에 대응하는 전류의 누적을 개시할 수 있고, 누적된 전류에 대 응하는 전압이 임계 전압을 초과하는 경우 임계치에 대응하는 임계 시간을 지시하는 신호를 출력할 수 있 다. 예를 들어, 임계 시간 생성 회로(또는 윈도우 신호 생성 회로)는 윈도우 신호 WINDOW(701-1)를 윈도 우 스위치(예: 도 3b의 윈도우 스위치(361-4))로 출력할 수 있다. 임계 시간 생성 회로는 도 3b에서 전술한 누설 부분 회로와 일부 유사한 구성을 포함할 수 있다. 예를 들 어, 임계 시간 생성 회로는 커패시터의 노드로 임계 누적 신호 ITh를 유입시키고, 해당 노드로부터 추가 기 준 누적 신호 IREF,Th를 유입시킬 수 있다. 따라서 해당 커패시터에는 임계 알짜 신호 Inet,Th가 흐를 수 있다. 커패시터, 연산 증폭기의 종류 및 크기가 동일하게 설계될 수 있다. 타이밍도에 나타난 리셋 신호 RESET, 홀드 신호 HOLD는 타이밍 생성기에 의해 생성될 수 있다. 리셋 신호 RESET = 1일 때, 임계 알짜 신호 Inet,Th가 흐르는 커패시터 양단 전압이 모두 VCM,TWG이므로 초기화될 수 있다.리셋 신호 RESET가 0이고, 홀드 신호 HOLD가 1일 때 커패시터에 임계 알짜 신호 Inet,Th에 따른 누적을 통해 변환 된 전압 VTWG이 저장될 수 있다. 변환된 전압 VTWG은 임계 알짜 신호 Inet,Th의 누적에 따라 점진적으로 증가할 수 있다. 윈도우 비교기 OPwindow는 변환된 전압 VTWG이 임계 전압 VTH를 초과하는 경우 0을 출력할 수 있다. 따라서, 임계 시간은 리셋 신호 RESET가 0이 되는 시점부터 윈도우 신호 WINDOW(701-1)가 0이 될 때까지로 정의될 수 있다. VCM,TWG는 VCM_COLUMN_IN보다 작게 설정될 수 있다. 예를 들어, 출력 신호 Inet,column 및 임계 알짜 신호 Inet,Th 가 동일할 경우(예: Inet,column = 7IP-7IAP, Inet,Th = 7IP-7IAP), VCM,TWG를 기준으로 하는 임계 전압 VTH 보다 VCM_COLUMN_IN를 기준으로 하는 변환된 전압 VTWG의 전압이 높아야 7IP-7IAP의 경우에도 발화라고 확인할 수 있 다. 도 8은 일 실시 예에 따른 뉴런 회로들의 동작을 설명하는 도면이다. 도 8에 도시된 예에서, RESET 신호와 SW_LEAKAGE 신호는 타이밍 생성기에 의해 뉴런 회로들로 제공될 수 있고, WINDOW 신호는 임계 시간 생성 회로에 의해 뉴런 회로들로 제공될 수 있다. 도 8에 도시된 예에서, VINTEG[0]와 FIRE_PULSE[0] 각각은, 예를 들어, 도 3a를 통해 설명한 뉴런 회로의 VINTEG와 FIRE_PULSE 각각일 수 있고, VINTEG[1]과 FIRE_PULSE[1] 각각은, 예를 들어, 도 3a를 통해 설명한 뉴런 회로의 VINTEG와 FIRE_PULSE 각각일 수 있다. 제1 클럭 주기가 시작됨으로써 첫번째 RESET 신호와 첫번째 WINDOW 신호가 뉴런 회로와 뉴런 회로에 제공될 수 있다. 누적 시간(또는 임계 시간) 동안 VINTEG[0]는 감소할 수 있다. 다시 말해, 뉴런 회로는 IPSP를 구현 할 수 있다. 누적 시간 동안 VINTEG[1]은 증가할 수 있다. 다시 말해, 뉴런 회로는 EPSP를 구현할 수 있다. VINTEG[0]와 VINTEG[1]은 VTH보다 작을 수 있어, 뉴런 회로와 뉴런 회로는 발화를 수행하지 않을 수 있다. 첫번째 SW_LEAKAGE 신호가 뉴런 회로와 뉴런 회로로 제공 또는 인가될 수 있다. 뉴런 회로에는 첫번째 SW_LEAKAGE 신호에 의해 누설 전류가 발생하여 VINTEG[1]가 감소할 수 있다. 뉴런 회로의 VINTEG[0] 는 SW_LEAKAGE 신호가 있어도 감소하지 않고 증가할 수 있다. 첫번째 SW_LEAKAGE 신호가 있기 전에 VINTEG[0]는 VREST보다 작기 때문에, 뉴런 회로는 첫번째 SW_LEAKAGE 신호가 있어도 VINTEG[0]가 VREST에 가까워 지도록 VINTEG[0]를 증가시킬 수 있다. 뉴런 회로는 증가된 VINTEG[0]를 홀드할 수 있고, 홀드된 VINTEG[0](예: VGEN[0])를 누적의 시작 전압으로 결 정할 수 있다(도 3a의 동작 223 수행). 마찬가지로, 뉴런 회로는 감소된 VINTEG[1]를 홀드할 수 있고, 홀드 된 VINTEG[1](예: VGEN[1])를 누적의 시작 전압으로 결정할 수 있다(도 2의 동작 223 수행). 제2 클럭 주기가 시작됨으로써 두번째 RESET 신호와 두번째 WINDOW 신호가 뉴런 회로와 뉴런 회로에 제공될 수 있다. 누적 시간(또는 임계 시간) 동안 뉴런 회로와 뉴런 회로 각각은 결정된 시작 전압으로부터 전압 을 누적할 수 있다. 뉴런 회로는 홀드된 VINTEG[0]을 시작 전압으로 하여 전압을 누적할 수 있고, 뉴런 회 로는 홀드된 VINTEG[1]을 시작 전압으로 하여 전압을 누적할 수 있다. 누적 시간 동안 VINTEG[0]와 VINTEG[1]은 증가할 수 있다. VINTEG[0]은 VTH를 초과할 수 있어, 뉴런 회로는 발화를 수행할 수 있고, VINTEG[1]은 VTH 미만이어서, 뉴런 회 로는 발화를 수행하지 않을 수 있다. 두번째 SW_LEAKAGE 신호가 뉴런 회로와 뉴런 회로에 제공될 수 있고, 뉴런 회로와 뉴런 회로 각각은 누설을 수행할 수 있다. 이러한 누설에 의해 VINTEG[0]와 VINTEG[1]은 감소할 수 있다. 뉴런 회로는 제2 클럭 주기에서 발화를 수행하였으므로(즉, FIRE_PULSE[0]=1), 누적의 시작 전압을 VRFR로 설정할 수 있다(도 2의 동작 217을 수행). 이에 따라, 다음 클럭 주기(즉, 제3 클럭 주기)에서 뉴런 회로(31 1)의 누적은 VRFR부터 시작할 수 있다. 뉴런 회로는 뉴런 회로가 제2 클럭 주기에서 발화를 수행하였으므로(즉, LATERAL=1), 뉴런 회로(31 2)의 누적의 시작 전압을 VLAT로 설정할 수 있다. 이에 따라, 제3 클럭 주기에서 뉴런 회로의 누적은 VRFR 부터 시작할 수 있다. 제3 클럭 주기가 시작됨으로써 세번째 RESET 신호와 세번째 WINDOW 신호가 뉴런 회로와 뉴런 회로에 제공될 수 있다. 누적 시간(또는 임계 시간) 동안 뉴런 회로와 뉴런 회로 각각은 결정된 시작 전압으로부터 전압 을 누적할 수 있다. 뉴런 회로의 누적의 시작 전압은 VRFR로 결정되어 있으므로, 뉴런 회로는 VRFR에서부터 전압을 누적하 기 시작할 수 있다. VINTEG[0]은 누적 시간 동안 VRFR에서부터 증가하기 시작할 수 있다. 누적 시간에 서 뉴런 회로의 누적은 상대적으로 낮은 전압(VRFR)에서부터 시작하기 때문에, 생물 신경망에서의 refractory period를 구현할 수 있다. 뉴런 회로의 누적의 시작 전압은 VLAT로 결정되어 있으므로, 뉴런 회로는 VLAT에서부터 전압을 누적하 기 시작할 수 있다. VINTEG[1]은 누적 시간 동안 VLAT에서부터 증가하기 시작할 수 있다. 누적 시간에 서 뉴런 회로의 누적은 상대적으로 낮은 전압(VLAT)에서부터 시작하기 때문에, 뉴런 회로는 생물 신경 망에서의 뉴런의 측면 억제를 구현할 수 있다. 도 9는 일 실시 예에 따른 뉴럴 네트워크 회로가 측면 억제를 구현하기 위한 다른 예시를 설명하는 도면이다. 도 9의 뉴런 회로는 출력 회로에 포함된 뉴런 회로들 각각에 해당할 수 있다. 예를 들어, 도 9의 뉴 런 회로는 도 3a를 통해 설명한 뉴런 회로들(311 내지 314) 각각에 해당할 수 있다. 도 9를 참조하면, 뉴런 회로는 누설 부분 회로와 발화 부분 회로를 포함할 수 있다. 다른 뉴런 회로가 이전 클럭 주기에서 발화를 수행한 경우, 다른 뉴런 회로(또는 다른 뉴런 회로의 OR 게이트) 는 뉴런 회로에 LATERAL 신호를 전달할 수 있다. 뉴런 회로는 다른 뉴런 회로로부터 LATERAL 신호를 수신한 경우, 커패시터에 하나 이상의 커패시터가 병렬 연결되도록 커패시터 네트워크를 제어하여 전류(예: 도 9의 Inet,column)가 전압(예: VINTEG)으로 변환되 는 속도를 낮출 수 있다. 커패시터에 하나 이상의 커패시터가 병렬로 연결되면 병렬로 연결된 커패시터들 의 총 커패시턴스는 커패시터의 커패시턴스보다 커지게 되고 이로 인해 전류(예: 도 9의 Inet,column)가 전압 (예: VINTEG)으로 변환되는 속도(또는 임계 시간 동안 전류가 전압으로 변환되는 정도)가 작아질 수 있다. 뉴런 회로는 다른 뉴런 회로가 이전 클럭 주기에서 발화를 수행한 경우, 커패시턴스 변경을 통해 현재 클럭 주 기에서 측면 억제를 구현할 수 있다. 이하, 도 9를 참조하면서 설명한다. 뉴런 회로는 다른 뉴런 회로로부터 LATERAL 신호를 수신한 경우, 커패시터 네트워크 내의 스위치들 (921-1 내지 921-n) 중에서 일부 또는 전부를 턴 온함으로써, 커패시터들(922-1 내지 922-m) 중 하나 이상 또는 전부가 커패시터에 병렬 연결되도록 할 수 있다. 측면 억제의 구현을 위해 커패시터 네트워크 내의 커패시터들(922-1 내지 922-m) 중 몇 개를 커패시터와 병렬로 연결시킬지 미리 결정되어 있을 수 있다. 이하, 설명의 편의 상 커패시터 네트워크 내의 커패시터들(922-1 내지 922-m) 중 커패시터(922-1)가 커패 시터와 병렬 연결되고 나머지는 커패시터와 병렬 연결되지 않는 것으로 한다. 누설 부분 회로는 시냅스 판독 회로로부터 컬럼 누적 신호 Icells 및 기준 누적 신호 IREF를 수신할 수 있다. 누설 부분 회로의 커패시터와 커패시터(922-1)의 노드에 기준 누적 신호 Icells가 유입될 수 있고, 같 은 노드로부터 컬럼 누적 신호 IREF가 유출될 수 있다. 이에 따라, 커패시터와 커패시터(922-1)에 컬럼 누 적 신호 및 기준 누적 신호 간의 차이에 해당하는 전류 Inet,column(예: 수학식 5를 통해 설명한 Inet,column)이 흐를 수 있다. 누설 부분 회로는 리셋 신호 RESET가 리셋 스위치에 인가되는 동안 비활성화될 수 있고, 리셋 신호 RESET가 스위치에 비인가되는 동안 활성화될 수 있다. 전류 Inet,column는 누적 시간(예: 스위치가 꺼지고 스위치가 켜져 있는 시간) 동안 커패시터와 커 패시터(922-1)에 흐를 수 있고, 커패시터와 커패시터(922-1)의 출력 전압은 연산 증폭기(901-3)의 제1 단 자(예: - 단자)에 인가 또는 입력될 수 있다. 발화 부분 회로의 먹스의 출력 전압(예: VCM_COL_IN 또는 VHOLD)은 연산 증폭기의 제2 단자(예: + 단자)에 인가 또는 입력될 수 있다. 연산 증폭기의 출력단은 윈도우 스위치와 연결될 수 있고, 윈도우 스위치는 커패시터와 연 결될 수 있다. 윈도우 스위치에 윈도우 신호 WINDOW가 인가되는 동안 연산 증폭기는 커패시터 와 연결될 수 있다. 연산 증폭기의 출력 전류는 누적 시간(예: 스위치가 꺼진 후 윈도우 스위치가 켜져 있는 시간) 동안 커패시터로 흐를 수 있다. 커패시터는 연산 증폭기의 출력 전류를 전압 VINTEG으로 변환할 수 있다. 커패시터의 출력 전압 VINTEG은 누설 트랜지스터 LEAKAGE가 턴 온 되면 누설 트랜지스터 LEAKAGE에 의해 누설될 수 있다. 누설 부분 회로는 발화 부분 회로로 전압 VINTEG을 전달할 수 있다. 발화 부분 회로의 비교기는 미리 설정된 임계 전압 VTH 및 변환된 전압 VINTEG을 비교할 수 있다. 비 교기는 변환된 전압 VINTEG이 임계 전압 VTH을 초과하는 경우 발화 신호(예: FIRE_PULSE=1)를 출력할 수 있 고, 변환된 전압 VINTEG이 임계 전압 VTH 이하인 경우 누설 신호(예: FIRE_PULSE=0)를 출력할 수 있다. 발화 신호가 출력된 경우, 발화 신호는 플립플롭들(952, 953)을 거쳐 먹스의 제어 신호 또는 선택 신호로 입력될 수 있다. 먹스는 발화 신호의 수신에 따라, 외부에서 입력되는 전압 VCM_COL_IN을 연산 증폭기로 전달함으로써 연 산 증폭기의 공통 모드 전압을 초기화할 수 있다. 다음 클럭 주기에서 뉴런 회로의 누적의 시작 전 압은 VCM_COL_IN일 수 있다. 발화 부분 회로는 전압 VINTEG이 임계 전압 VTH 이하인 경우, 누설을 수행할 수 있다. 누설에 의해 전압 VINTEG은 변화할 수 있고, 발화 부분 회로는 변화된 전압을 연산 증폭기, 스위치, 및 커패시터 를 통해 홀드 또는 유지할 수 있다. 홀드되는 전압은 도 9의 발화 부분 회로에서 VHOLD로 표현된다. 먹스는 발화 신호를 플립플롭으로부터 수신하지 않는 경우, 전압 VHOLD를 연산 증폭기로 전달할 수 있다. 다음 클럭 주기에서 뉴런 회로의 누적의 시작 전압은 VHOLD일 수 있다. 도 10a 내지 도 10d는 일 실시 예에 따른 뉴럴 네트워크 회로가 측면 억제를 구현하기 위한 다른 예시를 설명하 는 예시를 설명하는 도면이다. 도 10a의 뉴럴 네트워크 회로는 시냅스 메모리 어레이(예: 시냅스 메모리 어레이), 기준 메모리 어 레이(예: 기준 메모리 어레이), 복수의 시냅스 판독 회로들, 기준 판독 회로, 및 복수의 뉴런 회로 들을 포함할 수 있다. 도 10a의 복수의 시냅스 판독 회로들, 기준 판독 회로, 및 복수의 뉴런 회로들은 출력 회로의 구성요소에 해당할 수 있다. 컬럼 1(1010-1) 및 컬럼 2(1010-2) 각각은 시냅스 메모리 셀에 해당할 수 있다. 예시적으로, 컬럼 1(1010-1)은 상술한 시냅스 메모리 셀에 해당할 수 있다. 도 10a의 뉴런 회로 2가 이전 클럭 주기에서 발화를 수행한 경우, 뉴럴 네트워크 회로는 뉴런 회로 1의 Inet,column의 크기(magnitude)가 감소하게끔 동작할 수 있다. 이에 따라, 뉴런 회로 1은 현재 클럭 주기에서 측 면 억제를 구현 또는 수행할 수 있다. 뉴런 회로 1의 Inet,column의 크기가 감소되게 하는 내용에 대해선 도 10b 내지 도 10c를 참조하면서 설명한다. 도 10b에 시냅스 가중치 셋과 기준 가중치 셋이 도시된다. 도 10b의 왼쪽이 시냅스 가중치 셋을 나타내고, 오 른쪽이 기준 가중치 셋을 나타낸다. 뉴런 회로 1이 다른 뉴런 회로(예: 뉴런 회로 2)로부터 LATERAL 신호를 수신하지 않는 경우, 컬럼 1(1010-1)은 도 5의 시냅스 메모리 컬럼과 유사하게 동작할 수 있다. 컬럼 1(1010-1)은 시냅스 가중치 셋(또는 전류 복사 비)(예: 1, 2, 4)에 따라 각 비트에 대응되는 전류를 복사할 수 있다. 시냅스 판독 회로1은 컬럼 1(1010- 1)로부터 6*IP+1*IAP를 판독할 수 있고, Icells#1=6*IP+1*IAP를 뉴런 회로 1에 전달할 수 있다. 기준 메모리 어레 이는 도 5의 기준 컬럼와 유사하게 동작할 수 있다. 기준 메모리 어레이는 기준 가중치 셋 (또는 전류 복사 비)(예: 1, 2, 4)에 따라 각 비트에 대응되는 전류를 복사할 수 있다. 기준 판독 회로는 기준 메모리 어레이로부터 2*IP+5*IAP를 판독할 수 있고, IREF=2*IP+5*IAP를 뉴런 회로 1에 전달할 수 있다. 뉴 런 회로 1은 Inet,column=4(IP-IAP)를 생성할 수 있다. 뉴런 회로 1이 다른 뉴런 회로(예: 뉴런 회로 2)로부터 LATERAL 신호를 수신할 수 있다. 이 경우, 뉴럴 네트워 크 회로는 도 10b의 시냅스 가중치 셋 및/또는 기준 가중치 셋을 조절할 수 있다. 예를 들어, 뉴럴 네트워크 회로는 뉴런 회로 1이 제1 클럭 주기에서 뉴런 회로 2로부터 LATERAL 신호를 수신한 경우 다음 클럭 주기(즉, 제2 클럭 주기)에서 뉴런 회로 1이 측면 억제를 수행할 수 있도록 도 10b의 시 냅스 가중치 셋을 복수의 시냅스 가중치 셋들 중에서 선택된 하나(예: 도 10c의 시냅스 가중치 셋(1, 1, 1))로 대체 또는 변경할 수 있다. 도 10c의 시냅스 가중치 셋(1, 1, 1)은 도 10b의 시냅스 가중치 셋(1, 2, 4)보다 작고, 제2 클럭 주기에서 뉴런 회로 1의 Inet,column는 제1 클럭 주기에서의 뉴런 회로 1의 Inet,column 보다 작다. 이로 인해, 제2 클럭 주기에서 전류 Inet,column이 전압 VINTEG로 변환되는 정도가 감소할 수 있어, 뉴런 회로 1의 측면 억제가 구현될 수 있다. 다른 예를 들어, 뉴럴 네트워크 회로는 뉴런 회로 1이 제1 클럭 주기에서 뉴런 회로 2로부터 LATERAL 신 호를 수신한 경우 다음 클럭 주기(즉, 제2 클럭 주기)에서 뉴런 회로 1이 측면 억제를 수행할 수 있도록 도 10b 의 기준 가중치 셋을 복수의 기준 가중치 셋들 중에서 선택된 하나(예: 도 10d의 기준 가중치 셋(4, 4, 4))로 대체 또는 변경할 수 있다. 도 10d의 기준 가중치 셋(4, 4, 4)은 도 10b의 기준 가중치 셋(1, 2, 4)보다 크고, 제2 클럭 주기에서 뉴런 회로 1의 Inet,column는 제1 클럭 주기에서의 뉴런 회로 1의 Inet,column 보다 작다. 이로 인 해, 제2 클럭 주기에서 전류 Inet,column이 전압 VINTEG로 변환되는 정도가 감소할 수 있어, 뉴런 회로 1의 측면 억 제가 구현될 수 있다. 실시 예에 따라, 뉴럴 네트워크 회로는 시냅스 가중치 셋과 기준 가중치 셋 모두를 조절하여 뉴런 회로 1 의 Inet,column가 감소하도록 할 수 있다. 예를 들어, 뉴럴 네트워크 회로는 시냅스 가중치 셋을 도 10b의 시냅스 가중치 셋보다 작게 조절하고 기준 가중치 셋을 도 10b의 기준 가중치 셋 보다 크게 조절할 수 있다. 도 11 및 도 12는 일 실시 예에 따른 뉴럴 네트워크 회로가 측면 억제를 구현하기 위한 다른 예시를 설명하는 도면이다. 도 11을 참조하면, 뉴럴 네트워크 회로는 복수의 윈도우 신호 생성기(1110, 1120) 및 선택 회로를 포함할 수 있다. 도 11에 도시되지 않았으나, 뉴럴 네트워크 회로는 시냅스 메모리 어레이(예: 시냅스 메모리 어레이), 기준 메모리 어레이(예: 기준 메모리 어레이), 및 출력 회로(예: 출력 회로)를 포함할 수 있다. 도 11의 뉴런 회로 1과 뉴런 회로 2는 출력 회로에 포함될 수 있다. 제1 윈도우 신호 생성기는 제1 WINDOW 신호를 생성하여 선택 회로로 전달할 수 있다. 제2 윈도우 신호 생성기는 제2 WINDOW 신호를 생성하여 선택 회로로 전달할 수 있다. 제1 WINDOW 신호와 제2WINDOW 신호는 클럭 신호와 동기화될 수 있고, 제2 WINDOW 신호가 0이되는 시점은 제1 WINDOW 신호가 0이되는 시점보다 빠를 수 있다. 제2 WINDOW 신호의 폭은 제1 WINDOW 신호의 폭보다 좁을 수 있다. 이로 인해, 어떤 뉴런 회로가 제2 WINDOW 신호를 인가받았을 때 수행되는 누적의 시간은 제1 WINDOW 신호를 인가받았을 때 수행 되는 누적의 시간보다 작을 수 있다. 제1 클럭 주기에서 뉴런 회로 2가 발화를 수행할 수 있다. 뉴런 회로 2는 LATERAL 신호를 선택 회 로로 전달할 수 있다. 선택 회로는 LATERAL 신호를 뉴런 회로 2로부터 수신하면 제2 클럭 주기에서 제1 WINDOW 신호 대신 에 제2 WINDOW 신호를 뉴런 회로 1로 전달할 수 있다. 제2 클럭 주기에서 뉴런 회로 1의 누적 시 간은 제1 WINDOW 신호를 인가받은 제1 클럭 주기에서의 뉴런 회로 1의 누적 시간보다 작을 수 있다. 이 에 따라, 뉴런 회로 1의 측면 억제가 구현될 수 있다. 제1 윈도우 신호 생성기는 도 7을 통해 설명한 임계 시간 생성 회로에 해당할 수 있다. 제2 윈도우 신호 생성기는 도 12에 도시된 예와 같이 임계 시간 생성 회로와 동일한 구조를 가질 수 있다. 이 때, 도 12의 ITH_LATERAL은 도 7의 ITH보다 크고, 도 12의 VTH_LARTEL은 도 7의 VTH보다 작을 수 있다. 제2 WINDOW 신 호가 인가된 뉴런 회로 1의 누적 시간은 제1 WINDOW 신호가 인가된 뉴런 회로 1의 누적 시간보다 짧을 수 있다. 도 13은 일 실시예에 따른 뉴럴 네트워크 회로의 동작 방법을 설명하는 흐름도이다. 도 13을 참조하면, 단계 1310에서, 뉴럴 네트워크 회로(예: 뉴럴 네트워크 회로, 뉴럴 네트워크 회로 , 또는 뉴럴 네트워크 회로)는 출력 라인을 따라 배치된 하나 이상의 메모리 셀 중 입력 라인을 통 해 입력 신호가 인가된 시냅스 메모리 셀(예: 시냅스 메모리 셀)의 메모리 소자 및 입력 신호에 기초하여, 컬럼 신호를 생성할 수 있다. 단계 1320에서, 뉴럴 네트워크 회로는 기준 라인을 따라 배치된 하나 이상의 메모리 셀 중 입력 신호가 인가된 기준 메모리 셀의 기준 메모리 소자 및 입력 신호에 기초하여, 기준 신호를 생성할 수 있다. 단계 1330에서, 뉴럴 네트워크 회로는 컬럼 신호 및 기준 신호를 기초로 출력 라인에 대한 출력 신호를 생성할 수 있다. 단계 1340에서, 뉴럴 네트워크 회로는 이전 입력 신호에 기초하여 발화를 수행한 경우 및 다른 뉴런 회로의 발 화가 발생한 경우, 출력 신호를 기초로 수행될 누적의 시작 전압을 결정할 수 있다. 제2 클럭 주기(또는 현재 클럭 주기)에서 누적이 수행된다고 할 때, 이전 입력 신호는, 예를 들어, 제2 클럭 주기의 이전 클럭 주기(즉, 제1 클럭 주기)에서 입력 라인으로 인가된 입력 신호를 나타낼 수 있다. 단계 1340에서, 뉴럴 네트워크 회로의 뉴런 회로(예: 뉴런 회로)는 다른 뉴런 회로(예: 뉴런 회로 또 는 뉴런 회로)의 발생된 발화에 기초하여 누적의 시작 전압을 제1 전압(예: VLAT)으로 결정할 수 있다. 뉴 런 회로는 자신이 수행한 발화에 기초하여 누적의 시작 전압을 제2 전압(예: VRFR)으로 결정할 수 있다. 뉴런 회로는 입력 신호가 입력 라인에 처음으로 인가된 입력 신호인 경우(예: SEL_RESTING=1인 경우) 누적의 시작 전 압을 제3 전압(예: VREST)으로 결정할 수 있다. 제1 전압, 제2 전압, 및 제3 전압 중 제3 전압이 가장 크고 제1 전압이 가장 작을 수 있다. 뉴런 회로는 다른 뉴런 회로의 발화가 발생하지 않고 이전 입력 신호를 기초로 발 화를 수행하지 않았으며, 입력 신호가 입력 라인에 처음으로 인가된 입력 신호가 아닌 경우(예: LATERAL=0이고, FIRE_PULSE=0이며, SEL_RESTING=0인 경우), 누적의 시작 전압을 제4 전압(예: VGEN)으로 결정할 수 있다. 뉴럴 네트워크 회로(또는 뉴런 회로)는 결정된 시작 전압(예: 제1 전압, 제2 전압, 제3 전압, 또는 제4 전압)으 로부터 출력 신호에 기초하여 누적되는 전압(예: VINTEG)이 임계 전압(예: VTH)에 도달하지 않는 경우 누설을 수행 할 수 있고, 누적되는 전압이 임계 전압에 도달한 경우 발화를 수행할 수 있다. 일 실시 예에 있어서, 시냅스 메모리 셀의 메모리 소자는 저항성 메모리 소자일 수 있고, 이러한 메모리 소자는 제1 저항 값 및 제2 저항 값 중 하나를 가질 수 있다. 기준 메모리 소자는 저항성 메모리 소자일 수 있고, 제1 저항 값 및 제2 저항 값 중 하나를 가질 수 있다. 뉴런 회로는 제1 저항 값의 메모리 소자에 기초한 제1 전류 및 제2 저항 값의 메모리 소자에 기초한 제2 전류 간의 차이인 알짜 전류의 양의 정수배(또는 음의 정수배)에대응하는 전류를 출력 신호(예: Inet,column)로서 생성할 수 있다. 뉴런 회로는 시냅스 메모리 셀의 비트 별 컬럼 신호를 누적함으로써 컬럼 누적 신호(예: ICells)를 생성할 수 있 고, 기준 메모리 셀의 비트 별 기준 신호를 누적함으로써 기준 누적 신호(예: IREF)를 생성할 수 있으며, 컬럼 누적 신호와 기준 누적 신호의 차이에 해당하는 출력 신호(예: Inet,column)를 생성할 수 있다. 일 실시 예에 있어서, 뉴럴 네트워크 회로는 임계 메모리 어레이와 추가 기준 메모리 셀을 더 포함할 수 있다. 임계 메모리 어레이는 복수의 메모리 소자들을 포함하고, 복수의 메모리 소자들 중 설정된 임계치에 기초하여 지정된 적어도 한 메모리 소자가 제1 저항 값을 가질 수 있다. 기준 메모리 셀은 임계 메모리 어레이와 기준 워드 라인을 공유하고, 기준 워드 라인을 따라 배치되어 제2 저항 값을 가지는 추가 기준 메모리 소자를 가질 수 있다. 일 실시 예에 있어서, 뉴런 회로는 출력 신호에 해당하는 전류(예: Inet,column)를 전압으로 변환하기 위한 커패시 터(예: 커패시터(361-2)) 및 변환된 전압과 결정된 시작 전압을 입력 받아 전압을 출력하는 연산 증폭기(예: 연 산 증폭기(361-3))를 포함할 수 있다. 일 실시 예에 있어서, 도 9를 통해 설명한 것과 같이, 뉴런 회로는 스위치들(예: 스위치들(921-1 내지 921-n)) 및 스위치들(예: 스위치들(921-1 내지 921-n))을 통해 커패시터(예: 도 9의 커패시터)와 병렬로 연결 가능 한 하나 이상의 추가 커패시터를 포함할 수 있다. 뉴런 회로는 다른 뉴런 회로의 발화가 있는 경우, 스위치들 (예: 스위치들(921-1 내지 921-n)) 중 전부 또는 일부를 턴 온할 수 있다. 도 9를 통해 설명하였으므로 자세한 설명을 생략한다. 일 실시 예에 있어서, 뉴럴 네트워크 회로는 컬럼 신호를 제1 복사 비율에 따라 복사하고, 기준 신호를 제2 복 사 비율에 따라 복사하는 커런트 미러를 포함할 수 있다. 이에 대해선 도 5를 통해 설명하였으므로, 자세한 설 명을 생략한다. 일 실시 예에 있어서, 뉴럴 네트워크 회로는 다른 뉴런 회로의 발화가 발생한 경우, 제1 복사 비율 또는 제2 복 사 비율 중 적어도 하나를 조절할 수 있다. 예를 들어, 뉴럴 네트워크 회로는 도 10c를 통해 설명한 것과 같이 컬럼 1(1010-1)의 각 컬럼 신호(예: 각 비트에 대응되는 전류)의 제1 복사 비율을 복사 비율(1, 2, 4)에서 복사 비율(1, 1, 1)로 조절할 수 있다. 뉴럴 네트워크 회로는 도 10d를 통해 설명한 것과 같이 기준 메모리 어레이 의 하나의 컬럼의 각 컬럼 신호(예: 각 비트에 대응되는 전류)의 제2 복사 비율을 복사 비율(1, 2, 4)에 서 복사 비율(4, 4, 4)로 조절할 수 있다. 일 실시 예에 있어서, 뉴럴 네트워크 회로는 누적이 수행되는 시간 구간을 설정하기 위한 제1 윈도우 신호를 생 성하는 제1 윈도우 신호 생성 회로(예: 도 11의 제1 윈도우 신호 생성기), 제1 윈도우 신호의 펄스 폭보 다 작은 제2 윈도우 신호를 생성하는 제2 윈도 신호 생성 회로(예: 도 11의 제2 윈도우 신호 생성기), 및 다른 뉴런 회로의 발화가 발생한 경우 제2 윈도우 신호를 뉴런 회로로 전달하고 다른 뉴런 회로의 발화가 발생 하지 않은 경우 제1 윈도우 신호를 뉴런 회로로 전달하는 선택 회로(예: 도 11의 선택 회로)를 포함할 수 있다. 도 1 내지 도 12를 통해 기술된 내용들은 도 13의 뉴럴 네트워크 회로의 동작 방법에 적용될 수 있다. 이상에서 설명된 실시예들은 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨 어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치, 방법 및 구성요소는, 예를 들 어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마 이크로컴퓨터, FPGA(field programmable gate array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 소프트웨어 애플리 케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처 리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만,"}
{"patent_id": "10-2023-0000807", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 10, "content": "해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하 나의 프로세서 및 하나의 컨트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른처리 구성(processing configuration)도 가능하다. 소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로 (collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 컴퓨터 판독 가능 기록 매체에 저장될 수 있다. 실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판 독 가능 매체에 기록될 수 있다. 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단 독으로 또는 조합하여 저장할 수 있으며 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구 성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 위에서 설명한 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 또는 복수의 소프트웨어 모듈로서 작동하 도록 구성될 수 있으며, 그 역도 마찬가지이다."}
{"patent_id": "10-2023-0000807", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 11, "content": "이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 이를 기초로 다양한 기술적 수정 및 변형을 적용할 수 있다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다. 그러므로, 다른 구현들, 다른 실시예들 및 청구범위와 균등한 것들도 후술하는 청구범위의 범위에 속한다. 도면 도면1a 도면1b 도면2 도면3a 도면3b 도면4 도면5 도면6a 도면6b 도면7 도면8 도면9 도면10a 도면10b 도면10c 도면10d 도면11 도면12 도면13"}
{"patent_id": "10-2023-0000807", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1a은 일 실시 예에 따른 뉴럴 네트워크 회로를 도시한다. 도 1b는 일 실시 예에 따른 시냅스 메모리 셀 및 판독 회로를 도시한다. 도 2는 일 실시 예에 따른 뉴럴 네트워크 회로의 뉴런 회로의 동작을 설명하는 흐름도이다. 도 3a 및 도 3b는 일 실시 예에 따른 뉴럴 네트워크 회로 내의 뉴런 회로를 설명하기 위한 도면이다. 도 4는 일 실시 예에 따른 뉴럴 네트워크 회로에 포함된 임계 생성 회로 및 추가 기준 회로를 설명한다. 도 5, 도 6a, 및 도 6b는 일 실시예에 따른 시냅스 메모리 컬럼, 기준 컬럼, 임계 생성 컬럼, 및 추가 기준 컬 럼에서 생성되는 알짜 신호를 이용한 발화 비교의 예시를 설명한다. 도 7은 일 실시예에 따른 뉴럴 네트워크 회로의 임계 시간 생성 회로를 도시한다. 도 8은 일 실시 예에 따른 뉴런 회로들의 동작을 설명하는 도면이다. 도 9는 일 실시 예에 따른 뉴럴 네트워크 회로가 측면 억제를 구현하기 위한 다른 예시를 설명하는 도면이다. 도 10a 내지 도 10d는 일 실시 예에 따른 뉴럴 네트워크 회로가 측면 억제를 구현하기 위한 다른 예시를 설명하 는 예시를 설명하는 도면이다. 도 11 및 도 12는 일 실시 예에 따른 뉴럴 네트워크 회로가 측면 억제를 구현하기 위한 다른 예시를 설명하는 도면이다. 도 13은 일 실시예에 따른 뉴럴 네트워크 회로의 동작 방법을 설명하는 흐름도이다."}
