{"patent_id": "10-2023-0074983", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2024-0175181", "출원번호": "10-2023-0074983", "발명의 명칭": "그래프 생성 방법, 상기 방법을 수행하는 전자 장치 및 태스크 셋을 할당하는 전자 장치", "출원인": "삼성전자주식회사", "발명자": "이진규"}}
{"patent_id": "10-2023-0074983", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "전자 장치에 있어서,제1 프로세서; 및상기 프로세서에 의해 실행 가능한 적어도 하나의 명령어를 포함하는 메모리를 포함하고,상기 제1 프로세서는,태스크 셋(task set)에 포함된 복수의 태스크들의 주기(period) 및 실행 시간(execution time)에 기초하여, 상기 복수의 태스크들에 대응하는 복수의 노드들의 특징(feature)을 결정하고;상기 복수의 태스크들 간의 관계에 대응하는 상기 복수의 노드들 간의 엣지(edge)를 결정하고;상기 복수의 노드들의 특징 및 상기 복수의 노드들 간의 엣지에 기초하여, 상기 태스크 셋에 대응하는 그래프를생성하고,상기 복수의 태스크들은,상기 복수의 태스크들이 할당되는 제2 프로세서에서 상기 복수의 태스크들 각각에 설정된 제한 시간에 따라 실행되는,전자 장치."}
{"patent_id": "10-2023-0074983", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 복수의 노드들의 특징은,상기 주기, 상기 실행 시간, 상기 실행 시간을 상기 주기로 나눈 값 및 상기 주기에서 상기 실행 시간을 뺀 값에 기초하여 결정되는,전자 장치."}
{"patent_id": "10-2023-0074983", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서,상기 프로세서는,상기 복수의 태스크들이 상기 제2 프로세서에 할당될 때, 상기 복수의 태스크들 간의 우선 순위에 따른 간섭(interference)에 기초하여, 상기 엣지를 결정하는,전자 장치."}
{"patent_id": "10-2023-0074983", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제3항에 있어서,상기 프로세서는,공개특허 10-2024-0175181-3-우선 순위가 높은 태스크와 우선 순위가 낮은 태스크가 상기 제2 프로세서에 할당되었을 때, 상기 우선 순위가높은 태스크가 상기 우선 순위가 낮은 태스크에 미치는 영향에 따라 상기 간섭을 계산하는,전자 장치."}
{"patent_id": "10-2023-0074983", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제3항에 있어서,상기 프로세서는,우선 순위가 높은 태스크의 주기 및 실행 시간, 우선 순위가 낮은 태스크의 주기 및 실행 시간에 기초하여, 상기 간섭을 계산하는,전자 장치."}
{"patent_id": "10-2023-0074983", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제3항에 있어서,상기 프로세서는,상기 복수의 태스크들이 각각 상기 제한 시간 이내에 처리가 완료되도록 하는 제약 조건에 기초하여, 상기 간섭을 계산하는,전자 장치."}
{"patent_id": "10-2023-0074983", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "전자 장치에 있어서,복수의 제1 프로세서들; 및상기 복수의 제1 프로세서들에 의해 실행 가능한 적어도 하나의 명령어를 포함하는 메모리를 포함하고,상기 복수의 제1 프로세서들은,설정된 분할 스케쥴에 기초하여, 태스크 셋(task set)에 포함된 복수의 태스크들을 상기 복수의 제1 프로세서들에 할당하고;상기 복수의 제1 프로세서들에 할당된 상기 복수의 태스크들을 처리하고,상기 분할 스케쥴은,학습된 신경망 모델 및 상기 태스크 셋에 대응하여 생성된 그래프를 이용하여, 상기 복수의 태스크들을 상기 복수의 제1 프로세서들에 할당하도록 결정되고,상기 복수의 태스크들은,상기 복수의 태스크들이 할당되는 상기 복수의 제1 프로세서들에서 상기 복수의 태스크들 각각에 설정된 제한시간에 따라 실행되는,전자 장치."}
{"patent_id": "10-2023-0074983", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제7항에 있어서,공개특허 10-2024-0175181-4-상기 신경망 모델은,학습 태스크 셋에 포함된 복수의 학습 태스크들의 주기(period) 및 실행 시간(execution time)에 기초하여, 상기 복수의 학습 태스크들에 대응하는 복수의 노드들의 특징(feature)이 결정되고;상기 복수의 학습 태스크들 간의 관계에 대응하는 상기 복수의 노드들 간의 엣지(edge)가 결정되고;상기 복수의 노드들의 특징 및 상기 복수의 노드들 간의 엣지에 기초하여, 상기 학습 태스크 셋에 대응하는 학습 그래프가 생성되고;상기 학습 그래프를 이용하여, 상기 복수의 학습 태스크들을 복수의 제2 프로세서들에 할당하도록 학습되는,전자 장치."}
{"patent_id": "10-2023-0074983", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제8항에 있어서,상기 신경망 모델은,학습마다 상기 복수의 학습 태스크들 및 상기 복수의 제2 프로세서들의 개수가 임의로 설정되어 학습되는,전자 장치."}
{"patent_id": "10-2023-0074983", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제9항에 있어서,상기 엣지는,상기 복수의 학습 태스크들이 상기 복수의 제2 프로세서들에 할당될 때, 상기 복수의 학습 태스크들 간의 간섭(interference)에 따라 결정되는,전자 장치."}
{"patent_id": "10-2023-0074983", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제9항에 있어서,상기 간섭은,우선 순위가 높은 학습 태스크의 주기 및 실행 시간, 우선 순위가 낮은 학습 태스크의 주기 및 실행 시간에 기초하여 계산되는,전자 장치."}
{"patent_id": "10-2023-0074983", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제9항에 있어서,상기 신경망 모델은,상기 복수의 학습 태스크들이 각각 상기 주기 이내에 처리가 완료되도록 하는 제약 조건을 고려하여 학습되는,전자 장치."}
{"patent_id": "10-2023-0074983", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "공개특허 10-2024-0175181-5-태스크 셋(task set)에 포함된 복수의 태스크들의 주기(period) 및 실행 시간(execution time)에 기초하여, 상기 복수의 태스크들에 대응하는 복수의 노드들의 특징(feature)을 결정하는 동작;상기 복수의 태스크들 간의 관계에 대응하는 상기 복수의 노드들 간의 엣지(edge)를 결정하는 동작; 및상기 복수의 노드들의 특징 및 상기 복수의 노드들 간의 엣지에 기초하여, 상기 태스크 셋에 대응하는 그래프를생성하는 동작을 포함하고,상기 복수의 태스크들은,상기 복수의 태스크들이 할당되는 프로세서에서 상기 복수의 태스크들 각각에 설정된 제한 시간에 따라 실행되는,그래프 생성 방법."}
{"patent_id": "10-2023-0074983", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제13항에 있어서,상기 복수의 노드들의 특징은,상기 주기, 상기 실행 시간, 상기 실행 시간을 상기 주기로 나눈 값 및 상기 주기에서 상기 실행 시간을 뺀 값에 기초하여 결정되는,그래프 생성 방법."}
{"patent_id": "10-2023-0074983", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제13항에 있어서,상기 엣지를 결정하는 동작은,상기 복수의 태스크들이 상기 프로세서에 할당될 때, 상기 복수의 태스크들 간의 우선 순위에 따른 간섭(interference)에 기초하여, 상기 엣지를 결정하는,그래프 생성 방법."}
{"patent_id": "10-2023-0074983", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제15항에 있어서,상기 엣지를 결정하는 동작은,우선 순위가 높은 태스크와 우선 순위가 낮은 태스크가 상기 제2 프로세서에 할당되었을 때, 상기 우선 순위가높은 태스크가 상기 우선 순위가 낮은 태스크에 미치는 영향에 따라 상기 간섭을 계산하는 동작을 포함하는,그래프 생성 방법."}
{"patent_id": "10-2023-0074983", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제15항에 있어서,상기 엣지를 결정하는 동작은,우선 순위가 높은 태스크의 주기 및 실행 시간, 우선 순위가 낮은 태스크의 주기 및 실행 시간에 기초하여, 상공개특허 10-2024-0175181-6-기 간섭을 계산하는 동작을 포함하는,그래프 생성 방법."}
{"patent_id": "10-2023-0074983", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제15항에 있어서,상기 엣지를 결정하는 동작은,상기 복수의 태스크들이 각각 상기 제한 시간 이내에 처리가 완료되도록 하는 제약 조건에 기초하여, 상기 간섭을 계산하는 동작을 포함하는,그래프 생성 방법."}
{"patent_id": "10-2023-0074983", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "그래프 생성 방법, 상기 방법을 수행하는 전자 장치 및 태스크 셋을 할당하는 전자 장치가 개시된다. 일 실시예 에 따른 전자 장치는 제1 프로세서 및 상기 프로세서에 의해 실행 가능한 적어도 하나의 명령어를 포함하는 메모 리를 포함하고, 상기 제1 프로세서는, 태스크 셋(task set)에 포함된 복수의 태스크들의 주기(period) 및 실행 시간(execution time)에 기초하여, 상기 복수의 태스크들에 대응하는 복수의 노드들의 특징(feature)을 결정하고, 상기 복수의 태스크들 간의 관계에 대응하는 상기 복수의 노드들 간의 엣지(edge)를 결정하고, 상기 복수의 노드들의 특징 및 상기 복수의 노드들 간의 엣지에 기초하여, 상기 태스크 셋에 대응하는 그래프를 생성 하고, 상기 복수의 태스크들은, 상기 복수의 태스크들이 할당되는 제2 프로세서에서 상기 복수의 태스크들 각각 에 설정된 제한 시간에 따라 실행될 수 있다."}
{"patent_id": "10-2023-0074983", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "아래의 개시는 그래프 생성 방법, 상기 방법을 수행하는 전자 장치 및 태스크 셋을 할당하는 전자 장치에 관한 것이다."}
{"patent_id": "10-2023-0074983", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "멀티 프로세서 임베디드 시스템에서, 태스크들의 실시간성을 보장하기 위해서는 태스크들이 각 프로세서에 적절 히 할당되어 설정된 시간 이내에 처리되어야 한다. 각 프로세서로 태스크 셋 내의 태스크를 할당하는 문제는 빈-패킹(bin-packing 문제)로 치환되어 풀어질 수 있 다. 다만, 빈-패킹 문제로 치환하여 각 프로세서로 태스크 셋 내의 태스크를 할당하는 문제를 해결하는 경우, 각 프로세서로 태스크를 할당하는 모든 경우의 수에 대한 계산을 하지 않는 경우, 최적의 답을 알 수 없다. 실시간성 보장 빈-패킹 문제를 해결하기 위해 FBB-FFD(first-fit decreasing), utilization best-fit, utilization worst-fit과 같은 방법을 이용하여, 각 프로세서로 태스크 셋 내의 태스크를 할당하였다."}
{"patent_id": "10-2023-0074983", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "다양한 실시예들에 따른 전자 장치는 제1 프로세서 및 상기 프로세서에 의해 실행 가능한 적어도 하나의 명령어 를 포함하는 메모리를 포함하고, 상기 제1 프로세서는, 태스크 셋(task set)에 포함된 복수의 태스크들의 주기 (period) 및 실행 시간(execution time)에 기초하여, 상기 복수의 태스크들에 대응하는 복수의 노드들의 특징 (feature)을 결정하고, 상기 복수의 태스크들 간의 관계에 대응하는 상기 복수의 노드들 간의 엣지(edge)를 결 정하고, 상기 복수의 노드들의 특징 및 상기 복수의 노드들 간의 엣지에 기초하여, 상기 태스크 셋에 대응하는 그래프를 생성하고, 상기 복수의 태스크들은, 상기 복수의 태스크들이 할당되는 제2 프로세서에서 상기 복수의 태스크들 각각에 설정된 제한 시간에 따라 실행될 수 있다. 상기 복수의 노드들의 특징은, 상기 주기, 상기 실행 시간, 상기 실행 시간을 상기 주기로 나눈 값 및 상기 주 기에서 상기 실행 시간을 뺀 값에 기초하여 결정될 수 있다. 상기 프로세서는, 상기 복수의 태스크들이 상기 제2 프로세서에 할당될 때, 상기 복수의 태스크들 간의 우선 순 위에 따른 간섭(interference)에 기초하여, 상기 엣지를 결정할 수 있다. 상기 프로세서는, 우선 순위가 높은 태스크와 우선 순위가 낮은 태스크가 상기 제2 프로세서에 할당되었을 때, 상기 우선 순위가 높은 태스크가 상기 우선 순위가 낮은 태스크에 미치는 영향에 따라 상기 간섭을 계산할 수있다. 상기 프로세서는, 우선 순위가 높은 태스크의 주기 및 실행 시간, 우선 순위가 낮은 태스크의 주기 및 실행 시 간에 기초하여, 상기 간섭을 계산할 수 있다. 상기 프로세서는, 상기 복수의 태스크들이 각각 상기 제한 시간 이내에 처리가 완료되도록 하는 제약 조건에 기 초하여, 상기 간섭을 계산할 수 있다. 다양한 실시예들에 따른 전자 장치는 복수의 제1 프로세서들 및 상기 복수의 제1 프로세서들에 의해 실행 가능 한 적어도 하나의 명령어를 포함하는 메모리를 포함하고, 상기 복수의 제1 프로세서들은, 설정된 분할 스케쥴에 기초하여, 태스크 셋(task set)에 포함된 복수의 태스크들을 상기 복수의 제1 프로세서들에 할당하고, 상기 복 수의 제1 프로세서들에 할당된 상기 복수의 태스크들을 처리하고, 상기 분할 스케쥴은, 학습된 신경망 모델 및 상기 태스크 셋에 대응하여 생성된 그래프를 이용하여, 상기 복수의 태스크들을 상기 복수의 제1 프로세서들에 할당하도록 결정되고, 상기 복수의 태스크들은, 상기 복수의 태스크들이 할당되는 상기 복수의 제1 프로세서들 에서 상기 복수의 태스크들 각각에 설정된 제한 시간에 따라 실행될 수 있다. 상기 신경망 모델은, 학습 태스크 셋에 포함된 복수의 학습 태스크들의 주기(period) 및 실행 시간(execution time)에 기초하여, 상기 복수의 학습 태스크들에 대응하는 복수의 노드들의 특징(feature)이 결정되고, 상기 복 수의 학습 태스크들 간의 관계에 대응하는 상기 복수의 노드들 간의 엣지(edge)가 결정되고, 상기 복수의 노드 들의 특징 및 상기 복수의 노드들 간의 엣지에 기초하여, 상기 학습 태스크 셋에 대응하는 학습 그래프가 생성 되고, 상기 학습 그래프를 이용하여, 상기 복수의 학습 태스크들을 복수의 제2 프로세서들에 할당하도록 학습될 수 있다. 상기 신경망 모델은, 학습마다 상기 복수의 학습 태스크들 및 상기 복수의 제2 프로세서들의 개수가 임의로 설 정되어 학습될 수 있다. 상기 엣지는, 상기 복수의 학습 태스크들이 상기 복수의 제2 프로세서들에 할당될 때, 상기 복수의 학습 태스크 들 간의 간섭(interference)에 따라 결정될 수 있다. 상기 간섭은, 우선 순위가 높은 학습 태스크의 주기 및 실행 시간, 우선 순위가 낮은 학습 태스크의 주기 및 실 행 시간에 기초하여 계산될 수 있다. 상기 신경망 모델은, 상기 복수의 학습 태스크들이 각각 상기 주기 이내에 처리가 완료되도록 하는 제약 조건을 고려하여 학습될 수 있다. 다양한 실시예들에 따른 그래프 생성 방법은, 태스크 셋(task set)에 포함된 복수의 태스크들의 주기(period) 및 실행 시간(execution time)에 기초하여, 상기 복수의 태스크들에 대응하는 복수의 노드들의 특징(feature)을 결정하는 동작, 상기 복수의 태스크들 간의 관계에 대응하는 상기 복수의 노드들 간의 엣지(edge)를 결정하는 동작 및 상기 복수의 노드들의 특징 및 상기 복수의 노드들 간의 엣지에 기초하여, 상기 태스크 셋에 대응하는 그래프를 생성하는 동작을 포함하고, 상기 복수의 태스크들은, 상기 복수의 태스크들이 할당되는 프로세서에서 상기 복수의 태스크들 각각에 설정된 제한 시간에 따라 실행될 수 있다. 상기 복수의 노드들의 특징은, 상기 주기, 상기 실행 시간, 상기 실행 시간을 상기 주기로 나눈 값 및 상기 주 기에서 상기 실행 시간을 뺀 값에 기초하여 결정될 수 있다. 상기 엣지를 결정하는 동작은, 상기 복수의 태스크들이 상기 프로세서에 할당될 때, 상기 복수의 태스크들 간의 우선 순위에 따른 간섭(interference)에 기초하여, 상기 엣지를 결정할 수 있다. 상기 엣지를 결정하는 동작은, 우선 순위가 높은 태스크와 우선 순위가 낮은 태스크가 상기 제2 프로세서에 할 당되었을 때, 상기 우선 순위가 높은 태스크가 상기 우선 순위가 낮은 태스크에 미치는 영향에 따라 상기 간섭 을 계산하는 동작을 포함할 수 있다. 상기 엣지를 결정하는 동작은, 우선 순위가 높은 태스크의 주기 및 실행 시간, 우선 순위가 낮은 태스크의 주기 및 실행 시간에 기초하여, 상기 간섭을 계산하는 동작을 포함할 수 있다. 상기 엣지를 결정하는 동작은, 상기 복수의 태스크들이 각각 상기 제한 시간 이내에 처리가 완료되도록 하는 제 약 조건에 기초하여, 상기 간섭을 계산하는 동작을 포함할 수 있다."}
{"patent_id": "10-2023-0074983", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "실시예들에 대한 특정한 구조적 또는 기능적 설명들은 단지 예시를 위한 목적으로 개시된 것으로서, 다양한 형 태로 변경되어 구현될 수 있다. 따라서, 실제 구현되는 형태는 개시된 특정 실시예로만 한정되는 것이 아니며, 본 명세서의 범위는 실시예들로 설명한 기술적 사상에 포함되는 변경, 균등물, 또는 대체물을 포함한다. 제1 또는 제2 등의 용어를 다양한 구성요소들을 설명하는데 사용될 수 있지만, 이런 용어들은 하나의 구성요소 를 다른 구성요소로부터 구별하는 목적으로만 해석되어야 한다. 예를 들어, 제1 구성요소는 제2 구성요소로 명 명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다. 어떤 구성요소가 다른 구성요소에 \"연결되어\" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, \"포함하다\" 또는 \"가지다\" 등의 용어는 설명된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함 으로 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들 을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 해당 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되 는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. 이하, 실시예들을 첨부된 도면들을 참조하여 상세하게 설명한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조 부호를 부여하고, 이에 대한 중복되는 설명은 생략하기로 한 다. 도 1은 다양한 실시예들에 따른 전자 장치의 개략적인 블록도이다. 도 1을 참조하면, 다양한 실시예들에 따른 전자 장치는 프로세서 및 메모리를 포함할 수 있다. 프로세서는, 예를 들면, 소프트웨어(예: 프로그램)를 실행하여 프로세서에 연결된 전자 장치의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서는 다른 구성요소(예: 센서 모듈 또는 통신 모듈)로부터 수신된 명령 또는 데이터를 휘발성 메모리에 저장하고, 휘 발성 메모리에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리에 저장할 수 있다. 일실시 예에 따르면, 프로세서는 메인 프로세서(예: 중앙 처리 장치 또는 어플리케이션 프로세서) 또는 이와는 독 립적으로 또는 함께 운영 가능한 보조 프로세서(예: 그래픽 처리 장치, 신경망 처리 장치(NPU: neuralprocessing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있 다. 예를 들어, 전자 장치가 메인 프로세서 및 보조 프로세서를 포함하는 경우, 보조 프로세서는 메인 프 로세서보다 저전력을 사용하거나, 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서는 메인 프로세서와 별개로, 또는 그 일부로서 구현될 수 있다. 보조 프로세서는, 예를 들면, 메인 프로세서가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서를 대신하여, 또는 메인 프로세서가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서와 함께, 전자 장치의 구성요소들 중 적어도 하나의 구성요소(예: 디스플레이 모듈, 센서 모듈, 또는 통신 모듈)와 관련 된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일실시예에 따르면, 보조 프로세서(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성요소(예: 카메라 모듈 또는 통신 모듈)의 일부로서 구현될 수 있다. 일실시예에 따르면, 보조 프로세서(예: 신경망 처리 장치)는 인공지능 모델 의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능 모델이 수행되는 전자 장치 자체에서 수행될 수 있고, 별도의 서버(예: 서버)를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학 습(unsupervised learning), 준지도형 학습(semi-supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은, 복수의 인공 신경망 레이어들 을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks), GNN(graphic neural network), GAT(graphic attention network) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조 를 포함할 수 있다. 메모리는, 전자 장치의 적어도 하나의 구성요소(예: 프로세서)에 의해 사용되는 다양한 데이터 를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램) 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리는, 휘발성 메모리 또는 비휘발성 메모리를 포함할 수 있다. 태스크 셋은 복수의 태스크들을 포함할 수 있다. 각 태스크는 (T, C, D) 모델 또는 (T, C) 모델로 표현될 수 있다. T는 태스크가 다시 실행되는 주기(period), C는 태스크의 실행 시간(execution time), D는 태스크가 입 력된 시점을 기준으로 완료되어야 하는 제한 시간(deadline)을 나타낼 수 있다. 태스크(또는 태스크 셋)가 입 력되면, 태스크는 태스크를 처리하기 위한 프로세서에 할당되어, 제한 시간 이내에 처리가 완료되어야 한다. 복수의 태스크들은 복수의 태스크들이 할당되는 프로세서에서 우선 순위에 따라 복수의 태스크들 각각에 설정된 제한 시간에 따라 실행될 수 있다. 예를 들어, 복수의 태스크들은 실시간으로 복수의 태스크들을 처리하기 위 한 프로세서(또는 복수의 프로세서들)에 할당될 수 있다. 복수의 태스크들은 할당된 프로세서(또는 복수의 프 로세서들)에서 복수의 태스크들 각각에 설정된 제한 시간 이내에 실행이 완료되어야 하고, 우선 순위가 높은 태 스크가 우선 순위가 낮은 태스크보다 먼저 처리가 완료되어야 한다. 복수의 태스크들(또는 태스크 셋)은 복수 의 태스크들이 각각 설정된 제한 시간 이내에 처리가 완료되어야 하고, 복수의 태스크들은 우선 순위에 따라 처 리되어야 하는 실시간성을 가질 수 있다. 복수의 태스크들이 실시간성을 가지는 경우, 각각의 태스크는 제한 시간(또는 주기) 이내에 처리 완료될 것이 보장될 필요가 있다. 또한, 복수의 태스크들 각각에 대하여, 우선 순위가 설정될 수 있고, 복수의 태스크들 각 각은 우선 순위가 높은 태스크가 우선 순위가 낮은 태스크보다 빨리 처리가 완료되어야 한다. 실시간성을 가지 는 복수의 태스크들은 실시간성을 만족시킬 수 있는 분할 스케쥴에 따라 복수의 태스크들을 처리하기 위한 프로 세서(또는 복수의 프로세서들)에 할당되어야 한다. 예를 들어, 복수의 태스크들을 (T, C) 모델로 나타내는 경우, 태스크의 제한 시간은 태스크의 주기일 수 있다. 전자 장치는 태스크 셋(task set)에 대응하는 그래프를 생성할 수 있다. 그래프는 복수의 노드들 및 복수 의 노드들 간의 관계에 대응하는 엣지(edge)를 포함할 수 있다. 전자 장치는 태스크 셋에 포함된 각각의 태스크들을 노드로 결정하고, 각각의 태스크들의 특성을 노드 특 징으로 결정할 수 있다. 전자 장치는 각각의 태스크 간의 관계를 엣지로 결정할 수 있다. 전자 장치는 복수의 태스크들의 주기 및 실행 시간에 기초하여, 복수의 노드들의 특징(feature)를 결정할 수 있다. 예를 들어, 복수의 노드들의 특징은, 주기, 실행 시간, 실행 시간을 주기로 나눈 값, 주기에서 실행 시간을 뺀 값에 기초하여 결정될 수 있다. 전자 장치는 태스크 셋에 포함된 번째 태스크의 주기 및 실행 시간 를 이용하여, 태스크에 대응하는 노드의 노드 특징을 아래 수학식 1과 같이 결정할 수 있다. [수학식 1]"}
{"patent_id": "10-2023-0074983", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "전자 장치는 복수의 태스크들 간의 관계에 대응하는 복수의 노드들 간의 엣지를 결정할 수 있다. 엣지는 복수의 태스크들 간의 관계에 따라 결정되는 엣지 가중치를 포함할 수 있다. 복수의 태스크들은 우선 순위를 포함할 수 있다. 우선 순위는 복수의 태스크들이 복수의 태스크들을 처리하기 위한 프로세서(또는 복수의 프로세서들)에 할당될 때, 처리가 완료되는 순서를 나타낼 수 있다. 예를 들어, 복 수의 태스크들이 복수의 태스크들을 처리하기 위한 프로세서(또는 복수의 프로세서들)에 할당될 때, 우선 순위 가 높은 태스크는 우선 순위가 낮은 태스크보다 먼저 처리가 완료될 수 있다. 전자 장치는, 복수의 태스크들이 복수의 태스크들을 처리하기 위한 프로세서(또는 복수의 프로세서)에 할 당될 때, 복수의 태스크들 간의 우선 순위에 따른 간섭(interference)에 기초하여, 엣지를 결정할 수 있다. 복수의 태스크들 간의 우선 순위에 따른 간섭은, 우선 순위에 따른 복수의 태스크들 간의 영향을 나타낼 수 있 다. 우선 순위가 높은 태스크와 우선 순위가 낮은 태스크가 복수의 태스크들을 처리하는 동일한 프로세서에 할 당될 때, 우선 순위가 낮은 태스크는 우선 순위가 높은 태스크에 영향을 받을 수 있다. 우선 순위가 낮은 태스 크는 우선 순위가 높은 태스크가 처리된 이후에 처리되기 때문에, 우선 순위가 높은 태스크는 우선 순위가 낮은 태스크에 영향을 미칠 수 있다. 전자 장치는 우선 순위가 높은 태스크가 우선 순위가 낮은 태스크에 미치는 영향에 따라 간섭을 계산할 수 있다. 전자 장치는 우선 순위가 높은 태스크의 주기 및 실행 시간, 우선 순위가 낮은 태스크의 주기 및 실행 시 간에 기초하여, 간섭을 계산할 수 있다. 예를 들어, 전자 장치는 아래 수학식 2와 같이, 우선 순위가 높 은 태스크가 우선 순위가 낮은 태스크에 미치는 영향을 계산할 수 있다. [수학식 2]"}
{"patent_id": "10-2023-0074983", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 3, "content": "상기 수학식 2에서, 는 우선 순위가 낮은 태스크의 주기, 는 우선 순위가 낮은 태스크의 실행 시간,"}
{"patent_id": "10-2023-0074983", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 4, "content": "는 우선 순위가 높은 태스크의 주기, 는 우선 순위가 높은 태스크의 실행 시간을 나타낼 수 있다. 전자 장치는 상기 수학식 2에 따라 계산된 간섭을 이용하여, 우선 순위가 높은 태스크와 우선 순위가 낮은 태스크 사이의 엣지를 결정할 수 있다. 예를 들어, 상기 수학식 2에 따라, 전자 장치는 엣지 가중치가 인, 우선 순위가 높은 태스크와 우선 순위가 낮은 태스크 사이의 엣지를 결정할 수 있다. 전자 장치는 복수의 태스크들이 각각 제한 시간 이내에 처리가 완료되도록 하는 제약 조건에 기초하여, 간 섭을 계산할 수 있다. 태스크 셋 에 포함된 모든 태스크 가 아래 수학식 3을 만족하는 를 가질 때, 태스크 셋 은 FPS(fixed priority schedule)에 따라 스케쥴 가능하다. 아래의 수학식 3은 복수의 태스크들이 각각 제한 시간 이내에 처리가 완료되도록 하는 제약 조건을 나타낼 수 있다.[수학식 3]"}
{"patent_id": "10-2023-0074983", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 5, "content": "상기 수학식 3에서, 는 태스크 가 처리 완료되어야 하는 제한 시간, 는 태스크 의 실행 시간, 는 태스크 보다 우선 순위가 높은 태스크, 는 태스크 보다 우선 순위가 높은 태스크 의 주기를 나타낼 수 있다. 상기의 수학식 3은, 아래 수학식 4와 같이 계산될 수 있다. 상기 수학식 3에서, 의 상한(upper bound)으로 태스크 의 주기 을 적용하여 아래 수학식 4가 계산될 수 있다. [수학식 4]"}
{"patent_id": "10-2023-0074983", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 6, "content": "상기 수학식 4에서 는 아래 수학식 5와 같이 계산될 수 있다. [수학식 5]"}
{"patent_id": "10-2023-0074983", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 7, "content": "상기 수학식 5는 태스크 보다 우선 순위가 높은 모든 태스크들이 태스크 에 미치는 영향을 나타낼 수 있 다. 상기 수학식 5에 따라 계산된 에서, 우선 순위가높은 태스크 가 우선 순위가 낮은 태스크 에 미치는 영향은 상기 수학식 2와 같이 계산될 수 있다. 상기의 수학식 2 내지 수학식 5를 참조하면, 전자 장치는 우선 순위가 높은 태스크가 우선 순위가 낮은 태 스크에 미치는 영향에 따라, 우선 순위에 따른 간섭을 계산할 수 있다. 상기의 수학식 2 내지 수학식 5를 참조하면, 전자 장치는 우선 순위가 높은 태스크의 주기 및 실행 시간, 우선 순위가 낮은 태스크의 주기 및 실행 시간에 기초하여, 우선 순위에 따른 간섭을 계산할 수 있다. 상기의 수학식 2 내지 수학식 5를 참조하면, 복수의 태스크들이 각각 제한 시간 이내에 처리가 완료되도록 하는 제약 조건에 기초하여, 우선 순위에 따른 간섭을 계산할 수 있다. 전자 장치는 계산된 간섭을 이용하여, 복수의 태스크들 간의 엣지를 결정할 수 있다. 전자 장치는 복수의 노드들의 특징 및 복수의 노드들 간의 엣지에 기초하여, 태스크 셋에 대응하는 그래프 를 생성할 수 있다. 생성된 그래프에서, 복수의 노드들은 각각 복수의 태스크들에 대응할 수 있다. 생성된 그 래프에서, 복수의 노드들의 특징은 각각 대응하는 복수의 태스크들의 특징을 나타낼 수 있다. 생성된 그래프에 서, 복수의 노드들 사이에 연결되는 엣지는 복수의 태스크들 간의 관계를 나타낼 수 있다. 도 2는 다양한 실시예들에 따른 전자 장치가 그래프를 생성하는 동작을 나타낸 도면이다. 전자 장치는 동작에서 태스크 셋(task set)에 포함된 복수의 태스크들의 주기(period) 및 실행 시간 (execution time)에 기초하여, 복수의 태스크들에 대응하는 복수의 노드들의 특징(feature)을 결정할 수 있다. 복수의 노드들의 특징은 각각 대응하는 복수의 태스크들의 특징을 나타낼 수 있다. 예를 들어, 전자 장치는 각 태스크들의 주기, 실행 시간, 실행 시간을 주기로 나눈 값, 주기에서 실행 시 간을 뺀 값에 기초하여, 복수의 노드들 각각의 특징을 결정할 수 있다. 상기의 예시는 복수의 태스크들을 (T, C) 모델로 나타낼 때, 전자 장치가 태스크 셋에 대응하는 그래프를 생성하기 위하여 복수의 노드들의 특징 을 결정하는 일 예시로, 상기의 예시에 한정되지 않는다. 예를 들어, 복수의 태스크들을 (T, C, D) 모델로 나 타낼 때, 전자 장치는 각 태스크들의 주기, 실행 시간 및 제한 시간에 기초하여, 복수의 노드들의 특징을 결정할 수 있다. 전자 장치는 동작에서 복수의 태스크들 간의 관계에 대응하는 복수의 노드들 간의 엣지(edge)를 결정 할 수 있다. 엣지는 그래프에서 복수의 노드들 사이에 연결되는 관계를 나타낼 수 있다. 예를 들어, 엣지는 엣지 가중치(edge weight)를 포함할 수 있다. 전자 장치는 복수의 태스크들이 복수의 태스크들을 처리하기 위한 프로세서(또는 복수의 제2 프로세서)에 할당될 때, 복수의 태스크들 간의 우선 순위에 따른 간섭(interference)에 기초하여, 엣지를 결정할 수 있다. 예를 들어, 전자 장치는 우선 순위에 따른 간섭에 기초하여 엣지를 결정할 수 있다. 결정된 엣지는 우선 순위가 높은 태스크에 대응하는 노드와 우선 순위가 낮은 태스크에 대응하는 노드 사이의 연결 관계를 나타내고, 계산된 간섭에 따른 엣지 가중치를 포함할 수 있다. 전자 장치는 동작에서 우선 순위가 높은 태스크와 우선 순위가 낮은 태스크가 복수의 태스크들을 처 리하기 위한 프로세서(또는 복수의 프로세서)에 할당되었을 때, 우선 순위가 높은 태스크가 우선 순위가 낮은 태스크에 미치는 영향에 따라 간섭을 계산할 수 있다. 전자 장치는 동작에서 우선 순위가 높은 태스크의 주기 및 실행 시간, 우선 순위가 낮은 태스크의 주 기 및 실행 시간에 기초하여, 간섭을 계산할 수 있다. 전자 장치는 동작에서 복수의 태스크들이 각각 제한 시간 이내에 처리가 완료되도록 하는 제약 조건 에 기초하여, 간섭을 계산할 수 있다. 전자 장치는 동작에서 복수의 노드들의 특징 및 복수의 노드들 간의 엣지에 기초하여, 태스크 셋에 대응하는 그래프를 생성할 수 있다. 태스크 셋에 대응하는 그래프는, 복수의 태스크들에 대응하는 복수의 노드, 각각 대응하는 태스크의 특징을 나타내는 복수의 노드들의 특징, 복수의 태스크들 사이의 관계에 대응하 는 엣지에 기초하여 결정될 수 있다.도 3은 다양한 실시예들에 따른 전자 장치가 생성한 그래프를 나타낸 도면이다. 도 3은 일 실시 예에 따른 전자 장치가 10개의 태스크들을 포함하는 태스크 셋에 대응하여 생성한 그래프 를 나타낸 것으로, 태스크들의 개수 및 우선 순위는 도 3에 도시된 예에 한정되지 않는다. 도 3에서, 복수의 노드들(141-1, 쪋, 141-10)은 각각 태스크 셋에 포함된 태스크 1, 쪋, 태스크 10에 대응할 수 있다. 도 3은 복수의 태스크들의 우선 순위가 태스크 1의 우선 순위, 태스크 2의 우선 순위, 쪋, 태스크 9의 우선 순위, 태스크 10의 우선 순위 순서로 작아지는 경우(예: (태스크 1의 우선 순위)>(태스크 2의 우선 순위)> 쪋 >(태스크 9의 우선 순위)>(태스크 10의 우선 순위))를 나타낸다. 도 3에서 각각의 노드들 사이에 도시된 화살표는 엣지를 나타낼 수 있다. 엣지는 각각의 노드들에 대응하는 태 스크들 간의 관계를 나타낼 수 있다. 엣지는 우선 순위에 따른 간섭에 기초하여 결정될 수 있다. 엣지는 우선 순위가 높은 태스크가 우선 순위가 낮은 태스크에 미치는 영향을 따라 계산된 간섭에 기초하여 결정될 수 있다. 도 3에서, 화살표는 각각의 노드들(141-1, 쪋, 141-10) 사이의 엣지를 나타내고, 화살표의 방향은 노드들(141- 1, 쪋, 141-10)에 대응하는 태스크들의 우선 순위를 나타낼 수 있다. 예를 들어, 노드(141-1)와 노드(141-2) 사이의 화살표의 방향은 대응하는 태스크의 우선 순위가 높은 노드(141-1)에서 우선 순위가 낮은 노드(141-2) 방향일 수 있다. 도 3은 노드(141-1)에 대응하는 태스크 1의 우선 순위가 복수의 태스크들의 우선 순위 중 가장 높은 예를 나타 낸다. 전자 장치는 태스크 1 및 태스크 2가 복수의 태스크들을 처리하기 위한 프로세서(또는 복수의 프로 세서)에 할당될 때, 태스크 1과 태스크 2의 우선 순위에 따른 간섭에 기초하여, 엣지를 결정할 수 있다. 전자 장치는 태스크 1과 태스크 2가 가 복수의 태스크들을 처리하기 위한 프로세서(또는 복수의 프로세 서)에 할당되었을 때, 태스크 1이 태스크 2에 미치는 영향에 따라 간섭을 계산할 수 있다. 전자 장치는 태스크 1의 주기 및 실행 시간, 태스크 2의 주기 및 실행 시간에 기초하여, 간섭을 계산할 수 있다. 우선 순위가 높은 태스크 1이 우선 순위가 낮은 태스크 2에 미치는 영향(예: 태스크 2가 처리되는데 소요되는 시간의 지연)에 따라, 전자 장치는 태스크 1에 대응하는 노드(141-1)와 태스크 2에 대응하는 노드(141-2) 사이의 엣지를 결정할 수 있다. 노드(141-1)와 노드(141-2) 사이의 엣지 가중치는 태스크 1이 태스크 2에 미치 는 영향에 따라 계산된 간섭에 기초하여 결정될 수 있다. 노드(141-1)와 노드(141-2) 사이의 엣지 및 엣지 가중치를 결정하는 동작과 실질적으로 동일하게, 전자 장치 는 노드(141-1)와 노드들(141-3, 141-4, 쪋, 141-10) 각각 간의 엣지 및 엣지 가중치를 결정할 수 있다. 전자 장치는 노드(141-1)와 노드들(141-2, 141-3, 쪋, 141-10) 사이의 엣지 및 엣지 가중치를 결정하는 동작과 실질적으로 동일하게, 복수의 노드들(141-1, 쪋, 141-10) 사이의 엣지 및 엣지 가중치를 결정할 수 있다. 도 3에 도시된 그래프는 태스크 셋에 대응하여 생성될 수 있다. 그래프는 복수의 노드들(141-1, 쪋, 141-10), 복수의 노드들(141-1, 쪋, 141-10) 간의 엣지를 포함할 수 있다. 복수의 노드들(141-1, 쪋, 141-10) 간의 엣 지는 복수의 노드들(141-1, 쪋, 141-10)의 우선 순위, 주기 및 실행 시간에 기초하여 계산된 엣지 가중치를 포 함할 수 있다. 복수의 노드들(141-1, 쪋, 141-10)은 각각 태스크 셋에 포함된 복수의 태스크에 대응할 수 있다. 그래프는 복 수의 노드들(141-1, 쪋, 141-10)과 각각 서로 다른 노드들(141-1, 쪋, 141-10) 사이에 연결되는 엣지를 포함할 수 있다. 엣지 가중치는 복수의 노드들(141-1, 쪋, 141-10) 각각에 대응하는 태스크의 우선 순위에 따라 결정 될 수 있다. 도 3에 도시된 그래프는 복수의 노드들(141-1, 쪋, 141-10), 복수의 노드들(141-1, 쪋, 141-10) 간의 엣지 및 엣지 가중치를 시각적으로 나타낸 것으로, 도 3에 도시된 예에 한정되지 않는다. 예를 들어, 전자 장치는 복수의 노드들(141-1, 쪋, 141-10), 복수의 노드들(141-1, 쪋, 141-10) 간의 엣지 및 엣지 가중치를 결정할 수 있다. 전자 장치에 의해 계산된 복수의 노드들(141-1, 쪋, 141-10), 복수의 노드들(141-1, 쪋, 141-10) 간의 엣지 및 엣지 가중치를 포함하는 데이터는 도 3에 도시된 그래프와 실질적으로 동일할 수 있다. 상기의 도 1 내지 도 3에서 설명한 바와 같이, 전자 장치는 복수의 태스크들의 특징 뿐만 아니라, 복수의 태스크들 간의 관계(예: 복수의 태스크들 간의 영향, 복수의 태스크들 각각의 우선 순위에 따른 간섭 등)을 고려하여 그래프를 생성할 수 있다. 전자 장치가 생성한 그래프는 분할 스케쥴을 출력하도록 신경망 모델(예: GNN(graphic neural network), GAT(graphic attention network), 강화 학습 모델(reinforcement training model) 등)을 학습시키기 위하여 사 용될 수 있다. 그래프의 엣지 가중치가 복수의 태스크들 간의 우선 순위에 따른 간섭에 기초하여 결정되기 때 문에, 신경망 모델은 복수의 태스크들 간의 우선 순위에 따른 영향을 고려하여, 분할 스케쥴을 출력하도록 학습 될 수 있다. 신경망 모델의 학습에 관해서는 도 7 내지 도 9에서 설명한다. 도 4는 다양한 실시예들에 따른 전자 장치의 개략적인 블록도이다. 전자 장치는 프로세서, 메모리, 태스크 셋 및 분할 스케쥴을 포함할 수 있다. 프로 세서는 복수일 수 있다. 도 4의 프로세서에 관하여, 도 1에서 설명한 프로세서에 관한 설명이 실질적으로 동일하게 적용될 수 있다. 도 4의 메모리에 관하여, 도 1에서 설명한 메모리에 관한 설 명이 실질적으로 동일하게 적용될 수 있다. 도 4에 도시된 전자 장치는 분할 스케쥴에 따라, 태스크 셋의 복수의 태스크들을 복수의 프로세 서들에 할당할 수 있다. 전자 장치는 복수의 프로세서들에 할당된 복수의 태스크들을 처리할 수 있다. 예를 들어, 복수의 태스크들은 각각 설정된 주기 및 실행 시간을 포함할 수 있다. 복수의 태스크들은 복수의 태스크들이 할당되는 복수의 프로세서들에서 복수의 태스크들 각각에 설정된 제한 시간에 따라 실행될 수 있다. 복수의 태스크들 각각에 대하여, 우선 순위가 설정될 수 있다. 우선 순위가 높은 태스크는 우선 순위가 낮은 태스크보다 빨리 처리되어야 할 수 있다. 복수의 태스크들은 복수의 프로세서들에 할당되어, 우선 순위에 따라 복수의 태스크들 각각에 설정된 제한 시간 내에 처리가 완료될 수 있다. 또한, 복수의 태스크들은 우선 순위에 따라, 우선 순위가 높은 태스크가 우 선 순위가 낮은 태스크에 비해 먼저 처리가 완료될 수 있다. 복수의 태스크들이 우선 순위에 따라 각각 설정된 제한 시간 내에 처리가 완료되어야 하는 특징은 실시간성으로 호칭될 수 있다. 분할 스케쥴에 따라 복수의 프로세서들에 할당된 복수의 태스크들은, 복수의 태스크들 각각에 설정된 제한 시간 이내에 처리가 완료될 수 있다. 복수의 태스크들은 분할 스케쥴에 따라 실시간성을 만족하도록 복수의 프로세서들에 할당될 수 있다. 전자 장치는 분할 스케쥴에 따라 복수의 태스크들을 복 수의 프로세서들에 할당하여, 복수의 태스크들의 실시간성을 만족시킬 수 있다. 분할 스케쥴은 그래프를 이용하여 학습된 신경망 모델에 의하여 출력될 수 있다. 분할 스케쥴은 학 습된 신경망 모델에 태스크 셋에 대응하여 생성된 그래프를 입력하여, 태스크 셋에 포함된 복수의 태 스크들을 복수의 프로세서들에 할당하도록 하는 스케쥴을 나타낼 수 있다. 분할 스케쥴은 복수의 태스크들이 각각 복수의 프로세서들에 할당되어, 설정된 제한 시간 내에 처리 가 완료되도록, 복수의 태스크들을 복수의 프로세서들에 할당하는 스케쥴을 나타날 수 있다. 예를 들어, 복수의 태스크들이 (T, C) 모델로 표현되는 경우, 복수의 태스크들 각각의 제한 시간은 복수의 태스 크들 각각의 주기 T로 결정될 수 있다. 신경망 모델은 도 1 및 도 2에서 설명한 전자 장치가 생성한 그래프를 이용하여, 태스크 셋에 포함된 복수의 태스크들을 복수의 프로세서들에 할당하도록 학습될 수 있다. 전자 장치가 자율 주행 자동차인 경우, 복수의 태스크들은 실시간성을 가질 수 있다. 전자 장치는 복수의 태스크들(예: 사물 인식을 위한 머신 러닝과 관련된 태스크, 자동차의 주행과 관련된 태스크, 멀티 미디 어 제어와 관련된 태스크 등)을 설정된 분할 스케쥴에 따라 복수의 프로세서들에 할당하여, 복수의 태스크들을 처리할 수 있다. 태스크들(예: 사물을 인식하는 태스크, 자동차의 제어와 관련된 태스크 등)이 설정 된 제한 시간 이내에 완료되지 않는 경우, 사고가 발생하기 때문에, 복수의 태스크들이 설정된 제한 시간 이내 에 완료될 필요가 있으며, 복수의 태스크들은 우선 순위에 따라 처리될 필요가 있다. 전자 장치가 자율 주행 자동차인 경우 뿐만 아니라, 드론, 간헐적 시스템(intermittent system), VR(virtual reality)/AR(augmented reality)를 위한 모바일 디바이스 등과 같이 다양한 경우에 장치의 동작에 필요한 복수의 태스크들이 실시간성을 가질 수 있다. 도 5는 다양한 실시예들에 따른 전자 장치가 분할 스케쥴에 따라 복수의 태스크들을 복수의 제1 프로 세서들에 할당하는 동작을 나타낸 도면이다. 도 5를 참조하면, 전자 장치는 동작에서 설정된 분할 스케쥴에 기초하여, 태스크 셋(task set) 에 포함된 복수의 태스크들을 복수의 제1 프로세서들에 할당할 수 있다. 분할 스케쥴은 학습된 신경망 모델에 의하여, 복수의 태스크들을 복수의 제1 프로세서에 할당하도록 출력될 수 있다. 신경망 모델은 입력된 태스크 셋에 대응하는 그래프를 이용하여, 분할 스케쥴을 출력할 수 있다. 신경망 모델은 학습 태스크 셋 및 정답 분할 스케쥴을 이용하여, 학습 태스크 셋에 포함된 복수의 학습 태스크 들을 복수의 제2 프로세서들에 할당하도록 학습될 수 있다. 전자 장치는 동작에서 복수의 제1 프로세서들에 할당된 복수의 태스크들을 처리할 수 있다. 복수의 태스크들은 할당된 복수의 제1 프로세서들에서 복수의 태스크들 각각에 설정된 제한 시간에 따라 설정될 수 있다. 복수의 태스크들은 복수의 제1 프로세서들에서 복수의 태스크들 각각에 설정된 제한 시간 이내 에 처리가 완료될 수 있다. 복수의 태스크들은, 복수의 각각에 설정된 우선 순위에 따라 처리될 수 있다. 예를 들어, 우선 순위가 높은 태 스크는 우선 순위가 낮은 태스크보다 먼저 처리가 완료될 수 있다. 도 6은 다양한 실시예들에 따른 분할 스케쥴을 나타낸 도면이다. 도 6은 전자 장치가 태스크 셋에 포함된 10개의 태스크들을 8개의 프로세서에 할당하기 위한 분 할 스케쥴을 나타낼 수 있다. 예를 들어, 도 6은 학습된 신경망 모델이 10개의 태스크들을 8개의 프로세 서에 할당하도록 출력한 분할 스케쥴을 나타낼 수 있다. 도 6에서, 복수의 노드(641-1, 쪋, 641-10)의 우선 순위, 복수의 노드(641-1, 쪋, 641-10) 간의 엣지 및 엣지 가중치는 도 3에서 설명한 내용이 복수의 노드(141-1, 쪋, 141-10)의 우선 순위, 복수의 노드(141-1, 쪋, 141- 10) 간의 엣지 및 엣지 가중치에 관한 내용이 실질적으로 동일하게 적용될 수 있다. 도 6에서, 복수의 노드(641-1, 쪋, 641-10) 각각에 표시된 숫자는 복수의 노드(641-1, 쪋, 641-10) 각각에 대 응하는 태스크가 할당되는 프로세서의 인덱스(index)를 나타낼 수 있다. 예를 들어, 노드(641-1)에 표시 된 숫자 '1'은 노드(641-1)에 대응하는 태스크 1은 8개의 프로세서 중 프로세서 1에 할당되는 것을 나타낼 수 있다. 노드(641-1)와 실질적으로 동일하게, 노드들(641-2, 쪋, 641-10)에 표시된 숫자들은 노드들(641-2, 쪋, 641-10)에 대응하는 태스크 2 내지 태스크 10이 할당되는 프로세서의 인덱스를 나타낼 수 있다. 전자 장치는 도 6과 같은 분할 스케쥴에 따라, 복수의 태스크들을 복수의 프로세서들에 할당할 수 있다. 예를 들어, 전자 장치는 복수의 노드들(641-2, 쪋, 641-10)에 대응하는 복수의 태스크 각각을 프로세서의 인덱스에 따라 할당할 수 있다. 학습된 신경망 모델은, 태스크 셋에 대응하는 그래프를 입력하여, 태스크 셋에 포함된 복수의 태스크 들을 복수의 프로세서에 할당하는 분할 스케쥴을 출력할 수 있다. 일례로, 도 6에서 그래프는 신경망 모 델의 입력, 복수의 노드들(641-2, 쪋, 641-10)에 할당된 프로세서의 인덱스는 신경망 모델의 출력을 나타 낼 수 있다. 도 7은 다양한 실시예들에 따른 전자 장치의 개략적인 블록도이다. 도 7에 도시된 전자 장치는 분할 스케쥴을 출력하는 신경망 모델을 학습시키기 위한 학습 장치 를 나타낼 수 있다. 도 7과 같이, 전자 장치는 프로세서, 메모리 및 신경망 모델을 포함할 수 있다. 도 7의 프로세서에 관하여, 도 1에서 설명한 프로세서에 관한 설명이 실질적으로 동일하게 적용될 수 있다. 도 7의 메모리에 관하여, 도 1에서 설명한 메모리에 관한 설명이 실질적으로 동일하게 적용될 수 있다. 학습 태스크 셋은 복수의 학습 태스크들을 포함할 수 있다. 복수의 학습 태스크들에 대하여, 각각 우선 순위, 주기 및 실행 시간이 설정될 수 있다. 학습 태스크 셋에 포함된 복수의 학습 태스크의 개수는 임의 로 설정될 수 있고, 학습 태스크들 각각의 우선 순위, 주기 및 실행 시간은 임의로 설정될 수 있다. 학습 태스 크 셋은 학습 태스크들의 개수, 학습 태스크들 각각의 우선 순위, 주기 및 실행 시간은 임의로 설정되어, 생성될 수 있다. 정답 분할 스케쥴은 학습 태스크 셋의 복수의 학습 태스크들을 학습 태스크들을 처리하기 위한 프로 세서(또는 복수의 프로세서)에 할당한 스케쥴을 나타낼 수 있다. 예를 들어, 정답 분할 스케쥴은 first fit, best fit 또는 worst fit과 같은 방법(또는 알고리즘)으로 복수의 학습 태스크의 실시간성을 만족하도록 복수의 프로세서들에 할당한 스케쥴을 나타낼 수 있다. 정답 분할 스케쥴이 실시간성을 만족한다는 것은, 정답 분할 스케쥴에 따라 복수의 학습 태스크들을 프로세서(또는 복수의 프로세서)에 할당하였을 때, 복수 의 학습 태스크들이 각각 설정된 제한 시간 이내에 처리가 완료되고, 복수의 학습 태스크들이 우선 순위에 따라 처리되는 것을 나타낼 수 있다. 전자 장치는 학습 태스크 셋을 이용하여, 학습 태스크 셋에 대응하는 학습 그래프를 생성할 수 있다. 전자 장치는 복수의 학습 태스크들의 주기 및 실행 시간에 기초하여, 복수의 학습 태스크들에 대응하는 복 수의 노드들의 특징을 결정할 수 있다. 전자 장치는 복수의 학습 태스크들의 관계에 대응하는 복수의 노 드들 간의 엣지를 결정할 수 있다. 전자 장치는 복수의 노드들의 특징 및 복수의 노드들 간의 엣지에 기 초하여, 학습 태스크에 대응하는 학습 그래프를 생성할 수 있다. 전자 장치가 학습 태스크 셋을 이용하여, 학습 태스크 셋에 대응하는 학습 그래프를 생성하는 동작에 관하여, 도 1의 전자 장치가 태스크 셋을 이용하여, 태스크 셋에 대응하는 그래프를 생성하는 동작 에 관한 설명이 실질적으로 동일하게 적용될 수 있다. 전자 장치는 학습 그래프를 신경망 모델에 입력하여, 복수의 학습 태스크들을 복수의 학습 태스크들 을 처리하기 위한 복수의 프로세서에 할당하는 분할 스케쥴을 출력하도록, 신경망 모델을 학습시킬 수 있다. 전자 장치는 학습 태스크 셋에 대응하여 생성한 학습 그래프를 신경망 모델에 입력하여, 분할 스케쥴을 출력할 수 있다. 전자 장치는 분할 스케쥴을 정답 분할 스케쥴과 비교하여, 신 경망 모델을 학습시킬 수 있다. 예를 들어, 신경망 모델은 그래프를 입력하여, 복수의 노드들을 분류하기 위한 GNN(graphic neural network) 또는 GAT(graphic attention network)를 포함할 수 있다. 전자 장치는 분할 스케쥴 및 정 답 분할 스케쥴을 이용하여 손실을 계산할 수 있다. 전자 장치는 계산된 손실을 이용하여, 신경망 모델을 학습시킬 수 있다. 신경망 모델을 학습시키는 방법은, 전술한 예시에 한정되지 않고 신경망 모델을 학습시키기 위한 다양한 방법이 적용될 수 있다. 전자 장치는 신경망 모델의 학습마다, 학습 태스크 셋을 임의로 생성할 수 있다. 예를 들어, 학습마다 전자 장치는 임의의 개수로 복수의 학습 태스크를 생성할 수 있다. 학습마다, 복수의 학습 태스 크 각각의 우선 순위, 주기 및 실행 시간은 임의로 설정될 수 있다. 전자 장치는 신경망 모델의 학 습마다, 복수의 학습 태스크들이 할당되는 복수의 프로세서의 개수를 임의로 설정할 수 있다. 학습마다 복수의 학습 태스크들의 우선 순위, 개수, 주기 및 실행 시간과 복수의 학습 태스크들이 할당되는 복 수의 프로세서의 개수를 임의로 설정하여 신경망 모델을 학습시킴으로써, 학습된 신경망 모델에 임의 의 태스크 셋에 대응하는 그래프를 입력하더라도, 학습된 신경망 모델은 태스크 셋에 포함된 복수의 태스 크들을 임의의 개수의 프로세서에 할당하는 분할 스케쥴을 출력할 수 있다. 도 7에서, 전자 장치는 제약 조건을 고려하여 신경망 모델에 입력되는 그래프의 엣지를 결정할 수 있 다. 제약 조건은 복수의 학습 태스크들이 각각 설정된 주기 이내에 처리가 완료되고, 우선 순위가 높은 학습 태스크가 우선 순위가 낮은 태스크보다 먼저 처리되는 조건(예: 실시간성)을 나타낼 수 있다. 따라서, 신경망 모델은 복수의 학습 태스크들이 각각 설정된 주기 이내에 처리가 완료되고, 우선 순위가 높은 학습 태스크 가 우선 순위가 낮은 학습 태스크보다 먼저 처리되는 제약 조건을 고려하여 학습될 수 있다.도 8은 다양한 실시예들에 따른 전자 장치가 신경망 모델을 학습시키는 동작을 나타낸 도면이다. 도 8을 참조하면, 전자 장치는 동작에서, 학습 태스크 셋(task set)에 포함된 복수의 학습 태스 크들의 주기(period) 및 실행 시간(execution time)에 기초하여, 복수의 태스크들에 대응하는 복수의 노드들의 특징(feature)을 결정할 수 있다. 전자 장치는 동작에서, 복수의 학습 태스크들 간의 관계에 대응하는 복수의 노드들 간의 엣지(edge) 를 결정할 수 있다. 전자 장치는 동작에서, 복수의 노드들의 특징 및 복수의 노드들 간의 엣지에 기초하여, 태스크 셋에 대응하는 학습 그래프를 생성할 수 있다. 상기의 동작, 동작 및 동작에 관하여, 각각 도 2의 동작, 동작 및 동작에 관한 설명이 실질적으로 동일하게 적용될 수 있다. 전자 장치는 동작에서, 학습 그래프를 이용하여, 복수의 학습 태스크들을 복수의 프로세서들에 할당 하도록 신경망 모델을 학습시킬 수 있다. 전자 장치는 학습 그래프를 신경망 모델에 입력하여, 분할 스케쥴을 출력할 수 있다. 전자 장 치는 신경망 모델에서 출력된 분할 스케쥴 및 학습 태스크 셋에 대한 정답 분할 스케쥴 을 이용하여, 신경망 모델을 학습시킬 수 있다. 학습 태스크 셋은 임의로 생성될 수 있다. 예를 들어, 복수의 학습 태스크의 개수, 우선 순위, 주기 및 실행 시간은 임의로 설정될 수 있다. 전자 장치는 학습마다 임의로 생성된 학습 태스크 셋을 이용하 여, 신경망 모델을 학습시킬 수 있다. 복수의 학습 태스크들이 할당되는 복수의 프로세서의 개수는 학습마다 임의로 설정될 수 있다. 전자 장치(70 0)는 학습마다 임의로 설정된 복수의 프로세서의 개수 및 학습 태스크 셋을 이용하여 신경망 모델을 학습시킬 수 있다. 학습된 신경망 모델은 임의의 태스크 셋에 대응하는 그래프를 입력하더라도, 임의의 태스크 셋에 포함된 태스크들을 임의의 개수의 프로세서들에 할당하는 분할 스케쥴을 출력하도록 학습될 수 있다. 도 9는 다양한 실시예들에 따라, 강화 학습(reinforcement training) 방법을 이용하여 학습되는 신경망 모델을 나타낸 도면이다. 도 9는 강화 학습 방법에 따라, 입력된 태스크 셋에 대응하는 그래프를 이용하여, 복수의 태스크들을 복수의 프 로세서에 할당하는 신경망 모델을 학습시키기 위한 동작을 설명하기 위한 것이다. 예를 들어, 환경은 학습 그래프을 포함할 수 있다. 학습 그래프에 관하여, 도 7 및 도 8에서 설명된 학습 태스크 셋에 대응하여 생성된 학습 그래프에 관한 설명이 실질적으로 동일하게 적용될 수 있 다. 에이전트는 환경에 대한 액션(action)을 수행할 수 있다. 액션은 학습 태스크 셋에 포함된 복수의 학습 태스크들을 복수의 프로세서에 할당하는 것을 나타낼 수 있다. 현재 상태 s에서 에이전트의 액션에 따라, 환경은 다음 상태 s'로 변할 수 있다. 현재 상태 s는 학 습 그래프이 입력되는 상태를 나타낼 수 있다. 다음 상태 s'는 다음 스텝에서 학습 그래프가 입력되는 상 태를 나타낼 수 있다. 에이전트의 액션에 따른 보상은, 복수의 학습 태스크들 각각의 설정된 주기, 실행 시간, 액션에 따라 복수 의 학습 태스크들이 복수의 프로세서들에 의해 처리된 결과(예: 복수의 학습 태스크들의 처리 완료 시간)에 기 초하여 계산될 수 있다. 이상에서 설명된 실시예들은 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨 어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치, 방법 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마 이크로컴퓨터, FPGA(field programmable gate array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 소프트웨어 애플리 케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처 리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만,"}
{"patent_id": "10-2023-0074983", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 8, "content": "해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하 나의 프로세서 및 하나의 컨트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다. 소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로 (collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 컴퓨터 판독 가능 기록 매체에 저장될 수 있다. 실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판 독 가능 매체에 기록될 수 있다. 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단 독으로 또는 조합하여 저장할 수 있으며 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구 성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 위에서 설명한 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 또는 복수의 소프트웨어 모듈로서 작동하 도록 구성될 수 있으며, 그 역도 마찬가지이다."}
{"patent_id": "10-2023-0074983", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 9, "content": "이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 이를 기초로 다양한 기술적 수정 및 변형을 적용할 수 있다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다. 그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한 다.도면 도면1 도면2 도면3 도면4 도면5 도면6 도면7 도면8 도면9"}
{"patent_id": "10-2023-0074983", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 다양한 실시예들에 따른 전자 장치의 개략적인 블록도이다. 도 2는 다양한 실시예들에 따른 전자 장치가 그래프를 생성하는 동작을 나타낸 도면이다. 도 3은 다양한 실시예들에 따른 전자 장치가 생성한 그래프를 나타낸 도면이다. 도 4는 다양한 실시예들에 따른 전자 장치의 개략적인 블록도이다. 도 5는 다양한 실시예들에 따른 전자 장치가 분할 스케쥴에 따라 복수의 태스크들을 복수의 제1 프로세서들에 할당하는 동작을 나타낸 도면이다. 도 6은 다양한 실시예들에 따른 분할 스케쥴을 나타낸 도면이다. 도 7은 다양한 실시예들에 따른 전자 장치의 개략적인 블록도이다. 도 8은 다양한 실시예들에 따른 전자 장치가 신경망 모델을 학습시키는 동작을 나타낸 도면이다. 도 9는 다양한 실시예들에 따라, 강화 학습(reinforcement training) 방법을 이용하여 학습되는 신경망 모델을 나타낸 도면이다."}
