# scripts

为一个verilog模块写一个python脚本用来自动生成sgdc进行cdc分析

脚本的大致流程是：

解析Verilog模块，提取所有时钟信号。
生成每个时钟的定义，可能需要用户输入频率或周期。
根据时钟生成异步时钟组。
找出跨时钟域的信号，并生成对应的约束。
生成输入输出延迟模板。
写入到SGDC文件

至少需要实现SGDC模板，包含时钟定义和基本的时钟组设置，而CDC信号部分需要用户手动添加。
生成虚假路径或CDC信号的占位符，用户自行补充。
