directive set /inPlaceNTT_DIF_precomp/inPlaceNTT_DIF_precomp:core/core/VEC_LOOP:j.sva REGISTER_NAME VEC_LOOP:j.sva
directive set /inPlaceNTT_DIF_precomp/inPlaceNTT_DIF_precomp:core/core/VEC_LOOP:j.sva#1 REGISTER_NAME VEC_LOOP:j.sva
directive set /inPlaceNTT_DIF_precomp/inPlaceNTT_DIF_precomp:core/core/VEC_LOOP:slc(VEC_LOOP:acc)(20).itm REGISTER_NAME VEC_LOOP:slc(VEC_LOOP:acc)(20).itm
directive set /inPlaceNTT_DIF_precomp/inPlaceNTT_DIF_precomp:core/core/run_ac_sync_tmp_dobj.sva REGISTER_NAME VEC_LOOP:slc(VEC_LOOP:acc)(20).itm
