Fitter report for g30_lab5
Fri Apr 11 19:01:52 2014
Quartus II 64-Bit Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Fitter DSP Block Usage Summary
 24. DSP Block Details
 25. Interconnect Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Estimated Delay Added for Hold Timing
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Fri Apr 11 19:01:52 2014         ;
; Quartus II 64-Bit Version          ; 9.1 Build 350 03/24/2010 SP 2 SJ Full Version ;
; Revision Name                      ; g30_lab5                                      ;
; Top-level Entity Name              ; g30_all_functinal_clock                       ;
; Family                             ; Cyclone II                                    ;
; Device                             ; EP2C20F484C7                                  ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 4,150 / 18,752 ( 22 % )                       ;
;     Total combinational functions  ; 4,146 / 18,752 ( 22 % )                       ;
;     Dedicated logic registers      ; 222 / 18,752 ( 1 % )                          ;
; Total registers                    ; 222                                           ;
; Total pins                         ; 75 / 315 ( 24 % )                             ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 512 / 239,616 ( < 1 % )                       ;
; Embedded Multiplier 9-bit elements ; 14 / 52 ( 27 % )                              ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                 ;
+------------------------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; On                             ; On                             ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Stop After Congestion Map Generation                                       ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                          ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
; Use Best Effort Settings for Compilation                                   ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                        ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                         ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------------------------------+------------------+-----------------------+
; g30_UTC_to_MTC:UTC2MTC|JDD[0]                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[0]                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[0]~_Duplicate_1                               ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[0]~_Duplicate_1                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[0]~_Duplicate_1                                                                                  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[0]~_Duplicate_2                               ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[1]                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[1]                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[1]~_Duplicate_1                               ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[1]~_Duplicate_1                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[2]                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[2]                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[2]~_Duplicate_1                               ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[2]~_Duplicate_1                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[3]                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[3]                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[3]~_Duplicate_1                               ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[3]~_Duplicate_1                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[4]                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[4]                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[4]~_Duplicate_1                               ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[4]~_Duplicate_1                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[5]                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[5]                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[5]~_Duplicate_1                               ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[5]~_Duplicate_1                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[6]                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[6]                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[6]~_Duplicate_1                               ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[6]~_Duplicate_1                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[7]                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[7]                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[7]~_Duplicate_1                               ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[7]~_Duplicate_1                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[8]                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[8]                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[8]~_Duplicate_1                               ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[8]~_Duplicate_1                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[9]                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[9]                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[9]~_Duplicate_1                               ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[9]~_Duplicate_1                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[10]                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[10]                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[10]~_Duplicate_1                              ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[10]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[11]                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[11]                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[11]~_Duplicate_1                              ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[11]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[12]                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[12]                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[12]~_Duplicate_1                              ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[12]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[13]                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[13]                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[13]~_Duplicate_1                              ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[13]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[14]                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[14]                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[14]~_Duplicate_1                              ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[14]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[15]                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[15]                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[15]~_Duplicate_1                              ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[15]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[16]                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[16]                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[16]~_Duplicate_1                              ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[16]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[17]                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult3  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[17]                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[17]~_Duplicate_1                              ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[17]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult1  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[18]                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[18]                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[18]~_Duplicate_1                              ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[18]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[19]                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[19]                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[19]~_Duplicate_1                              ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[19]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[20]                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[20]                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[20]~_Duplicate_1                              ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[20]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[21]                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[21]                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[21]~_Duplicate_1                              ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[21]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[22]                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[22]                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[22]~_Duplicate_1                              ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[22]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[23]                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[23]                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[23]~_Duplicate_1                              ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[23]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[24]                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[24]                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[24]~_Duplicate_1                              ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[24]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[25]                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[25]                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[25]~_Duplicate_1                              ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[25]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[26]                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[26]                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[26]~_Duplicate_1                              ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[26]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[27]                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[27]                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[27]~_Duplicate_1                              ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[27]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[28]                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[28]                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[28]~_Duplicate_1                              ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[28]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[29]                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[29]                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[29]~_Duplicate_1                              ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[29]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[30]                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[30]                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[30]~_Duplicate_1                              ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[30]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[31]                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[31]                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[31]~_Duplicate_1                              ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[31]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[32]                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[32]                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[32]~_Duplicate_1                              ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[32]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[33]                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[33]                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[33]~_Duplicate_1                              ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[33]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[34]                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[34]                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[34]~_Duplicate_1                              ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[34]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[35]                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult5  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[35]                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[35]~_Duplicate_1                              ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[35]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult7  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[36]                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult9  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[36]                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[36]~_Duplicate_1                              ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[36]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult11 ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[37]                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult9  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[37]                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[37]~_Duplicate_1                              ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[37]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult11 ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[38]                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult9  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[38]                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[38]~_Duplicate_1                              ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[38]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult11 ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[39]                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult9  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[39]                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[39]~_Duplicate_1                              ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[39]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult11 ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[40]                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult9  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[40]                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[40]~_Duplicate_1                              ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[40]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult11 ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[41]                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult9  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[41]                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[41]~_Duplicate_1                              ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[41]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult11 ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[42]                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult9  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[42]                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[42]~_Duplicate_1                              ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[42]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult11 ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[43]                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult9  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[43]                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[43]~_Duplicate_1                              ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[43]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult11 ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[44]                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult9  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[44]                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[44]~_Duplicate_1                              ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[44]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult11 ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[45]                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult9  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[45]                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[45]~_Duplicate_1                              ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[45]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult11 ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[46]                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult9  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[46]                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[46]~_Duplicate_1                              ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[46]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult11 ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[47]                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult9  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[47]                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[47]~_Duplicate_1                              ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[47]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult11 ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[48]                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult9  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[48]                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[48]~_Duplicate_1                              ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[48]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult11 ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[49]                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult9  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[49]                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[49]~_Duplicate_1                              ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[49]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult11 ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[50]                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult9  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[50]                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[50]~_Duplicate_1                              ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[50]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult11 ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[51]                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult9  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[51]                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[51]~_Duplicate_1                              ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[51]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult11 ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[52]                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult9  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[52]                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[52]~_Duplicate_1                              ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[52]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult11 ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[53]                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult9  ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[53]                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|JDD[53]~_Duplicate_1                              ; REGOUT           ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[53]~_Duplicate_1                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult11 ; DATAA            ;                       ;
; g30_UTC_to_MTC:UTC2MTC|JDD[54]                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult13 ; DATAA            ;                       ;
; lpm_divide:Div12|lpm_divide_cem:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_e2f:divider|add_sub_7_result_int[0]~10 ; Deleted         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                          ;                  ;                       ;
; lpm_divide:Div13|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_7_result_int[0]~16 ; Deleted         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                          ;                  ;                       ;
; lpm_divide:Mod22|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_7_result_int[0]~16 ; Deleted         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                          ;                  ;                       ;
+-----------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------+
; Incremental Compilation Preservation Summary  ;
+-------------------------+---------------------+
; Type                    ; Value               ;
+-------------------------+---------------------+
; Placement               ;                     ;
;     -- Requested        ; 0 / 4476 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 4476 ( 0.00 % ) ;
;                         ;                     ;
; Routing (by Connection) ;                     ;
;     -- Requested        ; 0 / 0 ( 0.00 % )    ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )    ;
+-------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                       ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Partition Name ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Top            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;          ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+


+--------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                             ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Partition Name ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Top            ; 4476    ; 0                 ; N/A                     ; Source File       ;
+----------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in H:/DSD/lab5/g30_lab5.pin.


+----------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                          ;
+---------------------------------------------+------------------------------------------+
; Resource                                    ; Usage                                    ;
+---------------------------------------------+------------------------------------------+
; Total logic elements                        ; 4,150 / 18,752 ( 22 % )                  ;
;     -- Combinational with no register       ; 3928                                     ;
;     -- Register only                        ; 4                                        ;
;     -- Combinational with a register        ; 218                                      ;
;                                             ;                                          ;
; Logic element usage by number of LUT inputs ;                                          ;
;     -- 4 input functions                    ; 772                                      ;
;     -- 3 input functions                    ; 1682                                     ;
;     -- <=2 input functions                  ; 1692                                     ;
;     -- Register only                        ; 4                                        ;
;                                             ;                                          ;
; Logic elements by mode                      ;                                          ;
;     -- normal mode                          ; 2454                                     ;
;     -- arithmetic mode                      ; 1692                                     ;
;                                             ;                                          ;
; Total registers*                            ; 222 / 19,649 ( 1 % )                     ;
;     -- Dedicated logic registers            ; 222 / 18,752 ( 1 % )                     ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )                          ;
;                                             ;                                          ;
; Total LABs:  partially or completely used   ; 513 / 1,172 ( 44 % )                     ;
; User inserted logic elements                ; 0                                        ;
; Virtual pins                                ; 0                                        ;
; I/O pins                                    ; 75 / 315 ( 24 % )                        ;
;     -- Clock pins                           ; 6 / 8 ( 75 % )                           ;
; Global signals                              ; 8                                        ;
; M4Ks                                        ; 1 / 52 ( 2 % )                           ;
; Total block memory bits                     ; 512 / 239,616 ( < 1 % )                  ;
; Total block memory implementation bits      ; 4,608 / 239,616 ( 2 % )                  ;
; Embedded Multiplier 9-bit elements          ; 14 / 52 ( 27 % )                         ;
; PLLs                                        ; 0 / 4 ( 0 % )                            ;
; Global clocks                               ; 8 / 16 ( 50 % )                          ;
; JTAGs                                       ; 0 / 1 ( 0 % )                            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                            ;
; Average interconnect usage (total/H/V)      ; 8% / 8% / 7%                             ;
; Peak interconnect usage (total/H/V)         ; 16% / 17% / 16%                          ;
; Maximum fan-out node                        ; g30_UTC_to_MTC:UTC2MTC|CountDone~clkctrl ;
; Maximum fan-out                             ; 314                                      ;
; Highest non-global fan-out signal           ; aReset                                   ;
; Highest non-global fan-out                  ; 84                                       ;
; Total fan-out                               ; 12180                                    ;
; Average fan-out                             ; 2.72                                     ;
+---------------------------------------------+------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; DSTsw9   ; L2    ; 2        ; 0            ; 13           ; 1           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; aReset   ; T22   ; 6        ; 50           ; 9            ; 0           ; 84                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; cReset   ; R21   ; 6        ; 50           ; 10           ; 2           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clock    ; L1    ; 2        ; 0            ; 13           ; 0           ; 53                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pb0      ; R22   ; 6        ; 50           ; 10           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw0_3[0] ; L22   ; 5        ; 50           ; 14           ; 0           ; 18                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw0_3[1] ; L21   ; 5        ; 50           ; 14           ; 1           ; 39                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw0_3[2] ; M22   ; 6        ; 50           ; 14           ; 2           ; 40                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw0_3[3] ; V12   ; 7        ; 26           ; 0            ; 0           ; 43                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw4_8[0] ; W12   ; 7        ; 26           ; 0            ; 1           ; 45                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw4_8[1] ; U12   ; 8        ; 26           ; 0            ; 2           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw4_8[2] ; U11   ; 8        ; 26           ; 0            ; 3           ; 28                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw4_8[3] ; M2    ; 1        ; 0            ; 13           ; 3           ; 14                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw4_8[4] ; M1    ; 1        ; 0            ; 13           ; 2           ; 20                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                               ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; eH[0]       ; A11   ; 3        ; 22           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; eH[1]       ; R11   ; 8        ; 20           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; eH[2]       ; V1    ; 1        ; 0            ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; eH[3]       ; W11   ; 8        ; 20           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; eH[4]       ; AA9   ; 8        ; 18           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; eM[0]       ; AB14  ; 7        ; 33           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; eM[1]       ; T11   ; 8        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; eM[2]       ; P17   ; 6        ; 50           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; eM[3]       ; Y13   ; 7        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; eM[4]       ; AB11  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; eM[5]       ; A15   ; 4        ; 33           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; eS[0]       ; H11   ; 3        ; 20           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; eS[1]       ; M6    ; 1        ; 0            ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; eS[2]       ; B9    ; 3        ; 15           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; eS[3]       ; Y10   ; 8        ; 15           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; eS[4]       ; M19   ; 6        ; 50           ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; eS[5]       ; H9    ; 3        ; 15           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; lcda[0]     ; R8    ; 1        ; 0            ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; lcda[1]     ; R2    ; 1        ; 0            ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; lcda[2]     ; P3    ; 1        ; 0            ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; lcda[3]     ; T2    ; 1        ; 0            ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; lcdb[0]     ; AB9   ; 8        ; 18           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; lcdb[1]     ; M5    ; 1        ; 0            ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; lcdb[2]     ; B11   ; 3        ; 22           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; lcdb[3]     ; H10   ; 3        ; 15           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; lcdc[0]     ; AA8   ; 8        ; 15           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; lcdc[1]     ; P2    ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; lcdc[2]     ; AA6   ; 8        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; lcdc[3]     ; R7    ; 1        ; 0            ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; lcdd[0]     ; B7    ; 3        ; 11           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; lcdd[1]     ; A8    ; 3        ; 13           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; lcdd[2]     ; A7    ; 3        ; 11           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; lcdd[3]     ; V21   ; 6        ; 50           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment1[0] ; J2    ; 2        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment1[1] ; J1    ; 2        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment1[2] ; H2    ; 2        ; 0            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment1[3] ; H1    ; 2        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment1[4] ; F2    ; 2        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment1[5] ; F1    ; 2        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment1[6] ; E2    ; 2        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment2[0] ; E1    ; 2        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment2[1] ; H6    ; 2        ; 0            ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment2[2] ; H5    ; 2        ; 0            ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment2[3] ; H4    ; 2        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment2[4] ; G3    ; 2        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment2[5] ; D2    ; 2        ; 0            ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment2[6] ; D1    ; 2        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment3[0] ; G5    ; 2        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment3[1] ; G6    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment3[2] ; C2    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment3[3] ; C1    ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment3[4] ; E3    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment3[5] ; E4    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment3[6] ; D3    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment4[0] ; F4    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment4[1] ; D5    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment4[2] ; D6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment4[3] ; J4    ; 2        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment4[4] ; L8    ; 2        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment4[5] ; F3    ; 2        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment4[6] ; D4    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 11 / 41 ( 27 % ) ; 3.3V          ; --           ;
; 2        ; 32 / 33 ( 97 % ) ; 3.3V          ; --           ;
; 3        ; 9 / 43 ( 21 % )  ; 3.3V          ; --           ;
; 4        ; 1 / 40 ( 3 % )   ; 3.3V          ; --           ;
; 5        ; 2 / 39 ( 5 % )   ; 3.3V          ; --           ;
; 6        ; 8 / 36 ( 22 % )  ; 3.3V          ; --           ;
; 7        ; 4 / 40 ( 10 % )  ; 3.3V          ; --           ;
; 8        ; 11 / 43 ( 26 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; lcdd[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 304        ; 3        ; lcdd[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 298        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 293        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 287        ; 3        ; eH[0]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 279        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 273        ; 4        ; eM[5]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ; 271        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; lcdc[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA7      ; 103        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 111        ; 8        ; lcdc[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA9      ; 114        ; 8        ; eH[4]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA10     ; 120        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 122        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 128        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 130        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 102        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 110        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 113        ; 8        ; lcdb[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB10     ; 119        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 121        ; 8        ; eM[4]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB12     ; 127        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 135        ; 7        ; eM[0]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; lcdd[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 303        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 297        ; 3        ; eS[2]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 292        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 286        ; 3        ; lcdb[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 278        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 272        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 270        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; segment3[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 9          ; 2        ; segment3[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 296        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 260        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; segment2[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 15         ; 2        ; segment2[5]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 2          ; 2        ; segment3[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 3          ; 2        ; segment4[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 4          ; 2        ; segment4[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D6       ; 5          ; 2        ; segment4[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; segment2[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 21         ; 2        ; segment1[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 6          ; 2        ; segment3[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 7          ; 2        ; segment3[5]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; segment1[5]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 23         ; 2        ; segment1[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 13         ; 2        ; segment4[5]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 10         ; 2        ; segment4[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; segment2[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; segment3[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 11         ; 2        ; segment3[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; segment1[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 2        ; segment1[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 17         ; 2        ; segment2[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 18         ; 2        ; segment2[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 19         ; 2        ; segment2[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; eS[5]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 299        ; 3        ; lcdb[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 290        ; 3        ; eS[0]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 274        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 263        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; segment1[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 30         ; 2        ; segment1[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; segment4[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K21      ; 209        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; clock                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 39         ; 2        ; DSTsw9                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; segment4[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; sw0_3[1]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 206        ; 5        ; sw0_3[0]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 41         ; 1        ; sw4_8[4]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 42         ; 1        ; sw4_8[3]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; lcdb[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ; 44         ; 1        ; eS[1]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; eS[4]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; sw0_3[2]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 51         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 48         ; 1        ; lcdc[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 50         ; 1        ; lcda[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; eM[2]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P18      ; 187        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; lcda[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; lcdc[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R8       ; 53         ; 1        ; lcda[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R9       ; 109        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 116        ; 8        ; eH[1]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 134        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 184        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 185        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 192        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ; 190        ; 6        ; cReset                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 191        ; 6        ; pb0                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; lcda[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; eM[1]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 131        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 189        ; 6        ; aReset                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 107        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 8        ; sw4_8[2]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 124        ; 8        ; sw4_8[1]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 132        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 172        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 182        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 183        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 65         ; 1        ; eH[2]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V2       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 101        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 126        ; 7        ; sw0_3[3]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; lcdd[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V22      ; 181        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 100        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 105        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; eH[3]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W12      ; 125        ; 7        ; sw4_8[0]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 175        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 112        ; 8        ; eS[3]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; eM[3]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y19      ; 168        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 179        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                    ; Library Name ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |g30_all_functinal_clock                        ; 4150 (191)  ; 222 (0)                   ; 0 (0)         ; 512         ; 1    ; 14           ; 0       ; 7         ; 75   ; 0            ; 3928 (191)   ; 4 (0)             ; 218 (1)          ; |g30_all_functinal_clock                                                                                                                                                               ; work         ;
;    |g30_7_segment_decoder:Lcdseg1|              ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_7_segment_decoder:Lcdseg1                                                                                                                                 ; work         ;
;    |g30_7_segment_decoder:Lcdseg2|              ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_7_segment_decoder:Lcdseg2                                                                                                                                 ; work         ;
;    |g30_7_segment_decoder:Lcdseg3|              ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_7_segment_decoder:Lcdseg3                                                                                                                                 ; work         ;
;    |g30_7_segment_decoder:Lcdseg4|              ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_7_segment_decoder:Lcdseg4                                                                                                                                 ; work         ;
;    |g30_Controller:controller|                  ; 43 (7)      ; 32 (6)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (1)       ; 1 (1)             ; 31 (5)           ; |g30_all_functinal_clock|g30_Controller:controller                                                                                                                                     ;              ;
;       |g30_Basic_Timer:basicTimer|              ; 36 (10)     ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 26 (0)           ; |g30_all_functinal_clock|g30_Controller:controller|g30_Basic_Timer:basicTimer                                                                                                          ;              ;
;          |lpm_counter:counter1|                 ; 26 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 26 (0)           ; |g30_all_functinal_clock|g30_Controller:controller|g30_Basic_Timer:basicTimer|lpm_counter:counter1                                                                                     ;              ;
;             |cntr_77k:auto_generated|           ; 26 (26)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 26 (26)          ; |g30_all_functinal_clock|g30_Controller:controller|g30_Basic_Timer:basicTimer|lpm_counter:counter1|cntr_77k:auto_generated                                                             ;              ;
;    |g30_Mars_Earth_clock:MarEarClock|           ; 583 (0)     ; 100 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 481 (0)      ; 0 (0)             ; 102 (0)          ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock                                                                                                                              ;              ;
;       |g30_Basic_Timer:basicTimer|              ; 72 (20)     ; 52 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 52 (0)           ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_Basic_Timer:basicTimer                                                                                                   ;              ;
;          |lpm_counter:counter1|                 ; 26 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 26 (0)           ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_Basic_Timer:basicTimer|lpm_counter:counter1                                                                              ;              ;
;             |cntr_77k:auto_generated|           ; 26 (26)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 26 (26)          ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_Basic_Timer:basicTimer|lpm_counter:counter1|cntr_77k:auto_generated                                                      ;              ;
;          |lpm_counter:counter2|                 ; 26 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 26 (0)           ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_Basic_Timer:basicTimer|lpm_counter:counter2                                                                              ;              ;
;             |cntr_77k:auto_generated|           ; 26 (26)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 26 (26)          ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_Basic_Timer:basicTimer|lpm_counter:counter2|cntr_77k:auto_generated                                                      ;              ;
;       |g30_HMS_Counter:earthCounter|            ; 256 (64)    ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 230 (62)     ; 0 (0)             ; 26 (2)           ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter                                                                                                 ;              ;
;          |lpm_counter:Hcounter0to2|             ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|lpm_counter:Hcounter0to2                                                                        ;              ;
;             |cntr_mfj:auto_generated|           ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|lpm_counter:Hcounter0to2|cntr_mfj:auto_generated                                                ;              ;
;          |lpm_counter:Hcounter0to4|             ; 5 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 4 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|lpm_counter:Hcounter0to4                                                                        ;              ;
;             |cntr_mfj:auto_generated|           ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|lpm_counter:Hcounter0to4|cntr_mfj:auto_generated                                                ;              ;
;          |lpm_counter:Mcounter0to5|             ; 5 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 4 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|lpm_counter:Mcounter0to5                                                                        ;              ;
;             |cntr_mfj:auto_generated|           ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|lpm_counter:Mcounter0to5|cntr_mfj:auto_generated                                                ;              ;
;          |lpm_counter:Mcounter0to9|             ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|lpm_counter:Mcounter0to9                                                                        ;              ;
;             |cntr_mfj:auto_generated|           ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|lpm_counter:Mcounter0to9|cntr_mfj:auto_generated                                                ;              ;
;          |lpm_counter:Scounter0to9|             ; 5 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 4 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|lpm_counter:Scounter0to9                                                                        ;              ;
;             |cntr_mfj:auto_generated|           ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|lpm_counter:Scounter0to9|cntr_mfj:auto_generated                                                ;              ;
;          |lpm_counter:counter0to5|              ; 5 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 4 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|lpm_counter:counter0to5                                                                         ;              ;
;             |cntr_mfj:auto_generated|           ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|lpm_counter:counter0to5|cntr_mfj:auto_generated                                                 ;              ;
;          |lpm_divide:Div0|                      ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|lpm_divide:Div0                                                                                 ;              ;
;             |lpm_divide_vcm:auto_generated|     ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|lpm_divide:Div0|lpm_divide_vcm:auto_generated                                                   ;              ;
;                |sign_div_unsign_9kh:divider|    ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider                       ;              ;
;                   |alt_u_div_kve:divider|       ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider ;              ;
;          |lpm_divide:Div1|                      ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|lpm_divide:Div1                                                                                 ;              ;
;             |lpm_divide_vcm:auto_generated|     ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|lpm_divide:Div1|lpm_divide_vcm:auto_generated                                                   ;              ;
;                |sign_div_unsign_9kh:divider|    ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider                       ;              ;
;                   |alt_u_div_kve:divider|       ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider ;              ;
;          |lpm_divide:Div2|                      ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|lpm_divide:Div2                                                                                 ;              ;
;             |lpm_divide_vcm:auto_generated|     ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|lpm_divide:Div2|lpm_divide_vcm:auto_generated                                                   ;              ;
;                |sign_div_unsign_9kh:divider|    ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|lpm_divide:Div2|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider                       ;              ;
;                   |alt_u_div_kve:divider|       ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|lpm_divide:Div2|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider ;              ;
;          |lpm_divide:Mod0|                      ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|lpm_divide:Mod0                                                                                 ;              ;
;             |lpm_divide_45m:auto_generated|     ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|lpm_divide:Mod0|lpm_divide_45m:auto_generated                                                   ;              ;
;                |sign_div_unsign_bkh:divider|    ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|lpm_divide:Mod0|lpm_divide_45m:auto_generated|sign_div_unsign_bkh:divider                       ;              ;
;                   |alt_u_div_ove:divider|       ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|lpm_divide:Mod0|lpm_divide_45m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider ;              ;
;          |lpm_divide:Mod2|                      ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|lpm_divide:Mod2                                                                                 ;              ;
;             |lpm_divide_45m:auto_generated|     ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|lpm_divide:Mod2|lpm_divide_45m:auto_generated                                                   ;              ;
;                |sign_div_unsign_bkh:divider|    ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|lpm_divide:Mod2|lpm_divide_45m:auto_generated|sign_div_unsign_bkh:divider                       ;              ;
;                   |alt_u_div_ove:divider|       ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|lpm_divide:Mod2|lpm_divide_45m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider ;              ;
;          |lpm_divide:Mod4|                      ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|lpm_divide:Mod4                                                                                 ;              ;
;             |lpm_divide_45m:auto_generated|     ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|lpm_divide:Mod4|lpm_divide_45m:auto_generated                                                   ;              ;
;                |sign_div_unsign_bkh:divider|    ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|lpm_divide:Mod4|lpm_divide_45m:auto_generated|sign_div_unsign_bkh:divider                       ;              ;
;                   |alt_u_div_ove:divider|       ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|lpm_divide:Mod4|lpm_divide_45m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider ;              ;
;       |g30_HMS_Counter:marsCounter|             ; 255 (62)    ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 231 (62)     ; 0 (0)             ; 24 (0)           ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter                                                                                                  ;              ;
;          |lpm_counter:Hcounter0to2|             ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|lpm_counter:Hcounter0to2                                                                         ;              ;
;             |cntr_mfj:auto_generated|           ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|lpm_counter:Hcounter0to2|cntr_mfj:auto_generated                                                 ;              ;
;          |lpm_counter:Hcounter0to4|             ; 5 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 4 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|lpm_counter:Hcounter0to4                                                                         ;              ;
;             |cntr_mfj:auto_generated|           ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|lpm_counter:Hcounter0to4|cntr_mfj:auto_generated                                                 ;              ;
;          |lpm_counter:Mcounter0to5|             ; 5 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 4 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|lpm_counter:Mcounter0to5                                                                         ;              ;
;             |cntr_mfj:auto_generated|           ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|lpm_counter:Mcounter0to5|cntr_mfj:auto_generated                                                 ;              ;
;          |lpm_counter:Mcounter0to9|             ; 5 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 4 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|lpm_counter:Mcounter0to9                                                                         ;              ;
;             |cntr_mfj:auto_generated|           ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|lpm_counter:Mcounter0to9|cntr_mfj:auto_generated                                                 ;              ;
;          |lpm_counter:Scounter0to9|             ; 5 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 4 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|lpm_counter:Scounter0to9                                                                         ;              ;
;             |cntr_mfj:auto_generated|           ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|lpm_counter:Scounter0to9|cntr_mfj:auto_generated                                                 ;              ;
;          |lpm_counter:counter0to5|              ; 5 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 4 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|lpm_counter:counter0to5                                                                          ;              ;
;             |cntr_mfj:auto_generated|           ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|lpm_counter:counter0to5|cntr_mfj:auto_generated                                                  ;              ;
;          |lpm_divide:Div0|                      ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|lpm_divide:Div0                                                                                  ;              ;
;             |lpm_divide_vcm:auto_generated|     ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|lpm_divide:Div0|lpm_divide_vcm:auto_generated                                                    ;              ;
;                |sign_div_unsign_9kh:divider|    ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider                        ;              ;
;                   |alt_u_div_kve:divider|       ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider  ;              ;
;          |lpm_divide:Div1|                      ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|lpm_divide:Div1                                                                                  ;              ;
;             |lpm_divide_vcm:auto_generated|     ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|lpm_divide:Div1|lpm_divide_vcm:auto_generated                                                    ;              ;
;                |sign_div_unsign_9kh:divider|    ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider                        ;              ;
;                   |alt_u_div_kve:divider|       ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|lpm_divide:Div1|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider  ;              ;
;          |lpm_divide:Div2|                      ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|lpm_divide:Div2                                                                                  ;              ;
;             |lpm_divide_vcm:auto_generated|     ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|lpm_divide:Div2|lpm_divide_vcm:auto_generated                                                    ;              ;
;                |sign_div_unsign_9kh:divider|    ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|lpm_divide:Div2|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider                        ;              ;
;                   |alt_u_div_kve:divider|       ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|lpm_divide:Div2|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider  ;              ;
;          |lpm_divide:Mod0|                      ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|lpm_divide:Mod0                                                                                  ;              ;
;             |lpm_divide_45m:auto_generated|     ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|lpm_divide:Mod0|lpm_divide_45m:auto_generated                                                    ;              ;
;                |sign_div_unsign_bkh:divider|    ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|lpm_divide:Mod0|lpm_divide_45m:auto_generated|sign_div_unsign_bkh:divider                        ;              ;
;                   |alt_u_div_ove:divider|       ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|lpm_divide:Mod0|lpm_divide_45m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider  ;              ;
;          |lpm_divide:Mod2|                      ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|lpm_divide:Mod2                                                                                  ;              ;
;             |lpm_divide_45m:auto_generated|     ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|lpm_divide:Mod2|lpm_divide_45m:auto_generated                                                    ;              ;
;                |sign_div_unsign_bkh:divider|    ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|lpm_divide:Mod2|lpm_divide_45m:auto_generated|sign_div_unsign_bkh:divider                        ;              ;
;                   |alt_u_div_ove:divider|       ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|lpm_divide:Mod2|lpm_divide_45m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider  ;              ;
;          |lpm_divide:Mod4|                      ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|lpm_divide:Mod4                                                                                  ;              ;
;             |lpm_divide_45m:auto_generated|     ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|lpm_divide:Mod4|lpm_divide_45m:auto_generated                                                    ;              ;
;                |sign_div_unsign_bkh:divider|    ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|lpm_divide:Mod4|lpm_divide_45m:auto_generated|sign_div_unsign_bkh:divider                        ;              ;
;                   |alt_u_div_ove:divider|       ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|lpm_divide:Mod4|lpm_divide_45m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider  ;              ;
;    |g30_Marstime_modifier:marsTimeModifier|     ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_Marstime_modifier:marsTimeModifier                                                                                                                        ; work         ;
;    |g30_UTC_to_MTC:UTC2MTC|                     ; 1220 (783)  ; 65 (16)                   ; 0 (0)         ; 0           ; 0    ; 14           ; 0       ; 7         ; 0    ; 0            ; 1155 (767)   ; 3 (0)             ; 62 (16)          ; |g30_all_functinal_clock|g30_UTC_to_MTC:UTC2MTC                                                                                                                                        ;              ;
;       |g30_HMS_Counter:HMScounter|              ; 70 (39)     ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (39)      ; 3 (0)             ; 21 (0)           ; |g30_all_functinal_clock|g30_UTC_to_MTC:UTC2MTC|g30_HMS_Counter:HMScounter                                                                                                             ; work         ;
;          |lpm_counter:Hcounter0to2|             ; 5 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 4 (0)            ; |g30_all_functinal_clock|g30_UTC_to_MTC:UTC2MTC|g30_HMS_Counter:HMScounter|lpm_counter:Hcounter0to2                                                                                    ; work         ;
;             |cntr_mfj:auto_generated|           ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |g30_all_functinal_clock|g30_UTC_to_MTC:UTC2MTC|g30_HMS_Counter:HMScounter|lpm_counter:Hcounter0to2|cntr_mfj:auto_generated                                                            ; work         ;
;          |lpm_counter:Hcounter0to4|             ; 5 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 4 (0)            ; |g30_all_functinal_clock|g30_UTC_to_MTC:UTC2MTC|g30_HMS_Counter:HMScounter|lpm_counter:Hcounter0to4                                                                                    ; work         ;
;             |cntr_mfj:auto_generated|           ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |g30_all_functinal_clock|g30_UTC_to_MTC:UTC2MTC|g30_HMS_Counter:HMScounter|lpm_counter:Hcounter0to4|cntr_mfj:auto_generated                                                            ; work         ;
;          |lpm_counter:Mcounter0to5|             ; 5 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 1 (0)             ; 3 (0)            ; |g30_all_functinal_clock|g30_UTC_to_MTC:UTC2MTC|g30_HMS_Counter:HMScounter|lpm_counter:Mcounter0to5                                                                                    ; work         ;
;             |cntr_mfj:auto_generated|           ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |g30_all_functinal_clock|g30_UTC_to_MTC:UTC2MTC|g30_HMS_Counter:HMScounter|lpm_counter:Mcounter0to5|cntr_mfj:auto_generated                                                            ; work         ;
;          |lpm_counter:Mcounter0to9|             ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; |g30_all_functinal_clock|g30_UTC_to_MTC:UTC2MTC|g30_HMS_Counter:HMScounter|lpm_counter:Mcounter0to9                                                                                    ; work         ;
;             |cntr_mfj:auto_generated|           ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |g30_all_functinal_clock|g30_UTC_to_MTC:UTC2MTC|g30_HMS_Counter:HMScounter|lpm_counter:Mcounter0to9|cntr_mfj:auto_generated                                                            ; work         ;
;          |lpm_counter:Scounter0to9|             ; 6 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (0)             ; 3 (0)            ; |g30_all_functinal_clock|g30_UTC_to_MTC:UTC2MTC|g30_HMS_Counter:HMScounter|lpm_counter:Scounter0to9                                                                                    ; work         ;
;             |cntr_mfj:auto_generated|           ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 3 (3)            ; |g30_all_functinal_clock|g30_UTC_to_MTC:UTC2MTC|g30_HMS_Counter:HMScounter|lpm_counter:Scounter0to9|cntr_mfj:auto_generated                                                            ; work         ;
;          |lpm_counter:counter0to5|              ; 6 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (0)             ; 3 (0)            ; |g30_all_functinal_clock|g30_UTC_to_MTC:UTC2MTC|g30_HMS_Counter:HMScounter|lpm_counter:counter0to5                                                                                     ; work         ;
;             |cntr_mfj:auto_generated|           ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 3 (3)            ; |g30_all_functinal_clock|g30_UTC_to_MTC:UTC2MTC|g30_HMS_Counter:HMScounter|lpm_counter:counter0to5|cntr_mfj:auto_generated                                                             ; work         ;
;       |g30_Seconds_to_Days:dayfraccalc|         ; 144 (144)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 144 (144)    ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_UTC_to_MTC:UTC2MTC|g30_Seconds_to_Days:dayfraccalc                                                                                                        ; work         ;
;       |g30_YMD_Counter:YMDcounter|              ; 75 (75)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (50)      ; 0 (0)             ; 25 (25)          ; |g30_all_functinal_clock|g30_UTC_to_MTC:UTC2MTC|g30_YMD_Counter:YMDcounter                                                                                                             ; work         ;
;       |lpm_mult:Mult0|                          ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult0                                                                                                                         ;              ;
;          |multcore:mult_core|                   ; 10 (6)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (6)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult0|multcore:mult_core                                                                                                      ;              ;
;             |mpar_add:padder|                   ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                      ;              ;
;                |lpm_add_sub:adder[0]|           ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                 ;              ;
;                   |add_sub_7ch:auto_generated|  ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_7ch:auto_generated                                      ;              ;
;       |lpm_mult:Mult1|                          ; 138 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 14           ; 0       ; 7         ; 0    ; 0            ; 138 (0)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1                                                                                                                         ;              ;
;          |mult_fct:auto_generated|              ; 138 (138)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 14           ; 0       ; 7         ; 0    ; 0            ; 138 (138)    ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated                                                                                                 ;              ;
;    |g30_YMD_Counter:EarthYMD|                   ; 129 (129)   ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (103)    ; 0 (0)             ; 26 (26)          ; |g30_all_functinal_clock|g30_YMD_Counter:EarthYMD                                                                                                                                      ;              ;
;    |g30_binary_to_BCD:Bi2BCD|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_binary_to_BCD:Bi2BCD                                                                                                                                      ; work         ;
;       |lpm_rom:rom|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_binary_to_BCD:Bi2BCD|lpm_rom:rom                                                                                                                          ; work         ;
;          |altrom:srom|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_binary_to_BCD:Bi2BCD|lpm_rom:rom|altrom:srom                                                                                                              ; work         ;
;             |altsyncram:rom_block|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_binary_to_BCD:Bi2BCD|lpm_rom:rom|altrom:srom|altsyncram:rom_block                                                                                         ; work         ;
;                |altsyncram_e501:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_binary_to_BCD:Bi2BCD|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_e501:auto_generated                                                          ; work         ;
;    |g30_setTimeDate_modifier:setTimeModifier|   ; 150 (150)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 150 (150)    ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|g30_setTimeDate_modifier:setTimeModifier                                                                                                                      ; work         ;
;    |g30_timezone_DST_modifier:ETDmodifier|      ; 111 (111)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 109 (109)    ; 0 (0)             ; 2 (2)            ; |g30_all_functinal_clock|g30_timezone_DST_modifier:ETDmodifier                                                                                                                         ; work         ;
;    |lpm_divide:Div0|                            ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div0                                                                                                                                               ;              ;
;       |lpm_divide_vcm:auto_generated|           ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div0|lpm_divide_vcm:auto_generated                                                                                                                 ;              ;
;          |sign_div_unsign_9kh:divider|          ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider                                                                                     ;              ;
;             |alt_u_div_kve:divider|             ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider                                                               ;              ;
;    |lpm_divide:Div10|                           ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div10                                                                                                                                              ;              ;
;       |lpm_divide_ucm:auto_generated|           ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div10|lpm_divide_ucm:auto_generated                                                                                                                ;              ;
;          |sign_div_unsign_8kh:divider|          ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div10|lpm_divide_ucm:auto_generated|sign_div_unsign_8kh:divider                                                                                    ;              ;
;             |alt_u_div_ive:divider|             ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div10|lpm_divide_ucm:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider                                                              ;              ;
;    |lpm_divide:Div11|                           ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div11                                                                                                                                              ;              ;
;       |lpm_divide_tcm:auto_generated|           ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div11|lpm_divide_tcm:auto_generated                                                                                                                ;              ;
;          |sign_div_unsign_7kh:divider|          ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div11|lpm_divide_tcm:auto_generated|sign_div_unsign_7kh:divider                                                                                    ;              ;
;             |alt_u_div_gve:divider|             ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div11|lpm_divide_tcm:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_gve:divider                                                              ;              ;
;    |lpm_divide:Div12|                           ; 83 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div12                                                                                                                                              ;              ;
;       |lpm_divide_cem:auto_generated|           ; 83 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div12|lpm_divide_cem:auto_generated                                                                                                                ;              ;
;          |sign_div_unsign_mlh:divider|          ; 83 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div12|lpm_divide_cem:auto_generated|sign_div_unsign_mlh:divider                                                                                    ;              ;
;             |alt_u_div_e2f:divider|             ; 83 (83)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (83)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div12|lpm_divide_cem:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_e2f:divider                                                              ;              ;
;    |lpm_divide:Div13|                           ; 112 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 112 (0)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div13                                                                                                                                              ;              ;
;       |lpm_divide_fem:auto_generated|           ; 112 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 112 (0)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div13|lpm_divide_fem:auto_generated                                                                                                                ;              ;
;          |sign_div_unsign_plh:divider|          ; 112 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 112 (0)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div13|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider                                                                                    ;              ;
;             |alt_u_div_k2f:divider|             ; 112 (112)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 112 (112)    ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div13|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider                                                              ;              ;
;    |lpm_divide:Div15|                           ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div15                                                                                                                                              ;              ;
;       |lpm_divide_vcm:auto_generated|           ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div15|lpm_divide_vcm:auto_generated                                                                                                                ;              ;
;          |sign_div_unsign_9kh:divider|          ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div15|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider                                                                                    ;              ;
;             |alt_u_div_kve:divider|             ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div15|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider                                                              ;              ;
;    |lpm_divide:Div16|                           ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div16                                                                                                                                              ;              ;
;       |lpm_divide_ucm:auto_generated|           ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div16|lpm_divide_ucm:auto_generated                                                                                                                ;              ;
;          |sign_div_unsign_8kh:divider|          ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div16|lpm_divide_ucm:auto_generated|sign_div_unsign_8kh:divider                                                                                    ;              ;
;             |alt_u_div_ive:divider|             ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div16|lpm_divide_ucm:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider                                                              ;              ;
;    |lpm_divide:Div1|                            ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div1                                                                                                                                               ;              ;
;       |lpm_divide_ucm:auto_generated|           ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div1|lpm_divide_ucm:auto_generated                                                                                                                 ;              ;
;          |sign_div_unsign_8kh:divider|          ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div1|lpm_divide_ucm:auto_generated|sign_div_unsign_8kh:divider                                                                                     ;              ;
;             |alt_u_div_ive:divider|             ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div1|lpm_divide_ucm:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider                                                               ;              ;
;    |lpm_divide:Div2|                            ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div2                                                                                                                                               ;              ;
;       |lpm_divide_ucm:auto_generated|           ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div2|lpm_divide_ucm:auto_generated                                                                                                                 ;              ;
;          |sign_div_unsign_8kh:divider|          ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div2|lpm_divide_ucm:auto_generated|sign_div_unsign_8kh:divider                                                                                     ;              ;
;             |alt_u_div_ive:divider|             ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div2|lpm_divide_ucm:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider                                                               ;              ;
;    |lpm_divide:Div3|                            ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div3                                                                                                                                               ;              ;
;       |lpm_divide_tcm:auto_generated|           ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div3|lpm_divide_tcm:auto_generated                                                                                                                 ;              ;
;          |sign_div_unsign_7kh:divider|          ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div3|lpm_divide_tcm:auto_generated|sign_div_unsign_7kh:divider                                                                                     ;              ;
;             |alt_u_div_gve:divider|             ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div3|lpm_divide_tcm:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_gve:divider                                                               ;              ;
;    |lpm_divide:Div4|                            ; 108 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 108 (0)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div4                                                                                                                                               ;              ;
;       |lpm_divide_cem:auto_generated|           ; 108 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 108 (0)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div4|lpm_divide_cem:auto_generated                                                                                                                 ;              ;
;          |sign_div_unsign_mlh:divider|          ; 108 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 108 (0)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div4|lpm_divide_cem:auto_generated|sign_div_unsign_mlh:divider                                                                                     ;              ;
;             |alt_u_div_e2f:divider|             ; 108 (108)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 108 (108)    ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div4|lpm_divide_cem:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_e2f:divider                                                               ;              ;
;    |lpm_divide:Div5|                            ; 113 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 113 (0)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div5                                                                                                                                               ;              ;
;       |lpm_divide_fem:auto_generated|           ; 113 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 113 (0)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div5|lpm_divide_fem:auto_generated                                                                                                                 ;              ;
;          |sign_div_unsign_plh:divider|          ; 113 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 113 (0)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div5|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider                                                                                     ;              ;
;             |alt_u_div_k2f:divider|             ; 113 (113)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 113 (113)    ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div5|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider                                                               ;              ;
;    |lpm_divide:Div6|                            ; 61 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div6                                                                                                                                               ;              ;
;       |lpm_divide_pfm:auto_generated|           ; 61 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div6|lpm_divide_pfm:auto_generated                                                                                                                 ;              ;
;          |sign_div_unsign_3nh:divider|          ; 61 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div6|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider                                                                                     ;              ;
;             |alt_u_div_85f:divider|             ; 61 (61)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (61)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div6|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider                                                               ;              ;
;    |lpm_divide:Div7|                            ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div7                                                                                                                                               ;              ;
;       |lpm_divide_vcm:auto_generated|           ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div7|lpm_divide_vcm:auto_generated                                                                                                                 ;              ;
;          |sign_div_unsign_9kh:divider|          ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div7|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider                                                                                     ;              ;
;             |alt_u_div_kve:divider|             ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div7|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider                                                               ;              ;
;    |lpm_divide:Div8|                            ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div8                                                                                                                                               ;              ;
;       |lpm_divide_vcm:auto_generated|           ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div8|lpm_divide_vcm:auto_generated                                                                                                                 ;              ;
;          |sign_div_unsign_9kh:divider|          ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div8|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider                                                                                     ;              ;
;             |alt_u_div_kve:divider|             ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div8|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider                                                               ;              ;
;    |lpm_divide:Div9|                            ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div9                                                                                                                                               ;              ;
;       |lpm_divide_ucm:auto_generated|           ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div9|lpm_divide_ucm:auto_generated                                                                                                                 ;              ;
;          |sign_div_unsign_8kh:divider|          ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div9|lpm_divide_ucm:auto_generated|sign_div_unsign_8kh:divider                                                                                     ;              ;
;             |alt_u_div_ive:divider|             ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Div9|lpm_divide_ucm:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_ive:divider                                                               ;              ;
;    |lpm_divide:Mod0|                            ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod0                                                                                                                                               ;              ;
;       |lpm_divide_45m:auto_generated|           ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod0|lpm_divide_45m:auto_generated                                                                                                                 ;              ;
;          |sign_div_unsign_bkh:divider|          ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod0|lpm_divide_45m:auto_generated|sign_div_unsign_bkh:divider                                                                                     ;              ;
;             |alt_u_div_ove:divider|             ; 36 (36)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod0|lpm_divide_45m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider                                                               ;              ;
;    |lpm_divide:Mod10|                           ; 67 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod10                                                                                                                                              ;              ;
;       |lpm_divide_u7m:auto_generated|           ; 67 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod10|lpm_divide_u7m:auto_generated                                                                                                                ;              ;
;          |sign_div_unsign_5nh:divider|          ; 67 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod10|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider                                                                                    ;              ;
;             |alt_u_div_c5f:divider|             ; 67 (67)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (67)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod10|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider                                                              ;              ;
;    |lpm_divide:Mod12|                           ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod12                                                                                                                                              ;              ;
;       |lpm_divide_45m:auto_generated|           ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod12|lpm_divide_45m:auto_generated                                                                                                                ;              ;
;          |sign_div_unsign_bkh:divider|          ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod12|lpm_divide_45m:auto_generated|sign_div_unsign_bkh:divider                                                                                    ;              ;
;             |alt_u_div_ove:divider|             ; 36 (36)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod12|lpm_divide_45m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider                                                              ;              ;
;    |lpm_divide:Mod14|                           ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod14                                                                                                                                              ;              ;
;       |lpm_divide_45m:auto_generated|           ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod14|lpm_divide_45m:auto_generated                                                                                                                ;              ;
;          |sign_div_unsign_bkh:divider|          ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod14|lpm_divide_45m:auto_generated|sign_div_unsign_bkh:divider                                                                                    ;              ;
;             |alt_u_div_ove:divider|             ; 36 (36)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod14|lpm_divide_45m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider                                                              ;              ;
;    |lpm_divide:Mod16|                           ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod16                                                                                                                                              ;              ;
;       |lpm_divide_25m:auto_generated|           ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod16|lpm_divide_25m:auto_generated                                                                                                                ;              ;
;          |sign_div_unsign_akh:divider|          ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod16|lpm_divide_25m:auto_generated|sign_div_unsign_akh:divider                                                                                    ;              ;
;             |alt_u_div_lve:divider|             ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod16|lpm_divide_25m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_lve:divider                                                              ;              ;
;    |lpm_divide:Mod18|                           ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod18                                                                                                                                              ;              ;
;       |lpm_divide_25m:auto_generated|           ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod18|lpm_divide_25m:auto_generated                                                                                                                ;              ;
;          |sign_div_unsign_akh:divider|          ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod18|lpm_divide_25m:auto_generated|sign_div_unsign_akh:divider                                                                                    ;              ;
;             |alt_u_div_lve:divider|             ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod18|lpm_divide_25m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_lve:divider                                                              ;              ;
;    |lpm_divide:Mod20|                           ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod20                                                                                                                                              ;              ;
;       |lpm_divide_05m:auto_generated|           ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod20|lpm_divide_05m:auto_generated                                                                                                                ;              ;
;          |sign_div_unsign_7kh:divider|          ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod20|lpm_divide_05m:auto_generated|sign_div_unsign_7kh:divider                                                                                    ;              ;
;             |alt_u_div_gve:divider|             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod20|lpm_divide_05m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_gve:divider                                                              ;              ;
;    |lpm_divide:Mod22|                           ; 156 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 156 (0)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod22                                                                                                                                              ;              ;
;       |lpm_divide_u7m:auto_generated|           ; 156 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 156 (0)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod22|lpm_divide_u7m:auto_generated                                                                                                                ;              ;
;          |sign_div_unsign_5nh:divider|          ; 156 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 156 (0)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod22|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider                                                                                    ;              ;
;             |alt_u_div_c5f:divider|             ; 156 (156)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 156 (156)    ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod22|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider                                                              ;              ;
;    |lpm_divide:Mod23|                           ; 96 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod23                                                                                                                                              ;              ;
;       |lpm_divide_u7m:auto_generated|           ; 96 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod23|lpm_divide_u7m:auto_generated                                                                                                                ;              ;
;          |sign_div_unsign_5nh:divider|          ; 96 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod23|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider                                                                                    ;              ;
;             |alt_u_div_c5f:divider|             ; 96 (96)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (96)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod23|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider                                                              ;              ;
;    |lpm_divide:Mod24|                           ; 67 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod24                                                                                                                                              ;              ;
;       |lpm_divide_u7m:auto_generated|           ; 67 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod24|lpm_divide_u7m:auto_generated                                                                                                                ;              ;
;          |sign_div_unsign_5nh:divider|          ; 67 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod24|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider                                                                                    ;              ;
;             |alt_u_div_c5f:divider|             ; 67 (67)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (67)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod24|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider                                                              ;              ;
;    |lpm_divide:Mod26|                           ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod26                                                                                                                                              ;              ;
;       |lpm_divide_45m:auto_generated|           ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod26|lpm_divide_45m:auto_generated                                                                                                                ;              ;
;          |sign_div_unsign_bkh:divider|          ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod26|lpm_divide_45m:auto_generated|sign_div_unsign_bkh:divider                                                                                    ;              ;
;             |alt_u_div_ove:divider|             ; 36 (36)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod26|lpm_divide_45m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider                                                              ;              ;
;    |lpm_divide:Mod28|                           ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod28                                                                                                                                              ;              ;
;       |lpm_divide_25m:auto_generated|           ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod28|lpm_divide_25m:auto_generated                                                                                                                ;              ;
;          |sign_div_unsign_akh:divider|          ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod28|lpm_divide_25m:auto_generated|sign_div_unsign_akh:divider                                                                                    ;              ;
;             |alt_u_div_lve:divider|             ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod28|lpm_divide_25m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_lve:divider                                                              ;              ;
;    |lpm_divide:Mod2|                            ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod2                                                                                                                                               ;              ;
;       |lpm_divide_25m:auto_generated|           ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod2|lpm_divide_25m:auto_generated                                                                                                                 ;              ;
;          |sign_div_unsign_akh:divider|          ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod2|lpm_divide_25m:auto_generated|sign_div_unsign_akh:divider                                                                                     ;              ;
;             |alt_u_div_lve:divider|             ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod2|lpm_divide_25m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_lve:divider                                                               ;              ;
;    |lpm_divide:Mod4|                            ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod4                                                                                                                                               ;              ;
;       |lpm_divide_25m:auto_generated|           ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod4|lpm_divide_25m:auto_generated                                                                                                                 ;              ;
;          |sign_div_unsign_akh:divider|          ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod4|lpm_divide_25m:auto_generated|sign_div_unsign_akh:divider                                                                                     ;              ;
;             |alt_u_div_lve:divider|             ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod4|lpm_divide_25m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_lve:divider                                                               ;              ;
;    |lpm_divide:Mod6|                            ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod6                                                                                                                                               ;              ;
;       |lpm_divide_05m:auto_generated|           ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod6|lpm_divide_05m:auto_generated                                                                                                                 ;              ;
;          |sign_div_unsign_7kh:divider|          ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod6|lpm_divide_05m:auto_generated|sign_div_unsign_7kh:divider                                                                                     ;              ;
;             |alt_u_div_gve:divider|             ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod6|lpm_divide_05m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_gve:divider                                                               ;              ;
;    |lpm_divide:Mod8|                            ; 195 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 195 (0)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod8                                                                                                                                               ;              ;
;       |lpm_divide_u7m:auto_generated|           ; 195 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 195 (0)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod8|lpm_divide_u7m:auto_generated                                                                                                                 ;              ;
;          |sign_div_unsign_5nh:divider|          ; 195 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 195 (0)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider                                                                                     ;              ;
;             |alt_u_div_c5f:divider|             ; 195 (195)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 195 (195)    ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider                                                               ;              ;
;    |lpm_divide:Mod9|                            ; 146 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 146 (0)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod9                                                                                                                                               ;              ;
;       |lpm_divide_u7m:auto_generated|           ; 146 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 146 (0)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod9|lpm_divide_u7m:auto_generated                                                                                                                 ;              ;
;          |sign_div_unsign_5nh:divider|          ; 146 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 146 (0)      ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod9|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider                                                                                     ;              ;
;             |alt_u_div_c5f:divider|             ; 146 (146)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 146 (146)    ; 0 (0)             ; 0 (0)            ; |g30_all_functinal_clock|lpm_divide:Mod9|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider                                                               ;              ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; eS[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; eS[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; eS[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; eS[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; eS[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; eS[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; eM[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; eM[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; eM[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; eM[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; eM[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; eM[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; eH[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; eH[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; eH[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; eH[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; eH[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; lcda[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; lcda[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; lcda[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; lcda[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; lcdb[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; lcdb[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; lcdb[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; lcdb[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; lcdc[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; lcdc[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; lcdc[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; lcdc[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; lcdd[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; lcdd[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; lcdd[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; lcdd[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; segment1[0] ; Output   ; --            ; --            ; --                    ; --  ;
; segment1[1] ; Output   ; --            ; --            ; --                    ; --  ;
; segment1[2] ; Output   ; --            ; --            ; --                    ; --  ;
; segment1[3] ; Output   ; --            ; --            ; --                    ; --  ;
; segment1[4] ; Output   ; --            ; --            ; --                    ; --  ;
; segment1[5] ; Output   ; --            ; --            ; --                    ; --  ;
; segment1[6] ; Output   ; --            ; --            ; --                    ; --  ;
; segment2[0] ; Output   ; --            ; --            ; --                    ; --  ;
; segment2[1] ; Output   ; --            ; --            ; --                    ; --  ;
; segment2[2] ; Output   ; --            ; --            ; --                    ; --  ;
; segment2[3] ; Output   ; --            ; --            ; --                    ; --  ;
; segment2[4] ; Output   ; --            ; --            ; --                    ; --  ;
; segment2[5] ; Output   ; --            ; --            ; --                    ; --  ;
; segment2[6] ; Output   ; --            ; --            ; --                    ; --  ;
; segment3[0] ; Output   ; --            ; --            ; --                    ; --  ;
; segment3[1] ; Output   ; --            ; --            ; --                    ; --  ;
; segment3[2] ; Output   ; --            ; --            ; --                    ; --  ;
; segment3[3] ; Output   ; --            ; --            ; --                    ; --  ;
; segment3[4] ; Output   ; --            ; --            ; --                    ; --  ;
; segment3[5] ; Output   ; --            ; --            ; --                    ; --  ;
; segment3[6] ; Output   ; --            ; --            ; --                    ; --  ;
; segment4[0] ; Output   ; --            ; --            ; --                    ; --  ;
; segment4[1] ; Output   ; --            ; --            ; --                    ; --  ;
; segment4[2] ; Output   ; --            ; --            ; --                    ; --  ;
; segment4[3] ; Output   ; --            ; --            ; --                    ; --  ;
; segment4[4] ; Output   ; --            ; --            ; --                    ; --  ;
; segment4[5] ; Output   ; --            ; --            ; --                    ; --  ;
; segment4[6] ; Output   ; --            ; --            ; --                    ; --  ;
; DSTsw9      ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; sw4_8[0]    ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; sw0_3[1]    ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; sw0_3[2]    ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; sw0_3[3]    ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; sw0_3[0]    ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; sw4_8[3]    ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; sw4_8[4]    ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; sw4_8[1]    ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; sw4_8[2]    ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; clock       ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; aReset      ; Input    ; (6) 4358 ps   ; (0) 325 ps    ; --                    ; --  ;
; cReset      ; Input    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; pb0         ; Input    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
+-------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                       ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; DSTsw9                                                                                                                    ;                   ;         ;
; sw4_8[0]                                                                                                                  ;                   ;         ;
; sw0_3[1]                                                                                                                  ;                   ;         ;
; sw0_3[2]                                                                                                                  ;                   ;         ;
; sw0_3[3]                                                                                                                  ;                   ;         ;
; sw0_3[0]                                                                                                                  ;                   ;         ;
; sw4_8[3]                                                                                                                  ;                   ;         ;
; sw4_8[4]                                                                                                                  ;                   ;         ;
; sw4_8[1]                                                                                                                  ;                   ;         ;
; sw4_8[2]                                                                                                                  ;                   ;         ;
; clock                                                                                                                     ;                   ;         ;
; aReset                                                                                                                    ;                   ;         ;
;      - g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|load1                                                ; 0                 ; 6       ;
;      - g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|lpm_counter:Scounter0to9|cntr_mfj:auto_generated|_~0 ; 0                 ; 6       ;
;      - g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|load2                                                ; 0                 ; 6       ;
;      - g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|load3                                                ; 0                 ; 6       ;
;      - g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|load4                                                ; 0                 ; 6       ;
;      - g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|load5                                                ; 0                 ; 6       ;
;      - g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|lpm_counter:Hcounter0to4|cntr_mfj:auto_generated|_~0 ; 0                 ; 6       ;
;      - g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|load6                                                ; 0                 ; 6       ;
;      - g30_YMD_Counter:EarthYMD|month_inter[3]~head_lut                                                                   ; 0                 ; 6       ;
;      - g30_YMD_Counter:EarthYMD|month_inter[1]~head_lut                                                                   ; 0                 ; 6       ;
;      - g30_YMD_Counter:EarthYMD|month_inter[0]~head_lut                                                                   ; 0                 ; 6       ;
;      - g30_YMD_Counter:EarthYMD|month_inter[2]~head_lut                                                                   ; 0                 ; 6       ;
;      - g30_YMD_Counter:EarthYMD|year_inter[1]~head_lut                                                                    ; 0                 ; 6       ;
;      - g30_YMD_Counter:EarthYMD|year_inter[0]~head_lut                                                                    ; 0                 ; 6       ;
;      - g30_YMD_Counter:EarthYMD|day_inter[0]~head_lut                                                                     ; 0                 ; 6       ;
;      - g30_YMD_Counter:EarthYMD|day_inter[1]~head_lut                                                                     ; 0                 ; 6       ;
;      - g30_YMD_Counter:EarthYMD|day_inter[4]~head_lut                                                                     ; 0                 ; 6       ;
;      - g30_YMD_Counter:EarthYMD|day_inter[3]~head_lut                                                                     ; 0                 ; 6       ;
;      - g30_YMD_Counter:EarthYMD|day_inter[2]~head_lut                                                                     ; 0                 ; 6       ;
;      - g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|load1                                                 ; 0                 ; 6       ;
;      - g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|lpm_counter:Scounter0to9|cntr_mfj:auto_generated|_~0  ; 0                 ; 6       ;
;      - g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|load3                                                 ; 0                 ; 6       ;
;      - g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|lpm_counter:Mcounter0to9|cntr_mfj:auto_generated|_~0  ; 0                 ; 6       ;
;      - g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|load5                                                 ; 0                 ; 6       ;
;      - g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|lpm_counter:Hcounter0to4|cntr_mfj:auto_generated|_~0  ; 0                 ; 6       ;
;      - g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|load4                                                 ; 0                 ; 6       ;
;      - g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|load6~0                                               ; 0                 ; 6       ;
;      - g30_YMD_Counter:EarthYMD|year_inter[11]~head_lut                                                                   ; 0                 ; 6       ;
;      - g30_YMD_Counter:EarthYMD|year_inter[10]~head_lut                                                                   ; 0                 ; 6       ;
;      - g30_YMD_Counter:EarthYMD|year_inter[9]~head_lut                                                                    ; 0                 ; 6       ;
;      - g30_YMD_Counter:EarthYMD|year_inter[8]~head_lut                                                                    ; 0                 ; 6       ;
;      - g30_YMD_Counter:EarthYMD|year_inter[7]~head_lut                                                                    ; 0                 ; 6       ;
;      - g30_YMD_Counter:EarthYMD|year_inter[6]~head_lut                                                                    ; 0                 ; 6       ;
;      - g30_YMD_Counter:EarthYMD|year_inter[5]~head_lut                                                                    ; 0                 ; 6       ;
;      - g30_YMD_Counter:EarthYMD|year_inter[4]~head_lut                                                                    ; 0                 ; 6       ;
;      - g30_YMD_Counter:EarthYMD|year_inter[3]~head_lut                                                                    ; 0                 ; 6       ;
;      - g30_YMD_Counter:EarthYMD|year_inter[2]~head_lut                                                                    ; 0                 ; 6       ;
;      - g30_Mars_Earth_clock:MarEarClock|g30_Basic_Timer:basicTimer|A                                                      ; 0                 ; 6       ;
;      - g30_YMD_Counter:EarthYMD|month_inter[2]~clear_lut                                                                  ; 0                 ; 6       ;
;      - g30_YMD_Counter:EarthYMD|year_inter[11]~24                                                                         ; 1                 ; 0       ;
;      - g30_Mars_Earth_clock:MarEarClock|g30_Basic_Timer:basicTimer|H                                                      ; 0                 ; 6       ;
;      - g30_YMD_Counter:EarthYMD|Daylim[1]~0                                                                               ; 0                 ; 6       ;
;      - g30_UTC_to_MTC:UTC2MTC|g30_YMD_Counter:YMDcounter|year_inter[0]~11                                                 ; 0                 ; 6       ;
;      - g30_UTC_to_MTC:UTC2MTC|g30_YMD_Counter:YMDcounter|year_inter[4]~head_lut                                           ; 1                 ; 0       ;
;      - g30_UTC_to_MTC:UTC2MTC|g30_YMD_Counter:YMDcounter|year_inter[6]~head_lut                                           ; 1                 ; 0       ;
;      - g30_UTC_to_MTC:UTC2MTC|g30_YMD_Counter:YMDcounter|year_inter[7]~head_lut                                           ; 1                 ; 0       ;
;      - g30_UTC_to_MTC:UTC2MTC|g30_YMD_Counter:YMDcounter|year_inter[8]~head_lut                                           ; 1                 ; 0       ;
;      - g30_UTC_to_MTC:UTC2MTC|g30_YMD_Counter:YMDcounter|year_inter[9]~head_lut                                           ; 1                 ; 0       ;
;      - g30_UTC_to_MTC:UTC2MTC|g30_YMD_Counter:YMDcounter|year_inter[10]~head_lut                                          ; 1                 ; 0       ;
;      - g30_UTC_to_MTC:UTC2MTC|g30_YMD_Counter:YMDcounter|day_inter[0]~head_lut                                            ; 1                 ; 0       ;
;      - g30_UTC_to_MTC:UTC2MTC|g30_YMD_Counter:YMDcounter|day_inter[1]~head_lut                                            ; 1                 ; 0       ;
;      - g30_UTC_to_MTC:UTC2MTC|g30_YMD_Counter:YMDcounter|day_inter[2]~head_lut                                            ; 1                 ; 0       ;
;      - g30_UTC_to_MTC:UTC2MTC|g30_HMS_Counter:HMScounter|load1~2                                                          ; 0                 ; 6       ;
;      - g30_UTC_to_MTC:UTC2MTC|g30_HMS_Counter:HMScounter|lpm_counter:Scounter0to9|cntr_mfj:auto_generated|_~0             ; 0                 ; 6       ;
;      - g30_UTC_to_MTC:UTC2MTC|g30_HMS_Counter:HMScounter|load2                                                            ; 0                 ; 6       ;
;      - g30_UTC_to_MTC:UTC2MTC|g30_YMD_Counter:YMDcounter|year_inter[11]~18                                                ; 1                 ; 0       ;
;      - g30_UTC_to_MTC:UTC2MTC|g30_HMS_Counter:HMScounter|load5                                                            ; 0                 ; 6       ;
;      - g30_UTC_to_MTC:UTC2MTC|g30_HMS_Counter:HMScounter|lpm_counter:Hcounter0to4|cntr_mfj:auto_generated|_~2             ; 0                 ; 6       ;
;      - g30_UTC_to_MTC:UTC2MTC|g30_HMS_Counter:HMScounter|load6                                                            ; 0                 ; 6       ;
;      - g30_UTC_to_MTC:UTC2MTC|g30_HMS_Counter:HMScounter|lpm_counter:Hcounter0to2|cntr_mfj:auto_generated|_~2             ; 0                 ; 6       ;
;      - g30_UTC_to_MTC:UTC2MTC|g30_HMS_Counter:HMScounter|load3                                                            ; 0                 ; 6       ;
;      - g30_UTC_to_MTC:UTC2MTC|g30_HMS_Counter:HMScounter|load1                                                            ; 0                 ; 6       ;
;      - g30_YMD_Counter:EarthYMD|month_inter[3]~latch                                                                      ; 0                 ; 6       ;
;      - g30_YMD_Counter:EarthYMD|month_inter[1]~latch                                                                      ; 0                 ; 6       ;
;      - g30_YMD_Counter:EarthYMD|month_inter[0]~latch                                                                      ; 0                 ; 6       ;
;      - g30_YMD_Counter:EarthYMD|month_inter[2]~latch                                                                      ; 0                 ; 6       ;
;      - g30_YMD_Counter:EarthYMD|year_inter[1]~latch                                                                       ; 0                 ; 6       ;
;      - g30_YMD_Counter:EarthYMD|year_inter[0]~latch                                                                       ; 0                 ; 6       ;
;      - g30_YMD_Counter:EarthYMD|day_inter[0]~latch                                                                        ; 0                 ; 6       ;
;      - g30_YMD_Counter:EarthYMD|day_inter[1]~latch                                                                        ; 0                 ; 6       ;
;      - g30_YMD_Counter:EarthYMD|day_inter[4]~latch                                                                        ; 0                 ; 6       ;
;      - g30_YMD_Counter:EarthYMD|day_inter[3]~latch                                                                        ; 0                 ; 6       ;
;      - g30_YMD_Counter:EarthYMD|day_inter[2]~latch                                                                        ; 0                 ; 6       ;
;      - g30_YMD_Counter:EarthYMD|year_inter[11]~latch                                                                      ; 0                 ; 6       ;
;      - g30_YMD_Counter:EarthYMD|year_inter[10]~latch                                                                      ; 0                 ; 6       ;
;      - g30_YMD_Counter:EarthYMD|year_inter[9]~latch                                                                       ; 0                 ; 6       ;
;      - g30_YMD_Counter:EarthYMD|year_inter[8]~latch                                                                       ; 0                 ; 6       ;
;      - g30_YMD_Counter:EarthYMD|year_inter[7]~latch                                                                       ; 0                 ; 6       ;
;      - g30_YMD_Counter:EarthYMD|year_inter[6]~latch                                                                       ; 0                 ; 6       ;
;      - g30_YMD_Counter:EarthYMD|year_inter[5]~latch                                                                       ; 0                 ; 6       ;
;      - g30_YMD_Counter:EarthYMD|year_inter[4]~latch                                                                       ; 0                 ; 6       ;
;      - g30_YMD_Counter:EarthYMD|year_inter[3]~latch                                                                       ; 0                 ; 6       ;
;      - g30_YMD_Counter:EarthYMD|year_inter[2]~latch                                                                       ; 0                 ; 6       ;
;      - g30_UTC_to_MTC:UTC2MTC|g30_YMD_Counter:YMDcounter|year_inter[4]~latch                                              ; 0                 ; 6       ;
; cReset                                                                                                                    ;                   ;         ;
;      - g30_Controller:controller|y_present.A                                                                              ; 0                 ; 6       ;
;      - g30_Controller:controller|y_present.B                                                                              ; 0                 ; 6       ;
;      - g30_Controller:controller|y_present.C                                                                              ; 0                 ; 6       ;
;      - g30_Controller:controller|y_present.D                                                                              ; 0                 ; 6       ;
;      - g30_Controller:controller|y_present.F                                                                              ; 0                 ; 6       ;
;      - g30_Controller:controller|y_present.E                                                                              ; 0                 ; 6       ;
;      - g30_Controller:controller|g30_Basic_Timer:basicTimer|A                                                             ; 0                 ; 6       ;
; pb0                                                                                                                       ;                   ;         ;
;      - g30_Controller:controller|y_present~10                                                                             ; 1                 ; 6       ;
+---------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                             ;
+--------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                               ; Location           ; Fan-Out ; Usage                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; D_Set[2]~0                                                                                                         ; LCCOMB_X32_Y11_N16 ; 5       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; EH_Set[4]~0                                                                                                        ; LCCOMB_X32_Y11_N22 ; 5       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; EM_Set[5]~0                                                                                                        ; LCCOMB_X32_Y11_N10 ; 6       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; ES_Set[5]~0                                                                                                        ; LCCOMB_X32_Y11_N12 ; 6       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; LCD1[3]~9                                                                                                          ; LCCOMB_X25_Y7_N14  ; 15      ; Latch enable             ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; M_Set[3]~0                                                                                                         ; LCCOMB_X32_Y11_N18 ; 4       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; Y_Set[11]~0                                                                                                        ; LCCOMB_X32_Y11_N8  ; 9       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; cReset                                                                                                             ; PIN_R21            ; 7       ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; clock                                                                                                              ; PIN_L1             ; 172     ; Clock                    ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; clock                                                                                                              ; PIN_L1             ; 53      ; Clock                    ; no     ; --                   ; --               ; --                        ;
; g30_Controller:controller|g30_Basic_Timer:basicTimer|A                                                             ; LCCOMB_X12_Y9_N4   ; 26      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; g30_Controller:controller|y_present.A                                                                              ; LCFF_X26_Y7_N31    ; 17      ; Latch enable             ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; g30_Controller:controller|y_present.B                                                                              ; LCFF_X26_Y7_N19    ; 5       ; Latch enable             ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; g30_Controller:controller|y_present~10                                                                             ; LCCOMB_X12_Y9_N2   ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; g30_Mars_Earth_clock:MarEarClock|g30_Basic_Timer:basicTimer|A                                                      ; LCCOMB_X39_Y11_N12 ; 26      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; g30_Mars_Earth_clock:MarEarClock|g30_Basic_Timer:basicTimer|H                                                      ; LCCOMB_X39_Y11_N22 ; 26      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|Mux6~0                                               ; LCCOMB_X24_Y9_N14  ; 7       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|load1                                                ; LCCOMB_X26_Y7_N10  ; 4       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|load2                                                ; LCCOMB_X26_Y7_N24  ; 9       ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|load3                                                ; LCCOMB_X26_Y7_N26  ; 4       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|load4                                                ; LCCOMB_X25_Y9_N18  ; 5       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|load5                                                ; LCCOMB_X25_Y9_N2   ; 8       ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|load6                                                ; LCCOMB_X24_Y9_N4   ; 4       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|lpm_counter:Hcounter0to4|cntr_mfj:auto_generated|_~0 ; LCCOMB_X25_Y9_N28  ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|lpm_counter:Mcounter0to5|cntr_mfj:auto_generated|_~0 ; LCCOMB_X26_Y7_N0   ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|lpm_counter:Scounter0to9|cntr_mfj:auto_generated|_~0 ; LCCOMB_X26_Y7_N6   ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:earthCounter|lpm_counter:counter0to5|cntr_mfj:auto_generated|_~0  ; LCCOMB_X26_Y7_N28  ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|load1                                                 ; LCCOMB_X10_Y20_N2  ; 4       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|load3                                                 ; LCCOMB_X13_Y20_N28 ; 4       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|load4                                                 ; LCCOMB_X12_Y20_N24 ; 5       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|load5                                                 ; LCCOMB_X38_Y12_N18 ; 8       ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|load6~0                                               ; LCCOMB_X37_Y10_N4  ; 4       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|lpm_counter:Hcounter0to4|cntr_mfj:auto_generated|_~0  ; LCCOMB_X38_Y12_N12 ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|lpm_counter:Mcounter0to5|cntr_mfj:auto_generated|_~0  ; LCCOMB_X12_Y20_N2  ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|lpm_counter:Mcounter0to9|cntr_mfj:auto_generated|_~0  ; LCCOMB_X12_Y20_N18 ; 9       ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|lpm_counter:Scounter0to9|cntr_mfj:auto_generated|_~0  ; LCCOMB_X10_Y20_N28 ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; g30_Mars_Earth_clock:MarEarClock|g30_HMS_Counter:marsCounter|lpm_counter:counter0to5|cntr_mfj:auto_generated|_~0   ; LCCOMB_X12_Y20_N26 ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; g30_UTC_to_MTC:UTC2MTC|CountDone                                                                                   ; LCCOMB_X12_Y11_N22 ; 314     ; Clock, Latch enable      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; g30_UTC_to_MTC:UTC2MTC|Ndayscalc~0                                                                                 ; LCCOMB_X12_Y11_N24 ; 14      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; g30_UTC_to_MTC:UTC2MTC|g30_HMS_Counter:HMScounter|Mux6~0                                                           ; LCCOMB_X23_Y11_N30 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; g30_UTC_to_MTC:UTC2MTC|g30_HMS_Counter:HMScounter|load1                                                            ; LCCOMB_X15_Y9_N16  ; 4       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; g30_UTC_to_MTC:UTC2MTC|g30_HMS_Counter:HMScounter|load1~2                                                          ; LCCOMB_X15_Y9_N0   ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; g30_UTC_to_MTC:UTC2MTC|g30_HMS_Counter:HMScounter|load2                                                            ; LCCOMB_X18_Y11_N28 ; 9       ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; g30_UTC_to_MTC:UTC2MTC|g30_HMS_Counter:HMScounter|load3                                                            ; LCCOMB_X23_Y11_N10 ; 8       ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; g30_UTC_to_MTC:UTC2MTC|g30_HMS_Counter:HMScounter|load4                                                            ; LCCOMB_X23_Y11_N4  ; 4       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; g30_UTC_to_MTC:UTC2MTC|g30_HMS_Counter:HMScounter|load5                                                            ; LCCOMB_X23_Y11_N26 ; 4       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; g30_UTC_to_MTC:UTC2MTC|g30_HMS_Counter:HMScounter|load6                                                            ; LCCOMB_X23_Y11_N12 ; 4       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; g30_UTC_to_MTC:UTC2MTC|g30_HMS_Counter:HMScounter|lpm_counter:Hcounter0to2|cntr_mfj:auto_generated|_~2             ; LCCOMB_X23_Y11_N2  ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; g30_UTC_to_MTC:UTC2MTC|g30_HMS_Counter:HMScounter|lpm_counter:Hcounter0to4|cntr_mfj:auto_generated|_~2             ; LCCOMB_X23_Y11_N28 ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; g30_UTC_to_MTC:UTC2MTC|g30_HMS_Counter:HMScounter|lpm_counter:Scounter0to9|cntr_mfj:auto_generated|_~0             ; LCCOMB_X18_Y11_N12 ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; g30_UTC_to_MTC:UTC2MTC|g30_HMS_Counter:HMScounter|lpm_counter:counter0to5|cntr_mfj:auto_generated|_~0              ; LCCOMB_X16_Y9_N8   ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; g30_UTC_to_MTC:UTC2MTC|g30_YMD_Counter:YMDcounter|year_inter[0]~11                                                 ; LCCOMB_X10_Y9_N8   ; 21      ; Async. clear             ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; g30_YMD_Counter:EarthYMD|Daylim[1]~0                                                                               ; LCCOMB_X35_Y10_N22 ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; g30_YMD_Counter:EarthYMD|month_inter[2]~clear_lut                                                                  ; LCCOMB_X35_Y10_N4  ; 21      ; Async. clear             ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; g30_YMD_Counter:EarthYMD|year_inter[11]~24                                                                         ; LCCOMB_X31_Y10_N14 ; 21      ; Latch enable             ; yes    ; Global Clock         ; GCLK14           ; --                        ;
+--------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                             ;
+--------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                                               ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; LCD1[3]~9                                                          ; LCCOMB_X25_Y7_N14  ; 15      ; Global Clock         ; GCLK13           ; --                        ;
; clock                                                              ; PIN_L1             ; 172     ; Global Clock         ; GCLK2            ; --                        ;
; g30_Controller:controller|y_present.A                              ; LCFF_X26_Y7_N31    ; 17      ; Global Clock         ; GCLK12           ; --                        ;
; g30_Controller:controller|y_present.B                              ; LCFF_X26_Y7_N19    ; 5       ; Global Clock         ; GCLK15           ; --                        ;
; g30_UTC_to_MTC:UTC2MTC|CountDone                                   ; LCCOMB_X12_Y11_N22 ; 314     ; Global Clock         ; GCLK3            ; --                        ;
; g30_UTC_to_MTC:UTC2MTC|g30_YMD_Counter:YMDcounter|year_inter[0]~11 ; LCCOMB_X10_Y9_N8   ; 21      ; Global Clock         ; GCLK0            ; --                        ;
; g30_YMD_Counter:EarthYMD|month_inter[2]~clear_lut                  ; LCCOMB_X35_Y10_N4  ; 21      ; Global Clock         ; GCLK5            ; --                        ;
; g30_YMD_Counter:EarthYMD|year_inter[11]~24                         ; LCCOMB_X31_Y10_N14 ; 21      ; Global Clock         ; GCLK14           ; --                        ;
+--------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                         ;
+-------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                          ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------+---------+
; aReset                                                                                                                        ; 84      ;
; ~GND                                                                                                                          ; 73      ;
; g30_Controller:controller|y_present.F                                                                                         ; 61      ;
; g30_timezone_DST_modifier:ETDmodifier|LessThan0~0                                                                             ; 58      ;
; clock                                                                                                                         ; 52      ;
; sw4_8[0]                                                                                                                      ; 48      ;
; sw0_3[3]                                                                                                                      ; 43      ;
; sw0_3[2]                                                                                                                      ; 40      ;
; sw0_3[1]                                                                                                                      ; 39      ;
; g30_timezone_DST_modifier:ETDmodifier|EYears[2]~22                                                                            ; 36      ;
; sw4_8[1]                                                                                                                      ; 32      ;
; lpm_divide:Mod9|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_9_result_int[10]~18   ; 29      ;
; lpm_divide:Mod22|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_9_result_int[10]~18  ; 29      ;
; lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_9_result_int[10]~18   ; 29      ;
; sw4_8[2]                                                                                                                      ; 28      ;
; g30_Mars_Earth_clock:MarEarClock|g30_Basic_Timer:basicTimer|H                                                                 ; 26      ;
; g30_Controller:controller|g30_Basic_Timer:basicTimer|A                                                                        ; 26      ;
; g30_Mars_Earth_clock:MarEarClock|g30_Basic_Timer:basicTimer|A                                                                 ; 26      ;
; lpm_divide:Mod9|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_8_result_int[9]~16    ; 26      ;
; lpm_divide:Mod22|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_8_result_int[9]~16   ; 26      ;
; lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_8_result_int[9]~16    ; 26      ;
; lpm_divide:Div6|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_9_result_int[10]~14   ; 25      ;
; lpm_divide:Div13|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_7_result_int[8]~12   ; 23      ;
; lpm_divide:Mod9|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_7_result_int[8]~14    ; 23      ;
; lpm_divide:Mod23|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|op_10~14                     ; 23      ;
; lpm_divide:Mod22|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_7_result_int[8]~14   ; 23      ;
; lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_7_result_int[8]~14    ; 23      ;
; g30_YMD_Counter:EarthYMD|year_inter[11]~24                                                                                    ; 22      ;
; lpm_divide:Mod10|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_10_result_int[11]~20 ; 22      ;
; lpm_divide:Mod10|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|op_10~16                     ; 22      ;
; lpm_divide:Div5|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_9_result_int[8]~12    ; 22      ;
; lpm_divide:Div5|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_8_result_int[8]~12    ; 22      ;
; lpm_divide:Div5|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_7_result_int[8]~12    ; 22      ;
; lpm_divide:Mod24|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_10_result_int[11]~20 ; 22      ;
; lpm_divide:Mod24|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|op_10~16                     ; 22      ;
; lpm_divide:Div13|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_9_result_int[8]~12   ; 22      ;
; lpm_divide:Div13|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_8_result_int[8]~12   ; 22      ;
; lpm_divide:Mod9|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_10_result_int[11]~20  ; 22      ;
; lpm_divide:Mod22|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_10_result_int[11]~20 ; 22      ;
; lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_10_result_int[11]~20  ; 22      ;
; lpm_divide:Div5|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_6_result_int[7]~10    ; 21      ;
; sw4_8[4]                                                                                                                      ; 20      ;
; g30_setTimeDate_modifier:setTimeModifier|earthHours[4]~0                                                                      ; 20      ;
; lpm_divide:Div13|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_6_result_int[7]~10   ; 20      ;
; lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_6_result_int[7]~12    ; 20      ;
; g30_UTC_to_MTC:UTC2MTC|g30_YMD_Counter:YMDcounter|year_inter[4]~latch                                                         ; 19      ;
; lpm_divide:Mod23|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|op_1~18                      ; 19      ;
; sw0_3[0]                                                                                                                      ; 18      ;
; ES_Set[1]                                                                                                                     ; 18      ;
; g30_YMD_Counter:EarthYMD|year_inter[3]~head_lut                                                                               ; 17      ;
+-------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+------------+
; Name                                                                                                            ; Type ; Mode ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF         ; Location   ;
+-----------------------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+------------+
; g30_binary_to_BCD:Bi2BCD|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_e501:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; Single Clock ; 64           ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 512  ; 64                          ; 8                           ; --                          ; --                          ; 512                 ; 1    ; crc_rom.mif ; M4K_X17_Y8 ;
+-----------------------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 52                ;
; Simple Multipliers (18-bit)           ; 7           ; 1                   ; 26                ;
; Embedded Multiplier Blocks            ; 7           ; --                  ; 26                ;
; Embedded Multiplier 9-bit elements    ; 14          ; 2                   ; 52                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 7           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                        ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_out10     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult9  ;                            ; DSPMULT_X28_Y15_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_out8      ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult7  ;                            ; DSPMULT_X28_Y12_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_out14     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult13 ;                            ; DSPMULT_X28_Y11_N0 ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_out6      ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult5  ;                            ; DSPMULT_X28_Y13_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_out4      ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult3  ;                            ; DSPMULT_X28_Y16_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_out12     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult11 ;                            ; DSPMULT_X28_Y14_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|w1013w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    g30_UTC_to_MTC:UTC2MTC|lpm_mult:Mult1|mult_fct:auto_generated|mac_mult1  ;                            ; DSPMULT_X28_Y17_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
+-----------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 5,196 / 54,004 ( 10 % ) ;
; C16 interconnects          ; 55 / 2,100 ( 3 % )      ;
; C4 interconnects           ; 2,724 / 36,000 ( 8 % )  ;
; Direct links               ; 1,238 / 54,004 ( 2 % )  ;
; Global clocks              ; 8 / 16 ( 50 % )         ;
; Local interconnects        ; 1,639 / 18,752 ( 9 % )  ;
; R24 interconnects          ; 153 / 1,900 ( 8 % )     ;
; R4 interconnects           ; 3,598 / 46,920 ( 8 % )  ;
+----------------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+--------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 8.09) ; Number of LABs  (Total = 513) ;
+--------------------------------------------+-------------------------------+
; 1                                          ; 182                           ;
; 2                                          ; 53                            ;
; 3                                          ; 7                             ;
; 4                                          ; 7                             ;
; 5                                          ; 4                             ;
; 6                                          ; 5                             ;
; 7                                          ; 6                             ;
; 8                                          ; 2                             ;
; 9                                          ; 21                            ;
; 10                                         ; 5                             ;
; 11                                         ; 3                             ;
; 12                                         ; 6                             ;
; 13                                         ; 4                             ;
; 14                                         ; 7                             ;
; 15                                         ; 5                             ;
; 16                                         ; 196                           ;
+--------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.20) ; Number of LABs  (Total = 513) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 19                            ;
; 1 Clock                            ; 42                            ;
; 1 Clock enable                     ; 20                            ;
; 1 Sync. load                       ; 15                            ;
; 2 Async. clears                    ; 1                             ;
; 2 Clock enables                    ; 2                             ;
; 2 Clocks                           ; 4                             ;
+------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 8.01) ; Number of LABs  (Total = 513) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 3                             ;
; 1                                           ; 182                           ;
; 2                                           ; 56                            ;
; 3                                           ; 7                             ;
; 4                                           ; 5                             ;
; 5                                           ; 3                             ;
; 6                                           ; 3                             ;
; 7                                           ; 4                             ;
; 8                                           ; 10                            ;
; 9                                           ; 24                            ;
; 10                                          ; 9                             ;
; 11                                          ; 9                             ;
; 12                                          ; 13                            ;
; 13                                          ; 3                             ;
; 14                                          ; 15                            ;
; 15                                          ; 28                            ;
; 16                                          ; 100                           ;
; 17                                          ; 7                             ;
; 18                                          ; 6                             ;
; 19                                          ; 5                             ;
; 20                                          ; 11                            ;
; 21                                          ; 1                             ;
; 22                                          ; 2                             ;
; 23                                          ; 0                             ;
; 24                                          ; 0                             ;
; 25                                          ; 0                             ;
; 26                                          ; 3                             ;
; 27                                          ; 0                             ;
; 28                                          ; 1                             ;
; 29                                          ; 2                             ;
; 30                                          ; 1                             ;
+---------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 5.53) ; Number of LABs  (Total = 513) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 3                             ;
; 1                                               ; 228                           ;
; 2                                               ; 21                            ;
; 3                                               ; 14                            ;
; 4                                               ; 26                            ;
; 5                                               ; 10                            ;
; 6                                               ; 12                            ;
; 7                                               ; 16                            ;
; 8                                               ; 18                            ;
; 9                                               ; 30                            ;
; 10                                              ; 23                            ;
; 11                                              ; 17                            ;
; 12                                              ; 17                            ;
; 13                                              ; 22                            ;
; 14                                              ; 8                             ;
; 15                                              ; 13                            ;
; 16                                              ; 34                            ;
; 17                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 8.86) ; Number of LABs  (Total = 513) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 0                             ;
; 1                                           ; 4                             ;
; 2                                           ; 224                           ;
; 3                                           ; 14                            ;
; 4                                           ; 21                            ;
; 5                                           ; 8                             ;
; 6                                           ; 11                            ;
; 7                                           ; 11                            ;
; 8                                           ; 12                            ;
; 9                                           ; 7                             ;
; 10                                          ; 11                            ;
; 11                                          ; 15                            ;
; 12                                          ; 10                            ;
; 13                                          ; 14                            ;
; 14                                          ; 16                            ;
; 15                                          ; 11                            ;
; 16                                          ; 13                            ;
; 17                                          ; 21                            ;
; 18                                          ; 17                            ;
; 19                                          ; 10                            ;
; 20                                          ; 9                             ;
; 21                                          ; 9                             ;
; 22                                          ; 9                             ;
; 23                                          ; 2                             ;
; 24                                          ; 6                             ;
; 25                                          ; 1                             ;
; 26                                          ; 2                             ;
; 27                                          ; 3                             ;
; 28                                          ; 3                             ;
; 29                                          ; 6                             ;
; 30                                          ; 1                             ;
; 31                                          ; 1                             ;
; 32                                          ; 1                             ;
; 33                                          ; 10                            ;
+---------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                                                                     ;
+-------------------------+-------------------------------------------------------------+-------------------+
; Source Clock(s)         ; Destination Clock(s)                                        ; Delay Added in ns ;
+-------------------------+-------------------------------------------------------------+-------------------+
; clock                   ; clock,sw4_8[4],sw4_8[3],aReset                              ; 118.81            ;
; clock                   ; clock,sw4_8[4],sw4_8[3],sw0_3[3],sw0_3[0],sw0_3[2],sw0_3[1] ; 24.8524           ;
; clock,sw4_8[4],sw4_8[3] ; clock,sw4_8[4],sw4_8[3],aReset                              ; 61.9978           ;
+-------------------------+-------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version
    Info: Processing started: Fri Apr 11 19:01:38 2014
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off g30_lab5 -c g30_lab5
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Selected device EP2C20F484C7 for design "g30_lab5"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C15AF484C7 is compatible
    Info: Device EP2C35F484C7 is compatible
    Info: Device EP2C50F484C7 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location C4
    Info: Pin ~nCSO~ is reserved at location C3
    Info: Pin ~LVDS91p/nCEO~ is reserved at location W20
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning: No exact pin location assignment(s) for 33 pins of 75 total pins
    Info: Pin eS[0] not assigned to an exact location on the device
    Info: Pin eS[1] not assigned to an exact location on the device
    Info: Pin eS[2] not assigned to an exact location on the device
    Info: Pin eS[3] not assigned to an exact location on the device
    Info: Pin eS[4] not assigned to an exact location on the device
    Info: Pin eS[5] not assigned to an exact location on the device
    Info: Pin eM[0] not assigned to an exact location on the device
    Info: Pin eM[1] not assigned to an exact location on the device
    Info: Pin eM[2] not assigned to an exact location on the device
    Info: Pin eM[3] not assigned to an exact location on the device
    Info: Pin eM[4] not assigned to an exact location on the device
    Info: Pin eM[5] not assigned to an exact location on the device
    Info: Pin eH[0] not assigned to an exact location on the device
    Info: Pin eH[1] not assigned to an exact location on the device
    Info: Pin eH[2] not assigned to an exact location on the device
    Info: Pin eH[3] not assigned to an exact location on the device
    Info: Pin eH[4] not assigned to an exact location on the device
    Info: Pin lcda[0] not assigned to an exact location on the device
    Info: Pin lcda[1] not assigned to an exact location on the device
    Info: Pin lcda[2] not assigned to an exact location on the device
    Info: Pin lcda[3] not assigned to an exact location on the device
    Info: Pin lcdb[0] not assigned to an exact location on the device
    Info: Pin lcdb[1] not assigned to an exact location on the device
    Info: Pin lcdb[2] not assigned to an exact location on the device
    Info: Pin lcdb[3] not assigned to an exact location on the device
    Info: Pin lcdc[0] not assigned to an exact location on the device
    Info: Pin lcdc[1] not assigned to an exact location on the device
    Info: Pin lcdc[2] not assigned to an exact location on the device
    Info: Pin lcdc[3] not assigned to an exact location on the device
    Info: Pin lcdd[0] not assigned to an exact location on the device
    Info: Pin lcdd[1] not assigned to an exact location on the device
    Info: Pin lcdd[2] not assigned to an exact location on the device
    Info: Pin lcdd[3] not assigned to an exact location on the device
Info: Timing-driven compilation is using the Classic Timing Analyzer
Info: Timing requirements not specified -- quality metrics such as performance and power consumption may be sacrificed to reduce compilation time.
Info: Automatically promoted node clock (placed in PIN L1 (CLK0, LVDSCLK0p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node g30_UTC_to_MTC:UTC2MTC|g30_HMS_Counter:HMScounter|lpm_counter:Scounter0to9|cntr_mfj:auto_generated|counter_reg_bit1a[3]
        Info: Destination node g30_UTC_to_MTC:UTC2MTC|g30_HMS_Counter:HMScounter|lpm_counter:Scounter0to9|cntr_mfj:auto_generated|counter_reg_bit1a[2]
        Info: Destination node g30_UTC_to_MTC:UTC2MTC|g30_HMS_Counter:HMScounter|lpm_counter:Scounter0to9|cntr_mfj:auto_generated|counter_reg_bit1a[1]
        Info: Destination node g30_UTC_to_MTC:UTC2MTC|g30_HMS_Counter:HMScounter|lpm_counter:Scounter0to9|cntr_mfj:auto_generated|counter_reg_bit1a[0]
        Info: Destination node g30_UTC_to_MTC:UTC2MTC|g30_HMS_Counter:HMScounter|lpm_counter:counter0to5|cntr_mfj:auto_generated|counter_reg_bit1a[3]
        Info: Destination node g30_UTC_to_MTC:UTC2MTC|g30_HMS_Counter:HMScounter|lpm_counter:counter0to5|cntr_mfj:auto_generated|counter_reg_bit1a[2]
        Info: Destination node g30_UTC_to_MTC:UTC2MTC|g30_HMS_Counter:HMScounter|lpm_counter:counter0to5|cntr_mfj:auto_generated|counter_reg_bit1a[1]
        Info: Destination node g30_UTC_to_MTC:UTC2MTC|g30_HMS_Counter:HMScounter|lpm_counter:counter0to5|cntr_mfj:auto_generated|counter_reg_bit1a[0]
        Info: Destination node g30_UTC_to_MTC:UTC2MTC|g30_HMS_Counter:HMScounter|lpm_counter:Mcounter0to9|cntr_mfj:auto_generated|counter_reg_bit1a[3]
        Info: Destination node g30_UTC_to_MTC:UTC2MTC|g30_HMS_Counter:HMScounter|lpm_counter:Mcounter0to9|cntr_mfj:auto_generated|counter_reg_bit1a[2]
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node g30_UTC_to_MTC:UTC2MTC|CountDone 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node g30_YMD_Counter:EarthYMD|year_inter[11]~24 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node g30_YMD_Counter:EarthYMD|month_inter[2]~clear_lut
        Info: Destination node g30_YMD_Counter:EarthYMD|month_inter[2]~head_lut
        Info: Destination node g30_YMD_Counter:EarthYMD|month_inter[1]~head_lut
        Info: Destination node g30_YMD_Counter:EarthYMD|month_inter[3]~head_lut
        Info: Destination node g30_YMD_Counter:EarthYMD|month_inter[0]~head_lut
        Info: Destination node g30_YMD_Counter:EarthYMD|year_inter[1]~head_lut
        Info: Destination node g30_YMD_Counter:EarthYMD|year_inter[0]~head_lut
        Info: Destination node g30_YMD_Counter:EarthYMD|day_inter[0]~head_lut
        Info: Destination node g30_YMD_Counter:EarthYMD|day_inter[4]~head_lut
        Info: Destination node g30_YMD_Counter:EarthYMD|day_inter[3]~head_lut
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node g30_Controller:controller|y_present.A 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node LCD2[3]~0
        Info: Destination node LCD1[0]~4
        Info: Destination node LCD1[3]~9
        Info: Destination node LCD2[3]~5
        Info: Destination node LCD2[3]~41
        Info: Destination node LCD3[0]~2
        Info: Destination node LCD4[1]~2
        Info: Destination node LCD3[0]~4
        Info: Destination node LCD3[1]~9
        Info: Destination node LCD3[3]~14
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node LCD1[3]~9 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node g30_Controller:controller|y_present.B 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node LCD1[0]~6
        Info: Destination node g30_Controller:controller|y_present.C
        Info: Destination node LCD1[3]~9
        Info: Destination node LCD1[1]~10
        Info: Destination node LCD1[1]~19
        Info: Destination node LCD1[2]~29
        Info: Destination node LCD1[3]~39
        Info: Destination node LCD2[0]~16
        Info: Destination node LCD2[1]~26
        Info: Destination node LCD2[2]~34
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node g30_UTC_to_MTC:UTC2MTC|g30_YMD_Counter:YMDcounter|year_inter[0]~11 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node g30_YMD_Counter:EarthYMD|month_inter[2]~clear_lut 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Starting register packing
Info: Finished register packing
    Extra Info: Packed 109 registers into blocks of type Embedded multiplier block
    Extra Info: Created 55 register duplicates
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 33 (unused VREF, 3.3V VCCIO, 0 input, 33 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  39 pins available
        Info: I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 32 total pin(s) used --  1 pins available
        Info: I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info: I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  37 pins available
        Info: I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  31 pins available
        Info: I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  38 pins available
        Info: I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  41 pins available
Info: Fitter preparation operations ending: elapsed time is 00:00:03
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:02
Info: Estimated most critical path is register to register delay of 50.640 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X20_Y8; Fanout = 11; REG Node = 'zoneNum[0]'
    Info: 2: + IC(1.350 ns) + CELL(0.495 ns) = 1.845 ns; Loc. = LAB_X26_Y8; Fanout = 2; COMB Node = 'g30_setTimeDate_modifier:setTimeModifier|Add12~1'
    Info: 3: + IC(0.000 ns) + CELL(0.458 ns) = 2.303 ns; Loc. = LAB_X26_Y8; Fanout = 2; COMB Node = 'g30_setTimeDate_modifier:setTimeModifier|Add12~2'
    Info: 4: + IC(1.040 ns) + CELL(0.517 ns) = 3.860 ns; Loc. = LAB_X30_Y8; Fanout = 2; COMB Node = 'g30_setTimeDate_modifier:setTimeModifier|Add14~3'
    Info: 5: + IC(0.000 ns) + CELL(0.458 ns) = 4.318 ns; Loc. = LAB_X30_Y8; Fanout = 4; COMB Node = 'g30_setTimeDate_modifier:setTimeModifier|Add14~4'
    Info: 6: + IC(1.073 ns) + CELL(0.177 ns) = 5.568 ns; Loc. = LAB_X30_Y9; Fanout = 2; COMB Node = 'g30_setTimeDate_modifier:setTimeModifier|LessThan2~0'
    Info: 7: + IC(0.498 ns) + CELL(0.177 ns) = 6.243 ns; Loc. = LAB_X30_Y9; Fanout = 2; COMB Node = 'g30_setTimeDate_modifier:setTimeModifier|EYears[0]~2'
    Info: 8: + IC(0.498 ns) + CELL(0.178 ns) = 6.919 ns; Loc. = LAB_X30_Y9; Fanout = 6; COMB Node = 'g30_setTimeDate_modifier:setTimeModifier|EYears[0]~3'
    Info: 9: + IC(1.073 ns) + CELL(0.178 ns) = 8.170 ns; Loc. = LAB_X31_Y10; Fanout = 2; COMB Node = 'g30_setTimeDate_modifier:setTimeModifier|EMonths[0]~4'
    Info: 10: + IC(0.354 ns) + CELL(0.322 ns) = 8.846 ns; Loc. = LAB_X31_Y10; Fanout = 17; COMB Node = 'g30_YMD_Counter:EarthYMD|month_inter[0]~head_lut'
    Info: 11: + IC(1.073 ns) + CELL(0.177 ns) = 10.096 ns; Loc. = LAB_X30_Y9; Fanout = 6; COMB Node = 'g30_YMD_Counter:EarthYMD|Equal9~0'
    Info: 12: + IC(1.050 ns) + CELL(0.517 ns) = 11.663 ns; Loc. = LAB_X29_Y10; Fanout = 2; COMB Node = 'g30_timezone_DST_modifier:ETDmodifier|Add2~1'
    Info: 13: + IC(0.000 ns) + CELL(0.080 ns) = 11.743 ns; Loc. = LAB_X29_Y10; Fanout = 2; COMB Node = 'g30_timezone_DST_modifier:ETDmodifier|Add2~3'
    Info: 14: + IC(0.000 ns) + CELL(0.080 ns) = 11.823 ns; Loc. = LAB_X29_Y10; Fanout = 2; COMB Node = 'g30_timezone_DST_modifier:ETDmodifier|Add2~5'
    Info: 15: + IC(0.000 ns) + CELL(0.080 ns) = 11.903 ns; Loc. = LAB_X29_Y10; Fanout = 2; COMB Node = 'g30_timezone_DST_modifier:ETDmodifier|Add2~7'
    Info: 16: + IC(0.000 ns) + CELL(0.080 ns) = 11.983 ns; Loc. = LAB_X29_Y10; Fanout = 2; COMB Node = 'g30_timezone_DST_modifier:ETDmodifier|Add2~9'
    Info: 17: + IC(0.000 ns) + CELL(0.080 ns) = 12.063 ns; Loc. = LAB_X29_Y10; Fanout = 2; COMB Node = 'g30_timezone_DST_modifier:ETDmodifier|Add2~11'
    Info: 18: + IC(0.000 ns) + CELL(0.080 ns) = 12.143 ns; Loc. = LAB_X29_Y10; Fanout = 2; COMB Node = 'g30_timezone_DST_modifier:ETDmodifier|Add2~13'
    Info: 19: + IC(0.000 ns) + CELL(0.080 ns) = 12.223 ns; Loc. = LAB_X29_Y10; Fanout = 2; COMB Node = 'g30_timezone_DST_modifier:ETDmodifier|Add2~15'
    Info: 20: + IC(0.000 ns) + CELL(0.080 ns) = 12.303 ns; Loc. = LAB_X29_Y10; Fanout = 2; COMB Node = 'g30_timezone_DST_modifier:ETDmodifier|Add2~17'
    Info: 21: + IC(0.000 ns) + CELL(0.458 ns) = 12.761 ns; Loc. = LAB_X29_Y10; Fanout = 1; COMB Node = 'g30_timezone_DST_modifier:ETDmodifier|Add2~18'
    Info: 22: + IC(0.131 ns) + CELL(0.544 ns) = 13.436 ns; Loc. = LAB_X29_Y10; Fanout = 1; COMB Node = 'g30_timezone_DST_modifier:ETDmodifier|EYears[9]~12'
    Info: 23: + IC(0.154 ns) + CELL(0.521 ns) = 14.111 ns; Loc. = LAB_X29_Y10; Fanout = 16; COMB Node = 'g30_timezone_DST_modifier:ETDmodifier|EYears[9]~13'
    Info: 24: + IC(1.016 ns) + CELL(0.517 ns) = 15.644 ns; Loc. = LAB_X25_Y10; Fanout = 2; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_3_result_int[1]~1'
    Info: 25: + IC(0.000 ns) + CELL(0.080 ns) = 15.724 ns; Loc. = LAB_X25_Y10; Fanout = 2; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_3_result_int[2]~3'
    Info: 26: + IC(0.000 ns) + CELL(0.080 ns) = 15.804 ns; Loc. = LAB_X25_Y10; Fanout = 1; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_3_result_int[3]~5'
    Info: 27: + IC(0.000 ns) + CELL(0.458 ns) = 16.262 ns; Loc. = LAB_X25_Y10; Fanout = 11; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_3_result_int[4]~6'
    Info: 28: + IC(0.755 ns) + CELL(0.177 ns) = 17.194 ns; Loc. = LAB_X24_Y10; Fanout = 2; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[36]~133'
    Info: 29: + IC(0.498 ns) + CELL(0.495 ns) = 18.187 ns; Loc. = LAB_X24_Y10; Fanout = 2; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_4_result_int[1]~1'
    Info: 30: + IC(0.000 ns) + CELL(0.080 ns) = 18.267 ns; Loc. = LAB_X24_Y10; Fanout = 2; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_4_result_int[2]~3'
    Info: 31: + IC(0.000 ns) + CELL(0.080 ns) = 18.347 ns; Loc. = LAB_X24_Y10; Fanout = 2; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_4_result_int[3]~5'
    Info: 32: + IC(0.000 ns) + CELL(0.080 ns) = 18.427 ns; Loc. = LAB_X24_Y10; Fanout = 1; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_4_result_int[4]~7'
    Info: 33: + IC(0.000 ns) + CELL(0.458 ns) = 18.885 ns; Loc. = LAB_X24_Y10; Fanout = 14; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_4_result_int[5]~8'
    Info: 34: + IC(1.040 ns) + CELL(0.178 ns) = 20.103 ns; Loc. = LAB_X20_Y10; Fanout = 3; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[52]~242'
    Info: 35: + IC(1.016 ns) + CELL(0.517 ns) = 21.636 ns; Loc. = LAB_X23_Y10; Fanout = 1; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_5_result_int[5]~9'
    Info: 36: + IC(0.000 ns) + CELL(0.458 ns) = 22.094 ns; Loc. = LAB_X23_Y10; Fanout = 17; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_5_result_int[6]~10'
    Info: 37: + IC(0.895 ns) + CELL(0.319 ns) = 23.308 ns; Loc. = LAB_X20_Y10; Fanout = 3; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[65]~207'
    Info: 38: + IC(1.015 ns) + CELL(0.517 ns) = 24.840 ns; Loc. = LAB_X22_Y10; Fanout = 1; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_6_result_int[6]~11'
    Info: 39: + IC(0.000 ns) + CELL(0.458 ns) = 25.298 ns; Loc. = LAB_X22_Y10; Fanout = 20; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_6_result_int[7]~12'
    Info: 40: + IC(1.037 ns) + CELL(0.521 ns) = 26.856 ns; Loc. = LAB_X20_Y11; Fanout = 2; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[73]~154'
    Info: 41: + IC(1.050 ns) + CELL(0.517 ns) = 28.423 ns; Loc. = LAB_X21_Y10; Fanout = 2; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_7_result_int[2]~3'
    Info: 42: + IC(0.000 ns) + CELL(0.080 ns) = 28.503 ns; Loc. = LAB_X21_Y10; Fanout = 2; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_7_result_int[3]~5'
    Info: 43: + IC(0.000 ns) + CELL(0.080 ns) = 28.583 ns; Loc. = LAB_X21_Y10; Fanout = 2; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_7_result_int[4]~7'
    Info: 44: + IC(0.000 ns) + CELL(0.080 ns) = 28.663 ns; Loc. = LAB_X21_Y10; Fanout = 2; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_7_result_int[5]~9'
    Info: 45: + IC(0.000 ns) + CELL(0.080 ns) = 28.743 ns; Loc. = LAB_X21_Y10; Fanout = 2; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_7_result_int[6]~11'
    Info: 46: + IC(0.000 ns) + CELL(0.080 ns) = 28.823 ns; Loc. = LAB_X21_Y10; Fanout = 1; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_7_result_int[7]~13'
    Info: 47: + IC(0.000 ns) + CELL(0.458 ns) = 29.281 ns; Loc. = LAB_X21_Y10; Fanout = 23; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_7_result_int[8]~14'
    Info: 48: + IC(1.238 ns) + CELL(0.319 ns) = 30.838 ns; Loc. = LAB_X18_Y9; Fanout = 3; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[88]~217'
    Info: 49: + IC(1.050 ns) + CELL(0.517 ns) = 32.405 ns; Loc. = LAB_X19_Y10; Fanout = 2; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_8_result_int[5]~9'
    Info: 50: + IC(0.000 ns) + CELL(0.080 ns) = 32.485 ns; Loc. = LAB_X19_Y10; Fanout = 2; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_8_result_int[6]~11'
    Info: 51: + IC(0.000 ns) + CELL(0.080 ns) = 32.565 ns; Loc. = LAB_X19_Y10; Fanout = 2; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_8_result_int[7]~13'
    Info: 52: + IC(0.000 ns) + CELL(0.080 ns) = 32.645 ns; Loc. = LAB_X19_Y10; Fanout = 1; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_8_result_int[8]~15'
    Info: 53: + IC(0.000 ns) + CELL(0.458 ns) = 33.103 ns; Loc. = LAB_X19_Y10; Fanout = 26; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_8_result_int[9]~16'
    Info: 54: + IC(1.073 ns) + CELL(0.177 ns) = 34.353 ns; Loc. = LAB_X18_Y9; Fanout = 2; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[97]~176'
    Info: 55: + IC(1.083 ns) + CELL(0.495 ns) = 35.931 ns; Loc. = LAB_X19_Y11; Fanout = 2; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_9_result_int[2]~3'
    Info: 56: + IC(0.000 ns) + CELL(0.080 ns) = 36.011 ns; Loc. = LAB_X19_Y11; Fanout = 2; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_9_result_int[3]~5'
    Info: 57: + IC(0.000 ns) + CELL(0.080 ns) = 36.091 ns; Loc. = LAB_X19_Y11; Fanout = 2; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_9_result_int[4]~7'
    Info: 58: + IC(0.000 ns) + CELL(0.080 ns) = 36.171 ns; Loc. = LAB_X19_Y11; Fanout = 2; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_9_result_int[5]~9'
    Info: 59: + IC(0.000 ns) + CELL(0.080 ns) = 36.251 ns; Loc. = LAB_X19_Y11; Fanout = 2; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_9_result_int[6]~11'
    Info: 60: + IC(0.000 ns) + CELL(0.080 ns) = 36.331 ns; Loc. = LAB_X19_Y11; Fanout = 2; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_9_result_int[7]~13'
    Info: 61: + IC(0.000 ns) + CELL(0.080 ns) = 36.411 ns; Loc. = LAB_X19_Y11; Fanout = 2; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_9_result_int[8]~15'
    Info: 62: + IC(0.000 ns) + CELL(0.080 ns) = 36.491 ns; Loc. = LAB_X19_Y11; Fanout = 1; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_9_result_int[9]~17'
    Info: 63: + IC(0.000 ns) + CELL(0.458 ns) = 36.949 ns; Loc. = LAB_X19_Y11; Fanout = 29; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_9_result_int[10]~18'
    Info: 64: + IC(0.706 ns) + CELL(0.544 ns) = 38.199 ns; Loc. = LAB_X20_Y10; Fanout = 2; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[108]~189'
    Info: 65: + IC(1.050 ns) + CELL(0.517 ns) = 39.766 ns; Loc. = LAB_X19_Y9; Fanout = 2; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_10_result_int[1]~1'
    Info: 66: + IC(0.000 ns) + CELL(0.080 ns) = 39.846 ns; Loc. = LAB_X19_Y9; Fanout = 2; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_10_result_int[2]~3'
    Info: 67: + IC(0.000 ns) + CELL(0.080 ns) = 39.926 ns; Loc. = LAB_X19_Y9; Fanout = 2; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_10_result_int[3]~5'
    Info: 68: + IC(0.000 ns) + CELL(0.080 ns) = 40.006 ns; Loc. = LAB_X19_Y9; Fanout = 2; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_10_result_int[4]~7'
    Info: 69: + IC(0.000 ns) + CELL(0.080 ns) = 40.086 ns; Loc. = LAB_X19_Y9; Fanout = 2; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_10_result_int[5]~9'
    Info: 70: + IC(0.000 ns) + CELL(0.080 ns) = 40.166 ns; Loc. = LAB_X19_Y9; Fanout = 2; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_10_result_int[6]~11'
    Info: 71: + IC(0.000 ns) + CELL(0.080 ns) = 40.246 ns; Loc. = LAB_X19_Y9; Fanout = 2; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_10_result_int[7]~13'
    Info: 72: + IC(0.000 ns) + CELL(0.080 ns) = 40.326 ns; Loc. = LAB_X19_Y9; Fanout = 2; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_10_result_int[8]~15'
    Info: 73: + IC(0.000 ns) + CELL(0.080 ns) = 40.406 ns; Loc. = LAB_X19_Y9; Fanout = 2; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_10_result_int[9]~17'
    Info: 74: + IC(0.000 ns) + CELL(0.080 ns) = 40.486 ns; Loc. = LAB_X19_Y9; Fanout = 1; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_10_result_int[10]~19'
    Info: 75: + IC(0.000 ns) + CELL(0.458 ns) = 40.944 ns; Loc. = LAB_X19_Y9; Fanout = 22; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_10_result_int[11]~20'
    Info: 76: + IC(1.073 ns) + CELL(0.177 ns) = 42.194 ns; Loc. = LAB_X18_Y10; Fanout = 1; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[124]~199'
    Info: 77: + IC(1.381 ns) + CELL(0.495 ns) = 44.070 ns; Loc. = LAB_X20_Y9; Fanout = 1; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_11_result_int[5]~9'
    Info: 78: + IC(0.000 ns) + CELL(0.080 ns) = 44.150 ns; Loc. = LAB_X20_Y9; Fanout = 1; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_11_result_int[6]~11'
    Info: 79: + IC(0.000 ns) + CELL(0.080 ns) = 44.230 ns; Loc. = LAB_X20_Y9; Fanout = 1; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_11_result_int[7]~13'
    Info: 80: + IC(0.000 ns) + CELL(0.080 ns) = 44.310 ns; Loc. = LAB_X20_Y9; Fanout = 1; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_11_result_int[8]~15'
    Info: 81: + IC(0.000 ns) + CELL(0.080 ns) = 44.390 ns; Loc. = LAB_X20_Y9; Fanout = 1; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_11_result_int[9]~17'
    Info: 82: + IC(0.000 ns) + CELL(0.080 ns) = 44.470 ns; Loc. = LAB_X20_Y9; Fanout = 1; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_11_result_int[10]~19'
    Info: 83: + IC(0.000 ns) + CELL(0.080 ns) = 44.550 ns; Loc. = LAB_X20_Y9; Fanout = 1; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_11_result_int[11]~21'
    Info: 84: + IC(0.000 ns) + CELL(0.458 ns) = 45.008 ns; Loc. = LAB_X20_Y9; Fanout = 3; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_11_result_int[12]~22'
    Info: 85: + IC(0.388 ns) + CELL(0.521 ns) = 45.917 ns; Loc. = LAB_X21_Y9; Fanout = 1; COMB Node = 'lpm_divide:Mod8|lpm_divide_u7m:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|StageOut[134]~205'
    Info: 86: + IC(0.498 ns) + CELL(0.178 ns) = 46.593 ns; Loc. = LAB_X21_Y9; Fanout = 1; COMB Node = 'LCD1[2]~22'
    Info: 87: + IC(0.498 ns) + CELL(0.178 ns) = 47.269 ns; Loc. = LAB_X21_Y9; Fanout = 1; COMB Node = 'LCD1[2]~23'
    Info: 88: + IC(0.354 ns) + CELL(0.319 ns) = 47.942 ns; Loc. = LAB_X21_Y9; Fanout = 1; COMB Node = 'LCD1[2]~24'
    Info: 89: + IC(0.154 ns) + CELL(0.521 ns) = 48.617 ns; Loc. = LAB_X21_Y9; Fanout = 1; COMB Node = 'LCD1[2]~27'
    Info: 90: + IC(0.354 ns) + CELL(0.319 ns) = 49.290 ns; Loc. = LAB_X21_Y9; Fanout = 1; COMB Node = 'LCD1[2]~28'
    Info: 91: + IC(0.154 ns) + CELL(0.521 ns) = 49.965 ns; Loc. = LAB_X21_Y9; Fanout = 1; COMB Node = 'LCD1[2]~29'
    Info: 92: + IC(0.154 ns) + CELL(0.521 ns) = 50.640 ns; Loc. = LAB_X21_Y9; Fanout = 8; REG Node = 'LCD1[2]'
    Info: Total cell delay = 22.816 ns ( 45.06 % )
    Info: Total interconnect delay = 27.824 ns ( 54.94 % )
Info: Fitter routing operations beginning
Info: 13 (of 9861) connections in the design require a large routing delay to satisfy hold requirements. Refer to the Fitter report for a summary of the relevant clock transfers. Also, check the circuit's timing constraints and clocking methodology, especially multicycles and gated clocks.
Info: Average interconnect usage is 7% of the available device resources
    Info: Peak interconnect usage is 15% of the available device resources in the region that extends from location X12_Y0 to location X24_Y13
Info: Fitter routing operations ending: elapsed time is 00:00:03
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Found 61 output pins without output pin load capacitance assignment
    Info: Pin "eS[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "eS[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "eS[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "eS[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "eS[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "eS[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "eM[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "eM[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "eM[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "eM[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "eM[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "eM[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "eH[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "eH[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "eH[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "eH[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "eH[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lcda[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lcda[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lcda[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lcda[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lcdb[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lcdb[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lcdb[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lcdb[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lcdc[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lcdc[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lcdc[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lcdc[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lcdd[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lcdd[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lcdd[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "lcdd[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Generated suppressed messages file H:/DSD/lab5/g30_lab5.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 392 megabytes
    Info: Processing ended: Fri Apr 11 19:01:54 2014
    Info: Elapsed time: 00:00:16
    Info: Total CPU time (on all processors): 00:00:16


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in H:/DSD/lab5/g30_lab5.fit.smsg.


