<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:22:50.2250</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.01.03</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0000595</applicationNumber><claimCount>14</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>회로 기판 및 이를 포함하는 반도체 패키지</inventionTitle><inventionTitleEng>CIRCUIT BOARD AND SEMICONDUCTOR PACKAGE COMPRISING  THE SAME</inventionTitleEng><openDate>2023.07.11</openDate><openNumber>10-2023-0105266</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.01.02</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/09</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/28</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/12</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시 예에 따른 회로 기판은 개구부를 포함하는 절연층; 및 상기 절연층의 상기 개구부 내에 배치된 제1 회로 패턴층을 포함하고, 상기 제1 회로 패턴층은, 구리(Cu)를 포함하는 구리 금속층과, 상기 구리 금속층 상에 배치되고, 니켈(Ni)을 포함하는 니켈 금속층과, 상기 니켈 금속층 상에 배치되고, 팔라듐(Pd)을 포함하는 팔라듐 금속층과, 상기 팔라듐 금속층 상에 배치되고, 금(Au)을 포함하는 금 금속층을 포함하고, 상기 구리 금속층, 상기 니켈 금속층, 상기 팔라듐 금속층 및 상기 금 금속층은 상기 개구부의 내측벽과 동일 평면 상에 배치되고, 상기 금 금속층의 상면은 상기 절연층의 상면과 동일 평면상에 배치된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 개구부를 포함하는 절연층; 및상기 절연층의 상기 개구부 내에 배치된 제1 회로 패턴층을 포함하고,상기 제1 회로 패턴층은,구리(Cu)를 포함하는 구리 금속층과,상기 구리 금속층 상에 배치되고, 니켈(Ni)을 포함하는 니켈 금속층과,상기 니켈 금속층 상에 배치되고, 팔라듐(Pd)을 포함하는 팔라듐 금속층과,상기 팔라듐 금속층 상에 배치되고, 금(Au)을 포함하는 금 금속층을 포함하고,상기 구리 금속층, 상기 니켈 금속층, 상기 팔라듐 금속층 및 상기 금 금속층은 상기 개구부의 내측벽과 동일 평면 상에 배치되고,상기 금 금속층의 상면은 상기 절연층의 상면과 동일 평면상에 배치된,회로 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 회로 패턴층은 상기 회로 기판의 복수의 회로 패턴층 중 최상측에 배치된 회로 패턴층이고,상기 개구부는 상기 절연층의 상면에서 하면을 향하여 오목한 리세스인,회로 기판.</claim></claimInfo><claimInfo><claim>3. 제1항 또는 제2항에 있어서,상기 구리 금속층, 상기 니켈 금속층, 상기 팔라듐 금속층 및 상기 금 금속층의 측면은 상기 절연층으로 전체적으로 덮이는,회로 기판.</claim></claimInfo><claimInfo><claim>4. 제1항 또는 제2항에 있어서,상기 구리 금속층, 상기 니켈 금속층, 상기 팔라듐 금속층 및 상기 금 금속층 각각은 서로 동일한 폭을 가지는,회로 기판.</claim></claimInfo><claimInfo><claim>5. 제1항 또는 제2항에 있어서,상기 금 금속층의 두께는 0.01㎛ 내지 0.08㎛의 범위를 만족하고,상기 팔라듐 금속층의 두께는 0.01㎛ 내지 0.08㎛의 범위를 만족하며,상기 니켈 금속층의 두께는 0.1㎛ 내지 1.0㎛의 범위의 두께를 만족하는,회로 기판.</claim></claimInfo><claimInfo><claim>6. 제1항 또는 제2항에 있어서,상기 금 금속층의 두께는 0.01㎛ 내지 0.08㎛의 범위를 만족하고,상기 팔라듐 금속층의 두께는 0.01㎛ 내지 0.08㎛의 범위를 만족하며,상기 니켈 금속층의 두께는 3.0㎛ 내지 7.0㎛의 범위의 두께를 만족하는,회로 기판.</claim></claimInfo><claimInfo><claim>7. 제1항 또는 제2항에 있어서,상기 금 금속층의 두께는 상기 팔라듐 금속층의 두께의 0.95배 내지 1.05배 사이의 범위를 만족하고,상기 니켈 금속층의 두께는 상기 금 금속층의 두께 및 상기 팔라듐 금속층의 두께 중 어느 하나의 두께의 1.25배 내지 100배 사이의 범위를 만족하는,회로 기판.</claim></claimInfo><claimInfo><claim>8. 제1항 또는 제2항에 있어서,상기 금 금속층의 두께는 상기 팔라듐 금속층의 두께의 0.95배 내지 1.05배 사이의 범위를 만족하고,상기 니켈 금속층의 두께는 상기 금 금속층의 두께 및 상기 팔라듐 금속층의 두께 중 어느 하나의 두께의 35배 내지 700배 사이의 범위를 만족하는,회로 기판.</claim></claimInfo><claimInfo><claim>9. 제1항 또는 제2항에 있어서,상기 절연층의 하면에 배치된 제2 회로 패턴층을 포함하고,상기 제2 회로 패턴층을 구성하는 금속층의 층수는,상기 제1 회로 패턴층을 구성하는 금속층의 층수보다 작은,회로 기판.</claim></claimInfo><claimInfo><claim>10. 제1항 또는 제2항에 있어서,상기 제1 회로 패턴층은 패드 및 트레이스를 포함하고,상기 패드 및 상기 트레이스 각각은,상기 구리 금속층, 상기 니켈 금속층, 상기 팔라듐 금속층 및 상기 금 금속층을 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 절연층의 상면에 배치되고, 상기 제1 회로 패턴층과 수직으로 중첩되는 오픈 영역을 포함하는 제1 보호층을 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 제1 보호층의 상기 오픈 영역의 폭은 상기 패드의 폭보다 작고,상기 패드의 상기 금 금속층의 상면의 적어도 일부는 상기 제1 보호층으로 덮이는,회로 기판.</claim></claimInfo><claimInfo><claim>13. 개구부를 포함하는 절연층;상기 절연층의 상기 개구부에 배치되고, 패드 및 트레이스를 포함하는 제1 회로 패턴층;상기 제1 회로 패턴층의 상기 패드 상에 배치된 접속부; 및상기 접속부 상에 배치된 칩을 포함하고, 상기 제1 회로 패턴층은 복수의 회로 패턴층들 중 최상측에 배치된 회로 패턴층이고,상기 제1 회로 패턴층은,구리(Cu)를 포함하는 구리 금속층과,상기 구리 금속층 상에 배치되고, 니켈(Ni)을 포함하는 니켈 금속층과,상기 니켈 금속층 상에 배치되고, 팔라듐(Pd)을 포함하는 팔라듐 금속층과,상기 팔라듐 금속층 상에 배치되고, 금(Au)을 포함하는 금 금속층을 포함하고,상기 구리 금속층, 상기 니켈 금속층, 상기 팔라듐 금속층 및 상기 금 금속층은 상기 개구부의 내측벽과 동일 평면 상에 배치되고,상기 금 금속층의 상면은 상기 절연층의 상면과 동일 평면상에 배치된,반도체 패키지.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,상기 칩은 수직 방향 또는 수평 방향으로 이격된 제1 및 제2 칩을 포함하고,상기 제1 칩은 센트랄 프로세서(CPU)를 포함하고,상기 제2 칩은 그래픽 프로세서(GPU)를 포함하는,반도체 패키지.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>PARK, JUNG HOON</engName><name>박정훈</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>KIM, NAM HEON</engName><name>김남헌</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.01.03</receiptDate><receiptNumber>1-1-2022-0005313-00</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.01.02</receiptDate><receiptNumber>1-1-2025-0004860-98</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.09.04</receiptDate><receiptNumber>9-5-2025-0855345-69</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220000595.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93feaefeef33c5853a7acb900ea990bb5505d8ec3898c5be8d2bb846da1cb3607bacd47921342ebc7d8c4746dda44cddda98f90e255a94a61b</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cff6cfe4bd5efa3bf2b98645fa75d70bccdced1f7082a004f6c38d50d3093b2cd6fe714dc55aa3e669bb009881be4e96018cb3aae4309c77db</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>