一种 高速 异步 数据 采集 系统 本发明 属于 数据通信 技术 领域 ， 涉及 基于 AHB 总线 的 的 一种 高速 异步 数据 采集 系统 ， 它 包括 现场 可编程 门阵列 FPGA 、 用于 开启 数据 采集 和 数据 读取 并 存储 的 嵌入式 处理器 内核 ARM9 、 用于 数据 存储 的 片外 SDRAM 、 用于 将 数据 从 SDRAM 中 传输 到 PC机 中 保存 以便 于 后续 处理 的 JTAG 接口 以及 片外 PC机 。 现场 可编程 门阵列 FPGA 包括 实现 数据 采集 并 转换成 合适 的 格式 供 总线 读取 的 数据 采集 模块 、 完成 AHB ? master 和 AHB ? slave 连接 的 AHB 总线 模块 、 实现 将 ARM9CPU 的 时序 转化 为 AHB ? master 时序 并 对 ARM9CPU 的 地址 通过 映射 实现 地址 转换 的 wrap 模块 。 数据 采集 和 传送 采用 异步 工作 机制 和 同步化 处理 ， 异步 工作 机制 提高 了 数据 采集 速率 ， 同步化 处理 则 保证 了 采样 电路 的 可靠性 ， 能 在 不同 环境 下 检验 系统 功能 ， 显著 提高 了 采集 系统 的 可靠性 和 适应性 。 本发明 能 广泛应用 于 数据通信 、 集成电路 设计 验证 等 领域 。 
