TimeQuest Timing Analyzer report for test
Wed Oct 08 22:18:14 2014
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'inst1|altpll_component|pll|clk[0]'
 13. Slow Model Hold: 'inst1|altpll_component|pll|clk[0]'
 14. Slow Model Minimum Pulse Width: 'osc_clk'
 15. Slow Model Minimum Pulse Width: 'inst1|altpll_component|pll|clk[0]'
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'inst1|altpll_component|pll|clk[0]'
 26. Fast Model Hold: 'inst1|altpll_component|pll|clk[0]'
 27. Fast Model Minimum Pulse Width: 'osc_clk'
 28. Fast Model Minimum Pulse Width: 'inst1|altpll_component|pll|clk[0]'
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Propagation Delay
 32. Minimum Propagation Delay
 33. Multicorner Timing Analysis Summary
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Progagation Delay
 37. Minimum Progagation Delay
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths
 43. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; test                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; SDC1.sdc      ; OK     ; Wed Oct 08 22:18:13 2014 ;
+---------------+--------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                  ;
+-----------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+-------------------------------------+---------------------------------------+
; Clock Name                        ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master  ; Source                              ; Targets                               ;
+-----------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+-------------------------------------+---------------------------------------+
; inst1|altpll_component|pll|clk[0] ; Generated ; 50.000 ; 20.0 MHz  ; 0.000 ; 25.000 ; 50.00      ; 5         ; 1           ;       ;        ;           ;            ; false    ; osc_clk ; inst1|altpll_component|pll|inclk[0] ; { inst1|altpll_component|pll|clk[0] } ;
; osc_clk                           ; Base      ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                     ; { osc_clk }                           ;
+-----------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+-------------------------------------+---------------------------------------+


+-------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                 ;
+------------+-----------------+-----------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                        ; Note ;
+------------+-----------------+-----------------------------------+------+
; 231.91 MHz ; 231.91 MHz      ; inst1|altpll_component|pll|clk[0] ;      ;
+------------+-----------------+-----------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Slow Model Setup Summary                                   ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; inst1|altpll_component|pll|clk[0] ; 45.688 ; 0.000         ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow Model Hold Summary                                   ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; inst1|altpll_component|pll|clk[0] ; 0.499 ; 0.000         ;
+-----------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; osc_clk                           ; 5.000  ; 0.000         ;
; inst1|altpll_component|pll|clk[0] ; 23.758 ; 0.000         ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst1|altpll_component|pll|clk[0]'                                                                                                                                               ;
+--------+-------------------------------------+-------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 45.688 ; simple_counter:inst|counter_out[1]  ; simple_counter:inst|counter_out[26] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 4.364      ;
; 45.749 ; simple_counter:inst|counter_out[0]  ; simple_counter:inst|counter_out[26] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 4.303      ;
; 45.774 ; simple_counter:inst|counter_out[1]  ; simple_counter:inst|counter_out[25] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 4.278      ;
; 45.828 ; simple_counter:inst|counter_out[2]  ; simple_counter:inst|counter_out[26] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 4.224      ;
; 45.835 ; simple_counter:inst|counter_out[0]  ; simple_counter:inst|counter_out[25] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 4.217      ;
; 45.859 ; simple_counter:inst|counter_out[3]  ; simple_counter:inst|counter_out[26] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 4.193      ;
; 45.860 ; simple_counter:inst|counter_out[1]  ; simple_counter:inst|counter_out[24] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 4.192      ;
; 45.914 ; simple_counter:inst|counter_out[2]  ; simple_counter:inst|counter_out[25] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 4.138      ;
; 45.921 ; simple_counter:inst|counter_out[0]  ; simple_counter:inst|counter_out[24] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 4.131      ;
; 45.945 ; simple_counter:inst|counter_out[4]  ; simple_counter:inst|counter_out[26] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 4.107      ;
; 45.945 ; simple_counter:inst|counter_out[3]  ; simple_counter:inst|counter_out[25] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 4.107      ;
; 45.946 ; simple_counter:inst|counter_out[1]  ; simple_counter:inst|counter_out[23] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 4.106      ;
; 46.000 ; simple_counter:inst|counter_out[2]  ; simple_counter:inst|counter_out[24] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 4.052      ;
; 46.007 ; simple_counter:inst|counter_out[0]  ; simple_counter:inst|counter_out[23] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 4.045      ;
; 46.031 ; simple_counter:inst|counter_out[4]  ; simple_counter:inst|counter_out[25] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 4.021      ;
; 46.031 ; simple_counter:inst|counter_out[3]  ; simple_counter:inst|counter_out[24] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 4.021      ;
; 46.032 ; simple_counter:inst|counter_out[1]  ; simple_counter:inst|counter_out[22] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 4.020      ;
; 46.080 ; simple_counter:inst|counter_out[5]  ; simple_counter:inst|counter_out[26] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.972      ;
; 46.086 ; simple_counter:inst|counter_out[2]  ; simple_counter:inst|counter_out[23] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.966      ;
; 46.093 ; simple_counter:inst|counter_out[0]  ; simple_counter:inst|counter_out[22] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.959      ;
; 46.117 ; simple_counter:inst|counter_out[4]  ; simple_counter:inst|counter_out[24] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.935      ;
; 46.117 ; simple_counter:inst|counter_out[3]  ; simple_counter:inst|counter_out[23] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.935      ;
; 46.166 ; simple_counter:inst|counter_out[5]  ; simple_counter:inst|counter_out[25] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.886      ;
; 46.172 ; simple_counter:inst|counter_out[2]  ; simple_counter:inst|counter_out[22] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.880      ;
; 46.203 ; simple_counter:inst|counter_out[4]  ; simple_counter:inst|counter_out[23] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.849      ;
; 46.203 ; simple_counter:inst|counter_out[3]  ; simple_counter:inst|counter_out[22] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.849      ;
; 46.222 ; simple_counter:inst|counter_out[1]  ; simple_counter:inst|counter_out[21] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.830      ;
; 46.222 ; simple_counter:inst|counter_out[6]  ; simple_counter:inst|counter_out[26] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.830      ;
; 46.252 ; simple_counter:inst|counter_out[5]  ; simple_counter:inst|counter_out[24] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.800      ;
; 46.283 ; simple_counter:inst|counter_out[0]  ; simple_counter:inst|counter_out[21] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.769      ;
; 46.289 ; simple_counter:inst|counter_out[4]  ; simple_counter:inst|counter_out[22] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.763      ;
; 46.308 ; simple_counter:inst|counter_out[1]  ; simple_counter:inst|counter_out[20] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.744      ;
; 46.308 ; simple_counter:inst|counter_out[6]  ; simple_counter:inst|counter_out[25] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.744      ;
; 46.338 ; simple_counter:inst|counter_out[5]  ; simple_counter:inst|counter_out[23] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.714      ;
; 46.362 ; simple_counter:inst|counter_out[7]  ; simple_counter:inst|counter_out[26] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.690      ;
; 46.362 ; simple_counter:inst|counter_out[2]  ; simple_counter:inst|counter_out[21] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.690      ;
; 46.369 ; simple_counter:inst|counter_out[0]  ; simple_counter:inst|counter_out[20] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.683      ;
; 46.393 ; simple_counter:inst|counter_out[3]  ; simple_counter:inst|counter_out[21] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.659      ;
; 46.394 ; simple_counter:inst|counter_out[1]  ; simple_counter:inst|counter_out[19] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.658      ;
; 46.394 ; simple_counter:inst|counter_out[8]  ; simple_counter:inst|counter_out[26] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.658      ;
; 46.394 ; simple_counter:inst|counter_out[6]  ; simple_counter:inst|counter_out[24] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.658      ;
; 46.424 ; simple_counter:inst|counter_out[5]  ; simple_counter:inst|counter_out[22] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.628      ;
; 46.448 ; simple_counter:inst|counter_out[7]  ; simple_counter:inst|counter_out[25] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.604      ;
; 46.448 ; simple_counter:inst|counter_out[2]  ; simple_counter:inst|counter_out[20] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.604      ;
; 46.455 ; simple_counter:inst|counter_out[0]  ; simple_counter:inst|counter_out[19] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.597      ;
; 46.479 ; simple_counter:inst|counter_out[4]  ; simple_counter:inst|counter_out[21] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.573      ;
; 46.479 ; simple_counter:inst|counter_out[3]  ; simple_counter:inst|counter_out[20] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.573      ;
; 46.480 ; simple_counter:inst|counter_out[1]  ; simple_counter:inst|counter_out[18] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.572      ;
; 46.480 ; simple_counter:inst|counter_out[8]  ; simple_counter:inst|counter_out[25] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.572      ;
; 46.480 ; simple_counter:inst|counter_out[6]  ; simple_counter:inst|counter_out[23] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.572      ;
; 46.534 ; simple_counter:inst|counter_out[9]  ; simple_counter:inst|counter_out[26] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.518      ;
; 46.534 ; simple_counter:inst|counter_out[7]  ; simple_counter:inst|counter_out[24] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.518      ;
; 46.534 ; simple_counter:inst|counter_out[2]  ; simple_counter:inst|counter_out[19] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.518      ;
; 46.541 ; simple_counter:inst|counter_out[0]  ; simple_counter:inst|counter_out[18] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.511      ;
; 46.565 ; simple_counter:inst|counter_out[10] ; simple_counter:inst|counter_out[26] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.487      ;
; 46.565 ; simple_counter:inst|counter_out[4]  ; simple_counter:inst|counter_out[20] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.487      ;
; 46.565 ; simple_counter:inst|counter_out[3]  ; simple_counter:inst|counter_out[19] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.487      ;
; 46.566 ; simple_counter:inst|counter_out[1]  ; simple_counter:inst|counter_out[17] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.486      ;
; 46.566 ; simple_counter:inst|counter_out[8]  ; simple_counter:inst|counter_out[24] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.486      ;
; 46.566 ; simple_counter:inst|counter_out[6]  ; simple_counter:inst|counter_out[22] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.486      ;
; 46.614 ; simple_counter:inst|counter_out[5]  ; simple_counter:inst|counter_out[21] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.438      ;
; 46.620 ; simple_counter:inst|counter_out[9]  ; simple_counter:inst|counter_out[25] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.432      ;
; 46.620 ; simple_counter:inst|counter_out[7]  ; simple_counter:inst|counter_out[23] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.432      ;
; 46.620 ; simple_counter:inst|counter_out[2]  ; simple_counter:inst|counter_out[18] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.432      ;
; 46.627 ; simple_counter:inst|counter_out[0]  ; simple_counter:inst|counter_out[17] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.425      ;
; 46.651 ; simple_counter:inst|counter_out[10] ; simple_counter:inst|counter_out[25] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.401      ;
; 46.651 ; simple_counter:inst|counter_out[4]  ; simple_counter:inst|counter_out[19] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.401      ;
; 46.651 ; simple_counter:inst|counter_out[3]  ; simple_counter:inst|counter_out[18] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.401      ;
; 46.652 ; simple_counter:inst|counter_out[1]  ; simple_counter:inst|counter_out[16] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.400      ;
; 46.652 ; simple_counter:inst|counter_out[8]  ; simple_counter:inst|counter_out[23] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.400      ;
; 46.700 ; simple_counter:inst|counter_out[5]  ; simple_counter:inst|counter_out[20] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.352      ;
; 46.701 ; simple_counter:inst|counter_out[11] ; simple_counter:inst|counter_out[26] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.351      ;
; 46.706 ; simple_counter:inst|counter_out[9]  ; simple_counter:inst|counter_out[24] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.346      ;
; 46.706 ; simple_counter:inst|counter_out[7]  ; simple_counter:inst|counter_out[22] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.346      ;
; 46.706 ; simple_counter:inst|counter_out[2]  ; simple_counter:inst|counter_out[17] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.346      ;
; 46.713 ; simple_counter:inst|counter_out[0]  ; simple_counter:inst|counter_out[16] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.339      ;
; 46.737 ; simple_counter:inst|counter_out[10] ; simple_counter:inst|counter_out[24] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.315      ;
; 46.737 ; simple_counter:inst|counter_out[4]  ; simple_counter:inst|counter_out[18] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.315      ;
; 46.737 ; simple_counter:inst|counter_out[3]  ; simple_counter:inst|counter_out[17] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.315      ;
; 46.738 ; simple_counter:inst|counter_out[1]  ; simple_counter:inst|counter_out[15] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.314      ;
; 46.738 ; simple_counter:inst|counter_out[8]  ; simple_counter:inst|counter_out[22] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.314      ;
; 46.756 ; simple_counter:inst|counter_out[6]  ; simple_counter:inst|counter_out[21] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.296      ;
; 46.786 ; simple_counter:inst|counter_out[5]  ; simple_counter:inst|counter_out[19] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.266      ;
; 46.787 ; simple_counter:inst|counter_out[12] ; simple_counter:inst|counter_out[26] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.265      ;
; 46.787 ; simple_counter:inst|counter_out[11] ; simple_counter:inst|counter_out[25] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.265      ;
; 46.792 ; simple_counter:inst|counter_out[9]  ; simple_counter:inst|counter_out[23] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.260      ;
; 46.792 ; simple_counter:inst|counter_out[2]  ; simple_counter:inst|counter_out[16] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.260      ;
; 46.799 ; simple_counter:inst|counter_out[0]  ; simple_counter:inst|counter_out[15] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.253      ;
; 46.823 ; simple_counter:inst|counter_out[10] ; simple_counter:inst|counter_out[23] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.229      ;
; 46.823 ; simple_counter:inst|counter_out[4]  ; simple_counter:inst|counter_out[17] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.229      ;
; 46.823 ; simple_counter:inst|counter_out[3]  ; simple_counter:inst|counter_out[16] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.229      ;
; 46.824 ; simple_counter:inst|counter_out[1]  ; simple_counter:inst|counter_out[14] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.228      ;
; 46.842 ; simple_counter:inst|counter_out[6]  ; simple_counter:inst|counter_out[20] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.210      ;
; 46.853 ; simple_counter:inst|counter_out[13] ; simple_counter:inst|counter_out[26] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.199      ;
; 46.872 ; simple_counter:inst|counter_out[5]  ; simple_counter:inst|counter_out[18] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.180      ;
; 46.873 ; simple_counter:inst|counter_out[12] ; simple_counter:inst|counter_out[25] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.179      ;
; 46.873 ; simple_counter:inst|counter_out[11] ; simple_counter:inst|counter_out[24] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.179      ;
; 46.878 ; simple_counter:inst|counter_out[9]  ; simple_counter:inst|counter_out[22] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.174      ;
; 46.878 ; simple_counter:inst|counter_out[2]  ; simple_counter:inst|counter_out[15] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.174      ;
; 46.885 ; simple_counter:inst|counter_out[0]  ; simple_counter:inst|counter_out[14] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.012      ; 3.167      ;
+--------+-------------------------------------+-------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst1|altpll_component|pll|clk[0]'                                                                                                                                               ;
+-------+-------------------------------------+-------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.499 ; simple_counter:inst|counter_out[0]  ; simple_counter:inst|counter_out[0]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 1.158 ; simple_counter:inst|counter_out[0]  ; simple_counter:inst|counter_out[1]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.464      ;
; 1.158 ; simple_counter:inst|counter_out[14] ; simple_counter:inst|counter_out[14] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.464      ;
; 1.164 ; simple_counter:inst|counter_out[2]  ; simple_counter:inst|counter_out[2]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.470      ;
; 1.164 ; simple_counter:inst|counter_out[5]  ; simple_counter:inst|counter_out[5]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.470      ;
; 1.164 ; simple_counter:inst|counter_out[7]  ; simple_counter:inst|counter_out[7]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.470      ;
; 1.164 ; simple_counter:inst|counter_out[9]  ; simple_counter:inst|counter_out[9]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.470      ;
; 1.168 ; simple_counter:inst|counter_out[16] ; simple_counter:inst|counter_out[16] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.474      ;
; 1.169 ; simple_counter:inst|counter_out[11] ; simple_counter:inst|counter_out[11] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.475      ;
; 1.169 ; simple_counter:inst|counter_out[12] ; simple_counter:inst|counter_out[12] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.475      ;
; 1.169 ; simple_counter:inst|counter_out[13] ; simple_counter:inst|counter_out[13] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.475      ;
; 1.169 ; simple_counter:inst|counter_out[18] ; simple_counter:inst|counter_out[18] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.475      ;
; 1.169 ; simple_counter:inst|counter_out[21] ; simple_counter:inst|counter_out[21] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.475      ;
; 1.185 ; simple_counter:inst|counter_out[15] ; simple_counter:inst|counter_out[15] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.491      ;
; 1.195 ; simple_counter:inst|counter_out[23] ; simple_counter:inst|counter_out[23] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.501      ;
; 1.197 ; simple_counter:inst|counter_out[25] ; simple_counter:inst|counter_out[25] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.503      ;
; 1.217 ; simple_counter:inst|counter_out[6]  ; simple_counter:inst|counter_out[6]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.523      ;
; 1.217 ; simple_counter:inst|counter_out[8]  ; simple_counter:inst|counter_out[8]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.523      ;
; 1.217 ; simple_counter:inst|counter_out[17] ; simple_counter:inst|counter_out[17] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.523      ;
; 1.218 ; simple_counter:inst|counter_out[3]  ; simple_counter:inst|counter_out[3]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.524      ;
; 1.218 ; simple_counter:inst|counter_out[4]  ; simple_counter:inst|counter_out[4]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.524      ;
; 1.218 ; simple_counter:inst|counter_out[10] ; simple_counter:inst|counter_out[10] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.524      ;
; 1.218 ; simple_counter:inst|counter_out[19] ; simple_counter:inst|counter_out[19] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.524      ;
; 1.218 ; simple_counter:inst|counter_out[20] ; simple_counter:inst|counter_out[20] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.524      ;
; 1.220 ; simple_counter:inst|counter_out[1]  ; simple_counter:inst|counter_out[1]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.526      ;
; 1.245 ; simple_counter:inst|counter_out[22] ; simple_counter:inst|counter_out[22] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.551      ;
; 1.245 ; simple_counter:inst|counter_out[26] ; simple_counter:inst|counter_out[26] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.551      ;
; 1.248 ; simple_counter:inst|counter_out[24] ; simple_counter:inst|counter_out[24] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.554      ;
; 1.636 ; simple_counter:inst|counter_out[0]  ; simple_counter:inst|counter_out[2]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.942      ;
; 1.637 ; simple_counter:inst|counter_out[14] ; simple_counter:inst|counter_out[15] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.943      ;
; 1.643 ; simple_counter:inst|counter_out[7]  ; simple_counter:inst|counter_out[8]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.949      ;
; 1.643 ; simple_counter:inst|counter_out[2]  ; simple_counter:inst|counter_out[3]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.949      ;
; 1.643 ; simple_counter:inst|counter_out[9]  ; simple_counter:inst|counter_out[10] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.949      ;
; 1.647 ; simple_counter:inst|counter_out[16] ; simple_counter:inst|counter_out[17] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.953      ;
; 1.648 ; simple_counter:inst|counter_out[11] ; simple_counter:inst|counter_out[12] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.954      ;
; 1.648 ; simple_counter:inst|counter_out[12] ; simple_counter:inst|counter_out[13] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.954      ;
; 1.648 ; simple_counter:inst|counter_out[18] ; simple_counter:inst|counter_out[19] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.954      ;
; 1.664 ; simple_counter:inst|counter_out[15] ; simple_counter:inst|counter_out[16] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.970      ;
; 1.674 ; simple_counter:inst|counter_out[23] ; simple_counter:inst|counter_out[24] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.980      ;
; 1.676 ; simple_counter:inst|counter_out[25] ; simple_counter:inst|counter_out[26] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.982      ;
; 1.697 ; simple_counter:inst|counter_out[6]  ; simple_counter:inst|counter_out[7]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.003      ;
; 1.697 ; simple_counter:inst|counter_out[8]  ; simple_counter:inst|counter_out[9]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.003      ;
; 1.697 ; simple_counter:inst|counter_out[17] ; simple_counter:inst|counter_out[18] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.003      ;
; 1.697 ; simple_counter:inst|counter_out[1]  ; simple_counter:inst|counter_out[2]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.003      ;
; 1.698 ; simple_counter:inst|counter_out[4]  ; simple_counter:inst|counter_out[5]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.004      ;
; 1.698 ; simple_counter:inst|counter_out[10] ; simple_counter:inst|counter_out[11] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.004      ;
; 1.698 ; simple_counter:inst|counter_out[20] ; simple_counter:inst|counter_out[21] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.004      ;
; 1.698 ; simple_counter:inst|counter_out[3]  ; simple_counter:inst|counter_out[4]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.004      ;
; 1.698 ; simple_counter:inst|counter_out[19] ; simple_counter:inst|counter_out[20] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.004      ;
; 1.722 ; simple_counter:inst|counter_out[0]  ; simple_counter:inst|counter_out[3]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.028      ;
; 1.723 ; simple_counter:inst|counter_out[14] ; simple_counter:inst|counter_out[16] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.029      ;
; 1.725 ; simple_counter:inst|counter_out[22] ; simple_counter:inst|counter_out[23] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.031      ;
; 1.728 ; simple_counter:inst|counter_out[24] ; simple_counter:inst|counter_out[25] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.034      ;
; 1.729 ; simple_counter:inst|counter_out[7]  ; simple_counter:inst|counter_out[9]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.035      ;
; 1.729 ; simple_counter:inst|counter_out[9]  ; simple_counter:inst|counter_out[11] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.035      ;
; 1.729 ; simple_counter:inst|counter_out[2]  ; simple_counter:inst|counter_out[4]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.035      ;
; 1.733 ; simple_counter:inst|counter_out[16] ; simple_counter:inst|counter_out[18] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.039      ;
; 1.734 ; simple_counter:inst|counter_out[11] ; simple_counter:inst|counter_out[13] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.040      ;
; 1.734 ; simple_counter:inst|counter_out[18] ; simple_counter:inst|counter_out[20] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.040      ;
; 1.745 ; simple_counter:inst|counter_out[13] ; simple_counter:inst|counter_out[14] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.012      ; 2.063      ;
; 1.750 ; simple_counter:inst|counter_out[15] ; simple_counter:inst|counter_out[17] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.056      ;
; 1.753 ; simple_counter:inst|counter_out[5]  ; simple_counter:inst|counter_out[6]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.059      ;
; 1.758 ; simple_counter:inst|counter_out[21] ; simple_counter:inst|counter_out[22] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.064      ;
; 1.760 ; simple_counter:inst|counter_out[23] ; simple_counter:inst|counter_out[25] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.066      ;
; 1.783 ; simple_counter:inst|counter_out[6]  ; simple_counter:inst|counter_out[8]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.089      ;
; 1.783 ; simple_counter:inst|counter_out[8]  ; simple_counter:inst|counter_out[10] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.089      ;
; 1.783 ; simple_counter:inst|counter_out[17] ; simple_counter:inst|counter_out[19] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.089      ;
; 1.783 ; simple_counter:inst|counter_out[1]  ; simple_counter:inst|counter_out[3]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.089      ;
; 1.784 ; simple_counter:inst|counter_out[10] ; simple_counter:inst|counter_out[12] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.090      ;
; 1.784 ; simple_counter:inst|counter_out[3]  ; simple_counter:inst|counter_out[5]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.090      ;
; 1.784 ; simple_counter:inst|counter_out[19] ; simple_counter:inst|counter_out[21] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.090      ;
; 1.808 ; simple_counter:inst|counter_out[0]  ; simple_counter:inst|counter_out[4]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.114      ;
; 1.809 ; simple_counter:inst|counter_out[14] ; simple_counter:inst|counter_out[17] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.115      ;
; 1.811 ; simple_counter:inst|counter_out[22] ; simple_counter:inst|counter_out[24] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.117      ;
; 1.811 ; simple_counter:inst|counter_out[12] ; simple_counter:inst|counter_out[14] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.012      ; 2.129      ;
; 1.814 ; simple_counter:inst|counter_out[24] ; simple_counter:inst|counter_out[26] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.120      ;
; 1.815 ; simple_counter:inst|counter_out[7]  ; simple_counter:inst|counter_out[10] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.121      ;
; 1.815 ; simple_counter:inst|counter_out[9]  ; simple_counter:inst|counter_out[12] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.121      ;
; 1.815 ; simple_counter:inst|counter_out[2]  ; simple_counter:inst|counter_out[5]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.121      ;
; 1.819 ; simple_counter:inst|counter_out[16] ; simple_counter:inst|counter_out[19] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.125      ;
; 1.820 ; simple_counter:inst|counter_out[18] ; simple_counter:inst|counter_out[21] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.126      ;
; 1.831 ; simple_counter:inst|counter_out[13] ; simple_counter:inst|counter_out[15] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.012      ; 2.149      ;
; 1.836 ; simple_counter:inst|counter_out[15] ; simple_counter:inst|counter_out[18] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.142      ;
; 1.839 ; simple_counter:inst|counter_out[5]  ; simple_counter:inst|counter_out[7]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.145      ;
; 1.844 ; simple_counter:inst|counter_out[21] ; simple_counter:inst|counter_out[23] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.150      ;
; 1.846 ; simple_counter:inst|counter_out[23] ; simple_counter:inst|counter_out[26] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.152      ;
; 1.869 ; simple_counter:inst|counter_out[6]  ; simple_counter:inst|counter_out[9]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.175      ;
; 1.869 ; simple_counter:inst|counter_out[8]  ; simple_counter:inst|counter_out[11] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.175      ;
; 1.869 ; simple_counter:inst|counter_out[17] ; simple_counter:inst|counter_out[20] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.175      ;
; 1.869 ; simple_counter:inst|counter_out[1]  ; simple_counter:inst|counter_out[4]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.175      ;
; 1.870 ; simple_counter:inst|counter_out[10] ; simple_counter:inst|counter_out[13] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.176      ;
; 1.888 ; simple_counter:inst|counter_out[4]  ; simple_counter:inst|counter_out[6]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.194      ;
; 1.888 ; simple_counter:inst|counter_out[20] ; simple_counter:inst|counter_out[22] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.194      ;
; 1.894 ; simple_counter:inst|counter_out[0]  ; simple_counter:inst|counter_out[5]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.200      ;
; 1.895 ; simple_counter:inst|counter_out[14] ; simple_counter:inst|counter_out[18] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.201      ;
; 1.897 ; simple_counter:inst|counter_out[22] ; simple_counter:inst|counter_out[25] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.203      ;
; 1.897 ; simple_counter:inst|counter_out[11] ; simple_counter:inst|counter_out[14] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.012      ; 2.215      ;
; 1.897 ; simple_counter:inst|counter_out[12] ; simple_counter:inst|counter_out[15] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.012      ; 2.215      ;
; 1.901 ; simple_counter:inst|counter_out[7]  ; simple_counter:inst|counter_out[11] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.207      ;
; 1.901 ; simple_counter:inst|counter_out[9]  ; simple_counter:inst|counter_out[13] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.207      ;
+-------+-------------------------------------+-------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'osc_clk'                                                                             ;
+-------+--------------+----------------+------------------+---------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+---------+------------+-------------------------------------+
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; osc_clk ; Rise       ; inst1|altpll_component|pll|clk[0]   ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; osc_clk ; Rise       ; inst1|altpll_component|pll|clk[0]   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; osc_clk ; Rise       ; inst1|altpll_component|pll|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; osc_clk ; Rise       ; inst1|altpll_component|pll|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; osc_clk ; Rise       ; osc_clk|combout                     ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; osc_clk ; Rise       ; osc_clk|combout                     ;
; 7.059 ; 10.000       ; 2.941          ; Port Rate        ; osc_clk ; Rise       ; osc_clk                             ;
+-------+--------------+----------------+------------------+---------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst1|altpll_component|pll|clk[0]'                                                                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[0]            ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[0]            ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[10]           ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[10]           ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[11]           ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[11]           ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[12]           ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[12]           ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[13]           ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[13]           ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[14]           ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[14]           ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[15]           ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[15]           ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[16]           ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[16]           ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[17]           ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[17]           ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[18]           ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[18]           ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[19]           ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[19]           ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[1]            ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[1]            ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[20]           ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[20]           ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[21]           ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[21]           ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[22]           ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[22]           ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[23]           ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[23]           ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[24]           ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[24]           ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[25]           ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[25]           ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[26]           ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[26]           ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[2]            ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[2]            ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[3]            ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[3]            ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[4]            ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[4]            ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[5]            ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[5]            ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[6]            ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[6]            ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[7]            ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[7]            ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[8]            ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[8]            ;
; 23.758 ; 25.000       ; 1.242          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[9]            ;
; 23.758 ; 25.000       ; 1.242          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[9]            ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst1|altpll_component|_clk0~clkctrl|inclk[0] ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst1|altpll_component|_clk0~clkctrl|inclk[0] ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst1|altpll_component|_clk0~clkctrl|outclk   ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst1|altpll_component|_clk0~clkctrl|outclk   ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[0]|clk                       ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[0]|clk                       ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[10]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[10]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[11]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[11]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[12]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[12]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[13]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[13]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[14]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[14]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[15]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[15]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[16]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[16]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[17]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[17]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[18]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[18]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[19]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[19]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[1]|clk                       ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[1]|clk                       ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[20]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[20]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[21]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[21]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[22]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[22]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[23]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[23]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[24]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[24]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[25]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[25]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[26]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[26]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[2]|clk                       ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[2]|clk                       ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[3]|clk                       ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[3]|clk                       ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; led[*]    ; osc_clk    ; 6.965 ; 6.965 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
;  led[0]   ; osc_clk    ; 6.965 ; 6.965 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; led[*]    ; osc_clk    ; 5.670 ; 5.670 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
;  led[0]   ; osc_clk    ; 5.670 ; 5.670 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; button[0]  ; led[0]      ; 12.264 ; 12.264 ; 12.264 ; 12.264 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; button[0]  ; led[0]      ; 12.264 ; 12.264 ; 12.264 ; 12.264 ;
+------------+-------------+--------+--------+--------+--------+


+------------------------------------------------------------+
; Fast Model Setup Summary                                   ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; inst1|altpll_component|pll|clk[0] ; 48.374 ; 0.000         ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Fast Model Hold Summary                                   ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; inst1|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
+-----------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; osc_clk                           ; 5.000  ; 0.000         ;
; inst1|altpll_component|pll|clk[0] ; 24.000 ; 0.000         ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst1|altpll_component|pll|clk[0]'                                                                                                                                               ;
+--------+-------------------------------------+-------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 48.374 ; simple_counter:inst|counter_out[1]  ; simple_counter:inst|counter_out[26] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.671      ;
; 48.391 ; simple_counter:inst|counter_out[0]  ; simple_counter:inst|counter_out[26] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.654      ;
; 48.409 ; simple_counter:inst|counter_out[1]  ; simple_counter:inst|counter_out[25] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.636      ;
; 48.424 ; simple_counter:inst|counter_out[2]  ; simple_counter:inst|counter_out[26] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.621      ;
; 48.426 ; simple_counter:inst|counter_out[0]  ; simple_counter:inst|counter_out[25] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.619      ;
; 48.443 ; simple_counter:inst|counter_out[3]  ; simple_counter:inst|counter_out[26] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.602      ;
; 48.444 ; simple_counter:inst|counter_out[1]  ; simple_counter:inst|counter_out[24] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.601      ;
; 48.459 ; simple_counter:inst|counter_out[2]  ; simple_counter:inst|counter_out[25] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.586      ;
; 48.461 ; simple_counter:inst|counter_out[0]  ; simple_counter:inst|counter_out[24] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.584      ;
; 48.478 ; simple_counter:inst|counter_out[4]  ; simple_counter:inst|counter_out[26] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.567      ;
; 48.478 ; simple_counter:inst|counter_out[3]  ; simple_counter:inst|counter_out[25] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.567      ;
; 48.479 ; simple_counter:inst|counter_out[1]  ; simple_counter:inst|counter_out[23] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.566      ;
; 48.494 ; simple_counter:inst|counter_out[2]  ; simple_counter:inst|counter_out[24] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.551      ;
; 48.496 ; simple_counter:inst|counter_out[0]  ; simple_counter:inst|counter_out[23] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.549      ;
; 48.513 ; simple_counter:inst|counter_out[4]  ; simple_counter:inst|counter_out[25] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.532      ;
; 48.513 ; simple_counter:inst|counter_out[3]  ; simple_counter:inst|counter_out[24] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.532      ;
; 48.514 ; simple_counter:inst|counter_out[1]  ; simple_counter:inst|counter_out[22] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.531      ;
; 48.529 ; simple_counter:inst|counter_out[2]  ; simple_counter:inst|counter_out[23] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.516      ;
; 48.531 ; simple_counter:inst|counter_out[0]  ; simple_counter:inst|counter_out[22] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.514      ;
; 48.533 ; simple_counter:inst|counter_out[5]  ; simple_counter:inst|counter_out[26] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.512      ;
; 48.548 ; simple_counter:inst|counter_out[4]  ; simple_counter:inst|counter_out[24] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.497      ;
; 48.548 ; simple_counter:inst|counter_out[3]  ; simple_counter:inst|counter_out[23] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.497      ;
; 48.564 ; simple_counter:inst|counter_out[2]  ; simple_counter:inst|counter_out[22] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.481      ;
; 48.568 ; simple_counter:inst|counter_out[5]  ; simple_counter:inst|counter_out[25] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.477      ;
; 48.583 ; simple_counter:inst|counter_out[4]  ; simple_counter:inst|counter_out[23] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.462      ;
; 48.583 ; simple_counter:inst|counter_out[3]  ; simple_counter:inst|counter_out[22] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.462      ;
; 48.603 ; simple_counter:inst|counter_out[5]  ; simple_counter:inst|counter_out[24] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.442      ;
; 48.608 ; simple_counter:inst|counter_out[1]  ; simple_counter:inst|counter_out[21] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.437      ;
; 48.608 ; simple_counter:inst|counter_out[6]  ; simple_counter:inst|counter_out[26] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.437      ;
; 48.618 ; simple_counter:inst|counter_out[4]  ; simple_counter:inst|counter_out[22] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.427      ;
; 48.625 ; simple_counter:inst|counter_out[0]  ; simple_counter:inst|counter_out[21] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.420      ;
; 48.638 ; simple_counter:inst|counter_out[5]  ; simple_counter:inst|counter_out[23] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.407      ;
; 48.643 ; simple_counter:inst|counter_out[1]  ; simple_counter:inst|counter_out[20] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.402      ;
; 48.643 ; simple_counter:inst|counter_out[6]  ; simple_counter:inst|counter_out[25] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.402      ;
; 48.658 ; simple_counter:inst|counter_out[7]  ; simple_counter:inst|counter_out[26] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.387      ;
; 48.658 ; simple_counter:inst|counter_out[2]  ; simple_counter:inst|counter_out[21] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.387      ;
; 48.660 ; simple_counter:inst|counter_out[0]  ; simple_counter:inst|counter_out[20] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.385      ;
; 48.673 ; simple_counter:inst|counter_out[5]  ; simple_counter:inst|counter_out[22] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.372      ;
; 48.677 ; simple_counter:inst|counter_out[3]  ; simple_counter:inst|counter_out[21] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.368      ;
; 48.678 ; simple_counter:inst|counter_out[1]  ; simple_counter:inst|counter_out[19] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.367      ;
; 48.678 ; simple_counter:inst|counter_out[8]  ; simple_counter:inst|counter_out[26] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.367      ;
; 48.678 ; simple_counter:inst|counter_out[6]  ; simple_counter:inst|counter_out[24] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.367      ;
; 48.693 ; simple_counter:inst|counter_out[7]  ; simple_counter:inst|counter_out[25] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.352      ;
; 48.693 ; simple_counter:inst|counter_out[2]  ; simple_counter:inst|counter_out[20] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.352      ;
; 48.695 ; simple_counter:inst|counter_out[0]  ; simple_counter:inst|counter_out[19] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.350      ;
; 48.712 ; simple_counter:inst|counter_out[4]  ; simple_counter:inst|counter_out[21] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.333      ;
; 48.712 ; simple_counter:inst|counter_out[3]  ; simple_counter:inst|counter_out[20] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.333      ;
; 48.713 ; simple_counter:inst|counter_out[1]  ; simple_counter:inst|counter_out[18] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.332      ;
; 48.713 ; simple_counter:inst|counter_out[8]  ; simple_counter:inst|counter_out[25] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.332      ;
; 48.713 ; simple_counter:inst|counter_out[6]  ; simple_counter:inst|counter_out[23] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.332      ;
; 48.728 ; simple_counter:inst|counter_out[9]  ; simple_counter:inst|counter_out[26] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.317      ;
; 48.728 ; simple_counter:inst|counter_out[7]  ; simple_counter:inst|counter_out[24] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.317      ;
; 48.728 ; simple_counter:inst|counter_out[2]  ; simple_counter:inst|counter_out[19] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.317      ;
; 48.730 ; simple_counter:inst|counter_out[0]  ; simple_counter:inst|counter_out[18] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.315      ;
; 48.747 ; simple_counter:inst|counter_out[10] ; simple_counter:inst|counter_out[26] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.298      ;
; 48.747 ; simple_counter:inst|counter_out[4]  ; simple_counter:inst|counter_out[20] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.298      ;
; 48.747 ; simple_counter:inst|counter_out[3]  ; simple_counter:inst|counter_out[19] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.298      ;
; 48.748 ; simple_counter:inst|counter_out[1]  ; simple_counter:inst|counter_out[17] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.297      ;
; 48.748 ; simple_counter:inst|counter_out[8]  ; simple_counter:inst|counter_out[24] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.297      ;
; 48.748 ; simple_counter:inst|counter_out[6]  ; simple_counter:inst|counter_out[22] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.297      ;
; 48.763 ; simple_counter:inst|counter_out[9]  ; simple_counter:inst|counter_out[25] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.282      ;
; 48.763 ; simple_counter:inst|counter_out[7]  ; simple_counter:inst|counter_out[23] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.282      ;
; 48.763 ; simple_counter:inst|counter_out[2]  ; simple_counter:inst|counter_out[18] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.282      ;
; 48.765 ; simple_counter:inst|counter_out[0]  ; simple_counter:inst|counter_out[17] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.280      ;
; 48.767 ; simple_counter:inst|counter_out[5]  ; simple_counter:inst|counter_out[21] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.278      ;
; 48.782 ; simple_counter:inst|counter_out[10] ; simple_counter:inst|counter_out[25] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.263      ;
; 48.782 ; simple_counter:inst|counter_out[4]  ; simple_counter:inst|counter_out[19] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.263      ;
; 48.782 ; simple_counter:inst|counter_out[3]  ; simple_counter:inst|counter_out[18] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.263      ;
; 48.783 ; simple_counter:inst|counter_out[1]  ; simple_counter:inst|counter_out[16] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.262      ;
; 48.783 ; simple_counter:inst|counter_out[8]  ; simple_counter:inst|counter_out[23] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.262      ;
; 48.795 ; simple_counter:inst|counter_out[11] ; simple_counter:inst|counter_out[26] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.250      ;
; 48.798 ; simple_counter:inst|counter_out[9]  ; simple_counter:inst|counter_out[24] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.247      ;
; 48.798 ; simple_counter:inst|counter_out[7]  ; simple_counter:inst|counter_out[22] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.247      ;
; 48.798 ; simple_counter:inst|counter_out[2]  ; simple_counter:inst|counter_out[17] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.247      ;
; 48.800 ; simple_counter:inst|counter_out[0]  ; simple_counter:inst|counter_out[16] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.245      ;
; 48.802 ; simple_counter:inst|counter_out[5]  ; simple_counter:inst|counter_out[20] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.243      ;
; 48.817 ; simple_counter:inst|counter_out[10] ; simple_counter:inst|counter_out[24] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.228      ;
; 48.817 ; simple_counter:inst|counter_out[4]  ; simple_counter:inst|counter_out[18] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.228      ;
; 48.817 ; simple_counter:inst|counter_out[3]  ; simple_counter:inst|counter_out[17] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.228      ;
; 48.818 ; simple_counter:inst|counter_out[1]  ; simple_counter:inst|counter_out[15] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.227      ;
; 48.818 ; simple_counter:inst|counter_out[8]  ; simple_counter:inst|counter_out[22] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.227      ;
; 48.830 ; simple_counter:inst|counter_out[12] ; simple_counter:inst|counter_out[26] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.215      ;
; 48.830 ; simple_counter:inst|counter_out[11] ; simple_counter:inst|counter_out[25] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.215      ;
; 48.833 ; simple_counter:inst|counter_out[9]  ; simple_counter:inst|counter_out[23] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.212      ;
; 48.833 ; simple_counter:inst|counter_out[2]  ; simple_counter:inst|counter_out[16] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.212      ;
; 48.835 ; simple_counter:inst|counter_out[0]  ; simple_counter:inst|counter_out[15] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.210      ;
; 48.837 ; simple_counter:inst|counter_out[5]  ; simple_counter:inst|counter_out[19] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.208      ;
; 48.842 ; simple_counter:inst|counter_out[6]  ; simple_counter:inst|counter_out[21] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.203      ;
; 48.852 ; simple_counter:inst|counter_out[10] ; simple_counter:inst|counter_out[23] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.193      ;
; 48.852 ; simple_counter:inst|counter_out[4]  ; simple_counter:inst|counter_out[17] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.193      ;
; 48.852 ; simple_counter:inst|counter_out[3]  ; simple_counter:inst|counter_out[16] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.193      ;
; 48.853 ; simple_counter:inst|counter_out[1]  ; simple_counter:inst|counter_out[14] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.192      ;
; 48.865 ; simple_counter:inst|counter_out[12] ; simple_counter:inst|counter_out[25] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.180      ;
; 48.865 ; simple_counter:inst|counter_out[11] ; simple_counter:inst|counter_out[24] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.180      ;
; 48.868 ; simple_counter:inst|counter_out[9]  ; simple_counter:inst|counter_out[22] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.177      ;
; 48.868 ; simple_counter:inst|counter_out[2]  ; simple_counter:inst|counter_out[15] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.177      ;
; 48.870 ; simple_counter:inst|counter_out[13] ; simple_counter:inst|counter_out[26] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.175      ;
; 48.870 ; simple_counter:inst|counter_out[0]  ; simple_counter:inst|counter_out[14] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.175      ;
; 48.872 ; simple_counter:inst|counter_out[5]  ; simple_counter:inst|counter_out[18] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.173      ;
; 48.877 ; simple_counter:inst|counter_out[6]  ; simple_counter:inst|counter_out[20] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 50.000       ; 0.013      ; 1.168      ;
+--------+-------------------------------------+-------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst1|altpll_component|pll|clk[0]'                                                                                                                                               ;
+-------+-------------------------------------+-------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.215 ; simple_counter:inst|counter_out[0]  ; simple_counter:inst|counter_out[0]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.353 ; simple_counter:inst|counter_out[14] ; simple_counter:inst|counter_out[14] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.505      ;
; 0.356 ; simple_counter:inst|counter_out[2]  ; simple_counter:inst|counter_out[2]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; simple_counter:inst|counter_out[5]  ; simple_counter:inst|counter_out[5]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; simple_counter:inst|counter_out[7]  ; simple_counter:inst|counter_out[7]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; simple_counter:inst|counter_out[9]  ; simple_counter:inst|counter_out[9]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; simple_counter:inst|counter_out[0]  ; simple_counter:inst|counter_out[1]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; simple_counter:inst|counter_out[16] ; simple_counter:inst|counter_out[16] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; simple_counter:inst|counter_out[11] ; simple_counter:inst|counter_out[11] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; simple_counter:inst|counter_out[12] ; simple_counter:inst|counter_out[12] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; simple_counter:inst|counter_out[13] ; simple_counter:inst|counter_out[13] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; simple_counter:inst|counter_out[18] ; simple_counter:inst|counter_out[18] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; simple_counter:inst|counter_out[21] ; simple_counter:inst|counter_out[21] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.365 ; simple_counter:inst|counter_out[15] ; simple_counter:inst|counter_out[15] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.369 ; simple_counter:inst|counter_out[6]  ; simple_counter:inst|counter_out[6]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; simple_counter:inst|counter_out[8]  ; simple_counter:inst|counter_out[8]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; simple_counter:inst|counter_out[17] ; simple_counter:inst|counter_out[17] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; simple_counter:inst|counter_out[1]  ; simple_counter:inst|counter_out[1]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; simple_counter:inst|counter_out[3]  ; simple_counter:inst|counter_out[3]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; simple_counter:inst|counter_out[4]  ; simple_counter:inst|counter_out[4]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; simple_counter:inst|counter_out[10] ; simple_counter:inst|counter_out[10] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; simple_counter:inst|counter_out[19] ; simple_counter:inst|counter_out[19] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; simple_counter:inst|counter_out[20] ; simple_counter:inst|counter_out[20] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; simple_counter:inst|counter_out[23] ; simple_counter:inst|counter_out[23] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; simple_counter:inst|counter_out[25] ; simple_counter:inst|counter_out[25] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.383 ; simple_counter:inst|counter_out[22] ; simple_counter:inst|counter_out[22] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.535      ;
; 0.384 ; simple_counter:inst|counter_out[26] ; simple_counter:inst|counter_out[26] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.536      ;
; 0.385 ; simple_counter:inst|counter_out[24] ; simple_counter:inst|counter_out[24] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.537      ;
; 0.491 ; simple_counter:inst|counter_out[14] ; simple_counter:inst|counter_out[15] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.643      ;
; 0.492 ; simple_counter:inst|counter_out[0]  ; simple_counter:inst|counter_out[2]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.644      ;
; 0.494 ; simple_counter:inst|counter_out[7]  ; simple_counter:inst|counter_out[8]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.646      ;
; 0.494 ; simple_counter:inst|counter_out[2]  ; simple_counter:inst|counter_out[3]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.646      ;
; 0.494 ; simple_counter:inst|counter_out[9]  ; simple_counter:inst|counter_out[10] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.646      ;
; 0.496 ; simple_counter:inst|counter_out[16] ; simple_counter:inst|counter_out[17] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; simple_counter:inst|counter_out[11] ; simple_counter:inst|counter_out[12] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; simple_counter:inst|counter_out[12] ; simple_counter:inst|counter_out[13] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; simple_counter:inst|counter_out[18] ; simple_counter:inst|counter_out[19] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.503 ; simple_counter:inst|counter_out[15] ; simple_counter:inst|counter_out[16] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.655      ;
; 0.509 ; simple_counter:inst|counter_out[6]  ; simple_counter:inst|counter_out[7]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; simple_counter:inst|counter_out[8]  ; simple_counter:inst|counter_out[9]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; simple_counter:inst|counter_out[17] ; simple_counter:inst|counter_out[18] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; simple_counter:inst|counter_out[23] ; simple_counter:inst|counter_out[24] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; simple_counter:inst|counter_out[1]  ; simple_counter:inst|counter_out[2]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.510 ; simple_counter:inst|counter_out[4]  ; simple_counter:inst|counter_out[5]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; simple_counter:inst|counter_out[10] ; simple_counter:inst|counter_out[11] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; simple_counter:inst|counter_out[20] ; simple_counter:inst|counter_out[21] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; simple_counter:inst|counter_out[3]  ; simple_counter:inst|counter_out[4]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; simple_counter:inst|counter_out[19] ; simple_counter:inst|counter_out[20] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; simple_counter:inst|counter_out[25] ; simple_counter:inst|counter_out[26] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.523 ; simple_counter:inst|counter_out[22] ; simple_counter:inst|counter_out[23] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.675      ;
; 0.525 ; simple_counter:inst|counter_out[24] ; simple_counter:inst|counter_out[25] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.677      ;
; 0.526 ; simple_counter:inst|counter_out[14] ; simple_counter:inst|counter_out[16] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.678      ;
; 0.527 ; simple_counter:inst|counter_out[0]  ; simple_counter:inst|counter_out[3]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.679      ;
; 0.529 ; simple_counter:inst|counter_out[7]  ; simple_counter:inst|counter_out[9]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.681      ;
; 0.529 ; simple_counter:inst|counter_out[9]  ; simple_counter:inst|counter_out[11] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.681      ;
; 0.529 ; simple_counter:inst|counter_out[2]  ; simple_counter:inst|counter_out[4]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.681      ;
; 0.531 ; simple_counter:inst|counter_out[13] ; simple_counter:inst|counter_out[14] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.013      ; 0.696      ;
; 0.531 ; simple_counter:inst|counter_out[16] ; simple_counter:inst|counter_out[18] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; simple_counter:inst|counter_out[11] ; simple_counter:inst|counter_out[13] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.684      ;
; 0.532 ; simple_counter:inst|counter_out[18] ; simple_counter:inst|counter_out[20] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.684      ;
; 0.538 ; simple_counter:inst|counter_out[15] ; simple_counter:inst|counter_out[17] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.690      ;
; 0.544 ; simple_counter:inst|counter_out[6]  ; simple_counter:inst|counter_out[8]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; simple_counter:inst|counter_out[8]  ; simple_counter:inst|counter_out[10] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; simple_counter:inst|counter_out[17] ; simple_counter:inst|counter_out[19] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; simple_counter:inst|counter_out[23] ; simple_counter:inst|counter_out[25] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; simple_counter:inst|counter_out[1]  ; simple_counter:inst|counter_out[3]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.545 ; simple_counter:inst|counter_out[10] ; simple_counter:inst|counter_out[12] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.697      ;
; 0.545 ; simple_counter:inst|counter_out[3]  ; simple_counter:inst|counter_out[5]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.697      ;
; 0.545 ; simple_counter:inst|counter_out[19] ; simple_counter:inst|counter_out[21] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.697      ;
; 0.549 ; simple_counter:inst|counter_out[5]  ; simple_counter:inst|counter_out[6]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.701      ;
; 0.552 ; simple_counter:inst|counter_out[21] ; simple_counter:inst|counter_out[22] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.704      ;
; 0.558 ; simple_counter:inst|counter_out[22] ; simple_counter:inst|counter_out[24] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.710      ;
; 0.560 ; simple_counter:inst|counter_out[24] ; simple_counter:inst|counter_out[26] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.712      ;
; 0.561 ; simple_counter:inst|counter_out[14] ; simple_counter:inst|counter_out[17] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.713      ;
; 0.562 ; simple_counter:inst|counter_out[0]  ; simple_counter:inst|counter_out[4]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.714      ;
; 0.564 ; simple_counter:inst|counter_out[7]  ; simple_counter:inst|counter_out[10] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.716      ;
; 0.564 ; simple_counter:inst|counter_out[9]  ; simple_counter:inst|counter_out[12] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.716      ;
; 0.564 ; simple_counter:inst|counter_out[2]  ; simple_counter:inst|counter_out[5]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.716      ;
; 0.566 ; simple_counter:inst|counter_out[13] ; simple_counter:inst|counter_out[15] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.013      ; 0.731      ;
; 0.566 ; simple_counter:inst|counter_out[16] ; simple_counter:inst|counter_out[19] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.718      ;
; 0.567 ; simple_counter:inst|counter_out[18] ; simple_counter:inst|counter_out[21] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.719      ;
; 0.571 ; simple_counter:inst|counter_out[12] ; simple_counter:inst|counter_out[14] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.013      ; 0.736      ;
; 0.573 ; simple_counter:inst|counter_out[15] ; simple_counter:inst|counter_out[18] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.725      ;
; 0.579 ; simple_counter:inst|counter_out[6]  ; simple_counter:inst|counter_out[9]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; simple_counter:inst|counter_out[8]  ; simple_counter:inst|counter_out[11] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; simple_counter:inst|counter_out[17] ; simple_counter:inst|counter_out[20] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; simple_counter:inst|counter_out[23] ; simple_counter:inst|counter_out[26] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; simple_counter:inst|counter_out[1]  ; simple_counter:inst|counter_out[4]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.580 ; simple_counter:inst|counter_out[10] ; simple_counter:inst|counter_out[13] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.732      ;
; 0.584 ; simple_counter:inst|counter_out[5]  ; simple_counter:inst|counter_out[7]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.736      ;
; 0.587 ; simple_counter:inst|counter_out[21] ; simple_counter:inst|counter_out[23] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.739      ;
; 0.593 ; simple_counter:inst|counter_out[22] ; simple_counter:inst|counter_out[25] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.745      ;
; 0.596 ; simple_counter:inst|counter_out[14] ; simple_counter:inst|counter_out[18] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.748      ;
; 0.597 ; simple_counter:inst|counter_out[0]  ; simple_counter:inst|counter_out[5]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.749      ;
; 0.599 ; simple_counter:inst|counter_out[7]  ; simple_counter:inst|counter_out[11] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.751      ;
; 0.599 ; simple_counter:inst|counter_out[9]  ; simple_counter:inst|counter_out[13] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.751      ;
; 0.601 ; simple_counter:inst|counter_out[13] ; simple_counter:inst|counter_out[16] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.013      ; 0.766      ;
; 0.601 ; simple_counter:inst|counter_out[16] ; simple_counter:inst|counter_out[20] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.753      ;
; 0.604 ; simple_counter:inst|counter_out[4]  ; simple_counter:inst|counter_out[6]  ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.756      ;
; 0.604 ; simple_counter:inst|counter_out[20] ; simple_counter:inst|counter_out[22] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.756      ;
+-------+-------------------------------------+-------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'osc_clk'                                                                             ;
+-------+--------------+----------------+------------------+---------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+---------+------------+-------------------------------------+
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; osc_clk ; Rise       ; inst1|altpll_component|pll|clk[0]   ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; osc_clk ; Rise       ; inst1|altpll_component|pll|clk[0]   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; osc_clk ; Rise       ; inst1|altpll_component|pll|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; osc_clk ; Rise       ; inst1|altpll_component|pll|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; osc_clk ; Rise       ; osc_clk|combout                     ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; osc_clk ; Rise       ; osc_clk|combout                     ;
; 7.620 ; 10.000       ; 2.380          ; Port Rate        ; osc_clk ; Rise       ; osc_clk                             ;
+-------+--------------+----------------+------------------+---------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst1|altpll_component|pll|clk[0]'                                                                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[0]            ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[0]            ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[10]           ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[10]           ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[11]           ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[11]           ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[12]           ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[12]           ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[13]           ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[13]           ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[14]           ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[14]           ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[15]           ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[15]           ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[16]           ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[16]           ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[17]           ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[17]           ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[18]           ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[18]           ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[19]           ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[19]           ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[1]            ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[1]            ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[20]           ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[20]           ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[21]           ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[21]           ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[22]           ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[22]           ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[23]           ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[23]           ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[24]           ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[24]           ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[25]           ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[25]           ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[26]           ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[26]           ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[2]            ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[2]            ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[3]            ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[3]            ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[4]            ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[4]            ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[5]            ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[5]            ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[6]            ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[6]            ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[7]            ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[7]            ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[8]            ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[8]            ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[9]            ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst|counter_out[9]            ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst1|altpll_component|_clk0~clkctrl|inclk[0] ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst1|altpll_component|_clk0~clkctrl|inclk[0] ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst1|altpll_component|_clk0~clkctrl|outclk   ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst1|altpll_component|_clk0~clkctrl|outclk   ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[0]|clk                       ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[0]|clk                       ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[10]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[10]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[11]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[11]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[12]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[12]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[13]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[13]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[14]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[14]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[15]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[15]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[16]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[16]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[17]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[17]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[18]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[18]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[19]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[19]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[1]|clk                       ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[1]|clk                       ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[20]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[20]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[21]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[21]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[22]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[22]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[23]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[23]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[24]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[24]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[25]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[25]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[26]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[26]|clk                      ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[2]|clk                       ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[2]|clk                       ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[3]|clk                       ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|counter_out[3]|clk                       ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; led[*]    ; osc_clk    ; 2.607 ; 2.607 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
;  led[0]   ; osc_clk    ; 2.607 ; 2.607 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; led[*]    ; osc_clk    ; 2.243 ; 2.243 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
;  led[0]   ; osc_clk    ; 2.243 ; 2.243 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; button[0]  ; led[0]      ; 5.634 ; 5.634 ; 5.634 ; 5.634 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; button[0]  ; led[0]      ; 5.634 ; 5.634 ; 5.634 ; 5.634 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                            ;
+------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                              ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                   ; 45.688 ; 0.215 ; N/A      ; N/A     ; 5.000               ;
;  inst1|altpll_component|pll|clk[0] ; 45.688 ; 0.215 ; N/A      ; N/A     ; 23.758              ;
;  osc_clk                           ; N/A    ; N/A   ; N/A      ; N/A     ; 5.000               ;
; Design-wide TNS                    ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  inst1|altpll_component|pll|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  osc_clk                           ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
+------------------------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; led[*]    ; osc_clk    ; 6.965 ; 6.965 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
;  led[0]   ; osc_clk    ; 6.965 ; 6.965 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; led[*]    ; osc_clk    ; 2.243 ; 2.243 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
;  led[0]   ; osc_clk    ; 2.243 ; 2.243 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; button[0]  ; led[0]      ; 12.264 ; 12.264 ; 12.264 ; 12.264 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; button[0]  ; led[0]      ; 5.634 ; 5.634 ; 5.634 ; 5.634 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 378      ; 0        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 378      ; 0        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 6     ; 6    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Oct 08 22:18:12 2014
Info: Command: quartus_sta test -c test
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'SDC1.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {inst1|altpll_component|pll|inclk[0]} -divide_by 5 -duty_cycle 50.00 -name {inst1|altpll_component|pll|clk[0]} {inst1|altpll_component|pll|clk[0]}
Warning (332153): Family doesn't support jitter analysis.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: inst1|altpll_component|pll|clk[0] with master clock period: 10.000 found on PLL node: inst1|altpll_component|pll|clk[0] does not match the master clock period requirement: 20.000
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 45.688
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    45.688         0.000 inst1|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 inst1|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 5.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.000         0.000 osc_clk 
    Info (332119):    23.758         0.000 inst1|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: inst1|altpll_component|pll|clk[0] with master clock period: 10.000 found on PLL node: inst1|altpll_component|pll|clk[0] does not match the master clock period requirement: 20.000
Info (332146): Worst-case setup slack is 48.374
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    48.374         0.000 inst1|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 inst1|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 5.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.000         0.000 osc_clk 
    Info (332119):    24.000         0.000 inst1|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 390 megabytes
    Info: Processing ended: Wed Oct 08 22:18:14 2014
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


