TimeQuest Timing Analyzer report for OneChipBook12Toplevel
Tue Dec 23 13:52:55 2025
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Fmax Summary
  7. Setup Summary
  8. Hold Summary
  9. Recovery Summary
 10. Removal Summary
 11. Minimum Pulse Width Summary
 12. Setup: 'clk_sys'
 13. Setup: 'clk_sdram'
 14. Hold: 'clk_sys'
 15. Hold: 'clk_sdram'
 16. Recovery: 'clk_sys'
 17. Removal: 'clk_sys'
 18. Minimum Pulse Width: 'clk_sys'
 19. Minimum Pulse Width: 'clk_21m'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Output Enable Times
 25. Minimum Output Enable Times
 26. Output Disable Times
 27. Minimum Output Disable Times
 28. Setup Transfers
 29. Hold Transfers
 30. Recovery Transfers
 31. Removal Transfers
 32. Report TCCS
 33. Report RSKM
 34. Unconstrained Paths
 35. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition ;
; Revision Name      ; OneChipBook12Toplevel                                           ;
; Device Family      ; Cyclone                                                         ;
; Device Name        ; EP1C12Q240C8                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Slow Model                                                      ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------+
; SDC File List                                                 ;
+---------------------------+--------+--------------------------+
; SDC File Path             ; Status ; Read at                  ;
+---------------------------+--------+--------------------------+
; OneChipBook12Toplevel.sdc ; OK     ; Tue Dec 23 13:52:55 2025 ;
+---------------------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                   ;
+------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+---------+------------------------------------------+
; Clock Name ; Type      ; Period ; Frequency ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master  ; Source  ; Targets                                  ;
+------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+---------+------------------------------------------+
; clk_21m    ; Base      ; 46.560 ; 21.48 MHz ; 0.000  ; 23.280 ;            ;           ;             ;       ;        ;           ;            ;          ;         ;         ; { clk_21m }                              ;
; clk_sdram  ; Generated ; 23.280 ; 42.96 MHz ; -5.820 ; 5.820  ; 50.00      ; 1         ; 2           ; -90.0 ;        ;           ;            ; false    ; clk_21m ; clk_21m ; { pll_inst|altpll_component|pll|clk[1] } ;
; clk_sys    ; Generated ; 23.280 ; 42.96 MHz ; 0.000  ; 11.640 ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; clk_21m ; clk_21m ; { pll_inst|altpll_component|pll|clk[0] } ;
+------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+---------+------------------------------------------+


+-------------------------------------------------+
; Fmax Summary                                    ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 31.26 MHz ; 31.26 MHz       ; clk_sys    ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Setup Summary                      ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk_sys   ; -8.708 ; -3621.462     ;
; clk_sdram ; 5.586  ; 0.000         ;
+-----------+--------+---------------+


+------------------------------------+
; Hold Summary                       ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk_sys   ; 0.822  ; 0.000         ;
; clk_sdram ; 11.312 ; 0.000         ;
+-----------+--------+---------------+


+----------------------------------+
; Recovery Summary                 ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; clk_sys ; 10.661 ; 0.000         ;
+---------+--------+---------------+


+---------------------------------+
; Removal Summary                 ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk_sys ; 6.558 ; 0.000         ;
+---------+-------+---------------+


+----------------------------------+
; Minimum Pulse Width Summary      ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; clk_sys ; 9.822  ; 0.000         ;
; clk_21m ; 23.280 ; 0.000         ;
+---------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clk_sys'                                                                                                                                                                                             ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -8.708 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 31.751     ;
; -8.620 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[3] ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 31.663     ;
; -8.451 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~424  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; clk_sys      ; clk_sys     ; 23.280       ; -0.041     ; 31.453     ;
; -8.401 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[0] ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 31.444     ;
; -8.394 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[3] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 31.437     ;
; -8.306 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[3] ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[3] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 31.349     ;
; -8.242 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[0] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 31.285     ;
; -8.235 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[2] ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 31.278     ;
; -8.154 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[3] ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[0] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 31.197     ;
; -8.137 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~424  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[3] ; clk_sys      ; clk_sys     ; 23.280       ; -0.041     ; 31.139     ;
; -8.127 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_B[3] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 31.170     ;
; -8.123 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~133  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 31.166     ;
; -8.087 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[0] ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[3] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 31.130     ;
; -8.039 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[3] ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_B[3] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 31.082     ;
; -8.023 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[2] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 31.066     ;
; -7.985 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~424  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[0] ; clk_sys      ; clk_sys     ; 23.280       ; -0.041     ; 30.987     ;
; -7.935 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[0] ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[0] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 30.978     ;
; -7.935 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[3] ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[2] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 30.978     ;
; -7.921 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[2] ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[3] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 30.964     ;
; -7.873 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~520  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; clk_sys      ; clk_sys     ; 23.280       ; -0.041     ; 30.875     ;
; -7.870 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~424  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_B[3] ; clk_sys      ; clk_sys     ; 23.280       ; -0.041     ; 30.872     ;
; -7.833 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~180  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; clk_sys      ; clk_sys     ; 23.280       ; -0.041     ; 30.835     ;
; -7.820 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[0] ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_B[3] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 30.863     ;
; -7.809 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~168  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 30.776     ;
; -7.809 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~133  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[3] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 30.852     ;
; -7.806 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~69   ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 30.849     ;
; -7.803 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~531  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 30.770     ;
; -7.796 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~105  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 30.839     ;
; -7.791 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~40   ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; clk_sys      ; clk_sys     ; 23.280       ; -0.041     ; 30.793     ;
; -7.784 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~79   ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 30.827     ;
; -7.769 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[2] ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[0] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 30.812     ;
; -7.766 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~424  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[2] ; clk_sys      ; clk_sys     ; 23.280       ; -0.041     ; 30.768     ;
; -7.716 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[0] ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[2] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 30.759     ;
; -7.701 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~43   ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 30.744     ;
; -7.693 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~49   ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 30.736     ;
; -7.682 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~143  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 30.725     ;
; -7.679 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~430  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 30.646     ;
; -7.678 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~390  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 30.645     ;
; -7.657 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~133  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[0] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 30.700     ;
; -7.654 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[2] ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_B[3] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 30.697     ;
; -7.637 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~46   ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; clk_sys      ; clk_sys     ; 23.280       ; -0.003     ; 30.677     ;
; -7.628 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~101  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 30.671     ;
; -7.569 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~422  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 30.536     ;
; -7.559 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~520  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[3] ; clk_sys      ; clk_sys     ; 23.280       ; -0.041     ; 30.561     ;
; -7.550 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[2] ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[2] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 30.593     ;
; -7.548 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~107  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 30.591     ;
; -7.542 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~133  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_B[3] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 30.585     ;
; -7.519 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~463  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 30.562     ;
; -7.519 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~180  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[3] ; clk_sys      ; clk_sys     ; 23.280       ; -0.041     ; 30.521     ;
; -7.514 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~39   ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 30.557     ;
; -7.512 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~38   ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; clk_sys      ; clk_sys     ; 23.280       ; -0.003     ; 30.552     ;
; -7.510 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~139  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 30.553     ;
; -7.500 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~77   ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 30.543     ;
; -7.495 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~168  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[3] ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 30.462     ;
; -7.492 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~69   ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[3] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 30.535     ;
; -7.490 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~75   ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 30.533     ;
; -7.489 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~531  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[3] ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 30.456     ;
; -7.488 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|opcode[2]    ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; clk_sys      ; clk_sys     ; 23.280       ; 0.059      ; 30.590     ;
; -7.482 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~105  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[3] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 30.525     ;
; -7.478 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~485  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 30.521     ;
; -7.477 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~40   ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[3] ; clk_sys      ; clk_sys     ; 23.280       ; -0.041     ; 30.479     ;
; -7.476 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~526  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 30.443     ;
; -7.470 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~79   ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[3] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 30.513     ;
; -7.453 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~137  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 30.496     ;
; -7.453 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~147  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 30.496     ;
; -7.446 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~81   ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 30.489     ;
; -7.438 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~133  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[2] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 30.481     ;
; -7.409 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~294  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; clk_sys      ; clk_sys     ; 23.280       ; -0.041     ; 30.411     ;
; -7.407 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~520  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[0] ; clk_sys      ; clk_sys     ; 23.280       ; -0.041     ; 30.409     ;
; -7.394 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~109  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 30.437     ;
; -7.387 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~43   ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[3] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 30.430     ;
; -7.379 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~49   ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[3] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 30.422     ;
; -7.376 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~115  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; clk_sys      ; clk_sys     ; 23.280       ; -0.003     ; 30.416     ;
; -7.368 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~143  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[3] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 30.411     ;
; -7.367 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~180  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[0] ; clk_sys      ; clk_sys     ; 23.280       ; -0.041     ; 30.369     ;
; -7.365 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~430  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[3] ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 30.332     ;
; -7.364 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~44   ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; clk_sys      ; clk_sys     ; 23.280       ; -0.041     ; 30.366     ;
; -7.364 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~390  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[3] ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 30.331     ;
; -7.364 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~298  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 30.331     ;
; -7.343 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~168  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[0] ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 30.310     ;
; -7.340 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~69   ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[0] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 30.383     ;
; -7.337 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~531  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[0] ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 30.304     ;
; -7.331 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~467  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 30.374     ;
; -7.330 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~105  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[0] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 30.373     ;
; -7.325 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~40   ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[0] ; clk_sys      ; clk_sys     ; 23.280       ; -0.041     ; 30.327     ;
; -7.324 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|opcode[5]    ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; clk_sys      ; clk_sys     ; 23.280       ; 0.059      ; 30.426     ;
; -7.323 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~46   ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[3] ; clk_sys      ; clk_sys     ; 23.280       ; -0.003     ; 30.363     ;
; -7.318 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~79   ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[0] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 30.361     ;
; -7.314 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~101  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[3] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 30.357     ;
; -7.295 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~103  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; clk_sys      ; clk_sys     ; 23.280       ; -0.041     ; 30.297     ;
; -7.292 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~520  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_B[3] ; clk_sys      ; clk_sys     ; 23.280       ; -0.041     ; 30.294     ;
; -7.271 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~306  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 30.314     ;
; -7.255 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~422  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[3] ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 30.222     ;
; -7.252 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~180  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_B[3] ; clk_sys      ; clk_sys     ; 23.280       ; -0.041     ; 30.254     ;
; -7.249 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~518  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 30.216     ;
; -7.235 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~111  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; clk_sys      ; clk_sys     ; 23.280       ; -0.003     ; 30.275     ;
; -7.235 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~43   ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[0] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 30.278     ;
; -7.234 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_B[1] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 30.277     ;
; -7.234 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|regfile~107  ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[3] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 30.277     ;
; -7.232 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_A[1] ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|RDindex_B[0] ; clk_sys      ; clk_sys     ; 23.280       ; 0.000      ; 30.275     ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clk_sdram'                                                                                                                               ;
+-------+---------------------------------------------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+----------------+--------------+-------------+--------------+------------+------------+
; 5.586 ; VirtualToplevel:soc_inst|sdram:mysdram|sdaddr[6]  ; sdram_addr[6]  ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 7.409      ;
; 5.921 ; VirtualToplevel:soc_inst|sdram:mysdram|sdaddr[8]  ; sdram_addr[8]  ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 7.074      ;
; 5.972 ; VirtualToplevel:soc_inst|sdram:mysdram|sdaddr[7]  ; sdram_addr[7]  ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 7.023      ;
; 6.081 ; VirtualToplevel:soc_inst|sdram:mysdram|sdaddr[9]  ; sdram_addr[9]  ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 6.914      ;
; 6.316 ; VirtualToplevel:soc_inst|sdram:mysdram|sdaddr[11] ; sdram_addr[11] ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 6.679      ;
; 6.353 ; VirtualToplevel:soc_inst|sdram:mysdram|sdaddr[12] ; sdram_addr[12] ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 6.642      ;
; 6.392 ; VirtualToplevel:soc_inst|sdram:mysdram|sdaddr[5]  ; sdram_addr[5]  ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 6.603      ;
; 6.584 ; VirtualToplevel:soc_inst|sdram:mysdram|sdwrite    ; sdram_data[10] ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 6.411      ;
; 6.584 ; VirtualToplevel:soc_inst|sdram:mysdram|sdwrite    ; sdram_data[11] ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 6.411      ;
; 6.590 ; VirtualToplevel:soc_inst|sdram:mysdram|sdwrite    ; sdram_data[9]  ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 6.405      ;
; 6.620 ; VirtualToplevel:soc_inst|sdram:mysdram|sdwrite    ; sdram_data[8]  ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 6.375      ;
; 6.658 ; VirtualToplevel:soc_inst|sdram:mysdram|sdaddr[10] ; sdram_addr[10] ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 6.337      ;
; 6.736 ; VirtualToplevel:soc_inst|sdram:mysdram|dqm[1]     ; sdram_udqm     ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 6.259      ;
; 6.918 ; VirtualToplevel:soc_inst|sdram:mysdram|sdwrite    ; sdram_data[13] ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 6.077      ;
; 6.918 ; VirtualToplevel:soc_inst|sdram:mysdram|sdwrite    ; sdram_data[14] ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 6.077      ;
; 6.925 ; VirtualToplevel:soc_inst|sdram:mysdram|sdwrite    ; sdram_data[12] ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 6.070      ;
; 6.960 ; VirtualToplevel:soc_inst|sdram:mysdram|sdwrite    ; sdram_data[15] ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 6.035      ;
; 7.466 ; VirtualToplevel:soc_inst|sdram:mysdram|datain[9]  ; sdram_data[9]  ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 5.529      ;
; 7.471 ; VirtualToplevel:soc_inst|sdram:mysdram|sdwrite    ; sdram_data[0]  ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 5.524      ;
; 7.471 ; VirtualToplevel:soc_inst|sdram:mysdram|sdwrite    ; sdram_data[1]  ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 5.524      ;
; 7.545 ; VirtualToplevel:soc_inst|sdram:mysdram|datain[10] ; sdram_data[10] ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 5.450      ;
; 7.565 ; VirtualToplevel:soc_inst|sdram:mysdram|datain[8]  ; sdram_data[8]  ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 5.430      ;
; 7.612 ; VirtualToplevel:soc_inst|sdram:mysdram|sdaddr[3]  ; sdram_addr[3]  ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 5.383      ;
; 7.678 ; VirtualToplevel:soc_inst|sdram:mysdram|sdwrite    ; sdram_data[2]  ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 5.317      ;
; 7.678 ; VirtualToplevel:soc_inst|sdram:mysdram|sdwrite    ; sdram_data[3]  ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 5.317      ;
; 7.691 ; VirtualToplevel:soc_inst|sdram:mysdram|sdwrite    ; sdram_data[5]  ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 5.304      ;
; 7.691 ; VirtualToplevel:soc_inst|sdram:mysdram|sdwrite    ; sdram_data[6]  ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 5.304      ;
; 7.709 ; VirtualToplevel:soc_inst|sdram:mysdram|sdwrite    ; sdram_data[4]  ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 5.286      ;
; 7.722 ; VirtualToplevel:soc_inst|sdram:mysdram|sdwrite    ; sdram_data[7]  ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 5.273      ;
; 7.799 ; VirtualToplevel:soc_inst|sdram:mysdram|dqm[0]     ; sdram_ldqm     ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 5.196      ;
; 7.802 ; VirtualToplevel:soc_inst|sdram:mysdram|datain[13] ; sdram_data[13] ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 5.193      ;
; 7.871 ; VirtualToplevel:soc_inst|sdram:mysdram|datain[12] ; sdram_data[12] ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 5.124      ;
; 7.879 ; VirtualToplevel:soc_inst|sdram:mysdram|datain[11] ; sdram_data[11] ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 5.116      ;
; 7.898 ; VirtualToplevel:soc_inst|sdram:mysdram|datain[14] ; sdram_data[14] ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 5.097      ;
; 7.931 ; VirtualToplevel:soc_inst|sdram:mysdram|datain[15] ; sdram_data[15] ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 5.064      ;
; 7.973 ; VirtualToplevel:soc_inst|sdram:mysdram|sdaddr[2]  ; sdram_addr[2]  ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 5.022      ;
; 7.986 ; VirtualToplevel:soc_inst|sdram:mysdram|datain[1]  ; sdram_data[1]  ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 5.009      ;
; 8.014 ; VirtualToplevel:soc_inst|sdram:mysdram|datain[0]  ; sdram_data[0]  ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 4.981      ;
; 8.163 ; VirtualToplevel:soc_inst|sdram:mysdram|sdaddr[4]  ; sdram_addr[4]  ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 4.832      ;
; 8.320 ; VirtualToplevel:soc_inst|sdram:mysdram|datain[4]  ; sdram_data[4]  ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 4.675      ;
; 8.325 ; VirtualToplevel:soc_inst|sdram:mysdram|datain[2]  ; sdram_data[2]  ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 4.670      ;
; 8.328 ; VirtualToplevel:soc_inst|sdram:mysdram|datain[3]  ; sdram_data[3]  ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 4.667      ;
; 8.534 ; VirtualToplevel:soc_inst|sdram:mysdram|ba[1]      ; sdram_ba[1]    ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 4.461      ;
; 8.624 ; VirtualToplevel:soc_inst|sdram:mysdram|datain[6]  ; sdram_data[6]  ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 4.371      ;
; 8.657 ; VirtualToplevel:soc_inst|sdram:mysdram|datain[5]  ; sdram_data[5]  ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 4.338      ;
; 8.662 ; VirtualToplevel:soc_inst|sdram:mysdram|sd_we      ; sdram_we_n     ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 4.333      ;
; 8.666 ; VirtualToplevel:soc_inst|sdram:mysdram|sd_cas     ; sdram_cas_n    ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 4.329      ;
; 8.669 ; VirtualToplevel:soc_inst|sdram:mysdram|datain[7]  ; sdram_data[7]  ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 4.326      ;
; 8.688 ; VirtualToplevel:soc_inst|sdram:mysdram|sd_ras     ; sdram_ras_n    ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 4.307      ;
; 8.828 ; VirtualToplevel:soc_inst|sdram:mysdram|ba[0]      ; sdram_ba[0]    ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 4.167      ;
; 8.838 ; VirtualToplevel:soc_inst|sdram:mysdram|sdaddr[1]  ; sdram_addr[1]  ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 4.157      ;
; 8.864 ; VirtualToplevel:soc_inst|sdram:mysdram|sdaddr[0]  ; sdram_addr[0]  ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 4.131      ;
; 8.968 ; VirtualToplevel:soc_inst|sdram:mysdram|sd_cs      ; sdram_cs_n     ; clk_sys      ; clk_sdram   ; 17.460       ; -2.465     ; 4.027      ;
+-------+---------------------------------------------------+----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clk_sys'                                                                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                        ; To Node                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.822 ; VirtualToplevel:soc_inst|DMACache:mydmacache|servicechannel[0]                                   ; VirtualToplevel:soc_inst|DMACache:mydmacache|servicechannel[0]                                       ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; VirtualToplevel:soc_inst|DMACache:mydmacache|servicechannel[1]                                   ; VirtualToplevel:soc_inst|DMACache:mydmacache|servicechannel[1]                                       ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; VirtualToplevel:soc_inst|DMACache:mydmacache|servicechannel[2]                                   ; VirtualToplevel:soc_inst|DMACache:mydmacache|servicechannel[2]                                       ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|wbmemmask[1]                                    ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|wbmemmask[1]                                        ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|wbmemmask[3]                                    ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|wbmemmask[3]                                        ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|last_opc_read[11]                               ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|last_opc_read[11]                                   ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|last_opc_read[9]                                ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|last_opc_read[9]                                    ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|last_opc_read[10]                               ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|last_opc_read[10]                                   ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|last_opc_read[5]                                ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|last_opc_read[5]                                    ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|last_opc_read[3]                                ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|last_opc_read[3]                                    ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|last_opc_read[0]                                ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|last_opc_read[0]                                    ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|last_opc_read[2]                                ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|last_opc_read[2]                                    ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|last_opc_read[4]                                ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|last_opc_read[4]                                    ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|last_opc_read[1]                                ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|last_opc_read[1]                                    ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|TG68K_ALU:ALU|asl_VFlag                         ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|TG68K_ALU:ALU|asl_VFlag                             ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|spi_interface:myspi|sd_out[0]        ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|spi_interface:myspi|sd_out[0]            ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.837      ;
; 0.859 ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|gpio_in_s2[15]                       ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|gpio_in_s[15]                            ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.874      ;
; 0.860 ; VirtualToplevel:soc_inst|sound_wrapper:myaudio|sound_controller:channel1|repeatlen[1]            ; VirtualToplevel:soc_inst|sound_wrapper:myaudio|sound_controller:channel1|channel_fromhost.reqlen[1]  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.875      ;
; 0.860 ; VirtualToplevel:soc_inst|sound_wrapper:myaudio|sound_controller:channel2|repeatlen[7]            ; VirtualToplevel:soc_inst|sound_wrapper:myaudio|sound_controller:channel2|channel_fromhost.reqlen[7]  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.875      ;
; 0.860 ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|io_ps2_com:mykeyboard|recvByteLoc[6] ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|io_ps2_com:mykeyboard|recvByte[6]        ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.875      ;
; 0.860 ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|gpio_in_s2[11]                       ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|gpio_in_s[11]                            ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.875      ;
; 0.860 ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|io_ps2_com:mykeyboard|recvByteLoc[1] ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|io_ps2_com:mykeyboard|recvByte[1]        ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.875      ;
; 0.860 ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|gpio_in_s2[3]                        ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|gpio_in_s[3]                             ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.875      ;
; 0.861 ; VirtualToplevel:soc_inst|vga_controller:myvga|sprite0_data_buf[4]                                ; VirtualToplevel:soc_inst|vga_controller:myvga|sprite0_data[4]                                        ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.876      ;
; 0.861 ; VirtualToplevel:soc_inst|sound_wrapper:myaudio|sound_controller:channel3|repeatlen[7]            ; VirtualToplevel:soc_inst|sound_wrapper:myaudio|sound_controller:channel3|channel_fromhost.reqlen[7]  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.876      ;
; 0.861 ; VirtualToplevel:soc_inst|vga_controller:myvga|framebuffer_pointer[3]                             ; VirtualToplevel:soc_inst|vga_controller:myvga|vgachannel_fromhost.addr[3]                            ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.876      ;
; 0.861 ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|gpio_in_s2[6]                        ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|gpio_in_s[6]                             ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.876      ;
; 0.861 ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|spi_interface:myspi|sd_in_shift[14]  ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|spi_interface:myspi|sd_in_shift[15]      ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.876      ;
; 0.862 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|TG68K_ALU:ALU|mulu_reg[28]                      ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|TG68K_ALU:ALU|mulu_reg[27]                          ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.877      ;
; 0.862 ; VirtualToplevel:soc_inst|vga_controller:myvga|framebuffer_pointer[12]                            ; VirtualToplevel:soc_inst|vga_controller:myvga|vgachannel_fromhost.addr[12]                           ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.877      ;
; 0.862 ; VirtualToplevel:soc_inst|vga_controller:myvga|framebuffer_pointer[22]                            ; VirtualToplevel:soc_inst|vga_controller:myvga|vgachannel_fromhost.addr[22]                           ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.877      ;
; 0.862 ; VirtualToplevel:soc_inst|sound_wrapper:myaudio|sound_controller:channel2|repeatlen[13]           ; VirtualToplevel:soc_inst|sound_wrapper:myaudio|sound_controller:channel2|channel_fromhost.reqlen[13] ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.877      ;
; 0.862 ; VirtualToplevel:soc_inst|vga_controller:myvga|framebuffer_pointer[1]                             ; VirtualToplevel:soc_inst|vga_controller:myvga|vgachannel_fromhost.addr[1]                            ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.877      ;
; 0.862 ; VirtualToplevel:soc_inst|vga_controller:myvga|framebuffer_pointer[2]                             ; VirtualToplevel:soc_inst|vga_controller:myvga|vgachannel_fromhost.addr[2]                            ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.877      ;
; 0.862 ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|gpio_in_s2[4]                        ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|gpio_in_s[4]                             ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.877      ;
; 0.862 ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|gpio_in_s2[5]                        ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|gpio_in_s[5]                             ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.877      ;
; 0.862 ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|spi_interface:myspi|sd_in_shift[6]   ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|spi_interface:myspi|sd_in_shift[7]       ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.877      ;
; 0.863 ; VirtualToplevel:soc_inst|vga_controller:myvga|framebuffer_pointer[17]                            ; VirtualToplevel:soc_inst|vga_controller:myvga|vgachannel_fromhost.addr[17]                           ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.878      ;
; 0.864 ; VirtualToplevel:soc_inst|sound_wrapper:myaudio|sound_controller:channel3|repeatlen[1]            ; VirtualToplevel:soc_inst|sound_wrapper:myaudio|sound_controller:channel3|channel_fromhost.reqlen[1]  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.879      ;
; 0.864 ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|io_ps2_com:mykeyboard|recvByteLoc[3] ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|io_ps2_com:mykeyboard|recvByteLoc[2]     ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.879      ;
; 0.865 ; VirtualToplevel:soc_inst|vga_controller:myvga|sprite0_pointer[15]                                ; VirtualToplevel:soc_inst|vga_controller:myvga|spr0channel_fromhost.addr[15]                          ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.880      ;
; 0.865 ; VirtualToplevel:soc_inst|vga_controller:myvga|framebuffer_pointer[24]                            ; VirtualToplevel:soc_inst|vga_controller:myvga|vgachannel_fromhost.addr[24]                           ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.880      ;
; 0.865 ; VirtualToplevel:soc_inst|sound_wrapper:myaudio|sound_controller:channel2|repeatlen[10]           ; VirtualToplevel:soc_inst|sound_wrapper:myaudio|sound_controller:channel2|channel_fromhost.reqlen[10] ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.880      ;
; 0.865 ; VirtualToplevel:soc_inst|sound_wrapper:myaudio|sound_controller:channel2|repeatlen[15]           ; VirtualToplevel:soc_inst|sound_wrapper:myaudio|sound_controller:channel2|channel_fromhost.reqlen[15] ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.880      ;
; 0.865 ; VirtualToplevel:soc_inst|vga_controller:myvga|sprite0_pointer[10]                                ; VirtualToplevel:soc_inst|vga_controller:myvga|spr0channel_fromhost.addr[10]                          ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.880      ;
; 0.865 ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|gpio_in_s2[1]                        ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|gpio_in_s[1]                             ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.880      ;
; 0.866 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|syncReset[3]                                    ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|Reset                                               ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.881      ;
; 0.866 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|TG68K_ALU:ALU|mulu_reg[8]                       ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|TG68K_ALU:ALU|mulu_reg[7]                           ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.881      ;
; 0.866 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|TG68K_ALU:ALU|mulu_reg[7]                       ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|TG68K_ALU:ALU|mulu_reg[6]                           ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.881      ;
; 0.866 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|TG68K_ALU:ALU|div_reg[29]                       ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|TG68K_ALU:ALU|div_reg[30]                           ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.881      ;
; 0.866 ; VirtualToplevel:soc_inst|vga_controller:myvga|sprite0_pointer[4]                                 ; VirtualToplevel:soc_inst|vga_controller:myvga|spr0channel_fromhost.addr[4]                           ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.881      ;
; 0.866 ; VirtualToplevel:soc_inst|vga_controller:myvga|sprite0_pointer[12]                                ; VirtualToplevel:soc_inst|vga_controller:myvga|spr0channel_fromhost.addr[12]                          ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.881      ;
; 0.866 ; VirtualToplevel:soc_inst|vga_controller:myvga|sprite0_pointer[21]                                ; VirtualToplevel:soc_inst|vga_controller:myvga|spr0channel_fromhost.addr[21]                          ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.881      ;
; 0.866 ; VirtualToplevel:soc_inst|vga_controller:myvga|framebuffer_pointer[21]                            ; VirtualToplevel:soc_inst|vga_controller:myvga|vgachannel_fromhost.addr[21]                           ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.881      ;
; 0.866 ; VirtualToplevel:soc_inst|vga_controller:myvga|framebuffer_pointer[6]                             ; VirtualToplevel:soc_inst|vga_controller:myvga|vgachannel_fromhost.addr[6]                            ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.881      ;
; 0.866 ; VirtualToplevel:soc_inst|vga_controller:myvga|sprite0_pointer[7]                                 ; VirtualToplevel:soc_inst|vga_controller:myvga|spr0channel_fromhost.addr[7]                           ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.881      ;
; 0.866 ; VirtualToplevel:soc_inst|vga_controller:myvga|framebuffer_pointer[7]                             ; VirtualToplevel:soc_inst|vga_controller:myvga|vgachannel_fromhost.addr[7]                            ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.881      ;
; 0.866 ; VirtualToplevel:soc_inst|vga_controller:myvga|sprite0_pointer[9]                                 ; VirtualToplevel:soc_inst|vga_controller:myvga|spr0channel_fromhost.addr[9]                           ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.881      ;
; 0.866 ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|gpio_in_s2[2]                        ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|gpio_in_s[2]                             ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.881      ;
; 0.867 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|TG68K_ALU:ALU|mulu_reg[1]                       ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|TG68K_ALU:ALU|mulu_reg[0]                           ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.882      ;
; 0.867 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|TG68K_ALU:ALU|mulu_reg[11]                      ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|TG68K_ALU:ALU|mulu_reg[10]                          ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.882      ;
; 0.867 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|TG68K_ALU:ALU|div_reg[17]                       ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|TG68K_ALU:ALU|div_reg[18]                           ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.882      ;
; 0.867 ; VirtualToplevel:soc_inst|vga_controller:myvga|sprite0_pointer[18]                                ; VirtualToplevel:soc_inst|vga_controller:myvga|spr0channel_fromhost.addr[18]                          ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.882      ;
; 0.867 ; VirtualToplevel:soc_inst|vga_controller:myvga|sprite0_pointer[19]                                ; VirtualToplevel:soc_inst|vga_controller:myvga|spr0channel_fromhost.addr[19]                          ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.882      ;
; 0.867 ; VirtualToplevel:soc_inst|vga_controller:myvga|sprite0_pointer[20]                                ; VirtualToplevel:soc_inst|vga_controller:myvga|spr0channel_fromhost.addr[20]                          ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.882      ;
; 0.867 ; VirtualToplevel:soc_inst|vga_controller:myvga|sprite0_pointer[22]                                ; VirtualToplevel:soc_inst|vga_controller:myvga|spr0channel_fromhost.addr[22]                          ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.882      ;
; 0.867 ; VirtualToplevel:soc_inst|vga_controller:myvga|sprite0_pointer[23]                                ; VirtualToplevel:soc_inst|vga_controller:myvga|spr0channel_fromhost.addr[23]                          ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.882      ;
; 0.867 ; VirtualToplevel:soc_inst|vga_controller:myvga|sprite0_data_buf[3]                                ; VirtualToplevel:soc_inst|vga_controller:myvga|sprite0_data[3]                                        ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.882      ;
; 0.867 ; VirtualToplevel:soc_inst|vga_controller:myvga|sprite0_data_buf[9]                                ; VirtualToplevel:soc_inst|vga_controller:myvga|sprite0_data[9]                                        ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.882      ;
; 0.867 ; VirtualToplevel:soc_inst|sound_wrapper:myaudio|sound_controller:channel3|repeatlen[0]            ; VirtualToplevel:soc_inst|sound_wrapper:myaudio|sound_controller:channel3|channel_fromhost.reqlen[0]  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.882      ;
; 0.867 ; VirtualToplevel:soc_inst|sound_wrapper:myaudio|sound_controller:channel1|repeatlen[7]            ; VirtualToplevel:soc_inst|sound_wrapper:myaudio|sound_controller:channel1|channel_fromhost.reqlen[7]  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.882      ;
; 0.867 ; VirtualToplevel:soc_inst|vga_controller:myvga|sprite0_pointer[3]                                 ; VirtualToplevel:soc_inst|vga_controller:myvga|spr0channel_fromhost.addr[3]                           ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.882      ;
; 0.868 ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|io_ps2_com:mykeyboard|waitCount[6]   ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|io_ps2_com:mykeyboard|waitCount[6]       ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.883      ;
; 0.868 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|TG68K_ALU:ALU|div_reg[15]                       ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|TG68K_ALU:ALU|div_reg[16]                           ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.883      ;
; 0.868 ; VirtualToplevel:soc_inst|vga_controller:myvga|sprite0_pointer[16]                                ; VirtualToplevel:soc_inst|vga_controller:myvga|spr0channel_fromhost.addr[16]                          ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.883      ;
; 0.868 ; VirtualToplevel:soc_inst|vga_controller:myvga|sprite0_data_buf[7]                                ; VirtualToplevel:soc_inst|vga_controller:myvga|sprite0_data[7]                                        ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.883      ;
; 0.868 ; VirtualToplevel:soc_inst|vga_controller:myvga|sprite0_data_buf[5]                                ; VirtualToplevel:soc_inst|vga_controller:myvga|sprite0_data[5]                                        ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.883      ;
; 0.868 ; VirtualToplevel:soc_inst|sound_wrapper:myaudio|sound_controller:channel1|repeatlen[10]           ; VirtualToplevel:soc_inst|sound_wrapper:myaudio|sound_controller:channel1|channel_fromhost.reqlen[10] ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.883      ;
; 0.868 ; VirtualToplevel:soc_inst|sound_wrapper:myaudio|sound_controller:channel3|repeatlen[15]           ; VirtualToplevel:soc_inst|sound_wrapper:myaudio|sound_controller:channel3|channel_fromhost.reqlen[15] ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.883      ;
; 0.869 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|TG68K_ALU:ALU|mulu_reg[6]                       ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|TG68K_ALU:ALU|mulu_reg[5]                           ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.884      ;
; 0.869 ; VirtualToplevel:soc_inst|vga_controller:myvga|sprite0_pointer[14]                                ; VirtualToplevel:soc_inst|vga_controller:myvga|spr0channel_fromhost.addr[14]                          ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.884      ;
; 0.869 ; VirtualToplevel:soc_inst|vga_controller:myvga|sprite0_pointer[8]                                 ; VirtualToplevel:soc_inst|vga_controller:myvga|spr0channel_fromhost.addr[8]                           ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.884      ;
; 0.869 ; VirtualToplevel:soc_inst|vga_controller:myvga|sprite0_pointer[1]                                 ; VirtualToplevel:soc_inst|vga_controller:myvga|spr0channel_fromhost.addr[1]                           ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.884      ;
; 0.870 ; VirtualToplevel:soc_inst|sdram:mysdram|sdram_state.ph11                                          ; VirtualToplevel:soc_inst|sdram:mysdram|sdram_state.ph12                                              ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.885      ;
; 0.870 ; VirtualToplevel:soc_inst|vga_controller:myvga|framebuffer_pointer[8]                             ; VirtualToplevel:soc_inst|vga_controller:myvga|vgachannel_fromhost.addr[8]                            ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.885      ;
; 0.870 ; VirtualToplevel:soc_inst|vga_controller:myvga|framebuffer_pointer[9]                             ; VirtualToplevel:soc_inst|vga_controller:myvga|vgachannel_fromhost.addr[9]                            ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.885      ;
; 0.870 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|FlagsSR[6]                                      ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|trap_SR[6]                                          ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.885      ;
; 0.870 ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|gpio_in_s2[8]                        ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|gpio_in_s[8]                             ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.885      ;
; 0.870 ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|spi_interface:myspi|sd_in_shift[0]   ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|spi_interface:myspi|sd_in_shift[1]       ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.885      ;
; 0.870 ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|spi_interface:myspi|sd_in_shift[12]  ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|spi_interface:myspi|sd_in_shift[13]      ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.885      ;
; 0.870 ; VirtualToplevel:soc_inst|sdram:mysdram|sdram_state.ph6                                           ; VirtualToplevel:soc_inst|sdram:mysdram|sdram_state.ph7                                               ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.885      ;
; 0.871 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|TG68K_ALU:ALU|mulu_reg[12]                      ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|TG68K_ALU:ALU|mulu_reg[11]                          ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.886      ;
; 0.871 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|TG68K_ALU:ALU|mulu_reg[23]                      ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|TG68K_ALU:ALU|mulu_reg[22]                          ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.886      ;
; 0.871 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|TG68K_ALU:ALU|div_reg[24]                       ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|TG68K_ALU:ALU|div_reg[25]                           ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.886      ;
; 0.871 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|TG68K_ALU:ALU|div_reg[22]                       ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|TG68K_ALU:ALU|div_reg[23]                           ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.886      ;
; 0.871 ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|TG68K_ALU:ALU|div_reg[21]                       ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|TG68K_ALU:ALU|div_reg[22]                           ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.886      ;
; 0.871 ; VirtualToplevel:soc_inst|vga_controller:myvga|framebuffer_pointer[13]                            ; VirtualToplevel:soc_inst|vga_controller:myvga|vgachannel_fromhost.addr[13]                           ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.886      ;
; 0.871 ; VirtualToplevel:soc_inst|vga_controller:myvga|framebuffer_pointer[16]                            ; VirtualToplevel:soc_inst|vga_controller:myvga|vgachannel_fromhost.addr[16]                           ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.886      ;
; 0.871 ; VirtualToplevel:soc_inst|vga_controller:myvga|framebuffer_pointer[18]                            ; VirtualToplevel:soc_inst|vga_controller:myvga|vgachannel_fromhost.addr[18]                           ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.886      ;
; 0.871 ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|spi_interface:myspi|sd_in_shift[3]   ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|spi_interface:myspi|sd_in_shift[4]       ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.886      ;
+-------+--------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clk_sdram'                                                                                                                                 ;
+--------+---------------------------------------------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+----------------+--------------+-------------+--------------+------------+------------+
; 11.312 ; VirtualToplevel:soc_inst|sdram:mysdram|sd_cs      ; sdram_cs_n     ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 4.027      ;
; 11.416 ; VirtualToplevel:soc_inst|sdram:mysdram|sdaddr[0]  ; sdram_addr[0]  ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 4.131      ;
; 11.442 ; VirtualToplevel:soc_inst|sdram:mysdram|sdaddr[1]  ; sdram_addr[1]  ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 4.157      ;
; 11.452 ; VirtualToplevel:soc_inst|sdram:mysdram|ba[0]      ; sdram_ba[0]    ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 4.167      ;
; 11.592 ; VirtualToplevel:soc_inst|sdram:mysdram|sd_ras     ; sdram_ras_n    ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 4.307      ;
; 11.611 ; VirtualToplevel:soc_inst|sdram:mysdram|datain[7]  ; sdram_data[7]  ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 4.326      ;
; 11.614 ; VirtualToplevel:soc_inst|sdram:mysdram|sd_cas     ; sdram_cas_n    ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 4.329      ;
; 11.618 ; VirtualToplevel:soc_inst|sdram:mysdram|sd_we      ; sdram_we_n     ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 4.333      ;
; 11.623 ; VirtualToplevel:soc_inst|sdram:mysdram|datain[5]  ; sdram_data[5]  ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 4.338      ;
; 11.656 ; VirtualToplevel:soc_inst|sdram:mysdram|datain[6]  ; sdram_data[6]  ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 4.371      ;
; 11.746 ; VirtualToplevel:soc_inst|sdram:mysdram|ba[1]      ; sdram_ba[1]    ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 4.461      ;
; 11.952 ; VirtualToplevel:soc_inst|sdram:mysdram|datain[3]  ; sdram_data[3]  ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 4.667      ;
; 11.955 ; VirtualToplevel:soc_inst|sdram:mysdram|datain[2]  ; sdram_data[2]  ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 4.670      ;
; 11.960 ; VirtualToplevel:soc_inst|sdram:mysdram|datain[4]  ; sdram_data[4]  ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 4.675      ;
; 12.117 ; VirtualToplevel:soc_inst|sdram:mysdram|sdaddr[4]  ; sdram_addr[4]  ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 4.832      ;
; 12.266 ; VirtualToplevel:soc_inst|sdram:mysdram|datain[0]  ; sdram_data[0]  ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 4.981      ;
; 12.294 ; VirtualToplevel:soc_inst|sdram:mysdram|datain[1]  ; sdram_data[1]  ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 5.009      ;
; 12.307 ; VirtualToplevel:soc_inst|sdram:mysdram|sdaddr[2]  ; sdram_addr[2]  ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 5.022      ;
; 12.349 ; VirtualToplevel:soc_inst|sdram:mysdram|datain[15] ; sdram_data[15] ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 5.064      ;
; 12.382 ; VirtualToplevel:soc_inst|sdram:mysdram|datain[14] ; sdram_data[14] ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 5.097      ;
; 12.401 ; VirtualToplevel:soc_inst|sdram:mysdram|datain[11] ; sdram_data[11] ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 5.116      ;
; 12.409 ; VirtualToplevel:soc_inst|sdram:mysdram|datain[12] ; sdram_data[12] ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 5.124      ;
; 12.478 ; VirtualToplevel:soc_inst|sdram:mysdram|datain[13] ; sdram_data[13] ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 5.193      ;
; 12.481 ; VirtualToplevel:soc_inst|sdram:mysdram|dqm[0]     ; sdram_ldqm     ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 5.196      ;
; 12.558 ; VirtualToplevel:soc_inst|sdram:mysdram|sdwrite    ; sdram_data[7]  ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 5.273      ;
; 12.571 ; VirtualToplevel:soc_inst|sdram:mysdram|sdwrite    ; sdram_data[4]  ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 5.286      ;
; 12.589 ; VirtualToplevel:soc_inst|sdram:mysdram|sdwrite    ; sdram_data[5]  ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 5.304      ;
; 12.589 ; VirtualToplevel:soc_inst|sdram:mysdram|sdwrite    ; sdram_data[6]  ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 5.304      ;
; 12.602 ; VirtualToplevel:soc_inst|sdram:mysdram|sdwrite    ; sdram_data[2]  ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 5.317      ;
; 12.602 ; VirtualToplevel:soc_inst|sdram:mysdram|sdwrite    ; sdram_data[3]  ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 5.317      ;
; 12.668 ; VirtualToplevel:soc_inst|sdram:mysdram|sdaddr[3]  ; sdram_addr[3]  ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 5.383      ;
; 12.715 ; VirtualToplevel:soc_inst|sdram:mysdram|datain[8]  ; sdram_data[8]  ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 5.430      ;
; 12.735 ; VirtualToplevel:soc_inst|sdram:mysdram|datain[10] ; sdram_data[10] ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 5.450      ;
; 12.809 ; VirtualToplevel:soc_inst|sdram:mysdram|sdwrite    ; sdram_data[0]  ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 5.524      ;
; 12.809 ; VirtualToplevel:soc_inst|sdram:mysdram|sdwrite    ; sdram_data[1]  ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 5.524      ;
; 12.814 ; VirtualToplevel:soc_inst|sdram:mysdram|datain[9]  ; sdram_data[9]  ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 5.529      ;
; 13.320 ; VirtualToplevel:soc_inst|sdram:mysdram|sdwrite    ; sdram_data[15] ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 6.035      ;
; 13.355 ; VirtualToplevel:soc_inst|sdram:mysdram|sdwrite    ; sdram_data[12] ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 6.070      ;
; 13.362 ; VirtualToplevel:soc_inst|sdram:mysdram|sdwrite    ; sdram_data[13] ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 6.077      ;
; 13.362 ; VirtualToplevel:soc_inst|sdram:mysdram|sdwrite    ; sdram_data[14] ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 6.077      ;
; 13.544 ; VirtualToplevel:soc_inst|sdram:mysdram|dqm[1]     ; sdram_udqm     ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 6.259      ;
; 13.622 ; VirtualToplevel:soc_inst|sdram:mysdram|sdaddr[10] ; sdram_addr[10] ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 6.337      ;
; 13.660 ; VirtualToplevel:soc_inst|sdram:mysdram|sdwrite    ; sdram_data[8]  ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 6.375      ;
; 13.690 ; VirtualToplevel:soc_inst|sdram:mysdram|sdwrite    ; sdram_data[9]  ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 6.405      ;
; 13.696 ; VirtualToplevel:soc_inst|sdram:mysdram|sdwrite    ; sdram_data[10] ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 6.411      ;
; 13.696 ; VirtualToplevel:soc_inst|sdram:mysdram|sdwrite    ; sdram_data[11] ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 6.411      ;
; 13.888 ; VirtualToplevel:soc_inst|sdram:mysdram|sdaddr[5]  ; sdram_addr[5]  ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 6.603      ;
; 13.927 ; VirtualToplevel:soc_inst|sdram:mysdram|sdaddr[12] ; sdram_addr[12] ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 6.642      ;
; 13.964 ; VirtualToplevel:soc_inst|sdram:mysdram|sdaddr[11] ; sdram_addr[11] ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 6.679      ;
; 14.199 ; VirtualToplevel:soc_inst|sdram:mysdram|sdaddr[9]  ; sdram_addr[9]  ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 6.914      ;
; 14.308 ; VirtualToplevel:soc_inst|sdram:mysdram|sdaddr[7]  ; sdram_addr[7]  ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 7.023      ;
; 14.359 ; VirtualToplevel:soc_inst|sdram:mysdram|sdaddr[8]  ; sdram_addr[8]  ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 7.074      ;
; 14.694 ; VirtualToplevel:soc_inst|sdram:mysdram|sdaddr[6]  ; sdram_addr[6]  ; clk_sys      ; clk_sdram   ; -5.820       ; -2.465     ; 7.409      ;
+--------+---------------------------------------------------+----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'clk_sys'                                                                                                                                                                                                                           ;
+--------+---------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 10.661 ; reset_n                                                       ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|Reset                                         ; clk_sys      ; clk_sys     ; 23.280       ; -0.135     ; 12.247     ;
; 10.661 ; reset_n                                                       ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|syncReset[3]                                  ; clk_sys      ; clk_sys     ; 23.280       ; -0.135     ; 12.247     ;
; 10.661 ; reset_n                                                       ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|syncReset[2]                                  ; clk_sys      ; clk_sys     ; 23.280       ; -0.135     ; 12.247     ;
; 10.661 ; reset_n                                                       ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|syncReset[1]                                  ; clk_sys      ; clk_sys     ; 23.280       ; -0.135     ; 12.247     ;
; 10.661 ; reset_n                                                       ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|syncReset[0]                                  ; clk_sys      ; clk_sys     ; 23.280       ; -0.135     ; 12.247     ;
; 13.115 ; VirtualToplevel:soc_inst|sdram:mysdram|init_done              ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|Reset                                         ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 9.852      ;
; 13.115 ; VirtualToplevel:soc_inst|sdram:mysdram|init_done              ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|syncReset[3]                                  ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 9.852      ;
; 13.115 ; VirtualToplevel:soc_inst|sdram:mysdram|init_done              ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|syncReset[2]                                  ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 9.852      ;
; 13.115 ; VirtualToplevel:soc_inst|sdram:mysdram|init_done              ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|syncReset[1]                                  ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 9.852      ;
; 13.115 ; VirtualToplevel:soc_inst|sdram:mysdram|init_done              ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|syncReset[0]                                  ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 9.852      ;
; 13.772 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|pixel               ; clk_sys      ; clk_sys     ; 23.280       ; -0.017     ; 9.254      ;
; 13.772 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|romaddr[0]          ; clk_sys      ; clk_sys     ; 23.280       ; -0.017     ; 9.254      ;
; 13.772 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|romaddr[1]          ; clk_sys      ; clk_sys     ; 23.280       ; -0.017     ; 9.254      ;
; 13.772 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|romaddr[2]          ; clk_sys      ; clk_sys     ; 23.280       ; -0.017     ; 9.254      ;
; 13.772 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|romaddr[3]          ; clk_sys      ; clk_sys     ; 23.280       ; -0.017     ; 9.254      ;
; 13.772 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|romaddr[4]          ; clk_sys      ; clk_sys     ; 23.280       ; -0.017     ; 9.254      ;
; 13.772 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|romaddr[5]          ; clk_sys      ; clk_sys     ; 23.280       ; -0.017     ; 9.254      ;
; 13.772 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|romaddr[6]          ; clk_sys      ; clk_sys     ; 23.280       ; -0.017     ; 9.254      ;
; 13.772 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|romaddr[7]          ; clk_sys      ; clk_sys     ; 23.280       ; -0.017     ; 9.254      ;
; 13.772 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|romaddr[8]          ; clk_sys      ; clk_sys     ; 23.280       ; -0.017     ; 9.254      ;
; 13.772 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|romaddr[9]          ; clk_sys      ; clk_sys     ; 23.280       ; -0.017     ; 9.254      ;
; 13.772 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|chardatashift[7]    ; clk_sys      ; clk_sys     ; 23.280       ; -0.017     ; 9.254      ;
; 13.772 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|chardatashift[6]    ; clk_sys      ; clk_sys     ; 23.280       ; -0.017     ; 9.254      ;
; 13.772 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|ycounter[0]         ; clk_sys      ; clk_sys     ; 23.280       ; -0.017     ; 9.254      ;
; 13.772 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|ycounter[1]         ; clk_sys      ; clk_sys     ; 23.280       ; -0.017     ; 9.254      ;
; 13.772 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|ycounter[2]         ; clk_sys      ; clk_sys     ; 23.280       ; -0.017     ; 9.254      ;
; 13.772 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|chardatashift[5]    ; clk_sys      ; clk_sys     ; 23.280       ; -0.017     ; 9.254      ;
; 13.772 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|chardatashift[4]    ; clk_sys      ; clk_sys     ; 23.280       ; -0.017     ; 9.254      ;
; 13.772 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|messageaddr[0]      ; clk_sys      ; clk_sys     ; 23.280       ; -0.017     ; 9.254      ;
; 13.772 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|messageaddr[1]      ; clk_sys      ; clk_sys     ; 23.280       ; -0.017     ; 9.254      ;
; 13.772 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|messageaddr[2]      ; clk_sys      ; clk_sys     ; 23.280       ; -0.017     ; 9.254      ;
; 13.772 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|messageaddr[3]      ; clk_sys      ; clk_sys     ; 23.280       ; -0.017     ; 9.254      ;
; 13.772 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|messageaddr[4]      ; clk_sys      ; clk_sys     ; 23.280       ; -0.017     ; 9.254      ;
; 13.772 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|messageaddr[5]      ; clk_sys      ; clk_sys     ; 23.280       ; -0.017     ; 9.254      ;
; 13.772 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|messageaddr[6]      ; clk_sys      ; clk_sys     ; 23.280       ; -0.017     ; 9.254      ;
; 13.772 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|messageaddr[7]      ; clk_sys      ; clk_sys     ; 23.280       ; -0.017     ; 9.254      ;
; 13.772 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|messageaddr[8]      ; clk_sys      ; clk_sys     ; 23.280       ; -0.017     ; 9.254      ;
; 13.772 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|messageaddr[9]      ; clk_sys      ; clk_sys     ; 23.280       ; -0.017     ; 9.254      ;
; 13.772 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|messageaddr[10]     ; clk_sys      ; clk_sys     ; 23.280       ; -0.017     ; 9.254      ;
; 13.772 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|chardatashift[3]    ; clk_sys      ; clk_sys     ; 23.280       ; -0.017     ; 9.254      ;
; 13.772 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|chardatashift[2]    ; clk_sys      ; clk_sys     ; 23.280       ; -0.017     ; 9.254      ;
; 13.774 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|window              ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 9.193      ;
; 13.774 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|chardatashift[1]    ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 9.193      ;
; 15.384 ; VirtualToplevel:soc_inst|sdram:mysdram|TwoWayCache:mytwc|init ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|Reset                                         ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 7.583      ;
; 15.384 ; VirtualToplevel:soc_inst|sdram:mysdram|TwoWayCache:mytwc|init ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|syncReset[3]                                  ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 7.583      ;
; 15.384 ; VirtualToplevel:soc_inst|sdram:mysdram|TwoWayCache:mytwc|init ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|syncReset[2]                                  ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 7.583      ;
; 15.384 ; VirtualToplevel:soc_inst|sdram:mysdram|TwoWayCache:mytwc|init ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|syncReset[1]                                  ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 7.583      ;
; 15.384 ; VirtualToplevel:soc_inst|sdram:mysdram|TwoWayCache:mytwc|init ; VirtualToplevel:soc_inst|TG68KdotC_Kernel:myTG68|syncReset[0]                                  ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 7.583      ;
; 15.585 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|chargen_addr[3]                                  ; clk_sys      ; clk_sys     ; 23.280       ; -0.017     ; 7.441      ;
; 15.585 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|chargen_addr[4]                                  ; clk_sys      ; clk_sys     ; 23.280       ; -0.017     ; 7.441      ;
; 15.585 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|chargen_addr[5]                                  ; clk_sys      ; clk_sys     ; 23.280       ; -0.017     ; 7.441      ;
; 15.585 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|chargen_addr[6]                                  ; clk_sys      ; clk_sys     ; 23.280       ; -0.017     ; 7.441      ;
; 15.585 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|chargen_addr[7]                                  ; clk_sys      ; clk_sys     ; 23.280       ; -0.017     ; 7.441      ;
; 15.585 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|chargen_addr[9]                                  ; clk_sys      ; clk_sys     ; 23.280       ; -0.017     ; 7.441      ;
; 15.585 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|chargen_addr[10]                                 ; clk_sys      ; clk_sys     ; 23.280       ; -0.017     ; 7.441      ;
; 15.587 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|spi_interface:myspi|sck            ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 7.380      ;
; 15.587 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|simple_uart:myuart|txstate         ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 7.380      ;
; 15.587 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|spi_interface:myspi|shiftcnt[3]    ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 7.380      ;
; 15.587 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|sprite0_ypos[11]                                 ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 7.380      ;
; 15.587 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|sprite0_xpos[11]                                 ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 7.380      ;
; 15.587 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|spi_interface:myspi|shiftcnt[13]   ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 7.380      ;
; 15.587 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|cascade_timer:mytimer|counter7[0]  ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 7.380      ;
; 15.587 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|cascade_timer:mytimer|counter7[1]  ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 7.380      ;
; 15.587 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|cascade_timer:mytimer|counter7[2]  ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 7.380      ;
; 15.587 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|cascade_timer:mytimer|counter7[3]  ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 7.380      ;
; 15.587 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|cascade_timer:mytimer|counter7[4]  ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 7.380      ;
; 15.587 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|cascade_timer:mytimer|counter7[5]  ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 7.380      ;
; 15.587 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|cascade_timer:mytimer|counter7[6]  ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 7.380      ;
; 15.587 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|cascade_timer:mytimer|counter7[7]  ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 7.380      ;
; 15.587 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|cascade_timer:mytimer|counter7[8]  ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 7.380      ;
; 15.587 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|cascade_timer:mytimer|counter7[9]  ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 7.380      ;
; 15.587 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|cascade_timer:mytimer|counter7[10] ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 7.380      ;
; 15.587 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|cascade_timer:mytimer|counter7[11] ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 7.380      ;
; 15.587 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|cascade_timer:mytimer|counter7[12] ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 7.380      ;
; 15.587 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|cascade_timer:mytimer|counter7[13] ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 7.380      ;
; 15.587 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|cascade_timer:mytimer|counter7[14] ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 7.380      ;
; 15.587 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|cascade_timer:mytimer|counter7[15] ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 7.380      ;
; 15.587 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|sprite0_xpos[10]                                 ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 7.380      ;
; 15.587 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|prgstate.mem                                                          ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 7.380      ;
; 15.587 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_reg_datain[10]                                                    ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 7.380      ;
; 15.587 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|sprite0_ypos[10]                                 ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 7.380      ;
; 15.587 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|chargen_addr[0]                                  ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 7.380      ;
; 15.587 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|chargen_addr[1]                                  ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 7.380      ;
; 15.587 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|chargen_addr[2]                                  ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 7.380      ;
; 15.587 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|chargen_addr[8]                                  ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 7.380      ;
; 15.587 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|sprite0_xpos[9]                                  ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 7.380      ;
; 15.587 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|sprite0_ypos[9]                                  ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 7.380      ;
; 15.587 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|sprite0_xpos[8]                                  ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 7.380      ;
; 15.587 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_reg_datain[8]                                                     ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 7.380      ;
; 15.587 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|sprite0_ypos[8]                                  ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 7.380      ;
; 15.587 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|interrupt_controller:myint|pending[0]                                 ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 7.380      ;
; 15.587 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|sound_wrapper:myaudio|risingedge_divider:myclkdiv|counter[1]          ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 7.380      ;
; 15.587 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|sound_wrapper:myaudio|risingedge_divider:myclkdiv|counter[0]          ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 7.380      ;
; 15.587 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|sprite0_xpos[7]                                  ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 7.380      ;
; 15.587 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_reg_datain[7]                                                     ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 7.380      ;
; 15.587 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|sprite0_ypos[7]                                  ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 7.380      ;
; 15.587 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|sprite0_xpos[6]                                  ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 7.380      ;
; 15.587 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_reg_datain[6]                                                     ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 7.380      ;
; 15.587 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_controller:myvga|sprite0_ypos[6]                                  ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 7.380      ;
; 15.587 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|simple_uart:myuart|txint           ; clk_sys      ; clk_sys     ; 23.280       ; -0.076     ; 7.380      ;
+--------+---------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'clk_sys'                                                                                                                                                                                                                                ;
+-------+---------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                     ; To Node                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 6.558 ; VirtualToplevel:soc_inst|vga_controller:myvga|chargen_overlay ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|window                   ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 6.573      ;
; 6.558 ; VirtualToplevel:soc_inst|vga_controller:myvga|chargen_overlay ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|chardatashift[1]         ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 6.573      ;
; 6.560 ; VirtualToplevel:soc_inst|vga_controller:myvga|chargen_overlay ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|pixel                    ; clk_sys      ; clk_sys     ; 0.000        ; 0.059      ; 6.634      ;
; 6.560 ; VirtualToplevel:soc_inst|vga_controller:myvga|chargen_overlay ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|romaddr[0]               ; clk_sys      ; clk_sys     ; 0.000        ; 0.059      ; 6.634      ;
; 6.560 ; VirtualToplevel:soc_inst|vga_controller:myvga|chargen_overlay ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|romaddr[1]               ; clk_sys      ; clk_sys     ; 0.000        ; 0.059      ; 6.634      ;
; 6.560 ; VirtualToplevel:soc_inst|vga_controller:myvga|chargen_overlay ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|romaddr[2]               ; clk_sys      ; clk_sys     ; 0.000        ; 0.059      ; 6.634      ;
; 6.560 ; VirtualToplevel:soc_inst|vga_controller:myvga|chargen_overlay ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|romaddr[3]               ; clk_sys      ; clk_sys     ; 0.000        ; 0.059      ; 6.634      ;
; 6.560 ; VirtualToplevel:soc_inst|vga_controller:myvga|chargen_overlay ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|romaddr[4]               ; clk_sys      ; clk_sys     ; 0.000        ; 0.059      ; 6.634      ;
; 6.560 ; VirtualToplevel:soc_inst|vga_controller:myvga|chargen_overlay ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|romaddr[5]               ; clk_sys      ; clk_sys     ; 0.000        ; 0.059      ; 6.634      ;
; 6.560 ; VirtualToplevel:soc_inst|vga_controller:myvga|chargen_overlay ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|romaddr[6]               ; clk_sys      ; clk_sys     ; 0.000        ; 0.059      ; 6.634      ;
; 6.560 ; VirtualToplevel:soc_inst|vga_controller:myvga|chargen_overlay ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|romaddr[7]               ; clk_sys      ; clk_sys     ; 0.000        ; 0.059      ; 6.634      ;
; 6.560 ; VirtualToplevel:soc_inst|vga_controller:myvga|chargen_overlay ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|romaddr[8]               ; clk_sys      ; clk_sys     ; 0.000        ; 0.059      ; 6.634      ;
; 6.560 ; VirtualToplevel:soc_inst|vga_controller:myvga|chargen_overlay ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|romaddr[9]               ; clk_sys      ; clk_sys     ; 0.000        ; 0.059      ; 6.634      ;
; 6.560 ; VirtualToplevel:soc_inst|vga_controller:myvga|chargen_overlay ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|chardatashift[7]         ; clk_sys      ; clk_sys     ; 0.000        ; 0.059      ; 6.634      ;
; 6.560 ; VirtualToplevel:soc_inst|vga_controller:myvga|chargen_overlay ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|chardatashift[6]         ; clk_sys      ; clk_sys     ; 0.000        ; 0.059      ; 6.634      ;
; 6.560 ; VirtualToplevel:soc_inst|vga_controller:myvga|chargen_overlay ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|ycounter[0]              ; clk_sys      ; clk_sys     ; 0.000        ; 0.059      ; 6.634      ;
; 6.560 ; VirtualToplevel:soc_inst|vga_controller:myvga|chargen_overlay ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|ycounter[1]              ; clk_sys      ; clk_sys     ; 0.000        ; 0.059      ; 6.634      ;
; 6.560 ; VirtualToplevel:soc_inst|vga_controller:myvga|chargen_overlay ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|ycounter[2]              ; clk_sys      ; clk_sys     ; 0.000        ; 0.059      ; 6.634      ;
; 6.560 ; VirtualToplevel:soc_inst|vga_controller:myvga|chargen_overlay ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|chardatashift[5]         ; clk_sys      ; clk_sys     ; 0.000        ; 0.059      ; 6.634      ;
; 6.560 ; VirtualToplevel:soc_inst|vga_controller:myvga|chargen_overlay ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|chardatashift[4]         ; clk_sys      ; clk_sys     ; 0.000        ; 0.059      ; 6.634      ;
; 6.560 ; VirtualToplevel:soc_inst|vga_controller:myvga|chargen_overlay ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|messageaddr[0]           ; clk_sys      ; clk_sys     ; 0.000        ; 0.059      ; 6.634      ;
; 6.560 ; VirtualToplevel:soc_inst|vga_controller:myvga|chargen_overlay ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|messageaddr[1]           ; clk_sys      ; clk_sys     ; 0.000        ; 0.059      ; 6.634      ;
; 6.560 ; VirtualToplevel:soc_inst|vga_controller:myvga|chargen_overlay ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|messageaddr[2]           ; clk_sys      ; clk_sys     ; 0.000        ; 0.059      ; 6.634      ;
; 6.560 ; VirtualToplevel:soc_inst|vga_controller:myvga|chargen_overlay ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|messageaddr[3]           ; clk_sys      ; clk_sys     ; 0.000        ; 0.059      ; 6.634      ;
; 6.560 ; VirtualToplevel:soc_inst|vga_controller:myvga|chargen_overlay ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|messageaddr[4]           ; clk_sys      ; clk_sys     ; 0.000        ; 0.059      ; 6.634      ;
; 6.560 ; VirtualToplevel:soc_inst|vga_controller:myvga|chargen_overlay ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|messageaddr[5]           ; clk_sys      ; clk_sys     ; 0.000        ; 0.059      ; 6.634      ;
; 6.560 ; VirtualToplevel:soc_inst|vga_controller:myvga|chargen_overlay ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|messageaddr[6]           ; clk_sys      ; clk_sys     ; 0.000        ; 0.059      ; 6.634      ;
; 6.560 ; VirtualToplevel:soc_inst|vga_controller:myvga|chargen_overlay ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|messageaddr[7]           ; clk_sys      ; clk_sys     ; 0.000        ; 0.059      ; 6.634      ;
; 6.560 ; VirtualToplevel:soc_inst|vga_controller:myvga|chargen_overlay ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|messageaddr[8]           ; clk_sys      ; clk_sys     ; 0.000        ; 0.059      ; 6.634      ;
; 6.560 ; VirtualToplevel:soc_inst|vga_controller:myvga|chargen_overlay ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|messageaddr[9]           ; clk_sys      ; clk_sys     ; 0.000        ; 0.059      ; 6.634      ;
; 6.560 ; VirtualToplevel:soc_inst|vga_controller:myvga|chargen_overlay ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|messageaddr[10]          ; clk_sys      ; clk_sys     ; 0.000        ; 0.059      ; 6.634      ;
; 6.560 ; VirtualToplevel:soc_inst|vga_controller:myvga|chargen_overlay ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|chardatashift[3]         ; clk_sys      ; clk_sys     ; 0.000        ; 0.059      ; 6.634      ;
; 6.560 ; VirtualToplevel:soc_inst|vga_controller:myvga|chargen_overlay ; VirtualToplevel:soc_inst|vga_controller:myvga|charactergenerator:mychargen|chardatashift[2]         ; clk_sys      ; clk_sys     ; 0.000        ; 0.059      ; 6.634      ;
; 6.593 ; reset_n                                                       ; VirtualToplevel:soc_inst|sdram:mysdram|init_done                                                    ; clk_sys      ; clk_sys     ; 0.000        ; -0.059     ; 6.549      ;
; 6.593 ; reset_n                                                       ; VirtualToplevel:soc_inst|sdram:mysdram|slot1_bank[0]                                                ; clk_sys      ; clk_sys     ; 0.000        ; -0.059     ; 6.549      ;
; 6.593 ; reset_n                                                       ; VirtualToplevel:soc_inst|sdram:mysdram|slot1_bank[1]                                                ; clk_sys      ; clk_sys     ; 0.000        ; -0.059     ; 6.549      ;
; 6.593 ; reset_n                                                       ; VirtualToplevel:soc_inst|sdram:mysdram|sdram_slot2.idle                                             ; clk_sys      ; clk_sys     ; 0.000        ; -0.059     ; 6.549      ;
; 6.593 ; reset_n                                                       ; VirtualToplevel:soc_inst|sdram:mysdram|sdram_slot1.refresh                                          ; clk_sys      ; clk_sys     ; 0.000        ; -0.059     ; 6.549      ;
; 6.593 ; reset_n                                                       ; VirtualToplevel:soc_inst|sdram:mysdram|sdram_state.ph1                                              ; clk_sys      ; clk_sys     ; 0.000        ; -0.059     ; 6.549      ;
; 6.593 ; reset_n                                                       ; VirtualToplevel:soc_inst|sdram:mysdram|sdram_state.ph2                                              ; clk_sys      ; clk_sys     ; 0.000        ; -0.059     ; 6.549      ;
; 6.593 ; reset_n                                                       ; VirtualToplevel:soc_inst|sdram:mysdram|sdram_slot1.port0                                            ; clk_sys      ; clk_sys     ; 0.000        ; -0.059     ; 6.549      ;
; 6.593 ; reset_n                                                       ; VirtualToplevel:soc_inst|sdram:mysdram|sdram_slot2.writecache                                       ; clk_sys      ; clk_sys     ; 0.000        ; -0.059     ; 6.549      ;
; 6.593 ; reset_n                                                       ; VirtualToplevel:soc_inst|sdram:mysdram|sdwrite                                                      ; clk_sys      ; clk_sys     ; 0.000        ; -0.059     ; 6.549      ;
; 6.593 ; reset_n                                                       ; VirtualToplevel:soc_inst|sdram:mysdram|sdram_slot2.port1                                            ; clk_sys      ; clk_sys     ; 0.000        ; -0.059     ; 6.549      ;
; 6.593 ; reset_n                                                       ; VirtualToplevel:soc_inst|sdram:mysdram|sdram_state.ph9                                              ; clk_sys      ; clk_sys     ; 0.000        ; -0.059     ; 6.549      ;
; 6.593 ; reset_n                                                       ; VirtualToplevel:soc_inst|sdram:mysdram|sdram_slot1.writecache                                       ; clk_sys      ; clk_sys     ; 0.000        ; -0.059     ; 6.549      ;
; 6.593 ; reset_n                                                       ; VirtualToplevel:soc_inst|sdram:mysdram|sdram_state.ph10                                             ; clk_sys      ; clk_sys     ; 0.000        ; -0.059     ; 6.549      ;
; 6.593 ; reset_n                                                       ; VirtualToplevel:soc_inst|sdram:mysdram|sdram_state.ph4                                              ; clk_sys      ; clk_sys     ; 0.000        ; -0.059     ; 6.549      ;
; 6.593 ; reset_n                                                       ; VirtualToplevel:soc_inst|sdram:mysdram|sdram_slot1.port1                                            ; clk_sys      ; clk_sys     ; 0.000        ; -0.059     ; 6.549      ;
; 6.593 ; reset_n                                                       ; VirtualToplevel:soc_inst|sdram:mysdram|sdram_state.ph5                                              ; clk_sys      ; clk_sys     ; 0.000        ; -0.059     ; 6.549      ;
; 6.593 ; reset_n                                                       ; VirtualToplevel:soc_inst|sdram:mysdram|writecache_state.waitwrite                                   ; clk_sys      ; clk_sys     ; 0.000        ; -0.059     ; 6.549      ;
; 6.593 ; reset_n                                                       ; VirtualToplevel:soc_inst|sdram:mysdram|writecache_req                                               ; clk_sys      ; clk_sys     ; 0.000        ; -0.059     ; 6.549      ;
; 6.593 ; reset_n                                                       ; VirtualToplevel:soc_inst|sdram:mysdram|sdram_slot1.idle                                             ; clk_sys      ; clk_sys     ; 0.000        ; -0.059     ; 6.549      ;
; 6.593 ; reset_n                                                       ; VirtualToplevel:soc_inst|sdram:mysdram|writecache_burst                                             ; clk_sys      ; clk_sys     ; 0.000        ; -0.059     ; 6.549      ;
; 6.593 ; reset_n                                                       ; VirtualToplevel:soc_inst|sdram:mysdram|writecache_state.fill                                        ; clk_sys      ; clk_sys     ; 0.000        ; -0.059     ; 6.549      ;
; 6.593 ; reset_n                                                       ; VirtualToplevel:soc_inst|sdram:mysdram|writecache_dirty                                             ; clk_sys      ; clk_sys     ; 0.000        ; -0.059     ; 6.549      ;
; 6.593 ; reset_n                                                       ; VirtualToplevel:soc_inst|sdram:mysdram|slot2_bank[0]                                                ; clk_sys      ; clk_sys     ; 0.000        ; -0.059     ; 6.549      ;
; 6.593 ; reset_n                                                       ; VirtualToplevel:soc_inst|sdram:mysdram|slot2_bank[1]                                                ; clk_sys      ; clk_sys     ; 0.000        ; -0.059     ; 6.549      ;
; 6.593 ; reset_n                                                       ; VirtualToplevel:soc_inst|sdram:mysdram|sdram_state.ph12                                             ; clk_sys      ; clk_sys     ; 0.000        ; -0.059     ; 6.549      ;
; 6.593 ; reset_n                                                       ; VirtualToplevel:soc_inst|sdram:mysdram|sdram_state.ph13                                             ; clk_sys      ; clk_sys     ; 0.000        ; -0.059     ; 6.549      ;
; 6.593 ; reset_n                                                       ; VirtualToplevel:soc_inst|sdram:mysdram|sdram_state.ph14                                             ; clk_sys      ; clk_sys     ; 0.000        ; -0.059     ; 6.549      ;
; 6.593 ; reset_n                                                       ; VirtualToplevel:soc_inst|sdram:mysdram|initstate[1]                                                 ; clk_sys      ; clk_sys     ; 0.000        ; -0.059     ; 6.549      ;
; 6.593 ; reset_n                                                       ; VirtualToplevel:soc_inst|sdram:mysdram|initstate[2]                                                 ; clk_sys      ; clk_sys     ; 0.000        ; -0.059     ; 6.549      ;
; 6.593 ; reset_n                                                       ; VirtualToplevel:soc_inst|sdram:mysdram|initstate[0]                                                 ; clk_sys      ; clk_sys     ; 0.000        ; -0.059     ; 6.549      ;
; 6.593 ; reset_n                                                       ; VirtualToplevel:soc_inst|sdram:mysdram|initstate[3]                                                 ; clk_sys      ; clk_sys     ; 0.000        ; -0.059     ; 6.549      ;
; 6.593 ; reset_n                                                       ; VirtualToplevel:soc_inst|sdram:mysdram|writecache_dqm[0]                                            ; clk_sys      ; clk_sys     ; 0.000        ; -0.059     ; 6.549      ;
; 6.593 ; reset_n                                                       ; VirtualToplevel:soc_inst|sdram:mysdram|writecache_dqm[2]                                            ; clk_sys      ; clk_sys     ; 0.000        ; -0.059     ; 6.549      ;
; 6.593 ; reset_n                                                       ; VirtualToplevel:soc_inst|sdram:mysdram|sdram_state.ph3                                              ; clk_sys      ; clk_sys     ; 0.000        ; -0.059     ; 6.549      ;
; 6.593 ; reset_n                                                       ; VirtualToplevel:soc_inst|sdram:mysdram|sdram_state.ph11                                             ; clk_sys      ; clk_sys     ; 0.000        ; -0.059     ; 6.549      ;
; 6.593 ; reset_n                                                       ; VirtualToplevel:soc_inst|sdram:mysdram|writecache_dqm[1]                                            ; clk_sys      ; clk_sys     ; 0.000        ; -0.059     ; 6.549      ;
; 6.593 ; reset_n                                                       ; VirtualToplevel:soc_inst|sdram:mysdram|writecache_dqm[3]                                            ; clk_sys      ; clk_sys     ; 0.000        ; -0.059     ; 6.549      ;
; 6.593 ; reset_n                                                       ; VirtualToplevel:soc_inst|sdram:mysdram|sdram_state.ph15                                             ; clk_sys      ; clk_sys     ; 0.000        ; -0.059     ; 6.549      ;
; 6.593 ; reset_n                                                       ; VirtualToplevel:soc_inst|sdram:mysdram|sdram_state.ph0                                              ; clk_sys      ; clk_sys     ; 0.000        ; -0.059     ; 6.549      ;
; 6.593 ; reset_n                                                       ; VirtualToplevel:soc_inst|sdram:mysdram|sdram_state.ph8                                              ; clk_sys      ; clk_sys     ; 0.000        ; -0.059     ; 6.549      ;
; 6.593 ; reset_n                                                       ; VirtualToplevel:soc_inst|sdram:mysdram|sdram_state.ph6                                              ; clk_sys      ; clk_sys     ; 0.000        ; -0.059     ; 6.549      ;
; 6.593 ; reset_n                                                       ; VirtualToplevel:soc_inst|sdram:mysdram|sdram_state.ph7                                              ; clk_sys      ; clk_sys     ; 0.000        ; -0.059     ; 6.549      ;
; 7.438 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_reg_datain[11]                                                         ; clk_sys      ; clk_sys     ; 0.000        ; -0.009     ; 7.444      ;
; 7.438 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|req_pending                                                                ; clk_sys      ; clk_sys     ; 0.000        ; -0.009     ; 7.444      ;
; 7.438 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_reg_datain[9]                                                          ; clk_sys      ; clk_sys     ; 0.000        ; -0.009     ; 7.444      ;
; 7.438 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|cascade_timer:mytimer|counter1[15]      ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 7.453      ;
; 7.438 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|cascade_timer:mytimer|counter1[14]      ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 7.453      ;
; 7.438 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|cascade_timer:mytimer|counter1[13]      ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 7.453      ;
; 7.438 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|cascade_timer:mytimer|counter1[12]      ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 7.453      ;
; 7.438 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|cascade_timer:mytimer|counter1[11]      ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 7.453      ;
; 7.438 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|cascade_timer:mytimer|counter1[10]      ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 7.453      ;
; 7.438 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|cascade_timer:mytimer|counter1[9]       ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 7.453      ;
; 7.438 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|cascade_timer:mytimer|counter1[8]       ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 7.453      ;
; 7.438 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|cascade_timer:mytimer|counter1[7]       ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 7.453      ;
; 7.438 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|cascade_timer:mytimer|counter1[6]       ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 7.453      ;
; 7.438 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|cascade_timer:mytimer|counter1[5]       ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 7.453      ;
; 7.438 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|cascade_timer:mytimer|counter1[4]       ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 7.453      ;
; 7.438 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|cascade_timer:mytimer|counter1[3]       ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 7.453      ;
; 7.438 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|cascade_timer:mytimer|counter1[2]       ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 7.453      ;
; 7.438 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|cascade_timer:mytimer|counter1[1]       ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 7.453      ;
; 7.438 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|peripheral_controller:myperipheral|cascade_timer:mytimer|counter1[0]       ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 7.453      ;
; 7.438 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_reg_datain[3]                                                          ; clk_sys      ; clk_sys     ; 0.000        ; -0.009     ; 7.444      ;
; 7.438 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|vga_reg_datain[1]                                                          ; clk_sys      ; clk_sys     ; 0.000        ; -0.009     ; 7.444      ;
; 7.438 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|sound_wrapper:myaudio|sound_controller:channel3|channel_fromhost.setreqlen ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 7.453      ;
; 7.438 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|sound_wrapper:myaudio|sound_controller:channel2|channel_fromhost.setreqlen ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 7.453      ;
; 7.438 ; VirtualToplevel:soc_inst|reset                                ; VirtualToplevel:soc_inst|sound_wrapper:myaudio|sound_controller:channel0|channel_fromhost.setreqlen ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 7.453      ;
+-------+---------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'clk_sys'                                                                                                                                                                                                                ;
+-------+--------------+----------------+------------------+---------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                                                                      ;
+-------+--------------+----------------+------------------+---------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 9.822 ; 11.640       ; 1.818          ; High Pulse Width ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_address_reg0 ;
; 9.822 ; 11.640       ; 1.818          ; Low Pulse Width  ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_address_reg0 ;
; 9.822 ; 11.640       ; 1.818          ; High Pulse Width ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_address_reg1 ;
; 9.822 ; 11.640       ; 1.818          ; Low Pulse Width  ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_address_reg1 ;
; 9.822 ; 11.640       ; 1.818          ; High Pulse Width ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_address_reg2 ;
; 9.822 ; 11.640       ; 1.818          ; Low Pulse Width  ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_address_reg2 ;
; 9.822 ; 11.640       ; 1.818          ; High Pulse Width ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_address_reg3 ;
; 9.822 ; 11.640       ; 1.818          ; Low Pulse Width  ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_address_reg3 ;
; 9.822 ; 11.640       ; 1.818          ; High Pulse Width ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_address_reg4 ;
; 9.822 ; 11.640       ; 1.818          ; Low Pulse Width  ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_address_reg4 ;
; 9.822 ; 11.640       ; 1.818          ; High Pulse Width ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_address_reg5 ;
; 9.822 ; 11.640       ; 1.818          ; Low Pulse Width  ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_address_reg5 ;
; 9.822 ; 11.640       ; 1.818          ; High Pulse Width ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_address_reg6 ;
; 9.822 ; 11.640       ; 1.818          ; Low Pulse Width  ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_address_reg6 ;
; 9.822 ; 11.640       ; 1.818          ; High Pulse Width ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_address_reg7 ;
; 9.822 ; 11.640       ; 1.818          ; Low Pulse Width  ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_address_reg7 ;
; 9.822 ; 11.640       ; 1.818          ; High Pulse Width ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_address_reg8 ;
; 9.822 ; 11.640       ; 1.818          ; Low Pulse Width  ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_address_reg8 ;
; 9.822 ; 11.640       ; 1.818          ; High Pulse Width ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_datain_reg0  ;
; 9.822 ; 11.640       ; 1.818          ; Low Pulse Width  ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_datain_reg0  ;
; 9.822 ; 11.640       ; 1.818          ; High Pulse Width ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_datain_reg1  ;
; 9.822 ; 11.640       ; 1.818          ; Low Pulse Width  ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_datain_reg1  ;
; 9.822 ; 11.640       ; 1.818          ; High Pulse Width ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_datain_reg2  ;
; 9.822 ; 11.640       ; 1.818          ; Low Pulse Width  ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_datain_reg2  ;
; 9.822 ; 11.640       ; 1.818          ; High Pulse Width ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_datain_reg3  ;
; 9.822 ; 11.640       ; 1.818          ; Low Pulse Width  ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_datain_reg3  ;
; 9.822 ; 11.640       ; 1.818          ; High Pulse Width ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_datain_reg4  ;
; 9.822 ; 11.640       ; 1.818          ; Low Pulse Width  ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_datain_reg4  ;
; 9.822 ; 11.640       ; 1.818          ; High Pulse Width ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_datain_reg5  ;
; 9.822 ; 11.640       ; 1.818          ; Low Pulse Width  ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_datain_reg5  ;
; 9.822 ; 11.640       ; 1.818          ; High Pulse Width ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_datain_reg6  ;
; 9.822 ; 11.640       ; 1.818          ; Low Pulse Width  ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_datain_reg6  ;
; 9.822 ; 11.640       ; 1.818          ; High Pulse Width ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_datain_reg7  ;
; 9.822 ; 11.640       ; 1.818          ; Low Pulse Width  ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_datain_reg7  ;
; 9.822 ; 11.640       ; 1.818          ; High Pulse Width ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_datain_reg8  ;
; 9.822 ; 11.640       ; 1.818          ; Low Pulse Width  ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_datain_reg8  ;
; 9.822 ; 11.640       ; 1.818          ; High Pulse Width ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; 9.822 ; 11.640       ; 1.818          ; Low Pulse Width  ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; 9.822 ; 11.640       ; 1.818          ; High Pulse Width ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_memory_reg1  ;
; 9.822 ; 11.640       ; 1.818          ; Low Pulse Width  ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_memory_reg1  ;
; 9.822 ; 11.640       ; 1.818          ; High Pulse Width ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_memory_reg2  ;
; 9.822 ; 11.640       ; 1.818          ; Low Pulse Width  ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_memory_reg2  ;
; 9.822 ; 11.640       ; 1.818          ; High Pulse Width ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_memory_reg3  ;
; 9.822 ; 11.640       ; 1.818          ; Low Pulse Width  ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_memory_reg3  ;
; 9.822 ; 11.640       ; 1.818          ; High Pulse Width ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_memory_reg4  ;
; 9.822 ; 11.640       ; 1.818          ; Low Pulse Width  ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_memory_reg4  ;
; 9.822 ; 11.640       ; 1.818          ; High Pulse Width ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_memory_reg5  ;
; 9.822 ; 11.640       ; 1.818          ; Low Pulse Width  ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_memory_reg5  ;
; 9.822 ; 11.640       ; 1.818          ; High Pulse Width ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_memory_reg6  ;
; 9.822 ; 11.640       ; 1.818          ; Low Pulse Width  ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_memory_reg6  ;
; 9.822 ; 11.640       ; 1.818          ; High Pulse Width ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_memory_reg7  ;
; 9.822 ; 11.640       ; 1.818          ; Low Pulse Width  ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_memory_reg7  ;
; 9.822 ; 11.640       ; 1.818          ; High Pulse Width ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_memory_reg8  ;
; 9.822 ; 11.640       ; 1.818          ; Low Pulse Width  ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_memory_reg8  ;
; 9.822 ; 11.640       ; 1.818          ; High Pulse Width ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_we_reg       ;
; 9.822 ; 11.640       ; 1.818          ; Low Pulse Width  ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~porta_we_reg       ;
; 9.822 ; 11.640       ; 1.818          ; High Pulse Width ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~portb_address_reg0 ;
; 9.822 ; 11.640       ; 1.818          ; Low Pulse Width  ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~portb_address_reg0 ;
; 9.822 ; 11.640       ; 1.818          ; High Pulse Width ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~portb_address_reg1 ;
; 9.822 ; 11.640       ; 1.818          ; Low Pulse Width  ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~portb_address_reg1 ;
; 9.822 ; 11.640       ; 1.818          ; High Pulse Width ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~portb_address_reg2 ;
; 9.822 ; 11.640       ; 1.818          ; Low Pulse Width  ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~portb_address_reg2 ;
; 9.822 ; 11.640       ; 1.818          ; High Pulse Width ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~portb_address_reg3 ;
; 9.822 ; 11.640       ; 1.818          ; Low Pulse Width  ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~portb_address_reg3 ;
; 9.822 ; 11.640       ; 1.818          ; High Pulse Width ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~portb_address_reg4 ;
; 9.822 ; 11.640       ; 1.818          ; Low Pulse Width  ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~portb_address_reg4 ;
; 9.822 ; 11.640       ; 1.818          ; High Pulse Width ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~portb_address_reg5 ;
; 9.822 ; 11.640       ; 1.818          ; Low Pulse Width  ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~portb_address_reg5 ;
; 9.822 ; 11.640       ; 1.818          ; High Pulse Width ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~portb_address_reg6 ;
; 9.822 ; 11.640       ; 1.818          ; Low Pulse Width  ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~portb_address_reg6 ;
; 9.822 ; 11.640       ; 1.818          ; High Pulse Width ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~portb_address_reg7 ;
; 9.822 ; 11.640       ; 1.818          ; Low Pulse Width  ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~portb_address_reg7 ;
; 9.822 ; 11.640       ; 1.818          ; High Pulse Width ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~portb_address_reg8 ;
; 9.822 ; 11.640       ; 1.818          ; Low Pulse Width  ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a11~portb_address_reg8 ;
; 9.822 ; 11.640       ; 1.818          ; High Pulse Width ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a9~porta_address_reg0  ;
; 9.822 ; 11.640       ; 1.818          ; Low Pulse Width  ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a9~porta_address_reg0  ;
; 9.822 ; 11.640       ; 1.818          ; High Pulse Width ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a9~porta_address_reg1  ;
; 9.822 ; 11.640       ; 1.818          ; Low Pulse Width  ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a9~porta_address_reg1  ;
; 9.822 ; 11.640       ; 1.818          ; High Pulse Width ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a9~porta_address_reg2  ;
; 9.822 ; 11.640       ; 1.818          ; Low Pulse Width  ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a9~porta_address_reg2  ;
; 9.822 ; 11.640       ; 1.818          ; High Pulse Width ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a9~porta_address_reg3  ;
; 9.822 ; 11.640       ; 1.818          ; Low Pulse Width  ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a9~porta_address_reg3  ;
; 9.822 ; 11.640       ; 1.818          ; High Pulse Width ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a9~porta_address_reg4  ;
; 9.822 ; 11.640       ; 1.818          ; Low Pulse Width  ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a9~porta_address_reg4  ;
; 9.822 ; 11.640       ; 1.818          ; High Pulse Width ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a9~porta_address_reg5  ;
; 9.822 ; 11.640       ; 1.818          ; Low Pulse Width  ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a9~porta_address_reg5  ;
; 9.822 ; 11.640       ; 1.818          ; High Pulse Width ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a9~porta_address_reg6  ;
; 9.822 ; 11.640       ; 1.818          ; Low Pulse Width  ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a9~porta_address_reg6  ;
; 9.822 ; 11.640       ; 1.818          ; High Pulse Width ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a9~porta_address_reg7  ;
; 9.822 ; 11.640       ; 1.818          ; Low Pulse Width  ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a9~porta_address_reg7  ;
; 9.822 ; 11.640       ; 1.818          ; High Pulse Width ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a9~porta_address_reg8  ;
; 9.822 ; 11.640       ; 1.818          ; Low Pulse Width  ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a9~porta_address_reg8  ;
; 9.822 ; 11.640       ; 1.818          ; High Pulse Width ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a9~porta_datain_reg0   ;
; 9.822 ; 11.640       ; 1.818          ; Low Pulse Width  ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a9~porta_datain_reg0   ;
; 9.822 ; 11.640       ; 1.818          ; High Pulse Width ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a9~porta_datain_reg1   ;
; 9.822 ; 11.640       ; 1.818          ; Low Pulse Width  ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a9~porta_datain_reg1   ;
; 9.822 ; 11.640       ; 1.818          ; High Pulse Width ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a9~porta_datain_reg2   ;
; 9.822 ; 11.640       ; 1.818          ; Low Pulse Width  ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a9~porta_datain_reg2   ;
; 9.822 ; 11.640       ; 1.818          ; High Pulse Width ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a9~porta_datain_reg3   ;
; 9.822 ; 11.640       ; 1.818          ; Low Pulse Width  ; clk_sys ; Rise       ; VirtualToplevel:soc_inst|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_sjg1:auto_generated|ram_block1a9~porta_datain_reg3   ;
+-------+--------------+----------------+------------------+---------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'clk_21m'                                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; clk_21m ; Rise       ; clk_21m|combout                        ;
; 23.280 ; 23.280       ; 0.000          ; Low Pulse Width  ; clk_21m ; Rise       ; clk_21m|combout                        ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; clk_21m ; Rise       ; pll_inst|altpll_component|pll|clk[0]   ;
; 23.280 ; 23.280       ; 0.000          ; Low Pulse Width  ; clk_21m ; Rise       ; pll_inst|altpll_component|pll|clk[0]   ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; clk_21m ; Rise       ; pll_inst|altpll_component|pll|clk[1]   ;
; 23.280 ; 23.280       ; 0.000          ; Low Pulse Width  ; clk_21m ; Rise       ; pll_inst|altpll_component|pll|clk[1]   ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; clk_21m ; Rise       ; pll_inst|altpll_component|pll|inclk[0] ;
; 23.280 ; 23.280       ; 0.000          ; Low Pulse Width  ; clk_21m ; Rise       ; pll_inst|altpll_component|pll|inclk[0] ;
; 43.977 ; 46.560       ; 2.583          ; Port Rate        ; clk_21m ; Rise       ; clk_21m                                ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; sdram_data[*]   ; clk_21m    ; 1.964 ; 1.964 ; Rise       ; clk_sys         ;
;  sdram_data[0]  ; clk_21m    ; 1.964 ; 1.964 ; Rise       ; clk_sys         ;
;  sdram_data[1]  ; clk_21m    ; 1.964 ; 1.964 ; Rise       ; clk_sys         ;
;  sdram_data[2]  ; clk_21m    ; 1.964 ; 1.964 ; Rise       ; clk_sys         ;
;  sdram_data[3]  ; clk_21m    ; 1.964 ; 1.964 ; Rise       ; clk_sys         ;
;  sdram_data[4]  ; clk_21m    ; 1.964 ; 1.964 ; Rise       ; clk_sys         ;
;  sdram_data[5]  ; clk_21m    ; 1.964 ; 1.964 ; Rise       ; clk_sys         ;
;  sdram_data[6]  ; clk_21m    ; 1.964 ; 1.964 ; Rise       ; clk_sys         ;
;  sdram_data[7]  ; clk_21m    ; 1.964 ; 1.964 ; Rise       ; clk_sys         ;
;  sdram_data[8]  ; clk_21m    ; 1.964 ; 1.964 ; Rise       ; clk_sys         ;
;  sdram_data[9]  ; clk_21m    ; 1.964 ; 1.964 ; Rise       ; clk_sys         ;
;  sdram_data[10] ; clk_21m    ; 1.964 ; 1.964 ; Rise       ; clk_sys         ;
;  sdram_data[11] ; clk_21m    ; 1.964 ; 1.964 ; Rise       ; clk_sys         ;
;  sdram_data[12] ; clk_21m    ; 1.964 ; 1.964 ; Rise       ; clk_sys         ;
;  sdram_data[13] ; clk_21m    ; 1.964 ; 1.964 ; Rise       ; clk_sys         ;
;  sdram_data[14] ; clk_21m    ; 1.964 ; 1.964 ; Rise       ; clk_sys         ;
;  sdram_data[15] ; clk_21m    ; 1.964 ; 1.964 ; Rise       ; clk_sys         ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; sdram_data[*]   ; clk_21m    ; -1.447 ; -1.447 ; Rise       ; clk_sys         ;
;  sdram_data[0]  ; clk_21m    ; -1.447 ; -1.447 ; Rise       ; clk_sys         ;
;  sdram_data[1]  ; clk_21m    ; -1.447 ; -1.447 ; Rise       ; clk_sys         ;
;  sdram_data[2]  ; clk_21m    ; -1.447 ; -1.447 ; Rise       ; clk_sys         ;
;  sdram_data[3]  ; clk_21m    ; -1.447 ; -1.447 ; Rise       ; clk_sys         ;
;  sdram_data[4]  ; clk_21m    ; -1.447 ; -1.447 ; Rise       ; clk_sys         ;
;  sdram_data[5]  ; clk_21m    ; -1.447 ; -1.447 ; Rise       ; clk_sys         ;
;  sdram_data[6]  ; clk_21m    ; -1.447 ; -1.447 ; Rise       ; clk_sys         ;
;  sdram_data[7]  ; clk_21m    ; -1.447 ; -1.447 ; Rise       ; clk_sys         ;
;  sdram_data[8]  ; clk_21m    ; -1.447 ; -1.447 ; Rise       ; clk_sys         ;
;  sdram_data[9]  ; clk_21m    ; -1.447 ; -1.447 ; Rise       ; clk_sys         ;
;  sdram_data[10] ; clk_21m    ; -1.447 ; -1.447 ; Rise       ; clk_sys         ;
;  sdram_data[11] ; clk_21m    ; -1.447 ; -1.447 ; Rise       ; clk_sys         ;
;  sdram_data[12] ; clk_21m    ; -1.447 ; -1.447 ; Rise       ; clk_sys         ;
;  sdram_data[13] ; clk_21m    ; -1.447 ; -1.447 ; Rise       ; clk_sys         ;
;  sdram_data[14] ; clk_21m    ; -1.447 ; -1.447 ; Rise       ; clk_sys         ;
;  sdram_data[15] ; clk_21m    ; -1.447 ; -1.447 ; Rise       ; clk_sys         ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; sdram_clk       ; clk_21m    ; -3.214 ;        ; Rise       ; clk_sdram       ;
; sdram_clk       ; clk_21m    ;        ; -3.214 ; Fall       ; clk_sdram       ;
; sdram_addr[*]   ; clk_21m    ; 7.820  ; 7.820  ; Rise       ; clk_sys         ;
;  sdram_addr[0]  ; clk_21m    ; 4.542  ; 4.542  ; Rise       ; clk_sys         ;
;  sdram_addr[1]  ; clk_21m    ; 4.568  ; 4.568  ; Rise       ; clk_sys         ;
;  sdram_addr[2]  ; clk_21m    ; 5.433  ; 5.433  ; Rise       ; clk_sys         ;
;  sdram_addr[3]  ; clk_21m    ; 5.794  ; 5.794  ; Rise       ; clk_sys         ;
;  sdram_addr[4]  ; clk_21m    ; 5.243  ; 5.243  ; Rise       ; clk_sys         ;
;  sdram_addr[5]  ; clk_21m    ; 7.014  ; 7.014  ; Rise       ; clk_sys         ;
;  sdram_addr[6]  ; clk_21m    ; 7.820  ; 7.820  ; Rise       ; clk_sys         ;
;  sdram_addr[7]  ; clk_21m    ; 7.434  ; 7.434  ; Rise       ; clk_sys         ;
;  sdram_addr[8]  ; clk_21m    ; 7.485  ; 7.485  ; Rise       ; clk_sys         ;
;  sdram_addr[9]  ; clk_21m    ; 7.325  ; 7.325  ; Rise       ; clk_sys         ;
;  sdram_addr[10] ; clk_21m    ; 6.748  ; 6.748  ; Rise       ; clk_sys         ;
;  sdram_addr[11] ; clk_21m    ; 7.090  ; 7.090  ; Rise       ; clk_sys         ;
;  sdram_addr[12] ; clk_21m    ; 7.053  ; 7.053  ; Rise       ; clk_sys         ;
; sdram_ba[*]     ; clk_21m    ; 4.872  ; 4.872  ; Rise       ; clk_sys         ;
;  sdram_ba[0]    ; clk_21m    ; 4.578  ; 4.578  ; Rise       ; clk_sys         ;
;  sdram_ba[1]    ; clk_21m    ; 4.872  ; 4.872  ; Rise       ; clk_sys         ;
; sdram_cas_n     ; clk_21m    ; 4.740  ; 4.740  ; Rise       ; clk_sys         ;
; sdram_cs_n      ; clk_21m    ; 4.438  ; 4.438  ; Rise       ; clk_sys         ;
; sdram_data[*]   ; clk_21m    ; 5.940  ; 5.940  ; Rise       ; clk_sys         ;
;  sdram_data[0]  ; clk_21m    ; 5.392  ; 5.392  ; Rise       ; clk_sys         ;
;  sdram_data[1]  ; clk_21m    ; 5.420  ; 5.420  ; Rise       ; clk_sys         ;
;  sdram_data[2]  ; clk_21m    ; 5.081  ; 5.081  ; Rise       ; clk_sys         ;
;  sdram_data[3]  ; clk_21m    ; 5.078  ; 5.078  ; Rise       ; clk_sys         ;
;  sdram_data[4]  ; clk_21m    ; 5.086  ; 5.086  ; Rise       ; clk_sys         ;
;  sdram_data[5]  ; clk_21m    ; 4.749  ; 4.749  ; Rise       ; clk_sys         ;
;  sdram_data[6]  ; clk_21m    ; 4.782  ; 4.782  ; Rise       ; clk_sys         ;
;  sdram_data[7]  ; clk_21m    ; 4.737  ; 4.737  ; Rise       ; clk_sys         ;
;  sdram_data[8]  ; clk_21m    ; 5.841  ; 5.841  ; Rise       ; clk_sys         ;
;  sdram_data[9]  ; clk_21m    ; 5.940  ; 5.940  ; Rise       ; clk_sys         ;
;  sdram_data[10] ; clk_21m    ; 5.861  ; 5.861  ; Rise       ; clk_sys         ;
;  sdram_data[11] ; clk_21m    ; 5.527  ; 5.527  ; Rise       ; clk_sys         ;
;  sdram_data[12] ; clk_21m    ; 5.535  ; 5.535  ; Rise       ; clk_sys         ;
;  sdram_data[13] ; clk_21m    ; 5.604  ; 5.604  ; Rise       ; clk_sys         ;
;  sdram_data[14] ; clk_21m    ; 5.508  ; 5.508  ; Rise       ; clk_sys         ;
;  sdram_data[15] ; clk_21m    ; 5.475  ; 5.475  ; Rise       ; clk_sys         ;
; sdram_ldqm      ; clk_21m    ; 5.607  ; 5.607  ; Rise       ; clk_sys         ;
; sdram_ras_n     ; clk_21m    ; 4.718  ; 4.718  ; Rise       ; clk_sys         ;
; sdram_udqm      ; clk_21m    ; 6.670  ; 6.670  ; Rise       ; clk_sys         ;
; sdram_we_n      ; clk_21m    ; 4.744  ; 4.744  ; Rise       ; clk_sys         ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; sdram_clk       ; clk_21m    ; -3.214 ;        ; Rise       ; clk_sdram       ;
; sdram_clk       ; clk_21m    ;        ; -3.214 ; Fall       ; clk_sdram       ;
; sdram_addr[*]   ; clk_21m    ; 4.542  ; 4.542  ; Rise       ; clk_sys         ;
;  sdram_addr[0]  ; clk_21m    ; 4.542  ; 4.542  ; Rise       ; clk_sys         ;
;  sdram_addr[1]  ; clk_21m    ; 4.568  ; 4.568  ; Rise       ; clk_sys         ;
;  sdram_addr[2]  ; clk_21m    ; 5.433  ; 5.433  ; Rise       ; clk_sys         ;
;  sdram_addr[3]  ; clk_21m    ; 5.794  ; 5.794  ; Rise       ; clk_sys         ;
;  sdram_addr[4]  ; clk_21m    ; 5.243  ; 5.243  ; Rise       ; clk_sys         ;
;  sdram_addr[5]  ; clk_21m    ; 7.014  ; 7.014  ; Rise       ; clk_sys         ;
;  sdram_addr[6]  ; clk_21m    ; 7.820  ; 7.820  ; Rise       ; clk_sys         ;
;  sdram_addr[7]  ; clk_21m    ; 7.434  ; 7.434  ; Rise       ; clk_sys         ;
;  sdram_addr[8]  ; clk_21m    ; 7.485  ; 7.485  ; Rise       ; clk_sys         ;
;  sdram_addr[9]  ; clk_21m    ; 7.325  ; 7.325  ; Rise       ; clk_sys         ;
;  sdram_addr[10] ; clk_21m    ; 6.748  ; 6.748  ; Rise       ; clk_sys         ;
;  sdram_addr[11] ; clk_21m    ; 7.090  ; 7.090  ; Rise       ; clk_sys         ;
;  sdram_addr[12] ; clk_21m    ; 7.053  ; 7.053  ; Rise       ; clk_sys         ;
; sdram_ba[*]     ; clk_21m    ; 4.578  ; 4.578  ; Rise       ; clk_sys         ;
;  sdram_ba[0]    ; clk_21m    ; 4.578  ; 4.578  ; Rise       ; clk_sys         ;
;  sdram_ba[1]    ; clk_21m    ; 4.872  ; 4.872  ; Rise       ; clk_sys         ;
; sdram_cas_n     ; clk_21m    ; 4.740  ; 4.740  ; Rise       ; clk_sys         ;
; sdram_cs_n      ; clk_21m    ; 4.438  ; 4.438  ; Rise       ; clk_sys         ;
; sdram_data[*]   ; clk_21m    ; 4.737  ; 4.737  ; Rise       ; clk_sys         ;
;  sdram_data[0]  ; clk_21m    ; 5.392  ; 5.392  ; Rise       ; clk_sys         ;
;  sdram_data[1]  ; clk_21m    ; 5.420  ; 5.420  ; Rise       ; clk_sys         ;
;  sdram_data[2]  ; clk_21m    ; 5.081  ; 5.081  ; Rise       ; clk_sys         ;
;  sdram_data[3]  ; clk_21m    ; 5.078  ; 5.078  ; Rise       ; clk_sys         ;
;  sdram_data[4]  ; clk_21m    ; 5.086  ; 5.086  ; Rise       ; clk_sys         ;
;  sdram_data[5]  ; clk_21m    ; 4.749  ; 4.749  ; Rise       ; clk_sys         ;
;  sdram_data[6]  ; clk_21m    ; 4.782  ; 4.782  ; Rise       ; clk_sys         ;
;  sdram_data[7]  ; clk_21m    ; 4.737  ; 4.737  ; Rise       ; clk_sys         ;
;  sdram_data[8]  ; clk_21m    ; 5.841  ; 5.841  ; Rise       ; clk_sys         ;
;  sdram_data[9]  ; clk_21m    ; 5.940  ; 5.940  ; Rise       ; clk_sys         ;
;  sdram_data[10] ; clk_21m    ; 5.861  ; 5.861  ; Rise       ; clk_sys         ;
;  sdram_data[11] ; clk_21m    ; 5.527  ; 5.527  ; Rise       ; clk_sys         ;
;  sdram_data[12] ; clk_21m    ; 5.535  ; 5.535  ; Rise       ; clk_sys         ;
;  sdram_data[13] ; clk_21m    ; 5.604  ; 5.604  ; Rise       ; clk_sys         ;
;  sdram_data[14] ; clk_21m    ; 5.508  ; 5.508  ; Rise       ; clk_sys         ;
;  sdram_data[15] ; clk_21m    ; 5.475  ; 5.475  ; Rise       ; clk_sys         ;
; sdram_ldqm      ; clk_21m    ; 5.607  ; 5.607  ; Rise       ; clk_sys         ;
; sdram_ras_n     ; clk_21m    ; 4.718  ; 4.718  ; Rise       ; clk_sys         ;
; sdram_udqm      ; clk_21m    ; 6.670  ; 6.670  ; Rise       ; clk_sys         ;
; sdram_we_n      ; clk_21m    ; 4.744  ; 4.744  ; Rise       ; clk_sys         ;
+-----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Output Enable Times                                                        ;
+-----------------+------------+-------+------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+------+------------+-----------------+
; sdram_data[*]   ; clk_21m    ; 5.684 ;      ; Rise       ; clk_sys         ;
;  sdram_data[0]  ; clk_21m    ; 5.935 ;      ; Rise       ; clk_sys         ;
;  sdram_data[1]  ; clk_21m    ; 5.935 ;      ; Rise       ; clk_sys         ;
;  sdram_data[2]  ; clk_21m    ; 5.728 ;      ; Rise       ; clk_sys         ;
;  sdram_data[3]  ; clk_21m    ; 5.728 ;      ; Rise       ; clk_sys         ;
;  sdram_data[4]  ; clk_21m    ; 5.697 ;      ; Rise       ; clk_sys         ;
;  sdram_data[5]  ; clk_21m    ; 5.715 ;      ; Rise       ; clk_sys         ;
;  sdram_data[6]  ; clk_21m    ; 5.715 ;      ; Rise       ; clk_sys         ;
;  sdram_data[7]  ; clk_21m    ; 5.684 ;      ; Rise       ; clk_sys         ;
;  sdram_data[8]  ; clk_21m    ; 6.786 ;      ; Rise       ; clk_sys         ;
;  sdram_data[9]  ; clk_21m    ; 6.816 ;      ; Rise       ; clk_sys         ;
;  sdram_data[10] ; clk_21m    ; 6.822 ;      ; Rise       ; clk_sys         ;
;  sdram_data[11] ; clk_21m    ; 6.822 ;      ; Rise       ; clk_sys         ;
;  sdram_data[12] ; clk_21m    ; 6.481 ;      ; Rise       ; clk_sys         ;
;  sdram_data[13] ; clk_21m    ; 6.488 ;      ; Rise       ; clk_sys         ;
;  sdram_data[14] ; clk_21m    ; 6.488 ;      ; Rise       ; clk_sys         ;
;  sdram_data[15] ; clk_21m    ; 6.446 ;      ; Rise       ; clk_sys         ;
+-----------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Output Enable Times                                                ;
+-----------------+------------+-------+------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+------+------------+-----------------+
; sdram_data[*]   ; clk_21m    ; 5.684 ;      ; Rise       ; clk_sys         ;
;  sdram_data[0]  ; clk_21m    ; 5.935 ;      ; Rise       ; clk_sys         ;
;  sdram_data[1]  ; clk_21m    ; 5.935 ;      ; Rise       ; clk_sys         ;
;  sdram_data[2]  ; clk_21m    ; 5.728 ;      ; Rise       ; clk_sys         ;
;  sdram_data[3]  ; clk_21m    ; 5.728 ;      ; Rise       ; clk_sys         ;
;  sdram_data[4]  ; clk_21m    ; 5.697 ;      ; Rise       ; clk_sys         ;
;  sdram_data[5]  ; clk_21m    ; 5.715 ;      ; Rise       ; clk_sys         ;
;  sdram_data[6]  ; clk_21m    ; 5.715 ;      ; Rise       ; clk_sys         ;
;  sdram_data[7]  ; clk_21m    ; 5.684 ;      ; Rise       ; clk_sys         ;
;  sdram_data[8]  ; clk_21m    ; 6.786 ;      ; Rise       ; clk_sys         ;
;  sdram_data[9]  ; clk_21m    ; 6.816 ;      ; Rise       ; clk_sys         ;
;  sdram_data[10] ; clk_21m    ; 6.822 ;      ; Rise       ; clk_sys         ;
;  sdram_data[11] ; clk_21m    ; 6.822 ;      ; Rise       ; clk_sys         ;
;  sdram_data[12] ; clk_21m    ; 6.481 ;      ; Rise       ; clk_sys         ;
;  sdram_data[13] ; clk_21m    ; 6.488 ;      ; Rise       ; clk_sys         ;
;  sdram_data[14] ; clk_21m    ; 6.488 ;      ; Rise       ; clk_sys         ;
;  sdram_data[15] ; clk_21m    ; 6.446 ;      ; Rise       ; clk_sys         ;
+-----------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Output Disable Times                                                                ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; sdram_data[*]   ; clk_21m    ; 5.684     ;           ; Rise       ; clk_sys         ;
;  sdram_data[0]  ; clk_21m    ; 5.935     ;           ; Rise       ; clk_sys         ;
;  sdram_data[1]  ; clk_21m    ; 5.935     ;           ; Rise       ; clk_sys         ;
;  sdram_data[2]  ; clk_21m    ; 5.728     ;           ; Rise       ; clk_sys         ;
;  sdram_data[3]  ; clk_21m    ; 5.728     ;           ; Rise       ; clk_sys         ;
;  sdram_data[4]  ; clk_21m    ; 5.697     ;           ; Rise       ; clk_sys         ;
;  sdram_data[5]  ; clk_21m    ; 5.715     ;           ; Rise       ; clk_sys         ;
;  sdram_data[6]  ; clk_21m    ; 5.715     ;           ; Rise       ; clk_sys         ;
;  sdram_data[7]  ; clk_21m    ; 5.684     ;           ; Rise       ; clk_sys         ;
;  sdram_data[8]  ; clk_21m    ; 6.786     ;           ; Rise       ; clk_sys         ;
;  sdram_data[9]  ; clk_21m    ; 6.816     ;           ; Rise       ; clk_sys         ;
;  sdram_data[10] ; clk_21m    ; 6.822     ;           ; Rise       ; clk_sys         ;
;  sdram_data[11] ; clk_21m    ; 6.822     ;           ; Rise       ; clk_sys         ;
;  sdram_data[12] ; clk_21m    ; 6.481     ;           ; Rise       ; clk_sys         ;
;  sdram_data[13] ; clk_21m    ; 6.488     ;           ; Rise       ; clk_sys         ;
;  sdram_data[14] ; clk_21m    ; 6.488     ;           ; Rise       ; clk_sys         ;
;  sdram_data[15] ; clk_21m    ; 6.446     ;           ; Rise       ; clk_sys         ;
+-----------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                        ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; sdram_data[*]   ; clk_21m    ; 5.684     ;           ; Rise       ; clk_sys         ;
;  sdram_data[0]  ; clk_21m    ; 5.935     ;           ; Rise       ; clk_sys         ;
;  sdram_data[1]  ; clk_21m    ; 5.935     ;           ; Rise       ; clk_sys         ;
;  sdram_data[2]  ; clk_21m    ; 5.728     ;           ; Rise       ; clk_sys         ;
;  sdram_data[3]  ; clk_21m    ; 5.728     ;           ; Rise       ; clk_sys         ;
;  sdram_data[4]  ; clk_21m    ; 5.697     ;           ; Rise       ; clk_sys         ;
;  sdram_data[5]  ; clk_21m    ; 5.715     ;           ; Rise       ; clk_sys         ;
;  sdram_data[6]  ; clk_21m    ; 5.715     ;           ; Rise       ; clk_sys         ;
;  sdram_data[7]  ; clk_21m    ; 5.684     ;           ; Rise       ; clk_sys         ;
;  sdram_data[8]  ; clk_21m    ; 6.786     ;           ; Rise       ; clk_sys         ;
;  sdram_data[9]  ; clk_21m    ; 6.816     ;           ; Rise       ; clk_sys         ;
;  sdram_data[10] ; clk_21m    ; 6.822     ;           ; Rise       ; clk_sys         ;
;  sdram_data[11] ; clk_21m    ; 6.822     ;           ; Rise       ; clk_sys         ;
;  sdram_data[12] ; clk_21m    ; 6.481     ;           ; Rise       ; clk_sys         ;
;  sdram_data[13] ; clk_21m    ; 6.488     ;           ; Rise       ; clk_sys         ;
;  sdram_data[14] ; clk_21m    ; 6.488     ;           ; Rise       ; clk_sys         ;
;  sdram_data[15] ; clk_21m    ; 6.446     ;           ; Rise       ; clk_sys         ;
+-----------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------+
; Setup Transfers                                                     ;
+------------+-----------+-----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+-----------+----------+----------+----------+
; clk_sys    ; clk_sdram ; 53        ; 0        ; 0        ; 0        ;
; clk_sdram  ; clk_sys   ; 16        ; 0        ; 0        ; 0        ;
; clk_sys    ; clk_sys   ; 441157449 ; 0        ; 0        ; 0        ;
+------------+-----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Hold Transfers                                                      ;
+------------+-----------+-----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+-----------+----------+----------+----------+
; clk_sys    ; clk_sdram ; 53        ; 0        ; 0        ; 0        ;
; clk_sdram  ; clk_sys   ; 16        ; 0        ; 0        ; 0        ;
; clk_sys    ; clk_sys   ; 441157449 ; 0        ; 0        ; 0        ;
+------------+-----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_sys    ; clk_sys  ; 659      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_sys    ; clk_sys  ; 659      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Dec 23 13:52:54 2025
Info: Command: quartus_sta onechipbook12 -c OneChipBook12Toplevel
Info: qsta_default_script.tcl version: #1
Warning: Parallel compilation is not licensed and has been disabled
Info: Reading SDC File: 'OneChipBook12Toplevel.sdc'
Warning: Ignored filter at OneChipBook12Toplevel.sdc(46): dip_sw[*] could not be matched with a port
Warning: Ignored set_false_path at OneChipBook12Toplevel.sdc(46): Argument <from> is an empty collection
    Info: set_false_path -from [get_ports {dip_sw[*]}]
Warning: PLL cross checking found inconsistent PLL clock settings:
    Warning: Clock: clk_sys with master clock period: 46.560 found on PLL node: pll_inst|altpll_component|pll|clk[0] does not match the master clock period requirement: 36.394
    Warning: Clock: clk_sdram with master clock period: 46.560 found on PLL node: pll_inst|altpll_component|pll|clk[1] does not match the master clock period requirement: 36.394
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -8.708
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -8.708     -3621.462 clk_sys 
    Info:     5.586         0.000 clk_sdram 
Info: Worst-case hold slack is 0.822
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.822         0.000 clk_sys 
    Info:    11.312         0.000 clk_sdram 
Info: Worst-case recovery slack is 10.661
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    10.661         0.000 clk_sys 
Info: Worst-case removal slack is 6.558
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     6.558         0.000 clk_sys 
Info: Worst-case minimum pulse width slack is 9.822
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     9.822         0.000 clk_sys 
    Info:    23.280         0.000 clk_21m 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 275 megabytes
    Info: Processing ended: Tue Dec 23 13:52:55 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


