
<div class="alert alert-block alert-info">
    <img src="https://www.uerj.br/wp-content/uploads/2019/07/logo-70anos-site.svg" alt="Trulli" width="300" align="left">
    <center style="width: 100%;">
        <div> <b>Author:</b> Cleiton Magalhães Freitas</div>
        <div> <b>Department:</b> Departamento de Engenharia Elétrica</div>
        <div> <b>University:</b> Universidade do Estado do Rio de Janeiro</div>
        <div> <b>Email:</b> cleiton.freitas@uerj.br</div>
        <div> <b>Title:</b> Código fonte em c++ para implementação de PLLs monofásicos</div>
        <div> <b>Date:</b> 29/08/2022</div>
        <a href="https://publons.com/researcher/1561461/cleiton-magalhaes-freitas/">
      <img  src="https://drive.google.com/uc?export=view&id=16zF6D89O-Ciso6XSNbZtcjOWdqjDGo1n" width='22'/>
  </a>
  <a href="http://lattes.cnpq.br/8580465355265899">
      <img  src="https://drive.google.com/uc?export=view&id=1js8arR8CLrsSreMxCyA87mpukcoGvdWS" width='22'/>
  </a>
  <a href="https://orcid.org/0000-0002-6300-0521">
      <img  src="https://drive.google.com/uc?export=view&id=1knsutHKTRx26iYIJBn6S1eOsrliRdQ4n" width='22'/>
  </a>
   <a href="https://www.researchgate.net/profile/Cleiton_Freitas">
      <img  src="https://drive.google.com/uc?export=view&id=1dUhk9H12d3-QxrC1rOMMUGklOu-XF3nI" width='22'/>
  </a>
  <a href="https://github.com/cleitoncmf">
      <img  src="https://drive.google.com/uc?export=view&id=1ASXoi4B-Xamn-qqWOpDXWDMzcNzDQXym" width='22'/>
  </a>
  <a href="https://scholar.google.com.br/citations?user=Nq_YDvIAAAAJ&hl=pt-BR&oi=ao">
       <img  src="https://drive.google.com/uc?export=view&id=15qNeZR6CUKOe0KrLEqhXbzRGlY3gb4Yq" width='22'/>
  </a>
  </center>
</div>


# Código fonte em c++ para implementação de PLLs monofásicos 


Este repositório contem os códigos fonte utilizados para implementação dos PLLs utilizando o  módulo de síntese de alto nível (HLS Synthesis ou Vitis HLS 2020.2) do software VIVADO 2020.2. A pasta <code>src</code> cotem os seguintes diretórios:

* <code>APF-SRF-PLL:</code> cotem os códigos para implementação do APF PLL.
* <code>SOGI-SRF-PLL:</code> cotem os códigos para implementação do SOGI PLL.
* <code>SIN-GEN:</code> cotem os códigos para implementação do gerador de sinais utilizado nos testes.



