TimeQuest Timing Analyzer report for Microcomputer
Tue Jan 17 21:51:38 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'cpuClock'
 12. Slow Model Setup: 'clk'
 13. Slow Model Setup: 'sdClock'
 14. Slow Model Setup: 'T80s:cpu1|IORQ_n'
 15. Slow Model Setup: 'serialClkCount[15]'
 16. Slow Model Hold: 'clk'
 17. Slow Model Hold: 'T80s:cpu1|IORQ_n'
 18. Slow Model Hold: 'cpuClock'
 19. Slow Model Hold: 'sdClock'
 20. Slow Model Hold: 'serialClkCount[15]'
 21. Slow Model Recovery: 'serialClkCount[15]'
 22. Slow Model Recovery: 'sdClock'
 23. Slow Model Recovery: 'T80s:cpu1|IORQ_n'
 24. Slow Model Removal: 'T80s:cpu1|IORQ_n'
 25. Slow Model Removal: 'serialClkCount[15]'
 26. Slow Model Removal: 'sdClock'
 27. Slow Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'
 28. Slow Model Minimum Pulse Width: 'clk'
 29. Slow Model Minimum Pulse Width: 'cpuClock'
 30. Slow Model Minimum Pulse Width: 'serialClkCount[15]'
 31. Slow Model Minimum Pulse Width: 'sdClock'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Output Enable Times
 37. Minimum Output Enable Times
 38. Output Disable Times
 39. Minimum Output Disable Times
 40. Fast Model Setup Summary
 41. Fast Model Hold Summary
 42. Fast Model Recovery Summary
 43. Fast Model Removal Summary
 44. Fast Model Minimum Pulse Width Summary
 45. Fast Model Setup: 'cpuClock'
 46. Fast Model Setup: 'clk'
 47. Fast Model Setup: 'sdClock'
 48. Fast Model Setup: 'serialClkCount[15]'
 49. Fast Model Setup: 'T80s:cpu1|IORQ_n'
 50. Fast Model Hold: 'clk'
 51. Fast Model Hold: 'T80s:cpu1|IORQ_n'
 52. Fast Model Hold: 'cpuClock'
 53. Fast Model Hold: 'serialClkCount[15]'
 54. Fast Model Hold: 'sdClock'
 55. Fast Model Recovery: 'serialClkCount[15]'
 56. Fast Model Recovery: 'sdClock'
 57. Fast Model Recovery: 'T80s:cpu1|IORQ_n'
 58. Fast Model Removal: 'serialClkCount[15]'
 59. Fast Model Removal: 'T80s:cpu1|IORQ_n'
 60. Fast Model Removal: 'sdClock'
 61. Fast Model Minimum Pulse Width: 'clk'
 62. Fast Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'
 63. Fast Model Minimum Pulse Width: 'cpuClock'
 64. Fast Model Minimum Pulse Width: 'serialClkCount[15]'
 65. Fast Model Minimum Pulse Width: 'sdClock'
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Output Enable Times
 71. Minimum Output Enable Times
 72. Output Disable Times
 73. Minimum Output Disable Times
 74. Multicorner Timing Analysis Summary
 75. Setup Times
 76. Hold Times
 77. Clock to Output Times
 78. Minimum Clock to Output Times
 79. Setup Transfers
 80. Hold Transfers
 81. Recovery Transfers
 82. Removal Transfers
 83. Report TCCS
 84. Report RSKM
 85. Unconstrained Paths
 86. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Microcomputer                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                 ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; Clock Name         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; clk                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                ;
; cpuClock           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cpuClock }           ;
; sdClock            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sdClock }            ;
; serialClkCount[15] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { serialClkCount[15] } ;
; T80s:cpu1|IORQ_n   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { T80s:cpu1|IORQ_n }   ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                   ;
+------------+-----------------+--------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name         ; Note                                                  ;
+------------+-----------------+--------------------+-------------------------------------------------------+
; 53.38 MHz  ; 53.38 MHz       ; cpuClock           ;                                                       ;
; 120.28 MHz ; 120.28 MHz      ; T80s:cpu1|IORQ_n   ;                                                       ;
; 139.47 MHz ; 139.47 MHz      ; sdClock            ;                                                       ;
; 180.67 MHz ; 180.67 MHz      ; serialClkCount[15] ;                                                       ;
; 262.26 MHz ; 180.05 MHz      ; clk                ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+--------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------+
; Slow Model Setup Summary                     ;
+--------------------+---------+---------------+
; Clock              ; Slack   ; End Point TNS ;
+--------------------+---------+---------------+
; cpuClock           ; -17.732 ; -4615.470     ;
; clk                ; -8.717  ; -658.839      ;
; sdClock            ; -8.154  ; -731.114      ;
; T80s:cpu1|IORQ_n   ; -6.611  ; -161.559      ;
; serialClkCount[15] ; -6.213  ; -953.638      ;
+--------------------+---------+---------------+


+---------------------------------------------+
; Slow Model Hold Summary                     ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -2.303 ; -2.303        ;
; T80s:cpu1|IORQ_n   ; -2.050 ; -28.369       ;
; cpuClock           ; -0.068 ; -0.191        ;
; sdClock            ; 0.499  ; 0.000         ;
; serialClkCount[15] ; 0.499  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Recovery Summary                 ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; serialClkCount[15] ; -4.903 ; -123.021      ;
; sdClock            ; -1.517 ; -13.431       ;
; T80s:cpu1|IORQ_n   ; 0.245  ; 0.000         ;
+--------------------+--------+---------------+


+--------------------------------------------+
; Slow Model Removal Summary                 ;
+--------------------+-------+---------------+
; Clock              ; Slack ; End Point TNS ;
+--------------------+-------+---------------+
; T80s:cpu1|IORQ_n   ; 0.140 ; 0.000         ;
; serialClkCount[15] ; 0.876 ; 0.000         ;
; sdClock            ; 1.910 ; 0.000         ;
+--------------------+-------+---------------+


+---------------------------------------------+
; Slow Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -2.726 ; -228.292      ;
; clk                ; -2.277 ; -940.121      ;
; cpuClock           ; -0.742 ; -513.464      ;
; serialClkCount[15] ; -0.742 ; -264.152      ;
; sdClock            ; -0.742 ; -210.728      ;
+--------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'cpuClock'                                                                                                                           ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -17.732 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 18.763     ;
; -17.731 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 18.762     ;
; -17.694 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.029     ; 18.705     ;
; -17.644 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.024     ; 18.660     ;
; -17.569 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 18.605     ;
; -17.568 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 18.604     ;
; -17.566 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 18.589     ;
; -17.565 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 18.608     ;
; -17.564 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 18.587     ;
; -17.564 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 18.607     ;
; -17.531 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.024     ; 18.547     ;
; -17.528 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 18.556     ;
; -17.527 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 18.555     ;
; -17.527 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 18.550     ;
; -17.500 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 18.531     ;
; -17.499 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 18.530     ;
; -17.489 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.031     ; 18.498     ;
; -17.481 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 18.502     ;
; -17.477 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 18.505     ;
; -17.462 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.029     ; 18.473     ;
; -17.427 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 18.450     ;
; -17.427 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 18.450     ;
; -17.415 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 18.443     ;
; -17.412 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 18.440     ;
; -17.412 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.024     ; 18.428     ;
; -17.403 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 18.431     ;
; -17.401 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 18.429     ;
; -17.399 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 18.434     ;
; -17.397 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 18.432     ;
; -17.365 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 18.398     ;
; -17.364 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 18.397     ;
; -17.361 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 18.401     ;
; -17.360 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 18.400     ;
; -17.342 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 18.385     ;
; -17.341 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 18.384     ;
; -17.334 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 18.357     ;
; -17.332 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 18.355     ;
; -17.326 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.026     ; 18.340     ;
; -17.322 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 18.343     ;
; -17.304 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 18.327     ;
; -17.299 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.013     ; 18.326     ;
; -17.296 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 18.324     ;
; -17.295 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 18.323     ;
; -17.293 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][0] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 18.344     ;
; -17.293 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 18.341     ;
; -17.292 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 18.340     ;
; -17.276 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 18.307     ;
; -17.275 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 18.305     ;
; -17.274 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 18.305     ;
; -17.264 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 18.292     ;
; -17.264 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 18.292     ;
; -17.260 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 18.295     ;
; -17.260 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 18.295     ;
; -17.257 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.031     ; 18.266     ;
; -17.255 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 18.283     ;
; -17.255 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 18.286     ;
; -17.254 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 18.285     ;
; -17.254 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 18.282     ;
; -17.252 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 18.285     ;
; -17.249 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 18.282     ;
; -17.248 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 18.288     ;
; -17.245 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 18.285     ;
; -17.241 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 18.284     ;
; -17.240 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 18.283     ;
; -17.237 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 18.263     ;
; -17.235 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 18.271     ;
; -17.234 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 18.270     ;
; -17.233 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 18.263     ;
; -17.233 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 18.263     ;
; -17.228 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 18.251     ;
; -17.227 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 18.255     ;
; -17.225 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 18.248     ;
; -17.221 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.029     ; 18.232     ;
; -17.221 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.029     ; 18.232     ;
; -17.217 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.029     ; 18.228     ;
; -17.215 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 18.246     ;
; -17.215 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 18.246     ;
; -17.205 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 18.238     ;
; -17.203 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 18.226     ;
; -17.195 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 18.218     ;
; -17.195 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 18.218     ;
; -17.183 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 18.211     ;
; -17.180 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 18.208     ;
; -17.176 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 18.211     ;
; -17.174 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 18.209     ;
; -17.169 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 18.202     ;
; -17.168 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 18.201     ;
; -17.167 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 18.210     ;
; -17.167 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.024     ; 18.183     ;
; -17.166 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 18.209     ;
; -17.160 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 18.188     ;
; -17.153 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 18.181     ;
; -17.140 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 18.171     ;
; -17.139 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.029     ; 18.150     ;
; -17.139 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 18.171     ;
; -17.138 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 18.178     ;
; -17.137 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 18.168     ;
; -17.137 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 18.177     ;
; -17.136 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.029     ; 18.147     ;
; -17.136 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 18.168     ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                          ;
+--------+-----------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                                                                                 ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -8.717 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -3.651     ; 5.606      ;
; -8.497 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -3.651     ; 5.386      ;
; -8.095 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -3.651     ; 4.984      ;
; -7.952 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -3.651     ; 4.841      ;
; -7.884 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -3.651     ; 4.773      ;
; -7.151 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -3.651     ; 4.040      ;
; -4.531 ; bufferedUART:io1|rxInPointer[0]   ; bufferedUART:io1|n_rts                                                                                                  ; serialClkCount[15] ; clk         ; 1.000        ; 0.057      ; 5.628      ;
; -4.399 ; bufferedUART:io1|rxInPointer[1]   ; bufferedUART:io1|n_rts                                                                                                  ; serialClkCount[15] ; clk         ; 1.000        ; 0.057      ; 5.496      ;
; -4.253 ; bufferedUART:io1|rxInPointer[2]   ; bufferedUART:io1|n_rts                                                                                                  ; serialClkCount[15] ; clk         ; 1.000        ; 0.057      ; 5.350      ;
; -4.029 ; bufferedUART:io1|rxInPointer[3]   ; bufferedUART:io1|n_rts                                                                                                  ; serialClkCount[15] ; clk         ; 1.000        ; 0.057      ; 5.126      ;
; -3.725 ; bufferedUART:io1|rxInPointer[4]   ; bufferedUART:io1|n_rts                                                                                                  ; serialClkCount[15] ; clk         ; 1.000        ; 0.057      ; 4.822      ;
; -3.301 ; bufferedUART:io1|rxInPointer[5]   ; bufferedUART:io1|n_rts                                                                                                  ; serialClkCount[15] ; clk         ; 1.000        ; 0.057      ; 4.398      ;
; -3.181 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg11  ; cpuClock           ; clk         ; 1.000        ; -0.846     ; 3.289      ;
; -3.181 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg10  ; cpuClock           ; clk         ; 1.000        ; -0.846     ; 3.289      ;
; -3.181 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg9   ; cpuClock           ; clk         ; 1.000        ; -0.846     ; 3.289      ;
; -3.181 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg8   ; cpuClock           ; clk         ; 1.000        ; -0.846     ; 3.289      ;
; -3.181 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg7   ; cpuClock           ; clk         ; 1.000        ; -0.846     ; 3.289      ;
; -3.181 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg6   ; cpuClock           ; clk         ; 1.000        ; -0.846     ; 3.289      ;
; -3.181 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg5   ; cpuClock           ; clk         ; 1.000        ; -0.846     ; 3.289      ;
; -3.181 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg4   ; cpuClock           ; clk         ; 1.000        ; -0.846     ; 3.289      ;
; -3.181 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg3   ; cpuClock           ; clk         ; 1.000        ; -0.846     ; 3.289      ;
; -3.181 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg2   ; cpuClock           ; clk         ; 1.000        ; -0.846     ; 3.289      ;
; -3.181 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg1   ; cpuClock           ; clk         ; 1.000        ; -0.846     ; 3.289      ;
; -3.181 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg0   ; cpuClock           ; clk         ; 1.000        ; -0.846     ; 3.289      ;
; -3.171 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg11  ; cpuClock           ; clk         ; 1.000        ; -0.848     ; 3.277      ;
; -3.171 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg10  ; cpuClock           ; clk         ; 1.000        ; -0.848     ; 3.277      ;
; -3.171 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg9   ; cpuClock           ; clk         ; 1.000        ; -0.848     ; 3.277      ;
; -3.171 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg8   ; cpuClock           ; clk         ; 1.000        ; -0.848     ; 3.277      ;
; -3.171 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg7   ; cpuClock           ; clk         ; 1.000        ; -0.848     ; 3.277      ;
; -3.171 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg6   ; cpuClock           ; clk         ; 1.000        ; -0.848     ; 3.277      ;
; -3.171 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg5   ; cpuClock           ; clk         ; 1.000        ; -0.848     ; 3.277      ;
; -3.171 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg4   ; cpuClock           ; clk         ; 1.000        ; -0.848     ; 3.277      ;
; -3.171 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg3   ; cpuClock           ; clk         ; 1.000        ; -0.848     ; 3.277      ;
; -3.171 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg2   ; cpuClock           ; clk         ; 1.000        ; -0.848     ; 3.277      ;
; -3.171 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg1   ; cpuClock           ; clk         ; 1.000        ; -0.848     ; 3.277      ;
; -3.171 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg0   ; cpuClock           ; clk         ; 1.000        ; -0.848     ; 3.277      ;
; -3.151 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg11 ; cpuClock           ; clk         ; 1.000        ; -0.854     ; 3.251      ;
; -3.151 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg10 ; cpuClock           ; clk         ; 1.000        ; -0.854     ; 3.251      ;
; -3.151 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg9  ; cpuClock           ; clk         ; 1.000        ; -0.854     ; 3.251      ;
; -3.151 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg8  ; cpuClock           ; clk         ; 1.000        ; -0.854     ; 3.251      ;
; -3.151 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg7  ; cpuClock           ; clk         ; 1.000        ; -0.854     ; 3.251      ;
; -3.151 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg6  ; cpuClock           ; clk         ; 1.000        ; -0.854     ; 3.251      ;
; -3.151 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg5  ; cpuClock           ; clk         ; 1.000        ; -0.854     ; 3.251      ;
; -3.151 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg4  ; cpuClock           ; clk         ; 1.000        ; -0.854     ; 3.251      ;
; -3.151 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg3  ; cpuClock           ; clk         ; 1.000        ; -0.854     ; 3.251      ;
; -3.151 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg2  ; cpuClock           ; clk         ; 1.000        ; -0.854     ; 3.251      ;
; -3.151 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg1  ; cpuClock           ; clk         ; 1.000        ; -0.854     ; 3.251      ;
; -3.151 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg0  ; cpuClock           ; clk         ; 1.000        ; -0.854     ; 3.251      ;
; -3.132 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg11 ; cpuClock           ; clk         ; 1.000        ; -0.862     ; 3.224      ;
; -3.132 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg10 ; cpuClock           ; clk         ; 1.000        ; -0.862     ; 3.224      ;
; -3.132 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg9  ; cpuClock           ; clk         ; 1.000        ; -0.862     ; 3.224      ;
; -3.132 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg8  ; cpuClock           ; clk         ; 1.000        ; -0.862     ; 3.224      ;
; -3.132 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg7  ; cpuClock           ; clk         ; 1.000        ; -0.862     ; 3.224      ;
; -3.132 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg6  ; cpuClock           ; clk         ; 1.000        ; -0.862     ; 3.224      ;
; -3.132 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg5  ; cpuClock           ; clk         ; 1.000        ; -0.862     ; 3.224      ;
; -3.132 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg4  ; cpuClock           ; clk         ; 1.000        ; -0.862     ; 3.224      ;
; -3.132 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg3  ; cpuClock           ; clk         ; 1.000        ; -0.862     ; 3.224      ;
; -3.132 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg2  ; cpuClock           ; clk         ; 1.000        ; -0.862     ; 3.224      ;
; -3.132 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg1  ; cpuClock           ; clk         ; 1.000        ; -0.862     ; 3.224      ;
; -3.132 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg0  ; cpuClock           ; clk         ; 1.000        ; -0.862     ; 3.224      ;
; -3.126 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg11  ; cpuClock           ; clk         ; 1.000        ; -0.864     ; 3.216      ;
; -3.126 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg10  ; cpuClock           ; clk         ; 1.000        ; -0.864     ; 3.216      ;
; -3.126 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg9   ; cpuClock           ; clk         ; 1.000        ; -0.864     ; 3.216      ;
; -3.126 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg8   ; cpuClock           ; clk         ; 1.000        ; -0.864     ; 3.216      ;
; -3.126 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg7   ; cpuClock           ; clk         ; 1.000        ; -0.864     ; 3.216      ;
; -3.126 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg6   ; cpuClock           ; clk         ; 1.000        ; -0.864     ; 3.216      ;
; -3.126 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg5   ; cpuClock           ; clk         ; 1.000        ; -0.864     ; 3.216      ;
; -3.126 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg4   ; cpuClock           ; clk         ; 1.000        ; -0.864     ; 3.216      ;
; -3.126 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg3   ; cpuClock           ; clk         ; 1.000        ; -0.864     ; 3.216      ;
; -3.126 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg2   ; cpuClock           ; clk         ; 1.000        ; -0.864     ; 3.216      ;
; -3.126 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg1   ; cpuClock           ; clk         ; 1.000        ; -0.864     ; 3.216      ;
; -3.126 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg0   ; cpuClock           ; clk         ; 1.000        ; -0.864     ; 3.216      ;
; -3.082 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg11 ; cpuClock           ; clk         ; 1.000        ; -0.858     ; 3.178      ;
; -3.082 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg10 ; cpuClock           ; clk         ; 1.000        ; -0.858     ; 3.178      ;
; -3.082 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg9  ; cpuClock           ; clk         ; 1.000        ; -0.858     ; 3.178      ;
; -3.082 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg8  ; cpuClock           ; clk         ; 1.000        ; -0.858     ; 3.178      ;
; -3.082 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg7  ; cpuClock           ; clk         ; 1.000        ; -0.858     ; 3.178      ;
; -3.082 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg6  ; cpuClock           ; clk         ; 1.000        ; -0.858     ; 3.178      ;
; -3.082 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg5  ; cpuClock           ; clk         ; 1.000        ; -0.858     ; 3.178      ;
; -3.082 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg4  ; cpuClock           ; clk         ; 1.000        ; -0.858     ; 3.178      ;
; -3.082 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg3  ; cpuClock           ; clk         ; 1.000        ; -0.858     ; 3.178      ;
; -3.082 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg2  ; cpuClock           ; clk         ; 1.000        ; -0.858     ; 3.178      ;
; -3.082 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg1  ; cpuClock           ; clk         ; 1.000        ; -0.858     ; 3.178      ;
; -3.082 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg0  ; cpuClock           ; clk         ; 1.000        ; -0.858     ; 3.178      ;
; -3.073 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg11  ; cpuClock           ; clk         ; 1.000        ; -0.847     ; 3.180      ;
; -3.073 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg10  ; cpuClock           ; clk         ; 1.000        ; -0.847     ; 3.180      ;
; -3.073 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg9   ; cpuClock           ; clk         ; 1.000        ; -0.847     ; 3.180      ;
; -3.073 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg8   ; cpuClock           ; clk         ; 1.000        ; -0.847     ; 3.180      ;
; -3.073 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg7   ; cpuClock           ; clk         ; 1.000        ; -0.847     ; 3.180      ;
; -3.073 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg6   ; cpuClock           ; clk         ; 1.000        ; -0.847     ; 3.180      ;
; -3.073 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg5   ; cpuClock           ; clk         ; 1.000        ; -0.847     ; 3.180      ;
; -3.073 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg4   ; cpuClock           ; clk         ; 1.000        ; -0.847     ; 3.180      ;
; -3.073 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg3   ; cpuClock           ; clk         ; 1.000        ; -0.847     ; 3.180      ;
; -3.073 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg2   ; cpuClock           ; clk         ; 1.000        ; -0.847     ; 3.180      ;
; -3.073 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg1   ; cpuClock           ; clk         ; 1.000        ; -0.847     ; 3.180      ;
; -3.073 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg0   ; cpuClock           ; clk         ; 1.000        ; -0.847     ; 3.180      ;
; -3.069 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg11  ; cpuClock           ; clk         ; 1.000        ; -0.872     ; 3.151      ;
; -3.069 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg10  ; cpuClock           ; clk         ; 1.000        ; -0.872     ; 3.151      ;
; -3.069 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg9   ; cpuClock           ; clk         ; 1.000        ; -0.872     ; 3.151      ;
; -3.069 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg8   ; cpuClock           ; clk         ; 1.000        ; -0.872     ; 3.151      ;
+--------+-----------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sdClock'                                                                                                                                               ;
+--------+--------------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                         ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; -8.154 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|byte_counter[1]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.260     ; 5.434      ;
; -7.826 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|byte_counter[1]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.617     ; 4.749      ;
; -7.815 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|data_sig[1]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.622     ; 4.733      ;
; -7.815 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|data_sig[2]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.622     ; 4.733      ;
; -7.815 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|data_sig[3]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.622     ; 4.733      ;
; -7.815 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|data_sig[4]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.622     ; 4.733      ;
; -7.815 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|data_sig[5]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.622     ; 4.733      ;
; -7.815 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|data_sig[6]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.622     ; 4.733      ;
; -7.815 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|data_sig[7]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.622     ; 4.733      ;
; -7.600 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|bit_counter[0]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.618     ; 4.522      ;
; -7.600 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|bit_counter[2]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.618     ; 4.522      ;
; -7.448 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|byte_counter[6]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.261     ; 4.727      ;
; -7.448 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|byte_counter[7]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.261     ; 4.727      ;
; -7.448 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|byte_counter[8]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.261     ; 4.727      ;
; -7.448 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|byte_counter[9]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.261     ; 4.727      ;
; -7.448 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|byte_counter[0]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.261     ; 4.727      ;
; -7.448 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|byte_counter[2]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.261     ; 4.727      ;
; -7.448 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|byte_counter[3]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.261     ; 4.727      ;
; -7.448 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|byte_counter[4]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.261     ; 4.727      ;
; -7.448 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|byte_counter[5]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.261     ; 4.727      ;
; -7.329 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|bit_counter[1]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.261     ; 4.608      ;
; -7.329 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|bit_counter[3]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.261     ; 4.608      ;
; -7.329 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|bit_counter[4]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.261     ; 4.608      ;
; -7.329 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|bit_counter[5]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.261     ; 4.608      ;
; -7.329 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|bit_counter[6]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.261     ; 4.608      ;
; -7.329 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|bit_counter[7]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.261     ; 4.608      ;
; -7.168 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|return_state.read_block_data  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.242     ; 4.466      ;
; -7.168 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|return_state.rst              ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.242     ; 4.466      ;
; -7.168 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|return_state.write_block_wait ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.242     ; 4.466      ;
; -7.168 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|return_state.idle             ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.242     ; 4.466      ;
; -7.120 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|byte_counter[6]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.618     ; 4.042      ;
; -7.120 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|byte_counter[7]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.618     ; 4.042      ;
; -7.120 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|byte_counter[8]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.618     ; 4.042      ;
; -7.120 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|byte_counter[9]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.618     ; 4.042      ;
; -7.120 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|byte_counter[0]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.618     ; 4.042      ;
; -7.120 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|byte_counter[2]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.618     ; 4.042      ;
; -7.120 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|byte_counter[3]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.618     ; 4.042      ;
; -7.120 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|byte_counter[4]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.618     ; 4.042      ;
; -7.120 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|byte_counter[5]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.618     ; 4.042      ;
; -7.060 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|data_sig[0]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.619     ; 3.981      ;
; -7.033 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|state.write_block_byte        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.617     ; 3.956      ;
; -7.019 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|bit_counter[0]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.261     ; 4.298      ;
; -7.019 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|bit_counter[2]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.261     ; 4.298      ;
; -6.870 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|state.receive_byte            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.617     ; 3.793      ;
; -6.849 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|bit_counter[1]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.618     ; 3.771      ;
; -6.849 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|bit_counter[3]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.618     ; 3.771      ;
; -6.849 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|bit_counter[4]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.618     ; 3.771      ;
; -6.849 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|bit_counter[5]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.618     ; 3.771      ;
; -6.849 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|bit_counter[6]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.618     ; 3.771      ;
; -6.849 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|bit_counter[7]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.618     ; 3.771      ;
; -6.782 ; sd_controller:sd1|din_latched[0]     ; sd_controller:sd1|data_sig[0]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.619     ; 3.703      ;
; -6.665 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|return_state.cmd55            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.242     ; 3.963      ;
; -6.664 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|return_state.cmd41            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.242     ; 3.962      ;
; -6.664 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|return_state.read_block_wait  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.242     ; 3.962      ;
; -6.660 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|return_state.poll_cmd         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.242     ; 3.958      ;
; -6.660 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|return_state.write_block_init ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.242     ; 3.958      ;
; -6.395 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|state.write_block_data        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.622     ; 3.313      ;
; -6.302 ; sd_controller:sd1|block_write        ; sd_controller:sd1|block_start_ack               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.633     ; 3.209      ;
; -6.240 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|state.receive_byte            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.260     ; 3.520      ;
; -6.170 ; sd_controller:sd1|byte_counter[6]    ; sd_controller:sd1|byte_counter[1]               ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 7.211      ;
; -6.122 ; sd_controller:sd1|block_read         ; sd_controller:sd1|block_start_ack               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.633     ; 3.029      ;
; -6.046 ; sd_controller:sd1|byte_counter[8]    ; sd_controller:sd1|byte_counter[1]               ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 7.087      ;
; -6.020 ; sd_controller:sd1|byte_counter[7]    ; sd_controller:sd1|byte_counter[1]               ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 7.061      ;
; -5.974 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|state.read_block_data         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.249     ; 3.265      ;
; -5.967 ; sd_controller:sd1|din_latched[2]     ; sd_controller:sd1|data_sig[2]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.622     ; 2.885      ;
; -5.829 ; sd_controller:sd1|byte_counter[6]    ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 6.869      ;
; -5.829 ; sd_controller:sd1|byte_counter[6]    ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 6.869      ;
; -5.829 ; sd_controller:sd1|byte_counter[6]    ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 6.869      ;
; -5.829 ; sd_controller:sd1|byte_counter[6]    ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 6.869      ;
; -5.829 ; sd_controller:sd1|byte_counter[6]    ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 6.869      ;
; -5.829 ; sd_controller:sd1|byte_counter[6]    ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 6.869      ;
; -5.803 ; sd_controller:sd1|sd_read_flag       ; sd_controller:sd1|byte_counter[1]               ; sdClock          ; sdClock     ; 1.000        ; -0.011     ; 6.832      ;
; -5.705 ; sd_controller:sd1|byte_counter[8]    ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 6.745      ;
; -5.705 ; sd_controller:sd1|byte_counter[8]    ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 6.745      ;
; -5.705 ; sd_controller:sd1|byte_counter[8]    ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 6.745      ;
; -5.705 ; sd_controller:sd1|byte_counter[8]    ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 6.745      ;
; -5.705 ; sd_controller:sd1|byte_counter[8]    ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 6.745      ;
; -5.705 ; sd_controller:sd1|byte_counter[8]    ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 6.745      ;
; -5.686 ; sd_controller:sd1|byte_counter[5]    ; sd_controller:sd1|byte_counter[1]               ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 6.727      ;
; -5.679 ; sd_controller:sd1|byte_counter[7]    ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 6.719      ;
; -5.679 ; sd_controller:sd1|byte_counter[7]    ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 6.719      ;
; -5.679 ; sd_controller:sd1|byte_counter[7]    ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 6.719      ;
; -5.679 ; sd_controller:sd1|byte_counter[7]    ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 6.719      ;
; -5.679 ; sd_controller:sd1|byte_counter[7]    ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 6.719      ;
; -5.679 ; sd_controller:sd1|byte_counter[7]    ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 6.719      ;
; -5.668 ; sd_controller:sd1|byte_counter[6]    ; sd_controller:sd1|return_state.read_block_data  ; sdClock          ; sdClock     ; 1.000        ; 0.019      ; 6.727      ;
; -5.668 ; sd_controller:sd1|byte_counter[6]    ; sd_controller:sd1|return_state.rst              ; sdClock          ; sdClock     ; 1.000        ; 0.019      ; 6.727      ;
; -5.668 ; sd_controller:sd1|byte_counter[6]    ; sd_controller:sd1|return_state.write_block_wait ; sdClock          ; sdClock     ; 1.000        ; 0.019      ; 6.727      ;
; -5.668 ; sd_controller:sd1|byte_counter[6]    ; sd_controller:sd1|return_state.idle             ; sdClock          ; sdClock     ; 1.000        ; 0.019      ; 6.727      ;
; -5.628 ; sd_controller:sd1|byte_counter[2]    ; sd_controller:sd1|byte_counter[1]               ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 6.669      ;
; -5.544 ; sd_controller:sd1|byte_counter[8]    ; sd_controller:sd1|return_state.read_block_data  ; sdClock          ; sdClock     ; 1.000        ; 0.019      ; 6.603      ;
; -5.544 ; sd_controller:sd1|byte_counter[8]    ; sd_controller:sd1|return_state.rst              ; sdClock          ; sdClock     ; 1.000        ; 0.019      ; 6.603      ;
; -5.544 ; sd_controller:sd1|byte_counter[8]    ; sd_controller:sd1|return_state.write_block_wait ; sdClock          ; sdClock     ; 1.000        ; 0.019      ; 6.603      ;
; -5.544 ; sd_controller:sd1|byte_counter[8]    ; sd_controller:sd1|return_state.idle             ; sdClock          ; sdClock     ; 1.000        ; 0.019      ; 6.603      ;
; -5.535 ; sd_controller:sd1|state.receive_byte ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; -0.001     ; 6.574      ;
; -5.535 ; sd_controller:sd1|state.receive_byte ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; -0.001     ; 6.574      ;
; -5.535 ; sd_controller:sd1|state.receive_byte ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; -0.001     ; 6.574      ;
; -5.535 ; sd_controller:sd1|state.receive_byte ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; -0.001     ; 6.574      ;
; -5.535 ; sd_controller:sd1|state.receive_byte ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; -0.001     ; 6.574      ;
; -5.535 ; sd_controller:sd1|state.receive_byte ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; -0.001     ; 6.574      ;
+--------+--------------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'T80s:cpu1|IORQ_n'                                                                                                                            ;
+--------+-----------------------------------+-----------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------------+------------------+--------------+------------+------------+
; -6.611 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[3]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.630     ; 6.021      ;
; -6.461 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.631     ; 5.870      ;
; -6.414 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.631     ; 5.823      ;
; -6.386 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.631     ; 5.795      ;
; -6.342 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.631     ; 5.751      ;
; -6.178 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|dataOut[3]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.630     ; 5.588      ;
; -6.156 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.631     ; 5.565      ;
; -6.142 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.631     ; 5.551      ;
; -6.115 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|dataOut[2]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.630     ; 5.525      ;
; -6.044 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[2]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.630     ; 5.454      ;
; -6.024 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|dataOut[5]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.630     ; 5.434      ;
; -5.964 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.631     ; 5.373      ;
; -5.927 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.631     ; 5.336      ;
; -5.920 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[5]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.630     ; 5.330      ;
; -5.800 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|dataOut[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.651     ; 5.189      ;
; -5.797 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.629     ; 5.208      ;
; -5.797 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.629     ; 5.208      ;
; -5.797 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[5] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.629     ; 5.208      ;
; -5.797 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[4] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.629     ; 5.208      ;
; -5.797 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.629     ; 5.208      ;
; -5.797 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[3] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.629     ; 5.208      ;
; -5.794 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|dataOut[6]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.652     ; 5.182      ;
; -5.787 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|dataOut[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.651     ; 5.176      ;
; -5.628 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|dataOut[6]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.652     ; 5.016      ;
; -5.475 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.631     ; 4.884      ;
; -5.463 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|rxReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.629     ; 4.874      ;
; -5.463 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|rxReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.629     ; 4.874      ;
; -5.463 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|rxReadPointer[5] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.629     ; 4.874      ;
; -5.463 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|rxReadPointer[4] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.629     ; 4.874      ;
; -5.463 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|rxReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.629     ; 4.874      ;
; -5.463 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|rxReadPointer[3] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.629     ; 4.874      ;
; -5.438 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.631     ; 4.847      ;
; -5.421 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|rxReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.629     ; 4.832      ;
; -5.421 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|rxReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.629     ; 4.832      ;
; -5.421 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|rxReadPointer[5] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.629     ; 4.832      ;
; -5.421 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|rxReadPointer[4] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.629     ; 4.832      ;
; -5.421 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|rxReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.629     ; 4.832      ;
; -5.421 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|rxReadPointer[3] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.629     ; 4.832      ;
; -5.308 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|rxReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.629     ; 4.719      ;
; -5.308 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|rxReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.629     ; 4.719      ;
; -5.308 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|rxReadPointer[5] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.629     ; 4.719      ;
; -5.308 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|rxReadPointer[4] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.629     ; 4.719      ;
; -5.308 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|rxReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.629     ; 4.719      ;
; -5.308 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|rxReadPointer[3] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.629     ; 4.719      ;
; -5.099 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.631     ; 4.508      ;
; -5.062 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.631     ; 4.471      ;
; -4.683 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.631     ; 4.092      ;
; -4.653 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|dataOut[2]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.630     ; 4.063      ;
; -4.650 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|dataOut[5]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.630     ; 4.060      ;
; -4.649 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|dataOut[3]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.630     ; 4.059      ;
; -4.646 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.631     ; 4.055      ;
; -4.607 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|dataOut[2]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.630     ; 4.017      ;
; -4.604 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|dataOut[3]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.630     ; 4.014      ;
; -4.600 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|dataOut[5]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.630     ; 4.010      ;
; -4.559 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|dataOut[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.651     ; 3.948      ;
; -4.387 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.631     ; 3.796      ;
; -4.209 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|dataOut[6]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.652     ; 3.597      ;
; -4.134 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|rxReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.629     ; 3.545      ;
; -4.134 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|rxReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.629     ; 3.545      ;
; -4.134 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|rxReadPointer[5] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.629     ; 3.545      ;
; -4.134 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|rxReadPointer[4] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.629     ; 3.545      ;
; -4.134 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|rxReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.629     ; 3.545      ;
; -4.134 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|rxReadPointer[3] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.629     ; 3.545      ;
; -3.980 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.631     ; 3.389      ;
; -3.815 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.651     ; 3.204      ;
; -3.718 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|rxReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.629     ; 3.129      ;
; -3.718 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|rxReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.629     ; 3.129      ;
; -3.718 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|rxReadPointer[5] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.629     ; 3.129      ;
; -3.718 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|rxReadPointer[4] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.629     ; 3.129      ;
; -3.718 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|rxReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.629     ; 3.129      ;
; -3.718 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|rxReadPointer[3] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.629     ; 3.129      ;
; -3.657 ; bufferedUART:io1|txByteWritten    ; bufferedUART:io1|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -1.411     ; 2.786      ;
; -3.481 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|host_read_flag  ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; -0.139     ; 3.882      ;
; -3.455 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[6]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.652     ; 2.843      ;
; -3.214 ; bufferedUART:io1|controlReg[5]    ; bufferedUART:io1|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -1.411     ; 2.343      ;
; -3.003 ; bufferedUART:io1|rxInPointer[1]   ; bufferedUART:io1|dataOut[7]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 2.077      ; 5.620      ;
; -2.981 ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|host_read_flag  ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 1.735      ; 5.256      ;
; -2.978 ; bufferedUART:io1|controlReg[6]    ; bufferedUART:io1|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -1.411     ; 2.107      ;
; -2.966 ; bufferedUART:io1|rxInPointer[1]   ; bufferedUART:io1|dataOut[0]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 2.077      ; 5.583      ;
; -2.848 ; bufferedUART:io1|txByteWritten    ; bufferedUART:io1|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -1.411     ; 1.977      ;
; -2.762 ; T80s:cpu1|T80:u0|A[0]             ; n_RomActive                       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; -0.953     ; 2.349      ;
; -2.723 ; bufferedUART:io1|rxInPointer[0]   ; bufferedUART:io1|dataOut[7]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 2.077      ; 5.340      ;
; -2.712 ; bufferedUART:io1|rxInPointer[1]   ; bufferedUART:io1|rxReadPointer[0] ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 2.079      ; 5.331      ;
; -2.712 ; bufferedUART:io1|rxInPointer[1]   ; bufferedUART:io1|rxReadPointer[1] ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 2.079      ; 5.331      ;
; -2.712 ; bufferedUART:io1|rxInPointer[1]   ; bufferedUART:io1|rxReadPointer[5] ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 2.079      ; 5.331      ;
; -2.712 ; bufferedUART:io1|rxInPointer[1]   ; bufferedUART:io1|rxReadPointer[4] ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 2.079      ; 5.331      ;
; -2.712 ; bufferedUART:io1|rxInPointer[1]   ; bufferedUART:io1|rxReadPointer[2] ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 2.079      ; 5.331      ;
; -2.712 ; bufferedUART:io1|rxInPointer[1]   ; bufferedUART:io1|rxReadPointer[3] ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 2.079      ; 5.331      ;
; -2.686 ; bufferedUART:io1|rxInPointer[0]   ; bufferedUART:io1|dataOut[0]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 2.077      ; 5.303      ;
; -2.664 ; bufferedUART:io1|rxInPointer[5]   ; bufferedUART:io1|dataOut[7]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 2.077      ; 5.281      ;
; -2.656 ; bufferedUART:io1|rxBuffer~92      ; bufferedUART:io1|dataOut[7]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 2.076      ; 5.272      ;
; -2.627 ; bufferedUART:io1|rxInPointer[5]   ; bufferedUART:io1|dataOut[0]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 2.077      ; 5.244      ;
; -2.599 ; bufferedUART:io1|rxInPointer[4]   ; bufferedUART:io1|dataOut[7]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 2.077      ; 5.216      ;
; -2.599 ; bufferedUART:io1|rxBuffer~20      ; bufferedUART:io1|dataOut[7]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 2.097      ; 5.236      ;
; -2.562 ; bufferedUART:io1|rxInPointer[4]   ; bufferedUART:io1|dataOut[0]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 2.077      ; 5.179      ;
; -2.545 ; bufferedUART:io1|rxBuffer~60      ; bufferedUART:io1|dataOut[7]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 2.074      ; 5.159      ;
; -2.506 ; bufferedUART:io1|rxBuffer~36      ; bufferedUART:io1|dataOut[7]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 2.078      ; 5.124      ;
; -2.483 ; bufferedUART:io1|rxBuffer~46      ; bufferedUART:io1|dataOut[1]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 2.080      ; 5.103      ;
; -2.457 ; bufferedUART:io1|rxBuffer~13      ; bufferedUART:io1|dataOut[0]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 2.097      ; 5.094      ;
; -2.432 ; bufferedUART:io1|rxInPointer[0]   ; bufferedUART:io1|rxReadPointer[0] ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 2.079      ; 5.051      ;
+--------+-----------------------------------+-----------------------------------+--------------------+------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'serialClkCount[15]'                                                                                                                      ;
+--------+--------------------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                          ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; -6.213 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~33     ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.050     ; 5.703      ;
; -6.159 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~33     ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.047     ; 5.652      ;
; -6.137 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~32     ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.026     ; 5.651      ;
; -6.083 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~32     ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.023     ; 5.600      ;
; -6.052 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[6]     ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.484     ; 3.608      ;
; -6.052 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[5]     ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.484     ; 3.608      ;
; -6.052 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[4]     ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.484     ; 3.608      ;
; -6.052 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[3]     ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.484     ; 3.608      ;
; -6.052 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[2]     ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.484     ; 3.608      ;
; -6.052 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[1]     ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.484     ; 3.608      ;
; -6.052 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[0]     ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.484     ; 3.608      ;
; -5.951 ; T80s:cpu1|WR_n                 ; bufferedUART:io1|rxBuffer~33     ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.828      ; 7.319      ;
; -5.945 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~49     ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.025     ; 5.460      ;
; -5.932 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~33     ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.050     ; 5.422      ;
; -5.891 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~49     ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.022     ; 5.409      ;
; -5.875 ; T80s:cpu1|WR_n                 ; bufferedUART:io1|rxBuffer~32     ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.852      ; 7.267      ;
; -5.866 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|txBuffer[6]     ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.024     ; 5.382      ;
; -5.866 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|txBuffer[5]     ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.024     ; 5.382      ;
; -5.866 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|txBuffer[4]     ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.024     ; 5.382      ;
; -5.866 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|txBuffer[3]     ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.024     ; 5.382      ;
; -5.866 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|txBuffer[2]     ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.024     ; 5.382      ;
; -5.866 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|txBuffer[1]     ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.024     ; 5.382      ;
; -5.866 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|txBuffer[0]     ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.024     ; 5.382      ;
; -5.856 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~32     ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.026     ; 5.370      ;
; -5.799 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.485     ; 3.354      ;
; -5.799 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.485     ; 3.354      ;
; -5.799 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.485     ; 3.354      ;
; -5.799 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.485     ; 3.354      ;
; -5.799 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.485     ; 3.354      ;
; -5.799 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.485     ; 3.354      ;
; -5.760 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~96     ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.026     ; 5.274      ;
; -5.756 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|rxBuffer~33     ; cpuClock         ; serialClkCount[15] ; 0.500        ; 1.266      ; 7.562      ;
; -5.753 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~82     ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.047     ; 5.246      ;
; -5.753 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~79     ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.047     ; 5.246      ;
; -5.753 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~80     ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.047     ; 5.246      ;
; -5.753 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~81     ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.047     ; 5.246      ;
; -5.753 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~84     ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.047     ; 5.246      ;
; -5.753 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~77     ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.047     ; 5.246      ;
; -5.753 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~78     ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.047     ; 5.246      ;
; -5.753 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~83     ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.047     ; 5.246      ;
; -5.749 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~138    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.047     ; 5.242      ;
; -5.749 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~135    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.047     ; 5.242      ;
; -5.749 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~136    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.047     ; 5.242      ;
; -5.749 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~137    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.047     ; 5.242      ;
; -5.749 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~140    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.047     ; 5.242      ;
; -5.749 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~133    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.047     ; 5.242      ;
; -5.749 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~134    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.047     ; 5.242      ;
; -5.749 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~139    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.047     ; 5.242      ;
; -5.748 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~130    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.048     ; 5.240      ;
; -5.748 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~127    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.048     ; 5.240      ;
; -5.748 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~128    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.048     ; 5.240      ;
; -5.748 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~129    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.048     ; 5.240      ;
; -5.748 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~132    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.048     ; 5.240      ;
; -5.748 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~125    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.048     ; 5.240      ;
; -5.748 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~126    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.048     ; 5.240      ;
; -5.748 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~131    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.048     ; 5.240      ;
; -5.742 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~44     ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.031     ; 5.251      ;
; -5.742 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~37     ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.031     ; 5.251      ;
; -5.734 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.485     ; 3.289      ;
; -5.734 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.485     ; 3.289      ;
; -5.734 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.485     ; 3.289      ;
; -5.734 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.485     ; 3.289      ;
; -5.729 ; T80s:cpu1|T80:u0|A[5]          ; bufferedUART:io1|rxBuffer~33     ; cpuClock         ; serialClkCount[15] ; 0.500        ; 1.592      ; 7.861      ;
; -5.706 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~96     ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.023     ; 5.223      ;
; -5.700 ; T80s:cpu1|RD_n                 ; bufferedUART:io1|rxBuffer~33     ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.828      ; 7.068      ;
; -5.699 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~82     ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.044     ; 5.195      ;
; -5.699 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~79     ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.044     ; 5.195      ;
; -5.699 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~80     ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.044     ; 5.195      ;
; -5.699 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~81     ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.044     ; 5.195      ;
; -5.699 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~84     ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.044     ; 5.195      ;
; -5.699 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~77     ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.044     ; 5.195      ;
; -5.699 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~78     ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.044     ; 5.195      ;
; -5.699 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~83     ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.044     ; 5.195      ;
; -5.695 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~138    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.044     ; 5.191      ;
; -5.695 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~135    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.044     ; 5.191      ;
; -5.695 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~136    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.044     ; 5.191      ;
; -5.695 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~137    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.044     ; 5.191      ;
; -5.695 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~140    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.044     ; 5.191      ;
; -5.695 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~133    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.044     ; 5.191      ;
; -5.695 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~134    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.044     ; 5.191      ;
; -5.695 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~139    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.044     ; 5.191      ;
; -5.694 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~130    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.045     ; 5.189      ;
; -5.694 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~127    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.045     ; 5.189      ;
; -5.694 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~128    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.045     ; 5.189      ;
; -5.694 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~129    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.045     ; 5.189      ;
; -5.694 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~132    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.045     ; 5.189      ;
; -5.694 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~125    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.045     ; 5.189      ;
; -5.694 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~126    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.045     ; 5.189      ;
; -5.694 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~131    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.045     ; 5.189      ;
; -5.688 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~44     ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.028     ; 5.200      ;
; -5.688 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~37     ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.028     ; 5.200      ;
; -5.687 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[7]     ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.487     ; 3.240      ;
; -5.683 ; T80s:cpu1|WR_n                 ; bufferedUART:io1|rxBuffer~49     ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.853      ; 7.076      ;
; -5.680 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|rxBuffer~32     ; cpuClock         ; serialClkCount[15] ; 0.500        ; 1.290      ; 7.510      ;
; -5.664 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~49     ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.025     ; 5.179      ;
; -5.653 ; T80s:cpu1|T80:u0|A[5]          ; bufferedUART:io1|rxBuffer~32     ; cpuClock         ; serialClkCount[15] ; 0.500        ; 1.616      ; 7.809      ;
; -5.628 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txd             ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.487     ; 3.181      ;
; -5.627 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~18     ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.048     ; 5.119      ;
; -5.627 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~15     ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.048     ; 5.119      ;
; -5.627 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~16     ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.048     ; 5.119      ;
+--------+--------------------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                     ;
+--------+------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                                                                                                                ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -2.303 ; serialClkCount[15]           ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; 0.000        ; 2.752      ; 1.059      ;
; -1.803 ; serialClkCount[15]           ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; -0.500       ; 2.752      ; 1.059      ;
; 0.188  ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.783      ; 2.238      ;
; 0.485  ; T80s:cpu1|T80:u0|A[6]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 1.440      ; 2.192      ;
; 0.499  ; serialClkCount[4]            ; serialClkCount[4]                                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:io1|rxdFiltered ; bufferedUART:io1|rxdFiltered                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.505  ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 1.772      ; 2.544      ;
; 0.528  ; T80s:cpu1|T80:u0|A[5]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.783      ; 2.578      ;
; 0.541  ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.758      ; 2.566      ;
; 0.546  ; T80s:cpu1|IORQ_n             ; OUT_LATCH:latchIO|Q_tmp[4]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.744      ; 3.900      ;
; 0.548  ; T80s:cpu1|T80:u0|A[5]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 1.772      ; 2.587      ;
; 0.560  ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.768      ; 2.595      ;
; 0.569  ; T80s:cpu1|IORQ_n             ; OUT_LATCH:latchIO|Q_tmp[0]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.736      ; 3.915      ;
; 0.569  ; T80s:cpu1|IORQ_n             ; OUT_LATCH:latchIO|Q_tmp[1]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.736      ; 3.915      ;
; 0.569  ; T80s:cpu1|IORQ_n             ; OUT_LATCH:latchIO|Q_tmp[3]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.736      ; 3.915      ;
; 0.569  ; T80s:cpu1|IORQ_n             ; OUT_LATCH:latchIO|Q_tmp[6]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.736      ; 3.915      ;
; 0.571  ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.782      ; 2.620      ;
; 0.578  ; T80s:cpu1|T80:u0|A[5]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.758      ; 2.603      ;
; 0.581  ; T80s:cpu1|IORQ_n             ; OUT_LATCH:latchIO|Q_tmp[5]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.732      ; 3.923      ;
; 0.586  ; T80s:cpu1|IORQ_n             ; OUT_LATCH:latchIO|Q_tmp[2]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.744      ; 3.940      ;
; 0.586  ; T80s:cpu1|IORQ_n             ; OUT_LATCH:latchIO|Q_tmp[7]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.744      ; 3.940      ;
; 0.588  ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.772      ; 2.627      ;
; 0.597  ; T80s:cpu1|T80:u0|A[5]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.768      ; 2.632      ;
; 0.599  ; T80s:cpu1|T80:u0|A[5]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 1.771      ; 2.637      ;
; 0.619  ; T80s:cpu1|T80:u0|A[5]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.760      ; 2.646      ;
; 0.622  ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.758      ; 2.647      ;
; 0.626  ; T80s:cpu1|T80:u0|A[5]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.766      ; 2.659      ;
; 0.626  ; T80s:cpu1|T80:u0|A[5]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.782      ; 2.675      ;
; 0.626  ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.752      ; 2.645      ;
; 0.626  ; T80s:cpu1|T80:u0|A[5]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.784      ; 2.677      ;
; 0.654  ; T80s:cpu1|T80:u0|A[5]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.746      ; 2.667      ;
; 0.665  ; T80s:cpu1|T80:u0|A[5]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 1.764      ; 2.696      ;
; 0.680  ; T80s:cpu1|T80:u0|A[5]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.752      ; 2.699      ;
; 0.753  ; cpuClkCount[5]               ; cpuClkCount[5]                                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.768  ; sdClkCount[5]                ; sdClkCount[5]                                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 1.074      ;
; 0.769  ; sdClkCount[3]                ; sdClock                                                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 1.075      ;
; 0.855  ; T80s:cpu1|T80:u0|A[6]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 1.458      ; 2.580      ;
; 0.868  ; T80s:cpu1|T80:u0|A[6]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 1.456      ; 2.591      ;
; 0.870  ; T80s:cpu1|T80:u0|A[6]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 1.434      ; 2.571      ;
; 0.883  ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 1.024      ; 2.174      ;
; 0.885  ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.784      ; 2.936      ;
; 0.923  ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 1.028      ; 2.218      ;
; 0.934  ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.783      ; 2.984      ;
; 0.937  ; T80s:cpu1|T80:u0|A[6]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 1.445      ; 2.649      ;
; 0.965  ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 1.014      ; 2.246      ;
; 1.003  ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.999      ; 2.269      ;
; 1.004  ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 1.771      ; 3.042      ;
; 1.018  ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.768      ; 3.053      ;
; 1.021  ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.766      ; 3.054      ;
; 1.037  ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 1.768      ; 3.072      ;
; 1.045  ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.760      ; 3.072      ;
; 1.046  ; T80s:cpu1|IORQ_n             ; OUT_LATCH:latchIO|Q_tmp[4]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 2.744      ; 3.900      ;
; 1.054  ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.782      ; 3.103      ;
; 1.065  ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.746      ; 3.078      ;
; 1.069  ; T80s:cpu1|IORQ_n             ; OUT_LATCH:latchIO|Q_tmp[0]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 2.736      ; 3.915      ;
; 1.069  ; T80s:cpu1|IORQ_n             ; OUT_LATCH:latchIO|Q_tmp[1]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 2.736      ; 3.915      ;
; 1.069  ; T80s:cpu1|IORQ_n             ; OUT_LATCH:latchIO|Q_tmp[3]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 2.736      ; 3.915      ;
; 1.069  ; T80s:cpu1|IORQ_n             ; OUT_LATCH:latchIO|Q_tmp[6]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 2.736      ; 3.915      ;
; 1.081  ; T80s:cpu1|IORQ_n             ; OUT_LATCH:latchIO|Q_tmp[5]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 2.732      ; 3.923      ;
; 1.086  ; T80s:cpu1|IORQ_n             ; OUT_LATCH:latchIO|Q_tmp[2]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 2.744      ; 3.940      ;
; 1.086  ; T80s:cpu1|IORQ_n             ; OUT_LATCH:latchIO|Q_tmp[7]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 2.744      ; 3.940      ;
; 1.089  ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.752      ; 3.108      ;
; 1.133  ; serialClkCount[5]            ; serialClkCount[5]                                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 1.439      ;
; 1.135  ; serialClkCount[11]           ; serialClkCount[11]                                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 1.441      ;
; 1.168  ; serialClkCount[13]           ; serialClkCount[13]                                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 1.474      ;
; 1.169  ; serialClkCount[6]            ; serialClkCount[6]                                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 1.475      ;
; 1.170  ; serialClkCount[8]            ; serialClkCount[8]                                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 1.476      ;
; 1.172  ; cpuClkCount[4]               ; cpuClkCount[4]                                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.173  ; sdClkCount[1]                ; sdClkCount[1]                                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 1.479      ;
; 1.174  ; cpuClkCount[0]               ; cpuClkCount[0]                                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 1.480      ;
; 1.177  ; cpuClkCount[2]               ; cpuClkCount[2]                                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.184  ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.784      ; 3.235      ;
; 1.188  ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.771      ; 3.226      ;
; 1.191  ; sdClkCount[3]                ; sdClkCount[3]                                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 1.497      ;
; 1.194  ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.776      ; 3.237      ;
; 1.194  ; bufferedUART:io1|rxFilter[4] ; bufferedUART:io1|rxFilter[4]                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 1.500      ;
; 1.195  ; sdClkCount[4]                ; sdClkCount[4]                                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 1.501      ;
; 1.198  ; sdClkCount[4]                ; sdClock                                                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 1.504      ;
; 1.212  ; serialClkCount[12]           ; serialClkCount[12]                                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 1.518      ;
; 1.213  ; serialClkCount[14]           ; serialClkCount[14]                                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 1.519      ;
; 1.217  ; serialClkCount[7]            ; serialClkCount[7]                                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 1.523      ;
; 1.218  ; serialClkCount[9]            ; serialClkCount[9]                                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 1.524      ;
; 1.218  ; serialClkCount[10]           ; serialClkCount[10]                                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 1.524      ;
; 1.225  ; cpuClkCount[3]               ; cpuClkCount[3]                                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.229  ; cpuClkCount[1]               ; cpuClkCount[1]                                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 1.535      ;
; 1.232  ; sdClkCount[2]                ; sdClkCount[2]                                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 1.538      ;
; 1.235  ; sdClkCount[0]                ; sdClkCount[0]                                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 1.541      ;
; 1.246  ; bufferedUART:io1|rxFilter[0] ; bufferedUART:io1|rxFilter[0]                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 1.552      ;
; 1.248  ; bufferedUART:io1|rxFilter[2] ; bufferedUART:io1|rxFilter[2]                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 1.554      ;
; 1.328  ; T80s:cpu1|T80:u0|A[6]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 1.448      ; 3.043      ;
; 1.330  ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 1.028      ; 2.625      ;
; 1.339  ; cpuClkCount[2]               ; cpuClock                                                                                                               ; clk                ; clk         ; 0.000        ; 0.000      ; 1.645      ;
; 1.373  ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 1.039      ; 2.679      ;
; 1.380  ; T80s:cpu1|T80:u0|A[6]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 1.445      ; 3.092      ;
; 1.419  ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.003      ; 2.689      ;
; 1.421  ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 1.006      ; 2.694      ;
; 1.431  ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.009      ; 2.707      ;
; 1.435  ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 1.011      ; 2.713      ;
; 1.435  ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.987      ; 2.689      ;
; 1.444  ; T80s:cpu1|T80:u0|A[5]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 1.768      ; 3.479      ;
+--------+------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'T80s:cpu1|IORQ_n'                                                                                                                             ;
+--------+-----------------------------------+-----------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------------+------------------+--------------+------------+------------+
; -2.050 ; bufferedUART:io1|txByteSent       ; bufferedUART:io1|txByteWritten    ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.000        ; 3.485      ; 1.741      ;
; -1.494 ; bufferedUART:io1|rxBuffer~121     ; bufferedUART:io1|dataOut[4]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.708      ; 2.020      ;
; -1.262 ; bufferedUART:io1|rxBuffer~33      ; bufferedUART:io1|dataOut[4]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.708      ; 2.252      ;
; -1.119 ; sd_controller:sd1|sd_read_flag    ; sd_controller:sd1|host_read_flag  ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.249      ; 1.936      ;
; -1.106 ; bufferedUART:io1|rxBuffer~70      ; bufferedUART:io1|dataOut[1]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.712      ; 2.412      ;
; -1.072 ; bufferedUART:io1|rxBuffer~69      ; bufferedUART:io1|dataOut[0]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.712      ; 2.446      ;
; -1.046 ; bufferedUART:io1|rxBuffer~136     ; bufferedUART:io1|dataOut[3]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.726      ; 2.486      ;
; -0.996 ; bufferedUART:io1|rxBuffer~103     ; bufferedUART:io1|dataOut[2]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.715      ; 2.525      ;
; -0.875 ; bufferedUART:io1|txByteSent       ; bufferedUART:io1|dataOut[1]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.703      ; 2.634      ;
; -0.874 ; sd_controller:sd1|sd_write_flag   ; sd_controller:sd1|host_write_flag ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.618      ; 2.550      ;
; -0.861 ; bufferedUART:io1|rxBuffer~119     ; bufferedUART:io1|dataOut[2]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.729      ; 2.674      ;
; -0.833 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|rxReadPointer[5] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.629      ; 1.102      ;
; -0.791 ; bufferedUART:io1|rxBuffer~56      ; bufferedUART:io1|dataOut[3]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.704      ; 2.719      ;
; -0.780 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[9]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.856      ; 3.882      ;
; -0.780 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[10]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.856      ; 3.882      ;
; -0.780 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[11]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.856      ; 3.882      ;
; -0.780 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[12]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.856      ; 3.882      ;
; -0.780 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[13]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.856      ; 3.882      ;
; -0.780 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[14]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.856      ; 3.882      ;
; -0.780 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[15]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.856      ; 3.882      ;
; -0.714 ; bufferedUART:io1|rxBuffer~37      ; bufferedUART:io1|dataOut[0]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.709      ; 2.801      ;
; -0.686 ; bufferedUART:io1|rxBuffer~112     ; bufferedUART:io1|dataOut[3]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.710      ; 2.830      ;
; -0.661 ; bufferedUART:io1|rxBuffer~111     ; bufferedUART:io1|dataOut[2]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.727      ; 2.872      ;
; -0.652 ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|dataOut[0]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 2.681      ; 2.335      ;
; -0.645 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|din_latched[0]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.841      ; 4.002      ;
; -0.645 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|din_latched[1]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.841      ; 4.002      ;
; -0.645 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|din_latched[2]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.841      ; 4.002      ;
; -0.645 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|din_latched[3]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.841      ; 4.002      ;
; -0.645 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|din_latched[4]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.841      ; 4.002      ;
; -0.645 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|din_latched[5]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.841      ; 4.002      ;
; -0.645 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|din_latched[6]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.841      ; 4.002      ;
; -0.645 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|din_latched[7]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.841      ; 4.002      ;
; -0.586 ; bufferedUART:io1|rxBuffer~106     ; bufferedUART:io1|dataOut[5]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.715      ; 2.935      ;
; -0.571 ; bufferedUART:io1|rxBuffer~138     ; bufferedUART:io1|dataOut[5]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.726      ; 2.961      ;
; -0.548 ; bufferedUART:io1|rxBuffer~44      ; bufferedUART:io1|dataOut[7]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.709      ; 2.967      ;
; -0.527 ; bufferedUART:io1|rxBuffer~108     ; bufferedUART:io1|dataOut[7]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.714      ; 2.993      ;
; -0.526 ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|dataOut[5]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 2.682      ; 2.462      ;
; -0.526 ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|dataOut[2]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 2.682      ; 2.462      ;
; -0.526 ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|dataOut[3]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 2.682      ; 2.462      ;
; -0.477 ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|dataOut[6]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 2.660      ; 2.489      ;
; -0.473 ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|dataOut[4]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 2.661      ; 2.494      ;
; -0.470 ; bufferedUART:io1|rxBuffer~76      ; bufferedUART:io1|dataOut[7]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.712      ; 3.048      ;
; -0.465 ; bufferedUART:io1|rxBuffer~91      ; bufferedUART:io1|dataOut[6]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.684      ; 3.025      ;
; -0.456 ; bufferedUART:io1|rxBuffer~139     ; bufferedUART:io1|dataOut[6]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.704      ; 3.054      ;
; -0.441 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|rxReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.629      ; 1.494      ;
; -0.435 ; bufferedUART:io1|rxBuffer~90      ; bufferedUART:io1|dataOut[5]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.706      ; 3.077      ;
; -0.433 ; bufferedUART:io1|rxBuffer~96      ; bufferedUART:io1|dataOut[3]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.705      ; 3.078      ;
; -0.432 ; bufferedUART:io1|rxBuffer~54      ; bufferedUART:io1|dataOut[1]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.703      ; 3.077      ;
; -0.425 ; bufferedUART:io1|rxBuffer~39      ; bufferedUART:io1|dataOut[2]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.715      ; 3.096      ;
; -0.409 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|rxReadPointer[4] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.629      ; 1.526      ;
; -0.405 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[3] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.629      ; 1.530      ;
; -0.403 ; bufferedUART:io1|rxBuffer~133     ; bufferedUART:io1|dataOut[0]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.725      ; 3.128      ;
; -0.387 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|rxReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.629      ; 1.548      ;
; -0.386 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|rxReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.629      ; 1.549      ;
; -0.381 ; bufferedUART:io1|rxBuffer~17      ; bufferedUART:io1|dataOut[4]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.706      ; 3.131      ;
; -0.371 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|host_write_flag ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.841      ; 4.276      ;
; -0.364 ; bufferedUART:io1|rxBuffer~110     ; bufferedUART:io1|dataOut[1]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.726      ; 3.168      ;
; -0.361 ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|dataOut[1]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 2.681      ; 2.626      ;
; -0.337 ; bufferedUART:io1|rxBuffer~31      ; bufferedUART:io1|dataOut[2]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.708      ; 3.177      ;
; -0.337 ; bufferedUART:io1|rxBuffer~74      ; bufferedUART:io1|dataOut[5]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.713      ; 3.182      ;
; -0.330 ; bufferedUART:io1|rxBuffer~59      ; bufferedUART:io1|dataOut[6]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.682      ; 3.158      ;
; -0.326 ; bufferedUART:io1|rxBuffer~89      ; bufferedUART:io1|dataOut[4]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.685      ; 3.165      ;
; -0.325 ; bufferedUART:io1|rxBuffer~57      ; bufferedUART:io1|dataOut[4]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.683      ; 3.164      ;
; -0.316 ; bufferedUART:io1|rxBuffer~27      ; bufferedUART:io1|dataOut[6]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.686      ; 3.176      ;
; -0.316 ; bufferedUART:io1|rxBuffer~114     ; bufferedUART:io1|dataOut[5]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.727      ; 3.217      ;
; -0.299 ; bufferedUART:io1|rxBuffer~123     ; bufferedUART:io1|dataOut[6]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.707      ; 3.214      ;
; -0.293 ; bufferedUART:io1|rxBuffer~140     ; bufferedUART:io1|dataOut[7]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.725      ; 3.238      ;
; -0.288 ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|dataOut[7]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 2.681      ; 2.699      ;
; -0.253 ; bufferedUART:io1|rxBuffer~66      ; bufferedUART:io1|dataOut[5]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.713      ; 3.266      ;
; -0.223 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[25]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.843      ; 4.426      ;
; -0.223 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[26]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.843      ; 4.426      ;
; -0.223 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[27]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.843      ; 4.426      ;
; -0.223 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[28]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.843      ; 4.426      ;
; -0.223 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[29]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.843      ; 4.426      ;
; -0.223 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[30]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.843      ; 4.426      ;
; -0.223 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[31]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.843      ; 4.426      ;
; -0.220 ; bufferedUART:io1|rxBuffer~129     ; bufferedUART:io1|dataOut[4]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.706      ; 3.292      ;
; -0.214 ; sd_controller:sd1|sd_write_flag   ; sd_controller:sd1|din_latched[0]  ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.618      ; 3.210      ;
; -0.214 ; sd_controller:sd1|sd_write_flag   ; sd_controller:sd1|din_latched[1]  ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.618      ; 3.210      ;
; -0.214 ; sd_controller:sd1|sd_write_flag   ; sd_controller:sd1|din_latched[2]  ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.618      ; 3.210      ;
; -0.214 ; sd_controller:sd1|sd_write_flag   ; sd_controller:sd1|din_latched[3]  ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.618      ; 3.210      ;
; -0.214 ; sd_controller:sd1|sd_write_flag   ; sd_controller:sd1|din_latched[4]  ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.618      ; 3.210      ;
; -0.214 ; sd_controller:sd1|sd_write_flag   ; sd_controller:sd1|din_latched[5]  ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.618      ; 3.210      ;
; -0.214 ; sd_controller:sd1|sd_write_flag   ; sd_controller:sd1|din_latched[6]  ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.618      ; 3.210      ;
; -0.214 ; sd_controller:sd1|sd_write_flag   ; sd_controller:sd1|din_latched[7]  ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.618      ; 3.210      ;
; -0.199 ; bufferedUART:io1|rxBuffer~75      ; bufferedUART:io1|dataOut[6]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.691      ; 3.298      ;
; -0.182 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[17]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.843      ; 4.467      ;
; -0.182 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[18]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.843      ; 4.467      ;
; -0.182 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[19]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.843      ; 4.467      ;
; -0.182 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[20]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.843      ; 4.467      ;
; -0.182 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[21]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.843      ; 4.467      ;
; -0.182 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[22]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.843      ; 4.467      ;
; -0.182 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[23]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.843      ; 4.467      ;
; -0.182 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[24]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.843      ; 4.467      ;
; -0.181 ; bufferedUART:io1|rxBuffer~85      ; bufferedUART:io1|dataOut[0]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.705      ; 3.330      ;
; -0.180 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|block_read      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.860      ; 4.486      ;
; -0.178 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|block_write     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.860      ; 4.488      ;
; -0.172 ; bufferedUART:io1|rxBuffer~63      ; bufferedUART:io1|dataOut[2]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.713      ; 3.347      ;
; -0.167 ; bufferedUART:io1|rxBuffer~105     ; bufferedUART:io1|dataOut[4]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.694      ; 3.333      ;
; -0.145 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[16]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.857      ; 4.518      ;
+--------+-----------------------------------+-----------------------------------+--------------------+------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'cpuClock'                                                                                                                                  ;
+--------+-------------------------------------------+-------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                       ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------+------------------+-------------+--------------+------------+------------+
; -0.068 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[6]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.729      ; 4.271      ;
; -0.067 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[7]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.729      ; 4.272      ;
; -0.045 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[6]        ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.728      ; 4.293      ;
; -0.011 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[7]        ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.728      ; 4.327      ;
; 0.432  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[6]           ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.729      ; 4.271      ;
; 0.433  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[7]           ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.729      ; 4.272      ;
; 0.455  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[6]        ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.728      ; 4.293      ;
; 0.489  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[7]        ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.728      ; 4.327      ;
; 0.499  ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[0]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[1]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TState[2]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T80s:cpu1|T80:u0|Alternate                ; T80s:cpu1|T80:u0|Alternate    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T80s:cpu1|T80:u0|Halt_FF                  ; T80s:cpu1|T80:u0|Halt_FF      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T80s:cpu1|T80:u0|R[7]                     ; T80s:cpu1|T80:u0|R[7]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T80s:cpu1|T80:u0|IntE_FF2                 ; T80s:cpu1|T80:u0|IntE_FF2     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T80s:cpu1|T80:u0|BTR_r                    ; T80s:cpu1|T80:u0|BTR_r        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T80s:cpu1|T80:u0|MCycle[0]                ; T80s:cpu1|T80:u0|MCycle[0]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.748  ; T80s:cpu1|T80:u0|R[6]                     ; T80s:cpu1|T80:u0|R[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.054      ;
; 0.750  ; T80s:cpu1|T80:u0|I[0]                     ; T80s:cpu1|T80:u0|A[8]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.056      ;
; 0.759  ; T80s:cpu1|T80:u0|ACC[1]                   ; T80s:cpu1|T80:u0|Ap[1]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.065      ;
; 0.762  ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|Ap[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.068      ;
; 0.821  ; sd_controller:sd1|dout[4]                 ; T80s:cpu1|T80:u0|IR[4]        ; sdClock          ; cpuClock    ; 0.000        ; 1.423      ; 2.550      ;
; 0.824  ; sd_controller:sd1|dout[4]                 ; T80s:cpu1|DI_Reg[4]           ; sdClock          ; cpuClock    ; 0.000        ; 1.423      ; 2.553      ;
; 0.897  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[5]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.717      ; 5.224      ;
; 0.897  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[5]        ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.717      ; 5.224      ;
; 0.911  ; sd_controller:sd1|dout[1]                 ; T80s:cpu1|DI_Reg[1]           ; sdClock          ; cpuClock    ; 0.000        ; 1.423      ; 2.640      ;
; 0.912  ; T80s:cpu1|T80:u0|F[1]                     ; T80s:cpu1|T80:u0|Fp[1]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.218      ;
; 0.912  ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|Ap[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.218      ;
; 0.918  ; sd_controller:sd1|dout[1]                 ; T80s:cpu1|T80:u0|IR[1]        ; sdClock          ; cpuClock    ; 0.000        ; 1.423      ; 2.647      ;
; 0.920  ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|Ap[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.226      ;
; 0.926  ; T80s:cpu1|T80:u0|ACC[5]                   ; T80s:cpu1|T80:u0|Ap[5]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.232      ;
; 0.930  ; T80s:cpu1|T80:u0|F[0]                     ; T80s:cpu1|T80:u0|Fp[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.236      ;
; 0.944  ; T80s:cpu1|T80:u0|F[7]                     ; T80s:cpu1|T80:u0|Fp[7]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.250      ;
; 0.988  ; sd_controller:sd1|dout[0]                 ; T80s:cpu1|DI_Reg[0]           ; sdClock          ; cpuClock    ; 0.000        ; 1.423      ; 2.717      ;
; 0.995  ; sd_controller:sd1|dout[0]                 ; T80s:cpu1|T80:u0|IR[0]        ; sdClock          ; cpuClock    ; 0.000        ; 1.423      ; 2.724      ;
; 1.077  ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|Ap[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.383      ;
; 1.108  ; sd_controller:sd1|dout[5]                 ; T80s:cpu1|DI_Reg[5]           ; sdClock          ; cpuClock    ; 0.000        ; 1.406      ; 2.820      ;
; 1.109  ; sd_controller:sd1|dout[5]                 ; T80s:cpu1|T80:u0|IR[5]        ; sdClock          ; cpuClock    ; 0.000        ; 1.406      ; 2.821      ;
; 1.149  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[1]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.734      ; 5.493      ;
; 1.153  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[0]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.734      ; 5.497      ;
; 1.164  ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.470      ;
; 1.171  ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[1]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.477      ;
; 1.172  ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.478      ;
; 1.172  ; T80s:cpu1|T80:u0|I[2]                     ; T80s:cpu1|T80:u0|A[10]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.478      ;
; 1.174  ; T80s:cpu1|T80:u0|Ap[4]                    ; T80s:cpu1|T80:u0|ACC[4]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.480      ;
; 1.177  ; T80s:cpu1|T80:u0|Ap[1]                    ; T80s:cpu1|T80:u0|ACC[1]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.483      ;
; 1.179  ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[2]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.485      ;
; 1.180  ; T80s:cpu1|T80:u0|I[6]                     ; T80s:cpu1|T80:u0|A[14]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.486      ;
; 1.182  ; T80s:cpu1|T80:u0|I[1]                     ; T80s:cpu1|T80:u0|A[9]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.488      ;
; 1.187  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[4]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.734      ; 5.531      ;
; 1.217  ; T80s:cpu1|T80:u0|I[3]                     ; T80s:cpu1|T80:u0|A[11]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.523      ;
; 1.221  ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.527      ;
; 1.222  ; T80s:cpu1|T80:u0|Ap[0]                    ; T80s:cpu1|T80:u0|ACC[0]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.528      ;
; 1.225  ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.531      ;
; 1.225  ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.531      ;
; 1.226  ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.532      ;
; 1.226  ; T80s:cpu1|T80:u0|Ap[5]                    ; T80s:cpu1|T80:u0|ACC[5]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.532      ;
; 1.236  ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[2]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.542      ;
; 1.250  ; sd_controller:sd1|dout[3]                 ; T80s:cpu1|T80:u0|IR[3]        ; sdClock          ; cpuClock    ; 0.000        ; 1.412      ; 2.968      ;
; 1.253  ; T80s:cpu1|T80:u0|F[4]                     ; T80s:cpu1|T80:u0|Fp[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.559      ;
; 1.254  ; sd_controller:sd1|dout[3]                 ; T80s:cpu1|DI_Reg[3]           ; sdClock          ; cpuClock    ; 0.000        ; 1.412      ; 2.972      ;
; 1.259  ; sd_controller:sd1|dout[2]                 ; T80s:cpu1|DI_Reg[2]           ; sdClock          ; cpuClock    ; 0.000        ; 1.412      ; 2.977      ;
; 1.260  ; sd_controller:sd1|dout[2]                 ; T80s:cpu1|T80:u0|IR[2]        ; sdClock          ; cpuClock    ; 0.000        ; 1.412      ; 2.978      ;
; 1.283  ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[6]           ; cpuClock         ; cpuClock    ; 0.000        ; 1.909      ; 3.498      ;
; 1.284  ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[7]           ; cpuClock         ; cpuClock    ; 0.000        ; 1.909      ; 3.499      ;
; 1.288  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[2]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.723      ; 5.621      ;
; 1.288  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[3]        ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.723      ; 5.621      ;
; 1.288  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[2]        ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.723      ; 5.621      ;
; 1.289  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[3]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.723      ; 5.622      ;
; 1.290  ; T80s:cpu1|T80:u0|MCycle[2]                ; T80s:cpu1|T80:u0|MCycle[2]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.596      ;
; 1.306  ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|T80:u0|IR[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 1.908      ; 3.520      ;
; 1.340  ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|T80:u0|IR[7]        ; cpuClock         ; cpuClock    ; 0.000        ; 1.908      ; 3.554      ;
; 1.397  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[5]           ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.717      ; 5.224      ;
; 1.397  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[5]        ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.717      ; 5.224      ;
; 1.475  ; T80s:cpu1|T80:u0|Ap[3]                    ; T80s:cpu1|T80:u0|ACC[3]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.781      ;
; 1.488  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[7][1] ; T80s:cpu1|T80:u0|RegBusA_r[1] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.794      ;
; 1.502  ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|ACC[6]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.808      ;
; 1.508  ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|ACC[2]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.814      ;
; 1.517  ; T80s:cpu1|T80:u0|Ap[2]                    ; T80s:cpu1|T80:u0|ACC[2]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.823      ;
; 1.518  ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|I[6]         ; cpuClock         ; cpuClock    ; 0.000        ; -0.017     ; 1.807      ;
; 1.522  ; T80s:cpu1|T80:u0|PC[0]                    ; T80s:cpu1|T80:u0|PC[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.828      ;
; 1.565  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[0]        ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.734      ; 5.909      ;
; 1.567  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[1]        ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.734      ; 5.911      ;
; 1.593  ; T80s:cpu1|T80:u0|ACC[3]                   ; T80s:cpu1|T80:u0|Ap[3]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.899      ;
; 1.602  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[4]        ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.734      ; 5.946      ;
; 1.630  ; T80s:cpu1|T80:u0|ACC[7]                   ; T80s:cpu1|T80:u0|Ap[7]        ; cpuClock         ; cpuClock    ; 0.000        ; -0.006     ; 1.930      ;
; 1.649  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[1]           ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.734      ; 5.493      ;
; 1.651  ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.957      ;
; 1.653  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[0]           ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.734      ; 5.497      ;
; 1.687  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[4]           ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.734      ; 5.531      ;
; 1.701  ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.007      ;
; 1.701  ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.007      ;
; 1.705  ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.011      ;
; 1.706  ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.012      ;
; 1.735  ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[6]           ; cpuClock         ; cpuClock    ; 0.000        ; 2.653      ; 4.694      ;
; 1.736  ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[7]           ; cpuClock         ; cpuClock    ; 0.000        ; 2.653      ; 4.695      ;
; 1.737  ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.043      ;
; 1.753  ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.059      ;
; 1.757  ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|ACC[0]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.063      ;
; 1.758  ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|T80:u0|IR[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 2.652      ; 4.716      ;
+--------+-------------------------------------------+-------------------------------+------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sdClock'                                                                                                                                                      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; sd_controller:sd1|return_state.cmd41            ; sd_controller:sd1|return_state.cmd41            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.write_block_byte        ; sd_controller:sd1|state.write_block_byte        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sd_write_flag                 ; sd_controller:sd1|sd_write_flag                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                     ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|led_on_count[0]               ; sd_controller:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sdCS                          ; sd_controller:sd1|sdCS                          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[45]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[47]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_mode                      ; sd_controller:sd1|cmd_mode                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.733 ; sd_controller:sd1|cmd_out[48]                   ; sd_controller:sd1|cmd_out[49]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.039      ;
; 0.741 ; sd_controller:sd1|cmd_out[41]                   ; sd_controller:sd1|cmd_out[42]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.047      ;
; 0.748 ; sd_controller:sd1|recv_data[1]                  ; sd_controller:sd1|recv_data[2]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.054      ;
; 0.748 ; sd_controller:sd1|cmd_out[1]                    ; sd_controller:sd1|cmd_out[2]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.054      ;
; 0.748 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[48]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.054      ;
; 0.748 ; sd_controller:sd1|cmd_out[54]                   ; sd_controller:sd1|cmd_out[55]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.054      ;
; 0.749 ; sd_controller:sd1|recv_data[3]                  ; sd_controller:sd1|recv_data[4]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; sd_controller:sd1|recv_data[5]                  ; sd_controller:sd1|recv_data[6]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; sd_controller:sd1|recv_data[6]                  ; sd_controller:sd1|recv_data[7]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.055      ;
; 0.751 ; sd_controller:sd1|recv_data[4]                  ; sd_controller:sd1|recv_data[5]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.057      ;
; 0.755 ; sd_controller:sd1|cmd_out[40]                   ; sd_controller:sd1|cmd_out[41]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.061      ;
; 0.898 ; sd_controller:sd1|cmd_out[9]                    ; sd_controller:sd1|cmd_out[10]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.204      ;
; 0.902 ; sd_controller:sd1|data_sig[2]                   ; sd_controller:sd1|data_sig[3]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.902 ; sd_controller:sd1|data_sig[6]                   ; sd_controller:sd1|data_sig[7]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.902 ; sd_controller:sd1|cmd_out[7]                    ; sd_controller:sd1|cmd_out[8]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.902 ; sd_controller:sd1|cmd_out[35]                   ; sd_controller:sd1|cmd_out[36]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.903 ; sd_controller:sd1|data_sig[4]                   ; sd_controller:sd1|data_sig[5]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.209      ;
; 0.903 ; sd_controller:sd1|cmd_out[18]                   ; sd_controller:sd1|cmd_out[19]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.209      ;
; 0.903 ; sd_controller:sd1|cmd_out[20]                   ; sd_controller:sd1|cmd_out[21]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.209      ;
; 0.903 ; sd_controller:sd1|cmd_out[31]                   ; sd_controller:sd1|cmd_out[32]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.209      ;
; 0.904 ; sd_controller:sd1|data_sig[5]                   ; sd_controller:sd1|data_sig[6]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.210      ;
; 0.904 ; sd_controller:sd1|cmd_out[22]                   ; sd_controller:sd1|cmd_out[23]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.210      ;
; 0.904 ; sd_controller:sd1|cmd_out[32]                   ; sd_controller:sd1|cmd_out[33]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.210      ;
; 0.905 ; sd_controller:sd1|cmd_out[19]                   ; sd_controller:sd1|cmd_out[20]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.211      ;
; 0.906 ; sd_controller:sd1|data_sig[3]                   ; sd_controller:sd1|data_sig[4]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; sd_controller:sd1|cmd_out[8]                    ; sd_controller:sd1|cmd_out[9]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; sd_controller:sd1|cmd_out[17]                   ; sd_controller:sd1|cmd_out[18]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; sd_controller:sd1|cmd_out[28]                   ; sd_controller:sd1|cmd_out[29]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; sd_controller:sd1|cmd_out[30]                   ; sd_controller:sd1|cmd_out[31]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; sd_controller:sd1|cmd_out[34]                   ; sd_controller:sd1|cmd_out[35]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.212      ;
; 0.914 ; sd_controller:sd1|cmd_out[4]                    ; sd_controller:sd1|cmd_out[5]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.220      ;
; 0.917 ; sd_controller:sd1|cmd_out[43]                   ; sd_controller:sd1|cmd_out[44]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.223      ;
; 0.920 ; sd_controller:sd1|cmd_out[42]                   ; sd_controller:sd1|cmd_out[43]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.226      ;
; 0.921 ; sd_controller:sd1|cmd_out[5]                    ; sd_controller:sd1|cmd_out[6]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.227      ;
; 1.115 ; sd_controller:sd1|cmd_out[23]                   ; sd_controller:sd1|cmd_out[24]                   ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.422      ;
; 1.116 ; sd_controller:sd1|cmd_out[10]                   ; sd_controller:sd1|cmd_out[11]                   ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 1.421      ;
; 1.142 ; sd_controller:sd1|led_on_count[1]               ; sd_controller:sd1|led_on_count[1]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.448      ;
; 1.149 ; sd_controller:sd1|return_state.cmd41            ; sd_controller:sd1|state.cmd41                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.455      ;
; 1.166 ; sd_controller:sd1|recv_data[0]                  ; sd_controller:sd1|recv_data[1]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.472      ;
; 1.166 ; sd_controller:sd1|cmd_out[2]                    ; sd_controller:sd1|cmd_out[3]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.472      ;
; 1.167 ; sd_controller:sd1|cmd_out[3]                    ; sd_controller:sd1|cmd_out[4]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.473      ;
; 1.169 ; sd_controller:sd1|cmd_out[6]                    ; sd_controller:sd1|cmd_out[7]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.475      ;
; 1.170 ; sd_controller:sd1|cmd_out[51]                   ; sd_controller:sd1|cmd_out[52]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.476      ;
; 1.171 ; sd_controller:sd1|cmd_out[50]                   ; sd_controller:sd1|cmd_out[51]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.477      ;
; 1.171 ; sd_controller:sd1|cmd_out[52]                   ; sd_controller:sd1|cmd_out[53]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.477      ;
; 1.192 ; sd_controller:sd1|cmd_out[12]                   ; sd_controller:sd1|cmd_out[13]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.498      ;
; 1.195 ; sd_controller:sd1|cmd_out[15]                   ; sd_controller:sd1|cmd_out[16]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.501      ;
; 1.196 ; sd_controller:sd1|cmd_out[13]                   ; sd_controller:sd1|cmd_out[14]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.502      ;
; 1.196 ; sd_controller:sd1|cmd_out[21]                   ; sd_controller:sd1|cmd_out[22]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.502      ;
; 1.197 ; sd_controller:sd1|state.rst                     ; sd_controller:sd1|sd_read_flag                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.503      ;
; 1.199 ; sd_controller:sd1|cmd_out[11]                   ; sd_controller:sd1|cmd_out[12]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.505      ;
; 1.200 ; sd_controller:sd1|cmd_out[37]                   ; sd_controller:sd1|cmd_out[38]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.506      ;
; 1.201 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.cmd0                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.507      ;
; 1.202 ; sd_controller:sd1|data_sig[1]                   ; sd_controller:sd1|data_sig[2]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.508      ;
; 1.203 ; sd_controller:sd1|led_on_count[5]               ; sd_controller:sd1|led_on_count[5]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.509      ;
; 1.204 ; sd_controller:sd1|cmd_out[25]                   ; sd_controller:sd1|cmd_out[26]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.510      ;
; 1.205 ; sd_controller:sd1|cmd_out[29]                   ; sd_controller:sd1|cmd_out[30]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.511      ;
; 1.208 ; sd_controller:sd1|cmd_out[36]                   ; sd_controller:sd1|cmd_out[37]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.514      ;
; 1.212 ; sd_controller:sd1|cmd_out[38]                   ; sd_controller:sd1|cmd_out[39]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.518      ;
; 1.213 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|cmd_out[25]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.519      ;
; 1.213 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|cmd_out[26]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.519      ;
; 1.213 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|cmd_out[27]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.519      ;
; 1.213 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|cmd_out[28]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.519      ;
; 1.213 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|cmd_out[29]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.519      ;
; 1.213 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|cmd_out[30]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.519      ;
; 1.213 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|cmd_out[31]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.519      ;
; 1.213 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|cmd_out[32]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.519      ;
; 1.213 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|cmd_out[33]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.519      ;
; 1.213 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|cmd_out[34]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.519      ;
; 1.213 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|cmd_out[35]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.519      ;
; 1.213 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|cmd_out[36]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.519      ;
; 1.213 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|cmd_out[37]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.519      ;
; 1.213 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|cmd_out[38]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.519      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'serialClkCount[15]'                                                                                                                                        ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.499 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[2]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[3]          ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[0]          ; bufferedUART:io1|txBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[1]          ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[2]          ; bufferedUART:io1|txBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[3]          ; bufferedUART:io1|txBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txState.stopBit        ; bufferedUART:io1|txState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txByteSent             ; bufferedUART:io1|txByteSent             ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxState.idle           ; bufferedUART:io1|rxState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxState.stopBit        ; bufferedUART:io1|rxState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBuffer[7]            ; bufferedUART:io1|txBuffer[7]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txd                    ; bufferedUART:io1|txd                    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.743 ; bufferedUART:io1|txBuffer[6]            ; bufferedUART:io1|txBuffer[5]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.049      ;
; 0.746 ; bufferedUART:io1|txBuffer[4]            ; bufferedUART:io1|txBuffer[3]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; bufferedUART:io1|txBuffer[3]            ; bufferedUART:io1|txBuffer[2]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.052      ;
; 0.748 ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.054      ;
; 0.749 ; bufferedUART:io1|rxInPointer[5]         ; bufferedUART:io1|rxInPointer[5]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxCurrentByteBuffer[5] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; bufferedUART:io1|txBuffer[5]            ; bufferedUART:io1|txBuffer[4]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.055      ;
; 0.750 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxCurrentByteBuffer[4] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.056      ;
; 0.753 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~65            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.059      ;
; 0.756 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxCurrentByteBuffer[3] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.062      ;
; 0.757 ; bufferedUART:io1|txClockCount[5]        ; bufferedUART:io1|txClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.063      ;
; 0.757 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxCurrentByteBuffer[1] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.063      ;
; 0.763 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.069      ;
; 0.786 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.092      ;
; 0.905 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxCurrentByteBuffer[0] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.211      ;
; 0.907 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxCurrentByteBuffer[6] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.213      ;
; 1.050 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.356      ;
; 1.052 ; bufferedUART:io1|txBitCount[0]          ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.358      ;
; 1.068 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxCurrentByteBuffer[2] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.374      ;
; 1.128 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBuffer[1]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 1.435      ;
; 1.130 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBuffer[0]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 1.437      ;
; 1.163 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[7]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.691      ; 4.464      ;
; 1.172 ; bufferedUART:io1|txBuffer[1]            ; bufferedUART:io1|txBuffer[0]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.478      ;
; 1.177 ; bufferedUART:io1|txClockCount[4]        ; bufferedUART:io1|txClockCount[4]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.483      ;
; 1.182 ; bufferedUART:io1|txClockCount[0]        ; bufferedUART:io1|txClockCount[0]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.488      ;
; 1.182 ; bufferedUART:io1|txClockCount[2]        ; bufferedUART:io1|txClockCount[2]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.488      ;
; 1.182 ; bufferedUART:io1|rxClockCount[0]        ; bufferedUART:io1|rxClockCount[0]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.488      ;
; 1.193 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.499      ;
; 1.195 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.501      ;
; 1.197 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.503      ;
; 1.216 ; bufferedUART:io1|txState.stopBit        ; bufferedUART:io1|txState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.002      ; 1.524      ;
; 1.221 ; bufferedUART:io1|rxInPointer[4]         ; bufferedUART:io1|rxInPointer[4]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.527      ;
; 1.225 ; bufferedUART:io1|txClockCount[3]        ; bufferedUART:io1|txClockCount[3]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.531      ;
; 1.227 ; bufferedUART:io1|txBuffer[2]            ; bufferedUART:io1|txBuffer[1]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.533      ;
; 1.241 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.547      ;
; 1.244 ; bufferedUART:io1|rxInPointer[0]         ; bufferedUART:io1|rxInPointer[0]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.550      ;
; 1.245 ; bufferedUART:io1|rxInPointer[3]         ; bufferedUART:io1|rxInPointer[3]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.551      ;
; 1.246 ; bufferedUART:io1|rxClockCount[1]        ; bufferedUART:io1|rxClockCount[1]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.552      ;
; 1.261 ; bufferedUART:io1|rxClockCount[3]        ; bufferedUART:io1|rxClockCount[3]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.567      ;
; 1.261 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.567      ;
; 1.263 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.569      ;
; 1.264 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.570      ;
; 1.269 ; bufferedUART:io1|rxClockCount[5]        ; bufferedUART:io1|rxClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.575      ;
; 1.287 ; bufferedUART:io1|rxInPointer[1]         ; bufferedUART:io1|rxInPointer[1]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.593      ;
; 1.399 ; bufferedUART:io1|rxdFiltered            ; bufferedUART:io1|rxState.idle           ; clk                ; serialClkCount[15] ; 0.000        ; -0.061     ; 1.644      ;
; 1.428 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxBuffer~60            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.002      ; 1.736      ;
; 1.455 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxBuffer~58            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.002      ; 1.763      ;
; 1.478 ; bufferedUART:io1|txClockCount[1]        ; bufferedUART:io1|txClockCount[1]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.784      ;
; 1.485 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxBuffer~64            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.003     ; 1.788      ;
; 1.485 ; bufferedUART:io1|txState.idle           ; bufferedUART:io1|txByteSent             ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.791      ;
; 1.494 ; bufferedUART:io1|rxInPointer[2]         ; bufferedUART:io1|rxInPointer[2]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.800      ;
; 1.516 ; bufferedUART:io1|rxClockCount[2]        ; bufferedUART:io1|rxClockCount[2]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.822      ;
; 1.520 ; bufferedUART:io1|txBuffer[7]            ; bufferedUART:io1|txBuffer[6]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.003      ; 1.829      ;
; 1.521 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~71            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.007     ; 1.820      ;
; 1.523 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~63            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.007     ; 1.822      ;
; 1.531 ; bufferedUART:io1|rxClockCount[4]        ; bufferedUART:io1|rxClockCount[4]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.837      ;
; 1.545 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxBuffer~120           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.023     ; 1.828      ;
; 1.554 ; bufferedUART:io1|rxClockCount[5]        ; bufferedUART:io1|rxState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.860      ;
; 1.569 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBuffer[5]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 1.876      ;
; 1.571 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxBuffer~56            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.002      ; 1.879      ;
; 1.571 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBuffer[3]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 1.878      ;
; 1.572 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBuffer[4]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 1.879      ;
; 1.573 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBuffer[2]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 1.880      ;
; 1.580 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxBuffer~54            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.002      ; 1.888      ;
; 1.587 ; bufferedUART:io1|rxCurrentByteBuffer[0] ; bufferedUART:io1|rxBuffer~53            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.002      ; 1.895      ;
; 1.598 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~57            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.002      ; 1.906      ;
; 1.599 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~49            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.002      ; 1.907      ;
; 1.606 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBuffer[6]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 1.913      ;
; 1.625 ; bufferedUART:io1|txState.stopBit        ; bufferedUART:io1|txState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.002      ; 1.933      ;
; 1.630 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxBuffer~59            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.002      ; 1.938      ;
; 1.656 ; bufferedUART:io1|txClockCount[4]        ; bufferedUART:io1|txClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.962      ;
; 1.660 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxBuffer~74            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.007     ; 1.959      ;
; 1.660 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxBuffer~72            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.007     ; 1.959      ;
; 1.660 ; bufferedUART:io1|txClockCount[0]        ; bufferedUART:io1|txClockCount[1]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.966      ;
; 1.661 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxBuffer~66            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.007     ; 1.960      ;
; 1.661 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxBuffer~36            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.002     ; 1.965      ;
; 1.661 ; bufferedUART:io1|txClockCount[2]        ; bufferedUART:io1|txClockCount[3]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.967      ;
; 1.663 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[7]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; -0.500       ; 2.691      ; 4.464      ;
; 1.665 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxBuffer~28            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.002     ; 1.969      ;
; 1.669 ; bufferedUART:io1|rxCurrentByteBuffer[0] ; bufferedUART:io1|rxBuffer~29            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.002     ; 1.973      ;
; 1.671 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~74            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.684      ; 4.965      ;
; 1.671 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~71            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.684      ; 4.965      ;
; 1.671 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~72            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.684      ; 4.965      ;
; 1.671 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~73            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.684      ; 4.965      ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'serialClkCount[15]'                                                                                                       ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                          ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; -4.903 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.031     ; 4.412      ;
; -4.903 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.031     ; 4.412      ;
; -4.903 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.031     ; 4.412      ;
; -4.903 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.031     ; 4.412      ;
; -4.903 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.031     ; 4.412      ;
; -4.849 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.028     ; 4.361      ;
; -4.849 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.028     ; 4.361      ;
; -4.849 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.028     ; 4.361      ;
; -4.849 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.028     ; 4.361      ;
; -4.849 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.028     ; 4.361      ;
; -4.643 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.027     ; 4.156      ;
; -4.641 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.847      ; 6.028      ;
; -4.641 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.847      ; 6.028      ;
; -4.641 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.847      ; 6.028      ;
; -4.641 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.847      ; 6.028      ;
; -4.641 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.847      ; 6.028      ;
; -4.635 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.025     ; 4.150      ;
; -4.635 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.025     ; 4.150      ;
; -4.635 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.025     ; 4.150      ;
; -4.635 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.025     ; 4.150      ;
; -4.635 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.025     ; 4.150      ;
; -4.635 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.025     ; 4.150      ;
; -4.635 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.025     ; 4.150      ;
; -4.635 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.025     ; 4.150      ;
; -4.635 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.025     ; 4.150      ;
; -4.635 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.025     ; 4.150      ;
; -4.635 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.025     ; 4.150      ;
; -4.635 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.025     ; 4.150      ;
; -4.635 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.025     ; 4.150      ;
; -4.622 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.031     ; 4.131      ;
; -4.622 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.031     ; 4.131      ;
; -4.622 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.031     ; 4.131      ;
; -4.622 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.031     ; 4.131      ;
; -4.622 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.031     ; 4.131      ;
; -4.589 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.024     ; 4.105      ;
; -4.581 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.022     ; 4.099      ;
; -4.581 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.022     ; 4.099      ;
; -4.581 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.022     ; 4.099      ;
; -4.581 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.022     ; 4.099      ;
; -4.581 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.022     ; 4.099      ;
; -4.581 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.022     ; 4.099      ;
; -4.581 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.022     ; 4.099      ;
; -4.581 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.022     ; 4.099      ;
; -4.581 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.022     ; 4.099      ;
; -4.581 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.022     ; 4.099      ;
; -4.581 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.022     ; 4.099      ;
; -4.581 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.022     ; 4.099      ;
; -4.581 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.022     ; 4.099      ;
; -4.446 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.285      ; 6.271      ;
; -4.446 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.285      ; 6.271      ;
; -4.446 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.285      ; 6.271      ;
; -4.446 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.285      ; 6.271      ;
; -4.446 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.285      ; 6.271      ;
; -4.419 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.611      ; 6.570      ;
; -4.419 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.611      ; 6.570      ;
; -4.419 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.611      ; 6.570      ;
; -4.419 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.611      ; 6.570      ;
; -4.419 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.611      ; 6.570      ;
; -4.390 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.847      ; 5.777      ;
; -4.390 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.847      ; 5.777      ;
; -4.390 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.847      ; 5.777      ;
; -4.390 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.847      ; 5.777      ;
; -4.390 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.847      ; 5.777      ;
; -4.381 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.851      ; 5.772      ;
; -4.373 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.853      ; 5.766      ;
; -4.373 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.853      ; 5.766      ;
; -4.373 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.853      ; 5.766      ;
; -4.373 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.853      ; 5.766      ;
; -4.373 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.853      ; 5.766      ;
; -4.373 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.853      ; 5.766      ;
; -4.373 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.853      ; 5.766      ;
; -4.373 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.853      ; 5.766      ;
; -4.373 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.853      ; 5.766      ;
; -4.373 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.853      ; 5.766      ;
; -4.373 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.853      ; 5.766      ;
; -4.373 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.853      ; 5.766      ;
; -4.373 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.853      ; 5.766      ;
; -4.362 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.027     ; 3.875      ;
; -4.354 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.025     ; 3.869      ;
; -4.354 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.025     ; 3.869      ;
; -4.354 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.025     ; 3.869      ;
; -4.354 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.025     ; 3.869      ;
; -4.354 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.025     ; 3.869      ;
; -4.354 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.025     ; 3.869      ;
; -4.354 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.025     ; 3.869      ;
; -4.354 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.025     ; 3.869      ;
; -4.354 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.025     ; 3.869      ;
; -4.354 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.025     ; 3.869      ;
; -4.354 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.025     ; 3.869      ;
; -4.354 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.025     ; 3.869      ;
; -4.354 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.025     ; 3.869      ;
; -4.300 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.611      ; 6.451      ;
; -4.300 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.611      ; 6.451      ;
; -4.300 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.611      ; 6.451      ;
; -4.300 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.611      ; 6.451      ;
; -4.300 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.611      ; 6.451      ;
; -4.297 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.846      ; 5.683      ;
; -4.297 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.846      ; 5.683      ;
; -4.297 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.846      ; 5.683      ;
; -4.297 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.846      ; 5.683      ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'sdClock'                                                                                                                  ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.517 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.556      ;
; -1.517 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.556      ;
; -1.517 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.556      ;
; -1.517 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.556      ;
; -1.517 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.556      ;
; -1.517 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.556      ;
; -1.517 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.556      ;
; -1.517 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.556      ;
; -1.398 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.437      ;
; -1.398 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.437      ;
; -1.398 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.437      ;
; -1.398 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.437      ;
; -1.398 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.437      ;
; -1.398 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.437      ;
; -1.398 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.437      ;
; -1.398 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.437      ;
; -1.295 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.335      ;
; -1.176 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.216      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'T80s:cpu1|IORQ_n'                                                                                                              ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                       ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; 0.245 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 3.403      ; 3.698      ;
; 0.245 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 3.403      ; 3.698      ;
; 0.364 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 3.403      ; 3.579      ;
; 0.364 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 3.403      ; 3.579      ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'T80s:cpu1|IORQ_n'                                                                                                               ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                       ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; 0.140 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 3.633      ; 3.579      ;
; 0.140 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 3.633      ; 3.579      ;
; 0.259 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 3.633      ; 3.698      ;
; 0.259 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 3.633      ; 3.698      ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'serialClkCount[15]'                                                                                                          ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; 0.876 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.680      ; 4.166      ;
; 0.876 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.680      ; 4.166      ;
; 0.876 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.680      ; 4.166      ;
; 0.876 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.680      ; 4.166      ;
; 0.876 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.680      ; 4.166      ;
; 0.876 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.680      ; 4.166      ;
; 0.876 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.680      ; 4.166      ;
; 0.876 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.680      ; 4.166      ;
; 1.310 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.693      ; 4.613      ;
; 1.310 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.693      ; 4.613      ;
; 1.310 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.693      ; 4.613      ;
; 1.310 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.693      ; 4.613      ;
; 1.310 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.693      ; 4.613      ;
; 1.310 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.693      ; 4.613      ;
; 1.310 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.693      ; 4.613      ;
; 1.310 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.693      ; 4.613      ;
; 1.310 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.693      ; 4.613      ;
; 1.310 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.693      ; 4.613      ;
; 1.310 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.693      ; 4.613      ;
; 1.310 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.693      ; 4.613      ;
; 1.310 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.693      ; 4.613      ;
; 1.318 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.691      ; 4.619      ;
; 1.376 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.680      ; 4.166      ;
; 1.376 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.680      ; 4.166      ;
; 1.376 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.680      ; 4.166      ;
; 1.376 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.680      ; 4.166      ;
; 1.376 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.680      ; 4.166      ;
; 1.376 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.680      ; 4.166      ;
; 1.376 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.680      ; 4.166      ;
; 1.376 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.680      ; 4.166      ;
; 1.578 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.687      ; 4.875      ;
; 1.578 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.687      ; 4.875      ;
; 1.578 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.687      ; 4.875      ;
; 1.578 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.687      ; 4.875      ;
; 1.578 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.687      ; 4.875      ;
; 1.810 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.693      ; 4.613      ;
; 1.810 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.693      ; 4.613      ;
; 1.810 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.693      ; 4.613      ;
; 1.810 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.693      ; 4.613      ;
; 1.810 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.693      ; 4.613      ;
; 1.810 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.693      ; 4.613      ;
; 1.810 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.693      ; 4.613      ;
; 1.810 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.693      ; 4.613      ;
; 1.810 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.693      ; 4.613      ;
; 1.810 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.693      ; 4.613      ;
; 1.810 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.693      ; 4.613      ;
; 1.810 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.693      ; 4.613      ;
; 1.810 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.693      ; 4.613      ;
; 1.818 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.691      ; 4.619      ;
; 2.078 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.687      ; 4.875      ;
; 2.078 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.687      ; 4.875      ;
; 2.078 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.687      ; 4.875      ;
; 2.078 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.687      ; 4.875      ;
; 2.078 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.687      ; 4.875      ;
; 3.395 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.860      ; 4.061      ;
; 3.395 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.860      ; 4.061      ;
; 3.395 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.860      ; 4.061      ;
; 3.395 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.860      ; 4.061      ;
; 3.395 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.860      ; 4.061      ;
; 3.395 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.860      ; 4.061      ;
; 3.395 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.860      ; 4.061      ;
; 3.395 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.860      ; 4.061      ;
; 3.829 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.873      ; 4.508      ;
; 3.829 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.873      ; 4.508      ;
; 3.829 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.873      ; 4.508      ;
; 3.829 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.873      ; 4.508      ;
; 3.829 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.873      ; 4.508      ;
; 3.829 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.873      ; 4.508      ;
; 3.829 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.873      ; 4.508      ;
; 3.829 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.873      ; 4.508      ;
; 3.829 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.873      ; 4.508      ;
; 3.829 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.873      ; 4.508      ;
; 3.829 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.873      ; 4.508      ;
; 3.829 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.873      ; 4.508      ;
; 3.829 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.873      ; 4.508      ;
; 3.837 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.871      ; 4.514      ;
; 3.847 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.604      ; 5.257      ;
; 3.847 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.604      ; 5.257      ;
; 3.847 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.604      ; 5.257      ;
; 3.847 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.604      ; 5.257      ;
; 3.847 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.604      ; 5.257      ;
; 3.847 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.604      ; 5.257      ;
; 3.847 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.604      ; 5.257      ;
; 3.847 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.604      ; 5.257      ;
; 3.900 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.840      ; 4.546      ;
; 3.900 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.840      ; 4.546      ;
; 3.900 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.840      ; 4.546      ;
; 3.900 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.840      ; 4.546      ;
; 3.900 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.840      ; 4.546      ;
; 3.900 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.840      ; 4.546      ;
; 3.900 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.840      ; 4.546      ;
; 3.900 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.840      ; 4.546      ;
; 4.097 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.867      ; 4.770      ;
; 4.097 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.867      ; 4.770      ;
; 4.097 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.867      ; 4.770      ;
; 4.097 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.867      ; 4.770      ;
; 4.097 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.867      ; 4.770      ;
; 4.149 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.860      ; 4.815      ;
; 4.149 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.860      ; 4.815      ;
; 4.149 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.860      ; 4.815      ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'sdClock'                                                                                                                  ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.910 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 2.216      ;
; 2.029 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 2.335      ;
; 2.132 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.437      ;
; 2.132 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.437      ;
; 2.132 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.437      ;
; 2.132 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.437      ;
; 2.132 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.437      ;
; 2.132 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.437      ;
; 2.132 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.437      ;
; 2.132 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.437      ;
; 2.251 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.556      ;
; 2.251 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.556      ;
; 2.251 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.556      ;
; 2.251 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.556      ;
; 2.251 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.556      ;
; 2.251 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.556      ;
; 2.251 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.556      ;
; 2.251 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 2.556      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'                                                                            ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------------+
; -2.726 ; -1.484       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag  ;
; -2.726 ; -1.484       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag  ;
; -2.371 ; -1.129       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]       ;
; -2.371 ; -1.129       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]       ;
; -2.371 ; -1.129       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]       ;
; -2.371 ; -1.129       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]       ;
; -2.371 ; -1.129       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]       ;
; -2.371 ; -1.129       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]       ;
; -2.371 ; -1.129       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]       ;
; -2.371 ; -1.129       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]       ;
; -2.371 ; -1.129       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]       ;
; -2.371 ; -1.129       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]       ;
; -2.371 ; -1.129       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]       ;
; -2.371 ; -1.129       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]       ;
; -2.371 ; -1.129       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]       ;
; -2.371 ; -1.129       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]       ;
; -2.371 ; -1.129       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]       ;
; -2.371 ; -1.129       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]       ;
; -2.371 ; -1.129       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0] ;
; -2.371 ; -1.129       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0] ;
; -2.371 ; -1.129       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1] ;
; -2.371 ; -1.129       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1] ;
; -2.371 ; -1.129       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2] ;
; -2.371 ; -1.129       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2] ;
; -2.371 ; -1.129       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3] ;
; -2.371 ; -1.129       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3] ;
; -2.371 ; -1.129       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4] ;
; -2.371 ; -1.129       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4] ;
; -2.371 ; -1.129       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5] ;
; -2.371 ; -1.129       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5] ;
; -1.515 ; -0.273       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[5]    ;
; -1.515 ; -0.273       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[5]    ;
; -1.515 ; -0.273       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[6]    ;
; -1.515 ; -0.273       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[6]    ;
; -1.515 ; -0.273       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[7]    ;
; -1.515 ; -0.273       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[7]    ;
; -1.515 ; -0.273       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[0]   ;
; -1.515 ; -0.273       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[0]   ;
; -1.515 ; -0.273       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[1]   ;
; -1.515 ; -0.273       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[1]   ;
; -1.515 ; -0.273       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[2]   ;
; -1.515 ; -0.273       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[2]   ;
; -1.515 ; -0.273       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[3]   ;
; -1.515 ; -0.273       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[3]   ;
; -1.515 ; -0.273       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[4]   ;
; -1.515 ; -0.273       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[4]   ;
; -1.515 ; -0.273       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[5]   ;
; -1.515 ; -0.273       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[5]   ;
; -1.515 ; -0.273       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[6]   ;
; -1.515 ; -0.273       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[6]   ;
; -1.515 ; -0.273       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[7]   ;
; -1.515 ; -0.273       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[7]   ;
; -1.515 ; -0.273       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteWritten    ;
; -1.515 ; -0.273       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteWritten    ;
; -1.484 ; -1.484       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; comb~5|combout                    ;
; -1.484 ; -1.484       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; comb~5|combout                    ;
; -1.484 ; -1.484       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd1|host_read_flag|clk            ;
; -1.484 ; -1.484       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd1|host_read_flag|clk            ;
; -1.129 ; -1.129       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; comb|combout                      ;
; -1.129 ; -1.129       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; comb|combout                      ;
; -1.129 ; -1.129       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; comb~clkctrl|inclk[0]             ;
; -1.129 ; -1.129       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; comb~clkctrl|inclk[0]             ;
; -1.129 ; -1.129       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; comb~clkctrl|outclk               ;
; -1.129 ; -1.129       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; comb~clkctrl|outclk               ;
; -1.129 ; -1.129       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[0]|clk                ;
; -1.129 ; -1.129       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[0]|clk                ;
; -1.129 ; -1.129       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[1]|clk                ;
; -1.129 ; -1.129       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[1]|clk                ;
; -1.129 ; -1.129       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[2]|clk                ;
; -1.129 ; -1.129       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[2]|clk                ;
; -1.129 ; -1.129       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[3]|clk                ;
; -1.129 ; -1.129       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[3]|clk                ;
; -1.129 ; -1.129       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[4]|clk                ;
; -1.129 ; -1.129       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[4]|clk                ;
; -1.129 ; -1.129       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[5]|clk                ;
; -1.129 ; -1.129       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[5]|clk                ;
; -1.129 ; -1.129       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[6]|clk                ;
; -1.129 ; -1.129       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[6]|clk                ;
; -1.129 ; -1.129       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[7]|clk                ;
; -1.129 ; -1.129       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[7]|clk                ;
; -1.129 ; -1.129       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io1|rxReadPointer[0]|clk          ;
; -1.129 ; -1.129       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io1|rxReadPointer[0]|clk          ;
; -1.129 ; -1.129       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io1|rxReadPointer[1]|clk          ;
; -1.129 ; -1.129       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io1|rxReadPointer[1]|clk          ;
; -1.129 ; -1.129       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io1|rxReadPointer[2]|clk          ;
; -1.129 ; -1.129       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io1|rxReadPointer[2]|clk          ;
; -1.129 ; -1.129       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io1|rxReadPointer[3]|clk          ;
; -1.129 ; -1.129       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io1|rxReadPointer[3]|clk          ;
; -1.129 ; -1.129       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io1|rxReadPointer[4]|clk          ;
; -1.129 ; -1.129       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io1|rxReadPointer[4]|clk          ;
; -1.129 ; -1.129       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io1|rxReadPointer[5]|clk          ;
; -1.129 ; -1.129       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io1|rxReadPointer[5]|clk          ;
; -0.972 ; 0.270        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[10]     ;
; -0.972 ; 0.270        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[10]     ;
; -0.972 ; 0.270        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[11]     ;
; -0.972 ; 0.270        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[11]     ;
; -0.972 ; 0.270        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[12]     ;
; -0.972 ; 0.270        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[12]     ;
; -0.972 ; 0.270        ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[13]     ;
; -0.972 ; 0.270        ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[13]     ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg1   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg1   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg10  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg10  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg11  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg11  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg2   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg2   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg3   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg3   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg4   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg4   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg5   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg5   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg6   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg6   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg7   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg7   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg8   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg8   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg9   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg9   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg10 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg10 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg11 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg11 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg8  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg8  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg9  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg9  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg10 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg10 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg11 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg11 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg8  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg8  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg9  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg9  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg10 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg10 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg11 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg11 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg8  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg8  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg9  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg9  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg1  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'cpuClock'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'serialClkCount[15]'                                                                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sdClock'                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; rxd1         ; clk        ; 7.902 ; 7.902 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 7.115 ; 7.115 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 6.152 ; 6.152 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 6.142 ; 6.142 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 5.986 ; 5.986 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 6.268 ; 6.268 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 6.465 ; 6.465 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 6.555 ; 6.555 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 6.986 ; 6.986 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 7.115 ; 7.115 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 9.643 ; 9.643 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 9.075 ; 9.075 ; Rise       ; sdClock         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; rxd1         ; clk        ; -5.415 ; -5.415 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -5.719 ; -5.719 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -5.879 ; -5.879 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -5.869 ; -5.869 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -5.719 ; -5.719 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -5.998 ; -5.998 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -6.196 ; -6.196 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -6.288 ; -6.288 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -6.671 ; -6.671 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -6.534 ; -6.534 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -6.251 ; -6.251 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -4.636 ; -4.636 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                     ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;        ; 8.237  ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 8.237  ;        ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 8.660  ; 8.660  ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 11.136 ; 11.136 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 11.251 ; 11.251 ; Fall       ; T80s:cpu1|IORQ_n   ;
; ioOut8[*]        ; clk                ; 9.297  ; 9.297  ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 8.755  ; 8.755  ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 8.617  ; 8.617  ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 8.804  ; 8.804  ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 9.041  ; 9.041  ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 9.297  ; 9.297  ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 8.272  ; 8.272  ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 9.125  ; 9.125  ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 8.625  ; 8.625  ; Rise       ; clk                ;
; rts1             ; clk                ; 9.359  ; 9.359  ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 10.761 ; 10.761 ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 11.090 ; 11.090 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 13.566 ; 13.566 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 13.681 ; 13.681 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 10.857 ; 10.857 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 9.092  ; 9.092  ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 6.508  ; 6.508  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 8.714  ; 8.714  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 9.598  ; 9.598  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 7.573  ; 7.573  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 7.580  ; 7.580  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 7.326  ; 7.326  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 9.778  ; 9.778  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 10.226 ; 10.226 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 10.857 ; 10.857 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 9.925  ; 9.925  ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 10.216 ; 10.216 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 10.067 ; 10.067 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 10.510 ; 10.510 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 9.967  ; 9.967  ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 9.688  ; 9.688  ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 11.037 ; 11.037 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 10.039 ; 10.039 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 11.037 ; 11.037 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 10.141 ; 10.141 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 10.486 ; 10.486 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 10.256 ; 10.256 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 10.957 ; 10.957 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 10.610 ; 10.610 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 11.031 ; 11.031 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 9.020  ; 9.020  ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 7.048  ; 7.048  ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 8.519  ; 8.519  ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 7.135  ; 7.135  ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 9.227  ; 9.227  ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+-------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                             ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;        ; 8.132  ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 8.132  ;        ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 8.660  ; 8.660  ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 11.136 ; 11.136 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 11.251 ; 11.251 ; Fall       ; T80s:cpu1|IORQ_n   ;
; ioOut8[*]        ; clk                ; 8.272  ; 8.272  ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 8.755  ; 8.755  ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 8.617  ; 8.617  ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 8.804  ; 8.804  ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 9.041  ; 9.041  ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 9.297  ; 9.297  ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 8.272  ; 8.272  ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 9.125  ; 9.125  ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 8.625  ; 8.625  ; Rise       ; clk                ;
; rts1             ; clk                ; 9.359  ; 9.359  ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 9.491  ; 9.491  ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 10.455 ; 10.455 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 9.354  ; 9.354  ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 9.450  ; 9.450  ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 6.508  ; 6.508  ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 9.092  ; 9.092  ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 6.508  ; 6.508  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 8.714  ; 8.714  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 9.598  ; 9.598  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 7.573  ; 7.573  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 7.580  ; 7.580  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 7.326  ; 7.326  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 9.778  ; 9.778  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 10.226 ; 10.226 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 10.857 ; 10.857 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 9.925  ; 9.925  ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 10.216 ; 10.216 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 10.067 ; 10.067 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 10.510 ; 10.510 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 9.967  ; 9.967  ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 9.688  ; 9.688  ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 10.039 ; 10.039 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 10.039 ; 10.039 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 11.037 ; 11.037 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 10.141 ; 10.141 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 10.486 ; 10.486 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 10.256 ; 10.256 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 10.957 ; 10.957 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 10.610 ; 10.610 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 11.031 ; 11.031 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 9.020  ; 9.020  ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 7.048  ; 7.048  ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 7.254  ; 7.254  ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 7.135  ; 7.135  ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 9.227  ; 9.227  ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 11.020 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 11.470 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 11.447 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 11.020 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 11.020 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 11.020 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 11.460 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 11.817 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 11.864 ;      ; Rise       ; cpuClock        ;
+--------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 9.847  ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 10.297 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 10.274 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 9.847  ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 9.847  ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 9.847  ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 10.287 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 10.644 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 10.691 ;      ; Rise       ; cpuClock        ;
+--------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 11.020    ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 11.470    ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 11.447    ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 11.020    ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 11.020    ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 11.020    ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 11.460    ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 11.817    ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 11.864    ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 9.847     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 10.297    ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 10.274    ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 9.847     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 9.847     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 9.847     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 10.287    ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 10.644    ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 10.691    ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------+
; Fast Model Setup Summary                    ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; cpuClock           ; -4.944 ; -1224.053     ;
; clk                ; -2.206 ; -41.327       ;
; sdClock            ; -2.154 ; -157.886      ;
; serialClkCount[15] ; -1.760 ; -245.491      ;
; T80s:cpu1|IORQ_n   ; -1.389 ; -32.244       ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Hold Summary                     ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -1.332 ; -12.036       ;
; T80s:cpu1|IORQ_n   ; -0.630 ; -2.423        ;
; cpuClock           ; -0.507 ; -2.755        ;
; serialClkCount[15] ; -0.104 ; -0.104        ;
; sdClock            ; 0.215  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Recovery Summary                 ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; serialClkCount[15] ; -1.342 ; -33.795       ;
; sdClock            ; 0.008  ; 0.000         ;
; T80s:cpu1|IORQ_n   ; 0.202  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Removal Summary                  ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; serialClkCount[15] ; -0.043 ; -0.344        ;
; T80s:cpu1|IORQ_n   ; 0.554  ; 0.000         ;
; sdClock            ; 0.749  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -1.423 ; -590.812      ;
; T80s:cpu1|IORQ_n   ; -1.134 ; -88.640       ;
; cpuClock           ; -0.500 ; -346.000      ;
; serialClkCount[15] ; -0.500 ; -178.000      ;
; sdClock            ; -0.500 ; -142.000      ;
+--------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'cpuClock'                                                                                                                          ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.944 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.025     ; 5.951      ;
; -4.926 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 5.950      ;
; -4.923 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 5.947      ;
; -4.912 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.013     ; 5.931      ;
; -4.910 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.013     ; 5.929      ;
; -4.900 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 5.925      ;
; -4.894 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 5.910      ;
; -4.891 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 5.907      ;
; -4.891 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 5.914      ;
; -4.888 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.028     ; 5.892      ;
; -4.888 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.018     ; 5.902      ;
; -4.882 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.030     ; 5.884      ;
; -4.882 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.924      ;
; -4.881 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 5.897      ;
; -4.881 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 5.897      ;
; -4.880 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.022     ; 5.890      ;
; -4.879 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.921      ;
; -4.873 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.913      ;
; -4.870 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.910      ;
; -4.870 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 5.901      ;
; -4.868 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 5.905      ;
; -4.867 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 5.898      ;
; -4.866 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 5.903      ;
; -4.862 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 5.889      ;
; -4.859 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 5.886      ;
; -4.859 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 5.894      ;
; -4.857 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 5.892      ;
; -4.856 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 5.882      ;
; -4.854 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 5.880      ;
; -4.850 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 5.884      ;
; -4.848 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 5.870      ;
; -4.847 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 5.881      ;
; -4.846 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 5.868      ;
; -4.844 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 5.866      ;
; -4.841 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 5.873      ;
; -4.838 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 5.870      ;
; -4.838 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 5.858      ;
; -4.838 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 5.861      ;
; -4.837 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 5.871      ;
; -4.837 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 5.871      ;
; -4.835 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 5.855      ;
; -4.835 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 5.858      ;
; -4.832 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.021     ; 5.843      ;
; -4.830 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.013     ; 5.849      ;
; -4.829 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 5.847      ;
; -4.828 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 5.860      ;
; -4.828 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 5.860      ;
; -4.827 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.013     ; 5.846      ;
; -4.826 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.023     ; 5.835      ;
; -4.825 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 5.848      ;
; -4.825 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 5.848      ;
; -4.824 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.025     ; 5.831      ;
; -4.818 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.027     ; 5.823      ;
; -4.817 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.013     ; 5.836      ;
; -4.817 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.013     ; 5.836      ;
; -4.810 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.025     ; 5.817      ;
; -4.809 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 5.831      ;
; -4.806 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 5.828      ;
; -4.800 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 5.827      ;
; -4.795 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 5.813      ;
; -4.792 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 5.816      ;
; -4.789 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 5.813      ;
; -4.788 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.025     ; 5.795      ;
; -4.782 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.826      ;
; -4.779 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.823      ;
; -4.778 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.013     ; 5.797      ;
; -4.777 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 5.801      ;
; -4.776 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.013     ; 5.795      ;
; -4.774 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 5.797      ;
; -4.773 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 5.797      ;
; -4.772 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 5.797      ;
; -4.770 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 5.794      ;
; -4.770 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 5.795      ;
; -4.768 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.807      ;
; -4.767 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 5.791      ;
; -4.766 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.805      ;
; -4.765 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.805      ;
; -4.762 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.802      ;
; -4.760 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 5.776      ;
; -4.757 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 5.773      ;
; -4.756 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.013     ; 5.775      ;
; -4.756 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 5.794      ;
; -4.754 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 5.780      ;
; -4.754 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.013     ; 5.773      ;
; -4.754 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.796      ;
; -4.754 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.028     ; 5.758      ;
; -4.753 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.028     ; 5.757      ;
; -4.753 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 5.779      ;
; -4.753 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 5.791      ;
; -4.753 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 5.782      ;
; -4.752 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.028     ; 5.756      ;
; -4.752 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.794      ;
; -4.751 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.793      ;
; -4.751 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 5.787      ;
; -4.750 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 5.786      ;
; -4.750 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 5.779      ;
; -4.749 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][0] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 5.786      ;
; -4.749 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 5.772      ;
; -4.749 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 5.772      ;
; -4.749 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.791      ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                          ;
+--------+-----------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                                                                                 ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -2.206 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -1.011     ; 1.727      ;
; -2.119 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -1.011     ; 1.640      ;
; -2.028 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -1.011     ; 1.549      ;
; -1.965 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -1.011     ; 1.486      ;
; -1.942 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -1.011     ; 1.463      ;
; -1.746 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -1.011     ; 1.267      ;
; -0.543 ; bufferedUART:io1|rxInPointer[0]   ; bufferedUART:io1|n_rts                                                                                                  ; serialClkCount[15] ; clk         ; 1.000        ; 0.176      ; 1.751      ;
; -0.476 ; bufferedUART:io1|rxInPointer[1]   ; bufferedUART:io1|n_rts                                                                                                  ; serialClkCount[15] ; clk         ; 1.000        ; 0.176      ; 1.684      ;
; -0.426 ; bufferedUART:io1|rxInPointer[2]   ; bufferedUART:io1|n_rts                                                                                                  ; serialClkCount[15] ; clk         ; 1.000        ; 0.176      ; 1.634      ;
; -0.353 ; bufferedUART:io1|rxInPointer[3]   ; bufferedUART:io1|n_rts                                                                                                  ; serialClkCount[15] ; clk         ; 1.000        ; 0.176      ; 1.561      ;
; -0.345 ; bufferedUART:io1|rxFilter[0]      ; bufferedUART:io1|rxFilter[0]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.377      ;
; -0.345 ; bufferedUART:io1|rxFilter[0]      ; bufferedUART:io1|rxFilter[4]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.377      ;
; -0.345 ; bufferedUART:io1|rxFilter[0]      ; bufferedUART:io1|rxFilter[5]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.377      ;
; -0.345 ; bufferedUART:io1|rxFilter[0]      ; bufferedUART:io1|rxFilter[1]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.377      ;
; -0.345 ; bufferedUART:io1|rxFilter[0]      ; bufferedUART:io1|rxFilter[2]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.377      ;
; -0.345 ; bufferedUART:io1|rxFilter[0]      ; bufferedUART:io1|rxFilter[3]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.377      ;
; -0.285 ; bufferedUART:io1|rxInPointer[4]   ; bufferedUART:io1|n_rts                                                                                                  ; serialClkCount[15] ; clk         ; 1.000        ; 0.176      ; 1.493      ;
; -0.270 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg11  ; cpuClock           ; clk         ; 1.000        ; -0.036     ; 1.233      ;
; -0.270 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg10  ; cpuClock           ; clk         ; 1.000        ; -0.036     ; 1.233      ;
; -0.270 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg9   ; cpuClock           ; clk         ; 1.000        ; -0.036     ; 1.233      ;
; -0.270 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg8   ; cpuClock           ; clk         ; 1.000        ; -0.036     ; 1.233      ;
; -0.270 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg7   ; cpuClock           ; clk         ; 1.000        ; -0.036     ; 1.233      ;
; -0.270 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg6   ; cpuClock           ; clk         ; 1.000        ; -0.036     ; 1.233      ;
; -0.270 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg5   ; cpuClock           ; clk         ; 1.000        ; -0.036     ; 1.233      ;
; -0.270 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg4   ; cpuClock           ; clk         ; 1.000        ; -0.036     ; 1.233      ;
; -0.270 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg3   ; cpuClock           ; clk         ; 1.000        ; -0.036     ; 1.233      ;
; -0.270 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg2   ; cpuClock           ; clk         ; 1.000        ; -0.036     ; 1.233      ;
; -0.270 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg1   ; cpuClock           ; clk         ; 1.000        ; -0.036     ; 1.233      ;
; -0.270 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg0   ; cpuClock           ; clk         ; 1.000        ; -0.036     ; 1.233      ;
; -0.265 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg11  ; cpuClock           ; clk         ; 1.000        ; -0.039     ; 1.225      ;
; -0.265 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg10  ; cpuClock           ; clk         ; 1.000        ; -0.039     ; 1.225      ;
; -0.265 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg9   ; cpuClock           ; clk         ; 1.000        ; -0.039     ; 1.225      ;
; -0.265 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg8   ; cpuClock           ; clk         ; 1.000        ; -0.039     ; 1.225      ;
; -0.265 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg7   ; cpuClock           ; clk         ; 1.000        ; -0.039     ; 1.225      ;
; -0.265 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg6   ; cpuClock           ; clk         ; 1.000        ; -0.039     ; 1.225      ;
; -0.265 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg5   ; cpuClock           ; clk         ; 1.000        ; -0.039     ; 1.225      ;
; -0.265 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg4   ; cpuClock           ; clk         ; 1.000        ; -0.039     ; 1.225      ;
; -0.265 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg3   ; cpuClock           ; clk         ; 1.000        ; -0.039     ; 1.225      ;
; -0.265 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg2   ; cpuClock           ; clk         ; 1.000        ; -0.039     ; 1.225      ;
; -0.265 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg1   ; cpuClock           ; clk         ; 1.000        ; -0.039     ; 1.225      ;
; -0.265 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg0   ; cpuClock           ; clk         ; 1.000        ; -0.039     ; 1.225      ;
; -0.262 ; bufferedUART:io1|rxFilter[2]      ; bufferedUART:io1|rxFilter[0]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.294      ;
; -0.262 ; bufferedUART:io1|rxFilter[2]      ; bufferedUART:io1|rxFilter[4]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.294      ;
; -0.262 ; bufferedUART:io1|rxFilter[2]      ; bufferedUART:io1|rxFilter[5]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.294      ;
; -0.262 ; bufferedUART:io1|rxFilter[2]      ; bufferedUART:io1|rxFilter[1]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.294      ;
; -0.262 ; bufferedUART:io1|rxFilter[2]      ; bufferedUART:io1|rxFilter[2]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.294      ;
; -0.262 ; bufferedUART:io1|rxFilter[2]      ; bufferedUART:io1|rxFilter[3]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.294      ;
; -0.258 ; bufferedUART:io1|rxFilter[1]      ; bufferedUART:io1|rxFilter[0]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.290      ;
; -0.258 ; bufferedUART:io1|rxFilter[1]      ; bufferedUART:io1|rxFilter[4]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.290      ;
; -0.258 ; bufferedUART:io1|rxFilter[1]      ; bufferedUART:io1|rxFilter[5]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.290      ;
; -0.258 ; bufferedUART:io1|rxFilter[1]      ; bufferedUART:io1|rxFilter[1]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.290      ;
; -0.258 ; bufferedUART:io1|rxFilter[1]      ; bufferedUART:io1|rxFilter[2]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.290      ;
; -0.258 ; bufferedUART:io1|rxFilter[1]      ; bufferedUART:io1|rxFilter[3]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.290      ;
; -0.255 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg11 ; cpuClock           ; clk         ; 1.000        ; -0.044     ; 1.210      ;
; -0.255 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg10 ; cpuClock           ; clk         ; 1.000        ; -0.044     ; 1.210      ;
; -0.255 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg9  ; cpuClock           ; clk         ; 1.000        ; -0.044     ; 1.210      ;
; -0.255 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg8  ; cpuClock           ; clk         ; 1.000        ; -0.044     ; 1.210      ;
; -0.255 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg7  ; cpuClock           ; clk         ; 1.000        ; -0.044     ; 1.210      ;
; -0.255 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg6  ; cpuClock           ; clk         ; 1.000        ; -0.044     ; 1.210      ;
; -0.255 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg5  ; cpuClock           ; clk         ; 1.000        ; -0.044     ; 1.210      ;
; -0.255 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg4  ; cpuClock           ; clk         ; 1.000        ; -0.044     ; 1.210      ;
; -0.255 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg3  ; cpuClock           ; clk         ; 1.000        ; -0.044     ; 1.210      ;
; -0.255 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg2  ; cpuClock           ; clk         ; 1.000        ; -0.044     ; 1.210      ;
; -0.255 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg1  ; cpuClock           ; clk         ; 1.000        ; -0.044     ; 1.210      ;
; -0.255 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg0  ; cpuClock           ; clk         ; 1.000        ; -0.044     ; 1.210      ;
; -0.243 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg11  ; cpuClock           ; clk         ; 1.000        ; -0.051     ; 1.191      ;
; -0.243 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg10  ; cpuClock           ; clk         ; 1.000        ; -0.051     ; 1.191      ;
; -0.243 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg9   ; cpuClock           ; clk         ; 1.000        ; -0.051     ; 1.191      ;
; -0.243 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg8   ; cpuClock           ; clk         ; 1.000        ; -0.051     ; 1.191      ;
; -0.243 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg7   ; cpuClock           ; clk         ; 1.000        ; -0.051     ; 1.191      ;
; -0.243 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg6   ; cpuClock           ; clk         ; 1.000        ; -0.051     ; 1.191      ;
; -0.243 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg5   ; cpuClock           ; clk         ; 1.000        ; -0.051     ; 1.191      ;
; -0.243 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg4   ; cpuClock           ; clk         ; 1.000        ; -0.051     ; 1.191      ;
; -0.243 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg3   ; cpuClock           ; clk         ; 1.000        ; -0.051     ; 1.191      ;
; -0.243 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg2   ; cpuClock           ; clk         ; 1.000        ; -0.051     ; 1.191      ;
; -0.243 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg1   ; cpuClock           ; clk         ; 1.000        ; -0.051     ; 1.191      ;
; -0.243 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg0   ; cpuClock           ; clk         ; 1.000        ; -0.051     ; 1.191      ;
; -0.241 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg11 ; cpuClock           ; clk         ; 1.000        ; -0.050     ; 1.190      ;
; -0.241 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg10 ; cpuClock           ; clk         ; 1.000        ; -0.050     ; 1.190      ;
; -0.241 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg9  ; cpuClock           ; clk         ; 1.000        ; -0.050     ; 1.190      ;
; -0.241 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg8  ; cpuClock           ; clk         ; 1.000        ; -0.050     ; 1.190      ;
; -0.241 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg7  ; cpuClock           ; clk         ; 1.000        ; -0.050     ; 1.190      ;
; -0.241 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg6  ; cpuClock           ; clk         ; 1.000        ; -0.050     ; 1.190      ;
; -0.241 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg5  ; cpuClock           ; clk         ; 1.000        ; -0.050     ; 1.190      ;
; -0.241 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg4  ; cpuClock           ; clk         ; 1.000        ; -0.050     ; 1.190      ;
; -0.241 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg3  ; cpuClock           ; clk         ; 1.000        ; -0.050     ; 1.190      ;
; -0.241 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg2  ; cpuClock           ; clk         ; 1.000        ; -0.050     ; 1.190      ;
; -0.241 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg1  ; cpuClock           ; clk         ; 1.000        ; -0.050     ; 1.190      ;
; -0.241 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg0  ; cpuClock           ; clk         ; 1.000        ; -0.050     ; 1.190      ;
; -0.212 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg11 ; cpuClock           ; clk         ; 1.000        ; -0.049     ; 1.162      ;
; -0.212 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg10 ; cpuClock           ; clk         ; 1.000        ; -0.049     ; 1.162      ;
; -0.212 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg9  ; cpuClock           ; clk         ; 1.000        ; -0.049     ; 1.162      ;
; -0.212 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg8  ; cpuClock           ; clk         ; 1.000        ; -0.049     ; 1.162      ;
; -0.212 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg7  ; cpuClock           ; clk         ; 1.000        ; -0.049     ; 1.162      ;
; -0.212 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg6  ; cpuClock           ; clk         ; 1.000        ; -0.049     ; 1.162      ;
; -0.212 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg5  ; cpuClock           ; clk         ; 1.000        ; -0.049     ; 1.162      ;
; -0.212 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg4  ; cpuClock           ; clk         ; 1.000        ; -0.049     ; 1.162      ;
; -0.212 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg3  ; cpuClock           ; clk         ; 1.000        ; -0.049     ; 1.162      ;
; -0.212 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg2  ; cpuClock           ; clk         ; 1.000        ; -0.049     ; 1.162      ;
; -0.212 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg1  ; cpuClock           ; clk         ; 1.000        ; -0.049     ; 1.162      ;
+--------+-----------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sdClock'                                                                                                                                            ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                         ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; -2.154 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[1]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.082     ; 1.604      ;
; -2.154 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[2]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.082     ; 1.604      ;
; -2.154 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[3]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.082     ; 1.604      ;
; -2.154 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[4]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.082     ; 1.604      ;
; -2.154 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[5]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.082     ; 1.604      ;
; -2.154 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[6]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.082     ; 1.604      ;
; -2.154 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[7]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.082     ; 1.604      ;
; -2.153 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[1]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.078     ; 1.607      ;
; -2.076 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[0]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.078     ; 1.530      ;
; -2.076 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[2]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.078     ; 1.530      ;
; -2.067 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[1]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.709     ; 1.890      ;
; -1.942 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[6]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.079     ; 1.395      ;
; -1.942 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[7]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.079     ; 1.395      ;
; -1.942 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[8]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.079     ; 1.395      ;
; -1.942 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[9]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.079     ; 1.395      ;
; -1.942 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[0]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.079     ; 1.395      ;
; -1.942 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[2]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.079     ; 1.395      ;
; -1.942 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[3]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.079     ; 1.395      ;
; -1.942 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[4]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.079     ; 1.395      ;
; -1.942 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[5]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.079     ; 1.395      ;
; -1.856 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[6]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.710     ; 1.678      ;
; -1.856 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[7]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.710     ; 1.678      ;
; -1.856 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[8]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.710     ; 1.678      ;
; -1.856 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[9]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.710     ; 1.678      ;
; -1.856 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[0]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.710     ; 1.678      ;
; -1.856 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[2]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.710     ; 1.678      ;
; -1.856 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[3]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.710     ; 1.678      ;
; -1.856 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[4]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.710     ; 1.678      ;
; -1.856 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[5]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.710     ; 1.678      ;
; -1.850 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[0]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.083     ; 1.299      ;
; -1.849 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[1]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.078     ; 1.303      ;
; -1.849 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[3]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.078     ; 1.303      ;
; -1.849 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[4]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.078     ; 1.303      ;
; -1.849 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[5]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.078     ; 1.303      ;
; -1.849 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[6]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.078     ; 1.303      ;
; -1.849 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[7]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.078     ; 1.303      ;
; -1.811 ; sd_controller:sd1|din_latched[0]  ; sd_controller:sd1|data_sig[0]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.083     ; 1.260      ;
; -1.802 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.write_block_byte        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.078     ; 1.256      ;
; -1.797 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[1]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.709     ; 1.620      ;
; -1.797 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[3]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.709     ; 1.620      ;
; -1.797 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[4]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.709     ; 1.620      ;
; -1.797 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[5]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.709     ; 1.620      ;
; -1.797 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[6]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.709     ; 1.620      ;
; -1.797 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[7]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.709     ; 1.620      ;
; -1.764 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.read_block_data  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.690     ; 1.606      ;
; -1.764 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.rst              ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.690     ; 1.606      ;
; -1.764 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.write_block_wait ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.690     ; 1.606      ;
; -1.764 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.idle             ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.690     ; 1.606      ;
; -1.748 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.receive_byte            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.079     ; 1.201      ;
; -1.712 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[0]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.709     ; 1.535      ;
; -1.712 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[2]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.709     ; 1.535      ;
; -1.617 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.write_block_data        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.082     ; 1.067      ;
; -1.590 ; sd_controller:sd1|block_write     ; sd_controller:sd1|block_start_ack               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.091     ; 1.031      ;
; -1.535 ; sd_controller:sd1|block_read      ; sd_controller:sd1|block_start_ack               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.091     ; 0.976      ;
; -1.519 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.cmd55            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.690     ; 1.361      ;
; -1.518 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.cmd41            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.690     ; 1.360      ;
; -1.518 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.read_block_wait  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.690     ; 1.360      ;
; -1.515 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.poll_cmd         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.690     ; 1.357      ;
; -1.514 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.write_block_init ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.690     ; 1.356      ;
; -1.500 ; sd_controller:sd1|din_latched[2]  ; sd_controller:sd1|data_sig[2]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.082     ; 0.950      ;
; -1.342 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|state.receive_byte            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.710     ; 1.164      ;
; -1.336 ; sd_controller:sd1|byte_counter[6] ; sd_controller:sd1|byte_counter[1]               ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 2.369      ;
; -1.330 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[1]               ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 2.363      ;
; -1.323 ; sd_controller:sd1|block_read      ; sd_controller:sd1|state.idle                    ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.078     ; 0.777      ;
; -1.320 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|byte_counter[1]               ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 2.353      ;
; -1.292 ; sd_controller:sd1|din_latched[7]  ; sd_controller:sd1|data_sig[7]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.082     ; 0.742      ;
; -1.287 ; sd_controller:sd1|block_write     ; sd_controller:sd1|state.idle                    ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.078     ; 0.741      ;
; -1.281 ; sd_controller:sd1|address[25]     ; sd_controller:sd1|cmd_out[33]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.079     ; 0.734      ;
; -1.279 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|sd_write_flag                 ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.078     ; 0.733      ;
; -1.276 ; sd_controller:sd1|address[26]     ; sd_controller:sd1|cmd_out[34]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.079     ; 0.729      ;
; -1.266 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|state.read_block_data         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.698     ; 1.100      ;
; -1.266 ; sd_controller:sd1|address[30]     ; sd_controller:sd1|cmd_out[38]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.079     ; 0.719      ;
; -1.265 ; sd_controller:sd1|address[27]     ; sd_controller:sd1|cmd_out[35]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.079     ; 0.718      ;
; -1.264 ; sd_controller:sd1|address[29]     ; sd_controller:sd1|cmd_out[37]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.079     ; 0.717      ;
; -1.262 ; sd_controller:sd1|address[20]     ; sd_controller:sd1|cmd_out[28]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.079     ; 0.715      ;
; -1.261 ; sd_controller:sd1|address[24]     ; sd_controller:sd1|cmd_out[32]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.079     ; 0.714      ;
; -1.257 ; sd_controller:sd1|din_latched[1]  ; sd_controller:sd1|data_sig[1]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.082     ; 0.707      ;
; -1.250 ; sd_controller:sd1|din_latched[5]  ; sd_controller:sd1|data_sig[5]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.082     ; 0.700      ;
; -1.249 ; sd_controller:sd1|din_latched[3]  ; sd_controller:sd1|data_sig[3]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.082     ; 0.699      ;
; -1.244 ; sd_controller:sd1|din_latched[4]  ; sd_controller:sd1|data_sig[4]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.082     ; 0.694      ;
; -1.241 ; sd_controller:sd1|din_latched[6]  ; sd_controller:sd1|data_sig[6]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.082     ; 0.691      ;
; -1.230 ; sd_controller:sd1|sd_read_flag    ; sd_controller:sd1|byte_counter[1]               ; sdClock          ; sdClock     ; 1.000        ; -0.011     ; 2.251      ;
; -1.217 ; sd_controller:sd1|byte_counter[1] ; sd_controller:sd1|byte_counter[1]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.249      ;
; -1.199 ; sd_controller:sd1|byte_counter[6] ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 2.232      ;
; -1.199 ; sd_controller:sd1|byte_counter[6] ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 2.232      ;
; -1.199 ; sd_controller:sd1|byte_counter[6] ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 2.232      ;
; -1.199 ; sd_controller:sd1|byte_counter[6] ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 2.232      ;
; -1.199 ; sd_controller:sd1|byte_counter[6] ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 2.232      ;
; -1.199 ; sd_controller:sd1|byte_counter[6] ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 2.232      ;
; -1.196 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|byte_counter[1]               ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 2.229      ;
; -1.193 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 2.226      ;
; -1.193 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 2.226      ;
; -1.193 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 2.226      ;
; -1.193 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 2.226      ;
; -1.193 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 2.226      ;
; -1.193 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 2.226      ;
; -1.184 ; sd_controller:sd1|address[13]     ; sd_controller:sd1|cmd_out[21]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.078     ; 0.638      ;
; -1.183 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 2.216      ;
; -1.183 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 2.216      ;
; -1.183 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 2.216      ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'serialClkCount[15]'                                                                                                       ;
+--------+------------------------+-------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                       ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------------------+--------------+--------------------+--------------+------------+------------+
; -1.760 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~33  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.312     ; 1.980      ;
; -1.733 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~33  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.318     ; 1.947      ;
; -1.706 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~32  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.291     ; 1.947      ;
; -1.684 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~33  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.318     ; 1.898      ;
; -1.679 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~32  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.297     ; 1.914      ;
; -1.630 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~32  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.297     ; 1.865      ;
; -1.624 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~82  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.312     ; 1.844      ;
; -1.624 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~79  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.312     ; 1.844      ;
; -1.624 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~80  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.312     ; 1.844      ;
; -1.624 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~81  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.312     ; 1.844      ;
; -1.624 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~84  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.312     ; 1.844      ;
; -1.624 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~77  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.312     ; 1.844      ;
; -1.624 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~78  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.312     ; 1.844      ;
; -1.624 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~83  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.312     ; 1.844      ;
; -1.622 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~138 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.312     ; 1.842      ;
; -1.622 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~135 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.312     ; 1.842      ;
; -1.622 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~136 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.312     ; 1.842      ;
; -1.622 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~137 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.312     ; 1.842      ;
; -1.622 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~140 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.312     ; 1.842      ;
; -1.622 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~133 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.312     ; 1.842      ;
; -1.622 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~134 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.312     ; 1.842      ;
; -1.622 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~139 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.312     ; 1.842      ;
; -1.600 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~49  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.290     ; 1.842      ;
; -1.597 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~82  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.318     ; 1.811      ;
; -1.597 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~79  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.318     ; 1.811      ;
; -1.597 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~80  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.318     ; 1.811      ;
; -1.597 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~81  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.318     ; 1.811      ;
; -1.597 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~84  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.318     ; 1.811      ;
; -1.597 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~77  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.318     ; 1.811      ;
; -1.597 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~78  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.318     ; 1.811      ;
; -1.597 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~83  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.318     ; 1.811      ;
; -1.595 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~138 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.318     ; 1.809      ;
; -1.595 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~135 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.318     ; 1.809      ;
; -1.595 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~136 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.318     ; 1.809      ;
; -1.595 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~137 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.318     ; 1.809      ;
; -1.595 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~140 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.318     ; 1.809      ;
; -1.595 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~133 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.318     ; 1.809      ;
; -1.595 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~134 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.318     ; 1.809      ;
; -1.595 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~139 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.318     ; 1.809      ;
; -1.591 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~130 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.313     ; 1.810      ;
; -1.591 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~127 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.313     ; 1.810      ;
; -1.591 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~128 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.313     ; 1.810      ;
; -1.591 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~129 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.313     ; 1.810      ;
; -1.591 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~132 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.313     ; 1.810      ;
; -1.591 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~125 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.313     ; 1.810      ;
; -1.591 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~126 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.313     ; 1.810      ;
; -1.591 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~131 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.313     ; 1.810      ;
; -1.573 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~49  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.296     ; 1.809      ;
; -1.566 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[6]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.294     ; 1.804      ;
; -1.566 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[5]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.294     ; 1.804      ;
; -1.566 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[4]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.294     ; 1.804      ;
; -1.566 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[3]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.294     ; 1.804      ;
; -1.566 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[2]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.294     ; 1.804      ;
; -1.566 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[1]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.294     ; 1.804      ;
; -1.566 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[0]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.294     ; 1.804      ;
; -1.564 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~130 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.319     ; 1.777      ;
; -1.564 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~127 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.319     ; 1.777      ;
; -1.564 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~128 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.319     ; 1.777      ;
; -1.564 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~129 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.319     ; 1.777      ;
; -1.564 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~132 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.319     ; 1.777      ;
; -1.564 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~125 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.319     ; 1.777      ;
; -1.564 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~126 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.319     ; 1.777      ;
; -1.564 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~131 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.319     ; 1.777      ;
; -1.548 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~82  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.318     ; 1.762      ;
; -1.548 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~79  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.318     ; 1.762      ;
; -1.548 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~80  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.318     ; 1.762      ;
; -1.548 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~81  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.318     ; 1.762      ;
; -1.548 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~84  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.318     ; 1.762      ;
; -1.548 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~77  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.318     ; 1.762      ;
; -1.548 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~78  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.318     ; 1.762      ;
; -1.548 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~83  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.318     ; 1.762      ;
; -1.546 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~138 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.318     ; 1.760      ;
; -1.546 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~135 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.318     ; 1.760      ;
; -1.546 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~136 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.318     ; 1.760      ;
; -1.546 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~137 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.318     ; 1.760      ;
; -1.546 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~140 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.318     ; 1.760      ;
; -1.546 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~133 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.318     ; 1.760      ;
; -1.546 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~134 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.318     ; 1.760      ;
; -1.546 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~139 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.318     ; 1.760      ;
; -1.539 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~96  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.291     ; 1.780      ;
; -1.534 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~44  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.295     ; 1.771      ;
; -1.534 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~37  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.295     ; 1.771      ;
; -1.524 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~49  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.296     ; 1.760      ;
; -1.521 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~122 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.312     ; 1.741      ;
; -1.521 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~119 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.312     ; 1.741      ;
; -1.521 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~120 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.312     ; 1.741      ;
; -1.521 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~121 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.312     ; 1.741      ;
; -1.521 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~124 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.312     ; 1.741      ;
; -1.521 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~117 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.312     ; 1.741      ;
; -1.521 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~118 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.312     ; 1.741      ;
; -1.521 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~123 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.312     ; 1.741      ;
; -1.515 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~130 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.319     ; 1.728      ;
; -1.515 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~127 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.319     ; 1.728      ;
; -1.515 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~128 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.319     ; 1.728      ;
; -1.515 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~129 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.319     ; 1.728      ;
; -1.515 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~132 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.319     ; 1.728      ;
; -1.515 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~125 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.319     ; 1.728      ;
; -1.515 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~126 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.319     ; 1.728      ;
; -1.515 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~131 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.319     ; 1.728      ;
; -1.513 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~18  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.311     ; 1.734      ;
+--------+------------------------+-------------------------------+--------------+--------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'T80s:cpu1|IORQ_n'                                                                                                                            ;
+--------+-----------------------------------+-----------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------------+------------------+--------------+------------+------------+
; -1.389 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[3]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.487     ; 1.934      ;
; -1.325 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.485     ; 1.872      ;
; -1.302 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.485     ; 1.849      ;
; -1.271 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.485     ; 1.818      ;
; -1.259 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|dataOut[3]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.487     ; 1.804      ;
; -1.240 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.485     ; 1.787      ;
; -1.210 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|dataOut[2]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.487     ; 1.755      ;
; -1.199 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.485     ; 1.746      ;
; -1.192 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.483     ; 1.741      ;
; -1.192 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.483     ; 1.741      ;
; -1.192 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[5] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.483     ; 1.741      ;
; -1.192 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[4] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.483     ; 1.741      ;
; -1.192 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.483     ; 1.741      ;
; -1.192 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[3] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.483     ; 1.741      ;
; -1.182 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[2]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.487     ; 1.727      ;
; -1.170 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|dataOut[5]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.487     ; 1.715      ;
; -1.170 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.485     ; 1.717      ;
; -1.155 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|host_read_flag  ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; -0.335     ; 1.352      ;
; -1.142 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[5]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.487     ; 1.687      ;
; -1.128 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.485     ; 1.675      ;
; -1.124 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.485     ; 1.671      ;
; -1.117 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|dataOut[6]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.504     ; 1.645      ;
; -1.086 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|dataOut[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.503     ; 1.615      ;
; -1.079 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|dataOut[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.503     ; 1.608      ;
; -1.065 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|rxReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.483     ; 1.614      ;
; -1.065 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|rxReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.483     ; 1.614      ;
; -1.065 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|rxReadPointer[5] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.483     ; 1.614      ;
; -1.065 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|rxReadPointer[4] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.483     ; 1.614      ;
; -1.065 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|rxReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.483     ; 1.614      ;
; -1.065 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|rxReadPointer[3] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.483     ; 1.614      ;
; -1.056 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|rxReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.483     ; 1.605      ;
; -1.056 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|rxReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.483     ; 1.605      ;
; -1.056 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|rxReadPointer[5] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.483     ; 1.605      ;
; -1.056 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|rxReadPointer[4] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.483     ; 1.605      ;
; -1.056 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|rxReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.483     ; 1.605      ;
; -1.056 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|rxReadPointer[3] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.483     ; 1.605      ;
; -1.056 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|rxReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.483     ; 1.605      ;
; -1.056 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|rxReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.483     ; 1.605      ;
; -1.056 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|rxReadPointer[5] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.483     ; 1.605      ;
; -1.056 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|rxReadPointer[4] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.483     ; 1.605      ;
; -1.056 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|rxReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.483     ; 1.605      ;
; -1.056 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|rxReadPointer[3] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.483     ; 1.605      ;
; -1.032 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|dataOut[6]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.504     ; 1.560      ;
; -0.992 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.485     ; 1.539      ;
; -0.988 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.485     ; 1.535      ;
; -0.866 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.485     ; 1.413      ;
; -0.862 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.485     ; 1.409      ;
; -0.795 ; T80s:cpu1|T80:u0|A[0]             ; n_RomActive                       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; -0.546     ; 0.781      ;
; -0.791 ; bufferedUART:io1|txByteWritten    ; bufferedUART:io1|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -0.396     ; 0.927      ;
; -0.776 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|dataOut[5]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.487     ; 1.321      ;
; -0.775 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|dataOut[2]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.487     ; 1.320      ;
; -0.772 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|dataOut[3]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.487     ; 1.317      ;
; -0.765 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|dataOut[2]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.487     ; 1.310      ;
; -0.765 ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|host_read_flag  ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.486      ; 1.783      ;
; -0.763 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|dataOut[3]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.487     ; 1.308      ;
; -0.758 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|dataOut[5]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.487     ; 1.303      ;
; -0.752 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|dataOut[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.503     ; 1.281      ;
; -0.747 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.485     ; 1.294      ;
; -0.743 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.485     ; 1.290      ;
; -0.707 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|rxReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.483     ; 1.256      ;
; -0.707 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|rxReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.483     ; 1.256      ;
; -0.707 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|rxReadPointer[5] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.483     ; 1.256      ;
; -0.707 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|rxReadPointer[4] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.483     ; 1.256      ;
; -0.707 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|rxReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.483     ; 1.256      ;
; -0.707 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|rxReadPointer[3] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.483     ; 1.256      ;
; -0.687 ; bufferedUART:io1|controlReg[5]    ; bufferedUART:io1|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -0.396     ; 0.823      ;
; -0.665 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|dataOut[6]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.504     ; 1.193      ;
; -0.645 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.485     ; 1.192      ;
; -0.645 ; bufferedUART:io1|controlReg[6]    ; bufferedUART:io1|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -0.396     ; 0.781      ;
; -0.635 ; T80s:cpu1|T80:u0|DO[7]            ; sd_controller:sd1|address[24]     ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.579      ; 1.746      ;
; -0.588 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|rxReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.483     ; 1.137      ;
; -0.588 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|rxReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.483     ; 1.137      ;
; -0.588 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|rxReadPointer[5] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.483     ; 1.137      ;
; -0.588 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|rxReadPointer[4] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.483     ; 1.137      ;
; -0.588 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|rxReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.483     ; 1.137      ;
; -0.588 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|rxReadPointer[3] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.483     ; 1.137      ;
; -0.545 ; bufferedUART:io1|txByteWritten    ; bufferedUART:io1|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -0.396     ; 0.681      ;
; -0.535 ; bufferedUART:io1|rxInPointer[1]   ; bufferedUART:io1|rxReadPointer[0] ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.704      ; 1.771      ;
; -0.535 ; bufferedUART:io1|rxInPointer[1]   ; bufferedUART:io1|rxReadPointer[1] ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.704      ; 1.771      ;
; -0.535 ; bufferedUART:io1|rxInPointer[1]   ; bufferedUART:io1|rxReadPointer[5] ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.704      ; 1.771      ;
; -0.535 ; bufferedUART:io1|rxInPointer[1]   ; bufferedUART:io1|rxReadPointer[4] ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.704      ; 1.771      ;
; -0.535 ; bufferedUART:io1|rxInPointer[1]   ; bufferedUART:io1|rxReadPointer[2] ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.704      ; 1.771      ;
; -0.535 ; bufferedUART:io1|rxInPointer[1]   ; bufferedUART:io1|rxReadPointer[3] ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.704      ; 1.771      ;
; -0.534 ; bufferedUART:io1|rxInPointer[1]   ; bufferedUART:io1|dataOut[7]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.702      ; 1.768      ;
; -0.531 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.485     ; 1.078      ;
; -0.530 ; bufferedUART:io1|rxInPointer[1]   ; bufferedUART:io1|dataOut[0]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.702      ; 1.764      ;
; -0.504 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.503     ; 1.033      ;
; -0.474 ; bufferedUART:io1|rxBuffer~92      ; bufferedUART:io1|dataOut[7]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.702      ; 1.708      ;
; -0.474 ; T80s:cpu1|T80:u0|DO[7]            ; sd_controller:sd1|din_latched[7]  ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.579      ; 1.585      ;
; -0.474 ; T80s:cpu1|T80:u0|DO[7]            ; sd_controller:sd1|address[16]     ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.593      ; 1.599      ;
; -0.441 ; bufferedUART:io1|rxInPointer[0]   ; bufferedUART:io1|rxReadPointer[0] ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.704      ; 1.677      ;
; -0.441 ; bufferedUART:io1|rxInPointer[0]   ; bufferedUART:io1|rxReadPointer[1] ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.704      ; 1.677      ;
; -0.441 ; bufferedUART:io1|rxInPointer[0]   ; bufferedUART:io1|rxReadPointer[5] ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.704      ; 1.677      ;
; -0.441 ; bufferedUART:io1|rxInPointer[0]   ; bufferedUART:io1|rxReadPointer[4] ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.704      ; 1.677      ;
; -0.441 ; bufferedUART:io1|rxInPointer[0]   ; bufferedUART:io1|rxReadPointer[2] ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.704      ; 1.677      ;
; -0.441 ; bufferedUART:io1|rxInPointer[0]   ; bufferedUART:io1|rxReadPointer[3] ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.704      ; 1.677      ;
; -0.440 ; bufferedUART:io1|rxInPointer[0]   ; bufferedUART:io1|dataOut[7]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.702      ; 1.674      ;
; -0.436 ; bufferedUART:io1|rxInPointer[0]   ; bufferedUART:io1|dataOut[0]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.702      ; 1.670      ;
; -0.420 ; bufferedUART:io1|rxInPointer[3]   ; bufferedUART:io1|rxReadPointer[0] ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.704      ; 1.656      ;
; -0.420 ; bufferedUART:io1|rxInPointer[3]   ; bufferedUART:io1|rxReadPointer[1] ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.704      ; 1.656      ;
+--------+-----------------------------------+-----------------------------------+--------------------+------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                              ;
+--------+-----------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                                                                                                ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -1.332 ; serialClkCount[15]    ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; 0.000        ; 1.434      ; 0.395      ;
; -0.832 ; serialClkCount[15]    ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; -0.500       ; 1.434      ; 0.395      ;
; -0.396 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.027      ; 0.769      ;
; -0.370 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[4]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.427      ; 1.350      ;
; -0.359 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[0]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.422      ; 1.356      ;
; -0.359 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[1]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.422      ; 1.356      ;
; -0.359 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[3]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.422      ; 1.356      ;
; -0.359 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[6]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.422      ; 1.356      ;
; -0.353 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[2]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.428      ; 1.368      ;
; -0.353 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[7]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.428      ; 1.368      ;
; -0.350 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[5]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.418      ; 1.361      ;
; -0.310 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 1.017      ; 0.845      ;
; -0.298 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.918      ; 0.758      ;
; -0.296 ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.027      ; 0.869      ;
; -0.287 ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 1.017      ; 0.868      ;
; -0.275 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.003      ; 0.866      ;
; -0.264 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.027      ; 0.901      ;
; -0.264 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.017      ; 0.891      ;
; -0.262 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.015      ; 0.891      ;
; -0.258 ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 1.019      ; 0.899      ;
; -0.258 ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.003      ; 0.883      ;
; -0.247 ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.015      ; 0.906      ;
; -0.245 ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.009      ; 0.902      ;
; -0.239 ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.027      ; 0.926      ;
; -0.237 ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.030      ; 0.931      ;
; -0.233 ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.015      ; 0.920      ;
; -0.229 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.003      ; 0.912      ;
; -0.215 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.999      ; 0.922      ;
; -0.209 ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.995      ; 0.924      ;
; -0.198 ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 1.011      ; 0.951      ;
; -0.194 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.933      ; 0.877      ;
; -0.189 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.930      ; 0.879      ;
; -0.189 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.912      ; 0.861      ;
; -0.189 ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.999      ; 0.948      ;
; -0.183 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.030      ; 0.985      ;
; -0.172 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.771      ; 0.737      ;
; -0.153 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.027      ; 1.012      ;
; -0.149 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.922      ; 0.911      ;
; -0.138 ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.773      ; 0.773      ;
; -0.122 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.759      ; 0.775      ;
; -0.120 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 1.019      ; 1.037      ;
; -0.109 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.015      ; 1.044      ;
; -0.104 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.015      ; 1.049      ;
; -0.102 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.759      ; 0.795      ;
; -0.093 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.027      ; 1.072      ;
; -0.088 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 1.016      ; 1.066      ;
; -0.084 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.009      ; 1.063      ;
; -0.064 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.995      ; 1.069      ;
; -0.057 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.999      ; 1.080      ;
; -0.041 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.019      ; 1.116      ;
; -0.032 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.022      ; 1.128      ;
; -0.023 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.030      ; 1.145      ;
; -0.014 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.924      ; 1.048      ;
; -0.013 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.773      ; 0.898      ;
; 0.001  ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.783      ; 0.922      ;
; 0.009  ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.763      ; 0.910      ;
; 0.018  ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.922      ; 1.078      ;
; 0.033  ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.767      ; 0.938      ;
; 0.035  ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 1.016      ; 1.189      ;
; 0.041  ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 1.019      ; 1.198      ;
; 0.043  ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.769      ; 0.950      ;
; 0.043  ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.747      ; 0.928      ;
; 0.046  ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 1.019      ; 1.203      ;
; 0.047  ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.770      ; 0.955      ;
; 0.049  ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.019      ; 1.206      ;
; 0.052  ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.021      ; 1.211      ;
; 0.060  ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 1.022      ; 1.220      ;
; 0.063  ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.021      ; 1.222      ;
; 0.067  ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.015      ; 1.220      ;
; 0.069  ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 1.022      ; 1.229      ;
; 0.069  ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.743      ; 0.950      ;
; 0.083  ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.009      ; 1.230      ;
; 0.094  ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.783      ; 1.015      ;
; 0.099  ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.021      ; 1.258      ;
; 0.101  ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.995      ; 1.234      ;
; 0.105  ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.759      ; 1.002      ;
; 0.106  ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.925      ; 1.169      ;
; 0.119  ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.771      ; 1.028      ;
; 0.126  ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.919      ; 1.183      ;
; 0.130  ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[4]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.427      ; 1.350      ;
; 0.134  ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.016      ; 1.288      ;
; 0.138  ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.751      ; 1.027      ;
; 0.141  ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[0]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.422      ; 1.356      ;
; 0.141  ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[1]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.422      ; 1.356      ;
; 0.141  ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[3]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.422      ; 1.356      ;
; 0.141  ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[6]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.422      ; 1.356      ;
; 0.143  ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.914      ; 1.195      ;
; 0.144  ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.011      ; 1.293      ;
; 0.147  ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[2]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.428      ; 1.368      ;
; 0.147  ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[7]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.428      ; 1.368      ;
; 0.150  ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[5]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.418      ; 1.361      ;
; 0.173  ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.902      ; 1.213      ;
; 0.179  ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.898      ; 1.215      ;
; 0.182  ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.918      ; 1.238      ;
; 0.182  ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.764      ; 1.084      ;
; 0.183  ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.775      ; 1.096      ;
; 0.192  ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.775      ; 1.105      ;
; 0.194  ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.757      ; 1.089      ;
; 0.205  ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.778      ; 1.121      ;
; 0.207  ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 1.011      ; 1.356      ;
+--------+-----------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'T80s:cpu1|IORQ_n'                                                                                                                             ;
+--------+-----------------------------------+-----------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------------+------------------+--------------+------------+------------+
; -0.630 ; bufferedUART:io1|txByteSent       ; bufferedUART:io1|txByteWritten    ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.000        ; 1.096      ; 0.618      ;
; -0.252 ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|dataOut[0]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.893      ; 0.793      ;
; -0.219 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|rxReadPointer[5] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.483      ; 0.416      ;
; -0.146 ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|dataOut[1]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.893      ; 0.899      ;
; -0.132 ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|dataOut[5]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.891      ; 0.911      ;
; -0.132 ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|dataOut[2]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.891      ; 0.911      ;
; -0.132 ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|dataOut[3]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.891      ; 0.911      ;
; -0.118 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|rxReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.483      ; 0.517      ;
; -0.115 ; bufferedUART:io1|rxBuffer~121     ; bufferedUART:io1|dataOut[4]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.187      ; 0.724      ;
; -0.107 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|rxReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.483      ; 0.528      ;
; -0.105 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|rxReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.483      ; 0.530      ;
; -0.102 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|rxReadPointer[4] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.483      ; 0.533      ;
; -0.102 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[3] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.483      ; 0.533      ;
; -0.100 ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|dataOut[4]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.875      ; 0.927      ;
; -0.100 ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|dataOut[6]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.874      ; 0.926      ;
; -0.057 ; bufferedUART:io1|rxBuffer~33      ; bufferedUART:io1|dataOut[4]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.187      ; 0.782      ;
; -0.031 ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|dataOut[7]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.893      ; 1.014      ;
; -0.016 ; bufferedUART:io1|rxBuffer~70      ; bufferedUART:io1|dataOut[1]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.190      ; 0.826      ;
; 0.002  ; bufferedUART:io1|rxBuffer~69      ; bufferedUART:io1|dataOut[0]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.190      ; 0.844      ;
; 0.002  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[9]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.755      ; 1.409      ;
; 0.002  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[10]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.755      ; 1.409      ;
; 0.002  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[11]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.755      ; 1.409      ;
; 0.002  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[12]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.755      ; 1.409      ;
; 0.002  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[13]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.755      ; 1.409      ;
; 0.002  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[14]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.755      ; 1.409      ;
; 0.002  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[15]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.755      ; 1.409      ;
; 0.010  ; bufferedUART:io1|rxBuffer~136     ; bufferedUART:io1|dataOut[3]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.203      ; 0.865      ;
; 0.020  ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|rxReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.483      ; 0.655      ;
; 0.028  ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|rxReadPointer[0] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.895      ; 1.075      ;
; 0.028  ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|rxReadPointer[1] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.895      ; 1.075      ;
; 0.028  ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|rxReadPointer[5] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.895      ; 1.075      ;
; 0.028  ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|rxReadPointer[4] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.895      ; 1.075      ;
; 0.028  ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|rxReadPointer[2] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.895      ; 1.075      ;
; 0.028  ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|rxReadPointer[3] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.895      ; 1.075      ;
; 0.028  ; bufferedUART:io1|txByteSent       ; bufferedUART:io1|dataOut[1]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.183      ; 0.863      ;
; 0.033  ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|rxReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.483      ; 0.668      ;
; 0.035  ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|rxReadPointer[3] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.483      ; 0.670      ;
; 0.036  ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|rxReadPointer[5] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.483      ; 0.671      ;
; 0.036  ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[4] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.483      ; 0.671      ;
; 0.037  ; bufferedUART:io1|rxBuffer~103     ; bufferedUART:io1|dataOut[2]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.190      ; 0.879      ;
; 0.055  ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|rxReadPointer[3] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.483      ; 0.690      ;
; 0.056  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|din_latched[0]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.741      ; 1.449      ;
; 0.056  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|din_latched[1]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.741      ; 1.449      ;
; 0.056  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|din_latched[2]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.741      ; 1.449      ;
; 0.056  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|din_latched[3]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.741      ; 1.449      ;
; 0.056  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|din_latched[4]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.741      ; 1.449      ;
; 0.056  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|din_latched[5]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.741      ; 1.449      ;
; 0.056  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|din_latched[6]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.741      ; 1.449      ;
; 0.056  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|din_latched[7]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.741      ; 1.449      ;
; 0.057  ; bufferedUART:io1|rxBuffer~112     ; bufferedUART:io1|dataOut[3]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.188      ; 0.897      ;
; 0.068  ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|rxReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.483      ; 0.703      ;
; 0.070  ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|rxReadPointer[4] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.483      ; 0.705      ;
; 0.071  ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[5] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.483      ; 0.706      ;
; 0.072  ; bufferedUART:io1|rxBuffer~119     ; bufferedUART:io1|dataOut[2]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.203      ; 0.927      ;
; 0.085  ; bufferedUART:io1|rxBuffer~138     ; bufferedUART:io1|dataOut[5]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.203      ; 0.940      ;
; 0.090  ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|rxReadPointer[4] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.483      ; 0.725      ;
; 0.097  ; bufferedUART:io1|rxBuffer~37      ; bufferedUART:io1|dataOut[0]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.188      ; 0.937      ;
; 0.103  ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|rxReadPointer[3] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.483      ; 0.738      ;
; 0.103  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|block_read      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.760      ; 1.515      ;
; 0.104  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|block_write     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.760      ; 1.516      ;
; 0.105  ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|rxReadPointer[5] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.483      ; 0.740      ;
; 0.112  ; bufferedUART:io1|rxBuffer~106     ; bufferedUART:io1|dataOut[5]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.190      ; 0.954      ;
; 0.122  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|host_write_flag ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.741      ; 1.515      ;
; 0.125  ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|rxReadPointer[5] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.483      ; 0.760      ;
; 0.131  ; bufferedUART:io1|rxBuffer~111     ; bufferedUART:io1|dataOut[2]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.202      ; 0.985      ;
; 0.132  ; bufferedUART:io1|rxBuffer~56      ; bufferedUART:io1|dataOut[3]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.181      ; 0.965      ;
; 0.135  ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|rxReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.483      ; 0.770      ;
; 0.135  ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|rxReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.483      ; 0.770      ;
; 0.135  ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|rxReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.483      ; 0.770      ;
; 0.135  ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|rxReadPointer[3] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.483      ; 0.770      ;
; 0.138  ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|rxReadPointer[4] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.483      ; 0.773      ;
; 0.139  ; sd_controller:sd1|block_write     ; sd_controller:sd1|block_write     ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.076      ; 0.367      ;
; 0.139  ; sd_controller:sd1|block_read      ; sd_controller:sd1|block_read      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.076      ; 0.367      ;
; 0.151  ; bufferedUART:io1|rxBuffer~139     ; bufferedUART:io1|dataOut[6]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.186      ; 0.989      ;
; 0.159  ; sd_controller:sd1|sd_write_flag   ; sd_controller:sd1|host_write_flag ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 1.078      ; 0.889      ;
; 0.167  ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[6]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.462      ; 0.781      ;
; 0.167  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[25]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.741      ; 1.560      ;
; 0.167  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[26]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.741      ; 1.560      ;
; 0.167  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[27]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.741      ; 1.560      ;
; 0.167  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[28]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.741      ; 1.560      ;
; 0.167  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[29]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.741      ; 1.560      ;
; 0.167  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[30]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.741      ; 1.560      ;
; 0.167  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[31]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.741      ; 1.560      ;
; 0.169  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[17]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.741      ; 1.562      ;
; 0.169  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[18]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.741      ; 1.562      ;
; 0.169  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[19]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.741      ; 1.562      ;
; 0.169  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[20]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.741      ; 1.562      ;
; 0.169  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[21]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.741      ; 1.562      ;
; 0.169  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[22]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.741      ; 1.562      ;
; 0.169  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[23]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.741      ; 1.562      ;
; 0.169  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[24]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.741      ; 1.562      ;
; 0.173  ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|rxReadPointer[5] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.483      ; 0.808      ;
; 0.178  ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|address[16]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.755      ; 1.585      ;
; 0.190  ; bufferedUART:io1|rxBuffer~44      ; bufferedUART:io1|dataOut[7]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.188      ; 1.030      ;
; 0.194  ; bufferedUART:io1|rxBuffer~54      ; bufferedUART:io1|dataOut[1]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.183      ; 1.029      ;
; 0.195  ; bufferedUART:io1|rxBuffer~17      ; bufferedUART:io1|dataOut[4]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.186      ; 1.033      ;
; 0.204  ; bufferedUART:io1|rxBuffer~39      ; bufferedUART:io1|dataOut[2]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.190      ; 1.046      ;
; 0.205  ; bufferedUART:io1|rxBuffer~133     ; bufferedUART:io1|dataOut[0]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.205      ; 1.062      ;
; 0.206  ; bufferedUART:io1|rxBuffer~108     ; bufferedUART:io1|dataOut[7]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.192      ; 1.050      ;
; 0.209  ; bufferedUART:io1|rxBuffer~66      ; bufferedUART:io1|dataOut[5]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.188      ; 1.049      ;
+--------+-----------------------------------+-----------------------------------+--------------------+------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'cpuClock'                                                                                                                ;
+--------+----------------------------+----------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+------------------+-------------+--------------+------------+------------+
; -0.507 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[6]        ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.565      ; 1.351      ;
; -0.505 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[7]        ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.565      ; 1.353      ;
; -0.488 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[7]     ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.564      ; 1.369      ;
; -0.486 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.564      ; 1.371      ;
; -0.181 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[5]        ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.552      ; 1.664      ;
; -0.181 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.552      ; 1.664      ;
; -0.085 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[1]        ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.572      ; 1.780      ;
; -0.082 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[4]        ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.572      ; 1.783      ;
; -0.081 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[0]        ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.572      ; 1.784      ;
; -0.041 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.562      ; 1.814      ;
; -0.041 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.562      ; 1.814      ;
; -0.039 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[2]        ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.562      ; 1.816      ;
; -0.038 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[3]        ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.562      ; 1.817      ;
; -0.007 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[6]        ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.565      ; 1.351      ;
; -0.005 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[7]        ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.565      ; 1.353      ;
; 0.012  ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[7]     ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.564      ; 1.369      ;
; 0.014  ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.564      ; 1.371      ;
; 0.022  ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.572      ; 1.887      ;
; 0.025  ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.572      ; 1.890      ;
; 0.027  ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.572      ; 1.892      ;
; 0.155  ; T80s:cpu1|T80:u0|A[3]      ; T80s:cpu1|DI_Reg[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.846      ; 1.153      ;
; 0.157  ; T80s:cpu1|T80:u0|A[3]      ; T80s:cpu1|DI_Reg[7]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.846      ; 1.155      ;
; 0.174  ; T80s:cpu1|T80:u0|A[3]      ; T80s:cpu1|T80:u0|IR[7]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.845      ; 1.171      ;
; 0.176  ; T80s:cpu1|T80:u0|A[3]      ; T80s:cpu1|T80:u0|IR[6]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.845      ; 1.173      ;
; 0.215  ; T80s:cpu1|T80:u0|TState[0] ; T80s:cpu1|T80:u0|TState[0] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|TState[1] ; T80s:cpu1|T80:u0|TState[1] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|TState[2] ; T80s:cpu1|T80:u0|TState[2] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|Alternate ; T80s:cpu1|T80:u0|Alternate ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|Halt_FF   ; T80s:cpu1|T80:u0|Halt_FF   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|R[7]      ; T80s:cpu1|T80:u0|R[7]      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|IntE_FF2  ; T80s:cpu1|T80:u0|IntE_FF2  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|BTR_r     ; T80s:cpu1|T80:u0|BTR_r     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|MCycle[0] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.240  ; T80s:cpu1|T80:u0|R[6]      ; T80s:cpu1|T80:u0|R[6]      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.392      ;
; 0.241  ; T80s:cpu1|T80:u0|I[0]      ; T80s:cpu1|T80:u0|A[8]      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.393      ;
; 0.247  ; T80s:cpu1|T80:u0|ACC[0]    ; T80s:cpu1|T80:u0|Ap[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.399      ;
; 0.247  ; T80s:cpu1|T80:u0|ACC[1]    ; T80s:cpu1|T80:u0|Ap[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.399      ;
; 0.285  ; T80s:cpu1|T80:u0|A[1]      ; T80s:cpu1|DI_Reg[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 1.090      ; 1.527      ;
; 0.287  ; T80s:cpu1|T80:u0|A[1]      ; T80s:cpu1|DI_Reg[7]        ; cpuClock         ; cpuClock    ; 0.000        ; 1.090      ; 1.529      ;
; 0.304  ; T80s:cpu1|T80:u0|A[1]      ; T80s:cpu1|T80:u0|IR[7]     ; cpuClock         ; cpuClock    ; 0.000        ; 1.089      ; 1.545      ;
; 0.306  ; sd_controller:sd1|dout[1]  ; T80s:cpu1|DI_Reg[1]        ; sdClock          ; cpuClock    ; 0.000        ; 0.418      ; 0.876      ;
; 0.306  ; T80s:cpu1|T80:u0|A[1]      ; T80s:cpu1|T80:u0|IR[6]     ; cpuClock         ; cpuClock    ; 0.000        ; 1.089      ; 1.547      ;
; 0.310  ; sd_controller:sd1|dout[1]  ; T80s:cpu1|T80:u0|IR[1]     ; sdClock          ; cpuClock    ; 0.000        ; 0.418      ; 0.880      ;
; 0.313  ; sd_controller:sd1|dout[4]  ; T80s:cpu1|T80:u0|IR[4]     ; sdClock          ; cpuClock    ; 0.000        ; 0.418      ; 0.883      ;
; 0.314  ; sd_controller:sd1|dout[0]  ; T80s:cpu1|DI_Reg[0]        ; sdClock          ; cpuClock    ; 0.000        ; 0.418      ; 0.884      ;
; 0.315  ; sd_controller:sd1|dout[4]  ; T80s:cpu1|DI_Reg[4]        ; sdClock          ; cpuClock    ; 0.000        ; 0.418      ; 0.885      ;
; 0.317  ; sd_controller:sd1|dout[0]  ; T80s:cpu1|T80:u0|IR[0]     ; sdClock          ; cpuClock    ; 0.000        ; 0.418      ; 0.887      ;
; 0.319  ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[5]        ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.552      ; 1.664      ;
; 0.319  ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.552      ; 1.664      ;
; 0.331  ; T80s:cpu1|T80:u0|ACC[6]    ; T80s:cpu1|T80:u0|Ap[6]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.483      ;
; 0.333  ; T80s:cpu1|T80:u0|F[1]      ; T80s:cpu1|T80:u0|Fp[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.485      ;
; 0.334  ; T80s:cpu1|T80:u0|ACC[2]    ; T80s:cpu1|T80:u0|Ap[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.486      ;
; 0.337  ; T80s:cpu1|T80:u0|ACC[5]    ; T80s:cpu1|T80:u0|Ap[5]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.489      ;
; 0.338  ; T80s:cpu1|T80:u0|ACC[4]    ; T80s:cpu1|T80:u0|Ap[4]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.490      ;
; 0.339  ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|Fp[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.491      ;
; 0.347  ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|Fp[7]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.499      ;
; 0.356  ; T80s:cpu1|T80:u0|R[2]      ; T80s:cpu1|T80:u0|R[2]      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.508      ;
; 0.358  ; T80s:cpu1|T80:u0|R[4]      ; T80s:cpu1|T80:u0|R[4]      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; T80s:cpu1|T80:u0|I[2]      ; T80s:cpu1|T80:u0|A[10]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.510      ;
; 0.362  ; T80s:cpu1|T80:u0|I[6]      ; T80s:cpu1|T80:u0|A[14]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.514      ;
; 0.363  ; T80s:cpu1|T80:u0|Ap[1]     ; T80s:cpu1|T80:u0|ACC[1]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.515      ;
; 0.365  ; T80s:cpu1|T80:u0|I[1]      ; T80s:cpu1|T80:u0|A[9]      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.517      ;
; 0.367  ; T80s:cpu1|T80:u0|Ap[4]     ; T80s:cpu1|T80:u0|ACC[4]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; T80s:cpu1|T80:u0|A[7]      ; T80s:cpu1|DI_Reg[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.846      ; 1.365      ;
; 0.369  ; T80s:cpu1|T80:u0|R[0]      ; T80s:cpu1|T80:u0|R[0]      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; T80s:cpu1|T80:u0|R[1]      ; T80s:cpu1|T80:u0|R[1]      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; T80s:cpu1|T80:u0|I[3]      ; T80s:cpu1|T80:u0|A[11]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; T80s:cpu1|T80:u0|A[7]      ; T80s:cpu1|DI_Reg[7]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.846      ; 1.367      ;
; 0.371  ; T80s:cpu1|T80:u0|R[3]      ; T80s:cpu1|T80:u0|R[3]      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; T80s:cpu1|T80:u0|R[5]      ; T80s:cpu1|T80:u0|R[5]      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.523      ;
; 0.377  ; T80s:cpu1|T80:u0|Ap[0]     ; T80s:cpu1|T80:u0|ACC[0]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.529      ;
; 0.381  ; T80s:cpu1|T80:u0|Ap[5]     ; T80s:cpu1|T80:u0|ACC[5]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.533      ;
; 0.382  ; T80s:cpu1|T80:u0|TState[0] ; T80s:cpu1|T80:u0|TState[1] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.534      ;
; 0.383  ; sd_controller:sd1|dout[5]  ; T80s:cpu1|DI_Reg[5]        ; sdClock          ; cpuClock    ; 0.000        ; 0.398      ; 0.933      ;
; 0.384  ; sd_controller:sd1|dout[5]  ; T80s:cpu1|T80:u0|IR[5]     ; sdClock          ; cpuClock    ; 0.000        ; 0.398      ; 0.934      ;
; 0.385  ; T80s:cpu1|T80:u0|TState[0] ; T80s:cpu1|T80:u0|TState[2] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.537      ;
; 0.386  ; T80s:cpu1|T80:u0|A[7]      ; T80s:cpu1|T80:u0|IR[7]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.845      ; 1.383      ;
; 0.388  ; T80s:cpu1|T80:u0|A[7]      ; T80s:cpu1|T80:u0|IR[6]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.845      ; 1.385      ;
; 0.394  ; T80s:cpu1|T80:u0|TState[1] ; T80s:cpu1|T80:u0|TState[2] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.546      ;
; 0.415  ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[1]        ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.572      ; 1.780      ;
; 0.416  ; sd_controller:sd1|dout[3]  ; T80s:cpu1|T80:u0|IR[3]     ; sdClock          ; cpuClock    ; 0.000        ; 0.408      ; 0.976      ;
; 0.418  ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[4]        ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.572      ; 1.783      ;
; 0.419  ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[0]        ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.572      ; 1.784      ;
; 0.420  ; sd_controller:sd1|dout[3]  ; T80s:cpu1|DI_Reg[3]        ; sdClock          ; cpuClock    ; 0.000        ; 0.408      ; 0.980      ;
; 0.420  ; T80s:cpu1|T80:u0|A[2]      ; T80s:cpu1|DI_Reg[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.838      ; 1.410      ;
; 0.421  ; T80s:cpu1|RD_n             ; T80s:cpu1|DI_Reg[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.838      ; 1.411      ;
; 0.422  ; sd_controller:sd1|dout[2]  ; T80s:cpu1|DI_Reg[2]        ; sdClock          ; cpuClock    ; 0.000        ; 0.408      ; 0.982      ;
; 0.422  ; T80s:cpu1|T80:u0|A[4]      ; T80s:cpu1|DI_Reg[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 1.090      ; 1.664      ;
; 0.422  ; T80s:cpu1|T80:u0|A[2]      ; T80s:cpu1|DI_Reg[7]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.838      ; 1.412      ;
; 0.423  ; sd_controller:sd1|dout[2]  ; T80s:cpu1|T80:u0|IR[2]     ; sdClock          ; cpuClock    ; 0.000        ; 0.408      ; 0.983      ;
; 0.423  ; T80s:cpu1|RD_n             ; T80s:cpu1|DI_Reg[7]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.838      ; 1.413      ;
; 0.424  ; T80s:cpu1|T80:u0|A[4]      ; T80s:cpu1|DI_Reg[7]        ; cpuClock         ; cpuClock    ; 0.000        ; 1.090      ; 1.666      ;
; 0.435  ; T80s:cpu1|T80:u0|F[4]      ; T80s:cpu1|T80:u0|Fp[4]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.587      ;
; 0.439  ; T80s:cpu1|T80:u0|A[2]      ; T80s:cpu1|T80:u0|IR[7]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.837      ; 1.428      ;
; 0.440  ; T80s:cpu1|RD_n             ; T80s:cpu1|T80:u0|IR[7]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.837      ; 1.429      ;
; 0.441  ; T80s:cpu1|T80:u0|A[4]      ; T80s:cpu1|T80:u0|IR[7]     ; cpuClock         ; cpuClock    ; 0.000        ; 1.089      ; 1.682      ;
; 0.441  ; T80s:cpu1|T80:u0|A[2]      ; T80s:cpu1|T80:u0|IR[6]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.837      ; 1.430      ;
; 0.442  ; T80s:cpu1|RD_n             ; T80s:cpu1|T80:u0|IR[6]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.837      ; 1.431      ;
; 0.443  ; T80s:cpu1|T80:u0|A[4]      ; T80s:cpu1|T80:u0|IR[6]     ; cpuClock         ; cpuClock    ; 0.000        ; 1.089      ; 1.684      ;
; 0.449  ; T80s:cpu1|T80:u0|Ap[3]     ; T80s:cpu1|T80:u0|ACC[3]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.601      ;
+--------+----------------------------+----------------------------+------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'serialClkCount[15]'                                                                                                                                         ;
+--------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; -0.104 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[7]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.257      ; 1.446      ;
; 0.090  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txd                    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.257      ; 1.640      ;
; 0.170  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~58            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.258      ; 1.721      ;
; 0.170  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~74            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.251      ; 1.714      ;
; 0.170  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~55            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.258      ; 1.721      ;
; 0.170  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~71            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.251      ; 1.714      ;
; 0.170  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~56            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.258      ; 1.721      ;
; 0.170  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~72            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.251      ; 1.714      ;
; 0.170  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~57            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.258      ; 1.721      ;
; 0.170  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~73            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.251      ; 1.714      ;
; 0.170  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~76            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.251      ; 1.714      ;
; 0.170  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~60            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.258      ; 1.721      ;
; 0.170  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~53            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.258      ; 1.721      ;
; 0.170  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~69            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.251      ; 1.714      ;
; 0.170  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~70            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.251      ; 1.714      ;
; 0.170  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~54            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.258      ; 1.721      ;
; 0.170  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~59            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.258      ; 1.721      ;
; 0.170  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~75            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.251      ; 1.714      ;
; 0.205  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~50            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.253      ; 1.751      ;
; 0.205  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~47            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.253      ; 1.751      ;
; 0.205  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~48            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.253      ; 1.751      ;
; 0.205  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~52            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.253      ; 1.751      ;
; 0.205  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~45            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.253      ; 1.751      ;
; 0.205  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~46            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.253      ; 1.751      ;
; 0.215  ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxBitCount[2]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxBitCount[3]          ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txBitCount[0]          ; bufferedUART:io1|txBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txBitCount[1]          ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txBitCount[2]          ; bufferedUART:io1|txBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txBitCount[3]          ; bufferedUART:io1|txBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txState.stopBit        ; bufferedUART:io1|txState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txByteSent             ; bufferedUART:io1|txByteSent             ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxState.idle           ; bufferedUART:io1|rxState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxState.stopBit        ; bufferedUART:io1|rxState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txBuffer[7]            ; bufferedUART:io1|txBuffer[7]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txd                    ; bufferedUART:io1|txd                    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.227  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[0]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.776      ;
; 0.227  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[1]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.776      ;
; 0.227  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[4]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.776      ;
; 0.227  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[5]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.776      ;
; 0.227  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[2]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.776      ;
; 0.227  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[3]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.776      ;
; 0.240  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~42            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.249      ; 1.782      ;
; 0.240  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~39            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.249      ; 1.782      ;
; 0.240  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~40            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.249      ; 1.782      ;
; 0.240  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~41            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.249      ; 1.782      ;
; 0.240  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~38            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.249      ; 1.782      ;
; 0.240  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~43            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.249      ; 1.782      ;
; 0.240  ; bufferedUART:io1|txBuffer[6]            ; bufferedUART:io1|txBuffer[5]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.392      ;
; 0.241  ; bufferedUART:io1|rxInPointer[5]         ; bufferedUART:io1|rxInPointer[5]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxCurrentByteBuffer[5] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxCurrentByteBuffer[4] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; bufferedUART:io1|txBuffer[4]            ; bufferedUART:io1|txBuffer[3]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; bufferedUART:io1|txBuffer[3]            ; bufferedUART:io1|txBuffer[2]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.393      ;
; 0.243  ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~65            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.395      ;
; 0.244  ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxCurrentByteBuffer[1] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.396      ;
; 0.244  ; bufferedUART:io1|txBuffer[5]            ; bufferedUART:io1|txBuffer[4]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.396      ;
; 0.245  ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxCurrentByteBuffer[3] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.397      ;
; 0.245  ; bufferedUART:io1|txClockCount[5]        ; bufferedUART:io1|txClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.397      ;
; 0.250  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~26            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.799      ;
; 0.250  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~23            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.799      ;
; 0.250  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~24            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.799      ;
; 0.250  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~25            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.799      ;
; 0.250  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~28            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.799      ;
; 0.250  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~21            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.799      ;
; 0.250  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~22            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.799      ;
; 0.250  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~27            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.799      ;
; 0.250  ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.402      ;
; 0.253  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[6]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.260      ; 1.806      ;
; 0.253  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[5]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.260      ; 1.806      ;
; 0.253  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[4]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.260      ; 1.806      ;
; 0.253  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[3]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.260      ; 1.806      ;
; 0.253  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[2]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.260      ; 1.806      ;
; 0.253  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[1]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.260      ; 1.806      ;
; 0.253  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[0]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.260      ; 1.806      ;
; 0.260  ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.412      ;
; 0.265  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~66            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.251      ; 1.809      ;
; 0.265  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~63            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.251      ; 1.809      ;
; 0.265  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~68            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.251      ; 1.809      ;
; 0.265  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~61            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.251      ; 1.809      ;
; 0.265  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~62            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.251      ; 1.809      ;
; 0.265  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~67            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.251      ; 1.809      ;
; 0.272  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~64            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.255      ; 1.820      ;
; 0.276  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~65            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.257      ; 1.826      ;
; 0.282  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~114           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.237      ; 1.812      ;
; 0.282  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~111           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.237      ; 1.812      ;
; 0.282  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~110           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.237      ; 1.812      ;
; 0.282  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~115           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.237      ; 1.812      ;
; 0.283  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~90            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.832      ;
; 0.283  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~87            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.832      ;
; 0.283  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~88            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.832      ;
; 0.283  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~89            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.832      ;
; 0.283  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~92            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.832      ;
; 0.283  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~85            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.832      ;
; 0.283  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~86            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.256      ; 1.832      ;
+--------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sdClock'                                                                                                                                                      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; sd_controller:sd1|return_state.cmd41            ; sd_controller:sd1|return_state.cmd41            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.write_block_byte        ; sd_controller:sd1|state.write_block_byte        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|sd_write_flag                 ; sd_controller:sd1|sd_write_flag                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                     ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|led_on_count[0]               ; sd_controller:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|sdCS                          ; sd_controller:sd1|sdCS                          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[45]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[47]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_mode                      ; sd_controller:sd1|cmd_mode                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; sd_controller:sd1|cmd_out[48]                   ; sd_controller:sd1|cmd_out[49]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; sd_controller:sd1|cmd_out[41]                   ; sd_controller:sd1|cmd_out[42]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; sd_controller:sd1|recv_data[1]                  ; sd_controller:sd1|recv_data[2]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.391      ;
; 0.241 ; sd_controller:sd1|recv_data[3]                  ; sd_controller:sd1|recv_data[4]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sd_controller:sd1|recv_data[5]                  ; sd_controller:sd1|recv_data[6]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sd_controller:sd1|recv_data[6]                  ; sd_controller:sd1|recv_data[7]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; sd_controller:sd1|recv_data[4]                  ; sd_controller:sd1|recv_data[5]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; sd_controller:sd1|cmd_out[1]                    ; sd_controller:sd1|cmd_out[2]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[48]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; sd_controller:sd1|cmd_out[54]                   ; sd_controller:sd1|cmd_out[55]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.395      ;
; 0.247 ; sd_controller:sd1|cmd_out[40]                   ; sd_controller:sd1|cmd_out[41]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.399      ;
; 0.292 ; sd_controller:sd1|cmd_out[43]                   ; sd_controller:sd1|cmd_out[44]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.444      ;
; 0.294 ; sd_controller:sd1|cmd_out[4]                    ; sd_controller:sd1|cmd_out[5]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.446      ;
; 0.296 ; sd_controller:sd1|cmd_out[42]                   ; sd_controller:sd1|cmd_out[43]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.448      ;
; 0.299 ; sd_controller:sd1|cmd_out[5]                    ; sd_controller:sd1|cmd_out[6]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.451      ;
; 0.325 ; sd_controller:sd1|cmd_out[9]                    ; sd_controller:sd1|cmd_out[10]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.477      ;
; 0.327 ; sd_controller:sd1|data_sig[2]                   ; sd_controller:sd1|data_sig[3]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sd_controller:sd1|data_sig[6]                   ; sd_controller:sd1|data_sig[7]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sd_controller:sd1|cmd_out[7]                    ; sd_controller:sd1|cmd_out[8]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sd_controller:sd1|cmd_out[35]                   ; sd_controller:sd1|cmd_out[36]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; sd_controller:sd1|data_sig[4]                   ; sd_controller:sd1|data_sig[5]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.480      ;
; 0.328 ; sd_controller:sd1|cmd_out[18]                   ; sd_controller:sd1|cmd_out[19]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.480      ;
; 0.328 ; sd_controller:sd1|cmd_out[20]                   ; sd_controller:sd1|cmd_out[21]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.480      ;
; 0.328 ; sd_controller:sd1|cmd_out[22]                   ; sd_controller:sd1|cmd_out[23]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.480      ;
; 0.328 ; sd_controller:sd1|cmd_out[31]                   ; sd_controller:sd1|cmd_out[32]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.480      ;
; 0.329 ; sd_controller:sd1|data_sig[5]                   ; sd_controller:sd1|data_sig[6]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; sd_controller:sd1|cmd_out[32]                   ; sd_controller:sd1|cmd_out[33]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.330 ; sd_controller:sd1|data_sig[3]                   ; sd_controller:sd1|data_sig[4]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; sd_controller:sd1|cmd_out[8]                    ; sd_controller:sd1|cmd_out[9]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; sd_controller:sd1|cmd_out[19]                   ; sd_controller:sd1|cmd_out[20]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; sd_controller:sd1|cmd_out[28]                   ; sd_controller:sd1|cmd_out[29]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; sd_controller:sd1|cmd_out[34]                   ; sd_controller:sd1|cmd_out[35]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.482      ;
; 0.331 ; sd_controller:sd1|cmd_out[17]                   ; sd_controller:sd1|cmd_out[18]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.483      ;
; 0.331 ; sd_controller:sd1|cmd_out[30]                   ; sd_controller:sd1|cmd_out[31]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.483      ;
; 0.361 ; sd_controller:sd1|recv_data[0]                  ; sd_controller:sd1|recv_data[1]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; sd_controller:sd1|cmd_out[2]                    ; sd_controller:sd1|cmd_out[3]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; sd_controller:sd1|led_on_count[1]               ; sd_controller:sd1|led_on_count[1]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; sd_controller:sd1|cmd_out[3]                    ; sd_controller:sd1|cmd_out[4]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; sd_controller:sd1|cmd_out[50]                   ; sd_controller:sd1|cmd_out[51]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; sd_controller:sd1|cmd_out[51]                   ; sd_controller:sd1|cmd_out[52]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; sd_controller:sd1|cmd_out[6]                    ; sd_controller:sd1|cmd_out[7]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; sd_controller:sd1|cmd_out[52]                   ; sd_controller:sd1|cmd_out[53]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.517      ;
; 0.372 ; sd_controller:sd1|state.rst                     ; sd_controller:sd1|sd_read_flag                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.524      ;
; 0.377 ; sd_controller:sd1|led_on_count[2]               ; sd_controller:sd1|led_on_count[2]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; sd_controller:sd1|led_on_count[4]               ; sd_controller:sd1|led_on_count[4]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; sd_controller:sd1|led_on_count[5]               ; sd_controller:sd1|led_on_count[5]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.530      ;
; 0.381 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.cmd0                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.533      ;
; 0.388 ; sd_controller:sd1|state.write_block_data        ; sd_controller:sd1|data_sig[4]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.540      ;
; 0.391 ; sd_controller:sd1|state.write_block_data        ; sd_controller:sd1|data_sig[5]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.543      ;
; 0.393 ; sd_controller:sd1|state.write_block_data        ; sd_controller:sd1|data_sig[1]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.545      ;
; 0.395 ; sd_controller:sd1|state.idle                    ; sd_controller:sd1|state.read_block_cmd          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.547      ;
; 0.396 ; sd_controller:sd1|state.idle                    ; sd_controller:sd1|state.write_block_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.548      ;
; 0.397 ; sd_controller:sd1|state.write_block_data        ; sd_controller:sd1|data_sig[6]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.549      ;
; 0.397 ; sd_controller:sd1|cmd_out[23]                   ; sd_controller:sd1|cmd_out[24]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.549      ;
; 0.398 ; sd_controller:sd1|return_state.cmd41            ; sd_controller:sd1|state.cmd41                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.550      ;
; 0.398 ; sd_controller:sd1|state.write_block_data        ; sd_controller:sd1|data_sig[2]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.550      ;
; 0.398 ; sd_controller:sd1|state.write_block_data        ; sd_controller:sd1|data_sig[3]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.550      ;
; 0.398 ; sd_controller:sd1|state.write_block_data        ; sd_controller:sd1|data_sig[7]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.550      ;
; 0.398 ; sd_controller:sd1|cmd_out[10]                   ; sd_controller:sd1|cmd_out[11]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.550      ;
; 0.405 ; sd_controller:sd1|cmd_out[15]                   ; sd_controller:sd1|cmd_out[16]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.557      ;
; 0.406 ; sd_controller:sd1|cmd_out[12]                   ; sd_controller:sd1|cmd_out[13]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.558      ;
; 0.406 ; sd_controller:sd1|cmd_out[21]                   ; sd_controller:sd1|cmd_out[22]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.558      ;
; 0.407 ; sd_controller:sd1|cmd_out[13]                   ; sd_controller:sd1|cmd_out[14]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.559      ;
; 0.408 ; sd_controller:sd1|data_sig[1]                   ; sd_controller:sd1|data_sig[2]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.560      ;
; 0.409 ; sd_controller:sd1|cmd_out[11]                   ; sd_controller:sd1|cmd_out[12]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.561      ;
; 0.409 ; sd_controller:sd1|cmd_out[37]                   ; sd_controller:sd1|cmd_out[38]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.561      ;
; 0.411 ; sd_controller:sd1|cmd_out[25]                   ; sd_controller:sd1|cmd_out[26]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.563      ;
; 0.411 ; sd_controller:sd1|sd_read_flag                  ; sd_controller:sd1|sd_read_flag                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.563      ;
; 0.412 ; sd_controller:sd1|cmd_out[29]                   ; sd_controller:sd1|cmd_out[30]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.564      ;
; 0.413 ; sd_controller:sd1|cmd_out[36]                   ; sd_controller:sd1|cmd_out[37]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.565      ;
; 0.415 ; sd_controller:sd1|cmd_out[38]                   ; sd_controller:sd1|cmd_out[39]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.567      ;
; 0.420 ; sd_controller:sd1|cmd_out[14]                   ; sd_controller:sd1|cmd_out[15]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.572      ;
; 0.422 ; sd_controller:sd1|cmd_out[16]                   ; sd_controller:sd1|cmd_out[17]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.574      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'serialClkCount[15]'                                                                                                       ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                          ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; -1.342 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.295     ; 1.579      ;
; -1.342 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.295     ; 1.579      ;
; -1.342 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.295     ; 1.579      ;
; -1.342 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.295     ; 1.579      ;
; -1.342 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.295     ; 1.579      ;
; -1.315 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.301     ; 1.546      ;
; -1.315 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.301     ; 1.546      ;
; -1.315 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.301     ; 1.546      ;
; -1.315 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.301     ; 1.546      ;
; -1.315 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.301     ; 1.546      ;
; -1.290 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.291     ; 1.531      ;
; -1.287 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.290     ; 1.529      ;
; -1.287 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.290     ; 1.529      ;
; -1.287 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.290     ; 1.529      ;
; -1.287 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.290     ; 1.529      ;
; -1.287 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.290     ; 1.529      ;
; -1.287 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.290     ; 1.529      ;
; -1.287 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.290     ; 1.529      ;
; -1.287 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.290     ; 1.529      ;
; -1.287 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.290     ; 1.529      ;
; -1.287 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.290     ; 1.529      ;
; -1.287 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.290     ; 1.529      ;
; -1.287 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.290     ; 1.529      ;
; -1.287 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.290     ; 1.529      ;
; -1.266 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.301     ; 1.497      ;
; -1.266 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.301     ; 1.497      ;
; -1.266 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.301     ; 1.497      ;
; -1.266 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.301     ; 1.497      ;
; -1.266 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.301     ; 1.497      ;
; -1.263 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.297     ; 1.498      ;
; -1.260 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.296     ; 1.496      ;
; -1.260 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.296     ; 1.496      ;
; -1.260 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.296     ; 1.496      ;
; -1.260 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.296     ; 1.496      ;
; -1.260 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.296     ; 1.496      ;
; -1.260 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.296     ; 1.496      ;
; -1.260 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.296     ; 1.496      ;
; -1.260 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.296     ; 1.496      ;
; -1.260 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.296     ; 1.496      ;
; -1.260 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.296     ; 1.496      ;
; -1.260 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.296     ; 1.496      ;
; -1.260 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.296     ; 1.496      ;
; -1.260 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.296     ; 1.496      ;
; -1.214 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.297     ; 1.449      ;
; -1.211 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.296     ; 1.447      ;
; -1.211 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.296     ; 1.447      ;
; -1.211 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.296     ; 1.447      ;
; -1.211 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.296     ; 1.447      ;
; -1.211 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.296     ; 1.447      ;
; -1.211 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.296     ; 1.447      ;
; -1.211 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.296     ; 1.447      ;
; -1.211 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.296     ; 1.447      ;
; -1.211 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.296     ; 1.447      ;
; -1.211 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.296     ; 1.447      ;
; -1.211 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.296     ; 1.447      ;
; -1.211 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.296     ; 1.447      ;
; -1.211 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.296     ; 1.447      ;
; -1.133 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.300     ; 1.365      ;
; -1.133 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.300     ; 1.365      ;
; -1.133 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.300     ; 1.365      ;
; -1.133 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.300     ; 1.365      ;
; -1.133 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.300     ; 1.365      ;
; -1.133 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.300     ; 1.365      ;
; -1.133 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.300     ; 1.365      ;
; -1.133 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.300     ; 1.365      ;
; -1.106 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.306     ; 1.332      ;
; -1.106 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.306     ; 1.332      ;
; -1.106 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.306     ; 1.332      ;
; -1.106 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.306     ; 1.332      ;
; -1.106 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.306     ; 1.332      ;
; -1.106 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.306     ; 1.332      ;
; -1.106 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.306     ; 1.332      ;
; -1.106 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.306     ; 1.332      ;
; -1.057 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.306     ; 1.283      ;
; -1.057 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.306     ; 1.283      ;
; -1.057 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.306     ; 1.283      ;
; -1.057 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.306     ; 1.283      ;
; -1.057 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.306     ; 1.283      ;
; -1.057 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.306     ; 1.283      ;
; -1.057 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.306     ; 1.283      ;
; -1.057 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.306     ; 1.283      ;
; -1.002 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.526      ; 2.060      ;
; -1.002 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.526      ; 2.060      ;
; -1.002 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.526      ; 2.060      ;
; -1.002 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.526      ; 2.060      ;
; -1.002 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.526      ; 2.060      ;
; -0.994 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.778      ; 2.304      ;
; -0.994 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.778      ; 2.304      ;
; -0.994 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.778      ; 2.304      ;
; -0.994 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.778      ; 2.304      ;
; -0.994 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.778      ; 2.304      ;
; -0.956 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.681      ; 2.169      ;
; -0.956 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.681      ; 2.169      ;
; -0.956 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.681      ; 2.169      ;
; -0.956 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.681      ; 2.169      ;
; -0.956 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.681      ; 2.169      ;
; -0.950 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.530      ; 2.012      ;
; -0.947 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.531      ; 2.010      ;
; -0.947 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.531      ; 2.010      ;
; -0.947 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.531      ; 2.010      ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'sdClock'                                                                                                                 ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.008 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 1.022      ;
; 0.008 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 1.022      ;
; 0.008 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 1.022      ;
; 0.008 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 1.022      ;
; 0.008 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 1.022      ;
; 0.008 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 1.022      ;
; 0.008 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 1.022      ;
; 0.008 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 1.022      ;
; 0.056 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 0.974      ;
; 0.056 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 0.974      ;
; 0.056 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 0.974      ;
; 0.056 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 0.974      ;
; 0.056 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 0.974      ;
; 0.056 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 0.974      ;
; 0.056 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 0.974      ;
; 0.056 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 0.974      ;
; 0.083 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.949      ;
; 0.131 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.901      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'T80s:cpu1|IORQ_n'                                                                                                              ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                       ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; 0.202 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 1.015      ; 1.345      ;
; 0.202 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 1.015      ; 1.345      ;
; 0.250 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 1.015      ; 1.297      ;
; 0.250 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 1.015      ; 1.297      ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'serialClkCount[15]'                                                                                                           ;
+--------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                          ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; -0.043 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.248      ; 1.498      ;
; -0.043 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.248      ; 1.498      ;
; -0.043 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.248      ; 1.498      ;
; -0.043 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.248      ; 1.498      ;
; -0.043 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.248      ; 1.498      ;
; -0.043 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.248      ; 1.498      ;
; -0.043 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.248      ; 1.498      ;
; -0.043 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.248      ; 1.498      ;
; 0.111  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.258      ; 1.662      ;
; 0.111  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.258      ; 1.662      ;
; 0.111  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.258      ; 1.662      ;
; 0.111  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.258      ; 1.662      ;
; 0.111  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.258      ; 1.662      ;
; 0.111  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.258      ; 1.662      ;
; 0.111  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.258      ; 1.662      ;
; 0.111  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.258      ; 1.662      ;
; 0.111  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.258      ; 1.662      ;
; 0.111  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.258      ; 1.662      ;
; 0.111  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.258      ; 1.662      ;
; 0.111  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.258      ; 1.662      ;
; 0.111  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.258      ; 1.662      ;
; 0.114  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.257      ; 1.664      ;
; 0.166  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.253      ; 1.712      ;
; 0.166  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.253      ; 1.712      ;
; 0.166  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.253      ; 1.712      ;
; 0.166  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.253      ; 1.712      ;
; 0.166  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.253      ; 1.712      ;
; 0.457  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.248      ; 1.498      ;
; 0.457  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.248      ; 1.498      ;
; 0.457  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.248      ; 1.498      ;
; 0.457  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.248      ; 1.498      ;
; 0.457  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.248      ; 1.498      ;
; 0.457  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.248      ; 1.498      ;
; 0.457  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.248      ; 1.498      ;
; 0.457  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.248      ; 1.498      ;
; 0.611  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.258      ; 1.662      ;
; 0.611  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.258      ; 1.662      ;
; 0.611  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.258      ; 1.662      ;
; 0.611  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.258      ; 1.662      ;
; 0.611  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.258      ; 1.662      ;
; 0.611  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.258      ; 1.662      ;
; 0.611  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.258      ; 1.662      ;
; 0.611  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.258      ; 1.662      ;
; 0.611  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.258      ; 1.662      ;
; 0.611  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.258      ; 1.662      ;
; 0.611  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.258      ; 1.662      ;
; 0.611  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.258      ; 1.662      ;
; 0.611  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.258      ; 1.662      ;
; 0.614  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.257      ; 1.664      ;
; 0.666  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.253      ; 1.712      ;
; 0.666  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.253      ; 1.712      ;
; 0.666  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.253      ; 1.712      ;
; 0.666  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.253      ; 1.712      ;
; 0.666  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.253      ; 1.712      ;
; 1.321  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.529      ; 1.502      ;
; 1.321  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.529      ; 1.502      ;
; 1.321  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.529      ; 1.502      ;
; 1.321  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.529      ; 1.502      ;
; 1.321  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.529      ; 1.502      ;
; 1.321  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.529      ; 1.502      ;
; 1.321  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.529      ; 1.502      ;
; 1.321  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.529      ; 1.502      ;
; 1.417  ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.521      ; 1.590      ;
; 1.417  ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.521      ; 1.590      ;
; 1.417  ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.521      ; 1.590      ;
; 1.417  ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.521      ; 1.590      ;
; 1.417  ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.521      ; 1.590      ;
; 1.417  ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.521      ; 1.590      ;
; 1.417  ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.521      ; 1.590      ;
; 1.417  ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.521      ; 1.590      ;
; 1.451  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.773      ; 1.876      ;
; 1.451  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.773      ; 1.876      ;
; 1.451  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.773      ; 1.876      ;
; 1.451  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.773      ; 1.876      ;
; 1.451  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.773      ; 1.876      ;
; 1.451  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.773      ; 1.876      ;
; 1.451  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.773      ; 1.876      ;
; 1.451  ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.773      ; 1.876      ;
; 1.475  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.539      ; 1.666      ;
; 1.475  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.539      ; 1.666      ;
; 1.475  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.539      ; 1.666      ;
; 1.475  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.539      ; 1.666      ;
; 1.475  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.539      ; 1.666      ;
; 1.475  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.539      ; 1.666      ;
; 1.475  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.539      ; 1.666      ;
; 1.475  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.539      ; 1.666      ;
; 1.475  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.539      ; 1.666      ;
; 1.475  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.539      ; 1.666      ;
; 1.475  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.539      ; 1.666      ;
; 1.475  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.539      ; 1.666      ;
; 1.475  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.539      ; 1.666      ;
; 1.478  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.538      ; 1.668      ;
; 1.530  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.534      ; 1.716      ;
; 1.530  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.534      ; 1.716      ;
; 1.530  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.534      ; 1.716      ;
; 1.530  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.534      ; 1.716      ;
; 1.530  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.534      ; 1.716      ;
; 1.533  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.529      ; 1.714      ;
; 1.533  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.529      ; 1.714      ;
; 1.533  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.529      ; 1.714      ;
+--------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'T80s:cpu1|IORQ_n'                                                                                                               ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                       ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; 0.554 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.091      ; 1.297      ;
; 0.554 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.091      ; 1.297      ;
; 0.602 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.091      ; 1.345      ;
; 0.602 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.091      ; 1.345      ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'sdClock'                                                                                                                  ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.749 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.901      ;
; 0.797 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.949      ;
; 0.824 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 0.974      ;
; 0.824 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 0.974      ;
; 0.824 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 0.974      ;
; 0.824 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 0.974      ;
; 0.824 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 0.974      ;
; 0.824 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 0.974      ;
; 0.824 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 0.974      ;
; 0.824 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 0.974      ;
; 0.872 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 1.022      ;
; 0.872 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 1.022      ;
; 0.872 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 1.022      ;
; 0.872 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 1.022      ;
; 0.872 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 1.022      ;
; 0.872 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 1.022      ;
; 0.872 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 1.022      ;
; 0.872 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 1.022      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg1   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg1   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg10  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg10  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg11  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg11  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg2   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg2   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg3   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg3   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg4   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg4   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg5   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg5   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg6   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg6   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg7   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg7   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg8   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg8   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg9   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg9   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg1  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'                                                                            ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------------+
; -1.134 ; -0.134       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag  ;
; -1.134 ; -0.134       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag  ;
; -0.983 ; 0.017        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]       ;
; -0.983 ; 0.017        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]       ;
; -0.983 ; 0.017        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]       ;
; -0.983 ; 0.017        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]       ;
; -0.983 ; 0.017        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]       ;
; -0.983 ; 0.017        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]       ;
; -0.983 ; 0.017        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]       ;
; -0.983 ; 0.017        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]       ;
; -0.983 ; 0.017        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]       ;
; -0.983 ; 0.017        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]       ;
; -0.983 ; 0.017        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]       ;
; -0.983 ; 0.017        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]       ;
; -0.983 ; 0.017        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]       ;
; -0.983 ; 0.017        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]       ;
; -0.983 ; 0.017        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]       ;
; -0.983 ; 0.017        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]       ;
; -0.983 ; 0.017        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0] ;
; -0.983 ; 0.017        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0] ;
; -0.983 ; 0.017        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1] ;
; -0.983 ; 0.017        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1] ;
; -0.983 ; 0.017        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2] ;
; -0.983 ; 0.017        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2] ;
; -0.983 ; 0.017        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3] ;
; -0.983 ; 0.017        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3] ;
; -0.983 ; 0.017        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4] ;
; -0.983 ; 0.017        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4] ;
; -0.983 ; 0.017        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5] ;
; -0.983 ; 0.017        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5] ;
; -0.756 ; 0.244        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[5]    ;
; -0.756 ; 0.244        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[5]    ;
; -0.756 ; 0.244        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[6]    ;
; -0.756 ; 0.244        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[6]    ;
; -0.756 ; 0.244        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[7]    ;
; -0.756 ; 0.244        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[7]    ;
; -0.756 ; 0.244        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[0]   ;
; -0.756 ; 0.244        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[0]   ;
; -0.756 ; 0.244        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[1]   ;
; -0.756 ; 0.244        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[1]   ;
; -0.756 ; 0.244        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[2]   ;
; -0.756 ; 0.244        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[2]   ;
; -0.756 ; 0.244        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[3]   ;
; -0.756 ; 0.244        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[3]   ;
; -0.756 ; 0.244        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[4]   ;
; -0.756 ; 0.244        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[4]   ;
; -0.756 ; 0.244        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[5]   ;
; -0.756 ; 0.244        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[5]   ;
; -0.756 ; 0.244        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[6]   ;
; -0.756 ; 0.244        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[6]   ;
; -0.756 ; 0.244        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[7]   ;
; -0.756 ; 0.244        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[7]   ;
; -0.756 ; 0.244        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteWritten    ;
; -0.756 ; 0.244        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteWritten    ;
; -0.576 ; 0.424        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[10]     ;
; -0.576 ; 0.424        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[10]     ;
; -0.576 ; 0.424        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[11]     ;
; -0.576 ; 0.424        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[11]     ;
; -0.576 ; 0.424        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[12]     ;
; -0.576 ; 0.424        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[12]     ;
; -0.576 ; 0.424        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[13]     ;
; -0.576 ; 0.424        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[13]     ;
; -0.576 ; 0.424        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[14]     ;
; -0.576 ; 0.424        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[14]     ;
; -0.576 ; 0.424        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[15]     ;
; -0.576 ; 0.424        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[15]     ;
; -0.576 ; 0.424        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[16]     ;
; -0.576 ; 0.424        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[16]     ;
; -0.576 ; 0.424        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[17]     ;
; -0.576 ; 0.424        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[17]     ;
; -0.576 ; 0.424        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[18]     ;
; -0.576 ; 0.424        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[18]     ;
; -0.576 ; 0.424        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[19]     ;
; -0.576 ; 0.424        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[19]     ;
; -0.576 ; 0.424        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[20]     ;
; -0.576 ; 0.424        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[20]     ;
; -0.576 ; 0.424        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[21]     ;
; -0.576 ; 0.424        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[21]     ;
; -0.576 ; 0.424        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[22]     ;
; -0.576 ; 0.424        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[22]     ;
; -0.576 ; 0.424        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[23]     ;
; -0.576 ; 0.424        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[23]     ;
; -0.576 ; 0.424        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[24]     ;
; -0.576 ; 0.424        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[24]     ;
; -0.576 ; 0.424        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[25]     ;
; -0.576 ; 0.424        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[25]     ;
; -0.576 ; 0.424        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[26]     ;
; -0.576 ; 0.424        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[26]     ;
; -0.576 ; 0.424        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[27]     ;
; -0.576 ; 0.424        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[27]     ;
; -0.576 ; 0.424        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[28]     ;
; -0.576 ; 0.424        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[28]     ;
; -0.576 ; 0.424        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[29]     ;
; -0.576 ; 0.424        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[29]     ;
; -0.576 ; 0.424        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[30]     ;
; -0.576 ; 0.424        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[30]     ;
; -0.576 ; 0.424        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[31]     ;
; -0.576 ; 0.424        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[31]     ;
; -0.576 ; 0.424        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[9]      ;
; -0.576 ; 0.424        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[9]      ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'cpuClock'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'serialClkCount[15]'                                                                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sdClock'                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; rxd1         ; clk        ; 3.228 ; 3.228 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 3.019 ; 3.019 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 2.691 ; 2.691 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 2.744 ; 2.744 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 2.740 ; 2.740 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 2.823 ; 2.823 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 2.832 ; 2.832 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 2.873 ; 2.873 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.019 ; 3.019 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 3.017 ; 3.017 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 4.075 ; 4.075 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 3.724 ; 3.724 ; Rise       ; sdClock         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; rxd1         ; clk        ; -2.337 ; -2.337 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -2.568 ; -2.568 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -2.568 ; -2.568 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -2.620 ; -2.620 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -2.619 ; -2.619 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -2.699 ; -2.699 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -2.710 ; -2.710 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -2.752 ; -2.752 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.877 ; -2.877 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -2.809 ; -2.809 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -2.955 ; -2.955 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -2.207 ; -2.207 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                   ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;       ; 3.072 ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 3.072 ;       ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 3.464 ; 3.464 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 4.229 ; 4.229 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 4.210 ; 4.210 ; Fall       ; T80s:cpu1|IORQ_n   ;
; ioOut8[*]        ; clk                ; 4.106 ; 4.106 ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 3.918 ; 3.918 ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 3.905 ; 3.905 ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 3.949 ; 3.949 ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 4.079 ; 4.079 ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 4.106 ; 4.106 ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 3.808 ; 3.808 ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 4.026 ; 4.026 ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 3.911 ; 3.911 ; Rise       ; clk                ;
; rts1             ; clk                ; 4.140 ; 4.140 ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 4.032 ; 4.032 ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 4.505 ; 4.505 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 5.270 ; 5.270 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 5.251 ; 5.251 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 4.430 ; 4.430 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 3.865 ; 3.865 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 2.819 ; 2.819 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 3.611 ; 3.611 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 3.823 ; 3.823 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 3.133 ; 3.133 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 3.144 ; 3.144 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 3.076 ; 3.076 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 3.963 ; 3.963 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 4.231 ; 4.231 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.430 ; 4.430 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.152 ; 4.152 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.223 ; 4.223 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.080 ; 4.080 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 4.246 ; 4.246 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 4.039 ; 4.039 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 3.967 ; 3.967 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 4.553 ; 4.553 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 4.188 ; 4.188 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 4.490 ; 4.490 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 4.267 ; 4.267 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 4.357 ; 4.357 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.239 ; 4.239 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 4.529 ; 4.529 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 4.430 ; 4.430 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 4.553 ; 4.553 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 3.889 ; 3.889 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 3.147 ; 3.147 ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 3.597 ; 3.597 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 3.195 ; 3.195 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 3.932 ; 3.932 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;       ; 3.018 ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 3.018 ;       ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 3.464 ; 3.464 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 4.229 ; 4.229 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 4.210 ; 4.210 ; Fall       ; T80s:cpu1|IORQ_n   ;
; ioOut8[*]        ; clk                ; 3.808 ; 3.808 ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 3.918 ; 3.918 ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 3.905 ; 3.905 ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 3.949 ; 3.949 ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 4.079 ; 4.079 ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 4.106 ; 4.106 ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 3.808 ; 3.808 ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 4.026 ; 4.026 ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 3.911 ; 3.911 ; Rise       ; clk                ;
; rts1             ; clk                ; 4.140 ; 4.140 ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 3.688 ; 3.688 ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 4.250 ; 4.250 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 3.688 ; 3.688 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 3.662 ; 3.662 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 2.819 ; 2.819 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 3.865 ; 3.865 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 2.819 ; 2.819 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 3.611 ; 3.611 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 3.823 ; 3.823 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 3.133 ; 3.133 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 3.144 ; 3.144 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 3.076 ; 3.076 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 3.963 ; 3.963 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 4.231 ; 4.231 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.430 ; 4.430 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.152 ; 4.152 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.223 ; 4.223 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.080 ; 4.080 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 4.246 ; 4.246 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 4.039 ; 4.039 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 3.967 ; 3.967 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 4.188 ; 4.188 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 4.188 ; 4.188 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 4.490 ; 4.490 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 4.267 ; 4.267 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 4.357 ; 4.357 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.239 ; 4.239 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 4.529 ; 4.529 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 4.430 ; 4.430 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 4.553 ; 4.553 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 3.889 ; 3.889 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 3.147 ; 3.147 ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 3.216 ; 3.216 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 3.195 ; 3.195 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 3.932 ; 3.932 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 4.426 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.582 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.561 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.426 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.426 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.426 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.572 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.682 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.707 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.805 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.961 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.940 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.805 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.805 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.805 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.951 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.061 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.086 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 4.426     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.582     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.561     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.426     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.426     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.426     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.572     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.682     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.707     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.805     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.961     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.940     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.805     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.805     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.805     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.951     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.061     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.086     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                  ;
+---------------------+-----------+---------+----------+---------+---------------------+
; Clock               ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack    ; -17.732   ; -2.303  ; -4.903   ; -0.043  ; -2.726              ;
;  T80s:cpu1|IORQ_n   ; -6.611    ; -2.050  ; 0.202    ; 0.140   ; -2.726              ;
;  clk                ; -8.717    ; -2.303  ; N/A      ; N/A     ; -2.277              ;
;  cpuClock           ; -17.732   ; -0.507  ; N/A      ; N/A     ; -0.742              ;
;  sdClock            ; -8.154    ; 0.215   ; -1.517   ; 0.749   ; -0.742              ;
;  serialClkCount[15] ; -6.213    ; -0.104  ; -4.903   ; -0.043  ; -0.742              ;
; Design-wide TNS     ; -7120.62  ; -30.863 ; -136.452 ; -0.344  ; -2156.757           ;
;  T80s:cpu1|IORQ_n   ; -161.559  ; -28.369 ; 0.000    ; 0.000   ; -228.292            ;
;  clk                ; -658.839  ; -12.036 ; N/A      ; N/A     ; -940.121            ;
;  cpuClock           ; -4615.470 ; -2.755  ; N/A      ; N/A     ; -513.464            ;
;  sdClock            ; -731.114  ; 0.000   ; -13.431  ; 0.000   ; -210.728            ;
;  serialClkCount[15] ; -953.638  ; -0.104  ; -123.021 ; -0.344  ; -264.152            ;
+---------------------+-----------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; rxd1         ; clk        ; 7.902 ; 7.902 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 7.115 ; 7.115 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 6.152 ; 6.152 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 6.142 ; 6.142 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 5.986 ; 5.986 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 6.268 ; 6.268 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 6.465 ; 6.465 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 6.555 ; 6.555 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 6.986 ; 6.986 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 7.115 ; 7.115 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 9.643 ; 9.643 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 9.075 ; 9.075 ; Rise       ; sdClock         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; rxd1         ; clk        ; -2.337 ; -2.337 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -2.568 ; -2.568 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -2.568 ; -2.568 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -2.620 ; -2.620 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -2.619 ; -2.619 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -2.699 ; -2.699 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -2.710 ; -2.710 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -2.752 ; -2.752 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.877 ; -2.877 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -2.809 ; -2.809 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -2.955 ; -2.955 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -2.207 ; -2.207 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                     ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;        ; 8.237  ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 8.237  ;        ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 8.660  ; 8.660  ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 11.136 ; 11.136 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 11.251 ; 11.251 ; Fall       ; T80s:cpu1|IORQ_n   ;
; ioOut8[*]        ; clk                ; 9.297  ; 9.297  ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 8.755  ; 8.755  ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 8.617  ; 8.617  ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 8.804  ; 8.804  ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 9.041  ; 9.041  ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 9.297  ; 9.297  ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 8.272  ; 8.272  ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 9.125  ; 9.125  ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 8.625  ; 8.625  ; Rise       ; clk                ;
; rts1             ; clk                ; 9.359  ; 9.359  ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 10.761 ; 10.761 ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 11.090 ; 11.090 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 13.566 ; 13.566 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 13.681 ; 13.681 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 10.857 ; 10.857 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 9.092  ; 9.092  ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 6.508  ; 6.508  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 8.714  ; 8.714  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 9.598  ; 9.598  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 7.573  ; 7.573  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 7.580  ; 7.580  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 7.326  ; 7.326  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 9.778  ; 9.778  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 10.226 ; 10.226 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 10.857 ; 10.857 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 9.925  ; 9.925  ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 10.216 ; 10.216 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 10.067 ; 10.067 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 10.510 ; 10.510 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 9.967  ; 9.967  ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 9.688  ; 9.688  ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 11.037 ; 11.037 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 10.039 ; 10.039 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 11.037 ; 11.037 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 10.141 ; 10.141 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 10.486 ; 10.486 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 10.256 ; 10.256 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 10.957 ; 10.957 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 10.610 ; 10.610 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 11.031 ; 11.031 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 9.020  ; 9.020  ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 7.048  ; 7.048  ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 8.519  ; 8.519  ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 7.135  ; 7.135  ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 9.227  ; 9.227  ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;       ; 3.018 ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 3.018 ;       ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 3.464 ; 3.464 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 4.229 ; 4.229 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 4.210 ; 4.210 ; Fall       ; T80s:cpu1|IORQ_n   ;
; ioOut8[*]        ; clk                ; 3.808 ; 3.808 ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 3.918 ; 3.918 ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 3.905 ; 3.905 ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 3.949 ; 3.949 ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 4.079 ; 4.079 ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 4.106 ; 4.106 ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 3.808 ; 3.808 ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 4.026 ; 4.026 ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 3.911 ; 3.911 ; Rise       ; clk                ;
; rts1             ; clk                ; 4.140 ; 4.140 ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 3.688 ; 3.688 ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 4.250 ; 4.250 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 3.688 ; 3.688 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 3.662 ; 3.662 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 2.819 ; 2.819 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 3.865 ; 3.865 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 2.819 ; 2.819 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 3.611 ; 3.611 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 3.823 ; 3.823 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 3.133 ; 3.133 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 3.144 ; 3.144 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 3.076 ; 3.076 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 3.963 ; 3.963 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 4.231 ; 4.231 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.430 ; 4.430 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.152 ; 4.152 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.223 ; 4.223 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.080 ; 4.080 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 4.246 ; 4.246 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 4.039 ; 4.039 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 3.967 ; 3.967 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 4.188 ; 4.188 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 4.188 ; 4.188 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 4.490 ; 4.490 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 4.267 ; 4.267 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 4.357 ; 4.357 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.239 ; 4.239 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 4.529 ; 4.529 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 4.430 ; 4.430 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 4.553 ; 4.553 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 3.889 ; 3.889 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 3.147 ; 3.147 ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 3.216 ; 3.216 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 3.195 ; 3.195 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 3.932 ; 3.932 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-------------------------------------------------------------------------------------+
; Setup Transfers                                                                     ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 190      ; 0        ; 0        ; 200      ;
; cpuClock           ; clk                ; 465      ; 0        ; 0        ; 0        ;
; serialClkCount[15] ; clk                ; 1        ; 1        ; 0        ; 57       ;
; T80s:cpu1|IORQ_n   ; clk                ; 16       ; 16       ; 56       ; 0        ;
; clk                ; cpuClock           ; 400      ; 0        ; 0        ; 0        ;
; cpuClock           ; cpuClock           ; 4954056  ; 0        ; 0        ; 0        ;
; sdClock            ; cpuClock           ; 24       ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; cpuClock           ; 224      ; 260      ; 0        ; 0        ;
; sdClock            ; sdClock            ; 4655     ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; sdClock            ; 0        ; 99       ; 0        ; 0        ;
; clk                ; serialClkCount[15] ; 0        ; 0        ; 0        ; 14       ;
; cpuClock           ; serialClkCount[15] ; 0        ; 0        ; 1963     ; 0        ;
; serialClkCount[15] ; serialClkCount[15] ; 0        ; 0        ; 0        ; 2262     ;
; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0        ; 0        ; 453      ; 484      ;
; cpuClock           ; T80s:cpu1|IORQ_n   ; 14       ; 0        ; 183      ; 0        ;
; sdClock            ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 10       ; 0        ;
; serialClkCount[15] ; T80s:cpu1|IORQ_n   ; 0        ; 178      ; 0        ; 1        ;
; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n   ; 225      ; 5        ; 0        ; 11       ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------+
; Hold Transfers                                                                      ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 190      ; 0        ; 0        ; 200      ;
; cpuClock           ; clk                ; 465      ; 0        ; 0        ; 0        ;
; serialClkCount[15] ; clk                ; 1        ; 1        ; 0        ; 57       ;
; T80s:cpu1|IORQ_n   ; clk                ; 16       ; 16       ; 56       ; 0        ;
; clk                ; cpuClock           ; 400      ; 0        ; 0        ; 0        ;
; cpuClock           ; cpuClock           ; 4954056  ; 0        ; 0        ; 0        ;
; sdClock            ; cpuClock           ; 24       ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; cpuClock           ; 224      ; 260      ; 0        ; 0        ;
; sdClock            ; sdClock            ; 4655     ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; sdClock            ; 0        ; 99       ; 0        ; 0        ;
; clk                ; serialClkCount[15] ; 0        ; 0        ; 0        ; 14       ;
; cpuClock           ; serialClkCount[15] ; 0        ; 0        ; 1963     ; 0        ;
; serialClkCount[15] ; serialClkCount[15] ; 0        ; 0        ; 0        ; 2262     ;
; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0        ; 0        ; 453      ; 484      ;
; cpuClock           ; T80s:cpu1|IORQ_n   ; 14       ; 0        ; 183      ; 0        ;
; sdClock            ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 10       ; 0        ;
; serialClkCount[15] ; T80s:cpu1|IORQ_n   ; 0        ; 178      ; 0        ; 1        ;
; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n   ; 225      ; 5        ; 0        ; 11       ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Recovery Transfers                                                                ;
+------------------+--------------------+----------+----------+----------+----------+
; From Clock       ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+--------------------+----------+----------+----------+----------+
; sdClock          ; sdClock            ; 18       ; 0        ; 0        ; 0        ;
; cpuClock         ; serialClkCount[15] ; 0        ; 0        ; 351      ; 0        ;
; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0        ; 0        ; 81       ; 81       ;
; sdClock          ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 4        ; 0        ;
+------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Removal Transfers                                                                 ;
+------------------+--------------------+----------+----------+----------+----------+
; From Clock       ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+--------------------+----------+----------+----------+----------+
; sdClock          ; sdClock            ; 18       ; 0        ; 0        ; 0        ;
; cpuClock         ; serialClkCount[15] ; 0        ; 0        ; 351      ; 0        ;
; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0        ; 0        ; 81       ; 81       ;
; sdClock          ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 4        ; 0        ;
+------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 382   ; 382  ;
; Unconstrained Output Ports      ; 42    ; 42   ;
; Unconstrained Output Port Paths ; 82    ; 82   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Warning (125092): Tcl Script File ../Components/TERMINAL/DisplayRam1K.qip not found
    Info (125063): set_global_assignment -name QIP_FILE ../Components/TERMINAL/DisplayRam1K.qip
Warning (125092): Tcl Script File ../Components/TERMINAL/DisplayRam2K.qip not found
    Info (125063): set_global_assignment -name QIP_FILE ../Components/TERMINAL/DisplayRam2K.qip
Warning (125092): Tcl Script File ../Components/TERMINAL/CGABoldRomReduced.qip not found
    Info (125063): set_global_assignment -name QIP_FILE ../Components/TERMINAL/CGABoldRomReduced.qip
Warning (125092): Tcl Script File ../ROMS/Z80/Z80_CPM_BASIC_ROM.qip not found
    Info (125063): set_global_assignment -name QIP_FILE ../ROMS/Z80/Z80_CPM_BASIC_ROM.qip
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Jan 17 21:51:33 2017
Info: Command: quartus_sta Microcomputer -c Microcomputer
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Microcomputer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name sdClock sdClock
    Info (332105): create_clock -period 1.000 -name T80s:cpu1|IORQ_n T80s:cpu1|IORQ_n
    Info (332105): create_clock -period 1.000 -name cpuClock cpuClock
    Info (332105): create_clock -period 1.000 -name serialClkCount[15] serialClkCount[15]
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -17.732
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -17.732     -4615.470 cpuClock 
    Info (332119):    -8.717      -658.839 clk 
    Info (332119):    -8.154      -731.114 sdClock 
    Info (332119):    -6.611      -161.559 T80s:cpu1|IORQ_n 
    Info (332119):    -6.213      -953.638 serialClkCount[15] 
Info (332146): Worst-case hold slack is -2.303
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.303        -2.303 clk 
    Info (332119):    -2.050       -28.369 T80s:cpu1|IORQ_n 
    Info (332119):    -0.068        -0.191 cpuClock 
    Info (332119):     0.499         0.000 sdClock 
    Info (332119):     0.499         0.000 serialClkCount[15] 
Info (332146): Worst-case recovery slack is -4.903
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.903      -123.021 serialClkCount[15] 
    Info (332119):    -1.517       -13.431 sdClock 
    Info (332119):     0.245         0.000 T80s:cpu1|IORQ_n 
Info (332146): Worst-case removal slack is 0.140
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.140         0.000 T80s:cpu1|IORQ_n 
    Info (332119):     0.876         0.000 serialClkCount[15] 
    Info (332119):     1.910         0.000 sdClock 
Info (332146): Worst-case minimum pulse width slack is -2.726
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.726      -228.292 T80s:cpu1|IORQ_n 
    Info (332119):    -2.277      -940.121 clk 
    Info (332119):    -0.742      -513.464 cpuClock 
    Info (332119):    -0.742      -264.152 serialClkCount[15] 
    Info (332119):    -0.742      -210.728 sdClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.944
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.944     -1224.053 cpuClock 
    Info (332119):    -2.206       -41.327 clk 
    Info (332119):    -2.154      -157.886 sdClock 
    Info (332119):    -1.760      -245.491 serialClkCount[15] 
    Info (332119):    -1.389       -32.244 T80s:cpu1|IORQ_n 
Info (332146): Worst-case hold slack is -1.332
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.332       -12.036 clk 
    Info (332119):    -0.630        -2.423 T80s:cpu1|IORQ_n 
    Info (332119):    -0.507        -2.755 cpuClock 
    Info (332119):    -0.104        -0.104 serialClkCount[15] 
    Info (332119):     0.215         0.000 sdClock 
Info (332146): Worst-case recovery slack is -1.342
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.342       -33.795 serialClkCount[15] 
    Info (332119):     0.008         0.000 sdClock 
    Info (332119):     0.202         0.000 T80s:cpu1|IORQ_n 
Info (332146): Worst-case removal slack is -0.043
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.043        -0.344 serialClkCount[15] 
    Info (332119):     0.554         0.000 T80s:cpu1|IORQ_n 
    Info (332119):     0.749         0.000 sdClock 
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423      -590.812 clk 
    Info (332119):    -1.134       -88.640 T80s:cpu1|IORQ_n 
    Info (332119):    -0.500      -346.000 cpuClock 
    Info (332119):    -0.500      -178.000 serialClkCount[15] 
    Info (332119):    -0.500      -142.000 sdClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 464 megabytes
    Info: Processing ended: Tue Jan 17 21:51:38 2017
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


