Fitter report for calculator
Wed Jun 16 13:07:39 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. I/O Bank Usage
 10. All Package Pins
 11. Output Pin Default Load For Reported TCO
 12. Fitter Resource Utilization by Entity
 13. Delay Chain Summary
 14. Control Signals
 15. Global & Other Fast Signals
 16. Non-Global High Fan-Out Signals
 17. Other Routing Usage Summary
 18. LAB Logic Elements
 19. LAB-wide Signals
 20. LAB Signals Sourced
 21. LAB Signals Sourced Out
 22. LAB Distinct Inputs
 23. Fitter Device Options
 24. Fitter Messages
 25. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------+--------------------------------------------------+
; Fitter Status             ; Successful - Wed Jun 16 13:07:39 2021            ;
; Quartus II 64-Bit Version ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name             ; calculator                                       ;
; Top-level Entity Name     ; cal_top                                          ;
; Family                    ; MAX II                                           ;
; Device                    ; EPM1270T144C5                                    ;
; Timing Models             ; Final                                            ;
; Total logic elements      ; 398 / 1,270 ( 31 % )                             ;
; Total pins                ; 28 / 116 ( 24 % )                                ;
; Total virtual pins        ; 0                                                ;
; UFM blocks                ; 0 / 1 ( 0 % )                                    ;
+---------------------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EPM1270T144C5                  ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; Guarantee I/O Paths Have Zero Hold Time at Fast Corner                     ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; Slow Slew Rate                                                             ; Off                            ; Off                            ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                           ; Auto                           ;
; Auto Register Duplication                                                  ; Auto                           ; Auto                           ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-12        ; < 0.1%      ;
+----------------------------+-------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/course/FPGA/Demo/Cal_new/prj/output_files/calculator.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 398 / 1,270 ( 31 % ) ;
;     -- Combinational with no register       ; 133                  ;
;     -- Register only                        ; 36                   ;
;     -- Combinational with a register        ; 229                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 166                  ;
;     -- 3 input functions                    ; 33                   ;
;     -- 2 input functions                    ; 158                  ;
;     -- 1 input functions                    ; 5                    ;
;     -- 0 input functions                    ; 0                    ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 278                  ;
;     -- arithmetic mode                      ; 120                  ;
;     -- qfbk mode                            ; 44                   ;
;     -- register cascade mode                ; 0                    ;
;     -- synchronous clear/load mode          ; 177                  ;
;     -- asynchronous clear/load mode         ; 259                  ;
;                                             ;                      ;
; Total registers                             ; 265 / 1,270 ( 21 % ) ;
; Total LABs                                  ; 49 / 127 ( 39 % )    ;
; Logic elements in carry chains              ; 127                  ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 28 / 116 ( 24 % )    ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )       ;
;                                             ;                      ;
; Global signals                              ; 4                    ;
; UFM blocks                                  ; 0 / 1 ( 0 % )        ;
; Global clocks                               ; 4 / 4 ( 100 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 6% / 8% / 3%         ;
; Peak interconnect usage (total/H/V)         ; 8% / 12% / 4%        ;
; Maximum fan-out                             ; 262                  ;
; Highest non-global fan-out                  ; 32                   ;
; Total fan-out                               ; 1890                 ;
; Average fan-out                             ; 4.44                 ;
+---------------------------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                        ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+
; KEY_COL[0] ; 69    ; 4        ; 14           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; KEY_COL[1] ; 68    ; 4        ; 13           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; KEY_COL[2] ; 67    ; 4        ; 12           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; KEY_COL[3] ; 66    ; 4        ; 12           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; sys_clk    ; 18    ; 1        ; 0            ; 7            ; 5           ; 257                   ; 0                  ; yes    ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; sys_rst_n  ; 143   ; 2        ; 2            ; 11           ; 3           ; 262                   ; 0                  ; yes    ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; uart_rx    ; 7     ; 1        ; 0            ; 8            ; 0           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                  ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Fast Output Connection ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; KEY_ROW[0] ; 63    ; 4        ; 10           ; 3            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; KEY_ROW[1] ; 62    ; 4        ; 10           ; 3            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; KEY_ROW[2] ; 61    ; 4        ; 10           ; 3            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; KEY_ROW[3] ; 60    ; 4        ; 9            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; SEG[0]     ; 22    ; 1        ; 0            ; 6            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; SEG[1]     ; 23    ; 1        ; 0            ; 6            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; SEG[2]     ; 24    ; 1        ; 0            ; 6            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; SEG[3]     ; 27    ; 1        ; 0            ; 6            ; 5           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; SEG[4]     ; 28    ; 1        ; 0            ; 5            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
; SEG[5]     ; 29    ; 1        ; 0            ; 5            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
; SEG[6]     ; 30    ; 1        ; 0            ; 5            ; 6           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
; SEG[7]     ; 31    ; 1        ; 0            ; 4            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; SEL[0]     ; 32    ; 1        ; 0            ; 4            ; 5           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; SEL[1]     ; 37    ; 4        ; 1            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; SEL[2]     ; 38    ; 4        ; 2            ; 3            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; SEL[3]     ; 39    ; 4        ; 2            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; SEL[4]     ; 40    ; 4        ; 3            ; 3            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
; SEL[5]     ; 41    ; 4        ; 3            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; SEL[6]     ; 42    ; 4        ; 4            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; SEL[7]     ; 43    ; 4        ; 5            ; 3            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; uart_tx    ; 6     ; 1        ; 0            ; 9            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 12 / 26 ( 46 % ) ; 3.3V          ; --           ;
; 2        ; 1 / 30 ( 3 % )   ; 3.3V          ; --           ;
; 3        ; 0 / 30 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 15 / 30 ( 50 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                               ;
+----------+------------+----------+----------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage   ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+----------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
; 1        ; 2          ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 2        ; 3          ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 3        ; 5          ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 7          ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 9          ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 6        ; 10         ; 1        ; uart_tx        ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 7        ; 14         ; 1        ; uart_rx        ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 15         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 9        ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 10       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 11       ; 20         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 12       ; 21         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 13       ; 22         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 14       ; 23         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 15       ; 24         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 16       ; 25         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 17       ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 18       ; 26         ; 1        ; sys_clk        ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 19       ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 20       ; 27         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 21       ; 28         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 22       ; 29         ; 1        ; SEG[0]         ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 23       ; 30         ; 1        ; SEG[1]         ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 31         ; 1        ; SEG[2]         ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 26       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 27       ; 33         ; 1        ; SEG[3]         ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 28       ; 36         ; 1        ; SEG[4]         ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ; 37         ; 1        ; SEG[5]         ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 30       ; 41         ; 1        ; SEG[6]         ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 44         ; 1        ; SEG[7]         ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 47         ; 1        ; SEL[0]         ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 33       ; 50         ; 1        ; #TMS           ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; 34       ; 51         ; 1        ; #TDI           ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; 35       ; 52         ; 1        ; #TCK           ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; 36       ; 53         ; 1        ; #TDO           ; output ;              ;           ; --         ;                 ; --       ; --           ;
; 37       ; 56         ; 4        ; SEL[1]         ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 38       ; 57         ; 4        ; SEL[2]         ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 39       ; 60         ; 4        ; SEL[3]         ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 40       ; 62         ; 4        ; SEL[4]         ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 41       ; 63         ; 4        ; SEL[5]         ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 42       ; 67         ; 4        ; SEL[6]         ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 68         ; 4        ; SEL[7]         ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 69         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 45       ; 74         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 47       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 48       ; 75         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 49       ; 76         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 50       ; 77         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 51       ; 78         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 52       ; 79         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 53       ; 80         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 54       ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 55       ; 81         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 56       ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 57       ; 82         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 58       ; 83         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 84         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 85         ; 4        ; KEY_ROW[3]     ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 61       ; 86         ; 4        ; KEY_ROW[2]     ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 62       ; 87         ; 4        ; KEY_ROW[1]     ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 63       ; 88         ; 4        ; KEY_ROW[0]     ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 64       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 65       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 66       ; 91         ; 4        ; KEY_COL[3]     ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 67       ; 92         ; 4        ; KEY_COL[2]     ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 68       ; 95         ; 4        ; KEY_COL[1]     ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 98         ; 4        ; KEY_COL[0]     ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 101        ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 71       ; 104        ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 107        ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 111        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 112        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 75       ; 113        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 76       ; 115        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 77       ; 118        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 78       ; 122        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 79       ; 123        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 80       ; 124        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 81       ; 127        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 82       ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 83       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 84       ; 129        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 85       ; 130        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 86       ; 131        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 87       ; 132        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 88       ; 133        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 89       ; 134        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 90       ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 91       ; 135        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 92       ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 93       ; 136        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 94       ; 137        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 95       ; 138        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 96       ; 139        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 97       ; 140        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 98       ; 141        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 99       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 100      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 101      ; 142        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 102      ; 146        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 103      ; 147        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 151        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 105      ; 152        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 106      ; 154        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 107      ; 156        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 108      ; 158        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 109      ; 164        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 110      ; 165        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 111      ; 166        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 112      ; 171        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 174        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 177        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 115      ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 116      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 117      ; 180        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 118      ; 181        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 182        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 183        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 121      ; 184        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 122      ; 185        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 123      ; 186        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 124      ; 187        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 125      ; 188        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 126      ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 127      ; 189        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 128      ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 129      ; 190        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 130      ; 191        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 131      ; 192        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 132      ; 193        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 133      ; 194        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 134      ; 195        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 135      ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 136      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 137      ; 199        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 138      ; 200        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 139      ; 201        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 140      ; 204        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 141      ; 205        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 208        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 212        ; 2        ; sys_rst_n      ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 215        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+----------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                    ;
+----------------------------+-------+------------------------+
; I/O Standard               ; Load  ; Termination Resistance ;
+----------------------------+-------+------------------------+
; 3.3-V LVTTL                ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS               ; 10 pF ; Not Available          ;
; 2.5 V                      ; 10 pF ; Not Available          ;
; 1.8 V                      ; 10 pF ; Not Available          ;
; 1.5 V                      ; 10 pF ; Not Available          ;
; 3.3V Schmitt Trigger Input ; 10 pF ; Not Available          ;
; 2.5V Schmitt Trigger Input ; 10 pF ; Not Available          ;
; 3.3-V PCI                  ; 10 pF ; 25 Ohm (Parallel)      ;
+----------------------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                       ;
+-------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------+--------------+
; Compilation Hierarchy Node    ; Logic Cells ; LC Registers ; UFM Blocks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                     ; Library Name ;
+-------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------+--------------+
; |cal_top                      ; 398 (0)     ; 265          ; 0          ; 28   ; 0            ; 133 (0)      ; 36 (0)            ; 229 (0)          ; 127 (0)         ; 44 (0)     ; |cal_top                                ; work         ;
;    |KeyValue:keyValue1|       ; 204 (32)    ; 139          ; 0          ; 0    ; 0            ; 65 (13)      ; 5 (5)             ; 134 (14)         ; 80 (0)          ; 9 (1)      ; |cal_top|KeyValue:keyValue1             ; work         ;
;       |KeyPress:u0|           ; 43 (43)     ; 30           ; 0          ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 30 (30)          ; 20 (20)         ; 2 (2)      ; |cal_top|KeyValue:keyValue1|KeyPress:u0 ; work         ;
;       |KeyPress:u1|           ; 43 (43)     ; 30           ; 0          ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 30 (30)          ; 20 (20)         ; 2 (2)      ; |cal_top|KeyValue:keyValue1|KeyPress:u1 ; work         ;
;       |KeyPress:u2|           ; 43 (43)     ; 30           ; 0          ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 30 (30)          ; 20 (20)         ; 2 (2)      ; |cal_top|KeyValue:keyValue1|KeyPress:u2 ; work         ;
;       |KeyPress:u3|           ; 43 (43)     ; 30           ; 0          ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 30 (30)          ; 20 (20)         ; 2 (2)      ; |cal_top|KeyValue:keyValue1|KeyPress:u3 ; work         ;
;    |ShowControl:showControl1| ; 84 (84)     ; 56           ; 0          ; 0    ; 0            ; 28 (28)      ; 17 (17)           ; 39 (39)          ; 15 (15)         ; 31 (31)    ; |cal_top|ShowControl:showControl1       ; work         ;
;    |uart_rx:uart_rx_uut|      ; 62 (62)     ; 40           ; 0          ; 0    ; 0            ; 22 (22)      ; 10 (10)           ; 30 (30)          ; 16 (16)         ; 0 (0)      ; |cal_top|uart_rx:uart_rx_uut            ; work         ;
;    |uart_tx:uart_tx_uut|      ; 48 (48)     ; 30           ; 0          ; 0    ; 0            ; 18 (18)      ; 4 (4)             ; 26 (26)          ; 16 (16)         ; 4 (4)      ; |cal_top|uart_tx:uart_tx_uut            ; work         ;
+-------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------+
; Delay Chain Summary                   ;
+------------+----------+---------------+
; Name       ; Pin Type ; Pad to Core 0 ;
+------------+----------+---------------+
; KEY_COL[0] ; Input    ; (1)           ;
; KEY_COL[1] ; Input    ; (1)           ;
; KEY_COL[2] ; Input    ; (1)           ;
; KEY_COL[3] ; Input    ; (1)           ;
; sys_clk    ; Input    ; (0)           ;
; sys_rst_n  ; Input    ; (1)           ;
; uart_rx    ; Input    ; (1)           ;
; KEY_ROW[0] ; Output   ; --            ;
; KEY_ROW[1] ; Output   ; --            ;
; KEY_ROW[2] ; Output   ; --            ;
; KEY_ROW[3] ; Output   ; --            ;
; SEL[0]     ; Output   ; --            ;
; SEL[1]     ; Output   ; --            ;
; SEL[2]     ; Output   ; --            ;
; SEL[3]     ; Output   ; --            ;
; SEL[4]     ; Output   ; --            ;
; SEL[5]     ; Output   ; --            ;
; SEL[6]     ; Output   ; --            ;
; SEL[7]     ; Output   ; --            ;
; SEG[0]     ; Output   ; --            ;
; SEG[1]     ; Output   ; --            ;
; SEG[2]     ; Output   ; --            ;
; SEG[3]     ; Output   ; --            ;
; SEG[4]     ; Output   ; --            ;
; SEG[5]     ; Output   ; --            ;
; SEG[6]     ; Output   ; --            ;
; SEG[7]     ; Output   ; --            ;
; uart_tx    ; Output   ; --            ;
+------------+----------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                ;
+---------------------------------------+--------------+---------+----------------------------+--------+----------------------+------------------+
; Name                                  ; Location     ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ;
+---------------------------------------+--------------+---------+----------------------------+--------+----------------------+------------------+
; KeyValue:keyValue1|KEY_Value[0]~0     ; LC_X6_Y4_N3  ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; KeyValue:keyValue1|KeyPress:u0|en_cnt ; LC_X10_Y5_N8 ; 21      ; Sync. clear                ; no     ; --                   ; --               ;
; KeyValue:keyValue1|KeyPress:u1|en_cnt ; LC_X13_Y6_N2 ; 21      ; Sync. clear                ; no     ; --                   ; --               ;
; KeyValue:keyValue1|KeyPress:u2|en_cnt ; LC_X14_Y2_N2 ; 21      ; Sync. clear                ; no     ; --                   ; --               ;
; KeyValue:keyValue1|KeyPress:u3|en_cnt ; LC_X5_Y8_N6  ; 21      ; Sync. clear                ; no     ; --                   ; --               ;
; KeyValue:keyValue1|Value_en           ; LC_X5_Y4_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; KeyValue:keyValue1|colIndex[0]~0      ; LC_X11_Y6_N6 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; ShowControl:showControl1|WideOr0~4    ; LC_X3_Y4_N2  ; 4       ; Latch enable               ; yes    ; Global Clock         ; GCLK2            ;
; ShowControl:showControl1|clock_1k     ; LC_X12_Y3_N4 ; 9       ; Clock                      ; yes    ; Global Clock         ; GCLK1            ;
; sys_clk                               ; PIN_18       ; 257     ; Clock                      ; yes    ; Global Clock         ; GCLK0            ;
; sys_rst_n                             ; PIN_143      ; 262     ; Async. clear, Clock enable ; yes    ; Global Clock         ; GCLK3            ;
; uart_rx:uart_rx_uut|cnt0[1]~32        ; LC_X4_Y6_N8  ; 16      ; Sync. clear                ; no     ; --                   ; --               ;
; uart_rx:uart_rx_uut|end_cnt1          ; LC_X4_Y6_N0  ; 13      ; Clock enable               ; no     ; --                   ; --               ;
; uart_rx:uart_rx_uut|uart_rx_done      ; LC_X4_Y6_N0  ; 9       ; Clock enable               ; no     ; --                   ; --               ;
; uart_tx:uart_tx_uut|cnt1[0]~4         ; LC_X8_Y7_N8  ; 16      ; Sync. clear                ; no     ; --                   ; --               ;
+---------------------------------------+--------------+---------+----------------------------+--------+----------------------+------------------+


+-------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                           ;
+------------------------------------+--------------+---------+----------------------+------------------+
; Name                               ; Location     ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------------------------------------+--------------+---------+----------------------+------------------+
; ShowControl:showControl1|WideOr0~4 ; LC_X3_Y4_N2  ; 4       ; Global Clock         ; GCLK2            ;
; ShowControl:showControl1|clock_1k  ; LC_X12_Y3_N4 ; 9       ; Global Clock         ; GCLK1            ;
; sys_clk                            ; PIN_18       ; 257     ; Global Clock         ; GCLK0            ;
; sys_rst_n                          ; PIN_143      ; 262     ; Global Clock         ; GCLK3            ;
+------------------------------------+--------------+---------+----------------------+------------------+


+---------------------------------------------------------------+
; Non-Global High Fan-Out Signals                               ;
+-----------------------------------------------------+---------+
; Name                                                ; Fan-Out ;
+-----------------------------------------------------+---------+
; KeyValue:keyValue1|Value_en                         ; 32      ;
; KeyValue:keyValue1|KeyPress:u3|en_cnt               ; 21      ;
; KeyValue:keyValue1|KeyPress:u2|en_cnt               ; 21      ;
; KeyValue:keyValue1|KeyPress:u1|en_cnt               ; 21      ;
; KeyValue:keyValue1|KeyPress:u0|en_cnt               ; 21      ;
; uart_rx:uart_rx_uut|cnt0[1]~32                      ; 16      ;
; uart_tx:uart_tx_uut|cnt1[0]~4                       ; 16      ;
; uart_rx:uart_rx_uut|end_cnt1                        ; 13      ;
; uart_rx:uart_rx_uut|cnt1[0]                         ; 12      ;
; uart_rx:uart_rx_uut|start_flag                      ; 11      ;
; uart_rx:uart_rx_uut|cnt1[1]                         ; 11      ;
; uart_rx:uart_rx_uut|cnt1[2]                         ; 11      ;
; KeyValue:keyValue1|Equal1~0                         ; 11      ;
; uart_rx:uart_rx_uut|rx2                             ; 9       ;
; uart_rx:uart_rx_uut|uart_rx_done                    ; 9       ;
; KeyValue:keyValue1|KeyPress:u3|cnt_full             ; 9       ;
; KeyValue:keyValue1|KeyPress:u2|cnt_full             ; 9       ;
; KeyValue:keyValue1|KeyPress:u1|cnt_full             ; 9       ;
; KeyValue:keyValue1|KeyPress:u0|cnt_full             ; 9       ;
; uart_tx:uart_tx_uut|cnt1[0]                         ; 9       ;
; ShowControl:showControl1|data_tmp[3]                ; 8       ;
; ShowControl:showControl1|data_tmp[2]                ; 8       ;
; ShowControl:showControl1|data_tmp[1]                ; 8       ;
; ShowControl:showControl1|data_tmp[0]                ; 8       ;
; ShowControl:showControl1|Equal0~3                   ; 7       ;
; ShowControl:showControl1|Equal0~1                   ; 7       ;
; ShowControl:showControl1|Equal0~0                   ; 7       ;
; uart_tx:uart_tx_uut|cnt1[1]                         ; 7       ;
; ShowControl:showControl1|SEL[7]                     ; 7       ;
; ShowControl:showControl1|Selector2~0                ; 7       ;
; uart_rx:uart_rx_uut|Decoder0~0                      ; 6       ;
; uart_rx:uart_rx_uut|cnt0[0]                         ; 6       ;
; uart_tx:uart_tx_uut|end_cnt1                        ; 6       ;
; KeyValue:keyValue1|state.ROW_FOUR                   ; 6       ;
; KeyValue:keyValue1|state.ROW_TWO                    ; 6       ;
; uart_tx:uart_tx_uut|cnt1[3]                         ; 6       ;
; ShowControl:showControl1|Selector2~3                ; 6       ;
; ShowControl:showControl1|Selector2~2                ; 6       ;
; ShowControl:showControl1|Selector2~1                ; 6       ;
; uart_rx:uart_rx_uut|add_cnt1                        ; 5       ;
; KeyValue:keyValue1|KeyPress:u3|key_a                ; 5       ;
; KeyValue:keyValue1|KeyPress:u2|key_a                ; 5       ;
; KeyValue:keyValue1|KeyPress:u1|key_a                ; 5       ;
; KeyValue:keyValue1|KeyPress:u0|key_a                ; 5       ;
; uart_rx:uart_rx_uut|cnt1[3]                         ; 5       ;
; uart_rx:uart_rx_uut|cnt0[2]~7                       ; 5       ;
; uart_rx:uart_rx_uut|cnt0[7]~3                       ; 5       ;
; ShowControl:showControl1|Add0~67                    ; 5       ;
; ShowControl:showControl1|Add0~47                    ; 5       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[14]~33           ; 5       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[9]~25            ; 5       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[4]~17            ; 5       ;
; KeyValue:keyValue1|KeyPress:u3|state.Filter_Up2Down ; 5       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[14]~33           ; 5       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[9]~25            ; 5       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[4]~17            ; 5       ;
; KeyValue:keyValue1|KeyPress:u2|state.Filter_Up2Down ; 5       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[14]~33           ; 5       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[9]~25            ; 5       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[4]~17            ; 5       ;
; KeyValue:keyValue1|KeyPress:u1|state.Filter_Up2Down ; 5       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[14]~33           ; 5       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[9]~25            ; 5       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[4]~17            ; 5       ;
; KeyValue:keyValue1|KeyPress:u0|state.Filter_Up2Down ; 5       ;
; uart_tx:uart_tx_uut|add_cnt1                        ; 5       ;
; KeyValue:keyValue1|KeyPress:u3|state.Key_down       ; 5       ;
; KeyValue:keyValue1|KeyPress:u3|state.Key_up         ; 5       ;
; KeyValue:keyValue1|KeyPress:u2|state.Key_down       ; 5       ;
; KeyValue:keyValue1|KeyPress:u2|state.Key_up         ; 5       ;
; KeyValue:keyValue1|KeyPress:u1|state.Key_down       ; 5       ;
; KeyValue:keyValue1|KeyPress:u1|state.Key_up         ; 5       ;
; KeyValue:keyValue1|KeyPress:u0|state.Key_down       ; 5       ;
; KeyValue:keyValue1|KeyPress:u0|state.Key_up         ; 5       ;
; uart_tx:uart_tx_uut|cnt0[7]~31                      ; 5       ;
; uart_tx:uart_tx_uut|cnt0[2]~3                       ; 5       ;
; uart_tx:uart_tx_uut|cnt1[2]                         ; 5       ;
; ShowControl:showControl1|SEL[4]                     ; 5       ;
; ShowControl:showControl1|SEL[3]                     ; 5       ;
; ShowControl:showControl1|SEL[2]                     ; 5       ;
; ShowControl:showControl1|SEL[5]                     ; 5       ;
; ShowControl:showControl1|SEL[6]                     ; 5       ;
; KeyValue:keyValue1|state.ROW_THREE                  ; 5       ;
; KeyValue:keyValue1|state.ROW_ONE                    ; 5       ;
; KeyValue:keyValue1|KeyPress:u2|KEY_STATE            ; 4       ;
; KeyValue:keyValue1|KeyPress:u3|KEY_STATE            ; 4       ;
; uart_rx:uart_rx_uut|Equal3~4                        ; 4       ;
; KeyValue:keyValue1|KEY_Value[0]~0                   ; 4       ;
; KeyValue:keyValue1|KeyPress:u3|key_b                ; 4       ;
; KeyValue:keyValue1|KeyPress:u3|flag_L2H             ; 4       ;
; KeyValue:keyValue1|KeyPress:u3|state.Filter_Down2Up ; 4       ;
; KeyValue:keyValue1|KeyPress:u2|key_b                ; 4       ;
; KeyValue:keyValue1|KeyPress:u2|flag_L2H             ; 4       ;
; KeyValue:keyValue1|KeyPress:u2|state.Filter_Down2Up ; 4       ;
; KeyValue:keyValue1|KeyPress:u1|key_b                ; 4       ;
; KeyValue:keyValue1|KeyPress:u1|flag_L2H             ; 4       ;
; KeyValue:keyValue1|KeyPress:u1|state.Filter_Down2Up ; 4       ;
; KeyValue:keyValue1|KeyPress:u0|key_b                ; 4       ;
; KeyValue:keyValue1|KeyPress:u0|flag_L2H             ; 4       ;
; KeyValue:keyValue1|KeyPress:u0|state.Filter_Down2Up ; 4       ;
; ShowControl:showControl1|SEL[1]                     ; 4       ;
; KeyValue:keyValue1|Selector3~1                      ; 4       ;
; KeyValue:keyValue1|state.NO_KEY                     ; 4       ;
; ShowControl:showControl1|SEL[0]                     ; 4       ;
; KeyValue:keyValue1|KeyPress:u1|KEY_STATE            ; 3       ;
; uart_rx:uart_rx_uut|cnt0[8]                         ; 3       ;
; uart_rx:uart_rx_uut|cnt0[5]                         ; 3       ;
; uart_rx:uart_rx_uut|cnt0[6]                         ; 3       ;
; uart_rx:uart_rx_uut|cnt0[3]                         ; 3       ;
; uart_rx:uart_rx_uut|cnt0[12]~15                     ; 3       ;
; KeyValue:keyValue1|rowIndex[1]                      ; 3       ;
; KeyValue:keyValue1|rowIndex[0]                      ; 3       ;
; KeyValue:keyValue1|row_flag                         ; 3       ;
; ShowControl:showControl1|Add0~17                    ; 3       ;
; uart_tx:uart_tx_uut|cnt0[7]                         ; 3       ;
; uart_tx:uart_tx_uut|cnt0[4]                         ; 3       ;
; uart_tx:uart_tx_uut|cnt0[8]                         ; 3       ;
; uart_tx:uart_tx_uut|cnt0[5]                         ; 3       ;
; uart_tx:uart_tx_uut|cnt0[0]                         ; 3       ;
; uart_tx:uart_tx_uut|cnt0[6]                         ; 3       ;
; uart_tx:uart_tx_uut|cnt0[3]                         ; 3       ;
; uart_tx:uart_tx_uut|start_tx_flag                   ; 3       ;
; uart_tx:uart_tx_uut|cnt0[12]~11                     ; 3       ;
; KeyValue:keyValue1|KEY_ROW[3]                       ; 3       ;
; KeyValue:keyValue1|KEY_ROW[2]                       ; 3       ;
; KeyValue:keyValue1|KEY_ROW[1]                       ; 3       ;
; KEY_COL[3]                                          ; 2       ;
; KEY_COL[2]                                          ; 2       ;
; KEY_COL[1]                                          ; 2       ;
; KEY_COL[0]                                          ; 2       ;
; uart_rx:uart_rx_uut|rx1                             ; 2       ;
; uart_rx:uart_rx_uut|Decoder0~2                      ; 2       ;
; KeyValue:keyValue1|colIndex[0]~0                    ; 2       ;
; KeyValue:keyValue1|KeyPress:u0|KEY_STATE            ; 2       ;
; KeyValue:keyValue1|KeyPress:u3|Selector4~0          ; 2       ;
; KeyValue:keyValue1|KeyPress:u2|Selector4~0          ; 2       ;
; KeyValue:keyValue1|KeyPress:u1|Selector4~0          ; 2       ;
; KeyValue:keyValue1|KeyPress:u0|Selector4~0          ; 2       ;
; uart_rx:uart_rx_uut|rx_data[6]                      ; 2       ;
; uart_rx:uart_rx_uut|rx_data[3]                      ; 2       ;
; uart_rx:uart_rx_uut|rx_data[5]                      ; 2       ;
; uart_rx:uart_rx_uut|rx_data[4]                      ; 2       ;
; uart_rx:uart_rx_uut|rx_data[1]                      ; 2       ;
; uart_rx:uart_rx_uut|rx_data[2]                      ; 2       ;
; uart_rx:uart_rx_uut|rx_data[7]                      ; 2       ;
; uart_rx:uart_rx_uut|end_cnt1~0                      ; 2       ;
; uart_rx:uart_rx_uut|Equal3~2                        ; 2       ;
; uart_rx:uart_rx_uut|cnt0[15]                        ; 2       ;
; uart_rx:uart_rx_uut|cnt0[14]                        ; 2       ;
; uart_rx:uart_rx_uut|cnt0[13]                        ; 2       ;
; uart_rx:uart_rx_uut|cnt0[12]                        ; 2       ;
; uart_rx:uart_rx_uut|cnt0[11]                        ; 2       ;
; uart_rx:uart_rx_uut|cnt0[10]                        ; 2       ;
; uart_rx:uart_rx_uut|cnt0[9]                         ; 2       ;
; uart_rx:uart_rx_uut|Equal3~0                        ; 2       ;
; uart_rx:uart_rx_uut|cnt0[2]                         ; 2       ;
; uart_rx:uart_rx_uut|cnt0[1]                         ; 2       ;
; uart_rx:uart_rx_uut|cnt0[7]                         ; 2       ;
; uart_rx:uart_rx_uut|cnt0[4]                         ; 2       ;
; uart_rx:uart_rx_uut|rx_data[0]                      ; 2       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[15]              ; 2       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[13]              ; 2       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[12]              ; 2       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[14]              ; 2       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[11]              ; 2       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[10]              ; 2       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[8]               ; 2       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[9]               ; 2       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[7]               ; 2       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[6]               ; 2       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[5]               ; 2       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[4]               ; 2       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[3]               ; 2       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[2]               ; 2       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[1]               ; 2       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[0]               ; 2       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[19]              ; 2       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[18]              ; 2       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[17]              ; 2       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[16]              ; 2       ;
; KeyValue:keyValue1|KeyPress:u3|flag_H2L             ; 2       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[15]              ; 2       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[13]              ; 2       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[12]              ; 2       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[14]              ; 2       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[11]              ; 2       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[10]              ; 2       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[8]               ; 2       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[9]               ; 2       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[7]               ; 2       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[6]               ; 2       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[5]               ; 2       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[4]               ; 2       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[3]               ; 2       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[2]               ; 2       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[1]               ; 2       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[0]               ; 2       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[19]              ; 2       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[18]              ; 2       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[17]              ; 2       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[16]              ; 2       ;
; KeyValue:keyValue1|KeyPress:u2|flag_H2L             ; 2       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[15]              ; 2       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[13]              ; 2       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[12]              ; 2       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[14]              ; 2       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[11]              ; 2       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[10]              ; 2       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[8]               ; 2       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[9]               ; 2       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[7]               ; 2       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[6]               ; 2       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[5]               ; 2       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[4]               ; 2       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[3]               ; 2       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[2]               ; 2       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[1]               ; 2       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[0]               ; 2       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[19]              ; 2       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[18]              ; 2       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[17]              ; 2       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[16]              ; 2       ;
; KeyValue:keyValue1|KeyPress:u1|flag_H2L             ; 2       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[15]              ; 2       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[13]              ; 2       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[12]              ; 2       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[14]              ; 2       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[11]              ; 2       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[10]              ; 2       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[8]               ; 2       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[9]               ; 2       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[7]               ; 2       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[6]               ; 2       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[5]               ; 2       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[4]               ; 2       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[3]               ; 2       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[2]               ; 2       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[1]               ; 2       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[0]               ; 2       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[19]              ; 2       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[18]              ; 2       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[17]              ; 2       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[16]              ; 2       ;
; KeyValue:keyValue1|KeyPress:u0|flag_H2L             ; 2       ;
; uart_tx:uart_tx_uut|end_cnt1~3                      ; 2       ;
; ShowControl:showControl1|cnt[0]                     ; 2       ;
; ShowControl:showControl1|cnt[1]                     ; 2       ;
; ShowControl:showControl1|cnt[3]                     ; 2       ;
; ShowControl:showControl1|cnt[4]                     ; 2       ;
; ShowControl:showControl1|cnt[5]                     ; 2       ;
; ShowControl:showControl1|cnt[9]                     ; 2       ;
; ShowControl:showControl1|cnt[7]                     ; 2       ;
; ShowControl:showControl1|cnt[8]                     ; 2       ;
; ShowControl:showControl1|cnt[11]                    ; 2       ;
; ShowControl:showControl1|cnt[13]                    ; 2       ;
; ShowControl:showControl1|cnt[14]                    ; 2       ;
; KeyValue:keyValue1|state~9                          ; 2       ;
; uart_tx:uart_tx_uut|uart_tx~5                       ; 2       ;
; uart_tx:uart_tx_uut|add_cnt1~0                      ; 2       ;
; uart_tx:uart_tx_uut|end_cnt1~2                      ; 2       ;
; uart_tx:uart_tx_uut|cnt0[15]                        ; 2       ;
; uart_tx:uart_tx_uut|cnt0[14]                        ; 2       ;
; uart_tx:uart_tx_uut|cnt0[13]                        ; 2       ;
; uart_tx:uart_tx_uut|cnt0[12]                        ; 2       ;
; uart_tx:uart_tx_uut|cnt0[11]                        ; 2       ;
; uart_tx:uart_tx_uut|cnt0[10]                        ; 2       ;
; uart_tx:uart_tx_uut|cnt0[9]                         ; 2       ;
; uart_tx:uart_tx_uut|cnt0[2]                         ; 2       ;
; uart_tx:uart_tx_uut|cnt0[1]                         ; 2       ;
; ShowControl:showControl1|disp_data[19]              ; 2       ;
; ShowControl:showControl1|disp_data[27]              ; 2       ;
; ShowControl:showControl1|disp_data[7]               ; 2       ;
; ShowControl:showControl1|disp_data[18]              ; 2       ;
; ShowControl:showControl1|disp_data[22]              ; 2       ;
; ShowControl:showControl1|disp_data[6]               ; 2       ;
; ShowControl:showControl1|disp_data[17]              ; 2       ;
; ShowControl:showControl1|disp_data[25]              ; 2       ;
; ShowControl:showControl1|disp_data[5]               ; 2       ;
; ShowControl:showControl1|disp_data[16]              ; 2       ;
; ShowControl:showControl1|disp_data[20]              ; 2       ;
; ShowControl:showControl1|disp_data[4]               ; 2       ;
; ShowControl:showControl1|WideOr0~0                  ; 2       ;
; KeyValue:keyValue1|Selector4~2                      ; 2       ;
; KeyValue:keyValue1|Selector2~0                      ; 2       ;
; KeyValue:keyValue1|KeyPress:u3|KEY_FLAG             ; 2       ;
; KeyValue:keyValue1|KeyPress:u2|KEY_FLAG             ; 2       ;
; KeyValue:keyValue1|KeyPress:u1|KEY_FLAG             ; 2       ;
; KeyValue:keyValue1|KeyPress:u0|KEY_FLAG             ; 2       ;
; uart_tx:uart_tx_uut|uart_tx                         ; 2       ;
; KeyValue:keyValue1|KEY_ROW[0]                       ; 2       ;
; uart_rx                                             ; 1       ;
; KeyValue:keyValue1|KeyPress:u3|Selector0~1          ; 1       ;
; KeyValue:keyValue1|KeyPress:u3|Selector5~1          ; 1       ;
; KeyValue:keyValue1|KeyPress:u3|Selector5~0          ; 1       ;
; KeyValue:keyValue1|KeyPress:u2|Selector0~1          ; 1       ;
; KeyValue:keyValue1|KeyPress:u2|Selector5~1          ; 1       ;
; KeyValue:keyValue1|KeyPress:u2|Selector5~0          ; 1       ;
; KeyValue:keyValue1|KeyPress:u1|Selector0~1          ; 1       ;
; KeyValue:keyValue1|KeyPress:u1|Selector5~1          ; 1       ;
; KeyValue:keyValue1|KeyPress:u1|Selector5~0          ; 1       ;
; KeyValue:keyValue1|KeyPress:u0|Selector0~1          ; 1       ;
; KeyValue:keyValue1|KeyPress:u0|Selector5~1          ; 1       ;
; KeyValue:keyValue1|KeyPress:u0|Selector5~0          ; 1       ;
; uart_rx:uart_rx_uut|Decoder0~9                      ; 1       ;
; uart_rx:uart_rx_uut|Decoder0~8                      ; 1       ;
; uart_rx:uart_rx_uut|Decoder0~7                      ; 1       ;
; uart_rx:uart_rx_uut|Decoder0~6                      ; 1       ;
; uart_rx:uart_rx_uut|Decoder0~5                      ; 1       ;
; uart_rx:uart_rx_uut|Decoder0~4                      ; 1       ;
; uart_rx:uart_rx_uut|Decoder0~3                      ; 1       ;
; uart_rx:uart_rx_uut|Add1~1                          ; 1       ;
; uart_rx:uart_rx_uut|Add1~0                          ; 1       ;
; uart_rx:uart_rx_uut|add_cnt1~1                      ; 1       ;
; uart_rx:uart_rx_uut|add_cnt1~0                      ; 1       ;
; uart_rx:uart_rx_uut|Decoder0~1                      ; 1       ;
; KeyValue:keyValue1|Selector6~0                      ; 1       ;
; KeyValue:keyValue1|Selector7~0                      ; 1       ;
; uart_rx:uart_rx_uut|cnt0[0]~31COUT1_47              ; 1       ;
; uart_rx:uart_rx_uut|cnt0[0]~31                      ; 1       ;
; uart_rx:uart_rx_uut|Equal3~3                        ; 1       ;
; uart_rx:uart_rx_uut|cnt0[8]~29COUT1_59              ; 1       ;
; uart_rx:uart_rx_uut|cnt0[8]~29                      ; 1       ;
; uart_rx:uart_rx_uut|cnt0[5]~27COUT1_55              ; 1       ;
; uart_rx:uart_rx_uut|cnt0[5]~27                      ; 1       ;
; uart_rx:uart_rx_uut|cnt0[6]~25COUT1_57              ; 1       ;
; uart_rx:uart_rx_uut|cnt0[6]~25                      ; 1       ;
; uart_rx:uart_rx_uut|cnt0[3]~23COUT1_51              ; 1       ;
; uart_rx:uart_rx_uut|cnt0[3]~23                      ; 1       ;
; uart_rx:uart_rx_uut|cnt0[14]~19COUT1_69             ; 1       ;
; uart_rx:uart_rx_uut|cnt0[14]~19                     ; 1       ;
; uart_rx:uart_rx_uut|cnt0[13]~17COUT1_67             ; 1       ;
; uart_rx:uart_rx_uut|cnt0[13]~17                     ; 1       ;
; uart_rx:uart_rx_uut|Equal3~1                        ; 1       ;
; uart_rx:uart_rx_uut|cnt0[11]~13COUT1_65             ; 1       ;
; uart_rx:uart_rx_uut|cnt0[11]~13                     ; 1       ;
; uart_rx:uart_rx_uut|cnt0[10]~11COUT1_63             ; 1       ;
; uart_rx:uart_rx_uut|cnt0[10]~11                     ; 1       ;
; uart_rx:uart_rx_uut|cnt0[9]~9COUT1_61               ; 1       ;
; uart_rx:uart_rx_uut|cnt0[9]~9                       ; 1       ;
; uart_rx:uart_rx_uut|cnt0[1]~5COUT1_49               ; 1       ;
; uart_rx:uart_rx_uut|cnt0[1]~5                       ; 1       ;
; uart_rx:uart_rx_uut|cnt0[4]~1COUT1_53               ; 1       ;
; uart_rx:uart_rx_uut|cnt0[4]~1                       ; 1       ;
; KeyValue:keyValue1|colIndex[1]                      ; 1       ;
; KeyValue:keyValue1|colIndex[0]                      ; 1       ;
; ShowControl:showControl1|Add0~72COUT1_88            ; 1       ;
; ShowControl:showControl1|Add0~72                    ; 1       ;
; ShowControl:showControl1|Add0~70                    ; 1       ;
; ShowControl:showControl1|Add0~65                    ; 1       ;
; ShowControl:showControl1|Add0~62COUT1_90            ; 1       ;
; ShowControl:showControl1|Add0~62                    ; 1       ;
; ShowControl:showControl1|Add0~60                    ; 1       ;
; ShowControl:showControl1|Add0~57COUT1_92            ; 1       ;
; ShowControl:showControl1|Add0~57                    ; 1       ;
; ShowControl:showControl1|Add0~55                    ; 1       ;
; ShowControl:showControl1|Add0~52COUT1_94            ; 1       ;
; ShowControl:showControl1|Add0~52                    ; 1       ;
; ShowControl:showControl1|Add0~50                    ; 1       ;
; ShowControl:showControl1|Add0~45                    ; 1       ;
; ShowControl:showControl1|Add0~42COUT1_96            ; 1       ;
; ShowControl:showControl1|Add0~42                    ; 1       ;
; ShowControl:showControl1|Add0~40                    ; 1       ;
; ShowControl:showControl1|Add0~37COUT1_102           ; 1       ;
; ShowControl:showControl1|Add0~37                    ; 1       ;
; ShowControl:showControl1|Add0~35                    ; 1       ;
; ShowControl:showControl1|Add0~32COUT1_104           ; 1       ;
; ShowControl:showControl1|Add0~32                    ; 1       ;
; ShowControl:showControl1|Add0~30                    ; 1       ;
; ShowControl:showControl1|Add0~27COUT1_98            ; 1       ;
; ShowControl:showControl1|Add0~27                    ; 1       ;
; ShowControl:showControl1|Add0~25                    ; 1       ;
; ShowControl:showControl1|Add0~22COUT1_100           ; 1       ;
; ShowControl:showControl1|Add0~22                    ; 1       ;
; ShowControl:showControl1|Add0~20                    ; 1       ;
; ShowControl:showControl1|Add0~15                    ; 1       ;
; ShowControl:showControl1|Add0~12COUT1_106           ; 1       ;
; ShowControl:showControl1|Add0~12                    ; 1       ;
; ShowControl:showControl1|Add0~10                    ; 1       ;
; ShowControl:showControl1|Add0~7COUT1_108            ; 1       ;
; ShowControl:showControl1|Add0~7                     ; 1       ;
; ShowControl:showControl1|Add0~5                     ; 1       ;
; ShowControl:showControl1|Add0~0                     ; 1       ;
; KeyValue:keyValue1|KeyPress:u3|Selector3~0          ; 1       ;
; KeyValue:keyValue1|KeyPress:u3|Equal0~5             ; 1       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[15]~39COUT1_82   ; 1       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[15]~39           ; 1       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[13]~37COUT1_80   ; 1       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[13]~37           ; 1       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[12]~35COUT1_78   ; 1       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[12]~35           ; 1       ;
; KeyValue:keyValue1|KeyPress:u3|Equal0~4             ; 1       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[11]~31COUT1_76   ; 1       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[11]~31           ; 1       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[10]~29COUT1_74   ; 1       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[10]~29           ; 1       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[8]~27COUT1_72    ; 1       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[8]~27            ; 1       ;
; KeyValue:keyValue1|KeyPress:u3|Equal0~3             ; 1       ;
; KeyValue:keyValue1|KeyPress:u3|Equal0~2             ; 1       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[7]~23COUT1_70    ; 1       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[7]~23            ; 1       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[6]~21COUT1_68    ; 1       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[6]~21            ; 1       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[5]~19COUT1_66    ; 1       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[5]~19            ; 1       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[3]~15COUT1_64    ; 1       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[3]~15            ; 1       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[2]~13COUT1_62    ; 1       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[2]~13            ; 1       ;
; KeyValue:keyValue1|KeyPress:u3|Equal0~1             ; 1       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[1]~11COUT1_60    ; 1       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[1]~11            ; 1       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[0]~9COUT1_58     ; 1       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[0]~9             ; 1       ;
; KeyValue:keyValue1|KeyPress:u3|Equal0~0             ; 1       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[18]~5COUT1_88    ; 1       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[18]~5            ; 1       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[17]~3COUT1_86    ; 1       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[17]~3            ; 1       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[16]~1COUT1_84    ; 1       ;
; KeyValue:keyValue1|KeyPress:u3|cnt[16]~1            ; 1       ;
; KeyValue:keyValue1|KeyPress:u3|Selector2~0          ; 1       ;
; KeyValue:keyValue1|KeyPress:u3|Selector1~4          ; 1       ;
; KeyValue:keyValue1|KeyPress:u2|Selector3~0          ; 1       ;
; KeyValue:keyValue1|KeyPress:u2|Equal0~5             ; 1       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[15]~39COUT1_82   ; 1       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[15]~39           ; 1       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[13]~37COUT1_80   ; 1       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[13]~37           ; 1       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[12]~35COUT1_78   ; 1       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[12]~35           ; 1       ;
; KeyValue:keyValue1|KeyPress:u2|Equal0~4             ; 1       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[11]~31COUT1_76   ; 1       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[11]~31           ; 1       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[10]~29COUT1_74   ; 1       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[10]~29           ; 1       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[8]~27COUT1_72    ; 1       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[8]~27            ; 1       ;
; KeyValue:keyValue1|KeyPress:u2|Equal0~3             ; 1       ;
; KeyValue:keyValue1|KeyPress:u2|Equal0~2             ; 1       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[7]~23COUT1_70    ; 1       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[7]~23            ; 1       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[6]~21COUT1_68    ; 1       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[6]~21            ; 1       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[5]~19COUT1_66    ; 1       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[5]~19            ; 1       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[3]~15COUT1_64    ; 1       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[3]~15            ; 1       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[2]~13COUT1_62    ; 1       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[2]~13            ; 1       ;
; KeyValue:keyValue1|KeyPress:u2|Equal0~1             ; 1       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[1]~11COUT1_60    ; 1       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[1]~11            ; 1       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[0]~9COUT1_58     ; 1       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[0]~9             ; 1       ;
; KeyValue:keyValue1|KeyPress:u2|Equal0~0             ; 1       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[18]~5COUT1_88    ; 1       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[18]~5            ; 1       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[17]~3COUT1_86    ; 1       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[17]~3            ; 1       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[16]~1COUT1_84    ; 1       ;
; KeyValue:keyValue1|KeyPress:u2|cnt[16]~1            ; 1       ;
; KeyValue:keyValue1|KeyPress:u2|Selector2~0          ; 1       ;
; KeyValue:keyValue1|KeyPress:u2|Selector1~4          ; 1       ;
; KeyValue:keyValue1|KeyPress:u1|Selector3~0          ; 1       ;
; KeyValue:keyValue1|KeyPress:u1|Equal0~5             ; 1       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[15]~39COUT1_82   ; 1       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[15]~39           ; 1       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[13]~37COUT1_80   ; 1       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[13]~37           ; 1       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[12]~35COUT1_78   ; 1       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[12]~35           ; 1       ;
; KeyValue:keyValue1|KeyPress:u1|Equal0~4             ; 1       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[11]~31COUT1_76   ; 1       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[11]~31           ; 1       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[10]~29COUT1_74   ; 1       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[10]~29           ; 1       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[8]~27COUT1_72    ; 1       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[8]~27            ; 1       ;
; KeyValue:keyValue1|KeyPress:u1|Equal0~3             ; 1       ;
; KeyValue:keyValue1|KeyPress:u1|Equal0~2             ; 1       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[7]~23COUT1_70    ; 1       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[7]~23            ; 1       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[6]~21COUT1_68    ; 1       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[6]~21            ; 1       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[5]~19COUT1_66    ; 1       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[5]~19            ; 1       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[3]~15COUT1_64    ; 1       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[3]~15            ; 1       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[2]~13COUT1_62    ; 1       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[2]~13            ; 1       ;
; KeyValue:keyValue1|KeyPress:u1|Equal0~1             ; 1       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[1]~11COUT1_60    ; 1       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[1]~11            ; 1       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[0]~9COUT1_58     ; 1       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[0]~9             ; 1       ;
; KeyValue:keyValue1|KeyPress:u1|Equal0~0             ; 1       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[18]~5COUT1_88    ; 1       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[18]~5            ; 1       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[17]~3COUT1_86    ; 1       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[17]~3            ; 1       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[16]~1COUT1_84    ; 1       ;
; KeyValue:keyValue1|KeyPress:u1|cnt[16]~1            ; 1       ;
; KeyValue:keyValue1|KeyPress:u1|Selector2~0          ; 1       ;
; KeyValue:keyValue1|KeyPress:u1|Selector1~4          ; 1       ;
; KeyValue:keyValue1|KeyPress:u0|Selector3~0          ; 1       ;
; KeyValue:keyValue1|KeyPress:u0|Equal0~5             ; 1       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[15]~39COUT1_82   ; 1       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[15]~39           ; 1       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[13]~37COUT1_80   ; 1       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[13]~37           ; 1       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[12]~35COUT1_78   ; 1       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[12]~35           ; 1       ;
; KeyValue:keyValue1|KeyPress:u0|Equal0~4             ; 1       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[11]~31COUT1_76   ; 1       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[11]~31           ; 1       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[10]~29COUT1_74   ; 1       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[10]~29           ; 1       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[8]~27COUT1_72    ; 1       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[8]~27            ; 1       ;
; KeyValue:keyValue1|KeyPress:u0|Equal0~3             ; 1       ;
; KeyValue:keyValue1|KeyPress:u0|Equal0~2             ; 1       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[7]~23COUT1_70    ; 1       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[7]~23            ; 1       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[6]~21COUT1_68    ; 1       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[6]~21            ; 1       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[5]~19COUT1_66    ; 1       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[5]~19            ; 1       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[3]~15COUT1_64    ; 1       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[3]~15            ; 1       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[2]~13COUT1_62    ; 1       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[2]~13            ; 1       ;
; KeyValue:keyValue1|KeyPress:u0|Equal0~1             ; 1       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[1]~11COUT1_60    ; 1       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[1]~11            ; 1       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[0]~9COUT1_58     ; 1       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[0]~9             ; 1       ;
; KeyValue:keyValue1|KeyPress:u0|Equal0~0             ; 1       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[18]~5COUT1_88    ; 1       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[18]~5            ; 1       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[17]~3COUT1_86    ; 1       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[17]~3            ; 1       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[16]~1COUT1_84    ; 1       ;
; KeyValue:keyValue1|KeyPress:u0|cnt[16]~1            ; 1       ;
; KeyValue:keyValue1|KeyPress:u0|Selector2~0          ; 1       ;
; KeyValue:keyValue1|KeyPress:u0|Selector1~4          ; 1       ;
; uart_tx:uart_tx_uut|Add1~1                          ; 1       ;
; uart_rx:uart_rx_uut|data[6]                         ; 1       ;
; uart_rx:uart_rx_uut|data[3]                         ; 1       ;
; uart_rx:uart_rx_uut|data[5]                         ; 1       ;
; uart_rx:uart_rx_uut|data[4]                         ; 1       ;
; uart_rx:uart_rx_uut|data[1]                         ; 1       ;
; uart_rx:uart_rx_uut|data[2]                         ; 1       ;
; uart_rx:uart_rx_uut|data[7]                         ; 1       ;
; uart_rx:uart_rx_uut|data[0]                         ; 1       ;
; uart_tx:uart_tx_uut|Add1~0                          ; 1       ;
; uart_tx:uart_tx_uut|end_cnt1~5                      ; 1       ;
; uart_tx:uart_tx_uut|end_cnt1~4                      ; 1       ;
; uart_tx:uart_tx_uut|add_cnt1~1                      ; 1       ;
; KeyValue:keyValue1|KEY_Value[3]                     ; 1       ;
; KeyValue:keyValue1|KEY_Value[2]                     ; 1       ;
; KeyValue:keyValue1|KEY_Value[1]                     ; 1       ;
; KeyValue:keyValue1|KEY_Value[0]                     ; 1       ;
; ShowControl:showControl1|cnt[2]                     ; 1       ;
; ShowControl:showControl1|cnt[6]                     ; 1       ;
; ShowControl:showControl1|Equal0~2                   ; 1       ;
; ShowControl:showControl1|cnt[10]                    ; 1       ;
; ShowControl:showControl1|cnt[12]                    ; 1       ;
; KeyValue:keyValue1|state~11                         ; 1       ;
; KeyValue:keyValue1|state~10                         ; 1       ;
; uart_tx:uart_tx_uut|uart_tx~6                       ; 1       ;
; uart_tx:uart_tx_uut|cnt0[4]~29COUT1_52              ; 1       ;
; uart_tx:uart_tx_uut|cnt0[4]~29                      ; 1       ;
; uart_tx:uart_tx_uut|cnt0[8]~27COUT1_58              ; 1       ;
; uart_tx:uart_tx_uut|cnt0[8]~27                      ; 1       ;
; uart_tx:uart_tx_uut|cnt0[5]~25COUT1_54              ; 1       ;
; uart_tx:uart_tx_uut|cnt0[5]~25                      ; 1       ;
; uart_tx:uart_tx_uut|cnt0[0]~23COUT1_46              ; 1       ;
; uart_tx:uart_tx_uut|cnt0[0]~23                      ; 1       ;
; uart_tx:uart_tx_uut|uart_tx~4                       ; 1       ;
; uart_tx:uart_tx_uut|cnt0[6]~21COUT1_56              ; 1       ;
; uart_tx:uart_tx_uut|cnt0[6]~21                      ; 1       ;
; uart_tx:uart_tx_uut|cnt0[3]~19COUT1_50              ; 1       ;
; uart_tx:uart_tx_uut|cnt0[3]~19                      ; 1       ;
; uart_tx:uart_tx_uut|end_cnt1~1                      ; 1       ;
; uart_tx:uart_tx_uut|cnt0[14]~15COUT1_68             ; 1       ;
; uart_tx:uart_tx_uut|cnt0[14]~15                     ; 1       ;
; uart_tx:uart_tx_uut|cnt0[13]~13COUT1_66             ; 1       ;
; uart_tx:uart_tx_uut|cnt0[13]~13                     ; 1       ;
; uart_tx:uart_tx_uut|cnt0[11]~9COUT1_64              ; 1       ;
; uart_tx:uart_tx_uut|cnt0[11]~9                      ; 1       ;
; uart_tx:uart_tx_uut|end_cnt1~0                      ; 1       ;
; uart_tx:uart_tx_uut|cnt0[10]~7COUT1_62              ; 1       ;
; uart_tx:uart_tx_uut|cnt0[10]~7                      ; 1       ;
; uart_tx:uart_tx_uut|cnt0[9]~5COUT1_60               ; 1       ;
; uart_tx:uart_tx_uut|cnt0[9]~5                       ; 1       ;
; uart_tx:uart_tx_uut|cnt0[1]~1COUT1_48               ; 1       ;
; uart_tx:uart_tx_uut|cnt0[1]~1                       ; 1       ;
; uart_tx:uart_tx_uut|uart_tx~3                       ; 1       ;
; uart_tx:uart_tx_uut|Mux0~1                          ; 1       ;
; uart_tx:uart_tx_uut|tx_data[6]                      ; 1       ;
; uart_tx:uart_tx_uut|Mux0~0                          ; 1       ;
; uart_tx:uart_tx_uut|tx_data[3]                      ; 1       ;
; uart_tx:uart_tx_uut|uart_tx~2                       ; 1       ;
; uart_tx:uart_tx_uut|uart_tx~1                       ; 1       ;
; uart_tx:uart_tx_uut|tx_data[1]                      ; 1       ;
; uart_tx:uart_tx_uut|uart_tx~0                       ; 1       ;
; uart_tx:uart_tx_uut|tx_data[7]                      ; 1       ;
; ShowControl:showControl1|disp_data[3]               ; 1       ;
; ShowControl:showControl1|Selector0~4                ; 1       ;
; ShowControl:showControl1|disp_data[15]              ; 1       ;
; ShowControl:showControl1|Selector0~3                ; 1       ;
; ShowControl:showControl1|Selector0~2                ; 1       ;
; ShowControl:showControl1|disp_data[23]              ; 1       ;
; ShowControl:showControl1|Selector0~1                ; 1       ;
; ShowControl:showControl1|disp_data[11]              ; 1       ;
; ShowControl:showControl1|Selector0~0                ; 1       ;
; ShowControl:showControl1|disp_data[2]               ; 1       ;
; ShowControl:showControl1|Selector2~8                ; 1       ;
; ShowControl:showControl1|disp_data[10]              ; 1       ;
; ShowControl:showControl1|Selector2~7                ; 1       ;
; ShowControl:showControl1|Selector2~6                ; 1       ;
; ShowControl:showControl1|disp_data[26]              ; 1       ;
; ShowControl:showControl1|Selector2~5                ; 1       ;
; ShowControl:showControl1|disp_data[14]              ; 1       ;
; ShowControl:showControl1|Selector2~4                ; 1       ;
; ShowControl:showControl1|disp_data[1]               ; 1       ;
; ShowControl:showControl1|Selector3~4                ; 1       ;
; ShowControl:showControl1|disp_data[13]              ; 1       ;
; ShowControl:showControl1|Selector3~3                ; 1       ;
; ShowControl:showControl1|Selector3~2                ; 1       ;
; ShowControl:showControl1|disp_data[21]              ; 1       ;
; ShowControl:showControl1|Selector3~1                ; 1       ;
; ShowControl:showControl1|disp_data[9]               ; 1       ;
; ShowControl:showControl1|Selector3~0                ; 1       ;
; ShowControl:showControl1|WideOr0~3                  ; 1       ;
; ShowControl:showControl1|WideOr0~2                  ; 1       ;
; ShowControl:showControl1|WideOr0~1                  ; 1       ;
; ShowControl:showControl1|disp_data[0]               ; 1       ;
; ShowControl:showControl1|Selector4~4                ; 1       ;
; ShowControl:showControl1|disp_data[8]               ; 1       ;
; ShowControl:showControl1|Selector4~3                ; 1       ;
; ShowControl:showControl1|Selector4~2                ; 1       ;
; ShowControl:showControl1|disp_data[24]              ; 1       ;
; ShowControl:showControl1|Selector4~1                ; 1       ;
; ShowControl:showControl1|disp_data[12]              ; 1       ;
; ShowControl:showControl1|Selector4~0                ; 1       ;
; KeyValue:keyValue1|Selector1~0                      ; 1       ;
; KeyValue:keyValue1|Selector2~1                      ; 1       ;
; KeyValue:keyValue1|Selector3~3                      ; 1       ;
; KeyValue:keyValue1|Selector3~2                      ; 1       ;
; KeyValue:keyValue1|Selector3~0                      ; 1       ;
; KeyValue:keyValue1|Selector4~0                      ; 1       ;
; ShowControl:showControl1|WideOr1~0                  ; 1       ;
; ShowControl:showControl1|WideOr2~0                  ; 1       ;
; ShowControl:showControl1|WideOr3~0                  ; 1       ;
; ShowControl:showControl1|WideOr4~0                  ; 1       ;
; ShowControl:showControl1|WideOr5~0                  ; 1       ;
; ShowControl:showControl1|WideOr6~0                  ; 1       ;
; ShowControl:showControl1|WideOr7~0                  ; 1       ;
+-----------------------------------------------------+---------+


+----------------------------------------------------+
; Other Routing Usage Summary                        ;
+-----------------------------+----------------------+
; Other Routing Resource Type ; Usage                ;
+-----------------------------+----------------------+
; C4s                         ; 99 / 2,870 ( 3 % )   ;
; Direct links                ; 184 / 3,938 ( 5 % )  ;
; Global clocks               ; 4 / 4 ( 100 % )      ;
; LAB clocks                  ; 35 / 72 ( 49 % )     ;
; LUT chains                  ; 47 / 1,143 ( 4 % )   ;
; Local interconnects         ; 458 / 3,938 ( 12 % ) ;
; R4s                         ; 201 / 2,832 ( 7 % )  ;
+-----------------------------+----------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 8.12) ; Number of LABs  (Total = 49) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 1                            ;
; 2                                          ; 2                            ;
; 3                                          ; 0                            ;
; 4                                          ; 3                            ;
; 5                                          ; 3                            ;
; 6                                          ; 4                            ;
; 7                                          ; 4                            ;
; 8                                          ; 0                            ;
; 9                                          ; 6                            ;
; 10                                         ; 26                           ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.33) ; Number of LABs  (Total = 49) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 47                           ;
; 1 Clock                            ; 47                           ;
; 1 Clock enable                     ; 8                            ;
; 1 Sync. clear                      ; 12                           ;
+------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+---------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 8.94) ; Number of LABs  (Total = 49) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 1                            ;
; 2                                           ; 2                            ;
; 3                                           ; 0                            ;
; 4                                           ; 3                            ;
; 5                                           ; 3                            ;
; 6                                           ; 3                            ;
; 7                                           ; 4                            ;
; 8                                           ; 1                            ;
; 9                                           ; 2                            ;
; 10                                          ; 17                           ;
; 11                                          ; 3                            ;
; 12                                          ; 4                            ;
; 13                                          ; 4                            ;
; 14                                          ; 1                            ;
; 15                                          ; 0                            ;
; 16                                          ; 0                            ;
; 17                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 5.45) ; Number of LABs  (Total = 49) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 9                            ;
; 2                                               ; 4                            ;
; 3                                               ; 4                            ;
; 4                                               ; 3                            ;
; 5                                               ; 6                            ;
; 6                                               ; 3                            ;
; 7                                               ; 5                            ;
; 8                                               ; 4                            ;
; 9                                               ; 2                            ;
; 10                                              ; 8                            ;
; 11                                              ; 0                            ;
; 12                                              ; 0                            ;
; 13                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 9.06) ; Number of LABs  (Total = 49) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 0                            ;
; 2                                           ; 1                            ;
; 3                                           ; 4                            ;
; 4                                           ; 8                            ;
; 5                                           ; 2                            ;
; 6                                           ; 2                            ;
; 7                                           ; 6                            ;
; 8                                           ; 1                            ;
; 9                                           ; 4                            ;
; 10                                          ; 8                            ;
; 11                                          ; 3                            ;
; 12                                          ; 1                            ;
; 13                                          ; 1                            ;
; 14                                          ; 2                            ;
; 15                                          ; 0                            ;
; 16                                          ; 0                            ;
; 17                                          ; 0                            ;
; 18                                          ; 1                            ;
; 19                                          ; 1                            ;
; 20                                          ; 0                            ;
; 21                                          ; 1                            ;
; 22                                          ; 3                            ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (119006): Selected device EPM1270T144C5 for design "calculator"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EPM570T144C5 is compatible
    Info (176445): Device EPM570T144I5 is compatible
    Info (176445): Device EPM570T144A5 is compatible
    Info (176445): Device EPM1270T144I5 is compatible
    Info (176445): Device EPM1270T144A5 is compatible
Warning (335093): TimeQuest Timing Analyzer is analyzing 4 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'calculator.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332128): Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info (332127): Assuming a default timing requirement
Info (332111): Found 3 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    1.000 ShowControl:showControl1|clock_1k
    Info (332111):    1.000 ShowControl:showControl1|SEL[0]
    Info (332111):    1.000      sys_clk
Info (186079): Completed User Assigned Global Signals Promotion Operation
Info (186215): Automatically promoted signal "sys_clk" to use Global clock in PIN 18
Info (186216): Automatically promoted some destinations of signal "ShowControl:showControl1|clock_1k" to use Global clock
    Info (186217): Destination "ShowControl:showControl1|clock_1k" may be non-global or may not use global clock
Info (186215): Automatically promoted signal "ShowControl:showControl1|WideOr0~4" to use Global clock
Info (186216): Automatically promoted some destinations of signal "sys_rst_n" to use Global clock
    Info (186217): Destination "KeyValue:keyValue1|KEY_Value[0]~0" may be non-global or may not use global clock
    Info (186217): Destination "KeyValue:keyValue1|rowIndex[0]" may be non-global or may not use global clock
    Info (186217): Destination "KeyValue:keyValue1|rowIndex[1]" may be non-global or may not use global clock
Info (186228): Pin "sys_rst_n" drives global clock, but is not placed in a dedicated clock pin position
Info (186079): Completed Auto Global Promotion Operation
Info (176234): Starting register packing
Info (186391): Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info (186468): Started processing fast register assignments
Info (186469): Finished processing fast register assignments
Info (176235): Finished register packing
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 5% of the available device resources in the region that extends from location X0_Y0 to location X8_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:00
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.31 seconds.
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file D:/course/FPGA/Demo/Cal_new/prj/output_files/calculator.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 5593 megabytes
    Info: Processing ended: Wed Jun 16 13:07:39 2021
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:03


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/course/FPGA/Demo/Cal_new/prj/output_files/calculator.fit.smsg.


