# Proyecto-Final-Arquitectura-de-Computadoras-d03
Proyecto final de la materia de Arquitectura de Computadoras. Consiste en un Pipeline MIPS de 5 etapas en Verilog (usando el programa de ModelSim) y de un decodificador en Python que decodifica instrucciones MIPS (assembly) a binario (Big Endian).
# Pipeline MIPS de 5 Etapas con Decodificador en Python


## CaracterÃ­sticas

### Decodificador Python (GUI)
- Interfaz grÃ¡fica intuitiva con tkinter
- ConversiÃ³n de assembly MIPS a binario MIPS32
- ValidaciÃ³n de sintaxis en tiempo real
- GeneraciÃ³n de archivos para Verilog (Big Endian)
- Manejo robusto de errores

### Pipeline MIPS (Verilog)
- Pipeline de 5 etapas: IF, ID, EX, MEM, WB
- Soporte completo para instrucciones R-type, I-type, J-type
- Buffers interetapas sincronizados
- Testbench completo con verificaciÃ³n automÃ¡tica
- Logging detallado para debugging

## InstalaciÃ³n y Uso

### Prerrequisitos
```bash
# Python 3.8+
python --version

# ModelSim o simulador Verilog compatible
# tkinter (generalmente incluido con Python)
# Compilar todos los mÃ³dulos
vlog *.v

# Ejecutar testbench
vsim MIPS_Pipeline_TB

# Agregar seÃ±ales al wave
add wave *

# Ejecutar simulaciÃ³n
run 300ns (Para ver el proceso completo sino ir de 25ns a 25ns para ver cada intrucciÃ³n trabajar)
mips-pipeline/
â”œâ”€â”€ ğŸ“ python/                 # Decodificador en Python
â”‚   â”œâ”€â”€ main.py               # Interfaz grÃ¡fica principal
â”‚   â”œâ”€â”€ decodificador.py      # Motor de decodificaciÃ³n
â”œâ”€â”€ ğŸ“ verilog/               # Pipeline MIPS en Verilog
â”‚   â”œâ”€â”€ MIPS_Pipeline.v       # MÃ³dulo principal
â”‚   â”œâ”€â”€ PC.v                  # Contador de programa
â”‚   â”œâ”€â”€ InsMem.v              # Memoria de instrucciones
â”‚   â”œâ”€â”€ Reg_File.v            # Banco de registros
â”‚   â”œâ”€â”€ ALU.v                 # Unidad aritmÃ©tico-lÃ³gica
â”‚   â”œâ”€â”€ UniCon.v              # Unidad de control
â”‚   â”œâ”€â”€ Mem_Datos.v           # Memoria de datos
â”‚   â”œâ”€â”€ Buffers/              # Buffers de pipeline
â”‚   â”‚   â”œâ”€â”€ IF_ID.v
â”‚   â”‚   â”œâ”€â”€ ID_EX.v
â”‚   â”‚   â”œâ”€â”€ EX_MEM.v
â”‚   â”‚   â””â”€â”€ MEM_WB.v
â”‚   â””â”€â”€ Testbench/
â”‚       â””â”€â”€ MIPS_Pipeline_TB.v
â”‚   â”œâ”€â”€ Reporte_Proyecto.pdf
â””â”€â”€ README.md
