Fitter report for alu
Tue Nov 12 19:07:34 2013
Quartus II Version 9.0 Build 132 02/25/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Input Pins
 11. Output Pins
 12. I/O Bank Usage
 13. All Package Pins
 14. Output Pin Default Load For Reported TCO
 15. Fitter Resource Utilization by Entity
 16. Delay Chain Summary
 17. Pad To Core Delay Chain Fanout
 18. Control Signals
 19. Global & Other Fast Signals
 20. Non-Global High Fan-Out Signals
 21. Interconnect Usage Summary
 22. LAB Logic Elements
 23. LAB-wide Signals
 24. LAB Signals Sourced
 25. LAB Signals Sourced Out
 26. LAB Distinct Inputs
 27. Fitter Device Options
 28. Estimated Delay Added for Hold Timing
 29. Advanced Data - General
 30. Advanced Data - Placement Preparation
 31. Advanced Data - Placement
 32. Advanced Data - Routing
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------+
; Fitter Summary                                                   ;
+-----------------------+------------------------------------------+
; Fitter Status         ; Successful - Tue Nov 12 19:07:34 2013    ;
; Quartus II Version    ; 9.0 Build 132 02/25/2009 SJ Full Version ;
; Revision Name         ; alu                                      ;
; Top-level Entity Name ; Block1                                   ;
; Family                ; Cyclone                                  ;
; Device                ; EP1C6Q240C8                              ;
; Timing Models         ; Final                                    ;
; Total logic elements  ; 380 / 5,980 ( 6 % )                      ;
; Total pins            ; 41 / 185 ( 22 % )                        ;
; Total virtual pins    ; 0                                        ;
; Total memory bits     ; 0 / 92,160 ( 0 % )                       ;
; Total PLLs            ; 0 / 2 ( 0 % )                            ;
+-----------------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                      ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                             ; Setting                        ; Default Value                  ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                             ; EP1C6Q240C8                    ;                                ;
; Fit Attempts to Skip                                               ; 0                              ; 0.0                            ;
; Device I/O Standard                                                ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                              ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                      ; Off                            ; Off                            ;
; Router Timing Optimization Level                                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                       ; Off                            ; Off                            ;
; Optimize Timing                                                    ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                           ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                     ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                         ; On                             ; On                             ;
; Limit to One Fitting Attempt                                       ; Off                            ; Off                            ;
; Final Placement Optimizations                                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                              ; 1                              ;
; Slow Slew Rate                                                     ; Off                            ; Off                            ;
; PCI I/O                                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                            ; Off                            ;
; Auto Packed Registers                                              ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                  ; On                             ; On                             ;
; Auto Merge PLLs                                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Fitter Effort                                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                           ; Auto                           ;
; Auto Register Duplication                                          ; Auto                           ; Auto                           ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Stop After Congestion Map Generation                               ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                            ; Off                            ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+-------------------------+--------------------+
; Type                    ; Value              ;
+-------------------------+--------------------+
; Placement               ;                    ;
;     -- Requested        ; 0 / 421 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 421 ( 0.00 % ) ;
;                         ;                    ;
; Routing (by Connection) ;                    ;
;     -- Requested        ; 0 / 0 ( 0.00 % )   ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )   ;
+-------------------------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                       ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Partition Name ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Top            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;          ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+


+--------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                             ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Partition Name ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Top            ; 421     ; 0                 ; N/A                     ; Source File       ;
+----------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/alu/alu.pin.


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                        ;
+---------------------------------------------+----------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                  ;
+---------------------------------------------+----------------------------------------------------------------------------------------+
; Total logic elements                        ; 380 / 5,980 ( 6 % )                                                                    ;
;     -- Combinational with no register       ; 376                                                                                    ;
;     -- Register only                        ; 0                                                                                      ;
;     -- Combinational with a register        ; 4                                                                                      ;
;                                             ;                                                                                        ;
; Logic element usage by number of LUT inputs ;                                                                                        ;
;     -- 4 input functions                    ; 162                                                                                    ;
;     -- 3 input functions                    ; 127                                                                                    ;
;     -- 2 input functions                    ; 68                                                                                     ;
;     -- 1 input functions                    ; 23                                                                                     ;
;     -- 0 input functions                    ; 0                                                                                      ;
;                                             ;                                                                                        ;
; Logic elements by mode                      ;                                                                                        ;
;     -- normal mode                          ; 257                                                                                    ;
;     -- arithmetic mode                      ; 123                                                                                    ;
;     -- qfbk mode                            ; 0                                                                                      ;
;     -- register cascade mode                ; 0                                                                                      ;
;     -- synchronous clear/load mode          ; 0                                                                                      ;
;     -- asynchronous clear/load mode         ; 0                                                                                      ;
;                                             ;                                                                                        ;
; Total registers                             ; 4 / 6,523 ( < 1 % )                                                                    ;
; Total LABs                                  ; 39 / 598 ( 7 % )                                                                       ;
; Logic elements in carry chains              ; 138                                                                                    ;
; User inserted logic elements                ; 0                                                                                      ;
; Virtual pins                                ; 0                                                                                      ;
; I/O pins                                    ; 41 / 185 ( 22 % )                                                                      ;
;     -- Clock pins                           ; 0 / 2 ( 0 % )                                                                          ;
; Global signals                              ; 2                                                                                      ;
; M4Ks                                        ; 0 / 20 ( 0 % )                                                                         ;
; Total memory bits                           ; 0 / 92,160 ( 0 % )                                                                     ;
; Total RAM block bits                        ; 0 / 92,160 ( 0 % )                                                                     ;
; PLLs                                        ; 0 / 2 ( 0 % )                                                                          ;
; Global clocks                               ; 2 / 8 ( 25 % )                                                                         ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                                                          ;
; ASMI Blocks                                 ; 0 / 1 ( 0 % )                                                                          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                          ;
; Average interconnect usage (total/H/V)      ; 3% / 3% / 3%                                                                           ;
; Peak interconnect usage (total/H/V)         ; 6% / 5% / 7%                                                                           ;
; Maximum fan-out node                        ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_6dh:auto_generated|safe_q[3] ;
; Maximum fan-out                             ; 86                                                                                     ;
; Highest non-global fan-out signal           ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_6dh:auto_generated|safe_q[3] ;
; Highest non-global fan-out                  ; 86                                                                                     ;
; Total fan-out                               ; 1271                                                                                   ;
; Average fan-out                             ; 3.00                                                                                   ;
+---------------------------------------------+----------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                  ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; A0_B1 ; 235   ; 2        ; 4            ; 21           ; 0           ; 16                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CN    ; 239   ; 2        ; 2            ; 21           ; 1           ; 16                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; IN[0] ; 1     ; 1        ; 0            ; 20           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; IN[1] ; 2     ; 1        ; 0            ; 20           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; IN[2] ; 3     ; 1        ; 0            ; 19           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; IN[3] ; 4     ; 1        ; 0            ; 19           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; IN[4] ; 6     ; 1        ; 0            ; 18           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; IN[5] ; 7     ; 1        ; 0            ; 18           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; IN[6] ; 8     ; 1        ; 0            ; 18           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; IN[7] ; 12    ; 1        ; 0            ; 17           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; M     ; 240   ; 2        ; 2            ; 21           ; 2           ; 78                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Sclk  ; 238   ; 2        ; 2            ; 21           ; 0           ; 4                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                             ;
+------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ;
+------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; A[0] ; 13    ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; A[1] ; 14    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; A[2] ; 15    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; A[3] ; 16    ; 1        ; 0            ; 16           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; A[4] ; 17    ; 1        ; 0            ; 15           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; A[5] ; 18    ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; A[6] ; 19    ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; A[7] ; 20    ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; B[0] ; 21    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; B[1] ; 41    ; 1        ; 0            ; 7            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; B[2] ; 128   ; 3        ; 35           ; 3            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; B[3] ; 132   ; 3        ; 35           ; 4            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; B[4] ; 133   ; 3        ; 35           ; 4            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; B[5] ; 134   ; 3        ; 35           ; 5            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; B[6] ; 135   ; 3        ; 35           ; 5            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; B[7] ; 136   ; 3        ; 35           ; 6            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; CN4  ; 161   ; 3        ; 35           ; 14           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; F[0] ; 137   ; 3        ; 35           ; 6            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; F[1] ; 138   ; 3        ; 35           ; 7            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; F[2] ; 139   ; 3        ; 35           ; 7            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; F[3] ; 140   ; 3        ; 35           ; 8            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; F[4] ; 141   ; 3        ; 35           ; 8            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; F[5] ; 158   ; 3        ; 35           ; 13           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; F[6] ; 159   ; 3        ; 35           ; 13           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; F[7] ; 160   ; 3        ; 35           ; 14           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; S[0] ; 165   ; 3        ; 35           ; 16           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; S[1] ; 166   ; 3        ; 35           ; 16           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; S[2] ; 167   ; 3        ; 35           ; 16           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; S[3] ; 168   ; 3        ; 35           ; 17           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
+------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 20 / 44 ( 45 % ) ; 3.3V          ; --           ;
; 2        ; 4 / 48 ( 8 % )   ; 3.3V          ; --           ;
; 3        ; 19 / 45 ( 42 % ) ; 3.3V          ; --           ;
; 4        ; 0 / 48 ( 0 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; IN[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 2        ; 1          ; 1        ; IN[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 3        ; 2          ; 1        ; IN[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ; 3          ; 1        ; IN[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ; 4          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 6        ; 5          ; 1        ; IN[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 7        ; 6          ; 1        ; IN[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 7          ; 1        ; IN[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 9        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 10       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 8          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 12       ; 9          ; 1        ; IN[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 13       ; 10         ; 1        ; A[0]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 14       ; 11         ; 1        ; A[1]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 15       ; 12         ; 1        ; A[2]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 16       ; 13         ; 1        ; A[3]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 17       ; 14         ; 1        ; A[4]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 18       ; 15         ; 1        ; A[5]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 19       ; 16         ; 1        ; A[6]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 20       ; 17         ; 1        ; A[7]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 21       ; 18         ; 1        ; B[0]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 22       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 23       ; 19         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 24       ; 20         ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 25       ; 21         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 28       ; 23         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 29       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 30       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ;            ;          ; GNDG_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 32       ; 25         ; 1        ; ^nCEO                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 33       ; 26         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ; 27         ; 1        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ; 28         ; 1        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 36       ; 29         ; 1        ; ^DCLK                                    ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 30         ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 38       ; 31         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 39       ; 32         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 40       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 41       ; 33         ; 1        ; B[1]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 42       ; 34         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 43       ; 35         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 44       ; 36         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 45       ; 37         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 46       ; 38         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 47       ; 39         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 48       ; 40         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 49       ; 41         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 50       ; 42         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 51       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 52       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 53       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 54       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 55       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 56       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 57       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 58       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 59       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 60       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 61       ; 51         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 62       ; 52         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 63       ; 53         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 64       ; 54         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ; 55         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 66       ; 56         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 67       ; 57         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ; 58         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 69       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 70       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 71       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 72       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 73       ; 59         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 74       ; 60         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 75       ; 61         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 76       ; 62         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 77       ; 63         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 78       ; 64         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 79       ; 65         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 80       ; 66         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 81       ; 67         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 82       ; 68         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 83       ; 69         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 84       ; 70         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 85       ; 71         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 86       ; 72         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 87       ; 73         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 88       ; 74         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 89       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 90       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 91       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 92       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 93       ; 75         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 94       ; 76         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 95       ; 77         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 96       ; 78         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 97       ; 79         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 98       ; 80         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 99       ; 81         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 100      ; 82         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 101      ; 83         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 102      ; 84         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 103      ; 85         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 104      ; 86         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 105      ; 87         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 106      ; 88         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 107      ; 89         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 108      ; 90         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 109      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 113      ; 91         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 92         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ; 93         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 116      ; 94         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 117      ; 95         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 118      ; 96         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 97         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 98         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 121      ; 99         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 122      ; 100        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 123      ; 101        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 124      ; 102        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 125      ; 103        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 126      ; 104        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 127      ; 105        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 128      ; 106        ; 3        ; B[2]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 129      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 130      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 131      ; 107        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 132      ; 108        ; 3        ; B[3]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 133      ; 109        ; 3        ; B[4]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 134      ; 110        ; 3        ; B[5]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 135      ; 111        ; 3        ; B[6]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 136      ; 112        ; 3        ; B[7]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 137      ; 113        ; 3        ; F[0]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 138      ; 114        ; 3        ; F[1]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 139      ; 115        ; 3        ; F[2]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 140      ; 116        ; 3        ; F[3]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 141      ; 117        ; 3        ; F[4]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 142      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 143      ; 118        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 144      ; 119        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 145      ; 120        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 146      ; 121        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 147      ; 122        ; 3        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 148      ; 123        ; 3        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 149      ; 124        ; 3        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 150      ;            ;          ; GNDG_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 151      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 152      ; 125        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 153      ; 126        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 154      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 155      ; 127        ; 3        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 156      ; 128        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 157      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 158      ; 129        ; 3        ; F[5]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 159      ; 130        ; 3        ; F[6]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 160      ; 131        ; 3        ; F[7]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 161      ; 132        ; 3        ; CN4                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 162      ; 133        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 163      ; 134        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 164      ; 135        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 165      ; 136        ; 3        ; S[0]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 166      ; 137        ; 3        ; S[1]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 167      ; 138        ; 3        ; S[2]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 168      ; 139        ; 3        ; S[3]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 169      ; 140        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 170      ; 141        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 171      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 172      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 173      ; 142        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 174      ; 143        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 175      ; 144        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 176      ; 145        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 177      ; 146        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 178      ; 147        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 179      ; 148        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 180      ; 149        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 181      ; 150        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 182      ; 151        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 183      ; 152        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 184      ; 153        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 185      ; 154        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 186      ; 155        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 187      ; 156        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 188      ; 157        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 189      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 190      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 191      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 192      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 193      ; 158        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 194      ; 159        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 195      ; 160        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 196      ; 161        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 197      ; 162        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 198      ; 163        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 199      ; 164        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 200      ; 165        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 201      ; 166        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 202      ; 167        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 203      ; 168        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 204      ; 169        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 205      ; 170        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 206      ; 171        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 207      ; 172        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 208      ; 173        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 209      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 210      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 211      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 212      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 213      ; 174        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 214      ; 175        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 215      ; 176        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 216      ; 177        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 217      ; 178        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 218      ; 179        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 219      ; 180        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 220      ; 181        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 221      ; 182        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 222      ; 183        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 223      ; 184        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 224      ; 185        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 225      ; 186        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 226      ; 187        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 227      ; 188        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 228      ; 189        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 229      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 230      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 231      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 232      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 233      ; 190        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 234      ; 191        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 235      ; 192        ; 2        ; A0_B1                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 236      ; 193        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 237      ; 194        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 238      ; 195        ; 2        ; Sclk                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 239      ; 196        ; 2        ; CN                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 240      ; 197        ; 2        ; M                                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; 3.3-V LVTTL         ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS        ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm (Parallel)                  ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 10 pF ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                        ;
+-------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                  ; Library Name ;
+-------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------+--------------+
; |Block1                                   ; 380 (0)     ; 4            ; 0           ; 0    ; 41   ; 0            ; 376 (0)      ; 0 (0)             ; 4 (0)            ; 138 (0)         ; 0 (0)      ; |Block1                                                                              ; work         ;
;    |74373b:inst2|                         ; 8 (8)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Block1|74373b:inst2                                                                 ; work         ;
;    |74373b:inst3|                         ; 8 (8)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Block1|74373b:inst3                                                                 ; work         ;
;    |alu:inst|                             ; 360 (360)   ; 0            ; 0           ; 0    ; 0    ; 0            ; 360 (360)    ; 0 (0)             ; 0 (0)            ; 134 (134)       ; 0 (0)      ; |Block1|alu:inst                                                                     ; work         ;
;    |lpm_counter0:inst1|                   ; 4 (0)       ; 4            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |Block1|lpm_counter0:inst1                                                           ; work         ;
;       |lpm_counter:lpm_counter_component| ; 4 (0)       ; 4            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |Block1|lpm_counter0:inst1|lpm_counter:lpm_counter_component                         ; work         ;
;          |cntr_6dh:auto_generated|        ; 4 (4)       ; 4            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |Block1|lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_6dh:auto_generated ; work         ;
+-------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------+
; Delay Chain Summary                                                            ;
+-------+----------+---------------+---------------+-----------------------+-----+
; Name  ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------+----------+---------------+---------------+-----------------------+-----+
; CN4   ; Output   ; --            ; --            ; --                    ; --  ;
; A[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; A[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; A[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; A[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; A[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; A[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; A[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; A[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; B[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; B[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; B[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; B[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; B[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; B[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; B[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; B[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; S[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; S[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; S[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; S[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; F[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; F[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; F[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; F[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; F[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; F[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; F[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; F[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; M     ; Input    ; ON            ; ON            ; --                    ; --  ;
; CN    ; Input    ; ON            ; ON            ; --                    ; --  ;
; Sclk  ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; IN[7] ; Input    ; ON            ; ON            ; --                    ; --  ;
; A0_B1 ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; IN[6] ; Input    ; ON            ; ON            ; --                    ; --  ;
; IN[5] ; Input    ; ON            ; ON            ; --                    ; --  ;
; IN[4] ; Input    ; ON            ; ON            ; --                    ; --  ;
; IN[3] ; Input    ; ON            ; ON            ; --                    ; --  ;
; IN[2] ; Input    ; ON            ; ON            ; --                    ; --  ;
; IN[1] ; Input    ; ON            ; ON            ; --                    ; --  ;
; IN[0] ; Input    ; ON            ; ON            ; --                    ; --  ;
+-------+----------+---------------+---------------+-----------------------+-----+


+----------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                   ;
+----------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------+-------------------+---------+
; M                                                                                                  ;                   ;         ;
;      - alu:inst|Mux0~0                                                                             ; 0                 ; ON      ;
;      - alu:inst|Mux0~2                                                                             ; 0                 ; ON      ;
;      - alu:inst|Mux0~5                                                                             ; 0                 ; ON      ;
;      - alu:inst|Mux0~7                                                                             ; 0                 ; ON      ;
;      - alu:inst|F9~193                                                                             ; 0                 ; ON      ;
;      - alu:inst|Mux0~9                                                                             ; 0                 ; ON      ;
;      - alu:inst|F9~194                                                                             ; 0                 ; ON      ;
;      - alu:inst|Mux0~12                                                                            ; 0                 ; ON      ;
;      - alu:inst|Mux0~14                                                                            ; 0                 ; ON      ;
;      - alu:inst|Mux1~0                                                                             ; 0                 ; ON      ;
;      - alu:inst|Mux1~4                                                                             ; 0                 ; ON      ;
;      - alu:inst|Mux1~6                                                                             ; 0                 ; ON      ;
;      - alu:inst|Mux1~7                                                                             ; 0                 ; ON      ;
;      - alu:inst|Mux1~11                                                                            ; 0                 ; ON      ;
;      - alu:inst|Mux1~14                                                                            ; 0                 ; ON      ;
;      - alu:inst|Mux1~16                                                                            ; 0                 ; ON      ;
;      - alu:inst|Mux1~21                                                                            ; 0                 ; ON      ;
;      - alu:inst|Mux1~22                                                                            ; 0                 ; ON      ;
;      - alu:inst|Mux1~23                                                                            ; 0                 ; ON      ;
;      - alu:inst|Mux2~0                                                                             ; 0                 ; ON      ;
;      - alu:inst|Mux2~4                                                                             ; 0                 ; ON      ;
;      - alu:inst|Mux2~6                                                                             ; 0                 ; ON      ;
;      - alu:inst|Mux2~9                                                                             ; 0                 ; ON      ;
;      - alu:inst|Mux2~14                                                                            ; 0                 ; ON      ;
;      - alu:inst|Mux2~15                                                                            ; 0                 ; ON      ;
;      - alu:inst|Mux2~16                                                                            ; 0                 ; ON      ;
;      - alu:inst|Mux3~0                                                                             ; 0                 ; ON      ;
;      - alu:inst|Mux3~2                                                                             ; 0                 ; ON      ;
;      - alu:inst|Mux3~6                                                                             ; 0                 ; ON      ;
;      - alu:inst|Mux3~9                                                                             ; 0                 ; ON      ;
;      - alu:inst|Mux3~14                                                                            ; 0                 ; ON      ;
;      - alu:inst|Mux3~15                                                                            ; 0                 ; ON      ;
;      - alu:inst|Mux3~16                                                                            ; 0                 ; ON      ;
;      - alu:inst|Mux4~0                                                                             ; 0                 ; ON      ;
;      - alu:inst|Mux4~4                                                                             ; 0                 ; ON      ;
;      - alu:inst|Mux4~5                                                                             ; 0                 ; ON      ;
;      - alu:inst|Mux4~6                                                                             ; 0                 ; ON      ;
;      - alu:inst|Mux4~9                                                                             ; 0                 ; ON      ;
;      - alu:inst|Mux4~10                                                                            ; 0                 ; ON      ;
;      - alu:inst|Mux4~14                                                                            ; 0                 ; ON      ;
;      - alu:inst|Mux4~15                                                                            ; 0                 ; ON      ;
;      - alu:inst|Mux4~16                                                                            ; 0                 ; ON      ;
;      - alu:inst|Mux5~0                                                                             ; 0                 ; ON      ;
;      - alu:inst|Mux5~1                                                                             ; 0                 ; ON      ;
;      - alu:inst|Mux5~2                                                                             ; 0                 ; ON      ;
;      - alu:inst|Mux5~6                                                                             ; 0                 ; ON      ;
;      - alu:inst|Mux5~9                                                                             ; 0                 ; ON      ;
;      - alu:inst|Mux5~10                                                                            ; 0                 ; ON      ;
;      - alu:inst|Mux5~14                                                                            ; 0                 ; ON      ;
;      - alu:inst|Mux5~15                                                                            ; 0                 ; ON      ;
;      - alu:inst|Mux5~16                                                                            ; 0                 ; ON      ;
;      - alu:inst|Mux6~0                                                                             ; 0                 ; ON      ;
;      - alu:inst|Mux6~4                                                                             ; 0                 ; ON      ;
;      - alu:inst|Mux6~5                                                                             ; 0                 ; ON      ;
;      - alu:inst|Mux6~6                                                                             ; 0                 ; ON      ;
;      - alu:inst|Mux6~9                                                                             ; 0                 ; ON      ;
;      - alu:inst|Mux6~10                                                                            ; 0                 ; ON      ;
;      - alu:inst|Mux6~14                                                                            ; 0                 ; ON      ;
;      - alu:inst|Mux6~15                                                                            ; 0                 ; ON      ;
;      - alu:inst|Mux6~16                                                                            ; 0                 ; ON      ;
;      - alu:inst|Mux7~0                                                                             ; 0                 ; ON      ;
;      - alu:inst|Mux7~1                                                                             ; 0                 ; ON      ;
;      - alu:inst|Mux7~2                                                                             ; 0                 ; ON      ;
;      - alu:inst|Mux7~6                                                                             ; 0                 ; ON      ;
;      - alu:inst|Mux7~9                                                                             ; 0                 ; ON      ;
;      - alu:inst|Mux7~10                                                                            ; 0                 ; ON      ;
;      - alu:inst|Mux7~14                                                                            ; 0                 ; ON      ;
;      - alu:inst|Mux7~15                                                                            ; 0                 ; ON      ;
;      - alu:inst|Mux7~16                                                                            ; 0                 ; ON      ;
;      - alu:inst|Mux8~0                                                                             ; 0                 ; ON      ;
;      - alu:inst|Mux8~4                                                                             ; 0                 ; ON      ;
;      - alu:inst|Mux8~5                                                                             ; 0                 ; ON      ;
;      - alu:inst|Mux8~6                                                                             ; 0                 ; ON      ;
;      - alu:inst|Mux8~9                                                                             ; 0                 ; ON      ;
;      - alu:inst|Mux8~10                                                                            ; 0                 ; ON      ;
;      - alu:inst|Mux8~14                                                                            ; 0                 ; ON      ;
;      - alu:inst|Mux8~15                                                                            ; 0                 ; ON      ;
;      - alu:inst|Mux8~16                                                                            ; 0                 ; ON      ;
; CN                                                                                                 ;                   ;         ;
;      - alu:inst|Add0~40                                                                            ; 0                 ; ON      ;
;      - alu:inst|Add1~40                                                                            ; 0                 ; ON      ;
;      - alu:inst|Add2~40                                                                            ; 0                 ; ON      ;
;      - alu:inst|Add4~46                                                                            ; 0                 ; ON      ;
;      - alu:inst|Add6~46                                                                            ; 0                 ; ON      ;
;      - alu:inst|Add8~46                                                                            ; 0                 ; ON      ;
;      - alu:inst|Add10~40                                                                           ; 0                 ; ON      ;
;      - alu:inst|Add11~46                                                                           ; 0                 ; ON      ;
;      - alu:inst|Add13~46                                                                           ; 0                 ; ON      ;
;      - alu:inst|Add15~46                                                                           ; 0                 ; ON      ;
;      - alu:inst|Add17~40                                                                           ; 0                 ; ON      ;
;      - alu:inst|Add18~46                                                                           ; 0                 ; ON      ;
;      - alu:inst|Add20~46                                                                           ; 0                 ; ON      ;
;      - alu:inst|Add22~40                                                                           ; 0                 ; ON      ;
;      - alu:inst|F9~194                                                                             ; 0                 ; ON      ;
;      - alu:inst|Mux8~2                                                                             ; 0                 ; ON      ;
; Sclk                                                                                               ;                   ;         ;
;      - lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_6dh:auto_generated|counter_cella0 ; 0                 ; OFF     ;
;      - lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_6dh:auto_generated|counter_cella1 ; 0                 ; OFF     ;
;      - lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_6dh:auto_generated|counter_cella2 ; 0                 ; OFF     ;
;      - lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_6dh:auto_generated|counter_cella3 ; 0                 ; OFF     ;
; IN[7]                                                                                              ;                   ;         ;
;      - 74373b:inst2|19                                                                             ; 1                 ; ON      ;
;      - 74373b:inst3|19                                                                             ; 1                 ; ON      ;
; A0_B1                                                                                              ;                   ;         ;
;      - 74373b:inst2|19                                                                             ; 0                 ; OFF     ;
;      - 74373b:inst2|18                                                                             ; 0                 ; OFF     ;
;      - 74373b:inst2|17                                                                             ; 0                 ; OFF     ;
;      - 74373b:inst2|16                                                                             ; 0                 ; OFF     ;
;      - 74373b:inst2|15                                                                             ; 0                 ; OFF     ;
;      - 74373b:inst2|14                                                                             ; 0                 ; OFF     ;
;      - 74373b:inst2|13                                                                             ; 0                 ; OFF     ;
;      - 74373b:inst2|12                                                                             ; 0                 ; OFF     ;
;      - 74373b:inst3|19                                                                             ; 0                 ; OFF     ;
;      - 74373b:inst3|18                                                                             ; 0                 ; OFF     ;
;      - 74373b:inst3|17                                                                             ; 0                 ; OFF     ;
;      - 74373b:inst3|16                                                                             ; 0                 ; OFF     ;
;      - 74373b:inst3|15                                                                             ; 0                 ; OFF     ;
;      - 74373b:inst3|14                                                                             ; 0                 ; OFF     ;
;      - 74373b:inst3|13                                                                             ; 0                 ; OFF     ;
;      - 74373b:inst3|12                                                                             ; 0                 ; OFF     ;
; IN[6]                                                                                              ;                   ;         ;
;      - 74373b:inst2|18                                                                             ; 0                 ; ON      ;
;      - 74373b:inst3|18                                                                             ; 0                 ; ON      ;
; IN[5]                                                                                              ;                   ;         ;
;      - 74373b:inst2|17                                                                             ; 1                 ; ON      ;
;      - 74373b:inst3|17                                                                             ; 1                 ; ON      ;
; IN[4]                                                                                              ;                   ;         ;
;      - 74373b:inst2|16                                                                             ; 1                 ; ON      ;
;      - 74373b:inst3|16                                                                             ; 1                 ; ON      ;
; IN[3]                                                                                              ;                   ;         ;
;      - 74373b:inst2|15                                                                             ; 1                 ; ON      ;
;      - 74373b:inst3|15                                                                             ; 1                 ; ON      ;
; IN[2]                                                                                              ;                   ;         ;
;      - 74373b:inst2|14                                                                             ; 1                 ; ON      ;
;      - 74373b:inst3|14                                                                             ; 1                 ; ON      ;
; IN[1]                                                                                              ;                   ;         ;
;      - 74373b:inst2|13                                                                             ; 1                 ; ON      ;
;      - 74373b:inst3|13                                                                             ; 1                 ; ON      ;
; IN[0]                                                                                              ;                   ;         ;
;      - 74373b:inst2|12                                                                             ; 1                 ; ON      ;
;      - 74373b:inst3|12                                                                             ; 1                 ; ON      ;
+----------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------+
; Control Signals                                                                              ;
+-------+----------+---------+--------------+--------+----------------------+------------------+
; Name  ; Location ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+-------+----------+---------+--------------+--------+----------------------+------------------+
; A0_B1 ; PIN_235  ; 16      ; Latch enable ; yes    ; Global Clock         ; GCLK3            ;
; Sclk  ; PIN_238  ; 4       ; Clock        ; yes    ; Global Clock         ; GCLK2            ;
+-------+----------+---------+--------------+--------+----------------------+------------------+


+----------------------------------------------------------------------+
; Global & Other Fast Signals                                          ;
+-------+----------+---------+----------------------+------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-------+----------+---------+----------------------+------------------+
; A0_B1 ; PIN_235  ; 16      ; Global Clock         ; GCLK3            ;
; Sclk  ; PIN_238  ; 4       ; Global Clock         ; GCLK2            ;
+-------+----------+---------+----------------------+------------------+


+--------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                  ;
+----------------------------------------------------------------------------------------+---------+
; Name                                                                                   ; Fan-Out ;
+----------------------------------------------------------------------------------------+---------+
; lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_6dh:auto_generated|safe_q[3] ; 86      ;
; M                                                                                      ; 78      ;
; 74373b:inst2|13                                                                        ; 24      ;
; 74373b:inst2|14                                                                        ; 24      ;
; 74373b:inst2|15                                                                        ; 24      ;
; 74373b:inst2|16                                                                        ; 24      ;
; 74373b:inst2|17                                                                        ; 23      ;
; 74373b:inst2|18                                                                        ; 23      ;
; 74373b:inst2|19                                                                        ; 23      ;
; 74373b:inst2|12                                                                        ; 20      ;
; lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_6dh:auto_generated|safe_q[1] ; 20      ;
; lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_6dh:auto_generated|safe_q[0] ; 20      ;
; lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_6dh:auto_generated|safe_q[2] ; 18      ;
; 74373b:inst3|13                                                                        ; 17      ;
; 74373b:inst3|14                                                                        ; 17      ;
; 74373b:inst3|15                                                                        ; 17      ;
; 74373b:inst3|16                                                                        ; 17      ;
; CN                                                                                     ; 16      ;
; 74373b:inst3|17                                                                        ; 16      ;
; 74373b:inst3|18                                                                        ; 16      ;
; 74373b:inst3|19                                                                        ; 16      ;
; 74373b:inst3|12                                                                        ; 13      ;
; alu:inst|Mux1~17                                                                       ; 12      ;
; alu:inst|Mux1~16                                                                       ; 12      ;
; alu:inst|Mux1~10                                                                       ; 12      ;
; alu:inst|Mux1~2                                                                        ; 12      ;
; alu:inst|F9~194                                                                        ; 9       ;
; alu:inst|Mux1~7                                                                        ; 8       ;
; alu:inst|Mux1~6                                                                        ; 8       ;
; alu:inst|Mux1~3                                                                        ; 8       ;
; alu:inst|F9~226                                                                        ; 5       ;
; alu:inst|F9~223                                                                        ; 5       ;
; alu:inst|Add15~38                                                                      ; 5       ;
; alu:inst|Add8~38                                                                       ; 5       ;
; alu:inst|Add20~38                                                                      ; 5       ;
; alu:inst|Add13~38                                                                      ; 5       ;
; alu:inst|Add11~38                                                                      ; 5       ;
; alu:inst|Add4~38                                                                       ; 5       ;
; alu:inst|Add6~38                                                                       ; 5       ;
; alu:inst|Add18~38                                                                      ; 5       ;
; alu:inst|F9~225                                                                        ; 4       ;
; alu:inst|F9~219                                                                        ; 4       ;
; alu:inst|F9~215                                                                        ; 4       ;
; alu:inst|F9~211                                                                        ; 4       ;
; alu:inst|F9~207                                                                        ; 4       ;
; alu:inst|F9~205                                                                        ; 4       ;
; alu:inst|F9~204                                                                        ; 4       ;
; alu:inst|F9~203                                                                        ; 4       ;
; alu:inst|F9~201                                                                        ; 4       ;
; alu:inst|F9~200                                                                        ; 4       ;
+----------------------------------------------------------------------------------------+---------+


+----------------------------------------------------+
; Interconnect Usage Summary                         ;
+----------------------------+-----------------------+
; Interconnect Resource Type ; Usage                 ;
+----------------------------+-----------------------+
; C4s                        ; 417 / 16,320 ( 3 % )  ;
; Direct links               ; 28 / 21,944 ( < 1 % ) ;
; Global clocks              ; 2 / 8 ( 25 % )        ;
; LAB clocks                 ; 7 / 240 ( 3 % )       ;
; LUT chains                 ; 17 / 5,382 ( < 1 % )  ;
; Local interconnects        ; 665 / 21,944 ( 3 % )  ;
; M4K buffers                ; 0 / 720 ( 0 % )       ;
; R4s                        ; 458 / 14,640 ( 3 % )  ;
+----------------------------+-----------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 9.74) ; Number of LABs  (Total = 39) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 0                            ;
; 2                                          ; 1                            ;
; 3                                          ; 0                            ;
; 4                                          ; 0                            ;
; 5                                          ; 0                            ;
; 6                                          ; 0                            ;
; 7                                          ; 0                            ;
; 8                                          ; 1                            ;
; 9                                          ; 0                            ;
; 10                                         ; 37                           ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.03) ; Number of LABs  (Total = 39) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 1                            ;
+------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+---------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 9.54) ; Number of LABs  (Total = 39) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 0                            ;
; 2                                           ; 1                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 1                            ;
; 9                                           ; 8                            ;
; 10                                          ; 29                           ;
+---------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 6.85) ; Number of LABs  (Total = 39) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 0                            ;
; 2                                               ; 4                            ;
; 3                                               ; 1                            ;
; 4                                               ; 4                            ;
; 5                                               ; 2                            ;
; 6                                               ; 2                            ;
; 7                                               ; 9                            ;
; 8                                               ; 1                            ;
; 9                                               ; 13                           ;
; 10                                              ; 3                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 15.38) ; Number of LABs  (Total = 39) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 4                            ;
; 12                                           ; 5                            ;
; 13                                           ; 2                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 2                            ;
; 17                                           ; 10                           ;
; 18                                           ; 3                            ;
; 19                                           ; 7                            ;
; 20                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+---------------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                             ;
+--------------------------------------------------------------------------------+------------------+
; Name                                                                           ; Value            ;
+--------------------------------------------------------------------------------+------------------+
; Auto Fit Point 1 - Fit Attempt 1                                               ; ff               ;
; Mid Wire Use - Fit Attempt 1                                                   ; 4                ;
; Mid Slack - Fit Attempt 1                                                      ; -3728            ;
; Internal Atom Count - Fit Attempt 1                                            ; 381              ;
; LE/ALM Count - Fit Attempt 1                                                   ; 381              ;
; LAB Count - Fit Attempt 1                                                      ; 40               ;
; Outputs per Lab - Fit Attempt 1                                                ; 6.675            ;
; Inputs per LAB - Fit Attempt 1                                                 ; 14.975           ;
; Global Inputs per LAB - Fit Attempt 1                                          ; 0.025            ;
; LAB Constraint 'non-global clock / CE pair + async load' - Fit Attempt 1       ; 0:40             ;
; LAB Constraint 'ce + sync load' - Fit Attempt 1                                ; 0:40             ;
; LAB Constraint 'non-global controls' - Fit Attempt 1                           ; 0:40             ;
; LAB Constraint 'un-route combination' - Fit Attempt 1                          ; 0:40             ;
; LAB Constraint 'non-global with asyn_clear' - Fit Attempt 1                    ; 0:40             ;
; LAB Constraint 'un-route with async_clear' - Fit Attempt 1                     ; 0:40             ;
; LAB Constraint 'non-global async clear + sync clear' - Fit Attempt 1           ; 0:40             ;
; LAB Constraint 'global non-clock/non-asynch_clear' - Fit Attempt 1             ; 0:32;1:8         ;
; LAB Constraint 'ygr_cl_ngclk_gclkce_sload_aload_constraint' - Fit Attempt 1    ; 0:40             ;
; LAB Constraint 'global control signals' - Fit Attempt 1                        ; 0:31;1:9         ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1                    ; 0:39;1:1         ;
; LAB Constraint 'aload_aclr pair with aload used' - Fit Attempt 1               ; 0:40             ;
; LAB Constraint 'aload_aclr pair' - Fit Attempt 1                               ; 0:39;1:1         ;
; LAB Constraint 'sload_sclear pair' - Fit Attempt 1                             ; 0:40             ;
; LAB Constraint 'invert_a constraint' - Fit Attempt 1                           ; 0:2;1:38         ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1                      ; 0:40             ;
; LAB Constraint 'use of ADATA or SDATA by registers constraint' - Fit Attempt 1 ; 0:40             ;
; LAB Constraint 'group hierarchy constraint' - Fit Attempt 1                    ; 0:1;1:30;2:1;3:8 ;
; LEs in Chains - Fit Attempt 1                                                  ; 138              ;
; LEs in Long Chains - Fit Attempt 1                                             ; 0                ;
; LABs with Chains - Fit Attempt 1                                               ; 15               ;
; LABs with Multiple Chains - Fit Attempt 1                                      ; 0                ;
; Time - Fit Attempt 1                                                           ; 0                ;
+--------------------------------------------------------------------------------+------------------+


+---------------------------------------------+
; Advanced Data - Placement                   ;
+-------------------------------------+-------+
; Name                                ; Value ;
+-------------------------------------+-------+
; Auto Fit Point 2 - Fit Attempt 1    ; ff    ;
; Early Wire Use - Fit Attempt 1      ; 2     ;
; Early Slack - Fit Attempt 1         ; -2492 ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff    ;
; Mid Wire Use - Fit Attempt 1        ; 3     ;
; Mid Slack - Fit Attempt 1           ; -2492 ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff    ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff    ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff    ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff    ;
; Mid Wire Use - Fit Attempt 1        ; 3     ;
; Mid Slack - Fit Attempt 1           ; -2492 ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff    ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff    ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff    ;
; Late Wire Use - Fit Attempt 1       ; 4     ;
; Late Slack - Fit Attempt 1          ; -2492 ;
; Peak Regional Wire - Fit Attempt 1  ; 0.000 ;
; Auto Fit Point 7 - Fit Attempt 1    ; ff    ;
; Time - Fit Attempt 1                ; 0     ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.063 ;
+-------------------------------------+-------+


+---------------------------------------------------+
; Advanced Data - Routing                           ;
+-------------------------------------+-------------+
; Name                                ; Value       ;
+-------------------------------------+-------------+
; Early Slack - Fit Attempt 1         ; -1744       ;
; Early Wire Use - Fit Attempt 1      ; 3           ;
; Peak Regional Wire - Fit Attempt 1  ; 6           ;
; Mid Slack - Fit Attempt 1           ; -1744       ;
; Late Slack - Fit Attempt 1          ; -2147483648 ;
; Late Wire Use - Fit Attempt 1       ; 3           ;
; Time - Fit Attempt 1                ; 0           ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.063       ;
+-------------------------------------+-------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 132 02/25/2009 SJ Full Version
    Info: Processing started: Tue Nov 12 19:07:30 2013
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off alu -c alu
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Selected device EP1C6Q240C8 for design "alu"
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1C12Q240C8 is compatible
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~nCSO~ is reserved at location 24
    Info: Pin ~ASDO~ is reserved at location 37
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- quality metrics such as performance and power consumption may be sacrificed to reduce compilation time.
Info: Completed User Assigned Global Signals Promotion Operation
Info: DQS I/O pins require 0 global routing resources
Info: Automatically promoted signal "A0_B1" to use Global clock
Info: Pin "A0_B1" drives global clock, but is not placed in a dedicated clock pin position
Info: Automatically promoted signal "Sclk" to use Global clock
Info: Pin "Sclk" drives global clock, but is not placed in a dedicated clock pin position
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info: Finished moving registers into I/O cells, LUTs, and RAM blocks
Info: Finished register packing
Info: Fitter preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:00
Info: Slack time is -1.243 ns between source register "lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_6dh:auto_generated|safe_q[0]" and destination register "lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_6dh:auto_generated|safe_q[3]"
    Info: + Largest register to register requirement is 0.739 ns
    Info:   Shortest clock path from clock "Sclk" to destination register is 7.411 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = Unassigned; Fanout = 4; CLK Node = 'Sclk'
        Info: 2: + IC(5.231 ns) + CELL(0.711 ns) = 7.411 ns; Loc. = Unassigned; Fanout = 86; REG Node = 'lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_6dh:auto_generated|safe_q[3]'
        Info: Total cell delay = 2.180 ns ( 29.42 % )
        Info: Total interconnect delay = 5.231 ns ( 70.58 % )
    Info:   Longest clock path from clock "Sclk" to destination register is 7.411 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = Unassigned; Fanout = 4; CLK Node = 'Sclk'
        Info: 2: + IC(5.231 ns) + CELL(0.711 ns) = 7.411 ns; Loc. = Unassigned; Fanout = 86; REG Node = 'lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_6dh:auto_generated|safe_q[3]'
        Info: Total cell delay = 2.180 ns ( 29.42 % )
        Info: Total interconnect delay = 5.231 ns ( 70.58 % )
    Info:   Shortest clock path from clock "Sclk" to source register is 7.411 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = Unassigned; Fanout = 4; CLK Node = 'Sclk'
        Info: 2: + IC(5.231 ns) + CELL(0.711 ns) = 7.411 ns; Loc. = Unassigned; Fanout = 22; REG Node = 'lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_6dh:auto_generated|safe_q[0]'
        Info: Total cell delay = 2.180 ns ( 29.42 % )
        Info: Total interconnect delay = 5.231 ns ( 70.58 % )
    Info:   Longest clock path from clock "Sclk" to source register is 7.411 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = Unassigned; Fanout = 4; CLK Node = 'Sclk'
        Info: 2: + IC(5.231 ns) + CELL(0.711 ns) = 7.411 ns; Loc. = Unassigned; Fanout = 22; REG Node = 'lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_6dh:auto_generated|safe_q[0]'
        Info: Total cell delay = 2.180 ns ( 29.42 % )
        Info: Total interconnect delay = 5.231 ns ( 70.58 % )
    Info:   Micro clock to output delay of source is 0.224 ns
    Info:   Micro setup delay of destination is 0.037 ns
    Info: - Longest register to register delay is 1.982 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = Unassigned; Fanout = 22; REG Node = 'lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_6dh:auto_generated|safe_q[0]'
        Info: 2: + IC(0.460 ns) + CELL(0.575 ns) = 1.035 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_6dh:auto_generated|counter_cella0~COUTCOUT1_3'
        Info: 3: + IC(0.000 ns) + CELL(0.080 ns) = 1.115 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_6dh:auto_generated|counter_cella1~COUTCOUT1_3'
        Info: 4: + IC(0.000 ns) + CELL(0.080 ns) = 1.195 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_6dh:auto_generated|counter_cella2~COUTCOUT1_3'
        Info: 5: + IC(0.000 ns) + CELL(0.787 ns) = 1.982 ns; Loc. = Unassigned; Fanout = 86; REG Node = 'lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_6dh:auto_generated|safe_q[3]'
        Info: Total cell delay = 1.522 ns ( 76.79 % )
        Info: Total interconnect delay = 0.460 ns ( 23.21 % )
Info: Estimated most critical path is register to register delay of 1.982 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X12_Y10; Fanout = 22; REG Node = 'lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_6dh:auto_generated|safe_q[0]'
    Info: 2: + IC(0.460 ns) + CELL(0.575 ns) = 1.035 ns; Loc. = LAB_X12_Y10; Fanout = 2; COMB Node = 'lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_6dh:auto_generated|counter_cella0~COUTCOUT1_3'
    Info: 3: + IC(0.000 ns) + CELL(0.080 ns) = 1.115 ns; Loc. = LAB_X12_Y10; Fanout = 2; COMB Node = 'lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_6dh:auto_generated|counter_cella1~COUTCOUT1_3'
    Info: 4: + IC(0.000 ns) + CELL(0.080 ns) = 1.195 ns; Loc. = LAB_X12_Y10; Fanout = 1; COMB Node = 'lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_6dh:auto_generated|counter_cella2~COUTCOUT1_3'
    Info: 5: + IC(0.000 ns) + CELL(0.787 ns) = 1.982 ns; Loc. = LAB_X12_Y10; Fanout = 86; REG Node = 'lpm_counter0:inst1|lpm_counter:lpm_counter_component|cntr_6dh:auto_generated|safe_q[3]'
    Info: Total cell delay = 1.522 ns ( 76.79 % )
    Info: Total interconnect delay = 0.460 ns ( 23.21 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 2% of the available device resources
    Info: Peak interconnect usage is 6% of the available device resources in the region that extends from location X0_Y11 to location X11_Y21
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Generated suppressed messages file D:/alu/alu.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 200 megabytes
    Info: Processing ended: Tue Nov 12 19:07:35 2013
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/alu/alu.fit.smsg.


