`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2017/11/28 11:19:53
// Design Name: 
// Module Name: uart_test
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module uart_test(
    input sys_clk_p,
    input sys_clk_n,
    input uart1_rx,
    output uart1_tx
    );
    
////////////////差分时钟转换成单端时钟////////////////////////
    wire sys_clk_ibufg;
     IBUFGDS #
           (
            .DIFF_TERM    ("FALSE"),
            .IBUF_LOW_PWR ("FALSE")
            )
           u_ibufg_sys_clk
             (
              .I  (sys_clk_p),
              .IB (sys_clk_n),
              .O  (sys_clk_ibufg)
              );
    
    wire clk;       //clock for 9600 uart port
    wire [7:0] txdata,rxdata;     //串口发送数据和串口接收数据
    
    
    
    //产生时钟的频率为16*9600
    clkdiv u0 (
            .clk200                  (sys_clk_ibufg),       //200Mhz的晶振输入                     
            .clkout                  (clk)                  //16倍波特率的时钟                        
     );
    
    //串口接收程序
    uartrx u1 (
            .clk                     (clk),                 //16倍波特率的时钟 
            .rx                         (uart1_rx),              //串口接收
            .dataout                 (rxdata),              //uart 接收到的数据,一个字节                     
            .rdsig                   (rdsig),               //uart 接收到数据有效 
            .dataerror               (),
            .frameerror              ()
    );
    
    //串口发送程序
    uarttx u2 (
            .clk                     (clk),                  //16倍波特率的时钟  
            .tx                      (uart1_tx),             //串口发送
            .datain                  (txdata),               //uart 发送的数据   
            .wrsig                   (wrsig),                //uart 发送的数据有效  
            .idle                    ()     
        
     );
    
    //串口数据发送控制程序
    uartctrl u3 (
            .clk                     (clk),                           
            .rdsig                   (rdsig),                //uart 接收到数据有效   
            .rxdata                  (rxdata),                  //uart 接收到的数据 
            .wrsig                   (wrsig),                //uart 发送的数据有效  
            .dataout                 (txdata)                 //uart 发送的数据，一个字节 
        
     );
endmodule
