# Vorlesung am 19.10.2022
Verilog und HDLs allgemein durch "Hardware Construction Languages"
ersetzt worden, z.B Bluespec.

*Wiederholung Digitaltechnik ausgelassen*


## Bluespec (BSV)
### Grundliegende Elemente
- Strukturbeschreibung: Basierend auf Haskell; strongly typed
  - Aufgrund von Korrektheitsanforderungen an Hardware sinnvoll
- Verhaltensbeschreibung: Regeln für atomare Transaktionen 
  - Zur Formulierung von parallelen Abläufen
  - Basierend auf Termersetzungssystemen
- (Synthese)

### Workflow
- Source code mit Testbenches (TBs können auch andere Sprachen sein)
- `bsc` Compiler, Bluesim simulator
- Kann auch zu HDL transpilen
- FPGA/ASIC als final step; meist 10-10Kx performance

### Beispiel
Multiplizierer, zuerst Interface/Schnittstelle beschreiben:

```bluespec
interface HansPeter_ifc;
    method Action               put_x (int xx);
    method Action               put_y (int yy);
    method ActionValue #(int)   get_w ();
endinterface: HansPeter_ifc
```
(wtf haskell where)

Nutzung der Schnittstelle (Achtung: Rules laufen gleichzeitig, Ergebnis
aufgrund von Bluespec trotzdem richtig - Cliffhanger!):

```bluespec
module mkTestbench (Empty):
    HansPeter_ifc m <- mkMult;

    rule gen_x;
        m.put_x (9);
    endrule
    rule gen_y;
        m.put_y (5);
    endrule

    rule drain;
        let w <- m.get_w ();
        $display ("Product = %d", w);
        $finish ();
    endrule
endmodule: mkTestbench
```
