## 🦄 메인메모리 (8 / 13회차)
<br>

### 5.1 기억장치의 분류와 특성　	`kycho`

요기엔 문제를 적어주세연-

<details>
<summary> <b> :page_facing_up: 답지 </b>  </summary><br>
  
답지의 구성은<br>
문제와 동일하게 부탁드려연-

</details>
<br><br>

###  5.2 계층적 기억장치시스템　	`jakang`

요기엔 문제를 적어주세연-

<details>
<summary> <b> :page_facing_up: 답지 </b>  </summary><br>
  
답지의 구성은<br>
문제와 동일하게 부탁드려연-

</details>
<br><br>

### 5.3 반도체 기억장치　	`gaekim`

요기엔 문제를 적어주세연-

<details>
<summary> <b> :page_facing_up: 답지 </b>  </summary><br>
  
답지의 구성은<br>
문제와 동일하게 부탁드려연-

</details>
<br><br>

### 5.4 기억장치 모듈의 설계　	`secho`

**1번 다음은 n * m 크기의 메인메모리 모듈을 디자인한 그림입니다. 각 빈칸에 대해서 알맞게 채워주세요.**

<br>

![](https://images.velog.io/images/secho/post/8cd096f7-2220-43e3-9f74-4bb69ed55e13/image.png)

<br>

- 주소버스 `_`개, 데이터 입출력 비트가 `_`개인  `_ * _bits` 크기의 RAM Chip들을 `직렬 / 병렬`접속으로 `_ * _bits` 크기의 메인메모리를 디자인했다.

<br>



![](https://images.velog.io/images/secho/post/a15ac0ea-7fe3-4f7d-869b-e41fc1ee4d4e/image.png)

<br>

- 주소버스 `_`개, 데이터 입출력 비트가 `_`개인  `_ * _bits` 크기의 RAM Chip들을 `직렬 / 병렬`접속으로 `_ * _bits` 크기의 메인메모리를 디자인했다.

<br>

**2번 [연습문제 5.4]**

<br>

**다음과 같은 조직을 가진 RAM들을 이용하여 1K * 32비트 기억장치 모듈을 구성하는데 필요한 칩의 수를 구하라**

<br>

(1) 512 * 1비트 조직 :  

(2) 128 * 4비트 조직 : 

(3) 64 * 8비트 조직 : 



<details>
<summary> <b> :page_facing_up: 답지 </b>  </summary><br>

1번

다음은 n * m 크기의 메인메모리 모듈을 디자인한 그림입니다.

각 빈칸에 대해서 알맞게 채워주세요.

![image-20201219145047964](C:\Users\조성상\AppData\Roaming\Typora\typora-user-images\image-20201219145047964.png)



주소버스  `4`개 데이터 입출력 비트가 `4`개인 `16 * 4bit`크기의 RAM Chip들을 `[직렬] / 병렬`접속으로 `32 * 4bit` 크기의 메인메모리를 디자인했다.

- 각 RAM은 4개의 비트로 기억장소의 위치를 결정한다.
- 한 램은 총 16개씩 0000 ~ 1111까지 가질 수 있지만 두 RAM을 직렬접속하면 최상단비트를 칩셀렉터로 사용해 1bit 증가된 효과를 얻을 수 있다.
- 상위비트를 0,1로 set하면 00000 ~ 01111, 10000 ~ 11111까지 선택할 수 있으므로, 총 32개의 주소를 선택해 데이터 입출력을 할 수 있다.







![](https://images.velog.io/images/secho/post/a15ac0ea-7fe3-4f7d-869b-e41fc1ee4d4e/image.png)

주소버스 `4`개, 데이터 입출력 비트가 `4`개인  `16 * 4bits` 크기의 RAM Chip들을 `직렬 / [병렬]`접속으로 `16 * 8bits` 크기의 메인메모리를 디자인했다.

- 컴퓨터 워드는 8bit인데 RAM크기가 4bit일때 두개의 RAM을 병렬접속하여 8비트 입출력크기를 만들 수 있다. 
- 칩셀렉터를 공유하고, 주소버스 4비트에 있는 데이터를 2개의 칩이 받아서 데이터버스에 총 8비트씩 입, 출력시킬 수 있다.





2번 [연습문제 5.4]



**다음과 같은 조직을 가진 RAM들을 이용하여 1K * 32비트 기억장치 모듈을 구성하는데 필요한 칩의 수를 구하라**

- 1K * 32는 기억장소가 2^10, 데이터 입출력이 32비트를 가짐.

- 앞으로 곱 = 직렬 ,뒤로 곱 = 병렬

(1) 512 * 1비트 조직 :  2개의 직렬연결 2 * (512) => 1K * 1bits => 뒤로 32개 병렬연결 (1K * 1bits) * 32 => 1K * 32bits

(2) 128 * 4비트 조직 : 8개의 직렬연결 8 * (128), 8개의 병렬연결 (4) * 8

(3) 64 * 8비트 조직 :  16개의 직렬연결 16 * (64), 4개의 병렬연결 (8) * 4



</details>
<br><br>

