<?xml version='1.0' encoding='UTF-8'?>
<rss xmlns:atom="http://www.w3.org/2005/Atom" xmlns:content="http://purl.org/rss/1.0/modules/content/" version="2.0">
  <channel>
    <title>中国科研人员发明单晶体管逻辑结构新原理</title>
    <link>https://bbs.saraba1st.com/2b/</link>
    <description>中国科研人员发明单晶体管逻辑结构新原理</description>
    <docs>http://www.rssboard.org/rss-specification</docs>
    <generator>python-feedgen</generator>
    <lastBuildDate>Thu, 09 Jul 2020 20:12:12 +0000</lastBuildDate>
    <item>
      <title>中国科研人员发明单晶体管逻辑结构新原理[0-50]</title>
      <link>https://bbs.saraba1st.com/2b/thread-1835369-1-1.html</link>
      <description>中国科研人员发明单晶体管逻辑结构新原理&#13;
中国科研人员发明单晶体管逻辑结构新原理将带来集成电路革新性变化
&#13;
http://wenhui.whb.cn/u/cms/www/201905/26223955kguu.jpg
&#13;
▲随着晶体管不断缩小特征尺寸，集成电路的性能得以持续提升。然而在超小器件尺寸下，硅材料的物理极限导致了功耗的大幅提升，难以进一步持续减小晶体管的特征尺寸。
&#13;
通过引入层状半导体，并依据其特性设计新型层状晶体管结构，发现可以通过单个晶体管实现逻辑门（与门、或门），而同样的逻辑门在传统结构中则需要两个晶体管。
&#13;
这一新型晶体管结构极大的提高了晶体管的面积利用率，可以促进晶体管的特征尺寸持续缩小。
&#13;
让一个人干两个人的活，所有的事在一个办公室里处理完成，这样是不是大大提升了效率，节省了成本？这种思路放在集成电路中也是一样的。
&#13;
目前，集成电路已越来越紧密地和现代社会的生产生活联系在一起，但是，随着晶体管物理尺寸的不断微缩，短沟道效应等负面效应使得漏电流不可避免，功耗大、集成度提高困难、不确定性增加，限制了集成电路的发展。
&#13;
针对这些问题，复旦大学微电子学院教授周鹏、张卫、曾晓洋携团队与计算机学院教授姜育刚展开合作，发现了新材料在集成电路中的更优应用方案，解决了如何用新材料、新原理和新架构继续延展摩尔定律的难题，实现了电路逻辑结构从无到有的原始创新。
&#13;
5月27日正值复旦大学114周年校庆日，相关成果以《小尺寸晶体管架构在可光控逻辑和原位存储器中的应用》（“Small footprint transistor architecture for photo-switching logic and in-situ memory”）为题在线发表于《自然·纳米技术》（Nature Nanotechnology）。
&#13;
http://wenhui.whb.cn/u/cms/www/201905/26224005yaw4.jpg
&#13;
▲单晶体管逻辑结构示意图
&#13;
“一个人干两人活”，提供“光控开关”切换选项
&#13;
“我们这项研究工作的核心内容是利用原子晶体硫化钼做出了新结构晶体管。在此基础上，团队发明了单晶体管逻辑结构的新原理。新原理、新结构对原子晶体材料具有普适性。”周鹏解释道。
&#13;
据介绍，研究团队采用与硅工艺兼容的双栅作为逻辑输入端，通过对创新引入的双导电通道加以独立控制，在单晶体管上实现了逻辑运算的“与”和“或”。
&#13;
“与”和“或”是构成计算系统的最基本逻辑单元。
&#13;
相比需要通过两个独立晶体管才能实现逻辑功能的传统体材料体系，该研究工作在逻辑门水平上缩小了50%的面积，有效降低了成本。“原先需要两个独立的晶体管才能实现逻辑功能，现在只需要一个晶体管，相当于一个人干两个人的活，这是研究工作的变革性之一。”周鹏补充。
&#13;
同时研究中还发现了可层数调控的晶体管逻辑特性，并提供光切换逻辑功能的选项。周鹏解释，“简单来说，可光控逻辑相当于我们给逻辑做了一个光控开关，比如说有光照射时可能是‘或’逻辑，那么我们撤掉光线的话它就会切换成‘与’逻辑。当然反过来也是可以的。”
&#13;
研究证明，该逻辑结构对原子晶体材料具有通用性，不仅适用于研究中已经验证的硫化钼，其它具有原子晶体属性的材料均可利用此架构实现可调控的逻辑功能。
&#13;
http://wenhui.whb.cn/u/cms/www/201905/262240191b7w.jpg
&#13;
▲通过进一步研究，发现该层状晶体管不但可以实现单一的逻辑门，而且可以通过外界的光照条件和沟道材料的厚度调控逻辑门的种类。
&#13;
现有的实验数据已经证明了，硫化钼沟道的厚度在大于4nm时，晶体管具备“或门”特性，而当沟道厚度减小到4nm以下时，可以通过光照条件在“与”门和“或”门之间自由切换。
&#13;
这表明层状晶体管结构除了在面积利用率上有较大优势外，还具备更为丰富可控的特性。
&#13;
“房间”合二为一，存算一体突破现有架构限制
&#13;
新的逻辑架构可以通过器件级存算一体路径破解数据传输阻塞瓶颈问题，突破了现有逻辑系统中冯诺依曼架构的限制。
&#13;
对存算一体、原位存储，周鹏打了个比方，“原先我们计算和存储数据需要两个房间跑，而现在所有数据的计算和存储都在同一个房间解决。”
&#13;
在冯·诺依曼架构下，计算和存储是相互分离的。“就好比我们现在有两个房间，房间A专门用来计算数据，房间B用来存储数据，数据在经过计算之后要通过电子借由导线从房间A传输到房间B，这条导线就相当于连接两个房间的走廊。”周鹏解释道。随着技术的发展，数据的计算速度越来越快，与此同时存储速度和传输速度却未能得到同步提升。冯诺依曼架构的限制就主要体现在计算速度、存储速度和传输速度的不相匹配。
&#13;
“我们假设，房间A已经打包了100份数据，却只有几十份数据能被即时传输出去；又或是房间A已经打包完100份，房间B才刚刚开始存储接收到的前几十份数据，这两种情况都会对数据的处理带来很大限制。”周鹏补充。
&#13;
存算一体、原位存储的物理架构突破了冯诺依曼架构的限制。在这一架构中，只需要“一个房间”就可实现计算和存储的功能。“房间”内分层工作，第一层负责计算，第二层负责存储，两个表层在垂直空间上形成堆叠。周鹏打比方：“就像两张纸摞在一起，它们在空间上是堆叠着的，数据的计算和存储只是在原地被相对抬高了一些而已。”计算层的沟道电流可以影响到存储层，从而摆脱传输环节，实现原位存储。
&#13;
充分利用新材料特性，独辟蹊径继续延展摩尔定律
&#13;
使用钢铁制造轮船、使用硅晶体制造芯片，人类在漫长历史中使用材料的本征属性来改造自然界。但周鹏发现，迄今的原子晶体电子器件研究工作仍然是用新材料模仿旧架构，无法真正发挥其优异的物理本质特性。
&#13;
为走出窠臼，在着手该项研究的过程中，从材料本质优势出发设计新器件成为了团队的重要出发点。最终，正是超薄、表面无悬挂键等硫化钼特性的充分发挥，帮助其另辟蹊径地实现了集成电路逻辑结构上的革新，开拓了二维材料集成电路应用的新世界。
&#13;
据周鹏介绍，团队对该工作的研究兴趣源自于目前国家发展对集成电路的重大需求，以及学界业界对延展摩尔定律（英特尔联合创始人戈登·摩尔曾提出集成电路上可容纳的元器件的数量每隔18至24个月就会增加一倍，性能也将提升一倍）、降低集成电路成本的尝试。单晶体管逻辑结构如果得以继续推进、应用于规模化生产，将推动集成电路往更轻、更快、更小、功耗更低的方向发展，促进集成电路产业的发展。“到那时，人们使用的手机、电脑等设备可能将更轻便、待机时间更长。”周鹏十分看好这一研究成果的发展前景，他表示，团队未来将探讨如何进一步突破冯诺依曼架构的限制。
&#13;
复旦大学专用集成电路与系统国家重点实验室是研究工作的唯一单位。复旦大学微电子学院博士生刘春森及指导教师周鹏教授为共同第一作者，复旦大学微电子学院教授张卫和周鹏为通讯作者。研究工作得到国家自然科学基金委优秀青年项目和“集成电路3-5纳米节点器件基础问题研究”应急管理项目资助。
&#13;
相关论文信息：https://www.nature.com/articles/s41565-019-0462-6</description>
      <content:encoded><![CDATA[<p><b>ydd-319: </b><br>
<span>中国科研人员发明单晶体管逻辑结构新原理</span><br>
<span>中国科研人员发明单晶体管逻辑结构新原理将带来集成电路革新性变化</span><br>
<img src="http://wenhui.whb.cn/u/cms/www/201905/26223955kguu.jpg" title="http://wenhui.whb.cn/u/cms/www/201905/26223955kguu.jpg"><br>
<span>▲随着晶体管不断缩小特征尺寸，集成电路的性能得以持续提升。然而在超小器件尺寸下，硅材料的物理极限导致了功耗的大幅提升，难以进一步持续减小晶体管的特征尺寸。</span><br>
<span>通过引入层状半导体，并依据其特性设计新型层状晶体管结构，发现可以通过单个晶体管实现逻辑门（与门、或门），而同样的逻辑门在传统结构中则需要两个晶体管。</span><br>
<span>这一新型晶体管结构极大的提高了晶体管的面积利用率，可以促进晶体管的特征尺寸持续缩小。</span><br>
<span>让一个人干两个人的活，所有的事在一个办公室里处理完成，这样是不是大大提升了效率，节省了成本？这种思路放在集成电路中也是一样的。</span><br>
<span>目前，集成电路已越来越紧密地和现代社会的生产生活联系在一起，但是，随着晶体管物理尺寸的不断微缩，短沟道效应等负面效应使得漏电流不可避免，功耗大、集成度提高困难、不确定性增加，限制了集成电路的发展。</span><br>
<span>针对这些问题，复旦大学微电子学院教授周鹏、张卫、曾晓洋携团队与计算机学院教授姜育刚展开合作，发现了新材料在集成电路中的更优应用方案，解决了如何用新材料、新原理和新架构继续延展摩尔定律的难题，实现了电路逻辑结构从无到有的原始创新。</span><br>
<span>5月27日正值复旦大学114周年校庆日，相关成果以《小尺寸晶体管架构在可光控逻辑和原位存储器中的应用》（“Small footprint transistor architecture for photo-switching logic and in-situ memory”）为题在线发表于《自然·纳米技术》（Nature Nanotechnology）。</span><br>
<img src="http://wenhui.whb.cn/u/cms/www/201905/26224005yaw4.jpg" title="http://wenhui.whb.cn/u/cms/www/201905/26224005yaw4.jpg"><br>
<span>▲单晶体管逻辑结构示意图</span><br>
<span>“一个人干两人活”，提供“光控开关”切换选项</span><br>
<span>“我们这项研究工作的核心内容是利用原子晶体硫化钼做出了新结构晶体管。在此基础上，团队发明了单晶体管逻辑结构的新原理。新原理、新结构对原子晶体材料具有普适性。”周鹏解释道。</span><br>
<span>据介绍，研究团队采用与硅工艺兼容的双栅作为逻辑输入端，通过对创新引入的双导电通道加以独立控制，在单晶体管上实现了逻辑运算的“与”和“或”。</span><br>
<span>“与”和“或”是构成计算系统的最基本逻辑单元。</span><br>
<span>相比需要通过两个独立晶体管才能实现逻辑功能的传统体材料体系，该研究工作在逻辑门水平上缩小了50%的面积，有效降低了成本。“原先需要两个独立的晶体管才能实现逻辑功能，现在只需要一个晶体管，相当于一个人干两个人的活，这是研究工作的变革性之一。”周鹏补充。</span><br>
<span>同时研究中还发现了可层数调控的晶体管逻辑特性，并提供光切换逻辑功能的选项。周鹏解释，“简单来说，可光控逻辑相当于我们给逻辑做了一个光控开关，比如说有光照射时可能是‘或’逻辑，那么我们撤掉光线的话它就会切换成‘与’逻辑。当然反过来也是可以的。”</span><br>
<span>研究证明，该逻辑结构对原子晶体材料具有通用性，不仅适用于研究中已经验证的硫化钼，其它具有原子晶体属性的材料均可利用此架构实现可调控的逻辑功能。</span><br>
<img src="http://wenhui.whb.cn/u/cms/www/201905/262240191b7w.jpg" title="http://wenhui.whb.cn/u/cms/www/201905/262240191b7w.jpg"><br>
<span>▲通过进一步研究，发现该层状晶体管不但可以实现单一的逻辑门，而且可以通过外界的光照条件和沟道材料的厚度调控逻辑门的种类。</span><br>
<span>现有的实验数据已经证明了，硫化钼沟道的厚度在大于4nm时，晶体管具备“或门”特性，而当沟道厚度减小到4nm以下时，可以通过光照条件在“与”门和“或”门之间自由切换。</span><br>
<span>这表明层状晶体管结构除了在面积利用率上有较大优势外，还具备更为丰富可控的特性。</span><br>
<span>“房间”合二为一，存算一体突破现有架构限制</span><br>
<span>新的逻辑架构可以通过器件级存算一体路径破解数据传输阻塞瓶颈问题，突破了现有逻辑系统中冯诺依曼架构的限制。</span><br>
<span>对存算一体、原位存储，周鹏打了个比方，“原先我们计算和存储数据需要两个房间跑，而现在所有数据的计算和存储都在同一个房间解决。”</span><br>
<span>在冯·诺依曼架构下，计算和存储是相互分离的。“就好比我们现在有两个房间，房间A专门用来计算数据，房间B用来存储数据，数据在经过计算之后要通过电子借由导线从房间A传输到房间B，这条导线就相当于连接两个房间的走廊。”周鹏解释道。随着技术的发展，数据的计算速度越来越快，与此同时存储速度和传输速度却未能得到同步提升。冯诺依曼架构的限制就主要体现在计算速度、存储速度和传输速度的不相匹配。</span><br>
<span>“我们假设，房间A已经打包了100份数据，却只有几十份数据能被即时传输出去；又或是房间A已经打包完100份，房间B才刚刚开始存储接收到的前几十份数据，这两种情况都会对数据的处理带来很大限制。”周鹏补充。</span><br>
<span>存算一体、原位存储的物理架构突破了冯诺依曼架构的限制。在这一架构中，只需要“一个房间”就可实现计算和存储的功能。“房间”内分层工作，第一层负责计算，第二层负责存储，两个表层在垂直空间上形成堆叠。周鹏打比方：“就像两张纸摞在一起，它们在空间上是堆叠着的，数据的计算和存储只是在原地被相对抬高了一些而已。”计算层的沟道电流可以影响到存储层，从而摆脱传输环节，实现原位存储。</span><br>
<span>充分利用新材料特性，独辟蹊径继续延展摩尔定律</span><br>
<span>使用钢铁制造轮船、使用硅晶体制造芯片，人类在漫长历史中使用材料的本征属性来改造自然界。但周鹏发现，迄今的原子晶体电子器件研究工作仍然是用新材料模仿旧架构，无法真正发挥其优异的物理本质特性。</span><br>
<span>为走出窠臼，在着手该项研究的过程中，从材料本质优势出发设计新器件成为了团队的重要出发点。最终，正是超薄、表面无悬挂键等硫化钼特性的充分发挥，帮助其另辟蹊径地实现了集成电路逻辑结构上的革新，开拓了二维材料集成电路应用的新世界。</span><br>
<span>据周鹏介绍，团队对该工作的研究兴趣源自于目前国家发展对集成电路的重大需求，以及学界业界对延展摩尔定律（英特尔联合创始人戈登·摩尔曾提出集成电路上可容纳的元器件的数量每隔18至24个月就会增加一倍，性能也将提升一倍）、降低集成电路成本的尝试。单晶体管逻辑结构如果得以继续推进、应用于规模化生产，将推动集成电路往更轻、更快、更小、功耗更低的方向发展，促进集成电路产业的发展。“到那时，人们使用的手机、电脑等设备可能将更轻便、待机时间更长。”周鹏十分看好这一研究成果的发展前景，他表示，团队未来将探讨如何进一步突破冯诺依曼架构的限制。</span><br>
<span>复旦大学专用集成电路与系统国家重点实验室是研究工作的唯一单位。复旦大学微电子学院博士生刘春森及指导教师周鹏教授为共同第一作者，复旦大学微电子学院教授张卫和周鹏为通讯作者。研究工作得到国家自然科学基金委优秀青年项目和“集成电路3-5纳米节点器件基础问题研究”应急管理项目资助。</span><br>
<span>相关论文信息：https://www.nature.com/articles/s41565-019-0462-6</span><br>
</p><p><b>Astroneer: </b><br>
<span>卧槽?</span><br>
</p><p><b>collan: </b><br>
<span>卧槽什么？你看懂了？？？？</span><br>
</p><p><b>画公仔画出翔: </b><br>
<span>2-3楼莫名的萌</span><br>
</p><p><b>partier: </b><br>
<span>性能不是问题，问题是便宜吗</span><br>
</p><p><b>cd112332255: </b><br>
<span>意思是把部分逻辑中的管子共用？</span><br>
</p><p><b>magicianxu: </b><br>
<span>讲道理“原理”应该是“发现”。</span><br>
</p><p><b>StrangerJ: </b><br>
<span>看到了个熟悉的名字。。。</span><br>
</p><p><b>hang_on: </b><br>
<span>光控改变状态……这芯片真想用不得重新搞一套体系</span><br>
</p><p><b>浪子龙飞z: </b><br>
<span>虽然是个好消息，但是文中那段一个人干两个人的活让我不禁想到这世道连晶体管都要996了么</span><br>
</p><p><b>烤烤鱼ω: </b><br>
<span>存算一体是要拿来做神经网络？</span><br>
</p><p><b>aeplantim: </b><br>
<span>就是传统的逻辑与和逻辑或要在平面上摆两个晶体管，这个弄了个立体结构出来把两个晶体管合在了一起，通过改变空间结构就能实现与或者或</span><br>
</p><p><b>yigua: </b><br>
<span>考验泥潭硅农的时候到了</span><br>
<span>有谁看出了第一张图中电路结构的问题？</span><br>
</p><p><b>zwtll: </b><br>
<span>呃，光控与或逻辑，芯片内怎么实现？这不得修改芯片设计架构了么，不是很懂，有大佬解说没？</span><br>
<span>还有，如果真的普及使用了，数模电路教材就得有大变动了吧</span><br>
</p><p><b>管他三俗: </b><br>
<span>理解下来感觉和传统硬盘改smr硬盘概念差不多………但芯片这么搞……</span><br>
</p><p><b>OrianaThomson: </b><br>
<span>晶体管996</span><br>
</p><p><b>小小陌路人: </b><br>
<span>看不懂...总之牛逼就行了</span><br>
</p><p><b>九耳: </b><br>
<span>2楼3楼笑死我了</span><br>
</p><p><b>夏风: </b><br>
<span>yigua 发表于 2019-5-29 16:59</span><br>
<span>考验泥潭硅农的时候到了</span><br>
<span>有谁看出了第一张图中电路结构的问题？</span><br>
<span>Traditional下面应该是PMOS和反逻辑？</span><br>
<span>总之看着头疼</span><br>
</p><p><b>橋白: </b><br>
<span>浪子龙飞z 发表于 2019-5-29 16:53</span><br>
<span>虽然是个好消息，但是文中那段一个人干两个人的活让我不禁想到这世道连晶体管都要996了么 ...</span><br>
<span>我的第一反应也是这个</span><br>
</p><p><b>yigua: </b><br>
<span>夏风 发表于 2019-5-29 17:14</span><br>
<span>Traditional下面应该是PMOS和反逻辑？</span><br>
<span>总之看着头疼</span><br>
<span>没错，这个traditional和new其实都是PMOS逻辑电路而不是当前常用的CMOS电路。</span><br>
<span>所以我有点怀疑这个新架构当中功耗的问题。如果不能解决，那么能不能替代当前架构得两说。</span><br>
</p><p><b>暗铁: </b><br>
<span>你们对晶体管有什么误解，机房的都是007好吗</span><br>
</p><p><b>火炎龙: </b><br>
<span>引用第9楼浪子龙飞z于2019-05-29 16:53发表的:</span><br>
<span>虽然是个好消息，但是文中那段一个人干两个人的活让我不禁想到这世道连晶体管都要996了么</span><br>
<span>@浪子龙飞z</span><br>
<span>何止996，追求的是年可用时</span><br>
<span>----发送自 STAGE1 App for Android.</span><br>
</p><p><b>轩辕夜羽: </b><br>
<span>铺垫：为什么计算机是二进制？这个答案归根到底是：晶体管是一种两相物理元件。那么为什么选用晶体管？这涉及很多因素，包括原料，制备等成本问题，也包括工艺等科技树问题，还包括在计算上是否方便的问题。</span><br>
<span>正题：</span><br>
<span>假设有一种元件，它有10个相位，那么能否代替晶体管？就算假设其制备等问题等，都与晶体管不相伯仲，但是有一个问题是回避不了的，就是计算。</span><br>
<span>01叠加很简单，因为非此即彼，不存在别的状态，但是多于2相的元件就不同了，你必须有一个机制来识别这个元件的相位，才能进行比2进制更复杂的n进制计算，那么在每一个高相位元件上，你都不得不花费更多的资源和结构</span><br>
<span>另一个角度上，在光子晶体管已经理论实现的现在，这个“2合一晶体管”有多大的竞争力还真是个未知数</span><br>
</p><p><b>elfronie@163.co: </b><br>
<span>轩辕夜羽 发表于 2019-5-29 19:07</span><br>
<span>铺垫：为什么计算机是二进制？这个答案归根到底是：晶体管是一种两相物理元件。那么为什么选用晶体管？这涉 ...</span><br>
<span>这个好像也不是多相吧，原本的cmos管要两个才能实现与逻辑，他现在一个就能实现了</span><br>
</p><p><b>苇原雪道: </b><br>
<span>这个我研究生学过，中间加一层MoS2。有2D tranzistor的特性，可以做透明的，或者可弯折的晶体管电路。</span><br>
</p><p><b>1694295955: </b><br>
<span>yigua 发表于 2019-5-29 16:59</span><br>
<span>考验泥潭硅农的时候到了</span><br>
<span>有谁看出了第一张图中电路结构的问题？</span><br>
<span>与或都是错的吧</span><br>
<span>4个mos能搭出来的不是与非就是或非啊</span><br>
</p><p><b>所罗门诺夫斯基: </b><br>
<span>卧槽，一句话都看不懂</span><br>
</p><p><b>battleship64: </b><br>
<span>那不就是这种单做一个晶体管的说句实话都是发论文的</span><br>
<span>石墨烯＋xxxx来模拟0和1嘛</span><br>
<span>还有啥ram还有各种奇葩识别</span><br>
</p><p><b>fang帅: </b><br>
<span>magicianxu 发表于 2019-5-29 16:39</span><br>
<span>讲道理“原理”应该是“发现”。</span><br>
<span>这个是发明</span><br>
</p><p><b>battleship64: </b><br>
<span>battleship64 发表于 2019-5-29 19:25</span><br>
<span>那不就是这种单做一个晶体管的说句实话都是发论文的</span><br>
<span>石墨烯＋xxxx来模拟0和1嘛</span><br>
<span>还没非门，离大规模远了</span><br>
</p><p><b>fang帅: </b><br>
<span>轩辕夜羽 发表于 2019-5-29 19:07</span><br>
<span>铺垫：为什么计算机是二进制？这个答案归根到底是：晶体管是一种两相物理元件。那么为什么选用晶体管？这涉 ...</span><br>
<span>这个依旧是二进制，只是减少最基础的与或门的结构复杂程度</span><br>
</p><p><b>伊可费斯: </b><br>
<span>乍一看还以为是之前那个，仔细看还真是之前那个。</span><br>
</p><p><b>pilipala: </b><br>
<span>暗铁 发表于 2019-05-29 17:26:09</span><br>
<span>你们对晶体管有什么误解，机房的都是007好吗00365，除非维护不停机</span><br>
<span>-- 来自 能手机投票的 Stage1官方 iOS客户端</span><br>
</p><p><b>Rafale: </b><br>
<span>yigua 发表于 2019-5-29 17:19</span><br>
<span>没错，这个traditional和new其实都是PMOS逻辑电路而不是当前常用的CMOS电路。</span><br>
<span>所以我有点怀疑这个新架构 ...</span><br>
<span>把上面PMOS换成CMOS那种结构应该还是成立的吧，功耗就不是问题了。新的晶体管只替代N管也能减少数量了。</span><br>
<span>通过光照改变逻辑可能可以达到FPGA的效果，但是光要持续打在衬底（正面金属层太多肯定不行），对光斑直径控制应该也有很高要求。系统上增加的这个激光光源的复杂度，成本和功耗可能才是难以解决的地方。</span><br>
<span>其实比起这个双沟道结构，后面描述的那个计算管和存储管层叠的架构我更感兴趣，应用上更有想象空间。</span><br>
<span>—— 来自 samsung SM-G9750, Android 9上的 S1Next-鹅版 v2.1.2</span><br>
</p><p><b>Rafale: </b><br>
<span>battleship64 发表于 2019-5-29 19:27</span><br>
<span>还没非门，离大规模远了</span><br>
<span>非门继续用传统结构就行了，这个新结构兼容硅工艺，所以新旧结构应该可以随便混搭。</span><br>
<span>—— 来自 samsung SM-G9750, Android 9上的 S1Next-鹅版 v2.1.2</span><br>
</p><p><b>炸了个毛: </b><br>
<span>前面的大概还能理解，后面存储相关的这些是怎么做到的</span><br>
</p><p><b>battleship64: </b><br>
<span>Rafale 发表于 2019-5-29 20:15</span><br>
<span>非门继续用传统结构就行了，这个新结构兼容硅工艺，所以新旧结构应该可以随便混搭。</span><br>
<span>—— 来自 samsung...</span><br>
<span>这个不是进电压出电流么，怎么和传统一起啊。。。。</span><br>
<span>这个连电压传输曲线都画不出吧。。。。</span><br>
</p><p><b>雪碧三周年忌日: </b><br>
<span>浪子龙飞z 发表于 2019-5-29 16:53</span><br>
<span>虽然是个好消息，但是文中那段一个人干两个人的活让我不禁想到这世道连晶体管都要996了么 ...</span><br>
<span>物伤其类</span><br>
<span>—— 来自 Xiaomi Redmi Note 5, Android 8.1.0上的 S1Next-鹅版 v2.1.2</span><br>
</p><p><b>Rafale: </b><br>
<span> 本帖最后由 Rafale 于 2019-5-29 22:11 编辑 </span><br>
<span>battleship64 发表于 2019-5-29 21:16</span><br>
<span>这个不是进电压出电流么，怎么和传统一起啊。。。。</span><br>
<span>这个连电压传输曲线都画不出吧。。。。 ...</span><br>
<span>只要有电流差，出电压不是很容易嘛。这个双沟道NMOS馆只要搭配输入直接驱动栅极的PMOS管就是个正常CMOS逻辑了。</span><br>
<span>CMOS逻辑你也一样可以理解成是“进电压出电流”</span><br>
<span>—— 来自 samsung SM-G9750, Android 9上的 S1Next-鹅版 v2.1.2</span><br>
</p>]]></content:encoded>
      <guid isPermaLink="false">1835369[0-50]</guid>
    </item>
  </channel>
</rss>
