********************************************************************************
                     (C) COPYRIGHT 2012 STMicroelectronics
********************************************************************************
* File    log.txt
* Brief   This file is generated by the clock configuration tool
*         STM32F0xx_Clock_Configuration_V1.0.1.xls
* Author  MCD Application Team
* Version V1.0.1
* Date    19-May-2019
* Time    19:18:44
********************************************************************************

================================================================================
                      Selected System Clock Configuration
================================================================================
System Clock source                    : PLL(HSI)
SYSCLK(Hz)                             : 48000000
HCLK(Hz)                               : 48000000
AHB Prescaler                          : 1
PB1 Prescaler                          : 1
APB2 Prescaler                         : 1
HSI Frequency(Hz)                      : 8000000
HSE Frequency(Hz)                      : 8000000
PLLMULL                                : 12
PREDIV1                                : 1
================================================================================

********************************************************************************
* 1 System Clock configurations are possible to achieve the selected frequency.
* All those configurations can be obtained with the following common parameters
* (Flash latency, Prefetch buffer, I2S Clock):
================================================================================
* Flash Latency(WS)                    : 1
* Prefetch Buffer                      : ON
================================================================================

********************************************************************************
================================================================================
                       Case 2: System Clock source: PLL(HSI)
================================================================================
SYSCLK(Hz)                             : 48000000
HCLK(Hz)                               : 48000000
AHB Prescaler                          : 1
PLLMULL                                : 12

================================================================================
                       Case 3: System Clock source: PLL(HSE)
================================================================================
SYSCLK(Hz)                             : 48000000
HCLK(Hz)                               : 48000000
AHB Prescaler                          : 1
PLLMULL                                : 6
PREDIV                                 : 1

================================================================================
                       Case 4: System Clock source: PLL(HSE)
================================================================================
SYSCLK(Hz)                             : 48000000
HCLK(Hz)                               : 48000000
AHB Prescaler                          : 1
PLLMULL                                : 12
PREDIV                                 : 2

================================================================================

********************************************************************************
                     (C) COPYRIGHT 2012 STMicroelectronics
********************************************************************************
