do sim2.do
###
### Creating library and compiling design ...
###
# QuestaSim-64 vlog 10.5c Compiler 2016.07 Jul 21 2016
# Start time: 18:24:01 on Sep 24,2016
# vlog -reportprogress 300 -mfcu -sv module_uart/biDirBuffer.sv module_uart/bus4x8BitsInterface.sv module_uart/counter4Bits.sv module_uart/decoder4.sv module_uart/genericCounter.sv module_uart/intControler.sv module_uart/latchReg8Bits.sv module_uart/mux41.sv module_uart/mux8Bits41.sv module_uart/parity3.sv module_uart/parityGenerator.sv module_uart/reg8Bits.sv module_uart/rxControlFSM.sv module_uart/rxControler.sv module_uart/rxCore.sv module_uart/shiftRegister.sv module_uart/statusRegModule.sv module_uart/txControlFSM_jw.sv module_uart/txControler.sv module_uart/txCore.sv module_uart/uartDevice.sv 
# -- Compiling module biDirBuffer
# -- Compiling module bus4x8BitsInterface
# -- Compiling module counter4Bits
# -- Compiling module decoder4
# -- Compiling module genericCounter
# -- Compiling module intControler
# -- Compiling module latchReg8Bits
# -- Compiling module mux41
# -- Compiling module mux8Bits41
# -- Compiling module parity3
# -- Compiling module parityGenerator
# -- Compiling module reg8Bits
# -- Compiling module rxControlFSM
# -- Compiling module rxControler
# -- Compiling module rxCore
# -- Compiling module shiftRegister
# -- Compiling package statusBitFunc
# -- Compiling module statusBit
# -- Importing package statusBitFunc
# -- Compiling module statusRegModule
# -- Compiling module txControlFSM
# -- Compiling module txControler
# -- Compiling module txCore
# -- Compiling module uartDevice
# 
# Top level modules:
# 	latchReg8Bits
# 	mux41
# 	parity3
# 	uartDevice
# End time: 18:24:02 on Sep 24,2016, Elapsed time: 0:00:01
# Errors: 0, Warnings: 0
# QuestaSim-64 vlog 10.5c Compiler 2016.07 Jul 21 2016
# Start time: 18:24:02 on Sep 24,2016
# vlog -reportprogress 300 -mfcu -sv if_to_UART.sv pkg_uart_test_classes.sv test_uart.sv top_UART_with.sv uart_tb.sv 
# -- Compiling interface if_to_Uart
# -- Compiling package uart_test_classes
# -- Compiling program test_uart
# -- Importing package uart_test_classes
# -- Compiling module top_Uart
# -- Compiling module uart_tb
# 
# Top level modules:
# 	uart_tb
# End time: 18:24:02 on Sep 24,2016, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vsim -t ps work.uart_tb 
# Start time: 18:24:02 on Sep 24,2016
# ** Note: (vsim-3812) Design is being optimized...
# Loading sv_std.std
# Loading work.statusBitFunc(fast)
# Loading work.uart_tb(fast)
# Loading work.if_to_Uart(fast)
# Loading work.uart_test_classes(fast)
# Loading work.test_uart(fast)
add wave -position end sim:/uart_tb/bfm2/*
run -all
# diviseur =    40
# 
# gene :  36 envoyée
# gene : 129 envoyée
# erreur :   0 transmis,  36 attendu
# gene :   9 envoyée
# gene :  99 envoyée
# check :  36 recu
# erreur :  36 transmis, 129 attendu
# gene :  13 envoyée
# gene : 141 envoyée
# gene : 101 envoyée
# gene :  18 envoyée
# check : 129 recu
# check :   9 transmis
# gene :   1 envoyée
# gene :  13 envoyée
# erreur :  99 recu,   9 attendu
# erreur :  13 transmis,  99 attendu
# erreur : 141 recu,  99 attendu
# erreur : 101 transmis,  13 attendu
# erreur :  18 recu,  13 attendu
# erreur :   1 transmis, 141 attendu
# erreur :  13 recu, 141 attendu
# erreur :  13 transmis, 101 attendu
# simulation terminée à         200198916525
# nombre d'erreurs de transmission :           6
# nombre d'erreurs de reception :           4
#  couverture :
# status = 40 
# ** Note: $finish    : test_uart.sv(37)
#    Time: 200198916525 ps  Iteration: 0  Instance: /uart_tb/stimuli
# 1
# Break at test_uart.sv line 37
# nombre d'erreurs de transmission :           6
# nombre d'erreurs de reception :           4
# End time: 18:43:23 on Sep 24,2016, Elapsed time: 0:19:21
# Errors: 0, Warnings: 0
