# 1_intro.md
# Introduction

---

## 背景
0.18 µm AMS CMOS プロセスは、依然として車載・産業・IoT 向け SoC の主力ノードである。  
- 高耐圧デバイスの利用が可能  
- アナログ回路やセンサインタフェースを混載しやすい  
- 長期供給が保証されるため車載規格に適合  

このため、新しい電源アーキテクチャを成熟ノードに導入することには依然として大きな意義がある。

---

## 課題
SoC における電源統合（Integrated Voltage Regulator, IVR）の実現には、**オンチップインダクタ**が必須となる。  
しかし標準 CMOS BEOL で形成される Air-core スパイラルインダクタは以下の制約を持つ：  
- Q 値が低く、変換効率が制限される  
- 基板損失によってノイズが誘起される  
- 外付けインダクタに比べ電流駆動力が不足する  

結果として、オンチップ IVR を単独で車載や IoT 向けに適用するのは困難であった。

---

## 提案
本研究では、**0.18 µm CMOS 互換の磁性体ラミネーションインダクタ**を提案する。  
- FeSiAl や CoZrTa といったソフト磁性体を 200 nm/層で成膜し、SiN 膜 (40 nm) と交互に積層  
- スリットパターニングを導入し渦電流損を低減  
- 応力管理を行い BEOL 互換の低温プロセスで形成可能とした  

さらに、基板損失を低減するために **Patterned Ground Shield (PGS)** を組み合わせる。  
これにより **L 値増大（磁性体）＋R_sub 低減（PGS）** を実現し、Q 値の改善を狙う。

---

## LDO ハイブリッドの役割
本研究のもう一つの特徴は、**既存の LDO を活用したハイブリッド電源アーキテクチャ**である。  
- Buck コンバータで効率的に電力供給  
- LDO で残留リップルと高周波ノイズを除去  
- 既存の LDO マクロをそのまま利用可能  

これにより、**効率・低ノイズ・高速応答**を三立させることができる。

---

## 貢献
本研究の主な貢献は以下の通りである：  
1. **成熟ノード (0.18 µm) に適合する磁性体ラミネーション技術**を提示  
2. **PGS＋磁性体の組合せ**で Q 値を大幅に改善する設計手法を確立  
3. **LDO ハイブリッド構成**により、車載・IoT・AMS 混載用途で求められる  
   - 効率 (≈80%)  
   - 出力リップル (<1 mV)  
   - PSRR (>60 dB@1 MHz)  
   を同時に満たす電源ソリューションを実現  
4. 外付けインダクタ不要の小型・高信頼電源としての**産業的インパクト**を示す  

---
