{"variables": [], "instructions": [], "planning": "- 概述\n  这是一个简单的功能块 `FF_D4E`，实现了一个 4 位 D 触发器（Flip-Flop）。它根据时钟信号 (`CLK`) 和复位信号 (`RST`) 来控制输入 (`D0` 到 `D3`) 到输出 (`Q0` 到 `Q3`) 的传递。功能块还包含一个边缘检测机制，确保在时钟信号的上升沿触发。\n\n- 变量定义\n  - 输入变量：\n    - `D0` 到 `D3`：4 位输入信号。\n    - `CLK`：时钟信号，用于触发输入到输出的传递。\n    - `RST`：复位信号，用于将输出重置为 `FALSE`。\n  - 输出变量：\n    - `Q0` 到 `Q3`：4 位输出信号，分别对应 `D0` 到 `D3` 的值。\n  - 内部变量：\n    - `edge`：用于检测时钟信号的上升沿。\n\n- 主逻辑部分\n  -- REGION 复位逻辑：\n    如果复位信号 `RST` 为 `TRUE`，则将所有输出 `Q0` 到 `Q3` 重置为 `FALSE`。这是一个优先逻辑，复位信号会覆盖其他所有操作。\n  \n  -- REGION 时钟上升沿检测：\n    如果时钟信号 `CLK` 为 `TRUE` 且 `edge` 为 `FALSE`，则检测到时钟信号的上升沿。此时，将输入 `D0` 到 `D3` 的值传递到输出 `Q0` 到 `Q3`。这是 D 触发器的核心功能，确保在时钟信号的上升沿更新输出。\n\n  -- REGION 边缘检测更新：\n    在每次逻辑执行后，更新 `edge` 变量为当前 `CLK` 的值。这个机制用于确保只有在时钟信号的上升沿（即 `CLK` 从 `FALSE` 变为 `TRUE`）时才会触发输入到输出的传递。\n\n- 总结\n  该功能块实现了一个基本的 4 位 D 触发器，支持复位和时钟上升沿触发。通过边缘检测机制，确保输入值仅在时钟信号的上升沿传递到输出，从而避免了在时钟信号持续为高电平时的重复更新。复位信号具有最高优先级，可以随时将输出重置为 `FALSE`。", "name": "FF_D4E"}