#ifdef SIMULATION
#ifndef _KF32A13K_REG_SIMULATION_GPIO_H_
#define _KF32A13K_REG_SIMULATION_GPIO_H_
#ifdef __cplusplus
extern "C" {
#endif



//--------

#define HWIO_GPIO0_INFO_ADDR  0xF0010000  
#define HWIO_GPIO0_INFO_GPIO0_INFO_MODREV_SHFT 0
#define HWIO_GPIO0_INFO_GPIO0_INFO_MODREV_MASK 0x000000ff
#define HWIO_GPIO0_INFO_GPIO0_INFO_MODTYPE_SHFT 8
#define HWIO_GPIO0_INFO_GPIO0_INFO_MODTYPE_MASK 0x0000ff00
#define HWIO_GPIO0_INFO_GPIO0_INFO_MODNUMBER_SHFT 16
#define HWIO_GPIO0_INFO_GPIO0_INFO_MODNUMBER_MASK 0xffff0000


//--------

#define HWIO_GPIO0_ACES0_ADDR  0xF0010004  
#define HWIO_GPIO0_ACES0_GPIO0_ACES0_EN0_SHFT 0
#define HWIO_GPIO0_ACES0_GPIO0_ACES0_EN0_MASK 0x00000001
#define HWIO_GPIO0_ACES0_GPIO0_ACES0_EN1_SHFT 1
#define HWIO_GPIO0_ACES0_GPIO0_ACES0_EN1_MASK 0x00000002
#define HWIO_GPIO0_ACES0_GPIO0_ACES0_EN2_SHFT 2
#define HWIO_GPIO0_ACES0_GPIO0_ACES0_EN2_MASK 0x00000004
#define HWIO_GPIO0_ACES0_GPIO0_ACES0_EN3_SHFT 3
#define HWIO_GPIO0_ACES0_GPIO0_ACES0_EN3_MASK 0x00000008
#define HWIO_GPIO0_ACES0_GPIO0_ACES0_EN4_SHFT 4
#define HWIO_GPIO0_ACES0_GPIO0_ACES0_EN4_MASK 0x00000010
#define HWIO_GPIO0_ACES0_GPIO0_ACES0_EN5_SHFT 5
#define HWIO_GPIO0_ACES0_GPIO0_ACES0_EN5_MASK 0x00000020
#define HWIO_GPIO0_ACES0_GPIO0_ACES0_EN6_SHFT 6
#define HWIO_GPIO0_ACES0_GPIO0_ACES0_EN6_MASK 0x00000040
#define HWIO_GPIO0_ACES0_GPIO0_ACES0_EN7_SHFT 7
#define HWIO_GPIO0_ACES0_GPIO0_ACES0_EN7_MASK 0x00000080
#define HWIO_GPIO0_ACES0_GPIO0_ACES0_EN8_SHFT 8
#define HWIO_GPIO0_ACES0_GPIO0_ACES0_EN8_MASK 0x00000100
#define HWIO_GPIO0_ACES0_GPIO0_ACES0_EN9_SHFT 9
#define HWIO_GPIO0_ACES0_GPIO0_ACES0_EN9_MASK 0x00000200
#define HWIO_GPIO0_ACES0_GPIO0_ACES0_EN10_SHFT 10
#define HWIO_GPIO0_ACES0_GPIO0_ACES0_EN10_MASK 0x00000400
#define HWIO_GPIO0_ACES0_GPIO0_ACES0_EN11_SHFT 11
#define HWIO_GPIO0_ACES0_GPIO0_ACES0_EN11_MASK 0x00000800
#define HWIO_GPIO0_ACES0_GPIO0_ACES0_EN12_SHFT 12
#define HWIO_GPIO0_ACES0_GPIO0_ACES0_EN12_MASK 0x00001000
#define HWIO_GPIO0_ACES0_GPIO0_ACES0_EN13_SHFT 13
#define HWIO_GPIO0_ACES0_GPIO0_ACES0_EN13_MASK 0x00002000
#define HWIO_GPIO0_ACES0_GPIO0_ACES0_EN14_SHFT 14
#define HWIO_GPIO0_ACES0_GPIO0_ACES0_EN14_MASK 0x00004000
#define HWIO_GPIO0_ACES0_GPIO0_ACES0_EN15_SHFT 15
#define HWIO_GPIO0_ACES0_GPIO0_ACES0_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO0_ACES1_ADDR  0xF0010008  


//--------

#define HWIO_GPIO0_PIR_ADDR  0xF001000C  
#define HWIO_GPIO0_PIR_GPIO0_PIR_PXPIR0_SHFT 0
#define HWIO_GPIO0_PIR_GPIO0_PIR_PXPIR0_MASK 0x00000001
#define HWIO_GPIO0_PIR_GPIO0_PIR_PXPIR1_SHFT 1
#define HWIO_GPIO0_PIR_GPIO0_PIR_PXPIR1_MASK 0x00000002
#define HWIO_GPIO0_PIR_GPIO0_PIR_PXPIR2_SHFT 2
#define HWIO_GPIO0_PIR_GPIO0_PIR_PXPIR2_MASK 0x00000004
#define HWIO_GPIO0_PIR_GPIO0_PIR_PXPIR3_SHFT 3
#define HWIO_GPIO0_PIR_GPIO0_PIR_PXPIR3_MASK 0x00000008
#define HWIO_GPIO0_PIR_GPIO0_PIR_PXPIR4_SHFT 4
#define HWIO_GPIO0_PIR_GPIO0_PIR_PXPIR4_MASK 0x00000010
#define HWIO_GPIO0_PIR_GPIO0_PIR_PXPIR5_SHFT 5
#define HWIO_GPIO0_PIR_GPIO0_PIR_PXPIR5_MASK 0x00000020
#define HWIO_GPIO0_PIR_GPIO0_PIR_PXPIR6_SHFT 6
#define HWIO_GPIO0_PIR_GPIO0_PIR_PXPIR6_MASK 0x00000040
#define HWIO_GPIO0_PIR_GPIO0_PIR_PXPIR7_SHFT 7
#define HWIO_GPIO0_PIR_GPIO0_PIR_PXPIR7_MASK 0x00000080
#define HWIO_GPIO0_PIR_GPIO0_PIR_PXPIR8_SHFT 8
#define HWIO_GPIO0_PIR_GPIO0_PIR_PXPIR8_MASK 0x00000100
#define HWIO_GPIO0_PIR_GPIO0_PIR_PXPIR9_SHFT 9
#define HWIO_GPIO0_PIR_GPIO0_PIR_PXPIR9_MASK 0x00000200
#define HWIO_GPIO0_PIR_GPIO0_PIR_PXPIR10_SHFT 10
#define HWIO_GPIO0_PIR_GPIO0_PIR_PXPIR10_MASK 0x00000400
#define HWIO_GPIO0_PIR_GPIO0_PIR_PXPIR11_SHFT 11
#define HWIO_GPIO0_PIR_GPIO0_PIR_PXPIR11_MASK 0x00000800
#define HWIO_GPIO0_PIR_GPIO0_PIR_PXPIR12_SHFT 12
#define HWIO_GPIO0_PIR_GPIO0_PIR_PXPIR12_MASK 0x00001000
#define HWIO_GPIO0_PIR_GPIO0_PIR_PXPIR13_SHFT 13
#define HWIO_GPIO0_PIR_GPIO0_PIR_PXPIR13_MASK 0x00002000
#define HWIO_GPIO0_PIR_GPIO0_PIR_PXPIR14_SHFT 14
#define HWIO_GPIO0_PIR_GPIO0_PIR_PXPIR14_MASK 0x00004000
#define HWIO_GPIO0_PIR_GPIO0_PIR_PXPIR15_SHFT 15
#define HWIO_GPIO0_PIR_GPIO0_PIR_PXPIR15_MASK 0x00008000


//--------

#define HWIO_GPIO0_POR_ADDR  0xF0010010  
#define HWIO_GPIO0_POR_GPIO0_POR_PXPOR0_SHFT 0
#define HWIO_GPIO0_POR_GPIO0_POR_PXPOR0_MASK 0x00000001
#define HWIO_GPIO0_POR_GPIO0_POR_PXPOR1_SHFT 1
#define HWIO_GPIO0_POR_GPIO0_POR_PXPOR1_MASK 0x00000002
#define HWIO_GPIO0_POR_GPIO0_POR_PXPOR2_SHFT 2
#define HWIO_GPIO0_POR_GPIO0_POR_PXPOR2_MASK 0x00000004
#define HWIO_GPIO0_POR_GPIO0_POR_PXPOR3_SHFT 3
#define HWIO_GPIO0_POR_GPIO0_POR_PXPOR3_MASK 0x00000008
#define HWIO_GPIO0_POR_GPIO0_POR_PXPOR4_SHFT 4
#define HWIO_GPIO0_POR_GPIO0_POR_PXPOR4_MASK 0x00000010
#define HWIO_GPIO0_POR_GPIO0_POR_PXPOR5_SHFT 5
#define HWIO_GPIO0_POR_GPIO0_POR_PXPOR5_MASK 0x00000020
#define HWIO_GPIO0_POR_GPIO0_POR_PXPOR6_SHFT 6
#define HWIO_GPIO0_POR_GPIO0_POR_PXPOR6_MASK 0x00000040
#define HWIO_GPIO0_POR_GPIO0_POR_PXPOR7_SHFT 7
#define HWIO_GPIO0_POR_GPIO0_POR_PXPOR7_MASK 0x00000080
#define HWIO_GPIO0_POR_GPIO0_POR_PXPOR8_SHFT 8
#define HWIO_GPIO0_POR_GPIO0_POR_PXPOR8_MASK 0x00000100
#define HWIO_GPIO0_POR_GPIO0_POR_PXPOR9_SHFT 9
#define HWIO_GPIO0_POR_GPIO0_POR_PXPOR9_MASK 0x00000200
#define HWIO_GPIO0_POR_GPIO0_POR_PXPOR10_SHFT 10
#define HWIO_GPIO0_POR_GPIO0_POR_PXPOR10_MASK 0x00000400
#define HWIO_GPIO0_POR_GPIO0_POR_PXPOR11_SHFT 11
#define HWIO_GPIO0_POR_GPIO0_POR_PXPOR11_MASK 0x00000800
#define HWIO_GPIO0_POR_GPIO0_POR_PXPOR12_SHFT 12
#define HWIO_GPIO0_POR_GPIO0_POR_PXPOR12_MASK 0x00001000
#define HWIO_GPIO0_POR_GPIO0_POR_PXPOR13_SHFT 13
#define HWIO_GPIO0_POR_GPIO0_POR_PXPOR13_MASK 0x00002000
#define HWIO_GPIO0_POR_GPIO0_POR_PXPOR14_SHFT 14
#define HWIO_GPIO0_POR_GPIO0_POR_PXPOR14_MASK 0x00004000
#define HWIO_GPIO0_POR_GPIO0_POR_PXPOR15_SHFT 15
#define HWIO_GPIO0_POR_GPIO0_POR_PXPOR15_MASK 0x00008000


//--------

#define HWIO_GPIO0_POSCR_ADDR  0xF0010014  
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PS0_SHFT 0
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PS0_MASK 0x00000001
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PS1_SHFT 1
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PS1_MASK 0x00000002
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PS2_SHFT 2
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PS2_MASK 0x00000004
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PS3_SHFT 3
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PS3_MASK 0x00000008
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PS4_SHFT 4
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PS4_MASK 0x00000010
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PS5_SHFT 5
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PS5_MASK 0x00000020
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PS6_SHFT 6
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PS6_MASK 0x00000040
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PS7_SHFT 7
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PS7_MASK 0x00000080
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PS8_SHFT 8
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PS8_MASK 0x00000100
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PS9_SHFT 9
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PS9_MASK 0x00000200
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PS10_SHFT 10
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PS10_MASK 0x00000400
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PS11_SHFT 11
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PS11_MASK 0x00000800
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PS12_SHFT 12
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PS12_MASK 0x00001000
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PS13_SHFT 13
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PS13_MASK 0x00002000
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PS14_SHFT 14
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PS14_MASK 0x00004000
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PS15_SHFT 15
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PS15_MASK 0x00008000
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PC0_SHFT 16
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PC0_MASK 0x00010000
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PC1_SHFT 17
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PC1_MASK 0x00020000
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PC2_SHFT 18
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PC2_MASK 0x00040000
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PC3_SHFT 19
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PC3_MASK 0x00080000
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PC4_SHFT 20
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PC4_MASK 0x00100000
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PC5_SHFT 21
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PC5_MASK 0x00200000
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PC6_SHFT 22
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PC6_MASK 0x00400000
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PC7_SHFT 23
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PC7_MASK 0x00800000
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PC8_SHFT 24
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PC8_MASK 0x01000000
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PC9_SHFT 25
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PC9_MASK 0x02000000
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PC10_SHFT 26
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PC10_MASK 0x04000000
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PC11_SHFT 27
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PC11_MASK 0x08000000
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PC12_SHFT 28
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PC12_MASK 0x10000000
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PC13_SHFT 29
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PC13_MASK 0x20000000
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PC14_SHFT 30
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PC14_MASK 0x40000000
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PC15_SHFT 31
#define HWIO_GPIO0_POSCR_GPIO0_POSCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO0_POSR_ADDR  0xF0010018  
#define HWIO_GPIO0_POSR_GPIO0_POSR_PS0_SHFT 0
#define HWIO_GPIO0_POSR_GPIO0_POSR_PS0_MASK 0x00000001
#define HWIO_GPIO0_POSR_GPIO0_POSR_PS1_SHFT 1
#define HWIO_GPIO0_POSR_GPIO0_POSR_PS1_MASK 0x00000002
#define HWIO_GPIO0_POSR_GPIO0_POSR_PS2_SHFT 2
#define HWIO_GPIO0_POSR_GPIO0_POSR_PS2_MASK 0x00000004
#define HWIO_GPIO0_POSR_GPIO0_POSR_PS3_SHFT 3
#define HWIO_GPIO0_POSR_GPIO0_POSR_PS3_MASK 0x00000008
#define HWIO_GPIO0_POSR_GPIO0_POSR_PS4_SHFT 4
#define HWIO_GPIO0_POSR_GPIO0_POSR_PS4_MASK 0x00000010
#define HWIO_GPIO0_POSR_GPIO0_POSR_PS5_SHFT 5
#define HWIO_GPIO0_POSR_GPIO0_POSR_PS5_MASK 0x00000020
#define HWIO_GPIO0_POSR_GPIO0_POSR_PS6_SHFT 6
#define HWIO_GPIO0_POSR_GPIO0_POSR_PS6_MASK 0x00000040
#define HWIO_GPIO0_POSR_GPIO0_POSR_PS7_SHFT 7
#define HWIO_GPIO0_POSR_GPIO0_POSR_PS7_MASK 0x00000080
#define HWIO_GPIO0_POSR_GPIO0_POSR_PS8_SHFT 8
#define HWIO_GPIO0_POSR_GPIO0_POSR_PS8_MASK 0x00000100
#define HWIO_GPIO0_POSR_GPIO0_POSR_PS9_SHFT 9
#define HWIO_GPIO0_POSR_GPIO0_POSR_PS9_MASK 0x00000200
#define HWIO_GPIO0_POSR_GPIO0_POSR_PS10_SHFT 10
#define HWIO_GPIO0_POSR_GPIO0_POSR_PS10_MASK 0x00000400
#define HWIO_GPIO0_POSR_GPIO0_POSR_PS11_SHFT 11
#define HWIO_GPIO0_POSR_GPIO0_POSR_PS11_MASK 0x00000800
#define HWIO_GPIO0_POSR_GPIO0_POSR_PS12_SHFT 12
#define HWIO_GPIO0_POSR_GPIO0_POSR_PS12_MASK 0x00001000
#define HWIO_GPIO0_POSR_GPIO0_POSR_PS13_SHFT 13
#define HWIO_GPIO0_POSR_GPIO0_POSR_PS13_MASK 0x00002000
#define HWIO_GPIO0_POSR_GPIO0_POSR_PS14_SHFT 14
#define HWIO_GPIO0_POSR_GPIO0_POSR_PS14_MASK 0x00004000
#define HWIO_GPIO0_POSR_GPIO0_POSR_PS15_SHFT 15
#define HWIO_GPIO0_POSR_GPIO0_POSR_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO0_POSR0_ADDR  0xF001001C  
#define HWIO_GPIO0_POSR0_GPIO0_POSR0_PS0_SHFT 0
#define HWIO_GPIO0_POSR0_GPIO0_POSR0_PS0_MASK 0x00000001
#define HWIO_GPIO0_POSR0_GPIO0_POSR0_PS1_SHFT 1
#define HWIO_GPIO0_POSR0_GPIO0_POSR0_PS1_MASK 0x00000002
#define HWIO_GPIO0_POSR0_GPIO0_POSR0_PS2_SHFT 2
#define HWIO_GPIO0_POSR0_GPIO0_POSR0_PS2_MASK 0x00000004
#define HWIO_GPIO0_POSR0_GPIO0_POSR0_PS3_SHFT 3
#define HWIO_GPIO0_POSR0_GPIO0_POSR0_PS3_MASK 0x00000008


//--------

#define HWIO_GPIO0_POSR4_ADDR  0xF0010020  
#define HWIO_GPIO0_POSR4_GPIO0_POSR4_PS4_SHFT 4
#define HWIO_GPIO0_POSR4_GPIO0_POSR4_PS4_MASK 0x00000010
#define HWIO_GPIO0_POSR4_GPIO0_POSR4_PS5_SHFT 5
#define HWIO_GPIO0_POSR4_GPIO0_POSR4_PS5_MASK 0x00000020
#define HWIO_GPIO0_POSR4_GPIO0_POSR4_PS6_SHFT 6
#define HWIO_GPIO0_POSR4_GPIO0_POSR4_PS6_MASK 0x00000040
#define HWIO_GPIO0_POSR4_GPIO0_POSR4_PS7_SHFT 7
#define HWIO_GPIO0_POSR4_GPIO0_POSR4_PS7_MASK 0x00000080


//--------

#define HWIO_GPIO0_POSR8_ADDR  0xF0010024  
#define HWIO_GPIO0_POSR8_GPIO0_POSR8_PS8_SHFT 8
#define HWIO_GPIO0_POSR8_GPIO0_POSR8_PS8_MASK 0x00000100
#define HWIO_GPIO0_POSR8_GPIO0_POSR8_PS9_SHFT 9
#define HWIO_GPIO0_POSR8_GPIO0_POSR8_PS9_MASK 0x00000200
#define HWIO_GPIO0_POSR8_GPIO0_POSR8_PS10_SHFT 10
#define HWIO_GPIO0_POSR8_GPIO0_POSR8_PS10_MASK 0x00000400
#define HWIO_GPIO0_POSR8_GPIO0_POSR8_PS11_SHFT 11
#define HWIO_GPIO0_POSR8_GPIO0_POSR8_PS11_MASK 0x00000800


//--------

#define HWIO_GPIO0_POSR12_ADDR  0xF0010028  
#define HWIO_GPIO0_POSR12_GPIO0_POSR12_PS12_SHFT 12
#define HWIO_GPIO0_POSR12_GPIO0_POSR12_PS12_MASK 0x00001000
#define HWIO_GPIO0_POSR12_GPIO0_POSR12_PS13_SHFT 13
#define HWIO_GPIO0_POSR12_GPIO0_POSR12_PS13_MASK 0x00002000
#define HWIO_GPIO0_POSR12_GPIO0_POSR12_PS14_SHFT 14
#define HWIO_GPIO0_POSR12_GPIO0_POSR12_PS14_MASK 0x00004000
#define HWIO_GPIO0_POSR12_GPIO0_POSR12_PS15_SHFT 15
#define HWIO_GPIO0_POSR12_GPIO0_POSR12_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO0_POCR_ADDR  0xF001002C  
#define HWIO_GPIO0_POCR_GPIO0_POCR_PC0_SHFT 16
#define HWIO_GPIO0_POCR_GPIO0_POCR_PC0_MASK 0x00010000
#define HWIO_GPIO0_POCR_GPIO0_POCR_PC1_SHFT 17
#define HWIO_GPIO0_POCR_GPIO0_POCR_PC1_MASK 0x00020000
#define HWIO_GPIO0_POCR_GPIO0_POCR_PC2_SHFT 18
#define HWIO_GPIO0_POCR_GPIO0_POCR_PC2_MASK 0x00040000
#define HWIO_GPIO0_POCR_GPIO0_POCR_PC3_SHFT 19
#define HWIO_GPIO0_POCR_GPIO0_POCR_PC3_MASK 0x00080000
#define HWIO_GPIO0_POCR_GPIO0_POCR_PC4_SHFT 20
#define HWIO_GPIO0_POCR_GPIO0_POCR_PC4_MASK 0x00100000
#define HWIO_GPIO0_POCR_GPIO0_POCR_PC5_SHFT 21
#define HWIO_GPIO0_POCR_GPIO0_POCR_PC5_MASK 0x00200000
#define HWIO_GPIO0_POCR_GPIO0_POCR_PC6_SHFT 22
#define HWIO_GPIO0_POCR_GPIO0_POCR_PC6_MASK 0x00400000
#define HWIO_GPIO0_POCR_GPIO0_POCR_PC7_SHFT 23
#define HWIO_GPIO0_POCR_GPIO0_POCR_PC7_MASK 0x00800000
#define HWIO_GPIO0_POCR_GPIO0_POCR_PC8_SHFT 24
#define HWIO_GPIO0_POCR_GPIO0_POCR_PC8_MASK 0x01000000
#define HWIO_GPIO0_POCR_GPIO0_POCR_PC9_SHFT 25
#define HWIO_GPIO0_POCR_GPIO0_POCR_PC9_MASK 0x02000000
#define HWIO_GPIO0_POCR_GPIO0_POCR_PC10_SHFT 26
#define HWIO_GPIO0_POCR_GPIO0_POCR_PC10_MASK 0x04000000
#define HWIO_GPIO0_POCR_GPIO0_POCR_PC11_SHFT 27
#define HWIO_GPIO0_POCR_GPIO0_POCR_PC11_MASK 0x08000000
#define HWIO_GPIO0_POCR_GPIO0_POCR_PC12_SHFT 28
#define HWIO_GPIO0_POCR_GPIO0_POCR_PC12_MASK 0x10000000
#define HWIO_GPIO0_POCR_GPIO0_POCR_PC13_SHFT 29
#define HWIO_GPIO0_POCR_GPIO0_POCR_PC13_MASK 0x20000000
#define HWIO_GPIO0_POCR_GPIO0_POCR_PC14_SHFT 30
#define HWIO_GPIO0_POCR_GPIO0_POCR_PC14_MASK 0x40000000
#define HWIO_GPIO0_POCR_GPIO0_POCR_PC15_SHFT 31
#define HWIO_GPIO0_POCR_GPIO0_POCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO0_POCR0_ADDR  0xF0010030  
#define HWIO_GPIO0_POCR0_GPIO0_POCR0_PC0_SHFT 16
#define HWIO_GPIO0_POCR0_GPIO0_POCR0_PC0_MASK 0x00010000
#define HWIO_GPIO0_POCR0_GPIO0_POCR0_PC1_SHFT 17
#define HWIO_GPIO0_POCR0_GPIO0_POCR0_PC1_MASK 0x00020000
#define HWIO_GPIO0_POCR0_GPIO0_POCR0_PC2_SHFT 18
#define HWIO_GPIO0_POCR0_GPIO0_POCR0_PC2_MASK 0x00040000
#define HWIO_GPIO0_POCR0_GPIO0_POCR0_PC3_SHFT 19
#define HWIO_GPIO0_POCR0_GPIO0_POCR0_PC3_MASK 0x00080000


//--------

#define HWIO_GPIO0_POCR4_ADDR  0xF0010034  
#define HWIO_GPIO0_POCR4_GPIO0_POCR4_PC4_SHFT 20
#define HWIO_GPIO0_POCR4_GPIO0_POCR4_PC4_MASK 0x00100000
#define HWIO_GPIO0_POCR4_GPIO0_POCR4_PC5_SHFT 21
#define HWIO_GPIO0_POCR4_GPIO0_POCR4_PC5_MASK 0x00200000
#define HWIO_GPIO0_POCR4_GPIO0_POCR4_PC6_SHFT 22
#define HWIO_GPIO0_POCR4_GPIO0_POCR4_PC6_MASK 0x00400000
#define HWIO_GPIO0_POCR4_GPIO0_POCR4_PC7_SHFT 23
#define HWIO_GPIO0_POCR4_GPIO0_POCR4_PC7_MASK 0x00800000


//--------

#define HWIO_GPIO0_POCR8_ADDR  0xF0010038  
#define HWIO_GPIO0_POCR8_GPIO0_POCR8_PC8_SHFT 24
#define HWIO_GPIO0_POCR8_GPIO0_POCR8_PC8_MASK 0x01000000
#define HWIO_GPIO0_POCR8_GPIO0_POCR8_PC9_SHFT 25
#define HWIO_GPIO0_POCR8_GPIO0_POCR8_PC9_MASK 0x02000000
#define HWIO_GPIO0_POCR8_GPIO0_POCR8_PC10_SHFT 26
#define HWIO_GPIO0_POCR8_GPIO0_POCR8_PC10_MASK 0x04000000
#define HWIO_GPIO0_POCR8_GPIO0_POCR8_PC11_SHFT 27
#define HWIO_GPIO0_POCR8_GPIO0_POCR8_PC11_MASK 0x08000000


//--------

#define HWIO_GPIO0_POCR12_ADDR  0xF001003C  
#define HWIO_GPIO0_POCR12_GPIO0_POCR12_PC12_SHFT 28
#define HWIO_GPIO0_POCR12_GPIO0_POCR12_PC12_MASK 0x10000000
#define HWIO_GPIO0_POCR12_GPIO0_POCR12_PC13_SHFT 29
#define HWIO_GPIO0_POCR12_GPIO0_POCR12_PC13_MASK 0x20000000
#define HWIO_GPIO0_POCR12_GPIO0_POCR12_PC14_SHFT 30
#define HWIO_GPIO0_POCR12_GPIO0_POCR12_PC14_MASK 0x40000000
#define HWIO_GPIO0_POCR12_GPIO0_POCR12_PC15_SHFT 31
#define HWIO_GPIO0_POCR12_GPIO0_POCR12_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO0_PUDEN_ADDR  0xF0010040  
#define HWIO_GPIO0_PUDEN_GPIO0_PUDEN_PXPUDEN0_SHFT 0
#define HWIO_GPIO0_PUDEN_GPIO0_PUDEN_PXPUDEN0_MASK 0x00000003
#define HWIO_GPIO0_PUDEN_GPIO0_PUDEN_PXPUDEN1_SHFT 2
#define HWIO_GPIO0_PUDEN_GPIO0_PUDEN_PXPUDEN1_MASK 0x0000000c
#define HWIO_GPIO0_PUDEN_GPIO0_PUDEN_PXPUDEN2_SHFT 4
#define HWIO_GPIO0_PUDEN_GPIO0_PUDEN_PXPUDEN2_MASK 0x00000030
#define HWIO_GPIO0_PUDEN_GPIO0_PUDEN_PXPUDEN3_SHFT 6
#define HWIO_GPIO0_PUDEN_GPIO0_PUDEN_PXPUDEN3_MASK 0x000000c0
#define HWIO_GPIO0_PUDEN_GPIO0_PUDEN_PXPUDEN4_SHFT 8
#define HWIO_GPIO0_PUDEN_GPIO0_PUDEN_PXPUDEN4_MASK 0x00000300
#define HWIO_GPIO0_PUDEN_GPIO0_PUDEN_PXPUDEN5_SHFT 10
#define HWIO_GPIO0_PUDEN_GPIO0_PUDEN_PXPUDEN5_MASK 0x00000c00
#define HWIO_GPIO0_PUDEN_GPIO0_PUDEN_PXPUDEN6_SHFT 12
#define HWIO_GPIO0_PUDEN_GPIO0_PUDEN_PXPUDEN6_MASK 0x00003000
#define HWIO_GPIO0_PUDEN_GPIO0_PUDEN_PXPUDEN7_SHFT 14
#define HWIO_GPIO0_PUDEN_GPIO0_PUDEN_PXPUDEN7_MASK 0x0000c000
#define HWIO_GPIO0_PUDEN_GPIO0_PUDEN_PXPUDEN8_SHFT 16
#define HWIO_GPIO0_PUDEN_GPIO0_PUDEN_PXPUDEN8_MASK 0x00030000
#define HWIO_GPIO0_PUDEN_GPIO0_PUDEN_PXPUDEN9_SHFT 18
#define HWIO_GPIO0_PUDEN_GPIO0_PUDEN_PXPUDEN9_MASK 0x000c0000
#define HWIO_GPIO0_PUDEN_GPIO0_PUDEN_PXPUDEN10_SHFT 20
#define HWIO_GPIO0_PUDEN_GPIO0_PUDEN_PXPUDEN10_MASK 0x00300000
#define HWIO_GPIO0_PUDEN_GPIO0_PUDEN_PXPUDEN11_SHFT 22
#define HWIO_GPIO0_PUDEN_GPIO0_PUDEN_PXPUDEN11_MASK 0x00c00000
#define HWIO_GPIO0_PUDEN_GPIO0_PUDEN_PXPUDEN12_SHFT 24
#define HWIO_GPIO0_PUDEN_GPIO0_PUDEN_PXPUDEN12_MASK 0x03000000
#define HWIO_GPIO0_PUDEN_GPIO0_PUDEN_PXPUDEN13_SHFT 26
#define HWIO_GPIO0_PUDEN_GPIO0_PUDEN_PXPUDEN13_MASK 0x0c000000
#define HWIO_GPIO0_PUDEN_GPIO0_PUDEN_PXPUDEN14_SHFT 28
#define HWIO_GPIO0_PUDEN_GPIO0_PUDEN_PXPUDEN14_MASK 0x30000000
#define HWIO_GPIO0_PUDEN_GPIO0_PUDEN_PXPUDEN15_SHFT 30
#define HWIO_GPIO0_PUDEN_GPIO0_PUDEN_PXPUDEN15_MASK 0xc0000000


//--------

#define HWIO_GPIO0_PODR_ADDR  0xF0010044  
#define HWIO_GPIO0_PODR_GPIO0_PODR_PXPODR0_SHFT 0
#define HWIO_GPIO0_PODR_GPIO0_PODR_PXPODR0_MASK 0x00000003
#define HWIO_GPIO0_PODR_GPIO0_PODR_PXPODR1_SHFT 2
#define HWIO_GPIO0_PODR_GPIO0_PODR_PXPODR1_MASK 0x0000000c
#define HWIO_GPIO0_PODR_GPIO0_PODR_PXPODR2_SHFT 4
#define HWIO_GPIO0_PODR_GPIO0_PODR_PXPODR2_MASK 0x00000030
#define HWIO_GPIO0_PODR_GPIO0_PODR_PXPODR3_SHFT 6
#define HWIO_GPIO0_PODR_GPIO0_PODR_PXPODR3_MASK 0x000000c0
#define HWIO_GPIO0_PODR_GPIO0_PODR_PXPODR4_SHFT 8
#define HWIO_GPIO0_PODR_GPIO0_PODR_PXPODR4_MASK 0x00000300
#define HWIO_GPIO0_PODR_GPIO0_PODR_PXPODR5_SHFT 10
#define HWIO_GPIO0_PODR_GPIO0_PODR_PXPODR5_MASK 0x00000c00
#define HWIO_GPIO0_PODR_GPIO0_PODR_PXPODR6_SHFT 12
#define HWIO_GPIO0_PODR_GPIO0_PODR_PXPODR6_MASK 0x00003000
#define HWIO_GPIO0_PODR_GPIO0_PODR_PXPODR7_SHFT 14
#define HWIO_GPIO0_PODR_GPIO0_PODR_PXPODR7_MASK 0x0000c000
#define HWIO_GPIO0_PODR_GPIO0_PODR_PXPODR8_SHFT 16
#define HWIO_GPIO0_PODR_GPIO0_PODR_PXPODR8_MASK 0x00030000
#define HWIO_GPIO0_PODR_GPIO0_PODR_PXPODR9_SHFT 18
#define HWIO_GPIO0_PODR_GPIO0_PODR_PXPODR9_MASK 0x000c0000
#define HWIO_GPIO0_PODR_GPIO0_PODR_PXPODR10_SHFT 20
#define HWIO_GPIO0_PODR_GPIO0_PODR_PXPODR10_MASK 0x00300000
#define HWIO_GPIO0_PODR_GPIO0_PODR_PXPODR11_SHFT 22
#define HWIO_GPIO0_PODR_GPIO0_PODR_PXPODR11_MASK 0x00c00000
#define HWIO_GPIO0_PODR_GPIO0_PODR_PXPODR12_SHFT 24
#define HWIO_GPIO0_PODR_GPIO0_PODR_PXPODR12_MASK 0x03000000
#define HWIO_GPIO0_PODR_GPIO0_PODR_PXPODR13_SHFT 26
#define HWIO_GPIO0_PODR_GPIO0_PODR_PXPODR13_MASK 0x0c000000
#define HWIO_GPIO0_PODR_GPIO0_PODR_PXPODR14_SHFT 28
#define HWIO_GPIO0_PODR_GPIO0_PODR_PXPODR14_MASK 0x30000000
#define HWIO_GPIO0_PODR_GPIO0_PODR_PXPODR15_SHFT 30
#define HWIO_GPIO0_PODR_GPIO0_PODR_PXPODR15_MASK 0xc0000000


//--------

#define HWIO_GPIO0_PMOD_ADDR  0xF0010048  
#define HWIO_GPIO0_PMOD_GPIO0_PMOD_PXMOD0_SHFT 0
#define HWIO_GPIO0_PMOD_GPIO0_PMOD_PXMOD0_MASK 0x00000003
#define HWIO_GPIO0_PMOD_GPIO0_PMOD_PXMOD1_SHFT 2
#define HWIO_GPIO0_PMOD_GPIO0_PMOD_PXMOD1_MASK 0x0000000c
#define HWIO_GPIO0_PMOD_GPIO0_PMOD_PXMOD2_SHFT 4
#define HWIO_GPIO0_PMOD_GPIO0_PMOD_PXMOD2_MASK 0x00000030
#define HWIO_GPIO0_PMOD_GPIO0_PMOD_PXMOD3_SHFT 6
#define HWIO_GPIO0_PMOD_GPIO0_PMOD_PXMOD3_MASK 0x000000c0
#define HWIO_GPIO0_PMOD_GPIO0_PMOD_PXMOD4_SHFT 8
#define HWIO_GPIO0_PMOD_GPIO0_PMOD_PXMOD4_MASK 0x00000300
#define HWIO_GPIO0_PMOD_GPIO0_PMOD_PXMOD5_SHFT 10
#define HWIO_GPIO0_PMOD_GPIO0_PMOD_PXMOD5_MASK 0x00000c00
#define HWIO_GPIO0_PMOD_GPIO0_PMOD_PXMOD6_SHFT 12
#define HWIO_GPIO0_PMOD_GPIO0_PMOD_PXMOD6_MASK 0x00003000
#define HWIO_GPIO0_PMOD_GPIO0_PMOD_PXMOD7_SHFT 14
#define HWIO_GPIO0_PMOD_GPIO0_PMOD_PXMOD7_MASK 0x0000c000
#define HWIO_GPIO0_PMOD_GPIO0_PMOD_PXMOD8_SHFT 16
#define HWIO_GPIO0_PMOD_GPIO0_PMOD_PXMOD8_MASK 0x00030000
#define HWIO_GPIO0_PMOD_GPIO0_PMOD_PXMOD9_SHFT 18
#define HWIO_GPIO0_PMOD_GPIO0_PMOD_PXMOD9_MASK 0x000c0000
#define HWIO_GPIO0_PMOD_GPIO0_PMOD_PXMOD10_SHFT 20
#define HWIO_GPIO0_PMOD_GPIO0_PMOD_PXMOD10_MASK 0x00300000
#define HWIO_GPIO0_PMOD_GPIO0_PMOD_PXMOD11_SHFT 22
#define HWIO_GPIO0_PMOD_GPIO0_PMOD_PXMOD11_MASK 0x00c00000
#define HWIO_GPIO0_PMOD_GPIO0_PMOD_PXMOD12_SHFT 24
#define HWIO_GPIO0_PMOD_GPIO0_PMOD_PXMOD12_MASK 0x03000000
#define HWIO_GPIO0_PMOD_GPIO0_PMOD_PXMOD13_SHFT 26
#define HWIO_GPIO0_PMOD_GPIO0_PMOD_PXMOD13_MASK 0x0c000000
#define HWIO_GPIO0_PMOD_GPIO0_PMOD_PXMOD14_SHFT 28
#define HWIO_GPIO0_PMOD_GPIO0_PMOD_PXMOD14_MASK 0x30000000
#define HWIO_GPIO0_PMOD_GPIO0_PMOD_PXMOD15_SHFT 30
#define HWIO_GPIO0_PMOD_GPIO0_PMOD_PXMOD15_MASK 0xc0000000


//--------

#define HWIO_GPIO0_PEROUT0_ADDR  0xF001004C  
#define HWIO_GPIO0_PEROUT0_GPIO0_PEROUT0_OUTSEL0_SHFT 0
#define HWIO_GPIO0_PEROUT0_GPIO0_PEROUT0_OUTSEL0_MASK 0x0000000f
#define HWIO_GPIO0_PEROUT0_GPIO0_PEROUT0_OUTSEL1_SHFT 4
#define HWIO_GPIO0_PEROUT0_GPIO0_PEROUT0_OUTSEL1_MASK 0x000000f0
#define HWIO_GPIO0_PEROUT0_GPIO0_PEROUT0_OUTSEL2_SHFT 8
#define HWIO_GPIO0_PEROUT0_GPIO0_PEROUT0_OUTSEL2_MASK 0x00000f00
#define HWIO_GPIO0_PEROUT0_GPIO0_PEROUT0_OUTSEL3_SHFT 12
#define HWIO_GPIO0_PEROUT0_GPIO0_PEROUT0_OUTSEL3_MASK 0x0000f000
#define HWIO_GPIO0_PEROUT0_GPIO0_PEROUT0_OUTSEL4_SHFT 16
#define HWIO_GPIO0_PEROUT0_GPIO0_PEROUT0_OUTSEL4_MASK 0x000f0000
#define HWIO_GPIO0_PEROUT0_GPIO0_PEROUT0_OUTSEL5_SHFT 20
#define HWIO_GPIO0_PEROUT0_GPIO0_PEROUT0_OUTSEL5_MASK 0x00f00000
#define HWIO_GPIO0_PEROUT0_GPIO0_PEROUT0_OUTSEL6_SHFT 24
#define HWIO_GPIO0_PEROUT0_GPIO0_PEROUT0_OUTSEL6_MASK 0x0f000000
#define HWIO_GPIO0_PEROUT0_GPIO0_PEROUT0_OUTSEL7_SHFT 28
#define HWIO_GPIO0_PEROUT0_GPIO0_PEROUT0_OUTSEL7_MASK 0xf0000000


//--------

#define HWIO_GPIO0_PEROUT1_ADDR  0xF0010050  
#define HWIO_GPIO0_PEROUT1_GPIO0_PEROUT1_OUTSEL8_SHFT 0
#define HWIO_GPIO0_PEROUT1_GPIO0_PEROUT1_OUTSEL8_MASK 0x0000000f
#define HWIO_GPIO0_PEROUT1_GPIO0_PEROUT1_OUTSEL9_SHFT 4
#define HWIO_GPIO0_PEROUT1_GPIO0_PEROUT1_OUTSEL9_MASK 0x000000f0
#define HWIO_GPIO0_PEROUT1_GPIO0_PEROUT1_OUTSEL10_SHFT 8
#define HWIO_GPIO0_PEROUT1_GPIO0_PEROUT1_OUTSEL10_MASK 0x00000f00
#define HWIO_GPIO0_PEROUT1_GPIO0_PEROUT1_OUTSEL11_SHFT 12
#define HWIO_GPIO0_PEROUT1_GPIO0_PEROUT1_OUTSEL11_MASK 0x0000f000
#define HWIO_GPIO0_PEROUT1_GPIO0_PEROUT1_OUTSEL12_SHFT 16
#define HWIO_GPIO0_PEROUT1_GPIO0_PEROUT1_OUTSEL12_MASK 0x000f0000
#define HWIO_GPIO0_PEROUT1_GPIO0_PEROUT1_OUTSEL13_SHFT 20
#define HWIO_GPIO0_PEROUT1_GPIO0_PEROUT1_OUTSEL13_MASK 0x00f00000
#define HWIO_GPIO0_PEROUT1_GPIO0_PEROUT1_OUTSEL14_SHFT 24
#define HWIO_GPIO0_PEROUT1_GPIO0_PEROUT1_OUTSEL14_MASK 0x0f000000
#define HWIO_GPIO0_PEROUT1_GPIO0_PEROUT1_OUTSEL15_SHFT 28
#define HWIO_GPIO0_PEROUT1_GPIO0_PEROUT1_OUTSEL15_MASK 0xf0000000


//--------

#define HWIO_GPIO0_PDR0_ADDR  0xF0010054  
#define HWIO_GPIO0_PDR0_GPIO0_PDR0_PXPD0_SHFT 0
#define HWIO_GPIO0_PDR0_GPIO0_PDR0_PXPD0_MASK 0x00000003
#define HWIO_GPIO0_PDR0_GPIO0_PDR0_PXPD1_SHFT 4
#define HWIO_GPIO0_PDR0_GPIO0_PDR0_PXPD1_MASK 0x00000030
#define HWIO_GPIO0_PDR0_GPIO0_PDR0_PXPD2_SHFT 8
#define HWIO_GPIO0_PDR0_GPIO0_PDR0_PXPD2_MASK 0x00000300
#define HWIO_GPIO0_PDR0_GPIO0_PDR0_PXPD3_SHFT 12
#define HWIO_GPIO0_PDR0_GPIO0_PDR0_PXPD3_MASK 0x00003000
#define HWIO_GPIO0_PDR0_GPIO0_PDR0_PXPD4_SHFT 16
#define HWIO_GPIO0_PDR0_GPIO0_PDR0_PXPD4_MASK 0x00030000
#define HWIO_GPIO0_PDR0_GPIO0_PDR0_PXPD5_SHFT 20
#define HWIO_GPIO0_PDR0_GPIO0_PDR0_PXPD5_MASK 0x00300000
#define HWIO_GPIO0_PDR0_GPIO0_PDR0_PXPD6_SHFT 24
#define HWIO_GPIO0_PDR0_GPIO0_PDR0_PXPD6_MASK 0x03000000
#define HWIO_GPIO0_PDR0_GPIO0_PDR0_PXPD7_SHFT 28
#define HWIO_GPIO0_PDR0_GPIO0_PDR0_PXPD7_MASK 0x30000000


//--------

#define HWIO_GPIO0_PDR1_ADDR  0xF0010058  
#define HWIO_GPIO0_PDR1_GPIO0_PDR1_PXPD8_SHFT 0
#define HWIO_GPIO0_PDR1_GPIO0_PDR1_PXPD8_MASK 0x00000003
#define HWIO_GPIO0_PDR1_GPIO0_PDR1_PXPD9_SHFT 4
#define HWIO_GPIO0_PDR1_GPIO0_PDR1_PXPD9_MASK 0x00000030
#define HWIO_GPIO0_PDR1_GPIO0_PDR1_PXPD10_SHFT 8
#define HWIO_GPIO0_PDR1_GPIO0_PDR1_PXPD10_MASK 0x00000300
#define HWIO_GPIO0_PDR1_GPIO0_PDR1_PXPD11_SHFT 12
#define HWIO_GPIO0_PDR1_GPIO0_PDR1_PXPD11_MASK 0x00003000
#define HWIO_GPIO0_PDR1_GPIO0_PDR1_PXPD12_SHFT 16
#define HWIO_GPIO0_PDR1_GPIO0_PDR1_PXPD12_MASK 0x00030000
#define HWIO_GPIO0_PDR1_GPIO0_PDR1_PXPD13_SHFT 20
#define HWIO_GPIO0_PDR1_GPIO0_PDR1_PXPD13_MASK 0x00300000
#define HWIO_GPIO0_PDR1_GPIO0_PDR1_PXPD14_SHFT 24
#define HWIO_GPIO0_PDR1_GPIO0_PDR1_PXPD14_MASK 0x03000000
#define HWIO_GPIO0_PDR1_GPIO0_PDR1_PXPD15_SHFT 28
#define HWIO_GPIO0_PDR1_GPIO0_PDR1_PXPD15_MASK 0x30000000


//--------

#define HWIO_GPIO0_SDE_ADDR  0xF001005C  
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEN0_SHFT 0
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEN0_MASK 0x00000001
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEN1_SHFT 1
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEN1_MASK 0x00000002
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEN2_SHFT 2
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEN2_MASK 0x00000004
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEN3_SHFT 3
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEN3_MASK 0x00000008
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEN4_SHFT 4
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEN4_MASK 0x00000010
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEN5_SHFT 5
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEN5_MASK 0x00000020
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEN6_SHFT 6
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEN6_MASK 0x00000040
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEN7_SHFT 7
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEN7_MASK 0x00000080
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEN8_SHFT 8
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEN8_MASK 0x00000100
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEN9_SHFT 9
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEN9_MASK 0x00000200
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEN10_SHFT 10
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEN10_MASK 0x00000400
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEN11_SHFT 11
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEN11_MASK 0x00000800
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEN12_SHFT 12
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEN12_MASK 0x00001000
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEN13_SHFT 13
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEN13_MASK 0x00002000
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEN14_SHFT 14
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEN14_MASK 0x00004000
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEN15_SHFT 15
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEN15_MASK 0x00008000
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEF0_SHFT 16
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEF0_MASK 0x00010000
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEF1_SHFT 17
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEF1_MASK 0x00020000
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEF2_SHFT 18
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEF2_MASK 0x00040000
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEF3_SHFT 19
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEF3_MASK 0x00080000
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEF4_SHFT 20
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEF4_MASK 0x00100000
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEF5_SHFT 21
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEF5_MASK 0x00200000
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEF6_SHFT 22
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEF6_MASK 0x00400000
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEF7_SHFT 23
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEF7_MASK 0x00800000
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEF8_SHFT 24
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEF8_MASK 0x01000000
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEF9_SHFT 25
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEF9_MASK 0x02000000
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEF10_SHFT 26
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEF10_MASK 0x04000000
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEF11_SHFT 27
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEF11_MASK 0x08000000
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEF12_SHFT 28
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEF12_MASK 0x10000000
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEF13_SHFT 29
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEF13_MASK 0x20000000
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEF14_SHFT 30
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEF14_MASK 0x40000000
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEF15_SHFT 31
#define HWIO_GPIO0_SDE_GPIO0_SDE_SDEF15_MASK 0x80000000


//--------

#define HWIO_GPIO0_SDCTL_ADDR  0xF0010060  
#define HWIO_GPIO0_SDCTL_GPIO0_SDCTL_SWTRIG_SHFT 0
#define HWIO_GPIO0_SDCTL_GPIO0_SDCTL_SWTRIG_MASK 0x00000001
#define HWIO_GPIO0_SDCTL_GPIO0_SDCTL_LINKEN_SHFT 1
#define HWIO_GPIO0_SDCTL_GPIO0_SDCTL_LINKEN_MASK 0x00000002
#define HWIO_GPIO0_SDCTL_GPIO0_SDCTL_PSDEF_SHFT 2
#define HWIO_GPIO0_SDCTL_GPIO0_SDCTL_PSDEF_MASK 0x00000004


//--------

#define HWIO_GPIO0_ESR_ADDR  0xF0010064  
#define HWIO_GPIO0_ESR_GPIO0_ESR_EN0_SHFT 0
#define HWIO_GPIO0_ESR_GPIO0_ESR_EN0_MASK 0x00000001
#define HWIO_GPIO0_ESR_GPIO0_ESR_EN1_SHFT 1
#define HWIO_GPIO0_ESR_GPIO0_ESR_EN1_MASK 0x00000002
#define HWIO_GPIO0_ESR_GPIO0_ESR_EN2_SHFT 2
#define HWIO_GPIO0_ESR_GPIO0_ESR_EN2_MASK 0x00000004
#define HWIO_GPIO0_ESR_GPIO0_ESR_EN3_SHFT 3
#define HWIO_GPIO0_ESR_GPIO0_ESR_EN3_MASK 0x00000008
#define HWIO_GPIO0_ESR_GPIO0_ESR_EN4_SHFT 4
#define HWIO_GPIO0_ESR_GPIO0_ESR_EN4_MASK 0x00000010
#define HWIO_GPIO0_ESR_GPIO0_ESR_EN5_SHFT 5
#define HWIO_GPIO0_ESR_GPIO0_ESR_EN5_MASK 0x00000020
#define HWIO_GPIO0_ESR_GPIO0_ESR_EN6_SHFT 6
#define HWIO_GPIO0_ESR_GPIO0_ESR_EN6_MASK 0x00000040
#define HWIO_GPIO0_ESR_GPIO0_ESR_EN7_SHFT 7
#define HWIO_GPIO0_ESR_GPIO0_ESR_EN7_MASK 0x00000080
#define HWIO_GPIO0_ESR_GPIO0_ESR_EN8_SHFT 8
#define HWIO_GPIO0_ESR_GPIO0_ESR_EN8_MASK 0x00000100
#define HWIO_GPIO0_ESR_GPIO0_ESR_EN9_SHFT 9
#define HWIO_GPIO0_ESR_GPIO0_ESR_EN9_MASK 0x00000200
#define HWIO_GPIO0_ESR_GPIO0_ESR_EN10_SHFT 10
#define HWIO_GPIO0_ESR_GPIO0_ESR_EN10_MASK 0x00000400
#define HWIO_GPIO0_ESR_GPIO0_ESR_EN11_SHFT 11
#define HWIO_GPIO0_ESR_GPIO0_ESR_EN11_MASK 0x00000800
#define HWIO_GPIO0_ESR_GPIO0_ESR_EN12_SHFT 12
#define HWIO_GPIO0_ESR_GPIO0_ESR_EN12_MASK 0x00001000
#define HWIO_GPIO0_ESR_GPIO0_ESR_EN13_SHFT 13
#define HWIO_GPIO0_ESR_GPIO0_ESR_EN13_MASK 0x00002000
#define HWIO_GPIO0_ESR_GPIO0_ESR_EN14_SHFT 14
#define HWIO_GPIO0_ESR_GPIO0_ESR_EN14_MASK 0x00004000
#define HWIO_GPIO0_ESR_GPIO0_ESR_EN15_SHFT 15
#define HWIO_GPIO0_ESR_GPIO0_ESR_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO0_LOCK_ADDR  0xF0010068  
#define HWIO_GPIO0_LOCK_GPIO0_LOCK_P0LCK_SHFT 0
#define HWIO_GPIO0_LOCK_GPIO0_LOCK_P0LCK_MASK 0x00000001
#define HWIO_GPIO0_LOCK_GPIO0_LOCK_P1LCK_SHFT 1
#define HWIO_GPIO0_LOCK_GPIO0_LOCK_P1LCK_MASK 0x00000002
#define HWIO_GPIO0_LOCK_GPIO0_LOCK_P2LCK_SHFT 2
#define HWIO_GPIO0_LOCK_GPIO0_LOCK_P2LCK_MASK 0x00000004
#define HWIO_GPIO0_LOCK_GPIO0_LOCK_P3LCK_SHFT 3
#define HWIO_GPIO0_LOCK_GPIO0_LOCK_P3LCK_MASK 0x00000008
#define HWIO_GPIO0_LOCK_GPIO0_LOCK_P4LCK_SHFT 4
#define HWIO_GPIO0_LOCK_GPIO0_LOCK_P4LCK_MASK 0x00000010
#define HWIO_GPIO0_LOCK_GPIO0_LOCK_P5LCK_SHFT 5
#define HWIO_GPIO0_LOCK_GPIO0_LOCK_P5LCK_MASK 0x00000020
#define HWIO_GPIO0_LOCK_GPIO0_LOCK_P6LCK_SHFT 6
#define HWIO_GPIO0_LOCK_GPIO0_LOCK_P6LCK_MASK 0x00000040
#define HWIO_GPIO0_LOCK_GPIO0_LOCK_P7LCK_SHFT 7
#define HWIO_GPIO0_LOCK_GPIO0_LOCK_P7LCK_MASK 0x00000080
#define HWIO_GPIO0_LOCK_GPIO0_LOCK_P8LCK_SHFT 8
#define HWIO_GPIO0_LOCK_GPIO0_LOCK_P8LCK_MASK 0x00000100
#define HWIO_GPIO0_LOCK_GPIO0_LOCK_P9LCK_SHFT 9
#define HWIO_GPIO0_LOCK_GPIO0_LOCK_P9LCK_MASK 0x00000200
#define HWIO_GPIO0_LOCK_GPIO0_LOCK_P10LCK_SHFT 10
#define HWIO_GPIO0_LOCK_GPIO0_LOCK_P10LCK_MASK 0x00000400
#define HWIO_GPIO0_LOCK_GPIO0_LOCK_P11LCK_SHFT 11
#define HWIO_GPIO0_LOCK_GPIO0_LOCK_P11LCK_MASK 0x00000800
#define HWIO_GPIO0_LOCK_GPIO0_LOCK_P12LCK_SHFT 12
#define HWIO_GPIO0_LOCK_GPIO0_LOCK_P12LCK_MASK 0x00001000
#define HWIO_GPIO0_LOCK_GPIO0_LOCK_P13LCK_SHFT 13
#define HWIO_GPIO0_LOCK_GPIO0_LOCK_P13LCK_MASK 0x00002000
#define HWIO_GPIO0_LOCK_GPIO0_LOCK_P14LCK_SHFT 14
#define HWIO_GPIO0_LOCK_GPIO0_LOCK_P14LCK_MASK 0x00004000
#define HWIO_GPIO0_LOCK_GPIO0_LOCK_P15LCK_SHFT 15
#define HWIO_GPIO0_LOCK_GPIO0_LOCK_P15LCK_MASK 0x00008000
#define HWIO_GPIO0_LOCK_GPIO0_LOCK_PXLCKKEY_SHFT 16
#define HWIO_GPIO0_LOCK_GPIO0_LOCK_PXLCKKEY_MASK 0xffff0000


//--------

#define HWIO_GPIO0_SDETRMOD_ADDR  0xF001006C  
#define HWIO_GPIO0_SDETRMOD_GPIO0_SDETRMOD_TGSEL0_SHFT 0
#define HWIO_GPIO0_SDETRMOD_GPIO0_SDETRMOD_TGSEL0_MASK 0x00000001
#define HWIO_GPIO0_SDETRMOD_GPIO0_SDETRMOD_TGSEL1_SHFT 1
#define HWIO_GPIO0_SDETRMOD_GPIO0_SDETRMOD_TGSEL1_MASK 0x00000002
#define HWIO_GPIO0_SDETRMOD_GPIO0_SDETRMOD_TGSEL2_SHFT 2
#define HWIO_GPIO0_SDETRMOD_GPIO0_SDETRMOD_TGSEL2_MASK 0x00000004
#define HWIO_GPIO0_SDETRMOD_GPIO0_SDETRMOD_TGSEL3_SHFT 3
#define HWIO_GPIO0_SDETRMOD_GPIO0_SDETRMOD_TGSEL3_MASK 0x00000008
#define HWIO_GPIO0_SDETRMOD_GPIO0_SDETRMOD_TGSEL4_SHFT 4
#define HWIO_GPIO0_SDETRMOD_GPIO0_SDETRMOD_TGSEL4_MASK 0x00000010
#define HWIO_GPIO0_SDETRMOD_GPIO0_SDETRMOD_TGSEL5_SHFT 5
#define HWIO_GPIO0_SDETRMOD_GPIO0_SDETRMOD_TGSEL5_MASK 0x00000020
#define HWIO_GPIO0_SDETRMOD_GPIO0_SDETRMOD_TGSEL6_SHFT 6
#define HWIO_GPIO0_SDETRMOD_GPIO0_SDETRMOD_TGSEL6_MASK 0x00000040
#define HWIO_GPIO0_SDETRMOD_GPIO0_SDETRMOD_TGSEL7_SHFT 7
#define HWIO_GPIO0_SDETRMOD_GPIO0_SDETRMOD_TGSEL7_MASK 0x00000080
#define HWIO_GPIO0_SDETRMOD_GPIO0_SDETRMOD_TGSEL8_SHFT 8
#define HWIO_GPIO0_SDETRMOD_GPIO0_SDETRMOD_TGSEL8_MASK 0x00000100
#define HWIO_GPIO0_SDETRMOD_GPIO0_SDETRMOD_TGSEL9_SHFT 9
#define HWIO_GPIO0_SDETRMOD_GPIO0_SDETRMOD_TGSEL9_MASK 0x00000200
#define HWIO_GPIO0_SDETRMOD_GPIO0_SDETRMOD_TGSEL10_SHFT 10
#define HWIO_GPIO0_SDETRMOD_GPIO0_SDETRMOD_TGSEL10_MASK 0x00000400
#define HWIO_GPIO0_SDETRMOD_GPIO0_SDETRMOD_TGSEL11_SHFT 11
#define HWIO_GPIO0_SDETRMOD_GPIO0_SDETRMOD_TGSEL11_MASK 0x00000800
#define HWIO_GPIO0_SDETRMOD_GPIO0_SDETRMOD_TGSEL12_SHFT 12
#define HWIO_GPIO0_SDETRMOD_GPIO0_SDETRMOD_TGSEL12_MASK 0x00001000
#define HWIO_GPIO0_SDETRMOD_GPIO0_SDETRMOD_TGSEL13_SHFT 13
#define HWIO_GPIO0_SDETRMOD_GPIO0_SDETRMOD_TGSEL13_MASK 0x00002000
#define HWIO_GPIO0_SDETRMOD_GPIO0_SDETRMOD_TGSEL14_SHFT 14
#define HWIO_GPIO0_SDETRMOD_GPIO0_SDETRMOD_TGSEL14_MASK 0x00004000
#define HWIO_GPIO0_SDETRMOD_GPIO0_SDETRMOD_TGSEL15_SHFT 15
#define HWIO_GPIO0_SDETRMOD_GPIO0_SDETRMOD_TGSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO0_PCSR_ADDR  0xF0010070  
#define HWIO_GPIO0_PCSR_GPIO0_PCSR_SEL0_SHFT 0
#define HWIO_GPIO0_PCSR_GPIO0_PCSR_SEL0_MASK 0x00000001
#define HWIO_GPIO0_PCSR_GPIO0_PCSR_SEL1_SHFT 1
#define HWIO_GPIO0_PCSR_GPIO0_PCSR_SEL1_MASK 0x00000002
#define HWIO_GPIO0_PCSR_GPIO0_PCSR_SEL2_SHFT 2
#define HWIO_GPIO0_PCSR_GPIO0_PCSR_SEL2_MASK 0x00000004
#define HWIO_GPIO0_PCSR_GPIO0_PCSR_SEL3_SHFT 3
#define HWIO_GPIO0_PCSR_GPIO0_PCSR_SEL3_MASK 0x00000008
#define HWIO_GPIO0_PCSR_GPIO0_PCSR_SEL4_SHFT 4
#define HWIO_GPIO0_PCSR_GPIO0_PCSR_SEL4_MASK 0x00000010
#define HWIO_GPIO0_PCSR_GPIO0_PCSR_SEL5_SHFT 5
#define HWIO_GPIO0_PCSR_GPIO0_PCSR_SEL5_MASK 0x00000020
#define HWIO_GPIO0_PCSR_GPIO0_PCSR_SEL6_SHFT 6
#define HWIO_GPIO0_PCSR_GPIO0_PCSR_SEL6_MASK 0x00000040
#define HWIO_GPIO0_PCSR_GPIO0_PCSR_SEL7_SHFT 7
#define HWIO_GPIO0_PCSR_GPIO0_PCSR_SEL7_MASK 0x00000080
#define HWIO_GPIO0_PCSR_GPIO0_PCSR_SEL8_SHFT 8
#define HWIO_GPIO0_PCSR_GPIO0_PCSR_SEL8_MASK 0x00000100
#define HWIO_GPIO0_PCSR_GPIO0_PCSR_SEL9_SHFT 9
#define HWIO_GPIO0_PCSR_GPIO0_PCSR_SEL9_MASK 0x00000200
#define HWIO_GPIO0_PCSR_GPIO0_PCSR_SEL10_SHFT 10
#define HWIO_GPIO0_PCSR_GPIO0_PCSR_SEL10_MASK 0x00000400
#define HWIO_GPIO0_PCSR_GPIO0_PCSR_SEL11_SHFT 11
#define HWIO_GPIO0_PCSR_GPIO0_PCSR_SEL11_MASK 0x00000800
#define HWIO_GPIO0_PCSR_GPIO0_PCSR_SEL12_SHFT 12
#define HWIO_GPIO0_PCSR_GPIO0_PCSR_SEL12_MASK 0x00001000
#define HWIO_GPIO0_PCSR_GPIO0_PCSR_SEL13_SHFT 13
#define HWIO_GPIO0_PCSR_GPIO0_PCSR_SEL13_MASK 0x00002000
#define HWIO_GPIO0_PCSR_GPIO0_PCSR_SEL14_SHFT 14
#define HWIO_GPIO0_PCSR_GPIO0_PCSR_SEL14_MASK 0x00004000
#define HWIO_GPIO0_PCSR_GPIO0_PCSR_SEL15_SHFT 15
#define HWIO_GPIO0_PCSR_GPIO0_PCSR_SEL15_MASK 0x00008000


//--------

#define HWIO_GPIO0_INEN_ADDR  0xF0010074  
#define HWIO_GPIO0_INEN_GPIO0_INEN_EN0_SHFT 0
#define HWIO_GPIO0_INEN_GPIO0_INEN_EN0_MASK 0x00000001
#define HWIO_GPIO0_INEN_GPIO0_INEN_EN1_SHFT 1
#define HWIO_GPIO0_INEN_GPIO0_INEN_EN1_MASK 0x00000002
#define HWIO_GPIO0_INEN_GPIO0_INEN_EN2_SHFT 2
#define HWIO_GPIO0_INEN_GPIO0_INEN_EN2_MASK 0x00000004
#define HWIO_GPIO0_INEN_GPIO0_INEN_EN3_SHFT 3
#define HWIO_GPIO0_INEN_GPIO0_INEN_EN3_MASK 0x00000008
#define HWIO_GPIO0_INEN_GPIO0_INEN_EN4_SHFT 4
#define HWIO_GPIO0_INEN_GPIO0_INEN_EN4_MASK 0x00000010
#define HWIO_GPIO0_INEN_GPIO0_INEN_EN5_SHFT 5
#define HWIO_GPIO0_INEN_GPIO0_INEN_EN5_MASK 0x00000020
#define HWIO_GPIO0_INEN_GPIO0_INEN_EN6_SHFT 6
#define HWIO_GPIO0_INEN_GPIO0_INEN_EN6_MASK 0x00000040
#define HWIO_GPIO0_INEN_GPIO0_INEN_EN7_SHFT 7
#define HWIO_GPIO0_INEN_GPIO0_INEN_EN7_MASK 0x00000080
#define HWIO_GPIO0_INEN_GPIO0_INEN_EN8_SHFT 8
#define HWIO_GPIO0_INEN_GPIO0_INEN_EN8_MASK 0x00000100
#define HWIO_GPIO0_INEN_GPIO0_INEN_EN9_SHFT 9
#define HWIO_GPIO0_INEN_GPIO0_INEN_EN9_MASK 0x00000200
#define HWIO_GPIO0_INEN_GPIO0_INEN_EN10_SHFT 10
#define HWIO_GPIO0_INEN_GPIO0_INEN_EN10_MASK 0x00000400
#define HWIO_GPIO0_INEN_GPIO0_INEN_EN11_SHFT 11
#define HWIO_GPIO0_INEN_GPIO0_INEN_EN11_MASK 0x00000800
#define HWIO_GPIO0_INEN_GPIO0_INEN_EN12_SHFT 12
#define HWIO_GPIO0_INEN_GPIO0_INEN_EN12_MASK 0x00001000
#define HWIO_GPIO0_INEN_GPIO0_INEN_EN13_SHFT 13
#define HWIO_GPIO0_INEN_GPIO0_INEN_EN13_MASK 0x00002000
#define HWIO_GPIO0_INEN_GPIO0_INEN_EN14_SHFT 14
#define HWIO_GPIO0_INEN_GPIO0_INEN_EN14_MASK 0x00004000
#define HWIO_GPIO0_INEN_GPIO0_INEN_EN15_SHFT 15
#define HWIO_GPIO0_INEN_GPIO0_INEN_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO0_PUDRST_ADDR  0xF0010078  
#define HWIO_GPIO0_PUDRST_GPIO0_PUDRST_PDSEL0_SHFT 0
#define HWIO_GPIO0_PUDRST_GPIO0_PUDRST_PDSEL0_MASK 0x00000001
#define HWIO_GPIO0_PUDRST_GPIO0_PUDRST_PDSEL1_SHFT 1
#define HWIO_GPIO0_PUDRST_GPIO0_PUDRST_PDSEL1_MASK 0x00000002
#define HWIO_GPIO0_PUDRST_GPIO0_PUDRST_PDSEL2_SHFT 2
#define HWIO_GPIO0_PUDRST_GPIO0_PUDRST_PDSEL2_MASK 0x00000004
#define HWIO_GPIO0_PUDRST_GPIO0_PUDRST_PDSEL3_SHFT 3
#define HWIO_GPIO0_PUDRST_GPIO0_PUDRST_PDSEL3_MASK 0x00000008
#define HWIO_GPIO0_PUDRST_GPIO0_PUDRST_PDSEL4_SHFT 4
#define HWIO_GPIO0_PUDRST_GPIO0_PUDRST_PDSEL4_MASK 0x00000010
#define HWIO_GPIO0_PUDRST_GPIO0_PUDRST_PDSEL5_SHFT 5
#define HWIO_GPIO0_PUDRST_GPIO0_PUDRST_PDSEL5_MASK 0x00000020
#define HWIO_GPIO0_PUDRST_GPIO0_PUDRST_PDSEL6_SHFT 6
#define HWIO_GPIO0_PUDRST_GPIO0_PUDRST_PDSEL6_MASK 0x00000040
#define HWIO_GPIO0_PUDRST_GPIO0_PUDRST_PDSEL7_SHFT 7
#define HWIO_GPIO0_PUDRST_GPIO0_PUDRST_PDSEL7_MASK 0x00000080
#define HWIO_GPIO0_PUDRST_GPIO0_PUDRST_PDSEL8_SHFT 8
#define HWIO_GPIO0_PUDRST_GPIO0_PUDRST_PDSEL8_MASK 0x00000100
#define HWIO_GPIO0_PUDRST_GPIO0_PUDRST_PDSEL9_SHFT 9
#define HWIO_GPIO0_PUDRST_GPIO0_PUDRST_PDSEL9_MASK 0x00000200
#define HWIO_GPIO0_PUDRST_GPIO0_PUDRST_PDSEL10_SHFT 10
#define HWIO_GPIO0_PUDRST_GPIO0_PUDRST_PDSEL10_MASK 0x00000400
#define HWIO_GPIO0_PUDRST_GPIO0_PUDRST_PDSEL11_SHFT 11
#define HWIO_GPIO0_PUDRST_GPIO0_PUDRST_PDSEL11_MASK 0x00000800
#define HWIO_GPIO0_PUDRST_GPIO0_PUDRST_PDSEL12_SHFT 12
#define HWIO_GPIO0_PUDRST_GPIO0_PUDRST_PDSEL12_MASK 0x00001000
#define HWIO_GPIO0_PUDRST_GPIO0_PUDRST_PDSEL13_SHFT 13
#define HWIO_GPIO0_PUDRST_GPIO0_PUDRST_PDSEL13_MASK 0x00002000
#define HWIO_GPIO0_PUDRST_GPIO0_PUDRST_PDSEL14_SHFT 14
#define HWIO_GPIO0_PUDRST_GPIO0_PUDRST_PDSEL14_MASK 0x00004000
#define HWIO_GPIO0_PUDRST_GPIO0_PUDRST_PDSEL15_SHFT 15
#define HWIO_GPIO0_PUDRST_GPIO0_PUDRST_PDSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO1_INFO_ADDR  0xF0010100  
#define HWIO_GPIO1_INFO_GPIO1_INFO_MODREV_SHFT 0
#define HWIO_GPIO1_INFO_GPIO1_INFO_MODREV_MASK 0x000000ff
#define HWIO_GPIO1_INFO_GPIO1_INFO_MODTYPE_SHFT 8
#define HWIO_GPIO1_INFO_GPIO1_INFO_MODTYPE_MASK 0x0000ff00
#define HWIO_GPIO1_INFO_GPIO1_INFO_MODNUMBER_SHFT 16
#define HWIO_GPIO1_INFO_GPIO1_INFO_MODNUMBER_MASK 0xffff0000


//--------

#define HWIO_GPIO1_ACES0_ADDR  0xF0010104  
#define HWIO_GPIO1_ACES0_GPIO1_ACES0_EN0_SHFT 0
#define HWIO_GPIO1_ACES0_GPIO1_ACES0_EN0_MASK 0x00000001
#define HWIO_GPIO1_ACES0_GPIO1_ACES0_EN1_SHFT 1
#define HWIO_GPIO1_ACES0_GPIO1_ACES0_EN1_MASK 0x00000002
#define HWIO_GPIO1_ACES0_GPIO1_ACES0_EN2_SHFT 2
#define HWIO_GPIO1_ACES0_GPIO1_ACES0_EN2_MASK 0x00000004
#define HWIO_GPIO1_ACES0_GPIO1_ACES0_EN3_SHFT 3
#define HWIO_GPIO1_ACES0_GPIO1_ACES0_EN3_MASK 0x00000008
#define HWIO_GPIO1_ACES0_GPIO1_ACES0_EN4_SHFT 4
#define HWIO_GPIO1_ACES0_GPIO1_ACES0_EN4_MASK 0x00000010
#define HWIO_GPIO1_ACES0_GPIO1_ACES0_EN5_SHFT 5
#define HWIO_GPIO1_ACES0_GPIO1_ACES0_EN5_MASK 0x00000020
#define HWIO_GPIO1_ACES0_GPIO1_ACES0_EN6_SHFT 6
#define HWIO_GPIO1_ACES0_GPIO1_ACES0_EN6_MASK 0x00000040
#define HWIO_GPIO1_ACES0_GPIO1_ACES0_EN7_SHFT 7
#define HWIO_GPIO1_ACES0_GPIO1_ACES0_EN7_MASK 0x00000080
#define HWIO_GPIO1_ACES0_GPIO1_ACES0_EN8_SHFT 8
#define HWIO_GPIO1_ACES0_GPIO1_ACES0_EN8_MASK 0x00000100
#define HWIO_GPIO1_ACES0_GPIO1_ACES0_EN9_SHFT 9
#define HWIO_GPIO1_ACES0_GPIO1_ACES0_EN9_MASK 0x00000200
#define HWIO_GPIO1_ACES0_GPIO1_ACES0_EN10_SHFT 10
#define HWIO_GPIO1_ACES0_GPIO1_ACES0_EN10_MASK 0x00000400
#define HWIO_GPIO1_ACES0_GPIO1_ACES0_EN11_SHFT 11
#define HWIO_GPIO1_ACES0_GPIO1_ACES0_EN11_MASK 0x00000800
#define HWIO_GPIO1_ACES0_GPIO1_ACES0_EN12_SHFT 12
#define HWIO_GPIO1_ACES0_GPIO1_ACES0_EN12_MASK 0x00001000
#define HWIO_GPIO1_ACES0_GPIO1_ACES0_EN13_SHFT 13
#define HWIO_GPIO1_ACES0_GPIO1_ACES0_EN13_MASK 0x00002000
#define HWIO_GPIO1_ACES0_GPIO1_ACES0_EN14_SHFT 14
#define HWIO_GPIO1_ACES0_GPIO1_ACES0_EN14_MASK 0x00004000
#define HWIO_GPIO1_ACES0_GPIO1_ACES0_EN15_SHFT 15
#define HWIO_GPIO1_ACES0_GPIO1_ACES0_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO1_ACES1_ADDR  0xF0010108  


//--------

#define HWIO_GPIO1_PIR_ADDR  0xF001010C  
#define HWIO_GPIO1_PIR_GPIO1_PIR_PXPIR0_SHFT 0
#define HWIO_GPIO1_PIR_GPIO1_PIR_PXPIR0_MASK 0x00000001
#define HWIO_GPIO1_PIR_GPIO1_PIR_PXPIR1_SHFT 1
#define HWIO_GPIO1_PIR_GPIO1_PIR_PXPIR1_MASK 0x00000002
#define HWIO_GPIO1_PIR_GPIO1_PIR_PXPIR2_SHFT 2
#define HWIO_GPIO1_PIR_GPIO1_PIR_PXPIR2_MASK 0x00000004
#define HWIO_GPIO1_PIR_GPIO1_PIR_PXPIR3_SHFT 3
#define HWIO_GPIO1_PIR_GPIO1_PIR_PXPIR3_MASK 0x00000008
#define HWIO_GPIO1_PIR_GPIO1_PIR_PXPIR4_SHFT 4
#define HWIO_GPIO1_PIR_GPIO1_PIR_PXPIR4_MASK 0x00000010
#define HWIO_GPIO1_PIR_GPIO1_PIR_PXPIR5_SHFT 5
#define HWIO_GPIO1_PIR_GPIO1_PIR_PXPIR5_MASK 0x00000020
#define HWIO_GPIO1_PIR_GPIO1_PIR_PXPIR6_SHFT 6
#define HWIO_GPIO1_PIR_GPIO1_PIR_PXPIR6_MASK 0x00000040
#define HWIO_GPIO1_PIR_GPIO1_PIR_PXPIR7_SHFT 7
#define HWIO_GPIO1_PIR_GPIO1_PIR_PXPIR7_MASK 0x00000080
#define HWIO_GPIO1_PIR_GPIO1_PIR_PXPIR8_SHFT 8
#define HWIO_GPIO1_PIR_GPIO1_PIR_PXPIR8_MASK 0x00000100
#define HWIO_GPIO1_PIR_GPIO1_PIR_PXPIR9_SHFT 9
#define HWIO_GPIO1_PIR_GPIO1_PIR_PXPIR9_MASK 0x00000200
#define HWIO_GPIO1_PIR_GPIO1_PIR_PXPIR10_SHFT 10
#define HWIO_GPIO1_PIR_GPIO1_PIR_PXPIR10_MASK 0x00000400
#define HWIO_GPIO1_PIR_GPIO1_PIR_PXPIR11_SHFT 11
#define HWIO_GPIO1_PIR_GPIO1_PIR_PXPIR11_MASK 0x00000800
#define HWIO_GPIO1_PIR_GPIO1_PIR_PXPIR12_SHFT 12
#define HWIO_GPIO1_PIR_GPIO1_PIR_PXPIR12_MASK 0x00001000
#define HWIO_GPIO1_PIR_GPIO1_PIR_PXPIR13_SHFT 13
#define HWIO_GPIO1_PIR_GPIO1_PIR_PXPIR13_MASK 0x00002000
#define HWIO_GPIO1_PIR_GPIO1_PIR_PXPIR14_SHFT 14
#define HWIO_GPIO1_PIR_GPIO1_PIR_PXPIR14_MASK 0x00004000
#define HWIO_GPIO1_PIR_GPIO1_PIR_PXPIR15_SHFT 15
#define HWIO_GPIO1_PIR_GPIO1_PIR_PXPIR15_MASK 0x00008000


//--------

#define HWIO_GPIO1_POR_ADDR  0xF0010110  
#define HWIO_GPIO1_POR_GPIO1_POR_PXPOR0_SHFT 0
#define HWIO_GPIO1_POR_GPIO1_POR_PXPOR0_MASK 0x00000001
#define HWIO_GPIO1_POR_GPIO1_POR_PXPOR1_SHFT 1
#define HWIO_GPIO1_POR_GPIO1_POR_PXPOR1_MASK 0x00000002
#define HWIO_GPIO1_POR_GPIO1_POR_PXPOR2_SHFT 2
#define HWIO_GPIO1_POR_GPIO1_POR_PXPOR2_MASK 0x00000004
#define HWIO_GPIO1_POR_GPIO1_POR_PXPOR3_SHFT 3
#define HWIO_GPIO1_POR_GPIO1_POR_PXPOR3_MASK 0x00000008
#define HWIO_GPIO1_POR_GPIO1_POR_PXPOR4_SHFT 4
#define HWIO_GPIO1_POR_GPIO1_POR_PXPOR4_MASK 0x00000010
#define HWIO_GPIO1_POR_GPIO1_POR_PXPOR5_SHFT 5
#define HWIO_GPIO1_POR_GPIO1_POR_PXPOR5_MASK 0x00000020
#define HWIO_GPIO1_POR_GPIO1_POR_PXPOR6_SHFT 6
#define HWIO_GPIO1_POR_GPIO1_POR_PXPOR6_MASK 0x00000040
#define HWIO_GPIO1_POR_GPIO1_POR_PXPOR7_SHFT 7
#define HWIO_GPIO1_POR_GPIO1_POR_PXPOR7_MASK 0x00000080
#define HWIO_GPIO1_POR_GPIO1_POR_PXPOR8_SHFT 8
#define HWIO_GPIO1_POR_GPIO1_POR_PXPOR8_MASK 0x00000100
#define HWIO_GPIO1_POR_GPIO1_POR_PXPOR9_SHFT 9
#define HWIO_GPIO1_POR_GPIO1_POR_PXPOR9_MASK 0x00000200
#define HWIO_GPIO1_POR_GPIO1_POR_PXPOR10_SHFT 10
#define HWIO_GPIO1_POR_GPIO1_POR_PXPOR10_MASK 0x00000400
#define HWIO_GPIO1_POR_GPIO1_POR_PXPOR11_SHFT 11
#define HWIO_GPIO1_POR_GPIO1_POR_PXPOR11_MASK 0x00000800
#define HWIO_GPIO1_POR_GPIO1_POR_PXPOR12_SHFT 12
#define HWIO_GPIO1_POR_GPIO1_POR_PXPOR12_MASK 0x00001000
#define HWIO_GPIO1_POR_GPIO1_POR_PXPOR13_SHFT 13
#define HWIO_GPIO1_POR_GPIO1_POR_PXPOR13_MASK 0x00002000
#define HWIO_GPIO1_POR_GPIO1_POR_PXPOR14_SHFT 14
#define HWIO_GPIO1_POR_GPIO1_POR_PXPOR14_MASK 0x00004000
#define HWIO_GPIO1_POR_GPIO1_POR_PXPOR15_SHFT 15
#define HWIO_GPIO1_POR_GPIO1_POR_PXPOR15_MASK 0x00008000


//--------

#define HWIO_GPIO1_POSCR_ADDR  0xF0010114  
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PS0_SHFT 0
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PS0_MASK 0x00000001
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PS1_SHFT 1
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PS1_MASK 0x00000002
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PS2_SHFT 2
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PS2_MASK 0x00000004
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PS3_SHFT 3
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PS3_MASK 0x00000008
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PS4_SHFT 4
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PS4_MASK 0x00000010
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PS5_SHFT 5
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PS5_MASK 0x00000020
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PS6_SHFT 6
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PS6_MASK 0x00000040
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PS7_SHFT 7
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PS7_MASK 0x00000080
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PS8_SHFT 8
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PS8_MASK 0x00000100
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PS9_SHFT 9
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PS9_MASK 0x00000200
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PS10_SHFT 10
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PS10_MASK 0x00000400
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PS11_SHFT 11
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PS11_MASK 0x00000800
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PS12_SHFT 12
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PS12_MASK 0x00001000
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PS13_SHFT 13
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PS13_MASK 0x00002000
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PS14_SHFT 14
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PS14_MASK 0x00004000
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PS15_SHFT 15
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PS15_MASK 0x00008000
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PC0_SHFT 16
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PC0_MASK 0x00010000
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PC1_SHFT 17
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PC1_MASK 0x00020000
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PC2_SHFT 18
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PC2_MASK 0x00040000
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PC3_SHFT 19
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PC3_MASK 0x00080000
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PC4_SHFT 20
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PC4_MASK 0x00100000
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PC5_SHFT 21
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PC5_MASK 0x00200000
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PC6_SHFT 22
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PC6_MASK 0x00400000
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PC7_SHFT 23
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PC7_MASK 0x00800000
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PC8_SHFT 24
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PC8_MASK 0x01000000
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PC9_SHFT 25
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PC9_MASK 0x02000000
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PC10_SHFT 26
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PC10_MASK 0x04000000
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PC11_SHFT 27
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PC11_MASK 0x08000000
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PC12_SHFT 28
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PC12_MASK 0x10000000
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PC13_SHFT 29
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PC13_MASK 0x20000000
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PC14_SHFT 30
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PC14_MASK 0x40000000
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PC15_SHFT 31
#define HWIO_GPIO1_POSCR_GPIO1_POSCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO1_POSR_ADDR  0xF0010118  
#define HWIO_GPIO1_POSR_GPIO1_POSR_PS0_SHFT 0
#define HWIO_GPIO1_POSR_GPIO1_POSR_PS0_MASK 0x00000001
#define HWIO_GPIO1_POSR_GPIO1_POSR_PS1_SHFT 1
#define HWIO_GPIO1_POSR_GPIO1_POSR_PS1_MASK 0x00000002
#define HWIO_GPIO1_POSR_GPIO1_POSR_PS2_SHFT 2
#define HWIO_GPIO1_POSR_GPIO1_POSR_PS2_MASK 0x00000004
#define HWIO_GPIO1_POSR_GPIO1_POSR_PS3_SHFT 3
#define HWIO_GPIO1_POSR_GPIO1_POSR_PS3_MASK 0x00000008
#define HWIO_GPIO1_POSR_GPIO1_POSR_PS4_SHFT 4
#define HWIO_GPIO1_POSR_GPIO1_POSR_PS4_MASK 0x00000010
#define HWIO_GPIO1_POSR_GPIO1_POSR_PS5_SHFT 5
#define HWIO_GPIO1_POSR_GPIO1_POSR_PS5_MASK 0x00000020
#define HWIO_GPIO1_POSR_GPIO1_POSR_PS6_SHFT 6
#define HWIO_GPIO1_POSR_GPIO1_POSR_PS6_MASK 0x00000040
#define HWIO_GPIO1_POSR_GPIO1_POSR_PS7_SHFT 7
#define HWIO_GPIO1_POSR_GPIO1_POSR_PS7_MASK 0x00000080
#define HWIO_GPIO1_POSR_GPIO1_POSR_PS8_SHFT 8
#define HWIO_GPIO1_POSR_GPIO1_POSR_PS8_MASK 0x00000100
#define HWIO_GPIO1_POSR_GPIO1_POSR_PS9_SHFT 9
#define HWIO_GPIO1_POSR_GPIO1_POSR_PS9_MASK 0x00000200
#define HWIO_GPIO1_POSR_GPIO1_POSR_PS10_SHFT 10
#define HWIO_GPIO1_POSR_GPIO1_POSR_PS10_MASK 0x00000400
#define HWIO_GPIO1_POSR_GPIO1_POSR_PS11_SHFT 11
#define HWIO_GPIO1_POSR_GPIO1_POSR_PS11_MASK 0x00000800
#define HWIO_GPIO1_POSR_GPIO1_POSR_PS12_SHFT 12
#define HWIO_GPIO1_POSR_GPIO1_POSR_PS12_MASK 0x00001000
#define HWIO_GPIO1_POSR_GPIO1_POSR_PS13_SHFT 13
#define HWIO_GPIO1_POSR_GPIO1_POSR_PS13_MASK 0x00002000
#define HWIO_GPIO1_POSR_GPIO1_POSR_PS14_SHFT 14
#define HWIO_GPIO1_POSR_GPIO1_POSR_PS14_MASK 0x00004000
#define HWIO_GPIO1_POSR_GPIO1_POSR_PS15_SHFT 15
#define HWIO_GPIO1_POSR_GPIO1_POSR_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO1_POSR0_ADDR  0xF001011C  
#define HWIO_GPIO1_POSR0_GPIO1_POSR0_PS0_SHFT 0
#define HWIO_GPIO1_POSR0_GPIO1_POSR0_PS0_MASK 0x00000001
#define HWIO_GPIO1_POSR0_GPIO1_POSR0_PS1_SHFT 1
#define HWIO_GPIO1_POSR0_GPIO1_POSR0_PS1_MASK 0x00000002
#define HWIO_GPIO1_POSR0_GPIO1_POSR0_PS2_SHFT 2
#define HWIO_GPIO1_POSR0_GPIO1_POSR0_PS2_MASK 0x00000004
#define HWIO_GPIO1_POSR0_GPIO1_POSR0_PS3_SHFT 3
#define HWIO_GPIO1_POSR0_GPIO1_POSR0_PS3_MASK 0x00000008


//--------

#define HWIO_GPIO1_POSR4_ADDR  0xF0010120  
#define HWIO_GPIO1_POSR4_GPIO1_POSR4_PS4_SHFT 4
#define HWIO_GPIO1_POSR4_GPIO1_POSR4_PS4_MASK 0x00000010
#define HWIO_GPIO1_POSR4_GPIO1_POSR4_PS5_SHFT 5
#define HWIO_GPIO1_POSR4_GPIO1_POSR4_PS5_MASK 0x00000020
#define HWIO_GPIO1_POSR4_GPIO1_POSR4_PS6_SHFT 6
#define HWIO_GPIO1_POSR4_GPIO1_POSR4_PS6_MASK 0x00000040
#define HWIO_GPIO1_POSR4_GPIO1_POSR4_PS7_SHFT 7
#define HWIO_GPIO1_POSR4_GPIO1_POSR4_PS7_MASK 0x00000080


//--------

#define HWIO_GPIO1_POSR8_ADDR  0xF0010124  
#define HWIO_GPIO1_POSR8_GPIO1_POSR8_PS8_SHFT 8
#define HWIO_GPIO1_POSR8_GPIO1_POSR8_PS8_MASK 0x00000100
#define HWIO_GPIO1_POSR8_GPIO1_POSR8_PS9_SHFT 9
#define HWIO_GPIO1_POSR8_GPIO1_POSR8_PS9_MASK 0x00000200
#define HWIO_GPIO1_POSR8_GPIO1_POSR8_PS10_SHFT 10
#define HWIO_GPIO1_POSR8_GPIO1_POSR8_PS10_MASK 0x00000400
#define HWIO_GPIO1_POSR8_GPIO1_POSR8_PS11_SHFT 11
#define HWIO_GPIO1_POSR8_GPIO1_POSR8_PS11_MASK 0x00000800


//--------

#define HWIO_GPIO1_POSR12_ADDR  0xF0010128  
#define HWIO_GPIO1_POSR12_GPIO1_POSR12_PS12_SHFT 12
#define HWIO_GPIO1_POSR12_GPIO1_POSR12_PS12_MASK 0x00001000
#define HWIO_GPIO1_POSR12_GPIO1_POSR12_PS13_SHFT 13
#define HWIO_GPIO1_POSR12_GPIO1_POSR12_PS13_MASK 0x00002000
#define HWIO_GPIO1_POSR12_GPIO1_POSR12_PS14_SHFT 14
#define HWIO_GPIO1_POSR12_GPIO1_POSR12_PS14_MASK 0x00004000
#define HWIO_GPIO1_POSR12_GPIO1_POSR12_PS15_SHFT 15
#define HWIO_GPIO1_POSR12_GPIO1_POSR12_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO1_POCR_ADDR  0xF001012C  
#define HWIO_GPIO1_POCR_GPIO1_POCR_PC0_SHFT 16
#define HWIO_GPIO1_POCR_GPIO1_POCR_PC0_MASK 0x00010000
#define HWIO_GPIO1_POCR_GPIO1_POCR_PC1_SHFT 17
#define HWIO_GPIO1_POCR_GPIO1_POCR_PC1_MASK 0x00020000
#define HWIO_GPIO1_POCR_GPIO1_POCR_PC2_SHFT 18
#define HWIO_GPIO1_POCR_GPIO1_POCR_PC2_MASK 0x00040000
#define HWIO_GPIO1_POCR_GPIO1_POCR_PC3_SHFT 19
#define HWIO_GPIO1_POCR_GPIO1_POCR_PC3_MASK 0x00080000
#define HWIO_GPIO1_POCR_GPIO1_POCR_PC4_SHFT 20
#define HWIO_GPIO1_POCR_GPIO1_POCR_PC4_MASK 0x00100000
#define HWIO_GPIO1_POCR_GPIO1_POCR_PC5_SHFT 21
#define HWIO_GPIO1_POCR_GPIO1_POCR_PC5_MASK 0x00200000
#define HWIO_GPIO1_POCR_GPIO1_POCR_PC6_SHFT 22
#define HWIO_GPIO1_POCR_GPIO1_POCR_PC6_MASK 0x00400000
#define HWIO_GPIO1_POCR_GPIO1_POCR_PC7_SHFT 23
#define HWIO_GPIO1_POCR_GPIO1_POCR_PC7_MASK 0x00800000
#define HWIO_GPIO1_POCR_GPIO1_POCR_PC8_SHFT 24
#define HWIO_GPIO1_POCR_GPIO1_POCR_PC8_MASK 0x01000000
#define HWIO_GPIO1_POCR_GPIO1_POCR_PC9_SHFT 25
#define HWIO_GPIO1_POCR_GPIO1_POCR_PC9_MASK 0x02000000
#define HWIO_GPIO1_POCR_GPIO1_POCR_PC10_SHFT 26
#define HWIO_GPIO1_POCR_GPIO1_POCR_PC10_MASK 0x04000000
#define HWIO_GPIO1_POCR_GPIO1_POCR_PC11_SHFT 27
#define HWIO_GPIO1_POCR_GPIO1_POCR_PC11_MASK 0x08000000
#define HWIO_GPIO1_POCR_GPIO1_POCR_PC12_SHFT 28
#define HWIO_GPIO1_POCR_GPIO1_POCR_PC12_MASK 0x10000000
#define HWIO_GPIO1_POCR_GPIO1_POCR_PC13_SHFT 29
#define HWIO_GPIO1_POCR_GPIO1_POCR_PC13_MASK 0x20000000
#define HWIO_GPIO1_POCR_GPIO1_POCR_PC14_SHFT 30
#define HWIO_GPIO1_POCR_GPIO1_POCR_PC14_MASK 0x40000000
#define HWIO_GPIO1_POCR_GPIO1_POCR_PC15_SHFT 31
#define HWIO_GPIO1_POCR_GPIO1_POCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO1_POCR0_ADDR  0xF0010130  
#define HWIO_GPIO1_POCR0_GPIO1_POCR0_PC0_SHFT 16
#define HWIO_GPIO1_POCR0_GPIO1_POCR0_PC0_MASK 0x00010000
#define HWIO_GPIO1_POCR0_GPIO1_POCR0_PC1_SHFT 17
#define HWIO_GPIO1_POCR0_GPIO1_POCR0_PC1_MASK 0x00020000
#define HWIO_GPIO1_POCR0_GPIO1_POCR0_PC2_SHFT 18
#define HWIO_GPIO1_POCR0_GPIO1_POCR0_PC2_MASK 0x00040000
#define HWIO_GPIO1_POCR0_GPIO1_POCR0_PC3_SHFT 19
#define HWIO_GPIO1_POCR0_GPIO1_POCR0_PC3_MASK 0x00080000


//--------

#define HWIO_GPIO1_POCR4_ADDR  0xF0010134  
#define HWIO_GPIO1_POCR4_GPIO1_POCR4_PC4_SHFT 20
#define HWIO_GPIO1_POCR4_GPIO1_POCR4_PC4_MASK 0x00100000
#define HWIO_GPIO1_POCR4_GPIO1_POCR4_PC5_SHFT 21
#define HWIO_GPIO1_POCR4_GPIO1_POCR4_PC5_MASK 0x00200000
#define HWIO_GPIO1_POCR4_GPIO1_POCR4_PC6_SHFT 22
#define HWIO_GPIO1_POCR4_GPIO1_POCR4_PC6_MASK 0x00400000
#define HWIO_GPIO1_POCR4_GPIO1_POCR4_PC7_SHFT 23
#define HWIO_GPIO1_POCR4_GPIO1_POCR4_PC7_MASK 0x00800000


//--------

#define HWIO_GPIO1_POCR8_ADDR  0xF0010138  
#define HWIO_GPIO1_POCR8_GPIO1_POCR8_PC8_SHFT 24
#define HWIO_GPIO1_POCR8_GPIO1_POCR8_PC8_MASK 0x01000000
#define HWIO_GPIO1_POCR8_GPIO1_POCR8_PC9_SHFT 25
#define HWIO_GPIO1_POCR8_GPIO1_POCR8_PC9_MASK 0x02000000
#define HWIO_GPIO1_POCR8_GPIO1_POCR8_PC10_SHFT 26
#define HWIO_GPIO1_POCR8_GPIO1_POCR8_PC10_MASK 0x04000000
#define HWIO_GPIO1_POCR8_GPIO1_POCR8_PC11_SHFT 27
#define HWIO_GPIO1_POCR8_GPIO1_POCR8_PC11_MASK 0x08000000


//--------

#define HWIO_GPIO1_POCR12_ADDR  0xF001013C  
#define HWIO_GPIO1_POCR12_GPIO1_POCR12_PC12_SHFT 28
#define HWIO_GPIO1_POCR12_GPIO1_POCR12_PC12_MASK 0x10000000
#define HWIO_GPIO1_POCR12_GPIO1_POCR12_PC13_SHFT 29
#define HWIO_GPIO1_POCR12_GPIO1_POCR12_PC13_MASK 0x20000000
#define HWIO_GPIO1_POCR12_GPIO1_POCR12_PC14_SHFT 30
#define HWIO_GPIO1_POCR12_GPIO1_POCR12_PC14_MASK 0x40000000
#define HWIO_GPIO1_POCR12_GPIO1_POCR12_PC15_SHFT 31
#define HWIO_GPIO1_POCR12_GPIO1_POCR12_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO1_PUDEN_ADDR  0xF0010140  
#define HWIO_GPIO1_PUDEN_GPIO1_PUDEN_PXPUDEN0_SHFT 0
#define HWIO_GPIO1_PUDEN_GPIO1_PUDEN_PXPUDEN0_MASK 0x00000003
#define HWIO_GPIO1_PUDEN_GPIO1_PUDEN_PXPUDEN1_SHFT 2
#define HWIO_GPIO1_PUDEN_GPIO1_PUDEN_PXPUDEN1_MASK 0x0000000c
#define HWIO_GPIO1_PUDEN_GPIO1_PUDEN_PXPUDEN2_SHFT 4
#define HWIO_GPIO1_PUDEN_GPIO1_PUDEN_PXPUDEN2_MASK 0x00000030
#define HWIO_GPIO1_PUDEN_GPIO1_PUDEN_PXPUDEN3_SHFT 6
#define HWIO_GPIO1_PUDEN_GPIO1_PUDEN_PXPUDEN3_MASK 0x000000c0
#define HWIO_GPIO1_PUDEN_GPIO1_PUDEN_PXPUDEN4_SHFT 8
#define HWIO_GPIO1_PUDEN_GPIO1_PUDEN_PXPUDEN4_MASK 0x00000300
#define HWIO_GPIO1_PUDEN_GPIO1_PUDEN_PXPUDEN5_SHFT 10
#define HWIO_GPIO1_PUDEN_GPIO1_PUDEN_PXPUDEN5_MASK 0x00000c00
#define HWIO_GPIO1_PUDEN_GPIO1_PUDEN_PXPUDEN6_SHFT 12
#define HWIO_GPIO1_PUDEN_GPIO1_PUDEN_PXPUDEN6_MASK 0x00003000
#define HWIO_GPIO1_PUDEN_GPIO1_PUDEN_PXPUDEN7_SHFT 14
#define HWIO_GPIO1_PUDEN_GPIO1_PUDEN_PXPUDEN7_MASK 0x0000c000
#define HWIO_GPIO1_PUDEN_GPIO1_PUDEN_PXPUDEN8_SHFT 16
#define HWIO_GPIO1_PUDEN_GPIO1_PUDEN_PXPUDEN8_MASK 0x00030000
#define HWIO_GPIO1_PUDEN_GPIO1_PUDEN_PXPUDEN9_SHFT 18
#define HWIO_GPIO1_PUDEN_GPIO1_PUDEN_PXPUDEN9_MASK 0x000c0000
#define HWIO_GPIO1_PUDEN_GPIO1_PUDEN_PXPUDEN10_SHFT 20
#define HWIO_GPIO1_PUDEN_GPIO1_PUDEN_PXPUDEN10_MASK 0x00300000
#define HWIO_GPIO1_PUDEN_GPIO1_PUDEN_PXPUDEN11_SHFT 22
#define HWIO_GPIO1_PUDEN_GPIO1_PUDEN_PXPUDEN11_MASK 0x00c00000
#define HWIO_GPIO1_PUDEN_GPIO1_PUDEN_PXPUDEN12_SHFT 24
#define HWIO_GPIO1_PUDEN_GPIO1_PUDEN_PXPUDEN12_MASK 0x03000000
#define HWIO_GPIO1_PUDEN_GPIO1_PUDEN_PXPUDEN13_SHFT 26
#define HWIO_GPIO1_PUDEN_GPIO1_PUDEN_PXPUDEN13_MASK 0x0c000000
#define HWIO_GPIO1_PUDEN_GPIO1_PUDEN_PXPUDEN14_SHFT 28
#define HWIO_GPIO1_PUDEN_GPIO1_PUDEN_PXPUDEN14_MASK 0x30000000
#define HWIO_GPIO1_PUDEN_GPIO1_PUDEN_PXPUDEN15_SHFT 30
#define HWIO_GPIO1_PUDEN_GPIO1_PUDEN_PXPUDEN15_MASK 0xc0000000


//--------

#define HWIO_GPIO1_PODR_ADDR  0xF0010144  
#define HWIO_GPIO1_PODR_GPIO1_PODR_PXPODR0_SHFT 0
#define HWIO_GPIO1_PODR_GPIO1_PODR_PXPODR0_MASK 0x00000003
#define HWIO_GPIO1_PODR_GPIO1_PODR_PXPODR1_SHFT 2
#define HWIO_GPIO1_PODR_GPIO1_PODR_PXPODR1_MASK 0x0000000c
#define HWIO_GPIO1_PODR_GPIO1_PODR_PXPODR2_SHFT 4
#define HWIO_GPIO1_PODR_GPIO1_PODR_PXPODR2_MASK 0x00000030
#define HWIO_GPIO1_PODR_GPIO1_PODR_PXPODR3_SHFT 6
#define HWIO_GPIO1_PODR_GPIO1_PODR_PXPODR3_MASK 0x000000c0
#define HWIO_GPIO1_PODR_GPIO1_PODR_PXPODR4_SHFT 8
#define HWIO_GPIO1_PODR_GPIO1_PODR_PXPODR4_MASK 0x00000300
#define HWIO_GPIO1_PODR_GPIO1_PODR_PXPODR5_SHFT 10
#define HWIO_GPIO1_PODR_GPIO1_PODR_PXPODR5_MASK 0x00000c00
#define HWIO_GPIO1_PODR_GPIO1_PODR_PXPODR6_SHFT 12
#define HWIO_GPIO1_PODR_GPIO1_PODR_PXPODR6_MASK 0x00003000
#define HWIO_GPIO1_PODR_GPIO1_PODR_PXPODR7_SHFT 14
#define HWIO_GPIO1_PODR_GPIO1_PODR_PXPODR7_MASK 0x0000c000
#define HWIO_GPIO1_PODR_GPIO1_PODR_PXPODR8_SHFT 16
#define HWIO_GPIO1_PODR_GPIO1_PODR_PXPODR8_MASK 0x00030000
#define HWIO_GPIO1_PODR_GPIO1_PODR_PXPODR9_SHFT 18
#define HWIO_GPIO1_PODR_GPIO1_PODR_PXPODR9_MASK 0x000c0000
#define HWIO_GPIO1_PODR_GPIO1_PODR_PXPODR10_SHFT 20
#define HWIO_GPIO1_PODR_GPIO1_PODR_PXPODR10_MASK 0x00300000
#define HWIO_GPIO1_PODR_GPIO1_PODR_PXPODR11_SHFT 22
#define HWIO_GPIO1_PODR_GPIO1_PODR_PXPODR11_MASK 0x00c00000
#define HWIO_GPIO1_PODR_GPIO1_PODR_PXPODR12_SHFT 24
#define HWIO_GPIO1_PODR_GPIO1_PODR_PXPODR12_MASK 0x03000000
#define HWIO_GPIO1_PODR_GPIO1_PODR_PXPODR13_SHFT 26
#define HWIO_GPIO1_PODR_GPIO1_PODR_PXPODR13_MASK 0x0c000000
#define HWIO_GPIO1_PODR_GPIO1_PODR_PXPODR14_SHFT 28
#define HWIO_GPIO1_PODR_GPIO1_PODR_PXPODR14_MASK 0x30000000
#define HWIO_GPIO1_PODR_GPIO1_PODR_PXPODR15_SHFT 30
#define HWIO_GPIO1_PODR_GPIO1_PODR_PXPODR15_MASK 0xc0000000


//--------

#define HWIO_GPIO1_PMOD_ADDR  0xF0010148  
#define HWIO_GPIO1_PMOD_GPIO1_PMOD_PXMOD0_SHFT 0
#define HWIO_GPIO1_PMOD_GPIO1_PMOD_PXMOD0_MASK 0x00000003
#define HWIO_GPIO1_PMOD_GPIO1_PMOD_PXMOD1_SHFT 2
#define HWIO_GPIO1_PMOD_GPIO1_PMOD_PXMOD1_MASK 0x0000000c
#define HWIO_GPIO1_PMOD_GPIO1_PMOD_PXMOD2_SHFT 4
#define HWIO_GPIO1_PMOD_GPIO1_PMOD_PXMOD2_MASK 0x00000030
#define HWIO_GPIO1_PMOD_GPIO1_PMOD_PXMOD3_SHFT 6
#define HWIO_GPIO1_PMOD_GPIO1_PMOD_PXMOD3_MASK 0x000000c0
#define HWIO_GPIO1_PMOD_GPIO1_PMOD_PXMOD4_SHFT 8
#define HWIO_GPIO1_PMOD_GPIO1_PMOD_PXMOD4_MASK 0x00000300
#define HWIO_GPIO1_PMOD_GPIO1_PMOD_PXMOD5_SHFT 10
#define HWIO_GPIO1_PMOD_GPIO1_PMOD_PXMOD5_MASK 0x00000c00
#define HWIO_GPIO1_PMOD_GPIO1_PMOD_PXMOD6_SHFT 12
#define HWIO_GPIO1_PMOD_GPIO1_PMOD_PXMOD6_MASK 0x00003000
#define HWIO_GPIO1_PMOD_GPIO1_PMOD_PXMOD7_SHFT 14
#define HWIO_GPIO1_PMOD_GPIO1_PMOD_PXMOD7_MASK 0x0000c000
#define HWIO_GPIO1_PMOD_GPIO1_PMOD_PXMOD8_SHFT 16
#define HWIO_GPIO1_PMOD_GPIO1_PMOD_PXMOD8_MASK 0x00030000
#define HWIO_GPIO1_PMOD_GPIO1_PMOD_PXMOD9_SHFT 18
#define HWIO_GPIO1_PMOD_GPIO1_PMOD_PXMOD9_MASK 0x000c0000
#define HWIO_GPIO1_PMOD_GPIO1_PMOD_PXMOD10_SHFT 20
#define HWIO_GPIO1_PMOD_GPIO1_PMOD_PXMOD10_MASK 0x00300000
#define HWIO_GPIO1_PMOD_GPIO1_PMOD_PXMOD11_SHFT 22
#define HWIO_GPIO1_PMOD_GPIO1_PMOD_PXMOD11_MASK 0x00c00000
#define HWIO_GPIO1_PMOD_GPIO1_PMOD_PXMOD12_SHFT 24
#define HWIO_GPIO1_PMOD_GPIO1_PMOD_PXMOD12_MASK 0x03000000
#define HWIO_GPIO1_PMOD_GPIO1_PMOD_PXMOD13_SHFT 26
#define HWIO_GPIO1_PMOD_GPIO1_PMOD_PXMOD13_MASK 0x0c000000
#define HWIO_GPIO1_PMOD_GPIO1_PMOD_PXMOD14_SHFT 28
#define HWIO_GPIO1_PMOD_GPIO1_PMOD_PXMOD14_MASK 0x30000000
#define HWIO_GPIO1_PMOD_GPIO1_PMOD_PXMOD15_SHFT 30
#define HWIO_GPIO1_PMOD_GPIO1_PMOD_PXMOD15_MASK 0xc0000000


//--------

#define HWIO_GPIO1_PEROUT0_ADDR  0xF001014C  
#define HWIO_GPIO1_PEROUT0_GPIO1_PEROUT0_OUTSEL0_SHFT 0
#define HWIO_GPIO1_PEROUT0_GPIO1_PEROUT0_OUTSEL0_MASK 0x0000000f
#define HWIO_GPIO1_PEROUT0_GPIO1_PEROUT0_OUTSEL1_SHFT 4
#define HWIO_GPIO1_PEROUT0_GPIO1_PEROUT0_OUTSEL1_MASK 0x000000f0
#define HWIO_GPIO1_PEROUT0_GPIO1_PEROUT0_OUTSEL2_SHFT 8
#define HWIO_GPIO1_PEROUT0_GPIO1_PEROUT0_OUTSEL2_MASK 0x00000f00
#define HWIO_GPIO1_PEROUT0_GPIO1_PEROUT0_OUTSEL3_SHFT 12
#define HWIO_GPIO1_PEROUT0_GPIO1_PEROUT0_OUTSEL3_MASK 0x0000f000
#define HWIO_GPIO1_PEROUT0_GPIO1_PEROUT0_OUTSEL4_SHFT 16
#define HWIO_GPIO1_PEROUT0_GPIO1_PEROUT0_OUTSEL4_MASK 0x000f0000
#define HWIO_GPIO1_PEROUT0_GPIO1_PEROUT0_OUTSEL5_SHFT 20
#define HWIO_GPIO1_PEROUT0_GPIO1_PEROUT0_OUTSEL5_MASK 0x00f00000
#define HWIO_GPIO1_PEROUT0_GPIO1_PEROUT0_OUTSEL6_SHFT 24
#define HWIO_GPIO1_PEROUT0_GPIO1_PEROUT0_OUTSEL6_MASK 0x0f000000
#define HWIO_GPIO1_PEROUT0_GPIO1_PEROUT0_OUTSEL7_SHFT 28
#define HWIO_GPIO1_PEROUT0_GPIO1_PEROUT0_OUTSEL7_MASK 0xf0000000


//--------

#define HWIO_GPIO1_PEROUT1_ADDR  0xF0010150  
#define HWIO_GPIO1_PEROUT1_GPIO1_PEROUT1_OUTSEL8_SHFT 0
#define HWIO_GPIO1_PEROUT1_GPIO1_PEROUT1_OUTSEL8_MASK 0x0000000f
#define HWIO_GPIO1_PEROUT1_GPIO1_PEROUT1_OUTSEL9_SHFT 4
#define HWIO_GPIO1_PEROUT1_GPIO1_PEROUT1_OUTSEL9_MASK 0x000000f0
#define HWIO_GPIO1_PEROUT1_GPIO1_PEROUT1_OUTSEL10_SHFT 8
#define HWIO_GPIO1_PEROUT1_GPIO1_PEROUT1_OUTSEL10_MASK 0x00000f00
#define HWIO_GPIO1_PEROUT1_GPIO1_PEROUT1_OUTSEL11_SHFT 12
#define HWIO_GPIO1_PEROUT1_GPIO1_PEROUT1_OUTSEL11_MASK 0x0000f000
#define HWIO_GPIO1_PEROUT1_GPIO1_PEROUT1_OUTSEL12_SHFT 16
#define HWIO_GPIO1_PEROUT1_GPIO1_PEROUT1_OUTSEL12_MASK 0x000f0000
#define HWIO_GPIO1_PEROUT1_GPIO1_PEROUT1_OUTSEL13_SHFT 20
#define HWIO_GPIO1_PEROUT1_GPIO1_PEROUT1_OUTSEL13_MASK 0x00f00000
#define HWIO_GPIO1_PEROUT1_GPIO1_PEROUT1_OUTSEL14_SHFT 24
#define HWIO_GPIO1_PEROUT1_GPIO1_PEROUT1_OUTSEL14_MASK 0x0f000000
#define HWIO_GPIO1_PEROUT1_GPIO1_PEROUT1_OUTSEL15_SHFT 28
#define HWIO_GPIO1_PEROUT1_GPIO1_PEROUT1_OUTSEL15_MASK 0xf0000000


//--------

#define HWIO_GPIO1_PDR0_ADDR  0xF0010154  
#define HWIO_GPIO1_PDR0_GPIO1_PDR0_PXPD0_SHFT 0
#define HWIO_GPIO1_PDR0_GPIO1_PDR0_PXPD0_MASK 0x00000003
#define HWIO_GPIO1_PDR0_GPIO1_PDR0_PXPD1_SHFT 4
#define HWIO_GPIO1_PDR0_GPIO1_PDR0_PXPD1_MASK 0x00000030
#define HWIO_GPIO1_PDR0_GPIO1_PDR0_PXPD2_SHFT 8
#define HWIO_GPIO1_PDR0_GPIO1_PDR0_PXPD2_MASK 0x00000300
#define HWIO_GPIO1_PDR0_GPIO1_PDR0_PXPD3_SHFT 12
#define HWIO_GPIO1_PDR0_GPIO1_PDR0_PXPD3_MASK 0x00003000
#define HWIO_GPIO1_PDR0_GPIO1_PDR0_PXPD4_SHFT 16
#define HWIO_GPIO1_PDR0_GPIO1_PDR0_PXPD4_MASK 0x00030000
#define HWIO_GPIO1_PDR0_GPIO1_PDR0_PXPD5_SHFT 20
#define HWIO_GPIO1_PDR0_GPIO1_PDR0_PXPD5_MASK 0x00300000
#define HWIO_GPIO1_PDR0_GPIO1_PDR0_PXPD6_SHFT 24
#define HWIO_GPIO1_PDR0_GPIO1_PDR0_PXPD6_MASK 0x03000000
#define HWIO_GPIO1_PDR0_GPIO1_PDR0_PXPD7_SHFT 28
#define HWIO_GPIO1_PDR0_GPIO1_PDR0_PXPD7_MASK 0x30000000


//--------

#define HWIO_GPIO1_PDR1_ADDR  0xF0010158  
#define HWIO_GPIO1_PDR1_GPIO1_PDR1_PXPD8_SHFT 0
#define HWIO_GPIO1_PDR1_GPIO1_PDR1_PXPD8_MASK 0x00000003
#define HWIO_GPIO1_PDR1_GPIO1_PDR1_PXPD9_SHFT 4
#define HWIO_GPIO1_PDR1_GPIO1_PDR1_PXPD9_MASK 0x00000030
#define HWIO_GPIO1_PDR1_GPIO1_PDR1_PXPD10_SHFT 8
#define HWIO_GPIO1_PDR1_GPIO1_PDR1_PXPD10_MASK 0x00000300
#define HWIO_GPIO1_PDR1_GPIO1_PDR1_PXPD11_SHFT 12
#define HWIO_GPIO1_PDR1_GPIO1_PDR1_PXPD11_MASK 0x00003000
#define HWIO_GPIO1_PDR1_GPIO1_PDR1_PXPD12_SHFT 16
#define HWIO_GPIO1_PDR1_GPIO1_PDR1_PXPD12_MASK 0x00030000
#define HWIO_GPIO1_PDR1_GPIO1_PDR1_PXPD13_SHFT 20
#define HWIO_GPIO1_PDR1_GPIO1_PDR1_PXPD13_MASK 0x00300000
#define HWIO_GPIO1_PDR1_GPIO1_PDR1_PXPD14_SHFT 24
#define HWIO_GPIO1_PDR1_GPIO1_PDR1_PXPD14_MASK 0x03000000
#define HWIO_GPIO1_PDR1_GPIO1_PDR1_PXPD15_SHFT 28
#define HWIO_GPIO1_PDR1_GPIO1_PDR1_PXPD15_MASK 0x30000000


//--------

#define HWIO_GPIO1_SDE_ADDR  0xF001015C  
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEN0_SHFT 0
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEN0_MASK 0x00000001
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEN1_SHFT 1
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEN1_MASK 0x00000002
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEN2_SHFT 2
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEN2_MASK 0x00000004
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEN3_SHFT 3
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEN3_MASK 0x00000008
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEN4_SHFT 4
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEN4_MASK 0x00000010
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEN5_SHFT 5
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEN5_MASK 0x00000020
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEN6_SHFT 6
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEN6_MASK 0x00000040
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEN7_SHFT 7
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEN7_MASK 0x00000080
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEN8_SHFT 8
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEN8_MASK 0x00000100
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEN9_SHFT 9
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEN9_MASK 0x00000200
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEN10_SHFT 10
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEN10_MASK 0x00000400
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEN11_SHFT 11
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEN11_MASK 0x00000800
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEN12_SHFT 12
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEN12_MASK 0x00001000
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEN13_SHFT 13
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEN13_MASK 0x00002000
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEN14_SHFT 14
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEN14_MASK 0x00004000
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEN15_SHFT 15
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEN15_MASK 0x00008000
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEF0_SHFT 16
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEF0_MASK 0x00010000
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEF1_SHFT 17
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEF1_MASK 0x00020000
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEF2_SHFT 18
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEF2_MASK 0x00040000
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEF3_SHFT 19
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEF3_MASK 0x00080000
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEF4_SHFT 20
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEF4_MASK 0x00100000
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEF5_SHFT 21
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEF5_MASK 0x00200000
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEF6_SHFT 22
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEF6_MASK 0x00400000
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEF7_SHFT 23
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEF7_MASK 0x00800000
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEF8_SHFT 24
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEF8_MASK 0x01000000
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEF9_SHFT 25
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEF9_MASK 0x02000000
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEF10_SHFT 26
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEF10_MASK 0x04000000
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEF11_SHFT 27
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEF11_MASK 0x08000000
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEF12_SHFT 28
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEF12_MASK 0x10000000
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEF13_SHFT 29
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEF13_MASK 0x20000000
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEF14_SHFT 30
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEF14_MASK 0x40000000
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEF15_SHFT 31
#define HWIO_GPIO1_SDE_GPIO1_SDE_SDEF15_MASK 0x80000000


//--------

#define HWIO_GPIO1_SDCTL_ADDR  0xF0010160  
#define HWIO_GPIO1_SDCTL_GPIO1_SDCTL_SWTRIG_SHFT 0
#define HWIO_GPIO1_SDCTL_GPIO1_SDCTL_SWTRIG_MASK 0x00000001
#define HWIO_GPIO1_SDCTL_GPIO1_SDCTL_LINKEN_SHFT 1
#define HWIO_GPIO1_SDCTL_GPIO1_SDCTL_LINKEN_MASK 0x00000002
#define HWIO_GPIO1_SDCTL_GPIO1_SDCTL_PSDEF_SHFT 2
#define HWIO_GPIO1_SDCTL_GPIO1_SDCTL_PSDEF_MASK 0x00000004


//--------

#define HWIO_GPIO1_ESR_ADDR  0xF0010164  
#define HWIO_GPIO1_ESR_GPIO1_ESR_EN0_SHFT 0
#define HWIO_GPIO1_ESR_GPIO1_ESR_EN0_MASK 0x00000001
#define HWIO_GPIO1_ESR_GPIO1_ESR_EN1_SHFT 1
#define HWIO_GPIO1_ESR_GPIO1_ESR_EN1_MASK 0x00000002
#define HWIO_GPIO1_ESR_GPIO1_ESR_EN2_SHFT 2
#define HWIO_GPIO1_ESR_GPIO1_ESR_EN2_MASK 0x00000004
#define HWIO_GPIO1_ESR_GPIO1_ESR_EN3_SHFT 3
#define HWIO_GPIO1_ESR_GPIO1_ESR_EN3_MASK 0x00000008
#define HWIO_GPIO1_ESR_GPIO1_ESR_EN4_SHFT 4
#define HWIO_GPIO1_ESR_GPIO1_ESR_EN4_MASK 0x00000010
#define HWIO_GPIO1_ESR_GPIO1_ESR_EN5_SHFT 5
#define HWIO_GPIO1_ESR_GPIO1_ESR_EN5_MASK 0x00000020
#define HWIO_GPIO1_ESR_GPIO1_ESR_EN6_SHFT 6
#define HWIO_GPIO1_ESR_GPIO1_ESR_EN6_MASK 0x00000040
#define HWIO_GPIO1_ESR_GPIO1_ESR_EN7_SHFT 7
#define HWIO_GPIO1_ESR_GPIO1_ESR_EN7_MASK 0x00000080
#define HWIO_GPIO1_ESR_GPIO1_ESR_EN8_SHFT 8
#define HWIO_GPIO1_ESR_GPIO1_ESR_EN8_MASK 0x00000100
#define HWIO_GPIO1_ESR_GPIO1_ESR_EN9_SHFT 9
#define HWIO_GPIO1_ESR_GPIO1_ESR_EN9_MASK 0x00000200
#define HWIO_GPIO1_ESR_GPIO1_ESR_EN10_SHFT 10
#define HWIO_GPIO1_ESR_GPIO1_ESR_EN10_MASK 0x00000400
#define HWIO_GPIO1_ESR_GPIO1_ESR_EN11_SHFT 11
#define HWIO_GPIO1_ESR_GPIO1_ESR_EN11_MASK 0x00000800
#define HWIO_GPIO1_ESR_GPIO1_ESR_EN12_SHFT 12
#define HWIO_GPIO1_ESR_GPIO1_ESR_EN12_MASK 0x00001000
#define HWIO_GPIO1_ESR_GPIO1_ESR_EN13_SHFT 13
#define HWIO_GPIO1_ESR_GPIO1_ESR_EN13_MASK 0x00002000
#define HWIO_GPIO1_ESR_GPIO1_ESR_EN14_SHFT 14
#define HWIO_GPIO1_ESR_GPIO1_ESR_EN14_MASK 0x00004000
#define HWIO_GPIO1_ESR_GPIO1_ESR_EN15_SHFT 15
#define HWIO_GPIO1_ESR_GPIO1_ESR_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO1_LOCK_ADDR  0xF0010168  
#define HWIO_GPIO1_LOCK_GPIO1_LOCK_P0LCK_SHFT 0
#define HWIO_GPIO1_LOCK_GPIO1_LOCK_P0LCK_MASK 0x00000001
#define HWIO_GPIO1_LOCK_GPIO1_LOCK_P1LCK_SHFT 1
#define HWIO_GPIO1_LOCK_GPIO1_LOCK_P1LCK_MASK 0x00000002
#define HWIO_GPIO1_LOCK_GPIO1_LOCK_P2LCK_SHFT 2
#define HWIO_GPIO1_LOCK_GPIO1_LOCK_P2LCK_MASK 0x00000004
#define HWIO_GPIO1_LOCK_GPIO1_LOCK_P3LCK_SHFT 3
#define HWIO_GPIO1_LOCK_GPIO1_LOCK_P3LCK_MASK 0x00000008
#define HWIO_GPIO1_LOCK_GPIO1_LOCK_P4LCK_SHFT 4
#define HWIO_GPIO1_LOCK_GPIO1_LOCK_P4LCK_MASK 0x00000010
#define HWIO_GPIO1_LOCK_GPIO1_LOCK_P5LCK_SHFT 5
#define HWIO_GPIO1_LOCK_GPIO1_LOCK_P5LCK_MASK 0x00000020
#define HWIO_GPIO1_LOCK_GPIO1_LOCK_P6LCK_SHFT 6
#define HWIO_GPIO1_LOCK_GPIO1_LOCK_P6LCK_MASK 0x00000040
#define HWIO_GPIO1_LOCK_GPIO1_LOCK_P7LCK_SHFT 7
#define HWIO_GPIO1_LOCK_GPIO1_LOCK_P7LCK_MASK 0x00000080
#define HWIO_GPIO1_LOCK_GPIO1_LOCK_P8LCK_SHFT 8
#define HWIO_GPIO1_LOCK_GPIO1_LOCK_P8LCK_MASK 0x00000100
#define HWIO_GPIO1_LOCK_GPIO1_LOCK_P9LCK_SHFT 9
#define HWIO_GPIO1_LOCK_GPIO1_LOCK_P9LCK_MASK 0x00000200
#define HWIO_GPIO1_LOCK_GPIO1_LOCK_P10LCK_SHFT 10
#define HWIO_GPIO1_LOCK_GPIO1_LOCK_P10LCK_MASK 0x00000400
#define HWIO_GPIO1_LOCK_GPIO1_LOCK_P11LCK_SHFT 11
#define HWIO_GPIO1_LOCK_GPIO1_LOCK_P11LCK_MASK 0x00000800
#define HWIO_GPIO1_LOCK_GPIO1_LOCK_P12LCK_SHFT 12
#define HWIO_GPIO1_LOCK_GPIO1_LOCK_P12LCK_MASK 0x00001000
#define HWIO_GPIO1_LOCK_GPIO1_LOCK_P13LCK_SHFT 13
#define HWIO_GPIO1_LOCK_GPIO1_LOCK_P13LCK_MASK 0x00002000
#define HWIO_GPIO1_LOCK_GPIO1_LOCK_P14LCK_SHFT 14
#define HWIO_GPIO1_LOCK_GPIO1_LOCK_P14LCK_MASK 0x00004000
#define HWIO_GPIO1_LOCK_GPIO1_LOCK_P15LCK_SHFT 15
#define HWIO_GPIO1_LOCK_GPIO1_LOCK_P15LCK_MASK 0x00008000
#define HWIO_GPIO1_LOCK_GPIO1_LOCK_PXLCKKEY_SHFT 16
#define HWIO_GPIO1_LOCK_GPIO1_LOCK_PXLCKKEY_MASK 0xffff0000


//--------

#define HWIO_GPIO1_SDETRMOD_ADDR  0xF001016C  
#define HWIO_GPIO1_SDETRMOD_GPIO1_SDETRMOD_TGSEL0_SHFT 0
#define HWIO_GPIO1_SDETRMOD_GPIO1_SDETRMOD_TGSEL0_MASK 0x00000001
#define HWIO_GPIO1_SDETRMOD_GPIO1_SDETRMOD_TGSEL1_SHFT 1
#define HWIO_GPIO1_SDETRMOD_GPIO1_SDETRMOD_TGSEL1_MASK 0x00000002
#define HWIO_GPIO1_SDETRMOD_GPIO1_SDETRMOD_TGSEL2_SHFT 2
#define HWIO_GPIO1_SDETRMOD_GPIO1_SDETRMOD_TGSEL2_MASK 0x00000004
#define HWIO_GPIO1_SDETRMOD_GPIO1_SDETRMOD_TGSEL3_SHFT 3
#define HWIO_GPIO1_SDETRMOD_GPIO1_SDETRMOD_TGSEL3_MASK 0x00000008
#define HWIO_GPIO1_SDETRMOD_GPIO1_SDETRMOD_TGSEL4_SHFT 4
#define HWIO_GPIO1_SDETRMOD_GPIO1_SDETRMOD_TGSEL4_MASK 0x00000010
#define HWIO_GPIO1_SDETRMOD_GPIO1_SDETRMOD_TGSEL5_SHFT 5
#define HWIO_GPIO1_SDETRMOD_GPIO1_SDETRMOD_TGSEL5_MASK 0x00000020
#define HWIO_GPIO1_SDETRMOD_GPIO1_SDETRMOD_TGSEL6_SHFT 6
#define HWIO_GPIO1_SDETRMOD_GPIO1_SDETRMOD_TGSEL6_MASK 0x00000040
#define HWIO_GPIO1_SDETRMOD_GPIO1_SDETRMOD_TGSEL7_SHFT 7
#define HWIO_GPIO1_SDETRMOD_GPIO1_SDETRMOD_TGSEL7_MASK 0x00000080
#define HWIO_GPIO1_SDETRMOD_GPIO1_SDETRMOD_TGSEL8_SHFT 8
#define HWIO_GPIO1_SDETRMOD_GPIO1_SDETRMOD_TGSEL8_MASK 0x00000100
#define HWIO_GPIO1_SDETRMOD_GPIO1_SDETRMOD_TGSEL9_SHFT 9
#define HWIO_GPIO1_SDETRMOD_GPIO1_SDETRMOD_TGSEL9_MASK 0x00000200
#define HWIO_GPIO1_SDETRMOD_GPIO1_SDETRMOD_TGSEL10_SHFT 10
#define HWIO_GPIO1_SDETRMOD_GPIO1_SDETRMOD_TGSEL10_MASK 0x00000400
#define HWIO_GPIO1_SDETRMOD_GPIO1_SDETRMOD_TGSEL11_SHFT 11
#define HWIO_GPIO1_SDETRMOD_GPIO1_SDETRMOD_TGSEL11_MASK 0x00000800
#define HWIO_GPIO1_SDETRMOD_GPIO1_SDETRMOD_TGSEL12_SHFT 12
#define HWIO_GPIO1_SDETRMOD_GPIO1_SDETRMOD_TGSEL12_MASK 0x00001000
#define HWIO_GPIO1_SDETRMOD_GPIO1_SDETRMOD_TGSEL13_SHFT 13
#define HWIO_GPIO1_SDETRMOD_GPIO1_SDETRMOD_TGSEL13_MASK 0x00002000
#define HWIO_GPIO1_SDETRMOD_GPIO1_SDETRMOD_TGSEL14_SHFT 14
#define HWIO_GPIO1_SDETRMOD_GPIO1_SDETRMOD_TGSEL14_MASK 0x00004000
#define HWIO_GPIO1_SDETRMOD_GPIO1_SDETRMOD_TGSEL15_SHFT 15
#define HWIO_GPIO1_SDETRMOD_GPIO1_SDETRMOD_TGSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO1_PCSR_ADDR  0xF0010170  
#define HWIO_GPIO1_PCSR_GPIO1_PCSR_SEL0_SHFT 0
#define HWIO_GPIO1_PCSR_GPIO1_PCSR_SEL0_MASK 0x00000001
#define HWIO_GPIO1_PCSR_GPIO1_PCSR_SEL1_SHFT 1
#define HWIO_GPIO1_PCSR_GPIO1_PCSR_SEL1_MASK 0x00000002
#define HWIO_GPIO1_PCSR_GPIO1_PCSR_SEL2_SHFT 2
#define HWIO_GPIO1_PCSR_GPIO1_PCSR_SEL2_MASK 0x00000004
#define HWIO_GPIO1_PCSR_GPIO1_PCSR_SEL3_SHFT 3
#define HWIO_GPIO1_PCSR_GPIO1_PCSR_SEL3_MASK 0x00000008
#define HWIO_GPIO1_PCSR_GPIO1_PCSR_SEL4_SHFT 4
#define HWIO_GPIO1_PCSR_GPIO1_PCSR_SEL4_MASK 0x00000010
#define HWIO_GPIO1_PCSR_GPIO1_PCSR_SEL5_SHFT 5
#define HWIO_GPIO1_PCSR_GPIO1_PCSR_SEL5_MASK 0x00000020
#define HWIO_GPIO1_PCSR_GPIO1_PCSR_SEL6_SHFT 6
#define HWIO_GPIO1_PCSR_GPIO1_PCSR_SEL6_MASK 0x00000040
#define HWIO_GPIO1_PCSR_GPIO1_PCSR_SEL7_SHFT 7
#define HWIO_GPIO1_PCSR_GPIO1_PCSR_SEL7_MASK 0x00000080
#define HWIO_GPIO1_PCSR_GPIO1_PCSR_SEL8_SHFT 8
#define HWIO_GPIO1_PCSR_GPIO1_PCSR_SEL8_MASK 0x00000100
#define HWIO_GPIO1_PCSR_GPIO1_PCSR_SEL9_SHFT 9
#define HWIO_GPIO1_PCSR_GPIO1_PCSR_SEL9_MASK 0x00000200
#define HWIO_GPIO1_PCSR_GPIO1_PCSR_SEL10_SHFT 10
#define HWIO_GPIO1_PCSR_GPIO1_PCSR_SEL10_MASK 0x00000400
#define HWIO_GPIO1_PCSR_GPIO1_PCSR_SEL11_SHFT 11
#define HWIO_GPIO1_PCSR_GPIO1_PCSR_SEL11_MASK 0x00000800
#define HWIO_GPIO1_PCSR_GPIO1_PCSR_SEL12_SHFT 12
#define HWIO_GPIO1_PCSR_GPIO1_PCSR_SEL12_MASK 0x00001000
#define HWIO_GPIO1_PCSR_GPIO1_PCSR_SEL13_SHFT 13
#define HWIO_GPIO1_PCSR_GPIO1_PCSR_SEL13_MASK 0x00002000
#define HWIO_GPIO1_PCSR_GPIO1_PCSR_SEL14_SHFT 14
#define HWIO_GPIO1_PCSR_GPIO1_PCSR_SEL14_MASK 0x00004000
#define HWIO_GPIO1_PCSR_GPIO1_PCSR_SEL15_SHFT 15
#define HWIO_GPIO1_PCSR_GPIO1_PCSR_SEL15_MASK 0x00008000


//--------

#define HWIO_GPIO1_INEN_ADDR  0xF0010174  
#define HWIO_GPIO1_INEN_GPIO1_INEN_EN0_SHFT 0
#define HWIO_GPIO1_INEN_GPIO1_INEN_EN0_MASK 0x00000001
#define HWIO_GPIO1_INEN_GPIO1_INEN_EN1_SHFT 1
#define HWIO_GPIO1_INEN_GPIO1_INEN_EN1_MASK 0x00000002
#define HWIO_GPIO1_INEN_GPIO1_INEN_EN2_SHFT 2
#define HWIO_GPIO1_INEN_GPIO1_INEN_EN2_MASK 0x00000004
#define HWIO_GPIO1_INEN_GPIO1_INEN_EN3_SHFT 3
#define HWIO_GPIO1_INEN_GPIO1_INEN_EN3_MASK 0x00000008
#define HWIO_GPIO1_INEN_GPIO1_INEN_EN4_SHFT 4
#define HWIO_GPIO1_INEN_GPIO1_INEN_EN4_MASK 0x00000010
#define HWIO_GPIO1_INEN_GPIO1_INEN_EN5_SHFT 5
#define HWIO_GPIO1_INEN_GPIO1_INEN_EN5_MASK 0x00000020
#define HWIO_GPIO1_INEN_GPIO1_INEN_EN6_SHFT 6
#define HWIO_GPIO1_INEN_GPIO1_INEN_EN6_MASK 0x00000040
#define HWIO_GPIO1_INEN_GPIO1_INEN_EN7_SHFT 7
#define HWIO_GPIO1_INEN_GPIO1_INEN_EN7_MASK 0x00000080
#define HWIO_GPIO1_INEN_GPIO1_INEN_EN8_SHFT 8
#define HWIO_GPIO1_INEN_GPIO1_INEN_EN8_MASK 0x00000100
#define HWIO_GPIO1_INEN_GPIO1_INEN_EN9_SHFT 9
#define HWIO_GPIO1_INEN_GPIO1_INEN_EN9_MASK 0x00000200
#define HWIO_GPIO1_INEN_GPIO1_INEN_EN10_SHFT 10
#define HWIO_GPIO1_INEN_GPIO1_INEN_EN10_MASK 0x00000400
#define HWIO_GPIO1_INEN_GPIO1_INEN_EN11_SHFT 11
#define HWIO_GPIO1_INEN_GPIO1_INEN_EN11_MASK 0x00000800
#define HWIO_GPIO1_INEN_GPIO1_INEN_EN12_SHFT 12
#define HWIO_GPIO1_INEN_GPIO1_INEN_EN12_MASK 0x00001000
#define HWIO_GPIO1_INEN_GPIO1_INEN_EN13_SHFT 13
#define HWIO_GPIO1_INEN_GPIO1_INEN_EN13_MASK 0x00002000
#define HWIO_GPIO1_INEN_GPIO1_INEN_EN14_SHFT 14
#define HWIO_GPIO1_INEN_GPIO1_INEN_EN14_MASK 0x00004000
#define HWIO_GPIO1_INEN_GPIO1_INEN_EN15_SHFT 15
#define HWIO_GPIO1_INEN_GPIO1_INEN_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO1_PUDRST_ADDR  0xF0010178  
#define HWIO_GPIO1_PUDRST_GPIO1_PUDRST_PDSEL0_SHFT 0
#define HWIO_GPIO1_PUDRST_GPIO1_PUDRST_PDSEL0_MASK 0x00000001
#define HWIO_GPIO1_PUDRST_GPIO1_PUDRST_PDSEL1_SHFT 1
#define HWIO_GPIO1_PUDRST_GPIO1_PUDRST_PDSEL1_MASK 0x00000002
#define HWIO_GPIO1_PUDRST_GPIO1_PUDRST_PDSEL2_SHFT 2
#define HWIO_GPIO1_PUDRST_GPIO1_PUDRST_PDSEL2_MASK 0x00000004
#define HWIO_GPIO1_PUDRST_GPIO1_PUDRST_PDSEL3_SHFT 3
#define HWIO_GPIO1_PUDRST_GPIO1_PUDRST_PDSEL3_MASK 0x00000008
#define HWIO_GPIO1_PUDRST_GPIO1_PUDRST_PDSEL4_SHFT 4
#define HWIO_GPIO1_PUDRST_GPIO1_PUDRST_PDSEL4_MASK 0x00000010
#define HWIO_GPIO1_PUDRST_GPIO1_PUDRST_PDSEL5_SHFT 5
#define HWIO_GPIO1_PUDRST_GPIO1_PUDRST_PDSEL5_MASK 0x00000020
#define HWIO_GPIO1_PUDRST_GPIO1_PUDRST_PDSEL6_SHFT 6
#define HWIO_GPIO1_PUDRST_GPIO1_PUDRST_PDSEL6_MASK 0x00000040
#define HWIO_GPIO1_PUDRST_GPIO1_PUDRST_PDSEL7_SHFT 7
#define HWIO_GPIO1_PUDRST_GPIO1_PUDRST_PDSEL7_MASK 0x00000080
#define HWIO_GPIO1_PUDRST_GPIO1_PUDRST_PDSEL8_SHFT 8
#define HWIO_GPIO1_PUDRST_GPIO1_PUDRST_PDSEL8_MASK 0x00000100
#define HWIO_GPIO1_PUDRST_GPIO1_PUDRST_PDSEL9_SHFT 9
#define HWIO_GPIO1_PUDRST_GPIO1_PUDRST_PDSEL9_MASK 0x00000200
#define HWIO_GPIO1_PUDRST_GPIO1_PUDRST_PDSEL10_SHFT 10
#define HWIO_GPIO1_PUDRST_GPIO1_PUDRST_PDSEL10_MASK 0x00000400
#define HWIO_GPIO1_PUDRST_GPIO1_PUDRST_PDSEL11_SHFT 11
#define HWIO_GPIO1_PUDRST_GPIO1_PUDRST_PDSEL11_MASK 0x00000800
#define HWIO_GPIO1_PUDRST_GPIO1_PUDRST_PDSEL12_SHFT 12
#define HWIO_GPIO1_PUDRST_GPIO1_PUDRST_PDSEL12_MASK 0x00001000
#define HWIO_GPIO1_PUDRST_GPIO1_PUDRST_PDSEL13_SHFT 13
#define HWIO_GPIO1_PUDRST_GPIO1_PUDRST_PDSEL13_MASK 0x00002000
#define HWIO_GPIO1_PUDRST_GPIO1_PUDRST_PDSEL14_SHFT 14
#define HWIO_GPIO1_PUDRST_GPIO1_PUDRST_PDSEL14_MASK 0x00004000
#define HWIO_GPIO1_PUDRST_GPIO1_PUDRST_PDSEL15_SHFT 15
#define HWIO_GPIO1_PUDRST_GPIO1_PUDRST_PDSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO2_INFO_ADDR  0xF0010200  
#define HWIO_GPIO2_INFO_GPIO2_INFO_MODREV_SHFT 0
#define HWIO_GPIO2_INFO_GPIO2_INFO_MODREV_MASK 0x000000ff
#define HWIO_GPIO2_INFO_GPIO2_INFO_MODTYPE_SHFT 8
#define HWIO_GPIO2_INFO_GPIO2_INFO_MODTYPE_MASK 0x0000ff00
#define HWIO_GPIO2_INFO_GPIO2_INFO_MODNUMBER_SHFT 16
#define HWIO_GPIO2_INFO_GPIO2_INFO_MODNUMBER_MASK 0xffff0000


//--------

#define HWIO_GPIO2_ACES0_ADDR  0xF0010204  
#define HWIO_GPIO2_ACES0_GPIO2_ACES0_EN0_SHFT 0
#define HWIO_GPIO2_ACES0_GPIO2_ACES0_EN0_MASK 0x00000001
#define HWIO_GPIO2_ACES0_GPIO2_ACES0_EN1_SHFT 1
#define HWIO_GPIO2_ACES0_GPIO2_ACES0_EN1_MASK 0x00000002
#define HWIO_GPIO2_ACES0_GPIO2_ACES0_EN2_SHFT 2
#define HWIO_GPIO2_ACES0_GPIO2_ACES0_EN2_MASK 0x00000004
#define HWIO_GPIO2_ACES0_GPIO2_ACES0_EN3_SHFT 3
#define HWIO_GPIO2_ACES0_GPIO2_ACES0_EN3_MASK 0x00000008
#define HWIO_GPIO2_ACES0_GPIO2_ACES0_EN4_SHFT 4
#define HWIO_GPIO2_ACES0_GPIO2_ACES0_EN4_MASK 0x00000010
#define HWIO_GPIO2_ACES0_GPIO2_ACES0_EN5_SHFT 5
#define HWIO_GPIO2_ACES0_GPIO2_ACES0_EN5_MASK 0x00000020
#define HWIO_GPIO2_ACES0_GPIO2_ACES0_EN6_SHFT 6
#define HWIO_GPIO2_ACES0_GPIO2_ACES0_EN6_MASK 0x00000040
#define HWIO_GPIO2_ACES0_GPIO2_ACES0_EN7_SHFT 7
#define HWIO_GPIO2_ACES0_GPIO2_ACES0_EN7_MASK 0x00000080
#define HWIO_GPIO2_ACES0_GPIO2_ACES0_EN8_SHFT 8
#define HWIO_GPIO2_ACES0_GPIO2_ACES0_EN8_MASK 0x00000100
#define HWIO_GPIO2_ACES0_GPIO2_ACES0_EN9_SHFT 9
#define HWIO_GPIO2_ACES0_GPIO2_ACES0_EN9_MASK 0x00000200
#define HWIO_GPIO2_ACES0_GPIO2_ACES0_EN10_SHFT 10
#define HWIO_GPIO2_ACES0_GPIO2_ACES0_EN10_MASK 0x00000400
#define HWIO_GPIO2_ACES0_GPIO2_ACES0_EN11_SHFT 11
#define HWIO_GPIO2_ACES0_GPIO2_ACES0_EN11_MASK 0x00000800
#define HWIO_GPIO2_ACES0_GPIO2_ACES0_EN12_SHFT 12
#define HWIO_GPIO2_ACES0_GPIO2_ACES0_EN12_MASK 0x00001000
#define HWIO_GPIO2_ACES0_GPIO2_ACES0_EN13_SHFT 13
#define HWIO_GPIO2_ACES0_GPIO2_ACES0_EN13_MASK 0x00002000
#define HWIO_GPIO2_ACES0_GPIO2_ACES0_EN14_SHFT 14
#define HWIO_GPIO2_ACES0_GPIO2_ACES0_EN14_MASK 0x00004000
#define HWIO_GPIO2_ACES0_GPIO2_ACES0_EN15_SHFT 15
#define HWIO_GPIO2_ACES0_GPIO2_ACES0_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO2_ACES1_ADDR  0xF0010208  


//--------

#define HWIO_GPIO2_PIR_ADDR  0xF001020C  
#define HWIO_GPIO2_PIR_GPIO2_PIR_PXPIR0_SHFT 0
#define HWIO_GPIO2_PIR_GPIO2_PIR_PXPIR0_MASK 0x00000001
#define HWIO_GPIO2_PIR_GPIO2_PIR_PXPIR1_SHFT 1
#define HWIO_GPIO2_PIR_GPIO2_PIR_PXPIR1_MASK 0x00000002
#define HWIO_GPIO2_PIR_GPIO2_PIR_PXPIR2_SHFT 2
#define HWIO_GPIO2_PIR_GPIO2_PIR_PXPIR2_MASK 0x00000004
#define HWIO_GPIO2_PIR_GPIO2_PIR_PXPIR3_SHFT 3
#define HWIO_GPIO2_PIR_GPIO2_PIR_PXPIR3_MASK 0x00000008
#define HWIO_GPIO2_PIR_GPIO2_PIR_PXPIR4_SHFT 4
#define HWIO_GPIO2_PIR_GPIO2_PIR_PXPIR4_MASK 0x00000010
#define HWIO_GPIO2_PIR_GPIO2_PIR_PXPIR5_SHFT 5
#define HWIO_GPIO2_PIR_GPIO2_PIR_PXPIR5_MASK 0x00000020
#define HWIO_GPIO2_PIR_GPIO2_PIR_PXPIR6_SHFT 6
#define HWIO_GPIO2_PIR_GPIO2_PIR_PXPIR6_MASK 0x00000040
#define HWIO_GPIO2_PIR_GPIO2_PIR_PXPIR7_SHFT 7
#define HWIO_GPIO2_PIR_GPIO2_PIR_PXPIR7_MASK 0x00000080
#define HWIO_GPIO2_PIR_GPIO2_PIR_PXPIR8_SHFT 8
#define HWIO_GPIO2_PIR_GPIO2_PIR_PXPIR8_MASK 0x00000100
#define HWIO_GPIO2_PIR_GPIO2_PIR_PXPIR9_SHFT 9
#define HWIO_GPIO2_PIR_GPIO2_PIR_PXPIR9_MASK 0x00000200
#define HWIO_GPIO2_PIR_GPIO2_PIR_PXPIR10_SHFT 10
#define HWIO_GPIO2_PIR_GPIO2_PIR_PXPIR10_MASK 0x00000400
#define HWIO_GPIO2_PIR_GPIO2_PIR_PXPIR11_SHFT 11
#define HWIO_GPIO2_PIR_GPIO2_PIR_PXPIR11_MASK 0x00000800
#define HWIO_GPIO2_PIR_GPIO2_PIR_PXPIR12_SHFT 12
#define HWIO_GPIO2_PIR_GPIO2_PIR_PXPIR12_MASK 0x00001000
#define HWIO_GPIO2_PIR_GPIO2_PIR_PXPIR13_SHFT 13
#define HWIO_GPIO2_PIR_GPIO2_PIR_PXPIR13_MASK 0x00002000
#define HWIO_GPIO2_PIR_GPIO2_PIR_PXPIR14_SHFT 14
#define HWIO_GPIO2_PIR_GPIO2_PIR_PXPIR14_MASK 0x00004000
#define HWIO_GPIO2_PIR_GPIO2_PIR_PXPIR15_SHFT 15
#define HWIO_GPIO2_PIR_GPIO2_PIR_PXPIR15_MASK 0x00008000


//--------

#define HWIO_GPIO2_POR_ADDR  0xF0010210  
#define HWIO_GPIO2_POR_GPIO2_POR_PXPOR0_SHFT 0
#define HWIO_GPIO2_POR_GPIO2_POR_PXPOR0_MASK 0x00000001
#define HWIO_GPIO2_POR_GPIO2_POR_PXPOR1_SHFT 1
#define HWIO_GPIO2_POR_GPIO2_POR_PXPOR1_MASK 0x00000002
#define HWIO_GPIO2_POR_GPIO2_POR_PXPOR2_SHFT 2
#define HWIO_GPIO2_POR_GPIO2_POR_PXPOR2_MASK 0x00000004
#define HWIO_GPIO2_POR_GPIO2_POR_PXPOR3_SHFT 3
#define HWIO_GPIO2_POR_GPIO2_POR_PXPOR3_MASK 0x00000008
#define HWIO_GPIO2_POR_GPIO2_POR_PXPOR4_SHFT 4
#define HWIO_GPIO2_POR_GPIO2_POR_PXPOR4_MASK 0x00000010
#define HWIO_GPIO2_POR_GPIO2_POR_PXPOR5_SHFT 5
#define HWIO_GPIO2_POR_GPIO2_POR_PXPOR5_MASK 0x00000020
#define HWIO_GPIO2_POR_GPIO2_POR_PXPOR6_SHFT 6
#define HWIO_GPIO2_POR_GPIO2_POR_PXPOR6_MASK 0x00000040
#define HWIO_GPIO2_POR_GPIO2_POR_PXPOR7_SHFT 7
#define HWIO_GPIO2_POR_GPIO2_POR_PXPOR7_MASK 0x00000080
#define HWIO_GPIO2_POR_GPIO2_POR_PXPOR8_SHFT 8
#define HWIO_GPIO2_POR_GPIO2_POR_PXPOR8_MASK 0x00000100
#define HWIO_GPIO2_POR_GPIO2_POR_PXPOR9_SHFT 9
#define HWIO_GPIO2_POR_GPIO2_POR_PXPOR9_MASK 0x00000200
#define HWIO_GPIO2_POR_GPIO2_POR_PXPOR10_SHFT 10
#define HWIO_GPIO2_POR_GPIO2_POR_PXPOR10_MASK 0x00000400
#define HWIO_GPIO2_POR_GPIO2_POR_PXPOR11_SHFT 11
#define HWIO_GPIO2_POR_GPIO2_POR_PXPOR11_MASK 0x00000800
#define HWIO_GPIO2_POR_GPIO2_POR_PXPOR12_SHFT 12
#define HWIO_GPIO2_POR_GPIO2_POR_PXPOR12_MASK 0x00001000
#define HWIO_GPIO2_POR_GPIO2_POR_PXPOR13_SHFT 13
#define HWIO_GPIO2_POR_GPIO2_POR_PXPOR13_MASK 0x00002000
#define HWIO_GPIO2_POR_GPIO2_POR_PXPOR14_SHFT 14
#define HWIO_GPIO2_POR_GPIO2_POR_PXPOR14_MASK 0x00004000
#define HWIO_GPIO2_POR_GPIO2_POR_PXPOR15_SHFT 15
#define HWIO_GPIO2_POR_GPIO2_POR_PXPOR15_MASK 0x00008000


//--------

#define HWIO_GPIO2_POSCR_ADDR  0xF0010214  
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PS0_SHFT 0
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PS0_MASK 0x00000001
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PS1_SHFT 1
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PS1_MASK 0x00000002
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PS2_SHFT 2
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PS2_MASK 0x00000004
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PS3_SHFT 3
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PS3_MASK 0x00000008
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PS4_SHFT 4
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PS4_MASK 0x00000010
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PS5_SHFT 5
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PS5_MASK 0x00000020
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PS6_SHFT 6
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PS6_MASK 0x00000040
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PS7_SHFT 7
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PS7_MASK 0x00000080
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PS8_SHFT 8
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PS8_MASK 0x00000100
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PS9_SHFT 9
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PS9_MASK 0x00000200
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PS10_SHFT 10
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PS10_MASK 0x00000400
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PS11_SHFT 11
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PS11_MASK 0x00000800
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PS12_SHFT 12
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PS12_MASK 0x00001000
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PS13_SHFT 13
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PS13_MASK 0x00002000
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PS14_SHFT 14
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PS14_MASK 0x00004000
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PS15_SHFT 15
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PS15_MASK 0x00008000
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PC0_SHFT 16
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PC0_MASK 0x00010000
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PC1_SHFT 17
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PC1_MASK 0x00020000
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PC2_SHFT 18
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PC2_MASK 0x00040000
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PC3_SHFT 19
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PC3_MASK 0x00080000
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PC4_SHFT 20
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PC4_MASK 0x00100000
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PC5_SHFT 21
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PC5_MASK 0x00200000
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PC6_SHFT 22
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PC6_MASK 0x00400000
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PC7_SHFT 23
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PC7_MASK 0x00800000
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PC8_SHFT 24
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PC8_MASK 0x01000000
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PC9_SHFT 25
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PC9_MASK 0x02000000
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PC10_SHFT 26
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PC10_MASK 0x04000000
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PC11_SHFT 27
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PC11_MASK 0x08000000
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PC12_SHFT 28
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PC12_MASK 0x10000000
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PC13_SHFT 29
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PC13_MASK 0x20000000
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PC14_SHFT 30
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PC14_MASK 0x40000000
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PC15_SHFT 31
#define HWIO_GPIO2_POSCR_GPIO2_POSCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO2_POSR_ADDR  0xF0010218  
#define HWIO_GPIO2_POSR_GPIO2_POSR_PS0_SHFT 0
#define HWIO_GPIO2_POSR_GPIO2_POSR_PS0_MASK 0x00000001
#define HWIO_GPIO2_POSR_GPIO2_POSR_PS1_SHFT 1
#define HWIO_GPIO2_POSR_GPIO2_POSR_PS1_MASK 0x00000002
#define HWIO_GPIO2_POSR_GPIO2_POSR_PS2_SHFT 2
#define HWIO_GPIO2_POSR_GPIO2_POSR_PS2_MASK 0x00000004
#define HWIO_GPIO2_POSR_GPIO2_POSR_PS3_SHFT 3
#define HWIO_GPIO2_POSR_GPIO2_POSR_PS3_MASK 0x00000008
#define HWIO_GPIO2_POSR_GPIO2_POSR_PS4_SHFT 4
#define HWIO_GPIO2_POSR_GPIO2_POSR_PS4_MASK 0x00000010
#define HWIO_GPIO2_POSR_GPIO2_POSR_PS5_SHFT 5
#define HWIO_GPIO2_POSR_GPIO2_POSR_PS5_MASK 0x00000020
#define HWIO_GPIO2_POSR_GPIO2_POSR_PS6_SHFT 6
#define HWIO_GPIO2_POSR_GPIO2_POSR_PS6_MASK 0x00000040
#define HWIO_GPIO2_POSR_GPIO2_POSR_PS7_SHFT 7
#define HWIO_GPIO2_POSR_GPIO2_POSR_PS7_MASK 0x00000080
#define HWIO_GPIO2_POSR_GPIO2_POSR_PS8_SHFT 8
#define HWIO_GPIO2_POSR_GPIO2_POSR_PS8_MASK 0x00000100
#define HWIO_GPIO2_POSR_GPIO2_POSR_PS9_SHFT 9
#define HWIO_GPIO2_POSR_GPIO2_POSR_PS9_MASK 0x00000200
#define HWIO_GPIO2_POSR_GPIO2_POSR_PS10_SHFT 10
#define HWIO_GPIO2_POSR_GPIO2_POSR_PS10_MASK 0x00000400
#define HWIO_GPIO2_POSR_GPIO2_POSR_PS11_SHFT 11
#define HWIO_GPIO2_POSR_GPIO2_POSR_PS11_MASK 0x00000800
#define HWIO_GPIO2_POSR_GPIO2_POSR_PS12_SHFT 12
#define HWIO_GPIO2_POSR_GPIO2_POSR_PS12_MASK 0x00001000
#define HWIO_GPIO2_POSR_GPIO2_POSR_PS13_SHFT 13
#define HWIO_GPIO2_POSR_GPIO2_POSR_PS13_MASK 0x00002000
#define HWIO_GPIO2_POSR_GPIO2_POSR_PS14_SHFT 14
#define HWIO_GPIO2_POSR_GPIO2_POSR_PS14_MASK 0x00004000
#define HWIO_GPIO2_POSR_GPIO2_POSR_PS15_SHFT 15
#define HWIO_GPIO2_POSR_GPIO2_POSR_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO2_POSR0_ADDR  0xF001021C  
#define HWIO_GPIO2_POSR0_GPIO2_POSR0_PS0_SHFT 0
#define HWIO_GPIO2_POSR0_GPIO2_POSR0_PS0_MASK 0x00000001
#define HWIO_GPIO2_POSR0_GPIO2_POSR0_PS1_SHFT 1
#define HWIO_GPIO2_POSR0_GPIO2_POSR0_PS1_MASK 0x00000002
#define HWIO_GPIO2_POSR0_GPIO2_POSR0_PS2_SHFT 2
#define HWIO_GPIO2_POSR0_GPIO2_POSR0_PS2_MASK 0x00000004
#define HWIO_GPIO2_POSR0_GPIO2_POSR0_PS3_SHFT 3
#define HWIO_GPIO2_POSR0_GPIO2_POSR0_PS3_MASK 0x00000008


//--------

#define HWIO_GPIO2_POSR4_ADDR  0xF0010220  
#define HWIO_GPIO2_POSR4_GPIO2_POSR4_PS4_SHFT 4
#define HWIO_GPIO2_POSR4_GPIO2_POSR4_PS4_MASK 0x00000010
#define HWIO_GPIO2_POSR4_GPIO2_POSR4_PS5_SHFT 5
#define HWIO_GPIO2_POSR4_GPIO2_POSR4_PS5_MASK 0x00000020
#define HWIO_GPIO2_POSR4_GPIO2_POSR4_PS6_SHFT 6
#define HWIO_GPIO2_POSR4_GPIO2_POSR4_PS6_MASK 0x00000040
#define HWIO_GPIO2_POSR4_GPIO2_POSR4_PS7_SHFT 7
#define HWIO_GPIO2_POSR4_GPIO2_POSR4_PS7_MASK 0x00000080


//--------

#define HWIO_GPIO2_POSR8_ADDR  0xF0010224  
#define HWIO_GPIO2_POSR8_GPIO2_POSR8_PS8_SHFT 8
#define HWIO_GPIO2_POSR8_GPIO2_POSR8_PS8_MASK 0x00000100
#define HWIO_GPIO2_POSR8_GPIO2_POSR8_PS9_SHFT 9
#define HWIO_GPIO2_POSR8_GPIO2_POSR8_PS9_MASK 0x00000200
#define HWIO_GPIO2_POSR8_GPIO2_POSR8_PS10_SHFT 10
#define HWIO_GPIO2_POSR8_GPIO2_POSR8_PS10_MASK 0x00000400
#define HWIO_GPIO2_POSR8_GPIO2_POSR8_PS11_SHFT 11
#define HWIO_GPIO2_POSR8_GPIO2_POSR8_PS11_MASK 0x00000800


//--------

#define HWIO_GPIO2_POSR12_ADDR  0xF0010228  
#define HWIO_GPIO2_POSR12_GPIO2_POSR12_PS12_SHFT 12
#define HWIO_GPIO2_POSR12_GPIO2_POSR12_PS12_MASK 0x00001000
#define HWIO_GPIO2_POSR12_GPIO2_POSR12_PS13_SHFT 13
#define HWIO_GPIO2_POSR12_GPIO2_POSR12_PS13_MASK 0x00002000
#define HWIO_GPIO2_POSR12_GPIO2_POSR12_PS14_SHFT 14
#define HWIO_GPIO2_POSR12_GPIO2_POSR12_PS14_MASK 0x00004000
#define HWIO_GPIO2_POSR12_GPIO2_POSR12_PS15_SHFT 15
#define HWIO_GPIO2_POSR12_GPIO2_POSR12_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO2_POCR_ADDR  0xF001022C  
#define HWIO_GPIO2_POCR_GPIO2_POCR_PC0_SHFT 16
#define HWIO_GPIO2_POCR_GPIO2_POCR_PC0_MASK 0x00010000
#define HWIO_GPIO2_POCR_GPIO2_POCR_PC1_SHFT 17
#define HWIO_GPIO2_POCR_GPIO2_POCR_PC1_MASK 0x00020000
#define HWIO_GPIO2_POCR_GPIO2_POCR_PC2_SHFT 18
#define HWIO_GPIO2_POCR_GPIO2_POCR_PC2_MASK 0x00040000
#define HWIO_GPIO2_POCR_GPIO2_POCR_PC3_SHFT 19
#define HWIO_GPIO2_POCR_GPIO2_POCR_PC3_MASK 0x00080000
#define HWIO_GPIO2_POCR_GPIO2_POCR_PC4_SHFT 20
#define HWIO_GPIO2_POCR_GPIO2_POCR_PC4_MASK 0x00100000
#define HWIO_GPIO2_POCR_GPIO2_POCR_PC5_SHFT 21
#define HWIO_GPIO2_POCR_GPIO2_POCR_PC5_MASK 0x00200000
#define HWIO_GPIO2_POCR_GPIO2_POCR_PC6_SHFT 22
#define HWIO_GPIO2_POCR_GPIO2_POCR_PC6_MASK 0x00400000
#define HWIO_GPIO2_POCR_GPIO2_POCR_PC7_SHFT 23
#define HWIO_GPIO2_POCR_GPIO2_POCR_PC7_MASK 0x00800000
#define HWIO_GPIO2_POCR_GPIO2_POCR_PC8_SHFT 24
#define HWIO_GPIO2_POCR_GPIO2_POCR_PC8_MASK 0x01000000
#define HWIO_GPIO2_POCR_GPIO2_POCR_PC9_SHFT 25
#define HWIO_GPIO2_POCR_GPIO2_POCR_PC9_MASK 0x02000000
#define HWIO_GPIO2_POCR_GPIO2_POCR_PC10_SHFT 26
#define HWIO_GPIO2_POCR_GPIO2_POCR_PC10_MASK 0x04000000
#define HWIO_GPIO2_POCR_GPIO2_POCR_PC11_SHFT 27
#define HWIO_GPIO2_POCR_GPIO2_POCR_PC11_MASK 0x08000000
#define HWIO_GPIO2_POCR_GPIO2_POCR_PC12_SHFT 28
#define HWIO_GPIO2_POCR_GPIO2_POCR_PC12_MASK 0x10000000
#define HWIO_GPIO2_POCR_GPIO2_POCR_PC13_SHFT 29
#define HWIO_GPIO2_POCR_GPIO2_POCR_PC13_MASK 0x20000000
#define HWIO_GPIO2_POCR_GPIO2_POCR_PC14_SHFT 30
#define HWIO_GPIO2_POCR_GPIO2_POCR_PC14_MASK 0x40000000
#define HWIO_GPIO2_POCR_GPIO2_POCR_PC15_SHFT 31
#define HWIO_GPIO2_POCR_GPIO2_POCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO2_POCR0_ADDR  0xF0010230  
#define HWIO_GPIO2_POCR0_GPIO2_POCR0_PC0_SHFT 16
#define HWIO_GPIO2_POCR0_GPIO2_POCR0_PC0_MASK 0x00010000
#define HWIO_GPIO2_POCR0_GPIO2_POCR0_PC1_SHFT 17
#define HWIO_GPIO2_POCR0_GPIO2_POCR0_PC1_MASK 0x00020000
#define HWIO_GPIO2_POCR0_GPIO2_POCR0_PC2_SHFT 18
#define HWIO_GPIO2_POCR0_GPIO2_POCR0_PC2_MASK 0x00040000
#define HWIO_GPIO2_POCR0_GPIO2_POCR0_PC3_SHFT 19
#define HWIO_GPIO2_POCR0_GPIO2_POCR0_PC3_MASK 0x00080000


//--------

#define HWIO_GPIO2_POCR4_ADDR  0xF0010234  
#define HWIO_GPIO2_POCR4_GPIO2_POCR4_PC4_SHFT 20
#define HWIO_GPIO2_POCR4_GPIO2_POCR4_PC4_MASK 0x00100000
#define HWIO_GPIO2_POCR4_GPIO2_POCR4_PC5_SHFT 21
#define HWIO_GPIO2_POCR4_GPIO2_POCR4_PC5_MASK 0x00200000
#define HWIO_GPIO2_POCR4_GPIO2_POCR4_PC6_SHFT 22
#define HWIO_GPIO2_POCR4_GPIO2_POCR4_PC6_MASK 0x00400000
#define HWIO_GPIO2_POCR4_GPIO2_POCR4_PC7_SHFT 23
#define HWIO_GPIO2_POCR4_GPIO2_POCR4_PC7_MASK 0x00800000


//--------

#define HWIO_GPIO2_POCR8_ADDR  0xF0010238  
#define HWIO_GPIO2_POCR8_GPIO2_POCR8_PC8_SHFT 24
#define HWIO_GPIO2_POCR8_GPIO2_POCR8_PC8_MASK 0x01000000
#define HWIO_GPIO2_POCR8_GPIO2_POCR8_PC9_SHFT 25
#define HWIO_GPIO2_POCR8_GPIO2_POCR8_PC9_MASK 0x02000000
#define HWIO_GPIO2_POCR8_GPIO2_POCR8_PC10_SHFT 26
#define HWIO_GPIO2_POCR8_GPIO2_POCR8_PC10_MASK 0x04000000
#define HWIO_GPIO2_POCR8_GPIO2_POCR8_PC11_SHFT 27
#define HWIO_GPIO2_POCR8_GPIO2_POCR8_PC11_MASK 0x08000000


//--------

#define HWIO_GPIO2_POCR12_ADDR  0xF001023C  
#define HWIO_GPIO2_POCR12_GPIO2_POCR12_PC12_SHFT 28
#define HWIO_GPIO2_POCR12_GPIO2_POCR12_PC12_MASK 0x10000000
#define HWIO_GPIO2_POCR12_GPIO2_POCR12_PC13_SHFT 29
#define HWIO_GPIO2_POCR12_GPIO2_POCR12_PC13_MASK 0x20000000
#define HWIO_GPIO2_POCR12_GPIO2_POCR12_PC14_SHFT 30
#define HWIO_GPIO2_POCR12_GPIO2_POCR12_PC14_MASK 0x40000000
#define HWIO_GPIO2_POCR12_GPIO2_POCR12_PC15_SHFT 31
#define HWIO_GPIO2_POCR12_GPIO2_POCR12_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO2_PUDEN_ADDR  0xF0010240  
#define HWIO_GPIO2_PUDEN_GPIO2_PUDEN_PXPUDEN0_SHFT 0
#define HWIO_GPIO2_PUDEN_GPIO2_PUDEN_PXPUDEN0_MASK 0x00000003
#define HWIO_GPIO2_PUDEN_GPIO2_PUDEN_PXPUDEN1_SHFT 2
#define HWIO_GPIO2_PUDEN_GPIO2_PUDEN_PXPUDEN1_MASK 0x0000000c
#define HWIO_GPIO2_PUDEN_GPIO2_PUDEN_PXPUDEN2_SHFT 4
#define HWIO_GPIO2_PUDEN_GPIO2_PUDEN_PXPUDEN2_MASK 0x00000030
#define HWIO_GPIO2_PUDEN_GPIO2_PUDEN_PXPUDEN3_SHFT 6
#define HWIO_GPIO2_PUDEN_GPIO2_PUDEN_PXPUDEN3_MASK 0x000000c0
#define HWIO_GPIO2_PUDEN_GPIO2_PUDEN_PXPUDEN4_SHFT 8
#define HWIO_GPIO2_PUDEN_GPIO2_PUDEN_PXPUDEN4_MASK 0x00000300
#define HWIO_GPIO2_PUDEN_GPIO2_PUDEN_PXPUDEN5_SHFT 10
#define HWIO_GPIO2_PUDEN_GPIO2_PUDEN_PXPUDEN5_MASK 0x00000c00
#define HWIO_GPIO2_PUDEN_GPIO2_PUDEN_PXPUDEN6_SHFT 12
#define HWIO_GPIO2_PUDEN_GPIO2_PUDEN_PXPUDEN6_MASK 0x00003000
#define HWIO_GPIO2_PUDEN_GPIO2_PUDEN_PXPUDEN7_SHFT 14
#define HWIO_GPIO2_PUDEN_GPIO2_PUDEN_PXPUDEN7_MASK 0x0000c000
#define HWIO_GPIO2_PUDEN_GPIO2_PUDEN_PXPUDEN8_SHFT 16
#define HWIO_GPIO2_PUDEN_GPIO2_PUDEN_PXPUDEN8_MASK 0x00030000
#define HWIO_GPIO2_PUDEN_GPIO2_PUDEN_PXPUDEN9_SHFT 18
#define HWIO_GPIO2_PUDEN_GPIO2_PUDEN_PXPUDEN9_MASK 0x000c0000
#define HWIO_GPIO2_PUDEN_GPIO2_PUDEN_PXPUDEN10_SHFT 20
#define HWIO_GPIO2_PUDEN_GPIO2_PUDEN_PXPUDEN10_MASK 0x00300000
#define HWIO_GPIO2_PUDEN_GPIO2_PUDEN_PXPUDEN11_SHFT 22
#define HWIO_GPIO2_PUDEN_GPIO2_PUDEN_PXPUDEN11_MASK 0x00c00000
#define HWIO_GPIO2_PUDEN_GPIO2_PUDEN_PXPUDEN12_SHFT 24
#define HWIO_GPIO2_PUDEN_GPIO2_PUDEN_PXPUDEN12_MASK 0x03000000
#define HWIO_GPIO2_PUDEN_GPIO2_PUDEN_PXPUDEN13_SHFT 26
#define HWIO_GPIO2_PUDEN_GPIO2_PUDEN_PXPUDEN13_MASK 0x0c000000
#define HWIO_GPIO2_PUDEN_GPIO2_PUDEN_PXPUDEN14_SHFT 28
#define HWIO_GPIO2_PUDEN_GPIO2_PUDEN_PXPUDEN14_MASK 0x30000000
#define HWIO_GPIO2_PUDEN_GPIO2_PUDEN_PXPUDEN15_SHFT 30
#define HWIO_GPIO2_PUDEN_GPIO2_PUDEN_PXPUDEN15_MASK 0xc0000000


//--------

#define HWIO_GPIO2_PODR_ADDR  0xF0010244  
#define HWIO_GPIO2_PODR_GPIO2_PODR_PXPODR0_SHFT 0
#define HWIO_GPIO2_PODR_GPIO2_PODR_PXPODR0_MASK 0x00000003
#define HWIO_GPIO2_PODR_GPIO2_PODR_PXPODR1_SHFT 2
#define HWIO_GPIO2_PODR_GPIO2_PODR_PXPODR1_MASK 0x0000000c
#define HWIO_GPIO2_PODR_GPIO2_PODR_PXPODR2_SHFT 4
#define HWIO_GPIO2_PODR_GPIO2_PODR_PXPODR2_MASK 0x00000030
#define HWIO_GPIO2_PODR_GPIO2_PODR_PXPODR3_SHFT 6
#define HWIO_GPIO2_PODR_GPIO2_PODR_PXPODR3_MASK 0x000000c0
#define HWIO_GPIO2_PODR_GPIO2_PODR_PXPODR4_SHFT 8
#define HWIO_GPIO2_PODR_GPIO2_PODR_PXPODR4_MASK 0x00000300
#define HWIO_GPIO2_PODR_GPIO2_PODR_PXPODR5_SHFT 10
#define HWIO_GPIO2_PODR_GPIO2_PODR_PXPODR5_MASK 0x00000c00
#define HWIO_GPIO2_PODR_GPIO2_PODR_PXPODR6_SHFT 12
#define HWIO_GPIO2_PODR_GPIO2_PODR_PXPODR6_MASK 0x00003000
#define HWIO_GPIO2_PODR_GPIO2_PODR_PXPODR7_SHFT 14
#define HWIO_GPIO2_PODR_GPIO2_PODR_PXPODR7_MASK 0x0000c000
#define HWIO_GPIO2_PODR_GPIO2_PODR_PXPODR8_SHFT 16
#define HWIO_GPIO2_PODR_GPIO2_PODR_PXPODR8_MASK 0x00030000
#define HWIO_GPIO2_PODR_GPIO2_PODR_PXPODR9_SHFT 18
#define HWIO_GPIO2_PODR_GPIO2_PODR_PXPODR9_MASK 0x000c0000
#define HWIO_GPIO2_PODR_GPIO2_PODR_PXPODR10_SHFT 20
#define HWIO_GPIO2_PODR_GPIO2_PODR_PXPODR10_MASK 0x00300000
#define HWIO_GPIO2_PODR_GPIO2_PODR_PXPODR11_SHFT 22
#define HWIO_GPIO2_PODR_GPIO2_PODR_PXPODR11_MASK 0x00c00000
#define HWIO_GPIO2_PODR_GPIO2_PODR_PXPODR12_SHFT 24
#define HWIO_GPIO2_PODR_GPIO2_PODR_PXPODR12_MASK 0x03000000
#define HWIO_GPIO2_PODR_GPIO2_PODR_PXPODR13_SHFT 26
#define HWIO_GPIO2_PODR_GPIO2_PODR_PXPODR13_MASK 0x0c000000
#define HWIO_GPIO2_PODR_GPIO2_PODR_PXPODR14_SHFT 28
#define HWIO_GPIO2_PODR_GPIO2_PODR_PXPODR14_MASK 0x30000000
#define HWIO_GPIO2_PODR_GPIO2_PODR_PXPODR15_SHFT 30
#define HWIO_GPIO2_PODR_GPIO2_PODR_PXPODR15_MASK 0xc0000000


//--------

#define HWIO_GPIO2_PMOD_ADDR  0xF0010248  
#define HWIO_GPIO2_PMOD_GPIO2_PMOD_PXMOD0_SHFT 0
#define HWIO_GPIO2_PMOD_GPIO2_PMOD_PXMOD0_MASK 0x00000003
#define HWIO_GPIO2_PMOD_GPIO2_PMOD_PXMOD1_SHFT 2
#define HWIO_GPIO2_PMOD_GPIO2_PMOD_PXMOD1_MASK 0x0000000c
#define HWIO_GPIO2_PMOD_GPIO2_PMOD_PXMOD2_SHFT 4
#define HWIO_GPIO2_PMOD_GPIO2_PMOD_PXMOD2_MASK 0x00000030
#define HWIO_GPIO2_PMOD_GPIO2_PMOD_PXMOD3_SHFT 6
#define HWIO_GPIO2_PMOD_GPIO2_PMOD_PXMOD3_MASK 0x000000c0
#define HWIO_GPIO2_PMOD_GPIO2_PMOD_PXMOD4_SHFT 8
#define HWIO_GPIO2_PMOD_GPIO2_PMOD_PXMOD4_MASK 0x00000300
#define HWIO_GPIO2_PMOD_GPIO2_PMOD_PXMOD5_SHFT 10
#define HWIO_GPIO2_PMOD_GPIO2_PMOD_PXMOD5_MASK 0x00000c00
#define HWIO_GPIO2_PMOD_GPIO2_PMOD_PXMOD6_SHFT 12
#define HWIO_GPIO2_PMOD_GPIO2_PMOD_PXMOD6_MASK 0x00003000
#define HWIO_GPIO2_PMOD_GPIO2_PMOD_PXMOD7_SHFT 14
#define HWIO_GPIO2_PMOD_GPIO2_PMOD_PXMOD7_MASK 0x0000c000
#define HWIO_GPIO2_PMOD_GPIO2_PMOD_PXMOD8_SHFT 16
#define HWIO_GPIO2_PMOD_GPIO2_PMOD_PXMOD8_MASK 0x00030000
#define HWIO_GPIO2_PMOD_GPIO2_PMOD_PXMOD9_SHFT 18
#define HWIO_GPIO2_PMOD_GPIO2_PMOD_PXMOD9_MASK 0x000c0000
#define HWIO_GPIO2_PMOD_GPIO2_PMOD_PXMOD10_SHFT 20
#define HWIO_GPIO2_PMOD_GPIO2_PMOD_PXMOD10_MASK 0x00300000
#define HWIO_GPIO2_PMOD_GPIO2_PMOD_PXMOD11_SHFT 22
#define HWIO_GPIO2_PMOD_GPIO2_PMOD_PXMOD11_MASK 0x00c00000
#define HWIO_GPIO2_PMOD_GPIO2_PMOD_PXMOD12_SHFT 24
#define HWIO_GPIO2_PMOD_GPIO2_PMOD_PXMOD12_MASK 0x03000000
#define HWIO_GPIO2_PMOD_GPIO2_PMOD_PXMOD13_SHFT 26
#define HWIO_GPIO2_PMOD_GPIO2_PMOD_PXMOD13_MASK 0x0c000000
#define HWIO_GPIO2_PMOD_GPIO2_PMOD_PXMOD14_SHFT 28
#define HWIO_GPIO2_PMOD_GPIO2_PMOD_PXMOD14_MASK 0x30000000
#define HWIO_GPIO2_PMOD_GPIO2_PMOD_PXMOD15_SHFT 30
#define HWIO_GPIO2_PMOD_GPIO2_PMOD_PXMOD15_MASK 0xc0000000


//--------

#define HWIO_GPIO2_PEROUT0_ADDR  0xF001024C  
#define HWIO_GPIO2_PEROUT0_GPIO2_PEROUT0_OUTSEL0_SHFT 0
#define HWIO_GPIO2_PEROUT0_GPIO2_PEROUT0_OUTSEL0_MASK 0x0000000f
#define HWIO_GPIO2_PEROUT0_GPIO2_PEROUT0_OUTSEL1_SHFT 4
#define HWIO_GPIO2_PEROUT0_GPIO2_PEROUT0_OUTSEL1_MASK 0x000000f0
#define HWIO_GPIO2_PEROUT0_GPIO2_PEROUT0_OUTSEL2_SHFT 8
#define HWIO_GPIO2_PEROUT0_GPIO2_PEROUT0_OUTSEL2_MASK 0x00000f00
#define HWIO_GPIO2_PEROUT0_GPIO2_PEROUT0_OUTSEL3_SHFT 12
#define HWIO_GPIO2_PEROUT0_GPIO2_PEROUT0_OUTSEL3_MASK 0x0000f000
#define HWIO_GPIO2_PEROUT0_GPIO2_PEROUT0_OUTSEL4_SHFT 16
#define HWIO_GPIO2_PEROUT0_GPIO2_PEROUT0_OUTSEL4_MASK 0x000f0000
#define HWIO_GPIO2_PEROUT0_GPIO2_PEROUT0_OUTSEL5_SHFT 20
#define HWIO_GPIO2_PEROUT0_GPIO2_PEROUT0_OUTSEL5_MASK 0x00f00000
#define HWIO_GPIO2_PEROUT0_GPIO2_PEROUT0_OUTSEL6_SHFT 24
#define HWIO_GPIO2_PEROUT0_GPIO2_PEROUT0_OUTSEL6_MASK 0x0f000000
#define HWIO_GPIO2_PEROUT0_GPIO2_PEROUT0_OUTSEL7_SHFT 28
#define HWIO_GPIO2_PEROUT0_GPIO2_PEROUT0_OUTSEL7_MASK 0xf0000000


//--------

#define HWIO_GPIO2_PEROUT1_ADDR  0xF0010250  
#define HWIO_GPIO2_PEROUT1_GPIO2_PEROUT1_OUTSEL8_SHFT 0
#define HWIO_GPIO2_PEROUT1_GPIO2_PEROUT1_OUTSEL8_MASK 0x0000000f
#define HWIO_GPIO2_PEROUT1_GPIO2_PEROUT1_OUTSEL9_SHFT 4
#define HWIO_GPIO2_PEROUT1_GPIO2_PEROUT1_OUTSEL9_MASK 0x000000f0
#define HWIO_GPIO2_PEROUT1_GPIO2_PEROUT1_OUTSEL10_SHFT 8
#define HWIO_GPIO2_PEROUT1_GPIO2_PEROUT1_OUTSEL10_MASK 0x00000f00
#define HWIO_GPIO2_PEROUT1_GPIO2_PEROUT1_OUTSEL11_SHFT 12
#define HWIO_GPIO2_PEROUT1_GPIO2_PEROUT1_OUTSEL11_MASK 0x0000f000
#define HWIO_GPIO2_PEROUT1_GPIO2_PEROUT1_OUTSEL12_SHFT 16
#define HWIO_GPIO2_PEROUT1_GPIO2_PEROUT1_OUTSEL12_MASK 0x000f0000
#define HWIO_GPIO2_PEROUT1_GPIO2_PEROUT1_OUTSEL13_SHFT 20
#define HWIO_GPIO2_PEROUT1_GPIO2_PEROUT1_OUTSEL13_MASK 0x00f00000
#define HWIO_GPIO2_PEROUT1_GPIO2_PEROUT1_OUTSEL14_SHFT 24
#define HWIO_GPIO2_PEROUT1_GPIO2_PEROUT1_OUTSEL14_MASK 0x0f000000
#define HWIO_GPIO2_PEROUT1_GPIO2_PEROUT1_OUTSEL15_SHFT 28
#define HWIO_GPIO2_PEROUT1_GPIO2_PEROUT1_OUTSEL15_MASK 0xf0000000


//--------

#define HWIO_GPIO2_PDR0_ADDR  0xF0010254  
#define HWIO_GPIO2_PDR0_GPIO2_PDR0_PXPD0_SHFT 0
#define HWIO_GPIO2_PDR0_GPIO2_PDR0_PXPD0_MASK 0x00000003
#define HWIO_GPIO2_PDR0_GPIO2_PDR0_PXPD1_SHFT 4
#define HWIO_GPIO2_PDR0_GPIO2_PDR0_PXPD1_MASK 0x00000030
#define HWIO_GPIO2_PDR0_GPIO2_PDR0_PXPD2_SHFT 8
#define HWIO_GPIO2_PDR0_GPIO2_PDR0_PXPD2_MASK 0x00000300
#define HWIO_GPIO2_PDR0_GPIO2_PDR0_PXPD3_SHFT 12
#define HWIO_GPIO2_PDR0_GPIO2_PDR0_PXPD3_MASK 0x00003000
#define HWIO_GPIO2_PDR0_GPIO2_PDR0_PXPD4_SHFT 16
#define HWIO_GPIO2_PDR0_GPIO2_PDR0_PXPD4_MASK 0x00030000
#define HWIO_GPIO2_PDR0_GPIO2_PDR0_PXPD5_SHFT 20
#define HWIO_GPIO2_PDR0_GPIO2_PDR0_PXPD5_MASK 0x00300000
#define HWIO_GPIO2_PDR0_GPIO2_PDR0_PXPD6_SHFT 24
#define HWIO_GPIO2_PDR0_GPIO2_PDR0_PXPD6_MASK 0x03000000
#define HWIO_GPIO2_PDR0_GPIO2_PDR0_PXPD7_SHFT 28
#define HWIO_GPIO2_PDR0_GPIO2_PDR0_PXPD7_MASK 0x30000000


//--------

#define HWIO_GPIO2_PDR1_ADDR  0xF0010258  
#define HWIO_GPIO2_PDR1_GPIO2_PDR1_PXPD8_SHFT 0
#define HWIO_GPIO2_PDR1_GPIO2_PDR1_PXPD8_MASK 0x00000003
#define HWIO_GPIO2_PDR1_GPIO2_PDR1_PXPD9_SHFT 4
#define HWIO_GPIO2_PDR1_GPIO2_PDR1_PXPD9_MASK 0x00000030
#define HWIO_GPIO2_PDR1_GPIO2_PDR1_PXPD10_SHFT 8
#define HWIO_GPIO2_PDR1_GPIO2_PDR1_PXPD10_MASK 0x00000300
#define HWIO_GPIO2_PDR1_GPIO2_PDR1_PXPD11_SHFT 12
#define HWIO_GPIO2_PDR1_GPIO2_PDR1_PXPD11_MASK 0x00003000
#define HWIO_GPIO2_PDR1_GPIO2_PDR1_PXPD12_SHFT 16
#define HWIO_GPIO2_PDR1_GPIO2_PDR1_PXPD12_MASK 0x00030000
#define HWIO_GPIO2_PDR1_GPIO2_PDR1_PXPD13_SHFT 20
#define HWIO_GPIO2_PDR1_GPIO2_PDR1_PXPD13_MASK 0x00300000
#define HWIO_GPIO2_PDR1_GPIO2_PDR1_PXPD14_SHFT 24
#define HWIO_GPIO2_PDR1_GPIO2_PDR1_PXPD14_MASK 0x03000000
#define HWIO_GPIO2_PDR1_GPIO2_PDR1_PXPD15_SHFT 28
#define HWIO_GPIO2_PDR1_GPIO2_PDR1_PXPD15_MASK 0x30000000


//--------

#define HWIO_GPIO2_SDE_ADDR  0xF001025C  
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEN0_SHFT 0
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEN0_MASK 0x00000001
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEN1_SHFT 1
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEN1_MASK 0x00000002
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEN2_SHFT 2
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEN2_MASK 0x00000004
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEN3_SHFT 3
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEN3_MASK 0x00000008
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEN4_SHFT 4
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEN4_MASK 0x00000010
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEN5_SHFT 5
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEN5_MASK 0x00000020
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEN6_SHFT 6
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEN6_MASK 0x00000040
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEN7_SHFT 7
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEN7_MASK 0x00000080
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEN8_SHFT 8
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEN8_MASK 0x00000100
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEN9_SHFT 9
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEN9_MASK 0x00000200
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEN10_SHFT 10
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEN10_MASK 0x00000400
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEN11_SHFT 11
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEN11_MASK 0x00000800
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEN12_SHFT 12
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEN12_MASK 0x00001000
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEN13_SHFT 13
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEN13_MASK 0x00002000
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEN14_SHFT 14
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEN14_MASK 0x00004000
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEN15_SHFT 15
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEN15_MASK 0x00008000
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEF0_SHFT 16
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEF0_MASK 0x00010000
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEF1_SHFT 17
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEF1_MASK 0x00020000
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEF2_SHFT 18
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEF2_MASK 0x00040000
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEF3_SHFT 19
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEF3_MASK 0x00080000
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEF4_SHFT 20
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEF4_MASK 0x00100000
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEF5_SHFT 21
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEF5_MASK 0x00200000
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEF6_SHFT 22
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEF6_MASK 0x00400000
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEF7_SHFT 23
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEF7_MASK 0x00800000
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEF8_SHFT 24
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEF8_MASK 0x01000000
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEF9_SHFT 25
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEF9_MASK 0x02000000
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEF10_SHFT 26
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEF10_MASK 0x04000000
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEF11_SHFT 27
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEF11_MASK 0x08000000
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEF12_SHFT 28
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEF12_MASK 0x10000000
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEF13_SHFT 29
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEF13_MASK 0x20000000
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEF14_SHFT 30
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEF14_MASK 0x40000000
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEF15_SHFT 31
#define HWIO_GPIO2_SDE_GPIO2_SDE_SDEF15_MASK 0x80000000


//--------

#define HWIO_GPIO2_SDCTL_ADDR  0xF0010260  
#define HWIO_GPIO2_SDCTL_GPIO2_SDCTL_SWTRIG_SHFT 0
#define HWIO_GPIO2_SDCTL_GPIO2_SDCTL_SWTRIG_MASK 0x00000001
#define HWIO_GPIO2_SDCTL_GPIO2_SDCTL_LINKEN_SHFT 1
#define HWIO_GPIO2_SDCTL_GPIO2_SDCTL_LINKEN_MASK 0x00000002
#define HWIO_GPIO2_SDCTL_GPIO2_SDCTL_PSDEF_SHFT 2
#define HWIO_GPIO2_SDCTL_GPIO2_SDCTL_PSDEF_MASK 0x00000004


//--------

#define HWIO_GPIO2_ESR_ADDR  0xF0010264  
#define HWIO_GPIO2_ESR_GPIO2_ESR_EN0_SHFT 0
#define HWIO_GPIO2_ESR_GPIO2_ESR_EN0_MASK 0x00000001
#define HWIO_GPIO2_ESR_GPIO2_ESR_EN1_SHFT 1
#define HWIO_GPIO2_ESR_GPIO2_ESR_EN1_MASK 0x00000002
#define HWIO_GPIO2_ESR_GPIO2_ESR_EN2_SHFT 2
#define HWIO_GPIO2_ESR_GPIO2_ESR_EN2_MASK 0x00000004
#define HWIO_GPIO2_ESR_GPIO2_ESR_EN3_SHFT 3
#define HWIO_GPIO2_ESR_GPIO2_ESR_EN3_MASK 0x00000008
#define HWIO_GPIO2_ESR_GPIO2_ESR_EN4_SHFT 4
#define HWIO_GPIO2_ESR_GPIO2_ESR_EN4_MASK 0x00000010
#define HWIO_GPIO2_ESR_GPIO2_ESR_EN5_SHFT 5
#define HWIO_GPIO2_ESR_GPIO2_ESR_EN5_MASK 0x00000020
#define HWIO_GPIO2_ESR_GPIO2_ESR_EN6_SHFT 6
#define HWIO_GPIO2_ESR_GPIO2_ESR_EN6_MASK 0x00000040
#define HWIO_GPIO2_ESR_GPIO2_ESR_EN7_SHFT 7
#define HWIO_GPIO2_ESR_GPIO2_ESR_EN7_MASK 0x00000080
#define HWIO_GPIO2_ESR_GPIO2_ESR_EN8_SHFT 8
#define HWIO_GPIO2_ESR_GPIO2_ESR_EN8_MASK 0x00000100
#define HWIO_GPIO2_ESR_GPIO2_ESR_EN9_SHFT 9
#define HWIO_GPIO2_ESR_GPIO2_ESR_EN9_MASK 0x00000200
#define HWIO_GPIO2_ESR_GPIO2_ESR_EN10_SHFT 10
#define HWIO_GPIO2_ESR_GPIO2_ESR_EN10_MASK 0x00000400
#define HWIO_GPIO2_ESR_GPIO2_ESR_EN11_SHFT 11
#define HWIO_GPIO2_ESR_GPIO2_ESR_EN11_MASK 0x00000800
#define HWIO_GPIO2_ESR_GPIO2_ESR_EN12_SHFT 12
#define HWIO_GPIO2_ESR_GPIO2_ESR_EN12_MASK 0x00001000
#define HWIO_GPIO2_ESR_GPIO2_ESR_EN13_SHFT 13
#define HWIO_GPIO2_ESR_GPIO2_ESR_EN13_MASK 0x00002000
#define HWIO_GPIO2_ESR_GPIO2_ESR_EN14_SHFT 14
#define HWIO_GPIO2_ESR_GPIO2_ESR_EN14_MASK 0x00004000
#define HWIO_GPIO2_ESR_GPIO2_ESR_EN15_SHFT 15
#define HWIO_GPIO2_ESR_GPIO2_ESR_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO2_LOCK_ADDR  0xF0010268  
#define HWIO_GPIO2_LOCK_GPIO2_LOCK_P0LCK_SHFT 0
#define HWIO_GPIO2_LOCK_GPIO2_LOCK_P0LCK_MASK 0x00000001
#define HWIO_GPIO2_LOCK_GPIO2_LOCK_P1LCK_SHFT 1
#define HWIO_GPIO2_LOCK_GPIO2_LOCK_P1LCK_MASK 0x00000002
#define HWIO_GPIO2_LOCK_GPIO2_LOCK_P2LCK_SHFT 2
#define HWIO_GPIO2_LOCK_GPIO2_LOCK_P2LCK_MASK 0x00000004
#define HWIO_GPIO2_LOCK_GPIO2_LOCK_P3LCK_SHFT 3
#define HWIO_GPIO2_LOCK_GPIO2_LOCK_P3LCK_MASK 0x00000008
#define HWIO_GPIO2_LOCK_GPIO2_LOCK_P4LCK_SHFT 4
#define HWIO_GPIO2_LOCK_GPIO2_LOCK_P4LCK_MASK 0x00000010
#define HWIO_GPIO2_LOCK_GPIO2_LOCK_P5LCK_SHFT 5
#define HWIO_GPIO2_LOCK_GPIO2_LOCK_P5LCK_MASK 0x00000020
#define HWIO_GPIO2_LOCK_GPIO2_LOCK_P6LCK_SHFT 6
#define HWIO_GPIO2_LOCK_GPIO2_LOCK_P6LCK_MASK 0x00000040
#define HWIO_GPIO2_LOCK_GPIO2_LOCK_P7LCK_SHFT 7
#define HWIO_GPIO2_LOCK_GPIO2_LOCK_P7LCK_MASK 0x00000080
#define HWIO_GPIO2_LOCK_GPIO2_LOCK_P8LCK_SHFT 8
#define HWIO_GPIO2_LOCK_GPIO2_LOCK_P8LCK_MASK 0x00000100
#define HWIO_GPIO2_LOCK_GPIO2_LOCK_P9LCK_SHFT 9
#define HWIO_GPIO2_LOCK_GPIO2_LOCK_P9LCK_MASK 0x00000200
#define HWIO_GPIO2_LOCK_GPIO2_LOCK_P10LCK_SHFT 10
#define HWIO_GPIO2_LOCK_GPIO2_LOCK_P10LCK_MASK 0x00000400
#define HWIO_GPIO2_LOCK_GPIO2_LOCK_P11LCK_SHFT 11
#define HWIO_GPIO2_LOCK_GPIO2_LOCK_P11LCK_MASK 0x00000800
#define HWIO_GPIO2_LOCK_GPIO2_LOCK_P12LCK_SHFT 12
#define HWIO_GPIO2_LOCK_GPIO2_LOCK_P12LCK_MASK 0x00001000
#define HWIO_GPIO2_LOCK_GPIO2_LOCK_P13LCK_SHFT 13
#define HWIO_GPIO2_LOCK_GPIO2_LOCK_P13LCK_MASK 0x00002000
#define HWIO_GPIO2_LOCK_GPIO2_LOCK_P14LCK_SHFT 14
#define HWIO_GPIO2_LOCK_GPIO2_LOCK_P14LCK_MASK 0x00004000
#define HWIO_GPIO2_LOCK_GPIO2_LOCK_P15LCK_SHFT 15
#define HWIO_GPIO2_LOCK_GPIO2_LOCK_P15LCK_MASK 0x00008000
#define HWIO_GPIO2_LOCK_GPIO2_LOCK_PXLCKKEY_SHFT 16
#define HWIO_GPIO2_LOCK_GPIO2_LOCK_PXLCKKEY_MASK 0xffff0000


//--------

#define HWIO_GPIO2_SDETRMOD_ADDR  0xF001026C  
#define HWIO_GPIO2_SDETRMOD_GPIO2_SDETRMOD_TGSEL0_SHFT 0
#define HWIO_GPIO2_SDETRMOD_GPIO2_SDETRMOD_TGSEL0_MASK 0x00000001
#define HWIO_GPIO2_SDETRMOD_GPIO2_SDETRMOD_TGSEL1_SHFT 1
#define HWIO_GPIO2_SDETRMOD_GPIO2_SDETRMOD_TGSEL1_MASK 0x00000002
#define HWIO_GPIO2_SDETRMOD_GPIO2_SDETRMOD_TGSEL2_SHFT 2
#define HWIO_GPIO2_SDETRMOD_GPIO2_SDETRMOD_TGSEL2_MASK 0x00000004
#define HWIO_GPIO2_SDETRMOD_GPIO2_SDETRMOD_TGSEL3_SHFT 3
#define HWIO_GPIO2_SDETRMOD_GPIO2_SDETRMOD_TGSEL3_MASK 0x00000008
#define HWIO_GPIO2_SDETRMOD_GPIO2_SDETRMOD_TGSEL4_SHFT 4
#define HWIO_GPIO2_SDETRMOD_GPIO2_SDETRMOD_TGSEL4_MASK 0x00000010
#define HWIO_GPIO2_SDETRMOD_GPIO2_SDETRMOD_TGSEL5_SHFT 5
#define HWIO_GPIO2_SDETRMOD_GPIO2_SDETRMOD_TGSEL5_MASK 0x00000020
#define HWIO_GPIO2_SDETRMOD_GPIO2_SDETRMOD_TGSEL6_SHFT 6
#define HWIO_GPIO2_SDETRMOD_GPIO2_SDETRMOD_TGSEL6_MASK 0x00000040
#define HWIO_GPIO2_SDETRMOD_GPIO2_SDETRMOD_TGSEL7_SHFT 7
#define HWIO_GPIO2_SDETRMOD_GPIO2_SDETRMOD_TGSEL7_MASK 0x00000080
#define HWIO_GPIO2_SDETRMOD_GPIO2_SDETRMOD_TGSEL8_SHFT 8
#define HWIO_GPIO2_SDETRMOD_GPIO2_SDETRMOD_TGSEL8_MASK 0x00000100
#define HWIO_GPIO2_SDETRMOD_GPIO2_SDETRMOD_TGSEL9_SHFT 9
#define HWIO_GPIO2_SDETRMOD_GPIO2_SDETRMOD_TGSEL9_MASK 0x00000200
#define HWIO_GPIO2_SDETRMOD_GPIO2_SDETRMOD_TGSEL10_SHFT 10
#define HWIO_GPIO2_SDETRMOD_GPIO2_SDETRMOD_TGSEL10_MASK 0x00000400
#define HWIO_GPIO2_SDETRMOD_GPIO2_SDETRMOD_TGSEL11_SHFT 11
#define HWIO_GPIO2_SDETRMOD_GPIO2_SDETRMOD_TGSEL11_MASK 0x00000800
#define HWIO_GPIO2_SDETRMOD_GPIO2_SDETRMOD_TGSEL12_SHFT 12
#define HWIO_GPIO2_SDETRMOD_GPIO2_SDETRMOD_TGSEL12_MASK 0x00001000
#define HWIO_GPIO2_SDETRMOD_GPIO2_SDETRMOD_TGSEL13_SHFT 13
#define HWIO_GPIO2_SDETRMOD_GPIO2_SDETRMOD_TGSEL13_MASK 0x00002000
#define HWIO_GPIO2_SDETRMOD_GPIO2_SDETRMOD_TGSEL14_SHFT 14
#define HWIO_GPIO2_SDETRMOD_GPIO2_SDETRMOD_TGSEL14_MASK 0x00004000
#define HWIO_GPIO2_SDETRMOD_GPIO2_SDETRMOD_TGSEL15_SHFT 15
#define HWIO_GPIO2_SDETRMOD_GPIO2_SDETRMOD_TGSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO2_PCSR_ADDR  0xF0010270  
#define HWIO_GPIO2_PCSR_GPIO2_PCSR_SEL0_SHFT 0
#define HWIO_GPIO2_PCSR_GPIO2_PCSR_SEL0_MASK 0x00000001
#define HWIO_GPIO2_PCSR_GPIO2_PCSR_SEL1_SHFT 1
#define HWIO_GPIO2_PCSR_GPIO2_PCSR_SEL1_MASK 0x00000002
#define HWIO_GPIO2_PCSR_GPIO2_PCSR_SEL2_SHFT 2
#define HWIO_GPIO2_PCSR_GPIO2_PCSR_SEL2_MASK 0x00000004
#define HWIO_GPIO2_PCSR_GPIO2_PCSR_SEL3_SHFT 3
#define HWIO_GPIO2_PCSR_GPIO2_PCSR_SEL3_MASK 0x00000008
#define HWIO_GPIO2_PCSR_GPIO2_PCSR_SEL4_SHFT 4
#define HWIO_GPIO2_PCSR_GPIO2_PCSR_SEL4_MASK 0x00000010
#define HWIO_GPIO2_PCSR_GPIO2_PCSR_SEL5_SHFT 5
#define HWIO_GPIO2_PCSR_GPIO2_PCSR_SEL5_MASK 0x00000020
#define HWIO_GPIO2_PCSR_GPIO2_PCSR_SEL6_SHFT 6
#define HWIO_GPIO2_PCSR_GPIO2_PCSR_SEL6_MASK 0x00000040
#define HWIO_GPIO2_PCSR_GPIO2_PCSR_SEL7_SHFT 7
#define HWIO_GPIO2_PCSR_GPIO2_PCSR_SEL7_MASK 0x00000080
#define HWIO_GPIO2_PCSR_GPIO2_PCSR_SEL8_SHFT 8
#define HWIO_GPIO2_PCSR_GPIO2_PCSR_SEL8_MASK 0x00000100
#define HWIO_GPIO2_PCSR_GPIO2_PCSR_SEL9_SHFT 9
#define HWIO_GPIO2_PCSR_GPIO2_PCSR_SEL9_MASK 0x00000200
#define HWIO_GPIO2_PCSR_GPIO2_PCSR_SEL10_SHFT 10
#define HWIO_GPIO2_PCSR_GPIO2_PCSR_SEL10_MASK 0x00000400
#define HWIO_GPIO2_PCSR_GPIO2_PCSR_SEL11_SHFT 11
#define HWIO_GPIO2_PCSR_GPIO2_PCSR_SEL11_MASK 0x00000800
#define HWIO_GPIO2_PCSR_GPIO2_PCSR_SEL12_SHFT 12
#define HWIO_GPIO2_PCSR_GPIO2_PCSR_SEL12_MASK 0x00001000
#define HWIO_GPIO2_PCSR_GPIO2_PCSR_SEL13_SHFT 13
#define HWIO_GPIO2_PCSR_GPIO2_PCSR_SEL13_MASK 0x00002000
#define HWIO_GPIO2_PCSR_GPIO2_PCSR_SEL14_SHFT 14
#define HWIO_GPIO2_PCSR_GPIO2_PCSR_SEL14_MASK 0x00004000
#define HWIO_GPIO2_PCSR_GPIO2_PCSR_SEL15_SHFT 15
#define HWIO_GPIO2_PCSR_GPIO2_PCSR_SEL15_MASK 0x00008000


//--------

#define HWIO_GPIO2_INEN_ADDR  0xF0010274  
#define HWIO_GPIO2_INEN_GPIO2_INEN_EN0_SHFT 0
#define HWIO_GPIO2_INEN_GPIO2_INEN_EN0_MASK 0x00000001
#define HWIO_GPIO2_INEN_GPIO2_INEN_EN1_SHFT 1
#define HWIO_GPIO2_INEN_GPIO2_INEN_EN1_MASK 0x00000002
#define HWIO_GPIO2_INEN_GPIO2_INEN_EN2_SHFT 2
#define HWIO_GPIO2_INEN_GPIO2_INEN_EN2_MASK 0x00000004
#define HWIO_GPIO2_INEN_GPIO2_INEN_EN3_SHFT 3
#define HWIO_GPIO2_INEN_GPIO2_INEN_EN3_MASK 0x00000008
#define HWIO_GPIO2_INEN_GPIO2_INEN_EN4_SHFT 4
#define HWIO_GPIO2_INEN_GPIO2_INEN_EN4_MASK 0x00000010
#define HWIO_GPIO2_INEN_GPIO2_INEN_EN5_SHFT 5
#define HWIO_GPIO2_INEN_GPIO2_INEN_EN5_MASK 0x00000020
#define HWIO_GPIO2_INEN_GPIO2_INEN_EN6_SHFT 6
#define HWIO_GPIO2_INEN_GPIO2_INEN_EN6_MASK 0x00000040
#define HWIO_GPIO2_INEN_GPIO2_INEN_EN7_SHFT 7
#define HWIO_GPIO2_INEN_GPIO2_INEN_EN7_MASK 0x00000080
#define HWIO_GPIO2_INEN_GPIO2_INEN_EN8_SHFT 8
#define HWIO_GPIO2_INEN_GPIO2_INEN_EN8_MASK 0x00000100
#define HWIO_GPIO2_INEN_GPIO2_INEN_EN9_SHFT 9
#define HWIO_GPIO2_INEN_GPIO2_INEN_EN9_MASK 0x00000200
#define HWIO_GPIO2_INEN_GPIO2_INEN_EN10_SHFT 10
#define HWIO_GPIO2_INEN_GPIO2_INEN_EN10_MASK 0x00000400
#define HWIO_GPIO2_INEN_GPIO2_INEN_EN11_SHFT 11
#define HWIO_GPIO2_INEN_GPIO2_INEN_EN11_MASK 0x00000800
#define HWIO_GPIO2_INEN_GPIO2_INEN_EN12_SHFT 12
#define HWIO_GPIO2_INEN_GPIO2_INEN_EN12_MASK 0x00001000
#define HWIO_GPIO2_INEN_GPIO2_INEN_EN13_SHFT 13
#define HWIO_GPIO2_INEN_GPIO2_INEN_EN13_MASK 0x00002000
#define HWIO_GPIO2_INEN_GPIO2_INEN_EN14_SHFT 14
#define HWIO_GPIO2_INEN_GPIO2_INEN_EN14_MASK 0x00004000
#define HWIO_GPIO2_INEN_GPIO2_INEN_EN15_SHFT 15
#define HWIO_GPIO2_INEN_GPIO2_INEN_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO2_PUDRST_ADDR  0xF0010278  
#define HWIO_GPIO2_PUDRST_GPIO2_PUDRST_PDSEL0_SHFT 0
#define HWIO_GPIO2_PUDRST_GPIO2_PUDRST_PDSEL0_MASK 0x00000001
#define HWIO_GPIO2_PUDRST_GPIO2_PUDRST_PDSEL1_SHFT 1
#define HWIO_GPIO2_PUDRST_GPIO2_PUDRST_PDSEL1_MASK 0x00000002
#define HWIO_GPIO2_PUDRST_GPIO2_PUDRST_PDSEL2_SHFT 2
#define HWIO_GPIO2_PUDRST_GPIO2_PUDRST_PDSEL2_MASK 0x00000004
#define HWIO_GPIO2_PUDRST_GPIO2_PUDRST_PDSEL3_SHFT 3
#define HWIO_GPIO2_PUDRST_GPIO2_PUDRST_PDSEL3_MASK 0x00000008
#define HWIO_GPIO2_PUDRST_GPIO2_PUDRST_PDSEL4_SHFT 4
#define HWIO_GPIO2_PUDRST_GPIO2_PUDRST_PDSEL4_MASK 0x00000010
#define HWIO_GPIO2_PUDRST_GPIO2_PUDRST_PDSEL5_SHFT 5
#define HWIO_GPIO2_PUDRST_GPIO2_PUDRST_PDSEL5_MASK 0x00000020
#define HWIO_GPIO2_PUDRST_GPIO2_PUDRST_PDSEL6_SHFT 6
#define HWIO_GPIO2_PUDRST_GPIO2_PUDRST_PDSEL6_MASK 0x00000040
#define HWIO_GPIO2_PUDRST_GPIO2_PUDRST_PDSEL7_SHFT 7
#define HWIO_GPIO2_PUDRST_GPIO2_PUDRST_PDSEL7_MASK 0x00000080
#define HWIO_GPIO2_PUDRST_GPIO2_PUDRST_PDSEL8_SHFT 8
#define HWIO_GPIO2_PUDRST_GPIO2_PUDRST_PDSEL8_MASK 0x00000100
#define HWIO_GPIO2_PUDRST_GPIO2_PUDRST_PDSEL9_SHFT 9
#define HWIO_GPIO2_PUDRST_GPIO2_PUDRST_PDSEL9_MASK 0x00000200
#define HWIO_GPIO2_PUDRST_GPIO2_PUDRST_PDSEL10_SHFT 10
#define HWIO_GPIO2_PUDRST_GPIO2_PUDRST_PDSEL10_MASK 0x00000400
#define HWIO_GPIO2_PUDRST_GPIO2_PUDRST_PDSEL11_SHFT 11
#define HWIO_GPIO2_PUDRST_GPIO2_PUDRST_PDSEL11_MASK 0x00000800
#define HWIO_GPIO2_PUDRST_GPIO2_PUDRST_PDSEL12_SHFT 12
#define HWIO_GPIO2_PUDRST_GPIO2_PUDRST_PDSEL12_MASK 0x00001000
#define HWIO_GPIO2_PUDRST_GPIO2_PUDRST_PDSEL13_SHFT 13
#define HWIO_GPIO2_PUDRST_GPIO2_PUDRST_PDSEL13_MASK 0x00002000
#define HWIO_GPIO2_PUDRST_GPIO2_PUDRST_PDSEL14_SHFT 14
#define HWIO_GPIO2_PUDRST_GPIO2_PUDRST_PDSEL14_MASK 0x00004000
#define HWIO_GPIO2_PUDRST_GPIO2_PUDRST_PDSEL15_SHFT 15
#define HWIO_GPIO2_PUDRST_GPIO2_PUDRST_PDSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO3_INFO_ADDR  0xF0010300  
#define HWIO_GPIO3_INFO_GPIO3_INFO_MODREV_SHFT 0
#define HWIO_GPIO3_INFO_GPIO3_INFO_MODREV_MASK 0x000000ff
#define HWIO_GPIO3_INFO_GPIO3_INFO_MODTYPE_SHFT 8
#define HWIO_GPIO3_INFO_GPIO3_INFO_MODTYPE_MASK 0x0000ff00
#define HWIO_GPIO3_INFO_GPIO3_INFO_MODNUMBER_SHFT 16
#define HWIO_GPIO3_INFO_GPIO3_INFO_MODNUMBER_MASK 0xffff0000


//--------

#define HWIO_GPIO3_ACES0_ADDR  0xF0010304  
#define HWIO_GPIO3_ACES0_GPIO3_ACES0_EN0_SHFT 0
#define HWIO_GPIO3_ACES0_GPIO3_ACES0_EN0_MASK 0x00000001
#define HWIO_GPIO3_ACES0_GPIO3_ACES0_EN1_SHFT 1
#define HWIO_GPIO3_ACES0_GPIO3_ACES0_EN1_MASK 0x00000002
#define HWIO_GPIO3_ACES0_GPIO3_ACES0_EN2_SHFT 2
#define HWIO_GPIO3_ACES0_GPIO3_ACES0_EN2_MASK 0x00000004
#define HWIO_GPIO3_ACES0_GPIO3_ACES0_EN3_SHFT 3
#define HWIO_GPIO3_ACES0_GPIO3_ACES0_EN3_MASK 0x00000008
#define HWIO_GPIO3_ACES0_GPIO3_ACES0_EN4_SHFT 4
#define HWIO_GPIO3_ACES0_GPIO3_ACES0_EN4_MASK 0x00000010
#define HWIO_GPIO3_ACES0_GPIO3_ACES0_EN5_SHFT 5
#define HWIO_GPIO3_ACES0_GPIO3_ACES0_EN5_MASK 0x00000020
#define HWIO_GPIO3_ACES0_GPIO3_ACES0_EN6_SHFT 6
#define HWIO_GPIO3_ACES0_GPIO3_ACES0_EN6_MASK 0x00000040
#define HWIO_GPIO3_ACES0_GPIO3_ACES0_EN7_SHFT 7
#define HWIO_GPIO3_ACES0_GPIO3_ACES0_EN7_MASK 0x00000080
#define HWIO_GPIO3_ACES0_GPIO3_ACES0_EN8_SHFT 8
#define HWIO_GPIO3_ACES0_GPIO3_ACES0_EN8_MASK 0x00000100
#define HWIO_GPIO3_ACES0_GPIO3_ACES0_EN9_SHFT 9
#define HWIO_GPIO3_ACES0_GPIO3_ACES0_EN9_MASK 0x00000200
#define HWIO_GPIO3_ACES0_GPIO3_ACES0_EN10_SHFT 10
#define HWIO_GPIO3_ACES0_GPIO3_ACES0_EN10_MASK 0x00000400
#define HWIO_GPIO3_ACES0_GPIO3_ACES0_EN11_SHFT 11
#define HWIO_GPIO3_ACES0_GPIO3_ACES0_EN11_MASK 0x00000800
#define HWIO_GPIO3_ACES0_GPIO3_ACES0_EN12_SHFT 12
#define HWIO_GPIO3_ACES0_GPIO3_ACES0_EN12_MASK 0x00001000
#define HWIO_GPIO3_ACES0_GPIO3_ACES0_EN13_SHFT 13
#define HWIO_GPIO3_ACES0_GPIO3_ACES0_EN13_MASK 0x00002000
#define HWIO_GPIO3_ACES0_GPIO3_ACES0_EN14_SHFT 14
#define HWIO_GPIO3_ACES0_GPIO3_ACES0_EN14_MASK 0x00004000
#define HWIO_GPIO3_ACES0_GPIO3_ACES0_EN15_SHFT 15
#define HWIO_GPIO3_ACES0_GPIO3_ACES0_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO3_ACES1_ADDR  0xF0010308  


//--------

#define HWIO_GPIO3_PIR_ADDR  0xF001030C  
#define HWIO_GPIO3_PIR_GPIO3_PIR_PXPIR0_SHFT 0
#define HWIO_GPIO3_PIR_GPIO3_PIR_PXPIR0_MASK 0x00000001
#define HWIO_GPIO3_PIR_GPIO3_PIR_PXPIR1_SHFT 1
#define HWIO_GPIO3_PIR_GPIO3_PIR_PXPIR1_MASK 0x00000002
#define HWIO_GPIO3_PIR_GPIO3_PIR_PXPIR2_SHFT 2
#define HWIO_GPIO3_PIR_GPIO3_PIR_PXPIR2_MASK 0x00000004
#define HWIO_GPIO3_PIR_GPIO3_PIR_PXPIR3_SHFT 3
#define HWIO_GPIO3_PIR_GPIO3_PIR_PXPIR3_MASK 0x00000008
#define HWIO_GPIO3_PIR_GPIO3_PIR_PXPIR4_SHFT 4
#define HWIO_GPIO3_PIR_GPIO3_PIR_PXPIR4_MASK 0x00000010
#define HWIO_GPIO3_PIR_GPIO3_PIR_PXPIR5_SHFT 5
#define HWIO_GPIO3_PIR_GPIO3_PIR_PXPIR5_MASK 0x00000020
#define HWIO_GPIO3_PIR_GPIO3_PIR_PXPIR6_SHFT 6
#define HWIO_GPIO3_PIR_GPIO3_PIR_PXPIR6_MASK 0x00000040
#define HWIO_GPIO3_PIR_GPIO3_PIR_PXPIR7_SHFT 7
#define HWIO_GPIO3_PIR_GPIO3_PIR_PXPIR7_MASK 0x00000080
#define HWIO_GPIO3_PIR_GPIO3_PIR_PXPIR8_SHFT 8
#define HWIO_GPIO3_PIR_GPIO3_PIR_PXPIR8_MASK 0x00000100
#define HWIO_GPIO3_PIR_GPIO3_PIR_PXPIR9_SHFT 9
#define HWIO_GPIO3_PIR_GPIO3_PIR_PXPIR9_MASK 0x00000200
#define HWIO_GPIO3_PIR_GPIO3_PIR_PXPIR10_SHFT 10
#define HWIO_GPIO3_PIR_GPIO3_PIR_PXPIR10_MASK 0x00000400
#define HWIO_GPIO3_PIR_GPIO3_PIR_PXPIR11_SHFT 11
#define HWIO_GPIO3_PIR_GPIO3_PIR_PXPIR11_MASK 0x00000800
#define HWIO_GPIO3_PIR_GPIO3_PIR_PXPIR12_SHFT 12
#define HWIO_GPIO3_PIR_GPIO3_PIR_PXPIR12_MASK 0x00001000
#define HWIO_GPIO3_PIR_GPIO3_PIR_PXPIR13_SHFT 13
#define HWIO_GPIO3_PIR_GPIO3_PIR_PXPIR13_MASK 0x00002000
#define HWIO_GPIO3_PIR_GPIO3_PIR_PXPIR14_SHFT 14
#define HWIO_GPIO3_PIR_GPIO3_PIR_PXPIR14_MASK 0x00004000
#define HWIO_GPIO3_PIR_GPIO3_PIR_PXPIR15_SHFT 15
#define HWIO_GPIO3_PIR_GPIO3_PIR_PXPIR15_MASK 0x00008000


//--------

#define HWIO_GPIO3_POR_ADDR  0xF0010310  
#define HWIO_GPIO3_POR_GPIO3_POR_PXPOR0_SHFT 0
#define HWIO_GPIO3_POR_GPIO3_POR_PXPOR0_MASK 0x00000001
#define HWIO_GPIO3_POR_GPIO3_POR_PXPOR1_SHFT 1
#define HWIO_GPIO3_POR_GPIO3_POR_PXPOR1_MASK 0x00000002
#define HWIO_GPIO3_POR_GPIO3_POR_PXPOR2_SHFT 2
#define HWIO_GPIO3_POR_GPIO3_POR_PXPOR2_MASK 0x00000004
#define HWIO_GPIO3_POR_GPIO3_POR_PXPOR3_SHFT 3
#define HWIO_GPIO3_POR_GPIO3_POR_PXPOR3_MASK 0x00000008
#define HWIO_GPIO3_POR_GPIO3_POR_PXPOR4_SHFT 4
#define HWIO_GPIO3_POR_GPIO3_POR_PXPOR4_MASK 0x00000010
#define HWIO_GPIO3_POR_GPIO3_POR_PXPOR5_SHFT 5
#define HWIO_GPIO3_POR_GPIO3_POR_PXPOR5_MASK 0x00000020
#define HWIO_GPIO3_POR_GPIO3_POR_PXPOR6_SHFT 6
#define HWIO_GPIO3_POR_GPIO3_POR_PXPOR6_MASK 0x00000040
#define HWIO_GPIO3_POR_GPIO3_POR_PXPOR7_SHFT 7
#define HWIO_GPIO3_POR_GPIO3_POR_PXPOR7_MASK 0x00000080
#define HWIO_GPIO3_POR_GPIO3_POR_PXPOR8_SHFT 8
#define HWIO_GPIO3_POR_GPIO3_POR_PXPOR8_MASK 0x00000100
#define HWIO_GPIO3_POR_GPIO3_POR_PXPOR9_SHFT 9
#define HWIO_GPIO3_POR_GPIO3_POR_PXPOR9_MASK 0x00000200
#define HWIO_GPIO3_POR_GPIO3_POR_PXPOR10_SHFT 10
#define HWIO_GPIO3_POR_GPIO3_POR_PXPOR10_MASK 0x00000400
#define HWIO_GPIO3_POR_GPIO3_POR_PXPOR11_SHFT 11
#define HWIO_GPIO3_POR_GPIO3_POR_PXPOR11_MASK 0x00000800
#define HWIO_GPIO3_POR_GPIO3_POR_PXPOR12_SHFT 12
#define HWIO_GPIO3_POR_GPIO3_POR_PXPOR12_MASK 0x00001000
#define HWIO_GPIO3_POR_GPIO3_POR_PXPOR13_SHFT 13
#define HWIO_GPIO3_POR_GPIO3_POR_PXPOR13_MASK 0x00002000
#define HWIO_GPIO3_POR_GPIO3_POR_PXPOR14_SHFT 14
#define HWIO_GPIO3_POR_GPIO3_POR_PXPOR14_MASK 0x00004000
#define HWIO_GPIO3_POR_GPIO3_POR_PXPOR15_SHFT 15
#define HWIO_GPIO3_POR_GPIO3_POR_PXPOR15_MASK 0x00008000


//--------

#define HWIO_GPIO3_POSCR_ADDR  0xF0010314  
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PS0_SHFT 0
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PS0_MASK 0x00000001
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PS1_SHFT 1
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PS1_MASK 0x00000002
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PS2_SHFT 2
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PS2_MASK 0x00000004
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PS3_SHFT 3
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PS3_MASK 0x00000008
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PS4_SHFT 4
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PS4_MASK 0x00000010
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PS5_SHFT 5
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PS5_MASK 0x00000020
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PS6_SHFT 6
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PS6_MASK 0x00000040
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PS7_SHFT 7
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PS7_MASK 0x00000080
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PS8_SHFT 8
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PS8_MASK 0x00000100
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PS9_SHFT 9
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PS9_MASK 0x00000200
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PS10_SHFT 10
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PS10_MASK 0x00000400
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PS11_SHFT 11
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PS11_MASK 0x00000800
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PS12_SHFT 12
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PS12_MASK 0x00001000
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PS13_SHFT 13
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PS13_MASK 0x00002000
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PS14_SHFT 14
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PS14_MASK 0x00004000
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PS15_SHFT 15
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PS15_MASK 0x00008000
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PC0_SHFT 16
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PC0_MASK 0x00010000
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PC1_SHFT 17
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PC1_MASK 0x00020000
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PC2_SHFT 18
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PC2_MASK 0x00040000
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PC3_SHFT 19
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PC3_MASK 0x00080000
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PC4_SHFT 20
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PC4_MASK 0x00100000
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PC5_SHFT 21
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PC5_MASK 0x00200000
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PC6_SHFT 22
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PC6_MASK 0x00400000
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PC7_SHFT 23
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PC7_MASK 0x00800000
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PC8_SHFT 24
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PC8_MASK 0x01000000
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PC9_SHFT 25
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PC9_MASK 0x02000000
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PC10_SHFT 26
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PC10_MASK 0x04000000
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PC11_SHFT 27
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PC11_MASK 0x08000000
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PC12_SHFT 28
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PC12_MASK 0x10000000
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PC13_SHFT 29
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PC13_MASK 0x20000000
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PC14_SHFT 30
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PC14_MASK 0x40000000
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PC15_SHFT 31
#define HWIO_GPIO3_POSCR_GPIO3_POSCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO3_POSR_ADDR  0xF0010318  
#define HWIO_GPIO3_POSR_GPIO3_POSR_PS0_SHFT 0
#define HWIO_GPIO3_POSR_GPIO3_POSR_PS0_MASK 0x00000001
#define HWIO_GPIO3_POSR_GPIO3_POSR_PS1_SHFT 1
#define HWIO_GPIO3_POSR_GPIO3_POSR_PS1_MASK 0x00000002
#define HWIO_GPIO3_POSR_GPIO3_POSR_PS2_SHFT 2
#define HWIO_GPIO3_POSR_GPIO3_POSR_PS2_MASK 0x00000004
#define HWIO_GPIO3_POSR_GPIO3_POSR_PS3_SHFT 3
#define HWIO_GPIO3_POSR_GPIO3_POSR_PS3_MASK 0x00000008
#define HWIO_GPIO3_POSR_GPIO3_POSR_PS4_SHFT 4
#define HWIO_GPIO3_POSR_GPIO3_POSR_PS4_MASK 0x00000010
#define HWIO_GPIO3_POSR_GPIO3_POSR_PS5_SHFT 5
#define HWIO_GPIO3_POSR_GPIO3_POSR_PS5_MASK 0x00000020
#define HWIO_GPIO3_POSR_GPIO3_POSR_PS6_SHFT 6
#define HWIO_GPIO3_POSR_GPIO3_POSR_PS6_MASK 0x00000040
#define HWIO_GPIO3_POSR_GPIO3_POSR_PS7_SHFT 7
#define HWIO_GPIO3_POSR_GPIO3_POSR_PS7_MASK 0x00000080
#define HWIO_GPIO3_POSR_GPIO3_POSR_PS8_SHFT 8
#define HWIO_GPIO3_POSR_GPIO3_POSR_PS8_MASK 0x00000100
#define HWIO_GPIO3_POSR_GPIO3_POSR_PS9_SHFT 9
#define HWIO_GPIO3_POSR_GPIO3_POSR_PS9_MASK 0x00000200
#define HWIO_GPIO3_POSR_GPIO3_POSR_PS10_SHFT 10
#define HWIO_GPIO3_POSR_GPIO3_POSR_PS10_MASK 0x00000400
#define HWIO_GPIO3_POSR_GPIO3_POSR_PS11_SHFT 11
#define HWIO_GPIO3_POSR_GPIO3_POSR_PS11_MASK 0x00000800
#define HWIO_GPIO3_POSR_GPIO3_POSR_PS12_SHFT 12
#define HWIO_GPIO3_POSR_GPIO3_POSR_PS12_MASK 0x00001000
#define HWIO_GPIO3_POSR_GPIO3_POSR_PS13_SHFT 13
#define HWIO_GPIO3_POSR_GPIO3_POSR_PS13_MASK 0x00002000
#define HWIO_GPIO3_POSR_GPIO3_POSR_PS14_SHFT 14
#define HWIO_GPIO3_POSR_GPIO3_POSR_PS14_MASK 0x00004000
#define HWIO_GPIO3_POSR_GPIO3_POSR_PS15_SHFT 15
#define HWIO_GPIO3_POSR_GPIO3_POSR_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO3_POSR0_ADDR  0xF001031C  
#define HWIO_GPIO3_POSR0_GPIO3_POSR0_PS0_SHFT 0
#define HWIO_GPIO3_POSR0_GPIO3_POSR0_PS0_MASK 0x00000001
#define HWIO_GPIO3_POSR0_GPIO3_POSR0_PS1_SHFT 1
#define HWIO_GPIO3_POSR0_GPIO3_POSR0_PS1_MASK 0x00000002
#define HWIO_GPIO3_POSR0_GPIO3_POSR0_PS2_SHFT 2
#define HWIO_GPIO3_POSR0_GPIO3_POSR0_PS2_MASK 0x00000004
#define HWIO_GPIO3_POSR0_GPIO3_POSR0_PS3_SHFT 3
#define HWIO_GPIO3_POSR0_GPIO3_POSR0_PS3_MASK 0x00000008


//--------

#define HWIO_GPIO3_POSR4_ADDR  0xF0010320  
#define HWIO_GPIO3_POSR4_GPIO3_POSR4_PS4_SHFT 4
#define HWIO_GPIO3_POSR4_GPIO3_POSR4_PS4_MASK 0x00000010
#define HWIO_GPIO3_POSR4_GPIO3_POSR4_PS5_SHFT 5
#define HWIO_GPIO3_POSR4_GPIO3_POSR4_PS5_MASK 0x00000020
#define HWIO_GPIO3_POSR4_GPIO3_POSR4_PS6_SHFT 6
#define HWIO_GPIO3_POSR4_GPIO3_POSR4_PS6_MASK 0x00000040
#define HWIO_GPIO3_POSR4_GPIO3_POSR4_PS7_SHFT 7
#define HWIO_GPIO3_POSR4_GPIO3_POSR4_PS7_MASK 0x00000080


//--------

#define HWIO_GPIO3_POSR8_ADDR  0xF0010324  
#define HWIO_GPIO3_POSR8_GPIO3_POSR8_PS8_SHFT 8
#define HWIO_GPIO3_POSR8_GPIO3_POSR8_PS8_MASK 0x00000100
#define HWIO_GPIO3_POSR8_GPIO3_POSR8_PS9_SHFT 9
#define HWIO_GPIO3_POSR8_GPIO3_POSR8_PS9_MASK 0x00000200
#define HWIO_GPIO3_POSR8_GPIO3_POSR8_PS10_SHFT 10
#define HWIO_GPIO3_POSR8_GPIO3_POSR8_PS10_MASK 0x00000400
#define HWIO_GPIO3_POSR8_GPIO3_POSR8_PS11_SHFT 11
#define HWIO_GPIO3_POSR8_GPIO3_POSR8_PS11_MASK 0x00000800


//--------

#define HWIO_GPIO3_POSR12_ADDR  0xF0010328  
#define HWIO_GPIO3_POSR12_GPIO3_POSR12_PS12_SHFT 12
#define HWIO_GPIO3_POSR12_GPIO3_POSR12_PS12_MASK 0x00001000
#define HWIO_GPIO3_POSR12_GPIO3_POSR12_PS13_SHFT 13
#define HWIO_GPIO3_POSR12_GPIO3_POSR12_PS13_MASK 0x00002000
#define HWIO_GPIO3_POSR12_GPIO3_POSR12_PS14_SHFT 14
#define HWIO_GPIO3_POSR12_GPIO3_POSR12_PS14_MASK 0x00004000
#define HWIO_GPIO3_POSR12_GPIO3_POSR12_PS15_SHFT 15
#define HWIO_GPIO3_POSR12_GPIO3_POSR12_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO3_POCR_ADDR  0xF001032C  
#define HWIO_GPIO3_POCR_GPIO3_POCR_PC0_SHFT 16
#define HWIO_GPIO3_POCR_GPIO3_POCR_PC0_MASK 0x00010000
#define HWIO_GPIO3_POCR_GPIO3_POCR_PC1_SHFT 17
#define HWIO_GPIO3_POCR_GPIO3_POCR_PC1_MASK 0x00020000
#define HWIO_GPIO3_POCR_GPIO3_POCR_PC2_SHFT 18
#define HWIO_GPIO3_POCR_GPIO3_POCR_PC2_MASK 0x00040000
#define HWIO_GPIO3_POCR_GPIO3_POCR_PC3_SHFT 19
#define HWIO_GPIO3_POCR_GPIO3_POCR_PC3_MASK 0x00080000
#define HWIO_GPIO3_POCR_GPIO3_POCR_PC4_SHFT 20
#define HWIO_GPIO3_POCR_GPIO3_POCR_PC4_MASK 0x00100000
#define HWIO_GPIO3_POCR_GPIO3_POCR_PC5_SHFT 21
#define HWIO_GPIO3_POCR_GPIO3_POCR_PC5_MASK 0x00200000
#define HWIO_GPIO3_POCR_GPIO3_POCR_PC6_SHFT 22
#define HWIO_GPIO3_POCR_GPIO3_POCR_PC6_MASK 0x00400000
#define HWIO_GPIO3_POCR_GPIO3_POCR_PC7_SHFT 23
#define HWIO_GPIO3_POCR_GPIO3_POCR_PC7_MASK 0x00800000
#define HWIO_GPIO3_POCR_GPIO3_POCR_PC8_SHFT 24
#define HWIO_GPIO3_POCR_GPIO3_POCR_PC8_MASK 0x01000000
#define HWIO_GPIO3_POCR_GPIO3_POCR_PC9_SHFT 25
#define HWIO_GPIO3_POCR_GPIO3_POCR_PC9_MASK 0x02000000
#define HWIO_GPIO3_POCR_GPIO3_POCR_PC10_SHFT 26
#define HWIO_GPIO3_POCR_GPIO3_POCR_PC10_MASK 0x04000000
#define HWIO_GPIO3_POCR_GPIO3_POCR_PC11_SHFT 27
#define HWIO_GPIO3_POCR_GPIO3_POCR_PC11_MASK 0x08000000
#define HWIO_GPIO3_POCR_GPIO3_POCR_PC12_SHFT 28
#define HWIO_GPIO3_POCR_GPIO3_POCR_PC12_MASK 0x10000000
#define HWIO_GPIO3_POCR_GPIO3_POCR_PC13_SHFT 29
#define HWIO_GPIO3_POCR_GPIO3_POCR_PC13_MASK 0x20000000
#define HWIO_GPIO3_POCR_GPIO3_POCR_PC14_SHFT 30
#define HWIO_GPIO3_POCR_GPIO3_POCR_PC14_MASK 0x40000000
#define HWIO_GPIO3_POCR_GPIO3_POCR_PC15_SHFT 31
#define HWIO_GPIO3_POCR_GPIO3_POCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO3_POCR0_ADDR  0xF0010330  
#define HWIO_GPIO3_POCR0_GPIO3_POCR0_PC0_SHFT 16
#define HWIO_GPIO3_POCR0_GPIO3_POCR0_PC0_MASK 0x00010000
#define HWIO_GPIO3_POCR0_GPIO3_POCR0_PC1_SHFT 17
#define HWIO_GPIO3_POCR0_GPIO3_POCR0_PC1_MASK 0x00020000
#define HWIO_GPIO3_POCR0_GPIO3_POCR0_PC2_SHFT 18
#define HWIO_GPIO3_POCR0_GPIO3_POCR0_PC2_MASK 0x00040000
#define HWIO_GPIO3_POCR0_GPIO3_POCR0_PC3_SHFT 19
#define HWIO_GPIO3_POCR0_GPIO3_POCR0_PC3_MASK 0x00080000


//--------

#define HWIO_GPIO3_POCR4_ADDR  0xF0010334  
#define HWIO_GPIO3_POCR4_GPIO3_POCR4_PC4_SHFT 20
#define HWIO_GPIO3_POCR4_GPIO3_POCR4_PC4_MASK 0x00100000
#define HWIO_GPIO3_POCR4_GPIO3_POCR4_PC5_SHFT 21
#define HWIO_GPIO3_POCR4_GPIO3_POCR4_PC5_MASK 0x00200000
#define HWIO_GPIO3_POCR4_GPIO3_POCR4_PC6_SHFT 22
#define HWIO_GPIO3_POCR4_GPIO3_POCR4_PC6_MASK 0x00400000
#define HWIO_GPIO3_POCR4_GPIO3_POCR4_PC7_SHFT 23
#define HWIO_GPIO3_POCR4_GPIO3_POCR4_PC7_MASK 0x00800000


//--------

#define HWIO_GPIO3_POCR8_ADDR  0xF0010338  
#define HWIO_GPIO3_POCR8_GPIO3_POCR8_PC8_SHFT 24
#define HWIO_GPIO3_POCR8_GPIO3_POCR8_PC8_MASK 0x01000000
#define HWIO_GPIO3_POCR8_GPIO3_POCR8_PC9_SHFT 25
#define HWIO_GPIO3_POCR8_GPIO3_POCR8_PC9_MASK 0x02000000
#define HWIO_GPIO3_POCR8_GPIO3_POCR8_PC10_SHFT 26
#define HWIO_GPIO3_POCR8_GPIO3_POCR8_PC10_MASK 0x04000000
#define HWIO_GPIO3_POCR8_GPIO3_POCR8_PC11_SHFT 27
#define HWIO_GPIO3_POCR8_GPIO3_POCR8_PC11_MASK 0x08000000


//--------

#define HWIO_GPIO3_POCR12_ADDR  0xF001033C  
#define HWIO_GPIO3_POCR12_GPIO3_POCR12_PC12_SHFT 28
#define HWIO_GPIO3_POCR12_GPIO3_POCR12_PC12_MASK 0x10000000
#define HWIO_GPIO3_POCR12_GPIO3_POCR12_PC13_SHFT 29
#define HWIO_GPIO3_POCR12_GPIO3_POCR12_PC13_MASK 0x20000000
#define HWIO_GPIO3_POCR12_GPIO3_POCR12_PC14_SHFT 30
#define HWIO_GPIO3_POCR12_GPIO3_POCR12_PC14_MASK 0x40000000
#define HWIO_GPIO3_POCR12_GPIO3_POCR12_PC15_SHFT 31
#define HWIO_GPIO3_POCR12_GPIO3_POCR12_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO3_PUDEN_ADDR  0xF0010340  
#define HWIO_GPIO3_PUDEN_GPIO3_PUDEN_PXPUDEN0_SHFT 0
#define HWIO_GPIO3_PUDEN_GPIO3_PUDEN_PXPUDEN0_MASK 0x00000003
#define HWIO_GPIO3_PUDEN_GPIO3_PUDEN_PXPUDEN1_SHFT 2
#define HWIO_GPIO3_PUDEN_GPIO3_PUDEN_PXPUDEN1_MASK 0x0000000c
#define HWIO_GPIO3_PUDEN_GPIO3_PUDEN_PXPUDEN2_SHFT 4
#define HWIO_GPIO3_PUDEN_GPIO3_PUDEN_PXPUDEN2_MASK 0x00000030
#define HWIO_GPIO3_PUDEN_GPIO3_PUDEN_PXPUDEN3_SHFT 6
#define HWIO_GPIO3_PUDEN_GPIO3_PUDEN_PXPUDEN3_MASK 0x000000c0
#define HWIO_GPIO3_PUDEN_GPIO3_PUDEN_PXPUDEN4_SHFT 8
#define HWIO_GPIO3_PUDEN_GPIO3_PUDEN_PXPUDEN4_MASK 0x00000300
#define HWIO_GPIO3_PUDEN_GPIO3_PUDEN_PXPUDEN5_SHFT 10
#define HWIO_GPIO3_PUDEN_GPIO3_PUDEN_PXPUDEN5_MASK 0x00000c00
#define HWIO_GPIO3_PUDEN_GPIO3_PUDEN_PXPUDEN6_SHFT 12
#define HWIO_GPIO3_PUDEN_GPIO3_PUDEN_PXPUDEN6_MASK 0x00003000
#define HWIO_GPIO3_PUDEN_GPIO3_PUDEN_PXPUDEN7_SHFT 14
#define HWIO_GPIO3_PUDEN_GPIO3_PUDEN_PXPUDEN7_MASK 0x0000c000
#define HWIO_GPIO3_PUDEN_GPIO3_PUDEN_PXPUDEN8_SHFT 16
#define HWIO_GPIO3_PUDEN_GPIO3_PUDEN_PXPUDEN8_MASK 0x00030000
#define HWIO_GPIO3_PUDEN_GPIO3_PUDEN_PXPUDEN9_SHFT 18
#define HWIO_GPIO3_PUDEN_GPIO3_PUDEN_PXPUDEN9_MASK 0x000c0000
#define HWIO_GPIO3_PUDEN_GPIO3_PUDEN_PXPUDEN10_SHFT 20
#define HWIO_GPIO3_PUDEN_GPIO3_PUDEN_PXPUDEN10_MASK 0x00300000
#define HWIO_GPIO3_PUDEN_GPIO3_PUDEN_PXPUDEN11_SHFT 22
#define HWIO_GPIO3_PUDEN_GPIO3_PUDEN_PXPUDEN11_MASK 0x00c00000
#define HWIO_GPIO3_PUDEN_GPIO3_PUDEN_PXPUDEN12_SHFT 24
#define HWIO_GPIO3_PUDEN_GPIO3_PUDEN_PXPUDEN12_MASK 0x03000000
#define HWIO_GPIO3_PUDEN_GPIO3_PUDEN_PXPUDEN13_SHFT 26
#define HWIO_GPIO3_PUDEN_GPIO3_PUDEN_PXPUDEN13_MASK 0x0c000000
#define HWIO_GPIO3_PUDEN_GPIO3_PUDEN_PXPUDEN14_SHFT 28
#define HWIO_GPIO3_PUDEN_GPIO3_PUDEN_PXPUDEN14_MASK 0x30000000
#define HWIO_GPIO3_PUDEN_GPIO3_PUDEN_PXPUDEN15_SHFT 30
#define HWIO_GPIO3_PUDEN_GPIO3_PUDEN_PXPUDEN15_MASK 0xc0000000


//--------

#define HWIO_GPIO3_PODR_ADDR  0xF0010344  
#define HWIO_GPIO3_PODR_GPIO3_PODR_PXPODR0_SHFT 0
#define HWIO_GPIO3_PODR_GPIO3_PODR_PXPODR0_MASK 0x00000003
#define HWIO_GPIO3_PODR_GPIO3_PODR_PXPODR1_SHFT 2
#define HWIO_GPIO3_PODR_GPIO3_PODR_PXPODR1_MASK 0x0000000c
#define HWIO_GPIO3_PODR_GPIO3_PODR_PXPODR2_SHFT 4
#define HWIO_GPIO3_PODR_GPIO3_PODR_PXPODR2_MASK 0x00000030
#define HWIO_GPIO3_PODR_GPIO3_PODR_PXPODR3_SHFT 6
#define HWIO_GPIO3_PODR_GPIO3_PODR_PXPODR3_MASK 0x000000c0
#define HWIO_GPIO3_PODR_GPIO3_PODR_PXPODR4_SHFT 8
#define HWIO_GPIO3_PODR_GPIO3_PODR_PXPODR4_MASK 0x00000300
#define HWIO_GPIO3_PODR_GPIO3_PODR_PXPODR5_SHFT 10
#define HWIO_GPIO3_PODR_GPIO3_PODR_PXPODR5_MASK 0x00000c00
#define HWIO_GPIO3_PODR_GPIO3_PODR_PXPODR6_SHFT 12
#define HWIO_GPIO3_PODR_GPIO3_PODR_PXPODR6_MASK 0x00003000
#define HWIO_GPIO3_PODR_GPIO3_PODR_PXPODR7_SHFT 14
#define HWIO_GPIO3_PODR_GPIO3_PODR_PXPODR7_MASK 0x0000c000
#define HWIO_GPIO3_PODR_GPIO3_PODR_PXPODR8_SHFT 16
#define HWIO_GPIO3_PODR_GPIO3_PODR_PXPODR8_MASK 0x00030000
#define HWIO_GPIO3_PODR_GPIO3_PODR_PXPODR9_SHFT 18
#define HWIO_GPIO3_PODR_GPIO3_PODR_PXPODR9_MASK 0x000c0000
#define HWIO_GPIO3_PODR_GPIO3_PODR_PXPODR10_SHFT 20
#define HWIO_GPIO3_PODR_GPIO3_PODR_PXPODR10_MASK 0x00300000
#define HWIO_GPIO3_PODR_GPIO3_PODR_PXPODR11_SHFT 22
#define HWIO_GPIO3_PODR_GPIO3_PODR_PXPODR11_MASK 0x00c00000
#define HWIO_GPIO3_PODR_GPIO3_PODR_PXPODR12_SHFT 24
#define HWIO_GPIO3_PODR_GPIO3_PODR_PXPODR12_MASK 0x03000000
#define HWIO_GPIO3_PODR_GPIO3_PODR_PXPODR13_SHFT 26
#define HWIO_GPIO3_PODR_GPIO3_PODR_PXPODR13_MASK 0x0c000000
#define HWIO_GPIO3_PODR_GPIO3_PODR_PXPODR14_SHFT 28
#define HWIO_GPIO3_PODR_GPIO3_PODR_PXPODR14_MASK 0x30000000
#define HWIO_GPIO3_PODR_GPIO3_PODR_PXPODR15_SHFT 30
#define HWIO_GPIO3_PODR_GPIO3_PODR_PXPODR15_MASK 0xc0000000


//--------

#define HWIO_GPIO3_PMOD_ADDR  0xF0010348  
#define HWIO_GPIO3_PMOD_GPIO3_PMOD_PXMOD0_SHFT 0
#define HWIO_GPIO3_PMOD_GPIO3_PMOD_PXMOD0_MASK 0x00000003
#define HWIO_GPIO3_PMOD_GPIO3_PMOD_PXMOD1_SHFT 2
#define HWIO_GPIO3_PMOD_GPIO3_PMOD_PXMOD1_MASK 0x0000000c
#define HWIO_GPIO3_PMOD_GPIO3_PMOD_PXMOD2_SHFT 4
#define HWIO_GPIO3_PMOD_GPIO3_PMOD_PXMOD2_MASK 0x00000030
#define HWIO_GPIO3_PMOD_GPIO3_PMOD_PXMOD3_SHFT 6
#define HWIO_GPIO3_PMOD_GPIO3_PMOD_PXMOD3_MASK 0x000000c0
#define HWIO_GPIO3_PMOD_GPIO3_PMOD_PXMOD4_SHFT 8
#define HWIO_GPIO3_PMOD_GPIO3_PMOD_PXMOD4_MASK 0x00000300
#define HWIO_GPIO3_PMOD_GPIO3_PMOD_PXMOD5_SHFT 10
#define HWIO_GPIO3_PMOD_GPIO3_PMOD_PXMOD5_MASK 0x00000c00
#define HWIO_GPIO3_PMOD_GPIO3_PMOD_PXMOD6_SHFT 12
#define HWIO_GPIO3_PMOD_GPIO3_PMOD_PXMOD6_MASK 0x00003000
#define HWIO_GPIO3_PMOD_GPIO3_PMOD_PXMOD7_SHFT 14
#define HWIO_GPIO3_PMOD_GPIO3_PMOD_PXMOD7_MASK 0x0000c000
#define HWIO_GPIO3_PMOD_GPIO3_PMOD_PXMOD8_SHFT 16
#define HWIO_GPIO3_PMOD_GPIO3_PMOD_PXMOD8_MASK 0x00030000
#define HWIO_GPIO3_PMOD_GPIO3_PMOD_PXMOD9_SHFT 18
#define HWIO_GPIO3_PMOD_GPIO3_PMOD_PXMOD9_MASK 0x000c0000
#define HWIO_GPIO3_PMOD_GPIO3_PMOD_PXMOD10_SHFT 20
#define HWIO_GPIO3_PMOD_GPIO3_PMOD_PXMOD10_MASK 0x00300000
#define HWIO_GPIO3_PMOD_GPIO3_PMOD_PXMOD11_SHFT 22
#define HWIO_GPIO3_PMOD_GPIO3_PMOD_PXMOD11_MASK 0x00c00000
#define HWIO_GPIO3_PMOD_GPIO3_PMOD_PXMOD12_SHFT 24
#define HWIO_GPIO3_PMOD_GPIO3_PMOD_PXMOD12_MASK 0x03000000
#define HWIO_GPIO3_PMOD_GPIO3_PMOD_PXMOD13_SHFT 26
#define HWIO_GPIO3_PMOD_GPIO3_PMOD_PXMOD13_MASK 0x0c000000
#define HWIO_GPIO3_PMOD_GPIO3_PMOD_PXMOD14_SHFT 28
#define HWIO_GPIO3_PMOD_GPIO3_PMOD_PXMOD14_MASK 0x30000000
#define HWIO_GPIO3_PMOD_GPIO3_PMOD_PXMOD15_SHFT 30
#define HWIO_GPIO3_PMOD_GPIO3_PMOD_PXMOD15_MASK 0xc0000000


//--------

#define HWIO_GPIO3_PEROUT0_ADDR  0xF001034C  
#define HWIO_GPIO3_PEROUT0_GPIO3_PEROUT0_OUTSEL0_SHFT 0
#define HWIO_GPIO3_PEROUT0_GPIO3_PEROUT0_OUTSEL0_MASK 0x0000000f
#define HWIO_GPIO3_PEROUT0_GPIO3_PEROUT0_OUTSEL1_SHFT 4
#define HWIO_GPIO3_PEROUT0_GPIO3_PEROUT0_OUTSEL1_MASK 0x000000f0
#define HWIO_GPIO3_PEROUT0_GPIO3_PEROUT0_OUTSEL2_SHFT 8
#define HWIO_GPIO3_PEROUT0_GPIO3_PEROUT0_OUTSEL2_MASK 0x00000f00
#define HWIO_GPIO3_PEROUT0_GPIO3_PEROUT0_OUTSEL3_SHFT 12
#define HWIO_GPIO3_PEROUT0_GPIO3_PEROUT0_OUTSEL3_MASK 0x0000f000
#define HWIO_GPIO3_PEROUT0_GPIO3_PEROUT0_OUTSEL4_SHFT 16
#define HWIO_GPIO3_PEROUT0_GPIO3_PEROUT0_OUTSEL4_MASK 0x000f0000
#define HWIO_GPIO3_PEROUT0_GPIO3_PEROUT0_OUTSEL5_SHFT 20
#define HWIO_GPIO3_PEROUT0_GPIO3_PEROUT0_OUTSEL5_MASK 0x00f00000
#define HWIO_GPIO3_PEROUT0_GPIO3_PEROUT0_OUTSEL6_SHFT 24
#define HWIO_GPIO3_PEROUT0_GPIO3_PEROUT0_OUTSEL6_MASK 0x0f000000
#define HWIO_GPIO3_PEROUT0_GPIO3_PEROUT0_OUTSEL7_SHFT 28
#define HWIO_GPIO3_PEROUT0_GPIO3_PEROUT0_OUTSEL7_MASK 0xf0000000


//--------

#define HWIO_GPIO3_PEROUT1_ADDR  0xF0010350  
#define HWIO_GPIO3_PEROUT1_GPIO3_PEROUT1_OUTSEL8_SHFT 0
#define HWIO_GPIO3_PEROUT1_GPIO3_PEROUT1_OUTSEL8_MASK 0x0000000f
#define HWIO_GPIO3_PEROUT1_GPIO3_PEROUT1_OUTSEL9_SHFT 4
#define HWIO_GPIO3_PEROUT1_GPIO3_PEROUT1_OUTSEL9_MASK 0x000000f0
#define HWIO_GPIO3_PEROUT1_GPIO3_PEROUT1_OUTSEL10_SHFT 8
#define HWIO_GPIO3_PEROUT1_GPIO3_PEROUT1_OUTSEL10_MASK 0x00000f00
#define HWIO_GPIO3_PEROUT1_GPIO3_PEROUT1_OUTSEL11_SHFT 12
#define HWIO_GPIO3_PEROUT1_GPIO3_PEROUT1_OUTSEL11_MASK 0x0000f000
#define HWIO_GPIO3_PEROUT1_GPIO3_PEROUT1_OUTSEL12_SHFT 16
#define HWIO_GPIO3_PEROUT1_GPIO3_PEROUT1_OUTSEL12_MASK 0x000f0000
#define HWIO_GPIO3_PEROUT1_GPIO3_PEROUT1_OUTSEL13_SHFT 20
#define HWIO_GPIO3_PEROUT1_GPIO3_PEROUT1_OUTSEL13_MASK 0x00f00000
#define HWIO_GPIO3_PEROUT1_GPIO3_PEROUT1_OUTSEL14_SHFT 24
#define HWIO_GPIO3_PEROUT1_GPIO3_PEROUT1_OUTSEL14_MASK 0x0f000000
#define HWIO_GPIO3_PEROUT1_GPIO3_PEROUT1_OUTSEL15_SHFT 28
#define HWIO_GPIO3_PEROUT1_GPIO3_PEROUT1_OUTSEL15_MASK 0xf0000000


//--------

#define HWIO_GPIO3_PDR0_ADDR  0xF0010354  
#define HWIO_GPIO3_PDR0_GPIO3_PDR0_PXPD0_SHFT 0
#define HWIO_GPIO3_PDR0_GPIO3_PDR0_PXPD0_MASK 0x00000003
#define HWIO_GPIO3_PDR0_GPIO3_PDR0_PXPD1_SHFT 4
#define HWIO_GPIO3_PDR0_GPIO3_PDR0_PXPD1_MASK 0x00000030
#define HWIO_GPIO3_PDR0_GPIO3_PDR0_PXPD2_SHFT 8
#define HWIO_GPIO3_PDR0_GPIO3_PDR0_PXPD2_MASK 0x00000300
#define HWIO_GPIO3_PDR0_GPIO3_PDR0_PXPD3_SHFT 12
#define HWIO_GPIO3_PDR0_GPIO3_PDR0_PXPD3_MASK 0x00003000
#define HWIO_GPIO3_PDR0_GPIO3_PDR0_PXPD4_SHFT 16
#define HWIO_GPIO3_PDR0_GPIO3_PDR0_PXPD4_MASK 0x00030000
#define HWIO_GPIO3_PDR0_GPIO3_PDR0_PXPD5_SHFT 20
#define HWIO_GPIO3_PDR0_GPIO3_PDR0_PXPD5_MASK 0x00300000
#define HWIO_GPIO3_PDR0_GPIO3_PDR0_PXPD6_SHFT 24
#define HWIO_GPIO3_PDR0_GPIO3_PDR0_PXPD6_MASK 0x03000000
#define HWIO_GPIO3_PDR0_GPIO3_PDR0_PXPD7_SHFT 28
#define HWIO_GPIO3_PDR0_GPIO3_PDR0_PXPD7_MASK 0x30000000


//--------

#define HWIO_GPIO3_PDR1_ADDR  0xF0010358  
#define HWIO_GPIO3_PDR1_GPIO3_PDR1_PXPD8_SHFT 0
#define HWIO_GPIO3_PDR1_GPIO3_PDR1_PXPD8_MASK 0x00000003
#define HWIO_GPIO3_PDR1_GPIO3_PDR1_PXPD9_SHFT 4
#define HWIO_GPIO3_PDR1_GPIO3_PDR1_PXPD9_MASK 0x00000030
#define HWIO_GPIO3_PDR1_GPIO3_PDR1_PXPD10_SHFT 8
#define HWIO_GPIO3_PDR1_GPIO3_PDR1_PXPD10_MASK 0x00000300
#define HWIO_GPIO3_PDR1_GPIO3_PDR1_PXPD11_SHFT 12
#define HWIO_GPIO3_PDR1_GPIO3_PDR1_PXPD11_MASK 0x00003000
#define HWIO_GPIO3_PDR1_GPIO3_PDR1_PXPD12_SHFT 16
#define HWIO_GPIO3_PDR1_GPIO3_PDR1_PXPD12_MASK 0x00030000
#define HWIO_GPIO3_PDR1_GPIO3_PDR1_PXPD13_SHFT 20
#define HWIO_GPIO3_PDR1_GPIO3_PDR1_PXPD13_MASK 0x00300000
#define HWIO_GPIO3_PDR1_GPIO3_PDR1_PXPD14_SHFT 24
#define HWIO_GPIO3_PDR1_GPIO3_PDR1_PXPD14_MASK 0x03000000
#define HWIO_GPIO3_PDR1_GPIO3_PDR1_PXPD15_SHFT 28
#define HWIO_GPIO3_PDR1_GPIO3_PDR1_PXPD15_MASK 0x30000000


//--------

#define HWIO_GPIO3_SDE_ADDR  0xF001035C  
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEN0_SHFT 0
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEN0_MASK 0x00000001
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEN1_SHFT 1
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEN1_MASK 0x00000002
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEN2_SHFT 2
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEN2_MASK 0x00000004
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEN3_SHFT 3
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEN3_MASK 0x00000008
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEN4_SHFT 4
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEN4_MASK 0x00000010
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEN5_SHFT 5
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEN5_MASK 0x00000020
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEN6_SHFT 6
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEN6_MASK 0x00000040
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEN7_SHFT 7
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEN7_MASK 0x00000080
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEN8_SHFT 8
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEN8_MASK 0x00000100
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEN9_SHFT 9
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEN9_MASK 0x00000200
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEN10_SHFT 10
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEN10_MASK 0x00000400
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEN11_SHFT 11
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEN11_MASK 0x00000800
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEN12_SHFT 12
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEN12_MASK 0x00001000
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEN13_SHFT 13
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEN13_MASK 0x00002000
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEN14_SHFT 14
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEN14_MASK 0x00004000
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEN15_SHFT 15
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEN15_MASK 0x00008000
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEF0_SHFT 16
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEF0_MASK 0x00010000
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEF1_SHFT 17
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEF1_MASK 0x00020000
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEF2_SHFT 18
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEF2_MASK 0x00040000
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEF3_SHFT 19
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEF3_MASK 0x00080000
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEF4_SHFT 20
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEF4_MASK 0x00100000
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEF5_SHFT 21
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEF5_MASK 0x00200000
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEF6_SHFT 22
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEF6_MASK 0x00400000
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEF7_SHFT 23
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEF7_MASK 0x00800000
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEF8_SHFT 24
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEF8_MASK 0x01000000
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEF9_SHFT 25
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEF9_MASK 0x02000000
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEF10_SHFT 26
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEF10_MASK 0x04000000
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEF11_SHFT 27
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEF11_MASK 0x08000000
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEF12_SHFT 28
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEF12_MASK 0x10000000
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEF13_SHFT 29
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEF13_MASK 0x20000000
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEF14_SHFT 30
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEF14_MASK 0x40000000
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEF15_SHFT 31
#define HWIO_GPIO3_SDE_GPIO3_SDE_SDEF15_MASK 0x80000000


//--------

#define HWIO_GPIO3_SDCTL_ADDR  0xF0010360  
#define HWIO_GPIO3_SDCTL_GPIO3_SDCTL_SWTRIG_SHFT 0
#define HWIO_GPIO3_SDCTL_GPIO3_SDCTL_SWTRIG_MASK 0x00000001
#define HWIO_GPIO3_SDCTL_GPIO3_SDCTL_LINKEN_SHFT 1
#define HWIO_GPIO3_SDCTL_GPIO3_SDCTL_LINKEN_MASK 0x00000002
#define HWIO_GPIO3_SDCTL_GPIO3_SDCTL_PSDEF_SHFT 2
#define HWIO_GPIO3_SDCTL_GPIO3_SDCTL_PSDEF_MASK 0x00000004


//--------

#define HWIO_GPIO3_ESR_ADDR  0xF0010364  
#define HWIO_GPIO3_ESR_GPIO3_ESR_EN0_SHFT 0
#define HWIO_GPIO3_ESR_GPIO3_ESR_EN0_MASK 0x00000001
#define HWIO_GPIO3_ESR_GPIO3_ESR_EN1_SHFT 1
#define HWIO_GPIO3_ESR_GPIO3_ESR_EN1_MASK 0x00000002
#define HWIO_GPIO3_ESR_GPIO3_ESR_EN2_SHFT 2
#define HWIO_GPIO3_ESR_GPIO3_ESR_EN2_MASK 0x00000004
#define HWIO_GPIO3_ESR_GPIO3_ESR_EN3_SHFT 3
#define HWIO_GPIO3_ESR_GPIO3_ESR_EN3_MASK 0x00000008
#define HWIO_GPIO3_ESR_GPIO3_ESR_EN4_SHFT 4
#define HWIO_GPIO3_ESR_GPIO3_ESR_EN4_MASK 0x00000010
#define HWIO_GPIO3_ESR_GPIO3_ESR_EN5_SHFT 5
#define HWIO_GPIO3_ESR_GPIO3_ESR_EN5_MASK 0x00000020
#define HWIO_GPIO3_ESR_GPIO3_ESR_EN6_SHFT 6
#define HWIO_GPIO3_ESR_GPIO3_ESR_EN6_MASK 0x00000040
#define HWIO_GPIO3_ESR_GPIO3_ESR_EN7_SHFT 7
#define HWIO_GPIO3_ESR_GPIO3_ESR_EN7_MASK 0x00000080
#define HWIO_GPIO3_ESR_GPIO3_ESR_EN8_SHFT 8
#define HWIO_GPIO3_ESR_GPIO3_ESR_EN8_MASK 0x00000100
#define HWIO_GPIO3_ESR_GPIO3_ESR_EN9_SHFT 9
#define HWIO_GPIO3_ESR_GPIO3_ESR_EN9_MASK 0x00000200
#define HWIO_GPIO3_ESR_GPIO3_ESR_EN10_SHFT 10
#define HWIO_GPIO3_ESR_GPIO3_ESR_EN10_MASK 0x00000400
#define HWIO_GPIO3_ESR_GPIO3_ESR_EN11_SHFT 11
#define HWIO_GPIO3_ESR_GPIO3_ESR_EN11_MASK 0x00000800
#define HWIO_GPIO3_ESR_GPIO3_ESR_EN12_SHFT 12
#define HWIO_GPIO3_ESR_GPIO3_ESR_EN12_MASK 0x00001000
#define HWIO_GPIO3_ESR_GPIO3_ESR_EN13_SHFT 13
#define HWIO_GPIO3_ESR_GPIO3_ESR_EN13_MASK 0x00002000
#define HWIO_GPIO3_ESR_GPIO3_ESR_EN14_SHFT 14
#define HWIO_GPIO3_ESR_GPIO3_ESR_EN14_MASK 0x00004000
#define HWIO_GPIO3_ESR_GPIO3_ESR_EN15_SHFT 15
#define HWIO_GPIO3_ESR_GPIO3_ESR_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO3_LOCK_ADDR  0xF0010368  
#define HWIO_GPIO3_LOCK_GPIO3_LOCK_P0LCK_SHFT 0
#define HWIO_GPIO3_LOCK_GPIO3_LOCK_P0LCK_MASK 0x00000001
#define HWIO_GPIO3_LOCK_GPIO3_LOCK_P1LCK_SHFT 1
#define HWIO_GPIO3_LOCK_GPIO3_LOCK_P1LCK_MASK 0x00000002
#define HWIO_GPIO3_LOCK_GPIO3_LOCK_P2LCK_SHFT 2
#define HWIO_GPIO3_LOCK_GPIO3_LOCK_P2LCK_MASK 0x00000004
#define HWIO_GPIO3_LOCK_GPIO3_LOCK_P3LCK_SHFT 3
#define HWIO_GPIO3_LOCK_GPIO3_LOCK_P3LCK_MASK 0x00000008
#define HWIO_GPIO3_LOCK_GPIO3_LOCK_P4LCK_SHFT 4
#define HWIO_GPIO3_LOCK_GPIO3_LOCK_P4LCK_MASK 0x00000010
#define HWIO_GPIO3_LOCK_GPIO3_LOCK_P5LCK_SHFT 5
#define HWIO_GPIO3_LOCK_GPIO3_LOCK_P5LCK_MASK 0x00000020
#define HWIO_GPIO3_LOCK_GPIO3_LOCK_P6LCK_SHFT 6
#define HWIO_GPIO3_LOCK_GPIO3_LOCK_P6LCK_MASK 0x00000040
#define HWIO_GPIO3_LOCK_GPIO3_LOCK_P7LCK_SHFT 7
#define HWIO_GPIO3_LOCK_GPIO3_LOCK_P7LCK_MASK 0x00000080
#define HWIO_GPIO3_LOCK_GPIO3_LOCK_P8LCK_SHFT 8
#define HWIO_GPIO3_LOCK_GPIO3_LOCK_P8LCK_MASK 0x00000100
#define HWIO_GPIO3_LOCK_GPIO3_LOCK_P9LCK_SHFT 9
#define HWIO_GPIO3_LOCK_GPIO3_LOCK_P9LCK_MASK 0x00000200
#define HWIO_GPIO3_LOCK_GPIO3_LOCK_P10LCK_SHFT 10
#define HWIO_GPIO3_LOCK_GPIO3_LOCK_P10LCK_MASK 0x00000400
#define HWIO_GPIO3_LOCK_GPIO3_LOCK_P11LCK_SHFT 11
#define HWIO_GPIO3_LOCK_GPIO3_LOCK_P11LCK_MASK 0x00000800
#define HWIO_GPIO3_LOCK_GPIO3_LOCK_P12LCK_SHFT 12
#define HWIO_GPIO3_LOCK_GPIO3_LOCK_P12LCK_MASK 0x00001000
#define HWIO_GPIO3_LOCK_GPIO3_LOCK_P13LCK_SHFT 13
#define HWIO_GPIO3_LOCK_GPIO3_LOCK_P13LCK_MASK 0x00002000
#define HWIO_GPIO3_LOCK_GPIO3_LOCK_P14LCK_SHFT 14
#define HWIO_GPIO3_LOCK_GPIO3_LOCK_P14LCK_MASK 0x00004000
#define HWIO_GPIO3_LOCK_GPIO3_LOCK_P15LCK_SHFT 15
#define HWIO_GPIO3_LOCK_GPIO3_LOCK_P15LCK_MASK 0x00008000
#define HWIO_GPIO3_LOCK_GPIO3_LOCK_PXLCKKEY_SHFT 16
#define HWIO_GPIO3_LOCK_GPIO3_LOCK_PXLCKKEY_MASK 0xffff0000


//--------

#define HWIO_GPIO3_SDETRMOD_ADDR  0xF001036C  
#define HWIO_GPIO3_SDETRMOD_GPIO3_SDETRMOD_TGSEL0_SHFT 0
#define HWIO_GPIO3_SDETRMOD_GPIO3_SDETRMOD_TGSEL0_MASK 0x00000001
#define HWIO_GPIO3_SDETRMOD_GPIO3_SDETRMOD_TGSEL1_SHFT 1
#define HWIO_GPIO3_SDETRMOD_GPIO3_SDETRMOD_TGSEL1_MASK 0x00000002
#define HWIO_GPIO3_SDETRMOD_GPIO3_SDETRMOD_TGSEL2_SHFT 2
#define HWIO_GPIO3_SDETRMOD_GPIO3_SDETRMOD_TGSEL2_MASK 0x00000004
#define HWIO_GPIO3_SDETRMOD_GPIO3_SDETRMOD_TGSEL3_SHFT 3
#define HWIO_GPIO3_SDETRMOD_GPIO3_SDETRMOD_TGSEL3_MASK 0x00000008
#define HWIO_GPIO3_SDETRMOD_GPIO3_SDETRMOD_TGSEL4_SHFT 4
#define HWIO_GPIO3_SDETRMOD_GPIO3_SDETRMOD_TGSEL4_MASK 0x00000010
#define HWIO_GPIO3_SDETRMOD_GPIO3_SDETRMOD_TGSEL5_SHFT 5
#define HWIO_GPIO3_SDETRMOD_GPIO3_SDETRMOD_TGSEL5_MASK 0x00000020
#define HWIO_GPIO3_SDETRMOD_GPIO3_SDETRMOD_TGSEL6_SHFT 6
#define HWIO_GPIO3_SDETRMOD_GPIO3_SDETRMOD_TGSEL6_MASK 0x00000040
#define HWIO_GPIO3_SDETRMOD_GPIO3_SDETRMOD_TGSEL7_SHFT 7
#define HWIO_GPIO3_SDETRMOD_GPIO3_SDETRMOD_TGSEL7_MASK 0x00000080
#define HWIO_GPIO3_SDETRMOD_GPIO3_SDETRMOD_TGSEL8_SHFT 8
#define HWIO_GPIO3_SDETRMOD_GPIO3_SDETRMOD_TGSEL8_MASK 0x00000100
#define HWIO_GPIO3_SDETRMOD_GPIO3_SDETRMOD_TGSEL9_SHFT 9
#define HWIO_GPIO3_SDETRMOD_GPIO3_SDETRMOD_TGSEL9_MASK 0x00000200
#define HWIO_GPIO3_SDETRMOD_GPIO3_SDETRMOD_TGSEL10_SHFT 10
#define HWIO_GPIO3_SDETRMOD_GPIO3_SDETRMOD_TGSEL10_MASK 0x00000400
#define HWIO_GPIO3_SDETRMOD_GPIO3_SDETRMOD_TGSEL11_SHFT 11
#define HWIO_GPIO3_SDETRMOD_GPIO3_SDETRMOD_TGSEL11_MASK 0x00000800
#define HWIO_GPIO3_SDETRMOD_GPIO3_SDETRMOD_TGSEL12_SHFT 12
#define HWIO_GPIO3_SDETRMOD_GPIO3_SDETRMOD_TGSEL12_MASK 0x00001000
#define HWIO_GPIO3_SDETRMOD_GPIO3_SDETRMOD_TGSEL13_SHFT 13
#define HWIO_GPIO3_SDETRMOD_GPIO3_SDETRMOD_TGSEL13_MASK 0x00002000
#define HWIO_GPIO3_SDETRMOD_GPIO3_SDETRMOD_TGSEL14_SHFT 14
#define HWIO_GPIO3_SDETRMOD_GPIO3_SDETRMOD_TGSEL14_MASK 0x00004000
#define HWIO_GPIO3_SDETRMOD_GPIO3_SDETRMOD_TGSEL15_SHFT 15
#define HWIO_GPIO3_SDETRMOD_GPIO3_SDETRMOD_TGSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO3_PCSR_ADDR  0xF0010370  
#define HWIO_GPIO3_PCSR_GPIO3_PCSR_SEL0_SHFT 0
#define HWIO_GPIO3_PCSR_GPIO3_PCSR_SEL0_MASK 0x00000001
#define HWIO_GPIO3_PCSR_GPIO3_PCSR_SEL1_SHFT 1
#define HWIO_GPIO3_PCSR_GPIO3_PCSR_SEL1_MASK 0x00000002
#define HWIO_GPIO3_PCSR_GPIO3_PCSR_SEL2_SHFT 2
#define HWIO_GPIO3_PCSR_GPIO3_PCSR_SEL2_MASK 0x00000004
#define HWIO_GPIO3_PCSR_GPIO3_PCSR_SEL3_SHFT 3
#define HWIO_GPIO3_PCSR_GPIO3_PCSR_SEL3_MASK 0x00000008
#define HWIO_GPIO3_PCSR_GPIO3_PCSR_SEL4_SHFT 4
#define HWIO_GPIO3_PCSR_GPIO3_PCSR_SEL4_MASK 0x00000010
#define HWIO_GPIO3_PCSR_GPIO3_PCSR_SEL5_SHFT 5
#define HWIO_GPIO3_PCSR_GPIO3_PCSR_SEL5_MASK 0x00000020
#define HWIO_GPIO3_PCSR_GPIO3_PCSR_SEL6_SHFT 6
#define HWIO_GPIO3_PCSR_GPIO3_PCSR_SEL6_MASK 0x00000040
#define HWIO_GPIO3_PCSR_GPIO3_PCSR_SEL7_SHFT 7
#define HWIO_GPIO3_PCSR_GPIO3_PCSR_SEL7_MASK 0x00000080
#define HWIO_GPIO3_PCSR_GPIO3_PCSR_SEL8_SHFT 8
#define HWIO_GPIO3_PCSR_GPIO3_PCSR_SEL8_MASK 0x00000100
#define HWIO_GPIO3_PCSR_GPIO3_PCSR_SEL9_SHFT 9
#define HWIO_GPIO3_PCSR_GPIO3_PCSR_SEL9_MASK 0x00000200
#define HWIO_GPIO3_PCSR_GPIO3_PCSR_SEL10_SHFT 10
#define HWIO_GPIO3_PCSR_GPIO3_PCSR_SEL10_MASK 0x00000400
#define HWIO_GPIO3_PCSR_GPIO3_PCSR_SEL11_SHFT 11
#define HWIO_GPIO3_PCSR_GPIO3_PCSR_SEL11_MASK 0x00000800
#define HWIO_GPIO3_PCSR_GPIO3_PCSR_SEL12_SHFT 12
#define HWIO_GPIO3_PCSR_GPIO3_PCSR_SEL12_MASK 0x00001000
#define HWIO_GPIO3_PCSR_GPIO3_PCSR_SEL13_SHFT 13
#define HWIO_GPIO3_PCSR_GPIO3_PCSR_SEL13_MASK 0x00002000
#define HWIO_GPIO3_PCSR_GPIO3_PCSR_SEL14_SHFT 14
#define HWIO_GPIO3_PCSR_GPIO3_PCSR_SEL14_MASK 0x00004000
#define HWIO_GPIO3_PCSR_GPIO3_PCSR_SEL15_SHFT 15
#define HWIO_GPIO3_PCSR_GPIO3_PCSR_SEL15_MASK 0x00008000


//--------

#define HWIO_GPIO3_INEN_ADDR  0xF0010374  
#define HWIO_GPIO3_INEN_GPIO3_INEN_EN0_SHFT 0
#define HWIO_GPIO3_INEN_GPIO3_INEN_EN0_MASK 0x00000001
#define HWIO_GPIO3_INEN_GPIO3_INEN_EN1_SHFT 1
#define HWIO_GPIO3_INEN_GPIO3_INEN_EN1_MASK 0x00000002
#define HWIO_GPIO3_INEN_GPIO3_INEN_EN2_SHFT 2
#define HWIO_GPIO3_INEN_GPIO3_INEN_EN2_MASK 0x00000004
#define HWIO_GPIO3_INEN_GPIO3_INEN_EN3_SHFT 3
#define HWIO_GPIO3_INEN_GPIO3_INEN_EN3_MASK 0x00000008
#define HWIO_GPIO3_INEN_GPIO3_INEN_EN4_SHFT 4
#define HWIO_GPIO3_INEN_GPIO3_INEN_EN4_MASK 0x00000010
#define HWIO_GPIO3_INEN_GPIO3_INEN_EN5_SHFT 5
#define HWIO_GPIO3_INEN_GPIO3_INEN_EN5_MASK 0x00000020
#define HWIO_GPIO3_INEN_GPIO3_INEN_EN6_SHFT 6
#define HWIO_GPIO3_INEN_GPIO3_INEN_EN6_MASK 0x00000040
#define HWIO_GPIO3_INEN_GPIO3_INEN_EN7_SHFT 7
#define HWIO_GPIO3_INEN_GPIO3_INEN_EN7_MASK 0x00000080
#define HWIO_GPIO3_INEN_GPIO3_INEN_EN8_SHFT 8
#define HWIO_GPIO3_INEN_GPIO3_INEN_EN8_MASK 0x00000100
#define HWIO_GPIO3_INEN_GPIO3_INEN_EN9_SHFT 9
#define HWIO_GPIO3_INEN_GPIO3_INEN_EN9_MASK 0x00000200
#define HWIO_GPIO3_INEN_GPIO3_INEN_EN10_SHFT 10
#define HWIO_GPIO3_INEN_GPIO3_INEN_EN10_MASK 0x00000400
#define HWIO_GPIO3_INEN_GPIO3_INEN_EN11_SHFT 11
#define HWIO_GPIO3_INEN_GPIO3_INEN_EN11_MASK 0x00000800
#define HWIO_GPIO3_INEN_GPIO3_INEN_EN12_SHFT 12
#define HWIO_GPIO3_INEN_GPIO3_INEN_EN12_MASK 0x00001000
#define HWIO_GPIO3_INEN_GPIO3_INEN_EN13_SHFT 13
#define HWIO_GPIO3_INEN_GPIO3_INEN_EN13_MASK 0x00002000
#define HWIO_GPIO3_INEN_GPIO3_INEN_EN14_SHFT 14
#define HWIO_GPIO3_INEN_GPIO3_INEN_EN14_MASK 0x00004000
#define HWIO_GPIO3_INEN_GPIO3_INEN_EN15_SHFT 15
#define HWIO_GPIO3_INEN_GPIO3_INEN_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO3_PUDRST_ADDR  0xF0010378  
#define HWIO_GPIO3_PUDRST_GPIO3_PUDRST_PDSEL0_SHFT 0
#define HWIO_GPIO3_PUDRST_GPIO3_PUDRST_PDSEL0_MASK 0x00000001
#define HWIO_GPIO3_PUDRST_GPIO3_PUDRST_PDSEL1_SHFT 1
#define HWIO_GPIO3_PUDRST_GPIO3_PUDRST_PDSEL1_MASK 0x00000002
#define HWIO_GPIO3_PUDRST_GPIO3_PUDRST_PDSEL2_SHFT 2
#define HWIO_GPIO3_PUDRST_GPIO3_PUDRST_PDSEL2_MASK 0x00000004
#define HWIO_GPIO3_PUDRST_GPIO3_PUDRST_PDSEL3_SHFT 3
#define HWIO_GPIO3_PUDRST_GPIO3_PUDRST_PDSEL3_MASK 0x00000008
#define HWIO_GPIO3_PUDRST_GPIO3_PUDRST_PDSEL4_SHFT 4
#define HWIO_GPIO3_PUDRST_GPIO3_PUDRST_PDSEL4_MASK 0x00000010
#define HWIO_GPIO3_PUDRST_GPIO3_PUDRST_PDSEL5_SHFT 5
#define HWIO_GPIO3_PUDRST_GPIO3_PUDRST_PDSEL5_MASK 0x00000020
#define HWIO_GPIO3_PUDRST_GPIO3_PUDRST_PDSEL6_SHFT 6
#define HWIO_GPIO3_PUDRST_GPIO3_PUDRST_PDSEL6_MASK 0x00000040
#define HWIO_GPIO3_PUDRST_GPIO3_PUDRST_PDSEL7_SHFT 7
#define HWIO_GPIO3_PUDRST_GPIO3_PUDRST_PDSEL7_MASK 0x00000080
#define HWIO_GPIO3_PUDRST_GPIO3_PUDRST_PDSEL8_SHFT 8
#define HWIO_GPIO3_PUDRST_GPIO3_PUDRST_PDSEL8_MASK 0x00000100
#define HWIO_GPIO3_PUDRST_GPIO3_PUDRST_PDSEL9_SHFT 9
#define HWIO_GPIO3_PUDRST_GPIO3_PUDRST_PDSEL9_MASK 0x00000200
#define HWIO_GPIO3_PUDRST_GPIO3_PUDRST_PDSEL10_SHFT 10
#define HWIO_GPIO3_PUDRST_GPIO3_PUDRST_PDSEL10_MASK 0x00000400
#define HWIO_GPIO3_PUDRST_GPIO3_PUDRST_PDSEL11_SHFT 11
#define HWIO_GPIO3_PUDRST_GPIO3_PUDRST_PDSEL11_MASK 0x00000800
#define HWIO_GPIO3_PUDRST_GPIO3_PUDRST_PDSEL12_SHFT 12
#define HWIO_GPIO3_PUDRST_GPIO3_PUDRST_PDSEL12_MASK 0x00001000
#define HWIO_GPIO3_PUDRST_GPIO3_PUDRST_PDSEL13_SHFT 13
#define HWIO_GPIO3_PUDRST_GPIO3_PUDRST_PDSEL13_MASK 0x00002000
#define HWIO_GPIO3_PUDRST_GPIO3_PUDRST_PDSEL14_SHFT 14
#define HWIO_GPIO3_PUDRST_GPIO3_PUDRST_PDSEL14_MASK 0x00004000
#define HWIO_GPIO3_PUDRST_GPIO3_PUDRST_PDSEL15_SHFT 15
#define HWIO_GPIO3_PUDRST_GPIO3_PUDRST_PDSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO4_INFO_ADDR  0xF0010400  
#define HWIO_GPIO4_INFO_GPIO4_INFO_MODREV_SHFT 0
#define HWIO_GPIO4_INFO_GPIO4_INFO_MODREV_MASK 0x000000ff
#define HWIO_GPIO4_INFO_GPIO4_INFO_MODTYPE_SHFT 8
#define HWIO_GPIO4_INFO_GPIO4_INFO_MODTYPE_MASK 0x0000ff00
#define HWIO_GPIO4_INFO_GPIO4_INFO_MODNUMBER_SHFT 16
#define HWIO_GPIO4_INFO_GPIO4_INFO_MODNUMBER_MASK 0xffff0000


//--------

#define HWIO_GPIO4_ACES0_ADDR  0xF0010404  
#define HWIO_GPIO4_ACES0_GPIO4_ACES0_EN0_SHFT 0
#define HWIO_GPIO4_ACES0_GPIO4_ACES0_EN0_MASK 0x00000001
#define HWIO_GPIO4_ACES0_GPIO4_ACES0_EN1_SHFT 1
#define HWIO_GPIO4_ACES0_GPIO4_ACES0_EN1_MASK 0x00000002
#define HWIO_GPIO4_ACES0_GPIO4_ACES0_EN2_SHFT 2
#define HWIO_GPIO4_ACES0_GPIO4_ACES0_EN2_MASK 0x00000004
#define HWIO_GPIO4_ACES0_GPIO4_ACES0_EN3_SHFT 3
#define HWIO_GPIO4_ACES0_GPIO4_ACES0_EN3_MASK 0x00000008
#define HWIO_GPIO4_ACES0_GPIO4_ACES0_EN4_SHFT 4
#define HWIO_GPIO4_ACES0_GPIO4_ACES0_EN4_MASK 0x00000010
#define HWIO_GPIO4_ACES0_GPIO4_ACES0_EN5_SHFT 5
#define HWIO_GPIO4_ACES0_GPIO4_ACES0_EN5_MASK 0x00000020
#define HWIO_GPIO4_ACES0_GPIO4_ACES0_EN6_SHFT 6
#define HWIO_GPIO4_ACES0_GPIO4_ACES0_EN6_MASK 0x00000040
#define HWIO_GPIO4_ACES0_GPIO4_ACES0_EN7_SHFT 7
#define HWIO_GPIO4_ACES0_GPIO4_ACES0_EN7_MASK 0x00000080
#define HWIO_GPIO4_ACES0_GPIO4_ACES0_EN8_SHFT 8
#define HWIO_GPIO4_ACES0_GPIO4_ACES0_EN8_MASK 0x00000100
#define HWIO_GPIO4_ACES0_GPIO4_ACES0_EN9_SHFT 9
#define HWIO_GPIO4_ACES0_GPIO4_ACES0_EN9_MASK 0x00000200
#define HWIO_GPIO4_ACES0_GPIO4_ACES0_EN10_SHFT 10
#define HWIO_GPIO4_ACES0_GPIO4_ACES0_EN10_MASK 0x00000400
#define HWIO_GPIO4_ACES0_GPIO4_ACES0_EN11_SHFT 11
#define HWIO_GPIO4_ACES0_GPIO4_ACES0_EN11_MASK 0x00000800
#define HWIO_GPIO4_ACES0_GPIO4_ACES0_EN12_SHFT 12
#define HWIO_GPIO4_ACES0_GPIO4_ACES0_EN12_MASK 0x00001000
#define HWIO_GPIO4_ACES0_GPIO4_ACES0_EN13_SHFT 13
#define HWIO_GPIO4_ACES0_GPIO4_ACES0_EN13_MASK 0x00002000
#define HWIO_GPIO4_ACES0_GPIO4_ACES0_EN14_SHFT 14
#define HWIO_GPIO4_ACES0_GPIO4_ACES0_EN14_MASK 0x00004000
#define HWIO_GPIO4_ACES0_GPIO4_ACES0_EN15_SHFT 15
#define HWIO_GPIO4_ACES0_GPIO4_ACES0_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO4_ACES1_ADDR  0xF0010408  


//--------

#define HWIO_GPIO4_PIR_ADDR  0xF001040C  
#define HWIO_GPIO4_PIR_GPIO4_PIR_PXPIR0_SHFT 0
#define HWIO_GPIO4_PIR_GPIO4_PIR_PXPIR0_MASK 0x00000001
#define HWIO_GPIO4_PIR_GPIO4_PIR_PXPIR1_SHFT 1
#define HWIO_GPIO4_PIR_GPIO4_PIR_PXPIR1_MASK 0x00000002
#define HWIO_GPIO4_PIR_GPIO4_PIR_PXPIR2_SHFT 2
#define HWIO_GPIO4_PIR_GPIO4_PIR_PXPIR2_MASK 0x00000004
#define HWIO_GPIO4_PIR_GPIO4_PIR_PXPIR3_SHFT 3
#define HWIO_GPIO4_PIR_GPIO4_PIR_PXPIR3_MASK 0x00000008
#define HWIO_GPIO4_PIR_GPIO4_PIR_PXPIR4_SHFT 4
#define HWIO_GPIO4_PIR_GPIO4_PIR_PXPIR4_MASK 0x00000010
#define HWIO_GPIO4_PIR_GPIO4_PIR_PXPIR5_SHFT 5
#define HWIO_GPIO4_PIR_GPIO4_PIR_PXPIR5_MASK 0x00000020
#define HWIO_GPIO4_PIR_GPIO4_PIR_PXPIR6_SHFT 6
#define HWIO_GPIO4_PIR_GPIO4_PIR_PXPIR6_MASK 0x00000040
#define HWIO_GPIO4_PIR_GPIO4_PIR_PXPIR7_SHFT 7
#define HWIO_GPIO4_PIR_GPIO4_PIR_PXPIR7_MASK 0x00000080
#define HWIO_GPIO4_PIR_GPIO4_PIR_PXPIR8_SHFT 8
#define HWIO_GPIO4_PIR_GPIO4_PIR_PXPIR8_MASK 0x00000100
#define HWIO_GPIO4_PIR_GPIO4_PIR_PXPIR9_SHFT 9
#define HWIO_GPIO4_PIR_GPIO4_PIR_PXPIR9_MASK 0x00000200
#define HWIO_GPIO4_PIR_GPIO4_PIR_PXPIR10_SHFT 10
#define HWIO_GPIO4_PIR_GPIO4_PIR_PXPIR10_MASK 0x00000400
#define HWIO_GPIO4_PIR_GPIO4_PIR_PXPIR11_SHFT 11
#define HWIO_GPIO4_PIR_GPIO4_PIR_PXPIR11_MASK 0x00000800
#define HWIO_GPIO4_PIR_GPIO4_PIR_PXPIR12_SHFT 12
#define HWIO_GPIO4_PIR_GPIO4_PIR_PXPIR12_MASK 0x00001000
#define HWIO_GPIO4_PIR_GPIO4_PIR_PXPIR13_SHFT 13
#define HWIO_GPIO4_PIR_GPIO4_PIR_PXPIR13_MASK 0x00002000
#define HWIO_GPIO4_PIR_GPIO4_PIR_PXPIR14_SHFT 14
#define HWIO_GPIO4_PIR_GPIO4_PIR_PXPIR14_MASK 0x00004000
#define HWIO_GPIO4_PIR_GPIO4_PIR_PXPIR15_SHFT 15
#define HWIO_GPIO4_PIR_GPIO4_PIR_PXPIR15_MASK 0x00008000


//--------

#define HWIO_GPIO4_POR_ADDR  0xF0010410  
#define HWIO_GPIO4_POR_GPIO4_POR_PXPOR0_SHFT 0
#define HWIO_GPIO4_POR_GPIO4_POR_PXPOR0_MASK 0x00000001
#define HWIO_GPIO4_POR_GPIO4_POR_PXPOR1_SHFT 1
#define HWIO_GPIO4_POR_GPIO4_POR_PXPOR1_MASK 0x00000002
#define HWIO_GPIO4_POR_GPIO4_POR_PXPOR2_SHFT 2
#define HWIO_GPIO4_POR_GPIO4_POR_PXPOR2_MASK 0x00000004
#define HWIO_GPIO4_POR_GPIO4_POR_PXPOR3_SHFT 3
#define HWIO_GPIO4_POR_GPIO4_POR_PXPOR3_MASK 0x00000008
#define HWIO_GPIO4_POR_GPIO4_POR_PXPOR4_SHFT 4
#define HWIO_GPIO4_POR_GPIO4_POR_PXPOR4_MASK 0x00000010
#define HWIO_GPIO4_POR_GPIO4_POR_PXPOR5_SHFT 5
#define HWIO_GPIO4_POR_GPIO4_POR_PXPOR5_MASK 0x00000020
#define HWIO_GPIO4_POR_GPIO4_POR_PXPOR6_SHFT 6
#define HWIO_GPIO4_POR_GPIO4_POR_PXPOR6_MASK 0x00000040
#define HWIO_GPIO4_POR_GPIO4_POR_PXPOR7_SHFT 7
#define HWIO_GPIO4_POR_GPIO4_POR_PXPOR7_MASK 0x00000080
#define HWIO_GPIO4_POR_GPIO4_POR_PXPOR8_SHFT 8
#define HWIO_GPIO4_POR_GPIO4_POR_PXPOR8_MASK 0x00000100
#define HWIO_GPIO4_POR_GPIO4_POR_PXPOR9_SHFT 9
#define HWIO_GPIO4_POR_GPIO4_POR_PXPOR9_MASK 0x00000200
#define HWIO_GPIO4_POR_GPIO4_POR_PXPOR10_SHFT 10
#define HWIO_GPIO4_POR_GPIO4_POR_PXPOR10_MASK 0x00000400
#define HWIO_GPIO4_POR_GPIO4_POR_PXPOR11_SHFT 11
#define HWIO_GPIO4_POR_GPIO4_POR_PXPOR11_MASK 0x00000800
#define HWIO_GPIO4_POR_GPIO4_POR_PXPOR12_SHFT 12
#define HWIO_GPIO4_POR_GPIO4_POR_PXPOR12_MASK 0x00001000
#define HWIO_GPIO4_POR_GPIO4_POR_PXPOR13_SHFT 13
#define HWIO_GPIO4_POR_GPIO4_POR_PXPOR13_MASK 0x00002000
#define HWIO_GPIO4_POR_GPIO4_POR_PXPOR14_SHFT 14
#define HWIO_GPIO4_POR_GPIO4_POR_PXPOR14_MASK 0x00004000
#define HWIO_GPIO4_POR_GPIO4_POR_PXPOR15_SHFT 15
#define HWIO_GPIO4_POR_GPIO4_POR_PXPOR15_MASK 0x00008000


//--------

#define HWIO_GPIO4_POSCR_ADDR  0xF0010414  
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PS0_SHFT 0
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PS0_MASK 0x00000001
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PS1_SHFT 1
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PS1_MASK 0x00000002
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PS2_SHFT 2
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PS2_MASK 0x00000004
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PS3_SHFT 3
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PS3_MASK 0x00000008
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PS4_SHFT 4
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PS4_MASK 0x00000010
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PS5_SHFT 5
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PS5_MASK 0x00000020
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PS6_SHFT 6
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PS6_MASK 0x00000040
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PS7_SHFT 7
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PS7_MASK 0x00000080
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PS8_SHFT 8
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PS8_MASK 0x00000100
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PS9_SHFT 9
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PS9_MASK 0x00000200
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PS10_SHFT 10
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PS10_MASK 0x00000400
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PS11_SHFT 11
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PS11_MASK 0x00000800
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PS12_SHFT 12
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PS12_MASK 0x00001000
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PS13_SHFT 13
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PS13_MASK 0x00002000
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PS14_SHFT 14
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PS14_MASK 0x00004000
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PS15_SHFT 15
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PS15_MASK 0x00008000
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PC0_SHFT 16
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PC0_MASK 0x00010000
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PC1_SHFT 17
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PC1_MASK 0x00020000
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PC2_SHFT 18
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PC2_MASK 0x00040000
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PC3_SHFT 19
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PC3_MASK 0x00080000
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PC4_SHFT 20
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PC4_MASK 0x00100000
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PC5_SHFT 21
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PC5_MASK 0x00200000
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PC6_SHFT 22
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PC6_MASK 0x00400000
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PC7_SHFT 23
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PC7_MASK 0x00800000
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PC8_SHFT 24
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PC8_MASK 0x01000000
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PC9_SHFT 25
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PC9_MASK 0x02000000
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PC10_SHFT 26
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PC10_MASK 0x04000000
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PC11_SHFT 27
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PC11_MASK 0x08000000
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PC12_SHFT 28
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PC12_MASK 0x10000000
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PC13_SHFT 29
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PC13_MASK 0x20000000
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PC14_SHFT 30
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PC14_MASK 0x40000000
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PC15_SHFT 31
#define HWIO_GPIO4_POSCR_GPIO4_POSCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO4_POSR_ADDR  0xF0010418  
#define HWIO_GPIO4_POSR_GPIO4_POSR_PS0_SHFT 0
#define HWIO_GPIO4_POSR_GPIO4_POSR_PS0_MASK 0x00000001
#define HWIO_GPIO4_POSR_GPIO4_POSR_PS1_SHFT 1
#define HWIO_GPIO4_POSR_GPIO4_POSR_PS1_MASK 0x00000002
#define HWIO_GPIO4_POSR_GPIO4_POSR_PS2_SHFT 2
#define HWIO_GPIO4_POSR_GPIO4_POSR_PS2_MASK 0x00000004
#define HWIO_GPIO4_POSR_GPIO4_POSR_PS3_SHFT 3
#define HWIO_GPIO4_POSR_GPIO4_POSR_PS3_MASK 0x00000008
#define HWIO_GPIO4_POSR_GPIO4_POSR_PS4_SHFT 4
#define HWIO_GPIO4_POSR_GPIO4_POSR_PS4_MASK 0x00000010
#define HWIO_GPIO4_POSR_GPIO4_POSR_PS5_SHFT 5
#define HWIO_GPIO4_POSR_GPIO4_POSR_PS5_MASK 0x00000020
#define HWIO_GPIO4_POSR_GPIO4_POSR_PS6_SHFT 6
#define HWIO_GPIO4_POSR_GPIO4_POSR_PS6_MASK 0x00000040
#define HWIO_GPIO4_POSR_GPIO4_POSR_PS7_SHFT 7
#define HWIO_GPIO4_POSR_GPIO4_POSR_PS7_MASK 0x00000080
#define HWIO_GPIO4_POSR_GPIO4_POSR_PS8_SHFT 8
#define HWIO_GPIO4_POSR_GPIO4_POSR_PS8_MASK 0x00000100
#define HWIO_GPIO4_POSR_GPIO4_POSR_PS9_SHFT 9
#define HWIO_GPIO4_POSR_GPIO4_POSR_PS9_MASK 0x00000200
#define HWIO_GPIO4_POSR_GPIO4_POSR_PS10_SHFT 10
#define HWIO_GPIO4_POSR_GPIO4_POSR_PS10_MASK 0x00000400
#define HWIO_GPIO4_POSR_GPIO4_POSR_PS11_SHFT 11
#define HWIO_GPIO4_POSR_GPIO4_POSR_PS11_MASK 0x00000800
#define HWIO_GPIO4_POSR_GPIO4_POSR_PS12_SHFT 12
#define HWIO_GPIO4_POSR_GPIO4_POSR_PS12_MASK 0x00001000
#define HWIO_GPIO4_POSR_GPIO4_POSR_PS13_SHFT 13
#define HWIO_GPIO4_POSR_GPIO4_POSR_PS13_MASK 0x00002000
#define HWIO_GPIO4_POSR_GPIO4_POSR_PS14_SHFT 14
#define HWIO_GPIO4_POSR_GPIO4_POSR_PS14_MASK 0x00004000
#define HWIO_GPIO4_POSR_GPIO4_POSR_PS15_SHFT 15
#define HWIO_GPIO4_POSR_GPIO4_POSR_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO4_POSR0_ADDR  0xF001041C  
#define HWIO_GPIO4_POSR0_GPIO4_POSR0_PS0_SHFT 0
#define HWIO_GPIO4_POSR0_GPIO4_POSR0_PS0_MASK 0x00000001
#define HWIO_GPIO4_POSR0_GPIO4_POSR0_PS1_SHFT 1
#define HWIO_GPIO4_POSR0_GPIO4_POSR0_PS1_MASK 0x00000002
#define HWIO_GPIO4_POSR0_GPIO4_POSR0_PS2_SHFT 2
#define HWIO_GPIO4_POSR0_GPIO4_POSR0_PS2_MASK 0x00000004
#define HWIO_GPIO4_POSR0_GPIO4_POSR0_PS3_SHFT 3
#define HWIO_GPIO4_POSR0_GPIO4_POSR0_PS3_MASK 0x00000008


//--------

#define HWIO_GPIO4_POSR4_ADDR  0xF0010420  
#define HWIO_GPIO4_POSR4_GPIO4_POSR4_PS4_SHFT 4
#define HWIO_GPIO4_POSR4_GPIO4_POSR4_PS4_MASK 0x00000010
#define HWIO_GPIO4_POSR4_GPIO4_POSR4_PS5_SHFT 5
#define HWIO_GPIO4_POSR4_GPIO4_POSR4_PS5_MASK 0x00000020
#define HWIO_GPIO4_POSR4_GPIO4_POSR4_PS6_SHFT 6
#define HWIO_GPIO4_POSR4_GPIO4_POSR4_PS6_MASK 0x00000040
#define HWIO_GPIO4_POSR4_GPIO4_POSR4_PS7_SHFT 7
#define HWIO_GPIO4_POSR4_GPIO4_POSR4_PS7_MASK 0x00000080


//--------

#define HWIO_GPIO4_POSR8_ADDR  0xF0010424  
#define HWIO_GPIO4_POSR8_GPIO4_POSR8_PS8_SHFT 8
#define HWIO_GPIO4_POSR8_GPIO4_POSR8_PS8_MASK 0x00000100
#define HWIO_GPIO4_POSR8_GPIO4_POSR8_PS9_SHFT 9
#define HWIO_GPIO4_POSR8_GPIO4_POSR8_PS9_MASK 0x00000200
#define HWIO_GPIO4_POSR8_GPIO4_POSR8_PS10_SHFT 10
#define HWIO_GPIO4_POSR8_GPIO4_POSR8_PS10_MASK 0x00000400
#define HWIO_GPIO4_POSR8_GPIO4_POSR8_PS11_SHFT 11
#define HWIO_GPIO4_POSR8_GPIO4_POSR8_PS11_MASK 0x00000800


//--------

#define HWIO_GPIO4_POSR12_ADDR  0xF0010428  
#define HWIO_GPIO4_POSR12_GPIO4_POSR12_PS12_SHFT 12
#define HWIO_GPIO4_POSR12_GPIO4_POSR12_PS12_MASK 0x00001000
#define HWIO_GPIO4_POSR12_GPIO4_POSR12_PS13_SHFT 13
#define HWIO_GPIO4_POSR12_GPIO4_POSR12_PS13_MASK 0x00002000
#define HWIO_GPIO4_POSR12_GPIO4_POSR12_PS14_SHFT 14
#define HWIO_GPIO4_POSR12_GPIO4_POSR12_PS14_MASK 0x00004000
#define HWIO_GPIO4_POSR12_GPIO4_POSR12_PS15_SHFT 15
#define HWIO_GPIO4_POSR12_GPIO4_POSR12_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO4_POCR_ADDR  0xF001042C  
#define HWIO_GPIO4_POCR_GPIO4_POCR_PC0_SHFT 16
#define HWIO_GPIO4_POCR_GPIO4_POCR_PC0_MASK 0x00010000
#define HWIO_GPIO4_POCR_GPIO4_POCR_PC1_SHFT 17
#define HWIO_GPIO4_POCR_GPIO4_POCR_PC1_MASK 0x00020000
#define HWIO_GPIO4_POCR_GPIO4_POCR_PC2_SHFT 18
#define HWIO_GPIO4_POCR_GPIO4_POCR_PC2_MASK 0x00040000
#define HWIO_GPIO4_POCR_GPIO4_POCR_PC3_SHFT 19
#define HWIO_GPIO4_POCR_GPIO4_POCR_PC3_MASK 0x00080000
#define HWIO_GPIO4_POCR_GPIO4_POCR_PC4_SHFT 20
#define HWIO_GPIO4_POCR_GPIO4_POCR_PC4_MASK 0x00100000
#define HWIO_GPIO4_POCR_GPIO4_POCR_PC5_SHFT 21
#define HWIO_GPIO4_POCR_GPIO4_POCR_PC5_MASK 0x00200000
#define HWIO_GPIO4_POCR_GPIO4_POCR_PC6_SHFT 22
#define HWIO_GPIO4_POCR_GPIO4_POCR_PC6_MASK 0x00400000
#define HWIO_GPIO4_POCR_GPIO4_POCR_PC7_SHFT 23
#define HWIO_GPIO4_POCR_GPIO4_POCR_PC7_MASK 0x00800000
#define HWIO_GPIO4_POCR_GPIO4_POCR_PC8_SHFT 24
#define HWIO_GPIO4_POCR_GPIO4_POCR_PC8_MASK 0x01000000
#define HWIO_GPIO4_POCR_GPIO4_POCR_PC9_SHFT 25
#define HWIO_GPIO4_POCR_GPIO4_POCR_PC9_MASK 0x02000000
#define HWIO_GPIO4_POCR_GPIO4_POCR_PC10_SHFT 26
#define HWIO_GPIO4_POCR_GPIO4_POCR_PC10_MASK 0x04000000
#define HWIO_GPIO4_POCR_GPIO4_POCR_PC11_SHFT 27
#define HWIO_GPIO4_POCR_GPIO4_POCR_PC11_MASK 0x08000000
#define HWIO_GPIO4_POCR_GPIO4_POCR_PC12_SHFT 28
#define HWIO_GPIO4_POCR_GPIO4_POCR_PC12_MASK 0x10000000
#define HWIO_GPIO4_POCR_GPIO4_POCR_PC13_SHFT 29
#define HWIO_GPIO4_POCR_GPIO4_POCR_PC13_MASK 0x20000000
#define HWIO_GPIO4_POCR_GPIO4_POCR_PC14_SHFT 30
#define HWIO_GPIO4_POCR_GPIO4_POCR_PC14_MASK 0x40000000
#define HWIO_GPIO4_POCR_GPIO4_POCR_PC15_SHFT 31
#define HWIO_GPIO4_POCR_GPIO4_POCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO4_POCR0_ADDR  0xF0010430  
#define HWIO_GPIO4_POCR0_GPIO4_POCR0_PC0_SHFT 16
#define HWIO_GPIO4_POCR0_GPIO4_POCR0_PC0_MASK 0x00010000
#define HWIO_GPIO4_POCR0_GPIO4_POCR0_PC1_SHFT 17
#define HWIO_GPIO4_POCR0_GPIO4_POCR0_PC1_MASK 0x00020000
#define HWIO_GPIO4_POCR0_GPIO4_POCR0_PC2_SHFT 18
#define HWIO_GPIO4_POCR0_GPIO4_POCR0_PC2_MASK 0x00040000
#define HWIO_GPIO4_POCR0_GPIO4_POCR0_PC3_SHFT 19
#define HWIO_GPIO4_POCR0_GPIO4_POCR0_PC3_MASK 0x00080000


//--------

#define HWIO_GPIO4_POCR4_ADDR  0xF0010434  
#define HWIO_GPIO4_POCR4_GPIO4_POCR4_PC4_SHFT 20
#define HWIO_GPIO4_POCR4_GPIO4_POCR4_PC4_MASK 0x00100000
#define HWIO_GPIO4_POCR4_GPIO4_POCR4_PC5_SHFT 21
#define HWIO_GPIO4_POCR4_GPIO4_POCR4_PC5_MASK 0x00200000
#define HWIO_GPIO4_POCR4_GPIO4_POCR4_PC6_SHFT 22
#define HWIO_GPIO4_POCR4_GPIO4_POCR4_PC6_MASK 0x00400000
#define HWIO_GPIO4_POCR4_GPIO4_POCR4_PC7_SHFT 23
#define HWIO_GPIO4_POCR4_GPIO4_POCR4_PC7_MASK 0x00800000


//--------

#define HWIO_GPIO4_POCR8_ADDR  0xF0010438  
#define HWIO_GPIO4_POCR8_GPIO4_POCR8_PC8_SHFT 24
#define HWIO_GPIO4_POCR8_GPIO4_POCR8_PC8_MASK 0x01000000
#define HWIO_GPIO4_POCR8_GPIO4_POCR8_PC9_SHFT 25
#define HWIO_GPIO4_POCR8_GPIO4_POCR8_PC9_MASK 0x02000000
#define HWIO_GPIO4_POCR8_GPIO4_POCR8_PC10_SHFT 26
#define HWIO_GPIO4_POCR8_GPIO4_POCR8_PC10_MASK 0x04000000
#define HWIO_GPIO4_POCR8_GPIO4_POCR8_PC11_SHFT 27
#define HWIO_GPIO4_POCR8_GPIO4_POCR8_PC11_MASK 0x08000000


//--------

#define HWIO_GPIO4_POCR12_ADDR  0xF001043C  
#define HWIO_GPIO4_POCR12_GPIO4_POCR12_PC12_SHFT 28
#define HWIO_GPIO4_POCR12_GPIO4_POCR12_PC12_MASK 0x10000000
#define HWIO_GPIO4_POCR12_GPIO4_POCR12_PC13_SHFT 29
#define HWIO_GPIO4_POCR12_GPIO4_POCR12_PC13_MASK 0x20000000
#define HWIO_GPIO4_POCR12_GPIO4_POCR12_PC14_SHFT 30
#define HWIO_GPIO4_POCR12_GPIO4_POCR12_PC14_MASK 0x40000000
#define HWIO_GPIO4_POCR12_GPIO4_POCR12_PC15_SHFT 31
#define HWIO_GPIO4_POCR12_GPIO4_POCR12_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO4_PUDEN_ADDR  0xF0010440  
#define HWIO_GPIO4_PUDEN_GPIO4_PUDEN_PXPUDEN0_SHFT 0
#define HWIO_GPIO4_PUDEN_GPIO4_PUDEN_PXPUDEN0_MASK 0x00000003
#define HWIO_GPIO4_PUDEN_GPIO4_PUDEN_PXPUDEN1_SHFT 2
#define HWIO_GPIO4_PUDEN_GPIO4_PUDEN_PXPUDEN1_MASK 0x0000000c
#define HWIO_GPIO4_PUDEN_GPIO4_PUDEN_PXPUDEN2_SHFT 4
#define HWIO_GPIO4_PUDEN_GPIO4_PUDEN_PXPUDEN2_MASK 0x00000030
#define HWIO_GPIO4_PUDEN_GPIO4_PUDEN_PXPUDEN3_SHFT 6
#define HWIO_GPIO4_PUDEN_GPIO4_PUDEN_PXPUDEN3_MASK 0x000000c0
#define HWIO_GPIO4_PUDEN_GPIO4_PUDEN_PXPUDEN4_SHFT 8
#define HWIO_GPIO4_PUDEN_GPIO4_PUDEN_PXPUDEN4_MASK 0x00000300
#define HWIO_GPIO4_PUDEN_GPIO4_PUDEN_PXPUDEN5_SHFT 10
#define HWIO_GPIO4_PUDEN_GPIO4_PUDEN_PXPUDEN5_MASK 0x00000c00
#define HWIO_GPIO4_PUDEN_GPIO4_PUDEN_PXPUDEN6_SHFT 12
#define HWIO_GPIO4_PUDEN_GPIO4_PUDEN_PXPUDEN6_MASK 0x00003000
#define HWIO_GPIO4_PUDEN_GPIO4_PUDEN_PXPUDEN7_SHFT 14
#define HWIO_GPIO4_PUDEN_GPIO4_PUDEN_PXPUDEN7_MASK 0x0000c000
#define HWIO_GPIO4_PUDEN_GPIO4_PUDEN_PXPUDEN8_SHFT 16
#define HWIO_GPIO4_PUDEN_GPIO4_PUDEN_PXPUDEN8_MASK 0x00030000
#define HWIO_GPIO4_PUDEN_GPIO4_PUDEN_PXPUDEN9_SHFT 18
#define HWIO_GPIO4_PUDEN_GPIO4_PUDEN_PXPUDEN9_MASK 0x000c0000
#define HWIO_GPIO4_PUDEN_GPIO4_PUDEN_PXPUDEN10_SHFT 20
#define HWIO_GPIO4_PUDEN_GPIO4_PUDEN_PXPUDEN10_MASK 0x00300000
#define HWIO_GPIO4_PUDEN_GPIO4_PUDEN_PXPUDEN11_SHFT 22
#define HWIO_GPIO4_PUDEN_GPIO4_PUDEN_PXPUDEN11_MASK 0x00c00000
#define HWIO_GPIO4_PUDEN_GPIO4_PUDEN_PXPUDEN12_SHFT 24
#define HWIO_GPIO4_PUDEN_GPIO4_PUDEN_PXPUDEN12_MASK 0x03000000
#define HWIO_GPIO4_PUDEN_GPIO4_PUDEN_PXPUDEN13_SHFT 26
#define HWIO_GPIO4_PUDEN_GPIO4_PUDEN_PXPUDEN13_MASK 0x0c000000
#define HWIO_GPIO4_PUDEN_GPIO4_PUDEN_PXPUDEN14_SHFT 28
#define HWIO_GPIO4_PUDEN_GPIO4_PUDEN_PXPUDEN14_MASK 0x30000000
#define HWIO_GPIO4_PUDEN_GPIO4_PUDEN_PXPUDEN15_SHFT 30
#define HWIO_GPIO4_PUDEN_GPIO4_PUDEN_PXPUDEN15_MASK 0xc0000000


//--------

#define HWIO_GPIO4_PODR_ADDR  0xF0010444  
#define HWIO_GPIO4_PODR_GPIO4_PODR_PXPODR0_SHFT 0
#define HWIO_GPIO4_PODR_GPIO4_PODR_PXPODR0_MASK 0x00000003
#define HWIO_GPIO4_PODR_GPIO4_PODR_PXPODR1_SHFT 2
#define HWIO_GPIO4_PODR_GPIO4_PODR_PXPODR1_MASK 0x0000000c
#define HWIO_GPIO4_PODR_GPIO4_PODR_PXPODR2_SHFT 4
#define HWIO_GPIO4_PODR_GPIO4_PODR_PXPODR2_MASK 0x00000030
#define HWIO_GPIO4_PODR_GPIO4_PODR_PXPODR3_SHFT 6
#define HWIO_GPIO4_PODR_GPIO4_PODR_PXPODR3_MASK 0x000000c0
#define HWIO_GPIO4_PODR_GPIO4_PODR_PXPODR4_SHFT 8
#define HWIO_GPIO4_PODR_GPIO4_PODR_PXPODR4_MASK 0x00000300
#define HWIO_GPIO4_PODR_GPIO4_PODR_PXPODR5_SHFT 10
#define HWIO_GPIO4_PODR_GPIO4_PODR_PXPODR5_MASK 0x00000c00
#define HWIO_GPIO4_PODR_GPIO4_PODR_PXPODR6_SHFT 12
#define HWIO_GPIO4_PODR_GPIO4_PODR_PXPODR6_MASK 0x00003000
#define HWIO_GPIO4_PODR_GPIO4_PODR_PXPODR7_SHFT 14
#define HWIO_GPIO4_PODR_GPIO4_PODR_PXPODR7_MASK 0x0000c000
#define HWIO_GPIO4_PODR_GPIO4_PODR_PXPODR8_SHFT 16
#define HWIO_GPIO4_PODR_GPIO4_PODR_PXPODR8_MASK 0x00030000
#define HWIO_GPIO4_PODR_GPIO4_PODR_PXPODR9_SHFT 18
#define HWIO_GPIO4_PODR_GPIO4_PODR_PXPODR9_MASK 0x000c0000
#define HWIO_GPIO4_PODR_GPIO4_PODR_PXPODR10_SHFT 20
#define HWIO_GPIO4_PODR_GPIO4_PODR_PXPODR10_MASK 0x00300000
#define HWIO_GPIO4_PODR_GPIO4_PODR_PXPODR11_SHFT 22
#define HWIO_GPIO4_PODR_GPIO4_PODR_PXPODR11_MASK 0x00c00000
#define HWIO_GPIO4_PODR_GPIO4_PODR_PXPODR12_SHFT 24
#define HWIO_GPIO4_PODR_GPIO4_PODR_PXPODR12_MASK 0x03000000
#define HWIO_GPIO4_PODR_GPIO4_PODR_PXPODR13_SHFT 26
#define HWIO_GPIO4_PODR_GPIO4_PODR_PXPODR13_MASK 0x0c000000
#define HWIO_GPIO4_PODR_GPIO4_PODR_PXPODR14_SHFT 28
#define HWIO_GPIO4_PODR_GPIO4_PODR_PXPODR14_MASK 0x30000000
#define HWIO_GPIO4_PODR_GPIO4_PODR_PXPODR15_SHFT 30
#define HWIO_GPIO4_PODR_GPIO4_PODR_PXPODR15_MASK 0xc0000000


//--------

#define HWIO_GPIO4_PMOD_ADDR  0xF0010448  
#define HWIO_GPIO4_PMOD_GPIO4_PMOD_PXMOD0_SHFT 0
#define HWIO_GPIO4_PMOD_GPIO4_PMOD_PXMOD0_MASK 0x00000003
#define HWIO_GPIO4_PMOD_GPIO4_PMOD_PXMOD1_SHFT 2
#define HWIO_GPIO4_PMOD_GPIO4_PMOD_PXMOD1_MASK 0x0000000c
#define HWIO_GPIO4_PMOD_GPIO4_PMOD_PXMOD2_SHFT 4
#define HWIO_GPIO4_PMOD_GPIO4_PMOD_PXMOD2_MASK 0x00000030
#define HWIO_GPIO4_PMOD_GPIO4_PMOD_PXMOD3_SHFT 6
#define HWIO_GPIO4_PMOD_GPIO4_PMOD_PXMOD3_MASK 0x000000c0
#define HWIO_GPIO4_PMOD_GPIO4_PMOD_PXMOD4_SHFT 8
#define HWIO_GPIO4_PMOD_GPIO4_PMOD_PXMOD4_MASK 0x00000300
#define HWIO_GPIO4_PMOD_GPIO4_PMOD_PXMOD5_SHFT 10
#define HWIO_GPIO4_PMOD_GPIO4_PMOD_PXMOD5_MASK 0x00000c00
#define HWIO_GPIO4_PMOD_GPIO4_PMOD_PXMOD6_SHFT 12
#define HWIO_GPIO4_PMOD_GPIO4_PMOD_PXMOD6_MASK 0x00003000
#define HWIO_GPIO4_PMOD_GPIO4_PMOD_PXMOD7_SHFT 14
#define HWIO_GPIO4_PMOD_GPIO4_PMOD_PXMOD7_MASK 0x0000c000
#define HWIO_GPIO4_PMOD_GPIO4_PMOD_PXMOD8_SHFT 16
#define HWIO_GPIO4_PMOD_GPIO4_PMOD_PXMOD8_MASK 0x00030000
#define HWIO_GPIO4_PMOD_GPIO4_PMOD_PXMOD9_SHFT 18
#define HWIO_GPIO4_PMOD_GPIO4_PMOD_PXMOD9_MASK 0x000c0000
#define HWIO_GPIO4_PMOD_GPIO4_PMOD_PXMOD10_SHFT 20
#define HWIO_GPIO4_PMOD_GPIO4_PMOD_PXMOD10_MASK 0x00300000
#define HWIO_GPIO4_PMOD_GPIO4_PMOD_PXMOD11_SHFT 22
#define HWIO_GPIO4_PMOD_GPIO4_PMOD_PXMOD11_MASK 0x00c00000
#define HWIO_GPIO4_PMOD_GPIO4_PMOD_PXMOD12_SHFT 24
#define HWIO_GPIO4_PMOD_GPIO4_PMOD_PXMOD12_MASK 0x03000000
#define HWIO_GPIO4_PMOD_GPIO4_PMOD_PXMOD13_SHFT 26
#define HWIO_GPIO4_PMOD_GPIO4_PMOD_PXMOD13_MASK 0x0c000000
#define HWIO_GPIO4_PMOD_GPIO4_PMOD_PXMOD14_SHFT 28
#define HWIO_GPIO4_PMOD_GPIO4_PMOD_PXMOD14_MASK 0x30000000
#define HWIO_GPIO4_PMOD_GPIO4_PMOD_PXMOD15_SHFT 30
#define HWIO_GPIO4_PMOD_GPIO4_PMOD_PXMOD15_MASK 0xc0000000


//--------

#define HWIO_GPIO4_PEROUT0_ADDR  0xF001044C  
#define HWIO_GPIO4_PEROUT0_GPIO4_PEROUT0_OUTSEL0_SHFT 0
#define HWIO_GPIO4_PEROUT0_GPIO4_PEROUT0_OUTSEL0_MASK 0x0000000f
#define HWIO_GPIO4_PEROUT0_GPIO4_PEROUT0_OUTSEL1_SHFT 4
#define HWIO_GPIO4_PEROUT0_GPIO4_PEROUT0_OUTSEL1_MASK 0x000000f0
#define HWIO_GPIO4_PEROUT0_GPIO4_PEROUT0_OUTSEL2_SHFT 8
#define HWIO_GPIO4_PEROUT0_GPIO4_PEROUT0_OUTSEL2_MASK 0x00000f00
#define HWIO_GPIO4_PEROUT0_GPIO4_PEROUT0_OUTSEL3_SHFT 12
#define HWIO_GPIO4_PEROUT0_GPIO4_PEROUT0_OUTSEL3_MASK 0x0000f000
#define HWIO_GPIO4_PEROUT0_GPIO4_PEROUT0_OUTSEL4_SHFT 16
#define HWIO_GPIO4_PEROUT0_GPIO4_PEROUT0_OUTSEL4_MASK 0x000f0000
#define HWIO_GPIO4_PEROUT0_GPIO4_PEROUT0_OUTSEL5_SHFT 20
#define HWIO_GPIO4_PEROUT0_GPIO4_PEROUT0_OUTSEL5_MASK 0x00f00000
#define HWIO_GPIO4_PEROUT0_GPIO4_PEROUT0_OUTSEL6_SHFT 24
#define HWIO_GPIO4_PEROUT0_GPIO4_PEROUT0_OUTSEL6_MASK 0x0f000000
#define HWIO_GPIO4_PEROUT0_GPIO4_PEROUT0_OUTSEL7_SHFT 28
#define HWIO_GPIO4_PEROUT0_GPIO4_PEROUT0_OUTSEL7_MASK 0xf0000000


//--------

#define HWIO_GPIO4_PEROUT1_ADDR  0xF0010450  
#define HWIO_GPIO4_PEROUT1_GPIO4_PEROUT1_OUTSEL8_SHFT 0
#define HWIO_GPIO4_PEROUT1_GPIO4_PEROUT1_OUTSEL8_MASK 0x0000000f
#define HWIO_GPIO4_PEROUT1_GPIO4_PEROUT1_OUTSEL9_SHFT 4
#define HWIO_GPIO4_PEROUT1_GPIO4_PEROUT1_OUTSEL9_MASK 0x000000f0
#define HWIO_GPIO4_PEROUT1_GPIO4_PEROUT1_OUTSEL10_SHFT 8
#define HWIO_GPIO4_PEROUT1_GPIO4_PEROUT1_OUTSEL10_MASK 0x00000f00
#define HWIO_GPIO4_PEROUT1_GPIO4_PEROUT1_OUTSEL11_SHFT 12
#define HWIO_GPIO4_PEROUT1_GPIO4_PEROUT1_OUTSEL11_MASK 0x0000f000
#define HWIO_GPIO4_PEROUT1_GPIO4_PEROUT1_OUTSEL12_SHFT 16
#define HWIO_GPIO4_PEROUT1_GPIO4_PEROUT1_OUTSEL12_MASK 0x000f0000
#define HWIO_GPIO4_PEROUT1_GPIO4_PEROUT1_OUTSEL13_SHFT 20
#define HWIO_GPIO4_PEROUT1_GPIO4_PEROUT1_OUTSEL13_MASK 0x00f00000
#define HWIO_GPIO4_PEROUT1_GPIO4_PEROUT1_OUTSEL14_SHFT 24
#define HWIO_GPIO4_PEROUT1_GPIO4_PEROUT1_OUTSEL14_MASK 0x0f000000
#define HWIO_GPIO4_PEROUT1_GPIO4_PEROUT1_OUTSEL15_SHFT 28
#define HWIO_GPIO4_PEROUT1_GPIO4_PEROUT1_OUTSEL15_MASK 0xf0000000


//--------

#define HWIO_GPIO4_PDR0_ADDR  0xF0010454  
#define HWIO_GPIO4_PDR0_GPIO4_PDR0_PXPD0_SHFT 0
#define HWIO_GPIO4_PDR0_GPIO4_PDR0_PXPD0_MASK 0x00000003
#define HWIO_GPIO4_PDR0_GPIO4_PDR0_PXPD1_SHFT 4
#define HWIO_GPIO4_PDR0_GPIO4_PDR0_PXPD1_MASK 0x00000030
#define HWIO_GPIO4_PDR0_GPIO4_PDR0_PXPD2_SHFT 8
#define HWIO_GPIO4_PDR0_GPIO4_PDR0_PXPD2_MASK 0x00000300
#define HWIO_GPIO4_PDR0_GPIO4_PDR0_PXPD3_SHFT 12
#define HWIO_GPIO4_PDR0_GPIO4_PDR0_PXPD3_MASK 0x00003000
#define HWIO_GPIO4_PDR0_GPIO4_PDR0_PXPD4_SHFT 16
#define HWIO_GPIO4_PDR0_GPIO4_PDR0_PXPD4_MASK 0x00030000
#define HWIO_GPIO4_PDR0_GPIO4_PDR0_PXPD5_SHFT 20
#define HWIO_GPIO4_PDR0_GPIO4_PDR0_PXPD5_MASK 0x00300000
#define HWIO_GPIO4_PDR0_GPIO4_PDR0_PXPD6_SHFT 24
#define HWIO_GPIO4_PDR0_GPIO4_PDR0_PXPD6_MASK 0x03000000
#define HWIO_GPIO4_PDR0_GPIO4_PDR0_PXPD7_SHFT 28
#define HWIO_GPIO4_PDR0_GPIO4_PDR0_PXPD7_MASK 0x30000000


//--------

#define HWIO_GPIO4_PDR1_ADDR  0xF0010458  
#define HWIO_GPIO4_PDR1_GPIO4_PDR1_PXPD8_SHFT 0
#define HWIO_GPIO4_PDR1_GPIO4_PDR1_PXPD8_MASK 0x00000003
#define HWIO_GPIO4_PDR1_GPIO4_PDR1_PXPD9_SHFT 4
#define HWIO_GPIO4_PDR1_GPIO4_PDR1_PXPD9_MASK 0x00000030
#define HWIO_GPIO4_PDR1_GPIO4_PDR1_PXPD10_SHFT 8
#define HWIO_GPIO4_PDR1_GPIO4_PDR1_PXPD10_MASK 0x00000300
#define HWIO_GPIO4_PDR1_GPIO4_PDR1_PXPD11_SHFT 12
#define HWIO_GPIO4_PDR1_GPIO4_PDR1_PXPD11_MASK 0x00003000
#define HWIO_GPIO4_PDR1_GPIO4_PDR1_PXPD12_SHFT 16
#define HWIO_GPIO4_PDR1_GPIO4_PDR1_PXPD12_MASK 0x00030000
#define HWIO_GPIO4_PDR1_GPIO4_PDR1_PXPD13_SHFT 20
#define HWIO_GPIO4_PDR1_GPIO4_PDR1_PXPD13_MASK 0x00300000
#define HWIO_GPIO4_PDR1_GPIO4_PDR1_PXPD14_SHFT 24
#define HWIO_GPIO4_PDR1_GPIO4_PDR1_PXPD14_MASK 0x03000000
#define HWIO_GPIO4_PDR1_GPIO4_PDR1_PXPD15_SHFT 28
#define HWIO_GPIO4_PDR1_GPIO4_PDR1_PXPD15_MASK 0x30000000


//--------

#define HWIO_GPIO4_SDE_ADDR  0xF001045C  
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEN0_SHFT 0
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEN0_MASK 0x00000001
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEN1_SHFT 1
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEN1_MASK 0x00000002
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEN2_SHFT 2
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEN2_MASK 0x00000004
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEN3_SHFT 3
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEN3_MASK 0x00000008
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEN4_SHFT 4
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEN4_MASK 0x00000010
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEN5_SHFT 5
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEN5_MASK 0x00000020
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEN6_SHFT 6
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEN6_MASK 0x00000040
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEN7_SHFT 7
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEN7_MASK 0x00000080
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEN8_SHFT 8
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEN8_MASK 0x00000100
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEN9_SHFT 9
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEN9_MASK 0x00000200
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEN10_SHFT 10
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEN10_MASK 0x00000400
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEN11_SHFT 11
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEN11_MASK 0x00000800
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEN12_SHFT 12
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEN12_MASK 0x00001000
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEN13_SHFT 13
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEN13_MASK 0x00002000
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEN14_SHFT 14
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEN14_MASK 0x00004000
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEN15_SHFT 15
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEN15_MASK 0x00008000
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEF0_SHFT 16
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEF0_MASK 0x00010000
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEF1_SHFT 17
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEF1_MASK 0x00020000
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEF2_SHFT 18
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEF2_MASK 0x00040000
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEF3_SHFT 19
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEF3_MASK 0x00080000
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEF4_SHFT 20
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEF4_MASK 0x00100000
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEF5_SHFT 21
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEF5_MASK 0x00200000
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEF6_SHFT 22
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEF6_MASK 0x00400000
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEF7_SHFT 23
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEF7_MASK 0x00800000
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEF8_SHFT 24
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEF8_MASK 0x01000000
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEF9_SHFT 25
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEF9_MASK 0x02000000
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEF10_SHFT 26
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEF10_MASK 0x04000000
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEF11_SHFT 27
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEF11_MASK 0x08000000
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEF12_SHFT 28
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEF12_MASK 0x10000000
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEF13_SHFT 29
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEF13_MASK 0x20000000
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEF14_SHFT 30
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEF14_MASK 0x40000000
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEF15_SHFT 31
#define HWIO_GPIO4_SDE_GPIO4_SDE_SDEF15_MASK 0x80000000


//--------

#define HWIO_GPIO4_SDCTL_ADDR  0xF0010460  
#define HWIO_GPIO4_SDCTL_GPIO4_SDCTL_SWTRIG_SHFT 0
#define HWIO_GPIO4_SDCTL_GPIO4_SDCTL_SWTRIG_MASK 0x00000001
#define HWIO_GPIO4_SDCTL_GPIO4_SDCTL_LINKEN_SHFT 1
#define HWIO_GPIO4_SDCTL_GPIO4_SDCTL_LINKEN_MASK 0x00000002
#define HWIO_GPIO4_SDCTL_GPIO4_SDCTL_PSDEF_SHFT 2
#define HWIO_GPIO4_SDCTL_GPIO4_SDCTL_PSDEF_MASK 0x00000004


//--------

#define HWIO_GPIO4_ESR_ADDR  0xF0010464  
#define HWIO_GPIO4_ESR_GPIO4_ESR_EN0_SHFT 0
#define HWIO_GPIO4_ESR_GPIO4_ESR_EN0_MASK 0x00000001
#define HWIO_GPIO4_ESR_GPIO4_ESR_EN1_SHFT 1
#define HWIO_GPIO4_ESR_GPIO4_ESR_EN1_MASK 0x00000002
#define HWIO_GPIO4_ESR_GPIO4_ESR_EN2_SHFT 2
#define HWIO_GPIO4_ESR_GPIO4_ESR_EN2_MASK 0x00000004
#define HWIO_GPIO4_ESR_GPIO4_ESR_EN3_SHFT 3
#define HWIO_GPIO4_ESR_GPIO4_ESR_EN3_MASK 0x00000008
#define HWIO_GPIO4_ESR_GPIO4_ESR_EN4_SHFT 4
#define HWIO_GPIO4_ESR_GPIO4_ESR_EN4_MASK 0x00000010
#define HWIO_GPIO4_ESR_GPIO4_ESR_EN5_SHFT 5
#define HWIO_GPIO4_ESR_GPIO4_ESR_EN5_MASK 0x00000020
#define HWIO_GPIO4_ESR_GPIO4_ESR_EN6_SHFT 6
#define HWIO_GPIO4_ESR_GPIO4_ESR_EN6_MASK 0x00000040
#define HWIO_GPIO4_ESR_GPIO4_ESR_EN7_SHFT 7
#define HWIO_GPIO4_ESR_GPIO4_ESR_EN7_MASK 0x00000080
#define HWIO_GPIO4_ESR_GPIO4_ESR_EN8_SHFT 8
#define HWIO_GPIO4_ESR_GPIO4_ESR_EN8_MASK 0x00000100
#define HWIO_GPIO4_ESR_GPIO4_ESR_EN9_SHFT 9
#define HWIO_GPIO4_ESR_GPIO4_ESR_EN9_MASK 0x00000200
#define HWIO_GPIO4_ESR_GPIO4_ESR_EN10_SHFT 10
#define HWIO_GPIO4_ESR_GPIO4_ESR_EN10_MASK 0x00000400
#define HWIO_GPIO4_ESR_GPIO4_ESR_EN11_SHFT 11
#define HWIO_GPIO4_ESR_GPIO4_ESR_EN11_MASK 0x00000800
#define HWIO_GPIO4_ESR_GPIO4_ESR_EN12_SHFT 12
#define HWIO_GPIO4_ESR_GPIO4_ESR_EN12_MASK 0x00001000
#define HWIO_GPIO4_ESR_GPIO4_ESR_EN13_SHFT 13
#define HWIO_GPIO4_ESR_GPIO4_ESR_EN13_MASK 0x00002000
#define HWIO_GPIO4_ESR_GPIO4_ESR_EN14_SHFT 14
#define HWIO_GPIO4_ESR_GPIO4_ESR_EN14_MASK 0x00004000
#define HWIO_GPIO4_ESR_GPIO4_ESR_EN15_SHFT 15
#define HWIO_GPIO4_ESR_GPIO4_ESR_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO4_LOCK_ADDR  0xF0010468  
#define HWIO_GPIO4_LOCK_GPIO4_LOCK_P0LCK_SHFT 0
#define HWIO_GPIO4_LOCK_GPIO4_LOCK_P0LCK_MASK 0x00000001
#define HWIO_GPIO4_LOCK_GPIO4_LOCK_P1LCK_SHFT 1
#define HWIO_GPIO4_LOCK_GPIO4_LOCK_P1LCK_MASK 0x00000002
#define HWIO_GPIO4_LOCK_GPIO4_LOCK_P2LCK_SHFT 2
#define HWIO_GPIO4_LOCK_GPIO4_LOCK_P2LCK_MASK 0x00000004
#define HWIO_GPIO4_LOCK_GPIO4_LOCK_P3LCK_SHFT 3
#define HWIO_GPIO4_LOCK_GPIO4_LOCK_P3LCK_MASK 0x00000008
#define HWIO_GPIO4_LOCK_GPIO4_LOCK_P4LCK_SHFT 4
#define HWIO_GPIO4_LOCK_GPIO4_LOCK_P4LCK_MASK 0x00000010
#define HWIO_GPIO4_LOCK_GPIO4_LOCK_P5LCK_SHFT 5
#define HWIO_GPIO4_LOCK_GPIO4_LOCK_P5LCK_MASK 0x00000020
#define HWIO_GPIO4_LOCK_GPIO4_LOCK_P6LCK_SHFT 6
#define HWIO_GPIO4_LOCK_GPIO4_LOCK_P6LCK_MASK 0x00000040
#define HWIO_GPIO4_LOCK_GPIO4_LOCK_P7LCK_SHFT 7
#define HWIO_GPIO4_LOCK_GPIO4_LOCK_P7LCK_MASK 0x00000080
#define HWIO_GPIO4_LOCK_GPIO4_LOCK_P8LCK_SHFT 8
#define HWIO_GPIO4_LOCK_GPIO4_LOCK_P8LCK_MASK 0x00000100
#define HWIO_GPIO4_LOCK_GPIO4_LOCK_P9LCK_SHFT 9
#define HWIO_GPIO4_LOCK_GPIO4_LOCK_P9LCK_MASK 0x00000200
#define HWIO_GPIO4_LOCK_GPIO4_LOCK_P10LCK_SHFT 10
#define HWIO_GPIO4_LOCK_GPIO4_LOCK_P10LCK_MASK 0x00000400
#define HWIO_GPIO4_LOCK_GPIO4_LOCK_P11LCK_SHFT 11
#define HWIO_GPIO4_LOCK_GPIO4_LOCK_P11LCK_MASK 0x00000800
#define HWIO_GPIO4_LOCK_GPIO4_LOCK_P12LCK_SHFT 12
#define HWIO_GPIO4_LOCK_GPIO4_LOCK_P12LCK_MASK 0x00001000
#define HWIO_GPIO4_LOCK_GPIO4_LOCK_P13LCK_SHFT 13
#define HWIO_GPIO4_LOCK_GPIO4_LOCK_P13LCK_MASK 0x00002000
#define HWIO_GPIO4_LOCK_GPIO4_LOCK_P14LCK_SHFT 14
#define HWIO_GPIO4_LOCK_GPIO4_LOCK_P14LCK_MASK 0x00004000
#define HWIO_GPIO4_LOCK_GPIO4_LOCK_P15LCK_SHFT 15
#define HWIO_GPIO4_LOCK_GPIO4_LOCK_P15LCK_MASK 0x00008000
#define HWIO_GPIO4_LOCK_GPIO4_LOCK_PXLCKKEY_SHFT 16
#define HWIO_GPIO4_LOCK_GPIO4_LOCK_PXLCKKEY_MASK 0xffff0000


//--------

#define HWIO_GPIO4_SDETRMOD_ADDR  0xF001046C  
#define HWIO_GPIO4_SDETRMOD_GPIO4_SDETRMOD_TGSEL0_SHFT 0
#define HWIO_GPIO4_SDETRMOD_GPIO4_SDETRMOD_TGSEL0_MASK 0x00000001
#define HWIO_GPIO4_SDETRMOD_GPIO4_SDETRMOD_TGSEL1_SHFT 1
#define HWIO_GPIO4_SDETRMOD_GPIO4_SDETRMOD_TGSEL1_MASK 0x00000002
#define HWIO_GPIO4_SDETRMOD_GPIO4_SDETRMOD_TGSEL2_SHFT 2
#define HWIO_GPIO4_SDETRMOD_GPIO4_SDETRMOD_TGSEL2_MASK 0x00000004
#define HWIO_GPIO4_SDETRMOD_GPIO4_SDETRMOD_TGSEL3_SHFT 3
#define HWIO_GPIO4_SDETRMOD_GPIO4_SDETRMOD_TGSEL3_MASK 0x00000008
#define HWIO_GPIO4_SDETRMOD_GPIO4_SDETRMOD_TGSEL4_SHFT 4
#define HWIO_GPIO4_SDETRMOD_GPIO4_SDETRMOD_TGSEL4_MASK 0x00000010
#define HWIO_GPIO4_SDETRMOD_GPIO4_SDETRMOD_TGSEL5_SHFT 5
#define HWIO_GPIO4_SDETRMOD_GPIO4_SDETRMOD_TGSEL5_MASK 0x00000020
#define HWIO_GPIO4_SDETRMOD_GPIO4_SDETRMOD_TGSEL6_SHFT 6
#define HWIO_GPIO4_SDETRMOD_GPIO4_SDETRMOD_TGSEL6_MASK 0x00000040
#define HWIO_GPIO4_SDETRMOD_GPIO4_SDETRMOD_TGSEL7_SHFT 7
#define HWIO_GPIO4_SDETRMOD_GPIO4_SDETRMOD_TGSEL7_MASK 0x00000080
#define HWIO_GPIO4_SDETRMOD_GPIO4_SDETRMOD_TGSEL8_SHFT 8
#define HWIO_GPIO4_SDETRMOD_GPIO4_SDETRMOD_TGSEL8_MASK 0x00000100
#define HWIO_GPIO4_SDETRMOD_GPIO4_SDETRMOD_TGSEL9_SHFT 9
#define HWIO_GPIO4_SDETRMOD_GPIO4_SDETRMOD_TGSEL9_MASK 0x00000200
#define HWIO_GPIO4_SDETRMOD_GPIO4_SDETRMOD_TGSEL10_SHFT 10
#define HWIO_GPIO4_SDETRMOD_GPIO4_SDETRMOD_TGSEL10_MASK 0x00000400
#define HWIO_GPIO4_SDETRMOD_GPIO4_SDETRMOD_TGSEL11_SHFT 11
#define HWIO_GPIO4_SDETRMOD_GPIO4_SDETRMOD_TGSEL11_MASK 0x00000800
#define HWIO_GPIO4_SDETRMOD_GPIO4_SDETRMOD_TGSEL12_SHFT 12
#define HWIO_GPIO4_SDETRMOD_GPIO4_SDETRMOD_TGSEL12_MASK 0x00001000
#define HWIO_GPIO4_SDETRMOD_GPIO4_SDETRMOD_TGSEL13_SHFT 13
#define HWIO_GPIO4_SDETRMOD_GPIO4_SDETRMOD_TGSEL13_MASK 0x00002000
#define HWIO_GPIO4_SDETRMOD_GPIO4_SDETRMOD_TGSEL14_SHFT 14
#define HWIO_GPIO4_SDETRMOD_GPIO4_SDETRMOD_TGSEL14_MASK 0x00004000
#define HWIO_GPIO4_SDETRMOD_GPIO4_SDETRMOD_TGSEL15_SHFT 15
#define HWIO_GPIO4_SDETRMOD_GPIO4_SDETRMOD_TGSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO4_PCSR_ADDR  0xF0010470  
#define HWIO_GPIO4_PCSR_GPIO4_PCSR_SEL0_SHFT 0
#define HWIO_GPIO4_PCSR_GPIO4_PCSR_SEL0_MASK 0x00000001
#define HWIO_GPIO4_PCSR_GPIO4_PCSR_SEL1_SHFT 1
#define HWIO_GPIO4_PCSR_GPIO4_PCSR_SEL1_MASK 0x00000002
#define HWIO_GPIO4_PCSR_GPIO4_PCSR_SEL2_SHFT 2
#define HWIO_GPIO4_PCSR_GPIO4_PCSR_SEL2_MASK 0x00000004
#define HWIO_GPIO4_PCSR_GPIO4_PCSR_SEL3_SHFT 3
#define HWIO_GPIO4_PCSR_GPIO4_PCSR_SEL3_MASK 0x00000008
#define HWIO_GPIO4_PCSR_GPIO4_PCSR_SEL4_SHFT 4
#define HWIO_GPIO4_PCSR_GPIO4_PCSR_SEL4_MASK 0x00000010
#define HWIO_GPIO4_PCSR_GPIO4_PCSR_SEL5_SHFT 5
#define HWIO_GPIO4_PCSR_GPIO4_PCSR_SEL5_MASK 0x00000020
#define HWIO_GPIO4_PCSR_GPIO4_PCSR_SEL6_SHFT 6
#define HWIO_GPIO4_PCSR_GPIO4_PCSR_SEL6_MASK 0x00000040
#define HWIO_GPIO4_PCSR_GPIO4_PCSR_SEL7_SHFT 7
#define HWIO_GPIO4_PCSR_GPIO4_PCSR_SEL7_MASK 0x00000080
#define HWIO_GPIO4_PCSR_GPIO4_PCSR_SEL8_SHFT 8
#define HWIO_GPIO4_PCSR_GPIO4_PCSR_SEL8_MASK 0x00000100
#define HWIO_GPIO4_PCSR_GPIO4_PCSR_SEL9_SHFT 9
#define HWIO_GPIO4_PCSR_GPIO4_PCSR_SEL9_MASK 0x00000200
#define HWIO_GPIO4_PCSR_GPIO4_PCSR_SEL10_SHFT 10
#define HWIO_GPIO4_PCSR_GPIO4_PCSR_SEL10_MASK 0x00000400
#define HWIO_GPIO4_PCSR_GPIO4_PCSR_SEL11_SHFT 11
#define HWIO_GPIO4_PCSR_GPIO4_PCSR_SEL11_MASK 0x00000800
#define HWIO_GPIO4_PCSR_GPIO4_PCSR_SEL12_SHFT 12
#define HWIO_GPIO4_PCSR_GPIO4_PCSR_SEL12_MASK 0x00001000
#define HWIO_GPIO4_PCSR_GPIO4_PCSR_SEL13_SHFT 13
#define HWIO_GPIO4_PCSR_GPIO4_PCSR_SEL13_MASK 0x00002000
#define HWIO_GPIO4_PCSR_GPIO4_PCSR_SEL14_SHFT 14
#define HWIO_GPIO4_PCSR_GPIO4_PCSR_SEL14_MASK 0x00004000
#define HWIO_GPIO4_PCSR_GPIO4_PCSR_SEL15_SHFT 15
#define HWIO_GPIO4_PCSR_GPIO4_PCSR_SEL15_MASK 0x00008000


//--------

#define HWIO_GPIO4_INEN_ADDR  0xF0010474  
#define HWIO_GPIO4_INEN_GPIO4_INEN_EN0_SHFT 0
#define HWIO_GPIO4_INEN_GPIO4_INEN_EN0_MASK 0x00000001
#define HWIO_GPIO4_INEN_GPIO4_INEN_EN1_SHFT 1
#define HWIO_GPIO4_INEN_GPIO4_INEN_EN1_MASK 0x00000002
#define HWIO_GPIO4_INEN_GPIO4_INEN_EN2_SHFT 2
#define HWIO_GPIO4_INEN_GPIO4_INEN_EN2_MASK 0x00000004
#define HWIO_GPIO4_INEN_GPIO4_INEN_EN3_SHFT 3
#define HWIO_GPIO4_INEN_GPIO4_INEN_EN3_MASK 0x00000008
#define HWIO_GPIO4_INEN_GPIO4_INEN_EN4_SHFT 4
#define HWIO_GPIO4_INEN_GPIO4_INEN_EN4_MASK 0x00000010
#define HWIO_GPIO4_INEN_GPIO4_INEN_EN5_SHFT 5
#define HWIO_GPIO4_INEN_GPIO4_INEN_EN5_MASK 0x00000020
#define HWIO_GPIO4_INEN_GPIO4_INEN_EN6_SHFT 6
#define HWIO_GPIO4_INEN_GPIO4_INEN_EN6_MASK 0x00000040
#define HWIO_GPIO4_INEN_GPIO4_INEN_EN7_SHFT 7
#define HWIO_GPIO4_INEN_GPIO4_INEN_EN7_MASK 0x00000080
#define HWIO_GPIO4_INEN_GPIO4_INEN_EN8_SHFT 8
#define HWIO_GPIO4_INEN_GPIO4_INEN_EN8_MASK 0x00000100
#define HWIO_GPIO4_INEN_GPIO4_INEN_EN9_SHFT 9
#define HWIO_GPIO4_INEN_GPIO4_INEN_EN9_MASK 0x00000200
#define HWIO_GPIO4_INEN_GPIO4_INEN_EN10_SHFT 10
#define HWIO_GPIO4_INEN_GPIO4_INEN_EN10_MASK 0x00000400
#define HWIO_GPIO4_INEN_GPIO4_INEN_EN11_SHFT 11
#define HWIO_GPIO4_INEN_GPIO4_INEN_EN11_MASK 0x00000800
#define HWIO_GPIO4_INEN_GPIO4_INEN_EN12_SHFT 12
#define HWIO_GPIO4_INEN_GPIO4_INEN_EN12_MASK 0x00001000
#define HWIO_GPIO4_INEN_GPIO4_INEN_EN13_SHFT 13
#define HWIO_GPIO4_INEN_GPIO4_INEN_EN13_MASK 0x00002000
#define HWIO_GPIO4_INEN_GPIO4_INEN_EN14_SHFT 14
#define HWIO_GPIO4_INEN_GPIO4_INEN_EN14_MASK 0x00004000
#define HWIO_GPIO4_INEN_GPIO4_INEN_EN15_SHFT 15
#define HWIO_GPIO4_INEN_GPIO4_INEN_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO4_PUDRST_ADDR  0xF0010478  
#define HWIO_GPIO4_PUDRST_GPIO4_PUDRST_PDSEL0_SHFT 0
#define HWIO_GPIO4_PUDRST_GPIO4_PUDRST_PDSEL0_MASK 0x00000001
#define HWIO_GPIO4_PUDRST_GPIO4_PUDRST_PDSEL1_SHFT 1
#define HWIO_GPIO4_PUDRST_GPIO4_PUDRST_PDSEL1_MASK 0x00000002
#define HWIO_GPIO4_PUDRST_GPIO4_PUDRST_PDSEL2_SHFT 2
#define HWIO_GPIO4_PUDRST_GPIO4_PUDRST_PDSEL2_MASK 0x00000004
#define HWIO_GPIO4_PUDRST_GPIO4_PUDRST_PDSEL3_SHFT 3
#define HWIO_GPIO4_PUDRST_GPIO4_PUDRST_PDSEL3_MASK 0x00000008
#define HWIO_GPIO4_PUDRST_GPIO4_PUDRST_PDSEL4_SHFT 4
#define HWIO_GPIO4_PUDRST_GPIO4_PUDRST_PDSEL4_MASK 0x00000010
#define HWIO_GPIO4_PUDRST_GPIO4_PUDRST_PDSEL5_SHFT 5
#define HWIO_GPIO4_PUDRST_GPIO4_PUDRST_PDSEL5_MASK 0x00000020
#define HWIO_GPIO4_PUDRST_GPIO4_PUDRST_PDSEL6_SHFT 6
#define HWIO_GPIO4_PUDRST_GPIO4_PUDRST_PDSEL6_MASK 0x00000040
#define HWIO_GPIO4_PUDRST_GPIO4_PUDRST_PDSEL7_SHFT 7
#define HWIO_GPIO4_PUDRST_GPIO4_PUDRST_PDSEL7_MASK 0x00000080
#define HWIO_GPIO4_PUDRST_GPIO4_PUDRST_PDSEL8_SHFT 8
#define HWIO_GPIO4_PUDRST_GPIO4_PUDRST_PDSEL8_MASK 0x00000100
#define HWIO_GPIO4_PUDRST_GPIO4_PUDRST_PDSEL9_SHFT 9
#define HWIO_GPIO4_PUDRST_GPIO4_PUDRST_PDSEL9_MASK 0x00000200
#define HWIO_GPIO4_PUDRST_GPIO4_PUDRST_PDSEL10_SHFT 10
#define HWIO_GPIO4_PUDRST_GPIO4_PUDRST_PDSEL10_MASK 0x00000400
#define HWIO_GPIO4_PUDRST_GPIO4_PUDRST_PDSEL11_SHFT 11
#define HWIO_GPIO4_PUDRST_GPIO4_PUDRST_PDSEL11_MASK 0x00000800
#define HWIO_GPIO4_PUDRST_GPIO4_PUDRST_PDSEL12_SHFT 12
#define HWIO_GPIO4_PUDRST_GPIO4_PUDRST_PDSEL12_MASK 0x00001000
#define HWIO_GPIO4_PUDRST_GPIO4_PUDRST_PDSEL13_SHFT 13
#define HWIO_GPIO4_PUDRST_GPIO4_PUDRST_PDSEL13_MASK 0x00002000
#define HWIO_GPIO4_PUDRST_GPIO4_PUDRST_PDSEL14_SHFT 14
#define HWIO_GPIO4_PUDRST_GPIO4_PUDRST_PDSEL14_MASK 0x00004000
#define HWIO_GPIO4_PUDRST_GPIO4_PUDRST_PDSEL15_SHFT 15
#define HWIO_GPIO4_PUDRST_GPIO4_PUDRST_PDSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO5_INFO_ADDR  0xF0010500  
#define HWIO_GPIO5_INFO_GPIO5_INFO_MODREV_SHFT 0
#define HWIO_GPIO5_INFO_GPIO5_INFO_MODREV_MASK 0x000000ff
#define HWIO_GPIO5_INFO_GPIO5_INFO_MODTYPE_SHFT 8
#define HWIO_GPIO5_INFO_GPIO5_INFO_MODTYPE_MASK 0x0000ff00
#define HWIO_GPIO5_INFO_GPIO5_INFO_MODNUMBER_SHFT 16
#define HWIO_GPIO5_INFO_GPIO5_INFO_MODNUMBER_MASK 0xffff0000


//--------

#define HWIO_GPIO5_ACES0_ADDR  0xF0010504  
#define HWIO_GPIO5_ACES0_GPIO5_ACES0_EN0_SHFT 0
#define HWIO_GPIO5_ACES0_GPIO5_ACES0_EN0_MASK 0x00000001
#define HWIO_GPIO5_ACES0_GPIO5_ACES0_EN1_SHFT 1
#define HWIO_GPIO5_ACES0_GPIO5_ACES0_EN1_MASK 0x00000002
#define HWIO_GPIO5_ACES0_GPIO5_ACES0_EN2_SHFT 2
#define HWIO_GPIO5_ACES0_GPIO5_ACES0_EN2_MASK 0x00000004
#define HWIO_GPIO5_ACES0_GPIO5_ACES0_EN3_SHFT 3
#define HWIO_GPIO5_ACES0_GPIO5_ACES0_EN3_MASK 0x00000008
#define HWIO_GPIO5_ACES0_GPIO5_ACES0_EN4_SHFT 4
#define HWIO_GPIO5_ACES0_GPIO5_ACES0_EN4_MASK 0x00000010
#define HWIO_GPIO5_ACES0_GPIO5_ACES0_EN5_SHFT 5
#define HWIO_GPIO5_ACES0_GPIO5_ACES0_EN5_MASK 0x00000020
#define HWIO_GPIO5_ACES0_GPIO5_ACES0_EN6_SHFT 6
#define HWIO_GPIO5_ACES0_GPIO5_ACES0_EN6_MASK 0x00000040
#define HWIO_GPIO5_ACES0_GPIO5_ACES0_EN7_SHFT 7
#define HWIO_GPIO5_ACES0_GPIO5_ACES0_EN7_MASK 0x00000080
#define HWIO_GPIO5_ACES0_GPIO5_ACES0_EN8_SHFT 8
#define HWIO_GPIO5_ACES0_GPIO5_ACES0_EN8_MASK 0x00000100
#define HWIO_GPIO5_ACES0_GPIO5_ACES0_EN9_SHFT 9
#define HWIO_GPIO5_ACES0_GPIO5_ACES0_EN9_MASK 0x00000200
#define HWIO_GPIO5_ACES0_GPIO5_ACES0_EN10_SHFT 10
#define HWIO_GPIO5_ACES0_GPIO5_ACES0_EN10_MASK 0x00000400
#define HWIO_GPIO5_ACES0_GPIO5_ACES0_EN11_SHFT 11
#define HWIO_GPIO5_ACES0_GPIO5_ACES0_EN11_MASK 0x00000800
#define HWIO_GPIO5_ACES0_GPIO5_ACES0_EN12_SHFT 12
#define HWIO_GPIO5_ACES0_GPIO5_ACES0_EN12_MASK 0x00001000
#define HWIO_GPIO5_ACES0_GPIO5_ACES0_EN13_SHFT 13
#define HWIO_GPIO5_ACES0_GPIO5_ACES0_EN13_MASK 0x00002000
#define HWIO_GPIO5_ACES0_GPIO5_ACES0_EN14_SHFT 14
#define HWIO_GPIO5_ACES0_GPIO5_ACES0_EN14_MASK 0x00004000
#define HWIO_GPIO5_ACES0_GPIO5_ACES0_EN15_SHFT 15
#define HWIO_GPIO5_ACES0_GPIO5_ACES0_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO5_ACES1_ADDR  0xF0010508  


//--------

#define HWIO_GPIO5_PIR_ADDR  0xF001050C  
#define HWIO_GPIO5_PIR_GPIO5_PIR_PXPIR0_SHFT 0
#define HWIO_GPIO5_PIR_GPIO5_PIR_PXPIR0_MASK 0x00000001
#define HWIO_GPIO5_PIR_GPIO5_PIR_PXPIR1_SHFT 1
#define HWIO_GPIO5_PIR_GPIO5_PIR_PXPIR1_MASK 0x00000002
#define HWIO_GPIO5_PIR_GPIO5_PIR_PXPIR2_SHFT 2
#define HWIO_GPIO5_PIR_GPIO5_PIR_PXPIR2_MASK 0x00000004
#define HWIO_GPIO5_PIR_GPIO5_PIR_PXPIR3_SHFT 3
#define HWIO_GPIO5_PIR_GPIO5_PIR_PXPIR3_MASK 0x00000008
#define HWIO_GPIO5_PIR_GPIO5_PIR_PXPIR4_SHFT 4
#define HWIO_GPIO5_PIR_GPIO5_PIR_PXPIR4_MASK 0x00000010
#define HWIO_GPIO5_PIR_GPIO5_PIR_PXPIR5_SHFT 5
#define HWIO_GPIO5_PIR_GPIO5_PIR_PXPIR5_MASK 0x00000020
#define HWIO_GPIO5_PIR_GPIO5_PIR_PXPIR6_SHFT 6
#define HWIO_GPIO5_PIR_GPIO5_PIR_PXPIR6_MASK 0x00000040
#define HWIO_GPIO5_PIR_GPIO5_PIR_PXPIR7_SHFT 7
#define HWIO_GPIO5_PIR_GPIO5_PIR_PXPIR7_MASK 0x00000080
#define HWIO_GPIO5_PIR_GPIO5_PIR_PXPIR8_SHFT 8
#define HWIO_GPIO5_PIR_GPIO5_PIR_PXPIR8_MASK 0x00000100
#define HWIO_GPIO5_PIR_GPIO5_PIR_PXPIR9_SHFT 9
#define HWIO_GPIO5_PIR_GPIO5_PIR_PXPIR9_MASK 0x00000200
#define HWIO_GPIO5_PIR_GPIO5_PIR_PXPIR10_SHFT 10
#define HWIO_GPIO5_PIR_GPIO5_PIR_PXPIR10_MASK 0x00000400
#define HWIO_GPIO5_PIR_GPIO5_PIR_PXPIR11_SHFT 11
#define HWIO_GPIO5_PIR_GPIO5_PIR_PXPIR11_MASK 0x00000800
#define HWIO_GPIO5_PIR_GPIO5_PIR_PXPIR12_SHFT 12
#define HWIO_GPIO5_PIR_GPIO5_PIR_PXPIR12_MASK 0x00001000
#define HWIO_GPIO5_PIR_GPIO5_PIR_PXPIR13_SHFT 13
#define HWIO_GPIO5_PIR_GPIO5_PIR_PXPIR13_MASK 0x00002000
#define HWIO_GPIO5_PIR_GPIO5_PIR_PXPIR14_SHFT 14
#define HWIO_GPIO5_PIR_GPIO5_PIR_PXPIR14_MASK 0x00004000
#define HWIO_GPIO5_PIR_GPIO5_PIR_PXPIR15_SHFT 15
#define HWIO_GPIO5_PIR_GPIO5_PIR_PXPIR15_MASK 0x00008000


//--------

#define HWIO_GPIO5_POR_ADDR  0xF0010510  
#define HWIO_GPIO5_POR_GPIO5_POR_PXPOR0_SHFT 0
#define HWIO_GPIO5_POR_GPIO5_POR_PXPOR0_MASK 0x00000001
#define HWIO_GPIO5_POR_GPIO5_POR_PXPOR1_SHFT 1
#define HWIO_GPIO5_POR_GPIO5_POR_PXPOR1_MASK 0x00000002
#define HWIO_GPIO5_POR_GPIO5_POR_PXPOR2_SHFT 2
#define HWIO_GPIO5_POR_GPIO5_POR_PXPOR2_MASK 0x00000004
#define HWIO_GPIO5_POR_GPIO5_POR_PXPOR3_SHFT 3
#define HWIO_GPIO5_POR_GPIO5_POR_PXPOR3_MASK 0x00000008
#define HWIO_GPIO5_POR_GPIO5_POR_PXPOR4_SHFT 4
#define HWIO_GPIO5_POR_GPIO5_POR_PXPOR4_MASK 0x00000010
#define HWIO_GPIO5_POR_GPIO5_POR_PXPOR5_SHFT 5
#define HWIO_GPIO5_POR_GPIO5_POR_PXPOR5_MASK 0x00000020
#define HWIO_GPIO5_POR_GPIO5_POR_PXPOR6_SHFT 6
#define HWIO_GPIO5_POR_GPIO5_POR_PXPOR6_MASK 0x00000040
#define HWIO_GPIO5_POR_GPIO5_POR_PXPOR7_SHFT 7
#define HWIO_GPIO5_POR_GPIO5_POR_PXPOR7_MASK 0x00000080
#define HWIO_GPIO5_POR_GPIO5_POR_PXPOR8_SHFT 8
#define HWIO_GPIO5_POR_GPIO5_POR_PXPOR8_MASK 0x00000100
#define HWIO_GPIO5_POR_GPIO5_POR_PXPOR9_SHFT 9
#define HWIO_GPIO5_POR_GPIO5_POR_PXPOR9_MASK 0x00000200
#define HWIO_GPIO5_POR_GPIO5_POR_PXPOR10_SHFT 10
#define HWIO_GPIO5_POR_GPIO5_POR_PXPOR10_MASK 0x00000400
#define HWIO_GPIO5_POR_GPIO5_POR_PXPOR11_SHFT 11
#define HWIO_GPIO5_POR_GPIO5_POR_PXPOR11_MASK 0x00000800
#define HWIO_GPIO5_POR_GPIO5_POR_PXPOR12_SHFT 12
#define HWIO_GPIO5_POR_GPIO5_POR_PXPOR12_MASK 0x00001000
#define HWIO_GPIO5_POR_GPIO5_POR_PXPOR13_SHFT 13
#define HWIO_GPIO5_POR_GPIO5_POR_PXPOR13_MASK 0x00002000
#define HWIO_GPIO5_POR_GPIO5_POR_PXPOR14_SHFT 14
#define HWIO_GPIO5_POR_GPIO5_POR_PXPOR14_MASK 0x00004000
#define HWIO_GPIO5_POR_GPIO5_POR_PXPOR15_SHFT 15
#define HWIO_GPIO5_POR_GPIO5_POR_PXPOR15_MASK 0x00008000


//--------

#define HWIO_GPIO5_POSCR_ADDR  0xF0010514  
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PS0_SHFT 0
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PS0_MASK 0x00000001
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PS1_SHFT 1
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PS1_MASK 0x00000002
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PS2_SHFT 2
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PS2_MASK 0x00000004
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PS3_SHFT 3
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PS3_MASK 0x00000008
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PS4_SHFT 4
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PS4_MASK 0x00000010
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PS5_SHFT 5
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PS5_MASK 0x00000020
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PS6_SHFT 6
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PS6_MASK 0x00000040
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PS7_SHFT 7
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PS7_MASK 0x00000080
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PS8_SHFT 8
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PS8_MASK 0x00000100
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PS9_SHFT 9
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PS9_MASK 0x00000200
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PS10_SHFT 10
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PS10_MASK 0x00000400
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PS11_SHFT 11
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PS11_MASK 0x00000800
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PS12_SHFT 12
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PS12_MASK 0x00001000
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PS13_SHFT 13
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PS13_MASK 0x00002000
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PS14_SHFT 14
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PS14_MASK 0x00004000
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PS15_SHFT 15
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PS15_MASK 0x00008000
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PC0_SHFT 16
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PC0_MASK 0x00010000
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PC1_SHFT 17
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PC1_MASK 0x00020000
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PC2_SHFT 18
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PC2_MASK 0x00040000
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PC3_SHFT 19
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PC3_MASK 0x00080000
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PC4_SHFT 20
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PC4_MASK 0x00100000
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PC5_SHFT 21
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PC5_MASK 0x00200000
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PC6_SHFT 22
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PC6_MASK 0x00400000
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PC7_SHFT 23
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PC7_MASK 0x00800000
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PC8_SHFT 24
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PC8_MASK 0x01000000
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PC9_SHFT 25
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PC9_MASK 0x02000000
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PC10_SHFT 26
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PC10_MASK 0x04000000
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PC11_SHFT 27
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PC11_MASK 0x08000000
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PC12_SHFT 28
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PC12_MASK 0x10000000
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PC13_SHFT 29
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PC13_MASK 0x20000000
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PC14_SHFT 30
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PC14_MASK 0x40000000
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PC15_SHFT 31
#define HWIO_GPIO5_POSCR_GPIO5_POSCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO5_POSR_ADDR  0xF0010518  
#define HWIO_GPIO5_POSR_GPIO5_POSR_PS0_SHFT 0
#define HWIO_GPIO5_POSR_GPIO5_POSR_PS0_MASK 0x00000001
#define HWIO_GPIO5_POSR_GPIO5_POSR_PS1_SHFT 1
#define HWIO_GPIO5_POSR_GPIO5_POSR_PS1_MASK 0x00000002
#define HWIO_GPIO5_POSR_GPIO5_POSR_PS2_SHFT 2
#define HWIO_GPIO5_POSR_GPIO5_POSR_PS2_MASK 0x00000004
#define HWIO_GPIO5_POSR_GPIO5_POSR_PS3_SHFT 3
#define HWIO_GPIO5_POSR_GPIO5_POSR_PS3_MASK 0x00000008
#define HWIO_GPIO5_POSR_GPIO5_POSR_PS4_SHFT 4
#define HWIO_GPIO5_POSR_GPIO5_POSR_PS4_MASK 0x00000010
#define HWIO_GPIO5_POSR_GPIO5_POSR_PS5_SHFT 5
#define HWIO_GPIO5_POSR_GPIO5_POSR_PS5_MASK 0x00000020
#define HWIO_GPIO5_POSR_GPIO5_POSR_PS6_SHFT 6
#define HWIO_GPIO5_POSR_GPIO5_POSR_PS6_MASK 0x00000040
#define HWIO_GPIO5_POSR_GPIO5_POSR_PS7_SHFT 7
#define HWIO_GPIO5_POSR_GPIO5_POSR_PS7_MASK 0x00000080
#define HWIO_GPIO5_POSR_GPIO5_POSR_PS8_SHFT 8
#define HWIO_GPIO5_POSR_GPIO5_POSR_PS8_MASK 0x00000100
#define HWIO_GPIO5_POSR_GPIO5_POSR_PS9_SHFT 9
#define HWIO_GPIO5_POSR_GPIO5_POSR_PS9_MASK 0x00000200
#define HWIO_GPIO5_POSR_GPIO5_POSR_PS10_SHFT 10
#define HWIO_GPIO5_POSR_GPIO5_POSR_PS10_MASK 0x00000400
#define HWIO_GPIO5_POSR_GPIO5_POSR_PS11_SHFT 11
#define HWIO_GPIO5_POSR_GPIO5_POSR_PS11_MASK 0x00000800
#define HWIO_GPIO5_POSR_GPIO5_POSR_PS12_SHFT 12
#define HWIO_GPIO5_POSR_GPIO5_POSR_PS12_MASK 0x00001000
#define HWIO_GPIO5_POSR_GPIO5_POSR_PS13_SHFT 13
#define HWIO_GPIO5_POSR_GPIO5_POSR_PS13_MASK 0x00002000
#define HWIO_GPIO5_POSR_GPIO5_POSR_PS14_SHFT 14
#define HWIO_GPIO5_POSR_GPIO5_POSR_PS14_MASK 0x00004000
#define HWIO_GPIO5_POSR_GPIO5_POSR_PS15_SHFT 15
#define HWIO_GPIO5_POSR_GPIO5_POSR_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO5_POSR0_ADDR  0xF001051C  
#define HWIO_GPIO5_POSR0_GPIO5_POSR0_PS0_SHFT 0
#define HWIO_GPIO5_POSR0_GPIO5_POSR0_PS0_MASK 0x00000001
#define HWIO_GPIO5_POSR0_GPIO5_POSR0_PS1_SHFT 1
#define HWIO_GPIO5_POSR0_GPIO5_POSR0_PS1_MASK 0x00000002
#define HWIO_GPIO5_POSR0_GPIO5_POSR0_PS2_SHFT 2
#define HWIO_GPIO5_POSR0_GPIO5_POSR0_PS2_MASK 0x00000004
#define HWIO_GPIO5_POSR0_GPIO5_POSR0_PS3_SHFT 3
#define HWIO_GPIO5_POSR0_GPIO5_POSR0_PS3_MASK 0x00000008


//--------

#define HWIO_GPIO5_POSR4_ADDR  0xF0010520  
#define HWIO_GPIO5_POSR4_GPIO5_POSR4_PS4_SHFT 4
#define HWIO_GPIO5_POSR4_GPIO5_POSR4_PS4_MASK 0x00000010
#define HWIO_GPIO5_POSR4_GPIO5_POSR4_PS5_SHFT 5
#define HWIO_GPIO5_POSR4_GPIO5_POSR4_PS5_MASK 0x00000020
#define HWIO_GPIO5_POSR4_GPIO5_POSR4_PS6_SHFT 6
#define HWIO_GPIO5_POSR4_GPIO5_POSR4_PS6_MASK 0x00000040
#define HWIO_GPIO5_POSR4_GPIO5_POSR4_PS7_SHFT 7
#define HWIO_GPIO5_POSR4_GPIO5_POSR4_PS7_MASK 0x00000080


//--------

#define HWIO_GPIO5_POSR8_ADDR  0xF0010524  
#define HWIO_GPIO5_POSR8_GPIO5_POSR8_PS8_SHFT 8
#define HWIO_GPIO5_POSR8_GPIO5_POSR8_PS8_MASK 0x00000100
#define HWIO_GPIO5_POSR8_GPIO5_POSR8_PS9_SHFT 9
#define HWIO_GPIO5_POSR8_GPIO5_POSR8_PS9_MASK 0x00000200
#define HWIO_GPIO5_POSR8_GPIO5_POSR8_PS10_SHFT 10
#define HWIO_GPIO5_POSR8_GPIO5_POSR8_PS10_MASK 0x00000400
#define HWIO_GPIO5_POSR8_GPIO5_POSR8_PS11_SHFT 11
#define HWIO_GPIO5_POSR8_GPIO5_POSR8_PS11_MASK 0x00000800


//--------

#define HWIO_GPIO5_POSR12_ADDR  0xF0010528  
#define HWIO_GPIO5_POSR12_GPIO5_POSR12_PS12_SHFT 12
#define HWIO_GPIO5_POSR12_GPIO5_POSR12_PS12_MASK 0x00001000
#define HWIO_GPIO5_POSR12_GPIO5_POSR12_PS13_SHFT 13
#define HWIO_GPIO5_POSR12_GPIO5_POSR12_PS13_MASK 0x00002000
#define HWIO_GPIO5_POSR12_GPIO5_POSR12_PS14_SHFT 14
#define HWIO_GPIO5_POSR12_GPIO5_POSR12_PS14_MASK 0x00004000
#define HWIO_GPIO5_POSR12_GPIO5_POSR12_PS15_SHFT 15
#define HWIO_GPIO5_POSR12_GPIO5_POSR12_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO5_POCR_ADDR  0xF001052C  
#define HWIO_GPIO5_POCR_GPIO5_POCR_PC0_SHFT 16
#define HWIO_GPIO5_POCR_GPIO5_POCR_PC0_MASK 0x00010000
#define HWIO_GPIO5_POCR_GPIO5_POCR_PC1_SHFT 17
#define HWIO_GPIO5_POCR_GPIO5_POCR_PC1_MASK 0x00020000
#define HWIO_GPIO5_POCR_GPIO5_POCR_PC2_SHFT 18
#define HWIO_GPIO5_POCR_GPIO5_POCR_PC2_MASK 0x00040000
#define HWIO_GPIO5_POCR_GPIO5_POCR_PC3_SHFT 19
#define HWIO_GPIO5_POCR_GPIO5_POCR_PC3_MASK 0x00080000
#define HWIO_GPIO5_POCR_GPIO5_POCR_PC4_SHFT 20
#define HWIO_GPIO5_POCR_GPIO5_POCR_PC4_MASK 0x00100000
#define HWIO_GPIO5_POCR_GPIO5_POCR_PC5_SHFT 21
#define HWIO_GPIO5_POCR_GPIO5_POCR_PC5_MASK 0x00200000
#define HWIO_GPIO5_POCR_GPIO5_POCR_PC6_SHFT 22
#define HWIO_GPIO5_POCR_GPIO5_POCR_PC6_MASK 0x00400000
#define HWIO_GPIO5_POCR_GPIO5_POCR_PC7_SHFT 23
#define HWIO_GPIO5_POCR_GPIO5_POCR_PC7_MASK 0x00800000
#define HWIO_GPIO5_POCR_GPIO5_POCR_PC8_SHFT 24
#define HWIO_GPIO5_POCR_GPIO5_POCR_PC8_MASK 0x01000000
#define HWIO_GPIO5_POCR_GPIO5_POCR_PC9_SHFT 25
#define HWIO_GPIO5_POCR_GPIO5_POCR_PC9_MASK 0x02000000
#define HWIO_GPIO5_POCR_GPIO5_POCR_PC10_SHFT 26
#define HWIO_GPIO5_POCR_GPIO5_POCR_PC10_MASK 0x04000000
#define HWIO_GPIO5_POCR_GPIO5_POCR_PC11_SHFT 27
#define HWIO_GPIO5_POCR_GPIO5_POCR_PC11_MASK 0x08000000
#define HWIO_GPIO5_POCR_GPIO5_POCR_PC12_SHFT 28
#define HWIO_GPIO5_POCR_GPIO5_POCR_PC12_MASK 0x10000000
#define HWIO_GPIO5_POCR_GPIO5_POCR_PC13_SHFT 29
#define HWIO_GPIO5_POCR_GPIO5_POCR_PC13_MASK 0x20000000
#define HWIO_GPIO5_POCR_GPIO5_POCR_PC14_SHFT 30
#define HWIO_GPIO5_POCR_GPIO5_POCR_PC14_MASK 0x40000000
#define HWIO_GPIO5_POCR_GPIO5_POCR_PC15_SHFT 31
#define HWIO_GPIO5_POCR_GPIO5_POCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO5_POCR0_ADDR  0xF0010530  
#define HWIO_GPIO5_POCR0_GPIO5_POCR0_PC0_SHFT 16
#define HWIO_GPIO5_POCR0_GPIO5_POCR0_PC0_MASK 0x00010000
#define HWIO_GPIO5_POCR0_GPIO5_POCR0_PC1_SHFT 17
#define HWIO_GPIO5_POCR0_GPIO5_POCR0_PC1_MASK 0x00020000
#define HWIO_GPIO5_POCR0_GPIO5_POCR0_PC2_SHFT 18
#define HWIO_GPIO5_POCR0_GPIO5_POCR0_PC2_MASK 0x00040000
#define HWIO_GPIO5_POCR0_GPIO5_POCR0_PC3_SHFT 19
#define HWIO_GPIO5_POCR0_GPIO5_POCR0_PC3_MASK 0x00080000


//--------

#define HWIO_GPIO5_POCR4_ADDR  0xF0010534  
#define HWIO_GPIO5_POCR4_GPIO5_POCR4_PC4_SHFT 20
#define HWIO_GPIO5_POCR4_GPIO5_POCR4_PC4_MASK 0x00100000
#define HWIO_GPIO5_POCR4_GPIO5_POCR4_PC5_SHFT 21
#define HWIO_GPIO5_POCR4_GPIO5_POCR4_PC5_MASK 0x00200000
#define HWIO_GPIO5_POCR4_GPIO5_POCR4_PC6_SHFT 22
#define HWIO_GPIO5_POCR4_GPIO5_POCR4_PC6_MASK 0x00400000
#define HWIO_GPIO5_POCR4_GPIO5_POCR4_PC7_SHFT 23
#define HWIO_GPIO5_POCR4_GPIO5_POCR4_PC7_MASK 0x00800000


//--------

#define HWIO_GPIO5_POCR8_ADDR  0xF0010538  
#define HWIO_GPIO5_POCR8_GPIO5_POCR8_PC8_SHFT 24
#define HWIO_GPIO5_POCR8_GPIO5_POCR8_PC8_MASK 0x01000000
#define HWIO_GPIO5_POCR8_GPIO5_POCR8_PC9_SHFT 25
#define HWIO_GPIO5_POCR8_GPIO5_POCR8_PC9_MASK 0x02000000
#define HWIO_GPIO5_POCR8_GPIO5_POCR8_PC10_SHFT 26
#define HWIO_GPIO5_POCR8_GPIO5_POCR8_PC10_MASK 0x04000000
#define HWIO_GPIO5_POCR8_GPIO5_POCR8_PC11_SHFT 27
#define HWIO_GPIO5_POCR8_GPIO5_POCR8_PC11_MASK 0x08000000


//--------

#define HWIO_GPIO5_POCR12_ADDR  0xF001053C  
#define HWIO_GPIO5_POCR12_GPIO5_POCR12_PC12_SHFT 28
#define HWIO_GPIO5_POCR12_GPIO5_POCR12_PC12_MASK 0x10000000
#define HWIO_GPIO5_POCR12_GPIO5_POCR12_PC13_SHFT 29
#define HWIO_GPIO5_POCR12_GPIO5_POCR12_PC13_MASK 0x20000000
#define HWIO_GPIO5_POCR12_GPIO5_POCR12_PC14_SHFT 30
#define HWIO_GPIO5_POCR12_GPIO5_POCR12_PC14_MASK 0x40000000
#define HWIO_GPIO5_POCR12_GPIO5_POCR12_PC15_SHFT 31
#define HWIO_GPIO5_POCR12_GPIO5_POCR12_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO5_PUDEN_ADDR  0xF0010540  
#define HWIO_GPIO5_PUDEN_GPIO5_PUDEN_PXPUDEN0_SHFT 0
#define HWIO_GPIO5_PUDEN_GPIO5_PUDEN_PXPUDEN0_MASK 0x00000003
#define HWIO_GPIO5_PUDEN_GPIO5_PUDEN_PXPUDEN1_SHFT 2
#define HWIO_GPIO5_PUDEN_GPIO5_PUDEN_PXPUDEN1_MASK 0x0000000c
#define HWIO_GPIO5_PUDEN_GPIO5_PUDEN_PXPUDEN2_SHFT 4
#define HWIO_GPIO5_PUDEN_GPIO5_PUDEN_PXPUDEN2_MASK 0x00000030
#define HWIO_GPIO5_PUDEN_GPIO5_PUDEN_PXPUDEN3_SHFT 6
#define HWIO_GPIO5_PUDEN_GPIO5_PUDEN_PXPUDEN3_MASK 0x000000c0
#define HWIO_GPIO5_PUDEN_GPIO5_PUDEN_PXPUDEN4_SHFT 8
#define HWIO_GPIO5_PUDEN_GPIO5_PUDEN_PXPUDEN4_MASK 0x00000300
#define HWIO_GPIO5_PUDEN_GPIO5_PUDEN_PXPUDEN5_SHFT 10
#define HWIO_GPIO5_PUDEN_GPIO5_PUDEN_PXPUDEN5_MASK 0x00000c00
#define HWIO_GPIO5_PUDEN_GPIO5_PUDEN_PXPUDEN6_SHFT 12
#define HWIO_GPIO5_PUDEN_GPIO5_PUDEN_PXPUDEN6_MASK 0x00003000
#define HWIO_GPIO5_PUDEN_GPIO5_PUDEN_PXPUDEN7_SHFT 14
#define HWIO_GPIO5_PUDEN_GPIO5_PUDEN_PXPUDEN7_MASK 0x0000c000
#define HWIO_GPIO5_PUDEN_GPIO5_PUDEN_PXPUDEN8_SHFT 16
#define HWIO_GPIO5_PUDEN_GPIO5_PUDEN_PXPUDEN8_MASK 0x00030000
#define HWIO_GPIO5_PUDEN_GPIO5_PUDEN_PXPUDEN9_SHFT 18
#define HWIO_GPIO5_PUDEN_GPIO5_PUDEN_PXPUDEN9_MASK 0x000c0000
#define HWIO_GPIO5_PUDEN_GPIO5_PUDEN_PXPUDEN10_SHFT 20
#define HWIO_GPIO5_PUDEN_GPIO5_PUDEN_PXPUDEN10_MASK 0x00300000
#define HWIO_GPIO5_PUDEN_GPIO5_PUDEN_PXPUDEN11_SHFT 22
#define HWIO_GPIO5_PUDEN_GPIO5_PUDEN_PXPUDEN11_MASK 0x00c00000
#define HWIO_GPIO5_PUDEN_GPIO5_PUDEN_PXPUDEN12_SHFT 24
#define HWIO_GPIO5_PUDEN_GPIO5_PUDEN_PXPUDEN12_MASK 0x03000000
#define HWIO_GPIO5_PUDEN_GPIO5_PUDEN_PXPUDEN13_SHFT 26
#define HWIO_GPIO5_PUDEN_GPIO5_PUDEN_PXPUDEN13_MASK 0x0c000000
#define HWIO_GPIO5_PUDEN_GPIO5_PUDEN_PXPUDEN14_SHFT 28
#define HWIO_GPIO5_PUDEN_GPIO5_PUDEN_PXPUDEN14_MASK 0x30000000
#define HWIO_GPIO5_PUDEN_GPIO5_PUDEN_PXPUDEN15_SHFT 30
#define HWIO_GPIO5_PUDEN_GPIO5_PUDEN_PXPUDEN15_MASK 0xc0000000


//--------

#define HWIO_GPIO5_PODR_ADDR  0xF0010544  
#define HWIO_GPIO5_PODR_GPIO5_PODR_PXPODR0_SHFT 0
#define HWIO_GPIO5_PODR_GPIO5_PODR_PXPODR0_MASK 0x00000003
#define HWIO_GPIO5_PODR_GPIO5_PODR_PXPODR1_SHFT 2
#define HWIO_GPIO5_PODR_GPIO5_PODR_PXPODR1_MASK 0x0000000c
#define HWIO_GPIO5_PODR_GPIO5_PODR_PXPODR2_SHFT 4
#define HWIO_GPIO5_PODR_GPIO5_PODR_PXPODR2_MASK 0x00000030
#define HWIO_GPIO5_PODR_GPIO5_PODR_PXPODR3_SHFT 6
#define HWIO_GPIO5_PODR_GPIO5_PODR_PXPODR3_MASK 0x000000c0
#define HWIO_GPIO5_PODR_GPIO5_PODR_PXPODR4_SHFT 8
#define HWIO_GPIO5_PODR_GPIO5_PODR_PXPODR4_MASK 0x00000300
#define HWIO_GPIO5_PODR_GPIO5_PODR_PXPODR5_SHFT 10
#define HWIO_GPIO5_PODR_GPIO5_PODR_PXPODR5_MASK 0x00000c00
#define HWIO_GPIO5_PODR_GPIO5_PODR_PXPODR6_SHFT 12
#define HWIO_GPIO5_PODR_GPIO5_PODR_PXPODR6_MASK 0x00003000
#define HWIO_GPIO5_PODR_GPIO5_PODR_PXPODR7_SHFT 14
#define HWIO_GPIO5_PODR_GPIO5_PODR_PXPODR7_MASK 0x0000c000
#define HWIO_GPIO5_PODR_GPIO5_PODR_PXPODR8_SHFT 16
#define HWIO_GPIO5_PODR_GPIO5_PODR_PXPODR8_MASK 0x00030000
#define HWIO_GPIO5_PODR_GPIO5_PODR_PXPODR9_SHFT 18
#define HWIO_GPIO5_PODR_GPIO5_PODR_PXPODR9_MASK 0x000c0000
#define HWIO_GPIO5_PODR_GPIO5_PODR_PXPODR10_SHFT 20
#define HWIO_GPIO5_PODR_GPIO5_PODR_PXPODR10_MASK 0x00300000
#define HWIO_GPIO5_PODR_GPIO5_PODR_PXPODR11_SHFT 22
#define HWIO_GPIO5_PODR_GPIO5_PODR_PXPODR11_MASK 0x00c00000
#define HWIO_GPIO5_PODR_GPIO5_PODR_PXPODR12_SHFT 24
#define HWIO_GPIO5_PODR_GPIO5_PODR_PXPODR12_MASK 0x03000000
#define HWIO_GPIO5_PODR_GPIO5_PODR_PXPODR13_SHFT 26
#define HWIO_GPIO5_PODR_GPIO5_PODR_PXPODR13_MASK 0x0c000000
#define HWIO_GPIO5_PODR_GPIO5_PODR_PXPODR14_SHFT 28
#define HWIO_GPIO5_PODR_GPIO5_PODR_PXPODR14_MASK 0x30000000
#define HWIO_GPIO5_PODR_GPIO5_PODR_PXPODR15_SHFT 30
#define HWIO_GPIO5_PODR_GPIO5_PODR_PXPODR15_MASK 0xc0000000


//--------

#define HWIO_GPIO5_PMOD_ADDR  0xF0010548  
#define HWIO_GPIO5_PMOD_GPIO5_PMOD_PXMOD0_SHFT 0
#define HWIO_GPIO5_PMOD_GPIO5_PMOD_PXMOD0_MASK 0x00000003
#define HWIO_GPIO5_PMOD_GPIO5_PMOD_PXMOD1_SHFT 2
#define HWIO_GPIO5_PMOD_GPIO5_PMOD_PXMOD1_MASK 0x0000000c
#define HWIO_GPIO5_PMOD_GPIO5_PMOD_PXMOD2_SHFT 4
#define HWIO_GPIO5_PMOD_GPIO5_PMOD_PXMOD2_MASK 0x00000030
#define HWIO_GPIO5_PMOD_GPIO5_PMOD_PXMOD3_SHFT 6
#define HWIO_GPIO5_PMOD_GPIO5_PMOD_PXMOD3_MASK 0x000000c0
#define HWIO_GPIO5_PMOD_GPIO5_PMOD_PXMOD4_SHFT 8
#define HWIO_GPIO5_PMOD_GPIO5_PMOD_PXMOD4_MASK 0x00000300
#define HWIO_GPIO5_PMOD_GPIO5_PMOD_PXMOD5_SHFT 10
#define HWIO_GPIO5_PMOD_GPIO5_PMOD_PXMOD5_MASK 0x00000c00
#define HWIO_GPIO5_PMOD_GPIO5_PMOD_PXMOD6_SHFT 12
#define HWIO_GPIO5_PMOD_GPIO5_PMOD_PXMOD6_MASK 0x00003000
#define HWIO_GPIO5_PMOD_GPIO5_PMOD_PXMOD7_SHFT 14
#define HWIO_GPIO5_PMOD_GPIO5_PMOD_PXMOD7_MASK 0x0000c000
#define HWIO_GPIO5_PMOD_GPIO5_PMOD_PXMOD8_SHFT 16
#define HWIO_GPIO5_PMOD_GPIO5_PMOD_PXMOD8_MASK 0x00030000
#define HWIO_GPIO5_PMOD_GPIO5_PMOD_PXMOD9_SHFT 18
#define HWIO_GPIO5_PMOD_GPIO5_PMOD_PXMOD9_MASK 0x000c0000
#define HWIO_GPIO5_PMOD_GPIO5_PMOD_PXMOD10_SHFT 20
#define HWIO_GPIO5_PMOD_GPIO5_PMOD_PXMOD10_MASK 0x00300000
#define HWIO_GPIO5_PMOD_GPIO5_PMOD_PXMOD11_SHFT 22
#define HWIO_GPIO5_PMOD_GPIO5_PMOD_PXMOD11_MASK 0x00c00000
#define HWIO_GPIO5_PMOD_GPIO5_PMOD_PXMOD12_SHFT 24
#define HWIO_GPIO5_PMOD_GPIO5_PMOD_PXMOD12_MASK 0x03000000
#define HWIO_GPIO5_PMOD_GPIO5_PMOD_PXMOD13_SHFT 26
#define HWIO_GPIO5_PMOD_GPIO5_PMOD_PXMOD13_MASK 0x0c000000
#define HWIO_GPIO5_PMOD_GPIO5_PMOD_PXMOD14_SHFT 28
#define HWIO_GPIO5_PMOD_GPIO5_PMOD_PXMOD14_MASK 0x30000000
#define HWIO_GPIO5_PMOD_GPIO5_PMOD_PXMOD15_SHFT 30
#define HWIO_GPIO5_PMOD_GPIO5_PMOD_PXMOD15_MASK 0xc0000000


//--------

#define HWIO_GPIO5_PEROUT0_ADDR  0xF001054C  
#define HWIO_GPIO5_PEROUT0_GPIO5_PEROUT0_OUTSEL0_SHFT 0
#define HWIO_GPIO5_PEROUT0_GPIO5_PEROUT0_OUTSEL0_MASK 0x0000000f
#define HWIO_GPIO5_PEROUT0_GPIO5_PEROUT0_OUTSEL1_SHFT 4
#define HWIO_GPIO5_PEROUT0_GPIO5_PEROUT0_OUTSEL1_MASK 0x000000f0
#define HWIO_GPIO5_PEROUT0_GPIO5_PEROUT0_OUTSEL2_SHFT 8
#define HWIO_GPIO5_PEROUT0_GPIO5_PEROUT0_OUTSEL2_MASK 0x00000f00
#define HWIO_GPIO5_PEROUT0_GPIO5_PEROUT0_OUTSEL3_SHFT 12
#define HWIO_GPIO5_PEROUT0_GPIO5_PEROUT0_OUTSEL3_MASK 0x0000f000
#define HWIO_GPIO5_PEROUT0_GPIO5_PEROUT0_OUTSEL4_SHFT 16
#define HWIO_GPIO5_PEROUT0_GPIO5_PEROUT0_OUTSEL4_MASK 0x000f0000
#define HWIO_GPIO5_PEROUT0_GPIO5_PEROUT0_OUTSEL5_SHFT 20
#define HWIO_GPIO5_PEROUT0_GPIO5_PEROUT0_OUTSEL5_MASK 0x00f00000
#define HWIO_GPIO5_PEROUT0_GPIO5_PEROUT0_OUTSEL6_SHFT 24
#define HWIO_GPIO5_PEROUT0_GPIO5_PEROUT0_OUTSEL6_MASK 0x0f000000
#define HWIO_GPIO5_PEROUT0_GPIO5_PEROUT0_OUTSEL7_SHFT 28
#define HWIO_GPIO5_PEROUT0_GPIO5_PEROUT0_OUTSEL7_MASK 0xf0000000


//--------

#define HWIO_GPIO5_PEROUT1_ADDR  0xF0010550  
#define HWIO_GPIO5_PEROUT1_GPIO5_PEROUT1_OUTSEL8_SHFT 0
#define HWIO_GPIO5_PEROUT1_GPIO5_PEROUT1_OUTSEL8_MASK 0x0000000f
#define HWIO_GPIO5_PEROUT1_GPIO5_PEROUT1_OUTSEL9_SHFT 4
#define HWIO_GPIO5_PEROUT1_GPIO5_PEROUT1_OUTSEL9_MASK 0x000000f0
#define HWIO_GPIO5_PEROUT1_GPIO5_PEROUT1_OUTSEL10_SHFT 8
#define HWIO_GPIO5_PEROUT1_GPIO5_PEROUT1_OUTSEL10_MASK 0x00000f00
#define HWIO_GPIO5_PEROUT1_GPIO5_PEROUT1_OUTSEL11_SHFT 12
#define HWIO_GPIO5_PEROUT1_GPIO5_PEROUT1_OUTSEL11_MASK 0x0000f000
#define HWIO_GPIO5_PEROUT1_GPIO5_PEROUT1_OUTSEL12_SHFT 16
#define HWIO_GPIO5_PEROUT1_GPIO5_PEROUT1_OUTSEL12_MASK 0x000f0000
#define HWIO_GPIO5_PEROUT1_GPIO5_PEROUT1_OUTSEL13_SHFT 20
#define HWIO_GPIO5_PEROUT1_GPIO5_PEROUT1_OUTSEL13_MASK 0x00f00000
#define HWIO_GPIO5_PEROUT1_GPIO5_PEROUT1_OUTSEL14_SHFT 24
#define HWIO_GPIO5_PEROUT1_GPIO5_PEROUT1_OUTSEL14_MASK 0x0f000000
#define HWIO_GPIO5_PEROUT1_GPIO5_PEROUT1_OUTSEL15_SHFT 28
#define HWIO_GPIO5_PEROUT1_GPIO5_PEROUT1_OUTSEL15_MASK 0xf0000000


//--------

#define HWIO_GPIO5_PDR0_ADDR  0xF0010554  
#define HWIO_GPIO5_PDR0_GPIO5_PDR0_PXPD0_SHFT 0
#define HWIO_GPIO5_PDR0_GPIO5_PDR0_PXPD0_MASK 0x00000003
#define HWIO_GPIO5_PDR0_GPIO5_PDR0_PXPD1_SHFT 4
#define HWIO_GPIO5_PDR0_GPIO5_PDR0_PXPD1_MASK 0x00000030
#define HWIO_GPIO5_PDR0_GPIO5_PDR0_PXPD2_SHFT 8
#define HWIO_GPIO5_PDR0_GPIO5_PDR0_PXPD2_MASK 0x00000300
#define HWIO_GPIO5_PDR0_GPIO5_PDR0_PXPD3_SHFT 12
#define HWIO_GPIO5_PDR0_GPIO5_PDR0_PXPD3_MASK 0x00003000
#define HWIO_GPIO5_PDR0_GPIO5_PDR0_PXPD4_SHFT 16
#define HWIO_GPIO5_PDR0_GPIO5_PDR0_PXPD4_MASK 0x00030000
#define HWIO_GPIO5_PDR0_GPIO5_PDR0_PXPD5_SHFT 20
#define HWIO_GPIO5_PDR0_GPIO5_PDR0_PXPD5_MASK 0x00300000
#define HWIO_GPIO5_PDR0_GPIO5_PDR0_PXPD6_SHFT 24
#define HWIO_GPIO5_PDR0_GPIO5_PDR0_PXPD6_MASK 0x03000000
#define HWIO_GPIO5_PDR0_GPIO5_PDR0_PXPD7_SHFT 28
#define HWIO_GPIO5_PDR0_GPIO5_PDR0_PXPD7_MASK 0x30000000


//--------

#define HWIO_GPIO5_PDR1_ADDR  0xF0010558  
#define HWIO_GPIO5_PDR1_GPIO5_PDR1_PXPD8_SHFT 0
#define HWIO_GPIO5_PDR1_GPIO5_PDR1_PXPD8_MASK 0x00000003
#define HWIO_GPIO5_PDR1_GPIO5_PDR1_PXPD9_SHFT 4
#define HWIO_GPIO5_PDR1_GPIO5_PDR1_PXPD9_MASK 0x00000030
#define HWIO_GPIO5_PDR1_GPIO5_PDR1_PXPD10_SHFT 8
#define HWIO_GPIO5_PDR1_GPIO5_PDR1_PXPD10_MASK 0x00000300
#define HWIO_GPIO5_PDR1_GPIO5_PDR1_PXPD11_SHFT 12
#define HWIO_GPIO5_PDR1_GPIO5_PDR1_PXPD11_MASK 0x00003000
#define HWIO_GPIO5_PDR1_GPIO5_PDR1_PXPD12_SHFT 16
#define HWIO_GPIO5_PDR1_GPIO5_PDR1_PXPD12_MASK 0x00030000
#define HWIO_GPIO5_PDR1_GPIO5_PDR1_PXPD13_SHFT 20
#define HWIO_GPIO5_PDR1_GPIO5_PDR1_PXPD13_MASK 0x00300000
#define HWIO_GPIO5_PDR1_GPIO5_PDR1_PXPD14_SHFT 24
#define HWIO_GPIO5_PDR1_GPIO5_PDR1_PXPD14_MASK 0x03000000
#define HWIO_GPIO5_PDR1_GPIO5_PDR1_PXPD15_SHFT 28
#define HWIO_GPIO5_PDR1_GPIO5_PDR1_PXPD15_MASK 0x30000000


//--------

#define HWIO_GPIO5_SDE_ADDR  0xF001055C  
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEN0_SHFT 0
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEN0_MASK 0x00000001
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEN1_SHFT 1
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEN1_MASK 0x00000002
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEN2_SHFT 2
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEN2_MASK 0x00000004
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEN3_SHFT 3
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEN3_MASK 0x00000008
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEN4_SHFT 4
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEN4_MASK 0x00000010
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEN5_SHFT 5
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEN5_MASK 0x00000020
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEN6_SHFT 6
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEN6_MASK 0x00000040
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEN7_SHFT 7
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEN7_MASK 0x00000080
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEN8_SHFT 8
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEN8_MASK 0x00000100
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEN9_SHFT 9
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEN9_MASK 0x00000200
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEN10_SHFT 10
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEN10_MASK 0x00000400
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEN11_SHFT 11
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEN11_MASK 0x00000800
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEN12_SHFT 12
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEN12_MASK 0x00001000
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEN13_SHFT 13
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEN13_MASK 0x00002000
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEN14_SHFT 14
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEN14_MASK 0x00004000
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEN15_SHFT 15
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEN15_MASK 0x00008000
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEF0_SHFT 16
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEF0_MASK 0x00010000
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEF1_SHFT 17
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEF1_MASK 0x00020000
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEF2_SHFT 18
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEF2_MASK 0x00040000
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEF3_SHFT 19
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEF3_MASK 0x00080000
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEF4_SHFT 20
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEF4_MASK 0x00100000
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEF5_SHFT 21
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEF5_MASK 0x00200000
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEF6_SHFT 22
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEF6_MASK 0x00400000
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEF7_SHFT 23
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEF7_MASK 0x00800000
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEF8_SHFT 24
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEF8_MASK 0x01000000
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEF9_SHFT 25
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEF9_MASK 0x02000000
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEF10_SHFT 26
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEF10_MASK 0x04000000
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEF11_SHFT 27
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEF11_MASK 0x08000000
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEF12_SHFT 28
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEF12_MASK 0x10000000
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEF13_SHFT 29
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEF13_MASK 0x20000000
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEF14_SHFT 30
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEF14_MASK 0x40000000
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEF15_SHFT 31
#define HWIO_GPIO5_SDE_GPIO5_SDE_SDEF15_MASK 0x80000000


//--------

#define HWIO_GPIO5_SDCTL_ADDR  0xF0010560  
#define HWIO_GPIO5_SDCTL_GPIO5_SDCTL_SWTRIG_SHFT 0
#define HWIO_GPIO5_SDCTL_GPIO5_SDCTL_SWTRIG_MASK 0x00000001
#define HWIO_GPIO5_SDCTL_GPIO5_SDCTL_LINKEN_SHFT 1
#define HWIO_GPIO5_SDCTL_GPIO5_SDCTL_LINKEN_MASK 0x00000002
#define HWIO_GPIO5_SDCTL_GPIO5_SDCTL_PSDEF_SHFT 2
#define HWIO_GPIO5_SDCTL_GPIO5_SDCTL_PSDEF_MASK 0x00000004


//--------

#define HWIO_GPIO5_ESR_ADDR  0xF0010564  
#define HWIO_GPIO5_ESR_GPIO5_ESR_EN0_SHFT 0
#define HWIO_GPIO5_ESR_GPIO5_ESR_EN0_MASK 0x00000001
#define HWIO_GPIO5_ESR_GPIO5_ESR_EN1_SHFT 1
#define HWIO_GPIO5_ESR_GPIO5_ESR_EN1_MASK 0x00000002
#define HWIO_GPIO5_ESR_GPIO5_ESR_EN2_SHFT 2
#define HWIO_GPIO5_ESR_GPIO5_ESR_EN2_MASK 0x00000004
#define HWIO_GPIO5_ESR_GPIO5_ESR_EN3_SHFT 3
#define HWIO_GPIO5_ESR_GPIO5_ESR_EN3_MASK 0x00000008
#define HWIO_GPIO5_ESR_GPIO5_ESR_EN4_SHFT 4
#define HWIO_GPIO5_ESR_GPIO5_ESR_EN4_MASK 0x00000010
#define HWIO_GPIO5_ESR_GPIO5_ESR_EN5_SHFT 5
#define HWIO_GPIO5_ESR_GPIO5_ESR_EN5_MASK 0x00000020
#define HWIO_GPIO5_ESR_GPIO5_ESR_EN6_SHFT 6
#define HWIO_GPIO5_ESR_GPIO5_ESR_EN6_MASK 0x00000040
#define HWIO_GPIO5_ESR_GPIO5_ESR_EN7_SHFT 7
#define HWIO_GPIO5_ESR_GPIO5_ESR_EN7_MASK 0x00000080
#define HWIO_GPIO5_ESR_GPIO5_ESR_EN8_SHFT 8
#define HWIO_GPIO5_ESR_GPIO5_ESR_EN8_MASK 0x00000100
#define HWIO_GPIO5_ESR_GPIO5_ESR_EN9_SHFT 9
#define HWIO_GPIO5_ESR_GPIO5_ESR_EN9_MASK 0x00000200
#define HWIO_GPIO5_ESR_GPIO5_ESR_EN10_SHFT 10
#define HWIO_GPIO5_ESR_GPIO5_ESR_EN10_MASK 0x00000400
#define HWIO_GPIO5_ESR_GPIO5_ESR_EN11_SHFT 11
#define HWIO_GPIO5_ESR_GPIO5_ESR_EN11_MASK 0x00000800
#define HWIO_GPIO5_ESR_GPIO5_ESR_EN12_SHFT 12
#define HWIO_GPIO5_ESR_GPIO5_ESR_EN12_MASK 0x00001000
#define HWIO_GPIO5_ESR_GPIO5_ESR_EN13_SHFT 13
#define HWIO_GPIO5_ESR_GPIO5_ESR_EN13_MASK 0x00002000
#define HWIO_GPIO5_ESR_GPIO5_ESR_EN14_SHFT 14
#define HWIO_GPIO5_ESR_GPIO5_ESR_EN14_MASK 0x00004000
#define HWIO_GPIO5_ESR_GPIO5_ESR_EN15_SHFT 15
#define HWIO_GPIO5_ESR_GPIO5_ESR_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO5_LOCK_ADDR  0xF0010568  
#define HWIO_GPIO5_LOCK_GPIO5_LOCK_P0LCK_SHFT 0
#define HWIO_GPIO5_LOCK_GPIO5_LOCK_P0LCK_MASK 0x00000001
#define HWIO_GPIO5_LOCK_GPIO5_LOCK_P1LCK_SHFT 1
#define HWIO_GPIO5_LOCK_GPIO5_LOCK_P1LCK_MASK 0x00000002
#define HWIO_GPIO5_LOCK_GPIO5_LOCK_P2LCK_SHFT 2
#define HWIO_GPIO5_LOCK_GPIO5_LOCK_P2LCK_MASK 0x00000004
#define HWIO_GPIO5_LOCK_GPIO5_LOCK_P3LCK_SHFT 3
#define HWIO_GPIO5_LOCK_GPIO5_LOCK_P3LCK_MASK 0x00000008
#define HWIO_GPIO5_LOCK_GPIO5_LOCK_P4LCK_SHFT 4
#define HWIO_GPIO5_LOCK_GPIO5_LOCK_P4LCK_MASK 0x00000010
#define HWIO_GPIO5_LOCK_GPIO5_LOCK_P5LCK_SHFT 5
#define HWIO_GPIO5_LOCK_GPIO5_LOCK_P5LCK_MASK 0x00000020
#define HWIO_GPIO5_LOCK_GPIO5_LOCK_P6LCK_SHFT 6
#define HWIO_GPIO5_LOCK_GPIO5_LOCK_P6LCK_MASK 0x00000040
#define HWIO_GPIO5_LOCK_GPIO5_LOCK_P7LCK_SHFT 7
#define HWIO_GPIO5_LOCK_GPIO5_LOCK_P7LCK_MASK 0x00000080
#define HWIO_GPIO5_LOCK_GPIO5_LOCK_P8LCK_SHFT 8
#define HWIO_GPIO5_LOCK_GPIO5_LOCK_P8LCK_MASK 0x00000100
#define HWIO_GPIO5_LOCK_GPIO5_LOCK_P9LCK_SHFT 9
#define HWIO_GPIO5_LOCK_GPIO5_LOCK_P9LCK_MASK 0x00000200
#define HWIO_GPIO5_LOCK_GPIO5_LOCK_P10LCK_SHFT 10
#define HWIO_GPIO5_LOCK_GPIO5_LOCK_P10LCK_MASK 0x00000400
#define HWIO_GPIO5_LOCK_GPIO5_LOCK_P11LCK_SHFT 11
#define HWIO_GPIO5_LOCK_GPIO5_LOCK_P11LCK_MASK 0x00000800
#define HWIO_GPIO5_LOCK_GPIO5_LOCK_P12LCK_SHFT 12
#define HWIO_GPIO5_LOCK_GPIO5_LOCK_P12LCK_MASK 0x00001000
#define HWIO_GPIO5_LOCK_GPIO5_LOCK_P13LCK_SHFT 13
#define HWIO_GPIO5_LOCK_GPIO5_LOCK_P13LCK_MASK 0x00002000
#define HWIO_GPIO5_LOCK_GPIO5_LOCK_P14LCK_SHFT 14
#define HWIO_GPIO5_LOCK_GPIO5_LOCK_P14LCK_MASK 0x00004000
#define HWIO_GPIO5_LOCK_GPIO5_LOCK_P15LCK_SHFT 15
#define HWIO_GPIO5_LOCK_GPIO5_LOCK_P15LCK_MASK 0x00008000
#define HWIO_GPIO5_LOCK_GPIO5_LOCK_PXLCKKEY_SHFT 16
#define HWIO_GPIO5_LOCK_GPIO5_LOCK_PXLCKKEY_MASK 0xffff0000


//--------

#define HWIO_GPIO5_SDETRMOD_ADDR  0xF001056C  
#define HWIO_GPIO5_SDETRMOD_GPIO5_SDETRMOD_TGSEL0_SHFT 0
#define HWIO_GPIO5_SDETRMOD_GPIO5_SDETRMOD_TGSEL0_MASK 0x00000001
#define HWIO_GPIO5_SDETRMOD_GPIO5_SDETRMOD_TGSEL1_SHFT 1
#define HWIO_GPIO5_SDETRMOD_GPIO5_SDETRMOD_TGSEL1_MASK 0x00000002
#define HWIO_GPIO5_SDETRMOD_GPIO5_SDETRMOD_TGSEL2_SHFT 2
#define HWIO_GPIO5_SDETRMOD_GPIO5_SDETRMOD_TGSEL2_MASK 0x00000004
#define HWIO_GPIO5_SDETRMOD_GPIO5_SDETRMOD_TGSEL3_SHFT 3
#define HWIO_GPIO5_SDETRMOD_GPIO5_SDETRMOD_TGSEL3_MASK 0x00000008
#define HWIO_GPIO5_SDETRMOD_GPIO5_SDETRMOD_TGSEL4_SHFT 4
#define HWIO_GPIO5_SDETRMOD_GPIO5_SDETRMOD_TGSEL4_MASK 0x00000010
#define HWIO_GPIO5_SDETRMOD_GPIO5_SDETRMOD_TGSEL5_SHFT 5
#define HWIO_GPIO5_SDETRMOD_GPIO5_SDETRMOD_TGSEL5_MASK 0x00000020
#define HWIO_GPIO5_SDETRMOD_GPIO5_SDETRMOD_TGSEL6_SHFT 6
#define HWIO_GPIO5_SDETRMOD_GPIO5_SDETRMOD_TGSEL6_MASK 0x00000040
#define HWIO_GPIO5_SDETRMOD_GPIO5_SDETRMOD_TGSEL7_SHFT 7
#define HWIO_GPIO5_SDETRMOD_GPIO5_SDETRMOD_TGSEL7_MASK 0x00000080
#define HWIO_GPIO5_SDETRMOD_GPIO5_SDETRMOD_TGSEL8_SHFT 8
#define HWIO_GPIO5_SDETRMOD_GPIO5_SDETRMOD_TGSEL8_MASK 0x00000100
#define HWIO_GPIO5_SDETRMOD_GPIO5_SDETRMOD_TGSEL9_SHFT 9
#define HWIO_GPIO5_SDETRMOD_GPIO5_SDETRMOD_TGSEL9_MASK 0x00000200
#define HWIO_GPIO5_SDETRMOD_GPIO5_SDETRMOD_TGSEL10_SHFT 10
#define HWIO_GPIO5_SDETRMOD_GPIO5_SDETRMOD_TGSEL10_MASK 0x00000400
#define HWIO_GPIO5_SDETRMOD_GPIO5_SDETRMOD_TGSEL11_SHFT 11
#define HWIO_GPIO5_SDETRMOD_GPIO5_SDETRMOD_TGSEL11_MASK 0x00000800
#define HWIO_GPIO5_SDETRMOD_GPIO5_SDETRMOD_TGSEL12_SHFT 12
#define HWIO_GPIO5_SDETRMOD_GPIO5_SDETRMOD_TGSEL12_MASK 0x00001000
#define HWIO_GPIO5_SDETRMOD_GPIO5_SDETRMOD_TGSEL13_SHFT 13
#define HWIO_GPIO5_SDETRMOD_GPIO5_SDETRMOD_TGSEL13_MASK 0x00002000
#define HWIO_GPIO5_SDETRMOD_GPIO5_SDETRMOD_TGSEL14_SHFT 14
#define HWIO_GPIO5_SDETRMOD_GPIO5_SDETRMOD_TGSEL14_MASK 0x00004000
#define HWIO_GPIO5_SDETRMOD_GPIO5_SDETRMOD_TGSEL15_SHFT 15
#define HWIO_GPIO5_SDETRMOD_GPIO5_SDETRMOD_TGSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO5_PCSR_ADDR  0xF0010570  
#define HWIO_GPIO5_PCSR_GPIO5_PCSR_SEL0_SHFT 0
#define HWIO_GPIO5_PCSR_GPIO5_PCSR_SEL0_MASK 0x00000001
#define HWIO_GPIO5_PCSR_GPIO5_PCSR_SEL1_SHFT 1
#define HWIO_GPIO5_PCSR_GPIO5_PCSR_SEL1_MASK 0x00000002
#define HWIO_GPIO5_PCSR_GPIO5_PCSR_SEL2_SHFT 2
#define HWIO_GPIO5_PCSR_GPIO5_PCSR_SEL2_MASK 0x00000004
#define HWIO_GPIO5_PCSR_GPIO5_PCSR_SEL3_SHFT 3
#define HWIO_GPIO5_PCSR_GPIO5_PCSR_SEL3_MASK 0x00000008
#define HWIO_GPIO5_PCSR_GPIO5_PCSR_SEL4_SHFT 4
#define HWIO_GPIO5_PCSR_GPIO5_PCSR_SEL4_MASK 0x00000010
#define HWIO_GPIO5_PCSR_GPIO5_PCSR_SEL5_SHFT 5
#define HWIO_GPIO5_PCSR_GPIO5_PCSR_SEL5_MASK 0x00000020
#define HWIO_GPIO5_PCSR_GPIO5_PCSR_SEL6_SHFT 6
#define HWIO_GPIO5_PCSR_GPIO5_PCSR_SEL6_MASK 0x00000040
#define HWIO_GPIO5_PCSR_GPIO5_PCSR_SEL7_SHFT 7
#define HWIO_GPIO5_PCSR_GPIO5_PCSR_SEL7_MASK 0x00000080
#define HWIO_GPIO5_PCSR_GPIO5_PCSR_SEL8_SHFT 8
#define HWIO_GPIO5_PCSR_GPIO5_PCSR_SEL8_MASK 0x00000100
#define HWIO_GPIO5_PCSR_GPIO5_PCSR_SEL9_SHFT 9
#define HWIO_GPIO5_PCSR_GPIO5_PCSR_SEL9_MASK 0x00000200
#define HWIO_GPIO5_PCSR_GPIO5_PCSR_SEL10_SHFT 10
#define HWIO_GPIO5_PCSR_GPIO5_PCSR_SEL10_MASK 0x00000400
#define HWIO_GPIO5_PCSR_GPIO5_PCSR_SEL11_SHFT 11
#define HWIO_GPIO5_PCSR_GPIO5_PCSR_SEL11_MASK 0x00000800
#define HWIO_GPIO5_PCSR_GPIO5_PCSR_SEL12_SHFT 12
#define HWIO_GPIO5_PCSR_GPIO5_PCSR_SEL12_MASK 0x00001000
#define HWIO_GPIO5_PCSR_GPIO5_PCSR_SEL13_SHFT 13
#define HWIO_GPIO5_PCSR_GPIO5_PCSR_SEL13_MASK 0x00002000
#define HWIO_GPIO5_PCSR_GPIO5_PCSR_SEL14_SHFT 14
#define HWIO_GPIO5_PCSR_GPIO5_PCSR_SEL14_MASK 0x00004000
#define HWIO_GPIO5_PCSR_GPIO5_PCSR_SEL15_SHFT 15
#define HWIO_GPIO5_PCSR_GPIO5_PCSR_SEL15_MASK 0x00008000


//--------

#define HWIO_GPIO5_INEN_ADDR  0xF0010574  
#define HWIO_GPIO5_INEN_GPIO5_INEN_EN0_SHFT 0
#define HWIO_GPIO5_INEN_GPIO5_INEN_EN0_MASK 0x00000001
#define HWIO_GPIO5_INEN_GPIO5_INEN_EN1_SHFT 1
#define HWIO_GPIO5_INEN_GPIO5_INEN_EN1_MASK 0x00000002
#define HWIO_GPIO5_INEN_GPIO5_INEN_EN2_SHFT 2
#define HWIO_GPIO5_INEN_GPIO5_INEN_EN2_MASK 0x00000004
#define HWIO_GPIO5_INEN_GPIO5_INEN_EN3_SHFT 3
#define HWIO_GPIO5_INEN_GPIO5_INEN_EN3_MASK 0x00000008
#define HWIO_GPIO5_INEN_GPIO5_INEN_EN4_SHFT 4
#define HWIO_GPIO5_INEN_GPIO5_INEN_EN4_MASK 0x00000010
#define HWIO_GPIO5_INEN_GPIO5_INEN_EN5_SHFT 5
#define HWIO_GPIO5_INEN_GPIO5_INEN_EN5_MASK 0x00000020
#define HWIO_GPIO5_INEN_GPIO5_INEN_EN6_SHFT 6
#define HWIO_GPIO5_INEN_GPIO5_INEN_EN6_MASK 0x00000040
#define HWIO_GPIO5_INEN_GPIO5_INEN_EN7_SHFT 7
#define HWIO_GPIO5_INEN_GPIO5_INEN_EN7_MASK 0x00000080
#define HWIO_GPIO5_INEN_GPIO5_INEN_EN8_SHFT 8
#define HWIO_GPIO5_INEN_GPIO5_INEN_EN8_MASK 0x00000100
#define HWIO_GPIO5_INEN_GPIO5_INEN_EN9_SHFT 9
#define HWIO_GPIO5_INEN_GPIO5_INEN_EN9_MASK 0x00000200
#define HWIO_GPIO5_INEN_GPIO5_INEN_EN10_SHFT 10
#define HWIO_GPIO5_INEN_GPIO5_INEN_EN10_MASK 0x00000400
#define HWIO_GPIO5_INEN_GPIO5_INEN_EN11_SHFT 11
#define HWIO_GPIO5_INEN_GPIO5_INEN_EN11_MASK 0x00000800
#define HWIO_GPIO5_INEN_GPIO5_INEN_EN12_SHFT 12
#define HWIO_GPIO5_INEN_GPIO5_INEN_EN12_MASK 0x00001000
#define HWIO_GPIO5_INEN_GPIO5_INEN_EN13_SHFT 13
#define HWIO_GPIO5_INEN_GPIO5_INEN_EN13_MASK 0x00002000
#define HWIO_GPIO5_INEN_GPIO5_INEN_EN14_SHFT 14
#define HWIO_GPIO5_INEN_GPIO5_INEN_EN14_MASK 0x00004000
#define HWIO_GPIO5_INEN_GPIO5_INEN_EN15_SHFT 15
#define HWIO_GPIO5_INEN_GPIO5_INEN_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO5_PUDRST_ADDR  0xF0010578  
#define HWIO_GPIO5_PUDRST_GPIO5_PUDRST_PDSEL0_SHFT 0
#define HWIO_GPIO5_PUDRST_GPIO5_PUDRST_PDSEL0_MASK 0x00000001
#define HWIO_GPIO5_PUDRST_GPIO5_PUDRST_PDSEL1_SHFT 1
#define HWIO_GPIO5_PUDRST_GPIO5_PUDRST_PDSEL1_MASK 0x00000002
#define HWIO_GPIO5_PUDRST_GPIO5_PUDRST_PDSEL2_SHFT 2
#define HWIO_GPIO5_PUDRST_GPIO5_PUDRST_PDSEL2_MASK 0x00000004
#define HWIO_GPIO5_PUDRST_GPIO5_PUDRST_PDSEL3_SHFT 3
#define HWIO_GPIO5_PUDRST_GPIO5_PUDRST_PDSEL3_MASK 0x00000008
#define HWIO_GPIO5_PUDRST_GPIO5_PUDRST_PDSEL4_SHFT 4
#define HWIO_GPIO5_PUDRST_GPIO5_PUDRST_PDSEL4_MASK 0x00000010
#define HWIO_GPIO5_PUDRST_GPIO5_PUDRST_PDSEL5_SHFT 5
#define HWIO_GPIO5_PUDRST_GPIO5_PUDRST_PDSEL5_MASK 0x00000020
#define HWIO_GPIO5_PUDRST_GPIO5_PUDRST_PDSEL6_SHFT 6
#define HWIO_GPIO5_PUDRST_GPIO5_PUDRST_PDSEL6_MASK 0x00000040
#define HWIO_GPIO5_PUDRST_GPIO5_PUDRST_PDSEL7_SHFT 7
#define HWIO_GPIO5_PUDRST_GPIO5_PUDRST_PDSEL7_MASK 0x00000080
#define HWIO_GPIO5_PUDRST_GPIO5_PUDRST_PDSEL8_SHFT 8
#define HWIO_GPIO5_PUDRST_GPIO5_PUDRST_PDSEL8_MASK 0x00000100
#define HWIO_GPIO5_PUDRST_GPIO5_PUDRST_PDSEL9_SHFT 9
#define HWIO_GPIO5_PUDRST_GPIO5_PUDRST_PDSEL9_MASK 0x00000200
#define HWIO_GPIO5_PUDRST_GPIO5_PUDRST_PDSEL10_SHFT 10
#define HWIO_GPIO5_PUDRST_GPIO5_PUDRST_PDSEL10_MASK 0x00000400
#define HWIO_GPIO5_PUDRST_GPIO5_PUDRST_PDSEL11_SHFT 11
#define HWIO_GPIO5_PUDRST_GPIO5_PUDRST_PDSEL11_MASK 0x00000800
#define HWIO_GPIO5_PUDRST_GPIO5_PUDRST_PDSEL12_SHFT 12
#define HWIO_GPIO5_PUDRST_GPIO5_PUDRST_PDSEL12_MASK 0x00001000
#define HWIO_GPIO5_PUDRST_GPIO5_PUDRST_PDSEL13_SHFT 13
#define HWIO_GPIO5_PUDRST_GPIO5_PUDRST_PDSEL13_MASK 0x00002000
#define HWIO_GPIO5_PUDRST_GPIO5_PUDRST_PDSEL14_SHFT 14
#define HWIO_GPIO5_PUDRST_GPIO5_PUDRST_PDSEL14_MASK 0x00004000
#define HWIO_GPIO5_PUDRST_GPIO5_PUDRST_PDSEL15_SHFT 15
#define HWIO_GPIO5_PUDRST_GPIO5_PUDRST_PDSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO6_INFO_ADDR  0xF0010600  
#define HWIO_GPIO6_INFO_GPIO6_INFO_MODREV_SHFT 0
#define HWIO_GPIO6_INFO_GPIO6_INFO_MODREV_MASK 0x000000ff
#define HWIO_GPIO6_INFO_GPIO6_INFO_MODTYPE_SHFT 8
#define HWIO_GPIO6_INFO_GPIO6_INFO_MODTYPE_MASK 0x0000ff00
#define HWIO_GPIO6_INFO_GPIO6_INFO_MODNUMBER_SHFT 16
#define HWIO_GPIO6_INFO_GPIO6_INFO_MODNUMBER_MASK 0xffff0000


//--------

#define HWIO_GPIO6_ACES0_ADDR  0xF0010604  
#define HWIO_GPIO6_ACES0_GPIO6_ACES0_EN0_SHFT 0
#define HWIO_GPIO6_ACES0_GPIO6_ACES0_EN0_MASK 0x00000001
#define HWIO_GPIO6_ACES0_GPIO6_ACES0_EN1_SHFT 1
#define HWIO_GPIO6_ACES0_GPIO6_ACES0_EN1_MASK 0x00000002
#define HWIO_GPIO6_ACES0_GPIO6_ACES0_EN2_SHFT 2
#define HWIO_GPIO6_ACES0_GPIO6_ACES0_EN2_MASK 0x00000004
#define HWIO_GPIO6_ACES0_GPIO6_ACES0_EN3_SHFT 3
#define HWIO_GPIO6_ACES0_GPIO6_ACES0_EN3_MASK 0x00000008
#define HWIO_GPIO6_ACES0_GPIO6_ACES0_EN4_SHFT 4
#define HWIO_GPIO6_ACES0_GPIO6_ACES0_EN4_MASK 0x00000010
#define HWIO_GPIO6_ACES0_GPIO6_ACES0_EN5_SHFT 5
#define HWIO_GPIO6_ACES0_GPIO6_ACES0_EN5_MASK 0x00000020
#define HWIO_GPIO6_ACES0_GPIO6_ACES0_EN6_SHFT 6
#define HWIO_GPIO6_ACES0_GPIO6_ACES0_EN6_MASK 0x00000040
#define HWIO_GPIO6_ACES0_GPIO6_ACES0_EN7_SHFT 7
#define HWIO_GPIO6_ACES0_GPIO6_ACES0_EN7_MASK 0x00000080
#define HWIO_GPIO6_ACES0_GPIO6_ACES0_EN8_SHFT 8
#define HWIO_GPIO6_ACES0_GPIO6_ACES0_EN8_MASK 0x00000100
#define HWIO_GPIO6_ACES0_GPIO6_ACES0_EN9_SHFT 9
#define HWIO_GPIO6_ACES0_GPIO6_ACES0_EN9_MASK 0x00000200
#define HWIO_GPIO6_ACES0_GPIO6_ACES0_EN10_SHFT 10
#define HWIO_GPIO6_ACES0_GPIO6_ACES0_EN10_MASK 0x00000400
#define HWIO_GPIO6_ACES0_GPIO6_ACES0_EN11_SHFT 11
#define HWIO_GPIO6_ACES0_GPIO6_ACES0_EN11_MASK 0x00000800
#define HWIO_GPIO6_ACES0_GPIO6_ACES0_EN12_SHFT 12
#define HWIO_GPIO6_ACES0_GPIO6_ACES0_EN12_MASK 0x00001000
#define HWIO_GPIO6_ACES0_GPIO6_ACES0_EN13_SHFT 13
#define HWIO_GPIO6_ACES0_GPIO6_ACES0_EN13_MASK 0x00002000
#define HWIO_GPIO6_ACES0_GPIO6_ACES0_EN14_SHFT 14
#define HWIO_GPIO6_ACES0_GPIO6_ACES0_EN14_MASK 0x00004000
#define HWIO_GPIO6_ACES0_GPIO6_ACES0_EN15_SHFT 15
#define HWIO_GPIO6_ACES0_GPIO6_ACES0_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO6_ACES1_ADDR  0xF0010608  


//--------

#define HWIO_GPIO6_PIR_ADDR  0xF001060C  
#define HWIO_GPIO6_PIR_GPIO6_PIR_PXPIR0_SHFT 0
#define HWIO_GPIO6_PIR_GPIO6_PIR_PXPIR0_MASK 0x00000001
#define HWIO_GPIO6_PIR_GPIO6_PIR_PXPIR1_SHFT 1
#define HWIO_GPIO6_PIR_GPIO6_PIR_PXPIR1_MASK 0x00000002
#define HWIO_GPIO6_PIR_GPIO6_PIR_PXPIR2_SHFT 2
#define HWIO_GPIO6_PIR_GPIO6_PIR_PXPIR2_MASK 0x00000004
#define HWIO_GPIO6_PIR_GPIO6_PIR_PXPIR3_SHFT 3
#define HWIO_GPIO6_PIR_GPIO6_PIR_PXPIR3_MASK 0x00000008
#define HWIO_GPIO6_PIR_GPIO6_PIR_PXPIR4_SHFT 4
#define HWIO_GPIO6_PIR_GPIO6_PIR_PXPIR4_MASK 0x00000010
#define HWIO_GPIO6_PIR_GPIO6_PIR_PXPIR5_SHFT 5
#define HWIO_GPIO6_PIR_GPIO6_PIR_PXPIR5_MASK 0x00000020
#define HWIO_GPIO6_PIR_GPIO6_PIR_PXPIR6_SHFT 6
#define HWIO_GPIO6_PIR_GPIO6_PIR_PXPIR6_MASK 0x00000040
#define HWIO_GPIO6_PIR_GPIO6_PIR_PXPIR7_SHFT 7
#define HWIO_GPIO6_PIR_GPIO6_PIR_PXPIR7_MASK 0x00000080
#define HWIO_GPIO6_PIR_GPIO6_PIR_PXPIR8_SHFT 8
#define HWIO_GPIO6_PIR_GPIO6_PIR_PXPIR8_MASK 0x00000100
#define HWIO_GPIO6_PIR_GPIO6_PIR_PXPIR9_SHFT 9
#define HWIO_GPIO6_PIR_GPIO6_PIR_PXPIR9_MASK 0x00000200
#define HWIO_GPIO6_PIR_GPIO6_PIR_PXPIR10_SHFT 10
#define HWIO_GPIO6_PIR_GPIO6_PIR_PXPIR10_MASK 0x00000400
#define HWIO_GPIO6_PIR_GPIO6_PIR_PXPIR11_SHFT 11
#define HWIO_GPIO6_PIR_GPIO6_PIR_PXPIR11_MASK 0x00000800
#define HWIO_GPIO6_PIR_GPIO6_PIR_PXPIR12_SHFT 12
#define HWIO_GPIO6_PIR_GPIO6_PIR_PXPIR12_MASK 0x00001000
#define HWIO_GPIO6_PIR_GPIO6_PIR_PXPIR13_SHFT 13
#define HWIO_GPIO6_PIR_GPIO6_PIR_PXPIR13_MASK 0x00002000
#define HWIO_GPIO6_PIR_GPIO6_PIR_PXPIR14_SHFT 14
#define HWIO_GPIO6_PIR_GPIO6_PIR_PXPIR14_MASK 0x00004000
#define HWIO_GPIO6_PIR_GPIO6_PIR_PXPIR15_SHFT 15
#define HWIO_GPIO6_PIR_GPIO6_PIR_PXPIR15_MASK 0x00008000


//--------

#define HWIO_GPIO6_POR_ADDR  0xF0010610  
#define HWIO_GPIO6_POR_GPIO6_POR_PXPOR0_SHFT 0
#define HWIO_GPIO6_POR_GPIO6_POR_PXPOR0_MASK 0x00000001
#define HWIO_GPIO6_POR_GPIO6_POR_PXPOR1_SHFT 1
#define HWIO_GPIO6_POR_GPIO6_POR_PXPOR1_MASK 0x00000002
#define HWIO_GPIO6_POR_GPIO6_POR_PXPOR2_SHFT 2
#define HWIO_GPIO6_POR_GPIO6_POR_PXPOR2_MASK 0x00000004
#define HWIO_GPIO6_POR_GPIO6_POR_PXPOR3_SHFT 3
#define HWIO_GPIO6_POR_GPIO6_POR_PXPOR3_MASK 0x00000008
#define HWIO_GPIO6_POR_GPIO6_POR_PXPOR4_SHFT 4
#define HWIO_GPIO6_POR_GPIO6_POR_PXPOR4_MASK 0x00000010
#define HWIO_GPIO6_POR_GPIO6_POR_PXPOR5_SHFT 5
#define HWIO_GPIO6_POR_GPIO6_POR_PXPOR5_MASK 0x00000020
#define HWIO_GPIO6_POR_GPIO6_POR_PXPOR6_SHFT 6
#define HWIO_GPIO6_POR_GPIO6_POR_PXPOR6_MASK 0x00000040
#define HWIO_GPIO6_POR_GPIO6_POR_PXPOR7_SHFT 7
#define HWIO_GPIO6_POR_GPIO6_POR_PXPOR7_MASK 0x00000080
#define HWIO_GPIO6_POR_GPIO6_POR_PXPOR8_SHFT 8
#define HWIO_GPIO6_POR_GPIO6_POR_PXPOR8_MASK 0x00000100
#define HWIO_GPIO6_POR_GPIO6_POR_PXPOR9_SHFT 9
#define HWIO_GPIO6_POR_GPIO6_POR_PXPOR9_MASK 0x00000200
#define HWIO_GPIO6_POR_GPIO6_POR_PXPOR10_SHFT 10
#define HWIO_GPIO6_POR_GPIO6_POR_PXPOR10_MASK 0x00000400
#define HWIO_GPIO6_POR_GPIO6_POR_PXPOR11_SHFT 11
#define HWIO_GPIO6_POR_GPIO6_POR_PXPOR11_MASK 0x00000800
#define HWIO_GPIO6_POR_GPIO6_POR_PXPOR12_SHFT 12
#define HWIO_GPIO6_POR_GPIO6_POR_PXPOR12_MASK 0x00001000
#define HWIO_GPIO6_POR_GPIO6_POR_PXPOR13_SHFT 13
#define HWIO_GPIO6_POR_GPIO6_POR_PXPOR13_MASK 0x00002000
#define HWIO_GPIO6_POR_GPIO6_POR_PXPOR14_SHFT 14
#define HWIO_GPIO6_POR_GPIO6_POR_PXPOR14_MASK 0x00004000
#define HWIO_GPIO6_POR_GPIO6_POR_PXPOR15_SHFT 15
#define HWIO_GPIO6_POR_GPIO6_POR_PXPOR15_MASK 0x00008000


//--------

#define HWIO_GPIO6_POSCR_ADDR  0xF0010614  
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PS0_SHFT 0
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PS0_MASK 0x00000001
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PS1_SHFT 1
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PS1_MASK 0x00000002
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PS2_SHFT 2
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PS2_MASK 0x00000004
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PS3_SHFT 3
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PS3_MASK 0x00000008
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PS4_SHFT 4
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PS4_MASK 0x00000010
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PS5_SHFT 5
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PS5_MASK 0x00000020
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PS6_SHFT 6
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PS6_MASK 0x00000040
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PS7_SHFT 7
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PS7_MASK 0x00000080
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PS8_SHFT 8
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PS8_MASK 0x00000100
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PS9_SHFT 9
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PS9_MASK 0x00000200
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PS10_SHFT 10
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PS10_MASK 0x00000400
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PS11_SHFT 11
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PS11_MASK 0x00000800
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PS12_SHFT 12
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PS12_MASK 0x00001000
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PS13_SHFT 13
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PS13_MASK 0x00002000
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PS14_SHFT 14
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PS14_MASK 0x00004000
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PS15_SHFT 15
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PS15_MASK 0x00008000
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PC0_SHFT 16
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PC0_MASK 0x00010000
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PC1_SHFT 17
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PC1_MASK 0x00020000
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PC2_SHFT 18
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PC2_MASK 0x00040000
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PC3_SHFT 19
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PC3_MASK 0x00080000
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PC4_SHFT 20
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PC4_MASK 0x00100000
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PC5_SHFT 21
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PC5_MASK 0x00200000
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PC6_SHFT 22
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PC6_MASK 0x00400000
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PC7_SHFT 23
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PC7_MASK 0x00800000
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PC8_SHFT 24
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PC8_MASK 0x01000000
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PC9_SHFT 25
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PC9_MASK 0x02000000
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PC10_SHFT 26
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PC10_MASK 0x04000000
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PC11_SHFT 27
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PC11_MASK 0x08000000
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PC12_SHFT 28
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PC12_MASK 0x10000000
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PC13_SHFT 29
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PC13_MASK 0x20000000
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PC14_SHFT 30
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PC14_MASK 0x40000000
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PC15_SHFT 31
#define HWIO_GPIO6_POSCR_GPIO6_POSCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO6_POSR_ADDR  0xF0010618  
#define HWIO_GPIO6_POSR_GPIO6_POSR_PS0_SHFT 0
#define HWIO_GPIO6_POSR_GPIO6_POSR_PS0_MASK 0x00000001
#define HWIO_GPIO6_POSR_GPIO6_POSR_PS1_SHFT 1
#define HWIO_GPIO6_POSR_GPIO6_POSR_PS1_MASK 0x00000002
#define HWIO_GPIO6_POSR_GPIO6_POSR_PS2_SHFT 2
#define HWIO_GPIO6_POSR_GPIO6_POSR_PS2_MASK 0x00000004
#define HWIO_GPIO6_POSR_GPIO6_POSR_PS3_SHFT 3
#define HWIO_GPIO6_POSR_GPIO6_POSR_PS3_MASK 0x00000008
#define HWIO_GPIO6_POSR_GPIO6_POSR_PS4_SHFT 4
#define HWIO_GPIO6_POSR_GPIO6_POSR_PS4_MASK 0x00000010
#define HWIO_GPIO6_POSR_GPIO6_POSR_PS5_SHFT 5
#define HWIO_GPIO6_POSR_GPIO6_POSR_PS5_MASK 0x00000020
#define HWIO_GPIO6_POSR_GPIO6_POSR_PS6_SHFT 6
#define HWIO_GPIO6_POSR_GPIO6_POSR_PS6_MASK 0x00000040
#define HWIO_GPIO6_POSR_GPIO6_POSR_PS7_SHFT 7
#define HWIO_GPIO6_POSR_GPIO6_POSR_PS7_MASK 0x00000080
#define HWIO_GPIO6_POSR_GPIO6_POSR_PS8_SHFT 8
#define HWIO_GPIO6_POSR_GPIO6_POSR_PS8_MASK 0x00000100
#define HWIO_GPIO6_POSR_GPIO6_POSR_PS9_SHFT 9
#define HWIO_GPIO6_POSR_GPIO6_POSR_PS9_MASK 0x00000200
#define HWIO_GPIO6_POSR_GPIO6_POSR_PS10_SHFT 10
#define HWIO_GPIO6_POSR_GPIO6_POSR_PS10_MASK 0x00000400
#define HWIO_GPIO6_POSR_GPIO6_POSR_PS11_SHFT 11
#define HWIO_GPIO6_POSR_GPIO6_POSR_PS11_MASK 0x00000800
#define HWIO_GPIO6_POSR_GPIO6_POSR_PS12_SHFT 12
#define HWIO_GPIO6_POSR_GPIO6_POSR_PS12_MASK 0x00001000
#define HWIO_GPIO6_POSR_GPIO6_POSR_PS13_SHFT 13
#define HWIO_GPIO6_POSR_GPIO6_POSR_PS13_MASK 0x00002000
#define HWIO_GPIO6_POSR_GPIO6_POSR_PS14_SHFT 14
#define HWIO_GPIO6_POSR_GPIO6_POSR_PS14_MASK 0x00004000
#define HWIO_GPIO6_POSR_GPIO6_POSR_PS15_SHFT 15
#define HWIO_GPIO6_POSR_GPIO6_POSR_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO6_POSR0_ADDR  0xF001061C  
#define HWIO_GPIO6_POSR0_GPIO6_POSR0_PS0_SHFT 0
#define HWIO_GPIO6_POSR0_GPIO6_POSR0_PS0_MASK 0x00000001
#define HWIO_GPIO6_POSR0_GPIO6_POSR0_PS1_SHFT 1
#define HWIO_GPIO6_POSR0_GPIO6_POSR0_PS1_MASK 0x00000002
#define HWIO_GPIO6_POSR0_GPIO6_POSR0_PS2_SHFT 2
#define HWIO_GPIO6_POSR0_GPIO6_POSR0_PS2_MASK 0x00000004
#define HWIO_GPIO6_POSR0_GPIO6_POSR0_PS3_SHFT 3
#define HWIO_GPIO6_POSR0_GPIO6_POSR0_PS3_MASK 0x00000008


//--------

#define HWIO_GPIO6_POSR4_ADDR  0xF0010620  
#define HWIO_GPIO6_POSR4_GPIO6_POSR4_PS4_SHFT 4
#define HWIO_GPIO6_POSR4_GPIO6_POSR4_PS4_MASK 0x00000010
#define HWIO_GPIO6_POSR4_GPIO6_POSR4_PS5_SHFT 5
#define HWIO_GPIO6_POSR4_GPIO6_POSR4_PS5_MASK 0x00000020
#define HWIO_GPIO6_POSR4_GPIO6_POSR4_PS6_SHFT 6
#define HWIO_GPIO6_POSR4_GPIO6_POSR4_PS6_MASK 0x00000040
#define HWIO_GPIO6_POSR4_GPIO6_POSR4_PS7_SHFT 7
#define HWIO_GPIO6_POSR4_GPIO6_POSR4_PS7_MASK 0x00000080


//--------

#define HWIO_GPIO6_POSR8_ADDR  0xF0010624  
#define HWIO_GPIO6_POSR8_GPIO6_POSR8_PS8_SHFT 8
#define HWIO_GPIO6_POSR8_GPIO6_POSR8_PS8_MASK 0x00000100
#define HWIO_GPIO6_POSR8_GPIO6_POSR8_PS9_SHFT 9
#define HWIO_GPIO6_POSR8_GPIO6_POSR8_PS9_MASK 0x00000200
#define HWIO_GPIO6_POSR8_GPIO6_POSR8_PS10_SHFT 10
#define HWIO_GPIO6_POSR8_GPIO6_POSR8_PS10_MASK 0x00000400
#define HWIO_GPIO6_POSR8_GPIO6_POSR8_PS11_SHFT 11
#define HWIO_GPIO6_POSR8_GPIO6_POSR8_PS11_MASK 0x00000800


//--------

#define HWIO_GPIO6_POSR12_ADDR  0xF0010628  
#define HWIO_GPIO6_POSR12_GPIO6_POSR12_PS12_SHFT 12
#define HWIO_GPIO6_POSR12_GPIO6_POSR12_PS12_MASK 0x00001000
#define HWIO_GPIO6_POSR12_GPIO6_POSR12_PS13_SHFT 13
#define HWIO_GPIO6_POSR12_GPIO6_POSR12_PS13_MASK 0x00002000
#define HWIO_GPIO6_POSR12_GPIO6_POSR12_PS14_SHFT 14
#define HWIO_GPIO6_POSR12_GPIO6_POSR12_PS14_MASK 0x00004000
#define HWIO_GPIO6_POSR12_GPIO6_POSR12_PS15_SHFT 15
#define HWIO_GPIO6_POSR12_GPIO6_POSR12_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO6_POCR_ADDR  0xF001062C  
#define HWIO_GPIO6_POCR_GPIO6_POCR_PC0_SHFT 16
#define HWIO_GPIO6_POCR_GPIO6_POCR_PC0_MASK 0x00010000
#define HWIO_GPIO6_POCR_GPIO6_POCR_PC1_SHFT 17
#define HWIO_GPIO6_POCR_GPIO6_POCR_PC1_MASK 0x00020000
#define HWIO_GPIO6_POCR_GPIO6_POCR_PC2_SHFT 18
#define HWIO_GPIO6_POCR_GPIO6_POCR_PC2_MASK 0x00040000
#define HWIO_GPIO6_POCR_GPIO6_POCR_PC3_SHFT 19
#define HWIO_GPIO6_POCR_GPIO6_POCR_PC3_MASK 0x00080000
#define HWIO_GPIO6_POCR_GPIO6_POCR_PC4_SHFT 20
#define HWIO_GPIO6_POCR_GPIO6_POCR_PC4_MASK 0x00100000
#define HWIO_GPIO6_POCR_GPIO6_POCR_PC5_SHFT 21
#define HWIO_GPIO6_POCR_GPIO6_POCR_PC5_MASK 0x00200000
#define HWIO_GPIO6_POCR_GPIO6_POCR_PC6_SHFT 22
#define HWIO_GPIO6_POCR_GPIO6_POCR_PC6_MASK 0x00400000
#define HWIO_GPIO6_POCR_GPIO6_POCR_PC7_SHFT 23
#define HWIO_GPIO6_POCR_GPIO6_POCR_PC7_MASK 0x00800000
#define HWIO_GPIO6_POCR_GPIO6_POCR_PC8_SHFT 24
#define HWIO_GPIO6_POCR_GPIO6_POCR_PC8_MASK 0x01000000
#define HWIO_GPIO6_POCR_GPIO6_POCR_PC9_SHFT 25
#define HWIO_GPIO6_POCR_GPIO6_POCR_PC9_MASK 0x02000000
#define HWIO_GPIO6_POCR_GPIO6_POCR_PC10_SHFT 26
#define HWIO_GPIO6_POCR_GPIO6_POCR_PC10_MASK 0x04000000
#define HWIO_GPIO6_POCR_GPIO6_POCR_PC11_SHFT 27
#define HWIO_GPIO6_POCR_GPIO6_POCR_PC11_MASK 0x08000000
#define HWIO_GPIO6_POCR_GPIO6_POCR_PC12_SHFT 28
#define HWIO_GPIO6_POCR_GPIO6_POCR_PC12_MASK 0x10000000
#define HWIO_GPIO6_POCR_GPIO6_POCR_PC13_SHFT 29
#define HWIO_GPIO6_POCR_GPIO6_POCR_PC13_MASK 0x20000000
#define HWIO_GPIO6_POCR_GPIO6_POCR_PC14_SHFT 30
#define HWIO_GPIO6_POCR_GPIO6_POCR_PC14_MASK 0x40000000
#define HWIO_GPIO6_POCR_GPIO6_POCR_PC15_SHFT 31
#define HWIO_GPIO6_POCR_GPIO6_POCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO6_POCR0_ADDR  0xF0010630  
#define HWIO_GPIO6_POCR0_GPIO6_POCR0_PC0_SHFT 16
#define HWIO_GPIO6_POCR0_GPIO6_POCR0_PC0_MASK 0x00010000
#define HWIO_GPIO6_POCR0_GPIO6_POCR0_PC1_SHFT 17
#define HWIO_GPIO6_POCR0_GPIO6_POCR0_PC1_MASK 0x00020000
#define HWIO_GPIO6_POCR0_GPIO6_POCR0_PC2_SHFT 18
#define HWIO_GPIO6_POCR0_GPIO6_POCR0_PC2_MASK 0x00040000
#define HWIO_GPIO6_POCR0_GPIO6_POCR0_PC3_SHFT 19
#define HWIO_GPIO6_POCR0_GPIO6_POCR0_PC3_MASK 0x00080000


//--------

#define HWIO_GPIO6_POCR4_ADDR  0xF0010634  
#define HWIO_GPIO6_POCR4_GPIO6_POCR4_PC4_SHFT 20
#define HWIO_GPIO6_POCR4_GPIO6_POCR4_PC4_MASK 0x00100000
#define HWIO_GPIO6_POCR4_GPIO6_POCR4_PC5_SHFT 21
#define HWIO_GPIO6_POCR4_GPIO6_POCR4_PC5_MASK 0x00200000
#define HWIO_GPIO6_POCR4_GPIO6_POCR4_PC6_SHFT 22
#define HWIO_GPIO6_POCR4_GPIO6_POCR4_PC6_MASK 0x00400000
#define HWIO_GPIO6_POCR4_GPIO6_POCR4_PC7_SHFT 23
#define HWIO_GPIO6_POCR4_GPIO6_POCR4_PC7_MASK 0x00800000


//--------

#define HWIO_GPIO6_POCR8_ADDR  0xF0010638  
#define HWIO_GPIO6_POCR8_GPIO6_POCR8_PC8_SHFT 24
#define HWIO_GPIO6_POCR8_GPIO6_POCR8_PC8_MASK 0x01000000
#define HWIO_GPIO6_POCR8_GPIO6_POCR8_PC9_SHFT 25
#define HWIO_GPIO6_POCR8_GPIO6_POCR8_PC9_MASK 0x02000000
#define HWIO_GPIO6_POCR8_GPIO6_POCR8_PC10_SHFT 26
#define HWIO_GPIO6_POCR8_GPIO6_POCR8_PC10_MASK 0x04000000
#define HWIO_GPIO6_POCR8_GPIO6_POCR8_PC11_SHFT 27
#define HWIO_GPIO6_POCR8_GPIO6_POCR8_PC11_MASK 0x08000000


//--------

#define HWIO_GPIO6_POCR12_ADDR  0xF001063C  
#define HWIO_GPIO6_POCR12_GPIO6_POCR12_PC12_SHFT 28
#define HWIO_GPIO6_POCR12_GPIO6_POCR12_PC12_MASK 0x10000000
#define HWIO_GPIO6_POCR12_GPIO6_POCR12_PC13_SHFT 29
#define HWIO_GPIO6_POCR12_GPIO6_POCR12_PC13_MASK 0x20000000
#define HWIO_GPIO6_POCR12_GPIO6_POCR12_PC14_SHFT 30
#define HWIO_GPIO6_POCR12_GPIO6_POCR12_PC14_MASK 0x40000000
#define HWIO_GPIO6_POCR12_GPIO6_POCR12_PC15_SHFT 31
#define HWIO_GPIO6_POCR12_GPIO6_POCR12_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO6_PUDEN_ADDR  0xF0010640  
#define HWIO_GPIO6_PUDEN_GPIO6_PUDEN_PXPUDEN0_SHFT 0
#define HWIO_GPIO6_PUDEN_GPIO6_PUDEN_PXPUDEN0_MASK 0x00000003
#define HWIO_GPIO6_PUDEN_GPIO6_PUDEN_PXPUDEN1_SHFT 2
#define HWIO_GPIO6_PUDEN_GPIO6_PUDEN_PXPUDEN1_MASK 0x0000000c
#define HWIO_GPIO6_PUDEN_GPIO6_PUDEN_PXPUDEN2_SHFT 4
#define HWIO_GPIO6_PUDEN_GPIO6_PUDEN_PXPUDEN2_MASK 0x00000030
#define HWIO_GPIO6_PUDEN_GPIO6_PUDEN_PXPUDEN3_SHFT 6
#define HWIO_GPIO6_PUDEN_GPIO6_PUDEN_PXPUDEN3_MASK 0x000000c0
#define HWIO_GPIO6_PUDEN_GPIO6_PUDEN_PXPUDEN4_SHFT 8
#define HWIO_GPIO6_PUDEN_GPIO6_PUDEN_PXPUDEN4_MASK 0x00000300
#define HWIO_GPIO6_PUDEN_GPIO6_PUDEN_PXPUDEN5_SHFT 10
#define HWIO_GPIO6_PUDEN_GPIO6_PUDEN_PXPUDEN5_MASK 0x00000c00
#define HWIO_GPIO6_PUDEN_GPIO6_PUDEN_PXPUDEN6_SHFT 12
#define HWIO_GPIO6_PUDEN_GPIO6_PUDEN_PXPUDEN6_MASK 0x00003000
#define HWIO_GPIO6_PUDEN_GPIO6_PUDEN_PXPUDEN7_SHFT 14
#define HWIO_GPIO6_PUDEN_GPIO6_PUDEN_PXPUDEN7_MASK 0x0000c000
#define HWIO_GPIO6_PUDEN_GPIO6_PUDEN_PXPUDEN8_SHFT 16
#define HWIO_GPIO6_PUDEN_GPIO6_PUDEN_PXPUDEN8_MASK 0x00030000
#define HWIO_GPIO6_PUDEN_GPIO6_PUDEN_PXPUDEN9_SHFT 18
#define HWIO_GPIO6_PUDEN_GPIO6_PUDEN_PXPUDEN9_MASK 0x000c0000
#define HWIO_GPIO6_PUDEN_GPIO6_PUDEN_PXPUDEN10_SHFT 20
#define HWIO_GPIO6_PUDEN_GPIO6_PUDEN_PXPUDEN10_MASK 0x00300000
#define HWIO_GPIO6_PUDEN_GPIO6_PUDEN_PXPUDEN11_SHFT 22
#define HWIO_GPIO6_PUDEN_GPIO6_PUDEN_PXPUDEN11_MASK 0x00c00000
#define HWIO_GPIO6_PUDEN_GPIO6_PUDEN_PXPUDEN12_SHFT 24
#define HWIO_GPIO6_PUDEN_GPIO6_PUDEN_PXPUDEN12_MASK 0x03000000
#define HWIO_GPIO6_PUDEN_GPIO6_PUDEN_PXPUDEN13_SHFT 26
#define HWIO_GPIO6_PUDEN_GPIO6_PUDEN_PXPUDEN13_MASK 0x0c000000
#define HWIO_GPIO6_PUDEN_GPIO6_PUDEN_PXPUDEN14_SHFT 28
#define HWIO_GPIO6_PUDEN_GPIO6_PUDEN_PXPUDEN14_MASK 0x30000000
#define HWIO_GPIO6_PUDEN_GPIO6_PUDEN_PXPUDEN15_SHFT 30
#define HWIO_GPIO6_PUDEN_GPIO6_PUDEN_PXPUDEN15_MASK 0xc0000000


//--------

#define HWIO_GPIO6_PODR_ADDR  0xF0010644  
#define HWIO_GPIO6_PODR_GPIO6_PODR_PXPODR0_SHFT 0
#define HWIO_GPIO6_PODR_GPIO6_PODR_PXPODR0_MASK 0x00000003
#define HWIO_GPIO6_PODR_GPIO6_PODR_PXPODR1_SHFT 2
#define HWIO_GPIO6_PODR_GPIO6_PODR_PXPODR1_MASK 0x0000000c
#define HWIO_GPIO6_PODR_GPIO6_PODR_PXPODR2_SHFT 4
#define HWIO_GPIO6_PODR_GPIO6_PODR_PXPODR2_MASK 0x00000030
#define HWIO_GPIO6_PODR_GPIO6_PODR_PXPODR3_SHFT 6
#define HWIO_GPIO6_PODR_GPIO6_PODR_PXPODR3_MASK 0x000000c0
#define HWIO_GPIO6_PODR_GPIO6_PODR_PXPODR4_SHFT 8
#define HWIO_GPIO6_PODR_GPIO6_PODR_PXPODR4_MASK 0x00000300
#define HWIO_GPIO6_PODR_GPIO6_PODR_PXPODR5_SHFT 10
#define HWIO_GPIO6_PODR_GPIO6_PODR_PXPODR5_MASK 0x00000c00
#define HWIO_GPIO6_PODR_GPIO6_PODR_PXPODR6_SHFT 12
#define HWIO_GPIO6_PODR_GPIO6_PODR_PXPODR6_MASK 0x00003000
#define HWIO_GPIO6_PODR_GPIO6_PODR_PXPODR7_SHFT 14
#define HWIO_GPIO6_PODR_GPIO6_PODR_PXPODR7_MASK 0x0000c000
#define HWIO_GPIO6_PODR_GPIO6_PODR_PXPODR8_SHFT 16
#define HWIO_GPIO6_PODR_GPIO6_PODR_PXPODR8_MASK 0x00030000
#define HWIO_GPIO6_PODR_GPIO6_PODR_PXPODR9_SHFT 18
#define HWIO_GPIO6_PODR_GPIO6_PODR_PXPODR9_MASK 0x000c0000
#define HWIO_GPIO6_PODR_GPIO6_PODR_PXPODR10_SHFT 20
#define HWIO_GPIO6_PODR_GPIO6_PODR_PXPODR10_MASK 0x00300000
#define HWIO_GPIO6_PODR_GPIO6_PODR_PXPODR11_SHFT 22
#define HWIO_GPIO6_PODR_GPIO6_PODR_PXPODR11_MASK 0x00c00000
#define HWIO_GPIO6_PODR_GPIO6_PODR_PXPODR12_SHFT 24
#define HWIO_GPIO6_PODR_GPIO6_PODR_PXPODR12_MASK 0x03000000
#define HWIO_GPIO6_PODR_GPIO6_PODR_PXPODR13_SHFT 26
#define HWIO_GPIO6_PODR_GPIO6_PODR_PXPODR13_MASK 0x0c000000
#define HWIO_GPIO6_PODR_GPIO6_PODR_PXPODR14_SHFT 28
#define HWIO_GPIO6_PODR_GPIO6_PODR_PXPODR14_MASK 0x30000000
#define HWIO_GPIO6_PODR_GPIO6_PODR_PXPODR15_SHFT 30
#define HWIO_GPIO6_PODR_GPIO6_PODR_PXPODR15_MASK 0xc0000000


//--------

#define HWIO_GPIO6_PMOD_ADDR  0xF0010648  
#define HWIO_GPIO6_PMOD_GPIO6_PMOD_PXMOD0_SHFT 0
#define HWIO_GPIO6_PMOD_GPIO6_PMOD_PXMOD0_MASK 0x00000003
#define HWIO_GPIO6_PMOD_GPIO6_PMOD_PXMOD1_SHFT 2
#define HWIO_GPIO6_PMOD_GPIO6_PMOD_PXMOD1_MASK 0x0000000c
#define HWIO_GPIO6_PMOD_GPIO6_PMOD_PXMOD2_SHFT 4
#define HWIO_GPIO6_PMOD_GPIO6_PMOD_PXMOD2_MASK 0x00000030
#define HWIO_GPIO6_PMOD_GPIO6_PMOD_PXMOD3_SHFT 6
#define HWIO_GPIO6_PMOD_GPIO6_PMOD_PXMOD3_MASK 0x000000c0
#define HWIO_GPIO6_PMOD_GPIO6_PMOD_PXMOD4_SHFT 8
#define HWIO_GPIO6_PMOD_GPIO6_PMOD_PXMOD4_MASK 0x00000300
#define HWIO_GPIO6_PMOD_GPIO6_PMOD_PXMOD5_SHFT 10
#define HWIO_GPIO6_PMOD_GPIO6_PMOD_PXMOD5_MASK 0x00000c00
#define HWIO_GPIO6_PMOD_GPIO6_PMOD_PXMOD6_SHFT 12
#define HWIO_GPIO6_PMOD_GPIO6_PMOD_PXMOD6_MASK 0x00003000
#define HWIO_GPIO6_PMOD_GPIO6_PMOD_PXMOD7_SHFT 14
#define HWIO_GPIO6_PMOD_GPIO6_PMOD_PXMOD7_MASK 0x0000c000
#define HWIO_GPIO6_PMOD_GPIO6_PMOD_PXMOD8_SHFT 16
#define HWIO_GPIO6_PMOD_GPIO6_PMOD_PXMOD8_MASK 0x00030000
#define HWIO_GPIO6_PMOD_GPIO6_PMOD_PXMOD9_SHFT 18
#define HWIO_GPIO6_PMOD_GPIO6_PMOD_PXMOD9_MASK 0x000c0000
#define HWIO_GPIO6_PMOD_GPIO6_PMOD_PXMOD10_SHFT 20
#define HWIO_GPIO6_PMOD_GPIO6_PMOD_PXMOD10_MASK 0x00300000
#define HWIO_GPIO6_PMOD_GPIO6_PMOD_PXMOD11_SHFT 22
#define HWIO_GPIO6_PMOD_GPIO6_PMOD_PXMOD11_MASK 0x00c00000
#define HWIO_GPIO6_PMOD_GPIO6_PMOD_PXMOD12_SHFT 24
#define HWIO_GPIO6_PMOD_GPIO6_PMOD_PXMOD12_MASK 0x03000000
#define HWIO_GPIO6_PMOD_GPIO6_PMOD_PXMOD13_SHFT 26
#define HWIO_GPIO6_PMOD_GPIO6_PMOD_PXMOD13_MASK 0x0c000000
#define HWIO_GPIO6_PMOD_GPIO6_PMOD_PXMOD14_SHFT 28
#define HWIO_GPIO6_PMOD_GPIO6_PMOD_PXMOD14_MASK 0x30000000
#define HWIO_GPIO6_PMOD_GPIO6_PMOD_PXMOD15_SHFT 30
#define HWIO_GPIO6_PMOD_GPIO6_PMOD_PXMOD15_MASK 0xc0000000


//--------

#define HWIO_GPIO6_PEROUT0_ADDR  0xF001064C  
#define HWIO_GPIO6_PEROUT0_GPIO6_PEROUT0_OUTSEL0_SHFT 0
#define HWIO_GPIO6_PEROUT0_GPIO6_PEROUT0_OUTSEL0_MASK 0x0000000f
#define HWIO_GPIO6_PEROUT0_GPIO6_PEROUT0_OUTSEL1_SHFT 4
#define HWIO_GPIO6_PEROUT0_GPIO6_PEROUT0_OUTSEL1_MASK 0x000000f0
#define HWIO_GPIO6_PEROUT0_GPIO6_PEROUT0_OUTSEL2_SHFT 8
#define HWIO_GPIO6_PEROUT0_GPIO6_PEROUT0_OUTSEL2_MASK 0x00000f00
#define HWIO_GPIO6_PEROUT0_GPIO6_PEROUT0_OUTSEL3_SHFT 12
#define HWIO_GPIO6_PEROUT0_GPIO6_PEROUT0_OUTSEL3_MASK 0x0000f000
#define HWIO_GPIO6_PEROUT0_GPIO6_PEROUT0_OUTSEL4_SHFT 16
#define HWIO_GPIO6_PEROUT0_GPIO6_PEROUT0_OUTSEL4_MASK 0x000f0000
#define HWIO_GPIO6_PEROUT0_GPIO6_PEROUT0_OUTSEL5_SHFT 20
#define HWIO_GPIO6_PEROUT0_GPIO6_PEROUT0_OUTSEL5_MASK 0x00f00000
#define HWIO_GPIO6_PEROUT0_GPIO6_PEROUT0_OUTSEL6_SHFT 24
#define HWIO_GPIO6_PEROUT0_GPIO6_PEROUT0_OUTSEL6_MASK 0x0f000000
#define HWIO_GPIO6_PEROUT0_GPIO6_PEROUT0_OUTSEL7_SHFT 28
#define HWIO_GPIO6_PEROUT0_GPIO6_PEROUT0_OUTSEL7_MASK 0xf0000000


//--------

#define HWIO_GPIO6_PEROUT1_ADDR  0xF0010650  
#define HWIO_GPIO6_PEROUT1_GPIO6_PEROUT1_OUTSEL8_SHFT 0
#define HWIO_GPIO6_PEROUT1_GPIO6_PEROUT1_OUTSEL8_MASK 0x0000000f
#define HWIO_GPIO6_PEROUT1_GPIO6_PEROUT1_OUTSEL9_SHFT 4
#define HWIO_GPIO6_PEROUT1_GPIO6_PEROUT1_OUTSEL9_MASK 0x000000f0
#define HWIO_GPIO6_PEROUT1_GPIO6_PEROUT1_OUTSEL10_SHFT 8
#define HWIO_GPIO6_PEROUT1_GPIO6_PEROUT1_OUTSEL10_MASK 0x00000f00
#define HWIO_GPIO6_PEROUT1_GPIO6_PEROUT1_OUTSEL11_SHFT 12
#define HWIO_GPIO6_PEROUT1_GPIO6_PEROUT1_OUTSEL11_MASK 0x0000f000
#define HWIO_GPIO6_PEROUT1_GPIO6_PEROUT1_OUTSEL12_SHFT 16
#define HWIO_GPIO6_PEROUT1_GPIO6_PEROUT1_OUTSEL12_MASK 0x000f0000
#define HWIO_GPIO6_PEROUT1_GPIO6_PEROUT1_OUTSEL13_SHFT 20
#define HWIO_GPIO6_PEROUT1_GPIO6_PEROUT1_OUTSEL13_MASK 0x00f00000
#define HWIO_GPIO6_PEROUT1_GPIO6_PEROUT1_OUTSEL14_SHFT 24
#define HWIO_GPIO6_PEROUT1_GPIO6_PEROUT1_OUTSEL14_MASK 0x0f000000
#define HWIO_GPIO6_PEROUT1_GPIO6_PEROUT1_OUTSEL15_SHFT 28
#define HWIO_GPIO6_PEROUT1_GPIO6_PEROUT1_OUTSEL15_MASK 0xf0000000


//--------

#define HWIO_GPIO6_PDR0_ADDR  0xF0010654  
#define HWIO_GPIO6_PDR0_GPIO6_PDR0_PXPD0_SHFT 0
#define HWIO_GPIO6_PDR0_GPIO6_PDR0_PXPD0_MASK 0x00000003
#define HWIO_GPIO6_PDR0_GPIO6_PDR0_PXPD1_SHFT 4
#define HWIO_GPIO6_PDR0_GPIO6_PDR0_PXPD1_MASK 0x00000030
#define HWIO_GPIO6_PDR0_GPIO6_PDR0_PXPD2_SHFT 8
#define HWIO_GPIO6_PDR0_GPIO6_PDR0_PXPD2_MASK 0x00000300
#define HWIO_GPIO6_PDR0_GPIO6_PDR0_PXPD3_SHFT 12
#define HWIO_GPIO6_PDR0_GPIO6_PDR0_PXPD3_MASK 0x00003000
#define HWIO_GPIO6_PDR0_GPIO6_PDR0_PXPD4_SHFT 16
#define HWIO_GPIO6_PDR0_GPIO6_PDR0_PXPD4_MASK 0x00030000
#define HWIO_GPIO6_PDR0_GPIO6_PDR0_PXPD5_SHFT 20
#define HWIO_GPIO6_PDR0_GPIO6_PDR0_PXPD5_MASK 0x00300000
#define HWIO_GPIO6_PDR0_GPIO6_PDR0_PXPD6_SHFT 24
#define HWIO_GPIO6_PDR0_GPIO6_PDR0_PXPD6_MASK 0x03000000
#define HWIO_GPIO6_PDR0_GPIO6_PDR0_PXPD7_SHFT 28
#define HWIO_GPIO6_PDR0_GPIO6_PDR0_PXPD7_MASK 0x30000000


//--------

#define HWIO_GPIO6_PDR1_ADDR  0xF0010658  
#define HWIO_GPIO6_PDR1_GPIO6_PDR1_PXPD8_SHFT 0
#define HWIO_GPIO6_PDR1_GPIO6_PDR1_PXPD8_MASK 0x00000003
#define HWIO_GPIO6_PDR1_GPIO6_PDR1_PXPD9_SHFT 4
#define HWIO_GPIO6_PDR1_GPIO6_PDR1_PXPD9_MASK 0x00000030
#define HWIO_GPIO6_PDR1_GPIO6_PDR1_PXPD10_SHFT 8
#define HWIO_GPIO6_PDR1_GPIO6_PDR1_PXPD10_MASK 0x00000300
#define HWIO_GPIO6_PDR1_GPIO6_PDR1_PXPD11_SHFT 12
#define HWIO_GPIO6_PDR1_GPIO6_PDR1_PXPD11_MASK 0x00003000
#define HWIO_GPIO6_PDR1_GPIO6_PDR1_PXPD12_SHFT 16
#define HWIO_GPIO6_PDR1_GPIO6_PDR1_PXPD12_MASK 0x00030000
#define HWIO_GPIO6_PDR1_GPIO6_PDR1_PXPD13_SHFT 20
#define HWIO_GPIO6_PDR1_GPIO6_PDR1_PXPD13_MASK 0x00300000
#define HWIO_GPIO6_PDR1_GPIO6_PDR1_PXPD14_SHFT 24
#define HWIO_GPIO6_PDR1_GPIO6_PDR1_PXPD14_MASK 0x03000000
#define HWIO_GPIO6_PDR1_GPIO6_PDR1_PXPD15_SHFT 28
#define HWIO_GPIO6_PDR1_GPIO6_PDR1_PXPD15_MASK 0x30000000


//--------

#define HWIO_GPIO6_SDE_ADDR  0xF001065C  
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEN0_SHFT 0
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEN0_MASK 0x00000001
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEN1_SHFT 1
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEN1_MASK 0x00000002
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEN2_SHFT 2
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEN2_MASK 0x00000004
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEN3_SHFT 3
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEN3_MASK 0x00000008
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEN4_SHFT 4
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEN4_MASK 0x00000010
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEN5_SHFT 5
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEN5_MASK 0x00000020
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEN6_SHFT 6
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEN6_MASK 0x00000040
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEN7_SHFT 7
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEN7_MASK 0x00000080
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEN8_SHFT 8
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEN8_MASK 0x00000100
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEN9_SHFT 9
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEN9_MASK 0x00000200
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEN10_SHFT 10
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEN10_MASK 0x00000400
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEN11_SHFT 11
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEN11_MASK 0x00000800
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEN12_SHFT 12
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEN12_MASK 0x00001000
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEN13_SHFT 13
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEN13_MASK 0x00002000
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEN14_SHFT 14
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEN14_MASK 0x00004000
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEN15_SHFT 15
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEN15_MASK 0x00008000
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEF0_SHFT 16
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEF0_MASK 0x00010000
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEF1_SHFT 17
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEF1_MASK 0x00020000
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEF2_SHFT 18
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEF2_MASK 0x00040000
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEF3_SHFT 19
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEF3_MASK 0x00080000
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEF4_SHFT 20
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEF4_MASK 0x00100000
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEF5_SHFT 21
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEF5_MASK 0x00200000
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEF6_SHFT 22
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEF6_MASK 0x00400000
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEF7_SHFT 23
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEF7_MASK 0x00800000
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEF8_SHFT 24
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEF8_MASK 0x01000000
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEF9_SHFT 25
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEF9_MASK 0x02000000
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEF10_SHFT 26
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEF10_MASK 0x04000000
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEF11_SHFT 27
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEF11_MASK 0x08000000
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEF12_SHFT 28
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEF12_MASK 0x10000000
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEF13_SHFT 29
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEF13_MASK 0x20000000
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEF14_SHFT 30
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEF14_MASK 0x40000000
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEF15_SHFT 31
#define HWIO_GPIO6_SDE_GPIO6_SDE_SDEF15_MASK 0x80000000


//--------

#define HWIO_GPIO6_SDCTL_ADDR  0xF0010660  
#define HWIO_GPIO6_SDCTL_GPIO6_SDCTL_SWTRIG_SHFT 0
#define HWIO_GPIO6_SDCTL_GPIO6_SDCTL_SWTRIG_MASK 0x00000001
#define HWIO_GPIO6_SDCTL_GPIO6_SDCTL_LINKEN_SHFT 1
#define HWIO_GPIO6_SDCTL_GPIO6_SDCTL_LINKEN_MASK 0x00000002
#define HWIO_GPIO6_SDCTL_GPIO6_SDCTL_PSDEF_SHFT 2
#define HWIO_GPIO6_SDCTL_GPIO6_SDCTL_PSDEF_MASK 0x00000004


//--------

#define HWIO_GPIO6_ESR_ADDR  0xF0010664  
#define HWIO_GPIO6_ESR_GPIO6_ESR_EN0_SHFT 0
#define HWIO_GPIO6_ESR_GPIO6_ESR_EN0_MASK 0x00000001
#define HWIO_GPIO6_ESR_GPIO6_ESR_EN1_SHFT 1
#define HWIO_GPIO6_ESR_GPIO6_ESR_EN1_MASK 0x00000002
#define HWIO_GPIO6_ESR_GPIO6_ESR_EN2_SHFT 2
#define HWIO_GPIO6_ESR_GPIO6_ESR_EN2_MASK 0x00000004
#define HWIO_GPIO6_ESR_GPIO6_ESR_EN3_SHFT 3
#define HWIO_GPIO6_ESR_GPIO6_ESR_EN3_MASK 0x00000008
#define HWIO_GPIO6_ESR_GPIO6_ESR_EN4_SHFT 4
#define HWIO_GPIO6_ESR_GPIO6_ESR_EN4_MASK 0x00000010
#define HWIO_GPIO6_ESR_GPIO6_ESR_EN5_SHFT 5
#define HWIO_GPIO6_ESR_GPIO6_ESR_EN5_MASK 0x00000020
#define HWIO_GPIO6_ESR_GPIO6_ESR_EN6_SHFT 6
#define HWIO_GPIO6_ESR_GPIO6_ESR_EN6_MASK 0x00000040
#define HWIO_GPIO6_ESR_GPIO6_ESR_EN7_SHFT 7
#define HWIO_GPIO6_ESR_GPIO6_ESR_EN7_MASK 0x00000080
#define HWIO_GPIO6_ESR_GPIO6_ESR_EN8_SHFT 8
#define HWIO_GPIO6_ESR_GPIO6_ESR_EN8_MASK 0x00000100
#define HWIO_GPIO6_ESR_GPIO6_ESR_EN9_SHFT 9
#define HWIO_GPIO6_ESR_GPIO6_ESR_EN9_MASK 0x00000200
#define HWIO_GPIO6_ESR_GPIO6_ESR_EN10_SHFT 10
#define HWIO_GPIO6_ESR_GPIO6_ESR_EN10_MASK 0x00000400
#define HWIO_GPIO6_ESR_GPIO6_ESR_EN11_SHFT 11
#define HWIO_GPIO6_ESR_GPIO6_ESR_EN11_MASK 0x00000800
#define HWIO_GPIO6_ESR_GPIO6_ESR_EN12_SHFT 12
#define HWIO_GPIO6_ESR_GPIO6_ESR_EN12_MASK 0x00001000
#define HWIO_GPIO6_ESR_GPIO6_ESR_EN13_SHFT 13
#define HWIO_GPIO6_ESR_GPIO6_ESR_EN13_MASK 0x00002000
#define HWIO_GPIO6_ESR_GPIO6_ESR_EN14_SHFT 14
#define HWIO_GPIO6_ESR_GPIO6_ESR_EN14_MASK 0x00004000
#define HWIO_GPIO6_ESR_GPIO6_ESR_EN15_SHFT 15
#define HWIO_GPIO6_ESR_GPIO6_ESR_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO6_LOCK_ADDR  0xF0010668  
#define HWIO_GPIO6_LOCK_GPIO6_LOCK_P0LCK_SHFT 0
#define HWIO_GPIO6_LOCK_GPIO6_LOCK_P0LCK_MASK 0x00000001
#define HWIO_GPIO6_LOCK_GPIO6_LOCK_P1LCK_SHFT 1
#define HWIO_GPIO6_LOCK_GPIO6_LOCK_P1LCK_MASK 0x00000002
#define HWIO_GPIO6_LOCK_GPIO6_LOCK_P2LCK_SHFT 2
#define HWIO_GPIO6_LOCK_GPIO6_LOCK_P2LCK_MASK 0x00000004
#define HWIO_GPIO6_LOCK_GPIO6_LOCK_P3LCK_SHFT 3
#define HWIO_GPIO6_LOCK_GPIO6_LOCK_P3LCK_MASK 0x00000008
#define HWIO_GPIO6_LOCK_GPIO6_LOCK_P4LCK_SHFT 4
#define HWIO_GPIO6_LOCK_GPIO6_LOCK_P4LCK_MASK 0x00000010
#define HWIO_GPIO6_LOCK_GPIO6_LOCK_P5LCK_SHFT 5
#define HWIO_GPIO6_LOCK_GPIO6_LOCK_P5LCK_MASK 0x00000020
#define HWIO_GPIO6_LOCK_GPIO6_LOCK_P6LCK_SHFT 6
#define HWIO_GPIO6_LOCK_GPIO6_LOCK_P6LCK_MASK 0x00000040
#define HWIO_GPIO6_LOCK_GPIO6_LOCK_P7LCK_SHFT 7
#define HWIO_GPIO6_LOCK_GPIO6_LOCK_P7LCK_MASK 0x00000080
#define HWIO_GPIO6_LOCK_GPIO6_LOCK_P8LCK_SHFT 8
#define HWIO_GPIO6_LOCK_GPIO6_LOCK_P8LCK_MASK 0x00000100
#define HWIO_GPIO6_LOCK_GPIO6_LOCK_P9LCK_SHFT 9
#define HWIO_GPIO6_LOCK_GPIO6_LOCK_P9LCK_MASK 0x00000200
#define HWIO_GPIO6_LOCK_GPIO6_LOCK_P10LCK_SHFT 10
#define HWIO_GPIO6_LOCK_GPIO6_LOCK_P10LCK_MASK 0x00000400
#define HWIO_GPIO6_LOCK_GPIO6_LOCK_P11LCK_SHFT 11
#define HWIO_GPIO6_LOCK_GPIO6_LOCK_P11LCK_MASK 0x00000800
#define HWIO_GPIO6_LOCK_GPIO6_LOCK_P12LCK_SHFT 12
#define HWIO_GPIO6_LOCK_GPIO6_LOCK_P12LCK_MASK 0x00001000
#define HWIO_GPIO6_LOCK_GPIO6_LOCK_P13LCK_SHFT 13
#define HWIO_GPIO6_LOCK_GPIO6_LOCK_P13LCK_MASK 0x00002000
#define HWIO_GPIO6_LOCK_GPIO6_LOCK_P14LCK_SHFT 14
#define HWIO_GPIO6_LOCK_GPIO6_LOCK_P14LCK_MASK 0x00004000
#define HWIO_GPIO6_LOCK_GPIO6_LOCK_P15LCK_SHFT 15
#define HWIO_GPIO6_LOCK_GPIO6_LOCK_P15LCK_MASK 0x00008000
#define HWIO_GPIO6_LOCK_GPIO6_LOCK_PXLCKKEY_SHFT 16
#define HWIO_GPIO6_LOCK_GPIO6_LOCK_PXLCKKEY_MASK 0xffff0000


//--------

#define HWIO_GPIO6_SDETRMOD_ADDR  0xF001066C  
#define HWIO_GPIO6_SDETRMOD_GPIO6_SDETRMOD_TGSEL0_SHFT 0
#define HWIO_GPIO6_SDETRMOD_GPIO6_SDETRMOD_TGSEL0_MASK 0x00000001
#define HWIO_GPIO6_SDETRMOD_GPIO6_SDETRMOD_TGSEL1_SHFT 1
#define HWIO_GPIO6_SDETRMOD_GPIO6_SDETRMOD_TGSEL1_MASK 0x00000002
#define HWIO_GPIO6_SDETRMOD_GPIO6_SDETRMOD_TGSEL2_SHFT 2
#define HWIO_GPIO6_SDETRMOD_GPIO6_SDETRMOD_TGSEL2_MASK 0x00000004
#define HWIO_GPIO6_SDETRMOD_GPIO6_SDETRMOD_TGSEL3_SHFT 3
#define HWIO_GPIO6_SDETRMOD_GPIO6_SDETRMOD_TGSEL3_MASK 0x00000008
#define HWIO_GPIO6_SDETRMOD_GPIO6_SDETRMOD_TGSEL4_SHFT 4
#define HWIO_GPIO6_SDETRMOD_GPIO6_SDETRMOD_TGSEL4_MASK 0x00000010
#define HWIO_GPIO6_SDETRMOD_GPIO6_SDETRMOD_TGSEL5_SHFT 5
#define HWIO_GPIO6_SDETRMOD_GPIO6_SDETRMOD_TGSEL5_MASK 0x00000020
#define HWIO_GPIO6_SDETRMOD_GPIO6_SDETRMOD_TGSEL6_SHFT 6
#define HWIO_GPIO6_SDETRMOD_GPIO6_SDETRMOD_TGSEL6_MASK 0x00000040
#define HWIO_GPIO6_SDETRMOD_GPIO6_SDETRMOD_TGSEL7_SHFT 7
#define HWIO_GPIO6_SDETRMOD_GPIO6_SDETRMOD_TGSEL7_MASK 0x00000080
#define HWIO_GPIO6_SDETRMOD_GPIO6_SDETRMOD_TGSEL8_SHFT 8
#define HWIO_GPIO6_SDETRMOD_GPIO6_SDETRMOD_TGSEL8_MASK 0x00000100
#define HWIO_GPIO6_SDETRMOD_GPIO6_SDETRMOD_TGSEL9_SHFT 9
#define HWIO_GPIO6_SDETRMOD_GPIO6_SDETRMOD_TGSEL9_MASK 0x00000200
#define HWIO_GPIO6_SDETRMOD_GPIO6_SDETRMOD_TGSEL10_SHFT 10
#define HWIO_GPIO6_SDETRMOD_GPIO6_SDETRMOD_TGSEL10_MASK 0x00000400
#define HWIO_GPIO6_SDETRMOD_GPIO6_SDETRMOD_TGSEL11_SHFT 11
#define HWIO_GPIO6_SDETRMOD_GPIO6_SDETRMOD_TGSEL11_MASK 0x00000800
#define HWIO_GPIO6_SDETRMOD_GPIO6_SDETRMOD_TGSEL12_SHFT 12
#define HWIO_GPIO6_SDETRMOD_GPIO6_SDETRMOD_TGSEL12_MASK 0x00001000
#define HWIO_GPIO6_SDETRMOD_GPIO6_SDETRMOD_TGSEL13_SHFT 13
#define HWIO_GPIO6_SDETRMOD_GPIO6_SDETRMOD_TGSEL13_MASK 0x00002000
#define HWIO_GPIO6_SDETRMOD_GPIO6_SDETRMOD_TGSEL14_SHFT 14
#define HWIO_GPIO6_SDETRMOD_GPIO6_SDETRMOD_TGSEL14_MASK 0x00004000
#define HWIO_GPIO6_SDETRMOD_GPIO6_SDETRMOD_TGSEL15_SHFT 15
#define HWIO_GPIO6_SDETRMOD_GPIO6_SDETRMOD_TGSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO6_PCSR_ADDR  0xF0010670  
#define HWIO_GPIO6_PCSR_GPIO6_PCSR_SEL0_SHFT 0
#define HWIO_GPIO6_PCSR_GPIO6_PCSR_SEL0_MASK 0x00000001
#define HWIO_GPIO6_PCSR_GPIO6_PCSR_SEL1_SHFT 1
#define HWIO_GPIO6_PCSR_GPIO6_PCSR_SEL1_MASK 0x00000002
#define HWIO_GPIO6_PCSR_GPIO6_PCSR_SEL2_SHFT 2
#define HWIO_GPIO6_PCSR_GPIO6_PCSR_SEL2_MASK 0x00000004
#define HWIO_GPIO6_PCSR_GPIO6_PCSR_SEL3_SHFT 3
#define HWIO_GPIO6_PCSR_GPIO6_PCSR_SEL3_MASK 0x00000008
#define HWIO_GPIO6_PCSR_GPIO6_PCSR_SEL4_SHFT 4
#define HWIO_GPIO6_PCSR_GPIO6_PCSR_SEL4_MASK 0x00000010
#define HWIO_GPIO6_PCSR_GPIO6_PCSR_SEL5_SHFT 5
#define HWIO_GPIO6_PCSR_GPIO6_PCSR_SEL5_MASK 0x00000020
#define HWIO_GPIO6_PCSR_GPIO6_PCSR_SEL6_SHFT 6
#define HWIO_GPIO6_PCSR_GPIO6_PCSR_SEL6_MASK 0x00000040
#define HWIO_GPIO6_PCSR_GPIO6_PCSR_SEL7_SHFT 7
#define HWIO_GPIO6_PCSR_GPIO6_PCSR_SEL7_MASK 0x00000080
#define HWIO_GPIO6_PCSR_GPIO6_PCSR_SEL8_SHFT 8
#define HWIO_GPIO6_PCSR_GPIO6_PCSR_SEL8_MASK 0x00000100
#define HWIO_GPIO6_PCSR_GPIO6_PCSR_SEL9_SHFT 9
#define HWIO_GPIO6_PCSR_GPIO6_PCSR_SEL9_MASK 0x00000200
#define HWIO_GPIO6_PCSR_GPIO6_PCSR_SEL10_SHFT 10
#define HWIO_GPIO6_PCSR_GPIO6_PCSR_SEL10_MASK 0x00000400
#define HWIO_GPIO6_PCSR_GPIO6_PCSR_SEL11_SHFT 11
#define HWIO_GPIO6_PCSR_GPIO6_PCSR_SEL11_MASK 0x00000800
#define HWIO_GPIO6_PCSR_GPIO6_PCSR_SEL12_SHFT 12
#define HWIO_GPIO6_PCSR_GPIO6_PCSR_SEL12_MASK 0x00001000
#define HWIO_GPIO6_PCSR_GPIO6_PCSR_SEL13_SHFT 13
#define HWIO_GPIO6_PCSR_GPIO6_PCSR_SEL13_MASK 0x00002000
#define HWIO_GPIO6_PCSR_GPIO6_PCSR_SEL14_SHFT 14
#define HWIO_GPIO6_PCSR_GPIO6_PCSR_SEL14_MASK 0x00004000
#define HWIO_GPIO6_PCSR_GPIO6_PCSR_SEL15_SHFT 15
#define HWIO_GPIO6_PCSR_GPIO6_PCSR_SEL15_MASK 0x00008000


//--------

#define HWIO_GPIO6_INEN_ADDR  0xF0010674  
#define HWIO_GPIO6_INEN_GPIO6_INEN_EN0_SHFT 0
#define HWIO_GPIO6_INEN_GPIO6_INEN_EN0_MASK 0x00000001
#define HWIO_GPIO6_INEN_GPIO6_INEN_EN1_SHFT 1
#define HWIO_GPIO6_INEN_GPIO6_INEN_EN1_MASK 0x00000002
#define HWIO_GPIO6_INEN_GPIO6_INEN_EN2_SHFT 2
#define HWIO_GPIO6_INEN_GPIO6_INEN_EN2_MASK 0x00000004
#define HWIO_GPIO6_INEN_GPIO6_INEN_EN3_SHFT 3
#define HWIO_GPIO6_INEN_GPIO6_INEN_EN3_MASK 0x00000008
#define HWIO_GPIO6_INEN_GPIO6_INEN_EN4_SHFT 4
#define HWIO_GPIO6_INEN_GPIO6_INEN_EN4_MASK 0x00000010
#define HWIO_GPIO6_INEN_GPIO6_INEN_EN5_SHFT 5
#define HWIO_GPIO6_INEN_GPIO6_INEN_EN5_MASK 0x00000020
#define HWIO_GPIO6_INEN_GPIO6_INEN_EN6_SHFT 6
#define HWIO_GPIO6_INEN_GPIO6_INEN_EN6_MASK 0x00000040
#define HWIO_GPIO6_INEN_GPIO6_INEN_EN7_SHFT 7
#define HWIO_GPIO6_INEN_GPIO6_INEN_EN7_MASK 0x00000080
#define HWIO_GPIO6_INEN_GPIO6_INEN_EN8_SHFT 8
#define HWIO_GPIO6_INEN_GPIO6_INEN_EN8_MASK 0x00000100
#define HWIO_GPIO6_INEN_GPIO6_INEN_EN9_SHFT 9
#define HWIO_GPIO6_INEN_GPIO6_INEN_EN9_MASK 0x00000200
#define HWIO_GPIO6_INEN_GPIO6_INEN_EN10_SHFT 10
#define HWIO_GPIO6_INEN_GPIO6_INEN_EN10_MASK 0x00000400
#define HWIO_GPIO6_INEN_GPIO6_INEN_EN11_SHFT 11
#define HWIO_GPIO6_INEN_GPIO6_INEN_EN11_MASK 0x00000800
#define HWIO_GPIO6_INEN_GPIO6_INEN_EN12_SHFT 12
#define HWIO_GPIO6_INEN_GPIO6_INEN_EN12_MASK 0x00001000
#define HWIO_GPIO6_INEN_GPIO6_INEN_EN13_SHFT 13
#define HWIO_GPIO6_INEN_GPIO6_INEN_EN13_MASK 0x00002000
#define HWIO_GPIO6_INEN_GPIO6_INEN_EN14_SHFT 14
#define HWIO_GPIO6_INEN_GPIO6_INEN_EN14_MASK 0x00004000
#define HWIO_GPIO6_INEN_GPIO6_INEN_EN15_SHFT 15
#define HWIO_GPIO6_INEN_GPIO6_INEN_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO6_PUDRST_ADDR  0xF0010678  
#define HWIO_GPIO6_PUDRST_GPIO6_PUDRST_PDSEL0_SHFT 0
#define HWIO_GPIO6_PUDRST_GPIO6_PUDRST_PDSEL0_MASK 0x00000001
#define HWIO_GPIO6_PUDRST_GPIO6_PUDRST_PDSEL1_SHFT 1
#define HWIO_GPIO6_PUDRST_GPIO6_PUDRST_PDSEL1_MASK 0x00000002
#define HWIO_GPIO6_PUDRST_GPIO6_PUDRST_PDSEL2_SHFT 2
#define HWIO_GPIO6_PUDRST_GPIO6_PUDRST_PDSEL2_MASK 0x00000004
#define HWIO_GPIO6_PUDRST_GPIO6_PUDRST_PDSEL3_SHFT 3
#define HWIO_GPIO6_PUDRST_GPIO6_PUDRST_PDSEL3_MASK 0x00000008
#define HWIO_GPIO6_PUDRST_GPIO6_PUDRST_PDSEL4_SHFT 4
#define HWIO_GPIO6_PUDRST_GPIO6_PUDRST_PDSEL4_MASK 0x00000010
#define HWIO_GPIO6_PUDRST_GPIO6_PUDRST_PDSEL5_SHFT 5
#define HWIO_GPIO6_PUDRST_GPIO6_PUDRST_PDSEL5_MASK 0x00000020
#define HWIO_GPIO6_PUDRST_GPIO6_PUDRST_PDSEL6_SHFT 6
#define HWIO_GPIO6_PUDRST_GPIO6_PUDRST_PDSEL6_MASK 0x00000040
#define HWIO_GPIO6_PUDRST_GPIO6_PUDRST_PDSEL7_SHFT 7
#define HWIO_GPIO6_PUDRST_GPIO6_PUDRST_PDSEL7_MASK 0x00000080
#define HWIO_GPIO6_PUDRST_GPIO6_PUDRST_PDSEL8_SHFT 8
#define HWIO_GPIO6_PUDRST_GPIO6_PUDRST_PDSEL8_MASK 0x00000100
#define HWIO_GPIO6_PUDRST_GPIO6_PUDRST_PDSEL9_SHFT 9
#define HWIO_GPIO6_PUDRST_GPIO6_PUDRST_PDSEL9_MASK 0x00000200
#define HWIO_GPIO6_PUDRST_GPIO6_PUDRST_PDSEL10_SHFT 10
#define HWIO_GPIO6_PUDRST_GPIO6_PUDRST_PDSEL10_MASK 0x00000400
#define HWIO_GPIO6_PUDRST_GPIO6_PUDRST_PDSEL11_SHFT 11
#define HWIO_GPIO6_PUDRST_GPIO6_PUDRST_PDSEL11_MASK 0x00000800
#define HWIO_GPIO6_PUDRST_GPIO6_PUDRST_PDSEL12_SHFT 12
#define HWIO_GPIO6_PUDRST_GPIO6_PUDRST_PDSEL12_MASK 0x00001000
#define HWIO_GPIO6_PUDRST_GPIO6_PUDRST_PDSEL13_SHFT 13
#define HWIO_GPIO6_PUDRST_GPIO6_PUDRST_PDSEL13_MASK 0x00002000
#define HWIO_GPIO6_PUDRST_GPIO6_PUDRST_PDSEL14_SHFT 14
#define HWIO_GPIO6_PUDRST_GPIO6_PUDRST_PDSEL14_MASK 0x00004000
#define HWIO_GPIO6_PUDRST_GPIO6_PUDRST_PDSEL15_SHFT 15
#define HWIO_GPIO6_PUDRST_GPIO6_PUDRST_PDSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO7_INFO_ADDR  0xF0010700  
#define HWIO_GPIO7_INFO_GPIO7_INFO_MODREV_SHFT 0
#define HWIO_GPIO7_INFO_GPIO7_INFO_MODREV_MASK 0x000000ff
#define HWIO_GPIO7_INFO_GPIO7_INFO_MODTYPE_SHFT 8
#define HWIO_GPIO7_INFO_GPIO7_INFO_MODTYPE_MASK 0x0000ff00
#define HWIO_GPIO7_INFO_GPIO7_INFO_MODNUMBER_SHFT 16
#define HWIO_GPIO7_INFO_GPIO7_INFO_MODNUMBER_MASK 0xffff0000


//--------

#define HWIO_GPIO7_ACES0_ADDR  0xF0010704  
#define HWIO_GPIO7_ACES0_GPIO7_ACES0_EN0_SHFT 0
#define HWIO_GPIO7_ACES0_GPIO7_ACES0_EN0_MASK 0x00000001
#define HWIO_GPIO7_ACES0_GPIO7_ACES0_EN1_SHFT 1
#define HWIO_GPIO7_ACES0_GPIO7_ACES0_EN1_MASK 0x00000002
#define HWIO_GPIO7_ACES0_GPIO7_ACES0_EN2_SHFT 2
#define HWIO_GPIO7_ACES0_GPIO7_ACES0_EN2_MASK 0x00000004
#define HWIO_GPIO7_ACES0_GPIO7_ACES0_EN3_SHFT 3
#define HWIO_GPIO7_ACES0_GPIO7_ACES0_EN3_MASK 0x00000008
#define HWIO_GPIO7_ACES0_GPIO7_ACES0_EN4_SHFT 4
#define HWIO_GPIO7_ACES0_GPIO7_ACES0_EN4_MASK 0x00000010
#define HWIO_GPIO7_ACES0_GPIO7_ACES0_EN5_SHFT 5
#define HWIO_GPIO7_ACES0_GPIO7_ACES0_EN5_MASK 0x00000020
#define HWIO_GPIO7_ACES0_GPIO7_ACES0_EN6_SHFT 6
#define HWIO_GPIO7_ACES0_GPIO7_ACES0_EN6_MASK 0x00000040
#define HWIO_GPIO7_ACES0_GPIO7_ACES0_EN7_SHFT 7
#define HWIO_GPIO7_ACES0_GPIO7_ACES0_EN7_MASK 0x00000080
#define HWIO_GPIO7_ACES0_GPIO7_ACES0_EN8_SHFT 8
#define HWIO_GPIO7_ACES0_GPIO7_ACES0_EN8_MASK 0x00000100
#define HWIO_GPIO7_ACES0_GPIO7_ACES0_EN9_SHFT 9
#define HWIO_GPIO7_ACES0_GPIO7_ACES0_EN9_MASK 0x00000200
#define HWIO_GPIO7_ACES0_GPIO7_ACES0_EN10_SHFT 10
#define HWIO_GPIO7_ACES0_GPIO7_ACES0_EN10_MASK 0x00000400
#define HWIO_GPIO7_ACES0_GPIO7_ACES0_EN11_SHFT 11
#define HWIO_GPIO7_ACES0_GPIO7_ACES0_EN11_MASK 0x00000800
#define HWIO_GPIO7_ACES0_GPIO7_ACES0_EN12_SHFT 12
#define HWIO_GPIO7_ACES0_GPIO7_ACES0_EN12_MASK 0x00001000
#define HWIO_GPIO7_ACES0_GPIO7_ACES0_EN13_SHFT 13
#define HWIO_GPIO7_ACES0_GPIO7_ACES0_EN13_MASK 0x00002000
#define HWIO_GPIO7_ACES0_GPIO7_ACES0_EN14_SHFT 14
#define HWIO_GPIO7_ACES0_GPIO7_ACES0_EN14_MASK 0x00004000
#define HWIO_GPIO7_ACES0_GPIO7_ACES0_EN15_SHFT 15
#define HWIO_GPIO7_ACES0_GPIO7_ACES0_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO7_ACES1_ADDR  0xF0010708  


//--------

#define HWIO_GPIO7_PIR_ADDR  0xF001070C  
#define HWIO_GPIO7_PIR_GPIO7_PIR_PXPIR0_SHFT 0
#define HWIO_GPIO7_PIR_GPIO7_PIR_PXPIR0_MASK 0x00000001
#define HWIO_GPIO7_PIR_GPIO7_PIR_PXPIR1_SHFT 1
#define HWIO_GPIO7_PIR_GPIO7_PIR_PXPIR1_MASK 0x00000002
#define HWIO_GPIO7_PIR_GPIO7_PIR_PXPIR2_SHFT 2
#define HWIO_GPIO7_PIR_GPIO7_PIR_PXPIR2_MASK 0x00000004
#define HWIO_GPIO7_PIR_GPIO7_PIR_PXPIR3_SHFT 3
#define HWIO_GPIO7_PIR_GPIO7_PIR_PXPIR3_MASK 0x00000008
#define HWIO_GPIO7_PIR_GPIO7_PIR_PXPIR4_SHFT 4
#define HWIO_GPIO7_PIR_GPIO7_PIR_PXPIR4_MASK 0x00000010
#define HWIO_GPIO7_PIR_GPIO7_PIR_PXPIR5_SHFT 5
#define HWIO_GPIO7_PIR_GPIO7_PIR_PXPIR5_MASK 0x00000020
#define HWIO_GPIO7_PIR_GPIO7_PIR_PXPIR6_SHFT 6
#define HWIO_GPIO7_PIR_GPIO7_PIR_PXPIR6_MASK 0x00000040
#define HWIO_GPIO7_PIR_GPIO7_PIR_PXPIR7_SHFT 7
#define HWIO_GPIO7_PIR_GPIO7_PIR_PXPIR7_MASK 0x00000080
#define HWIO_GPIO7_PIR_GPIO7_PIR_PXPIR8_SHFT 8
#define HWIO_GPIO7_PIR_GPIO7_PIR_PXPIR8_MASK 0x00000100
#define HWIO_GPIO7_PIR_GPIO7_PIR_PXPIR9_SHFT 9
#define HWIO_GPIO7_PIR_GPIO7_PIR_PXPIR9_MASK 0x00000200
#define HWIO_GPIO7_PIR_GPIO7_PIR_PXPIR10_SHFT 10
#define HWIO_GPIO7_PIR_GPIO7_PIR_PXPIR10_MASK 0x00000400
#define HWIO_GPIO7_PIR_GPIO7_PIR_PXPIR11_SHFT 11
#define HWIO_GPIO7_PIR_GPIO7_PIR_PXPIR11_MASK 0x00000800
#define HWIO_GPIO7_PIR_GPIO7_PIR_PXPIR12_SHFT 12
#define HWIO_GPIO7_PIR_GPIO7_PIR_PXPIR12_MASK 0x00001000
#define HWIO_GPIO7_PIR_GPIO7_PIR_PXPIR13_SHFT 13
#define HWIO_GPIO7_PIR_GPIO7_PIR_PXPIR13_MASK 0x00002000
#define HWIO_GPIO7_PIR_GPIO7_PIR_PXPIR14_SHFT 14
#define HWIO_GPIO7_PIR_GPIO7_PIR_PXPIR14_MASK 0x00004000
#define HWIO_GPIO7_PIR_GPIO7_PIR_PXPIR15_SHFT 15
#define HWIO_GPIO7_PIR_GPIO7_PIR_PXPIR15_MASK 0x00008000


//--------

#define HWIO_GPIO7_POR_ADDR  0xF0010710  
#define HWIO_GPIO7_POR_GPIO7_POR_PXPOR0_SHFT 0
#define HWIO_GPIO7_POR_GPIO7_POR_PXPOR0_MASK 0x00000001
#define HWIO_GPIO7_POR_GPIO7_POR_PXPOR1_SHFT 1
#define HWIO_GPIO7_POR_GPIO7_POR_PXPOR1_MASK 0x00000002
#define HWIO_GPIO7_POR_GPIO7_POR_PXPOR2_SHFT 2
#define HWIO_GPIO7_POR_GPIO7_POR_PXPOR2_MASK 0x00000004
#define HWIO_GPIO7_POR_GPIO7_POR_PXPOR3_SHFT 3
#define HWIO_GPIO7_POR_GPIO7_POR_PXPOR3_MASK 0x00000008
#define HWIO_GPIO7_POR_GPIO7_POR_PXPOR4_SHFT 4
#define HWIO_GPIO7_POR_GPIO7_POR_PXPOR4_MASK 0x00000010
#define HWIO_GPIO7_POR_GPIO7_POR_PXPOR5_SHFT 5
#define HWIO_GPIO7_POR_GPIO7_POR_PXPOR5_MASK 0x00000020
#define HWIO_GPIO7_POR_GPIO7_POR_PXPOR6_SHFT 6
#define HWIO_GPIO7_POR_GPIO7_POR_PXPOR6_MASK 0x00000040
#define HWIO_GPIO7_POR_GPIO7_POR_PXPOR7_SHFT 7
#define HWIO_GPIO7_POR_GPIO7_POR_PXPOR7_MASK 0x00000080
#define HWIO_GPIO7_POR_GPIO7_POR_PXPOR8_SHFT 8
#define HWIO_GPIO7_POR_GPIO7_POR_PXPOR8_MASK 0x00000100
#define HWIO_GPIO7_POR_GPIO7_POR_PXPOR9_SHFT 9
#define HWIO_GPIO7_POR_GPIO7_POR_PXPOR9_MASK 0x00000200
#define HWIO_GPIO7_POR_GPIO7_POR_PXPOR10_SHFT 10
#define HWIO_GPIO7_POR_GPIO7_POR_PXPOR10_MASK 0x00000400
#define HWIO_GPIO7_POR_GPIO7_POR_PXPOR11_SHFT 11
#define HWIO_GPIO7_POR_GPIO7_POR_PXPOR11_MASK 0x00000800
#define HWIO_GPIO7_POR_GPIO7_POR_PXPOR12_SHFT 12
#define HWIO_GPIO7_POR_GPIO7_POR_PXPOR12_MASK 0x00001000
#define HWIO_GPIO7_POR_GPIO7_POR_PXPOR13_SHFT 13
#define HWIO_GPIO7_POR_GPIO7_POR_PXPOR13_MASK 0x00002000
#define HWIO_GPIO7_POR_GPIO7_POR_PXPOR14_SHFT 14
#define HWIO_GPIO7_POR_GPIO7_POR_PXPOR14_MASK 0x00004000
#define HWIO_GPIO7_POR_GPIO7_POR_PXPOR15_SHFT 15
#define HWIO_GPIO7_POR_GPIO7_POR_PXPOR15_MASK 0x00008000


//--------

#define HWIO_GPIO7_POSCR_ADDR  0xF0010714  
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PS0_SHFT 0
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PS0_MASK 0x00000001
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PS1_SHFT 1
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PS1_MASK 0x00000002
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PS2_SHFT 2
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PS2_MASK 0x00000004
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PS3_SHFT 3
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PS3_MASK 0x00000008
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PS4_SHFT 4
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PS4_MASK 0x00000010
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PS5_SHFT 5
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PS5_MASK 0x00000020
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PS6_SHFT 6
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PS6_MASK 0x00000040
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PS7_SHFT 7
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PS7_MASK 0x00000080
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PS8_SHFT 8
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PS8_MASK 0x00000100
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PS9_SHFT 9
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PS9_MASK 0x00000200
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PS10_SHFT 10
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PS10_MASK 0x00000400
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PS11_SHFT 11
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PS11_MASK 0x00000800
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PS12_SHFT 12
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PS12_MASK 0x00001000
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PS13_SHFT 13
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PS13_MASK 0x00002000
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PS14_SHFT 14
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PS14_MASK 0x00004000
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PS15_SHFT 15
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PS15_MASK 0x00008000
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PC0_SHFT 16
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PC0_MASK 0x00010000
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PC1_SHFT 17
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PC1_MASK 0x00020000
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PC2_SHFT 18
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PC2_MASK 0x00040000
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PC3_SHFT 19
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PC3_MASK 0x00080000
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PC4_SHFT 20
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PC4_MASK 0x00100000
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PC5_SHFT 21
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PC5_MASK 0x00200000
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PC6_SHFT 22
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PC6_MASK 0x00400000
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PC7_SHFT 23
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PC7_MASK 0x00800000
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PC8_SHFT 24
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PC8_MASK 0x01000000
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PC9_SHFT 25
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PC9_MASK 0x02000000
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PC10_SHFT 26
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PC10_MASK 0x04000000
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PC11_SHFT 27
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PC11_MASK 0x08000000
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PC12_SHFT 28
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PC12_MASK 0x10000000
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PC13_SHFT 29
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PC13_MASK 0x20000000
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PC14_SHFT 30
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PC14_MASK 0x40000000
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PC15_SHFT 31
#define HWIO_GPIO7_POSCR_GPIO7_POSCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO7_POSR_ADDR  0xF0010718  
#define HWIO_GPIO7_POSR_GPIO7_POSR_PS0_SHFT 0
#define HWIO_GPIO7_POSR_GPIO7_POSR_PS0_MASK 0x00000001
#define HWIO_GPIO7_POSR_GPIO7_POSR_PS1_SHFT 1
#define HWIO_GPIO7_POSR_GPIO7_POSR_PS1_MASK 0x00000002
#define HWIO_GPIO7_POSR_GPIO7_POSR_PS2_SHFT 2
#define HWIO_GPIO7_POSR_GPIO7_POSR_PS2_MASK 0x00000004
#define HWIO_GPIO7_POSR_GPIO7_POSR_PS3_SHFT 3
#define HWIO_GPIO7_POSR_GPIO7_POSR_PS3_MASK 0x00000008
#define HWIO_GPIO7_POSR_GPIO7_POSR_PS4_SHFT 4
#define HWIO_GPIO7_POSR_GPIO7_POSR_PS4_MASK 0x00000010
#define HWIO_GPIO7_POSR_GPIO7_POSR_PS5_SHFT 5
#define HWIO_GPIO7_POSR_GPIO7_POSR_PS5_MASK 0x00000020
#define HWIO_GPIO7_POSR_GPIO7_POSR_PS6_SHFT 6
#define HWIO_GPIO7_POSR_GPIO7_POSR_PS6_MASK 0x00000040
#define HWIO_GPIO7_POSR_GPIO7_POSR_PS7_SHFT 7
#define HWIO_GPIO7_POSR_GPIO7_POSR_PS7_MASK 0x00000080
#define HWIO_GPIO7_POSR_GPIO7_POSR_PS8_SHFT 8
#define HWIO_GPIO7_POSR_GPIO7_POSR_PS8_MASK 0x00000100
#define HWIO_GPIO7_POSR_GPIO7_POSR_PS9_SHFT 9
#define HWIO_GPIO7_POSR_GPIO7_POSR_PS9_MASK 0x00000200
#define HWIO_GPIO7_POSR_GPIO7_POSR_PS10_SHFT 10
#define HWIO_GPIO7_POSR_GPIO7_POSR_PS10_MASK 0x00000400
#define HWIO_GPIO7_POSR_GPIO7_POSR_PS11_SHFT 11
#define HWIO_GPIO7_POSR_GPIO7_POSR_PS11_MASK 0x00000800
#define HWIO_GPIO7_POSR_GPIO7_POSR_PS12_SHFT 12
#define HWIO_GPIO7_POSR_GPIO7_POSR_PS12_MASK 0x00001000
#define HWIO_GPIO7_POSR_GPIO7_POSR_PS13_SHFT 13
#define HWIO_GPIO7_POSR_GPIO7_POSR_PS13_MASK 0x00002000
#define HWIO_GPIO7_POSR_GPIO7_POSR_PS14_SHFT 14
#define HWIO_GPIO7_POSR_GPIO7_POSR_PS14_MASK 0x00004000
#define HWIO_GPIO7_POSR_GPIO7_POSR_PS15_SHFT 15
#define HWIO_GPIO7_POSR_GPIO7_POSR_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO7_POSR0_ADDR  0xF001071C  
#define HWIO_GPIO7_POSR0_GPIO7_POSR0_PS0_SHFT 0
#define HWIO_GPIO7_POSR0_GPIO7_POSR0_PS0_MASK 0x00000001
#define HWIO_GPIO7_POSR0_GPIO7_POSR0_PS1_SHFT 1
#define HWIO_GPIO7_POSR0_GPIO7_POSR0_PS1_MASK 0x00000002
#define HWIO_GPIO7_POSR0_GPIO7_POSR0_PS2_SHFT 2
#define HWIO_GPIO7_POSR0_GPIO7_POSR0_PS2_MASK 0x00000004
#define HWIO_GPIO7_POSR0_GPIO7_POSR0_PS3_SHFT 3
#define HWIO_GPIO7_POSR0_GPIO7_POSR0_PS3_MASK 0x00000008


//--------

#define HWIO_GPIO7_POSR4_ADDR  0xF0010720  
#define HWIO_GPIO7_POSR4_GPIO7_POSR4_PS4_SHFT 4
#define HWIO_GPIO7_POSR4_GPIO7_POSR4_PS4_MASK 0x00000010
#define HWIO_GPIO7_POSR4_GPIO7_POSR4_PS5_SHFT 5
#define HWIO_GPIO7_POSR4_GPIO7_POSR4_PS5_MASK 0x00000020
#define HWIO_GPIO7_POSR4_GPIO7_POSR4_PS6_SHFT 6
#define HWIO_GPIO7_POSR4_GPIO7_POSR4_PS6_MASK 0x00000040
#define HWIO_GPIO7_POSR4_GPIO7_POSR4_PS7_SHFT 7
#define HWIO_GPIO7_POSR4_GPIO7_POSR4_PS7_MASK 0x00000080


//--------

#define HWIO_GPIO7_POSR8_ADDR  0xF0010724  
#define HWIO_GPIO7_POSR8_GPIO7_POSR8_PS8_SHFT 8
#define HWIO_GPIO7_POSR8_GPIO7_POSR8_PS8_MASK 0x00000100
#define HWIO_GPIO7_POSR8_GPIO7_POSR8_PS9_SHFT 9
#define HWIO_GPIO7_POSR8_GPIO7_POSR8_PS9_MASK 0x00000200
#define HWIO_GPIO7_POSR8_GPIO7_POSR8_PS10_SHFT 10
#define HWIO_GPIO7_POSR8_GPIO7_POSR8_PS10_MASK 0x00000400
#define HWIO_GPIO7_POSR8_GPIO7_POSR8_PS11_SHFT 11
#define HWIO_GPIO7_POSR8_GPIO7_POSR8_PS11_MASK 0x00000800


//--------

#define HWIO_GPIO7_POSR12_ADDR  0xF0010728  
#define HWIO_GPIO7_POSR12_GPIO7_POSR12_PS12_SHFT 12
#define HWIO_GPIO7_POSR12_GPIO7_POSR12_PS12_MASK 0x00001000
#define HWIO_GPIO7_POSR12_GPIO7_POSR12_PS13_SHFT 13
#define HWIO_GPIO7_POSR12_GPIO7_POSR12_PS13_MASK 0x00002000
#define HWIO_GPIO7_POSR12_GPIO7_POSR12_PS14_SHFT 14
#define HWIO_GPIO7_POSR12_GPIO7_POSR12_PS14_MASK 0x00004000
#define HWIO_GPIO7_POSR12_GPIO7_POSR12_PS15_SHFT 15
#define HWIO_GPIO7_POSR12_GPIO7_POSR12_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO7_POCR_ADDR  0xF001072C  
#define HWIO_GPIO7_POCR_GPIO7_POCR_PC0_SHFT 16
#define HWIO_GPIO7_POCR_GPIO7_POCR_PC0_MASK 0x00010000
#define HWIO_GPIO7_POCR_GPIO7_POCR_PC1_SHFT 17
#define HWIO_GPIO7_POCR_GPIO7_POCR_PC1_MASK 0x00020000
#define HWIO_GPIO7_POCR_GPIO7_POCR_PC2_SHFT 18
#define HWIO_GPIO7_POCR_GPIO7_POCR_PC2_MASK 0x00040000
#define HWIO_GPIO7_POCR_GPIO7_POCR_PC3_SHFT 19
#define HWIO_GPIO7_POCR_GPIO7_POCR_PC3_MASK 0x00080000
#define HWIO_GPIO7_POCR_GPIO7_POCR_PC4_SHFT 20
#define HWIO_GPIO7_POCR_GPIO7_POCR_PC4_MASK 0x00100000
#define HWIO_GPIO7_POCR_GPIO7_POCR_PC5_SHFT 21
#define HWIO_GPIO7_POCR_GPIO7_POCR_PC5_MASK 0x00200000
#define HWIO_GPIO7_POCR_GPIO7_POCR_PC6_SHFT 22
#define HWIO_GPIO7_POCR_GPIO7_POCR_PC6_MASK 0x00400000
#define HWIO_GPIO7_POCR_GPIO7_POCR_PC7_SHFT 23
#define HWIO_GPIO7_POCR_GPIO7_POCR_PC7_MASK 0x00800000
#define HWIO_GPIO7_POCR_GPIO7_POCR_PC8_SHFT 24
#define HWIO_GPIO7_POCR_GPIO7_POCR_PC8_MASK 0x01000000
#define HWIO_GPIO7_POCR_GPIO7_POCR_PC9_SHFT 25
#define HWIO_GPIO7_POCR_GPIO7_POCR_PC9_MASK 0x02000000
#define HWIO_GPIO7_POCR_GPIO7_POCR_PC10_SHFT 26
#define HWIO_GPIO7_POCR_GPIO7_POCR_PC10_MASK 0x04000000
#define HWIO_GPIO7_POCR_GPIO7_POCR_PC11_SHFT 27
#define HWIO_GPIO7_POCR_GPIO7_POCR_PC11_MASK 0x08000000
#define HWIO_GPIO7_POCR_GPIO7_POCR_PC12_SHFT 28
#define HWIO_GPIO7_POCR_GPIO7_POCR_PC12_MASK 0x10000000
#define HWIO_GPIO7_POCR_GPIO7_POCR_PC13_SHFT 29
#define HWIO_GPIO7_POCR_GPIO7_POCR_PC13_MASK 0x20000000
#define HWIO_GPIO7_POCR_GPIO7_POCR_PC14_SHFT 30
#define HWIO_GPIO7_POCR_GPIO7_POCR_PC14_MASK 0x40000000
#define HWIO_GPIO7_POCR_GPIO7_POCR_PC15_SHFT 31
#define HWIO_GPIO7_POCR_GPIO7_POCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO7_POCR0_ADDR  0xF0010730  
#define HWIO_GPIO7_POCR0_GPIO7_POCR0_PC0_SHFT 16
#define HWIO_GPIO7_POCR0_GPIO7_POCR0_PC0_MASK 0x00010000
#define HWIO_GPIO7_POCR0_GPIO7_POCR0_PC1_SHFT 17
#define HWIO_GPIO7_POCR0_GPIO7_POCR0_PC1_MASK 0x00020000
#define HWIO_GPIO7_POCR0_GPIO7_POCR0_PC2_SHFT 18
#define HWIO_GPIO7_POCR0_GPIO7_POCR0_PC2_MASK 0x00040000
#define HWIO_GPIO7_POCR0_GPIO7_POCR0_PC3_SHFT 19
#define HWIO_GPIO7_POCR0_GPIO7_POCR0_PC3_MASK 0x00080000


//--------

#define HWIO_GPIO7_POCR4_ADDR  0xF0010734  
#define HWIO_GPIO7_POCR4_GPIO7_POCR4_PC4_SHFT 20
#define HWIO_GPIO7_POCR4_GPIO7_POCR4_PC4_MASK 0x00100000
#define HWIO_GPIO7_POCR4_GPIO7_POCR4_PC5_SHFT 21
#define HWIO_GPIO7_POCR4_GPIO7_POCR4_PC5_MASK 0x00200000
#define HWIO_GPIO7_POCR4_GPIO7_POCR4_PC6_SHFT 22
#define HWIO_GPIO7_POCR4_GPIO7_POCR4_PC6_MASK 0x00400000
#define HWIO_GPIO7_POCR4_GPIO7_POCR4_PC7_SHFT 23
#define HWIO_GPIO7_POCR4_GPIO7_POCR4_PC7_MASK 0x00800000


//--------

#define HWIO_GPIO7_POCR8_ADDR  0xF0010738  
#define HWIO_GPIO7_POCR8_GPIO7_POCR8_PC8_SHFT 24
#define HWIO_GPIO7_POCR8_GPIO7_POCR8_PC8_MASK 0x01000000
#define HWIO_GPIO7_POCR8_GPIO7_POCR8_PC9_SHFT 25
#define HWIO_GPIO7_POCR8_GPIO7_POCR8_PC9_MASK 0x02000000
#define HWIO_GPIO7_POCR8_GPIO7_POCR8_PC10_SHFT 26
#define HWIO_GPIO7_POCR8_GPIO7_POCR8_PC10_MASK 0x04000000
#define HWIO_GPIO7_POCR8_GPIO7_POCR8_PC11_SHFT 27
#define HWIO_GPIO7_POCR8_GPIO7_POCR8_PC11_MASK 0x08000000


//--------

#define HWIO_GPIO7_POCR12_ADDR  0xF001073C  
#define HWIO_GPIO7_POCR12_GPIO7_POCR12_PC12_SHFT 28
#define HWIO_GPIO7_POCR12_GPIO7_POCR12_PC12_MASK 0x10000000
#define HWIO_GPIO7_POCR12_GPIO7_POCR12_PC13_SHFT 29
#define HWIO_GPIO7_POCR12_GPIO7_POCR12_PC13_MASK 0x20000000
#define HWIO_GPIO7_POCR12_GPIO7_POCR12_PC14_SHFT 30
#define HWIO_GPIO7_POCR12_GPIO7_POCR12_PC14_MASK 0x40000000
#define HWIO_GPIO7_POCR12_GPIO7_POCR12_PC15_SHFT 31
#define HWIO_GPIO7_POCR12_GPIO7_POCR12_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO7_PUDEN_ADDR  0xF0010740  
#define HWIO_GPIO7_PUDEN_GPIO7_PUDEN_PXPUDEN0_SHFT 0
#define HWIO_GPIO7_PUDEN_GPIO7_PUDEN_PXPUDEN0_MASK 0x00000003
#define HWIO_GPIO7_PUDEN_GPIO7_PUDEN_PXPUDEN1_SHFT 2
#define HWIO_GPIO7_PUDEN_GPIO7_PUDEN_PXPUDEN1_MASK 0x0000000c
#define HWIO_GPIO7_PUDEN_GPIO7_PUDEN_PXPUDEN2_SHFT 4
#define HWIO_GPIO7_PUDEN_GPIO7_PUDEN_PXPUDEN2_MASK 0x00000030
#define HWIO_GPIO7_PUDEN_GPIO7_PUDEN_PXPUDEN3_SHFT 6
#define HWIO_GPIO7_PUDEN_GPIO7_PUDEN_PXPUDEN3_MASK 0x000000c0
#define HWIO_GPIO7_PUDEN_GPIO7_PUDEN_PXPUDEN4_SHFT 8
#define HWIO_GPIO7_PUDEN_GPIO7_PUDEN_PXPUDEN4_MASK 0x00000300
#define HWIO_GPIO7_PUDEN_GPIO7_PUDEN_PXPUDEN5_SHFT 10
#define HWIO_GPIO7_PUDEN_GPIO7_PUDEN_PXPUDEN5_MASK 0x00000c00
#define HWIO_GPIO7_PUDEN_GPIO7_PUDEN_PXPUDEN6_SHFT 12
#define HWIO_GPIO7_PUDEN_GPIO7_PUDEN_PXPUDEN6_MASK 0x00003000
#define HWIO_GPIO7_PUDEN_GPIO7_PUDEN_PXPUDEN7_SHFT 14
#define HWIO_GPIO7_PUDEN_GPIO7_PUDEN_PXPUDEN7_MASK 0x0000c000
#define HWIO_GPIO7_PUDEN_GPIO7_PUDEN_PXPUDEN8_SHFT 16
#define HWIO_GPIO7_PUDEN_GPIO7_PUDEN_PXPUDEN8_MASK 0x00030000
#define HWIO_GPIO7_PUDEN_GPIO7_PUDEN_PXPUDEN9_SHFT 18
#define HWIO_GPIO7_PUDEN_GPIO7_PUDEN_PXPUDEN9_MASK 0x000c0000
#define HWIO_GPIO7_PUDEN_GPIO7_PUDEN_PXPUDEN10_SHFT 20
#define HWIO_GPIO7_PUDEN_GPIO7_PUDEN_PXPUDEN10_MASK 0x00300000
#define HWIO_GPIO7_PUDEN_GPIO7_PUDEN_PXPUDEN11_SHFT 22
#define HWIO_GPIO7_PUDEN_GPIO7_PUDEN_PXPUDEN11_MASK 0x00c00000
#define HWIO_GPIO7_PUDEN_GPIO7_PUDEN_PXPUDEN12_SHFT 24
#define HWIO_GPIO7_PUDEN_GPIO7_PUDEN_PXPUDEN12_MASK 0x03000000
#define HWIO_GPIO7_PUDEN_GPIO7_PUDEN_PXPUDEN13_SHFT 26
#define HWIO_GPIO7_PUDEN_GPIO7_PUDEN_PXPUDEN13_MASK 0x0c000000
#define HWIO_GPIO7_PUDEN_GPIO7_PUDEN_PXPUDEN14_SHFT 28
#define HWIO_GPIO7_PUDEN_GPIO7_PUDEN_PXPUDEN14_MASK 0x30000000
#define HWIO_GPIO7_PUDEN_GPIO7_PUDEN_PXPUDEN15_SHFT 30
#define HWIO_GPIO7_PUDEN_GPIO7_PUDEN_PXPUDEN15_MASK 0xc0000000


//--------

#define HWIO_GPIO7_PODR_ADDR  0xF0010744  
#define HWIO_GPIO7_PODR_GPIO7_PODR_PXPODR0_SHFT 0
#define HWIO_GPIO7_PODR_GPIO7_PODR_PXPODR0_MASK 0x00000003
#define HWIO_GPIO7_PODR_GPIO7_PODR_PXPODR1_SHFT 2
#define HWIO_GPIO7_PODR_GPIO7_PODR_PXPODR1_MASK 0x0000000c
#define HWIO_GPIO7_PODR_GPIO7_PODR_PXPODR2_SHFT 4
#define HWIO_GPIO7_PODR_GPIO7_PODR_PXPODR2_MASK 0x00000030
#define HWIO_GPIO7_PODR_GPIO7_PODR_PXPODR3_SHFT 6
#define HWIO_GPIO7_PODR_GPIO7_PODR_PXPODR3_MASK 0x000000c0
#define HWIO_GPIO7_PODR_GPIO7_PODR_PXPODR4_SHFT 8
#define HWIO_GPIO7_PODR_GPIO7_PODR_PXPODR4_MASK 0x00000300
#define HWIO_GPIO7_PODR_GPIO7_PODR_PXPODR5_SHFT 10
#define HWIO_GPIO7_PODR_GPIO7_PODR_PXPODR5_MASK 0x00000c00
#define HWIO_GPIO7_PODR_GPIO7_PODR_PXPODR6_SHFT 12
#define HWIO_GPIO7_PODR_GPIO7_PODR_PXPODR6_MASK 0x00003000
#define HWIO_GPIO7_PODR_GPIO7_PODR_PXPODR7_SHFT 14
#define HWIO_GPIO7_PODR_GPIO7_PODR_PXPODR7_MASK 0x0000c000
#define HWIO_GPIO7_PODR_GPIO7_PODR_PXPODR8_SHFT 16
#define HWIO_GPIO7_PODR_GPIO7_PODR_PXPODR8_MASK 0x00030000
#define HWIO_GPIO7_PODR_GPIO7_PODR_PXPODR9_SHFT 18
#define HWIO_GPIO7_PODR_GPIO7_PODR_PXPODR9_MASK 0x000c0000
#define HWIO_GPIO7_PODR_GPIO7_PODR_PXPODR10_SHFT 20
#define HWIO_GPIO7_PODR_GPIO7_PODR_PXPODR10_MASK 0x00300000
#define HWIO_GPIO7_PODR_GPIO7_PODR_PXPODR11_SHFT 22
#define HWIO_GPIO7_PODR_GPIO7_PODR_PXPODR11_MASK 0x00c00000
#define HWIO_GPIO7_PODR_GPIO7_PODR_PXPODR12_SHFT 24
#define HWIO_GPIO7_PODR_GPIO7_PODR_PXPODR12_MASK 0x03000000
#define HWIO_GPIO7_PODR_GPIO7_PODR_PXPODR13_SHFT 26
#define HWIO_GPIO7_PODR_GPIO7_PODR_PXPODR13_MASK 0x0c000000
#define HWIO_GPIO7_PODR_GPIO7_PODR_PXPODR14_SHFT 28
#define HWIO_GPIO7_PODR_GPIO7_PODR_PXPODR14_MASK 0x30000000
#define HWIO_GPIO7_PODR_GPIO7_PODR_PXPODR15_SHFT 30
#define HWIO_GPIO7_PODR_GPIO7_PODR_PXPODR15_MASK 0xc0000000


//--------

#define HWIO_GPIO7_PMOD_ADDR  0xF0010748  
#define HWIO_GPIO7_PMOD_GPIO7_PMOD_PXMOD0_SHFT 0
#define HWIO_GPIO7_PMOD_GPIO7_PMOD_PXMOD0_MASK 0x00000003
#define HWIO_GPIO7_PMOD_GPIO7_PMOD_PXMOD1_SHFT 2
#define HWIO_GPIO7_PMOD_GPIO7_PMOD_PXMOD1_MASK 0x0000000c
#define HWIO_GPIO7_PMOD_GPIO7_PMOD_PXMOD2_SHFT 4
#define HWIO_GPIO7_PMOD_GPIO7_PMOD_PXMOD2_MASK 0x00000030
#define HWIO_GPIO7_PMOD_GPIO7_PMOD_PXMOD3_SHFT 6
#define HWIO_GPIO7_PMOD_GPIO7_PMOD_PXMOD3_MASK 0x000000c0
#define HWIO_GPIO7_PMOD_GPIO7_PMOD_PXMOD4_SHFT 8
#define HWIO_GPIO7_PMOD_GPIO7_PMOD_PXMOD4_MASK 0x00000300
#define HWIO_GPIO7_PMOD_GPIO7_PMOD_PXMOD5_SHFT 10
#define HWIO_GPIO7_PMOD_GPIO7_PMOD_PXMOD5_MASK 0x00000c00
#define HWIO_GPIO7_PMOD_GPIO7_PMOD_PXMOD6_SHFT 12
#define HWIO_GPIO7_PMOD_GPIO7_PMOD_PXMOD6_MASK 0x00003000
#define HWIO_GPIO7_PMOD_GPIO7_PMOD_PXMOD7_SHFT 14
#define HWIO_GPIO7_PMOD_GPIO7_PMOD_PXMOD7_MASK 0x0000c000
#define HWIO_GPIO7_PMOD_GPIO7_PMOD_PXMOD8_SHFT 16
#define HWIO_GPIO7_PMOD_GPIO7_PMOD_PXMOD8_MASK 0x00030000
#define HWIO_GPIO7_PMOD_GPIO7_PMOD_PXMOD9_SHFT 18
#define HWIO_GPIO7_PMOD_GPIO7_PMOD_PXMOD9_MASK 0x000c0000
#define HWIO_GPIO7_PMOD_GPIO7_PMOD_PXMOD10_SHFT 20
#define HWIO_GPIO7_PMOD_GPIO7_PMOD_PXMOD10_MASK 0x00300000
#define HWIO_GPIO7_PMOD_GPIO7_PMOD_PXMOD11_SHFT 22
#define HWIO_GPIO7_PMOD_GPIO7_PMOD_PXMOD11_MASK 0x00c00000
#define HWIO_GPIO7_PMOD_GPIO7_PMOD_PXMOD12_SHFT 24
#define HWIO_GPIO7_PMOD_GPIO7_PMOD_PXMOD12_MASK 0x03000000
#define HWIO_GPIO7_PMOD_GPIO7_PMOD_PXMOD13_SHFT 26
#define HWIO_GPIO7_PMOD_GPIO7_PMOD_PXMOD13_MASK 0x0c000000
#define HWIO_GPIO7_PMOD_GPIO7_PMOD_PXMOD14_SHFT 28
#define HWIO_GPIO7_PMOD_GPIO7_PMOD_PXMOD14_MASK 0x30000000
#define HWIO_GPIO7_PMOD_GPIO7_PMOD_PXMOD15_SHFT 30
#define HWIO_GPIO7_PMOD_GPIO7_PMOD_PXMOD15_MASK 0xc0000000


//--------

#define HWIO_GPIO7_PEROUT0_ADDR  0xF001074C  
#define HWIO_GPIO7_PEROUT0_GPIO7_PEROUT0_OUTSEL0_SHFT 0
#define HWIO_GPIO7_PEROUT0_GPIO7_PEROUT0_OUTSEL0_MASK 0x0000000f
#define HWIO_GPIO7_PEROUT0_GPIO7_PEROUT0_OUTSEL1_SHFT 4
#define HWIO_GPIO7_PEROUT0_GPIO7_PEROUT0_OUTSEL1_MASK 0x000000f0
#define HWIO_GPIO7_PEROUT0_GPIO7_PEROUT0_OUTSEL2_SHFT 8
#define HWIO_GPIO7_PEROUT0_GPIO7_PEROUT0_OUTSEL2_MASK 0x00000f00
#define HWIO_GPIO7_PEROUT0_GPIO7_PEROUT0_OUTSEL3_SHFT 12
#define HWIO_GPIO7_PEROUT0_GPIO7_PEROUT0_OUTSEL3_MASK 0x0000f000
#define HWIO_GPIO7_PEROUT0_GPIO7_PEROUT0_OUTSEL4_SHFT 16
#define HWIO_GPIO7_PEROUT0_GPIO7_PEROUT0_OUTSEL4_MASK 0x000f0000
#define HWIO_GPIO7_PEROUT0_GPIO7_PEROUT0_OUTSEL5_SHFT 20
#define HWIO_GPIO7_PEROUT0_GPIO7_PEROUT0_OUTSEL5_MASK 0x00f00000
#define HWIO_GPIO7_PEROUT0_GPIO7_PEROUT0_OUTSEL6_SHFT 24
#define HWIO_GPIO7_PEROUT0_GPIO7_PEROUT0_OUTSEL6_MASK 0x0f000000
#define HWIO_GPIO7_PEROUT0_GPIO7_PEROUT0_OUTSEL7_SHFT 28
#define HWIO_GPIO7_PEROUT0_GPIO7_PEROUT0_OUTSEL7_MASK 0xf0000000


//--------

#define HWIO_GPIO7_PEROUT1_ADDR  0xF0010750  
#define HWIO_GPIO7_PEROUT1_GPIO7_PEROUT1_OUTSEL8_SHFT 0
#define HWIO_GPIO7_PEROUT1_GPIO7_PEROUT1_OUTSEL8_MASK 0x0000000f
#define HWIO_GPIO7_PEROUT1_GPIO7_PEROUT1_OUTSEL9_SHFT 4
#define HWIO_GPIO7_PEROUT1_GPIO7_PEROUT1_OUTSEL9_MASK 0x000000f0
#define HWIO_GPIO7_PEROUT1_GPIO7_PEROUT1_OUTSEL10_SHFT 8
#define HWIO_GPIO7_PEROUT1_GPIO7_PEROUT1_OUTSEL10_MASK 0x00000f00
#define HWIO_GPIO7_PEROUT1_GPIO7_PEROUT1_OUTSEL11_SHFT 12
#define HWIO_GPIO7_PEROUT1_GPIO7_PEROUT1_OUTSEL11_MASK 0x0000f000
#define HWIO_GPIO7_PEROUT1_GPIO7_PEROUT1_OUTSEL12_SHFT 16
#define HWIO_GPIO7_PEROUT1_GPIO7_PEROUT1_OUTSEL12_MASK 0x000f0000
#define HWIO_GPIO7_PEROUT1_GPIO7_PEROUT1_OUTSEL13_SHFT 20
#define HWIO_GPIO7_PEROUT1_GPIO7_PEROUT1_OUTSEL13_MASK 0x00f00000
#define HWIO_GPIO7_PEROUT1_GPIO7_PEROUT1_OUTSEL14_SHFT 24
#define HWIO_GPIO7_PEROUT1_GPIO7_PEROUT1_OUTSEL14_MASK 0x0f000000
#define HWIO_GPIO7_PEROUT1_GPIO7_PEROUT1_OUTSEL15_SHFT 28
#define HWIO_GPIO7_PEROUT1_GPIO7_PEROUT1_OUTSEL15_MASK 0xf0000000


//--------

#define HWIO_GPIO7_PDR0_ADDR  0xF0010754  
#define HWIO_GPIO7_PDR0_GPIO7_PDR0_PXPD0_SHFT 0
#define HWIO_GPIO7_PDR0_GPIO7_PDR0_PXPD0_MASK 0x00000003
#define HWIO_GPIO7_PDR0_GPIO7_PDR0_PXPD1_SHFT 4
#define HWIO_GPIO7_PDR0_GPIO7_PDR0_PXPD1_MASK 0x00000030
#define HWIO_GPIO7_PDR0_GPIO7_PDR0_PXPD2_SHFT 8
#define HWIO_GPIO7_PDR0_GPIO7_PDR0_PXPD2_MASK 0x00000300
#define HWIO_GPIO7_PDR0_GPIO7_PDR0_PXPD3_SHFT 12
#define HWIO_GPIO7_PDR0_GPIO7_PDR0_PXPD3_MASK 0x00003000
#define HWIO_GPIO7_PDR0_GPIO7_PDR0_PXPD4_SHFT 16
#define HWIO_GPIO7_PDR0_GPIO7_PDR0_PXPD4_MASK 0x00030000
#define HWIO_GPIO7_PDR0_GPIO7_PDR0_PXPD5_SHFT 20
#define HWIO_GPIO7_PDR0_GPIO7_PDR0_PXPD5_MASK 0x00300000
#define HWIO_GPIO7_PDR0_GPIO7_PDR0_PXPD6_SHFT 24
#define HWIO_GPIO7_PDR0_GPIO7_PDR0_PXPD6_MASK 0x03000000
#define HWIO_GPIO7_PDR0_GPIO7_PDR0_PXPD7_SHFT 28
#define HWIO_GPIO7_PDR0_GPIO7_PDR0_PXPD7_MASK 0x30000000


//--------

#define HWIO_GPIO7_PDR1_ADDR  0xF0010758  
#define HWIO_GPIO7_PDR1_GPIO7_PDR1_PXPD8_SHFT 0
#define HWIO_GPIO7_PDR1_GPIO7_PDR1_PXPD8_MASK 0x00000003
#define HWIO_GPIO7_PDR1_GPIO7_PDR1_PXPD9_SHFT 4
#define HWIO_GPIO7_PDR1_GPIO7_PDR1_PXPD9_MASK 0x00000030
#define HWIO_GPIO7_PDR1_GPIO7_PDR1_PXPD10_SHFT 8
#define HWIO_GPIO7_PDR1_GPIO7_PDR1_PXPD10_MASK 0x00000300
#define HWIO_GPIO7_PDR1_GPIO7_PDR1_PXPD11_SHFT 12
#define HWIO_GPIO7_PDR1_GPIO7_PDR1_PXPD11_MASK 0x00003000
#define HWIO_GPIO7_PDR1_GPIO7_PDR1_PXPD12_SHFT 16
#define HWIO_GPIO7_PDR1_GPIO7_PDR1_PXPD12_MASK 0x00030000
#define HWIO_GPIO7_PDR1_GPIO7_PDR1_PXPD13_SHFT 20
#define HWIO_GPIO7_PDR1_GPIO7_PDR1_PXPD13_MASK 0x00300000
#define HWIO_GPIO7_PDR1_GPIO7_PDR1_PXPD14_SHFT 24
#define HWIO_GPIO7_PDR1_GPIO7_PDR1_PXPD14_MASK 0x03000000
#define HWIO_GPIO7_PDR1_GPIO7_PDR1_PXPD15_SHFT 28
#define HWIO_GPIO7_PDR1_GPIO7_PDR1_PXPD15_MASK 0x30000000


//--------

#define HWIO_GPIO7_SDE_ADDR  0xF001075C  
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEN0_SHFT 0
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEN0_MASK 0x00000001
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEN1_SHFT 1
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEN1_MASK 0x00000002
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEN2_SHFT 2
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEN2_MASK 0x00000004
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEN3_SHFT 3
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEN3_MASK 0x00000008
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEN4_SHFT 4
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEN4_MASK 0x00000010
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEN5_SHFT 5
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEN5_MASK 0x00000020
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEN6_SHFT 6
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEN6_MASK 0x00000040
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEN7_SHFT 7
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEN7_MASK 0x00000080
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEN8_SHFT 8
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEN8_MASK 0x00000100
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEN9_SHFT 9
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEN9_MASK 0x00000200
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEN10_SHFT 10
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEN10_MASK 0x00000400
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEN11_SHFT 11
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEN11_MASK 0x00000800
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEN12_SHFT 12
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEN12_MASK 0x00001000
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEN13_SHFT 13
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEN13_MASK 0x00002000
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEN14_SHFT 14
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEN14_MASK 0x00004000
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEN15_SHFT 15
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEN15_MASK 0x00008000
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEF0_SHFT 16
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEF0_MASK 0x00010000
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEF1_SHFT 17
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEF1_MASK 0x00020000
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEF2_SHFT 18
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEF2_MASK 0x00040000
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEF3_SHFT 19
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEF3_MASK 0x00080000
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEF4_SHFT 20
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEF4_MASK 0x00100000
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEF5_SHFT 21
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEF5_MASK 0x00200000
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEF6_SHFT 22
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEF6_MASK 0x00400000
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEF7_SHFT 23
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEF7_MASK 0x00800000
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEF8_SHFT 24
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEF8_MASK 0x01000000
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEF9_SHFT 25
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEF9_MASK 0x02000000
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEF10_SHFT 26
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEF10_MASK 0x04000000
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEF11_SHFT 27
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEF11_MASK 0x08000000
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEF12_SHFT 28
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEF12_MASK 0x10000000
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEF13_SHFT 29
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEF13_MASK 0x20000000
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEF14_SHFT 30
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEF14_MASK 0x40000000
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEF15_SHFT 31
#define HWIO_GPIO7_SDE_GPIO7_SDE_SDEF15_MASK 0x80000000


//--------

#define HWIO_GPIO7_SDCTL_ADDR  0xF0010760  
#define HWIO_GPIO7_SDCTL_GPIO7_SDCTL_SWTRIG_SHFT 0
#define HWIO_GPIO7_SDCTL_GPIO7_SDCTL_SWTRIG_MASK 0x00000001
#define HWIO_GPIO7_SDCTL_GPIO7_SDCTL_LINKEN_SHFT 1
#define HWIO_GPIO7_SDCTL_GPIO7_SDCTL_LINKEN_MASK 0x00000002
#define HWIO_GPIO7_SDCTL_GPIO7_SDCTL_PSDEF_SHFT 2
#define HWIO_GPIO7_SDCTL_GPIO7_SDCTL_PSDEF_MASK 0x00000004


//--------

#define HWIO_GPIO7_ESR_ADDR  0xF0010764  
#define HWIO_GPIO7_ESR_GPIO7_ESR_EN0_SHFT 0
#define HWIO_GPIO7_ESR_GPIO7_ESR_EN0_MASK 0x00000001
#define HWIO_GPIO7_ESR_GPIO7_ESR_EN1_SHFT 1
#define HWIO_GPIO7_ESR_GPIO7_ESR_EN1_MASK 0x00000002
#define HWIO_GPIO7_ESR_GPIO7_ESR_EN2_SHFT 2
#define HWIO_GPIO7_ESR_GPIO7_ESR_EN2_MASK 0x00000004
#define HWIO_GPIO7_ESR_GPIO7_ESR_EN3_SHFT 3
#define HWIO_GPIO7_ESR_GPIO7_ESR_EN3_MASK 0x00000008
#define HWIO_GPIO7_ESR_GPIO7_ESR_EN4_SHFT 4
#define HWIO_GPIO7_ESR_GPIO7_ESR_EN4_MASK 0x00000010
#define HWIO_GPIO7_ESR_GPIO7_ESR_EN5_SHFT 5
#define HWIO_GPIO7_ESR_GPIO7_ESR_EN5_MASK 0x00000020
#define HWIO_GPIO7_ESR_GPIO7_ESR_EN6_SHFT 6
#define HWIO_GPIO7_ESR_GPIO7_ESR_EN6_MASK 0x00000040
#define HWIO_GPIO7_ESR_GPIO7_ESR_EN7_SHFT 7
#define HWIO_GPIO7_ESR_GPIO7_ESR_EN7_MASK 0x00000080
#define HWIO_GPIO7_ESR_GPIO7_ESR_EN8_SHFT 8
#define HWIO_GPIO7_ESR_GPIO7_ESR_EN8_MASK 0x00000100
#define HWIO_GPIO7_ESR_GPIO7_ESR_EN9_SHFT 9
#define HWIO_GPIO7_ESR_GPIO7_ESR_EN9_MASK 0x00000200
#define HWIO_GPIO7_ESR_GPIO7_ESR_EN10_SHFT 10
#define HWIO_GPIO7_ESR_GPIO7_ESR_EN10_MASK 0x00000400
#define HWIO_GPIO7_ESR_GPIO7_ESR_EN11_SHFT 11
#define HWIO_GPIO7_ESR_GPIO7_ESR_EN11_MASK 0x00000800
#define HWIO_GPIO7_ESR_GPIO7_ESR_EN12_SHFT 12
#define HWIO_GPIO7_ESR_GPIO7_ESR_EN12_MASK 0x00001000
#define HWIO_GPIO7_ESR_GPIO7_ESR_EN13_SHFT 13
#define HWIO_GPIO7_ESR_GPIO7_ESR_EN13_MASK 0x00002000
#define HWIO_GPIO7_ESR_GPIO7_ESR_EN14_SHFT 14
#define HWIO_GPIO7_ESR_GPIO7_ESR_EN14_MASK 0x00004000
#define HWIO_GPIO7_ESR_GPIO7_ESR_EN15_SHFT 15
#define HWIO_GPIO7_ESR_GPIO7_ESR_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO7_LOCK_ADDR  0xF0010768  
#define HWIO_GPIO7_LOCK_GPIO7_LOCK_P0LCK_SHFT 0
#define HWIO_GPIO7_LOCK_GPIO7_LOCK_P0LCK_MASK 0x00000001
#define HWIO_GPIO7_LOCK_GPIO7_LOCK_P1LCK_SHFT 1
#define HWIO_GPIO7_LOCK_GPIO7_LOCK_P1LCK_MASK 0x00000002
#define HWIO_GPIO7_LOCK_GPIO7_LOCK_P2LCK_SHFT 2
#define HWIO_GPIO7_LOCK_GPIO7_LOCK_P2LCK_MASK 0x00000004
#define HWIO_GPIO7_LOCK_GPIO7_LOCK_P3LCK_SHFT 3
#define HWIO_GPIO7_LOCK_GPIO7_LOCK_P3LCK_MASK 0x00000008
#define HWIO_GPIO7_LOCK_GPIO7_LOCK_P4LCK_SHFT 4
#define HWIO_GPIO7_LOCK_GPIO7_LOCK_P4LCK_MASK 0x00000010
#define HWIO_GPIO7_LOCK_GPIO7_LOCK_P5LCK_SHFT 5
#define HWIO_GPIO7_LOCK_GPIO7_LOCK_P5LCK_MASK 0x00000020
#define HWIO_GPIO7_LOCK_GPIO7_LOCK_P6LCK_SHFT 6
#define HWIO_GPIO7_LOCK_GPIO7_LOCK_P6LCK_MASK 0x00000040
#define HWIO_GPIO7_LOCK_GPIO7_LOCK_P7LCK_SHFT 7
#define HWIO_GPIO7_LOCK_GPIO7_LOCK_P7LCK_MASK 0x00000080
#define HWIO_GPIO7_LOCK_GPIO7_LOCK_P8LCK_SHFT 8
#define HWIO_GPIO7_LOCK_GPIO7_LOCK_P8LCK_MASK 0x00000100
#define HWIO_GPIO7_LOCK_GPIO7_LOCK_P9LCK_SHFT 9
#define HWIO_GPIO7_LOCK_GPIO7_LOCK_P9LCK_MASK 0x00000200
#define HWIO_GPIO7_LOCK_GPIO7_LOCK_P10LCK_SHFT 10
#define HWIO_GPIO7_LOCK_GPIO7_LOCK_P10LCK_MASK 0x00000400
#define HWIO_GPIO7_LOCK_GPIO7_LOCK_P11LCK_SHFT 11
#define HWIO_GPIO7_LOCK_GPIO7_LOCK_P11LCK_MASK 0x00000800
#define HWIO_GPIO7_LOCK_GPIO7_LOCK_P12LCK_SHFT 12
#define HWIO_GPIO7_LOCK_GPIO7_LOCK_P12LCK_MASK 0x00001000
#define HWIO_GPIO7_LOCK_GPIO7_LOCK_P13LCK_SHFT 13
#define HWIO_GPIO7_LOCK_GPIO7_LOCK_P13LCK_MASK 0x00002000
#define HWIO_GPIO7_LOCK_GPIO7_LOCK_P14LCK_SHFT 14
#define HWIO_GPIO7_LOCK_GPIO7_LOCK_P14LCK_MASK 0x00004000
#define HWIO_GPIO7_LOCK_GPIO7_LOCK_P15LCK_SHFT 15
#define HWIO_GPIO7_LOCK_GPIO7_LOCK_P15LCK_MASK 0x00008000
#define HWIO_GPIO7_LOCK_GPIO7_LOCK_PXLCKKEY_SHFT 16
#define HWIO_GPIO7_LOCK_GPIO7_LOCK_PXLCKKEY_MASK 0xffff0000


//--------

#define HWIO_GPIO7_SDETRMOD_ADDR  0xF001076C  
#define HWIO_GPIO7_SDETRMOD_GPIO7_SDETRMOD_TGSEL0_SHFT 0
#define HWIO_GPIO7_SDETRMOD_GPIO7_SDETRMOD_TGSEL0_MASK 0x00000001
#define HWIO_GPIO7_SDETRMOD_GPIO7_SDETRMOD_TGSEL1_SHFT 1
#define HWIO_GPIO7_SDETRMOD_GPIO7_SDETRMOD_TGSEL1_MASK 0x00000002
#define HWIO_GPIO7_SDETRMOD_GPIO7_SDETRMOD_TGSEL2_SHFT 2
#define HWIO_GPIO7_SDETRMOD_GPIO7_SDETRMOD_TGSEL2_MASK 0x00000004
#define HWIO_GPIO7_SDETRMOD_GPIO7_SDETRMOD_TGSEL3_SHFT 3
#define HWIO_GPIO7_SDETRMOD_GPIO7_SDETRMOD_TGSEL3_MASK 0x00000008
#define HWIO_GPIO7_SDETRMOD_GPIO7_SDETRMOD_TGSEL4_SHFT 4
#define HWIO_GPIO7_SDETRMOD_GPIO7_SDETRMOD_TGSEL4_MASK 0x00000010
#define HWIO_GPIO7_SDETRMOD_GPIO7_SDETRMOD_TGSEL5_SHFT 5
#define HWIO_GPIO7_SDETRMOD_GPIO7_SDETRMOD_TGSEL5_MASK 0x00000020
#define HWIO_GPIO7_SDETRMOD_GPIO7_SDETRMOD_TGSEL6_SHFT 6
#define HWIO_GPIO7_SDETRMOD_GPIO7_SDETRMOD_TGSEL6_MASK 0x00000040
#define HWIO_GPIO7_SDETRMOD_GPIO7_SDETRMOD_TGSEL7_SHFT 7
#define HWIO_GPIO7_SDETRMOD_GPIO7_SDETRMOD_TGSEL7_MASK 0x00000080
#define HWIO_GPIO7_SDETRMOD_GPIO7_SDETRMOD_TGSEL8_SHFT 8
#define HWIO_GPIO7_SDETRMOD_GPIO7_SDETRMOD_TGSEL8_MASK 0x00000100
#define HWIO_GPIO7_SDETRMOD_GPIO7_SDETRMOD_TGSEL9_SHFT 9
#define HWIO_GPIO7_SDETRMOD_GPIO7_SDETRMOD_TGSEL9_MASK 0x00000200
#define HWIO_GPIO7_SDETRMOD_GPIO7_SDETRMOD_TGSEL10_SHFT 10
#define HWIO_GPIO7_SDETRMOD_GPIO7_SDETRMOD_TGSEL10_MASK 0x00000400
#define HWIO_GPIO7_SDETRMOD_GPIO7_SDETRMOD_TGSEL11_SHFT 11
#define HWIO_GPIO7_SDETRMOD_GPIO7_SDETRMOD_TGSEL11_MASK 0x00000800
#define HWIO_GPIO7_SDETRMOD_GPIO7_SDETRMOD_TGSEL12_SHFT 12
#define HWIO_GPIO7_SDETRMOD_GPIO7_SDETRMOD_TGSEL12_MASK 0x00001000
#define HWIO_GPIO7_SDETRMOD_GPIO7_SDETRMOD_TGSEL13_SHFT 13
#define HWIO_GPIO7_SDETRMOD_GPIO7_SDETRMOD_TGSEL13_MASK 0x00002000
#define HWIO_GPIO7_SDETRMOD_GPIO7_SDETRMOD_TGSEL14_SHFT 14
#define HWIO_GPIO7_SDETRMOD_GPIO7_SDETRMOD_TGSEL14_MASK 0x00004000
#define HWIO_GPIO7_SDETRMOD_GPIO7_SDETRMOD_TGSEL15_SHFT 15
#define HWIO_GPIO7_SDETRMOD_GPIO7_SDETRMOD_TGSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO7_PCSR_ADDR  0xF0010770  
#define HWIO_GPIO7_PCSR_GPIO7_PCSR_SEL0_SHFT 0
#define HWIO_GPIO7_PCSR_GPIO7_PCSR_SEL0_MASK 0x00000001
#define HWIO_GPIO7_PCSR_GPIO7_PCSR_SEL1_SHFT 1
#define HWIO_GPIO7_PCSR_GPIO7_PCSR_SEL1_MASK 0x00000002
#define HWIO_GPIO7_PCSR_GPIO7_PCSR_SEL2_SHFT 2
#define HWIO_GPIO7_PCSR_GPIO7_PCSR_SEL2_MASK 0x00000004
#define HWIO_GPIO7_PCSR_GPIO7_PCSR_SEL3_SHFT 3
#define HWIO_GPIO7_PCSR_GPIO7_PCSR_SEL3_MASK 0x00000008
#define HWIO_GPIO7_PCSR_GPIO7_PCSR_SEL4_SHFT 4
#define HWIO_GPIO7_PCSR_GPIO7_PCSR_SEL4_MASK 0x00000010
#define HWIO_GPIO7_PCSR_GPIO7_PCSR_SEL5_SHFT 5
#define HWIO_GPIO7_PCSR_GPIO7_PCSR_SEL5_MASK 0x00000020
#define HWIO_GPIO7_PCSR_GPIO7_PCSR_SEL6_SHFT 6
#define HWIO_GPIO7_PCSR_GPIO7_PCSR_SEL6_MASK 0x00000040
#define HWIO_GPIO7_PCSR_GPIO7_PCSR_SEL7_SHFT 7
#define HWIO_GPIO7_PCSR_GPIO7_PCSR_SEL7_MASK 0x00000080
#define HWIO_GPIO7_PCSR_GPIO7_PCSR_SEL8_SHFT 8
#define HWIO_GPIO7_PCSR_GPIO7_PCSR_SEL8_MASK 0x00000100
#define HWIO_GPIO7_PCSR_GPIO7_PCSR_SEL9_SHFT 9
#define HWIO_GPIO7_PCSR_GPIO7_PCSR_SEL9_MASK 0x00000200
#define HWIO_GPIO7_PCSR_GPIO7_PCSR_SEL10_SHFT 10
#define HWIO_GPIO7_PCSR_GPIO7_PCSR_SEL10_MASK 0x00000400
#define HWIO_GPIO7_PCSR_GPIO7_PCSR_SEL11_SHFT 11
#define HWIO_GPIO7_PCSR_GPIO7_PCSR_SEL11_MASK 0x00000800
#define HWIO_GPIO7_PCSR_GPIO7_PCSR_SEL12_SHFT 12
#define HWIO_GPIO7_PCSR_GPIO7_PCSR_SEL12_MASK 0x00001000
#define HWIO_GPIO7_PCSR_GPIO7_PCSR_SEL13_SHFT 13
#define HWIO_GPIO7_PCSR_GPIO7_PCSR_SEL13_MASK 0x00002000
#define HWIO_GPIO7_PCSR_GPIO7_PCSR_SEL14_SHFT 14
#define HWIO_GPIO7_PCSR_GPIO7_PCSR_SEL14_MASK 0x00004000
#define HWIO_GPIO7_PCSR_GPIO7_PCSR_SEL15_SHFT 15
#define HWIO_GPIO7_PCSR_GPIO7_PCSR_SEL15_MASK 0x00008000


//--------

#define HWIO_GPIO7_INEN_ADDR  0xF0010774  
#define HWIO_GPIO7_INEN_GPIO7_INEN_EN0_SHFT 0
#define HWIO_GPIO7_INEN_GPIO7_INEN_EN0_MASK 0x00000001
#define HWIO_GPIO7_INEN_GPIO7_INEN_EN1_SHFT 1
#define HWIO_GPIO7_INEN_GPIO7_INEN_EN1_MASK 0x00000002
#define HWIO_GPIO7_INEN_GPIO7_INEN_EN2_SHFT 2
#define HWIO_GPIO7_INEN_GPIO7_INEN_EN2_MASK 0x00000004
#define HWIO_GPIO7_INEN_GPIO7_INEN_EN3_SHFT 3
#define HWIO_GPIO7_INEN_GPIO7_INEN_EN3_MASK 0x00000008
#define HWIO_GPIO7_INEN_GPIO7_INEN_EN4_SHFT 4
#define HWIO_GPIO7_INEN_GPIO7_INEN_EN4_MASK 0x00000010
#define HWIO_GPIO7_INEN_GPIO7_INEN_EN5_SHFT 5
#define HWIO_GPIO7_INEN_GPIO7_INEN_EN5_MASK 0x00000020
#define HWIO_GPIO7_INEN_GPIO7_INEN_EN6_SHFT 6
#define HWIO_GPIO7_INEN_GPIO7_INEN_EN6_MASK 0x00000040
#define HWIO_GPIO7_INEN_GPIO7_INEN_EN7_SHFT 7
#define HWIO_GPIO7_INEN_GPIO7_INEN_EN7_MASK 0x00000080
#define HWIO_GPIO7_INEN_GPIO7_INEN_EN8_SHFT 8
#define HWIO_GPIO7_INEN_GPIO7_INEN_EN8_MASK 0x00000100
#define HWIO_GPIO7_INEN_GPIO7_INEN_EN9_SHFT 9
#define HWIO_GPIO7_INEN_GPIO7_INEN_EN9_MASK 0x00000200
#define HWIO_GPIO7_INEN_GPIO7_INEN_EN10_SHFT 10
#define HWIO_GPIO7_INEN_GPIO7_INEN_EN10_MASK 0x00000400
#define HWIO_GPIO7_INEN_GPIO7_INEN_EN11_SHFT 11
#define HWIO_GPIO7_INEN_GPIO7_INEN_EN11_MASK 0x00000800
#define HWIO_GPIO7_INEN_GPIO7_INEN_EN12_SHFT 12
#define HWIO_GPIO7_INEN_GPIO7_INEN_EN12_MASK 0x00001000
#define HWIO_GPIO7_INEN_GPIO7_INEN_EN13_SHFT 13
#define HWIO_GPIO7_INEN_GPIO7_INEN_EN13_MASK 0x00002000
#define HWIO_GPIO7_INEN_GPIO7_INEN_EN14_SHFT 14
#define HWIO_GPIO7_INEN_GPIO7_INEN_EN14_MASK 0x00004000
#define HWIO_GPIO7_INEN_GPIO7_INEN_EN15_SHFT 15
#define HWIO_GPIO7_INEN_GPIO7_INEN_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO7_PUDRST_ADDR  0xF0010778  
#define HWIO_GPIO7_PUDRST_GPIO7_PUDRST_PDSEL0_SHFT 0
#define HWIO_GPIO7_PUDRST_GPIO7_PUDRST_PDSEL0_MASK 0x00000001
#define HWIO_GPIO7_PUDRST_GPIO7_PUDRST_PDSEL1_SHFT 1
#define HWIO_GPIO7_PUDRST_GPIO7_PUDRST_PDSEL1_MASK 0x00000002
#define HWIO_GPIO7_PUDRST_GPIO7_PUDRST_PDSEL2_SHFT 2
#define HWIO_GPIO7_PUDRST_GPIO7_PUDRST_PDSEL2_MASK 0x00000004
#define HWIO_GPIO7_PUDRST_GPIO7_PUDRST_PDSEL3_SHFT 3
#define HWIO_GPIO7_PUDRST_GPIO7_PUDRST_PDSEL3_MASK 0x00000008
#define HWIO_GPIO7_PUDRST_GPIO7_PUDRST_PDSEL4_SHFT 4
#define HWIO_GPIO7_PUDRST_GPIO7_PUDRST_PDSEL4_MASK 0x00000010
#define HWIO_GPIO7_PUDRST_GPIO7_PUDRST_PDSEL5_SHFT 5
#define HWIO_GPIO7_PUDRST_GPIO7_PUDRST_PDSEL5_MASK 0x00000020
#define HWIO_GPIO7_PUDRST_GPIO7_PUDRST_PDSEL6_SHFT 6
#define HWIO_GPIO7_PUDRST_GPIO7_PUDRST_PDSEL6_MASK 0x00000040
#define HWIO_GPIO7_PUDRST_GPIO7_PUDRST_PDSEL7_SHFT 7
#define HWIO_GPIO7_PUDRST_GPIO7_PUDRST_PDSEL7_MASK 0x00000080
#define HWIO_GPIO7_PUDRST_GPIO7_PUDRST_PDSEL8_SHFT 8
#define HWIO_GPIO7_PUDRST_GPIO7_PUDRST_PDSEL8_MASK 0x00000100
#define HWIO_GPIO7_PUDRST_GPIO7_PUDRST_PDSEL9_SHFT 9
#define HWIO_GPIO7_PUDRST_GPIO7_PUDRST_PDSEL9_MASK 0x00000200
#define HWIO_GPIO7_PUDRST_GPIO7_PUDRST_PDSEL10_SHFT 10
#define HWIO_GPIO7_PUDRST_GPIO7_PUDRST_PDSEL10_MASK 0x00000400
#define HWIO_GPIO7_PUDRST_GPIO7_PUDRST_PDSEL11_SHFT 11
#define HWIO_GPIO7_PUDRST_GPIO7_PUDRST_PDSEL11_MASK 0x00000800
#define HWIO_GPIO7_PUDRST_GPIO7_PUDRST_PDSEL12_SHFT 12
#define HWIO_GPIO7_PUDRST_GPIO7_PUDRST_PDSEL12_MASK 0x00001000
#define HWIO_GPIO7_PUDRST_GPIO7_PUDRST_PDSEL13_SHFT 13
#define HWIO_GPIO7_PUDRST_GPIO7_PUDRST_PDSEL13_MASK 0x00002000
#define HWIO_GPIO7_PUDRST_GPIO7_PUDRST_PDSEL14_SHFT 14
#define HWIO_GPIO7_PUDRST_GPIO7_PUDRST_PDSEL14_MASK 0x00004000
#define HWIO_GPIO7_PUDRST_GPIO7_PUDRST_PDSEL15_SHFT 15
#define HWIO_GPIO7_PUDRST_GPIO7_PUDRST_PDSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO8_INFO_ADDR  0xF0010800  
#define HWIO_GPIO8_INFO_GPIO8_INFO_MODREV_SHFT 0
#define HWIO_GPIO8_INFO_GPIO8_INFO_MODREV_MASK 0x000000ff
#define HWIO_GPIO8_INFO_GPIO8_INFO_MODTYPE_SHFT 8
#define HWIO_GPIO8_INFO_GPIO8_INFO_MODTYPE_MASK 0x0000ff00
#define HWIO_GPIO8_INFO_GPIO8_INFO_MODNUMBER_SHFT 16
#define HWIO_GPIO8_INFO_GPIO8_INFO_MODNUMBER_MASK 0xffff0000


//--------

#define HWIO_GPIO8_ACES0_ADDR  0xF0010804  
#define HWIO_GPIO8_ACES0_GPIO8_ACES0_EN0_SHFT 0
#define HWIO_GPIO8_ACES0_GPIO8_ACES0_EN0_MASK 0x00000001
#define HWIO_GPIO8_ACES0_GPIO8_ACES0_EN1_SHFT 1
#define HWIO_GPIO8_ACES0_GPIO8_ACES0_EN1_MASK 0x00000002
#define HWIO_GPIO8_ACES0_GPIO8_ACES0_EN2_SHFT 2
#define HWIO_GPIO8_ACES0_GPIO8_ACES0_EN2_MASK 0x00000004
#define HWIO_GPIO8_ACES0_GPIO8_ACES0_EN3_SHFT 3
#define HWIO_GPIO8_ACES0_GPIO8_ACES0_EN3_MASK 0x00000008
#define HWIO_GPIO8_ACES0_GPIO8_ACES0_EN4_SHFT 4
#define HWIO_GPIO8_ACES0_GPIO8_ACES0_EN4_MASK 0x00000010
#define HWIO_GPIO8_ACES0_GPIO8_ACES0_EN5_SHFT 5
#define HWIO_GPIO8_ACES0_GPIO8_ACES0_EN5_MASK 0x00000020
#define HWIO_GPIO8_ACES0_GPIO8_ACES0_EN6_SHFT 6
#define HWIO_GPIO8_ACES0_GPIO8_ACES0_EN6_MASK 0x00000040
#define HWIO_GPIO8_ACES0_GPIO8_ACES0_EN7_SHFT 7
#define HWIO_GPIO8_ACES0_GPIO8_ACES0_EN7_MASK 0x00000080
#define HWIO_GPIO8_ACES0_GPIO8_ACES0_EN8_SHFT 8
#define HWIO_GPIO8_ACES0_GPIO8_ACES0_EN8_MASK 0x00000100
#define HWIO_GPIO8_ACES0_GPIO8_ACES0_EN9_SHFT 9
#define HWIO_GPIO8_ACES0_GPIO8_ACES0_EN9_MASK 0x00000200
#define HWIO_GPIO8_ACES0_GPIO8_ACES0_EN10_SHFT 10
#define HWIO_GPIO8_ACES0_GPIO8_ACES0_EN10_MASK 0x00000400
#define HWIO_GPIO8_ACES0_GPIO8_ACES0_EN11_SHFT 11
#define HWIO_GPIO8_ACES0_GPIO8_ACES0_EN11_MASK 0x00000800
#define HWIO_GPIO8_ACES0_GPIO8_ACES0_EN12_SHFT 12
#define HWIO_GPIO8_ACES0_GPIO8_ACES0_EN12_MASK 0x00001000
#define HWIO_GPIO8_ACES0_GPIO8_ACES0_EN13_SHFT 13
#define HWIO_GPIO8_ACES0_GPIO8_ACES0_EN13_MASK 0x00002000
#define HWIO_GPIO8_ACES0_GPIO8_ACES0_EN14_SHFT 14
#define HWIO_GPIO8_ACES0_GPIO8_ACES0_EN14_MASK 0x00004000
#define HWIO_GPIO8_ACES0_GPIO8_ACES0_EN15_SHFT 15
#define HWIO_GPIO8_ACES0_GPIO8_ACES0_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO8_ACES1_ADDR  0xF0010808  


//--------

#define HWIO_GPIO8_PIR_ADDR  0xF001080C  
#define HWIO_GPIO8_PIR_GPIO8_PIR_PXPIR0_SHFT 0
#define HWIO_GPIO8_PIR_GPIO8_PIR_PXPIR0_MASK 0x00000001
#define HWIO_GPIO8_PIR_GPIO8_PIR_PXPIR1_SHFT 1
#define HWIO_GPIO8_PIR_GPIO8_PIR_PXPIR1_MASK 0x00000002
#define HWIO_GPIO8_PIR_GPIO8_PIR_PXPIR2_SHFT 2
#define HWIO_GPIO8_PIR_GPIO8_PIR_PXPIR2_MASK 0x00000004
#define HWIO_GPIO8_PIR_GPIO8_PIR_PXPIR3_SHFT 3
#define HWIO_GPIO8_PIR_GPIO8_PIR_PXPIR3_MASK 0x00000008
#define HWIO_GPIO8_PIR_GPIO8_PIR_PXPIR4_SHFT 4
#define HWIO_GPIO8_PIR_GPIO8_PIR_PXPIR4_MASK 0x00000010
#define HWIO_GPIO8_PIR_GPIO8_PIR_PXPIR5_SHFT 5
#define HWIO_GPIO8_PIR_GPIO8_PIR_PXPIR5_MASK 0x00000020
#define HWIO_GPIO8_PIR_GPIO8_PIR_PXPIR6_SHFT 6
#define HWIO_GPIO8_PIR_GPIO8_PIR_PXPIR6_MASK 0x00000040
#define HWIO_GPIO8_PIR_GPIO8_PIR_PXPIR7_SHFT 7
#define HWIO_GPIO8_PIR_GPIO8_PIR_PXPIR7_MASK 0x00000080
#define HWIO_GPIO8_PIR_GPIO8_PIR_PXPIR8_SHFT 8
#define HWIO_GPIO8_PIR_GPIO8_PIR_PXPIR8_MASK 0x00000100
#define HWIO_GPIO8_PIR_GPIO8_PIR_PXPIR9_SHFT 9
#define HWIO_GPIO8_PIR_GPIO8_PIR_PXPIR9_MASK 0x00000200
#define HWIO_GPIO8_PIR_GPIO8_PIR_PXPIR10_SHFT 10
#define HWIO_GPIO8_PIR_GPIO8_PIR_PXPIR10_MASK 0x00000400
#define HWIO_GPIO8_PIR_GPIO8_PIR_PXPIR11_SHFT 11
#define HWIO_GPIO8_PIR_GPIO8_PIR_PXPIR11_MASK 0x00000800
#define HWIO_GPIO8_PIR_GPIO8_PIR_PXPIR12_SHFT 12
#define HWIO_GPIO8_PIR_GPIO8_PIR_PXPIR12_MASK 0x00001000
#define HWIO_GPIO8_PIR_GPIO8_PIR_PXPIR13_SHFT 13
#define HWIO_GPIO8_PIR_GPIO8_PIR_PXPIR13_MASK 0x00002000
#define HWIO_GPIO8_PIR_GPIO8_PIR_PXPIR14_SHFT 14
#define HWIO_GPIO8_PIR_GPIO8_PIR_PXPIR14_MASK 0x00004000
#define HWIO_GPIO8_PIR_GPIO8_PIR_PXPIR15_SHFT 15
#define HWIO_GPIO8_PIR_GPIO8_PIR_PXPIR15_MASK 0x00008000


//--------

#define HWIO_GPIO8_POR_ADDR  0xF0010810  
#define HWIO_GPIO8_POR_GPIO8_POR_PXPOR0_SHFT 0
#define HWIO_GPIO8_POR_GPIO8_POR_PXPOR0_MASK 0x00000001
#define HWIO_GPIO8_POR_GPIO8_POR_PXPOR1_SHFT 1
#define HWIO_GPIO8_POR_GPIO8_POR_PXPOR1_MASK 0x00000002
#define HWIO_GPIO8_POR_GPIO8_POR_PXPOR2_SHFT 2
#define HWIO_GPIO8_POR_GPIO8_POR_PXPOR2_MASK 0x00000004
#define HWIO_GPIO8_POR_GPIO8_POR_PXPOR3_SHFT 3
#define HWIO_GPIO8_POR_GPIO8_POR_PXPOR3_MASK 0x00000008
#define HWIO_GPIO8_POR_GPIO8_POR_PXPOR4_SHFT 4
#define HWIO_GPIO8_POR_GPIO8_POR_PXPOR4_MASK 0x00000010
#define HWIO_GPIO8_POR_GPIO8_POR_PXPOR5_SHFT 5
#define HWIO_GPIO8_POR_GPIO8_POR_PXPOR5_MASK 0x00000020
#define HWIO_GPIO8_POR_GPIO8_POR_PXPOR6_SHFT 6
#define HWIO_GPIO8_POR_GPIO8_POR_PXPOR6_MASK 0x00000040
#define HWIO_GPIO8_POR_GPIO8_POR_PXPOR7_SHFT 7
#define HWIO_GPIO8_POR_GPIO8_POR_PXPOR7_MASK 0x00000080
#define HWIO_GPIO8_POR_GPIO8_POR_PXPOR8_SHFT 8
#define HWIO_GPIO8_POR_GPIO8_POR_PXPOR8_MASK 0x00000100
#define HWIO_GPIO8_POR_GPIO8_POR_PXPOR9_SHFT 9
#define HWIO_GPIO8_POR_GPIO8_POR_PXPOR9_MASK 0x00000200
#define HWIO_GPIO8_POR_GPIO8_POR_PXPOR10_SHFT 10
#define HWIO_GPIO8_POR_GPIO8_POR_PXPOR10_MASK 0x00000400
#define HWIO_GPIO8_POR_GPIO8_POR_PXPOR11_SHFT 11
#define HWIO_GPIO8_POR_GPIO8_POR_PXPOR11_MASK 0x00000800
#define HWIO_GPIO8_POR_GPIO8_POR_PXPOR12_SHFT 12
#define HWIO_GPIO8_POR_GPIO8_POR_PXPOR12_MASK 0x00001000
#define HWIO_GPIO8_POR_GPIO8_POR_PXPOR13_SHFT 13
#define HWIO_GPIO8_POR_GPIO8_POR_PXPOR13_MASK 0x00002000
#define HWIO_GPIO8_POR_GPIO8_POR_PXPOR14_SHFT 14
#define HWIO_GPIO8_POR_GPIO8_POR_PXPOR14_MASK 0x00004000
#define HWIO_GPIO8_POR_GPIO8_POR_PXPOR15_SHFT 15
#define HWIO_GPIO8_POR_GPIO8_POR_PXPOR15_MASK 0x00008000


//--------

#define HWIO_GPIO8_POSCR_ADDR  0xF0010814  
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PS0_SHFT 0
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PS0_MASK 0x00000001
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PS1_SHFT 1
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PS1_MASK 0x00000002
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PS2_SHFT 2
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PS2_MASK 0x00000004
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PS3_SHFT 3
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PS3_MASK 0x00000008
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PS4_SHFT 4
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PS4_MASK 0x00000010
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PS5_SHFT 5
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PS5_MASK 0x00000020
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PS6_SHFT 6
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PS6_MASK 0x00000040
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PS7_SHFT 7
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PS7_MASK 0x00000080
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PS8_SHFT 8
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PS8_MASK 0x00000100
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PS9_SHFT 9
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PS9_MASK 0x00000200
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PS10_SHFT 10
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PS10_MASK 0x00000400
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PS11_SHFT 11
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PS11_MASK 0x00000800
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PS12_SHFT 12
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PS12_MASK 0x00001000
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PS13_SHFT 13
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PS13_MASK 0x00002000
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PS14_SHFT 14
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PS14_MASK 0x00004000
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PS15_SHFT 15
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PS15_MASK 0x00008000
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PC0_SHFT 16
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PC0_MASK 0x00010000
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PC1_SHFT 17
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PC1_MASK 0x00020000
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PC2_SHFT 18
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PC2_MASK 0x00040000
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PC3_SHFT 19
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PC3_MASK 0x00080000
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PC4_SHFT 20
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PC4_MASK 0x00100000
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PC5_SHFT 21
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PC5_MASK 0x00200000
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PC6_SHFT 22
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PC6_MASK 0x00400000
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PC7_SHFT 23
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PC7_MASK 0x00800000
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PC8_SHFT 24
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PC8_MASK 0x01000000
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PC9_SHFT 25
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PC9_MASK 0x02000000
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PC10_SHFT 26
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PC10_MASK 0x04000000
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PC11_SHFT 27
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PC11_MASK 0x08000000
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PC12_SHFT 28
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PC12_MASK 0x10000000
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PC13_SHFT 29
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PC13_MASK 0x20000000
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PC14_SHFT 30
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PC14_MASK 0x40000000
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PC15_SHFT 31
#define HWIO_GPIO8_POSCR_GPIO8_POSCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO8_POSR_ADDR  0xF0010818  
#define HWIO_GPIO8_POSR_GPIO8_POSR_PS0_SHFT 0
#define HWIO_GPIO8_POSR_GPIO8_POSR_PS0_MASK 0x00000001
#define HWIO_GPIO8_POSR_GPIO8_POSR_PS1_SHFT 1
#define HWIO_GPIO8_POSR_GPIO8_POSR_PS1_MASK 0x00000002
#define HWIO_GPIO8_POSR_GPIO8_POSR_PS2_SHFT 2
#define HWIO_GPIO8_POSR_GPIO8_POSR_PS2_MASK 0x00000004
#define HWIO_GPIO8_POSR_GPIO8_POSR_PS3_SHFT 3
#define HWIO_GPIO8_POSR_GPIO8_POSR_PS3_MASK 0x00000008
#define HWIO_GPIO8_POSR_GPIO8_POSR_PS4_SHFT 4
#define HWIO_GPIO8_POSR_GPIO8_POSR_PS4_MASK 0x00000010
#define HWIO_GPIO8_POSR_GPIO8_POSR_PS5_SHFT 5
#define HWIO_GPIO8_POSR_GPIO8_POSR_PS5_MASK 0x00000020
#define HWIO_GPIO8_POSR_GPIO8_POSR_PS6_SHFT 6
#define HWIO_GPIO8_POSR_GPIO8_POSR_PS6_MASK 0x00000040
#define HWIO_GPIO8_POSR_GPIO8_POSR_PS7_SHFT 7
#define HWIO_GPIO8_POSR_GPIO8_POSR_PS7_MASK 0x00000080
#define HWIO_GPIO8_POSR_GPIO8_POSR_PS8_SHFT 8
#define HWIO_GPIO8_POSR_GPIO8_POSR_PS8_MASK 0x00000100
#define HWIO_GPIO8_POSR_GPIO8_POSR_PS9_SHFT 9
#define HWIO_GPIO8_POSR_GPIO8_POSR_PS9_MASK 0x00000200
#define HWIO_GPIO8_POSR_GPIO8_POSR_PS10_SHFT 10
#define HWIO_GPIO8_POSR_GPIO8_POSR_PS10_MASK 0x00000400
#define HWIO_GPIO8_POSR_GPIO8_POSR_PS11_SHFT 11
#define HWIO_GPIO8_POSR_GPIO8_POSR_PS11_MASK 0x00000800
#define HWIO_GPIO8_POSR_GPIO8_POSR_PS12_SHFT 12
#define HWIO_GPIO8_POSR_GPIO8_POSR_PS12_MASK 0x00001000
#define HWIO_GPIO8_POSR_GPIO8_POSR_PS13_SHFT 13
#define HWIO_GPIO8_POSR_GPIO8_POSR_PS13_MASK 0x00002000
#define HWIO_GPIO8_POSR_GPIO8_POSR_PS14_SHFT 14
#define HWIO_GPIO8_POSR_GPIO8_POSR_PS14_MASK 0x00004000
#define HWIO_GPIO8_POSR_GPIO8_POSR_PS15_SHFT 15
#define HWIO_GPIO8_POSR_GPIO8_POSR_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO8_POSR0_ADDR  0xF001081C  
#define HWIO_GPIO8_POSR0_GPIO8_POSR0_PS0_SHFT 0
#define HWIO_GPIO8_POSR0_GPIO8_POSR0_PS0_MASK 0x00000001
#define HWIO_GPIO8_POSR0_GPIO8_POSR0_PS1_SHFT 1
#define HWIO_GPIO8_POSR0_GPIO8_POSR0_PS1_MASK 0x00000002
#define HWIO_GPIO8_POSR0_GPIO8_POSR0_PS2_SHFT 2
#define HWIO_GPIO8_POSR0_GPIO8_POSR0_PS2_MASK 0x00000004
#define HWIO_GPIO8_POSR0_GPIO8_POSR0_PS3_SHFT 3
#define HWIO_GPIO8_POSR0_GPIO8_POSR0_PS3_MASK 0x00000008


//--------

#define HWIO_GPIO8_POSR4_ADDR  0xF0010820  
#define HWIO_GPIO8_POSR4_GPIO8_POSR4_PS4_SHFT 4
#define HWIO_GPIO8_POSR4_GPIO8_POSR4_PS4_MASK 0x00000010
#define HWIO_GPIO8_POSR4_GPIO8_POSR4_PS5_SHFT 5
#define HWIO_GPIO8_POSR4_GPIO8_POSR4_PS5_MASK 0x00000020
#define HWIO_GPIO8_POSR4_GPIO8_POSR4_PS6_SHFT 6
#define HWIO_GPIO8_POSR4_GPIO8_POSR4_PS6_MASK 0x00000040
#define HWIO_GPIO8_POSR4_GPIO8_POSR4_PS7_SHFT 7
#define HWIO_GPIO8_POSR4_GPIO8_POSR4_PS7_MASK 0x00000080


//--------

#define HWIO_GPIO8_POSR8_ADDR  0xF0010824  
#define HWIO_GPIO8_POSR8_GPIO8_POSR8_PS8_SHFT 8
#define HWIO_GPIO8_POSR8_GPIO8_POSR8_PS8_MASK 0x00000100
#define HWIO_GPIO8_POSR8_GPIO8_POSR8_PS9_SHFT 9
#define HWIO_GPIO8_POSR8_GPIO8_POSR8_PS9_MASK 0x00000200
#define HWIO_GPIO8_POSR8_GPIO8_POSR8_PS10_SHFT 10
#define HWIO_GPIO8_POSR8_GPIO8_POSR8_PS10_MASK 0x00000400
#define HWIO_GPIO8_POSR8_GPIO8_POSR8_PS11_SHFT 11
#define HWIO_GPIO8_POSR8_GPIO8_POSR8_PS11_MASK 0x00000800


//--------

#define HWIO_GPIO8_POSR12_ADDR  0xF0010828  
#define HWIO_GPIO8_POSR12_GPIO8_POSR12_PS12_SHFT 12
#define HWIO_GPIO8_POSR12_GPIO8_POSR12_PS12_MASK 0x00001000
#define HWIO_GPIO8_POSR12_GPIO8_POSR12_PS13_SHFT 13
#define HWIO_GPIO8_POSR12_GPIO8_POSR12_PS13_MASK 0x00002000
#define HWIO_GPIO8_POSR12_GPIO8_POSR12_PS14_SHFT 14
#define HWIO_GPIO8_POSR12_GPIO8_POSR12_PS14_MASK 0x00004000
#define HWIO_GPIO8_POSR12_GPIO8_POSR12_PS15_SHFT 15
#define HWIO_GPIO8_POSR12_GPIO8_POSR12_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO8_POCR_ADDR  0xF001082C  
#define HWIO_GPIO8_POCR_GPIO8_POCR_PC0_SHFT 16
#define HWIO_GPIO8_POCR_GPIO8_POCR_PC0_MASK 0x00010000
#define HWIO_GPIO8_POCR_GPIO8_POCR_PC1_SHFT 17
#define HWIO_GPIO8_POCR_GPIO8_POCR_PC1_MASK 0x00020000
#define HWIO_GPIO8_POCR_GPIO8_POCR_PC2_SHFT 18
#define HWIO_GPIO8_POCR_GPIO8_POCR_PC2_MASK 0x00040000
#define HWIO_GPIO8_POCR_GPIO8_POCR_PC3_SHFT 19
#define HWIO_GPIO8_POCR_GPIO8_POCR_PC3_MASK 0x00080000
#define HWIO_GPIO8_POCR_GPIO8_POCR_PC4_SHFT 20
#define HWIO_GPIO8_POCR_GPIO8_POCR_PC4_MASK 0x00100000
#define HWIO_GPIO8_POCR_GPIO8_POCR_PC5_SHFT 21
#define HWIO_GPIO8_POCR_GPIO8_POCR_PC5_MASK 0x00200000
#define HWIO_GPIO8_POCR_GPIO8_POCR_PC6_SHFT 22
#define HWIO_GPIO8_POCR_GPIO8_POCR_PC6_MASK 0x00400000
#define HWIO_GPIO8_POCR_GPIO8_POCR_PC7_SHFT 23
#define HWIO_GPIO8_POCR_GPIO8_POCR_PC7_MASK 0x00800000
#define HWIO_GPIO8_POCR_GPIO8_POCR_PC8_SHFT 24
#define HWIO_GPIO8_POCR_GPIO8_POCR_PC8_MASK 0x01000000
#define HWIO_GPIO8_POCR_GPIO8_POCR_PC9_SHFT 25
#define HWIO_GPIO8_POCR_GPIO8_POCR_PC9_MASK 0x02000000
#define HWIO_GPIO8_POCR_GPIO8_POCR_PC10_SHFT 26
#define HWIO_GPIO8_POCR_GPIO8_POCR_PC10_MASK 0x04000000
#define HWIO_GPIO8_POCR_GPIO8_POCR_PC11_SHFT 27
#define HWIO_GPIO8_POCR_GPIO8_POCR_PC11_MASK 0x08000000
#define HWIO_GPIO8_POCR_GPIO8_POCR_PC12_SHFT 28
#define HWIO_GPIO8_POCR_GPIO8_POCR_PC12_MASK 0x10000000
#define HWIO_GPIO8_POCR_GPIO8_POCR_PC13_SHFT 29
#define HWIO_GPIO8_POCR_GPIO8_POCR_PC13_MASK 0x20000000
#define HWIO_GPIO8_POCR_GPIO8_POCR_PC14_SHFT 30
#define HWIO_GPIO8_POCR_GPIO8_POCR_PC14_MASK 0x40000000
#define HWIO_GPIO8_POCR_GPIO8_POCR_PC15_SHFT 31
#define HWIO_GPIO8_POCR_GPIO8_POCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO8_POCR0_ADDR  0xF0010830  
#define HWIO_GPIO8_POCR0_GPIO8_POCR0_PC0_SHFT 16
#define HWIO_GPIO8_POCR0_GPIO8_POCR0_PC0_MASK 0x00010000
#define HWIO_GPIO8_POCR0_GPIO8_POCR0_PC1_SHFT 17
#define HWIO_GPIO8_POCR0_GPIO8_POCR0_PC1_MASK 0x00020000
#define HWIO_GPIO8_POCR0_GPIO8_POCR0_PC2_SHFT 18
#define HWIO_GPIO8_POCR0_GPIO8_POCR0_PC2_MASK 0x00040000
#define HWIO_GPIO8_POCR0_GPIO8_POCR0_PC3_SHFT 19
#define HWIO_GPIO8_POCR0_GPIO8_POCR0_PC3_MASK 0x00080000


//--------

#define HWIO_GPIO8_POCR4_ADDR  0xF0010834  
#define HWIO_GPIO8_POCR4_GPIO8_POCR4_PC4_SHFT 20
#define HWIO_GPIO8_POCR4_GPIO8_POCR4_PC4_MASK 0x00100000
#define HWIO_GPIO8_POCR4_GPIO8_POCR4_PC5_SHFT 21
#define HWIO_GPIO8_POCR4_GPIO8_POCR4_PC5_MASK 0x00200000
#define HWIO_GPIO8_POCR4_GPIO8_POCR4_PC6_SHFT 22
#define HWIO_GPIO8_POCR4_GPIO8_POCR4_PC6_MASK 0x00400000
#define HWIO_GPIO8_POCR4_GPIO8_POCR4_PC7_SHFT 23
#define HWIO_GPIO8_POCR4_GPIO8_POCR4_PC7_MASK 0x00800000


//--------

#define HWIO_GPIO8_POCR8_ADDR  0xF0010838  
#define HWIO_GPIO8_POCR8_GPIO8_POCR8_PC8_SHFT 24
#define HWIO_GPIO8_POCR8_GPIO8_POCR8_PC8_MASK 0x01000000
#define HWIO_GPIO8_POCR8_GPIO8_POCR8_PC9_SHFT 25
#define HWIO_GPIO8_POCR8_GPIO8_POCR8_PC9_MASK 0x02000000
#define HWIO_GPIO8_POCR8_GPIO8_POCR8_PC10_SHFT 26
#define HWIO_GPIO8_POCR8_GPIO8_POCR8_PC10_MASK 0x04000000
#define HWIO_GPIO8_POCR8_GPIO8_POCR8_PC11_SHFT 27
#define HWIO_GPIO8_POCR8_GPIO8_POCR8_PC11_MASK 0x08000000


//--------

#define HWIO_GPIO8_POCR12_ADDR  0xF001083C  
#define HWIO_GPIO8_POCR12_GPIO8_POCR12_PC12_SHFT 28
#define HWIO_GPIO8_POCR12_GPIO8_POCR12_PC12_MASK 0x10000000
#define HWIO_GPIO8_POCR12_GPIO8_POCR12_PC13_SHFT 29
#define HWIO_GPIO8_POCR12_GPIO8_POCR12_PC13_MASK 0x20000000
#define HWIO_GPIO8_POCR12_GPIO8_POCR12_PC14_SHFT 30
#define HWIO_GPIO8_POCR12_GPIO8_POCR12_PC14_MASK 0x40000000
#define HWIO_GPIO8_POCR12_GPIO8_POCR12_PC15_SHFT 31
#define HWIO_GPIO8_POCR12_GPIO8_POCR12_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO8_PUDEN_ADDR  0xF0010840  
#define HWIO_GPIO8_PUDEN_GPIO8_PUDEN_PXPUDEN0_SHFT 0
#define HWIO_GPIO8_PUDEN_GPIO8_PUDEN_PXPUDEN0_MASK 0x00000003
#define HWIO_GPIO8_PUDEN_GPIO8_PUDEN_PXPUDEN1_SHFT 2
#define HWIO_GPIO8_PUDEN_GPIO8_PUDEN_PXPUDEN1_MASK 0x0000000c
#define HWIO_GPIO8_PUDEN_GPIO8_PUDEN_PXPUDEN2_SHFT 4
#define HWIO_GPIO8_PUDEN_GPIO8_PUDEN_PXPUDEN2_MASK 0x00000030
#define HWIO_GPIO8_PUDEN_GPIO8_PUDEN_PXPUDEN3_SHFT 6
#define HWIO_GPIO8_PUDEN_GPIO8_PUDEN_PXPUDEN3_MASK 0x000000c0
#define HWIO_GPIO8_PUDEN_GPIO8_PUDEN_PXPUDEN4_SHFT 8
#define HWIO_GPIO8_PUDEN_GPIO8_PUDEN_PXPUDEN4_MASK 0x00000300
#define HWIO_GPIO8_PUDEN_GPIO8_PUDEN_PXPUDEN5_SHFT 10
#define HWIO_GPIO8_PUDEN_GPIO8_PUDEN_PXPUDEN5_MASK 0x00000c00
#define HWIO_GPIO8_PUDEN_GPIO8_PUDEN_PXPUDEN6_SHFT 12
#define HWIO_GPIO8_PUDEN_GPIO8_PUDEN_PXPUDEN6_MASK 0x00003000
#define HWIO_GPIO8_PUDEN_GPIO8_PUDEN_PXPUDEN7_SHFT 14
#define HWIO_GPIO8_PUDEN_GPIO8_PUDEN_PXPUDEN7_MASK 0x0000c000
#define HWIO_GPIO8_PUDEN_GPIO8_PUDEN_PXPUDEN8_SHFT 16
#define HWIO_GPIO8_PUDEN_GPIO8_PUDEN_PXPUDEN8_MASK 0x00030000
#define HWIO_GPIO8_PUDEN_GPIO8_PUDEN_PXPUDEN9_SHFT 18
#define HWIO_GPIO8_PUDEN_GPIO8_PUDEN_PXPUDEN9_MASK 0x000c0000
#define HWIO_GPIO8_PUDEN_GPIO8_PUDEN_PXPUDEN10_SHFT 20
#define HWIO_GPIO8_PUDEN_GPIO8_PUDEN_PXPUDEN10_MASK 0x00300000
#define HWIO_GPIO8_PUDEN_GPIO8_PUDEN_PXPUDEN11_SHFT 22
#define HWIO_GPIO8_PUDEN_GPIO8_PUDEN_PXPUDEN11_MASK 0x00c00000
#define HWIO_GPIO8_PUDEN_GPIO8_PUDEN_PXPUDEN12_SHFT 24
#define HWIO_GPIO8_PUDEN_GPIO8_PUDEN_PXPUDEN12_MASK 0x03000000
#define HWIO_GPIO8_PUDEN_GPIO8_PUDEN_PXPUDEN13_SHFT 26
#define HWIO_GPIO8_PUDEN_GPIO8_PUDEN_PXPUDEN13_MASK 0x0c000000
#define HWIO_GPIO8_PUDEN_GPIO8_PUDEN_PXPUDEN14_SHFT 28
#define HWIO_GPIO8_PUDEN_GPIO8_PUDEN_PXPUDEN14_MASK 0x30000000
#define HWIO_GPIO8_PUDEN_GPIO8_PUDEN_PXPUDEN15_SHFT 30
#define HWIO_GPIO8_PUDEN_GPIO8_PUDEN_PXPUDEN15_MASK 0xc0000000


//--------

#define HWIO_GPIO8_PODR_ADDR  0xF0010844  
#define HWIO_GPIO8_PODR_GPIO8_PODR_PXPODR0_SHFT 0
#define HWIO_GPIO8_PODR_GPIO8_PODR_PXPODR0_MASK 0x00000003
#define HWIO_GPIO8_PODR_GPIO8_PODR_PXPODR1_SHFT 2
#define HWIO_GPIO8_PODR_GPIO8_PODR_PXPODR1_MASK 0x0000000c
#define HWIO_GPIO8_PODR_GPIO8_PODR_PXPODR2_SHFT 4
#define HWIO_GPIO8_PODR_GPIO8_PODR_PXPODR2_MASK 0x00000030
#define HWIO_GPIO8_PODR_GPIO8_PODR_PXPODR3_SHFT 6
#define HWIO_GPIO8_PODR_GPIO8_PODR_PXPODR3_MASK 0x000000c0
#define HWIO_GPIO8_PODR_GPIO8_PODR_PXPODR4_SHFT 8
#define HWIO_GPIO8_PODR_GPIO8_PODR_PXPODR4_MASK 0x00000300
#define HWIO_GPIO8_PODR_GPIO8_PODR_PXPODR5_SHFT 10
#define HWIO_GPIO8_PODR_GPIO8_PODR_PXPODR5_MASK 0x00000c00
#define HWIO_GPIO8_PODR_GPIO8_PODR_PXPODR6_SHFT 12
#define HWIO_GPIO8_PODR_GPIO8_PODR_PXPODR6_MASK 0x00003000
#define HWIO_GPIO8_PODR_GPIO8_PODR_PXPODR7_SHFT 14
#define HWIO_GPIO8_PODR_GPIO8_PODR_PXPODR7_MASK 0x0000c000
#define HWIO_GPIO8_PODR_GPIO8_PODR_PXPODR8_SHFT 16
#define HWIO_GPIO8_PODR_GPIO8_PODR_PXPODR8_MASK 0x00030000
#define HWIO_GPIO8_PODR_GPIO8_PODR_PXPODR9_SHFT 18
#define HWIO_GPIO8_PODR_GPIO8_PODR_PXPODR9_MASK 0x000c0000
#define HWIO_GPIO8_PODR_GPIO8_PODR_PXPODR10_SHFT 20
#define HWIO_GPIO8_PODR_GPIO8_PODR_PXPODR10_MASK 0x00300000
#define HWIO_GPIO8_PODR_GPIO8_PODR_PXPODR11_SHFT 22
#define HWIO_GPIO8_PODR_GPIO8_PODR_PXPODR11_MASK 0x00c00000
#define HWIO_GPIO8_PODR_GPIO8_PODR_PXPODR12_SHFT 24
#define HWIO_GPIO8_PODR_GPIO8_PODR_PXPODR12_MASK 0x03000000
#define HWIO_GPIO8_PODR_GPIO8_PODR_PXPODR13_SHFT 26
#define HWIO_GPIO8_PODR_GPIO8_PODR_PXPODR13_MASK 0x0c000000
#define HWIO_GPIO8_PODR_GPIO8_PODR_PXPODR14_SHFT 28
#define HWIO_GPIO8_PODR_GPIO8_PODR_PXPODR14_MASK 0x30000000
#define HWIO_GPIO8_PODR_GPIO8_PODR_PXPODR15_SHFT 30
#define HWIO_GPIO8_PODR_GPIO8_PODR_PXPODR15_MASK 0xc0000000


//--------

#define HWIO_GPIO8_PMOD_ADDR  0xF0010848  
#define HWIO_GPIO8_PMOD_GPIO8_PMOD_PXMOD0_SHFT 0
#define HWIO_GPIO8_PMOD_GPIO8_PMOD_PXMOD0_MASK 0x00000003
#define HWIO_GPIO8_PMOD_GPIO8_PMOD_PXMOD1_SHFT 2
#define HWIO_GPIO8_PMOD_GPIO8_PMOD_PXMOD1_MASK 0x0000000c
#define HWIO_GPIO8_PMOD_GPIO8_PMOD_PXMOD2_SHFT 4
#define HWIO_GPIO8_PMOD_GPIO8_PMOD_PXMOD2_MASK 0x00000030
#define HWIO_GPIO8_PMOD_GPIO8_PMOD_PXMOD3_SHFT 6
#define HWIO_GPIO8_PMOD_GPIO8_PMOD_PXMOD3_MASK 0x000000c0
#define HWIO_GPIO8_PMOD_GPIO8_PMOD_PXMOD4_SHFT 8
#define HWIO_GPIO8_PMOD_GPIO8_PMOD_PXMOD4_MASK 0x00000300
#define HWIO_GPIO8_PMOD_GPIO8_PMOD_PXMOD5_SHFT 10
#define HWIO_GPIO8_PMOD_GPIO8_PMOD_PXMOD5_MASK 0x00000c00
#define HWIO_GPIO8_PMOD_GPIO8_PMOD_PXMOD6_SHFT 12
#define HWIO_GPIO8_PMOD_GPIO8_PMOD_PXMOD6_MASK 0x00003000
#define HWIO_GPIO8_PMOD_GPIO8_PMOD_PXMOD7_SHFT 14
#define HWIO_GPIO8_PMOD_GPIO8_PMOD_PXMOD7_MASK 0x0000c000
#define HWIO_GPIO8_PMOD_GPIO8_PMOD_PXMOD8_SHFT 16
#define HWIO_GPIO8_PMOD_GPIO8_PMOD_PXMOD8_MASK 0x00030000
#define HWIO_GPIO8_PMOD_GPIO8_PMOD_PXMOD9_SHFT 18
#define HWIO_GPIO8_PMOD_GPIO8_PMOD_PXMOD9_MASK 0x000c0000
#define HWIO_GPIO8_PMOD_GPIO8_PMOD_PXMOD10_SHFT 20
#define HWIO_GPIO8_PMOD_GPIO8_PMOD_PXMOD10_MASK 0x00300000
#define HWIO_GPIO8_PMOD_GPIO8_PMOD_PXMOD11_SHFT 22
#define HWIO_GPIO8_PMOD_GPIO8_PMOD_PXMOD11_MASK 0x00c00000
#define HWIO_GPIO8_PMOD_GPIO8_PMOD_PXMOD12_SHFT 24
#define HWIO_GPIO8_PMOD_GPIO8_PMOD_PXMOD12_MASK 0x03000000
#define HWIO_GPIO8_PMOD_GPIO8_PMOD_PXMOD13_SHFT 26
#define HWIO_GPIO8_PMOD_GPIO8_PMOD_PXMOD13_MASK 0x0c000000
#define HWIO_GPIO8_PMOD_GPIO8_PMOD_PXMOD14_SHFT 28
#define HWIO_GPIO8_PMOD_GPIO8_PMOD_PXMOD14_MASK 0x30000000
#define HWIO_GPIO8_PMOD_GPIO8_PMOD_PXMOD15_SHFT 30
#define HWIO_GPIO8_PMOD_GPIO8_PMOD_PXMOD15_MASK 0xc0000000


//--------

#define HWIO_GPIO8_PEROUT0_ADDR  0xF001084C  
#define HWIO_GPIO8_PEROUT0_GPIO8_PEROUT0_OUTSEL0_SHFT 0
#define HWIO_GPIO8_PEROUT0_GPIO8_PEROUT0_OUTSEL0_MASK 0x0000000f
#define HWIO_GPIO8_PEROUT0_GPIO8_PEROUT0_OUTSEL1_SHFT 4
#define HWIO_GPIO8_PEROUT0_GPIO8_PEROUT0_OUTSEL1_MASK 0x000000f0
#define HWIO_GPIO8_PEROUT0_GPIO8_PEROUT0_OUTSEL2_SHFT 8
#define HWIO_GPIO8_PEROUT0_GPIO8_PEROUT0_OUTSEL2_MASK 0x00000f00
#define HWIO_GPIO8_PEROUT0_GPIO8_PEROUT0_OUTSEL3_SHFT 12
#define HWIO_GPIO8_PEROUT0_GPIO8_PEROUT0_OUTSEL3_MASK 0x0000f000
#define HWIO_GPIO8_PEROUT0_GPIO8_PEROUT0_OUTSEL4_SHFT 16
#define HWIO_GPIO8_PEROUT0_GPIO8_PEROUT0_OUTSEL4_MASK 0x000f0000
#define HWIO_GPIO8_PEROUT0_GPIO8_PEROUT0_OUTSEL5_SHFT 20
#define HWIO_GPIO8_PEROUT0_GPIO8_PEROUT0_OUTSEL5_MASK 0x00f00000
#define HWIO_GPIO8_PEROUT0_GPIO8_PEROUT0_OUTSEL6_SHFT 24
#define HWIO_GPIO8_PEROUT0_GPIO8_PEROUT0_OUTSEL6_MASK 0x0f000000
#define HWIO_GPIO8_PEROUT0_GPIO8_PEROUT0_OUTSEL7_SHFT 28
#define HWIO_GPIO8_PEROUT0_GPIO8_PEROUT0_OUTSEL7_MASK 0xf0000000


//--------

#define HWIO_GPIO8_PEROUT1_ADDR  0xF0010850  
#define HWIO_GPIO8_PEROUT1_GPIO8_PEROUT1_OUTSEL8_SHFT 0
#define HWIO_GPIO8_PEROUT1_GPIO8_PEROUT1_OUTSEL8_MASK 0x0000000f
#define HWIO_GPIO8_PEROUT1_GPIO8_PEROUT1_OUTSEL9_SHFT 4
#define HWIO_GPIO8_PEROUT1_GPIO8_PEROUT1_OUTSEL9_MASK 0x000000f0
#define HWIO_GPIO8_PEROUT1_GPIO8_PEROUT1_OUTSEL10_SHFT 8
#define HWIO_GPIO8_PEROUT1_GPIO8_PEROUT1_OUTSEL10_MASK 0x00000f00
#define HWIO_GPIO8_PEROUT1_GPIO8_PEROUT1_OUTSEL11_SHFT 12
#define HWIO_GPIO8_PEROUT1_GPIO8_PEROUT1_OUTSEL11_MASK 0x0000f000
#define HWIO_GPIO8_PEROUT1_GPIO8_PEROUT1_OUTSEL12_SHFT 16
#define HWIO_GPIO8_PEROUT1_GPIO8_PEROUT1_OUTSEL12_MASK 0x000f0000
#define HWIO_GPIO8_PEROUT1_GPIO8_PEROUT1_OUTSEL13_SHFT 20
#define HWIO_GPIO8_PEROUT1_GPIO8_PEROUT1_OUTSEL13_MASK 0x00f00000
#define HWIO_GPIO8_PEROUT1_GPIO8_PEROUT1_OUTSEL14_SHFT 24
#define HWIO_GPIO8_PEROUT1_GPIO8_PEROUT1_OUTSEL14_MASK 0x0f000000
#define HWIO_GPIO8_PEROUT1_GPIO8_PEROUT1_OUTSEL15_SHFT 28
#define HWIO_GPIO8_PEROUT1_GPIO8_PEROUT1_OUTSEL15_MASK 0xf0000000


//--------

#define HWIO_GPIO8_PDR0_ADDR  0xF0010854  
#define HWIO_GPIO8_PDR0_GPIO8_PDR0_PXPD0_SHFT 0
#define HWIO_GPIO8_PDR0_GPIO8_PDR0_PXPD0_MASK 0x00000003
#define HWIO_GPIO8_PDR0_GPIO8_PDR0_PXPD1_SHFT 4
#define HWIO_GPIO8_PDR0_GPIO8_PDR0_PXPD1_MASK 0x00000030
#define HWIO_GPIO8_PDR0_GPIO8_PDR0_PXPD2_SHFT 8
#define HWIO_GPIO8_PDR0_GPIO8_PDR0_PXPD2_MASK 0x00000300
#define HWIO_GPIO8_PDR0_GPIO8_PDR0_PXPD3_SHFT 12
#define HWIO_GPIO8_PDR0_GPIO8_PDR0_PXPD3_MASK 0x00003000
#define HWIO_GPIO8_PDR0_GPIO8_PDR0_PXPD4_SHFT 16
#define HWIO_GPIO8_PDR0_GPIO8_PDR0_PXPD4_MASK 0x00030000
#define HWIO_GPIO8_PDR0_GPIO8_PDR0_PXPD5_SHFT 20
#define HWIO_GPIO8_PDR0_GPIO8_PDR0_PXPD5_MASK 0x00300000
#define HWIO_GPIO8_PDR0_GPIO8_PDR0_PXPD6_SHFT 24
#define HWIO_GPIO8_PDR0_GPIO8_PDR0_PXPD6_MASK 0x03000000
#define HWIO_GPIO8_PDR0_GPIO8_PDR0_PXPD7_SHFT 28
#define HWIO_GPIO8_PDR0_GPIO8_PDR0_PXPD7_MASK 0x30000000


//--------

#define HWIO_GPIO8_PDR1_ADDR  0xF0010858  
#define HWIO_GPIO8_PDR1_GPIO8_PDR1_PXPD8_SHFT 0
#define HWIO_GPIO8_PDR1_GPIO8_PDR1_PXPD8_MASK 0x00000003
#define HWIO_GPIO8_PDR1_GPIO8_PDR1_PXPD9_SHFT 4
#define HWIO_GPIO8_PDR1_GPIO8_PDR1_PXPD9_MASK 0x00000030
#define HWIO_GPIO8_PDR1_GPIO8_PDR1_PXPD10_SHFT 8
#define HWIO_GPIO8_PDR1_GPIO8_PDR1_PXPD10_MASK 0x00000300
#define HWIO_GPIO8_PDR1_GPIO8_PDR1_PXPD11_SHFT 12
#define HWIO_GPIO8_PDR1_GPIO8_PDR1_PXPD11_MASK 0x00003000
#define HWIO_GPIO8_PDR1_GPIO8_PDR1_PXPD12_SHFT 16
#define HWIO_GPIO8_PDR1_GPIO8_PDR1_PXPD12_MASK 0x00030000
#define HWIO_GPIO8_PDR1_GPIO8_PDR1_PXPD13_SHFT 20
#define HWIO_GPIO8_PDR1_GPIO8_PDR1_PXPD13_MASK 0x00300000
#define HWIO_GPIO8_PDR1_GPIO8_PDR1_PXPD14_SHFT 24
#define HWIO_GPIO8_PDR1_GPIO8_PDR1_PXPD14_MASK 0x03000000
#define HWIO_GPIO8_PDR1_GPIO8_PDR1_PXPD15_SHFT 28
#define HWIO_GPIO8_PDR1_GPIO8_PDR1_PXPD15_MASK 0x30000000


//--------

#define HWIO_GPIO8_SDE_ADDR  0xF001085C  
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEN0_SHFT 0
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEN0_MASK 0x00000001
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEN1_SHFT 1
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEN1_MASK 0x00000002
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEN2_SHFT 2
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEN2_MASK 0x00000004
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEN3_SHFT 3
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEN3_MASK 0x00000008
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEN4_SHFT 4
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEN4_MASK 0x00000010
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEN5_SHFT 5
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEN5_MASK 0x00000020
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEN6_SHFT 6
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEN6_MASK 0x00000040
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEN7_SHFT 7
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEN7_MASK 0x00000080
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEN8_SHFT 8
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEN8_MASK 0x00000100
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEN9_SHFT 9
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEN9_MASK 0x00000200
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEN10_SHFT 10
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEN10_MASK 0x00000400
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEN11_SHFT 11
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEN11_MASK 0x00000800
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEN12_SHFT 12
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEN12_MASK 0x00001000
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEN13_SHFT 13
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEN13_MASK 0x00002000
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEN14_SHFT 14
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEN14_MASK 0x00004000
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEN15_SHFT 15
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEN15_MASK 0x00008000
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEF0_SHFT 16
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEF0_MASK 0x00010000
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEF1_SHFT 17
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEF1_MASK 0x00020000
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEF2_SHFT 18
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEF2_MASK 0x00040000
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEF3_SHFT 19
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEF3_MASK 0x00080000
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEF4_SHFT 20
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEF4_MASK 0x00100000
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEF5_SHFT 21
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEF5_MASK 0x00200000
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEF6_SHFT 22
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEF6_MASK 0x00400000
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEF7_SHFT 23
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEF7_MASK 0x00800000
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEF8_SHFT 24
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEF8_MASK 0x01000000
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEF9_SHFT 25
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEF9_MASK 0x02000000
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEF10_SHFT 26
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEF10_MASK 0x04000000
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEF11_SHFT 27
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEF11_MASK 0x08000000
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEF12_SHFT 28
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEF12_MASK 0x10000000
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEF13_SHFT 29
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEF13_MASK 0x20000000
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEF14_SHFT 30
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEF14_MASK 0x40000000
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEF15_SHFT 31
#define HWIO_GPIO8_SDE_GPIO8_SDE_SDEF15_MASK 0x80000000


//--------

#define HWIO_GPIO8_SDCTL_ADDR  0xF0010860  
#define HWIO_GPIO8_SDCTL_GPIO8_SDCTL_SWTRIG_SHFT 0
#define HWIO_GPIO8_SDCTL_GPIO8_SDCTL_SWTRIG_MASK 0x00000001
#define HWIO_GPIO8_SDCTL_GPIO8_SDCTL_LINKEN_SHFT 1
#define HWIO_GPIO8_SDCTL_GPIO8_SDCTL_LINKEN_MASK 0x00000002
#define HWIO_GPIO8_SDCTL_GPIO8_SDCTL_PSDEF_SHFT 2
#define HWIO_GPIO8_SDCTL_GPIO8_SDCTL_PSDEF_MASK 0x00000004


//--------

#define HWIO_GPIO8_ESR_ADDR  0xF0010864  
#define HWIO_GPIO8_ESR_GPIO8_ESR_EN0_SHFT 0
#define HWIO_GPIO8_ESR_GPIO8_ESR_EN0_MASK 0x00000001
#define HWIO_GPIO8_ESR_GPIO8_ESR_EN1_SHFT 1
#define HWIO_GPIO8_ESR_GPIO8_ESR_EN1_MASK 0x00000002
#define HWIO_GPIO8_ESR_GPIO8_ESR_EN2_SHFT 2
#define HWIO_GPIO8_ESR_GPIO8_ESR_EN2_MASK 0x00000004
#define HWIO_GPIO8_ESR_GPIO8_ESR_EN3_SHFT 3
#define HWIO_GPIO8_ESR_GPIO8_ESR_EN3_MASK 0x00000008
#define HWIO_GPIO8_ESR_GPIO8_ESR_EN4_SHFT 4
#define HWIO_GPIO8_ESR_GPIO8_ESR_EN4_MASK 0x00000010
#define HWIO_GPIO8_ESR_GPIO8_ESR_EN5_SHFT 5
#define HWIO_GPIO8_ESR_GPIO8_ESR_EN5_MASK 0x00000020
#define HWIO_GPIO8_ESR_GPIO8_ESR_EN6_SHFT 6
#define HWIO_GPIO8_ESR_GPIO8_ESR_EN6_MASK 0x00000040
#define HWIO_GPIO8_ESR_GPIO8_ESR_EN7_SHFT 7
#define HWIO_GPIO8_ESR_GPIO8_ESR_EN7_MASK 0x00000080
#define HWIO_GPIO8_ESR_GPIO8_ESR_EN8_SHFT 8
#define HWIO_GPIO8_ESR_GPIO8_ESR_EN8_MASK 0x00000100
#define HWIO_GPIO8_ESR_GPIO8_ESR_EN9_SHFT 9
#define HWIO_GPIO8_ESR_GPIO8_ESR_EN9_MASK 0x00000200
#define HWIO_GPIO8_ESR_GPIO8_ESR_EN10_SHFT 10
#define HWIO_GPIO8_ESR_GPIO8_ESR_EN10_MASK 0x00000400
#define HWIO_GPIO8_ESR_GPIO8_ESR_EN11_SHFT 11
#define HWIO_GPIO8_ESR_GPIO8_ESR_EN11_MASK 0x00000800
#define HWIO_GPIO8_ESR_GPIO8_ESR_EN12_SHFT 12
#define HWIO_GPIO8_ESR_GPIO8_ESR_EN12_MASK 0x00001000
#define HWIO_GPIO8_ESR_GPIO8_ESR_EN13_SHFT 13
#define HWIO_GPIO8_ESR_GPIO8_ESR_EN13_MASK 0x00002000
#define HWIO_GPIO8_ESR_GPIO8_ESR_EN14_SHFT 14
#define HWIO_GPIO8_ESR_GPIO8_ESR_EN14_MASK 0x00004000
#define HWIO_GPIO8_ESR_GPIO8_ESR_EN15_SHFT 15
#define HWIO_GPIO8_ESR_GPIO8_ESR_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO8_LOCK_ADDR  0xF0010868  
#define HWIO_GPIO8_LOCK_GPIO8_LOCK_P0LCK_SHFT 0
#define HWIO_GPIO8_LOCK_GPIO8_LOCK_P0LCK_MASK 0x00000001
#define HWIO_GPIO8_LOCK_GPIO8_LOCK_P1LCK_SHFT 1
#define HWIO_GPIO8_LOCK_GPIO8_LOCK_P1LCK_MASK 0x00000002
#define HWIO_GPIO8_LOCK_GPIO8_LOCK_P2LCK_SHFT 2
#define HWIO_GPIO8_LOCK_GPIO8_LOCK_P2LCK_MASK 0x00000004
#define HWIO_GPIO8_LOCK_GPIO8_LOCK_P3LCK_SHFT 3
#define HWIO_GPIO8_LOCK_GPIO8_LOCK_P3LCK_MASK 0x00000008
#define HWIO_GPIO8_LOCK_GPIO8_LOCK_P4LCK_SHFT 4
#define HWIO_GPIO8_LOCK_GPIO8_LOCK_P4LCK_MASK 0x00000010
#define HWIO_GPIO8_LOCK_GPIO8_LOCK_P5LCK_SHFT 5
#define HWIO_GPIO8_LOCK_GPIO8_LOCK_P5LCK_MASK 0x00000020
#define HWIO_GPIO8_LOCK_GPIO8_LOCK_P6LCK_SHFT 6
#define HWIO_GPIO8_LOCK_GPIO8_LOCK_P6LCK_MASK 0x00000040
#define HWIO_GPIO8_LOCK_GPIO8_LOCK_P7LCK_SHFT 7
#define HWIO_GPIO8_LOCK_GPIO8_LOCK_P7LCK_MASK 0x00000080
#define HWIO_GPIO8_LOCK_GPIO8_LOCK_P8LCK_SHFT 8
#define HWIO_GPIO8_LOCK_GPIO8_LOCK_P8LCK_MASK 0x00000100
#define HWIO_GPIO8_LOCK_GPIO8_LOCK_P9LCK_SHFT 9
#define HWIO_GPIO8_LOCK_GPIO8_LOCK_P9LCK_MASK 0x00000200
#define HWIO_GPIO8_LOCK_GPIO8_LOCK_P10LCK_SHFT 10
#define HWIO_GPIO8_LOCK_GPIO8_LOCK_P10LCK_MASK 0x00000400
#define HWIO_GPIO8_LOCK_GPIO8_LOCK_P11LCK_SHFT 11
#define HWIO_GPIO8_LOCK_GPIO8_LOCK_P11LCK_MASK 0x00000800
#define HWIO_GPIO8_LOCK_GPIO8_LOCK_P12LCK_SHFT 12
#define HWIO_GPIO8_LOCK_GPIO8_LOCK_P12LCK_MASK 0x00001000
#define HWIO_GPIO8_LOCK_GPIO8_LOCK_P13LCK_SHFT 13
#define HWIO_GPIO8_LOCK_GPIO8_LOCK_P13LCK_MASK 0x00002000
#define HWIO_GPIO8_LOCK_GPIO8_LOCK_P14LCK_SHFT 14
#define HWIO_GPIO8_LOCK_GPIO8_LOCK_P14LCK_MASK 0x00004000
#define HWIO_GPIO8_LOCK_GPIO8_LOCK_P15LCK_SHFT 15
#define HWIO_GPIO8_LOCK_GPIO8_LOCK_P15LCK_MASK 0x00008000
#define HWIO_GPIO8_LOCK_GPIO8_LOCK_PXLCKKEY_SHFT 16
#define HWIO_GPIO8_LOCK_GPIO8_LOCK_PXLCKKEY_MASK 0xffff0000


//--------

#define HWIO_GPIO8_SDETRMOD_ADDR  0xF001086C  
#define HWIO_GPIO8_SDETRMOD_GPIO8_SDETRMOD_TGSEL0_SHFT 0
#define HWIO_GPIO8_SDETRMOD_GPIO8_SDETRMOD_TGSEL0_MASK 0x00000001
#define HWIO_GPIO8_SDETRMOD_GPIO8_SDETRMOD_TGSEL1_SHFT 1
#define HWIO_GPIO8_SDETRMOD_GPIO8_SDETRMOD_TGSEL1_MASK 0x00000002
#define HWIO_GPIO8_SDETRMOD_GPIO8_SDETRMOD_TGSEL2_SHFT 2
#define HWIO_GPIO8_SDETRMOD_GPIO8_SDETRMOD_TGSEL2_MASK 0x00000004
#define HWIO_GPIO8_SDETRMOD_GPIO8_SDETRMOD_TGSEL3_SHFT 3
#define HWIO_GPIO8_SDETRMOD_GPIO8_SDETRMOD_TGSEL3_MASK 0x00000008
#define HWIO_GPIO8_SDETRMOD_GPIO8_SDETRMOD_TGSEL4_SHFT 4
#define HWIO_GPIO8_SDETRMOD_GPIO8_SDETRMOD_TGSEL4_MASK 0x00000010
#define HWIO_GPIO8_SDETRMOD_GPIO8_SDETRMOD_TGSEL5_SHFT 5
#define HWIO_GPIO8_SDETRMOD_GPIO8_SDETRMOD_TGSEL5_MASK 0x00000020
#define HWIO_GPIO8_SDETRMOD_GPIO8_SDETRMOD_TGSEL6_SHFT 6
#define HWIO_GPIO8_SDETRMOD_GPIO8_SDETRMOD_TGSEL6_MASK 0x00000040
#define HWIO_GPIO8_SDETRMOD_GPIO8_SDETRMOD_TGSEL7_SHFT 7
#define HWIO_GPIO8_SDETRMOD_GPIO8_SDETRMOD_TGSEL7_MASK 0x00000080
#define HWIO_GPIO8_SDETRMOD_GPIO8_SDETRMOD_TGSEL8_SHFT 8
#define HWIO_GPIO8_SDETRMOD_GPIO8_SDETRMOD_TGSEL8_MASK 0x00000100
#define HWIO_GPIO8_SDETRMOD_GPIO8_SDETRMOD_TGSEL9_SHFT 9
#define HWIO_GPIO8_SDETRMOD_GPIO8_SDETRMOD_TGSEL9_MASK 0x00000200
#define HWIO_GPIO8_SDETRMOD_GPIO8_SDETRMOD_TGSEL10_SHFT 10
#define HWIO_GPIO8_SDETRMOD_GPIO8_SDETRMOD_TGSEL10_MASK 0x00000400
#define HWIO_GPIO8_SDETRMOD_GPIO8_SDETRMOD_TGSEL11_SHFT 11
#define HWIO_GPIO8_SDETRMOD_GPIO8_SDETRMOD_TGSEL11_MASK 0x00000800
#define HWIO_GPIO8_SDETRMOD_GPIO8_SDETRMOD_TGSEL12_SHFT 12
#define HWIO_GPIO8_SDETRMOD_GPIO8_SDETRMOD_TGSEL12_MASK 0x00001000
#define HWIO_GPIO8_SDETRMOD_GPIO8_SDETRMOD_TGSEL13_SHFT 13
#define HWIO_GPIO8_SDETRMOD_GPIO8_SDETRMOD_TGSEL13_MASK 0x00002000
#define HWIO_GPIO8_SDETRMOD_GPIO8_SDETRMOD_TGSEL14_SHFT 14
#define HWIO_GPIO8_SDETRMOD_GPIO8_SDETRMOD_TGSEL14_MASK 0x00004000
#define HWIO_GPIO8_SDETRMOD_GPIO8_SDETRMOD_TGSEL15_SHFT 15
#define HWIO_GPIO8_SDETRMOD_GPIO8_SDETRMOD_TGSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO8_PCSR_ADDR  0xF0010870  
#define HWIO_GPIO8_PCSR_GPIO8_PCSR_SEL0_SHFT 0
#define HWIO_GPIO8_PCSR_GPIO8_PCSR_SEL0_MASK 0x00000001
#define HWIO_GPIO8_PCSR_GPIO8_PCSR_SEL1_SHFT 1
#define HWIO_GPIO8_PCSR_GPIO8_PCSR_SEL1_MASK 0x00000002
#define HWIO_GPIO8_PCSR_GPIO8_PCSR_SEL2_SHFT 2
#define HWIO_GPIO8_PCSR_GPIO8_PCSR_SEL2_MASK 0x00000004
#define HWIO_GPIO8_PCSR_GPIO8_PCSR_SEL3_SHFT 3
#define HWIO_GPIO8_PCSR_GPIO8_PCSR_SEL3_MASK 0x00000008
#define HWIO_GPIO8_PCSR_GPIO8_PCSR_SEL4_SHFT 4
#define HWIO_GPIO8_PCSR_GPIO8_PCSR_SEL4_MASK 0x00000010
#define HWIO_GPIO8_PCSR_GPIO8_PCSR_SEL5_SHFT 5
#define HWIO_GPIO8_PCSR_GPIO8_PCSR_SEL5_MASK 0x00000020
#define HWIO_GPIO8_PCSR_GPIO8_PCSR_SEL6_SHFT 6
#define HWIO_GPIO8_PCSR_GPIO8_PCSR_SEL6_MASK 0x00000040
#define HWIO_GPIO8_PCSR_GPIO8_PCSR_SEL7_SHFT 7
#define HWIO_GPIO8_PCSR_GPIO8_PCSR_SEL7_MASK 0x00000080
#define HWIO_GPIO8_PCSR_GPIO8_PCSR_SEL8_SHFT 8
#define HWIO_GPIO8_PCSR_GPIO8_PCSR_SEL8_MASK 0x00000100
#define HWIO_GPIO8_PCSR_GPIO8_PCSR_SEL9_SHFT 9
#define HWIO_GPIO8_PCSR_GPIO8_PCSR_SEL9_MASK 0x00000200
#define HWIO_GPIO8_PCSR_GPIO8_PCSR_SEL10_SHFT 10
#define HWIO_GPIO8_PCSR_GPIO8_PCSR_SEL10_MASK 0x00000400
#define HWIO_GPIO8_PCSR_GPIO8_PCSR_SEL11_SHFT 11
#define HWIO_GPIO8_PCSR_GPIO8_PCSR_SEL11_MASK 0x00000800
#define HWIO_GPIO8_PCSR_GPIO8_PCSR_SEL12_SHFT 12
#define HWIO_GPIO8_PCSR_GPIO8_PCSR_SEL12_MASK 0x00001000
#define HWIO_GPIO8_PCSR_GPIO8_PCSR_SEL13_SHFT 13
#define HWIO_GPIO8_PCSR_GPIO8_PCSR_SEL13_MASK 0x00002000
#define HWIO_GPIO8_PCSR_GPIO8_PCSR_SEL14_SHFT 14
#define HWIO_GPIO8_PCSR_GPIO8_PCSR_SEL14_MASK 0x00004000
#define HWIO_GPIO8_PCSR_GPIO8_PCSR_SEL15_SHFT 15
#define HWIO_GPIO8_PCSR_GPIO8_PCSR_SEL15_MASK 0x00008000


//--------

#define HWIO_GPIO8_INEN_ADDR  0xF0010874  
#define HWIO_GPIO8_INEN_GPIO8_INEN_EN0_SHFT 0
#define HWIO_GPIO8_INEN_GPIO8_INEN_EN0_MASK 0x00000001
#define HWIO_GPIO8_INEN_GPIO8_INEN_EN1_SHFT 1
#define HWIO_GPIO8_INEN_GPIO8_INEN_EN1_MASK 0x00000002
#define HWIO_GPIO8_INEN_GPIO8_INEN_EN2_SHFT 2
#define HWIO_GPIO8_INEN_GPIO8_INEN_EN2_MASK 0x00000004
#define HWIO_GPIO8_INEN_GPIO8_INEN_EN3_SHFT 3
#define HWIO_GPIO8_INEN_GPIO8_INEN_EN3_MASK 0x00000008
#define HWIO_GPIO8_INEN_GPIO8_INEN_EN4_SHFT 4
#define HWIO_GPIO8_INEN_GPIO8_INEN_EN4_MASK 0x00000010
#define HWIO_GPIO8_INEN_GPIO8_INEN_EN5_SHFT 5
#define HWIO_GPIO8_INEN_GPIO8_INEN_EN5_MASK 0x00000020
#define HWIO_GPIO8_INEN_GPIO8_INEN_EN6_SHFT 6
#define HWIO_GPIO8_INEN_GPIO8_INEN_EN6_MASK 0x00000040
#define HWIO_GPIO8_INEN_GPIO8_INEN_EN7_SHFT 7
#define HWIO_GPIO8_INEN_GPIO8_INEN_EN7_MASK 0x00000080
#define HWIO_GPIO8_INEN_GPIO8_INEN_EN8_SHFT 8
#define HWIO_GPIO8_INEN_GPIO8_INEN_EN8_MASK 0x00000100
#define HWIO_GPIO8_INEN_GPIO8_INEN_EN9_SHFT 9
#define HWIO_GPIO8_INEN_GPIO8_INEN_EN9_MASK 0x00000200
#define HWIO_GPIO8_INEN_GPIO8_INEN_EN10_SHFT 10
#define HWIO_GPIO8_INEN_GPIO8_INEN_EN10_MASK 0x00000400
#define HWIO_GPIO8_INEN_GPIO8_INEN_EN11_SHFT 11
#define HWIO_GPIO8_INEN_GPIO8_INEN_EN11_MASK 0x00000800
#define HWIO_GPIO8_INEN_GPIO8_INEN_EN12_SHFT 12
#define HWIO_GPIO8_INEN_GPIO8_INEN_EN12_MASK 0x00001000
#define HWIO_GPIO8_INEN_GPIO8_INEN_EN13_SHFT 13
#define HWIO_GPIO8_INEN_GPIO8_INEN_EN13_MASK 0x00002000
#define HWIO_GPIO8_INEN_GPIO8_INEN_EN14_SHFT 14
#define HWIO_GPIO8_INEN_GPIO8_INEN_EN14_MASK 0x00004000
#define HWIO_GPIO8_INEN_GPIO8_INEN_EN15_SHFT 15
#define HWIO_GPIO8_INEN_GPIO8_INEN_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO8_PUDRST_ADDR  0xF0010878  
#define HWIO_GPIO8_PUDRST_GPIO8_PUDRST_PDSEL0_SHFT 0
#define HWIO_GPIO8_PUDRST_GPIO8_PUDRST_PDSEL0_MASK 0x00000001
#define HWIO_GPIO8_PUDRST_GPIO8_PUDRST_PDSEL1_SHFT 1
#define HWIO_GPIO8_PUDRST_GPIO8_PUDRST_PDSEL1_MASK 0x00000002
#define HWIO_GPIO8_PUDRST_GPIO8_PUDRST_PDSEL2_SHFT 2
#define HWIO_GPIO8_PUDRST_GPIO8_PUDRST_PDSEL2_MASK 0x00000004
#define HWIO_GPIO8_PUDRST_GPIO8_PUDRST_PDSEL3_SHFT 3
#define HWIO_GPIO8_PUDRST_GPIO8_PUDRST_PDSEL3_MASK 0x00000008
#define HWIO_GPIO8_PUDRST_GPIO8_PUDRST_PDSEL4_SHFT 4
#define HWIO_GPIO8_PUDRST_GPIO8_PUDRST_PDSEL4_MASK 0x00000010
#define HWIO_GPIO8_PUDRST_GPIO8_PUDRST_PDSEL5_SHFT 5
#define HWIO_GPIO8_PUDRST_GPIO8_PUDRST_PDSEL5_MASK 0x00000020
#define HWIO_GPIO8_PUDRST_GPIO8_PUDRST_PDSEL6_SHFT 6
#define HWIO_GPIO8_PUDRST_GPIO8_PUDRST_PDSEL6_MASK 0x00000040
#define HWIO_GPIO8_PUDRST_GPIO8_PUDRST_PDSEL7_SHFT 7
#define HWIO_GPIO8_PUDRST_GPIO8_PUDRST_PDSEL7_MASK 0x00000080
#define HWIO_GPIO8_PUDRST_GPIO8_PUDRST_PDSEL8_SHFT 8
#define HWIO_GPIO8_PUDRST_GPIO8_PUDRST_PDSEL8_MASK 0x00000100
#define HWIO_GPIO8_PUDRST_GPIO8_PUDRST_PDSEL9_SHFT 9
#define HWIO_GPIO8_PUDRST_GPIO8_PUDRST_PDSEL9_MASK 0x00000200
#define HWIO_GPIO8_PUDRST_GPIO8_PUDRST_PDSEL10_SHFT 10
#define HWIO_GPIO8_PUDRST_GPIO8_PUDRST_PDSEL10_MASK 0x00000400
#define HWIO_GPIO8_PUDRST_GPIO8_PUDRST_PDSEL11_SHFT 11
#define HWIO_GPIO8_PUDRST_GPIO8_PUDRST_PDSEL11_MASK 0x00000800
#define HWIO_GPIO8_PUDRST_GPIO8_PUDRST_PDSEL12_SHFT 12
#define HWIO_GPIO8_PUDRST_GPIO8_PUDRST_PDSEL12_MASK 0x00001000
#define HWIO_GPIO8_PUDRST_GPIO8_PUDRST_PDSEL13_SHFT 13
#define HWIO_GPIO8_PUDRST_GPIO8_PUDRST_PDSEL13_MASK 0x00002000
#define HWIO_GPIO8_PUDRST_GPIO8_PUDRST_PDSEL14_SHFT 14
#define HWIO_GPIO8_PUDRST_GPIO8_PUDRST_PDSEL14_MASK 0x00004000
#define HWIO_GPIO8_PUDRST_GPIO8_PUDRST_PDSEL15_SHFT 15
#define HWIO_GPIO8_PUDRST_GPIO8_PUDRST_PDSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO9_INFO_ADDR  0xF0010900  
#define HWIO_GPIO9_INFO_GPIO9_INFO_MODREV_SHFT 0
#define HWIO_GPIO9_INFO_GPIO9_INFO_MODREV_MASK 0x000000ff
#define HWIO_GPIO9_INFO_GPIO9_INFO_MODTYPE_SHFT 8
#define HWIO_GPIO9_INFO_GPIO9_INFO_MODTYPE_MASK 0x0000ff00
#define HWIO_GPIO9_INFO_GPIO9_INFO_MODNUMBER_SHFT 16
#define HWIO_GPIO9_INFO_GPIO9_INFO_MODNUMBER_MASK 0xffff0000


//--------

#define HWIO_GPIO9_ACES0_ADDR  0xF0010904  
#define HWIO_GPIO9_ACES0_GPIO9_ACES0_EN0_SHFT 0
#define HWIO_GPIO9_ACES0_GPIO9_ACES0_EN0_MASK 0x00000001
#define HWIO_GPIO9_ACES0_GPIO9_ACES0_EN1_SHFT 1
#define HWIO_GPIO9_ACES0_GPIO9_ACES0_EN1_MASK 0x00000002
#define HWIO_GPIO9_ACES0_GPIO9_ACES0_EN2_SHFT 2
#define HWIO_GPIO9_ACES0_GPIO9_ACES0_EN2_MASK 0x00000004
#define HWIO_GPIO9_ACES0_GPIO9_ACES0_EN3_SHFT 3
#define HWIO_GPIO9_ACES0_GPIO9_ACES0_EN3_MASK 0x00000008
#define HWIO_GPIO9_ACES0_GPIO9_ACES0_EN4_SHFT 4
#define HWIO_GPIO9_ACES0_GPIO9_ACES0_EN4_MASK 0x00000010
#define HWIO_GPIO9_ACES0_GPIO9_ACES0_EN5_SHFT 5
#define HWIO_GPIO9_ACES0_GPIO9_ACES0_EN5_MASK 0x00000020
#define HWIO_GPIO9_ACES0_GPIO9_ACES0_EN6_SHFT 6
#define HWIO_GPIO9_ACES0_GPIO9_ACES0_EN6_MASK 0x00000040
#define HWIO_GPIO9_ACES0_GPIO9_ACES0_EN7_SHFT 7
#define HWIO_GPIO9_ACES0_GPIO9_ACES0_EN7_MASK 0x00000080
#define HWIO_GPIO9_ACES0_GPIO9_ACES0_EN8_SHFT 8
#define HWIO_GPIO9_ACES0_GPIO9_ACES0_EN8_MASK 0x00000100
#define HWIO_GPIO9_ACES0_GPIO9_ACES0_EN9_SHFT 9
#define HWIO_GPIO9_ACES0_GPIO9_ACES0_EN9_MASK 0x00000200
#define HWIO_GPIO9_ACES0_GPIO9_ACES0_EN10_SHFT 10
#define HWIO_GPIO9_ACES0_GPIO9_ACES0_EN10_MASK 0x00000400
#define HWIO_GPIO9_ACES0_GPIO9_ACES0_EN11_SHFT 11
#define HWIO_GPIO9_ACES0_GPIO9_ACES0_EN11_MASK 0x00000800
#define HWIO_GPIO9_ACES0_GPIO9_ACES0_EN12_SHFT 12
#define HWIO_GPIO9_ACES0_GPIO9_ACES0_EN12_MASK 0x00001000
#define HWIO_GPIO9_ACES0_GPIO9_ACES0_EN13_SHFT 13
#define HWIO_GPIO9_ACES0_GPIO9_ACES0_EN13_MASK 0x00002000
#define HWIO_GPIO9_ACES0_GPIO9_ACES0_EN14_SHFT 14
#define HWIO_GPIO9_ACES0_GPIO9_ACES0_EN14_MASK 0x00004000
#define HWIO_GPIO9_ACES0_GPIO9_ACES0_EN15_SHFT 15
#define HWIO_GPIO9_ACES0_GPIO9_ACES0_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO9_ACES1_ADDR  0xF0010908  


//--------

#define HWIO_GPIO9_PIR_ADDR  0xF001090C  
#define HWIO_GPIO9_PIR_GPIO9_PIR_PXPIR0_SHFT 0
#define HWIO_GPIO9_PIR_GPIO9_PIR_PXPIR0_MASK 0x00000001
#define HWIO_GPIO9_PIR_GPIO9_PIR_PXPIR1_SHFT 1
#define HWIO_GPIO9_PIR_GPIO9_PIR_PXPIR1_MASK 0x00000002
#define HWIO_GPIO9_PIR_GPIO9_PIR_PXPIR2_SHFT 2
#define HWIO_GPIO9_PIR_GPIO9_PIR_PXPIR2_MASK 0x00000004
#define HWIO_GPIO9_PIR_GPIO9_PIR_PXPIR3_SHFT 3
#define HWIO_GPIO9_PIR_GPIO9_PIR_PXPIR3_MASK 0x00000008
#define HWIO_GPIO9_PIR_GPIO9_PIR_PXPIR4_SHFT 4
#define HWIO_GPIO9_PIR_GPIO9_PIR_PXPIR4_MASK 0x00000010
#define HWIO_GPIO9_PIR_GPIO9_PIR_PXPIR5_SHFT 5
#define HWIO_GPIO9_PIR_GPIO9_PIR_PXPIR5_MASK 0x00000020
#define HWIO_GPIO9_PIR_GPIO9_PIR_PXPIR6_SHFT 6
#define HWIO_GPIO9_PIR_GPIO9_PIR_PXPIR6_MASK 0x00000040
#define HWIO_GPIO9_PIR_GPIO9_PIR_PXPIR7_SHFT 7
#define HWIO_GPIO9_PIR_GPIO9_PIR_PXPIR7_MASK 0x00000080
#define HWIO_GPIO9_PIR_GPIO9_PIR_PXPIR8_SHFT 8
#define HWIO_GPIO9_PIR_GPIO9_PIR_PXPIR8_MASK 0x00000100
#define HWIO_GPIO9_PIR_GPIO9_PIR_PXPIR9_SHFT 9
#define HWIO_GPIO9_PIR_GPIO9_PIR_PXPIR9_MASK 0x00000200
#define HWIO_GPIO9_PIR_GPIO9_PIR_PXPIR10_SHFT 10
#define HWIO_GPIO9_PIR_GPIO9_PIR_PXPIR10_MASK 0x00000400
#define HWIO_GPIO9_PIR_GPIO9_PIR_PXPIR11_SHFT 11
#define HWIO_GPIO9_PIR_GPIO9_PIR_PXPIR11_MASK 0x00000800
#define HWIO_GPIO9_PIR_GPIO9_PIR_PXPIR12_SHFT 12
#define HWIO_GPIO9_PIR_GPIO9_PIR_PXPIR12_MASK 0x00001000
#define HWIO_GPIO9_PIR_GPIO9_PIR_PXPIR13_SHFT 13
#define HWIO_GPIO9_PIR_GPIO9_PIR_PXPIR13_MASK 0x00002000
#define HWIO_GPIO9_PIR_GPIO9_PIR_PXPIR14_SHFT 14
#define HWIO_GPIO9_PIR_GPIO9_PIR_PXPIR14_MASK 0x00004000
#define HWIO_GPIO9_PIR_GPIO9_PIR_PXPIR15_SHFT 15
#define HWIO_GPIO9_PIR_GPIO9_PIR_PXPIR15_MASK 0x00008000


//--------

#define HWIO_GPIO9_POR_ADDR  0xF0010910  
#define HWIO_GPIO9_POR_GPIO9_POR_PXPOR0_SHFT 0
#define HWIO_GPIO9_POR_GPIO9_POR_PXPOR0_MASK 0x00000001
#define HWIO_GPIO9_POR_GPIO9_POR_PXPOR1_SHFT 1
#define HWIO_GPIO9_POR_GPIO9_POR_PXPOR1_MASK 0x00000002
#define HWIO_GPIO9_POR_GPIO9_POR_PXPOR2_SHFT 2
#define HWIO_GPIO9_POR_GPIO9_POR_PXPOR2_MASK 0x00000004
#define HWIO_GPIO9_POR_GPIO9_POR_PXPOR3_SHFT 3
#define HWIO_GPIO9_POR_GPIO9_POR_PXPOR3_MASK 0x00000008
#define HWIO_GPIO9_POR_GPIO9_POR_PXPOR4_SHFT 4
#define HWIO_GPIO9_POR_GPIO9_POR_PXPOR4_MASK 0x00000010
#define HWIO_GPIO9_POR_GPIO9_POR_PXPOR5_SHFT 5
#define HWIO_GPIO9_POR_GPIO9_POR_PXPOR5_MASK 0x00000020
#define HWIO_GPIO9_POR_GPIO9_POR_PXPOR6_SHFT 6
#define HWIO_GPIO9_POR_GPIO9_POR_PXPOR6_MASK 0x00000040
#define HWIO_GPIO9_POR_GPIO9_POR_PXPOR7_SHFT 7
#define HWIO_GPIO9_POR_GPIO9_POR_PXPOR7_MASK 0x00000080
#define HWIO_GPIO9_POR_GPIO9_POR_PXPOR8_SHFT 8
#define HWIO_GPIO9_POR_GPIO9_POR_PXPOR8_MASK 0x00000100
#define HWIO_GPIO9_POR_GPIO9_POR_PXPOR9_SHFT 9
#define HWIO_GPIO9_POR_GPIO9_POR_PXPOR9_MASK 0x00000200
#define HWIO_GPIO9_POR_GPIO9_POR_PXPOR10_SHFT 10
#define HWIO_GPIO9_POR_GPIO9_POR_PXPOR10_MASK 0x00000400
#define HWIO_GPIO9_POR_GPIO9_POR_PXPOR11_SHFT 11
#define HWIO_GPIO9_POR_GPIO9_POR_PXPOR11_MASK 0x00000800
#define HWIO_GPIO9_POR_GPIO9_POR_PXPOR12_SHFT 12
#define HWIO_GPIO9_POR_GPIO9_POR_PXPOR12_MASK 0x00001000
#define HWIO_GPIO9_POR_GPIO9_POR_PXPOR13_SHFT 13
#define HWIO_GPIO9_POR_GPIO9_POR_PXPOR13_MASK 0x00002000
#define HWIO_GPIO9_POR_GPIO9_POR_PXPOR14_SHFT 14
#define HWIO_GPIO9_POR_GPIO9_POR_PXPOR14_MASK 0x00004000
#define HWIO_GPIO9_POR_GPIO9_POR_PXPOR15_SHFT 15
#define HWIO_GPIO9_POR_GPIO9_POR_PXPOR15_MASK 0x00008000


//--------

#define HWIO_GPIO9_POSCR_ADDR  0xF0010914  
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PS0_SHFT 0
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PS0_MASK 0x00000001
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PS1_SHFT 1
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PS1_MASK 0x00000002
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PS2_SHFT 2
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PS2_MASK 0x00000004
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PS3_SHFT 3
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PS3_MASK 0x00000008
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PS4_SHFT 4
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PS4_MASK 0x00000010
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PS5_SHFT 5
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PS5_MASK 0x00000020
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PS6_SHFT 6
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PS6_MASK 0x00000040
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PS7_SHFT 7
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PS7_MASK 0x00000080
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PS8_SHFT 8
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PS8_MASK 0x00000100
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PS9_SHFT 9
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PS9_MASK 0x00000200
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PS10_SHFT 10
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PS10_MASK 0x00000400
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PS11_SHFT 11
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PS11_MASK 0x00000800
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PS12_SHFT 12
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PS12_MASK 0x00001000
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PS13_SHFT 13
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PS13_MASK 0x00002000
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PS14_SHFT 14
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PS14_MASK 0x00004000
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PS15_SHFT 15
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PS15_MASK 0x00008000
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PC0_SHFT 16
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PC0_MASK 0x00010000
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PC1_SHFT 17
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PC1_MASK 0x00020000
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PC2_SHFT 18
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PC2_MASK 0x00040000
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PC3_SHFT 19
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PC3_MASK 0x00080000
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PC4_SHFT 20
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PC4_MASK 0x00100000
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PC5_SHFT 21
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PC5_MASK 0x00200000
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PC6_SHFT 22
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PC6_MASK 0x00400000
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PC7_SHFT 23
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PC7_MASK 0x00800000
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PC8_SHFT 24
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PC8_MASK 0x01000000
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PC9_SHFT 25
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PC9_MASK 0x02000000
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PC10_SHFT 26
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PC10_MASK 0x04000000
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PC11_SHFT 27
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PC11_MASK 0x08000000
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PC12_SHFT 28
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PC12_MASK 0x10000000
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PC13_SHFT 29
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PC13_MASK 0x20000000
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PC14_SHFT 30
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PC14_MASK 0x40000000
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PC15_SHFT 31
#define HWIO_GPIO9_POSCR_GPIO9_POSCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO9_POSR_ADDR  0xF0010918  
#define HWIO_GPIO9_POSR_GPIO9_POSR_PS0_SHFT 0
#define HWIO_GPIO9_POSR_GPIO9_POSR_PS0_MASK 0x00000001
#define HWIO_GPIO9_POSR_GPIO9_POSR_PS1_SHFT 1
#define HWIO_GPIO9_POSR_GPIO9_POSR_PS1_MASK 0x00000002
#define HWIO_GPIO9_POSR_GPIO9_POSR_PS2_SHFT 2
#define HWIO_GPIO9_POSR_GPIO9_POSR_PS2_MASK 0x00000004
#define HWIO_GPIO9_POSR_GPIO9_POSR_PS3_SHFT 3
#define HWIO_GPIO9_POSR_GPIO9_POSR_PS3_MASK 0x00000008
#define HWIO_GPIO9_POSR_GPIO9_POSR_PS4_SHFT 4
#define HWIO_GPIO9_POSR_GPIO9_POSR_PS4_MASK 0x00000010
#define HWIO_GPIO9_POSR_GPIO9_POSR_PS5_SHFT 5
#define HWIO_GPIO9_POSR_GPIO9_POSR_PS5_MASK 0x00000020
#define HWIO_GPIO9_POSR_GPIO9_POSR_PS6_SHFT 6
#define HWIO_GPIO9_POSR_GPIO9_POSR_PS6_MASK 0x00000040
#define HWIO_GPIO9_POSR_GPIO9_POSR_PS7_SHFT 7
#define HWIO_GPIO9_POSR_GPIO9_POSR_PS7_MASK 0x00000080
#define HWIO_GPIO9_POSR_GPIO9_POSR_PS8_SHFT 8
#define HWIO_GPIO9_POSR_GPIO9_POSR_PS8_MASK 0x00000100
#define HWIO_GPIO9_POSR_GPIO9_POSR_PS9_SHFT 9
#define HWIO_GPIO9_POSR_GPIO9_POSR_PS9_MASK 0x00000200
#define HWIO_GPIO9_POSR_GPIO9_POSR_PS10_SHFT 10
#define HWIO_GPIO9_POSR_GPIO9_POSR_PS10_MASK 0x00000400
#define HWIO_GPIO9_POSR_GPIO9_POSR_PS11_SHFT 11
#define HWIO_GPIO9_POSR_GPIO9_POSR_PS11_MASK 0x00000800
#define HWIO_GPIO9_POSR_GPIO9_POSR_PS12_SHFT 12
#define HWIO_GPIO9_POSR_GPIO9_POSR_PS12_MASK 0x00001000
#define HWIO_GPIO9_POSR_GPIO9_POSR_PS13_SHFT 13
#define HWIO_GPIO9_POSR_GPIO9_POSR_PS13_MASK 0x00002000
#define HWIO_GPIO9_POSR_GPIO9_POSR_PS14_SHFT 14
#define HWIO_GPIO9_POSR_GPIO9_POSR_PS14_MASK 0x00004000
#define HWIO_GPIO9_POSR_GPIO9_POSR_PS15_SHFT 15
#define HWIO_GPIO9_POSR_GPIO9_POSR_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO9_POSR0_ADDR  0xF001091C  
#define HWIO_GPIO9_POSR0_GPIO9_POSR0_PS0_SHFT 0
#define HWIO_GPIO9_POSR0_GPIO9_POSR0_PS0_MASK 0x00000001
#define HWIO_GPIO9_POSR0_GPIO9_POSR0_PS1_SHFT 1
#define HWIO_GPIO9_POSR0_GPIO9_POSR0_PS1_MASK 0x00000002
#define HWIO_GPIO9_POSR0_GPIO9_POSR0_PS2_SHFT 2
#define HWIO_GPIO9_POSR0_GPIO9_POSR0_PS2_MASK 0x00000004
#define HWIO_GPIO9_POSR0_GPIO9_POSR0_PS3_SHFT 3
#define HWIO_GPIO9_POSR0_GPIO9_POSR0_PS3_MASK 0x00000008


//--------

#define HWIO_GPIO9_POSR4_ADDR  0xF0010920  
#define HWIO_GPIO9_POSR4_GPIO9_POSR4_PS4_SHFT 4
#define HWIO_GPIO9_POSR4_GPIO9_POSR4_PS4_MASK 0x00000010
#define HWIO_GPIO9_POSR4_GPIO9_POSR4_PS5_SHFT 5
#define HWIO_GPIO9_POSR4_GPIO9_POSR4_PS5_MASK 0x00000020
#define HWIO_GPIO9_POSR4_GPIO9_POSR4_PS6_SHFT 6
#define HWIO_GPIO9_POSR4_GPIO9_POSR4_PS6_MASK 0x00000040
#define HWIO_GPIO9_POSR4_GPIO9_POSR4_PS7_SHFT 7
#define HWIO_GPIO9_POSR4_GPIO9_POSR4_PS7_MASK 0x00000080


//--------

#define HWIO_GPIO9_POSR8_ADDR  0xF0010924  
#define HWIO_GPIO9_POSR8_GPIO9_POSR8_PS8_SHFT 8
#define HWIO_GPIO9_POSR8_GPIO9_POSR8_PS8_MASK 0x00000100
#define HWIO_GPIO9_POSR8_GPIO9_POSR8_PS9_SHFT 9
#define HWIO_GPIO9_POSR8_GPIO9_POSR8_PS9_MASK 0x00000200
#define HWIO_GPIO9_POSR8_GPIO9_POSR8_PS10_SHFT 10
#define HWIO_GPIO9_POSR8_GPIO9_POSR8_PS10_MASK 0x00000400
#define HWIO_GPIO9_POSR8_GPIO9_POSR8_PS11_SHFT 11
#define HWIO_GPIO9_POSR8_GPIO9_POSR8_PS11_MASK 0x00000800


//--------

#define HWIO_GPIO9_POSR12_ADDR  0xF0010928  
#define HWIO_GPIO9_POSR12_GPIO9_POSR12_PS12_SHFT 12
#define HWIO_GPIO9_POSR12_GPIO9_POSR12_PS12_MASK 0x00001000
#define HWIO_GPIO9_POSR12_GPIO9_POSR12_PS13_SHFT 13
#define HWIO_GPIO9_POSR12_GPIO9_POSR12_PS13_MASK 0x00002000
#define HWIO_GPIO9_POSR12_GPIO9_POSR12_PS14_SHFT 14
#define HWIO_GPIO9_POSR12_GPIO9_POSR12_PS14_MASK 0x00004000
#define HWIO_GPIO9_POSR12_GPIO9_POSR12_PS15_SHFT 15
#define HWIO_GPIO9_POSR12_GPIO9_POSR12_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO9_POCR_ADDR  0xF001092C  
#define HWIO_GPIO9_POCR_GPIO9_POCR_PC0_SHFT 16
#define HWIO_GPIO9_POCR_GPIO9_POCR_PC0_MASK 0x00010000
#define HWIO_GPIO9_POCR_GPIO9_POCR_PC1_SHFT 17
#define HWIO_GPIO9_POCR_GPIO9_POCR_PC1_MASK 0x00020000
#define HWIO_GPIO9_POCR_GPIO9_POCR_PC2_SHFT 18
#define HWIO_GPIO9_POCR_GPIO9_POCR_PC2_MASK 0x00040000
#define HWIO_GPIO9_POCR_GPIO9_POCR_PC3_SHFT 19
#define HWIO_GPIO9_POCR_GPIO9_POCR_PC3_MASK 0x00080000
#define HWIO_GPIO9_POCR_GPIO9_POCR_PC4_SHFT 20
#define HWIO_GPIO9_POCR_GPIO9_POCR_PC4_MASK 0x00100000
#define HWIO_GPIO9_POCR_GPIO9_POCR_PC5_SHFT 21
#define HWIO_GPIO9_POCR_GPIO9_POCR_PC5_MASK 0x00200000
#define HWIO_GPIO9_POCR_GPIO9_POCR_PC6_SHFT 22
#define HWIO_GPIO9_POCR_GPIO9_POCR_PC6_MASK 0x00400000
#define HWIO_GPIO9_POCR_GPIO9_POCR_PC7_SHFT 23
#define HWIO_GPIO9_POCR_GPIO9_POCR_PC7_MASK 0x00800000
#define HWIO_GPIO9_POCR_GPIO9_POCR_PC8_SHFT 24
#define HWIO_GPIO9_POCR_GPIO9_POCR_PC8_MASK 0x01000000
#define HWIO_GPIO9_POCR_GPIO9_POCR_PC9_SHFT 25
#define HWIO_GPIO9_POCR_GPIO9_POCR_PC9_MASK 0x02000000
#define HWIO_GPIO9_POCR_GPIO9_POCR_PC10_SHFT 26
#define HWIO_GPIO9_POCR_GPIO9_POCR_PC10_MASK 0x04000000
#define HWIO_GPIO9_POCR_GPIO9_POCR_PC11_SHFT 27
#define HWIO_GPIO9_POCR_GPIO9_POCR_PC11_MASK 0x08000000
#define HWIO_GPIO9_POCR_GPIO9_POCR_PC12_SHFT 28
#define HWIO_GPIO9_POCR_GPIO9_POCR_PC12_MASK 0x10000000
#define HWIO_GPIO9_POCR_GPIO9_POCR_PC13_SHFT 29
#define HWIO_GPIO9_POCR_GPIO9_POCR_PC13_MASK 0x20000000
#define HWIO_GPIO9_POCR_GPIO9_POCR_PC14_SHFT 30
#define HWIO_GPIO9_POCR_GPIO9_POCR_PC14_MASK 0x40000000
#define HWIO_GPIO9_POCR_GPIO9_POCR_PC15_SHFT 31
#define HWIO_GPIO9_POCR_GPIO9_POCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO9_POCR0_ADDR  0xF0010930  
#define HWIO_GPIO9_POCR0_GPIO9_POCR0_PC0_SHFT 16
#define HWIO_GPIO9_POCR0_GPIO9_POCR0_PC0_MASK 0x00010000
#define HWIO_GPIO9_POCR0_GPIO9_POCR0_PC1_SHFT 17
#define HWIO_GPIO9_POCR0_GPIO9_POCR0_PC1_MASK 0x00020000
#define HWIO_GPIO9_POCR0_GPIO9_POCR0_PC2_SHFT 18
#define HWIO_GPIO9_POCR0_GPIO9_POCR0_PC2_MASK 0x00040000
#define HWIO_GPIO9_POCR0_GPIO9_POCR0_PC3_SHFT 19
#define HWIO_GPIO9_POCR0_GPIO9_POCR0_PC3_MASK 0x00080000


//--------

#define HWIO_GPIO9_POCR4_ADDR  0xF0010934  
#define HWIO_GPIO9_POCR4_GPIO9_POCR4_PC4_SHFT 20
#define HWIO_GPIO9_POCR4_GPIO9_POCR4_PC4_MASK 0x00100000
#define HWIO_GPIO9_POCR4_GPIO9_POCR4_PC5_SHFT 21
#define HWIO_GPIO9_POCR4_GPIO9_POCR4_PC5_MASK 0x00200000
#define HWIO_GPIO9_POCR4_GPIO9_POCR4_PC6_SHFT 22
#define HWIO_GPIO9_POCR4_GPIO9_POCR4_PC6_MASK 0x00400000
#define HWIO_GPIO9_POCR4_GPIO9_POCR4_PC7_SHFT 23
#define HWIO_GPIO9_POCR4_GPIO9_POCR4_PC7_MASK 0x00800000


//--------

#define HWIO_GPIO9_POCR8_ADDR  0xF0010938  
#define HWIO_GPIO9_POCR8_GPIO9_POCR8_PC8_SHFT 24
#define HWIO_GPIO9_POCR8_GPIO9_POCR8_PC8_MASK 0x01000000
#define HWIO_GPIO9_POCR8_GPIO9_POCR8_PC9_SHFT 25
#define HWIO_GPIO9_POCR8_GPIO9_POCR8_PC9_MASK 0x02000000
#define HWIO_GPIO9_POCR8_GPIO9_POCR8_PC10_SHFT 26
#define HWIO_GPIO9_POCR8_GPIO9_POCR8_PC10_MASK 0x04000000
#define HWIO_GPIO9_POCR8_GPIO9_POCR8_PC11_SHFT 27
#define HWIO_GPIO9_POCR8_GPIO9_POCR8_PC11_MASK 0x08000000


//--------

#define HWIO_GPIO9_POCR12_ADDR  0xF001093C  
#define HWIO_GPIO9_POCR12_GPIO9_POCR12_PC12_SHFT 28
#define HWIO_GPIO9_POCR12_GPIO9_POCR12_PC12_MASK 0x10000000
#define HWIO_GPIO9_POCR12_GPIO9_POCR12_PC13_SHFT 29
#define HWIO_GPIO9_POCR12_GPIO9_POCR12_PC13_MASK 0x20000000
#define HWIO_GPIO9_POCR12_GPIO9_POCR12_PC14_SHFT 30
#define HWIO_GPIO9_POCR12_GPIO9_POCR12_PC14_MASK 0x40000000
#define HWIO_GPIO9_POCR12_GPIO9_POCR12_PC15_SHFT 31
#define HWIO_GPIO9_POCR12_GPIO9_POCR12_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO9_PUDEN_ADDR  0xF0010940  
#define HWIO_GPIO9_PUDEN_GPIO9_PUDEN_PXPUDEN0_SHFT 0
#define HWIO_GPIO9_PUDEN_GPIO9_PUDEN_PXPUDEN0_MASK 0x00000003
#define HWIO_GPIO9_PUDEN_GPIO9_PUDEN_PXPUDEN1_SHFT 2
#define HWIO_GPIO9_PUDEN_GPIO9_PUDEN_PXPUDEN1_MASK 0x0000000c
#define HWIO_GPIO9_PUDEN_GPIO9_PUDEN_PXPUDEN2_SHFT 4
#define HWIO_GPIO9_PUDEN_GPIO9_PUDEN_PXPUDEN2_MASK 0x00000030
#define HWIO_GPIO9_PUDEN_GPIO9_PUDEN_PXPUDEN3_SHFT 6
#define HWIO_GPIO9_PUDEN_GPIO9_PUDEN_PXPUDEN3_MASK 0x000000c0
#define HWIO_GPIO9_PUDEN_GPIO9_PUDEN_PXPUDEN4_SHFT 8
#define HWIO_GPIO9_PUDEN_GPIO9_PUDEN_PXPUDEN4_MASK 0x00000300
#define HWIO_GPIO9_PUDEN_GPIO9_PUDEN_PXPUDEN5_SHFT 10
#define HWIO_GPIO9_PUDEN_GPIO9_PUDEN_PXPUDEN5_MASK 0x00000c00
#define HWIO_GPIO9_PUDEN_GPIO9_PUDEN_PXPUDEN6_SHFT 12
#define HWIO_GPIO9_PUDEN_GPIO9_PUDEN_PXPUDEN6_MASK 0x00003000
#define HWIO_GPIO9_PUDEN_GPIO9_PUDEN_PXPUDEN7_SHFT 14
#define HWIO_GPIO9_PUDEN_GPIO9_PUDEN_PXPUDEN7_MASK 0x0000c000
#define HWIO_GPIO9_PUDEN_GPIO9_PUDEN_PXPUDEN8_SHFT 16
#define HWIO_GPIO9_PUDEN_GPIO9_PUDEN_PXPUDEN8_MASK 0x00030000
#define HWIO_GPIO9_PUDEN_GPIO9_PUDEN_PXPUDEN9_SHFT 18
#define HWIO_GPIO9_PUDEN_GPIO9_PUDEN_PXPUDEN9_MASK 0x000c0000
#define HWIO_GPIO9_PUDEN_GPIO9_PUDEN_PXPUDEN10_SHFT 20
#define HWIO_GPIO9_PUDEN_GPIO9_PUDEN_PXPUDEN10_MASK 0x00300000
#define HWIO_GPIO9_PUDEN_GPIO9_PUDEN_PXPUDEN11_SHFT 22
#define HWIO_GPIO9_PUDEN_GPIO9_PUDEN_PXPUDEN11_MASK 0x00c00000
#define HWIO_GPIO9_PUDEN_GPIO9_PUDEN_PXPUDEN12_SHFT 24
#define HWIO_GPIO9_PUDEN_GPIO9_PUDEN_PXPUDEN12_MASK 0x03000000
#define HWIO_GPIO9_PUDEN_GPIO9_PUDEN_PXPUDEN13_SHFT 26
#define HWIO_GPIO9_PUDEN_GPIO9_PUDEN_PXPUDEN13_MASK 0x0c000000
#define HWIO_GPIO9_PUDEN_GPIO9_PUDEN_PXPUDEN14_SHFT 28
#define HWIO_GPIO9_PUDEN_GPIO9_PUDEN_PXPUDEN14_MASK 0x30000000
#define HWIO_GPIO9_PUDEN_GPIO9_PUDEN_PXPUDEN15_SHFT 30
#define HWIO_GPIO9_PUDEN_GPIO9_PUDEN_PXPUDEN15_MASK 0xc0000000


//--------

#define HWIO_GPIO9_PODR_ADDR  0xF0010944  
#define HWIO_GPIO9_PODR_GPIO9_PODR_PXPODR0_SHFT 0
#define HWIO_GPIO9_PODR_GPIO9_PODR_PXPODR0_MASK 0x00000003
#define HWIO_GPIO9_PODR_GPIO9_PODR_PXPODR1_SHFT 2
#define HWIO_GPIO9_PODR_GPIO9_PODR_PXPODR1_MASK 0x0000000c
#define HWIO_GPIO9_PODR_GPIO9_PODR_PXPODR2_SHFT 4
#define HWIO_GPIO9_PODR_GPIO9_PODR_PXPODR2_MASK 0x00000030
#define HWIO_GPIO9_PODR_GPIO9_PODR_PXPODR3_SHFT 6
#define HWIO_GPIO9_PODR_GPIO9_PODR_PXPODR3_MASK 0x000000c0
#define HWIO_GPIO9_PODR_GPIO9_PODR_PXPODR4_SHFT 8
#define HWIO_GPIO9_PODR_GPIO9_PODR_PXPODR4_MASK 0x00000300
#define HWIO_GPIO9_PODR_GPIO9_PODR_PXPODR5_SHFT 10
#define HWIO_GPIO9_PODR_GPIO9_PODR_PXPODR5_MASK 0x00000c00
#define HWIO_GPIO9_PODR_GPIO9_PODR_PXPODR6_SHFT 12
#define HWIO_GPIO9_PODR_GPIO9_PODR_PXPODR6_MASK 0x00003000
#define HWIO_GPIO9_PODR_GPIO9_PODR_PXPODR7_SHFT 14
#define HWIO_GPIO9_PODR_GPIO9_PODR_PXPODR7_MASK 0x0000c000
#define HWIO_GPIO9_PODR_GPIO9_PODR_PXPODR8_SHFT 16
#define HWIO_GPIO9_PODR_GPIO9_PODR_PXPODR8_MASK 0x00030000
#define HWIO_GPIO9_PODR_GPIO9_PODR_PXPODR9_SHFT 18
#define HWIO_GPIO9_PODR_GPIO9_PODR_PXPODR9_MASK 0x000c0000
#define HWIO_GPIO9_PODR_GPIO9_PODR_PXPODR10_SHFT 20
#define HWIO_GPIO9_PODR_GPIO9_PODR_PXPODR10_MASK 0x00300000
#define HWIO_GPIO9_PODR_GPIO9_PODR_PXPODR11_SHFT 22
#define HWIO_GPIO9_PODR_GPIO9_PODR_PXPODR11_MASK 0x00c00000
#define HWIO_GPIO9_PODR_GPIO9_PODR_PXPODR12_SHFT 24
#define HWIO_GPIO9_PODR_GPIO9_PODR_PXPODR12_MASK 0x03000000
#define HWIO_GPIO9_PODR_GPIO9_PODR_PXPODR13_SHFT 26
#define HWIO_GPIO9_PODR_GPIO9_PODR_PXPODR13_MASK 0x0c000000
#define HWIO_GPIO9_PODR_GPIO9_PODR_PXPODR14_SHFT 28
#define HWIO_GPIO9_PODR_GPIO9_PODR_PXPODR14_MASK 0x30000000
#define HWIO_GPIO9_PODR_GPIO9_PODR_PXPODR15_SHFT 30
#define HWIO_GPIO9_PODR_GPIO9_PODR_PXPODR15_MASK 0xc0000000


//--------

#define HWIO_GPIO9_PMOD_ADDR  0xF0010948  
#define HWIO_GPIO9_PMOD_GPIO9_PMOD_PXMOD0_SHFT 0
#define HWIO_GPIO9_PMOD_GPIO9_PMOD_PXMOD0_MASK 0x00000003
#define HWIO_GPIO9_PMOD_GPIO9_PMOD_PXMOD1_SHFT 2
#define HWIO_GPIO9_PMOD_GPIO9_PMOD_PXMOD1_MASK 0x0000000c
#define HWIO_GPIO9_PMOD_GPIO9_PMOD_PXMOD2_SHFT 4
#define HWIO_GPIO9_PMOD_GPIO9_PMOD_PXMOD2_MASK 0x00000030
#define HWIO_GPIO9_PMOD_GPIO9_PMOD_PXMOD3_SHFT 6
#define HWIO_GPIO9_PMOD_GPIO9_PMOD_PXMOD3_MASK 0x000000c0
#define HWIO_GPIO9_PMOD_GPIO9_PMOD_PXMOD4_SHFT 8
#define HWIO_GPIO9_PMOD_GPIO9_PMOD_PXMOD4_MASK 0x00000300
#define HWIO_GPIO9_PMOD_GPIO9_PMOD_PXMOD5_SHFT 10
#define HWIO_GPIO9_PMOD_GPIO9_PMOD_PXMOD5_MASK 0x00000c00
#define HWIO_GPIO9_PMOD_GPIO9_PMOD_PXMOD6_SHFT 12
#define HWIO_GPIO9_PMOD_GPIO9_PMOD_PXMOD6_MASK 0x00003000
#define HWIO_GPIO9_PMOD_GPIO9_PMOD_PXMOD7_SHFT 14
#define HWIO_GPIO9_PMOD_GPIO9_PMOD_PXMOD7_MASK 0x0000c000
#define HWIO_GPIO9_PMOD_GPIO9_PMOD_PXMOD8_SHFT 16
#define HWIO_GPIO9_PMOD_GPIO9_PMOD_PXMOD8_MASK 0x00030000
#define HWIO_GPIO9_PMOD_GPIO9_PMOD_PXMOD9_SHFT 18
#define HWIO_GPIO9_PMOD_GPIO9_PMOD_PXMOD9_MASK 0x000c0000
#define HWIO_GPIO9_PMOD_GPIO9_PMOD_PXMOD10_SHFT 20
#define HWIO_GPIO9_PMOD_GPIO9_PMOD_PXMOD10_MASK 0x00300000
#define HWIO_GPIO9_PMOD_GPIO9_PMOD_PXMOD11_SHFT 22
#define HWIO_GPIO9_PMOD_GPIO9_PMOD_PXMOD11_MASK 0x00c00000
#define HWIO_GPIO9_PMOD_GPIO9_PMOD_PXMOD12_SHFT 24
#define HWIO_GPIO9_PMOD_GPIO9_PMOD_PXMOD12_MASK 0x03000000
#define HWIO_GPIO9_PMOD_GPIO9_PMOD_PXMOD13_SHFT 26
#define HWIO_GPIO9_PMOD_GPIO9_PMOD_PXMOD13_MASK 0x0c000000
#define HWIO_GPIO9_PMOD_GPIO9_PMOD_PXMOD14_SHFT 28
#define HWIO_GPIO9_PMOD_GPIO9_PMOD_PXMOD14_MASK 0x30000000
#define HWIO_GPIO9_PMOD_GPIO9_PMOD_PXMOD15_SHFT 30
#define HWIO_GPIO9_PMOD_GPIO9_PMOD_PXMOD15_MASK 0xc0000000


//--------

#define HWIO_GPIO9_PEROUT0_ADDR  0xF001094C  
#define HWIO_GPIO9_PEROUT0_GPIO9_PEROUT0_OUTSEL0_SHFT 0
#define HWIO_GPIO9_PEROUT0_GPIO9_PEROUT0_OUTSEL0_MASK 0x0000000f
#define HWIO_GPIO9_PEROUT0_GPIO9_PEROUT0_OUTSEL1_SHFT 4
#define HWIO_GPIO9_PEROUT0_GPIO9_PEROUT0_OUTSEL1_MASK 0x000000f0
#define HWIO_GPIO9_PEROUT0_GPIO9_PEROUT0_OUTSEL2_SHFT 8
#define HWIO_GPIO9_PEROUT0_GPIO9_PEROUT0_OUTSEL2_MASK 0x00000f00
#define HWIO_GPIO9_PEROUT0_GPIO9_PEROUT0_OUTSEL3_SHFT 12
#define HWIO_GPIO9_PEROUT0_GPIO9_PEROUT0_OUTSEL3_MASK 0x0000f000
#define HWIO_GPIO9_PEROUT0_GPIO9_PEROUT0_OUTSEL4_SHFT 16
#define HWIO_GPIO9_PEROUT0_GPIO9_PEROUT0_OUTSEL4_MASK 0x000f0000
#define HWIO_GPIO9_PEROUT0_GPIO9_PEROUT0_OUTSEL5_SHFT 20
#define HWIO_GPIO9_PEROUT0_GPIO9_PEROUT0_OUTSEL5_MASK 0x00f00000
#define HWIO_GPIO9_PEROUT0_GPIO9_PEROUT0_OUTSEL6_SHFT 24
#define HWIO_GPIO9_PEROUT0_GPIO9_PEROUT0_OUTSEL6_MASK 0x0f000000
#define HWIO_GPIO9_PEROUT0_GPIO9_PEROUT0_OUTSEL7_SHFT 28
#define HWIO_GPIO9_PEROUT0_GPIO9_PEROUT0_OUTSEL7_MASK 0xf0000000


//--------

#define HWIO_GPIO9_PEROUT1_ADDR  0xF0010950  
#define HWIO_GPIO9_PEROUT1_GPIO9_PEROUT1_OUTSEL8_SHFT 0
#define HWIO_GPIO9_PEROUT1_GPIO9_PEROUT1_OUTSEL8_MASK 0x0000000f
#define HWIO_GPIO9_PEROUT1_GPIO9_PEROUT1_OUTSEL9_SHFT 4
#define HWIO_GPIO9_PEROUT1_GPIO9_PEROUT1_OUTSEL9_MASK 0x000000f0
#define HWIO_GPIO9_PEROUT1_GPIO9_PEROUT1_OUTSEL10_SHFT 8
#define HWIO_GPIO9_PEROUT1_GPIO9_PEROUT1_OUTSEL10_MASK 0x00000f00
#define HWIO_GPIO9_PEROUT1_GPIO9_PEROUT1_OUTSEL11_SHFT 12
#define HWIO_GPIO9_PEROUT1_GPIO9_PEROUT1_OUTSEL11_MASK 0x0000f000
#define HWIO_GPIO9_PEROUT1_GPIO9_PEROUT1_OUTSEL12_SHFT 16
#define HWIO_GPIO9_PEROUT1_GPIO9_PEROUT1_OUTSEL12_MASK 0x000f0000
#define HWIO_GPIO9_PEROUT1_GPIO9_PEROUT1_OUTSEL13_SHFT 20
#define HWIO_GPIO9_PEROUT1_GPIO9_PEROUT1_OUTSEL13_MASK 0x00f00000
#define HWIO_GPIO9_PEROUT1_GPIO9_PEROUT1_OUTSEL14_SHFT 24
#define HWIO_GPIO9_PEROUT1_GPIO9_PEROUT1_OUTSEL14_MASK 0x0f000000
#define HWIO_GPIO9_PEROUT1_GPIO9_PEROUT1_OUTSEL15_SHFT 28
#define HWIO_GPIO9_PEROUT1_GPIO9_PEROUT1_OUTSEL15_MASK 0xf0000000


//--------

#define HWIO_GPIO9_PDR0_ADDR  0xF0010954  
#define HWIO_GPIO9_PDR0_GPIO9_PDR0_PXPD0_SHFT 0
#define HWIO_GPIO9_PDR0_GPIO9_PDR0_PXPD0_MASK 0x00000003
#define HWIO_GPIO9_PDR0_GPIO9_PDR0_PXPD1_SHFT 4
#define HWIO_GPIO9_PDR0_GPIO9_PDR0_PXPD1_MASK 0x00000030
#define HWIO_GPIO9_PDR0_GPIO9_PDR0_PXPD2_SHFT 8
#define HWIO_GPIO9_PDR0_GPIO9_PDR0_PXPD2_MASK 0x00000300
#define HWIO_GPIO9_PDR0_GPIO9_PDR0_PXPD3_SHFT 12
#define HWIO_GPIO9_PDR0_GPIO9_PDR0_PXPD3_MASK 0x00003000
#define HWIO_GPIO9_PDR0_GPIO9_PDR0_PXPD4_SHFT 16
#define HWIO_GPIO9_PDR0_GPIO9_PDR0_PXPD4_MASK 0x00030000
#define HWIO_GPIO9_PDR0_GPIO9_PDR0_PXPD5_SHFT 20
#define HWIO_GPIO9_PDR0_GPIO9_PDR0_PXPD5_MASK 0x00300000
#define HWIO_GPIO9_PDR0_GPIO9_PDR0_PXPD6_SHFT 24
#define HWIO_GPIO9_PDR0_GPIO9_PDR0_PXPD6_MASK 0x03000000
#define HWIO_GPIO9_PDR0_GPIO9_PDR0_PXPD7_SHFT 28
#define HWIO_GPIO9_PDR0_GPIO9_PDR0_PXPD7_MASK 0x30000000


//--------

#define HWIO_GPIO9_PDR1_ADDR  0xF0010958  
#define HWIO_GPIO9_PDR1_GPIO9_PDR1_PXPD8_SHFT 0
#define HWIO_GPIO9_PDR1_GPIO9_PDR1_PXPD8_MASK 0x00000003
#define HWIO_GPIO9_PDR1_GPIO9_PDR1_PXPD9_SHFT 4
#define HWIO_GPIO9_PDR1_GPIO9_PDR1_PXPD9_MASK 0x00000030
#define HWIO_GPIO9_PDR1_GPIO9_PDR1_PXPD10_SHFT 8
#define HWIO_GPIO9_PDR1_GPIO9_PDR1_PXPD10_MASK 0x00000300
#define HWIO_GPIO9_PDR1_GPIO9_PDR1_PXPD11_SHFT 12
#define HWIO_GPIO9_PDR1_GPIO9_PDR1_PXPD11_MASK 0x00003000
#define HWIO_GPIO9_PDR1_GPIO9_PDR1_PXPD12_SHFT 16
#define HWIO_GPIO9_PDR1_GPIO9_PDR1_PXPD12_MASK 0x00030000
#define HWIO_GPIO9_PDR1_GPIO9_PDR1_PXPD13_SHFT 20
#define HWIO_GPIO9_PDR1_GPIO9_PDR1_PXPD13_MASK 0x00300000
#define HWIO_GPIO9_PDR1_GPIO9_PDR1_PXPD14_SHFT 24
#define HWIO_GPIO9_PDR1_GPIO9_PDR1_PXPD14_MASK 0x03000000
#define HWIO_GPIO9_PDR1_GPIO9_PDR1_PXPD15_SHFT 28
#define HWIO_GPIO9_PDR1_GPIO9_PDR1_PXPD15_MASK 0x30000000


//--------

#define HWIO_GPIO9_SDE_ADDR  0xF001095C  
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEN0_SHFT 0
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEN0_MASK 0x00000001
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEN1_SHFT 1
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEN1_MASK 0x00000002
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEN2_SHFT 2
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEN2_MASK 0x00000004
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEN3_SHFT 3
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEN3_MASK 0x00000008
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEN4_SHFT 4
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEN4_MASK 0x00000010
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEN5_SHFT 5
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEN5_MASK 0x00000020
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEN6_SHFT 6
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEN6_MASK 0x00000040
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEN7_SHFT 7
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEN7_MASK 0x00000080
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEN8_SHFT 8
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEN8_MASK 0x00000100
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEN9_SHFT 9
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEN9_MASK 0x00000200
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEN10_SHFT 10
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEN10_MASK 0x00000400
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEN11_SHFT 11
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEN11_MASK 0x00000800
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEN12_SHFT 12
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEN12_MASK 0x00001000
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEN13_SHFT 13
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEN13_MASK 0x00002000
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEN14_SHFT 14
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEN14_MASK 0x00004000
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEN15_SHFT 15
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEN15_MASK 0x00008000
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEF0_SHFT 16
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEF0_MASK 0x00010000
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEF1_SHFT 17
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEF1_MASK 0x00020000
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEF2_SHFT 18
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEF2_MASK 0x00040000
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEF3_SHFT 19
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEF3_MASK 0x00080000
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEF4_SHFT 20
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEF4_MASK 0x00100000
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEF5_SHFT 21
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEF5_MASK 0x00200000
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEF6_SHFT 22
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEF6_MASK 0x00400000
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEF7_SHFT 23
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEF7_MASK 0x00800000
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEF8_SHFT 24
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEF8_MASK 0x01000000
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEF9_SHFT 25
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEF9_MASK 0x02000000
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEF10_SHFT 26
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEF10_MASK 0x04000000
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEF11_SHFT 27
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEF11_MASK 0x08000000
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEF12_SHFT 28
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEF12_MASK 0x10000000
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEF13_SHFT 29
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEF13_MASK 0x20000000
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEF14_SHFT 30
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEF14_MASK 0x40000000
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEF15_SHFT 31
#define HWIO_GPIO9_SDE_GPIO9_SDE_SDEF15_MASK 0x80000000


//--------

#define HWIO_GPIO9_SDCTL_ADDR  0xF0010960  
#define HWIO_GPIO9_SDCTL_GPIO9_SDCTL_SWTRIG_SHFT 0
#define HWIO_GPIO9_SDCTL_GPIO9_SDCTL_SWTRIG_MASK 0x00000001
#define HWIO_GPIO9_SDCTL_GPIO9_SDCTL_LINKEN_SHFT 1
#define HWIO_GPIO9_SDCTL_GPIO9_SDCTL_LINKEN_MASK 0x00000002
#define HWIO_GPIO9_SDCTL_GPIO9_SDCTL_PSDEF_SHFT 2
#define HWIO_GPIO9_SDCTL_GPIO9_SDCTL_PSDEF_MASK 0x00000004


//--------

#define HWIO_GPIO9_ESR_ADDR  0xF0010964  
#define HWIO_GPIO9_ESR_GPIO9_ESR_EN0_SHFT 0
#define HWIO_GPIO9_ESR_GPIO9_ESR_EN0_MASK 0x00000001
#define HWIO_GPIO9_ESR_GPIO9_ESR_EN1_SHFT 1
#define HWIO_GPIO9_ESR_GPIO9_ESR_EN1_MASK 0x00000002
#define HWIO_GPIO9_ESR_GPIO9_ESR_EN2_SHFT 2
#define HWIO_GPIO9_ESR_GPIO9_ESR_EN2_MASK 0x00000004
#define HWIO_GPIO9_ESR_GPIO9_ESR_EN3_SHFT 3
#define HWIO_GPIO9_ESR_GPIO9_ESR_EN3_MASK 0x00000008
#define HWIO_GPIO9_ESR_GPIO9_ESR_EN4_SHFT 4
#define HWIO_GPIO9_ESR_GPIO9_ESR_EN4_MASK 0x00000010
#define HWIO_GPIO9_ESR_GPIO9_ESR_EN5_SHFT 5
#define HWIO_GPIO9_ESR_GPIO9_ESR_EN5_MASK 0x00000020
#define HWIO_GPIO9_ESR_GPIO9_ESR_EN6_SHFT 6
#define HWIO_GPIO9_ESR_GPIO9_ESR_EN6_MASK 0x00000040
#define HWIO_GPIO9_ESR_GPIO9_ESR_EN7_SHFT 7
#define HWIO_GPIO9_ESR_GPIO9_ESR_EN7_MASK 0x00000080
#define HWIO_GPIO9_ESR_GPIO9_ESR_EN8_SHFT 8
#define HWIO_GPIO9_ESR_GPIO9_ESR_EN8_MASK 0x00000100
#define HWIO_GPIO9_ESR_GPIO9_ESR_EN9_SHFT 9
#define HWIO_GPIO9_ESR_GPIO9_ESR_EN9_MASK 0x00000200
#define HWIO_GPIO9_ESR_GPIO9_ESR_EN10_SHFT 10
#define HWIO_GPIO9_ESR_GPIO9_ESR_EN10_MASK 0x00000400
#define HWIO_GPIO9_ESR_GPIO9_ESR_EN11_SHFT 11
#define HWIO_GPIO9_ESR_GPIO9_ESR_EN11_MASK 0x00000800
#define HWIO_GPIO9_ESR_GPIO9_ESR_EN12_SHFT 12
#define HWIO_GPIO9_ESR_GPIO9_ESR_EN12_MASK 0x00001000
#define HWIO_GPIO9_ESR_GPIO9_ESR_EN13_SHFT 13
#define HWIO_GPIO9_ESR_GPIO9_ESR_EN13_MASK 0x00002000
#define HWIO_GPIO9_ESR_GPIO9_ESR_EN14_SHFT 14
#define HWIO_GPIO9_ESR_GPIO9_ESR_EN14_MASK 0x00004000
#define HWIO_GPIO9_ESR_GPIO9_ESR_EN15_SHFT 15
#define HWIO_GPIO9_ESR_GPIO9_ESR_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO9_LOCK_ADDR  0xF0010968  
#define HWIO_GPIO9_LOCK_GPIO9_LOCK_P0LCK_SHFT 0
#define HWIO_GPIO9_LOCK_GPIO9_LOCK_P0LCK_MASK 0x00000001
#define HWIO_GPIO9_LOCK_GPIO9_LOCK_P1LCK_SHFT 1
#define HWIO_GPIO9_LOCK_GPIO9_LOCK_P1LCK_MASK 0x00000002
#define HWIO_GPIO9_LOCK_GPIO9_LOCK_P2LCK_SHFT 2
#define HWIO_GPIO9_LOCK_GPIO9_LOCK_P2LCK_MASK 0x00000004
#define HWIO_GPIO9_LOCK_GPIO9_LOCK_P3LCK_SHFT 3
#define HWIO_GPIO9_LOCK_GPIO9_LOCK_P3LCK_MASK 0x00000008
#define HWIO_GPIO9_LOCK_GPIO9_LOCK_P4LCK_SHFT 4
#define HWIO_GPIO9_LOCK_GPIO9_LOCK_P4LCK_MASK 0x00000010
#define HWIO_GPIO9_LOCK_GPIO9_LOCK_P5LCK_SHFT 5
#define HWIO_GPIO9_LOCK_GPIO9_LOCK_P5LCK_MASK 0x00000020
#define HWIO_GPIO9_LOCK_GPIO9_LOCK_P6LCK_SHFT 6
#define HWIO_GPIO9_LOCK_GPIO9_LOCK_P6LCK_MASK 0x00000040
#define HWIO_GPIO9_LOCK_GPIO9_LOCK_P7LCK_SHFT 7
#define HWIO_GPIO9_LOCK_GPIO9_LOCK_P7LCK_MASK 0x00000080
#define HWIO_GPIO9_LOCK_GPIO9_LOCK_P8LCK_SHFT 8
#define HWIO_GPIO9_LOCK_GPIO9_LOCK_P8LCK_MASK 0x00000100
#define HWIO_GPIO9_LOCK_GPIO9_LOCK_P9LCK_SHFT 9
#define HWIO_GPIO9_LOCK_GPIO9_LOCK_P9LCK_MASK 0x00000200
#define HWIO_GPIO9_LOCK_GPIO9_LOCK_P10LCK_SHFT 10
#define HWIO_GPIO9_LOCK_GPIO9_LOCK_P10LCK_MASK 0x00000400
#define HWIO_GPIO9_LOCK_GPIO9_LOCK_P11LCK_SHFT 11
#define HWIO_GPIO9_LOCK_GPIO9_LOCK_P11LCK_MASK 0x00000800
#define HWIO_GPIO9_LOCK_GPIO9_LOCK_P12LCK_SHFT 12
#define HWIO_GPIO9_LOCK_GPIO9_LOCK_P12LCK_MASK 0x00001000
#define HWIO_GPIO9_LOCK_GPIO9_LOCK_P13LCK_SHFT 13
#define HWIO_GPIO9_LOCK_GPIO9_LOCK_P13LCK_MASK 0x00002000
#define HWIO_GPIO9_LOCK_GPIO9_LOCK_P14LCK_SHFT 14
#define HWIO_GPIO9_LOCK_GPIO9_LOCK_P14LCK_MASK 0x00004000
#define HWIO_GPIO9_LOCK_GPIO9_LOCK_P15LCK_SHFT 15
#define HWIO_GPIO9_LOCK_GPIO9_LOCK_P15LCK_MASK 0x00008000
#define HWIO_GPIO9_LOCK_GPIO9_LOCK_PXLCKKEY_SHFT 16
#define HWIO_GPIO9_LOCK_GPIO9_LOCK_PXLCKKEY_MASK 0xffff0000


//--------

#define HWIO_GPIO9_SDETRMOD_ADDR  0xF001096C  
#define HWIO_GPIO9_SDETRMOD_GPIO9_SDETRMOD_TGSEL0_SHFT 0
#define HWIO_GPIO9_SDETRMOD_GPIO9_SDETRMOD_TGSEL0_MASK 0x00000001
#define HWIO_GPIO9_SDETRMOD_GPIO9_SDETRMOD_TGSEL1_SHFT 1
#define HWIO_GPIO9_SDETRMOD_GPIO9_SDETRMOD_TGSEL1_MASK 0x00000002
#define HWIO_GPIO9_SDETRMOD_GPIO9_SDETRMOD_TGSEL2_SHFT 2
#define HWIO_GPIO9_SDETRMOD_GPIO9_SDETRMOD_TGSEL2_MASK 0x00000004
#define HWIO_GPIO9_SDETRMOD_GPIO9_SDETRMOD_TGSEL3_SHFT 3
#define HWIO_GPIO9_SDETRMOD_GPIO9_SDETRMOD_TGSEL3_MASK 0x00000008
#define HWIO_GPIO9_SDETRMOD_GPIO9_SDETRMOD_TGSEL4_SHFT 4
#define HWIO_GPIO9_SDETRMOD_GPIO9_SDETRMOD_TGSEL4_MASK 0x00000010
#define HWIO_GPIO9_SDETRMOD_GPIO9_SDETRMOD_TGSEL5_SHFT 5
#define HWIO_GPIO9_SDETRMOD_GPIO9_SDETRMOD_TGSEL5_MASK 0x00000020
#define HWIO_GPIO9_SDETRMOD_GPIO9_SDETRMOD_TGSEL6_SHFT 6
#define HWIO_GPIO9_SDETRMOD_GPIO9_SDETRMOD_TGSEL6_MASK 0x00000040
#define HWIO_GPIO9_SDETRMOD_GPIO9_SDETRMOD_TGSEL7_SHFT 7
#define HWIO_GPIO9_SDETRMOD_GPIO9_SDETRMOD_TGSEL7_MASK 0x00000080
#define HWIO_GPIO9_SDETRMOD_GPIO9_SDETRMOD_TGSEL8_SHFT 8
#define HWIO_GPIO9_SDETRMOD_GPIO9_SDETRMOD_TGSEL8_MASK 0x00000100
#define HWIO_GPIO9_SDETRMOD_GPIO9_SDETRMOD_TGSEL9_SHFT 9
#define HWIO_GPIO9_SDETRMOD_GPIO9_SDETRMOD_TGSEL9_MASK 0x00000200
#define HWIO_GPIO9_SDETRMOD_GPIO9_SDETRMOD_TGSEL10_SHFT 10
#define HWIO_GPIO9_SDETRMOD_GPIO9_SDETRMOD_TGSEL10_MASK 0x00000400
#define HWIO_GPIO9_SDETRMOD_GPIO9_SDETRMOD_TGSEL11_SHFT 11
#define HWIO_GPIO9_SDETRMOD_GPIO9_SDETRMOD_TGSEL11_MASK 0x00000800
#define HWIO_GPIO9_SDETRMOD_GPIO9_SDETRMOD_TGSEL12_SHFT 12
#define HWIO_GPIO9_SDETRMOD_GPIO9_SDETRMOD_TGSEL12_MASK 0x00001000
#define HWIO_GPIO9_SDETRMOD_GPIO9_SDETRMOD_TGSEL13_SHFT 13
#define HWIO_GPIO9_SDETRMOD_GPIO9_SDETRMOD_TGSEL13_MASK 0x00002000
#define HWIO_GPIO9_SDETRMOD_GPIO9_SDETRMOD_TGSEL14_SHFT 14
#define HWIO_GPIO9_SDETRMOD_GPIO9_SDETRMOD_TGSEL14_MASK 0x00004000
#define HWIO_GPIO9_SDETRMOD_GPIO9_SDETRMOD_TGSEL15_SHFT 15
#define HWIO_GPIO9_SDETRMOD_GPIO9_SDETRMOD_TGSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO9_PCSR_ADDR  0xF0010970  
#define HWIO_GPIO9_PCSR_GPIO9_PCSR_SEL0_SHFT 0
#define HWIO_GPIO9_PCSR_GPIO9_PCSR_SEL0_MASK 0x00000001
#define HWIO_GPIO9_PCSR_GPIO9_PCSR_SEL1_SHFT 1
#define HWIO_GPIO9_PCSR_GPIO9_PCSR_SEL1_MASK 0x00000002
#define HWIO_GPIO9_PCSR_GPIO9_PCSR_SEL2_SHFT 2
#define HWIO_GPIO9_PCSR_GPIO9_PCSR_SEL2_MASK 0x00000004
#define HWIO_GPIO9_PCSR_GPIO9_PCSR_SEL3_SHFT 3
#define HWIO_GPIO9_PCSR_GPIO9_PCSR_SEL3_MASK 0x00000008
#define HWIO_GPIO9_PCSR_GPIO9_PCSR_SEL4_SHFT 4
#define HWIO_GPIO9_PCSR_GPIO9_PCSR_SEL4_MASK 0x00000010
#define HWIO_GPIO9_PCSR_GPIO9_PCSR_SEL5_SHFT 5
#define HWIO_GPIO9_PCSR_GPIO9_PCSR_SEL5_MASK 0x00000020
#define HWIO_GPIO9_PCSR_GPIO9_PCSR_SEL6_SHFT 6
#define HWIO_GPIO9_PCSR_GPIO9_PCSR_SEL6_MASK 0x00000040
#define HWIO_GPIO9_PCSR_GPIO9_PCSR_SEL7_SHFT 7
#define HWIO_GPIO9_PCSR_GPIO9_PCSR_SEL7_MASK 0x00000080
#define HWIO_GPIO9_PCSR_GPIO9_PCSR_SEL8_SHFT 8
#define HWIO_GPIO9_PCSR_GPIO9_PCSR_SEL8_MASK 0x00000100
#define HWIO_GPIO9_PCSR_GPIO9_PCSR_SEL9_SHFT 9
#define HWIO_GPIO9_PCSR_GPIO9_PCSR_SEL9_MASK 0x00000200
#define HWIO_GPIO9_PCSR_GPIO9_PCSR_SEL10_SHFT 10
#define HWIO_GPIO9_PCSR_GPIO9_PCSR_SEL10_MASK 0x00000400
#define HWIO_GPIO9_PCSR_GPIO9_PCSR_SEL11_SHFT 11
#define HWIO_GPIO9_PCSR_GPIO9_PCSR_SEL11_MASK 0x00000800
#define HWIO_GPIO9_PCSR_GPIO9_PCSR_SEL12_SHFT 12
#define HWIO_GPIO9_PCSR_GPIO9_PCSR_SEL12_MASK 0x00001000
#define HWIO_GPIO9_PCSR_GPIO9_PCSR_SEL13_SHFT 13
#define HWIO_GPIO9_PCSR_GPIO9_PCSR_SEL13_MASK 0x00002000
#define HWIO_GPIO9_PCSR_GPIO9_PCSR_SEL14_SHFT 14
#define HWIO_GPIO9_PCSR_GPIO9_PCSR_SEL14_MASK 0x00004000
#define HWIO_GPIO9_PCSR_GPIO9_PCSR_SEL15_SHFT 15
#define HWIO_GPIO9_PCSR_GPIO9_PCSR_SEL15_MASK 0x00008000


//--------

#define HWIO_GPIO9_INEN_ADDR  0xF0010974  
#define HWIO_GPIO9_INEN_GPIO9_INEN_EN0_SHFT 0
#define HWIO_GPIO9_INEN_GPIO9_INEN_EN0_MASK 0x00000001
#define HWIO_GPIO9_INEN_GPIO9_INEN_EN1_SHFT 1
#define HWIO_GPIO9_INEN_GPIO9_INEN_EN1_MASK 0x00000002
#define HWIO_GPIO9_INEN_GPIO9_INEN_EN2_SHFT 2
#define HWIO_GPIO9_INEN_GPIO9_INEN_EN2_MASK 0x00000004
#define HWIO_GPIO9_INEN_GPIO9_INEN_EN3_SHFT 3
#define HWIO_GPIO9_INEN_GPIO9_INEN_EN3_MASK 0x00000008
#define HWIO_GPIO9_INEN_GPIO9_INEN_EN4_SHFT 4
#define HWIO_GPIO9_INEN_GPIO9_INEN_EN4_MASK 0x00000010
#define HWIO_GPIO9_INEN_GPIO9_INEN_EN5_SHFT 5
#define HWIO_GPIO9_INEN_GPIO9_INEN_EN5_MASK 0x00000020
#define HWIO_GPIO9_INEN_GPIO9_INEN_EN6_SHFT 6
#define HWIO_GPIO9_INEN_GPIO9_INEN_EN6_MASK 0x00000040
#define HWIO_GPIO9_INEN_GPIO9_INEN_EN7_SHFT 7
#define HWIO_GPIO9_INEN_GPIO9_INEN_EN7_MASK 0x00000080
#define HWIO_GPIO9_INEN_GPIO9_INEN_EN8_SHFT 8
#define HWIO_GPIO9_INEN_GPIO9_INEN_EN8_MASK 0x00000100
#define HWIO_GPIO9_INEN_GPIO9_INEN_EN9_SHFT 9
#define HWIO_GPIO9_INEN_GPIO9_INEN_EN9_MASK 0x00000200
#define HWIO_GPIO9_INEN_GPIO9_INEN_EN10_SHFT 10
#define HWIO_GPIO9_INEN_GPIO9_INEN_EN10_MASK 0x00000400
#define HWIO_GPIO9_INEN_GPIO9_INEN_EN11_SHFT 11
#define HWIO_GPIO9_INEN_GPIO9_INEN_EN11_MASK 0x00000800
#define HWIO_GPIO9_INEN_GPIO9_INEN_EN12_SHFT 12
#define HWIO_GPIO9_INEN_GPIO9_INEN_EN12_MASK 0x00001000
#define HWIO_GPIO9_INEN_GPIO9_INEN_EN13_SHFT 13
#define HWIO_GPIO9_INEN_GPIO9_INEN_EN13_MASK 0x00002000
#define HWIO_GPIO9_INEN_GPIO9_INEN_EN14_SHFT 14
#define HWIO_GPIO9_INEN_GPIO9_INEN_EN14_MASK 0x00004000
#define HWIO_GPIO9_INEN_GPIO9_INEN_EN15_SHFT 15
#define HWIO_GPIO9_INEN_GPIO9_INEN_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO9_PUDRST_ADDR  0xF0010978  
#define HWIO_GPIO9_PUDRST_GPIO9_PUDRST_PDSEL0_SHFT 0
#define HWIO_GPIO9_PUDRST_GPIO9_PUDRST_PDSEL0_MASK 0x00000001
#define HWIO_GPIO9_PUDRST_GPIO9_PUDRST_PDSEL1_SHFT 1
#define HWIO_GPIO9_PUDRST_GPIO9_PUDRST_PDSEL1_MASK 0x00000002
#define HWIO_GPIO9_PUDRST_GPIO9_PUDRST_PDSEL2_SHFT 2
#define HWIO_GPIO9_PUDRST_GPIO9_PUDRST_PDSEL2_MASK 0x00000004
#define HWIO_GPIO9_PUDRST_GPIO9_PUDRST_PDSEL3_SHFT 3
#define HWIO_GPIO9_PUDRST_GPIO9_PUDRST_PDSEL3_MASK 0x00000008
#define HWIO_GPIO9_PUDRST_GPIO9_PUDRST_PDSEL4_SHFT 4
#define HWIO_GPIO9_PUDRST_GPIO9_PUDRST_PDSEL4_MASK 0x00000010
#define HWIO_GPIO9_PUDRST_GPIO9_PUDRST_PDSEL5_SHFT 5
#define HWIO_GPIO9_PUDRST_GPIO9_PUDRST_PDSEL5_MASK 0x00000020
#define HWIO_GPIO9_PUDRST_GPIO9_PUDRST_PDSEL6_SHFT 6
#define HWIO_GPIO9_PUDRST_GPIO9_PUDRST_PDSEL6_MASK 0x00000040
#define HWIO_GPIO9_PUDRST_GPIO9_PUDRST_PDSEL7_SHFT 7
#define HWIO_GPIO9_PUDRST_GPIO9_PUDRST_PDSEL7_MASK 0x00000080
#define HWIO_GPIO9_PUDRST_GPIO9_PUDRST_PDSEL8_SHFT 8
#define HWIO_GPIO9_PUDRST_GPIO9_PUDRST_PDSEL8_MASK 0x00000100
#define HWIO_GPIO9_PUDRST_GPIO9_PUDRST_PDSEL9_SHFT 9
#define HWIO_GPIO9_PUDRST_GPIO9_PUDRST_PDSEL9_MASK 0x00000200
#define HWIO_GPIO9_PUDRST_GPIO9_PUDRST_PDSEL10_SHFT 10
#define HWIO_GPIO9_PUDRST_GPIO9_PUDRST_PDSEL10_MASK 0x00000400
#define HWIO_GPIO9_PUDRST_GPIO9_PUDRST_PDSEL11_SHFT 11
#define HWIO_GPIO9_PUDRST_GPIO9_PUDRST_PDSEL11_MASK 0x00000800
#define HWIO_GPIO9_PUDRST_GPIO9_PUDRST_PDSEL12_SHFT 12
#define HWIO_GPIO9_PUDRST_GPIO9_PUDRST_PDSEL12_MASK 0x00001000
#define HWIO_GPIO9_PUDRST_GPIO9_PUDRST_PDSEL13_SHFT 13
#define HWIO_GPIO9_PUDRST_GPIO9_PUDRST_PDSEL13_MASK 0x00002000
#define HWIO_GPIO9_PUDRST_GPIO9_PUDRST_PDSEL14_SHFT 14
#define HWIO_GPIO9_PUDRST_GPIO9_PUDRST_PDSEL14_MASK 0x00004000
#define HWIO_GPIO9_PUDRST_GPIO9_PUDRST_PDSEL15_SHFT 15
#define HWIO_GPIO9_PUDRST_GPIO9_PUDRST_PDSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO10_INFO_ADDR  0xF0010A00  
#define HWIO_GPIO10_INFO_GPIO10_INFO_MODREV_SHFT 0
#define HWIO_GPIO10_INFO_GPIO10_INFO_MODREV_MASK 0x000000ff
#define HWIO_GPIO10_INFO_GPIO10_INFO_MODTYPE_SHFT 8
#define HWIO_GPIO10_INFO_GPIO10_INFO_MODTYPE_MASK 0x0000ff00
#define HWIO_GPIO10_INFO_GPIO10_INFO_MODNUMBER_SHFT 16
#define HWIO_GPIO10_INFO_GPIO10_INFO_MODNUMBER_MASK 0xffff0000


//--------

#define HWIO_GPIO10_ACES0_ADDR  0xF0010A04  
#define HWIO_GPIO10_ACES0_GPIO10_ACES0_EN0_SHFT 0
#define HWIO_GPIO10_ACES0_GPIO10_ACES0_EN0_MASK 0x00000001
#define HWIO_GPIO10_ACES0_GPIO10_ACES0_EN1_SHFT 1
#define HWIO_GPIO10_ACES0_GPIO10_ACES0_EN1_MASK 0x00000002
#define HWIO_GPIO10_ACES0_GPIO10_ACES0_EN2_SHFT 2
#define HWIO_GPIO10_ACES0_GPIO10_ACES0_EN2_MASK 0x00000004
#define HWIO_GPIO10_ACES0_GPIO10_ACES0_EN3_SHFT 3
#define HWIO_GPIO10_ACES0_GPIO10_ACES0_EN3_MASK 0x00000008
#define HWIO_GPIO10_ACES0_GPIO10_ACES0_EN4_SHFT 4
#define HWIO_GPIO10_ACES0_GPIO10_ACES0_EN4_MASK 0x00000010
#define HWIO_GPIO10_ACES0_GPIO10_ACES0_EN5_SHFT 5
#define HWIO_GPIO10_ACES0_GPIO10_ACES0_EN5_MASK 0x00000020
#define HWIO_GPIO10_ACES0_GPIO10_ACES0_EN6_SHFT 6
#define HWIO_GPIO10_ACES0_GPIO10_ACES0_EN6_MASK 0x00000040
#define HWIO_GPIO10_ACES0_GPIO10_ACES0_EN7_SHFT 7
#define HWIO_GPIO10_ACES0_GPIO10_ACES0_EN7_MASK 0x00000080
#define HWIO_GPIO10_ACES0_GPIO10_ACES0_EN8_SHFT 8
#define HWIO_GPIO10_ACES0_GPIO10_ACES0_EN8_MASK 0x00000100
#define HWIO_GPIO10_ACES0_GPIO10_ACES0_EN9_SHFT 9
#define HWIO_GPIO10_ACES0_GPIO10_ACES0_EN9_MASK 0x00000200
#define HWIO_GPIO10_ACES0_GPIO10_ACES0_EN10_SHFT 10
#define HWIO_GPIO10_ACES0_GPIO10_ACES0_EN10_MASK 0x00000400
#define HWIO_GPIO10_ACES0_GPIO10_ACES0_EN11_SHFT 11
#define HWIO_GPIO10_ACES0_GPIO10_ACES0_EN11_MASK 0x00000800
#define HWIO_GPIO10_ACES0_GPIO10_ACES0_EN12_SHFT 12
#define HWIO_GPIO10_ACES0_GPIO10_ACES0_EN12_MASK 0x00001000
#define HWIO_GPIO10_ACES0_GPIO10_ACES0_EN13_SHFT 13
#define HWIO_GPIO10_ACES0_GPIO10_ACES0_EN13_MASK 0x00002000
#define HWIO_GPIO10_ACES0_GPIO10_ACES0_EN14_SHFT 14
#define HWIO_GPIO10_ACES0_GPIO10_ACES0_EN14_MASK 0x00004000
#define HWIO_GPIO10_ACES0_GPIO10_ACES0_EN15_SHFT 15
#define HWIO_GPIO10_ACES0_GPIO10_ACES0_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO10_ACES1_ADDR  0xF0010A08  


//--------

#define HWIO_GPIO10_PIR_ADDR  0xF0010A0C  
#define HWIO_GPIO10_PIR_GPIO10_PIR_PXPIR0_SHFT 0
#define HWIO_GPIO10_PIR_GPIO10_PIR_PXPIR0_MASK 0x00000001
#define HWIO_GPIO10_PIR_GPIO10_PIR_PXPIR1_SHFT 1
#define HWIO_GPIO10_PIR_GPIO10_PIR_PXPIR1_MASK 0x00000002
#define HWIO_GPIO10_PIR_GPIO10_PIR_PXPIR2_SHFT 2
#define HWIO_GPIO10_PIR_GPIO10_PIR_PXPIR2_MASK 0x00000004
#define HWIO_GPIO10_PIR_GPIO10_PIR_PXPIR3_SHFT 3
#define HWIO_GPIO10_PIR_GPIO10_PIR_PXPIR3_MASK 0x00000008
#define HWIO_GPIO10_PIR_GPIO10_PIR_PXPIR4_SHFT 4
#define HWIO_GPIO10_PIR_GPIO10_PIR_PXPIR4_MASK 0x00000010
#define HWIO_GPIO10_PIR_GPIO10_PIR_PXPIR5_SHFT 5
#define HWIO_GPIO10_PIR_GPIO10_PIR_PXPIR5_MASK 0x00000020
#define HWIO_GPIO10_PIR_GPIO10_PIR_PXPIR6_SHFT 6
#define HWIO_GPIO10_PIR_GPIO10_PIR_PXPIR6_MASK 0x00000040
#define HWIO_GPIO10_PIR_GPIO10_PIR_PXPIR7_SHFT 7
#define HWIO_GPIO10_PIR_GPIO10_PIR_PXPIR7_MASK 0x00000080
#define HWIO_GPIO10_PIR_GPIO10_PIR_PXPIR8_SHFT 8
#define HWIO_GPIO10_PIR_GPIO10_PIR_PXPIR8_MASK 0x00000100
#define HWIO_GPIO10_PIR_GPIO10_PIR_PXPIR9_SHFT 9
#define HWIO_GPIO10_PIR_GPIO10_PIR_PXPIR9_MASK 0x00000200
#define HWIO_GPIO10_PIR_GPIO10_PIR_PXPIR10_SHFT 10
#define HWIO_GPIO10_PIR_GPIO10_PIR_PXPIR10_MASK 0x00000400
#define HWIO_GPIO10_PIR_GPIO10_PIR_PXPIR11_SHFT 11
#define HWIO_GPIO10_PIR_GPIO10_PIR_PXPIR11_MASK 0x00000800
#define HWIO_GPIO10_PIR_GPIO10_PIR_PXPIR12_SHFT 12
#define HWIO_GPIO10_PIR_GPIO10_PIR_PXPIR12_MASK 0x00001000
#define HWIO_GPIO10_PIR_GPIO10_PIR_PXPIR13_SHFT 13
#define HWIO_GPIO10_PIR_GPIO10_PIR_PXPIR13_MASK 0x00002000
#define HWIO_GPIO10_PIR_GPIO10_PIR_PXPIR14_SHFT 14
#define HWIO_GPIO10_PIR_GPIO10_PIR_PXPIR14_MASK 0x00004000
#define HWIO_GPIO10_PIR_GPIO10_PIR_PXPIR15_SHFT 15
#define HWIO_GPIO10_PIR_GPIO10_PIR_PXPIR15_MASK 0x00008000


//--------

#define HWIO_GPIO10_POR_ADDR  0xF0010A10  
#define HWIO_GPIO10_POR_GPIO10_POR_PXPOR0_SHFT 0
#define HWIO_GPIO10_POR_GPIO10_POR_PXPOR0_MASK 0x00000001
#define HWIO_GPIO10_POR_GPIO10_POR_PXPOR1_SHFT 1
#define HWIO_GPIO10_POR_GPIO10_POR_PXPOR1_MASK 0x00000002
#define HWIO_GPIO10_POR_GPIO10_POR_PXPOR2_SHFT 2
#define HWIO_GPIO10_POR_GPIO10_POR_PXPOR2_MASK 0x00000004
#define HWIO_GPIO10_POR_GPIO10_POR_PXPOR3_SHFT 3
#define HWIO_GPIO10_POR_GPIO10_POR_PXPOR3_MASK 0x00000008
#define HWIO_GPIO10_POR_GPIO10_POR_PXPOR4_SHFT 4
#define HWIO_GPIO10_POR_GPIO10_POR_PXPOR4_MASK 0x00000010
#define HWIO_GPIO10_POR_GPIO10_POR_PXPOR5_SHFT 5
#define HWIO_GPIO10_POR_GPIO10_POR_PXPOR5_MASK 0x00000020
#define HWIO_GPIO10_POR_GPIO10_POR_PXPOR6_SHFT 6
#define HWIO_GPIO10_POR_GPIO10_POR_PXPOR6_MASK 0x00000040
#define HWIO_GPIO10_POR_GPIO10_POR_PXPOR7_SHFT 7
#define HWIO_GPIO10_POR_GPIO10_POR_PXPOR7_MASK 0x00000080
#define HWIO_GPIO10_POR_GPIO10_POR_PXPOR8_SHFT 8
#define HWIO_GPIO10_POR_GPIO10_POR_PXPOR8_MASK 0x00000100
#define HWIO_GPIO10_POR_GPIO10_POR_PXPOR9_SHFT 9
#define HWIO_GPIO10_POR_GPIO10_POR_PXPOR9_MASK 0x00000200
#define HWIO_GPIO10_POR_GPIO10_POR_PXPOR10_SHFT 10
#define HWIO_GPIO10_POR_GPIO10_POR_PXPOR10_MASK 0x00000400
#define HWIO_GPIO10_POR_GPIO10_POR_PXPOR11_SHFT 11
#define HWIO_GPIO10_POR_GPIO10_POR_PXPOR11_MASK 0x00000800
#define HWIO_GPIO10_POR_GPIO10_POR_PXPOR12_SHFT 12
#define HWIO_GPIO10_POR_GPIO10_POR_PXPOR12_MASK 0x00001000
#define HWIO_GPIO10_POR_GPIO10_POR_PXPOR13_SHFT 13
#define HWIO_GPIO10_POR_GPIO10_POR_PXPOR13_MASK 0x00002000
#define HWIO_GPIO10_POR_GPIO10_POR_PXPOR14_SHFT 14
#define HWIO_GPIO10_POR_GPIO10_POR_PXPOR14_MASK 0x00004000
#define HWIO_GPIO10_POR_GPIO10_POR_PXPOR15_SHFT 15
#define HWIO_GPIO10_POR_GPIO10_POR_PXPOR15_MASK 0x00008000


//--------

#define HWIO_GPIO10_POSCR_ADDR  0xF0010A14  
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PS0_SHFT 0
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PS0_MASK 0x00000001
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PS1_SHFT 1
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PS1_MASK 0x00000002
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PS2_SHFT 2
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PS2_MASK 0x00000004
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PS3_SHFT 3
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PS3_MASK 0x00000008
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PS4_SHFT 4
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PS4_MASK 0x00000010
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PS5_SHFT 5
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PS5_MASK 0x00000020
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PS6_SHFT 6
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PS6_MASK 0x00000040
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PS7_SHFT 7
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PS7_MASK 0x00000080
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PS8_SHFT 8
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PS8_MASK 0x00000100
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PS9_SHFT 9
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PS9_MASK 0x00000200
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PS10_SHFT 10
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PS10_MASK 0x00000400
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PS11_SHFT 11
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PS11_MASK 0x00000800
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PS12_SHFT 12
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PS12_MASK 0x00001000
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PS13_SHFT 13
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PS13_MASK 0x00002000
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PS14_SHFT 14
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PS14_MASK 0x00004000
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PS15_SHFT 15
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PS15_MASK 0x00008000
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PC0_SHFT 16
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PC0_MASK 0x00010000
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PC1_SHFT 17
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PC1_MASK 0x00020000
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PC2_SHFT 18
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PC2_MASK 0x00040000
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PC3_SHFT 19
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PC3_MASK 0x00080000
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PC4_SHFT 20
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PC4_MASK 0x00100000
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PC5_SHFT 21
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PC5_MASK 0x00200000
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PC6_SHFT 22
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PC6_MASK 0x00400000
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PC7_SHFT 23
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PC7_MASK 0x00800000
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PC8_SHFT 24
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PC8_MASK 0x01000000
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PC9_SHFT 25
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PC9_MASK 0x02000000
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PC10_SHFT 26
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PC10_MASK 0x04000000
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PC11_SHFT 27
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PC11_MASK 0x08000000
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PC12_SHFT 28
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PC12_MASK 0x10000000
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PC13_SHFT 29
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PC13_MASK 0x20000000
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PC14_SHFT 30
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PC14_MASK 0x40000000
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PC15_SHFT 31
#define HWIO_GPIO10_POSCR_GPIO10_POSCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO10_POSR_ADDR  0xF0010A18  
#define HWIO_GPIO10_POSR_GPIO10_POSR_PS0_SHFT 0
#define HWIO_GPIO10_POSR_GPIO10_POSR_PS0_MASK 0x00000001
#define HWIO_GPIO10_POSR_GPIO10_POSR_PS1_SHFT 1
#define HWIO_GPIO10_POSR_GPIO10_POSR_PS1_MASK 0x00000002
#define HWIO_GPIO10_POSR_GPIO10_POSR_PS2_SHFT 2
#define HWIO_GPIO10_POSR_GPIO10_POSR_PS2_MASK 0x00000004
#define HWIO_GPIO10_POSR_GPIO10_POSR_PS3_SHFT 3
#define HWIO_GPIO10_POSR_GPIO10_POSR_PS3_MASK 0x00000008
#define HWIO_GPIO10_POSR_GPIO10_POSR_PS4_SHFT 4
#define HWIO_GPIO10_POSR_GPIO10_POSR_PS4_MASK 0x00000010
#define HWIO_GPIO10_POSR_GPIO10_POSR_PS5_SHFT 5
#define HWIO_GPIO10_POSR_GPIO10_POSR_PS5_MASK 0x00000020
#define HWIO_GPIO10_POSR_GPIO10_POSR_PS6_SHFT 6
#define HWIO_GPIO10_POSR_GPIO10_POSR_PS6_MASK 0x00000040
#define HWIO_GPIO10_POSR_GPIO10_POSR_PS7_SHFT 7
#define HWIO_GPIO10_POSR_GPIO10_POSR_PS7_MASK 0x00000080
#define HWIO_GPIO10_POSR_GPIO10_POSR_PS8_SHFT 8
#define HWIO_GPIO10_POSR_GPIO10_POSR_PS8_MASK 0x00000100
#define HWIO_GPIO10_POSR_GPIO10_POSR_PS9_SHFT 9
#define HWIO_GPIO10_POSR_GPIO10_POSR_PS9_MASK 0x00000200
#define HWIO_GPIO10_POSR_GPIO10_POSR_PS10_SHFT 10
#define HWIO_GPIO10_POSR_GPIO10_POSR_PS10_MASK 0x00000400
#define HWIO_GPIO10_POSR_GPIO10_POSR_PS11_SHFT 11
#define HWIO_GPIO10_POSR_GPIO10_POSR_PS11_MASK 0x00000800
#define HWIO_GPIO10_POSR_GPIO10_POSR_PS12_SHFT 12
#define HWIO_GPIO10_POSR_GPIO10_POSR_PS12_MASK 0x00001000
#define HWIO_GPIO10_POSR_GPIO10_POSR_PS13_SHFT 13
#define HWIO_GPIO10_POSR_GPIO10_POSR_PS13_MASK 0x00002000
#define HWIO_GPIO10_POSR_GPIO10_POSR_PS14_SHFT 14
#define HWIO_GPIO10_POSR_GPIO10_POSR_PS14_MASK 0x00004000
#define HWIO_GPIO10_POSR_GPIO10_POSR_PS15_SHFT 15
#define HWIO_GPIO10_POSR_GPIO10_POSR_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO10_POSR0_ADDR  0xF0010A1C  
#define HWIO_GPIO10_POSR0_GPIO10_POSR0_PS0_SHFT 0
#define HWIO_GPIO10_POSR0_GPIO10_POSR0_PS0_MASK 0x00000001
#define HWIO_GPIO10_POSR0_GPIO10_POSR0_PS1_SHFT 1
#define HWIO_GPIO10_POSR0_GPIO10_POSR0_PS1_MASK 0x00000002
#define HWIO_GPIO10_POSR0_GPIO10_POSR0_PS2_SHFT 2
#define HWIO_GPIO10_POSR0_GPIO10_POSR0_PS2_MASK 0x00000004
#define HWIO_GPIO10_POSR0_GPIO10_POSR0_PS3_SHFT 3
#define HWIO_GPIO10_POSR0_GPIO10_POSR0_PS3_MASK 0x00000008


//--------

#define HWIO_GPIO10_POSR4_ADDR  0xF0010A20  
#define HWIO_GPIO10_POSR4_GPIO10_POSR4_PS4_SHFT 4
#define HWIO_GPIO10_POSR4_GPIO10_POSR4_PS4_MASK 0x00000010
#define HWIO_GPIO10_POSR4_GPIO10_POSR4_PS5_SHFT 5
#define HWIO_GPIO10_POSR4_GPIO10_POSR4_PS5_MASK 0x00000020
#define HWIO_GPIO10_POSR4_GPIO10_POSR4_PS6_SHFT 6
#define HWIO_GPIO10_POSR4_GPIO10_POSR4_PS6_MASK 0x00000040
#define HWIO_GPIO10_POSR4_GPIO10_POSR4_PS7_SHFT 7
#define HWIO_GPIO10_POSR4_GPIO10_POSR4_PS7_MASK 0x00000080


//--------

#define HWIO_GPIO10_POSR8_ADDR  0xF0010A24  
#define HWIO_GPIO10_POSR8_GPIO10_POSR8_PS8_SHFT 8
#define HWIO_GPIO10_POSR8_GPIO10_POSR8_PS8_MASK 0x00000100
#define HWIO_GPIO10_POSR8_GPIO10_POSR8_PS9_SHFT 9
#define HWIO_GPIO10_POSR8_GPIO10_POSR8_PS9_MASK 0x00000200
#define HWIO_GPIO10_POSR8_GPIO10_POSR8_PS10_SHFT 10
#define HWIO_GPIO10_POSR8_GPIO10_POSR8_PS10_MASK 0x00000400
#define HWIO_GPIO10_POSR8_GPIO10_POSR8_PS11_SHFT 11
#define HWIO_GPIO10_POSR8_GPIO10_POSR8_PS11_MASK 0x00000800


//--------

#define HWIO_GPIO10_POSR12_ADDR  0xF0010A28  
#define HWIO_GPIO10_POSR12_GPIO10_POSR12_PS12_SHFT 12
#define HWIO_GPIO10_POSR12_GPIO10_POSR12_PS12_MASK 0x00001000
#define HWIO_GPIO10_POSR12_GPIO10_POSR12_PS13_SHFT 13
#define HWIO_GPIO10_POSR12_GPIO10_POSR12_PS13_MASK 0x00002000
#define HWIO_GPIO10_POSR12_GPIO10_POSR12_PS14_SHFT 14
#define HWIO_GPIO10_POSR12_GPIO10_POSR12_PS14_MASK 0x00004000
#define HWIO_GPIO10_POSR12_GPIO10_POSR12_PS15_SHFT 15
#define HWIO_GPIO10_POSR12_GPIO10_POSR12_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO10_POCR_ADDR  0xF0010A2C  
#define HWIO_GPIO10_POCR_GPIO10_POCR_PC0_SHFT 16
#define HWIO_GPIO10_POCR_GPIO10_POCR_PC0_MASK 0x00010000
#define HWIO_GPIO10_POCR_GPIO10_POCR_PC1_SHFT 17
#define HWIO_GPIO10_POCR_GPIO10_POCR_PC1_MASK 0x00020000
#define HWIO_GPIO10_POCR_GPIO10_POCR_PC2_SHFT 18
#define HWIO_GPIO10_POCR_GPIO10_POCR_PC2_MASK 0x00040000
#define HWIO_GPIO10_POCR_GPIO10_POCR_PC3_SHFT 19
#define HWIO_GPIO10_POCR_GPIO10_POCR_PC3_MASK 0x00080000
#define HWIO_GPIO10_POCR_GPIO10_POCR_PC4_SHFT 20
#define HWIO_GPIO10_POCR_GPIO10_POCR_PC4_MASK 0x00100000
#define HWIO_GPIO10_POCR_GPIO10_POCR_PC5_SHFT 21
#define HWIO_GPIO10_POCR_GPIO10_POCR_PC5_MASK 0x00200000
#define HWIO_GPIO10_POCR_GPIO10_POCR_PC6_SHFT 22
#define HWIO_GPIO10_POCR_GPIO10_POCR_PC6_MASK 0x00400000
#define HWIO_GPIO10_POCR_GPIO10_POCR_PC7_SHFT 23
#define HWIO_GPIO10_POCR_GPIO10_POCR_PC7_MASK 0x00800000
#define HWIO_GPIO10_POCR_GPIO10_POCR_PC8_SHFT 24
#define HWIO_GPIO10_POCR_GPIO10_POCR_PC8_MASK 0x01000000
#define HWIO_GPIO10_POCR_GPIO10_POCR_PC9_SHFT 25
#define HWIO_GPIO10_POCR_GPIO10_POCR_PC9_MASK 0x02000000
#define HWIO_GPIO10_POCR_GPIO10_POCR_PC10_SHFT 26
#define HWIO_GPIO10_POCR_GPIO10_POCR_PC10_MASK 0x04000000
#define HWIO_GPIO10_POCR_GPIO10_POCR_PC11_SHFT 27
#define HWIO_GPIO10_POCR_GPIO10_POCR_PC11_MASK 0x08000000
#define HWIO_GPIO10_POCR_GPIO10_POCR_PC12_SHFT 28
#define HWIO_GPIO10_POCR_GPIO10_POCR_PC12_MASK 0x10000000
#define HWIO_GPIO10_POCR_GPIO10_POCR_PC13_SHFT 29
#define HWIO_GPIO10_POCR_GPIO10_POCR_PC13_MASK 0x20000000
#define HWIO_GPIO10_POCR_GPIO10_POCR_PC14_SHFT 30
#define HWIO_GPIO10_POCR_GPIO10_POCR_PC14_MASK 0x40000000
#define HWIO_GPIO10_POCR_GPIO10_POCR_PC15_SHFT 31
#define HWIO_GPIO10_POCR_GPIO10_POCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO10_POCR0_ADDR  0xF0010A30  
#define HWIO_GPIO10_POCR0_GPIO10_POCR0_PC0_SHFT 16
#define HWIO_GPIO10_POCR0_GPIO10_POCR0_PC0_MASK 0x00010000
#define HWIO_GPIO10_POCR0_GPIO10_POCR0_PC1_SHFT 17
#define HWIO_GPIO10_POCR0_GPIO10_POCR0_PC1_MASK 0x00020000
#define HWIO_GPIO10_POCR0_GPIO10_POCR0_PC2_SHFT 18
#define HWIO_GPIO10_POCR0_GPIO10_POCR0_PC2_MASK 0x00040000
#define HWIO_GPIO10_POCR0_GPIO10_POCR0_PC3_SHFT 19
#define HWIO_GPIO10_POCR0_GPIO10_POCR0_PC3_MASK 0x00080000


//--------

#define HWIO_GPIO10_POCR4_ADDR  0xF0010A34  
#define HWIO_GPIO10_POCR4_GPIO10_POCR4_PC4_SHFT 20
#define HWIO_GPIO10_POCR4_GPIO10_POCR4_PC4_MASK 0x00100000
#define HWIO_GPIO10_POCR4_GPIO10_POCR4_PC5_SHFT 21
#define HWIO_GPIO10_POCR4_GPIO10_POCR4_PC5_MASK 0x00200000
#define HWIO_GPIO10_POCR4_GPIO10_POCR4_PC6_SHFT 22
#define HWIO_GPIO10_POCR4_GPIO10_POCR4_PC6_MASK 0x00400000
#define HWIO_GPIO10_POCR4_GPIO10_POCR4_PC7_SHFT 23
#define HWIO_GPIO10_POCR4_GPIO10_POCR4_PC7_MASK 0x00800000


//--------

#define HWIO_GPIO10_POCR8_ADDR  0xF0010A38  
#define HWIO_GPIO10_POCR8_GPIO10_POCR8_PC8_SHFT 24
#define HWIO_GPIO10_POCR8_GPIO10_POCR8_PC8_MASK 0x01000000
#define HWIO_GPIO10_POCR8_GPIO10_POCR8_PC9_SHFT 25
#define HWIO_GPIO10_POCR8_GPIO10_POCR8_PC9_MASK 0x02000000
#define HWIO_GPIO10_POCR8_GPIO10_POCR8_PC10_SHFT 26
#define HWIO_GPIO10_POCR8_GPIO10_POCR8_PC10_MASK 0x04000000
#define HWIO_GPIO10_POCR8_GPIO10_POCR8_PC11_SHFT 27
#define HWIO_GPIO10_POCR8_GPIO10_POCR8_PC11_MASK 0x08000000


//--------

#define HWIO_GPIO10_POCR12_ADDR  0xF0010A3C  
#define HWIO_GPIO10_POCR12_GPIO10_POCR12_PC12_SHFT 28
#define HWIO_GPIO10_POCR12_GPIO10_POCR12_PC12_MASK 0x10000000
#define HWIO_GPIO10_POCR12_GPIO10_POCR12_PC13_SHFT 29
#define HWIO_GPIO10_POCR12_GPIO10_POCR12_PC13_MASK 0x20000000
#define HWIO_GPIO10_POCR12_GPIO10_POCR12_PC14_SHFT 30
#define HWIO_GPIO10_POCR12_GPIO10_POCR12_PC14_MASK 0x40000000
#define HWIO_GPIO10_POCR12_GPIO10_POCR12_PC15_SHFT 31
#define HWIO_GPIO10_POCR12_GPIO10_POCR12_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO10_PUDEN_ADDR  0xF0010A40  
#define HWIO_GPIO10_PUDEN_GPIO10_PUDEN_PXPUDEN0_SHFT 0
#define HWIO_GPIO10_PUDEN_GPIO10_PUDEN_PXPUDEN0_MASK 0x00000003
#define HWIO_GPIO10_PUDEN_GPIO10_PUDEN_PXPUDEN1_SHFT 2
#define HWIO_GPIO10_PUDEN_GPIO10_PUDEN_PXPUDEN1_MASK 0x0000000c
#define HWIO_GPIO10_PUDEN_GPIO10_PUDEN_PXPUDEN2_SHFT 4
#define HWIO_GPIO10_PUDEN_GPIO10_PUDEN_PXPUDEN2_MASK 0x00000030
#define HWIO_GPIO10_PUDEN_GPIO10_PUDEN_PXPUDEN3_SHFT 6
#define HWIO_GPIO10_PUDEN_GPIO10_PUDEN_PXPUDEN3_MASK 0x000000c0
#define HWIO_GPIO10_PUDEN_GPIO10_PUDEN_PXPUDEN4_SHFT 8
#define HWIO_GPIO10_PUDEN_GPIO10_PUDEN_PXPUDEN4_MASK 0x00000300
#define HWIO_GPIO10_PUDEN_GPIO10_PUDEN_PXPUDEN5_SHFT 10
#define HWIO_GPIO10_PUDEN_GPIO10_PUDEN_PXPUDEN5_MASK 0x00000c00
#define HWIO_GPIO10_PUDEN_GPIO10_PUDEN_PXPUDEN6_SHFT 12
#define HWIO_GPIO10_PUDEN_GPIO10_PUDEN_PXPUDEN6_MASK 0x00003000
#define HWIO_GPIO10_PUDEN_GPIO10_PUDEN_PXPUDEN7_SHFT 14
#define HWIO_GPIO10_PUDEN_GPIO10_PUDEN_PXPUDEN7_MASK 0x0000c000
#define HWIO_GPIO10_PUDEN_GPIO10_PUDEN_PXPUDEN8_SHFT 16
#define HWIO_GPIO10_PUDEN_GPIO10_PUDEN_PXPUDEN8_MASK 0x00030000
#define HWIO_GPIO10_PUDEN_GPIO10_PUDEN_PXPUDEN9_SHFT 18
#define HWIO_GPIO10_PUDEN_GPIO10_PUDEN_PXPUDEN9_MASK 0x000c0000
#define HWIO_GPIO10_PUDEN_GPIO10_PUDEN_PXPUDEN10_SHFT 20
#define HWIO_GPIO10_PUDEN_GPIO10_PUDEN_PXPUDEN10_MASK 0x00300000
#define HWIO_GPIO10_PUDEN_GPIO10_PUDEN_PXPUDEN11_SHFT 22
#define HWIO_GPIO10_PUDEN_GPIO10_PUDEN_PXPUDEN11_MASK 0x00c00000
#define HWIO_GPIO10_PUDEN_GPIO10_PUDEN_PXPUDEN12_SHFT 24
#define HWIO_GPIO10_PUDEN_GPIO10_PUDEN_PXPUDEN12_MASK 0x03000000
#define HWIO_GPIO10_PUDEN_GPIO10_PUDEN_PXPUDEN13_SHFT 26
#define HWIO_GPIO10_PUDEN_GPIO10_PUDEN_PXPUDEN13_MASK 0x0c000000
#define HWIO_GPIO10_PUDEN_GPIO10_PUDEN_PXPUDEN14_SHFT 28
#define HWIO_GPIO10_PUDEN_GPIO10_PUDEN_PXPUDEN14_MASK 0x30000000
#define HWIO_GPIO10_PUDEN_GPIO10_PUDEN_PXPUDEN15_SHFT 30
#define HWIO_GPIO10_PUDEN_GPIO10_PUDEN_PXPUDEN15_MASK 0xc0000000


//--------

#define HWIO_GPIO10_PODR_ADDR  0xF0010A44  
#define HWIO_GPIO10_PODR_GPIO10_PODR_PXPODR0_SHFT 0
#define HWIO_GPIO10_PODR_GPIO10_PODR_PXPODR0_MASK 0x00000003
#define HWIO_GPIO10_PODR_GPIO10_PODR_PXPODR1_SHFT 2
#define HWIO_GPIO10_PODR_GPIO10_PODR_PXPODR1_MASK 0x0000000c
#define HWIO_GPIO10_PODR_GPIO10_PODR_PXPODR2_SHFT 4
#define HWIO_GPIO10_PODR_GPIO10_PODR_PXPODR2_MASK 0x00000030
#define HWIO_GPIO10_PODR_GPIO10_PODR_PXPODR3_SHFT 6
#define HWIO_GPIO10_PODR_GPIO10_PODR_PXPODR3_MASK 0x000000c0
#define HWIO_GPIO10_PODR_GPIO10_PODR_PXPODR4_SHFT 8
#define HWIO_GPIO10_PODR_GPIO10_PODR_PXPODR4_MASK 0x00000300
#define HWIO_GPIO10_PODR_GPIO10_PODR_PXPODR5_SHFT 10
#define HWIO_GPIO10_PODR_GPIO10_PODR_PXPODR5_MASK 0x00000c00
#define HWIO_GPIO10_PODR_GPIO10_PODR_PXPODR6_SHFT 12
#define HWIO_GPIO10_PODR_GPIO10_PODR_PXPODR6_MASK 0x00003000
#define HWIO_GPIO10_PODR_GPIO10_PODR_PXPODR7_SHFT 14
#define HWIO_GPIO10_PODR_GPIO10_PODR_PXPODR7_MASK 0x0000c000
#define HWIO_GPIO10_PODR_GPIO10_PODR_PXPODR8_SHFT 16
#define HWIO_GPIO10_PODR_GPIO10_PODR_PXPODR8_MASK 0x00030000
#define HWIO_GPIO10_PODR_GPIO10_PODR_PXPODR9_SHFT 18
#define HWIO_GPIO10_PODR_GPIO10_PODR_PXPODR9_MASK 0x000c0000
#define HWIO_GPIO10_PODR_GPIO10_PODR_PXPODR10_SHFT 20
#define HWIO_GPIO10_PODR_GPIO10_PODR_PXPODR10_MASK 0x00300000
#define HWIO_GPIO10_PODR_GPIO10_PODR_PXPODR11_SHFT 22
#define HWIO_GPIO10_PODR_GPIO10_PODR_PXPODR11_MASK 0x00c00000
#define HWIO_GPIO10_PODR_GPIO10_PODR_PXPODR12_SHFT 24
#define HWIO_GPIO10_PODR_GPIO10_PODR_PXPODR12_MASK 0x03000000
#define HWIO_GPIO10_PODR_GPIO10_PODR_PXPODR13_SHFT 26
#define HWIO_GPIO10_PODR_GPIO10_PODR_PXPODR13_MASK 0x0c000000
#define HWIO_GPIO10_PODR_GPIO10_PODR_PXPODR14_SHFT 28
#define HWIO_GPIO10_PODR_GPIO10_PODR_PXPODR14_MASK 0x30000000
#define HWIO_GPIO10_PODR_GPIO10_PODR_PXPODR15_SHFT 30
#define HWIO_GPIO10_PODR_GPIO10_PODR_PXPODR15_MASK 0xc0000000


//--------

#define HWIO_GPIO10_PMOD_ADDR  0xF0010A48  
#define HWIO_GPIO10_PMOD_GPIO10_PMOD_PXMOD0_SHFT 0
#define HWIO_GPIO10_PMOD_GPIO10_PMOD_PXMOD0_MASK 0x00000003
#define HWIO_GPIO10_PMOD_GPIO10_PMOD_PXMOD1_SHFT 2
#define HWIO_GPIO10_PMOD_GPIO10_PMOD_PXMOD1_MASK 0x0000000c
#define HWIO_GPIO10_PMOD_GPIO10_PMOD_PXMOD2_SHFT 4
#define HWIO_GPIO10_PMOD_GPIO10_PMOD_PXMOD2_MASK 0x00000030
#define HWIO_GPIO10_PMOD_GPIO10_PMOD_PXMOD3_SHFT 6
#define HWIO_GPIO10_PMOD_GPIO10_PMOD_PXMOD3_MASK 0x000000c0
#define HWIO_GPIO10_PMOD_GPIO10_PMOD_PXMOD4_SHFT 8
#define HWIO_GPIO10_PMOD_GPIO10_PMOD_PXMOD4_MASK 0x00000300
#define HWIO_GPIO10_PMOD_GPIO10_PMOD_PXMOD5_SHFT 10
#define HWIO_GPIO10_PMOD_GPIO10_PMOD_PXMOD5_MASK 0x00000c00
#define HWIO_GPIO10_PMOD_GPIO10_PMOD_PXMOD6_SHFT 12
#define HWIO_GPIO10_PMOD_GPIO10_PMOD_PXMOD6_MASK 0x00003000
#define HWIO_GPIO10_PMOD_GPIO10_PMOD_PXMOD7_SHFT 14
#define HWIO_GPIO10_PMOD_GPIO10_PMOD_PXMOD7_MASK 0x0000c000
#define HWIO_GPIO10_PMOD_GPIO10_PMOD_PXMOD8_SHFT 16
#define HWIO_GPIO10_PMOD_GPIO10_PMOD_PXMOD8_MASK 0x00030000
#define HWIO_GPIO10_PMOD_GPIO10_PMOD_PXMOD9_SHFT 18
#define HWIO_GPIO10_PMOD_GPIO10_PMOD_PXMOD9_MASK 0x000c0000
#define HWIO_GPIO10_PMOD_GPIO10_PMOD_PXMOD10_SHFT 20
#define HWIO_GPIO10_PMOD_GPIO10_PMOD_PXMOD10_MASK 0x00300000
#define HWIO_GPIO10_PMOD_GPIO10_PMOD_PXMOD11_SHFT 22
#define HWIO_GPIO10_PMOD_GPIO10_PMOD_PXMOD11_MASK 0x00c00000
#define HWIO_GPIO10_PMOD_GPIO10_PMOD_PXMOD12_SHFT 24
#define HWIO_GPIO10_PMOD_GPIO10_PMOD_PXMOD12_MASK 0x03000000
#define HWIO_GPIO10_PMOD_GPIO10_PMOD_PXMOD13_SHFT 26
#define HWIO_GPIO10_PMOD_GPIO10_PMOD_PXMOD13_MASK 0x0c000000
#define HWIO_GPIO10_PMOD_GPIO10_PMOD_PXMOD14_SHFT 28
#define HWIO_GPIO10_PMOD_GPIO10_PMOD_PXMOD14_MASK 0x30000000
#define HWIO_GPIO10_PMOD_GPIO10_PMOD_PXMOD15_SHFT 30
#define HWIO_GPIO10_PMOD_GPIO10_PMOD_PXMOD15_MASK 0xc0000000


//--------

#define HWIO_GPIO10_PEROUT0_ADDR  0xF0010A4C  
#define HWIO_GPIO10_PEROUT0_GPIO10_PEROUT0_OUTSEL0_SHFT 0
#define HWIO_GPIO10_PEROUT0_GPIO10_PEROUT0_OUTSEL0_MASK 0x0000000f
#define HWIO_GPIO10_PEROUT0_GPIO10_PEROUT0_OUTSEL1_SHFT 4
#define HWIO_GPIO10_PEROUT0_GPIO10_PEROUT0_OUTSEL1_MASK 0x000000f0
#define HWIO_GPIO10_PEROUT0_GPIO10_PEROUT0_OUTSEL2_SHFT 8
#define HWIO_GPIO10_PEROUT0_GPIO10_PEROUT0_OUTSEL2_MASK 0x00000f00
#define HWIO_GPIO10_PEROUT0_GPIO10_PEROUT0_OUTSEL3_SHFT 12
#define HWIO_GPIO10_PEROUT0_GPIO10_PEROUT0_OUTSEL3_MASK 0x0000f000
#define HWIO_GPIO10_PEROUT0_GPIO10_PEROUT0_OUTSEL4_SHFT 16
#define HWIO_GPIO10_PEROUT0_GPIO10_PEROUT0_OUTSEL4_MASK 0x000f0000
#define HWIO_GPIO10_PEROUT0_GPIO10_PEROUT0_OUTSEL5_SHFT 20
#define HWIO_GPIO10_PEROUT0_GPIO10_PEROUT0_OUTSEL5_MASK 0x00f00000
#define HWIO_GPIO10_PEROUT0_GPIO10_PEROUT0_OUTSEL6_SHFT 24
#define HWIO_GPIO10_PEROUT0_GPIO10_PEROUT0_OUTSEL6_MASK 0x0f000000
#define HWIO_GPIO10_PEROUT0_GPIO10_PEROUT0_OUTSEL7_SHFT 28
#define HWIO_GPIO10_PEROUT0_GPIO10_PEROUT0_OUTSEL7_MASK 0xf0000000


//--------

#define HWIO_GPIO10_PEROUT1_ADDR  0xF0010A50  
#define HWIO_GPIO10_PEROUT1_GPIO10_PEROUT1_OUTSEL8_SHFT 0
#define HWIO_GPIO10_PEROUT1_GPIO10_PEROUT1_OUTSEL8_MASK 0x0000000f
#define HWIO_GPIO10_PEROUT1_GPIO10_PEROUT1_OUTSEL9_SHFT 4
#define HWIO_GPIO10_PEROUT1_GPIO10_PEROUT1_OUTSEL9_MASK 0x000000f0
#define HWIO_GPIO10_PEROUT1_GPIO10_PEROUT1_OUTSEL10_SHFT 8
#define HWIO_GPIO10_PEROUT1_GPIO10_PEROUT1_OUTSEL10_MASK 0x00000f00
#define HWIO_GPIO10_PEROUT1_GPIO10_PEROUT1_OUTSEL11_SHFT 12
#define HWIO_GPIO10_PEROUT1_GPIO10_PEROUT1_OUTSEL11_MASK 0x0000f000
#define HWIO_GPIO10_PEROUT1_GPIO10_PEROUT1_OUTSEL12_SHFT 16
#define HWIO_GPIO10_PEROUT1_GPIO10_PEROUT1_OUTSEL12_MASK 0x000f0000
#define HWIO_GPIO10_PEROUT1_GPIO10_PEROUT1_OUTSEL13_SHFT 20
#define HWIO_GPIO10_PEROUT1_GPIO10_PEROUT1_OUTSEL13_MASK 0x00f00000
#define HWIO_GPIO10_PEROUT1_GPIO10_PEROUT1_OUTSEL14_SHFT 24
#define HWIO_GPIO10_PEROUT1_GPIO10_PEROUT1_OUTSEL14_MASK 0x0f000000
#define HWIO_GPIO10_PEROUT1_GPIO10_PEROUT1_OUTSEL15_SHFT 28
#define HWIO_GPIO10_PEROUT1_GPIO10_PEROUT1_OUTSEL15_MASK 0xf0000000


//--------

#define HWIO_GPIO10_PDR0_ADDR  0xF0010A54  
#define HWIO_GPIO10_PDR0_GPIO10_PDR0_PXPD0_SHFT 0
#define HWIO_GPIO10_PDR0_GPIO10_PDR0_PXPD0_MASK 0x00000003
#define HWIO_GPIO10_PDR0_GPIO10_PDR0_PXPD1_SHFT 4
#define HWIO_GPIO10_PDR0_GPIO10_PDR0_PXPD1_MASK 0x00000030
#define HWIO_GPIO10_PDR0_GPIO10_PDR0_PXPD2_SHFT 8
#define HWIO_GPIO10_PDR0_GPIO10_PDR0_PXPD2_MASK 0x00000300
#define HWIO_GPIO10_PDR0_GPIO10_PDR0_PXPD3_SHFT 12
#define HWIO_GPIO10_PDR0_GPIO10_PDR0_PXPD3_MASK 0x00003000
#define HWIO_GPIO10_PDR0_GPIO10_PDR0_PXPD4_SHFT 16
#define HWIO_GPIO10_PDR0_GPIO10_PDR0_PXPD4_MASK 0x00030000
#define HWIO_GPIO10_PDR0_GPIO10_PDR0_PXPD5_SHFT 20
#define HWIO_GPIO10_PDR0_GPIO10_PDR0_PXPD5_MASK 0x00300000
#define HWIO_GPIO10_PDR0_GPIO10_PDR0_PXPD6_SHFT 24
#define HWIO_GPIO10_PDR0_GPIO10_PDR0_PXPD6_MASK 0x03000000
#define HWIO_GPIO10_PDR0_GPIO10_PDR0_PXPD7_SHFT 28
#define HWIO_GPIO10_PDR0_GPIO10_PDR0_PXPD7_MASK 0x30000000


//--------

#define HWIO_GPIO10_PDR1_ADDR  0xF0010A58  
#define HWIO_GPIO10_PDR1_GPIO10_PDR1_PXPD8_SHFT 0
#define HWIO_GPIO10_PDR1_GPIO10_PDR1_PXPD8_MASK 0x00000003
#define HWIO_GPIO10_PDR1_GPIO10_PDR1_PXPD9_SHFT 4
#define HWIO_GPIO10_PDR1_GPIO10_PDR1_PXPD9_MASK 0x00000030
#define HWIO_GPIO10_PDR1_GPIO10_PDR1_PXPD10_SHFT 8
#define HWIO_GPIO10_PDR1_GPIO10_PDR1_PXPD10_MASK 0x00000300
#define HWIO_GPIO10_PDR1_GPIO10_PDR1_PXPD11_SHFT 12
#define HWIO_GPIO10_PDR1_GPIO10_PDR1_PXPD11_MASK 0x00003000
#define HWIO_GPIO10_PDR1_GPIO10_PDR1_PXPD12_SHFT 16
#define HWIO_GPIO10_PDR1_GPIO10_PDR1_PXPD12_MASK 0x00030000
#define HWIO_GPIO10_PDR1_GPIO10_PDR1_PXPD13_SHFT 20
#define HWIO_GPIO10_PDR1_GPIO10_PDR1_PXPD13_MASK 0x00300000
#define HWIO_GPIO10_PDR1_GPIO10_PDR1_PXPD14_SHFT 24
#define HWIO_GPIO10_PDR1_GPIO10_PDR1_PXPD14_MASK 0x03000000
#define HWIO_GPIO10_PDR1_GPIO10_PDR1_PXPD15_SHFT 28
#define HWIO_GPIO10_PDR1_GPIO10_PDR1_PXPD15_MASK 0x30000000


//--------

#define HWIO_GPIO10_SDE_ADDR  0xF0010A5C  
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEN0_SHFT 0
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEN0_MASK 0x00000001
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEN1_SHFT 1
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEN1_MASK 0x00000002
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEN2_SHFT 2
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEN2_MASK 0x00000004
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEN3_SHFT 3
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEN3_MASK 0x00000008
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEN4_SHFT 4
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEN4_MASK 0x00000010
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEN5_SHFT 5
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEN5_MASK 0x00000020
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEN6_SHFT 6
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEN6_MASK 0x00000040
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEN7_SHFT 7
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEN7_MASK 0x00000080
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEN8_SHFT 8
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEN8_MASK 0x00000100
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEN9_SHFT 9
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEN9_MASK 0x00000200
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEN10_SHFT 10
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEN10_MASK 0x00000400
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEN11_SHFT 11
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEN11_MASK 0x00000800
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEN12_SHFT 12
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEN12_MASK 0x00001000
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEN13_SHFT 13
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEN13_MASK 0x00002000
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEN14_SHFT 14
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEN14_MASK 0x00004000
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEN15_SHFT 15
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEN15_MASK 0x00008000
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEF0_SHFT 16
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEF0_MASK 0x00010000
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEF1_SHFT 17
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEF1_MASK 0x00020000
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEF2_SHFT 18
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEF2_MASK 0x00040000
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEF3_SHFT 19
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEF3_MASK 0x00080000
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEF4_SHFT 20
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEF4_MASK 0x00100000
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEF5_SHFT 21
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEF5_MASK 0x00200000
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEF6_SHFT 22
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEF6_MASK 0x00400000
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEF7_SHFT 23
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEF7_MASK 0x00800000
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEF8_SHFT 24
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEF8_MASK 0x01000000
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEF9_SHFT 25
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEF9_MASK 0x02000000
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEF10_SHFT 26
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEF10_MASK 0x04000000
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEF11_SHFT 27
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEF11_MASK 0x08000000
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEF12_SHFT 28
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEF12_MASK 0x10000000
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEF13_SHFT 29
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEF13_MASK 0x20000000
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEF14_SHFT 30
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEF14_MASK 0x40000000
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEF15_SHFT 31
#define HWIO_GPIO10_SDE_GPIO10_SDE_SDEF15_MASK 0x80000000


//--------

#define HWIO_GPIO10_SDCTL_ADDR  0xF0010A60  
#define HWIO_GPIO10_SDCTL_GPIO10_SDCTL_SWTRIG_SHFT 0
#define HWIO_GPIO10_SDCTL_GPIO10_SDCTL_SWTRIG_MASK 0x00000001
#define HWIO_GPIO10_SDCTL_GPIO10_SDCTL_LINKEN_SHFT 1
#define HWIO_GPIO10_SDCTL_GPIO10_SDCTL_LINKEN_MASK 0x00000002
#define HWIO_GPIO10_SDCTL_GPIO10_SDCTL_PSDEF_SHFT 2
#define HWIO_GPIO10_SDCTL_GPIO10_SDCTL_PSDEF_MASK 0x00000004


//--------

#define HWIO_GPIO10_ESR_ADDR  0xF0010A64  
#define HWIO_GPIO10_ESR_GPIO10_ESR_EN0_SHFT 0
#define HWIO_GPIO10_ESR_GPIO10_ESR_EN0_MASK 0x00000001
#define HWIO_GPIO10_ESR_GPIO10_ESR_EN1_SHFT 1
#define HWIO_GPIO10_ESR_GPIO10_ESR_EN1_MASK 0x00000002
#define HWIO_GPIO10_ESR_GPIO10_ESR_EN2_SHFT 2
#define HWIO_GPIO10_ESR_GPIO10_ESR_EN2_MASK 0x00000004
#define HWIO_GPIO10_ESR_GPIO10_ESR_EN3_SHFT 3
#define HWIO_GPIO10_ESR_GPIO10_ESR_EN3_MASK 0x00000008
#define HWIO_GPIO10_ESR_GPIO10_ESR_EN4_SHFT 4
#define HWIO_GPIO10_ESR_GPIO10_ESR_EN4_MASK 0x00000010
#define HWIO_GPIO10_ESR_GPIO10_ESR_EN5_SHFT 5
#define HWIO_GPIO10_ESR_GPIO10_ESR_EN5_MASK 0x00000020
#define HWIO_GPIO10_ESR_GPIO10_ESR_EN6_SHFT 6
#define HWIO_GPIO10_ESR_GPIO10_ESR_EN6_MASK 0x00000040
#define HWIO_GPIO10_ESR_GPIO10_ESR_EN7_SHFT 7
#define HWIO_GPIO10_ESR_GPIO10_ESR_EN7_MASK 0x00000080
#define HWIO_GPIO10_ESR_GPIO10_ESR_EN8_SHFT 8
#define HWIO_GPIO10_ESR_GPIO10_ESR_EN8_MASK 0x00000100
#define HWIO_GPIO10_ESR_GPIO10_ESR_EN9_SHFT 9
#define HWIO_GPIO10_ESR_GPIO10_ESR_EN9_MASK 0x00000200
#define HWIO_GPIO10_ESR_GPIO10_ESR_EN10_SHFT 10
#define HWIO_GPIO10_ESR_GPIO10_ESR_EN10_MASK 0x00000400
#define HWIO_GPIO10_ESR_GPIO10_ESR_EN11_SHFT 11
#define HWIO_GPIO10_ESR_GPIO10_ESR_EN11_MASK 0x00000800
#define HWIO_GPIO10_ESR_GPIO10_ESR_EN12_SHFT 12
#define HWIO_GPIO10_ESR_GPIO10_ESR_EN12_MASK 0x00001000
#define HWIO_GPIO10_ESR_GPIO10_ESR_EN13_SHFT 13
#define HWIO_GPIO10_ESR_GPIO10_ESR_EN13_MASK 0x00002000
#define HWIO_GPIO10_ESR_GPIO10_ESR_EN14_SHFT 14
#define HWIO_GPIO10_ESR_GPIO10_ESR_EN14_MASK 0x00004000
#define HWIO_GPIO10_ESR_GPIO10_ESR_EN15_SHFT 15
#define HWIO_GPIO10_ESR_GPIO10_ESR_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO10_LOCK_ADDR  0xF0010A68  
#define HWIO_GPIO10_LOCK_GPIO10_LOCK_P0LCK_SHFT 0
#define HWIO_GPIO10_LOCK_GPIO10_LOCK_P0LCK_MASK 0x00000001
#define HWIO_GPIO10_LOCK_GPIO10_LOCK_P1LCK_SHFT 1
#define HWIO_GPIO10_LOCK_GPIO10_LOCK_P1LCK_MASK 0x00000002
#define HWIO_GPIO10_LOCK_GPIO10_LOCK_P2LCK_SHFT 2
#define HWIO_GPIO10_LOCK_GPIO10_LOCK_P2LCK_MASK 0x00000004
#define HWIO_GPIO10_LOCK_GPIO10_LOCK_P3LCK_SHFT 3
#define HWIO_GPIO10_LOCK_GPIO10_LOCK_P3LCK_MASK 0x00000008
#define HWIO_GPIO10_LOCK_GPIO10_LOCK_P4LCK_SHFT 4
#define HWIO_GPIO10_LOCK_GPIO10_LOCK_P4LCK_MASK 0x00000010
#define HWIO_GPIO10_LOCK_GPIO10_LOCK_P5LCK_SHFT 5
#define HWIO_GPIO10_LOCK_GPIO10_LOCK_P5LCK_MASK 0x00000020
#define HWIO_GPIO10_LOCK_GPIO10_LOCK_P6LCK_SHFT 6
#define HWIO_GPIO10_LOCK_GPIO10_LOCK_P6LCK_MASK 0x00000040
#define HWIO_GPIO10_LOCK_GPIO10_LOCK_P7LCK_SHFT 7
#define HWIO_GPIO10_LOCK_GPIO10_LOCK_P7LCK_MASK 0x00000080
#define HWIO_GPIO10_LOCK_GPIO10_LOCK_P8LCK_SHFT 8
#define HWIO_GPIO10_LOCK_GPIO10_LOCK_P8LCK_MASK 0x00000100
#define HWIO_GPIO10_LOCK_GPIO10_LOCK_P9LCK_SHFT 9
#define HWIO_GPIO10_LOCK_GPIO10_LOCK_P9LCK_MASK 0x00000200
#define HWIO_GPIO10_LOCK_GPIO10_LOCK_P10LCK_SHFT 10
#define HWIO_GPIO10_LOCK_GPIO10_LOCK_P10LCK_MASK 0x00000400
#define HWIO_GPIO10_LOCK_GPIO10_LOCK_P11LCK_SHFT 11
#define HWIO_GPIO10_LOCK_GPIO10_LOCK_P11LCK_MASK 0x00000800
#define HWIO_GPIO10_LOCK_GPIO10_LOCK_P12LCK_SHFT 12
#define HWIO_GPIO10_LOCK_GPIO10_LOCK_P12LCK_MASK 0x00001000
#define HWIO_GPIO10_LOCK_GPIO10_LOCK_P13LCK_SHFT 13
#define HWIO_GPIO10_LOCK_GPIO10_LOCK_P13LCK_MASK 0x00002000
#define HWIO_GPIO10_LOCK_GPIO10_LOCK_P14LCK_SHFT 14
#define HWIO_GPIO10_LOCK_GPIO10_LOCK_P14LCK_MASK 0x00004000
#define HWIO_GPIO10_LOCK_GPIO10_LOCK_P15LCK_SHFT 15
#define HWIO_GPIO10_LOCK_GPIO10_LOCK_P15LCK_MASK 0x00008000
#define HWIO_GPIO10_LOCK_GPIO10_LOCK_PXLCKKEY_SHFT 16
#define HWIO_GPIO10_LOCK_GPIO10_LOCK_PXLCKKEY_MASK 0xffff0000


//--------

#define HWIO_GPIO10_SDETRMOD_ADDR  0xF0010A6C  
#define HWIO_GPIO10_SDETRMOD_GPIO10_SDETRMOD_TGSEL0_SHFT 0
#define HWIO_GPIO10_SDETRMOD_GPIO10_SDETRMOD_TGSEL0_MASK 0x00000001
#define HWIO_GPIO10_SDETRMOD_GPIO10_SDETRMOD_TGSEL1_SHFT 1
#define HWIO_GPIO10_SDETRMOD_GPIO10_SDETRMOD_TGSEL1_MASK 0x00000002
#define HWIO_GPIO10_SDETRMOD_GPIO10_SDETRMOD_TGSEL2_SHFT 2
#define HWIO_GPIO10_SDETRMOD_GPIO10_SDETRMOD_TGSEL2_MASK 0x00000004
#define HWIO_GPIO10_SDETRMOD_GPIO10_SDETRMOD_TGSEL3_SHFT 3
#define HWIO_GPIO10_SDETRMOD_GPIO10_SDETRMOD_TGSEL3_MASK 0x00000008
#define HWIO_GPIO10_SDETRMOD_GPIO10_SDETRMOD_TGSEL4_SHFT 4
#define HWIO_GPIO10_SDETRMOD_GPIO10_SDETRMOD_TGSEL4_MASK 0x00000010
#define HWIO_GPIO10_SDETRMOD_GPIO10_SDETRMOD_TGSEL5_SHFT 5
#define HWIO_GPIO10_SDETRMOD_GPIO10_SDETRMOD_TGSEL5_MASK 0x00000020
#define HWIO_GPIO10_SDETRMOD_GPIO10_SDETRMOD_TGSEL6_SHFT 6
#define HWIO_GPIO10_SDETRMOD_GPIO10_SDETRMOD_TGSEL6_MASK 0x00000040
#define HWIO_GPIO10_SDETRMOD_GPIO10_SDETRMOD_TGSEL7_SHFT 7
#define HWIO_GPIO10_SDETRMOD_GPIO10_SDETRMOD_TGSEL7_MASK 0x00000080
#define HWIO_GPIO10_SDETRMOD_GPIO10_SDETRMOD_TGSEL8_SHFT 8
#define HWIO_GPIO10_SDETRMOD_GPIO10_SDETRMOD_TGSEL8_MASK 0x00000100
#define HWIO_GPIO10_SDETRMOD_GPIO10_SDETRMOD_TGSEL9_SHFT 9
#define HWIO_GPIO10_SDETRMOD_GPIO10_SDETRMOD_TGSEL9_MASK 0x00000200
#define HWIO_GPIO10_SDETRMOD_GPIO10_SDETRMOD_TGSEL10_SHFT 10
#define HWIO_GPIO10_SDETRMOD_GPIO10_SDETRMOD_TGSEL10_MASK 0x00000400
#define HWIO_GPIO10_SDETRMOD_GPIO10_SDETRMOD_TGSEL11_SHFT 11
#define HWIO_GPIO10_SDETRMOD_GPIO10_SDETRMOD_TGSEL11_MASK 0x00000800
#define HWIO_GPIO10_SDETRMOD_GPIO10_SDETRMOD_TGSEL12_SHFT 12
#define HWIO_GPIO10_SDETRMOD_GPIO10_SDETRMOD_TGSEL12_MASK 0x00001000
#define HWIO_GPIO10_SDETRMOD_GPIO10_SDETRMOD_TGSEL13_SHFT 13
#define HWIO_GPIO10_SDETRMOD_GPIO10_SDETRMOD_TGSEL13_MASK 0x00002000
#define HWIO_GPIO10_SDETRMOD_GPIO10_SDETRMOD_TGSEL14_SHFT 14
#define HWIO_GPIO10_SDETRMOD_GPIO10_SDETRMOD_TGSEL14_MASK 0x00004000
#define HWIO_GPIO10_SDETRMOD_GPIO10_SDETRMOD_TGSEL15_SHFT 15
#define HWIO_GPIO10_SDETRMOD_GPIO10_SDETRMOD_TGSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO10_PCSR_ADDR  0xF0010A70  
#define HWIO_GPIO10_PCSR_GPIO10_PCSR_SEL0_SHFT 0
#define HWIO_GPIO10_PCSR_GPIO10_PCSR_SEL0_MASK 0x00000001
#define HWIO_GPIO10_PCSR_GPIO10_PCSR_SEL1_SHFT 1
#define HWIO_GPIO10_PCSR_GPIO10_PCSR_SEL1_MASK 0x00000002
#define HWIO_GPIO10_PCSR_GPIO10_PCSR_SEL2_SHFT 2
#define HWIO_GPIO10_PCSR_GPIO10_PCSR_SEL2_MASK 0x00000004
#define HWIO_GPIO10_PCSR_GPIO10_PCSR_SEL3_SHFT 3
#define HWIO_GPIO10_PCSR_GPIO10_PCSR_SEL3_MASK 0x00000008
#define HWIO_GPIO10_PCSR_GPIO10_PCSR_SEL4_SHFT 4
#define HWIO_GPIO10_PCSR_GPIO10_PCSR_SEL4_MASK 0x00000010
#define HWIO_GPIO10_PCSR_GPIO10_PCSR_SEL5_SHFT 5
#define HWIO_GPIO10_PCSR_GPIO10_PCSR_SEL5_MASK 0x00000020
#define HWIO_GPIO10_PCSR_GPIO10_PCSR_SEL6_SHFT 6
#define HWIO_GPIO10_PCSR_GPIO10_PCSR_SEL6_MASK 0x00000040
#define HWIO_GPIO10_PCSR_GPIO10_PCSR_SEL7_SHFT 7
#define HWIO_GPIO10_PCSR_GPIO10_PCSR_SEL7_MASK 0x00000080
#define HWIO_GPIO10_PCSR_GPIO10_PCSR_SEL8_SHFT 8
#define HWIO_GPIO10_PCSR_GPIO10_PCSR_SEL8_MASK 0x00000100
#define HWIO_GPIO10_PCSR_GPIO10_PCSR_SEL9_SHFT 9
#define HWIO_GPIO10_PCSR_GPIO10_PCSR_SEL9_MASK 0x00000200
#define HWIO_GPIO10_PCSR_GPIO10_PCSR_SEL10_SHFT 10
#define HWIO_GPIO10_PCSR_GPIO10_PCSR_SEL10_MASK 0x00000400
#define HWIO_GPIO10_PCSR_GPIO10_PCSR_SEL11_SHFT 11
#define HWIO_GPIO10_PCSR_GPIO10_PCSR_SEL11_MASK 0x00000800
#define HWIO_GPIO10_PCSR_GPIO10_PCSR_SEL12_SHFT 12
#define HWIO_GPIO10_PCSR_GPIO10_PCSR_SEL12_MASK 0x00001000
#define HWIO_GPIO10_PCSR_GPIO10_PCSR_SEL13_SHFT 13
#define HWIO_GPIO10_PCSR_GPIO10_PCSR_SEL13_MASK 0x00002000
#define HWIO_GPIO10_PCSR_GPIO10_PCSR_SEL14_SHFT 14
#define HWIO_GPIO10_PCSR_GPIO10_PCSR_SEL14_MASK 0x00004000
#define HWIO_GPIO10_PCSR_GPIO10_PCSR_SEL15_SHFT 15
#define HWIO_GPIO10_PCSR_GPIO10_PCSR_SEL15_MASK 0x00008000


//--------

#define HWIO_GPIO10_INEN_ADDR  0xF0010A74  
#define HWIO_GPIO10_INEN_GPIO10_INEN_EN0_SHFT 0
#define HWIO_GPIO10_INEN_GPIO10_INEN_EN0_MASK 0x00000001
#define HWIO_GPIO10_INEN_GPIO10_INEN_EN1_SHFT 1
#define HWIO_GPIO10_INEN_GPIO10_INEN_EN1_MASK 0x00000002
#define HWIO_GPIO10_INEN_GPIO10_INEN_EN2_SHFT 2
#define HWIO_GPIO10_INEN_GPIO10_INEN_EN2_MASK 0x00000004
#define HWIO_GPIO10_INEN_GPIO10_INEN_EN3_SHFT 3
#define HWIO_GPIO10_INEN_GPIO10_INEN_EN3_MASK 0x00000008
#define HWIO_GPIO10_INEN_GPIO10_INEN_EN4_SHFT 4
#define HWIO_GPIO10_INEN_GPIO10_INEN_EN4_MASK 0x00000010
#define HWIO_GPIO10_INEN_GPIO10_INEN_EN5_SHFT 5
#define HWIO_GPIO10_INEN_GPIO10_INEN_EN5_MASK 0x00000020
#define HWIO_GPIO10_INEN_GPIO10_INEN_EN6_SHFT 6
#define HWIO_GPIO10_INEN_GPIO10_INEN_EN6_MASK 0x00000040
#define HWIO_GPIO10_INEN_GPIO10_INEN_EN7_SHFT 7
#define HWIO_GPIO10_INEN_GPIO10_INEN_EN7_MASK 0x00000080
#define HWIO_GPIO10_INEN_GPIO10_INEN_EN8_SHFT 8
#define HWIO_GPIO10_INEN_GPIO10_INEN_EN8_MASK 0x00000100
#define HWIO_GPIO10_INEN_GPIO10_INEN_EN9_SHFT 9
#define HWIO_GPIO10_INEN_GPIO10_INEN_EN9_MASK 0x00000200
#define HWIO_GPIO10_INEN_GPIO10_INEN_EN10_SHFT 10
#define HWIO_GPIO10_INEN_GPIO10_INEN_EN10_MASK 0x00000400
#define HWIO_GPIO10_INEN_GPIO10_INEN_EN11_SHFT 11
#define HWIO_GPIO10_INEN_GPIO10_INEN_EN11_MASK 0x00000800
#define HWIO_GPIO10_INEN_GPIO10_INEN_EN12_SHFT 12
#define HWIO_GPIO10_INEN_GPIO10_INEN_EN12_MASK 0x00001000
#define HWIO_GPIO10_INEN_GPIO10_INEN_EN13_SHFT 13
#define HWIO_GPIO10_INEN_GPIO10_INEN_EN13_MASK 0x00002000
#define HWIO_GPIO10_INEN_GPIO10_INEN_EN14_SHFT 14
#define HWIO_GPIO10_INEN_GPIO10_INEN_EN14_MASK 0x00004000
#define HWIO_GPIO10_INEN_GPIO10_INEN_EN15_SHFT 15
#define HWIO_GPIO10_INEN_GPIO10_INEN_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO10_PUDRST_ADDR  0xF0010A78  
#define HWIO_GPIO10_PUDRST_GPIO10_PUDRST_PDSEL0_SHFT 0
#define HWIO_GPIO10_PUDRST_GPIO10_PUDRST_PDSEL0_MASK 0x00000001
#define HWIO_GPIO10_PUDRST_GPIO10_PUDRST_PDSEL1_SHFT 1
#define HWIO_GPIO10_PUDRST_GPIO10_PUDRST_PDSEL1_MASK 0x00000002
#define HWIO_GPIO10_PUDRST_GPIO10_PUDRST_PDSEL2_SHFT 2
#define HWIO_GPIO10_PUDRST_GPIO10_PUDRST_PDSEL2_MASK 0x00000004
#define HWIO_GPIO10_PUDRST_GPIO10_PUDRST_PDSEL3_SHFT 3
#define HWIO_GPIO10_PUDRST_GPIO10_PUDRST_PDSEL3_MASK 0x00000008
#define HWIO_GPIO10_PUDRST_GPIO10_PUDRST_PDSEL4_SHFT 4
#define HWIO_GPIO10_PUDRST_GPIO10_PUDRST_PDSEL4_MASK 0x00000010
#define HWIO_GPIO10_PUDRST_GPIO10_PUDRST_PDSEL5_SHFT 5
#define HWIO_GPIO10_PUDRST_GPIO10_PUDRST_PDSEL5_MASK 0x00000020
#define HWIO_GPIO10_PUDRST_GPIO10_PUDRST_PDSEL6_SHFT 6
#define HWIO_GPIO10_PUDRST_GPIO10_PUDRST_PDSEL6_MASK 0x00000040
#define HWIO_GPIO10_PUDRST_GPIO10_PUDRST_PDSEL7_SHFT 7
#define HWIO_GPIO10_PUDRST_GPIO10_PUDRST_PDSEL7_MASK 0x00000080
#define HWIO_GPIO10_PUDRST_GPIO10_PUDRST_PDSEL8_SHFT 8
#define HWIO_GPIO10_PUDRST_GPIO10_PUDRST_PDSEL8_MASK 0x00000100
#define HWIO_GPIO10_PUDRST_GPIO10_PUDRST_PDSEL9_SHFT 9
#define HWIO_GPIO10_PUDRST_GPIO10_PUDRST_PDSEL9_MASK 0x00000200
#define HWIO_GPIO10_PUDRST_GPIO10_PUDRST_PDSEL10_SHFT 10
#define HWIO_GPIO10_PUDRST_GPIO10_PUDRST_PDSEL10_MASK 0x00000400
#define HWIO_GPIO10_PUDRST_GPIO10_PUDRST_PDSEL11_SHFT 11
#define HWIO_GPIO10_PUDRST_GPIO10_PUDRST_PDSEL11_MASK 0x00000800
#define HWIO_GPIO10_PUDRST_GPIO10_PUDRST_PDSEL12_SHFT 12
#define HWIO_GPIO10_PUDRST_GPIO10_PUDRST_PDSEL12_MASK 0x00001000
#define HWIO_GPIO10_PUDRST_GPIO10_PUDRST_PDSEL13_SHFT 13
#define HWIO_GPIO10_PUDRST_GPIO10_PUDRST_PDSEL13_MASK 0x00002000
#define HWIO_GPIO10_PUDRST_GPIO10_PUDRST_PDSEL14_SHFT 14
#define HWIO_GPIO10_PUDRST_GPIO10_PUDRST_PDSEL14_MASK 0x00004000
#define HWIO_GPIO10_PUDRST_GPIO10_PUDRST_PDSEL15_SHFT 15
#define HWIO_GPIO10_PUDRST_GPIO10_PUDRST_PDSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO11_INFO_ADDR  0xF0010B00  
#define HWIO_GPIO11_INFO_GPIO11_INFO_MODREV_SHFT 0
#define HWIO_GPIO11_INFO_GPIO11_INFO_MODREV_MASK 0x000000ff
#define HWIO_GPIO11_INFO_GPIO11_INFO_MODTYPE_SHFT 8
#define HWIO_GPIO11_INFO_GPIO11_INFO_MODTYPE_MASK 0x0000ff00
#define HWIO_GPIO11_INFO_GPIO11_INFO_MODNUMBER_SHFT 16
#define HWIO_GPIO11_INFO_GPIO11_INFO_MODNUMBER_MASK 0xffff0000


//--------

#define HWIO_GPIO11_ACES0_ADDR  0xF0010B04  
#define HWIO_GPIO11_ACES0_GPIO11_ACES0_EN0_SHFT 0
#define HWIO_GPIO11_ACES0_GPIO11_ACES0_EN0_MASK 0x00000001
#define HWIO_GPIO11_ACES0_GPIO11_ACES0_EN1_SHFT 1
#define HWIO_GPIO11_ACES0_GPIO11_ACES0_EN1_MASK 0x00000002
#define HWIO_GPIO11_ACES0_GPIO11_ACES0_EN2_SHFT 2
#define HWIO_GPIO11_ACES0_GPIO11_ACES0_EN2_MASK 0x00000004
#define HWIO_GPIO11_ACES0_GPIO11_ACES0_EN3_SHFT 3
#define HWIO_GPIO11_ACES0_GPIO11_ACES0_EN3_MASK 0x00000008
#define HWIO_GPIO11_ACES0_GPIO11_ACES0_EN4_SHFT 4
#define HWIO_GPIO11_ACES0_GPIO11_ACES0_EN4_MASK 0x00000010
#define HWIO_GPIO11_ACES0_GPIO11_ACES0_EN5_SHFT 5
#define HWIO_GPIO11_ACES0_GPIO11_ACES0_EN5_MASK 0x00000020
#define HWIO_GPIO11_ACES0_GPIO11_ACES0_EN6_SHFT 6
#define HWIO_GPIO11_ACES0_GPIO11_ACES0_EN6_MASK 0x00000040
#define HWIO_GPIO11_ACES0_GPIO11_ACES0_EN7_SHFT 7
#define HWIO_GPIO11_ACES0_GPIO11_ACES0_EN7_MASK 0x00000080
#define HWIO_GPIO11_ACES0_GPIO11_ACES0_EN8_SHFT 8
#define HWIO_GPIO11_ACES0_GPIO11_ACES0_EN8_MASK 0x00000100
#define HWIO_GPIO11_ACES0_GPIO11_ACES0_EN9_SHFT 9
#define HWIO_GPIO11_ACES0_GPIO11_ACES0_EN9_MASK 0x00000200
#define HWIO_GPIO11_ACES0_GPIO11_ACES0_EN10_SHFT 10
#define HWIO_GPIO11_ACES0_GPIO11_ACES0_EN10_MASK 0x00000400
#define HWIO_GPIO11_ACES0_GPIO11_ACES0_EN11_SHFT 11
#define HWIO_GPIO11_ACES0_GPIO11_ACES0_EN11_MASK 0x00000800
#define HWIO_GPIO11_ACES0_GPIO11_ACES0_EN12_SHFT 12
#define HWIO_GPIO11_ACES0_GPIO11_ACES0_EN12_MASK 0x00001000
#define HWIO_GPIO11_ACES0_GPIO11_ACES0_EN13_SHFT 13
#define HWIO_GPIO11_ACES0_GPIO11_ACES0_EN13_MASK 0x00002000
#define HWIO_GPIO11_ACES0_GPIO11_ACES0_EN14_SHFT 14
#define HWIO_GPIO11_ACES0_GPIO11_ACES0_EN14_MASK 0x00004000
#define HWIO_GPIO11_ACES0_GPIO11_ACES0_EN15_SHFT 15
#define HWIO_GPIO11_ACES0_GPIO11_ACES0_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO11_ACES1_ADDR  0xF0010B08  


//--------

#define HWIO_GPIO11_PIR_ADDR  0xF0010B0C  
#define HWIO_GPIO11_PIR_GPIO11_PIR_PXPIR0_SHFT 0
#define HWIO_GPIO11_PIR_GPIO11_PIR_PXPIR0_MASK 0x00000001
#define HWIO_GPIO11_PIR_GPIO11_PIR_PXPIR1_SHFT 1
#define HWIO_GPIO11_PIR_GPIO11_PIR_PXPIR1_MASK 0x00000002
#define HWIO_GPIO11_PIR_GPIO11_PIR_PXPIR2_SHFT 2
#define HWIO_GPIO11_PIR_GPIO11_PIR_PXPIR2_MASK 0x00000004
#define HWIO_GPIO11_PIR_GPIO11_PIR_PXPIR3_SHFT 3
#define HWIO_GPIO11_PIR_GPIO11_PIR_PXPIR3_MASK 0x00000008
#define HWIO_GPIO11_PIR_GPIO11_PIR_PXPIR4_SHFT 4
#define HWIO_GPIO11_PIR_GPIO11_PIR_PXPIR4_MASK 0x00000010
#define HWIO_GPIO11_PIR_GPIO11_PIR_PXPIR5_SHFT 5
#define HWIO_GPIO11_PIR_GPIO11_PIR_PXPIR5_MASK 0x00000020
#define HWIO_GPIO11_PIR_GPIO11_PIR_PXPIR6_SHFT 6
#define HWIO_GPIO11_PIR_GPIO11_PIR_PXPIR6_MASK 0x00000040
#define HWIO_GPIO11_PIR_GPIO11_PIR_PXPIR7_SHFT 7
#define HWIO_GPIO11_PIR_GPIO11_PIR_PXPIR7_MASK 0x00000080
#define HWIO_GPIO11_PIR_GPIO11_PIR_PXPIR8_SHFT 8
#define HWIO_GPIO11_PIR_GPIO11_PIR_PXPIR8_MASK 0x00000100
#define HWIO_GPIO11_PIR_GPIO11_PIR_PXPIR9_SHFT 9
#define HWIO_GPIO11_PIR_GPIO11_PIR_PXPIR9_MASK 0x00000200
#define HWIO_GPIO11_PIR_GPIO11_PIR_PXPIR10_SHFT 10
#define HWIO_GPIO11_PIR_GPIO11_PIR_PXPIR10_MASK 0x00000400
#define HWIO_GPIO11_PIR_GPIO11_PIR_PXPIR11_SHFT 11
#define HWIO_GPIO11_PIR_GPIO11_PIR_PXPIR11_MASK 0x00000800
#define HWIO_GPIO11_PIR_GPIO11_PIR_PXPIR12_SHFT 12
#define HWIO_GPIO11_PIR_GPIO11_PIR_PXPIR12_MASK 0x00001000
#define HWIO_GPIO11_PIR_GPIO11_PIR_PXPIR13_SHFT 13
#define HWIO_GPIO11_PIR_GPIO11_PIR_PXPIR13_MASK 0x00002000
#define HWIO_GPIO11_PIR_GPIO11_PIR_PXPIR14_SHFT 14
#define HWIO_GPIO11_PIR_GPIO11_PIR_PXPIR14_MASK 0x00004000
#define HWIO_GPIO11_PIR_GPIO11_PIR_PXPIR15_SHFT 15
#define HWIO_GPIO11_PIR_GPIO11_PIR_PXPIR15_MASK 0x00008000


//--------

#define HWIO_GPIO11_POR_ADDR  0xF0010B10  
#define HWIO_GPIO11_POR_GPIO11_POR_PXPOR0_SHFT 0
#define HWIO_GPIO11_POR_GPIO11_POR_PXPOR0_MASK 0x00000001
#define HWIO_GPIO11_POR_GPIO11_POR_PXPOR1_SHFT 1
#define HWIO_GPIO11_POR_GPIO11_POR_PXPOR1_MASK 0x00000002
#define HWIO_GPIO11_POR_GPIO11_POR_PXPOR2_SHFT 2
#define HWIO_GPIO11_POR_GPIO11_POR_PXPOR2_MASK 0x00000004
#define HWIO_GPIO11_POR_GPIO11_POR_PXPOR3_SHFT 3
#define HWIO_GPIO11_POR_GPIO11_POR_PXPOR3_MASK 0x00000008
#define HWIO_GPIO11_POR_GPIO11_POR_PXPOR4_SHFT 4
#define HWIO_GPIO11_POR_GPIO11_POR_PXPOR4_MASK 0x00000010
#define HWIO_GPIO11_POR_GPIO11_POR_PXPOR5_SHFT 5
#define HWIO_GPIO11_POR_GPIO11_POR_PXPOR5_MASK 0x00000020
#define HWIO_GPIO11_POR_GPIO11_POR_PXPOR6_SHFT 6
#define HWIO_GPIO11_POR_GPIO11_POR_PXPOR6_MASK 0x00000040
#define HWIO_GPIO11_POR_GPIO11_POR_PXPOR7_SHFT 7
#define HWIO_GPIO11_POR_GPIO11_POR_PXPOR7_MASK 0x00000080
#define HWIO_GPIO11_POR_GPIO11_POR_PXPOR8_SHFT 8
#define HWIO_GPIO11_POR_GPIO11_POR_PXPOR8_MASK 0x00000100
#define HWIO_GPIO11_POR_GPIO11_POR_PXPOR9_SHFT 9
#define HWIO_GPIO11_POR_GPIO11_POR_PXPOR9_MASK 0x00000200
#define HWIO_GPIO11_POR_GPIO11_POR_PXPOR10_SHFT 10
#define HWIO_GPIO11_POR_GPIO11_POR_PXPOR10_MASK 0x00000400
#define HWIO_GPIO11_POR_GPIO11_POR_PXPOR11_SHFT 11
#define HWIO_GPIO11_POR_GPIO11_POR_PXPOR11_MASK 0x00000800
#define HWIO_GPIO11_POR_GPIO11_POR_PXPOR12_SHFT 12
#define HWIO_GPIO11_POR_GPIO11_POR_PXPOR12_MASK 0x00001000
#define HWIO_GPIO11_POR_GPIO11_POR_PXPOR13_SHFT 13
#define HWIO_GPIO11_POR_GPIO11_POR_PXPOR13_MASK 0x00002000
#define HWIO_GPIO11_POR_GPIO11_POR_PXPOR14_SHFT 14
#define HWIO_GPIO11_POR_GPIO11_POR_PXPOR14_MASK 0x00004000
#define HWIO_GPIO11_POR_GPIO11_POR_PXPOR15_SHFT 15
#define HWIO_GPIO11_POR_GPIO11_POR_PXPOR15_MASK 0x00008000


//--------

#define HWIO_GPIO11_POSCR_ADDR  0xF0010B14  
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PS0_SHFT 0
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PS0_MASK 0x00000001
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PS1_SHFT 1
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PS1_MASK 0x00000002
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PS2_SHFT 2
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PS2_MASK 0x00000004
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PS3_SHFT 3
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PS3_MASK 0x00000008
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PS4_SHFT 4
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PS4_MASK 0x00000010
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PS5_SHFT 5
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PS5_MASK 0x00000020
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PS6_SHFT 6
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PS6_MASK 0x00000040
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PS7_SHFT 7
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PS7_MASK 0x00000080
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PS8_SHFT 8
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PS8_MASK 0x00000100
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PS9_SHFT 9
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PS9_MASK 0x00000200
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PS10_SHFT 10
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PS10_MASK 0x00000400
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PS11_SHFT 11
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PS11_MASK 0x00000800
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PS12_SHFT 12
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PS12_MASK 0x00001000
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PS13_SHFT 13
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PS13_MASK 0x00002000
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PS14_SHFT 14
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PS14_MASK 0x00004000
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PS15_SHFT 15
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PS15_MASK 0x00008000
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PC0_SHFT 16
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PC0_MASK 0x00010000
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PC1_SHFT 17
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PC1_MASK 0x00020000
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PC2_SHFT 18
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PC2_MASK 0x00040000
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PC3_SHFT 19
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PC3_MASK 0x00080000
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PC4_SHFT 20
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PC4_MASK 0x00100000
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PC5_SHFT 21
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PC5_MASK 0x00200000
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PC6_SHFT 22
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PC6_MASK 0x00400000
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PC7_SHFT 23
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PC7_MASK 0x00800000
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PC8_SHFT 24
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PC8_MASK 0x01000000
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PC9_SHFT 25
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PC9_MASK 0x02000000
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PC10_SHFT 26
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PC10_MASK 0x04000000
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PC11_SHFT 27
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PC11_MASK 0x08000000
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PC12_SHFT 28
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PC12_MASK 0x10000000
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PC13_SHFT 29
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PC13_MASK 0x20000000
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PC14_SHFT 30
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PC14_MASK 0x40000000
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PC15_SHFT 31
#define HWIO_GPIO11_POSCR_GPIO11_POSCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO11_POSR_ADDR  0xF0010B18  
#define HWIO_GPIO11_POSR_GPIO11_POSR_PS0_SHFT 0
#define HWIO_GPIO11_POSR_GPIO11_POSR_PS0_MASK 0x00000001
#define HWIO_GPIO11_POSR_GPIO11_POSR_PS1_SHFT 1
#define HWIO_GPIO11_POSR_GPIO11_POSR_PS1_MASK 0x00000002
#define HWIO_GPIO11_POSR_GPIO11_POSR_PS2_SHFT 2
#define HWIO_GPIO11_POSR_GPIO11_POSR_PS2_MASK 0x00000004
#define HWIO_GPIO11_POSR_GPIO11_POSR_PS3_SHFT 3
#define HWIO_GPIO11_POSR_GPIO11_POSR_PS3_MASK 0x00000008
#define HWIO_GPIO11_POSR_GPIO11_POSR_PS4_SHFT 4
#define HWIO_GPIO11_POSR_GPIO11_POSR_PS4_MASK 0x00000010
#define HWIO_GPIO11_POSR_GPIO11_POSR_PS5_SHFT 5
#define HWIO_GPIO11_POSR_GPIO11_POSR_PS5_MASK 0x00000020
#define HWIO_GPIO11_POSR_GPIO11_POSR_PS6_SHFT 6
#define HWIO_GPIO11_POSR_GPIO11_POSR_PS6_MASK 0x00000040
#define HWIO_GPIO11_POSR_GPIO11_POSR_PS7_SHFT 7
#define HWIO_GPIO11_POSR_GPIO11_POSR_PS7_MASK 0x00000080
#define HWIO_GPIO11_POSR_GPIO11_POSR_PS8_SHFT 8
#define HWIO_GPIO11_POSR_GPIO11_POSR_PS8_MASK 0x00000100
#define HWIO_GPIO11_POSR_GPIO11_POSR_PS9_SHFT 9
#define HWIO_GPIO11_POSR_GPIO11_POSR_PS9_MASK 0x00000200
#define HWIO_GPIO11_POSR_GPIO11_POSR_PS10_SHFT 10
#define HWIO_GPIO11_POSR_GPIO11_POSR_PS10_MASK 0x00000400
#define HWIO_GPIO11_POSR_GPIO11_POSR_PS11_SHFT 11
#define HWIO_GPIO11_POSR_GPIO11_POSR_PS11_MASK 0x00000800
#define HWIO_GPIO11_POSR_GPIO11_POSR_PS12_SHFT 12
#define HWIO_GPIO11_POSR_GPIO11_POSR_PS12_MASK 0x00001000
#define HWIO_GPIO11_POSR_GPIO11_POSR_PS13_SHFT 13
#define HWIO_GPIO11_POSR_GPIO11_POSR_PS13_MASK 0x00002000
#define HWIO_GPIO11_POSR_GPIO11_POSR_PS14_SHFT 14
#define HWIO_GPIO11_POSR_GPIO11_POSR_PS14_MASK 0x00004000
#define HWIO_GPIO11_POSR_GPIO11_POSR_PS15_SHFT 15
#define HWIO_GPIO11_POSR_GPIO11_POSR_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO11_POSR0_ADDR  0xF0010B1C  
#define HWIO_GPIO11_POSR0_GPIO11_POSR0_PS0_SHFT 0
#define HWIO_GPIO11_POSR0_GPIO11_POSR0_PS0_MASK 0x00000001
#define HWIO_GPIO11_POSR0_GPIO11_POSR0_PS1_SHFT 1
#define HWIO_GPIO11_POSR0_GPIO11_POSR0_PS1_MASK 0x00000002
#define HWIO_GPIO11_POSR0_GPIO11_POSR0_PS2_SHFT 2
#define HWIO_GPIO11_POSR0_GPIO11_POSR0_PS2_MASK 0x00000004
#define HWIO_GPIO11_POSR0_GPIO11_POSR0_PS3_SHFT 3
#define HWIO_GPIO11_POSR0_GPIO11_POSR0_PS3_MASK 0x00000008


//--------

#define HWIO_GPIO11_POSR4_ADDR  0xF0010B20  
#define HWIO_GPIO11_POSR4_GPIO11_POSR4_PS4_SHFT 4
#define HWIO_GPIO11_POSR4_GPIO11_POSR4_PS4_MASK 0x00000010
#define HWIO_GPIO11_POSR4_GPIO11_POSR4_PS5_SHFT 5
#define HWIO_GPIO11_POSR4_GPIO11_POSR4_PS5_MASK 0x00000020
#define HWIO_GPIO11_POSR4_GPIO11_POSR4_PS6_SHFT 6
#define HWIO_GPIO11_POSR4_GPIO11_POSR4_PS6_MASK 0x00000040
#define HWIO_GPIO11_POSR4_GPIO11_POSR4_PS7_SHFT 7
#define HWIO_GPIO11_POSR4_GPIO11_POSR4_PS7_MASK 0x00000080


//--------

#define HWIO_GPIO11_POSR8_ADDR  0xF0010B24  
#define HWIO_GPIO11_POSR8_GPIO11_POSR8_PS8_SHFT 8
#define HWIO_GPIO11_POSR8_GPIO11_POSR8_PS8_MASK 0x00000100
#define HWIO_GPIO11_POSR8_GPIO11_POSR8_PS9_SHFT 9
#define HWIO_GPIO11_POSR8_GPIO11_POSR8_PS9_MASK 0x00000200
#define HWIO_GPIO11_POSR8_GPIO11_POSR8_PS10_SHFT 10
#define HWIO_GPIO11_POSR8_GPIO11_POSR8_PS10_MASK 0x00000400
#define HWIO_GPIO11_POSR8_GPIO11_POSR8_PS11_SHFT 11
#define HWIO_GPIO11_POSR8_GPIO11_POSR8_PS11_MASK 0x00000800


//--------

#define HWIO_GPIO11_POSR12_ADDR  0xF0010B28  
#define HWIO_GPIO11_POSR12_GPIO11_POSR12_PS12_SHFT 12
#define HWIO_GPIO11_POSR12_GPIO11_POSR12_PS12_MASK 0x00001000
#define HWIO_GPIO11_POSR12_GPIO11_POSR12_PS13_SHFT 13
#define HWIO_GPIO11_POSR12_GPIO11_POSR12_PS13_MASK 0x00002000
#define HWIO_GPIO11_POSR12_GPIO11_POSR12_PS14_SHFT 14
#define HWIO_GPIO11_POSR12_GPIO11_POSR12_PS14_MASK 0x00004000
#define HWIO_GPIO11_POSR12_GPIO11_POSR12_PS15_SHFT 15
#define HWIO_GPIO11_POSR12_GPIO11_POSR12_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO11_POCR_ADDR  0xF0010B2C  
#define HWIO_GPIO11_POCR_GPIO11_POCR_PC0_SHFT 16
#define HWIO_GPIO11_POCR_GPIO11_POCR_PC0_MASK 0x00010000
#define HWIO_GPIO11_POCR_GPIO11_POCR_PC1_SHFT 17
#define HWIO_GPIO11_POCR_GPIO11_POCR_PC1_MASK 0x00020000
#define HWIO_GPIO11_POCR_GPIO11_POCR_PC2_SHFT 18
#define HWIO_GPIO11_POCR_GPIO11_POCR_PC2_MASK 0x00040000
#define HWIO_GPIO11_POCR_GPIO11_POCR_PC3_SHFT 19
#define HWIO_GPIO11_POCR_GPIO11_POCR_PC3_MASK 0x00080000
#define HWIO_GPIO11_POCR_GPIO11_POCR_PC4_SHFT 20
#define HWIO_GPIO11_POCR_GPIO11_POCR_PC4_MASK 0x00100000
#define HWIO_GPIO11_POCR_GPIO11_POCR_PC5_SHFT 21
#define HWIO_GPIO11_POCR_GPIO11_POCR_PC5_MASK 0x00200000
#define HWIO_GPIO11_POCR_GPIO11_POCR_PC6_SHFT 22
#define HWIO_GPIO11_POCR_GPIO11_POCR_PC6_MASK 0x00400000
#define HWIO_GPIO11_POCR_GPIO11_POCR_PC7_SHFT 23
#define HWIO_GPIO11_POCR_GPIO11_POCR_PC7_MASK 0x00800000
#define HWIO_GPIO11_POCR_GPIO11_POCR_PC8_SHFT 24
#define HWIO_GPIO11_POCR_GPIO11_POCR_PC8_MASK 0x01000000
#define HWIO_GPIO11_POCR_GPIO11_POCR_PC9_SHFT 25
#define HWIO_GPIO11_POCR_GPIO11_POCR_PC9_MASK 0x02000000
#define HWIO_GPIO11_POCR_GPIO11_POCR_PC10_SHFT 26
#define HWIO_GPIO11_POCR_GPIO11_POCR_PC10_MASK 0x04000000
#define HWIO_GPIO11_POCR_GPIO11_POCR_PC11_SHFT 27
#define HWIO_GPIO11_POCR_GPIO11_POCR_PC11_MASK 0x08000000
#define HWIO_GPIO11_POCR_GPIO11_POCR_PC12_SHFT 28
#define HWIO_GPIO11_POCR_GPIO11_POCR_PC12_MASK 0x10000000
#define HWIO_GPIO11_POCR_GPIO11_POCR_PC13_SHFT 29
#define HWIO_GPIO11_POCR_GPIO11_POCR_PC13_MASK 0x20000000
#define HWIO_GPIO11_POCR_GPIO11_POCR_PC14_SHFT 30
#define HWIO_GPIO11_POCR_GPIO11_POCR_PC14_MASK 0x40000000
#define HWIO_GPIO11_POCR_GPIO11_POCR_PC15_SHFT 31
#define HWIO_GPIO11_POCR_GPIO11_POCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO11_POCR0_ADDR  0xF0010B30  
#define HWIO_GPIO11_POCR0_GPIO11_POCR0_PC0_SHFT 16
#define HWIO_GPIO11_POCR0_GPIO11_POCR0_PC0_MASK 0x00010000
#define HWIO_GPIO11_POCR0_GPIO11_POCR0_PC1_SHFT 17
#define HWIO_GPIO11_POCR0_GPIO11_POCR0_PC1_MASK 0x00020000
#define HWIO_GPIO11_POCR0_GPIO11_POCR0_PC2_SHFT 18
#define HWIO_GPIO11_POCR0_GPIO11_POCR0_PC2_MASK 0x00040000
#define HWIO_GPIO11_POCR0_GPIO11_POCR0_PC3_SHFT 19
#define HWIO_GPIO11_POCR0_GPIO11_POCR0_PC3_MASK 0x00080000


//--------

#define HWIO_GPIO11_POCR4_ADDR  0xF0010B34  
#define HWIO_GPIO11_POCR4_GPIO11_POCR4_PC4_SHFT 20
#define HWIO_GPIO11_POCR4_GPIO11_POCR4_PC4_MASK 0x00100000
#define HWIO_GPIO11_POCR4_GPIO11_POCR4_PC5_SHFT 21
#define HWIO_GPIO11_POCR4_GPIO11_POCR4_PC5_MASK 0x00200000
#define HWIO_GPIO11_POCR4_GPIO11_POCR4_PC6_SHFT 22
#define HWIO_GPIO11_POCR4_GPIO11_POCR4_PC6_MASK 0x00400000
#define HWIO_GPIO11_POCR4_GPIO11_POCR4_PC7_SHFT 23
#define HWIO_GPIO11_POCR4_GPIO11_POCR4_PC7_MASK 0x00800000


//--------

#define HWIO_GPIO11_POCR8_ADDR  0xF0010B38  
#define HWIO_GPIO11_POCR8_GPIO11_POCR8_PC8_SHFT 24
#define HWIO_GPIO11_POCR8_GPIO11_POCR8_PC8_MASK 0x01000000
#define HWIO_GPIO11_POCR8_GPIO11_POCR8_PC9_SHFT 25
#define HWIO_GPIO11_POCR8_GPIO11_POCR8_PC9_MASK 0x02000000
#define HWIO_GPIO11_POCR8_GPIO11_POCR8_PC10_SHFT 26
#define HWIO_GPIO11_POCR8_GPIO11_POCR8_PC10_MASK 0x04000000
#define HWIO_GPIO11_POCR8_GPIO11_POCR8_PC11_SHFT 27
#define HWIO_GPIO11_POCR8_GPIO11_POCR8_PC11_MASK 0x08000000


//--------

#define HWIO_GPIO11_POCR12_ADDR  0xF0010B3C  
#define HWIO_GPIO11_POCR12_GPIO11_POCR12_PC12_SHFT 28
#define HWIO_GPIO11_POCR12_GPIO11_POCR12_PC12_MASK 0x10000000
#define HWIO_GPIO11_POCR12_GPIO11_POCR12_PC13_SHFT 29
#define HWIO_GPIO11_POCR12_GPIO11_POCR12_PC13_MASK 0x20000000
#define HWIO_GPIO11_POCR12_GPIO11_POCR12_PC14_SHFT 30
#define HWIO_GPIO11_POCR12_GPIO11_POCR12_PC14_MASK 0x40000000
#define HWIO_GPIO11_POCR12_GPIO11_POCR12_PC15_SHFT 31
#define HWIO_GPIO11_POCR12_GPIO11_POCR12_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO11_PUDEN_ADDR  0xF0010B40  
#define HWIO_GPIO11_PUDEN_GPIO11_PUDEN_PXPUDEN0_SHFT 0
#define HWIO_GPIO11_PUDEN_GPIO11_PUDEN_PXPUDEN0_MASK 0x00000003
#define HWIO_GPIO11_PUDEN_GPIO11_PUDEN_PXPUDEN1_SHFT 2
#define HWIO_GPIO11_PUDEN_GPIO11_PUDEN_PXPUDEN1_MASK 0x0000000c
#define HWIO_GPIO11_PUDEN_GPIO11_PUDEN_PXPUDEN2_SHFT 4
#define HWIO_GPIO11_PUDEN_GPIO11_PUDEN_PXPUDEN2_MASK 0x00000030
#define HWIO_GPIO11_PUDEN_GPIO11_PUDEN_PXPUDEN3_SHFT 6
#define HWIO_GPIO11_PUDEN_GPIO11_PUDEN_PXPUDEN3_MASK 0x000000c0
#define HWIO_GPIO11_PUDEN_GPIO11_PUDEN_PXPUDEN4_SHFT 8
#define HWIO_GPIO11_PUDEN_GPIO11_PUDEN_PXPUDEN4_MASK 0x00000300
#define HWIO_GPIO11_PUDEN_GPIO11_PUDEN_PXPUDEN5_SHFT 10
#define HWIO_GPIO11_PUDEN_GPIO11_PUDEN_PXPUDEN5_MASK 0x00000c00
#define HWIO_GPIO11_PUDEN_GPIO11_PUDEN_PXPUDEN6_SHFT 12
#define HWIO_GPIO11_PUDEN_GPIO11_PUDEN_PXPUDEN6_MASK 0x00003000
#define HWIO_GPIO11_PUDEN_GPIO11_PUDEN_PXPUDEN7_SHFT 14
#define HWIO_GPIO11_PUDEN_GPIO11_PUDEN_PXPUDEN7_MASK 0x0000c000
#define HWIO_GPIO11_PUDEN_GPIO11_PUDEN_PXPUDEN8_SHFT 16
#define HWIO_GPIO11_PUDEN_GPIO11_PUDEN_PXPUDEN8_MASK 0x00030000
#define HWIO_GPIO11_PUDEN_GPIO11_PUDEN_PXPUDEN9_SHFT 18
#define HWIO_GPIO11_PUDEN_GPIO11_PUDEN_PXPUDEN9_MASK 0x000c0000
#define HWIO_GPIO11_PUDEN_GPIO11_PUDEN_PXPUDEN10_SHFT 20
#define HWIO_GPIO11_PUDEN_GPIO11_PUDEN_PXPUDEN10_MASK 0x00300000
#define HWIO_GPIO11_PUDEN_GPIO11_PUDEN_PXPUDEN11_SHFT 22
#define HWIO_GPIO11_PUDEN_GPIO11_PUDEN_PXPUDEN11_MASK 0x00c00000
#define HWIO_GPIO11_PUDEN_GPIO11_PUDEN_PXPUDEN12_SHFT 24
#define HWIO_GPIO11_PUDEN_GPIO11_PUDEN_PXPUDEN12_MASK 0x03000000
#define HWIO_GPIO11_PUDEN_GPIO11_PUDEN_PXPUDEN13_SHFT 26
#define HWIO_GPIO11_PUDEN_GPIO11_PUDEN_PXPUDEN13_MASK 0x0c000000
#define HWIO_GPIO11_PUDEN_GPIO11_PUDEN_PXPUDEN14_SHFT 28
#define HWIO_GPIO11_PUDEN_GPIO11_PUDEN_PXPUDEN14_MASK 0x30000000
#define HWIO_GPIO11_PUDEN_GPIO11_PUDEN_PXPUDEN15_SHFT 30
#define HWIO_GPIO11_PUDEN_GPIO11_PUDEN_PXPUDEN15_MASK 0xc0000000


//--------

#define HWIO_GPIO11_PODR_ADDR  0xF0010B44  
#define HWIO_GPIO11_PODR_GPIO11_PODR_PXPODR0_SHFT 0
#define HWIO_GPIO11_PODR_GPIO11_PODR_PXPODR0_MASK 0x00000003
#define HWIO_GPIO11_PODR_GPIO11_PODR_PXPODR1_SHFT 2
#define HWIO_GPIO11_PODR_GPIO11_PODR_PXPODR1_MASK 0x0000000c
#define HWIO_GPIO11_PODR_GPIO11_PODR_PXPODR2_SHFT 4
#define HWIO_GPIO11_PODR_GPIO11_PODR_PXPODR2_MASK 0x00000030
#define HWIO_GPIO11_PODR_GPIO11_PODR_PXPODR3_SHFT 6
#define HWIO_GPIO11_PODR_GPIO11_PODR_PXPODR3_MASK 0x000000c0
#define HWIO_GPIO11_PODR_GPIO11_PODR_PXPODR4_SHFT 8
#define HWIO_GPIO11_PODR_GPIO11_PODR_PXPODR4_MASK 0x00000300
#define HWIO_GPIO11_PODR_GPIO11_PODR_PXPODR5_SHFT 10
#define HWIO_GPIO11_PODR_GPIO11_PODR_PXPODR5_MASK 0x00000c00
#define HWIO_GPIO11_PODR_GPIO11_PODR_PXPODR6_SHFT 12
#define HWIO_GPIO11_PODR_GPIO11_PODR_PXPODR6_MASK 0x00003000
#define HWIO_GPIO11_PODR_GPIO11_PODR_PXPODR7_SHFT 14
#define HWIO_GPIO11_PODR_GPIO11_PODR_PXPODR7_MASK 0x0000c000
#define HWIO_GPIO11_PODR_GPIO11_PODR_PXPODR8_SHFT 16
#define HWIO_GPIO11_PODR_GPIO11_PODR_PXPODR8_MASK 0x00030000
#define HWIO_GPIO11_PODR_GPIO11_PODR_PXPODR9_SHFT 18
#define HWIO_GPIO11_PODR_GPIO11_PODR_PXPODR9_MASK 0x000c0000
#define HWIO_GPIO11_PODR_GPIO11_PODR_PXPODR10_SHFT 20
#define HWIO_GPIO11_PODR_GPIO11_PODR_PXPODR10_MASK 0x00300000
#define HWIO_GPIO11_PODR_GPIO11_PODR_PXPODR11_SHFT 22
#define HWIO_GPIO11_PODR_GPIO11_PODR_PXPODR11_MASK 0x00c00000
#define HWIO_GPIO11_PODR_GPIO11_PODR_PXPODR12_SHFT 24
#define HWIO_GPIO11_PODR_GPIO11_PODR_PXPODR12_MASK 0x03000000
#define HWIO_GPIO11_PODR_GPIO11_PODR_PXPODR13_SHFT 26
#define HWIO_GPIO11_PODR_GPIO11_PODR_PXPODR13_MASK 0x0c000000
#define HWIO_GPIO11_PODR_GPIO11_PODR_PXPODR14_SHFT 28
#define HWIO_GPIO11_PODR_GPIO11_PODR_PXPODR14_MASK 0x30000000
#define HWIO_GPIO11_PODR_GPIO11_PODR_PXPODR15_SHFT 30
#define HWIO_GPIO11_PODR_GPIO11_PODR_PXPODR15_MASK 0xc0000000


//--------

#define HWIO_GPIO11_PMOD_ADDR  0xF0010B48  
#define HWIO_GPIO11_PMOD_GPIO11_PMOD_PXMOD0_SHFT 0
#define HWIO_GPIO11_PMOD_GPIO11_PMOD_PXMOD0_MASK 0x00000003
#define HWIO_GPIO11_PMOD_GPIO11_PMOD_PXMOD1_SHFT 2
#define HWIO_GPIO11_PMOD_GPIO11_PMOD_PXMOD1_MASK 0x0000000c
#define HWIO_GPIO11_PMOD_GPIO11_PMOD_PXMOD2_SHFT 4
#define HWIO_GPIO11_PMOD_GPIO11_PMOD_PXMOD2_MASK 0x00000030
#define HWIO_GPIO11_PMOD_GPIO11_PMOD_PXMOD3_SHFT 6
#define HWIO_GPIO11_PMOD_GPIO11_PMOD_PXMOD3_MASK 0x000000c0
#define HWIO_GPIO11_PMOD_GPIO11_PMOD_PXMOD4_SHFT 8
#define HWIO_GPIO11_PMOD_GPIO11_PMOD_PXMOD4_MASK 0x00000300
#define HWIO_GPIO11_PMOD_GPIO11_PMOD_PXMOD5_SHFT 10
#define HWIO_GPIO11_PMOD_GPIO11_PMOD_PXMOD5_MASK 0x00000c00
#define HWIO_GPIO11_PMOD_GPIO11_PMOD_PXMOD6_SHFT 12
#define HWIO_GPIO11_PMOD_GPIO11_PMOD_PXMOD6_MASK 0x00003000
#define HWIO_GPIO11_PMOD_GPIO11_PMOD_PXMOD7_SHFT 14
#define HWIO_GPIO11_PMOD_GPIO11_PMOD_PXMOD7_MASK 0x0000c000
#define HWIO_GPIO11_PMOD_GPIO11_PMOD_PXMOD8_SHFT 16
#define HWIO_GPIO11_PMOD_GPIO11_PMOD_PXMOD8_MASK 0x00030000
#define HWIO_GPIO11_PMOD_GPIO11_PMOD_PXMOD9_SHFT 18
#define HWIO_GPIO11_PMOD_GPIO11_PMOD_PXMOD9_MASK 0x000c0000
#define HWIO_GPIO11_PMOD_GPIO11_PMOD_PXMOD10_SHFT 20
#define HWIO_GPIO11_PMOD_GPIO11_PMOD_PXMOD10_MASK 0x00300000
#define HWIO_GPIO11_PMOD_GPIO11_PMOD_PXMOD11_SHFT 22
#define HWIO_GPIO11_PMOD_GPIO11_PMOD_PXMOD11_MASK 0x00c00000
#define HWIO_GPIO11_PMOD_GPIO11_PMOD_PXMOD12_SHFT 24
#define HWIO_GPIO11_PMOD_GPIO11_PMOD_PXMOD12_MASK 0x03000000
#define HWIO_GPIO11_PMOD_GPIO11_PMOD_PXMOD13_SHFT 26
#define HWIO_GPIO11_PMOD_GPIO11_PMOD_PXMOD13_MASK 0x0c000000
#define HWIO_GPIO11_PMOD_GPIO11_PMOD_PXMOD14_SHFT 28
#define HWIO_GPIO11_PMOD_GPIO11_PMOD_PXMOD14_MASK 0x30000000
#define HWIO_GPIO11_PMOD_GPIO11_PMOD_PXMOD15_SHFT 30
#define HWIO_GPIO11_PMOD_GPIO11_PMOD_PXMOD15_MASK 0xc0000000


//--------

#define HWIO_GPIO11_PEROUT0_ADDR  0xF0010B4C  
#define HWIO_GPIO11_PEROUT0_GPIO11_PEROUT0_OUTSEL0_SHFT 0
#define HWIO_GPIO11_PEROUT0_GPIO11_PEROUT0_OUTSEL0_MASK 0x0000000f
#define HWIO_GPIO11_PEROUT0_GPIO11_PEROUT0_OUTSEL1_SHFT 4
#define HWIO_GPIO11_PEROUT0_GPIO11_PEROUT0_OUTSEL1_MASK 0x000000f0
#define HWIO_GPIO11_PEROUT0_GPIO11_PEROUT0_OUTSEL2_SHFT 8
#define HWIO_GPIO11_PEROUT0_GPIO11_PEROUT0_OUTSEL2_MASK 0x00000f00
#define HWIO_GPIO11_PEROUT0_GPIO11_PEROUT0_OUTSEL3_SHFT 12
#define HWIO_GPIO11_PEROUT0_GPIO11_PEROUT0_OUTSEL3_MASK 0x0000f000
#define HWIO_GPIO11_PEROUT0_GPIO11_PEROUT0_OUTSEL4_SHFT 16
#define HWIO_GPIO11_PEROUT0_GPIO11_PEROUT0_OUTSEL4_MASK 0x000f0000
#define HWIO_GPIO11_PEROUT0_GPIO11_PEROUT0_OUTSEL5_SHFT 20
#define HWIO_GPIO11_PEROUT0_GPIO11_PEROUT0_OUTSEL5_MASK 0x00f00000
#define HWIO_GPIO11_PEROUT0_GPIO11_PEROUT0_OUTSEL6_SHFT 24
#define HWIO_GPIO11_PEROUT0_GPIO11_PEROUT0_OUTSEL6_MASK 0x0f000000
#define HWIO_GPIO11_PEROUT0_GPIO11_PEROUT0_OUTSEL7_SHFT 28
#define HWIO_GPIO11_PEROUT0_GPIO11_PEROUT0_OUTSEL7_MASK 0xf0000000


//--------

#define HWIO_GPIO11_PEROUT1_ADDR  0xF0010B50  
#define HWIO_GPIO11_PEROUT1_GPIO11_PEROUT1_OUTSEL8_SHFT 0
#define HWIO_GPIO11_PEROUT1_GPIO11_PEROUT1_OUTSEL8_MASK 0x0000000f
#define HWIO_GPIO11_PEROUT1_GPIO11_PEROUT1_OUTSEL9_SHFT 4
#define HWIO_GPIO11_PEROUT1_GPIO11_PEROUT1_OUTSEL9_MASK 0x000000f0
#define HWIO_GPIO11_PEROUT1_GPIO11_PEROUT1_OUTSEL10_SHFT 8
#define HWIO_GPIO11_PEROUT1_GPIO11_PEROUT1_OUTSEL10_MASK 0x00000f00
#define HWIO_GPIO11_PEROUT1_GPIO11_PEROUT1_OUTSEL11_SHFT 12
#define HWIO_GPIO11_PEROUT1_GPIO11_PEROUT1_OUTSEL11_MASK 0x0000f000
#define HWIO_GPIO11_PEROUT1_GPIO11_PEROUT1_OUTSEL12_SHFT 16
#define HWIO_GPIO11_PEROUT1_GPIO11_PEROUT1_OUTSEL12_MASK 0x000f0000
#define HWIO_GPIO11_PEROUT1_GPIO11_PEROUT1_OUTSEL13_SHFT 20
#define HWIO_GPIO11_PEROUT1_GPIO11_PEROUT1_OUTSEL13_MASK 0x00f00000
#define HWIO_GPIO11_PEROUT1_GPIO11_PEROUT1_OUTSEL14_SHFT 24
#define HWIO_GPIO11_PEROUT1_GPIO11_PEROUT1_OUTSEL14_MASK 0x0f000000
#define HWIO_GPIO11_PEROUT1_GPIO11_PEROUT1_OUTSEL15_SHFT 28
#define HWIO_GPIO11_PEROUT1_GPIO11_PEROUT1_OUTSEL15_MASK 0xf0000000


//--------

#define HWIO_GPIO11_PDR0_ADDR  0xF0010B54  
#define HWIO_GPIO11_PDR0_GPIO11_PDR0_PXPD0_SHFT 0
#define HWIO_GPIO11_PDR0_GPIO11_PDR0_PXPD0_MASK 0x00000003
#define HWIO_GPIO11_PDR0_GPIO11_PDR0_PXPD1_SHFT 4
#define HWIO_GPIO11_PDR0_GPIO11_PDR0_PXPD1_MASK 0x00000030
#define HWIO_GPIO11_PDR0_GPIO11_PDR0_PXPD2_SHFT 8
#define HWIO_GPIO11_PDR0_GPIO11_PDR0_PXPD2_MASK 0x00000300
#define HWIO_GPIO11_PDR0_GPIO11_PDR0_PXPD3_SHFT 12
#define HWIO_GPIO11_PDR0_GPIO11_PDR0_PXPD3_MASK 0x00003000
#define HWIO_GPIO11_PDR0_GPIO11_PDR0_PXPD4_SHFT 16
#define HWIO_GPIO11_PDR0_GPIO11_PDR0_PXPD4_MASK 0x00030000
#define HWIO_GPIO11_PDR0_GPIO11_PDR0_PXPD5_SHFT 20
#define HWIO_GPIO11_PDR0_GPIO11_PDR0_PXPD5_MASK 0x00300000
#define HWIO_GPIO11_PDR0_GPIO11_PDR0_PXPD6_SHFT 24
#define HWIO_GPIO11_PDR0_GPIO11_PDR0_PXPD6_MASK 0x03000000
#define HWIO_GPIO11_PDR0_GPIO11_PDR0_PXPD7_SHFT 28
#define HWIO_GPIO11_PDR0_GPIO11_PDR0_PXPD7_MASK 0x30000000


//--------

#define HWIO_GPIO11_PDR1_ADDR  0xF0010B58  
#define HWIO_GPIO11_PDR1_GPIO11_PDR1_PXPD8_SHFT 0
#define HWIO_GPIO11_PDR1_GPIO11_PDR1_PXPD8_MASK 0x00000003
#define HWIO_GPIO11_PDR1_GPIO11_PDR1_PXPD9_SHFT 4
#define HWIO_GPIO11_PDR1_GPIO11_PDR1_PXPD9_MASK 0x00000030
#define HWIO_GPIO11_PDR1_GPIO11_PDR1_PXPD10_SHFT 8
#define HWIO_GPIO11_PDR1_GPIO11_PDR1_PXPD10_MASK 0x00000300
#define HWIO_GPIO11_PDR1_GPIO11_PDR1_PXPD11_SHFT 12
#define HWIO_GPIO11_PDR1_GPIO11_PDR1_PXPD11_MASK 0x00003000
#define HWIO_GPIO11_PDR1_GPIO11_PDR1_PXPD12_SHFT 16
#define HWIO_GPIO11_PDR1_GPIO11_PDR1_PXPD12_MASK 0x00030000
#define HWIO_GPIO11_PDR1_GPIO11_PDR1_PXPD13_SHFT 20
#define HWIO_GPIO11_PDR1_GPIO11_PDR1_PXPD13_MASK 0x00300000
#define HWIO_GPIO11_PDR1_GPIO11_PDR1_PXPD14_SHFT 24
#define HWIO_GPIO11_PDR1_GPIO11_PDR1_PXPD14_MASK 0x03000000
#define HWIO_GPIO11_PDR1_GPIO11_PDR1_PXPD15_SHFT 28
#define HWIO_GPIO11_PDR1_GPIO11_PDR1_PXPD15_MASK 0x30000000


//--------

#define HWIO_GPIO11_SDE_ADDR  0xF0010B5C  
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEN0_SHFT 0
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEN0_MASK 0x00000001
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEN1_SHFT 1
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEN1_MASK 0x00000002
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEN2_SHFT 2
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEN2_MASK 0x00000004
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEN3_SHFT 3
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEN3_MASK 0x00000008
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEN4_SHFT 4
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEN4_MASK 0x00000010
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEN5_SHFT 5
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEN5_MASK 0x00000020
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEN6_SHFT 6
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEN6_MASK 0x00000040
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEN7_SHFT 7
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEN7_MASK 0x00000080
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEN8_SHFT 8
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEN8_MASK 0x00000100
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEN9_SHFT 9
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEN9_MASK 0x00000200
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEN10_SHFT 10
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEN10_MASK 0x00000400
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEN11_SHFT 11
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEN11_MASK 0x00000800
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEN12_SHFT 12
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEN12_MASK 0x00001000
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEN13_SHFT 13
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEN13_MASK 0x00002000
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEN14_SHFT 14
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEN14_MASK 0x00004000
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEN15_SHFT 15
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEN15_MASK 0x00008000
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEF0_SHFT 16
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEF0_MASK 0x00010000
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEF1_SHFT 17
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEF1_MASK 0x00020000
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEF2_SHFT 18
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEF2_MASK 0x00040000
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEF3_SHFT 19
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEF3_MASK 0x00080000
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEF4_SHFT 20
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEF4_MASK 0x00100000
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEF5_SHFT 21
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEF5_MASK 0x00200000
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEF6_SHFT 22
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEF6_MASK 0x00400000
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEF7_SHFT 23
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEF7_MASK 0x00800000
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEF8_SHFT 24
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEF8_MASK 0x01000000
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEF9_SHFT 25
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEF9_MASK 0x02000000
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEF10_SHFT 26
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEF10_MASK 0x04000000
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEF11_SHFT 27
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEF11_MASK 0x08000000
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEF12_SHFT 28
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEF12_MASK 0x10000000
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEF13_SHFT 29
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEF13_MASK 0x20000000
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEF14_SHFT 30
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEF14_MASK 0x40000000
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEF15_SHFT 31
#define HWIO_GPIO11_SDE_GPIO11_SDE_SDEF15_MASK 0x80000000


//--------

#define HWIO_GPIO11_SDCTL_ADDR  0xF0010B60  
#define HWIO_GPIO11_SDCTL_GPIO11_SDCTL_SWTRIG_SHFT 0
#define HWIO_GPIO11_SDCTL_GPIO11_SDCTL_SWTRIG_MASK 0x00000001
#define HWIO_GPIO11_SDCTL_GPIO11_SDCTL_LINKEN_SHFT 1
#define HWIO_GPIO11_SDCTL_GPIO11_SDCTL_LINKEN_MASK 0x00000002
#define HWIO_GPIO11_SDCTL_GPIO11_SDCTL_PSDEF_SHFT 2
#define HWIO_GPIO11_SDCTL_GPIO11_SDCTL_PSDEF_MASK 0x00000004


//--------

#define HWIO_GPIO11_ESR_ADDR  0xF0010B64  
#define HWIO_GPIO11_ESR_GPIO11_ESR_EN0_SHFT 0
#define HWIO_GPIO11_ESR_GPIO11_ESR_EN0_MASK 0x00000001
#define HWIO_GPIO11_ESR_GPIO11_ESR_EN1_SHFT 1
#define HWIO_GPIO11_ESR_GPIO11_ESR_EN1_MASK 0x00000002
#define HWIO_GPIO11_ESR_GPIO11_ESR_EN2_SHFT 2
#define HWIO_GPIO11_ESR_GPIO11_ESR_EN2_MASK 0x00000004
#define HWIO_GPIO11_ESR_GPIO11_ESR_EN3_SHFT 3
#define HWIO_GPIO11_ESR_GPIO11_ESR_EN3_MASK 0x00000008
#define HWIO_GPIO11_ESR_GPIO11_ESR_EN4_SHFT 4
#define HWIO_GPIO11_ESR_GPIO11_ESR_EN4_MASK 0x00000010
#define HWIO_GPIO11_ESR_GPIO11_ESR_EN5_SHFT 5
#define HWIO_GPIO11_ESR_GPIO11_ESR_EN5_MASK 0x00000020
#define HWIO_GPIO11_ESR_GPIO11_ESR_EN6_SHFT 6
#define HWIO_GPIO11_ESR_GPIO11_ESR_EN6_MASK 0x00000040
#define HWIO_GPIO11_ESR_GPIO11_ESR_EN7_SHFT 7
#define HWIO_GPIO11_ESR_GPIO11_ESR_EN7_MASK 0x00000080
#define HWIO_GPIO11_ESR_GPIO11_ESR_EN8_SHFT 8
#define HWIO_GPIO11_ESR_GPIO11_ESR_EN8_MASK 0x00000100
#define HWIO_GPIO11_ESR_GPIO11_ESR_EN9_SHFT 9
#define HWIO_GPIO11_ESR_GPIO11_ESR_EN9_MASK 0x00000200
#define HWIO_GPIO11_ESR_GPIO11_ESR_EN10_SHFT 10
#define HWIO_GPIO11_ESR_GPIO11_ESR_EN10_MASK 0x00000400
#define HWIO_GPIO11_ESR_GPIO11_ESR_EN11_SHFT 11
#define HWIO_GPIO11_ESR_GPIO11_ESR_EN11_MASK 0x00000800
#define HWIO_GPIO11_ESR_GPIO11_ESR_EN12_SHFT 12
#define HWIO_GPIO11_ESR_GPIO11_ESR_EN12_MASK 0x00001000
#define HWIO_GPIO11_ESR_GPIO11_ESR_EN13_SHFT 13
#define HWIO_GPIO11_ESR_GPIO11_ESR_EN13_MASK 0x00002000
#define HWIO_GPIO11_ESR_GPIO11_ESR_EN14_SHFT 14
#define HWIO_GPIO11_ESR_GPIO11_ESR_EN14_MASK 0x00004000
#define HWIO_GPIO11_ESR_GPIO11_ESR_EN15_SHFT 15
#define HWIO_GPIO11_ESR_GPIO11_ESR_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO11_LOCK_ADDR  0xF0010B68  
#define HWIO_GPIO11_LOCK_GPIO11_LOCK_P0LCK_SHFT 0
#define HWIO_GPIO11_LOCK_GPIO11_LOCK_P0LCK_MASK 0x00000001
#define HWIO_GPIO11_LOCK_GPIO11_LOCK_P1LCK_SHFT 1
#define HWIO_GPIO11_LOCK_GPIO11_LOCK_P1LCK_MASK 0x00000002
#define HWIO_GPIO11_LOCK_GPIO11_LOCK_P2LCK_SHFT 2
#define HWIO_GPIO11_LOCK_GPIO11_LOCK_P2LCK_MASK 0x00000004
#define HWIO_GPIO11_LOCK_GPIO11_LOCK_P3LCK_SHFT 3
#define HWIO_GPIO11_LOCK_GPIO11_LOCK_P3LCK_MASK 0x00000008
#define HWIO_GPIO11_LOCK_GPIO11_LOCK_P4LCK_SHFT 4
#define HWIO_GPIO11_LOCK_GPIO11_LOCK_P4LCK_MASK 0x00000010
#define HWIO_GPIO11_LOCK_GPIO11_LOCK_P5LCK_SHFT 5
#define HWIO_GPIO11_LOCK_GPIO11_LOCK_P5LCK_MASK 0x00000020
#define HWIO_GPIO11_LOCK_GPIO11_LOCK_P6LCK_SHFT 6
#define HWIO_GPIO11_LOCK_GPIO11_LOCK_P6LCK_MASK 0x00000040
#define HWIO_GPIO11_LOCK_GPIO11_LOCK_P7LCK_SHFT 7
#define HWIO_GPIO11_LOCK_GPIO11_LOCK_P7LCK_MASK 0x00000080
#define HWIO_GPIO11_LOCK_GPIO11_LOCK_P8LCK_SHFT 8
#define HWIO_GPIO11_LOCK_GPIO11_LOCK_P8LCK_MASK 0x00000100
#define HWIO_GPIO11_LOCK_GPIO11_LOCK_P9LCK_SHFT 9
#define HWIO_GPIO11_LOCK_GPIO11_LOCK_P9LCK_MASK 0x00000200
#define HWIO_GPIO11_LOCK_GPIO11_LOCK_P10LCK_SHFT 10
#define HWIO_GPIO11_LOCK_GPIO11_LOCK_P10LCK_MASK 0x00000400
#define HWIO_GPIO11_LOCK_GPIO11_LOCK_P11LCK_SHFT 11
#define HWIO_GPIO11_LOCK_GPIO11_LOCK_P11LCK_MASK 0x00000800
#define HWIO_GPIO11_LOCK_GPIO11_LOCK_P12LCK_SHFT 12
#define HWIO_GPIO11_LOCK_GPIO11_LOCK_P12LCK_MASK 0x00001000
#define HWIO_GPIO11_LOCK_GPIO11_LOCK_P13LCK_SHFT 13
#define HWIO_GPIO11_LOCK_GPIO11_LOCK_P13LCK_MASK 0x00002000
#define HWIO_GPIO11_LOCK_GPIO11_LOCK_P14LCK_SHFT 14
#define HWIO_GPIO11_LOCK_GPIO11_LOCK_P14LCK_MASK 0x00004000
#define HWIO_GPIO11_LOCK_GPIO11_LOCK_P15LCK_SHFT 15
#define HWIO_GPIO11_LOCK_GPIO11_LOCK_P15LCK_MASK 0x00008000
#define HWIO_GPIO11_LOCK_GPIO11_LOCK_PXLCKKEY_SHFT 16
#define HWIO_GPIO11_LOCK_GPIO11_LOCK_PXLCKKEY_MASK 0xffff0000


//--------

#define HWIO_GPIO11_SDETRMOD_ADDR  0xF0010B6C  
#define HWIO_GPIO11_SDETRMOD_GPIO11_SDETRMOD_TGSEL0_SHFT 0
#define HWIO_GPIO11_SDETRMOD_GPIO11_SDETRMOD_TGSEL0_MASK 0x00000001
#define HWIO_GPIO11_SDETRMOD_GPIO11_SDETRMOD_TGSEL1_SHFT 1
#define HWIO_GPIO11_SDETRMOD_GPIO11_SDETRMOD_TGSEL1_MASK 0x00000002
#define HWIO_GPIO11_SDETRMOD_GPIO11_SDETRMOD_TGSEL2_SHFT 2
#define HWIO_GPIO11_SDETRMOD_GPIO11_SDETRMOD_TGSEL2_MASK 0x00000004
#define HWIO_GPIO11_SDETRMOD_GPIO11_SDETRMOD_TGSEL3_SHFT 3
#define HWIO_GPIO11_SDETRMOD_GPIO11_SDETRMOD_TGSEL3_MASK 0x00000008
#define HWIO_GPIO11_SDETRMOD_GPIO11_SDETRMOD_TGSEL4_SHFT 4
#define HWIO_GPIO11_SDETRMOD_GPIO11_SDETRMOD_TGSEL4_MASK 0x00000010
#define HWIO_GPIO11_SDETRMOD_GPIO11_SDETRMOD_TGSEL5_SHFT 5
#define HWIO_GPIO11_SDETRMOD_GPIO11_SDETRMOD_TGSEL5_MASK 0x00000020
#define HWIO_GPIO11_SDETRMOD_GPIO11_SDETRMOD_TGSEL6_SHFT 6
#define HWIO_GPIO11_SDETRMOD_GPIO11_SDETRMOD_TGSEL6_MASK 0x00000040
#define HWIO_GPIO11_SDETRMOD_GPIO11_SDETRMOD_TGSEL7_SHFT 7
#define HWIO_GPIO11_SDETRMOD_GPIO11_SDETRMOD_TGSEL7_MASK 0x00000080
#define HWIO_GPIO11_SDETRMOD_GPIO11_SDETRMOD_TGSEL8_SHFT 8
#define HWIO_GPIO11_SDETRMOD_GPIO11_SDETRMOD_TGSEL8_MASK 0x00000100
#define HWIO_GPIO11_SDETRMOD_GPIO11_SDETRMOD_TGSEL9_SHFT 9
#define HWIO_GPIO11_SDETRMOD_GPIO11_SDETRMOD_TGSEL9_MASK 0x00000200
#define HWIO_GPIO11_SDETRMOD_GPIO11_SDETRMOD_TGSEL10_SHFT 10
#define HWIO_GPIO11_SDETRMOD_GPIO11_SDETRMOD_TGSEL10_MASK 0x00000400
#define HWIO_GPIO11_SDETRMOD_GPIO11_SDETRMOD_TGSEL11_SHFT 11
#define HWIO_GPIO11_SDETRMOD_GPIO11_SDETRMOD_TGSEL11_MASK 0x00000800
#define HWIO_GPIO11_SDETRMOD_GPIO11_SDETRMOD_TGSEL12_SHFT 12
#define HWIO_GPIO11_SDETRMOD_GPIO11_SDETRMOD_TGSEL12_MASK 0x00001000
#define HWIO_GPIO11_SDETRMOD_GPIO11_SDETRMOD_TGSEL13_SHFT 13
#define HWIO_GPIO11_SDETRMOD_GPIO11_SDETRMOD_TGSEL13_MASK 0x00002000
#define HWIO_GPIO11_SDETRMOD_GPIO11_SDETRMOD_TGSEL14_SHFT 14
#define HWIO_GPIO11_SDETRMOD_GPIO11_SDETRMOD_TGSEL14_MASK 0x00004000
#define HWIO_GPIO11_SDETRMOD_GPIO11_SDETRMOD_TGSEL15_SHFT 15
#define HWIO_GPIO11_SDETRMOD_GPIO11_SDETRMOD_TGSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO11_PCSR_ADDR  0xF0010B70  
#define HWIO_GPIO11_PCSR_GPIO11_PCSR_SEL0_SHFT 0
#define HWIO_GPIO11_PCSR_GPIO11_PCSR_SEL0_MASK 0x00000001
#define HWIO_GPIO11_PCSR_GPIO11_PCSR_SEL1_SHFT 1
#define HWIO_GPIO11_PCSR_GPIO11_PCSR_SEL1_MASK 0x00000002
#define HWIO_GPIO11_PCSR_GPIO11_PCSR_SEL2_SHFT 2
#define HWIO_GPIO11_PCSR_GPIO11_PCSR_SEL2_MASK 0x00000004
#define HWIO_GPIO11_PCSR_GPIO11_PCSR_SEL3_SHFT 3
#define HWIO_GPIO11_PCSR_GPIO11_PCSR_SEL3_MASK 0x00000008
#define HWIO_GPIO11_PCSR_GPIO11_PCSR_SEL4_SHFT 4
#define HWIO_GPIO11_PCSR_GPIO11_PCSR_SEL4_MASK 0x00000010
#define HWIO_GPIO11_PCSR_GPIO11_PCSR_SEL5_SHFT 5
#define HWIO_GPIO11_PCSR_GPIO11_PCSR_SEL5_MASK 0x00000020
#define HWIO_GPIO11_PCSR_GPIO11_PCSR_SEL6_SHFT 6
#define HWIO_GPIO11_PCSR_GPIO11_PCSR_SEL6_MASK 0x00000040
#define HWIO_GPIO11_PCSR_GPIO11_PCSR_SEL7_SHFT 7
#define HWIO_GPIO11_PCSR_GPIO11_PCSR_SEL7_MASK 0x00000080
#define HWIO_GPIO11_PCSR_GPIO11_PCSR_SEL8_SHFT 8
#define HWIO_GPIO11_PCSR_GPIO11_PCSR_SEL8_MASK 0x00000100
#define HWIO_GPIO11_PCSR_GPIO11_PCSR_SEL9_SHFT 9
#define HWIO_GPIO11_PCSR_GPIO11_PCSR_SEL9_MASK 0x00000200
#define HWIO_GPIO11_PCSR_GPIO11_PCSR_SEL10_SHFT 10
#define HWIO_GPIO11_PCSR_GPIO11_PCSR_SEL10_MASK 0x00000400
#define HWIO_GPIO11_PCSR_GPIO11_PCSR_SEL11_SHFT 11
#define HWIO_GPIO11_PCSR_GPIO11_PCSR_SEL11_MASK 0x00000800
#define HWIO_GPIO11_PCSR_GPIO11_PCSR_SEL12_SHFT 12
#define HWIO_GPIO11_PCSR_GPIO11_PCSR_SEL12_MASK 0x00001000
#define HWIO_GPIO11_PCSR_GPIO11_PCSR_SEL13_SHFT 13
#define HWIO_GPIO11_PCSR_GPIO11_PCSR_SEL13_MASK 0x00002000
#define HWIO_GPIO11_PCSR_GPIO11_PCSR_SEL14_SHFT 14
#define HWIO_GPIO11_PCSR_GPIO11_PCSR_SEL14_MASK 0x00004000
#define HWIO_GPIO11_PCSR_GPIO11_PCSR_SEL15_SHFT 15
#define HWIO_GPIO11_PCSR_GPIO11_PCSR_SEL15_MASK 0x00008000


//--------

#define HWIO_GPIO11_INEN_ADDR  0xF0010B74  
#define HWIO_GPIO11_INEN_GPIO11_INEN_EN0_SHFT 0
#define HWIO_GPIO11_INEN_GPIO11_INEN_EN0_MASK 0x00000001
#define HWIO_GPIO11_INEN_GPIO11_INEN_EN1_SHFT 1
#define HWIO_GPIO11_INEN_GPIO11_INEN_EN1_MASK 0x00000002
#define HWIO_GPIO11_INEN_GPIO11_INEN_EN2_SHFT 2
#define HWIO_GPIO11_INEN_GPIO11_INEN_EN2_MASK 0x00000004
#define HWIO_GPIO11_INEN_GPIO11_INEN_EN3_SHFT 3
#define HWIO_GPIO11_INEN_GPIO11_INEN_EN3_MASK 0x00000008
#define HWIO_GPIO11_INEN_GPIO11_INEN_EN4_SHFT 4
#define HWIO_GPIO11_INEN_GPIO11_INEN_EN4_MASK 0x00000010
#define HWIO_GPIO11_INEN_GPIO11_INEN_EN5_SHFT 5
#define HWIO_GPIO11_INEN_GPIO11_INEN_EN5_MASK 0x00000020
#define HWIO_GPIO11_INEN_GPIO11_INEN_EN6_SHFT 6
#define HWIO_GPIO11_INEN_GPIO11_INEN_EN6_MASK 0x00000040
#define HWIO_GPIO11_INEN_GPIO11_INEN_EN7_SHFT 7
#define HWIO_GPIO11_INEN_GPIO11_INEN_EN7_MASK 0x00000080
#define HWIO_GPIO11_INEN_GPIO11_INEN_EN8_SHFT 8
#define HWIO_GPIO11_INEN_GPIO11_INEN_EN8_MASK 0x00000100
#define HWIO_GPIO11_INEN_GPIO11_INEN_EN9_SHFT 9
#define HWIO_GPIO11_INEN_GPIO11_INEN_EN9_MASK 0x00000200
#define HWIO_GPIO11_INEN_GPIO11_INEN_EN10_SHFT 10
#define HWIO_GPIO11_INEN_GPIO11_INEN_EN10_MASK 0x00000400
#define HWIO_GPIO11_INEN_GPIO11_INEN_EN11_SHFT 11
#define HWIO_GPIO11_INEN_GPIO11_INEN_EN11_MASK 0x00000800
#define HWIO_GPIO11_INEN_GPIO11_INEN_EN12_SHFT 12
#define HWIO_GPIO11_INEN_GPIO11_INEN_EN12_MASK 0x00001000
#define HWIO_GPIO11_INEN_GPIO11_INEN_EN13_SHFT 13
#define HWIO_GPIO11_INEN_GPIO11_INEN_EN13_MASK 0x00002000
#define HWIO_GPIO11_INEN_GPIO11_INEN_EN14_SHFT 14
#define HWIO_GPIO11_INEN_GPIO11_INEN_EN14_MASK 0x00004000
#define HWIO_GPIO11_INEN_GPIO11_INEN_EN15_SHFT 15
#define HWIO_GPIO11_INEN_GPIO11_INEN_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO11_PUDRST_ADDR  0xF0010B78  
#define HWIO_GPIO11_PUDRST_GPIO11_PUDRST_PDSEL0_SHFT 0
#define HWIO_GPIO11_PUDRST_GPIO11_PUDRST_PDSEL0_MASK 0x00000001
#define HWIO_GPIO11_PUDRST_GPIO11_PUDRST_PDSEL1_SHFT 1
#define HWIO_GPIO11_PUDRST_GPIO11_PUDRST_PDSEL1_MASK 0x00000002
#define HWIO_GPIO11_PUDRST_GPIO11_PUDRST_PDSEL2_SHFT 2
#define HWIO_GPIO11_PUDRST_GPIO11_PUDRST_PDSEL2_MASK 0x00000004
#define HWIO_GPIO11_PUDRST_GPIO11_PUDRST_PDSEL3_SHFT 3
#define HWIO_GPIO11_PUDRST_GPIO11_PUDRST_PDSEL3_MASK 0x00000008
#define HWIO_GPIO11_PUDRST_GPIO11_PUDRST_PDSEL4_SHFT 4
#define HWIO_GPIO11_PUDRST_GPIO11_PUDRST_PDSEL4_MASK 0x00000010
#define HWIO_GPIO11_PUDRST_GPIO11_PUDRST_PDSEL5_SHFT 5
#define HWIO_GPIO11_PUDRST_GPIO11_PUDRST_PDSEL5_MASK 0x00000020
#define HWIO_GPIO11_PUDRST_GPIO11_PUDRST_PDSEL6_SHFT 6
#define HWIO_GPIO11_PUDRST_GPIO11_PUDRST_PDSEL6_MASK 0x00000040
#define HWIO_GPIO11_PUDRST_GPIO11_PUDRST_PDSEL7_SHFT 7
#define HWIO_GPIO11_PUDRST_GPIO11_PUDRST_PDSEL7_MASK 0x00000080
#define HWIO_GPIO11_PUDRST_GPIO11_PUDRST_PDSEL8_SHFT 8
#define HWIO_GPIO11_PUDRST_GPIO11_PUDRST_PDSEL8_MASK 0x00000100
#define HWIO_GPIO11_PUDRST_GPIO11_PUDRST_PDSEL9_SHFT 9
#define HWIO_GPIO11_PUDRST_GPIO11_PUDRST_PDSEL9_MASK 0x00000200
#define HWIO_GPIO11_PUDRST_GPIO11_PUDRST_PDSEL10_SHFT 10
#define HWIO_GPIO11_PUDRST_GPIO11_PUDRST_PDSEL10_MASK 0x00000400
#define HWIO_GPIO11_PUDRST_GPIO11_PUDRST_PDSEL11_SHFT 11
#define HWIO_GPIO11_PUDRST_GPIO11_PUDRST_PDSEL11_MASK 0x00000800
#define HWIO_GPIO11_PUDRST_GPIO11_PUDRST_PDSEL12_SHFT 12
#define HWIO_GPIO11_PUDRST_GPIO11_PUDRST_PDSEL12_MASK 0x00001000
#define HWIO_GPIO11_PUDRST_GPIO11_PUDRST_PDSEL13_SHFT 13
#define HWIO_GPIO11_PUDRST_GPIO11_PUDRST_PDSEL13_MASK 0x00002000
#define HWIO_GPIO11_PUDRST_GPIO11_PUDRST_PDSEL14_SHFT 14
#define HWIO_GPIO11_PUDRST_GPIO11_PUDRST_PDSEL14_MASK 0x00004000
#define HWIO_GPIO11_PUDRST_GPIO11_PUDRST_PDSEL15_SHFT 15
#define HWIO_GPIO11_PUDRST_GPIO11_PUDRST_PDSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO12_INFO_ADDR  0xF0010C00  
#define HWIO_GPIO12_INFO_GPIO12_INFO_MODREV_SHFT 0
#define HWIO_GPIO12_INFO_GPIO12_INFO_MODREV_MASK 0x000000ff
#define HWIO_GPIO12_INFO_GPIO12_INFO_MODTYPE_SHFT 8
#define HWIO_GPIO12_INFO_GPIO12_INFO_MODTYPE_MASK 0x0000ff00
#define HWIO_GPIO12_INFO_GPIO12_INFO_MODNUMBER_SHFT 16
#define HWIO_GPIO12_INFO_GPIO12_INFO_MODNUMBER_MASK 0xffff0000


//--------

#define HWIO_GPIO12_ACES0_ADDR  0xF0010C04  
#define HWIO_GPIO12_ACES0_GPIO12_ACES0_EN0_SHFT 0
#define HWIO_GPIO12_ACES0_GPIO12_ACES0_EN0_MASK 0x00000001
#define HWIO_GPIO12_ACES0_GPIO12_ACES0_EN1_SHFT 1
#define HWIO_GPIO12_ACES0_GPIO12_ACES0_EN1_MASK 0x00000002
#define HWIO_GPIO12_ACES0_GPIO12_ACES0_EN2_SHFT 2
#define HWIO_GPIO12_ACES0_GPIO12_ACES0_EN2_MASK 0x00000004
#define HWIO_GPIO12_ACES0_GPIO12_ACES0_EN3_SHFT 3
#define HWIO_GPIO12_ACES0_GPIO12_ACES0_EN3_MASK 0x00000008
#define HWIO_GPIO12_ACES0_GPIO12_ACES0_EN4_SHFT 4
#define HWIO_GPIO12_ACES0_GPIO12_ACES0_EN4_MASK 0x00000010
#define HWIO_GPIO12_ACES0_GPIO12_ACES0_EN5_SHFT 5
#define HWIO_GPIO12_ACES0_GPIO12_ACES0_EN5_MASK 0x00000020
#define HWIO_GPIO12_ACES0_GPIO12_ACES0_EN6_SHFT 6
#define HWIO_GPIO12_ACES0_GPIO12_ACES0_EN6_MASK 0x00000040
#define HWIO_GPIO12_ACES0_GPIO12_ACES0_EN7_SHFT 7
#define HWIO_GPIO12_ACES0_GPIO12_ACES0_EN7_MASK 0x00000080
#define HWIO_GPIO12_ACES0_GPIO12_ACES0_EN8_SHFT 8
#define HWIO_GPIO12_ACES0_GPIO12_ACES0_EN8_MASK 0x00000100
#define HWIO_GPIO12_ACES0_GPIO12_ACES0_EN9_SHFT 9
#define HWIO_GPIO12_ACES0_GPIO12_ACES0_EN9_MASK 0x00000200
#define HWIO_GPIO12_ACES0_GPIO12_ACES0_EN10_SHFT 10
#define HWIO_GPIO12_ACES0_GPIO12_ACES0_EN10_MASK 0x00000400
#define HWIO_GPIO12_ACES0_GPIO12_ACES0_EN11_SHFT 11
#define HWIO_GPIO12_ACES0_GPIO12_ACES0_EN11_MASK 0x00000800
#define HWIO_GPIO12_ACES0_GPIO12_ACES0_EN12_SHFT 12
#define HWIO_GPIO12_ACES0_GPIO12_ACES0_EN12_MASK 0x00001000
#define HWIO_GPIO12_ACES0_GPIO12_ACES0_EN13_SHFT 13
#define HWIO_GPIO12_ACES0_GPIO12_ACES0_EN13_MASK 0x00002000
#define HWIO_GPIO12_ACES0_GPIO12_ACES0_EN14_SHFT 14
#define HWIO_GPIO12_ACES0_GPIO12_ACES0_EN14_MASK 0x00004000
#define HWIO_GPIO12_ACES0_GPIO12_ACES0_EN15_SHFT 15
#define HWIO_GPIO12_ACES0_GPIO12_ACES0_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO12_ACES1_ADDR  0xF0010C08  


//--------

#define HWIO_GPIO12_PIR_ADDR  0xF0010C0C  
#define HWIO_GPIO12_PIR_GPIO12_PIR_PXPIR0_SHFT 0
#define HWIO_GPIO12_PIR_GPIO12_PIR_PXPIR0_MASK 0x00000001
#define HWIO_GPIO12_PIR_GPIO12_PIR_PXPIR1_SHFT 1
#define HWIO_GPIO12_PIR_GPIO12_PIR_PXPIR1_MASK 0x00000002
#define HWIO_GPIO12_PIR_GPIO12_PIR_PXPIR2_SHFT 2
#define HWIO_GPIO12_PIR_GPIO12_PIR_PXPIR2_MASK 0x00000004
#define HWIO_GPIO12_PIR_GPIO12_PIR_PXPIR3_SHFT 3
#define HWIO_GPIO12_PIR_GPIO12_PIR_PXPIR3_MASK 0x00000008
#define HWIO_GPIO12_PIR_GPIO12_PIR_PXPIR4_SHFT 4
#define HWIO_GPIO12_PIR_GPIO12_PIR_PXPIR4_MASK 0x00000010
#define HWIO_GPIO12_PIR_GPIO12_PIR_PXPIR5_SHFT 5
#define HWIO_GPIO12_PIR_GPIO12_PIR_PXPIR5_MASK 0x00000020
#define HWIO_GPIO12_PIR_GPIO12_PIR_PXPIR6_SHFT 6
#define HWIO_GPIO12_PIR_GPIO12_PIR_PXPIR6_MASK 0x00000040
#define HWIO_GPIO12_PIR_GPIO12_PIR_PXPIR7_SHFT 7
#define HWIO_GPIO12_PIR_GPIO12_PIR_PXPIR7_MASK 0x00000080
#define HWIO_GPIO12_PIR_GPIO12_PIR_PXPIR8_SHFT 8
#define HWIO_GPIO12_PIR_GPIO12_PIR_PXPIR8_MASK 0x00000100
#define HWIO_GPIO12_PIR_GPIO12_PIR_PXPIR9_SHFT 9
#define HWIO_GPIO12_PIR_GPIO12_PIR_PXPIR9_MASK 0x00000200
#define HWIO_GPIO12_PIR_GPIO12_PIR_PXPIR10_SHFT 10
#define HWIO_GPIO12_PIR_GPIO12_PIR_PXPIR10_MASK 0x00000400
#define HWIO_GPIO12_PIR_GPIO12_PIR_PXPIR11_SHFT 11
#define HWIO_GPIO12_PIR_GPIO12_PIR_PXPIR11_MASK 0x00000800
#define HWIO_GPIO12_PIR_GPIO12_PIR_PXPIR12_SHFT 12
#define HWIO_GPIO12_PIR_GPIO12_PIR_PXPIR12_MASK 0x00001000
#define HWIO_GPIO12_PIR_GPIO12_PIR_PXPIR13_SHFT 13
#define HWIO_GPIO12_PIR_GPIO12_PIR_PXPIR13_MASK 0x00002000
#define HWIO_GPIO12_PIR_GPIO12_PIR_PXPIR14_SHFT 14
#define HWIO_GPIO12_PIR_GPIO12_PIR_PXPIR14_MASK 0x00004000
#define HWIO_GPIO12_PIR_GPIO12_PIR_PXPIR15_SHFT 15
#define HWIO_GPIO12_PIR_GPIO12_PIR_PXPIR15_MASK 0x00008000


//--------

#define HWIO_GPIO12_POR_ADDR  0xF0010C10  
#define HWIO_GPIO12_POR_GPIO12_POR_PXPOR0_SHFT 0
#define HWIO_GPIO12_POR_GPIO12_POR_PXPOR0_MASK 0x00000001
#define HWIO_GPIO12_POR_GPIO12_POR_PXPOR1_SHFT 1
#define HWIO_GPIO12_POR_GPIO12_POR_PXPOR1_MASK 0x00000002
#define HWIO_GPIO12_POR_GPIO12_POR_PXPOR2_SHFT 2
#define HWIO_GPIO12_POR_GPIO12_POR_PXPOR2_MASK 0x00000004
#define HWIO_GPIO12_POR_GPIO12_POR_PXPOR3_SHFT 3
#define HWIO_GPIO12_POR_GPIO12_POR_PXPOR3_MASK 0x00000008
#define HWIO_GPIO12_POR_GPIO12_POR_PXPOR4_SHFT 4
#define HWIO_GPIO12_POR_GPIO12_POR_PXPOR4_MASK 0x00000010
#define HWIO_GPIO12_POR_GPIO12_POR_PXPOR5_SHFT 5
#define HWIO_GPIO12_POR_GPIO12_POR_PXPOR5_MASK 0x00000020
#define HWIO_GPIO12_POR_GPIO12_POR_PXPOR6_SHFT 6
#define HWIO_GPIO12_POR_GPIO12_POR_PXPOR6_MASK 0x00000040
#define HWIO_GPIO12_POR_GPIO12_POR_PXPOR7_SHFT 7
#define HWIO_GPIO12_POR_GPIO12_POR_PXPOR7_MASK 0x00000080
#define HWIO_GPIO12_POR_GPIO12_POR_PXPOR8_SHFT 8
#define HWIO_GPIO12_POR_GPIO12_POR_PXPOR8_MASK 0x00000100
#define HWIO_GPIO12_POR_GPIO12_POR_PXPOR9_SHFT 9
#define HWIO_GPIO12_POR_GPIO12_POR_PXPOR9_MASK 0x00000200
#define HWIO_GPIO12_POR_GPIO12_POR_PXPOR10_SHFT 10
#define HWIO_GPIO12_POR_GPIO12_POR_PXPOR10_MASK 0x00000400
#define HWIO_GPIO12_POR_GPIO12_POR_PXPOR11_SHFT 11
#define HWIO_GPIO12_POR_GPIO12_POR_PXPOR11_MASK 0x00000800
#define HWIO_GPIO12_POR_GPIO12_POR_PXPOR12_SHFT 12
#define HWIO_GPIO12_POR_GPIO12_POR_PXPOR12_MASK 0x00001000
#define HWIO_GPIO12_POR_GPIO12_POR_PXPOR13_SHFT 13
#define HWIO_GPIO12_POR_GPIO12_POR_PXPOR13_MASK 0x00002000
#define HWIO_GPIO12_POR_GPIO12_POR_PXPOR14_SHFT 14
#define HWIO_GPIO12_POR_GPIO12_POR_PXPOR14_MASK 0x00004000
#define HWIO_GPIO12_POR_GPIO12_POR_PXPOR15_SHFT 15
#define HWIO_GPIO12_POR_GPIO12_POR_PXPOR15_MASK 0x00008000


//--------

#define HWIO_GPIO12_POSCR_ADDR  0xF0010C14  
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PS0_SHFT 0
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PS0_MASK 0x00000001
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PS1_SHFT 1
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PS1_MASK 0x00000002
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PS2_SHFT 2
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PS2_MASK 0x00000004
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PS3_SHFT 3
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PS3_MASK 0x00000008
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PS4_SHFT 4
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PS4_MASK 0x00000010
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PS5_SHFT 5
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PS5_MASK 0x00000020
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PS6_SHFT 6
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PS6_MASK 0x00000040
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PS7_SHFT 7
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PS7_MASK 0x00000080
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PS8_SHFT 8
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PS8_MASK 0x00000100
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PS9_SHFT 9
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PS9_MASK 0x00000200
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PS10_SHFT 10
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PS10_MASK 0x00000400
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PS11_SHFT 11
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PS11_MASK 0x00000800
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PS12_SHFT 12
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PS12_MASK 0x00001000
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PS13_SHFT 13
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PS13_MASK 0x00002000
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PS14_SHFT 14
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PS14_MASK 0x00004000
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PS15_SHFT 15
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PS15_MASK 0x00008000
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PC0_SHFT 16
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PC0_MASK 0x00010000
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PC1_SHFT 17
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PC1_MASK 0x00020000
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PC2_SHFT 18
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PC2_MASK 0x00040000
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PC3_SHFT 19
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PC3_MASK 0x00080000
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PC4_SHFT 20
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PC4_MASK 0x00100000
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PC5_SHFT 21
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PC5_MASK 0x00200000
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PC6_SHFT 22
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PC6_MASK 0x00400000
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PC7_SHFT 23
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PC7_MASK 0x00800000
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PC8_SHFT 24
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PC8_MASK 0x01000000
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PC9_SHFT 25
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PC9_MASK 0x02000000
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PC10_SHFT 26
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PC10_MASK 0x04000000
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PC11_SHFT 27
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PC11_MASK 0x08000000
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PC12_SHFT 28
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PC12_MASK 0x10000000
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PC13_SHFT 29
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PC13_MASK 0x20000000
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PC14_SHFT 30
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PC14_MASK 0x40000000
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PC15_SHFT 31
#define HWIO_GPIO12_POSCR_GPIO12_POSCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO12_POSR_ADDR  0xF0010C18  
#define HWIO_GPIO12_POSR_GPIO12_POSR_PS0_SHFT 0
#define HWIO_GPIO12_POSR_GPIO12_POSR_PS0_MASK 0x00000001
#define HWIO_GPIO12_POSR_GPIO12_POSR_PS1_SHFT 1
#define HWIO_GPIO12_POSR_GPIO12_POSR_PS1_MASK 0x00000002
#define HWIO_GPIO12_POSR_GPIO12_POSR_PS2_SHFT 2
#define HWIO_GPIO12_POSR_GPIO12_POSR_PS2_MASK 0x00000004
#define HWIO_GPIO12_POSR_GPIO12_POSR_PS3_SHFT 3
#define HWIO_GPIO12_POSR_GPIO12_POSR_PS3_MASK 0x00000008
#define HWIO_GPIO12_POSR_GPIO12_POSR_PS4_SHFT 4
#define HWIO_GPIO12_POSR_GPIO12_POSR_PS4_MASK 0x00000010
#define HWIO_GPIO12_POSR_GPIO12_POSR_PS5_SHFT 5
#define HWIO_GPIO12_POSR_GPIO12_POSR_PS5_MASK 0x00000020
#define HWIO_GPIO12_POSR_GPIO12_POSR_PS6_SHFT 6
#define HWIO_GPIO12_POSR_GPIO12_POSR_PS6_MASK 0x00000040
#define HWIO_GPIO12_POSR_GPIO12_POSR_PS7_SHFT 7
#define HWIO_GPIO12_POSR_GPIO12_POSR_PS7_MASK 0x00000080
#define HWIO_GPIO12_POSR_GPIO12_POSR_PS8_SHFT 8
#define HWIO_GPIO12_POSR_GPIO12_POSR_PS8_MASK 0x00000100
#define HWIO_GPIO12_POSR_GPIO12_POSR_PS9_SHFT 9
#define HWIO_GPIO12_POSR_GPIO12_POSR_PS9_MASK 0x00000200
#define HWIO_GPIO12_POSR_GPIO12_POSR_PS10_SHFT 10
#define HWIO_GPIO12_POSR_GPIO12_POSR_PS10_MASK 0x00000400
#define HWIO_GPIO12_POSR_GPIO12_POSR_PS11_SHFT 11
#define HWIO_GPIO12_POSR_GPIO12_POSR_PS11_MASK 0x00000800
#define HWIO_GPIO12_POSR_GPIO12_POSR_PS12_SHFT 12
#define HWIO_GPIO12_POSR_GPIO12_POSR_PS12_MASK 0x00001000
#define HWIO_GPIO12_POSR_GPIO12_POSR_PS13_SHFT 13
#define HWIO_GPIO12_POSR_GPIO12_POSR_PS13_MASK 0x00002000
#define HWIO_GPIO12_POSR_GPIO12_POSR_PS14_SHFT 14
#define HWIO_GPIO12_POSR_GPIO12_POSR_PS14_MASK 0x00004000
#define HWIO_GPIO12_POSR_GPIO12_POSR_PS15_SHFT 15
#define HWIO_GPIO12_POSR_GPIO12_POSR_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO12_POSR0_ADDR  0xF0010C1C  
#define HWIO_GPIO12_POSR0_GPIO12_POSR0_PS0_SHFT 0
#define HWIO_GPIO12_POSR0_GPIO12_POSR0_PS0_MASK 0x00000001
#define HWIO_GPIO12_POSR0_GPIO12_POSR0_PS1_SHFT 1
#define HWIO_GPIO12_POSR0_GPIO12_POSR0_PS1_MASK 0x00000002
#define HWIO_GPIO12_POSR0_GPIO12_POSR0_PS2_SHFT 2
#define HWIO_GPIO12_POSR0_GPIO12_POSR0_PS2_MASK 0x00000004
#define HWIO_GPIO12_POSR0_GPIO12_POSR0_PS3_SHFT 3
#define HWIO_GPIO12_POSR0_GPIO12_POSR0_PS3_MASK 0x00000008


//--------

#define HWIO_GPIO12_POSR4_ADDR  0xF0010C20  
#define HWIO_GPIO12_POSR4_GPIO12_POSR4_PS4_SHFT 4
#define HWIO_GPIO12_POSR4_GPIO12_POSR4_PS4_MASK 0x00000010
#define HWIO_GPIO12_POSR4_GPIO12_POSR4_PS5_SHFT 5
#define HWIO_GPIO12_POSR4_GPIO12_POSR4_PS5_MASK 0x00000020
#define HWIO_GPIO12_POSR4_GPIO12_POSR4_PS6_SHFT 6
#define HWIO_GPIO12_POSR4_GPIO12_POSR4_PS6_MASK 0x00000040
#define HWIO_GPIO12_POSR4_GPIO12_POSR4_PS7_SHFT 7
#define HWIO_GPIO12_POSR4_GPIO12_POSR4_PS7_MASK 0x00000080


//--------

#define HWIO_GPIO12_POSR8_ADDR  0xF0010C24  
#define HWIO_GPIO12_POSR8_GPIO12_POSR8_PS8_SHFT 8
#define HWIO_GPIO12_POSR8_GPIO12_POSR8_PS8_MASK 0x00000100
#define HWIO_GPIO12_POSR8_GPIO12_POSR8_PS9_SHFT 9
#define HWIO_GPIO12_POSR8_GPIO12_POSR8_PS9_MASK 0x00000200
#define HWIO_GPIO12_POSR8_GPIO12_POSR8_PS10_SHFT 10
#define HWIO_GPIO12_POSR8_GPIO12_POSR8_PS10_MASK 0x00000400
#define HWIO_GPIO12_POSR8_GPIO12_POSR8_PS11_SHFT 11
#define HWIO_GPIO12_POSR8_GPIO12_POSR8_PS11_MASK 0x00000800


//--------

#define HWIO_GPIO12_POSR12_ADDR  0xF0010C28  
#define HWIO_GPIO12_POSR12_GPIO12_POSR12_PS12_SHFT 12
#define HWIO_GPIO12_POSR12_GPIO12_POSR12_PS12_MASK 0x00001000
#define HWIO_GPIO12_POSR12_GPIO12_POSR12_PS13_SHFT 13
#define HWIO_GPIO12_POSR12_GPIO12_POSR12_PS13_MASK 0x00002000
#define HWIO_GPIO12_POSR12_GPIO12_POSR12_PS14_SHFT 14
#define HWIO_GPIO12_POSR12_GPIO12_POSR12_PS14_MASK 0x00004000
#define HWIO_GPIO12_POSR12_GPIO12_POSR12_PS15_SHFT 15
#define HWIO_GPIO12_POSR12_GPIO12_POSR12_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO12_POCR_ADDR  0xF0010C2C  
#define HWIO_GPIO12_POCR_GPIO12_POCR_PC0_SHFT 16
#define HWIO_GPIO12_POCR_GPIO12_POCR_PC0_MASK 0x00010000
#define HWIO_GPIO12_POCR_GPIO12_POCR_PC1_SHFT 17
#define HWIO_GPIO12_POCR_GPIO12_POCR_PC1_MASK 0x00020000
#define HWIO_GPIO12_POCR_GPIO12_POCR_PC2_SHFT 18
#define HWIO_GPIO12_POCR_GPIO12_POCR_PC2_MASK 0x00040000
#define HWIO_GPIO12_POCR_GPIO12_POCR_PC3_SHFT 19
#define HWIO_GPIO12_POCR_GPIO12_POCR_PC3_MASK 0x00080000
#define HWIO_GPIO12_POCR_GPIO12_POCR_PC4_SHFT 20
#define HWIO_GPIO12_POCR_GPIO12_POCR_PC4_MASK 0x00100000
#define HWIO_GPIO12_POCR_GPIO12_POCR_PC5_SHFT 21
#define HWIO_GPIO12_POCR_GPIO12_POCR_PC5_MASK 0x00200000
#define HWIO_GPIO12_POCR_GPIO12_POCR_PC6_SHFT 22
#define HWIO_GPIO12_POCR_GPIO12_POCR_PC6_MASK 0x00400000
#define HWIO_GPIO12_POCR_GPIO12_POCR_PC7_SHFT 23
#define HWIO_GPIO12_POCR_GPIO12_POCR_PC7_MASK 0x00800000
#define HWIO_GPIO12_POCR_GPIO12_POCR_PC8_SHFT 24
#define HWIO_GPIO12_POCR_GPIO12_POCR_PC8_MASK 0x01000000
#define HWIO_GPIO12_POCR_GPIO12_POCR_PC9_SHFT 25
#define HWIO_GPIO12_POCR_GPIO12_POCR_PC9_MASK 0x02000000
#define HWIO_GPIO12_POCR_GPIO12_POCR_PC10_SHFT 26
#define HWIO_GPIO12_POCR_GPIO12_POCR_PC10_MASK 0x04000000
#define HWIO_GPIO12_POCR_GPIO12_POCR_PC11_SHFT 27
#define HWIO_GPIO12_POCR_GPIO12_POCR_PC11_MASK 0x08000000
#define HWIO_GPIO12_POCR_GPIO12_POCR_PC12_SHFT 28
#define HWIO_GPIO12_POCR_GPIO12_POCR_PC12_MASK 0x10000000
#define HWIO_GPIO12_POCR_GPIO12_POCR_PC13_SHFT 29
#define HWIO_GPIO12_POCR_GPIO12_POCR_PC13_MASK 0x20000000
#define HWIO_GPIO12_POCR_GPIO12_POCR_PC14_SHFT 30
#define HWIO_GPIO12_POCR_GPIO12_POCR_PC14_MASK 0x40000000
#define HWIO_GPIO12_POCR_GPIO12_POCR_PC15_SHFT 31
#define HWIO_GPIO12_POCR_GPIO12_POCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO12_POCR0_ADDR  0xF0010C30  
#define HWIO_GPIO12_POCR0_GPIO12_POCR0_PC0_SHFT 16
#define HWIO_GPIO12_POCR0_GPIO12_POCR0_PC0_MASK 0x00010000
#define HWIO_GPIO12_POCR0_GPIO12_POCR0_PC1_SHFT 17
#define HWIO_GPIO12_POCR0_GPIO12_POCR0_PC1_MASK 0x00020000
#define HWIO_GPIO12_POCR0_GPIO12_POCR0_PC2_SHFT 18
#define HWIO_GPIO12_POCR0_GPIO12_POCR0_PC2_MASK 0x00040000
#define HWIO_GPIO12_POCR0_GPIO12_POCR0_PC3_SHFT 19
#define HWIO_GPIO12_POCR0_GPIO12_POCR0_PC3_MASK 0x00080000


//--------

#define HWIO_GPIO12_POCR4_ADDR  0xF0010C34  
#define HWIO_GPIO12_POCR4_GPIO12_POCR4_PC4_SHFT 20
#define HWIO_GPIO12_POCR4_GPIO12_POCR4_PC4_MASK 0x00100000
#define HWIO_GPIO12_POCR4_GPIO12_POCR4_PC5_SHFT 21
#define HWIO_GPIO12_POCR4_GPIO12_POCR4_PC5_MASK 0x00200000
#define HWIO_GPIO12_POCR4_GPIO12_POCR4_PC6_SHFT 22
#define HWIO_GPIO12_POCR4_GPIO12_POCR4_PC6_MASK 0x00400000
#define HWIO_GPIO12_POCR4_GPIO12_POCR4_PC7_SHFT 23
#define HWIO_GPIO12_POCR4_GPIO12_POCR4_PC7_MASK 0x00800000


//--------

#define HWIO_GPIO12_POCR8_ADDR  0xF0010C38  
#define HWIO_GPIO12_POCR8_GPIO12_POCR8_PC8_SHFT 24
#define HWIO_GPIO12_POCR8_GPIO12_POCR8_PC8_MASK 0x01000000
#define HWIO_GPIO12_POCR8_GPIO12_POCR8_PC9_SHFT 25
#define HWIO_GPIO12_POCR8_GPIO12_POCR8_PC9_MASK 0x02000000
#define HWIO_GPIO12_POCR8_GPIO12_POCR8_PC10_SHFT 26
#define HWIO_GPIO12_POCR8_GPIO12_POCR8_PC10_MASK 0x04000000
#define HWIO_GPIO12_POCR8_GPIO12_POCR8_PC11_SHFT 27
#define HWIO_GPIO12_POCR8_GPIO12_POCR8_PC11_MASK 0x08000000


//--------

#define HWIO_GPIO12_POCR12_ADDR  0xF0010C3C  
#define HWIO_GPIO12_POCR12_GPIO12_POCR12_PC12_SHFT 28
#define HWIO_GPIO12_POCR12_GPIO12_POCR12_PC12_MASK 0x10000000
#define HWIO_GPIO12_POCR12_GPIO12_POCR12_PC13_SHFT 29
#define HWIO_GPIO12_POCR12_GPIO12_POCR12_PC13_MASK 0x20000000
#define HWIO_GPIO12_POCR12_GPIO12_POCR12_PC14_SHFT 30
#define HWIO_GPIO12_POCR12_GPIO12_POCR12_PC14_MASK 0x40000000
#define HWIO_GPIO12_POCR12_GPIO12_POCR12_PC15_SHFT 31
#define HWIO_GPIO12_POCR12_GPIO12_POCR12_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO12_PUDEN_ADDR  0xF0010C40  
#define HWIO_GPIO12_PUDEN_GPIO12_PUDEN_PXPUDEN0_SHFT 0
#define HWIO_GPIO12_PUDEN_GPIO12_PUDEN_PXPUDEN0_MASK 0x00000003
#define HWIO_GPIO12_PUDEN_GPIO12_PUDEN_PXPUDEN1_SHFT 2
#define HWIO_GPIO12_PUDEN_GPIO12_PUDEN_PXPUDEN1_MASK 0x0000000c
#define HWIO_GPIO12_PUDEN_GPIO12_PUDEN_PXPUDEN2_SHFT 4
#define HWIO_GPIO12_PUDEN_GPIO12_PUDEN_PXPUDEN2_MASK 0x00000030
#define HWIO_GPIO12_PUDEN_GPIO12_PUDEN_PXPUDEN3_SHFT 6
#define HWIO_GPIO12_PUDEN_GPIO12_PUDEN_PXPUDEN3_MASK 0x000000c0
#define HWIO_GPIO12_PUDEN_GPIO12_PUDEN_PXPUDEN4_SHFT 8
#define HWIO_GPIO12_PUDEN_GPIO12_PUDEN_PXPUDEN4_MASK 0x00000300
#define HWIO_GPIO12_PUDEN_GPIO12_PUDEN_PXPUDEN5_SHFT 10
#define HWIO_GPIO12_PUDEN_GPIO12_PUDEN_PXPUDEN5_MASK 0x00000c00
#define HWIO_GPIO12_PUDEN_GPIO12_PUDEN_PXPUDEN6_SHFT 12
#define HWIO_GPIO12_PUDEN_GPIO12_PUDEN_PXPUDEN6_MASK 0x00003000
#define HWIO_GPIO12_PUDEN_GPIO12_PUDEN_PXPUDEN7_SHFT 14
#define HWIO_GPIO12_PUDEN_GPIO12_PUDEN_PXPUDEN7_MASK 0x0000c000
#define HWIO_GPIO12_PUDEN_GPIO12_PUDEN_PXPUDEN8_SHFT 16
#define HWIO_GPIO12_PUDEN_GPIO12_PUDEN_PXPUDEN8_MASK 0x00030000
#define HWIO_GPIO12_PUDEN_GPIO12_PUDEN_PXPUDEN9_SHFT 18
#define HWIO_GPIO12_PUDEN_GPIO12_PUDEN_PXPUDEN9_MASK 0x000c0000
#define HWIO_GPIO12_PUDEN_GPIO12_PUDEN_PXPUDEN10_SHFT 20
#define HWIO_GPIO12_PUDEN_GPIO12_PUDEN_PXPUDEN10_MASK 0x00300000
#define HWIO_GPIO12_PUDEN_GPIO12_PUDEN_PXPUDEN11_SHFT 22
#define HWIO_GPIO12_PUDEN_GPIO12_PUDEN_PXPUDEN11_MASK 0x00c00000
#define HWIO_GPIO12_PUDEN_GPIO12_PUDEN_PXPUDEN12_SHFT 24
#define HWIO_GPIO12_PUDEN_GPIO12_PUDEN_PXPUDEN12_MASK 0x03000000
#define HWIO_GPIO12_PUDEN_GPIO12_PUDEN_PXPUDEN13_SHFT 26
#define HWIO_GPIO12_PUDEN_GPIO12_PUDEN_PXPUDEN13_MASK 0x0c000000
#define HWIO_GPIO12_PUDEN_GPIO12_PUDEN_PXPUDEN14_SHFT 28
#define HWIO_GPIO12_PUDEN_GPIO12_PUDEN_PXPUDEN14_MASK 0x30000000
#define HWIO_GPIO12_PUDEN_GPIO12_PUDEN_PXPUDEN15_SHFT 30
#define HWIO_GPIO12_PUDEN_GPIO12_PUDEN_PXPUDEN15_MASK 0xc0000000


//--------

#define HWIO_GPIO12_PODR_ADDR  0xF0010C44  
#define HWIO_GPIO12_PODR_GPIO12_PODR_PXPODR0_SHFT 0
#define HWIO_GPIO12_PODR_GPIO12_PODR_PXPODR0_MASK 0x00000003
#define HWIO_GPIO12_PODR_GPIO12_PODR_PXPODR1_SHFT 2
#define HWIO_GPIO12_PODR_GPIO12_PODR_PXPODR1_MASK 0x0000000c
#define HWIO_GPIO12_PODR_GPIO12_PODR_PXPODR2_SHFT 4
#define HWIO_GPIO12_PODR_GPIO12_PODR_PXPODR2_MASK 0x00000030
#define HWIO_GPIO12_PODR_GPIO12_PODR_PXPODR3_SHFT 6
#define HWIO_GPIO12_PODR_GPIO12_PODR_PXPODR3_MASK 0x000000c0
#define HWIO_GPIO12_PODR_GPIO12_PODR_PXPODR4_SHFT 8
#define HWIO_GPIO12_PODR_GPIO12_PODR_PXPODR4_MASK 0x00000300
#define HWIO_GPIO12_PODR_GPIO12_PODR_PXPODR5_SHFT 10
#define HWIO_GPIO12_PODR_GPIO12_PODR_PXPODR5_MASK 0x00000c00
#define HWIO_GPIO12_PODR_GPIO12_PODR_PXPODR6_SHFT 12
#define HWIO_GPIO12_PODR_GPIO12_PODR_PXPODR6_MASK 0x00003000
#define HWIO_GPIO12_PODR_GPIO12_PODR_PXPODR7_SHFT 14
#define HWIO_GPIO12_PODR_GPIO12_PODR_PXPODR7_MASK 0x0000c000
#define HWIO_GPIO12_PODR_GPIO12_PODR_PXPODR8_SHFT 16
#define HWIO_GPIO12_PODR_GPIO12_PODR_PXPODR8_MASK 0x00030000
#define HWIO_GPIO12_PODR_GPIO12_PODR_PXPODR9_SHFT 18
#define HWIO_GPIO12_PODR_GPIO12_PODR_PXPODR9_MASK 0x000c0000
#define HWIO_GPIO12_PODR_GPIO12_PODR_PXPODR10_SHFT 20
#define HWIO_GPIO12_PODR_GPIO12_PODR_PXPODR10_MASK 0x00300000
#define HWIO_GPIO12_PODR_GPIO12_PODR_PXPODR11_SHFT 22
#define HWIO_GPIO12_PODR_GPIO12_PODR_PXPODR11_MASK 0x00c00000
#define HWIO_GPIO12_PODR_GPIO12_PODR_PXPODR12_SHFT 24
#define HWIO_GPIO12_PODR_GPIO12_PODR_PXPODR12_MASK 0x03000000
#define HWIO_GPIO12_PODR_GPIO12_PODR_PXPODR13_SHFT 26
#define HWIO_GPIO12_PODR_GPIO12_PODR_PXPODR13_MASK 0x0c000000
#define HWIO_GPIO12_PODR_GPIO12_PODR_PXPODR14_SHFT 28
#define HWIO_GPIO12_PODR_GPIO12_PODR_PXPODR14_MASK 0x30000000
#define HWIO_GPIO12_PODR_GPIO12_PODR_PXPODR15_SHFT 30
#define HWIO_GPIO12_PODR_GPIO12_PODR_PXPODR15_MASK 0xc0000000


//--------

#define HWIO_GPIO12_PMOD_ADDR  0xF0010C48  
#define HWIO_GPIO12_PMOD_GPIO12_PMOD_PXMOD0_SHFT 0
#define HWIO_GPIO12_PMOD_GPIO12_PMOD_PXMOD0_MASK 0x00000003
#define HWIO_GPIO12_PMOD_GPIO12_PMOD_PXMOD1_SHFT 2
#define HWIO_GPIO12_PMOD_GPIO12_PMOD_PXMOD1_MASK 0x0000000c
#define HWIO_GPIO12_PMOD_GPIO12_PMOD_PXMOD2_SHFT 4
#define HWIO_GPIO12_PMOD_GPIO12_PMOD_PXMOD2_MASK 0x00000030
#define HWIO_GPIO12_PMOD_GPIO12_PMOD_PXMOD3_SHFT 6
#define HWIO_GPIO12_PMOD_GPIO12_PMOD_PXMOD3_MASK 0x000000c0
#define HWIO_GPIO12_PMOD_GPIO12_PMOD_PXMOD4_SHFT 8
#define HWIO_GPIO12_PMOD_GPIO12_PMOD_PXMOD4_MASK 0x00000300
#define HWIO_GPIO12_PMOD_GPIO12_PMOD_PXMOD5_SHFT 10
#define HWIO_GPIO12_PMOD_GPIO12_PMOD_PXMOD5_MASK 0x00000c00
#define HWIO_GPIO12_PMOD_GPIO12_PMOD_PXMOD6_SHFT 12
#define HWIO_GPIO12_PMOD_GPIO12_PMOD_PXMOD6_MASK 0x00003000
#define HWIO_GPIO12_PMOD_GPIO12_PMOD_PXMOD7_SHFT 14
#define HWIO_GPIO12_PMOD_GPIO12_PMOD_PXMOD7_MASK 0x0000c000
#define HWIO_GPIO12_PMOD_GPIO12_PMOD_PXMOD8_SHFT 16
#define HWIO_GPIO12_PMOD_GPIO12_PMOD_PXMOD8_MASK 0x00030000
#define HWIO_GPIO12_PMOD_GPIO12_PMOD_PXMOD9_SHFT 18
#define HWIO_GPIO12_PMOD_GPIO12_PMOD_PXMOD9_MASK 0x000c0000
#define HWIO_GPIO12_PMOD_GPIO12_PMOD_PXMOD10_SHFT 20
#define HWIO_GPIO12_PMOD_GPIO12_PMOD_PXMOD10_MASK 0x00300000
#define HWIO_GPIO12_PMOD_GPIO12_PMOD_PXMOD11_SHFT 22
#define HWIO_GPIO12_PMOD_GPIO12_PMOD_PXMOD11_MASK 0x00c00000
#define HWIO_GPIO12_PMOD_GPIO12_PMOD_PXMOD12_SHFT 24
#define HWIO_GPIO12_PMOD_GPIO12_PMOD_PXMOD12_MASK 0x03000000
#define HWIO_GPIO12_PMOD_GPIO12_PMOD_PXMOD13_SHFT 26
#define HWIO_GPIO12_PMOD_GPIO12_PMOD_PXMOD13_MASK 0x0c000000
#define HWIO_GPIO12_PMOD_GPIO12_PMOD_PXMOD14_SHFT 28
#define HWIO_GPIO12_PMOD_GPIO12_PMOD_PXMOD14_MASK 0x30000000
#define HWIO_GPIO12_PMOD_GPIO12_PMOD_PXMOD15_SHFT 30
#define HWIO_GPIO12_PMOD_GPIO12_PMOD_PXMOD15_MASK 0xc0000000


//--------

#define HWIO_GPIO12_PEROUT0_ADDR  0xF0010C4C  
#define HWIO_GPIO12_PEROUT0_GPIO12_PEROUT0_OUTSEL0_SHFT 0
#define HWIO_GPIO12_PEROUT0_GPIO12_PEROUT0_OUTSEL0_MASK 0x0000000f
#define HWIO_GPIO12_PEROUT0_GPIO12_PEROUT0_OUTSEL1_SHFT 4
#define HWIO_GPIO12_PEROUT0_GPIO12_PEROUT0_OUTSEL1_MASK 0x000000f0
#define HWIO_GPIO12_PEROUT0_GPIO12_PEROUT0_OUTSEL2_SHFT 8
#define HWIO_GPIO12_PEROUT0_GPIO12_PEROUT0_OUTSEL2_MASK 0x00000f00
#define HWIO_GPIO12_PEROUT0_GPIO12_PEROUT0_OUTSEL3_SHFT 12
#define HWIO_GPIO12_PEROUT0_GPIO12_PEROUT0_OUTSEL3_MASK 0x0000f000
#define HWIO_GPIO12_PEROUT0_GPIO12_PEROUT0_OUTSEL4_SHFT 16
#define HWIO_GPIO12_PEROUT0_GPIO12_PEROUT0_OUTSEL4_MASK 0x000f0000
#define HWIO_GPIO12_PEROUT0_GPIO12_PEROUT0_OUTSEL5_SHFT 20
#define HWIO_GPIO12_PEROUT0_GPIO12_PEROUT0_OUTSEL5_MASK 0x00f00000
#define HWIO_GPIO12_PEROUT0_GPIO12_PEROUT0_OUTSEL6_SHFT 24
#define HWIO_GPIO12_PEROUT0_GPIO12_PEROUT0_OUTSEL6_MASK 0x0f000000
#define HWIO_GPIO12_PEROUT0_GPIO12_PEROUT0_OUTSEL7_SHFT 28
#define HWIO_GPIO12_PEROUT0_GPIO12_PEROUT0_OUTSEL7_MASK 0xf0000000


//--------

#define HWIO_GPIO12_PEROUT1_ADDR  0xF0010C50  
#define HWIO_GPIO12_PEROUT1_GPIO12_PEROUT1_OUTSEL8_SHFT 0
#define HWIO_GPIO12_PEROUT1_GPIO12_PEROUT1_OUTSEL8_MASK 0x0000000f
#define HWIO_GPIO12_PEROUT1_GPIO12_PEROUT1_OUTSEL9_SHFT 4
#define HWIO_GPIO12_PEROUT1_GPIO12_PEROUT1_OUTSEL9_MASK 0x000000f0
#define HWIO_GPIO12_PEROUT1_GPIO12_PEROUT1_OUTSEL10_SHFT 8
#define HWIO_GPIO12_PEROUT1_GPIO12_PEROUT1_OUTSEL10_MASK 0x00000f00
#define HWIO_GPIO12_PEROUT1_GPIO12_PEROUT1_OUTSEL11_SHFT 12
#define HWIO_GPIO12_PEROUT1_GPIO12_PEROUT1_OUTSEL11_MASK 0x0000f000
#define HWIO_GPIO12_PEROUT1_GPIO12_PEROUT1_OUTSEL12_SHFT 16
#define HWIO_GPIO12_PEROUT1_GPIO12_PEROUT1_OUTSEL12_MASK 0x000f0000
#define HWIO_GPIO12_PEROUT1_GPIO12_PEROUT1_OUTSEL13_SHFT 20
#define HWIO_GPIO12_PEROUT1_GPIO12_PEROUT1_OUTSEL13_MASK 0x00f00000
#define HWIO_GPIO12_PEROUT1_GPIO12_PEROUT1_OUTSEL14_SHFT 24
#define HWIO_GPIO12_PEROUT1_GPIO12_PEROUT1_OUTSEL14_MASK 0x0f000000
#define HWIO_GPIO12_PEROUT1_GPIO12_PEROUT1_OUTSEL15_SHFT 28
#define HWIO_GPIO12_PEROUT1_GPIO12_PEROUT1_OUTSEL15_MASK 0xf0000000


//--------

#define HWIO_GPIO12_PDR0_ADDR  0xF0010C54  
#define HWIO_GPIO12_PDR0_GPIO12_PDR0_PXPD0_SHFT 0
#define HWIO_GPIO12_PDR0_GPIO12_PDR0_PXPD0_MASK 0x00000003
#define HWIO_GPIO12_PDR0_GPIO12_PDR0_PXPD1_SHFT 4
#define HWIO_GPIO12_PDR0_GPIO12_PDR0_PXPD1_MASK 0x00000030
#define HWIO_GPIO12_PDR0_GPIO12_PDR0_PXPD2_SHFT 8
#define HWIO_GPIO12_PDR0_GPIO12_PDR0_PXPD2_MASK 0x00000300
#define HWIO_GPIO12_PDR0_GPIO12_PDR0_PXPD3_SHFT 12
#define HWIO_GPIO12_PDR0_GPIO12_PDR0_PXPD3_MASK 0x00003000
#define HWIO_GPIO12_PDR0_GPIO12_PDR0_PXPD4_SHFT 16
#define HWIO_GPIO12_PDR0_GPIO12_PDR0_PXPD4_MASK 0x00030000
#define HWIO_GPIO12_PDR0_GPIO12_PDR0_PXPD5_SHFT 20
#define HWIO_GPIO12_PDR0_GPIO12_PDR0_PXPD5_MASK 0x00300000
#define HWIO_GPIO12_PDR0_GPIO12_PDR0_PXPD6_SHFT 24
#define HWIO_GPIO12_PDR0_GPIO12_PDR0_PXPD6_MASK 0x03000000
#define HWIO_GPIO12_PDR0_GPIO12_PDR0_PXPD7_SHFT 28
#define HWIO_GPIO12_PDR0_GPIO12_PDR0_PXPD7_MASK 0x30000000


//--------

#define HWIO_GPIO12_PDR1_ADDR  0xF0010C58  
#define HWIO_GPIO12_PDR1_GPIO12_PDR1_PXPD8_SHFT 0
#define HWIO_GPIO12_PDR1_GPIO12_PDR1_PXPD8_MASK 0x00000003
#define HWIO_GPIO12_PDR1_GPIO12_PDR1_PXPD9_SHFT 4
#define HWIO_GPIO12_PDR1_GPIO12_PDR1_PXPD9_MASK 0x00000030
#define HWIO_GPIO12_PDR1_GPIO12_PDR1_PXPD10_SHFT 8
#define HWIO_GPIO12_PDR1_GPIO12_PDR1_PXPD10_MASK 0x00000300
#define HWIO_GPIO12_PDR1_GPIO12_PDR1_PXPD11_SHFT 12
#define HWIO_GPIO12_PDR1_GPIO12_PDR1_PXPD11_MASK 0x00003000
#define HWIO_GPIO12_PDR1_GPIO12_PDR1_PXPD12_SHFT 16
#define HWIO_GPIO12_PDR1_GPIO12_PDR1_PXPD12_MASK 0x00030000
#define HWIO_GPIO12_PDR1_GPIO12_PDR1_PXPD13_SHFT 20
#define HWIO_GPIO12_PDR1_GPIO12_PDR1_PXPD13_MASK 0x00300000
#define HWIO_GPIO12_PDR1_GPIO12_PDR1_PXPD14_SHFT 24
#define HWIO_GPIO12_PDR1_GPIO12_PDR1_PXPD14_MASK 0x03000000
#define HWIO_GPIO12_PDR1_GPIO12_PDR1_PXPD15_SHFT 28
#define HWIO_GPIO12_PDR1_GPIO12_PDR1_PXPD15_MASK 0x30000000


//--------

#define HWIO_GPIO12_SDE_ADDR  0xF0010C5C  
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEN0_SHFT 0
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEN0_MASK 0x00000001
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEN1_SHFT 1
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEN1_MASK 0x00000002
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEN2_SHFT 2
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEN2_MASK 0x00000004
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEN3_SHFT 3
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEN3_MASK 0x00000008
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEN4_SHFT 4
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEN4_MASK 0x00000010
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEN5_SHFT 5
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEN5_MASK 0x00000020
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEN6_SHFT 6
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEN6_MASK 0x00000040
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEN7_SHFT 7
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEN7_MASK 0x00000080
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEN8_SHFT 8
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEN8_MASK 0x00000100
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEN9_SHFT 9
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEN9_MASK 0x00000200
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEN10_SHFT 10
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEN10_MASK 0x00000400
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEN11_SHFT 11
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEN11_MASK 0x00000800
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEN12_SHFT 12
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEN12_MASK 0x00001000
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEN13_SHFT 13
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEN13_MASK 0x00002000
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEN14_SHFT 14
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEN14_MASK 0x00004000
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEN15_SHFT 15
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEN15_MASK 0x00008000
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEF0_SHFT 16
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEF0_MASK 0x00010000
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEF1_SHFT 17
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEF1_MASK 0x00020000
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEF2_SHFT 18
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEF2_MASK 0x00040000
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEF3_SHFT 19
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEF3_MASK 0x00080000
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEF4_SHFT 20
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEF4_MASK 0x00100000
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEF5_SHFT 21
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEF5_MASK 0x00200000
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEF6_SHFT 22
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEF6_MASK 0x00400000
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEF7_SHFT 23
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEF7_MASK 0x00800000
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEF8_SHFT 24
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEF8_MASK 0x01000000
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEF9_SHFT 25
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEF9_MASK 0x02000000
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEF10_SHFT 26
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEF10_MASK 0x04000000
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEF11_SHFT 27
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEF11_MASK 0x08000000
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEF12_SHFT 28
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEF12_MASK 0x10000000
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEF13_SHFT 29
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEF13_MASK 0x20000000
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEF14_SHFT 30
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEF14_MASK 0x40000000
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEF15_SHFT 31
#define HWIO_GPIO12_SDE_GPIO12_SDE_SDEF15_MASK 0x80000000


//--------

#define HWIO_GPIO12_SDCTL_ADDR  0xF0010C60  
#define HWIO_GPIO12_SDCTL_GPIO12_SDCTL_SWTRIG_SHFT 0
#define HWIO_GPIO12_SDCTL_GPIO12_SDCTL_SWTRIG_MASK 0x00000001
#define HWIO_GPIO12_SDCTL_GPIO12_SDCTL_LINKEN_SHFT 1
#define HWIO_GPIO12_SDCTL_GPIO12_SDCTL_LINKEN_MASK 0x00000002
#define HWIO_GPIO12_SDCTL_GPIO12_SDCTL_PSDEF_SHFT 2
#define HWIO_GPIO12_SDCTL_GPIO12_SDCTL_PSDEF_MASK 0x00000004


//--------

#define HWIO_GPIO12_ESR_ADDR  0xF0010C64  
#define HWIO_GPIO12_ESR_GPIO12_ESR_EN0_SHFT 0
#define HWIO_GPIO12_ESR_GPIO12_ESR_EN0_MASK 0x00000001
#define HWIO_GPIO12_ESR_GPIO12_ESR_EN1_SHFT 1
#define HWIO_GPIO12_ESR_GPIO12_ESR_EN1_MASK 0x00000002
#define HWIO_GPIO12_ESR_GPIO12_ESR_EN2_SHFT 2
#define HWIO_GPIO12_ESR_GPIO12_ESR_EN2_MASK 0x00000004
#define HWIO_GPIO12_ESR_GPIO12_ESR_EN3_SHFT 3
#define HWIO_GPIO12_ESR_GPIO12_ESR_EN3_MASK 0x00000008
#define HWIO_GPIO12_ESR_GPIO12_ESR_EN4_SHFT 4
#define HWIO_GPIO12_ESR_GPIO12_ESR_EN4_MASK 0x00000010
#define HWIO_GPIO12_ESR_GPIO12_ESR_EN5_SHFT 5
#define HWIO_GPIO12_ESR_GPIO12_ESR_EN5_MASK 0x00000020
#define HWIO_GPIO12_ESR_GPIO12_ESR_EN6_SHFT 6
#define HWIO_GPIO12_ESR_GPIO12_ESR_EN6_MASK 0x00000040
#define HWIO_GPIO12_ESR_GPIO12_ESR_EN7_SHFT 7
#define HWIO_GPIO12_ESR_GPIO12_ESR_EN7_MASK 0x00000080
#define HWIO_GPIO12_ESR_GPIO12_ESR_EN8_SHFT 8
#define HWIO_GPIO12_ESR_GPIO12_ESR_EN8_MASK 0x00000100
#define HWIO_GPIO12_ESR_GPIO12_ESR_EN9_SHFT 9
#define HWIO_GPIO12_ESR_GPIO12_ESR_EN9_MASK 0x00000200
#define HWIO_GPIO12_ESR_GPIO12_ESR_EN10_SHFT 10
#define HWIO_GPIO12_ESR_GPIO12_ESR_EN10_MASK 0x00000400
#define HWIO_GPIO12_ESR_GPIO12_ESR_EN11_SHFT 11
#define HWIO_GPIO12_ESR_GPIO12_ESR_EN11_MASK 0x00000800
#define HWIO_GPIO12_ESR_GPIO12_ESR_EN12_SHFT 12
#define HWIO_GPIO12_ESR_GPIO12_ESR_EN12_MASK 0x00001000
#define HWIO_GPIO12_ESR_GPIO12_ESR_EN13_SHFT 13
#define HWIO_GPIO12_ESR_GPIO12_ESR_EN13_MASK 0x00002000
#define HWIO_GPIO12_ESR_GPIO12_ESR_EN14_SHFT 14
#define HWIO_GPIO12_ESR_GPIO12_ESR_EN14_MASK 0x00004000
#define HWIO_GPIO12_ESR_GPIO12_ESR_EN15_SHFT 15
#define HWIO_GPIO12_ESR_GPIO12_ESR_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO12_LOCK_ADDR  0xF0010C68  
#define HWIO_GPIO12_LOCK_GPIO12_LOCK_P0LCK_SHFT 0
#define HWIO_GPIO12_LOCK_GPIO12_LOCK_P0LCK_MASK 0x00000001
#define HWIO_GPIO12_LOCK_GPIO12_LOCK_P1LCK_SHFT 1
#define HWIO_GPIO12_LOCK_GPIO12_LOCK_P1LCK_MASK 0x00000002
#define HWIO_GPIO12_LOCK_GPIO12_LOCK_P2LCK_SHFT 2
#define HWIO_GPIO12_LOCK_GPIO12_LOCK_P2LCK_MASK 0x00000004
#define HWIO_GPIO12_LOCK_GPIO12_LOCK_P3LCK_SHFT 3
#define HWIO_GPIO12_LOCK_GPIO12_LOCK_P3LCK_MASK 0x00000008
#define HWIO_GPIO12_LOCK_GPIO12_LOCK_P4LCK_SHFT 4
#define HWIO_GPIO12_LOCK_GPIO12_LOCK_P4LCK_MASK 0x00000010
#define HWIO_GPIO12_LOCK_GPIO12_LOCK_P5LCK_SHFT 5
#define HWIO_GPIO12_LOCK_GPIO12_LOCK_P5LCK_MASK 0x00000020
#define HWIO_GPIO12_LOCK_GPIO12_LOCK_P6LCK_SHFT 6
#define HWIO_GPIO12_LOCK_GPIO12_LOCK_P6LCK_MASK 0x00000040
#define HWIO_GPIO12_LOCK_GPIO12_LOCK_P7LCK_SHFT 7
#define HWIO_GPIO12_LOCK_GPIO12_LOCK_P7LCK_MASK 0x00000080
#define HWIO_GPIO12_LOCK_GPIO12_LOCK_P8LCK_SHFT 8
#define HWIO_GPIO12_LOCK_GPIO12_LOCK_P8LCK_MASK 0x00000100
#define HWIO_GPIO12_LOCK_GPIO12_LOCK_P9LCK_SHFT 9
#define HWIO_GPIO12_LOCK_GPIO12_LOCK_P9LCK_MASK 0x00000200
#define HWIO_GPIO12_LOCK_GPIO12_LOCK_P10LCK_SHFT 10
#define HWIO_GPIO12_LOCK_GPIO12_LOCK_P10LCK_MASK 0x00000400
#define HWIO_GPIO12_LOCK_GPIO12_LOCK_P11LCK_SHFT 11
#define HWIO_GPIO12_LOCK_GPIO12_LOCK_P11LCK_MASK 0x00000800
#define HWIO_GPIO12_LOCK_GPIO12_LOCK_P12LCK_SHFT 12
#define HWIO_GPIO12_LOCK_GPIO12_LOCK_P12LCK_MASK 0x00001000
#define HWIO_GPIO12_LOCK_GPIO12_LOCK_P13LCK_SHFT 13
#define HWIO_GPIO12_LOCK_GPIO12_LOCK_P13LCK_MASK 0x00002000
#define HWIO_GPIO12_LOCK_GPIO12_LOCK_P14LCK_SHFT 14
#define HWIO_GPIO12_LOCK_GPIO12_LOCK_P14LCK_MASK 0x00004000
#define HWIO_GPIO12_LOCK_GPIO12_LOCK_P15LCK_SHFT 15
#define HWIO_GPIO12_LOCK_GPIO12_LOCK_P15LCK_MASK 0x00008000
#define HWIO_GPIO12_LOCK_GPIO12_LOCK_PXLCKKEY_SHFT 16
#define HWIO_GPIO12_LOCK_GPIO12_LOCK_PXLCKKEY_MASK 0xffff0000


//--------

#define HWIO_GPIO12_SDETRMOD_ADDR  0xF0010C6C  
#define HWIO_GPIO12_SDETRMOD_GPIO12_SDETRMOD_TGSEL0_SHFT 0
#define HWIO_GPIO12_SDETRMOD_GPIO12_SDETRMOD_TGSEL0_MASK 0x00000001
#define HWIO_GPIO12_SDETRMOD_GPIO12_SDETRMOD_TGSEL1_SHFT 1
#define HWIO_GPIO12_SDETRMOD_GPIO12_SDETRMOD_TGSEL1_MASK 0x00000002
#define HWIO_GPIO12_SDETRMOD_GPIO12_SDETRMOD_TGSEL2_SHFT 2
#define HWIO_GPIO12_SDETRMOD_GPIO12_SDETRMOD_TGSEL2_MASK 0x00000004
#define HWIO_GPIO12_SDETRMOD_GPIO12_SDETRMOD_TGSEL3_SHFT 3
#define HWIO_GPIO12_SDETRMOD_GPIO12_SDETRMOD_TGSEL3_MASK 0x00000008
#define HWIO_GPIO12_SDETRMOD_GPIO12_SDETRMOD_TGSEL4_SHFT 4
#define HWIO_GPIO12_SDETRMOD_GPIO12_SDETRMOD_TGSEL4_MASK 0x00000010
#define HWIO_GPIO12_SDETRMOD_GPIO12_SDETRMOD_TGSEL5_SHFT 5
#define HWIO_GPIO12_SDETRMOD_GPIO12_SDETRMOD_TGSEL5_MASK 0x00000020
#define HWIO_GPIO12_SDETRMOD_GPIO12_SDETRMOD_TGSEL6_SHFT 6
#define HWIO_GPIO12_SDETRMOD_GPIO12_SDETRMOD_TGSEL6_MASK 0x00000040
#define HWIO_GPIO12_SDETRMOD_GPIO12_SDETRMOD_TGSEL7_SHFT 7
#define HWIO_GPIO12_SDETRMOD_GPIO12_SDETRMOD_TGSEL7_MASK 0x00000080
#define HWIO_GPIO12_SDETRMOD_GPIO12_SDETRMOD_TGSEL8_SHFT 8
#define HWIO_GPIO12_SDETRMOD_GPIO12_SDETRMOD_TGSEL8_MASK 0x00000100
#define HWIO_GPIO12_SDETRMOD_GPIO12_SDETRMOD_TGSEL9_SHFT 9
#define HWIO_GPIO12_SDETRMOD_GPIO12_SDETRMOD_TGSEL9_MASK 0x00000200
#define HWIO_GPIO12_SDETRMOD_GPIO12_SDETRMOD_TGSEL10_SHFT 10
#define HWIO_GPIO12_SDETRMOD_GPIO12_SDETRMOD_TGSEL10_MASK 0x00000400
#define HWIO_GPIO12_SDETRMOD_GPIO12_SDETRMOD_TGSEL11_SHFT 11
#define HWIO_GPIO12_SDETRMOD_GPIO12_SDETRMOD_TGSEL11_MASK 0x00000800
#define HWIO_GPIO12_SDETRMOD_GPIO12_SDETRMOD_TGSEL12_SHFT 12
#define HWIO_GPIO12_SDETRMOD_GPIO12_SDETRMOD_TGSEL12_MASK 0x00001000
#define HWIO_GPIO12_SDETRMOD_GPIO12_SDETRMOD_TGSEL13_SHFT 13
#define HWIO_GPIO12_SDETRMOD_GPIO12_SDETRMOD_TGSEL13_MASK 0x00002000
#define HWIO_GPIO12_SDETRMOD_GPIO12_SDETRMOD_TGSEL14_SHFT 14
#define HWIO_GPIO12_SDETRMOD_GPIO12_SDETRMOD_TGSEL14_MASK 0x00004000
#define HWIO_GPIO12_SDETRMOD_GPIO12_SDETRMOD_TGSEL15_SHFT 15
#define HWIO_GPIO12_SDETRMOD_GPIO12_SDETRMOD_TGSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO12_PCSR_ADDR  0xF0010C70  
#define HWIO_GPIO12_PCSR_GPIO12_PCSR_SEL0_SHFT 0
#define HWIO_GPIO12_PCSR_GPIO12_PCSR_SEL0_MASK 0x00000001
#define HWIO_GPIO12_PCSR_GPIO12_PCSR_SEL1_SHFT 1
#define HWIO_GPIO12_PCSR_GPIO12_PCSR_SEL1_MASK 0x00000002
#define HWIO_GPIO12_PCSR_GPIO12_PCSR_SEL2_SHFT 2
#define HWIO_GPIO12_PCSR_GPIO12_PCSR_SEL2_MASK 0x00000004
#define HWIO_GPIO12_PCSR_GPIO12_PCSR_SEL3_SHFT 3
#define HWIO_GPIO12_PCSR_GPIO12_PCSR_SEL3_MASK 0x00000008
#define HWIO_GPIO12_PCSR_GPIO12_PCSR_SEL4_SHFT 4
#define HWIO_GPIO12_PCSR_GPIO12_PCSR_SEL4_MASK 0x00000010
#define HWIO_GPIO12_PCSR_GPIO12_PCSR_SEL5_SHFT 5
#define HWIO_GPIO12_PCSR_GPIO12_PCSR_SEL5_MASK 0x00000020
#define HWIO_GPIO12_PCSR_GPIO12_PCSR_SEL6_SHFT 6
#define HWIO_GPIO12_PCSR_GPIO12_PCSR_SEL6_MASK 0x00000040
#define HWIO_GPIO12_PCSR_GPIO12_PCSR_SEL7_SHFT 7
#define HWIO_GPIO12_PCSR_GPIO12_PCSR_SEL7_MASK 0x00000080
#define HWIO_GPIO12_PCSR_GPIO12_PCSR_SEL8_SHFT 8
#define HWIO_GPIO12_PCSR_GPIO12_PCSR_SEL8_MASK 0x00000100
#define HWIO_GPIO12_PCSR_GPIO12_PCSR_SEL9_SHFT 9
#define HWIO_GPIO12_PCSR_GPIO12_PCSR_SEL9_MASK 0x00000200
#define HWIO_GPIO12_PCSR_GPIO12_PCSR_SEL10_SHFT 10
#define HWIO_GPIO12_PCSR_GPIO12_PCSR_SEL10_MASK 0x00000400
#define HWIO_GPIO12_PCSR_GPIO12_PCSR_SEL11_SHFT 11
#define HWIO_GPIO12_PCSR_GPIO12_PCSR_SEL11_MASK 0x00000800
#define HWIO_GPIO12_PCSR_GPIO12_PCSR_SEL12_SHFT 12
#define HWIO_GPIO12_PCSR_GPIO12_PCSR_SEL12_MASK 0x00001000
#define HWIO_GPIO12_PCSR_GPIO12_PCSR_SEL13_SHFT 13
#define HWIO_GPIO12_PCSR_GPIO12_PCSR_SEL13_MASK 0x00002000
#define HWIO_GPIO12_PCSR_GPIO12_PCSR_SEL14_SHFT 14
#define HWIO_GPIO12_PCSR_GPIO12_PCSR_SEL14_MASK 0x00004000
#define HWIO_GPIO12_PCSR_GPIO12_PCSR_SEL15_SHFT 15
#define HWIO_GPIO12_PCSR_GPIO12_PCSR_SEL15_MASK 0x00008000


//--------

#define HWIO_GPIO12_INEN_ADDR  0xF0010C74  
#define HWIO_GPIO12_INEN_GPIO12_INEN_EN0_SHFT 0
#define HWIO_GPIO12_INEN_GPIO12_INEN_EN0_MASK 0x00000001
#define HWIO_GPIO12_INEN_GPIO12_INEN_EN1_SHFT 1
#define HWIO_GPIO12_INEN_GPIO12_INEN_EN1_MASK 0x00000002
#define HWIO_GPIO12_INEN_GPIO12_INEN_EN2_SHFT 2
#define HWIO_GPIO12_INEN_GPIO12_INEN_EN2_MASK 0x00000004
#define HWIO_GPIO12_INEN_GPIO12_INEN_EN3_SHFT 3
#define HWIO_GPIO12_INEN_GPIO12_INEN_EN3_MASK 0x00000008
#define HWIO_GPIO12_INEN_GPIO12_INEN_EN4_SHFT 4
#define HWIO_GPIO12_INEN_GPIO12_INEN_EN4_MASK 0x00000010
#define HWIO_GPIO12_INEN_GPIO12_INEN_EN5_SHFT 5
#define HWIO_GPIO12_INEN_GPIO12_INEN_EN5_MASK 0x00000020
#define HWIO_GPIO12_INEN_GPIO12_INEN_EN6_SHFT 6
#define HWIO_GPIO12_INEN_GPIO12_INEN_EN6_MASK 0x00000040
#define HWIO_GPIO12_INEN_GPIO12_INEN_EN7_SHFT 7
#define HWIO_GPIO12_INEN_GPIO12_INEN_EN7_MASK 0x00000080
#define HWIO_GPIO12_INEN_GPIO12_INEN_EN8_SHFT 8
#define HWIO_GPIO12_INEN_GPIO12_INEN_EN8_MASK 0x00000100
#define HWIO_GPIO12_INEN_GPIO12_INEN_EN9_SHFT 9
#define HWIO_GPIO12_INEN_GPIO12_INEN_EN9_MASK 0x00000200
#define HWIO_GPIO12_INEN_GPIO12_INEN_EN10_SHFT 10
#define HWIO_GPIO12_INEN_GPIO12_INEN_EN10_MASK 0x00000400
#define HWIO_GPIO12_INEN_GPIO12_INEN_EN11_SHFT 11
#define HWIO_GPIO12_INEN_GPIO12_INEN_EN11_MASK 0x00000800
#define HWIO_GPIO12_INEN_GPIO12_INEN_EN12_SHFT 12
#define HWIO_GPIO12_INEN_GPIO12_INEN_EN12_MASK 0x00001000
#define HWIO_GPIO12_INEN_GPIO12_INEN_EN13_SHFT 13
#define HWIO_GPIO12_INEN_GPIO12_INEN_EN13_MASK 0x00002000
#define HWIO_GPIO12_INEN_GPIO12_INEN_EN14_SHFT 14
#define HWIO_GPIO12_INEN_GPIO12_INEN_EN14_MASK 0x00004000
#define HWIO_GPIO12_INEN_GPIO12_INEN_EN15_SHFT 15
#define HWIO_GPIO12_INEN_GPIO12_INEN_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO12_PUDRST_ADDR  0xF0010C78  
#define HWIO_GPIO12_PUDRST_GPIO12_PUDRST_PDSEL0_SHFT 0
#define HWIO_GPIO12_PUDRST_GPIO12_PUDRST_PDSEL0_MASK 0x00000001
#define HWIO_GPIO12_PUDRST_GPIO12_PUDRST_PDSEL1_SHFT 1
#define HWIO_GPIO12_PUDRST_GPIO12_PUDRST_PDSEL1_MASK 0x00000002
#define HWIO_GPIO12_PUDRST_GPIO12_PUDRST_PDSEL2_SHFT 2
#define HWIO_GPIO12_PUDRST_GPIO12_PUDRST_PDSEL2_MASK 0x00000004
#define HWIO_GPIO12_PUDRST_GPIO12_PUDRST_PDSEL3_SHFT 3
#define HWIO_GPIO12_PUDRST_GPIO12_PUDRST_PDSEL3_MASK 0x00000008
#define HWIO_GPIO12_PUDRST_GPIO12_PUDRST_PDSEL4_SHFT 4
#define HWIO_GPIO12_PUDRST_GPIO12_PUDRST_PDSEL4_MASK 0x00000010
#define HWIO_GPIO12_PUDRST_GPIO12_PUDRST_PDSEL5_SHFT 5
#define HWIO_GPIO12_PUDRST_GPIO12_PUDRST_PDSEL5_MASK 0x00000020
#define HWIO_GPIO12_PUDRST_GPIO12_PUDRST_PDSEL6_SHFT 6
#define HWIO_GPIO12_PUDRST_GPIO12_PUDRST_PDSEL6_MASK 0x00000040
#define HWIO_GPIO12_PUDRST_GPIO12_PUDRST_PDSEL7_SHFT 7
#define HWIO_GPIO12_PUDRST_GPIO12_PUDRST_PDSEL7_MASK 0x00000080
#define HWIO_GPIO12_PUDRST_GPIO12_PUDRST_PDSEL8_SHFT 8
#define HWIO_GPIO12_PUDRST_GPIO12_PUDRST_PDSEL8_MASK 0x00000100
#define HWIO_GPIO12_PUDRST_GPIO12_PUDRST_PDSEL9_SHFT 9
#define HWIO_GPIO12_PUDRST_GPIO12_PUDRST_PDSEL9_MASK 0x00000200
#define HWIO_GPIO12_PUDRST_GPIO12_PUDRST_PDSEL10_SHFT 10
#define HWIO_GPIO12_PUDRST_GPIO12_PUDRST_PDSEL10_MASK 0x00000400
#define HWIO_GPIO12_PUDRST_GPIO12_PUDRST_PDSEL11_SHFT 11
#define HWIO_GPIO12_PUDRST_GPIO12_PUDRST_PDSEL11_MASK 0x00000800
#define HWIO_GPIO12_PUDRST_GPIO12_PUDRST_PDSEL12_SHFT 12
#define HWIO_GPIO12_PUDRST_GPIO12_PUDRST_PDSEL12_MASK 0x00001000
#define HWIO_GPIO12_PUDRST_GPIO12_PUDRST_PDSEL13_SHFT 13
#define HWIO_GPIO12_PUDRST_GPIO12_PUDRST_PDSEL13_MASK 0x00002000
#define HWIO_GPIO12_PUDRST_GPIO12_PUDRST_PDSEL14_SHFT 14
#define HWIO_GPIO12_PUDRST_GPIO12_PUDRST_PDSEL14_MASK 0x00004000
#define HWIO_GPIO12_PUDRST_GPIO12_PUDRST_PDSEL15_SHFT 15
#define HWIO_GPIO12_PUDRST_GPIO12_PUDRST_PDSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO13_INFO_ADDR  0xF0010D00  
#define HWIO_GPIO13_INFO_GPIO13_INFO_MODREV_SHFT 0
#define HWIO_GPIO13_INFO_GPIO13_INFO_MODREV_MASK 0x000000ff
#define HWIO_GPIO13_INFO_GPIO13_INFO_MODTYPE_SHFT 8
#define HWIO_GPIO13_INFO_GPIO13_INFO_MODTYPE_MASK 0x0000ff00
#define HWIO_GPIO13_INFO_GPIO13_INFO_MODNUMBER_SHFT 16
#define HWIO_GPIO13_INFO_GPIO13_INFO_MODNUMBER_MASK 0xffff0000


//--------

#define HWIO_GPIO13_ACES0_ADDR  0xF0010D04  
#define HWIO_GPIO13_ACES0_GPIO13_ACES0_EN0_SHFT 0
#define HWIO_GPIO13_ACES0_GPIO13_ACES0_EN0_MASK 0x00000001
#define HWIO_GPIO13_ACES0_GPIO13_ACES0_EN1_SHFT 1
#define HWIO_GPIO13_ACES0_GPIO13_ACES0_EN1_MASK 0x00000002
#define HWIO_GPIO13_ACES0_GPIO13_ACES0_EN2_SHFT 2
#define HWIO_GPIO13_ACES0_GPIO13_ACES0_EN2_MASK 0x00000004
#define HWIO_GPIO13_ACES0_GPIO13_ACES0_EN3_SHFT 3
#define HWIO_GPIO13_ACES0_GPIO13_ACES0_EN3_MASK 0x00000008
#define HWIO_GPIO13_ACES0_GPIO13_ACES0_EN4_SHFT 4
#define HWIO_GPIO13_ACES0_GPIO13_ACES0_EN4_MASK 0x00000010
#define HWIO_GPIO13_ACES0_GPIO13_ACES0_EN5_SHFT 5
#define HWIO_GPIO13_ACES0_GPIO13_ACES0_EN5_MASK 0x00000020
#define HWIO_GPIO13_ACES0_GPIO13_ACES0_EN6_SHFT 6
#define HWIO_GPIO13_ACES0_GPIO13_ACES0_EN6_MASK 0x00000040
#define HWIO_GPIO13_ACES0_GPIO13_ACES0_EN7_SHFT 7
#define HWIO_GPIO13_ACES0_GPIO13_ACES0_EN7_MASK 0x00000080
#define HWIO_GPIO13_ACES0_GPIO13_ACES0_EN8_SHFT 8
#define HWIO_GPIO13_ACES0_GPIO13_ACES0_EN8_MASK 0x00000100
#define HWIO_GPIO13_ACES0_GPIO13_ACES0_EN9_SHFT 9
#define HWIO_GPIO13_ACES0_GPIO13_ACES0_EN9_MASK 0x00000200
#define HWIO_GPIO13_ACES0_GPIO13_ACES0_EN10_SHFT 10
#define HWIO_GPIO13_ACES0_GPIO13_ACES0_EN10_MASK 0x00000400
#define HWIO_GPIO13_ACES0_GPIO13_ACES0_EN11_SHFT 11
#define HWIO_GPIO13_ACES0_GPIO13_ACES0_EN11_MASK 0x00000800
#define HWIO_GPIO13_ACES0_GPIO13_ACES0_EN12_SHFT 12
#define HWIO_GPIO13_ACES0_GPIO13_ACES0_EN12_MASK 0x00001000
#define HWIO_GPIO13_ACES0_GPIO13_ACES0_EN13_SHFT 13
#define HWIO_GPIO13_ACES0_GPIO13_ACES0_EN13_MASK 0x00002000
#define HWIO_GPIO13_ACES0_GPIO13_ACES0_EN14_SHFT 14
#define HWIO_GPIO13_ACES0_GPIO13_ACES0_EN14_MASK 0x00004000
#define HWIO_GPIO13_ACES0_GPIO13_ACES0_EN15_SHFT 15
#define HWIO_GPIO13_ACES0_GPIO13_ACES0_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO13_ACES1_ADDR  0xF0010D08  


//--------

#define HWIO_GPIO13_PIR_ADDR  0xF0010D0C  
#define HWIO_GPIO13_PIR_GPIO13_PIR_PXPIR0_SHFT 0
#define HWIO_GPIO13_PIR_GPIO13_PIR_PXPIR0_MASK 0x00000001
#define HWIO_GPIO13_PIR_GPIO13_PIR_PXPIR1_SHFT 1
#define HWIO_GPIO13_PIR_GPIO13_PIR_PXPIR1_MASK 0x00000002
#define HWIO_GPIO13_PIR_GPIO13_PIR_PXPIR2_SHFT 2
#define HWIO_GPIO13_PIR_GPIO13_PIR_PXPIR2_MASK 0x00000004
#define HWIO_GPIO13_PIR_GPIO13_PIR_PXPIR3_SHFT 3
#define HWIO_GPIO13_PIR_GPIO13_PIR_PXPIR3_MASK 0x00000008
#define HWIO_GPIO13_PIR_GPIO13_PIR_PXPIR4_SHFT 4
#define HWIO_GPIO13_PIR_GPIO13_PIR_PXPIR4_MASK 0x00000010
#define HWIO_GPIO13_PIR_GPIO13_PIR_PXPIR5_SHFT 5
#define HWIO_GPIO13_PIR_GPIO13_PIR_PXPIR5_MASK 0x00000020
#define HWIO_GPIO13_PIR_GPIO13_PIR_PXPIR6_SHFT 6
#define HWIO_GPIO13_PIR_GPIO13_PIR_PXPIR6_MASK 0x00000040
#define HWIO_GPIO13_PIR_GPIO13_PIR_PXPIR7_SHFT 7
#define HWIO_GPIO13_PIR_GPIO13_PIR_PXPIR7_MASK 0x00000080
#define HWIO_GPIO13_PIR_GPIO13_PIR_PXPIR8_SHFT 8
#define HWIO_GPIO13_PIR_GPIO13_PIR_PXPIR8_MASK 0x00000100
#define HWIO_GPIO13_PIR_GPIO13_PIR_PXPIR9_SHFT 9
#define HWIO_GPIO13_PIR_GPIO13_PIR_PXPIR9_MASK 0x00000200
#define HWIO_GPIO13_PIR_GPIO13_PIR_PXPIR10_SHFT 10
#define HWIO_GPIO13_PIR_GPIO13_PIR_PXPIR10_MASK 0x00000400
#define HWIO_GPIO13_PIR_GPIO13_PIR_PXPIR11_SHFT 11
#define HWIO_GPIO13_PIR_GPIO13_PIR_PXPIR11_MASK 0x00000800
#define HWIO_GPIO13_PIR_GPIO13_PIR_PXPIR12_SHFT 12
#define HWIO_GPIO13_PIR_GPIO13_PIR_PXPIR12_MASK 0x00001000
#define HWIO_GPIO13_PIR_GPIO13_PIR_PXPIR13_SHFT 13
#define HWIO_GPIO13_PIR_GPIO13_PIR_PXPIR13_MASK 0x00002000
#define HWIO_GPIO13_PIR_GPIO13_PIR_PXPIR14_SHFT 14
#define HWIO_GPIO13_PIR_GPIO13_PIR_PXPIR14_MASK 0x00004000
#define HWIO_GPIO13_PIR_GPIO13_PIR_PXPIR15_SHFT 15
#define HWIO_GPIO13_PIR_GPIO13_PIR_PXPIR15_MASK 0x00008000


//--------

#define HWIO_GPIO13_POR_ADDR  0xF0010D10  
#define HWIO_GPIO13_POR_GPIO13_POR_PXPOR0_SHFT 0
#define HWIO_GPIO13_POR_GPIO13_POR_PXPOR0_MASK 0x00000001
#define HWIO_GPIO13_POR_GPIO13_POR_PXPOR1_SHFT 1
#define HWIO_GPIO13_POR_GPIO13_POR_PXPOR1_MASK 0x00000002
#define HWIO_GPIO13_POR_GPIO13_POR_PXPOR2_SHFT 2
#define HWIO_GPIO13_POR_GPIO13_POR_PXPOR2_MASK 0x00000004
#define HWIO_GPIO13_POR_GPIO13_POR_PXPOR3_SHFT 3
#define HWIO_GPIO13_POR_GPIO13_POR_PXPOR3_MASK 0x00000008
#define HWIO_GPIO13_POR_GPIO13_POR_PXPOR4_SHFT 4
#define HWIO_GPIO13_POR_GPIO13_POR_PXPOR4_MASK 0x00000010
#define HWIO_GPIO13_POR_GPIO13_POR_PXPOR5_SHFT 5
#define HWIO_GPIO13_POR_GPIO13_POR_PXPOR5_MASK 0x00000020
#define HWIO_GPIO13_POR_GPIO13_POR_PXPOR6_SHFT 6
#define HWIO_GPIO13_POR_GPIO13_POR_PXPOR6_MASK 0x00000040
#define HWIO_GPIO13_POR_GPIO13_POR_PXPOR7_SHFT 7
#define HWIO_GPIO13_POR_GPIO13_POR_PXPOR7_MASK 0x00000080
#define HWIO_GPIO13_POR_GPIO13_POR_PXPOR8_SHFT 8
#define HWIO_GPIO13_POR_GPIO13_POR_PXPOR8_MASK 0x00000100
#define HWIO_GPIO13_POR_GPIO13_POR_PXPOR9_SHFT 9
#define HWIO_GPIO13_POR_GPIO13_POR_PXPOR9_MASK 0x00000200
#define HWIO_GPIO13_POR_GPIO13_POR_PXPOR10_SHFT 10
#define HWIO_GPIO13_POR_GPIO13_POR_PXPOR10_MASK 0x00000400
#define HWIO_GPIO13_POR_GPIO13_POR_PXPOR11_SHFT 11
#define HWIO_GPIO13_POR_GPIO13_POR_PXPOR11_MASK 0x00000800
#define HWIO_GPIO13_POR_GPIO13_POR_PXPOR12_SHFT 12
#define HWIO_GPIO13_POR_GPIO13_POR_PXPOR12_MASK 0x00001000
#define HWIO_GPIO13_POR_GPIO13_POR_PXPOR13_SHFT 13
#define HWIO_GPIO13_POR_GPIO13_POR_PXPOR13_MASK 0x00002000
#define HWIO_GPIO13_POR_GPIO13_POR_PXPOR14_SHFT 14
#define HWIO_GPIO13_POR_GPIO13_POR_PXPOR14_MASK 0x00004000
#define HWIO_GPIO13_POR_GPIO13_POR_PXPOR15_SHFT 15
#define HWIO_GPIO13_POR_GPIO13_POR_PXPOR15_MASK 0x00008000


//--------

#define HWIO_GPIO13_POSCR_ADDR  0xF0010D14  
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PS0_SHFT 0
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PS0_MASK 0x00000001
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PS1_SHFT 1
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PS1_MASK 0x00000002
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PS2_SHFT 2
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PS2_MASK 0x00000004
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PS3_SHFT 3
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PS3_MASK 0x00000008
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PS4_SHFT 4
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PS4_MASK 0x00000010
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PS5_SHFT 5
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PS5_MASK 0x00000020
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PS6_SHFT 6
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PS6_MASK 0x00000040
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PS7_SHFT 7
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PS7_MASK 0x00000080
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PS8_SHFT 8
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PS8_MASK 0x00000100
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PS9_SHFT 9
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PS9_MASK 0x00000200
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PS10_SHFT 10
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PS10_MASK 0x00000400
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PS11_SHFT 11
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PS11_MASK 0x00000800
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PS12_SHFT 12
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PS12_MASK 0x00001000
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PS13_SHFT 13
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PS13_MASK 0x00002000
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PS14_SHFT 14
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PS14_MASK 0x00004000
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PS15_SHFT 15
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PS15_MASK 0x00008000
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PC0_SHFT 16
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PC0_MASK 0x00010000
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PC1_SHFT 17
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PC1_MASK 0x00020000
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PC2_SHFT 18
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PC2_MASK 0x00040000
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PC3_SHFT 19
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PC3_MASK 0x00080000
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PC4_SHFT 20
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PC4_MASK 0x00100000
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PC5_SHFT 21
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PC5_MASK 0x00200000
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PC6_SHFT 22
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PC6_MASK 0x00400000
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PC7_SHFT 23
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PC7_MASK 0x00800000
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PC8_SHFT 24
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PC8_MASK 0x01000000
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PC9_SHFT 25
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PC9_MASK 0x02000000
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PC10_SHFT 26
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PC10_MASK 0x04000000
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PC11_SHFT 27
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PC11_MASK 0x08000000
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PC12_SHFT 28
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PC12_MASK 0x10000000
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PC13_SHFT 29
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PC13_MASK 0x20000000
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PC14_SHFT 30
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PC14_MASK 0x40000000
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PC15_SHFT 31
#define HWIO_GPIO13_POSCR_GPIO13_POSCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO13_POSR_ADDR  0xF0010D18  
#define HWIO_GPIO13_POSR_GPIO13_POSR_PS0_SHFT 0
#define HWIO_GPIO13_POSR_GPIO13_POSR_PS0_MASK 0x00000001
#define HWIO_GPIO13_POSR_GPIO13_POSR_PS1_SHFT 1
#define HWIO_GPIO13_POSR_GPIO13_POSR_PS1_MASK 0x00000002
#define HWIO_GPIO13_POSR_GPIO13_POSR_PS2_SHFT 2
#define HWIO_GPIO13_POSR_GPIO13_POSR_PS2_MASK 0x00000004
#define HWIO_GPIO13_POSR_GPIO13_POSR_PS3_SHFT 3
#define HWIO_GPIO13_POSR_GPIO13_POSR_PS3_MASK 0x00000008
#define HWIO_GPIO13_POSR_GPIO13_POSR_PS4_SHFT 4
#define HWIO_GPIO13_POSR_GPIO13_POSR_PS4_MASK 0x00000010
#define HWIO_GPIO13_POSR_GPIO13_POSR_PS5_SHFT 5
#define HWIO_GPIO13_POSR_GPIO13_POSR_PS5_MASK 0x00000020
#define HWIO_GPIO13_POSR_GPIO13_POSR_PS6_SHFT 6
#define HWIO_GPIO13_POSR_GPIO13_POSR_PS6_MASK 0x00000040
#define HWIO_GPIO13_POSR_GPIO13_POSR_PS7_SHFT 7
#define HWIO_GPIO13_POSR_GPIO13_POSR_PS7_MASK 0x00000080
#define HWIO_GPIO13_POSR_GPIO13_POSR_PS8_SHFT 8
#define HWIO_GPIO13_POSR_GPIO13_POSR_PS8_MASK 0x00000100
#define HWIO_GPIO13_POSR_GPIO13_POSR_PS9_SHFT 9
#define HWIO_GPIO13_POSR_GPIO13_POSR_PS9_MASK 0x00000200
#define HWIO_GPIO13_POSR_GPIO13_POSR_PS10_SHFT 10
#define HWIO_GPIO13_POSR_GPIO13_POSR_PS10_MASK 0x00000400
#define HWIO_GPIO13_POSR_GPIO13_POSR_PS11_SHFT 11
#define HWIO_GPIO13_POSR_GPIO13_POSR_PS11_MASK 0x00000800
#define HWIO_GPIO13_POSR_GPIO13_POSR_PS12_SHFT 12
#define HWIO_GPIO13_POSR_GPIO13_POSR_PS12_MASK 0x00001000
#define HWIO_GPIO13_POSR_GPIO13_POSR_PS13_SHFT 13
#define HWIO_GPIO13_POSR_GPIO13_POSR_PS13_MASK 0x00002000
#define HWIO_GPIO13_POSR_GPIO13_POSR_PS14_SHFT 14
#define HWIO_GPIO13_POSR_GPIO13_POSR_PS14_MASK 0x00004000
#define HWIO_GPIO13_POSR_GPIO13_POSR_PS15_SHFT 15
#define HWIO_GPIO13_POSR_GPIO13_POSR_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO13_POSR0_ADDR  0xF0010D1C  
#define HWIO_GPIO13_POSR0_GPIO13_POSR0_PS0_SHFT 0
#define HWIO_GPIO13_POSR0_GPIO13_POSR0_PS0_MASK 0x00000001
#define HWIO_GPIO13_POSR0_GPIO13_POSR0_PS1_SHFT 1
#define HWIO_GPIO13_POSR0_GPIO13_POSR0_PS1_MASK 0x00000002
#define HWIO_GPIO13_POSR0_GPIO13_POSR0_PS2_SHFT 2
#define HWIO_GPIO13_POSR0_GPIO13_POSR0_PS2_MASK 0x00000004
#define HWIO_GPIO13_POSR0_GPIO13_POSR0_PS3_SHFT 3
#define HWIO_GPIO13_POSR0_GPIO13_POSR0_PS3_MASK 0x00000008


//--------

#define HWIO_GPIO13_POSR4_ADDR  0xF0010D20  
#define HWIO_GPIO13_POSR4_GPIO13_POSR4_PS4_SHFT 4
#define HWIO_GPIO13_POSR4_GPIO13_POSR4_PS4_MASK 0x00000010
#define HWIO_GPIO13_POSR4_GPIO13_POSR4_PS5_SHFT 5
#define HWIO_GPIO13_POSR4_GPIO13_POSR4_PS5_MASK 0x00000020
#define HWIO_GPIO13_POSR4_GPIO13_POSR4_PS6_SHFT 6
#define HWIO_GPIO13_POSR4_GPIO13_POSR4_PS6_MASK 0x00000040
#define HWIO_GPIO13_POSR4_GPIO13_POSR4_PS7_SHFT 7
#define HWIO_GPIO13_POSR4_GPIO13_POSR4_PS7_MASK 0x00000080


//--------

#define HWIO_GPIO13_POSR8_ADDR  0xF0010D24  
#define HWIO_GPIO13_POSR8_GPIO13_POSR8_PS8_SHFT 8
#define HWIO_GPIO13_POSR8_GPIO13_POSR8_PS8_MASK 0x00000100
#define HWIO_GPIO13_POSR8_GPIO13_POSR8_PS9_SHFT 9
#define HWIO_GPIO13_POSR8_GPIO13_POSR8_PS9_MASK 0x00000200
#define HWIO_GPIO13_POSR8_GPIO13_POSR8_PS10_SHFT 10
#define HWIO_GPIO13_POSR8_GPIO13_POSR8_PS10_MASK 0x00000400
#define HWIO_GPIO13_POSR8_GPIO13_POSR8_PS11_SHFT 11
#define HWIO_GPIO13_POSR8_GPIO13_POSR8_PS11_MASK 0x00000800


//--------

#define HWIO_GPIO13_POSR12_ADDR  0xF0010D28  
#define HWIO_GPIO13_POSR12_GPIO13_POSR12_PS12_SHFT 12
#define HWIO_GPIO13_POSR12_GPIO13_POSR12_PS12_MASK 0x00001000
#define HWIO_GPIO13_POSR12_GPIO13_POSR12_PS13_SHFT 13
#define HWIO_GPIO13_POSR12_GPIO13_POSR12_PS13_MASK 0x00002000
#define HWIO_GPIO13_POSR12_GPIO13_POSR12_PS14_SHFT 14
#define HWIO_GPIO13_POSR12_GPIO13_POSR12_PS14_MASK 0x00004000
#define HWIO_GPIO13_POSR12_GPIO13_POSR12_PS15_SHFT 15
#define HWIO_GPIO13_POSR12_GPIO13_POSR12_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO13_POCR_ADDR  0xF0010D2C  
#define HWIO_GPIO13_POCR_GPIO13_POCR_PC0_SHFT 16
#define HWIO_GPIO13_POCR_GPIO13_POCR_PC0_MASK 0x00010000
#define HWIO_GPIO13_POCR_GPIO13_POCR_PC1_SHFT 17
#define HWIO_GPIO13_POCR_GPIO13_POCR_PC1_MASK 0x00020000
#define HWIO_GPIO13_POCR_GPIO13_POCR_PC2_SHFT 18
#define HWIO_GPIO13_POCR_GPIO13_POCR_PC2_MASK 0x00040000
#define HWIO_GPIO13_POCR_GPIO13_POCR_PC3_SHFT 19
#define HWIO_GPIO13_POCR_GPIO13_POCR_PC3_MASK 0x00080000
#define HWIO_GPIO13_POCR_GPIO13_POCR_PC4_SHFT 20
#define HWIO_GPIO13_POCR_GPIO13_POCR_PC4_MASK 0x00100000
#define HWIO_GPIO13_POCR_GPIO13_POCR_PC5_SHFT 21
#define HWIO_GPIO13_POCR_GPIO13_POCR_PC5_MASK 0x00200000
#define HWIO_GPIO13_POCR_GPIO13_POCR_PC6_SHFT 22
#define HWIO_GPIO13_POCR_GPIO13_POCR_PC6_MASK 0x00400000
#define HWIO_GPIO13_POCR_GPIO13_POCR_PC7_SHFT 23
#define HWIO_GPIO13_POCR_GPIO13_POCR_PC7_MASK 0x00800000
#define HWIO_GPIO13_POCR_GPIO13_POCR_PC8_SHFT 24
#define HWIO_GPIO13_POCR_GPIO13_POCR_PC8_MASK 0x01000000
#define HWIO_GPIO13_POCR_GPIO13_POCR_PC9_SHFT 25
#define HWIO_GPIO13_POCR_GPIO13_POCR_PC9_MASK 0x02000000
#define HWIO_GPIO13_POCR_GPIO13_POCR_PC10_SHFT 26
#define HWIO_GPIO13_POCR_GPIO13_POCR_PC10_MASK 0x04000000
#define HWIO_GPIO13_POCR_GPIO13_POCR_PC11_SHFT 27
#define HWIO_GPIO13_POCR_GPIO13_POCR_PC11_MASK 0x08000000
#define HWIO_GPIO13_POCR_GPIO13_POCR_PC12_SHFT 28
#define HWIO_GPIO13_POCR_GPIO13_POCR_PC12_MASK 0x10000000
#define HWIO_GPIO13_POCR_GPIO13_POCR_PC13_SHFT 29
#define HWIO_GPIO13_POCR_GPIO13_POCR_PC13_MASK 0x20000000
#define HWIO_GPIO13_POCR_GPIO13_POCR_PC14_SHFT 30
#define HWIO_GPIO13_POCR_GPIO13_POCR_PC14_MASK 0x40000000
#define HWIO_GPIO13_POCR_GPIO13_POCR_PC15_SHFT 31
#define HWIO_GPIO13_POCR_GPIO13_POCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO13_POCR0_ADDR  0xF0010D30  
#define HWIO_GPIO13_POCR0_GPIO13_POCR0_PC0_SHFT 16
#define HWIO_GPIO13_POCR0_GPIO13_POCR0_PC0_MASK 0x00010000
#define HWIO_GPIO13_POCR0_GPIO13_POCR0_PC1_SHFT 17
#define HWIO_GPIO13_POCR0_GPIO13_POCR0_PC1_MASK 0x00020000
#define HWIO_GPIO13_POCR0_GPIO13_POCR0_PC2_SHFT 18
#define HWIO_GPIO13_POCR0_GPIO13_POCR0_PC2_MASK 0x00040000
#define HWIO_GPIO13_POCR0_GPIO13_POCR0_PC3_SHFT 19
#define HWIO_GPIO13_POCR0_GPIO13_POCR0_PC3_MASK 0x00080000


//--------

#define HWIO_GPIO13_POCR4_ADDR  0xF0010D34  
#define HWIO_GPIO13_POCR4_GPIO13_POCR4_PC4_SHFT 20
#define HWIO_GPIO13_POCR4_GPIO13_POCR4_PC4_MASK 0x00100000
#define HWIO_GPIO13_POCR4_GPIO13_POCR4_PC5_SHFT 21
#define HWIO_GPIO13_POCR4_GPIO13_POCR4_PC5_MASK 0x00200000
#define HWIO_GPIO13_POCR4_GPIO13_POCR4_PC6_SHFT 22
#define HWIO_GPIO13_POCR4_GPIO13_POCR4_PC6_MASK 0x00400000
#define HWIO_GPIO13_POCR4_GPIO13_POCR4_PC7_SHFT 23
#define HWIO_GPIO13_POCR4_GPIO13_POCR4_PC7_MASK 0x00800000


//--------

#define HWIO_GPIO13_POCR8_ADDR  0xF0010D38  
#define HWIO_GPIO13_POCR8_GPIO13_POCR8_PC8_SHFT 24
#define HWIO_GPIO13_POCR8_GPIO13_POCR8_PC8_MASK 0x01000000
#define HWIO_GPIO13_POCR8_GPIO13_POCR8_PC9_SHFT 25
#define HWIO_GPIO13_POCR8_GPIO13_POCR8_PC9_MASK 0x02000000
#define HWIO_GPIO13_POCR8_GPIO13_POCR8_PC10_SHFT 26
#define HWIO_GPIO13_POCR8_GPIO13_POCR8_PC10_MASK 0x04000000
#define HWIO_GPIO13_POCR8_GPIO13_POCR8_PC11_SHFT 27
#define HWIO_GPIO13_POCR8_GPIO13_POCR8_PC11_MASK 0x08000000


//--------

#define HWIO_GPIO13_POCR12_ADDR  0xF0010D3C  
#define HWIO_GPIO13_POCR12_GPIO13_POCR12_PC12_SHFT 28
#define HWIO_GPIO13_POCR12_GPIO13_POCR12_PC12_MASK 0x10000000
#define HWIO_GPIO13_POCR12_GPIO13_POCR12_PC13_SHFT 29
#define HWIO_GPIO13_POCR12_GPIO13_POCR12_PC13_MASK 0x20000000
#define HWIO_GPIO13_POCR12_GPIO13_POCR12_PC14_SHFT 30
#define HWIO_GPIO13_POCR12_GPIO13_POCR12_PC14_MASK 0x40000000
#define HWIO_GPIO13_POCR12_GPIO13_POCR12_PC15_SHFT 31
#define HWIO_GPIO13_POCR12_GPIO13_POCR12_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO13_PUDEN_ADDR  0xF0010D40  
#define HWIO_GPIO13_PUDEN_GPIO13_PUDEN_PXPUDEN0_SHFT 0
#define HWIO_GPIO13_PUDEN_GPIO13_PUDEN_PXPUDEN0_MASK 0x00000003
#define HWIO_GPIO13_PUDEN_GPIO13_PUDEN_PXPUDEN1_SHFT 2
#define HWIO_GPIO13_PUDEN_GPIO13_PUDEN_PXPUDEN1_MASK 0x0000000c
#define HWIO_GPIO13_PUDEN_GPIO13_PUDEN_PXPUDEN2_SHFT 4
#define HWIO_GPIO13_PUDEN_GPIO13_PUDEN_PXPUDEN2_MASK 0x00000030
#define HWIO_GPIO13_PUDEN_GPIO13_PUDEN_PXPUDEN3_SHFT 6
#define HWIO_GPIO13_PUDEN_GPIO13_PUDEN_PXPUDEN3_MASK 0x000000c0
#define HWIO_GPIO13_PUDEN_GPIO13_PUDEN_PXPUDEN4_SHFT 8
#define HWIO_GPIO13_PUDEN_GPIO13_PUDEN_PXPUDEN4_MASK 0x00000300
#define HWIO_GPIO13_PUDEN_GPIO13_PUDEN_PXPUDEN5_SHFT 10
#define HWIO_GPIO13_PUDEN_GPIO13_PUDEN_PXPUDEN5_MASK 0x00000c00
#define HWIO_GPIO13_PUDEN_GPIO13_PUDEN_PXPUDEN6_SHFT 12
#define HWIO_GPIO13_PUDEN_GPIO13_PUDEN_PXPUDEN6_MASK 0x00003000
#define HWIO_GPIO13_PUDEN_GPIO13_PUDEN_PXPUDEN7_SHFT 14
#define HWIO_GPIO13_PUDEN_GPIO13_PUDEN_PXPUDEN7_MASK 0x0000c000
#define HWIO_GPIO13_PUDEN_GPIO13_PUDEN_PXPUDEN8_SHFT 16
#define HWIO_GPIO13_PUDEN_GPIO13_PUDEN_PXPUDEN8_MASK 0x00030000
#define HWIO_GPIO13_PUDEN_GPIO13_PUDEN_PXPUDEN9_SHFT 18
#define HWIO_GPIO13_PUDEN_GPIO13_PUDEN_PXPUDEN9_MASK 0x000c0000
#define HWIO_GPIO13_PUDEN_GPIO13_PUDEN_PXPUDEN10_SHFT 20
#define HWIO_GPIO13_PUDEN_GPIO13_PUDEN_PXPUDEN10_MASK 0x00300000
#define HWIO_GPIO13_PUDEN_GPIO13_PUDEN_PXPUDEN11_SHFT 22
#define HWIO_GPIO13_PUDEN_GPIO13_PUDEN_PXPUDEN11_MASK 0x00c00000
#define HWIO_GPIO13_PUDEN_GPIO13_PUDEN_PXPUDEN12_SHFT 24
#define HWIO_GPIO13_PUDEN_GPIO13_PUDEN_PXPUDEN12_MASK 0x03000000
#define HWIO_GPIO13_PUDEN_GPIO13_PUDEN_PXPUDEN13_SHFT 26
#define HWIO_GPIO13_PUDEN_GPIO13_PUDEN_PXPUDEN13_MASK 0x0c000000
#define HWIO_GPIO13_PUDEN_GPIO13_PUDEN_PXPUDEN14_SHFT 28
#define HWIO_GPIO13_PUDEN_GPIO13_PUDEN_PXPUDEN14_MASK 0x30000000
#define HWIO_GPIO13_PUDEN_GPIO13_PUDEN_PXPUDEN15_SHFT 30
#define HWIO_GPIO13_PUDEN_GPIO13_PUDEN_PXPUDEN15_MASK 0xc0000000


//--------

#define HWIO_GPIO13_PODR_ADDR  0xF0010D44  
#define HWIO_GPIO13_PODR_GPIO13_PODR_PXPODR0_SHFT 0
#define HWIO_GPIO13_PODR_GPIO13_PODR_PXPODR0_MASK 0x00000003
#define HWIO_GPIO13_PODR_GPIO13_PODR_PXPODR1_SHFT 2
#define HWIO_GPIO13_PODR_GPIO13_PODR_PXPODR1_MASK 0x0000000c
#define HWIO_GPIO13_PODR_GPIO13_PODR_PXPODR2_SHFT 4
#define HWIO_GPIO13_PODR_GPIO13_PODR_PXPODR2_MASK 0x00000030
#define HWIO_GPIO13_PODR_GPIO13_PODR_PXPODR3_SHFT 6
#define HWIO_GPIO13_PODR_GPIO13_PODR_PXPODR3_MASK 0x000000c0
#define HWIO_GPIO13_PODR_GPIO13_PODR_PXPODR4_SHFT 8
#define HWIO_GPIO13_PODR_GPIO13_PODR_PXPODR4_MASK 0x00000300
#define HWIO_GPIO13_PODR_GPIO13_PODR_PXPODR5_SHFT 10
#define HWIO_GPIO13_PODR_GPIO13_PODR_PXPODR5_MASK 0x00000c00
#define HWIO_GPIO13_PODR_GPIO13_PODR_PXPODR6_SHFT 12
#define HWIO_GPIO13_PODR_GPIO13_PODR_PXPODR6_MASK 0x00003000
#define HWIO_GPIO13_PODR_GPIO13_PODR_PXPODR7_SHFT 14
#define HWIO_GPIO13_PODR_GPIO13_PODR_PXPODR7_MASK 0x0000c000
#define HWIO_GPIO13_PODR_GPIO13_PODR_PXPODR8_SHFT 16
#define HWIO_GPIO13_PODR_GPIO13_PODR_PXPODR8_MASK 0x00030000
#define HWIO_GPIO13_PODR_GPIO13_PODR_PXPODR9_SHFT 18
#define HWIO_GPIO13_PODR_GPIO13_PODR_PXPODR9_MASK 0x000c0000
#define HWIO_GPIO13_PODR_GPIO13_PODR_PXPODR10_SHFT 20
#define HWIO_GPIO13_PODR_GPIO13_PODR_PXPODR10_MASK 0x00300000
#define HWIO_GPIO13_PODR_GPIO13_PODR_PXPODR11_SHFT 22
#define HWIO_GPIO13_PODR_GPIO13_PODR_PXPODR11_MASK 0x00c00000
#define HWIO_GPIO13_PODR_GPIO13_PODR_PXPODR12_SHFT 24
#define HWIO_GPIO13_PODR_GPIO13_PODR_PXPODR12_MASK 0x03000000
#define HWIO_GPIO13_PODR_GPIO13_PODR_PXPODR13_SHFT 26
#define HWIO_GPIO13_PODR_GPIO13_PODR_PXPODR13_MASK 0x0c000000
#define HWIO_GPIO13_PODR_GPIO13_PODR_PXPODR14_SHFT 28
#define HWIO_GPIO13_PODR_GPIO13_PODR_PXPODR14_MASK 0x30000000
#define HWIO_GPIO13_PODR_GPIO13_PODR_PXPODR15_SHFT 30
#define HWIO_GPIO13_PODR_GPIO13_PODR_PXPODR15_MASK 0xc0000000


//--------

#define HWIO_GPIO13_PMOD_ADDR  0xF0010D48  
#define HWIO_GPIO13_PMOD_GPIO13_PMOD_PXMOD0_SHFT 0
#define HWIO_GPIO13_PMOD_GPIO13_PMOD_PXMOD0_MASK 0x00000003
#define HWIO_GPIO13_PMOD_GPIO13_PMOD_PXMOD1_SHFT 2
#define HWIO_GPIO13_PMOD_GPIO13_PMOD_PXMOD1_MASK 0x0000000c
#define HWIO_GPIO13_PMOD_GPIO13_PMOD_PXMOD2_SHFT 4
#define HWIO_GPIO13_PMOD_GPIO13_PMOD_PXMOD2_MASK 0x00000030
#define HWIO_GPIO13_PMOD_GPIO13_PMOD_PXMOD3_SHFT 6
#define HWIO_GPIO13_PMOD_GPIO13_PMOD_PXMOD3_MASK 0x000000c0
#define HWIO_GPIO13_PMOD_GPIO13_PMOD_PXMOD4_SHFT 8
#define HWIO_GPIO13_PMOD_GPIO13_PMOD_PXMOD4_MASK 0x00000300
#define HWIO_GPIO13_PMOD_GPIO13_PMOD_PXMOD5_SHFT 10
#define HWIO_GPIO13_PMOD_GPIO13_PMOD_PXMOD5_MASK 0x00000c00
#define HWIO_GPIO13_PMOD_GPIO13_PMOD_PXMOD6_SHFT 12
#define HWIO_GPIO13_PMOD_GPIO13_PMOD_PXMOD6_MASK 0x00003000
#define HWIO_GPIO13_PMOD_GPIO13_PMOD_PXMOD7_SHFT 14
#define HWIO_GPIO13_PMOD_GPIO13_PMOD_PXMOD7_MASK 0x0000c000
#define HWIO_GPIO13_PMOD_GPIO13_PMOD_PXMOD8_SHFT 16
#define HWIO_GPIO13_PMOD_GPIO13_PMOD_PXMOD8_MASK 0x00030000
#define HWIO_GPIO13_PMOD_GPIO13_PMOD_PXMOD9_SHFT 18
#define HWIO_GPIO13_PMOD_GPIO13_PMOD_PXMOD9_MASK 0x000c0000
#define HWIO_GPIO13_PMOD_GPIO13_PMOD_PXMOD10_SHFT 20
#define HWIO_GPIO13_PMOD_GPIO13_PMOD_PXMOD10_MASK 0x00300000
#define HWIO_GPIO13_PMOD_GPIO13_PMOD_PXMOD11_SHFT 22
#define HWIO_GPIO13_PMOD_GPIO13_PMOD_PXMOD11_MASK 0x00c00000
#define HWIO_GPIO13_PMOD_GPIO13_PMOD_PXMOD12_SHFT 24
#define HWIO_GPIO13_PMOD_GPIO13_PMOD_PXMOD12_MASK 0x03000000
#define HWIO_GPIO13_PMOD_GPIO13_PMOD_PXMOD13_SHFT 26
#define HWIO_GPIO13_PMOD_GPIO13_PMOD_PXMOD13_MASK 0x0c000000
#define HWIO_GPIO13_PMOD_GPIO13_PMOD_PXMOD14_SHFT 28
#define HWIO_GPIO13_PMOD_GPIO13_PMOD_PXMOD14_MASK 0x30000000
#define HWIO_GPIO13_PMOD_GPIO13_PMOD_PXMOD15_SHFT 30
#define HWIO_GPIO13_PMOD_GPIO13_PMOD_PXMOD15_MASK 0xc0000000


//--------

#define HWIO_GPIO13_PEROUT0_ADDR  0xF0010D4C  
#define HWIO_GPIO13_PEROUT0_GPIO13_PEROUT0_OUTSEL0_SHFT 0
#define HWIO_GPIO13_PEROUT0_GPIO13_PEROUT0_OUTSEL0_MASK 0x0000000f
#define HWIO_GPIO13_PEROUT0_GPIO13_PEROUT0_OUTSEL1_SHFT 4
#define HWIO_GPIO13_PEROUT0_GPIO13_PEROUT0_OUTSEL1_MASK 0x000000f0
#define HWIO_GPIO13_PEROUT0_GPIO13_PEROUT0_OUTSEL2_SHFT 8
#define HWIO_GPIO13_PEROUT0_GPIO13_PEROUT0_OUTSEL2_MASK 0x00000f00
#define HWIO_GPIO13_PEROUT0_GPIO13_PEROUT0_OUTSEL3_SHFT 12
#define HWIO_GPIO13_PEROUT0_GPIO13_PEROUT0_OUTSEL3_MASK 0x0000f000
#define HWIO_GPIO13_PEROUT0_GPIO13_PEROUT0_OUTSEL4_SHFT 16
#define HWIO_GPIO13_PEROUT0_GPIO13_PEROUT0_OUTSEL4_MASK 0x000f0000
#define HWIO_GPIO13_PEROUT0_GPIO13_PEROUT0_OUTSEL5_SHFT 20
#define HWIO_GPIO13_PEROUT0_GPIO13_PEROUT0_OUTSEL5_MASK 0x00f00000
#define HWIO_GPIO13_PEROUT0_GPIO13_PEROUT0_OUTSEL6_SHFT 24
#define HWIO_GPIO13_PEROUT0_GPIO13_PEROUT0_OUTSEL6_MASK 0x0f000000
#define HWIO_GPIO13_PEROUT0_GPIO13_PEROUT0_OUTSEL7_SHFT 28
#define HWIO_GPIO13_PEROUT0_GPIO13_PEROUT0_OUTSEL7_MASK 0xf0000000


//--------

#define HWIO_GPIO13_PEROUT1_ADDR  0xF0010D50  
#define HWIO_GPIO13_PEROUT1_GPIO13_PEROUT1_OUTSEL8_SHFT 0
#define HWIO_GPIO13_PEROUT1_GPIO13_PEROUT1_OUTSEL8_MASK 0x0000000f
#define HWIO_GPIO13_PEROUT1_GPIO13_PEROUT1_OUTSEL9_SHFT 4
#define HWIO_GPIO13_PEROUT1_GPIO13_PEROUT1_OUTSEL9_MASK 0x000000f0
#define HWIO_GPIO13_PEROUT1_GPIO13_PEROUT1_OUTSEL10_SHFT 8
#define HWIO_GPIO13_PEROUT1_GPIO13_PEROUT1_OUTSEL10_MASK 0x00000f00
#define HWIO_GPIO13_PEROUT1_GPIO13_PEROUT1_OUTSEL11_SHFT 12
#define HWIO_GPIO13_PEROUT1_GPIO13_PEROUT1_OUTSEL11_MASK 0x0000f000
#define HWIO_GPIO13_PEROUT1_GPIO13_PEROUT1_OUTSEL12_SHFT 16
#define HWIO_GPIO13_PEROUT1_GPIO13_PEROUT1_OUTSEL12_MASK 0x000f0000
#define HWIO_GPIO13_PEROUT1_GPIO13_PEROUT1_OUTSEL13_SHFT 20
#define HWIO_GPIO13_PEROUT1_GPIO13_PEROUT1_OUTSEL13_MASK 0x00f00000
#define HWIO_GPIO13_PEROUT1_GPIO13_PEROUT1_OUTSEL14_SHFT 24
#define HWIO_GPIO13_PEROUT1_GPIO13_PEROUT1_OUTSEL14_MASK 0x0f000000
#define HWIO_GPIO13_PEROUT1_GPIO13_PEROUT1_OUTSEL15_SHFT 28
#define HWIO_GPIO13_PEROUT1_GPIO13_PEROUT1_OUTSEL15_MASK 0xf0000000


//--------

#define HWIO_GPIO13_PDR0_ADDR  0xF0010D54  
#define HWIO_GPIO13_PDR0_GPIO13_PDR0_PXPD0_SHFT 0
#define HWIO_GPIO13_PDR0_GPIO13_PDR0_PXPD0_MASK 0x00000003
#define HWIO_GPIO13_PDR0_GPIO13_PDR0_PXPD1_SHFT 4
#define HWIO_GPIO13_PDR0_GPIO13_PDR0_PXPD1_MASK 0x00000030
#define HWIO_GPIO13_PDR0_GPIO13_PDR0_PXPD2_SHFT 8
#define HWIO_GPIO13_PDR0_GPIO13_PDR0_PXPD2_MASK 0x00000300
#define HWIO_GPIO13_PDR0_GPIO13_PDR0_PXPD3_SHFT 12
#define HWIO_GPIO13_PDR0_GPIO13_PDR0_PXPD3_MASK 0x00003000
#define HWIO_GPIO13_PDR0_GPIO13_PDR0_PXPD4_SHFT 16
#define HWIO_GPIO13_PDR0_GPIO13_PDR0_PXPD4_MASK 0x00030000
#define HWIO_GPIO13_PDR0_GPIO13_PDR0_PXPD5_SHFT 20
#define HWIO_GPIO13_PDR0_GPIO13_PDR0_PXPD5_MASK 0x00300000
#define HWIO_GPIO13_PDR0_GPIO13_PDR0_PXPD6_SHFT 24
#define HWIO_GPIO13_PDR0_GPIO13_PDR0_PXPD6_MASK 0x03000000
#define HWIO_GPIO13_PDR0_GPIO13_PDR0_PXPD7_SHFT 28
#define HWIO_GPIO13_PDR0_GPIO13_PDR0_PXPD7_MASK 0x30000000


//--------

#define HWIO_GPIO13_PDR1_ADDR  0xF0010D58  
#define HWIO_GPIO13_PDR1_GPIO13_PDR1_PXPD8_SHFT 0
#define HWIO_GPIO13_PDR1_GPIO13_PDR1_PXPD8_MASK 0x00000003
#define HWIO_GPIO13_PDR1_GPIO13_PDR1_PXPD9_SHFT 4
#define HWIO_GPIO13_PDR1_GPIO13_PDR1_PXPD9_MASK 0x00000030
#define HWIO_GPIO13_PDR1_GPIO13_PDR1_PXPD10_SHFT 8
#define HWIO_GPIO13_PDR1_GPIO13_PDR1_PXPD10_MASK 0x00000300
#define HWIO_GPIO13_PDR1_GPIO13_PDR1_PXPD11_SHFT 12
#define HWIO_GPIO13_PDR1_GPIO13_PDR1_PXPD11_MASK 0x00003000
#define HWIO_GPIO13_PDR1_GPIO13_PDR1_PXPD12_SHFT 16
#define HWIO_GPIO13_PDR1_GPIO13_PDR1_PXPD12_MASK 0x00030000
#define HWIO_GPIO13_PDR1_GPIO13_PDR1_PXPD13_SHFT 20
#define HWIO_GPIO13_PDR1_GPIO13_PDR1_PXPD13_MASK 0x00300000
#define HWIO_GPIO13_PDR1_GPIO13_PDR1_PXPD14_SHFT 24
#define HWIO_GPIO13_PDR1_GPIO13_PDR1_PXPD14_MASK 0x03000000
#define HWIO_GPIO13_PDR1_GPIO13_PDR1_PXPD15_SHFT 28
#define HWIO_GPIO13_PDR1_GPIO13_PDR1_PXPD15_MASK 0x30000000


//--------

#define HWIO_GPIO13_SDE_ADDR  0xF0010D5C  
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEN0_SHFT 0
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEN0_MASK 0x00000001
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEN1_SHFT 1
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEN1_MASK 0x00000002
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEN2_SHFT 2
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEN2_MASK 0x00000004
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEN3_SHFT 3
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEN3_MASK 0x00000008
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEN4_SHFT 4
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEN4_MASK 0x00000010
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEN5_SHFT 5
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEN5_MASK 0x00000020
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEN6_SHFT 6
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEN6_MASK 0x00000040
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEN7_SHFT 7
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEN7_MASK 0x00000080
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEN8_SHFT 8
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEN8_MASK 0x00000100
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEN9_SHFT 9
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEN9_MASK 0x00000200
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEN10_SHFT 10
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEN10_MASK 0x00000400
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEN11_SHFT 11
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEN11_MASK 0x00000800
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEN12_SHFT 12
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEN12_MASK 0x00001000
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEN13_SHFT 13
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEN13_MASK 0x00002000
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEN14_SHFT 14
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEN14_MASK 0x00004000
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEN15_SHFT 15
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEN15_MASK 0x00008000
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEF0_SHFT 16
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEF0_MASK 0x00010000
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEF1_SHFT 17
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEF1_MASK 0x00020000
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEF2_SHFT 18
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEF2_MASK 0x00040000
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEF3_SHFT 19
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEF3_MASK 0x00080000
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEF4_SHFT 20
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEF4_MASK 0x00100000
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEF5_SHFT 21
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEF5_MASK 0x00200000
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEF6_SHFT 22
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEF6_MASK 0x00400000
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEF7_SHFT 23
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEF7_MASK 0x00800000
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEF8_SHFT 24
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEF8_MASK 0x01000000
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEF9_SHFT 25
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEF9_MASK 0x02000000
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEF10_SHFT 26
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEF10_MASK 0x04000000
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEF11_SHFT 27
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEF11_MASK 0x08000000
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEF12_SHFT 28
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEF12_MASK 0x10000000
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEF13_SHFT 29
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEF13_MASK 0x20000000
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEF14_SHFT 30
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEF14_MASK 0x40000000
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEF15_SHFT 31
#define HWIO_GPIO13_SDE_GPIO13_SDE_SDEF15_MASK 0x80000000


//--------

#define HWIO_GPIO13_SDCTL_ADDR  0xF0010D60  
#define HWIO_GPIO13_SDCTL_GPIO13_SDCTL_SWTRIG_SHFT 0
#define HWIO_GPIO13_SDCTL_GPIO13_SDCTL_SWTRIG_MASK 0x00000001
#define HWIO_GPIO13_SDCTL_GPIO13_SDCTL_LINKEN_SHFT 1
#define HWIO_GPIO13_SDCTL_GPIO13_SDCTL_LINKEN_MASK 0x00000002
#define HWIO_GPIO13_SDCTL_GPIO13_SDCTL_PSDEF_SHFT 2
#define HWIO_GPIO13_SDCTL_GPIO13_SDCTL_PSDEF_MASK 0x00000004


//--------

#define HWIO_GPIO13_ESR_ADDR  0xF0010D64  
#define HWIO_GPIO13_ESR_GPIO13_ESR_EN0_SHFT 0
#define HWIO_GPIO13_ESR_GPIO13_ESR_EN0_MASK 0x00000001
#define HWIO_GPIO13_ESR_GPIO13_ESR_EN1_SHFT 1
#define HWIO_GPIO13_ESR_GPIO13_ESR_EN1_MASK 0x00000002
#define HWIO_GPIO13_ESR_GPIO13_ESR_EN2_SHFT 2
#define HWIO_GPIO13_ESR_GPIO13_ESR_EN2_MASK 0x00000004
#define HWIO_GPIO13_ESR_GPIO13_ESR_EN3_SHFT 3
#define HWIO_GPIO13_ESR_GPIO13_ESR_EN3_MASK 0x00000008
#define HWIO_GPIO13_ESR_GPIO13_ESR_EN4_SHFT 4
#define HWIO_GPIO13_ESR_GPIO13_ESR_EN4_MASK 0x00000010
#define HWIO_GPIO13_ESR_GPIO13_ESR_EN5_SHFT 5
#define HWIO_GPIO13_ESR_GPIO13_ESR_EN5_MASK 0x00000020
#define HWIO_GPIO13_ESR_GPIO13_ESR_EN6_SHFT 6
#define HWIO_GPIO13_ESR_GPIO13_ESR_EN6_MASK 0x00000040
#define HWIO_GPIO13_ESR_GPIO13_ESR_EN7_SHFT 7
#define HWIO_GPIO13_ESR_GPIO13_ESR_EN7_MASK 0x00000080
#define HWIO_GPIO13_ESR_GPIO13_ESR_EN8_SHFT 8
#define HWIO_GPIO13_ESR_GPIO13_ESR_EN8_MASK 0x00000100
#define HWIO_GPIO13_ESR_GPIO13_ESR_EN9_SHFT 9
#define HWIO_GPIO13_ESR_GPIO13_ESR_EN9_MASK 0x00000200
#define HWIO_GPIO13_ESR_GPIO13_ESR_EN10_SHFT 10
#define HWIO_GPIO13_ESR_GPIO13_ESR_EN10_MASK 0x00000400
#define HWIO_GPIO13_ESR_GPIO13_ESR_EN11_SHFT 11
#define HWIO_GPIO13_ESR_GPIO13_ESR_EN11_MASK 0x00000800
#define HWIO_GPIO13_ESR_GPIO13_ESR_EN12_SHFT 12
#define HWIO_GPIO13_ESR_GPIO13_ESR_EN12_MASK 0x00001000
#define HWIO_GPIO13_ESR_GPIO13_ESR_EN13_SHFT 13
#define HWIO_GPIO13_ESR_GPIO13_ESR_EN13_MASK 0x00002000
#define HWIO_GPIO13_ESR_GPIO13_ESR_EN14_SHFT 14
#define HWIO_GPIO13_ESR_GPIO13_ESR_EN14_MASK 0x00004000
#define HWIO_GPIO13_ESR_GPIO13_ESR_EN15_SHFT 15
#define HWIO_GPIO13_ESR_GPIO13_ESR_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO13_LOCK_ADDR  0xF0010D68  
#define HWIO_GPIO13_LOCK_GPIO13_LOCK_P0LCK_SHFT 0
#define HWIO_GPIO13_LOCK_GPIO13_LOCK_P0LCK_MASK 0x00000001
#define HWIO_GPIO13_LOCK_GPIO13_LOCK_P1LCK_SHFT 1
#define HWIO_GPIO13_LOCK_GPIO13_LOCK_P1LCK_MASK 0x00000002
#define HWIO_GPIO13_LOCK_GPIO13_LOCK_P2LCK_SHFT 2
#define HWIO_GPIO13_LOCK_GPIO13_LOCK_P2LCK_MASK 0x00000004
#define HWIO_GPIO13_LOCK_GPIO13_LOCK_P3LCK_SHFT 3
#define HWIO_GPIO13_LOCK_GPIO13_LOCK_P3LCK_MASK 0x00000008
#define HWIO_GPIO13_LOCK_GPIO13_LOCK_P4LCK_SHFT 4
#define HWIO_GPIO13_LOCK_GPIO13_LOCK_P4LCK_MASK 0x00000010
#define HWIO_GPIO13_LOCK_GPIO13_LOCK_P5LCK_SHFT 5
#define HWIO_GPIO13_LOCK_GPIO13_LOCK_P5LCK_MASK 0x00000020
#define HWIO_GPIO13_LOCK_GPIO13_LOCK_P6LCK_SHFT 6
#define HWIO_GPIO13_LOCK_GPIO13_LOCK_P6LCK_MASK 0x00000040
#define HWIO_GPIO13_LOCK_GPIO13_LOCK_P7LCK_SHFT 7
#define HWIO_GPIO13_LOCK_GPIO13_LOCK_P7LCK_MASK 0x00000080
#define HWIO_GPIO13_LOCK_GPIO13_LOCK_P8LCK_SHFT 8
#define HWIO_GPIO13_LOCK_GPIO13_LOCK_P8LCK_MASK 0x00000100
#define HWIO_GPIO13_LOCK_GPIO13_LOCK_P9LCK_SHFT 9
#define HWIO_GPIO13_LOCK_GPIO13_LOCK_P9LCK_MASK 0x00000200
#define HWIO_GPIO13_LOCK_GPIO13_LOCK_P10LCK_SHFT 10
#define HWIO_GPIO13_LOCK_GPIO13_LOCK_P10LCK_MASK 0x00000400
#define HWIO_GPIO13_LOCK_GPIO13_LOCK_P11LCK_SHFT 11
#define HWIO_GPIO13_LOCK_GPIO13_LOCK_P11LCK_MASK 0x00000800
#define HWIO_GPIO13_LOCK_GPIO13_LOCK_P12LCK_SHFT 12
#define HWIO_GPIO13_LOCK_GPIO13_LOCK_P12LCK_MASK 0x00001000
#define HWIO_GPIO13_LOCK_GPIO13_LOCK_P13LCK_SHFT 13
#define HWIO_GPIO13_LOCK_GPIO13_LOCK_P13LCK_MASK 0x00002000
#define HWIO_GPIO13_LOCK_GPIO13_LOCK_P14LCK_SHFT 14
#define HWIO_GPIO13_LOCK_GPIO13_LOCK_P14LCK_MASK 0x00004000
#define HWIO_GPIO13_LOCK_GPIO13_LOCK_P15LCK_SHFT 15
#define HWIO_GPIO13_LOCK_GPIO13_LOCK_P15LCK_MASK 0x00008000
#define HWIO_GPIO13_LOCK_GPIO13_LOCK_PXLCKKEY_SHFT 16
#define HWIO_GPIO13_LOCK_GPIO13_LOCK_PXLCKKEY_MASK 0xffff0000


//--------

#define HWIO_GPIO13_SDETRMOD_ADDR  0xF0010D6C  
#define HWIO_GPIO13_SDETRMOD_GPIO13_SDETRMOD_TGSEL0_SHFT 0
#define HWIO_GPIO13_SDETRMOD_GPIO13_SDETRMOD_TGSEL0_MASK 0x00000001
#define HWIO_GPIO13_SDETRMOD_GPIO13_SDETRMOD_TGSEL1_SHFT 1
#define HWIO_GPIO13_SDETRMOD_GPIO13_SDETRMOD_TGSEL1_MASK 0x00000002
#define HWIO_GPIO13_SDETRMOD_GPIO13_SDETRMOD_TGSEL2_SHFT 2
#define HWIO_GPIO13_SDETRMOD_GPIO13_SDETRMOD_TGSEL2_MASK 0x00000004
#define HWIO_GPIO13_SDETRMOD_GPIO13_SDETRMOD_TGSEL3_SHFT 3
#define HWIO_GPIO13_SDETRMOD_GPIO13_SDETRMOD_TGSEL3_MASK 0x00000008
#define HWIO_GPIO13_SDETRMOD_GPIO13_SDETRMOD_TGSEL4_SHFT 4
#define HWIO_GPIO13_SDETRMOD_GPIO13_SDETRMOD_TGSEL4_MASK 0x00000010
#define HWIO_GPIO13_SDETRMOD_GPIO13_SDETRMOD_TGSEL5_SHFT 5
#define HWIO_GPIO13_SDETRMOD_GPIO13_SDETRMOD_TGSEL5_MASK 0x00000020
#define HWIO_GPIO13_SDETRMOD_GPIO13_SDETRMOD_TGSEL6_SHFT 6
#define HWIO_GPIO13_SDETRMOD_GPIO13_SDETRMOD_TGSEL6_MASK 0x00000040
#define HWIO_GPIO13_SDETRMOD_GPIO13_SDETRMOD_TGSEL7_SHFT 7
#define HWIO_GPIO13_SDETRMOD_GPIO13_SDETRMOD_TGSEL7_MASK 0x00000080
#define HWIO_GPIO13_SDETRMOD_GPIO13_SDETRMOD_TGSEL8_SHFT 8
#define HWIO_GPIO13_SDETRMOD_GPIO13_SDETRMOD_TGSEL8_MASK 0x00000100
#define HWIO_GPIO13_SDETRMOD_GPIO13_SDETRMOD_TGSEL9_SHFT 9
#define HWIO_GPIO13_SDETRMOD_GPIO13_SDETRMOD_TGSEL9_MASK 0x00000200
#define HWIO_GPIO13_SDETRMOD_GPIO13_SDETRMOD_TGSEL10_SHFT 10
#define HWIO_GPIO13_SDETRMOD_GPIO13_SDETRMOD_TGSEL10_MASK 0x00000400
#define HWIO_GPIO13_SDETRMOD_GPIO13_SDETRMOD_TGSEL11_SHFT 11
#define HWIO_GPIO13_SDETRMOD_GPIO13_SDETRMOD_TGSEL11_MASK 0x00000800
#define HWIO_GPIO13_SDETRMOD_GPIO13_SDETRMOD_TGSEL12_SHFT 12
#define HWIO_GPIO13_SDETRMOD_GPIO13_SDETRMOD_TGSEL12_MASK 0x00001000
#define HWIO_GPIO13_SDETRMOD_GPIO13_SDETRMOD_TGSEL13_SHFT 13
#define HWIO_GPIO13_SDETRMOD_GPIO13_SDETRMOD_TGSEL13_MASK 0x00002000
#define HWIO_GPIO13_SDETRMOD_GPIO13_SDETRMOD_TGSEL14_SHFT 14
#define HWIO_GPIO13_SDETRMOD_GPIO13_SDETRMOD_TGSEL14_MASK 0x00004000
#define HWIO_GPIO13_SDETRMOD_GPIO13_SDETRMOD_TGSEL15_SHFT 15
#define HWIO_GPIO13_SDETRMOD_GPIO13_SDETRMOD_TGSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO13_PCSR_ADDR  0xF0010D70  
#define HWIO_GPIO13_PCSR_GPIO13_PCSR_SEL0_SHFT 0
#define HWIO_GPIO13_PCSR_GPIO13_PCSR_SEL0_MASK 0x00000001
#define HWIO_GPIO13_PCSR_GPIO13_PCSR_SEL1_SHFT 1
#define HWIO_GPIO13_PCSR_GPIO13_PCSR_SEL1_MASK 0x00000002
#define HWIO_GPIO13_PCSR_GPIO13_PCSR_SEL2_SHFT 2
#define HWIO_GPIO13_PCSR_GPIO13_PCSR_SEL2_MASK 0x00000004
#define HWIO_GPIO13_PCSR_GPIO13_PCSR_SEL3_SHFT 3
#define HWIO_GPIO13_PCSR_GPIO13_PCSR_SEL3_MASK 0x00000008
#define HWIO_GPIO13_PCSR_GPIO13_PCSR_SEL4_SHFT 4
#define HWIO_GPIO13_PCSR_GPIO13_PCSR_SEL4_MASK 0x00000010
#define HWIO_GPIO13_PCSR_GPIO13_PCSR_SEL5_SHFT 5
#define HWIO_GPIO13_PCSR_GPIO13_PCSR_SEL5_MASK 0x00000020
#define HWIO_GPIO13_PCSR_GPIO13_PCSR_SEL6_SHFT 6
#define HWIO_GPIO13_PCSR_GPIO13_PCSR_SEL6_MASK 0x00000040
#define HWIO_GPIO13_PCSR_GPIO13_PCSR_SEL7_SHFT 7
#define HWIO_GPIO13_PCSR_GPIO13_PCSR_SEL7_MASK 0x00000080
#define HWIO_GPIO13_PCSR_GPIO13_PCSR_SEL8_SHFT 8
#define HWIO_GPIO13_PCSR_GPIO13_PCSR_SEL8_MASK 0x00000100
#define HWIO_GPIO13_PCSR_GPIO13_PCSR_SEL9_SHFT 9
#define HWIO_GPIO13_PCSR_GPIO13_PCSR_SEL9_MASK 0x00000200
#define HWIO_GPIO13_PCSR_GPIO13_PCSR_SEL10_SHFT 10
#define HWIO_GPIO13_PCSR_GPIO13_PCSR_SEL10_MASK 0x00000400
#define HWIO_GPIO13_PCSR_GPIO13_PCSR_SEL11_SHFT 11
#define HWIO_GPIO13_PCSR_GPIO13_PCSR_SEL11_MASK 0x00000800
#define HWIO_GPIO13_PCSR_GPIO13_PCSR_SEL12_SHFT 12
#define HWIO_GPIO13_PCSR_GPIO13_PCSR_SEL12_MASK 0x00001000
#define HWIO_GPIO13_PCSR_GPIO13_PCSR_SEL13_SHFT 13
#define HWIO_GPIO13_PCSR_GPIO13_PCSR_SEL13_MASK 0x00002000
#define HWIO_GPIO13_PCSR_GPIO13_PCSR_SEL14_SHFT 14
#define HWIO_GPIO13_PCSR_GPIO13_PCSR_SEL14_MASK 0x00004000
#define HWIO_GPIO13_PCSR_GPIO13_PCSR_SEL15_SHFT 15
#define HWIO_GPIO13_PCSR_GPIO13_PCSR_SEL15_MASK 0x00008000


//--------

#define HWIO_GPIO13_INEN_ADDR  0xF0010D74  
#define HWIO_GPIO13_INEN_GPIO13_INEN_EN0_SHFT 0
#define HWIO_GPIO13_INEN_GPIO13_INEN_EN0_MASK 0x00000001
#define HWIO_GPIO13_INEN_GPIO13_INEN_EN1_SHFT 1
#define HWIO_GPIO13_INEN_GPIO13_INEN_EN1_MASK 0x00000002
#define HWIO_GPIO13_INEN_GPIO13_INEN_EN2_SHFT 2
#define HWIO_GPIO13_INEN_GPIO13_INEN_EN2_MASK 0x00000004
#define HWIO_GPIO13_INEN_GPIO13_INEN_EN3_SHFT 3
#define HWIO_GPIO13_INEN_GPIO13_INEN_EN3_MASK 0x00000008
#define HWIO_GPIO13_INEN_GPIO13_INEN_EN4_SHFT 4
#define HWIO_GPIO13_INEN_GPIO13_INEN_EN4_MASK 0x00000010
#define HWIO_GPIO13_INEN_GPIO13_INEN_EN5_SHFT 5
#define HWIO_GPIO13_INEN_GPIO13_INEN_EN5_MASK 0x00000020
#define HWIO_GPIO13_INEN_GPIO13_INEN_EN6_SHFT 6
#define HWIO_GPIO13_INEN_GPIO13_INEN_EN6_MASK 0x00000040
#define HWIO_GPIO13_INEN_GPIO13_INEN_EN7_SHFT 7
#define HWIO_GPIO13_INEN_GPIO13_INEN_EN7_MASK 0x00000080
#define HWIO_GPIO13_INEN_GPIO13_INEN_EN8_SHFT 8
#define HWIO_GPIO13_INEN_GPIO13_INEN_EN8_MASK 0x00000100
#define HWIO_GPIO13_INEN_GPIO13_INEN_EN9_SHFT 9
#define HWIO_GPIO13_INEN_GPIO13_INEN_EN9_MASK 0x00000200
#define HWIO_GPIO13_INEN_GPIO13_INEN_EN10_SHFT 10
#define HWIO_GPIO13_INEN_GPIO13_INEN_EN10_MASK 0x00000400
#define HWIO_GPIO13_INEN_GPIO13_INEN_EN11_SHFT 11
#define HWIO_GPIO13_INEN_GPIO13_INEN_EN11_MASK 0x00000800
#define HWIO_GPIO13_INEN_GPIO13_INEN_EN12_SHFT 12
#define HWIO_GPIO13_INEN_GPIO13_INEN_EN12_MASK 0x00001000
#define HWIO_GPIO13_INEN_GPIO13_INEN_EN13_SHFT 13
#define HWIO_GPIO13_INEN_GPIO13_INEN_EN13_MASK 0x00002000
#define HWIO_GPIO13_INEN_GPIO13_INEN_EN14_SHFT 14
#define HWIO_GPIO13_INEN_GPIO13_INEN_EN14_MASK 0x00004000
#define HWIO_GPIO13_INEN_GPIO13_INEN_EN15_SHFT 15
#define HWIO_GPIO13_INEN_GPIO13_INEN_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO13_PUDRST_ADDR  0xF0010D78  
#define HWIO_GPIO13_PUDRST_GPIO13_PUDRST_PDSEL0_SHFT 0
#define HWIO_GPIO13_PUDRST_GPIO13_PUDRST_PDSEL0_MASK 0x00000001
#define HWIO_GPIO13_PUDRST_GPIO13_PUDRST_PDSEL1_SHFT 1
#define HWIO_GPIO13_PUDRST_GPIO13_PUDRST_PDSEL1_MASK 0x00000002
#define HWIO_GPIO13_PUDRST_GPIO13_PUDRST_PDSEL2_SHFT 2
#define HWIO_GPIO13_PUDRST_GPIO13_PUDRST_PDSEL2_MASK 0x00000004
#define HWIO_GPIO13_PUDRST_GPIO13_PUDRST_PDSEL3_SHFT 3
#define HWIO_GPIO13_PUDRST_GPIO13_PUDRST_PDSEL3_MASK 0x00000008
#define HWIO_GPIO13_PUDRST_GPIO13_PUDRST_PDSEL4_SHFT 4
#define HWIO_GPIO13_PUDRST_GPIO13_PUDRST_PDSEL4_MASK 0x00000010
#define HWIO_GPIO13_PUDRST_GPIO13_PUDRST_PDSEL5_SHFT 5
#define HWIO_GPIO13_PUDRST_GPIO13_PUDRST_PDSEL5_MASK 0x00000020
#define HWIO_GPIO13_PUDRST_GPIO13_PUDRST_PDSEL6_SHFT 6
#define HWIO_GPIO13_PUDRST_GPIO13_PUDRST_PDSEL6_MASK 0x00000040
#define HWIO_GPIO13_PUDRST_GPIO13_PUDRST_PDSEL7_SHFT 7
#define HWIO_GPIO13_PUDRST_GPIO13_PUDRST_PDSEL7_MASK 0x00000080
#define HWIO_GPIO13_PUDRST_GPIO13_PUDRST_PDSEL8_SHFT 8
#define HWIO_GPIO13_PUDRST_GPIO13_PUDRST_PDSEL8_MASK 0x00000100
#define HWIO_GPIO13_PUDRST_GPIO13_PUDRST_PDSEL9_SHFT 9
#define HWIO_GPIO13_PUDRST_GPIO13_PUDRST_PDSEL9_MASK 0x00000200
#define HWIO_GPIO13_PUDRST_GPIO13_PUDRST_PDSEL10_SHFT 10
#define HWIO_GPIO13_PUDRST_GPIO13_PUDRST_PDSEL10_MASK 0x00000400
#define HWIO_GPIO13_PUDRST_GPIO13_PUDRST_PDSEL11_SHFT 11
#define HWIO_GPIO13_PUDRST_GPIO13_PUDRST_PDSEL11_MASK 0x00000800
#define HWIO_GPIO13_PUDRST_GPIO13_PUDRST_PDSEL12_SHFT 12
#define HWIO_GPIO13_PUDRST_GPIO13_PUDRST_PDSEL12_MASK 0x00001000
#define HWIO_GPIO13_PUDRST_GPIO13_PUDRST_PDSEL13_SHFT 13
#define HWIO_GPIO13_PUDRST_GPIO13_PUDRST_PDSEL13_MASK 0x00002000
#define HWIO_GPIO13_PUDRST_GPIO13_PUDRST_PDSEL14_SHFT 14
#define HWIO_GPIO13_PUDRST_GPIO13_PUDRST_PDSEL14_MASK 0x00004000
#define HWIO_GPIO13_PUDRST_GPIO13_PUDRST_PDSEL15_SHFT 15
#define HWIO_GPIO13_PUDRST_GPIO13_PUDRST_PDSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO14_INFO_ADDR  0xF0010E00  
#define HWIO_GPIO14_INFO_GPIO14_INFO_MODREV_SHFT 0
#define HWIO_GPIO14_INFO_GPIO14_INFO_MODREV_MASK 0x000000ff
#define HWIO_GPIO14_INFO_GPIO14_INFO_MODTYPE_SHFT 8
#define HWIO_GPIO14_INFO_GPIO14_INFO_MODTYPE_MASK 0x0000ff00
#define HWIO_GPIO14_INFO_GPIO14_INFO_MODNUMBER_SHFT 16
#define HWIO_GPIO14_INFO_GPIO14_INFO_MODNUMBER_MASK 0xffff0000


//--------

#define HWIO_GPIO14_ACES0_ADDR  0xF0010E04  
#define HWIO_GPIO14_ACES0_GPIO14_ACES0_EN0_SHFT 0
#define HWIO_GPIO14_ACES0_GPIO14_ACES0_EN0_MASK 0x00000001
#define HWIO_GPIO14_ACES0_GPIO14_ACES0_EN1_SHFT 1
#define HWIO_GPIO14_ACES0_GPIO14_ACES0_EN1_MASK 0x00000002
#define HWIO_GPIO14_ACES0_GPIO14_ACES0_EN2_SHFT 2
#define HWIO_GPIO14_ACES0_GPIO14_ACES0_EN2_MASK 0x00000004
#define HWIO_GPIO14_ACES0_GPIO14_ACES0_EN3_SHFT 3
#define HWIO_GPIO14_ACES0_GPIO14_ACES0_EN3_MASK 0x00000008
#define HWIO_GPIO14_ACES0_GPIO14_ACES0_EN4_SHFT 4
#define HWIO_GPIO14_ACES0_GPIO14_ACES0_EN4_MASK 0x00000010
#define HWIO_GPIO14_ACES0_GPIO14_ACES0_EN5_SHFT 5
#define HWIO_GPIO14_ACES0_GPIO14_ACES0_EN5_MASK 0x00000020
#define HWIO_GPIO14_ACES0_GPIO14_ACES0_EN6_SHFT 6
#define HWIO_GPIO14_ACES0_GPIO14_ACES0_EN6_MASK 0x00000040
#define HWIO_GPIO14_ACES0_GPIO14_ACES0_EN7_SHFT 7
#define HWIO_GPIO14_ACES0_GPIO14_ACES0_EN7_MASK 0x00000080
#define HWIO_GPIO14_ACES0_GPIO14_ACES0_EN8_SHFT 8
#define HWIO_GPIO14_ACES0_GPIO14_ACES0_EN8_MASK 0x00000100
#define HWIO_GPIO14_ACES0_GPIO14_ACES0_EN9_SHFT 9
#define HWIO_GPIO14_ACES0_GPIO14_ACES0_EN9_MASK 0x00000200
#define HWIO_GPIO14_ACES0_GPIO14_ACES0_EN10_SHFT 10
#define HWIO_GPIO14_ACES0_GPIO14_ACES0_EN10_MASK 0x00000400
#define HWIO_GPIO14_ACES0_GPIO14_ACES0_EN11_SHFT 11
#define HWIO_GPIO14_ACES0_GPIO14_ACES0_EN11_MASK 0x00000800
#define HWIO_GPIO14_ACES0_GPIO14_ACES0_EN12_SHFT 12
#define HWIO_GPIO14_ACES0_GPIO14_ACES0_EN12_MASK 0x00001000
#define HWIO_GPIO14_ACES0_GPIO14_ACES0_EN13_SHFT 13
#define HWIO_GPIO14_ACES0_GPIO14_ACES0_EN13_MASK 0x00002000
#define HWIO_GPIO14_ACES0_GPIO14_ACES0_EN14_SHFT 14
#define HWIO_GPIO14_ACES0_GPIO14_ACES0_EN14_MASK 0x00004000
#define HWIO_GPIO14_ACES0_GPIO14_ACES0_EN15_SHFT 15
#define HWIO_GPIO14_ACES0_GPIO14_ACES0_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO14_ACES1_ADDR  0xF0010E08  


//--------

#define HWIO_GPIO14_PIR_ADDR  0xF0010E0C  
#define HWIO_GPIO14_PIR_GPIO14_PIR_PXPIR0_SHFT 0
#define HWIO_GPIO14_PIR_GPIO14_PIR_PXPIR0_MASK 0x00000001
#define HWIO_GPIO14_PIR_GPIO14_PIR_PXPIR1_SHFT 1
#define HWIO_GPIO14_PIR_GPIO14_PIR_PXPIR1_MASK 0x00000002
#define HWIO_GPIO14_PIR_GPIO14_PIR_PXPIR2_SHFT 2
#define HWIO_GPIO14_PIR_GPIO14_PIR_PXPIR2_MASK 0x00000004
#define HWIO_GPIO14_PIR_GPIO14_PIR_PXPIR3_SHFT 3
#define HWIO_GPIO14_PIR_GPIO14_PIR_PXPIR3_MASK 0x00000008
#define HWIO_GPIO14_PIR_GPIO14_PIR_PXPIR4_SHFT 4
#define HWIO_GPIO14_PIR_GPIO14_PIR_PXPIR4_MASK 0x00000010
#define HWIO_GPIO14_PIR_GPIO14_PIR_PXPIR5_SHFT 5
#define HWIO_GPIO14_PIR_GPIO14_PIR_PXPIR5_MASK 0x00000020
#define HWIO_GPIO14_PIR_GPIO14_PIR_PXPIR6_SHFT 6
#define HWIO_GPIO14_PIR_GPIO14_PIR_PXPIR6_MASK 0x00000040
#define HWIO_GPIO14_PIR_GPIO14_PIR_PXPIR7_SHFT 7
#define HWIO_GPIO14_PIR_GPIO14_PIR_PXPIR7_MASK 0x00000080
#define HWIO_GPIO14_PIR_GPIO14_PIR_PXPIR8_SHFT 8
#define HWIO_GPIO14_PIR_GPIO14_PIR_PXPIR8_MASK 0x00000100
#define HWIO_GPIO14_PIR_GPIO14_PIR_PXPIR9_SHFT 9
#define HWIO_GPIO14_PIR_GPIO14_PIR_PXPIR9_MASK 0x00000200
#define HWIO_GPIO14_PIR_GPIO14_PIR_PXPIR10_SHFT 10
#define HWIO_GPIO14_PIR_GPIO14_PIR_PXPIR10_MASK 0x00000400
#define HWIO_GPIO14_PIR_GPIO14_PIR_PXPIR11_SHFT 11
#define HWIO_GPIO14_PIR_GPIO14_PIR_PXPIR11_MASK 0x00000800
#define HWIO_GPIO14_PIR_GPIO14_PIR_PXPIR12_SHFT 12
#define HWIO_GPIO14_PIR_GPIO14_PIR_PXPIR12_MASK 0x00001000
#define HWIO_GPIO14_PIR_GPIO14_PIR_PXPIR13_SHFT 13
#define HWIO_GPIO14_PIR_GPIO14_PIR_PXPIR13_MASK 0x00002000
#define HWIO_GPIO14_PIR_GPIO14_PIR_PXPIR14_SHFT 14
#define HWIO_GPIO14_PIR_GPIO14_PIR_PXPIR14_MASK 0x00004000
#define HWIO_GPIO14_PIR_GPIO14_PIR_PXPIR15_SHFT 15
#define HWIO_GPIO14_PIR_GPIO14_PIR_PXPIR15_MASK 0x00008000


//--------

#define HWIO_GPIO14_POR_ADDR  0xF0010E10  
#define HWIO_GPIO14_POR_GPIO14_POR_PXPOR0_SHFT 0
#define HWIO_GPIO14_POR_GPIO14_POR_PXPOR0_MASK 0x00000001
#define HWIO_GPIO14_POR_GPIO14_POR_PXPOR1_SHFT 1
#define HWIO_GPIO14_POR_GPIO14_POR_PXPOR1_MASK 0x00000002
#define HWIO_GPIO14_POR_GPIO14_POR_PXPOR2_SHFT 2
#define HWIO_GPIO14_POR_GPIO14_POR_PXPOR2_MASK 0x00000004
#define HWIO_GPIO14_POR_GPIO14_POR_PXPOR3_SHFT 3
#define HWIO_GPIO14_POR_GPIO14_POR_PXPOR3_MASK 0x00000008
#define HWIO_GPIO14_POR_GPIO14_POR_PXPOR4_SHFT 4
#define HWIO_GPIO14_POR_GPIO14_POR_PXPOR4_MASK 0x00000010
#define HWIO_GPIO14_POR_GPIO14_POR_PXPOR5_SHFT 5
#define HWIO_GPIO14_POR_GPIO14_POR_PXPOR5_MASK 0x00000020
#define HWIO_GPIO14_POR_GPIO14_POR_PXPOR6_SHFT 6
#define HWIO_GPIO14_POR_GPIO14_POR_PXPOR6_MASK 0x00000040
#define HWIO_GPIO14_POR_GPIO14_POR_PXPOR7_SHFT 7
#define HWIO_GPIO14_POR_GPIO14_POR_PXPOR7_MASK 0x00000080
#define HWIO_GPIO14_POR_GPIO14_POR_PXPOR8_SHFT 8
#define HWIO_GPIO14_POR_GPIO14_POR_PXPOR8_MASK 0x00000100
#define HWIO_GPIO14_POR_GPIO14_POR_PXPOR9_SHFT 9
#define HWIO_GPIO14_POR_GPIO14_POR_PXPOR9_MASK 0x00000200
#define HWIO_GPIO14_POR_GPIO14_POR_PXPOR10_SHFT 10
#define HWIO_GPIO14_POR_GPIO14_POR_PXPOR10_MASK 0x00000400
#define HWIO_GPIO14_POR_GPIO14_POR_PXPOR11_SHFT 11
#define HWIO_GPIO14_POR_GPIO14_POR_PXPOR11_MASK 0x00000800
#define HWIO_GPIO14_POR_GPIO14_POR_PXPOR12_SHFT 12
#define HWIO_GPIO14_POR_GPIO14_POR_PXPOR12_MASK 0x00001000
#define HWIO_GPIO14_POR_GPIO14_POR_PXPOR13_SHFT 13
#define HWIO_GPIO14_POR_GPIO14_POR_PXPOR13_MASK 0x00002000
#define HWIO_GPIO14_POR_GPIO14_POR_PXPOR14_SHFT 14
#define HWIO_GPIO14_POR_GPIO14_POR_PXPOR14_MASK 0x00004000
#define HWIO_GPIO14_POR_GPIO14_POR_PXPOR15_SHFT 15
#define HWIO_GPIO14_POR_GPIO14_POR_PXPOR15_MASK 0x00008000


//--------

#define HWIO_GPIO14_POSCR_ADDR  0xF0010E14  
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PS0_SHFT 0
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PS0_MASK 0x00000001
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PS1_SHFT 1
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PS1_MASK 0x00000002
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PS2_SHFT 2
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PS2_MASK 0x00000004
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PS3_SHFT 3
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PS3_MASK 0x00000008
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PS4_SHFT 4
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PS4_MASK 0x00000010
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PS5_SHFT 5
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PS5_MASK 0x00000020
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PS6_SHFT 6
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PS6_MASK 0x00000040
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PS7_SHFT 7
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PS7_MASK 0x00000080
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PS8_SHFT 8
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PS8_MASK 0x00000100
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PS9_SHFT 9
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PS9_MASK 0x00000200
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PS10_SHFT 10
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PS10_MASK 0x00000400
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PS11_SHFT 11
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PS11_MASK 0x00000800
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PS12_SHFT 12
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PS12_MASK 0x00001000
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PS13_SHFT 13
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PS13_MASK 0x00002000
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PS14_SHFT 14
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PS14_MASK 0x00004000
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PS15_SHFT 15
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PS15_MASK 0x00008000
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PC0_SHFT 16
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PC0_MASK 0x00010000
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PC1_SHFT 17
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PC1_MASK 0x00020000
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PC2_SHFT 18
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PC2_MASK 0x00040000
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PC3_SHFT 19
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PC3_MASK 0x00080000
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PC4_SHFT 20
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PC4_MASK 0x00100000
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PC5_SHFT 21
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PC5_MASK 0x00200000
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PC6_SHFT 22
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PC6_MASK 0x00400000
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PC7_SHFT 23
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PC7_MASK 0x00800000
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PC8_SHFT 24
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PC8_MASK 0x01000000
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PC9_SHFT 25
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PC9_MASK 0x02000000
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PC10_SHFT 26
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PC10_MASK 0x04000000
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PC11_SHFT 27
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PC11_MASK 0x08000000
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PC12_SHFT 28
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PC12_MASK 0x10000000
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PC13_SHFT 29
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PC13_MASK 0x20000000
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PC14_SHFT 30
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PC14_MASK 0x40000000
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PC15_SHFT 31
#define HWIO_GPIO14_POSCR_GPIO14_POSCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO14_POSR_ADDR  0xF0010E18  
#define HWIO_GPIO14_POSR_GPIO14_POSR_PS0_SHFT 0
#define HWIO_GPIO14_POSR_GPIO14_POSR_PS0_MASK 0x00000001
#define HWIO_GPIO14_POSR_GPIO14_POSR_PS1_SHFT 1
#define HWIO_GPIO14_POSR_GPIO14_POSR_PS1_MASK 0x00000002
#define HWIO_GPIO14_POSR_GPIO14_POSR_PS2_SHFT 2
#define HWIO_GPIO14_POSR_GPIO14_POSR_PS2_MASK 0x00000004
#define HWIO_GPIO14_POSR_GPIO14_POSR_PS3_SHFT 3
#define HWIO_GPIO14_POSR_GPIO14_POSR_PS3_MASK 0x00000008
#define HWIO_GPIO14_POSR_GPIO14_POSR_PS4_SHFT 4
#define HWIO_GPIO14_POSR_GPIO14_POSR_PS4_MASK 0x00000010
#define HWIO_GPIO14_POSR_GPIO14_POSR_PS5_SHFT 5
#define HWIO_GPIO14_POSR_GPIO14_POSR_PS5_MASK 0x00000020
#define HWIO_GPIO14_POSR_GPIO14_POSR_PS6_SHFT 6
#define HWIO_GPIO14_POSR_GPIO14_POSR_PS6_MASK 0x00000040
#define HWIO_GPIO14_POSR_GPIO14_POSR_PS7_SHFT 7
#define HWIO_GPIO14_POSR_GPIO14_POSR_PS7_MASK 0x00000080
#define HWIO_GPIO14_POSR_GPIO14_POSR_PS8_SHFT 8
#define HWIO_GPIO14_POSR_GPIO14_POSR_PS8_MASK 0x00000100
#define HWIO_GPIO14_POSR_GPIO14_POSR_PS9_SHFT 9
#define HWIO_GPIO14_POSR_GPIO14_POSR_PS9_MASK 0x00000200
#define HWIO_GPIO14_POSR_GPIO14_POSR_PS10_SHFT 10
#define HWIO_GPIO14_POSR_GPIO14_POSR_PS10_MASK 0x00000400
#define HWIO_GPIO14_POSR_GPIO14_POSR_PS11_SHFT 11
#define HWIO_GPIO14_POSR_GPIO14_POSR_PS11_MASK 0x00000800
#define HWIO_GPIO14_POSR_GPIO14_POSR_PS12_SHFT 12
#define HWIO_GPIO14_POSR_GPIO14_POSR_PS12_MASK 0x00001000
#define HWIO_GPIO14_POSR_GPIO14_POSR_PS13_SHFT 13
#define HWIO_GPIO14_POSR_GPIO14_POSR_PS13_MASK 0x00002000
#define HWIO_GPIO14_POSR_GPIO14_POSR_PS14_SHFT 14
#define HWIO_GPIO14_POSR_GPIO14_POSR_PS14_MASK 0x00004000
#define HWIO_GPIO14_POSR_GPIO14_POSR_PS15_SHFT 15
#define HWIO_GPIO14_POSR_GPIO14_POSR_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO14_POSR0_ADDR  0xF0010E1C  
#define HWIO_GPIO14_POSR0_GPIO14_POSR0_PS0_SHFT 0
#define HWIO_GPIO14_POSR0_GPIO14_POSR0_PS0_MASK 0x00000001
#define HWIO_GPIO14_POSR0_GPIO14_POSR0_PS1_SHFT 1
#define HWIO_GPIO14_POSR0_GPIO14_POSR0_PS1_MASK 0x00000002
#define HWIO_GPIO14_POSR0_GPIO14_POSR0_PS2_SHFT 2
#define HWIO_GPIO14_POSR0_GPIO14_POSR0_PS2_MASK 0x00000004
#define HWIO_GPIO14_POSR0_GPIO14_POSR0_PS3_SHFT 3
#define HWIO_GPIO14_POSR0_GPIO14_POSR0_PS3_MASK 0x00000008


//--------

#define HWIO_GPIO14_POSR4_ADDR  0xF0010E20  
#define HWIO_GPIO14_POSR4_GPIO14_POSR4_PS4_SHFT 4
#define HWIO_GPIO14_POSR4_GPIO14_POSR4_PS4_MASK 0x00000010
#define HWIO_GPIO14_POSR4_GPIO14_POSR4_PS5_SHFT 5
#define HWIO_GPIO14_POSR4_GPIO14_POSR4_PS5_MASK 0x00000020
#define HWIO_GPIO14_POSR4_GPIO14_POSR4_PS6_SHFT 6
#define HWIO_GPIO14_POSR4_GPIO14_POSR4_PS6_MASK 0x00000040
#define HWIO_GPIO14_POSR4_GPIO14_POSR4_PS7_SHFT 7
#define HWIO_GPIO14_POSR4_GPIO14_POSR4_PS7_MASK 0x00000080


//--------

#define HWIO_GPIO14_POSR8_ADDR  0xF0010E24  
#define HWIO_GPIO14_POSR8_GPIO14_POSR8_PS8_SHFT 8
#define HWIO_GPIO14_POSR8_GPIO14_POSR8_PS8_MASK 0x00000100
#define HWIO_GPIO14_POSR8_GPIO14_POSR8_PS9_SHFT 9
#define HWIO_GPIO14_POSR8_GPIO14_POSR8_PS9_MASK 0x00000200
#define HWIO_GPIO14_POSR8_GPIO14_POSR8_PS10_SHFT 10
#define HWIO_GPIO14_POSR8_GPIO14_POSR8_PS10_MASK 0x00000400
#define HWIO_GPIO14_POSR8_GPIO14_POSR8_PS11_SHFT 11
#define HWIO_GPIO14_POSR8_GPIO14_POSR8_PS11_MASK 0x00000800


//--------

#define HWIO_GPIO14_POSR12_ADDR  0xF0010E28  
#define HWIO_GPIO14_POSR12_GPIO14_POSR12_PS12_SHFT 12
#define HWIO_GPIO14_POSR12_GPIO14_POSR12_PS12_MASK 0x00001000
#define HWIO_GPIO14_POSR12_GPIO14_POSR12_PS13_SHFT 13
#define HWIO_GPIO14_POSR12_GPIO14_POSR12_PS13_MASK 0x00002000
#define HWIO_GPIO14_POSR12_GPIO14_POSR12_PS14_SHFT 14
#define HWIO_GPIO14_POSR12_GPIO14_POSR12_PS14_MASK 0x00004000
#define HWIO_GPIO14_POSR12_GPIO14_POSR12_PS15_SHFT 15
#define HWIO_GPIO14_POSR12_GPIO14_POSR12_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO14_POCR_ADDR  0xF0010E2C  
#define HWIO_GPIO14_POCR_GPIO14_POCR_PC0_SHFT 16
#define HWIO_GPIO14_POCR_GPIO14_POCR_PC0_MASK 0x00010000
#define HWIO_GPIO14_POCR_GPIO14_POCR_PC1_SHFT 17
#define HWIO_GPIO14_POCR_GPIO14_POCR_PC1_MASK 0x00020000
#define HWIO_GPIO14_POCR_GPIO14_POCR_PC2_SHFT 18
#define HWIO_GPIO14_POCR_GPIO14_POCR_PC2_MASK 0x00040000
#define HWIO_GPIO14_POCR_GPIO14_POCR_PC3_SHFT 19
#define HWIO_GPIO14_POCR_GPIO14_POCR_PC3_MASK 0x00080000
#define HWIO_GPIO14_POCR_GPIO14_POCR_PC4_SHFT 20
#define HWIO_GPIO14_POCR_GPIO14_POCR_PC4_MASK 0x00100000
#define HWIO_GPIO14_POCR_GPIO14_POCR_PC5_SHFT 21
#define HWIO_GPIO14_POCR_GPIO14_POCR_PC5_MASK 0x00200000
#define HWIO_GPIO14_POCR_GPIO14_POCR_PC6_SHFT 22
#define HWIO_GPIO14_POCR_GPIO14_POCR_PC6_MASK 0x00400000
#define HWIO_GPIO14_POCR_GPIO14_POCR_PC7_SHFT 23
#define HWIO_GPIO14_POCR_GPIO14_POCR_PC7_MASK 0x00800000
#define HWIO_GPIO14_POCR_GPIO14_POCR_PC8_SHFT 24
#define HWIO_GPIO14_POCR_GPIO14_POCR_PC8_MASK 0x01000000
#define HWIO_GPIO14_POCR_GPIO14_POCR_PC9_SHFT 25
#define HWIO_GPIO14_POCR_GPIO14_POCR_PC9_MASK 0x02000000
#define HWIO_GPIO14_POCR_GPIO14_POCR_PC10_SHFT 26
#define HWIO_GPIO14_POCR_GPIO14_POCR_PC10_MASK 0x04000000
#define HWIO_GPIO14_POCR_GPIO14_POCR_PC11_SHFT 27
#define HWIO_GPIO14_POCR_GPIO14_POCR_PC11_MASK 0x08000000
#define HWIO_GPIO14_POCR_GPIO14_POCR_PC12_SHFT 28
#define HWIO_GPIO14_POCR_GPIO14_POCR_PC12_MASK 0x10000000
#define HWIO_GPIO14_POCR_GPIO14_POCR_PC13_SHFT 29
#define HWIO_GPIO14_POCR_GPIO14_POCR_PC13_MASK 0x20000000
#define HWIO_GPIO14_POCR_GPIO14_POCR_PC14_SHFT 30
#define HWIO_GPIO14_POCR_GPIO14_POCR_PC14_MASK 0x40000000
#define HWIO_GPIO14_POCR_GPIO14_POCR_PC15_SHFT 31
#define HWIO_GPIO14_POCR_GPIO14_POCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO14_POCR0_ADDR  0xF0010E30  
#define HWIO_GPIO14_POCR0_GPIO14_POCR0_PC0_SHFT 16
#define HWIO_GPIO14_POCR0_GPIO14_POCR0_PC0_MASK 0x00010000
#define HWIO_GPIO14_POCR0_GPIO14_POCR0_PC1_SHFT 17
#define HWIO_GPIO14_POCR0_GPIO14_POCR0_PC1_MASK 0x00020000
#define HWIO_GPIO14_POCR0_GPIO14_POCR0_PC2_SHFT 18
#define HWIO_GPIO14_POCR0_GPIO14_POCR0_PC2_MASK 0x00040000
#define HWIO_GPIO14_POCR0_GPIO14_POCR0_PC3_SHFT 19
#define HWIO_GPIO14_POCR0_GPIO14_POCR0_PC3_MASK 0x00080000


//--------

#define HWIO_GPIO14_POCR4_ADDR  0xF0010E34  
#define HWIO_GPIO14_POCR4_GPIO14_POCR4_PC4_SHFT 20
#define HWIO_GPIO14_POCR4_GPIO14_POCR4_PC4_MASK 0x00100000
#define HWIO_GPIO14_POCR4_GPIO14_POCR4_PC5_SHFT 21
#define HWIO_GPIO14_POCR4_GPIO14_POCR4_PC5_MASK 0x00200000
#define HWIO_GPIO14_POCR4_GPIO14_POCR4_PC6_SHFT 22
#define HWIO_GPIO14_POCR4_GPIO14_POCR4_PC6_MASK 0x00400000
#define HWIO_GPIO14_POCR4_GPIO14_POCR4_PC7_SHFT 23
#define HWIO_GPIO14_POCR4_GPIO14_POCR4_PC7_MASK 0x00800000


//--------

#define HWIO_GPIO14_POCR8_ADDR  0xF0010E38  
#define HWIO_GPIO14_POCR8_GPIO14_POCR8_PC8_SHFT 24
#define HWIO_GPIO14_POCR8_GPIO14_POCR8_PC8_MASK 0x01000000
#define HWIO_GPIO14_POCR8_GPIO14_POCR8_PC9_SHFT 25
#define HWIO_GPIO14_POCR8_GPIO14_POCR8_PC9_MASK 0x02000000
#define HWIO_GPIO14_POCR8_GPIO14_POCR8_PC10_SHFT 26
#define HWIO_GPIO14_POCR8_GPIO14_POCR8_PC10_MASK 0x04000000
#define HWIO_GPIO14_POCR8_GPIO14_POCR8_PC11_SHFT 27
#define HWIO_GPIO14_POCR8_GPIO14_POCR8_PC11_MASK 0x08000000


//--------

#define HWIO_GPIO14_POCR12_ADDR  0xF0010E3C  
#define HWIO_GPIO14_POCR12_GPIO14_POCR12_PC12_SHFT 28
#define HWIO_GPIO14_POCR12_GPIO14_POCR12_PC12_MASK 0x10000000
#define HWIO_GPIO14_POCR12_GPIO14_POCR12_PC13_SHFT 29
#define HWIO_GPIO14_POCR12_GPIO14_POCR12_PC13_MASK 0x20000000
#define HWIO_GPIO14_POCR12_GPIO14_POCR12_PC14_SHFT 30
#define HWIO_GPIO14_POCR12_GPIO14_POCR12_PC14_MASK 0x40000000
#define HWIO_GPIO14_POCR12_GPIO14_POCR12_PC15_SHFT 31
#define HWIO_GPIO14_POCR12_GPIO14_POCR12_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO14_PUDEN_ADDR  0xF0010E40  
#define HWIO_GPIO14_PUDEN_GPIO14_PUDEN_PXPUDEN0_SHFT 0
#define HWIO_GPIO14_PUDEN_GPIO14_PUDEN_PXPUDEN0_MASK 0x00000003
#define HWIO_GPIO14_PUDEN_GPIO14_PUDEN_PXPUDEN1_SHFT 2
#define HWIO_GPIO14_PUDEN_GPIO14_PUDEN_PXPUDEN1_MASK 0x0000000c
#define HWIO_GPIO14_PUDEN_GPIO14_PUDEN_PXPUDEN2_SHFT 4
#define HWIO_GPIO14_PUDEN_GPIO14_PUDEN_PXPUDEN2_MASK 0x00000030
#define HWIO_GPIO14_PUDEN_GPIO14_PUDEN_PXPUDEN3_SHFT 6
#define HWIO_GPIO14_PUDEN_GPIO14_PUDEN_PXPUDEN3_MASK 0x000000c0
#define HWIO_GPIO14_PUDEN_GPIO14_PUDEN_PXPUDEN4_SHFT 8
#define HWIO_GPIO14_PUDEN_GPIO14_PUDEN_PXPUDEN4_MASK 0x00000300
#define HWIO_GPIO14_PUDEN_GPIO14_PUDEN_PXPUDEN5_SHFT 10
#define HWIO_GPIO14_PUDEN_GPIO14_PUDEN_PXPUDEN5_MASK 0x00000c00
#define HWIO_GPIO14_PUDEN_GPIO14_PUDEN_PXPUDEN6_SHFT 12
#define HWIO_GPIO14_PUDEN_GPIO14_PUDEN_PXPUDEN6_MASK 0x00003000
#define HWIO_GPIO14_PUDEN_GPIO14_PUDEN_PXPUDEN7_SHFT 14
#define HWIO_GPIO14_PUDEN_GPIO14_PUDEN_PXPUDEN7_MASK 0x0000c000
#define HWIO_GPIO14_PUDEN_GPIO14_PUDEN_PXPUDEN8_SHFT 16
#define HWIO_GPIO14_PUDEN_GPIO14_PUDEN_PXPUDEN8_MASK 0x00030000
#define HWIO_GPIO14_PUDEN_GPIO14_PUDEN_PXPUDEN9_SHFT 18
#define HWIO_GPIO14_PUDEN_GPIO14_PUDEN_PXPUDEN9_MASK 0x000c0000
#define HWIO_GPIO14_PUDEN_GPIO14_PUDEN_PXPUDEN10_SHFT 20
#define HWIO_GPIO14_PUDEN_GPIO14_PUDEN_PXPUDEN10_MASK 0x00300000
#define HWIO_GPIO14_PUDEN_GPIO14_PUDEN_PXPUDEN11_SHFT 22
#define HWIO_GPIO14_PUDEN_GPIO14_PUDEN_PXPUDEN11_MASK 0x00c00000
#define HWIO_GPIO14_PUDEN_GPIO14_PUDEN_PXPUDEN12_SHFT 24
#define HWIO_GPIO14_PUDEN_GPIO14_PUDEN_PXPUDEN12_MASK 0x03000000
#define HWIO_GPIO14_PUDEN_GPIO14_PUDEN_PXPUDEN13_SHFT 26
#define HWIO_GPIO14_PUDEN_GPIO14_PUDEN_PXPUDEN13_MASK 0x0c000000
#define HWIO_GPIO14_PUDEN_GPIO14_PUDEN_PXPUDEN14_SHFT 28
#define HWIO_GPIO14_PUDEN_GPIO14_PUDEN_PXPUDEN14_MASK 0x30000000
#define HWIO_GPIO14_PUDEN_GPIO14_PUDEN_PXPUDEN15_SHFT 30
#define HWIO_GPIO14_PUDEN_GPIO14_PUDEN_PXPUDEN15_MASK 0xc0000000


//--------

#define HWIO_GPIO14_PODR_ADDR  0xF0010E44  
#define HWIO_GPIO14_PODR_GPIO14_PODR_PXPODR0_SHFT 0
#define HWIO_GPIO14_PODR_GPIO14_PODR_PXPODR0_MASK 0x00000003
#define HWIO_GPIO14_PODR_GPIO14_PODR_PXPODR1_SHFT 2
#define HWIO_GPIO14_PODR_GPIO14_PODR_PXPODR1_MASK 0x0000000c
#define HWIO_GPIO14_PODR_GPIO14_PODR_PXPODR2_SHFT 4
#define HWIO_GPIO14_PODR_GPIO14_PODR_PXPODR2_MASK 0x00000030
#define HWIO_GPIO14_PODR_GPIO14_PODR_PXPODR3_SHFT 6
#define HWIO_GPIO14_PODR_GPIO14_PODR_PXPODR3_MASK 0x000000c0
#define HWIO_GPIO14_PODR_GPIO14_PODR_PXPODR4_SHFT 8
#define HWIO_GPIO14_PODR_GPIO14_PODR_PXPODR4_MASK 0x00000300
#define HWIO_GPIO14_PODR_GPIO14_PODR_PXPODR5_SHFT 10
#define HWIO_GPIO14_PODR_GPIO14_PODR_PXPODR5_MASK 0x00000c00
#define HWIO_GPIO14_PODR_GPIO14_PODR_PXPODR6_SHFT 12
#define HWIO_GPIO14_PODR_GPIO14_PODR_PXPODR6_MASK 0x00003000
#define HWIO_GPIO14_PODR_GPIO14_PODR_PXPODR7_SHFT 14
#define HWIO_GPIO14_PODR_GPIO14_PODR_PXPODR7_MASK 0x0000c000
#define HWIO_GPIO14_PODR_GPIO14_PODR_PXPODR8_SHFT 16
#define HWIO_GPIO14_PODR_GPIO14_PODR_PXPODR8_MASK 0x00030000
#define HWIO_GPIO14_PODR_GPIO14_PODR_PXPODR9_SHFT 18
#define HWIO_GPIO14_PODR_GPIO14_PODR_PXPODR9_MASK 0x000c0000
#define HWIO_GPIO14_PODR_GPIO14_PODR_PXPODR10_SHFT 20
#define HWIO_GPIO14_PODR_GPIO14_PODR_PXPODR10_MASK 0x00300000
#define HWIO_GPIO14_PODR_GPIO14_PODR_PXPODR11_SHFT 22
#define HWIO_GPIO14_PODR_GPIO14_PODR_PXPODR11_MASK 0x00c00000
#define HWIO_GPIO14_PODR_GPIO14_PODR_PXPODR12_SHFT 24
#define HWIO_GPIO14_PODR_GPIO14_PODR_PXPODR12_MASK 0x03000000
#define HWIO_GPIO14_PODR_GPIO14_PODR_PXPODR13_SHFT 26
#define HWIO_GPIO14_PODR_GPIO14_PODR_PXPODR13_MASK 0x0c000000
#define HWIO_GPIO14_PODR_GPIO14_PODR_PXPODR14_SHFT 28
#define HWIO_GPIO14_PODR_GPIO14_PODR_PXPODR14_MASK 0x30000000
#define HWIO_GPIO14_PODR_GPIO14_PODR_PXPODR15_SHFT 30
#define HWIO_GPIO14_PODR_GPIO14_PODR_PXPODR15_MASK 0xc0000000


//--------

#define HWIO_GPIO14_PMOD_ADDR  0xF0010E48  
#define HWIO_GPIO14_PMOD_GPIO14_PMOD_PXMOD0_SHFT 0
#define HWIO_GPIO14_PMOD_GPIO14_PMOD_PXMOD0_MASK 0x00000003
#define HWIO_GPIO14_PMOD_GPIO14_PMOD_PXMOD1_SHFT 2
#define HWIO_GPIO14_PMOD_GPIO14_PMOD_PXMOD1_MASK 0x0000000c
#define HWIO_GPIO14_PMOD_GPIO14_PMOD_PXMOD2_SHFT 4
#define HWIO_GPIO14_PMOD_GPIO14_PMOD_PXMOD2_MASK 0x00000030
#define HWIO_GPIO14_PMOD_GPIO14_PMOD_PXMOD3_SHFT 6
#define HWIO_GPIO14_PMOD_GPIO14_PMOD_PXMOD3_MASK 0x000000c0
#define HWIO_GPIO14_PMOD_GPIO14_PMOD_PXMOD4_SHFT 8
#define HWIO_GPIO14_PMOD_GPIO14_PMOD_PXMOD4_MASK 0x00000300
#define HWIO_GPIO14_PMOD_GPIO14_PMOD_PXMOD5_SHFT 10
#define HWIO_GPIO14_PMOD_GPIO14_PMOD_PXMOD5_MASK 0x00000c00
#define HWIO_GPIO14_PMOD_GPIO14_PMOD_PXMOD6_SHFT 12
#define HWIO_GPIO14_PMOD_GPIO14_PMOD_PXMOD6_MASK 0x00003000
#define HWIO_GPIO14_PMOD_GPIO14_PMOD_PXMOD7_SHFT 14
#define HWIO_GPIO14_PMOD_GPIO14_PMOD_PXMOD7_MASK 0x0000c000
#define HWIO_GPIO14_PMOD_GPIO14_PMOD_PXMOD8_SHFT 16
#define HWIO_GPIO14_PMOD_GPIO14_PMOD_PXMOD8_MASK 0x00030000
#define HWIO_GPIO14_PMOD_GPIO14_PMOD_PXMOD9_SHFT 18
#define HWIO_GPIO14_PMOD_GPIO14_PMOD_PXMOD9_MASK 0x000c0000
#define HWIO_GPIO14_PMOD_GPIO14_PMOD_PXMOD10_SHFT 20
#define HWIO_GPIO14_PMOD_GPIO14_PMOD_PXMOD10_MASK 0x00300000
#define HWIO_GPIO14_PMOD_GPIO14_PMOD_PXMOD11_SHFT 22
#define HWIO_GPIO14_PMOD_GPIO14_PMOD_PXMOD11_MASK 0x00c00000
#define HWIO_GPIO14_PMOD_GPIO14_PMOD_PXMOD12_SHFT 24
#define HWIO_GPIO14_PMOD_GPIO14_PMOD_PXMOD12_MASK 0x03000000
#define HWIO_GPIO14_PMOD_GPIO14_PMOD_PXMOD13_SHFT 26
#define HWIO_GPIO14_PMOD_GPIO14_PMOD_PXMOD13_MASK 0x0c000000
#define HWIO_GPIO14_PMOD_GPIO14_PMOD_PXMOD14_SHFT 28
#define HWIO_GPIO14_PMOD_GPIO14_PMOD_PXMOD14_MASK 0x30000000
#define HWIO_GPIO14_PMOD_GPIO14_PMOD_PXMOD15_SHFT 30
#define HWIO_GPIO14_PMOD_GPIO14_PMOD_PXMOD15_MASK 0xc0000000


//--------

#define HWIO_GPIO14_PEROUT0_ADDR  0xF0010E4C  
#define HWIO_GPIO14_PEROUT0_GPIO14_PEROUT0_OUTSEL0_SHFT 0
#define HWIO_GPIO14_PEROUT0_GPIO14_PEROUT0_OUTSEL0_MASK 0x0000000f
#define HWIO_GPIO14_PEROUT0_GPIO14_PEROUT0_OUTSEL1_SHFT 4
#define HWIO_GPIO14_PEROUT0_GPIO14_PEROUT0_OUTSEL1_MASK 0x000000f0
#define HWIO_GPIO14_PEROUT0_GPIO14_PEROUT0_OUTSEL2_SHFT 8
#define HWIO_GPIO14_PEROUT0_GPIO14_PEROUT0_OUTSEL2_MASK 0x00000f00
#define HWIO_GPIO14_PEROUT0_GPIO14_PEROUT0_OUTSEL3_SHFT 12
#define HWIO_GPIO14_PEROUT0_GPIO14_PEROUT0_OUTSEL3_MASK 0x0000f000
#define HWIO_GPIO14_PEROUT0_GPIO14_PEROUT0_OUTSEL4_SHFT 16
#define HWIO_GPIO14_PEROUT0_GPIO14_PEROUT0_OUTSEL4_MASK 0x000f0000
#define HWIO_GPIO14_PEROUT0_GPIO14_PEROUT0_OUTSEL5_SHFT 20
#define HWIO_GPIO14_PEROUT0_GPIO14_PEROUT0_OUTSEL5_MASK 0x00f00000
#define HWIO_GPIO14_PEROUT0_GPIO14_PEROUT0_OUTSEL6_SHFT 24
#define HWIO_GPIO14_PEROUT0_GPIO14_PEROUT0_OUTSEL6_MASK 0x0f000000
#define HWIO_GPIO14_PEROUT0_GPIO14_PEROUT0_OUTSEL7_SHFT 28
#define HWIO_GPIO14_PEROUT0_GPIO14_PEROUT0_OUTSEL7_MASK 0xf0000000


//--------

#define HWIO_GPIO14_PEROUT1_ADDR  0xF0010E50  
#define HWIO_GPIO14_PEROUT1_GPIO14_PEROUT1_OUTSEL8_SHFT 0
#define HWIO_GPIO14_PEROUT1_GPIO14_PEROUT1_OUTSEL8_MASK 0x0000000f
#define HWIO_GPIO14_PEROUT1_GPIO14_PEROUT1_OUTSEL9_SHFT 4
#define HWIO_GPIO14_PEROUT1_GPIO14_PEROUT1_OUTSEL9_MASK 0x000000f0
#define HWIO_GPIO14_PEROUT1_GPIO14_PEROUT1_OUTSEL10_SHFT 8
#define HWIO_GPIO14_PEROUT1_GPIO14_PEROUT1_OUTSEL10_MASK 0x00000f00
#define HWIO_GPIO14_PEROUT1_GPIO14_PEROUT1_OUTSEL11_SHFT 12
#define HWIO_GPIO14_PEROUT1_GPIO14_PEROUT1_OUTSEL11_MASK 0x0000f000
#define HWIO_GPIO14_PEROUT1_GPIO14_PEROUT1_OUTSEL12_SHFT 16
#define HWIO_GPIO14_PEROUT1_GPIO14_PEROUT1_OUTSEL12_MASK 0x000f0000
#define HWIO_GPIO14_PEROUT1_GPIO14_PEROUT1_OUTSEL13_SHFT 20
#define HWIO_GPIO14_PEROUT1_GPIO14_PEROUT1_OUTSEL13_MASK 0x00f00000
#define HWIO_GPIO14_PEROUT1_GPIO14_PEROUT1_OUTSEL14_SHFT 24
#define HWIO_GPIO14_PEROUT1_GPIO14_PEROUT1_OUTSEL14_MASK 0x0f000000
#define HWIO_GPIO14_PEROUT1_GPIO14_PEROUT1_OUTSEL15_SHFT 28
#define HWIO_GPIO14_PEROUT1_GPIO14_PEROUT1_OUTSEL15_MASK 0xf0000000


//--------

#define HWIO_GPIO14_PDR0_ADDR  0xF0010E54  
#define HWIO_GPIO14_PDR0_GPIO14_PDR0_PXPD0_SHFT 0
#define HWIO_GPIO14_PDR0_GPIO14_PDR0_PXPD0_MASK 0x00000003
#define HWIO_GPIO14_PDR0_GPIO14_PDR0_PXPD1_SHFT 4
#define HWIO_GPIO14_PDR0_GPIO14_PDR0_PXPD1_MASK 0x00000030
#define HWIO_GPIO14_PDR0_GPIO14_PDR0_PXPD2_SHFT 8
#define HWIO_GPIO14_PDR0_GPIO14_PDR0_PXPD2_MASK 0x00000300
#define HWIO_GPIO14_PDR0_GPIO14_PDR0_PXPD3_SHFT 12
#define HWIO_GPIO14_PDR0_GPIO14_PDR0_PXPD3_MASK 0x00003000
#define HWIO_GPIO14_PDR0_GPIO14_PDR0_PXPD4_SHFT 16
#define HWIO_GPIO14_PDR0_GPIO14_PDR0_PXPD4_MASK 0x00030000
#define HWIO_GPIO14_PDR0_GPIO14_PDR0_PXPD5_SHFT 20
#define HWIO_GPIO14_PDR0_GPIO14_PDR0_PXPD5_MASK 0x00300000
#define HWIO_GPIO14_PDR0_GPIO14_PDR0_PXPD6_SHFT 24
#define HWIO_GPIO14_PDR0_GPIO14_PDR0_PXPD6_MASK 0x03000000
#define HWIO_GPIO14_PDR0_GPIO14_PDR0_PXPD7_SHFT 28
#define HWIO_GPIO14_PDR0_GPIO14_PDR0_PXPD7_MASK 0x30000000


//--------

#define HWIO_GPIO14_PDR1_ADDR  0xF0010E58  
#define HWIO_GPIO14_PDR1_GPIO14_PDR1_PXPD8_SHFT 0
#define HWIO_GPIO14_PDR1_GPIO14_PDR1_PXPD8_MASK 0x00000003
#define HWIO_GPIO14_PDR1_GPIO14_PDR1_PXPD9_SHFT 4
#define HWIO_GPIO14_PDR1_GPIO14_PDR1_PXPD9_MASK 0x00000030
#define HWIO_GPIO14_PDR1_GPIO14_PDR1_PXPD10_SHFT 8
#define HWIO_GPIO14_PDR1_GPIO14_PDR1_PXPD10_MASK 0x00000300
#define HWIO_GPIO14_PDR1_GPIO14_PDR1_PXPD11_SHFT 12
#define HWIO_GPIO14_PDR1_GPIO14_PDR1_PXPD11_MASK 0x00003000
#define HWIO_GPIO14_PDR1_GPIO14_PDR1_PXPD12_SHFT 16
#define HWIO_GPIO14_PDR1_GPIO14_PDR1_PXPD12_MASK 0x00030000
#define HWIO_GPIO14_PDR1_GPIO14_PDR1_PXPD13_SHFT 20
#define HWIO_GPIO14_PDR1_GPIO14_PDR1_PXPD13_MASK 0x00300000
#define HWIO_GPIO14_PDR1_GPIO14_PDR1_PXPD14_SHFT 24
#define HWIO_GPIO14_PDR1_GPIO14_PDR1_PXPD14_MASK 0x03000000
#define HWIO_GPIO14_PDR1_GPIO14_PDR1_PXPD15_SHFT 28
#define HWIO_GPIO14_PDR1_GPIO14_PDR1_PXPD15_MASK 0x30000000


//--------

#define HWIO_GPIO14_SDE_ADDR  0xF0010E5C  
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEN0_SHFT 0
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEN0_MASK 0x00000001
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEN1_SHFT 1
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEN1_MASK 0x00000002
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEN2_SHFT 2
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEN2_MASK 0x00000004
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEN3_SHFT 3
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEN3_MASK 0x00000008
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEN4_SHFT 4
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEN4_MASK 0x00000010
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEN5_SHFT 5
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEN5_MASK 0x00000020
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEN6_SHFT 6
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEN6_MASK 0x00000040
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEN7_SHFT 7
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEN7_MASK 0x00000080
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEN8_SHFT 8
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEN8_MASK 0x00000100
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEN9_SHFT 9
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEN9_MASK 0x00000200
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEN10_SHFT 10
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEN10_MASK 0x00000400
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEN11_SHFT 11
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEN11_MASK 0x00000800
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEN12_SHFT 12
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEN12_MASK 0x00001000
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEN13_SHFT 13
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEN13_MASK 0x00002000
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEN14_SHFT 14
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEN14_MASK 0x00004000
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEN15_SHFT 15
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEN15_MASK 0x00008000
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEF0_SHFT 16
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEF0_MASK 0x00010000
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEF1_SHFT 17
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEF1_MASK 0x00020000
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEF2_SHFT 18
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEF2_MASK 0x00040000
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEF3_SHFT 19
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEF3_MASK 0x00080000
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEF4_SHFT 20
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEF4_MASK 0x00100000
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEF5_SHFT 21
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEF5_MASK 0x00200000
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEF6_SHFT 22
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEF6_MASK 0x00400000
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEF7_SHFT 23
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEF7_MASK 0x00800000
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEF8_SHFT 24
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEF8_MASK 0x01000000
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEF9_SHFT 25
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEF9_MASK 0x02000000
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEF10_SHFT 26
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEF10_MASK 0x04000000
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEF11_SHFT 27
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEF11_MASK 0x08000000
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEF12_SHFT 28
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEF12_MASK 0x10000000
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEF13_SHFT 29
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEF13_MASK 0x20000000
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEF14_SHFT 30
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEF14_MASK 0x40000000
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEF15_SHFT 31
#define HWIO_GPIO14_SDE_GPIO14_SDE_SDEF15_MASK 0x80000000


//--------

#define HWIO_GPIO14_SDCTL_ADDR  0xF0010E60  
#define HWIO_GPIO14_SDCTL_GPIO14_SDCTL_SWTRIG_SHFT 0
#define HWIO_GPIO14_SDCTL_GPIO14_SDCTL_SWTRIG_MASK 0x00000001
#define HWIO_GPIO14_SDCTL_GPIO14_SDCTL_LINKEN_SHFT 1
#define HWIO_GPIO14_SDCTL_GPIO14_SDCTL_LINKEN_MASK 0x00000002
#define HWIO_GPIO14_SDCTL_GPIO14_SDCTL_PSDEF_SHFT 2
#define HWIO_GPIO14_SDCTL_GPIO14_SDCTL_PSDEF_MASK 0x00000004


//--------

#define HWIO_GPIO14_ESR_ADDR  0xF0010E64  
#define HWIO_GPIO14_ESR_GPIO14_ESR_EN0_SHFT 0
#define HWIO_GPIO14_ESR_GPIO14_ESR_EN0_MASK 0x00000001
#define HWIO_GPIO14_ESR_GPIO14_ESR_EN1_SHFT 1
#define HWIO_GPIO14_ESR_GPIO14_ESR_EN1_MASK 0x00000002
#define HWIO_GPIO14_ESR_GPIO14_ESR_EN2_SHFT 2
#define HWIO_GPIO14_ESR_GPIO14_ESR_EN2_MASK 0x00000004
#define HWIO_GPIO14_ESR_GPIO14_ESR_EN3_SHFT 3
#define HWIO_GPIO14_ESR_GPIO14_ESR_EN3_MASK 0x00000008
#define HWIO_GPIO14_ESR_GPIO14_ESR_EN4_SHFT 4
#define HWIO_GPIO14_ESR_GPIO14_ESR_EN4_MASK 0x00000010
#define HWIO_GPIO14_ESR_GPIO14_ESR_EN5_SHFT 5
#define HWIO_GPIO14_ESR_GPIO14_ESR_EN5_MASK 0x00000020
#define HWIO_GPIO14_ESR_GPIO14_ESR_EN6_SHFT 6
#define HWIO_GPIO14_ESR_GPIO14_ESR_EN6_MASK 0x00000040
#define HWIO_GPIO14_ESR_GPIO14_ESR_EN7_SHFT 7
#define HWIO_GPIO14_ESR_GPIO14_ESR_EN7_MASK 0x00000080
#define HWIO_GPIO14_ESR_GPIO14_ESR_EN8_SHFT 8
#define HWIO_GPIO14_ESR_GPIO14_ESR_EN8_MASK 0x00000100
#define HWIO_GPIO14_ESR_GPIO14_ESR_EN9_SHFT 9
#define HWIO_GPIO14_ESR_GPIO14_ESR_EN9_MASK 0x00000200
#define HWIO_GPIO14_ESR_GPIO14_ESR_EN10_SHFT 10
#define HWIO_GPIO14_ESR_GPIO14_ESR_EN10_MASK 0x00000400
#define HWIO_GPIO14_ESR_GPIO14_ESR_EN11_SHFT 11
#define HWIO_GPIO14_ESR_GPIO14_ESR_EN11_MASK 0x00000800
#define HWIO_GPIO14_ESR_GPIO14_ESR_EN12_SHFT 12
#define HWIO_GPIO14_ESR_GPIO14_ESR_EN12_MASK 0x00001000
#define HWIO_GPIO14_ESR_GPIO14_ESR_EN13_SHFT 13
#define HWIO_GPIO14_ESR_GPIO14_ESR_EN13_MASK 0x00002000
#define HWIO_GPIO14_ESR_GPIO14_ESR_EN14_SHFT 14
#define HWIO_GPIO14_ESR_GPIO14_ESR_EN14_MASK 0x00004000
#define HWIO_GPIO14_ESR_GPIO14_ESR_EN15_SHFT 15
#define HWIO_GPIO14_ESR_GPIO14_ESR_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO14_LOCK_ADDR  0xF0010E68  
#define HWIO_GPIO14_LOCK_GPIO14_LOCK_P0LCK_SHFT 0
#define HWIO_GPIO14_LOCK_GPIO14_LOCK_P0LCK_MASK 0x00000001
#define HWIO_GPIO14_LOCK_GPIO14_LOCK_P1LCK_SHFT 1
#define HWIO_GPIO14_LOCK_GPIO14_LOCK_P1LCK_MASK 0x00000002
#define HWIO_GPIO14_LOCK_GPIO14_LOCK_P2LCK_SHFT 2
#define HWIO_GPIO14_LOCK_GPIO14_LOCK_P2LCK_MASK 0x00000004
#define HWIO_GPIO14_LOCK_GPIO14_LOCK_P3LCK_SHFT 3
#define HWIO_GPIO14_LOCK_GPIO14_LOCK_P3LCK_MASK 0x00000008
#define HWIO_GPIO14_LOCK_GPIO14_LOCK_P4LCK_SHFT 4
#define HWIO_GPIO14_LOCK_GPIO14_LOCK_P4LCK_MASK 0x00000010
#define HWIO_GPIO14_LOCK_GPIO14_LOCK_P5LCK_SHFT 5
#define HWIO_GPIO14_LOCK_GPIO14_LOCK_P5LCK_MASK 0x00000020
#define HWIO_GPIO14_LOCK_GPIO14_LOCK_P6LCK_SHFT 6
#define HWIO_GPIO14_LOCK_GPIO14_LOCK_P6LCK_MASK 0x00000040
#define HWIO_GPIO14_LOCK_GPIO14_LOCK_P7LCK_SHFT 7
#define HWIO_GPIO14_LOCK_GPIO14_LOCK_P7LCK_MASK 0x00000080
#define HWIO_GPIO14_LOCK_GPIO14_LOCK_P8LCK_SHFT 8
#define HWIO_GPIO14_LOCK_GPIO14_LOCK_P8LCK_MASK 0x00000100
#define HWIO_GPIO14_LOCK_GPIO14_LOCK_P9LCK_SHFT 9
#define HWIO_GPIO14_LOCK_GPIO14_LOCK_P9LCK_MASK 0x00000200
#define HWIO_GPIO14_LOCK_GPIO14_LOCK_P10LCK_SHFT 10
#define HWIO_GPIO14_LOCK_GPIO14_LOCK_P10LCK_MASK 0x00000400
#define HWIO_GPIO14_LOCK_GPIO14_LOCK_P11LCK_SHFT 11
#define HWIO_GPIO14_LOCK_GPIO14_LOCK_P11LCK_MASK 0x00000800
#define HWIO_GPIO14_LOCK_GPIO14_LOCK_P12LCK_SHFT 12
#define HWIO_GPIO14_LOCK_GPIO14_LOCK_P12LCK_MASK 0x00001000
#define HWIO_GPIO14_LOCK_GPIO14_LOCK_P13LCK_SHFT 13
#define HWIO_GPIO14_LOCK_GPIO14_LOCK_P13LCK_MASK 0x00002000
#define HWIO_GPIO14_LOCK_GPIO14_LOCK_P14LCK_SHFT 14
#define HWIO_GPIO14_LOCK_GPIO14_LOCK_P14LCK_MASK 0x00004000
#define HWIO_GPIO14_LOCK_GPIO14_LOCK_P15LCK_SHFT 15
#define HWIO_GPIO14_LOCK_GPIO14_LOCK_P15LCK_MASK 0x00008000
#define HWIO_GPIO14_LOCK_GPIO14_LOCK_PXLCKKEY_SHFT 16
#define HWIO_GPIO14_LOCK_GPIO14_LOCK_PXLCKKEY_MASK 0xffff0000


//--------

#define HWIO_GPIO14_SDETRMOD_ADDR  0xF0010E6C  
#define HWIO_GPIO14_SDETRMOD_GPIO14_SDETRMOD_TGSEL0_SHFT 0
#define HWIO_GPIO14_SDETRMOD_GPIO14_SDETRMOD_TGSEL0_MASK 0x00000001
#define HWIO_GPIO14_SDETRMOD_GPIO14_SDETRMOD_TGSEL1_SHFT 1
#define HWIO_GPIO14_SDETRMOD_GPIO14_SDETRMOD_TGSEL1_MASK 0x00000002
#define HWIO_GPIO14_SDETRMOD_GPIO14_SDETRMOD_TGSEL2_SHFT 2
#define HWIO_GPIO14_SDETRMOD_GPIO14_SDETRMOD_TGSEL2_MASK 0x00000004
#define HWIO_GPIO14_SDETRMOD_GPIO14_SDETRMOD_TGSEL3_SHFT 3
#define HWIO_GPIO14_SDETRMOD_GPIO14_SDETRMOD_TGSEL3_MASK 0x00000008
#define HWIO_GPIO14_SDETRMOD_GPIO14_SDETRMOD_TGSEL4_SHFT 4
#define HWIO_GPIO14_SDETRMOD_GPIO14_SDETRMOD_TGSEL4_MASK 0x00000010
#define HWIO_GPIO14_SDETRMOD_GPIO14_SDETRMOD_TGSEL5_SHFT 5
#define HWIO_GPIO14_SDETRMOD_GPIO14_SDETRMOD_TGSEL5_MASK 0x00000020
#define HWIO_GPIO14_SDETRMOD_GPIO14_SDETRMOD_TGSEL6_SHFT 6
#define HWIO_GPIO14_SDETRMOD_GPIO14_SDETRMOD_TGSEL6_MASK 0x00000040
#define HWIO_GPIO14_SDETRMOD_GPIO14_SDETRMOD_TGSEL7_SHFT 7
#define HWIO_GPIO14_SDETRMOD_GPIO14_SDETRMOD_TGSEL7_MASK 0x00000080
#define HWIO_GPIO14_SDETRMOD_GPIO14_SDETRMOD_TGSEL8_SHFT 8
#define HWIO_GPIO14_SDETRMOD_GPIO14_SDETRMOD_TGSEL8_MASK 0x00000100
#define HWIO_GPIO14_SDETRMOD_GPIO14_SDETRMOD_TGSEL9_SHFT 9
#define HWIO_GPIO14_SDETRMOD_GPIO14_SDETRMOD_TGSEL9_MASK 0x00000200
#define HWIO_GPIO14_SDETRMOD_GPIO14_SDETRMOD_TGSEL10_SHFT 10
#define HWIO_GPIO14_SDETRMOD_GPIO14_SDETRMOD_TGSEL10_MASK 0x00000400
#define HWIO_GPIO14_SDETRMOD_GPIO14_SDETRMOD_TGSEL11_SHFT 11
#define HWIO_GPIO14_SDETRMOD_GPIO14_SDETRMOD_TGSEL11_MASK 0x00000800
#define HWIO_GPIO14_SDETRMOD_GPIO14_SDETRMOD_TGSEL12_SHFT 12
#define HWIO_GPIO14_SDETRMOD_GPIO14_SDETRMOD_TGSEL12_MASK 0x00001000
#define HWIO_GPIO14_SDETRMOD_GPIO14_SDETRMOD_TGSEL13_SHFT 13
#define HWIO_GPIO14_SDETRMOD_GPIO14_SDETRMOD_TGSEL13_MASK 0x00002000
#define HWIO_GPIO14_SDETRMOD_GPIO14_SDETRMOD_TGSEL14_SHFT 14
#define HWIO_GPIO14_SDETRMOD_GPIO14_SDETRMOD_TGSEL14_MASK 0x00004000
#define HWIO_GPIO14_SDETRMOD_GPIO14_SDETRMOD_TGSEL15_SHFT 15
#define HWIO_GPIO14_SDETRMOD_GPIO14_SDETRMOD_TGSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO14_PCSR_ADDR  0xF0010E70  
#define HWIO_GPIO14_PCSR_GPIO14_PCSR_SEL0_SHFT 0
#define HWIO_GPIO14_PCSR_GPIO14_PCSR_SEL0_MASK 0x00000001
#define HWIO_GPIO14_PCSR_GPIO14_PCSR_SEL1_SHFT 1
#define HWIO_GPIO14_PCSR_GPIO14_PCSR_SEL1_MASK 0x00000002
#define HWIO_GPIO14_PCSR_GPIO14_PCSR_SEL2_SHFT 2
#define HWIO_GPIO14_PCSR_GPIO14_PCSR_SEL2_MASK 0x00000004
#define HWIO_GPIO14_PCSR_GPIO14_PCSR_SEL3_SHFT 3
#define HWIO_GPIO14_PCSR_GPIO14_PCSR_SEL3_MASK 0x00000008
#define HWIO_GPIO14_PCSR_GPIO14_PCSR_SEL4_SHFT 4
#define HWIO_GPIO14_PCSR_GPIO14_PCSR_SEL4_MASK 0x00000010
#define HWIO_GPIO14_PCSR_GPIO14_PCSR_SEL5_SHFT 5
#define HWIO_GPIO14_PCSR_GPIO14_PCSR_SEL5_MASK 0x00000020
#define HWIO_GPIO14_PCSR_GPIO14_PCSR_SEL6_SHFT 6
#define HWIO_GPIO14_PCSR_GPIO14_PCSR_SEL6_MASK 0x00000040
#define HWIO_GPIO14_PCSR_GPIO14_PCSR_SEL7_SHFT 7
#define HWIO_GPIO14_PCSR_GPIO14_PCSR_SEL7_MASK 0x00000080
#define HWIO_GPIO14_PCSR_GPIO14_PCSR_SEL8_SHFT 8
#define HWIO_GPIO14_PCSR_GPIO14_PCSR_SEL8_MASK 0x00000100
#define HWIO_GPIO14_PCSR_GPIO14_PCSR_SEL9_SHFT 9
#define HWIO_GPIO14_PCSR_GPIO14_PCSR_SEL9_MASK 0x00000200
#define HWIO_GPIO14_PCSR_GPIO14_PCSR_SEL10_SHFT 10
#define HWIO_GPIO14_PCSR_GPIO14_PCSR_SEL10_MASK 0x00000400
#define HWIO_GPIO14_PCSR_GPIO14_PCSR_SEL11_SHFT 11
#define HWIO_GPIO14_PCSR_GPIO14_PCSR_SEL11_MASK 0x00000800
#define HWIO_GPIO14_PCSR_GPIO14_PCSR_SEL12_SHFT 12
#define HWIO_GPIO14_PCSR_GPIO14_PCSR_SEL12_MASK 0x00001000
#define HWIO_GPIO14_PCSR_GPIO14_PCSR_SEL13_SHFT 13
#define HWIO_GPIO14_PCSR_GPIO14_PCSR_SEL13_MASK 0x00002000
#define HWIO_GPIO14_PCSR_GPIO14_PCSR_SEL14_SHFT 14
#define HWIO_GPIO14_PCSR_GPIO14_PCSR_SEL14_MASK 0x00004000
#define HWIO_GPIO14_PCSR_GPIO14_PCSR_SEL15_SHFT 15
#define HWIO_GPIO14_PCSR_GPIO14_PCSR_SEL15_MASK 0x00008000


//--------

#define HWIO_GPIO14_INEN_ADDR  0xF0010E74  
#define HWIO_GPIO14_INEN_GPIO14_INEN_EN0_SHFT 0
#define HWIO_GPIO14_INEN_GPIO14_INEN_EN0_MASK 0x00000001
#define HWIO_GPIO14_INEN_GPIO14_INEN_EN1_SHFT 1
#define HWIO_GPIO14_INEN_GPIO14_INEN_EN1_MASK 0x00000002
#define HWIO_GPIO14_INEN_GPIO14_INEN_EN2_SHFT 2
#define HWIO_GPIO14_INEN_GPIO14_INEN_EN2_MASK 0x00000004
#define HWIO_GPIO14_INEN_GPIO14_INEN_EN3_SHFT 3
#define HWIO_GPIO14_INEN_GPIO14_INEN_EN3_MASK 0x00000008
#define HWIO_GPIO14_INEN_GPIO14_INEN_EN4_SHFT 4
#define HWIO_GPIO14_INEN_GPIO14_INEN_EN4_MASK 0x00000010
#define HWIO_GPIO14_INEN_GPIO14_INEN_EN5_SHFT 5
#define HWIO_GPIO14_INEN_GPIO14_INEN_EN5_MASK 0x00000020
#define HWIO_GPIO14_INEN_GPIO14_INEN_EN6_SHFT 6
#define HWIO_GPIO14_INEN_GPIO14_INEN_EN6_MASK 0x00000040
#define HWIO_GPIO14_INEN_GPIO14_INEN_EN7_SHFT 7
#define HWIO_GPIO14_INEN_GPIO14_INEN_EN7_MASK 0x00000080
#define HWIO_GPIO14_INEN_GPIO14_INEN_EN8_SHFT 8
#define HWIO_GPIO14_INEN_GPIO14_INEN_EN8_MASK 0x00000100
#define HWIO_GPIO14_INEN_GPIO14_INEN_EN9_SHFT 9
#define HWIO_GPIO14_INEN_GPIO14_INEN_EN9_MASK 0x00000200
#define HWIO_GPIO14_INEN_GPIO14_INEN_EN10_SHFT 10
#define HWIO_GPIO14_INEN_GPIO14_INEN_EN10_MASK 0x00000400
#define HWIO_GPIO14_INEN_GPIO14_INEN_EN11_SHFT 11
#define HWIO_GPIO14_INEN_GPIO14_INEN_EN11_MASK 0x00000800
#define HWIO_GPIO14_INEN_GPIO14_INEN_EN12_SHFT 12
#define HWIO_GPIO14_INEN_GPIO14_INEN_EN12_MASK 0x00001000
#define HWIO_GPIO14_INEN_GPIO14_INEN_EN13_SHFT 13
#define HWIO_GPIO14_INEN_GPIO14_INEN_EN13_MASK 0x00002000
#define HWIO_GPIO14_INEN_GPIO14_INEN_EN14_SHFT 14
#define HWIO_GPIO14_INEN_GPIO14_INEN_EN14_MASK 0x00004000
#define HWIO_GPIO14_INEN_GPIO14_INEN_EN15_SHFT 15
#define HWIO_GPIO14_INEN_GPIO14_INEN_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO14_PUDRST_ADDR  0xF0010E78  
#define HWIO_GPIO14_PUDRST_GPIO14_PUDRST_PDSEL0_SHFT 0
#define HWIO_GPIO14_PUDRST_GPIO14_PUDRST_PDSEL0_MASK 0x00000001
#define HWIO_GPIO14_PUDRST_GPIO14_PUDRST_PDSEL1_SHFT 1
#define HWIO_GPIO14_PUDRST_GPIO14_PUDRST_PDSEL1_MASK 0x00000002
#define HWIO_GPIO14_PUDRST_GPIO14_PUDRST_PDSEL2_SHFT 2
#define HWIO_GPIO14_PUDRST_GPIO14_PUDRST_PDSEL2_MASK 0x00000004
#define HWIO_GPIO14_PUDRST_GPIO14_PUDRST_PDSEL3_SHFT 3
#define HWIO_GPIO14_PUDRST_GPIO14_PUDRST_PDSEL3_MASK 0x00000008
#define HWIO_GPIO14_PUDRST_GPIO14_PUDRST_PDSEL4_SHFT 4
#define HWIO_GPIO14_PUDRST_GPIO14_PUDRST_PDSEL4_MASK 0x00000010
#define HWIO_GPIO14_PUDRST_GPIO14_PUDRST_PDSEL5_SHFT 5
#define HWIO_GPIO14_PUDRST_GPIO14_PUDRST_PDSEL5_MASK 0x00000020
#define HWIO_GPIO14_PUDRST_GPIO14_PUDRST_PDSEL6_SHFT 6
#define HWIO_GPIO14_PUDRST_GPIO14_PUDRST_PDSEL6_MASK 0x00000040
#define HWIO_GPIO14_PUDRST_GPIO14_PUDRST_PDSEL7_SHFT 7
#define HWIO_GPIO14_PUDRST_GPIO14_PUDRST_PDSEL7_MASK 0x00000080
#define HWIO_GPIO14_PUDRST_GPIO14_PUDRST_PDSEL8_SHFT 8
#define HWIO_GPIO14_PUDRST_GPIO14_PUDRST_PDSEL8_MASK 0x00000100
#define HWIO_GPIO14_PUDRST_GPIO14_PUDRST_PDSEL9_SHFT 9
#define HWIO_GPIO14_PUDRST_GPIO14_PUDRST_PDSEL9_MASK 0x00000200
#define HWIO_GPIO14_PUDRST_GPIO14_PUDRST_PDSEL10_SHFT 10
#define HWIO_GPIO14_PUDRST_GPIO14_PUDRST_PDSEL10_MASK 0x00000400
#define HWIO_GPIO14_PUDRST_GPIO14_PUDRST_PDSEL11_SHFT 11
#define HWIO_GPIO14_PUDRST_GPIO14_PUDRST_PDSEL11_MASK 0x00000800
#define HWIO_GPIO14_PUDRST_GPIO14_PUDRST_PDSEL12_SHFT 12
#define HWIO_GPIO14_PUDRST_GPIO14_PUDRST_PDSEL12_MASK 0x00001000
#define HWIO_GPIO14_PUDRST_GPIO14_PUDRST_PDSEL13_SHFT 13
#define HWIO_GPIO14_PUDRST_GPIO14_PUDRST_PDSEL13_MASK 0x00002000
#define HWIO_GPIO14_PUDRST_GPIO14_PUDRST_PDSEL14_SHFT 14
#define HWIO_GPIO14_PUDRST_GPIO14_PUDRST_PDSEL14_MASK 0x00004000
#define HWIO_GPIO14_PUDRST_GPIO14_PUDRST_PDSEL15_SHFT 15
#define HWIO_GPIO14_PUDRST_GPIO14_PUDRST_PDSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO15_INFO_ADDR  0xF0010F00  
#define HWIO_GPIO15_INFO_GPIO15_INFO_MODREV_SHFT 0
#define HWIO_GPIO15_INFO_GPIO15_INFO_MODREV_MASK 0x000000ff
#define HWIO_GPIO15_INFO_GPIO15_INFO_MODTYPE_SHFT 8
#define HWIO_GPIO15_INFO_GPIO15_INFO_MODTYPE_MASK 0x0000ff00
#define HWIO_GPIO15_INFO_GPIO15_INFO_MODNUMBER_SHFT 16
#define HWIO_GPIO15_INFO_GPIO15_INFO_MODNUMBER_MASK 0xffff0000


//--------

#define HWIO_GPIO15_ACES0_ADDR  0xF0010F04  
#define HWIO_GPIO15_ACES0_GPIO15_ACES0_EN0_SHFT 0
#define HWIO_GPIO15_ACES0_GPIO15_ACES0_EN0_MASK 0x00000001
#define HWIO_GPIO15_ACES0_GPIO15_ACES0_EN1_SHFT 1
#define HWIO_GPIO15_ACES0_GPIO15_ACES0_EN1_MASK 0x00000002
#define HWIO_GPIO15_ACES0_GPIO15_ACES0_EN2_SHFT 2
#define HWIO_GPIO15_ACES0_GPIO15_ACES0_EN2_MASK 0x00000004
#define HWIO_GPIO15_ACES0_GPIO15_ACES0_EN3_SHFT 3
#define HWIO_GPIO15_ACES0_GPIO15_ACES0_EN3_MASK 0x00000008
#define HWIO_GPIO15_ACES0_GPIO15_ACES0_EN4_SHFT 4
#define HWIO_GPIO15_ACES0_GPIO15_ACES0_EN4_MASK 0x00000010
#define HWIO_GPIO15_ACES0_GPIO15_ACES0_EN5_SHFT 5
#define HWIO_GPIO15_ACES0_GPIO15_ACES0_EN5_MASK 0x00000020
#define HWIO_GPIO15_ACES0_GPIO15_ACES0_EN6_SHFT 6
#define HWIO_GPIO15_ACES0_GPIO15_ACES0_EN6_MASK 0x00000040
#define HWIO_GPIO15_ACES0_GPIO15_ACES0_EN7_SHFT 7
#define HWIO_GPIO15_ACES0_GPIO15_ACES0_EN7_MASK 0x00000080
#define HWIO_GPIO15_ACES0_GPIO15_ACES0_EN8_SHFT 8
#define HWIO_GPIO15_ACES0_GPIO15_ACES0_EN8_MASK 0x00000100
#define HWIO_GPIO15_ACES0_GPIO15_ACES0_EN9_SHFT 9
#define HWIO_GPIO15_ACES0_GPIO15_ACES0_EN9_MASK 0x00000200
#define HWIO_GPIO15_ACES0_GPIO15_ACES0_EN10_SHFT 10
#define HWIO_GPIO15_ACES0_GPIO15_ACES0_EN10_MASK 0x00000400
#define HWIO_GPIO15_ACES0_GPIO15_ACES0_EN11_SHFT 11
#define HWIO_GPIO15_ACES0_GPIO15_ACES0_EN11_MASK 0x00000800
#define HWIO_GPIO15_ACES0_GPIO15_ACES0_EN12_SHFT 12
#define HWIO_GPIO15_ACES0_GPIO15_ACES0_EN12_MASK 0x00001000
#define HWIO_GPIO15_ACES0_GPIO15_ACES0_EN13_SHFT 13
#define HWIO_GPIO15_ACES0_GPIO15_ACES0_EN13_MASK 0x00002000
#define HWIO_GPIO15_ACES0_GPIO15_ACES0_EN14_SHFT 14
#define HWIO_GPIO15_ACES0_GPIO15_ACES0_EN14_MASK 0x00004000
#define HWIO_GPIO15_ACES0_GPIO15_ACES0_EN15_SHFT 15
#define HWIO_GPIO15_ACES0_GPIO15_ACES0_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO15_ACES1_ADDR  0xF0010F08  


//--------

#define HWIO_GPIO15_PIR_ADDR  0xF0010F0C  
#define HWIO_GPIO15_PIR_GPIO15_PIR_PXPIR0_SHFT 0
#define HWIO_GPIO15_PIR_GPIO15_PIR_PXPIR0_MASK 0x00000001
#define HWIO_GPIO15_PIR_GPIO15_PIR_PXPIR1_SHFT 1
#define HWIO_GPIO15_PIR_GPIO15_PIR_PXPIR1_MASK 0x00000002
#define HWIO_GPIO15_PIR_GPIO15_PIR_PXPIR2_SHFT 2
#define HWIO_GPIO15_PIR_GPIO15_PIR_PXPIR2_MASK 0x00000004
#define HWIO_GPIO15_PIR_GPIO15_PIR_PXPIR3_SHFT 3
#define HWIO_GPIO15_PIR_GPIO15_PIR_PXPIR3_MASK 0x00000008
#define HWIO_GPIO15_PIR_GPIO15_PIR_PXPIR4_SHFT 4
#define HWIO_GPIO15_PIR_GPIO15_PIR_PXPIR4_MASK 0x00000010
#define HWIO_GPIO15_PIR_GPIO15_PIR_PXPIR5_SHFT 5
#define HWIO_GPIO15_PIR_GPIO15_PIR_PXPIR5_MASK 0x00000020
#define HWIO_GPIO15_PIR_GPIO15_PIR_PXPIR6_SHFT 6
#define HWIO_GPIO15_PIR_GPIO15_PIR_PXPIR6_MASK 0x00000040
#define HWIO_GPIO15_PIR_GPIO15_PIR_PXPIR7_SHFT 7
#define HWIO_GPIO15_PIR_GPIO15_PIR_PXPIR7_MASK 0x00000080
#define HWIO_GPIO15_PIR_GPIO15_PIR_PXPIR8_SHFT 8
#define HWIO_GPIO15_PIR_GPIO15_PIR_PXPIR8_MASK 0x00000100
#define HWIO_GPIO15_PIR_GPIO15_PIR_PXPIR9_SHFT 9
#define HWIO_GPIO15_PIR_GPIO15_PIR_PXPIR9_MASK 0x00000200
#define HWIO_GPIO15_PIR_GPIO15_PIR_PXPIR10_SHFT 10
#define HWIO_GPIO15_PIR_GPIO15_PIR_PXPIR10_MASK 0x00000400
#define HWIO_GPIO15_PIR_GPIO15_PIR_PXPIR11_SHFT 11
#define HWIO_GPIO15_PIR_GPIO15_PIR_PXPIR11_MASK 0x00000800
#define HWIO_GPIO15_PIR_GPIO15_PIR_PXPIR12_SHFT 12
#define HWIO_GPIO15_PIR_GPIO15_PIR_PXPIR12_MASK 0x00001000
#define HWIO_GPIO15_PIR_GPIO15_PIR_PXPIR13_SHFT 13
#define HWIO_GPIO15_PIR_GPIO15_PIR_PXPIR13_MASK 0x00002000
#define HWIO_GPIO15_PIR_GPIO15_PIR_PXPIR14_SHFT 14
#define HWIO_GPIO15_PIR_GPIO15_PIR_PXPIR14_MASK 0x00004000
#define HWIO_GPIO15_PIR_GPIO15_PIR_PXPIR15_SHFT 15
#define HWIO_GPIO15_PIR_GPIO15_PIR_PXPIR15_MASK 0x00008000


//--------

#define HWIO_GPIO15_POR_ADDR  0xF0010F10  
#define HWIO_GPIO15_POR_GPIO15_POR_PXPOR0_SHFT 0
#define HWIO_GPIO15_POR_GPIO15_POR_PXPOR0_MASK 0x00000001
#define HWIO_GPIO15_POR_GPIO15_POR_PXPOR1_SHFT 1
#define HWIO_GPIO15_POR_GPIO15_POR_PXPOR1_MASK 0x00000002
#define HWIO_GPIO15_POR_GPIO15_POR_PXPOR2_SHFT 2
#define HWIO_GPIO15_POR_GPIO15_POR_PXPOR2_MASK 0x00000004
#define HWIO_GPIO15_POR_GPIO15_POR_PXPOR3_SHFT 3
#define HWIO_GPIO15_POR_GPIO15_POR_PXPOR3_MASK 0x00000008
#define HWIO_GPIO15_POR_GPIO15_POR_PXPOR4_SHFT 4
#define HWIO_GPIO15_POR_GPIO15_POR_PXPOR4_MASK 0x00000010
#define HWIO_GPIO15_POR_GPIO15_POR_PXPOR5_SHFT 5
#define HWIO_GPIO15_POR_GPIO15_POR_PXPOR5_MASK 0x00000020
#define HWIO_GPIO15_POR_GPIO15_POR_PXPOR6_SHFT 6
#define HWIO_GPIO15_POR_GPIO15_POR_PXPOR6_MASK 0x00000040
#define HWIO_GPIO15_POR_GPIO15_POR_PXPOR7_SHFT 7
#define HWIO_GPIO15_POR_GPIO15_POR_PXPOR7_MASK 0x00000080
#define HWIO_GPIO15_POR_GPIO15_POR_PXPOR8_SHFT 8
#define HWIO_GPIO15_POR_GPIO15_POR_PXPOR8_MASK 0x00000100
#define HWIO_GPIO15_POR_GPIO15_POR_PXPOR9_SHFT 9
#define HWIO_GPIO15_POR_GPIO15_POR_PXPOR9_MASK 0x00000200
#define HWIO_GPIO15_POR_GPIO15_POR_PXPOR10_SHFT 10
#define HWIO_GPIO15_POR_GPIO15_POR_PXPOR10_MASK 0x00000400
#define HWIO_GPIO15_POR_GPIO15_POR_PXPOR11_SHFT 11
#define HWIO_GPIO15_POR_GPIO15_POR_PXPOR11_MASK 0x00000800
#define HWIO_GPIO15_POR_GPIO15_POR_PXPOR12_SHFT 12
#define HWIO_GPIO15_POR_GPIO15_POR_PXPOR12_MASK 0x00001000
#define HWIO_GPIO15_POR_GPIO15_POR_PXPOR13_SHFT 13
#define HWIO_GPIO15_POR_GPIO15_POR_PXPOR13_MASK 0x00002000
#define HWIO_GPIO15_POR_GPIO15_POR_PXPOR14_SHFT 14
#define HWIO_GPIO15_POR_GPIO15_POR_PXPOR14_MASK 0x00004000
#define HWIO_GPIO15_POR_GPIO15_POR_PXPOR15_SHFT 15
#define HWIO_GPIO15_POR_GPIO15_POR_PXPOR15_MASK 0x00008000


//--------

#define HWIO_GPIO15_POSCR_ADDR  0xF0010F14  
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PS0_SHFT 0
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PS0_MASK 0x00000001
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PS1_SHFT 1
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PS1_MASK 0x00000002
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PS2_SHFT 2
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PS2_MASK 0x00000004
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PS3_SHFT 3
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PS3_MASK 0x00000008
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PS4_SHFT 4
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PS4_MASK 0x00000010
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PS5_SHFT 5
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PS5_MASK 0x00000020
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PS6_SHFT 6
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PS6_MASK 0x00000040
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PS7_SHFT 7
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PS7_MASK 0x00000080
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PS8_SHFT 8
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PS8_MASK 0x00000100
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PS9_SHFT 9
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PS9_MASK 0x00000200
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PS10_SHFT 10
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PS10_MASK 0x00000400
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PS11_SHFT 11
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PS11_MASK 0x00000800
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PS12_SHFT 12
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PS12_MASK 0x00001000
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PS13_SHFT 13
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PS13_MASK 0x00002000
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PS14_SHFT 14
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PS14_MASK 0x00004000
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PS15_SHFT 15
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PS15_MASK 0x00008000
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PC0_SHFT 16
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PC0_MASK 0x00010000
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PC1_SHFT 17
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PC1_MASK 0x00020000
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PC2_SHFT 18
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PC2_MASK 0x00040000
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PC3_SHFT 19
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PC3_MASK 0x00080000
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PC4_SHFT 20
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PC4_MASK 0x00100000
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PC5_SHFT 21
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PC5_MASK 0x00200000
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PC6_SHFT 22
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PC6_MASK 0x00400000
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PC7_SHFT 23
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PC7_MASK 0x00800000
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PC8_SHFT 24
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PC8_MASK 0x01000000
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PC9_SHFT 25
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PC9_MASK 0x02000000
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PC10_SHFT 26
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PC10_MASK 0x04000000
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PC11_SHFT 27
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PC11_MASK 0x08000000
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PC12_SHFT 28
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PC12_MASK 0x10000000
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PC13_SHFT 29
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PC13_MASK 0x20000000
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PC14_SHFT 30
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PC14_MASK 0x40000000
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PC15_SHFT 31
#define HWIO_GPIO15_POSCR_GPIO15_POSCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO15_POSR_ADDR  0xF0010F18  
#define HWIO_GPIO15_POSR_GPIO15_POSR_PS0_SHFT 0
#define HWIO_GPIO15_POSR_GPIO15_POSR_PS0_MASK 0x00000001
#define HWIO_GPIO15_POSR_GPIO15_POSR_PS1_SHFT 1
#define HWIO_GPIO15_POSR_GPIO15_POSR_PS1_MASK 0x00000002
#define HWIO_GPIO15_POSR_GPIO15_POSR_PS2_SHFT 2
#define HWIO_GPIO15_POSR_GPIO15_POSR_PS2_MASK 0x00000004
#define HWIO_GPIO15_POSR_GPIO15_POSR_PS3_SHFT 3
#define HWIO_GPIO15_POSR_GPIO15_POSR_PS3_MASK 0x00000008
#define HWIO_GPIO15_POSR_GPIO15_POSR_PS4_SHFT 4
#define HWIO_GPIO15_POSR_GPIO15_POSR_PS4_MASK 0x00000010
#define HWIO_GPIO15_POSR_GPIO15_POSR_PS5_SHFT 5
#define HWIO_GPIO15_POSR_GPIO15_POSR_PS5_MASK 0x00000020
#define HWIO_GPIO15_POSR_GPIO15_POSR_PS6_SHFT 6
#define HWIO_GPIO15_POSR_GPIO15_POSR_PS6_MASK 0x00000040
#define HWIO_GPIO15_POSR_GPIO15_POSR_PS7_SHFT 7
#define HWIO_GPIO15_POSR_GPIO15_POSR_PS7_MASK 0x00000080
#define HWIO_GPIO15_POSR_GPIO15_POSR_PS8_SHFT 8
#define HWIO_GPIO15_POSR_GPIO15_POSR_PS8_MASK 0x00000100
#define HWIO_GPIO15_POSR_GPIO15_POSR_PS9_SHFT 9
#define HWIO_GPIO15_POSR_GPIO15_POSR_PS9_MASK 0x00000200
#define HWIO_GPIO15_POSR_GPIO15_POSR_PS10_SHFT 10
#define HWIO_GPIO15_POSR_GPIO15_POSR_PS10_MASK 0x00000400
#define HWIO_GPIO15_POSR_GPIO15_POSR_PS11_SHFT 11
#define HWIO_GPIO15_POSR_GPIO15_POSR_PS11_MASK 0x00000800
#define HWIO_GPIO15_POSR_GPIO15_POSR_PS12_SHFT 12
#define HWIO_GPIO15_POSR_GPIO15_POSR_PS12_MASK 0x00001000
#define HWIO_GPIO15_POSR_GPIO15_POSR_PS13_SHFT 13
#define HWIO_GPIO15_POSR_GPIO15_POSR_PS13_MASK 0x00002000
#define HWIO_GPIO15_POSR_GPIO15_POSR_PS14_SHFT 14
#define HWIO_GPIO15_POSR_GPIO15_POSR_PS14_MASK 0x00004000
#define HWIO_GPIO15_POSR_GPIO15_POSR_PS15_SHFT 15
#define HWIO_GPIO15_POSR_GPIO15_POSR_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO15_POSR0_ADDR  0xF0010F1C  
#define HWIO_GPIO15_POSR0_GPIO15_POSR0_PS0_SHFT 0
#define HWIO_GPIO15_POSR0_GPIO15_POSR0_PS0_MASK 0x00000001
#define HWIO_GPIO15_POSR0_GPIO15_POSR0_PS1_SHFT 1
#define HWIO_GPIO15_POSR0_GPIO15_POSR0_PS1_MASK 0x00000002
#define HWIO_GPIO15_POSR0_GPIO15_POSR0_PS2_SHFT 2
#define HWIO_GPIO15_POSR0_GPIO15_POSR0_PS2_MASK 0x00000004
#define HWIO_GPIO15_POSR0_GPIO15_POSR0_PS3_SHFT 3
#define HWIO_GPIO15_POSR0_GPIO15_POSR0_PS3_MASK 0x00000008


//--------

#define HWIO_GPIO15_POSR4_ADDR  0xF0010F20  
#define HWIO_GPIO15_POSR4_GPIO15_POSR4_PS4_SHFT 4
#define HWIO_GPIO15_POSR4_GPIO15_POSR4_PS4_MASK 0x00000010
#define HWIO_GPIO15_POSR4_GPIO15_POSR4_PS5_SHFT 5
#define HWIO_GPIO15_POSR4_GPIO15_POSR4_PS5_MASK 0x00000020
#define HWIO_GPIO15_POSR4_GPIO15_POSR4_PS6_SHFT 6
#define HWIO_GPIO15_POSR4_GPIO15_POSR4_PS6_MASK 0x00000040
#define HWIO_GPIO15_POSR4_GPIO15_POSR4_PS7_SHFT 7
#define HWIO_GPIO15_POSR4_GPIO15_POSR4_PS7_MASK 0x00000080


//--------

#define HWIO_GPIO15_POSR8_ADDR  0xF0010F24  
#define HWIO_GPIO15_POSR8_GPIO15_POSR8_PS8_SHFT 8
#define HWIO_GPIO15_POSR8_GPIO15_POSR8_PS8_MASK 0x00000100
#define HWIO_GPIO15_POSR8_GPIO15_POSR8_PS9_SHFT 9
#define HWIO_GPIO15_POSR8_GPIO15_POSR8_PS9_MASK 0x00000200
#define HWIO_GPIO15_POSR8_GPIO15_POSR8_PS10_SHFT 10
#define HWIO_GPIO15_POSR8_GPIO15_POSR8_PS10_MASK 0x00000400
#define HWIO_GPIO15_POSR8_GPIO15_POSR8_PS11_SHFT 11
#define HWIO_GPIO15_POSR8_GPIO15_POSR8_PS11_MASK 0x00000800


//--------

#define HWIO_GPIO15_POSR12_ADDR  0xF0010F28  
#define HWIO_GPIO15_POSR12_GPIO15_POSR12_PS12_SHFT 12
#define HWIO_GPIO15_POSR12_GPIO15_POSR12_PS12_MASK 0x00001000
#define HWIO_GPIO15_POSR12_GPIO15_POSR12_PS13_SHFT 13
#define HWIO_GPIO15_POSR12_GPIO15_POSR12_PS13_MASK 0x00002000
#define HWIO_GPIO15_POSR12_GPIO15_POSR12_PS14_SHFT 14
#define HWIO_GPIO15_POSR12_GPIO15_POSR12_PS14_MASK 0x00004000
#define HWIO_GPIO15_POSR12_GPIO15_POSR12_PS15_SHFT 15
#define HWIO_GPIO15_POSR12_GPIO15_POSR12_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO15_POCR_ADDR  0xF0010F2C  
#define HWIO_GPIO15_POCR_GPIO15_POCR_PC0_SHFT 16
#define HWIO_GPIO15_POCR_GPIO15_POCR_PC0_MASK 0x00010000
#define HWIO_GPIO15_POCR_GPIO15_POCR_PC1_SHFT 17
#define HWIO_GPIO15_POCR_GPIO15_POCR_PC1_MASK 0x00020000
#define HWIO_GPIO15_POCR_GPIO15_POCR_PC2_SHFT 18
#define HWIO_GPIO15_POCR_GPIO15_POCR_PC2_MASK 0x00040000
#define HWIO_GPIO15_POCR_GPIO15_POCR_PC3_SHFT 19
#define HWIO_GPIO15_POCR_GPIO15_POCR_PC3_MASK 0x00080000
#define HWIO_GPIO15_POCR_GPIO15_POCR_PC4_SHFT 20
#define HWIO_GPIO15_POCR_GPIO15_POCR_PC4_MASK 0x00100000
#define HWIO_GPIO15_POCR_GPIO15_POCR_PC5_SHFT 21
#define HWIO_GPIO15_POCR_GPIO15_POCR_PC5_MASK 0x00200000
#define HWIO_GPIO15_POCR_GPIO15_POCR_PC6_SHFT 22
#define HWIO_GPIO15_POCR_GPIO15_POCR_PC6_MASK 0x00400000
#define HWIO_GPIO15_POCR_GPIO15_POCR_PC7_SHFT 23
#define HWIO_GPIO15_POCR_GPIO15_POCR_PC7_MASK 0x00800000
#define HWIO_GPIO15_POCR_GPIO15_POCR_PC8_SHFT 24
#define HWIO_GPIO15_POCR_GPIO15_POCR_PC8_MASK 0x01000000
#define HWIO_GPIO15_POCR_GPIO15_POCR_PC9_SHFT 25
#define HWIO_GPIO15_POCR_GPIO15_POCR_PC9_MASK 0x02000000
#define HWIO_GPIO15_POCR_GPIO15_POCR_PC10_SHFT 26
#define HWIO_GPIO15_POCR_GPIO15_POCR_PC10_MASK 0x04000000
#define HWIO_GPIO15_POCR_GPIO15_POCR_PC11_SHFT 27
#define HWIO_GPIO15_POCR_GPIO15_POCR_PC11_MASK 0x08000000
#define HWIO_GPIO15_POCR_GPIO15_POCR_PC12_SHFT 28
#define HWIO_GPIO15_POCR_GPIO15_POCR_PC12_MASK 0x10000000
#define HWIO_GPIO15_POCR_GPIO15_POCR_PC13_SHFT 29
#define HWIO_GPIO15_POCR_GPIO15_POCR_PC13_MASK 0x20000000
#define HWIO_GPIO15_POCR_GPIO15_POCR_PC14_SHFT 30
#define HWIO_GPIO15_POCR_GPIO15_POCR_PC14_MASK 0x40000000
#define HWIO_GPIO15_POCR_GPIO15_POCR_PC15_SHFT 31
#define HWIO_GPIO15_POCR_GPIO15_POCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO15_POCR0_ADDR  0xF0010F30  
#define HWIO_GPIO15_POCR0_GPIO15_POCR0_PC0_SHFT 16
#define HWIO_GPIO15_POCR0_GPIO15_POCR0_PC0_MASK 0x00010000
#define HWIO_GPIO15_POCR0_GPIO15_POCR0_PC1_SHFT 17
#define HWIO_GPIO15_POCR0_GPIO15_POCR0_PC1_MASK 0x00020000
#define HWIO_GPIO15_POCR0_GPIO15_POCR0_PC2_SHFT 18
#define HWIO_GPIO15_POCR0_GPIO15_POCR0_PC2_MASK 0x00040000
#define HWIO_GPIO15_POCR0_GPIO15_POCR0_PC3_SHFT 19
#define HWIO_GPIO15_POCR0_GPIO15_POCR0_PC3_MASK 0x00080000


//--------

#define HWIO_GPIO15_POCR4_ADDR  0xF0010F34  
#define HWIO_GPIO15_POCR4_GPIO15_POCR4_PC4_SHFT 20
#define HWIO_GPIO15_POCR4_GPIO15_POCR4_PC4_MASK 0x00100000
#define HWIO_GPIO15_POCR4_GPIO15_POCR4_PC5_SHFT 21
#define HWIO_GPIO15_POCR4_GPIO15_POCR4_PC5_MASK 0x00200000
#define HWIO_GPIO15_POCR4_GPIO15_POCR4_PC6_SHFT 22
#define HWIO_GPIO15_POCR4_GPIO15_POCR4_PC6_MASK 0x00400000
#define HWIO_GPIO15_POCR4_GPIO15_POCR4_PC7_SHFT 23
#define HWIO_GPIO15_POCR4_GPIO15_POCR4_PC7_MASK 0x00800000


//--------

#define HWIO_GPIO15_POCR8_ADDR  0xF0010F38  
#define HWIO_GPIO15_POCR8_GPIO15_POCR8_PC8_SHFT 24
#define HWIO_GPIO15_POCR8_GPIO15_POCR8_PC8_MASK 0x01000000
#define HWIO_GPIO15_POCR8_GPIO15_POCR8_PC9_SHFT 25
#define HWIO_GPIO15_POCR8_GPIO15_POCR8_PC9_MASK 0x02000000
#define HWIO_GPIO15_POCR8_GPIO15_POCR8_PC10_SHFT 26
#define HWIO_GPIO15_POCR8_GPIO15_POCR8_PC10_MASK 0x04000000
#define HWIO_GPIO15_POCR8_GPIO15_POCR8_PC11_SHFT 27
#define HWIO_GPIO15_POCR8_GPIO15_POCR8_PC11_MASK 0x08000000


//--------

#define HWIO_GPIO15_POCR12_ADDR  0xF0010F3C  
#define HWIO_GPIO15_POCR12_GPIO15_POCR12_PC12_SHFT 28
#define HWIO_GPIO15_POCR12_GPIO15_POCR12_PC12_MASK 0x10000000
#define HWIO_GPIO15_POCR12_GPIO15_POCR12_PC13_SHFT 29
#define HWIO_GPIO15_POCR12_GPIO15_POCR12_PC13_MASK 0x20000000
#define HWIO_GPIO15_POCR12_GPIO15_POCR12_PC14_SHFT 30
#define HWIO_GPIO15_POCR12_GPIO15_POCR12_PC14_MASK 0x40000000
#define HWIO_GPIO15_POCR12_GPIO15_POCR12_PC15_SHFT 31
#define HWIO_GPIO15_POCR12_GPIO15_POCR12_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO15_PUDEN_ADDR  0xF0010F40  
#define HWIO_GPIO15_PUDEN_GPIO15_PUDEN_PXPUDEN0_SHFT 0
#define HWIO_GPIO15_PUDEN_GPIO15_PUDEN_PXPUDEN0_MASK 0x00000003
#define HWIO_GPIO15_PUDEN_GPIO15_PUDEN_PXPUDEN1_SHFT 2
#define HWIO_GPIO15_PUDEN_GPIO15_PUDEN_PXPUDEN1_MASK 0x0000000c
#define HWIO_GPIO15_PUDEN_GPIO15_PUDEN_PXPUDEN2_SHFT 4
#define HWIO_GPIO15_PUDEN_GPIO15_PUDEN_PXPUDEN2_MASK 0x00000030
#define HWIO_GPIO15_PUDEN_GPIO15_PUDEN_PXPUDEN3_SHFT 6
#define HWIO_GPIO15_PUDEN_GPIO15_PUDEN_PXPUDEN3_MASK 0x000000c0
#define HWIO_GPIO15_PUDEN_GPIO15_PUDEN_PXPUDEN4_SHFT 8
#define HWIO_GPIO15_PUDEN_GPIO15_PUDEN_PXPUDEN4_MASK 0x00000300
#define HWIO_GPIO15_PUDEN_GPIO15_PUDEN_PXPUDEN5_SHFT 10
#define HWIO_GPIO15_PUDEN_GPIO15_PUDEN_PXPUDEN5_MASK 0x00000c00
#define HWIO_GPIO15_PUDEN_GPIO15_PUDEN_PXPUDEN6_SHFT 12
#define HWIO_GPIO15_PUDEN_GPIO15_PUDEN_PXPUDEN6_MASK 0x00003000
#define HWIO_GPIO15_PUDEN_GPIO15_PUDEN_PXPUDEN7_SHFT 14
#define HWIO_GPIO15_PUDEN_GPIO15_PUDEN_PXPUDEN7_MASK 0x0000c000
#define HWIO_GPIO15_PUDEN_GPIO15_PUDEN_PXPUDEN8_SHFT 16
#define HWIO_GPIO15_PUDEN_GPIO15_PUDEN_PXPUDEN8_MASK 0x00030000
#define HWIO_GPIO15_PUDEN_GPIO15_PUDEN_PXPUDEN9_SHFT 18
#define HWIO_GPIO15_PUDEN_GPIO15_PUDEN_PXPUDEN9_MASK 0x000c0000
#define HWIO_GPIO15_PUDEN_GPIO15_PUDEN_PXPUDEN10_SHFT 20
#define HWIO_GPIO15_PUDEN_GPIO15_PUDEN_PXPUDEN10_MASK 0x00300000
#define HWIO_GPIO15_PUDEN_GPIO15_PUDEN_PXPUDEN11_SHFT 22
#define HWIO_GPIO15_PUDEN_GPIO15_PUDEN_PXPUDEN11_MASK 0x00c00000
#define HWIO_GPIO15_PUDEN_GPIO15_PUDEN_PXPUDEN12_SHFT 24
#define HWIO_GPIO15_PUDEN_GPIO15_PUDEN_PXPUDEN12_MASK 0x03000000
#define HWIO_GPIO15_PUDEN_GPIO15_PUDEN_PXPUDEN13_SHFT 26
#define HWIO_GPIO15_PUDEN_GPIO15_PUDEN_PXPUDEN13_MASK 0x0c000000
#define HWIO_GPIO15_PUDEN_GPIO15_PUDEN_PXPUDEN14_SHFT 28
#define HWIO_GPIO15_PUDEN_GPIO15_PUDEN_PXPUDEN14_MASK 0x30000000
#define HWIO_GPIO15_PUDEN_GPIO15_PUDEN_PXPUDEN15_SHFT 30
#define HWIO_GPIO15_PUDEN_GPIO15_PUDEN_PXPUDEN15_MASK 0xc0000000


//--------

#define HWIO_GPIO15_PODR_ADDR  0xF0010F44  
#define HWIO_GPIO15_PODR_GPIO15_PODR_PXPODR0_SHFT 0
#define HWIO_GPIO15_PODR_GPIO15_PODR_PXPODR0_MASK 0x00000003
#define HWIO_GPIO15_PODR_GPIO15_PODR_PXPODR1_SHFT 2
#define HWIO_GPIO15_PODR_GPIO15_PODR_PXPODR1_MASK 0x0000000c
#define HWIO_GPIO15_PODR_GPIO15_PODR_PXPODR2_SHFT 4
#define HWIO_GPIO15_PODR_GPIO15_PODR_PXPODR2_MASK 0x00000030
#define HWIO_GPIO15_PODR_GPIO15_PODR_PXPODR3_SHFT 6
#define HWIO_GPIO15_PODR_GPIO15_PODR_PXPODR3_MASK 0x000000c0
#define HWIO_GPIO15_PODR_GPIO15_PODR_PXPODR4_SHFT 8
#define HWIO_GPIO15_PODR_GPIO15_PODR_PXPODR4_MASK 0x00000300
#define HWIO_GPIO15_PODR_GPIO15_PODR_PXPODR5_SHFT 10
#define HWIO_GPIO15_PODR_GPIO15_PODR_PXPODR5_MASK 0x00000c00
#define HWIO_GPIO15_PODR_GPIO15_PODR_PXPODR6_SHFT 12
#define HWIO_GPIO15_PODR_GPIO15_PODR_PXPODR6_MASK 0x00003000
#define HWIO_GPIO15_PODR_GPIO15_PODR_PXPODR7_SHFT 14
#define HWIO_GPIO15_PODR_GPIO15_PODR_PXPODR7_MASK 0x0000c000
#define HWIO_GPIO15_PODR_GPIO15_PODR_PXPODR8_SHFT 16
#define HWIO_GPIO15_PODR_GPIO15_PODR_PXPODR8_MASK 0x00030000
#define HWIO_GPIO15_PODR_GPIO15_PODR_PXPODR9_SHFT 18
#define HWIO_GPIO15_PODR_GPIO15_PODR_PXPODR9_MASK 0x000c0000
#define HWIO_GPIO15_PODR_GPIO15_PODR_PXPODR10_SHFT 20
#define HWIO_GPIO15_PODR_GPIO15_PODR_PXPODR10_MASK 0x00300000
#define HWIO_GPIO15_PODR_GPIO15_PODR_PXPODR11_SHFT 22
#define HWIO_GPIO15_PODR_GPIO15_PODR_PXPODR11_MASK 0x00c00000
#define HWIO_GPIO15_PODR_GPIO15_PODR_PXPODR12_SHFT 24
#define HWIO_GPIO15_PODR_GPIO15_PODR_PXPODR12_MASK 0x03000000
#define HWIO_GPIO15_PODR_GPIO15_PODR_PXPODR13_SHFT 26
#define HWIO_GPIO15_PODR_GPIO15_PODR_PXPODR13_MASK 0x0c000000
#define HWIO_GPIO15_PODR_GPIO15_PODR_PXPODR14_SHFT 28
#define HWIO_GPIO15_PODR_GPIO15_PODR_PXPODR14_MASK 0x30000000
#define HWIO_GPIO15_PODR_GPIO15_PODR_PXPODR15_SHFT 30
#define HWIO_GPIO15_PODR_GPIO15_PODR_PXPODR15_MASK 0xc0000000


//--------

#define HWIO_GPIO15_PMOD_ADDR  0xF0010F48  
#define HWIO_GPIO15_PMOD_GPIO15_PMOD_PXMOD0_SHFT 0
#define HWIO_GPIO15_PMOD_GPIO15_PMOD_PXMOD0_MASK 0x00000003
#define HWIO_GPIO15_PMOD_GPIO15_PMOD_PXMOD1_SHFT 2
#define HWIO_GPIO15_PMOD_GPIO15_PMOD_PXMOD1_MASK 0x0000000c
#define HWIO_GPIO15_PMOD_GPIO15_PMOD_PXMOD2_SHFT 4
#define HWIO_GPIO15_PMOD_GPIO15_PMOD_PXMOD2_MASK 0x00000030
#define HWIO_GPIO15_PMOD_GPIO15_PMOD_PXMOD3_SHFT 6
#define HWIO_GPIO15_PMOD_GPIO15_PMOD_PXMOD3_MASK 0x000000c0
#define HWIO_GPIO15_PMOD_GPIO15_PMOD_PXMOD4_SHFT 8
#define HWIO_GPIO15_PMOD_GPIO15_PMOD_PXMOD4_MASK 0x00000300
#define HWIO_GPIO15_PMOD_GPIO15_PMOD_PXMOD5_SHFT 10
#define HWIO_GPIO15_PMOD_GPIO15_PMOD_PXMOD5_MASK 0x00000c00
#define HWIO_GPIO15_PMOD_GPIO15_PMOD_PXMOD6_SHFT 12
#define HWIO_GPIO15_PMOD_GPIO15_PMOD_PXMOD6_MASK 0x00003000
#define HWIO_GPIO15_PMOD_GPIO15_PMOD_PXMOD7_SHFT 14
#define HWIO_GPIO15_PMOD_GPIO15_PMOD_PXMOD7_MASK 0x0000c000
#define HWIO_GPIO15_PMOD_GPIO15_PMOD_PXMOD8_SHFT 16
#define HWIO_GPIO15_PMOD_GPIO15_PMOD_PXMOD8_MASK 0x00030000
#define HWIO_GPIO15_PMOD_GPIO15_PMOD_PXMOD9_SHFT 18
#define HWIO_GPIO15_PMOD_GPIO15_PMOD_PXMOD9_MASK 0x000c0000
#define HWIO_GPIO15_PMOD_GPIO15_PMOD_PXMOD10_SHFT 20
#define HWIO_GPIO15_PMOD_GPIO15_PMOD_PXMOD10_MASK 0x00300000
#define HWIO_GPIO15_PMOD_GPIO15_PMOD_PXMOD11_SHFT 22
#define HWIO_GPIO15_PMOD_GPIO15_PMOD_PXMOD11_MASK 0x00c00000
#define HWIO_GPIO15_PMOD_GPIO15_PMOD_PXMOD12_SHFT 24
#define HWIO_GPIO15_PMOD_GPIO15_PMOD_PXMOD12_MASK 0x03000000
#define HWIO_GPIO15_PMOD_GPIO15_PMOD_PXMOD13_SHFT 26
#define HWIO_GPIO15_PMOD_GPIO15_PMOD_PXMOD13_MASK 0x0c000000
#define HWIO_GPIO15_PMOD_GPIO15_PMOD_PXMOD14_SHFT 28
#define HWIO_GPIO15_PMOD_GPIO15_PMOD_PXMOD14_MASK 0x30000000
#define HWIO_GPIO15_PMOD_GPIO15_PMOD_PXMOD15_SHFT 30
#define HWIO_GPIO15_PMOD_GPIO15_PMOD_PXMOD15_MASK 0xc0000000


//--------

#define HWIO_GPIO15_PEROUT0_ADDR  0xF0010F4C  
#define HWIO_GPIO15_PEROUT0_GPIO15_PEROUT0_OUTSEL0_SHFT 0
#define HWIO_GPIO15_PEROUT0_GPIO15_PEROUT0_OUTSEL0_MASK 0x0000000f
#define HWIO_GPIO15_PEROUT0_GPIO15_PEROUT0_OUTSEL1_SHFT 4
#define HWIO_GPIO15_PEROUT0_GPIO15_PEROUT0_OUTSEL1_MASK 0x000000f0
#define HWIO_GPIO15_PEROUT0_GPIO15_PEROUT0_OUTSEL2_SHFT 8
#define HWIO_GPIO15_PEROUT0_GPIO15_PEROUT0_OUTSEL2_MASK 0x00000f00
#define HWIO_GPIO15_PEROUT0_GPIO15_PEROUT0_OUTSEL3_SHFT 12
#define HWIO_GPIO15_PEROUT0_GPIO15_PEROUT0_OUTSEL3_MASK 0x0000f000
#define HWIO_GPIO15_PEROUT0_GPIO15_PEROUT0_OUTSEL4_SHFT 16
#define HWIO_GPIO15_PEROUT0_GPIO15_PEROUT0_OUTSEL4_MASK 0x000f0000
#define HWIO_GPIO15_PEROUT0_GPIO15_PEROUT0_OUTSEL5_SHFT 20
#define HWIO_GPIO15_PEROUT0_GPIO15_PEROUT0_OUTSEL5_MASK 0x00f00000
#define HWIO_GPIO15_PEROUT0_GPIO15_PEROUT0_OUTSEL6_SHFT 24
#define HWIO_GPIO15_PEROUT0_GPIO15_PEROUT0_OUTSEL6_MASK 0x0f000000
#define HWIO_GPIO15_PEROUT0_GPIO15_PEROUT0_OUTSEL7_SHFT 28
#define HWIO_GPIO15_PEROUT0_GPIO15_PEROUT0_OUTSEL7_MASK 0xf0000000


//--------

#define HWIO_GPIO15_PEROUT1_ADDR  0xF0010F50  
#define HWIO_GPIO15_PEROUT1_GPIO15_PEROUT1_OUTSEL8_SHFT 0
#define HWIO_GPIO15_PEROUT1_GPIO15_PEROUT1_OUTSEL8_MASK 0x0000000f
#define HWIO_GPIO15_PEROUT1_GPIO15_PEROUT1_OUTSEL9_SHFT 4
#define HWIO_GPIO15_PEROUT1_GPIO15_PEROUT1_OUTSEL9_MASK 0x000000f0
#define HWIO_GPIO15_PEROUT1_GPIO15_PEROUT1_OUTSEL10_SHFT 8
#define HWIO_GPIO15_PEROUT1_GPIO15_PEROUT1_OUTSEL10_MASK 0x00000f00
#define HWIO_GPIO15_PEROUT1_GPIO15_PEROUT1_OUTSEL11_SHFT 12
#define HWIO_GPIO15_PEROUT1_GPIO15_PEROUT1_OUTSEL11_MASK 0x0000f000
#define HWIO_GPIO15_PEROUT1_GPIO15_PEROUT1_OUTSEL12_SHFT 16
#define HWIO_GPIO15_PEROUT1_GPIO15_PEROUT1_OUTSEL12_MASK 0x000f0000
#define HWIO_GPIO15_PEROUT1_GPIO15_PEROUT1_OUTSEL13_SHFT 20
#define HWIO_GPIO15_PEROUT1_GPIO15_PEROUT1_OUTSEL13_MASK 0x00f00000
#define HWIO_GPIO15_PEROUT1_GPIO15_PEROUT1_OUTSEL14_SHFT 24
#define HWIO_GPIO15_PEROUT1_GPIO15_PEROUT1_OUTSEL14_MASK 0x0f000000
#define HWIO_GPIO15_PEROUT1_GPIO15_PEROUT1_OUTSEL15_SHFT 28
#define HWIO_GPIO15_PEROUT1_GPIO15_PEROUT1_OUTSEL15_MASK 0xf0000000


//--------

#define HWIO_GPIO15_PDR0_ADDR  0xF0010F54  
#define HWIO_GPIO15_PDR0_GPIO15_PDR0_PXPD0_SHFT 0
#define HWIO_GPIO15_PDR0_GPIO15_PDR0_PXPD0_MASK 0x00000003
#define HWIO_GPIO15_PDR0_GPIO15_PDR0_PXPD1_SHFT 4
#define HWIO_GPIO15_PDR0_GPIO15_PDR0_PXPD1_MASK 0x00000030
#define HWIO_GPIO15_PDR0_GPIO15_PDR0_PXPD2_SHFT 8
#define HWIO_GPIO15_PDR0_GPIO15_PDR0_PXPD2_MASK 0x00000300
#define HWIO_GPIO15_PDR0_GPIO15_PDR0_PXPD3_SHFT 12
#define HWIO_GPIO15_PDR0_GPIO15_PDR0_PXPD3_MASK 0x00003000
#define HWIO_GPIO15_PDR0_GPIO15_PDR0_PXPD4_SHFT 16
#define HWIO_GPIO15_PDR0_GPIO15_PDR0_PXPD4_MASK 0x00030000
#define HWIO_GPIO15_PDR0_GPIO15_PDR0_PXPD5_SHFT 20
#define HWIO_GPIO15_PDR0_GPIO15_PDR0_PXPD5_MASK 0x00300000
#define HWIO_GPIO15_PDR0_GPIO15_PDR0_PXPD6_SHFT 24
#define HWIO_GPIO15_PDR0_GPIO15_PDR0_PXPD6_MASK 0x03000000
#define HWIO_GPIO15_PDR0_GPIO15_PDR0_PXPD7_SHFT 28
#define HWIO_GPIO15_PDR0_GPIO15_PDR0_PXPD7_MASK 0x30000000


//--------

#define HWIO_GPIO15_PDR1_ADDR  0xF0010F58  
#define HWIO_GPIO15_PDR1_GPIO15_PDR1_PXPD8_SHFT 0
#define HWIO_GPIO15_PDR1_GPIO15_PDR1_PXPD8_MASK 0x00000003
#define HWIO_GPIO15_PDR1_GPIO15_PDR1_PXPD9_SHFT 4
#define HWIO_GPIO15_PDR1_GPIO15_PDR1_PXPD9_MASK 0x00000030
#define HWIO_GPIO15_PDR1_GPIO15_PDR1_PXPD10_SHFT 8
#define HWIO_GPIO15_PDR1_GPIO15_PDR1_PXPD10_MASK 0x00000300
#define HWIO_GPIO15_PDR1_GPIO15_PDR1_PXPD11_SHFT 12
#define HWIO_GPIO15_PDR1_GPIO15_PDR1_PXPD11_MASK 0x00003000
#define HWIO_GPIO15_PDR1_GPIO15_PDR1_PXPD12_SHFT 16
#define HWIO_GPIO15_PDR1_GPIO15_PDR1_PXPD12_MASK 0x00030000
#define HWIO_GPIO15_PDR1_GPIO15_PDR1_PXPD13_SHFT 20
#define HWIO_GPIO15_PDR1_GPIO15_PDR1_PXPD13_MASK 0x00300000
#define HWIO_GPIO15_PDR1_GPIO15_PDR1_PXPD14_SHFT 24
#define HWIO_GPIO15_PDR1_GPIO15_PDR1_PXPD14_MASK 0x03000000
#define HWIO_GPIO15_PDR1_GPIO15_PDR1_PXPD15_SHFT 28
#define HWIO_GPIO15_PDR1_GPIO15_PDR1_PXPD15_MASK 0x30000000


//--------

#define HWIO_GPIO15_SDE_ADDR  0xF0010F5C  
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEN0_SHFT 0
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEN0_MASK 0x00000001
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEN1_SHFT 1
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEN1_MASK 0x00000002
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEN2_SHFT 2
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEN2_MASK 0x00000004
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEN3_SHFT 3
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEN3_MASK 0x00000008
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEN4_SHFT 4
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEN4_MASK 0x00000010
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEN5_SHFT 5
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEN5_MASK 0x00000020
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEN6_SHFT 6
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEN6_MASK 0x00000040
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEN7_SHFT 7
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEN7_MASK 0x00000080
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEN8_SHFT 8
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEN8_MASK 0x00000100
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEN9_SHFT 9
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEN9_MASK 0x00000200
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEN10_SHFT 10
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEN10_MASK 0x00000400
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEN11_SHFT 11
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEN11_MASK 0x00000800
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEN12_SHFT 12
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEN12_MASK 0x00001000
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEN13_SHFT 13
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEN13_MASK 0x00002000
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEN14_SHFT 14
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEN14_MASK 0x00004000
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEN15_SHFT 15
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEN15_MASK 0x00008000
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEF0_SHFT 16
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEF0_MASK 0x00010000
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEF1_SHFT 17
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEF1_MASK 0x00020000
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEF2_SHFT 18
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEF2_MASK 0x00040000
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEF3_SHFT 19
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEF3_MASK 0x00080000
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEF4_SHFT 20
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEF4_MASK 0x00100000
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEF5_SHFT 21
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEF5_MASK 0x00200000
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEF6_SHFT 22
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEF6_MASK 0x00400000
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEF7_SHFT 23
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEF7_MASK 0x00800000
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEF8_SHFT 24
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEF8_MASK 0x01000000
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEF9_SHFT 25
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEF9_MASK 0x02000000
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEF10_SHFT 26
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEF10_MASK 0x04000000
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEF11_SHFT 27
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEF11_MASK 0x08000000
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEF12_SHFT 28
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEF12_MASK 0x10000000
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEF13_SHFT 29
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEF13_MASK 0x20000000
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEF14_SHFT 30
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEF14_MASK 0x40000000
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEF15_SHFT 31
#define HWIO_GPIO15_SDE_GPIO15_SDE_SDEF15_MASK 0x80000000


//--------

#define HWIO_GPIO15_SDCTL_ADDR  0xF0010F60  
#define HWIO_GPIO15_SDCTL_GPIO15_SDCTL_SWTRIG_SHFT 0
#define HWIO_GPIO15_SDCTL_GPIO15_SDCTL_SWTRIG_MASK 0x00000001
#define HWIO_GPIO15_SDCTL_GPIO15_SDCTL_LINKEN_SHFT 1
#define HWIO_GPIO15_SDCTL_GPIO15_SDCTL_LINKEN_MASK 0x00000002
#define HWIO_GPIO15_SDCTL_GPIO15_SDCTL_PSDEF_SHFT 2
#define HWIO_GPIO15_SDCTL_GPIO15_SDCTL_PSDEF_MASK 0x00000004


//--------

#define HWIO_GPIO15_ESR_ADDR  0xF0010F64  
#define HWIO_GPIO15_ESR_GPIO15_ESR_EN0_SHFT 0
#define HWIO_GPIO15_ESR_GPIO15_ESR_EN0_MASK 0x00000001
#define HWIO_GPIO15_ESR_GPIO15_ESR_EN1_SHFT 1
#define HWIO_GPIO15_ESR_GPIO15_ESR_EN1_MASK 0x00000002
#define HWIO_GPIO15_ESR_GPIO15_ESR_EN2_SHFT 2
#define HWIO_GPIO15_ESR_GPIO15_ESR_EN2_MASK 0x00000004
#define HWIO_GPIO15_ESR_GPIO15_ESR_EN3_SHFT 3
#define HWIO_GPIO15_ESR_GPIO15_ESR_EN3_MASK 0x00000008
#define HWIO_GPIO15_ESR_GPIO15_ESR_EN4_SHFT 4
#define HWIO_GPIO15_ESR_GPIO15_ESR_EN4_MASK 0x00000010
#define HWIO_GPIO15_ESR_GPIO15_ESR_EN5_SHFT 5
#define HWIO_GPIO15_ESR_GPIO15_ESR_EN5_MASK 0x00000020
#define HWIO_GPIO15_ESR_GPIO15_ESR_EN6_SHFT 6
#define HWIO_GPIO15_ESR_GPIO15_ESR_EN6_MASK 0x00000040
#define HWIO_GPIO15_ESR_GPIO15_ESR_EN7_SHFT 7
#define HWIO_GPIO15_ESR_GPIO15_ESR_EN7_MASK 0x00000080
#define HWIO_GPIO15_ESR_GPIO15_ESR_EN8_SHFT 8
#define HWIO_GPIO15_ESR_GPIO15_ESR_EN8_MASK 0x00000100
#define HWIO_GPIO15_ESR_GPIO15_ESR_EN9_SHFT 9
#define HWIO_GPIO15_ESR_GPIO15_ESR_EN9_MASK 0x00000200
#define HWIO_GPIO15_ESR_GPIO15_ESR_EN10_SHFT 10
#define HWIO_GPIO15_ESR_GPIO15_ESR_EN10_MASK 0x00000400
#define HWIO_GPIO15_ESR_GPIO15_ESR_EN11_SHFT 11
#define HWIO_GPIO15_ESR_GPIO15_ESR_EN11_MASK 0x00000800
#define HWIO_GPIO15_ESR_GPIO15_ESR_EN12_SHFT 12
#define HWIO_GPIO15_ESR_GPIO15_ESR_EN12_MASK 0x00001000
#define HWIO_GPIO15_ESR_GPIO15_ESR_EN13_SHFT 13
#define HWIO_GPIO15_ESR_GPIO15_ESR_EN13_MASK 0x00002000
#define HWIO_GPIO15_ESR_GPIO15_ESR_EN14_SHFT 14
#define HWIO_GPIO15_ESR_GPIO15_ESR_EN14_MASK 0x00004000
#define HWIO_GPIO15_ESR_GPIO15_ESR_EN15_SHFT 15
#define HWIO_GPIO15_ESR_GPIO15_ESR_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO15_LOCK_ADDR  0xF0010F68  
#define HWIO_GPIO15_LOCK_GPIO15_LOCK_P0LCK_SHFT 0
#define HWIO_GPIO15_LOCK_GPIO15_LOCK_P0LCK_MASK 0x00000001
#define HWIO_GPIO15_LOCK_GPIO15_LOCK_P1LCK_SHFT 1
#define HWIO_GPIO15_LOCK_GPIO15_LOCK_P1LCK_MASK 0x00000002
#define HWIO_GPIO15_LOCK_GPIO15_LOCK_P2LCK_SHFT 2
#define HWIO_GPIO15_LOCK_GPIO15_LOCK_P2LCK_MASK 0x00000004
#define HWIO_GPIO15_LOCK_GPIO15_LOCK_P3LCK_SHFT 3
#define HWIO_GPIO15_LOCK_GPIO15_LOCK_P3LCK_MASK 0x00000008
#define HWIO_GPIO15_LOCK_GPIO15_LOCK_P4LCK_SHFT 4
#define HWIO_GPIO15_LOCK_GPIO15_LOCK_P4LCK_MASK 0x00000010
#define HWIO_GPIO15_LOCK_GPIO15_LOCK_P5LCK_SHFT 5
#define HWIO_GPIO15_LOCK_GPIO15_LOCK_P5LCK_MASK 0x00000020
#define HWIO_GPIO15_LOCK_GPIO15_LOCK_P6LCK_SHFT 6
#define HWIO_GPIO15_LOCK_GPIO15_LOCK_P6LCK_MASK 0x00000040
#define HWIO_GPIO15_LOCK_GPIO15_LOCK_P7LCK_SHFT 7
#define HWIO_GPIO15_LOCK_GPIO15_LOCK_P7LCK_MASK 0x00000080
#define HWIO_GPIO15_LOCK_GPIO15_LOCK_P8LCK_SHFT 8
#define HWIO_GPIO15_LOCK_GPIO15_LOCK_P8LCK_MASK 0x00000100
#define HWIO_GPIO15_LOCK_GPIO15_LOCK_P9LCK_SHFT 9
#define HWIO_GPIO15_LOCK_GPIO15_LOCK_P9LCK_MASK 0x00000200
#define HWIO_GPIO15_LOCK_GPIO15_LOCK_P10LCK_SHFT 10
#define HWIO_GPIO15_LOCK_GPIO15_LOCK_P10LCK_MASK 0x00000400
#define HWIO_GPIO15_LOCK_GPIO15_LOCK_P11LCK_SHFT 11
#define HWIO_GPIO15_LOCK_GPIO15_LOCK_P11LCK_MASK 0x00000800
#define HWIO_GPIO15_LOCK_GPIO15_LOCK_P12LCK_SHFT 12
#define HWIO_GPIO15_LOCK_GPIO15_LOCK_P12LCK_MASK 0x00001000
#define HWIO_GPIO15_LOCK_GPIO15_LOCK_P13LCK_SHFT 13
#define HWIO_GPIO15_LOCK_GPIO15_LOCK_P13LCK_MASK 0x00002000
#define HWIO_GPIO15_LOCK_GPIO15_LOCK_P14LCK_SHFT 14
#define HWIO_GPIO15_LOCK_GPIO15_LOCK_P14LCK_MASK 0x00004000
#define HWIO_GPIO15_LOCK_GPIO15_LOCK_P15LCK_SHFT 15
#define HWIO_GPIO15_LOCK_GPIO15_LOCK_P15LCK_MASK 0x00008000
#define HWIO_GPIO15_LOCK_GPIO15_LOCK_PXLCKKEY_SHFT 16
#define HWIO_GPIO15_LOCK_GPIO15_LOCK_PXLCKKEY_MASK 0xffff0000


//--------

#define HWIO_GPIO15_SDETRMOD_ADDR  0xF0010F6C  
#define HWIO_GPIO15_SDETRMOD_GPIO15_SDETRMOD_TGSEL0_SHFT 0
#define HWIO_GPIO15_SDETRMOD_GPIO15_SDETRMOD_TGSEL0_MASK 0x00000001
#define HWIO_GPIO15_SDETRMOD_GPIO15_SDETRMOD_TGSEL1_SHFT 1
#define HWIO_GPIO15_SDETRMOD_GPIO15_SDETRMOD_TGSEL1_MASK 0x00000002
#define HWIO_GPIO15_SDETRMOD_GPIO15_SDETRMOD_TGSEL2_SHFT 2
#define HWIO_GPIO15_SDETRMOD_GPIO15_SDETRMOD_TGSEL2_MASK 0x00000004
#define HWIO_GPIO15_SDETRMOD_GPIO15_SDETRMOD_TGSEL3_SHFT 3
#define HWIO_GPIO15_SDETRMOD_GPIO15_SDETRMOD_TGSEL3_MASK 0x00000008
#define HWIO_GPIO15_SDETRMOD_GPIO15_SDETRMOD_TGSEL4_SHFT 4
#define HWIO_GPIO15_SDETRMOD_GPIO15_SDETRMOD_TGSEL4_MASK 0x00000010
#define HWIO_GPIO15_SDETRMOD_GPIO15_SDETRMOD_TGSEL5_SHFT 5
#define HWIO_GPIO15_SDETRMOD_GPIO15_SDETRMOD_TGSEL5_MASK 0x00000020
#define HWIO_GPIO15_SDETRMOD_GPIO15_SDETRMOD_TGSEL6_SHFT 6
#define HWIO_GPIO15_SDETRMOD_GPIO15_SDETRMOD_TGSEL6_MASK 0x00000040
#define HWIO_GPIO15_SDETRMOD_GPIO15_SDETRMOD_TGSEL7_SHFT 7
#define HWIO_GPIO15_SDETRMOD_GPIO15_SDETRMOD_TGSEL7_MASK 0x00000080
#define HWIO_GPIO15_SDETRMOD_GPIO15_SDETRMOD_TGSEL8_SHFT 8
#define HWIO_GPIO15_SDETRMOD_GPIO15_SDETRMOD_TGSEL8_MASK 0x00000100
#define HWIO_GPIO15_SDETRMOD_GPIO15_SDETRMOD_TGSEL9_SHFT 9
#define HWIO_GPIO15_SDETRMOD_GPIO15_SDETRMOD_TGSEL9_MASK 0x00000200
#define HWIO_GPIO15_SDETRMOD_GPIO15_SDETRMOD_TGSEL10_SHFT 10
#define HWIO_GPIO15_SDETRMOD_GPIO15_SDETRMOD_TGSEL10_MASK 0x00000400
#define HWIO_GPIO15_SDETRMOD_GPIO15_SDETRMOD_TGSEL11_SHFT 11
#define HWIO_GPIO15_SDETRMOD_GPIO15_SDETRMOD_TGSEL11_MASK 0x00000800
#define HWIO_GPIO15_SDETRMOD_GPIO15_SDETRMOD_TGSEL12_SHFT 12
#define HWIO_GPIO15_SDETRMOD_GPIO15_SDETRMOD_TGSEL12_MASK 0x00001000
#define HWIO_GPIO15_SDETRMOD_GPIO15_SDETRMOD_TGSEL13_SHFT 13
#define HWIO_GPIO15_SDETRMOD_GPIO15_SDETRMOD_TGSEL13_MASK 0x00002000
#define HWIO_GPIO15_SDETRMOD_GPIO15_SDETRMOD_TGSEL14_SHFT 14
#define HWIO_GPIO15_SDETRMOD_GPIO15_SDETRMOD_TGSEL14_MASK 0x00004000
#define HWIO_GPIO15_SDETRMOD_GPIO15_SDETRMOD_TGSEL15_SHFT 15
#define HWIO_GPIO15_SDETRMOD_GPIO15_SDETRMOD_TGSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO15_PCSR_ADDR  0xF0010F70  
#define HWIO_GPIO15_PCSR_GPIO15_PCSR_SEL0_SHFT 0
#define HWIO_GPIO15_PCSR_GPIO15_PCSR_SEL0_MASK 0x00000001
#define HWIO_GPIO15_PCSR_GPIO15_PCSR_SEL1_SHFT 1
#define HWIO_GPIO15_PCSR_GPIO15_PCSR_SEL1_MASK 0x00000002
#define HWIO_GPIO15_PCSR_GPIO15_PCSR_SEL2_SHFT 2
#define HWIO_GPIO15_PCSR_GPIO15_PCSR_SEL2_MASK 0x00000004
#define HWIO_GPIO15_PCSR_GPIO15_PCSR_SEL3_SHFT 3
#define HWIO_GPIO15_PCSR_GPIO15_PCSR_SEL3_MASK 0x00000008
#define HWIO_GPIO15_PCSR_GPIO15_PCSR_SEL4_SHFT 4
#define HWIO_GPIO15_PCSR_GPIO15_PCSR_SEL4_MASK 0x00000010
#define HWIO_GPIO15_PCSR_GPIO15_PCSR_SEL5_SHFT 5
#define HWIO_GPIO15_PCSR_GPIO15_PCSR_SEL5_MASK 0x00000020
#define HWIO_GPIO15_PCSR_GPIO15_PCSR_SEL6_SHFT 6
#define HWIO_GPIO15_PCSR_GPIO15_PCSR_SEL6_MASK 0x00000040
#define HWIO_GPIO15_PCSR_GPIO15_PCSR_SEL7_SHFT 7
#define HWIO_GPIO15_PCSR_GPIO15_PCSR_SEL7_MASK 0x00000080
#define HWIO_GPIO15_PCSR_GPIO15_PCSR_SEL8_SHFT 8
#define HWIO_GPIO15_PCSR_GPIO15_PCSR_SEL8_MASK 0x00000100
#define HWIO_GPIO15_PCSR_GPIO15_PCSR_SEL9_SHFT 9
#define HWIO_GPIO15_PCSR_GPIO15_PCSR_SEL9_MASK 0x00000200
#define HWIO_GPIO15_PCSR_GPIO15_PCSR_SEL10_SHFT 10
#define HWIO_GPIO15_PCSR_GPIO15_PCSR_SEL10_MASK 0x00000400
#define HWIO_GPIO15_PCSR_GPIO15_PCSR_SEL11_SHFT 11
#define HWIO_GPIO15_PCSR_GPIO15_PCSR_SEL11_MASK 0x00000800
#define HWIO_GPIO15_PCSR_GPIO15_PCSR_SEL12_SHFT 12
#define HWIO_GPIO15_PCSR_GPIO15_PCSR_SEL12_MASK 0x00001000
#define HWIO_GPIO15_PCSR_GPIO15_PCSR_SEL13_SHFT 13
#define HWIO_GPIO15_PCSR_GPIO15_PCSR_SEL13_MASK 0x00002000
#define HWIO_GPIO15_PCSR_GPIO15_PCSR_SEL14_SHFT 14
#define HWIO_GPIO15_PCSR_GPIO15_PCSR_SEL14_MASK 0x00004000
#define HWIO_GPIO15_PCSR_GPIO15_PCSR_SEL15_SHFT 15
#define HWIO_GPIO15_PCSR_GPIO15_PCSR_SEL15_MASK 0x00008000


//--------

#define HWIO_GPIO15_INEN_ADDR  0xF0010F74  
#define HWIO_GPIO15_INEN_GPIO15_INEN_EN0_SHFT 0
#define HWIO_GPIO15_INEN_GPIO15_INEN_EN0_MASK 0x00000001
#define HWIO_GPIO15_INEN_GPIO15_INEN_EN1_SHFT 1
#define HWIO_GPIO15_INEN_GPIO15_INEN_EN1_MASK 0x00000002
#define HWIO_GPIO15_INEN_GPIO15_INEN_EN2_SHFT 2
#define HWIO_GPIO15_INEN_GPIO15_INEN_EN2_MASK 0x00000004
#define HWIO_GPIO15_INEN_GPIO15_INEN_EN3_SHFT 3
#define HWIO_GPIO15_INEN_GPIO15_INEN_EN3_MASK 0x00000008
#define HWIO_GPIO15_INEN_GPIO15_INEN_EN4_SHFT 4
#define HWIO_GPIO15_INEN_GPIO15_INEN_EN4_MASK 0x00000010
#define HWIO_GPIO15_INEN_GPIO15_INEN_EN5_SHFT 5
#define HWIO_GPIO15_INEN_GPIO15_INEN_EN5_MASK 0x00000020
#define HWIO_GPIO15_INEN_GPIO15_INEN_EN6_SHFT 6
#define HWIO_GPIO15_INEN_GPIO15_INEN_EN6_MASK 0x00000040
#define HWIO_GPIO15_INEN_GPIO15_INEN_EN7_SHFT 7
#define HWIO_GPIO15_INEN_GPIO15_INEN_EN7_MASK 0x00000080
#define HWIO_GPIO15_INEN_GPIO15_INEN_EN8_SHFT 8
#define HWIO_GPIO15_INEN_GPIO15_INEN_EN8_MASK 0x00000100
#define HWIO_GPIO15_INEN_GPIO15_INEN_EN9_SHFT 9
#define HWIO_GPIO15_INEN_GPIO15_INEN_EN9_MASK 0x00000200
#define HWIO_GPIO15_INEN_GPIO15_INEN_EN10_SHFT 10
#define HWIO_GPIO15_INEN_GPIO15_INEN_EN10_MASK 0x00000400
#define HWIO_GPIO15_INEN_GPIO15_INEN_EN11_SHFT 11
#define HWIO_GPIO15_INEN_GPIO15_INEN_EN11_MASK 0x00000800
#define HWIO_GPIO15_INEN_GPIO15_INEN_EN12_SHFT 12
#define HWIO_GPIO15_INEN_GPIO15_INEN_EN12_MASK 0x00001000
#define HWIO_GPIO15_INEN_GPIO15_INEN_EN13_SHFT 13
#define HWIO_GPIO15_INEN_GPIO15_INEN_EN13_MASK 0x00002000
#define HWIO_GPIO15_INEN_GPIO15_INEN_EN14_SHFT 14
#define HWIO_GPIO15_INEN_GPIO15_INEN_EN14_MASK 0x00004000
#define HWIO_GPIO15_INEN_GPIO15_INEN_EN15_SHFT 15
#define HWIO_GPIO15_INEN_GPIO15_INEN_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO15_PUDRST_ADDR  0xF0010F78  
#define HWIO_GPIO15_PUDRST_GPIO15_PUDRST_PDSEL0_SHFT 0
#define HWIO_GPIO15_PUDRST_GPIO15_PUDRST_PDSEL0_MASK 0x00000001
#define HWIO_GPIO15_PUDRST_GPIO15_PUDRST_PDSEL1_SHFT 1
#define HWIO_GPIO15_PUDRST_GPIO15_PUDRST_PDSEL1_MASK 0x00000002
#define HWIO_GPIO15_PUDRST_GPIO15_PUDRST_PDSEL2_SHFT 2
#define HWIO_GPIO15_PUDRST_GPIO15_PUDRST_PDSEL2_MASK 0x00000004
#define HWIO_GPIO15_PUDRST_GPIO15_PUDRST_PDSEL3_SHFT 3
#define HWIO_GPIO15_PUDRST_GPIO15_PUDRST_PDSEL3_MASK 0x00000008
#define HWIO_GPIO15_PUDRST_GPIO15_PUDRST_PDSEL4_SHFT 4
#define HWIO_GPIO15_PUDRST_GPIO15_PUDRST_PDSEL4_MASK 0x00000010
#define HWIO_GPIO15_PUDRST_GPIO15_PUDRST_PDSEL5_SHFT 5
#define HWIO_GPIO15_PUDRST_GPIO15_PUDRST_PDSEL5_MASK 0x00000020
#define HWIO_GPIO15_PUDRST_GPIO15_PUDRST_PDSEL6_SHFT 6
#define HWIO_GPIO15_PUDRST_GPIO15_PUDRST_PDSEL6_MASK 0x00000040
#define HWIO_GPIO15_PUDRST_GPIO15_PUDRST_PDSEL7_SHFT 7
#define HWIO_GPIO15_PUDRST_GPIO15_PUDRST_PDSEL7_MASK 0x00000080
#define HWIO_GPIO15_PUDRST_GPIO15_PUDRST_PDSEL8_SHFT 8
#define HWIO_GPIO15_PUDRST_GPIO15_PUDRST_PDSEL8_MASK 0x00000100
#define HWIO_GPIO15_PUDRST_GPIO15_PUDRST_PDSEL9_SHFT 9
#define HWIO_GPIO15_PUDRST_GPIO15_PUDRST_PDSEL9_MASK 0x00000200
#define HWIO_GPIO15_PUDRST_GPIO15_PUDRST_PDSEL10_SHFT 10
#define HWIO_GPIO15_PUDRST_GPIO15_PUDRST_PDSEL10_MASK 0x00000400
#define HWIO_GPIO15_PUDRST_GPIO15_PUDRST_PDSEL11_SHFT 11
#define HWIO_GPIO15_PUDRST_GPIO15_PUDRST_PDSEL11_MASK 0x00000800
#define HWIO_GPIO15_PUDRST_GPIO15_PUDRST_PDSEL12_SHFT 12
#define HWIO_GPIO15_PUDRST_GPIO15_PUDRST_PDSEL12_MASK 0x00001000
#define HWIO_GPIO15_PUDRST_GPIO15_PUDRST_PDSEL13_SHFT 13
#define HWIO_GPIO15_PUDRST_GPIO15_PUDRST_PDSEL13_MASK 0x00002000
#define HWIO_GPIO15_PUDRST_GPIO15_PUDRST_PDSEL14_SHFT 14
#define HWIO_GPIO15_PUDRST_GPIO15_PUDRST_PDSEL14_MASK 0x00004000
#define HWIO_GPIO15_PUDRST_GPIO15_PUDRST_PDSEL15_SHFT 15
#define HWIO_GPIO15_PUDRST_GPIO15_PUDRST_PDSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO16_INFO_ADDR  0xF0011000  
#define HWIO_GPIO16_INFO_GPIO16_INFO_MODREV_SHFT 0
#define HWIO_GPIO16_INFO_GPIO16_INFO_MODREV_MASK 0x000000ff
#define HWIO_GPIO16_INFO_GPIO16_INFO_MODTYPE_SHFT 8
#define HWIO_GPIO16_INFO_GPIO16_INFO_MODTYPE_MASK 0x0000ff00
#define HWIO_GPIO16_INFO_GPIO16_INFO_MODNUMBER_SHFT 16
#define HWIO_GPIO16_INFO_GPIO16_INFO_MODNUMBER_MASK 0xffff0000


//--------

#define HWIO_GPIO16_ACES0_ADDR  0xF0011004  
#define HWIO_GPIO16_ACES0_GPIO16_ACES0_EN0_SHFT 0
#define HWIO_GPIO16_ACES0_GPIO16_ACES0_EN0_MASK 0x00000001
#define HWIO_GPIO16_ACES0_GPIO16_ACES0_EN1_SHFT 1
#define HWIO_GPIO16_ACES0_GPIO16_ACES0_EN1_MASK 0x00000002
#define HWIO_GPIO16_ACES0_GPIO16_ACES0_EN2_SHFT 2
#define HWIO_GPIO16_ACES0_GPIO16_ACES0_EN2_MASK 0x00000004
#define HWIO_GPIO16_ACES0_GPIO16_ACES0_EN3_SHFT 3
#define HWIO_GPIO16_ACES0_GPIO16_ACES0_EN3_MASK 0x00000008
#define HWIO_GPIO16_ACES0_GPIO16_ACES0_EN4_SHFT 4
#define HWIO_GPIO16_ACES0_GPIO16_ACES0_EN4_MASK 0x00000010
#define HWIO_GPIO16_ACES0_GPIO16_ACES0_EN5_SHFT 5
#define HWIO_GPIO16_ACES0_GPIO16_ACES0_EN5_MASK 0x00000020
#define HWIO_GPIO16_ACES0_GPIO16_ACES0_EN6_SHFT 6
#define HWIO_GPIO16_ACES0_GPIO16_ACES0_EN6_MASK 0x00000040
#define HWIO_GPIO16_ACES0_GPIO16_ACES0_EN7_SHFT 7
#define HWIO_GPIO16_ACES0_GPIO16_ACES0_EN7_MASK 0x00000080
#define HWIO_GPIO16_ACES0_GPIO16_ACES0_EN8_SHFT 8
#define HWIO_GPIO16_ACES0_GPIO16_ACES0_EN8_MASK 0x00000100
#define HWIO_GPIO16_ACES0_GPIO16_ACES0_EN9_SHFT 9
#define HWIO_GPIO16_ACES0_GPIO16_ACES0_EN9_MASK 0x00000200
#define HWIO_GPIO16_ACES0_GPIO16_ACES0_EN10_SHFT 10
#define HWIO_GPIO16_ACES0_GPIO16_ACES0_EN10_MASK 0x00000400
#define HWIO_GPIO16_ACES0_GPIO16_ACES0_EN11_SHFT 11
#define HWIO_GPIO16_ACES0_GPIO16_ACES0_EN11_MASK 0x00000800
#define HWIO_GPIO16_ACES0_GPIO16_ACES0_EN12_SHFT 12
#define HWIO_GPIO16_ACES0_GPIO16_ACES0_EN12_MASK 0x00001000
#define HWIO_GPIO16_ACES0_GPIO16_ACES0_EN13_SHFT 13
#define HWIO_GPIO16_ACES0_GPIO16_ACES0_EN13_MASK 0x00002000
#define HWIO_GPIO16_ACES0_GPIO16_ACES0_EN14_SHFT 14
#define HWIO_GPIO16_ACES0_GPIO16_ACES0_EN14_MASK 0x00004000
#define HWIO_GPIO16_ACES0_GPIO16_ACES0_EN15_SHFT 15
#define HWIO_GPIO16_ACES0_GPIO16_ACES0_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO16_ACES1_ADDR  0xF0011008  


//--------

#define HWIO_GPIO16_PIR_ADDR  0xF001100C  
#define HWIO_GPIO16_PIR_GPIO16_PIR_PXPIR0_SHFT 0
#define HWIO_GPIO16_PIR_GPIO16_PIR_PXPIR0_MASK 0x00000001
#define HWIO_GPIO16_PIR_GPIO16_PIR_PXPIR1_SHFT 1
#define HWIO_GPIO16_PIR_GPIO16_PIR_PXPIR1_MASK 0x00000002
#define HWIO_GPIO16_PIR_GPIO16_PIR_PXPIR2_SHFT 2
#define HWIO_GPIO16_PIR_GPIO16_PIR_PXPIR2_MASK 0x00000004
#define HWIO_GPIO16_PIR_GPIO16_PIR_PXPIR3_SHFT 3
#define HWIO_GPIO16_PIR_GPIO16_PIR_PXPIR3_MASK 0x00000008
#define HWIO_GPIO16_PIR_GPIO16_PIR_PXPIR4_SHFT 4
#define HWIO_GPIO16_PIR_GPIO16_PIR_PXPIR4_MASK 0x00000010
#define HWIO_GPIO16_PIR_GPIO16_PIR_PXPIR5_SHFT 5
#define HWIO_GPIO16_PIR_GPIO16_PIR_PXPIR5_MASK 0x00000020
#define HWIO_GPIO16_PIR_GPIO16_PIR_PXPIR6_SHFT 6
#define HWIO_GPIO16_PIR_GPIO16_PIR_PXPIR6_MASK 0x00000040
#define HWIO_GPIO16_PIR_GPIO16_PIR_PXPIR7_SHFT 7
#define HWIO_GPIO16_PIR_GPIO16_PIR_PXPIR7_MASK 0x00000080
#define HWIO_GPIO16_PIR_GPIO16_PIR_PXPIR8_SHFT 8
#define HWIO_GPIO16_PIR_GPIO16_PIR_PXPIR8_MASK 0x00000100
#define HWIO_GPIO16_PIR_GPIO16_PIR_PXPIR9_SHFT 9
#define HWIO_GPIO16_PIR_GPIO16_PIR_PXPIR9_MASK 0x00000200
#define HWIO_GPIO16_PIR_GPIO16_PIR_PXPIR10_SHFT 10
#define HWIO_GPIO16_PIR_GPIO16_PIR_PXPIR10_MASK 0x00000400
#define HWIO_GPIO16_PIR_GPIO16_PIR_PXPIR11_SHFT 11
#define HWIO_GPIO16_PIR_GPIO16_PIR_PXPIR11_MASK 0x00000800
#define HWIO_GPIO16_PIR_GPIO16_PIR_PXPIR12_SHFT 12
#define HWIO_GPIO16_PIR_GPIO16_PIR_PXPIR12_MASK 0x00001000
#define HWIO_GPIO16_PIR_GPIO16_PIR_PXPIR13_SHFT 13
#define HWIO_GPIO16_PIR_GPIO16_PIR_PXPIR13_MASK 0x00002000
#define HWIO_GPIO16_PIR_GPIO16_PIR_PXPIR14_SHFT 14
#define HWIO_GPIO16_PIR_GPIO16_PIR_PXPIR14_MASK 0x00004000
#define HWIO_GPIO16_PIR_GPIO16_PIR_PXPIR15_SHFT 15
#define HWIO_GPIO16_PIR_GPIO16_PIR_PXPIR15_MASK 0x00008000


//--------

#define HWIO_GPIO16_POR_ADDR  0xF0011010  
#define HWIO_GPIO16_POR_GPIO16_POR_PXPOR0_SHFT 0
#define HWIO_GPIO16_POR_GPIO16_POR_PXPOR0_MASK 0x00000001
#define HWIO_GPIO16_POR_GPIO16_POR_PXPOR1_SHFT 1
#define HWIO_GPIO16_POR_GPIO16_POR_PXPOR1_MASK 0x00000002
#define HWIO_GPIO16_POR_GPIO16_POR_PXPOR2_SHFT 2
#define HWIO_GPIO16_POR_GPIO16_POR_PXPOR2_MASK 0x00000004
#define HWIO_GPIO16_POR_GPIO16_POR_PXPOR3_SHFT 3
#define HWIO_GPIO16_POR_GPIO16_POR_PXPOR3_MASK 0x00000008
#define HWIO_GPIO16_POR_GPIO16_POR_PXPOR4_SHFT 4
#define HWIO_GPIO16_POR_GPIO16_POR_PXPOR4_MASK 0x00000010
#define HWIO_GPIO16_POR_GPIO16_POR_PXPOR5_SHFT 5
#define HWIO_GPIO16_POR_GPIO16_POR_PXPOR5_MASK 0x00000020
#define HWIO_GPIO16_POR_GPIO16_POR_PXPOR6_SHFT 6
#define HWIO_GPIO16_POR_GPIO16_POR_PXPOR6_MASK 0x00000040
#define HWIO_GPIO16_POR_GPIO16_POR_PXPOR7_SHFT 7
#define HWIO_GPIO16_POR_GPIO16_POR_PXPOR7_MASK 0x00000080
#define HWIO_GPIO16_POR_GPIO16_POR_PXPOR8_SHFT 8
#define HWIO_GPIO16_POR_GPIO16_POR_PXPOR8_MASK 0x00000100
#define HWIO_GPIO16_POR_GPIO16_POR_PXPOR9_SHFT 9
#define HWIO_GPIO16_POR_GPIO16_POR_PXPOR9_MASK 0x00000200
#define HWIO_GPIO16_POR_GPIO16_POR_PXPOR10_SHFT 10
#define HWIO_GPIO16_POR_GPIO16_POR_PXPOR10_MASK 0x00000400
#define HWIO_GPIO16_POR_GPIO16_POR_PXPOR11_SHFT 11
#define HWIO_GPIO16_POR_GPIO16_POR_PXPOR11_MASK 0x00000800
#define HWIO_GPIO16_POR_GPIO16_POR_PXPOR12_SHFT 12
#define HWIO_GPIO16_POR_GPIO16_POR_PXPOR12_MASK 0x00001000
#define HWIO_GPIO16_POR_GPIO16_POR_PXPOR13_SHFT 13
#define HWIO_GPIO16_POR_GPIO16_POR_PXPOR13_MASK 0x00002000
#define HWIO_GPIO16_POR_GPIO16_POR_PXPOR14_SHFT 14
#define HWIO_GPIO16_POR_GPIO16_POR_PXPOR14_MASK 0x00004000
#define HWIO_GPIO16_POR_GPIO16_POR_PXPOR15_SHFT 15
#define HWIO_GPIO16_POR_GPIO16_POR_PXPOR15_MASK 0x00008000


//--------

#define HWIO_GPIO16_POSCR_ADDR  0xF0011014  
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PS0_SHFT 0
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PS0_MASK 0x00000001
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PS1_SHFT 1
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PS1_MASK 0x00000002
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PS2_SHFT 2
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PS2_MASK 0x00000004
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PS3_SHFT 3
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PS3_MASK 0x00000008
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PS4_SHFT 4
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PS4_MASK 0x00000010
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PS5_SHFT 5
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PS5_MASK 0x00000020
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PS6_SHFT 6
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PS6_MASK 0x00000040
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PS7_SHFT 7
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PS7_MASK 0x00000080
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PS8_SHFT 8
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PS8_MASK 0x00000100
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PS9_SHFT 9
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PS9_MASK 0x00000200
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PS10_SHFT 10
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PS10_MASK 0x00000400
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PS11_SHFT 11
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PS11_MASK 0x00000800
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PS12_SHFT 12
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PS12_MASK 0x00001000
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PS13_SHFT 13
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PS13_MASK 0x00002000
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PS14_SHFT 14
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PS14_MASK 0x00004000
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PS15_SHFT 15
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PS15_MASK 0x00008000
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PC0_SHFT 16
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PC0_MASK 0x00010000
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PC1_SHFT 17
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PC1_MASK 0x00020000
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PC2_SHFT 18
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PC2_MASK 0x00040000
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PC3_SHFT 19
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PC3_MASK 0x00080000
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PC4_SHFT 20
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PC4_MASK 0x00100000
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PC5_SHFT 21
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PC5_MASK 0x00200000
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PC6_SHFT 22
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PC6_MASK 0x00400000
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PC7_SHFT 23
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PC7_MASK 0x00800000
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PC8_SHFT 24
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PC8_MASK 0x01000000
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PC9_SHFT 25
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PC9_MASK 0x02000000
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PC10_SHFT 26
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PC10_MASK 0x04000000
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PC11_SHFT 27
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PC11_MASK 0x08000000
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PC12_SHFT 28
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PC12_MASK 0x10000000
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PC13_SHFT 29
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PC13_MASK 0x20000000
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PC14_SHFT 30
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PC14_MASK 0x40000000
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PC15_SHFT 31
#define HWIO_GPIO16_POSCR_GPIO16_POSCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO16_POSR_ADDR  0xF0011018  
#define HWIO_GPIO16_POSR_GPIO16_POSR_PS0_SHFT 0
#define HWIO_GPIO16_POSR_GPIO16_POSR_PS0_MASK 0x00000001
#define HWIO_GPIO16_POSR_GPIO16_POSR_PS1_SHFT 1
#define HWIO_GPIO16_POSR_GPIO16_POSR_PS1_MASK 0x00000002
#define HWIO_GPIO16_POSR_GPIO16_POSR_PS2_SHFT 2
#define HWIO_GPIO16_POSR_GPIO16_POSR_PS2_MASK 0x00000004
#define HWIO_GPIO16_POSR_GPIO16_POSR_PS3_SHFT 3
#define HWIO_GPIO16_POSR_GPIO16_POSR_PS3_MASK 0x00000008
#define HWIO_GPIO16_POSR_GPIO16_POSR_PS4_SHFT 4
#define HWIO_GPIO16_POSR_GPIO16_POSR_PS4_MASK 0x00000010
#define HWIO_GPIO16_POSR_GPIO16_POSR_PS5_SHFT 5
#define HWIO_GPIO16_POSR_GPIO16_POSR_PS5_MASK 0x00000020
#define HWIO_GPIO16_POSR_GPIO16_POSR_PS6_SHFT 6
#define HWIO_GPIO16_POSR_GPIO16_POSR_PS6_MASK 0x00000040
#define HWIO_GPIO16_POSR_GPIO16_POSR_PS7_SHFT 7
#define HWIO_GPIO16_POSR_GPIO16_POSR_PS7_MASK 0x00000080
#define HWIO_GPIO16_POSR_GPIO16_POSR_PS8_SHFT 8
#define HWIO_GPIO16_POSR_GPIO16_POSR_PS8_MASK 0x00000100
#define HWIO_GPIO16_POSR_GPIO16_POSR_PS9_SHFT 9
#define HWIO_GPIO16_POSR_GPIO16_POSR_PS9_MASK 0x00000200
#define HWIO_GPIO16_POSR_GPIO16_POSR_PS10_SHFT 10
#define HWIO_GPIO16_POSR_GPIO16_POSR_PS10_MASK 0x00000400
#define HWIO_GPIO16_POSR_GPIO16_POSR_PS11_SHFT 11
#define HWIO_GPIO16_POSR_GPIO16_POSR_PS11_MASK 0x00000800
#define HWIO_GPIO16_POSR_GPIO16_POSR_PS12_SHFT 12
#define HWIO_GPIO16_POSR_GPIO16_POSR_PS12_MASK 0x00001000
#define HWIO_GPIO16_POSR_GPIO16_POSR_PS13_SHFT 13
#define HWIO_GPIO16_POSR_GPIO16_POSR_PS13_MASK 0x00002000
#define HWIO_GPIO16_POSR_GPIO16_POSR_PS14_SHFT 14
#define HWIO_GPIO16_POSR_GPIO16_POSR_PS14_MASK 0x00004000
#define HWIO_GPIO16_POSR_GPIO16_POSR_PS15_SHFT 15
#define HWIO_GPIO16_POSR_GPIO16_POSR_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO16_POSR0_ADDR  0xF001101C  
#define HWIO_GPIO16_POSR0_GPIO16_POSR0_PS0_SHFT 0
#define HWIO_GPIO16_POSR0_GPIO16_POSR0_PS0_MASK 0x00000001
#define HWIO_GPIO16_POSR0_GPIO16_POSR0_PS1_SHFT 1
#define HWIO_GPIO16_POSR0_GPIO16_POSR0_PS1_MASK 0x00000002
#define HWIO_GPIO16_POSR0_GPIO16_POSR0_PS2_SHFT 2
#define HWIO_GPIO16_POSR0_GPIO16_POSR0_PS2_MASK 0x00000004
#define HWIO_GPIO16_POSR0_GPIO16_POSR0_PS3_SHFT 3
#define HWIO_GPIO16_POSR0_GPIO16_POSR0_PS3_MASK 0x00000008


//--------

#define HWIO_GPIO16_POSR4_ADDR  0xF0011020  
#define HWIO_GPIO16_POSR4_GPIO16_POSR4_PS4_SHFT 4
#define HWIO_GPIO16_POSR4_GPIO16_POSR4_PS4_MASK 0x00000010
#define HWIO_GPIO16_POSR4_GPIO16_POSR4_PS5_SHFT 5
#define HWIO_GPIO16_POSR4_GPIO16_POSR4_PS5_MASK 0x00000020
#define HWIO_GPIO16_POSR4_GPIO16_POSR4_PS6_SHFT 6
#define HWIO_GPIO16_POSR4_GPIO16_POSR4_PS6_MASK 0x00000040
#define HWIO_GPIO16_POSR4_GPIO16_POSR4_PS7_SHFT 7
#define HWIO_GPIO16_POSR4_GPIO16_POSR4_PS7_MASK 0x00000080


//--------

#define HWIO_GPIO16_POSR8_ADDR  0xF0011024  
#define HWIO_GPIO16_POSR8_GPIO16_POSR8_PS8_SHFT 8
#define HWIO_GPIO16_POSR8_GPIO16_POSR8_PS8_MASK 0x00000100
#define HWIO_GPIO16_POSR8_GPIO16_POSR8_PS9_SHFT 9
#define HWIO_GPIO16_POSR8_GPIO16_POSR8_PS9_MASK 0x00000200
#define HWIO_GPIO16_POSR8_GPIO16_POSR8_PS10_SHFT 10
#define HWIO_GPIO16_POSR8_GPIO16_POSR8_PS10_MASK 0x00000400
#define HWIO_GPIO16_POSR8_GPIO16_POSR8_PS11_SHFT 11
#define HWIO_GPIO16_POSR8_GPIO16_POSR8_PS11_MASK 0x00000800


//--------

#define HWIO_GPIO16_POSR12_ADDR  0xF0011028  
#define HWIO_GPIO16_POSR12_GPIO16_POSR12_PS12_SHFT 12
#define HWIO_GPIO16_POSR12_GPIO16_POSR12_PS12_MASK 0x00001000
#define HWIO_GPIO16_POSR12_GPIO16_POSR12_PS13_SHFT 13
#define HWIO_GPIO16_POSR12_GPIO16_POSR12_PS13_MASK 0x00002000
#define HWIO_GPIO16_POSR12_GPIO16_POSR12_PS14_SHFT 14
#define HWIO_GPIO16_POSR12_GPIO16_POSR12_PS14_MASK 0x00004000
#define HWIO_GPIO16_POSR12_GPIO16_POSR12_PS15_SHFT 15
#define HWIO_GPIO16_POSR12_GPIO16_POSR12_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO16_POCR_ADDR  0xF001102C  
#define HWIO_GPIO16_POCR_GPIO16_POCR_PC0_SHFT 16
#define HWIO_GPIO16_POCR_GPIO16_POCR_PC0_MASK 0x00010000
#define HWIO_GPIO16_POCR_GPIO16_POCR_PC1_SHFT 17
#define HWIO_GPIO16_POCR_GPIO16_POCR_PC1_MASK 0x00020000
#define HWIO_GPIO16_POCR_GPIO16_POCR_PC2_SHFT 18
#define HWIO_GPIO16_POCR_GPIO16_POCR_PC2_MASK 0x00040000
#define HWIO_GPIO16_POCR_GPIO16_POCR_PC3_SHFT 19
#define HWIO_GPIO16_POCR_GPIO16_POCR_PC3_MASK 0x00080000
#define HWIO_GPIO16_POCR_GPIO16_POCR_PC4_SHFT 20
#define HWIO_GPIO16_POCR_GPIO16_POCR_PC4_MASK 0x00100000
#define HWIO_GPIO16_POCR_GPIO16_POCR_PC5_SHFT 21
#define HWIO_GPIO16_POCR_GPIO16_POCR_PC5_MASK 0x00200000
#define HWIO_GPIO16_POCR_GPIO16_POCR_PC6_SHFT 22
#define HWIO_GPIO16_POCR_GPIO16_POCR_PC6_MASK 0x00400000
#define HWIO_GPIO16_POCR_GPIO16_POCR_PC7_SHFT 23
#define HWIO_GPIO16_POCR_GPIO16_POCR_PC7_MASK 0x00800000
#define HWIO_GPIO16_POCR_GPIO16_POCR_PC8_SHFT 24
#define HWIO_GPIO16_POCR_GPIO16_POCR_PC8_MASK 0x01000000
#define HWIO_GPIO16_POCR_GPIO16_POCR_PC9_SHFT 25
#define HWIO_GPIO16_POCR_GPIO16_POCR_PC9_MASK 0x02000000
#define HWIO_GPIO16_POCR_GPIO16_POCR_PC10_SHFT 26
#define HWIO_GPIO16_POCR_GPIO16_POCR_PC10_MASK 0x04000000
#define HWIO_GPIO16_POCR_GPIO16_POCR_PC11_SHFT 27
#define HWIO_GPIO16_POCR_GPIO16_POCR_PC11_MASK 0x08000000
#define HWIO_GPIO16_POCR_GPIO16_POCR_PC12_SHFT 28
#define HWIO_GPIO16_POCR_GPIO16_POCR_PC12_MASK 0x10000000
#define HWIO_GPIO16_POCR_GPIO16_POCR_PC13_SHFT 29
#define HWIO_GPIO16_POCR_GPIO16_POCR_PC13_MASK 0x20000000
#define HWIO_GPIO16_POCR_GPIO16_POCR_PC14_SHFT 30
#define HWIO_GPIO16_POCR_GPIO16_POCR_PC14_MASK 0x40000000
#define HWIO_GPIO16_POCR_GPIO16_POCR_PC15_SHFT 31
#define HWIO_GPIO16_POCR_GPIO16_POCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO16_POCR0_ADDR  0xF0011030  
#define HWIO_GPIO16_POCR0_GPIO16_POCR0_PC0_SHFT 16
#define HWIO_GPIO16_POCR0_GPIO16_POCR0_PC0_MASK 0x00010000
#define HWIO_GPIO16_POCR0_GPIO16_POCR0_PC1_SHFT 17
#define HWIO_GPIO16_POCR0_GPIO16_POCR0_PC1_MASK 0x00020000
#define HWIO_GPIO16_POCR0_GPIO16_POCR0_PC2_SHFT 18
#define HWIO_GPIO16_POCR0_GPIO16_POCR0_PC2_MASK 0x00040000
#define HWIO_GPIO16_POCR0_GPIO16_POCR0_PC3_SHFT 19
#define HWIO_GPIO16_POCR0_GPIO16_POCR0_PC3_MASK 0x00080000


//--------

#define HWIO_GPIO16_POCR4_ADDR  0xF0011034  
#define HWIO_GPIO16_POCR4_GPIO16_POCR4_PC4_SHFT 20
#define HWIO_GPIO16_POCR4_GPIO16_POCR4_PC4_MASK 0x00100000
#define HWIO_GPIO16_POCR4_GPIO16_POCR4_PC5_SHFT 21
#define HWIO_GPIO16_POCR4_GPIO16_POCR4_PC5_MASK 0x00200000
#define HWIO_GPIO16_POCR4_GPIO16_POCR4_PC6_SHFT 22
#define HWIO_GPIO16_POCR4_GPIO16_POCR4_PC6_MASK 0x00400000
#define HWIO_GPIO16_POCR4_GPIO16_POCR4_PC7_SHFT 23
#define HWIO_GPIO16_POCR4_GPIO16_POCR4_PC7_MASK 0x00800000


//--------

#define HWIO_GPIO16_POCR8_ADDR  0xF0011038  
#define HWIO_GPIO16_POCR8_GPIO16_POCR8_PC8_SHFT 24
#define HWIO_GPIO16_POCR8_GPIO16_POCR8_PC8_MASK 0x01000000
#define HWIO_GPIO16_POCR8_GPIO16_POCR8_PC9_SHFT 25
#define HWIO_GPIO16_POCR8_GPIO16_POCR8_PC9_MASK 0x02000000
#define HWIO_GPIO16_POCR8_GPIO16_POCR8_PC10_SHFT 26
#define HWIO_GPIO16_POCR8_GPIO16_POCR8_PC10_MASK 0x04000000
#define HWIO_GPIO16_POCR8_GPIO16_POCR8_PC11_SHFT 27
#define HWIO_GPIO16_POCR8_GPIO16_POCR8_PC11_MASK 0x08000000


//--------

#define HWIO_GPIO16_POCR12_ADDR  0xF001103C  
#define HWIO_GPIO16_POCR12_GPIO16_POCR12_PC12_SHFT 28
#define HWIO_GPIO16_POCR12_GPIO16_POCR12_PC12_MASK 0x10000000
#define HWIO_GPIO16_POCR12_GPIO16_POCR12_PC13_SHFT 29
#define HWIO_GPIO16_POCR12_GPIO16_POCR12_PC13_MASK 0x20000000
#define HWIO_GPIO16_POCR12_GPIO16_POCR12_PC14_SHFT 30
#define HWIO_GPIO16_POCR12_GPIO16_POCR12_PC14_MASK 0x40000000
#define HWIO_GPIO16_POCR12_GPIO16_POCR12_PC15_SHFT 31
#define HWIO_GPIO16_POCR12_GPIO16_POCR12_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO16_PUDEN_ADDR  0xF0011040  
#define HWIO_GPIO16_PUDEN_GPIO16_PUDEN_PXPUDEN0_SHFT 0
#define HWIO_GPIO16_PUDEN_GPIO16_PUDEN_PXPUDEN0_MASK 0x00000003
#define HWIO_GPIO16_PUDEN_GPIO16_PUDEN_PXPUDEN1_SHFT 2
#define HWIO_GPIO16_PUDEN_GPIO16_PUDEN_PXPUDEN1_MASK 0x0000000c
#define HWIO_GPIO16_PUDEN_GPIO16_PUDEN_PXPUDEN2_SHFT 4
#define HWIO_GPIO16_PUDEN_GPIO16_PUDEN_PXPUDEN2_MASK 0x00000030
#define HWIO_GPIO16_PUDEN_GPIO16_PUDEN_PXPUDEN3_SHFT 6
#define HWIO_GPIO16_PUDEN_GPIO16_PUDEN_PXPUDEN3_MASK 0x000000c0
#define HWIO_GPIO16_PUDEN_GPIO16_PUDEN_PXPUDEN4_SHFT 8
#define HWIO_GPIO16_PUDEN_GPIO16_PUDEN_PXPUDEN4_MASK 0x00000300
#define HWIO_GPIO16_PUDEN_GPIO16_PUDEN_PXPUDEN5_SHFT 10
#define HWIO_GPIO16_PUDEN_GPIO16_PUDEN_PXPUDEN5_MASK 0x00000c00
#define HWIO_GPIO16_PUDEN_GPIO16_PUDEN_PXPUDEN6_SHFT 12
#define HWIO_GPIO16_PUDEN_GPIO16_PUDEN_PXPUDEN6_MASK 0x00003000
#define HWIO_GPIO16_PUDEN_GPIO16_PUDEN_PXPUDEN7_SHFT 14
#define HWIO_GPIO16_PUDEN_GPIO16_PUDEN_PXPUDEN7_MASK 0x0000c000
#define HWIO_GPIO16_PUDEN_GPIO16_PUDEN_PXPUDEN8_SHFT 16
#define HWIO_GPIO16_PUDEN_GPIO16_PUDEN_PXPUDEN8_MASK 0x00030000
#define HWIO_GPIO16_PUDEN_GPIO16_PUDEN_PXPUDEN9_SHFT 18
#define HWIO_GPIO16_PUDEN_GPIO16_PUDEN_PXPUDEN9_MASK 0x000c0000
#define HWIO_GPIO16_PUDEN_GPIO16_PUDEN_PXPUDEN10_SHFT 20
#define HWIO_GPIO16_PUDEN_GPIO16_PUDEN_PXPUDEN10_MASK 0x00300000
#define HWIO_GPIO16_PUDEN_GPIO16_PUDEN_PXPUDEN11_SHFT 22
#define HWIO_GPIO16_PUDEN_GPIO16_PUDEN_PXPUDEN11_MASK 0x00c00000
#define HWIO_GPIO16_PUDEN_GPIO16_PUDEN_PXPUDEN12_SHFT 24
#define HWIO_GPIO16_PUDEN_GPIO16_PUDEN_PXPUDEN12_MASK 0x03000000
#define HWIO_GPIO16_PUDEN_GPIO16_PUDEN_PXPUDEN13_SHFT 26
#define HWIO_GPIO16_PUDEN_GPIO16_PUDEN_PXPUDEN13_MASK 0x0c000000
#define HWIO_GPIO16_PUDEN_GPIO16_PUDEN_PXPUDEN14_SHFT 28
#define HWIO_GPIO16_PUDEN_GPIO16_PUDEN_PXPUDEN14_MASK 0x30000000
#define HWIO_GPIO16_PUDEN_GPIO16_PUDEN_PXPUDEN15_SHFT 30
#define HWIO_GPIO16_PUDEN_GPIO16_PUDEN_PXPUDEN15_MASK 0xc0000000


//--------

#define HWIO_GPIO16_PODR_ADDR  0xF0011044  
#define HWIO_GPIO16_PODR_GPIO16_PODR_PXPODR0_SHFT 0
#define HWIO_GPIO16_PODR_GPIO16_PODR_PXPODR0_MASK 0x00000003
#define HWIO_GPIO16_PODR_GPIO16_PODR_PXPODR1_SHFT 2
#define HWIO_GPIO16_PODR_GPIO16_PODR_PXPODR1_MASK 0x0000000c
#define HWIO_GPIO16_PODR_GPIO16_PODR_PXPODR2_SHFT 4
#define HWIO_GPIO16_PODR_GPIO16_PODR_PXPODR2_MASK 0x00000030
#define HWIO_GPIO16_PODR_GPIO16_PODR_PXPODR3_SHFT 6
#define HWIO_GPIO16_PODR_GPIO16_PODR_PXPODR3_MASK 0x000000c0
#define HWIO_GPIO16_PODR_GPIO16_PODR_PXPODR4_SHFT 8
#define HWIO_GPIO16_PODR_GPIO16_PODR_PXPODR4_MASK 0x00000300
#define HWIO_GPIO16_PODR_GPIO16_PODR_PXPODR5_SHFT 10
#define HWIO_GPIO16_PODR_GPIO16_PODR_PXPODR5_MASK 0x00000c00
#define HWIO_GPIO16_PODR_GPIO16_PODR_PXPODR6_SHFT 12
#define HWIO_GPIO16_PODR_GPIO16_PODR_PXPODR6_MASK 0x00003000
#define HWIO_GPIO16_PODR_GPIO16_PODR_PXPODR7_SHFT 14
#define HWIO_GPIO16_PODR_GPIO16_PODR_PXPODR7_MASK 0x0000c000
#define HWIO_GPIO16_PODR_GPIO16_PODR_PXPODR8_SHFT 16
#define HWIO_GPIO16_PODR_GPIO16_PODR_PXPODR8_MASK 0x00030000
#define HWIO_GPIO16_PODR_GPIO16_PODR_PXPODR9_SHFT 18
#define HWIO_GPIO16_PODR_GPIO16_PODR_PXPODR9_MASK 0x000c0000
#define HWIO_GPIO16_PODR_GPIO16_PODR_PXPODR10_SHFT 20
#define HWIO_GPIO16_PODR_GPIO16_PODR_PXPODR10_MASK 0x00300000
#define HWIO_GPIO16_PODR_GPIO16_PODR_PXPODR11_SHFT 22
#define HWIO_GPIO16_PODR_GPIO16_PODR_PXPODR11_MASK 0x00c00000
#define HWIO_GPIO16_PODR_GPIO16_PODR_PXPODR12_SHFT 24
#define HWIO_GPIO16_PODR_GPIO16_PODR_PXPODR12_MASK 0x03000000
#define HWIO_GPIO16_PODR_GPIO16_PODR_PXPODR13_SHFT 26
#define HWIO_GPIO16_PODR_GPIO16_PODR_PXPODR13_MASK 0x0c000000
#define HWIO_GPIO16_PODR_GPIO16_PODR_PXPODR14_SHFT 28
#define HWIO_GPIO16_PODR_GPIO16_PODR_PXPODR14_MASK 0x30000000
#define HWIO_GPIO16_PODR_GPIO16_PODR_PXPODR15_SHFT 30
#define HWIO_GPIO16_PODR_GPIO16_PODR_PXPODR15_MASK 0xc0000000


//--------

#define HWIO_GPIO16_PMOD_ADDR  0xF0011048  
#define HWIO_GPIO16_PMOD_GPIO16_PMOD_PXMOD0_SHFT 0
#define HWIO_GPIO16_PMOD_GPIO16_PMOD_PXMOD0_MASK 0x00000003
#define HWIO_GPIO16_PMOD_GPIO16_PMOD_PXMOD1_SHFT 2
#define HWIO_GPIO16_PMOD_GPIO16_PMOD_PXMOD1_MASK 0x0000000c
#define HWIO_GPIO16_PMOD_GPIO16_PMOD_PXMOD2_SHFT 4
#define HWIO_GPIO16_PMOD_GPIO16_PMOD_PXMOD2_MASK 0x00000030
#define HWIO_GPIO16_PMOD_GPIO16_PMOD_PXMOD3_SHFT 6
#define HWIO_GPIO16_PMOD_GPIO16_PMOD_PXMOD3_MASK 0x000000c0
#define HWIO_GPIO16_PMOD_GPIO16_PMOD_PXMOD4_SHFT 8
#define HWIO_GPIO16_PMOD_GPIO16_PMOD_PXMOD4_MASK 0x00000300
#define HWIO_GPIO16_PMOD_GPIO16_PMOD_PXMOD5_SHFT 10
#define HWIO_GPIO16_PMOD_GPIO16_PMOD_PXMOD5_MASK 0x00000c00
#define HWIO_GPIO16_PMOD_GPIO16_PMOD_PXMOD6_SHFT 12
#define HWIO_GPIO16_PMOD_GPIO16_PMOD_PXMOD6_MASK 0x00003000
#define HWIO_GPIO16_PMOD_GPIO16_PMOD_PXMOD7_SHFT 14
#define HWIO_GPIO16_PMOD_GPIO16_PMOD_PXMOD7_MASK 0x0000c000
#define HWIO_GPIO16_PMOD_GPIO16_PMOD_PXMOD8_SHFT 16
#define HWIO_GPIO16_PMOD_GPIO16_PMOD_PXMOD8_MASK 0x00030000
#define HWIO_GPIO16_PMOD_GPIO16_PMOD_PXMOD9_SHFT 18
#define HWIO_GPIO16_PMOD_GPIO16_PMOD_PXMOD9_MASK 0x000c0000
#define HWIO_GPIO16_PMOD_GPIO16_PMOD_PXMOD10_SHFT 20
#define HWIO_GPIO16_PMOD_GPIO16_PMOD_PXMOD10_MASK 0x00300000
#define HWIO_GPIO16_PMOD_GPIO16_PMOD_PXMOD11_SHFT 22
#define HWIO_GPIO16_PMOD_GPIO16_PMOD_PXMOD11_MASK 0x00c00000
#define HWIO_GPIO16_PMOD_GPIO16_PMOD_PXMOD12_SHFT 24
#define HWIO_GPIO16_PMOD_GPIO16_PMOD_PXMOD12_MASK 0x03000000
#define HWIO_GPIO16_PMOD_GPIO16_PMOD_PXMOD13_SHFT 26
#define HWIO_GPIO16_PMOD_GPIO16_PMOD_PXMOD13_MASK 0x0c000000
#define HWIO_GPIO16_PMOD_GPIO16_PMOD_PXMOD14_SHFT 28
#define HWIO_GPIO16_PMOD_GPIO16_PMOD_PXMOD14_MASK 0x30000000
#define HWIO_GPIO16_PMOD_GPIO16_PMOD_PXMOD15_SHFT 30
#define HWIO_GPIO16_PMOD_GPIO16_PMOD_PXMOD15_MASK 0xc0000000


//--------

#define HWIO_GPIO16_PEROUT0_ADDR  0xF001104C  
#define HWIO_GPIO16_PEROUT0_GPIO16_PEROUT0_OUTSEL0_SHFT 0
#define HWIO_GPIO16_PEROUT0_GPIO16_PEROUT0_OUTSEL0_MASK 0x0000000f
#define HWIO_GPIO16_PEROUT0_GPIO16_PEROUT0_OUTSEL1_SHFT 4
#define HWIO_GPIO16_PEROUT0_GPIO16_PEROUT0_OUTSEL1_MASK 0x000000f0
#define HWIO_GPIO16_PEROUT0_GPIO16_PEROUT0_OUTSEL2_SHFT 8
#define HWIO_GPIO16_PEROUT0_GPIO16_PEROUT0_OUTSEL2_MASK 0x00000f00
#define HWIO_GPIO16_PEROUT0_GPIO16_PEROUT0_OUTSEL3_SHFT 12
#define HWIO_GPIO16_PEROUT0_GPIO16_PEROUT0_OUTSEL3_MASK 0x0000f000
#define HWIO_GPIO16_PEROUT0_GPIO16_PEROUT0_OUTSEL4_SHFT 16
#define HWIO_GPIO16_PEROUT0_GPIO16_PEROUT0_OUTSEL4_MASK 0x000f0000
#define HWIO_GPIO16_PEROUT0_GPIO16_PEROUT0_OUTSEL5_SHFT 20
#define HWIO_GPIO16_PEROUT0_GPIO16_PEROUT0_OUTSEL5_MASK 0x00f00000
#define HWIO_GPIO16_PEROUT0_GPIO16_PEROUT0_OUTSEL6_SHFT 24
#define HWIO_GPIO16_PEROUT0_GPIO16_PEROUT0_OUTSEL6_MASK 0x0f000000
#define HWIO_GPIO16_PEROUT0_GPIO16_PEROUT0_OUTSEL7_SHFT 28
#define HWIO_GPIO16_PEROUT0_GPIO16_PEROUT0_OUTSEL7_MASK 0xf0000000


//--------

#define HWIO_GPIO16_PEROUT1_ADDR  0xF0011050  
#define HWIO_GPIO16_PEROUT1_GPIO16_PEROUT1_OUTSEL8_SHFT 0
#define HWIO_GPIO16_PEROUT1_GPIO16_PEROUT1_OUTSEL8_MASK 0x0000000f
#define HWIO_GPIO16_PEROUT1_GPIO16_PEROUT1_OUTSEL9_SHFT 4
#define HWIO_GPIO16_PEROUT1_GPIO16_PEROUT1_OUTSEL9_MASK 0x000000f0
#define HWIO_GPIO16_PEROUT1_GPIO16_PEROUT1_OUTSEL10_SHFT 8
#define HWIO_GPIO16_PEROUT1_GPIO16_PEROUT1_OUTSEL10_MASK 0x00000f00
#define HWIO_GPIO16_PEROUT1_GPIO16_PEROUT1_OUTSEL11_SHFT 12
#define HWIO_GPIO16_PEROUT1_GPIO16_PEROUT1_OUTSEL11_MASK 0x0000f000
#define HWIO_GPIO16_PEROUT1_GPIO16_PEROUT1_OUTSEL12_SHFT 16
#define HWIO_GPIO16_PEROUT1_GPIO16_PEROUT1_OUTSEL12_MASK 0x000f0000
#define HWIO_GPIO16_PEROUT1_GPIO16_PEROUT1_OUTSEL13_SHFT 20
#define HWIO_GPIO16_PEROUT1_GPIO16_PEROUT1_OUTSEL13_MASK 0x00f00000
#define HWIO_GPIO16_PEROUT1_GPIO16_PEROUT1_OUTSEL14_SHFT 24
#define HWIO_GPIO16_PEROUT1_GPIO16_PEROUT1_OUTSEL14_MASK 0x0f000000
#define HWIO_GPIO16_PEROUT1_GPIO16_PEROUT1_OUTSEL15_SHFT 28
#define HWIO_GPIO16_PEROUT1_GPIO16_PEROUT1_OUTSEL15_MASK 0xf0000000


//--------

#define HWIO_GPIO16_PDR0_ADDR  0xF0011054  
#define HWIO_GPIO16_PDR0_GPIO16_PDR0_PXPD0_SHFT 0
#define HWIO_GPIO16_PDR0_GPIO16_PDR0_PXPD0_MASK 0x00000003
#define HWIO_GPIO16_PDR0_GPIO16_PDR0_PXPD1_SHFT 4
#define HWIO_GPIO16_PDR0_GPIO16_PDR0_PXPD1_MASK 0x00000030
#define HWIO_GPIO16_PDR0_GPIO16_PDR0_PXPD2_SHFT 8
#define HWIO_GPIO16_PDR0_GPIO16_PDR0_PXPD2_MASK 0x00000300
#define HWIO_GPIO16_PDR0_GPIO16_PDR0_PXPD3_SHFT 12
#define HWIO_GPIO16_PDR0_GPIO16_PDR0_PXPD3_MASK 0x00003000
#define HWIO_GPIO16_PDR0_GPIO16_PDR0_PXPD4_SHFT 16
#define HWIO_GPIO16_PDR0_GPIO16_PDR0_PXPD4_MASK 0x00030000
#define HWIO_GPIO16_PDR0_GPIO16_PDR0_PXPD5_SHFT 20
#define HWIO_GPIO16_PDR0_GPIO16_PDR0_PXPD5_MASK 0x00300000
#define HWIO_GPIO16_PDR0_GPIO16_PDR0_PXPD6_SHFT 24
#define HWIO_GPIO16_PDR0_GPIO16_PDR0_PXPD6_MASK 0x03000000
#define HWIO_GPIO16_PDR0_GPIO16_PDR0_PXPD7_SHFT 28
#define HWIO_GPIO16_PDR0_GPIO16_PDR0_PXPD7_MASK 0x30000000


//--------

#define HWIO_GPIO16_PDR1_ADDR  0xF0011058  
#define HWIO_GPIO16_PDR1_GPIO16_PDR1_PXPD8_SHFT 0
#define HWIO_GPIO16_PDR1_GPIO16_PDR1_PXPD8_MASK 0x00000003
#define HWIO_GPIO16_PDR1_GPIO16_PDR1_PXPD9_SHFT 4
#define HWIO_GPIO16_PDR1_GPIO16_PDR1_PXPD9_MASK 0x00000030
#define HWIO_GPIO16_PDR1_GPIO16_PDR1_PXPD10_SHFT 8
#define HWIO_GPIO16_PDR1_GPIO16_PDR1_PXPD10_MASK 0x00000300
#define HWIO_GPIO16_PDR1_GPIO16_PDR1_PXPD11_SHFT 12
#define HWIO_GPIO16_PDR1_GPIO16_PDR1_PXPD11_MASK 0x00003000
#define HWIO_GPIO16_PDR1_GPIO16_PDR1_PXPD12_SHFT 16
#define HWIO_GPIO16_PDR1_GPIO16_PDR1_PXPD12_MASK 0x00030000
#define HWIO_GPIO16_PDR1_GPIO16_PDR1_PXPD13_SHFT 20
#define HWIO_GPIO16_PDR1_GPIO16_PDR1_PXPD13_MASK 0x00300000
#define HWIO_GPIO16_PDR1_GPIO16_PDR1_PXPD14_SHFT 24
#define HWIO_GPIO16_PDR1_GPIO16_PDR1_PXPD14_MASK 0x03000000
#define HWIO_GPIO16_PDR1_GPIO16_PDR1_PXPD15_SHFT 28
#define HWIO_GPIO16_PDR1_GPIO16_PDR1_PXPD15_MASK 0x30000000


//--------

#define HWIO_GPIO16_SDE_ADDR  0xF001105C  
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEN0_SHFT 0
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEN0_MASK 0x00000001
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEN1_SHFT 1
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEN1_MASK 0x00000002
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEN2_SHFT 2
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEN2_MASK 0x00000004
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEN3_SHFT 3
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEN3_MASK 0x00000008
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEN4_SHFT 4
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEN4_MASK 0x00000010
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEN5_SHFT 5
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEN5_MASK 0x00000020
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEN6_SHFT 6
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEN6_MASK 0x00000040
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEN7_SHFT 7
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEN7_MASK 0x00000080
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEN8_SHFT 8
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEN8_MASK 0x00000100
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEN9_SHFT 9
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEN9_MASK 0x00000200
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEN10_SHFT 10
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEN10_MASK 0x00000400
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEN11_SHFT 11
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEN11_MASK 0x00000800
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEN12_SHFT 12
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEN12_MASK 0x00001000
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEN13_SHFT 13
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEN13_MASK 0x00002000
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEN14_SHFT 14
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEN14_MASK 0x00004000
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEN15_SHFT 15
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEN15_MASK 0x00008000
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEF0_SHFT 16
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEF0_MASK 0x00010000
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEF1_SHFT 17
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEF1_MASK 0x00020000
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEF2_SHFT 18
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEF2_MASK 0x00040000
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEF3_SHFT 19
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEF3_MASK 0x00080000
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEF4_SHFT 20
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEF4_MASK 0x00100000
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEF5_SHFT 21
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEF5_MASK 0x00200000
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEF6_SHFT 22
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEF6_MASK 0x00400000
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEF7_SHFT 23
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEF7_MASK 0x00800000
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEF8_SHFT 24
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEF8_MASK 0x01000000
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEF9_SHFT 25
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEF9_MASK 0x02000000
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEF10_SHFT 26
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEF10_MASK 0x04000000
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEF11_SHFT 27
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEF11_MASK 0x08000000
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEF12_SHFT 28
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEF12_MASK 0x10000000
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEF13_SHFT 29
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEF13_MASK 0x20000000
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEF14_SHFT 30
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEF14_MASK 0x40000000
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEF15_SHFT 31
#define HWIO_GPIO16_SDE_GPIO16_SDE_SDEF15_MASK 0x80000000


//--------

#define HWIO_GPIO16_SDCTL_ADDR  0xF0011060  
#define HWIO_GPIO16_SDCTL_GPIO16_SDCTL_SWTRIG_SHFT 0
#define HWIO_GPIO16_SDCTL_GPIO16_SDCTL_SWTRIG_MASK 0x00000001
#define HWIO_GPIO16_SDCTL_GPIO16_SDCTL_LINKEN_SHFT 1
#define HWIO_GPIO16_SDCTL_GPIO16_SDCTL_LINKEN_MASK 0x00000002
#define HWIO_GPIO16_SDCTL_GPIO16_SDCTL_PSDEF_SHFT 2
#define HWIO_GPIO16_SDCTL_GPIO16_SDCTL_PSDEF_MASK 0x00000004


//--------

#define HWIO_GPIO16_ESR_ADDR  0xF0011064  
#define HWIO_GPIO16_ESR_GPIO16_ESR_EN0_SHFT 0
#define HWIO_GPIO16_ESR_GPIO16_ESR_EN0_MASK 0x00000001
#define HWIO_GPIO16_ESR_GPIO16_ESR_EN1_SHFT 1
#define HWIO_GPIO16_ESR_GPIO16_ESR_EN1_MASK 0x00000002
#define HWIO_GPIO16_ESR_GPIO16_ESR_EN2_SHFT 2
#define HWIO_GPIO16_ESR_GPIO16_ESR_EN2_MASK 0x00000004
#define HWIO_GPIO16_ESR_GPIO16_ESR_EN3_SHFT 3
#define HWIO_GPIO16_ESR_GPIO16_ESR_EN3_MASK 0x00000008
#define HWIO_GPIO16_ESR_GPIO16_ESR_EN4_SHFT 4
#define HWIO_GPIO16_ESR_GPIO16_ESR_EN4_MASK 0x00000010
#define HWIO_GPIO16_ESR_GPIO16_ESR_EN5_SHFT 5
#define HWIO_GPIO16_ESR_GPIO16_ESR_EN5_MASK 0x00000020
#define HWIO_GPIO16_ESR_GPIO16_ESR_EN6_SHFT 6
#define HWIO_GPIO16_ESR_GPIO16_ESR_EN6_MASK 0x00000040
#define HWIO_GPIO16_ESR_GPIO16_ESR_EN7_SHFT 7
#define HWIO_GPIO16_ESR_GPIO16_ESR_EN7_MASK 0x00000080
#define HWIO_GPIO16_ESR_GPIO16_ESR_EN8_SHFT 8
#define HWIO_GPIO16_ESR_GPIO16_ESR_EN8_MASK 0x00000100
#define HWIO_GPIO16_ESR_GPIO16_ESR_EN9_SHFT 9
#define HWIO_GPIO16_ESR_GPIO16_ESR_EN9_MASK 0x00000200
#define HWIO_GPIO16_ESR_GPIO16_ESR_EN10_SHFT 10
#define HWIO_GPIO16_ESR_GPIO16_ESR_EN10_MASK 0x00000400
#define HWIO_GPIO16_ESR_GPIO16_ESR_EN11_SHFT 11
#define HWIO_GPIO16_ESR_GPIO16_ESR_EN11_MASK 0x00000800
#define HWIO_GPIO16_ESR_GPIO16_ESR_EN12_SHFT 12
#define HWIO_GPIO16_ESR_GPIO16_ESR_EN12_MASK 0x00001000
#define HWIO_GPIO16_ESR_GPIO16_ESR_EN13_SHFT 13
#define HWIO_GPIO16_ESR_GPIO16_ESR_EN13_MASK 0x00002000
#define HWIO_GPIO16_ESR_GPIO16_ESR_EN14_SHFT 14
#define HWIO_GPIO16_ESR_GPIO16_ESR_EN14_MASK 0x00004000
#define HWIO_GPIO16_ESR_GPIO16_ESR_EN15_SHFT 15
#define HWIO_GPIO16_ESR_GPIO16_ESR_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO16_LOCK_ADDR  0xF0011068  
#define HWIO_GPIO16_LOCK_GPIO16_LOCK_P0LCK_SHFT 0
#define HWIO_GPIO16_LOCK_GPIO16_LOCK_P0LCK_MASK 0x00000001
#define HWIO_GPIO16_LOCK_GPIO16_LOCK_P1LCK_SHFT 1
#define HWIO_GPIO16_LOCK_GPIO16_LOCK_P1LCK_MASK 0x00000002
#define HWIO_GPIO16_LOCK_GPIO16_LOCK_P2LCK_SHFT 2
#define HWIO_GPIO16_LOCK_GPIO16_LOCK_P2LCK_MASK 0x00000004
#define HWIO_GPIO16_LOCK_GPIO16_LOCK_P3LCK_SHFT 3
#define HWIO_GPIO16_LOCK_GPIO16_LOCK_P3LCK_MASK 0x00000008
#define HWIO_GPIO16_LOCK_GPIO16_LOCK_P4LCK_SHFT 4
#define HWIO_GPIO16_LOCK_GPIO16_LOCK_P4LCK_MASK 0x00000010
#define HWIO_GPIO16_LOCK_GPIO16_LOCK_P5LCK_SHFT 5
#define HWIO_GPIO16_LOCK_GPIO16_LOCK_P5LCK_MASK 0x00000020
#define HWIO_GPIO16_LOCK_GPIO16_LOCK_P6LCK_SHFT 6
#define HWIO_GPIO16_LOCK_GPIO16_LOCK_P6LCK_MASK 0x00000040
#define HWIO_GPIO16_LOCK_GPIO16_LOCK_P7LCK_SHFT 7
#define HWIO_GPIO16_LOCK_GPIO16_LOCK_P7LCK_MASK 0x00000080
#define HWIO_GPIO16_LOCK_GPIO16_LOCK_P8LCK_SHFT 8
#define HWIO_GPIO16_LOCK_GPIO16_LOCK_P8LCK_MASK 0x00000100
#define HWIO_GPIO16_LOCK_GPIO16_LOCK_P9LCK_SHFT 9
#define HWIO_GPIO16_LOCK_GPIO16_LOCK_P9LCK_MASK 0x00000200
#define HWIO_GPIO16_LOCK_GPIO16_LOCK_P10LCK_SHFT 10
#define HWIO_GPIO16_LOCK_GPIO16_LOCK_P10LCK_MASK 0x00000400
#define HWIO_GPIO16_LOCK_GPIO16_LOCK_P11LCK_SHFT 11
#define HWIO_GPIO16_LOCK_GPIO16_LOCK_P11LCK_MASK 0x00000800
#define HWIO_GPIO16_LOCK_GPIO16_LOCK_P12LCK_SHFT 12
#define HWIO_GPIO16_LOCK_GPIO16_LOCK_P12LCK_MASK 0x00001000
#define HWIO_GPIO16_LOCK_GPIO16_LOCK_P13LCK_SHFT 13
#define HWIO_GPIO16_LOCK_GPIO16_LOCK_P13LCK_MASK 0x00002000
#define HWIO_GPIO16_LOCK_GPIO16_LOCK_P14LCK_SHFT 14
#define HWIO_GPIO16_LOCK_GPIO16_LOCK_P14LCK_MASK 0x00004000
#define HWIO_GPIO16_LOCK_GPIO16_LOCK_P15LCK_SHFT 15
#define HWIO_GPIO16_LOCK_GPIO16_LOCK_P15LCK_MASK 0x00008000
#define HWIO_GPIO16_LOCK_GPIO16_LOCK_PXLCKKEY_SHFT 16
#define HWIO_GPIO16_LOCK_GPIO16_LOCK_PXLCKKEY_MASK 0xffff0000


//--------

#define HWIO_GPIO16_SDETRMOD_ADDR  0xF001106C  
#define HWIO_GPIO16_SDETRMOD_GPIO16_SDETRMOD_TGSEL0_SHFT 0
#define HWIO_GPIO16_SDETRMOD_GPIO16_SDETRMOD_TGSEL0_MASK 0x00000001
#define HWIO_GPIO16_SDETRMOD_GPIO16_SDETRMOD_TGSEL1_SHFT 1
#define HWIO_GPIO16_SDETRMOD_GPIO16_SDETRMOD_TGSEL1_MASK 0x00000002
#define HWIO_GPIO16_SDETRMOD_GPIO16_SDETRMOD_TGSEL2_SHFT 2
#define HWIO_GPIO16_SDETRMOD_GPIO16_SDETRMOD_TGSEL2_MASK 0x00000004
#define HWIO_GPIO16_SDETRMOD_GPIO16_SDETRMOD_TGSEL3_SHFT 3
#define HWIO_GPIO16_SDETRMOD_GPIO16_SDETRMOD_TGSEL3_MASK 0x00000008
#define HWIO_GPIO16_SDETRMOD_GPIO16_SDETRMOD_TGSEL4_SHFT 4
#define HWIO_GPIO16_SDETRMOD_GPIO16_SDETRMOD_TGSEL4_MASK 0x00000010
#define HWIO_GPIO16_SDETRMOD_GPIO16_SDETRMOD_TGSEL5_SHFT 5
#define HWIO_GPIO16_SDETRMOD_GPIO16_SDETRMOD_TGSEL5_MASK 0x00000020
#define HWIO_GPIO16_SDETRMOD_GPIO16_SDETRMOD_TGSEL6_SHFT 6
#define HWIO_GPIO16_SDETRMOD_GPIO16_SDETRMOD_TGSEL6_MASK 0x00000040
#define HWIO_GPIO16_SDETRMOD_GPIO16_SDETRMOD_TGSEL7_SHFT 7
#define HWIO_GPIO16_SDETRMOD_GPIO16_SDETRMOD_TGSEL7_MASK 0x00000080
#define HWIO_GPIO16_SDETRMOD_GPIO16_SDETRMOD_TGSEL8_SHFT 8
#define HWIO_GPIO16_SDETRMOD_GPIO16_SDETRMOD_TGSEL8_MASK 0x00000100
#define HWIO_GPIO16_SDETRMOD_GPIO16_SDETRMOD_TGSEL9_SHFT 9
#define HWIO_GPIO16_SDETRMOD_GPIO16_SDETRMOD_TGSEL9_MASK 0x00000200
#define HWIO_GPIO16_SDETRMOD_GPIO16_SDETRMOD_TGSEL10_SHFT 10
#define HWIO_GPIO16_SDETRMOD_GPIO16_SDETRMOD_TGSEL10_MASK 0x00000400
#define HWIO_GPIO16_SDETRMOD_GPIO16_SDETRMOD_TGSEL11_SHFT 11
#define HWIO_GPIO16_SDETRMOD_GPIO16_SDETRMOD_TGSEL11_MASK 0x00000800
#define HWIO_GPIO16_SDETRMOD_GPIO16_SDETRMOD_TGSEL12_SHFT 12
#define HWIO_GPIO16_SDETRMOD_GPIO16_SDETRMOD_TGSEL12_MASK 0x00001000
#define HWIO_GPIO16_SDETRMOD_GPIO16_SDETRMOD_TGSEL13_SHFT 13
#define HWIO_GPIO16_SDETRMOD_GPIO16_SDETRMOD_TGSEL13_MASK 0x00002000
#define HWIO_GPIO16_SDETRMOD_GPIO16_SDETRMOD_TGSEL14_SHFT 14
#define HWIO_GPIO16_SDETRMOD_GPIO16_SDETRMOD_TGSEL14_MASK 0x00004000
#define HWIO_GPIO16_SDETRMOD_GPIO16_SDETRMOD_TGSEL15_SHFT 15
#define HWIO_GPIO16_SDETRMOD_GPIO16_SDETRMOD_TGSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO16_PCSR_ADDR  0xF0011070  
#define HWIO_GPIO16_PCSR_GPIO16_PCSR_SEL0_SHFT 0
#define HWIO_GPIO16_PCSR_GPIO16_PCSR_SEL0_MASK 0x00000001
#define HWIO_GPIO16_PCSR_GPIO16_PCSR_SEL1_SHFT 1
#define HWIO_GPIO16_PCSR_GPIO16_PCSR_SEL1_MASK 0x00000002
#define HWIO_GPIO16_PCSR_GPIO16_PCSR_SEL2_SHFT 2
#define HWIO_GPIO16_PCSR_GPIO16_PCSR_SEL2_MASK 0x00000004
#define HWIO_GPIO16_PCSR_GPIO16_PCSR_SEL3_SHFT 3
#define HWIO_GPIO16_PCSR_GPIO16_PCSR_SEL3_MASK 0x00000008
#define HWIO_GPIO16_PCSR_GPIO16_PCSR_SEL4_SHFT 4
#define HWIO_GPIO16_PCSR_GPIO16_PCSR_SEL4_MASK 0x00000010
#define HWIO_GPIO16_PCSR_GPIO16_PCSR_SEL5_SHFT 5
#define HWIO_GPIO16_PCSR_GPIO16_PCSR_SEL5_MASK 0x00000020
#define HWIO_GPIO16_PCSR_GPIO16_PCSR_SEL6_SHFT 6
#define HWIO_GPIO16_PCSR_GPIO16_PCSR_SEL6_MASK 0x00000040
#define HWIO_GPIO16_PCSR_GPIO16_PCSR_SEL7_SHFT 7
#define HWIO_GPIO16_PCSR_GPIO16_PCSR_SEL7_MASK 0x00000080
#define HWIO_GPIO16_PCSR_GPIO16_PCSR_SEL8_SHFT 8
#define HWIO_GPIO16_PCSR_GPIO16_PCSR_SEL8_MASK 0x00000100
#define HWIO_GPIO16_PCSR_GPIO16_PCSR_SEL9_SHFT 9
#define HWIO_GPIO16_PCSR_GPIO16_PCSR_SEL9_MASK 0x00000200
#define HWIO_GPIO16_PCSR_GPIO16_PCSR_SEL10_SHFT 10
#define HWIO_GPIO16_PCSR_GPIO16_PCSR_SEL10_MASK 0x00000400
#define HWIO_GPIO16_PCSR_GPIO16_PCSR_SEL11_SHFT 11
#define HWIO_GPIO16_PCSR_GPIO16_PCSR_SEL11_MASK 0x00000800
#define HWIO_GPIO16_PCSR_GPIO16_PCSR_SEL12_SHFT 12
#define HWIO_GPIO16_PCSR_GPIO16_PCSR_SEL12_MASK 0x00001000
#define HWIO_GPIO16_PCSR_GPIO16_PCSR_SEL13_SHFT 13
#define HWIO_GPIO16_PCSR_GPIO16_PCSR_SEL13_MASK 0x00002000
#define HWIO_GPIO16_PCSR_GPIO16_PCSR_SEL14_SHFT 14
#define HWIO_GPIO16_PCSR_GPIO16_PCSR_SEL14_MASK 0x00004000
#define HWIO_GPIO16_PCSR_GPIO16_PCSR_SEL15_SHFT 15
#define HWIO_GPIO16_PCSR_GPIO16_PCSR_SEL15_MASK 0x00008000


//--------

#define HWIO_GPIO16_INEN_ADDR  0xF0011074  
#define HWIO_GPIO16_INEN_GPIO16_INEN_EN0_SHFT 0
#define HWIO_GPIO16_INEN_GPIO16_INEN_EN0_MASK 0x00000001
#define HWIO_GPIO16_INEN_GPIO16_INEN_EN1_SHFT 1
#define HWIO_GPIO16_INEN_GPIO16_INEN_EN1_MASK 0x00000002
#define HWIO_GPIO16_INEN_GPIO16_INEN_EN2_SHFT 2
#define HWIO_GPIO16_INEN_GPIO16_INEN_EN2_MASK 0x00000004
#define HWIO_GPIO16_INEN_GPIO16_INEN_EN3_SHFT 3
#define HWIO_GPIO16_INEN_GPIO16_INEN_EN3_MASK 0x00000008
#define HWIO_GPIO16_INEN_GPIO16_INEN_EN4_SHFT 4
#define HWIO_GPIO16_INEN_GPIO16_INEN_EN4_MASK 0x00000010
#define HWIO_GPIO16_INEN_GPIO16_INEN_EN5_SHFT 5
#define HWIO_GPIO16_INEN_GPIO16_INEN_EN5_MASK 0x00000020
#define HWIO_GPIO16_INEN_GPIO16_INEN_EN6_SHFT 6
#define HWIO_GPIO16_INEN_GPIO16_INEN_EN6_MASK 0x00000040
#define HWIO_GPIO16_INEN_GPIO16_INEN_EN7_SHFT 7
#define HWIO_GPIO16_INEN_GPIO16_INEN_EN7_MASK 0x00000080
#define HWIO_GPIO16_INEN_GPIO16_INEN_EN8_SHFT 8
#define HWIO_GPIO16_INEN_GPIO16_INEN_EN8_MASK 0x00000100
#define HWIO_GPIO16_INEN_GPIO16_INEN_EN9_SHFT 9
#define HWIO_GPIO16_INEN_GPIO16_INEN_EN9_MASK 0x00000200
#define HWIO_GPIO16_INEN_GPIO16_INEN_EN10_SHFT 10
#define HWIO_GPIO16_INEN_GPIO16_INEN_EN10_MASK 0x00000400
#define HWIO_GPIO16_INEN_GPIO16_INEN_EN11_SHFT 11
#define HWIO_GPIO16_INEN_GPIO16_INEN_EN11_MASK 0x00000800
#define HWIO_GPIO16_INEN_GPIO16_INEN_EN12_SHFT 12
#define HWIO_GPIO16_INEN_GPIO16_INEN_EN12_MASK 0x00001000
#define HWIO_GPIO16_INEN_GPIO16_INEN_EN13_SHFT 13
#define HWIO_GPIO16_INEN_GPIO16_INEN_EN13_MASK 0x00002000
#define HWIO_GPIO16_INEN_GPIO16_INEN_EN14_SHFT 14
#define HWIO_GPIO16_INEN_GPIO16_INEN_EN14_MASK 0x00004000
#define HWIO_GPIO16_INEN_GPIO16_INEN_EN15_SHFT 15
#define HWIO_GPIO16_INEN_GPIO16_INEN_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO16_PUDRST_ADDR  0xF0011078  
#define HWIO_GPIO16_PUDRST_GPIO16_PUDRST_PDSEL0_SHFT 0
#define HWIO_GPIO16_PUDRST_GPIO16_PUDRST_PDSEL0_MASK 0x00000001
#define HWIO_GPIO16_PUDRST_GPIO16_PUDRST_PDSEL1_SHFT 1
#define HWIO_GPIO16_PUDRST_GPIO16_PUDRST_PDSEL1_MASK 0x00000002
#define HWIO_GPIO16_PUDRST_GPIO16_PUDRST_PDSEL2_SHFT 2
#define HWIO_GPIO16_PUDRST_GPIO16_PUDRST_PDSEL2_MASK 0x00000004
#define HWIO_GPIO16_PUDRST_GPIO16_PUDRST_PDSEL3_SHFT 3
#define HWIO_GPIO16_PUDRST_GPIO16_PUDRST_PDSEL3_MASK 0x00000008
#define HWIO_GPIO16_PUDRST_GPIO16_PUDRST_PDSEL4_SHFT 4
#define HWIO_GPIO16_PUDRST_GPIO16_PUDRST_PDSEL4_MASK 0x00000010
#define HWIO_GPIO16_PUDRST_GPIO16_PUDRST_PDSEL5_SHFT 5
#define HWIO_GPIO16_PUDRST_GPIO16_PUDRST_PDSEL5_MASK 0x00000020
#define HWIO_GPIO16_PUDRST_GPIO16_PUDRST_PDSEL6_SHFT 6
#define HWIO_GPIO16_PUDRST_GPIO16_PUDRST_PDSEL6_MASK 0x00000040
#define HWIO_GPIO16_PUDRST_GPIO16_PUDRST_PDSEL7_SHFT 7
#define HWIO_GPIO16_PUDRST_GPIO16_PUDRST_PDSEL7_MASK 0x00000080
#define HWIO_GPIO16_PUDRST_GPIO16_PUDRST_PDSEL8_SHFT 8
#define HWIO_GPIO16_PUDRST_GPIO16_PUDRST_PDSEL8_MASK 0x00000100
#define HWIO_GPIO16_PUDRST_GPIO16_PUDRST_PDSEL9_SHFT 9
#define HWIO_GPIO16_PUDRST_GPIO16_PUDRST_PDSEL9_MASK 0x00000200
#define HWIO_GPIO16_PUDRST_GPIO16_PUDRST_PDSEL10_SHFT 10
#define HWIO_GPIO16_PUDRST_GPIO16_PUDRST_PDSEL10_MASK 0x00000400
#define HWIO_GPIO16_PUDRST_GPIO16_PUDRST_PDSEL11_SHFT 11
#define HWIO_GPIO16_PUDRST_GPIO16_PUDRST_PDSEL11_MASK 0x00000800
#define HWIO_GPIO16_PUDRST_GPIO16_PUDRST_PDSEL12_SHFT 12
#define HWIO_GPIO16_PUDRST_GPIO16_PUDRST_PDSEL12_MASK 0x00001000
#define HWIO_GPIO16_PUDRST_GPIO16_PUDRST_PDSEL13_SHFT 13
#define HWIO_GPIO16_PUDRST_GPIO16_PUDRST_PDSEL13_MASK 0x00002000
#define HWIO_GPIO16_PUDRST_GPIO16_PUDRST_PDSEL14_SHFT 14
#define HWIO_GPIO16_PUDRST_GPIO16_PUDRST_PDSEL14_MASK 0x00004000
#define HWIO_GPIO16_PUDRST_GPIO16_PUDRST_PDSEL15_SHFT 15
#define HWIO_GPIO16_PUDRST_GPIO16_PUDRST_PDSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO17_INFO_ADDR  0xF0011100  
#define HWIO_GPIO17_INFO_GPIO17_INFO_MODREV_SHFT 0
#define HWIO_GPIO17_INFO_GPIO17_INFO_MODREV_MASK 0x000000ff
#define HWIO_GPIO17_INFO_GPIO17_INFO_MODTYPE_SHFT 8
#define HWIO_GPIO17_INFO_GPIO17_INFO_MODTYPE_MASK 0x0000ff00
#define HWIO_GPIO17_INFO_GPIO17_INFO_MODNUMBER_SHFT 16
#define HWIO_GPIO17_INFO_GPIO17_INFO_MODNUMBER_MASK 0xffff0000


//--------

#define HWIO_GPIO17_ACES0_ADDR  0xF0011104  
#define HWIO_GPIO17_ACES0_GPIO17_ACES0_EN0_SHFT 0
#define HWIO_GPIO17_ACES0_GPIO17_ACES0_EN0_MASK 0x00000001
#define HWIO_GPIO17_ACES0_GPIO17_ACES0_EN1_SHFT 1
#define HWIO_GPIO17_ACES0_GPIO17_ACES0_EN1_MASK 0x00000002
#define HWIO_GPIO17_ACES0_GPIO17_ACES0_EN2_SHFT 2
#define HWIO_GPIO17_ACES0_GPIO17_ACES0_EN2_MASK 0x00000004
#define HWIO_GPIO17_ACES0_GPIO17_ACES0_EN3_SHFT 3
#define HWIO_GPIO17_ACES0_GPIO17_ACES0_EN3_MASK 0x00000008
#define HWIO_GPIO17_ACES0_GPIO17_ACES0_EN4_SHFT 4
#define HWIO_GPIO17_ACES0_GPIO17_ACES0_EN4_MASK 0x00000010
#define HWIO_GPIO17_ACES0_GPIO17_ACES0_EN5_SHFT 5
#define HWIO_GPIO17_ACES0_GPIO17_ACES0_EN5_MASK 0x00000020
#define HWIO_GPIO17_ACES0_GPIO17_ACES0_EN6_SHFT 6
#define HWIO_GPIO17_ACES0_GPIO17_ACES0_EN6_MASK 0x00000040
#define HWIO_GPIO17_ACES0_GPIO17_ACES0_EN7_SHFT 7
#define HWIO_GPIO17_ACES0_GPIO17_ACES0_EN7_MASK 0x00000080
#define HWIO_GPIO17_ACES0_GPIO17_ACES0_EN8_SHFT 8
#define HWIO_GPIO17_ACES0_GPIO17_ACES0_EN8_MASK 0x00000100
#define HWIO_GPIO17_ACES0_GPIO17_ACES0_EN9_SHFT 9
#define HWIO_GPIO17_ACES0_GPIO17_ACES0_EN9_MASK 0x00000200
#define HWIO_GPIO17_ACES0_GPIO17_ACES0_EN10_SHFT 10
#define HWIO_GPIO17_ACES0_GPIO17_ACES0_EN10_MASK 0x00000400
#define HWIO_GPIO17_ACES0_GPIO17_ACES0_EN11_SHFT 11
#define HWIO_GPIO17_ACES0_GPIO17_ACES0_EN11_MASK 0x00000800
#define HWIO_GPIO17_ACES0_GPIO17_ACES0_EN12_SHFT 12
#define HWIO_GPIO17_ACES0_GPIO17_ACES0_EN12_MASK 0x00001000
#define HWIO_GPIO17_ACES0_GPIO17_ACES0_EN13_SHFT 13
#define HWIO_GPIO17_ACES0_GPIO17_ACES0_EN13_MASK 0x00002000
#define HWIO_GPIO17_ACES0_GPIO17_ACES0_EN14_SHFT 14
#define HWIO_GPIO17_ACES0_GPIO17_ACES0_EN14_MASK 0x00004000
#define HWIO_GPIO17_ACES0_GPIO17_ACES0_EN15_SHFT 15
#define HWIO_GPIO17_ACES0_GPIO17_ACES0_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO17_ACES1_ADDR  0xF0011108  


//--------

#define HWIO_GPIO17_PIR_ADDR  0xF001110C  
#define HWIO_GPIO17_PIR_GPIO17_PIR_PXPIR0_SHFT 0
#define HWIO_GPIO17_PIR_GPIO17_PIR_PXPIR0_MASK 0x00000001
#define HWIO_GPIO17_PIR_GPIO17_PIR_PXPIR1_SHFT 1
#define HWIO_GPIO17_PIR_GPIO17_PIR_PXPIR1_MASK 0x00000002
#define HWIO_GPIO17_PIR_GPIO17_PIR_PXPIR2_SHFT 2
#define HWIO_GPIO17_PIR_GPIO17_PIR_PXPIR2_MASK 0x00000004
#define HWIO_GPIO17_PIR_GPIO17_PIR_PXPIR3_SHFT 3
#define HWIO_GPIO17_PIR_GPIO17_PIR_PXPIR3_MASK 0x00000008
#define HWIO_GPIO17_PIR_GPIO17_PIR_PXPIR4_SHFT 4
#define HWIO_GPIO17_PIR_GPIO17_PIR_PXPIR4_MASK 0x00000010
#define HWIO_GPIO17_PIR_GPIO17_PIR_PXPIR5_SHFT 5
#define HWIO_GPIO17_PIR_GPIO17_PIR_PXPIR5_MASK 0x00000020
#define HWIO_GPIO17_PIR_GPIO17_PIR_PXPIR6_SHFT 6
#define HWIO_GPIO17_PIR_GPIO17_PIR_PXPIR6_MASK 0x00000040
#define HWIO_GPIO17_PIR_GPIO17_PIR_PXPIR7_SHFT 7
#define HWIO_GPIO17_PIR_GPIO17_PIR_PXPIR7_MASK 0x00000080
#define HWIO_GPIO17_PIR_GPIO17_PIR_PXPIR8_SHFT 8
#define HWIO_GPIO17_PIR_GPIO17_PIR_PXPIR8_MASK 0x00000100
#define HWIO_GPIO17_PIR_GPIO17_PIR_PXPIR9_SHFT 9
#define HWIO_GPIO17_PIR_GPIO17_PIR_PXPIR9_MASK 0x00000200
#define HWIO_GPIO17_PIR_GPIO17_PIR_PXPIR10_SHFT 10
#define HWIO_GPIO17_PIR_GPIO17_PIR_PXPIR10_MASK 0x00000400
#define HWIO_GPIO17_PIR_GPIO17_PIR_PXPIR11_SHFT 11
#define HWIO_GPIO17_PIR_GPIO17_PIR_PXPIR11_MASK 0x00000800
#define HWIO_GPIO17_PIR_GPIO17_PIR_PXPIR12_SHFT 12
#define HWIO_GPIO17_PIR_GPIO17_PIR_PXPIR12_MASK 0x00001000
#define HWIO_GPIO17_PIR_GPIO17_PIR_PXPIR13_SHFT 13
#define HWIO_GPIO17_PIR_GPIO17_PIR_PXPIR13_MASK 0x00002000
#define HWIO_GPIO17_PIR_GPIO17_PIR_PXPIR14_SHFT 14
#define HWIO_GPIO17_PIR_GPIO17_PIR_PXPIR14_MASK 0x00004000
#define HWIO_GPIO17_PIR_GPIO17_PIR_PXPIR15_SHFT 15
#define HWIO_GPIO17_PIR_GPIO17_PIR_PXPIR15_MASK 0x00008000


//--------

#define HWIO_GPIO17_POR_ADDR  0xF0011110  
#define HWIO_GPIO17_POR_GPIO17_POR_PXPOR0_SHFT 0
#define HWIO_GPIO17_POR_GPIO17_POR_PXPOR0_MASK 0x00000001
#define HWIO_GPIO17_POR_GPIO17_POR_PXPOR1_SHFT 1
#define HWIO_GPIO17_POR_GPIO17_POR_PXPOR1_MASK 0x00000002
#define HWIO_GPIO17_POR_GPIO17_POR_PXPOR2_SHFT 2
#define HWIO_GPIO17_POR_GPIO17_POR_PXPOR2_MASK 0x00000004
#define HWIO_GPIO17_POR_GPIO17_POR_PXPOR3_SHFT 3
#define HWIO_GPIO17_POR_GPIO17_POR_PXPOR3_MASK 0x00000008
#define HWIO_GPIO17_POR_GPIO17_POR_PXPOR4_SHFT 4
#define HWIO_GPIO17_POR_GPIO17_POR_PXPOR4_MASK 0x00000010
#define HWIO_GPIO17_POR_GPIO17_POR_PXPOR5_SHFT 5
#define HWIO_GPIO17_POR_GPIO17_POR_PXPOR5_MASK 0x00000020
#define HWIO_GPIO17_POR_GPIO17_POR_PXPOR6_SHFT 6
#define HWIO_GPIO17_POR_GPIO17_POR_PXPOR6_MASK 0x00000040
#define HWIO_GPIO17_POR_GPIO17_POR_PXPOR7_SHFT 7
#define HWIO_GPIO17_POR_GPIO17_POR_PXPOR7_MASK 0x00000080
#define HWIO_GPIO17_POR_GPIO17_POR_PXPOR8_SHFT 8
#define HWIO_GPIO17_POR_GPIO17_POR_PXPOR8_MASK 0x00000100
#define HWIO_GPIO17_POR_GPIO17_POR_PXPOR9_SHFT 9
#define HWIO_GPIO17_POR_GPIO17_POR_PXPOR9_MASK 0x00000200
#define HWIO_GPIO17_POR_GPIO17_POR_PXPOR10_SHFT 10
#define HWIO_GPIO17_POR_GPIO17_POR_PXPOR10_MASK 0x00000400
#define HWIO_GPIO17_POR_GPIO17_POR_PXPOR11_SHFT 11
#define HWIO_GPIO17_POR_GPIO17_POR_PXPOR11_MASK 0x00000800
#define HWIO_GPIO17_POR_GPIO17_POR_PXPOR12_SHFT 12
#define HWIO_GPIO17_POR_GPIO17_POR_PXPOR12_MASK 0x00001000
#define HWIO_GPIO17_POR_GPIO17_POR_PXPOR13_SHFT 13
#define HWIO_GPIO17_POR_GPIO17_POR_PXPOR13_MASK 0x00002000
#define HWIO_GPIO17_POR_GPIO17_POR_PXPOR14_SHFT 14
#define HWIO_GPIO17_POR_GPIO17_POR_PXPOR14_MASK 0x00004000
#define HWIO_GPIO17_POR_GPIO17_POR_PXPOR15_SHFT 15
#define HWIO_GPIO17_POR_GPIO17_POR_PXPOR15_MASK 0x00008000


//--------

#define HWIO_GPIO17_POSCR_ADDR  0xF0011114  
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PS0_SHFT 0
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PS0_MASK 0x00000001
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PS1_SHFT 1
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PS1_MASK 0x00000002
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PS2_SHFT 2
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PS2_MASK 0x00000004
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PS3_SHFT 3
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PS3_MASK 0x00000008
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PS4_SHFT 4
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PS4_MASK 0x00000010
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PS5_SHFT 5
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PS5_MASK 0x00000020
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PS6_SHFT 6
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PS6_MASK 0x00000040
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PS7_SHFT 7
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PS7_MASK 0x00000080
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PS8_SHFT 8
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PS8_MASK 0x00000100
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PS9_SHFT 9
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PS9_MASK 0x00000200
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PS10_SHFT 10
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PS10_MASK 0x00000400
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PS11_SHFT 11
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PS11_MASK 0x00000800
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PS12_SHFT 12
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PS12_MASK 0x00001000
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PS13_SHFT 13
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PS13_MASK 0x00002000
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PS14_SHFT 14
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PS14_MASK 0x00004000
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PS15_SHFT 15
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PS15_MASK 0x00008000
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PC0_SHFT 16
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PC0_MASK 0x00010000
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PC1_SHFT 17
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PC1_MASK 0x00020000
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PC2_SHFT 18
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PC2_MASK 0x00040000
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PC3_SHFT 19
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PC3_MASK 0x00080000
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PC4_SHFT 20
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PC4_MASK 0x00100000
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PC5_SHFT 21
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PC5_MASK 0x00200000
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PC6_SHFT 22
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PC6_MASK 0x00400000
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PC7_SHFT 23
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PC7_MASK 0x00800000
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PC8_SHFT 24
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PC8_MASK 0x01000000
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PC9_SHFT 25
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PC9_MASK 0x02000000
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PC10_SHFT 26
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PC10_MASK 0x04000000
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PC11_SHFT 27
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PC11_MASK 0x08000000
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PC12_SHFT 28
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PC12_MASK 0x10000000
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PC13_SHFT 29
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PC13_MASK 0x20000000
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PC14_SHFT 30
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PC14_MASK 0x40000000
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PC15_SHFT 31
#define HWIO_GPIO17_POSCR_GPIO17_POSCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO17_POSR_ADDR  0xF0011118  
#define HWIO_GPIO17_POSR_GPIO17_POSR_PS0_SHFT 0
#define HWIO_GPIO17_POSR_GPIO17_POSR_PS0_MASK 0x00000001
#define HWIO_GPIO17_POSR_GPIO17_POSR_PS1_SHFT 1
#define HWIO_GPIO17_POSR_GPIO17_POSR_PS1_MASK 0x00000002
#define HWIO_GPIO17_POSR_GPIO17_POSR_PS2_SHFT 2
#define HWIO_GPIO17_POSR_GPIO17_POSR_PS2_MASK 0x00000004
#define HWIO_GPIO17_POSR_GPIO17_POSR_PS3_SHFT 3
#define HWIO_GPIO17_POSR_GPIO17_POSR_PS3_MASK 0x00000008
#define HWIO_GPIO17_POSR_GPIO17_POSR_PS4_SHFT 4
#define HWIO_GPIO17_POSR_GPIO17_POSR_PS4_MASK 0x00000010
#define HWIO_GPIO17_POSR_GPIO17_POSR_PS5_SHFT 5
#define HWIO_GPIO17_POSR_GPIO17_POSR_PS5_MASK 0x00000020
#define HWIO_GPIO17_POSR_GPIO17_POSR_PS6_SHFT 6
#define HWIO_GPIO17_POSR_GPIO17_POSR_PS6_MASK 0x00000040
#define HWIO_GPIO17_POSR_GPIO17_POSR_PS7_SHFT 7
#define HWIO_GPIO17_POSR_GPIO17_POSR_PS7_MASK 0x00000080
#define HWIO_GPIO17_POSR_GPIO17_POSR_PS8_SHFT 8
#define HWIO_GPIO17_POSR_GPIO17_POSR_PS8_MASK 0x00000100
#define HWIO_GPIO17_POSR_GPIO17_POSR_PS9_SHFT 9
#define HWIO_GPIO17_POSR_GPIO17_POSR_PS9_MASK 0x00000200
#define HWIO_GPIO17_POSR_GPIO17_POSR_PS10_SHFT 10
#define HWIO_GPIO17_POSR_GPIO17_POSR_PS10_MASK 0x00000400
#define HWIO_GPIO17_POSR_GPIO17_POSR_PS11_SHFT 11
#define HWIO_GPIO17_POSR_GPIO17_POSR_PS11_MASK 0x00000800
#define HWIO_GPIO17_POSR_GPIO17_POSR_PS12_SHFT 12
#define HWIO_GPIO17_POSR_GPIO17_POSR_PS12_MASK 0x00001000
#define HWIO_GPIO17_POSR_GPIO17_POSR_PS13_SHFT 13
#define HWIO_GPIO17_POSR_GPIO17_POSR_PS13_MASK 0x00002000
#define HWIO_GPIO17_POSR_GPIO17_POSR_PS14_SHFT 14
#define HWIO_GPIO17_POSR_GPIO17_POSR_PS14_MASK 0x00004000
#define HWIO_GPIO17_POSR_GPIO17_POSR_PS15_SHFT 15
#define HWIO_GPIO17_POSR_GPIO17_POSR_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO17_POSR0_ADDR  0xF001111C  
#define HWIO_GPIO17_POSR0_GPIO17_POSR0_PS0_SHFT 0
#define HWIO_GPIO17_POSR0_GPIO17_POSR0_PS0_MASK 0x00000001
#define HWIO_GPIO17_POSR0_GPIO17_POSR0_PS1_SHFT 1
#define HWIO_GPIO17_POSR0_GPIO17_POSR0_PS1_MASK 0x00000002
#define HWIO_GPIO17_POSR0_GPIO17_POSR0_PS2_SHFT 2
#define HWIO_GPIO17_POSR0_GPIO17_POSR0_PS2_MASK 0x00000004
#define HWIO_GPIO17_POSR0_GPIO17_POSR0_PS3_SHFT 3
#define HWIO_GPIO17_POSR0_GPIO17_POSR0_PS3_MASK 0x00000008


//--------

#define HWIO_GPIO17_POSR4_ADDR  0xF0011120  
#define HWIO_GPIO17_POSR4_GPIO17_POSR4_PS4_SHFT 4
#define HWIO_GPIO17_POSR4_GPIO17_POSR4_PS4_MASK 0x00000010
#define HWIO_GPIO17_POSR4_GPIO17_POSR4_PS5_SHFT 5
#define HWIO_GPIO17_POSR4_GPIO17_POSR4_PS5_MASK 0x00000020
#define HWIO_GPIO17_POSR4_GPIO17_POSR4_PS6_SHFT 6
#define HWIO_GPIO17_POSR4_GPIO17_POSR4_PS6_MASK 0x00000040
#define HWIO_GPIO17_POSR4_GPIO17_POSR4_PS7_SHFT 7
#define HWIO_GPIO17_POSR4_GPIO17_POSR4_PS7_MASK 0x00000080


//--------

#define HWIO_GPIO17_POSR8_ADDR  0xF0011124  
#define HWIO_GPIO17_POSR8_GPIO17_POSR8_PS8_SHFT 8
#define HWIO_GPIO17_POSR8_GPIO17_POSR8_PS8_MASK 0x00000100
#define HWIO_GPIO17_POSR8_GPIO17_POSR8_PS9_SHFT 9
#define HWIO_GPIO17_POSR8_GPIO17_POSR8_PS9_MASK 0x00000200
#define HWIO_GPIO17_POSR8_GPIO17_POSR8_PS10_SHFT 10
#define HWIO_GPIO17_POSR8_GPIO17_POSR8_PS10_MASK 0x00000400
#define HWIO_GPIO17_POSR8_GPIO17_POSR8_PS11_SHFT 11
#define HWIO_GPIO17_POSR8_GPIO17_POSR8_PS11_MASK 0x00000800


//--------

#define HWIO_GPIO17_POSR12_ADDR  0xF0011128  
#define HWIO_GPIO17_POSR12_GPIO17_POSR12_PS12_SHFT 12
#define HWIO_GPIO17_POSR12_GPIO17_POSR12_PS12_MASK 0x00001000
#define HWIO_GPIO17_POSR12_GPIO17_POSR12_PS13_SHFT 13
#define HWIO_GPIO17_POSR12_GPIO17_POSR12_PS13_MASK 0x00002000
#define HWIO_GPIO17_POSR12_GPIO17_POSR12_PS14_SHFT 14
#define HWIO_GPIO17_POSR12_GPIO17_POSR12_PS14_MASK 0x00004000
#define HWIO_GPIO17_POSR12_GPIO17_POSR12_PS15_SHFT 15
#define HWIO_GPIO17_POSR12_GPIO17_POSR12_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO17_POCR_ADDR  0xF001112C  
#define HWIO_GPIO17_POCR_GPIO17_POCR_PC0_SHFT 16
#define HWIO_GPIO17_POCR_GPIO17_POCR_PC0_MASK 0x00010000
#define HWIO_GPIO17_POCR_GPIO17_POCR_PC1_SHFT 17
#define HWIO_GPIO17_POCR_GPIO17_POCR_PC1_MASK 0x00020000
#define HWIO_GPIO17_POCR_GPIO17_POCR_PC2_SHFT 18
#define HWIO_GPIO17_POCR_GPIO17_POCR_PC2_MASK 0x00040000
#define HWIO_GPIO17_POCR_GPIO17_POCR_PC3_SHFT 19
#define HWIO_GPIO17_POCR_GPIO17_POCR_PC3_MASK 0x00080000
#define HWIO_GPIO17_POCR_GPIO17_POCR_PC4_SHFT 20
#define HWIO_GPIO17_POCR_GPIO17_POCR_PC4_MASK 0x00100000
#define HWIO_GPIO17_POCR_GPIO17_POCR_PC5_SHFT 21
#define HWIO_GPIO17_POCR_GPIO17_POCR_PC5_MASK 0x00200000
#define HWIO_GPIO17_POCR_GPIO17_POCR_PC6_SHFT 22
#define HWIO_GPIO17_POCR_GPIO17_POCR_PC6_MASK 0x00400000
#define HWIO_GPIO17_POCR_GPIO17_POCR_PC7_SHFT 23
#define HWIO_GPIO17_POCR_GPIO17_POCR_PC7_MASK 0x00800000
#define HWIO_GPIO17_POCR_GPIO17_POCR_PC8_SHFT 24
#define HWIO_GPIO17_POCR_GPIO17_POCR_PC8_MASK 0x01000000
#define HWIO_GPIO17_POCR_GPIO17_POCR_PC9_SHFT 25
#define HWIO_GPIO17_POCR_GPIO17_POCR_PC9_MASK 0x02000000
#define HWIO_GPIO17_POCR_GPIO17_POCR_PC10_SHFT 26
#define HWIO_GPIO17_POCR_GPIO17_POCR_PC10_MASK 0x04000000
#define HWIO_GPIO17_POCR_GPIO17_POCR_PC11_SHFT 27
#define HWIO_GPIO17_POCR_GPIO17_POCR_PC11_MASK 0x08000000
#define HWIO_GPIO17_POCR_GPIO17_POCR_PC12_SHFT 28
#define HWIO_GPIO17_POCR_GPIO17_POCR_PC12_MASK 0x10000000
#define HWIO_GPIO17_POCR_GPIO17_POCR_PC13_SHFT 29
#define HWIO_GPIO17_POCR_GPIO17_POCR_PC13_MASK 0x20000000
#define HWIO_GPIO17_POCR_GPIO17_POCR_PC14_SHFT 30
#define HWIO_GPIO17_POCR_GPIO17_POCR_PC14_MASK 0x40000000
#define HWIO_GPIO17_POCR_GPIO17_POCR_PC15_SHFT 31
#define HWIO_GPIO17_POCR_GPIO17_POCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO17_POCR0_ADDR  0xF0011130  
#define HWIO_GPIO17_POCR0_GPIO17_POCR0_PC0_SHFT 16
#define HWIO_GPIO17_POCR0_GPIO17_POCR0_PC0_MASK 0x00010000
#define HWIO_GPIO17_POCR0_GPIO17_POCR0_PC1_SHFT 17
#define HWIO_GPIO17_POCR0_GPIO17_POCR0_PC1_MASK 0x00020000
#define HWIO_GPIO17_POCR0_GPIO17_POCR0_PC2_SHFT 18
#define HWIO_GPIO17_POCR0_GPIO17_POCR0_PC2_MASK 0x00040000
#define HWIO_GPIO17_POCR0_GPIO17_POCR0_PC3_SHFT 19
#define HWIO_GPIO17_POCR0_GPIO17_POCR0_PC3_MASK 0x00080000


//--------

#define HWIO_GPIO17_POCR4_ADDR  0xF0011134  
#define HWIO_GPIO17_POCR4_GPIO17_POCR4_PC4_SHFT 20
#define HWIO_GPIO17_POCR4_GPIO17_POCR4_PC4_MASK 0x00100000
#define HWIO_GPIO17_POCR4_GPIO17_POCR4_PC5_SHFT 21
#define HWIO_GPIO17_POCR4_GPIO17_POCR4_PC5_MASK 0x00200000
#define HWIO_GPIO17_POCR4_GPIO17_POCR4_PC6_SHFT 22
#define HWIO_GPIO17_POCR4_GPIO17_POCR4_PC6_MASK 0x00400000
#define HWIO_GPIO17_POCR4_GPIO17_POCR4_PC7_SHFT 23
#define HWIO_GPIO17_POCR4_GPIO17_POCR4_PC7_MASK 0x00800000


//--------

#define HWIO_GPIO17_POCR8_ADDR  0xF0011138  
#define HWIO_GPIO17_POCR8_GPIO17_POCR8_PC8_SHFT 24
#define HWIO_GPIO17_POCR8_GPIO17_POCR8_PC8_MASK 0x01000000
#define HWIO_GPIO17_POCR8_GPIO17_POCR8_PC9_SHFT 25
#define HWIO_GPIO17_POCR8_GPIO17_POCR8_PC9_MASK 0x02000000
#define HWIO_GPIO17_POCR8_GPIO17_POCR8_PC10_SHFT 26
#define HWIO_GPIO17_POCR8_GPIO17_POCR8_PC10_MASK 0x04000000
#define HWIO_GPIO17_POCR8_GPIO17_POCR8_PC11_SHFT 27
#define HWIO_GPIO17_POCR8_GPIO17_POCR8_PC11_MASK 0x08000000


//--------

#define HWIO_GPIO17_POCR12_ADDR  0xF001113C  
#define HWIO_GPIO17_POCR12_GPIO17_POCR12_PC12_SHFT 28
#define HWIO_GPIO17_POCR12_GPIO17_POCR12_PC12_MASK 0x10000000
#define HWIO_GPIO17_POCR12_GPIO17_POCR12_PC13_SHFT 29
#define HWIO_GPIO17_POCR12_GPIO17_POCR12_PC13_MASK 0x20000000
#define HWIO_GPIO17_POCR12_GPIO17_POCR12_PC14_SHFT 30
#define HWIO_GPIO17_POCR12_GPIO17_POCR12_PC14_MASK 0x40000000
#define HWIO_GPIO17_POCR12_GPIO17_POCR12_PC15_SHFT 31
#define HWIO_GPIO17_POCR12_GPIO17_POCR12_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO17_PUDEN_ADDR  0xF0011140  
#define HWIO_GPIO17_PUDEN_GPIO17_PUDEN_PXPUDEN0_SHFT 0
#define HWIO_GPIO17_PUDEN_GPIO17_PUDEN_PXPUDEN0_MASK 0x00000003
#define HWIO_GPIO17_PUDEN_GPIO17_PUDEN_PXPUDEN1_SHFT 2
#define HWIO_GPIO17_PUDEN_GPIO17_PUDEN_PXPUDEN1_MASK 0x0000000c
#define HWIO_GPIO17_PUDEN_GPIO17_PUDEN_PXPUDEN2_SHFT 4
#define HWIO_GPIO17_PUDEN_GPIO17_PUDEN_PXPUDEN2_MASK 0x00000030
#define HWIO_GPIO17_PUDEN_GPIO17_PUDEN_PXPUDEN3_SHFT 6
#define HWIO_GPIO17_PUDEN_GPIO17_PUDEN_PXPUDEN3_MASK 0x000000c0
#define HWIO_GPIO17_PUDEN_GPIO17_PUDEN_PXPUDEN4_SHFT 8
#define HWIO_GPIO17_PUDEN_GPIO17_PUDEN_PXPUDEN4_MASK 0x00000300
#define HWIO_GPIO17_PUDEN_GPIO17_PUDEN_PXPUDEN5_SHFT 10
#define HWIO_GPIO17_PUDEN_GPIO17_PUDEN_PXPUDEN5_MASK 0x00000c00
#define HWIO_GPIO17_PUDEN_GPIO17_PUDEN_PXPUDEN6_SHFT 12
#define HWIO_GPIO17_PUDEN_GPIO17_PUDEN_PXPUDEN6_MASK 0x00003000
#define HWIO_GPIO17_PUDEN_GPIO17_PUDEN_PXPUDEN7_SHFT 14
#define HWIO_GPIO17_PUDEN_GPIO17_PUDEN_PXPUDEN7_MASK 0x0000c000
#define HWIO_GPIO17_PUDEN_GPIO17_PUDEN_PXPUDEN8_SHFT 16
#define HWIO_GPIO17_PUDEN_GPIO17_PUDEN_PXPUDEN8_MASK 0x00030000
#define HWIO_GPIO17_PUDEN_GPIO17_PUDEN_PXPUDEN9_SHFT 18
#define HWIO_GPIO17_PUDEN_GPIO17_PUDEN_PXPUDEN9_MASK 0x000c0000
#define HWIO_GPIO17_PUDEN_GPIO17_PUDEN_PXPUDEN10_SHFT 20
#define HWIO_GPIO17_PUDEN_GPIO17_PUDEN_PXPUDEN10_MASK 0x00300000
#define HWIO_GPIO17_PUDEN_GPIO17_PUDEN_PXPUDEN11_SHFT 22
#define HWIO_GPIO17_PUDEN_GPIO17_PUDEN_PXPUDEN11_MASK 0x00c00000
#define HWIO_GPIO17_PUDEN_GPIO17_PUDEN_PXPUDEN12_SHFT 24
#define HWIO_GPIO17_PUDEN_GPIO17_PUDEN_PXPUDEN12_MASK 0x03000000
#define HWIO_GPIO17_PUDEN_GPIO17_PUDEN_PXPUDEN13_SHFT 26
#define HWIO_GPIO17_PUDEN_GPIO17_PUDEN_PXPUDEN13_MASK 0x0c000000
#define HWIO_GPIO17_PUDEN_GPIO17_PUDEN_PXPUDEN14_SHFT 28
#define HWIO_GPIO17_PUDEN_GPIO17_PUDEN_PXPUDEN14_MASK 0x30000000
#define HWIO_GPIO17_PUDEN_GPIO17_PUDEN_PXPUDEN15_SHFT 30
#define HWIO_GPIO17_PUDEN_GPIO17_PUDEN_PXPUDEN15_MASK 0xc0000000


//--------

#define HWIO_GPIO17_PODR_ADDR  0xF0011144  
#define HWIO_GPIO17_PODR_GPIO17_PODR_PXPODR0_SHFT 0
#define HWIO_GPIO17_PODR_GPIO17_PODR_PXPODR0_MASK 0x00000003
#define HWIO_GPIO17_PODR_GPIO17_PODR_PXPODR1_SHFT 2
#define HWIO_GPIO17_PODR_GPIO17_PODR_PXPODR1_MASK 0x0000000c
#define HWIO_GPIO17_PODR_GPIO17_PODR_PXPODR2_SHFT 4
#define HWIO_GPIO17_PODR_GPIO17_PODR_PXPODR2_MASK 0x00000030
#define HWIO_GPIO17_PODR_GPIO17_PODR_PXPODR3_SHFT 6
#define HWIO_GPIO17_PODR_GPIO17_PODR_PXPODR3_MASK 0x000000c0
#define HWIO_GPIO17_PODR_GPIO17_PODR_PXPODR4_SHFT 8
#define HWIO_GPIO17_PODR_GPIO17_PODR_PXPODR4_MASK 0x00000300
#define HWIO_GPIO17_PODR_GPIO17_PODR_PXPODR5_SHFT 10
#define HWIO_GPIO17_PODR_GPIO17_PODR_PXPODR5_MASK 0x00000c00
#define HWIO_GPIO17_PODR_GPIO17_PODR_PXPODR6_SHFT 12
#define HWIO_GPIO17_PODR_GPIO17_PODR_PXPODR6_MASK 0x00003000
#define HWIO_GPIO17_PODR_GPIO17_PODR_PXPODR7_SHFT 14
#define HWIO_GPIO17_PODR_GPIO17_PODR_PXPODR7_MASK 0x0000c000
#define HWIO_GPIO17_PODR_GPIO17_PODR_PXPODR8_SHFT 16
#define HWIO_GPIO17_PODR_GPIO17_PODR_PXPODR8_MASK 0x00030000
#define HWIO_GPIO17_PODR_GPIO17_PODR_PXPODR9_SHFT 18
#define HWIO_GPIO17_PODR_GPIO17_PODR_PXPODR9_MASK 0x000c0000
#define HWIO_GPIO17_PODR_GPIO17_PODR_PXPODR10_SHFT 20
#define HWIO_GPIO17_PODR_GPIO17_PODR_PXPODR10_MASK 0x00300000
#define HWIO_GPIO17_PODR_GPIO17_PODR_PXPODR11_SHFT 22
#define HWIO_GPIO17_PODR_GPIO17_PODR_PXPODR11_MASK 0x00c00000
#define HWIO_GPIO17_PODR_GPIO17_PODR_PXPODR12_SHFT 24
#define HWIO_GPIO17_PODR_GPIO17_PODR_PXPODR12_MASK 0x03000000
#define HWIO_GPIO17_PODR_GPIO17_PODR_PXPODR13_SHFT 26
#define HWIO_GPIO17_PODR_GPIO17_PODR_PXPODR13_MASK 0x0c000000
#define HWIO_GPIO17_PODR_GPIO17_PODR_PXPODR14_SHFT 28
#define HWIO_GPIO17_PODR_GPIO17_PODR_PXPODR14_MASK 0x30000000
#define HWIO_GPIO17_PODR_GPIO17_PODR_PXPODR15_SHFT 30
#define HWIO_GPIO17_PODR_GPIO17_PODR_PXPODR15_MASK 0xc0000000


//--------

#define HWIO_GPIO17_PMOD_ADDR  0xF0011148  
#define HWIO_GPIO17_PMOD_GPIO17_PMOD_PXMOD0_SHFT 0
#define HWIO_GPIO17_PMOD_GPIO17_PMOD_PXMOD0_MASK 0x00000003
#define HWIO_GPIO17_PMOD_GPIO17_PMOD_PXMOD1_SHFT 2
#define HWIO_GPIO17_PMOD_GPIO17_PMOD_PXMOD1_MASK 0x0000000c
#define HWIO_GPIO17_PMOD_GPIO17_PMOD_PXMOD2_SHFT 4
#define HWIO_GPIO17_PMOD_GPIO17_PMOD_PXMOD2_MASK 0x00000030
#define HWIO_GPIO17_PMOD_GPIO17_PMOD_PXMOD3_SHFT 6
#define HWIO_GPIO17_PMOD_GPIO17_PMOD_PXMOD3_MASK 0x000000c0
#define HWIO_GPIO17_PMOD_GPIO17_PMOD_PXMOD4_SHFT 8
#define HWIO_GPIO17_PMOD_GPIO17_PMOD_PXMOD4_MASK 0x00000300
#define HWIO_GPIO17_PMOD_GPIO17_PMOD_PXMOD5_SHFT 10
#define HWIO_GPIO17_PMOD_GPIO17_PMOD_PXMOD5_MASK 0x00000c00
#define HWIO_GPIO17_PMOD_GPIO17_PMOD_PXMOD6_SHFT 12
#define HWIO_GPIO17_PMOD_GPIO17_PMOD_PXMOD6_MASK 0x00003000
#define HWIO_GPIO17_PMOD_GPIO17_PMOD_PXMOD7_SHFT 14
#define HWIO_GPIO17_PMOD_GPIO17_PMOD_PXMOD7_MASK 0x0000c000
#define HWIO_GPIO17_PMOD_GPIO17_PMOD_PXMOD8_SHFT 16
#define HWIO_GPIO17_PMOD_GPIO17_PMOD_PXMOD8_MASK 0x00030000
#define HWIO_GPIO17_PMOD_GPIO17_PMOD_PXMOD9_SHFT 18
#define HWIO_GPIO17_PMOD_GPIO17_PMOD_PXMOD9_MASK 0x000c0000
#define HWIO_GPIO17_PMOD_GPIO17_PMOD_PXMOD10_SHFT 20
#define HWIO_GPIO17_PMOD_GPIO17_PMOD_PXMOD10_MASK 0x00300000
#define HWIO_GPIO17_PMOD_GPIO17_PMOD_PXMOD11_SHFT 22
#define HWIO_GPIO17_PMOD_GPIO17_PMOD_PXMOD11_MASK 0x00c00000
#define HWIO_GPIO17_PMOD_GPIO17_PMOD_PXMOD12_SHFT 24
#define HWIO_GPIO17_PMOD_GPIO17_PMOD_PXMOD12_MASK 0x03000000
#define HWIO_GPIO17_PMOD_GPIO17_PMOD_PXMOD13_SHFT 26
#define HWIO_GPIO17_PMOD_GPIO17_PMOD_PXMOD13_MASK 0x0c000000
#define HWIO_GPIO17_PMOD_GPIO17_PMOD_PXMOD14_SHFT 28
#define HWIO_GPIO17_PMOD_GPIO17_PMOD_PXMOD14_MASK 0x30000000
#define HWIO_GPIO17_PMOD_GPIO17_PMOD_PXMOD15_SHFT 30
#define HWIO_GPIO17_PMOD_GPIO17_PMOD_PXMOD15_MASK 0xc0000000


//--------

#define HWIO_GPIO17_PEROUT0_ADDR  0xF001114C  
#define HWIO_GPIO17_PEROUT0_GPIO17_PEROUT0_OUTSEL0_SHFT 0
#define HWIO_GPIO17_PEROUT0_GPIO17_PEROUT0_OUTSEL0_MASK 0x0000000f
#define HWIO_GPIO17_PEROUT0_GPIO17_PEROUT0_OUTSEL1_SHFT 4
#define HWIO_GPIO17_PEROUT0_GPIO17_PEROUT0_OUTSEL1_MASK 0x000000f0
#define HWIO_GPIO17_PEROUT0_GPIO17_PEROUT0_OUTSEL2_SHFT 8
#define HWIO_GPIO17_PEROUT0_GPIO17_PEROUT0_OUTSEL2_MASK 0x00000f00
#define HWIO_GPIO17_PEROUT0_GPIO17_PEROUT0_OUTSEL3_SHFT 12
#define HWIO_GPIO17_PEROUT0_GPIO17_PEROUT0_OUTSEL3_MASK 0x0000f000
#define HWIO_GPIO17_PEROUT0_GPIO17_PEROUT0_OUTSEL4_SHFT 16
#define HWIO_GPIO17_PEROUT0_GPIO17_PEROUT0_OUTSEL4_MASK 0x000f0000
#define HWIO_GPIO17_PEROUT0_GPIO17_PEROUT0_OUTSEL5_SHFT 20
#define HWIO_GPIO17_PEROUT0_GPIO17_PEROUT0_OUTSEL5_MASK 0x00f00000
#define HWIO_GPIO17_PEROUT0_GPIO17_PEROUT0_OUTSEL6_SHFT 24
#define HWIO_GPIO17_PEROUT0_GPIO17_PEROUT0_OUTSEL6_MASK 0x0f000000
#define HWIO_GPIO17_PEROUT0_GPIO17_PEROUT0_OUTSEL7_SHFT 28
#define HWIO_GPIO17_PEROUT0_GPIO17_PEROUT0_OUTSEL7_MASK 0xf0000000


//--------

#define HWIO_GPIO17_PEROUT1_ADDR  0xF0011150  
#define HWIO_GPIO17_PEROUT1_GPIO17_PEROUT1_OUTSEL8_SHFT 0
#define HWIO_GPIO17_PEROUT1_GPIO17_PEROUT1_OUTSEL8_MASK 0x0000000f
#define HWIO_GPIO17_PEROUT1_GPIO17_PEROUT1_OUTSEL9_SHFT 4
#define HWIO_GPIO17_PEROUT1_GPIO17_PEROUT1_OUTSEL9_MASK 0x000000f0
#define HWIO_GPIO17_PEROUT1_GPIO17_PEROUT1_OUTSEL10_SHFT 8
#define HWIO_GPIO17_PEROUT1_GPIO17_PEROUT1_OUTSEL10_MASK 0x00000f00
#define HWIO_GPIO17_PEROUT1_GPIO17_PEROUT1_OUTSEL11_SHFT 12
#define HWIO_GPIO17_PEROUT1_GPIO17_PEROUT1_OUTSEL11_MASK 0x0000f000
#define HWIO_GPIO17_PEROUT1_GPIO17_PEROUT1_OUTSEL12_SHFT 16
#define HWIO_GPIO17_PEROUT1_GPIO17_PEROUT1_OUTSEL12_MASK 0x000f0000
#define HWIO_GPIO17_PEROUT1_GPIO17_PEROUT1_OUTSEL13_SHFT 20
#define HWIO_GPIO17_PEROUT1_GPIO17_PEROUT1_OUTSEL13_MASK 0x00f00000
#define HWIO_GPIO17_PEROUT1_GPIO17_PEROUT1_OUTSEL14_SHFT 24
#define HWIO_GPIO17_PEROUT1_GPIO17_PEROUT1_OUTSEL14_MASK 0x0f000000
#define HWIO_GPIO17_PEROUT1_GPIO17_PEROUT1_OUTSEL15_SHFT 28
#define HWIO_GPIO17_PEROUT1_GPIO17_PEROUT1_OUTSEL15_MASK 0xf0000000


//--------

#define HWIO_GPIO17_PDR0_ADDR  0xF0011154  
#define HWIO_GPIO17_PDR0_GPIO17_PDR0_PXPD0_SHFT 0
#define HWIO_GPIO17_PDR0_GPIO17_PDR0_PXPD0_MASK 0x00000003
#define HWIO_GPIO17_PDR0_GPIO17_PDR0_PXPD1_SHFT 4
#define HWIO_GPIO17_PDR0_GPIO17_PDR0_PXPD1_MASK 0x00000030
#define HWIO_GPIO17_PDR0_GPIO17_PDR0_PXPD2_SHFT 8
#define HWIO_GPIO17_PDR0_GPIO17_PDR0_PXPD2_MASK 0x00000300
#define HWIO_GPIO17_PDR0_GPIO17_PDR0_PXPD3_SHFT 12
#define HWIO_GPIO17_PDR0_GPIO17_PDR0_PXPD3_MASK 0x00003000
#define HWIO_GPIO17_PDR0_GPIO17_PDR0_PXPD4_SHFT 16
#define HWIO_GPIO17_PDR0_GPIO17_PDR0_PXPD4_MASK 0x00030000
#define HWIO_GPIO17_PDR0_GPIO17_PDR0_PXPD5_SHFT 20
#define HWIO_GPIO17_PDR0_GPIO17_PDR0_PXPD5_MASK 0x00300000
#define HWIO_GPIO17_PDR0_GPIO17_PDR0_PXPD6_SHFT 24
#define HWIO_GPIO17_PDR0_GPIO17_PDR0_PXPD6_MASK 0x03000000
#define HWIO_GPIO17_PDR0_GPIO17_PDR0_PXPD7_SHFT 28
#define HWIO_GPIO17_PDR0_GPIO17_PDR0_PXPD7_MASK 0x30000000


//--------

#define HWIO_GPIO17_PDR1_ADDR  0xF0011158  
#define HWIO_GPIO17_PDR1_GPIO17_PDR1_PXPD8_SHFT 0
#define HWIO_GPIO17_PDR1_GPIO17_PDR1_PXPD8_MASK 0x00000003
#define HWIO_GPIO17_PDR1_GPIO17_PDR1_PXPD9_SHFT 4
#define HWIO_GPIO17_PDR1_GPIO17_PDR1_PXPD9_MASK 0x00000030
#define HWIO_GPIO17_PDR1_GPIO17_PDR1_PXPD10_SHFT 8
#define HWIO_GPIO17_PDR1_GPIO17_PDR1_PXPD10_MASK 0x00000300
#define HWIO_GPIO17_PDR1_GPIO17_PDR1_PXPD11_SHFT 12
#define HWIO_GPIO17_PDR1_GPIO17_PDR1_PXPD11_MASK 0x00003000
#define HWIO_GPIO17_PDR1_GPIO17_PDR1_PXPD12_SHFT 16
#define HWIO_GPIO17_PDR1_GPIO17_PDR1_PXPD12_MASK 0x00030000
#define HWIO_GPIO17_PDR1_GPIO17_PDR1_PXPD13_SHFT 20
#define HWIO_GPIO17_PDR1_GPIO17_PDR1_PXPD13_MASK 0x00300000
#define HWIO_GPIO17_PDR1_GPIO17_PDR1_PXPD14_SHFT 24
#define HWIO_GPIO17_PDR1_GPIO17_PDR1_PXPD14_MASK 0x03000000
#define HWIO_GPIO17_PDR1_GPIO17_PDR1_PXPD15_SHFT 28
#define HWIO_GPIO17_PDR1_GPIO17_PDR1_PXPD15_MASK 0x30000000


//--------

#define HWIO_GPIO17_SDE_ADDR  0xF001115C  
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEN0_SHFT 0
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEN0_MASK 0x00000001
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEN1_SHFT 1
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEN1_MASK 0x00000002
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEN2_SHFT 2
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEN2_MASK 0x00000004
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEN3_SHFT 3
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEN3_MASK 0x00000008
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEN4_SHFT 4
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEN4_MASK 0x00000010
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEN5_SHFT 5
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEN5_MASK 0x00000020
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEN6_SHFT 6
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEN6_MASK 0x00000040
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEN7_SHFT 7
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEN7_MASK 0x00000080
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEN8_SHFT 8
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEN8_MASK 0x00000100
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEN9_SHFT 9
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEN9_MASK 0x00000200
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEN10_SHFT 10
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEN10_MASK 0x00000400
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEN11_SHFT 11
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEN11_MASK 0x00000800
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEN12_SHFT 12
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEN12_MASK 0x00001000
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEN13_SHFT 13
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEN13_MASK 0x00002000
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEN14_SHFT 14
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEN14_MASK 0x00004000
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEN15_SHFT 15
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEN15_MASK 0x00008000
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEF0_SHFT 16
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEF0_MASK 0x00010000
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEF1_SHFT 17
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEF1_MASK 0x00020000
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEF2_SHFT 18
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEF2_MASK 0x00040000
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEF3_SHFT 19
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEF3_MASK 0x00080000
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEF4_SHFT 20
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEF4_MASK 0x00100000
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEF5_SHFT 21
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEF5_MASK 0x00200000
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEF6_SHFT 22
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEF6_MASK 0x00400000
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEF7_SHFT 23
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEF7_MASK 0x00800000
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEF8_SHFT 24
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEF8_MASK 0x01000000
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEF9_SHFT 25
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEF9_MASK 0x02000000
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEF10_SHFT 26
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEF10_MASK 0x04000000
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEF11_SHFT 27
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEF11_MASK 0x08000000
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEF12_SHFT 28
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEF12_MASK 0x10000000
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEF13_SHFT 29
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEF13_MASK 0x20000000
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEF14_SHFT 30
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEF14_MASK 0x40000000
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEF15_SHFT 31
#define HWIO_GPIO17_SDE_GPIO17_SDE_SDEF15_MASK 0x80000000


//--------

#define HWIO_GPIO17_SDCTL_ADDR  0xF0011160  
#define HWIO_GPIO17_SDCTL_GPIO17_SDCTL_SWTRIG_SHFT 0
#define HWIO_GPIO17_SDCTL_GPIO17_SDCTL_SWTRIG_MASK 0x00000001
#define HWIO_GPIO17_SDCTL_GPIO17_SDCTL_LINKEN_SHFT 1
#define HWIO_GPIO17_SDCTL_GPIO17_SDCTL_LINKEN_MASK 0x00000002
#define HWIO_GPIO17_SDCTL_GPIO17_SDCTL_PSDEF_SHFT 2
#define HWIO_GPIO17_SDCTL_GPIO17_SDCTL_PSDEF_MASK 0x00000004


//--------

#define HWIO_GPIO17_ESR_ADDR  0xF0011164  
#define HWIO_GPIO17_ESR_GPIO17_ESR_EN0_SHFT 0
#define HWIO_GPIO17_ESR_GPIO17_ESR_EN0_MASK 0x00000001
#define HWIO_GPIO17_ESR_GPIO17_ESR_EN1_SHFT 1
#define HWIO_GPIO17_ESR_GPIO17_ESR_EN1_MASK 0x00000002
#define HWIO_GPIO17_ESR_GPIO17_ESR_EN2_SHFT 2
#define HWIO_GPIO17_ESR_GPIO17_ESR_EN2_MASK 0x00000004
#define HWIO_GPIO17_ESR_GPIO17_ESR_EN3_SHFT 3
#define HWIO_GPIO17_ESR_GPIO17_ESR_EN3_MASK 0x00000008
#define HWIO_GPIO17_ESR_GPIO17_ESR_EN4_SHFT 4
#define HWIO_GPIO17_ESR_GPIO17_ESR_EN4_MASK 0x00000010
#define HWIO_GPIO17_ESR_GPIO17_ESR_EN5_SHFT 5
#define HWIO_GPIO17_ESR_GPIO17_ESR_EN5_MASK 0x00000020
#define HWIO_GPIO17_ESR_GPIO17_ESR_EN6_SHFT 6
#define HWIO_GPIO17_ESR_GPIO17_ESR_EN6_MASK 0x00000040
#define HWIO_GPIO17_ESR_GPIO17_ESR_EN7_SHFT 7
#define HWIO_GPIO17_ESR_GPIO17_ESR_EN7_MASK 0x00000080
#define HWIO_GPIO17_ESR_GPIO17_ESR_EN8_SHFT 8
#define HWIO_GPIO17_ESR_GPIO17_ESR_EN8_MASK 0x00000100
#define HWIO_GPIO17_ESR_GPIO17_ESR_EN9_SHFT 9
#define HWIO_GPIO17_ESR_GPIO17_ESR_EN9_MASK 0x00000200
#define HWIO_GPIO17_ESR_GPIO17_ESR_EN10_SHFT 10
#define HWIO_GPIO17_ESR_GPIO17_ESR_EN10_MASK 0x00000400
#define HWIO_GPIO17_ESR_GPIO17_ESR_EN11_SHFT 11
#define HWIO_GPIO17_ESR_GPIO17_ESR_EN11_MASK 0x00000800
#define HWIO_GPIO17_ESR_GPIO17_ESR_EN12_SHFT 12
#define HWIO_GPIO17_ESR_GPIO17_ESR_EN12_MASK 0x00001000
#define HWIO_GPIO17_ESR_GPIO17_ESR_EN13_SHFT 13
#define HWIO_GPIO17_ESR_GPIO17_ESR_EN13_MASK 0x00002000
#define HWIO_GPIO17_ESR_GPIO17_ESR_EN14_SHFT 14
#define HWIO_GPIO17_ESR_GPIO17_ESR_EN14_MASK 0x00004000
#define HWIO_GPIO17_ESR_GPIO17_ESR_EN15_SHFT 15
#define HWIO_GPIO17_ESR_GPIO17_ESR_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO17_LOCK_ADDR  0xF0011168  
#define HWIO_GPIO17_LOCK_GPIO17_LOCK_P0LCK_SHFT 0
#define HWIO_GPIO17_LOCK_GPIO17_LOCK_P0LCK_MASK 0x00000001
#define HWIO_GPIO17_LOCK_GPIO17_LOCK_P1LCK_SHFT 1
#define HWIO_GPIO17_LOCK_GPIO17_LOCK_P1LCK_MASK 0x00000002
#define HWIO_GPIO17_LOCK_GPIO17_LOCK_P2LCK_SHFT 2
#define HWIO_GPIO17_LOCK_GPIO17_LOCK_P2LCK_MASK 0x00000004
#define HWIO_GPIO17_LOCK_GPIO17_LOCK_P3LCK_SHFT 3
#define HWIO_GPIO17_LOCK_GPIO17_LOCK_P3LCK_MASK 0x00000008
#define HWIO_GPIO17_LOCK_GPIO17_LOCK_P4LCK_SHFT 4
#define HWIO_GPIO17_LOCK_GPIO17_LOCK_P4LCK_MASK 0x00000010
#define HWIO_GPIO17_LOCK_GPIO17_LOCK_P5LCK_SHFT 5
#define HWIO_GPIO17_LOCK_GPIO17_LOCK_P5LCK_MASK 0x00000020
#define HWIO_GPIO17_LOCK_GPIO17_LOCK_P6LCK_SHFT 6
#define HWIO_GPIO17_LOCK_GPIO17_LOCK_P6LCK_MASK 0x00000040
#define HWIO_GPIO17_LOCK_GPIO17_LOCK_P7LCK_SHFT 7
#define HWIO_GPIO17_LOCK_GPIO17_LOCK_P7LCK_MASK 0x00000080
#define HWIO_GPIO17_LOCK_GPIO17_LOCK_P8LCK_SHFT 8
#define HWIO_GPIO17_LOCK_GPIO17_LOCK_P8LCK_MASK 0x00000100
#define HWIO_GPIO17_LOCK_GPIO17_LOCK_P9LCK_SHFT 9
#define HWIO_GPIO17_LOCK_GPIO17_LOCK_P9LCK_MASK 0x00000200
#define HWIO_GPIO17_LOCK_GPIO17_LOCK_P10LCK_SHFT 10
#define HWIO_GPIO17_LOCK_GPIO17_LOCK_P10LCK_MASK 0x00000400
#define HWIO_GPIO17_LOCK_GPIO17_LOCK_P11LCK_SHFT 11
#define HWIO_GPIO17_LOCK_GPIO17_LOCK_P11LCK_MASK 0x00000800
#define HWIO_GPIO17_LOCK_GPIO17_LOCK_P12LCK_SHFT 12
#define HWIO_GPIO17_LOCK_GPIO17_LOCK_P12LCK_MASK 0x00001000
#define HWIO_GPIO17_LOCK_GPIO17_LOCK_P13LCK_SHFT 13
#define HWIO_GPIO17_LOCK_GPIO17_LOCK_P13LCK_MASK 0x00002000
#define HWIO_GPIO17_LOCK_GPIO17_LOCK_P14LCK_SHFT 14
#define HWIO_GPIO17_LOCK_GPIO17_LOCK_P14LCK_MASK 0x00004000
#define HWIO_GPIO17_LOCK_GPIO17_LOCK_P15LCK_SHFT 15
#define HWIO_GPIO17_LOCK_GPIO17_LOCK_P15LCK_MASK 0x00008000
#define HWIO_GPIO17_LOCK_GPIO17_LOCK_PXLCKKEY_SHFT 16
#define HWIO_GPIO17_LOCK_GPIO17_LOCK_PXLCKKEY_MASK 0xffff0000


//--------

#define HWIO_GPIO17_SDETRMOD_ADDR  0xF001116C  
#define HWIO_GPIO17_SDETRMOD_GPIO17_SDETRMOD_TGSEL0_SHFT 0
#define HWIO_GPIO17_SDETRMOD_GPIO17_SDETRMOD_TGSEL0_MASK 0x00000001
#define HWIO_GPIO17_SDETRMOD_GPIO17_SDETRMOD_TGSEL1_SHFT 1
#define HWIO_GPIO17_SDETRMOD_GPIO17_SDETRMOD_TGSEL1_MASK 0x00000002
#define HWIO_GPIO17_SDETRMOD_GPIO17_SDETRMOD_TGSEL2_SHFT 2
#define HWIO_GPIO17_SDETRMOD_GPIO17_SDETRMOD_TGSEL2_MASK 0x00000004
#define HWIO_GPIO17_SDETRMOD_GPIO17_SDETRMOD_TGSEL3_SHFT 3
#define HWIO_GPIO17_SDETRMOD_GPIO17_SDETRMOD_TGSEL3_MASK 0x00000008
#define HWIO_GPIO17_SDETRMOD_GPIO17_SDETRMOD_TGSEL4_SHFT 4
#define HWIO_GPIO17_SDETRMOD_GPIO17_SDETRMOD_TGSEL4_MASK 0x00000010
#define HWIO_GPIO17_SDETRMOD_GPIO17_SDETRMOD_TGSEL5_SHFT 5
#define HWIO_GPIO17_SDETRMOD_GPIO17_SDETRMOD_TGSEL5_MASK 0x00000020
#define HWIO_GPIO17_SDETRMOD_GPIO17_SDETRMOD_TGSEL6_SHFT 6
#define HWIO_GPIO17_SDETRMOD_GPIO17_SDETRMOD_TGSEL6_MASK 0x00000040
#define HWIO_GPIO17_SDETRMOD_GPIO17_SDETRMOD_TGSEL7_SHFT 7
#define HWIO_GPIO17_SDETRMOD_GPIO17_SDETRMOD_TGSEL7_MASK 0x00000080
#define HWIO_GPIO17_SDETRMOD_GPIO17_SDETRMOD_TGSEL8_SHFT 8
#define HWIO_GPIO17_SDETRMOD_GPIO17_SDETRMOD_TGSEL8_MASK 0x00000100
#define HWIO_GPIO17_SDETRMOD_GPIO17_SDETRMOD_TGSEL9_SHFT 9
#define HWIO_GPIO17_SDETRMOD_GPIO17_SDETRMOD_TGSEL9_MASK 0x00000200
#define HWIO_GPIO17_SDETRMOD_GPIO17_SDETRMOD_TGSEL10_SHFT 10
#define HWIO_GPIO17_SDETRMOD_GPIO17_SDETRMOD_TGSEL10_MASK 0x00000400
#define HWIO_GPIO17_SDETRMOD_GPIO17_SDETRMOD_TGSEL11_SHFT 11
#define HWIO_GPIO17_SDETRMOD_GPIO17_SDETRMOD_TGSEL11_MASK 0x00000800
#define HWIO_GPIO17_SDETRMOD_GPIO17_SDETRMOD_TGSEL12_SHFT 12
#define HWIO_GPIO17_SDETRMOD_GPIO17_SDETRMOD_TGSEL12_MASK 0x00001000
#define HWIO_GPIO17_SDETRMOD_GPIO17_SDETRMOD_TGSEL13_SHFT 13
#define HWIO_GPIO17_SDETRMOD_GPIO17_SDETRMOD_TGSEL13_MASK 0x00002000
#define HWIO_GPIO17_SDETRMOD_GPIO17_SDETRMOD_TGSEL14_SHFT 14
#define HWIO_GPIO17_SDETRMOD_GPIO17_SDETRMOD_TGSEL14_MASK 0x00004000
#define HWIO_GPIO17_SDETRMOD_GPIO17_SDETRMOD_TGSEL15_SHFT 15
#define HWIO_GPIO17_SDETRMOD_GPIO17_SDETRMOD_TGSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO17_PCSR_ADDR  0xF0011170  
#define HWIO_GPIO17_PCSR_GPIO17_PCSR_SEL0_SHFT 0
#define HWIO_GPIO17_PCSR_GPIO17_PCSR_SEL0_MASK 0x00000001
#define HWIO_GPIO17_PCSR_GPIO17_PCSR_SEL1_SHFT 1
#define HWIO_GPIO17_PCSR_GPIO17_PCSR_SEL1_MASK 0x00000002
#define HWIO_GPIO17_PCSR_GPIO17_PCSR_SEL2_SHFT 2
#define HWIO_GPIO17_PCSR_GPIO17_PCSR_SEL2_MASK 0x00000004
#define HWIO_GPIO17_PCSR_GPIO17_PCSR_SEL3_SHFT 3
#define HWIO_GPIO17_PCSR_GPIO17_PCSR_SEL3_MASK 0x00000008
#define HWIO_GPIO17_PCSR_GPIO17_PCSR_SEL4_SHFT 4
#define HWIO_GPIO17_PCSR_GPIO17_PCSR_SEL4_MASK 0x00000010
#define HWIO_GPIO17_PCSR_GPIO17_PCSR_SEL5_SHFT 5
#define HWIO_GPIO17_PCSR_GPIO17_PCSR_SEL5_MASK 0x00000020
#define HWIO_GPIO17_PCSR_GPIO17_PCSR_SEL6_SHFT 6
#define HWIO_GPIO17_PCSR_GPIO17_PCSR_SEL6_MASK 0x00000040
#define HWIO_GPIO17_PCSR_GPIO17_PCSR_SEL7_SHFT 7
#define HWIO_GPIO17_PCSR_GPIO17_PCSR_SEL7_MASK 0x00000080
#define HWIO_GPIO17_PCSR_GPIO17_PCSR_SEL8_SHFT 8
#define HWIO_GPIO17_PCSR_GPIO17_PCSR_SEL8_MASK 0x00000100
#define HWIO_GPIO17_PCSR_GPIO17_PCSR_SEL9_SHFT 9
#define HWIO_GPIO17_PCSR_GPIO17_PCSR_SEL9_MASK 0x00000200
#define HWIO_GPIO17_PCSR_GPIO17_PCSR_SEL10_SHFT 10
#define HWIO_GPIO17_PCSR_GPIO17_PCSR_SEL10_MASK 0x00000400
#define HWIO_GPIO17_PCSR_GPIO17_PCSR_SEL11_SHFT 11
#define HWIO_GPIO17_PCSR_GPIO17_PCSR_SEL11_MASK 0x00000800
#define HWIO_GPIO17_PCSR_GPIO17_PCSR_SEL12_SHFT 12
#define HWIO_GPIO17_PCSR_GPIO17_PCSR_SEL12_MASK 0x00001000
#define HWIO_GPIO17_PCSR_GPIO17_PCSR_SEL13_SHFT 13
#define HWIO_GPIO17_PCSR_GPIO17_PCSR_SEL13_MASK 0x00002000
#define HWIO_GPIO17_PCSR_GPIO17_PCSR_SEL14_SHFT 14
#define HWIO_GPIO17_PCSR_GPIO17_PCSR_SEL14_MASK 0x00004000
#define HWIO_GPIO17_PCSR_GPIO17_PCSR_SEL15_SHFT 15
#define HWIO_GPIO17_PCSR_GPIO17_PCSR_SEL15_MASK 0x00008000


//--------

#define HWIO_GPIO17_INEN_ADDR  0xF0011174  
#define HWIO_GPIO17_INEN_GPIO17_INEN_EN0_SHFT 0
#define HWIO_GPIO17_INEN_GPIO17_INEN_EN0_MASK 0x00000001
#define HWIO_GPIO17_INEN_GPIO17_INEN_EN1_SHFT 1
#define HWIO_GPIO17_INEN_GPIO17_INEN_EN1_MASK 0x00000002
#define HWIO_GPIO17_INEN_GPIO17_INEN_EN2_SHFT 2
#define HWIO_GPIO17_INEN_GPIO17_INEN_EN2_MASK 0x00000004
#define HWIO_GPIO17_INEN_GPIO17_INEN_EN3_SHFT 3
#define HWIO_GPIO17_INEN_GPIO17_INEN_EN3_MASK 0x00000008
#define HWIO_GPIO17_INEN_GPIO17_INEN_EN4_SHFT 4
#define HWIO_GPIO17_INEN_GPIO17_INEN_EN4_MASK 0x00000010
#define HWIO_GPIO17_INEN_GPIO17_INEN_EN5_SHFT 5
#define HWIO_GPIO17_INEN_GPIO17_INEN_EN5_MASK 0x00000020
#define HWIO_GPIO17_INEN_GPIO17_INEN_EN6_SHFT 6
#define HWIO_GPIO17_INEN_GPIO17_INEN_EN6_MASK 0x00000040
#define HWIO_GPIO17_INEN_GPIO17_INEN_EN7_SHFT 7
#define HWIO_GPIO17_INEN_GPIO17_INEN_EN7_MASK 0x00000080
#define HWIO_GPIO17_INEN_GPIO17_INEN_EN8_SHFT 8
#define HWIO_GPIO17_INEN_GPIO17_INEN_EN8_MASK 0x00000100
#define HWIO_GPIO17_INEN_GPIO17_INEN_EN9_SHFT 9
#define HWIO_GPIO17_INEN_GPIO17_INEN_EN9_MASK 0x00000200
#define HWIO_GPIO17_INEN_GPIO17_INEN_EN10_SHFT 10
#define HWIO_GPIO17_INEN_GPIO17_INEN_EN10_MASK 0x00000400
#define HWIO_GPIO17_INEN_GPIO17_INEN_EN11_SHFT 11
#define HWIO_GPIO17_INEN_GPIO17_INEN_EN11_MASK 0x00000800
#define HWIO_GPIO17_INEN_GPIO17_INEN_EN12_SHFT 12
#define HWIO_GPIO17_INEN_GPIO17_INEN_EN12_MASK 0x00001000
#define HWIO_GPIO17_INEN_GPIO17_INEN_EN13_SHFT 13
#define HWIO_GPIO17_INEN_GPIO17_INEN_EN13_MASK 0x00002000
#define HWIO_GPIO17_INEN_GPIO17_INEN_EN14_SHFT 14
#define HWIO_GPIO17_INEN_GPIO17_INEN_EN14_MASK 0x00004000
#define HWIO_GPIO17_INEN_GPIO17_INEN_EN15_SHFT 15
#define HWIO_GPIO17_INEN_GPIO17_INEN_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO17_PUDRST_ADDR  0xF0011178  
#define HWIO_GPIO17_PUDRST_GPIO17_PUDRST_PDSEL0_SHFT 0
#define HWIO_GPIO17_PUDRST_GPIO17_PUDRST_PDSEL0_MASK 0x00000001
#define HWIO_GPIO17_PUDRST_GPIO17_PUDRST_PDSEL1_SHFT 1
#define HWIO_GPIO17_PUDRST_GPIO17_PUDRST_PDSEL1_MASK 0x00000002
#define HWIO_GPIO17_PUDRST_GPIO17_PUDRST_PDSEL2_SHFT 2
#define HWIO_GPIO17_PUDRST_GPIO17_PUDRST_PDSEL2_MASK 0x00000004
#define HWIO_GPIO17_PUDRST_GPIO17_PUDRST_PDSEL3_SHFT 3
#define HWIO_GPIO17_PUDRST_GPIO17_PUDRST_PDSEL3_MASK 0x00000008
#define HWIO_GPIO17_PUDRST_GPIO17_PUDRST_PDSEL4_SHFT 4
#define HWIO_GPIO17_PUDRST_GPIO17_PUDRST_PDSEL4_MASK 0x00000010
#define HWIO_GPIO17_PUDRST_GPIO17_PUDRST_PDSEL5_SHFT 5
#define HWIO_GPIO17_PUDRST_GPIO17_PUDRST_PDSEL5_MASK 0x00000020
#define HWIO_GPIO17_PUDRST_GPIO17_PUDRST_PDSEL6_SHFT 6
#define HWIO_GPIO17_PUDRST_GPIO17_PUDRST_PDSEL6_MASK 0x00000040
#define HWIO_GPIO17_PUDRST_GPIO17_PUDRST_PDSEL7_SHFT 7
#define HWIO_GPIO17_PUDRST_GPIO17_PUDRST_PDSEL7_MASK 0x00000080
#define HWIO_GPIO17_PUDRST_GPIO17_PUDRST_PDSEL8_SHFT 8
#define HWIO_GPIO17_PUDRST_GPIO17_PUDRST_PDSEL8_MASK 0x00000100
#define HWIO_GPIO17_PUDRST_GPIO17_PUDRST_PDSEL9_SHFT 9
#define HWIO_GPIO17_PUDRST_GPIO17_PUDRST_PDSEL9_MASK 0x00000200
#define HWIO_GPIO17_PUDRST_GPIO17_PUDRST_PDSEL10_SHFT 10
#define HWIO_GPIO17_PUDRST_GPIO17_PUDRST_PDSEL10_MASK 0x00000400
#define HWIO_GPIO17_PUDRST_GPIO17_PUDRST_PDSEL11_SHFT 11
#define HWIO_GPIO17_PUDRST_GPIO17_PUDRST_PDSEL11_MASK 0x00000800
#define HWIO_GPIO17_PUDRST_GPIO17_PUDRST_PDSEL12_SHFT 12
#define HWIO_GPIO17_PUDRST_GPIO17_PUDRST_PDSEL12_MASK 0x00001000
#define HWIO_GPIO17_PUDRST_GPIO17_PUDRST_PDSEL13_SHFT 13
#define HWIO_GPIO17_PUDRST_GPIO17_PUDRST_PDSEL13_MASK 0x00002000
#define HWIO_GPIO17_PUDRST_GPIO17_PUDRST_PDSEL14_SHFT 14
#define HWIO_GPIO17_PUDRST_GPIO17_PUDRST_PDSEL14_MASK 0x00004000
#define HWIO_GPIO17_PUDRST_GPIO17_PUDRST_PDSEL15_SHFT 15
#define HWIO_GPIO17_PUDRST_GPIO17_PUDRST_PDSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO18_INFO_ADDR  0xF0011200  
#define HWIO_GPIO18_INFO_GPIO18_INFO_MODREV_SHFT 0
#define HWIO_GPIO18_INFO_GPIO18_INFO_MODREV_MASK 0x000000ff
#define HWIO_GPIO18_INFO_GPIO18_INFO_MODTYPE_SHFT 8
#define HWIO_GPIO18_INFO_GPIO18_INFO_MODTYPE_MASK 0x0000ff00
#define HWIO_GPIO18_INFO_GPIO18_INFO_MODNUMBER_SHFT 16
#define HWIO_GPIO18_INFO_GPIO18_INFO_MODNUMBER_MASK 0xffff0000


//--------

#define HWIO_GPIO18_ACES0_ADDR  0xF0011204  
#define HWIO_GPIO18_ACES0_GPIO18_ACES0_EN0_SHFT 0
#define HWIO_GPIO18_ACES0_GPIO18_ACES0_EN0_MASK 0x00000001
#define HWIO_GPIO18_ACES0_GPIO18_ACES0_EN1_SHFT 1
#define HWIO_GPIO18_ACES0_GPIO18_ACES0_EN1_MASK 0x00000002
#define HWIO_GPIO18_ACES0_GPIO18_ACES0_EN2_SHFT 2
#define HWIO_GPIO18_ACES0_GPIO18_ACES0_EN2_MASK 0x00000004
#define HWIO_GPIO18_ACES0_GPIO18_ACES0_EN3_SHFT 3
#define HWIO_GPIO18_ACES0_GPIO18_ACES0_EN3_MASK 0x00000008
#define HWIO_GPIO18_ACES0_GPIO18_ACES0_EN4_SHFT 4
#define HWIO_GPIO18_ACES0_GPIO18_ACES0_EN4_MASK 0x00000010
#define HWIO_GPIO18_ACES0_GPIO18_ACES0_EN5_SHFT 5
#define HWIO_GPIO18_ACES0_GPIO18_ACES0_EN5_MASK 0x00000020
#define HWIO_GPIO18_ACES0_GPIO18_ACES0_EN6_SHFT 6
#define HWIO_GPIO18_ACES0_GPIO18_ACES0_EN6_MASK 0x00000040
#define HWIO_GPIO18_ACES0_GPIO18_ACES0_EN7_SHFT 7
#define HWIO_GPIO18_ACES0_GPIO18_ACES0_EN7_MASK 0x00000080
#define HWIO_GPIO18_ACES0_GPIO18_ACES0_EN8_SHFT 8
#define HWIO_GPIO18_ACES0_GPIO18_ACES0_EN8_MASK 0x00000100
#define HWIO_GPIO18_ACES0_GPIO18_ACES0_EN9_SHFT 9
#define HWIO_GPIO18_ACES0_GPIO18_ACES0_EN9_MASK 0x00000200
#define HWIO_GPIO18_ACES0_GPIO18_ACES0_EN10_SHFT 10
#define HWIO_GPIO18_ACES0_GPIO18_ACES0_EN10_MASK 0x00000400
#define HWIO_GPIO18_ACES0_GPIO18_ACES0_EN11_SHFT 11
#define HWIO_GPIO18_ACES0_GPIO18_ACES0_EN11_MASK 0x00000800
#define HWIO_GPIO18_ACES0_GPIO18_ACES0_EN12_SHFT 12
#define HWIO_GPIO18_ACES0_GPIO18_ACES0_EN12_MASK 0x00001000
#define HWIO_GPIO18_ACES0_GPIO18_ACES0_EN13_SHFT 13
#define HWIO_GPIO18_ACES0_GPIO18_ACES0_EN13_MASK 0x00002000
#define HWIO_GPIO18_ACES0_GPIO18_ACES0_EN14_SHFT 14
#define HWIO_GPIO18_ACES0_GPIO18_ACES0_EN14_MASK 0x00004000
#define HWIO_GPIO18_ACES0_GPIO18_ACES0_EN15_SHFT 15
#define HWIO_GPIO18_ACES0_GPIO18_ACES0_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO18_ACES1_ADDR  0xF0011208  


//--------

#define HWIO_GPIO18_PIR_ADDR  0xF001120C  
#define HWIO_GPIO18_PIR_GPIO18_PIR_PXPIR0_SHFT 0
#define HWIO_GPIO18_PIR_GPIO18_PIR_PXPIR0_MASK 0x00000001
#define HWIO_GPIO18_PIR_GPIO18_PIR_PXPIR1_SHFT 1
#define HWIO_GPIO18_PIR_GPIO18_PIR_PXPIR1_MASK 0x00000002
#define HWIO_GPIO18_PIR_GPIO18_PIR_PXPIR2_SHFT 2
#define HWIO_GPIO18_PIR_GPIO18_PIR_PXPIR2_MASK 0x00000004
#define HWIO_GPIO18_PIR_GPIO18_PIR_PXPIR3_SHFT 3
#define HWIO_GPIO18_PIR_GPIO18_PIR_PXPIR3_MASK 0x00000008
#define HWIO_GPIO18_PIR_GPIO18_PIR_PXPIR4_SHFT 4
#define HWIO_GPIO18_PIR_GPIO18_PIR_PXPIR4_MASK 0x00000010
#define HWIO_GPIO18_PIR_GPIO18_PIR_PXPIR5_SHFT 5
#define HWIO_GPIO18_PIR_GPIO18_PIR_PXPIR5_MASK 0x00000020
#define HWIO_GPIO18_PIR_GPIO18_PIR_PXPIR6_SHFT 6
#define HWIO_GPIO18_PIR_GPIO18_PIR_PXPIR6_MASK 0x00000040
#define HWIO_GPIO18_PIR_GPIO18_PIR_PXPIR7_SHFT 7
#define HWIO_GPIO18_PIR_GPIO18_PIR_PXPIR7_MASK 0x00000080
#define HWIO_GPIO18_PIR_GPIO18_PIR_PXPIR8_SHFT 8
#define HWIO_GPIO18_PIR_GPIO18_PIR_PXPIR8_MASK 0x00000100
#define HWIO_GPIO18_PIR_GPIO18_PIR_PXPIR9_SHFT 9
#define HWIO_GPIO18_PIR_GPIO18_PIR_PXPIR9_MASK 0x00000200
#define HWIO_GPIO18_PIR_GPIO18_PIR_PXPIR10_SHFT 10
#define HWIO_GPIO18_PIR_GPIO18_PIR_PXPIR10_MASK 0x00000400
#define HWIO_GPIO18_PIR_GPIO18_PIR_PXPIR11_SHFT 11
#define HWIO_GPIO18_PIR_GPIO18_PIR_PXPIR11_MASK 0x00000800
#define HWIO_GPIO18_PIR_GPIO18_PIR_PXPIR12_SHFT 12
#define HWIO_GPIO18_PIR_GPIO18_PIR_PXPIR12_MASK 0x00001000
#define HWIO_GPIO18_PIR_GPIO18_PIR_PXPIR13_SHFT 13
#define HWIO_GPIO18_PIR_GPIO18_PIR_PXPIR13_MASK 0x00002000
#define HWIO_GPIO18_PIR_GPIO18_PIR_PXPIR14_SHFT 14
#define HWIO_GPIO18_PIR_GPIO18_PIR_PXPIR14_MASK 0x00004000
#define HWIO_GPIO18_PIR_GPIO18_PIR_PXPIR15_SHFT 15
#define HWIO_GPIO18_PIR_GPIO18_PIR_PXPIR15_MASK 0x00008000


//--------

#define HWIO_GPIO18_POR_ADDR  0xF0011210  
#define HWIO_GPIO18_POR_GPIO18_POR_PXPOR0_SHFT 0
#define HWIO_GPIO18_POR_GPIO18_POR_PXPOR0_MASK 0x00000001
#define HWIO_GPIO18_POR_GPIO18_POR_PXPOR1_SHFT 1
#define HWIO_GPIO18_POR_GPIO18_POR_PXPOR1_MASK 0x00000002
#define HWIO_GPIO18_POR_GPIO18_POR_PXPOR2_SHFT 2
#define HWIO_GPIO18_POR_GPIO18_POR_PXPOR2_MASK 0x00000004
#define HWIO_GPIO18_POR_GPIO18_POR_PXPOR3_SHFT 3
#define HWIO_GPIO18_POR_GPIO18_POR_PXPOR3_MASK 0x00000008
#define HWIO_GPIO18_POR_GPIO18_POR_PXPOR4_SHFT 4
#define HWIO_GPIO18_POR_GPIO18_POR_PXPOR4_MASK 0x00000010
#define HWIO_GPIO18_POR_GPIO18_POR_PXPOR5_SHFT 5
#define HWIO_GPIO18_POR_GPIO18_POR_PXPOR5_MASK 0x00000020
#define HWIO_GPIO18_POR_GPIO18_POR_PXPOR6_SHFT 6
#define HWIO_GPIO18_POR_GPIO18_POR_PXPOR6_MASK 0x00000040
#define HWIO_GPIO18_POR_GPIO18_POR_PXPOR7_SHFT 7
#define HWIO_GPIO18_POR_GPIO18_POR_PXPOR7_MASK 0x00000080
#define HWIO_GPIO18_POR_GPIO18_POR_PXPOR8_SHFT 8
#define HWIO_GPIO18_POR_GPIO18_POR_PXPOR8_MASK 0x00000100
#define HWIO_GPIO18_POR_GPIO18_POR_PXPOR9_SHFT 9
#define HWIO_GPIO18_POR_GPIO18_POR_PXPOR9_MASK 0x00000200
#define HWIO_GPIO18_POR_GPIO18_POR_PXPOR10_SHFT 10
#define HWIO_GPIO18_POR_GPIO18_POR_PXPOR10_MASK 0x00000400
#define HWIO_GPIO18_POR_GPIO18_POR_PXPOR11_SHFT 11
#define HWIO_GPIO18_POR_GPIO18_POR_PXPOR11_MASK 0x00000800
#define HWIO_GPIO18_POR_GPIO18_POR_PXPOR12_SHFT 12
#define HWIO_GPIO18_POR_GPIO18_POR_PXPOR12_MASK 0x00001000
#define HWIO_GPIO18_POR_GPIO18_POR_PXPOR13_SHFT 13
#define HWIO_GPIO18_POR_GPIO18_POR_PXPOR13_MASK 0x00002000
#define HWIO_GPIO18_POR_GPIO18_POR_PXPOR14_SHFT 14
#define HWIO_GPIO18_POR_GPIO18_POR_PXPOR14_MASK 0x00004000
#define HWIO_GPIO18_POR_GPIO18_POR_PXPOR15_SHFT 15
#define HWIO_GPIO18_POR_GPIO18_POR_PXPOR15_MASK 0x00008000


//--------

#define HWIO_GPIO18_POSCR_ADDR  0xF0011214  
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PS0_SHFT 0
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PS0_MASK 0x00000001
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PS1_SHFT 1
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PS1_MASK 0x00000002
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PS2_SHFT 2
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PS2_MASK 0x00000004
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PS3_SHFT 3
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PS3_MASK 0x00000008
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PS4_SHFT 4
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PS4_MASK 0x00000010
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PS5_SHFT 5
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PS5_MASK 0x00000020
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PS6_SHFT 6
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PS6_MASK 0x00000040
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PS7_SHFT 7
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PS7_MASK 0x00000080
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PS8_SHFT 8
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PS8_MASK 0x00000100
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PS9_SHFT 9
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PS9_MASK 0x00000200
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PS10_SHFT 10
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PS10_MASK 0x00000400
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PS11_SHFT 11
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PS11_MASK 0x00000800
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PS12_SHFT 12
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PS12_MASK 0x00001000
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PS13_SHFT 13
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PS13_MASK 0x00002000
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PS14_SHFT 14
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PS14_MASK 0x00004000
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PS15_SHFT 15
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PS15_MASK 0x00008000
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PC0_SHFT 16
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PC0_MASK 0x00010000
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PC1_SHFT 17
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PC1_MASK 0x00020000
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PC2_SHFT 18
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PC2_MASK 0x00040000
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PC3_SHFT 19
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PC3_MASK 0x00080000
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PC4_SHFT 20
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PC4_MASK 0x00100000
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PC5_SHFT 21
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PC5_MASK 0x00200000
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PC6_SHFT 22
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PC6_MASK 0x00400000
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PC7_SHFT 23
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PC7_MASK 0x00800000
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PC8_SHFT 24
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PC8_MASK 0x01000000
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PC9_SHFT 25
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PC9_MASK 0x02000000
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PC10_SHFT 26
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PC10_MASK 0x04000000
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PC11_SHFT 27
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PC11_MASK 0x08000000
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PC12_SHFT 28
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PC12_MASK 0x10000000
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PC13_SHFT 29
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PC13_MASK 0x20000000
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PC14_SHFT 30
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PC14_MASK 0x40000000
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PC15_SHFT 31
#define HWIO_GPIO18_POSCR_GPIO18_POSCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO18_POSR_ADDR  0xF0011218  
#define HWIO_GPIO18_POSR_GPIO18_POSR_PS0_SHFT 0
#define HWIO_GPIO18_POSR_GPIO18_POSR_PS0_MASK 0x00000001
#define HWIO_GPIO18_POSR_GPIO18_POSR_PS1_SHFT 1
#define HWIO_GPIO18_POSR_GPIO18_POSR_PS1_MASK 0x00000002
#define HWIO_GPIO18_POSR_GPIO18_POSR_PS2_SHFT 2
#define HWIO_GPIO18_POSR_GPIO18_POSR_PS2_MASK 0x00000004
#define HWIO_GPIO18_POSR_GPIO18_POSR_PS3_SHFT 3
#define HWIO_GPIO18_POSR_GPIO18_POSR_PS3_MASK 0x00000008
#define HWIO_GPIO18_POSR_GPIO18_POSR_PS4_SHFT 4
#define HWIO_GPIO18_POSR_GPIO18_POSR_PS4_MASK 0x00000010
#define HWIO_GPIO18_POSR_GPIO18_POSR_PS5_SHFT 5
#define HWIO_GPIO18_POSR_GPIO18_POSR_PS5_MASK 0x00000020
#define HWIO_GPIO18_POSR_GPIO18_POSR_PS6_SHFT 6
#define HWIO_GPIO18_POSR_GPIO18_POSR_PS6_MASK 0x00000040
#define HWIO_GPIO18_POSR_GPIO18_POSR_PS7_SHFT 7
#define HWIO_GPIO18_POSR_GPIO18_POSR_PS7_MASK 0x00000080
#define HWIO_GPIO18_POSR_GPIO18_POSR_PS8_SHFT 8
#define HWIO_GPIO18_POSR_GPIO18_POSR_PS8_MASK 0x00000100
#define HWIO_GPIO18_POSR_GPIO18_POSR_PS9_SHFT 9
#define HWIO_GPIO18_POSR_GPIO18_POSR_PS9_MASK 0x00000200
#define HWIO_GPIO18_POSR_GPIO18_POSR_PS10_SHFT 10
#define HWIO_GPIO18_POSR_GPIO18_POSR_PS10_MASK 0x00000400
#define HWIO_GPIO18_POSR_GPIO18_POSR_PS11_SHFT 11
#define HWIO_GPIO18_POSR_GPIO18_POSR_PS11_MASK 0x00000800
#define HWIO_GPIO18_POSR_GPIO18_POSR_PS12_SHFT 12
#define HWIO_GPIO18_POSR_GPIO18_POSR_PS12_MASK 0x00001000
#define HWIO_GPIO18_POSR_GPIO18_POSR_PS13_SHFT 13
#define HWIO_GPIO18_POSR_GPIO18_POSR_PS13_MASK 0x00002000
#define HWIO_GPIO18_POSR_GPIO18_POSR_PS14_SHFT 14
#define HWIO_GPIO18_POSR_GPIO18_POSR_PS14_MASK 0x00004000
#define HWIO_GPIO18_POSR_GPIO18_POSR_PS15_SHFT 15
#define HWIO_GPIO18_POSR_GPIO18_POSR_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO18_POSR0_ADDR  0xF001121C  
#define HWIO_GPIO18_POSR0_GPIO18_POSR0_PS0_SHFT 0
#define HWIO_GPIO18_POSR0_GPIO18_POSR0_PS0_MASK 0x00000001
#define HWIO_GPIO18_POSR0_GPIO18_POSR0_PS1_SHFT 1
#define HWIO_GPIO18_POSR0_GPIO18_POSR0_PS1_MASK 0x00000002
#define HWIO_GPIO18_POSR0_GPIO18_POSR0_PS2_SHFT 2
#define HWIO_GPIO18_POSR0_GPIO18_POSR0_PS2_MASK 0x00000004
#define HWIO_GPIO18_POSR0_GPIO18_POSR0_PS3_SHFT 3
#define HWIO_GPIO18_POSR0_GPIO18_POSR0_PS3_MASK 0x00000008


//--------

#define HWIO_GPIO18_POSR4_ADDR  0xF0011220  
#define HWIO_GPIO18_POSR4_GPIO18_POSR4_PS4_SHFT 4
#define HWIO_GPIO18_POSR4_GPIO18_POSR4_PS4_MASK 0x00000010
#define HWIO_GPIO18_POSR4_GPIO18_POSR4_PS5_SHFT 5
#define HWIO_GPIO18_POSR4_GPIO18_POSR4_PS5_MASK 0x00000020
#define HWIO_GPIO18_POSR4_GPIO18_POSR4_PS6_SHFT 6
#define HWIO_GPIO18_POSR4_GPIO18_POSR4_PS6_MASK 0x00000040
#define HWIO_GPIO18_POSR4_GPIO18_POSR4_PS7_SHFT 7
#define HWIO_GPIO18_POSR4_GPIO18_POSR4_PS7_MASK 0x00000080


//--------

#define HWIO_GPIO18_POSR8_ADDR  0xF0011224  
#define HWIO_GPIO18_POSR8_GPIO18_POSR8_PS8_SHFT 8
#define HWIO_GPIO18_POSR8_GPIO18_POSR8_PS8_MASK 0x00000100
#define HWIO_GPIO18_POSR8_GPIO18_POSR8_PS9_SHFT 9
#define HWIO_GPIO18_POSR8_GPIO18_POSR8_PS9_MASK 0x00000200
#define HWIO_GPIO18_POSR8_GPIO18_POSR8_PS10_SHFT 10
#define HWIO_GPIO18_POSR8_GPIO18_POSR8_PS10_MASK 0x00000400
#define HWIO_GPIO18_POSR8_GPIO18_POSR8_PS11_SHFT 11
#define HWIO_GPIO18_POSR8_GPIO18_POSR8_PS11_MASK 0x00000800


//--------

#define HWIO_GPIO18_POSR12_ADDR  0xF0011228  
#define HWIO_GPIO18_POSR12_GPIO18_POSR12_PS12_SHFT 12
#define HWIO_GPIO18_POSR12_GPIO18_POSR12_PS12_MASK 0x00001000
#define HWIO_GPIO18_POSR12_GPIO18_POSR12_PS13_SHFT 13
#define HWIO_GPIO18_POSR12_GPIO18_POSR12_PS13_MASK 0x00002000
#define HWIO_GPIO18_POSR12_GPIO18_POSR12_PS14_SHFT 14
#define HWIO_GPIO18_POSR12_GPIO18_POSR12_PS14_MASK 0x00004000
#define HWIO_GPIO18_POSR12_GPIO18_POSR12_PS15_SHFT 15
#define HWIO_GPIO18_POSR12_GPIO18_POSR12_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO18_POCR_ADDR  0xF001122C  
#define HWIO_GPIO18_POCR_GPIO18_POCR_PC0_SHFT 16
#define HWIO_GPIO18_POCR_GPIO18_POCR_PC0_MASK 0x00010000
#define HWIO_GPIO18_POCR_GPIO18_POCR_PC1_SHFT 17
#define HWIO_GPIO18_POCR_GPIO18_POCR_PC1_MASK 0x00020000
#define HWIO_GPIO18_POCR_GPIO18_POCR_PC2_SHFT 18
#define HWIO_GPIO18_POCR_GPIO18_POCR_PC2_MASK 0x00040000
#define HWIO_GPIO18_POCR_GPIO18_POCR_PC3_SHFT 19
#define HWIO_GPIO18_POCR_GPIO18_POCR_PC3_MASK 0x00080000
#define HWIO_GPIO18_POCR_GPIO18_POCR_PC4_SHFT 20
#define HWIO_GPIO18_POCR_GPIO18_POCR_PC4_MASK 0x00100000
#define HWIO_GPIO18_POCR_GPIO18_POCR_PC5_SHFT 21
#define HWIO_GPIO18_POCR_GPIO18_POCR_PC5_MASK 0x00200000
#define HWIO_GPIO18_POCR_GPIO18_POCR_PC6_SHFT 22
#define HWIO_GPIO18_POCR_GPIO18_POCR_PC6_MASK 0x00400000
#define HWIO_GPIO18_POCR_GPIO18_POCR_PC7_SHFT 23
#define HWIO_GPIO18_POCR_GPIO18_POCR_PC7_MASK 0x00800000
#define HWIO_GPIO18_POCR_GPIO18_POCR_PC8_SHFT 24
#define HWIO_GPIO18_POCR_GPIO18_POCR_PC8_MASK 0x01000000
#define HWIO_GPIO18_POCR_GPIO18_POCR_PC9_SHFT 25
#define HWIO_GPIO18_POCR_GPIO18_POCR_PC9_MASK 0x02000000
#define HWIO_GPIO18_POCR_GPIO18_POCR_PC10_SHFT 26
#define HWIO_GPIO18_POCR_GPIO18_POCR_PC10_MASK 0x04000000
#define HWIO_GPIO18_POCR_GPIO18_POCR_PC11_SHFT 27
#define HWIO_GPIO18_POCR_GPIO18_POCR_PC11_MASK 0x08000000
#define HWIO_GPIO18_POCR_GPIO18_POCR_PC12_SHFT 28
#define HWIO_GPIO18_POCR_GPIO18_POCR_PC12_MASK 0x10000000
#define HWIO_GPIO18_POCR_GPIO18_POCR_PC13_SHFT 29
#define HWIO_GPIO18_POCR_GPIO18_POCR_PC13_MASK 0x20000000
#define HWIO_GPIO18_POCR_GPIO18_POCR_PC14_SHFT 30
#define HWIO_GPIO18_POCR_GPIO18_POCR_PC14_MASK 0x40000000
#define HWIO_GPIO18_POCR_GPIO18_POCR_PC15_SHFT 31
#define HWIO_GPIO18_POCR_GPIO18_POCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO18_POCR0_ADDR  0xF0011230  
#define HWIO_GPIO18_POCR0_GPIO18_POCR0_PC0_SHFT 16
#define HWIO_GPIO18_POCR0_GPIO18_POCR0_PC0_MASK 0x00010000
#define HWIO_GPIO18_POCR0_GPIO18_POCR0_PC1_SHFT 17
#define HWIO_GPIO18_POCR0_GPIO18_POCR0_PC1_MASK 0x00020000
#define HWIO_GPIO18_POCR0_GPIO18_POCR0_PC2_SHFT 18
#define HWIO_GPIO18_POCR0_GPIO18_POCR0_PC2_MASK 0x00040000
#define HWIO_GPIO18_POCR0_GPIO18_POCR0_PC3_SHFT 19
#define HWIO_GPIO18_POCR0_GPIO18_POCR0_PC3_MASK 0x00080000


//--------

#define HWIO_GPIO18_POCR4_ADDR  0xF0011234  
#define HWIO_GPIO18_POCR4_GPIO18_POCR4_PC4_SHFT 20
#define HWIO_GPIO18_POCR4_GPIO18_POCR4_PC4_MASK 0x00100000
#define HWIO_GPIO18_POCR4_GPIO18_POCR4_PC5_SHFT 21
#define HWIO_GPIO18_POCR4_GPIO18_POCR4_PC5_MASK 0x00200000
#define HWIO_GPIO18_POCR4_GPIO18_POCR4_PC6_SHFT 22
#define HWIO_GPIO18_POCR4_GPIO18_POCR4_PC6_MASK 0x00400000
#define HWIO_GPIO18_POCR4_GPIO18_POCR4_PC7_SHFT 23
#define HWIO_GPIO18_POCR4_GPIO18_POCR4_PC7_MASK 0x00800000


//--------

#define HWIO_GPIO18_POCR8_ADDR  0xF0011238  
#define HWIO_GPIO18_POCR8_GPIO18_POCR8_PC8_SHFT 24
#define HWIO_GPIO18_POCR8_GPIO18_POCR8_PC8_MASK 0x01000000
#define HWIO_GPIO18_POCR8_GPIO18_POCR8_PC9_SHFT 25
#define HWIO_GPIO18_POCR8_GPIO18_POCR8_PC9_MASK 0x02000000
#define HWIO_GPIO18_POCR8_GPIO18_POCR8_PC10_SHFT 26
#define HWIO_GPIO18_POCR8_GPIO18_POCR8_PC10_MASK 0x04000000
#define HWIO_GPIO18_POCR8_GPIO18_POCR8_PC11_SHFT 27
#define HWIO_GPIO18_POCR8_GPIO18_POCR8_PC11_MASK 0x08000000


//--------

#define HWIO_GPIO18_POCR12_ADDR  0xF001123C  
#define HWIO_GPIO18_POCR12_GPIO18_POCR12_PC12_SHFT 28
#define HWIO_GPIO18_POCR12_GPIO18_POCR12_PC12_MASK 0x10000000
#define HWIO_GPIO18_POCR12_GPIO18_POCR12_PC13_SHFT 29
#define HWIO_GPIO18_POCR12_GPIO18_POCR12_PC13_MASK 0x20000000
#define HWIO_GPIO18_POCR12_GPIO18_POCR12_PC14_SHFT 30
#define HWIO_GPIO18_POCR12_GPIO18_POCR12_PC14_MASK 0x40000000
#define HWIO_GPIO18_POCR12_GPIO18_POCR12_PC15_SHFT 31
#define HWIO_GPIO18_POCR12_GPIO18_POCR12_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO18_PUDEN_ADDR  0xF0011240  
#define HWIO_GPIO18_PUDEN_GPIO18_PUDEN_PXPUDEN0_SHFT 0
#define HWIO_GPIO18_PUDEN_GPIO18_PUDEN_PXPUDEN0_MASK 0x00000003
#define HWIO_GPIO18_PUDEN_GPIO18_PUDEN_PXPUDEN1_SHFT 2
#define HWIO_GPIO18_PUDEN_GPIO18_PUDEN_PXPUDEN1_MASK 0x0000000c
#define HWIO_GPIO18_PUDEN_GPIO18_PUDEN_PXPUDEN2_SHFT 4
#define HWIO_GPIO18_PUDEN_GPIO18_PUDEN_PXPUDEN2_MASK 0x00000030
#define HWIO_GPIO18_PUDEN_GPIO18_PUDEN_PXPUDEN3_SHFT 6
#define HWIO_GPIO18_PUDEN_GPIO18_PUDEN_PXPUDEN3_MASK 0x000000c0
#define HWIO_GPIO18_PUDEN_GPIO18_PUDEN_PXPUDEN4_SHFT 8
#define HWIO_GPIO18_PUDEN_GPIO18_PUDEN_PXPUDEN4_MASK 0x00000300
#define HWIO_GPIO18_PUDEN_GPIO18_PUDEN_PXPUDEN5_SHFT 10
#define HWIO_GPIO18_PUDEN_GPIO18_PUDEN_PXPUDEN5_MASK 0x00000c00
#define HWIO_GPIO18_PUDEN_GPIO18_PUDEN_PXPUDEN6_SHFT 12
#define HWIO_GPIO18_PUDEN_GPIO18_PUDEN_PXPUDEN6_MASK 0x00003000
#define HWIO_GPIO18_PUDEN_GPIO18_PUDEN_PXPUDEN7_SHFT 14
#define HWIO_GPIO18_PUDEN_GPIO18_PUDEN_PXPUDEN7_MASK 0x0000c000
#define HWIO_GPIO18_PUDEN_GPIO18_PUDEN_PXPUDEN8_SHFT 16
#define HWIO_GPIO18_PUDEN_GPIO18_PUDEN_PXPUDEN8_MASK 0x00030000
#define HWIO_GPIO18_PUDEN_GPIO18_PUDEN_PXPUDEN9_SHFT 18
#define HWIO_GPIO18_PUDEN_GPIO18_PUDEN_PXPUDEN9_MASK 0x000c0000
#define HWIO_GPIO18_PUDEN_GPIO18_PUDEN_PXPUDEN10_SHFT 20
#define HWIO_GPIO18_PUDEN_GPIO18_PUDEN_PXPUDEN10_MASK 0x00300000
#define HWIO_GPIO18_PUDEN_GPIO18_PUDEN_PXPUDEN11_SHFT 22
#define HWIO_GPIO18_PUDEN_GPIO18_PUDEN_PXPUDEN11_MASK 0x00c00000
#define HWIO_GPIO18_PUDEN_GPIO18_PUDEN_PXPUDEN12_SHFT 24
#define HWIO_GPIO18_PUDEN_GPIO18_PUDEN_PXPUDEN12_MASK 0x03000000
#define HWIO_GPIO18_PUDEN_GPIO18_PUDEN_PXPUDEN13_SHFT 26
#define HWIO_GPIO18_PUDEN_GPIO18_PUDEN_PXPUDEN13_MASK 0x0c000000
#define HWIO_GPIO18_PUDEN_GPIO18_PUDEN_PXPUDEN14_SHFT 28
#define HWIO_GPIO18_PUDEN_GPIO18_PUDEN_PXPUDEN14_MASK 0x30000000
#define HWIO_GPIO18_PUDEN_GPIO18_PUDEN_PXPUDEN15_SHFT 30
#define HWIO_GPIO18_PUDEN_GPIO18_PUDEN_PXPUDEN15_MASK 0xc0000000


//--------

#define HWIO_GPIO18_PODR_ADDR  0xF0011244  
#define HWIO_GPIO18_PODR_GPIO18_PODR_PXPODR0_SHFT 0
#define HWIO_GPIO18_PODR_GPIO18_PODR_PXPODR0_MASK 0x00000003
#define HWIO_GPIO18_PODR_GPIO18_PODR_PXPODR1_SHFT 2
#define HWIO_GPIO18_PODR_GPIO18_PODR_PXPODR1_MASK 0x0000000c
#define HWIO_GPIO18_PODR_GPIO18_PODR_PXPODR2_SHFT 4
#define HWIO_GPIO18_PODR_GPIO18_PODR_PXPODR2_MASK 0x00000030
#define HWIO_GPIO18_PODR_GPIO18_PODR_PXPODR3_SHFT 6
#define HWIO_GPIO18_PODR_GPIO18_PODR_PXPODR3_MASK 0x000000c0
#define HWIO_GPIO18_PODR_GPIO18_PODR_PXPODR4_SHFT 8
#define HWIO_GPIO18_PODR_GPIO18_PODR_PXPODR4_MASK 0x00000300
#define HWIO_GPIO18_PODR_GPIO18_PODR_PXPODR5_SHFT 10
#define HWIO_GPIO18_PODR_GPIO18_PODR_PXPODR5_MASK 0x00000c00
#define HWIO_GPIO18_PODR_GPIO18_PODR_PXPODR6_SHFT 12
#define HWIO_GPIO18_PODR_GPIO18_PODR_PXPODR6_MASK 0x00003000
#define HWIO_GPIO18_PODR_GPIO18_PODR_PXPODR7_SHFT 14
#define HWIO_GPIO18_PODR_GPIO18_PODR_PXPODR7_MASK 0x0000c000
#define HWIO_GPIO18_PODR_GPIO18_PODR_PXPODR8_SHFT 16
#define HWIO_GPIO18_PODR_GPIO18_PODR_PXPODR8_MASK 0x00030000
#define HWIO_GPIO18_PODR_GPIO18_PODR_PXPODR9_SHFT 18
#define HWIO_GPIO18_PODR_GPIO18_PODR_PXPODR9_MASK 0x000c0000
#define HWIO_GPIO18_PODR_GPIO18_PODR_PXPODR10_SHFT 20
#define HWIO_GPIO18_PODR_GPIO18_PODR_PXPODR10_MASK 0x00300000
#define HWIO_GPIO18_PODR_GPIO18_PODR_PXPODR11_SHFT 22
#define HWIO_GPIO18_PODR_GPIO18_PODR_PXPODR11_MASK 0x00c00000
#define HWIO_GPIO18_PODR_GPIO18_PODR_PXPODR12_SHFT 24
#define HWIO_GPIO18_PODR_GPIO18_PODR_PXPODR12_MASK 0x03000000
#define HWIO_GPIO18_PODR_GPIO18_PODR_PXPODR13_SHFT 26
#define HWIO_GPIO18_PODR_GPIO18_PODR_PXPODR13_MASK 0x0c000000
#define HWIO_GPIO18_PODR_GPIO18_PODR_PXPODR14_SHFT 28
#define HWIO_GPIO18_PODR_GPIO18_PODR_PXPODR14_MASK 0x30000000
#define HWIO_GPIO18_PODR_GPIO18_PODR_PXPODR15_SHFT 30
#define HWIO_GPIO18_PODR_GPIO18_PODR_PXPODR15_MASK 0xc0000000


//--------

#define HWIO_GPIO18_PMOD_ADDR  0xF0011248  
#define HWIO_GPIO18_PMOD_GPIO18_PMOD_PXMOD0_SHFT 0
#define HWIO_GPIO18_PMOD_GPIO18_PMOD_PXMOD0_MASK 0x00000003
#define HWIO_GPIO18_PMOD_GPIO18_PMOD_PXMOD1_SHFT 2
#define HWIO_GPIO18_PMOD_GPIO18_PMOD_PXMOD1_MASK 0x0000000c
#define HWIO_GPIO18_PMOD_GPIO18_PMOD_PXMOD2_SHFT 4
#define HWIO_GPIO18_PMOD_GPIO18_PMOD_PXMOD2_MASK 0x00000030
#define HWIO_GPIO18_PMOD_GPIO18_PMOD_PXMOD3_SHFT 6
#define HWIO_GPIO18_PMOD_GPIO18_PMOD_PXMOD3_MASK 0x000000c0
#define HWIO_GPIO18_PMOD_GPIO18_PMOD_PXMOD4_SHFT 8
#define HWIO_GPIO18_PMOD_GPIO18_PMOD_PXMOD4_MASK 0x00000300
#define HWIO_GPIO18_PMOD_GPIO18_PMOD_PXMOD5_SHFT 10
#define HWIO_GPIO18_PMOD_GPIO18_PMOD_PXMOD5_MASK 0x00000c00
#define HWIO_GPIO18_PMOD_GPIO18_PMOD_PXMOD6_SHFT 12
#define HWIO_GPIO18_PMOD_GPIO18_PMOD_PXMOD6_MASK 0x00003000
#define HWIO_GPIO18_PMOD_GPIO18_PMOD_PXMOD7_SHFT 14
#define HWIO_GPIO18_PMOD_GPIO18_PMOD_PXMOD7_MASK 0x0000c000
#define HWIO_GPIO18_PMOD_GPIO18_PMOD_PXMOD8_SHFT 16
#define HWIO_GPIO18_PMOD_GPIO18_PMOD_PXMOD8_MASK 0x00030000
#define HWIO_GPIO18_PMOD_GPIO18_PMOD_PXMOD9_SHFT 18
#define HWIO_GPIO18_PMOD_GPIO18_PMOD_PXMOD9_MASK 0x000c0000
#define HWIO_GPIO18_PMOD_GPIO18_PMOD_PXMOD10_SHFT 20
#define HWIO_GPIO18_PMOD_GPIO18_PMOD_PXMOD10_MASK 0x00300000
#define HWIO_GPIO18_PMOD_GPIO18_PMOD_PXMOD11_SHFT 22
#define HWIO_GPIO18_PMOD_GPIO18_PMOD_PXMOD11_MASK 0x00c00000
#define HWIO_GPIO18_PMOD_GPIO18_PMOD_PXMOD12_SHFT 24
#define HWIO_GPIO18_PMOD_GPIO18_PMOD_PXMOD12_MASK 0x03000000
#define HWIO_GPIO18_PMOD_GPIO18_PMOD_PXMOD13_SHFT 26
#define HWIO_GPIO18_PMOD_GPIO18_PMOD_PXMOD13_MASK 0x0c000000
#define HWIO_GPIO18_PMOD_GPIO18_PMOD_PXMOD14_SHFT 28
#define HWIO_GPIO18_PMOD_GPIO18_PMOD_PXMOD14_MASK 0x30000000
#define HWIO_GPIO18_PMOD_GPIO18_PMOD_PXMOD15_SHFT 30
#define HWIO_GPIO18_PMOD_GPIO18_PMOD_PXMOD15_MASK 0xc0000000


//--------

#define HWIO_GPIO18_PEROUT0_ADDR  0xF001124C  
#define HWIO_GPIO18_PEROUT0_GPIO18_PEROUT0_OUTSEL0_SHFT 0
#define HWIO_GPIO18_PEROUT0_GPIO18_PEROUT0_OUTSEL0_MASK 0x0000000f
#define HWIO_GPIO18_PEROUT0_GPIO18_PEROUT0_OUTSEL1_SHFT 4
#define HWIO_GPIO18_PEROUT0_GPIO18_PEROUT0_OUTSEL1_MASK 0x000000f0
#define HWIO_GPIO18_PEROUT0_GPIO18_PEROUT0_OUTSEL2_SHFT 8
#define HWIO_GPIO18_PEROUT0_GPIO18_PEROUT0_OUTSEL2_MASK 0x00000f00
#define HWIO_GPIO18_PEROUT0_GPIO18_PEROUT0_OUTSEL3_SHFT 12
#define HWIO_GPIO18_PEROUT0_GPIO18_PEROUT0_OUTSEL3_MASK 0x0000f000
#define HWIO_GPIO18_PEROUT0_GPIO18_PEROUT0_OUTSEL4_SHFT 16
#define HWIO_GPIO18_PEROUT0_GPIO18_PEROUT0_OUTSEL4_MASK 0x000f0000
#define HWIO_GPIO18_PEROUT0_GPIO18_PEROUT0_OUTSEL5_SHFT 20
#define HWIO_GPIO18_PEROUT0_GPIO18_PEROUT0_OUTSEL5_MASK 0x00f00000
#define HWIO_GPIO18_PEROUT0_GPIO18_PEROUT0_OUTSEL6_SHFT 24
#define HWIO_GPIO18_PEROUT0_GPIO18_PEROUT0_OUTSEL6_MASK 0x0f000000
#define HWIO_GPIO18_PEROUT0_GPIO18_PEROUT0_OUTSEL7_SHFT 28
#define HWIO_GPIO18_PEROUT0_GPIO18_PEROUT0_OUTSEL7_MASK 0xf0000000


//--------

#define HWIO_GPIO18_PEROUT1_ADDR  0xF0011250  
#define HWIO_GPIO18_PEROUT1_GPIO18_PEROUT1_OUTSEL8_SHFT 0
#define HWIO_GPIO18_PEROUT1_GPIO18_PEROUT1_OUTSEL8_MASK 0x0000000f
#define HWIO_GPIO18_PEROUT1_GPIO18_PEROUT1_OUTSEL9_SHFT 4
#define HWIO_GPIO18_PEROUT1_GPIO18_PEROUT1_OUTSEL9_MASK 0x000000f0
#define HWIO_GPIO18_PEROUT1_GPIO18_PEROUT1_OUTSEL10_SHFT 8
#define HWIO_GPIO18_PEROUT1_GPIO18_PEROUT1_OUTSEL10_MASK 0x00000f00
#define HWIO_GPIO18_PEROUT1_GPIO18_PEROUT1_OUTSEL11_SHFT 12
#define HWIO_GPIO18_PEROUT1_GPIO18_PEROUT1_OUTSEL11_MASK 0x0000f000
#define HWIO_GPIO18_PEROUT1_GPIO18_PEROUT1_OUTSEL12_SHFT 16
#define HWIO_GPIO18_PEROUT1_GPIO18_PEROUT1_OUTSEL12_MASK 0x000f0000
#define HWIO_GPIO18_PEROUT1_GPIO18_PEROUT1_OUTSEL13_SHFT 20
#define HWIO_GPIO18_PEROUT1_GPIO18_PEROUT1_OUTSEL13_MASK 0x00f00000
#define HWIO_GPIO18_PEROUT1_GPIO18_PEROUT1_OUTSEL14_SHFT 24
#define HWIO_GPIO18_PEROUT1_GPIO18_PEROUT1_OUTSEL14_MASK 0x0f000000
#define HWIO_GPIO18_PEROUT1_GPIO18_PEROUT1_OUTSEL15_SHFT 28
#define HWIO_GPIO18_PEROUT1_GPIO18_PEROUT1_OUTSEL15_MASK 0xf0000000


//--------

#define HWIO_GPIO18_PDR0_ADDR  0xF0011254  
#define HWIO_GPIO18_PDR0_GPIO18_PDR0_PXPD0_SHFT 0
#define HWIO_GPIO18_PDR0_GPIO18_PDR0_PXPD0_MASK 0x00000003
#define HWIO_GPIO18_PDR0_GPIO18_PDR0_PXPD1_SHFT 4
#define HWIO_GPIO18_PDR0_GPIO18_PDR0_PXPD1_MASK 0x00000030
#define HWIO_GPIO18_PDR0_GPIO18_PDR0_PXPD2_SHFT 8
#define HWIO_GPIO18_PDR0_GPIO18_PDR0_PXPD2_MASK 0x00000300
#define HWIO_GPIO18_PDR0_GPIO18_PDR0_PXPD3_SHFT 12
#define HWIO_GPIO18_PDR0_GPIO18_PDR0_PXPD3_MASK 0x00003000
#define HWIO_GPIO18_PDR0_GPIO18_PDR0_PXPD4_SHFT 16
#define HWIO_GPIO18_PDR0_GPIO18_PDR0_PXPD4_MASK 0x00030000
#define HWIO_GPIO18_PDR0_GPIO18_PDR0_PXPD5_SHFT 20
#define HWIO_GPIO18_PDR0_GPIO18_PDR0_PXPD5_MASK 0x00300000
#define HWIO_GPIO18_PDR0_GPIO18_PDR0_PXPD6_SHFT 24
#define HWIO_GPIO18_PDR0_GPIO18_PDR0_PXPD6_MASK 0x03000000
#define HWIO_GPIO18_PDR0_GPIO18_PDR0_PXPD7_SHFT 28
#define HWIO_GPIO18_PDR0_GPIO18_PDR0_PXPD7_MASK 0x30000000


//--------

#define HWIO_GPIO18_PDR1_ADDR  0xF0011258  
#define HWIO_GPIO18_PDR1_GPIO18_PDR1_PXPD8_SHFT 0
#define HWIO_GPIO18_PDR1_GPIO18_PDR1_PXPD8_MASK 0x00000003
#define HWIO_GPIO18_PDR1_GPIO18_PDR1_PXPD9_SHFT 4
#define HWIO_GPIO18_PDR1_GPIO18_PDR1_PXPD9_MASK 0x00000030
#define HWIO_GPIO18_PDR1_GPIO18_PDR1_PXPD10_SHFT 8
#define HWIO_GPIO18_PDR1_GPIO18_PDR1_PXPD10_MASK 0x00000300
#define HWIO_GPIO18_PDR1_GPIO18_PDR1_PXPD11_SHFT 12
#define HWIO_GPIO18_PDR1_GPIO18_PDR1_PXPD11_MASK 0x00003000
#define HWIO_GPIO18_PDR1_GPIO18_PDR1_PXPD12_SHFT 16
#define HWIO_GPIO18_PDR1_GPIO18_PDR1_PXPD12_MASK 0x00030000
#define HWIO_GPIO18_PDR1_GPIO18_PDR1_PXPD13_SHFT 20
#define HWIO_GPIO18_PDR1_GPIO18_PDR1_PXPD13_MASK 0x00300000
#define HWIO_GPIO18_PDR1_GPIO18_PDR1_PXPD14_SHFT 24
#define HWIO_GPIO18_PDR1_GPIO18_PDR1_PXPD14_MASK 0x03000000
#define HWIO_GPIO18_PDR1_GPIO18_PDR1_PXPD15_SHFT 28
#define HWIO_GPIO18_PDR1_GPIO18_PDR1_PXPD15_MASK 0x30000000


//--------

#define HWIO_GPIO18_SDE_ADDR  0xF001125C  
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEN0_SHFT 0
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEN0_MASK 0x00000001
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEN1_SHFT 1
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEN1_MASK 0x00000002
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEN2_SHFT 2
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEN2_MASK 0x00000004
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEN3_SHFT 3
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEN3_MASK 0x00000008
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEN4_SHFT 4
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEN4_MASK 0x00000010
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEN5_SHFT 5
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEN5_MASK 0x00000020
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEN6_SHFT 6
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEN6_MASK 0x00000040
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEN7_SHFT 7
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEN7_MASK 0x00000080
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEN8_SHFT 8
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEN8_MASK 0x00000100
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEN9_SHFT 9
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEN9_MASK 0x00000200
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEN10_SHFT 10
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEN10_MASK 0x00000400
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEN11_SHFT 11
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEN11_MASK 0x00000800
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEN12_SHFT 12
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEN12_MASK 0x00001000
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEN13_SHFT 13
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEN13_MASK 0x00002000
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEN14_SHFT 14
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEN14_MASK 0x00004000
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEN15_SHFT 15
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEN15_MASK 0x00008000
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEF0_SHFT 16
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEF0_MASK 0x00010000
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEF1_SHFT 17
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEF1_MASK 0x00020000
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEF2_SHFT 18
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEF2_MASK 0x00040000
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEF3_SHFT 19
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEF3_MASK 0x00080000
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEF4_SHFT 20
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEF4_MASK 0x00100000
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEF5_SHFT 21
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEF5_MASK 0x00200000
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEF6_SHFT 22
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEF6_MASK 0x00400000
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEF7_SHFT 23
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEF7_MASK 0x00800000
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEF8_SHFT 24
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEF8_MASK 0x01000000
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEF9_SHFT 25
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEF9_MASK 0x02000000
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEF10_SHFT 26
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEF10_MASK 0x04000000
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEF11_SHFT 27
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEF11_MASK 0x08000000
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEF12_SHFT 28
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEF12_MASK 0x10000000
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEF13_SHFT 29
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEF13_MASK 0x20000000
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEF14_SHFT 30
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEF14_MASK 0x40000000
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEF15_SHFT 31
#define HWIO_GPIO18_SDE_GPIO18_SDE_SDEF15_MASK 0x80000000


//--------

#define HWIO_GPIO18_SDCTL_ADDR  0xF0011260  
#define HWIO_GPIO18_SDCTL_GPIO18_SDCTL_SWTRIG_SHFT 0
#define HWIO_GPIO18_SDCTL_GPIO18_SDCTL_SWTRIG_MASK 0x00000001
#define HWIO_GPIO18_SDCTL_GPIO18_SDCTL_LINKEN_SHFT 1
#define HWIO_GPIO18_SDCTL_GPIO18_SDCTL_LINKEN_MASK 0x00000002
#define HWIO_GPIO18_SDCTL_GPIO18_SDCTL_PSDEF_SHFT 2
#define HWIO_GPIO18_SDCTL_GPIO18_SDCTL_PSDEF_MASK 0x00000004


//--------

#define HWIO_GPIO18_ESR_ADDR  0xF0011264  
#define HWIO_GPIO18_ESR_GPIO18_ESR_EN0_SHFT 0
#define HWIO_GPIO18_ESR_GPIO18_ESR_EN0_MASK 0x00000001
#define HWIO_GPIO18_ESR_GPIO18_ESR_EN1_SHFT 1
#define HWIO_GPIO18_ESR_GPIO18_ESR_EN1_MASK 0x00000002
#define HWIO_GPIO18_ESR_GPIO18_ESR_EN2_SHFT 2
#define HWIO_GPIO18_ESR_GPIO18_ESR_EN2_MASK 0x00000004
#define HWIO_GPIO18_ESR_GPIO18_ESR_EN3_SHFT 3
#define HWIO_GPIO18_ESR_GPIO18_ESR_EN3_MASK 0x00000008
#define HWIO_GPIO18_ESR_GPIO18_ESR_EN4_SHFT 4
#define HWIO_GPIO18_ESR_GPIO18_ESR_EN4_MASK 0x00000010
#define HWIO_GPIO18_ESR_GPIO18_ESR_EN5_SHFT 5
#define HWIO_GPIO18_ESR_GPIO18_ESR_EN5_MASK 0x00000020
#define HWIO_GPIO18_ESR_GPIO18_ESR_EN6_SHFT 6
#define HWIO_GPIO18_ESR_GPIO18_ESR_EN6_MASK 0x00000040
#define HWIO_GPIO18_ESR_GPIO18_ESR_EN7_SHFT 7
#define HWIO_GPIO18_ESR_GPIO18_ESR_EN7_MASK 0x00000080
#define HWIO_GPIO18_ESR_GPIO18_ESR_EN8_SHFT 8
#define HWIO_GPIO18_ESR_GPIO18_ESR_EN8_MASK 0x00000100
#define HWIO_GPIO18_ESR_GPIO18_ESR_EN9_SHFT 9
#define HWIO_GPIO18_ESR_GPIO18_ESR_EN9_MASK 0x00000200
#define HWIO_GPIO18_ESR_GPIO18_ESR_EN10_SHFT 10
#define HWIO_GPIO18_ESR_GPIO18_ESR_EN10_MASK 0x00000400
#define HWIO_GPIO18_ESR_GPIO18_ESR_EN11_SHFT 11
#define HWIO_GPIO18_ESR_GPIO18_ESR_EN11_MASK 0x00000800
#define HWIO_GPIO18_ESR_GPIO18_ESR_EN12_SHFT 12
#define HWIO_GPIO18_ESR_GPIO18_ESR_EN12_MASK 0x00001000
#define HWIO_GPIO18_ESR_GPIO18_ESR_EN13_SHFT 13
#define HWIO_GPIO18_ESR_GPIO18_ESR_EN13_MASK 0x00002000
#define HWIO_GPIO18_ESR_GPIO18_ESR_EN14_SHFT 14
#define HWIO_GPIO18_ESR_GPIO18_ESR_EN14_MASK 0x00004000
#define HWIO_GPIO18_ESR_GPIO18_ESR_EN15_SHFT 15
#define HWIO_GPIO18_ESR_GPIO18_ESR_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO18_LOCK_ADDR  0xF0011268  
#define HWIO_GPIO18_LOCK_GPIO18_LOCK_P0LCK_SHFT 0
#define HWIO_GPIO18_LOCK_GPIO18_LOCK_P0LCK_MASK 0x00000001
#define HWIO_GPIO18_LOCK_GPIO18_LOCK_P1LCK_SHFT 1
#define HWIO_GPIO18_LOCK_GPIO18_LOCK_P1LCK_MASK 0x00000002
#define HWIO_GPIO18_LOCK_GPIO18_LOCK_P2LCK_SHFT 2
#define HWIO_GPIO18_LOCK_GPIO18_LOCK_P2LCK_MASK 0x00000004
#define HWIO_GPIO18_LOCK_GPIO18_LOCK_P3LCK_SHFT 3
#define HWIO_GPIO18_LOCK_GPIO18_LOCK_P3LCK_MASK 0x00000008
#define HWIO_GPIO18_LOCK_GPIO18_LOCK_P4LCK_SHFT 4
#define HWIO_GPIO18_LOCK_GPIO18_LOCK_P4LCK_MASK 0x00000010
#define HWIO_GPIO18_LOCK_GPIO18_LOCK_P5LCK_SHFT 5
#define HWIO_GPIO18_LOCK_GPIO18_LOCK_P5LCK_MASK 0x00000020
#define HWIO_GPIO18_LOCK_GPIO18_LOCK_P6LCK_SHFT 6
#define HWIO_GPIO18_LOCK_GPIO18_LOCK_P6LCK_MASK 0x00000040
#define HWIO_GPIO18_LOCK_GPIO18_LOCK_P7LCK_SHFT 7
#define HWIO_GPIO18_LOCK_GPIO18_LOCK_P7LCK_MASK 0x00000080
#define HWIO_GPIO18_LOCK_GPIO18_LOCK_P8LCK_SHFT 8
#define HWIO_GPIO18_LOCK_GPIO18_LOCK_P8LCK_MASK 0x00000100
#define HWIO_GPIO18_LOCK_GPIO18_LOCK_P9LCK_SHFT 9
#define HWIO_GPIO18_LOCK_GPIO18_LOCK_P9LCK_MASK 0x00000200
#define HWIO_GPIO18_LOCK_GPIO18_LOCK_P10LCK_SHFT 10
#define HWIO_GPIO18_LOCK_GPIO18_LOCK_P10LCK_MASK 0x00000400
#define HWIO_GPIO18_LOCK_GPIO18_LOCK_P11LCK_SHFT 11
#define HWIO_GPIO18_LOCK_GPIO18_LOCK_P11LCK_MASK 0x00000800
#define HWIO_GPIO18_LOCK_GPIO18_LOCK_P12LCK_SHFT 12
#define HWIO_GPIO18_LOCK_GPIO18_LOCK_P12LCK_MASK 0x00001000
#define HWIO_GPIO18_LOCK_GPIO18_LOCK_P13LCK_SHFT 13
#define HWIO_GPIO18_LOCK_GPIO18_LOCK_P13LCK_MASK 0x00002000
#define HWIO_GPIO18_LOCK_GPIO18_LOCK_P14LCK_SHFT 14
#define HWIO_GPIO18_LOCK_GPIO18_LOCK_P14LCK_MASK 0x00004000
#define HWIO_GPIO18_LOCK_GPIO18_LOCK_P15LCK_SHFT 15
#define HWIO_GPIO18_LOCK_GPIO18_LOCK_P15LCK_MASK 0x00008000
#define HWIO_GPIO18_LOCK_GPIO18_LOCK_PXLCKKEY_SHFT 16
#define HWIO_GPIO18_LOCK_GPIO18_LOCK_PXLCKKEY_MASK 0xffff0000


//--------

#define HWIO_GPIO18_SDETRMOD_ADDR  0xF001126C  
#define HWIO_GPIO18_SDETRMOD_GPIO18_SDETRMOD_TGSEL0_SHFT 0
#define HWIO_GPIO18_SDETRMOD_GPIO18_SDETRMOD_TGSEL0_MASK 0x00000001
#define HWIO_GPIO18_SDETRMOD_GPIO18_SDETRMOD_TGSEL1_SHFT 1
#define HWIO_GPIO18_SDETRMOD_GPIO18_SDETRMOD_TGSEL1_MASK 0x00000002
#define HWIO_GPIO18_SDETRMOD_GPIO18_SDETRMOD_TGSEL2_SHFT 2
#define HWIO_GPIO18_SDETRMOD_GPIO18_SDETRMOD_TGSEL2_MASK 0x00000004
#define HWIO_GPIO18_SDETRMOD_GPIO18_SDETRMOD_TGSEL3_SHFT 3
#define HWIO_GPIO18_SDETRMOD_GPIO18_SDETRMOD_TGSEL3_MASK 0x00000008
#define HWIO_GPIO18_SDETRMOD_GPIO18_SDETRMOD_TGSEL4_SHFT 4
#define HWIO_GPIO18_SDETRMOD_GPIO18_SDETRMOD_TGSEL4_MASK 0x00000010
#define HWIO_GPIO18_SDETRMOD_GPIO18_SDETRMOD_TGSEL5_SHFT 5
#define HWIO_GPIO18_SDETRMOD_GPIO18_SDETRMOD_TGSEL5_MASK 0x00000020
#define HWIO_GPIO18_SDETRMOD_GPIO18_SDETRMOD_TGSEL6_SHFT 6
#define HWIO_GPIO18_SDETRMOD_GPIO18_SDETRMOD_TGSEL6_MASK 0x00000040
#define HWIO_GPIO18_SDETRMOD_GPIO18_SDETRMOD_TGSEL7_SHFT 7
#define HWIO_GPIO18_SDETRMOD_GPIO18_SDETRMOD_TGSEL7_MASK 0x00000080
#define HWIO_GPIO18_SDETRMOD_GPIO18_SDETRMOD_TGSEL8_SHFT 8
#define HWIO_GPIO18_SDETRMOD_GPIO18_SDETRMOD_TGSEL8_MASK 0x00000100
#define HWIO_GPIO18_SDETRMOD_GPIO18_SDETRMOD_TGSEL9_SHFT 9
#define HWIO_GPIO18_SDETRMOD_GPIO18_SDETRMOD_TGSEL9_MASK 0x00000200
#define HWIO_GPIO18_SDETRMOD_GPIO18_SDETRMOD_TGSEL10_SHFT 10
#define HWIO_GPIO18_SDETRMOD_GPIO18_SDETRMOD_TGSEL10_MASK 0x00000400
#define HWIO_GPIO18_SDETRMOD_GPIO18_SDETRMOD_TGSEL11_SHFT 11
#define HWIO_GPIO18_SDETRMOD_GPIO18_SDETRMOD_TGSEL11_MASK 0x00000800
#define HWIO_GPIO18_SDETRMOD_GPIO18_SDETRMOD_TGSEL12_SHFT 12
#define HWIO_GPIO18_SDETRMOD_GPIO18_SDETRMOD_TGSEL12_MASK 0x00001000
#define HWIO_GPIO18_SDETRMOD_GPIO18_SDETRMOD_TGSEL13_SHFT 13
#define HWIO_GPIO18_SDETRMOD_GPIO18_SDETRMOD_TGSEL13_MASK 0x00002000
#define HWIO_GPIO18_SDETRMOD_GPIO18_SDETRMOD_TGSEL14_SHFT 14
#define HWIO_GPIO18_SDETRMOD_GPIO18_SDETRMOD_TGSEL14_MASK 0x00004000
#define HWIO_GPIO18_SDETRMOD_GPIO18_SDETRMOD_TGSEL15_SHFT 15
#define HWIO_GPIO18_SDETRMOD_GPIO18_SDETRMOD_TGSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO18_PCSR_ADDR  0xF0011270  
#define HWIO_GPIO18_PCSR_GPIO18_PCSR_SEL0_SHFT 0
#define HWIO_GPIO18_PCSR_GPIO18_PCSR_SEL0_MASK 0x00000001
#define HWIO_GPIO18_PCSR_GPIO18_PCSR_SEL1_SHFT 1
#define HWIO_GPIO18_PCSR_GPIO18_PCSR_SEL1_MASK 0x00000002
#define HWIO_GPIO18_PCSR_GPIO18_PCSR_SEL2_SHFT 2
#define HWIO_GPIO18_PCSR_GPIO18_PCSR_SEL2_MASK 0x00000004
#define HWIO_GPIO18_PCSR_GPIO18_PCSR_SEL3_SHFT 3
#define HWIO_GPIO18_PCSR_GPIO18_PCSR_SEL3_MASK 0x00000008
#define HWIO_GPIO18_PCSR_GPIO18_PCSR_SEL4_SHFT 4
#define HWIO_GPIO18_PCSR_GPIO18_PCSR_SEL4_MASK 0x00000010
#define HWIO_GPIO18_PCSR_GPIO18_PCSR_SEL5_SHFT 5
#define HWIO_GPIO18_PCSR_GPIO18_PCSR_SEL5_MASK 0x00000020
#define HWIO_GPIO18_PCSR_GPIO18_PCSR_SEL6_SHFT 6
#define HWIO_GPIO18_PCSR_GPIO18_PCSR_SEL6_MASK 0x00000040
#define HWIO_GPIO18_PCSR_GPIO18_PCSR_SEL7_SHFT 7
#define HWIO_GPIO18_PCSR_GPIO18_PCSR_SEL7_MASK 0x00000080
#define HWIO_GPIO18_PCSR_GPIO18_PCSR_SEL8_SHFT 8
#define HWIO_GPIO18_PCSR_GPIO18_PCSR_SEL8_MASK 0x00000100
#define HWIO_GPIO18_PCSR_GPIO18_PCSR_SEL9_SHFT 9
#define HWIO_GPIO18_PCSR_GPIO18_PCSR_SEL9_MASK 0x00000200
#define HWIO_GPIO18_PCSR_GPIO18_PCSR_SEL10_SHFT 10
#define HWIO_GPIO18_PCSR_GPIO18_PCSR_SEL10_MASK 0x00000400
#define HWIO_GPIO18_PCSR_GPIO18_PCSR_SEL11_SHFT 11
#define HWIO_GPIO18_PCSR_GPIO18_PCSR_SEL11_MASK 0x00000800
#define HWIO_GPIO18_PCSR_GPIO18_PCSR_SEL12_SHFT 12
#define HWIO_GPIO18_PCSR_GPIO18_PCSR_SEL12_MASK 0x00001000
#define HWIO_GPIO18_PCSR_GPIO18_PCSR_SEL13_SHFT 13
#define HWIO_GPIO18_PCSR_GPIO18_PCSR_SEL13_MASK 0x00002000
#define HWIO_GPIO18_PCSR_GPIO18_PCSR_SEL14_SHFT 14
#define HWIO_GPIO18_PCSR_GPIO18_PCSR_SEL14_MASK 0x00004000
#define HWIO_GPIO18_PCSR_GPIO18_PCSR_SEL15_SHFT 15
#define HWIO_GPIO18_PCSR_GPIO18_PCSR_SEL15_MASK 0x00008000


//--------

#define HWIO_GPIO18_INEN_ADDR  0xF0011274  
#define HWIO_GPIO18_INEN_GPIO18_INEN_EN0_SHFT 0
#define HWIO_GPIO18_INEN_GPIO18_INEN_EN0_MASK 0x00000001
#define HWIO_GPIO18_INEN_GPIO18_INEN_EN1_SHFT 1
#define HWIO_GPIO18_INEN_GPIO18_INEN_EN1_MASK 0x00000002
#define HWIO_GPIO18_INEN_GPIO18_INEN_EN2_SHFT 2
#define HWIO_GPIO18_INEN_GPIO18_INEN_EN2_MASK 0x00000004
#define HWIO_GPIO18_INEN_GPIO18_INEN_EN3_SHFT 3
#define HWIO_GPIO18_INEN_GPIO18_INEN_EN3_MASK 0x00000008
#define HWIO_GPIO18_INEN_GPIO18_INEN_EN4_SHFT 4
#define HWIO_GPIO18_INEN_GPIO18_INEN_EN4_MASK 0x00000010
#define HWIO_GPIO18_INEN_GPIO18_INEN_EN5_SHFT 5
#define HWIO_GPIO18_INEN_GPIO18_INEN_EN5_MASK 0x00000020
#define HWIO_GPIO18_INEN_GPIO18_INEN_EN6_SHFT 6
#define HWIO_GPIO18_INEN_GPIO18_INEN_EN6_MASK 0x00000040
#define HWIO_GPIO18_INEN_GPIO18_INEN_EN7_SHFT 7
#define HWIO_GPIO18_INEN_GPIO18_INEN_EN7_MASK 0x00000080
#define HWIO_GPIO18_INEN_GPIO18_INEN_EN8_SHFT 8
#define HWIO_GPIO18_INEN_GPIO18_INEN_EN8_MASK 0x00000100
#define HWIO_GPIO18_INEN_GPIO18_INEN_EN9_SHFT 9
#define HWIO_GPIO18_INEN_GPIO18_INEN_EN9_MASK 0x00000200
#define HWIO_GPIO18_INEN_GPIO18_INEN_EN10_SHFT 10
#define HWIO_GPIO18_INEN_GPIO18_INEN_EN10_MASK 0x00000400
#define HWIO_GPIO18_INEN_GPIO18_INEN_EN11_SHFT 11
#define HWIO_GPIO18_INEN_GPIO18_INEN_EN11_MASK 0x00000800
#define HWIO_GPIO18_INEN_GPIO18_INEN_EN12_SHFT 12
#define HWIO_GPIO18_INEN_GPIO18_INEN_EN12_MASK 0x00001000
#define HWIO_GPIO18_INEN_GPIO18_INEN_EN13_SHFT 13
#define HWIO_GPIO18_INEN_GPIO18_INEN_EN13_MASK 0x00002000
#define HWIO_GPIO18_INEN_GPIO18_INEN_EN14_SHFT 14
#define HWIO_GPIO18_INEN_GPIO18_INEN_EN14_MASK 0x00004000
#define HWIO_GPIO18_INEN_GPIO18_INEN_EN15_SHFT 15
#define HWIO_GPIO18_INEN_GPIO18_INEN_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO18_PUDRST_ADDR  0xF0011278  
#define HWIO_GPIO18_PUDRST_GPIO18_PUDRST_PDSEL0_SHFT 0
#define HWIO_GPIO18_PUDRST_GPIO18_PUDRST_PDSEL0_MASK 0x00000001
#define HWIO_GPIO18_PUDRST_GPIO18_PUDRST_PDSEL1_SHFT 1
#define HWIO_GPIO18_PUDRST_GPIO18_PUDRST_PDSEL1_MASK 0x00000002
#define HWIO_GPIO18_PUDRST_GPIO18_PUDRST_PDSEL2_SHFT 2
#define HWIO_GPIO18_PUDRST_GPIO18_PUDRST_PDSEL2_MASK 0x00000004
#define HWIO_GPIO18_PUDRST_GPIO18_PUDRST_PDSEL3_SHFT 3
#define HWIO_GPIO18_PUDRST_GPIO18_PUDRST_PDSEL3_MASK 0x00000008
#define HWIO_GPIO18_PUDRST_GPIO18_PUDRST_PDSEL4_SHFT 4
#define HWIO_GPIO18_PUDRST_GPIO18_PUDRST_PDSEL4_MASK 0x00000010
#define HWIO_GPIO18_PUDRST_GPIO18_PUDRST_PDSEL5_SHFT 5
#define HWIO_GPIO18_PUDRST_GPIO18_PUDRST_PDSEL5_MASK 0x00000020
#define HWIO_GPIO18_PUDRST_GPIO18_PUDRST_PDSEL6_SHFT 6
#define HWIO_GPIO18_PUDRST_GPIO18_PUDRST_PDSEL6_MASK 0x00000040
#define HWIO_GPIO18_PUDRST_GPIO18_PUDRST_PDSEL7_SHFT 7
#define HWIO_GPIO18_PUDRST_GPIO18_PUDRST_PDSEL7_MASK 0x00000080
#define HWIO_GPIO18_PUDRST_GPIO18_PUDRST_PDSEL8_SHFT 8
#define HWIO_GPIO18_PUDRST_GPIO18_PUDRST_PDSEL8_MASK 0x00000100
#define HWIO_GPIO18_PUDRST_GPIO18_PUDRST_PDSEL9_SHFT 9
#define HWIO_GPIO18_PUDRST_GPIO18_PUDRST_PDSEL9_MASK 0x00000200
#define HWIO_GPIO18_PUDRST_GPIO18_PUDRST_PDSEL10_SHFT 10
#define HWIO_GPIO18_PUDRST_GPIO18_PUDRST_PDSEL10_MASK 0x00000400
#define HWIO_GPIO18_PUDRST_GPIO18_PUDRST_PDSEL11_SHFT 11
#define HWIO_GPIO18_PUDRST_GPIO18_PUDRST_PDSEL11_MASK 0x00000800
#define HWIO_GPIO18_PUDRST_GPIO18_PUDRST_PDSEL12_SHFT 12
#define HWIO_GPIO18_PUDRST_GPIO18_PUDRST_PDSEL12_MASK 0x00001000
#define HWIO_GPIO18_PUDRST_GPIO18_PUDRST_PDSEL13_SHFT 13
#define HWIO_GPIO18_PUDRST_GPIO18_PUDRST_PDSEL13_MASK 0x00002000
#define HWIO_GPIO18_PUDRST_GPIO18_PUDRST_PDSEL14_SHFT 14
#define HWIO_GPIO18_PUDRST_GPIO18_PUDRST_PDSEL14_MASK 0x00004000
#define HWIO_GPIO18_PUDRST_GPIO18_PUDRST_PDSEL15_SHFT 15
#define HWIO_GPIO18_PUDRST_GPIO18_PUDRST_PDSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO19_INFO_ADDR  0xF0011300  
#define HWIO_GPIO19_INFO_GPIO19_INFO_MODREV_SHFT 0
#define HWIO_GPIO19_INFO_GPIO19_INFO_MODREV_MASK 0x000000ff
#define HWIO_GPIO19_INFO_GPIO19_INFO_MODTYPE_SHFT 8
#define HWIO_GPIO19_INFO_GPIO19_INFO_MODTYPE_MASK 0x0000ff00
#define HWIO_GPIO19_INFO_GPIO19_INFO_MODNUMBER_SHFT 16
#define HWIO_GPIO19_INFO_GPIO19_INFO_MODNUMBER_MASK 0xffff0000


//--------

#define HWIO_GPIO19_ACES0_ADDR  0xF0011304  
#define HWIO_GPIO19_ACES0_GPIO19_ACES0_EN0_SHFT 0
#define HWIO_GPIO19_ACES0_GPIO19_ACES0_EN0_MASK 0x00000001
#define HWIO_GPIO19_ACES0_GPIO19_ACES0_EN1_SHFT 1
#define HWIO_GPIO19_ACES0_GPIO19_ACES0_EN1_MASK 0x00000002
#define HWIO_GPIO19_ACES0_GPIO19_ACES0_EN2_SHFT 2
#define HWIO_GPIO19_ACES0_GPIO19_ACES0_EN2_MASK 0x00000004
#define HWIO_GPIO19_ACES0_GPIO19_ACES0_EN3_SHFT 3
#define HWIO_GPIO19_ACES0_GPIO19_ACES0_EN3_MASK 0x00000008
#define HWIO_GPIO19_ACES0_GPIO19_ACES0_EN4_SHFT 4
#define HWIO_GPIO19_ACES0_GPIO19_ACES0_EN4_MASK 0x00000010
#define HWIO_GPIO19_ACES0_GPIO19_ACES0_EN5_SHFT 5
#define HWIO_GPIO19_ACES0_GPIO19_ACES0_EN5_MASK 0x00000020
#define HWIO_GPIO19_ACES0_GPIO19_ACES0_EN6_SHFT 6
#define HWIO_GPIO19_ACES0_GPIO19_ACES0_EN6_MASK 0x00000040
#define HWIO_GPIO19_ACES0_GPIO19_ACES0_EN7_SHFT 7
#define HWIO_GPIO19_ACES0_GPIO19_ACES0_EN7_MASK 0x00000080
#define HWIO_GPIO19_ACES0_GPIO19_ACES0_EN8_SHFT 8
#define HWIO_GPIO19_ACES0_GPIO19_ACES0_EN8_MASK 0x00000100
#define HWIO_GPIO19_ACES0_GPIO19_ACES0_EN9_SHFT 9
#define HWIO_GPIO19_ACES0_GPIO19_ACES0_EN9_MASK 0x00000200
#define HWIO_GPIO19_ACES0_GPIO19_ACES0_EN10_SHFT 10
#define HWIO_GPIO19_ACES0_GPIO19_ACES0_EN10_MASK 0x00000400
#define HWIO_GPIO19_ACES0_GPIO19_ACES0_EN11_SHFT 11
#define HWIO_GPIO19_ACES0_GPIO19_ACES0_EN11_MASK 0x00000800
#define HWIO_GPIO19_ACES0_GPIO19_ACES0_EN12_SHFT 12
#define HWIO_GPIO19_ACES0_GPIO19_ACES0_EN12_MASK 0x00001000
#define HWIO_GPIO19_ACES0_GPIO19_ACES0_EN13_SHFT 13
#define HWIO_GPIO19_ACES0_GPIO19_ACES0_EN13_MASK 0x00002000
#define HWIO_GPIO19_ACES0_GPIO19_ACES0_EN14_SHFT 14
#define HWIO_GPIO19_ACES0_GPIO19_ACES0_EN14_MASK 0x00004000
#define HWIO_GPIO19_ACES0_GPIO19_ACES0_EN15_SHFT 15
#define HWIO_GPIO19_ACES0_GPIO19_ACES0_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO19_ACES1_ADDR  0xF0011308  


//--------

#define HWIO_GPIO19_PIR_ADDR  0xF001130C  
#define HWIO_GPIO19_PIR_GPIO19_PIR_PXPIR0_SHFT 0
#define HWIO_GPIO19_PIR_GPIO19_PIR_PXPIR0_MASK 0x00000001
#define HWIO_GPIO19_PIR_GPIO19_PIR_PXPIR1_SHFT 1
#define HWIO_GPIO19_PIR_GPIO19_PIR_PXPIR1_MASK 0x00000002
#define HWIO_GPIO19_PIR_GPIO19_PIR_PXPIR2_SHFT 2
#define HWIO_GPIO19_PIR_GPIO19_PIR_PXPIR2_MASK 0x00000004
#define HWIO_GPIO19_PIR_GPIO19_PIR_PXPIR3_SHFT 3
#define HWIO_GPIO19_PIR_GPIO19_PIR_PXPIR3_MASK 0x00000008
#define HWIO_GPIO19_PIR_GPIO19_PIR_PXPIR4_SHFT 4
#define HWIO_GPIO19_PIR_GPIO19_PIR_PXPIR4_MASK 0x00000010
#define HWIO_GPIO19_PIR_GPIO19_PIR_PXPIR5_SHFT 5
#define HWIO_GPIO19_PIR_GPIO19_PIR_PXPIR5_MASK 0x00000020
#define HWIO_GPIO19_PIR_GPIO19_PIR_PXPIR6_SHFT 6
#define HWIO_GPIO19_PIR_GPIO19_PIR_PXPIR6_MASK 0x00000040
#define HWIO_GPIO19_PIR_GPIO19_PIR_PXPIR7_SHFT 7
#define HWIO_GPIO19_PIR_GPIO19_PIR_PXPIR7_MASK 0x00000080
#define HWIO_GPIO19_PIR_GPIO19_PIR_PXPIR8_SHFT 8
#define HWIO_GPIO19_PIR_GPIO19_PIR_PXPIR8_MASK 0x00000100
#define HWIO_GPIO19_PIR_GPIO19_PIR_PXPIR9_SHFT 9
#define HWIO_GPIO19_PIR_GPIO19_PIR_PXPIR9_MASK 0x00000200
#define HWIO_GPIO19_PIR_GPIO19_PIR_PXPIR10_SHFT 10
#define HWIO_GPIO19_PIR_GPIO19_PIR_PXPIR10_MASK 0x00000400
#define HWIO_GPIO19_PIR_GPIO19_PIR_PXPIR11_SHFT 11
#define HWIO_GPIO19_PIR_GPIO19_PIR_PXPIR11_MASK 0x00000800
#define HWIO_GPIO19_PIR_GPIO19_PIR_PXPIR12_SHFT 12
#define HWIO_GPIO19_PIR_GPIO19_PIR_PXPIR12_MASK 0x00001000
#define HWIO_GPIO19_PIR_GPIO19_PIR_PXPIR13_SHFT 13
#define HWIO_GPIO19_PIR_GPIO19_PIR_PXPIR13_MASK 0x00002000
#define HWIO_GPIO19_PIR_GPIO19_PIR_PXPIR14_SHFT 14
#define HWIO_GPIO19_PIR_GPIO19_PIR_PXPIR14_MASK 0x00004000
#define HWIO_GPIO19_PIR_GPIO19_PIR_PXPIR15_SHFT 15
#define HWIO_GPIO19_PIR_GPIO19_PIR_PXPIR15_MASK 0x00008000


//--------

#define HWIO_GPIO19_POR_ADDR  0xF0011310  
#define HWIO_GPIO19_POR_GPIO19_POR_PXPOR0_SHFT 0
#define HWIO_GPIO19_POR_GPIO19_POR_PXPOR0_MASK 0x00000001
#define HWIO_GPIO19_POR_GPIO19_POR_PXPOR1_SHFT 1
#define HWIO_GPIO19_POR_GPIO19_POR_PXPOR1_MASK 0x00000002
#define HWIO_GPIO19_POR_GPIO19_POR_PXPOR2_SHFT 2
#define HWIO_GPIO19_POR_GPIO19_POR_PXPOR2_MASK 0x00000004
#define HWIO_GPIO19_POR_GPIO19_POR_PXPOR3_SHFT 3
#define HWIO_GPIO19_POR_GPIO19_POR_PXPOR3_MASK 0x00000008
#define HWIO_GPIO19_POR_GPIO19_POR_PXPOR4_SHFT 4
#define HWIO_GPIO19_POR_GPIO19_POR_PXPOR4_MASK 0x00000010
#define HWIO_GPIO19_POR_GPIO19_POR_PXPOR5_SHFT 5
#define HWIO_GPIO19_POR_GPIO19_POR_PXPOR5_MASK 0x00000020
#define HWIO_GPIO19_POR_GPIO19_POR_PXPOR6_SHFT 6
#define HWIO_GPIO19_POR_GPIO19_POR_PXPOR6_MASK 0x00000040
#define HWIO_GPIO19_POR_GPIO19_POR_PXPOR7_SHFT 7
#define HWIO_GPIO19_POR_GPIO19_POR_PXPOR7_MASK 0x00000080
#define HWIO_GPIO19_POR_GPIO19_POR_PXPOR8_SHFT 8
#define HWIO_GPIO19_POR_GPIO19_POR_PXPOR8_MASK 0x00000100
#define HWIO_GPIO19_POR_GPIO19_POR_PXPOR9_SHFT 9
#define HWIO_GPIO19_POR_GPIO19_POR_PXPOR9_MASK 0x00000200
#define HWIO_GPIO19_POR_GPIO19_POR_PXPOR10_SHFT 10
#define HWIO_GPIO19_POR_GPIO19_POR_PXPOR10_MASK 0x00000400
#define HWIO_GPIO19_POR_GPIO19_POR_PXPOR11_SHFT 11
#define HWIO_GPIO19_POR_GPIO19_POR_PXPOR11_MASK 0x00000800
#define HWIO_GPIO19_POR_GPIO19_POR_PXPOR12_SHFT 12
#define HWIO_GPIO19_POR_GPIO19_POR_PXPOR12_MASK 0x00001000
#define HWIO_GPIO19_POR_GPIO19_POR_PXPOR13_SHFT 13
#define HWIO_GPIO19_POR_GPIO19_POR_PXPOR13_MASK 0x00002000
#define HWIO_GPIO19_POR_GPIO19_POR_PXPOR14_SHFT 14
#define HWIO_GPIO19_POR_GPIO19_POR_PXPOR14_MASK 0x00004000
#define HWIO_GPIO19_POR_GPIO19_POR_PXPOR15_SHFT 15
#define HWIO_GPIO19_POR_GPIO19_POR_PXPOR15_MASK 0x00008000


//--------

#define HWIO_GPIO19_POSCR_ADDR  0xF0011314  
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PS0_SHFT 0
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PS0_MASK 0x00000001
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PS1_SHFT 1
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PS1_MASK 0x00000002
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PS2_SHFT 2
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PS2_MASK 0x00000004
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PS3_SHFT 3
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PS3_MASK 0x00000008
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PS4_SHFT 4
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PS4_MASK 0x00000010
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PS5_SHFT 5
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PS5_MASK 0x00000020
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PS6_SHFT 6
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PS6_MASK 0x00000040
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PS7_SHFT 7
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PS7_MASK 0x00000080
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PS8_SHFT 8
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PS8_MASK 0x00000100
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PS9_SHFT 9
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PS9_MASK 0x00000200
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PS10_SHFT 10
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PS10_MASK 0x00000400
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PS11_SHFT 11
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PS11_MASK 0x00000800
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PS12_SHFT 12
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PS12_MASK 0x00001000
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PS13_SHFT 13
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PS13_MASK 0x00002000
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PS14_SHFT 14
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PS14_MASK 0x00004000
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PS15_SHFT 15
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PS15_MASK 0x00008000
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PC0_SHFT 16
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PC0_MASK 0x00010000
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PC1_SHFT 17
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PC1_MASK 0x00020000
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PC2_SHFT 18
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PC2_MASK 0x00040000
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PC3_SHFT 19
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PC3_MASK 0x00080000
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PC4_SHFT 20
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PC4_MASK 0x00100000
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PC5_SHFT 21
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PC5_MASK 0x00200000
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PC6_SHFT 22
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PC6_MASK 0x00400000
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PC7_SHFT 23
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PC7_MASK 0x00800000
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PC8_SHFT 24
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PC8_MASK 0x01000000
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PC9_SHFT 25
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PC9_MASK 0x02000000
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PC10_SHFT 26
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PC10_MASK 0x04000000
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PC11_SHFT 27
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PC11_MASK 0x08000000
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PC12_SHFT 28
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PC12_MASK 0x10000000
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PC13_SHFT 29
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PC13_MASK 0x20000000
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PC14_SHFT 30
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PC14_MASK 0x40000000
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PC15_SHFT 31
#define HWIO_GPIO19_POSCR_GPIO19_POSCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO19_POSR_ADDR  0xF0011318  
#define HWIO_GPIO19_POSR_GPIO19_POSR_PS0_SHFT 0
#define HWIO_GPIO19_POSR_GPIO19_POSR_PS0_MASK 0x00000001
#define HWIO_GPIO19_POSR_GPIO19_POSR_PS1_SHFT 1
#define HWIO_GPIO19_POSR_GPIO19_POSR_PS1_MASK 0x00000002
#define HWIO_GPIO19_POSR_GPIO19_POSR_PS2_SHFT 2
#define HWIO_GPIO19_POSR_GPIO19_POSR_PS2_MASK 0x00000004
#define HWIO_GPIO19_POSR_GPIO19_POSR_PS3_SHFT 3
#define HWIO_GPIO19_POSR_GPIO19_POSR_PS3_MASK 0x00000008
#define HWIO_GPIO19_POSR_GPIO19_POSR_PS4_SHFT 4
#define HWIO_GPIO19_POSR_GPIO19_POSR_PS4_MASK 0x00000010
#define HWIO_GPIO19_POSR_GPIO19_POSR_PS5_SHFT 5
#define HWIO_GPIO19_POSR_GPIO19_POSR_PS5_MASK 0x00000020
#define HWIO_GPIO19_POSR_GPIO19_POSR_PS6_SHFT 6
#define HWIO_GPIO19_POSR_GPIO19_POSR_PS6_MASK 0x00000040
#define HWIO_GPIO19_POSR_GPIO19_POSR_PS7_SHFT 7
#define HWIO_GPIO19_POSR_GPIO19_POSR_PS7_MASK 0x00000080
#define HWIO_GPIO19_POSR_GPIO19_POSR_PS8_SHFT 8
#define HWIO_GPIO19_POSR_GPIO19_POSR_PS8_MASK 0x00000100
#define HWIO_GPIO19_POSR_GPIO19_POSR_PS9_SHFT 9
#define HWIO_GPIO19_POSR_GPIO19_POSR_PS9_MASK 0x00000200
#define HWIO_GPIO19_POSR_GPIO19_POSR_PS10_SHFT 10
#define HWIO_GPIO19_POSR_GPIO19_POSR_PS10_MASK 0x00000400
#define HWIO_GPIO19_POSR_GPIO19_POSR_PS11_SHFT 11
#define HWIO_GPIO19_POSR_GPIO19_POSR_PS11_MASK 0x00000800
#define HWIO_GPIO19_POSR_GPIO19_POSR_PS12_SHFT 12
#define HWIO_GPIO19_POSR_GPIO19_POSR_PS12_MASK 0x00001000
#define HWIO_GPIO19_POSR_GPIO19_POSR_PS13_SHFT 13
#define HWIO_GPIO19_POSR_GPIO19_POSR_PS13_MASK 0x00002000
#define HWIO_GPIO19_POSR_GPIO19_POSR_PS14_SHFT 14
#define HWIO_GPIO19_POSR_GPIO19_POSR_PS14_MASK 0x00004000
#define HWIO_GPIO19_POSR_GPIO19_POSR_PS15_SHFT 15
#define HWIO_GPIO19_POSR_GPIO19_POSR_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO19_POSR0_ADDR  0xF001131C  
#define HWIO_GPIO19_POSR0_GPIO19_POSR0_PS0_SHFT 0
#define HWIO_GPIO19_POSR0_GPIO19_POSR0_PS0_MASK 0x00000001
#define HWIO_GPIO19_POSR0_GPIO19_POSR0_PS1_SHFT 1
#define HWIO_GPIO19_POSR0_GPIO19_POSR0_PS1_MASK 0x00000002
#define HWIO_GPIO19_POSR0_GPIO19_POSR0_PS2_SHFT 2
#define HWIO_GPIO19_POSR0_GPIO19_POSR0_PS2_MASK 0x00000004
#define HWIO_GPIO19_POSR0_GPIO19_POSR0_PS3_SHFT 3
#define HWIO_GPIO19_POSR0_GPIO19_POSR0_PS3_MASK 0x00000008


//--------

#define HWIO_GPIO19_POSR4_ADDR  0xF0011320  
#define HWIO_GPIO19_POSR4_GPIO19_POSR4_PS4_SHFT 4
#define HWIO_GPIO19_POSR4_GPIO19_POSR4_PS4_MASK 0x00000010
#define HWIO_GPIO19_POSR4_GPIO19_POSR4_PS5_SHFT 5
#define HWIO_GPIO19_POSR4_GPIO19_POSR4_PS5_MASK 0x00000020
#define HWIO_GPIO19_POSR4_GPIO19_POSR4_PS6_SHFT 6
#define HWIO_GPIO19_POSR4_GPIO19_POSR4_PS6_MASK 0x00000040
#define HWIO_GPIO19_POSR4_GPIO19_POSR4_PS7_SHFT 7
#define HWIO_GPIO19_POSR4_GPIO19_POSR4_PS7_MASK 0x00000080


//--------

#define HWIO_GPIO19_POSR8_ADDR  0xF0011324  
#define HWIO_GPIO19_POSR8_GPIO19_POSR8_PS8_SHFT 8
#define HWIO_GPIO19_POSR8_GPIO19_POSR8_PS8_MASK 0x00000100
#define HWIO_GPIO19_POSR8_GPIO19_POSR8_PS9_SHFT 9
#define HWIO_GPIO19_POSR8_GPIO19_POSR8_PS9_MASK 0x00000200
#define HWIO_GPIO19_POSR8_GPIO19_POSR8_PS10_SHFT 10
#define HWIO_GPIO19_POSR8_GPIO19_POSR8_PS10_MASK 0x00000400
#define HWIO_GPIO19_POSR8_GPIO19_POSR8_PS11_SHFT 11
#define HWIO_GPIO19_POSR8_GPIO19_POSR8_PS11_MASK 0x00000800


//--------

#define HWIO_GPIO19_POSR12_ADDR  0xF0011328  
#define HWIO_GPIO19_POSR12_GPIO19_POSR12_PS12_SHFT 12
#define HWIO_GPIO19_POSR12_GPIO19_POSR12_PS12_MASK 0x00001000
#define HWIO_GPIO19_POSR12_GPIO19_POSR12_PS13_SHFT 13
#define HWIO_GPIO19_POSR12_GPIO19_POSR12_PS13_MASK 0x00002000
#define HWIO_GPIO19_POSR12_GPIO19_POSR12_PS14_SHFT 14
#define HWIO_GPIO19_POSR12_GPIO19_POSR12_PS14_MASK 0x00004000
#define HWIO_GPIO19_POSR12_GPIO19_POSR12_PS15_SHFT 15
#define HWIO_GPIO19_POSR12_GPIO19_POSR12_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO19_POCR_ADDR  0xF001132C  
#define HWIO_GPIO19_POCR_GPIO19_POCR_PC0_SHFT 16
#define HWIO_GPIO19_POCR_GPIO19_POCR_PC0_MASK 0x00010000
#define HWIO_GPIO19_POCR_GPIO19_POCR_PC1_SHFT 17
#define HWIO_GPIO19_POCR_GPIO19_POCR_PC1_MASK 0x00020000
#define HWIO_GPIO19_POCR_GPIO19_POCR_PC2_SHFT 18
#define HWIO_GPIO19_POCR_GPIO19_POCR_PC2_MASK 0x00040000
#define HWIO_GPIO19_POCR_GPIO19_POCR_PC3_SHFT 19
#define HWIO_GPIO19_POCR_GPIO19_POCR_PC3_MASK 0x00080000
#define HWIO_GPIO19_POCR_GPIO19_POCR_PC4_SHFT 20
#define HWIO_GPIO19_POCR_GPIO19_POCR_PC4_MASK 0x00100000
#define HWIO_GPIO19_POCR_GPIO19_POCR_PC5_SHFT 21
#define HWIO_GPIO19_POCR_GPIO19_POCR_PC5_MASK 0x00200000
#define HWIO_GPIO19_POCR_GPIO19_POCR_PC6_SHFT 22
#define HWIO_GPIO19_POCR_GPIO19_POCR_PC6_MASK 0x00400000
#define HWIO_GPIO19_POCR_GPIO19_POCR_PC7_SHFT 23
#define HWIO_GPIO19_POCR_GPIO19_POCR_PC7_MASK 0x00800000
#define HWIO_GPIO19_POCR_GPIO19_POCR_PC8_SHFT 24
#define HWIO_GPIO19_POCR_GPIO19_POCR_PC8_MASK 0x01000000
#define HWIO_GPIO19_POCR_GPIO19_POCR_PC9_SHFT 25
#define HWIO_GPIO19_POCR_GPIO19_POCR_PC9_MASK 0x02000000
#define HWIO_GPIO19_POCR_GPIO19_POCR_PC10_SHFT 26
#define HWIO_GPIO19_POCR_GPIO19_POCR_PC10_MASK 0x04000000
#define HWIO_GPIO19_POCR_GPIO19_POCR_PC11_SHFT 27
#define HWIO_GPIO19_POCR_GPIO19_POCR_PC11_MASK 0x08000000
#define HWIO_GPIO19_POCR_GPIO19_POCR_PC12_SHFT 28
#define HWIO_GPIO19_POCR_GPIO19_POCR_PC12_MASK 0x10000000
#define HWIO_GPIO19_POCR_GPIO19_POCR_PC13_SHFT 29
#define HWIO_GPIO19_POCR_GPIO19_POCR_PC13_MASK 0x20000000
#define HWIO_GPIO19_POCR_GPIO19_POCR_PC14_SHFT 30
#define HWIO_GPIO19_POCR_GPIO19_POCR_PC14_MASK 0x40000000
#define HWIO_GPIO19_POCR_GPIO19_POCR_PC15_SHFT 31
#define HWIO_GPIO19_POCR_GPIO19_POCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO19_POCR0_ADDR  0xF0011330  
#define HWIO_GPIO19_POCR0_GPIO19_POCR0_PC0_SHFT 16
#define HWIO_GPIO19_POCR0_GPIO19_POCR0_PC0_MASK 0x00010000
#define HWIO_GPIO19_POCR0_GPIO19_POCR0_PC1_SHFT 17
#define HWIO_GPIO19_POCR0_GPIO19_POCR0_PC1_MASK 0x00020000
#define HWIO_GPIO19_POCR0_GPIO19_POCR0_PC2_SHFT 18
#define HWIO_GPIO19_POCR0_GPIO19_POCR0_PC2_MASK 0x00040000
#define HWIO_GPIO19_POCR0_GPIO19_POCR0_PC3_SHFT 19
#define HWIO_GPIO19_POCR0_GPIO19_POCR0_PC3_MASK 0x00080000


//--------

#define HWIO_GPIO19_POCR4_ADDR  0xF0011334  
#define HWIO_GPIO19_POCR4_GPIO19_POCR4_PC4_SHFT 20
#define HWIO_GPIO19_POCR4_GPIO19_POCR4_PC4_MASK 0x00100000
#define HWIO_GPIO19_POCR4_GPIO19_POCR4_PC5_SHFT 21
#define HWIO_GPIO19_POCR4_GPIO19_POCR4_PC5_MASK 0x00200000
#define HWIO_GPIO19_POCR4_GPIO19_POCR4_PC6_SHFT 22
#define HWIO_GPIO19_POCR4_GPIO19_POCR4_PC6_MASK 0x00400000
#define HWIO_GPIO19_POCR4_GPIO19_POCR4_PC7_SHFT 23
#define HWIO_GPIO19_POCR4_GPIO19_POCR4_PC7_MASK 0x00800000


//--------

#define HWIO_GPIO19_POCR8_ADDR  0xF0011338  
#define HWIO_GPIO19_POCR8_GPIO19_POCR8_PC8_SHFT 24
#define HWIO_GPIO19_POCR8_GPIO19_POCR8_PC8_MASK 0x01000000
#define HWIO_GPIO19_POCR8_GPIO19_POCR8_PC9_SHFT 25
#define HWIO_GPIO19_POCR8_GPIO19_POCR8_PC9_MASK 0x02000000
#define HWIO_GPIO19_POCR8_GPIO19_POCR8_PC10_SHFT 26
#define HWIO_GPIO19_POCR8_GPIO19_POCR8_PC10_MASK 0x04000000
#define HWIO_GPIO19_POCR8_GPIO19_POCR8_PC11_SHFT 27
#define HWIO_GPIO19_POCR8_GPIO19_POCR8_PC11_MASK 0x08000000


//--------

#define HWIO_GPIO19_POCR12_ADDR  0xF001133C  
#define HWIO_GPIO19_POCR12_GPIO19_POCR12_PC12_SHFT 28
#define HWIO_GPIO19_POCR12_GPIO19_POCR12_PC12_MASK 0x10000000
#define HWIO_GPIO19_POCR12_GPIO19_POCR12_PC13_SHFT 29
#define HWIO_GPIO19_POCR12_GPIO19_POCR12_PC13_MASK 0x20000000
#define HWIO_GPIO19_POCR12_GPIO19_POCR12_PC14_SHFT 30
#define HWIO_GPIO19_POCR12_GPIO19_POCR12_PC14_MASK 0x40000000
#define HWIO_GPIO19_POCR12_GPIO19_POCR12_PC15_SHFT 31
#define HWIO_GPIO19_POCR12_GPIO19_POCR12_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO19_PUDEN_ADDR  0xF0011340  
#define HWIO_GPIO19_PUDEN_GPIO19_PUDEN_PXPUDEN0_SHFT 0
#define HWIO_GPIO19_PUDEN_GPIO19_PUDEN_PXPUDEN0_MASK 0x00000003
#define HWIO_GPIO19_PUDEN_GPIO19_PUDEN_PXPUDEN1_SHFT 2
#define HWIO_GPIO19_PUDEN_GPIO19_PUDEN_PXPUDEN1_MASK 0x0000000c
#define HWIO_GPIO19_PUDEN_GPIO19_PUDEN_PXPUDEN2_SHFT 4
#define HWIO_GPIO19_PUDEN_GPIO19_PUDEN_PXPUDEN2_MASK 0x00000030
#define HWIO_GPIO19_PUDEN_GPIO19_PUDEN_PXPUDEN3_SHFT 6
#define HWIO_GPIO19_PUDEN_GPIO19_PUDEN_PXPUDEN3_MASK 0x000000c0
#define HWIO_GPIO19_PUDEN_GPIO19_PUDEN_PXPUDEN4_SHFT 8
#define HWIO_GPIO19_PUDEN_GPIO19_PUDEN_PXPUDEN4_MASK 0x00000300
#define HWIO_GPIO19_PUDEN_GPIO19_PUDEN_PXPUDEN5_SHFT 10
#define HWIO_GPIO19_PUDEN_GPIO19_PUDEN_PXPUDEN5_MASK 0x00000c00
#define HWIO_GPIO19_PUDEN_GPIO19_PUDEN_PXPUDEN6_SHFT 12
#define HWIO_GPIO19_PUDEN_GPIO19_PUDEN_PXPUDEN6_MASK 0x00003000
#define HWIO_GPIO19_PUDEN_GPIO19_PUDEN_PXPUDEN7_SHFT 14
#define HWIO_GPIO19_PUDEN_GPIO19_PUDEN_PXPUDEN7_MASK 0x0000c000
#define HWIO_GPIO19_PUDEN_GPIO19_PUDEN_PXPUDEN8_SHFT 16
#define HWIO_GPIO19_PUDEN_GPIO19_PUDEN_PXPUDEN8_MASK 0x00030000
#define HWIO_GPIO19_PUDEN_GPIO19_PUDEN_PXPUDEN9_SHFT 18
#define HWIO_GPIO19_PUDEN_GPIO19_PUDEN_PXPUDEN9_MASK 0x000c0000
#define HWIO_GPIO19_PUDEN_GPIO19_PUDEN_PXPUDEN10_SHFT 20
#define HWIO_GPIO19_PUDEN_GPIO19_PUDEN_PXPUDEN10_MASK 0x00300000
#define HWIO_GPIO19_PUDEN_GPIO19_PUDEN_PXPUDEN11_SHFT 22
#define HWIO_GPIO19_PUDEN_GPIO19_PUDEN_PXPUDEN11_MASK 0x00c00000
#define HWIO_GPIO19_PUDEN_GPIO19_PUDEN_PXPUDEN12_SHFT 24
#define HWIO_GPIO19_PUDEN_GPIO19_PUDEN_PXPUDEN12_MASK 0x03000000
#define HWIO_GPIO19_PUDEN_GPIO19_PUDEN_PXPUDEN13_SHFT 26
#define HWIO_GPIO19_PUDEN_GPIO19_PUDEN_PXPUDEN13_MASK 0x0c000000
#define HWIO_GPIO19_PUDEN_GPIO19_PUDEN_PXPUDEN14_SHFT 28
#define HWIO_GPIO19_PUDEN_GPIO19_PUDEN_PXPUDEN14_MASK 0x30000000
#define HWIO_GPIO19_PUDEN_GPIO19_PUDEN_PXPUDEN15_SHFT 30
#define HWIO_GPIO19_PUDEN_GPIO19_PUDEN_PXPUDEN15_MASK 0xc0000000


//--------

#define HWIO_GPIO19_PODR_ADDR  0xF0011344  
#define HWIO_GPIO19_PODR_GPIO19_PODR_PXPODR0_SHFT 0
#define HWIO_GPIO19_PODR_GPIO19_PODR_PXPODR0_MASK 0x00000003
#define HWIO_GPIO19_PODR_GPIO19_PODR_PXPODR1_SHFT 2
#define HWIO_GPIO19_PODR_GPIO19_PODR_PXPODR1_MASK 0x0000000c
#define HWIO_GPIO19_PODR_GPIO19_PODR_PXPODR2_SHFT 4
#define HWIO_GPIO19_PODR_GPIO19_PODR_PXPODR2_MASK 0x00000030
#define HWIO_GPIO19_PODR_GPIO19_PODR_PXPODR3_SHFT 6
#define HWIO_GPIO19_PODR_GPIO19_PODR_PXPODR3_MASK 0x000000c0
#define HWIO_GPIO19_PODR_GPIO19_PODR_PXPODR4_SHFT 8
#define HWIO_GPIO19_PODR_GPIO19_PODR_PXPODR4_MASK 0x00000300
#define HWIO_GPIO19_PODR_GPIO19_PODR_PXPODR5_SHFT 10
#define HWIO_GPIO19_PODR_GPIO19_PODR_PXPODR5_MASK 0x00000c00
#define HWIO_GPIO19_PODR_GPIO19_PODR_PXPODR6_SHFT 12
#define HWIO_GPIO19_PODR_GPIO19_PODR_PXPODR6_MASK 0x00003000
#define HWIO_GPIO19_PODR_GPIO19_PODR_PXPODR7_SHFT 14
#define HWIO_GPIO19_PODR_GPIO19_PODR_PXPODR7_MASK 0x0000c000
#define HWIO_GPIO19_PODR_GPIO19_PODR_PXPODR8_SHFT 16
#define HWIO_GPIO19_PODR_GPIO19_PODR_PXPODR8_MASK 0x00030000
#define HWIO_GPIO19_PODR_GPIO19_PODR_PXPODR9_SHFT 18
#define HWIO_GPIO19_PODR_GPIO19_PODR_PXPODR9_MASK 0x000c0000
#define HWIO_GPIO19_PODR_GPIO19_PODR_PXPODR10_SHFT 20
#define HWIO_GPIO19_PODR_GPIO19_PODR_PXPODR10_MASK 0x00300000
#define HWIO_GPIO19_PODR_GPIO19_PODR_PXPODR11_SHFT 22
#define HWIO_GPIO19_PODR_GPIO19_PODR_PXPODR11_MASK 0x00c00000
#define HWIO_GPIO19_PODR_GPIO19_PODR_PXPODR12_SHFT 24
#define HWIO_GPIO19_PODR_GPIO19_PODR_PXPODR12_MASK 0x03000000
#define HWIO_GPIO19_PODR_GPIO19_PODR_PXPODR13_SHFT 26
#define HWIO_GPIO19_PODR_GPIO19_PODR_PXPODR13_MASK 0x0c000000
#define HWIO_GPIO19_PODR_GPIO19_PODR_PXPODR14_SHFT 28
#define HWIO_GPIO19_PODR_GPIO19_PODR_PXPODR14_MASK 0x30000000
#define HWIO_GPIO19_PODR_GPIO19_PODR_PXPODR15_SHFT 30
#define HWIO_GPIO19_PODR_GPIO19_PODR_PXPODR15_MASK 0xc0000000


//--------

#define HWIO_GPIO19_PMOD_ADDR  0xF0011348  
#define HWIO_GPIO19_PMOD_GPIO19_PMOD_PXMOD0_SHFT 0
#define HWIO_GPIO19_PMOD_GPIO19_PMOD_PXMOD0_MASK 0x00000003
#define HWIO_GPIO19_PMOD_GPIO19_PMOD_PXMOD1_SHFT 2
#define HWIO_GPIO19_PMOD_GPIO19_PMOD_PXMOD1_MASK 0x0000000c
#define HWIO_GPIO19_PMOD_GPIO19_PMOD_PXMOD2_SHFT 4
#define HWIO_GPIO19_PMOD_GPIO19_PMOD_PXMOD2_MASK 0x00000030
#define HWIO_GPIO19_PMOD_GPIO19_PMOD_PXMOD3_SHFT 6
#define HWIO_GPIO19_PMOD_GPIO19_PMOD_PXMOD3_MASK 0x000000c0
#define HWIO_GPIO19_PMOD_GPIO19_PMOD_PXMOD4_SHFT 8
#define HWIO_GPIO19_PMOD_GPIO19_PMOD_PXMOD4_MASK 0x00000300
#define HWIO_GPIO19_PMOD_GPIO19_PMOD_PXMOD5_SHFT 10
#define HWIO_GPIO19_PMOD_GPIO19_PMOD_PXMOD5_MASK 0x00000c00
#define HWIO_GPIO19_PMOD_GPIO19_PMOD_PXMOD6_SHFT 12
#define HWIO_GPIO19_PMOD_GPIO19_PMOD_PXMOD6_MASK 0x00003000
#define HWIO_GPIO19_PMOD_GPIO19_PMOD_PXMOD7_SHFT 14
#define HWIO_GPIO19_PMOD_GPIO19_PMOD_PXMOD7_MASK 0x0000c000
#define HWIO_GPIO19_PMOD_GPIO19_PMOD_PXMOD8_SHFT 16
#define HWIO_GPIO19_PMOD_GPIO19_PMOD_PXMOD8_MASK 0x00030000
#define HWIO_GPIO19_PMOD_GPIO19_PMOD_PXMOD9_SHFT 18
#define HWIO_GPIO19_PMOD_GPIO19_PMOD_PXMOD9_MASK 0x000c0000
#define HWIO_GPIO19_PMOD_GPIO19_PMOD_PXMOD10_SHFT 20
#define HWIO_GPIO19_PMOD_GPIO19_PMOD_PXMOD10_MASK 0x00300000
#define HWIO_GPIO19_PMOD_GPIO19_PMOD_PXMOD11_SHFT 22
#define HWIO_GPIO19_PMOD_GPIO19_PMOD_PXMOD11_MASK 0x00c00000
#define HWIO_GPIO19_PMOD_GPIO19_PMOD_PXMOD12_SHFT 24
#define HWIO_GPIO19_PMOD_GPIO19_PMOD_PXMOD12_MASK 0x03000000
#define HWIO_GPIO19_PMOD_GPIO19_PMOD_PXMOD13_SHFT 26
#define HWIO_GPIO19_PMOD_GPIO19_PMOD_PXMOD13_MASK 0x0c000000
#define HWIO_GPIO19_PMOD_GPIO19_PMOD_PXMOD14_SHFT 28
#define HWIO_GPIO19_PMOD_GPIO19_PMOD_PXMOD14_MASK 0x30000000
#define HWIO_GPIO19_PMOD_GPIO19_PMOD_PXMOD15_SHFT 30
#define HWIO_GPIO19_PMOD_GPIO19_PMOD_PXMOD15_MASK 0xc0000000


//--------

#define HWIO_GPIO19_PEROUT0_ADDR  0xF001134C  
#define HWIO_GPIO19_PEROUT0_GPIO19_PEROUT0_OUTSEL0_SHFT 0
#define HWIO_GPIO19_PEROUT0_GPIO19_PEROUT0_OUTSEL0_MASK 0x0000000f
#define HWIO_GPIO19_PEROUT0_GPIO19_PEROUT0_OUTSEL1_SHFT 4
#define HWIO_GPIO19_PEROUT0_GPIO19_PEROUT0_OUTSEL1_MASK 0x000000f0
#define HWIO_GPIO19_PEROUT0_GPIO19_PEROUT0_OUTSEL2_SHFT 8
#define HWIO_GPIO19_PEROUT0_GPIO19_PEROUT0_OUTSEL2_MASK 0x00000f00
#define HWIO_GPIO19_PEROUT0_GPIO19_PEROUT0_OUTSEL3_SHFT 12
#define HWIO_GPIO19_PEROUT0_GPIO19_PEROUT0_OUTSEL3_MASK 0x0000f000
#define HWIO_GPIO19_PEROUT0_GPIO19_PEROUT0_OUTSEL4_SHFT 16
#define HWIO_GPIO19_PEROUT0_GPIO19_PEROUT0_OUTSEL4_MASK 0x000f0000
#define HWIO_GPIO19_PEROUT0_GPIO19_PEROUT0_OUTSEL5_SHFT 20
#define HWIO_GPIO19_PEROUT0_GPIO19_PEROUT0_OUTSEL5_MASK 0x00f00000
#define HWIO_GPIO19_PEROUT0_GPIO19_PEROUT0_OUTSEL6_SHFT 24
#define HWIO_GPIO19_PEROUT0_GPIO19_PEROUT0_OUTSEL6_MASK 0x0f000000
#define HWIO_GPIO19_PEROUT0_GPIO19_PEROUT0_OUTSEL7_SHFT 28
#define HWIO_GPIO19_PEROUT0_GPIO19_PEROUT0_OUTSEL7_MASK 0xf0000000


//--------

#define HWIO_GPIO19_PEROUT1_ADDR  0xF0011350  
#define HWIO_GPIO19_PEROUT1_GPIO19_PEROUT1_OUTSEL8_SHFT 0
#define HWIO_GPIO19_PEROUT1_GPIO19_PEROUT1_OUTSEL8_MASK 0x0000000f
#define HWIO_GPIO19_PEROUT1_GPIO19_PEROUT1_OUTSEL9_SHFT 4
#define HWIO_GPIO19_PEROUT1_GPIO19_PEROUT1_OUTSEL9_MASK 0x000000f0
#define HWIO_GPIO19_PEROUT1_GPIO19_PEROUT1_OUTSEL10_SHFT 8
#define HWIO_GPIO19_PEROUT1_GPIO19_PEROUT1_OUTSEL10_MASK 0x00000f00
#define HWIO_GPIO19_PEROUT1_GPIO19_PEROUT1_OUTSEL11_SHFT 12
#define HWIO_GPIO19_PEROUT1_GPIO19_PEROUT1_OUTSEL11_MASK 0x0000f000
#define HWIO_GPIO19_PEROUT1_GPIO19_PEROUT1_OUTSEL12_SHFT 16
#define HWIO_GPIO19_PEROUT1_GPIO19_PEROUT1_OUTSEL12_MASK 0x000f0000
#define HWIO_GPIO19_PEROUT1_GPIO19_PEROUT1_OUTSEL13_SHFT 20
#define HWIO_GPIO19_PEROUT1_GPIO19_PEROUT1_OUTSEL13_MASK 0x00f00000
#define HWIO_GPIO19_PEROUT1_GPIO19_PEROUT1_OUTSEL14_SHFT 24
#define HWIO_GPIO19_PEROUT1_GPIO19_PEROUT1_OUTSEL14_MASK 0x0f000000
#define HWIO_GPIO19_PEROUT1_GPIO19_PEROUT1_OUTSEL15_SHFT 28
#define HWIO_GPIO19_PEROUT1_GPIO19_PEROUT1_OUTSEL15_MASK 0xf0000000


//--------

#define HWIO_GPIO19_PDR0_ADDR  0xF0011354  
#define HWIO_GPIO19_PDR0_GPIO19_PDR0_PXPD0_SHFT 0
#define HWIO_GPIO19_PDR0_GPIO19_PDR0_PXPD0_MASK 0x00000003
#define HWIO_GPIO19_PDR0_GPIO19_PDR0_PXPD1_SHFT 4
#define HWIO_GPIO19_PDR0_GPIO19_PDR0_PXPD1_MASK 0x00000030
#define HWIO_GPIO19_PDR0_GPIO19_PDR0_PXPD2_SHFT 8
#define HWIO_GPIO19_PDR0_GPIO19_PDR0_PXPD2_MASK 0x00000300
#define HWIO_GPIO19_PDR0_GPIO19_PDR0_PXPD3_SHFT 12
#define HWIO_GPIO19_PDR0_GPIO19_PDR0_PXPD3_MASK 0x00003000
#define HWIO_GPIO19_PDR0_GPIO19_PDR0_PXPD4_SHFT 16
#define HWIO_GPIO19_PDR0_GPIO19_PDR0_PXPD4_MASK 0x00030000
#define HWIO_GPIO19_PDR0_GPIO19_PDR0_PXPD5_SHFT 20
#define HWIO_GPIO19_PDR0_GPIO19_PDR0_PXPD5_MASK 0x00300000
#define HWIO_GPIO19_PDR0_GPIO19_PDR0_PXPD6_SHFT 24
#define HWIO_GPIO19_PDR0_GPIO19_PDR0_PXPD6_MASK 0x03000000
#define HWIO_GPIO19_PDR0_GPIO19_PDR0_PXPD7_SHFT 28
#define HWIO_GPIO19_PDR0_GPIO19_PDR0_PXPD7_MASK 0x30000000


//--------

#define HWIO_GPIO19_PDR1_ADDR  0xF0011358  
#define HWIO_GPIO19_PDR1_GPIO19_PDR1_PXPD8_SHFT 0
#define HWIO_GPIO19_PDR1_GPIO19_PDR1_PXPD8_MASK 0x00000003
#define HWIO_GPIO19_PDR1_GPIO19_PDR1_PXPD9_SHFT 4
#define HWIO_GPIO19_PDR1_GPIO19_PDR1_PXPD9_MASK 0x00000030
#define HWIO_GPIO19_PDR1_GPIO19_PDR1_PXPD10_SHFT 8
#define HWIO_GPIO19_PDR1_GPIO19_PDR1_PXPD10_MASK 0x00000300
#define HWIO_GPIO19_PDR1_GPIO19_PDR1_PXPD11_SHFT 12
#define HWIO_GPIO19_PDR1_GPIO19_PDR1_PXPD11_MASK 0x00003000
#define HWIO_GPIO19_PDR1_GPIO19_PDR1_PXPD12_SHFT 16
#define HWIO_GPIO19_PDR1_GPIO19_PDR1_PXPD12_MASK 0x00030000
#define HWIO_GPIO19_PDR1_GPIO19_PDR1_PXPD13_SHFT 20
#define HWIO_GPIO19_PDR1_GPIO19_PDR1_PXPD13_MASK 0x00300000
#define HWIO_GPIO19_PDR1_GPIO19_PDR1_PXPD14_SHFT 24
#define HWIO_GPIO19_PDR1_GPIO19_PDR1_PXPD14_MASK 0x03000000
#define HWIO_GPIO19_PDR1_GPIO19_PDR1_PXPD15_SHFT 28
#define HWIO_GPIO19_PDR1_GPIO19_PDR1_PXPD15_MASK 0x30000000


//--------

#define HWIO_GPIO19_SDE_ADDR  0xF001135C  
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEN0_SHFT 0
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEN0_MASK 0x00000001
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEN1_SHFT 1
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEN1_MASK 0x00000002
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEN2_SHFT 2
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEN2_MASK 0x00000004
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEN3_SHFT 3
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEN3_MASK 0x00000008
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEN4_SHFT 4
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEN4_MASK 0x00000010
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEN5_SHFT 5
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEN5_MASK 0x00000020
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEN6_SHFT 6
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEN6_MASK 0x00000040
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEN7_SHFT 7
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEN7_MASK 0x00000080
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEN8_SHFT 8
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEN8_MASK 0x00000100
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEN9_SHFT 9
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEN9_MASK 0x00000200
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEN10_SHFT 10
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEN10_MASK 0x00000400
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEN11_SHFT 11
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEN11_MASK 0x00000800
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEN12_SHFT 12
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEN12_MASK 0x00001000
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEN13_SHFT 13
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEN13_MASK 0x00002000
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEN14_SHFT 14
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEN14_MASK 0x00004000
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEN15_SHFT 15
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEN15_MASK 0x00008000
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEF0_SHFT 16
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEF0_MASK 0x00010000
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEF1_SHFT 17
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEF1_MASK 0x00020000
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEF2_SHFT 18
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEF2_MASK 0x00040000
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEF3_SHFT 19
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEF3_MASK 0x00080000
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEF4_SHFT 20
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEF4_MASK 0x00100000
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEF5_SHFT 21
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEF5_MASK 0x00200000
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEF6_SHFT 22
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEF6_MASK 0x00400000
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEF7_SHFT 23
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEF7_MASK 0x00800000
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEF8_SHFT 24
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEF8_MASK 0x01000000
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEF9_SHFT 25
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEF9_MASK 0x02000000
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEF10_SHFT 26
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEF10_MASK 0x04000000
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEF11_SHFT 27
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEF11_MASK 0x08000000
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEF12_SHFT 28
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEF12_MASK 0x10000000
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEF13_SHFT 29
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEF13_MASK 0x20000000
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEF14_SHFT 30
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEF14_MASK 0x40000000
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEF15_SHFT 31
#define HWIO_GPIO19_SDE_GPIO19_SDE_SDEF15_MASK 0x80000000


//--------

#define HWIO_GPIO19_SDCTL_ADDR  0xF0011360  
#define HWIO_GPIO19_SDCTL_GPIO19_SDCTL_SWTRIG_SHFT 0
#define HWIO_GPIO19_SDCTL_GPIO19_SDCTL_SWTRIG_MASK 0x00000001
#define HWIO_GPIO19_SDCTL_GPIO19_SDCTL_LINKEN_SHFT 1
#define HWIO_GPIO19_SDCTL_GPIO19_SDCTL_LINKEN_MASK 0x00000002
#define HWIO_GPIO19_SDCTL_GPIO19_SDCTL_PSDEF_SHFT 2
#define HWIO_GPIO19_SDCTL_GPIO19_SDCTL_PSDEF_MASK 0x00000004


//--------

#define HWIO_GPIO19_ESR_ADDR  0xF0011364  
#define HWIO_GPIO19_ESR_GPIO19_ESR_EN0_SHFT 0
#define HWIO_GPIO19_ESR_GPIO19_ESR_EN0_MASK 0x00000001
#define HWIO_GPIO19_ESR_GPIO19_ESR_EN1_SHFT 1
#define HWIO_GPIO19_ESR_GPIO19_ESR_EN1_MASK 0x00000002
#define HWIO_GPIO19_ESR_GPIO19_ESR_EN2_SHFT 2
#define HWIO_GPIO19_ESR_GPIO19_ESR_EN2_MASK 0x00000004
#define HWIO_GPIO19_ESR_GPIO19_ESR_EN3_SHFT 3
#define HWIO_GPIO19_ESR_GPIO19_ESR_EN3_MASK 0x00000008
#define HWIO_GPIO19_ESR_GPIO19_ESR_EN4_SHFT 4
#define HWIO_GPIO19_ESR_GPIO19_ESR_EN4_MASK 0x00000010
#define HWIO_GPIO19_ESR_GPIO19_ESR_EN5_SHFT 5
#define HWIO_GPIO19_ESR_GPIO19_ESR_EN5_MASK 0x00000020
#define HWIO_GPIO19_ESR_GPIO19_ESR_EN6_SHFT 6
#define HWIO_GPIO19_ESR_GPIO19_ESR_EN6_MASK 0x00000040
#define HWIO_GPIO19_ESR_GPIO19_ESR_EN7_SHFT 7
#define HWIO_GPIO19_ESR_GPIO19_ESR_EN7_MASK 0x00000080
#define HWIO_GPIO19_ESR_GPIO19_ESR_EN8_SHFT 8
#define HWIO_GPIO19_ESR_GPIO19_ESR_EN8_MASK 0x00000100
#define HWIO_GPIO19_ESR_GPIO19_ESR_EN9_SHFT 9
#define HWIO_GPIO19_ESR_GPIO19_ESR_EN9_MASK 0x00000200
#define HWIO_GPIO19_ESR_GPIO19_ESR_EN10_SHFT 10
#define HWIO_GPIO19_ESR_GPIO19_ESR_EN10_MASK 0x00000400
#define HWIO_GPIO19_ESR_GPIO19_ESR_EN11_SHFT 11
#define HWIO_GPIO19_ESR_GPIO19_ESR_EN11_MASK 0x00000800
#define HWIO_GPIO19_ESR_GPIO19_ESR_EN12_SHFT 12
#define HWIO_GPIO19_ESR_GPIO19_ESR_EN12_MASK 0x00001000
#define HWIO_GPIO19_ESR_GPIO19_ESR_EN13_SHFT 13
#define HWIO_GPIO19_ESR_GPIO19_ESR_EN13_MASK 0x00002000
#define HWIO_GPIO19_ESR_GPIO19_ESR_EN14_SHFT 14
#define HWIO_GPIO19_ESR_GPIO19_ESR_EN14_MASK 0x00004000
#define HWIO_GPIO19_ESR_GPIO19_ESR_EN15_SHFT 15
#define HWIO_GPIO19_ESR_GPIO19_ESR_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO19_LOCK_ADDR  0xF0011368  
#define HWIO_GPIO19_LOCK_GPIO19_LOCK_P0LCK_SHFT 0
#define HWIO_GPIO19_LOCK_GPIO19_LOCK_P0LCK_MASK 0x00000001
#define HWIO_GPIO19_LOCK_GPIO19_LOCK_P1LCK_SHFT 1
#define HWIO_GPIO19_LOCK_GPIO19_LOCK_P1LCK_MASK 0x00000002
#define HWIO_GPIO19_LOCK_GPIO19_LOCK_P2LCK_SHFT 2
#define HWIO_GPIO19_LOCK_GPIO19_LOCK_P2LCK_MASK 0x00000004
#define HWIO_GPIO19_LOCK_GPIO19_LOCK_P3LCK_SHFT 3
#define HWIO_GPIO19_LOCK_GPIO19_LOCK_P3LCK_MASK 0x00000008
#define HWIO_GPIO19_LOCK_GPIO19_LOCK_P4LCK_SHFT 4
#define HWIO_GPIO19_LOCK_GPIO19_LOCK_P4LCK_MASK 0x00000010
#define HWIO_GPIO19_LOCK_GPIO19_LOCK_P5LCK_SHFT 5
#define HWIO_GPIO19_LOCK_GPIO19_LOCK_P5LCK_MASK 0x00000020
#define HWIO_GPIO19_LOCK_GPIO19_LOCK_P6LCK_SHFT 6
#define HWIO_GPIO19_LOCK_GPIO19_LOCK_P6LCK_MASK 0x00000040
#define HWIO_GPIO19_LOCK_GPIO19_LOCK_P7LCK_SHFT 7
#define HWIO_GPIO19_LOCK_GPIO19_LOCK_P7LCK_MASK 0x00000080
#define HWIO_GPIO19_LOCK_GPIO19_LOCK_P8LCK_SHFT 8
#define HWIO_GPIO19_LOCK_GPIO19_LOCK_P8LCK_MASK 0x00000100
#define HWIO_GPIO19_LOCK_GPIO19_LOCK_P9LCK_SHFT 9
#define HWIO_GPIO19_LOCK_GPIO19_LOCK_P9LCK_MASK 0x00000200
#define HWIO_GPIO19_LOCK_GPIO19_LOCK_P10LCK_SHFT 10
#define HWIO_GPIO19_LOCK_GPIO19_LOCK_P10LCK_MASK 0x00000400
#define HWIO_GPIO19_LOCK_GPIO19_LOCK_P11LCK_SHFT 11
#define HWIO_GPIO19_LOCK_GPIO19_LOCK_P11LCK_MASK 0x00000800
#define HWIO_GPIO19_LOCK_GPIO19_LOCK_P12LCK_SHFT 12
#define HWIO_GPIO19_LOCK_GPIO19_LOCK_P12LCK_MASK 0x00001000
#define HWIO_GPIO19_LOCK_GPIO19_LOCK_P13LCK_SHFT 13
#define HWIO_GPIO19_LOCK_GPIO19_LOCK_P13LCK_MASK 0x00002000
#define HWIO_GPIO19_LOCK_GPIO19_LOCK_P14LCK_SHFT 14
#define HWIO_GPIO19_LOCK_GPIO19_LOCK_P14LCK_MASK 0x00004000
#define HWIO_GPIO19_LOCK_GPIO19_LOCK_P15LCK_SHFT 15
#define HWIO_GPIO19_LOCK_GPIO19_LOCK_P15LCK_MASK 0x00008000
#define HWIO_GPIO19_LOCK_GPIO19_LOCK_PXLCKKEY_SHFT 16
#define HWIO_GPIO19_LOCK_GPIO19_LOCK_PXLCKKEY_MASK 0xffff0000


//--------

#define HWIO_GPIO19_SDETRMOD_ADDR  0xF001136C  
#define HWIO_GPIO19_SDETRMOD_GPIO19_SDETRMOD_TGSEL0_SHFT 0
#define HWIO_GPIO19_SDETRMOD_GPIO19_SDETRMOD_TGSEL0_MASK 0x00000001
#define HWIO_GPIO19_SDETRMOD_GPIO19_SDETRMOD_TGSEL1_SHFT 1
#define HWIO_GPIO19_SDETRMOD_GPIO19_SDETRMOD_TGSEL1_MASK 0x00000002
#define HWIO_GPIO19_SDETRMOD_GPIO19_SDETRMOD_TGSEL2_SHFT 2
#define HWIO_GPIO19_SDETRMOD_GPIO19_SDETRMOD_TGSEL2_MASK 0x00000004
#define HWIO_GPIO19_SDETRMOD_GPIO19_SDETRMOD_TGSEL3_SHFT 3
#define HWIO_GPIO19_SDETRMOD_GPIO19_SDETRMOD_TGSEL3_MASK 0x00000008
#define HWIO_GPIO19_SDETRMOD_GPIO19_SDETRMOD_TGSEL4_SHFT 4
#define HWIO_GPIO19_SDETRMOD_GPIO19_SDETRMOD_TGSEL4_MASK 0x00000010
#define HWIO_GPIO19_SDETRMOD_GPIO19_SDETRMOD_TGSEL5_SHFT 5
#define HWIO_GPIO19_SDETRMOD_GPIO19_SDETRMOD_TGSEL5_MASK 0x00000020
#define HWIO_GPIO19_SDETRMOD_GPIO19_SDETRMOD_TGSEL6_SHFT 6
#define HWIO_GPIO19_SDETRMOD_GPIO19_SDETRMOD_TGSEL6_MASK 0x00000040
#define HWIO_GPIO19_SDETRMOD_GPIO19_SDETRMOD_TGSEL7_SHFT 7
#define HWIO_GPIO19_SDETRMOD_GPIO19_SDETRMOD_TGSEL7_MASK 0x00000080
#define HWIO_GPIO19_SDETRMOD_GPIO19_SDETRMOD_TGSEL8_SHFT 8
#define HWIO_GPIO19_SDETRMOD_GPIO19_SDETRMOD_TGSEL8_MASK 0x00000100
#define HWIO_GPIO19_SDETRMOD_GPIO19_SDETRMOD_TGSEL9_SHFT 9
#define HWIO_GPIO19_SDETRMOD_GPIO19_SDETRMOD_TGSEL9_MASK 0x00000200
#define HWIO_GPIO19_SDETRMOD_GPIO19_SDETRMOD_TGSEL10_SHFT 10
#define HWIO_GPIO19_SDETRMOD_GPIO19_SDETRMOD_TGSEL10_MASK 0x00000400
#define HWIO_GPIO19_SDETRMOD_GPIO19_SDETRMOD_TGSEL11_SHFT 11
#define HWIO_GPIO19_SDETRMOD_GPIO19_SDETRMOD_TGSEL11_MASK 0x00000800
#define HWIO_GPIO19_SDETRMOD_GPIO19_SDETRMOD_TGSEL12_SHFT 12
#define HWIO_GPIO19_SDETRMOD_GPIO19_SDETRMOD_TGSEL12_MASK 0x00001000
#define HWIO_GPIO19_SDETRMOD_GPIO19_SDETRMOD_TGSEL13_SHFT 13
#define HWIO_GPIO19_SDETRMOD_GPIO19_SDETRMOD_TGSEL13_MASK 0x00002000
#define HWIO_GPIO19_SDETRMOD_GPIO19_SDETRMOD_TGSEL14_SHFT 14
#define HWIO_GPIO19_SDETRMOD_GPIO19_SDETRMOD_TGSEL14_MASK 0x00004000
#define HWIO_GPIO19_SDETRMOD_GPIO19_SDETRMOD_TGSEL15_SHFT 15
#define HWIO_GPIO19_SDETRMOD_GPIO19_SDETRMOD_TGSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO19_PCSR_ADDR  0xF0011370  
#define HWIO_GPIO19_PCSR_GPIO19_PCSR_SEL0_SHFT 0
#define HWIO_GPIO19_PCSR_GPIO19_PCSR_SEL0_MASK 0x00000001
#define HWIO_GPIO19_PCSR_GPIO19_PCSR_SEL1_SHFT 1
#define HWIO_GPIO19_PCSR_GPIO19_PCSR_SEL1_MASK 0x00000002
#define HWIO_GPIO19_PCSR_GPIO19_PCSR_SEL2_SHFT 2
#define HWIO_GPIO19_PCSR_GPIO19_PCSR_SEL2_MASK 0x00000004
#define HWIO_GPIO19_PCSR_GPIO19_PCSR_SEL3_SHFT 3
#define HWIO_GPIO19_PCSR_GPIO19_PCSR_SEL3_MASK 0x00000008
#define HWIO_GPIO19_PCSR_GPIO19_PCSR_SEL4_SHFT 4
#define HWIO_GPIO19_PCSR_GPIO19_PCSR_SEL4_MASK 0x00000010
#define HWIO_GPIO19_PCSR_GPIO19_PCSR_SEL5_SHFT 5
#define HWIO_GPIO19_PCSR_GPIO19_PCSR_SEL5_MASK 0x00000020
#define HWIO_GPIO19_PCSR_GPIO19_PCSR_SEL6_SHFT 6
#define HWIO_GPIO19_PCSR_GPIO19_PCSR_SEL6_MASK 0x00000040
#define HWIO_GPIO19_PCSR_GPIO19_PCSR_SEL7_SHFT 7
#define HWIO_GPIO19_PCSR_GPIO19_PCSR_SEL7_MASK 0x00000080
#define HWIO_GPIO19_PCSR_GPIO19_PCSR_SEL8_SHFT 8
#define HWIO_GPIO19_PCSR_GPIO19_PCSR_SEL8_MASK 0x00000100
#define HWIO_GPIO19_PCSR_GPIO19_PCSR_SEL9_SHFT 9
#define HWIO_GPIO19_PCSR_GPIO19_PCSR_SEL9_MASK 0x00000200
#define HWIO_GPIO19_PCSR_GPIO19_PCSR_SEL10_SHFT 10
#define HWIO_GPIO19_PCSR_GPIO19_PCSR_SEL10_MASK 0x00000400
#define HWIO_GPIO19_PCSR_GPIO19_PCSR_SEL11_SHFT 11
#define HWIO_GPIO19_PCSR_GPIO19_PCSR_SEL11_MASK 0x00000800
#define HWIO_GPIO19_PCSR_GPIO19_PCSR_SEL12_SHFT 12
#define HWIO_GPIO19_PCSR_GPIO19_PCSR_SEL12_MASK 0x00001000
#define HWIO_GPIO19_PCSR_GPIO19_PCSR_SEL13_SHFT 13
#define HWIO_GPIO19_PCSR_GPIO19_PCSR_SEL13_MASK 0x00002000
#define HWIO_GPIO19_PCSR_GPIO19_PCSR_SEL14_SHFT 14
#define HWIO_GPIO19_PCSR_GPIO19_PCSR_SEL14_MASK 0x00004000
#define HWIO_GPIO19_PCSR_GPIO19_PCSR_SEL15_SHFT 15
#define HWIO_GPIO19_PCSR_GPIO19_PCSR_SEL15_MASK 0x00008000


//--------

#define HWIO_GPIO19_INEN_ADDR  0xF0011374  
#define HWIO_GPIO19_INEN_GPIO19_INEN_EN0_SHFT 0
#define HWIO_GPIO19_INEN_GPIO19_INEN_EN0_MASK 0x00000001
#define HWIO_GPIO19_INEN_GPIO19_INEN_EN1_SHFT 1
#define HWIO_GPIO19_INEN_GPIO19_INEN_EN1_MASK 0x00000002
#define HWIO_GPIO19_INEN_GPIO19_INEN_EN2_SHFT 2
#define HWIO_GPIO19_INEN_GPIO19_INEN_EN2_MASK 0x00000004
#define HWIO_GPIO19_INEN_GPIO19_INEN_EN3_SHFT 3
#define HWIO_GPIO19_INEN_GPIO19_INEN_EN3_MASK 0x00000008
#define HWIO_GPIO19_INEN_GPIO19_INEN_EN4_SHFT 4
#define HWIO_GPIO19_INEN_GPIO19_INEN_EN4_MASK 0x00000010
#define HWIO_GPIO19_INEN_GPIO19_INEN_EN5_SHFT 5
#define HWIO_GPIO19_INEN_GPIO19_INEN_EN5_MASK 0x00000020
#define HWIO_GPIO19_INEN_GPIO19_INEN_EN6_SHFT 6
#define HWIO_GPIO19_INEN_GPIO19_INEN_EN6_MASK 0x00000040
#define HWIO_GPIO19_INEN_GPIO19_INEN_EN7_SHFT 7
#define HWIO_GPIO19_INEN_GPIO19_INEN_EN7_MASK 0x00000080
#define HWIO_GPIO19_INEN_GPIO19_INEN_EN8_SHFT 8
#define HWIO_GPIO19_INEN_GPIO19_INEN_EN8_MASK 0x00000100
#define HWIO_GPIO19_INEN_GPIO19_INEN_EN9_SHFT 9
#define HWIO_GPIO19_INEN_GPIO19_INEN_EN9_MASK 0x00000200
#define HWIO_GPIO19_INEN_GPIO19_INEN_EN10_SHFT 10
#define HWIO_GPIO19_INEN_GPIO19_INEN_EN10_MASK 0x00000400
#define HWIO_GPIO19_INEN_GPIO19_INEN_EN11_SHFT 11
#define HWIO_GPIO19_INEN_GPIO19_INEN_EN11_MASK 0x00000800
#define HWIO_GPIO19_INEN_GPIO19_INEN_EN12_SHFT 12
#define HWIO_GPIO19_INEN_GPIO19_INEN_EN12_MASK 0x00001000
#define HWIO_GPIO19_INEN_GPIO19_INEN_EN13_SHFT 13
#define HWIO_GPIO19_INEN_GPIO19_INEN_EN13_MASK 0x00002000
#define HWIO_GPIO19_INEN_GPIO19_INEN_EN14_SHFT 14
#define HWIO_GPIO19_INEN_GPIO19_INEN_EN14_MASK 0x00004000
#define HWIO_GPIO19_INEN_GPIO19_INEN_EN15_SHFT 15
#define HWIO_GPIO19_INEN_GPIO19_INEN_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO19_PUDRST_ADDR  0xF0011378  
#define HWIO_GPIO19_PUDRST_GPIO19_PUDRST_PDSEL0_SHFT 0
#define HWIO_GPIO19_PUDRST_GPIO19_PUDRST_PDSEL0_MASK 0x00000001
#define HWIO_GPIO19_PUDRST_GPIO19_PUDRST_PDSEL1_SHFT 1
#define HWIO_GPIO19_PUDRST_GPIO19_PUDRST_PDSEL1_MASK 0x00000002
#define HWIO_GPIO19_PUDRST_GPIO19_PUDRST_PDSEL2_SHFT 2
#define HWIO_GPIO19_PUDRST_GPIO19_PUDRST_PDSEL2_MASK 0x00000004
#define HWIO_GPIO19_PUDRST_GPIO19_PUDRST_PDSEL3_SHFT 3
#define HWIO_GPIO19_PUDRST_GPIO19_PUDRST_PDSEL3_MASK 0x00000008
#define HWIO_GPIO19_PUDRST_GPIO19_PUDRST_PDSEL4_SHFT 4
#define HWIO_GPIO19_PUDRST_GPIO19_PUDRST_PDSEL4_MASK 0x00000010
#define HWIO_GPIO19_PUDRST_GPIO19_PUDRST_PDSEL5_SHFT 5
#define HWIO_GPIO19_PUDRST_GPIO19_PUDRST_PDSEL5_MASK 0x00000020
#define HWIO_GPIO19_PUDRST_GPIO19_PUDRST_PDSEL6_SHFT 6
#define HWIO_GPIO19_PUDRST_GPIO19_PUDRST_PDSEL6_MASK 0x00000040
#define HWIO_GPIO19_PUDRST_GPIO19_PUDRST_PDSEL7_SHFT 7
#define HWIO_GPIO19_PUDRST_GPIO19_PUDRST_PDSEL7_MASK 0x00000080
#define HWIO_GPIO19_PUDRST_GPIO19_PUDRST_PDSEL8_SHFT 8
#define HWIO_GPIO19_PUDRST_GPIO19_PUDRST_PDSEL8_MASK 0x00000100
#define HWIO_GPIO19_PUDRST_GPIO19_PUDRST_PDSEL9_SHFT 9
#define HWIO_GPIO19_PUDRST_GPIO19_PUDRST_PDSEL9_MASK 0x00000200
#define HWIO_GPIO19_PUDRST_GPIO19_PUDRST_PDSEL10_SHFT 10
#define HWIO_GPIO19_PUDRST_GPIO19_PUDRST_PDSEL10_MASK 0x00000400
#define HWIO_GPIO19_PUDRST_GPIO19_PUDRST_PDSEL11_SHFT 11
#define HWIO_GPIO19_PUDRST_GPIO19_PUDRST_PDSEL11_MASK 0x00000800
#define HWIO_GPIO19_PUDRST_GPIO19_PUDRST_PDSEL12_SHFT 12
#define HWIO_GPIO19_PUDRST_GPIO19_PUDRST_PDSEL12_MASK 0x00001000
#define HWIO_GPIO19_PUDRST_GPIO19_PUDRST_PDSEL13_SHFT 13
#define HWIO_GPIO19_PUDRST_GPIO19_PUDRST_PDSEL13_MASK 0x00002000
#define HWIO_GPIO19_PUDRST_GPIO19_PUDRST_PDSEL14_SHFT 14
#define HWIO_GPIO19_PUDRST_GPIO19_PUDRST_PDSEL14_MASK 0x00004000
#define HWIO_GPIO19_PUDRST_GPIO19_PUDRST_PDSEL15_SHFT 15
#define HWIO_GPIO19_PUDRST_GPIO19_PUDRST_PDSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO20_INFO_ADDR  0xF0011400  
#define HWIO_GPIO20_INFO_GPIO20_INFO_MODREV_SHFT 0
#define HWIO_GPIO20_INFO_GPIO20_INFO_MODREV_MASK 0x000000ff
#define HWIO_GPIO20_INFO_GPIO20_INFO_MODTYPE_SHFT 8
#define HWIO_GPIO20_INFO_GPIO20_INFO_MODTYPE_MASK 0x0000ff00
#define HWIO_GPIO20_INFO_GPIO20_INFO_MODNUMBER_SHFT 16
#define HWIO_GPIO20_INFO_GPIO20_INFO_MODNUMBER_MASK 0xffff0000


//--------

#define HWIO_GPIO20_ACES0_ADDR  0xF0011404  
#define HWIO_GPIO20_ACES0_GPIO20_ACES0_EN0_SHFT 0
#define HWIO_GPIO20_ACES0_GPIO20_ACES0_EN0_MASK 0x00000001
#define HWIO_GPIO20_ACES0_GPIO20_ACES0_EN1_SHFT 1
#define HWIO_GPIO20_ACES0_GPIO20_ACES0_EN1_MASK 0x00000002
#define HWIO_GPIO20_ACES0_GPIO20_ACES0_EN2_SHFT 2
#define HWIO_GPIO20_ACES0_GPIO20_ACES0_EN2_MASK 0x00000004
#define HWIO_GPIO20_ACES0_GPIO20_ACES0_EN3_SHFT 3
#define HWIO_GPIO20_ACES0_GPIO20_ACES0_EN3_MASK 0x00000008
#define HWIO_GPIO20_ACES0_GPIO20_ACES0_EN4_SHFT 4
#define HWIO_GPIO20_ACES0_GPIO20_ACES0_EN4_MASK 0x00000010
#define HWIO_GPIO20_ACES0_GPIO20_ACES0_EN5_SHFT 5
#define HWIO_GPIO20_ACES0_GPIO20_ACES0_EN5_MASK 0x00000020
#define HWIO_GPIO20_ACES0_GPIO20_ACES0_EN6_SHFT 6
#define HWIO_GPIO20_ACES0_GPIO20_ACES0_EN6_MASK 0x00000040
#define HWIO_GPIO20_ACES0_GPIO20_ACES0_EN7_SHFT 7
#define HWIO_GPIO20_ACES0_GPIO20_ACES0_EN7_MASK 0x00000080
#define HWIO_GPIO20_ACES0_GPIO20_ACES0_EN8_SHFT 8
#define HWIO_GPIO20_ACES0_GPIO20_ACES0_EN8_MASK 0x00000100
#define HWIO_GPIO20_ACES0_GPIO20_ACES0_EN9_SHFT 9
#define HWIO_GPIO20_ACES0_GPIO20_ACES0_EN9_MASK 0x00000200
#define HWIO_GPIO20_ACES0_GPIO20_ACES0_EN10_SHFT 10
#define HWIO_GPIO20_ACES0_GPIO20_ACES0_EN10_MASK 0x00000400
#define HWIO_GPIO20_ACES0_GPIO20_ACES0_EN11_SHFT 11
#define HWIO_GPIO20_ACES0_GPIO20_ACES0_EN11_MASK 0x00000800
#define HWIO_GPIO20_ACES0_GPIO20_ACES0_EN12_SHFT 12
#define HWIO_GPIO20_ACES0_GPIO20_ACES0_EN12_MASK 0x00001000
#define HWIO_GPIO20_ACES0_GPIO20_ACES0_EN13_SHFT 13
#define HWIO_GPIO20_ACES0_GPIO20_ACES0_EN13_MASK 0x00002000
#define HWIO_GPIO20_ACES0_GPIO20_ACES0_EN14_SHFT 14
#define HWIO_GPIO20_ACES0_GPIO20_ACES0_EN14_MASK 0x00004000
#define HWIO_GPIO20_ACES0_GPIO20_ACES0_EN15_SHFT 15
#define HWIO_GPIO20_ACES0_GPIO20_ACES0_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO20_ACES1_ADDR  0xF0011408  


//--------

#define HWIO_GPIO20_PIR_ADDR  0xF001140C  
#define HWIO_GPIO20_PIR_GPIO20_PIR_PXPIR0_SHFT 0
#define HWIO_GPIO20_PIR_GPIO20_PIR_PXPIR0_MASK 0x00000001
#define HWIO_GPIO20_PIR_GPIO20_PIR_PXPIR1_SHFT 1
#define HWIO_GPIO20_PIR_GPIO20_PIR_PXPIR1_MASK 0x00000002
#define HWIO_GPIO20_PIR_GPIO20_PIR_PXPIR2_SHFT 2
#define HWIO_GPIO20_PIR_GPIO20_PIR_PXPIR2_MASK 0x00000004
#define HWIO_GPIO20_PIR_GPIO20_PIR_PXPIR3_SHFT 3
#define HWIO_GPIO20_PIR_GPIO20_PIR_PXPIR3_MASK 0x00000008
#define HWIO_GPIO20_PIR_GPIO20_PIR_PXPIR4_SHFT 4
#define HWIO_GPIO20_PIR_GPIO20_PIR_PXPIR4_MASK 0x00000010
#define HWIO_GPIO20_PIR_GPIO20_PIR_PXPIR5_SHFT 5
#define HWIO_GPIO20_PIR_GPIO20_PIR_PXPIR5_MASK 0x00000020
#define HWIO_GPIO20_PIR_GPIO20_PIR_PXPIR6_SHFT 6
#define HWIO_GPIO20_PIR_GPIO20_PIR_PXPIR6_MASK 0x00000040
#define HWIO_GPIO20_PIR_GPIO20_PIR_PXPIR7_SHFT 7
#define HWIO_GPIO20_PIR_GPIO20_PIR_PXPIR7_MASK 0x00000080
#define HWIO_GPIO20_PIR_GPIO20_PIR_PXPIR8_SHFT 8
#define HWIO_GPIO20_PIR_GPIO20_PIR_PXPIR8_MASK 0x00000100
#define HWIO_GPIO20_PIR_GPIO20_PIR_PXPIR9_SHFT 9
#define HWIO_GPIO20_PIR_GPIO20_PIR_PXPIR9_MASK 0x00000200
#define HWIO_GPIO20_PIR_GPIO20_PIR_PXPIR10_SHFT 10
#define HWIO_GPIO20_PIR_GPIO20_PIR_PXPIR10_MASK 0x00000400
#define HWIO_GPIO20_PIR_GPIO20_PIR_PXPIR11_SHFT 11
#define HWIO_GPIO20_PIR_GPIO20_PIR_PXPIR11_MASK 0x00000800
#define HWIO_GPIO20_PIR_GPIO20_PIR_PXPIR12_SHFT 12
#define HWIO_GPIO20_PIR_GPIO20_PIR_PXPIR12_MASK 0x00001000
#define HWIO_GPIO20_PIR_GPIO20_PIR_PXPIR13_SHFT 13
#define HWIO_GPIO20_PIR_GPIO20_PIR_PXPIR13_MASK 0x00002000
#define HWIO_GPIO20_PIR_GPIO20_PIR_PXPIR14_SHFT 14
#define HWIO_GPIO20_PIR_GPIO20_PIR_PXPIR14_MASK 0x00004000
#define HWIO_GPIO20_PIR_GPIO20_PIR_PXPIR15_SHFT 15
#define HWIO_GPIO20_PIR_GPIO20_PIR_PXPIR15_MASK 0x00008000


//--------

#define HWIO_GPIO20_POR_ADDR  0xF0011410  
#define HWIO_GPIO20_POR_GPIO20_POR_PXPOR0_SHFT 0
#define HWIO_GPIO20_POR_GPIO20_POR_PXPOR0_MASK 0x00000001
#define HWIO_GPIO20_POR_GPIO20_POR_PXPOR1_SHFT 1
#define HWIO_GPIO20_POR_GPIO20_POR_PXPOR1_MASK 0x00000002
#define HWIO_GPIO20_POR_GPIO20_POR_PXPOR2_SHFT 2
#define HWIO_GPIO20_POR_GPIO20_POR_PXPOR2_MASK 0x00000004
#define HWIO_GPIO20_POR_GPIO20_POR_PXPOR3_SHFT 3
#define HWIO_GPIO20_POR_GPIO20_POR_PXPOR3_MASK 0x00000008
#define HWIO_GPIO20_POR_GPIO20_POR_PXPOR4_SHFT 4
#define HWIO_GPIO20_POR_GPIO20_POR_PXPOR4_MASK 0x00000010
#define HWIO_GPIO20_POR_GPIO20_POR_PXPOR5_SHFT 5
#define HWIO_GPIO20_POR_GPIO20_POR_PXPOR5_MASK 0x00000020
#define HWIO_GPIO20_POR_GPIO20_POR_PXPOR6_SHFT 6
#define HWIO_GPIO20_POR_GPIO20_POR_PXPOR6_MASK 0x00000040
#define HWIO_GPIO20_POR_GPIO20_POR_PXPOR7_SHFT 7
#define HWIO_GPIO20_POR_GPIO20_POR_PXPOR7_MASK 0x00000080
#define HWIO_GPIO20_POR_GPIO20_POR_PXPOR8_SHFT 8
#define HWIO_GPIO20_POR_GPIO20_POR_PXPOR8_MASK 0x00000100
#define HWIO_GPIO20_POR_GPIO20_POR_PXPOR9_SHFT 9
#define HWIO_GPIO20_POR_GPIO20_POR_PXPOR9_MASK 0x00000200
#define HWIO_GPIO20_POR_GPIO20_POR_PXPOR10_SHFT 10
#define HWIO_GPIO20_POR_GPIO20_POR_PXPOR10_MASK 0x00000400
#define HWIO_GPIO20_POR_GPIO20_POR_PXPOR11_SHFT 11
#define HWIO_GPIO20_POR_GPIO20_POR_PXPOR11_MASK 0x00000800
#define HWIO_GPIO20_POR_GPIO20_POR_PXPOR12_SHFT 12
#define HWIO_GPIO20_POR_GPIO20_POR_PXPOR12_MASK 0x00001000
#define HWIO_GPIO20_POR_GPIO20_POR_PXPOR13_SHFT 13
#define HWIO_GPIO20_POR_GPIO20_POR_PXPOR13_MASK 0x00002000
#define HWIO_GPIO20_POR_GPIO20_POR_PXPOR14_SHFT 14
#define HWIO_GPIO20_POR_GPIO20_POR_PXPOR14_MASK 0x00004000
#define HWIO_GPIO20_POR_GPIO20_POR_PXPOR15_SHFT 15
#define HWIO_GPIO20_POR_GPIO20_POR_PXPOR15_MASK 0x00008000


//--------

#define HWIO_GPIO20_POSCR_ADDR  0xF0011414  
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PS0_SHFT 0
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PS0_MASK 0x00000001
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PS1_SHFT 1
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PS1_MASK 0x00000002
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PS2_SHFT 2
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PS2_MASK 0x00000004
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PS3_SHFT 3
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PS3_MASK 0x00000008
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PS4_SHFT 4
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PS4_MASK 0x00000010
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PS5_SHFT 5
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PS5_MASK 0x00000020
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PS6_SHFT 6
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PS6_MASK 0x00000040
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PS7_SHFT 7
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PS7_MASK 0x00000080
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PS8_SHFT 8
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PS8_MASK 0x00000100
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PS9_SHFT 9
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PS9_MASK 0x00000200
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PS10_SHFT 10
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PS10_MASK 0x00000400
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PS11_SHFT 11
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PS11_MASK 0x00000800
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PS12_SHFT 12
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PS12_MASK 0x00001000
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PS13_SHFT 13
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PS13_MASK 0x00002000
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PS14_SHFT 14
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PS14_MASK 0x00004000
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PS15_SHFT 15
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PS15_MASK 0x00008000
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PC0_SHFT 16
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PC0_MASK 0x00010000
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PC1_SHFT 17
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PC1_MASK 0x00020000
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PC2_SHFT 18
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PC2_MASK 0x00040000
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PC3_SHFT 19
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PC3_MASK 0x00080000
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PC4_SHFT 20
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PC4_MASK 0x00100000
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PC5_SHFT 21
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PC5_MASK 0x00200000
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PC6_SHFT 22
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PC6_MASK 0x00400000
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PC7_SHFT 23
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PC7_MASK 0x00800000
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PC8_SHFT 24
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PC8_MASK 0x01000000
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PC9_SHFT 25
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PC9_MASK 0x02000000
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PC10_SHFT 26
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PC10_MASK 0x04000000
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PC11_SHFT 27
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PC11_MASK 0x08000000
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PC12_SHFT 28
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PC12_MASK 0x10000000
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PC13_SHFT 29
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PC13_MASK 0x20000000
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PC14_SHFT 30
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PC14_MASK 0x40000000
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PC15_SHFT 31
#define HWIO_GPIO20_POSCR_GPIO20_POSCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO20_POSR_ADDR  0xF0011418  
#define HWIO_GPIO20_POSR_GPIO20_POSR_PS0_SHFT 0
#define HWIO_GPIO20_POSR_GPIO20_POSR_PS0_MASK 0x00000001
#define HWIO_GPIO20_POSR_GPIO20_POSR_PS1_SHFT 1
#define HWIO_GPIO20_POSR_GPIO20_POSR_PS1_MASK 0x00000002
#define HWIO_GPIO20_POSR_GPIO20_POSR_PS2_SHFT 2
#define HWIO_GPIO20_POSR_GPIO20_POSR_PS2_MASK 0x00000004
#define HWIO_GPIO20_POSR_GPIO20_POSR_PS3_SHFT 3
#define HWIO_GPIO20_POSR_GPIO20_POSR_PS3_MASK 0x00000008
#define HWIO_GPIO20_POSR_GPIO20_POSR_PS4_SHFT 4
#define HWIO_GPIO20_POSR_GPIO20_POSR_PS4_MASK 0x00000010
#define HWIO_GPIO20_POSR_GPIO20_POSR_PS5_SHFT 5
#define HWIO_GPIO20_POSR_GPIO20_POSR_PS5_MASK 0x00000020
#define HWIO_GPIO20_POSR_GPIO20_POSR_PS6_SHFT 6
#define HWIO_GPIO20_POSR_GPIO20_POSR_PS6_MASK 0x00000040
#define HWIO_GPIO20_POSR_GPIO20_POSR_PS7_SHFT 7
#define HWIO_GPIO20_POSR_GPIO20_POSR_PS7_MASK 0x00000080
#define HWIO_GPIO20_POSR_GPIO20_POSR_PS8_SHFT 8
#define HWIO_GPIO20_POSR_GPIO20_POSR_PS8_MASK 0x00000100
#define HWIO_GPIO20_POSR_GPIO20_POSR_PS9_SHFT 9
#define HWIO_GPIO20_POSR_GPIO20_POSR_PS9_MASK 0x00000200
#define HWIO_GPIO20_POSR_GPIO20_POSR_PS10_SHFT 10
#define HWIO_GPIO20_POSR_GPIO20_POSR_PS10_MASK 0x00000400
#define HWIO_GPIO20_POSR_GPIO20_POSR_PS11_SHFT 11
#define HWIO_GPIO20_POSR_GPIO20_POSR_PS11_MASK 0x00000800
#define HWIO_GPIO20_POSR_GPIO20_POSR_PS12_SHFT 12
#define HWIO_GPIO20_POSR_GPIO20_POSR_PS12_MASK 0x00001000
#define HWIO_GPIO20_POSR_GPIO20_POSR_PS13_SHFT 13
#define HWIO_GPIO20_POSR_GPIO20_POSR_PS13_MASK 0x00002000
#define HWIO_GPIO20_POSR_GPIO20_POSR_PS14_SHFT 14
#define HWIO_GPIO20_POSR_GPIO20_POSR_PS14_MASK 0x00004000
#define HWIO_GPIO20_POSR_GPIO20_POSR_PS15_SHFT 15
#define HWIO_GPIO20_POSR_GPIO20_POSR_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO20_POSR0_ADDR  0xF001141C  
#define HWIO_GPIO20_POSR0_GPIO20_POSR0_PS0_SHFT 0
#define HWIO_GPIO20_POSR0_GPIO20_POSR0_PS0_MASK 0x00000001
#define HWIO_GPIO20_POSR0_GPIO20_POSR0_PS1_SHFT 1
#define HWIO_GPIO20_POSR0_GPIO20_POSR0_PS1_MASK 0x00000002
#define HWIO_GPIO20_POSR0_GPIO20_POSR0_PS2_SHFT 2
#define HWIO_GPIO20_POSR0_GPIO20_POSR0_PS2_MASK 0x00000004
#define HWIO_GPIO20_POSR0_GPIO20_POSR0_PS3_SHFT 3
#define HWIO_GPIO20_POSR0_GPIO20_POSR0_PS3_MASK 0x00000008


//--------

#define HWIO_GPIO20_POSR4_ADDR  0xF0011420  
#define HWIO_GPIO20_POSR4_GPIO20_POSR4_PS4_SHFT 4
#define HWIO_GPIO20_POSR4_GPIO20_POSR4_PS4_MASK 0x00000010
#define HWIO_GPIO20_POSR4_GPIO20_POSR4_PS5_SHFT 5
#define HWIO_GPIO20_POSR4_GPIO20_POSR4_PS5_MASK 0x00000020
#define HWIO_GPIO20_POSR4_GPIO20_POSR4_PS6_SHFT 6
#define HWIO_GPIO20_POSR4_GPIO20_POSR4_PS6_MASK 0x00000040
#define HWIO_GPIO20_POSR4_GPIO20_POSR4_PS7_SHFT 7
#define HWIO_GPIO20_POSR4_GPIO20_POSR4_PS7_MASK 0x00000080


//--------

#define HWIO_GPIO20_POSR8_ADDR  0xF0011424  
#define HWIO_GPIO20_POSR8_GPIO20_POSR8_PS8_SHFT 8
#define HWIO_GPIO20_POSR8_GPIO20_POSR8_PS8_MASK 0x00000100
#define HWIO_GPIO20_POSR8_GPIO20_POSR8_PS9_SHFT 9
#define HWIO_GPIO20_POSR8_GPIO20_POSR8_PS9_MASK 0x00000200
#define HWIO_GPIO20_POSR8_GPIO20_POSR8_PS10_SHFT 10
#define HWIO_GPIO20_POSR8_GPIO20_POSR8_PS10_MASK 0x00000400
#define HWIO_GPIO20_POSR8_GPIO20_POSR8_PS11_SHFT 11
#define HWIO_GPIO20_POSR8_GPIO20_POSR8_PS11_MASK 0x00000800


//--------

#define HWIO_GPIO20_POSR12_ADDR  0xF0011428  
#define HWIO_GPIO20_POSR12_GPIO20_POSR12_PS12_SHFT 12
#define HWIO_GPIO20_POSR12_GPIO20_POSR12_PS12_MASK 0x00001000
#define HWIO_GPIO20_POSR12_GPIO20_POSR12_PS13_SHFT 13
#define HWIO_GPIO20_POSR12_GPIO20_POSR12_PS13_MASK 0x00002000
#define HWIO_GPIO20_POSR12_GPIO20_POSR12_PS14_SHFT 14
#define HWIO_GPIO20_POSR12_GPIO20_POSR12_PS14_MASK 0x00004000
#define HWIO_GPIO20_POSR12_GPIO20_POSR12_PS15_SHFT 15
#define HWIO_GPIO20_POSR12_GPIO20_POSR12_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO20_POCR_ADDR  0xF001142C  
#define HWIO_GPIO20_POCR_GPIO20_POCR_PC0_SHFT 16
#define HWIO_GPIO20_POCR_GPIO20_POCR_PC0_MASK 0x00010000
#define HWIO_GPIO20_POCR_GPIO20_POCR_PC1_SHFT 17
#define HWIO_GPIO20_POCR_GPIO20_POCR_PC1_MASK 0x00020000
#define HWIO_GPIO20_POCR_GPIO20_POCR_PC2_SHFT 18
#define HWIO_GPIO20_POCR_GPIO20_POCR_PC2_MASK 0x00040000
#define HWIO_GPIO20_POCR_GPIO20_POCR_PC3_SHFT 19
#define HWIO_GPIO20_POCR_GPIO20_POCR_PC3_MASK 0x00080000
#define HWIO_GPIO20_POCR_GPIO20_POCR_PC4_SHFT 20
#define HWIO_GPIO20_POCR_GPIO20_POCR_PC4_MASK 0x00100000
#define HWIO_GPIO20_POCR_GPIO20_POCR_PC5_SHFT 21
#define HWIO_GPIO20_POCR_GPIO20_POCR_PC5_MASK 0x00200000
#define HWIO_GPIO20_POCR_GPIO20_POCR_PC6_SHFT 22
#define HWIO_GPIO20_POCR_GPIO20_POCR_PC6_MASK 0x00400000
#define HWIO_GPIO20_POCR_GPIO20_POCR_PC7_SHFT 23
#define HWIO_GPIO20_POCR_GPIO20_POCR_PC7_MASK 0x00800000
#define HWIO_GPIO20_POCR_GPIO20_POCR_PC8_SHFT 24
#define HWIO_GPIO20_POCR_GPIO20_POCR_PC8_MASK 0x01000000
#define HWIO_GPIO20_POCR_GPIO20_POCR_PC9_SHFT 25
#define HWIO_GPIO20_POCR_GPIO20_POCR_PC9_MASK 0x02000000
#define HWIO_GPIO20_POCR_GPIO20_POCR_PC10_SHFT 26
#define HWIO_GPIO20_POCR_GPIO20_POCR_PC10_MASK 0x04000000
#define HWIO_GPIO20_POCR_GPIO20_POCR_PC11_SHFT 27
#define HWIO_GPIO20_POCR_GPIO20_POCR_PC11_MASK 0x08000000
#define HWIO_GPIO20_POCR_GPIO20_POCR_PC12_SHFT 28
#define HWIO_GPIO20_POCR_GPIO20_POCR_PC12_MASK 0x10000000
#define HWIO_GPIO20_POCR_GPIO20_POCR_PC13_SHFT 29
#define HWIO_GPIO20_POCR_GPIO20_POCR_PC13_MASK 0x20000000
#define HWIO_GPIO20_POCR_GPIO20_POCR_PC14_SHFT 30
#define HWIO_GPIO20_POCR_GPIO20_POCR_PC14_MASK 0x40000000
#define HWIO_GPIO20_POCR_GPIO20_POCR_PC15_SHFT 31
#define HWIO_GPIO20_POCR_GPIO20_POCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO20_POCR0_ADDR  0xF0011430  
#define HWIO_GPIO20_POCR0_GPIO20_POCR0_PC0_SHFT 16
#define HWIO_GPIO20_POCR0_GPIO20_POCR0_PC0_MASK 0x00010000
#define HWIO_GPIO20_POCR0_GPIO20_POCR0_PC1_SHFT 17
#define HWIO_GPIO20_POCR0_GPIO20_POCR0_PC1_MASK 0x00020000
#define HWIO_GPIO20_POCR0_GPIO20_POCR0_PC2_SHFT 18
#define HWIO_GPIO20_POCR0_GPIO20_POCR0_PC2_MASK 0x00040000
#define HWIO_GPIO20_POCR0_GPIO20_POCR0_PC3_SHFT 19
#define HWIO_GPIO20_POCR0_GPIO20_POCR0_PC3_MASK 0x00080000


//--------

#define HWIO_GPIO20_POCR4_ADDR  0xF0011434  
#define HWIO_GPIO20_POCR4_GPIO20_POCR4_PC4_SHFT 20
#define HWIO_GPIO20_POCR4_GPIO20_POCR4_PC4_MASK 0x00100000
#define HWIO_GPIO20_POCR4_GPIO20_POCR4_PC5_SHFT 21
#define HWIO_GPIO20_POCR4_GPIO20_POCR4_PC5_MASK 0x00200000
#define HWIO_GPIO20_POCR4_GPIO20_POCR4_PC6_SHFT 22
#define HWIO_GPIO20_POCR4_GPIO20_POCR4_PC6_MASK 0x00400000
#define HWIO_GPIO20_POCR4_GPIO20_POCR4_PC7_SHFT 23
#define HWIO_GPIO20_POCR4_GPIO20_POCR4_PC7_MASK 0x00800000


//--------

#define HWIO_GPIO20_POCR8_ADDR  0xF0011438  
#define HWIO_GPIO20_POCR8_GPIO20_POCR8_PC8_SHFT 24
#define HWIO_GPIO20_POCR8_GPIO20_POCR8_PC8_MASK 0x01000000
#define HWIO_GPIO20_POCR8_GPIO20_POCR8_PC9_SHFT 25
#define HWIO_GPIO20_POCR8_GPIO20_POCR8_PC9_MASK 0x02000000
#define HWIO_GPIO20_POCR8_GPIO20_POCR8_PC10_SHFT 26
#define HWIO_GPIO20_POCR8_GPIO20_POCR8_PC10_MASK 0x04000000
#define HWIO_GPIO20_POCR8_GPIO20_POCR8_PC11_SHFT 27
#define HWIO_GPIO20_POCR8_GPIO20_POCR8_PC11_MASK 0x08000000


//--------

#define HWIO_GPIO20_POCR12_ADDR  0xF001143C  
#define HWIO_GPIO20_POCR12_GPIO20_POCR12_PC12_SHFT 28
#define HWIO_GPIO20_POCR12_GPIO20_POCR12_PC12_MASK 0x10000000
#define HWIO_GPIO20_POCR12_GPIO20_POCR12_PC13_SHFT 29
#define HWIO_GPIO20_POCR12_GPIO20_POCR12_PC13_MASK 0x20000000
#define HWIO_GPIO20_POCR12_GPIO20_POCR12_PC14_SHFT 30
#define HWIO_GPIO20_POCR12_GPIO20_POCR12_PC14_MASK 0x40000000
#define HWIO_GPIO20_POCR12_GPIO20_POCR12_PC15_SHFT 31
#define HWIO_GPIO20_POCR12_GPIO20_POCR12_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO20_PUDEN_ADDR  0xF0011440  
#define HWIO_GPIO20_PUDEN_GPIO20_PUDEN_PXPUDEN0_SHFT 0
#define HWIO_GPIO20_PUDEN_GPIO20_PUDEN_PXPUDEN0_MASK 0x00000003
#define HWIO_GPIO20_PUDEN_GPIO20_PUDEN_PXPUDEN1_SHFT 2
#define HWIO_GPIO20_PUDEN_GPIO20_PUDEN_PXPUDEN1_MASK 0x0000000c
#define HWIO_GPIO20_PUDEN_GPIO20_PUDEN_PXPUDEN2_SHFT 4
#define HWIO_GPIO20_PUDEN_GPIO20_PUDEN_PXPUDEN2_MASK 0x00000030
#define HWIO_GPIO20_PUDEN_GPIO20_PUDEN_PXPUDEN3_SHFT 6
#define HWIO_GPIO20_PUDEN_GPIO20_PUDEN_PXPUDEN3_MASK 0x000000c0
#define HWIO_GPIO20_PUDEN_GPIO20_PUDEN_PXPUDEN4_SHFT 8
#define HWIO_GPIO20_PUDEN_GPIO20_PUDEN_PXPUDEN4_MASK 0x00000300
#define HWIO_GPIO20_PUDEN_GPIO20_PUDEN_PXPUDEN5_SHFT 10
#define HWIO_GPIO20_PUDEN_GPIO20_PUDEN_PXPUDEN5_MASK 0x00000c00
#define HWIO_GPIO20_PUDEN_GPIO20_PUDEN_PXPUDEN6_SHFT 12
#define HWIO_GPIO20_PUDEN_GPIO20_PUDEN_PXPUDEN6_MASK 0x00003000
#define HWIO_GPIO20_PUDEN_GPIO20_PUDEN_PXPUDEN7_SHFT 14
#define HWIO_GPIO20_PUDEN_GPIO20_PUDEN_PXPUDEN7_MASK 0x0000c000
#define HWIO_GPIO20_PUDEN_GPIO20_PUDEN_PXPUDEN8_SHFT 16
#define HWIO_GPIO20_PUDEN_GPIO20_PUDEN_PXPUDEN8_MASK 0x00030000
#define HWIO_GPIO20_PUDEN_GPIO20_PUDEN_PXPUDEN9_SHFT 18
#define HWIO_GPIO20_PUDEN_GPIO20_PUDEN_PXPUDEN9_MASK 0x000c0000
#define HWIO_GPIO20_PUDEN_GPIO20_PUDEN_PXPUDEN10_SHFT 20
#define HWIO_GPIO20_PUDEN_GPIO20_PUDEN_PXPUDEN10_MASK 0x00300000
#define HWIO_GPIO20_PUDEN_GPIO20_PUDEN_PXPUDEN11_SHFT 22
#define HWIO_GPIO20_PUDEN_GPIO20_PUDEN_PXPUDEN11_MASK 0x00c00000
#define HWIO_GPIO20_PUDEN_GPIO20_PUDEN_PXPUDEN12_SHFT 24
#define HWIO_GPIO20_PUDEN_GPIO20_PUDEN_PXPUDEN12_MASK 0x03000000
#define HWIO_GPIO20_PUDEN_GPIO20_PUDEN_PXPUDEN13_SHFT 26
#define HWIO_GPIO20_PUDEN_GPIO20_PUDEN_PXPUDEN13_MASK 0x0c000000
#define HWIO_GPIO20_PUDEN_GPIO20_PUDEN_PXPUDEN14_SHFT 28
#define HWIO_GPIO20_PUDEN_GPIO20_PUDEN_PXPUDEN14_MASK 0x30000000
#define HWIO_GPIO20_PUDEN_GPIO20_PUDEN_PXPUDEN15_SHFT 30
#define HWIO_GPIO20_PUDEN_GPIO20_PUDEN_PXPUDEN15_MASK 0xc0000000


//--------

#define HWIO_GPIO20_PODR_ADDR  0xF0011444  
#define HWIO_GPIO20_PODR_GPIO20_PODR_PXPODR0_SHFT 0
#define HWIO_GPIO20_PODR_GPIO20_PODR_PXPODR0_MASK 0x00000003
#define HWIO_GPIO20_PODR_GPIO20_PODR_PXPODR1_SHFT 2
#define HWIO_GPIO20_PODR_GPIO20_PODR_PXPODR1_MASK 0x0000000c
#define HWIO_GPIO20_PODR_GPIO20_PODR_PXPODR2_SHFT 4
#define HWIO_GPIO20_PODR_GPIO20_PODR_PXPODR2_MASK 0x00000030
#define HWIO_GPIO20_PODR_GPIO20_PODR_PXPODR3_SHFT 6
#define HWIO_GPIO20_PODR_GPIO20_PODR_PXPODR3_MASK 0x000000c0
#define HWIO_GPIO20_PODR_GPIO20_PODR_PXPODR4_SHFT 8
#define HWIO_GPIO20_PODR_GPIO20_PODR_PXPODR4_MASK 0x00000300
#define HWIO_GPIO20_PODR_GPIO20_PODR_PXPODR5_SHFT 10
#define HWIO_GPIO20_PODR_GPIO20_PODR_PXPODR5_MASK 0x00000c00
#define HWIO_GPIO20_PODR_GPIO20_PODR_PXPODR6_SHFT 12
#define HWIO_GPIO20_PODR_GPIO20_PODR_PXPODR6_MASK 0x00003000
#define HWIO_GPIO20_PODR_GPIO20_PODR_PXPODR7_SHFT 14
#define HWIO_GPIO20_PODR_GPIO20_PODR_PXPODR7_MASK 0x0000c000
#define HWIO_GPIO20_PODR_GPIO20_PODR_PXPODR8_SHFT 16
#define HWIO_GPIO20_PODR_GPIO20_PODR_PXPODR8_MASK 0x00030000
#define HWIO_GPIO20_PODR_GPIO20_PODR_PXPODR9_SHFT 18
#define HWIO_GPIO20_PODR_GPIO20_PODR_PXPODR9_MASK 0x000c0000
#define HWIO_GPIO20_PODR_GPIO20_PODR_PXPODR10_SHFT 20
#define HWIO_GPIO20_PODR_GPIO20_PODR_PXPODR10_MASK 0x00300000
#define HWIO_GPIO20_PODR_GPIO20_PODR_PXPODR11_SHFT 22
#define HWIO_GPIO20_PODR_GPIO20_PODR_PXPODR11_MASK 0x00c00000
#define HWIO_GPIO20_PODR_GPIO20_PODR_PXPODR12_SHFT 24
#define HWIO_GPIO20_PODR_GPIO20_PODR_PXPODR12_MASK 0x03000000
#define HWIO_GPIO20_PODR_GPIO20_PODR_PXPODR13_SHFT 26
#define HWIO_GPIO20_PODR_GPIO20_PODR_PXPODR13_MASK 0x0c000000
#define HWIO_GPIO20_PODR_GPIO20_PODR_PXPODR14_SHFT 28
#define HWIO_GPIO20_PODR_GPIO20_PODR_PXPODR14_MASK 0x30000000
#define HWIO_GPIO20_PODR_GPIO20_PODR_PXPODR15_SHFT 30
#define HWIO_GPIO20_PODR_GPIO20_PODR_PXPODR15_MASK 0xc0000000


//--------

#define HWIO_GPIO20_PMOD_ADDR  0xF0011448  
#define HWIO_GPIO20_PMOD_GPIO20_PMOD_PXMOD0_SHFT 0
#define HWIO_GPIO20_PMOD_GPIO20_PMOD_PXMOD0_MASK 0x00000003
#define HWIO_GPIO20_PMOD_GPIO20_PMOD_PXMOD1_SHFT 2
#define HWIO_GPIO20_PMOD_GPIO20_PMOD_PXMOD1_MASK 0x0000000c
#define HWIO_GPIO20_PMOD_GPIO20_PMOD_PXMOD2_SHFT 4
#define HWIO_GPIO20_PMOD_GPIO20_PMOD_PXMOD2_MASK 0x00000030
#define HWIO_GPIO20_PMOD_GPIO20_PMOD_PXMOD3_SHFT 6
#define HWIO_GPIO20_PMOD_GPIO20_PMOD_PXMOD3_MASK 0x000000c0
#define HWIO_GPIO20_PMOD_GPIO20_PMOD_PXMOD4_SHFT 8
#define HWIO_GPIO20_PMOD_GPIO20_PMOD_PXMOD4_MASK 0x00000300
#define HWIO_GPIO20_PMOD_GPIO20_PMOD_PXMOD5_SHFT 10
#define HWIO_GPIO20_PMOD_GPIO20_PMOD_PXMOD5_MASK 0x00000c00
#define HWIO_GPIO20_PMOD_GPIO20_PMOD_PXMOD6_SHFT 12
#define HWIO_GPIO20_PMOD_GPIO20_PMOD_PXMOD6_MASK 0x00003000
#define HWIO_GPIO20_PMOD_GPIO20_PMOD_PXMOD7_SHFT 14
#define HWIO_GPIO20_PMOD_GPIO20_PMOD_PXMOD7_MASK 0x0000c000
#define HWIO_GPIO20_PMOD_GPIO20_PMOD_PXMOD8_SHFT 16
#define HWIO_GPIO20_PMOD_GPIO20_PMOD_PXMOD8_MASK 0x00030000
#define HWIO_GPIO20_PMOD_GPIO20_PMOD_PXMOD9_SHFT 18
#define HWIO_GPIO20_PMOD_GPIO20_PMOD_PXMOD9_MASK 0x000c0000
#define HWIO_GPIO20_PMOD_GPIO20_PMOD_PXMOD10_SHFT 20
#define HWIO_GPIO20_PMOD_GPIO20_PMOD_PXMOD10_MASK 0x00300000
#define HWIO_GPIO20_PMOD_GPIO20_PMOD_PXMOD11_SHFT 22
#define HWIO_GPIO20_PMOD_GPIO20_PMOD_PXMOD11_MASK 0x00c00000
#define HWIO_GPIO20_PMOD_GPIO20_PMOD_PXMOD12_SHFT 24
#define HWIO_GPIO20_PMOD_GPIO20_PMOD_PXMOD12_MASK 0x03000000
#define HWIO_GPIO20_PMOD_GPIO20_PMOD_PXMOD13_SHFT 26
#define HWIO_GPIO20_PMOD_GPIO20_PMOD_PXMOD13_MASK 0x0c000000
#define HWIO_GPIO20_PMOD_GPIO20_PMOD_PXMOD14_SHFT 28
#define HWIO_GPIO20_PMOD_GPIO20_PMOD_PXMOD14_MASK 0x30000000
#define HWIO_GPIO20_PMOD_GPIO20_PMOD_PXMOD15_SHFT 30
#define HWIO_GPIO20_PMOD_GPIO20_PMOD_PXMOD15_MASK 0xc0000000


//--------

#define HWIO_GPIO20_PEROUT0_ADDR  0xF001144C  
#define HWIO_GPIO20_PEROUT0_GPIO20_PEROUT0_OUTSEL0_SHFT 0
#define HWIO_GPIO20_PEROUT0_GPIO20_PEROUT0_OUTSEL0_MASK 0x0000000f
#define HWIO_GPIO20_PEROUT0_GPIO20_PEROUT0_OUTSEL1_SHFT 4
#define HWIO_GPIO20_PEROUT0_GPIO20_PEROUT0_OUTSEL1_MASK 0x000000f0
#define HWIO_GPIO20_PEROUT0_GPIO20_PEROUT0_OUTSEL2_SHFT 8
#define HWIO_GPIO20_PEROUT0_GPIO20_PEROUT0_OUTSEL2_MASK 0x00000f00
#define HWIO_GPIO20_PEROUT0_GPIO20_PEROUT0_OUTSEL3_SHFT 12
#define HWIO_GPIO20_PEROUT0_GPIO20_PEROUT0_OUTSEL3_MASK 0x0000f000
#define HWIO_GPIO20_PEROUT0_GPIO20_PEROUT0_OUTSEL4_SHFT 16
#define HWIO_GPIO20_PEROUT0_GPIO20_PEROUT0_OUTSEL4_MASK 0x000f0000
#define HWIO_GPIO20_PEROUT0_GPIO20_PEROUT0_OUTSEL5_SHFT 20
#define HWIO_GPIO20_PEROUT0_GPIO20_PEROUT0_OUTSEL5_MASK 0x00f00000
#define HWIO_GPIO20_PEROUT0_GPIO20_PEROUT0_OUTSEL6_SHFT 24
#define HWIO_GPIO20_PEROUT0_GPIO20_PEROUT0_OUTSEL6_MASK 0x0f000000
#define HWIO_GPIO20_PEROUT0_GPIO20_PEROUT0_OUTSEL7_SHFT 28
#define HWIO_GPIO20_PEROUT0_GPIO20_PEROUT0_OUTSEL7_MASK 0xf0000000


//--------

#define HWIO_GPIO20_PEROUT1_ADDR  0xF0011450  
#define HWIO_GPIO20_PEROUT1_GPIO20_PEROUT1_OUTSEL8_SHFT 0
#define HWIO_GPIO20_PEROUT1_GPIO20_PEROUT1_OUTSEL8_MASK 0x0000000f
#define HWIO_GPIO20_PEROUT1_GPIO20_PEROUT1_OUTSEL9_SHFT 4
#define HWIO_GPIO20_PEROUT1_GPIO20_PEROUT1_OUTSEL9_MASK 0x000000f0
#define HWIO_GPIO20_PEROUT1_GPIO20_PEROUT1_OUTSEL10_SHFT 8
#define HWIO_GPIO20_PEROUT1_GPIO20_PEROUT1_OUTSEL10_MASK 0x00000f00
#define HWIO_GPIO20_PEROUT1_GPIO20_PEROUT1_OUTSEL11_SHFT 12
#define HWIO_GPIO20_PEROUT1_GPIO20_PEROUT1_OUTSEL11_MASK 0x0000f000
#define HWIO_GPIO20_PEROUT1_GPIO20_PEROUT1_OUTSEL12_SHFT 16
#define HWIO_GPIO20_PEROUT1_GPIO20_PEROUT1_OUTSEL12_MASK 0x000f0000
#define HWIO_GPIO20_PEROUT1_GPIO20_PEROUT1_OUTSEL13_SHFT 20
#define HWIO_GPIO20_PEROUT1_GPIO20_PEROUT1_OUTSEL13_MASK 0x00f00000
#define HWIO_GPIO20_PEROUT1_GPIO20_PEROUT1_OUTSEL14_SHFT 24
#define HWIO_GPIO20_PEROUT1_GPIO20_PEROUT1_OUTSEL14_MASK 0x0f000000
#define HWIO_GPIO20_PEROUT1_GPIO20_PEROUT1_OUTSEL15_SHFT 28
#define HWIO_GPIO20_PEROUT1_GPIO20_PEROUT1_OUTSEL15_MASK 0xf0000000


//--------

#define HWIO_GPIO20_PDR0_ADDR  0xF0011454  
#define HWIO_GPIO20_PDR0_GPIO20_PDR0_PXPD0_SHFT 0
#define HWIO_GPIO20_PDR0_GPIO20_PDR0_PXPD0_MASK 0x00000003
#define HWIO_GPIO20_PDR0_GPIO20_PDR0_PXPD1_SHFT 4
#define HWIO_GPIO20_PDR0_GPIO20_PDR0_PXPD1_MASK 0x00000030
#define HWIO_GPIO20_PDR0_GPIO20_PDR0_PXPD2_SHFT 8
#define HWIO_GPIO20_PDR0_GPIO20_PDR0_PXPD2_MASK 0x00000300
#define HWIO_GPIO20_PDR0_GPIO20_PDR0_PXPD3_SHFT 12
#define HWIO_GPIO20_PDR0_GPIO20_PDR0_PXPD3_MASK 0x00003000
#define HWIO_GPIO20_PDR0_GPIO20_PDR0_PXPD4_SHFT 16
#define HWIO_GPIO20_PDR0_GPIO20_PDR0_PXPD4_MASK 0x00030000
#define HWIO_GPIO20_PDR0_GPIO20_PDR0_PXPD5_SHFT 20
#define HWIO_GPIO20_PDR0_GPIO20_PDR0_PXPD5_MASK 0x00300000
#define HWIO_GPIO20_PDR0_GPIO20_PDR0_PXPD6_SHFT 24
#define HWIO_GPIO20_PDR0_GPIO20_PDR0_PXPD6_MASK 0x03000000
#define HWIO_GPIO20_PDR0_GPIO20_PDR0_PXPD7_SHFT 28
#define HWIO_GPIO20_PDR0_GPIO20_PDR0_PXPD7_MASK 0x30000000


//--------

#define HWIO_GPIO20_PDR1_ADDR  0xF0011458  
#define HWIO_GPIO20_PDR1_GPIO20_PDR1_PXPD8_SHFT 0
#define HWIO_GPIO20_PDR1_GPIO20_PDR1_PXPD8_MASK 0x00000003
#define HWIO_GPIO20_PDR1_GPIO20_PDR1_PXPD9_SHFT 4
#define HWIO_GPIO20_PDR1_GPIO20_PDR1_PXPD9_MASK 0x00000030
#define HWIO_GPIO20_PDR1_GPIO20_PDR1_PXPD10_SHFT 8
#define HWIO_GPIO20_PDR1_GPIO20_PDR1_PXPD10_MASK 0x00000300
#define HWIO_GPIO20_PDR1_GPIO20_PDR1_PXPD11_SHFT 12
#define HWIO_GPIO20_PDR1_GPIO20_PDR1_PXPD11_MASK 0x00003000
#define HWIO_GPIO20_PDR1_GPIO20_PDR1_PXPD12_SHFT 16
#define HWIO_GPIO20_PDR1_GPIO20_PDR1_PXPD12_MASK 0x00030000
#define HWIO_GPIO20_PDR1_GPIO20_PDR1_PXPD13_SHFT 20
#define HWIO_GPIO20_PDR1_GPIO20_PDR1_PXPD13_MASK 0x00300000
#define HWIO_GPIO20_PDR1_GPIO20_PDR1_PXPD14_SHFT 24
#define HWIO_GPIO20_PDR1_GPIO20_PDR1_PXPD14_MASK 0x03000000
#define HWIO_GPIO20_PDR1_GPIO20_PDR1_PXPD15_SHFT 28
#define HWIO_GPIO20_PDR1_GPIO20_PDR1_PXPD15_MASK 0x30000000


//--------

#define HWIO_GPIO20_SDE_ADDR  0xF001145C  
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEN0_SHFT 0
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEN0_MASK 0x00000001
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEN1_SHFT 1
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEN1_MASK 0x00000002
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEN2_SHFT 2
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEN2_MASK 0x00000004
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEN3_SHFT 3
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEN3_MASK 0x00000008
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEN4_SHFT 4
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEN4_MASK 0x00000010
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEN5_SHFT 5
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEN5_MASK 0x00000020
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEN6_SHFT 6
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEN6_MASK 0x00000040
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEN7_SHFT 7
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEN7_MASK 0x00000080
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEN8_SHFT 8
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEN8_MASK 0x00000100
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEN9_SHFT 9
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEN9_MASK 0x00000200
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEN10_SHFT 10
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEN10_MASK 0x00000400
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEN11_SHFT 11
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEN11_MASK 0x00000800
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEN12_SHFT 12
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEN12_MASK 0x00001000
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEN13_SHFT 13
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEN13_MASK 0x00002000
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEN14_SHFT 14
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEN14_MASK 0x00004000
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEN15_SHFT 15
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEN15_MASK 0x00008000
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEF0_SHFT 16
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEF0_MASK 0x00010000
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEF1_SHFT 17
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEF1_MASK 0x00020000
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEF2_SHFT 18
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEF2_MASK 0x00040000
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEF3_SHFT 19
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEF3_MASK 0x00080000
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEF4_SHFT 20
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEF4_MASK 0x00100000
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEF5_SHFT 21
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEF5_MASK 0x00200000
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEF6_SHFT 22
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEF6_MASK 0x00400000
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEF7_SHFT 23
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEF7_MASK 0x00800000
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEF8_SHFT 24
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEF8_MASK 0x01000000
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEF9_SHFT 25
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEF9_MASK 0x02000000
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEF10_SHFT 26
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEF10_MASK 0x04000000
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEF11_SHFT 27
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEF11_MASK 0x08000000
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEF12_SHFT 28
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEF12_MASK 0x10000000
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEF13_SHFT 29
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEF13_MASK 0x20000000
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEF14_SHFT 30
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEF14_MASK 0x40000000
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEF15_SHFT 31
#define HWIO_GPIO20_SDE_GPIO20_SDE_SDEF15_MASK 0x80000000


//--------

#define HWIO_GPIO20_SDCTL_ADDR  0xF0011460  
#define HWIO_GPIO20_SDCTL_GPIO20_SDCTL_SWTRIG_SHFT 0
#define HWIO_GPIO20_SDCTL_GPIO20_SDCTL_SWTRIG_MASK 0x00000001
#define HWIO_GPIO20_SDCTL_GPIO20_SDCTL_LINKEN_SHFT 1
#define HWIO_GPIO20_SDCTL_GPIO20_SDCTL_LINKEN_MASK 0x00000002
#define HWIO_GPIO20_SDCTL_GPIO20_SDCTL_PSDEF_SHFT 2
#define HWIO_GPIO20_SDCTL_GPIO20_SDCTL_PSDEF_MASK 0x00000004


//--------

#define HWIO_GPIO20_ESR_ADDR  0xF0011464  
#define HWIO_GPIO20_ESR_GPIO20_ESR_EN0_SHFT 0
#define HWIO_GPIO20_ESR_GPIO20_ESR_EN0_MASK 0x00000001
#define HWIO_GPIO20_ESR_GPIO20_ESR_EN1_SHFT 1
#define HWIO_GPIO20_ESR_GPIO20_ESR_EN1_MASK 0x00000002
#define HWIO_GPIO20_ESR_GPIO20_ESR_EN2_SHFT 2
#define HWIO_GPIO20_ESR_GPIO20_ESR_EN2_MASK 0x00000004
#define HWIO_GPIO20_ESR_GPIO20_ESR_EN3_SHFT 3
#define HWIO_GPIO20_ESR_GPIO20_ESR_EN3_MASK 0x00000008
#define HWIO_GPIO20_ESR_GPIO20_ESR_EN4_SHFT 4
#define HWIO_GPIO20_ESR_GPIO20_ESR_EN4_MASK 0x00000010
#define HWIO_GPIO20_ESR_GPIO20_ESR_EN5_SHFT 5
#define HWIO_GPIO20_ESR_GPIO20_ESR_EN5_MASK 0x00000020
#define HWIO_GPIO20_ESR_GPIO20_ESR_EN6_SHFT 6
#define HWIO_GPIO20_ESR_GPIO20_ESR_EN6_MASK 0x00000040
#define HWIO_GPIO20_ESR_GPIO20_ESR_EN7_SHFT 7
#define HWIO_GPIO20_ESR_GPIO20_ESR_EN7_MASK 0x00000080
#define HWIO_GPIO20_ESR_GPIO20_ESR_EN8_SHFT 8
#define HWIO_GPIO20_ESR_GPIO20_ESR_EN8_MASK 0x00000100
#define HWIO_GPIO20_ESR_GPIO20_ESR_EN9_SHFT 9
#define HWIO_GPIO20_ESR_GPIO20_ESR_EN9_MASK 0x00000200
#define HWIO_GPIO20_ESR_GPIO20_ESR_EN10_SHFT 10
#define HWIO_GPIO20_ESR_GPIO20_ESR_EN10_MASK 0x00000400
#define HWIO_GPIO20_ESR_GPIO20_ESR_EN11_SHFT 11
#define HWIO_GPIO20_ESR_GPIO20_ESR_EN11_MASK 0x00000800
#define HWIO_GPIO20_ESR_GPIO20_ESR_EN12_SHFT 12
#define HWIO_GPIO20_ESR_GPIO20_ESR_EN12_MASK 0x00001000
#define HWIO_GPIO20_ESR_GPIO20_ESR_EN13_SHFT 13
#define HWIO_GPIO20_ESR_GPIO20_ESR_EN13_MASK 0x00002000
#define HWIO_GPIO20_ESR_GPIO20_ESR_EN14_SHFT 14
#define HWIO_GPIO20_ESR_GPIO20_ESR_EN14_MASK 0x00004000
#define HWIO_GPIO20_ESR_GPIO20_ESR_EN15_SHFT 15
#define HWIO_GPIO20_ESR_GPIO20_ESR_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO20_LOCK_ADDR  0xF0011468  
#define HWIO_GPIO20_LOCK_GPIO20_LOCK_P0LCK_SHFT 0
#define HWIO_GPIO20_LOCK_GPIO20_LOCK_P0LCK_MASK 0x00000001
#define HWIO_GPIO20_LOCK_GPIO20_LOCK_P1LCK_SHFT 1
#define HWIO_GPIO20_LOCK_GPIO20_LOCK_P1LCK_MASK 0x00000002
#define HWIO_GPIO20_LOCK_GPIO20_LOCK_P2LCK_SHFT 2
#define HWIO_GPIO20_LOCK_GPIO20_LOCK_P2LCK_MASK 0x00000004
#define HWIO_GPIO20_LOCK_GPIO20_LOCK_P3LCK_SHFT 3
#define HWIO_GPIO20_LOCK_GPIO20_LOCK_P3LCK_MASK 0x00000008
#define HWIO_GPIO20_LOCK_GPIO20_LOCK_P4LCK_SHFT 4
#define HWIO_GPIO20_LOCK_GPIO20_LOCK_P4LCK_MASK 0x00000010
#define HWIO_GPIO20_LOCK_GPIO20_LOCK_P5LCK_SHFT 5
#define HWIO_GPIO20_LOCK_GPIO20_LOCK_P5LCK_MASK 0x00000020
#define HWIO_GPIO20_LOCK_GPIO20_LOCK_P6LCK_SHFT 6
#define HWIO_GPIO20_LOCK_GPIO20_LOCK_P6LCK_MASK 0x00000040
#define HWIO_GPIO20_LOCK_GPIO20_LOCK_P7LCK_SHFT 7
#define HWIO_GPIO20_LOCK_GPIO20_LOCK_P7LCK_MASK 0x00000080
#define HWIO_GPIO20_LOCK_GPIO20_LOCK_P8LCK_SHFT 8
#define HWIO_GPIO20_LOCK_GPIO20_LOCK_P8LCK_MASK 0x00000100
#define HWIO_GPIO20_LOCK_GPIO20_LOCK_P9LCK_SHFT 9
#define HWIO_GPIO20_LOCK_GPIO20_LOCK_P9LCK_MASK 0x00000200
#define HWIO_GPIO20_LOCK_GPIO20_LOCK_P10LCK_SHFT 10
#define HWIO_GPIO20_LOCK_GPIO20_LOCK_P10LCK_MASK 0x00000400
#define HWIO_GPIO20_LOCK_GPIO20_LOCK_P11LCK_SHFT 11
#define HWIO_GPIO20_LOCK_GPIO20_LOCK_P11LCK_MASK 0x00000800
#define HWIO_GPIO20_LOCK_GPIO20_LOCK_P12LCK_SHFT 12
#define HWIO_GPIO20_LOCK_GPIO20_LOCK_P12LCK_MASK 0x00001000
#define HWIO_GPIO20_LOCK_GPIO20_LOCK_P13LCK_SHFT 13
#define HWIO_GPIO20_LOCK_GPIO20_LOCK_P13LCK_MASK 0x00002000
#define HWIO_GPIO20_LOCK_GPIO20_LOCK_P14LCK_SHFT 14
#define HWIO_GPIO20_LOCK_GPIO20_LOCK_P14LCK_MASK 0x00004000
#define HWIO_GPIO20_LOCK_GPIO20_LOCK_P15LCK_SHFT 15
#define HWIO_GPIO20_LOCK_GPIO20_LOCK_P15LCK_MASK 0x00008000
#define HWIO_GPIO20_LOCK_GPIO20_LOCK_PXLCKKEY_SHFT 16
#define HWIO_GPIO20_LOCK_GPIO20_LOCK_PXLCKKEY_MASK 0xffff0000


//--------

#define HWIO_GPIO20_SDETRMOD_ADDR  0xF001146C  
#define HWIO_GPIO20_SDETRMOD_GPIO20_SDETRMOD_TGSEL0_SHFT 0
#define HWIO_GPIO20_SDETRMOD_GPIO20_SDETRMOD_TGSEL0_MASK 0x00000001
#define HWIO_GPIO20_SDETRMOD_GPIO20_SDETRMOD_TGSEL1_SHFT 1
#define HWIO_GPIO20_SDETRMOD_GPIO20_SDETRMOD_TGSEL1_MASK 0x00000002
#define HWIO_GPIO20_SDETRMOD_GPIO20_SDETRMOD_TGSEL2_SHFT 2
#define HWIO_GPIO20_SDETRMOD_GPIO20_SDETRMOD_TGSEL2_MASK 0x00000004
#define HWIO_GPIO20_SDETRMOD_GPIO20_SDETRMOD_TGSEL3_SHFT 3
#define HWIO_GPIO20_SDETRMOD_GPIO20_SDETRMOD_TGSEL3_MASK 0x00000008
#define HWIO_GPIO20_SDETRMOD_GPIO20_SDETRMOD_TGSEL4_SHFT 4
#define HWIO_GPIO20_SDETRMOD_GPIO20_SDETRMOD_TGSEL4_MASK 0x00000010
#define HWIO_GPIO20_SDETRMOD_GPIO20_SDETRMOD_TGSEL5_SHFT 5
#define HWIO_GPIO20_SDETRMOD_GPIO20_SDETRMOD_TGSEL5_MASK 0x00000020
#define HWIO_GPIO20_SDETRMOD_GPIO20_SDETRMOD_TGSEL6_SHFT 6
#define HWIO_GPIO20_SDETRMOD_GPIO20_SDETRMOD_TGSEL6_MASK 0x00000040
#define HWIO_GPIO20_SDETRMOD_GPIO20_SDETRMOD_TGSEL7_SHFT 7
#define HWIO_GPIO20_SDETRMOD_GPIO20_SDETRMOD_TGSEL7_MASK 0x00000080
#define HWIO_GPIO20_SDETRMOD_GPIO20_SDETRMOD_TGSEL8_SHFT 8
#define HWIO_GPIO20_SDETRMOD_GPIO20_SDETRMOD_TGSEL8_MASK 0x00000100
#define HWIO_GPIO20_SDETRMOD_GPIO20_SDETRMOD_TGSEL9_SHFT 9
#define HWIO_GPIO20_SDETRMOD_GPIO20_SDETRMOD_TGSEL9_MASK 0x00000200
#define HWIO_GPIO20_SDETRMOD_GPIO20_SDETRMOD_TGSEL10_SHFT 10
#define HWIO_GPIO20_SDETRMOD_GPIO20_SDETRMOD_TGSEL10_MASK 0x00000400
#define HWIO_GPIO20_SDETRMOD_GPIO20_SDETRMOD_TGSEL11_SHFT 11
#define HWIO_GPIO20_SDETRMOD_GPIO20_SDETRMOD_TGSEL11_MASK 0x00000800
#define HWIO_GPIO20_SDETRMOD_GPIO20_SDETRMOD_TGSEL12_SHFT 12
#define HWIO_GPIO20_SDETRMOD_GPIO20_SDETRMOD_TGSEL12_MASK 0x00001000
#define HWIO_GPIO20_SDETRMOD_GPIO20_SDETRMOD_TGSEL13_SHFT 13
#define HWIO_GPIO20_SDETRMOD_GPIO20_SDETRMOD_TGSEL13_MASK 0x00002000
#define HWIO_GPIO20_SDETRMOD_GPIO20_SDETRMOD_TGSEL14_SHFT 14
#define HWIO_GPIO20_SDETRMOD_GPIO20_SDETRMOD_TGSEL14_MASK 0x00004000
#define HWIO_GPIO20_SDETRMOD_GPIO20_SDETRMOD_TGSEL15_SHFT 15
#define HWIO_GPIO20_SDETRMOD_GPIO20_SDETRMOD_TGSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO20_PCSR_ADDR  0xF0011470  
#define HWIO_GPIO20_PCSR_GPIO20_PCSR_SEL0_SHFT 0
#define HWIO_GPIO20_PCSR_GPIO20_PCSR_SEL0_MASK 0x00000001
#define HWIO_GPIO20_PCSR_GPIO20_PCSR_SEL1_SHFT 1
#define HWIO_GPIO20_PCSR_GPIO20_PCSR_SEL1_MASK 0x00000002
#define HWIO_GPIO20_PCSR_GPIO20_PCSR_SEL2_SHFT 2
#define HWIO_GPIO20_PCSR_GPIO20_PCSR_SEL2_MASK 0x00000004
#define HWIO_GPIO20_PCSR_GPIO20_PCSR_SEL3_SHFT 3
#define HWIO_GPIO20_PCSR_GPIO20_PCSR_SEL3_MASK 0x00000008
#define HWIO_GPIO20_PCSR_GPIO20_PCSR_SEL4_SHFT 4
#define HWIO_GPIO20_PCSR_GPIO20_PCSR_SEL4_MASK 0x00000010
#define HWIO_GPIO20_PCSR_GPIO20_PCSR_SEL5_SHFT 5
#define HWIO_GPIO20_PCSR_GPIO20_PCSR_SEL5_MASK 0x00000020
#define HWIO_GPIO20_PCSR_GPIO20_PCSR_SEL6_SHFT 6
#define HWIO_GPIO20_PCSR_GPIO20_PCSR_SEL6_MASK 0x00000040
#define HWIO_GPIO20_PCSR_GPIO20_PCSR_SEL7_SHFT 7
#define HWIO_GPIO20_PCSR_GPIO20_PCSR_SEL7_MASK 0x00000080
#define HWIO_GPIO20_PCSR_GPIO20_PCSR_SEL8_SHFT 8
#define HWIO_GPIO20_PCSR_GPIO20_PCSR_SEL8_MASK 0x00000100
#define HWIO_GPIO20_PCSR_GPIO20_PCSR_SEL9_SHFT 9
#define HWIO_GPIO20_PCSR_GPIO20_PCSR_SEL9_MASK 0x00000200
#define HWIO_GPIO20_PCSR_GPIO20_PCSR_SEL10_SHFT 10
#define HWIO_GPIO20_PCSR_GPIO20_PCSR_SEL10_MASK 0x00000400
#define HWIO_GPIO20_PCSR_GPIO20_PCSR_SEL11_SHFT 11
#define HWIO_GPIO20_PCSR_GPIO20_PCSR_SEL11_MASK 0x00000800
#define HWIO_GPIO20_PCSR_GPIO20_PCSR_SEL12_SHFT 12
#define HWIO_GPIO20_PCSR_GPIO20_PCSR_SEL12_MASK 0x00001000
#define HWIO_GPIO20_PCSR_GPIO20_PCSR_SEL13_SHFT 13
#define HWIO_GPIO20_PCSR_GPIO20_PCSR_SEL13_MASK 0x00002000
#define HWIO_GPIO20_PCSR_GPIO20_PCSR_SEL14_SHFT 14
#define HWIO_GPIO20_PCSR_GPIO20_PCSR_SEL14_MASK 0x00004000
#define HWIO_GPIO20_PCSR_GPIO20_PCSR_SEL15_SHFT 15
#define HWIO_GPIO20_PCSR_GPIO20_PCSR_SEL15_MASK 0x00008000


//--------

#define HWIO_GPIO20_INEN_ADDR  0xF0011474  
#define HWIO_GPIO20_INEN_GPIO20_INEN_EN0_SHFT 0
#define HWIO_GPIO20_INEN_GPIO20_INEN_EN0_MASK 0x00000001
#define HWIO_GPIO20_INEN_GPIO20_INEN_EN1_SHFT 1
#define HWIO_GPIO20_INEN_GPIO20_INEN_EN1_MASK 0x00000002
#define HWIO_GPIO20_INEN_GPIO20_INEN_EN2_SHFT 2
#define HWIO_GPIO20_INEN_GPIO20_INEN_EN2_MASK 0x00000004
#define HWIO_GPIO20_INEN_GPIO20_INEN_EN3_SHFT 3
#define HWIO_GPIO20_INEN_GPIO20_INEN_EN3_MASK 0x00000008
#define HWIO_GPIO20_INEN_GPIO20_INEN_EN4_SHFT 4
#define HWIO_GPIO20_INEN_GPIO20_INEN_EN4_MASK 0x00000010
#define HWIO_GPIO20_INEN_GPIO20_INEN_EN5_SHFT 5
#define HWIO_GPIO20_INEN_GPIO20_INEN_EN5_MASK 0x00000020
#define HWIO_GPIO20_INEN_GPIO20_INEN_EN6_SHFT 6
#define HWIO_GPIO20_INEN_GPIO20_INEN_EN6_MASK 0x00000040
#define HWIO_GPIO20_INEN_GPIO20_INEN_EN7_SHFT 7
#define HWIO_GPIO20_INEN_GPIO20_INEN_EN7_MASK 0x00000080
#define HWIO_GPIO20_INEN_GPIO20_INEN_EN8_SHFT 8
#define HWIO_GPIO20_INEN_GPIO20_INEN_EN8_MASK 0x00000100
#define HWIO_GPIO20_INEN_GPIO20_INEN_EN9_SHFT 9
#define HWIO_GPIO20_INEN_GPIO20_INEN_EN9_MASK 0x00000200
#define HWIO_GPIO20_INEN_GPIO20_INEN_EN10_SHFT 10
#define HWIO_GPIO20_INEN_GPIO20_INEN_EN10_MASK 0x00000400
#define HWIO_GPIO20_INEN_GPIO20_INEN_EN11_SHFT 11
#define HWIO_GPIO20_INEN_GPIO20_INEN_EN11_MASK 0x00000800
#define HWIO_GPIO20_INEN_GPIO20_INEN_EN12_SHFT 12
#define HWIO_GPIO20_INEN_GPIO20_INEN_EN12_MASK 0x00001000
#define HWIO_GPIO20_INEN_GPIO20_INEN_EN13_SHFT 13
#define HWIO_GPIO20_INEN_GPIO20_INEN_EN13_MASK 0x00002000
#define HWIO_GPIO20_INEN_GPIO20_INEN_EN14_SHFT 14
#define HWIO_GPIO20_INEN_GPIO20_INEN_EN14_MASK 0x00004000
#define HWIO_GPIO20_INEN_GPIO20_INEN_EN15_SHFT 15
#define HWIO_GPIO20_INEN_GPIO20_INEN_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO20_PUDRST_ADDR  0xF0011478  
#define HWIO_GPIO20_PUDRST_GPIO20_PUDRST_PDSEL0_SHFT 0
#define HWIO_GPIO20_PUDRST_GPIO20_PUDRST_PDSEL0_MASK 0x00000001
#define HWIO_GPIO20_PUDRST_GPIO20_PUDRST_PDSEL1_SHFT 1
#define HWIO_GPIO20_PUDRST_GPIO20_PUDRST_PDSEL1_MASK 0x00000002
#define HWIO_GPIO20_PUDRST_GPIO20_PUDRST_PDSEL2_SHFT 2
#define HWIO_GPIO20_PUDRST_GPIO20_PUDRST_PDSEL2_MASK 0x00000004
#define HWIO_GPIO20_PUDRST_GPIO20_PUDRST_PDSEL3_SHFT 3
#define HWIO_GPIO20_PUDRST_GPIO20_PUDRST_PDSEL3_MASK 0x00000008
#define HWIO_GPIO20_PUDRST_GPIO20_PUDRST_PDSEL4_SHFT 4
#define HWIO_GPIO20_PUDRST_GPIO20_PUDRST_PDSEL4_MASK 0x00000010
#define HWIO_GPIO20_PUDRST_GPIO20_PUDRST_PDSEL5_SHFT 5
#define HWIO_GPIO20_PUDRST_GPIO20_PUDRST_PDSEL5_MASK 0x00000020
#define HWIO_GPIO20_PUDRST_GPIO20_PUDRST_PDSEL6_SHFT 6
#define HWIO_GPIO20_PUDRST_GPIO20_PUDRST_PDSEL6_MASK 0x00000040
#define HWIO_GPIO20_PUDRST_GPIO20_PUDRST_PDSEL7_SHFT 7
#define HWIO_GPIO20_PUDRST_GPIO20_PUDRST_PDSEL7_MASK 0x00000080
#define HWIO_GPIO20_PUDRST_GPIO20_PUDRST_PDSEL8_SHFT 8
#define HWIO_GPIO20_PUDRST_GPIO20_PUDRST_PDSEL8_MASK 0x00000100
#define HWIO_GPIO20_PUDRST_GPIO20_PUDRST_PDSEL9_SHFT 9
#define HWIO_GPIO20_PUDRST_GPIO20_PUDRST_PDSEL9_MASK 0x00000200
#define HWIO_GPIO20_PUDRST_GPIO20_PUDRST_PDSEL10_SHFT 10
#define HWIO_GPIO20_PUDRST_GPIO20_PUDRST_PDSEL10_MASK 0x00000400
#define HWIO_GPIO20_PUDRST_GPIO20_PUDRST_PDSEL11_SHFT 11
#define HWIO_GPIO20_PUDRST_GPIO20_PUDRST_PDSEL11_MASK 0x00000800
#define HWIO_GPIO20_PUDRST_GPIO20_PUDRST_PDSEL12_SHFT 12
#define HWIO_GPIO20_PUDRST_GPIO20_PUDRST_PDSEL12_MASK 0x00001000
#define HWIO_GPIO20_PUDRST_GPIO20_PUDRST_PDSEL13_SHFT 13
#define HWIO_GPIO20_PUDRST_GPIO20_PUDRST_PDSEL13_MASK 0x00002000
#define HWIO_GPIO20_PUDRST_GPIO20_PUDRST_PDSEL14_SHFT 14
#define HWIO_GPIO20_PUDRST_GPIO20_PUDRST_PDSEL14_MASK 0x00004000
#define HWIO_GPIO20_PUDRST_GPIO20_PUDRST_PDSEL15_SHFT 15
#define HWIO_GPIO20_PUDRST_GPIO20_PUDRST_PDSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO21_INFO_ADDR  0xF0011500  
#define HWIO_GPIO21_INFO_GPIO21_INFO_MODREV_SHFT 0
#define HWIO_GPIO21_INFO_GPIO21_INFO_MODREV_MASK 0x000000ff
#define HWIO_GPIO21_INFO_GPIO21_INFO_MODTYPE_SHFT 8
#define HWIO_GPIO21_INFO_GPIO21_INFO_MODTYPE_MASK 0x0000ff00
#define HWIO_GPIO21_INFO_GPIO21_INFO_MODNUMBER_SHFT 16
#define HWIO_GPIO21_INFO_GPIO21_INFO_MODNUMBER_MASK 0xffff0000


//--------

#define HWIO_GPIO21_ACES0_ADDR  0xF0011504  
#define HWIO_GPIO21_ACES0_GPIO21_ACES0_EN0_SHFT 0
#define HWIO_GPIO21_ACES0_GPIO21_ACES0_EN0_MASK 0x00000001
#define HWIO_GPIO21_ACES0_GPIO21_ACES0_EN1_SHFT 1
#define HWIO_GPIO21_ACES0_GPIO21_ACES0_EN1_MASK 0x00000002
#define HWIO_GPIO21_ACES0_GPIO21_ACES0_EN2_SHFT 2
#define HWIO_GPIO21_ACES0_GPIO21_ACES0_EN2_MASK 0x00000004
#define HWIO_GPIO21_ACES0_GPIO21_ACES0_EN3_SHFT 3
#define HWIO_GPIO21_ACES0_GPIO21_ACES0_EN3_MASK 0x00000008
#define HWIO_GPIO21_ACES0_GPIO21_ACES0_EN4_SHFT 4
#define HWIO_GPIO21_ACES0_GPIO21_ACES0_EN4_MASK 0x00000010
#define HWIO_GPIO21_ACES0_GPIO21_ACES0_EN5_SHFT 5
#define HWIO_GPIO21_ACES0_GPIO21_ACES0_EN5_MASK 0x00000020
#define HWIO_GPIO21_ACES0_GPIO21_ACES0_EN6_SHFT 6
#define HWIO_GPIO21_ACES0_GPIO21_ACES0_EN6_MASK 0x00000040
#define HWIO_GPIO21_ACES0_GPIO21_ACES0_EN7_SHFT 7
#define HWIO_GPIO21_ACES0_GPIO21_ACES0_EN7_MASK 0x00000080
#define HWIO_GPIO21_ACES0_GPIO21_ACES0_EN8_SHFT 8
#define HWIO_GPIO21_ACES0_GPIO21_ACES0_EN8_MASK 0x00000100
#define HWIO_GPIO21_ACES0_GPIO21_ACES0_EN9_SHFT 9
#define HWIO_GPIO21_ACES0_GPIO21_ACES0_EN9_MASK 0x00000200
#define HWIO_GPIO21_ACES0_GPIO21_ACES0_EN10_SHFT 10
#define HWIO_GPIO21_ACES0_GPIO21_ACES0_EN10_MASK 0x00000400
#define HWIO_GPIO21_ACES0_GPIO21_ACES0_EN11_SHFT 11
#define HWIO_GPIO21_ACES0_GPIO21_ACES0_EN11_MASK 0x00000800
#define HWIO_GPIO21_ACES0_GPIO21_ACES0_EN12_SHFT 12
#define HWIO_GPIO21_ACES0_GPIO21_ACES0_EN12_MASK 0x00001000
#define HWIO_GPIO21_ACES0_GPIO21_ACES0_EN13_SHFT 13
#define HWIO_GPIO21_ACES0_GPIO21_ACES0_EN13_MASK 0x00002000
#define HWIO_GPIO21_ACES0_GPIO21_ACES0_EN14_SHFT 14
#define HWIO_GPIO21_ACES0_GPIO21_ACES0_EN14_MASK 0x00004000
#define HWIO_GPIO21_ACES0_GPIO21_ACES0_EN15_SHFT 15
#define HWIO_GPIO21_ACES0_GPIO21_ACES0_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO21_ACES1_ADDR  0xF0011508  


//--------

#define HWIO_GPIO21_PIR_ADDR  0xF001150C  
#define HWIO_GPIO21_PIR_GPIO21_PIR_PXPIR0_SHFT 0
#define HWIO_GPIO21_PIR_GPIO21_PIR_PXPIR0_MASK 0x00000001
#define HWIO_GPIO21_PIR_GPIO21_PIR_PXPIR1_SHFT 1
#define HWIO_GPIO21_PIR_GPIO21_PIR_PXPIR1_MASK 0x00000002
#define HWIO_GPIO21_PIR_GPIO21_PIR_PXPIR2_SHFT 2
#define HWIO_GPIO21_PIR_GPIO21_PIR_PXPIR2_MASK 0x00000004
#define HWIO_GPIO21_PIR_GPIO21_PIR_PXPIR3_SHFT 3
#define HWIO_GPIO21_PIR_GPIO21_PIR_PXPIR3_MASK 0x00000008
#define HWIO_GPIO21_PIR_GPIO21_PIR_PXPIR4_SHFT 4
#define HWIO_GPIO21_PIR_GPIO21_PIR_PXPIR4_MASK 0x00000010
#define HWIO_GPIO21_PIR_GPIO21_PIR_PXPIR5_SHFT 5
#define HWIO_GPIO21_PIR_GPIO21_PIR_PXPIR5_MASK 0x00000020
#define HWIO_GPIO21_PIR_GPIO21_PIR_PXPIR6_SHFT 6
#define HWIO_GPIO21_PIR_GPIO21_PIR_PXPIR6_MASK 0x00000040
#define HWIO_GPIO21_PIR_GPIO21_PIR_PXPIR7_SHFT 7
#define HWIO_GPIO21_PIR_GPIO21_PIR_PXPIR7_MASK 0x00000080
#define HWIO_GPIO21_PIR_GPIO21_PIR_PXPIR8_SHFT 8
#define HWIO_GPIO21_PIR_GPIO21_PIR_PXPIR8_MASK 0x00000100
#define HWIO_GPIO21_PIR_GPIO21_PIR_PXPIR9_SHFT 9
#define HWIO_GPIO21_PIR_GPIO21_PIR_PXPIR9_MASK 0x00000200
#define HWIO_GPIO21_PIR_GPIO21_PIR_PXPIR10_SHFT 10
#define HWIO_GPIO21_PIR_GPIO21_PIR_PXPIR10_MASK 0x00000400
#define HWIO_GPIO21_PIR_GPIO21_PIR_PXPIR11_SHFT 11
#define HWIO_GPIO21_PIR_GPIO21_PIR_PXPIR11_MASK 0x00000800
#define HWIO_GPIO21_PIR_GPIO21_PIR_PXPIR12_SHFT 12
#define HWIO_GPIO21_PIR_GPIO21_PIR_PXPIR12_MASK 0x00001000
#define HWIO_GPIO21_PIR_GPIO21_PIR_PXPIR13_SHFT 13
#define HWIO_GPIO21_PIR_GPIO21_PIR_PXPIR13_MASK 0x00002000
#define HWIO_GPIO21_PIR_GPIO21_PIR_PXPIR14_SHFT 14
#define HWIO_GPIO21_PIR_GPIO21_PIR_PXPIR14_MASK 0x00004000
#define HWIO_GPIO21_PIR_GPIO21_PIR_PXPIR15_SHFT 15
#define HWIO_GPIO21_PIR_GPIO21_PIR_PXPIR15_MASK 0x00008000


//--------

#define HWIO_GPIO21_POR_ADDR  0xF0011510  
#define HWIO_GPIO21_POR_GPIO21_POR_PXPOR0_SHFT 0
#define HWIO_GPIO21_POR_GPIO21_POR_PXPOR0_MASK 0x00000001
#define HWIO_GPIO21_POR_GPIO21_POR_PXPOR1_SHFT 1
#define HWIO_GPIO21_POR_GPIO21_POR_PXPOR1_MASK 0x00000002
#define HWIO_GPIO21_POR_GPIO21_POR_PXPOR2_SHFT 2
#define HWIO_GPIO21_POR_GPIO21_POR_PXPOR2_MASK 0x00000004
#define HWIO_GPIO21_POR_GPIO21_POR_PXPOR3_SHFT 3
#define HWIO_GPIO21_POR_GPIO21_POR_PXPOR3_MASK 0x00000008
#define HWIO_GPIO21_POR_GPIO21_POR_PXPOR4_SHFT 4
#define HWIO_GPIO21_POR_GPIO21_POR_PXPOR4_MASK 0x00000010
#define HWIO_GPIO21_POR_GPIO21_POR_PXPOR5_SHFT 5
#define HWIO_GPIO21_POR_GPIO21_POR_PXPOR5_MASK 0x00000020
#define HWIO_GPIO21_POR_GPIO21_POR_PXPOR6_SHFT 6
#define HWIO_GPIO21_POR_GPIO21_POR_PXPOR6_MASK 0x00000040
#define HWIO_GPIO21_POR_GPIO21_POR_PXPOR7_SHFT 7
#define HWIO_GPIO21_POR_GPIO21_POR_PXPOR7_MASK 0x00000080
#define HWIO_GPIO21_POR_GPIO21_POR_PXPOR8_SHFT 8
#define HWIO_GPIO21_POR_GPIO21_POR_PXPOR8_MASK 0x00000100
#define HWIO_GPIO21_POR_GPIO21_POR_PXPOR9_SHFT 9
#define HWIO_GPIO21_POR_GPIO21_POR_PXPOR9_MASK 0x00000200
#define HWIO_GPIO21_POR_GPIO21_POR_PXPOR10_SHFT 10
#define HWIO_GPIO21_POR_GPIO21_POR_PXPOR10_MASK 0x00000400
#define HWIO_GPIO21_POR_GPIO21_POR_PXPOR11_SHFT 11
#define HWIO_GPIO21_POR_GPIO21_POR_PXPOR11_MASK 0x00000800
#define HWIO_GPIO21_POR_GPIO21_POR_PXPOR12_SHFT 12
#define HWIO_GPIO21_POR_GPIO21_POR_PXPOR12_MASK 0x00001000
#define HWIO_GPIO21_POR_GPIO21_POR_PXPOR13_SHFT 13
#define HWIO_GPIO21_POR_GPIO21_POR_PXPOR13_MASK 0x00002000
#define HWIO_GPIO21_POR_GPIO21_POR_PXPOR14_SHFT 14
#define HWIO_GPIO21_POR_GPIO21_POR_PXPOR14_MASK 0x00004000
#define HWIO_GPIO21_POR_GPIO21_POR_PXPOR15_SHFT 15
#define HWIO_GPIO21_POR_GPIO21_POR_PXPOR15_MASK 0x00008000


//--------

#define HWIO_GPIO21_POSCR_ADDR  0xF0011514  
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PS0_SHFT 0
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PS0_MASK 0x00000001
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PS1_SHFT 1
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PS1_MASK 0x00000002
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PS2_SHFT 2
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PS2_MASK 0x00000004
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PS3_SHFT 3
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PS3_MASK 0x00000008
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PS4_SHFT 4
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PS4_MASK 0x00000010
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PS5_SHFT 5
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PS5_MASK 0x00000020
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PS6_SHFT 6
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PS6_MASK 0x00000040
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PS7_SHFT 7
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PS7_MASK 0x00000080
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PS8_SHFT 8
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PS8_MASK 0x00000100
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PS9_SHFT 9
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PS9_MASK 0x00000200
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PS10_SHFT 10
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PS10_MASK 0x00000400
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PS11_SHFT 11
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PS11_MASK 0x00000800
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PS12_SHFT 12
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PS12_MASK 0x00001000
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PS13_SHFT 13
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PS13_MASK 0x00002000
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PS14_SHFT 14
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PS14_MASK 0x00004000
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PS15_SHFT 15
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PS15_MASK 0x00008000
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PC0_SHFT 16
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PC0_MASK 0x00010000
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PC1_SHFT 17
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PC1_MASK 0x00020000
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PC2_SHFT 18
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PC2_MASK 0x00040000
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PC3_SHFT 19
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PC3_MASK 0x00080000
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PC4_SHFT 20
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PC4_MASK 0x00100000
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PC5_SHFT 21
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PC5_MASK 0x00200000
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PC6_SHFT 22
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PC6_MASK 0x00400000
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PC7_SHFT 23
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PC7_MASK 0x00800000
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PC8_SHFT 24
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PC8_MASK 0x01000000
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PC9_SHFT 25
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PC9_MASK 0x02000000
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PC10_SHFT 26
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PC10_MASK 0x04000000
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PC11_SHFT 27
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PC11_MASK 0x08000000
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PC12_SHFT 28
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PC12_MASK 0x10000000
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PC13_SHFT 29
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PC13_MASK 0x20000000
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PC14_SHFT 30
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PC14_MASK 0x40000000
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PC15_SHFT 31
#define HWIO_GPIO21_POSCR_GPIO21_POSCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO21_POSR_ADDR  0xF0011518  
#define HWIO_GPIO21_POSR_GPIO21_POSR_PS0_SHFT 0
#define HWIO_GPIO21_POSR_GPIO21_POSR_PS0_MASK 0x00000001
#define HWIO_GPIO21_POSR_GPIO21_POSR_PS1_SHFT 1
#define HWIO_GPIO21_POSR_GPIO21_POSR_PS1_MASK 0x00000002
#define HWIO_GPIO21_POSR_GPIO21_POSR_PS2_SHFT 2
#define HWIO_GPIO21_POSR_GPIO21_POSR_PS2_MASK 0x00000004
#define HWIO_GPIO21_POSR_GPIO21_POSR_PS3_SHFT 3
#define HWIO_GPIO21_POSR_GPIO21_POSR_PS3_MASK 0x00000008
#define HWIO_GPIO21_POSR_GPIO21_POSR_PS4_SHFT 4
#define HWIO_GPIO21_POSR_GPIO21_POSR_PS4_MASK 0x00000010
#define HWIO_GPIO21_POSR_GPIO21_POSR_PS5_SHFT 5
#define HWIO_GPIO21_POSR_GPIO21_POSR_PS5_MASK 0x00000020
#define HWIO_GPIO21_POSR_GPIO21_POSR_PS6_SHFT 6
#define HWIO_GPIO21_POSR_GPIO21_POSR_PS6_MASK 0x00000040
#define HWIO_GPIO21_POSR_GPIO21_POSR_PS7_SHFT 7
#define HWIO_GPIO21_POSR_GPIO21_POSR_PS7_MASK 0x00000080
#define HWIO_GPIO21_POSR_GPIO21_POSR_PS8_SHFT 8
#define HWIO_GPIO21_POSR_GPIO21_POSR_PS8_MASK 0x00000100
#define HWIO_GPIO21_POSR_GPIO21_POSR_PS9_SHFT 9
#define HWIO_GPIO21_POSR_GPIO21_POSR_PS9_MASK 0x00000200
#define HWIO_GPIO21_POSR_GPIO21_POSR_PS10_SHFT 10
#define HWIO_GPIO21_POSR_GPIO21_POSR_PS10_MASK 0x00000400
#define HWIO_GPIO21_POSR_GPIO21_POSR_PS11_SHFT 11
#define HWIO_GPIO21_POSR_GPIO21_POSR_PS11_MASK 0x00000800
#define HWIO_GPIO21_POSR_GPIO21_POSR_PS12_SHFT 12
#define HWIO_GPIO21_POSR_GPIO21_POSR_PS12_MASK 0x00001000
#define HWIO_GPIO21_POSR_GPIO21_POSR_PS13_SHFT 13
#define HWIO_GPIO21_POSR_GPIO21_POSR_PS13_MASK 0x00002000
#define HWIO_GPIO21_POSR_GPIO21_POSR_PS14_SHFT 14
#define HWIO_GPIO21_POSR_GPIO21_POSR_PS14_MASK 0x00004000
#define HWIO_GPIO21_POSR_GPIO21_POSR_PS15_SHFT 15
#define HWIO_GPIO21_POSR_GPIO21_POSR_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO21_POSR0_ADDR  0xF001151C  
#define HWIO_GPIO21_POSR0_GPIO21_POSR0_PS0_SHFT 0
#define HWIO_GPIO21_POSR0_GPIO21_POSR0_PS0_MASK 0x00000001
#define HWIO_GPIO21_POSR0_GPIO21_POSR0_PS1_SHFT 1
#define HWIO_GPIO21_POSR0_GPIO21_POSR0_PS1_MASK 0x00000002
#define HWIO_GPIO21_POSR0_GPIO21_POSR0_PS2_SHFT 2
#define HWIO_GPIO21_POSR0_GPIO21_POSR0_PS2_MASK 0x00000004
#define HWIO_GPIO21_POSR0_GPIO21_POSR0_PS3_SHFT 3
#define HWIO_GPIO21_POSR0_GPIO21_POSR0_PS3_MASK 0x00000008


//--------

#define HWIO_GPIO21_POSR4_ADDR  0xF0011520  
#define HWIO_GPIO21_POSR4_GPIO21_POSR4_PS4_SHFT 4
#define HWIO_GPIO21_POSR4_GPIO21_POSR4_PS4_MASK 0x00000010
#define HWIO_GPIO21_POSR4_GPIO21_POSR4_PS5_SHFT 5
#define HWIO_GPIO21_POSR4_GPIO21_POSR4_PS5_MASK 0x00000020
#define HWIO_GPIO21_POSR4_GPIO21_POSR4_PS6_SHFT 6
#define HWIO_GPIO21_POSR4_GPIO21_POSR4_PS6_MASK 0x00000040
#define HWIO_GPIO21_POSR4_GPIO21_POSR4_PS7_SHFT 7
#define HWIO_GPIO21_POSR4_GPIO21_POSR4_PS7_MASK 0x00000080


//--------

#define HWIO_GPIO21_POSR8_ADDR  0xF0011524  
#define HWIO_GPIO21_POSR8_GPIO21_POSR8_PS8_SHFT 8
#define HWIO_GPIO21_POSR8_GPIO21_POSR8_PS8_MASK 0x00000100
#define HWIO_GPIO21_POSR8_GPIO21_POSR8_PS9_SHFT 9
#define HWIO_GPIO21_POSR8_GPIO21_POSR8_PS9_MASK 0x00000200
#define HWIO_GPIO21_POSR8_GPIO21_POSR8_PS10_SHFT 10
#define HWIO_GPIO21_POSR8_GPIO21_POSR8_PS10_MASK 0x00000400
#define HWIO_GPIO21_POSR8_GPIO21_POSR8_PS11_SHFT 11
#define HWIO_GPIO21_POSR8_GPIO21_POSR8_PS11_MASK 0x00000800


//--------

#define HWIO_GPIO21_POSR12_ADDR  0xF0011528  
#define HWIO_GPIO21_POSR12_GPIO21_POSR12_PS12_SHFT 12
#define HWIO_GPIO21_POSR12_GPIO21_POSR12_PS12_MASK 0x00001000
#define HWIO_GPIO21_POSR12_GPIO21_POSR12_PS13_SHFT 13
#define HWIO_GPIO21_POSR12_GPIO21_POSR12_PS13_MASK 0x00002000
#define HWIO_GPIO21_POSR12_GPIO21_POSR12_PS14_SHFT 14
#define HWIO_GPIO21_POSR12_GPIO21_POSR12_PS14_MASK 0x00004000
#define HWIO_GPIO21_POSR12_GPIO21_POSR12_PS15_SHFT 15
#define HWIO_GPIO21_POSR12_GPIO21_POSR12_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO21_POCR_ADDR  0xF001152C  
#define HWIO_GPIO21_POCR_GPIO21_POCR_PC0_SHFT 16
#define HWIO_GPIO21_POCR_GPIO21_POCR_PC0_MASK 0x00010000
#define HWIO_GPIO21_POCR_GPIO21_POCR_PC1_SHFT 17
#define HWIO_GPIO21_POCR_GPIO21_POCR_PC1_MASK 0x00020000
#define HWIO_GPIO21_POCR_GPIO21_POCR_PC2_SHFT 18
#define HWIO_GPIO21_POCR_GPIO21_POCR_PC2_MASK 0x00040000
#define HWIO_GPIO21_POCR_GPIO21_POCR_PC3_SHFT 19
#define HWIO_GPIO21_POCR_GPIO21_POCR_PC3_MASK 0x00080000
#define HWIO_GPIO21_POCR_GPIO21_POCR_PC4_SHFT 20
#define HWIO_GPIO21_POCR_GPIO21_POCR_PC4_MASK 0x00100000
#define HWIO_GPIO21_POCR_GPIO21_POCR_PC5_SHFT 21
#define HWIO_GPIO21_POCR_GPIO21_POCR_PC5_MASK 0x00200000
#define HWIO_GPIO21_POCR_GPIO21_POCR_PC6_SHFT 22
#define HWIO_GPIO21_POCR_GPIO21_POCR_PC6_MASK 0x00400000
#define HWIO_GPIO21_POCR_GPIO21_POCR_PC7_SHFT 23
#define HWIO_GPIO21_POCR_GPIO21_POCR_PC7_MASK 0x00800000
#define HWIO_GPIO21_POCR_GPIO21_POCR_PC8_SHFT 24
#define HWIO_GPIO21_POCR_GPIO21_POCR_PC8_MASK 0x01000000
#define HWIO_GPIO21_POCR_GPIO21_POCR_PC9_SHFT 25
#define HWIO_GPIO21_POCR_GPIO21_POCR_PC9_MASK 0x02000000
#define HWIO_GPIO21_POCR_GPIO21_POCR_PC10_SHFT 26
#define HWIO_GPIO21_POCR_GPIO21_POCR_PC10_MASK 0x04000000
#define HWIO_GPIO21_POCR_GPIO21_POCR_PC11_SHFT 27
#define HWIO_GPIO21_POCR_GPIO21_POCR_PC11_MASK 0x08000000
#define HWIO_GPIO21_POCR_GPIO21_POCR_PC12_SHFT 28
#define HWIO_GPIO21_POCR_GPIO21_POCR_PC12_MASK 0x10000000
#define HWIO_GPIO21_POCR_GPIO21_POCR_PC13_SHFT 29
#define HWIO_GPIO21_POCR_GPIO21_POCR_PC13_MASK 0x20000000
#define HWIO_GPIO21_POCR_GPIO21_POCR_PC14_SHFT 30
#define HWIO_GPIO21_POCR_GPIO21_POCR_PC14_MASK 0x40000000
#define HWIO_GPIO21_POCR_GPIO21_POCR_PC15_SHFT 31
#define HWIO_GPIO21_POCR_GPIO21_POCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO21_POCR0_ADDR  0xF0011530  
#define HWIO_GPIO21_POCR0_GPIO21_POCR0_PC0_SHFT 16
#define HWIO_GPIO21_POCR0_GPIO21_POCR0_PC0_MASK 0x00010000
#define HWIO_GPIO21_POCR0_GPIO21_POCR0_PC1_SHFT 17
#define HWIO_GPIO21_POCR0_GPIO21_POCR0_PC1_MASK 0x00020000
#define HWIO_GPIO21_POCR0_GPIO21_POCR0_PC2_SHFT 18
#define HWIO_GPIO21_POCR0_GPIO21_POCR0_PC2_MASK 0x00040000
#define HWIO_GPIO21_POCR0_GPIO21_POCR0_PC3_SHFT 19
#define HWIO_GPIO21_POCR0_GPIO21_POCR0_PC3_MASK 0x00080000


//--------

#define HWIO_GPIO21_POCR4_ADDR  0xF0011534  
#define HWIO_GPIO21_POCR4_GPIO21_POCR4_PC4_SHFT 20
#define HWIO_GPIO21_POCR4_GPIO21_POCR4_PC4_MASK 0x00100000
#define HWIO_GPIO21_POCR4_GPIO21_POCR4_PC5_SHFT 21
#define HWIO_GPIO21_POCR4_GPIO21_POCR4_PC5_MASK 0x00200000
#define HWIO_GPIO21_POCR4_GPIO21_POCR4_PC6_SHFT 22
#define HWIO_GPIO21_POCR4_GPIO21_POCR4_PC6_MASK 0x00400000
#define HWIO_GPIO21_POCR4_GPIO21_POCR4_PC7_SHFT 23
#define HWIO_GPIO21_POCR4_GPIO21_POCR4_PC7_MASK 0x00800000


//--------

#define HWIO_GPIO21_POCR8_ADDR  0xF0011538  
#define HWIO_GPIO21_POCR8_GPIO21_POCR8_PC8_SHFT 24
#define HWIO_GPIO21_POCR8_GPIO21_POCR8_PC8_MASK 0x01000000
#define HWIO_GPIO21_POCR8_GPIO21_POCR8_PC9_SHFT 25
#define HWIO_GPIO21_POCR8_GPIO21_POCR8_PC9_MASK 0x02000000
#define HWIO_GPIO21_POCR8_GPIO21_POCR8_PC10_SHFT 26
#define HWIO_GPIO21_POCR8_GPIO21_POCR8_PC10_MASK 0x04000000
#define HWIO_GPIO21_POCR8_GPIO21_POCR8_PC11_SHFT 27
#define HWIO_GPIO21_POCR8_GPIO21_POCR8_PC11_MASK 0x08000000


//--------

#define HWIO_GPIO21_POCR12_ADDR  0xF001153C  
#define HWIO_GPIO21_POCR12_GPIO21_POCR12_PC12_SHFT 28
#define HWIO_GPIO21_POCR12_GPIO21_POCR12_PC12_MASK 0x10000000
#define HWIO_GPIO21_POCR12_GPIO21_POCR12_PC13_SHFT 29
#define HWIO_GPIO21_POCR12_GPIO21_POCR12_PC13_MASK 0x20000000
#define HWIO_GPIO21_POCR12_GPIO21_POCR12_PC14_SHFT 30
#define HWIO_GPIO21_POCR12_GPIO21_POCR12_PC14_MASK 0x40000000
#define HWIO_GPIO21_POCR12_GPIO21_POCR12_PC15_SHFT 31
#define HWIO_GPIO21_POCR12_GPIO21_POCR12_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO21_PUDEN_ADDR  0xF0011540  
#define HWIO_GPIO21_PUDEN_GPIO21_PUDEN_PXPUDEN0_SHFT 0
#define HWIO_GPIO21_PUDEN_GPIO21_PUDEN_PXPUDEN0_MASK 0x00000003
#define HWIO_GPIO21_PUDEN_GPIO21_PUDEN_PXPUDEN1_SHFT 2
#define HWIO_GPIO21_PUDEN_GPIO21_PUDEN_PXPUDEN1_MASK 0x0000000c
#define HWIO_GPIO21_PUDEN_GPIO21_PUDEN_PXPUDEN2_SHFT 4
#define HWIO_GPIO21_PUDEN_GPIO21_PUDEN_PXPUDEN2_MASK 0x00000030
#define HWIO_GPIO21_PUDEN_GPIO21_PUDEN_PXPUDEN3_SHFT 6
#define HWIO_GPIO21_PUDEN_GPIO21_PUDEN_PXPUDEN3_MASK 0x000000c0
#define HWIO_GPIO21_PUDEN_GPIO21_PUDEN_PXPUDEN4_SHFT 8
#define HWIO_GPIO21_PUDEN_GPIO21_PUDEN_PXPUDEN4_MASK 0x00000300
#define HWIO_GPIO21_PUDEN_GPIO21_PUDEN_PXPUDEN5_SHFT 10
#define HWIO_GPIO21_PUDEN_GPIO21_PUDEN_PXPUDEN5_MASK 0x00000c00
#define HWIO_GPIO21_PUDEN_GPIO21_PUDEN_PXPUDEN6_SHFT 12
#define HWIO_GPIO21_PUDEN_GPIO21_PUDEN_PXPUDEN6_MASK 0x00003000
#define HWIO_GPIO21_PUDEN_GPIO21_PUDEN_PXPUDEN7_SHFT 14
#define HWIO_GPIO21_PUDEN_GPIO21_PUDEN_PXPUDEN7_MASK 0x0000c000
#define HWIO_GPIO21_PUDEN_GPIO21_PUDEN_PXPUDEN8_SHFT 16
#define HWIO_GPIO21_PUDEN_GPIO21_PUDEN_PXPUDEN8_MASK 0x00030000
#define HWIO_GPIO21_PUDEN_GPIO21_PUDEN_PXPUDEN9_SHFT 18
#define HWIO_GPIO21_PUDEN_GPIO21_PUDEN_PXPUDEN9_MASK 0x000c0000
#define HWIO_GPIO21_PUDEN_GPIO21_PUDEN_PXPUDEN10_SHFT 20
#define HWIO_GPIO21_PUDEN_GPIO21_PUDEN_PXPUDEN10_MASK 0x00300000
#define HWIO_GPIO21_PUDEN_GPIO21_PUDEN_PXPUDEN11_SHFT 22
#define HWIO_GPIO21_PUDEN_GPIO21_PUDEN_PXPUDEN11_MASK 0x00c00000
#define HWIO_GPIO21_PUDEN_GPIO21_PUDEN_PXPUDEN12_SHFT 24
#define HWIO_GPIO21_PUDEN_GPIO21_PUDEN_PXPUDEN12_MASK 0x03000000
#define HWIO_GPIO21_PUDEN_GPIO21_PUDEN_PXPUDEN13_SHFT 26
#define HWIO_GPIO21_PUDEN_GPIO21_PUDEN_PXPUDEN13_MASK 0x0c000000
#define HWIO_GPIO21_PUDEN_GPIO21_PUDEN_PXPUDEN14_SHFT 28
#define HWIO_GPIO21_PUDEN_GPIO21_PUDEN_PXPUDEN14_MASK 0x30000000
#define HWIO_GPIO21_PUDEN_GPIO21_PUDEN_PXPUDEN15_SHFT 30
#define HWIO_GPIO21_PUDEN_GPIO21_PUDEN_PXPUDEN15_MASK 0xc0000000


//--------

#define HWIO_GPIO21_PODR_ADDR  0xF0011544  
#define HWIO_GPIO21_PODR_GPIO21_PODR_PXPODR0_SHFT 0
#define HWIO_GPIO21_PODR_GPIO21_PODR_PXPODR0_MASK 0x00000003
#define HWIO_GPIO21_PODR_GPIO21_PODR_PXPODR1_SHFT 2
#define HWIO_GPIO21_PODR_GPIO21_PODR_PXPODR1_MASK 0x0000000c
#define HWIO_GPIO21_PODR_GPIO21_PODR_PXPODR2_SHFT 4
#define HWIO_GPIO21_PODR_GPIO21_PODR_PXPODR2_MASK 0x00000030
#define HWIO_GPIO21_PODR_GPIO21_PODR_PXPODR3_SHFT 6
#define HWIO_GPIO21_PODR_GPIO21_PODR_PXPODR3_MASK 0x000000c0
#define HWIO_GPIO21_PODR_GPIO21_PODR_PXPODR4_SHFT 8
#define HWIO_GPIO21_PODR_GPIO21_PODR_PXPODR4_MASK 0x00000300
#define HWIO_GPIO21_PODR_GPIO21_PODR_PXPODR5_SHFT 10
#define HWIO_GPIO21_PODR_GPIO21_PODR_PXPODR5_MASK 0x00000c00
#define HWIO_GPIO21_PODR_GPIO21_PODR_PXPODR6_SHFT 12
#define HWIO_GPIO21_PODR_GPIO21_PODR_PXPODR6_MASK 0x00003000
#define HWIO_GPIO21_PODR_GPIO21_PODR_PXPODR7_SHFT 14
#define HWIO_GPIO21_PODR_GPIO21_PODR_PXPODR7_MASK 0x0000c000
#define HWIO_GPIO21_PODR_GPIO21_PODR_PXPODR8_SHFT 16
#define HWIO_GPIO21_PODR_GPIO21_PODR_PXPODR8_MASK 0x00030000
#define HWIO_GPIO21_PODR_GPIO21_PODR_PXPODR9_SHFT 18
#define HWIO_GPIO21_PODR_GPIO21_PODR_PXPODR9_MASK 0x000c0000
#define HWIO_GPIO21_PODR_GPIO21_PODR_PXPODR10_SHFT 20
#define HWIO_GPIO21_PODR_GPIO21_PODR_PXPODR10_MASK 0x00300000
#define HWIO_GPIO21_PODR_GPIO21_PODR_PXPODR11_SHFT 22
#define HWIO_GPIO21_PODR_GPIO21_PODR_PXPODR11_MASK 0x00c00000
#define HWIO_GPIO21_PODR_GPIO21_PODR_PXPODR12_SHFT 24
#define HWIO_GPIO21_PODR_GPIO21_PODR_PXPODR12_MASK 0x03000000
#define HWIO_GPIO21_PODR_GPIO21_PODR_PXPODR13_SHFT 26
#define HWIO_GPIO21_PODR_GPIO21_PODR_PXPODR13_MASK 0x0c000000
#define HWIO_GPIO21_PODR_GPIO21_PODR_PXPODR14_SHFT 28
#define HWIO_GPIO21_PODR_GPIO21_PODR_PXPODR14_MASK 0x30000000
#define HWIO_GPIO21_PODR_GPIO21_PODR_PXPODR15_SHFT 30
#define HWIO_GPIO21_PODR_GPIO21_PODR_PXPODR15_MASK 0xc0000000


//--------

#define HWIO_GPIO21_PMOD_ADDR  0xF0011548  
#define HWIO_GPIO21_PMOD_GPIO21_PMOD_PXMOD0_SHFT 0
#define HWIO_GPIO21_PMOD_GPIO21_PMOD_PXMOD0_MASK 0x00000003
#define HWIO_GPIO21_PMOD_GPIO21_PMOD_PXMOD1_SHFT 2
#define HWIO_GPIO21_PMOD_GPIO21_PMOD_PXMOD1_MASK 0x0000000c
#define HWIO_GPIO21_PMOD_GPIO21_PMOD_PXMOD2_SHFT 4
#define HWIO_GPIO21_PMOD_GPIO21_PMOD_PXMOD2_MASK 0x00000030
#define HWIO_GPIO21_PMOD_GPIO21_PMOD_PXMOD3_SHFT 6
#define HWIO_GPIO21_PMOD_GPIO21_PMOD_PXMOD3_MASK 0x000000c0
#define HWIO_GPIO21_PMOD_GPIO21_PMOD_PXMOD4_SHFT 8
#define HWIO_GPIO21_PMOD_GPIO21_PMOD_PXMOD4_MASK 0x00000300
#define HWIO_GPIO21_PMOD_GPIO21_PMOD_PXMOD5_SHFT 10
#define HWIO_GPIO21_PMOD_GPIO21_PMOD_PXMOD5_MASK 0x00000c00
#define HWIO_GPIO21_PMOD_GPIO21_PMOD_PXMOD6_SHFT 12
#define HWIO_GPIO21_PMOD_GPIO21_PMOD_PXMOD6_MASK 0x00003000
#define HWIO_GPIO21_PMOD_GPIO21_PMOD_PXMOD7_SHFT 14
#define HWIO_GPIO21_PMOD_GPIO21_PMOD_PXMOD7_MASK 0x0000c000
#define HWIO_GPIO21_PMOD_GPIO21_PMOD_PXMOD8_SHFT 16
#define HWIO_GPIO21_PMOD_GPIO21_PMOD_PXMOD8_MASK 0x00030000
#define HWIO_GPIO21_PMOD_GPIO21_PMOD_PXMOD9_SHFT 18
#define HWIO_GPIO21_PMOD_GPIO21_PMOD_PXMOD9_MASK 0x000c0000
#define HWIO_GPIO21_PMOD_GPIO21_PMOD_PXMOD10_SHFT 20
#define HWIO_GPIO21_PMOD_GPIO21_PMOD_PXMOD10_MASK 0x00300000
#define HWIO_GPIO21_PMOD_GPIO21_PMOD_PXMOD11_SHFT 22
#define HWIO_GPIO21_PMOD_GPIO21_PMOD_PXMOD11_MASK 0x00c00000
#define HWIO_GPIO21_PMOD_GPIO21_PMOD_PXMOD12_SHFT 24
#define HWIO_GPIO21_PMOD_GPIO21_PMOD_PXMOD12_MASK 0x03000000
#define HWIO_GPIO21_PMOD_GPIO21_PMOD_PXMOD13_SHFT 26
#define HWIO_GPIO21_PMOD_GPIO21_PMOD_PXMOD13_MASK 0x0c000000
#define HWIO_GPIO21_PMOD_GPIO21_PMOD_PXMOD14_SHFT 28
#define HWIO_GPIO21_PMOD_GPIO21_PMOD_PXMOD14_MASK 0x30000000
#define HWIO_GPIO21_PMOD_GPIO21_PMOD_PXMOD15_SHFT 30
#define HWIO_GPIO21_PMOD_GPIO21_PMOD_PXMOD15_MASK 0xc0000000


//--------

#define HWIO_GPIO21_PEROUT0_ADDR  0xF001154C  
#define HWIO_GPIO21_PEROUT0_GPIO21_PEROUT0_OUTSEL0_SHFT 0
#define HWIO_GPIO21_PEROUT0_GPIO21_PEROUT0_OUTSEL0_MASK 0x0000000f
#define HWIO_GPIO21_PEROUT0_GPIO21_PEROUT0_OUTSEL1_SHFT 4
#define HWIO_GPIO21_PEROUT0_GPIO21_PEROUT0_OUTSEL1_MASK 0x000000f0
#define HWIO_GPIO21_PEROUT0_GPIO21_PEROUT0_OUTSEL2_SHFT 8
#define HWIO_GPIO21_PEROUT0_GPIO21_PEROUT0_OUTSEL2_MASK 0x00000f00
#define HWIO_GPIO21_PEROUT0_GPIO21_PEROUT0_OUTSEL3_SHFT 12
#define HWIO_GPIO21_PEROUT0_GPIO21_PEROUT0_OUTSEL3_MASK 0x0000f000
#define HWIO_GPIO21_PEROUT0_GPIO21_PEROUT0_OUTSEL4_SHFT 16
#define HWIO_GPIO21_PEROUT0_GPIO21_PEROUT0_OUTSEL4_MASK 0x000f0000
#define HWIO_GPIO21_PEROUT0_GPIO21_PEROUT0_OUTSEL5_SHFT 20
#define HWIO_GPIO21_PEROUT0_GPIO21_PEROUT0_OUTSEL5_MASK 0x00f00000
#define HWIO_GPIO21_PEROUT0_GPIO21_PEROUT0_OUTSEL6_SHFT 24
#define HWIO_GPIO21_PEROUT0_GPIO21_PEROUT0_OUTSEL6_MASK 0x0f000000
#define HWIO_GPIO21_PEROUT0_GPIO21_PEROUT0_OUTSEL7_SHFT 28
#define HWIO_GPIO21_PEROUT0_GPIO21_PEROUT0_OUTSEL7_MASK 0xf0000000


//--------

#define HWIO_GPIO21_PEROUT1_ADDR  0xF0011550  
#define HWIO_GPIO21_PEROUT1_GPIO21_PEROUT1_OUTSEL8_SHFT 0
#define HWIO_GPIO21_PEROUT1_GPIO21_PEROUT1_OUTSEL8_MASK 0x0000000f
#define HWIO_GPIO21_PEROUT1_GPIO21_PEROUT1_OUTSEL9_SHFT 4
#define HWIO_GPIO21_PEROUT1_GPIO21_PEROUT1_OUTSEL9_MASK 0x000000f0
#define HWIO_GPIO21_PEROUT1_GPIO21_PEROUT1_OUTSEL10_SHFT 8
#define HWIO_GPIO21_PEROUT1_GPIO21_PEROUT1_OUTSEL10_MASK 0x00000f00
#define HWIO_GPIO21_PEROUT1_GPIO21_PEROUT1_OUTSEL11_SHFT 12
#define HWIO_GPIO21_PEROUT1_GPIO21_PEROUT1_OUTSEL11_MASK 0x0000f000
#define HWIO_GPIO21_PEROUT1_GPIO21_PEROUT1_OUTSEL12_SHFT 16
#define HWIO_GPIO21_PEROUT1_GPIO21_PEROUT1_OUTSEL12_MASK 0x000f0000
#define HWIO_GPIO21_PEROUT1_GPIO21_PEROUT1_OUTSEL13_SHFT 20
#define HWIO_GPIO21_PEROUT1_GPIO21_PEROUT1_OUTSEL13_MASK 0x00f00000
#define HWIO_GPIO21_PEROUT1_GPIO21_PEROUT1_OUTSEL14_SHFT 24
#define HWIO_GPIO21_PEROUT1_GPIO21_PEROUT1_OUTSEL14_MASK 0x0f000000
#define HWIO_GPIO21_PEROUT1_GPIO21_PEROUT1_OUTSEL15_SHFT 28
#define HWIO_GPIO21_PEROUT1_GPIO21_PEROUT1_OUTSEL15_MASK 0xf0000000


//--------

#define HWIO_GPIO21_PDR0_ADDR  0xF0011554  
#define HWIO_GPIO21_PDR0_GPIO21_PDR0_PXPD0_SHFT 0
#define HWIO_GPIO21_PDR0_GPIO21_PDR0_PXPD0_MASK 0x00000003
#define HWIO_GPIO21_PDR0_GPIO21_PDR0_PXPD1_SHFT 4
#define HWIO_GPIO21_PDR0_GPIO21_PDR0_PXPD1_MASK 0x00000030
#define HWIO_GPIO21_PDR0_GPIO21_PDR0_PXPD2_SHFT 8
#define HWIO_GPIO21_PDR0_GPIO21_PDR0_PXPD2_MASK 0x00000300
#define HWIO_GPIO21_PDR0_GPIO21_PDR0_PXPD3_SHFT 12
#define HWIO_GPIO21_PDR0_GPIO21_PDR0_PXPD3_MASK 0x00003000
#define HWIO_GPIO21_PDR0_GPIO21_PDR0_PXPD4_SHFT 16
#define HWIO_GPIO21_PDR0_GPIO21_PDR0_PXPD4_MASK 0x00030000
#define HWIO_GPIO21_PDR0_GPIO21_PDR0_PXPD5_SHFT 20
#define HWIO_GPIO21_PDR0_GPIO21_PDR0_PXPD5_MASK 0x00300000
#define HWIO_GPIO21_PDR0_GPIO21_PDR0_PXPD6_SHFT 24
#define HWIO_GPIO21_PDR0_GPIO21_PDR0_PXPD6_MASK 0x03000000
#define HWIO_GPIO21_PDR0_GPIO21_PDR0_PXPD7_SHFT 28
#define HWIO_GPIO21_PDR0_GPIO21_PDR0_PXPD7_MASK 0x30000000


//--------

#define HWIO_GPIO21_PDR1_ADDR  0xF0011558  
#define HWIO_GPIO21_PDR1_GPIO21_PDR1_PXPD8_SHFT 0
#define HWIO_GPIO21_PDR1_GPIO21_PDR1_PXPD8_MASK 0x00000003
#define HWIO_GPIO21_PDR1_GPIO21_PDR1_PXPD9_SHFT 4
#define HWIO_GPIO21_PDR1_GPIO21_PDR1_PXPD9_MASK 0x00000030
#define HWIO_GPIO21_PDR1_GPIO21_PDR1_PXPD10_SHFT 8
#define HWIO_GPIO21_PDR1_GPIO21_PDR1_PXPD10_MASK 0x00000300
#define HWIO_GPIO21_PDR1_GPIO21_PDR1_PXPD11_SHFT 12
#define HWIO_GPIO21_PDR1_GPIO21_PDR1_PXPD11_MASK 0x00003000
#define HWIO_GPIO21_PDR1_GPIO21_PDR1_PXPD12_SHFT 16
#define HWIO_GPIO21_PDR1_GPIO21_PDR1_PXPD12_MASK 0x00030000
#define HWIO_GPIO21_PDR1_GPIO21_PDR1_PXPD13_SHFT 20
#define HWIO_GPIO21_PDR1_GPIO21_PDR1_PXPD13_MASK 0x00300000
#define HWIO_GPIO21_PDR1_GPIO21_PDR1_PXPD14_SHFT 24
#define HWIO_GPIO21_PDR1_GPIO21_PDR1_PXPD14_MASK 0x03000000
#define HWIO_GPIO21_PDR1_GPIO21_PDR1_PXPD15_SHFT 28
#define HWIO_GPIO21_PDR1_GPIO21_PDR1_PXPD15_MASK 0x30000000


//--------

#define HWIO_GPIO21_SDE_ADDR  0xF001155C  
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEN0_SHFT 0
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEN0_MASK 0x00000001
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEN1_SHFT 1
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEN1_MASK 0x00000002
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEN2_SHFT 2
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEN2_MASK 0x00000004
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEN3_SHFT 3
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEN3_MASK 0x00000008
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEN4_SHFT 4
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEN4_MASK 0x00000010
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEN5_SHFT 5
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEN5_MASK 0x00000020
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEN6_SHFT 6
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEN6_MASK 0x00000040
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEN7_SHFT 7
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEN7_MASK 0x00000080
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEN8_SHFT 8
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEN8_MASK 0x00000100
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEN9_SHFT 9
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEN9_MASK 0x00000200
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEN10_SHFT 10
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEN10_MASK 0x00000400
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEN11_SHFT 11
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEN11_MASK 0x00000800
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEN12_SHFT 12
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEN12_MASK 0x00001000
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEN13_SHFT 13
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEN13_MASK 0x00002000
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEN14_SHFT 14
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEN14_MASK 0x00004000
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEN15_SHFT 15
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEN15_MASK 0x00008000
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEF0_SHFT 16
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEF0_MASK 0x00010000
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEF1_SHFT 17
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEF1_MASK 0x00020000
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEF2_SHFT 18
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEF2_MASK 0x00040000
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEF3_SHFT 19
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEF3_MASK 0x00080000
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEF4_SHFT 20
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEF4_MASK 0x00100000
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEF5_SHFT 21
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEF5_MASK 0x00200000
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEF6_SHFT 22
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEF6_MASK 0x00400000
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEF7_SHFT 23
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEF7_MASK 0x00800000
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEF8_SHFT 24
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEF8_MASK 0x01000000
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEF9_SHFT 25
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEF9_MASK 0x02000000
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEF10_SHFT 26
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEF10_MASK 0x04000000
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEF11_SHFT 27
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEF11_MASK 0x08000000
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEF12_SHFT 28
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEF12_MASK 0x10000000
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEF13_SHFT 29
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEF13_MASK 0x20000000
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEF14_SHFT 30
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEF14_MASK 0x40000000
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEF15_SHFT 31
#define HWIO_GPIO21_SDE_GPIO21_SDE_SDEF15_MASK 0x80000000


//--------

#define HWIO_GPIO21_SDCTL_ADDR  0xF0011560  
#define HWIO_GPIO21_SDCTL_GPIO21_SDCTL_SWTRIG_SHFT 0
#define HWIO_GPIO21_SDCTL_GPIO21_SDCTL_SWTRIG_MASK 0x00000001
#define HWIO_GPIO21_SDCTL_GPIO21_SDCTL_LINKEN_SHFT 1
#define HWIO_GPIO21_SDCTL_GPIO21_SDCTL_LINKEN_MASK 0x00000002
#define HWIO_GPIO21_SDCTL_GPIO21_SDCTL_PSDEF_SHFT 2
#define HWIO_GPIO21_SDCTL_GPIO21_SDCTL_PSDEF_MASK 0x00000004


//--------

#define HWIO_GPIO21_ESR_ADDR  0xF0011564  
#define HWIO_GPIO21_ESR_GPIO21_ESR_EN0_SHFT 0
#define HWIO_GPIO21_ESR_GPIO21_ESR_EN0_MASK 0x00000001
#define HWIO_GPIO21_ESR_GPIO21_ESR_EN1_SHFT 1
#define HWIO_GPIO21_ESR_GPIO21_ESR_EN1_MASK 0x00000002
#define HWIO_GPIO21_ESR_GPIO21_ESR_EN2_SHFT 2
#define HWIO_GPIO21_ESR_GPIO21_ESR_EN2_MASK 0x00000004
#define HWIO_GPIO21_ESR_GPIO21_ESR_EN3_SHFT 3
#define HWIO_GPIO21_ESR_GPIO21_ESR_EN3_MASK 0x00000008
#define HWIO_GPIO21_ESR_GPIO21_ESR_EN4_SHFT 4
#define HWIO_GPIO21_ESR_GPIO21_ESR_EN4_MASK 0x00000010
#define HWIO_GPIO21_ESR_GPIO21_ESR_EN5_SHFT 5
#define HWIO_GPIO21_ESR_GPIO21_ESR_EN5_MASK 0x00000020
#define HWIO_GPIO21_ESR_GPIO21_ESR_EN6_SHFT 6
#define HWIO_GPIO21_ESR_GPIO21_ESR_EN6_MASK 0x00000040
#define HWIO_GPIO21_ESR_GPIO21_ESR_EN7_SHFT 7
#define HWIO_GPIO21_ESR_GPIO21_ESR_EN7_MASK 0x00000080
#define HWIO_GPIO21_ESR_GPIO21_ESR_EN8_SHFT 8
#define HWIO_GPIO21_ESR_GPIO21_ESR_EN8_MASK 0x00000100
#define HWIO_GPIO21_ESR_GPIO21_ESR_EN9_SHFT 9
#define HWIO_GPIO21_ESR_GPIO21_ESR_EN9_MASK 0x00000200
#define HWIO_GPIO21_ESR_GPIO21_ESR_EN10_SHFT 10
#define HWIO_GPIO21_ESR_GPIO21_ESR_EN10_MASK 0x00000400
#define HWIO_GPIO21_ESR_GPIO21_ESR_EN11_SHFT 11
#define HWIO_GPIO21_ESR_GPIO21_ESR_EN11_MASK 0x00000800
#define HWIO_GPIO21_ESR_GPIO21_ESR_EN12_SHFT 12
#define HWIO_GPIO21_ESR_GPIO21_ESR_EN12_MASK 0x00001000
#define HWIO_GPIO21_ESR_GPIO21_ESR_EN13_SHFT 13
#define HWIO_GPIO21_ESR_GPIO21_ESR_EN13_MASK 0x00002000
#define HWIO_GPIO21_ESR_GPIO21_ESR_EN14_SHFT 14
#define HWIO_GPIO21_ESR_GPIO21_ESR_EN14_MASK 0x00004000
#define HWIO_GPIO21_ESR_GPIO21_ESR_EN15_SHFT 15
#define HWIO_GPIO21_ESR_GPIO21_ESR_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO21_LOCK_ADDR  0xF0011568  
#define HWIO_GPIO21_LOCK_GPIO21_LOCK_P0LCK_SHFT 0
#define HWIO_GPIO21_LOCK_GPIO21_LOCK_P0LCK_MASK 0x00000001
#define HWIO_GPIO21_LOCK_GPIO21_LOCK_P1LCK_SHFT 1
#define HWIO_GPIO21_LOCK_GPIO21_LOCK_P1LCK_MASK 0x00000002
#define HWIO_GPIO21_LOCK_GPIO21_LOCK_P2LCK_SHFT 2
#define HWIO_GPIO21_LOCK_GPIO21_LOCK_P2LCK_MASK 0x00000004
#define HWIO_GPIO21_LOCK_GPIO21_LOCK_P3LCK_SHFT 3
#define HWIO_GPIO21_LOCK_GPIO21_LOCK_P3LCK_MASK 0x00000008
#define HWIO_GPIO21_LOCK_GPIO21_LOCK_P4LCK_SHFT 4
#define HWIO_GPIO21_LOCK_GPIO21_LOCK_P4LCK_MASK 0x00000010
#define HWIO_GPIO21_LOCK_GPIO21_LOCK_P5LCK_SHFT 5
#define HWIO_GPIO21_LOCK_GPIO21_LOCK_P5LCK_MASK 0x00000020
#define HWIO_GPIO21_LOCK_GPIO21_LOCK_P6LCK_SHFT 6
#define HWIO_GPIO21_LOCK_GPIO21_LOCK_P6LCK_MASK 0x00000040
#define HWIO_GPIO21_LOCK_GPIO21_LOCK_P7LCK_SHFT 7
#define HWIO_GPIO21_LOCK_GPIO21_LOCK_P7LCK_MASK 0x00000080
#define HWIO_GPIO21_LOCK_GPIO21_LOCK_P8LCK_SHFT 8
#define HWIO_GPIO21_LOCK_GPIO21_LOCK_P8LCK_MASK 0x00000100
#define HWIO_GPIO21_LOCK_GPIO21_LOCK_P9LCK_SHFT 9
#define HWIO_GPIO21_LOCK_GPIO21_LOCK_P9LCK_MASK 0x00000200
#define HWIO_GPIO21_LOCK_GPIO21_LOCK_P10LCK_SHFT 10
#define HWIO_GPIO21_LOCK_GPIO21_LOCK_P10LCK_MASK 0x00000400
#define HWIO_GPIO21_LOCK_GPIO21_LOCK_P11LCK_SHFT 11
#define HWIO_GPIO21_LOCK_GPIO21_LOCK_P11LCK_MASK 0x00000800
#define HWIO_GPIO21_LOCK_GPIO21_LOCK_P12LCK_SHFT 12
#define HWIO_GPIO21_LOCK_GPIO21_LOCK_P12LCK_MASK 0x00001000
#define HWIO_GPIO21_LOCK_GPIO21_LOCK_P13LCK_SHFT 13
#define HWIO_GPIO21_LOCK_GPIO21_LOCK_P13LCK_MASK 0x00002000
#define HWIO_GPIO21_LOCK_GPIO21_LOCK_P14LCK_SHFT 14
#define HWIO_GPIO21_LOCK_GPIO21_LOCK_P14LCK_MASK 0x00004000
#define HWIO_GPIO21_LOCK_GPIO21_LOCK_P15LCK_SHFT 15
#define HWIO_GPIO21_LOCK_GPIO21_LOCK_P15LCK_MASK 0x00008000
#define HWIO_GPIO21_LOCK_GPIO21_LOCK_PXLCKKEY_SHFT 16
#define HWIO_GPIO21_LOCK_GPIO21_LOCK_PXLCKKEY_MASK 0xffff0000


//--------

#define HWIO_GPIO21_SDETRMOD_ADDR  0xF001156C  
#define HWIO_GPIO21_SDETRMOD_GPIO21_SDETRMOD_TGSEL0_SHFT 0
#define HWIO_GPIO21_SDETRMOD_GPIO21_SDETRMOD_TGSEL0_MASK 0x00000001
#define HWIO_GPIO21_SDETRMOD_GPIO21_SDETRMOD_TGSEL1_SHFT 1
#define HWIO_GPIO21_SDETRMOD_GPIO21_SDETRMOD_TGSEL1_MASK 0x00000002
#define HWIO_GPIO21_SDETRMOD_GPIO21_SDETRMOD_TGSEL2_SHFT 2
#define HWIO_GPIO21_SDETRMOD_GPIO21_SDETRMOD_TGSEL2_MASK 0x00000004
#define HWIO_GPIO21_SDETRMOD_GPIO21_SDETRMOD_TGSEL3_SHFT 3
#define HWIO_GPIO21_SDETRMOD_GPIO21_SDETRMOD_TGSEL3_MASK 0x00000008
#define HWIO_GPIO21_SDETRMOD_GPIO21_SDETRMOD_TGSEL4_SHFT 4
#define HWIO_GPIO21_SDETRMOD_GPIO21_SDETRMOD_TGSEL4_MASK 0x00000010
#define HWIO_GPIO21_SDETRMOD_GPIO21_SDETRMOD_TGSEL5_SHFT 5
#define HWIO_GPIO21_SDETRMOD_GPIO21_SDETRMOD_TGSEL5_MASK 0x00000020
#define HWIO_GPIO21_SDETRMOD_GPIO21_SDETRMOD_TGSEL6_SHFT 6
#define HWIO_GPIO21_SDETRMOD_GPIO21_SDETRMOD_TGSEL6_MASK 0x00000040
#define HWIO_GPIO21_SDETRMOD_GPIO21_SDETRMOD_TGSEL7_SHFT 7
#define HWIO_GPIO21_SDETRMOD_GPIO21_SDETRMOD_TGSEL7_MASK 0x00000080
#define HWIO_GPIO21_SDETRMOD_GPIO21_SDETRMOD_TGSEL8_SHFT 8
#define HWIO_GPIO21_SDETRMOD_GPIO21_SDETRMOD_TGSEL8_MASK 0x00000100
#define HWIO_GPIO21_SDETRMOD_GPIO21_SDETRMOD_TGSEL9_SHFT 9
#define HWIO_GPIO21_SDETRMOD_GPIO21_SDETRMOD_TGSEL9_MASK 0x00000200
#define HWIO_GPIO21_SDETRMOD_GPIO21_SDETRMOD_TGSEL10_SHFT 10
#define HWIO_GPIO21_SDETRMOD_GPIO21_SDETRMOD_TGSEL10_MASK 0x00000400
#define HWIO_GPIO21_SDETRMOD_GPIO21_SDETRMOD_TGSEL11_SHFT 11
#define HWIO_GPIO21_SDETRMOD_GPIO21_SDETRMOD_TGSEL11_MASK 0x00000800
#define HWIO_GPIO21_SDETRMOD_GPIO21_SDETRMOD_TGSEL12_SHFT 12
#define HWIO_GPIO21_SDETRMOD_GPIO21_SDETRMOD_TGSEL12_MASK 0x00001000
#define HWIO_GPIO21_SDETRMOD_GPIO21_SDETRMOD_TGSEL13_SHFT 13
#define HWIO_GPIO21_SDETRMOD_GPIO21_SDETRMOD_TGSEL13_MASK 0x00002000
#define HWIO_GPIO21_SDETRMOD_GPIO21_SDETRMOD_TGSEL14_SHFT 14
#define HWIO_GPIO21_SDETRMOD_GPIO21_SDETRMOD_TGSEL14_MASK 0x00004000
#define HWIO_GPIO21_SDETRMOD_GPIO21_SDETRMOD_TGSEL15_SHFT 15
#define HWIO_GPIO21_SDETRMOD_GPIO21_SDETRMOD_TGSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO21_PCSR_ADDR  0xF0011570  
#define HWIO_GPIO21_PCSR_GPIO21_PCSR_SEL0_SHFT 0
#define HWIO_GPIO21_PCSR_GPIO21_PCSR_SEL0_MASK 0x00000001
#define HWIO_GPIO21_PCSR_GPIO21_PCSR_SEL1_SHFT 1
#define HWIO_GPIO21_PCSR_GPIO21_PCSR_SEL1_MASK 0x00000002
#define HWIO_GPIO21_PCSR_GPIO21_PCSR_SEL2_SHFT 2
#define HWIO_GPIO21_PCSR_GPIO21_PCSR_SEL2_MASK 0x00000004
#define HWIO_GPIO21_PCSR_GPIO21_PCSR_SEL3_SHFT 3
#define HWIO_GPIO21_PCSR_GPIO21_PCSR_SEL3_MASK 0x00000008
#define HWIO_GPIO21_PCSR_GPIO21_PCSR_SEL4_SHFT 4
#define HWIO_GPIO21_PCSR_GPIO21_PCSR_SEL4_MASK 0x00000010
#define HWIO_GPIO21_PCSR_GPIO21_PCSR_SEL5_SHFT 5
#define HWIO_GPIO21_PCSR_GPIO21_PCSR_SEL5_MASK 0x00000020
#define HWIO_GPIO21_PCSR_GPIO21_PCSR_SEL6_SHFT 6
#define HWIO_GPIO21_PCSR_GPIO21_PCSR_SEL6_MASK 0x00000040
#define HWIO_GPIO21_PCSR_GPIO21_PCSR_SEL7_SHFT 7
#define HWIO_GPIO21_PCSR_GPIO21_PCSR_SEL7_MASK 0x00000080
#define HWIO_GPIO21_PCSR_GPIO21_PCSR_SEL8_SHFT 8
#define HWIO_GPIO21_PCSR_GPIO21_PCSR_SEL8_MASK 0x00000100
#define HWIO_GPIO21_PCSR_GPIO21_PCSR_SEL9_SHFT 9
#define HWIO_GPIO21_PCSR_GPIO21_PCSR_SEL9_MASK 0x00000200
#define HWIO_GPIO21_PCSR_GPIO21_PCSR_SEL10_SHFT 10
#define HWIO_GPIO21_PCSR_GPIO21_PCSR_SEL10_MASK 0x00000400
#define HWIO_GPIO21_PCSR_GPIO21_PCSR_SEL11_SHFT 11
#define HWIO_GPIO21_PCSR_GPIO21_PCSR_SEL11_MASK 0x00000800
#define HWIO_GPIO21_PCSR_GPIO21_PCSR_SEL12_SHFT 12
#define HWIO_GPIO21_PCSR_GPIO21_PCSR_SEL12_MASK 0x00001000
#define HWIO_GPIO21_PCSR_GPIO21_PCSR_SEL13_SHFT 13
#define HWIO_GPIO21_PCSR_GPIO21_PCSR_SEL13_MASK 0x00002000
#define HWIO_GPIO21_PCSR_GPIO21_PCSR_SEL14_SHFT 14
#define HWIO_GPIO21_PCSR_GPIO21_PCSR_SEL14_MASK 0x00004000
#define HWIO_GPIO21_PCSR_GPIO21_PCSR_SEL15_SHFT 15
#define HWIO_GPIO21_PCSR_GPIO21_PCSR_SEL15_MASK 0x00008000


//--------

#define HWIO_GPIO21_INEN_ADDR  0xF0011574  
#define HWIO_GPIO21_INEN_GPIO21_INEN_EN0_SHFT 0
#define HWIO_GPIO21_INEN_GPIO21_INEN_EN0_MASK 0x00000001
#define HWIO_GPIO21_INEN_GPIO21_INEN_EN1_SHFT 1
#define HWIO_GPIO21_INEN_GPIO21_INEN_EN1_MASK 0x00000002
#define HWIO_GPIO21_INEN_GPIO21_INEN_EN2_SHFT 2
#define HWIO_GPIO21_INEN_GPIO21_INEN_EN2_MASK 0x00000004
#define HWIO_GPIO21_INEN_GPIO21_INEN_EN3_SHFT 3
#define HWIO_GPIO21_INEN_GPIO21_INEN_EN3_MASK 0x00000008
#define HWIO_GPIO21_INEN_GPIO21_INEN_EN4_SHFT 4
#define HWIO_GPIO21_INEN_GPIO21_INEN_EN4_MASK 0x00000010
#define HWIO_GPIO21_INEN_GPIO21_INEN_EN5_SHFT 5
#define HWIO_GPIO21_INEN_GPIO21_INEN_EN5_MASK 0x00000020
#define HWIO_GPIO21_INEN_GPIO21_INEN_EN6_SHFT 6
#define HWIO_GPIO21_INEN_GPIO21_INEN_EN6_MASK 0x00000040
#define HWIO_GPIO21_INEN_GPIO21_INEN_EN7_SHFT 7
#define HWIO_GPIO21_INEN_GPIO21_INEN_EN7_MASK 0x00000080
#define HWIO_GPIO21_INEN_GPIO21_INEN_EN8_SHFT 8
#define HWIO_GPIO21_INEN_GPIO21_INEN_EN8_MASK 0x00000100
#define HWIO_GPIO21_INEN_GPIO21_INEN_EN9_SHFT 9
#define HWIO_GPIO21_INEN_GPIO21_INEN_EN9_MASK 0x00000200
#define HWIO_GPIO21_INEN_GPIO21_INEN_EN10_SHFT 10
#define HWIO_GPIO21_INEN_GPIO21_INEN_EN10_MASK 0x00000400
#define HWIO_GPIO21_INEN_GPIO21_INEN_EN11_SHFT 11
#define HWIO_GPIO21_INEN_GPIO21_INEN_EN11_MASK 0x00000800
#define HWIO_GPIO21_INEN_GPIO21_INEN_EN12_SHFT 12
#define HWIO_GPIO21_INEN_GPIO21_INEN_EN12_MASK 0x00001000
#define HWIO_GPIO21_INEN_GPIO21_INEN_EN13_SHFT 13
#define HWIO_GPIO21_INEN_GPIO21_INEN_EN13_MASK 0x00002000
#define HWIO_GPIO21_INEN_GPIO21_INEN_EN14_SHFT 14
#define HWIO_GPIO21_INEN_GPIO21_INEN_EN14_MASK 0x00004000
#define HWIO_GPIO21_INEN_GPIO21_INEN_EN15_SHFT 15
#define HWIO_GPIO21_INEN_GPIO21_INEN_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO21_PUDRST_ADDR  0xF0011578  
#define HWIO_GPIO21_PUDRST_GPIO21_PUDRST_PDSEL0_SHFT 0
#define HWIO_GPIO21_PUDRST_GPIO21_PUDRST_PDSEL0_MASK 0x00000001
#define HWIO_GPIO21_PUDRST_GPIO21_PUDRST_PDSEL1_SHFT 1
#define HWIO_GPIO21_PUDRST_GPIO21_PUDRST_PDSEL1_MASK 0x00000002
#define HWIO_GPIO21_PUDRST_GPIO21_PUDRST_PDSEL2_SHFT 2
#define HWIO_GPIO21_PUDRST_GPIO21_PUDRST_PDSEL2_MASK 0x00000004
#define HWIO_GPIO21_PUDRST_GPIO21_PUDRST_PDSEL3_SHFT 3
#define HWIO_GPIO21_PUDRST_GPIO21_PUDRST_PDSEL3_MASK 0x00000008
#define HWIO_GPIO21_PUDRST_GPIO21_PUDRST_PDSEL4_SHFT 4
#define HWIO_GPIO21_PUDRST_GPIO21_PUDRST_PDSEL4_MASK 0x00000010
#define HWIO_GPIO21_PUDRST_GPIO21_PUDRST_PDSEL5_SHFT 5
#define HWIO_GPIO21_PUDRST_GPIO21_PUDRST_PDSEL5_MASK 0x00000020
#define HWIO_GPIO21_PUDRST_GPIO21_PUDRST_PDSEL6_SHFT 6
#define HWIO_GPIO21_PUDRST_GPIO21_PUDRST_PDSEL6_MASK 0x00000040
#define HWIO_GPIO21_PUDRST_GPIO21_PUDRST_PDSEL7_SHFT 7
#define HWIO_GPIO21_PUDRST_GPIO21_PUDRST_PDSEL7_MASK 0x00000080
#define HWIO_GPIO21_PUDRST_GPIO21_PUDRST_PDSEL8_SHFT 8
#define HWIO_GPIO21_PUDRST_GPIO21_PUDRST_PDSEL8_MASK 0x00000100
#define HWIO_GPIO21_PUDRST_GPIO21_PUDRST_PDSEL9_SHFT 9
#define HWIO_GPIO21_PUDRST_GPIO21_PUDRST_PDSEL9_MASK 0x00000200
#define HWIO_GPIO21_PUDRST_GPIO21_PUDRST_PDSEL10_SHFT 10
#define HWIO_GPIO21_PUDRST_GPIO21_PUDRST_PDSEL10_MASK 0x00000400
#define HWIO_GPIO21_PUDRST_GPIO21_PUDRST_PDSEL11_SHFT 11
#define HWIO_GPIO21_PUDRST_GPIO21_PUDRST_PDSEL11_MASK 0x00000800
#define HWIO_GPIO21_PUDRST_GPIO21_PUDRST_PDSEL12_SHFT 12
#define HWIO_GPIO21_PUDRST_GPIO21_PUDRST_PDSEL12_MASK 0x00001000
#define HWIO_GPIO21_PUDRST_GPIO21_PUDRST_PDSEL13_SHFT 13
#define HWIO_GPIO21_PUDRST_GPIO21_PUDRST_PDSEL13_MASK 0x00002000
#define HWIO_GPIO21_PUDRST_GPIO21_PUDRST_PDSEL14_SHFT 14
#define HWIO_GPIO21_PUDRST_GPIO21_PUDRST_PDSEL14_MASK 0x00004000
#define HWIO_GPIO21_PUDRST_GPIO21_PUDRST_PDSEL15_SHFT 15
#define HWIO_GPIO21_PUDRST_GPIO21_PUDRST_PDSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO22_INFO_ADDR  0xF0011600  
#define HWIO_GPIO22_INFO_GPIO22_INFO_MODREV_SHFT 0
#define HWIO_GPIO22_INFO_GPIO22_INFO_MODREV_MASK 0x000000ff
#define HWIO_GPIO22_INFO_GPIO22_INFO_MODTYPE_SHFT 8
#define HWIO_GPIO22_INFO_GPIO22_INFO_MODTYPE_MASK 0x0000ff00
#define HWIO_GPIO22_INFO_GPIO22_INFO_MODNUMBER_SHFT 16
#define HWIO_GPIO22_INFO_GPIO22_INFO_MODNUMBER_MASK 0xffff0000


//--------

#define HWIO_GPIO22_ACES0_ADDR  0xF0011604  
#define HWIO_GPIO22_ACES0_GPIO22_ACES0_EN0_SHFT 0
#define HWIO_GPIO22_ACES0_GPIO22_ACES0_EN0_MASK 0x00000001
#define HWIO_GPIO22_ACES0_GPIO22_ACES0_EN1_SHFT 1
#define HWIO_GPIO22_ACES0_GPIO22_ACES0_EN1_MASK 0x00000002
#define HWIO_GPIO22_ACES0_GPIO22_ACES0_EN2_SHFT 2
#define HWIO_GPIO22_ACES0_GPIO22_ACES0_EN2_MASK 0x00000004
#define HWIO_GPIO22_ACES0_GPIO22_ACES0_EN3_SHFT 3
#define HWIO_GPIO22_ACES0_GPIO22_ACES0_EN3_MASK 0x00000008
#define HWIO_GPIO22_ACES0_GPIO22_ACES0_EN4_SHFT 4
#define HWIO_GPIO22_ACES0_GPIO22_ACES0_EN4_MASK 0x00000010
#define HWIO_GPIO22_ACES0_GPIO22_ACES0_EN5_SHFT 5
#define HWIO_GPIO22_ACES0_GPIO22_ACES0_EN5_MASK 0x00000020
#define HWIO_GPIO22_ACES0_GPIO22_ACES0_EN6_SHFT 6
#define HWIO_GPIO22_ACES0_GPIO22_ACES0_EN6_MASK 0x00000040
#define HWIO_GPIO22_ACES0_GPIO22_ACES0_EN7_SHFT 7
#define HWIO_GPIO22_ACES0_GPIO22_ACES0_EN7_MASK 0x00000080
#define HWIO_GPIO22_ACES0_GPIO22_ACES0_EN8_SHFT 8
#define HWIO_GPIO22_ACES0_GPIO22_ACES0_EN8_MASK 0x00000100
#define HWIO_GPIO22_ACES0_GPIO22_ACES0_EN9_SHFT 9
#define HWIO_GPIO22_ACES0_GPIO22_ACES0_EN9_MASK 0x00000200
#define HWIO_GPIO22_ACES0_GPIO22_ACES0_EN10_SHFT 10
#define HWIO_GPIO22_ACES0_GPIO22_ACES0_EN10_MASK 0x00000400
#define HWIO_GPIO22_ACES0_GPIO22_ACES0_EN11_SHFT 11
#define HWIO_GPIO22_ACES0_GPIO22_ACES0_EN11_MASK 0x00000800
#define HWIO_GPIO22_ACES0_GPIO22_ACES0_EN12_SHFT 12
#define HWIO_GPIO22_ACES0_GPIO22_ACES0_EN12_MASK 0x00001000
#define HWIO_GPIO22_ACES0_GPIO22_ACES0_EN13_SHFT 13
#define HWIO_GPIO22_ACES0_GPIO22_ACES0_EN13_MASK 0x00002000
#define HWIO_GPIO22_ACES0_GPIO22_ACES0_EN14_SHFT 14
#define HWIO_GPIO22_ACES0_GPIO22_ACES0_EN14_MASK 0x00004000
#define HWIO_GPIO22_ACES0_GPIO22_ACES0_EN15_SHFT 15
#define HWIO_GPIO22_ACES0_GPIO22_ACES0_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO22_ACES1_ADDR  0xF0011608  


//--------

#define HWIO_GPIO22_PIR_ADDR  0xF001160C  
#define HWIO_GPIO22_PIR_GPIO22_PIR_PXPIR0_SHFT 0
#define HWIO_GPIO22_PIR_GPIO22_PIR_PXPIR0_MASK 0x00000001
#define HWIO_GPIO22_PIR_GPIO22_PIR_PXPIR1_SHFT 1
#define HWIO_GPIO22_PIR_GPIO22_PIR_PXPIR1_MASK 0x00000002
#define HWIO_GPIO22_PIR_GPIO22_PIR_PXPIR2_SHFT 2
#define HWIO_GPIO22_PIR_GPIO22_PIR_PXPIR2_MASK 0x00000004
#define HWIO_GPIO22_PIR_GPIO22_PIR_PXPIR3_SHFT 3
#define HWIO_GPIO22_PIR_GPIO22_PIR_PXPIR3_MASK 0x00000008
#define HWIO_GPIO22_PIR_GPIO22_PIR_PXPIR4_SHFT 4
#define HWIO_GPIO22_PIR_GPIO22_PIR_PXPIR4_MASK 0x00000010
#define HWIO_GPIO22_PIR_GPIO22_PIR_PXPIR5_SHFT 5
#define HWIO_GPIO22_PIR_GPIO22_PIR_PXPIR5_MASK 0x00000020
#define HWIO_GPIO22_PIR_GPIO22_PIR_PXPIR6_SHFT 6
#define HWIO_GPIO22_PIR_GPIO22_PIR_PXPIR6_MASK 0x00000040
#define HWIO_GPIO22_PIR_GPIO22_PIR_PXPIR7_SHFT 7
#define HWIO_GPIO22_PIR_GPIO22_PIR_PXPIR7_MASK 0x00000080
#define HWIO_GPIO22_PIR_GPIO22_PIR_PXPIR8_SHFT 8
#define HWIO_GPIO22_PIR_GPIO22_PIR_PXPIR8_MASK 0x00000100
#define HWIO_GPIO22_PIR_GPIO22_PIR_PXPIR9_SHFT 9
#define HWIO_GPIO22_PIR_GPIO22_PIR_PXPIR9_MASK 0x00000200
#define HWIO_GPIO22_PIR_GPIO22_PIR_PXPIR10_SHFT 10
#define HWIO_GPIO22_PIR_GPIO22_PIR_PXPIR10_MASK 0x00000400
#define HWIO_GPIO22_PIR_GPIO22_PIR_PXPIR11_SHFT 11
#define HWIO_GPIO22_PIR_GPIO22_PIR_PXPIR11_MASK 0x00000800
#define HWIO_GPIO22_PIR_GPIO22_PIR_PXPIR12_SHFT 12
#define HWIO_GPIO22_PIR_GPIO22_PIR_PXPIR12_MASK 0x00001000
#define HWIO_GPIO22_PIR_GPIO22_PIR_PXPIR13_SHFT 13
#define HWIO_GPIO22_PIR_GPIO22_PIR_PXPIR13_MASK 0x00002000
#define HWIO_GPIO22_PIR_GPIO22_PIR_PXPIR14_SHFT 14
#define HWIO_GPIO22_PIR_GPIO22_PIR_PXPIR14_MASK 0x00004000
#define HWIO_GPIO22_PIR_GPIO22_PIR_PXPIR15_SHFT 15
#define HWIO_GPIO22_PIR_GPIO22_PIR_PXPIR15_MASK 0x00008000


//--------

#define HWIO_GPIO22_POR_ADDR  0xF0011610  
#define HWIO_GPIO22_POR_GPIO22_POR_PXPOR0_SHFT 0
#define HWIO_GPIO22_POR_GPIO22_POR_PXPOR0_MASK 0x00000001
#define HWIO_GPIO22_POR_GPIO22_POR_PXPOR1_SHFT 1
#define HWIO_GPIO22_POR_GPIO22_POR_PXPOR1_MASK 0x00000002
#define HWIO_GPIO22_POR_GPIO22_POR_PXPOR2_SHFT 2
#define HWIO_GPIO22_POR_GPIO22_POR_PXPOR2_MASK 0x00000004
#define HWIO_GPIO22_POR_GPIO22_POR_PXPOR3_SHFT 3
#define HWIO_GPIO22_POR_GPIO22_POR_PXPOR3_MASK 0x00000008
#define HWIO_GPIO22_POR_GPIO22_POR_PXPOR4_SHFT 4
#define HWIO_GPIO22_POR_GPIO22_POR_PXPOR4_MASK 0x00000010
#define HWIO_GPIO22_POR_GPIO22_POR_PXPOR5_SHFT 5
#define HWIO_GPIO22_POR_GPIO22_POR_PXPOR5_MASK 0x00000020
#define HWIO_GPIO22_POR_GPIO22_POR_PXPOR6_SHFT 6
#define HWIO_GPIO22_POR_GPIO22_POR_PXPOR6_MASK 0x00000040
#define HWIO_GPIO22_POR_GPIO22_POR_PXPOR7_SHFT 7
#define HWIO_GPIO22_POR_GPIO22_POR_PXPOR7_MASK 0x00000080
#define HWIO_GPIO22_POR_GPIO22_POR_PXPOR8_SHFT 8
#define HWIO_GPIO22_POR_GPIO22_POR_PXPOR8_MASK 0x00000100
#define HWIO_GPIO22_POR_GPIO22_POR_PXPOR9_SHFT 9
#define HWIO_GPIO22_POR_GPIO22_POR_PXPOR9_MASK 0x00000200
#define HWIO_GPIO22_POR_GPIO22_POR_PXPOR10_SHFT 10
#define HWIO_GPIO22_POR_GPIO22_POR_PXPOR10_MASK 0x00000400
#define HWIO_GPIO22_POR_GPIO22_POR_PXPOR11_SHFT 11
#define HWIO_GPIO22_POR_GPIO22_POR_PXPOR11_MASK 0x00000800
#define HWIO_GPIO22_POR_GPIO22_POR_PXPOR12_SHFT 12
#define HWIO_GPIO22_POR_GPIO22_POR_PXPOR12_MASK 0x00001000
#define HWIO_GPIO22_POR_GPIO22_POR_PXPOR13_SHFT 13
#define HWIO_GPIO22_POR_GPIO22_POR_PXPOR13_MASK 0x00002000
#define HWIO_GPIO22_POR_GPIO22_POR_PXPOR14_SHFT 14
#define HWIO_GPIO22_POR_GPIO22_POR_PXPOR14_MASK 0x00004000
#define HWIO_GPIO22_POR_GPIO22_POR_PXPOR15_SHFT 15
#define HWIO_GPIO22_POR_GPIO22_POR_PXPOR15_MASK 0x00008000


//--------

#define HWIO_GPIO22_POSCR_ADDR  0xF0011614  
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PS0_SHFT 0
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PS0_MASK 0x00000001
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PS1_SHFT 1
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PS1_MASK 0x00000002
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PS2_SHFT 2
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PS2_MASK 0x00000004
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PS3_SHFT 3
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PS3_MASK 0x00000008
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PS4_SHFT 4
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PS4_MASK 0x00000010
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PS5_SHFT 5
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PS5_MASK 0x00000020
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PS6_SHFT 6
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PS6_MASK 0x00000040
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PS7_SHFT 7
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PS7_MASK 0x00000080
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PS8_SHFT 8
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PS8_MASK 0x00000100
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PS9_SHFT 9
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PS9_MASK 0x00000200
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PS10_SHFT 10
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PS10_MASK 0x00000400
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PS11_SHFT 11
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PS11_MASK 0x00000800
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PS12_SHFT 12
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PS12_MASK 0x00001000
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PS13_SHFT 13
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PS13_MASK 0x00002000
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PS14_SHFT 14
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PS14_MASK 0x00004000
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PS15_SHFT 15
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PS15_MASK 0x00008000
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PC0_SHFT 16
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PC0_MASK 0x00010000
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PC1_SHFT 17
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PC1_MASK 0x00020000
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PC2_SHFT 18
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PC2_MASK 0x00040000
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PC3_SHFT 19
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PC3_MASK 0x00080000
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PC4_SHFT 20
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PC4_MASK 0x00100000
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PC5_SHFT 21
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PC5_MASK 0x00200000
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PC6_SHFT 22
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PC6_MASK 0x00400000
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PC7_SHFT 23
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PC7_MASK 0x00800000
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PC8_SHFT 24
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PC8_MASK 0x01000000
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PC9_SHFT 25
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PC9_MASK 0x02000000
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PC10_SHFT 26
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PC10_MASK 0x04000000
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PC11_SHFT 27
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PC11_MASK 0x08000000
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PC12_SHFT 28
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PC12_MASK 0x10000000
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PC13_SHFT 29
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PC13_MASK 0x20000000
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PC14_SHFT 30
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PC14_MASK 0x40000000
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PC15_SHFT 31
#define HWIO_GPIO22_POSCR_GPIO22_POSCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO22_POSR_ADDR  0xF0011618  
#define HWIO_GPIO22_POSR_GPIO22_POSR_PS0_SHFT 0
#define HWIO_GPIO22_POSR_GPIO22_POSR_PS0_MASK 0x00000001
#define HWIO_GPIO22_POSR_GPIO22_POSR_PS1_SHFT 1
#define HWIO_GPIO22_POSR_GPIO22_POSR_PS1_MASK 0x00000002
#define HWIO_GPIO22_POSR_GPIO22_POSR_PS2_SHFT 2
#define HWIO_GPIO22_POSR_GPIO22_POSR_PS2_MASK 0x00000004
#define HWIO_GPIO22_POSR_GPIO22_POSR_PS3_SHFT 3
#define HWIO_GPIO22_POSR_GPIO22_POSR_PS3_MASK 0x00000008
#define HWIO_GPIO22_POSR_GPIO22_POSR_PS4_SHFT 4
#define HWIO_GPIO22_POSR_GPIO22_POSR_PS4_MASK 0x00000010
#define HWIO_GPIO22_POSR_GPIO22_POSR_PS5_SHFT 5
#define HWIO_GPIO22_POSR_GPIO22_POSR_PS5_MASK 0x00000020
#define HWIO_GPIO22_POSR_GPIO22_POSR_PS6_SHFT 6
#define HWIO_GPIO22_POSR_GPIO22_POSR_PS6_MASK 0x00000040
#define HWIO_GPIO22_POSR_GPIO22_POSR_PS7_SHFT 7
#define HWIO_GPIO22_POSR_GPIO22_POSR_PS7_MASK 0x00000080
#define HWIO_GPIO22_POSR_GPIO22_POSR_PS8_SHFT 8
#define HWIO_GPIO22_POSR_GPIO22_POSR_PS8_MASK 0x00000100
#define HWIO_GPIO22_POSR_GPIO22_POSR_PS9_SHFT 9
#define HWIO_GPIO22_POSR_GPIO22_POSR_PS9_MASK 0x00000200
#define HWIO_GPIO22_POSR_GPIO22_POSR_PS10_SHFT 10
#define HWIO_GPIO22_POSR_GPIO22_POSR_PS10_MASK 0x00000400
#define HWIO_GPIO22_POSR_GPIO22_POSR_PS11_SHFT 11
#define HWIO_GPIO22_POSR_GPIO22_POSR_PS11_MASK 0x00000800
#define HWIO_GPIO22_POSR_GPIO22_POSR_PS12_SHFT 12
#define HWIO_GPIO22_POSR_GPIO22_POSR_PS12_MASK 0x00001000
#define HWIO_GPIO22_POSR_GPIO22_POSR_PS13_SHFT 13
#define HWIO_GPIO22_POSR_GPIO22_POSR_PS13_MASK 0x00002000
#define HWIO_GPIO22_POSR_GPIO22_POSR_PS14_SHFT 14
#define HWIO_GPIO22_POSR_GPIO22_POSR_PS14_MASK 0x00004000
#define HWIO_GPIO22_POSR_GPIO22_POSR_PS15_SHFT 15
#define HWIO_GPIO22_POSR_GPIO22_POSR_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO22_POSR0_ADDR  0xF001161C  
#define HWIO_GPIO22_POSR0_GPIO22_POSR0_PS0_SHFT 0
#define HWIO_GPIO22_POSR0_GPIO22_POSR0_PS0_MASK 0x00000001
#define HWIO_GPIO22_POSR0_GPIO22_POSR0_PS1_SHFT 1
#define HWIO_GPIO22_POSR0_GPIO22_POSR0_PS1_MASK 0x00000002
#define HWIO_GPIO22_POSR0_GPIO22_POSR0_PS2_SHFT 2
#define HWIO_GPIO22_POSR0_GPIO22_POSR0_PS2_MASK 0x00000004
#define HWIO_GPIO22_POSR0_GPIO22_POSR0_PS3_SHFT 3
#define HWIO_GPIO22_POSR0_GPIO22_POSR0_PS3_MASK 0x00000008


//--------

#define HWIO_GPIO22_POSR4_ADDR  0xF0011620  
#define HWIO_GPIO22_POSR4_GPIO22_POSR4_PS4_SHFT 4
#define HWIO_GPIO22_POSR4_GPIO22_POSR4_PS4_MASK 0x00000010
#define HWIO_GPIO22_POSR4_GPIO22_POSR4_PS5_SHFT 5
#define HWIO_GPIO22_POSR4_GPIO22_POSR4_PS5_MASK 0x00000020
#define HWIO_GPIO22_POSR4_GPIO22_POSR4_PS6_SHFT 6
#define HWIO_GPIO22_POSR4_GPIO22_POSR4_PS6_MASK 0x00000040
#define HWIO_GPIO22_POSR4_GPIO22_POSR4_PS7_SHFT 7
#define HWIO_GPIO22_POSR4_GPIO22_POSR4_PS7_MASK 0x00000080


//--------

#define HWIO_GPIO22_POSR8_ADDR  0xF0011624  
#define HWIO_GPIO22_POSR8_GPIO22_POSR8_PS8_SHFT 8
#define HWIO_GPIO22_POSR8_GPIO22_POSR8_PS8_MASK 0x00000100
#define HWIO_GPIO22_POSR8_GPIO22_POSR8_PS9_SHFT 9
#define HWIO_GPIO22_POSR8_GPIO22_POSR8_PS9_MASK 0x00000200
#define HWIO_GPIO22_POSR8_GPIO22_POSR8_PS10_SHFT 10
#define HWIO_GPIO22_POSR8_GPIO22_POSR8_PS10_MASK 0x00000400
#define HWIO_GPIO22_POSR8_GPIO22_POSR8_PS11_SHFT 11
#define HWIO_GPIO22_POSR8_GPIO22_POSR8_PS11_MASK 0x00000800


//--------

#define HWIO_GPIO22_POSR12_ADDR  0xF0011628  
#define HWIO_GPIO22_POSR12_GPIO22_POSR12_PS12_SHFT 12
#define HWIO_GPIO22_POSR12_GPIO22_POSR12_PS12_MASK 0x00001000
#define HWIO_GPIO22_POSR12_GPIO22_POSR12_PS13_SHFT 13
#define HWIO_GPIO22_POSR12_GPIO22_POSR12_PS13_MASK 0x00002000
#define HWIO_GPIO22_POSR12_GPIO22_POSR12_PS14_SHFT 14
#define HWIO_GPIO22_POSR12_GPIO22_POSR12_PS14_MASK 0x00004000
#define HWIO_GPIO22_POSR12_GPIO22_POSR12_PS15_SHFT 15
#define HWIO_GPIO22_POSR12_GPIO22_POSR12_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO22_POCR_ADDR  0xF001162C  
#define HWIO_GPIO22_POCR_GPIO22_POCR_PC0_SHFT 16
#define HWIO_GPIO22_POCR_GPIO22_POCR_PC0_MASK 0x00010000
#define HWIO_GPIO22_POCR_GPIO22_POCR_PC1_SHFT 17
#define HWIO_GPIO22_POCR_GPIO22_POCR_PC1_MASK 0x00020000
#define HWIO_GPIO22_POCR_GPIO22_POCR_PC2_SHFT 18
#define HWIO_GPIO22_POCR_GPIO22_POCR_PC2_MASK 0x00040000
#define HWIO_GPIO22_POCR_GPIO22_POCR_PC3_SHFT 19
#define HWIO_GPIO22_POCR_GPIO22_POCR_PC3_MASK 0x00080000
#define HWIO_GPIO22_POCR_GPIO22_POCR_PC4_SHFT 20
#define HWIO_GPIO22_POCR_GPIO22_POCR_PC4_MASK 0x00100000
#define HWIO_GPIO22_POCR_GPIO22_POCR_PC5_SHFT 21
#define HWIO_GPIO22_POCR_GPIO22_POCR_PC5_MASK 0x00200000
#define HWIO_GPIO22_POCR_GPIO22_POCR_PC6_SHFT 22
#define HWIO_GPIO22_POCR_GPIO22_POCR_PC6_MASK 0x00400000
#define HWIO_GPIO22_POCR_GPIO22_POCR_PC7_SHFT 23
#define HWIO_GPIO22_POCR_GPIO22_POCR_PC7_MASK 0x00800000
#define HWIO_GPIO22_POCR_GPIO22_POCR_PC8_SHFT 24
#define HWIO_GPIO22_POCR_GPIO22_POCR_PC8_MASK 0x01000000
#define HWIO_GPIO22_POCR_GPIO22_POCR_PC9_SHFT 25
#define HWIO_GPIO22_POCR_GPIO22_POCR_PC9_MASK 0x02000000
#define HWIO_GPIO22_POCR_GPIO22_POCR_PC10_SHFT 26
#define HWIO_GPIO22_POCR_GPIO22_POCR_PC10_MASK 0x04000000
#define HWIO_GPIO22_POCR_GPIO22_POCR_PC11_SHFT 27
#define HWIO_GPIO22_POCR_GPIO22_POCR_PC11_MASK 0x08000000
#define HWIO_GPIO22_POCR_GPIO22_POCR_PC12_SHFT 28
#define HWIO_GPIO22_POCR_GPIO22_POCR_PC12_MASK 0x10000000
#define HWIO_GPIO22_POCR_GPIO22_POCR_PC13_SHFT 29
#define HWIO_GPIO22_POCR_GPIO22_POCR_PC13_MASK 0x20000000
#define HWIO_GPIO22_POCR_GPIO22_POCR_PC14_SHFT 30
#define HWIO_GPIO22_POCR_GPIO22_POCR_PC14_MASK 0x40000000
#define HWIO_GPIO22_POCR_GPIO22_POCR_PC15_SHFT 31
#define HWIO_GPIO22_POCR_GPIO22_POCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO22_POCR0_ADDR  0xF0011630  
#define HWIO_GPIO22_POCR0_GPIO22_POCR0_PC0_SHFT 16
#define HWIO_GPIO22_POCR0_GPIO22_POCR0_PC0_MASK 0x00010000
#define HWIO_GPIO22_POCR0_GPIO22_POCR0_PC1_SHFT 17
#define HWIO_GPIO22_POCR0_GPIO22_POCR0_PC1_MASK 0x00020000
#define HWIO_GPIO22_POCR0_GPIO22_POCR0_PC2_SHFT 18
#define HWIO_GPIO22_POCR0_GPIO22_POCR0_PC2_MASK 0x00040000
#define HWIO_GPIO22_POCR0_GPIO22_POCR0_PC3_SHFT 19
#define HWIO_GPIO22_POCR0_GPIO22_POCR0_PC3_MASK 0x00080000


//--------

#define HWIO_GPIO22_POCR4_ADDR  0xF0011634  
#define HWIO_GPIO22_POCR4_GPIO22_POCR4_PC4_SHFT 20
#define HWIO_GPIO22_POCR4_GPIO22_POCR4_PC4_MASK 0x00100000
#define HWIO_GPIO22_POCR4_GPIO22_POCR4_PC5_SHFT 21
#define HWIO_GPIO22_POCR4_GPIO22_POCR4_PC5_MASK 0x00200000
#define HWIO_GPIO22_POCR4_GPIO22_POCR4_PC6_SHFT 22
#define HWIO_GPIO22_POCR4_GPIO22_POCR4_PC6_MASK 0x00400000
#define HWIO_GPIO22_POCR4_GPIO22_POCR4_PC7_SHFT 23
#define HWIO_GPIO22_POCR4_GPIO22_POCR4_PC7_MASK 0x00800000


//--------

#define HWIO_GPIO22_POCR8_ADDR  0xF0011638  
#define HWIO_GPIO22_POCR8_GPIO22_POCR8_PC8_SHFT 24
#define HWIO_GPIO22_POCR8_GPIO22_POCR8_PC8_MASK 0x01000000
#define HWIO_GPIO22_POCR8_GPIO22_POCR8_PC9_SHFT 25
#define HWIO_GPIO22_POCR8_GPIO22_POCR8_PC9_MASK 0x02000000
#define HWIO_GPIO22_POCR8_GPIO22_POCR8_PC10_SHFT 26
#define HWIO_GPIO22_POCR8_GPIO22_POCR8_PC10_MASK 0x04000000
#define HWIO_GPIO22_POCR8_GPIO22_POCR8_PC11_SHFT 27
#define HWIO_GPIO22_POCR8_GPIO22_POCR8_PC11_MASK 0x08000000


//--------

#define HWIO_GPIO22_POCR12_ADDR  0xF001163C  
#define HWIO_GPIO22_POCR12_GPIO22_POCR12_PC12_SHFT 28
#define HWIO_GPIO22_POCR12_GPIO22_POCR12_PC12_MASK 0x10000000
#define HWIO_GPIO22_POCR12_GPIO22_POCR12_PC13_SHFT 29
#define HWIO_GPIO22_POCR12_GPIO22_POCR12_PC13_MASK 0x20000000
#define HWIO_GPIO22_POCR12_GPIO22_POCR12_PC14_SHFT 30
#define HWIO_GPIO22_POCR12_GPIO22_POCR12_PC14_MASK 0x40000000
#define HWIO_GPIO22_POCR12_GPIO22_POCR12_PC15_SHFT 31
#define HWIO_GPIO22_POCR12_GPIO22_POCR12_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO22_PUDEN_ADDR  0xF0011640  
#define HWIO_GPIO22_PUDEN_GPIO22_PUDEN_PXPUDEN0_SHFT 0
#define HWIO_GPIO22_PUDEN_GPIO22_PUDEN_PXPUDEN0_MASK 0x00000003
#define HWIO_GPIO22_PUDEN_GPIO22_PUDEN_PXPUDEN1_SHFT 2
#define HWIO_GPIO22_PUDEN_GPIO22_PUDEN_PXPUDEN1_MASK 0x0000000c
#define HWIO_GPIO22_PUDEN_GPIO22_PUDEN_PXPUDEN2_SHFT 4
#define HWIO_GPIO22_PUDEN_GPIO22_PUDEN_PXPUDEN2_MASK 0x00000030
#define HWIO_GPIO22_PUDEN_GPIO22_PUDEN_PXPUDEN3_SHFT 6
#define HWIO_GPIO22_PUDEN_GPIO22_PUDEN_PXPUDEN3_MASK 0x000000c0
#define HWIO_GPIO22_PUDEN_GPIO22_PUDEN_PXPUDEN4_SHFT 8
#define HWIO_GPIO22_PUDEN_GPIO22_PUDEN_PXPUDEN4_MASK 0x00000300
#define HWIO_GPIO22_PUDEN_GPIO22_PUDEN_PXPUDEN5_SHFT 10
#define HWIO_GPIO22_PUDEN_GPIO22_PUDEN_PXPUDEN5_MASK 0x00000c00
#define HWIO_GPIO22_PUDEN_GPIO22_PUDEN_PXPUDEN6_SHFT 12
#define HWIO_GPIO22_PUDEN_GPIO22_PUDEN_PXPUDEN6_MASK 0x00003000
#define HWIO_GPIO22_PUDEN_GPIO22_PUDEN_PXPUDEN7_SHFT 14
#define HWIO_GPIO22_PUDEN_GPIO22_PUDEN_PXPUDEN7_MASK 0x0000c000
#define HWIO_GPIO22_PUDEN_GPIO22_PUDEN_PXPUDEN8_SHFT 16
#define HWIO_GPIO22_PUDEN_GPIO22_PUDEN_PXPUDEN8_MASK 0x00030000
#define HWIO_GPIO22_PUDEN_GPIO22_PUDEN_PXPUDEN9_SHFT 18
#define HWIO_GPIO22_PUDEN_GPIO22_PUDEN_PXPUDEN9_MASK 0x000c0000
#define HWIO_GPIO22_PUDEN_GPIO22_PUDEN_PXPUDEN10_SHFT 20
#define HWIO_GPIO22_PUDEN_GPIO22_PUDEN_PXPUDEN10_MASK 0x00300000
#define HWIO_GPIO22_PUDEN_GPIO22_PUDEN_PXPUDEN11_SHFT 22
#define HWIO_GPIO22_PUDEN_GPIO22_PUDEN_PXPUDEN11_MASK 0x00c00000
#define HWIO_GPIO22_PUDEN_GPIO22_PUDEN_PXPUDEN12_SHFT 24
#define HWIO_GPIO22_PUDEN_GPIO22_PUDEN_PXPUDEN12_MASK 0x03000000
#define HWIO_GPIO22_PUDEN_GPIO22_PUDEN_PXPUDEN13_SHFT 26
#define HWIO_GPIO22_PUDEN_GPIO22_PUDEN_PXPUDEN13_MASK 0x0c000000
#define HWIO_GPIO22_PUDEN_GPIO22_PUDEN_PXPUDEN14_SHFT 28
#define HWIO_GPIO22_PUDEN_GPIO22_PUDEN_PXPUDEN14_MASK 0x30000000
#define HWIO_GPIO22_PUDEN_GPIO22_PUDEN_PXPUDEN15_SHFT 30
#define HWIO_GPIO22_PUDEN_GPIO22_PUDEN_PXPUDEN15_MASK 0xc0000000


//--------

#define HWIO_GPIO22_PODR_ADDR  0xF0011644  
#define HWIO_GPIO22_PODR_GPIO22_PODR_PXPODR0_SHFT 0
#define HWIO_GPIO22_PODR_GPIO22_PODR_PXPODR0_MASK 0x00000003
#define HWIO_GPIO22_PODR_GPIO22_PODR_PXPODR1_SHFT 2
#define HWIO_GPIO22_PODR_GPIO22_PODR_PXPODR1_MASK 0x0000000c
#define HWIO_GPIO22_PODR_GPIO22_PODR_PXPODR2_SHFT 4
#define HWIO_GPIO22_PODR_GPIO22_PODR_PXPODR2_MASK 0x00000030
#define HWIO_GPIO22_PODR_GPIO22_PODR_PXPODR3_SHFT 6
#define HWIO_GPIO22_PODR_GPIO22_PODR_PXPODR3_MASK 0x000000c0
#define HWIO_GPIO22_PODR_GPIO22_PODR_PXPODR4_SHFT 8
#define HWIO_GPIO22_PODR_GPIO22_PODR_PXPODR4_MASK 0x00000300
#define HWIO_GPIO22_PODR_GPIO22_PODR_PXPODR5_SHFT 10
#define HWIO_GPIO22_PODR_GPIO22_PODR_PXPODR5_MASK 0x00000c00
#define HWIO_GPIO22_PODR_GPIO22_PODR_PXPODR6_SHFT 12
#define HWIO_GPIO22_PODR_GPIO22_PODR_PXPODR6_MASK 0x00003000
#define HWIO_GPIO22_PODR_GPIO22_PODR_PXPODR7_SHFT 14
#define HWIO_GPIO22_PODR_GPIO22_PODR_PXPODR7_MASK 0x0000c000
#define HWIO_GPIO22_PODR_GPIO22_PODR_PXPODR8_SHFT 16
#define HWIO_GPIO22_PODR_GPIO22_PODR_PXPODR8_MASK 0x00030000
#define HWIO_GPIO22_PODR_GPIO22_PODR_PXPODR9_SHFT 18
#define HWIO_GPIO22_PODR_GPIO22_PODR_PXPODR9_MASK 0x000c0000
#define HWIO_GPIO22_PODR_GPIO22_PODR_PXPODR10_SHFT 20
#define HWIO_GPIO22_PODR_GPIO22_PODR_PXPODR10_MASK 0x00300000
#define HWIO_GPIO22_PODR_GPIO22_PODR_PXPODR11_SHFT 22
#define HWIO_GPIO22_PODR_GPIO22_PODR_PXPODR11_MASK 0x00c00000
#define HWIO_GPIO22_PODR_GPIO22_PODR_PXPODR12_SHFT 24
#define HWIO_GPIO22_PODR_GPIO22_PODR_PXPODR12_MASK 0x03000000
#define HWIO_GPIO22_PODR_GPIO22_PODR_PXPODR13_SHFT 26
#define HWIO_GPIO22_PODR_GPIO22_PODR_PXPODR13_MASK 0x0c000000
#define HWIO_GPIO22_PODR_GPIO22_PODR_PXPODR14_SHFT 28
#define HWIO_GPIO22_PODR_GPIO22_PODR_PXPODR14_MASK 0x30000000
#define HWIO_GPIO22_PODR_GPIO22_PODR_PXPODR15_SHFT 30
#define HWIO_GPIO22_PODR_GPIO22_PODR_PXPODR15_MASK 0xc0000000


//--------

#define HWIO_GPIO22_PMOD_ADDR  0xF0011648  
#define HWIO_GPIO22_PMOD_GPIO22_PMOD_PXMOD0_SHFT 0
#define HWIO_GPIO22_PMOD_GPIO22_PMOD_PXMOD0_MASK 0x00000003
#define HWIO_GPIO22_PMOD_GPIO22_PMOD_PXMOD1_SHFT 2
#define HWIO_GPIO22_PMOD_GPIO22_PMOD_PXMOD1_MASK 0x0000000c
#define HWIO_GPIO22_PMOD_GPIO22_PMOD_PXMOD2_SHFT 4
#define HWIO_GPIO22_PMOD_GPIO22_PMOD_PXMOD2_MASK 0x00000030
#define HWIO_GPIO22_PMOD_GPIO22_PMOD_PXMOD3_SHFT 6
#define HWIO_GPIO22_PMOD_GPIO22_PMOD_PXMOD3_MASK 0x000000c0
#define HWIO_GPIO22_PMOD_GPIO22_PMOD_PXMOD4_SHFT 8
#define HWIO_GPIO22_PMOD_GPIO22_PMOD_PXMOD4_MASK 0x00000300
#define HWIO_GPIO22_PMOD_GPIO22_PMOD_PXMOD5_SHFT 10
#define HWIO_GPIO22_PMOD_GPIO22_PMOD_PXMOD5_MASK 0x00000c00
#define HWIO_GPIO22_PMOD_GPIO22_PMOD_PXMOD6_SHFT 12
#define HWIO_GPIO22_PMOD_GPIO22_PMOD_PXMOD6_MASK 0x00003000
#define HWIO_GPIO22_PMOD_GPIO22_PMOD_PXMOD7_SHFT 14
#define HWIO_GPIO22_PMOD_GPIO22_PMOD_PXMOD7_MASK 0x0000c000
#define HWIO_GPIO22_PMOD_GPIO22_PMOD_PXMOD8_SHFT 16
#define HWIO_GPIO22_PMOD_GPIO22_PMOD_PXMOD8_MASK 0x00030000
#define HWIO_GPIO22_PMOD_GPIO22_PMOD_PXMOD9_SHFT 18
#define HWIO_GPIO22_PMOD_GPIO22_PMOD_PXMOD9_MASK 0x000c0000
#define HWIO_GPIO22_PMOD_GPIO22_PMOD_PXMOD10_SHFT 20
#define HWIO_GPIO22_PMOD_GPIO22_PMOD_PXMOD10_MASK 0x00300000
#define HWIO_GPIO22_PMOD_GPIO22_PMOD_PXMOD11_SHFT 22
#define HWIO_GPIO22_PMOD_GPIO22_PMOD_PXMOD11_MASK 0x00c00000
#define HWIO_GPIO22_PMOD_GPIO22_PMOD_PXMOD12_SHFT 24
#define HWIO_GPIO22_PMOD_GPIO22_PMOD_PXMOD12_MASK 0x03000000
#define HWIO_GPIO22_PMOD_GPIO22_PMOD_PXMOD13_SHFT 26
#define HWIO_GPIO22_PMOD_GPIO22_PMOD_PXMOD13_MASK 0x0c000000
#define HWIO_GPIO22_PMOD_GPIO22_PMOD_PXMOD14_SHFT 28
#define HWIO_GPIO22_PMOD_GPIO22_PMOD_PXMOD14_MASK 0x30000000
#define HWIO_GPIO22_PMOD_GPIO22_PMOD_PXMOD15_SHFT 30
#define HWIO_GPIO22_PMOD_GPIO22_PMOD_PXMOD15_MASK 0xc0000000


//--------

#define HWIO_GPIO22_PEROUT0_ADDR  0xF001164C  
#define HWIO_GPIO22_PEROUT0_GPIO22_PEROUT0_OUTSEL0_SHFT 0
#define HWIO_GPIO22_PEROUT0_GPIO22_PEROUT0_OUTSEL0_MASK 0x0000000f
#define HWIO_GPIO22_PEROUT0_GPIO22_PEROUT0_OUTSEL1_SHFT 4
#define HWIO_GPIO22_PEROUT0_GPIO22_PEROUT0_OUTSEL1_MASK 0x000000f0
#define HWIO_GPIO22_PEROUT0_GPIO22_PEROUT0_OUTSEL2_SHFT 8
#define HWIO_GPIO22_PEROUT0_GPIO22_PEROUT0_OUTSEL2_MASK 0x00000f00
#define HWIO_GPIO22_PEROUT0_GPIO22_PEROUT0_OUTSEL3_SHFT 12
#define HWIO_GPIO22_PEROUT0_GPIO22_PEROUT0_OUTSEL3_MASK 0x0000f000
#define HWIO_GPIO22_PEROUT0_GPIO22_PEROUT0_OUTSEL4_SHFT 16
#define HWIO_GPIO22_PEROUT0_GPIO22_PEROUT0_OUTSEL4_MASK 0x000f0000
#define HWIO_GPIO22_PEROUT0_GPIO22_PEROUT0_OUTSEL5_SHFT 20
#define HWIO_GPIO22_PEROUT0_GPIO22_PEROUT0_OUTSEL5_MASK 0x00f00000
#define HWIO_GPIO22_PEROUT0_GPIO22_PEROUT0_OUTSEL6_SHFT 24
#define HWIO_GPIO22_PEROUT0_GPIO22_PEROUT0_OUTSEL6_MASK 0x0f000000
#define HWIO_GPIO22_PEROUT0_GPIO22_PEROUT0_OUTSEL7_SHFT 28
#define HWIO_GPIO22_PEROUT0_GPIO22_PEROUT0_OUTSEL7_MASK 0xf0000000


//--------

#define HWIO_GPIO22_PEROUT1_ADDR  0xF0011650  
#define HWIO_GPIO22_PEROUT1_GPIO22_PEROUT1_OUTSEL8_SHFT 0
#define HWIO_GPIO22_PEROUT1_GPIO22_PEROUT1_OUTSEL8_MASK 0x0000000f
#define HWIO_GPIO22_PEROUT1_GPIO22_PEROUT1_OUTSEL9_SHFT 4
#define HWIO_GPIO22_PEROUT1_GPIO22_PEROUT1_OUTSEL9_MASK 0x000000f0
#define HWIO_GPIO22_PEROUT1_GPIO22_PEROUT1_OUTSEL10_SHFT 8
#define HWIO_GPIO22_PEROUT1_GPIO22_PEROUT1_OUTSEL10_MASK 0x00000f00
#define HWIO_GPIO22_PEROUT1_GPIO22_PEROUT1_OUTSEL11_SHFT 12
#define HWIO_GPIO22_PEROUT1_GPIO22_PEROUT1_OUTSEL11_MASK 0x0000f000
#define HWIO_GPIO22_PEROUT1_GPIO22_PEROUT1_OUTSEL12_SHFT 16
#define HWIO_GPIO22_PEROUT1_GPIO22_PEROUT1_OUTSEL12_MASK 0x000f0000
#define HWIO_GPIO22_PEROUT1_GPIO22_PEROUT1_OUTSEL13_SHFT 20
#define HWIO_GPIO22_PEROUT1_GPIO22_PEROUT1_OUTSEL13_MASK 0x00f00000
#define HWIO_GPIO22_PEROUT1_GPIO22_PEROUT1_OUTSEL14_SHFT 24
#define HWIO_GPIO22_PEROUT1_GPIO22_PEROUT1_OUTSEL14_MASK 0x0f000000
#define HWIO_GPIO22_PEROUT1_GPIO22_PEROUT1_OUTSEL15_SHFT 28
#define HWIO_GPIO22_PEROUT1_GPIO22_PEROUT1_OUTSEL15_MASK 0xf0000000


//--------

#define HWIO_GPIO22_PDR0_ADDR  0xF0011654  
#define HWIO_GPIO22_PDR0_GPIO22_PDR0_PXPD0_SHFT 0
#define HWIO_GPIO22_PDR0_GPIO22_PDR0_PXPD0_MASK 0x00000003
#define HWIO_GPIO22_PDR0_GPIO22_PDR0_PXPD1_SHFT 4
#define HWIO_GPIO22_PDR0_GPIO22_PDR0_PXPD1_MASK 0x00000030
#define HWIO_GPIO22_PDR0_GPIO22_PDR0_PXPD2_SHFT 8
#define HWIO_GPIO22_PDR0_GPIO22_PDR0_PXPD2_MASK 0x00000300
#define HWIO_GPIO22_PDR0_GPIO22_PDR0_PXPD3_SHFT 12
#define HWIO_GPIO22_PDR0_GPIO22_PDR0_PXPD3_MASK 0x00003000
#define HWIO_GPIO22_PDR0_GPIO22_PDR0_PXPD4_SHFT 16
#define HWIO_GPIO22_PDR0_GPIO22_PDR0_PXPD4_MASK 0x00030000
#define HWIO_GPIO22_PDR0_GPIO22_PDR0_PXPD5_SHFT 20
#define HWIO_GPIO22_PDR0_GPIO22_PDR0_PXPD5_MASK 0x00300000
#define HWIO_GPIO22_PDR0_GPIO22_PDR0_PXPD6_SHFT 24
#define HWIO_GPIO22_PDR0_GPIO22_PDR0_PXPD6_MASK 0x03000000
#define HWIO_GPIO22_PDR0_GPIO22_PDR0_PXPD7_SHFT 28
#define HWIO_GPIO22_PDR0_GPIO22_PDR0_PXPD7_MASK 0x30000000


//--------

#define HWIO_GPIO22_PDR1_ADDR  0xF0011658  
#define HWIO_GPIO22_PDR1_GPIO22_PDR1_PXPD8_SHFT 0
#define HWIO_GPIO22_PDR1_GPIO22_PDR1_PXPD8_MASK 0x00000003
#define HWIO_GPIO22_PDR1_GPIO22_PDR1_PXPD9_SHFT 4
#define HWIO_GPIO22_PDR1_GPIO22_PDR1_PXPD9_MASK 0x00000030
#define HWIO_GPIO22_PDR1_GPIO22_PDR1_PXPD10_SHFT 8
#define HWIO_GPIO22_PDR1_GPIO22_PDR1_PXPD10_MASK 0x00000300
#define HWIO_GPIO22_PDR1_GPIO22_PDR1_PXPD11_SHFT 12
#define HWIO_GPIO22_PDR1_GPIO22_PDR1_PXPD11_MASK 0x00003000
#define HWIO_GPIO22_PDR1_GPIO22_PDR1_PXPD12_SHFT 16
#define HWIO_GPIO22_PDR1_GPIO22_PDR1_PXPD12_MASK 0x00030000
#define HWIO_GPIO22_PDR1_GPIO22_PDR1_PXPD13_SHFT 20
#define HWIO_GPIO22_PDR1_GPIO22_PDR1_PXPD13_MASK 0x00300000
#define HWIO_GPIO22_PDR1_GPIO22_PDR1_PXPD14_SHFT 24
#define HWIO_GPIO22_PDR1_GPIO22_PDR1_PXPD14_MASK 0x03000000
#define HWIO_GPIO22_PDR1_GPIO22_PDR1_PXPD15_SHFT 28
#define HWIO_GPIO22_PDR1_GPIO22_PDR1_PXPD15_MASK 0x30000000


//--------

#define HWIO_GPIO22_SDE_ADDR  0xF001165C  
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEN0_SHFT 0
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEN0_MASK 0x00000001
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEN1_SHFT 1
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEN1_MASK 0x00000002
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEN2_SHFT 2
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEN2_MASK 0x00000004
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEN3_SHFT 3
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEN3_MASK 0x00000008
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEN4_SHFT 4
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEN4_MASK 0x00000010
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEN5_SHFT 5
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEN5_MASK 0x00000020
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEN6_SHFT 6
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEN6_MASK 0x00000040
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEN7_SHFT 7
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEN7_MASK 0x00000080
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEN8_SHFT 8
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEN8_MASK 0x00000100
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEN9_SHFT 9
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEN9_MASK 0x00000200
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEN10_SHFT 10
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEN10_MASK 0x00000400
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEN11_SHFT 11
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEN11_MASK 0x00000800
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEN12_SHFT 12
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEN12_MASK 0x00001000
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEN13_SHFT 13
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEN13_MASK 0x00002000
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEN14_SHFT 14
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEN14_MASK 0x00004000
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEN15_SHFT 15
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEN15_MASK 0x00008000
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEF0_SHFT 16
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEF0_MASK 0x00010000
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEF1_SHFT 17
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEF1_MASK 0x00020000
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEF2_SHFT 18
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEF2_MASK 0x00040000
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEF3_SHFT 19
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEF3_MASK 0x00080000
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEF4_SHFT 20
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEF4_MASK 0x00100000
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEF5_SHFT 21
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEF5_MASK 0x00200000
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEF6_SHFT 22
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEF6_MASK 0x00400000
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEF7_SHFT 23
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEF7_MASK 0x00800000
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEF8_SHFT 24
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEF8_MASK 0x01000000
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEF9_SHFT 25
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEF9_MASK 0x02000000
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEF10_SHFT 26
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEF10_MASK 0x04000000
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEF11_SHFT 27
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEF11_MASK 0x08000000
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEF12_SHFT 28
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEF12_MASK 0x10000000
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEF13_SHFT 29
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEF13_MASK 0x20000000
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEF14_SHFT 30
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEF14_MASK 0x40000000
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEF15_SHFT 31
#define HWIO_GPIO22_SDE_GPIO22_SDE_SDEF15_MASK 0x80000000


//--------

#define HWIO_GPIO22_SDCTL_ADDR  0xF0011660  
#define HWIO_GPIO22_SDCTL_GPIO22_SDCTL_SWTRIG_SHFT 0
#define HWIO_GPIO22_SDCTL_GPIO22_SDCTL_SWTRIG_MASK 0x00000001
#define HWIO_GPIO22_SDCTL_GPIO22_SDCTL_LINKEN_SHFT 1
#define HWIO_GPIO22_SDCTL_GPIO22_SDCTL_LINKEN_MASK 0x00000002
#define HWIO_GPIO22_SDCTL_GPIO22_SDCTL_PSDEF_SHFT 2
#define HWIO_GPIO22_SDCTL_GPIO22_SDCTL_PSDEF_MASK 0x00000004


//--------

#define HWIO_GPIO22_ESR_ADDR  0xF0011664  
#define HWIO_GPIO22_ESR_GPIO22_ESR_EN0_SHFT 0
#define HWIO_GPIO22_ESR_GPIO22_ESR_EN0_MASK 0x00000001
#define HWIO_GPIO22_ESR_GPIO22_ESR_EN1_SHFT 1
#define HWIO_GPIO22_ESR_GPIO22_ESR_EN1_MASK 0x00000002
#define HWIO_GPIO22_ESR_GPIO22_ESR_EN2_SHFT 2
#define HWIO_GPIO22_ESR_GPIO22_ESR_EN2_MASK 0x00000004
#define HWIO_GPIO22_ESR_GPIO22_ESR_EN3_SHFT 3
#define HWIO_GPIO22_ESR_GPIO22_ESR_EN3_MASK 0x00000008
#define HWIO_GPIO22_ESR_GPIO22_ESR_EN4_SHFT 4
#define HWIO_GPIO22_ESR_GPIO22_ESR_EN4_MASK 0x00000010
#define HWIO_GPIO22_ESR_GPIO22_ESR_EN5_SHFT 5
#define HWIO_GPIO22_ESR_GPIO22_ESR_EN5_MASK 0x00000020
#define HWIO_GPIO22_ESR_GPIO22_ESR_EN6_SHFT 6
#define HWIO_GPIO22_ESR_GPIO22_ESR_EN6_MASK 0x00000040
#define HWIO_GPIO22_ESR_GPIO22_ESR_EN7_SHFT 7
#define HWIO_GPIO22_ESR_GPIO22_ESR_EN7_MASK 0x00000080
#define HWIO_GPIO22_ESR_GPIO22_ESR_EN8_SHFT 8
#define HWIO_GPIO22_ESR_GPIO22_ESR_EN8_MASK 0x00000100
#define HWIO_GPIO22_ESR_GPIO22_ESR_EN9_SHFT 9
#define HWIO_GPIO22_ESR_GPIO22_ESR_EN9_MASK 0x00000200
#define HWIO_GPIO22_ESR_GPIO22_ESR_EN10_SHFT 10
#define HWIO_GPIO22_ESR_GPIO22_ESR_EN10_MASK 0x00000400
#define HWIO_GPIO22_ESR_GPIO22_ESR_EN11_SHFT 11
#define HWIO_GPIO22_ESR_GPIO22_ESR_EN11_MASK 0x00000800
#define HWIO_GPIO22_ESR_GPIO22_ESR_EN12_SHFT 12
#define HWIO_GPIO22_ESR_GPIO22_ESR_EN12_MASK 0x00001000
#define HWIO_GPIO22_ESR_GPIO22_ESR_EN13_SHFT 13
#define HWIO_GPIO22_ESR_GPIO22_ESR_EN13_MASK 0x00002000
#define HWIO_GPIO22_ESR_GPIO22_ESR_EN14_SHFT 14
#define HWIO_GPIO22_ESR_GPIO22_ESR_EN14_MASK 0x00004000
#define HWIO_GPIO22_ESR_GPIO22_ESR_EN15_SHFT 15
#define HWIO_GPIO22_ESR_GPIO22_ESR_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO22_LOCK_ADDR  0xF0011668  
#define HWIO_GPIO22_LOCK_GPIO22_LOCK_P0LCK_SHFT 0
#define HWIO_GPIO22_LOCK_GPIO22_LOCK_P0LCK_MASK 0x00000001
#define HWIO_GPIO22_LOCK_GPIO22_LOCK_P1LCK_SHFT 1
#define HWIO_GPIO22_LOCK_GPIO22_LOCK_P1LCK_MASK 0x00000002
#define HWIO_GPIO22_LOCK_GPIO22_LOCK_P2LCK_SHFT 2
#define HWIO_GPIO22_LOCK_GPIO22_LOCK_P2LCK_MASK 0x00000004
#define HWIO_GPIO22_LOCK_GPIO22_LOCK_P3LCK_SHFT 3
#define HWIO_GPIO22_LOCK_GPIO22_LOCK_P3LCK_MASK 0x00000008
#define HWIO_GPIO22_LOCK_GPIO22_LOCK_P4LCK_SHFT 4
#define HWIO_GPIO22_LOCK_GPIO22_LOCK_P4LCK_MASK 0x00000010
#define HWIO_GPIO22_LOCK_GPIO22_LOCK_P5LCK_SHFT 5
#define HWIO_GPIO22_LOCK_GPIO22_LOCK_P5LCK_MASK 0x00000020
#define HWIO_GPIO22_LOCK_GPIO22_LOCK_P6LCK_SHFT 6
#define HWIO_GPIO22_LOCK_GPIO22_LOCK_P6LCK_MASK 0x00000040
#define HWIO_GPIO22_LOCK_GPIO22_LOCK_P7LCK_SHFT 7
#define HWIO_GPIO22_LOCK_GPIO22_LOCK_P7LCK_MASK 0x00000080
#define HWIO_GPIO22_LOCK_GPIO22_LOCK_P8LCK_SHFT 8
#define HWIO_GPIO22_LOCK_GPIO22_LOCK_P8LCK_MASK 0x00000100
#define HWIO_GPIO22_LOCK_GPIO22_LOCK_P9LCK_SHFT 9
#define HWIO_GPIO22_LOCK_GPIO22_LOCK_P9LCK_MASK 0x00000200
#define HWIO_GPIO22_LOCK_GPIO22_LOCK_P10LCK_SHFT 10
#define HWIO_GPIO22_LOCK_GPIO22_LOCK_P10LCK_MASK 0x00000400
#define HWIO_GPIO22_LOCK_GPIO22_LOCK_P11LCK_SHFT 11
#define HWIO_GPIO22_LOCK_GPIO22_LOCK_P11LCK_MASK 0x00000800
#define HWIO_GPIO22_LOCK_GPIO22_LOCK_P12LCK_SHFT 12
#define HWIO_GPIO22_LOCK_GPIO22_LOCK_P12LCK_MASK 0x00001000
#define HWIO_GPIO22_LOCK_GPIO22_LOCK_P13LCK_SHFT 13
#define HWIO_GPIO22_LOCK_GPIO22_LOCK_P13LCK_MASK 0x00002000
#define HWIO_GPIO22_LOCK_GPIO22_LOCK_P14LCK_SHFT 14
#define HWIO_GPIO22_LOCK_GPIO22_LOCK_P14LCK_MASK 0x00004000
#define HWIO_GPIO22_LOCK_GPIO22_LOCK_P15LCK_SHFT 15
#define HWIO_GPIO22_LOCK_GPIO22_LOCK_P15LCK_MASK 0x00008000
#define HWIO_GPIO22_LOCK_GPIO22_LOCK_PXLCKKEY_SHFT 16
#define HWIO_GPIO22_LOCK_GPIO22_LOCK_PXLCKKEY_MASK 0xffff0000


//--------

#define HWIO_GPIO22_SDETRMOD_ADDR  0xF001166C  
#define HWIO_GPIO22_SDETRMOD_GPIO22_SDETRMOD_TGSEL0_SHFT 0
#define HWIO_GPIO22_SDETRMOD_GPIO22_SDETRMOD_TGSEL0_MASK 0x00000001
#define HWIO_GPIO22_SDETRMOD_GPIO22_SDETRMOD_TGSEL1_SHFT 1
#define HWIO_GPIO22_SDETRMOD_GPIO22_SDETRMOD_TGSEL1_MASK 0x00000002
#define HWIO_GPIO22_SDETRMOD_GPIO22_SDETRMOD_TGSEL2_SHFT 2
#define HWIO_GPIO22_SDETRMOD_GPIO22_SDETRMOD_TGSEL2_MASK 0x00000004
#define HWIO_GPIO22_SDETRMOD_GPIO22_SDETRMOD_TGSEL3_SHFT 3
#define HWIO_GPIO22_SDETRMOD_GPIO22_SDETRMOD_TGSEL3_MASK 0x00000008
#define HWIO_GPIO22_SDETRMOD_GPIO22_SDETRMOD_TGSEL4_SHFT 4
#define HWIO_GPIO22_SDETRMOD_GPIO22_SDETRMOD_TGSEL4_MASK 0x00000010
#define HWIO_GPIO22_SDETRMOD_GPIO22_SDETRMOD_TGSEL5_SHFT 5
#define HWIO_GPIO22_SDETRMOD_GPIO22_SDETRMOD_TGSEL5_MASK 0x00000020
#define HWIO_GPIO22_SDETRMOD_GPIO22_SDETRMOD_TGSEL6_SHFT 6
#define HWIO_GPIO22_SDETRMOD_GPIO22_SDETRMOD_TGSEL6_MASK 0x00000040
#define HWIO_GPIO22_SDETRMOD_GPIO22_SDETRMOD_TGSEL7_SHFT 7
#define HWIO_GPIO22_SDETRMOD_GPIO22_SDETRMOD_TGSEL7_MASK 0x00000080
#define HWIO_GPIO22_SDETRMOD_GPIO22_SDETRMOD_TGSEL8_SHFT 8
#define HWIO_GPIO22_SDETRMOD_GPIO22_SDETRMOD_TGSEL8_MASK 0x00000100
#define HWIO_GPIO22_SDETRMOD_GPIO22_SDETRMOD_TGSEL9_SHFT 9
#define HWIO_GPIO22_SDETRMOD_GPIO22_SDETRMOD_TGSEL9_MASK 0x00000200
#define HWIO_GPIO22_SDETRMOD_GPIO22_SDETRMOD_TGSEL10_SHFT 10
#define HWIO_GPIO22_SDETRMOD_GPIO22_SDETRMOD_TGSEL10_MASK 0x00000400
#define HWIO_GPIO22_SDETRMOD_GPIO22_SDETRMOD_TGSEL11_SHFT 11
#define HWIO_GPIO22_SDETRMOD_GPIO22_SDETRMOD_TGSEL11_MASK 0x00000800
#define HWIO_GPIO22_SDETRMOD_GPIO22_SDETRMOD_TGSEL12_SHFT 12
#define HWIO_GPIO22_SDETRMOD_GPIO22_SDETRMOD_TGSEL12_MASK 0x00001000
#define HWIO_GPIO22_SDETRMOD_GPIO22_SDETRMOD_TGSEL13_SHFT 13
#define HWIO_GPIO22_SDETRMOD_GPIO22_SDETRMOD_TGSEL13_MASK 0x00002000
#define HWIO_GPIO22_SDETRMOD_GPIO22_SDETRMOD_TGSEL14_SHFT 14
#define HWIO_GPIO22_SDETRMOD_GPIO22_SDETRMOD_TGSEL14_MASK 0x00004000
#define HWIO_GPIO22_SDETRMOD_GPIO22_SDETRMOD_TGSEL15_SHFT 15
#define HWIO_GPIO22_SDETRMOD_GPIO22_SDETRMOD_TGSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO22_PCSR_ADDR  0xF0011670  
#define HWIO_GPIO22_PCSR_GPIO22_PCSR_SEL0_SHFT 0
#define HWIO_GPIO22_PCSR_GPIO22_PCSR_SEL0_MASK 0x00000001
#define HWIO_GPIO22_PCSR_GPIO22_PCSR_SEL1_SHFT 1
#define HWIO_GPIO22_PCSR_GPIO22_PCSR_SEL1_MASK 0x00000002
#define HWIO_GPIO22_PCSR_GPIO22_PCSR_SEL2_SHFT 2
#define HWIO_GPIO22_PCSR_GPIO22_PCSR_SEL2_MASK 0x00000004
#define HWIO_GPIO22_PCSR_GPIO22_PCSR_SEL3_SHFT 3
#define HWIO_GPIO22_PCSR_GPIO22_PCSR_SEL3_MASK 0x00000008
#define HWIO_GPIO22_PCSR_GPIO22_PCSR_SEL4_SHFT 4
#define HWIO_GPIO22_PCSR_GPIO22_PCSR_SEL4_MASK 0x00000010
#define HWIO_GPIO22_PCSR_GPIO22_PCSR_SEL5_SHFT 5
#define HWIO_GPIO22_PCSR_GPIO22_PCSR_SEL5_MASK 0x00000020
#define HWIO_GPIO22_PCSR_GPIO22_PCSR_SEL6_SHFT 6
#define HWIO_GPIO22_PCSR_GPIO22_PCSR_SEL6_MASK 0x00000040
#define HWIO_GPIO22_PCSR_GPIO22_PCSR_SEL7_SHFT 7
#define HWIO_GPIO22_PCSR_GPIO22_PCSR_SEL7_MASK 0x00000080
#define HWIO_GPIO22_PCSR_GPIO22_PCSR_SEL8_SHFT 8
#define HWIO_GPIO22_PCSR_GPIO22_PCSR_SEL8_MASK 0x00000100
#define HWIO_GPIO22_PCSR_GPIO22_PCSR_SEL9_SHFT 9
#define HWIO_GPIO22_PCSR_GPIO22_PCSR_SEL9_MASK 0x00000200
#define HWIO_GPIO22_PCSR_GPIO22_PCSR_SEL10_SHFT 10
#define HWIO_GPIO22_PCSR_GPIO22_PCSR_SEL10_MASK 0x00000400
#define HWIO_GPIO22_PCSR_GPIO22_PCSR_SEL11_SHFT 11
#define HWIO_GPIO22_PCSR_GPIO22_PCSR_SEL11_MASK 0x00000800
#define HWIO_GPIO22_PCSR_GPIO22_PCSR_SEL12_SHFT 12
#define HWIO_GPIO22_PCSR_GPIO22_PCSR_SEL12_MASK 0x00001000
#define HWIO_GPIO22_PCSR_GPIO22_PCSR_SEL13_SHFT 13
#define HWIO_GPIO22_PCSR_GPIO22_PCSR_SEL13_MASK 0x00002000
#define HWIO_GPIO22_PCSR_GPIO22_PCSR_SEL14_SHFT 14
#define HWIO_GPIO22_PCSR_GPIO22_PCSR_SEL14_MASK 0x00004000
#define HWIO_GPIO22_PCSR_GPIO22_PCSR_SEL15_SHFT 15
#define HWIO_GPIO22_PCSR_GPIO22_PCSR_SEL15_MASK 0x00008000


//--------

#define HWIO_GPIO22_INEN_ADDR  0xF0011674  
#define HWIO_GPIO22_INEN_GPIO22_INEN_EN0_SHFT 0
#define HWIO_GPIO22_INEN_GPIO22_INEN_EN0_MASK 0x00000001
#define HWIO_GPIO22_INEN_GPIO22_INEN_EN1_SHFT 1
#define HWIO_GPIO22_INEN_GPIO22_INEN_EN1_MASK 0x00000002
#define HWIO_GPIO22_INEN_GPIO22_INEN_EN2_SHFT 2
#define HWIO_GPIO22_INEN_GPIO22_INEN_EN2_MASK 0x00000004
#define HWIO_GPIO22_INEN_GPIO22_INEN_EN3_SHFT 3
#define HWIO_GPIO22_INEN_GPIO22_INEN_EN3_MASK 0x00000008
#define HWIO_GPIO22_INEN_GPIO22_INEN_EN4_SHFT 4
#define HWIO_GPIO22_INEN_GPIO22_INEN_EN4_MASK 0x00000010
#define HWIO_GPIO22_INEN_GPIO22_INEN_EN5_SHFT 5
#define HWIO_GPIO22_INEN_GPIO22_INEN_EN5_MASK 0x00000020
#define HWIO_GPIO22_INEN_GPIO22_INEN_EN6_SHFT 6
#define HWIO_GPIO22_INEN_GPIO22_INEN_EN6_MASK 0x00000040
#define HWIO_GPIO22_INEN_GPIO22_INEN_EN7_SHFT 7
#define HWIO_GPIO22_INEN_GPIO22_INEN_EN7_MASK 0x00000080
#define HWIO_GPIO22_INEN_GPIO22_INEN_EN8_SHFT 8
#define HWIO_GPIO22_INEN_GPIO22_INEN_EN8_MASK 0x00000100
#define HWIO_GPIO22_INEN_GPIO22_INEN_EN9_SHFT 9
#define HWIO_GPIO22_INEN_GPIO22_INEN_EN9_MASK 0x00000200
#define HWIO_GPIO22_INEN_GPIO22_INEN_EN10_SHFT 10
#define HWIO_GPIO22_INEN_GPIO22_INEN_EN10_MASK 0x00000400
#define HWIO_GPIO22_INEN_GPIO22_INEN_EN11_SHFT 11
#define HWIO_GPIO22_INEN_GPIO22_INEN_EN11_MASK 0x00000800
#define HWIO_GPIO22_INEN_GPIO22_INEN_EN12_SHFT 12
#define HWIO_GPIO22_INEN_GPIO22_INEN_EN12_MASK 0x00001000
#define HWIO_GPIO22_INEN_GPIO22_INEN_EN13_SHFT 13
#define HWIO_GPIO22_INEN_GPIO22_INEN_EN13_MASK 0x00002000
#define HWIO_GPIO22_INEN_GPIO22_INEN_EN14_SHFT 14
#define HWIO_GPIO22_INEN_GPIO22_INEN_EN14_MASK 0x00004000
#define HWIO_GPIO22_INEN_GPIO22_INEN_EN15_SHFT 15
#define HWIO_GPIO22_INEN_GPIO22_INEN_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO22_PUDRST_ADDR  0xF0011678  
#define HWIO_GPIO22_PUDRST_GPIO22_PUDRST_PDSEL0_SHFT 0
#define HWIO_GPIO22_PUDRST_GPIO22_PUDRST_PDSEL0_MASK 0x00000001
#define HWIO_GPIO22_PUDRST_GPIO22_PUDRST_PDSEL1_SHFT 1
#define HWIO_GPIO22_PUDRST_GPIO22_PUDRST_PDSEL1_MASK 0x00000002
#define HWIO_GPIO22_PUDRST_GPIO22_PUDRST_PDSEL2_SHFT 2
#define HWIO_GPIO22_PUDRST_GPIO22_PUDRST_PDSEL2_MASK 0x00000004
#define HWIO_GPIO22_PUDRST_GPIO22_PUDRST_PDSEL3_SHFT 3
#define HWIO_GPIO22_PUDRST_GPIO22_PUDRST_PDSEL3_MASK 0x00000008
#define HWIO_GPIO22_PUDRST_GPIO22_PUDRST_PDSEL4_SHFT 4
#define HWIO_GPIO22_PUDRST_GPIO22_PUDRST_PDSEL4_MASK 0x00000010
#define HWIO_GPIO22_PUDRST_GPIO22_PUDRST_PDSEL5_SHFT 5
#define HWIO_GPIO22_PUDRST_GPIO22_PUDRST_PDSEL5_MASK 0x00000020
#define HWIO_GPIO22_PUDRST_GPIO22_PUDRST_PDSEL6_SHFT 6
#define HWIO_GPIO22_PUDRST_GPIO22_PUDRST_PDSEL6_MASK 0x00000040
#define HWIO_GPIO22_PUDRST_GPIO22_PUDRST_PDSEL7_SHFT 7
#define HWIO_GPIO22_PUDRST_GPIO22_PUDRST_PDSEL7_MASK 0x00000080
#define HWIO_GPIO22_PUDRST_GPIO22_PUDRST_PDSEL8_SHFT 8
#define HWIO_GPIO22_PUDRST_GPIO22_PUDRST_PDSEL8_MASK 0x00000100
#define HWIO_GPIO22_PUDRST_GPIO22_PUDRST_PDSEL9_SHFT 9
#define HWIO_GPIO22_PUDRST_GPIO22_PUDRST_PDSEL9_MASK 0x00000200
#define HWIO_GPIO22_PUDRST_GPIO22_PUDRST_PDSEL10_SHFT 10
#define HWIO_GPIO22_PUDRST_GPIO22_PUDRST_PDSEL10_MASK 0x00000400
#define HWIO_GPIO22_PUDRST_GPIO22_PUDRST_PDSEL11_SHFT 11
#define HWIO_GPIO22_PUDRST_GPIO22_PUDRST_PDSEL11_MASK 0x00000800
#define HWIO_GPIO22_PUDRST_GPIO22_PUDRST_PDSEL12_SHFT 12
#define HWIO_GPIO22_PUDRST_GPIO22_PUDRST_PDSEL12_MASK 0x00001000
#define HWIO_GPIO22_PUDRST_GPIO22_PUDRST_PDSEL13_SHFT 13
#define HWIO_GPIO22_PUDRST_GPIO22_PUDRST_PDSEL13_MASK 0x00002000
#define HWIO_GPIO22_PUDRST_GPIO22_PUDRST_PDSEL14_SHFT 14
#define HWIO_GPIO22_PUDRST_GPIO22_PUDRST_PDSEL14_MASK 0x00004000
#define HWIO_GPIO22_PUDRST_GPIO22_PUDRST_PDSEL15_SHFT 15
#define HWIO_GPIO22_PUDRST_GPIO22_PUDRST_PDSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO23_INFO_ADDR  0xF0011700  
#define HWIO_GPIO23_INFO_GPIO23_INFO_MODREV_SHFT 0
#define HWIO_GPIO23_INFO_GPIO23_INFO_MODREV_MASK 0x000000ff
#define HWIO_GPIO23_INFO_GPIO23_INFO_MODTYPE_SHFT 8
#define HWIO_GPIO23_INFO_GPIO23_INFO_MODTYPE_MASK 0x0000ff00
#define HWIO_GPIO23_INFO_GPIO23_INFO_MODNUMBER_SHFT 16
#define HWIO_GPIO23_INFO_GPIO23_INFO_MODNUMBER_MASK 0xffff0000


//--------

#define HWIO_GPIO23_ACES0_ADDR  0xF0011704  
#define HWIO_GPIO23_ACES0_GPIO23_ACES0_EN0_SHFT 0
#define HWIO_GPIO23_ACES0_GPIO23_ACES0_EN0_MASK 0x00000001
#define HWIO_GPIO23_ACES0_GPIO23_ACES0_EN1_SHFT 1
#define HWIO_GPIO23_ACES0_GPIO23_ACES0_EN1_MASK 0x00000002
#define HWIO_GPIO23_ACES0_GPIO23_ACES0_EN2_SHFT 2
#define HWIO_GPIO23_ACES0_GPIO23_ACES0_EN2_MASK 0x00000004
#define HWIO_GPIO23_ACES0_GPIO23_ACES0_EN3_SHFT 3
#define HWIO_GPIO23_ACES0_GPIO23_ACES0_EN3_MASK 0x00000008
#define HWIO_GPIO23_ACES0_GPIO23_ACES0_EN4_SHFT 4
#define HWIO_GPIO23_ACES0_GPIO23_ACES0_EN4_MASK 0x00000010
#define HWIO_GPIO23_ACES0_GPIO23_ACES0_EN5_SHFT 5
#define HWIO_GPIO23_ACES0_GPIO23_ACES0_EN5_MASK 0x00000020
#define HWIO_GPIO23_ACES0_GPIO23_ACES0_EN6_SHFT 6
#define HWIO_GPIO23_ACES0_GPIO23_ACES0_EN6_MASK 0x00000040
#define HWIO_GPIO23_ACES0_GPIO23_ACES0_EN7_SHFT 7
#define HWIO_GPIO23_ACES0_GPIO23_ACES0_EN7_MASK 0x00000080
#define HWIO_GPIO23_ACES0_GPIO23_ACES0_EN8_SHFT 8
#define HWIO_GPIO23_ACES0_GPIO23_ACES0_EN8_MASK 0x00000100
#define HWIO_GPIO23_ACES0_GPIO23_ACES0_EN9_SHFT 9
#define HWIO_GPIO23_ACES0_GPIO23_ACES0_EN9_MASK 0x00000200
#define HWIO_GPIO23_ACES0_GPIO23_ACES0_EN10_SHFT 10
#define HWIO_GPIO23_ACES0_GPIO23_ACES0_EN10_MASK 0x00000400
#define HWIO_GPIO23_ACES0_GPIO23_ACES0_EN11_SHFT 11
#define HWIO_GPIO23_ACES0_GPIO23_ACES0_EN11_MASK 0x00000800
#define HWIO_GPIO23_ACES0_GPIO23_ACES0_EN12_SHFT 12
#define HWIO_GPIO23_ACES0_GPIO23_ACES0_EN12_MASK 0x00001000
#define HWIO_GPIO23_ACES0_GPIO23_ACES0_EN13_SHFT 13
#define HWIO_GPIO23_ACES0_GPIO23_ACES0_EN13_MASK 0x00002000
#define HWIO_GPIO23_ACES0_GPIO23_ACES0_EN14_SHFT 14
#define HWIO_GPIO23_ACES0_GPIO23_ACES0_EN14_MASK 0x00004000
#define HWIO_GPIO23_ACES0_GPIO23_ACES0_EN15_SHFT 15
#define HWIO_GPIO23_ACES0_GPIO23_ACES0_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO23_ACES1_ADDR  0xF0011708  


//--------

#define HWIO_GPIO23_PIR_ADDR  0xF001170C  
#define HWIO_GPIO23_PIR_GPIO23_PIR_PXPIR0_SHFT 0
#define HWIO_GPIO23_PIR_GPIO23_PIR_PXPIR0_MASK 0x00000001
#define HWIO_GPIO23_PIR_GPIO23_PIR_PXPIR1_SHFT 1
#define HWIO_GPIO23_PIR_GPIO23_PIR_PXPIR1_MASK 0x00000002
#define HWIO_GPIO23_PIR_GPIO23_PIR_PXPIR2_SHFT 2
#define HWIO_GPIO23_PIR_GPIO23_PIR_PXPIR2_MASK 0x00000004
#define HWIO_GPIO23_PIR_GPIO23_PIR_PXPIR3_SHFT 3
#define HWIO_GPIO23_PIR_GPIO23_PIR_PXPIR3_MASK 0x00000008
#define HWIO_GPIO23_PIR_GPIO23_PIR_PXPIR4_SHFT 4
#define HWIO_GPIO23_PIR_GPIO23_PIR_PXPIR4_MASK 0x00000010
#define HWIO_GPIO23_PIR_GPIO23_PIR_PXPIR5_SHFT 5
#define HWIO_GPIO23_PIR_GPIO23_PIR_PXPIR5_MASK 0x00000020
#define HWIO_GPIO23_PIR_GPIO23_PIR_PXPIR6_SHFT 6
#define HWIO_GPIO23_PIR_GPIO23_PIR_PXPIR6_MASK 0x00000040
#define HWIO_GPIO23_PIR_GPIO23_PIR_PXPIR7_SHFT 7
#define HWIO_GPIO23_PIR_GPIO23_PIR_PXPIR7_MASK 0x00000080
#define HWIO_GPIO23_PIR_GPIO23_PIR_PXPIR8_SHFT 8
#define HWIO_GPIO23_PIR_GPIO23_PIR_PXPIR8_MASK 0x00000100
#define HWIO_GPIO23_PIR_GPIO23_PIR_PXPIR9_SHFT 9
#define HWIO_GPIO23_PIR_GPIO23_PIR_PXPIR9_MASK 0x00000200
#define HWIO_GPIO23_PIR_GPIO23_PIR_PXPIR10_SHFT 10
#define HWIO_GPIO23_PIR_GPIO23_PIR_PXPIR10_MASK 0x00000400
#define HWIO_GPIO23_PIR_GPIO23_PIR_PXPIR11_SHFT 11
#define HWIO_GPIO23_PIR_GPIO23_PIR_PXPIR11_MASK 0x00000800
#define HWIO_GPIO23_PIR_GPIO23_PIR_PXPIR12_SHFT 12
#define HWIO_GPIO23_PIR_GPIO23_PIR_PXPIR12_MASK 0x00001000
#define HWIO_GPIO23_PIR_GPIO23_PIR_PXPIR13_SHFT 13
#define HWIO_GPIO23_PIR_GPIO23_PIR_PXPIR13_MASK 0x00002000
#define HWIO_GPIO23_PIR_GPIO23_PIR_PXPIR14_SHFT 14
#define HWIO_GPIO23_PIR_GPIO23_PIR_PXPIR14_MASK 0x00004000
#define HWIO_GPIO23_PIR_GPIO23_PIR_PXPIR15_SHFT 15
#define HWIO_GPIO23_PIR_GPIO23_PIR_PXPIR15_MASK 0x00008000


//--------

#define HWIO_GPIO23_POR_ADDR  0xF0011710  
#define HWIO_GPIO23_POR_GPIO23_POR_PXPOR0_SHFT 0
#define HWIO_GPIO23_POR_GPIO23_POR_PXPOR0_MASK 0x00000001
#define HWIO_GPIO23_POR_GPIO23_POR_PXPOR1_SHFT 1
#define HWIO_GPIO23_POR_GPIO23_POR_PXPOR1_MASK 0x00000002
#define HWIO_GPIO23_POR_GPIO23_POR_PXPOR2_SHFT 2
#define HWIO_GPIO23_POR_GPIO23_POR_PXPOR2_MASK 0x00000004
#define HWIO_GPIO23_POR_GPIO23_POR_PXPOR3_SHFT 3
#define HWIO_GPIO23_POR_GPIO23_POR_PXPOR3_MASK 0x00000008
#define HWIO_GPIO23_POR_GPIO23_POR_PXPOR4_SHFT 4
#define HWIO_GPIO23_POR_GPIO23_POR_PXPOR4_MASK 0x00000010
#define HWIO_GPIO23_POR_GPIO23_POR_PXPOR5_SHFT 5
#define HWIO_GPIO23_POR_GPIO23_POR_PXPOR5_MASK 0x00000020
#define HWIO_GPIO23_POR_GPIO23_POR_PXPOR6_SHFT 6
#define HWIO_GPIO23_POR_GPIO23_POR_PXPOR6_MASK 0x00000040
#define HWIO_GPIO23_POR_GPIO23_POR_PXPOR7_SHFT 7
#define HWIO_GPIO23_POR_GPIO23_POR_PXPOR7_MASK 0x00000080
#define HWIO_GPIO23_POR_GPIO23_POR_PXPOR8_SHFT 8
#define HWIO_GPIO23_POR_GPIO23_POR_PXPOR8_MASK 0x00000100
#define HWIO_GPIO23_POR_GPIO23_POR_PXPOR9_SHFT 9
#define HWIO_GPIO23_POR_GPIO23_POR_PXPOR9_MASK 0x00000200
#define HWIO_GPIO23_POR_GPIO23_POR_PXPOR10_SHFT 10
#define HWIO_GPIO23_POR_GPIO23_POR_PXPOR10_MASK 0x00000400
#define HWIO_GPIO23_POR_GPIO23_POR_PXPOR11_SHFT 11
#define HWIO_GPIO23_POR_GPIO23_POR_PXPOR11_MASK 0x00000800
#define HWIO_GPIO23_POR_GPIO23_POR_PXPOR12_SHFT 12
#define HWIO_GPIO23_POR_GPIO23_POR_PXPOR12_MASK 0x00001000
#define HWIO_GPIO23_POR_GPIO23_POR_PXPOR13_SHFT 13
#define HWIO_GPIO23_POR_GPIO23_POR_PXPOR13_MASK 0x00002000
#define HWIO_GPIO23_POR_GPIO23_POR_PXPOR14_SHFT 14
#define HWIO_GPIO23_POR_GPIO23_POR_PXPOR14_MASK 0x00004000
#define HWIO_GPIO23_POR_GPIO23_POR_PXPOR15_SHFT 15
#define HWIO_GPIO23_POR_GPIO23_POR_PXPOR15_MASK 0x00008000


//--------

#define HWIO_GPIO23_POSCR_ADDR  0xF0011714  
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PS0_SHFT 0
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PS0_MASK 0x00000001
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PS1_SHFT 1
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PS1_MASK 0x00000002
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PS2_SHFT 2
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PS2_MASK 0x00000004
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PS3_SHFT 3
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PS3_MASK 0x00000008
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PS4_SHFT 4
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PS4_MASK 0x00000010
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PS5_SHFT 5
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PS5_MASK 0x00000020
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PS6_SHFT 6
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PS6_MASK 0x00000040
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PS7_SHFT 7
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PS7_MASK 0x00000080
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PS8_SHFT 8
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PS8_MASK 0x00000100
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PS9_SHFT 9
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PS9_MASK 0x00000200
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PS10_SHFT 10
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PS10_MASK 0x00000400
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PS11_SHFT 11
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PS11_MASK 0x00000800
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PS12_SHFT 12
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PS12_MASK 0x00001000
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PS13_SHFT 13
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PS13_MASK 0x00002000
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PS14_SHFT 14
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PS14_MASK 0x00004000
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PS15_SHFT 15
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PS15_MASK 0x00008000
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PC0_SHFT 16
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PC0_MASK 0x00010000
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PC1_SHFT 17
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PC1_MASK 0x00020000
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PC2_SHFT 18
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PC2_MASK 0x00040000
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PC3_SHFT 19
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PC3_MASK 0x00080000
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PC4_SHFT 20
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PC4_MASK 0x00100000
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PC5_SHFT 21
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PC5_MASK 0x00200000
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PC6_SHFT 22
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PC6_MASK 0x00400000
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PC7_SHFT 23
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PC7_MASK 0x00800000
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PC8_SHFT 24
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PC8_MASK 0x01000000
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PC9_SHFT 25
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PC9_MASK 0x02000000
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PC10_SHFT 26
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PC10_MASK 0x04000000
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PC11_SHFT 27
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PC11_MASK 0x08000000
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PC12_SHFT 28
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PC12_MASK 0x10000000
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PC13_SHFT 29
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PC13_MASK 0x20000000
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PC14_SHFT 30
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PC14_MASK 0x40000000
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PC15_SHFT 31
#define HWIO_GPIO23_POSCR_GPIO23_POSCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO23_POSR_ADDR  0xF0011718  
#define HWIO_GPIO23_POSR_GPIO23_POSR_PS0_SHFT 0
#define HWIO_GPIO23_POSR_GPIO23_POSR_PS0_MASK 0x00000001
#define HWIO_GPIO23_POSR_GPIO23_POSR_PS1_SHFT 1
#define HWIO_GPIO23_POSR_GPIO23_POSR_PS1_MASK 0x00000002
#define HWIO_GPIO23_POSR_GPIO23_POSR_PS2_SHFT 2
#define HWIO_GPIO23_POSR_GPIO23_POSR_PS2_MASK 0x00000004
#define HWIO_GPIO23_POSR_GPIO23_POSR_PS3_SHFT 3
#define HWIO_GPIO23_POSR_GPIO23_POSR_PS3_MASK 0x00000008
#define HWIO_GPIO23_POSR_GPIO23_POSR_PS4_SHFT 4
#define HWIO_GPIO23_POSR_GPIO23_POSR_PS4_MASK 0x00000010
#define HWIO_GPIO23_POSR_GPIO23_POSR_PS5_SHFT 5
#define HWIO_GPIO23_POSR_GPIO23_POSR_PS5_MASK 0x00000020
#define HWIO_GPIO23_POSR_GPIO23_POSR_PS6_SHFT 6
#define HWIO_GPIO23_POSR_GPIO23_POSR_PS6_MASK 0x00000040
#define HWIO_GPIO23_POSR_GPIO23_POSR_PS7_SHFT 7
#define HWIO_GPIO23_POSR_GPIO23_POSR_PS7_MASK 0x00000080
#define HWIO_GPIO23_POSR_GPIO23_POSR_PS8_SHFT 8
#define HWIO_GPIO23_POSR_GPIO23_POSR_PS8_MASK 0x00000100
#define HWIO_GPIO23_POSR_GPIO23_POSR_PS9_SHFT 9
#define HWIO_GPIO23_POSR_GPIO23_POSR_PS9_MASK 0x00000200
#define HWIO_GPIO23_POSR_GPIO23_POSR_PS10_SHFT 10
#define HWIO_GPIO23_POSR_GPIO23_POSR_PS10_MASK 0x00000400
#define HWIO_GPIO23_POSR_GPIO23_POSR_PS11_SHFT 11
#define HWIO_GPIO23_POSR_GPIO23_POSR_PS11_MASK 0x00000800
#define HWIO_GPIO23_POSR_GPIO23_POSR_PS12_SHFT 12
#define HWIO_GPIO23_POSR_GPIO23_POSR_PS12_MASK 0x00001000
#define HWIO_GPIO23_POSR_GPIO23_POSR_PS13_SHFT 13
#define HWIO_GPIO23_POSR_GPIO23_POSR_PS13_MASK 0x00002000
#define HWIO_GPIO23_POSR_GPIO23_POSR_PS14_SHFT 14
#define HWIO_GPIO23_POSR_GPIO23_POSR_PS14_MASK 0x00004000
#define HWIO_GPIO23_POSR_GPIO23_POSR_PS15_SHFT 15
#define HWIO_GPIO23_POSR_GPIO23_POSR_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO23_POSR0_ADDR  0xF001171C  
#define HWIO_GPIO23_POSR0_GPIO23_POSR0_PS0_SHFT 0
#define HWIO_GPIO23_POSR0_GPIO23_POSR0_PS0_MASK 0x00000001
#define HWIO_GPIO23_POSR0_GPIO23_POSR0_PS1_SHFT 1
#define HWIO_GPIO23_POSR0_GPIO23_POSR0_PS1_MASK 0x00000002
#define HWIO_GPIO23_POSR0_GPIO23_POSR0_PS2_SHFT 2
#define HWIO_GPIO23_POSR0_GPIO23_POSR0_PS2_MASK 0x00000004
#define HWIO_GPIO23_POSR0_GPIO23_POSR0_PS3_SHFT 3
#define HWIO_GPIO23_POSR0_GPIO23_POSR0_PS3_MASK 0x00000008


//--------

#define HWIO_GPIO23_POSR4_ADDR  0xF0011720  
#define HWIO_GPIO23_POSR4_GPIO23_POSR4_PS4_SHFT 4
#define HWIO_GPIO23_POSR4_GPIO23_POSR4_PS4_MASK 0x00000010
#define HWIO_GPIO23_POSR4_GPIO23_POSR4_PS5_SHFT 5
#define HWIO_GPIO23_POSR4_GPIO23_POSR4_PS5_MASK 0x00000020
#define HWIO_GPIO23_POSR4_GPIO23_POSR4_PS6_SHFT 6
#define HWIO_GPIO23_POSR4_GPIO23_POSR4_PS6_MASK 0x00000040
#define HWIO_GPIO23_POSR4_GPIO23_POSR4_PS7_SHFT 7
#define HWIO_GPIO23_POSR4_GPIO23_POSR4_PS7_MASK 0x00000080


//--------

#define HWIO_GPIO23_POSR8_ADDR  0xF0011724  
#define HWIO_GPIO23_POSR8_GPIO23_POSR8_PS8_SHFT 8
#define HWIO_GPIO23_POSR8_GPIO23_POSR8_PS8_MASK 0x00000100
#define HWIO_GPIO23_POSR8_GPIO23_POSR8_PS9_SHFT 9
#define HWIO_GPIO23_POSR8_GPIO23_POSR8_PS9_MASK 0x00000200
#define HWIO_GPIO23_POSR8_GPIO23_POSR8_PS10_SHFT 10
#define HWIO_GPIO23_POSR8_GPIO23_POSR8_PS10_MASK 0x00000400
#define HWIO_GPIO23_POSR8_GPIO23_POSR8_PS11_SHFT 11
#define HWIO_GPIO23_POSR8_GPIO23_POSR8_PS11_MASK 0x00000800


//--------

#define HWIO_GPIO23_POSR12_ADDR  0xF0011728  
#define HWIO_GPIO23_POSR12_GPIO23_POSR12_PS12_SHFT 12
#define HWIO_GPIO23_POSR12_GPIO23_POSR12_PS12_MASK 0x00001000
#define HWIO_GPIO23_POSR12_GPIO23_POSR12_PS13_SHFT 13
#define HWIO_GPIO23_POSR12_GPIO23_POSR12_PS13_MASK 0x00002000
#define HWIO_GPIO23_POSR12_GPIO23_POSR12_PS14_SHFT 14
#define HWIO_GPIO23_POSR12_GPIO23_POSR12_PS14_MASK 0x00004000
#define HWIO_GPIO23_POSR12_GPIO23_POSR12_PS15_SHFT 15
#define HWIO_GPIO23_POSR12_GPIO23_POSR12_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO23_POCR_ADDR  0xF001172C  
#define HWIO_GPIO23_POCR_GPIO23_POCR_PC0_SHFT 16
#define HWIO_GPIO23_POCR_GPIO23_POCR_PC0_MASK 0x00010000
#define HWIO_GPIO23_POCR_GPIO23_POCR_PC1_SHFT 17
#define HWIO_GPIO23_POCR_GPIO23_POCR_PC1_MASK 0x00020000
#define HWIO_GPIO23_POCR_GPIO23_POCR_PC2_SHFT 18
#define HWIO_GPIO23_POCR_GPIO23_POCR_PC2_MASK 0x00040000
#define HWIO_GPIO23_POCR_GPIO23_POCR_PC3_SHFT 19
#define HWIO_GPIO23_POCR_GPIO23_POCR_PC3_MASK 0x00080000
#define HWIO_GPIO23_POCR_GPIO23_POCR_PC4_SHFT 20
#define HWIO_GPIO23_POCR_GPIO23_POCR_PC4_MASK 0x00100000
#define HWIO_GPIO23_POCR_GPIO23_POCR_PC5_SHFT 21
#define HWIO_GPIO23_POCR_GPIO23_POCR_PC5_MASK 0x00200000
#define HWIO_GPIO23_POCR_GPIO23_POCR_PC6_SHFT 22
#define HWIO_GPIO23_POCR_GPIO23_POCR_PC6_MASK 0x00400000
#define HWIO_GPIO23_POCR_GPIO23_POCR_PC7_SHFT 23
#define HWIO_GPIO23_POCR_GPIO23_POCR_PC7_MASK 0x00800000
#define HWIO_GPIO23_POCR_GPIO23_POCR_PC8_SHFT 24
#define HWIO_GPIO23_POCR_GPIO23_POCR_PC8_MASK 0x01000000
#define HWIO_GPIO23_POCR_GPIO23_POCR_PC9_SHFT 25
#define HWIO_GPIO23_POCR_GPIO23_POCR_PC9_MASK 0x02000000
#define HWIO_GPIO23_POCR_GPIO23_POCR_PC10_SHFT 26
#define HWIO_GPIO23_POCR_GPIO23_POCR_PC10_MASK 0x04000000
#define HWIO_GPIO23_POCR_GPIO23_POCR_PC11_SHFT 27
#define HWIO_GPIO23_POCR_GPIO23_POCR_PC11_MASK 0x08000000
#define HWIO_GPIO23_POCR_GPIO23_POCR_PC12_SHFT 28
#define HWIO_GPIO23_POCR_GPIO23_POCR_PC12_MASK 0x10000000
#define HWIO_GPIO23_POCR_GPIO23_POCR_PC13_SHFT 29
#define HWIO_GPIO23_POCR_GPIO23_POCR_PC13_MASK 0x20000000
#define HWIO_GPIO23_POCR_GPIO23_POCR_PC14_SHFT 30
#define HWIO_GPIO23_POCR_GPIO23_POCR_PC14_MASK 0x40000000
#define HWIO_GPIO23_POCR_GPIO23_POCR_PC15_SHFT 31
#define HWIO_GPIO23_POCR_GPIO23_POCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO23_POCR0_ADDR  0xF0011730  
#define HWIO_GPIO23_POCR0_GPIO23_POCR0_PC0_SHFT 16
#define HWIO_GPIO23_POCR0_GPIO23_POCR0_PC0_MASK 0x00010000
#define HWIO_GPIO23_POCR0_GPIO23_POCR0_PC1_SHFT 17
#define HWIO_GPIO23_POCR0_GPIO23_POCR0_PC1_MASK 0x00020000
#define HWIO_GPIO23_POCR0_GPIO23_POCR0_PC2_SHFT 18
#define HWIO_GPIO23_POCR0_GPIO23_POCR0_PC2_MASK 0x00040000
#define HWIO_GPIO23_POCR0_GPIO23_POCR0_PC3_SHFT 19
#define HWIO_GPIO23_POCR0_GPIO23_POCR0_PC3_MASK 0x00080000


//--------

#define HWIO_GPIO23_POCR4_ADDR  0xF0011734  
#define HWIO_GPIO23_POCR4_GPIO23_POCR4_PC4_SHFT 20
#define HWIO_GPIO23_POCR4_GPIO23_POCR4_PC4_MASK 0x00100000
#define HWIO_GPIO23_POCR4_GPIO23_POCR4_PC5_SHFT 21
#define HWIO_GPIO23_POCR4_GPIO23_POCR4_PC5_MASK 0x00200000
#define HWIO_GPIO23_POCR4_GPIO23_POCR4_PC6_SHFT 22
#define HWIO_GPIO23_POCR4_GPIO23_POCR4_PC6_MASK 0x00400000
#define HWIO_GPIO23_POCR4_GPIO23_POCR4_PC7_SHFT 23
#define HWIO_GPIO23_POCR4_GPIO23_POCR4_PC7_MASK 0x00800000


//--------

#define HWIO_GPIO23_POCR8_ADDR  0xF0011738  
#define HWIO_GPIO23_POCR8_GPIO23_POCR8_PC8_SHFT 24
#define HWIO_GPIO23_POCR8_GPIO23_POCR8_PC8_MASK 0x01000000
#define HWIO_GPIO23_POCR8_GPIO23_POCR8_PC9_SHFT 25
#define HWIO_GPIO23_POCR8_GPIO23_POCR8_PC9_MASK 0x02000000
#define HWIO_GPIO23_POCR8_GPIO23_POCR8_PC10_SHFT 26
#define HWIO_GPIO23_POCR8_GPIO23_POCR8_PC10_MASK 0x04000000
#define HWIO_GPIO23_POCR8_GPIO23_POCR8_PC11_SHFT 27
#define HWIO_GPIO23_POCR8_GPIO23_POCR8_PC11_MASK 0x08000000


//--------

#define HWIO_GPIO23_POCR12_ADDR  0xF001173C  
#define HWIO_GPIO23_POCR12_GPIO23_POCR12_PC12_SHFT 28
#define HWIO_GPIO23_POCR12_GPIO23_POCR12_PC12_MASK 0x10000000
#define HWIO_GPIO23_POCR12_GPIO23_POCR12_PC13_SHFT 29
#define HWIO_GPIO23_POCR12_GPIO23_POCR12_PC13_MASK 0x20000000
#define HWIO_GPIO23_POCR12_GPIO23_POCR12_PC14_SHFT 30
#define HWIO_GPIO23_POCR12_GPIO23_POCR12_PC14_MASK 0x40000000
#define HWIO_GPIO23_POCR12_GPIO23_POCR12_PC15_SHFT 31
#define HWIO_GPIO23_POCR12_GPIO23_POCR12_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO23_PUDEN_ADDR  0xF0011740  
#define HWIO_GPIO23_PUDEN_GPIO23_PUDEN_PXPUDEN0_SHFT 0
#define HWIO_GPIO23_PUDEN_GPIO23_PUDEN_PXPUDEN0_MASK 0x00000003
#define HWIO_GPIO23_PUDEN_GPIO23_PUDEN_PXPUDEN1_SHFT 2
#define HWIO_GPIO23_PUDEN_GPIO23_PUDEN_PXPUDEN1_MASK 0x0000000c
#define HWIO_GPIO23_PUDEN_GPIO23_PUDEN_PXPUDEN2_SHFT 4
#define HWIO_GPIO23_PUDEN_GPIO23_PUDEN_PXPUDEN2_MASK 0x00000030
#define HWIO_GPIO23_PUDEN_GPIO23_PUDEN_PXPUDEN3_SHFT 6
#define HWIO_GPIO23_PUDEN_GPIO23_PUDEN_PXPUDEN3_MASK 0x000000c0
#define HWIO_GPIO23_PUDEN_GPIO23_PUDEN_PXPUDEN4_SHFT 8
#define HWIO_GPIO23_PUDEN_GPIO23_PUDEN_PXPUDEN4_MASK 0x00000300
#define HWIO_GPIO23_PUDEN_GPIO23_PUDEN_PXPUDEN5_SHFT 10
#define HWIO_GPIO23_PUDEN_GPIO23_PUDEN_PXPUDEN5_MASK 0x00000c00
#define HWIO_GPIO23_PUDEN_GPIO23_PUDEN_PXPUDEN6_SHFT 12
#define HWIO_GPIO23_PUDEN_GPIO23_PUDEN_PXPUDEN6_MASK 0x00003000
#define HWIO_GPIO23_PUDEN_GPIO23_PUDEN_PXPUDEN7_SHFT 14
#define HWIO_GPIO23_PUDEN_GPIO23_PUDEN_PXPUDEN7_MASK 0x0000c000
#define HWIO_GPIO23_PUDEN_GPIO23_PUDEN_PXPUDEN8_SHFT 16
#define HWIO_GPIO23_PUDEN_GPIO23_PUDEN_PXPUDEN8_MASK 0x00030000
#define HWIO_GPIO23_PUDEN_GPIO23_PUDEN_PXPUDEN9_SHFT 18
#define HWIO_GPIO23_PUDEN_GPIO23_PUDEN_PXPUDEN9_MASK 0x000c0000
#define HWIO_GPIO23_PUDEN_GPIO23_PUDEN_PXPUDEN10_SHFT 20
#define HWIO_GPIO23_PUDEN_GPIO23_PUDEN_PXPUDEN10_MASK 0x00300000
#define HWIO_GPIO23_PUDEN_GPIO23_PUDEN_PXPUDEN11_SHFT 22
#define HWIO_GPIO23_PUDEN_GPIO23_PUDEN_PXPUDEN11_MASK 0x00c00000
#define HWIO_GPIO23_PUDEN_GPIO23_PUDEN_PXPUDEN12_SHFT 24
#define HWIO_GPIO23_PUDEN_GPIO23_PUDEN_PXPUDEN12_MASK 0x03000000
#define HWIO_GPIO23_PUDEN_GPIO23_PUDEN_PXPUDEN13_SHFT 26
#define HWIO_GPIO23_PUDEN_GPIO23_PUDEN_PXPUDEN13_MASK 0x0c000000
#define HWIO_GPIO23_PUDEN_GPIO23_PUDEN_PXPUDEN14_SHFT 28
#define HWIO_GPIO23_PUDEN_GPIO23_PUDEN_PXPUDEN14_MASK 0x30000000
#define HWIO_GPIO23_PUDEN_GPIO23_PUDEN_PXPUDEN15_SHFT 30
#define HWIO_GPIO23_PUDEN_GPIO23_PUDEN_PXPUDEN15_MASK 0xc0000000


//--------

#define HWIO_GPIO23_PODR_ADDR  0xF0011744  
#define HWIO_GPIO23_PODR_GPIO23_PODR_PXPODR0_SHFT 0
#define HWIO_GPIO23_PODR_GPIO23_PODR_PXPODR0_MASK 0x00000003
#define HWIO_GPIO23_PODR_GPIO23_PODR_PXPODR1_SHFT 2
#define HWIO_GPIO23_PODR_GPIO23_PODR_PXPODR1_MASK 0x0000000c
#define HWIO_GPIO23_PODR_GPIO23_PODR_PXPODR2_SHFT 4
#define HWIO_GPIO23_PODR_GPIO23_PODR_PXPODR2_MASK 0x00000030
#define HWIO_GPIO23_PODR_GPIO23_PODR_PXPODR3_SHFT 6
#define HWIO_GPIO23_PODR_GPIO23_PODR_PXPODR3_MASK 0x000000c0
#define HWIO_GPIO23_PODR_GPIO23_PODR_PXPODR4_SHFT 8
#define HWIO_GPIO23_PODR_GPIO23_PODR_PXPODR4_MASK 0x00000300
#define HWIO_GPIO23_PODR_GPIO23_PODR_PXPODR5_SHFT 10
#define HWIO_GPIO23_PODR_GPIO23_PODR_PXPODR5_MASK 0x00000c00
#define HWIO_GPIO23_PODR_GPIO23_PODR_PXPODR6_SHFT 12
#define HWIO_GPIO23_PODR_GPIO23_PODR_PXPODR6_MASK 0x00003000
#define HWIO_GPIO23_PODR_GPIO23_PODR_PXPODR7_SHFT 14
#define HWIO_GPIO23_PODR_GPIO23_PODR_PXPODR7_MASK 0x0000c000
#define HWIO_GPIO23_PODR_GPIO23_PODR_PXPODR8_SHFT 16
#define HWIO_GPIO23_PODR_GPIO23_PODR_PXPODR8_MASK 0x00030000
#define HWIO_GPIO23_PODR_GPIO23_PODR_PXPODR9_SHFT 18
#define HWIO_GPIO23_PODR_GPIO23_PODR_PXPODR9_MASK 0x000c0000
#define HWIO_GPIO23_PODR_GPIO23_PODR_PXPODR10_SHFT 20
#define HWIO_GPIO23_PODR_GPIO23_PODR_PXPODR10_MASK 0x00300000
#define HWIO_GPIO23_PODR_GPIO23_PODR_PXPODR11_SHFT 22
#define HWIO_GPIO23_PODR_GPIO23_PODR_PXPODR11_MASK 0x00c00000
#define HWIO_GPIO23_PODR_GPIO23_PODR_PXPODR12_SHFT 24
#define HWIO_GPIO23_PODR_GPIO23_PODR_PXPODR12_MASK 0x03000000
#define HWIO_GPIO23_PODR_GPIO23_PODR_PXPODR13_SHFT 26
#define HWIO_GPIO23_PODR_GPIO23_PODR_PXPODR13_MASK 0x0c000000
#define HWIO_GPIO23_PODR_GPIO23_PODR_PXPODR14_SHFT 28
#define HWIO_GPIO23_PODR_GPIO23_PODR_PXPODR14_MASK 0x30000000
#define HWIO_GPIO23_PODR_GPIO23_PODR_PXPODR15_SHFT 30
#define HWIO_GPIO23_PODR_GPIO23_PODR_PXPODR15_MASK 0xc0000000


//--------

#define HWIO_GPIO23_PMOD_ADDR  0xF0011748  
#define HWIO_GPIO23_PMOD_GPIO23_PMOD_PXMOD0_SHFT 0
#define HWIO_GPIO23_PMOD_GPIO23_PMOD_PXMOD0_MASK 0x00000003
#define HWIO_GPIO23_PMOD_GPIO23_PMOD_PXMOD1_SHFT 2
#define HWIO_GPIO23_PMOD_GPIO23_PMOD_PXMOD1_MASK 0x0000000c
#define HWIO_GPIO23_PMOD_GPIO23_PMOD_PXMOD2_SHFT 4
#define HWIO_GPIO23_PMOD_GPIO23_PMOD_PXMOD2_MASK 0x00000030
#define HWIO_GPIO23_PMOD_GPIO23_PMOD_PXMOD3_SHFT 6
#define HWIO_GPIO23_PMOD_GPIO23_PMOD_PXMOD3_MASK 0x000000c0
#define HWIO_GPIO23_PMOD_GPIO23_PMOD_PXMOD4_SHFT 8
#define HWIO_GPIO23_PMOD_GPIO23_PMOD_PXMOD4_MASK 0x00000300
#define HWIO_GPIO23_PMOD_GPIO23_PMOD_PXMOD5_SHFT 10
#define HWIO_GPIO23_PMOD_GPIO23_PMOD_PXMOD5_MASK 0x00000c00
#define HWIO_GPIO23_PMOD_GPIO23_PMOD_PXMOD6_SHFT 12
#define HWIO_GPIO23_PMOD_GPIO23_PMOD_PXMOD6_MASK 0x00003000
#define HWIO_GPIO23_PMOD_GPIO23_PMOD_PXMOD7_SHFT 14
#define HWIO_GPIO23_PMOD_GPIO23_PMOD_PXMOD7_MASK 0x0000c000
#define HWIO_GPIO23_PMOD_GPIO23_PMOD_PXMOD8_SHFT 16
#define HWIO_GPIO23_PMOD_GPIO23_PMOD_PXMOD8_MASK 0x00030000
#define HWIO_GPIO23_PMOD_GPIO23_PMOD_PXMOD9_SHFT 18
#define HWIO_GPIO23_PMOD_GPIO23_PMOD_PXMOD9_MASK 0x000c0000
#define HWIO_GPIO23_PMOD_GPIO23_PMOD_PXMOD10_SHFT 20
#define HWIO_GPIO23_PMOD_GPIO23_PMOD_PXMOD10_MASK 0x00300000
#define HWIO_GPIO23_PMOD_GPIO23_PMOD_PXMOD11_SHFT 22
#define HWIO_GPIO23_PMOD_GPIO23_PMOD_PXMOD11_MASK 0x00c00000
#define HWIO_GPIO23_PMOD_GPIO23_PMOD_PXMOD12_SHFT 24
#define HWIO_GPIO23_PMOD_GPIO23_PMOD_PXMOD12_MASK 0x03000000
#define HWIO_GPIO23_PMOD_GPIO23_PMOD_PXMOD13_SHFT 26
#define HWIO_GPIO23_PMOD_GPIO23_PMOD_PXMOD13_MASK 0x0c000000
#define HWIO_GPIO23_PMOD_GPIO23_PMOD_PXMOD14_SHFT 28
#define HWIO_GPIO23_PMOD_GPIO23_PMOD_PXMOD14_MASK 0x30000000
#define HWIO_GPIO23_PMOD_GPIO23_PMOD_PXMOD15_SHFT 30
#define HWIO_GPIO23_PMOD_GPIO23_PMOD_PXMOD15_MASK 0xc0000000


//--------

#define HWIO_GPIO23_PEROUT0_ADDR  0xF001174C  
#define HWIO_GPIO23_PEROUT0_GPIO23_PEROUT0_OUTSEL0_SHFT 0
#define HWIO_GPIO23_PEROUT0_GPIO23_PEROUT0_OUTSEL0_MASK 0x0000000f
#define HWIO_GPIO23_PEROUT0_GPIO23_PEROUT0_OUTSEL1_SHFT 4
#define HWIO_GPIO23_PEROUT0_GPIO23_PEROUT0_OUTSEL1_MASK 0x000000f0
#define HWIO_GPIO23_PEROUT0_GPIO23_PEROUT0_OUTSEL2_SHFT 8
#define HWIO_GPIO23_PEROUT0_GPIO23_PEROUT0_OUTSEL2_MASK 0x00000f00
#define HWIO_GPIO23_PEROUT0_GPIO23_PEROUT0_OUTSEL3_SHFT 12
#define HWIO_GPIO23_PEROUT0_GPIO23_PEROUT0_OUTSEL3_MASK 0x0000f000
#define HWIO_GPIO23_PEROUT0_GPIO23_PEROUT0_OUTSEL4_SHFT 16
#define HWIO_GPIO23_PEROUT0_GPIO23_PEROUT0_OUTSEL4_MASK 0x000f0000
#define HWIO_GPIO23_PEROUT0_GPIO23_PEROUT0_OUTSEL5_SHFT 20
#define HWIO_GPIO23_PEROUT0_GPIO23_PEROUT0_OUTSEL5_MASK 0x00f00000
#define HWIO_GPIO23_PEROUT0_GPIO23_PEROUT0_OUTSEL6_SHFT 24
#define HWIO_GPIO23_PEROUT0_GPIO23_PEROUT0_OUTSEL6_MASK 0x0f000000
#define HWIO_GPIO23_PEROUT0_GPIO23_PEROUT0_OUTSEL7_SHFT 28
#define HWIO_GPIO23_PEROUT0_GPIO23_PEROUT0_OUTSEL7_MASK 0xf0000000


//--------

#define HWIO_GPIO23_PEROUT1_ADDR  0xF0011750  
#define HWIO_GPIO23_PEROUT1_GPIO23_PEROUT1_OUTSEL8_SHFT 0
#define HWIO_GPIO23_PEROUT1_GPIO23_PEROUT1_OUTSEL8_MASK 0x0000000f
#define HWIO_GPIO23_PEROUT1_GPIO23_PEROUT1_OUTSEL9_SHFT 4
#define HWIO_GPIO23_PEROUT1_GPIO23_PEROUT1_OUTSEL9_MASK 0x000000f0
#define HWIO_GPIO23_PEROUT1_GPIO23_PEROUT1_OUTSEL10_SHFT 8
#define HWIO_GPIO23_PEROUT1_GPIO23_PEROUT1_OUTSEL10_MASK 0x00000f00
#define HWIO_GPIO23_PEROUT1_GPIO23_PEROUT1_OUTSEL11_SHFT 12
#define HWIO_GPIO23_PEROUT1_GPIO23_PEROUT1_OUTSEL11_MASK 0x0000f000
#define HWIO_GPIO23_PEROUT1_GPIO23_PEROUT1_OUTSEL12_SHFT 16
#define HWIO_GPIO23_PEROUT1_GPIO23_PEROUT1_OUTSEL12_MASK 0x000f0000
#define HWIO_GPIO23_PEROUT1_GPIO23_PEROUT1_OUTSEL13_SHFT 20
#define HWIO_GPIO23_PEROUT1_GPIO23_PEROUT1_OUTSEL13_MASK 0x00f00000
#define HWIO_GPIO23_PEROUT1_GPIO23_PEROUT1_OUTSEL14_SHFT 24
#define HWIO_GPIO23_PEROUT1_GPIO23_PEROUT1_OUTSEL14_MASK 0x0f000000
#define HWIO_GPIO23_PEROUT1_GPIO23_PEROUT1_OUTSEL15_SHFT 28
#define HWIO_GPIO23_PEROUT1_GPIO23_PEROUT1_OUTSEL15_MASK 0xf0000000


//--------

#define HWIO_GPIO23_PDR0_ADDR  0xF0011754  
#define HWIO_GPIO23_PDR0_GPIO23_PDR0_PXPD0_SHFT 0
#define HWIO_GPIO23_PDR0_GPIO23_PDR0_PXPD0_MASK 0x00000003
#define HWIO_GPIO23_PDR0_GPIO23_PDR0_PXPD1_SHFT 4
#define HWIO_GPIO23_PDR0_GPIO23_PDR0_PXPD1_MASK 0x00000030
#define HWIO_GPIO23_PDR0_GPIO23_PDR0_PXPD2_SHFT 8
#define HWIO_GPIO23_PDR0_GPIO23_PDR0_PXPD2_MASK 0x00000300
#define HWIO_GPIO23_PDR0_GPIO23_PDR0_PXPD3_SHFT 12
#define HWIO_GPIO23_PDR0_GPIO23_PDR0_PXPD3_MASK 0x00003000
#define HWIO_GPIO23_PDR0_GPIO23_PDR0_PXPD4_SHFT 16
#define HWIO_GPIO23_PDR0_GPIO23_PDR0_PXPD4_MASK 0x00030000
#define HWIO_GPIO23_PDR0_GPIO23_PDR0_PXPD5_SHFT 20
#define HWIO_GPIO23_PDR0_GPIO23_PDR0_PXPD5_MASK 0x00300000
#define HWIO_GPIO23_PDR0_GPIO23_PDR0_PXPD6_SHFT 24
#define HWIO_GPIO23_PDR0_GPIO23_PDR0_PXPD6_MASK 0x03000000
#define HWIO_GPIO23_PDR0_GPIO23_PDR0_PXPD7_SHFT 28
#define HWIO_GPIO23_PDR0_GPIO23_PDR0_PXPD7_MASK 0x30000000


//--------

#define HWIO_GPIO23_PDR1_ADDR  0xF0011758  
#define HWIO_GPIO23_PDR1_GPIO23_PDR1_PXPD8_SHFT 0
#define HWIO_GPIO23_PDR1_GPIO23_PDR1_PXPD8_MASK 0x00000003
#define HWIO_GPIO23_PDR1_GPIO23_PDR1_PXPD9_SHFT 4
#define HWIO_GPIO23_PDR1_GPIO23_PDR1_PXPD9_MASK 0x00000030
#define HWIO_GPIO23_PDR1_GPIO23_PDR1_PXPD10_SHFT 8
#define HWIO_GPIO23_PDR1_GPIO23_PDR1_PXPD10_MASK 0x00000300
#define HWIO_GPIO23_PDR1_GPIO23_PDR1_PXPD11_SHFT 12
#define HWIO_GPIO23_PDR1_GPIO23_PDR1_PXPD11_MASK 0x00003000
#define HWIO_GPIO23_PDR1_GPIO23_PDR1_PXPD12_SHFT 16
#define HWIO_GPIO23_PDR1_GPIO23_PDR1_PXPD12_MASK 0x00030000
#define HWIO_GPIO23_PDR1_GPIO23_PDR1_PXPD13_SHFT 20
#define HWIO_GPIO23_PDR1_GPIO23_PDR1_PXPD13_MASK 0x00300000
#define HWIO_GPIO23_PDR1_GPIO23_PDR1_PXPD14_SHFT 24
#define HWIO_GPIO23_PDR1_GPIO23_PDR1_PXPD14_MASK 0x03000000
#define HWIO_GPIO23_PDR1_GPIO23_PDR1_PXPD15_SHFT 28
#define HWIO_GPIO23_PDR1_GPIO23_PDR1_PXPD15_MASK 0x30000000


//--------

#define HWIO_GPIO23_SDE_ADDR  0xF001175C  
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEN0_SHFT 0
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEN0_MASK 0x00000001
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEN1_SHFT 1
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEN1_MASK 0x00000002
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEN2_SHFT 2
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEN2_MASK 0x00000004
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEN3_SHFT 3
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEN3_MASK 0x00000008
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEN4_SHFT 4
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEN4_MASK 0x00000010
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEN5_SHFT 5
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEN5_MASK 0x00000020
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEN6_SHFT 6
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEN6_MASK 0x00000040
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEN7_SHFT 7
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEN7_MASK 0x00000080
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEN8_SHFT 8
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEN8_MASK 0x00000100
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEN9_SHFT 9
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEN9_MASK 0x00000200
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEN10_SHFT 10
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEN10_MASK 0x00000400
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEN11_SHFT 11
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEN11_MASK 0x00000800
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEN12_SHFT 12
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEN12_MASK 0x00001000
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEN13_SHFT 13
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEN13_MASK 0x00002000
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEN14_SHFT 14
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEN14_MASK 0x00004000
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEN15_SHFT 15
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEN15_MASK 0x00008000
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEF0_SHFT 16
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEF0_MASK 0x00010000
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEF1_SHFT 17
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEF1_MASK 0x00020000
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEF2_SHFT 18
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEF2_MASK 0x00040000
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEF3_SHFT 19
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEF3_MASK 0x00080000
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEF4_SHFT 20
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEF4_MASK 0x00100000
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEF5_SHFT 21
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEF5_MASK 0x00200000
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEF6_SHFT 22
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEF6_MASK 0x00400000
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEF7_SHFT 23
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEF7_MASK 0x00800000
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEF8_SHFT 24
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEF8_MASK 0x01000000
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEF9_SHFT 25
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEF9_MASK 0x02000000
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEF10_SHFT 26
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEF10_MASK 0x04000000
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEF11_SHFT 27
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEF11_MASK 0x08000000
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEF12_SHFT 28
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEF12_MASK 0x10000000
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEF13_SHFT 29
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEF13_MASK 0x20000000
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEF14_SHFT 30
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEF14_MASK 0x40000000
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEF15_SHFT 31
#define HWIO_GPIO23_SDE_GPIO23_SDE_SDEF15_MASK 0x80000000


//--------

#define HWIO_GPIO23_SDCTL_ADDR  0xF0011760  
#define HWIO_GPIO23_SDCTL_GPIO23_SDCTL_SWTRIG_SHFT 0
#define HWIO_GPIO23_SDCTL_GPIO23_SDCTL_SWTRIG_MASK 0x00000001
#define HWIO_GPIO23_SDCTL_GPIO23_SDCTL_LINKEN_SHFT 1
#define HWIO_GPIO23_SDCTL_GPIO23_SDCTL_LINKEN_MASK 0x00000002
#define HWIO_GPIO23_SDCTL_GPIO23_SDCTL_PSDEF_SHFT 2
#define HWIO_GPIO23_SDCTL_GPIO23_SDCTL_PSDEF_MASK 0x00000004


//--------

#define HWIO_GPIO23_ESR_ADDR  0xF0011764  
#define HWIO_GPIO23_ESR_GPIO23_ESR_EN0_SHFT 0
#define HWIO_GPIO23_ESR_GPIO23_ESR_EN0_MASK 0x00000001
#define HWIO_GPIO23_ESR_GPIO23_ESR_EN1_SHFT 1
#define HWIO_GPIO23_ESR_GPIO23_ESR_EN1_MASK 0x00000002
#define HWIO_GPIO23_ESR_GPIO23_ESR_EN2_SHFT 2
#define HWIO_GPIO23_ESR_GPIO23_ESR_EN2_MASK 0x00000004
#define HWIO_GPIO23_ESR_GPIO23_ESR_EN3_SHFT 3
#define HWIO_GPIO23_ESR_GPIO23_ESR_EN3_MASK 0x00000008
#define HWIO_GPIO23_ESR_GPIO23_ESR_EN4_SHFT 4
#define HWIO_GPIO23_ESR_GPIO23_ESR_EN4_MASK 0x00000010
#define HWIO_GPIO23_ESR_GPIO23_ESR_EN5_SHFT 5
#define HWIO_GPIO23_ESR_GPIO23_ESR_EN5_MASK 0x00000020
#define HWIO_GPIO23_ESR_GPIO23_ESR_EN6_SHFT 6
#define HWIO_GPIO23_ESR_GPIO23_ESR_EN6_MASK 0x00000040
#define HWIO_GPIO23_ESR_GPIO23_ESR_EN7_SHFT 7
#define HWIO_GPIO23_ESR_GPIO23_ESR_EN7_MASK 0x00000080
#define HWIO_GPIO23_ESR_GPIO23_ESR_EN8_SHFT 8
#define HWIO_GPIO23_ESR_GPIO23_ESR_EN8_MASK 0x00000100
#define HWIO_GPIO23_ESR_GPIO23_ESR_EN9_SHFT 9
#define HWIO_GPIO23_ESR_GPIO23_ESR_EN9_MASK 0x00000200
#define HWIO_GPIO23_ESR_GPIO23_ESR_EN10_SHFT 10
#define HWIO_GPIO23_ESR_GPIO23_ESR_EN10_MASK 0x00000400
#define HWIO_GPIO23_ESR_GPIO23_ESR_EN11_SHFT 11
#define HWIO_GPIO23_ESR_GPIO23_ESR_EN11_MASK 0x00000800
#define HWIO_GPIO23_ESR_GPIO23_ESR_EN12_SHFT 12
#define HWIO_GPIO23_ESR_GPIO23_ESR_EN12_MASK 0x00001000
#define HWIO_GPIO23_ESR_GPIO23_ESR_EN13_SHFT 13
#define HWIO_GPIO23_ESR_GPIO23_ESR_EN13_MASK 0x00002000
#define HWIO_GPIO23_ESR_GPIO23_ESR_EN14_SHFT 14
#define HWIO_GPIO23_ESR_GPIO23_ESR_EN14_MASK 0x00004000
#define HWIO_GPIO23_ESR_GPIO23_ESR_EN15_SHFT 15
#define HWIO_GPIO23_ESR_GPIO23_ESR_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO23_LOCK_ADDR  0xF0011768  
#define HWIO_GPIO23_LOCK_GPIO23_LOCK_P0LCK_SHFT 0
#define HWIO_GPIO23_LOCK_GPIO23_LOCK_P0LCK_MASK 0x00000001
#define HWIO_GPIO23_LOCK_GPIO23_LOCK_P1LCK_SHFT 1
#define HWIO_GPIO23_LOCK_GPIO23_LOCK_P1LCK_MASK 0x00000002
#define HWIO_GPIO23_LOCK_GPIO23_LOCK_P2LCK_SHFT 2
#define HWIO_GPIO23_LOCK_GPIO23_LOCK_P2LCK_MASK 0x00000004
#define HWIO_GPIO23_LOCK_GPIO23_LOCK_P3LCK_SHFT 3
#define HWIO_GPIO23_LOCK_GPIO23_LOCK_P3LCK_MASK 0x00000008
#define HWIO_GPIO23_LOCK_GPIO23_LOCK_P4LCK_SHFT 4
#define HWIO_GPIO23_LOCK_GPIO23_LOCK_P4LCK_MASK 0x00000010
#define HWIO_GPIO23_LOCK_GPIO23_LOCK_P5LCK_SHFT 5
#define HWIO_GPIO23_LOCK_GPIO23_LOCK_P5LCK_MASK 0x00000020
#define HWIO_GPIO23_LOCK_GPIO23_LOCK_P6LCK_SHFT 6
#define HWIO_GPIO23_LOCK_GPIO23_LOCK_P6LCK_MASK 0x00000040
#define HWIO_GPIO23_LOCK_GPIO23_LOCK_P7LCK_SHFT 7
#define HWIO_GPIO23_LOCK_GPIO23_LOCK_P7LCK_MASK 0x00000080
#define HWIO_GPIO23_LOCK_GPIO23_LOCK_P8LCK_SHFT 8
#define HWIO_GPIO23_LOCK_GPIO23_LOCK_P8LCK_MASK 0x00000100
#define HWIO_GPIO23_LOCK_GPIO23_LOCK_P9LCK_SHFT 9
#define HWIO_GPIO23_LOCK_GPIO23_LOCK_P9LCK_MASK 0x00000200
#define HWIO_GPIO23_LOCK_GPIO23_LOCK_P10LCK_SHFT 10
#define HWIO_GPIO23_LOCK_GPIO23_LOCK_P10LCK_MASK 0x00000400
#define HWIO_GPIO23_LOCK_GPIO23_LOCK_P11LCK_SHFT 11
#define HWIO_GPIO23_LOCK_GPIO23_LOCK_P11LCK_MASK 0x00000800
#define HWIO_GPIO23_LOCK_GPIO23_LOCK_P12LCK_SHFT 12
#define HWIO_GPIO23_LOCK_GPIO23_LOCK_P12LCK_MASK 0x00001000
#define HWIO_GPIO23_LOCK_GPIO23_LOCK_P13LCK_SHFT 13
#define HWIO_GPIO23_LOCK_GPIO23_LOCK_P13LCK_MASK 0x00002000
#define HWIO_GPIO23_LOCK_GPIO23_LOCK_P14LCK_SHFT 14
#define HWIO_GPIO23_LOCK_GPIO23_LOCK_P14LCK_MASK 0x00004000
#define HWIO_GPIO23_LOCK_GPIO23_LOCK_P15LCK_SHFT 15
#define HWIO_GPIO23_LOCK_GPIO23_LOCK_P15LCK_MASK 0x00008000
#define HWIO_GPIO23_LOCK_GPIO23_LOCK_PXLCKKEY_SHFT 16
#define HWIO_GPIO23_LOCK_GPIO23_LOCK_PXLCKKEY_MASK 0xffff0000


//--------

#define HWIO_GPIO23_SDETRMOD_ADDR  0xF001176C  
#define HWIO_GPIO23_SDETRMOD_GPIO23_SDETRMOD_TGSEL0_SHFT 0
#define HWIO_GPIO23_SDETRMOD_GPIO23_SDETRMOD_TGSEL0_MASK 0x00000001
#define HWIO_GPIO23_SDETRMOD_GPIO23_SDETRMOD_TGSEL1_SHFT 1
#define HWIO_GPIO23_SDETRMOD_GPIO23_SDETRMOD_TGSEL1_MASK 0x00000002
#define HWIO_GPIO23_SDETRMOD_GPIO23_SDETRMOD_TGSEL2_SHFT 2
#define HWIO_GPIO23_SDETRMOD_GPIO23_SDETRMOD_TGSEL2_MASK 0x00000004
#define HWIO_GPIO23_SDETRMOD_GPIO23_SDETRMOD_TGSEL3_SHFT 3
#define HWIO_GPIO23_SDETRMOD_GPIO23_SDETRMOD_TGSEL3_MASK 0x00000008
#define HWIO_GPIO23_SDETRMOD_GPIO23_SDETRMOD_TGSEL4_SHFT 4
#define HWIO_GPIO23_SDETRMOD_GPIO23_SDETRMOD_TGSEL4_MASK 0x00000010
#define HWIO_GPIO23_SDETRMOD_GPIO23_SDETRMOD_TGSEL5_SHFT 5
#define HWIO_GPIO23_SDETRMOD_GPIO23_SDETRMOD_TGSEL5_MASK 0x00000020
#define HWIO_GPIO23_SDETRMOD_GPIO23_SDETRMOD_TGSEL6_SHFT 6
#define HWIO_GPIO23_SDETRMOD_GPIO23_SDETRMOD_TGSEL6_MASK 0x00000040
#define HWIO_GPIO23_SDETRMOD_GPIO23_SDETRMOD_TGSEL7_SHFT 7
#define HWIO_GPIO23_SDETRMOD_GPIO23_SDETRMOD_TGSEL7_MASK 0x00000080
#define HWIO_GPIO23_SDETRMOD_GPIO23_SDETRMOD_TGSEL8_SHFT 8
#define HWIO_GPIO23_SDETRMOD_GPIO23_SDETRMOD_TGSEL8_MASK 0x00000100
#define HWIO_GPIO23_SDETRMOD_GPIO23_SDETRMOD_TGSEL9_SHFT 9
#define HWIO_GPIO23_SDETRMOD_GPIO23_SDETRMOD_TGSEL9_MASK 0x00000200
#define HWIO_GPIO23_SDETRMOD_GPIO23_SDETRMOD_TGSEL10_SHFT 10
#define HWIO_GPIO23_SDETRMOD_GPIO23_SDETRMOD_TGSEL10_MASK 0x00000400
#define HWIO_GPIO23_SDETRMOD_GPIO23_SDETRMOD_TGSEL11_SHFT 11
#define HWIO_GPIO23_SDETRMOD_GPIO23_SDETRMOD_TGSEL11_MASK 0x00000800
#define HWIO_GPIO23_SDETRMOD_GPIO23_SDETRMOD_TGSEL12_SHFT 12
#define HWIO_GPIO23_SDETRMOD_GPIO23_SDETRMOD_TGSEL12_MASK 0x00001000
#define HWIO_GPIO23_SDETRMOD_GPIO23_SDETRMOD_TGSEL13_SHFT 13
#define HWIO_GPIO23_SDETRMOD_GPIO23_SDETRMOD_TGSEL13_MASK 0x00002000
#define HWIO_GPIO23_SDETRMOD_GPIO23_SDETRMOD_TGSEL14_SHFT 14
#define HWIO_GPIO23_SDETRMOD_GPIO23_SDETRMOD_TGSEL14_MASK 0x00004000
#define HWIO_GPIO23_SDETRMOD_GPIO23_SDETRMOD_TGSEL15_SHFT 15
#define HWIO_GPIO23_SDETRMOD_GPIO23_SDETRMOD_TGSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO23_PCSR_ADDR  0xF0011770  
#define HWIO_GPIO23_PCSR_GPIO23_PCSR_SEL0_SHFT 0
#define HWIO_GPIO23_PCSR_GPIO23_PCSR_SEL0_MASK 0x00000001
#define HWIO_GPIO23_PCSR_GPIO23_PCSR_SEL1_SHFT 1
#define HWIO_GPIO23_PCSR_GPIO23_PCSR_SEL1_MASK 0x00000002
#define HWIO_GPIO23_PCSR_GPIO23_PCSR_SEL2_SHFT 2
#define HWIO_GPIO23_PCSR_GPIO23_PCSR_SEL2_MASK 0x00000004
#define HWIO_GPIO23_PCSR_GPIO23_PCSR_SEL3_SHFT 3
#define HWIO_GPIO23_PCSR_GPIO23_PCSR_SEL3_MASK 0x00000008
#define HWIO_GPIO23_PCSR_GPIO23_PCSR_SEL4_SHFT 4
#define HWIO_GPIO23_PCSR_GPIO23_PCSR_SEL4_MASK 0x00000010
#define HWIO_GPIO23_PCSR_GPIO23_PCSR_SEL5_SHFT 5
#define HWIO_GPIO23_PCSR_GPIO23_PCSR_SEL5_MASK 0x00000020
#define HWIO_GPIO23_PCSR_GPIO23_PCSR_SEL6_SHFT 6
#define HWIO_GPIO23_PCSR_GPIO23_PCSR_SEL6_MASK 0x00000040
#define HWIO_GPIO23_PCSR_GPIO23_PCSR_SEL7_SHFT 7
#define HWIO_GPIO23_PCSR_GPIO23_PCSR_SEL7_MASK 0x00000080
#define HWIO_GPIO23_PCSR_GPIO23_PCSR_SEL8_SHFT 8
#define HWIO_GPIO23_PCSR_GPIO23_PCSR_SEL8_MASK 0x00000100
#define HWIO_GPIO23_PCSR_GPIO23_PCSR_SEL9_SHFT 9
#define HWIO_GPIO23_PCSR_GPIO23_PCSR_SEL9_MASK 0x00000200
#define HWIO_GPIO23_PCSR_GPIO23_PCSR_SEL10_SHFT 10
#define HWIO_GPIO23_PCSR_GPIO23_PCSR_SEL10_MASK 0x00000400
#define HWIO_GPIO23_PCSR_GPIO23_PCSR_SEL11_SHFT 11
#define HWIO_GPIO23_PCSR_GPIO23_PCSR_SEL11_MASK 0x00000800
#define HWIO_GPIO23_PCSR_GPIO23_PCSR_SEL12_SHFT 12
#define HWIO_GPIO23_PCSR_GPIO23_PCSR_SEL12_MASK 0x00001000
#define HWIO_GPIO23_PCSR_GPIO23_PCSR_SEL13_SHFT 13
#define HWIO_GPIO23_PCSR_GPIO23_PCSR_SEL13_MASK 0x00002000
#define HWIO_GPIO23_PCSR_GPIO23_PCSR_SEL14_SHFT 14
#define HWIO_GPIO23_PCSR_GPIO23_PCSR_SEL14_MASK 0x00004000
#define HWIO_GPIO23_PCSR_GPIO23_PCSR_SEL15_SHFT 15
#define HWIO_GPIO23_PCSR_GPIO23_PCSR_SEL15_MASK 0x00008000


//--------

#define HWIO_GPIO23_INEN_ADDR  0xF0011774  
#define HWIO_GPIO23_INEN_GPIO23_INEN_EN0_SHFT 0
#define HWIO_GPIO23_INEN_GPIO23_INEN_EN0_MASK 0x00000001
#define HWIO_GPIO23_INEN_GPIO23_INEN_EN1_SHFT 1
#define HWIO_GPIO23_INEN_GPIO23_INEN_EN1_MASK 0x00000002
#define HWIO_GPIO23_INEN_GPIO23_INEN_EN2_SHFT 2
#define HWIO_GPIO23_INEN_GPIO23_INEN_EN2_MASK 0x00000004
#define HWIO_GPIO23_INEN_GPIO23_INEN_EN3_SHFT 3
#define HWIO_GPIO23_INEN_GPIO23_INEN_EN3_MASK 0x00000008
#define HWIO_GPIO23_INEN_GPIO23_INEN_EN4_SHFT 4
#define HWIO_GPIO23_INEN_GPIO23_INEN_EN4_MASK 0x00000010
#define HWIO_GPIO23_INEN_GPIO23_INEN_EN5_SHFT 5
#define HWIO_GPIO23_INEN_GPIO23_INEN_EN5_MASK 0x00000020
#define HWIO_GPIO23_INEN_GPIO23_INEN_EN6_SHFT 6
#define HWIO_GPIO23_INEN_GPIO23_INEN_EN6_MASK 0x00000040
#define HWIO_GPIO23_INEN_GPIO23_INEN_EN7_SHFT 7
#define HWIO_GPIO23_INEN_GPIO23_INEN_EN7_MASK 0x00000080
#define HWIO_GPIO23_INEN_GPIO23_INEN_EN8_SHFT 8
#define HWIO_GPIO23_INEN_GPIO23_INEN_EN8_MASK 0x00000100
#define HWIO_GPIO23_INEN_GPIO23_INEN_EN9_SHFT 9
#define HWIO_GPIO23_INEN_GPIO23_INEN_EN9_MASK 0x00000200
#define HWIO_GPIO23_INEN_GPIO23_INEN_EN10_SHFT 10
#define HWIO_GPIO23_INEN_GPIO23_INEN_EN10_MASK 0x00000400
#define HWIO_GPIO23_INEN_GPIO23_INEN_EN11_SHFT 11
#define HWIO_GPIO23_INEN_GPIO23_INEN_EN11_MASK 0x00000800
#define HWIO_GPIO23_INEN_GPIO23_INEN_EN12_SHFT 12
#define HWIO_GPIO23_INEN_GPIO23_INEN_EN12_MASK 0x00001000
#define HWIO_GPIO23_INEN_GPIO23_INEN_EN13_SHFT 13
#define HWIO_GPIO23_INEN_GPIO23_INEN_EN13_MASK 0x00002000
#define HWIO_GPIO23_INEN_GPIO23_INEN_EN14_SHFT 14
#define HWIO_GPIO23_INEN_GPIO23_INEN_EN14_MASK 0x00004000
#define HWIO_GPIO23_INEN_GPIO23_INEN_EN15_SHFT 15
#define HWIO_GPIO23_INEN_GPIO23_INEN_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO23_PUDRST_ADDR  0xF0011778  
#define HWIO_GPIO23_PUDRST_GPIO23_PUDRST_PDSEL0_SHFT 0
#define HWIO_GPIO23_PUDRST_GPIO23_PUDRST_PDSEL0_MASK 0x00000001
#define HWIO_GPIO23_PUDRST_GPIO23_PUDRST_PDSEL1_SHFT 1
#define HWIO_GPIO23_PUDRST_GPIO23_PUDRST_PDSEL1_MASK 0x00000002
#define HWIO_GPIO23_PUDRST_GPIO23_PUDRST_PDSEL2_SHFT 2
#define HWIO_GPIO23_PUDRST_GPIO23_PUDRST_PDSEL2_MASK 0x00000004
#define HWIO_GPIO23_PUDRST_GPIO23_PUDRST_PDSEL3_SHFT 3
#define HWIO_GPIO23_PUDRST_GPIO23_PUDRST_PDSEL3_MASK 0x00000008
#define HWIO_GPIO23_PUDRST_GPIO23_PUDRST_PDSEL4_SHFT 4
#define HWIO_GPIO23_PUDRST_GPIO23_PUDRST_PDSEL4_MASK 0x00000010
#define HWIO_GPIO23_PUDRST_GPIO23_PUDRST_PDSEL5_SHFT 5
#define HWIO_GPIO23_PUDRST_GPIO23_PUDRST_PDSEL5_MASK 0x00000020
#define HWIO_GPIO23_PUDRST_GPIO23_PUDRST_PDSEL6_SHFT 6
#define HWIO_GPIO23_PUDRST_GPIO23_PUDRST_PDSEL6_MASK 0x00000040
#define HWIO_GPIO23_PUDRST_GPIO23_PUDRST_PDSEL7_SHFT 7
#define HWIO_GPIO23_PUDRST_GPIO23_PUDRST_PDSEL7_MASK 0x00000080
#define HWIO_GPIO23_PUDRST_GPIO23_PUDRST_PDSEL8_SHFT 8
#define HWIO_GPIO23_PUDRST_GPIO23_PUDRST_PDSEL8_MASK 0x00000100
#define HWIO_GPIO23_PUDRST_GPIO23_PUDRST_PDSEL9_SHFT 9
#define HWIO_GPIO23_PUDRST_GPIO23_PUDRST_PDSEL9_MASK 0x00000200
#define HWIO_GPIO23_PUDRST_GPIO23_PUDRST_PDSEL10_SHFT 10
#define HWIO_GPIO23_PUDRST_GPIO23_PUDRST_PDSEL10_MASK 0x00000400
#define HWIO_GPIO23_PUDRST_GPIO23_PUDRST_PDSEL11_SHFT 11
#define HWIO_GPIO23_PUDRST_GPIO23_PUDRST_PDSEL11_MASK 0x00000800
#define HWIO_GPIO23_PUDRST_GPIO23_PUDRST_PDSEL12_SHFT 12
#define HWIO_GPIO23_PUDRST_GPIO23_PUDRST_PDSEL12_MASK 0x00001000
#define HWIO_GPIO23_PUDRST_GPIO23_PUDRST_PDSEL13_SHFT 13
#define HWIO_GPIO23_PUDRST_GPIO23_PUDRST_PDSEL13_MASK 0x00002000
#define HWIO_GPIO23_PUDRST_GPIO23_PUDRST_PDSEL14_SHFT 14
#define HWIO_GPIO23_PUDRST_GPIO23_PUDRST_PDSEL14_MASK 0x00004000
#define HWIO_GPIO23_PUDRST_GPIO23_PUDRST_PDSEL15_SHFT 15
#define HWIO_GPIO23_PUDRST_GPIO23_PUDRST_PDSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO24_INFO_ADDR  0xF0011800  
#define HWIO_GPIO24_INFO_GPIO24_INFO_MODREV_SHFT 0
#define HWIO_GPIO24_INFO_GPIO24_INFO_MODREV_MASK 0x000000ff
#define HWIO_GPIO24_INFO_GPIO24_INFO_MODTYPE_SHFT 8
#define HWIO_GPIO24_INFO_GPIO24_INFO_MODTYPE_MASK 0x0000ff00
#define HWIO_GPIO24_INFO_GPIO24_INFO_MODNUMBER_SHFT 16
#define HWIO_GPIO24_INFO_GPIO24_INFO_MODNUMBER_MASK 0xffff0000


//--------

#define HWIO_GPIO24_ACES0_ADDR  0xF0011804  
#define HWIO_GPIO24_ACES0_GPIO24_ACES0_EN0_SHFT 0
#define HWIO_GPIO24_ACES0_GPIO24_ACES0_EN0_MASK 0x00000001
#define HWIO_GPIO24_ACES0_GPIO24_ACES0_EN1_SHFT 1
#define HWIO_GPIO24_ACES0_GPIO24_ACES0_EN1_MASK 0x00000002
#define HWIO_GPIO24_ACES0_GPIO24_ACES0_EN2_SHFT 2
#define HWIO_GPIO24_ACES0_GPIO24_ACES0_EN2_MASK 0x00000004
#define HWIO_GPIO24_ACES0_GPIO24_ACES0_EN3_SHFT 3
#define HWIO_GPIO24_ACES0_GPIO24_ACES0_EN3_MASK 0x00000008
#define HWIO_GPIO24_ACES0_GPIO24_ACES0_EN4_SHFT 4
#define HWIO_GPIO24_ACES0_GPIO24_ACES0_EN4_MASK 0x00000010
#define HWIO_GPIO24_ACES0_GPIO24_ACES0_EN5_SHFT 5
#define HWIO_GPIO24_ACES0_GPIO24_ACES0_EN5_MASK 0x00000020
#define HWIO_GPIO24_ACES0_GPIO24_ACES0_EN6_SHFT 6
#define HWIO_GPIO24_ACES0_GPIO24_ACES0_EN6_MASK 0x00000040
#define HWIO_GPIO24_ACES0_GPIO24_ACES0_EN7_SHFT 7
#define HWIO_GPIO24_ACES0_GPIO24_ACES0_EN7_MASK 0x00000080
#define HWIO_GPIO24_ACES0_GPIO24_ACES0_EN8_SHFT 8
#define HWIO_GPIO24_ACES0_GPIO24_ACES0_EN8_MASK 0x00000100
#define HWIO_GPIO24_ACES0_GPIO24_ACES0_EN9_SHFT 9
#define HWIO_GPIO24_ACES0_GPIO24_ACES0_EN9_MASK 0x00000200
#define HWIO_GPIO24_ACES0_GPIO24_ACES0_EN10_SHFT 10
#define HWIO_GPIO24_ACES0_GPIO24_ACES0_EN10_MASK 0x00000400
#define HWIO_GPIO24_ACES0_GPIO24_ACES0_EN11_SHFT 11
#define HWIO_GPIO24_ACES0_GPIO24_ACES0_EN11_MASK 0x00000800
#define HWIO_GPIO24_ACES0_GPIO24_ACES0_EN12_SHFT 12
#define HWIO_GPIO24_ACES0_GPIO24_ACES0_EN12_MASK 0x00001000
#define HWIO_GPIO24_ACES0_GPIO24_ACES0_EN13_SHFT 13
#define HWIO_GPIO24_ACES0_GPIO24_ACES0_EN13_MASK 0x00002000
#define HWIO_GPIO24_ACES0_GPIO24_ACES0_EN14_SHFT 14
#define HWIO_GPIO24_ACES0_GPIO24_ACES0_EN14_MASK 0x00004000
#define HWIO_GPIO24_ACES0_GPIO24_ACES0_EN15_SHFT 15
#define HWIO_GPIO24_ACES0_GPIO24_ACES0_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO24_ACES1_ADDR  0xF0011808  


//--------

#define HWIO_GPIO24_PIR_ADDR  0xF001180C  
#define HWIO_GPIO24_PIR_GPIO24_PIR_PXPIR0_SHFT 0
#define HWIO_GPIO24_PIR_GPIO24_PIR_PXPIR0_MASK 0x00000001
#define HWIO_GPIO24_PIR_GPIO24_PIR_PXPIR1_SHFT 1
#define HWIO_GPIO24_PIR_GPIO24_PIR_PXPIR1_MASK 0x00000002
#define HWIO_GPIO24_PIR_GPIO24_PIR_PXPIR2_SHFT 2
#define HWIO_GPIO24_PIR_GPIO24_PIR_PXPIR2_MASK 0x00000004
#define HWIO_GPIO24_PIR_GPIO24_PIR_PXPIR3_SHFT 3
#define HWIO_GPIO24_PIR_GPIO24_PIR_PXPIR3_MASK 0x00000008
#define HWIO_GPIO24_PIR_GPIO24_PIR_PXPIR4_SHFT 4
#define HWIO_GPIO24_PIR_GPIO24_PIR_PXPIR4_MASK 0x00000010
#define HWIO_GPIO24_PIR_GPIO24_PIR_PXPIR5_SHFT 5
#define HWIO_GPIO24_PIR_GPIO24_PIR_PXPIR5_MASK 0x00000020
#define HWIO_GPIO24_PIR_GPIO24_PIR_PXPIR6_SHFT 6
#define HWIO_GPIO24_PIR_GPIO24_PIR_PXPIR6_MASK 0x00000040
#define HWIO_GPIO24_PIR_GPIO24_PIR_PXPIR7_SHFT 7
#define HWIO_GPIO24_PIR_GPIO24_PIR_PXPIR7_MASK 0x00000080
#define HWIO_GPIO24_PIR_GPIO24_PIR_PXPIR8_SHFT 8
#define HWIO_GPIO24_PIR_GPIO24_PIR_PXPIR8_MASK 0x00000100
#define HWIO_GPIO24_PIR_GPIO24_PIR_PXPIR9_SHFT 9
#define HWIO_GPIO24_PIR_GPIO24_PIR_PXPIR9_MASK 0x00000200
#define HWIO_GPIO24_PIR_GPIO24_PIR_PXPIR10_SHFT 10
#define HWIO_GPIO24_PIR_GPIO24_PIR_PXPIR10_MASK 0x00000400
#define HWIO_GPIO24_PIR_GPIO24_PIR_PXPIR11_SHFT 11
#define HWIO_GPIO24_PIR_GPIO24_PIR_PXPIR11_MASK 0x00000800
#define HWIO_GPIO24_PIR_GPIO24_PIR_PXPIR12_SHFT 12
#define HWIO_GPIO24_PIR_GPIO24_PIR_PXPIR12_MASK 0x00001000
#define HWIO_GPIO24_PIR_GPIO24_PIR_PXPIR13_SHFT 13
#define HWIO_GPIO24_PIR_GPIO24_PIR_PXPIR13_MASK 0x00002000
#define HWIO_GPIO24_PIR_GPIO24_PIR_PXPIR14_SHFT 14
#define HWIO_GPIO24_PIR_GPIO24_PIR_PXPIR14_MASK 0x00004000
#define HWIO_GPIO24_PIR_GPIO24_PIR_PXPIR15_SHFT 15
#define HWIO_GPIO24_PIR_GPIO24_PIR_PXPIR15_MASK 0x00008000


//--------

#define HWIO_GPIO24_POR_ADDR  0xF0011810  
#define HWIO_GPIO24_POR_GPIO24_POR_PXPOR0_SHFT 0
#define HWIO_GPIO24_POR_GPIO24_POR_PXPOR0_MASK 0x00000001
#define HWIO_GPIO24_POR_GPIO24_POR_PXPOR1_SHFT 1
#define HWIO_GPIO24_POR_GPIO24_POR_PXPOR1_MASK 0x00000002
#define HWIO_GPIO24_POR_GPIO24_POR_PXPOR2_SHFT 2
#define HWIO_GPIO24_POR_GPIO24_POR_PXPOR2_MASK 0x00000004
#define HWIO_GPIO24_POR_GPIO24_POR_PXPOR3_SHFT 3
#define HWIO_GPIO24_POR_GPIO24_POR_PXPOR3_MASK 0x00000008
#define HWIO_GPIO24_POR_GPIO24_POR_PXPOR4_SHFT 4
#define HWIO_GPIO24_POR_GPIO24_POR_PXPOR4_MASK 0x00000010
#define HWIO_GPIO24_POR_GPIO24_POR_PXPOR5_SHFT 5
#define HWIO_GPIO24_POR_GPIO24_POR_PXPOR5_MASK 0x00000020
#define HWIO_GPIO24_POR_GPIO24_POR_PXPOR6_SHFT 6
#define HWIO_GPIO24_POR_GPIO24_POR_PXPOR6_MASK 0x00000040
#define HWIO_GPIO24_POR_GPIO24_POR_PXPOR7_SHFT 7
#define HWIO_GPIO24_POR_GPIO24_POR_PXPOR7_MASK 0x00000080
#define HWIO_GPIO24_POR_GPIO24_POR_PXPOR8_SHFT 8
#define HWIO_GPIO24_POR_GPIO24_POR_PXPOR8_MASK 0x00000100
#define HWIO_GPIO24_POR_GPIO24_POR_PXPOR9_SHFT 9
#define HWIO_GPIO24_POR_GPIO24_POR_PXPOR9_MASK 0x00000200
#define HWIO_GPIO24_POR_GPIO24_POR_PXPOR10_SHFT 10
#define HWIO_GPIO24_POR_GPIO24_POR_PXPOR10_MASK 0x00000400
#define HWIO_GPIO24_POR_GPIO24_POR_PXPOR11_SHFT 11
#define HWIO_GPIO24_POR_GPIO24_POR_PXPOR11_MASK 0x00000800
#define HWIO_GPIO24_POR_GPIO24_POR_PXPOR12_SHFT 12
#define HWIO_GPIO24_POR_GPIO24_POR_PXPOR12_MASK 0x00001000
#define HWIO_GPIO24_POR_GPIO24_POR_PXPOR13_SHFT 13
#define HWIO_GPIO24_POR_GPIO24_POR_PXPOR13_MASK 0x00002000
#define HWIO_GPIO24_POR_GPIO24_POR_PXPOR14_SHFT 14
#define HWIO_GPIO24_POR_GPIO24_POR_PXPOR14_MASK 0x00004000
#define HWIO_GPIO24_POR_GPIO24_POR_PXPOR15_SHFT 15
#define HWIO_GPIO24_POR_GPIO24_POR_PXPOR15_MASK 0x00008000


//--------

#define HWIO_GPIO24_POSCR_ADDR  0xF0011814  
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PS0_SHFT 0
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PS0_MASK 0x00000001
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PS1_SHFT 1
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PS1_MASK 0x00000002
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PS2_SHFT 2
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PS2_MASK 0x00000004
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PS3_SHFT 3
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PS3_MASK 0x00000008
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PS4_SHFT 4
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PS4_MASK 0x00000010
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PS5_SHFT 5
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PS5_MASK 0x00000020
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PS6_SHFT 6
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PS6_MASK 0x00000040
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PS7_SHFT 7
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PS7_MASK 0x00000080
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PS8_SHFT 8
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PS8_MASK 0x00000100
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PS9_SHFT 9
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PS9_MASK 0x00000200
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PS10_SHFT 10
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PS10_MASK 0x00000400
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PS11_SHFT 11
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PS11_MASK 0x00000800
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PS12_SHFT 12
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PS12_MASK 0x00001000
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PS13_SHFT 13
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PS13_MASK 0x00002000
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PS14_SHFT 14
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PS14_MASK 0x00004000
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PS15_SHFT 15
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PS15_MASK 0x00008000
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PC0_SHFT 16
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PC0_MASK 0x00010000
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PC1_SHFT 17
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PC1_MASK 0x00020000
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PC2_SHFT 18
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PC2_MASK 0x00040000
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PC3_SHFT 19
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PC3_MASK 0x00080000
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PC4_SHFT 20
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PC4_MASK 0x00100000
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PC5_SHFT 21
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PC5_MASK 0x00200000
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PC6_SHFT 22
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PC6_MASK 0x00400000
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PC7_SHFT 23
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PC7_MASK 0x00800000
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PC8_SHFT 24
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PC8_MASK 0x01000000
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PC9_SHFT 25
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PC9_MASK 0x02000000
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PC10_SHFT 26
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PC10_MASK 0x04000000
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PC11_SHFT 27
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PC11_MASK 0x08000000
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PC12_SHFT 28
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PC12_MASK 0x10000000
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PC13_SHFT 29
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PC13_MASK 0x20000000
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PC14_SHFT 30
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PC14_MASK 0x40000000
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PC15_SHFT 31
#define HWIO_GPIO24_POSCR_GPIO24_POSCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO24_POSR_ADDR  0xF0011818  
#define HWIO_GPIO24_POSR_GPIO24_POSR_PS0_SHFT 0
#define HWIO_GPIO24_POSR_GPIO24_POSR_PS0_MASK 0x00000001
#define HWIO_GPIO24_POSR_GPIO24_POSR_PS1_SHFT 1
#define HWIO_GPIO24_POSR_GPIO24_POSR_PS1_MASK 0x00000002
#define HWIO_GPIO24_POSR_GPIO24_POSR_PS2_SHFT 2
#define HWIO_GPIO24_POSR_GPIO24_POSR_PS2_MASK 0x00000004
#define HWIO_GPIO24_POSR_GPIO24_POSR_PS3_SHFT 3
#define HWIO_GPIO24_POSR_GPIO24_POSR_PS3_MASK 0x00000008
#define HWIO_GPIO24_POSR_GPIO24_POSR_PS4_SHFT 4
#define HWIO_GPIO24_POSR_GPIO24_POSR_PS4_MASK 0x00000010
#define HWIO_GPIO24_POSR_GPIO24_POSR_PS5_SHFT 5
#define HWIO_GPIO24_POSR_GPIO24_POSR_PS5_MASK 0x00000020
#define HWIO_GPIO24_POSR_GPIO24_POSR_PS6_SHFT 6
#define HWIO_GPIO24_POSR_GPIO24_POSR_PS6_MASK 0x00000040
#define HWIO_GPIO24_POSR_GPIO24_POSR_PS7_SHFT 7
#define HWIO_GPIO24_POSR_GPIO24_POSR_PS7_MASK 0x00000080
#define HWIO_GPIO24_POSR_GPIO24_POSR_PS8_SHFT 8
#define HWIO_GPIO24_POSR_GPIO24_POSR_PS8_MASK 0x00000100
#define HWIO_GPIO24_POSR_GPIO24_POSR_PS9_SHFT 9
#define HWIO_GPIO24_POSR_GPIO24_POSR_PS9_MASK 0x00000200
#define HWIO_GPIO24_POSR_GPIO24_POSR_PS10_SHFT 10
#define HWIO_GPIO24_POSR_GPIO24_POSR_PS10_MASK 0x00000400
#define HWIO_GPIO24_POSR_GPIO24_POSR_PS11_SHFT 11
#define HWIO_GPIO24_POSR_GPIO24_POSR_PS11_MASK 0x00000800
#define HWIO_GPIO24_POSR_GPIO24_POSR_PS12_SHFT 12
#define HWIO_GPIO24_POSR_GPIO24_POSR_PS12_MASK 0x00001000
#define HWIO_GPIO24_POSR_GPIO24_POSR_PS13_SHFT 13
#define HWIO_GPIO24_POSR_GPIO24_POSR_PS13_MASK 0x00002000
#define HWIO_GPIO24_POSR_GPIO24_POSR_PS14_SHFT 14
#define HWIO_GPIO24_POSR_GPIO24_POSR_PS14_MASK 0x00004000
#define HWIO_GPIO24_POSR_GPIO24_POSR_PS15_SHFT 15
#define HWIO_GPIO24_POSR_GPIO24_POSR_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO24_POSR0_ADDR  0xF001181C  
#define HWIO_GPIO24_POSR0_GPIO24_POSR0_PS0_SHFT 0
#define HWIO_GPIO24_POSR0_GPIO24_POSR0_PS0_MASK 0x00000001
#define HWIO_GPIO24_POSR0_GPIO24_POSR0_PS1_SHFT 1
#define HWIO_GPIO24_POSR0_GPIO24_POSR0_PS1_MASK 0x00000002
#define HWIO_GPIO24_POSR0_GPIO24_POSR0_PS2_SHFT 2
#define HWIO_GPIO24_POSR0_GPIO24_POSR0_PS2_MASK 0x00000004
#define HWIO_GPIO24_POSR0_GPIO24_POSR0_PS3_SHFT 3
#define HWIO_GPIO24_POSR0_GPIO24_POSR0_PS3_MASK 0x00000008


//--------

#define HWIO_GPIO24_POSR4_ADDR  0xF0011820  
#define HWIO_GPIO24_POSR4_GPIO24_POSR4_PS4_SHFT 4
#define HWIO_GPIO24_POSR4_GPIO24_POSR4_PS4_MASK 0x00000010
#define HWIO_GPIO24_POSR4_GPIO24_POSR4_PS5_SHFT 5
#define HWIO_GPIO24_POSR4_GPIO24_POSR4_PS5_MASK 0x00000020
#define HWIO_GPIO24_POSR4_GPIO24_POSR4_PS6_SHFT 6
#define HWIO_GPIO24_POSR4_GPIO24_POSR4_PS6_MASK 0x00000040
#define HWIO_GPIO24_POSR4_GPIO24_POSR4_PS7_SHFT 7
#define HWIO_GPIO24_POSR4_GPIO24_POSR4_PS7_MASK 0x00000080


//--------

#define HWIO_GPIO24_POSR8_ADDR  0xF0011824  
#define HWIO_GPIO24_POSR8_GPIO24_POSR8_PS8_SHFT 8
#define HWIO_GPIO24_POSR8_GPIO24_POSR8_PS8_MASK 0x00000100
#define HWIO_GPIO24_POSR8_GPIO24_POSR8_PS9_SHFT 9
#define HWIO_GPIO24_POSR8_GPIO24_POSR8_PS9_MASK 0x00000200
#define HWIO_GPIO24_POSR8_GPIO24_POSR8_PS10_SHFT 10
#define HWIO_GPIO24_POSR8_GPIO24_POSR8_PS10_MASK 0x00000400
#define HWIO_GPIO24_POSR8_GPIO24_POSR8_PS11_SHFT 11
#define HWIO_GPIO24_POSR8_GPIO24_POSR8_PS11_MASK 0x00000800


//--------

#define HWIO_GPIO24_POSR12_ADDR  0xF0011828  
#define HWIO_GPIO24_POSR12_GPIO24_POSR12_PS12_SHFT 12
#define HWIO_GPIO24_POSR12_GPIO24_POSR12_PS12_MASK 0x00001000
#define HWIO_GPIO24_POSR12_GPIO24_POSR12_PS13_SHFT 13
#define HWIO_GPIO24_POSR12_GPIO24_POSR12_PS13_MASK 0x00002000
#define HWIO_GPIO24_POSR12_GPIO24_POSR12_PS14_SHFT 14
#define HWIO_GPIO24_POSR12_GPIO24_POSR12_PS14_MASK 0x00004000
#define HWIO_GPIO24_POSR12_GPIO24_POSR12_PS15_SHFT 15
#define HWIO_GPIO24_POSR12_GPIO24_POSR12_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO24_POCR_ADDR  0xF001182C  
#define HWIO_GPIO24_POCR_GPIO24_POCR_PC0_SHFT 16
#define HWIO_GPIO24_POCR_GPIO24_POCR_PC0_MASK 0x00010000
#define HWIO_GPIO24_POCR_GPIO24_POCR_PC1_SHFT 17
#define HWIO_GPIO24_POCR_GPIO24_POCR_PC1_MASK 0x00020000
#define HWIO_GPIO24_POCR_GPIO24_POCR_PC2_SHFT 18
#define HWIO_GPIO24_POCR_GPIO24_POCR_PC2_MASK 0x00040000
#define HWIO_GPIO24_POCR_GPIO24_POCR_PC3_SHFT 19
#define HWIO_GPIO24_POCR_GPIO24_POCR_PC3_MASK 0x00080000
#define HWIO_GPIO24_POCR_GPIO24_POCR_PC4_SHFT 20
#define HWIO_GPIO24_POCR_GPIO24_POCR_PC4_MASK 0x00100000
#define HWIO_GPIO24_POCR_GPIO24_POCR_PC5_SHFT 21
#define HWIO_GPIO24_POCR_GPIO24_POCR_PC5_MASK 0x00200000
#define HWIO_GPIO24_POCR_GPIO24_POCR_PC6_SHFT 22
#define HWIO_GPIO24_POCR_GPIO24_POCR_PC6_MASK 0x00400000
#define HWIO_GPIO24_POCR_GPIO24_POCR_PC7_SHFT 23
#define HWIO_GPIO24_POCR_GPIO24_POCR_PC7_MASK 0x00800000
#define HWIO_GPIO24_POCR_GPIO24_POCR_PC8_SHFT 24
#define HWIO_GPIO24_POCR_GPIO24_POCR_PC8_MASK 0x01000000
#define HWIO_GPIO24_POCR_GPIO24_POCR_PC9_SHFT 25
#define HWIO_GPIO24_POCR_GPIO24_POCR_PC9_MASK 0x02000000
#define HWIO_GPIO24_POCR_GPIO24_POCR_PC10_SHFT 26
#define HWIO_GPIO24_POCR_GPIO24_POCR_PC10_MASK 0x04000000
#define HWIO_GPIO24_POCR_GPIO24_POCR_PC11_SHFT 27
#define HWIO_GPIO24_POCR_GPIO24_POCR_PC11_MASK 0x08000000
#define HWIO_GPIO24_POCR_GPIO24_POCR_PC12_SHFT 28
#define HWIO_GPIO24_POCR_GPIO24_POCR_PC12_MASK 0x10000000
#define HWIO_GPIO24_POCR_GPIO24_POCR_PC13_SHFT 29
#define HWIO_GPIO24_POCR_GPIO24_POCR_PC13_MASK 0x20000000
#define HWIO_GPIO24_POCR_GPIO24_POCR_PC14_SHFT 30
#define HWIO_GPIO24_POCR_GPIO24_POCR_PC14_MASK 0x40000000
#define HWIO_GPIO24_POCR_GPIO24_POCR_PC15_SHFT 31
#define HWIO_GPIO24_POCR_GPIO24_POCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO24_POCR0_ADDR  0xF0011830  
#define HWIO_GPIO24_POCR0_GPIO24_POCR0_PC0_SHFT 16
#define HWIO_GPIO24_POCR0_GPIO24_POCR0_PC0_MASK 0x00010000
#define HWIO_GPIO24_POCR0_GPIO24_POCR0_PC1_SHFT 17
#define HWIO_GPIO24_POCR0_GPIO24_POCR0_PC1_MASK 0x00020000
#define HWIO_GPIO24_POCR0_GPIO24_POCR0_PC2_SHFT 18
#define HWIO_GPIO24_POCR0_GPIO24_POCR0_PC2_MASK 0x00040000
#define HWIO_GPIO24_POCR0_GPIO24_POCR0_PC3_SHFT 19
#define HWIO_GPIO24_POCR0_GPIO24_POCR0_PC3_MASK 0x00080000


//--------

#define HWIO_GPIO24_POCR4_ADDR  0xF0011834  
#define HWIO_GPIO24_POCR4_GPIO24_POCR4_PC4_SHFT 20
#define HWIO_GPIO24_POCR4_GPIO24_POCR4_PC4_MASK 0x00100000
#define HWIO_GPIO24_POCR4_GPIO24_POCR4_PC5_SHFT 21
#define HWIO_GPIO24_POCR4_GPIO24_POCR4_PC5_MASK 0x00200000
#define HWIO_GPIO24_POCR4_GPIO24_POCR4_PC6_SHFT 22
#define HWIO_GPIO24_POCR4_GPIO24_POCR4_PC6_MASK 0x00400000
#define HWIO_GPIO24_POCR4_GPIO24_POCR4_PC7_SHFT 23
#define HWIO_GPIO24_POCR4_GPIO24_POCR4_PC7_MASK 0x00800000


//--------

#define HWIO_GPIO24_POCR8_ADDR  0xF0011838  
#define HWIO_GPIO24_POCR8_GPIO24_POCR8_PC8_SHFT 24
#define HWIO_GPIO24_POCR8_GPIO24_POCR8_PC8_MASK 0x01000000
#define HWIO_GPIO24_POCR8_GPIO24_POCR8_PC9_SHFT 25
#define HWIO_GPIO24_POCR8_GPIO24_POCR8_PC9_MASK 0x02000000
#define HWIO_GPIO24_POCR8_GPIO24_POCR8_PC10_SHFT 26
#define HWIO_GPIO24_POCR8_GPIO24_POCR8_PC10_MASK 0x04000000
#define HWIO_GPIO24_POCR8_GPIO24_POCR8_PC11_SHFT 27
#define HWIO_GPIO24_POCR8_GPIO24_POCR8_PC11_MASK 0x08000000


//--------

#define HWIO_GPIO24_POCR12_ADDR  0xF001183C  
#define HWIO_GPIO24_POCR12_GPIO24_POCR12_PC12_SHFT 28
#define HWIO_GPIO24_POCR12_GPIO24_POCR12_PC12_MASK 0x10000000
#define HWIO_GPIO24_POCR12_GPIO24_POCR12_PC13_SHFT 29
#define HWIO_GPIO24_POCR12_GPIO24_POCR12_PC13_MASK 0x20000000
#define HWIO_GPIO24_POCR12_GPIO24_POCR12_PC14_SHFT 30
#define HWIO_GPIO24_POCR12_GPIO24_POCR12_PC14_MASK 0x40000000
#define HWIO_GPIO24_POCR12_GPIO24_POCR12_PC15_SHFT 31
#define HWIO_GPIO24_POCR12_GPIO24_POCR12_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO24_PUDEN_ADDR  0xF0011840  
#define HWIO_GPIO24_PUDEN_GPIO24_PUDEN_PXPUDEN0_SHFT 0
#define HWIO_GPIO24_PUDEN_GPIO24_PUDEN_PXPUDEN0_MASK 0x00000003
#define HWIO_GPIO24_PUDEN_GPIO24_PUDEN_PXPUDEN1_SHFT 2
#define HWIO_GPIO24_PUDEN_GPIO24_PUDEN_PXPUDEN1_MASK 0x0000000c
#define HWIO_GPIO24_PUDEN_GPIO24_PUDEN_PXPUDEN2_SHFT 4
#define HWIO_GPIO24_PUDEN_GPIO24_PUDEN_PXPUDEN2_MASK 0x00000030
#define HWIO_GPIO24_PUDEN_GPIO24_PUDEN_PXPUDEN3_SHFT 6
#define HWIO_GPIO24_PUDEN_GPIO24_PUDEN_PXPUDEN3_MASK 0x000000c0
#define HWIO_GPIO24_PUDEN_GPIO24_PUDEN_PXPUDEN4_SHFT 8
#define HWIO_GPIO24_PUDEN_GPIO24_PUDEN_PXPUDEN4_MASK 0x00000300
#define HWIO_GPIO24_PUDEN_GPIO24_PUDEN_PXPUDEN5_SHFT 10
#define HWIO_GPIO24_PUDEN_GPIO24_PUDEN_PXPUDEN5_MASK 0x00000c00
#define HWIO_GPIO24_PUDEN_GPIO24_PUDEN_PXPUDEN6_SHFT 12
#define HWIO_GPIO24_PUDEN_GPIO24_PUDEN_PXPUDEN6_MASK 0x00003000
#define HWIO_GPIO24_PUDEN_GPIO24_PUDEN_PXPUDEN7_SHFT 14
#define HWIO_GPIO24_PUDEN_GPIO24_PUDEN_PXPUDEN7_MASK 0x0000c000
#define HWIO_GPIO24_PUDEN_GPIO24_PUDEN_PXPUDEN8_SHFT 16
#define HWIO_GPIO24_PUDEN_GPIO24_PUDEN_PXPUDEN8_MASK 0x00030000
#define HWIO_GPIO24_PUDEN_GPIO24_PUDEN_PXPUDEN9_SHFT 18
#define HWIO_GPIO24_PUDEN_GPIO24_PUDEN_PXPUDEN9_MASK 0x000c0000
#define HWIO_GPIO24_PUDEN_GPIO24_PUDEN_PXPUDEN10_SHFT 20
#define HWIO_GPIO24_PUDEN_GPIO24_PUDEN_PXPUDEN10_MASK 0x00300000
#define HWIO_GPIO24_PUDEN_GPIO24_PUDEN_PXPUDEN11_SHFT 22
#define HWIO_GPIO24_PUDEN_GPIO24_PUDEN_PXPUDEN11_MASK 0x00c00000
#define HWIO_GPIO24_PUDEN_GPIO24_PUDEN_PXPUDEN12_SHFT 24
#define HWIO_GPIO24_PUDEN_GPIO24_PUDEN_PXPUDEN12_MASK 0x03000000
#define HWIO_GPIO24_PUDEN_GPIO24_PUDEN_PXPUDEN13_SHFT 26
#define HWIO_GPIO24_PUDEN_GPIO24_PUDEN_PXPUDEN13_MASK 0x0c000000
#define HWIO_GPIO24_PUDEN_GPIO24_PUDEN_PXPUDEN14_SHFT 28
#define HWIO_GPIO24_PUDEN_GPIO24_PUDEN_PXPUDEN14_MASK 0x30000000
#define HWIO_GPIO24_PUDEN_GPIO24_PUDEN_PXPUDEN15_SHFT 30
#define HWIO_GPIO24_PUDEN_GPIO24_PUDEN_PXPUDEN15_MASK 0xc0000000


//--------

#define HWIO_GPIO24_PODR_ADDR  0xF0011844  
#define HWIO_GPIO24_PODR_GPIO24_PODR_PXPODR0_SHFT 0
#define HWIO_GPIO24_PODR_GPIO24_PODR_PXPODR0_MASK 0x00000003
#define HWIO_GPIO24_PODR_GPIO24_PODR_PXPODR1_SHFT 2
#define HWIO_GPIO24_PODR_GPIO24_PODR_PXPODR1_MASK 0x0000000c
#define HWIO_GPIO24_PODR_GPIO24_PODR_PXPODR2_SHFT 4
#define HWIO_GPIO24_PODR_GPIO24_PODR_PXPODR2_MASK 0x00000030
#define HWIO_GPIO24_PODR_GPIO24_PODR_PXPODR3_SHFT 6
#define HWIO_GPIO24_PODR_GPIO24_PODR_PXPODR3_MASK 0x000000c0
#define HWIO_GPIO24_PODR_GPIO24_PODR_PXPODR4_SHFT 8
#define HWIO_GPIO24_PODR_GPIO24_PODR_PXPODR4_MASK 0x00000300
#define HWIO_GPIO24_PODR_GPIO24_PODR_PXPODR5_SHFT 10
#define HWIO_GPIO24_PODR_GPIO24_PODR_PXPODR5_MASK 0x00000c00
#define HWIO_GPIO24_PODR_GPIO24_PODR_PXPODR6_SHFT 12
#define HWIO_GPIO24_PODR_GPIO24_PODR_PXPODR6_MASK 0x00003000
#define HWIO_GPIO24_PODR_GPIO24_PODR_PXPODR7_SHFT 14
#define HWIO_GPIO24_PODR_GPIO24_PODR_PXPODR7_MASK 0x0000c000
#define HWIO_GPIO24_PODR_GPIO24_PODR_PXPODR8_SHFT 16
#define HWIO_GPIO24_PODR_GPIO24_PODR_PXPODR8_MASK 0x00030000
#define HWIO_GPIO24_PODR_GPIO24_PODR_PXPODR9_SHFT 18
#define HWIO_GPIO24_PODR_GPIO24_PODR_PXPODR9_MASK 0x000c0000
#define HWIO_GPIO24_PODR_GPIO24_PODR_PXPODR10_SHFT 20
#define HWIO_GPIO24_PODR_GPIO24_PODR_PXPODR10_MASK 0x00300000
#define HWIO_GPIO24_PODR_GPIO24_PODR_PXPODR11_SHFT 22
#define HWIO_GPIO24_PODR_GPIO24_PODR_PXPODR11_MASK 0x00c00000
#define HWIO_GPIO24_PODR_GPIO24_PODR_PXPODR12_SHFT 24
#define HWIO_GPIO24_PODR_GPIO24_PODR_PXPODR12_MASK 0x03000000
#define HWIO_GPIO24_PODR_GPIO24_PODR_PXPODR13_SHFT 26
#define HWIO_GPIO24_PODR_GPIO24_PODR_PXPODR13_MASK 0x0c000000
#define HWIO_GPIO24_PODR_GPIO24_PODR_PXPODR14_SHFT 28
#define HWIO_GPIO24_PODR_GPIO24_PODR_PXPODR14_MASK 0x30000000
#define HWIO_GPIO24_PODR_GPIO24_PODR_PXPODR15_SHFT 30
#define HWIO_GPIO24_PODR_GPIO24_PODR_PXPODR15_MASK 0xc0000000


//--------

#define HWIO_GPIO24_PMOD_ADDR  0xF0011848  
#define HWIO_GPIO24_PMOD_GPIO24_PMOD_PXMOD0_SHFT 0
#define HWIO_GPIO24_PMOD_GPIO24_PMOD_PXMOD0_MASK 0x00000003
#define HWIO_GPIO24_PMOD_GPIO24_PMOD_PXMOD1_SHFT 2
#define HWIO_GPIO24_PMOD_GPIO24_PMOD_PXMOD1_MASK 0x0000000c
#define HWIO_GPIO24_PMOD_GPIO24_PMOD_PXMOD2_SHFT 4
#define HWIO_GPIO24_PMOD_GPIO24_PMOD_PXMOD2_MASK 0x00000030
#define HWIO_GPIO24_PMOD_GPIO24_PMOD_PXMOD3_SHFT 6
#define HWIO_GPIO24_PMOD_GPIO24_PMOD_PXMOD3_MASK 0x000000c0
#define HWIO_GPIO24_PMOD_GPIO24_PMOD_PXMOD4_SHFT 8
#define HWIO_GPIO24_PMOD_GPIO24_PMOD_PXMOD4_MASK 0x00000300
#define HWIO_GPIO24_PMOD_GPIO24_PMOD_PXMOD5_SHFT 10
#define HWIO_GPIO24_PMOD_GPIO24_PMOD_PXMOD5_MASK 0x00000c00
#define HWIO_GPIO24_PMOD_GPIO24_PMOD_PXMOD6_SHFT 12
#define HWIO_GPIO24_PMOD_GPIO24_PMOD_PXMOD6_MASK 0x00003000
#define HWIO_GPIO24_PMOD_GPIO24_PMOD_PXMOD7_SHFT 14
#define HWIO_GPIO24_PMOD_GPIO24_PMOD_PXMOD7_MASK 0x0000c000
#define HWIO_GPIO24_PMOD_GPIO24_PMOD_PXMOD8_SHFT 16
#define HWIO_GPIO24_PMOD_GPIO24_PMOD_PXMOD8_MASK 0x00030000
#define HWIO_GPIO24_PMOD_GPIO24_PMOD_PXMOD9_SHFT 18
#define HWIO_GPIO24_PMOD_GPIO24_PMOD_PXMOD9_MASK 0x000c0000
#define HWIO_GPIO24_PMOD_GPIO24_PMOD_PXMOD10_SHFT 20
#define HWIO_GPIO24_PMOD_GPIO24_PMOD_PXMOD10_MASK 0x00300000
#define HWIO_GPIO24_PMOD_GPIO24_PMOD_PXMOD11_SHFT 22
#define HWIO_GPIO24_PMOD_GPIO24_PMOD_PXMOD11_MASK 0x00c00000
#define HWIO_GPIO24_PMOD_GPIO24_PMOD_PXMOD12_SHFT 24
#define HWIO_GPIO24_PMOD_GPIO24_PMOD_PXMOD12_MASK 0x03000000
#define HWIO_GPIO24_PMOD_GPIO24_PMOD_PXMOD13_SHFT 26
#define HWIO_GPIO24_PMOD_GPIO24_PMOD_PXMOD13_MASK 0x0c000000
#define HWIO_GPIO24_PMOD_GPIO24_PMOD_PXMOD14_SHFT 28
#define HWIO_GPIO24_PMOD_GPIO24_PMOD_PXMOD14_MASK 0x30000000
#define HWIO_GPIO24_PMOD_GPIO24_PMOD_PXMOD15_SHFT 30
#define HWIO_GPIO24_PMOD_GPIO24_PMOD_PXMOD15_MASK 0xc0000000


//--------

#define HWIO_GPIO24_PEROUT0_ADDR  0xF001184C  
#define HWIO_GPIO24_PEROUT0_GPIO24_PEROUT0_OUTSEL0_SHFT 0
#define HWIO_GPIO24_PEROUT0_GPIO24_PEROUT0_OUTSEL0_MASK 0x0000000f
#define HWIO_GPIO24_PEROUT0_GPIO24_PEROUT0_OUTSEL1_SHFT 4
#define HWIO_GPIO24_PEROUT0_GPIO24_PEROUT0_OUTSEL1_MASK 0x000000f0
#define HWIO_GPIO24_PEROUT0_GPIO24_PEROUT0_OUTSEL2_SHFT 8
#define HWIO_GPIO24_PEROUT0_GPIO24_PEROUT0_OUTSEL2_MASK 0x00000f00
#define HWIO_GPIO24_PEROUT0_GPIO24_PEROUT0_OUTSEL3_SHFT 12
#define HWIO_GPIO24_PEROUT0_GPIO24_PEROUT0_OUTSEL3_MASK 0x0000f000
#define HWIO_GPIO24_PEROUT0_GPIO24_PEROUT0_OUTSEL4_SHFT 16
#define HWIO_GPIO24_PEROUT0_GPIO24_PEROUT0_OUTSEL4_MASK 0x000f0000
#define HWIO_GPIO24_PEROUT0_GPIO24_PEROUT0_OUTSEL5_SHFT 20
#define HWIO_GPIO24_PEROUT0_GPIO24_PEROUT0_OUTSEL5_MASK 0x00f00000
#define HWIO_GPIO24_PEROUT0_GPIO24_PEROUT0_OUTSEL6_SHFT 24
#define HWIO_GPIO24_PEROUT0_GPIO24_PEROUT0_OUTSEL6_MASK 0x0f000000
#define HWIO_GPIO24_PEROUT0_GPIO24_PEROUT0_OUTSEL7_SHFT 28
#define HWIO_GPIO24_PEROUT0_GPIO24_PEROUT0_OUTSEL7_MASK 0xf0000000


//--------

#define HWIO_GPIO24_PEROUT1_ADDR  0xF0011850  
#define HWIO_GPIO24_PEROUT1_GPIO24_PEROUT1_OUTSEL8_SHFT 0
#define HWIO_GPIO24_PEROUT1_GPIO24_PEROUT1_OUTSEL8_MASK 0x0000000f
#define HWIO_GPIO24_PEROUT1_GPIO24_PEROUT1_OUTSEL9_SHFT 4
#define HWIO_GPIO24_PEROUT1_GPIO24_PEROUT1_OUTSEL9_MASK 0x000000f0
#define HWIO_GPIO24_PEROUT1_GPIO24_PEROUT1_OUTSEL10_SHFT 8
#define HWIO_GPIO24_PEROUT1_GPIO24_PEROUT1_OUTSEL10_MASK 0x00000f00
#define HWIO_GPIO24_PEROUT1_GPIO24_PEROUT1_OUTSEL11_SHFT 12
#define HWIO_GPIO24_PEROUT1_GPIO24_PEROUT1_OUTSEL11_MASK 0x0000f000
#define HWIO_GPIO24_PEROUT1_GPIO24_PEROUT1_OUTSEL12_SHFT 16
#define HWIO_GPIO24_PEROUT1_GPIO24_PEROUT1_OUTSEL12_MASK 0x000f0000
#define HWIO_GPIO24_PEROUT1_GPIO24_PEROUT1_OUTSEL13_SHFT 20
#define HWIO_GPIO24_PEROUT1_GPIO24_PEROUT1_OUTSEL13_MASK 0x00f00000
#define HWIO_GPIO24_PEROUT1_GPIO24_PEROUT1_OUTSEL14_SHFT 24
#define HWIO_GPIO24_PEROUT1_GPIO24_PEROUT1_OUTSEL14_MASK 0x0f000000
#define HWIO_GPIO24_PEROUT1_GPIO24_PEROUT1_OUTSEL15_SHFT 28
#define HWIO_GPIO24_PEROUT1_GPIO24_PEROUT1_OUTSEL15_MASK 0xf0000000


//--------

#define HWIO_GPIO24_PDR0_ADDR  0xF0011854  
#define HWIO_GPIO24_PDR0_GPIO24_PDR0_PXPD0_SHFT 0
#define HWIO_GPIO24_PDR0_GPIO24_PDR0_PXPD0_MASK 0x00000003
#define HWIO_GPIO24_PDR0_GPIO24_PDR0_PXPD1_SHFT 4
#define HWIO_GPIO24_PDR0_GPIO24_PDR0_PXPD1_MASK 0x00000030
#define HWIO_GPIO24_PDR0_GPIO24_PDR0_PXPD2_SHFT 8
#define HWIO_GPIO24_PDR0_GPIO24_PDR0_PXPD2_MASK 0x00000300
#define HWIO_GPIO24_PDR0_GPIO24_PDR0_PXPD3_SHFT 12
#define HWIO_GPIO24_PDR0_GPIO24_PDR0_PXPD3_MASK 0x00003000
#define HWIO_GPIO24_PDR0_GPIO24_PDR0_PXPD4_SHFT 16
#define HWIO_GPIO24_PDR0_GPIO24_PDR0_PXPD4_MASK 0x00030000
#define HWIO_GPIO24_PDR0_GPIO24_PDR0_PXPD5_SHFT 20
#define HWIO_GPIO24_PDR0_GPIO24_PDR0_PXPD5_MASK 0x00300000
#define HWIO_GPIO24_PDR0_GPIO24_PDR0_PXPD6_SHFT 24
#define HWIO_GPIO24_PDR0_GPIO24_PDR0_PXPD6_MASK 0x03000000
#define HWIO_GPIO24_PDR0_GPIO24_PDR0_PXPD7_SHFT 28
#define HWIO_GPIO24_PDR0_GPIO24_PDR0_PXPD7_MASK 0x30000000


//--------

#define HWIO_GPIO24_PDR1_ADDR  0xF0011858  
#define HWIO_GPIO24_PDR1_GPIO24_PDR1_PXPD8_SHFT 0
#define HWIO_GPIO24_PDR1_GPIO24_PDR1_PXPD8_MASK 0x00000003
#define HWIO_GPIO24_PDR1_GPIO24_PDR1_PXPD9_SHFT 4
#define HWIO_GPIO24_PDR1_GPIO24_PDR1_PXPD9_MASK 0x00000030
#define HWIO_GPIO24_PDR1_GPIO24_PDR1_PXPD10_SHFT 8
#define HWIO_GPIO24_PDR1_GPIO24_PDR1_PXPD10_MASK 0x00000300
#define HWIO_GPIO24_PDR1_GPIO24_PDR1_PXPD11_SHFT 12
#define HWIO_GPIO24_PDR1_GPIO24_PDR1_PXPD11_MASK 0x00003000
#define HWIO_GPIO24_PDR1_GPIO24_PDR1_PXPD12_SHFT 16
#define HWIO_GPIO24_PDR1_GPIO24_PDR1_PXPD12_MASK 0x00030000
#define HWIO_GPIO24_PDR1_GPIO24_PDR1_PXPD13_SHFT 20
#define HWIO_GPIO24_PDR1_GPIO24_PDR1_PXPD13_MASK 0x00300000
#define HWIO_GPIO24_PDR1_GPIO24_PDR1_PXPD14_SHFT 24
#define HWIO_GPIO24_PDR1_GPIO24_PDR1_PXPD14_MASK 0x03000000
#define HWIO_GPIO24_PDR1_GPIO24_PDR1_PXPD15_SHFT 28
#define HWIO_GPIO24_PDR1_GPIO24_PDR1_PXPD15_MASK 0x30000000


//--------

#define HWIO_GPIO24_SDE_ADDR  0xF001185C  
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEN0_SHFT 0
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEN0_MASK 0x00000001
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEN1_SHFT 1
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEN1_MASK 0x00000002
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEN2_SHFT 2
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEN2_MASK 0x00000004
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEN3_SHFT 3
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEN3_MASK 0x00000008
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEN4_SHFT 4
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEN4_MASK 0x00000010
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEN5_SHFT 5
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEN5_MASK 0x00000020
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEN6_SHFT 6
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEN6_MASK 0x00000040
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEN7_SHFT 7
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEN7_MASK 0x00000080
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEN8_SHFT 8
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEN8_MASK 0x00000100
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEN9_SHFT 9
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEN9_MASK 0x00000200
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEN10_SHFT 10
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEN10_MASK 0x00000400
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEN11_SHFT 11
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEN11_MASK 0x00000800
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEN12_SHFT 12
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEN12_MASK 0x00001000
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEN13_SHFT 13
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEN13_MASK 0x00002000
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEN14_SHFT 14
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEN14_MASK 0x00004000
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEN15_SHFT 15
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEN15_MASK 0x00008000
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEF0_SHFT 16
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEF0_MASK 0x00010000
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEF1_SHFT 17
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEF1_MASK 0x00020000
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEF2_SHFT 18
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEF2_MASK 0x00040000
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEF3_SHFT 19
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEF3_MASK 0x00080000
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEF4_SHFT 20
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEF4_MASK 0x00100000
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEF5_SHFT 21
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEF5_MASK 0x00200000
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEF6_SHFT 22
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEF6_MASK 0x00400000
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEF7_SHFT 23
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEF7_MASK 0x00800000
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEF8_SHFT 24
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEF8_MASK 0x01000000
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEF9_SHFT 25
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEF9_MASK 0x02000000
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEF10_SHFT 26
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEF10_MASK 0x04000000
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEF11_SHFT 27
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEF11_MASK 0x08000000
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEF12_SHFT 28
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEF12_MASK 0x10000000
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEF13_SHFT 29
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEF13_MASK 0x20000000
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEF14_SHFT 30
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEF14_MASK 0x40000000
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEF15_SHFT 31
#define HWIO_GPIO24_SDE_GPIO24_SDE_SDEF15_MASK 0x80000000


//--------

#define HWIO_GPIO24_SDCTL_ADDR  0xF0011860  
#define HWIO_GPIO24_SDCTL_GPIO24_SDCTL_SWTRIG_SHFT 0
#define HWIO_GPIO24_SDCTL_GPIO24_SDCTL_SWTRIG_MASK 0x00000001
#define HWIO_GPIO24_SDCTL_GPIO24_SDCTL_LINKEN_SHFT 1
#define HWIO_GPIO24_SDCTL_GPIO24_SDCTL_LINKEN_MASK 0x00000002
#define HWIO_GPIO24_SDCTL_GPIO24_SDCTL_PSDEF_SHFT 2
#define HWIO_GPIO24_SDCTL_GPIO24_SDCTL_PSDEF_MASK 0x00000004


//--------

#define HWIO_GPIO24_ESR_ADDR  0xF0011864  
#define HWIO_GPIO24_ESR_GPIO24_ESR_EN0_SHFT 0
#define HWIO_GPIO24_ESR_GPIO24_ESR_EN0_MASK 0x00000001
#define HWIO_GPIO24_ESR_GPIO24_ESR_EN1_SHFT 1
#define HWIO_GPIO24_ESR_GPIO24_ESR_EN1_MASK 0x00000002
#define HWIO_GPIO24_ESR_GPIO24_ESR_EN2_SHFT 2
#define HWIO_GPIO24_ESR_GPIO24_ESR_EN2_MASK 0x00000004
#define HWIO_GPIO24_ESR_GPIO24_ESR_EN3_SHFT 3
#define HWIO_GPIO24_ESR_GPIO24_ESR_EN3_MASK 0x00000008
#define HWIO_GPIO24_ESR_GPIO24_ESR_EN4_SHFT 4
#define HWIO_GPIO24_ESR_GPIO24_ESR_EN4_MASK 0x00000010
#define HWIO_GPIO24_ESR_GPIO24_ESR_EN5_SHFT 5
#define HWIO_GPIO24_ESR_GPIO24_ESR_EN5_MASK 0x00000020
#define HWIO_GPIO24_ESR_GPIO24_ESR_EN6_SHFT 6
#define HWIO_GPIO24_ESR_GPIO24_ESR_EN6_MASK 0x00000040
#define HWIO_GPIO24_ESR_GPIO24_ESR_EN7_SHFT 7
#define HWIO_GPIO24_ESR_GPIO24_ESR_EN7_MASK 0x00000080
#define HWIO_GPIO24_ESR_GPIO24_ESR_EN8_SHFT 8
#define HWIO_GPIO24_ESR_GPIO24_ESR_EN8_MASK 0x00000100
#define HWIO_GPIO24_ESR_GPIO24_ESR_EN9_SHFT 9
#define HWIO_GPIO24_ESR_GPIO24_ESR_EN9_MASK 0x00000200
#define HWIO_GPIO24_ESR_GPIO24_ESR_EN10_SHFT 10
#define HWIO_GPIO24_ESR_GPIO24_ESR_EN10_MASK 0x00000400
#define HWIO_GPIO24_ESR_GPIO24_ESR_EN11_SHFT 11
#define HWIO_GPIO24_ESR_GPIO24_ESR_EN11_MASK 0x00000800
#define HWIO_GPIO24_ESR_GPIO24_ESR_EN12_SHFT 12
#define HWIO_GPIO24_ESR_GPIO24_ESR_EN12_MASK 0x00001000
#define HWIO_GPIO24_ESR_GPIO24_ESR_EN13_SHFT 13
#define HWIO_GPIO24_ESR_GPIO24_ESR_EN13_MASK 0x00002000
#define HWIO_GPIO24_ESR_GPIO24_ESR_EN14_SHFT 14
#define HWIO_GPIO24_ESR_GPIO24_ESR_EN14_MASK 0x00004000
#define HWIO_GPIO24_ESR_GPIO24_ESR_EN15_SHFT 15
#define HWIO_GPIO24_ESR_GPIO24_ESR_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO24_LOCK_ADDR  0xF0011868  
#define HWIO_GPIO24_LOCK_GPIO24_LOCK_P0LCK_SHFT 0
#define HWIO_GPIO24_LOCK_GPIO24_LOCK_P0LCK_MASK 0x00000001
#define HWIO_GPIO24_LOCK_GPIO24_LOCK_P1LCK_SHFT 1
#define HWIO_GPIO24_LOCK_GPIO24_LOCK_P1LCK_MASK 0x00000002
#define HWIO_GPIO24_LOCK_GPIO24_LOCK_P2LCK_SHFT 2
#define HWIO_GPIO24_LOCK_GPIO24_LOCK_P2LCK_MASK 0x00000004
#define HWIO_GPIO24_LOCK_GPIO24_LOCK_P3LCK_SHFT 3
#define HWIO_GPIO24_LOCK_GPIO24_LOCK_P3LCK_MASK 0x00000008
#define HWIO_GPIO24_LOCK_GPIO24_LOCK_P4LCK_SHFT 4
#define HWIO_GPIO24_LOCK_GPIO24_LOCK_P4LCK_MASK 0x00000010
#define HWIO_GPIO24_LOCK_GPIO24_LOCK_P5LCK_SHFT 5
#define HWIO_GPIO24_LOCK_GPIO24_LOCK_P5LCK_MASK 0x00000020
#define HWIO_GPIO24_LOCK_GPIO24_LOCK_P6LCK_SHFT 6
#define HWIO_GPIO24_LOCK_GPIO24_LOCK_P6LCK_MASK 0x00000040
#define HWIO_GPIO24_LOCK_GPIO24_LOCK_P7LCK_SHFT 7
#define HWIO_GPIO24_LOCK_GPIO24_LOCK_P7LCK_MASK 0x00000080
#define HWIO_GPIO24_LOCK_GPIO24_LOCK_P8LCK_SHFT 8
#define HWIO_GPIO24_LOCK_GPIO24_LOCK_P8LCK_MASK 0x00000100
#define HWIO_GPIO24_LOCK_GPIO24_LOCK_P9LCK_SHFT 9
#define HWIO_GPIO24_LOCK_GPIO24_LOCK_P9LCK_MASK 0x00000200
#define HWIO_GPIO24_LOCK_GPIO24_LOCK_P10LCK_SHFT 10
#define HWIO_GPIO24_LOCK_GPIO24_LOCK_P10LCK_MASK 0x00000400
#define HWIO_GPIO24_LOCK_GPIO24_LOCK_P11LCK_SHFT 11
#define HWIO_GPIO24_LOCK_GPIO24_LOCK_P11LCK_MASK 0x00000800
#define HWIO_GPIO24_LOCK_GPIO24_LOCK_P12LCK_SHFT 12
#define HWIO_GPIO24_LOCK_GPIO24_LOCK_P12LCK_MASK 0x00001000
#define HWIO_GPIO24_LOCK_GPIO24_LOCK_P13LCK_SHFT 13
#define HWIO_GPIO24_LOCK_GPIO24_LOCK_P13LCK_MASK 0x00002000
#define HWIO_GPIO24_LOCK_GPIO24_LOCK_P14LCK_SHFT 14
#define HWIO_GPIO24_LOCK_GPIO24_LOCK_P14LCK_MASK 0x00004000
#define HWIO_GPIO24_LOCK_GPIO24_LOCK_P15LCK_SHFT 15
#define HWIO_GPIO24_LOCK_GPIO24_LOCK_P15LCK_MASK 0x00008000
#define HWIO_GPIO24_LOCK_GPIO24_LOCK_PXLCKKEY_SHFT 16
#define HWIO_GPIO24_LOCK_GPIO24_LOCK_PXLCKKEY_MASK 0xffff0000


//--------

#define HWIO_GPIO24_SDETRMOD_ADDR  0xF001186C  
#define HWIO_GPIO24_SDETRMOD_GPIO24_SDETRMOD_TGSEL0_SHFT 0
#define HWIO_GPIO24_SDETRMOD_GPIO24_SDETRMOD_TGSEL0_MASK 0x00000001
#define HWIO_GPIO24_SDETRMOD_GPIO24_SDETRMOD_TGSEL1_SHFT 1
#define HWIO_GPIO24_SDETRMOD_GPIO24_SDETRMOD_TGSEL1_MASK 0x00000002
#define HWIO_GPIO24_SDETRMOD_GPIO24_SDETRMOD_TGSEL2_SHFT 2
#define HWIO_GPIO24_SDETRMOD_GPIO24_SDETRMOD_TGSEL2_MASK 0x00000004
#define HWIO_GPIO24_SDETRMOD_GPIO24_SDETRMOD_TGSEL3_SHFT 3
#define HWIO_GPIO24_SDETRMOD_GPIO24_SDETRMOD_TGSEL3_MASK 0x00000008
#define HWIO_GPIO24_SDETRMOD_GPIO24_SDETRMOD_TGSEL4_SHFT 4
#define HWIO_GPIO24_SDETRMOD_GPIO24_SDETRMOD_TGSEL4_MASK 0x00000010
#define HWIO_GPIO24_SDETRMOD_GPIO24_SDETRMOD_TGSEL5_SHFT 5
#define HWIO_GPIO24_SDETRMOD_GPIO24_SDETRMOD_TGSEL5_MASK 0x00000020
#define HWIO_GPIO24_SDETRMOD_GPIO24_SDETRMOD_TGSEL6_SHFT 6
#define HWIO_GPIO24_SDETRMOD_GPIO24_SDETRMOD_TGSEL6_MASK 0x00000040
#define HWIO_GPIO24_SDETRMOD_GPIO24_SDETRMOD_TGSEL7_SHFT 7
#define HWIO_GPIO24_SDETRMOD_GPIO24_SDETRMOD_TGSEL7_MASK 0x00000080
#define HWIO_GPIO24_SDETRMOD_GPIO24_SDETRMOD_TGSEL8_SHFT 8
#define HWIO_GPIO24_SDETRMOD_GPIO24_SDETRMOD_TGSEL8_MASK 0x00000100
#define HWIO_GPIO24_SDETRMOD_GPIO24_SDETRMOD_TGSEL9_SHFT 9
#define HWIO_GPIO24_SDETRMOD_GPIO24_SDETRMOD_TGSEL9_MASK 0x00000200
#define HWIO_GPIO24_SDETRMOD_GPIO24_SDETRMOD_TGSEL10_SHFT 10
#define HWIO_GPIO24_SDETRMOD_GPIO24_SDETRMOD_TGSEL10_MASK 0x00000400
#define HWIO_GPIO24_SDETRMOD_GPIO24_SDETRMOD_TGSEL11_SHFT 11
#define HWIO_GPIO24_SDETRMOD_GPIO24_SDETRMOD_TGSEL11_MASK 0x00000800
#define HWIO_GPIO24_SDETRMOD_GPIO24_SDETRMOD_TGSEL12_SHFT 12
#define HWIO_GPIO24_SDETRMOD_GPIO24_SDETRMOD_TGSEL12_MASK 0x00001000
#define HWIO_GPIO24_SDETRMOD_GPIO24_SDETRMOD_TGSEL13_SHFT 13
#define HWIO_GPIO24_SDETRMOD_GPIO24_SDETRMOD_TGSEL13_MASK 0x00002000
#define HWIO_GPIO24_SDETRMOD_GPIO24_SDETRMOD_TGSEL14_SHFT 14
#define HWIO_GPIO24_SDETRMOD_GPIO24_SDETRMOD_TGSEL14_MASK 0x00004000
#define HWIO_GPIO24_SDETRMOD_GPIO24_SDETRMOD_TGSEL15_SHFT 15
#define HWIO_GPIO24_SDETRMOD_GPIO24_SDETRMOD_TGSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO24_PCSR_ADDR  0xF0011870  
#define HWIO_GPIO24_PCSR_GPIO24_PCSR_SEL0_SHFT 0
#define HWIO_GPIO24_PCSR_GPIO24_PCSR_SEL0_MASK 0x00000001
#define HWIO_GPIO24_PCSR_GPIO24_PCSR_SEL1_SHFT 1
#define HWIO_GPIO24_PCSR_GPIO24_PCSR_SEL1_MASK 0x00000002
#define HWIO_GPIO24_PCSR_GPIO24_PCSR_SEL2_SHFT 2
#define HWIO_GPIO24_PCSR_GPIO24_PCSR_SEL2_MASK 0x00000004
#define HWIO_GPIO24_PCSR_GPIO24_PCSR_SEL3_SHFT 3
#define HWIO_GPIO24_PCSR_GPIO24_PCSR_SEL3_MASK 0x00000008
#define HWIO_GPIO24_PCSR_GPIO24_PCSR_SEL4_SHFT 4
#define HWIO_GPIO24_PCSR_GPIO24_PCSR_SEL4_MASK 0x00000010
#define HWIO_GPIO24_PCSR_GPIO24_PCSR_SEL5_SHFT 5
#define HWIO_GPIO24_PCSR_GPIO24_PCSR_SEL5_MASK 0x00000020
#define HWIO_GPIO24_PCSR_GPIO24_PCSR_SEL6_SHFT 6
#define HWIO_GPIO24_PCSR_GPIO24_PCSR_SEL6_MASK 0x00000040
#define HWIO_GPIO24_PCSR_GPIO24_PCSR_SEL7_SHFT 7
#define HWIO_GPIO24_PCSR_GPIO24_PCSR_SEL7_MASK 0x00000080
#define HWIO_GPIO24_PCSR_GPIO24_PCSR_SEL8_SHFT 8
#define HWIO_GPIO24_PCSR_GPIO24_PCSR_SEL8_MASK 0x00000100
#define HWIO_GPIO24_PCSR_GPIO24_PCSR_SEL9_SHFT 9
#define HWIO_GPIO24_PCSR_GPIO24_PCSR_SEL9_MASK 0x00000200
#define HWIO_GPIO24_PCSR_GPIO24_PCSR_SEL10_SHFT 10
#define HWIO_GPIO24_PCSR_GPIO24_PCSR_SEL10_MASK 0x00000400
#define HWIO_GPIO24_PCSR_GPIO24_PCSR_SEL11_SHFT 11
#define HWIO_GPIO24_PCSR_GPIO24_PCSR_SEL11_MASK 0x00000800
#define HWIO_GPIO24_PCSR_GPIO24_PCSR_SEL12_SHFT 12
#define HWIO_GPIO24_PCSR_GPIO24_PCSR_SEL12_MASK 0x00001000
#define HWIO_GPIO24_PCSR_GPIO24_PCSR_SEL13_SHFT 13
#define HWIO_GPIO24_PCSR_GPIO24_PCSR_SEL13_MASK 0x00002000
#define HWIO_GPIO24_PCSR_GPIO24_PCSR_SEL14_SHFT 14
#define HWIO_GPIO24_PCSR_GPIO24_PCSR_SEL14_MASK 0x00004000
#define HWIO_GPIO24_PCSR_GPIO24_PCSR_SEL15_SHFT 15
#define HWIO_GPIO24_PCSR_GPIO24_PCSR_SEL15_MASK 0x00008000


//--------

#define HWIO_GPIO24_INEN_ADDR  0xF0011874  
#define HWIO_GPIO24_INEN_GPIO24_INEN_EN0_SHFT 0
#define HWIO_GPIO24_INEN_GPIO24_INEN_EN0_MASK 0x00000001
#define HWIO_GPIO24_INEN_GPIO24_INEN_EN1_SHFT 1
#define HWIO_GPIO24_INEN_GPIO24_INEN_EN1_MASK 0x00000002
#define HWIO_GPIO24_INEN_GPIO24_INEN_EN2_SHFT 2
#define HWIO_GPIO24_INEN_GPIO24_INEN_EN2_MASK 0x00000004
#define HWIO_GPIO24_INEN_GPIO24_INEN_EN3_SHFT 3
#define HWIO_GPIO24_INEN_GPIO24_INEN_EN3_MASK 0x00000008
#define HWIO_GPIO24_INEN_GPIO24_INEN_EN4_SHFT 4
#define HWIO_GPIO24_INEN_GPIO24_INEN_EN4_MASK 0x00000010
#define HWIO_GPIO24_INEN_GPIO24_INEN_EN5_SHFT 5
#define HWIO_GPIO24_INEN_GPIO24_INEN_EN5_MASK 0x00000020
#define HWIO_GPIO24_INEN_GPIO24_INEN_EN6_SHFT 6
#define HWIO_GPIO24_INEN_GPIO24_INEN_EN6_MASK 0x00000040
#define HWIO_GPIO24_INEN_GPIO24_INEN_EN7_SHFT 7
#define HWIO_GPIO24_INEN_GPIO24_INEN_EN7_MASK 0x00000080
#define HWIO_GPIO24_INEN_GPIO24_INEN_EN8_SHFT 8
#define HWIO_GPIO24_INEN_GPIO24_INEN_EN8_MASK 0x00000100
#define HWIO_GPIO24_INEN_GPIO24_INEN_EN9_SHFT 9
#define HWIO_GPIO24_INEN_GPIO24_INEN_EN9_MASK 0x00000200
#define HWIO_GPIO24_INEN_GPIO24_INEN_EN10_SHFT 10
#define HWIO_GPIO24_INEN_GPIO24_INEN_EN10_MASK 0x00000400
#define HWIO_GPIO24_INEN_GPIO24_INEN_EN11_SHFT 11
#define HWIO_GPIO24_INEN_GPIO24_INEN_EN11_MASK 0x00000800
#define HWIO_GPIO24_INEN_GPIO24_INEN_EN12_SHFT 12
#define HWIO_GPIO24_INEN_GPIO24_INEN_EN12_MASK 0x00001000
#define HWIO_GPIO24_INEN_GPIO24_INEN_EN13_SHFT 13
#define HWIO_GPIO24_INEN_GPIO24_INEN_EN13_MASK 0x00002000
#define HWIO_GPIO24_INEN_GPIO24_INEN_EN14_SHFT 14
#define HWIO_GPIO24_INEN_GPIO24_INEN_EN14_MASK 0x00004000
#define HWIO_GPIO24_INEN_GPIO24_INEN_EN15_SHFT 15
#define HWIO_GPIO24_INEN_GPIO24_INEN_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO24_PUDRST_ADDR  0xF0011878  
#define HWIO_GPIO24_PUDRST_GPIO24_PUDRST_PDSEL0_SHFT 0
#define HWIO_GPIO24_PUDRST_GPIO24_PUDRST_PDSEL0_MASK 0x00000001
#define HWIO_GPIO24_PUDRST_GPIO24_PUDRST_PDSEL1_SHFT 1
#define HWIO_GPIO24_PUDRST_GPIO24_PUDRST_PDSEL1_MASK 0x00000002
#define HWIO_GPIO24_PUDRST_GPIO24_PUDRST_PDSEL2_SHFT 2
#define HWIO_GPIO24_PUDRST_GPIO24_PUDRST_PDSEL2_MASK 0x00000004
#define HWIO_GPIO24_PUDRST_GPIO24_PUDRST_PDSEL3_SHFT 3
#define HWIO_GPIO24_PUDRST_GPIO24_PUDRST_PDSEL3_MASK 0x00000008
#define HWIO_GPIO24_PUDRST_GPIO24_PUDRST_PDSEL4_SHFT 4
#define HWIO_GPIO24_PUDRST_GPIO24_PUDRST_PDSEL4_MASK 0x00000010
#define HWIO_GPIO24_PUDRST_GPIO24_PUDRST_PDSEL5_SHFT 5
#define HWIO_GPIO24_PUDRST_GPIO24_PUDRST_PDSEL5_MASK 0x00000020
#define HWIO_GPIO24_PUDRST_GPIO24_PUDRST_PDSEL6_SHFT 6
#define HWIO_GPIO24_PUDRST_GPIO24_PUDRST_PDSEL6_MASK 0x00000040
#define HWIO_GPIO24_PUDRST_GPIO24_PUDRST_PDSEL7_SHFT 7
#define HWIO_GPIO24_PUDRST_GPIO24_PUDRST_PDSEL7_MASK 0x00000080
#define HWIO_GPIO24_PUDRST_GPIO24_PUDRST_PDSEL8_SHFT 8
#define HWIO_GPIO24_PUDRST_GPIO24_PUDRST_PDSEL8_MASK 0x00000100
#define HWIO_GPIO24_PUDRST_GPIO24_PUDRST_PDSEL9_SHFT 9
#define HWIO_GPIO24_PUDRST_GPIO24_PUDRST_PDSEL9_MASK 0x00000200
#define HWIO_GPIO24_PUDRST_GPIO24_PUDRST_PDSEL10_SHFT 10
#define HWIO_GPIO24_PUDRST_GPIO24_PUDRST_PDSEL10_MASK 0x00000400
#define HWIO_GPIO24_PUDRST_GPIO24_PUDRST_PDSEL11_SHFT 11
#define HWIO_GPIO24_PUDRST_GPIO24_PUDRST_PDSEL11_MASK 0x00000800
#define HWIO_GPIO24_PUDRST_GPIO24_PUDRST_PDSEL12_SHFT 12
#define HWIO_GPIO24_PUDRST_GPIO24_PUDRST_PDSEL12_MASK 0x00001000
#define HWIO_GPIO24_PUDRST_GPIO24_PUDRST_PDSEL13_SHFT 13
#define HWIO_GPIO24_PUDRST_GPIO24_PUDRST_PDSEL13_MASK 0x00002000
#define HWIO_GPIO24_PUDRST_GPIO24_PUDRST_PDSEL14_SHFT 14
#define HWIO_GPIO24_PUDRST_GPIO24_PUDRST_PDSEL14_MASK 0x00004000
#define HWIO_GPIO24_PUDRST_GPIO24_PUDRST_PDSEL15_SHFT 15
#define HWIO_GPIO24_PUDRST_GPIO24_PUDRST_PDSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO25_INFO_ADDR  0xF0011900  
#define HWIO_GPIO25_INFO_GPIO25_INFO_MODREV_SHFT 0
#define HWIO_GPIO25_INFO_GPIO25_INFO_MODREV_MASK 0x000000ff
#define HWIO_GPIO25_INFO_GPIO25_INFO_MODTYPE_SHFT 8
#define HWIO_GPIO25_INFO_GPIO25_INFO_MODTYPE_MASK 0x0000ff00
#define HWIO_GPIO25_INFO_GPIO25_INFO_MODNUMBER_SHFT 16
#define HWIO_GPIO25_INFO_GPIO25_INFO_MODNUMBER_MASK 0xffff0000


//--------

#define HWIO_GPIO25_ACES0_ADDR  0xF0011904  
#define HWIO_GPIO25_ACES0_GPIO25_ACES0_EN0_SHFT 0
#define HWIO_GPIO25_ACES0_GPIO25_ACES0_EN0_MASK 0x00000001
#define HWIO_GPIO25_ACES0_GPIO25_ACES0_EN1_SHFT 1
#define HWIO_GPIO25_ACES0_GPIO25_ACES0_EN1_MASK 0x00000002
#define HWIO_GPIO25_ACES0_GPIO25_ACES0_EN2_SHFT 2
#define HWIO_GPIO25_ACES0_GPIO25_ACES0_EN2_MASK 0x00000004
#define HWIO_GPIO25_ACES0_GPIO25_ACES0_EN3_SHFT 3
#define HWIO_GPIO25_ACES0_GPIO25_ACES0_EN3_MASK 0x00000008
#define HWIO_GPIO25_ACES0_GPIO25_ACES0_EN4_SHFT 4
#define HWIO_GPIO25_ACES0_GPIO25_ACES0_EN4_MASK 0x00000010
#define HWIO_GPIO25_ACES0_GPIO25_ACES0_EN5_SHFT 5
#define HWIO_GPIO25_ACES0_GPIO25_ACES0_EN5_MASK 0x00000020
#define HWIO_GPIO25_ACES0_GPIO25_ACES0_EN6_SHFT 6
#define HWIO_GPIO25_ACES0_GPIO25_ACES0_EN6_MASK 0x00000040
#define HWIO_GPIO25_ACES0_GPIO25_ACES0_EN7_SHFT 7
#define HWIO_GPIO25_ACES0_GPIO25_ACES0_EN7_MASK 0x00000080
#define HWIO_GPIO25_ACES0_GPIO25_ACES0_EN8_SHFT 8
#define HWIO_GPIO25_ACES0_GPIO25_ACES0_EN8_MASK 0x00000100
#define HWIO_GPIO25_ACES0_GPIO25_ACES0_EN9_SHFT 9
#define HWIO_GPIO25_ACES0_GPIO25_ACES0_EN9_MASK 0x00000200
#define HWIO_GPIO25_ACES0_GPIO25_ACES0_EN10_SHFT 10
#define HWIO_GPIO25_ACES0_GPIO25_ACES0_EN10_MASK 0x00000400
#define HWIO_GPIO25_ACES0_GPIO25_ACES0_EN11_SHFT 11
#define HWIO_GPIO25_ACES0_GPIO25_ACES0_EN11_MASK 0x00000800
#define HWIO_GPIO25_ACES0_GPIO25_ACES0_EN12_SHFT 12
#define HWIO_GPIO25_ACES0_GPIO25_ACES0_EN12_MASK 0x00001000
#define HWIO_GPIO25_ACES0_GPIO25_ACES0_EN13_SHFT 13
#define HWIO_GPIO25_ACES0_GPIO25_ACES0_EN13_MASK 0x00002000
#define HWIO_GPIO25_ACES0_GPIO25_ACES0_EN14_SHFT 14
#define HWIO_GPIO25_ACES0_GPIO25_ACES0_EN14_MASK 0x00004000
#define HWIO_GPIO25_ACES0_GPIO25_ACES0_EN15_SHFT 15
#define HWIO_GPIO25_ACES0_GPIO25_ACES0_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO25_ACES1_ADDR  0xF0011908  


//--------

#define HWIO_GPIO25_PIR_ADDR  0xF001190C  
#define HWIO_GPIO25_PIR_GPIO25_PIR_PXPIR0_SHFT 0
#define HWIO_GPIO25_PIR_GPIO25_PIR_PXPIR0_MASK 0x00000001
#define HWIO_GPIO25_PIR_GPIO25_PIR_PXPIR1_SHFT 1
#define HWIO_GPIO25_PIR_GPIO25_PIR_PXPIR1_MASK 0x00000002
#define HWIO_GPIO25_PIR_GPIO25_PIR_PXPIR2_SHFT 2
#define HWIO_GPIO25_PIR_GPIO25_PIR_PXPIR2_MASK 0x00000004
#define HWIO_GPIO25_PIR_GPIO25_PIR_PXPIR3_SHFT 3
#define HWIO_GPIO25_PIR_GPIO25_PIR_PXPIR3_MASK 0x00000008
#define HWIO_GPIO25_PIR_GPIO25_PIR_PXPIR4_SHFT 4
#define HWIO_GPIO25_PIR_GPIO25_PIR_PXPIR4_MASK 0x00000010
#define HWIO_GPIO25_PIR_GPIO25_PIR_PXPIR5_SHFT 5
#define HWIO_GPIO25_PIR_GPIO25_PIR_PXPIR5_MASK 0x00000020
#define HWIO_GPIO25_PIR_GPIO25_PIR_PXPIR6_SHFT 6
#define HWIO_GPIO25_PIR_GPIO25_PIR_PXPIR6_MASK 0x00000040
#define HWIO_GPIO25_PIR_GPIO25_PIR_PXPIR7_SHFT 7
#define HWIO_GPIO25_PIR_GPIO25_PIR_PXPIR7_MASK 0x00000080
#define HWIO_GPIO25_PIR_GPIO25_PIR_PXPIR8_SHFT 8
#define HWIO_GPIO25_PIR_GPIO25_PIR_PXPIR8_MASK 0x00000100
#define HWIO_GPIO25_PIR_GPIO25_PIR_PXPIR9_SHFT 9
#define HWIO_GPIO25_PIR_GPIO25_PIR_PXPIR9_MASK 0x00000200
#define HWIO_GPIO25_PIR_GPIO25_PIR_PXPIR10_SHFT 10
#define HWIO_GPIO25_PIR_GPIO25_PIR_PXPIR10_MASK 0x00000400
#define HWIO_GPIO25_PIR_GPIO25_PIR_PXPIR11_SHFT 11
#define HWIO_GPIO25_PIR_GPIO25_PIR_PXPIR11_MASK 0x00000800
#define HWIO_GPIO25_PIR_GPIO25_PIR_PXPIR12_SHFT 12
#define HWIO_GPIO25_PIR_GPIO25_PIR_PXPIR12_MASK 0x00001000
#define HWIO_GPIO25_PIR_GPIO25_PIR_PXPIR13_SHFT 13
#define HWIO_GPIO25_PIR_GPIO25_PIR_PXPIR13_MASK 0x00002000
#define HWIO_GPIO25_PIR_GPIO25_PIR_PXPIR14_SHFT 14
#define HWIO_GPIO25_PIR_GPIO25_PIR_PXPIR14_MASK 0x00004000
#define HWIO_GPIO25_PIR_GPIO25_PIR_PXPIR15_SHFT 15
#define HWIO_GPIO25_PIR_GPIO25_PIR_PXPIR15_MASK 0x00008000


//--------

#define HWIO_GPIO25_POR_ADDR  0xF0011910  
#define HWIO_GPIO25_POR_GPIO25_POR_PXPOR0_SHFT 0
#define HWIO_GPIO25_POR_GPIO25_POR_PXPOR0_MASK 0x00000001
#define HWIO_GPIO25_POR_GPIO25_POR_PXPOR1_SHFT 1
#define HWIO_GPIO25_POR_GPIO25_POR_PXPOR1_MASK 0x00000002
#define HWIO_GPIO25_POR_GPIO25_POR_PXPOR2_SHFT 2
#define HWIO_GPIO25_POR_GPIO25_POR_PXPOR2_MASK 0x00000004
#define HWIO_GPIO25_POR_GPIO25_POR_PXPOR3_SHFT 3
#define HWIO_GPIO25_POR_GPIO25_POR_PXPOR3_MASK 0x00000008
#define HWIO_GPIO25_POR_GPIO25_POR_PXPOR4_SHFT 4
#define HWIO_GPIO25_POR_GPIO25_POR_PXPOR4_MASK 0x00000010
#define HWIO_GPIO25_POR_GPIO25_POR_PXPOR5_SHFT 5
#define HWIO_GPIO25_POR_GPIO25_POR_PXPOR5_MASK 0x00000020
#define HWIO_GPIO25_POR_GPIO25_POR_PXPOR6_SHFT 6
#define HWIO_GPIO25_POR_GPIO25_POR_PXPOR6_MASK 0x00000040
#define HWIO_GPIO25_POR_GPIO25_POR_PXPOR7_SHFT 7
#define HWIO_GPIO25_POR_GPIO25_POR_PXPOR7_MASK 0x00000080
#define HWIO_GPIO25_POR_GPIO25_POR_PXPOR8_SHFT 8
#define HWIO_GPIO25_POR_GPIO25_POR_PXPOR8_MASK 0x00000100
#define HWIO_GPIO25_POR_GPIO25_POR_PXPOR9_SHFT 9
#define HWIO_GPIO25_POR_GPIO25_POR_PXPOR9_MASK 0x00000200
#define HWIO_GPIO25_POR_GPIO25_POR_PXPOR10_SHFT 10
#define HWIO_GPIO25_POR_GPIO25_POR_PXPOR10_MASK 0x00000400
#define HWIO_GPIO25_POR_GPIO25_POR_PXPOR11_SHFT 11
#define HWIO_GPIO25_POR_GPIO25_POR_PXPOR11_MASK 0x00000800
#define HWIO_GPIO25_POR_GPIO25_POR_PXPOR12_SHFT 12
#define HWIO_GPIO25_POR_GPIO25_POR_PXPOR12_MASK 0x00001000
#define HWIO_GPIO25_POR_GPIO25_POR_PXPOR13_SHFT 13
#define HWIO_GPIO25_POR_GPIO25_POR_PXPOR13_MASK 0x00002000
#define HWIO_GPIO25_POR_GPIO25_POR_PXPOR14_SHFT 14
#define HWIO_GPIO25_POR_GPIO25_POR_PXPOR14_MASK 0x00004000
#define HWIO_GPIO25_POR_GPIO25_POR_PXPOR15_SHFT 15
#define HWIO_GPIO25_POR_GPIO25_POR_PXPOR15_MASK 0x00008000


//--------

#define HWIO_GPIO25_POSCR_ADDR  0xF0011914  
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PS0_SHFT 0
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PS0_MASK 0x00000001
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PS1_SHFT 1
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PS1_MASK 0x00000002
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PS2_SHFT 2
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PS2_MASK 0x00000004
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PS3_SHFT 3
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PS3_MASK 0x00000008
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PS4_SHFT 4
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PS4_MASK 0x00000010
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PS5_SHFT 5
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PS5_MASK 0x00000020
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PS6_SHFT 6
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PS6_MASK 0x00000040
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PS7_SHFT 7
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PS7_MASK 0x00000080
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PS8_SHFT 8
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PS8_MASK 0x00000100
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PS9_SHFT 9
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PS9_MASK 0x00000200
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PS10_SHFT 10
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PS10_MASK 0x00000400
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PS11_SHFT 11
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PS11_MASK 0x00000800
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PS12_SHFT 12
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PS12_MASK 0x00001000
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PS13_SHFT 13
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PS13_MASK 0x00002000
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PS14_SHFT 14
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PS14_MASK 0x00004000
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PS15_SHFT 15
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PS15_MASK 0x00008000
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PC0_SHFT 16
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PC0_MASK 0x00010000
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PC1_SHFT 17
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PC1_MASK 0x00020000
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PC2_SHFT 18
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PC2_MASK 0x00040000
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PC3_SHFT 19
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PC3_MASK 0x00080000
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PC4_SHFT 20
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PC4_MASK 0x00100000
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PC5_SHFT 21
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PC5_MASK 0x00200000
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PC6_SHFT 22
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PC6_MASK 0x00400000
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PC7_SHFT 23
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PC7_MASK 0x00800000
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PC8_SHFT 24
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PC8_MASK 0x01000000
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PC9_SHFT 25
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PC9_MASK 0x02000000
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PC10_SHFT 26
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PC10_MASK 0x04000000
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PC11_SHFT 27
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PC11_MASK 0x08000000
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PC12_SHFT 28
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PC12_MASK 0x10000000
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PC13_SHFT 29
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PC13_MASK 0x20000000
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PC14_SHFT 30
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PC14_MASK 0x40000000
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PC15_SHFT 31
#define HWIO_GPIO25_POSCR_GPIO25_POSCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO25_POSR_ADDR  0xF0011918  
#define HWIO_GPIO25_POSR_GPIO25_POSR_PS0_SHFT 0
#define HWIO_GPIO25_POSR_GPIO25_POSR_PS0_MASK 0x00000001
#define HWIO_GPIO25_POSR_GPIO25_POSR_PS1_SHFT 1
#define HWIO_GPIO25_POSR_GPIO25_POSR_PS1_MASK 0x00000002
#define HWIO_GPIO25_POSR_GPIO25_POSR_PS2_SHFT 2
#define HWIO_GPIO25_POSR_GPIO25_POSR_PS2_MASK 0x00000004
#define HWIO_GPIO25_POSR_GPIO25_POSR_PS3_SHFT 3
#define HWIO_GPIO25_POSR_GPIO25_POSR_PS3_MASK 0x00000008
#define HWIO_GPIO25_POSR_GPIO25_POSR_PS4_SHFT 4
#define HWIO_GPIO25_POSR_GPIO25_POSR_PS4_MASK 0x00000010
#define HWIO_GPIO25_POSR_GPIO25_POSR_PS5_SHFT 5
#define HWIO_GPIO25_POSR_GPIO25_POSR_PS5_MASK 0x00000020
#define HWIO_GPIO25_POSR_GPIO25_POSR_PS6_SHFT 6
#define HWIO_GPIO25_POSR_GPIO25_POSR_PS6_MASK 0x00000040
#define HWIO_GPIO25_POSR_GPIO25_POSR_PS7_SHFT 7
#define HWIO_GPIO25_POSR_GPIO25_POSR_PS7_MASK 0x00000080
#define HWIO_GPIO25_POSR_GPIO25_POSR_PS8_SHFT 8
#define HWIO_GPIO25_POSR_GPIO25_POSR_PS8_MASK 0x00000100
#define HWIO_GPIO25_POSR_GPIO25_POSR_PS9_SHFT 9
#define HWIO_GPIO25_POSR_GPIO25_POSR_PS9_MASK 0x00000200
#define HWIO_GPIO25_POSR_GPIO25_POSR_PS10_SHFT 10
#define HWIO_GPIO25_POSR_GPIO25_POSR_PS10_MASK 0x00000400
#define HWIO_GPIO25_POSR_GPIO25_POSR_PS11_SHFT 11
#define HWIO_GPIO25_POSR_GPIO25_POSR_PS11_MASK 0x00000800
#define HWIO_GPIO25_POSR_GPIO25_POSR_PS12_SHFT 12
#define HWIO_GPIO25_POSR_GPIO25_POSR_PS12_MASK 0x00001000
#define HWIO_GPIO25_POSR_GPIO25_POSR_PS13_SHFT 13
#define HWIO_GPIO25_POSR_GPIO25_POSR_PS13_MASK 0x00002000
#define HWIO_GPIO25_POSR_GPIO25_POSR_PS14_SHFT 14
#define HWIO_GPIO25_POSR_GPIO25_POSR_PS14_MASK 0x00004000
#define HWIO_GPIO25_POSR_GPIO25_POSR_PS15_SHFT 15
#define HWIO_GPIO25_POSR_GPIO25_POSR_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO25_POSR0_ADDR  0xF001191C  
#define HWIO_GPIO25_POSR0_GPIO25_POSR0_PS0_SHFT 0
#define HWIO_GPIO25_POSR0_GPIO25_POSR0_PS0_MASK 0x00000001
#define HWIO_GPIO25_POSR0_GPIO25_POSR0_PS1_SHFT 1
#define HWIO_GPIO25_POSR0_GPIO25_POSR0_PS1_MASK 0x00000002
#define HWIO_GPIO25_POSR0_GPIO25_POSR0_PS2_SHFT 2
#define HWIO_GPIO25_POSR0_GPIO25_POSR0_PS2_MASK 0x00000004
#define HWIO_GPIO25_POSR0_GPIO25_POSR0_PS3_SHFT 3
#define HWIO_GPIO25_POSR0_GPIO25_POSR0_PS3_MASK 0x00000008


//--------

#define HWIO_GPIO25_POSR4_ADDR  0xF0011920  
#define HWIO_GPIO25_POSR4_GPIO25_POSR4_PS4_SHFT 4
#define HWIO_GPIO25_POSR4_GPIO25_POSR4_PS4_MASK 0x00000010
#define HWIO_GPIO25_POSR4_GPIO25_POSR4_PS5_SHFT 5
#define HWIO_GPIO25_POSR4_GPIO25_POSR4_PS5_MASK 0x00000020
#define HWIO_GPIO25_POSR4_GPIO25_POSR4_PS6_SHFT 6
#define HWIO_GPIO25_POSR4_GPIO25_POSR4_PS6_MASK 0x00000040
#define HWIO_GPIO25_POSR4_GPIO25_POSR4_PS7_SHFT 7
#define HWIO_GPIO25_POSR4_GPIO25_POSR4_PS7_MASK 0x00000080


//--------

#define HWIO_GPIO25_POSR8_ADDR  0xF0011924  
#define HWIO_GPIO25_POSR8_GPIO25_POSR8_PS8_SHFT 8
#define HWIO_GPIO25_POSR8_GPIO25_POSR8_PS8_MASK 0x00000100
#define HWIO_GPIO25_POSR8_GPIO25_POSR8_PS9_SHFT 9
#define HWIO_GPIO25_POSR8_GPIO25_POSR8_PS9_MASK 0x00000200
#define HWIO_GPIO25_POSR8_GPIO25_POSR8_PS10_SHFT 10
#define HWIO_GPIO25_POSR8_GPIO25_POSR8_PS10_MASK 0x00000400
#define HWIO_GPIO25_POSR8_GPIO25_POSR8_PS11_SHFT 11
#define HWIO_GPIO25_POSR8_GPIO25_POSR8_PS11_MASK 0x00000800


//--------

#define HWIO_GPIO25_POSR12_ADDR  0xF0011928  
#define HWIO_GPIO25_POSR12_GPIO25_POSR12_PS12_SHFT 12
#define HWIO_GPIO25_POSR12_GPIO25_POSR12_PS12_MASK 0x00001000
#define HWIO_GPIO25_POSR12_GPIO25_POSR12_PS13_SHFT 13
#define HWIO_GPIO25_POSR12_GPIO25_POSR12_PS13_MASK 0x00002000
#define HWIO_GPIO25_POSR12_GPIO25_POSR12_PS14_SHFT 14
#define HWIO_GPIO25_POSR12_GPIO25_POSR12_PS14_MASK 0x00004000
#define HWIO_GPIO25_POSR12_GPIO25_POSR12_PS15_SHFT 15
#define HWIO_GPIO25_POSR12_GPIO25_POSR12_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO25_POCR_ADDR  0xF001192C  
#define HWIO_GPIO25_POCR_GPIO25_POCR_PC0_SHFT 16
#define HWIO_GPIO25_POCR_GPIO25_POCR_PC0_MASK 0x00010000
#define HWIO_GPIO25_POCR_GPIO25_POCR_PC1_SHFT 17
#define HWIO_GPIO25_POCR_GPIO25_POCR_PC1_MASK 0x00020000
#define HWIO_GPIO25_POCR_GPIO25_POCR_PC2_SHFT 18
#define HWIO_GPIO25_POCR_GPIO25_POCR_PC2_MASK 0x00040000
#define HWIO_GPIO25_POCR_GPIO25_POCR_PC3_SHFT 19
#define HWIO_GPIO25_POCR_GPIO25_POCR_PC3_MASK 0x00080000
#define HWIO_GPIO25_POCR_GPIO25_POCR_PC4_SHFT 20
#define HWIO_GPIO25_POCR_GPIO25_POCR_PC4_MASK 0x00100000
#define HWIO_GPIO25_POCR_GPIO25_POCR_PC5_SHFT 21
#define HWIO_GPIO25_POCR_GPIO25_POCR_PC5_MASK 0x00200000
#define HWIO_GPIO25_POCR_GPIO25_POCR_PC6_SHFT 22
#define HWIO_GPIO25_POCR_GPIO25_POCR_PC6_MASK 0x00400000
#define HWIO_GPIO25_POCR_GPIO25_POCR_PC7_SHFT 23
#define HWIO_GPIO25_POCR_GPIO25_POCR_PC7_MASK 0x00800000
#define HWIO_GPIO25_POCR_GPIO25_POCR_PC8_SHFT 24
#define HWIO_GPIO25_POCR_GPIO25_POCR_PC8_MASK 0x01000000
#define HWIO_GPIO25_POCR_GPIO25_POCR_PC9_SHFT 25
#define HWIO_GPIO25_POCR_GPIO25_POCR_PC9_MASK 0x02000000
#define HWIO_GPIO25_POCR_GPIO25_POCR_PC10_SHFT 26
#define HWIO_GPIO25_POCR_GPIO25_POCR_PC10_MASK 0x04000000
#define HWIO_GPIO25_POCR_GPIO25_POCR_PC11_SHFT 27
#define HWIO_GPIO25_POCR_GPIO25_POCR_PC11_MASK 0x08000000
#define HWIO_GPIO25_POCR_GPIO25_POCR_PC12_SHFT 28
#define HWIO_GPIO25_POCR_GPIO25_POCR_PC12_MASK 0x10000000
#define HWIO_GPIO25_POCR_GPIO25_POCR_PC13_SHFT 29
#define HWIO_GPIO25_POCR_GPIO25_POCR_PC13_MASK 0x20000000
#define HWIO_GPIO25_POCR_GPIO25_POCR_PC14_SHFT 30
#define HWIO_GPIO25_POCR_GPIO25_POCR_PC14_MASK 0x40000000
#define HWIO_GPIO25_POCR_GPIO25_POCR_PC15_SHFT 31
#define HWIO_GPIO25_POCR_GPIO25_POCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO25_POCR0_ADDR  0xF0011930  
#define HWIO_GPIO25_POCR0_GPIO25_POCR0_PC0_SHFT 16
#define HWIO_GPIO25_POCR0_GPIO25_POCR0_PC0_MASK 0x00010000
#define HWIO_GPIO25_POCR0_GPIO25_POCR0_PC1_SHFT 17
#define HWIO_GPIO25_POCR0_GPIO25_POCR0_PC1_MASK 0x00020000
#define HWIO_GPIO25_POCR0_GPIO25_POCR0_PC2_SHFT 18
#define HWIO_GPIO25_POCR0_GPIO25_POCR0_PC2_MASK 0x00040000
#define HWIO_GPIO25_POCR0_GPIO25_POCR0_PC3_SHFT 19
#define HWIO_GPIO25_POCR0_GPIO25_POCR0_PC3_MASK 0x00080000


//--------

#define HWIO_GPIO25_POCR4_ADDR  0xF0011934  
#define HWIO_GPIO25_POCR4_GPIO25_POCR4_PC4_SHFT 20
#define HWIO_GPIO25_POCR4_GPIO25_POCR4_PC4_MASK 0x00100000
#define HWIO_GPIO25_POCR4_GPIO25_POCR4_PC5_SHFT 21
#define HWIO_GPIO25_POCR4_GPIO25_POCR4_PC5_MASK 0x00200000
#define HWIO_GPIO25_POCR4_GPIO25_POCR4_PC6_SHFT 22
#define HWIO_GPIO25_POCR4_GPIO25_POCR4_PC6_MASK 0x00400000
#define HWIO_GPIO25_POCR4_GPIO25_POCR4_PC7_SHFT 23
#define HWIO_GPIO25_POCR4_GPIO25_POCR4_PC7_MASK 0x00800000


//--------

#define HWIO_GPIO25_POCR8_ADDR  0xF0011938  
#define HWIO_GPIO25_POCR8_GPIO25_POCR8_PC8_SHFT 24
#define HWIO_GPIO25_POCR8_GPIO25_POCR8_PC8_MASK 0x01000000
#define HWIO_GPIO25_POCR8_GPIO25_POCR8_PC9_SHFT 25
#define HWIO_GPIO25_POCR8_GPIO25_POCR8_PC9_MASK 0x02000000
#define HWIO_GPIO25_POCR8_GPIO25_POCR8_PC10_SHFT 26
#define HWIO_GPIO25_POCR8_GPIO25_POCR8_PC10_MASK 0x04000000
#define HWIO_GPIO25_POCR8_GPIO25_POCR8_PC11_SHFT 27
#define HWIO_GPIO25_POCR8_GPIO25_POCR8_PC11_MASK 0x08000000


//--------

#define HWIO_GPIO25_POCR12_ADDR  0xF001193C  
#define HWIO_GPIO25_POCR12_GPIO25_POCR12_PC12_SHFT 28
#define HWIO_GPIO25_POCR12_GPIO25_POCR12_PC12_MASK 0x10000000
#define HWIO_GPIO25_POCR12_GPIO25_POCR12_PC13_SHFT 29
#define HWIO_GPIO25_POCR12_GPIO25_POCR12_PC13_MASK 0x20000000
#define HWIO_GPIO25_POCR12_GPIO25_POCR12_PC14_SHFT 30
#define HWIO_GPIO25_POCR12_GPIO25_POCR12_PC14_MASK 0x40000000
#define HWIO_GPIO25_POCR12_GPIO25_POCR12_PC15_SHFT 31
#define HWIO_GPIO25_POCR12_GPIO25_POCR12_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO25_PUDEN_ADDR  0xF0011940  
#define HWIO_GPIO25_PUDEN_GPIO25_PUDEN_PXPUDEN0_SHFT 0
#define HWIO_GPIO25_PUDEN_GPIO25_PUDEN_PXPUDEN0_MASK 0x00000003
#define HWIO_GPIO25_PUDEN_GPIO25_PUDEN_PXPUDEN1_SHFT 2
#define HWIO_GPIO25_PUDEN_GPIO25_PUDEN_PXPUDEN1_MASK 0x0000000c
#define HWIO_GPIO25_PUDEN_GPIO25_PUDEN_PXPUDEN2_SHFT 4
#define HWIO_GPIO25_PUDEN_GPIO25_PUDEN_PXPUDEN2_MASK 0x00000030
#define HWIO_GPIO25_PUDEN_GPIO25_PUDEN_PXPUDEN3_SHFT 6
#define HWIO_GPIO25_PUDEN_GPIO25_PUDEN_PXPUDEN3_MASK 0x000000c0
#define HWIO_GPIO25_PUDEN_GPIO25_PUDEN_PXPUDEN4_SHFT 8
#define HWIO_GPIO25_PUDEN_GPIO25_PUDEN_PXPUDEN4_MASK 0x00000300
#define HWIO_GPIO25_PUDEN_GPIO25_PUDEN_PXPUDEN5_SHFT 10
#define HWIO_GPIO25_PUDEN_GPIO25_PUDEN_PXPUDEN5_MASK 0x00000c00
#define HWIO_GPIO25_PUDEN_GPIO25_PUDEN_PXPUDEN6_SHFT 12
#define HWIO_GPIO25_PUDEN_GPIO25_PUDEN_PXPUDEN6_MASK 0x00003000
#define HWIO_GPIO25_PUDEN_GPIO25_PUDEN_PXPUDEN7_SHFT 14
#define HWIO_GPIO25_PUDEN_GPIO25_PUDEN_PXPUDEN7_MASK 0x0000c000
#define HWIO_GPIO25_PUDEN_GPIO25_PUDEN_PXPUDEN8_SHFT 16
#define HWIO_GPIO25_PUDEN_GPIO25_PUDEN_PXPUDEN8_MASK 0x00030000
#define HWIO_GPIO25_PUDEN_GPIO25_PUDEN_PXPUDEN9_SHFT 18
#define HWIO_GPIO25_PUDEN_GPIO25_PUDEN_PXPUDEN9_MASK 0x000c0000
#define HWIO_GPIO25_PUDEN_GPIO25_PUDEN_PXPUDEN10_SHFT 20
#define HWIO_GPIO25_PUDEN_GPIO25_PUDEN_PXPUDEN10_MASK 0x00300000
#define HWIO_GPIO25_PUDEN_GPIO25_PUDEN_PXPUDEN11_SHFT 22
#define HWIO_GPIO25_PUDEN_GPIO25_PUDEN_PXPUDEN11_MASK 0x00c00000
#define HWIO_GPIO25_PUDEN_GPIO25_PUDEN_PXPUDEN12_SHFT 24
#define HWIO_GPIO25_PUDEN_GPIO25_PUDEN_PXPUDEN12_MASK 0x03000000
#define HWIO_GPIO25_PUDEN_GPIO25_PUDEN_PXPUDEN13_SHFT 26
#define HWIO_GPIO25_PUDEN_GPIO25_PUDEN_PXPUDEN13_MASK 0x0c000000
#define HWIO_GPIO25_PUDEN_GPIO25_PUDEN_PXPUDEN14_SHFT 28
#define HWIO_GPIO25_PUDEN_GPIO25_PUDEN_PXPUDEN14_MASK 0x30000000
#define HWIO_GPIO25_PUDEN_GPIO25_PUDEN_PXPUDEN15_SHFT 30
#define HWIO_GPIO25_PUDEN_GPIO25_PUDEN_PXPUDEN15_MASK 0xc0000000


//--------

#define HWIO_GPIO25_PODR_ADDR  0xF0011944  
#define HWIO_GPIO25_PODR_GPIO25_PODR_PXPODR0_SHFT 0
#define HWIO_GPIO25_PODR_GPIO25_PODR_PXPODR0_MASK 0x00000003
#define HWIO_GPIO25_PODR_GPIO25_PODR_PXPODR1_SHFT 2
#define HWIO_GPIO25_PODR_GPIO25_PODR_PXPODR1_MASK 0x0000000c
#define HWIO_GPIO25_PODR_GPIO25_PODR_PXPODR2_SHFT 4
#define HWIO_GPIO25_PODR_GPIO25_PODR_PXPODR2_MASK 0x00000030
#define HWIO_GPIO25_PODR_GPIO25_PODR_PXPODR3_SHFT 6
#define HWIO_GPIO25_PODR_GPIO25_PODR_PXPODR3_MASK 0x000000c0
#define HWIO_GPIO25_PODR_GPIO25_PODR_PXPODR4_SHFT 8
#define HWIO_GPIO25_PODR_GPIO25_PODR_PXPODR4_MASK 0x00000300
#define HWIO_GPIO25_PODR_GPIO25_PODR_PXPODR5_SHFT 10
#define HWIO_GPIO25_PODR_GPIO25_PODR_PXPODR5_MASK 0x00000c00
#define HWIO_GPIO25_PODR_GPIO25_PODR_PXPODR6_SHFT 12
#define HWIO_GPIO25_PODR_GPIO25_PODR_PXPODR6_MASK 0x00003000
#define HWIO_GPIO25_PODR_GPIO25_PODR_PXPODR7_SHFT 14
#define HWIO_GPIO25_PODR_GPIO25_PODR_PXPODR7_MASK 0x0000c000
#define HWIO_GPIO25_PODR_GPIO25_PODR_PXPODR8_SHFT 16
#define HWIO_GPIO25_PODR_GPIO25_PODR_PXPODR8_MASK 0x00030000
#define HWIO_GPIO25_PODR_GPIO25_PODR_PXPODR9_SHFT 18
#define HWIO_GPIO25_PODR_GPIO25_PODR_PXPODR9_MASK 0x000c0000
#define HWIO_GPIO25_PODR_GPIO25_PODR_PXPODR10_SHFT 20
#define HWIO_GPIO25_PODR_GPIO25_PODR_PXPODR10_MASK 0x00300000
#define HWIO_GPIO25_PODR_GPIO25_PODR_PXPODR11_SHFT 22
#define HWIO_GPIO25_PODR_GPIO25_PODR_PXPODR11_MASK 0x00c00000
#define HWIO_GPIO25_PODR_GPIO25_PODR_PXPODR12_SHFT 24
#define HWIO_GPIO25_PODR_GPIO25_PODR_PXPODR12_MASK 0x03000000
#define HWIO_GPIO25_PODR_GPIO25_PODR_PXPODR13_SHFT 26
#define HWIO_GPIO25_PODR_GPIO25_PODR_PXPODR13_MASK 0x0c000000
#define HWIO_GPIO25_PODR_GPIO25_PODR_PXPODR14_SHFT 28
#define HWIO_GPIO25_PODR_GPIO25_PODR_PXPODR14_MASK 0x30000000
#define HWIO_GPIO25_PODR_GPIO25_PODR_PXPODR15_SHFT 30
#define HWIO_GPIO25_PODR_GPIO25_PODR_PXPODR15_MASK 0xc0000000


//--------

#define HWIO_GPIO25_PMOD_ADDR  0xF0011948  
#define HWIO_GPIO25_PMOD_GPIO25_PMOD_PXMOD0_SHFT 0
#define HWIO_GPIO25_PMOD_GPIO25_PMOD_PXMOD0_MASK 0x00000003
#define HWIO_GPIO25_PMOD_GPIO25_PMOD_PXMOD1_SHFT 2
#define HWIO_GPIO25_PMOD_GPIO25_PMOD_PXMOD1_MASK 0x0000000c
#define HWIO_GPIO25_PMOD_GPIO25_PMOD_PXMOD2_SHFT 4
#define HWIO_GPIO25_PMOD_GPIO25_PMOD_PXMOD2_MASK 0x00000030
#define HWIO_GPIO25_PMOD_GPIO25_PMOD_PXMOD3_SHFT 6
#define HWIO_GPIO25_PMOD_GPIO25_PMOD_PXMOD3_MASK 0x000000c0
#define HWIO_GPIO25_PMOD_GPIO25_PMOD_PXMOD4_SHFT 8
#define HWIO_GPIO25_PMOD_GPIO25_PMOD_PXMOD4_MASK 0x00000300
#define HWIO_GPIO25_PMOD_GPIO25_PMOD_PXMOD5_SHFT 10
#define HWIO_GPIO25_PMOD_GPIO25_PMOD_PXMOD5_MASK 0x00000c00
#define HWIO_GPIO25_PMOD_GPIO25_PMOD_PXMOD6_SHFT 12
#define HWIO_GPIO25_PMOD_GPIO25_PMOD_PXMOD6_MASK 0x00003000
#define HWIO_GPIO25_PMOD_GPIO25_PMOD_PXMOD7_SHFT 14
#define HWIO_GPIO25_PMOD_GPIO25_PMOD_PXMOD7_MASK 0x0000c000
#define HWIO_GPIO25_PMOD_GPIO25_PMOD_PXMOD8_SHFT 16
#define HWIO_GPIO25_PMOD_GPIO25_PMOD_PXMOD8_MASK 0x00030000
#define HWIO_GPIO25_PMOD_GPIO25_PMOD_PXMOD9_SHFT 18
#define HWIO_GPIO25_PMOD_GPIO25_PMOD_PXMOD9_MASK 0x000c0000
#define HWIO_GPIO25_PMOD_GPIO25_PMOD_PXMOD10_SHFT 20
#define HWIO_GPIO25_PMOD_GPIO25_PMOD_PXMOD10_MASK 0x00300000
#define HWIO_GPIO25_PMOD_GPIO25_PMOD_PXMOD11_SHFT 22
#define HWIO_GPIO25_PMOD_GPIO25_PMOD_PXMOD11_MASK 0x00c00000
#define HWIO_GPIO25_PMOD_GPIO25_PMOD_PXMOD12_SHFT 24
#define HWIO_GPIO25_PMOD_GPIO25_PMOD_PXMOD12_MASK 0x03000000
#define HWIO_GPIO25_PMOD_GPIO25_PMOD_PXMOD13_SHFT 26
#define HWIO_GPIO25_PMOD_GPIO25_PMOD_PXMOD13_MASK 0x0c000000
#define HWIO_GPIO25_PMOD_GPIO25_PMOD_PXMOD14_SHFT 28
#define HWIO_GPIO25_PMOD_GPIO25_PMOD_PXMOD14_MASK 0x30000000
#define HWIO_GPIO25_PMOD_GPIO25_PMOD_PXMOD15_SHFT 30
#define HWIO_GPIO25_PMOD_GPIO25_PMOD_PXMOD15_MASK 0xc0000000


//--------

#define HWIO_GPIO25_PEROUT0_ADDR  0xF001194C  
#define HWIO_GPIO25_PEROUT0_GPIO25_PEROUT0_OUTSEL0_SHFT 0
#define HWIO_GPIO25_PEROUT0_GPIO25_PEROUT0_OUTSEL0_MASK 0x0000000f
#define HWIO_GPIO25_PEROUT0_GPIO25_PEROUT0_OUTSEL1_SHFT 4
#define HWIO_GPIO25_PEROUT0_GPIO25_PEROUT0_OUTSEL1_MASK 0x000000f0
#define HWIO_GPIO25_PEROUT0_GPIO25_PEROUT0_OUTSEL2_SHFT 8
#define HWIO_GPIO25_PEROUT0_GPIO25_PEROUT0_OUTSEL2_MASK 0x00000f00
#define HWIO_GPIO25_PEROUT0_GPIO25_PEROUT0_OUTSEL3_SHFT 12
#define HWIO_GPIO25_PEROUT0_GPIO25_PEROUT0_OUTSEL3_MASK 0x0000f000
#define HWIO_GPIO25_PEROUT0_GPIO25_PEROUT0_OUTSEL4_SHFT 16
#define HWIO_GPIO25_PEROUT0_GPIO25_PEROUT0_OUTSEL4_MASK 0x000f0000
#define HWIO_GPIO25_PEROUT0_GPIO25_PEROUT0_OUTSEL5_SHFT 20
#define HWIO_GPIO25_PEROUT0_GPIO25_PEROUT0_OUTSEL5_MASK 0x00f00000
#define HWIO_GPIO25_PEROUT0_GPIO25_PEROUT0_OUTSEL6_SHFT 24
#define HWIO_GPIO25_PEROUT0_GPIO25_PEROUT0_OUTSEL6_MASK 0x0f000000
#define HWIO_GPIO25_PEROUT0_GPIO25_PEROUT0_OUTSEL7_SHFT 28
#define HWIO_GPIO25_PEROUT0_GPIO25_PEROUT0_OUTSEL7_MASK 0xf0000000


//--------

#define HWIO_GPIO25_PEROUT1_ADDR  0xF0011950  
#define HWIO_GPIO25_PEROUT1_GPIO25_PEROUT1_OUTSEL8_SHFT 0
#define HWIO_GPIO25_PEROUT1_GPIO25_PEROUT1_OUTSEL8_MASK 0x0000000f
#define HWIO_GPIO25_PEROUT1_GPIO25_PEROUT1_OUTSEL9_SHFT 4
#define HWIO_GPIO25_PEROUT1_GPIO25_PEROUT1_OUTSEL9_MASK 0x000000f0
#define HWIO_GPIO25_PEROUT1_GPIO25_PEROUT1_OUTSEL10_SHFT 8
#define HWIO_GPIO25_PEROUT1_GPIO25_PEROUT1_OUTSEL10_MASK 0x00000f00
#define HWIO_GPIO25_PEROUT1_GPIO25_PEROUT1_OUTSEL11_SHFT 12
#define HWIO_GPIO25_PEROUT1_GPIO25_PEROUT1_OUTSEL11_MASK 0x0000f000
#define HWIO_GPIO25_PEROUT1_GPIO25_PEROUT1_OUTSEL12_SHFT 16
#define HWIO_GPIO25_PEROUT1_GPIO25_PEROUT1_OUTSEL12_MASK 0x000f0000
#define HWIO_GPIO25_PEROUT1_GPIO25_PEROUT1_OUTSEL13_SHFT 20
#define HWIO_GPIO25_PEROUT1_GPIO25_PEROUT1_OUTSEL13_MASK 0x00f00000
#define HWIO_GPIO25_PEROUT1_GPIO25_PEROUT1_OUTSEL14_SHFT 24
#define HWIO_GPIO25_PEROUT1_GPIO25_PEROUT1_OUTSEL14_MASK 0x0f000000
#define HWIO_GPIO25_PEROUT1_GPIO25_PEROUT1_OUTSEL15_SHFT 28
#define HWIO_GPIO25_PEROUT1_GPIO25_PEROUT1_OUTSEL15_MASK 0xf0000000


//--------

#define HWIO_GPIO25_PDR0_ADDR  0xF0011954  
#define HWIO_GPIO25_PDR0_GPIO25_PDR0_PXPD0_SHFT 0
#define HWIO_GPIO25_PDR0_GPIO25_PDR0_PXPD0_MASK 0x00000003
#define HWIO_GPIO25_PDR0_GPIO25_PDR0_PXPD1_SHFT 4
#define HWIO_GPIO25_PDR0_GPIO25_PDR0_PXPD1_MASK 0x00000030
#define HWIO_GPIO25_PDR0_GPIO25_PDR0_PXPD2_SHFT 8
#define HWIO_GPIO25_PDR0_GPIO25_PDR0_PXPD2_MASK 0x00000300
#define HWIO_GPIO25_PDR0_GPIO25_PDR0_PXPD3_SHFT 12
#define HWIO_GPIO25_PDR0_GPIO25_PDR0_PXPD3_MASK 0x00003000
#define HWIO_GPIO25_PDR0_GPIO25_PDR0_PXPD4_SHFT 16
#define HWIO_GPIO25_PDR0_GPIO25_PDR0_PXPD4_MASK 0x00030000
#define HWIO_GPIO25_PDR0_GPIO25_PDR0_PXPD5_SHFT 20
#define HWIO_GPIO25_PDR0_GPIO25_PDR0_PXPD5_MASK 0x00300000
#define HWIO_GPIO25_PDR0_GPIO25_PDR0_PXPD6_SHFT 24
#define HWIO_GPIO25_PDR0_GPIO25_PDR0_PXPD6_MASK 0x03000000
#define HWIO_GPIO25_PDR0_GPIO25_PDR0_PXPD7_SHFT 28
#define HWIO_GPIO25_PDR0_GPIO25_PDR0_PXPD7_MASK 0x30000000


//--------

#define HWIO_GPIO25_PDR1_ADDR  0xF0011958  
#define HWIO_GPIO25_PDR1_GPIO25_PDR1_PXPD8_SHFT 0
#define HWIO_GPIO25_PDR1_GPIO25_PDR1_PXPD8_MASK 0x00000003
#define HWIO_GPIO25_PDR1_GPIO25_PDR1_PXPD9_SHFT 4
#define HWIO_GPIO25_PDR1_GPIO25_PDR1_PXPD9_MASK 0x00000030
#define HWIO_GPIO25_PDR1_GPIO25_PDR1_PXPD10_SHFT 8
#define HWIO_GPIO25_PDR1_GPIO25_PDR1_PXPD10_MASK 0x00000300
#define HWIO_GPIO25_PDR1_GPIO25_PDR1_PXPD11_SHFT 12
#define HWIO_GPIO25_PDR1_GPIO25_PDR1_PXPD11_MASK 0x00003000
#define HWIO_GPIO25_PDR1_GPIO25_PDR1_PXPD12_SHFT 16
#define HWIO_GPIO25_PDR1_GPIO25_PDR1_PXPD12_MASK 0x00030000
#define HWIO_GPIO25_PDR1_GPIO25_PDR1_PXPD13_SHFT 20
#define HWIO_GPIO25_PDR1_GPIO25_PDR1_PXPD13_MASK 0x00300000
#define HWIO_GPIO25_PDR1_GPIO25_PDR1_PXPD14_SHFT 24
#define HWIO_GPIO25_PDR1_GPIO25_PDR1_PXPD14_MASK 0x03000000
#define HWIO_GPIO25_PDR1_GPIO25_PDR1_PXPD15_SHFT 28
#define HWIO_GPIO25_PDR1_GPIO25_PDR1_PXPD15_MASK 0x30000000


//--------

#define HWIO_GPIO25_SDE_ADDR  0xF001195C  
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEN0_SHFT 0
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEN0_MASK 0x00000001
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEN1_SHFT 1
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEN1_MASK 0x00000002
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEN2_SHFT 2
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEN2_MASK 0x00000004
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEN3_SHFT 3
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEN3_MASK 0x00000008
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEN4_SHFT 4
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEN4_MASK 0x00000010
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEN5_SHFT 5
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEN5_MASK 0x00000020
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEN6_SHFT 6
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEN6_MASK 0x00000040
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEN7_SHFT 7
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEN7_MASK 0x00000080
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEN8_SHFT 8
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEN8_MASK 0x00000100
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEN9_SHFT 9
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEN9_MASK 0x00000200
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEN10_SHFT 10
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEN10_MASK 0x00000400
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEN11_SHFT 11
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEN11_MASK 0x00000800
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEN12_SHFT 12
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEN12_MASK 0x00001000
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEN13_SHFT 13
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEN13_MASK 0x00002000
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEN14_SHFT 14
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEN14_MASK 0x00004000
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEN15_SHFT 15
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEN15_MASK 0x00008000
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEF0_SHFT 16
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEF0_MASK 0x00010000
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEF1_SHFT 17
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEF1_MASK 0x00020000
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEF2_SHFT 18
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEF2_MASK 0x00040000
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEF3_SHFT 19
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEF3_MASK 0x00080000
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEF4_SHFT 20
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEF4_MASK 0x00100000
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEF5_SHFT 21
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEF5_MASK 0x00200000
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEF6_SHFT 22
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEF6_MASK 0x00400000
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEF7_SHFT 23
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEF7_MASK 0x00800000
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEF8_SHFT 24
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEF8_MASK 0x01000000
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEF9_SHFT 25
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEF9_MASK 0x02000000
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEF10_SHFT 26
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEF10_MASK 0x04000000
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEF11_SHFT 27
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEF11_MASK 0x08000000
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEF12_SHFT 28
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEF12_MASK 0x10000000
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEF13_SHFT 29
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEF13_MASK 0x20000000
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEF14_SHFT 30
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEF14_MASK 0x40000000
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEF15_SHFT 31
#define HWIO_GPIO25_SDE_GPIO25_SDE_SDEF15_MASK 0x80000000


//--------

#define HWIO_GPIO25_SDCTL_ADDR  0xF0011960  
#define HWIO_GPIO25_SDCTL_GPIO25_SDCTL_SWTRIG_SHFT 0
#define HWIO_GPIO25_SDCTL_GPIO25_SDCTL_SWTRIG_MASK 0x00000001
#define HWIO_GPIO25_SDCTL_GPIO25_SDCTL_LINKEN_SHFT 1
#define HWIO_GPIO25_SDCTL_GPIO25_SDCTL_LINKEN_MASK 0x00000002
#define HWIO_GPIO25_SDCTL_GPIO25_SDCTL_PSDEF_SHFT 2
#define HWIO_GPIO25_SDCTL_GPIO25_SDCTL_PSDEF_MASK 0x00000004


//--------

#define HWIO_GPIO25_ESR_ADDR  0xF0011964  
#define HWIO_GPIO25_ESR_GPIO25_ESR_EN0_SHFT 0
#define HWIO_GPIO25_ESR_GPIO25_ESR_EN0_MASK 0x00000001
#define HWIO_GPIO25_ESR_GPIO25_ESR_EN1_SHFT 1
#define HWIO_GPIO25_ESR_GPIO25_ESR_EN1_MASK 0x00000002
#define HWIO_GPIO25_ESR_GPIO25_ESR_EN2_SHFT 2
#define HWIO_GPIO25_ESR_GPIO25_ESR_EN2_MASK 0x00000004
#define HWIO_GPIO25_ESR_GPIO25_ESR_EN3_SHFT 3
#define HWIO_GPIO25_ESR_GPIO25_ESR_EN3_MASK 0x00000008
#define HWIO_GPIO25_ESR_GPIO25_ESR_EN4_SHFT 4
#define HWIO_GPIO25_ESR_GPIO25_ESR_EN4_MASK 0x00000010
#define HWIO_GPIO25_ESR_GPIO25_ESR_EN5_SHFT 5
#define HWIO_GPIO25_ESR_GPIO25_ESR_EN5_MASK 0x00000020
#define HWIO_GPIO25_ESR_GPIO25_ESR_EN6_SHFT 6
#define HWIO_GPIO25_ESR_GPIO25_ESR_EN6_MASK 0x00000040
#define HWIO_GPIO25_ESR_GPIO25_ESR_EN7_SHFT 7
#define HWIO_GPIO25_ESR_GPIO25_ESR_EN7_MASK 0x00000080
#define HWIO_GPIO25_ESR_GPIO25_ESR_EN8_SHFT 8
#define HWIO_GPIO25_ESR_GPIO25_ESR_EN8_MASK 0x00000100
#define HWIO_GPIO25_ESR_GPIO25_ESR_EN9_SHFT 9
#define HWIO_GPIO25_ESR_GPIO25_ESR_EN9_MASK 0x00000200
#define HWIO_GPIO25_ESR_GPIO25_ESR_EN10_SHFT 10
#define HWIO_GPIO25_ESR_GPIO25_ESR_EN10_MASK 0x00000400
#define HWIO_GPIO25_ESR_GPIO25_ESR_EN11_SHFT 11
#define HWIO_GPIO25_ESR_GPIO25_ESR_EN11_MASK 0x00000800
#define HWIO_GPIO25_ESR_GPIO25_ESR_EN12_SHFT 12
#define HWIO_GPIO25_ESR_GPIO25_ESR_EN12_MASK 0x00001000
#define HWIO_GPIO25_ESR_GPIO25_ESR_EN13_SHFT 13
#define HWIO_GPIO25_ESR_GPIO25_ESR_EN13_MASK 0x00002000
#define HWIO_GPIO25_ESR_GPIO25_ESR_EN14_SHFT 14
#define HWIO_GPIO25_ESR_GPIO25_ESR_EN14_MASK 0x00004000
#define HWIO_GPIO25_ESR_GPIO25_ESR_EN15_SHFT 15
#define HWIO_GPIO25_ESR_GPIO25_ESR_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO25_LOCK_ADDR  0xF0011968  
#define HWIO_GPIO25_LOCK_GPIO25_LOCK_P0LCK_SHFT 0
#define HWIO_GPIO25_LOCK_GPIO25_LOCK_P0LCK_MASK 0x00000001
#define HWIO_GPIO25_LOCK_GPIO25_LOCK_P1LCK_SHFT 1
#define HWIO_GPIO25_LOCK_GPIO25_LOCK_P1LCK_MASK 0x00000002
#define HWIO_GPIO25_LOCK_GPIO25_LOCK_P2LCK_SHFT 2
#define HWIO_GPIO25_LOCK_GPIO25_LOCK_P2LCK_MASK 0x00000004
#define HWIO_GPIO25_LOCK_GPIO25_LOCK_P3LCK_SHFT 3
#define HWIO_GPIO25_LOCK_GPIO25_LOCK_P3LCK_MASK 0x00000008
#define HWIO_GPIO25_LOCK_GPIO25_LOCK_P4LCK_SHFT 4
#define HWIO_GPIO25_LOCK_GPIO25_LOCK_P4LCK_MASK 0x00000010
#define HWIO_GPIO25_LOCK_GPIO25_LOCK_P5LCK_SHFT 5
#define HWIO_GPIO25_LOCK_GPIO25_LOCK_P5LCK_MASK 0x00000020
#define HWIO_GPIO25_LOCK_GPIO25_LOCK_P6LCK_SHFT 6
#define HWIO_GPIO25_LOCK_GPIO25_LOCK_P6LCK_MASK 0x00000040
#define HWIO_GPIO25_LOCK_GPIO25_LOCK_P7LCK_SHFT 7
#define HWIO_GPIO25_LOCK_GPIO25_LOCK_P7LCK_MASK 0x00000080
#define HWIO_GPIO25_LOCK_GPIO25_LOCK_P8LCK_SHFT 8
#define HWIO_GPIO25_LOCK_GPIO25_LOCK_P8LCK_MASK 0x00000100
#define HWIO_GPIO25_LOCK_GPIO25_LOCK_P9LCK_SHFT 9
#define HWIO_GPIO25_LOCK_GPIO25_LOCK_P9LCK_MASK 0x00000200
#define HWIO_GPIO25_LOCK_GPIO25_LOCK_P10LCK_SHFT 10
#define HWIO_GPIO25_LOCK_GPIO25_LOCK_P10LCK_MASK 0x00000400
#define HWIO_GPIO25_LOCK_GPIO25_LOCK_P11LCK_SHFT 11
#define HWIO_GPIO25_LOCK_GPIO25_LOCK_P11LCK_MASK 0x00000800
#define HWIO_GPIO25_LOCK_GPIO25_LOCK_P12LCK_SHFT 12
#define HWIO_GPIO25_LOCK_GPIO25_LOCK_P12LCK_MASK 0x00001000
#define HWIO_GPIO25_LOCK_GPIO25_LOCK_P13LCK_SHFT 13
#define HWIO_GPIO25_LOCK_GPIO25_LOCK_P13LCK_MASK 0x00002000
#define HWIO_GPIO25_LOCK_GPIO25_LOCK_P14LCK_SHFT 14
#define HWIO_GPIO25_LOCK_GPIO25_LOCK_P14LCK_MASK 0x00004000
#define HWIO_GPIO25_LOCK_GPIO25_LOCK_P15LCK_SHFT 15
#define HWIO_GPIO25_LOCK_GPIO25_LOCK_P15LCK_MASK 0x00008000
#define HWIO_GPIO25_LOCK_GPIO25_LOCK_PXLCKKEY_SHFT 16
#define HWIO_GPIO25_LOCK_GPIO25_LOCK_PXLCKKEY_MASK 0xffff0000


//--------

#define HWIO_GPIO25_SDETRMOD_ADDR  0xF001196C  
#define HWIO_GPIO25_SDETRMOD_GPIO25_SDETRMOD_TGSEL0_SHFT 0
#define HWIO_GPIO25_SDETRMOD_GPIO25_SDETRMOD_TGSEL0_MASK 0x00000001
#define HWIO_GPIO25_SDETRMOD_GPIO25_SDETRMOD_TGSEL1_SHFT 1
#define HWIO_GPIO25_SDETRMOD_GPIO25_SDETRMOD_TGSEL1_MASK 0x00000002
#define HWIO_GPIO25_SDETRMOD_GPIO25_SDETRMOD_TGSEL2_SHFT 2
#define HWIO_GPIO25_SDETRMOD_GPIO25_SDETRMOD_TGSEL2_MASK 0x00000004
#define HWIO_GPIO25_SDETRMOD_GPIO25_SDETRMOD_TGSEL3_SHFT 3
#define HWIO_GPIO25_SDETRMOD_GPIO25_SDETRMOD_TGSEL3_MASK 0x00000008
#define HWIO_GPIO25_SDETRMOD_GPIO25_SDETRMOD_TGSEL4_SHFT 4
#define HWIO_GPIO25_SDETRMOD_GPIO25_SDETRMOD_TGSEL4_MASK 0x00000010
#define HWIO_GPIO25_SDETRMOD_GPIO25_SDETRMOD_TGSEL5_SHFT 5
#define HWIO_GPIO25_SDETRMOD_GPIO25_SDETRMOD_TGSEL5_MASK 0x00000020
#define HWIO_GPIO25_SDETRMOD_GPIO25_SDETRMOD_TGSEL6_SHFT 6
#define HWIO_GPIO25_SDETRMOD_GPIO25_SDETRMOD_TGSEL6_MASK 0x00000040
#define HWIO_GPIO25_SDETRMOD_GPIO25_SDETRMOD_TGSEL7_SHFT 7
#define HWIO_GPIO25_SDETRMOD_GPIO25_SDETRMOD_TGSEL7_MASK 0x00000080
#define HWIO_GPIO25_SDETRMOD_GPIO25_SDETRMOD_TGSEL8_SHFT 8
#define HWIO_GPIO25_SDETRMOD_GPIO25_SDETRMOD_TGSEL8_MASK 0x00000100
#define HWIO_GPIO25_SDETRMOD_GPIO25_SDETRMOD_TGSEL9_SHFT 9
#define HWIO_GPIO25_SDETRMOD_GPIO25_SDETRMOD_TGSEL9_MASK 0x00000200
#define HWIO_GPIO25_SDETRMOD_GPIO25_SDETRMOD_TGSEL10_SHFT 10
#define HWIO_GPIO25_SDETRMOD_GPIO25_SDETRMOD_TGSEL10_MASK 0x00000400
#define HWIO_GPIO25_SDETRMOD_GPIO25_SDETRMOD_TGSEL11_SHFT 11
#define HWIO_GPIO25_SDETRMOD_GPIO25_SDETRMOD_TGSEL11_MASK 0x00000800
#define HWIO_GPIO25_SDETRMOD_GPIO25_SDETRMOD_TGSEL12_SHFT 12
#define HWIO_GPIO25_SDETRMOD_GPIO25_SDETRMOD_TGSEL12_MASK 0x00001000
#define HWIO_GPIO25_SDETRMOD_GPIO25_SDETRMOD_TGSEL13_SHFT 13
#define HWIO_GPIO25_SDETRMOD_GPIO25_SDETRMOD_TGSEL13_MASK 0x00002000
#define HWIO_GPIO25_SDETRMOD_GPIO25_SDETRMOD_TGSEL14_SHFT 14
#define HWIO_GPIO25_SDETRMOD_GPIO25_SDETRMOD_TGSEL14_MASK 0x00004000
#define HWIO_GPIO25_SDETRMOD_GPIO25_SDETRMOD_TGSEL15_SHFT 15
#define HWIO_GPIO25_SDETRMOD_GPIO25_SDETRMOD_TGSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO25_PCSR_ADDR  0xF0011970  
#define HWIO_GPIO25_PCSR_GPIO25_PCSR_SEL0_SHFT 0
#define HWIO_GPIO25_PCSR_GPIO25_PCSR_SEL0_MASK 0x00000001
#define HWIO_GPIO25_PCSR_GPIO25_PCSR_SEL1_SHFT 1
#define HWIO_GPIO25_PCSR_GPIO25_PCSR_SEL1_MASK 0x00000002
#define HWIO_GPIO25_PCSR_GPIO25_PCSR_SEL2_SHFT 2
#define HWIO_GPIO25_PCSR_GPIO25_PCSR_SEL2_MASK 0x00000004
#define HWIO_GPIO25_PCSR_GPIO25_PCSR_SEL3_SHFT 3
#define HWIO_GPIO25_PCSR_GPIO25_PCSR_SEL3_MASK 0x00000008
#define HWIO_GPIO25_PCSR_GPIO25_PCSR_SEL4_SHFT 4
#define HWIO_GPIO25_PCSR_GPIO25_PCSR_SEL4_MASK 0x00000010
#define HWIO_GPIO25_PCSR_GPIO25_PCSR_SEL5_SHFT 5
#define HWIO_GPIO25_PCSR_GPIO25_PCSR_SEL5_MASK 0x00000020
#define HWIO_GPIO25_PCSR_GPIO25_PCSR_SEL6_SHFT 6
#define HWIO_GPIO25_PCSR_GPIO25_PCSR_SEL6_MASK 0x00000040
#define HWIO_GPIO25_PCSR_GPIO25_PCSR_SEL7_SHFT 7
#define HWIO_GPIO25_PCSR_GPIO25_PCSR_SEL7_MASK 0x00000080
#define HWIO_GPIO25_PCSR_GPIO25_PCSR_SEL8_SHFT 8
#define HWIO_GPIO25_PCSR_GPIO25_PCSR_SEL8_MASK 0x00000100
#define HWIO_GPIO25_PCSR_GPIO25_PCSR_SEL9_SHFT 9
#define HWIO_GPIO25_PCSR_GPIO25_PCSR_SEL9_MASK 0x00000200
#define HWIO_GPIO25_PCSR_GPIO25_PCSR_SEL10_SHFT 10
#define HWIO_GPIO25_PCSR_GPIO25_PCSR_SEL10_MASK 0x00000400
#define HWIO_GPIO25_PCSR_GPIO25_PCSR_SEL11_SHFT 11
#define HWIO_GPIO25_PCSR_GPIO25_PCSR_SEL11_MASK 0x00000800
#define HWIO_GPIO25_PCSR_GPIO25_PCSR_SEL12_SHFT 12
#define HWIO_GPIO25_PCSR_GPIO25_PCSR_SEL12_MASK 0x00001000
#define HWIO_GPIO25_PCSR_GPIO25_PCSR_SEL13_SHFT 13
#define HWIO_GPIO25_PCSR_GPIO25_PCSR_SEL13_MASK 0x00002000
#define HWIO_GPIO25_PCSR_GPIO25_PCSR_SEL14_SHFT 14
#define HWIO_GPIO25_PCSR_GPIO25_PCSR_SEL14_MASK 0x00004000
#define HWIO_GPIO25_PCSR_GPIO25_PCSR_SEL15_SHFT 15
#define HWIO_GPIO25_PCSR_GPIO25_PCSR_SEL15_MASK 0x00008000


//--------

#define HWIO_GPIO25_INEN_ADDR  0xF0011974  
#define HWIO_GPIO25_INEN_GPIO25_INEN_EN0_SHFT 0
#define HWIO_GPIO25_INEN_GPIO25_INEN_EN0_MASK 0x00000001
#define HWIO_GPIO25_INEN_GPIO25_INEN_EN1_SHFT 1
#define HWIO_GPIO25_INEN_GPIO25_INEN_EN1_MASK 0x00000002
#define HWIO_GPIO25_INEN_GPIO25_INEN_EN2_SHFT 2
#define HWIO_GPIO25_INEN_GPIO25_INEN_EN2_MASK 0x00000004
#define HWIO_GPIO25_INEN_GPIO25_INEN_EN3_SHFT 3
#define HWIO_GPIO25_INEN_GPIO25_INEN_EN3_MASK 0x00000008
#define HWIO_GPIO25_INEN_GPIO25_INEN_EN4_SHFT 4
#define HWIO_GPIO25_INEN_GPIO25_INEN_EN4_MASK 0x00000010
#define HWIO_GPIO25_INEN_GPIO25_INEN_EN5_SHFT 5
#define HWIO_GPIO25_INEN_GPIO25_INEN_EN5_MASK 0x00000020
#define HWIO_GPIO25_INEN_GPIO25_INEN_EN6_SHFT 6
#define HWIO_GPIO25_INEN_GPIO25_INEN_EN6_MASK 0x00000040
#define HWIO_GPIO25_INEN_GPIO25_INEN_EN7_SHFT 7
#define HWIO_GPIO25_INEN_GPIO25_INEN_EN7_MASK 0x00000080
#define HWIO_GPIO25_INEN_GPIO25_INEN_EN8_SHFT 8
#define HWIO_GPIO25_INEN_GPIO25_INEN_EN8_MASK 0x00000100
#define HWIO_GPIO25_INEN_GPIO25_INEN_EN9_SHFT 9
#define HWIO_GPIO25_INEN_GPIO25_INEN_EN9_MASK 0x00000200
#define HWIO_GPIO25_INEN_GPIO25_INEN_EN10_SHFT 10
#define HWIO_GPIO25_INEN_GPIO25_INEN_EN10_MASK 0x00000400
#define HWIO_GPIO25_INEN_GPIO25_INEN_EN11_SHFT 11
#define HWIO_GPIO25_INEN_GPIO25_INEN_EN11_MASK 0x00000800
#define HWIO_GPIO25_INEN_GPIO25_INEN_EN12_SHFT 12
#define HWIO_GPIO25_INEN_GPIO25_INEN_EN12_MASK 0x00001000
#define HWIO_GPIO25_INEN_GPIO25_INEN_EN13_SHFT 13
#define HWIO_GPIO25_INEN_GPIO25_INEN_EN13_MASK 0x00002000
#define HWIO_GPIO25_INEN_GPIO25_INEN_EN14_SHFT 14
#define HWIO_GPIO25_INEN_GPIO25_INEN_EN14_MASK 0x00004000
#define HWIO_GPIO25_INEN_GPIO25_INEN_EN15_SHFT 15
#define HWIO_GPIO25_INEN_GPIO25_INEN_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO25_PUDRST_ADDR  0xF0011978  
#define HWIO_GPIO25_PUDRST_GPIO25_PUDRST_PDSEL0_SHFT 0
#define HWIO_GPIO25_PUDRST_GPIO25_PUDRST_PDSEL0_MASK 0x00000001
#define HWIO_GPIO25_PUDRST_GPIO25_PUDRST_PDSEL1_SHFT 1
#define HWIO_GPIO25_PUDRST_GPIO25_PUDRST_PDSEL1_MASK 0x00000002
#define HWIO_GPIO25_PUDRST_GPIO25_PUDRST_PDSEL2_SHFT 2
#define HWIO_GPIO25_PUDRST_GPIO25_PUDRST_PDSEL2_MASK 0x00000004
#define HWIO_GPIO25_PUDRST_GPIO25_PUDRST_PDSEL3_SHFT 3
#define HWIO_GPIO25_PUDRST_GPIO25_PUDRST_PDSEL3_MASK 0x00000008
#define HWIO_GPIO25_PUDRST_GPIO25_PUDRST_PDSEL4_SHFT 4
#define HWIO_GPIO25_PUDRST_GPIO25_PUDRST_PDSEL4_MASK 0x00000010
#define HWIO_GPIO25_PUDRST_GPIO25_PUDRST_PDSEL5_SHFT 5
#define HWIO_GPIO25_PUDRST_GPIO25_PUDRST_PDSEL5_MASK 0x00000020
#define HWIO_GPIO25_PUDRST_GPIO25_PUDRST_PDSEL6_SHFT 6
#define HWIO_GPIO25_PUDRST_GPIO25_PUDRST_PDSEL6_MASK 0x00000040
#define HWIO_GPIO25_PUDRST_GPIO25_PUDRST_PDSEL7_SHFT 7
#define HWIO_GPIO25_PUDRST_GPIO25_PUDRST_PDSEL7_MASK 0x00000080
#define HWIO_GPIO25_PUDRST_GPIO25_PUDRST_PDSEL8_SHFT 8
#define HWIO_GPIO25_PUDRST_GPIO25_PUDRST_PDSEL8_MASK 0x00000100
#define HWIO_GPIO25_PUDRST_GPIO25_PUDRST_PDSEL9_SHFT 9
#define HWIO_GPIO25_PUDRST_GPIO25_PUDRST_PDSEL9_MASK 0x00000200
#define HWIO_GPIO25_PUDRST_GPIO25_PUDRST_PDSEL10_SHFT 10
#define HWIO_GPIO25_PUDRST_GPIO25_PUDRST_PDSEL10_MASK 0x00000400
#define HWIO_GPIO25_PUDRST_GPIO25_PUDRST_PDSEL11_SHFT 11
#define HWIO_GPIO25_PUDRST_GPIO25_PUDRST_PDSEL11_MASK 0x00000800
#define HWIO_GPIO25_PUDRST_GPIO25_PUDRST_PDSEL12_SHFT 12
#define HWIO_GPIO25_PUDRST_GPIO25_PUDRST_PDSEL12_MASK 0x00001000
#define HWIO_GPIO25_PUDRST_GPIO25_PUDRST_PDSEL13_SHFT 13
#define HWIO_GPIO25_PUDRST_GPIO25_PUDRST_PDSEL13_MASK 0x00002000
#define HWIO_GPIO25_PUDRST_GPIO25_PUDRST_PDSEL14_SHFT 14
#define HWIO_GPIO25_PUDRST_GPIO25_PUDRST_PDSEL14_MASK 0x00004000
#define HWIO_GPIO25_PUDRST_GPIO25_PUDRST_PDSEL15_SHFT 15
#define HWIO_GPIO25_PUDRST_GPIO25_PUDRST_PDSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO26_INFO_ADDR  0xF0011A00  
#define HWIO_GPIO26_INFO_GPIO26_INFO_MODREV_SHFT 0
#define HWIO_GPIO26_INFO_GPIO26_INFO_MODREV_MASK 0x000000ff
#define HWIO_GPIO26_INFO_GPIO26_INFO_MODTYPE_SHFT 8
#define HWIO_GPIO26_INFO_GPIO26_INFO_MODTYPE_MASK 0x0000ff00
#define HWIO_GPIO26_INFO_GPIO26_INFO_MODNUMBER_SHFT 16
#define HWIO_GPIO26_INFO_GPIO26_INFO_MODNUMBER_MASK 0xffff0000


//--------

#define HWIO_GPIO26_ACES0_ADDR  0xF0011A04  
#define HWIO_GPIO26_ACES0_GPIO26_ACES0_EN0_SHFT 0
#define HWIO_GPIO26_ACES0_GPIO26_ACES0_EN0_MASK 0x00000001
#define HWIO_GPIO26_ACES0_GPIO26_ACES0_EN1_SHFT 1
#define HWIO_GPIO26_ACES0_GPIO26_ACES0_EN1_MASK 0x00000002
#define HWIO_GPIO26_ACES0_GPIO26_ACES0_EN2_SHFT 2
#define HWIO_GPIO26_ACES0_GPIO26_ACES0_EN2_MASK 0x00000004
#define HWIO_GPIO26_ACES0_GPIO26_ACES0_EN3_SHFT 3
#define HWIO_GPIO26_ACES0_GPIO26_ACES0_EN3_MASK 0x00000008
#define HWIO_GPIO26_ACES0_GPIO26_ACES0_EN4_SHFT 4
#define HWIO_GPIO26_ACES0_GPIO26_ACES0_EN4_MASK 0x00000010
#define HWIO_GPIO26_ACES0_GPIO26_ACES0_EN5_SHFT 5
#define HWIO_GPIO26_ACES0_GPIO26_ACES0_EN5_MASK 0x00000020
#define HWIO_GPIO26_ACES0_GPIO26_ACES0_EN6_SHFT 6
#define HWIO_GPIO26_ACES0_GPIO26_ACES0_EN6_MASK 0x00000040
#define HWIO_GPIO26_ACES0_GPIO26_ACES0_EN7_SHFT 7
#define HWIO_GPIO26_ACES0_GPIO26_ACES0_EN7_MASK 0x00000080
#define HWIO_GPIO26_ACES0_GPIO26_ACES0_EN8_SHFT 8
#define HWIO_GPIO26_ACES0_GPIO26_ACES0_EN8_MASK 0x00000100
#define HWIO_GPIO26_ACES0_GPIO26_ACES0_EN9_SHFT 9
#define HWIO_GPIO26_ACES0_GPIO26_ACES0_EN9_MASK 0x00000200
#define HWIO_GPIO26_ACES0_GPIO26_ACES0_EN10_SHFT 10
#define HWIO_GPIO26_ACES0_GPIO26_ACES0_EN10_MASK 0x00000400
#define HWIO_GPIO26_ACES0_GPIO26_ACES0_EN11_SHFT 11
#define HWIO_GPIO26_ACES0_GPIO26_ACES0_EN11_MASK 0x00000800
#define HWIO_GPIO26_ACES0_GPIO26_ACES0_EN12_SHFT 12
#define HWIO_GPIO26_ACES0_GPIO26_ACES0_EN12_MASK 0x00001000
#define HWIO_GPIO26_ACES0_GPIO26_ACES0_EN13_SHFT 13
#define HWIO_GPIO26_ACES0_GPIO26_ACES0_EN13_MASK 0x00002000
#define HWIO_GPIO26_ACES0_GPIO26_ACES0_EN14_SHFT 14
#define HWIO_GPIO26_ACES0_GPIO26_ACES0_EN14_MASK 0x00004000
#define HWIO_GPIO26_ACES0_GPIO26_ACES0_EN15_SHFT 15
#define HWIO_GPIO26_ACES0_GPIO26_ACES0_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO26_ACES1_ADDR  0xF0011A08  


//--------

#define HWIO_GPIO26_PIR_ADDR  0xF0011A0C  
#define HWIO_GPIO26_PIR_GPIO26_PIR_PXPIR0_SHFT 0
#define HWIO_GPIO26_PIR_GPIO26_PIR_PXPIR0_MASK 0x00000001
#define HWIO_GPIO26_PIR_GPIO26_PIR_PXPIR1_SHFT 1
#define HWIO_GPIO26_PIR_GPIO26_PIR_PXPIR1_MASK 0x00000002
#define HWIO_GPIO26_PIR_GPIO26_PIR_PXPIR2_SHFT 2
#define HWIO_GPIO26_PIR_GPIO26_PIR_PXPIR2_MASK 0x00000004
#define HWIO_GPIO26_PIR_GPIO26_PIR_PXPIR3_SHFT 3
#define HWIO_GPIO26_PIR_GPIO26_PIR_PXPIR3_MASK 0x00000008
#define HWIO_GPIO26_PIR_GPIO26_PIR_PXPIR4_SHFT 4
#define HWIO_GPIO26_PIR_GPIO26_PIR_PXPIR4_MASK 0x00000010
#define HWIO_GPIO26_PIR_GPIO26_PIR_PXPIR5_SHFT 5
#define HWIO_GPIO26_PIR_GPIO26_PIR_PXPIR5_MASK 0x00000020
#define HWIO_GPIO26_PIR_GPIO26_PIR_PXPIR6_SHFT 6
#define HWIO_GPIO26_PIR_GPIO26_PIR_PXPIR6_MASK 0x00000040
#define HWIO_GPIO26_PIR_GPIO26_PIR_PXPIR7_SHFT 7
#define HWIO_GPIO26_PIR_GPIO26_PIR_PXPIR7_MASK 0x00000080
#define HWIO_GPIO26_PIR_GPIO26_PIR_PXPIR8_SHFT 8
#define HWIO_GPIO26_PIR_GPIO26_PIR_PXPIR8_MASK 0x00000100
#define HWIO_GPIO26_PIR_GPIO26_PIR_PXPIR9_SHFT 9
#define HWIO_GPIO26_PIR_GPIO26_PIR_PXPIR9_MASK 0x00000200
#define HWIO_GPIO26_PIR_GPIO26_PIR_PXPIR10_SHFT 10
#define HWIO_GPIO26_PIR_GPIO26_PIR_PXPIR10_MASK 0x00000400
#define HWIO_GPIO26_PIR_GPIO26_PIR_PXPIR11_SHFT 11
#define HWIO_GPIO26_PIR_GPIO26_PIR_PXPIR11_MASK 0x00000800
#define HWIO_GPIO26_PIR_GPIO26_PIR_PXPIR12_SHFT 12
#define HWIO_GPIO26_PIR_GPIO26_PIR_PXPIR12_MASK 0x00001000
#define HWIO_GPIO26_PIR_GPIO26_PIR_PXPIR13_SHFT 13
#define HWIO_GPIO26_PIR_GPIO26_PIR_PXPIR13_MASK 0x00002000
#define HWIO_GPIO26_PIR_GPIO26_PIR_PXPIR14_SHFT 14
#define HWIO_GPIO26_PIR_GPIO26_PIR_PXPIR14_MASK 0x00004000
#define HWIO_GPIO26_PIR_GPIO26_PIR_PXPIR15_SHFT 15
#define HWIO_GPIO26_PIR_GPIO26_PIR_PXPIR15_MASK 0x00008000


//--------

#define HWIO_GPIO26_POR_ADDR  0xF0011A10  
#define HWIO_GPIO26_POR_GPIO26_POR_PXPOR0_SHFT 0
#define HWIO_GPIO26_POR_GPIO26_POR_PXPOR0_MASK 0x00000001
#define HWIO_GPIO26_POR_GPIO26_POR_PXPOR1_SHFT 1
#define HWIO_GPIO26_POR_GPIO26_POR_PXPOR1_MASK 0x00000002
#define HWIO_GPIO26_POR_GPIO26_POR_PXPOR2_SHFT 2
#define HWIO_GPIO26_POR_GPIO26_POR_PXPOR2_MASK 0x00000004
#define HWIO_GPIO26_POR_GPIO26_POR_PXPOR3_SHFT 3
#define HWIO_GPIO26_POR_GPIO26_POR_PXPOR3_MASK 0x00000008
#define HWIO_GPIO26_POR_GPIO26_POR_PXPOR4_SHFT 4
#define HWIO_GPIO26_POR_GPIO26_POR_PXPOR4_MASK 0x00000010
#define HWIO_GPIO26_POR_GPIO26_POR_PXPOR5_SHFT 5
#define HWIO_GPIO26_POR_GPIO26_POR_PXPOR5_MASK 0x00000020
#define HWIO_GPIO26_POR_GPIO26_POR_PXPOR6_SHFT 6
#define HWIO_GPIO26_POR_GPIO26_POR_PXPOR6_MASK 0x00000040
#define HWIO_GPIO26_POR_GPIO26_POR_PXPOR7_SHFT 7
#define HWIO_GPIO26_POR_GPIO26_POR_PXPOR7_MASK 0x00000080
#define HWIO_GPIO26_POR_GPIO26_POR_PXPOR8_SHFT 8
#define HWIO_GPIO26_POR_GPIO26_POR_PXPOR8_MASK 0x00000100
#define HWIO_GPIO26_POR_GPIO26_POR_PXPOR9_SHFT 9
#define HWIO_GPIO26_POR_GPIO26_POR_PXPOR9_MASK 0x00000200
#define HWIO_GPIO26_POR_GPIO26_POR_PXPOR10_SHFT 10
#define HWIO_GPIO26_POR_GPIO26_POR_PXPOR10_MASK 0x00000400
#define HWIO_GPIO26_POR_GPIO26_POR_PXPOR11_SHFT 11
#define HWIO_GPIO26_POR_GPIO26_POR_PXPOR11_MASK 0x00000800
#define HWIO_GPIO26_POR_GPIO26_POR_PXPOR12_SHFT 12
#define HWIO_GPIO26_POR_GPIO26_POR_PXPOR12_MASK 0x00001000
#define HWIO_GPIO26_POR_GPIO26_POR_PXPOR13_SHFT 13
#define HWIO_GPIO26_POR_GPIO26_POR_PXPOR13_MASK 0x00002000
#define HWIO_GPIO26_POR_GPIO26_POR_PXPOR14_SHFT 14
#define HWIO_GPIO26_POR_GPIO26_POR_PXPOR14_MASK 0x00004000
#define HWIO_GPIO26_POR_GPIO26_POR_PXPOR15_SHFT 15
#define HWIO_GPIO26_POR_GPIO26_POR_PXPOR15_MASK 0x00008000


//--------

#define HWIO_GPIO26_POSCR_ADDR  0xF0011A14  
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PS0_SHFT 0
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PS0_MASK 0x00000001
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PS1_SHFT 1
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PS1_MASK 0x00000002
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PS2_SHFT 2
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PS2_MASK 0x00000004
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PS3_SHFT 3
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PS3_MASK 0x00000008
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PS4_SHFT 4
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PS4_MASK 0x00000010
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PS5_SHFT 5
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PS5_MASK 0x00000020
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PS6_SHFT 6
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PS6_MASK 0x00000040
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PS7_SHFT 7
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PS7_MASK 0x00000080
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PS8_SHFT 8
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PS8_MASK 0x00000100
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PS9_SHFT 9
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PS9_MASK 0x00000200
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PS10_SHFT 10
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PS10_MASK 0x00000400
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PS11_SHFT 11
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PS11_MASK 0x00000800
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PS12_SHFT 12
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PS12_MASK 0x00001000
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PS13_SHFT 13
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PS13_MASK 0x00002000
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PS14_SHFT 14
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PS14_MASK 0x00004000
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PS15_SHFT 15
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PS15_MASK 0x00008000
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PC0_SHFT 16
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PC0_MASK 0x00010000
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PC1_SHFT 17
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PC1_MASK 0x00020000
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PC2_SHFT 18
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PC2_MASK 0x00040000
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PC3_SHFT 19
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PC3_MASK 0x00080000
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PC4_SHFT 20
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PC4_MASK 0x00100000
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PC5_SHFT 21
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PC5_MASK 0x00200000
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PC6_SHFT 22
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PC6_MASK 0x00400000
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PC7_SHFT 23
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PC7_MASK 0x00800000
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PC8_SHFT 24
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PC8_MASK 0x01000000
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PC9_SHFT 25
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PC9_MASK 0x02000000
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PC10_SHFT 26
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PC10_MASK 0x04000000
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PC11_SHFT 27
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PC11_MASK 0x08000000
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PC12_SHFT 28
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PC12_MASK 0x10000000
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PC13_SHFT 29
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PC13_MASK 0x20000000
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PC14_SHFT 30
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PC14_MASK 0x40000000
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PC15_SHFT 31
#define HWIO_GPIO26_POSCR_GPIO26_POSCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO26_POSR_ADDR  0xF0011A18  
#define HWIO_GPIO26_POSR_GPIO26_POSR_PS0_SHFT 0
#define HWIO_GPIO26_POSR_GPIO26_POSR_PS0_MASK 0x00000001
#define HWIO_GPIO26_POSR_GPIO26_POSR_PS1_SHFT 1
#define HWIO_GPIO26_POSR_GPIO26_POSR_PS1_MASK 0x00000002
#define HWIO_GPIO26_POSR_GPIO26_POSR_PS2_SHFT 2
#define HWIO_GPIO26_POSR_GPIO26_POSR_PS2_MASK 0x00000004
#define HWIO_GPIO26_POSR_GPIO26_POSR_PS3_SHFT 3
#define HWIO_GPIO26_POSR_GPIO26_POSR_PS3_MASK 0x00000008
#define HWIO_GPIO26_POSR_GPIO26_POSR_PS4_SHFT 4
#define HWIO_GPIO26_POSR_GPIO26_POSR_PS4_MASK 0x00000010
#define HWIO_GPIO26_POSR_GPIO26_POSR_PS5_SHFT 5
#define HWIO_GPIO26_POSR_GPIO26_POSR_PS5_MASK 0x00000020
#define HWIO_GPIO26_POSR_GPIO26_POSR_PS6_SHFT 6
#define HWIO_GPIO26_POSR_GPIO26_POSR_PS6_MASK 0x00000040
#define HWIO_GPIO26_POSR_GPIO26_POSR_PS7_SHFT 7
#define HWIO_GPIO26_POSR_GPIO26_POSR_PS7_MASK 0x00000080
#define HWIO_GPIO26_POSR_GPIO26_POSR_PS8_SHFT 8
#define HWIO_GPIO26_POSR_GPIO26_POSR_PS8_MASK 0x00000100
#define HWIO_GPIO26_POSR_GPIO26_POSR_PS9_SHFT 9
#define HWIO_GPIO26_POSR_GPIO26_POSR_PS9_MASK 0x00000200
#define HWIO_GPIO26_POSR_GPIO26_POSR_PS10_SHFT 10
#define HWIO_GPIO26_POSR_GPIO26_POSR_PS10_MASK 0x00000400
#define HWIO_GPIO26_POSR_GPIO26_POSR_PS11_SHFT 11
#define HWIO_GPIO26_POSR_GPIO26_POSR_PS11_MASK 0x00000800
#define HWIO_GPIO26_POSR_GPIO26_POSR_PS12_SHFT 12
#define HWIO_GPIO26_POSR_GPIO26_POSR_PS12_MASK 0x00001000
#define HWIO_GPIO26_POSR_GPIO26_POSR_PS13_SHFT 13
#define HWIO_GPIO26_POSR_GPIO26_POSR_PS13_MASK 0x00002000
#define HWIO_GPIO26_POSR_GPIO26_POSR_PS14_SHFT 14
#define HWIO_GPIO26_POSR_GPIO26_POSR_PS14_MASK 0x00004000
#define HWIO_GPIO26_POSR_GPIO26_POSR_PS15_SHFT 15
#define HWIO_GPIO26_POSR_GPIO26_POSR_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO26_POSR0_ADDR  0xF0011A1C  
#define HWIO_GPIO26_POSR0_GPIO26_POSR0_PS0_SHFT 0
#define HWIO_GPIO26_POSR0_GPIO26_POSR0_PS0_MASK 0x00000001
#define HWIO_GPIO26_POSR0_GPIO26_POSR0_PS1_SHFT 1
#define HWIO_GPIO26_POSR0_GPIO26_POSR0_PS1_MASK 0x00000002
#define HWIO_GPIO26_POSR0_GPIO26_POSR0_PS2_SHFT 2
#define HWIO_GPIO26_POSR0_GPIO26_POSR0_PS2_MASK 0x00000004
#define HWIO_GPIO26_POSR0_GPIO26_POSR0_PS3_SHFT 3
#define HWIO_GPIO26_POSR0_GPIO26_POSR0_PS3_MASK 0x00000008


//--------

#define HWIO_GPIO26_POSR4_ADDR  0xF0011A20  
#define HWIO_GPIO26_POSR4_GPIO26_POSR4_PS4_SHFT 4
#define HWIO_GPIO26_POSR4_GPIO26_POSR4_PS4_MASK 0x00000010
#define HWIO_GPIO26_POSR4_GPIO26_POSR4_PS5_SHFT 5
#define HWIO_GPIO26_POSR4_GPIO26_POSR4_PS5_MASK 0x00000020
#define HWIO_GPIO26_POSR4_GPIO26_POSR4_PS6_SHFT 6
#define HWIO_GPIO26_POSR4_GPIO26_POSR4_PS6_MASK 0x00000040
#define HWIO_GPIO26_POSR4_GPIO26_POSR4_PS7_SHFT 7
#define HWIO_GPIO26_POSR4_GPIO26_POSR4_PS7_MASK 0x00000080


//--------

#define HWIO_GPIO26_POSR8_ADDR  0xF0011A24  
#define HWIO_GPIO26_POSR8_GPIO26_POSR8_PS8_SHFT 8
#define HWIO_GPIO26_POSR8_GPIO26_POSR8_PS8_MASK 0x00000100
#define HWIO_GPIO26_POSR8_GPIO26_POSR8_PS9_SHFT 9
#define HWIO_GPIO26_POSR8_GPIO26_POSR8_PS9_MASK 0x00000200
#define HWIO_GPIO26_POSR8_GPIO26_POSR8_PS10_SHFT 10
#define HWIO_GPIO26_POSR8_GPIO26_POSR8_PS10_MASK 0x00000400
#define HWIO_GPIO26_POSR8_GPIO26_POSR8_PS11_SHFT 11
#define HWIO_GPIO26_POSR8_GPIO26_POSR8_PS11_MASK 0x00000800


//--------

#define HWIO_GPIO26_POSR12_ADDR  0xF0011A28  
#define HWIO_GPIO26_POSR12_GPIO26_POSR12_PS12_SHFT 12
#define HWIO_GPIO26_POSR12_GPIO26_POSR12_PS12_MASK 0x00001000
#define HWIO_GPIO26_POSR12_GPIO26_POSR12_PS13_SHFT 13
#define HWIO_GPIO26_POSR12_GPIO26_POSR12_PS13_MASK 0x00002000
#define HWIO_GPIO26_POSR12_GPIO26_POSR12_PS14_SHFT 14
#define HWIO_GPIO26_POSR12_GPIO26_POSR12_PS14_MASK 0x00004000
#define HWIO_GPIO26_POSR12_GPIO26_POSR12_PS15_SHFT 15
#define HWIO_GPIO26_POSR12_GPIO26_POSR12_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO26_POCR_ADDR  0xF0011A2C  
#define HWIO_GPIO26_POCR_GPIO26_POCR_PC0_SHFT 16
#define HWIO_GPIO26_POCR_GPIO26_POCR_PC0_MASK 0x00010000
#define HWIO_GPIO26_POCR_GPIO26_POCR_PC1_SHFT 17
#define HWIO_GPIO26_POCR_GPIO26_POCR_PC1_MASK 0x00020000
#define HWIO_GPIO26_POCR_GPIO26_POCR_PC2_SHFT 18
#define HWIO_GPIO26_POCR_GPIO26_POCR_PC2_MASK 0x00040000
#define HWIO_GPIO26_POCR_GPIO26_POCR_PC3_SHFT 19
#define HWIO_GPIO26_POCR_GPIO26_POCR_PC3_MASK 0x00080000
#define HWIO_GPIO26_POCR_GPIO26_POCR_PC4_SHFT 20
#define HWIO_GPIO26_POCR_GPIO26_POCR_PC4_MASK 0x00100000
#define HWIO_GPIO26_POCR_GPIO26_POCR_PC5_SHFT 21
#define HWIO_GPIO26_POCR_GPIO26_POCR_PC5_MASK 0x00200000
#define HWIO_GPIO26_POCR_GPIO26_POCR_PC6_SHFT 22
#define HWIO_GPIO26_POCR_GPIO26_POCR_PC6_MASK 0x00400000
#define HWIO_GPIO26_POCR_GPIO26_POCR_PC7_SHFT 23
#define HWIO_GPIO26_POCR_GPIO26_POCR_PC7_MASK 0x00800000
#define HWIO_GPIO26_POCR_GPIO26_POCR_PC8_SHFT 24
#define HWIO_GPIO26_POCR_GPIO26_POCR_PC8_MASK 0x01000000
#define HWIO_GPIO26_POCR_GPIO26_POCR_PC9_SHFT 25
#define HWIO_GPIO26_POCR_GPIO26_POCR_PC9_MASK 0x02000000
#define HWIO_GPIO26_POCR_GPIO26_POCR_PC10_SHFT 26
#define HWIO_GPIO26_POCR_GPIO26_POCR_PC10_MASK 0x04000000
#define HWIO_GPIO26_POCR_GPIO26_POCR_PC11_SHFT 27
#define HWIO_GPIO26_POCR_GPIO26_POCR_PC11_MASK 0x08000000
#define HWIO_GPIO26_POCR_GPIO26_POCR_PC12_SHFT 28
#define HWIO_GPIO26_POCR_GPIO26_POCR_PC12_MASK 0x10000000
#define HWIO_GPIO26_POCR_GPIO26_POCR_PC13_SHFT 29
#define HWIO_GPIO26_POCR_GPIO26_POCR_PC13_MASK 0x20000000
#define HWIO_GPIO26_POCR_GPIO26_POCR_PC14_SHFT 30
#define HWIO_GPIO26_POCR_GPIO26_POCR_PC14_MASK 0x40000000
#define HWIO_GPIO26_POCR_GPIO26_POCR_PC15_SHFT 31
#define HWIO_GPIO26_POCR_GPIO26_POCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO26_POCR0_ADDR  0xF0011A30  
#define HWIO_GPIO26_POCR0_GPIO26_POCR0_PC0_SHFT 16
#define HWIO_GPIO26_POCR0_GPIO26_POCR0_PC0_MASK 0x00010000
#define HWIO_GPIO26_POCR0_GPIO26_POCR0_PC1_SHFT 17
#define HWIO_GPIO26_POCR0_GPIO26_POCR0_PC1_MASK 0x00020000
#define HWIO_GPIO26_POCR0_GPIO26_POCR0_PC2_SHFT 18
#define HWIO_GPIO26_POCR0_GPIO26_POCR0_PC2_MASK 0x00040000
#define HWIO_GPIO26_POCR0_GPIO26_POCR0_PC3_SHFT 19
#define HWIO_GPIO26_POCR0_GPIO26_POCR0_PC3_MASK 0x00080000


//--------

#define HWIO_GPIO26_POCR4_ADDR  0xF0011A34  
#define HWIO_GPIO26_POCR4_GPIO26_POCR4_PC4_SHFT 20
#define HWIO_GPIO26_POCR4_GPIO26_POCR4_PC4_MASK 0x00100000
#define HWIO_GPIO26_POCR4_GPIO26_POCR4_PC5_SHFT 21
#define HWIO_GPIO26_POCR4_GPIO26_POCR4_PC5_MASK 0x00200000
#define HWIO_GPIO26_POCR4_GPIO26_POCR4_PC6_SHFT 22
#define HWIO_GPIO26_POCR4_GPIO26_POCR4_PC6_MASK 0x00400000
#define HWIO_GPIO26_POCR4_GPIO26_POCR4_PC7_SHFT 23
#define HWIO_GPIO26_POCR4_GPIO26_POCR4_PC7_MASK 0x00800000


//--------

#define HWIO_GPIO26_POCR8_ADDR  0xF0011A38  
#define HWIO_GPIO26_POCR8_GPIO26_POCR8_PC8_SHFT 24
#define HWIO_GPIO26_POCR8_GPIO26_POCR8_PC8_MASK 0x01000000
#define HWIO_GPIO26_POCR8_GPIO26_POCR8_PC9_SHFT 25
#define HWIO_GPIO26_POCR8_GPIO26_POCR8_PC9_MASK 0x02000000
#define HWIO_GPIO26_POCR8_GPIO26_POCR8_PC10_SHFT 26
#define HWIO_GPIO26_POCR8_GPIO26_POCR8_PC10_MASK 0x04000000
#define HWIO_GPIO26_POCR8_GPIO26_POCR8_PC11_SHFT 27
#define HWIO_GPIO26_POCR8_GPIO26_POCR8_PC11_MASK 0x08000000


//--------

#define HWIO_GPIO26_POCR12_ADDR  0xF0011A3C  
#define HWIO_GPIO26_POCR12_GPIO26_POCR12_PC12_SHFT 28
#define HWIO_GPIO26_POCR12_GPIO26_POCR12_PC12_MASK 0x10000000
#define HWIO_GPIO26_POCR12_GPIO26_POCR12_PC13_SHFT 29
#define HWIO_GPIO26_POCR12_GPIO26_POCR12_PC13_MASK 0x20000000
#define HWIO_GPIO26_POCR12_GPIO26_POCR12_PC14_SHFT 30
#define HWIO_GPIO26_POCR12_GPIO26_POCR12_PC14_MASK 0x40000000
#define HWIO_GPIO26_POCR12_GPIO26_POCR12_PC15_SHFT 31
#define HWIO_GPIO26_POCR12_GPIO26_POCR12_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO26_PUDEN_ADDR  0xF0011A40  
#define HWIO_GPIO26_PUDEN_GPIO26_PUDEN_PXPUDEN0_SHFT 0
#define HWIO_GPIO26_PUDEN_GPIO26_PUDEN_PXPUDEN0_MASK 0x00000003
#define HWIO_GPIO26_PUDEN_GPIO26_PUDEN_PXPUDEN1_SHFT 2
#define HWIO_GPIO26_PUDEN_GPIO26_PUDEN_PXPUDEN1_MASK 0x0000000c
#define HWIO_GPIO26_PUDEN_GPIO26_PUDEN_PXPUDEN2_SHFT 4
#define HWIO_GPIO26_PUDEN_GPIO26_PUDEN_PXPUDEN2_MASK 0x00000030
#define HWIO_GPIO26_PUDEN_GPIO26_PUDEN_PXPUDEN3_SHFT 6
#define HWIO_GPIO26_PUDEN_GPIO26_PUDEN_PXPUDEN3_MASK 0x000000c0
#define HWIO_GPIO26_PUDEN_GPIO26_PUDEN_PXPUDEN4_SHFT 8
#define HWIO_GPIO26_PUDEN_GPIO26_PUDEN_PXPUDEN4_MASK 0x00000300
#define HWIO_GPIO26_PUDEN_GPIO26_PUDEN_PXPUDEN5_SHFT 10
#define HWIO_GPIO26_PUDEN_GPIO26_PUDEN_PXPUDEN5_MASK 0x00000c00
#define HWIO_GPIO26_PUDEN_GPIO26_PUDEN_PXPUDEN6_SHFT 12
#define HWIO_GPIO26_PUDEN_GPIO26_PUDEN_PXPUDEN6_MASK 0x00003000
#define HWIO_GPIO26_PUDEN_GPIO26_PUDEN_PXPUDEN7_SHFT 14
#define HWIO_GPIO26_PUDEN_GPIO26_PUDEN_PXPUDEN7_MASK 0x0000c000
#define HWIO_GPIO26_PUDEN_GPIO26_PUDEN_PXPUDEN8_SHFT 16
#define HWIO_GPIO26_PUDEN_GPIO26_PUDEN_PXPUDEN8_MASK 0x00030000
#define HWIO_GPIO26_PUDEN_GPIO26_PUDEN_PXPUDEN9_SHFT 18
#define HWIO_GPIO26_PUDEN_GPIO26_PUDEN_PXPUDEN9_MASK 0x000c0000
#define HWIO_GPIO26_PUDEN_GPIO26_PUDEN_PXPUDEN10_SHFT 20
#define HWIO_GPIO26_PUDEN_GPIO26_PUDEN_PXPUDEN10_MASK 0x00300000
#define HWIO_GPIO26_PUDEN_GPIO26_PUDEN_PXPUDEN11_SHFT 22
#define HWIO_GPIO26_PUDEN_GPIO26_PUDEN_PXPUDEN11_MASK 0x00c00000
#define HWIO_GPIO26_PUDEN_GPIO26_PUDEN_PXPUDEN12_SHFT 24
#define HWIO_GPIO26_PUDEN_GPIO26_PUDEN_PXPUDEN12_MASK 0x03000000
#define HWIO_GPIO26_PUDEN_GPIO26_PUDEN_PXPUDEN13_SHFT 26
#define HWIO_GPIO26_PUDEN_GPIO26_PUDEN_PXPUDEN13_MASK 0x0c000000
#define HWIO_GPIO26_PUDEN_GPIO26_PUDEN_PXPUDEN14_SHFT 28
#define HWIO_GPIO26_PUDEN_GPIO26_PUDEN_PXPUDEN14_MASK 0x30000000
#define HWIO_GPIO26_PUDEN_GPIO26_PUDEN_PXPUDEN15_SHFT 30
#define HWIO_GPIO26_PUDEN_GPIO26_PUDEN_PXPUDEN15_MASK 0xc0000000


//--------

#define HWIO_GPIO26_PODR_ADDR  0xF0011A44  
#define HWIO_GPIO26_PODR_GPIO26_PODR_PXPODR0_SHFT 0
#define HWIO_GPIO26_PODR_GPIO26_PODR_PXPODR0_MASK 0x00000003
#define HWIO_GPIO26_PODR_GPIO26_PODR_PXPODR1_SHFT 2
#define HWIO_GPIO26_PODR_GPIO26_PODR_PXPODR1_MASK 0x0000000c
#define HWIO_GPIO26_PODR_GPIO26_PODR_PXPODR2_SHFT 4
#define HWIO_GPIO26_PODR_GPIO26_PODR_PXPODR2_MASK 0x00000030
#define HWIO_GPIO26_PODR_GPIO26_PODR_PXPODR3_SHFT 6
#define HWIO_GPIO26_PODR_GPIO26_PODR_PXPODR3_MASK 0x000000c0
#define HWIO_GPIO26_PODR_GPIO26_PODR_PXPODR4_SHFT 8
#define HWIO_GPIO26_PODR_GPIO26_PODR_PXPODR4_MASK 0x00000300
#define HWIO_GPIO26_PODR_GPIO26_PODR_PXPODR5_SHFT 10
#define HWIO_GPIO26_PODR_GPIO26_PODR_PXPODR5_MASK 0x00000c00
#define HWIO_GPIO26_PODR_GPIO26_PODR_PXPODR6_SHFT 12
#define HWIO_GPIO26_PODR_GPIO26_PODR_PXPODR6_MASK 0x00003000
#define HWIO_GPIO26_PODR_GPIO26_PODR_PXPODR7_SHFT 14
#define HWIO_GPIO26_PODR_GPIO26_PODR_PXPODR7_MASK 0x0000c000
#define HWIO_GPIO26_PODR_GPIO26_PODR_PXPODR8_SHFT 16
#define HWIO_GPIO26_PODR_GPIO26_PODR_PXPODR8_MASK 0x00030000
#define HWIO_GPIO26_PODR_GPIO26_PODR_PXPODR9_SHFT 18
#define HWIO_GPIO26_PODR_GPIO26_PODR_PXPODR9_MASK 0x000c0000
#define HWIO_GPIO26_PODR_GPIO26_PODR_PXPODR10_SHFT 20
#define HWIO_GPIO26_PODR_GPIO26_PODR_PXPODR10_MASK 0x00300000
#define HWIO_GPIO26_PODR_GPIO26_PODR_PXPODR11_SHFT 22
#define HWIO_GPIO26_PODR_GPIO26_PODR_PXPODR11_MASK 0x00c00000
#define HWIO_GPIO26_PODR_GPIO26_PODR_PXPODR12_SHFT 24
#define HWIO_GPIO26_PODR_GPIO26_PODR_PXPODR12_MASK 0x03000000
#define HWIO_GPIO26_PODR_GPIO26_PODR_PXPODR13_SHFT 26
#define HWIO_GPIO26_PODR_GPIO26_PODR_PXPODR13_MASK 0x0c000000
#define HWIO_GPIO26_PODR_GPIO26_PODR_PXPODR14_SHFT 28
#define HWIO_GPIO26_PODR_GPIO26_PODR_PXPODR14_MASK 0x30000000
#define HWIO_GPIO26_PODR_GPIO26_PODR_PXPODR15_SHFT 30
#define HWIO_GPIO26_PODR_GPIO26_PODR_PXPODR15_MASK 0xc0000000


//--------

#define HWIO_GPIO26_PMOD_ADDR  0xF0011A48  
#define HWIO_GPIO26_PMOD_GPIO26_PMOD_PXMOD0_SHFT 0
#define HWIO_GPIO26_PMOD_GPIO26_PMOD_PXMOD0_MASK 0x00000003
#define HWIO_GPIO26_PMOD_GPIO26_PMOD_PXMOD1_SHFT 2
#define HWIO_GPIO26_PMOD_GPIO26_PMOD_PXMOD1_MASK 0x0000000c
#define HWIO_GPIO26_PMOD_GPIO26_PMOD_PXMOD2_SHFT 4
#define HWIO_GPIO26_PMOD_GPIO26_PMOD_PXMOD2_MASK 0x00000030
#define HWIO_GPIO26_PMOD_GPIO26_PMOD_PXMOD3_SHFT 6
#define HWIO_GPIO26_PMOD_GPIO26_PMOD_PXMOD3_MASK 0x000000c0
#define HWIO_GPIO26_PMOD_GPIO26_PMOD_PXMOD4_SHFT 8
#define HWIO_GPIO26_PMOD_GPIO26_PMOD_PXMOD4_MASK 0x00000300
#define HWIO_GPIO26_PMOD_GPIO26_PMOD_PXMOD5_SHFT 10
#define HWIO_GPIO26_PMOD_GPIO26_PMOD_PXMOD5_MASK 0x00000c00
#define HWIO_GPIO26_PMOD_GPIO26_PMOD_PXMOD6_SHFT 12
#define HWIO_GPIO26_PMOD_GPIO26_PMOD_PXMOD6_MASK 0x00003000
#define HWIO_GPIO26_PMOD_GPIO26_PMOD_PXMOD7_SHFT 14
#define HWIO_GPIO26_PMOD_GPIO26_PMOD_PXMOD7_MASK 0x0000c000
#define HWIO_GPIO26_PMOD_GPIO26_PMOD_PXMOD8_SHFT 16
#define HWIO_GPIO26_PMOD_GPIO26_PMOD_PXMOD8_MASK 0x00030000
#define HWIO_GPIO26_PMOD_GPIO26_PMOD_PXMOD9_SHFT 18
#define HWIO_GPIO26_PMOD_GPIO26_PMOD_PXMOD9_MASK 0x000c0000
#define HWIO_GPIO26_PMOD_GPIO26_PMOD_PXMOD10_SHFT 20
#define HWIO_GPIO26_PMOD_GPIO26_PMOD_PXMOD10_MASK 0x00300000
#define HWIO_GPIO26_PMOD_GPIO26_PMOD_PXMOD11_SHFT 22
#define HWIO_GPIO26_PMOD_GPIO26_PMOD_PXMOD11_MASK 0x00c00000
#define HWIO_GPIO26_PMOD_GPIO26_PMOD_PXMOD12_SHFT 24
#define HWIO_GPIO26_PMOD_GPIO26_PMOD_PXMOD12_MASK 0x03000000
#define HWIO_GPIO26_PMOD_GPIO26_PMOD_PXMOD13_SHFT 26
#define HWIO_GPIO26_PMOD_GPIO26_PMOD_PXMOD13_MASK 0x0c000000
#define HWIO_GPIO26_PMOD_GPIO26_PMOD_PXMOD14_SHFT 28
#define HWIO_GPIO26_PMOD_GPIO26_PMOD_PXMOD14_MASK 0x30000000
#define HWIO_GPIO26_PMOD_GPIO26_PMOD_PXMOD15_SHFT 30
#define HWIO_GPIO26_PMOD_GPIO26_PMOD_PXMOD15_MASK 0xc0000000


//--------

#define HWIO_GPIO26_PEROUT0_ADDR  0xF0011A4C  
#define HWIO_GPIO26_PEROUT0_GPIO26_PEROUT0_OUTSEL0_SHFT 0
#define HWIO_GPIO26_PEROUT0_GPIO26_PEROUT0_OUTSEL0_MASK 0x0000000f
#define HWIO_GPIO26_PEROUT0_GPIO26_PEROUT0_OUTSEL1_SHFT 4
#define HWIO_GPIO26_PEROUT0_GPIO26_PEROUT0_OUTSEL1_MASK 0x000000f0
#define HWIO_GPIO26_PEROUT0_GPIO26_PEROUT0_OUTSEL2_SHFT 8
#define HWIO_GPIO26_PEROUT0_GPIO26_PEROUT0_OUTSEL2_MASK 0x00000f00
#define HWIO_GPIO26_PEROUT0_GPIO26_PEROUT0_OUTSEL3_SHFT 12
#define HWIO_GPIO26_PEROUT0_GPIO26_PEROUT0_OUTSEL3_MASK 0x0000f000
#define HWIO_GPIO26_PEROUT0_GPIO26_PEROUT0_OUTSEL4_SHFT 16
#define HWIO_GPIO26_PEROUT0_GPIO26_PEROUT0_OUTSEL4_MASK 0x000f0000
#define HWIO_GPIO26_PEROUT0_GPIO26_PEROUT0_OUTSEL5_SHFT 20
#define HWIO_GPIO26_PEROUT0_GPIO26_PEROUT0_OUTSEL5_MASK 0x00f00000
#define HWIO_GPIO26_PEROUT0_GPIO26_PEROUT0_OUTSEL6_SHFT 24
#define HWIO_GPIO26_PEROUT0_GPIO26_PEROUT0_OUTSEL6_MASK 0x0f000000
#define HWIO_GPIO26_PEROUT0_GPIO26_PEROUT0_OUTSEL7_SHFT 28
#define HWIO_GPIO26_PEROUT0_GPIO26_PEROUT0_OUTSEL7_MASK 0xf0000000


//--------

#define HWIO_GPIO26_PEROUT1_ADDR  0xF0011A50  
#define HWIO_GPIO26_PEROUT1_GPIO26_PEROUT1_OUTSEL8_SHFT 0
#define HWIO_GPIO26_PEROUT1_GPIO26_PEROUT1_OUTSEL8_MASK 0x0000000f
#define HWIO_GPIO26_PEROUT1_GPIO26_PEROUT1_OUTSEL9_SHFT 4
#define HWIO_GPIO26_PEROUT1_GPIO26_PEROUT1_OUTSEL9_MASK 0x000000f0
#define HWIO_GPIO26_PEROUT1_GPIO26_PEROUT1_OUTSEL10_SHFT 8
#define HWIO_GPIO26_PEROUT1_GPIO26_PEROUT1_OUTSEL10_MASK 0x00000f00
#define HWIO_GPIO26_PEROUT1_GPIO26_PEROUT1_OUTSEL11_SHFT 12
#define HWIO_GPIO26_PEROUT1_GPIO26_PEROUT1_OUTSEL11_MASK 0x0000f000
#define HWIO_GPIO26_PEROUT1_GPIO26_PEROUT1_OUTSEL12_SHFT 16
#define HWIO_GPIO26_PEROUT1_GPIO26_PEROUT1_OUTSEL12_MASK 0x000f0000
#define HWIO_GPIO26_PEROUT1_GPIO26_PEROUT1_OUTSEL13_SHFT 20
#define HWIO_GPIO26_PEROUT1_GPIO26_PEROUT1_OUTSEL13_MASK 0x00f00000
#define HWIO_GPIO26_PEROUT1_GPIO26_PEROUT1_OUTSEL14_SHFT 24
#define HWIO_GPIO26_PEROUT1_GPIO26_PEROUT1_OUTSEL14_MASK 0x0f000000
#define HWIO_GPIO26_PEROUT1_GPIO26_PEROUT1_OUTSEL15_SHFT 28
#define HWIO_GPIO26_PEROUT1_GPIO26_PEROUT1_OUTSEL15_MASK 0xf0000000


//--------

#define HWIO_GPIO26_PDR0_ADDR  0xF0011A54  
#define HWIO_GPIO26_PDR0_GPIO26_PDR0_PXPD0_SHFT 0
#define HWIO_GPIO26_PDR0_GPIO26_PDR0_PXPD0_MASK 0x00000003
#define HWIO_GPIO26_PDR0_GPIO26_PDR0_PXPD1_SHFT 4
#define HWIO_GPIO26_PDR0_GPIO26_PDR0_PXPD1_MASK 0x00000030
#define HWIO_GPIO26_PDR0_GPIO26_PDR0_PXPD2_SHFT 8
#define HWIO_GPIO26_PDR0_GPIO26_PDR0_PXPD2_MASK 0x00000300
#define HWIO_GPIO26_PDR0_GPIO26_PDR0_PXPD3_SHFT 12
#define HWIO_GPIO26_PDR0_GPIO26_PDR0_PXPD3_MASK 0x00003000
#define HWIO_GPIO26_PDR0_GPIO26_PDR0_PXPD4_SHFT 16
#define HWIO_GPIO26_PDR0_GPIO26_PDR0_PXPD4_MASK 0x00030000
#define HWIO_GPIO26_PDR0_GPIO26_PDR0_PXPD5_SHFT 20
#define HWIO_GPIO26_PDR0_GPIO26_PDR0_PXPD5_MASK 0x00300000
#define HWIO_GPIO26_PDR0_GPIO26_PDR0_PXPD6_SHFT 24
#define HWIO_GPIO26_PDR0_GPIO26_PDR0_PXPD6_MASK 0x03000000
#define HWIO_GPIO26_PDR0_GPIO26_PDR0_PXPD7_SHFT 28
#define HWIO_GPIO26_PDR0_GPIO26_PDR0_PXPD7_MASK 0x30000000


//--------

#define HWIO_GPIO26_PDR1_ADDR  0xF0011A58  
#define HWIO_GPIO26_PDR1_GPIO26_PDR1_PXPD8_SHFT 0
#define HWIO_GPIO26_PDR1_GPIO26_PDR1_PXPD8_MASK 0x00000003
#define HWIO_GPIO26_PDR1_GPIO26_PDR1_PXPD9_SHFT 4
#define HWIO_GPIO26_PDR1_GPIO26_PDR1_PXPD9_MASK 0x00000030
#define HWIO_GPIO26_PDR1_GPIO26_PDR1_PXPD10_SHFT 8
#define HWIO_GPIO26_PDR1_GPIO26_PDR1_PXPD10_MASK 0x00000300
#define HWIO_GPIO26_PDR1_GPIO26_PDR1_PXPD11_SHFT 12
#define HWIO_GPIO26_PDR1_GPIO26_PDR1_PXPD11_MASK 0x00003000
#define HWIO_GPIO26_PDR1_GPIO26_PDR1_PXPD12_SHFT 16
#define HWIO_GPIO26_PDR1_GPIO26_PDR1_PXPD12_MASK 0x00030000
#define HWIO_GPIO26_PDR1_GPIO26_PDR1_PXPD13_SHFT 20
#define HWIO_GPIO26_PDR1_GPIO26_PDR1_PXPD13_MASK 0x00300000
#define HWIO_GPIO26_PDR1_GPIO26_PDR1_PXPD14_SHFT 24
#define HWIO_GPIO26_PDR1_GPIO26_PDR1_PXPD14_MASK 0x03000000
#define HWIO_GPIO26_PDR1_GPIO26_PDR1_PXPD15_SHFT 28
#define HWIO_GPIO26_PDR1_GPIO26_PDR1_PXPD15_MASK 0x30000000


//--------

#define HWIO_GPIO26_SDE_ADDR  0xF0011A5C  
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEN0_SHFT 0
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEN0_MASK 0x00000001
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEN1_SHFT 1
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEN1_MASK 0x00000002
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEN2_SHFT 2
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEN2_MASK 0x00000004
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEN3_SHFT 3
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEN3_MASK 0x00000008
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEN4_SHFT 4
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEN4_MASK 0x00000010
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEN5_SHFT 5
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEN5_MASK 0x00000020
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEN6_SHFT 6
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEN6_MASK 0x00000040
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEN7_SHFT 7
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEN7_MASK 0x00000080
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEN8_SHFT 8
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEN8_MASK 0x00000100
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEN9_SHFT 9
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEN9_MASK 0x00000200
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEN10_SHFT 10
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEN10_MASK 0x00000400
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEN11_SHFT 11
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEN11_MASK 0x00000800
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEN12_SHFT 12
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEN12_MASK 0x00001000
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEN13_SHFT 13
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEN13_MASK 0x00002000
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEN14_SHFT 14
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEN14_MASK 0x00004000
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEN15_SHFT 15
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEN15_MASK 0x00008000
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEF0_SHFT 16
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEF0_MASK 0x00010000
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEF1_SHFT 17
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEF1_MASK 0x00020000
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEF2_SHFT 18
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEF2_MASK 0x00040000
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEF3_SHFT 19
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEF3_MASK 0x00080000
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEF4_SHFT 20
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEF4_MASK 0x00100000
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEF5_SHFT 21
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEF5_MASK 0x00200000
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEF6_SHFT 22
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEF6_MASK 0x00400000
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEF7_SHFT 23
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEF7_MASK 0x00800000
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEF8_SHFT 24
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEF8_MASK 0x01000000
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEF9_SHFT 25
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEF9_MASK 0x02000000
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEF10_SHFT 26
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEF10_MASK 0x04000000
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEF11_SHFT 27
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEF11_MASK 0x08000000
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEF12_SHFT 28
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEF12_MASK 0x10000000
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEF13_SHFT 29
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEF13_MASK 0x20000000
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEF14_SHFT 30
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEF14_MASK 0x40000000
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEF15_SHFT 31
#define HWIO_GPIO26_SDE_GPIO26_SDE_SDEF15_MASK 0x80000000


//--------

#define HWIO_GPIO26_SDCTL_ADDR  0xF0011A60  
#define HWIO_GPIO26_SDCTL_GPIO26_SDCTL_SWTRIG_SHFT 0
#define HWIO_GPIO26_SDCTL_GPIO26_SDCTL_SWTRIG_MASK 0x00000001
#define HWIO_GPIO26_SDCTL_GPIO26_SDCTL_LINKEN_SHFT 1
#define HWIO_GPIO26_SDCTL_GPIO26_SDCTL_LINKEN_MASK 0x00000002
#define HWIO_GPIO26_SDCTL_GPIO26_SDCTL_PSDEF_SHFT 2
#define HWIO_GPIO26_SDCTL_GPIO26_SDCTL_PSDEF_MASK 0x00000004


//--------

#define HWIO_GPIO26_ESR_ADDR  0xF0011A64  
#define HWIO_GPIO26_ESR_GPIO26_ESR_EN0_SHFT 0
#define HWIO_GPIO26_ESR_GPIO26_ESR_EN0_MASK 0x00000001
#define HWIO_GPIO26_ESR_GPIO26_ESR_EN1_SHFT 1
#define HWIO_GPIO26_ESR_GPIO26_ESR_EN1_MASK 0x00000002
#define HWIO_GPIO26_ESR_GPIO26_ESR_EN2_SHFT 2
#define HWIO_GPIO26_ESR_GPIO26_ESR_EN2_MASK 0x00000004
#define HWIO_GPIO26_ESR_GPIO26_ESR_EN3_SHFT 3
#define HWIO_GPIO26_ESR_GPIO26_ESR_EN3_MASK 0x00000008
#define HWIO_GPIO26_ESR_GPIO26_ESR_EN4_SHFT 4
#define HWIO_GPIO26_ESR_GPIO26_ESR_EN4_MASK 0x00000010
#define HWIO_GPIO26_ESR_GPIO26_ESR_EN5_SHFT 5
#define HWIO_GPIO26_ESR_GPIO26_ESR_EN5_MASK 0x00000020
#define HWIO_GPIO26_ESR_GPIO26_ESR_EN6_SHFT 6
#define HWIO_GPIO26_ESR_GPIO26_ESR_EN6_MASK 0x00000040
#define HWIO_GPIO26_ESR_GPIO26_ESR_EN7_SHFT 7
#define HWIO_GPIO26_ESR_GPIO26_ESR_EN7_MASK 0x00000080
#define HWIO_GPIO26_ESR_GPIO26_ESR_EN8_SHFT 8
#define HWIO_GPIO26_ESR_GPIO26_ESR_EN8_MASK 0x00000100
#define HWIO_GPIO26_ESR_GPIO26_ESR_EN9_SHFT 9
#define HWIO_GPIO26_ESR_GPIO26_ESR_EN9_MASK 0x00000200
#define HWIO_GPIO26_ESR_GPIO26_ESR_EN10_SHFT 10
#define HWIO_GPIO26_ESR_GPIO26_ESR_EN10_MASK 0x00000400
#define HWIO_GPIO26_ESR_GPIO26_ESR_EN11_SHFT 11
#define HWIO_GPIO26_ESR_GPIO26_ESR_EN11_MASK 0x00000800
#define HWIO_GPIO26_ESR_GPIO26_ESR_EN12_SHFT 12
#define HWIO_GPIO26_ESR_GPIO26_ESR_EN12_MASK 0x00001000
#define HWIO_GPIO26_ESR_GPIO26_ESR_EN13_SHFT 13
#define HWIO_GPIO26_ESR_GPIO26_ESR_EN13_MASK 0x00002000
#define HWIO_GPIO26_ESR_GPIO26_ESR_EN14_SHFT 14
#define HWIO_GPIO26_ESR_GPIO26_ESR_EN14_MASK 0x00004000
#define HWIO_GPIO26_ESR_GPIO26_ESR_EN15_SHFT 15
#define HWIO_GPIO26_ESR_GPIO26_ESR_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO26_LOCK_ADDR  0xF0011A68  
#define HWIO_GPIO26_LOCK_GPIO26_LOCK_P0LCK_SHFT 0
#define HWIO_GPIO26_LOCK_GPIO26_LOCK_P0LCK_MASK 0x00000001
#define HWIO_GPIO26_LOCK_GPIO26_LOCK_P1LCK_SHFT 1
#define HWIO_GPIO26_LOCK_GPIO26_LOCK_P1LCK_MASK 0x00000002
#define HWIO_GPIO26_LOCK_GPIO26_LOCK_P2LCK_SHFT 2
#define HWIO_GPIO26_LOCK_GPIO26_LOCK_P2LCK_MASK 0x00000004
#define HWIO_GPIO26_LOCK_GPIO26_LOCK_P3LCK_SHFT 3
#define HWIO_GPIO26_LOCK_GPIO26_LOCK_P3LCK_MASK 0x00000008
#define HWIO_GPIO26_LOCK_GPIO26_LOCK_P4LCK_SHFT 4
#define HWIO_GPIO26_LOCK_GPIO26_LOCK_P4LCK_MASK 0x00000010
#define HWIO_GPIO26_LOCK_GPIO26_LOCK_P5LCK_SHFT 5
#define HWIO_GPIO26_LOCK_GPIO26_LOCK_P5LCK_MASK 0x00000020
#define HWIO_GPIO26_LOCK_GPIO26_LOCK_P6LCK_SHFT 6
#define HWIO_GPIO26_LOCK_GPIO26_LOCK_P6LCK_MASK 0x00000040
#define HWIO_GPIO26_LOCK_GPIO26_LOCK_P7LCK_SHFT 7
#define HWIO_GPIO26_LOCK_GPIO26_LOCK_P7LCK_MASK 0x00000080
#define HWIO_GPIO26_LOCK_GPIO26_LOCK_P8LCK_SHFT 8
#define HWIO_GPIO26_LOCK_GPIO26_LOCK_P8LCK_MASK 0x00000100
#define HWIO_GPIO26_LOCK_GPIO26_LOCK_P9LCK_SHFT 9
#define HWIO_GPIO26_LOCK_GPIO26_LOCK_P9LCK_MASK 0x00000200
#define HWIO_GPIO26_LOCK_GPIO26_LOCK_P10LCK_SHFT 10
#define HWIO_GPIO26_LOCK_GPIO26_LOCK_P10LCK_MASK 0x00000400
#define HWIO_GPIO26_LOCK_GPIO26_LOCK_P11LCK_SHFT 11
#define HWIO_GPIO26_LOCK_GPIO26_LOCK_P11LCK_MASK 0x00000800
#define HWIO_GPIO26_LOCK_GPIO26_LOCK_P12LCK_SHFT 12
#define HWIO_GPIO26_LOCK_GPIO26_LOCK_P12LCK_MASK 0x00001000
#define HWIO_GPIO26_LOCK_GPIO26_LOCK_P13LCK_SHFT 13
#define HWIO_GPIO26_LOCK_GPIO26_LOCK_P13LCK_MASK 0x00002000
#define HWIO_GPIO26_LOCK_GPIO26_LOCK_P14LCK_SHFT 14
#define HWIO_GPIO26_LOCK_GPIO26_LOCK_P14LCK_MASK 0x00004000
#define HWIO_GPIO26_LOCK_GPIO26_LOCK_P15LCK_SHFT 15
#define HWIO_GPIO26_LOCK_GPIO26_LOCK_P15LCK_MASK 0x00008000
#define HWIO_GPIO26_LOCK_GPIO26_LOCK_PXLCKKEY_SHFT 16
#define HWIO_GPIO26_LOCK_GPIO26_LOCK_PXLCKKEY_MASK 0xffff0000


//--------

#define HWIO_GPIO26_SDETRMOD_ADDR  0xF0011A6C  
#define HWIO_GPIO26_SDETRMOD_GPIO26_SDETRMOD_TGSEL0_SHFT 0
#define HWIO_GPIO26_SDETRMOD_GPIO26_SDETRMOD_TGSEL0_MASK 0x00000001
#define HWIO_GPIO26_SDETRMOD_GPIO26_SDETRMOD_TGSEL1_SHFT 1
#define HWIO_GPIO26_SDETRMOD_GPIO26_SDETRMOD_TGSEL1_MASK 0x00000002
#define HWIO_GPIO26_SDETRMOD_GPIO26_SDETRMOD_TGSEL2_SHFT 2
#define HWIO_GPIO26_SDETRMOD_GPIO26_SDETRMOD_TGSEL2_MASK 0x00000004
#define HWIO_GPIO26_SDETRMOD_GPIO26_SDETRMOD_TGSEL3_SHFT 3
#define HWIO_GPIO26_SDETRMOD_GPIO26_SDETRMOD_TGSEL3_MASK 0x00000008
#define HWIO_GPIO26_SDETRMOD_GPIO26_SDETRMOD_TGSEL4_SHFT 4
#define HWIO_GPIO26_SDETRMOD_GPIO26_SDETRMOD_TGSEL4_MASK 0x00000010
#define HWIO_GPIO26_SDETRMOD_GPIO26_SDETRMOD_TGSEL5_SHFT 5
#define HWIO_GPIO26_SDETRMOD_GPIO26_SDETRMOD_TGSEL5_MASK 0x00000020
#define HWIO_GPIO26_SDETRMOD_GPIO26_SDETRMOD_TGSEL6_SHFT 6
#define HWIO_GPIO26_SDETRMOD_GPIO26_SDETRMOD_TGSEL6_MASK 0x00000040
#define HWIO_GPIO26_SDETRMOD_GPIO26_SDETRMOD_TGSEL7_SHFT 7
#define HWIO_GPIO26_SDETRMOD_GPIO26_SDETRMOD_TGSEL7_MASK 0x00000080
#define HWIO_GPIO26_SDETRMOD_GPIO26_SDETRMOD_TGSEL8_SHFT 8
#define HWIO_GPIO26_SDETRMOD_GPIO26_SDETRMOD_TGSEL8_MASK 0x00000100
#define HWIO_GPIO26_SDETRMOD_GPIO26_SDETRMOD_TGSEL9_SHFT 9
#define HWIO_GPIO26_SDETRMOD_GPIO26_SDETRMOD_TGSEL9_MASK 0x00000200
#define HWIO_GPIO26_SDETRMOD_GPIO26_SDETRMOD_TGSEL10_SHFT 10
#define HWIO_GPIO26_SDETRMOD_GPIO26_SDETRMOD_TGSEL10_MASK 0x00000400
#define HWIO_GPIO26_SDETRMOD_GPIO26_SDETRMOD_TGSEL11_SHFT 11
#define HWIO_GPIO26_SDETRMOD_GPIO26_SDETRMOD_TGSEL11_MASK 0x00000800
#define HWIO_GPIO26_SDETRMOD_GPIO26_SDETRMOD_TGSEL12_SHFT 12
#define HWIO_GPIO26_SDETRMOD_GPIO26_SDETRMOD_TGSEL12_MASK 0x00001000
#define HWIO_GPIO26_SDETRMOD_GPIO26_SDETRMOD_TGSEL13_SHFT 13
#define HWIO_GPIO26_SDETRMOD_GPIO26_SDETRMOD_TGSEL13_MASK 0x00002000
#define HWIO_GPIO26_SDETRMOD_GPIO26_SDETRMOD_TGSEL14_SHFT 14
#define HWIO_GPIO26_SDETRMOD_GPIO26_SDETRMOD_TGSEL14_MASK 0x00004000
#define HWIO_GPIO26_SDETRMOD_GPIO26_SDETRMOD_TGSEL15_SHFT 15
#define HWIO_GPIO26_SDETRMOD_GPIO26_SDETRMOD_TGSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO26_PCSR_ADDR  0xF0011A70  
#define HWIO_GPIO26_PCSR_GPIO26_PCSR_SEL0_SHFT 0
#define HWIO_GPIO26_PCSR_GPIO26_PCSR_SEL0_MASK 0x00000001
#define HWIO_GPIO26_PCSR_GPIO26_PCSR_SEL1_SHFT 1
#define HWIO_GPIO26_PCSR_GPIO26_PCSR_SEL1_MASK 0x00000002
#define HWIO_GPIO26_PCSR_GPIO26_PCSR_SEL2_SHFT 2
#define HWIO_GPIO26_PCSR_GPIO26_PCSR_SEL2_MASK 0x00000004
#define HWIO_GPIO26_PCSR_GPIO26_PCSR_SEL3_SHFT 3
#define HWIO_GPIO26_PCSR_GPIO26_PCSR_SEL3_MASK 0x00000008
#define HWIO_GPIO26_PCSR_GPIO26_PCSR_SEL4_SHFT 4
#define HWIO_GPIO26_PCSR_GPIO26_PCSR_SEL4_MASK 0x00000010
#define HWIO_GPIO26_PCSR_GPIO26_PCSR_SEL5_SHFT 5
#define HWIO_GPIO26_PCSR_GPIO26_PCSR_SEL5_MASK 0x00000020
#define HWIO_GPIO26_PCSR_GPIO26_PCSR_SEL6_SHFT 6
#define HWIO_GPIO26_PCSR_GPIO26_PCSR_SEL6_MASK 0x00000040
#define HWIO_GPIO26_PCSR_GPIO26_PCSR_SEL7_SHFT 7
#define HWIO_GPIO26_PCSR_GPIO26_PCSR_SEL7_MASK 0x00000080
#define HWIO_GPIO26_PCSR_GPIO26_PCSR_SEL8_SHFT 8
#define HWIO_GPIO26_PCSR_GPIO26_PCSR_SEL8_MASK 0x00000100
#define HWIO_GPIO26_PCSR_GPIO26_PCSR_SEL9_SHFT 9
#define HWIO_GPIO26_PCSR_GPIO26_PCSR_SEL9_MASK 0x00000200
#define HWIO_GPIO26_PCSR_GPIO26_PCSR_SEL10_SHFT 10
#define HWIO_GPIO26_PCSR_GPIO26_PCSR_SEL10_MASK 0x00000400
#define HWIO_GPIO26_PCSR_GPIO26_PCSR_SEL11_SHFT 11
#define HWIO_GPIO26_PCSR_GPIO26_PCSR_SEL11_MASK 0x00000800
#define HWIO_GPIO26_PCSR_GPIO26_PCSR_SEL12_SHFT 12
#define HWIO_GPIO26_PCSR_GPIO26_PCSR_SEL12_MASK 0x00001000
#define HWIO_GPIO26_PCSR_GPIO26_PCSR_SEL13_SHFT 13
#define HWIO_GPIO26_PCSR_GPIO26_PCSR_SEL13_MASK 0x00002000
#define HWIO_GPIO26_PCSR_GPIO26_PCSR_SEL14_SHFT 14
#define HWIO_GPIO26_PCSR_GPIO26_PCSR_SEL14_MASK 0x00004000
#define HWIO_GPIO26_PCSR_GPIO26_PCSR_SEL15_SHFT 15
#define HWIO_GPIO26_PCSR_GPIO26_PCSR_SEL15_MASK 0x00008000


//--------

#define HWIO_GPIO26_INEN_ADDR  0xF0011A74  
#define HWIO_GPIO26_INEN_GPIO26_INEN_EN0_SHFT 0
#define HWIO_GPIO26_INEN_GPIO26_INEN_EN0_MASK 0x00000001
#define HWIO_GPIO26_INEN_GPIO26_INEN_EN1_SHFT 1
#define HWIO_GPIO26_INEN_GPIO26_INEN_EN1_MASK 0x00000002
#define HWIO_GPIO26_INEN_GPIO26_INEN_EN2_SHFT 2
#define HWIO_GPIO26_INEN_GPIO26_INEN_EN2_MASK 0x00000004
#define HWIO_GPIO26_INEN_GPIO26_INEN_EN3_SHFT 3
#define HWIO_GPIO26_INEN_GPIO26_INEN_EN3_MASK 0x00000008
#define HWIO_GPIO26_INEN_GPIO26_INEN_EN4_SHFT 4
#define HWIO_GPIO26_INEN_GPIO26_INEN_EN4_MASK 0x00000010
#define HWIO_GPIO26_INEN_GPIO26_INEN_EN5_SHFT 5
#define HWIO_GPIO26_INEN_GPIO26_INEN_EN5_MASK 0x00000020
#define HWIO_GPIO26_INEN_GPIO26_INEN_EN6_SHFT 6
#define HWIO_GPIO26_INEN_GPIO26_INEN_EN6_MASK 0x00000040
#define HWIO_GPIO26_INEN_GPIO26_INEN_EN7_SHFT 7
#define HWIO_GPIO26_INEN_GPIO26_INEN_EN7_MASK 0x00000080
#define HWIO_GPIO26_INEN_GPIO26_INEN_EN8_SHFT 8
#define HWIO_GPIO26_INEN_GPIO26_INEN_EN8_MASK 0x00000100
#define HWIO_GPIO26_INEN_GPIO26_INEN_EN9_SHFT 9
#define HWIO_GPIO26_INEN_GPIO26_INEN_EN9_MASK 0x00000200
#define HWIO_GPIO26_INEN_GPIO26_INEN_EN10_SHFT 10
#define HWIO_GPIO26_INEN_GPIO26_INEN_EN10_MASK 0x00000400
#define HWIO_GPIO26_INEN_GPIO26_INEN_EN11_SHFT 11
#define HWIO_GPIO26_INEN_GPIO26_INEN_EN11_MASK 0x00000800
#define HWIO_GPIO26_INEN_GPIO26_INEN_EN12_SHFT 12
#define HWIO_GPIO26_INEN_GPIO26_INEN_EN12_MASK 0x00001000
#define HWIO_GPIO26_INEN_GPIO26_INEN_EN13_SHFT 13
#define HWIO_GPIO26_INEN_GPIO26_INEN_EN13_MASK 0x00002000
#define HWIO_GPIO26_INEN_GPIO26_INEN_EN14_SHFT 14
#define HWIO_GPIO26_INEN_GPIO26_INEN_EN14_MASK 0x00004000
#define HWIO_GPIO26_INEN_GPIO26_INEN_EN15_SHFT 15
#define HWIO_GPIO26_INEN_GPIO26_INEN_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO26_PUDRST_ADDR  0xF0011A78  
#define HWIO_GPIO26_PUDRST_GPIO26_PUDRST_PDSEL0_SHFT 0
#define HWIO_GPIO26_PUDRST_GPIO26_PUDRST_PDSEL0_MASK 0x00000001
#define HWIO_GPIO26_PUDRST_GPIO26_PUDRST_PDSEL1_SHFT 1
#define HWIO_GPIO26_PUDRST_GPIO26_PUDRST_PDSEL1_MASK 0x00000002
#define HWIO_GPIO26_PUDRST_GPIO26_PUDRST_PDSEL2_SHFT 2
#define HWIO_GPIO26_PUDRST_GPIO26_PUDRST_PDSEL2_MASK 0x00000004
#define HWIO_GPIO26_PUDRST_GPIO26_PUDRST_PDSEL3_SHFT 3
#define HWIO_GPIO26_PUDRST_GPIO26_PUDRST_PDSEL3_MASK 0x00000008
#define HWIO_GPIO26_PUDRST_GPIO26_PUDRST_PDSEL4_SHFT 4
#define HWIO_GPIO26_PUDRST_GPIO26_PUDRST_PDSEL4_MASK 0x00000010
#define HWIO_GPIO26_PUDRST_GPIO26_PUDRST_PDSEL5_SHFT 5
#define HWIO_GPIO26_PUDRST_GPIO26_PUDRST_PDSEL5_MASK 0x00000020
#define HWIO_GPIO26_PUDRST_GPIO26_PUDRST_PDSEL6_SHFT 6
#define HWIO_GPIO26_PUDRST_GPIO26_PUDRST_PDSEL6_MASK 0x00000040
#define HWIO_GPIO26_PUDRST_GPIO26_PUDRST_PDSEL7_SHFT 7
#define HWIO_GPIO26_PUDRST_GPIO26_PUDRST_PDSEL7_MASK 0x00000080
#define HWIO_GPIO26_PUDRST_GPIO26_PUDRST_PDSEL8_SHFT 8
#define HWIO_GPIO26_PUDRST_GPIO26_PUDRST_PDSEL8_MASK 0x00000100
#define HWIO_GPIO26_PUDRST_GPIO26_PUDRST_PDSEL9_SHFT 9
#define HWIO_GPIO26_PUDRST_GPIO26_PUDRST_PDSEL9_MASK 0x00000200
#define HWIO_GPIO26_PUDRST_GPIO26_PUDRST_PDSEL10_SHFT 10
#define HWIO_GPIO26_PUDRST_GPIO26_PUDRST_PDSEL10_MASK 0x00000400
#define HWIO_GPIO26_PUDRST_GPIO26_PUDRST_PDSEL11_SHFT 11
#define HWIO_GPIO26_PUDRST_GPIO26_PUDRST_PDSEL11_MASK 0x00000800
#define HWIO_GPIO26_PUDRST_GPIO26_PUDRST_PDSEL12_SHFT 12
#define HWIO_GPIO26_PUDRST_GPIO26_PUDRST_PDSEL12_MASK 0x00001000
#define HWIO_GPIO26_PUDRST_GPIO26_PUDRST_PDSEL13_SHFT 13
#define HWIO_GPIO26_PUDRST_GPIO26_PUDRST_PDSEL13_MASK 0x00002000
#define HWIO_GPIO26_PUDRST_GPIO26_PUDRST_PDSEL14_SHFT 14
#define HWIO_GPIO26_PUDRST_GPIO26_PUDRST_PDSEL14_MASK 0x00004000
#define HWIO_GPIO26_PUDRST_GPIO26_PUDRST_PDSEL15_SHFT 15
#define HWIO_GPIO26_PUDRST_GPIO26_PUDRST_PDSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO27_INFO_ADDR  0xF0011B00  
#define HWIO_GPIO27_INFO_GPIO27_INFO_MODREV_SHFT 0
#define HWIO_GPIO27_INFO_GPIO27_INFO_MODREV_MASK 0x000000ff
#define HWIO_GPIO27_INFO_GPIO27_INFO_MODTYPE_SHFT 8
#define HWIO_GPIO27_INFO_GPIO27_INFO_MODTYPE_MASK 0x0000ff00
#define HWIO_GPIO27_INFO_GPIO27_INFO_MODNUMBER_SHFT 16
#define HWIO_GPIO27_INFO_GPIO27_INFO_MODNUMBER_MASK 0xffff0000


//--------

#define HWIO_GPIO27_ACES0_ADDR  0xF0011B04  
#define HWIO_GPIO27_ACES0_GPIO27_ACES0_EN0_SHFT 0
#define HWIO_GPIO27_ACES0_GPIO27_ACES0_EN0_MASK 0x00000001
#define HWIO_GPIO27_ACES0_GPIO27_ACES0_EN1_SHFT 1
#define HWIO_GPIO27_ACES0_GPIO27_ACES0_EN1_MASK 0x00000002
#define HWIO_GPIO27_ACES0_GPIO27_ACES0_EN2_SHFT 2
#define HWIO_GPIO27_ACES0_GPIO27_ACES0_EN2_MASK 0x00000004
#define HWIO_GPIO27_ACES0_GPIO27_ACES0_EN3_SHFT 3
#define HWIO_GPIO27_ACES0_GPIO27_ACES0_EN3_MASK 0x00000008
#define HWIO_GPIO27_ACES0_GPIO27_ACES0_EN4_SHFT 4
#define HWIO_GPIO27_ACES0_GPIO27_ACES0_EN4_MASK 0x00000010
#define HWIO_GPIO27_ACES0_GPIO27_ACES0_EN5_SHFT 5
#define HWIO_GPIO27_ACES0_GPIO27_ACES0_EN5_MASK 0x00000020
#define HWIO_GPIO27_ACES0_GPIO27_ACES0_EN6_SHFT 6
#define HWIO_GPIO27_ACES0_GPIO27_ACES0_EN6_MASK 0x00000040
#define HWIO_GPIO27_ACES0_GPIO27_ACES0_EN7_SHFT 7
#define HWIO_GPIO27_ACES0_GPIO27_ACES0_EN7_MASK 0x00000080
#define HWIO_GPIO27_ACES0_GPIO27_ACES0_EN8_SHFT 8
#define HWIO_GPIO27_ACES0_GPIO27_ACES0_EN8_MASK 0x00000100
#define HWIO_GPIO27_ACES0_GPIO27_ACES0_EN9_SHFT 9
#define HWIO_GPIO27_ACES0_GPIO27_ACES0_EN9_MASK 0x00000200
#define HWIO_GPIO27_ACES0_GPIO27_ACES0_EN10_SHFT 10
#define HWIO_GPIO27_ACES0_GPIO27_ACES0_EN10_MASK 0x00000400
#define HWIO_GPIO27_ACES0_GPIO27_ACES0_EN11_SHFT 11
#define HWIO_GPIO27_ACES0_GPIO27_ACES0_EN11_MASK 0x00000800
#define HWIO_GPIO27_ACES0_GPIO27_ACES0_EN12_SHFT 12
#define HWIO_GPIO27_ACES0_GPIO27_ACES0_EN12_MASK 0x00001000
#define HWIO_GPIO27_ACES0_GPIO27_ACES0_EN13_SHFT 13
#define HWIO_GPIO27_ACES0_GPIO27_ACES0_EN13_MASK 0x00002000
#define HWIO_GPIO27_ACES0_GPIO27_ACES0_EN14_SHFT 14
#define HWIO_GPIO27_ACES0_GPIO27_ACES0_EN14_MASK 0x00004000
#define HWIO_GPIO27_ACES0_GPIO27_ACES0_EN15_SHFT 15
#define HWIO_GPIO27_ACES0_GPIO27_ACES0_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO27_ACES1_ADDR  0xF0011B08  


//--------

#define HWIO_GPIO27_PIR_ADDR  0xF0011B0C  
#define HWIO_GPIO27_PIR_GPIO27_PIR_PXPIR0_SHFT 0
#define HWIO_GPIO27_PIR_GPIO27_PIR_PXPIR0_MASK 0x00000001
#define HWIO_GPIO27_PIR_GPIO27_PIR_PXPIR1_SHFT 1
#define HWIO_GPIO27_PIR_GPIO27_PIR_PXPIR1_MASK 0x00000002
#define HWIO_GPIO27_PIR_GPIO27_PIR_PXPIR2_SHFT 2
#define HWIO_GPIO27_PIR_GPIO27_PIR_PXPIR2_MASK 0x00000004
#define HWIO_GPIO27_PIR_GPIO27_PIR_PXPIR3_SHFT 3
#define HWIO_GPIO27_PIR_GPIO27_PIR_PXPIR3_MASK 0x00000008
#define HWIO_GPIO27_PIR_GPIO27_PIR_PXPIR4_SHFT 4
#define HWIO_GPIO27_PIR_GPIO27_PIR_PXPIR4_MASK 0x00000010
#define HWIO_GPIO27_PIR_GPIO27_PIR_PXPIR5_SHFT 5
#define HWIO_GPIO27_PIR_GPIO27_PIR_PXPIR5_MASK 0x00000020
#define HWIO_GPIO27_PIR_GPIO27_PIR_PXPIR6_SHFT 6
#define HWIO_GPIO27_PIR_GPIO27_PIR_PXPIR6_MASK 0x00000040
#define HWIO_GPIO27_PIR_GPIO27_PIR_PXPIR7_SHFT 7
#define HWIO_GPIO27_PIR_GPIO27_PIR_PXPIR7_MASK 0x00000080
#define HWIO_GPIO27_PIR_GPIO27_PIR_PXPIR8_SHFT 8
#define HWIO_GPIO27_PIR_GPIO27_PIR_PXPIR8_MASK 0x00000100
#define HWIO_GPIO27_PIR_GPIO27_PIR_PXPIR9_SHFT 9
#define HWIO_GPIO27_PIR_GPIO27_PIR_PXPIR9_MASK 0x00000200
#define HWIO_GPIO27_PIR_GPIO27_PIR_PXPIR10_SHFT 10
#define HWIO_GPIO27_PIR_GPIO27_PIR_PXPIR10_MASK 0x00000400
#define HWIO_GPIO27_PIR_GPIO27_PIR_PXPIR11_SHFT 11
#define HWIO_GPIO27_PIR_GPIO27_PIR_PXPIR11_MASK 0x00000800
#define HWIO_GPIO27_PIR_GPIO27_PIR_PXPIR12_SHFT 12
#define HWIO_GPIO27_PIR_GPIO27_PIR_PXPIR12_MASK 0x00001000
#define HWIO_GPIO27_PIR_GPIO27_PIR_PXPIR13_SHFT 13
#define HWIO_GPIO27_PIR_GPIO27_PIR_PXPIR13_MASK 0x00002000
#define HWIO_GPIO27_PIR_GPIO27_PIR_PXPIR14_SHFT 14
#define HWIO_GPIO27_PIR_GPIO27_PIR_PXPIR14_MASK 0x00004000
#define HWIO_GPIO27_PIR_GPIO27_PIR_PXPIR15_SHFT 15
#define HWIO_GPIO27_PIR_GPIO27_PIR_PXPIR15_MASK 0x00008000


//--------

#define HWIO_GPIO27_POR_ADDR  0xF0011B10  
#define HWIO_GPIO27_POR_GPIO27_POR_PXPOR0_SHFT 0
#define HWIO_GPIO27_POR_GPIO27_POR_PXPOR0_MASK 0x00000001
#define HWIO_GPIO27_POR_GPIO27_POR_PXPOR1_SHFT 1
#define HWIO_GPIO27_POR_GPIO27_POR_PXPOR1_MASK 0x00000002
#define HWIO_GPIO27_POR_GPIO27_POR_PXPOR2_SHFT 2
#define HWIO_GPIO27_POR_GPIO27_POR_PXPOR2_MASK 0x00000004
#define HWIO_GPIO27_POR_GPIO27_POR_PXPOR3_SHFT 3
#define HWIO_GPIO27_POR_GPIO27_POR_PXPOR3_MASK 0x00000008
#define HWIO_GPIO27_POR_GPIO27_POR_PXPOR4_SHFT 4
#define HWIO_GPIO27_POR_GPIO27_POR_PXPOR4_MASK 0x00000010
#define HWIO_GPIO27_POR_GPIO27_POR_PXPOR5_SHFT 5
#define HWIO_GPIO27_POR_GPIO27_POR_PXPOR5_MASK 0x00000020
#define HWIO_GPIO27_POR_GPIO27_POR_PXPOR6_SHFT 6
#define HWIO_GPIO27_POR_GPIO27_POR_PXPOR6_MASK 0x00000040
#define HWIO_GPIO27_POR_GPIO27_POR_PXPOR7_SHFT 7
#define HWIO_GPIO27_POR_GPIO27_POR_PXPOR7_MASK 0x00000080
#define HWIO_GPIO27_POR_GPIO27_POR_PXPOR8_SHFT 8
#define HWIO_GPIO27_POR_GPIO27_POR_PXPOR8_MASK 0x00000100
#define HWIO_GPIO27_POR_GPIO27_POR_PXPOR9_SHFT 9
#define HWIO_GPIO27_POR_GPIO27_POR_PXPOR9_MASK 0x00000200
#define HWIO_GPIO27_POR_GPIO27_POR_PXPOR10_SHFT 10
#define HWIO_GPIO27_POR_GPIO27_POR_PXPOR10_MASK 0x00000400
#define HWIO_GPIO27_POR_GPIO27_POR_PXPOR11_SHFT 11
#define HWIO_GPIO27_POR_GPIO27_POR_PXPOR11_MASK 0x00000800
#define HWIO_GPIO27_POR_GPIO27_POR_PXPOR12_SHFT 12
#define HWIO_GPIO27_POR_GPIO27_POR_PXPOR12_MASK 0x00001000
#define HWIO_GPIO27_POR_GPIO27_POR_PXPOR13_SHFT 13
#define HWIO_GPIO27_POR_GPIO27_POR_PXPOR13_MASK 0x00002000
#define HWIO_GPIO27_POR_GPIO27_POR_PXPOR14_SHFT 14
#define HWIO_GPIO27_POR_GPIO27_POR_PXPOR14_MASK 0x00004000
#define HWIO_GPIO27_POR_GPIO27_POR_PXPOR15_SHFT 15
#define HWIO_GPIO27_POR_GPIO27_POR_PXPOR15_MASK 0x00008000


//--------

#define HWIO_GPIO27_POSCR_ADDR  0xF0011B14  
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PS0_SHFT 0
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PS0_MASK 0x00000001
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PS1_SHFT 1
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PS1_MASK 0x00000002
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PS2_SHFT 2
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PS2_MASK 0x00000004
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PS3_SHFT 3
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PS3_MASK 0x00000008
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PS4_SHFT 4
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PS4_MASK 0x00000010
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PS5_SHFT 5
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PS5_MASK 0x00000020
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PS6_SHFT 6
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PS6_MASK 0x00000040
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PS7_SHFT 7
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PS7_MASK 0x00000080
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PS8_SHFT 8
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PS8_MASK 0x00000100
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PS9_SHFT 9
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PS9_MASK 0x00000200
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PS10_SHFT 10
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PS10_MASK 0x00000400
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PS11_SHFT 11
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PS11_MASK 0x00000800
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PS12_SHFT 12
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PS12_MASK 0x00001000
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PS13_SHFT 13
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PS13_MASK 0x00002000
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PS14_SHFT 14
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PS14_MASK 0x00004000
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PS15_SHFT 15
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PS15_MASK 0x00008000
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PC0_SHFT 16
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PC0_MASK 0x00010000
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PC1_SHFT 17
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PC1_MASK 0x00020000
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PC2_SHFT 18
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PC2_MASK 0x00040000
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PC3_SHFT 19
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PC3_MASK 0x00080000
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PC4_SHFT 20
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PC4_MASK 0x00100000
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PC5_SHFT 21
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PC5_MASK 0x00200000
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PC6_SHFT 22
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PC6_MASK 0x00400000
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PC7_SHFT 23
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PC7_MASK 0x00800000
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PC8_SHFT 24
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PC8_MASK 0x01000000
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PC9_SHFT 25
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PC9_MASK 0x02000000
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PC10_SHFT 26
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PC10_MASK 0x04000000
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PC11_SHFT 27
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PC11_MASK 0x08000000
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PC12_SHFT 28
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PC12_MASK 0x10000000
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PC13_SHFT 29
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PC13_MASK 0x20000000
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PC14_SHFT 30
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PC14_MASK 0x40000000
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PC15_SHFT 31
#define HWIO_GPIO27_POSCR_GPIO27_POSCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO27_POSR_ADDR  0xF0011B18  
#define HWIO_GPIO27_POSR_GPIO27_POSR_PS0_SHFT 0
#define HWIO_GPIO27_POSR_GPIO27_POSR_PS0_MASK 0x00000001
#define HWIO_GPIO27_POSR_GPIO27_POSR_PS1_SHFT 1
#define HWIO_GPIO27_POSR_GPIO27_POSR_PS1_MASK 0x00000002
#define HWIO_GPIO27_POSR_GPIO27_POSR_PS2_SHFT 2
#define HWIO_GPIO27_POSR_GPIO27_POSR_PS2_MASK 0x00000004
#define HWIO_GPIO27_POSR_GPIO27_POSR_PS3_SHFT 3
#define HWIO_GPIO27_POSR_GPIO27_POSR_PS3_MASK 0x00000008
#define HWIO_GPIO27_POSR_GPIO27_POSR_PS4_SHFT 4
#define HWIO_GPIO27_POSR_GPIO27_POSR_PS4_MASK 0x00000010
#define HWIO_GPIO27_POSR_GPIO27_POSR_PS5_SHFT 5
#define HWIO_GPIO27_POSR_GPIO27_POSR_PS5_MASK 0x00000020
#define HWIO_GPIO27_POSR_GPIO27_POSR_PS6_SHFT 6
#define HWIO_GPIO27_POSR_GPIO27_POSR_PS6_MASK 0x00000040
#define HWIO_GPIO27_POSR_GPIO27_POSR_PS7_SHFT 7
#define HWIO_GPIO27_POSR_GPIO27_POSR_PS7_MASK 0x00000080
#define HWIO_GPIO27_POSR_GPIO27_POSR_PS8_SHFT 8
#define HWIO_GPIO27_POSR_GPIO27_POSR_PS8_MASK 0x00000100
#define HWIO_GPIO27_POSR_GPIO27_POSR_PS9_SHFT 9
#define HWIO_GPIO27_POSR_GPIO27_POSR_PS9_MASK 0x00000200
#define HWIO_GPIO27_POSR_GPIO27_POSR_PS10_SHFT 10
#define HWIO_GPIO27_POSR_GPIO27_POSR_PS10_MASK 0x00000400
#define HWIO_GPIO27_POSR_GPIO27_POSR_PS11_SHFT 11
#define HWIO_GPIO27_POSR_GPIO27_POSR_PS11_MASK 0x00000800
#define HWIO_GPIO27_POSR_GPIO27_POSR_PS12_SHFT 12
#define HWIO_GPIO27_POSR_GPIO27_POSR_PS12_MASK 0x00001000
#define HWIO_GPIO27_POSR_GPIO27_POSR_PS13_SHFT 13
#define HWIO_GPIO27_POSR_GPIO27_POSR_PS13_MASK 0x00002000
#define HWIO_GPIO27_POSR_GPIO27_POSR_PS14_SHFT 14
#define HWIO_GPIO27_POSR_GPIO27_POSR_PS14_MASK 0x00004000
#define HWIO_GPIO27_POSR_GPIO27_POSR_PS15_SHFT 15
#define HWIO_GPIO27_POSR_GPIO27_POSR_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO27_POSR0_ADDR  0xF0011B1C  
#define HWIO_GPIO27_POSR0_GPIO27_POSR0_PS0_SHFT 0
#define HWIO_GPIO27_POSR0_GPIO27_POSR0_PS0_MASK 0x00000001
#define HWIO_GPIO27_POSR0_GPIO27_POSR0_PS1_SHFT 1
#define HWIO_GPIO27_POSR0_GPIO27_POSR0_PS1_MASK 0x00000002
#define HWIO_GPIO27_POSR0_GPIO27_POSR0_PS2_SHFT 2
#define HWIO_GPIO27_POSR0_GPIO27_POSR0_PS2_MASK 0x00000004
#define HWIO_GPIO27_POSR0_GPIO27_POSR0_PS3_SHFT 3
#define HWIO_GPIO27_POSR0_GPIO27_POSR0_PS3_MASK 0x00000008


//--------

#define HWIO_GPIO27_POSR4_ADDR  0xF0011B20  
#define HWIO_GPIO27_POSR4_GPIO27_POSR4_PS4_SHFT 4
#define HWIO_GPIO27_POSR4_GPIO27_POSR4_PS4_MASK 0x00000010
#define HWIO_GPIO27_POSR4_GPIO27_POSR4_PS5_SHFT 5
#define HWIO_GPIO27_POSR4_GPIO27_POSR4_PS5_MASK 0x00000020
#define HWIO_GPIO27_POSR4_GPIO27_POSR4_PS6_SHFT 6
#define HWIO_GPIO27_POSR4_GPIO27_POSR4_PS6_MASK 0x00000040
#define HWIO_GPIO27_POSR4_GPIO27_POSR4_PS7_SHFT 7
#define HWIO_GPIO27_POSR4_GPIO27_POSR4_PS7_MASK 0x00000080


//--------

#define HWIO_GPIO27_POSR8_ADDR  0xF0011B24  
#define HWIO_GPIO27_POSR8_GPIO27_POSR8_PS8_SHFT 8
#define HWIO_GPIO27_POSR8_GPIO27_POSR8_PS8_MASK 0x00000100
#define HWIO_GPIO27_POSR8_GPIO27_POSR8_PS9_SHFT 9
#define HWIO_GPIO27_POSR8_GPIO27_POSR8_PS9_MASK 0x00000200
#define HWIO_GPIO27_POSR8_GPIO27_POSR8_PS10_SHFT 10
#define HWIO_GPIO27_POSR8_GPIO27_POSR8_PS10_MASK 0x00000400
#define HWIO_GPIO27_POSR8_GPIO27_POSR8_PS11_SHFT 11
#define HWIO_GPIO27_POSR8_GPIO27_POSR8_PS11_MASK 0x00000800


//--------

#define HWIO_GPIO27_POSR12_ADDR  0xF0011B28  
#define HWIO_GPIO27_POSR12_GPIO27_POSR12_PS12_SHFT 12
#define HWIO_GPIO27_POSR12_GPIO27_POSR12_PS12_MASK 0x00001000
#define HWIO_GPIO27_POSR12_GPIO27_POSR12_PS13_SHFT 13
#define HWIO_GPIO27_POSR12_GPIO27_POSR12_PS13_MASK 0x00002000
#define HWIO_GPIO27_POSR12_GPIO27_POSR12_PS14_SHFT 14
#define HWIO_GPIO27_POSR12_GPIO27_POSR12_PS14_MASK 0x00004000
#define HWIO_GPIO27_POSR12_GPIO27_POSR12_PS15_SHFT 15
#define HWIO_GPIO27_POSR12_GPIO27_POSR12_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO27_POCR_ADDR  0xF0011B2C  
#define HWIO_GPIO27_POCR_GPIO27_POCR_PC0_SHFT 16
#define HWIO_GPIO27_POCR_GPIO27_POCR_PC0_MASK 0x00010000
#define HWIO_GPIO27_POCR_GPIO27_POCR_PC1_SHFT 17
#define HWIO_GPIO27_POCR_GPIO27_POCR_PC1_MASK 0x00020000
#define HWIO_GPIO27_POCR_GPIO27_POCR_PC2_SHFT 18
#define HWIO_GPIO27_POCR_GPIO27_POCR_PC2_MASK 0x00040000
#define HWIO_GPIO27_POCR_GPIO27_POCR_PC3_SHFT 19
#define HWIO_GPIO27_POCR_GPIO27_POCR_PC3_MASK 0x00080000
#define HWIO_GPIO27_POCR_GPIO27_POCR_PC4_SHFT 20
#define HWIO_GPIO27_POCR_GPIO27_POCR_PC4_MASK 0x00100000
#define HWIO_GPIO27_POCR_GPIO27_POCR_PC5_SHFT 21
#define HWIO_GPIO27_POCR_GPIO27_POCR_PC5_MASK 0x00200000
#define HWIO_GPIO27_POCR_GPIO27_POCR_PC6_SHFT 22
#define HWIO_GPIO27_POCR_GPIO27_POCR_PC6_MASK 0x00400000
#define HWIO_GPIO27_POCR_GPIO27_POCR_PC7_SHFT 23
#define HWIO_GPIO27_POCR_GPIO27_POCR_PC7_MASK 0x00800000
#define HWIO_GPIO27_POCR_GPIO27_POCR_PC8_SHFT 24
#define HWIO_GPIO27_POCR_GPIO27_POCR_PC8_MASK 0x01000000
#define HWIO_GPIO27_POCR_GPIO27_POCR_PC9_SHFT 25
#define HWIO_GPIO27_POCR_GPIO27_POCR_PC9_MASK 0x02000000
#define HWIO_GPIO27_POCR_GPIO27_POCR_PC10_SHFT 26
#define HWIO_GPIO27_POCR_GPIO27_POCR_PC10_MASK 0x04000000
#define HWIO_GPIO27_POCR_GPIO27_POCR_PC11_SHFT 27
#define HWIO_GPIO27_POCR_GPIO27_POCR_PC11_MASK 0x08000000
#define HWIO_GPIO27_POCR_GPIO27_POCR_PC12_SHFT 28
#define HWIO_GPIO27_POCR_GPIO27_POCR_PC12_MASK 0x10000000
#define HWIO_GPIO27_POCR_GPIO27_POCR_PC13_SHFT 29
#define HWIO_GPIO27_POCR_GPIO27_POCR_PC13_MASK 0x20000000
#define HWIO_GPIO27_POCR_GPIO27_POCR_PC14_SHFT 30
#define HWIO_GPIO27_POCR_GPIO27_POCR_PC14_MASK 0x40000000
#define HWIO_GPIO27_POCR_GPIO27_POCR_PC15_SHFT 31
#define HWIO_GPIO27_POCR_GPIO27_POCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO27_POCR0_ADDR  0xF0011B30  
#define HWIO_GPIO27_POCR0_GPIO27_POCR0_PC0_SHFT 16
#define HWIO_GPIO27_POCR0_GPIO27_POCR0_PC0_MASK 0x00010000
#define HWIO_GPIO27_POCR0_GPIO27_POCR0_PC1_SHFT 17
#define HWIO_GPIO27_POCR0_GPIO27_POCR0_PC1_MASK 0x00020000
#define HWIO_GPIO27_POCR0_GPIO27_POCR0_PC2_SHFT 18
#define HWIO_GPIO27_POCR0_GPIO27_POCR0_PC2_MASK 0x00040000
#define HWIO_GPIO27_POCR0_GPIO27_POCR0_PC3_SHFT 19
#define HWIO_GPIO27_POCR0_GPIO27_POCR0_PC3_MASK 0x00080000


//--------

#define HWIO_GPIO27_POCR4_ADDR  0xF0011B34  
#define HWIO_GPIO27_POCR4_GPIO27_POCR4_PC4_SHFT 20
#define HWIO_GPIO27_POCR4_GPIO27_POCR4_PC4_MASK 0x00100000
#define HWIO_GPIO27_POCR4_GPIO27_POCR4_PC5_SHFT 21
#define HWIO_GPIO27_POCR4_GPIO27_POCR4_PC5_MASK 0x00200000
#define HWIO_GPIO27_POCR4_GPIO27_POCR4_PC6_SHFT 22
#define HWIO_GPIO27_POCR4_GPIO27_POCR4_PC6_MASK 0x00400000
#define HWIO_GPIO27_POCR4_GPIO27_POCR4_PC7_SHFT 23
#define HWIO_GPIO27_POCR4_GPIO27_POCR4_PC7_MASK 0x00800000


//--------

#define HWIO_GPIO27_POCR8_ADDR  0xF0011B38  
#define HWIO_GPIO27_POCR8_GPIO27_POCR8_PC8_SHFT 24
#define HWIO_GPIO27_POCR8_GPIO27_POCR8_PC8_MASK 0x01000000
#define HWIO_GPIO27_POCR8_GPIO27_POCR8_PC9_SHFT 25
#define HWIO_GPIO27_POCR8_GPIO27_POCR8_PC9_MASK 0x02000000
#define HWIO_GPIO27_POCR8_GPIO27_POCR8_PC10_SHFT 26
#define HWIO_GPIO27_POCR8_GPIO27_POCR8_PC10_MASK 0x04000000
#define HWIO_GPIO27_POCR8_GPIO27_POCR8_PC11_SHFT 27
#define HWIO_GPIO27_POCR8_GPIO27_POCR8_PC11_MASK 0x08000000


//--------

#define HWIO_GPIO27_POCR12_ADDR  0xF0011B3C  
#define HWIO_GPIO27_POCR12_GPIO27_POCR12_PC12_SHFT 28
#define HWIO_GPIO27_POCR12_GPIO27_POCR12_PC12_MASK 0x10000000
#define HWIO_GPIO27_POCR12_GPIO27_POCR12_PC13_SHFT 29
#define HWIO_GPIO27_POCR12_GPIO27_POCR12_PC13_MASK 0x20000000
#define HWIO_GPIO27_POCR12_GPIO27_POCR12_PC14_SHFT 30
#define HWIO_GPIO27_POCR12_GPIO27_POCR12_PC14_MASK 0x40000000
#define HWIO_GPIO27_POCR12_GPIO27_POCR12_PC15_SHFT 31
#define HWIO_GPIO27_POCR12_GPIO27_POCR12_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO27_PUDEN_ADDR  0xF0011B40  
#define HWIO_GPIO27_PUDEN_GPIO27_PUDEN_PXPUDEN0_SHFT 0
#define HWIO_GPIO27_PUDEN_GPIO27_PUDEN_PXPUDEN0_MASK 0x00000003
#define HWIO_GPIO27_PUDEN_GPIO27_PUDEN_PXPUDEN1_SHFT 2
#define HWIO_GPIO27_PUDEN_GPIO27_PUDEN_PXPUDEN1_MASK 0x0000000c
#define HWIO_GPIO27_PUDEN_GPIO27_PUDEN_PXPUDEN2_SHFT 4
#define HWIO_GPIO27_PUDEN_GPIO27_PUDEN_PXPUDEN2_MASK 0x00000030
#define HWIO_GPIO27_PUDEN_GPIO27_PUDEN_PXPUDEN3_SHFT 6
#define HWIO_GPIO27_PUDEN_GPIO27_PUDEN_PXPUDEN3_MASK 0x000000c0
#define HWIO_GPIO27_PUDEN_GPIO27_PUDEN_PXPUDEN4_SHFT 8
#define HWIO_GPIO27_PUDEN_GPIO27_PUDEN_PXPUDEN4_MASK 0x00000300
#define HWIO_GPIO27_PUDEN_GPIO27_PUDEN_PXPUDEN5_SHFT 10
#define HWIO_GPIO27_PUDEN_GPIO27_PUDEN_PXPUDEN5_MASK 0x00000c00
#define HWIO_GPIO27_PUDEN_GPIO27_PUDEN_PXPUDEN6_SHFT 12
#define HWIO_GPIO27_PUDEN_GPIO27_PUDEN_PXPUDEN6_MASK 0x00003000
#define HWIO_GPIO27_PUDEN_GPIO27_PUDEN_PXPUDEN7_SHFT 14
#define HWIO_GPIO27_PUDEN_GPIO27_PUDEN_PXPUDEN7_MASK 0x0000c000
#define HWIO_GPIO27_PUDEN_GPIO27_PUDEN_PXPUDEN8_SHFT 16
#define HWIO_GPIO27_PUDEN_GPIO27_PUDEN_PXPUDEN8_MASK 0x00030000
#define HWIO_GPIO27_PUDEN_GPIO27_PUDEN_PXPUDEN9_SHFT 18
#define HWIO_GPIO27_PUDEN_GPIO27_PUDEN_PXPUDEN9_MASK 0x000c0000
#define HWIO_GPIO27_PUDEN_GPIO27_PUDEN_PXPUDEN10_SHFT 20
#define HWIO_GPIO27_PUDEN_GPIO27_PUDEN_PXPUDEN10_MASK 0x00300000
#define HWIO_GPIO27_PUDEN_GPIO27_PUDEN_PXPUDEN11_SHFT 22
#define HWIO_GPIO27_PUDEN_GPIO27_PUDEN_PXPUDEN11_MASK 0x00c00000
#define HWIO_GPIO27_PUDEN_GPIO27_PUDEN_PXPUDEN12_SHFT 24
#define HWIO_GPIO27_PUDEN_GPIO27_PUDEN_PXPUDEN12_MASK 0x03000000
#define HWIO_GPIO27_PUDEN_GPIO27_PUDEN_PXPUDEN13_SHFT 26
#define HWIO_GPIO27_PUDEN_GPIO27_PUDEN_PXPUDEN13_MASK 0x0c000000
#define HWIO_GPIO27_PUDEN_GPIO27_PUDEN_PXPUDEN14_SHFT 28
#define HWIO_GPIO27_PUDEN_GPIO27_PUDEN_PXPUDEN14_MASK 0x30000000
#define HWIO_GPIO27_PUDEN_GPIO27_PUDEN_PXPUDEN15_SHFT 30
#define HWIO_GPIO27_PUDEN_GPIO27_PUDEN_PXPUDEN15_MASK 0xc0000000


//--------

#define HWIO_GPIO27_PODR_ADDR  0xF0011B44  
#define HWIO_GPIO27_PODR_GPIO27_PODR_PXPODR0_SHFT 0
#define HWIO_GPIO27_PODR_GPIO27_PODR_PXPODR0_MASK 0x00000003
#define HWIO_GPIO27_PODR_GPIO27_PODR_PXPODR1_SHFT 2
#define HWIO_GPIO27_PODR_GPIO27_PODR_PXPODR1_MASK 0x0000000c
#define HWIO_GPIO27_PODR_GPIO27_PODR_PXPODR2_SHFT 4
#define HWIO_GPIO27_PODR_GPIO27_PODR_PXPODR2_MASK 0x00000030
#define HWIO_GPIO27_PODR_GPIO27_PODR_PXPODR3_SHFT 6
#define HWIO_GPIO27_PODR_GPIO27_PODR_PXPODR3_MASK 0x000000c0
#define HWIO_GPIO27_PODR_GPIO27_PODR_PXPODR4_SHFT 8
#define HWIO_GPIO27_PODR_GPIO27_PODR_PXPODR4_MASK 0x00000300
#define HWIO_GPIO27_PODR_GPIO27_PODR_PXPODR5_SHFT 10
#define HWIO_GPIO27_PODR_GPIO27_PODR_PXPODR5_MASK 0x00000c00
#define HWIO_GPIO27_PODR_GPIO27_PODR_PXPODR6_SHFT 12
#define HWIO_GPIO27_PODR_GPIO27_PODR_PXPODR6_MASK 0x00003000
#define HWIO_GPIO27_PODR_GPIO27_PODR_PXPODR7_SHFT 14
#define HWIO_GPIO27_PODR_GPIO27_PODR_PXPODR7_MASK 0x0000c000
#define HWIO_GPIO27_PODR_GPIO27_PODR_PXPODR8_SHFT 16
#define HWIO_GPIO27_PODR_GPIO27_PODR_PXPODR8_MASK 0x00030000
#define HWIO_GPIO27_PODR_GPIO27_PODR_PXPODR9_SHFT 18
#define HWIO_GPIO27_PODR_GPIO27_PODR_PXPODR9_MASK 0x000c0000
#define HWIO_GPIO27_PODR_GPIO27_PODR_PXPODR10_SHFT 20
#define HWIO_GPIO27_PODR_GPIO27_PODR_PXPODR10_MASK 0x00300000
#define HWIO_GPIO27_PODR_GPIO27_PODR_PXPODR11_SHFT 22
#define HWIO_GPIO27_PODR_GPIO27_PODR_PXPODR11_MASK 0x00c00000
#define HWIO_GPIO27_PODR_GPIO27_PODR_PXPODR12_SHFT 24
#define HWIO_GPIO27_PODR_GPIO27_PODR_PXPODR12_MASK 0x03000000
#define HWIO_GPIO27_PODR_GPIO27_PODR_PXPODR13_SHFT 26
#define HWIO_GPIO27_PODR_GPIO27_PODR_PXPODR13_MASK 0x0c000000
#define HWIO_GPIO27_PODR_GPIO27_PODR_PXPODR14_SHFT 28
#define HWIO_GPIO27_PODR_GPIO27_PODR_PXPODR14_MASK 0x30000000
#define HWIO_GPIO27_PODR_GPIO27_PODR_PXPODR15_SHFT 30
#define HWIO_GPIO27_PODR_GPIO27_PODR_PXPODR15_MASK 0xc0000000


//--------

#define HWIO_GPIO27_PMOD_ADDR  0xF0011B48  
#define HWIO_GPIO27_PMOD_GPIO27_PMOD_PXMOD0_SHFT 0
#define HWIO_GPIO27_PMOD_GPIO27_PMOD_PXMOD0_MASK 0x00000003
#define HWIO_GPIO27_PMOD_GPIO27_PMOD_PXMOD1_SHFT 2
#define HWIO_GPIO27_PMOD_GPIO27_PMOD_PXMOD1_MASK 0x0000000c
#define HWIO_GPIO27_PMOD_GPIO27_PMOD_PXMOD2_SHFT 4
#define HWIO_GPIO27_PMOD_GPIO27_PMOD_PXMOD2_MASK 0x00000030
#define HWIO_GPIO27_PMOD_GPIO27_PMOD_PXMOD3_SHFT 6
#define HWIO_GPIO27_PMOD_GPIO27_PMOD_PXMOD3_MASK 0x000000c0
#define HWIO_GPIO27_PMOD_GPIO27_PMOD_PXMOD4_SHFT 8
#define HWIO_GPIO27_PMOD_GPIO27_PMOD_PXMOD4_MASK 0x00000300
#define HWIO_GPIO27_PMOD_GPIO27_PMOD_PXMOD5_SHFT 10
#define HWIO_GPIO27_PMOD_GPIO27_PMOD_PXMOD5_MASK 0x00000c00
#define HWIO_GPIO27_PMOD_GPIO27_PMOD_PXMOD6_SHFT 12
#define HWIO_GPIO27_PMOD_GPIO27_PMOD_PXMOD6_MASK 0x00003000
#define HWIO_GPIO27_PMOD_GPIO27_PMOD_PXMOD7_SHFT 14
#define HWIO_GPIO27_PMOD_GPIO27_PMOD_PXMOD7_MASK 0x0000c000
#define HWIO_GPIO27_PMOD_GPIO27_PMOD_PXMOD8_SHFT 16
#define HWIO_GPIO27_PMOD_GPIO27_PMOD_PXMOD8_MASK 0x00030000
#define HWIO_GPIO27_PMOD_GPIO27_PMOD_PXMOD9_SHFT 18
#define HWIO_GPIO27_PMOD_GPIO27_PMOD_PXMOD9_MASK 0x000c0000
#define HWIO_GPIO27_PMOD_GPIO27_PMOD_PXMOD10_SHFT 20
#define HWIO_GPIO27_PMOD_GPIO27_PMOD_PXMOD10_MASK 0x00300000
#define HWIO_GPIO27_PMOD_GPIO27_PMOD_PXMOD11_SHFT 22
#define HWIO_GPIO27_PMOD_GPIO27_PMOD_PXMOD11_MASK 0x00c00000
#define HWIO_GPIO27_PMOD_GPIO27_PMOD_PXMOD12_SHFT 24
#define HWIO_GPIO27_PMOD_GPIO27_PMOD_PXMOD12_MASK 0x03000000
#define HWIO_GPIO27_PMOD_GPIO27_PMOD_PXMOD13_SHFT 26
#define HWIO_GPIO27_PMOD_GPIO27_PMOD_PXMOD13_MASK 0x0c000000
#define HWIO_GPIO27_PMOD_GPIO27_PMOD_PXMOD14_SHFT 28
#define HWIO_GPIO27_PMOD_GPIO27_PMOD_PXMOD14_MASK 0x30000000
#define HWIO_GPIO27_PMOD_GPIO27_PMOD_PXMOD15_SHFT 30
#define HWIO_GPIO27_PMOD_GPIO27_PMOD_PXMOD15_MASK 0xc0000000


//--------

#define HWIO_GPIO27_PEROUT0_ADDR  0xF0011B4C  
#define HWIO_GPIO27_PEROUT0_GPIO27_PEROUT0_OUTSEL0_SHFT 0
#define HWIO_GPIO27_PEROUT0_GPIO27_PEROUT0_OUTSEL0_MASK 0x0000000f
#define HWIO_GPIO27_PEROUT0_GPIO27_PEROUT0_OUTSEL1_SHFT 4
#define HWIO_GPIO27_PEROUT0_GPIO27_PEROUT0_OUTSEL1_MASK 0x000000f0
#define HWIO_GPIO27_PEROUT0_GPIO27_PEROUT0_OUTSEL2_SHFT 8
#define HWIO_GPIO27_PEROUT0_GPIO27_PEROUT0_OUTSEL2_MASK 0x00000f00
#define HWIO_GPIO27_PEROUT0_GPIO27_PEROUT0_OUTSEL3_SHFT 12
#define HWIO_GPIO27_PEROUT0_GPIO27_PEROUT0_OUTSEL3_MASK 0x0000f000
#define HWIO_GPIO27_PEROUT0_GPIO27_PEROUT0_OUTSEL4_SHFT 16
#define HWIO_GPIO27_PEROUT0_GPIO27_PEROUT0_OUTSEL4_MASK 0x000f0000
#define HWIO_GPIO27_PEROUT0_GPIO27_PEROUT0_OUTSEL5_SHFT 20
#define HWIO_GPIO27_PEROUT0_GPIO27_PEROUT0_OUTSEL5_MASK 0x00f00000
#define HWIO_GPIO27_PEROUT0_GPIO27_PEROUT0_OUTSEL6_SHFT 24
#define HWIO_GPIO27_PEROUT0_GPIO27_PEROUT0_OUTSEL6_MASK 0x0f000000
#define HWIO_GPIO27_PEROUT0_GPIO27_PEROUT0_OUTSEL7_SHFT 28
#define HWIO_GPIO27_PEROUT0_GPIO27_PEROUT0_OUTSEL7_MASK 0xf0000000


//--------

#define HWIO_GPIO27_PEROUT1_ADDR  0xF0011B50  
#define HWIO_GPIO27_PEROUT1_GPIO27_PEROUT1_OUTSEL8_SHFT 0
#define HWIO_GPIO27_PEROUT1_GPIO27_PEROUT1_OUTSEL8_MASK 0x0000000f
#define HWIO_GPIO27_PEROUT1_GPIO27_PEROUT1_OUTSEL9_SHFT 4
#define HWIO_GPIO27_PEROUT1_GPIO27_PEROUT1_OUTSEL9_MASK 0x000000f0
#define HWIO_GPIO27_PEROUT1_GPIO27_PEROUT1_OUTSEL10_SHFT 8
#define HWIO_GPIO27_PEROUT1_GPIO27_PEROUT1_OUTSEL10_MASK 0x00000f00
#define HWIO_GPIO27_PEROUT1_GPIO27_PEROUT1_OUTSEL11_SHFT 12
#define HWIO_GPIO27_PEROUT1_GPIO27_PEROUT1_OUTSEL11_MASK 0x0000f000
#define HWIO_GPIO27_PEROUT1_GPIO27_PEROUT1_OUTSEL12_SHFT 16
#define HWIO_GPIO27_PEROUT1_GPIO27_PEROUT1_OUTSEL12_MASK 0x000f0000
#define HWIO_GPIO27_PEROUT1_GPIO27_PEROUT1_OUTSEL13_SHFT 20
#define HWIO_GPIO27_PEROUT1_GPIO27_PEROUT1_OUTSEL13_MASK 0x00f00000
#define HWIO_GPIO27_PEROUT1_GPIO27_PEROUT1_OUTSEL14_SHFT 24
#define HWIO_GPIO27_PEROUT1_GPIO27_PEROUT1_OUTSEL14_MASK 0x0f000000
#define HWIO_GPIO27_PEROUT1_GPIO27_PEROUT1_OUTSEL15_SHFT 28
#define HWIO_GPIO27_PEROUT1_GPIO27_PEROUT1_OUTSEL15_MASK 0xf0000000


//--------

#define HWIO_GPIO27_PDR0_ADDR  0xF0011B54  
#define HWIO_GPIO27_PDR0_GPIO27_PDR0_PXPD0_SHFT 0
#define HWIO_GPIO27_PDR0_GPIO27_PDR0_PXPD0_MASK 0x00000003
#define HWIO_GPIO27_PDR0_GPIO27_PDR0_PXPD1_SHFT 4
#define HWIO_GPIO27_PDR0_GPIO27_PDR0_PXPD1_MASK 0x00000030
#define HWIO_GPIO27_PDR0_GPIO27_PDR0_PXPD2_SHFT 8
#define HWIO_GPIO27_PDR0_GPIO27_PDR0_PXPD2_MASK 0x00000300
#define HWIO_GPIO27_PDR0_GPIO27_PDR0_PXPD3_SHFT 12
#define HWIO_GPIO27_PDR0_GPIO27_PDR0_PXPD3_MASK 0x00003000
#define HWIO_GPIO27_PDR0_GPIO27_PDR0_PXPD4_SHFT 16
#define HWIO_GPIO27_PDR0_GPIO27_PDR0_PXPD4_MASK 0x00030000
#define HWIO_GPIO27_PDR0_GPIO27_PDR0_PXPD5_SHFT 20
#define HWIO_GPIO27_PDR0_GPIO27_PDR0_PXPD5_MASK 0x00300000
#define HWIO_GPIO27_PDR0_GPIO27_PDR0_PXPD6_SHFT 24
#define HWIO_GPIO27_PDR0_GPIO27_PDR0_PXPD6_MASK 0x03000000
#define HWIO_GPIO27_PDR0_GPIO27_PDR0_PXPD7_SHFT 28
#define HWIO_GPIO27_PDR0_GPIO27_PDR0_PXPD7_MASK 0x30000000


//--------

#define HWIO_GPIO27_PDR1_ADDR  0xF0011B58  
#define HWIO_GPIO27_PDR1_GPIO27_PDR1_PXPD8_SHFT 0
#define HWIO_GPIO27_PDR1_GPIO27_PDR1_PXPD8_MASK 0x00000003
#define HWIO_GPIO27_PDR1_GPIO27_PDR1_PXPD9_SHFT 4
#define HWIO_GPIO27_PDR1_GPIO27_PDR1_PXPD9_MASK 0x00000030
#define HWIO_GPIO27_PDR1_GPIO27_PDR1_PXPD10_SHFT 8
#define HWIO_GPIO27_PDR1_GPIO27_PDR1_PXPD10_MASK 0x00000300
#define HWIO_GPIO27_PDR1_GPIO27_PDR1_PXPD11_SHFT 12
#define HWIO_GPIO27_PDR1_GPIO27_PDR1_PXPD11_MASK 0x00003000
#define HWIO_GPIO27_PDR1_GPIO27_PDR1_PXPD12_SHFT 16
#define HWIO_GPIO27_PDR1_GPIO27_PDR1_PXPD12_MASK 0x00030000
#define HWIO_GPIO27_PDR1_GPIO27_PDR1_PXPD13_SHFT 20
#define HWIO_GPIO27_PDR1_GPIO27_PDR1_PXPD13_MASK 0x00300000
#define HWIO_GPIO27_PDR1_GPIO27_PDR1_PXPD14_SHFT 24
#define HWIO_GPIO27_PDR1_GPIO27_PDR1_PXPD14_MASK 0x03000000
#define HWIO_GPIO27_PDR1_GPIO27_PDR1_PXPD15_SHFT 28
#define HWIO_GPIO27_PDR1_GPIO27_PDR1_PXPD15_MASK 0x30000000


//--------

#define HWIO_GPIO27_SDE_ADDR  0xF0011B5C  
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEN0_SHFT 0
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEN0_MASK 0x00000001
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEN1_SHFT 1
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEN1_MASK 0x00000002
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEN2_SHFT 2
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEN2_MASK 0x00000004
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEN3_SHFT 3
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEN3_MASK 0x00000008
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEN4_SHFT 4
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEN4_MASK 0x00000010
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEN5_SHFT 5
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEN5_MASK 0x00000020
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEN6_SHFT 6
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEN6_MASK 0x00000040
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEN7_SHFT 7
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEN7_MASK 0x00000080
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEN8_SHFT 8
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEN8_MASK 0x00000100
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEN9_SHFT 9
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEN9_MASK 0x00000200
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEN10_SHFT 10
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEN10_MASK 0x00000400
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEN11_SHFT 11
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEN11_MASK 0x00000800
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEN12_SHFT 12
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEN12_MASK 0x00001000
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEN13_SHFT 13
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEN13_MASK 0x00002000
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEN14_SHFT 14
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEN14_MASK 0x00004000
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEN15_SHFT 15
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEN15_MASK 0x00008000
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEF0_SHFT 16
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEF0_MASK 0x00010000
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEF1_SHFT 17
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEF1_MASK 0x00020000
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEF2_SHFT 18
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEF2_MASK 0x00040000
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEF3_SHFT 19
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEF3_MASK 0x00080000
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEF4_SHFT 20
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEF4_MASK 0x00100000
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEF5_SHFT 21
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEF5_MASK 0x00200000
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEF6_SHFT 22
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEF6_MASK 0x00400000
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEF7_SHFT 23
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEF7_MASK 0x00800000
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEF8_SHFT 24
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEF8_MASK 0x01000000
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEF9_SHFT 25
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEF9_MASK 0x02000000
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEF10_SHFT 26
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEF10_MASK 0x04000000
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEF11_SHFT 27
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEF11_MASK 0x08000000
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEF12_SHFT 28
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEF12_MASK 0x10000000
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEF13_SHFT 29
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEF13_MASK 0x20000000
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEF14_SHFT 30
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEF14_MASK 0x40000000
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEF15_SHFT 31
#define HWIO_GPIO27_SDE_GPIO27_SDE_SDEF15_MASK 0x80000000


//--------

#define HWIO_GPIO27_SDCTL_ADDR  0xF0011B60  
#define HWIO_GPIO27_SDCTL_GPIO27_SDCTL_SWTRIG_SHFT 0
#define HWIO_GPIO27_SDCTL_GPIO27_SDCTL_SWTRIG_MASK 0x00000001
#define HWIO_GPIO27_SDCTL_GPIO27_SDCTL_LINKEN_SHFT 1
#define HWIO_GPIO27_SDCTL_GPIO27_SDCTL_LINKEN_MASK 0x00000002
#define HWIO_GPIO27_SDCTL_GPIO27_SDCTL_PSDEF_SHFT 2
#define HWIO_GPIO27_SDCTL_GPIO27_SDCTL_PSDEF_MASK 0x00000004


//--------

#define HWIO_GPIO27_ESR_ADDR  0xF0011B64  
#define HWIO_GPIO27_ESR_GPIO27_ESR_EN0_SHFT 0
#define HWIO_GPIO27_ESR_GPIO27_ESR_EN0_MASK 0x00000001
#define HWIO_GPIO27_ESR_GPIO27_ESR_EN1_SHFT 1
#define HWIO_GPIO27_ESR_GPIO27_ESR_EN1_MASK 0x00000002
#define HWIO_GPIO27_ESR_GPIO27_ESR_EN2_SHFT 2
#define HWIO_GPIO27_ESR_GPIO27_ESR_EN2_MASK 0x00000004
#define HWIO_GPIO27_ESR_GPIO27_ESR_EN3_SHFT 3
#define HWIO_GPIO27_ESR_GPIO27_ESR_EN3_MASK 0x00000008
#define HWIO_GPIO27_ESR_GPIO27_ESR_EN4_SHFT 4
#define HWIO_GPIO27_ESR_GPIO27_ESR_EN4_MASK 0x00000010
#define HWIO_GPIO27_ESR_GPIO27_ESR_EN5_SHFT 5
#define HWIO_GPIO27_ESR_GPIO27_ESR_EN5_MASK 0x00000020
#define HWIO_GPIO27_ESR_GPIO27_ESR_EN6_SHFT 6
#define HWIO_GPIO27_ESR_GPIO27_ESR_EN6_MASK 0x00000040
#define HWIO_GPIO27_ESR_GPIO27_ESR_EN7_SHFT 7
#define HWIO_GPIO27_ESR_GPIO27_ESR_EN7_MASK 0x00000080
#define HWIO_GPIO27_ESR_GPIO27_ESR_EN8_SHFT 8
#define HWIO_GPIO27_ESR_GPIO27_ESR_EN8_MASK 0x00000100
#define HWIO_GPIO27_ESR_GPIO27_ESR_EN9_SHFT 9
#define HWIO_GPIO27_ESR_GPIO27_ESR_EN9_MASK 0x00000200
#define HWIO_GPIO27_ESR_GPIO27_ESR_EN10_SHFT 10
#define HWIO_GPIO27_ESR_GPIO27_ESR_EN10_MASK 0x00000400
#define HWIO_GPIO27_ESR_GPIO27_ESR_EN11_SHFT 11
#define HWIO_GPIO27_ESR_GPIO27_ESR_EN11_MASK 0x00000800
#define HWIO_GPIO27_ESR_GPIO27_ESR_EN12_SHFT 12
#define HWIO_GPIO27_ESR_GPIO27_ESR_EN12_MASK 0x00001000
#define HWIO_GPIO27_ESR_GPIO27_ESR_EN13_SHFT 13
#define HWIO_GPIO27_ESR_GPIO27_ESR_EN13_MASK 0x00002000
#define HWIO_GPIO27_ESR_GPIO27_ESR_EN14_SHFT 14
#define HWIO_GPIO27_ESR_GPIO27_ESR_EN14_MASK 0x00004000
#define HWIO_GPIO27_ESR_GPIO27_ESR_EN15_SHFT 15
#define HWIO_GPIO27_ESR_GPIO27_ESR_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO27_LOCK_ADDR  0xF0011B68  
#define HWIO_GPIO27_LOCK_GPIO27_LOCK_P0LCK_SHFT 0
#define HWIO_GPIO27_LOCK_GPIO27_LOCK_P0LCK_MASK 0x00000001
#define HWIO_GPIO27_LOCK_GPIO27_LOCK_P1LCK_SHFT 1
#define HWIO_GPIO27_LOCK_GPIO27_LOCK_P1LCK_MASK 0x00000002
#define HWIO_GPIO27_LOCK_GPIO27_LOCK_P2LCK_SHFT 2
#define HWIO_GPIO27_LOCK_GPIO27_LOCK_P2LCK_MASK 0x00000004
#define HWIO_GPIO27_LOCK_GPIO27_LOCK_P3LCK_SHFT 3
#define HWIO_GPIO27_LOCK_GPIO27_LOCK_P3LCK_MASK 0x00000008
#define HWIO_GPIO27_LOCK_GPIO27_LOCK_P4LCK_SHFT 4
#define HWIO_GPIO27_LOCK_GPIO27_LOCK_P4LCK_MASK 0x00000010
#define HWIO_GPIO27_LOCK_GPIO27_LOCK_P5LCK_SHFT 5
#define HWIO_GPIO27_LOCK_GPIO27_LOCK_P5LCK_MASK 0x00000020
#define HWIO_GPIO27_LOCK_GPIO27_LOCK_P6LCK_SHFT 6
#define HWIO_GPIO27_LOCK_GPIO27_LOCK_P6LCK_MASK 0x00000040
#define HWIO_GPIO27_LOCK_GPIO27_LOCK_P7LCK_SHFT 7
#define HWIO_GPIO27_LOCK_GPIO27_LOCK_P7LCK_MASK 0x00000080
#define HWIO_GPIO27_LOCK_GPIO27_LOCK_P8LCK_SHFT 8
#define HWIO_GPIO27_LOCK_GPIO27_LOCK_P8LCK_MASK 0x00000100
#define HWIO_GPIO27_LOCK_GPIO27_LOCK_P9LCK_SHFT 9
#define HWIO_GPIO27_LOCK_GPIO27_LOCK_P9LCK_MASK 0x00000200
#define HWIO_GPIO27_LOCK_GPIO27_LOCK_P10LCK_SHFT 10
#define HWIO_GPIO27_LOCK_GPIO27_LOCK_P10LCK_MASK 0x00000400
#define HWIO_GPIO27_LOCK_GPIO27_LOCK_P11LCK_SHFT 11
#define HWIO_GPIO27_LOCK_GPIO27_LOCK_P11LCK_MASK 0x00000800
#define HWIO_GPIO27_LOCK_GPIO27_LOCK_P12LCK_SHFT 12
#define HWIO_GPIO27_LOCK_GPIO27_LOCK_P12LCK_MASK 0x00001000
#define HWIO_GPIO27_LOCK_GPIO27_LOCK_P13LCK_SHFT 13
#define HWIO_GPIO27_LOCK_GPIO27_LOCK_P13LCK_MASK 0x00002000
#define HWIO_GPIO27_LOCK_GPIO27_LOCK_P14LCK_SHFT 14
#define HWIO_GPIO27_LOCK_GPIO27_LOCK_P14LCK_MASK 0x00004000
#define HWIO_GPIO27_LOCK_GPIO27_LOCK_P15LCK_SHFT 15
#define HWIO_GPIO27_LOCK_GPIO27_LOCK_P15LCK_MASK 0x00008000
#define HWIO_GPIO27_LOCK_GPIO27_LOCK_PXLCKKEY_SHFT 16
#define HWIO_GPIO27_LOCK_GPIO27_LOCK_PXLCKKEY_MASK 0xffff0000


//--------

#define HWIO_GPIO27_SDETRMOD_ADDR  0xF0011B6C  
#define HWIO_GPIO27_SDETRMOD_GPIO27_SDETRMOD_TGSEL0_SHFT 0
#define HWIO_GPIO27_SDETRMOD_GPIO27_SDETRMOD_TGSEL0_MASK 0x00000001
#define HWIO_GPIO27_SDETRMOD_GPIO27_SDETRMOD_TGSEL1_SHFT 1
#define HWIO_GPIO27_SDETRMOD_GPIO27_SDETRMOD_TGSEL1_MASK 0x00000002
#define HWIO_GPIO27_SDETRMOD_GPIO27_SDETRMOD_TGSEL2_SHFT 2
#define HWIO_GPIO27_SDETRMOD_GPIO27_SDETRMOD_TGSEL2_MASK 0x00000004
#define HWIO_GPIO27_SDETRMOD_GPIO27_SDETRMOD_TGSEL3_SHFT 3
#define HWIO_GPIO27_SDETRMOD_GPIO27_SDETRMOD_TGSEL3_MASK 0x00000008
#define HWIO_GPIO27_SDETRMOD_GPIO27_SDETRMOD_TGSEL4_SHFT 4
#define HWIO_GPIO27_SDETRMOD_GPIO27_SDETRMOD_TGSEL4_MASK 0x00000010
#define HWIO_GPIO27_SDETRMOD_GPIO27_SDETRMOD_TGSEL5_SHFT 5
#define HWIO_GPIO27_SDETRMOD_GPIO27_SDETRMOD_TGSEL5_MASK 0x00000020
#define HWIO_GPIO27_SDETRMOD_GPIO27_SDETRMOD_TGSEL6_SHFT 6
#define HWIO_GPIO27_SDETRMOD_GPIO27_SDETRMOD_TGSEL6_MASK 0x00000040
#define HWIO_GPIO27_SDETRMOD_GPIO27_SDETRMOD_TGSEL7_SHFT 7
#define HWIO_GPIO27_SDETRMOD_GPIO27_SDETRMOD_TGSEL7_MASK 0x00000080
#define HWIO_GPIO27_SDETRMOD_GPIO27_SDETRMOD_TGSEL8_SHFT 8
#define HWIO_GPIO27_SDETRMOD_GPIO27_SDETRMOD_TGSEL8_MASK 0x00000100
#define HWIO_GPIO27_SDETRMOD_GPIO27_SDETRMOD_TGSEL9_SHFT 9
#define HWIO_GPIO27_SDETRMOD_GPIO27_SDETRMOD_TGSEL9_MASK 0x00000200
#define HWIO_GPIO27_SDETRMOD_GPIO27_SDETRMOD_TGSEL10_SHFT 10
#define HWIO_GPIO27_SDETRMOD_GPIO27_SDETRMOD_TGSEL10_MASK 0x00000400
#define HWIO_GPIO27_SDETRMOD_GPIO27_SDETRMOD_TGSEL11_SHFT 11
#define HWIO_GPIO27_SDETRMOD_GPIO27_SDETRMOD_TGSEL11_MASK 0x00000800
#define HWIO_GPIO27_SDETRMOD_GPIO27_SDETRMOD_TGSEL12_SHFT 12
#define HWIO_GPIO27_SDETRMOD_GPIO27_SDETRMOD_TGSEL12_MASK 0x00001000
#define HWIO_GPIO27_SDETRMOD_GPIO27_SDETRMOD_TGSEL13_SHFT 13
#define HWIO_GPIO27_SDETRMOD_GPIO27_SDETRMOD_TGSEL13_MASK 0x00002000
#define HWIO_GPIO27_SDETRMOD_GPIO27_SDETRMOD_TGSEL14_SHFT 14
#define HWIO_GPIO27_SDETRMOD_GPIO27_SDETRMOD_TGSEL14_MASK 0x00004000
#define HWIO_GPIO27_SDETRMOD_GPIO27_SDETRMOD_TGSEL15_SHFT 15
#define HWIO_GPIO27_SDETRMOD_GPIO27_SDETRMOD_TGSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO27_PCSR_ADDR  0xF0011B70  
#define HWIO_GPIO27_PCSR_GPIO27_PCSR_SEL0_SHFT 0
#define HWIO_GPIO27_PCSR_GPIO27_PCSR_SEL0_MASK 0x00000001
#define HWIO_GPIO27_PCSR_GPIO27_PCSR_SEL1_SHFT 1
#define HWIO_GPIO27_PCSR_GPIO27_PCSR_SEL1_MASK 0x00000002
#define HWIO_GPIO27_PCSR_GPIO27_PCSR_SEL2_SHFT 2
#define HWIO_GPIO27_PCSR_GPIO27_PCSR_SEL2_MASK 0x00000004
#define HWIO_GPIO27_PCSR_GPIO27_PCSR_SEL3_SHFT 3
#define HWIO_GPIO27_PCSR_GPIO27_PCSR_SEL3_MASK 0x00000008
#define HWIO_GPIO27_PCSR_GPIO27_PCSR_SEL4_SHFT 4
#define HWIO_GPIO27_PCSR_GPIO27_PCSR_SEL4_MASK 0x00000010
#define HWIO_GPIO27_PCSR_GPIO27_PCSR_SEL5_SHFT 5
#define HWIO_GPIO27_PCSR_GPIO27_PCSR_SEL5_MASK 0x00000020
#define HWIO_GPIO27_PCSR_GPIO27_PCSR_SEL6_SHFT 6
#define HWIO_GPIO27_PCSR_GPIO27_PCSR_SEL6_MASK 0x00000040
#define HWIO_GPIO27_PCSR_GPIO27_PCSR_SEL7_SHFT 7
#define HWIO_GPIO27_PCSR_GPIO27_PCSR_SEL7_MASK 0x00000080
#define HWIO_GPIO27_PCSR_GPIO27_PCSR_SEL8_SHFT 8
#define HWIO_GPIO27_PCSR_GPIO27_PCSR_SEL8_MASK 0x00000100
#define HWIO_GPIO27_PCSR_GPIO27_PCSR_SEL9_SHFT 9
#define HWIO_GPIO27_PCSR_GPIO27_PCSR_SEL9_MASK 0x00000200
#define HWIO_GPIO27_PCSR_GPIO27_PCSR_SEL10_SHFT 10
#define HWIO_GPIO27_PCSR_GPIO27_PCSR_SEL10_MASK 0x00000400
#define HWIO_GPIO27_PCSR_GPIO27_PCSR_SEL11_SHFT 11
#define HWIO_GPIO27_PCSR_GPIO27_PCSR_SEL11_MASK 0x00000800
#define HWIO_GPIO27_PCSR_GPIO27_PCSR_SEL12_SHFT 12
#define HWIO_GPIO27_PCSR_GPIO27_PCSR_SEL12_MASK 0x00001000
#define HWIO_GPIO27_PCSR_GPIO27_PCSR_SEL13_SHFT 13
#define HWIO_GPIO27_PCSR_GPIO27_PCSR_SEL13_MASK 0x00002000
#define HWIO_GPIO27_PCSR_GPIO27_PCSR_SEL14_SHFT 14
#define HWIO_GPIO27_PCSR_GPIO27_PCSR_SEL14_MASK 0x00004000
#define HWIO_GPIO27_PCSR_GPIO27_PCSR_SEL15_SHFT 15
#define HWIO_GPIO27_PCSR_GPIO27_PCSR_SEL15_MASK 0x00008000


//--------

#define HWIO_GPIO27_INEN_ADDR  0xF0011B74  
#define HWIO_GPIO27_INEN_GPIO27_INEN_EN0_SHFT 0
#define HWIO_GPIO27_INEN_GPIO27_INEN_EN0_MASK 0x00000001
#define HWIO_GPIO27_INEN_GPIO27_INEN_EN1_SHFT 1
#define HWIO_GPIO27_INEN_GPIO27_INEN_EN1_MASK 0x00000002
#define HWIO_GPIO27_INEN_GPIO27_INEN_EN2_SHFT 2
#define HWIO_GPIO27_INEN_GPIO27_INEN_EN2_MASK 0x00000004
#define HWIO_GPIO27_INEN_GPIO27_INEN_EN3_SHFT 3
#define HWIO_GPIO27_INEN_GPIO27_INEN_EN3_MASK 0x00000008
#define HWIO_GPIO27_INEN_GPIO27_INEN_EN4_SHFT 4
#define HWIO_GPIO27_INEN_GPIO27_INEN_EN4_MASK 0x00000010
#define HWIO_GPIO27_INEN_GPIO27_INEN_EN5_SHFT 5
#define HWIO_GPIO27_INEN_GPIO27_INEN_EN5_MASK 0x00000020
#define HWIO_GPIO27_INEN_GPIO27_INEN_EN6_SHFT 6
#define HWIO_GPIO27_INEN_GPIO27_INEN_EN6_MASK 0x00000040
#define HWIO_GPIO27_INEN_GPIO27_INEN_EN7_SHFT 7
#define HWIO_GPIO27_INEN_GPIO27_INEN_EN7_MASK 0x00000080
#define HWIO_GPIO27_INEN_GPIO27_INEN_EN8_SHFT 8
#define HWIO_GPIO27_INEN_GPIO27_INEN_EN8_MASK 0x00000100
#define HWIO_GPIO27_INEN_GPIO27_INEN_EN9_SHFT 9
#define HWIO_GPIO27_INEN_GPIO27_INEN_EN9_MASK 0x00000200
#define HWIO_GPIO27_INEN_GPIO27_INEN_EN10_SHFT 10
#define HWIO_GPIO27_INEN_GPIO27_INEN_EN10_MASK 0x00000400
#define HWIO_GPIO27_INEN_GPIO27_INEN_EN11_SHFT 11
#define HWIO_GPIO27_INEN_GPIO27_INEN_EN11_MASK 0x00000800
#define HWIO_GPIO27_INEN_GPIO27_INEN_EN12_SHFT 12
#define HWIO_GPIO27_INEN_GPIO27_INEN_EN12_MASK 0x00001000
#define HWIO_GPIO27_INEN_GPIO27_INEN_EN13_SHFT 13
#define HWIO_GPIO27_INEN_GPIO27_INEN_EN13_MASK 0x00002000
#define HWIO_GPIO27_INEN_GPIO27_INEN_EN14_SHFT 14
#define HWIO_GPIO27_INEN_GPIO27_INEN_EN14_MASK 0x00004000
#define HWIO_GPIO27_INEN_GPIO27_INEN_EN15_SHFT 15
#define HWIO_GPIO27_INEN_GPIO27_INEN_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO27_PUDRST_ADDR  0xF0011B78  
#define HWIO_GPIO27_PUDRST_GPIO27_PUDRST_PDSEL0_SHFT 0
#define HWIO_GPIO27_PUDRST_GPIO27_PUDRST_PDSEL0_MASK 0x00000001
#define HWIO_GPIO27_PUDRST_GPIO27_PUDRST_PDSEL1_SHFT 1
#define HWIO_GPIO27_PUDRST_GPIO27_PUDRST_PDSEL1_MASK 0x00000002
#define HWIO_GPIO27_PUDRST_GPIO27_PUDRST_PDSEL2_SHFT 2
#define HWIO_GPIO27_PUDRST_GPIO27_PUDRST_PDSEL2_MASK 0x00000004
#define HWIO_GPIO27_PUDRST_GPIO27_PUDRST_PDSEL3_SHFT 3
#define HWIO_GPIO27_PUDRST_GPIO27_PUDRST_PDSEL3_MASK 0x00000008
#define HWIO_GPIO27_PUDRST_GPIO27_PUDRST_PDSEL4_SHFT 4
#define HWIO_GPIO27_PUDRST_GPIO27_PUDRST_PDSEL4_MASK 0x00000010
#define HWIO_GPIO27_PUDRST_GPIO27_PUDRST_PDSEL5_SHFT 5
#define HWIO_GPIO27_PUDRST_GPIO27_PUDRST_PDSEL5_MASK 0x00000020
#define HWIO_GPIO27_PUDRST_GPIO27_PUDRST_PDSEL6_SHFT 6
#define HWIO_GPIO27_PUDRST_GPIO27_PUDRST_PDSEL6_MASK 0x00000040
#define HWIO_GPIO27_PUDRST_GPIO27_PUDRST_PDSEL7_SHFT 7
#define HWIO_GPIO27_PUDRST_GPIO27_PUDRST_PDSEL7_MASK 0x00000080
#define HWIO_GPIO27_PUDRST_GPIO27_PUDRST_PDSEL8_SHFT 8
#define HWIO_GPIO27_PUDRST_GPIO27_PUDRST_PDSEL8_MASK 0x00000100
#define HWIO_GPIO27_PUDRST_GPIO27_PUDRST_PDSEL9_SHFT 9
#define HWIO_GPIO27_PUDRST_GPIO27_PUDRST_PDSEL9_MASK 0x00000200
#define HWIO_GPIO27_PUDRST_GPIO27_PUDRST_PDSEL10_SHFT 10
#define HWIO_GPIO27_PUDRST_GPIO27_PUDRST_PDSEL10_MASK 0x00000400
#define HWIO_GPIO27_PUDRST_GPIO27_PUDRST_PDSEL11_SHFT 11
#define HWIO_GPIO27_PUDRST_GPIO27_PUDRST_PDSEL11_MASK 0x00000800
#define HWIO_GPIO27_PUDRST_GPIO27_PUDRST_PDSEL12_SHFT 12
#define HWIO_GPIO27_PUDRST_GPIO27_PUDRST_PDSEL12_MASK 0x00001000
#define HWIO_GPIO27_PUDRST_GPIO27_PUDRST_PDSEL13_SHFT 13
#define HWIO_GPIO27_PUDRST_GPIO27_PUDRST_PDSEL13_MASK 0x00002000
#define HWIO_GPIO27_PUDRST_GPIO27_PUDRST_PDSEL14_SHFT 14
#define HWIO_GPIO27_PUDRST_GPIO27_PUDRST_PDSEL14_MASK 0x00004000
#define HWIO_GPIO27_PUDRST_GPIO27_PUDRST_PDSEL15_SHFT 15
#define HWIO_GPIO27_PUDRST_GPIO27_PUDRST_PDSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO28_INFO_ADDR  0xF0011C00  
#define HWIO_GPIO28_INFO_GPIO28_INFO_MODREV_SHFT 0
#define HWIO_GPIO28_INFO_GPIO28_INFO_MODREV_MASK 0x000000ff
#define HWIO_GPIO28_INFO_GPIO28_INFO_MODTYPE_SHFT 8
#define HWIO_GPIO28_INFO_GPIO28_INFO_MODTYPE_MASK 0x0000ff00
#define HWIO_GPIO28_INFO_GPIO28_INFO_MODNUMBER_SHFT 16
#define HWIO_GPIO28_INFO_GPIO28_INFO_MODNUMBER_MASK 0xffff0000


//--------

#define HWIO_GPIO28_ACES0_ADDR  0xF0011C04  
#define HWIO_GPIO28_ACES0_GPIO28_ACES0_EN0_SHFT 0
#define HWIO_GPIO28_ACES0_GPIO28_ACES0_EN0_MASK 0x00000001
#define HWIO_GPIO28_ACES0_GPIO28_ACES0_EN1_SHFT 1
#define HWIO_GPIO28_ACES0_GPIO28_ACES0_EN1_MASK 0x00000002
#define HWIO_GPIO28_ACES0_GPIO28_ACES0_EN2_SHFT 2
#define HWIO_GPIO28_ACES0_GPIO28_ACES0_EN2_MASK 0x00000004
#define HWIO_GPIO28_ACES0_GPIO28_ACES0_EN3_SHFT 3
#define HWIO_GPIO28_ACES0_GPIO28_ACES0_EN3_MASK 0x00000008
#define HWIO_GPIO28_ACES0_GPIO28_ACES0_EN4_SHFT 4
#define HWIO_GPIO28_ACES0_GPIO28_ACES0_EN4_MASK 0x00000010
#define HWIO_GPIO28_ACES0_GPIO28_ACES0_EN5_SHFT 5
#define HWIO_GPIO28_ACES0_GPIO28_ACES0_EN5_MASK 0x00000020
#define HWIO_GPIO28_ACES0_GPIO28_ACES0_EN6_SHFT 6
#define HWIO_GPIO28_ACES0_GPIO28_ACES0_EN6_MASK 0x00000040
#define HWIO_GPIO28_ACES0_GPIO28_ACES0_EN7_SHFT 7
#define HWIO_GPIO28_ACES0_GPIO28_ACES0_EN7_MASK 0x00000080
#define HWIO_GPIO28_ACES0_GPIO28_ACES0_EN8_SHFT 8
#define HWIO_GPIO28_ACES0_GPIO28_ACES0_EN8_MASK 0x00000100
#define HWIO_GPIO28_ACES0_GPIO28_ACES0_EN9_SHFT 9
#define HWIO_GPIO28_ACES0_GPIO28_ACES0_EN9_MASK 0x00000200
#define HWIO_GPIO28_ACES0_GPIO28_ACES0_EN10_SHFT 10
#define HWIO_GPIO28_ACES0_GPIO28_ACES0_EN10_MASK 0x00000400
#define HWIO_GPIO28_ACES0_GPIO28_ACES0_EN11_SHFT 11
#define HWIO_GPIO28_ACES0_GPIO28_ACES0_EN11_MASK 0x00000800
#define HWIO_GPIO28_ACES0_GPIO28_ACES0_EN12_SHFT 12
#define HWIO_GPIO28_ACES0_GPIO28_ACES0_EN12_MASK 0x00001000
#define HWIO_GPIO28_ACES0_GPIO28_ACES0_EN13_SHFT 13
#define HWIO_GPIO28_ACES0_GPIO28_ACES0_EN13_MASK 0x00002000
#define HWIO_GPIO28_ACES0_GPIO28_ACES0_EN14_SHFT 14
#define HWIO_GPIO28_ACES0_GPIO28_ACES0_EN14_MASK 0x00004000
#define HWIO_GPIO28_ACES0_GPIO28_ACES0_EN15_SHFT 15
#define HWIO_GPIO28_ACES0_GPIO28_ACES0_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO28_ACES1_ADDR  0xF0011C08  


//--------

#define HWIO_GPIO28_PIR_ADDR  0xF0011C0C  
#define HWIO_GPIO28_PIR_GPIO28_PIR_PXPIR0_SHFT 0
#define HWIO_GPIO28_PIR_GPIO28_PIR_PXPIR0_MASK 0x00000001
#define HWIO_GPIO28_PIR_GPIO28_PIR_PXPIR1_SHFT 1
#define HWIO_GPIO28_PIR_GPIO28_PIR_PXPIR1_MASK 0x00000002
#define HWIO_GPIO28_PIR_GPIO28_PIR_PXPIR2_SHFT 2
#define HWIO_GPIO28_PIR_GPIO28_PIR_PXPIR2_MASK 0x00000004
#define HWIO_GPIO28_PIR_GPIO28_PIR_PXPIR3_SHFT 3
#define HWIO_GPIO28_PIR_GPIO28_PIR_PXPIR3_MASK 0x00000008
#define HWIO_GPIO28_PIR_GPIO28_PIR_PXPIR4_SHFT 4
#define HWIO_GPIO28_PIR_GPIO28_PIR_PXPIR4_MASK 0x00000010
#define HWIO_GPIO28_PIR_GPIO28_PIR_PXPIR5_SHFT 5
#define HWIO_GPIO28_PIR_GPIO28_PIR_PXPIR5_MASK 0x00000020
#define HWIO_GPIO28_PIR_GPIO28_PIR_PXPIR6_SHFT 6
#define HWIO_GPIO28_PIR_GPIO28_PIR_PXPIR6_MASK 0x00000040
#define HWIO_GPIO28_PIR_GPIO28_PIR_PXPIR7_SHFT 7
#define HWIO_GPIO28_PIR_GPIO28_PIR_PXPIR7_MASK 0x00000080
#define HWIO_GPIO28_PIR_GPIO28_PIR_PXPIR8_SHFT 8
#define HWIO_GPIO28_PIR_GPIO28_PIR_PXPIR8_MASK 0x00000100
#define HWIO_GPIO28_PIR_GPIO28_PIR_PXPIR9_SHFT 9
#define HWIO_GPIO28_PIR_GPIO28_PIR_PXPIR9_MASK 0x00000200
#define HWIO_GPIO28_PIR_GPIO28_PIR_PXPIR10_SHFT 10
#define HWIO_GPIO28_PIR_GPIO28_PIR_PXPIR10_MASK 0x00000400
#define HWIO_GPIO28_PIR_GPIO28_PIR_PXPIR11_SHFT 11
#define HWIO_GPIO28_PIR_GPIO28_PIR_PXPIR11_MASK 0x00000800
#define HWIO_GPIO28_PIR_GPIO28_PIR_PXPIR12_SHFT 12
#define HWIO_GPIO28_PIR_GPIO28_PIR_PXPIR12_MASK 0x00001000
#define HWIO_GPIO28_PIR_GPIO28_PIR_PXPIR13_SHFT 13
#define HWIO_GPIO28_PIR_GPIO28_PIR_PXPIR13_MASK 0x00002000
#define HWIO_GPIO28_PIR_GPIO28_PIR_PXPIR14_SHFT 14
#define HWIO_GPIO28_PIR_GPIO28_PIR_PXPIR14_MASK 0x00004000
#define HWIO_GPIO28_PIR_GPIO28_PIR_PXPIR15_SHFT 15
#define HWIO_GPIO28_PIR_GPIO28_PIR_PXPIR15_MASK 0x00008000


//--------

#define HWIO_GPIO28_POR_ADDR  0xF0011C10  
#define HWIO_GPIO28_POR_GPIO28_POR_PXPOR0_SHFT 0
#define HWIO_GPIO28_POR_GPIO28_POR_PXPOR0_MASK 0x00000001
#define HWIO_GPIO28_POR_GPIO28_POR_PXPOR1_SHFT 1
#define HWIO_GPIO28_POR_GPIO28_POR_PXPOR1_MASK 0x00000002
#define HWIO_GPIO28_POR_GPIO28_POR_PXPOR2_SHFT 2
#define HWIO_GPIO28_POR_GPIO28_POR_PXPOR2_MASK 0x00000004
#define HWIO_GPIO28_POR_GPIO28_POR_PXPOR3_SHFT 3
#define HWIO_GPIO28_POR_GPIO28_POR_PXPOR3_MASK 0x00000008
#define HWIO_GPIO28_POR_GPIO28_POR_PXPOR4_SHFT 4
#define HWIO_GPIO28_POR_GPIO28_POR_PXPOR4_MASK 0x00000010
#define HWIO_GPIO28_POR_GPIO28_POR_PXPOR5_SHFT 5
#define HWIO_GPIO28_POR_GPIO28_POR_PXPOR5_MASK 0x00000020
#define HWIO_GPIO28_POR_GPIO28_POR_PXPOR6_SHFT 6
#define HWIO_GPIO28_POR_GPIO28_POR_PXPOR6_MASK 0x00000040
#define HWIO_GPIO28_POR_GPIO28_POR_PXPOR7_SHFT 7
#define HWIO_GPIO28_POR_GPIO28_POR_PXPOR7_MASK 0x00000080
#define HWIO_GPIO28_POR_GPIO28_POR_PXPOR8_SHFT 8
#define HWIO_GPIO28_POR_GPIO28_POR_PXPOR8_MASK 0x00000100
#define HWIO_GPIO28_POR_GPIO28_POR_PXPOR9_SHFT 9
#define HWIO_GPIO28_POR_GPIO28_POR_PXPOR9_MASK 0x00000200
#define HWIO_GPIO28_POR_GPIO28_POR_PXPOR10_SHFT 10
#define HWIO_GPIO28_POR_GPIO28_POR_PXPOR10_MASK 0x00000400
#define HWIO_GPIO28_POR_GPIO28_POR_PXPOR11_SHFT 11
#define HWIO_GPIO28_POR_GPIO28_POR_PXPOR11_MASK 0x00000800
#define HWIO_GPIO28_POR_GPIO28_POR_PXPOR12_SHFT 12
#define HWIO_GPIO28_POR_GPIO28_POR_PXPOR12_MASK 0x00001000
#define HWIO_GPIO28_POR_GPIO28_POR_PXPOR13_SHFT 13
#define HWIO_GPIO28_POR_GPIO28_POR_PXPOR13_MASK 0x00002000
#define HWIO_GPIO28_POR_GPIO28_POR_PXPOR14_SHFT 14
#define HWIO_GPIO28_POR_GPIO28_POR_PXPOR14_MASK 0x00004000
#define HWIO_GPIO28_POR_GPIO28_POR_PXPOR15_SHFT 15
#define HWIO_GPIO28_POR_GPIO28_POR_PXPOR15_MASK 0x00008000


//--------

#define HWIO_GPIO28_POSCR_ADDR  0xF0011C14  
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PS0_SHFT 0
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PS0_MASK 0x00000001
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PS1_SHFT 1
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PS1_MASK 0x00000002
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PS2_SHFT 2
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PS2_MASK 0x00000004
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PS3_SHFT 3
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PS3_MASK 0x00000008
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PS4_SHFT 4
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PS4_MASK 0x00000010
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PS5_SHFT 5
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PS5_MASK 0x00000020
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PS6_SHFT 6
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PS6_MASK 0x00000040
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PS7_SHFT 7
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PS7_MASK 0x00000080
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PS8_SHFT 8
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PS8_MASK 0x00000100
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PS9_SHFT 9
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PS9_MASK 0x00000200
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PS10_SHFT 10
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PS10_MASK 0x00000400
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PS11_SHFT 11
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PS11_MASK 0x00000800
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PS12_SHFT 12
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PS12_MASK 0x00001000
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PS13_SHFT 13
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PS13_MASK 0x00002000
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PS14_SHFT 14
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PS14_MASK 0x00004000
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PS15_SHFT 15
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PS15_MASK 0x00008000
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PC0_SHFT 16
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PC0_MASK 0x00010000
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PC1_SHFT 17
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PC1_MASK 0x00020000
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PC2_SHFT 18
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PC2_MASK 0x00040000
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PC3_SHFT 19
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PC3_MASK 0x00080000
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PC4_SHFT 20
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PC4_MASK 0x00100000
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PC5_SHFT 21
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PC5_MASK 0x00200000
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PC6_SHFT 22
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PC6_MASK 0x00400000
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PC7_SHFT 23
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PC7_MASK 0x00800000
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PC8_SHFT 24
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PC8_MASK 0x01000000
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PC9_SHFT 25
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PC9_MASK 0x02000000
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PC10_SHFT 26
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PC10_MASK 0x04000000
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PC11_SHFT 27
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PC11_MASK 0x08000000
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PC12_SHFT 28
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PC12_MASK 0x10000000
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PC13_SHFT 29
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PC13_MASK 0x20000000
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PC14_SHFT 30
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PC14_MASK 0x40000000
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PC15_SHFT 31
#define HWIO_GPIO28_POSCR_GPIO28_POSCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO28_POSR_ADDR  0xF0011C18  
#define HWIO_GPIO28_POSR_GPIO28_POSR_PS0_SHFT 0
#define HWIO_GPIO28_POSR_GPIO28_POSR_PS0_MASK 0x00000001
#define HWIO_GPIO28_POSR_GPIO28_POSR_PS1_SHFT 1
#define HWIO_GPIO28_POSR_GPIO28_POSR_PS1_MASK 0x00000002
#define HWIO_GPIO28_POSR_GPIO28_POSR_PS2_SHFT 2
#define HWIO_GPIO28_POSR_GPIO28_POSR_PS2_MASK 0x00000004
#define HWIO_GPIO28_POSR_GPIO28_POSR_PS3_SHFT 3
#define HWIO_GPIO28_POSR_GPIO28_POSR_PS3_MASK 0x00000008
#define HWIO_GPIO28_POSR_GPIO28_POSR_PS4_SHFT 4
#define HWIO_GPIO28_POSR_GPIO28_POSR_PS4_MASK 0x00000010
#define HWIO_GPIO28_POSR_GPIO28_POSR_PS5_SHFT 5
#define HWIO_GPIO28_POSR_GPIO28_POSR_PS5_MASK 0x00000020
#define HWIO_GPIO28_POSR_GPIO28_POSR_PS6_SHFT 6
#define HWIO_GPIO28_POSR_GPIO28_POSR_PS6_MASK 0x00000040
#define HWIO_GPIO28_POSR_GPIO28_POSR_PS7_SHFT 7
#define HWIO_GPIO28_POSR_GPIO28_POSR_PS7_MASK 0x00000080
#define HWIO_GPIO28_POSR_GPIO28_POSR_PS8_SHFT 8
#define HWIO_GPIO28_POSR_GPIO28_POSR_PS8_MASK 0x00000100
#define HWIO_GPIO28_POSR_GPIO28_POSR_PS9_SHFT 9
#define HWIO_GPIO28_POSR_GPIO28_POSR_PS9_MASK 0x00000200
#define HWIO_GPIO28_POSR_GPIO28_POSR_PS10_SHFT 10
#define HWIO_GPIO28_POSR_GPIO28_POSR_PS10_MASK 0x00000400
#define HWIO_GPIO28_POSR_GPIO28_POSR_PS11_SHFT 11
#define HWIO_GPIO28_POSR_GPIO28_POSR_PS11_MASK 0x00000800
#define HWIO_GPIO28_POSR_GPIO28_POSR_PS12_SHFT 12
#define HWIO_GPIO28_POSR_GPIO28_POSR_PS12_MASK 0x00001000
#define HWIO_GPIO28_POSR_GPIO28_POSR_PS13_SHFT 13
#define HWIO_GPIO28_POSR_GPIO28_POSR_PS13_MASK 0x00002000
#define HWIO_GPIO28_POSR_GPIO28_POSR_PS14_SHFT 14
#define HWIO_GPIO28_POSR_GPIO28_POSR_PS14_MASK 0x00004000
#define HWIO_GPIO28_POSR_GPIO28_POSR_PS15_SHFT 15
#define HWIO_GPIO28_POSR_GPIO28_POSR_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO28_POSR0_ADDR  0xF0011C1C  
#define HWIO_GPIO28_POSR0_GPIO28_POSR0_PS0_SHFT 0
#define HWIO_GPIO28_POSR0_GPIO28_POSR0_PS0_MASK 0x00000001
#define HWIO_GPIO28_POSR0_GPIO28_POSR0_PS1_SHFT 1
#define HWIO_GPIO28_POSR0_GPIO28_POSR0_PS1_MASK 0x00000002
#define HWIO_GPIO28_POSR0_GPIO28_POSR0_PS2_SHFT 2
#define HWIO_GPIO28_POSR0_GPIO28_POSR0_PS2_MASK 0x00000004
#define HWIO_GPIO28_POSR0_GPIO28_POSR0_PS3_SHFT 3
#define HWIO_GPIO28_POSR0_GPIO28_POSR0_PS3_MASK 0x00000008


//--------

#define HWIO_GPIO28_POSR4_ADDR  0xF0011C20  
#define HWIO_GPIO28_POSR4_GPIO28_POSR4_PS4_SHFT 4
#define HWIO_GPIO28_POSR4_GPIO28_POSR4_PS4_MASK 0x00000010
#define HWIO_GPIO28_POSR4_GPIO28_POSR4_PS5_SHFT 5
#define HWIO_GPIO28_POSR4_GPIO28_POSR4_PS5_MASK 0x00000020
#define HWIO_GPIO28_POSR4_GPIO28_POSR4_PS6_SHFT 6
#define HWIO_GPIO28_POSR4_GPIO28_POSR4_PS6_MASK 0x00000040
#define HWIO_GPIO28_POSR4_GPIO28_POSR4_PS7_SHFT 7
#define HWIO_GPIO28_POSR4_GPIO28_POSR4_PS7_MASK 0x00000080


//--------

#define HWIO_GPIO28_POSR8_ADDR  0xF0011C24  
#define HWIO_GPIO28_POSR8_GPIO28_POSR8_PS8_SHFT 8
#define HWIO_GPIO28_POSR8_GPIO28_POSR8_PS8_MASK 0x00000100
#define HWIO_GPIO28_POSR8_GPIO28_POSR8_PS9_SHFT 9
#define HWIO_GPIO28_POSR8_GPIO28_POSR8_PS9_MASK 0x00000200
#define HWIO_GPIO28_POSR8_GPIO28_POSR8_PS10_SHFT 10
#define HWIO_GPIO28_POSR8_GPIO28_POSR8_PS10_MASK 0x00000400
#define HWIO_GPIO28_POSR8_GPIO28_POSR8_PS11_SHFT 11
#define HWIO_GPIO28_POSR8_GPIO28_POSR8_PS11_MASK 0x00000800


//--------

#define HWIO_GPIO28_POSR12_ADDR  0xF0011C28  
#define HWIO_GPIO28_POSR12_GPIO28_POSR12_PS12_SHFT 12
#define HWIO_GPIO28_POSR12_GPIO28_POSR12_PS12_MASK 0x00001000
#define HWIO_GPIO28_POSR12_GPIO28_POSR12_PS13_SHFT 13
#define HWIO_GPIO28_POSR12_GPIO28_POSR12_PS13_MASK 0x00002000
#define HWIO_GPIO28_POSR12_GPIO28_POSR12_PS14_SHFT 14
#define HWIO_GPIO28_POSR12_GPIO28_POSR12_PS14_MASK 0x00004000
#define HWIO_GPIO28_POSR12_GPIO28_POSR12_PS15_SHFT 15
#define HWIO_GPIO28_POSR12_GPIO28_POSR12_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO28_POCR_ADDR  0xF0011C2C  
#define HWIO_GPIO28_POCR_GPIO28_POCR_PC0_SHFT 16
#define HWIO_GPIO28_POCR_GPIO28_POCR_PC0_MASK 0x00010000
#define HWIO_GPIO28_POCR_GPIO28_POCR_PC1_SHFT 17
#define HWIO_GPIO28_POCR_GPIO28_POCR_PC1_MASK 0x00020000
#define HWIO_GPIO28_POCR_GPIO28_POCR_PC2_SHFT 18
#define HWIO_GPIO28_POCR_GPIO28_POCR_PC2_MASK 0x00040000
#define HWIO_GPIO28_POCR_GPIO28_POCR_PC3_SHFT 19
#define HWIO_GPIO28_POCR_GPIO28_POCR_PC3_MASK 0x00080000
#define HWIO_GPIO28_POCR_GPIO28_POCR_PC4_SHFT 20
#define HWIO_GPIO28_POCR_GPIO28_POCR_PC4_MASK 0x00100000
#define HWIO_GPIO28_POCR_GPIO28_POCR_PC5_SHFT 21
#define HWIO_GPIO28_POCR_GPIO28_POCR_PC5_MASK 0x00200000
#define HWIO_GPIO28_POCR_GPIO28_POCR_PC6_SHFT 22
#define HWIO_GPIO28_POCR_GPIO28_POCR_PC6_MASK 0x00400000
#define HWIO_GPIO28_POCR_GPIO28_POCR_PC7_SHFT 23
#define HWIO_GPIO28_POCR_GPIO28_POCR_PC7_MASK 0x00800000
#define HWIO_GPIO28_POCR_GPIO28_POCR_PC8_SHFT 24
#define HWIO_GPIO28_POCR_GPIO28_POCR_PC8_MASK 0x01000000
#define HWIO_GPIO28_POCR_GPIO28_POCR_PC9_SHFT 25
#define HWIO_GPIO28_POCR_GPIO28_POCR_PC9_MASK 0x02000000
#define HWIO_GPIO28_POCR_GPIO28_POCR_PC10_SHFT 26
#define HWIO_GPIO28_POCR_GPIO28_POCR_PC10_MASK 0x04000000
#define HWIO_GPIO28_POCR_GPIO28_POCR_PC11_SHFT 27
#define HWIO_GPIO28_POCR_GPIO28_POCR_PC11_MASK 0x08000000
#define HWIO_GPIO28_POCR_GPIO28_POCR_PC12_SHFT 28
#define HWIO_GPIO28_POCR_GPIO28_POCR_PC12_MASK 0x10000000
#define HWIO_GPIO28_POCR_GPIO28_POCR_PC13_SHFT 29
#define HWIO_GPIO28_POCR_GPIO28_POCR_PC13_MASK 0x20000000
#define HWIO_GPIO28_POCR_GPIO28_POCR_PC14_SHFT 30
#define HWIO_GPIO28_POCR_GPIO28_POCR_PC14_MASK 0x40000000
#define HWIO_GPIO28_POCR_GPIO28_POCR_PC15_SHFT 31
#define HWIO_GPIO28_POCR_GPIO28_POCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO28_POCR0_ADDR  0xF0011C30  
#define HWIO_GPIO28_POCR0_GPIO28_POCR0_PC0_SHFT 16
#define HWIO_GPIO28_POCR0_GPIO28_POCR0_PC0_MASK 0x00010000
#define HWIO_GPIO28_POCR0_GPIO28_POCR0_PC1_SHFT 17
#define HWIO_GPIO28_POCR0_GPIO28_POCR0_PC1_MASK 0x00020000
#define HWIO_GPIO28_POCR0_GPIO28_POCR0_PC2_SHFT 18
#define HWIO_GPIO28_POCR0_GPIO28_POCR0_PC2_MASK 0x00040000
#define HWIO_GPIO28_POCR0_GPIO28_POCR0_PC3_SHFT 19
#define HWIO_GPIO28_POCR0_GPIO28_POCR0_PC3_MASK 0x00080000


//--------

#define HWIO_GPIO28_POCR4_ADDR  0xF0011C34  
#define HWIO_GPIO28_POCR4_GPIO28_POCR4_PC4_SHFT 20
#define HWIO_GPIO28_POCR4_GPIO28_POCR4_PC4_MASK 0x00100000
#define HWIO_GPIO28_POCR4_GPIO28_POCR4_PC5_SHFT 21
#define HWIO_GPIO28_POCR4_GPIO28_POCR4_PC5_MASK 0x00200000
#define HWIO_GPIO28_POCR4_GPIO28_POCR4_PC6_SHFT 22
#define HWIO_GPIO28_POCR4_GPIO28_POCR4_PC6_MASK 0x00400000
#define HWIO_GPIO28_POCR4_GPIO28_POCR4_PC7_SHFT 23
#define HWIO_GPIO28_POCR4_GPIO28_POCR4_PC7_MASK 0x00800000


//--------

#define HWIO_GPIO28_POCR8_ADDR  0xF0011C38  
#define HWIO_GPIO28_POCR8_GPIO28_POCR8_PC8_SHFT 24
#define HWIO_GPIO28_POCR8_GPIO28_POCR8_PC8_MASK 0x01000000
#define HWIO_GPIO28_POCR8_GPIO28_POCR8_PC9_SHFT 25
#define HWIO_GPIO28_POCR8_GPIO28_POCR8_PC9_MASK 0x02000000
#define HWIO_GPIO28_POCR8_GPIO28_POCR8_PC10_SHFT 26
#define HWIO_GPIO28_POCR8_GPIO28_POCR8_PC10_MASK 0x04000000
#define HWIO_GPIO28_POCR8_GPIO28_POCR8_PC11_SHFT 27
#define HWIO_GPIO28_POCR8_GPIO28_POCR8_PC11_MASK 0x08000000


//--------

#define HWIO_GPIO28_POCR12_ADDR  0xF0011C3C  
#define HWIO_GPIO28_POCR12_GPIO28_POCR12_PC12_SHFT 28
#define HWIO_GPIO28_POCR12_GPIO28_POCR12_PC12_MASK 0x10000000
#define HWIO_GPIO28_POCR12_GPIO28_POCR12_PC13_SHFT 29
#define HWIO_GPIO28_POCR12_GPIO28_POCR12_PC13_MASK 0x20000000
#define HWIO_GPIO28_POCR12_GPIO28_POCR12_PC14_SHFT 30
#define HWIO_GPIO28_POCR12_GPIO28_POCR12_PC14_MASK 0x40000000
#define HWIO_GPIO28_POCR12_GPIO28_POCR12_PC15_SHFT 31
#define HWIO_GPIO28_POCR12_GPIO28_POCR12_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO28_PUDEN_ADDR  0xF0011C40  
#define HWIO_GPIO28_PUDEN_GPIO28_PUDEN_PXPUDEN0_SHFT 0
#define HWIO_GPIO28_PUDEN_GPIO28_PUDEN_PXPUDEN0_MASK 0x00000003
#define HWIO_GPIO28_PUDEN_GPIO28_PUDEN_PXPUDEN1_SHFT 2
#define HWIO_GPIO28_PUDEN_GPIO28_PUDEN_PXPUDEN1_MASK 0x0000000c
#define HWIO_GPIO28_PUDEN_GPIO28_PUDEN_PXPUDEN2_SHFT 4
#define HWIO_GPIO28_PUDEN_GPIO28_PUDEN_PXPUDEN2_MASK 0x00000030
#define HWIO_GPIO28_PUDEN_GPIO28_PUDEN_PXPUDEN3_SHFT 6
#define HWIO_GPIO28_PUDEN_GPIO28_PUDEN_PXPUDEN3_MASK 0x000000c0
#define HWIO_GPIO28_PUDEN_GPIO28_PUDEN_PXPUDEN4_SHFT 8
#define HWIO_GPIO28_PUDEN_GPIO28_PUDEN_PXPUDEN4_MASK 0x00000300
#define HWIO_GPIO28_PUDEN_GPIO28_PUDEN_PXPUDEN5_SHFT 10
#define HWIO_GPIO28_PUDEN_GPIO28_PUDEN_PXPUDEN5_MASK 0x00000c00
#define HWIO_GPIO28_PUDEN_GPIO28_PUDEN_PXPUDEN6_SHFT 12
#define HWIO_GPIO28_PUDEN_GPIO28_PUDEN_PXPUDEN6_MASK 0x00003000
#define HWIO_GPIO28_PUDEN_GPIO28_PUDEN_PXPUDEN7_SHFT 14
#define HWIO_GPIO28_PUDEN_GPIO28_PUDEN_PXPUDEN7_MASK 0x0000c000
#define HWIO_GPIO28_PUDEN_GPIO28_PUDEN_PXPUDEN8_SHFT 16
#define HWIO_GPIO28_PUDEN_GPIO28_PUDEN_PXPUDEN8_MASK 0x00030000
#define HWIO_GPIO28_PUDEN_GPIO28_PUDEN_PXPUDEN9_SHFT 18
#define HWIO_GPIO28_PUDEN_GPIO28_PUDEN_PXPUDEN9_MASK 0x000c0000
#define HWIO_GPIO28_PUDEN_GPIO28_PUDEN_PXPUDEN10_SHFT 20
#define HWIO_GPIO28_PUDEN_GPIO28_PUDEN_PXPUDEN10_MASK 0x00300000
#define HWIO_GPIO28_PUDEN_GPIO28_PUDEN_PXPUDEN11_SHFT 22
#define HWIO_GPIO28_PUDEN_GPIO28_PUDEN_PXPUDEN11_MASK 0x00c00000
#define HWIO_GPIO28_PUDEN_GPIO28_PUDEN_PXPUDEN12_SHFT 24
#define HWIO_GPIO28_PUDEN_GPIO28_PUDEN_PXPUDEN12_MASK 0x03000000
#define HWIO_GPIO28_PUDEN_GPIO28_PUDEN_PXPUDEN13_SHFT 26
#define HWIO_GPIO28_PUDEN_GPIO28_PUDEN_PXPUDEN13_MASK 0x0c000000
#define HWIO_GPIO28_PUDEN_GPIO28_PUDEN_PXPUDEN14_SHFT 28
#define HWIO_GPIO28_PUDEN_GPIO28_PUDEN_PXPUDEN14_MASK 0x30000000
#define HWIO_GPIO28_PUDEN_GPIO28_PUDEN_PXPUDEN15_SHFT 30
#define HWIO_GPIO28_PUDEN_GPIO28_PUDEN_PXPUDEN15_MASK 0xc0000000


//--------

#define HWIO_GPIO28_PODR_ADDR  0xF0011C44  
#define HWIO_GPIO28_PODR_GPIO28_PODR_PXPODR0_SHFT 0
#define HWIO_GPIO28_PODR_GPIO28_PODR_PXPODR0_MASK 0x00000003
#define HWIO_GPIO28_PODR_GPIO28_PODR_PXPODR1_SHFT 2
#define HWIO_GPIO28_PODR_GPIO28_PODR_PXPODR1_MASK 0x0000000c
#define HWIO_GPIO28_PODR_GPIO28_PODR_PXPODR2_SHFT 4
#define HWIO_GPIO28_PODR_GPIO28_PODR_PXPODR2_MASK 0x00000030
#define HWIO_GPIO28_PODR_GPIO28_PODR_PXPODR3_SHFT 6
#define HWIO_GPIO28_PODR_GPIO28_PODR_PXPODR3_MASK 0x000000c0
#define HWIO_GPIO28_PODR_GPIO28_PODR_PXPODR4_SHFT 8
#define HWIO_GPIO28_PODR_GPIO28_PODR_PXPODR4_MASK 0x00000300
#define HWIO_GPIO28_PODR_GPIO28_PODR_PXPODR5_SHFT 10
#define HWIO_GPIO28_PODR_GPIO28_PODR_PXPODR5_MASK 0x00000c00
#define HWIO_GPIO28_PODR_GPIO28_PODR_PXPODR6_SHFT 12
#define HWIO_GPIO28_PODR_GPIO28_PODR_PXPODR6_MASK 0x00003000
#define HWIO_GPIO28_PODR_GPIO28_PODR_PXPODR7_SHFT 14
#define HWIO_GPIO28_PODR_GPIO28_PODR_PXPODR7_MASK 0x0000c000
#define HWIO_GPIO28_PODR_GPIO28_PODR_PXPODR8_SHFT 16
#define HWIO_GPIO28_PODR_GPIO28_PODR_PXPODR8_MASK 0x00030000
#define HWIO_GPIO28_PODR_GPIO28_PODR_PXPODR9_SHFT 18
#define HWIO_GPIO28_PODR_GPIO28_PODR_PXPODR9_MASK 0x000c0000
#define HWIO_GPIO28_PODR_GPIO28_PODR_PXPODR10_SHFT 20
#define HWIO_GPIO28_PODR_GPIO28_PODR_PXPODR10_MASK 0x00300000
#define HWIO_GPIO28_PODR_GPIO28_PODR_PXPODR11_SHFT 22
#define HWIO_GPIO28_PODR_GPIO28_PODR_PXPODR11_MASK 0x00c00000
#define HWIO_GPIO28_PODR_GPIO28_PODR_PXPODR12_SHFT 24
#define HWIO_GPIO28_PODR_GPIO28_PODR_PXPODR12_MASK 0x03000000
#define HWIO_GPIO28_PODR_GPIO28_PODR_PXPODR13_SHFT 26
#define HWIO_GPIO28_PODR_GPIO28_PODR_PXPODR13_MASK 0x0c000000
#define HWIO_GPIO28_PODR_GPIO28_PODR_PXPODR14_SHFT 28
#define HWIO_GPIO28_PODR_GPIO28_PODR_PXPODR14_MASK 0x30000000
#define HWIO_GPIO28_PODR_GPIO28_PODR_PXPODR15_SHFT 30
#define HWIO_GPIO28_PODR_GPIO28_PODR_PXPODR15_MASK 0xc0000000


//--------

#define HWIO_GPIO28_PMOD_ADDR  0xF0011C48  
#define HWIO_GPIO28_PMOD_GPIO28_PMOD_PXMOD0_SHFT 0
#define HWIO_GPIO28_PMOD_GPIO28_PMOD_PXMOD0_MASK 0x00000003
#define HWIO_GPIO28_PMOD_GPIO28_PMOD_PXMOD1_SHFT 2
#define HWIO_GPIO28_PMOD_GPIO28_PMOD_PXMOD1_MASK 0x0000000c
#define HWIO_GPIO28_PMOD_GPIO28_PMOD_PXMOD2_SHFT 4
#define HWIO_GPIO28_PMOD_GPIO28_PMOD_PXMOD2_MASK 0x00000030
#define HWIO_GPIO28_PMOD_GPIO28_PMOD_PXMOD3_SHFT 6
#define HWIO_GPIO28_PMOD_GPIO28_PMOD_PXMOD3_MASK 0x000000c0
#define HWIO_GPIO28_PMOD_GPIO28_PMOD_PXMOD4_SHFT 8
#define HWIO_GPIO28_PMOD_GPIO28_PMOD_PXMOD4_MASK 0x00000300
#define HWIO_GPIO28_PMOD_GPIO28_PMOD_PXMOD5_SHFT 10
#define HWIO_GPIO28_PMOD_GPIO28_PMOD_PXMOD5_MASK 0x00000c00
#define HWIO_GPIO28_PMOD_GPIO28_PMOD_PXMOD6_SHFT 12
#define HWIO_GPIO28_PMOD_GPIO28_PMOD_PXMOD6_MASK 0x00003000
#define HWIO_GPIO28_PMOD_GPIO28_PMOD_PXMOD7_SHFT 14
#define HWIO_GPIO28_PMOD_GPIO28_PMOD_PXMOD7_MASK 0x0000c000
#define HWIO_GPIO28_PMOD_GPIO28_PMOD_PXMOD8_SHFT 16
#define HWIO_GPIO28_PMOD_GPIO28_PMOD_PXMOD8_MASK 0x00030000
#define HWIO_GPIO28_PMOD_GPIO28_PMOD_PXMOD9_SHFT 18
#define HWIO_GPIO28_PMOD_GPIO28_PMOD_PXMOD9_MASK 0x000c0000
#define HWIO_GPIO28_PMOD_GPIO28_PMOD_PXMOD10_SHFT 20
#define HWIO_GPIO28_PMOD_GPIO28_PMOD_PXMOD10_MASK 0x00300000
#define HWIO_GPIO28_PMOD_GPIO28_PMOD_PXMOD11_SHFT 22
#define HWIO_GPIO28_PMOD_GPIO28_PMOD_PXMOD11_MASK 0x00c00000
#define HWIO_GPIO28_PMOD_GPIO28_PMOD_PXMOD12_SHFT 24
#define HWIO_GPIO28_PMOD_GPIO28_PMOD_PXMOD12_MASK 0x03000000
#define HWIO_GPIO28_PMOD_GPIO28_PMOD_PXMOD13_SHFT 26
#define HWIO_GPIO28_PMOD_GPIO28_PMOD_PXMOD13_MASK 0x0c000000
#define HWIO_GPIO28_PMOD_GPIO28_PMOD_PXMOD14_SHFT 28
#define HWIO_GPIO28_PMOD_GPIO28_PMOD_PXMOD14_MASK 0x30000000
#define HWIO_GPIO28_PMOD_GPIO28_PMOD_PXMOD15_SHFT 30
#define HWIO_GPIO28_PMOD_GPIO28_PMOD_PXMOD15_MASK 0xc0000000


//--------

#define HWIO_GPIO28_PEROUT0_ADDR  0xF0011C4C  
#define HWIO_GPIO28_PEROUT0_GPIO28_PEROUT0_OUTSEL0_SHFT 0
#define HWIO_GPIO28_PEROUT0_GPIO28_PEROUT0_OUTSEL0_MASK 0x0000000f
#define HWIO_GPIO28_PEROUT0_GPIO28_PEROUT0_OUTSEL1_SHFT 4
#define HWIO_GPIO28_PEROUT0_GPIO28_PEROUT0_OUTSEL1_MASK 0x000000f0
#define HWIO_GPIO28_PEROUT0_GPIO28_PEROUT0_OUTSEL2_SHFT 8
#define HWIO_GPIO28_PEROUT0_GPIO28_PEROUT0_OUTSEL2_MASK 0x00000f00
#define HWIO_GPIO28_PEROUT0_GPIO28_PEROUT0_OUTSEL3_SHFT 12
#define HWIO_GPIO28_PEROUT0_GPIO28_PEROUT0_OUTSEL3_MASK 0x0000f000
#define HWIO_GPIO28_PEROUT0_GPIO28_PEROUT0_OUTSEL4_SHFT 16
#define HWIO_GPIO28_PEROUT0_GPIO28_PEROUT0_OUTSEL4_MASK 0x000f0000
#define HWIO_GPIO28_PEROUT0_GPIO28_PEROUT0_OUTSEL5_SHFT 20
#define HWIO_GPIO28_PEROUT0_GPIO28_PEROUT0_OUTSEL5_MASK 0x00f00000
#define HWIO_GPIO28_PEROUT0_GPIO28_PEROUT0_OUTSEL6_SHFT 24
#define HWIO_GPIO28_PEROUT0_GPIO28_PEROUT0_OUTSEL6_MASK 0x0f000000
#define HWIO_GPIO28_PEROUT0_GPIO28_PEROUT0_OUTSEL7_SHFT 28
#define HWIO_GPIO28_PEROUT0_GPIO28_PEROUT0_OUTSEL7_MASK 0xf0000000


//--------

#define HWIO_GPIO28_PEROUT1_ADDR  0xF0011C50  
#define HWIO_GPIO28_PEROUT1_GPIO28_PEROUT1_OUTSEL8_SHFT 0
#define HWIO_GPIO28_PEROUT1_GPIO28_PEROUT1_OUTSEL8_MASK 0x0000000f
#define HWIO_GPIO28_PEROUT1_GPIO28_PEROUT1_OUTSEL9_SHFT 4
#define HWIO_GPIO28_PEROUT1_GPIO28_PEROUT1_OUTSEL9_MASK 0x000000f0
#define HWIO_GPIO28_PEROUT1_GPIO28_PEROUT1_OUTSEL10_SHFT 8
#define HWIO_GPIO28_PEROUT1_GPIO28_PEROUT1_OUTSEL10_MASK 0x00000f00
#define HWIO_GPIO28_PEROUT1_GPIO28_PEROUT1_OUTSEL11_SHFT 12
#define HWIO_GPIO28_PEROUT1_GPIO28_PEROUT1_OUTSEL11_MASK 0x0000f000
#define HWIO_GPIO28_PEROUT1_GPIO28_PEROUT1_OUTSEL12_SHFT 16
#define HWIO_GPIO28_PEROUT1_GPIO28_PEROUT1_OUTSEL12_MASK 0x000f0000
#define HWIO_GPIO28_PEROUT1_GPIO28_PEROUT1_OUTSEL13_SHFT 20
#define HWIO_GPIO28_PEROUT1_GPIO28_PEROUT1_OUTSEL13_MASK 0x00f00000
#define HWIO_GPIO28_PEROUT1_GPIO28_PEROUT1_OUTSEL14_SHFT 24
#define HWIO_GPIO28_PEROUT1_GPIO28_PEROUT1_OUTSEL14_MASK 0x0f000000
#define HWIO_GPIO28_PEROUT1_GPIO28_PEROUT1_OUTSEL15_SHFT 28
#define HWIO_GPIO28_PEROUT1_GPIO28_PEROUT1_OUTSEL15_MASK 0xf0000000


//--------

#define HWIO_GPIO28_PDR0_ADDR  0xF0011C54  
#define HWIO_GPIO28_PDR0_GPIO28_PDR0_PXPD0_SHFT 0
#define HWIO_GPIO28_PDR0_GPIO28_PDR0_PXPD0_MASK 0x00000003
#define HWIO_GPIO28_PDR0_GPIO28_PDR0_PXPD1_SHFT 4
#define HWIO_GPIO28_PDR0_GPIO28_PDR0_PXPD1_MASK 0x00000030
#define HWIO_GPIO28_PDR0_GPIO28_PDR0_PXPD2_SHFT 8
#define HWIO_GPIO28_PDR0_GPIO28_PDR0_PXPD2_MASK 0x00000300
#define HWIO_GPIO28_PDR0_GPIO28_PDR0_PXPD3_SHFT 12
#define HWIO_GPIO28_PDR0_GPIO28_PDR0_PXPD3_MASK 0x00003000
#define HWIO_GPIO28_PDR0_GPIO28_PDR0_PXPD4_SHFT 16
#define HWIO_GPIO28_PDR0_GPIO28_PDR0_PXPD4_MASK 0x00030000
#define HWIO_GPIO28_PDR0_GPIO28_PDR0_PXPD5_SHFT 20
#define HWIO_GPIO28_PDR0_GPIO28_PDR0_PXPD5_MASK 0x00300000
#define HWIO_GPIO28_PDR0_GPIO28_PDR0_PXPD6_SHFT 24
#define HWIO_GPIO28_PDR0_GPIO28_PDR0_PXPD6_MASK 0x03000000
#define HWIO_GPIO28_PDR0_GPIO28_PDR0_PXPD7_SHFT 28
#define HWIO_GPIO28_PDR0_GPIO28_PDR0_PXPD7_MASK 0x30000000


//--------

#define HWIO_GPIO28_PDR1_ADDR  0xF0011C58  
#define HWIO_GPIO28_PDR1_GPIO28_PDR1_PXPD8_SHFT 0
#define HWIO_GPIO28_PDR1_GPIO28_PDR1_PXPD8_MASK 0x00000003
#define HWIO_GPIO28_PDR1_GPIO28_PDR1_PXPD9_SHFT 4
#define HWIO_GPIO28_PDR1_GPIO28_PDR1_PXPD9_MASK 0x00000030
#define HWIO_GPIO28_PDR1_GPIO28_PDR1_PXPD10_SHFT 8
#define HWIO_GPIO28_PDR1_GPIO28_PDR1_PXPD10_MASK 0x00000300
#define HWIO_GPIO28_PDR1_GPIO28_PDR1_PXPD11_SHFT 12
#define HWIO_GPIO28_PDR1_GPIO28_PDR1_PXPD11_MASK 0x00003000
#define HWIO_GPIO28_PDR1_GPIO28_PDR1_PXPD12_SHFT 16
#define HWIO_GPIO28_PDR1_GPIO28_PDR1_PXPD12_MASK 0x00030000
#define HWIO_GPIO28_PDR1_GPIO28_PDR1_PXPD13_SHFT 20
#define HWIO_GPIO28_PDR1_GPIO28_PDR1_PXPD13_MASK 0x00300000
#define HWIO_GPIO28_PDR1_GPIO28_PDR1_PXPD14_SHFT 24
#define HWIO_GPIO28_PDR1_GPIO28_PDR1_PXPD14_MASK 0x03000000
#define HWIO_GPIO28_PDR1_GPIO28_PDR1_PXPD15_SHFT 28
#define HWIO_GPIO28_PDR1_GPIO28_PDR1_PXPD15_MASK 0x30000000


//--------

#define HWIO_GPIO28_SDE_ADDR  0xF0011C5C  
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEN0_SHFT 0
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEN0_MASK 0x00000001
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEN1_SHFT 1
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEN1_MASK 0x00000002
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEN2_SHFT 2
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEN2_MASK 0x00000004
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEN3_SHFT 3
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEN3_MASK 0x00000008
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEN4_SHFT 4
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEN4_MASK 0x00000010
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEN5_SHFT 5
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEN5_MASK 0x00000020
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEN6_SHFT 6
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEN6_MASK 0x00000040
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEN7_SHFT 7
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEN7_MASK 0x00000080
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEN8_SHFT 8
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEN8_MASK 0x00000100
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEN9_SHFT 9
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEN9_MASK 0x00000200
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEN10_SHFT 10
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEN10_MASK 0x00000400
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEN11_SHFT 11
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEN11_MASK 0x00000800
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEN12_SHFT 12
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEN12_MASK 0x00001000
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEN13_SHFT 13
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEN13_MASK 0x00002000
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEN14_SHFT 14
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEN14_MASK 0x00004000
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEN15_SHFT 15
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEN15_MASK 0x00008000
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEF0_SHFT 16
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEF0_MASK 0x00010000
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEF1_SHFT 17
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEF1_MASK 0x00020000
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEF2_SHFT 18
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEF2_MASK 0x00040000
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEF3_SHFT 19
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEF3_MASK 0x00080000
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEF4_SHFT 20
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEF4_MASK 0x00100000
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEF5_SHFT 21
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEF5_MASK 0x00200000
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEF6_SHFT 22
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEF6_MASK 0x00400000
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEF7_SHFT 23
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEF7_MASK 0x00800000
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEF8_SHFT 24
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEF8_MASK 0x01000000
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEF9_SHFT 25
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEF9_MASK 0x02000000
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEF10_SHFT 26
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEF10_MASK 0x04000000
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEF11_SHFT 27
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEF11_MASK 0x08000000
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEF12_SHFT 28
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEF12_MASK 0x10000000
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEF13_SHFT 29
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEF13_MASK 0x20000000
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEF14_SHFT 30
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEF14_MASK 0x40000000
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEF15_SHFT 31
#define HWIO_GPIO28_SDE_GPIO28_SDE_SDEF15_MASK 0x80000000


//--------

#define HWIO_GPIO28_SDCTL_ADDR  0xF0011C60  
#define HWIO_GPIO28_SDCTL_GPIO28_SDCTL_SWTRIG_SHFT 0
#define HWIO_GPIO28_SDCTL_GPIO28_SDCTL_SWTRIG_MASK 0x00000001
#define HWIO_GPIO28_SDCTL_GPIO28_SDCTL_LINKEN_SHFT 1
#define HWIO_GPIO28_SDCTL_GPIO28_SDCTL_LINKEN_MASK 0x00000002
#define HWIO_GPIO28_SDCTL_GPIO28_SDCTL_PSDEF_SHFT 2
#define HWIO_GPIO28_SDCTL_GPIO28_SDCTL_PSDEF_MASK 0x00000004


//--------

#define HWIO_GPIO28_ESR_ADDR  0xF0011C64  
#define HWIO_GPIO28_ESR_GPIO28_ESR_EN0_SHFT 0
#define HWIO_GPIO28_ESR_GPIO28_ESR_EN0_MASK 0x00000001
#define HWIO_GPIO28_ESR_GPIO28_ESR_EN1_SHFT 1
#define HWIO_GPIO28_ESR_GPIO28_ESR_EN1_MASK 0x00000002
#define HWIO_GPIO28_ESR_GPIO28_ESR_EN2_SHFT 2
#define HWIO_GPIO28_ESR_GPIO28_ESR_EN2_MASK 0x00000004
#define HWIO_GPIO28_ESR_GPIO28_ESR_EN3_SHFT 3
#define HWIO_GPIO28_ESR_GPIO28_ESR_EN3_MASK 0x00000008
#define HWIO_GPIO28_ESR_GPIO28_ESR_EN4_SHFT 4
#define HWIO_GPIO28_ESR_GPIO28_ESR_EN4_MASK 0x00000010
#define HWIO_GPIO28_ESR_GPIO28_ESR_EN5_SHFT 5
#define HWIO_GPIO28_ESR_GPIO28_ESR_EN5_MASK 0x00000020
#define HWIO_GPIO28_ESR_GPIO28_ESR_EN6_SHFT 6
#define HWIO_GPIO28_ESR_GPIO28_ESR_EN6_MASK 0x00000040
#define HWIO_GPIO28_ESR_GPIO28_ESR_EN7_SHFT 7
#define HWIO_GPIO28_ESR_GPIO28_ESR_EN7_MASK 0x00000080
#define HWIO_GPIO28_ESR_GPIO28_ESR_EN8_SHFT 8
#define HWIO_GPIO28_ESR_GPIO28_ESR_EN8_MASK 0x00000100
#define HWIO_GPIO28_ESR_GPIO28_ESR_EN9_SHFT 9
#define HWIO_GPIO28_ESR_GPIO28_ESR_EN9_MASK 0x00000200
#define HWIO_GPIO28_ESR_GPIO28_ESR_EN10_SHFT 10
#define HWIO_GPIO28_ESR_GPIO28_ESR_EN10_MASK 0x00000400
#define HWIO_GPIO28_ESR_GPIO28_ESR_EN11_SHFT 11
#define HWIO_GPIO28_ESR_GPIO28_ESR_EN11_MASK 0x00000800
#define HWIO_GPIO28_ESR_GPIO28_ESR_EN12_SHFT 12
#define HWIO_GPIO28_ESR_GPIO28_ESR_EN12_MASK 0x00001000
#define HWIO_GPIO28_ESR_GPIO28_ESR_EN13_SHFT 13
#define HWIO_GPIO28_ESR_GPIO28_ESR_EN13_MASK 0x00002000
#define HWIO_GPIO28_ESR_GPIO28_ESR_EN14_SHFT 14
#define HWIO_GPIO28_ESR_GPIO28_ESR_EN14_MASK 0x00004000
#define HWIO_GPIO28_ESR_GPIO28_ESR_EN15_SHFT 15
#define HWIO_GPIO28_ESR_GPIO28_ESR_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO28_LOCK_ADDR  0xF0011C68  
#define HWIO_GPIO28_LOCK_GPIO28_LOCK_P0LCK_SHFT 0
#define HWIO_GPIO28_LOCK_GPIO28_LOCK_P0LCK_MASK 0x00000001
#define HWIO_GPIO28_LOCK_GPIO28_LOCK_P1LCK_SHFT 1
#define HWIO_GPIO28_LOCK_GPIO28_LOCK_P1LCK_MASK 0x00000002
#define HWIO_GPIO28_LOCK_GPIO28_LOCK_P2LCK_SHFT 2
#define HWIO_GPIO28_LOCK_GPIO28_LOCK_P2LCK_MASK 0x00000004
#define HWIO_GPIO28_LOCK_GPIO28_LOCK_P3LCK_SHFT 3
#define HWIO_GPIO28_LOCK_GPIO28_LOCK_P3LCK_MASK 0x00000008
#define HWIO_GPIO28_LOCK_GPIO28_LOCK_P4LCK_SHFT 4
#define HWIO_GPIO28_LOCK_GPIO28_LOCK_P4LCK_MASK 0x00000010
#define HWIO_GPIO28_LOCK_GPIO28_LOCK_P5LCK_SHFT 5
#define HWIO_GPIO28_LOCK_GPIO28_LOCK_P5LCK_MASK 0x00000020
#define HWIO_GPIO28_LOCK_GPIO28_LOCK_P6LCK_SHFT 6
#define HWIO_GPIO28_LOCK_GPIO28_LOCK_P6LCK_MASK 0x00000040
#define HWIO_GPIO28_LOCK_GPIO28_LOCK_P7LCK_SHFT 7
#define HWIO_GPIO28_LOCK_GPIO28_LOCK_P7LCK_MASK 0x00000080
#define HWIO_GPIO28_LOCK_GPIO28_LOCK_P8LCK_SHFT 8
#define HWIO_GPIO28_LOCK_GPIO28_LOCK_P8LCK_MASK 0x00000100
#define HWIO_GPIO28_LOCK_GPIO28_LOCK_P9LCK_SHFT 9
#define HWIO_GPIO28_LOCK_GPIO28_LOCK_P9LCK_MASK 0x00000200
#define HWIO_GPIO28_LOCK_GPIO28_LOCK_P10LCK_SHFT 10
#define HWIO_GPIO28_LOCK_GPIO28_LOCK_P10LCK_MASK 0x00000400
#define HWIO_GPIO28_LOCK_GPIO28_LOCK_P11LCK_SHFT 11
#define HWIO_GPIO28_LOCK_GPIO28_LOCK_P11LCK_MASK 0x00000800
#define HWIO_GPIO28_LOCK_GPIO28_LOCK_P12LCK_SHFT 12
#define HWIO_GPIO28_LOCK_GPIO28_LOCK_P12LCK_MASK 0x00001000
#define HWIO_GPIO28_LOCK_GPIO28_LOCK_P13LCK_SHFT 13
#define HWIO_GPIO28_LOCK_GPIO28_LOCK_P13LCK_MASK 0x00002000
#define HWIO_GPIO28_LOCK_GPIO28_LOCK_P14LCK_SHFT 14
#define HWIO_GPIO28_LOCK_GPIO28_LOCK_P14LCK_MASK 0x00004000
#define HWIO_GPIO28_LOCK_GPIO28_LOCK_P15LCK_SHFT 15
#define HWIO_GPIO28_LOCK_GPIO28_LOCK_P15LCK_MASK 0x00008000
#define HWIO_GPIO28_LOCK_GPIO28_LOCK_PXLCKKEY_SHFT 16
#define HWIO_GPIO28_LOCK_GPIO28_LOCK_PXLCKKEY_MASK 0xffff0000


//--------

#define HWIO_GPIO28_SDETRMOD_ADDR  0xF0011C6C  
#define HWIO_GPIO28_SDETRMOD_GPIO28_SDETRMOD_TGSEL0_SHFT 0
#define HWIO_GPIO28_SDETRMOD_GPIO28_SDETRMOD_TGSEL0_MASK 0x00000001
#define HWIO_GPIO28_SDETRMOD_GPIO28_SDETRMOD_TGSEL1_SHFT 1
#define HWIO_GPIO28_SDETRMOD_GPIO28_SDETRMOD_TGSEL1_MASK 0x00000002
#define HWIO_GPIO28_SDETRMOD_GPIO28_SDETRMOD_TGSEL2_SHFT 2
#define HWIO_GPIO28_SDETRMOD_GPIO28_SDETRMOD_TGSEL2_MASK 0x00000004
#define HWIO_GPIO28_SDETRMOD_GPIO28_SDETRMOD_TGSEL3_SHFT 3
#define HWIO_GPIO28_SDETRMOD_GPIO28_SDETRMOD_TGSEL3_MASK 0x00000008
#define HWIO_GPIO28_SDETRMOD_GPIO28_SDETRMOD_TGSEL4_SHFT 4
#define HWIO_GPIO28_SDETRMOD_GPIO28_SDETRMOD_TGSEL4_MASK 0x00000010
#define HWIO_GPIO28_SDETRMOD_GPIO28_SDETRMOD_TGSEL5_SHFT 5
#define HWIO_GPIO28_SDETRMOD_GPIO28_SDETRMOD_TGSEL5_MASK 0x00000020
#define HWIO_GPIO28_SDETRMOD_GPIO28_SDETRMOD_TGSEL6_SHFT 6
#define HWIO_GPIO28_SDETRMOD_GPIO28_SDETRMOD_TGSEL6_MASK 0x00000040
#define HWIO_GPIO28_SDETRMOD_GPIO28_SDETRMOD_TGSEL7_SHFT 7
#define HWIO_GPIO28_SDETRMOD_GPIO28_SDETRMOD_TGSEL7_MASK 0x00000080
#define HWIO_GPIO28_SDETRMOD_GPIO28_SDETRMOD_TGSEL8_SHFT 8
#define HWIO_GPIO28_SDETRMOD_GPIO28_SDETRMOD_TGSEL8_MASK 0x00000100
#define HWIO_GPIO28_SDETRMOD_GPIO28_SDETRMOD_TGSEL9_SHFT 9
#define HWIO_GPIO28_SDETRMOD_GPIO28_SDETRMOD_TGSEL9_MASK 0x00000200
#define HWIO_GPIO28_SDETRMOD_GPIO28_SDETRMOD_TGSEL10_SHFT 10
#define HWIO_GPIO28_SDETRMOD_GPIO28_SDETRMOD_TGSEL10_MASK 0x00000400
#define HWIO_GPIO28_SDETRMOD_GPIO28_SDETRMOD_TGSEL11_SHFT 11
#define HWIO_GPIO28_SDETRMOD_GPIO28_SDETRMOD_TGSEL11_MASK 0x00000800
#define HWIO_GPIO28_SDETRMOD_GPIO28_SDETRMOD_TGSEL12_SHFT 12
#define HWIO_GPIO28_SDETRMOD_GPIO28_SDETRMOD_TGSEL12_MASK 0x00001000
#define HWIO_GPIO28_SDETRMOD_GPIO28_SDETRMOD_TGSEL13_SHFT 13
#define HWIO_GPIO28_SDETRMOD_GPIO28_SDETRMOD_TGSEL13_MASK 0x00002000
#define HWIO_GPIO28_SDETRMOD_GPIO28_SDETRMOD_TGSEL14_SHFT 14
#define HWIO_GPIO28_SDETRMOD_GPIO28_SDETRMOD_TGSEL14_MASK 0x00004000
#define HWIO_GPIO28_SDETRMOD_GPIO28_SDETRMOD_TGSEL15_SHFT 15
#define HWIO_GPIO28_SDETRMOD_GPIO28_SDETRMOD_TGSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO28_PCSR_ADDR  0xF0011C70  
#define HWIO_GPIO28_PCSR_GPIO28_PCSR_SEL0_SHFT 0
#define HWIO_GPIO28_PCSR_GPIO28_PCSR_SEL0_MASK 0x00000001
#define HWIO_GPIO28_PCSR_GPIO28_PCSR_SEL1_SHFT 1
#define HWIO_GPIO28_PCSR_GPIO28_PCSR_SEL1_MASK 0x00000002
#define HWIO_GPIO28_PCSR_GPIO28_PCSR_SEL2_SHFT 2
#define HWIO_GPIO28_PCSR_GPIO28_PCSR_SEL2_MASK 0x00000004
#define HWIO_GPIO28_PCSR_GPIO28_PCSR_SEL3_SHFT 3
#define HWIO_GPIO28_PCSR_GPIO28_PCSR_SEL3_MASK 0x00000008
#define HWIO_GPIO28_PCSR_GPIO28_PCSR_SEL4_SHFT 4
#define HWIO_GPIO28_PCSR_GPIO28_PCSR_SEL4_MASK 0x00000010
#define HWIO_GPIO28_PCSR_GPIO28_PCSR_SEL5_SHFT 5
#define HWIO_GPIO28_PCSR_GPIO28_PCSR_SEL5_MASK 0x00000020
#define HWIO_GPIO28_PCSR_GPIO28_PCSR_SEL6_SHFT 6
#define HWIO_GPIO28_PCSR_GPIO28_PCSR_SEL6_MASK 0x00000040
#define HWIO_GPIO28_PCSR_GPIO28_PCSR_SEL7_SHFT 7
#define HWIO_GPIO28_PCSR_GPIO28_PCSR_SEL7_MASK 0x00000080
#define HWIO_GPIO28_PCSR_GPIO28_PCSR_SEL8_SHFT 8
#define HWIO_GPIO28_PCSR_GPIO28_PCSR_SEL8_MASK 0x00000100
#define HWIO_GPIO28_PCSR_GPIO28_PCSR_SEL9_SHFT 9
#define HWIO_GPIO28_PCSR_GPIO28_PCSR_SEL9_MASK 0x00000200
#define HWIO_GPIO28_PCSR_GPIO28_PCSR_SEL10_SHFT 10
#define HWIO_GPIO28_PCSR_GPIO28_PCSR_SEL10_MASK 0x00000400
#define HWIO_GPIO28_PCSR_GPIO28_PCSR_SEL11_SHFT 11
#define HWIO_GPIO28_PCSR_GPIO28_PCSR_SEL11_MASK 0x00000800
#define HWIO_GPIO28_PCSR_GPIO28_PCSR_SEL12_SHFT 12
#define HWIO_GPIO28_PCSR_GPIO28_PCSR_SEL12_MASK 0x00001000
#define HWIO_GPIO28_PCSR_GPIO28_PCSR_SEL13_SHFT 13
#define HWIO_GPIO28_PCSR_GPIO28_PCSR_SEL13_MASK 0x00002000
#define HWIO_GPIO28_PCSR_GPIO28_PCSR_SEL14_SHFT 14
#define HWIO_GPIO28_PCSR_GPIO28_PCSR_SEL14_MASK 0x00004000
#define HWIO_GPIO28_PCSR_GPIO28_PCSR_SEL15_SHFT 15
#define HWIO_GPIO28_PCSR_GPIO28_PCSR_SEL15_MASK 0x00008000


//--------

#define HWIO_GPIO28_INEN_ADDR  0xF0011C74  
#define HWIO_GPIO28_INEN_GPIO28_INEN_EN0_SHFT 0
#define HWIO_GPIO28_INEN_GPIO28_INEN_EN0_MASK 0x00000001
#define HWIO_GPIO28_INEN_GPIO28_INEN_EN1_SHFT 1
#define HWIO_GPIO28_INEN_GPIO28_INEN_EN1_MASK 0x00000002
#define HWIO_GPIO28_INEN_GPIO28_INEN_EN2_SHFT 2
#define HWIO_GPIO28_INEN_GPIO28_INEN_EN2_MASK 0x00000004
#define HWIO_GPIO28_INEN_GPIO28_INEN_EN3_SHFT 3
#define HWIO_GPIO28_INEN_GPIO28_INEN_EN3_MASK 0x00000008
#define HWIO_GPIO28_INEN_GPIO28_INEN_EN4_SHFT 4
#define HWIO_GPIO28_INEN_GPIO28_INEN_EN4_MASK 0x00000010
#define HWIO_GPIO28_INEN_GPIO28_INEN_EN5_SHFT 5
#define HWIO_GPIO28_INEN_GPIO28_INEN_EN5_MASK 0x00000020
#define HWIO_GPIO28_INEN_GPIO28_INEN_EN6_SHFT 6
#define HWIO_GPIO28_INEN_GPIO28_INEN_EN6_MASK 0x00000040
#define HWIO_GPIO28_INEN_GPIO28_INEN_EN7_SHFT 7
#define HWIO_GPIO28_INEN_GPIO28_INEN_EN7_MASK 0x00000080
#define HWIO_GPIO28_INEN_GPIO28_INEN_EN8_SHFT 8
#define HWIO_GPIO28_INEN_GPIO28_INEN_EN8_MASK 0x00000100
#define HWIO_GPIO28_INEN_GPIO28_INEN_EN9_SHFT 9
#define HWIO_GPIO28_INEN_GPIO28_INEN_EN9_MASK 0x00000200
#define HWIO_GPIO28_INEN_GPIO28_INEN_EN10_SHFT 10
#define HWIO_GPIO28_INEN_GPIO28_INEN_EN10_MASK 0x00000400
#define HWIO_GPIO28_INEN_GPIO28_INEN_EN11_SHFT 11
#define HWIO_GPIO28_INEN_GPIO28_INEN_EN11_MASK 0x00000800
#define HWIO_GPIO28_INEN_GPIO28_INEN_EN12_SHFT 12
#define HWIO_GPIO28_INEN_GPIO28_INEN_EN12_MASK 0x00001000
#define HWIO_GPIO28_INEN_GPIO28_INEN_EN13_SHFT 13
#define HWIO_GPIO28_INEN_GPIO28_INEN_EN13_MASK 0x00002000
#define HWIO_GPIO28_INEN_GPIO28_INEN_EN14_SHFT 14
#define HWIO_GPIO28_INEN_GPIO28_INEN_EN14_MASK 0x00004000
#define HWIO_GPIO28_INEN_GPIO28_INEN_EN15_SHFT 15
#define HWIO_GPIO28_INEN_GPIO28_INEN_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO28_PUDRST_ADDR  0xF0011C78  
#define HWIO_GPIO28_PUDRST_GPIO28_PUDRST_PDSEL0_SHFT 0
#define HWIO_GPIO28_PUDRST_GPIO28_PUDRST_PDSEL0_MASK 0x00000001
#define HWIO_GPIO28_PUDRST_GPIO28_PUDRST_PDSEL1_SHFT 1
#define HWIO_GPIO28_PUDRST_GPIO28_PUDRST_PDSEL1_MASK 0x00000002
#define HWIO_GPIO28_PUDRST_GPIO28_PUDRST_PDSEL2_SHFT 2
#define HWIO_GPIO28_PUDRST_GPIO28_PUDRST_PDSEL2_MASK 0x00000004
#define HWIO_GPIO28_PUDRST_GPIO28_PUDRST_PDSEL3_SHFT 3
#define HWIO_GPIO28_PUDRST_GPIO28_PUDRST_PDSEL3_MASK 0x00000008
#define HWIO_GPIO28_PUDRST_GPIO28_PUDRST_PDSEL4_SHFT 4
#define HWIO_GPIO28_PUDRST_GPIO28_PUDRST_PDSEL4_MASK 0x00000010
#define HWIO_GPIO28_PUDRST_GPIO28_PUDRST_PDSEL5_SHFT 5
#define HWIO_GPIO28_PUDRST_GPIO28_PUDRST_PDSEL5_MASK 0x00000020
#define HWIO_GPIO28_PUDRST_GPIO28_PUDRST_PDSEL6_SHFT 6
#define HWIO_GPIO28_PUDRST_GPIO28_PUDRST_PDSEL6_MASK 0x00000040
#define HWIO_GPIO28_PUDRST_GPIO28_PUDRST_PDSEL7_SHFT 7
#define HWIO_GPIO28_PUDRST_GPIO28_PUDRST_PDSEL7_MASK 0x00000080
#define HWIO_GPIO28_PUDRST_GPIO28_PUDRST_PDSEL8_SHFT 8
#define HWIO_GPIO28_PUDRST_GPIO28_PUDRST_PDSEL8_MASK 0x00000100
#define HWIO_GPIO28_PUDRST_GPIO28_PUDRST_PDSEL9_SHFT 9
#define HWIO_GPIO28_PUDRST_GPIO28_PUDRST_PDSEL9_MASK 0x00000200
#define HWIO_GPIO28_PUDRST_GPIO28_PUDRST_PDSEL10_SHFT 10
#define HWIO_GPIO28_PUDRST_GPIO28_PUDRST_PDSEL10_MASK 0x00000400
#define HWIO_GPIO28_PUDRST_GPIO28_PUDRST_PDSEL11_SHFT 11
#define HWIO_GPIO28_PUDRST_GPIO28_PUDRST_PDSEL11_MASK 0x00000800
#define HWIO_GPIO28_PUDRST_GPIO28_PUDRST_PDSEL12_SHFT 12
#define HWIO_GPIO28_PUDRST_GPIO28_PUDRST_PDSEL12_MASK 0x00001000
#define HWIO_GPIO28_PUDRST_GPIO28_PUDRST_PDSEL13_SHFT 13
#define HWIO_GPIO28_PUDRST_GPIO28_PUDRST_PDSEL13_MASK 0x00002000
#define HWIO_GPIO28_PUDRST_GPIO28_PUDRST_PDSEL14_SHFT 14
#define HWIO_GPIO28_PUDRST_GPIO28_PUDRST_PDSEL14_MASK 0x00004000
#define HWIO_GPIO28_PUDRST_GPIO28_PUDRST_PDSEL15_SHFT 15
#define HWIO_GPIO28_PUDRST_GPIO28_PUDRST_PDSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO29_INFO_ADDR  0xF0011D00  
#define HWIO_GPIO29_INFO_GPIO29_INFO_MODREV_SHFT 0
#define HWIO_GPIO29_INFO_GPIO29_INFO_MODREV_MASK 0x000000ff
#define HWIO_GPIO29_INFO_GPIO29_INFO_MODTYPE_SHFT 8
#define HWIO_GPIO29_INFO_GPIO29_INFO_MODTYPE_MASK 0x0000ff00
#define HWIO_GPIO29_INFO_GPIO29_INFO_MODNUMBER_SHFT 16
#define HWIO_GPIO29_INFO_GPIO29_INFO_MODNUMBER_MASK 0xffff0000


//--------

#define HWIO_GPIO29_ACES0_ADDR  0xF0011D04  
#define HWIO_GPIO29_ACES0_GPIO29_ACES0_EN0_SHFT 0
#define HWIO_GPIO29_ACES0_GPIO29_ACES0_EN0_MASK 0x00000001
#define HWIO_GPIO29_ACES0_GPIO29_ACES0_EN1_SHFT 1
#define HWIO_GPIO29_ACES0_GPIO29_ACES0_EN1_MASK 0x00000002
#define HWIO_GPIO29_ACES0_GPIO29_ACES0_EN2_SHFT 2
#define HWIO_GPIO29_ACES0_GPIO29_ACES0_EN2_MASK 0x00000004
#define HWIO_GPIO29_ACES0_GPIO29_ACES0_EN3_SHFT 3
#define HWIO_GPIO29_ACES0_GPIO29_ACES0_EN3_MASK 0x00000008
#define HWIO_GPIO29_ACES0_GPIO29_ACES0_EN4_SHFT 4
#define HWIO_GPIO29_ACES0_GPIO29_ACES0_EN4_MASK 0x00000010
#define HWIO_GPIO29_ACES0_GPIO29_ACES0_EN5_SHFT 5
#define HWIO_GPIO29_ACES0_GPIO29_ACES0_EN5_MASK 0x00000020
#define HWIO_GPIO29_ACES0_GPIO29_ACES0_EN6_SHFT 6
#define HWIO_GPIO29_ACES0_GPIO29_ACES0_EN6_MASK 0x00000040
#define HWIO_GPIO29_ACES0_GPIO29_ACES0_EN7_SHFT 7
#define HWIO_GPIO29_ACES0_GPIO29_ACES0_EN7_MASK 0x00000080
#define HWIO_GPIO29_ACES0_GPIO29_ACES0_EN8_SHFT 8
#define HWIO_GPIO29_ACES0_GPIO29_ACES0_EN8_MASK 0x00000100
#define HWIO_GPIO29_ACES0_GPIO29_ACES0_EN9_SHFT 9
#define HWIO_GPIO29_ACES0_GPIO29_ACES0_EN9_MASK 0x00000200
#define HWIO_GPIO29_ACES0_GPIO29_ACES0_EN10_SHFT 10
#define HWIO_GPIO29_ACES0_GPIO29_ACES0_EN10_MASK 0x00000400
#define HWIO_GPIO29_ACES0_GPIO29_ACES0_EN11_SHFT 11
#define HWIO_GPIO29_ACES0_GPIO29_ACES0_EN11_MASK 0x00000800
#define HWIO_GPIO29_ACES0_GPIO29_ACES0_EN12_SHFT 12
#define HWIO_GPIO29_ACES0_GPIO29_ACES0_EN12_MASK 0x00001000
#define HWIO_GPIO29_ACES0_GPIO29_ACES0_EN13_SHFT 13
#define HWIO_GPIO29_ACES0_GPIO29_ACES0_EN13_MASK 0x00002000
#define HWIO_GPIO29_ACES0_GPIO29_ACES0_EN14_SHFT 14
#define HWIO_GPIO29_ACES0_GPIO29_ACES0_EN14_MASK 0x00004000
#define HWIO_GPIO29_ACES0_GPIO29_ACES0_EN15_SHFT 15
#define HWIO_GPIO29_ACES0_GPIO29_ACES0_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO29_ACES1_ADDR  0xF0011D08  


//--------

#define HWIO_GPIO29_PIR_ADDR  0xF0011D0C  
#define HWIO_GPIO29_PIR_GPIO29_PIR_PXPIR0_SHFT 0
#define HWIO_GPIO29_PIR_GPIO29_PIR_PXPIR0_MASK 0x00000001
#define HWIO_GPIO29_PIR_GPIO29_PIR_PXPIR1_SHFT 1
#define HWIO_GPIO29_PIR_GPIO29_PIR_PXPIR1_MASK 0x00000002
#define HWIO_GPIO29_PIR_GPIO29_PIR_PXPIR2_SHFT 2
#define HWIO_GPIO29_PIR_GPIO29_PIR_PXPIR2_MASK 0x00000004
#define HWIO_GPIO29_PIR_GPIO29_PIR_PXPIR3_SHFT 3
#define HWIO_GPIO29_PIR_GPIO29_PIR_PXPIR3_MASK 0x00000008
#define HWIO_GPIO29_PIR_GPIO29_PIR_PXPIR4_SHFT 4
#define HWIO_GPIO29_PIR_GPIO29_PIR_PXPIR4_MASK 0x00000010
#define HWIO_GPIO29_PIR_GPIO29_PIR_PXPIR5_SHFT 5
#define HWIO_GPIO29_PIR_GPIO29_PIR_PXPIR5_MASK 0x00000020
#define HWIO_GPIO29_PIR_GPIO29_PIR_PXPIR6_SHFT 6
#define HWIO_GPIO29_PIR_GPIO29_PIR_PXPIR6_MASK 0x00000040
#define HWIO_GPIO29_PIR_GPIO29_PIR_PXPIR7_SHFT 7
#define HWIO_GPIO29_PIR_GPIO29_PIR_PXPIR7_MASK 0x00000080
#define HWIO_GPIO29_PIR_GPIO29_PIR_PXPIR8_SHFT 8
#define HWIO_GPIO29_PIR_GPIO29_PIR_PXPIR8_MASK 0x00000100
#define HWIO_GPIO29_PIR_GPIO29_PIR_PXPIR9_SHFT 9
#define HWIO_GPIO29_PIR_GPIO29_PIR_PXPIR9_MASK 0x00000200
#define HWIO_GPIO29_PIR_GPIO29_PIR_PXPIR10_SHFT 10
#define HWIO_GPIO29_PIR_GPIO29_PIR_PXPIR10_MASK 0x00000400
#define HWIO_GPIO29_PIR_GPIO29_PIR_PXPIR11_SHFT 11
#define HWIO_GPIO29_PIR_GPIO29_PIR_PXPIR11_MASK 0x00000800
#define HWIO_GPIO29_PIR_GPIO29_PIR_PXPIR12_SHFT 12
#define HWIO_GPIO29_PIR_GPIO29_PIR_PXPIR12_MASK 0x00001000
#define HWIO_GPIO29_PIR_GPIO29_PIR_PXPIR13_SHFT 13
#define HWIO_GPIO29_PIR_GPIO29_PIR_PXPIR13_MASK 0x00002000
#define HWIO_GPIO29_PIR_GPIO29_PIR_PXPIR14_SHFT 14
#define HWIO_GPIO29_PIR_GPIO29_PIR_PXPIR14_MASK 0x00004000
#define HWIO_GPIO29_PIR_GPIO29_PIR_PXPIR15_SHFT 15
#define HWIO_GPIO29_PIR_GPIO29_PIR_PXPIR15_MASK 0x00008000


//--------

#define HWIO_GPIO29_POR_ADDR  0xF0011D10  
#define HWIO_GPIO29_POR_GPIO29_POR_PXPOR0_SHFT 0
#define HWIO_GPIO29_POR_GPIO29_POR_PXPOR0_MASK 0x00000001
#define HWIO_GPIO29_POR_GPIO29_POR_PXPOR1_SHFT 1
#define HWIO_GPIO29_POR_GPIO29_POR_PXPOR1_MASK 0x00000002
#define HWIO_GPIO29_POR_GPIO29_POR_PXPOR2_SHFT 2
#define HWIO_GPIO29_POR_GPIO29_POR_PXPOR2_MASK 0x00000004
#define HWIO_GPIO29_POR_GPIO29_POR_PXPOR3_SHFT 3
#define HWIO_GPIO29_POR_GPIO29_POR_PXPOR3_MASK 0x00000008
#define HWIO_GPIO29_POR_GPIO29_POR_PXPOR4_SHFT 4
#define HWIO_GPIO29_POR_GPIO29_POR_PXPOR4_MASK 0x00000010
#define HWIO_GPIO29_POR_GPIO29_POR_PXPOR5_SHFT 5
#define HWIO_GPIO29_POR_GPIO29_POR_PXPOR5_MASK 0x00000020
#define HWIO_GPIO29_POR_GPIO29_POR_PXPOR6_SHFT 6
#define HWIO_GPIO29_POR_GPIO29_POR_PXPOR6_MASK 0x00000040
#define HWIO_GPIO29_POR_GPIO29_POR_PXPOR7_SHFT 7
#define HWIO_GPIO29_POR_GPIO29_POR_PXPOR7_MASK 0x00000080
#define HWIO_GPIO29_POR_GPIO29_POR_PXPOR8_SHFT 8
#define HWIO_GPIO29_POR_GPIO29_POR_PXPOR8_MASK 0x00000100
#define HWIO_GPIO29_POR_GPIO29_POR_PXPOR9_SHFT 9
#define HWIO_GPIO29_POR_GPIO29_POR_PXPOR9_MASK 0x00000200
#define HWIO_GPIO29_POR_GPIO29_POR_PXPOR10_SHFT 10
#define HWIO_GPIO29_POR_GPIO29_POR_PXPOR10_MASK 0x00000400
#define HWIO_GPIO29_POR_GPIO29_POR_PXPOR11_SHFT 11
#define HWIO_GPIO29_POR_GPIO29_POR_PXPOR11_MASK 0x00000800
#define HWIO_GPIO29_POR_GPIO29_POR_PXPOR12_SHFT 12
#define HWIO_GPIO29_POR_GPIO29_POR_PXPOR12_MASK 0x00001000
#define HWIO_GPIO29_POR_GPIO29_POR_PXPOR13_SHFT 13
#define HWIO_GPIO29_POR_GPIO29_POR_PXPOR13_MASK 0x00002000
#define HWIO_GPIO29_POR_GPIO29_POR_PXPOR14_SHFT 14
#define HWIO_GPIO29_POR_GPIO29_POR_PXPOR14_MASK 0x00004000
#define HWIO_GPIO29_POR_GPIO29_POR_PXPOR15_SHFT 15
#define HWIO_GPIO29_POR_GPIO29_POR_PXPOR15_MASK 0x00008000


//--------

#define HWIO_GPIO29_POSCR_ADDR  0xF0011D14  
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PS0_SHFT 0
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PS0_MASK 0x00000001
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PS1_SHFT 1
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PS1_MASK 0x00000002
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PS2_SHFT 2
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PS2_MASK 0x00000004
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PS3_SHFT 3
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PS3_MASK 0x00000008
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PS4_SHFT 4
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PS4_MASK 0x00000010
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PS5_SHFT 5
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PS5_MASK 0x00000020
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PS6_SHFT 6
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PS6_MASK 0x00000040
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PS7_SHFT 7
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PS7_MASK 0x00000080
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PS8_SHFT 8
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PS8_MASK 0x00000100
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PS9_SHFT 9
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PS9_MASK 0x00000200
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PS10_SHFT 10
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PS10_MASK 0x00000400
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PS11_SHFT 11
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PS11_MASK 0x00000800
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PS12_SHFT 12
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PS12_MASK 0x00001000
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PS13_SHFT 13
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PS13_MASK 0x00002000
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PS14_SHFT 14
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PS14_MASK 0x00004000
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PS15_SHFT 15
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PS15_MASK 0x00008000
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PC0_SHFT 16
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PC0_MASK 0x00010000
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PC1_SHFT 17
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PC1_MASK 0x00020000
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PC2_SHFT 18
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PC2_MASK 0x00040000
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PC3_SHFT 19
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PC3_MASK 0x00080000
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PC4_SHFT 20
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PC4_MASK 0x00100000
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PC5_SHFT 21
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PC5_MASK 0x00200000
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PC6_SHFT 22
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PC6_MASK 0x00400000
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PC7_SHFT 23
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PC7_MASK 0x00800000
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PC8_SHFT 24
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PC8_MASK 0x01000000
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PC9_SHFT 25
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PC9_MASK 0x02000000
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PC10_SHFT 26
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PC10_MASK 0x04000000
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PC11_SHFT 27
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PC11_MASK 0x08000000
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PC12_SHFT 28
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PC12_MASK 0x10000000
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PC13_SHFT 29
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PC13_MASK 0x20000000
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PC14_SHFT 30
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PC14_MASK 0x40000000
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PC15_SHFT 31
#define HWIO_GPIO29_POSCR_GPIO29_POSCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO29_POSR_ADDR  0xF0011D18  
#define HWIO_GPIO29_POSR_GPIO29_POSR_PS0_SHFT 0
#define HWIO_GPIO29_POSR_GPIO29_POSR_PS0_MASK 0x00000001
#define HWIO_GPIO29_POSR_GPIO29_POSR_PS1_SHFT 1
#define HWIO_GPIO29_POSR_GPIO29_POSR_PS1_MASK 0x00000002
#define HWIO_GPIO29_POSR_GPIO29_POSR_PS2_SHFT 2
#define HWIO_GPIO29_POSR_GPIO29_POSR_PS2_MASK 0x00000004
#define HWIO_GPIO29_POSR_GPIO29_POSR_PS3_SHFT 3
#define HWIO_GPIO29_POSR_GPIO29_POSR_PS3_MASK 0x00000008
#define HWIO_GPIO29_POSR_GPIO29_POSR_PS4_SHFT 4
#define HWIO_GPIO29_POSR_GPIO29_POSR_PS4_MASK 0x00000010
#define HWIO_GPIO29_POSR_GPIO29_POSR_PS5_SHFT 5
#define HWIO_GPIO29_POSR_GPIO29_POSR_PS5_MASK 0x00000020
#define HWIO_GPIO29_POSR_GPIO29_POSR_PS6_SHFT 6
#define HWIO_GPIO29_POSR_GPIO29_POSR_PS6_MASK 0x00000040
#define HWIO_GPIO29_POSR_GPIO29_POSR_PS7_SHFT 7
#define HWIO_GPIO29_POSR_GPIO29_POSR_PS7_MASK 0x00000080
#define HWIO_GPIO29_POSR_GPIO29_POSR_PS8_SHFT 8
#define HWIO_GPIO29_POSR_GPIO29_POSR_PS8_MASK 0x00000100
#define HWIO_GPIO29_POSR_GPIO29_POSR_PS9_SHFT 9
#define HWIO_GPIO29_POSR_GPIO29_POSR_PS9_MASK 0x00000200
#define HWIO_GPIO29_POSR_GPIO29_POSR_PS10_SHFT 10
#define HWIO_GPIO29_POSR_GPIO29_POSR_PS10_MASK 0x00000400
#define HWIO_GPIO29_POSR_GPIO29_POSR_PS11_SHFT 11
#define HWIO_GPIO29_POSR_GPIO29_POSR_PS11_MASK 0x00000800
#define HWIO_GPIO29_POSR_GPIO29_POSR_PS12_SHFT 12
#define HWIO_GPIO29_POSR_GPIO29_POSR_PS12_MASK 0x00001000
#define HWIO_GPIO29_POSR_GPIO29_POSR_PS13_SHFT 13
#define HWIO_GPIO29_POSR_GPIO29_POSR_PS13_MASK 0x00002000
#define HWIO_GPIO29_POSR_GPIO29_POSR_PS14_SHFT 14
#define HWIO_GPIO29_POSR_GPIO29_POSR_PS14_MASK 0x00004000
#define HWIO_GPIO29_POSR_GPIO29_POSR_PS15_SHFT 15
#define HWIO_GPIO29_POSR_GPIO29_POSR_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO29_POSR0_ADDR  0xF0011D1C  
#define HWIO_GPIO29_POSR0_GPIO29_POSR0_PS0_SHFT 0
#define HWIO_GPIO29_POSR0_GPIO29_POSR0_PS0_MASK 0x00000001
#define HWIO_GPIO29_POSR0_GPIO29_POSR0_PS1_SHFT 1
#define HWIO_GPIO29_POSR0_GPIO29_POSR0_PS1_MASK 0x00000002
#define HWIO_GPIO29_POSR0_GPIO29_POSR0_PS2_SHFT 2
#define HWIO_GPIO29_POSR0_GPIO29_POSR0_PS2_MASK 0x00000004
#define HWIO_GPIO29_POSR0_GPIO29_POSR0_PS3_SHFT 3
#define HWIO_GPIO29_POSR0_GPIO29_POSR0_PS3_MASK 0x00000008


//--------

#define HWIO_GPIO29_POSR4_ADDR  0xF0011D20  
#define HWIO_GPIO29_POSR4_GPIO29_POSR4_PS4_SHFT 4
#define HWIO_GPIO29_POSR4_GPIO29_POSR4_PS4_MASK 0x00000010
#define HWIO_GPIO29_POSR4_GPIO29_POSR4_PS5_SHFT 5
#define HWIO_GPIO29_POSR4_GPIO29_POSR4_PS5_MASK 0x00000020
#define HWIO_GPIO29_POSR4_GPIO29_POSR4_PS6_SHFT 6
#define HWIO_GPIO29_POSR4_GPIO29_POSR4_PS6_MASK 0x00000040
#define HWIO_GPIO29_POSR4_GPIO29_POSR4_PS7_SHFT 7
#define HWIO_GPIO29_POSR4_GPIO29_POSR4_PS7_MASK 0x00000080


//--------

#define HWIO_GPIO29_POSR8_ADDR  0xF0011D24  
#define HWIO_GPIO29_POSR8_GPIO29_POSR8_PS8_SHFT 8
#define HWIO_GPIO29_POSR8_GPIO29_POSR8_PS8_MASK 0x00000100
#define HWIO_GPIO29_POSR8_GPIO29_POSR8_PS9_SHFT 9
#define HWIO_GPIO29_POSR8_GPIO29_POSR8_PS9_MASK 0x00000200
#define HWIO_GPIO29_POSR8_GPIO29_POSR8_PS10_SHFT 10
#define HWIO_GPIO29_POSR8_GPIO29_POSR8_PS10_MASK 0x00000400
#define HWIO_GPIO29_POSR8_GPIO29_POSR8_PS11_SHFT 11
#define HWIO_GPIO29_POSR8_GPIO29_POSR8_PS11_MASK 0x00000800


//--------

#define HWIO_GPIO29_POSR12_ADDR  0xF0011D28  
#define HWIO_GPIO29_POSR12_GPIO29_POSR12_PS12_SHFT 12
#define HWIO_GPIO29_POSR12_GPIO29_POSR12_PS12_MASK 0x00001000
#define HWIO_GPIO29_POSR12_GPIO29_POSR12_PS13_SHFT 13
#define HWIO_GPIO29_POSR12_GPIO29_POSR12_PS13_MASK 0x00002000
#define HWIO_GPIO29_POSR12_GPIO29_POSR12_PS14_SHFT 14
#define HWIO_GPIO29_POSR12_GPIO29_POSR12_PS14_MASK 0x00004000
#define HWIO_GPIO29_POSR12_GPIO29_POSR12_PS15_SHFT 15
#define HWIO_GPIO29_POSR12_GPIO29_POSR12_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO29_POCR_ADDR  0xF0011D2C  
#define HWIO_GPIO29_POCR_GPIO29_POCR_PC0_SHFT 16
#define HWIO_GPIO29_POCR_GPIO29_POCR_PC0_MASK 0x00010000
#define HWIO_GPIO29_POCR_GPIO29_POCR_PC1_SHFT 17
#define HWIO_GPIO29_POCR_GPIO29_POCR_PC1_MASK 0x00020000
#define HWIO_GPIO29_POCR_GPIO29_POCR_PC2_SHFT 18
#define HWIO_GPIO29_POCR_GPIO29_POCR_PC2_MASK 0x00040000
#define HWIO_GPIO29_POCR_GPIO29_POCR_PC3_SHFT 19
#define HWIO_GPIO29_POCR_GPIO29_POCR_PC3_MASK 0x00080000
#define HWIO_GPIO29_POCR_GPIO29_POCR_PC4_SHFT 20
#define HWIO_GPIO29_POCR_GPIO29_POCR_PC4_MASK 0x00100000
#define HWIO_GPIO29_POCR_GPIO29_POCR_PC5_SHFT 21
#define HWIO_GPIO29_POCR_GPIO29_POCR_PC5_MASK 0x00200000
#define HWIO_GPIO29_POCR_GPIO29_POCR_PC6_SHFT 22
#define HWIO_GPIO29_POCR_GPIO29_POCR_PC6_MASK 0x00400000
#define HWIO_GPIO29_POCR_GPIO29_POCR_PC7_SHFT 23
#define HWIO_GPIO29_POCR_GPIO29_POCR_PC7_MASK 0x00800000
#define HWIO_GPIO29_POCR_GPIO29_POCR_PC8_SHFT 24
#define HWIO_GPIO29_POCR_GPIO29_POCR_PC8_MASK 0x01000000
#define HWIO_GPIO29_POCR_GPIO29_POCR_PC9_SHFT 25
#define HWIO_GPIO29_POCR_GPIO29_POCR_PC9_MASK 0x02000000
#define HWIO_GPIO29_POCR_GPIO29_POCR_PC10_SHFT 26
#define HWIO_GPIO29_POCR_GPIO29_POCR_PC10_MASK 0x04000000
#define HWIO_GPIO29_POCR_GPIO29_POCR_PC11_SHFT 27
#define HWIO_GPIO29_POCR_GPIO29_POCR_PC11_MASK 0x08000000
#define HWIO_GPIO29_POCR_GPIO29_POCR_PC12_SHFT 28
#define HWIO_GPIO29_POCR_GPIO29_POCR_PC12_MASK 0x10000000
#define HWIO_GPIO29_POCR_GPIO29_POCR_PC13_SHFT 29
#define HWIO_GPIO29_POCR_GPIO29_POCR_PC13_MASK 0x20000000
#define HWIO_GPIO29_POCR_GPIO29_POCR_PC14_SHFT 30
#define HWIO_GPIO29_POCR_GPIO29_POCR_PC14_MASK 0x40000000
#define HWIO_GPIO29_POCR_GPIO29_POCR_PC15_SHFT 31
#define HWIO_GPIO29_POCR_GPIO29_POCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO29_POCR0_ADDR  0xF0011D30  
#define HWIO_GPIO29_POCR0_GPIO29_POCR0_PC0_SHFT 16
#define HWIO_GPIO29_POCR0_GPIO29_POCR0_PC0_MASK 0x00010000
#define HWIO_GPIO29_POCR0_GPIO29_POCR0_PC1_SHFT 17
#define HWIO_GPIO29_POCR0_GPIO29_POCR0_PC1_MASK 0x00020000
#define HWIO_GPIO29_POCR0_GPIO29_POCR0_PC2_SHFT 18
#define HWIO_GPIO29_POCR0_GPIO29_POCR0_PC2_MASK 0x00040000
#define HWIO_GPIO29_POCR0_GPIO29_POCR0_PC3_SHFT 19
#define HWIO_GPIO29_POCR0_GPIO29_POCR0_PC3_MASK 0x00080000


//--------

#define HWIO_GPIO29_POCR4_ADDR  0xF0011D34  
#define HWIO_GPIO29_POCR4_GPIO29_POCR4_PC4_SHFT 20
#define HWIO_GPIO29_POCR4_GPIO29_POCR4_PC4_MASK 0x00100000
#define HWIO_GPIO29_POCR4_GPIO29_POCR4_PC5_SHFT 21
#define HWIO_GPIO29_POCR4_GPIO29_POCR4_PC5_MASK 0x00200000
#define HWIO_GPIO29_POCR4_GPIO29_POCR4_PC6_SHFT 22
#define HWIO_GPIO29_POCR4_GPIO29_POCR4_PC6_MASK 0x00400000
#define HWIO_GPIO29_POCR4_GPIO29_POCR4_PC7_SHFT 23
#define HWIO_GPIO29_POCR4_GPIO29_POCR4_PC7_MASK 0x00800000


//--------

#define HWIO_GPIO29_POCR8_ADDR  0xF0011D38  
#define HWIO_GPIO29_POCR8_GPIO29_POCR8_PC8_SHFT 24
#define HWIO_GPIO29_POCR8_GPIO29_POCR8_PC8_MASK 0x01000000
#define HWIO_GPIO29_POCR8_GPIO29_POCR8_PC9_SHFT 25
#define HWIO_GPIO29_POCR8_GPIO29_POCR8_PC9_MASK 0x02000000
#define HWIO_GPIO29_POCR8_GPIO29_POCR8_PC10_SHFT 26
#define HWIO_GPIO29_POCR8_GPIO29_POCR8_PC10_MASK 0x04000000
#define HWIO_GPIO29_POCR8_GPIO29_POCR8_PC11_SHFT 27
#define HWIO_GPIO29_POCR8_GPIO29_POCR8_PC11_MASK 0x08000000


//--------

#define HWIO_GPIO29_POCR12_ADDR  0xF0011D3C  
#define HWIO_GPIO29_POCR12_GPIO29_POCR12_PC12_SHFT 28
#define HWIO_GPIO29_POCR12_GPIO29_POCR12_PC12_MASK 0x10000000
#define HWIO_GPIO29_POCR12_GPIO29_POCR12_PC13_SHFT 29
#define HWIO_GPIO29_POCR12_GPIO29_POCR12_PC13_MASK 0x20000000
#define HWIO_GPIO29_POCR12_GPIO29_POCR12_PC14_SHFT 30
#define HWIO_GPIO29_POCR12_GPIO29_POCR12_PC14_MASK 0x40000000
#define HWIO_GPIO29_POCR12_GPIO29_POCR12_PC15_SHFT 31
#define HWIO_GPIO29_POCR12_GPIO29_POCR12_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO29_PUDEN_ADDR  0xF0011D40  
#define HWIO_GPIO29_PUDEN_GPIO29_PUDEN_PXPUDEN0_SHFT 0
#define HWIO_GPIO29_PUDEN_GPIO29_PUDEN_PXPUDEN0_MASK 0x00000003
#define HWIO_GPIO29_PUDEN_GPIO29_PUDEN_PXPUDEN1_SHFT 2
#define HWIO_GPIO29_PUDEN_GPIO29_PUDEN_PXPUDEN1_MASK 0x0000000c
#define HWIO_GPIO29_PUDEN_GPIO29_PUDEN_PXPUDEN2_SHFT 4
#define HWIO_GPIO29_PUDEN_GPIO29_PUDEN_PXPUDEN2_MASK 0x00000030
#define HWIO_GPIO29_PUDEN_GPIO29_PUDEN_PXPUDEN3_SHFT 6
#define HWIO_GPIO29_PUDEN_GPIO29_PUDEN_PXPUDEN3_MASK 0x000000c0
#define HWIO_GPIO29_PUDEN_GPIO29_PUDEN_PXPUDEN4_SHFT 8
#define HWIO_GPIO29_PUDEN_GPIO29_PUDEN_PXPUDEN4_MASK 0x00000300
#define HWIO_GPIO29_PUDEN_GPIO29_PUDEN_PXPUDEN5_SHFT 10
#define HWIO_GPIO29_PUDEN_GPIO29_PUDEN_PXPUDEN5_MASK 0x00000c00
#define HWIO_GPIO29_PUDEN_GPIO29_PUDEN_PXPUDEN6_SHFT 12
#define HWIO_GPIO29_PUDEN_GPIO29_PUDEN_PXPUDEN6_MASK 0x00003000
#define HWIO_GPIO29_PUDEN_GPIO29_PUDEN_PXPUDEN7_SHFT 14
#define HWIO_GPIO29_PUDEN_GPIO29_PUDEN_PXPUDEN7_MASK 0x0000c000
#define HWIO_GPIO29_PUDEN_GPIO29_PUDEN_PXPUDEN8_SHFT 16
#define HWIO_GPIO29_PUDEN_GPIO29_PUDEN_PXPUDEN8_MASK 0x00030000
#define HWIO_GPIO29_PUDEN_GPIO29_PUDEN_PXPUDEN9_SHFT 18
#define HWIO_GPIO29_PUDEN_GPIO29_PUDEN_PXPUDEN9_MASK 0x000c0000
#define HWIO_GPIO29_PUDEN_GPIO29_PUDEN_PXPUDEN10_SHFT 20
#define HWIO_GPIO29_PUDEN_GPIO29_PUDEN_PXPUDEN10_MASK 0x00300000
#define HWIO_GPIO29_PUDEN_GPIO29_PUDEN_PXPUDEN11_SHFT 22
#define HWIO_GPIO29_PUDEN_GPIO29_PUDEN_PXPUDEN11_MASK 0x00c00000
#define HWIO_GPIO29_PUDEN_GPIO29_PUDEN_PXPUDEN12_SHFT 24
#define HWIO_GPIO29_PUDEN_GPIO29_PUDEN_PXPUDEN12_MASK 0x03000000
#define HWIO_GPIO29_PUDEN_GPIO29_PUDEN_PXPUDEN13_SHFT 26
#define HWIO_GPIO29_PUDEN_GPIO29_PUDEN_PXPUDEN13_MASK 0x0c000000
#define HWIO_GPIO29_PUDEN_GPIO29_PUDEN_PXPUDEN14_SHFT 28
#define HWIO_GPIO29_PUDEN_GPIO29_PUDEN_PXPUDEN14_MASK 0x30000000
#define HWIO_GPIO29_PUDEN_GPIO29_PUDEN_PXPUDEN15_SHFT 30
#define HWIO_GPIO29_PUDEN_GPIO29_PUDEN_PXPUDEN15_MASK 0xc0000000


//--------

#define HWIO_GPIO29_PODR_ADDR  0xF0011D44  
#define HWIO_GPIO29_PODR_GPIO29_PODR_PXPODR0_SHFT 0
#define HWIO_GPIO29_PODR_GPIO29_PODR_PXPODR0_MASK 0x00000003
#define HWIO_GPIO29_PODR_GPIO29_PODR_PXPODR1_SHFT 2
#define HWIO_GPIO29_PODR_GPIO29_PODR_PXPODR1_MASK 0x0000000c
#define HWIO_GPIO29_PODR_GPIO29_PODR_PXPODR2_SHFT 4
#define HWIO_GPIO29_PODR_GPIO29_PODR_PXPODR2_MASK 0x00000030
#define HWIO_GPIO29_PODR_GPIO29_PODR_PXPODR3_SHFT 6
#define HWIO_GPIO29_PODR_GPIO29_PODR_PXPODR3_MASK 0x000000c0
#define HWIO_GPIO29_PODR_GPIO29_PODR_PXPODR4_SHFT 8
#define HWIO_GPIO29_PODR_GPIO29_PODR_PXPODR4_MASK 0x00000300
#define HWIO_GPIO29_PODR_GPIO29_PODR_PXPODR5_SHFT 10
#define HWIO_GPIO29_PODR_GPIO29_PODR_PXPODR5_MASK 0x00000c00
#define HWIO_GPIO29_PODR_GPIO29_PODR_PXPODR6_SHFT 12
#define HWIO_GPIO29_PODR_GPIO29_PODR_PXPODR6_MASK 0x00003000
#define HWIO_GPIO29_PODR_GPIO29_PODR_PXPODR7_SHFT 14
#define HWIO_GPIO29_PODR_GPIO29_PODR_PXPODR7_MASK 0x0000c000
#define HWIO_GPIO29_PODR_GPIO29_PODR_PXPODR8_SHFT 16
#define HWIO_GPIO29_PODR_GPIO29_PODR_PXPODR8_MASK 0x00030000
#define HWIO_GPIO29_PODR_GPIO29_PODR_PXPODR9_SHFT 18
#define HWIO_GPIO29_PODR_GPIO29_PODR_PXPODR9_MASK 0x000c0000
#define HWIO_GPIO29_PODR_GPIO29_PODR_PXPODR10_SHFT 20
#define HWIO_GPIO29_PODR_GPIO29_PODR_PXPODR10_MASK 0x00300000
#define HWIO_GPIO29_PODR_GPIO29_PODR_PXPODR11_SHFT 22
#define HWIO_GPIO29_PODR_GPIO29_PODR_PXPODR11_MASK 0x00c00000
#define HWIO_GPIO29_PODR_GPIO29_PODR_PXPODR12_SHFT 24
#define HWIO_GPIO29_PODR_GPIO29_PODR_PXPODR12_MASK 0x03000000
#define HWIO_GPIO29_PODR_GPIO29_PODR_PXPODR13_SHFT 26
#define HWIO_GPIO29_PODR_GPIO29_PODR_PXPODR13_MASK 0x0c000000
#define HWIO_GPIO29_PODR_GPIO29_PODR_PXPODR14_SHFT 28
#define HWIO_GPIO29_PODR_GPIO29_PODR_PXPODR14_MASK 0x30000000
#define HWIO_GPIO29_PODR_GPIO29_PODR_PXPODR15_SHFT 30
#define HWIO_GPIO29_PODR_GPIO29_PODR_PXPODR15_MASK 0xc0000000


//--------

#define HWIO_GPIO29_PMOD_ADDR  0xF0011D48  
#define HWIO_GPIO29_PMOD_GPIO29_PMOD_PXMOD0_SHFT 0
#define HWIO_GPIO29_PMOD_GPIO29_PMOD_PXMOD0_MASK 0x00000003
#define HWIO_GPIO29_PMOD_GPIO29_PMOD_PXMOD1_SHFT 2
#define HWIO_GPIO29_PMOD_GPIO29_PMOD_PXMOD1_MASK 0x0000000c
#define HWIO_GPIO29_PMOD_GPIO29_PMOD_PXMOD2_SHFT 4
#define HWIO_GPIO29_PMOD_GPIO29_PMOD_PXMOD2_MASK 0x00000030
#define HWIO_GPIO29_PMOD_GPIO29_PMOD_PXMOD3_SHFT 6
#define HWIO_GPIO29_PMOD_GPIO29_PMOD_PXMOD3_MASK 0x000000c0
#define HWIO_GPIO29_PMOD_GPIO29_PMOD_PXMOD4_SHFT 8
#define HWIO_GPIO29_PMOD_GPIO29_PMOD_PXMOD4_MASK 0x00000300
#define HWIO_GPIO29_PMOD_GPIO29_PMOD_PXMOD5_SHFT 10
#define HWIO_GPIO29_PMOD_GPIO29_PMOD_PXMOD5_MASK 0x00000c00
#define HWIO_GPIO29_PMOD_GPIO29_PMOD_PXMOD6_SHFT 12
#define HWIO_GPIO29_PMOD_GPIO29_PMOD_PXMOD6_MASK 0x00003000
#define HWIO_GPIO29_PMOD_GPIO29_PMOD_PXMOD7_SHFT 14
#define HWIO_GPIO29_PMOD_GPIO29_PMOD_PXMOD7_MASK 0x0000c000
#define HWIO_GPIO29_PMOD_GPIO29_PMOD_PXMOD8_SHFT 16
#define HWIO_GPIO29_PMOD_GPIO29_PMOD_PXMOD8_MASK 0x00030000
#define HWIO_GPIO29_PMOD_GPIO29_PMOD_PXMOD9_SHFT 18
#define HWIO_GPIO29_PMOD_GPIO29_PMOD_PXMOD9_MASK 0x000c0000
#define HWIO_GPIO29_PMOD_GPIO29_PMOD_PXMOD10_SHFT 20
#define HWIO_GPIO29_PMOD_GPIO29_PMOD_PXMOD10_MASK 0x00300000
#define HWIO_GPIO29_PMOD_GPIO29_PMOD_PXMOD11_SHFT 22
#define HWIO_GPIO29_PMOD_GPIO29_PMOD_PXMOD11_MASK 0x00c00000
#define HWIO_GPIO29_PMOD_GPIO29_PMOD_PXMOD12_SHFT 24
#define HWIO_GPIO29_PMOD_GPIO29_PMOD_PXMOD12_MASK 0x03000000
#define HWIO_GPIO29_PMOD_GPIO29_PMOD_PXMOD13_SHFT 26
#define HWIO_GPIO29_PMOD_GPIO29_PMOD_PXMOD13_MASK 0x0c000000
#define HWIO_GPIO29_PMOD_GPIO29_PMOD_PXMOD14_SHFT 28
#define HWIO_GPIO29_PMOD_GPIO29_PMOD_PXMOD14_MASK 0x30000000
#define HWIO_GPIO29_PMOD_GPIO29_PMOD_PXMOD15_SHFT 30
#define HWIO_GPIO29_PMOD_GPIO29_PMOD_PXMOD15_MASK 0xc0000000


//--------

#define HWIO_GPIO29_PEROUT0_ADDR  0xF0011D4C  
#define HWIO_GPIO29_PEROUT0_GPIO29_PEROUT0_OUTSEL0_SHFT 0
#define HWIO_GPIO29_PEROUT0_GPIO29_PEROUT0_OUTSEL0_MASK 0x0000000f
#define HWIO_GPIO29_PEROUT0_GPIO29_PEROUT0_OUTSEL1_SHFT 4
#define HWIO_GPIO29_PEROUT0_GPIO29_PEROUT0_OUTSEL1_MASK 0x000000f0
#define HWIO_GPIO29_PEROUT0_GPIO29_PEROUT0_OUTSEL2_SHFT 8
#define HWIO_GPIO29_PEROUT0_GPIO29_PEROUT0_OUTSEL2_MASK 0x00000f00
#define HWIO_GPIO29_PEROUT0_GPIO29_PEROUT0_OUTSEL3_SHFT 12
#define HWIO_GPIO29_PEROUT0_GPIO29_PEROUT0_OUTSEL3_MASK 0x0000f000
#define HWIO_GPIO29_PEROUT0_GPIO29_PEROUT0_OUTSEL4_SHFT 16
#define HWIO_GPIO29_PEROUT0_GPIO29_PEROUT0_OUTSEL4_MASK 0x000f0000
#define HWIO_GPIO29_PEROUT0_GPIO29_PEROUT0_OUTSEL5_SHFT 20
#define HWIO_GPIO29_PEROUT0_GPIO29_PEROUT0_OUTSEL5_MASK 0x00f00000
#define HWIO_GPIO29_PEROUT0_GPIO29_PEROUT0_OUTSEL6_SHFT 24
#define HWIO_GPIO29_PEROUT0_GPIO29_PEROUT0_OUTSEL6_MASK 0x0f000000
#define HWIO_GPIO29_PEROUT0_GPIO29_PEROUT0_OUTSEL7_SHFT 28
#define HWIO_GPIO29_PEROUT0_GPIO29_PEROUT0_OUTSEL7_MASK 0xf0000000


//--------

#define HWIO_GPIO29_PEROUT1_ADDR  0xF0011D50  
#define HWIO_GPIO29_PEROUT1_GPIO29_PEROUT1_OUTSEL8_SHFT 0
#define HWIO_GPIO29_PEROUT1_GPIO29_PEROUT1_OUTSEL8_MASK 0x0000000f
#define HWIO_GPIO29_PEROUT1_GPIO29_PEROUT1_OUTSEL9_SHFT 4
#define HWIO_GPIO29_PEROUT1_GPIO29_PEROUT1_OUTSEL9_MASK 0x000000f0
#define HWIO_GPIO29_PEROUT1_GPIO29_PEROUT1_OUTSEL10_SHFT 8
#define HWIO_GPIO29_PEROUT1_GPIO29_PEROUT1_OUTSEL10_MASK 0x00000f00
#define HWIO_GPIO29_PEROUT1_GPIO29_PEROUT1_OUTSEL11_SHFT 12
#define HWIO_GPIO29_PEROUT1_GPIO29_PEROUT1_OUTSEL11_MASK 0x0000f000
#define HWIO_GPIO29_PEROUT1_GPIO29_PEROUT1_OUTSEL12_SHFT 16
#define HWIO_GPIO29_PEROUT1_GPIO29_PEROUT1_OUTSEL12_MASK 0x000f0000
#define HWIO_GPIO29_PEROUT1_GPIO29_PEROUT1_OUTSEL13_SHFT 20
#define HWIO_GPIO29_PEROUT1_GPIO29_PEROUT1_OUTSEL13_MASK 0x00f00000
#define HWIO_GPIO29_PEROUT1_GPIO29_PEROUT1_OUTSEL14_SHFT 24
#define HWIO_GPIO29_PEROUT1_GPIO29_PEROUT1_OUTSEL14_MASK 0x0f000000
#define HWIO_GPIO29_PEROUT1_GPIO29_PEROUT1_OUTSEL15_SHFT 28
#define HWIO_GPIO29_PEROUT1_GPIO29_PEROUT1_OUTSEL15_MASK 0xf0000000


//--------

#define HWIO_GPIO29_PDR0_ADDR  0xF0011D54  
#define HWIO_GPIO29_PDR0_GPIO29_PDR0_PXPD0_SHFT 0
#define HWIO_GPIO29_PDR0_GPIO29_PDR0_PXPD0_MASK 0x00000003
#define HWIO_GPIO29_PDR0_GPIO29_PDR0_PXPD1_SHFT 4
#define HWIO_GPIO29_PDR0_GPIO29_PDR0_PXPD1_MASK 0x00000030
#define HWIO_GPIO29_PDR0_GPIO29_PDR0_PXPD2_SHFT 8
#define HWIO_GPIO29_PDR0_GPIO29_PDR0_PXPD2_MASK 0x00000300
#define HWIO_GPIO29_PDR0_GPIO29_PDR0_PXPD3_SHFT 12
#define HWIO_GPIO29_PDR0_GPIO29_PDR0_PXPD3_MASK 0x00003000
#define HWIO_GPIO29_PDR0_GPIO29_PDR0_PXPD4_SHFT 16
#define HWIO_GPIO29_PDR0_GPIO29_PDR0_PXPD4_MASK 0x00030000
#define HWIO_GPIO29_PDR0_GPIO29_PDR0_PXPD5_SHFT 20
#define HWIO_GPIO29_PDR0_GPIO29_PDR0_PXPD5_MASK 0x00300000
#define HWIO_GPIO29_PDR0_GPIO29_PDR0_PXPD6_SHFT 24
#define HWIO_GPIO29_PDR0_GPIO29_PDR0_PXPD6_MASK 0x03000000
#define HWIO_GPIO29_PDR0_GPIO29_PDR0_PXPD7_SHFT 28
#define HWIO_GPIO29_PDR0_GPIO29_PDR0_PXPD7_MASK 0x30000000


//--------

#define HWIO_GPIO29_PDR1_ADDR  0xF0011D58  
#define HWIO_GPIO29_PDR1_GPIO29_PDR1_PXPD8_SHFT 0
#define HWIO_GPIO29_PDR1_GPIO29_PDR1_PXPD8_MASK 0x00000003
#define HWIO_GPIO29_PDR1_GPIO29_PDR1_PXPD9_SHFT 4
#define HWIO_GPIO29_PDR1_GPIO29_PDR1_PXPD9_MASK 0x00000030
#define HWIO_GPIO29_PDR1_GPIO29_PDR1_PXPD10_SHFT 8
#define HWIO_GPIO29_PDR1_GPIO29_PDR1_PXPD10_MASK 0x00000300
#define HWIO_GPIO29_PDR1_GPIO29_PDR1_PXPD11_SHFT 12
#define HWIO_GPIO29_PDR1_GPIO29_PDR1_PXPD11_MASK 0x00003000
#define HWIO_GPIO29_PDR1_GPIO29_PDR1_PXPD12_SHFT 16
#define HWIO_GPIO29_PDR1_GPIO29_PDR1_PXPD12_MASK 0x00030000
#define HWIO_GPIO29_PDR1_GPIO29_PDR1_PXPD13_SHFT 20
#define HWIO_GPIO29_PDR1_GPIO29_PDR1_PXPD13_MASK 0x00300000
#define HWIO_GPIO29_PDR1_GPIO29_PDR1_PXPD14_SHFT 24
#define HWIO_GPIO29_PDR1_GPIO29_PDR1_PXPD14_MASK 0x03000000
#define HWIO_GPIO29_PDR1_GPIO29_PDR1_PXPD15_SHFT 28
#define HWIO_GPIO29_PDR1_GPIO29_PDR1_PXPD15_MASK 0x30000000


//--------

#define HWIO_GPIO29_SDE_ADDR  0xF0011D5C  
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEN0_SHFT 0
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEN0_MASK 0x00000001
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEN1_SHFT 1
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEN1_MASK 0x00000002
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEN2_SHFT 2
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEN2_MASK 0x00000004
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEN3_SHFT 3
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEN3_MASK 0x00000008
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEN4_SHFT 4
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEN4_MASK 0x00000010
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEN5_SHFT 5
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEN5_MASK 0x00000020
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEN6_SHFT 6
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEN6_MASK 0x00000040
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEN7_SHFT 7
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEN7_MASK 0x00000080
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEN8_SHFT 8
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEN8_MASK 0x00000100
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEN9_SHFT 9
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEN9_MASK 0x00000200
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEN10_SHFT 10
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEN10_MASK 0x00000400
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEN11_SHFT 11
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEN11_MASK 0x00000800
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEN12_SHFT 12
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEN12_MASK 0x00001000
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEN13_SHFT 13
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEN13_MASK 0x00002000
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEN14_SHFT 14
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEN14_MASK 0x00004000
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEN15_SHFT 15
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEN15_MASK 0x00008000
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEF0_SHFT 16
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEF0_MASK 0x00010000
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEF1_SHFT 17
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEF1_MASK 0x00020000
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEF2_SHFT 18
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEF2_MASK 0x00040000
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEF3_SHFT 19
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEF3_MASK 0x00080000
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEF4_SHFT 20
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEF4_MASK 0x00100000
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEF5_SHFT 21
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEF5_MASK 0x00200000
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEF6_SHFT 22
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEF6_MASK 0x00400000
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEF7_SHFT 23
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEF7_MASK 0x00800000
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEF8_SHFT 24
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEF8_MASK 0x01000000
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEF9_SHFT 25
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEF9_MASK 0x02000000
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEF10_SHFT 26
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEF10_MASK 0x04000000
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEF11_SHFT 27
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEF11_MASK 0x08000000
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEF12_SHFT 28
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEF12_MASK 0x10000000
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEF13_SHFT 29
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEF13_MASK 0x20000000
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEF14_SHFT 30
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEF14_MASK 0x40000000
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEF15_SHFT 31
#define HWIO_GPIO29_SDE_GPIO29_SDE_SDEF15_MASK 0x80000000


//--------

#define HWIO_GPIO29_SDCTL_ADDR  0xF0011D60  
#define HWIO_GPIO29_SDCTL_GPIO29_SDCTL_SWTRIG_SHFT 0
#define HWIO_GPIO29_SDCTL_GPIO29_SDCTL_SWTRIG_MASK 0x00000001
#define HWIO_GPIO29_SDCTL_GPIO29_SDCTL_LINKEN_SHFT 1
#define HWIO_GPIO29_SDCTL_GPIO29_SDCTL_LINKEN_MASK 0x00000002
#define HWIO_GPIO29_SDCTL_GPIO29_SDCTL_PSDEF_SHFT 2
#define HWIO_GPIO29_SDCTL_GPIO29_SDCTL_PSDEF_MASK 0x00000004


//--------

#define HWIO_GPIO29_ESR_ADDR  0xF0011D64  
#define HWIO_GPIO29_ESR_GPIO29_ESR_EN0_SHFT 0
#define HWIO_GPIO29_ESR_GPIO29_ESR_EN0_MASK 0x00000001
#define HWIO_GPIO29_ESR_GPIO29_ESR_EN1_SHFT 1
#define HWIO_GPIO29_ESR_GPIO29_ESR_EN1_MASK 0x00000002
#define HWIO_GPIO29_ESR_GPIO29_ESR_EN2_SHFT 2
#define HWIO_GPIO29_ESR_GPIO29_ESR_EN2_MASK 0x00000004
#define HWIO_GPIO29_ESR_GPIO29_ESR_EN3_SHFT 3
#define HWIO_GPIO29_ESR_GPIO29_ESR_EN3_MASK 0x00000008
#define HWIO_GPIO29_ESR_GPIO29_ESR_EN4_SHFT 4
#define HWIO_GPIO29_ESR_GPIO29_ESR_EN4_MASK 0x00000010
#define HWIO_GPIO29_ESR_GPIO29_ESR_EN5_SHFT 5
#define HWIO_GPIO29_ESR_GPIO29_ESR_EN5_MASK 0x00000020
#define HWIO_GPIO29_ESR_GPIO29_ESR_EN6_SHFT 6
#define HWIO_GPIO29_ESR_GPIO29_ESR_EN6_MASK 0x00000040
#define HWIO_GPIO29_ESR_GPIO29_ESR_EN7_SHFT 7
#define HWIO_GPIO29_ESR_GPIO29_ESR_EN7_MASK 0x00000080
#define HWIO_GPIO29_ESR_GPIO29_ESR_EN8_SHFT 8
#define HWIO_GPIO29_ESR_GPIO29_ESR_EN8_MASK 0x00000100
#define HWIO_GPIO29_ESR_GPIO29_ESR_EN9_SHFT 9
#define HWIO_GPIO29_ESR_GPIO29_ESR_EN9_MASK 0x00000200
#define HWIO_GPIO29_ESR_GPIO29_ESR_EN10_SHFT 10
#define HWIO_GPIO29_ESR_GPIO29_ESR_EN10_MASK 0x00000400
#define HWIO_GPIO29_ESR_GPIO29_ESR_EN11_SHFT 11
#define HWIO_GPIO29_ESR_GPIO29_ESR_EN11_MASK 0x00000800
#define HWIO_GPIO29_ESR_GPIO29_ESR_EN12_SHFT 12
#define HWIO_GPIO29_ESR_GPIO29_ESR_EN12_MASK 0x00001000
#define HWIO_GPIO29_ESR_GPIO29_ESR_EN13_SHFT 13
#define HWIO_GPIO29_ESR_GPIO29_ESR_EN13_MASK 0x00002000
#define HWIO_GPIO29_ESR_GPIO29_ESR_EN14_SHFT 14
#define HWIO_GPIO29_ESR_GPIO29_ESR_EN14_MASK 0x00004000
#define HWIO_GPIO29_ESR_GPIO29_ESR_EN15_SHFT 15
#define HWIO_GPIO29_ESR_GPIO29_ESR_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO29_LOCK_ADDR  0xF0011D68  
#define HWIO_GPIO29_LOCK_GPIO29_LOCK_P0LCK_SHFT 0
#define HWIO_GPIO29_LOCK_GPIO29_LOCK_P0LCK_MASK 0x00000001
#define HWIO_GPIO29_LOCK_GPIO29_LOCK_P1LCK_SHFT 1
#define HWIO_GPIO29_LOCK_GPIO29_LOCK_P1LCK_MASK 0x00000002
#define HWIO_GPIO29_LOCK_GPIO29_LOCK_P2LCK_SHFT 2
#define HWIO_GPIO29_LOCK_GPIO29_LOCK_P2LCK_MASK 0x00000004
#define HWIO_GPIO29_LOCK_GPIO29_LOCK_P3LCK_SHFT 3
#define HWIO_GPIO29_LOCK_GPIO29_LOCK_P3LCK_MASK 0x00000008
#define HWIO_GPIO29_LOCK_GPIO29_LOCK_P4LCK_SHFT 4
#define HWIO_GPIO29_LOCK_GPIO29_LOCK_P4LCK_MASK 0x00000010
#define HWIO_GPIO29_LOCK_GPIO29_LOCK_P5LCK_SHFT 5
#define HWIO_GPIO29_LOCK_GPIO29_LOCK_P5LCK_MASK 0x00000020
#define HWIO_GPIO29_LOCK_GPIO29_LOCK_P6LCK_SHFT 6
#define HWIO_GPIO29_LOCK_GPIO29_LOCK_P6LCK_MASK 0x00000040
#define HWIO_GPIO29_LOCK_GPIO29_LOCK_P7LCK_SHFT 7
#define HWIO_GPIO29_LOCK_GPIO29_LOCK_P7LCK_MASK 0x00000080
#define HWIO_GPIO29_LOCK_GPIO29_LOCK_P8LCK_SHFT 8
#define HWIO_GPIO29_LOCK_GPIO29_LOCK_P8LCK_MASK 0x00000100
#define HWIO_GPIO29_LOCK_GPIO29_LOCK_P9LCK_SHFT 9
#define HWIO_GPIO29_LOCK_GPIO29_LOCK_P9LCK_MASK 0x00000200
#define HWIO_GPIO29_LOCK_GPIO29_LOCK_P10LCK_SHFT 10
#define HWIO_GPIO29_LOCK_GPIO29_LOCK_P10LCK_MASK 0x00000400
#define HWIO_GPIO29_LOCK_GPIO29_LOCK_P11LCK_SHFT 11
#define HWIO_GPIO29_LOCK_GPIO29_LOCK_P11LCK_MASK 0x00000800
#define HWIO_GPIO29_LOCK_GPIO29_LOCK_P12LCK_SHFT 12
#define HWIO_GPIO29_LOCK_GPIO29_LOCK_P12LCK_MASK 0x00001000
#define HWIO_GPIO29_LOCK_GPIO29_LOCK_P13LCK_SHFT 13
#define HWIO_GPIO29_LOCK_GPIO29_LOCK_P13LCK_MASK 0x00002000
#define HWIO_GPIO29_LOCK_GPIO29_LOCK_P14LCK_SHFT 14
#define HWIO_GPIO29_LOCK_GPIO29_LOCK_P14LCK_MASK 0x00004000
#define HWIO_GPIO29_LOCK_GPIO29_LOCK_P15LCK_SHFT 15
#define HWIO_GPIO29_LOCK_GPIO29_LOCK_P15LCK_MASK 0x00008000
#define HWIO_GPIO29_LOCK_GPIO29_LOCK_PXLCKKEY_SHFT 16
#define HWIO_GPIO29_LOCK_GPIO29_LOCK_PXLCKKEY_MASK 0xffff0000


//--------

#define HWIO_GPIO29_SDETRMOD_ADDR  0xF0011D6C  
#define HWIO_GPIO29_SDETRMOD_GPIO29_SDETRMOD_TGSEL0_SHFT 0
#define HWIO_GPIO29_SDETRMOD_GPIO29_SDETRMOD_TGSEL0_MASK 0x00000001
#define HWIO_GPIO29_SDETRMOD_GPIO29_SDETRMOD_TGSEL1_SHFT 1
#define HWIO_GPIO29_SDETRMOD_GPIO29_SDETRMOD_TGSEL1_MASK 0x00000002
#define HWIO_GPIO29_SDETRMOD_GPIO29_SDETRMOD_TGSEL2_SHFT 2
#define HWIO_GPIO29_SDETRMOD_GPIO29_SDETRMOD_TGSEL2_MASK 0x00000004
#define HWIO_GPIO29_SDETRMOD_GPIO29_SDETRMOD_TGSEL3_SHFT 3
#define HWIO_GPIO29_SDETRMOD_GPIO29_SDETRMOD_TGSEL3_MASK 0x00000008
#define HWIO_GPIO29_SDETRMOD_GPIO29_SDETRMOD_TGSEL4_SHFT 4
#define HWIO_GPIO29_SDETRMOD_GPIO29_SDETRMOD_TGSEL4_MASK 0x00000010
#define HWIO_GPIO29_SDETRMOD_GPIO29_SDETRMOD_TGSEL5_SHFT 5
#define HWIO_GPIO29_SDETRMOD_GPIO29_SDETRMOD_TGSEL5_MASK 0x00000020
#define HWIO_GPIO29_SDETRMOD_GPIO29_SDETRMOD_TGSEL6_SHFT 6
#define HWIO_GPIO29_SDETRMOD_GPIO29_SDETRMOD_TGSEL6_MASK 0x00000040
#define HWIO_GPIO29_SDETRMOD_GPIO29_SDETRMOD_TGSEL7_SHFT 7
#define HWIO_GPIO29_SDETRMOD_GPIO29_SDETRMOD_TGSEL7_MASK 0x00000080
#define HWIO_GPIO29_SDETRMOD_GPIO29_SDETRMOD_TGSEL8_SHFT 8
#define HWIO_GPIO29_SDETRMOD_GPIO29_SDETRMOD_TGSEL8_MASK 0x00000100
#define HWIO_GPIO29_SDETRMOD_GPIO29_SDETRMOD_TGSEL9_SHFT 9
#define HWIO_GPIO29_SDETRMOD_GPIO29_SDETRMOD_TGSEL9_MASK 0x00000200
#define HWIO_GPIO29_SDETRMOD_GPIO29_SDETRMOD_TGSEL10_SHFT 10
#define HWIO_GPIO29_SDETRMOD_GPIO29_SDETRMOD_TGSEL10_MASK 0x00000400
#define HWIO_GPIO29_SDETRMOD_GPIO29_SDETRMOD_TGSEL11_SHFT 11
#define HWIO_GPIO29_SDETRMOD_GPIO29_SDETRMOD_TGSEL11_MASK 0x00000800
#define HWIO_GPIO29_SDETRMOD_GPIO29_SDETRMOD_TGSEL12_SHFT 12
#define HWIO_GPIO29_SDETRMOD_GPIO29_SDETRMOD_TGSEL12_MASK 0x00001000
#define HWIO_GPIO29_SDETRMOD_GPIO29_SDETRMOD_TGSEL13_SHFT 13
#define HWIO_GPIO29_SDETRMOD_GPIO29_SDETRMOD_TGSEL13_MASK 0x00002000
#define HWIO_GPIO29_SDETRMOD_GPIO29_SDETRMOD_TGSEL14_SHFT 14
#define HWIO_GPIO29_SDETRMOD_GPIO29_SDETRMOD_TGSEL14_MASK 0x00004000
#define HWIO_GPIO29_SDETRMOD_GPIO29_SDETRMOD_TGSEL15_SHFT 15
#define HWIO_GPIO29_SDETRMOD_GPIO29_SDETRMOD_TGSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO29_PCSR_ADDR  0xF0011D70  
#define HWIO_GPIO29_PCSR_GPIO29_PCSR_SEL0_SHFT 0
#define HWIO_GPIO29_PCSR_GPIO29_PCSR_SEL0_MASK 0x00000001
#define HWIO_GPIO29_PCSR_GPIO29_PCSR_SEL1_SHFT 1
#define HWIO_GPIO29_PCSR_GPIO29_PCSR_SEL1_MASK 0x00000002
#define HWIO_GPIO29_PCSR_GPIO29_PCSR_SEL2_SHFT 2
#define HWIO_GPIO29_PCSR_GPIO29_PCSR_SEL2_MASK 0x00000004
#define HWIO_GPIO29_PCSR_GPIO29_PCSR_SEL3_SHFT 3
#define HWIO_GPIO29_PCSR_GPIO29_PCSR_SEL3_MASK 0x00000008
#define HWIO_GPIO29_PCSR_GPIO29_PCSR_SEL4_SHFT 4
#define HWIO_GPIO29_PCSR_GPIO29_PCSR_SEL4_MASK 0x00000010
#define HWIO_GPIO29_PCSR_GPIO29_PCSR_SEL5_SHFT 5
#define HWIO_GPIO29_PCSR_GPIO29_PCSR_SEL5_MASK 0x00000020
#define HWIO_GPIO29_PCSR_GPIO29_PCSR_SEL6_SHFT 6
#define HWIO_GPIO29_PCSR_GPIO29_PCSR_SEL6_MASK 0x00000040
#define HWIO_GPIO29_PCSR_GPIO29_PCSR_SEL7_SHFT 7
#define HWIO_GPIO29_PCSR_GPIO29_PCSR_SEL7_MASK 0x00000080
#define HWIO_GPIO29_PCSR_GPIO29_PCSR_SEL8_SHFT 8
#define HWIO_GPIO29_PCSR_GPIO29_PCSR_SEL8_MASK 0x00000100
#define HWIO_GPIO29_PCSR_GPIO29_PCSR_SEL9_SHFT 9
#define HWIO_GPIO29_PCSR_GPIO29_PCSR_SEL9_MASK 0x00000200
#define HWIO_GPIO29_PCSR_GPIO29_PCSR_SEL10_SHFT 10
#define HWIO_GPIO29_PCSR_GPIO29_PCSR_SEL10_MASK 0x00000400
#define HWIO_GPIO29_PCSR_GPIO29_PCSR_SEL11_SHFT 11
#define HWIO_GPIO29_PCSR_GPIO29_PCSR_SEL11_MASK 0x00000800
#define HWIO_GPIO29_PCSR_GPIO29_PCSR_SEL12_SHFT 12
#define HWIO_GPIO29_PCSR_GPIO29_PCSR_SEL12_MASK 0x00001000
#define HWIO_GPIO29_PCSR_GPIO29_PCSR_SEL13_SHFT 13
#define HWIO_GPIO29_PCSR_GPIO29_PCSR_SEL13_MASK 0x00002000
#define HWIO_GPIO29_PCSR_GPIO29_PCSR_SEL14_SHFT 14
#define HWIO_GPIO29_PCSR_GPIO29_PCSR_SEL14_MASK 0x00004000
#define HWIO_GPIO29_PCSR_GPIO29_PCSR_SEL15_SHFT 15
#define HWIO_GPIO29_PCSR_GPIO29_PCSR_SEL15_MASK 0x00008000


//--------

#define HWIO_GPIO29_INEN_ADDR  0xF0011D74  
#define HWIO_GPIO29_INEN_GPIO29_INEN_EN0_SHFT 0
#define HWIO_GPIO29_INEN_GPIO29_INEN_EN0_MASK 0x00000001
#define HWIO_GPIO29_INEN_GPIO29_INEN_EN1_SHFT 1
#define HWIO_GPIO29_INEN_GPIO29_INEN_EN1_MASK 0x00000002
#define HWIO_GPIO29_INEN_GPIO29_INEN_EN2_SHFT 2
#define HWIO_GPIO29_INEN_GPIO29_INEN_EN2_MASK 0x00000004
#define HWIO_GPIO29_INEN_GPIO29_INEN_EN3_SHFT 3
#define HWIO_GPIO29_INEN_GPIO29_INEN_EN3_MASK 0x00000008
#define HWIO_GPIO29_INEN_GPIO29_INEN_EN4_SHFT 4
#define HWIO_GPIO29_INEN_GPIO29_INEN_EN4_MASK 0x00000010
#define HWIO_GPIO29_INEN_GPIO29_INEN_EN5_SHFT 5
#define HWIO_GPIO29_INEN_GPIO29_INEN_EN5_MASK 0x00000020
#define HWIO_GPIO29_INEN_GPIO29_INEN_EN6_SHFT 6
#define HWIO_GPIO29_INEN_GPIO29_INEN_EN6_MASK 0x00000040
#define HWIO_GPIO29_INEN_GPIO29_INEN_EN7_SHFT 7
#define HWIO_GPIO29_INEN_GPIO29_INEN_EN7_MASK 0x00000080
#define HWIO_GPIO29_INEN_GPIO29_INEN_EN8_SHFT 8
#define HWIO_GPIO29_INEN_GPIO29_INEN_EN8_MASK 0x00000100
#define HWIO_GPIO29_INEN_GPIO29_INEN_EN9_SHFT 9
#define HWIO_GPIO29_INEN_GPIO29_INEN_EN9_MASK 0x00000200
#define HWIO_GPIO29_INEN_GPIO29_INEN_EN10_SHFT 10
#define HWIO_GPIO29_INEN_GPIO29_INEN_EN10_MASK 0x00000400
#define HWIO_GPIO29_INEN_GPIO29_INEN_EN11_SHFT 11
#define HWIO_GPIO29_INEN_GPIO29_INEN_EN11_MASK 0x00000800
#define HWIO_GPIO29_INEN_GPIO29_INEN_EN12_SHFT 12
#define HWIO_GPIO29_INEN_GPIO29_INEN_EN12_MASK 0x00001000
#define HWIO_GPIO29_INEN_GPIO29_INEN_EN13_SHFT 13
#define HWIO_GPIO29_INEN_GPIO29_INEN_EN13_MASK 0x00002000
#define HWIO_GPIO29_INEN_GPIO29_INEN_EN14_SHFT 14
#define HWIO_GPIO29_INEN_GPIO29_INEN_EN14_MASK 0x00004000
#define HWIO_GPIO29_INEN_GPIO29_INEN_EN15_SHFT 15
#define HWIO_GPIO29_INEN_GPIO29_INEN_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO29_PUDRST_ADDR  0xF0011D78  
#define HWIO_GPIO29_PUDRST_GPIO29_PUDRST_PDSEL0_SHFT 0
#define HWIO_GPIO29_PUDRST_GPIO29_PUDRST_PDSEL0_MASK 0x00000001
#define HWIO_GPIO29_PUDRST_GPIO29_PUDRST_PDSEL1_SHFT 1
#define HWIO_GPIO29_PUDRST_GPIO29_PUDRST_PDSEL1_MASK 0x00000002
#define HWIO_GPIO29_PUDRST_GPIO29_PUDRST_PDSEL2_SHFT 2
#define HWIO_GPIO29_PUDRST_GPIO29_PUDRST_PDSEL2_MASK 0x00000004
#define HWIO_GPIO29_PUDRST_GPIO29_PUDRST_PDSEL3_SHFT 3
#define HWIO_GPIO29_PUDRST_GPIO29_PUDRST_PDSEL3_MASK 0x00000008
#define HWIO_GPIO29_PUDRST_GPIO29_PUDRST_PDSEL4_SHFT 4
#define HWIO_GPIO29_PUDRST_GPIO29_PUDRST_PDSEL4_MASK 0x00000010
#define HWIO_GPIO29_PUDRST_GPIO29_PUDRST_PDSEL5_SHFT 5
#define HWIO_GPIO29_PUDRST_GPIO29_PUDRST_PDSEL5_MASK 0x00000020
#define HWIO_GPIO29_PUDRST_GPIO29_PUDRST_PDSEL6_SHFT 6
#define HWIO_GPIO29_PUDRST_GPIO29_PUDRST_PDSEL6_MASK 0x00000040
#define HWIO_GPIO29_PUDRST_GPIO29_PUDRST_PDSEL7_SHFT 7
#define HWIO_GPIO29_PUDRST_GPIO29_PUDRST_PDSEL7_MASK 0x00000080
#define HWIO_GPIO29_PUDRST_GPIO29_PUDRST_PDSEL8_SHFT 8
#define HWIO_GPIO29_PUDRST_GPIO29_PUDRST_PDSEL8_MASK 0x00000100
#define HWIO_GPIO29_PUDRST_GPIO29_PUDRST_PDSEL9_SHFT 9
#define HWIO_GPIO29_PUDRST_GPIO29_PUDRST_PDSEL9_MASK 0x00000200
#define HWIO_GPIO29_PUDRST_GPIO29_PUDRST_PDSEL10_SHFT 10
#define HWIO_GPIO29_PUDRST_GPIO29_PUDRST_PDSEL10_MASK 0x00000400
#define HWIO_GPIO29_PUDRST_GPIO29_PUDRST_PDSEL11_SHFT 11
#define HWIO_GPIO29_PUDRST_GPIO29_PUDRST_PDSEL11_MASK 0x00000800
#define HWIO_GPIO29_PUDRST_GPIO29_PUDRST_PDSEL12_SHFT 12
#define HWIO_GPIO29_PUDRST_GPIO29_PUDRST_PDSEL12_MASK 0x00001000
#define HWIO_GPIO29_PUDRST_GPIO29_PUDRST_PDSEL13_SHFT 13
#define HWIO_GPIO29_PUDRST_GPIO29_PUDRST_PDSEL13_MASK 0x00002000
#define HWIO_GPIO29_PUDRST_GPIO29_PUDRST_PDSEL14_SHFT 14
#define HWIO_GPIO29_PUDRST_GPIO29_PUDRST_PDSEL14_MASK 0x00004000
#define HWIO_GPIO29_PUDRST_GPIO29_PUDRST_PDSEL15_SHFT 15
#define HWIO_GPIO29_PUDRST_GPIO29_PUDRST_PDSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO30_INFO_ADDR  0xF0011E00  
#define HWIO_GPIO30_INFO_GPIO30_INFO_MODREV_SHFT 0
#define HWIO_GPIO30_INFO_GPIO30_INFO_MODREV_MASK 0x000000ff
#define HWIO_GPIO30_INFO_GPIO30_INFO_MODTYPE_SHFT 8
#define HWIO_GPIO30_INFO_GPIO30_INFO_MODTYPE_MASK 0x0000ff00
#define HWIO_GPIO30_INFO_GPIO30_INFO_MODNUMBER_SHFT 16
#define HWIO_GPIO30_INFO_GPIO30_INFO_MODNUMBER_MASK 0xffff0000


//--------

#define HWIO_GPIO30_ACES0_ADDR  0xF0011E04  
#define HWIO_GPIO30_ACES0_GPIO30_ACES0_EN0_SHFT 0
#define HWIO_GPIO30_ACES0_GPIO30_ACES0_EN0_MASK 0x00000001
#define HWIO_GPIO30_ACES0_GPIO30_ACES0_EN1_SHFT 1
#define HWIO_GPIO30_ACES0_GPIO30_ACES0_EN1_MASK 0x00000002
#define HWIO_GPIO30_ACES0_GPIO30_ACES0_EN2_SHFT 2
#define HWIO_GPIO30_ACES0_GPIO30_ACES0_EN2_MASK 0x00000004
#define HWIO_GPIO30_ACES0_GPIO30_ACES0_EN3_SHFT 3
#define HWIO_GPIO30_ACES0_GPIO30_ACES0_EN3_MASK 0x00000008
#define HWIO_GPIO30_ACES0_GPIO30_ACES0_EN4_SHFT 4
#define HWIO_GPIO30_ACES0_GPIO30_ACES0_EN4_MASK 0x00000010
#define HWIO_GPIO30_ACES0_GPIO30_ACES0_EN5_SHFT 5
#define HWIO_GPIO30_ACES0_GPIO30_ACES0_EN5_MASK 0x00000020
#define HWIO_GPIO30_ACES0_GPIO30_ACES0_EN6_SHFT 6
#define HWIO_GPIO30_ACES0_GPIO30_ACES0_EN6_MASK 0x00000040
#define HWIO_GPIO30_ACES0_GPIO30_ACES0_EN7_SHFT 7
#define HWIO_GPIO30_ACES0_GPIO30_ACES0_EN7_MASK 0x00000080
#define HWIO_GPIO30_ACES0_GPIO30_ACES0_EN8_SHFT 8
#define HWIO_GPIO30_ACES0_GPIO30_ACES0_EN8_MASK 0x00000100
#define HWIO_GPIO30_ACES0_GPIO30_ACES0_EN9_SHFT 9
#define HWIO_GPIO30_ACES0_GPIO30_ACES0_EN9_MASK 0x00000200
#define HWIO_GPIO30_ACES0_GPIO30_ACES0_EN10_SHFT 10
#define HWIO_GPIO30_ACES0_GPIO30_ACES0_EN10_MASK 0x00000400
#define HWIO_GPIO30_ACES0_GPIO30_ACES0_EN11_SHFT 11
#define HWIO_GPIO30_ACES0_GPIO30_ACES0_EN11_MASK 0x00000800
#define HWIO_GPIO30_ACES0_GPIO30_ACES0_EN12_SHFT 12
#define HWIO_GPIO30_ACES0_GPIO30_ACES0_EN12_MASK 0x00001000
#define HWIO_GPIO30_ACES0_GPIO30_ACES0_EN13_SHFT 13
#define HWIO_GPIO30_ACES0_GPIO30_ACES0_EN13_MASK 0x00002000
#define HWIO_GPIO30_ACES0_GPIO30_ACES0_EN14_SHFT 14
#define HWIO_GPIO30_ACES0_GPIO30_ACES0_EN14_MASK 0x00004000
#define HWIO_GPIO30_ACES0_GPIO30_ACES0_EN15_SHFT 15
#define HWIO_GPIO30_ACES0_GPIO30_ACES0_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO30_ACES1_ADDR  0xF0011E08  


//--------

#define HWIO_GPIO30_PIR_ADDR  0xF0011E0C  
#define HWIO_GPIO30_PIR_GPIO30_PIR_PXPIR0_SHFT 0
#define HWIO_GPIO30_PIR_GPIO30_PIR_PXPIR0_MASK 0x00000001
#define HWIO_GPIO30_PIR_GPIO30_PIR_PXPIR1_SHFT 1
#define HWIO_GPIO30_PIR_GPIO30_PIR_PXPIR1_MASK 0x00000002
#define HWIO_GPIO30_PIR_GPIO30_PIR_PXPIR2_SHFT 2
#define HWIO_GPIO30_PIR_GPIO30_PIR_PXPIR2_MASK 0x00000004
#define HWIO_GPIO30_PIR_GPIO30_PIR_PXPIR3_SHFT 3
#define HWIO_GPIO30_PIR_GPIO30_PIR_PXPIR3_MASK 0x00000008
#define HWIO_GPIO30_PIR_GPIO30_PIR_PXPIR4_SHFT 4
#define HWIO_GPIO30_PIR_GPIO30_PIR_PXPIR4_MASK 0x00000010
#define HWIO_GPIO30_PIR_GPIO30_PIR_PXPIR5_SHFT 5
#define HWIO_GPIO30_PIR_GPIO30_PIR_PXPIR5_MASK 0x00000020
#define HWIO_GPIO30_PIR_GPIO30_PIR_PXPIR6_SHFT 6
#define HWIO_GPIO30_PIR_GPIO30_PIR_PXPIR6_MASK 0x00000040
#define HWIO_GPIO30_PIR_GPIO30_PIR_PXPIR7_SHFT 7
#define HWIO_GPIO30_PIR_GPIO30_PIR_PXPIR7_MASK 0x00000080
#define HWIO_GPIO30_PIR_GPIO30_PIR_PXPIR8_SHFT 8
#define HWIO_GPIO30_PIR_GPIO30_PIR_PXPIR8_MASK 0x00000100
#define HWIO_GPIO30_PIR_GPIO30_PIR_PXPIR9_SHFT 9
#define HWIO_GPIO30_PIR_GPIO30_PIR_PXPIR9_MASK 0x00000200
#define HWIO_GPIO30_PIR_GPIO30_PIR_PXPIR10_SHFT 10
#define HWIO_GPIO30_PIR_GPIO30_PIR_PXPIR10_MASK 0x00000400
#define HWIO_GPIO30_PIR_GPIO30_PIR_PXPIR11_SHFT 11
#define HWIO_GPIO30_PIR_GPIO30_PIR_PXPIR11_MASK 0x00000800
#define HWIO_GPIO30_PIR_GPIO30_PIR_PXPIR12_SHFT 12
#define HWIO_GPIO30_PIR_GPIO30_PIR_PXPIR12_MASK 0x00001000
#define HWIO_GPIO30_PIR_GPIO30_PIR_PXPIR13_SHFT 13
#define HWIO_GPIO30_PIR_GPIO30_PIR_PXPIR13_MASK 0x00002000
#define HWIO_GPIO30_PIR_GPIO30_PIR_PXPIR14_SHFT 14
#define HWIO_GPIO30_PIR_GPIO30_PIR_PXPIR14_MASK 0x00004000
#define HWIO_GPIO30_PIR_GPIO30_PIR_PXPIR15_SHFT 15
#define HWIO_GPIO30_PIR_GPIO30_PIR_PXPIR15_MASK 0x00008000


//--------

#define HWIO_GPIO30_POR_ADDR  0xF0011E10  
#define HWIO_GPIO30_POR_GPIO30_POR_PXPOR0_SHFT 0
#define HWIO_GPIO30_POR_GPIO30_POR_PXPOR0_MASK 0x00000001
#define HWIO_GPIO30_POR_GPIO30_POR_PXPOR1_SHFT 1
#define HWIO_GPIO30_POR_GPIO30_POR_PXPOR1_MASK 0x00000002
#define HWIO_GPIO30_POR_GPIO30_POR_PXPOR2_SHFT 2
#define HWIO_GPIO30_POR_GPIO30_POR_PXPOR2_MASK 0x00000004
#define HWIO_GPIO30_POR_GPIO30_POR_PXPOR3_SHFT 3
#define HWIO_GPIO30_POR_GPIO30_POR_PXPOR3_MASK 0x00000008
#define HWIO_GPIO30_POR_GPIO30_POR_PXPOR4_SHFT 4
#define HWIO_GPIO30_POR_GPIO30_POR_PXPOR4_MASK 0x00000010
#define HWIO_GPIO30_POR_GPIO30_POR_PXPOR5_SHFT 5
#define HWIO_GPIO30_POR_GPIO30_POR_PXPOR5_MASK 0x00000020
#define HWIO_GPIO30_POR_GPIO30_POR_PXPOR6_SHFT 6
#define HWIO_GPIO30_POR_GPIO30_POR_PXPOR6_MASK 0x00000040
#define HWIO_GPIO30_POR_GPIO30_POR_PXPOR7_SHFT 7
#define HWIO_GPIO30_POR_GPIO30_POR_PXPOR7_MASK 0x00000080
#define HWIO_GPIO30_POR_GPIO30_POR_PXPOR8_SHFT 8
#define HWIO_GPIO30_POR_GPIO30_POR_PXPOR8_MASK 0x00000100
#define HWIO_GPIO30_POR_GPIO30_POR_PXPOR9_SHFT 9
#define HWIO_GPIO30_POR_GPIO30_POR_PXPOR9_MASK 0x00000200
#define HWIO_GPIO30_POR_GPIO30_POR_PXPOR10_SHFT 10
#define HWIO_GPIO30_POR_GPIO30_POR_PXPOR10_MASK 0x00000400
#define HWIO_GPIO30_POR_GPIO30_POR_PXPOR11_SHFT 11
#define HWIO_GPIO30_POR_GPIO30_POR_PXPOR11_MASK 0x00000800
#define HWIO_GPIO30_POR_GPIO30_POR_PXPOR12_SHFT 12
#define HWIO_GPIO30_POR_GPIO30_POR_PXPOR12_MASK 0x00001000
#define HWIO_GPIO30_POR_GPIO30_POR_PXPOR13_SHFT 13
#define HWIO_GPIO30_POR_GPIO30_POR_PXPOR13_MASK 0x00002000
#define HWIO_GPIO30_POR_GPIO30_POR_PXPOR14_SHFT 14
#define HWIO_GPIO30_POR_GPIO30_POR_PXPOR14_MASK 0x00004000
#define HWIO_GPIO30_POR_GPIO30_POR_PXPOR15_SHFT 15
#define HWIO_GPIO30_POR_GPIO30_POR_PXPOR15_MASK 0x00008000


//--------

#define HWIO_GPIO30_POSCR_ADDR  0xF0011E14  
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PS0_SHFT 0
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PS0_MASK 0x00000001
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PS1_SHFT 1
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PS1_MASK 0x00000002
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PS2_SHFT 2
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PS2_MASK 0x00000004
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PS3_SHFT 3
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PS3_MASK 0x00000008
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PS4_SHFT 4
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PS4_MASK 0x00000010
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PS5_SHFT 5
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PS5_MASK 0x00000020
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PS6_SHFT 6
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PS6_MASK 0x00000040
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PS7_SHFT 7
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PS7_MASK 0x00000080
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PS8_SHFT 8
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PS8_MASK 0x00000100
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PS9_SHFT 9
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PS9_MASK 0x00000200
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PS10_SHFT 10
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PS10_MASK 0x00000400
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PS11_SHFT 11
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PS11_MASK 0x00000800
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PS12_SHFT 12
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PS12_MASK 0x00001000
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PS13_SHFT 13
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PS13_MASK 0x00002000
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PS14_SHFT 14
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PS14_MASK 0x00004000
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PS15_SHFT 15
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PS15_MASK 0x00008000
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PC0_SHFT 16
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PC0_MASK 0x00010000
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PC1_SHFT 17
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PC1_MASK 0x00020000
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PC2_SHFT 18
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PC2_MASK 0x00040000
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PC3_SHFT 19
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PC3_MASK 0x00080000
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PC4_SHFT 20
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PC4_MASK 0x00100000
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PC5_SHFT 21
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PC5_MASK 0x00200000
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PC6_SHFT 22
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PC6_MASK 0x00400000
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PC7_SHFT 23
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PC7_MASK 0x00800000
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PC8_SHFT 24
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PC8_MASK 0x01000000
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PC9_SHFT 25
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PC9_MASK 0x02000000
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PC10_SHFT 26
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PC10_MASK 0x04000000
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PC11_SHFT 27
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PC11_MASK 0x08000000
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PC12_SHFT 28
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PC12_MASK 0x10000000
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PC13_SHFT 29
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PC13_MASK 0x20000000
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PC14_SHFT 30
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PC14_MASK 0x40000000
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PC15_SHFT 31
#define HWIO_GPIO30_POSCR_GPIO30_POSCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO30_POSR_ADDR  0xF0011E18  
#define HWIO_GPIO30_POSR_GPIO30_POSR_PS0_SHFT 0
#define HWIO_GPIO30_POSR_GPIO30_POSR_PS0_MASK 0x00000001
#define HWIO_GPIO30_POSR_GPIO30_POSR_PS1_SHFT 1
#define HWIO_GPIO30_POSR_GPIO30_POSR_PS1_MASK 0x00000002
#define HWIO_GPIO30_POSR_GPIO30_POSR_PS2_SHFT 2
#define HWIO_GPIO30_POSR_GPIO30_POSR_PS2_MASK 0x00000004
#define HWIO_GPIO30_POSR_GPIO30_POSR_PS3_SHFT 3
#define HWIO_GPIO30_POSR_GPIO30_POSR_PS3_MASK 0x00000008
#define HWIO_GPIO30_POSR_GPIO30_POSR_PS4_SHFT 4
#define HWIO_GPIO30_POSR_GPIO30_POSR_PS4_MASK 0x00000010
#define HWIO_GPIO30_POSR_GPIO30_POSR_PS5_SHFT 5
#define HWIO_GPIO30_POSR_GPIO30_POSR_PS5_MASK 0x00000020
#define HWIO_GPIO30_POSR_GPIO30_POSR_PS6_SHFT 6
#define HWIO_GPIO30_POSR_GPIO30_POSR_PS6_MASK 0x00000040
#define HWIO_GPIO30_POSR_GPIO30_POSR_PS7_SHFT 7
#define HWIO_GPIO30_POSR_GPIO30_POSR_PS7_MASK 0x00000080
#define HWIO_GPIO30_POSR_GPIO30_POSR_PS8_SHFT 8
#define HWIO_GPIO30_POSR_GPIO30_POSR_PS8_MASK 0x00000100
#define HWIO_GPIO30_POSR_GPIO30_POSR_PS9_SHFT 9
#define HWIO_GPIO30_POSR_GPIO30_POSR_PS9_MASK 0x00000200
#define HWIO_GPIO30_POSR_GPIO30_POSR_PS10_SHFT 10
#define HWIO_GPIO30_POSR_GPIO30_POSR_PS10_MASK 0x00000400
#define HWIO_GPIO30_POSR_GPIO30_POSR_PS11_SHFT 11
#define HWIO_GPIO30_POSR_GPIO30_POSR_PS11_MASK 0x00000800
#define HWIO_GPIO30_POSR_GPIO30_POSR_PS12_SHFT 12
#define HWIO_GPIO30_POSR_GPIO30_POSR_PS12_MASK 0x00001000
#define HWIO_GPIO30_POSR_GPIO30_POSR_PS13_SHFT 13
#define HWIO_GPIO30_POSR_GPIO30_POSR_PS13_MASK 0x00002000
#define HWIO_GPIO30_POSR_GPIO30_POSR_PS14_SHFT 14
#define HWIO_GPIO30_POSR_GPIO30_POSR_PS14_MASK 0x00004000
#define HWIO_GPIO30_POSR_GPIO30_POSR_PS15_SHFT 15
#define HWIO_GPIO30_POSR_GPIO30_POSR_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO30_POSR0_ADDR  0xF0011E1C  
#define HWIO_GPIO30_POSR0_GPIO30_POSR0_PS0_SHFT 0
#define HWIO_GPIO30_POSR0_GPIO30_POSR0_PS0_MASK 0x00000001
#define HWIO_GPIO30_POSR0_GPIO30_POSR0_PS1_SHFT 1
#define HWIO_GPIO30_POSR0_GPIO30_POSR0_PS1_MASK 0x00000002
#define HWIO_GPIO30_POSR0_GPIO30_POSR0_PS2_SHFT 2
#define HWIO_GPIO30_POSR0_GPIO30_POSR0_PS2_MASK 0x00000004
#define HWIO_GPIO30_POSR0_GPIO30_POSR0_PS3_SHFT 3
#define HWIO_GPIO30_POSR0_GPIO30_POSR0_PS3_MASK 0x00000008


//--------

#define HWIO_GPIO30_POSR4_ADDR  0xF0011E20  
#define HWIO_GPIO30_POSR4_GPIO30_POSR4_PS4_SHFT 4
#define HWIO_GPIO30_POSR4_GPIO30_POSR4_PS4_MASK 0x00000010
#define HWIO_GPIO30_POSR4_GPIO30_POSR4_PS5_SHFT 5
#define HWIO_GPIO30_POSR4_GPIO30_POSR4_PS5_MASK 0x00000020
#define HWIO_GPIO30_POSR4_GPIO30_POSR4_PS6_SHFT 6
#define HWIO_GPIO30_POSR4_GPIO30_POSR4_PS6_MASK 0x00000040
#define HWIO_GPIO30_POSR4_GPIO30_POSR4_PS7_SHFT 7
#define HWIO_GPIO30_POSR4_GPIO30_POSR4_PS7_MASK 0x00000080


//--------

#define HWIO_GPIO30_POSR8_ADDR  0xF0011E24  
#define HWIO_GPIO30_POSR8_GPIO30_POSR8_PS8_SHFT 8
#define HWIO_GPIO30_POSR8_GPIO30_POSR8_PS8_MASK 0x00000100
#define HWIO_GPIO30_POSR8_GPIO30_POSR8_PS9_SHFT 9
#define HWIO_GPIO30_POSR8_GPIO30_POSR8_PS9_MASK 0x00000200
#define HWIO_GPIO30_POSR8_GPIO30_POSR8_PS10_SHFT 10
#define HWIO_GPIO30_POSR8_GPIO30_POSR8_PS10_MASK 0x00000400
#define HWIO_GPIO30_POSR8_GPIO30_POSR8_PS11_SHFT 11
#define HWIO_GPIO30_POSR8_GPIO30_POSR8_PS11_MASK 0x00000800


//--------

#define HWIO_GPIO30_POSR12_ADDR  0xF0011E28  
#define HWIO_GPIO30_POSR12_GPIO30_POSR12_PS12_SHFT 12
#define HWIO_GPIO30_POSR12_GPIO30_POSR12_PS12_MASK 0x00001000
#define HWIO_GPIO30_POSR12_GPIO30_POSR12_PS13_SHFT 13
#define HWIO_GPIO30_POSR12_GPIO30_POSR12_PS13_MASK 0x00002000
#define HWIO_GPIO30_POSR12_GPIO30_POSR12_PS14_SHFT 14
#define HWIO_GPIO30_POSR12_GPIO30_POSR12_PS14_MASK 0x00004000
#define HWIO_GPIO30_POSR12_GPIO30_POSR12_PS15_SHFT 15
#define HWIO_GPIO30_POSR12_GPIO30_POSR12_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO30_POCR_ADDR  0xF0011E2C  
#define HWIO_GPIO30_POCR_GPIO30_POCR_PC0_SHFT 16
#define HWIO_GPIO30_POCR_GPIO30_POCR_PC0_MASK 0x00010000
#define HWIO_GPIO30_POCR_GPIO30_POCR_PC1_SHFT 17
#define HWIO_GPIO30_POCR_GPIO30_POCR_PC1_MASK 0x00020000
#define HWIO_GPIO30_POCR_GPIO30_POCR_PC2_SHFT 18
#define HWIO_GPIO30_POCR_GPIO30_POCR_PC2_MASK 0x00040000
#define HWIO_GPIO30_POCR_GPIO30_POCR_PC3_SHFT 19
#define HWIO_GPIO30_POCR_GPIO30_POCR_PC3_MASK 0x00080000
#define HWIO_GPIO30_POCR_GPIO30_POCR_PC4_SHFT 20
#define HWIO_GPIO30_POCR_GPIO30_POCR_PC4_MASK 0x00100000
#define HWIO_GPIO30_POCR_GPIO30_POCR_PC5_SHFT 21
#define HWIO_GPIO30_POCR_GPIO30_POCR_PC5_MASK 0x00200000
#define HWIO_GPIO30_POCR_GPIO30_POCR_PC6_SHFT 22
#define HWIO_GPIO30_POCR_GPIO30_POCR_PC6_MASK 0x00400000
#define HWIO_GPIO30_POCR_GPIO30_POCR_PC7_SHFT 23
#define HWIO_GPIO30_POCR_GPIO30_POCR_PC7_MASK 0x00800000
#define HWIO_GPIO30_POCR_GPIO30_POCR_PC8_SHFT 24
#define HWIO_GPIO30_POCR_GPIO30_POCR_PC8_MASK 0x01000000
#define HWIO_GPIO30_POCR_GPIO30_POCR_PC9_SHFT 25
#define HWIO_GPIO30_POCR_GPIO30_POCR_PC9_MASK 0x02000000
#define HWIO_GPIO30_POCR_GPIO30_POCR_PC10_SHFT 26
#define HWIO_GPIO30_POCR_GPIO30_POCR_PC10_MASK 0x04000000
#define HWIO_GPIO30_POCR_GPIO30_POCR_PC11_SHFT 27
#define HWIO_GPIO30_POCR_GPIO30_POCR_PC11_MASK 0x08000000
#define HWIO_GPIO30_POCR_GPIO30_POCR_PC12_SHFT 28
#define HWIO_GPIO30_POCR_GPIO30_POCR_PC12_MASK 0x10000000
#define HWIO_GPIO30_POCR_GPIO30_POCR_PC13_SHFT 29
#define HWIO_GPIO30_POCR_GPIO30_POCR_PC13_MASK 0x20000000
#define HWIO_GPIO30_POCR_GPIO30_POCR_PC14_SHFT 30
#define HWIO_GPIO30_POCR_GPIO30_POCR_PC14_MASK 0x40000000
#define HWIO_GPIO30_POCR_GPIO30_POCR_PC15_SHFT 31
#define HWIO_GPIO30_POCR_GPIO30_POCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO30_POCR0_ADDR  0xF0011E30  
#define HWIO_GPIO30_POCR0_GPIO30_POCR0_PC0_SHFT 16
#define HWIO_GPIO30_POCR0_GPIO30_POCR0_PC0_MASK 0x00010000
#define HWIO_GPIO30_POCR0_GPIO30_POCR0_PC1_SHFT 17
#define HWIO_GPIO30_POCR0_GPIO30_POCR0_PC1_MASK 0x00020000
#define HWIO_GPIO30_POCR0_GPIO30_POCR0_PC2_SHFT 18
#define HWIO_GPIO30_POCR0_GPIO30_POCR0_PC2_MASK 0x00040000
#define HWIO_GPIO30_POCR0_GPIO30_POCR0_PC3_SHFT 19
#define HWIO_GPIO30_POCR0_GPIO30_POCR0_PC3_MASK 0x00080000


//--------

#define HWIO_GPIO30_POCR4_ADDR  0xF0011E34  
#define HWIO_GPIO30_POCR4_GPIO30_POCR4_PC4_SHFT 20
#define HWIO_GPIO30_POCR4_GPIO30_POCR4_PC4_MASK 0x00100000
#define HWIO_GPIO30_POCR4_GPIO30_POCR4_PC5_SHFT 21
#define HWIO_GPIO30_POCR4_GPIO30_POCR4_PC5_MASK 0x00200000
#define HWIO_GPIO30_POCR4_GPIO30_POCR4_PC6_SHFT 22
#define HWIO_GPIO30_POCR4_GPIO30_POCR4_PC6_MASK 0x00400000
#define HWIO_GPIO30_POCR4_GPIO30_POCR4_PC7_SHFT 23
#define HWIO_GPIO30_POCR4_GPIO30_POCR4_PC7_MASK 0x00800000


//--------

#define HWIO_GPIO30_POCR8_ADDR  0xF0011E38  
#define HWIO_GPIO30_POCR8_GPIO30_POCR8_PC8_SHFT 24
#define HWIO_GPIO30_POCR8_GPIO30_POCR8_PC8_MASK 0x01000000
#define HWIO_GPIO30_POCR8_GPIO30_POCR8_PC9_SHFT 25
#define HWIO_GPIO30_POCR8_GPIO30_POCR8_PC9_MASK 0x02000000
#define HWIO_GPIO30_POCR8_GPIO30_POCR8_PC10_SHFT 26
#define HWIO_GPIO30_POCR8_GPIO30_POCR8_PC10_MASK 0x04000000
#define HWIO_GPIO30_POCR8_GPIO30_POCR8_PC11_SHFT 27
#define HWIO_GPIO30_POCR8_GPIO30_POCR8_PC11_MASK 0x08000000


//--------

#define HWIO_GPIO30_POCR12_ADDR  0xF0011E3C  
#define HWIO_GPIO30_POCR12_GPIO30_POCR12_PC12_SHFT 28
#define HWIO_GPIO30_POCR12_GPIO30_POCR12_PC12_MASK 0x10000000
#define HWIO_GPIO30_POCR12_GPIO30_POCR12_PC13_SHFT 29
#define HWIO_GPIO30_POCR12_GPIO30_POCR12_PC13_MASK 0x20000000
#define HWIO_GPIO30_POCR12_GPIO30_POCR12_PC14_SHFT 30
#define HWIO_GPIO30_POCR12_GPIO30_POCR12_PC14_MASK 0x40000000
#define HWIO_GPIO30_POCR12_GPIO30_POCR12_PC15_SHFT 31
#define HWIO_GPIO30_POCR12_GPIO30_POCR12_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO30_PUDEN_ADDR  0xF0011E40  
#define HWIO_GPIO30_PUDEN_GPIO30_PUDEN_PXPUDEN0_SHFT 0
#define HWIO_GPIO30_PUDEN_GPIO30_PUDEN_PXPUDEN0_MASK 0x00000003
#define HWIO_GPIO30_PUDEN_GPIO30_PUDEN_PXPUDEN1_SHFT 2
#define HWIO_GPIO30_PUDEN_GPIO30_PUDEN_PXPUDEN1_MASK 0x0000000c
#define HWIO_GPIO30_PUDEN_GPIO30_PUDEN_PXPUDEN2_SHFT 4
#define HWIO_GPIO30_PUDEN_GPIO30_PUDEN_PXPUDEN2_MASK 0x00000030
#define HWIO_GPIO30_PUDEN_GPIO30_PUDEN_PXPUDEN3_SHFT 6
#define HWIO_GPIO30_PUDEN_GPIO30_PUDEN_PXPUDEN3_MASK 0x000000c0
#define HWIO_GPIO30_PUDEN_GPIO30_PUDEN_PXPUDEN4_SHFT 8
#define HWIO_GPIO30_PUDEN_GPIO30_PUDEN_PXPUDEN4_MASK 0x00000300
#define HWIO_GPIO30_PUDEN_GPIO30_PUDEN_PXPUDEN5_SHFT 10
#define HWIO_GPIO30_PUDEN_GPIO30_PUDEN_PXPUDEN5_MASK 0x00000c00
#define HWIO_GPIO30_PUDEN_GPIO30_PUDEN_PXPUDEN6_SHFT 12
#define HWIO_GPIO30_PUDEN_GPIO30_PUDEN_PXPUDEN6_MASK 0x00003000
#define HWIO_GPIO30_PUDEN_GPIO30_PUDEN_PXPUDEN7_SHFT 14
#define HWIO_GPIO30_PUDEN_GPIO30_PUDEN_PXPUDEN7_MASK 0x0000c000
#define HWIO_GPIO30_PUDEN_GPIO30_PUDEN_PXPUDEN8_SHFT 16
#define HWIO_GPIO30_PUDEN_GPIO30_PUDEN_PXPUDEN8_MASK 0x00030000
#define HWIO_GPIO30_PUDEN_GPIO30_PUDEN_PXPUDEN9_SHFT 18
#define HWIO_GPIO30_PUDEN_GPIO30_PUDEN_PXPUDEN9_MASK 0x000c0000
#define HWIO_GPIO30_PUDEN_GPIO30_PUDEN_PXPUDEN10_SHFT 20
#define HWIO_GPIO30_PUDEN_GPIO30_PUDEN_PXPUDEN10_MASK 0x00300000
#define HWIO_GPIO30_PUDEN_GPIO30_PUDEN_PXPUDEN11_SHFT 22
#define HWIO_GPIO30_PUDEN_GPIO30_PUDEN_PXPUDEN11_MASK 0x00c00000
#define HWIO_GPIO30_PUDEN_GPIO30_PUDEN_PXPUDEN12_SHFT 24
#define HWIO_GPIO30_PUDEN_GPIO30_PUDEN_PXPUDEN12_MASK 0x03000000
#define HWIO_GPIO30_PUDEN_GPIO30_PUDEN_PXPUDEN13_SHFT 26
#define HWIO_GPIO30_PUDEN_GPIO30_PUDEN_PXPUDEN13_MASK 0x0c000000
#define HWIO_GPIO30_PUDEN_GPIO30_PUDEN_PXPUDEN14_SHFT 28
#define HWIO_GPIO30_PUDEN_GPIO30_PUDEN_PXPUDEN14_MASK 0x30000000
#define HWIO_GPIO30_PUDEN_GPIO30_PUDEN_PXPUDEN15_SHFT 30
#define HWIO_GPIO30_PUDEN_GPIO30_PUDEN_PXPUDEN15_MASK 0xc0000000


//--------

#define HWIO_GPIO30_PODR_ADDR  0xF0011E44  
#define HWIO_GPIO30_PODR_GPIO30_PODR_PXPODR0_SHFT 0
#define HWIO_GPIO30_PODR_GPIO30_PODR_PXPODR0_MASK 0x00000003
#define HWIO_GPIO30_PODR_GPIO30_PODR_PXPODR1_SHFT 2
#define HWIO_GPIO30_PODR_GPIO30_PODR_PXPODR1_MASK 0x0000000c
#define HWIO_GPIO30_PODR_GPIO30_PODR_PXPODR2_SHFT 4
#define HWIO_GPIO30_PODR_GPIO30_PODR_PXPODR2_MASK 0x00000030
#define HWIO_GPIO30_PODR_GPIO30_PODR_PXPODR3_SHFT 6
#define HWIO_GPIO30_PODR_GPIO30_PODR_PXPODR3_MASK 0x000000c0
#define HWIO_GPIO30_PODR_GPIO30_PODR_PXPODR4_SHFT 8
#define HWIO_GPIO30_PODR_GPIO30_PODR_PXPODR4_MASK 0x00000300
#define HWIO_GPIO30_PODR_GPIO30_PODR_PXPODR5_SHFT 10
#define HWIO_GPIO30_PODR_GPIO30_PODR_PXPODR5_MASK 0x00000c00
#define HWIO_GPIO30_PODR_GPIO30_PODR_PXPODR6_SHFT 12
#define HWIO_GPIO30_PODR_GPIO30_PODR_PXPODR6_MASK 0x00003000
#define HWIO_GPIO30_PODR_GPIO30_PODR_PXPODR7_SHFT 14
#define HWIO_GPIO30_PODR_GPIO30_PODR_PXPODR7_MASK 0x0000c000
#define HWIO_GPIO30_PODR_GPIO30_PODR_PXPODR8_SHFT 16
#define HWIO_GPIO30_PODR_GPIO30_PODR_PXPODR8_MASK 0x00030000
#define HWIO_GPIO30_PODR_GPIO30_PODR_PXPODR9_SHFT 18
#define HWIO_GPIO30_PODR_GPIO30_PODR_PXPODR9_MASK 0x000c0000
#define HWIO_GPIO30_PODR_GPIO30_PODR_PXPODR10_SHFT 20
#define HWIO_GPIO30_PODR_GPIO30_PODR_PXPODR10_MASK 0x00300000
#define HWIO_GPIO30_PODR_GPIO30_PODR_PXPODR11_SHFT 22
#define HWIO_GPIO30_PODR_GPIO30_PODR_PXPODR11_MASK 0x00c00000
#define HWIO_GPIO30_PODR_GPIO30_PODR_PXPODR12_SHFT 24
#define HWIO_GPIO30_PODR_GPIO30_PODR_PXPODR12_MASK 0x03000000
#define HWIO_GPIO30_PODR_GPIO30_PODR_PXPODR13_SHFT 26
#define HWIO_GPIO30_PODR_GPIO30_PODR_PXPODR13_MASK 0x0c000000
#define HWIO_GPIO30_PODR_GPIO30_PODR_PXPODR14_SHFT 28
#define HWIO_GPIO30_PODR_GPIO30_PODR_PXPODR14_MASK 0x30000000
#define HWIO_GPIO30_PODR_GPIO30_PODR_PXPODR15_SHFT 30
#define HWIO_GPIO30_PODR_GPIO30_PODR_PXPODR15_MASK 0xc0000000


//--------

#define HWIO_GPIO30_PMOD_ADDR  0xF0011E48  
#define HWIO_GPIO30_PMOD_GPIO30_PMOD_PXMOD0_SHFT 0
#define HWIO_GPIO30_PMOD_GPIO30_PMOD_PXMOD0_MASK 0x00000003
#define HWIO_GPIO30_PMOD_GPIO30_PMOD_PXMOD1_SHFT 2
#define HWIO_GPIO30_PMOD_GPIO30_PMOD_PXMOD1_MASK 0x0000000c
#define HWIO_GPIO30_PMOD_GPIO30_PMOD_PXMOD2_SHFT 4
#define HWIO_GPIO30_PMOD_GPIO30_PMOD_PXMOD2_MASK 0x00000030
#define HWIO_GPIO30_PMOD_GPIO30_PMOD_PXMOD3_SHFT 6
#define HWIO_GPIO30_PMOD_GPIO30_PMOD_PXMOD3_MASK 0x000000c0
#define HWIO_GPIO30_PMOD_GPIO30_PMOD_PXMOD4_SHFT 8
#define HWIO_GPIO30_PMOD_GPIO30_PMOD_PXMOD4_MASK 0x00000300
#define HWIO_GPIO30_PMOD_GPIO30_PMOD_PXMOD5_SHFT 10
#define HWIO_GPIO30_PMOD_GPIO30_PMOD_PXMOD5_MASK 0x00000c00
#define HWIO_GPIO30_PMOD_GPIO30_PMOD_PXMOD6_SHFT 12
#define HWIO_GPIO30_PMOD_GPIO30_PMOD_PXMOD6_MASK 0x00003000
#define HWIO_GPIO30_PMOD_GPIO30_PMOD_PXMOD7_SHFT 14
#define HWIO_GPIO30_PMOD_GPIO30_PMOD_PXMOD7_MASK 0x0000c000
#define HWIO_GPIO30_PMOD_GPIO30_PMOD_PXMOD8_SHFT 16
#define HWIO_GPIO30_PMOD_GPIO30_PMOD_PXMOD8_MASK 0x00030000
#define HWIO_GPIO30_PMOD_GPIO30_PMOD_PXMOD9_SHFT 18
#define HWIO_GPIO30_PMOD_GPIO30_PMOD_PXMOD9_MASK 0x000c0000
#define HWIO_GPIO30_PMOD_GPIO30_PMOD_PXMOD10_SHFT 20
#define HWIO_GPIO30_PMOD_GPIO30_PMOD_PXMOD10_MASK 0x00300000
#define HWIO_GPIO30_PMOD_GPIO30_PMOD_PXMOD11_SHFT 22
#define HWIO_GPIO30_PMOD_GPIO30_PMOD_PXMOD11_MASK 0x00c00000
#define HWIO_GPIO30_PMOD_GPIO30_PMOD_PXMOD12_SHFT 24
#define HWIO_GPIO30_PMOD_GPIO30_PMOD_PXMOD12_MASK 0x03000000
#define HWIO_GPIO30_PMOD_GPIO30_PMOD_PXMOD13_SHFT 26
#define HWIO_GPIO30_PMOD_GPIO30_PMOD_PXMOD13_MASK 0x0c000000
#define HWIO_GPIO30_PMOD_GPIO30_PMOD_PXMOD14_SHFT 28
#define HWIO_GPIO30_PMOD_GPIO30_PMOD_PXMOD14_MASK 0x30000000
#define HWIO_GPIO30_PMOD_GPIO30_PMOD_PXMOD15_SHFT 30
#define HWIO_GPIO30_PMOD_GPIO30_PMOD_PXMOD15_MASK 0xc0000000


//--------

#define HWIO_GPIO30_PEROUT0_ADDR  0xF0011E4C  
#define HWIO_GPIO30_PEROUT0_GPIO30_PEROUT0_OUTSEL0_SHFT 0
#define HWIO_GPIO30_PEROUT0_GPIO30_PEROUT0_OUTSEL0_MASK 0x0000000f
#define HWIO_GPIO30_PEROUT0_GPIO30_PEROUT0_OUTSEL1_SHFT 4
#define HWIO_GPIO30_PEROUT0_GPIO30_PEROUT0_OUTSEL1_MASK 0x000000f0
#define HWIO_GPIO30_PEROUT0_GPIO30_PEROUT0_OUTSEL2_SHFT 8
#define HWIO_GPIO30_PEROUT0_GPIO30_PEROUT0_OUTSEL2_MASK 0x00000f00
#define HWIO_GPIO30_PEROUT0_GPIO30_PEROUT0_OUTSEL3_SHFT 12
#define HWIO_GPIO30_PEROUT0_GPIO30_PEROUT0_OUTSEL3_MASK 0x0000f000
#define HWIO_GPIO30_PEROUT0_GPIO30_PEROUT0_OUTSEL4_SHFT 16
#define HWIO_GPIO30_PEROUT0_GPIO30_PEROUT0_OUTSEL4_MASK 0x000f0000
#define HWIO_GPIO30_PEROUT0_GPIO30_PEROUT0_OUTSEL5_SHFT 20
#define HWIO_GPIO30_PEROUT0_GPIO30_PEROUT0_OUTSEL5_MASK 0x00f00000
#define HWIO_GPIO30_PEROUT0_GPIO30_PEROUT0_OUTSEL6_SHFT 24
#define HWIO_GPIO30_PEROUT0_GPIO30_PEROUT0_OUTSEL6_MASK 0x0f000000
#define HWIO_GPIO30_PEROUT0_GPIO30_PEROUT0_OUTSEL7_SHFT 28
#define HWIO_GPIO30_PEROUT0_GPIO30_PEROUT0_OUTSEL7_MASK 0xf0000000


//--------

#define HWIO_GPIO30_PEROUT1_ADDR  0xF0011E50  
#define HWIO_GPIO30_PEROUT1_GPIO30_PEROUT1_OUTSEL8_SHFT 0
#define HWIO_GPIO30_PEROUT1_GPIO30_PEROUT1_OUTSEL8_MASK 0x0000000f
#define HWIO_GPIO30_PEROUT1_GPIO30_PEROUT1_OUTSEL9_SHFT 4
#define HWIO_GPIO30_PEROUT1_GPIO30_PEROUT1_OUTSEL9_MASK 0x000000f0
#define HWIO_GPIO30_PEROUT1_GPIO30_PEROUT1_OUTSEL10_SHFT 8
#define HWIO_GPIO30_PEROUT1_GPIO30_PEROUT1_OUTSEL10_MASK 0x00000f00
#define HWIO_GPIO30_PEROUT1_GPIO30_PEROUT1_OUTSEL11_SHFT 12
#define HWIO_GPIO30_PEROUT1_GPIO30_PEROUT1_OUTSEL11_MASK 0x0000f000
#define HWIO_GPIO30_PEROUT1_GPIO30_PEROUT1_OUTSEL12_SHFT 16
#define HWIO_GPIO30_PEROUT1_GPIO30_PEROUT1_OUTSEL12_MASK 0x000f0000
#define HWIO_GPIO30_PEROUT1_GPIO30_PEROUT1_OUTSEL13_SHFT 20
#define HWIO_GPIO30_PEROUT1_GPIO30_PEROUT1_OUTSEL13_MASK 0x00f00000
#define HWIO_GPIO30_PEROUT1_GPIO30_PEROUT1_OUTSEL14_SHFT 24
#define HWIO_GPIO30_PEROUT1_GPIO30_PEROUT1_OUTSEL14_MASK 0x0f000000
#define HWIO_GPIO30_PEROUT1_GPIO30_PEROUT1_OUTSEL15_SHFT 28
#define HWIO_GPIO30_PEROUT1_GPIO30_PEROUT1_OUTSEL15_MASK 0xf0000000


//--------

#define HWIO_GPIO30_PDR0_ADDR  0xF0011E54  
#define HWIO_GPIO30_PDR0_GPIO30_PDR0_PXPD0_SHFT 0
#define HWIO_GPIO30_PDR0_GPIO30_PDR0_PXPD0_MASK 0x00000003
#define HWIO_GPIO30_PDR0_GPIO30_PDR0_PXPD1_SHFT 4
#define HWIO_GPIO30_PDR0_GPIO30_PDR0_PXPD1_MASK 0x00000030
#define HWIO_GPIO30_PDR0_GPIO30_PDR0_PXPD2_SHFT 8
#define HWIO_GPIO30_PDR0_GPIO30_PDR0_PXPD2_MASK 0x00000300
#define HWIO_GPIO30_PDR0_GPIO30_PDR0_PXPD3_SHFT 12
#define HWIO_GPIO30_PDR0_GPIO30_PDR0_PXPD3_MASK 0x00003000
#define HWIO_GPIO30_PDR0_GPIO30_PDR0_PXPD4_SHFT 16
#define HWIO_GPIO30_PDR0_GPIO30_PDR0_PXPD4_MASK 0x00030000
#define HWIO_GPIO30_PDR0_GPIO30_PDR0_PXPD5_SHFT 20
#define HWIO_GPIO30_PDR0_GPIO30_PDR0_PXPD5_MASK 0x00300000
#define HWIO_GPIO30_PDR0_GPIO30_PDR0_PXPD6_SHFT 24
#define HWIO_GPIO30_PDR0_GPIO30_PDR0_PXPD6_MASK 0x03000000
#define HWIO_GPIO30_PDR0_GPIO30_PDR0_PXPD7_SHFT 28
#define HWIO_GPIO30_PDR0_GPIO30_PDR0_PXPD7_MASK 0x30000000


//--------

#define HWIO_GPIO30_PDR1_ADDR  0xF0011E58  
#define HWIO_GPIO30_PDR1_GPIO30_PDR1_PXPD8_SHFT 0
#define HWIO_GPIO30_PDR1_GPIO30_PDR1_PXPD8_MASK 0x00000003
#define HWIO_GPIO30_PDR1_GPIO30_PDR1_PXPD9_SHFT 4
#define HWIO_GPIO30_PDR1_GPIO30_PDR1_PXPD9_MASK 0x00000030
#define HWIO_GPIO30_PDR1_GPIO30_PDR1_PXPD10_SHFT 8
#define HWIO_GPIO30_PDR1_GPIO30_PDR1_PXPD10_MASK 0x00000300
#define HWIO_GPIO30_PDR1_GPIO30_PDR1_PXPD11_SHFT 12
#define HWIO_GPIO30_PDR1_GPIO30_PDR1_PXPD11_MASK 0x00003000
#define HWIO_GPIO30_PDR1_GPIO30_PDR1_PXPD12_SHFT 16
#define HWIO_GPIO30_PDR1_GPIO30_PDR1_PXPD12_MASK 0x00030000
#define HWIO_GPIO30_PDR1_GPIO30_PDR1_PXPD13_SHFT 20
#define HWIO_GPIO30_PDR1_GPIO30_PDR1_PXPD13_MASK 0x00300000
#define HWIO_GPIO30_PDR1_GPIO30_PDR1_PXPD14_SHFT 24
#define HWIO_GPIO30_PDR1_GPIO30_PDR1_PXPD14_MASK 0x03000000
#define HWIO_GPIO30_PDR1_GPIO30_PDR1_PXPD15_SHFT 28
#define HWIO_GPIO30_PDR1_GPIO30_PDR1_PXPD15_MASK 0x30000000


//--------

#define HWIO_GPIO30_SDE_ADDR  0xF0011E5C  
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEN0_SHFT 0
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEN0_MASK 0x00000001
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEN1_SHFT 1
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEN1_MASK 0x00000002
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEN2_SHFT 2
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEN2_MASK 0x00000004
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEN3_SHFT 3
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEN3_MASK 0x00000008
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEN4_SHFT 4
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEN4_MASK 0x00000010
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEN5_SHFT 5
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEN5_MASK 0x00000020
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEN6_SHFT 6
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEN6_MASK 0x00000040
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEN7_SHFT 7
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEN7_MASK 0x00000080
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEN8_SHFT 8
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEN8_MASK 0x00000100
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEN9_SHFT 9
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEN9_MASK 0x00000200
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEN10_SHFT 10
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEN10_MASK 0x00000400
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEN11_SHFT 11
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEN11_MASK 0x00000800
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEN12_SHFT 12
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEN12_MASK 0x00001000
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEN13_SHFT 13
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEN13_MASK 0x00002000
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEN14_SHFT 14
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEN14_MASK 0x00004000
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEN15_SHFT 15
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEN15_MASK 0x00008000
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEF0_SHFT 16
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEF0_MASK 0x00010000
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEF1_SHFT 17
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEF1_MASK 0x00020000
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEF2_SHFT 18
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEF2_MASK 0x00040000
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEF3_SHFT 19
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEF3_MASK 0x00080000
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEF4_SHFT 20
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEF4_MASK 0x00100000
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEF5_SHFT 21
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEF5_MASK 0x00200000
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEF6_SHFT 22
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEF6_MASK 0x00400000
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEF7_SHFT 23
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEF7_MASK 0x00800000
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEF8_SHFT 24
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEF8_MASK 0x01000000
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEF9_SHFT 25
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEF9_MASK 0x02000000
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEF10_SHFT 26
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEF10_MASK 0x04000000
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEF11_SHFT 27
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEF11_MASK 0x08000000
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEF12_SHFT 28
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEF12_MASK 0x10000000
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEF13_SHFT 29
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEF13_MASK 0x20000000
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEF14_SHFT 30
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEF14_MASK 0x40000000
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEF15_SHFT 31
#define HWIO_GPIO30_SDE_GPIO30_SDE_SDEF15_MASK 0x80000000


//--------

#define HWIO_GPIO30_SDCTL_ADDR  0xF0011E60  
#define HWIO_GPIO30_SDCTL_GPIO30_SDCTL_SWTRIG_SHFT 0
#define HWIO_GPIO30_SDCTL_GPIO30_SDCTL_SWTRIG_MASK 0x00000001
#define HWIO_GPIO30_SDCTL_GPIO30_SDCTL_LINKEN_SHFT 1
#define HWIO_GPIO30_SDCTL_GPIO30_SDCTL_LINKEN_MASK 0x00000002
#define HWIO_GPIO30_SDCTL_GPIO30_SDCTL_PSDEF_SHFT 2
#define HWIO_GPIO30_SDCTL_GPIO30_SDCTL_PSDEF_MASK 0x00000004


//--------

#define HWIO_GPIO30_ESR_ADDR  0xF0011E64  
#define HWIO_GPIO30_ESR_GPIO30_ESR_EN0_SHFT 0
#define HWIO_GPIO30_ESR_GPIO30_ESR_EN0_MASK 0x00000001
#define HWIO_GPIO30_ESR_GPIO30_ESR_EN1_SHFT 1
#define HWIO_GPIO30_ESR_GPIO30_ESR_EN1_MASK 0x00000002
#define HWIO_GPIO30_ESR_GPIO30_ESR_EN2_SHFT 2
#define HWIO_GPIO30_ESR_GPIO30_ESR_EN2_MASK 0x00000004
#define HWIO_GPIO30_ESR_GPIO30_ESR_EN3_SHFT 3
#define HWIO_GPIO30_ESR_GPIO30_ESR_EN3_MASK 0x00000008
#define HWIO_GPIO30_ESR_GPIO30_ESR_EN4_SHFT 4
#define HWIO_GPIO30_ESR_GPIO30_ESR_EN4_MASK 0x00000010
#define HWIO_GPIO30_ESR_GPIO30_ESR_EN5_SHFT 5
#define HWIO_GPIO30_ESR_GPIO30_ESR_EN5_MASK 0x00000020
#define HWIO_GPIO30_ESR_GPIO30_ESR_EN6_SHFT 6
#define HWIO_GPIO30_ESR_GPIO30_ESR_EN6_MASK 0x00000040
#define HWIO_GPIO30_ESR_GPIO30_ESR_EN7_SHFT 7
#define HWIO_GPIO30_ESR_GPIO30_ESR_EN7_MASK 0x00000080
#define HWIO_GPIO30_ESR_GPIO30_ESR_EN8_SHFT 8
#define HWIO_GPIO30_ESR_GPIO30_ESR_EN8_MASK 0x00000100
#define HWIO_GPIO30_ESR_GPIO30_ESR_EN9_SHFT 9
#define HWIO_GPIO30_ESR_GPIO30_ESR_EN9_MASK 0x00000200
#define HWIO_GPIO30_ESR_GPIO30_ESR_EN10_SHFT 10
#define HWIO_GPIO30_ESR_GPIO30_ESR_EN10_MASK 0x00000400
#define HWIO_GPIO30_ESR_GPIO30_ESR_EN11_SHFT 11
#define HWIO_GPIO30_ESR_GPIO30_ESR_EN11_MASK 0x00000800
#define HWIO_GPIO30_ESR_GPIO30_ESR_EN12_SHFT 12
#define HWIO_GPIO30_ESR_GPIO30_ESR_EN12_MASK 0x00001000
#define HWIO_GPIO30_ESR_GPIO30_ESR_EN13_SHFT 13
#define HWIO_GPIO30_ESR_GPIO30_ESR_EN13_MASK 0x00002000
#define HWIO_GPIO30_ESR_GPIO30_ESR_EN14_SHFT 14
#define HWIO_GPIO30_ESR_GPIO30_ESR_EN14_MASK 0x00004000
#define HWIO_GPIO30_ESR_GPIO30_ESR_EN15_SHFT 15
#define HWIO_GPIO30_ESR_GPIO30_ESR_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO30_LOCK_ADDR  0xF0011E68  
#define HWIO_GPIO30_LOCK_GPIO30_LOCK_P0LCK_SHFT 0
#define HWIO_GPIO30_LOCK_GPIO30_LOCK_P0LCK_MASK 0x00000001
#define HWIO_GPIO30_LOCK_GPIO30_LOCK_P1LCK_SHFT 1
#define HWIO_GPIO30_LOCK_GPIO30_LOCK_P1LCK_MASK 0x00000002
#define HWIO_GPIO30_LOCK_GPIO30_LOCK_P2LCK_SHFT 2
#define HWIO_GPIO30_LOCK_GPIO30_LOCK_P2LCK_MASK 0x00000004
#define HWIO_GPIO30_LOCK_GPIO30_LOCK_P3LCK_SHFT 3
#define HWIO_GPIO30_LOCK_GPIO30_LOCK_P3LCK_MASK 0x00000008
#define HWIO_GPIO30_LOCK_GPIO30_LOCK_P4LCK_SHFT 4
#define HWIO_GPIO30_LOCK_GPIO30_LOCK_P4LCK_MASK 0x00000010
#define HWIO_GPIO30_LOCK_GPIO30_LOCK_P5LCK_SHFT 5
#define HWIO_GPIO30_LOCK_GPIO30_LOCK_P5LCK_MASK 0x00000020
#define HWIO_GPIO30_LOCK_GPIO30_LOCK_P6LCK_SHFT 6
#define HWIO_GPIO30_LOCK_GPIO30_LOCK_P6LCK_MASK 0x00000040
#define HWIO_GPIO30_LOCK_GPIO30_LOCK_P7LCK_SHFT 7
#define HWIO_GPIO30_LOCK_GPIO30_LOCK_P7LCK_MASK 0x00000080
#define HWIO_GPIO30_LOCK_GPIO30_LOCK_P8LCK_SHFT 8
#define HWIO_GPIO30_LOCK_GPIO30_LOCK_P8LCK_MASK 0x00000100
#define HWIO_GPIO30_LOCK_GPIO30_LOCK_P9LCK_SHFT 9
#define HWIO_GPIO30_LOCK_GPIO30_LOCK_P9LCK_MASK 0x00000200
#define HWIO_GPIO30_LOCK_GPIO30_LOCK_P10LCK_SHFT 10
#define HWIO_GPIO30_LOCK_GPIO30_LOCK_P10LCK_MASK 0x00000400
#define HWIO_GPIO30_LOCK_GPIO30_LOCK_P11LCK_SHFT 11
#define HWIO_GPIO30_LOCK_GPIO30_LOCK_P11LCK_MASK 0x00000800
#define HWIO_GPIO30_LOCK_GPIO30_LOCK_P12LCK_SHFT 12
#define HWIO_GPIO30_LOCK_GPIO30_LOCK_P12LCK_MASK 0x00001000
#define HWIO_GPIO30_LOCK_GPIO30_LOCK_P13LCK_SHFT 13
#define HWIO_GPIO30_LOCK_GPIO30_LOCK_P13LCK_MASK 0x00002000
#define HWIO_GPIO30_LOCK_GPIO30_LOCK_P14LCK_SHFT 14
#define HWIO_GPIO30_LOCK_GPIO30_LOCK_P14LCK_MASK 0x00004000
#define HWIO_GPIO30_LOCK_GPIO30_LOCK_P15LCK_SHFT 15
#define HWIO_GPIO30_LOCK_GPIO30_LOCK_P15LCK_MASK 0x00008000
#define HWIO_GPIO30_LOCK_GPIO30_LOCK_PXLCKKEY_SHFT 16
#define HWIO_GPIO30_LOCK_GPIO30_LOCK_PXLCKKEY_MASK 0xffff0000


//--------

#define HWIO_GPIO30_SDETRMOD_ADDR  0xF0011E6C  
#define HWIO_GPIO30_SDETRMOD_GPIO30_SDETRMOD_TGSEL0_SHFT 0
#define HWIO_GPIO30_SDETRMOD_GPIO30_SDETRMOD_TGSEL0_MASK 0x00000001
#define HWIO_GPIO30_SDETRMOD_GPIO30_SDETRMOD_TGSEL1_SHFT 1
#define HWIO_GPIO30_SDETRMOD_GPIO30_SDETRMOD_TGSEL1_MASK 0x00000002
#define HWIO_GPIO30_SDETRMOD_GPIO30_SDETRMOD_TGSEL2_SHFT 2
#define HWIO_GPIO30_SDETRMOD_GPIO30_SDETRMOD_TGSEL2_MASK 0x00000004
#define HWIO_GPIO30_SDETRMOD_GPIO30_SDETRMOD_TGSEL3_SHFT 3
#define HWIO_GPIO30_SDETRMOD_GPIO30_SDETRMOD_TGSEL3_MASK 0x00000008
#define HWIO_GPIO30_SDETRMOD_GPIO30_SDETRMOD_TGSEL4_SHFT 4
#define HWIO_GPIO30_SDETRMOD_GPIO30_SDETRMOD_TGSEL4_MASK 0x00000010
#define HWIO_GPIO30_SDETRMOD_GPIO30_SDETRMOD_TGSEL5_SHFT 5
#define HWIO_GPIO30_SDETRMOD_GPIO30_SDETRMOD_TGSEL5_MASK 0x00000020
#define HWIO_GPIO30_SDETRMOD_GPIO30_SDETRMOD_TGSEL6_SHFT 6
#define HWIO_GPIO30_SDETRMOD_GPIO30_SDETRMOD_TGSEL6_MASK 0x00000040
#define HWIO_GPIO30_SDETRMOD_GPIO30_SDETRMOD_TGSEL7_SHFT 7
#define HWIO_GPIO30_SDETRMOD_GPIO30_SDETRMOD_TGSEL7_MASK 0x00000080
#define HWIO_GPIO30_SDETRMOD_GPIO30_SDETRMOD_TGSEL8_SHFT 8
#define HWIO_GPIO30_SDETRMOD_GPIO30_SDETRMOD_TGSEL8_MASK 0x00000100
#define HWIO_GPIO30_SDETRMOD_GPIO30_SDETRMOD_TGSEL9_SHFT 9
#define HWIO_GPIO30_SDETRMOD_GPIO30_SDETRMOD_TGSEL9_MASK 0x00000200
#define HWIO_GPIO30_SDETRMOD_GPIO30_SDETRMOD_TGSEL10_SHFT 10
#define HWIO_GPIO30_SDETRMOD_GPIO30_SDETRMOD_TGSEL10_MASK 0x00000400
#define HWIO_GPIO30_SDETRMOD_GPIO30_SDETRMOD_TGSEL11_SHFT 11
#define HWIO_GPIO30_SDETRMOD_GPIO30_SDETRMOD_TGSEL11_MASK 0x00000800
#define HWIO_GPIO30_SDETRMOD_GPIO30_SDETRMOD_TGSEL12_SHFT 12
#define HWIO_GPIO30_SDETRMOD_GPIO30_SDETRMOD_TGSEL12_MASK 0x00001000
#define HWIO_GPIO30_SDETRMOD_GPIO30_SDETRMOD_TGSEL13_SHFT 13
#define HWIO_GPIO30_SDETRMOD_GPIO30_SDETRMOD_TGSEL13_MASK 0x00002000
#define HWIO_GPIO30_SDETRMOD_GPIO30_SDETRMOD_TGSEL14_SHFT 14
#define HWIO_GPIO30_SDETRMOD_GPIO30_SDETRMOD_TGSEL14_MASK 0x00004000
#define HWIO_GPIO30_SDETRMOD_GPIO30_SDETRMOD_TGSEL15_SHFT 15
#define HWIO_GPIO30_SDETRMOD_GPIO30_SDETRMOD_TGSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO30_PCSR_ADDR  0xF0011E70  
#define HWIO_GPIO30_PCSR_GPIO30_PCSR_SEL0_SHFT 0
#define HWIO_GPIO30_PCSR_GPIO30_PCSR_SEL0_MASK 0x00000001
#define HWIO_GPIO30_PCSR_GPIO30_PCSR_SEL1_SHFT 1
#define HWIO_GPIO30_PCSR_GPIO30_PCSR_SEL1_MASK 0x00000002
#define HWIO_GPIO30_PCSR_GPIO30_PCSR_SEL2_SHFT 2
#define HWIO_GPIO30_PCSR_GPIO30_PCSR_SEL2_MASK 0x00000004
#define HWIO_GPIO30_PCSR_GPIO30_PCSR_SEL3_SHFT 3
#define HWIO_GPIO30_PCSR_GPIO30_PCSR_SEL3_MASK 0x00000008
#define HWIO_GPIO30_PCSR_GPIO30_PCSR_SEL4_SHFT 4
#define HWIO_GPIO30_PCSR_GPIO30_PCSR_SEL4_MASK 0x00000010
#define HWIO_GPIO30_PCSR_GPIO30_PCSR_SEL5_SHFT 5
#define HWIO_GPIO30_PCSR_GPIO30_PCSR_SEL5_MASK 0x00000020
#define HWIO_GPIO30_PCSR_GPIO30_PCSR_SEL6_SHFT 6
#define HWIO_GPIO30_PCSR_GPIO30_PCSR_SEL6_MASK 0x00000040
#define HWIO_GPIO30_PCSR_GPIO30_PCSR_SEL7_SHFT 7
#define HWIO_GPIO30_PCSR_GPIO30_PCSR_SEL7_MASK 0x00000080
#define HWIO_GPIO30_PCSR_GPIO30_PCSR_SEL8_SHFT 8
#define HWIO_GPIO30_PCSR_GPIO30_PCSR_SEL8_MASK 0x00000100
#define HWIO_GPIO30_PCSR_GPIO30_PCSR_SEL9_SHFT 9
#define HWIO_GPIO30_PCSR_GPIO30_PCSR_SEL9_MASK 0x00000200
#define HWIO_GPIO30_PCSR_GPIO30_PCSR_SEL10_SHFT 10
#define HWIO_GPIO30_PCSR_GPIO30_PCSR_SEL10_MASK 0x00000400
#define HWIO_GPIO30_PCSR_GPIO30_PCSR_SEL11_SHFT 11
#define HWIO_GPIO30_PCSR_GPIO30_PCSR_SEL11_MASK 0x00000800
#define HWIO_GPIO30_PCSR_GPIO30_PCSR_SEL12_SHFT 12
#define HWIO_GPIO30_PCSR_GPIO30_PCSR_SEL12_MASK 0x00001000
#define HWIO_GPIO30_PCSR_GPIO30_PCSR_SEL13_SHFT 13
#define HWIO_GPIO30_PCSR_GPIO30_PCSR_SEL13_MASK 0x00002000
#define HWIO_GPIO30_PCSR_GPIO30_PCSR_SEL14_SHFT 14
#define HWIO_GPIO30_PCSR_GPIO30_PCSR_SEL14_MASK 0x00004000
#define HWIO_GPIO30_PCSR_GPIO30_PCSR_SEL15_SHFT 15
#define HWIO_GPIO30_PCSR_GPIO30_PCSR_SEL15_MASK 0x00008000


//--------

#define HWIO_GPIO30_INEN_ADDR  0xF0011E74  
#define HWIO_GPIO30_INEN_GPIO30_INEN_EN0_SHFT 0
#define HWIO_GPIO30_INEN_GPIO30_INEN_EN0_MASK 0x00000001
#define HWIO_GPIO30_INEN_GPIO30_INEN_EN1_SHFT 1
#define HWIO_GPIO30_INEN_GPIO30_INEN_EN1_MASK 0x00000002
#define HWIO_GPIO30_INEN_GPIO30_INEN_EN2_SHFT 2
#define HWIO_GPIO30_INEN_GPIO30_INEN_EN2_MASK 0x00000004
#define HWIO_GPIO30_INEN_GPIO30_INEN_EN3_SHFT 3
#define HWIO_GPIO30_INEN_GPIO30_INEN_EN3_MASK 0x00000008
#define HWIO_GPIO30_INEN_GPIO30_INEN_EN4_SHFT 4
#define HWIO_GPIO30_INEN_GPIO30_INEN_EN4_MASK 0x00000010
#define HWIO_GPIO30_INEN_GPIO30_INEN_EN5_SHFT 5
#define HWIO_GPIO30_INEN_GPIO30_INEN_EN5_MASK 0x00000020
#define HWIO_GPIO30_INEN_GPIO30_INEN_EN6_SHFT 6
#define HWIO_GPIO30_INEN_GPIO30_INEN_EN6_MASK 0x00000040
#define HWIO_GPIO30_INEN_GPIO30_INEN_EN7_SHFT 7
#define HWIO_GPIO30_INEN_GPIO30_INEN_EN7_MASK 0x00000080
#define HWIO_GPIO30_INEN_GPIO30_INEN_EN8_SHFT 8
#define HWIO_GPIO30_INEN_GPIO30_INEN_EN8_MASK 0x00000100
#define HWIO_GPIO30_INEN_GPIO30_INEN_EN9_SHFT 9
#define HWIO_GPIO30_INEN_GPIO30_INEN_EN9_MASK 0x00000200
#define HWIO_GPIO30_INEN_GPIO30_INEN_EN10_SHFT 10
#define HWIO_GPIO30_INEN_GPIO30_INEN_EN10_MASK 0x00000400
#define HWIO_GPIO30_INEN_GPIO30_INEN_EN11_SHFT 11
#define HWIO_GPIO30_INEN_GPIO30_INEN_EN11_MASK 0x00000800
#define HWIO_GPIO30_INEN_GPIO30_INEN_EN12_SHFT 12
#define HWIO_GPIO30_INEN_GPIO30_INEN_EN12_MASK 0x00001000
#define HWIO_GPIO30_INEN_GPIO30_INEN_EN13_SHFT 13
#define HWIO_GPIO30_INEN_GPIO30_INEN_EN13_MASK 0x00002000
#define HWIO_GPIO30_INEN_GPIO30_INEN_EN14_SHFT 14
#define HWIO_GPIO30_INEN_GPIO30_INEN_EN14_MASK 0x00004000
#define HWIO_GPIO30_INEN_GPIO30_INEN_EN15_SHFT 15
#define HWIO_GPIO30_INEN_GPIO30_INEN_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO30_PUDRST_ADDR  0xF0011E78  
#define HWIO_GPIO30_PUDRST_GPIO30_PUDRST_PDSEL0_SHFT 0
#define HWIO_GPIO30_PUDRST_GPIO30_PUDRST_PDSEL0_MASK 0x00000001
#define HWIO_GPIO30_PUDRST_GPIO30_PUDRST_PDSEL1_SHFT 1
#define HWIO_GPIO30_PUDRST_GPIO30_PUDRST_PDSEL1_MASK 0x00000002
#define HWIO_GPIO30_PUDRST_GPIO30_PUDRST_PDSEL2_SHFT 2
#define HWIO_GPIO30_PUDRST_GPIO30_PUDRST_PDSEL2_MASK 0x00000004
#define HWIO_GPIO30_PUDRST_GPIO30_PUDRST_PDSEL3_SHFT 3
#define HWIO_GPIO30_PUDRST_GPIO30_PUDRST_PDSEL3_MASK 0x00000008
#define HWIO_GPIO30_PUDRST_GPIO30_PUDRST_PDSEL4_SHFT 4
#define HWIO_GPIO30_PUDRST_GPIO30_PUDRST_PDSEL4_MASK 0x00000010
#define HWIO_GPIO30_PUDRST_GPIO30_PUDRST_PDSEL5_SHFT 5
#define HWIO_GPIO30_PUDRST_GPIO30_PUDRST_PDSEL5_MASK 0x00000020
#define HWIO_GPIO30_PUDRST_GPIO30_PUDRST_PDSEL6_SHFT 6
#define HWIO_GPIO30_PUDRST_GPIO30_PUDRST_PDSEL6_MASK 0x00000040
#define HWIO_GPIO30_PUDRST_GPIO30_PUDRST_PDSEL7_SHFT 7
#define HWIO_GPIO30_PUDRST_GPIO30_PUDRST_PDSEL7_MASK 0x00000080
#define HWIO_GPIO30_PUDRST_GPIO30_PUDRST_PDSEL8_SHFT 8
#define HWIO_GPIO30_PUDRST_GPIO30_PUDRST_PDSEL8_MASK 0x00000100
#define HWIO_GPIO30_PUDRST_GPIO30_PUDRST_PDSEL9_SHFT 9
#define HWIO_GPIO30_PUDRST_GPIO30_PUDRST_PDSEL9_MASK 0x00000200
#define HWIO_GPIO30_PUDRST_GPIO30_PUDRST_PDSEL10_SHFT 10
#define HWIO_GPIO30_PUDRST_GPIO30_PUDRST_PDSEL10_MASK 0x00000400
#define HWIO_GPIO30_PUDRST_GPIO30_PUDRST_PDSEL11_SHFT 11
#define HWIO_GPIO30_PUDRST_GPIO30_PUDRST_PDSEL11_MASK 0x00000800
#define HWIO_GPIO30_PUDRST_GPIO30_PUDRST_PDSEL12_SHFT 12
#define HWIO_GPIO30_PUDRST_GPIO30_PUDRST_PDSEL12_MASK 0x00001000
#define HWIO_GPIO30_PUDRST_GPIO30_PUDRST_PDSEL13_SHFT 13
#define HWIO_GPIO30_PUDRST_GPIO30_PUDRST_PDSEL13_MASK 0x00002000
#define HWIO_GPIO30_PUDRST_GPIO30_PUDRST_PDSEL14_SHFT 14
#define HWIO_GPIO30_PUDRST_GPIO30_PUDRST_PDSEL14_MASK 0x00004000
#define HWIO_GPIO30_PUDRST_GPIO30_PUDRST_PDSEL15_SHFT 15
#define HWIO_GPIO30_PUDRST_GPIO30_PUDRST_PDSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO31_INFO_ADDR  0xF0011F00  
#define HWIO_GPIO31_INFO_GPIO31_INFO_MODREV_SHFT 0
#define HWIO_GPIO31_INFO_GPIO31_INFO_MODREV_MASK 0x000000ff
#define HWIO_GPIO31_INFO_GPIO31_INFO_MODTYPE_SHFT 8
#define HWIO_GPIO31_INFO_GPIO31_INFO_MODTYPE_MASK 0x0000ff00
#define HWIO_GPIO31_INFO_GPIO31_INFO_MODNUMBER_SHFT 16
#define HWIO_GPIO31_INFO_GPIO31_INFO_MODNUMBER_MASK 0xffff0000


//--------

#define HWIO_GPIO31_ACES0_ADDR  0xF0011F04  
#define HWIO_GPIO31_ACES0_GPIO31_ACES0_EN0_SHFT 0
#define HWIO_GPIO31_ACES0_GPIO31_ACES0_EN0_MASK 0x00000001
#define HWIO_GPIO31_ACES0_GPIO31_ACES0_EN1_SHFT 1
#define HWIO_GPIO31_ACES0_GPIO31_ACES0_EN1_MASK 0x00000002
#define HWIO_GPIO31_ACES0_GPIO31_ACES0_EN2_SHFT 2
#define HWIO_GPIO31_ACES0_GPIO31_ACES0_EN2_MASK 0x00000004
#define HWIO_GPIO31_ACES0_GPIO31_ACES0_EN3_SHFT 3
#define HWIO_GPIO31_ACES0_GPIO31_ACES0_EN3_MASK 0x00000008
#define HWIO_GPIO31_ACES0_GPIO31_ACES0_EN4_SHFT 4
#define HWIO_GPIO31_ACES0_GPIO31_ACES0_EN4_MASK 0x00000010
#define HWIO_GPIO31_ACES0_GPIO31_ACES0_EN5_SHFT 5
#define HWIO_GPIO31_ACES0_GPIO31_ACES0_EN5_MASK 0x00000020
#define HWIO_GPIO31_ACES0_GPIO31_ACES0_EN6_SHFT 6
#define HWIO_GPIO31_ACES0_GPIO31_ACES0_EN6_MASK 0x00000040
#define HWIO_GPIO31_ACES0_GPIO31_ACES0_EN7_SHFT 7
#define HWIO_GPIO31_ACES0_GPIO31_ACES0_EN7_MASK 0x00000080
#define HWIO_GPIO31_ACES0_GPIO31_ACES0_EN8_SHFT 8
#define HWIO_GPIO31_ACES0_GPIO31_ACES0_EN8_MASK 0x00000100
#define HWIO_GPIO31_ACES0_GPIO31_ACES0_EN9_SHFT 9
#define HWIO_GPIO31_ACES0_GPIO31_ACES0_EN9_MASK 0x00000200
#define HWIO_GPIO31_ACES0_GPIO31_ACES0_EN10_SHFT 10
#define HWIO_GPIO31_ACES0_GPIO31_ACES0_EN10_MASK 0x00000400
#define HWIO_GPIO31_ACES0_GPIO31_ACES0_EN11_SHFT 11
#define HWIO_GPIO31_ACES0_GPIO31_ACES0_EN11_MASK 0x00000800
#define HWIO_GPIO31_ACES0_GPIO31_ACES0_EN12_SHFT 12
#define HWIO_GPIO31_ACES0_GPIO31_ACES0_EN12_MASK 0x00001000
#define HWIO_GPIO31_ACES0_GPIO31_ACES0_EN13_SHFT 13
#define HWIO_GPIO31_ACES0_GPIO31_ACES0_EN13_MASK 0x00002000
#define HWIO_GPIO31_ACES0_GPIO31_ACES0_EN14_SHFT 14
#define HWIO_GPIO31_ACES0_GPIO31_ACES0_EN14_MASK 0x00004000
#define HWIO_GPIO31_ACES0_GPIO31_ACES0_EN15_SHFT 15
#define HWIO_GPIO31_ACES0_GPIO31_ACES0_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO31_ACES1_ADDR  0xF0011F08  


//--------

#define HWIO_GPIO31_PIR_ADDR  0xF0011F0C  
#define HWIO_GPIO31_PIR_GPIO31_PIR_PXPIR0_SHFT 0
#define HWIO_GPIO31_PIR_GPIO31_PIR_PXPIR0_MASK 0x00000001
#define HWIO_GPIO31_PIR_GPIO31_PIR_PXPIR1_SHFT 1
#define HWIO_GPIO31_PIR_GPIO31_PIR_PXPIR1_MASK 0x00000002
#define HWIO_GPIO31_PIR_GPIO31_PIR_PXPIR2_SHFT 2
#define HWIO_GPIO31_PIR_GPIO31_PIR_PXPIR2_MASK 0x00000004
#define HWIO_GPIO31_PIR_GPIO31_PIR_PXPIR3_SHFT 3
#define HWIO_GPIO31_PIR_GPIO31_PIR_PXPIR3_MASK 0x00000008
#define HWIO_GPIO31_PIR_GPIO31_PIR_PXPIR4_SHFT 4
#define HWIO_GPIO31_PIR_GPIO31_PIR_PXPIR4_MASK 0x00000010
#define HWIO_GPIO31_PIR_GPIO31_PIR_PXPIR5_SHFT 5
#define HWIO_GPIO31_PIR_GPIO31_PIR_PXPIR5_MASK 0x00000020
#define HWIO_GPIO31_PIR_GPIO31_PIR_PXPIR6_SHFT 6
#define HWIO_GPIO31_PIR_GPIO31_PIR_PXPIR6_MASK 0x00000040
#define HWIO_GPIO31_PIR_GPIO31_PIR_PXPIR7_SHFT 7
#define HWIO_GPIO31_PIR_GPIO31_PIR_PXPIR7_MASK 0x00000080
#define HWIO_GPIO31_PIR_GPIO31_PIR_PXPIR8_SHFT 8
#define HWIO_GPIO31_PIR_GPIO31_PIR_PXPIR8_MASK 0x00000100
#define HWIO_GPIO31_PIR_GPIO31_PIR_PXPIR9_SHFT 9
#define HWIO_GPIO31_PIR_GPIO31_PIR_PXPIR9_MASK 0x00000200
#define HWIO_GPIO31_PIR_GPIO31_PIR_PXPIR10_SHFT 10
#define HWIO_GPIO31_PIR_GPIO31_PIR_PXPIR10_MASK 0x00000400
#define HWIO_GPIO31_PIR_GPIO31_PIR_PXPIR11_SHFT 11
#define HWIO_GPIO31_PIR_GPIO31_PIR_PXPIR11_MASK 0x00000800
#define HWIO_GPIO31_PIR_GPIO31_PIR_PXPIR12_SHFT 12
#define HWIO_GPIO31_PIR_GPIO31_PIR_PXPIR12_MASK 0x00001000
#define HWIO_GPIO31_PIR_GPIO31_PIR_PXPIR13_SHFT 13
#define HWIO_GPIO31_PIR_GPIO31_PIR_PXPIR13_MASK 0x00002000
#define HWIO_GPIO31_PIR_GPIO31_PIR_PXPIR14_SHFT 14
#define HWIO_GPIO31_PIR_GPIO31_PIR_PXPIR14_MASK 0x00004000
#define HWIO_GPIO31_PIR_GPIO31_PIR_PXPIR15_SHFT 15
#define HWIO_GPIO31_PIR_GPIO31_PIR_PXPIR15_MASK 0x00008000


//--------

#define HWIO_GPIO31_POR_ADDR  0xF0011F10  
#define HWIO_GPIO31_POR_GPIO31_POR_PXPOR0_SHFT 0
#define HWIO_GPIO31_POR_GPIO31_POR_PXPOR0_MASK 0x00000001
#define HWIO_GPIO31_POR_GPIO31_POR_PXPOR1_SHFT 1
#define HWIO_GPIO31_POR_GPIO31_POR_PXPOR1_MASK 0x00000002
#define HWIO_GPIO31_POR_GPIO31_POR_PXPOR2_SHFT 2
#define HWIO_GPIO31_POR_GPIO31_POR_PXPOR2_MASK 0x00000004
#define HWIO_GPIO31_POR_GPIO31_POR_PXPOR3_SHFT 3
#define HWIO_GPIO31_POR_GPIO31_POR_PXPOR3_MASK 0x00000008
#define HWIO_GPIO31_POR_GPIO31_POR_PXPOR4_SHFT 4
#define HWIO_GPIO31_POR_GPIO31_POR_PXPOR4_MASK 0x00000010
#define HWIO_GPIO31_POR_GPIO31_POR_PXPOR5_SHFT 5
#define HWIO_GPIO31_POR_GPIO31_POR_PXPOR5_MASK 0x00000020
#define HWIO_GPIO31_POR_GPIO31_POR_PXPOR6_SHFT 6
#define HWIO_GPIO31_POR_GPIO31_POR_PXPOR6_MASK 0x00000040
#define HWIO_GPIO31_POR_GPIO31_POR_PXPOR7_SHFT 7
#define HWIO_GPIO31_POR_GPIO31_POR_PXPOR7_MASK 0x00000080
#define HWIO_GPIO31_POR_GPIO31_POR_PXPOR8_SHFT 8
#define HWIO_GPIO31_POR_GPIO31_POR_PXPOR8_MASK 0x00000100
#define HWIO_GPIO31_POR_GPIO31_POR_PXPOR9_SHFT 9
#define HWIO_GPIO31_POR_GPIO31_POR_PXPOR9_MASK 0x00000200
#define HWIO_GPIO31_POR_GPIO31_POR_PXPOR10_SHFT 10
#define HWIO_GPIO31_POR_GPIO31_POR_PXPOR10_MASK 0x00000400
#define HWIO_GPIO31_POR_GPIO31_POR_PXPOR11_SHFT 11
#define HWIO_GPIO31_POR_GPIO31_POR_PXPOR11_MASK 0x00000800
#define HWIO_GPIO31_POR_GPIO31_POR_PXPOR12_SHFT 12
#define HWIO_GPIO31_POR_GPIO31_POR_PXPOR12_MASK 0x00001000
#define HWIO_GPIO31_POR_GPIO31_POR_PXPOR13_SHFT 13
#define HWIO_GPIO31_POR_GPIO31_POR_PXPOR13_MASK 0x00002000
#define HWIO_GPIO31_POR_GPIO31_POR_PXPOR14_SHFT 14
#define HWIO_GPIO31_POR_GPIO31_POR_PXPOR14_MASK 0x00004000
#define HWIO_GPIO31_POR_GPIO31_POR_PXPOR15_SHFT 15
#define HWIO_GPIO31_POR_GPIO31_POR_PXPOR15_MASK 0x00008000


//--------

#define HWIO_GPIO31_POSCR_ADDR  0xF0011F14  
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PS0_SHFT 0
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PS0_MASK 0x00000001
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PS1_SHFT 1
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PS1_MASK 0x00000002
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PS2_SHFT 2
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PS2_MASK 0x00000004
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PS3_SHFT 3
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PS3_MASK 0x00000008
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PS4_SHFT 4
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PS4_MASK 0x00000010
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PS5_SHFT 5
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PS5_MASK 0x00000020
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PS6_SHFT 6
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PS6_MASK 0x00000040
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PS7_SHFT 7
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PS7_MASK 0x00000080
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PS8_SHFT 8
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PS8_MASK 0x00000100
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PS9_SHFT 9
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PS9_MASK 0x00000200
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PS10_SHFT 10
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PS10_MASK 0x00000400
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PS11_SHFT 11
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PS11_MASK 0x00000800
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PS12_SHFT 12
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PS12_MASK 0x00001000
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PS13_SHFT 13
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PS13_MASK 0x00002000
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PS14_SHFT 14
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PS14_MASK 0x00004000
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PS15_SHFT 15
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PS15_MASK 0x00008000
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PC0_SHFT 16
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PC0_MASK 0x00010000
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PC1_SHFT 17
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PC1_MASK 0x00020000
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PC2_SHFT 18
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PC2_MASK 0x00040000
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PC3_SHFT 19
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PC3_MASK 0x00080000
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PC4_SHFT 20
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PC4_MASK 0x00100000
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PC5_SHFT 21
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PC5_MASK 0x00200000
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PC6_SHFT 22
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PC6_MASK 0x00400000
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PC7_SHFT 23
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PC7_MASK 0x00800000
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PC8_SHFT 24
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PC8_MASK 0x01000000
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PC9_SHFT 25
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PC9_MASK 0x02000000
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PC10_SHFT 26
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PC10_MASK 0x04000000
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PC11_SHFT 27
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PC11_MASK 0x08000000
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PC12_SHFT 28
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PC12_MASK 0x10000000
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PC13_SHFT 29
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PC13_MASK 0x20000000
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PC14_SHFT 30
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PC14_MASK 0x40000000
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PC15_SHFT 31
#define HWIO_GPIO31_POSCR_GPIO31_POSCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO31_POSR_ADDR  0xF0011F18  
#define HWIO_GPIO31_POSR_GPIO31_POSR_PS0_SHFT 0
#define HWIO_GPIO31_POSR_GPIO31_POSR_PS0_MASK 0x00000001
#define HWIO_GPIO31_POSR_GPIO31_POSR_PS1_SHFT 1
#define HWIO_GPIO31_POSR_GPIO31_POSR_PS1_MASK 0x00000002
#define HWIO_GPIO31_POSR_GPIO31_POSR_PS2_SHFT 2
#define HWIO_GPIO31_POSR_GPIO31_POSR_PS2_MASK 0x00000004
#define HWIO_GPIO31_POSR_GPIO31_POSR_PS3_SHFT 3
#define HWIO_GPIO31_POSR_GPIO31_POSR_PS3_MASK 0x00000008
#define HWIO_GPIO31_POSR_GPIO31_POSR_PS4_SHFT 4
#define HWIO_GPIO31_POSR_GPIO31_POSR_PS4_MASK 0x00000010
#define HWIO_GPIO31_POSR_GPIO31_POSR_PS5_SHFT 5
#define HWIO_GPIO31_POSR_GPIO31_POSR_PS5_MASK 0x00000020
#define HWIO_GPIO31_POSR_GPIO31_POSR_PS6_SHFT 6
#define HWIO_GPIO31_POSR_GPIO31_POSR_PS6_MASK 0x00000040
#define HWIO_GPIO31_POSR_GPIO31_POSR_PS7_SHFT 7
#define HWIO_GPIO31_POSR_GPIO31_POSR_PS7_MASK 0x00000080
#define HWIO_GPIO31_POSR_GPIO31_POSR_PS8_SHFT 8
#define HWIO_GPIO31_POSR_GPIO31_POSR_PS8_MASK 0x00000100
#define HWIO_GPIO31_POSR_GPIO31_POSR_PS9_SHFT 9
#define HWIO_GPIO31_POSR_GPIO31_POSR_PS9_MASK 0x00000200
#define HWIO_GPIO31_POSR_GPIO31_POSR_PS10_SHFT 10
#define HWIO_GPIO31_POSR_GPIO31_POSR_PS10_MASK 0x00000400
#define HWIO_GPIO31_POSR_GPIO31_POSR_PS11_SHFT 11
#define HWIO_GPIO31_POSR_GPIO31_POSR_PS11_MASK 0x00000800
#define HWIO_GPIO31_POSR_GPIO31_POSR_PS12_SHFT 12
#define HWIO_GPIO31_POSR_GPIO31_POSR_PS12_MASK 0x00001000
#define HWIO_GPIO31_POSR_GPIO31_POSR_PS13_SHFT 13
#define HWIO_GPIO31_POSR_GPIO31_POSR_PS13_MASK 0x00002000
#define HWIO_GPIO31_POSR_GPIO31_POSR_PS14_SHFT 14
#define HWIO_GPIO31_POSR_GPIO31_POSR_PS14_MASK 0x00004000
#define HWIO_GPIO31_POSR_GPIO31_POSR_PS15_SHFT 15
#define HWIO_GPIO31_POSR_GPIO31_POSR_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO31_POSR0_ADDR  0xF0011F1C  
#define HWIO_GPIO31_POSR0_GPIO31_POSR0_PS0_SHFT 0
#define HWIO_GPIO31_POSR0_GPIO31_POSR0_PS0_MASK 0x00000001
#define HWIO_GPIO31_POSR0_GPIO31_POSR0_PS1_SHFT 1
#define HWIO_GPIO31_POSR0_GPIO31_POSR0_PS1_MASK 0x00000002
#define HWIO_GPIO31_POSR0_GPIO31_POSR0_PS2_SHFT 2
#define HWIO_GPIO31_POSR0_GPIO31_POSR0_PS2_MASK 0x00000004
#define HWIO_GPIO31_POSR0_GPIO31_POSR0_PS3_SHFT 3
#define HWIO_GPIO31_POSR0_GPIO31_POSR0_PS3_MASK 0x00000008


//--------

#define HWIO_GPIO31_POSR4_ADDR  0xF0011F20  
#define HWIO_GPIO31_POSR4_GPIO31_POSR4_PS4_SHFT 4
#define HWIO_GPIO31_POSR4_GPIO31_POSR4_PS4_MASK 0x00000010
#define HWIO_GPIO31_POSR4_GPIO31_POSR4_PS5_SHFT 5
#define HWIO_GPIO31_POSR4_GPIO31_POSR4_PS5_MASK 0x00000020
#define HWIO_GPIO31_POSR4_GPIO31_POSR4_PS6_SHFT 6
#define HWIO_GPIO31_POSR4_GPIO31_POSR4_PS6_MASK 0x00000040
#define HWIO_GPIO31_POSR4_GPIO31_POSR4_PS7_SHFT 7
#define HWIO_GPIO31_POSR4_GPIO31_POSR4_PS7_MASK 0x00000080


//--------

#define HWIO_GPIO31_POSR8_ADDR  0xF0011F24  
#define HWIO_GPIO31_POSR8_GPIO31_POSR8_PS8_SHFT 8
#define HWIO_GPIO31_POSR8_GPIO31_POSR8_PS8_MASK 0x00000100
#define HWIO_GPIO31_POSR8_GPIO31_POSR8_PS9_SHFT 9
#define HWIO_GPIO31_POSR8_GPIO31_POSR8_PS9_MASK 0x00000200
#define HWIO_GPIO31_POSR8_GPIO31_POSR8_PS10_SHFT 10
#define HWIO_GPIO31_POSR8_GPIO31_POSR8_PS10_MASK 0x00000400
#define HWIO_GPIO31_POSR8_GPIO31_POSR8_PS11_SHFT 11
#define HWIO_GPIO31_POSR8_GPIO31_POSR8_PS11_MASK 0x00000800


//--------

#define HWIO_GPIO31_POSR12_ADDR  0xF0011F28  
#define HWIO_GPIO31_POSR12_GPIO31_POSR12_PS12_SHFT 12
#define HWIO_GPIO31_POSR12_GPIO31_POSR12_PS12_MASK 0x00001000
#define HWIO_GPIO31_POSR12_GPIO31_POSR12_PS13_SHFT 13
#define HWIO_GPIO31_POSR12_GPIO31_POSR12_PS13_MASK 0x00002000
#define HWIO_GPIO31_POSR12_GPIO31_POSR12_PS14_SHFT 14
#define HWIO_GPIO31_POSR12_GPIO31_POSR12_PS14_MASK 0x00004000
#define HWIO_GPIO31_POSR12_GPIO31_POSR12_PS15_SHFT 15
#define HWIO_GPIO31_POSR12_GPIO31_POSR12_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO31_POCR_ADDR  0xF0011F2C  
#define HWIO_GPIO31_POCR_GPIO31_POCR_PC0_SHFT 16
#define HWIO_GPIO31_POCR_GPIO31_POCR_PC0_MASK 0x00010000
#define HWIO_GPIO31_POCR_GPIO31_POCR_PC1_SHFT 17
#define HWIO_GPIO31_POCR_GPIO31_POCR_PC1_MASK 0x00020000
#define HWIO_GPIO31_POCR_GPIO31_POCR_PC2_SHFT 18
#define HWIO_GPIO31_POCR_GPIO31_POCR_PC2_MASK 0x00040000
#define HWIO_GPIO31_POCR_GPIO31_POCR_PC3_SHFT 19
#define HWIO_GPIO31_POCR_GPIO31_POCR_PC3_MASK 0x00080000
#define HWIO_GPIO31_POCR_GPIO31_POCR_PC4_SHFT 20
#define HWIO_GPIO31_POCR_GPIO31_POCR_PC4_MASK 0x00100000
#define HWIO_GPIO31_POCR_GPIO31_POCR_PC5_SHFT 21
#define HWIO_GPIO31_POCR_GPIO31_POCR_PC5_MASK 0x00200000
#define HWIO_GPIO31_POCR_GPIO31_POCR_PC6_SHFT 22
#define HWIO_GPIO31_POCR_GPIO31_POCR_PC6_MASK 0x00400000
#define HWIO_GPIO31_POCR_GPIO31_POCR_PC7_SHFT 23
#define HWIO_GPIO31_POCR_GPIO31_POCR_PC7_MASK 0x00800000
#define HWIO_GPIO31_POCR_GPIO31_POCR_PC8_SHFT 24
#define HWIO_GPIO31_POCR_GPIO31_POCR_PC8_MASK 0x01000000
#define HWIO_GPIO31_POCR_GPIO31_POCR_PC9_SHFT 25
#define HWIO_GPIO31_POCR_GPIO31_POCR_PC9_MASK 0x02000000
#define HWIO_GPIO31_POCR_GPIO31_POCR_PC10_SHFT 26
#define HWIO_GPIO31_POCR_GPIO31_POCR_PC10_MASK 0x04000000
#define HWIO_GPIO31_POCR_GPIO31_POCR_PC11_SHFT 27
#define HWIO_GPIO31_POCR_GPIO31_POCR_PC11_MASK 0x08000000
#define HWIO_GPIO31_POCR_GPIO31_POCR_PC12_SHFT 28
#define HWIO_GPIO31_POCR_GPIO31_POCR_PC12_MASK 0x10000000
#define HWIO_GPIO31_POCR_GPIO31_POCR_PC13_SHFT 29
#define HWIO_GPIO31_POCR_GPIO31_POCR_PC13_MASK 0x20000000
#define HWIO_GPIO31_POCR_GPIO31_POCR_PC14_SHFT 30
#define HWIO_GPIO31_POCR_GPIO31_POCR_PC14_MASK 0x40000000
#define HWIO_GPIO31_POCR_GPIO31_POCR_PC15_SHFT 31
#define HWIO_GPIO31_POCR_GPIO31_POCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO31_POCR0_ADDR  0xF0011F30  
#define HWIO_GPIO31_POCR0_GPIO31_POCR0_PC0_SHFT 16
#define HWIO_GPIO31_POCR0_GPIO31_POCR0_PC0_MASK 0x00010000
#define HWIO_GPIO31_POCR0_GPIO31_POCR0_PC1_SHFT 17
#define HWIO_GPIO31_POCR0_GPIO31_POCR0_PC1_MASK 0x00020000
#define HWIO_GPIO31_POCR0_GPIO31_POCR0_PC2_SHFT 18
#define HWIO_GPIO31_POCR0_GPIO31_POCR0_PC2_MASK 0x00040000
#define HWIO_GPIO31_POCR0_GPIO31_POCR0_PC3_SHFT 19
#define HWIO_GPIO31_POCR0_GPIO31_POCR0_PC3_MASK 0x00080000


//--------

#define HWIO_GPIO31_POCR4_ADDR  0xF0011F34  
#define HWIO_GPIO31_POCR4_GPIO31_POCR4_PC4_SHFT 20
#define HWIO_GPIO31_POCR4_GPIO31_POCR4_PC4_MASK 0x00100000
#define HWIO_GPIO31_POCR4_GPIO31_POCR4_PC5_SHFT 21
#define HWIO_GPIO31_POCR4_GPIO31_POCR4_PC5_MASK 0x00200000
#define HWIO_GPIO31_POCR4_GPIO31_POCR4_PC6_SHFT 22
#define HWIO_GPIO31_POCR4_GPIO31_POCR4_PC6_MASK 0x00400000
#define HWIO_GPIO31_POCR4_GPIO31_POCR4_PC7_SHFT 23
#define HWIO_GPIO31_POCR4_GPIO31_POCR4_PC7_MASK 0x00800000


//--------

#define HWIO_GPIO31_POCR8_ADDR  0xF0011F38  
#define HWIO_GPIO31_POCR8_GPIO31_POCR8_PC8_SHFT 24
#define HWIO_GPIO31_POCR8_GPIO31_POCR8_PC8_MASK 0x01000000
#define HWIO_GPIO31_POCR8_GPIO31_POCR8_PC9_SHFT 25
#define HWIO_GPIO31_POCR8_GPIO31_POCR8_PC9_MASK 0x02000000
#define HWIO_GPIO31_POCR8_GPIO31_POCR8_PC10_SHFT 26
#define HWIO_GPIO31_POCR8_GPIO31_POCR8_PC10_MASK 0x04000000
#define HWIO_GPIO31_POCR8_GPIO31_POCR8_PC11_SHFT 27
#define HWIO_GPIO31_POCR8_GPIO31_POCR8_PC11_MASK 0x08000000


//--------

#define HWIO_GPIO31_POCR12_ADDR  0xF0011F3C  
#define HWIO_GPIO31_POCR12_GPIO31_POCR12_PC12_SHFT 28
#define HWIO_GPIO31_POCR12_GPIO31_POCR12_PC12_MASK 0x10000000
#define HWIO_GPIO31_POCR12_GPIO31_POCR12_PC13_SHFT 29
#define HWIO_GPIO31_POCR12_GPIO31_POCR12_PC13_MASK 0x20000000
#define HWIO_GPIO31_POCR12_GPIO31_POCR12_PC14_SHFT 30
#define HWIO_GPIO31_POCR12_GPIO31_POCR12_PC14_MASK 0x40000000
#define HWIO_GPIO31_POCR12_GPIO31_POCR12_PC15_SHFT 31
#define HWIO_GPIO31_POCR12_GPIO31_POCR12_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO31_PUDEN_ADDR  0xF0011F40  
#define HWIO_GPIO31_PUDEN_GPIO31_PUDEN_PXPUDEN0_SHFT 0
#define HWIO_GPIO31_PUDEN_GPIO31_PUDEN_PXPUDEN0_MASK 0x00000003
#define HWIO_GPIO31_PUDEN_GPIO31_PUDEN_PXPUDEN1_SHFT 2
#define HWIO_GPIO31_PUDEN_GPIO31_PUDEN_PXPUDEN1_MASK 0x0000000c
#define HWIO_GPIO31_PUDEN_GPIO31_PUDEN_PXPUDEN2_SHFT 4
#define HWIO_GPIO31_PUDEN_GPIO31_PUDEN_PXPUDEN2_MASK 0x00000030
#define HWIO_GPIO31_PUDEN_GPIO31_PUDEN_PXPUDEN3_SHFT 6
#define HWIO_GPIO31_PUDEN_GPIO31_PUDEN_PXPUDEN3_MASK 0x000000c0
#define HWIO_GPIO31_PUDEN_GPIO31_PUDEN_PXPUDEN4_SHFT 8
#define HWIO_GPIO31_PUDEN_GPIO31_PUDEN_PXPUDEN4_MASK 0x00000300
#define HWIO_GPIO31_PUDEN_GPIO31_PUDEN_PXPUDEN5_SHFT 10
#define HWIO_GPIO31_PUDEN_GPIO31_PUDEN_PXPUDEN5_MASK 0x00000c00
#define HWIO_GPIO31_PUDEN_GPIO31_PUDEN_PXPUDEN6_SHFT 12
#define HWIO_GPIO31_PUDEN_GPIO31_PUDEN_PXPUDEN6_MASK 0x00003000
#define HWIO_GPIO31_PUDEN_GPIO31_PUDEN_PXPUDEN7_SHFT 14
#define HWIO_GPIO31_PUDEN_GPIO31_PUDEN_PXPUDEN7_MASK 0x0000c000
#define HWIO_GPIO31_PUDEN_GPIO31_PUDEN_PXPUDEN8_SHFT 16
#define HWIO_GPIO31_PUDEN_GPIO31_PUDEN_PXPUDEN8_MASK 0x00030000
#define HWIO_GPIO31_PUDEN_GPIO31_PUDEN_PXPUDEN9_SHFT 18
#define HWIO_GPIO31_PUDEN_GPIO31_PUDEN_PXPUDEN9_MASK 0x000c0000
#define HWIO_GPIO31_PUDEN_GPIO31_PUDEN_PXPUDEN10_SHFT 20
#define HWIO_GPIO31_PUDEN_GPIO31_PUDEN_PXPUDEN10_MASK 0x00300000
#define HWIO_GPIO31_PUDEN_GPIO31_PUDEN_PXPUDEN11_SHFT 22
#define HWIO_GPIO31_PUDEN_GPIO31_PUDEN_PXPUDEN11_MASK 0x00c00000
#define HWIO_GPIO31_PUDEN_GPIO31_PUDEN_PXPUDEN12_SHFT 24
#define HWIO_GPIO31_PUDEN_GPIO31_PUDEN_PXPUDEN12_MASK 0x03000000
#define HWIO_GPIO31_PUDEN_GPIO31_PUDEN_PXPUDEN13_SHFT 26
#define HWIO_GPIO31_PUDEN_GPIO31_PUDEN_PXPUDEN13_MASK 0x0c000000
#define HWIO_GPIO31_PUDEN_GPIO31_PUDEN_PXPUDEN14_SHFT 28
#define HWIO_GPIO31_PUDEN_GPIO31_PUDEN_PXPUDEN14_MASK 0x30000000
#define HWIO_GPIO31_PUDEN_GPIO31_PUDEN_PXPUDEN15_SHFT 30
#define HWIO_GPIO31_PUDEN_GPIO31_PUDEN_PXPUDEN15_MASK 0xc0000000


//--------

#define HWIO_GPIO31_PODR_ADDR  0xF0011F44  
#define HWIO_GPIO31_PODR_GPIO31_PODR_PXPODR0_SHFT 0
#define HWIO_GPIO31_PODR_GPIO31_PODR_PXPODR0_MASK 0x00000003
#define HWIO_GPIO31_PODR_GPIO31_PODR_PXPODR1_SHFT 2
#define HWIO_GPIO31_PODR_GPIO31_PODR_PXPODR1_MASK 0x0000000c
#define HWIO_GPIO31_PODR_GPIO31_PODR_PXPODR2_SHFT 4
#define HWIO_GPIO31_PODR_GPIO31_PODR_PXPODR2_MASK 0x00000030
#define HWIO_GPIO31_PODR_GPIO31_PODR_PXPODR3_SHFT 6
#define HWIO_GPIO31_PODR_GPIO31_PODR_PXPODR3_MASK 0x000000c0
#define HWIO_GPIO31_PODR_GPIO31_PODR_PXPODR4_SHFT 8
#define HWIO_GPIO31_PODR_GPIO31_PODR_PXPODR4_MASK 0x00000300
#define HWIO_GPIO31_PODR_GPIO31_PODR_PXPODR5_SHFT 10
#define HWIO_GPIO31_PODR_GPIO31_PODR_PXPODR5_MASK 0x00000c00
#define HWIO_GPIO31_PODR_GPIO31_PODR_PXPODR6_SHFT 12
#define HWIO_GPIO31_PODR_GPIO31_PODR_PXPODR6_MASK 0x00003000
#define HWIO_GPIO31_PODR_GPIO31_PODR_PXPODR7_SHFT 14
#define HWIO_GPIO31_PODR_GPIO31_PODR_PXPODR7_MASK 0x0000c000
#define HWIO_GPIO31_PODR_GPIO31_PODR_PXPODR8_SHFT 16
#define HWIO_GPIO31_PODR_GPIO31_PODR_PXPODR8_MASK 0x00030000
#define HWIO_GPIO31_PODR_GPIO31_PODR_PXPODR9_SHFT 18
#define HWIO_GPIO31_PODR_GPIO31_PODR_PXPODR9_MASK 0x000c0000
#define HWIO_GPIO31_PODR_GPIO31_PODR_PXPODR10_SHFT 20
#define HWIO_GPIO31_PODR_GPIO31_PODR_PXPODR10_MASK 0x00300000
#define HWIO_GPIO31_PODR_GPIO31_PODR_PXPODR11_SHFT 22
#define HWIO_GPIO31_PODR_GPIO31_PODR_PXPODR11_MASK 0x00c00000
#define HWIO_GPIO31_PODR_GPIO31_PODR_PXPODR12_SHFT 24
#define HWIO_GPIO31_PODR_GPIO31_PODR_PXPODR12_MASK 0x03000000
#define HWIO_GPIO31_PODR_GPIO31_PODR_PXPODR13_SHFT 26
#define HWIO_GPIO31_PODR_GPIO31_PODR_PXPODR13_MASK 0x0c000000
#define HWIO_GPIO31_PODR_GPIO31_PODR_PXPODR14_SHFT 28
#define HWIO_GPIO31_PODR_GPIO31_PODR_PXPODR14_MASK 0x30000000
#define HWIO_GPIO31_PODR_GPIO31_PODR_PXPODR15_SHFT 30
#define HWIO_GPIO31_PODR_GPIO31_PODR_PXPODR15_MASK 0xc0000000


//--------

#define HWIO_GPIO31_PMOD_ADDR  0xF0011F48  
#define HWIO_GPIO31_PMOD_GPIO31_PMOD_PXMOD0_SHFT 0
#define HWIO_GPIO31_PMOD_GPIO31_PMOD_PXMOD0_MASK 0x00000003
#define HWIO_GPIO31_PMOD_GPIO31_PMOD_PXMOD1_SHFT 2
#define HWIO_GPIO31_PMOD_GPIO31_PMOD_PXMOD1_MASK 0x0000000c
#define HWIO_GPIO31_PMOD_GPIO31_PMOD_PXMOD2_SHFT 4
#define HWIO_GPIO31_PMOD_GPIO31_PMOD_PXMOD2_MASK 0x00000030
#define HWIO_GPIO31_PMOD_GPIO31_PMOD_PXMOD3_SHFT 6
#define HWIO_GPIO31_PMOD_GPIO31_PMOD_PXMOD3_MASK 0x000000c0
#define HWIO_GPIO31_PMOD_GPIO31_PMOD_PXMOD4_SHFT 8
#define HWIO_GPIO31_PMOD_GPIO31_PMOD_PXMOD4_MASK 0x00000300
#define HWIO_GPIO31_PMOD_GPIO31_PMOD_PXMOD5_SHFT 10
#define HWIO_GPIO31_PMOD_GPIO31_PMOD_PXMOD5_MASK 0x00000c00
#define HWIO_GPIO31_PMOD_GPIO31_PMOD_PXMOD6_SHFT 12
#define HWIO_GPIO31_PMOD_GPIO31_PMOD_PXMOD6_MASK 0x00003000
#define HWIO_GPIO31_PMOD_GPIO31_PMOD_PXMOD7_SHFT 14
#define HWIO_GPIO31_PMOD_GPIO31_PMOD_PXMOD7_MASK 0x0000c000
#define HWIO_GPIO31_PMOD_GPIO31_PMOD_PXMOD8_SHFT 16
#define HWIO_GPIO31_PMOD_GPIO31_PMOD_PXMOD8_MASK 0x00030000
#define HWIO_GPIO31_PMOD_GPIO31_PMOD_PXMOD9_SHFT 18
#define HWIO_GPIO31_PMOD_GPIO31_PMOD_PXMOD9_MASK 0x000c0000
#define HWIO_GPIO31_PMOD_GPIO31_PMOD_PXMOD10_SHFT 20
#define HWIO_GPIO31_PMOD_GPIO31_PMOD_PXMOD10_MASK 0x00300000
#define HWIO_GPIO31_PMOD_GPIO31_PMOD_PXMOD11_SHFT 22
#define HWIO_GPIO31_PMOD_GPIO31_PMOD_PXMOD11_MASK 0x00c00000
#define HWIO_GPIO31_PMOD_GPIO31_PMOD_PXMOD12_SHFT 24
#define HWIO_GPIO31_PMOD_GPIO31_PMOD_PXMOD12_MASK 0x03000000
#define HWIO_GPIO31_PMOD_GPIO31_PMOD_PXMOD13_SHFT 26
#define HWIO_GPIO31_PMOD_GPIO31_PMOD_PXMOD13_MASK 0x0c000000
#define HWIO_GPIO31_PMOD_GPIO31_PMOD_PXMOD14_SHFT 28
#define HWIO_GPIO31_PMOD_GPIO31_PMOD_PXMOD14_MASK 0x30000000
#define HWIO_GPIO31_PMOD_GPIO31_PMOD_PXMOD15_SHFT 30
#define HWIO_GPIO31_PMOD_GPIO31_PMOD_PXMOD15_MASK 0xc0000000


//--------

#define HWIO_GPIO31_PEROUT0_ADDR  0xF0011F4C  
#define HWIO_GPIO31_PEROUT0_GPIO31_PEROUT0_OUTSEL0_SHFT 0
#define HWIO_GPIO31_PEROUT0_GPIO31_PEROUT0_OUTSEL0_MASK 0x0000000f
#define HWIO_GPIO31_PEROUT0_GPIO31_PEROUT0_OUTSEL1_SHFT 4
#define HWIO_GPIO31_PEROUT0_GPIO31_PEROUT0_OUTSEL1_MASK 0x000000f0
#define HWIO_GPIO31_PEROUT0_GPIO31_PEROUT0_OUTSEL2_SHFT 8
#define HWIO_GPIO31_PEROUT0_GPIO31_PEROUT0_OUTSEL2_MASK 0x00000f00
#define HWIO_GPIO31_PEROUT0_GPIO31_PEROUT0_OUTSEL3_SHFT 12
#define HWIO_GPIO31_PEROUT0_GPIO31_PEROUT0_OUTSEL3_MASK 0x0000f000
#define HWIO_GPIO31_PEROUT0_GPIO31_PEROUT0_OUTSEL4_SHFT 16
#define HWIO_GPIO31_PEROUT0_GPIO31_PEROUT0_OUTSEL4_MASK 0x000f0000
#define HWIO_GPIO31_PEROUT0_GPIO31_PEROUT0_OUTSEL5_SHFT 20
#define HWIO_GPIO31_PEROUT0_GPIO31_PEROUT0_OUTSEL5_MASK 0x00f00000
#define HWIO_GPIO31_PEROUT0_GPIO31_PEROUT0_OUTSEL6_SHFT 24
#define HWIO_GPIO31_PEROUT0_GPIO31_PEROUT0_OUTSEL6_MASK 0x0f000000
#define HWIO_GPIO31_PEROUT0_GPIO31_PEROUT0_OUTSEL7_SHFT 28
#define HWIO_GPIO31_PEROUT0_GPIO31_PEROUT0_OUTSEL7_MASK 0xf0000000


//--------

#define HWIO_GPIO31_PEROUT1_ADDR  0xF0011F50  
#define HWIO_GPIO31_PEROUT1_GPIO31_PEROUT1_OUTSEL8_SHFT 0
#define HWIO_GPIO31_PEROUT1_GPIO31_PEROUT1_OUTSEL8_MASK 0x0000000f
#define HWIO_GPIO31_PEROUT1_GPIO31_PEROUT1_OUTSEL9_SHFT 4
#define HWIO_GPIO31_PEROUT1_GPIO31_PEROUT1_OUTSEL9_MASK 0x000000f0
#define HWIO_GPIO31_PEROUT1_GPIO31_PEROUT1_OUTSEL10_SHFT 8
#define HWIO_GPIO31_PEROUT1_GPIO31_PEROUT1_OUTSEL10_MASK 0x00000f00
#define HWIO_GPIO31_PEROUT1_GPIO31_PEROUT1_OUTSEL11_SHFT 12
#define HWIO_GPIO31_PEROUT1_GPIO31_PEROUT1_OUTSEL11_MASK 0x0000f000
#define HWIO_GPIO31_PEROUT1_GPIO31_PEROUT1_OUTSEL12_SHFT 16
#define HWIO_GPIO31_PEROUT1_GPIO31_PEROUT1_OUTSEL12_MASK 0x000f0000
#define HWIO_GPIO31_PEROUT1_GPIO31_PEROUT1_OUTSEL13_SHFT 20
#define HWIO_GPIO31_PEROUT1_GPIO31_PEROUT1_OUTSEL13_MASK 0x00f00000
#define HWIO_GPIO31_PEROUT1_GPIO31_PEROUT1_OUTSEL14_SHFT 24
#define HWIO_GPIO31_PEROUT1_GPIO31_PEROUT1_OUTSEL14_MASK 0x0f000000
#define HWIO_GPIO31_PEROUT1_GPIO31_PEROUT1_OUTSEL15_SHFT 28
#define HWIO_GPIO31_PEROUT1_GPIO31_PEROUT1_OUTSEL15_MASK 0xf0000000


//--------

#define HWIO_GPIO31_PDR0_ADDR  0xF0011F54  
#define HWIO_GPIO31_PDR0_GPIO31_PDR0_PXPD0_SHFT 0
#define HWIO_GPIO31_PDR0_GPIO31_PDR0_PXPD0_MASK 0x00000003
#define HWIO_GPIO31_PDR0_GPIO31_PDR0_PXPD1_SHFT 4
#define HWIO_GPIO31_PDR0_GPIO31_PDR0_PXPD1_MASK 0x00000030
#define HWIO_GPIO31_PDR0_GPIO31_PDR0_PXPD2_SHFT 8
#define HWIO_GPIO31_PDR0_GPIO31_PDR0_PXPD2_MASK 0x00000300
#define HWIO_GPIO31_PDR0_GPIO31_PDR0_PXPD3_SHFT 12
#define HWIO_GPIO31_PDR0_GPIO31_PDR0_PXPD3_MASK 0x00003000
#define HWIO_GPIO31_PDR0_GPIO31_PDR0_PXPD4_SHFT 16
#define HWIO_GPIO31_PDR0_GPIO31_PDR0_PXPD4_MASK 0x00030000
#define HWIO_GPIO31_PDR0_GPIO31_PDR0_PXPD5_SHFT 20
#define HWIO_GPIO31_PDR0_GPIO31_PDR0_PXPD5_MASK 0x00300000
#define HWIO_GPIO31_PDR0_GPIO31_PDR0_PXPD6_SHFT 24
#define HWIO_GPIO31_PDR0_GPIO31_PDR0_PXPD6_MASK 0x03000000
#define HWIO_GPIO31_PDR0_GPIO31_PDR0_PXPD7_SHFT 28
#define HWIO_GPIO31_PDR0_GPIO31_PDR0_PXPD7_MASK 0x30000000


//--------

#define HWIO_GPIO31_PDR1_ADDR  0xF0011F58  
#define HWIO_GPIO31_PDR1_GPIO31_PDR1_PXPD8_SHFT 0
#define HWIO_GPIO31_PDR1_GPIO31_PDR1_PXPD8_MASK 0x00000003
#define HWIO_GPIO31_PDR1_GPIO31_PDR1_PXPD9_SHFT 4
#define HWIO_GPIO31_PDR1_GPIO31_PDR1_PXPD9_MASK 0x00000030
#define HWIO_GPIO31_PDR1_GPIO31_PDR1_PXPD10_SHFT 8
#define HWIO_GPIO31_PDR1_GPIO31_PDR1_PXPD10_MASK 0x00000300
#define HWIO_GPIO31_PDR1_GPIO31_PDR1_PXPD11_SHFT 12
#define HWIO_GPIO31_PDR1_GPIO31_PDR1_PXPD11_MASK 0x00003000
#define HWIO_GPIO31_PDR1_GPIO31_PDR1_PXPD12_SHFT 16
#define HWIO_GPIO31_PDR1_GPIO31_PDR1_PXPD12_MASK 0x00030000
#define HWIO_GPIO31_PDR1_GPIO31_PDR1_PXPD13_SHFT 20
#define HWIO_GPIO31_PDR1_GPIO31_PDR1_PXPD13_MASK 0x00300000
#define HWIO_GPIO31_PDR1_GPIO31_PDR1_PXPD14_SHFT 24
#define HWIO_GPIO31_PDR1_GPIO31_PDR1_PXPD14_MASK 0x03000000
#define HWIO_GPIO31_PDR1_GPIO31_PDR1_PXPD15_SHFT 28
#define HWIO_GPIO31_PDR1_GPIO31_PDR1_PXPD15_MASK 0x30000000


//--------

#define HWIO_GPIO31_SDE_ADDR  0xF0011F5C  
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEN0_SHFT 0
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEN0_MASK 0x00000001
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEN1_SHFT 1
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEN1_MASK 0x00000002
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEN2_SHFT 2
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEN2_MASK 0x00000004
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEN3_SHFT 3
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEN3_MASK 0x00000008
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEN4_SHFT 4
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEN4_MASK 0x00000010
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEN5_SHFT 5
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEN5_MASK 0x00000020
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEN6_SHFT 6
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEN6_MASK 0x00000040
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEN7_SHFT 7
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEN7_MASK 0x00000080
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEN8_SHFT 8
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEN8_MASK 0x00000100
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEN9_SHFT 9
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEN9_MASK 0x00000200
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEN10_SHFT 10
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEN10_MASK 0x00000400
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEN11_SHFT 11
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEN11_MASK 0x00000800
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEN12_SHFT 12
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEN12_MASK 0x00001000
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEN13_SHFT 13
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEN13_MASK 0x00002000
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEN14_SHFT 14
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEN14_MASK 0x00004000
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEN15_SHFT 15
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEN15_MASK 0x00008000
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEF0_SHFT 16
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEF0_MASK 0x00010000
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEF1_SHFT 17
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEF1_MASK 0x00020000
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEF2_SHFT 18
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEF2_MASK 0x00040000
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEF3_SHFT 19
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEF3_MASK 0x00080000
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEF4_SHFT 20
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEF4_MASK 0x00100000
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEF5_SHFT 21
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEF5_MASK 0x00200000
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEF6_SHFT 22
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEF6_MASK 0x00400000
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEF7_SHFT 23
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEF7_MASK 0x00800000
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEF8_SHFT 24
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEF8_MASK 0x01000000
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEF9_SHFT 25
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEF9_MASK 0x02000000
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEF10_SHFT 26
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEF10_MASK 0x04000000
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEF11_SHFT 27
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEF11_MASK 0x08000000
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEF12_SHFT 28
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEF12_MASK 0x10000000
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEF13_SHFT 29
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEF13_MASK 0x20000000
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEF14_SHFT 30
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEF14_MASK 0x40000000
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEF15_SHFT 31
#define HWIO_GPIO31_SDE_GPIO31_SDE_SDEF15_MASK 0x80000000


//--------

#define HWIO_GPIO31_SDCTL_ADDR  0xF0011F60  
#define HWIO_GPIO31_SDCTL_GPIO31_SDCTL_SWTRIG_SHFT 0
#define HWIO_GPIO31_SDCTL_GPIO31_SDCTL_SWTRIG_MASK 0x00000001
#define HWIO_GPIO31_SDCTL_GPIO31_SDCTL_LINKEN_SHFT 1
#define HWIO_GPIO31_SDCTL_GPIO31_SDCTL_LINKEN_MASK 0x00000002
#define HWIO_GPIO31_SDCTL_GPIO31_SDCTL_PSDEF_SHFT 2
#define HWIO_GPIO31_SDCTL_GPIO31_SDCTL_PSDEF_MASK 0x00000004


//--------

#define HWIO_GPIO31_ESR_ADDR  0xF0011F64  
#define HWIO_GPIO31_ESR_GPIO31_ESR_EN0_SHFT 0
#define HWIO_GPIO31_ESR_GPIO31_ESR_EN0_MASK 0x00000001
#define HWIO_GPIO31_ESR_GPIO31_ESR_EN1_SHFT 1
#define HWIO_GPIO31_ESR_GPIO31_ESR_EN1_MASK 0x00000002
#define HWIO_GPIO31_ESR_GPIO31_ESR_EN2_SHFT 2
#define HWIO_GPIO31_ESR_GPIO31_ESR_EN2_MASK 0x00000004
#define HWIO_GPIO31_ESR_GPIO31_ESR_EN3_SHFT 3
#define HWIO_GPIO31_ESR_GPIO31_ESR_EN3_MASK 0x00000008
#define HWIO_GPIO31_ESR_GPIO31_ESR_EN4_SHFT 4
#define HWIO_GPIO31_ESR_GPIO31_ESR_EN4_MASK 0x00000010
#define HWIO_GPIO31_ESR_GPIO31_ESR_EN5_SHFT 5
#define HWIO_GPIO31_ESR_GPIO31_ESR_EN5_MASK 0x00000020
#define HWIO_GPIO31_ESR_GPIO31_ESR_EN6_SHFT 6
#define HWIO_GPIO31_ESR_GPIO31_ESR_EN6_MASK 0x00000040
#define HWIO_GPIO31_ESR_GPIO31_ESR_EN7_SHFT 7
#define HWIO_GPIO31_ESR_GPIO31_ESR_EN7_MASK 0x00000080
#define HWIO_GPIO31_ESR_GPIO31_ESR_EN8_SHFT 8
#define HWIO_GPIO31_ESR_GPIO31_ESR_EN8_MASK 0x00000100
#define HWIO_GPIO31_ESR_GPIO31_ESR_EN9_SHFT 9
#define HWIO_GPIO31_ESR_GPIO31_ESR_EN9_MASK 0x00000200
#define HWIO_GPIO31_ESR_GPIO31_ESR_EN10_SHFT 10
#define HWIO_GPIO31_ESR_GPIO31_ESR_EN10_MASK 0x00000400
#define HWIO_GPIO31_ESR_GPIO31_ESR_EN11_SHFT 11
#define HWIO_GPIO31_ESR_GPIO31_ESR_EN11_MASK 0x00000800
#define HWIO_GPIO31_ESR_GPIO31_ESR_EN12_SHFT 12
#define HWIO_GPIO31_ESR_GPIO31_ESR_EN12_MASK 0x00001000
#define HWIO_GPIO31_ESR_GPIO31_ESR_EN13_SHFT 13
#define HWIO_GPIO31_ESR_GPIO31_ESR_EN13_MASK 0x00002000
#define HWIO_GPIO31_ESR_GPIO31_ESR_EN14_SHFT 14
#define HWIO_GPIO31_ESR_GPIO31_ESR_EN14_MASK 0x00004000
#define HWIO_GPIO31_ESR_GPIO31_ESR_EN15_SHFT 15
#define HWIO_GPIO31_ESR_GPIO31_ESR_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO31_LOCK_ADDR  0xF0011F68  
#define HWIO_GPIO31_LOCK_GPIO31_LOCK_P0LCK_SHFT 0
#define HWIO_GPIO31_LOCK_GPIO31_LOCK_P0LCK_MASK 0x00000001
#define HWIO_GPIO31_LOCK_GPIO31_LOCK_P1LCK_SHFT 1
#define HWIO_GPIO31_LOCK_GPIO31_LOCK_P1LCK_MASK 0x00000002
#define HWIO_GPIO31_LOCK_GPIO31_LOCK_P2LCK_SHFT 2
#define HWIO_GPIO31_LOCK_GPIO31_LOCK_P2LCK_MASK 0x00000004
#define HWIO_GPIO31_LOCK_GPIO31_LOCK_P3LCK_SHFT 3
#define HWIO_GPIO31_LOCK_GPIO31_LOCK_P3LCK_MASK 0x00000008
#define HWIO_GPIO31_LOCK_GPIO31_LOCK_P4LCK_SHFT 4
#define HWIO_GPIO31_LOCK_GPIO31_LOCK_P4LCK_MASK 0x00000010
#define HWIO_GPIO31_LOCK_GPIO31_LOCK_P5LCK_SHFT 5
#define HWIO_GPIO31_LOCK_GPIO31_LOCK_P5LCK_MASK 0x00000020
#define HWIO_GPIO31_LOCK_GPIO31_LOCK_P6LCK_SHFT 6
#define HWIO_GPIO31_LOCK_GPIO31_LOCK_P6LCK_MASK 0x00000040
#define HWIO_GPIO31_LOCK_GPIO31_LOCK_P7LCK_SHFT 7
#define HWIO_GPIO31_LOCK_GPIO31_LOCK_P7LCK_MASK 0x00000080
#define HWIO_GPIO31_LOCK_GPIO31_LOCK_P8LCK_SHFT 8
#define HWIO_GPIO31_LOCK_GPIO31_LOCK_P8LCK_MASK 0x00000100
#define HWIO_GPIO31_LOCK_GPIO31_LOCK_P9LCK_SHFT 9
#define HWIO_GPIO31_LOCK_GPIO31_LOCK_P9LCK_MASK 0x00000200
#define HWIO_GPIO31_LOCK_GPIO31_LOCK_P10LCK_SHFT 10
#define HWIO_GPIO31_LOCK_GPIO31_LOCK_P10LCK_MASK 0x00000400
#define HWIO_GPIO31_LOCK_GPIO31_LOCK_P11LCK_SHFT 11
#define HWIO_GPIO31_LOCK_GPIO31_LOCK_P11LCK_MASK 0x00000800
#define HWIO_GPIO31_LOCK_GPIO31_LOCK_P12LCK_SHFT 12
#define HWIO_GPIO31_LOCK_GPIO31_LOCK_P12LCK_MASK 0x00001000
#define HWIO_GPIO31_LOCK_GPIO31_LOCK_P13LCK_SHFT 13
#define HWIO_GPIO31_LOCK_GPIO31_LOCK_P13LCK_MASK 0x00002000
#define HWIO_GPIO31_LOCK_GPIO31_LOCK_P14LCK_SHFT 14
#define HWIO_GPIO31_LOCK_GPIO31_LOCK_P14LCK_MASK 0x00004000
#define HWIO_GPIO31_LOCK_GPIO31_LOCK_P15LCK_SHFT 15
#define HWIO_GPIO31_LOCK_GPIO31_LOCK_P15LCK_MASK 0x00008000
#define HWIO_GPIO31_LOCK_GPIO31_LOCK_PXLCKKEY_SHFT 16
#define HWIO_GPIO31_LOCK_GPIO31_LOCK_PXLCKKEY_MASK 0xffff0000


//--------

#define HWIO_GPIO31_SDETRMOD_ADDR  0xF0011F6C  
#define HWIO_GPIO31_SDETRMOD_GPIO31_SDETRMOD_TGSEL0_SHFT 0
#define HWIO_GPIO31_SDETRMOD_GPIO31_SDETRMOD_TGSEL0_MASK 0x00000001
#define HWIO_GPIO31_SDETRMOD_GPIO31_SDETRMOD_TGSEL1_SHFT 1
#define HWIO_GPIO31_SDETRMOD_GPIO31_SDETRMOD_TGSEL1_MASK 0x00000002
#define HWIO_GPIO31_SDETRMOD_GPIO31_SDETRMOD_TGSEL2_SHFT 2
#define HWIO_GPIO31_SDETRMOD_GPIO31_SDETRMOD_TGSEL2_MASK 0x00000004
#define HWIO_GPIO31_SDETRMOD_GPIO31_SDETRMOD_TGSEL3_SHFT 3
#define HWIO_GPIO31_SDETRMOD_GPIO31_SDETRMOD_TGSEL3_MASK 0x00000008
#define HWIO_GPIO31_SDETRMOD_GPIO31_SDETRMOD_TGSEL4_SHFT 4
#define HWIO_GPIO31_SDETRMOD_GPIO31_SDETRMOD_TGSEL4_MASK 0x00000010
#define HWIO_GPIO31_SDETRMOD_GPIO31_SDETRMOD_TGSEL5_SHFT 5
#define HWIO_GPIO31_SDETRMOD_GPIO31_SDETRMOD_TGSEL5_MASK 0x00000020
#define HWIO_GPIO31_SDETRMOD_GPIO31_SDETRMOD_TGSEL6_SHFT 6
#define HWIO_GPIO31_SDETRMOD_GPIO31_SDETRMOD_TGSEL6_MASK 0x00000040
#define HWIO_GPIO31_SDETRMOD_GPIO31_SDETRMOD_TGSEL7_SHFT 7
#define HWIO_GPIO31_SDETRMOD_GPIO31_SDETRMOD_TGSEL7_MASK 0x00000080
#define HWIO_GPIO31_SDETRMOD_GPIO31_SDETRMOD_TGSEL8_SHFT 8
#define HWIO_GPIO31_SDETRMOD_GPIO31_SDETRMOD_TGSEL8_MASK 0x00000100
#define HWIO_GPIO31_SDETRMOD_GPIO31_SDETRMOD_TGSEL9_SHFT 9
#define HWIO_GPIO31_SDETRMOD_GPIO31_SDETRMOD_TGSEL9_MASK 0x00000200
#define HWIO_GPIO31_SDETRMOD_GPIO31_SDETRMOD_TGSEL10_SHFT 10
#define HWIO_GPIO31_SDETRMOD_GPIO31_SDETRMOD_TGSEL10_MASK 0x00000400
#define HWIO_GPIO31_SDETRMOD_GPIO31_SDETRMOD_TGSEL11_SHFT 11
#define HWIO_GPIO31_SDETRMOD_GPIO31_SDETRMOD_TGSEL11_MASK 0x00000800
#define HWIO_GPIO31_SDETRMOD_GPIO31_SDETRMOD_TGSEL12_SHFT 12
#define HWIO_GPIO31_SDETRMOD_GPIO31_SDETRMOD_TGSEL12_MASK 0x00001000
#define HWIO_GPIO31_SDETRMOD_GPIO31_SDETRMOD_TGSEL13_SHFT 13
#define HWIO_GPIO31_SDETRMOD_GPIO31_SDETRMOD_TGSEL13_MASK 0x00002000
#define HWIO_GPIO31_SDETRMOD_GPIO31_SDETRMOD_TGSEL14_SHFT 14
#define HWIO_GPIO31_SDETRMOD_GPIO31_SDETRMOD_TGSEL14_MASK 0x00004000
#define HWIO_GPIO31_SDETRMOD_GPIO31_SDETRMOD_TGSEL15_SHFT 15
#define HWIO_GPIO31_SDETRMOD_GPIO31_SDETRMOD_TGSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO31_PCSR_ADDR  0xF0011F70  
#define HWIO_GPIO31_PCSR_GPIO31_PCSR_SEL0_SHFT 0
#define HWIO_GPIO31_PCSR_GPIO31_PCSR_SEL0_MASK 0x00000001
#define HWIO_GPIO31_PCSR_GPIO31_PCSR_SEL1_SHFT 1
#define HWIO_GPIO31_PCSR_GPIO31_PCSR_SEL1_MASK 0x00000002
#define HWIO_GPIO31_PCSR_GPIO31_PCSR_SEL2_SHFT 2
#define HWIO_GPIO31_PCSR_GPIO31_PCSR_SEL2_MASK 0x00000004
#define HWIO_GPIO31_PCSR_GPIO31_PCSR_SEL3_SHFT 3
#define HWIO_GPIO31_PCSR_GPIO31_PCSR_SEL3_MASK 0x00000008
#define HWIO_GPIO31_PCSR_GPIO31_PCSR_SEL4_SHFT 4
#define HWIO_GPIO31_PCSR_GPIO31_PCSR_SEL4_MASK 0x00000010
#define HWIO_GPIO31_PCSR_GPIO31_PCSR_SEL5_SHFT 5
#define HWIO_GPIO31_PCSR_GPIO31_PCSR_SEL5_MASK 0x00000020
#define HWIO_GPIO31_PCSR_GPIO31_PCSR_SEL6_SHFT 6
#define HWIO_GPIO31_PCSR_GPIO31_PCSR_SEL6_MASK 0x00000040
#define HWIO_GPIO31_PCSR_GPIO31_PCSR_SEL7_SHFT 7
#define HWIO_GPIO31_PCSR_GPIO31_PCSR_SEL7_MASK 0x00000080
#define HWIO_GPIO31_PCSR_GPIO31_PCSR_SEL8_SHFT 8
#define HWIO_GPIO31_PCSR_GPIO31_PCSR_SEL8_MASK 0x00000100
#define HWIO_GPIO31_PCSR_GPIO31_PCSR_SEL9_SHFT 9
#define HWIO_GPIO31_PCSR_GPIO31_PCSR_SEL9_MASK 0x00000200
#define HWIO_GPIO31_PCSR_GPIO31_PCSR_SEL10_SHFT 10
#define HWIO_GPIO31_PCSR_GPIO31_PCSR_SEL10_MASK 0x00000400
#define HWIO_GPIO31_PCSR_GPIO31_PCSR_SEL11_SHFT 11
#define HWIO_GPIO31_PCSR_GPIO31_PCSR_SEL11_MASK 0x00000800
#define HWIO_GPIO31_PCSR_GPIO31_PCSR_SEL12_SHFT 12
#define HWIO_GPIO31_PCSR_GPIO31_PCSR_SEL12_MASK 0x00001000
#define HWIO_GPIO31_PCSR_GPIO31_PCSR_SEL13_SHFT 13
#define HWIO_GPIO31_PCSR_GPIO31_PCSR_SEL13_MASK 0x00002000
#define HWIO_GPIO31_PCSR_GPIO31_PCSR_SEL14_SHFT 14
#define HWIO_GPIO31_PCSR_GPIO31_PCSR_SEL14_MASK 0x00004000
#define HWIO_GPIO31_PCSR_GPIO31_PCSR_SEL15_SHFT 15
#define HWIO_GPIO31_PCSR_GPIO31_PCSR_SEL15_MASK 0x00008000


//--------

#define HWIO_GPIO31_INEN_ADDR  0xF0011F74  
#define HWIO_GPIO31_INEN_GPIO31_INEN_EN0_SHFT 0
#define HWIO_GPIO31_INEN_GPIO31_INEN_EN0_MASK 0x00000001
#define HWIO_GPIO31_INEN_GPIO31_INEN_EN1_SHFT 1
#define HWIO_GPIO31_INEN_GPIO31_INEN_EN1_MASK 0x00000002
#define HWIO_GPIO31_INEN_GPIO31_INEN_EN2_SHFT 2
#define HWIO_GPIO31_INEN_GPIO31_INEN_EN2_MASK 0x00000004
#define HWIO_GPIO31_INEN_GPIO31_INEN_EN3_SHFT 3
#define HWIO_GPIO31_INEN_GPIO31_INEN_EN3_MASK 0x00000008
#define HWIO_GPIO31_INEN_GPIO31_INEN_EN4_SHFT 4
#define HWIO_GPIO31_INEN_GPIO31_INEN_EN4_MASK 0x00000010
#define HWIO_GPIO31_INEN_GPIO31_INEN_EN5_SHFT 5
#define HWIO_GPIO31_INEN_GPIO31_INEN_EN5_MASK 0x00000020
#define HWIO_GPIO31_INEN_GPIO31_INEN_EN6_SHFT 6
#define HWIO_GPIO31_INEN_GPIO31_INEN_EN6_MASK 0x00000040
#define HWIO_GPIO31_INEN_GPIO31_INEN_EN7_SHFT 7
#define HWIO_GPIO31_INEN_GPIO31_INEN_EN7_MASK 0x00000080
#define HWIO_GPIO31_INEN_GPIO31_INEN_EN8_SHFT 8
#define HWIO_GPIO31_INEN_GPIO31_INEN_EN8_MASK 0x00000100
#define HWIO_GPIO31_INEN_GPIO31_INEN_EN9_SHFT 9
#define HWIO_GPIO31_INEN_GPIO31_INEN_EN9_MASK 0x00000200
#define HWIO_GPIO31_INEN_GPIO31_INEN_EN10_SHFT 10
#define HWIO_GPIO31_INEN_GPIO31_INEN_EN10_MASK 0x00000400
#define HWIO_GPIO31_INEN_GPIO31_INEN_EN11_SHFT 11
#define HWIO_GPIO31_INEN_GPIO31_INEN_EN11_MASK 0x00000800
#define HWIO_GPIO31_INEN_GPIO31_INEN_EN12_SHFT 12
#define HWIO_GPIO31_INEN_GPIO31_INEN_EN12_MASK 0x00001000
#define HWIO_GPIO31_INEN_GPIO31_INEN_EN13_SHFT 13
#define HWIO_GPIO31_INEN_GPIO31_INEN_EN13_MASK 0x00002000
#define HWIO_GPIO31_INEN_GPIO31_INEN_EN14_SHFT 14
#define HWIO_GPIO31_INEN_GPIO31_INEN_EN14_MASK 0x00004000
#define HWIO_GPIO31_INEN_GPIO31_INEN_EN15_SHFT 15
#define HWIO_GPIO31_INEN_GPIO31_INEN_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO31_PUDRST_ADDR  0xF0011F78  
#define HWIO_GPIO31_PUDRST_GPIO31_PUDRST_PDSEL0_SHFT 0
#define HWIO_GPIO31_PUDRST_GPIO31_PUDRST_PDSEL0_MASK 0x00000001
#define HWIO_GPIO31_PUDRST_GPIO31_PUDRST_PDSEL1_SHFT 1
#define HWIO_GPIO31_PUDRST_GPIO31_PUDRST_PDSEL1_MASK 0x00000002
#define HWIO_GPIO31_PUDRST_GPIO31_PUDRST_PDSEL2_SHFT 2
#define HWIO_GPIO31_PUDRST_GPIO31_PUDRST_PDSEL2_MASK 0x00000004
#define HWIO_GPIO31_PUDRST_GPIO31_PUDRST_PDSEL3_SHFT 3
#define HWIO_GPIO31_PUDRST_GPIO31_PUDRST_PDSEL3_MASK 0x00000008
#define HWIO_GPIO31_PUDRST_GPIO31_PUDRST_PDSEL4_SHFT 4
#define HWIO_GPIO31_PUDRST_GPIO31_PUDRST_PDSEL4_MASK 0x00000010
#define HWIO_GPIO31_PUDRST_GPIO31_PUDRST_PDSEL5_SHFT 5
#define HWIO_GPIO31_PUDRST_GPIO31_PUDRST_PDSEL5_MASK 0x00000020
#define HWIO_GPIO31_PUDRST_GPIO31_PUDRST_PDSEL6_SHFT 6
#define HWIO_GPIO31_PUDRST_GPIO31_PUDRST_PDSEL6_MASK 0x00000040
#define HWIO_GPIO31_PUDRST_GPIO31_PUDRST_PDSEL7_SHFT 7
#define HWIO_GPIO31_PUDRST_GPIO31_PUDRST_PDSEL7_MASK 0x00000080
#define HWIO_GPIO31_PUDRST_GPIO31_PUDRST_PDSEL8_SHFT 8
#define HWIO_GPIO31_PUDRST_GPIO31_PUDRST_PDSEL8_MASK 0x00000100
#define HWIO_GPIO31_PUDRST_GPIO31_PUDRST_PDSEL9_SHFT 9
#define HWIO_GPIO31_PUDRST_GPIO31_PUDRST_PDSEL9_MASK 0x00000200
#define HWIO_GPIO31_PUDRST_GPIO31_PUDRST_PDSEL10_SHFT 10
#define HWIO_GPIO31_PUDRST_GPIO31_PUDRST_PDSEL10_MASK 0x00000400
#define HWIO_GPIO31_PUDRST_GPIO31_PUDRST_PDSEL11_SHFT 11
#define HWIO_GPIO31_PUDRST_GPIO31_PUDRST_PDSEL11_MASK 0x00000800
#define HWIO_GPIO31_PUDRST_GPIO31_PUDRST_PDSEL12_SHFT 12
#define HWIO_GPIO31_PUDRST_GPIO31_PUDRST_PDSEL12_MASK 0x00001000
#define HWIO_GPIO31_PUDRST_GPIO31_PUDRST_PDSEL13_SHFT 13
#define HWIO_GPIO31_PUDRST_GPIO31_PUDRST_PDSEL13_MASK 0x00002000
#define HWIO_GPIO31_PUDRST_GPIO31_PUDRST_PDSEL14_SHFT 14
#define HWIO_GPIO31_PUDRST_GPIO31_PUDRST_PDSEL14_MASK 0x00004000
#define HWIO_GPIO31_PUDRST_GPIO31_PUDRST_PDSEL15_SHFT 15
#define HWIO_GPIO31_PUDRST_GPIO31_PUDRST_PDSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO32_INFO_ADDR  0xF0012000  
#define HWIO_GPIO32_INFO_GPIO32_INFO_MODREV_SHFT 0
#define HWIO_GPIO32_INFO_GPIO32_INFO_MODREV_MASK 0x000000ff
#define HWIO_GPIO32_INFO_GPIO32_INFO_MODTYPE_SHFT 8
#define HWIO_GPIO32_INFO_GPIO32_INFO_MODTYPE_MASK 0x0000ff00
#define HWIO_GPIO32_INFO_GPIO32_INFO_MODNUMBER_SHFT 16
#define HWIO_GPIO32_INFO_GPIO32_INFO_MODNUMBER_MASK 0xffff0000


//--------

#define HWIO_GPIO32_ACES0_ADDR  0xF0012004  
#define HWIO_GPIO32_ACES0_GPIO32_ACES0_EN0_SHFT 0
#define HWIO_GPIO32_ACES0_GPIO32_ACES0_EN0_MASK 0x00000001
#define HWIO_GPIO32_ACES0_GPIO32_ACES0_EN1_SHFT 1
#define HWIO_GPIO32_ACES0_GPIO32_ACES0_EN1_MASK 0x00000002
#define HWIO_GPIO32_ACES0_GPIO32_ACES0_EN2_SHFT 2
#define HWIO_GPIO32_ACES0_GPIO32_ACES0_EN2_MASK 0x00000004
#define HWIO_GPIO32_ACES0_GPIO32_ACES0_EN3_SHFT 3
#define HWIO_GPIO32_ACES0_GPIO32_ACES0_EN3_MASK 0x00000008
#define HWIO_GPIO32_ACES0_GPIO32_ACES0_EN4_SHFT 4
#define HWIO_GPIO32_ACES0_GPIO32_ACES0_EN4_MASK 0x00000010
#define HWIO_GPIO32_ACES0_GPIO32_ACES0_EN5_SHFT 5
#define HWIO_GPIO32_ACES0_GPIO32_ACES0_EN5_MASK 0x00000020
#define HWIO_GPIO32_ACES0_GPIO32_ACES0_EN6_SHFT 6
#define HWIO_GPIO32_ACES0_GPIO32_ACES0_EN6_MASK 0x00000040
#define HWIO_GPIO32_ACES0_GPIO32_ACES0_EN7_SHFT 7
#define HWIO_GPIO32_ACES0_GPIO32_ACES0_EN7_MASK 0x00000080
#define HWIO_GPIO32_ACES0_GPIO32_ACES0_EN8_SHFT 8
#define HWIO_GPIO32_ACES0_GPIO32_ACES0_EN8_MASK 0x00000100
#define HWIO_GPIO32_ACES0_GPIO32_ACES0_EN9_SHFT 9
#define HWIO_GPIO32_ACES0_GPIO32_ACES0_EN9_MASK 0x00000200
#define HWIO_GPIO32_ACES0_GPIO32_ACES0_EN10_SHFT 10
#define HWIO_GPIO32_ACES0_GPIO32_ACES0_EN10_MASK 0x00000400
#define HWIO_GPIO32_ACES0_GPIO32_ACES0_EN11_SHFT 11
#define HWIO_GPIO32_ACES0_GPIO32_ACES0_EN11_MASK 0x00000800
#define HWIO_GPIO32_ACES0_GPIO32_ACES0_EN12_SHFT 12
#define HWIO_GPIO32_ACES0_GPIO32_ACES0_EN12_MASK 0x00001000
#define HWIO_GPIO32_ACES0_GPIO32_ACES0_EN13_SHFT 13
#define HWIO_GPIO32_ACES0_GPIO32_ACES0_EN13_MASK 0x00002000
#define HWIO_GPIO32_ACES0_GPIO32_ACES0_EN14_SHFT 14
#define HWIO_GPIO32_ACES0_GPIO32_ACES0_EN14_MASK 0x00004000
#define HWIO_GPIO32_ACES0_GPIO32_ACES0_EN15_SHFT 15
#define HWIO_GPIO32_ACES0_GPIO32_ACES0_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO32_ACES1_ADDR  0xF0012008  


//--------

#define HWIO_GPIO32_PIR_ADDR  0xF001200C  
#define HWIO_GPIO32_PIR_GPIO32_PIR_PXPIR0_SHFT 0
#define HWIO_GPIO32_PIR_GPIO32_PIR_PXPIR0_MASK 0x00000001
#define HWIO_GPIO32_PIR_GPIO32_PIR_PXPIR1_SHFT 1
#define HWIO_GPIO32_PIR_GPIO32_PIR_PXPIR1_MASK 0x00000002
#define HWIO_GPIO32_PIR_GPIO32_PIR_PXPIR2_SHFT 2
#define HWIO_GPIO32_PIR_GPIO32_PIR_PXPIR2_MASK 0x00000004
#define HWIO_GPIO32_PIR_GPIO32_PIR_PXPIR3_SHFT 3
#define HWIO_GPIO32_PIR_GPIO32_PIR_PXPIR3_MASK 0x00000008
#define HWIO_GPIO32_PIR_GPIO32_PIR_PXPIR4_SHFT 4
#define HWIO_GPIO32_PIR_GPIO32_PIR_PXPIR4_MASK 0x00000010
#define HWIO_GPIO32_PIR_GPIO32_PIR_PXPIR5_SHFT 5
#define HWIO_GPIO32_PIR_GPIO32_PIR_PXPIR5_MASK 0x00000020
#define HWIO_GPIO32_PIR_GPIO32_PIR_PXPIR6_SHFT 6
#define HWIO_GPIO32_PIR_GPIO32_PIR_PXPIR6_MASK 0x00000040
#define HWIO_GPIO32_PIR_GPIO32_PIR_PXPIR7_SHFT 7
#define HWIO_GPIO32_PIR_GPIO32_PIR_PXPIR7_MASK 0x00000080
#define HWIO_GPIO32_PIR_GPIO32_PIR_PXPIR8_SHFT 8
#define HWIO_GPIO32_PIR_GPIO32_PIR_PXPIR8_MASK 0x00000100
#define HWIO_GPIO32_PIR_GPIO32_PIR_PXPIR9_SHFT 9
#define HWIO_GPIO32_PIR_GPIO32_PIR_PXPIR9_MASK 0x00000200
#define HWIO_GPIO32_PIR_GPIO32_PIR_PXPIR10_SHFT 10
#define HWIO_GPIO32_PIR_GPIO32_PIR_PXPIR10_MASK 0x00000400
#define HWIO_GPIO32_PIR_GPIO32_PIR_PXPIR11_SHFT 11
#define HWIO_GPIO32_PIR_GPIO32_PIR_PXPIR11_MASK 0x00000800
#define HWIO_GPIO32_PIR_GPIO32_PIR_PXPIR12_SHFT 12
#define HWIO_GPIO32_PIR_GPIO32_PIR_PXPIR12_MASK 0x00001000
#define HWIO_GPIO32_PIR_GPIO32_PIR_PXPIR13_SHFT 13
#define HWIO_GPIO32_PIR_GPIO32_PIR_PXPIR13_MASK 0x00002000
#define HWIO_GPIO32_PIR_GPIO32_PIR_PXPIR14_SHFT 14
#define HWIO_GPIO32_PIR_GPIO32_PIR_PXPIR14_MASK 0x00004000
#define HWIO_GPIO32_PIR_GPIO32_PIR_PXPIR15_SHFT 15
#define HWIO_GPIO32_PIR_GPIO32_PIR_PXPIR15_MASK 0x00008000


//--------

#define HWIO_GPIO32_POR_ADDR  0xF0012010  
#define HWIO_GPIO32_POR_GPIO32_POR_PXPOR0_SHFT 0
#define HWIO_GPIO32_POR_GPIO32_POR_PXPOR0_MASK 0x00000001
#define HWIO_GPIO32_POR_GPIO32_POR_PXPOR1_SHFT 1
#define HWIO_GPIO32_POR_GPIO32_POR_PXPOR1_MASK 0x00000002
#define HWIO_GPIO32_POR_GPIO32_POR_PXPOR2_SHFT 2
#define HWIO_GPIO32_POR_GPIO32_POR_PXPOR2_MASK 0x00000004
#define HWIO_GPIO32_POR_GPIO32_POR_PXPOR3_SHFT 3
#define HWIO_GPIO32_POR_GPIO32_POR_PXPOR3_MASK 0x00000008
#define HWIO_GPIO32_POR_GPIO32_POR_PXPOR4_SHFT 4
#define HWIO_GPIO32_POR_GPIO32_POR_PXPOR4_MASK 0x00000010
#define HWIO_GPIO32_POR_GPIO32_POR_PXPOR5_SHFT 5
#define HWIO_GPIO32_POR_GPIO32_POR_PXPOR5_MASK 0x00000020
#define HWIO_GPIO32_POR_GPIO32_POR_PXPOR6_SHFT 6
#define HWIO_GPIO32_POR_GPIO32_POR_PXPOR6_MASK 0x00000040
#define HWIO_GPIO32_POR_GPIO32_POR_PXPOR7_SHFT 7
#define HWIO_GPIO32_POR_GPIO32_POR_PXPOR7_MASK 0x00000080
#define HWIO_GPIO32_POR_GPIO32_POR_PXPOR8_SHFT 8
#define HWIO_GPIO32_POR_GPIO32_POR_PXPOR8_MASK 0x00000100
#define HWIO_GPIO32_POR_GPIO32_POR_PXPOR9_SHFT 9
#define HWIO_GPIO32_POR_GPIO32_POR_PXPOR9_MASK 0x00000200
#define HWIO_GPIO32_POR_GPIO32_POR_PXPOR10_SHFT 10
#define HWIO_GPIO32_POR_GPIO32_POR_PXPOR10_MASK 0x00000400
#define HWIO_GPIO32_POR_GPIO32_POR_PXPOR11_SHFT 11
#define HWIO_GPIO32_POR_GPIO32_POR_PXPOR11_MASK 0x00000800
#define HWIO_GPIO32_POR_GPIO32_POR_PXPOR12_SHFT 12
#define HWIO_GPIO32_POR_GPIO32_POR_PXPOR12_MASK 0x00001000
#define HWIO_GPIO32_POR_GPIO32_POR_PXPOR13_SHFT 13
#define HWIO_GPIO32_POR_GPIO32_POR_PXPOR13_MASK 0x00002000
#define HWIO_GPIO32_POR_GPIO32_POR_PXPOR14_SHFT 14
#define HWIO_GPIO32_POR_GPIO32_POR_PXPOR14_MASK 0x00004000
#define HWIO_GPIO32_POR_GPIO32_POR_PXPOR15_SHFT 15
#define HWIO_GPIO32_POR_GPIO32_POR_PXPOR15_MASK 0x00008000


//--------

#define HWIO_GPIO32_POSCR_ADDR  0xF0012014  
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PS0_SHFT 0
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PS0_MASK 0x00000001
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PS1_SHFT 1
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PS1_MASK 0x00000002
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PS2_SHFT 2
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PS2_MASK 0x00000004
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PS3_SHFT 3
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PS3_MASK 0x00000008
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PS4_SHFT 4
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PS4_MASK 0x00000010
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PS5_SHFT 5
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PS5_MASK 0x00000020
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PS6_SHFT 6
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PS6_MASK 0x00000040
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PS7_SHFT 7
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PS7_MASK 0x00000080
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PS8_SHFT 8
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PS8_MASK 0x00000100
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PS9_SHFT 9
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PS9_MASK 0x00000200
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PS10_SHFT 10
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PS10_MASK 0x00000400
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PS11_SHFT 11
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PS11_MASK 0x00000800
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PS12_SHFT 12
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PS12_MASK 0x00001000
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PS13_SHFT 13
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PS13_MASK 0x00002000
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PS14_SHFT 14
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PS14_MASK 0x00004000
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PS15_SHFT 15
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PS15_MASK 0x00008000
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PC0_SHFT 16
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PC0_MASK 0x00010000
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PC1_SHFT 17
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PC1_MASK 0x00020000
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PC2_SHFT 18
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PC2_MASK 0x00040000
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PC3_SHFT 19
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PC3_MASK 0x00080000
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PC4_SHFT 20
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PC4_MASK 0x00100000
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PC5_SHFT 21
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PC5_MASK 0x00200000
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PC6_SHFT 22
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PC6_MASK 0x00400000
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PC7_SHFT 23
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PC7_MASK 0x00800000
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PC8_SHFT 24
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PC8_MASK 0x01000000
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PC9_SHFT 25
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PC9_MASK 0x02000000
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PC10_SHFT 26
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PC10_MASK 0x04000000
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PC11_SHFT 27
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PC11_MASK 0x08000000
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PC12_SHFT 28
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PC12_MASK 0x10000000
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PC13_SHFT 29
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PC13_MASK 0x20000000
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PC14_SHFT 30
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PC14_MASK 0x40000000
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PC15_SHFT 31
#define HWIO_GPIO32_POSCR_GPIO32_POSCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO32_POSR_ADDR  0xF0012018  
#define HWIO_GPIO32_POSR_GPIO32_POSR_PS0_SHFT 0
#define HWIO_GPIO32_POSR_GPIO32_POSR_PS0_MASK 0x00000001
#define HWIO_GPIO32_POSR_GPIO32_POSR_PS1_SHFT 1
#define HWIO_GPIO32_POSR_GPIO32_POSR_PS1_MASK 0x00000002
#define HWIO_GPIO32_POSR_GPIO32_POSR_PS2_SHFT 2
#define HWIO_GPIO32_POSR_GPIO32_POSR_PS2_MASK 0x00000004
#define HWIO_GPIO32_POSR_GPIO32_POSR_PS3_SHFT 3
#define HWIO_GPIO32_POSR_GPIO32_POSR_PS3_MASK 0x00000008
#define HWIO_GPIO32_POSR_GPIO32_POSR_PS4_SHFT 4
#define HWIO_GPIO32_POSR_GPIO32_POSR_PS4_MASK 0x00000010
#define HWIO_GPIO32_POSR_GPIO32_POSR_PS5_SHFT 5
#define HWIO_GPIO32_POSR_GPIO32_POSR_PS5_MASK 0x00000020
#define HWIO_GPIO32_POSR_GPIO32_POSR_PS6_SHFT 6
#define HWIO_GPIO32_POSR_GPIO32_POSR_PS6_MASK 0x00000040
#define HWIO_GPIO32_POSR_GPIO32_POSR_PS7_SHFT 7
#define HWIO_GPIO32_POSR_GPIO32_POSR_PS7_MASK 0x00000080
#define HWIO_GPIO32_POSR_GPIO32_POSR_PS8_SHFT 8
#define HWIO_GPIO32_POSR_GPIO32_POSR_PS8_MASK 0x00000100
#define HWIO_GPIO32_POSR_GPIO32_POSR_PS9_SHFT 9
#define HWIO_GPIO32_POSR_GPIO32_POSR_PS9_MASK 0x00000200
#define HWIO_GPIO32_POSR_GPIO32_POSR_PS10_SHFT 10
#define HWIO_GPIO32_POSR_GPIO32_POSR_PS10_MASK 0x00000400
#define HWIO_GPIO32_POSR_GPIO32_POSR_PS11_SHFT 11
#define HWIO_GPIO32_POSR_GPIO32_POSR_PS11_MASK 0x00000800
#define HWIO_GPIO32_POSR_GPIO32_POSR_PS12_SHFT 12
#define HWIO_GPIO32_POSR_GPIO32_POSR_PS12_MASK 0x00001000
#define HWIO_GPIO32_POSR_GPIO32_POSR_PS13_SHFT 13
#define HWIO_GPIO32_POSR_GPIO32_POSR_PS13_MASK 0x00002000
#define HWIO_GPIO32_POSR_GPIO32_POSR_PS14_SHFT 14
#define HWIO_GPIO32_POSR_GPIO32_POSR_PS14_MASK 0x00004000
#define HWIO_GPIO32_POSR_GPIO32_POSR_PS15_SHFT 15
#define HWIO_GPIO32_POSR_GPIO32_POSR_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO32_POSR0_ADDR  0xF001201C  
#define HWIO_GPIO32_POSR0_GPIO32_POSR0_PS0_SHFT 0
#define HWIO_GPIO32_POSR0_GPIO32_POSR0_PS0_MASK 0x00000001
#define HWIO_GPIO32_POSR0_GPIO32_POSR0_PS1_SHFT 1
#define HWIO_GPIO32_POSR0_GPIO32_POSR0_PS1_MASK 0x00000002
#define HWIO_GPIO32_POSR0_GPIO32_POSR0_PS2_SHFT 2
#define HWIO_GPIO32_POSR0_GPIO32_POSR0_PS2_MASK 0x00000004
#define HWIO_GPIO32_POSR0_GPIO32_POSR0_PS3_SHFT 3
#define HWIO_GPIO32_POSR0_GPIO32_POSR0_PS3_MASK 0x00000008


//--------

#define HWIO_GPIO32_POSR4_ADDR  0xF0012020  
#define HWIO_GPIO32_POSR4_GPIO32_POSR4_PS4_SHFT 4
#define HWIO_GPIO32_POSR4_GPIO32_POSR4_PS4_MASK 0x00000010
#define HWIO_GPIO32_POSR4_GPIO32_POSR4_PS5_SHFT 5
#define HWIO_GPIO32_POSR4_GPIO32_POSR4_PS5_MASK 0x00000020
#define HWIO_GPIO32_POSR4_GPIO32_POSR4_PS6_SHFT 6
#define HWIO_GPIO32_POSR4_GPIO32_POSR4_PS6_MASK 0x00000040
#define HWIO_GPIO32_POSR4_GPIO32_POSR4_PS7_SHFT 7
#define HWIO_GPIO32_POSR4_GPIO32_POSR4_PS7_MASK 0x00000080


//--------

#define HWIO_GPIO32_POSR8_ADDR  0xF0012024  
#define HWIO_GPIO32_POSR8_GPIO32_POSR8_PS8_SHFT 8
#define HWIO_GPIO32_POSR8_GPIO32_POSR8_PS8_MASK 0x00000100
#define HWIO_GPIO32_POSR8_GPIO32_POSR8_PS9_SHFT 9
#define HWIO_GPIO32_POSR8_GPIO32_POSR8_PS9_MASK 0x00000200
#define HWIO_GPIO32_POSR8_GPIO32_POSR8_PS10_SHFT 10
#define HWIO_GPIO32_POSR8_GPIO32_POSR8_PS10_MASK 0x00000400
#define HWIO_GPIO32_POSR8_GPIO32_POSR8_PS11_SHFT 11
#define HWIO_GPIO32_POSR8_GPIO32_POSR8_PS11_MASK 0x00000800


//--------

#define HWIO_GPIO32_POSR12_ADDR  0xF0012028  
#define HWIO_GPIO32_POSR12_GPIO32_POSR12_PS12_SHFT 12
#define HWIO_GPIO32_POSR12_GPIO32_POSR12_PS12_MASK 0x00001000
#define HWIO_GPIO32_POSR12_GPIO32_POSR12_PS13_SHFT 13
#define HWIO_GPIO32_POSR12_GPIO32_POSR12_PS13_MASK 0x00002000
#define HWIO_GPIO32_POSR12_GPIO32_POSR12_PS14_SHFT 14
#define HWIO_GPIO32_POSR12_GPIO32_POSR12_PS14_MASK 0x00004000
#define HWIO_GPIO32_POSR12_GPIO32_POSR12_PS15_SHFT 15
#define HWIO_GPIO32_POSR12_GPIO32_POSR12_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO32_POCR_ADDR  0xF001202C  
#define HWIO_GPIO32_POCR_GPIO32_POCR_PC0_SHFT 16
#define HWIO_GPIO32_POCR_GPIO32_POCR_PC0_MASK 0x00010000
#define HWIO_GPIO32_POCR_GPIO32_POCR_PC1_SHFT 17
#define HWIO_GPIO32_POCR_GPIO32_POCR_PC1_MASK 0x00020000
#define HWIO_GPIO32_POCR_GPIO32_POCR_PC2_SHFT 18
#define HWIO_GPIO32_POCR_GPIO32_POCR_PC2_MASK 0x00040000
#define HWIO_GPIO32_POCR_GPIO32_POCR_PC3_SHFT 19
#define HWIO_GPIO32_POCR_GPIO32_POCR_PC3_MASK 0x00080000
#define HWIO_GPIO32_POCR_GPIO32_POCR_PC4_SHFT 20
#define HWIO_GPIO32_POCR_GPIO32_POCR_PC4_MASK 0x00100000
#define HWIO_GPIO32_POCR_GPIO32_POCR_PC5_SHFT 21
#define HWIO_GPIO32_POCR_GPIO32_POCR_PC5_MASK 0x00200000
#define HWIO_GPIO32_POCR_GPIO32_POCR_PC6_SHFT 22
#define HWIO_GPIO32_POCR_GPIO32_POCR_PC6_MASK 0x00400000
#define HWIO_GPIO32_POCR_GPIO32_POCR_PC7_SHFT 23
#define HWIO_GPIO32_POCR_GPIO32_POCR_PC7_MASK 0x00800000
#define HWIO_GPIO32_POCR_GPIO32_POCR_PC8_SHFT 24
#define HWIO_GPIO32_POCR_GPIO32_POCR_PC8_MASK 0x01000000
#define HWIO_GPIO32_POCR_GPIO32_POCR_PC9_SHFT 25
#define HWIO_GPIO32_POCR_GPIO32_POCR_PC9_MASK 0x02000000
#define HWIO_GPIO32_POCR_GPIO32_POCR_PC10_SHFT 26
#define HWIO_GPIO32_POCR_GPIO32_POCR_PC10_MASK 0x04000000
#define HWIO_GPIO32_POCR_GPIO32_POCR_PC11_SHFT 27
#define HWIO_GPIO32_POCR_GPIO32_POCR_PC11_MASK 0x08000000
#define HWIO_GPIO32_POCR_GPIO32_POCR_PC12_SHFT 28
#define HWIO_GPIO32_POCR_GPIO32_POCR_PC12_MASK 0x10000000
#define HWIO_GPIO32_POCR_GPIO32_POCR_PC13_SHFT 29
#define HWIO_GPIO32_POCR_GPIO32_POCR_PC13_MASK 0x20000000
#define HWIO_GPIO32_POCR_GPIO32_POCR_PC14_SHFT 30
#define HWIO_GPIO32_POCR_GPIO32_POCR_PC14_MASK 0x40000000
#define HWIO_GPIO32_POCR_GPIO32_POCR_PC15_SHFT 31
#define HWIO_GPIO32_POCR_GPIO32_POCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO32_POCR0_ADDR  0xF0012030  
#define HWIO_GPIO32_POCR0_GPIO32_POCR0_PC0_SHFT 16
#define HWIO_GPIO32_POCR0_GPIO32_POCR0_PC0_MASK 0x00010000
#define HWIO_GPIO32_POCR0_GPIO32_POCR0_PC1_SHFT 17
#define HWIO_GPIO32_POCR0_GPIO32_POCR0_PC1_MASK 0x00020000
#define HWIO_GPIO32_POCR0_GPIO32_POCR0_PC2_SHFT 18
#define HWIO_GPIO32_POCR0_GPIO32_POCR0_PC2_MASK 0x00040000
#define HWIO_GPIO32_POCR0_GPIO32_POCR0_PC3_SHFT 19
#define HWIO_GPIO32_POCR0_GPIO32_POCR0_PC3_MASK 0x00080000


//--------

#define HWIO_GPIO32_POCR4_ADDR  0xF0012034  
#define HWIO_GPIO32_POCR4_GPIO32_POCR4_PC4_SHFT 20
#define HWIO_GPIO32_POCR4_GPIO32_POCR4_PC4_MASK 0x00100000
#define HWIO_GPIO32_POCR4_GPIO32_POCR4_PC5_SHFT 21
#define HWIO_GPIO32_POCR4_GPIO32_POCR4_PC5_MASK 0x00200000
#define HWIO_GPIO32_POCR4_GPIO32_POCR4_PC6_SHFT 22
#define HWIO_GPIO32_POCR4_GPIO32_POCR4_PC6_MASK 0x00400000
#define HWIO_GPIO32_POCR4_GPIO32_POCR4_PC7_SHFT 23
#define HWIO_GPIO32_POCR4_GPIO32_POCR4_PC7_MASK 0x00800000


//--------

#define HWIO_GPIO32_POCR8_ADDR  0xF0012038  
#define HWIO_GPIO32_POCR8_GPIO32_POCR8_PC8_SHFT 24
#define HWIO_GPIO32_POCR8_GPIO32_POCR8_PC8_MASK 0x01000000
#define HWIO_GPIO32_POCR8_GPIO32_POCR8_PC9_SHFT 25
#define HWIO_GPIO32_POCR8_GPIO32_POCR8_PC9_MASK 0x02000000
#define HWIO_GPIO32_POCR8_GPIO32_POCR8_PC10_SHFT 26
#define HWIO_GPIO32_POCR8_GPIO32_POCR8_PC10_MASK 0x04000000
#define HWIO_GPIO32_POCR8_GPIO32_POCR8_PC11_SHFT 27
#define HWIO_GPIO32_POCR8_GPIO32_POCR8_PC11_MASK 0x08000000


//--------

#define HWIO_GPIO32_POCR12_ADDR  0xF001203C  
#define HWIO_GPIO32_POCR12_GPIO32_POCR12_PC12_SHFT 28
#define HWIO_GPIO32_POCR12_GPIO32_POCR12_PC12_MASK 0x10000000
#define HWIO_GPIO32_POCR12_GPIO32_POCR12_PC13_SHFT 29
#define HWIO_GPIO32_POCR12_GPIO32_POCR12_PC13_MASK 0x20000000
#define HWIO_GPIO32_POCR12_GPIO32_POCR12_PC14_SHFT 30
#define HWIO_GPIO32_POCR12_GPIO32_POCR12_PC14_MASK 0x40000000
#define HWIO_GPIO32_POCR12_GPIO32_POCR12_PC15_SHFT 31
#define HWIO_GPIO32_POCR12_GPIO32_POCR12_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO32_PUDEN_ADDR  0xF0012040  
#define HWIO_GPIO32_PUDEN_GPIO32_PUDEN_PXPUDEN0_SHFT 0
#define HWIO_GPIO32_PUDEN_GPIO32_PUDEN_PXPUDEN0_MASK 0x00000003
#define HWIO_GPIO32_PUDEN_GPIO32_PUDEN_PXPUDEN1_SHFT 2
#define HWIO_GPIO32_PUDEN_GPIO32_PUDEN_PXPUDEN1_MASK 0x0000000c
#define HWIO_GPIO32_PUDEN_GPIO32_PUDEN_PXPUDEN2_SHFT 4
#define HWIO_GPIO32_PUDEN_GPIO32_PUDEN_PXPUDEN2_MASK 0x00000030
#define HWIO_GPIO32_PUDEN_GPIO32_PUDEN_PXPUDEN3_SHFT 6
#define HWIO_GPIO32_PUDEN_GPIO32_PUDEN_PXPUDEN3_MASK 0x000000c0
#define HWIO_GPIO32_PUDEN_GPIO32_PUDEN_PXPUDEN4_SHFT 8
#define HWIO_GPIO32_PUDEN_GPIO32_PUDEN_PXPUDEN4_MASK 0x00000300
#define HWIO_GPIO32_PUDEN_GPIO32_PUDEN_PXPUDEN5_SHFT 10
#define HWIO_GPIO32_PUDEN_GPIO32_PUDEN_PXPUDEN5_MASK 0x00000c00
#define HWIO_GPIO32_PUDEN_GPIO32_PUDEN_PXPUDEN6_SHFT 12
#define HWIO_GPIO32_PUDEN_GPIO32_PUDEN_PXPUDEN6_MASK 0x00003000
#define HWIO_GPIO32_PUDEN_GPIO32_PUDEN_PXPUDEN7_SHFT 14
#define HWIO_GPIO32_PUDEN_GPIO32_PUDEN_PXPUDEN7_MASK 0x0000c000
#define HWIO_GPIO32_PUDEN_GPIO32_PUDEN_PXPUDEN8_SHFT 16
#define HWIO_GPIO32_PUDEN_GPIO32_PUDEN_PXPUDEN8_MASK 0x00030000
#define HWIO_GPIO32_PUDEN_GPIO32_PUDEN_PXPUDEN9_SHFT 18
#define HWIO_GPIO32_PUDEN_GPIO32_PUDEN_PXPUDEN9_MASK 0x000c0000
#define HWIO_GPIO32_PUDEN_GPIO32_PUDEN_PXPUDEN10_SHFT 20
#define HWIO_GPIO32_PUDEN_GPIO32_PUDEN_PXPUDEN10_MASK 0x00300000
#define HWIO_GPIO32_PUDEN_GPIO32_PUDEN_PXPUDEN11_SHFT 22
#define HWIO_GPIO32_PUDEN_GPIO32_PUDEN_PXPUDEN11_MASK 0x00c00000
#define HWIO_GPIO32_PUDEN_GPIO32_PUDEN_PXPUDEN12_SHFT 24
#define HWIO_GPIO32_PUDEN_GPIO32_PUDEN_PXPUDEN12_MASK 0x03000000
#define HWIO_GPIO32_PUDEN_GPIO32_PUDEN_PXPUDEN13_SHFT 26
#define HWIO_GPIO32_PUDEN_GPIO32_PUDEN_PXPUDEN13_MASK 0x0c000000
#define HWIO_GPIO32_PUDEN_GPIO32_PUDEN_PXPUDEN14_SHFT 28
#define HWIO_GPIO32_PUDEN_GPIO32_PUDEN_PXPUDEN14_MASK 0x30000000
#define HWIO_GPIO32_PUDEN_GPIO32_PUDEN_PXPUDEN15_SHFT 30
#define HWIO_GPIO32_PUDEN_GPIO32_PUDEN_PXPUDEN15_MASK 0xc0000000


//--------

#define HWIO_GPIO32_PODR_ADDR  0xF0012044  
#define HWIO_GPIO32_PODR_GPIO32_PODR_PXPODR0_SHFT 0
#define HWIO_GPIO32_PODR_GPIO32_PODR_PXPODR0_MASK 0x00000003
#define HWIO_GPIO32_PODR_GPIO32_PODR_PXPODR1_SHFT 2
#define HWIO_GPIO32_PODR_GPIO32_PODR_PXPODR1_MASK 0x0000000c
#define HWIO_GPIO32_PODR_GPIO32_PODR_PXPODR2_SHFT 4
#define HWIO_GPIO32_PODR_GPIO32_PODR_PXPODR2_MASK 0x00000030
#define HWIO_GPIO32_PODR_GPIO32_PODR_PXPODR3_SHFT 6
#define HWIO_GPIO32_PODR_GPIO32_PODR_PXPODR3_MASK 0x000000c0
#define HWIO_GPIO32_PODR_GPIO32_PODR_PXPODR4_SHFT 8
#define HWIO_GPIO32_PODR_GPIO32_PODR_PXPODR4_MASK 0x00000300
#define HWIO_GPIO32_PODR_GPIO32_PODR_PXPODR5_SHFT 10
#define HWIO_GPIO32_PODR_GPIO32_PODR_PXPODR5_MASK 0x00000c00
#define HWIO_GPIO32_PODR_GPIO32_PODR_PXPODR6_SHFT 12
#define HWIO_GPIO32_PODR_GPIO32_PODR_PXPODR6_MASK 0x00003000
#define HWIO_GPIO32_PODR_GPIO32_PODR_PXPODR7_SHFT 14
#define HWIO_GPIO32_PODR_GPIO32_PODR_PXPODR7_MASK 0x0000c000
#define HWIO_GPIO32_PODR_GPIO32_PODR_PXPODR8_SHFT 16
#define HWIO_GPIO32_PODR_GPIO32_PODR_PXPODR8_MASK 0x00030000
#define HWIO_GPIO32_PODR_GPIO32_PODR_PXPODR9_SHFT 18
#define HWIO_GPIO32_PODR_GPIO32_PODR_PXPODR9_MASK 0x000c0000
#define HWIO_GPIO32_PODR_GPIO32_PODR_PXPODR10_SHFT 20
#define HWIO_GPIO32_PODR_GPIO32_PODR_PXPODR10_MASK 0x00300000
#define HWIO_GPIO32_PODR_GPIO32_PODR_PXPODR11_SHFT 22
#define HWIO_GPIO32_PODR_GPIO32_PODR_PXPODR11_MASK 0x00c00000
#define HWIO_GPIO32_PODR_GPIO32_PODR_PXPODR12_SHFT 24
#define HWIO_GPIO32_PODR_GPIO32_PODR_PXPODR12_MASK 0x03000000
#define HWIO_GPIO32_PODR_GPIO32_PODR_PXPODR13_SHFT 26
#define HWIO_GPIO32_PODR_GPIO32_PODR_PXPODR13_MASK 0x0c000000
#define HWIO_GPIO32_PODR_GPIO32_PODR_PXPODR14_SHFT 28
#define HWIO_GPIO32_PODR_GPIO32_PODR_PXPODR14_MASK 0x30000000
#define HWIO_GPIO32_PODR_GPIO32_PODR_PXPODR15_SHFT 30
#define HWIO_GPIO32_PODR_GPIO32_PODR_PXPODR15_MASK 0xc0000000


//--------

#define HWIO_GPIO32_PMOD_ADDR  0xF0012048  
#define HWIO_GPIO32_PMOD_GPIO32_PMOD_PXMOD0_SHFT 0
#define HWIO_GPIO32_PMOD_GPIO32_PMOD_PXMOD0_MASK 0x00000003
#define HWIO_GPIO32_PMOD_GPIO32_PMOD_PXMOD1_SHFT 2
#define HWIO_GPIO32_PMOD_GPIO32_PMOD_PXMOD1_MASK 0x0000000c
#define HWIO_GPIO32_PMOD_GPIO32_PMOD_PXMOD2_SHFT 4
#define HWIO_GPIO32_PMOD_GPIO32_PMOD_PXMOD2_MASK 0x00000030
#define HWIO_GPIO32_PMOD_GPIO32_PMOD_PXMOD3_SHFT 6
#define HWIO_GPIO32_PMOD_GPIO32_PMOD_PXMOD3_MASK 0x000000c0
#define HWIO_GPIO32_PMOD_GPIO32_PMOD_PXMOD4_SHFT 8
#define HWIO_GPIO32_PMOD_GPIO32_PMOD_PXMOD4_MASK 0x00000300
#define HWIO_GPIO32_PMOD_GPIO32_PMOD_PXMOD5_SHFT 10
#define HWIO_GPIO32_PMOD_GPIO32_PMOD_PXMOD5_MASK 0x00000c00
#define HWIO_GPIO32_PMOD_GPIO32_PMOD_PXMOD6_SHFT 12
#define HWIO_GPIO32_PMOD_GPIO32_PMOD_PXMOD6_MASK 0x00003000
#define HWIO_GPIO32_PMOD_GPIO32_PMOD_PXMOD7_SHFT 14
#define HWIO_GPIO32_PMOD_GPIO32_PMOD_PXMOD7_MASK 0x0000c000
#define HWIO_GPIO32_PMOD_GPIO32_PMOD_PXMOD8_SHFT 16
#define HWIO_GPIO32_PMOD_GPIO32_PMOD_PXMOD8_MASK 0x00030000
#define HWIO_GPIO32_PMOD_GPIO32_PMOD_PXMOD9_SHFT 18
#define HWIO_GPIO32_PMOD_GPIO32_PMOD_PXMOD9_MASK 0x000c0000
#define HWIO_GPIO32_PMOD_GPIO32_PMOD_PXMOD10_SHFT 20
#define HWIO_GPIO32_PMOD_GPIO32_PMOD_PXMOD10_MASK 0x00300000
#define HWIO_GPIO32_PMOD_GPIO32_PMOD_PXMOD11_SHFT 22
#define HWIO_GPIO32_PMOD_GPIO32_PMOD_PXMOD11_MASK 0x00c00000
#define HWIO_GPIO32_PMOD_GPIO32_PMOD_PXMOD12_SHFT 24
#define HWIO_GPIO32_PMOD_GPIO32_PMOD_PXMOD12_MASK 0x03000000
#define HWIO_GPIO32_PMOD_GPIO32_PMOD_PXMOD13_SHFT 26
#define HWIO_GPIO32_PMOD_GPIO32_PMOD_PXMOD13_MASK 0x0c000000
#define HWIO_GPIO32_PMOD_GPIO32_PMOD_PXMOD14_SHFT 28
#define HWIO_GPIO32_PMOD_GPIO32_PMOD_PXMOD14_MASK 0x30000000
#define HWIO_GPIO32_PMOD_GPIO32_PMOD_PXMOD15_SHFT 30
#define HWIO_GPIO32_PMOD_GPIO32_PMOD_PXMOD15_MASK 0xc0000000


//--------

#define HWIO_GPIO32_PEROUT0_ADDR  0xF001204C  
#define HWIO_GPIO32_PEROUT0_GPIO32_PEROUT0_OUTSEL0_SHFT 0
#define HWIO_GPIO32_PEROUT0_GPIO32_PEROUT0_OUTSEL0_MASK 0x0000000f
#define HWIO_GPIO32_PEROUT0_GPIO32_PEROUT0_OUTSEL1_SHFT 4
#define HWIO_GPIO32_PEROUT0_GPIO32_PEROUT0_OUTSEL1_MASK 0x000000f0
#define HWIO_GPIO32_PEROUT0_GPIO32_PEROUT0_OUTSEL2_SHFT 8
#define HWIO_GPIO32_PEROUT0_GPIO32_PEROUT0_OUTSEL2_MASK 0x00000f00
#define HWIO_GPIO32_PEROUT0_GPIO32_PEROUT0_OUTSEL3_SHFT 12
#define HWIO_GPIO32_PEROUT0_GPIO32_PEROUT0_OUTSEL3_MASK 0x0000f000
#define HWIO_GPIO32_PEROUT0_GPIO32_PEROUT0_OUTSEL4_SHFT 16
#define HWIO_GPIO32_PEROUT0_GPIO32_PEROUT0_OUTSEL4_MASK 0x000f0000
#define HWIO_GPIO32_PEROUT0_GPIO32_PEROUT0_OUTSEL5_SHFT 20
#define HWIO_GPIO32_PEROUT0_GPIO32_PEROUT0_OUTSEL5_MASK 0x00f00000
#define HWIO_GPIO32_PEROUT0_GPIO32_PEROUT0_OUTSEL6_SHFT 24
#define HWIO_GPIO32_PEROUT0_GPIO32_PEROUT0_OUTSEL6_MASK 0x0f000000
#define HWIO_GPIO32_PEROUT0_GPIO32_PEROUT0_OUTSEL7_SHFT 28
#define HWIO_GPIO32_PEROUT0_GPIO32_PEROUT0_OUTSEL7_MASK 0xf0000000


//--------

#define HWIO_GPIO32_PEROUT1_ADDR  0xF0012050  
#define HWIO_GPIO32_PEROUT1_GPIO32_PEROUT1_OUTSEL8_SHFT 0
#define HWIO_GPIO32_PEROUT1_GPIO32_PEROUT1_OUTSEL8_MASK 0x0000000f
#define HWIO_GPIO32_PEROUT1_GPIO32_PEROUT1_OUTSEL9_SHFT 4
#define HWIO_GPIO32_PEROUT1_GPIO32_PEROUT1_OUTSEL9_MASK 0x000000f0
#define HWIO_GPIO32_PEROUT1_GPIO32_PEROUT1_OUTSEL10_SHFT 8
#define HWIO_GPIO32_PEROUT1_GPIO32_PEROUT1_OUTSEL10_MASK 0x00000f00
#define HWIO_GPIO32_PEROUT1_GPIO32_PEROUT1_OUTSEL11_SHFT 12
#define HWIO_GPIO32_PEROUT1_GPIO32_PEROUT1_OUTSEL11_MASK 0x0000f000
#define HWIO_GPIO32_PEROUT1_GPIO32_PEROUT1_OUTSEL12_SHFT 16
#define HWIO_GPIO32_PEROUT1_GPIO32_PEROUT1_OUTSEL12_MASK 0x000f0000
#define HWIO_GPIO32_PEROUT1_GPIO32_PEROUT1_OUTSEL13_SHFT 20
#define HWIO_GPIO32_PEROUT1_GPIO32_PEROUT1_OUTSEL13_MASK 0x00f00000
#define HWIO_GPIO32_PEROUT1_GPIO32_PEROUT1_OUTSEL14_SHFT 24
#define HWIO_GPIO32_PEROUT1_GPIO32_PEROUT1_OUTSEL14_MASK 0x0f000000
#define HWIO_GPIO32_PEROUT1_GPIO32_PEROUT1_OUTSEL15_SHFT 28
#define HWIO_GPIO32_PEROUT1_GPIO32_PEROUT1_OUTSEL15_MASK 0xf0000000


//--------

#define HWIO_GPIO32_PDR0_ADDR  0xF0012054  
#define HWIO_GPIO32_PDR0_GPIO32_PDR0_PXPD0_SHFT 0
#define HWIO_GPIO32_PDR0_GPIO32_PDR0_PXPD0_MASK 0x00000003
#define HWIO_GPIO32_PDR0_GPIO32_PDR0_PXPD1_SHFT 4
#define HWIO_GPIO32_PDR0_GPIO32_PDR0_PXPD1_MASK 0x00000030
#define HWIO_GPIO32_PDR0_GPIO32_PDR0_PXPD2_SHFT 8
#define HWIO_GPIO32_PDR0_GPIO32_PDR0_PXPD2_MASK 0x00000300
#define HWIO_GPIO32_PDR0_GPIO32_PDR0_PXPD3_SHFT 12
#define HWIO_GPIO32_PDR0_GPIO32_PDR0_PXPD3_MASK 0x00003000
#define HWIO_GPIO32_PDR0_GPIO32_PDR0_PXPD4_SHFT 16
#define HWIO_GPIO32_PDR0_GPIO32_PDR0_PXPD4_MASK 0x00030000
#define HWIO_GPIO32_PDR0_GPIO32_PDR0_PXPD5_SHFT 20
#define HWIO_GPIO32_PDR0_GPIO32_PDR0_PXPD5_MASK 0x00300000
#define HWIO_GPIO32_PDR0_GPIO32_PDR0_PXPD6_SHFT 24
#define HWIO_GPIO32_PDR0_GPIO32_PDR0_PXPD6_MASK 0x03000000
#define HWIO_GPIO32_PDR0_GPIO32_PDR0_PXPD7_SHFT 28
#define HWIO_GPIO32_PDR0_GPIO32_PDR0_PXPD7_MASK 0x30000000


//--------

#define HWIO_GPIO32_PDR1_ADDR  0xF0012058  
#define HWIO_GPIO32_PDR1_GPIO32_PDR1_PXPD8_SHFT 0
#define HWIO_GPIO32_PDR1_GPIO32_PDR1_PXPD8_MASK 0x00000003
#define HWIO_GPIO32_PDR1_GPIO32_PDR1_PXPD9_SHFT 4
#define HWIO_GPIO32_PDR1_GPIO32_PDR1_PXPD9_MASK 0x00000030
#define HWIO_GPIO32_PDR1_GPIO32_PDR1_PXPD10_SHFT 8
#define HWIO_GPIO32_PDR1_GPIO32_PDR1_PXPD10_MASK 0x00000300
#define HWIO_GPIO32_PDR1_GPIO32_PDR1_PXPD11_SHFT 12
#define HWIO_GPIO32_PDR1_GPIO32_PDR1_PXPD11_MASK 0x00003000
#define HWIO_GPIO32_PDR1_GPIO32_PDR1_PXPD12_SHFT 16
#define HWIO_GPIO32_PDR1_GPIO32_PDR1_PXPD12_MASK 0x00030000
#define HWIO_GPIO32_PDR1_GPIO32_PDR1_PXPD13_SHFT 20
#define HWIO_GPIO32_PDR1_GPIO32_PDR1_PXPD13_MASK 0x00300000
#define HWIO_GPIO32_PDR1_GPIO32_PDR1_PXPD14_SHFT 24
#define HWIO_GPIO32_PDR1_GPIO32_PDR1_PXPD14_MASK 0x03000000
#define HWIO_GPIO32_PDR1_GPIO32_PDR1_PXPD15_SHFT 28
#define HWIO_GPIO32_PDR1_GPIO32_PDR1_PXPD15_MASK 0x30000000


//--------

#define HWIO_GPIO32_SDE_ADDR  0xF001205C  
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEN0_SHFT 0
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEN0_MASK 0x00000001
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEN1_SHFT 1
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEN1_MASK 0x00000002
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEN2_SHFT 2
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEN2_MASK 0x00000004
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEN3_SHFT 3
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEN3_MASK 0x00000008
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEN4_SHFT 4
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEN4_MASK 0x00000010
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEN5_SHFT 5
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEN5_MASK 0x00000020
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEN6_SHFT 6
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEN6_MASK 0x00000040
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEN7_SHFT 7
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEN7_MASK 0x00000080
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEN8_SHFT 8
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEN8_MASK 0x00000100
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEN9_SHFT 9
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEN9_MASK 0x00000200
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEN10_SHFT 10
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEN10_MASK 0x00000400
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEN11_SHFT 11
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEN11_MASK 0x00000800
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEN12_SHFT 12
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEN12_MASK 0x00001000
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEN13_SHFT 13
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEN13_MASK 0x00002000
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEN14_SHFT 14
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEN14_MASK 0x00004000
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEN15_SHFT 15
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEN15_MASK 0x00008000
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEF0_SHFT 16
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEF0_MASK 0x00010000
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEF1_SHFT 17
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEF1_MASK 0x00020000
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEF2_SHFT 18
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEF2_MASK 0x00040000
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEF3_SHFT 19
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEF3_MASK 0x00080000
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEF4_SHFT 20
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEF4_MASK 0x00100000
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEF5_SHFT 21
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEF5_MASK 0x00200000
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEF6_SHFT 22
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEF6_MASK 0x00400000
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEF7_SHFT 23
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEF7_MASK 0x00800000
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEF8_SHFT 24
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEF8_MASK 0x01000000
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEF9_SHFT 25
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEF9_MASK 0x02000000
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEF10_SHFT 26
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEF10_MASK 0x04000000
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEF11_SHFT 27
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEF11_MASK 0x08000000
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEF12_SHFT 28
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEF12_MASK 0x10000000
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEF13_SHFT 29
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEF13_MASK 0x20000000
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEF14_SHFT 30
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEF14_MASK 0x40000000
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEF15_SHFT 31
#define HWIO_GPIO32_SDE_GPIO32_SDE_SDEF15_MASK 0x80000000


//--------

#define HWIO_GPIO32_SDCTL_ADDR  0xF0012060  
#define HWIO_GPIO32_SDCTL_GPIO32_SDCTL_SWTRIG_SHFT 0
#define HWIO_GPIO32_SDCTL_GPIO32_SDCTL_SWTRIG_MASK 0x00000001
#define HWIO_GPIO32_SDCTL_GPIO32_SDCTL_LINKEN_SHFT 1
#define HWIO_GPIO32_SDCTL_GPIO32_SDCTL_LINKEN_MASK 0x00000002
#define HWIO_GPIO32_SDCTL_GPIO32_SDCTL_PSDEF_SHFT 2
#define HWIO_GPIO32_SDCTL_GPIO32_SDCTL_PSDEF_MASK 0x00000004


//--------

#define HWIO_GPIO32_ESR_ADDR  0xF0012064  
#define HWIO_GPIO32_ESR_GPIO32_ESR_EN0_SHFT 0
#define HWIO_GPIO32_ESR_GPIO32_ESR_EN0_MASK 0x00000001
#define HWIO_GPIO32_ESR_GPIO32_ESR_EN1_SHFT 1
#define HWIO_GPIO32_ESR_GPIO32_ESR_EN1_MASK 0x00000002
#define HWIO_GPIO32_ESR_GPIO32_ESR_EN2_SHFT 2
#define HWIO_GPIO32_ESR_GPIO32_ESR_EN2_MASK 0x00000004
#define HWIO_GPIO32_ESR_GPIO32_ESR_EN3_SHFT 3
#define HWIO_GPIO32_ESR_GPIO32_ESR_EN3_MASK 0x00000008
#define HWIO_GPIO32_ESR_GPIO32_ESR_EN4_SHFT 4
#define HWIO_GPIO32_ESR_GPIO32_ESR_EN4_MASK 0x00000010
#define HWIO_GPIO32_ESR_GPIO32_ESR_EN5_SHFT 5
#define HWIO_GPIO32_ESR_GPIO32_ESR_EN5_MASK 0x00000020
#define HWIO_GPIO32_ESR_GPIO32_ESR_EN6_SHFT 6
#define HWIO_GPIO32_ESR_GPIO32_ESR_EN6_MASK 0x00000040
#define HWIO_GPIO32_ESR_GPIO32_ESR_EN7_SHFT 7
#define HWIO_GPIO32_ESR_GPIO32_ESR_EN7_MASK 0x00000080
#define HWIO_GPIO32_ESR_GPIO32_ESR_EN8_SHFT 8
#define HWIO_GPIO32_ESR_GPIO32_ESR_EN8_MASK 0x00000100
#define HWIO_GPIO32_ESR_GPIO32_ESR_EN9_SHFT 9
#define HWIO_GPIO32_ESR_GPIO32_ESR_EN9_MASK 0x00000200
#define HWIO_GPIO32_ESR_GPIO32_ESR_EN10_SHFT 10
#define HWIO_GPIO32_ESR_GPIO32_ESR_EN10_MASK 0x00000400
#define HWIO_GPIO32_ESR_GPIO32_ESR_EN11_SHFT 11
#define HWIO_GPIO32_ESR_GPIO32_ESR_EN11_MASK 0x00000800
#define HWIO_GPIO32_ESR_GPIO32_ESR_EN12_SHFT 12
#define HWIO_GPIO32_ESR_GPIO32_ESR_EN12_MASK 0x00001000
#define HWIO_GPIO32_ESR_GPIO32_ESR_EN13_SHFT 13
#define HWIO_GPIO32_ESR_GPIO32_ESR_EN13_MASK 0x00002000
#define HWIO_GPIO32_ESR_GPIO32_ESR_EN14_SHFT 14
#define HWIO_GPIO32_ESR_GPIO32_ESR_EN14_MASK 0x00004000
#define HWIO_GPIO32_ESR_GPIO32_ESR_EN15_SHFT 15
#define HWIO_GPIO32_ESR_GPIO32_ESR_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO32_LOCK_ADDR  0xF0012068  
#define HWIO_GPIO32_LOCK_GPIO32_LOCK_P0LCK_SHFT 0
#define HWIO_GPIO32_LOCK_GPIO32_LOCK_P0LCK_MASK 0x00000001
#define HWIO_GPIO32_LOCK_GPIO32_LOCK_P1LCK_SHFT 1
#define HWIO_GPIO32_LOCK_GPIO32_LOCK_P1LCK_MASK 0x00000002
#define HWIO_GPIO32_LOCK_GPIO32_LOCK_P2LCK_SHFT 2
#define HWIO_GPIO32_LOCK_GPIO32_LOCK_P2LCK_MASK 0x00000004
#define HWIO_GPIO32_LOCK_GPIO32_LOCK_P3LCK_SHFT 3
#define HWIO_GPIO32_LOCK_GPIO32_LOCK_P3LCK_MASK 0x00000008
#define HWIO_GPIO32_LOCK_GPIO32_LOCK_P4LCK_SHFT 4
#define HWIO_GPIO32_LOCK_GPIO32_LOCK_P4LCK_MASK 0x00000010
#define HWIO_GPIO32_LOCK_GPIO32_LOCK_P5LCK_SHFT 5
#define HWIO_GPIO32_LOCK_GPIO32_LOCK_P5LCK_MASK 0x00000020
#define HWIO_GPIO32_LOCK_GPIO32_LOCK_P6LCK_SHFT 6
#define HWIO_GPIO32_LOCK_GPIO32_LOCK_P6LCK_MASK 0x00000040
#define HWIO_GPIO32_LOCK_GPIO32_LOCK_P7LCK_SHFT 7
#define HWIO_GPIO32_LOCK_GPIO32_LOCK_P7LCK_MASK 0x00000080
#define HWIO_GPIO32_LOCK_GPIO32_LOCK_P8LCK_SHFT 8
#define HWIO_GPIO32_LOCK_GPIO32_LOCK_P8LCK_MASK 0x00000100
#define HWIO_GPIO32_LOCK_GPIO32_LOCK_P9LCK_SHFT 9
#define HWIO_GPIO32_LOCK_GPIO32_LOCK_P9LCK_MASK 0x00000200
#define HWIO_GPIO32_LOCK_GPIO32_LOCK_P10LCK_SHFT 10
#define HWIO_GPIO32_LOCK_GPIO32_LOCK_P10LCK_MASK 0x00000400
#define HWIO_GPIO32_LOCK_GPIO32_LOCK_P11LCK_SHFT 11
#define HWIO_GPIO32_LOCK_GPIO32_LOCK_P11LCK_MASK 0x00000800
#define HWIO_GPIO32_LOCK_GPIO32_LOCK_P12LCK_SHFT 12
#define HWIO_GPIO32_LOCK_GPIO32_LOCK_P12LCK_MASK 0x00001000
#define HWIO_GPIO32_LOCK_GPIO32_LOCK_P13LCK_SHFT 13
#define HWIO_GPIO32_LOCK_GPIO32_LOCK_P13LCK_MASK 0x00002000
#define HWIO_GPIO32_LOCK_GPIO32_LOCK_P14LCK_SHFT 14
#define HWIO_GPIO32_LOCK_GPIO32_LOCK_P14LCK_MASK 0x00004000
#define HWIO_GPIO32_LOCK_GPIO32_LOCK_P15LCK_SHFT 15
#define HWIO_GPIO32_LOCK_GPIO32_LOCK_P15LCK_MASK 0x00008000
#define HWIO_GPIO32_LOCK_GPIO32_LOCK_PXLCKKEY_SHFT 16
#define HWIO_GPIO32_LOCK_GPIO32_LOCK_PXLCKKEY_MASK 0xffff0000


//--------

#define HWIO_GPIO32_SDETRMOD_ADDR  0xF001206C  
#define HWIO_GPIO32_SDETRMOD_GPIO32_SDETRMOD_TGSEL0_SHFT 0
#define HWIO_GPIO32_SDETRMOD_GPIO32_SDETRMOD_TGSEL0_MASK 0x00000001
#define HWIO_GPIO32_SDETRMOD_GPIO32_SDETRMOD_TGSEL1_SHFT 1
#define HWIO_GPIO32_SDETRMOD_GPIO32_SDETRMOD_TGSEL1_MASK 0x00000002
#define HWIO_GPIO32_SDETRMOD_GPIO32_SDETRMOD_TGSEL2_SHFT 2
#define HWIO_GPIO32_SDETRMOD_GPIO32_SDETRMOD_TGSEL2_MASK 0x00000004
#define HWIO_GPIO32_SDETRMOD_GPIO32_SDETRMOD_TGSEL3_SHFT 3
#define HWIO_GPIO32_SDETRMOD_GPIO32_SDETRMOD_TGSEL3_MASK 0x00000008
#define HWIO_GPIO32_SDETRMOD_GPIO32_SDETRMOD_TGSEL4_SHFT 4
#define HWIO_GPIO32_SDETRMOD_GPIO32_SDETRMOD_TGSEL4_MASK 0x00000010
#define HWIO_GPIO32_SDETRMOD_GPIO32_SDETRMOD_TGSEL5_SHFT 5
#define HWIO_GPIO32_SDETRMOD_GPIO32_SDETRMOD_TGSEL5_MASK 0x00000020
#define HWIO_GPIO32_SDETRMOD_GPIO32_SDETRMOD_TGSEL6_SHFT 6
#define HWIO_GPIO32_SDETRMOD_GPIO32_SDETRMOD_TGSEL6_MASK 0x00000040
#define HWIO_GPIO32_SDETRMOD_GPIO32_SDETRMOD_TGSEL7_SHFT 7
#define HWIO_GPIO32_SDETRMOD_GPIO32_SDETRMOD_TGSEL7_MASK 0x00000080
#define HWIO_GPIO32_SDETRMOD_GPIO32_SDETRMOD_TGSEL8_SHFT 8
#define HWIO_GPIO32_SDETRMOD_GPIO32_SDETRMOD_TGSEL8_MASK 0x00000100
#define HWIO_GPIO32_SDETRMOD_GPIO32_SDETRMOD_TGSEL9_SHFT 9
#define HWIO_GPIO32_SDETRMOD_GPIO32_SDETRMOD_TGSEL9_MASK 0x00000200
#define HWIO_GPIO32_SDETRMOD_GPIO32_SDETRMOD_TGSEL10_SHFT 10
#define HWIO_GPIO32_SDETRMOD_GPIO32_SDETRMOD_TGSEL10_MASK 0x00000400
#define HWIO_GPIO32_SDETRMOD_GPIO32_SDETRMOD_TGSEL11_SHFT 11
#define HWIO_GPIO32_SDETRMOD_GPIO32_SDETRMOD_TGSEL11_MASK 0x00000800
#define HWIO_GPIO32_SDETRMOD_GPIO32_SDETRMOD_TGSEL12_SHFT 12
#define HWIO_GPIO32_SDETRMOD_GPIO32_SDETRMOD_TGSEL12_MASK 0x00001000
#define HWIO_GPIO32_SDETRMOD_GPIO32_SDETRMOD_TGSEL13_SHFT 13
#define HWIO_GPIO32_SDETRMOD_GPIO32_SDETRMOD_TGSEL13_MASK 0x00002000
#define HWIO_GPIO32_SDETRMOD_GPIO32_SDETRMOD_TGSEL14_SHFT 14
#define HWIO_GPIO32_SDETRMOD_GPIO32_SDETRMOD_TGSEL14_MASK 0x00004000
#define HWIO_GPIO32_SDETRMOD_GPIO32_SDETRMOD_TGSEL15_SHFT 15
#define HWIO_GPIO32_SDETRMOD_GPIO32_SDETRMOD_TGSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO32_PCSR_ADDR  0xF0012070  
#define HWIO_GPIO32_PCSR_GPIO32_PCSR_SEL0_SHFT 0
#define HWIO_GPIO32_PCSR_GPIO32_PCSR_SEL0_MASK 0x00000001
#define HWIO_GPIO32_PCSR_GPIO32_PCSR_SEL1_SHFT 1
#define HWIO_GPIO32_PCSR_GPIO32_PCSR_SEL1_MASK 0x00000002
#define HWIO_GPIO32_PCSR_GPIO32_PCSR_SEL2_SHFT 2
#define HWIO_GPIO32_PCSR_GPIO32_PCSR_SEL2_MASK 0x00000004
#define HWIO_GPIO32_PCSR_GPIO32_PCSR_SEL3_SHFT 3
#define HWIO_GPIO32_PCSR_GPIO32_PCSR_SEL3_MASK 0x00000008
#define HWIO_GPIO32_PCSR_GPIO32_PCSR_SEL4_SHFT 4
#define HWIO_GPIO32_PCSR_GPIO32_PCSR_SEL4_MASK 0x00000010
#define HWIO_GPIO32_PCSR_GPIO32_PCSR_SEL5_SHFT 5
#define HWIO_GPIO32_PCSR_GPIO32_PCSR_SEL5_MASK 0x00000020
#define HWIO_GPIO32_PCSR_GPIO32_PCSR_SEL6_SHFT 6
#define HWIO_GPIO32_PCSR_GPIO32_PCSR_SEL6_MASK 0x00000040
#define HWIO_GPIO32_PCSR_GPIO32_PCSR_SEL7_SHFT 7
#define HWIO_GPIO32_PCSR_GPIO32_PCSR_SEL7_MASK 0x00000080
#define HWIO_GPIO32_PCSR_GPIO32_PCSR_SEL8_SHFT 8
#define HWIO_GPIO32_PCSR_GPIO32_PCSR_SEL8_MASK 0x00000100
#define HWIO_GPIO32_PCSR_GPIO32_PCSR_SEL9_SHFT 9
#define HWIO_GPIO32_PCSR_GPIO32_PCSR_SEL9_MASK 0x00000200
#define HWIO_GPIO32_PCSR_GPIO32_PCSR_SEL10_SHFT 10
#define HWIO_GPIO32_PCSR_GPIO32_PCSR_SEL10_MASK 0x00000400
#define HWIO_GPIO32_PCSR_GPIO32_PCSR_SEL11_SHFT 11
#define HWIO_GPIO32_PCSR_GPIO32_PCSR_SEL11_MASK 0x00000800
#define HWIO_GPIO32_PCSR_GPIO32_PCSR_SEL12_SHFT 12
#define HWIO_GPIO32_PCSR_GPIO32_PCSR_SEL12_MASK 0x00001000
#define HWIO_GPIO32_PCSR_GPIO32_PCSR_SEL13_SHFT 13
#define HWIO_GPIO32_PCSR_GPIO32_PCSR_SEL13_MASK 0x00002000
#define HWIO_GPIO32_PCSR_GPIO32_PCSR_SEL14_SHFT 14
#define HWIO_GPIO32_PCSR_GPIO32_PCSR_SEL14_MASK 0x00004000
#define HWIO_GPIO32_PCSR_GPIO32_PCSR_SEL15_SHFT 15
#define HWIO_GPIO32_PCSR_GPIO32_PCSR_SEL15_MASK 0x00008000


//--------

#define HWIO_GPIO32_INEN_ADDR  0xF0012074  
#define HWIO_GPIO32_INEN_GPIO32_INEN_EN0_SHFT 0
#define HWIO_GPIO32_INEN_GPIO32_INEN_EN0_MASK 0x00000001
#define HWIO_GPIO32_INEN_GPIO32_INEN_EN1_SHFT 1
#define HWIO_GPIO32_INEN_GPIO32_INEN_EN1_MASK 0x00000002
#define HWIO_GPIO32_INEN_GPIO32_INEN_EN2_SHFT 2
#define HWIO_GPIO32_INEN_GPIO32_INEN_EN2_MASK 0x00000004
#define HWIO_GPIO32_INEN_GPIO32_INEN_EN3_SHFT 3
#define HWIO_GPIO32_INEN_GPIO32_INEN_EN3_MASK 0x00000008
#define HWIO_GPIO32_INEN_GPIO32_INEN_EN4_SHFT 4
#define HWIO_GPIO32_INEN_GPIO32_INEN_EN4_MASK 0x00000010
#define HWIO_GPIO32_INEN_GPIO32_INEN_EN5_SHFT 5
#define HWIO_GPIO32_INEN_GPIO32_INEN_EN5_MASK 0x00000020
#define HWIO_GPIO32_INEN_GPIO32_INEN_EN6_SHFT 6
#define HWIO_GPIO32_INEN_GPIO32_INEN_EN6_MASK 0x00000040
#define HWIO_GPIO32_INEN_GPIO32_INEN_EN7_SHFT 7
#define HWIO_GPIO32_INEN_GPIO32_INEN_EN7_MASK 0x00000080
#define HWIO_GPIO32_INEN_GPIO32_INEN_EN8_SHFT 8
#define HWIO_GPIO32_INEN_GPIO32_INEN_EN8_MASK 0x00000100
#define HWIO_GPIO32_INEN_GPIO32_INEN_EN9_SHFT 9
#define HWIO_GPIO32_INEN_GPIO32_INEN_EN9_MASK 0x00000200
#define HWIO_GPIO32_INEN_GPIO32_INEN_EN10_SHFT 10
#define HWIO_GPIO32_INEN_GPIO32_INEN_EN10_MASK 0x00000400
#define HWIO_GPIO32_INEN_GPIO32_INEN_EN11_SHFT 11
#define HWIO_GPIO32_INEN_GPIO32_INEN_EN11_MASK 0x00000800
#define HWIO_GPIO32_INEN_GPIO32_INEN_EN12_SHFT 12
#define HWIO_GPIO32_INEN_GPIO32_INEN_EN12_MASK 0x00001000
#define HWIO_GPIO32_INEN_GPIO32_INEN_EN13_SHFT 13
#define HWIO_GPIO32_INEN_GPIO32_INEN_EN13_MASK 0x00002000
#define HWIO_GPIO32_INEN_GPIO32_INEN_EN14_SHFT 14
#define HWIO_GPIO32_INEN_GPIO32_INEN_EN14_MASK 0x00004000
#define HWIO_GPIO32_INEN_GPIO32_INEN_EN15_SHFT 15
#define HWIO_GPIO32_INEN_GPIO32_INEN_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO32_PUDRST_ADDR  0xF0012078  
#define HWIO_GPIO32_PUDRST_GPIO32_PUDRST_PDSEL0_SHFT 0
#define HWIO_GPIO32_PUDRST_GPIO32_PUDRST_PDSEL0_MASK 0x00000001
#define HWIO_GPIO32_PUDRST_GPIO32_PUDRST_PDSEL1_SHFT 1
#define HWIO_GPIO32_PUDRST_GPIO32_PUDRST_PDSEL1_MASK 0x00000002
#define HWIO_GPIO32_PUDRST_GPIO32_PUDRST_PDSEL2_SHFT 2
#define HWIO_GPIO32_PUDRST_GPIO32_PUDRST_PDSEL2_MASK 0x00000004
#define HWIO_GPIO32_PUDRST_GPIO32_PUDRST_PDSEL3_SHFT 3
#define HWIO_GPIO32_PUDRST_GPIO32_PUDRST_PDSEL3_MASK 0x00000008
#define HWIO_GPIO32_PUDRST_GPIO32_PUDRST_PDSEL4_SHFT 4
#define HWIO_GPIO32_PUDRST_GPIO32_PUDRST_PDSEL4_MASK 0x00000010
#define HWIO_GPIO32_PUDRST_GPIO32_PUDRST_PDSEL5_SHFT 5
#define HWIO_GPIO32_PUDRST_GPIO32_PUDRST_PDSEL5_MASK 0x00000020
#define HWIO_GPIO32_PUDRST_GPIO32_PUDRST_PDSEL6_SHFT 6
#define HWIO_GPIO32_PUDRST_GPIO32_PUDRST_PDSEL6_MASK 0x00000040
#define HWIO_GPIO32_PUDRST_GPIO32_PUDRST_PDSEL7_SHFT 7
#define HWIO_GPIO32_PUDRST_GPIO32_PUDRST_PDSEL7_MASK 0x00000080
#define HWIO_GPIO32_PUDRST_GPIO32_PUDRST_PDSEL8_SHFT 8
#define HWIO_GPIO32_PUDRST_GPIO32_PUDRST_PDSEL8_MASK 0x00000100
#define HWIO_GPIO32_PUDRST_GPIO32_PUDRST_PDSEL9_SHFT 9
#define HWIO_GPIO32_PUDRST_GPIO32_PUDRST_PDSEL9_MASK 0x00000200
#define HWIO_GPIO32_PUDRST_GPIO32_PUDRST_PDSEL10_SHFT 10
#define HWIO_GPIO32_PUDRST_GPIO32_PUDRST_PDSEL10_MASK 0x00000400
#define HWIO_GPIO32_PUDRST_GPIO32_PUDRST_PDSEL11_SHFT 11
#define HWIO_GPIO32_PUDRST_GPIO32_PUDRST_PDSEL11_MASK 0x00000800
#define HWIO_GPIO32_PUDRST_GPIO32_PUDRST_PDSEL12_SHFT 12
#define HWIO_GPIO32_PUDRST_GPIO32_PUDRST_PDSEL12_MASK 0x00001000
#define HWIO_GPIO32_PUDRST_GPIO32_PUDRST_PDSEL13_SHFT 13
#define HWIO_GPIO32_PUDRST_GPIO32_PUDRST_PDSEL13_MASK 0x00002000
#define HWIO_GPIO32_PUDRST_GPIO32_PUDRST_PDSEL14_SHFT 14
#define HWIO_GPIO32_PUDRST_GPIO32_PUDRST_PDSEL14_MASK 0x00004000
#define HWIO_GPIO32_PUDRST_GPIO32_PUDRST_PDSEL15_SHFT 15
#define HWIO_GPIO32_PUDRST_GPIO32_PUDRST_PDSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO33_INFO_ADDR  0xF0012100  
#define HWIO_GPIO33_INFO_GPIO33_INFO_MODREV_SHFT 0
#define HWIO_GPIO33_INFO_GPIO33_INFO_MODREV_MASK 0x000000ff
#define HWIO_GPIO33_INFO_GPIO33_INFO_MODTYPE_SHFT 8
#define HWIO_GPIO33_INFO_GPIO33_INFO_MODTYPE_MASK 0x0000ff00
#define HWIO_GPIO33_INFO_GPIO33_INFO_MODNUMBER_SHFT 16
#define HWIO_GPIO33_INFO_GPIO33_INFO_MODNUMBER_MASK 0xffff0000


//--------

#define HWIO_GPIO33_ACES0_ADDR  0xF0012104  
#define HWIO_GPIO33_ACES0_GPIO33_ACES0_EN0_SHFT 0
#define HWIO_GPIO33_ACES0_GPIO33_ACES0_EN0_MASK 0x00000001
#define HWIO_GPIO33_ACES0_GPIO33_ACES0_EN1_SHFT 1
#define HWIO_GPIO33_ACES0_GPIO33_ACES0_EN1_MASK 0x00000002
#define HWIO_GPIO33_ACES0_GPIO33_ACES0_EN2_SHFT 2
#define HWIO_GPIO33_ACES0_GPIO33_ACES0_EN2_MASK 0x00000004
#define HWIO_GPIO33_ACES0_GPIO33_ACES0_EN3_SHFT 3
#define HWIO_GPIO33_ACES0_GPIO33_ACES0_EN3_MASK 0x00000008
#define HWIO_GPIO33_ACES0_GPIO33_ACES0_EN4_SHFT 4
#define HWIO_GPIO33_ACES0_GPIO33_ACES0_EN4_MASK 0x00000010
#define HWIO_GPIO33_ACES0_GPIO33_ACES0_EN5_SHFT 5
#define HWIO_GPIO33_ACES0_GPIO33_ACES0_EN5_MASK 0x00000020
#define HWIO_GPIO33_ACES0_GPIO33_ACES0_EN6_SHFT 6
#define HWIO_GPIO33_ACES0_GPIO33_ACES0_EN6_MASK 0x00000040
#define HWIO_GPIO33_ACES0_GPIO33_ACES0_EN7_SHFT 7
#define HWIO_GPIO33_ACES0_GPIO33_ACES0_EN7_MASK 0x00000080
#define HWIO_GPIO33_ACES0_GPIO33_ACES0_EN8_SHFT 8
#define HWIO_GPIO33_ACES0_GPIO33_ACES0_EN8_MASK 0x00000100
#define HWIO_GPIO33_ACES0_GPIO33_ACES0_EN9_SHFT 9
#define HWIO_GPIO33_ACES0_GPIO33_ACES0_EN9_MASK 0x00000200
#define HWIO_GPIO33_ACES0_GPIO33_ACES0_EN10_SHFT 10
#define HWIO_GPIO33_ACES0_GPIO33_ACES0_EN10_MASK 0x00000400
#define HWIO_GPIO33_ACES0_GPIO33_ACES0_EN11_SHFT 11
#define HWIO_GPIO33_ACES0_GPIO33_ACES0_EN11_MASK 0x00000800
#define HWIO_GPIO33_ACES0_GPIO33_ACES0_EN12_SHFT 12
#define HWIO_GPIO33_ACES0_GPIO33_ACES0_EN12_MASK 0x00001000
#define HWIO_GPIO33_ACES0_GPIO33_ACES0_EN13_SHFT 13
#define HWIO_GPIO33_ACES0_GPIO33_ACES0_EN13_MASK 0x00002000
#define HWIO_GPIO33_ACES0_GPIO33_ACES0_EN14_SHFT 14
#define HWIO_GPIO33_ACES0_GPIO33_ACES0_EN14_MASK 0x00004000
#define HWIO_GPIO33_ACES0_GPIO33_ACES0_EN15_SHFT 15
#define HWIO_GPIO33_ACES0_GPIO33_ACES0_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO33_ACES1_ADDR  0xF0012108  


//--------

#define HWIO_GPIO33_PIR_ADDR  0xF001210C  
#define HWIO_GPIO33_PIR_GPIO33_PIR_PXPIR0_SHFT 0
#define HWIO_GPIO33_PIR_GPIO33_PIR_PXPIR0_MASK 0x00000001
#define HWIO_GPIO33_PIR_GPIO33_PIR_PXPIR1_SHFT 1
#define HWIO_GPIO33_PIR_GPIO33_PIR_PXPIR1_MASK 0x00000002
#define HWIO_GPIO33_PIR_GPIO33_PIR_PXPIR2_SHFT 2
#define HWIO_GPIO33_PIR_GPIO33_PIR_PXPIR2_MASK 0x00000004
#define HWIO_GPIO33_PIR_GPIO33_PIR_PXPIR3_SHFT 3
#define HWIO_GPIO33_PIR_GPIO33_PIR_PXPIR3_MASK 0x00000008
#define HWIO_GPIO33_PIR_GPIO33_PIR_PXPIR4_SHFT 4
#define HWIO_GPIO33_PIR_GPIO33_PIR_PXPIR4_MASK 0x00000010
#define HWIO_GPIO33_PIR_GPIO33_PIR_PXPIR5_SHFT 5
#define HWIO_GPIO33_PIR_GPIO33_PIR_PXPIR5_MASK 0x00000020
#define HWIO_GPIO33_PIR_GPIO33_PIR_PXPIR6_SHFT 6
#define HWIO_GPIO33_PIR_GPIO33_PIR_PXPIR6_MASK 0x00000040
#define HWIO_GPIO33_PIR_GPIO33_PIR_PXPIR7_SHFT 7
#define HWIO_GPIO33_PIR_GPIO33_PIR_PXPIR7_MASK 0x00000080
#define HWIO_GPIO33_PIR_GPIO33_PIR_PXPIR8_SHFT 8
#define HWIO_GPIO33_PIR_GPIO33_PIR_PXPIR8_MASK 0x00000100
#define HWIO_GPIO33_PIR_GPIO33_PIR_PXPIR9_SHFT 9
#define HWIO_GPIO33_PIR_GPIO33_PIR_PXPIR9_MASK 0x00000200
#define HWIO_GPIO33_PIR_GPIO33_PIR_PXPIR10_SHFT 10
#define HWIO_GPIO33_PIR_GPIO33_PIR_PXPIR10_MASK 0x00000400
#define HWIO_GPIO33_PIR_GPIO33_PIR_PXPIR11_SHFT 11
#define HWIO_GPIO33_PIR_GPIO33_PIR_PXPIR11_MASK 0x00000800
#define HWIO_GPIO33_PIR_GPIO33_PIR_PXPIR12_SHFT 12
#define HWIO_GPIO33_PIR_GPIO33_PIR_PXPIR12_MASK 0x00001000
#define HWIO_GPIO33_PIR_GPIO33_PIR_PXPIR13_SHFT 13
#define HWIO_GPIO33_PIR_GPIO33_PIR_PXPIR13_MASK 0x00002000
#define HWIO_GPIO33_PIR_GPIO33_PIR_PXPIR14_SHFT 14
#define HWIO_GPIO33_PIR_GPIO33_PIR_PXPIR14_MASK 0x00004000
#define HWIO_GPIO33_PIR_GPIO33_PIR_PXPIR15_SHFT 15
#define HWIO_GPIO33_PIR_GPIO33_PIR_PXPIR15_MASK 0x00008000


//--------

#define HWIO_GPIO33_POR_ADDR  0xF0012110  
#define HWIO_GPIO33_POR_GPIO33_POR_PXPOR0_SHFT 0
#define HWIO_GPIO33_POR_GPIO33_POR_PXPOR0_MASK 0x00000001
#define HWIO_GPIO33_POR_GPIO33_POR_PXPOR1_SHFT 1
#define HWIO_GPIO33_POR_GPIO33_POR_PXPOR1_MASK 0x00000002
#define HWIO_GPIO33_POR_GPIO33_POR_PXPOR2_SHFT 2
#define HWIO_GPIO33_POR_GPIO33_POR_PXPOR2_MASK 0x00000004
#define HWIO_GPIO33_POR_GPIO33_POR_PXPOR3_SHFT 3
#define HWIO_GPIO33_POR_GPIO33_POR_PXPOR3_MASK 0x00000008
#define HWIO_GPIO33_POR_GPIO33_POR_PXPOR4_SHFT 4
#define HWIO_GPIO33_POR_GPIO33_POR_PXPOR4_MASK 0x00000010
#define HWIO_GPIO33_POR_GPIO33_POR_PXPOR5_SHFT 5
#define HWIO_GPIO33_POR_GPIO33_POR_PXPOR5_MASK 0x00000020
#define HWIO_GPIO33_POR_GPIO33_POR_PXPOR6_SHFT 6
#define HWIO_GPIO33_POR_GPIO33_POR_PXPOR6_MASK 0x00000040
#define HWIO_GPIO33_POR_GPIO33_POR_PXPOR7_SHFT 7
#define HWIO_GPIO33_POR_GPIO33_POR_PXPOR7_MASK 0x00000080
#define HWIO_GPIO33_POR_GPIO33_POR_PXPOR8_SHFT 8
#define HWIO_GPIO33_POR_GPIO33_POR_PXPOR8_MASK 0x00000100
#define HWIO_GPIO33_POR_GPIO33_POR_PXPOR9_SHFT 9
#define HWIO_GPIO33_POR_GPIO33_POR_PXPOR9_MASK 0x00000200
#define HWIO_GPIO33_POR_GPIO33_POR_PXPOR10_SHFT 10
#define HWIO_GPIO33_POR_GPIO33_POR_PXPOR10_MASK 0x00000400
#define HWIO_GPIO33_POR_GPIO33_POR_PXPOR11_SHFT 11
#define HWIO_GPIO33_POR_GPIO33_POR_PXPOR11_MASK 0x00000800
#define HWIO_GPIO33_POR_GPIO33_POR_PXPOR12_SHFT 12
#define HWIO_GPIO33_POR_GPIO33_POR_PXPOR12_MASK 0x00001000
#define HWIO_GPIO33_POR_GPIO33_POR_PXPOR13_SHFT 13
#define HWIO_GPIO33_POR_GPIO33_POR_PXPOR13_MASK 0x00002000
#define HWIO_GPIO33_POR_GPIO33_POR_PXPOR14_SHFT 14
#define HWIO_GPIO33_POR_GPIO33_POR_PXPOR14_MASK 0x00004000
#define HWIO_GPIO33_POR_GPIO33_POR_PXPOR15_SHFT 15
#define HWIO_GPIO33_POR_GPIO33_POR_PXPOR15_MASK 0x00008000


//--------

#define HWIO_GPIO33_POSCR_ADDR  0xF0012114  
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PS0_SHFT 0
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PS0_MASK 0x00000001
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PS1_SHFT 1
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PS1_MASK 0x00000002
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PS2_SHFT 2
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PS2_MASK 0x00000004
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PS3_SHFT 3
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PS3_MASK 0x00000008
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PS4_SHFT 4
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PS4_MASK 0x00000010
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PS5_SHFT 5
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PS5_MASK 0x00000020
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PS6_SHFT 6
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PS6_MASK 0x00000040
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PS7_SHFT 7
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PS7_MASK 0x00000080
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PS8_SHFT 8
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PS8_MASK 0x00000100
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PS9_SHFT 9
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PS9_MASK 0x00000200
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PS10_SHFT 10
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PS10_MASK 0x00000400
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PS11_SHFT 11
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PS11_MASK 0x00000800
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PS12_SHFT 12
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PS12_MASK 0x00001000
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PS13_SHFT 13
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PS13_MASK 0x00002000
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PS14_SHFT 14
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PS14_MASK 0x00004000
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PS15_SHFT 15
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PS15_MASK 0x00008000
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PC0_SHFT 16
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PC0_MASK 0x00010000
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PC1_SHFT 17
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PC1_MASK 0x00020000
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PC2_SHFT 18
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PC2_MASK 0x00040000
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PC3_SHFT 19
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PC3_MASK 0x00080000
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PC4_SHFT 20
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PC4_MASK 0x00100000
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PC5_SHFT 21
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PC5_MASK 0x00200000
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PC6_SHFT 22
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PC6_MASK 0x00400000
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PC7_SHFT 23
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PC7_MASK 0x00800000
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PC8_SHFT 24
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PC8_MASK 0x01000000
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PC9_SHFT 25
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PC9_MASK 0x02000000
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PC10_SHFT 26
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PC10_MASK 0x04000000
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PC11_SHFT 27
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PC11_MASK 0x08000000
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PC12_SHFT 28
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PC12_MASK 0x10000000
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PC13_SHFT 29
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PC13_MASK 0x20000000
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PC14_SHFT 30
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PC14_MASK 0x40000000
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PC15_SHFT 31
#define HWIO_GPIO33_POSCR_GPIO33_POSCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO33_POSR_ADDR  0xF0012118  
#define HWIO_GPIO33_POSR_GPIO33_POSR_PS0_SHFT 0
#define HWIO_GPIO33_POSR_GPIO33_POSR_PS0_MASK 0x00000001
#define HWIO_GPIO33_POSR_GPIO33_POSR_PS1_SHFT 1
#define HWIO_GPIO33_POSR_GPIO33_POSR_PS1_MASK 0x00000002
#define HWIO_GPIO33_POSR_GPIO33_POSR_PS2_SHFT 2
#define HWIO_GPIO33_POSR_GPIO33_POSR_PS2_MASK 0x00000004
#define HWIO_GPIO33_POSR_GPIO33_POSR_PS3_SHFT 3
#define HWIO_GPIO33_POSR_GPIO33_POSR_PS3_MASK 0x00000008
#define HWIO_GPIO33_POSR_GPIO33_POSR_PS4_SHFT 4
#define HWIO_GPIO33_POSR_GPIO33_POSR_PS4_MASK 0x00000010
#define HWIO_GPIO33_POSR_GPIO33_POSR_PS5_SHFT 5
#define HWIO_GPIO33_POSR_GPIO33_POSR_PS5_MASK 0x00000020
#define HWIO_GPIO33_POSR_GPIO33_POSR_PS6_SHFT 6
#define HWIO_GPIO33_POSR_GPIO33_POSR_PS6_MASK 0x00000040
#define HWIO_GPIO33_POSR_GPIO33_POSR_PS7_SHFT 7
#define HWIO_GPIO33_POSR_GPIO33_POSR_PS7_MASK 0x00000080
#define HWIO_GPIO33_POSR_GPIO33_POSR_PS8_SHFT 8
#define HWIO_GPIO33_POSR_GPIO33_POSR_PS8_MASK 0x00000100
#define HWIO_GPIO33_POSR_GPIO33_POSR_PS9_SHFT 9
#define HWIO_GPIO33_POSR_GPIO33_POSR_PS9_MASK 0x00000200
#define HWIO_GPIO33_POSR_GPIO33_POSR_PS10_SHFT 10
#define HWIO_GPIO33_POSR_GPIO33_POSR_PS10_MASK 0x00000400
#define HWIO_GPIO33_POSR_GPIO33_POSR_PS11_SHFT 11
#define HWIO_GPIO33_POSR_GPIO33_POSR_PS11_MASK 0x00000800
#define HWIO_GPIO33_POSR_GPIO33_POSR_PS12_SHFT 12
#define HWIO_GPIO33_POSR_GPIO33_POSR_PS12_MASK 0x00001000
#define HWIO_GPIO33_POSR_GPIO33_POSR_PS13_SHFT 13
#define HWIO_GPIO33_POSR_GPIO33_POSR_PS13_MASK 0x00002000
#define HWIO_GPIO33_POSR_GPIO33_POSR_PS14_SHFT 14
#define HWIO_GPIO33_POSR_GPIO33_POSR_PS14_MASK 0x00004000
#define HWIO_GPIO33_POSR_GPIO33_POSR_PS15_SHFT 15
#define HWIO_GPIO33_POSR_GPIO33_POSR_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO33_POSR0_ADDR  0xF001211C  
#define HWIO_GPIO33_POSR0_GPIO33_POSR0_PS0_SHFT 0
#define HWIO_GPIO33_POSR0_GPIO33_POSR0_PS0_MASK 0x00000001
#define HWIO_GPIO33_POSR0_GPIO33_POSR0_PS1_SHFT 1
#define HWIO_GPIO33_POSR0_GPIO33_POSR0_PS1_MASK 0x00000002
#define HWIO_GPIO33_POSR0_GPIO33_POSR0_PS2_SHFT 2
#define HWIO_GPIO33_POSR0_GPIO33_POSR0_PS2_MASK 0x00000004
#define HWIO_GPIO33_POSR0_GPIO33_POSR0_PS3_SHFT 3
#define HWIO_GPIO33_POSR0_GPIO33_POSR0_PS3_MASK 0x00000008


//--------

#define HWIO_GPIO33_POSR4_ADDR  0xF0012120  
#define HWIO_GPIO33_POSR4_GPIO33_POSR4_PS4_SHFT 4
#define HWIO_GPIO33_POSR4_GPIO33_POSR4_PS4_MASK 0x00000010
#define HWIO_GPIO33_POSR4_GPIO33_POSR4_PS5_SHFT 5
#define HWIO_GPIO33_POSR4_GPIO33_POSR4_PS5_MASK 0x00000020
#define HWIO_GPIO33_POSR4_GPIO33_POSR4_PS6_SHFT 6
#define HWIO_GPIO33_POSR4_GPIO33_POSR4_PS6_MASK 0x00000040
#define HWIO_GPIO33_POSR4_GPIO33_POSR4_PS7_SHFT 7
#define HWIO_GPIO33_POSR4_GPIO33_POSR4_PS7_MASK 0x00000080


//--------

#define HWIO_GPIO33_POSR8_ADDR  0xF0012124  
#define HWIO_GPIO33_POSR8_GPIO33_POSR8_PS8_SHFT 8
#define HWIO_GPIO33_POSR8_GPIO33_POSR8_PS8_MASK 0x00000100
#define HWIO_GPIO33_POSR8_GPIO33_POSR8_PS9_SHFT 9
#define HWIO_GPIO33_POSR8_GPIO33_POSR8_PS9_MASK 0x00000200
#define HWIO_GPIO33_POSR8_GPIO33_POSR8_PS10_SHFT 10
#define HWIO_GPIO33_POSR8_GPIO33_POSR8_PS10_MASK 0x00000400
#define HWIO_GPIO33_POSR8_GPIO33_POSR8_PS11_SHFT 11
#define HWIO_GPIO33_POSR8_GPIO33_POSR8_PS11_MASK 0x00000800


//--------

#define HWIO_GPIO33_POSR12_ADDR  0xF0012128  
#define HWIO_GPIO33_POSR12_GPIO33_POSR12_PS12_SHFT 12
#define HWIO_GPIO33_POSR12_GPIO33_POSR12_PS12_MASK 0x00001000
#define HWIO_GPIO33_POSR12_GPIO33_POSR12_PS13_SHFT 13
#define HWIO_GPIO33_POSR12_GPIO33_POSR12_PS13_MASK 0x00002000
#define HWIO_GPIO33_POSR12_GPIO33_POSR12_PS14_SHFT 14
#define HWIO_GPIO33_POSR12_GPIO33_POSR12_PS14_MASK 0x00004000
#define HWIO_GPIO33_POSR12_GPIO33_POSR12_PS15_SHFT 15
#define HWIO_GPIO33_POSR12_GPIO33_POSR12_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO33_POCR_ADDR  0xF001212C  
#define HWIO_GPIO33_POCR_GPIO33_POCR_PC0_SHFT 16
#define HWIO_GPIO33_POCR_GPIO33_POCR_PC0_MASK 0x00010000
#define HWIO_GPIO33_POCR_GPIO33_POCR_PC1_SHFT 17
#define HWIO_GPIO33_POCR_GPIO33_POCR_PC1_MASK 0x00020000
#define HWIO_GPIO33_POCR_GPIO33_POCR_PC2_SHFT 18
#define HWIO_GPIO33_POCR_GPIO33_POCR_PC2_MASK 0x00040000
#define HWIO_GPIO33_POCR_GPIO33_POCR_PC3_SHFT 19
#define HWIO_GPIO33_POCR_GPIO33_POCR_PC3_MASK 0x00080000
#define HWIO_GPIO33_POCR_GPIO33_POCR_PC4_SHFT 20
#define HWIO_GPIO33_POCR_GPIO33_POCR_PC4_MASK 0x00100000
#define HWIO_GPIO33_POCR_GPIO33_POCR_PC5_SHFT 21
#define HWIO_GPIO33_POCR_GPIO33_POCR_PC5_MASK 0x00200000
#define HWIO_GPIO33_POCR_GPIO33_POCR_PC6_SHFT 22
#define HWIO_GPIO33_POCR_GPIO33_POCR_PC6_MASK 0x00400000
#define HWIO_GPIO33_POCR_GPIO33_POCR_PC7_SHFT 23
#define HWIO_GPIO33_POCR_GPIO33_POCR_PC7_MASK 0x00800000
#define HWIO_GPIO33_POCR_GPIO33_POCR_PC8_SHFT 24
#define HWIO_GPIO33_POCR_GPIO33_POCR_PC8_MASK 0x01000000
#define HWIO_GPIO33_POCR_GPIO33_POCR_PC9_SHFT 25
#define HWIO_GPIO33_POCR_GPIO33_POCR_PC9_MASK 0x02000000
#define HWIO_GPIO33_POCR_GPIO33_POCR_PC10_SHFT 26
#define HWIO_GPIO33_POCR_GPIO33_POCR_PC10_MASK 0x04000000
#define HWIO_GPIO33_POCR_GPIO33_POCR_PC11_SHFT 27
#define HWIO_GPIO33_POCR_GPIO33_POCR_PC11_MASK 0x08000000
#define HWIO_GPIO33_POCR_GPIO33_POCR_PC12_SHFT 28
#define HWIO_GPIO33_POCR_GPIO33_POCR_PC12_MASK 0x10000000
#define HWIO_GPIO33_POCR_GPIO33_POCR_PC13_SHFT 29
#define HWIO_GPIO33_POCR_GPIO33_POCR_PC13_MASK 0x20000000
#define HWIO_GPIO33_POCR_GPIO33_POCR_PC14_SHFT 30
#define HWIO_GPIO33_POCR_GPIO33_POCR_PC14_MASK 0x40000000
#define HWIO_GPIO33_POCR_GPIO33_POCR_PC15_SHFT 31
#define HWIO_GPIO33_POCR_GPIO33_POCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO33_POCR0_ADDR  0xF0012130  
#define HWIO_GPIO33_POCR0_GPIO33_POCR0_PC0_SHFT 16
#define HWIO_GPIO33_POCR0_GPIO33_POCR0_PC0_MASK 0x00010000
#define HWIO_GPIO33_POCR0_GPIO33_POCR0_PC1_SHFT 17
#define HWIO_GPIO33_POCR0_GPIO33_POCR0_PC1_MASK 0x00020000
#define HWIO_GPIO33_POCR0_GPIO33_POCR0_PC2_SHFT 18
#define HWIO_GPIO33_POCR0_GPIO33_POCR0_PC2_MASK 0x00040000
#define HWIO_GPIO33_POCR0_GPIO33_POCR0_PC3_SHFT 19
#define HWIO_GPIO33_POCR0_GPIO33_POCR0_PC3_MASK 0x00080000


//--------

#define HWIO_GPIO33_POCR4_ADDR  0xF0012134  
#define HWIO_GPIO33_POCR4_GPIO33_POCR4_PC4_SHFT 20
#define HWIO_GPIO33_POCR4_GPIO33_POCR4_PC4_MASK 0x00100000
#define HWIO_GPIO33_POCR4_GPIO33_POCR4_PC5_SHFT 21
#define HWIO_GPIO33_POCR4_GPIO33_POCR4_PC5_MASK 0x00200000
#define HWIO_GPIO33_POCR4_GPIO33_POCR4_PC6_SHFT 22
#define HWIO_GPIO33_POCR4_GPIO33_POCR4_PC6_MASK 0x00400000
#define HWIO_GPIO33_POCR4_GPIO33_POCR4_PC7_SHFT 23
#define HWIO_GPIO33_POCR4_GPIO33_POCR4_PC7_MASK 0x00800000


//--------

#define HWIO_GPIO33_POCR8_ADDR  0xF0012138  
#define HWIO_GPIO33_POCR8_GPIO33_POCR8_PC8_SHFT 24
#define HWIO_GPIO33_POCR8_GPIO33_POCR8_PC8_MASK 0x01000000
#define HWIO_GPIO33_POCR8_GPIO33_POCR8_PC9_SHFT 25
#define HWIO_GPIO33_POCR8_GPIO33_POCR8_PC9_MASK 0x02000000
#define HWIO_GPIO33_POCR8_GPIO33_POCR8_PC10_SHFT 26
#define HWIO_GPIO33_POCR8_GPIO33_POCR8_PC10_MASK 0x04000000
#define HWIO_GPIO33_POCR8_GPIO33_POCR8_PC11_SHFT 27
#define HWIO_GPIO33_POCR8_GPIO33_POCR8_PC11_MASK 0x08000000


//--------

#define HWIO_GPIO33_POCR12_ADDR  0xF001213C  
#define HWIO_GPIO33_POCR12_GPIO33_POCR12_PC12_SHFT 28
#define HWIO_GPIO33_POCR12_GPIO33_POCR12_PC12_MASK 0x10000000
#define HWIO_GPIO33_POCR12_GPIO33_POCR12_PC13_SHFT 29
#define HWIO_GPIO33_POCR12_GPIO33_POCR12_PC13_MASK 0x20000000
#define HWIO_GPIO33_POCR12_GPIO33_POCR12_PC14_SHFT 30
#define HWIO_GPIO33_POCR12_GPIO33_POCR12_PC14_MASK 0x40000000
#define HWIO_GPIO33_POCR12_GPIO33_POCR12_PC15_SHFT 31
#define HWIO_GPIO33_POCR12_GPIO33_POCR12_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO33_PUDEN_ADDR  0xF0012140  
#define HWIO_GPIO33_PUDEN_GPIO33_PUDEN_PXPUDEN0_SHFT 0
#define HWIO_GPIO33_PUDEN_GPIO33_PUDEN_PXPUDEN0_MASK 0x00000003
#define HWIO_GPIO33_PUDEN_GPIO33_PUDEN_PXPUDEN1_SHFT 2
#define HWIO_GPIO33_PUDEN_GPIO33_PUDEN_PXPUDEN1_MASK 0x0000000c
#define HWIO_GPIO33_PUDEN_GPIO33_PUDEN_PXPUDEN2_SHFT 4
#define HWIO_GPIO33_PUDEN_GPIO33_PUDEN_PXPUDEN2_MASK 0x00000030
#define HWIO_GPIO33_PUDEN_GPIO33_PUDEN_PXPUDEN3_SHFT 6
#define HWIO_GPIO33_PUDEN_GPIO33_PUDEN_PXPUDEN3_MASK 0x000000c0
#define HWIO_GPIO33_PUDEN_GPIO33_PUDEN_PXPUDEN4_SHFT 8
#define HWIO_GPIO33_PUDEN_GPIO33_PUDEN_PXPUDEN4_MASK 0x00000300
#define HWIO_GPIO33_PUDEN_GPIO33_PUDEN_PXPUDEN5_SHFT 10
#define HWIO_GPIO33_PUDEN_GPIO33_PUDEN_PXPUDEN5_MASK 0x00000c00
#define HWIO_GPIO33_PUDEN_GPIO33_PUDEN_PXPUDEN6_SHFT 12
#define HWIO_GPIO33_PUDEN_GPIO33_PUDEN_PXPUDEN6_MASK 0x00003000
#define HWIO_GPIO33_PUDEN_GPIO33_PUDEN_PXPUDEN7_SHFT 14
#define HWIO_GPIO33_PUDEN_GPIO33_PUDEN_PXPUDEN7_MASK 0x0000c000
#define HWIO_GPIO33_PUDEN_GPIO33_PUDEN_PXPUDEN8_SHFT 16
#define HWIO_GPIO33_PUDEN_GPIO33_PUDEN_PXPUDEN8_MASK 0x00030000
#define HWIO_GPIO33_PUDEN_GPIO33_PUDEN_PXPUDEN9_SHFT 18
#define HWIO_GPIO33_PUDEN_GPIO33_PUDEN_PXPUDEN9_MASK 0x000c0000
#define HWIO_GPIO33_PUDEN_GPIO33_PUDEN_PXPUDEN10_SHFT 20
#define HWIO_GPIO33_PUDEN_GPIO33_PUDEN_PXPUDEN10_MASK 0x00300000
#define HWIO_GPIO33_PUDEN_GPIO33_PUDEN_PXPUDEN11_SHFT 22
#define HWIO_GPIO33_PUDEN_GPIO33_PUDEN_PXPUDEN11_MASK 0x00c00000
#define HWIO_GPIO33_PUDEN_GPIO33_PUDEN_PXPUDEN12_SHFT 24
#define HWIO_GPIO33_PUDEN_GPIO33_PUDEN_PXPUDEN12_MASK 0x03000000
#define HWIO_GPIO33_PUDEN_GPIO33_PUDEN_PXPUDEN13_SHFT 26
#define HWIO_GPIO33_PUDEN_GPIO33_PUDEN_PXPUDEN13_MASK 0x0c000000
#define HWIO_GPIO33_PUDEN_GPIO33_PUDEN_PXPUDEN14_SHFT 28
#define HWIO_GPIO33_PUDEN_GPIO33_PUDEN_PXPUDEN14_MASK 0x30000000
#define HWIO_GPIO33_PUDEN_GPIO33_PUDEN_PXPUDEN15_SHFT 30
#define HWIO_GPIO33_PUDEN_GPIO33_PUDEN_PXPUDEN15_MASK 0xc0000000


//--------

#define HWIO_GPIO33_PODR_ADDR  0xF0012144  
#define HWIO_GPIO33_PODR_GPIO33_PODR_PXPODR0_SHFT 0
#define HWIO_GPIO33_PODR_GPIO33_PODR_PXPODR0_MASK 0x00000003
#define HWIO_GPIO33_PODR_GPIO33_PODR_PXPODR1_SHFT 2
#define HWIO_GPIO33_PODR_GPIO33_PODR_PXPODR1_MASK 0x0000000c
#define HWIO_GPIO33_PODR_GPIO33_PODR_PXPODR2_SHFT 4
#define HWIO_GPIO33_PODR_GPIO33_PODR_PXPODR2_MASK 0x00000030
#define HWIO_GPIO33_PODR_GPIO33_PODR_PXPODR3_SHFT 6
#define HWIO_GPIO33_PODR_GPIO33_PODR_PXPODR3_MASK 0x000000c0
#define HWIO_GPIO33_PODR_GPIO33_PODR_PXPODR4_SHFT 8
#define HWIO_GPIO33_PODR_GPIO33_PODR_PXPODR4_MASK 0x00000300
#define HWIO_GPIO33_PODR_GPIO33_PODR_PXPODR5_SHFT 10
#define HWIO_GPIO33_PODR_GPIO33_PODR_PXPODR5_MASK 0x00000c00
#define HWIO_GPIO33_PODR_GPIO33_PODR_PXPODR6_SHFT 12
#define HWIO_GPIO33_PODR_GPIO33_PODR_PXPODR6_MASK 0x00003000
#define HWIO_GPIO33_PODR_GPIO33_PODR_PXPODR7_SHFT 14
#define HWIO_GPIO33_PODR_GPIO33_PODR_PXPODR7_MASK 0x0000c000
#define HWIO_GPIO33_PODR_GPIO33_PODR_PXPODR8_SHFT 16
#define HWIO_GPIO33_PODR_GPIO33_PODR_PXPODR8_MASK 0x00030000
#define HWIO_GPIO33_PODR_GPIO33_PODR_PXPODR9_SHFT 18
#define HWIO_GPIO33_PODR_GPIO33_PODR_PXPODR9_MASK 0x000c0000
#define HWIO_GPIO33_PODR_GPIO33_PODR_PXPODR10_SHFT 20
#define HWIO_GPIO33_PODR_GPIO33_PODR_PXPODR10_MASK 0x00300000
#define HWIO_GPIO33_PODR_GPIO33_PODR_PXPODR11_SHFT 22
#define HWIO_GPIO33_PODR_GPIO33_PODR_PXPODR11_MASK 0x00c00000
#define HWIO_GPIO33_PODR_GPIO33_PODR_PXPODR12_SHFT 24
#define HWIO_GPIO33_PODR_GPIO33_PODR_PXPODR12_MASK 0x03000000
#define HWIO_GPIO33_PODR_GPIO33_PODR_PXPODR13_SHFT 26
#define HWIO_GPIO33_PODR_GPIO33_PODR_PXPODR13_MASK 0x0c000000
#define HWIO_GPIO33_PODR_GPIO33_PODR_PXPODR14_SHFT 28
#define HWIO_GPIO33_PODR_GPIO33_PODR_PXPODR14_MASK 0x30000000
#define HWIO_GPIO33_PODR_GPIO33_PODR_PXPODR15_SHFT 30
#define HWIO_GPIO33_PODR_GPIO33_PODR_PXPODR15_MASK 0xc0000000


//--------

#define HWIO_GPIO33_PMOD_ADDR  0xF0012148  
#define HWIO_GPIO33_PMOD_GPIO33_PMOD_PXMOD0_SHFT 0
#define HWIO_GPIO33_PMOD_GPIO33_PMOD_PXMOD0_MASK 0x00000003
#define HWIO_GPIO33_PMOD_GPIO33_PMOD_PXMOD1_SHFT 2
#define HWIO_GPIO33_PMOD_GPIO33_PMOD_PXMOD1_MASK 0x0000000c
#define HWIO_GPIO33_PMOD_GPIO33_PMOD_PXMOD2_SHFT 4
#define HWIO_GPIO33_PMOD_GPIO33_PMOD_PXMOD2_MASK 0x00000030
#define HWIO_GPIO33_PMOD_GPIO33_PMOD_PXMOD3_SHFT 6
#define HWIO_GPIO33_PMOD_GPIO33_PMOD_PXMOD3_MASK 0x000000c0
#define HWIO_GPIO33_PMOD_GPIO33_PMOD_PXMOD4_SHFT 8
#define HWIO_GPIO33_PMOD_GPIO33_PMOD_PXMOD4_MASK 0x00000300
#define HWIO_GPIO33_PMOD_GPIO33_PMOD_PXMOD5_SHFT 10
#define HWIO_GPIO33_PMOD_GPIO33_PMOD_PXMOD5_MASK 0x00000c00
#define HWIO_GPIO33_PMOD_GPIO33_PMOD_PXMOD6_SHFT 12
#define HWIO_GPIO33_PMOD_GPIO33_PMOD_PXMOD6_MASK 0x00003000
#define HWIO_GPIO33_PMOD_GPIO33_PMOD_PXMOD7_SHFT 14
#define HWIO_GPIO33_PMOD_GPIO33_PMOD_PXMOD7_MASK 0x0000c000
#define HWIO_GPIO33_PMOD_GPIO33_PMOD_PXMOD8_SHFT 16
#define HWIO_GPIO33_PMOD_GPIO33_PMOD_PXMOD8_MASK 0x00030000
#define HWIO_GPIO33_PMOD_GPIO33_PMOD_PXMOD9_SHFT 18
#define HWIO_GPIO33_PMOD_GPIO33_PMOD_PXMOD9_MASK 0x000c0000
#define HWIO_GPIO33_PMOD_GPIO33_PMOD_PXMOD10_SHFT 20
#define HWIO_GPIO33_PMOD_GPIO33_PMOD_PXMOD10_MASK 0x00300000
#define HWIO_GPIO33_PMOD_GPIO33_PMOD_PXMOD11_SHFT 22
#define HWIO_GPIO33_PMOD_GPIO33_PMOD_PXMOD11_MASK 0x00c00000
#define HWIO_GPIO33_PMOD_GPIO33_PMOD_PXMOD12_SHFT 24
#define HWIO_GPIO33_PMOD_GPIO33_PMOD_PXMOD12_MASK 0x03000000
#define HWIO_GPIO33_PMOD_GPIO33_PMOD_PXMOD13_SHFT 26
#define HWIO_GPIO33_PMOD_GPIO33_PMOD_PXMOD13_MASK 0x0c000000
#define HWIO_GPIO33_PMOD_GPIO33_PMOD_PXMOD14_SHFT 28
#define HWIO_GPIO33_PMOD_GPIO33_PMOD_PXMOD14_MASK 0x30000000
#define HWIO_GPIO33_PMOD_GPIO33_PMOD_PXMOD15_SHFT 30
#define HWIO_GPIO33_PMOD_GPIO33_PMOD_PXMOD15_MASK 0xc0000000


//--------

#define HWIO_GPIO33_PEROUT0_ADDR  0xF001214C  
#define HWIO_GPIO33_PEROUT0_GPIO33_PEROUT0_OUTSEL0_SHFT 0
#define HWIO_GPIO33_PEROUT0_GPIO33_PEROUT0_OUTSEL0_MASK 0x0000000f
#define HWIO_GPIO33_PEROUT0_GPIO33_PEROUT0_OUTSEL1_SHFT 4
#define HWIO_GPIO33_PEROUT0_GPIO33_PEROUT0_OUTSEL1_MASK 0x000000f0
#define HWIO_GPIO33_PEROUT0_GPIO33_PEROUT0_OUTSEL2_SHFT 8
#define HWIO_GPIO33_PEROUT0_GPIO33_PEROUT0_OUTSEL2_MASK 0x00000f00
#define HWIO_GPIO33_PEROUT0_GPIO33_PEROUT0_OUTSEL3_SHFT 12
#define HWIO_GPIO33_PEROUT0_GPIO33_PEROUT0_OUTSEL3_MASK 0x0000f000
#define HWIO_GPIO33_PEROUT0_GPIO33_PEROUT0_OUTSEL4_SHFT 16
#define HWIO_GPIO33_PEROUT0_GPIO33_PEROUT0_OUTSEL4_MASK 0x000f0000
#define HWIO_GPIO33_PEROUT0_GPIO33_PEROUT0_OUTSEL5_SHFT 20
#define HWIO_GPIO33_PEROUT0_GPIO33_PEROUT0_OUTSEL5_MASK 0x00f00000
#define HWIO_GPIO33_PEROUT0_GPIO33_PEROUT0_OUTSEL6_SHFT 24
#define HWIO_GPIO33_PEROUT0_GPIO33_PEROUT0_OUTSEL6_MASK 0x0f000000
#define HWIO_GPIO33_PEROUT0_GPIO33_PEROUT0_OUTSEL7_SHFT 28
#define HWIO_GPIO33_PEROUT0_GPIO33_PEROUT0_OUTSEL7_MASK 0xf0000000


//--------

#define HWIO_GPIO33_PEROUT1_ADDR  0xF0012150  
#define HWIO_GPIO33_PEROUT1_GPIO33_PEROUT1_OUTSEL8_SHFT 0
#define HWIO_GPIO33_PEROUT1_GPIO33_PEROUT1_OUTSEL8_MASK 0x0000000f
#define HWIO_GPIO33_PEROUT1_GPIO33_PEROUT1_OUTSEL9_SHFT 4
#define HWIO_GPIO33_PEROUT1_GPIO33_PEROUT1_OUTSEL9_MASK 0x000000f0
#define HWIO_GPIO33_PEROUT1_GPIO33_PEROUT1_OUTSEL10_SHFT 8
#define HWIO_GPIO33_PEROUT1_GPIO33_PEROUT1_OUTSEL10_MASK 0x00000f00
#define HWIO_GPIO33_PEROUT1_GPIO33_PEROUT1_OUTSEL11_SHFT 12
#define HWIO_GPIO33_PEROUT1_GPIO33_PEROUT1_OUTSEL11_MASK 0x0000f000
#define HWIO_GPIO33_PEROUT1_GPIO33_PEROUT1_OUTSEL12_SHFT 16
#define HWIO_GPIO33_PEROUT1_GPIO33_PEROUT1_OUTSEL12_MASK 0x000f0000
#define HWIO_GPIO33_PEROUT1_GPIO33_PEROUT1_OUTSEL13_SHFT 20
#define HWIO_GPIO33_PEROUT1_GPIO33_PEROUT1_OUTSEL13_MASK 0x00f00000
#define HWIO_GPIO33_PEROUT1_GPIO33_PEROUT1_OUTSEL14_SHFT 24
#define HWIO_GPIO33_PEROUT1_GPIO33_PEROUT1_OUTSEL14_MASK 0x0f000000
#define HWIO_GPIO33_PEROUT1_GPIO33_PEROUT1_OUTSEL15_SHFT 28
#define HWIO_GPIO33_PEROUT1_GPIO33_PEROUT1_OUTSEL15_MASK 0xf0000000


//--------

#define HWIO_GPIO33_PDR0_ADDR  0xF0012154  
#define HWIO_GPIO33_PDR0_GPIO33_PDR0_PXPD0_SHFT 0
#define HWIO_GPIO33_PDR0_GPIO33_PDR0_PXPD0_MASK 0x00000003
#define HWIO_GPIO33_PDR0_GPIO33_PDR0_PXPD1_SHFT 4
#define HWIO_GPIO33_PDR0_GPIO33_PDR0_PXPD1_MASK 0x00000030
#define HWIO_GPIO33_PDR0_GPIO33_PDR0_PXPD2_SHFT 8
#define HWIO_GPIO33_PDR0_GPIO33_PDR0_PXPD2_MASK 0x00000300
#define HWIO_GPIO33_PDR0_GPIO33_PDR0_PXPD3_SHFT 12
#define HWIO_GPIO33_PDR0_GPIO33_PDR0_PXPD3_MASK 0x00003000
#define HWIO_GPIO33_PDR0_GPIO33_PDR0_PXPD4_SHFT 16
#define HWIO_GPIO33_PDR0_GPIO33_PDR0_PXPD4_MASK 0x00030000
#define HWIO_GPIO33_PDR0_GPIO33_PDR0_PXPD5_SHFT 20
#define HWIO_GPIO33_PDR0_GPIO33_PDR0_PXPD5_MASK 0x00300000
#define HWIO_GPIO33_PDR0_GPIO33_PDR0_PXPD6_SHFT 24
#define HWIO_GPIO33_PDR0_GPIO33_PDR0_PXPD6_MASK 0x03000000
#define HWIO_GPIO33_PDR0_GPIO33_PDR0_PXPD7_SHFT 28
#define HWIO_GPIO33_PDR0_GPIO33_PDR0_PXPD7_MASK 0x30000000


//--------

#define HWIO_GPIO33_PDR1_ADDR  0xF0012158  
#define HWIO_GPIO33_PDR1_GPIO33_PDR1_PXPD8_SHFT 0
#define HWIO_GPIO33_PDR1_GPIO33_PDR1_PXPD8_MASK 0x00000003
#define HWIO_GPIO33_PDR1_GPIO33_PDR1_PXPD9_SHFT 4
#define HWIO_GPIO33_PDR1_GPIO33_PDR1_PXPD9_MASK 0x00000030
#define HWIO_GPIO33_PDR1_GPIO33_PDR1_PXPD10_SHFT 8
#define HWIO_GPIO33_PDR1_GPIO33_PDR1_PXPD10_MASK 0x00000300
#define HWIO_GPIO33_PDR1_GPIO33_PDR1_PXPD11_SHFT 12
#define HWIO_GPIO33_PDR1_GPIO33_PDR1_PXPD11_MASK 0x00003000
#define HWIO_GPIO33_PDR1_GPIO33_PDR1_PXPD12_SHFT 16
#define HWIO_GPIO33_PDR1_GPIO33_PDR1_PXPD12_MASK 0x00030000
#define HWIO_GPIO33_PDR1_GPIO33_PDR1_PXPD13_SHFT 20
#define HWIO_GPIO33_PDR1_GPIO33_PDR1_PXPD13_MASK 0x00300000
#define HWIO_GPIO33_PDR1_GPIO33_PDR1_PXPD14_SHFT 24
#define HWIO_GPIO33_PDR1_GPIO33_PDR1_PXPD14_MASK 0x03000000
#define HWIO_GPIO33_PDR1_GPIO33_PDR1_PXPD15_SHFT 28
#define HWIO_GPIO33_PDR1_GPIO33_PDR1_PXPD15_MASK 0x30000000


//--------

#define HWIO_GPIO33_SDE_ADDR  0xF001215C  
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEN0_SHFT 0
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEN0_MASK 0x00000001
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEN1_SHFT 1
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEN1_MASK 0x00000002
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEN2_SHFT 2
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEN2_MASK 0x00000004
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEN3_SHFT 3
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEN3_MASK 0x00000008
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEN4_SHFT 4
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEN4_MASK 0x00000010
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEN5_SHFT 5
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEN5_MASK 0x00000020
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEN6_SHFT 6
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEN6_MASK 0x00000040
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEN7_SHFT 7
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEN7_MASK 0x00000080
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEN8_SHFT 8
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEN8_MASK 0x00000100
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEN9_SHFT 9
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEN9_MASK 0x00000200
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEN10_SHFT 10
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEN10_MASK 0x00000400
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEN11_SHFT 11
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEN11_MASK 0x00000800
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEN12_SHFT 12
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEN12_MASK 0x00001000
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEN13_SHFT 13
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEN13_MASK 0x00002000
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEN14_SHFT 14
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEN14_MASK 0x00004000
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEN15_SHFT 15
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEN15_MASK 0x00008000
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEF0_SHFT 16
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEF0_MASK 0x00010000
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEF1_SHFT 17
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEF1_MASK 0x00020000
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEF2_SHFT 18
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEF2_MASK 0x00040000
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEF3_SHFT 19
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEF3_MASK 0x00080000
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEF4_SHFT 20
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEF4_MASK 0x00100000
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEF5_SHFT 21
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEF5_MASK 0x00200000
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEF6_SHFT 22
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEF6_MASK 0x00400000
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEF7_SHFT 23
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEF7_MASK 0x00800000
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEF8_SHFT 24
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEF8_MASK 0x01000000
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEF9_SHFT 25
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEF9_MASK 0x02000000
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEF10_SHFT 26
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEF10_MASK 0x04000000
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEF11_SHFT 27
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEF11_MASK 0x08000000
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEF12_SHFT 28
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEF12_MASK 0x10000000
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEF13_SHFT 29
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEF13_MASK 0x20000000
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEF14_SHFT 30
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEF14_MASK 0x40000000
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEF15_SHFT 31
#define HWIO_GPIO33_SDE_GPIO33_SDE_SDEF15_MASK 0x80000000


//--------

#define HWIO_GPIO33_SDCTL_ADDR  0xF0012160  
#define HWIO_GPIO33_SDCTL_GPIO33_SDCTL_SWTRIG_SHFT 0
#define HWIO_GPIO33_SDCTL_GPIO33_SDCTL_SWTRIG_MASK 0x00000001
#define HWIO_GPIO33_SDCTL_GPIO33_SDCTL_LINKEN_SHFT 1
#define HWIO_GPIO33_SDCTL_GPIO33_SDCTL_LINKEN_MASK 0x00000002
#define HWIO_GPIO33_SDCTL_GPIO33_SDCTL_PSDEF_SHFT 2
#define HWIO_GPIO33_SDCTL_GPIO33_SDCTL_PSDEF_MASK 0x00000004


//--------

#define HWIO_GPIO33_ESR_ADDR  0xF0012164  
#define HWIO_GPIO33_ESR_GPIO33_ESR_EN0_SHFT 0
#define HWIO_GPIO33_ESR_GPIO33_ESR_EN0_MASK 0x00000001
#define HWIO_GPIO33_ESR_GPIO33_ESR_EN1_SHFT 1
#define HWIO_GPIO33_ESR_GPIO33_ESR_EN1_MASK 0x00000002
#define HWIO_GPIO33_ESR_GPIO33_ESR_EN2_SHFT 2
#define HWIO_GPIO33_ESR_GPIO33_ESR_EN2_MASK 0x00000004
#define HWIO_GPIO33_ESR_GPIO33_ESR_EN3_SHFT 3
#define HWIO_GPIO33_ESR_GPIO33_ESR_EN3_MASK 0x00000008
#define HWIO_GPIO33_ESR_GPIO33_ESR_EN4_SHFT 4
#define HWIO_GPIO33_ESR_GPIO33_ESR_EN4_MASK 0x00000010
#define HWIO_GPIO33_ESR_GPIO33_ESR_EN5_SHFT 5
#define HWIO_GPIO33_ESR_GPIO33_ESR_EN5_MASK 0x00000020
#define HWIO_GPIO33_ESR_GPIO33_ESR_EN6_SHFT 6
#define HWIO_GPIO33_ESR_GPIO33_ESR_EN6_MASK 0x00000040
#define HWIO_GPIO33_ESR_GPIO33_ESR_EN7_SHFT 7
#define HWIO_GPIO33_ESR_GPIO33_ESR_EN7_MASK 0x00000080
#define HWIO_GPIO33_ESR_GPIO33_ESR_EN8_SHFT 8
#define HWIO_GPIO33_ESR_GPIO33_ESR_EN8_MASK 0x00000100
#define HWIO_GPIO33_ESR_GPIO33_ESR_EN9_SHFT 9
#define HWIO_GPIO33_ESR_GPIO33_ESR_EN9_MASK 0x00000200
#define HWIO_GPIO33_ESR_GPIO33_ESR_EN10_SHFT 10
#define HWIO_GPIO33_ESR_GPIO33_ESR_EN10_MASK 0x00000400
#define HWIO_GPIO33_ESR_GPIO33_ESR_EN11_SHFT 11
#define HWIO_GPIO33_ESR_GPIO33_ESR_EN11_MASK 0x00000800
#define HWIO_GPIO33_ESR_GPIO33_ESR_EN12_SHFT 12
#define HWIO_GPIO33_ESR_GPIO33_ESR_EN12_MASK 0x00001000
#define HWIO_GPIO33_ESR_GPIO33_ESR_EN13_SHFT 13
#define HWIO_GPIO33_ESR_GPIO33_ESR_EN13_MASK 0x00002000
#define HWIO_GPIO33_ESR_GPIO33_ESR_EN14_SHFT 14
#define HWIO_GPIO33_ESR_GPIO33_ESR_EN14_MASK 0x00004000
#define HWIO_GPIO33_ESR_GPIO33_ESR_EN15_SHFT 15
#define HWIO_GPIO33_ESR_GPIO33_ESR_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO33_LOCK_ADDR  0xF0012168  
#define HWIO_GPIO33_LOCK_GPIO33_LOCK_P0LCK_SHFT 0
#define HWIO_GPIO33_LOCK_GPIO33_LOCK_P0LCK_MASK 0x00000001
#define HWIO_GPIO33_LOCK_GPIO33_LOCK_P1LCK_SHFT 1
#define HWIO_GPIO33_LOCK_GPIO33_LOCK_P1LCK_MASK 0x00000002
#define HWIO_GPIO33_LOCK_GPIO33_LOCK_P2LCK_SHFT 2
#define HWIO_GPIO33_LOCK_GPIO33_LOCK_P2LCK_MASK 0x00000004
#define HWIO_GPIO33_LOCK_GPIO33_LOCK_P3LCK_SHFT 3
#define HWIO_GPIO33_LOCK_GPIO33_LOCK_P3LCK_MASK 0x00000008
#define HWIO_GPIO33_LOCK_GPIO33_LOCK_P4LCK_SHFT 4
#define HWIO_GPIO33_LOCK_GPIO33_LOCK_P4LCK_MASK 0x00000010
#define HWIO_GPIO33_LOCK_GPIO33_LOCK_P5LCK_SHFT 5
#define HWIO_GPIO33_LOCK_GPIO33_LOCK_P5LCK_MASK 0x00000020
#define HWIO_GPIO33_LOCK_GPIO33_LOCK_P6LCK_SHFT 6
#define HWIO_GPIO33_LOCK_GPIO33_LOCK_P6LCK_MASK 0x00000040
#define HWIO_GPIO33_LOCK_GPIO33_LOCK_P7LCK_SHFT 7
#define HWIO_GPIO33_LOCK_GPIO33_LOCK_P7LCK_MASK 0x00000080
#define HWIO_GPIO33_LOCK_GPIO33_LOCK_P8LCK_SHFT 8
#define HWIO_GPIO33_LOCK_GPIO33_LOCK_P8LCK_MASK 0x00000100
#define HWIO_GPIO33_LOCK_GPIO33_LOCK_P9LCK_SHFT 9
#define HWIO_GPIO33_LOCK_GPIO33_LOCK_P9LCK_MASK 0x00000200
#define HWIO_GPIO33_LOCK_GPIO33_LOCK_P10LCK_SHFT 10
#define HWIO_GPIO33_LOCK_GPIO33_LOCK_P10LCK_MASK 0x00000400
#define HWIO_GPIO33_LOCK_GPIO33_LOCK_P11LCK_SHFT 11
#define HWIO_GPIO33_LOCK_GPIO33_LOCK_P11LCK_MASK 0x00000800
#define HWIO_GPIO33_LOCK_GPIO33_LOCK_P12LCK_SHFT 12
#define HWIO_GPIO33_LOCK_GPIO33_LOCK_P12LCK_MASK 0x00001000
#define HWIO_GPIO33_LOCK_GPIO33_LOCK_P13LCK_SHFT 13
#define HWIO_GPIO33_LOCK_GPIO33_LOCK_P13LCK_MASK 0x00002000
#define HWIO_GPIO33_LOCK_GPIO33_LOCK_P14LCK_SHFT 14
#define HWIO_GPIO33_LOCK_GPIO33_LOCK_P14LCK_MASK 0x00004000
#define HWIO_GPIO33_LOCK_GPIO33_LOCK_P15LCK_SHFT 15
#define HWIO_GPIO33_LOCK_GPIO33_LOCK_P15LCK_MASK 0x00008000
#define HWIO_GPIO33_LOCK_GPIO33_LOCK_PXLCKKEY_SHFT 16
#define HWIO_GPIO33_LOCK_GPIO33_LOCK_PXLCKKEY_MASK 0xffff0000


//--------

#define HWIO_GPIO33_SDETRMOD_ADDR  0xF001216C  
#define HWIO_GPIO33_SDETRMOD_GPIO33_SDETRMOD_TGSEL0_SHFT 0
#define HWIO_GPIO33_SDETRMOD_GPIO33_SDETRMOD_TGSEL0_MASK 0x00000001
#define HWIO_GPIO33_SDETRMOD_GPIO33_SDETRMOD_TGSEL1_SHFT 1
#define HWIO_GPIO33_SDETRMOD_GPIO33_SDETRMOD_TGSEL1_MASK 0x00000002
#define HWIO_GPIO33_SDETRMOD_GPIO33_SDETRMOD_TGSEL2_SHFT 2
#define HWIO_GPIO33_SDETRMOD_GPIO33_SDETRMOD_TGSEL2_MASK 0x00000004
#define HWIO_GPIO33_SDETRMOD_GPIO33_SDETRMOD_TGSEL3_SHFT 3
#define HWIO_GPIO33_SDETRMOD_GPIO33_SDETRMOD_TGSEL3_MASK 0x00000008
#define HWIO_GPIO33_SDETRMOD_GPIO33_SDETRMOD_TGSEL4_SHFT 4
#define HWIO_GPIO33_SDETRMOD_GPIO33_SDETRMOD_TGSEL4_MASK 0x00000010
#define HWIO_GPIO33_SDETRMOD_GPIO33_SDETRMOD_TGSEL5_SHFT 5
#define HWIO_GPIO33_SDETRMOD_GPIO33_SDETRMOD_TGSEL5_MASK 0x00000020
#define HWIO_GPIO33_SDETRMOD_GPIO33_SDETRMOD_TGSEL6_SHFT 6
#define HWIO_GPIO33_SDETRMOD_GPIO33_SDETRMOD_TGSEL6_MASK 0x00000040
#define HWIO_GPIO33_SDETRMOD_GPIO33_SDETRMOD_TGSEL7_SHFT 7
#define HWIO_GPIO33_SDETRMOD_GPIO33_SDETRMOD_TGSEL7_MASK 0x00000080
#define HWIO_GPIO33_SDETRMOD_GPIO33_SDETRMOD_TGSEL8_SHFT 8
#define HWIO_GPIO33_SDETRMOD_GPIO33_SDETRMOD_TGSEL8_MASK 0x00000100
#define HWIO_GPIO33_SDETRMOD_GPIO33_SDETRMOD_TGSEL9_SHFT 9
#define HWIO_GPIO33_SDETRMOD_GPIO33_SDETRMOD_TGSEL9_MASK 0x00000200
#define HWIO_GPIO33_SDETRMOD_GPIO33_SDETRMOD_TGSEL10_SHFT 10
#define HWIO_GPIO33_SDETRMOD_GPIO33_SDETRMOD_TGSEL10_MASK 0x00000400
#define HWIO_GPIO33_SDETRMOD_GPIO33_SDETRMOD_TGSEL11_SHFT 11
#define HWIO_GPIO33_SDETRMOD_GPIO33_SDETRMOD_TGSEL11_MASK 0x00000800
#define HWIO_GPIO33_SDETRMOD_GPIO33_SDETRMOD_TGSEL12_SHFT 12
#define HWIO_GPIO33_SDETRMOD_GPIO33_SDETRMOD_TGSEL12_MASK 0x00001000
#define HWIO_GPIO33_SDETRMOD_GPIO33_SDETRMOD_TGSEL13_SHFT 13
#define HWIO_GPIO33_SDETRMOD_GPIO33_SDETRMOD_TGSEL13_MASK 0x00002000
#define HWIO_GPIO33_SDETRMOD_GPIO33_SDETRMOD_TGSEL14_SHFT 14
#define HWIO_GPIO33_SDETRMOD_GPIO33_SDETRMOD_TGSEL14_MASK 0x00004000
#define HWIO_GPIO33_SDETRMOD_GPIO33_SDETRMOD_TGSEL15_SHFT 15
#define HWIO_GPIO33_SDETRMOD_GPIO33_SDETRMOD_TGSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO33_PCSR_ADDR  0xF0012170  
#define HWIO_GPIO33_PCSR_GPIO33_PCSR_SEL0_SHFT 0
#define HWIO_GPIO33_PCSR_GPIO33_PCSR_SEL0_MASK 0x00000001
#define HWIO_GPIO33_PCSR_GPIO33_PCSR_SEL1_SHFT 1
#define HWIO_GPIO33_PCSR_GPIO33_PCSR_SEL1_MASK 0x00000002
#define HWIO_GPIO33_PCSR_GPIO33_PCSR_SEL2_SHFT 2
#define HWIO_GPIO33_PCSR_GPIO33_PCSR_SEL2_MASK 0x00000004
#define HWIO_GPIO33_PCSR_GPIO33_PCSR_SEL3_SHFT 3
#define HWIO_GPIO33_PCSR_GPIO33_PCSR_SEL3_MASK 0x00000008
#define HWIO_GPIO33_PCSR_GPIO33_PCSR_SEL4_SHFT 4
#define HWIO_GPIO33_PCSR_GPIO33_PCSR_SEL4_MASK 0x00000010
#define HWIO_GPIO33_PCSR_GPIO33_PCSR_SEL5_SHFT 5
#define HWIO_GPIO33_PCSR_GPIO33_PCSR_SEL5_MASK 0x00000020
#define HWIO_GPIO33_PCSR_GPIO33_PCSR_SEL6_SHFT 6
#define HWIO_GPIO33_PCSR_GPIO33_PCSR_SEL6_MASK 0x00000040
#define HWIO_GPIO33_PCSR_GPIO33_PCSR_SEL7_SHFT 7
#define HWIO_GPIO33_PCSR_GPIO33_PCSR_SEL7_MASK 0x00000080
#define HWIO_GPIO33_PCSR_GPIO33_PCSR_SEL8_SHFT 8
#define HWIO_GPIO33_PCSR_GPIO33_PCSR_SEL8_MASK 0x00000100
#define HWIO_GPIO33_PCSR_GPIO33_PCSR_SEL9_SHFT 9
#define HWIO_GPIO33_PCSR_GPIO33_PCSR_SEL9_MASK 0x00000200
#define HWIO_GPIO33_PCSR_GPIO33_PCSR_SEL10_SHFT 10
#define HWIO_GPIO33_PCSR_GPIO33_PCSR_SEL10_MASK 0x00000400
#define HWIO_GPIO33_PCSR_GPIO33_PCSR_SEL11_SHFT 11
#define HWIO_GPIO33_PCSR_GPIO33_PCSR_SEL11_MASK 0x00000800
#define HWIO_GPIO33_PCSR_GPIO33_PCSR_SEL12_SHFT 12
#define HWIO_GPIO33_PCSR_GPIO33_PCSR_SEL12_MASK 0x00001000
#define HWIO_GPIO33_PCSR_GPIO33_PCSR_SEL13_SHFT 13
#define HWIO_GPIO33_PCSR_GPIO33_PCSR_SEL13_MASK 0x00002000
#define HWIO_GPIO33_PCSR_GPIO33_PCSR_SEL14_SHFT 14
#define HWIO_GPIO33_PCSR_GPIO33_PCSR_SEL14_MASK 0x00004000
#define HWIO_GPIO33_PCSR_GPIO33_PCSR_SEL15_SHFT 15
#define HWIO_GPIO33_PCSR_GPIO33_PCSR_SEL15_MASK 0x00008000


//--------

#define HWIO_GPIO33_INEN_ADDR  0xF0012174  
#define HWIO_GPIO33_INEN_GPIO33_INEN_EN0_SHFT 0
#define HWIO_GPIO33_INEN_GPIO33_INEN_EN0_MASK 0x00000001
#define HWIO_GPIO33_INEN_GPIO33_INEN_EN1_SHFT 1
#define HWIO_GPIO33_INEN_GPIO33_INEN_EN1_MASK 0x00000002
#define HWIO_GPIO33_INEN_GPIO33_INEN_EN2_SHFT 2
#define HWIO_GPIO33_INEN_GPIO33_INEN_EN2_MASK 0x00000004
#define HWIO_GPIO33_INEN_GPIO33_INEN_EN3_SHFT 3
#define HWIO_GPIO33_INEN_GPIO33_INEN_EN3_MASK 0x00000008
#define HWIO_GPIO33_INEN_GPIO33_INEN_EN4_SHFT 4
#define HWIO_GPIO33_INEN_GPIO33_INEN_EN4_MASK 0x00000010
#define HWIO_GPIO33_INEN_GPIO33_INEN_EN5_SHFT 5
#define HWIO_GPIO33_INEN_GPIO33_INEN_EN5_MASK 0x00000020
#define HWIO_GPIO33_INEN_GPIO33_INEN_EN6_SHFT 6
#define HWIO_GPIO33_INEN_GPIO33_INEN_EN6_MASK 0x00000040
#define HWIO_GPIO33_INEN_GPIO33_INEN_EN7_SHFT 7
#define HWIO_GPIO33_INEN_GPIO33_INEN_EN7_MASK 0x00000080
#define HWIO_GPIO33_INEN_GPIO33_INEN_EN8_SHFT 8
#define HWIO_GPIO33_INEN_GPIO33_INEN_EN8_MASK 0x00000100
#define HWIO_GPIO33_INEN_GPIO33_INEN_EN9_SHFT 9
#define HWIO_GPIO33_INEN_GPIO33_INEN_EN9_MASK 0x00000200
#define HWIO_GPIO33_INEN_GPIO33_INEN_EN10_SHFT 10
#define HWIO_GPIO33_INEN_GPIO33_INEN_EN10_MASK 0x00000400
#define HWIO_GPIO33_INEN_GPIO33_INEN_EN11_SHFT 11
#define HWIO_GPIO33_INEN_GPIO33_INEN_EN11_MASK 0x00000800
#define HWIO_GPIO33_INEN_GPIO33_INEN_EN12_SHFT 12
#define HWIO_GPIO33_INEN_GPIO33_INEN_EN12_MASK 0x00001000
#define HWIO_GPIO33_INEN_GPIO33_INEN_EN13_SHFT 13
#define HWIO_GPIO33_INEN_GPIO33_INEN_EN13_MASK 0x00002000
#define HWIO_GPIO33_INEN_GPIO33_INEN_EN14_SHFT 14
#define HWIO_GPIO33_INEN_GPIO33_INEN_EN14_MASK 0x00004000
#define HWIO_GPIO33_INEN_GPIO33_INEN_EN15_SHFT 15
#define HWIO_GPIO33_INEN_GPIO33_INEN_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO33_PUDRST_ADDR  0xF0012178  
#define HWIO_GPIO33_PUDRST_GPIO33_PUDRST_PDSEL0_SHFT 0
#define HWIO_GPIO33_PUDRST_GPIO33_PUDRST_PDSEL0_MASK 0x00000001
#define HWIO_GPIO33_PUDRST_GPIO33_PUDRST_PDSEL1_SHFT 1
#define HWIO_GPIO33_PUDRST_GPIO33_PUDRST_PDSEL1_MASK 0x00000002
#define HWIO_GPIO33_PUDRST_GPIO33_PUDRST_PDSEL2_SHFT 2
#define HWIO_GPIO33_PUDRST_GPIO33_PUDRST_PDSEL2_MASK 0x00000004
#define HWIO_GPIO33_PUDRST_GPIO33_PUDRST_PDSEL3_SHFT 3
#define HWIO_GPIO33_PUDRST_GPIO33_PUDRST_PDSEL3_MASK 0x00000008
#define HWIO_GPIO33_PUDRST_GPIO33_PUDRST_PDSEL4_SHFT 4
#define HWIO_GPIO33_PUDRST_GPIO33_PUDRST_PDSEL4_MASK 0x00000010
#define HWIO_GPIO33_PUDRST_GPIO33_PUDRST_PDSEL5_SHFT 5
#define HWIO_GPIO33_PUDRST_GPIO33_PUDRST_PDSEL5_MASK 0x00000020
#define HWIO_GPIO33_PUDRST_GPIO33_PUDRST_PDSEL6_SHFT 6
#define HWIO_GPIO33_PUDRST_GPIO33_PUDRST_PDSEL6_MASK 0x00000040
#define HWIO_GPIO33_PUDRST_GPIO33_PUDRST_PDSEL7_SHFT 7
#define HWIO_GPIO33_PUDRST_GPIO33_PUDRST_PDSEL7_MASK 0x00000080
#define HWIO_GPIO33_PUDRST_GPIO33_PUDRST_PDSEL8_SHFT 8
#define HWIO_GPIO33_PUDRST_GPIO33_PUDRST_PDSEL8_MASK 0x00000100
#define HWIO_GPIO33_PUDRST_GPIO33_PUDRST_PDSEL9_SHFT 9
#define HWIO_GPIO33_PUDRST_GPIO33_PUDRST_PDSEL9_MASK 0x00000200
#define HWIO_GPIO33_PUDRST_GPIO33_PUDRST_PDSEL10_SHFT 10
#define HWIO_GPIO33_PUDRST_GPIO33_PUDRST_PDSEL10_MASK 0x00000400
#define HWIO_GPIO33_PUDRST_GPIO33_PUDRST_PDSEL11_SHFT 11
#define HWIO_GPIO33_PUDRST_GPIO33_PUDRST_PDSEL11_MASK 0x00000800
#define HWIO_GPIO33_PUDRST_GPIO33_PUDRST_PDSEL12_SHFT 12
#define HWIO_GPIO33_PUDRST_GPIO33_PUDRST_PDSEL12_MASK 0x00001000
#define HWIO_GPIO33_PUDRST_GPIO33_PUDRST_PDSEL13_SHFT 13
#define HWIO_GPIO33_PUDRST_GPIO33_PUDRST_PDSEL13_MASK 0x00002000
#define HWIO_GPIO33_PUDRST_GPIO33_PUDRST_PDSEL14_SHFT 14
#define HWIO_GPIO33_PUDRST_GPIO33_PUDRST_PDSEL14_MASK 0x00004000
#define HWIO_GPIO33_PUDRST_GPIO33_PUDRST_PDSEL15_SHFT 15
#define HWIO_GPIO33_PUDRST_GPIO33_PUDRST_PDSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO34_INFO_ADDR  0xF0012200  
#define HWIO_GPIO34_INFO_GPIO34_INFO_MODREV_SHFT 0
#define HWIO_GPIO34_INFO_GPIO34_INFO_MODREV_MASK 0x000000ff
#define HWIO_GPIO34_INFO_GPIO34_INFO_MODTYPE_SHFT 8
#define HWIO_GPIO34_INFO_GPIO34_INFO_MODTYPE_MASK 0x0000ff00
#define HWIO_GPIO34_INFO_GPIO34_INFO_MODNUMBER_SHFT 16
#define HWIO_GPIO34_INFO_GPIO34_INFO_MODNUMBER_MASK 0xffff0000


//--------

#define HWIO_GPIO34_ACES0_ADDR  0xF0012204  
#define HWIO_GPIO34_ACES0_GPIO34_ACES0_EN0_SHFT 0
#define HWIO_GPIO34_ACES0_GPIO34_ACES0_EN0_MASK 0x00000001
#define HWIO_GPIO34_ACES0_GPIO34_ACES0_EN1_SHFT 1
#define HWIO_GPIO34_ACES0_GPIO34_ACES0_EN1_MASK 0x00000002
#define HWIO_GPIO34_ACES0_GPIO34_ACES0_EN2_SHFT 2
#define HWIO_GPIO34_ACES0_GPIO34_ACES0_EN2_MASK 0x00000004
#define HWIO_GPIO34_ACES0_GPIO34_ACES0_EN3_SHFT 3
#define HWIO_GPIO34_ACES0_GPIO34_ACES0_EN3_MASK 0x00000008
#define HWIO_GPIO34_ACES0_GPIO34_ACES0_EN4_SHFT 4
#define HWIO_GPIO34_ACES0_GPIO34_ACES0_EN4_MASK 0x00000010
#define HWIO_GPIO34_ACES0_GPIO34_ACES0_EN5_SHFT 5
#define HWIO_GPIO34_ACES0_GPIO34_ACES0_EN5_MASK 0x00000020
#define HWIO_GPIO34_ACES0_GPIO34_ACES0_EN6_SHFT 6
#define HWIO_GPIO34_ACES0_GPIO34_ACES0_EN6_MASK 0x00000040
#define HWIO_GPIO34_ACES0_GPIO34_ACES0_EN7_SHFT 7
#define HWIO_GPIO34_ACES0_GPIO34_ACES0_EN7_MASK 0x00000080
#define HWIO_GPIO34_ACES0_GPIO34_ACES0_EN8_SHFT 8
#define HWIO_GPIO34_ACES0_GPIO34_ACES0_EN8_MASK 0x00000100
#define HWIO_GPIO34_ACES0_GPIO34_ACES0_EN9_SHFT 9
#define HWIO_GPIO34_ACES0_GPIO34_ACES0_EN9_MASK 0x00000200
#define HWIO_GPIO34_ACES0_GPIO34_ACES0_EN10_SHFT 10
#define HWIO_GPIO34_ACES0_GPIO34_ACES0_EN10_MASK 0x00000400
#define HWIO_GPIO34_ACES0_GPIO34_ACES0_EN11_SHFT 11
#define HWIO_GPIO34_ACES0_GPIO34_ACES0_EN11_MASK 0x00000800
#define HWIO_GPIO34_ACES0_GPIO34_ACES0_EN12_SHFT 12
#define HWIO_GPIO34_ACES0_GPIO34_ACES0_EN12_MASK 0x00001000
#define HWIO_GPIO34_ACES0_GPIO34_ACES0_EN13_SHFT 13
#define HWIO_GPIO34_ACES0_GPIO34_ACES0_EN13_MASK 0x00002000
#define HWIO_GPIO34_ACES0_GPIO34_ACES0_EN14_SHFT 14
#define HWIO_GPIO34_ACES0_GPIO34_ACES0_EN14_MASK 0x00004000
#define HWIO_GPIO34_ACES0_GPIO34_ACES0_EN15_SHFT 15
#define HWIO_GPIO34_ACES0_GPIO34_ACES0_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO34_ACES1_ADDR  0xF0012208  


//--------

#define HWIO_GPIO34_PIR_ADDR  0xF001220C  
#define HWIO_GPIO34_PIR_GPIO34_PIR_PXPIR0_SHFT 0
#define HWIO_GPIO34_PIR_GPIO34_PIR_PXPIR0_MASK 0x00000001
#define HWIO_GPIO34_PIR_GPIO34_PIR_PXPIR1_SHFT 1
#define HWIO_GPIO34_PIR_GPIO34_PIR_PXPIR1_MASK 0x00000002
#define HWIO_GPIO34_PIR_GPIO34_PIR_PXPIR2_SHFT 2
#define HWIO_GPIO34_PIR_GPIO34_PIR_PXPIR2_MASK 0x00000004
#define HWIO_GPIO34_PIR_GPIO34_PIR_PXPIR3_SHFT 3
#define HWIO_GPIO34_PIR_GPIO34_PIR_PXPIR3_MASK 0x00000008
#define HWIO_GPIO34_PIR_GPIO34_PIR_PXPIR4_SHFT 4
#define HWIO_GPIO34_PIR_GPIO34_PIR_PXPIR4_MASK 0x00000010
#define HWIO_GPIO34_PIR_GPIO34_PIR_PXPIR5_SHFT 5
#define HWIO_GPIO34_PIR_GPIO34_PIR_PXPIR5_MASK 0x00000020
#define HWIO_GPIO34_PIR_GPIO34_PIR_PXPIR6_SHFT 6
#define HWIO_GPIO34_PIR_GPIO34_PIR_PXPIR6_MASK 0x00000040
#define HWIO_GPIO34_PIR_GPIO34_PIR_PXPIR7_SHFT 7
#define HWIO_GPIO34_PIR_GPIO34_PIR_PXPIR7_MASK 0x00000080
#define HWIO_GPIO34_PIR_GPIO34_PIR_PXPIR8_SHFT 8
#define HWIO_GPIO34_PIR_GPIO34_PIR_PXPIR8_MASK 0x00000100
#define HWIO_GPIO34_PIR_GPIO34_PIR_PXPIR9_SHFT 9
#define HWIO_GPIO34_PIR_GPIO34_PIR_PXPIR9_MASK 0x00000200
#define HWIO_GPIO34_PIR_GPIO34_PIR_PXPIR10_SHFT 10
#define HWIO_GPIO34_PIR_GPIO34_PIR_PXPIR10_MASK 0x00000400
#define HWIO_GPIO34_PIR_GPIO34_PIR_PXPIR11_SHFT 11
#define HWIO_GPIO34_PIR_GPIO34_PIR_PXPIR11_MASK 0x00000800
#define HWIO_GPIO34_PIR_GPIO34_PIR_PXPIR12_SHFT 12
#define HWIO_GPIO34_PIR_GPIO34_PIR_PXPIR12_MASK 0x00001000
#define HWIO_GPIO34_PIR_GPIO34_PIR_PXPIR13_SHFT 13
#define HWIO_GPIO34_PIR_GPIO34_PIR_PXPIR13_MASK 0x00002000
#define HWIO_GPIO34_PIR_GPIO34_PIR_PXPIR14_SHFT 14
#define HWIO_GPIO34_PIR_GPIO34_PIR_PXPIR14_MASK 0x00004000
#define HWIO_GPIO34_PIR_GPIO34_PIR_PXPIR15_SHFT 15
#define HWIO_GPIO34_PIR_GPIO34_PIR_PXPIR15_MASK 0x00008000


//--------

#define HWIO_GPIO34_POR_ADDR  0xF0012210  
#define HWIO_GPIO34_POR_GPIO34_POR_PXPOR0_SHFT 0
#define HWIO_GPIO34_POR_GPIO34_POR_PXPOR0_MASK 0x00000001
#define HWIO_GPIO34_POR_GPIO34_POR_PXPOR1_SHFT 1
#define HWIO_GPIO34_POR_GPIO34_POR_PXPOR1_MASK 0x00000002
#define HWIO_GPIO34_POR_GPIO34_POR_PXPOR2_SHFT 2
#define HWIO_GPIO34_POR_GPIO34_POR_PXPOR2_MASK 0x00000004
#define HWIO_GPIO34_POR_GPIO34_POR_PXPOR3_SHFT 3
#define HWIO_GPIO34_POR_GPIO34_POR_PXPOR3_MASK 0x00000008
#define HWIO_GPIO34_POR_GPIO34_POR_PXPOR4_SHFT 4
#define HWIO_GPIO34_POR_GPIO34_POR_PXPOR4_MASK 0x00000010
#define HWIO_GPIO34_POR_GPIO34_POR_PXPOR5_SHFT 5
#define HWIO_GPIO34_POR_GPIO34_POR_PXPOR5_MASK 0x00000020
#define HWIO_GPIO34_POR_GPIO34_POR_PXPOR6_SHFT 6
#define HWIO_GPIO34_POR_GPIO34_POR_PXPOR6_MASK 0x00000040
#define HWIO_GPIO34_POR_GPIO34_POR_PXPOR7_SHFT 7
#define HWIO_GPIO34_POR_GPIO34_POR_PXPOR7_MASK 0x00000080
#define HWIO_GPIO34_POR_GPIO34_POR_PXPOR8_SHFT 8
#define HWIO_GPIO34_POR_GPIO34_POR_PXPOR8_MASK 0x00000100
#define HWIO_GPIO34_POR_GPIO34_POR_PXPOR9_SHFT 9
#define HWIO_GPIO34_POR_GPIO34_POR_PXPOR9_MASK 0x00000200
#define HWIO_GPIO34_POR_GPIO34_POR_PXPOR10_SHFT 10
#define HWIO_GPIO34_POR_GPIO34_POR_PXPOR10_MASK 0x00000400
#define HWIO_GPIO34_POR_GPIO34_POR_PXPOR11_SHFT 11
#define HWIO_GPIO34_POR_GPIO34_POR_PXPOR11_MASK 0x00000800
#define HWIO_GPIO34_POR_GPIO34_POR_PXPOR12_SHFT 12
#define HWIO_GPIO34_POR_GPIO34_POR_PXPOR12_MASK 0x00001000
#define HWIO_GPIO34_POR_GPIO34_POR_PXPOR13_SHFT 13
#define HWIO_GPIO34_POR_GPIO34_POR_PXPOR13_MASK 0x00002000
#define HWIO_GPIO34_POR_GPIO34_POR_PXPOR14_SHFT 14
#define HWIO_GPIO34_POR_GPIO34_POR_PXPOR14_MASK 0x00004000
#define HWIO_GPIO34_POR_GPIO34_POR_PXPOR15_SHFT 15
#define HWIO_GPIO34_POR_GPIO34_POR_PXPOR15_MASK 0x00008000


//--------

#define HWIO_GPIO34_POSCR_ADDR  0xF0012214  
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PS0_SHFT 0
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PS0_MASK 0x00000001
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PS1_SHFT 1
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PS1_MASK 0x00000002
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PS2_SHFT 2
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PS2_MASK 0x00000004
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PS3_SHFT 3
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PS3_MASK 0x00000008
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PS4_SHFT 4
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PS4_MASK 0x00000010
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PS5_SHFT 5
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PS5_MASK 0x00000020
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PS6_SHFT 6
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PS6_MASK 0x00000040
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PS7_SHFT 7
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PS7_MASK 0x00000080
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PS8_SHFT 8
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PS8_MASK 0x00000100
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PS9_SHFT 9
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PS9_MASK 0x00000200
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PS10_SHFT 10
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PS10_MASK 0x00000400
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PS11_SHFT 11
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PS11_MASK 0x00000800
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PS12_SHFT 12
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PS12_MASK 0x00001000
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PS13_SHFT 13
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PS13_MASK 0x00002000
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PS14_SHFT 14
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PS14_MASK 0x00004000
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PS15_SHFT 15
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PS15_MASK 0x00008000
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PC0_SHFT 16
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PC0_MASK 0x00010000
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PC1_SHFT 17
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PC1_MASK 0x00020000
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PC2_SHFT 18
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PC2_MASK 0x00040000
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PC3_SHFT 19
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PC3_MASK 0x00080000
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PC4_SHFT 20
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PC4_MASK 0x00100000
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PC5_SHFT 21
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PC5_MASK 0x00200000
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PC6_SHFT 22
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PC6_MASK 0x00400000
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PC7_SHFT 23
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PC7_MASK 0x00800000
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PC8_SHFT 24
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PC8_MASK 0x01000000
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PC9_SHFT 25
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PC9_MASK 0x02000000
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PC10_SHFT 26
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PC10_MASK 0x04000000
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PC11_SHFT 27
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PC11_MASK 0x08000000
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PC12_SHFT 28
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PC12_MASK 0x10000000
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PC13_SHFT 29
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PC13_MASK 0x20000000
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PC14_SHFT 30
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PC14_MASK 0x40000000
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PC15_SHFT 31
#define HWIO_GPIO34_POSCR_GPIO34_POSCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO34_POSR_ADDR  0xF0012218  
#define HWIO_GPIO34_POSR_GPIO34_POSR_PS0_SHFT 0
#define HWIO_GPIO34_POSR_GPIO34_POSR_PS0_MASK 0x00000001
#define HWIO_GPIO34_POSR_GPIO34_POSR_PS1_SHFT 1
#define HWIO_GPIO34_POSR_GPIO34_POSR_PS1_MASK 0x00000002
#define HWIO_GPIO34_POSR_GPIO34_POSR_PS2_SHFT 2
#define HWIO_GPIO34_POSR_GPIO34_POSR_PS2_MASK 0x00000004
#define HWIO_GPIO34_POSR_GPIO34_POSR_PS3_SHFT 3
#define HWIO_GPIO34_POSR_GPIO34_POSR_PS3_MASK 0x00000008
#define HWIO_GPIO34_POSR_GPIO34_POSR_PS4_SHFT 4
#define HWIO_GPIO34_POSR_GPIO34_POSR_PS4_MASK 0x00000010
#define HWIO_GPIO34_POSR_GPIO34_POSR_PS5_SHFT 5
#define HWIO_GPIO34_POSR_GPIO34_POSR_PS5_MASK 0x00000020
#define HWIO_GPIO34_POSR_GPIO34_POSR_PS6_SHFT 6
#define HWIO_GPIO34_POSR_GPIO34_POSR_PS6_MASK 0x00000040
#define HWIO_GPIO34_POSR_GPIO34_POSR_PS7_SHFT 7
#define HWIO_GPIO34_POSR_GPIO34_POSR_PS7_MASK 0x00000080
#define HWIO_GPIO34_POSR_GPIO34_POSR_PS8_SHFT 8
#define HWIO_GPIO34_POSR_GPIO34_POSR_PS8_MASK 0x00000100
#define HWIO_GPIO34_POSR_GPIO34_POSR_PS9_SHFT 9
#define HWIO_GPIO34_POSR_GPIO34_POSR_PS9_MASK 0x00000200
#define HWIO_GPIO34_POSR_GPIO34_POSR_PS10_SHFT 10
#define HWIO_GPIO34_POSR_GPIO34_POSR_PS10_MASK 0x00000400
#define HWIO_GPIO34_POSR_GPIO34_POSR_PS11_SHFT 11
#define HWIO_GPIO34_POSR_GPIO34_POSR_PS11_MASK 0x00000800
#define HWIO_GPIO34_POSR_GPIO34_POSR_PS12_SHFT 12
#define HWIO_GPIO34_POSR_GPIO34_POSR_PS12_MASK 0x00001000
#define HWIO_GPIO34_POSR_GPIO34_POSR_PS13_SHFT 13
#define HWIO_GPIO34_POSR_GPIO34_POSR_PS13_MASK 0x00002000
#define HWIO_GPIO34_POSR_GPIO34_POSR_PS14_SHFT 14
#define HWIO_GPIO34_POSR_GPIO34_POSR_PS14_MASK 0x00004000
#define HWIO_GPIO34_POSR_GPIO34_POSR_PS15_SHFT 15
#define HWIO_GPIO34_POSR_GPIO34_POSR_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO34_POSR0_ADDR  0xF001221C  
#define HWIO_GPIO34_POSR0_GPIO34_POSR0_PS0_SHFT 0
#define HWIO_GPIO34_POSR0_GPIO34_POSR0_PS0_MASK 0x00000001
#define HWIO_GPIO34_POSR0_GPIO34_POSR0_PS1_SHFT 1
#define HWIO_GPIO34_POSR0_GPIO34_POSR0_PS1_MASK 0x00000002
#define HWIO_GPIO34_POSR0_GPIO34_POSR0_PS2_SHFT 2
#define HWIO_GPIO34_POSR0_GPIO34_POSR0_PS2_MASK 0x00000004
#define HWIO_GPIO34_POSR0_GPIO34_POSR0_PS3_SHFT 3
#define HWIO_GPIO34_POSR0_GPIO34_POSR0_PS3_MASK 0x00000008


//--------

#define HWIO_GPIO34_POSR4_ADDR  0xF0012220  
#define HWIO_GPIO34_POSR4_GPIO34_POSR4_PS4_SHFT 4
#define HWIO_GPIO34_POSR4_GPIO34_POSR4_PS4_MASK 0x00000010
#define HWIO_GPIO34_POSR4_GPIO34_POSR4_PS5_SHFT 5
#define HWIO_GPIO34_POSR4_GPIO34_POSR4_PS5_MASK 0x00000020
#define HWIO_GPIO34_POSR4_GPIO34_POSR4_PS6_SHFT 6
#define HWIO_GPIO34_POSR4_GPIO34_POSR4_PS6_MASK 0x00000040
#define HWIO_GPIO34_POSR4_GPIO34_POSR4_PS7_SHFT 7
#define HWIO_GPIO34_POSR4_GPIO34_POSR4_PS7_MASK 0x00000080


//--------

#define HWIO_GPIO34_POSR8_ADDR  0xF0012224  
#define HWIO_GPIO34_POSR8_GPIO34_POSR8_PS8_SHFT 8
#define HWIO_GPIO34_POSR8_GPIO34_POSR8_PS8_MASK 0x00000100
#define HWIO_GPIO34_POSR8_GPIO34_POSR8_PS9_SHFT 9
#define HWIO_GPIO34_POSR8_GPIO34_POSR8_PS9_MASK 0x00000200
#define HWIO_GPIO34_POSR8_GPIO34_POSR8_PS10_SHFT 10
#define HWIO_GPIO34_POSR8_GPIO34_POSR8_PS10_MASK 0x00000400
#define HWIO_GPIO34_POSR8_GPIO34_POSR8_PS11_SHFT 11
#define HWIO_GPIO34_POSR8_GPIO34_POSR8_PS11_MASK 0x00000800


//--------

#define HWIO_GPIO34_POSR12_ADDR  0xF0012228  
#define HWIO_GPIO34_POSR12_GPIO34_POSR12_PS12_SHFT 12
#define HWIO_GPIO34_POSR12_GPIO34_POSR12_PS12_MASK 0x00001000
#define HWIO_GPIO34_POSR12_GPIO34_POSR12_PS13_SHFT 13
#define HWIO_GPIO34_POSR12_GPIO34_POSR12_PS13_MASK 0x00002000
#define HWIO_GPIO34_POSR12_GPIO34_POSR12_PS14_SHFT 14
#define HWIO_GPIO34_POSR12_GPIO34_POSR12_PS14_MASK 0x00004000
#define HWIO_GPIO34_POSR12_GPIO34_POSR12_PS15_SHFT 15
#define HWIO_GPIO34_POSR12_GPIO34_POSR12_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO34_POCR_ADDR  0xF001222C  
#define HWIO_GPIO34_POCR_GPIO34_POCR_PC0_SHFT 16
#define HWIO_GPIO34_POCR_GPIO34_POCR_PC0_MASK 0x00010000
#define HWIO_GPIO34_POCR_GPIO34_POCR_PC1_SHFT 17
#define HWIO_GPIO34_POCR_GPIO34_POCR_PC1_MASK 0x00020000
#define HWIO_GPIO34_POCR_GPIO34_POCR_PC2_SHFT 18
#define HWIO_GPIO34_POCR_GPIO34_POCR_PC2_MASK 0x00040000
#define HWIO_GPIO34_POCR_GPIO34_POCR_PC3_SHFT 19
#define HWIO_GPIO34_POCR_GPIO34_POCR_PC3_MASK 0x00080000
#define HWIO_GPIO34_POCR_GPIO34_POCR_PC4_SHFT 20
#define HWIO_GPIO34_POCR_GPIO34_POCR_PC4_MASK 0x00100000
#define HWIO_GPIO34_POCR_GPIO34_POCR_PC5_SHFT 21
#define HWIO_GPIO34_POCR_GPIO34_POCR_PC5_MASK 0x00200000
#define HWIO_GPIO34_POCR_GPIO34_POCR_PC6_SHFT 22
#define HWIO_GPIO34_POCR_GPIO34_POCR_PC6_MASK 0x00400000
#define HWIO_GPIO34_POCR_GPIO34_POCR_PC7_SHFT 23
#define HWIO_GPIO34_POCR_GPIO34_POCR_PC7_MASK 0x00800000
#define HWIO_GPIO34_POCR_GPIO34_POCR_PC8_SHFT 24
#define HWIO_GPIO34_POCR_GPIO34_POCR_PC8_MASK 0x01000000
#define HWIO_GPIO34_POCR_GPIO34_POCR_PC9_SHFT 25
#define HWIO_GPIO34_POCR_GPIO34_POCR_PC9_MASK 0x02000000
#define HWIO_GPIO34_POCR_GPIO34_POCR_PC10_SHFT 26
#define HWIO_GPIO34_POCR_GPIO34_POCR_PC10_MASK 0x04000000
#define HWIO_GPIO34_POCR_GPIO34_POCR_PC11_SHFT 27
#define HWIO_GPIO34_POCR_GPIO34_POCR_PC11_MASK 0x08000000
#define HWIO_GPIO34_POCR_GPIO34_POCR_PC12_SHFT 28
#define HWIO_GPIO34_POCR_GPIO34_POCR_PC12_MASK 0x10000000
#define HWIO_GPIO34_POCR_GPIO34_POCR_PC13_SHFT 29
#define HWIO_GPIO34_POCR_GPIO34_POCR_PC13_MASK 0x20000000
#define HWIO_GPIO34_POCR_GPIO34_POCR_PC14_SHFT 30
#define HWIO_GPIO34_POCR_GPIO34_POCR_PC14_MASK 0x40000000
#define HWIO_GPIO34_POCR_GPIO34_POCR_PC15_SHFT 31
#define HWIO_GPIO34_POCR_GPIO34_POCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO34_POCR0_ADDR  0xF0012230  
#define HWIO_GPIO34_POCR0_GPIO34_POCR0_PC0_SHFT 16
#define HWIO_GPIO34_POCR0_GPIO34_POCR0_PC0_MASK 0x00010000
#define HWIO_GPIO34_POCR0_GPIO34_POCR0_PC1_SHFT 17
#define HWIO_GPIO34_POCR0_GPIO34_POCR0_PC1_MASK 0x00020000
#define HWIO_GPIO34_POCR0_GPIO34_POCR0_PC2_SHFT 18
#define HWIO_GPIO34_POCR0_GPIO34_POCR0_PC2_MASK 0x00040000
#define HWIO_GPIO34_POCR0_GPIO34_POCR0_PC3_SHFT 19
#define HWIO_GPIO34_POCR0_GPIO34_POCR0_PC3_MASK 0x00080000


//--------

#define HWIO_GPIO34_POCR4_ADDR  0xF0012234  
#define HWIO_GPIO34_POCR4_GPIO34_POCR4_PC4_SHFT 20
#define HWIO_GPIO34_POCR4_GPIO34_POCR4_PC4_MASK 0x00100000
#define HWIO_GPIO34_POCR4_GPIO34_POCR4_PC5_SHFT 21
#define HWIO_GPIO34_POCR4_GPIO34_POCR4_PC5_MASK 0x00200000
#define HWIO_GPIO34_POCR4_GPIO34_POCR4_PC6_SHFT 22
#define HWIO_GPIO34_POCR4_GPIO34_POCR4_PC6_MASK 0x00400000
#define HWIO_GPIO34_POCR4_GPIO34_POCR4_PC7_SHFT 23
#define HWIO_GPIO34_POCR4_GPIO34_POCR4_PC7_MASK 0x00800000


//--------

#define HWIO_GPIO34_POCR8_ADDR  0xF0012238  
#define HWIO_GPIO34_POCR8_GPIO34_POCR8_PC8_SHFT 24
#define HWIO_GPIO34_POCR8_GPIO34_POCR8_PC8_MASK 0x01000000
#define HWIO_GPIO34_POCR8_GPIO34_POCR8_PC9_SHFT 25
#define HWIO_GPIO34_POCR8_GPIO34_POCR8_PC9_MASK 0x02000000
#define HWIO_GPIO34_POCR8_GPIO34_POCR8_PC10_SHFT 26
#define HWIO_GPIO34_POCR8_GPIO34_POCR8_PC10_MASK 0x04000000
#define HWIO_GPIO34_POCR8_GPIO34_POCR8_PC11_SHFT 27
#define HWIO_GPIO34_POCR8_GPIO34_POCR8_PC11_MASK 0x08000000


//--------

#define HWIO_GPIO34_POCR12_ADDR  0xF001223C  
#define HWIO_GPIO34_POCR12_GPIO34_POCR12_PC12_SHFT 28
#define HWIO_GPIO34_POCR12_GPIO34_POCR12_PC12_MASK 0x10000000
#define HWIO_GPIO34_POCR12_GPIO34_POCR12_PC13_SHFT 29
#define HWIO_GPIO34_POCR12_GPIO34_POCR12_PC13_MASK 0x20000000
#define HWIO_GPIO34_POCR12_GPIO34_POCR12_PC14_SHFT 30
#define HWIO_GPIO34_POCR12_GPIO34_POCR12_PC14_MASK 0x40000000
#define HWIO_GPIO34_POCR12_GPIO34_POCR12_PC15_SHFT 31
#define HWIO_GPIO34_POCR12_GPIO34_POCR12_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO34_PUDEN_ADDR  0xF0012240  
#define HWIO_GPIO34_PUDEN_GPIO34_PUDEN_PXPUDEN0_SHFT 0
#define HWIO_GPIO34_PUDEN_GPIO34_PUDEN_PXPUDEN0_MASK 0x00000003
#define HWIO_GPIO34_PUDEN_GPIO34_PUDEN_PXPUDEN1_SHFT 2
#define HWIO_GPIO34_PUDEN_GPIO34_PUDEN_PXPUDEN1_MASK 0x0000000c
#define HWIO_GPIO34_PUDEN_GPIO34_PUDEN_PXPUDEN2_SHFT 4
#define HWIO_GPIO34_PUDEN_GPIO34_PUDEN_PXPUDEN2_MASK 0x00000030
#define HWIO_GPIO34_PUDEN_GPIO34_PUDEN_PXPUDEN3_SHFT 6
#define HWIO_GPIO34_PUDEN_GPIO34_PUDEN_PXPUDEN3_MASK 0x000000c0
#define HWIO_GPIO34_PUDEN_GPIO34_PUDEN_PXPUDEN4_SHFT 8
#define HWIO_GPIO34_PUDEN_GPIO34_PUDEN_PXPUDEN4_MASK 0x00000300
#define HWIO_GPIO34_PUDEN_GPIO34_PUDEN_PXPUDEN5_SHFT 10
#define HWIO_GPIO34_PUDEN_GPIO34_PUDEN_PXPUDEN5_MASK 0x00000c00
#define HWIO_GPIO34_PUDEN_GPIO34_PUDEN_PXPUDEN6_SHFT 12
#define HWIO_GPIO34_PUDEN_GPIO34_PUDEN_PXPUDEN6_MASK 0x00003000
#define HWIO_GPIO34_PUDEN_GPIO34_PUDEN_PXPUDEN7_SHFT 14
#define HWIO_GPIO34_PUDEN_GPIO34_PUDEN_PXPUDEN7_MASK 0x0000c000
#define HWIO_GPIO34_PUDEN_GPIO34_PUDEN_PXPUDEN8_SHFT 16
#define HWIO_GPIO34_PUDEN_GPIO34_PUDEN_PXPUDEN8_MASK 0x00030000
#define HWIO_GPIO34_PUDEN_GPIO34_PUDEN_PXPUDEN9_SHFT 18
#define HWIO_GPIO34_PUDEN_GPIO34_PUDEN_PXPUDEN9_MASK 0x000c0000
#define HWIO_GPIO34_PUDEN_GPIO34_PUDEN_PXPUDEN10_SHFT 20
#define HWIO_GPIO34_PUDEN_GPIO34_PUDEN_PXPUDEN10_MASK 0x00300000
#define HWIO_GPIO34_PUDEN_GPIO34_PUDEN_PXPUDEN11_SHFT 22
#define HWIO_GPIO34_PUDEN_GPIO34_PUDEN_PXPUDEN11_MASK 0x00c00000
#define HWIO_GPIO34_PUDEN_GPIO34_PUDEN_PXPUDEN12_SHFT 24
#define HWIO_GPIO34_PUDEN_GPIO34_PUDEN_PXPUDEN12_MASK 0x03000000
#define HWIO_GPIO34_PUDEN_GPIO34_PUDEN_PXPUDEN13_SHFT 26
#define HWIO_GPIO34_PUDEN_GPIO34_PUDEN_PXPUDEN13_MASK 0x0c000000
#define HWIO_GPIO34_PUDEN_GPIO34_PUDEN_PXPUDEN14_SHFT 28
#define HWIO_GPIO34_PUDEN_GPIO34_PUDEN_PXPUDEN14_MASK 0x30000000
#define HWIO_GPIO34_PUDEN_GPIO34_PUDEN_PXPUDEN15_SHFT 30
#define HWIO_GPIO34_PUDEN_GPIO34_PUDEN_PXPUDEN15_MASK 0xc0000000


//--------

#define HWIO_GPIO34_PODR_ADDR  0xF0012244  
#define HWIO_GPIO34_PODR_GPIO34_PODR_PXPODR0_SHFT 0
#define HWIO_GPIO34_PODR_GPIO34_PODR_PXPODR0_MASK 0x00000003
#define HWIO_GPIO34_PODR_GPIO34_PODR_PXPODR1_SHFT 2
#define HWIO_GPIO34_PODR_GPIO34_PODR_PXPODR1_MASK 0x0000000c
#define HWIO_GPIO34_PODR_GPIO34_PODR_PXPODR2_SHFT 4
#define HWIO_GPIO34_PODR_GPIO34_PODR_PXPODR2_MASK 0x00000030
#define HWIO_GPIO34_PODR_GPIO34_PODR_PXPODR3_SHFT 6
#define HWIO_GPIO34_PODR_GPIO34_PODR_PXPODR3_MASK 0x000000c0
#define HWIO_GPIO34_PODR_GPIO34_PODR_PXPODR4_SHFT 8
#define HWIO_GPIO34_PODR_GPIO34_PODR_PXPODR4_MASK 0x00000300
#define HWIO_GPIO34_PODR_GPIO34_PODR_PXPODR5_SHFT 10
#define HWIO_GPIO34_PODR_GPIO34_PODR_PXPODR5_MASK 0x00000c00
#define HWIO_GPIO34_PODR_GPIO34_PODR_PXPODR6_SHFT 12
#define HWIO_GPIO34_PODR_GPIO34_PODR_PXPODR6_MASK 0x00003000
#define HWIO_GPIO34_PODR_GPIO34_PODR_PXPODR7_SHFT 14
#define HWIO_GPIO34_PODR_GPIO34_PODR_PXPODR7_MASK 0x0000c000
#define HWIO_GPIO34_PODR_GPIO34_PODR_PXPODR8_SHFT 16
#define HWIO_GPIO34_PODR_GPIO34_PODR_PXPODR8_MASK 0x00030000
#define HWIO_GPIO34_PODR_GPIO34_PODR_PXPODR9_SHFT 18
#define HWIO_GPIO34_PODR_GPIO34_PODR_PXPODR9_MASK 0x000c0000
#define HWIO_GPIO34_PODR_GPIO34_PODR_PXPODR10_SHFT 20
#define HWIO_GPIO34_PODR_GPIO34_PODR_PXPODR10_MASK 0x00300000
#define HWIO_GPIO34_PODR_GPIO34_PODR_PXPODR11_SHFT 22
#define HWIO_GPIO34_PODR_GPIO34_PODR_PXPODR11_MASK 0x00c00000
#define HWIO_GPIO34_PODR_GPIO34_PODR_PXPODR12_SHFT 24
#define HWIO_GPIO34_PODR_GPIO34_PODR_PXPODR12_MASK 0x03000000
#define HWIO_GPIO34_PODR_GPIO34_PODR_PXPODR13_SHFT 26
#define HWIO_GPIO34_PODR_GPIO34_PODR_PXPODR13_MASK 0x0c000000
#define HWIO_GPIO34_PODR_GPIO34_PODR_PXPODR14_SHFT 28
#define HWIO_GPIO34_PODR_GPIO34_PODR_PXPODR14_MASK 0x30000000
#define HWIO_GPIO34_PODR_GPIO34_PODR_PXPODR15_SHFT 30
#define HWIO_GPIO34_PODR_GPIO34_PODR_PXPODR15_MASK 0xc0000000


//--------

#define HWIO_GPIO34_PMOD_ADDR  0xF0012248  
#define HWIO_GPIO34_PMOD_GPIO34_PMOD_PXMOD0_SHFT 0
#define HWIO_GPIO34_PMOD_GPIO34_PMOD_PXMOD0_MASK 0x00000003
#define HWIO_GPIO34_PMOD_GPIO34_PMOD_PXMOD1_SHFT 2
#define HWIO_GPIO34_PMOD_GPIO34_PMOD_PXMOD1_MASK 0x0000000c
#define HWIO_GPIO34_PMOD_GPIO34_PMOD_PXMOD2_SHFT 4
#define HWIO_GPIO34_PMOD_GPIO34_PMOD_PXMOD2_MASK 0x00000030
#define HWIO_GPIO34_PMOD_GPIO34_PMOD_PXMOD3_SHFT 6
#define HWIO_GPIO34_PMOD_GPIO34_PMOD_PXMOD3_MASK 0x000000c0
#define HWIO_GPIO34_PMOD_GPIO34_PMOD_PXMOD4_SHFT 8
#define HWIO_GPIO34_PMOD_GPIO34_PMOD_PXMOD4_MASK 0x00000300
#define HWIO_GPIO34_PMOD_GPIO34_PMOD_PXMOD5_SHFT 10
#define HWIO_GPIO34_PMOD_GPIO34_PMOD_PXMOD5_MASK 0x00000c00
#define HWIO_GPIO34_PMOD_GPIO34_PMOD_PXMOD6_SHFT 12
#define HWIO_GPIO34_PMOD_GPIO34_PMOD_PXMOD6_MASK 0x00003000
#define HWIO_GPIO34_PMOD_GPIO34_PMOD_PXMOD7_SHFT 14
#define HWIO_GPIO34_PMOD_GPIO34_PMOD_PXMOD7_MASK 0x0000c000
#define HWIO_GPIO34_PMOD_GPIO34_PMOD_PXMOD8_SHFT 16
#define HWIO_GPIO34_PMOD_GPIO34_PMOD_PXMOD8_MASK 0x00030000
#define HWIO_GPIO34_PMOD_GPIO34_PMOD_PXMOD9_SHFT 18
#define HWIO_GPIO34_PMOD_GPIO34_PMOD_PXMOD9_MASK 0x000c0000
#define HWIO_GPIO34_PMOD_GPIO34_PMOD_PXMOD10_SHFT 20
#define HWIO_GPIO34_PMOD_GPIO34_PMOD_PXMOD10_MASK 0x00300000
#define HWIO_GPIO34_PMOD_GPIO34_PMOD_PXMOD11_SHFT 22
#define HWIO_GPIO34_PMOD_GPIO34_PMOD_PXMOD11_MASK 0x00c00000
#define HWIO_GPIO34_PMOD_GPIO34_PMOD_PXMOD12_SHFT 24
#define HWIO_GPIO34_PMOD_GPIO34_PMOD_PXMOD12_MASK 0x03000000
#define HWIO_GPIO34_PMOD_GPIO34_PMOD_PXMOD13_SHFT 26
#define HWIO_GPIO34_PMOD_GPIO34_PMOD_PXMOD13_MASK 0x0c000000
#define HWIO_GPIO34_PMOD_GPIO34_PMOD_PXMOD14_SHFT 28
#define HWIO_GPIO34_PMOD_GPIO34_PMOD_PXMOD14_MASK 0x30000000
#define HWIO_GPIO34_PMOD_GPIO34_PMOD_PXMOD15_SHFT 30
#define HWIO_GPIO34_PMOD_GPIO34_PMOD_PXMOD15_MASK 0xc0000000


//--------

#define HWIO_GPIO34_PEROUT0_ADDR  0xF001224C  
#define HWIO_GPIO34_PEROUT0_GPIO34_PEROUT0_OUTSEL0_SHFT 0
#define HWIO_GPIO34_PEROUT0_GPIO34_PEROUT0_OUTSEL0_MASK 0x0000000f
#define HWIO_GPIO34_PEROUT0_GPIO34_PEROUT0_OUTSEL1_SHFT 4
#define HWIO_GPIO34_PEROUT0_GPIO34_PEROUT0_OUTSEL1_MASK 0x000000f0
#define HWIO_GPIO34_PEROUT0_GPIO34_PEROUT0_OUTSEL2_SHFT 8
#define HWIO_GPIO34_PEROUT0_GPIO34_PEROUT0_OUTSEL2_MASK 0x00000f00
#define HWIO_GPIO34_PEROUT0_GPIO34_PEROUT0_OUTSEL3_SHFT 12
#define HWIO_GPIO34_PEROUT0_GPIO34_PEROUT0_OUTSEL3_MASK 0x0000f000
#define HWIO_GPIO34_PEROUT0_GPIO34_PEROUT0_OUTSEL4_SHFT 16
#define HWIO_GPIO34_PEROUT0_GPIO34_PEROUT0_OUTSEL4_MASK 0x000f0000
#define HWIO_GPIO34_PEROUT0_GPIO34_PEROUT0_OUTSEL5_SHFT 20
#define HWIO_GPIO34_PEROUT0_GPIO34_PEROUT0_OUTSEL5_MASK 0x00f00000
#define HWIO_GPIO34_PEROUT0_GPIO34_PEROUT0_OUTSEL6_SHFT 24
#define HWIO_GPIO34_PEROUT0_GPIO34_PEROUT0_OUTSEL6_MASK 0x0f000000
#define HWIO_GPIO34_PEROUT0_GPIO34_PEROUT0_OUTSEL7_SHFT 28
#define HWIO_GPIO34_PEROUT0_GPIO34_PEROUT0_OUTSEL7_MASK 0xf0000000


//--------

#define HWIO_GPIO34_PEROUT1_ADDR  0xF0012250  
#define HWIO_GPIO34_PEROUT1_GPIO34_PEROUT1_OUTSEL8_SHFT 0
#define HWIO_GPIO34_PEROUT1_GPIO34_PEROUT1_OUTSEL8_MASK 0x0000000f
#define HWIO_GPIO34_PEROUT1_GPIO34_PEROUT1_OUTSEL9_SHFT 4
#define HWIO_GPIO34_PEROUT1_GPIO34_PEROUT1_OUTSEL9_MASK 0x000000f0
#define HWIO_GPIO34_PEROUT1_GPIO34_PEROUT1_OUTSEL10_SHFT 8
#define HWIO_GPIO34_PEROUT1_GPIO34_PEROUT1_OUTSEL10_MASK 0x00000f00
#define HWIO_GPIO34_PEROUT1_GPIO34_PEROUT1_OUTSEL11_SHFT 12
#define HWIO_GPIO34_PEROUT1_GPIO34_PEROUT1_OUTSEL11_MASK 0x0000f000
#define HWIO_GPIO34_PEROUT1_GPIO34_PEROUT1_OUTSEL12_SHFT 16
#define HWIO_GPIO34_PEROUT1_GPIO34_PEROUT1_OUTSEL12_MASK 0x000f0000
#define HWIO_GPIO34_PEROUT1_GPIO34_PEROUT1_OUTSEL13_SHFT 20
#define HWIO_GPIO34_PEROUT1_GPIO34_PEROUT1_OUTSEL13_MASK 0x00f00000
#define HWIO_GPIO34_PEROUT1_GPIO34_PEROUT1_OUTSEL14_SHFT 24
#define HWIO_GPIO34_PEROUT1_GPIO34_PEROUT1_OUTSEL14_MASK 0x0f000000
#define HWIO_GPIO34_PEROUT1_GPIO34_PEROUT1_OUTSEL15_SHFT 28
#define HWIO_GPIO34_PEROUT1_GPIO34_PEROUT1_OUTSEL15_MASK 0xf0000000


//--------

#define HWIO_GPIO34_PDR0_ADDR  0xF0012254  
#define HWIO_GPIO34_PDR0_GPIO34_PDR0_PXPD0_SHFT 0
#define HWIO_GPIO34_PDR0_GPIO34_PDR0_PXPD0_MASK 0x00000003
#define HWIO_GPIO34_PDR0_GPIO34_PDR0_PXPD1_SHFT 4
#define HWIO_GPIO34_PDR0_GPIO34_PDR0_PXPD1_MASK 0x00000030
#define HWIO_GPIO34_PDR0_GPIO34_PDR0_PXPD2_SHFT 8
#define HWIO_GPIO34_PDR0_GPIO34_PDR0_PXPD2_MASK 0x00000300
#define HWIO_GPIO34_PDR0_GPIO34_PDR0_PXPD3_SHFT 12
#define HWIO_GPIO34_PDR0_GPIO34_PDR0_PXPD3_MASK 0x00003000
#define HWIO_GPIO34_PDR0_GPIO34_PDR0_PXPD4_SHFT 16
#define HWIO_GPIO34_PDR0_GPIO34_PDR0_PXPD4_MASK 0x00030000
#define HWIO_GPIO34_PDR0_GPIO34_PDR0_PXPD5_SHFT 20
#define HWIO_GPIO34_PDR0_GPIO34_PDR0_PXPD5_MASK 0x00300000
#define HWIO_GPIO34_PDR0_GPIO34_PDR0_PXPD6_SHFT 24
#define HWIO_GPIO34_PDR0_GPIO34_PDR0_PXPD6_MASK 0x03000000
#define HWIO_GPIO34_PDR0_GPIO34_PDR0_PXPD7_SHFT 28
#define HWIO_GPIO34_PDR0_GPIO34_PDR0_PXPD7_MASK 0x30000000


//--------

#define HWIO_GPIO34_PDR1_ADDR  0xF0012258  
#define HWIO_GPIO34_PDR1_GPIO34_PDR1_PXPD8_SHFT 0
#define HWIO_GPIO34_PDR1_GPIO34_PDR1_PXPD8_MASK 0x00000003
#define HWIO_GPIO34_PDR1_GPIO34_PDR1_PXPD9_SHFT 4
#define HWIO_GPIO34_PDR1_GPIO34_PDR1_PXPD9_MASK 0x00000030
#define HWIO_GPIO34_PDR1_GPIO34_PDR1_PXPD10_SHFT 8
#define HWIO_GPIO34_PDR1_GPIO34_PDR1_PXPD10_MASK 0x00000300
#define HWIO_GPIO34_PDR1_GPIO34_PDR1_PXPD11_SHFT 12
#define HWIO_GPIO34_PDR1_GPIO34_PDR1_PXPD11_MASK 0x00003000
#define HWIO_GPIO34_PDR1_GPIO34_PDR1_PXPD12_SHFT 16
#define HWIO_GPIO34_PDR1_GPIO34_PDR1_PXPD12_MASK 0x00030000
#define HWIO_GPIO34_PDR1_GPIO34_PDR1_PXPD13_SHFT 20
#define HWIO_GPIO34_PDR1_GPIO34_PDR1_PXPD13_MASK 0x00300000
#define HWIO_GPIO34_PDR1_GPIO34_PDR1_PXPD14_SHFT 24
#define HWIO_GPIO34_PDR1_GPIO34_PDR1_PXPD14_MASK 0x03000000
#define HWIO_GPIO34_PDR1_GPIO34_PDR1_PXPD15_SHFT 28
#define HWIO_GPIO34_PDR1_GPIO34_PDR1_PXPD15_MASK 0x30000000


//--------

#define HWIO_GPIO34_SDE_ADDR  0xF001225C  
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEN0_SHFT 0
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEN0_MASK 0x00000001
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEN1_SHFT 1
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEN1_MASK 0x00000002
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEN2_SHFT 2
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEN2_MASK 0x00000004
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEN3_SHFT 3
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEN3_MASK 0x00000008
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEN4_SHFT 4
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEN4_MASK 0x00000010
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEN5_SHFT 5
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEN5_MASK 0x00000020
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEN6_SHFT 6
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEN6_MASK 0x00000040
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEN7_SHFT 7
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEN7_MASK 0x00000080
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEN8_SHFT 8
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEN8_MASK 0x00000100
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEN9_SHFT 9
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEN9_MASK 0x00000200
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEN10_SHFT 10
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEN10_MASK 0x00000400
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEN11_SHFT 11
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEN11_MASK 0x00000800
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEN12_SHFT 12
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEN12_MASK 0x00001000
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEN13_SHFT 13
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEN13_MASK 0x00002000
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEN14_SHFT 14
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEN14_MASK 0x00004000
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEN15_SHFT 15
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEN15_MASK 0x00008000
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEF0_SHFT 16
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEF0_MASK 0x00010000
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEF1_SHFT 17
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEF1_MASK 0x00020000
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEF2_SHFT 18
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEF2_MASK 0x00040000
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEF3_SHFT 19
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEF3_MASK 0x00080000
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEF4_SHFT 20
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEF4_MASK 0x00100000
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEF5_SHFT 21
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEF5_MASK 0x00200000
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEF6_SHFT 22
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEF6_MASK 0x00400000
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEF7_SHFT 23
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEF7_MASK 0x00800000
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEF8_SHFT 24
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEF8_MASK 0x01000000
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEF9_SHFT 25
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEF9_MASK 0x02000000
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEF10_SHFT 26
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEF10_MASK 0x04000000
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEF11_SHFT 27
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEF11_MASK 0x08000000
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEF12_SHFT 28
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEF12_MASK 0x10000000
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEF13_SHFT 29
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEF13_MASK 0x20000000
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEF14_SHFT 30
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEF14_MASK 0x40000000
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEF15_SHFT 31
#define HWIO_GPIO34_SDE_GPIO34_SDE_SDEF15_MASK 0x80000000


//--------

#define HWIO_GPIO34_SDCTL_ADDR  0xF0012260  
#define HWIO_GPIO34_SDCTL_GPIO34_SDCTL_SWTRIG_SHFT 0
#define HWIO_GPIO34_SDCTL_GPIO34_SDCTL_SWTRIG_MASK 0x00000001
#define HWIO_GPIO34_SDCTL_GPIO34_SDCTL_LINKEN_SHFT 1
#define HWIO_GPIO34_SDCTL_GPIO34_SDCTL_LINKEN_MASK 0x00000002
#define HWIO_GPIO34_SDCTL_GPIO34_SDCTL_PSDEF_SHFT 2
#define HWIO_GPIO34_SDCTL_GPIO34_SDCTL_PSDEF_MASK 0x00000004


//--------

#define HWIO_GPIO34_ESR_ADDR  0xF0012264  
#define HWIO_GPIO34_ESR_GPIO34_ESR_EN0_SHFT 0
#define HWIO_GPIO34_ESR_GPIO34_ESR_EN0_MASK 0x00000001
#define HWIO_GPIO34_ESR_GPIO34_ESR_EN1_SHFT 1
#define HWIO_GPIO34_ESR_GPIO34_ESR_EN1_MASK 0x00000002
#define HWIO_GPIO34_ESR_GPIO34_ESR_EN2_SHFT 2
#define HWIO_GPIO34_ESR_GPIO34_ESR_EN2_MASK 0x00000004
#define HWIO_GPIO34_ESR_GPIO34_ESR_EN3_SHFT 3
#define HWIO_GPIO34_ESR_GPIO34_ESR_EN3_MASK 0x00000008
#define HWIO_GPIO34_ESR_GPIO34_ESR_EN4_SHFT 4
#define HWIO_GPIO34_ESR_GPIO34_ESR_EN4_MASK 0x00000010
#define HWIO_GPIO34_ESR_GPIO34_ESR_EN5_SHFT 5
#define HWIO_GPIO34_ESR_GPIO34_ESR_EN5_MASK 0x00000020
#define HWIO_GPIO34_ESR_GPIO34_ESR_EN6_SHFT 6
#define HWIO_GPIO34_ESR_GPIO34_ESR_EN6_MASK 0x00000040
#define HWIO_GPIO34_ESR_GPIO34_ESR_EN7_SHFT 7
#define HWIO_GPIO34_ESR_GPIO34_ESR_EN7_MASK 0x00000080
#define HWIO_GPIO34_ESR_GPIO34_ESR_EN8_SHFT 8
#define HWIO_GPIO34_ESR_GPIO34_ESR_EN8_MASK 0x00000100
#define HWIO_GPIO34_ESR_GPIO34_ESR_EN9_SHFT 9
#define HWIO_GPIO34_ESR_GPIO34_ESR_EN9_MASK 0x00000200
#define HWIO_GPIO34_ESR_GPIO34_ESR_EN10_SHFT 10
#define HWIO_GPIO34_ESR_GPIO34_ESR_EN10_MASK 0x00000400
#define HWIO_GPIO34_ESR_GPIO34_ESR_EN11_SHFT 11
#define HWIO_GPIO34_ESR_GPIO34_ESR_EN11_MASK 0x00000800
#define HWIO_GPIO34_ESR_GPIO34_ESR_EN12_SHFT 12
#define HWIO_GPIO34_ESR_GPIO34_ESR_EN12_MASK 0x00001000
#define HWIO_GPIO34_ESR_GPIO34_ESR_EN13_SHFT 13
#define HWIO_GPIO34_ESR_GPIO34_ESR_EN13_MASK 0x00002000
#define HWIO_GPIO34_ESR_GPIO34_ESR_EN14_SHFT 14
#define HWIO_GPIO34_ESR_GPIO34_ESR_EN14_MASK 0x00004000
#define HWIO_GPIO34_ESR_GPIO34_ESR_EN15_SHFT 15
#define HWIO_GPIO34_ESR_GPIO34_ESR_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO34_LOCK_ADDR  0xF0012268  
#define HWIO_GPIO34_LOCK_GPIO34_LOCK_P0LCK_SHFT 0
#define HWIO_GPIO34_LOCK_GPIO34_LOCK_P0LCK_MASK 0x00000001
#define HWIO_GPIO34_LOCK_GPIO34_LOCK_P1LCK_SHFT 1
#define HWIO_GPIO34_LOCK_GPIO34_LOCK_P1LCK_MASK 0x00000002
#define HWIO_GPIO34_LOCK_GPIO34_LOCK_P2LCK_SHFT 2
#define HWIO_GPIO34_LOCK_GPIO34_LOCK_P2LCK_MASK 0x00000004
#define HWIO_GPIO34_LOCK_GPIO34_LOCK_P3LCK_SHFT 3
#define HWIO_GPIO34_LOCK_GPIO34_LOCK_P3LCK_MASK 0x00000008
#define HWIO_GPIO34_LOCK_GPIO34_LOCK_P4LCK_SHFT 4
#define HWIO_GPIO34_LOCK_GPIO34_LOCK_P4LCK_MASK 0x00000010
#define HWIO_GPIO34_LOCK_GPIO34_LOCK_P5LCK_SHFT 5
#define HWIO_GPIO34_LOCK_GPIO34_LOCK_P5LCK_MASK 0x00000020
#define HWIO_GPIO34_LOCK_GPIO34_LOCK_P6LCK_SHFT 6
#define HWIO_GPIO34_LOCK_GPIO34_LOCK_P6LCK_MASK 0x00000040
#define HWIO_GPIO34_LOCK_GPIO34_LOCK_P7LCK_SHFT 7
#define HWIO_GPIO34_LOCK_GPIO34_LOCK_P7LCK_MASK 0x00000080
#define HWIO_GPIO34_LOCK_GPIO34_LOCK_P8LCK_SHFT 8
#define HWIO_GPIO34_LOCK_GPIO34_LOCK_P8LCK_MASK 0x00000100
#define HWIO_GPIO34_LOCK_GPIO34_LOCK_P9LCK_SHFT 9
#define HWIO_GPIO34_LOCK_GPIO34_LOCK_P9LCK_MASK 0x00000200
#define HWIO_GPIO34_LOCK_GPIO34_LOCK_P10LCK_SHFT 10
#define HWIO_GPIO34_LOCK_GPIO34_LOCK_P10LCK_MASK 0x00000400
#define HWIO_GPIO34_LOCK_GPIO34_LOCK_P11LCK_SHFT 11
#define HWIO_GPIO34_LOCK_GPIO34_LOCK_P11LCK_MASK 0x00000800
#define HWIO_GPIO34_LOCK_GPIO34_LOCK_P12LCK_SHFT 12
#define HWIO_GPIO34_LOCK_GPIO34_LOCK_P12LCK_MASK 0x00001000
#define HWIO_GPIO34_LOCK_GPIO34_LOCK_P13LCK_SHFT 13
#define HWIO_GPIO34_LOCK_GPIO34_LOCK_P13LCK_MASK 0x00002000
#define HWIO_GPIO34_LOCK_GPIO34_LOCK_P14LCK_SHFT 14
#define HWIO_GPIO34_LOCK_GPIO34_LOCK_P14LCK_MASK 0x00004000
#define HWIO_GPIO34_LOCK_GPIO34_LOCK_P15LCK_SHFT 15
#define HWIO_GPIO34_LOCK_GPIO34_LOCK_P15LCK_MASK 0x00008000
#define HWIO_GPIO34_LOCK_GPIO34_LOCK_PXLCKKEY_SHFT 16
#define HWIO_GPIO34_LOCK_GPIO34_LOCK_PXLCKKEY_MASK 0xffff0000


//--------

#define HWIO_GPIO34_SDETRMOD_ADDR  0xF001226C  
#define HWIO_GPIO34_SDETRMOD_GPIO34_SDETRMOD_TGSEL0_SHFT 0
#define HWIO_GPIO34_SDETRMOD_GPIO34_SDETRMOD_TGSEL0_MASK 0x00000001
#define HWIO_GPIO34_SDETRMOD_GPIO34_SDETRMOD_TGSEL1_SHFT 1
#define HWIO_GPIO34_SDETRMOD_GPIO34_SDETRMOD_TGSEL1_MASK 0x00000002
#define HWIO_GPIO34_SDETRMOD_GPIO34_SDETRMOD_TGSEL2_SHFT 2
#define HWIO_GPIO34_SDETRMOD_GPIO34_SDETRMOD_TGSEL2_MASK 0x00000004
#define HWIO_GPIO34_SDETRMOD_GPIO34_SDETRMOD_TGSEL3_SHFT 3
#define HWIO_GPIO34_SDETRMOD_GPIO34_SDETRMOD_TGSEL3_MASK 0x00000008
#define HWIO_GPIO34_SDETRMOD_GPIO34_SDETRMOD_TGSEL4_SHFT 4
#define HWIO_GPIO34_SDETRMOD_GPIO34_SDETRMOD_TGSEL4_MASK 0x00000010
#define HWIO_GPIO34_SDETRMOD_GPIO34_SDETRMOD_TGSEL5_SHFT 5
#define HWIO_GPIO34_SDETRMOD_GPIO34_SDETRMOD_TGSEL5_MASK 0x00000020
#define HWIO_GPIO34_SDETRMOD_GPIO34_SDETRMOD_TGSEL6_SHFT 6
#define HWIO_GPIO34_SDETRMOD_GPIO34_SDETRMOD_TGSEL6_MASK 0x00000040
#define HWIO_GPIO34_SDETRMOD_GPIO34_SDETRMOD_TGSEL7_SHFT 7
#define HWIO_GPIO34_SDETRMOD_GPIO34_SDETRMOD_TGSEL7_MASK 0x00000080
#define HWIO_GPIO34_SDETRMOD_GPIO34_SDETRMOD_TGSEL8_SHFT 8
#define HWIO_GPIO34_SDETRMOD_GPIO34_SDETRMOD_TGSEL8_MASK 0x00000100
#define HWIO_GPIO34_SDETRMOD_GPIO34_SDETRMOD_TGSEL9_SHFT 9
#define HWIO_GPIO34_SDETRMOD_GPIO34_SDETRMOD_TGSEL9_MASK 0x00000200
#define HWIO_GPIO34_SDETRMOD_GPIO34_SDETRMOD_TGSEL10_SHFT 10
#define HWIO_GPIO34_SDETRMOD_GPIO34_SDETRMOD_TGSEL10_MASK 0x00000400
#define HWIO_GPIO34_SDETRMOD_GPIO34_SDETRMOD_TGSEL11_SHFT 11
#define HWIO_GPIO34_SDETRMOD_GPIO34_SDETRMOD_TGSEL11_MASK 0x00000800
#define HWIO_GPIO34_SDETRMOD_GPIO34_SDETRMOD_TGSEL12_SHFT 12
#define HWIO_GPIO34_SDETRMOD_GPIO34_SDETRMOD_TGSEL12_MASK 0x00001000
#define HWIO_GPIO34_SDETRMOD_GPIO34_SDETRMOD_TGSEL13_SHFT 13
#define HWIO_GPIO34_SDETRMOD_GPIO34_SDETRMOD_TGSEL13_MASK 0x00002000
#define HWIO_GPIO34_SDETRMOD_GPIO34_SDETRMOD_TGSEL14_SHFT 14
#define HWIO_GPIO34_SDETRMOD_GPIO34_SDETRMOD_TGSEL14_MASK 0x00004000
#define HWIO_GPIO34_SDETRMOD_GPIO34_SDETRMOD_TGSEL15_SHFT 15
#define HWIO_GPIO34_SDETRMOD_GPIO34_SDETRMOD_TGSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO34_PCSR_ADDR  0xF0012270  
#define HWIO_GPIO34_PCSR_GPIO34_PCSR_SEL0_SHFT 0
#define HWIO_GPIO34_PCSR_GPIO34_PCSR_SEL0_MASK 0x00000001
#define HWIO_GPIO34_PCSR_GPIO34_PCSR_SEL1_SHFT 1
#define HWIO_GPIO34_PCSR_GPIO34_PCSR_SEL1_MASK 0x00000002
#define HWIO_GPIO34_PCSR_GPIO34_PCSR_SEL2_SHFT 2
#define HWIO_GPIO34_PCSR_GPIO34_PCSR_SEL2_MASK 0x00000004
#define HWIO_GPIO34_PCSR_GPIO34_PCSR_SEL3_SHFT 3
#define HWIO_GPIO34_PCSR_GPIO34_PCSR_SEL3_MASK 0x00000008
#define HWIO_GPIO34_PCSR_GPIO34_PCSR_SEL4_SHFT 4
#define HWIO_GPIO34_PCSR_GPIO34_PCSR_SEL4_MASK 0x00000010
#define HWIO_GPIO34_PCSR_GPIO34_PCSR_SEL5_SHFT 5
#define HWIO_GPIO34_PCSR_GPIO34_PCSR_SEL5_MASK 0x00000020
#define HWIO_GPIO34_PCSR_GPIO34_PCSR_SEL6_SHFT 6
#define HWIO_GPIO34_PCSR_GPIO34_PCSR_SEL6_MASK 0x00000040
#define HWIO_GPIO34_PCSR_GPIO34_PCSR_SEL7_SHFT 7
#define HWIO_GPIO34_PCSR_GPIO34_PCSR_SEL7_MASK 0x00000080
#define HWIO_GPIO34_PCSR_GPIO34_PCSR_SEL8_SHFT 8
#define HWIO_GPIO34_PCSR_GPIO34_PCSR_SEL8_MASK 0x00000100
#define HWIO_GPIO34_PCSR_GPIO34_PCSR_SEL9_SHFT 9
#define HWIO_GPIO34_PCSR_GPIO34_PCSR_SEL9_MASK 0x00000200
#define HWIO_GPIO34_PCSR_GPIO34_PCSR_SEL10_SHFT 10
#define HWIO_GPIO34_PCSR_GPIO34_PCSR_SEL10_MASK 0x00000400
#define HWIO_GPIO34_PCSR_GPIO34_PCSR_SEL11_SHFT 11
#define HWIO_GPIO34_PCSR_GPIO34_PCSR_SEL11_MASK 0x00000800
#define HWIO_GPIO34_PCSR_GPIO34_PCSR_SEL12_SHFT 12
#define HWIO_GPIO34_PCSR_GPIO34_PCSR_SEL12_MASK 0x00001000
#define HWIO_GPIO34_PCSR_GPIO34_PCSR_SEL13_SHFT 13
#define HWIO_GPIO34_PCSR_GPIO34_PCSR_SEL13_MASK 0x00002000
#define HWIO_GPIO34_PCSR_GPIO34_PCSR_SEL14_SHFT 14
#define HWIO_GPIO34_PCSR_GPIO34_PCSR_SEL14_MASK 0x00004000
#define HWIO_GPIO34_PCSR_GPIO34_PCSR_SEL15_SHFT 15
#define HWIO_GPIO34_PCSR_GPIO34_PCSR_SEL15_MASK 0x00008000


//--------

#define HWIO_GPIO34_INEN_ADDR  0xF0012274  
#define HWIO_GPIO34_INEN_GPIO34_INEN_EN0_SHFT 0
#define HWIO_GPIO34_INEN_GPIO34_INEN_EN0_MASK 0x00000001
#define HWIO_GPIO34_INEN_GPIO34_INEN_EN1_SHFT 1
#define HWIO_GPIO34_INEN_GPIO34_INEN_EN1_MASK 0x00000002
#define HWIO_GPIO34_INEN_GPIO34_INEN_EN2_SHFT 2
#define HWIO_GPIO34_INEN_GPIO34_INEN_EN2_MASK 0x00000004
#define HWIO_GPIO34_INEN_GPIO34_INEN_EN3_SHFT 3
#define HWIO_GPIO34_INEN_GPIO34_INEN_EN3_MASK 0x00000008
#define HWIO_GPIO34_INEN_GPIO34_INEN_EN4_SHFT 4
#define HWIO_GPIO34_INEN_GPIO34_INEN_EN4_MASK 0x00000010
#define HWIO_GPIO34_INEN_GPIO34_INEN_EN5_SHFT 5
#define HWIO_GPIO34_INEN_GPIO34_INEN_EN5_MASK 0x00000020
#define HWIO_GPIO34_INEN_GPIO34_INEN_EN6_SHFT 6
#define HWIO_GPIO34_INEN_GPIO34_INEN_EN6_MASK 0x00000040
#define HWIO_GPIO34_INEN_GPIO34_INEN_EN7_SHFT 7
#define HWIO_GPIO34_INEN_GPIO34_INEN_EN7_MASK 0x00000080
#define HWIO_GPIO34_INEN_GPIO34_INEN_EN8_SHFT 8
#define HWIO_GPIO34_INEN_GPIO34_INEN_EN8_MASK 0x00000100
#define HWIO_GPIO34_INEN_GPIO34_INEN_EN9_SHFT 9
#define HWIO_GPIO34_INEN_GPIO34_INEN_EN9_MASK 0x00000200
#define HWIO_GPIO34_INEN_GPIO34_INEN_EN10_SHFT 10
#define HWIO_GPIO34_INEN_GPIO34_INEN_EN10_MASK 0x00000400
#define HWIO_GPIO34_INEN_GPIO34_INEN_EN11_SHFT 11
#define HWIO_GPIO34_INEN_GPIO34_INEN_EN11_MASK 0x00000800
#define HWIO_GPIO34_INEN_GPIO34_INEN_EN12_SHFT 12
#define HWIO_GPIO34_INEN_GPIO34_INEN_EN12_MASK 0x00001000
#define HWIO_GPIO34_INEN_GPIO34_INEN_EN13_SHFT 13
#define HWIO_GPIO34_INEN_GPIO34_INEN_EN13_MASK 0x00002000
#define HWIO_GPIO34_INEN_GPIO34_INEN_EN14_SHFT 14
#define HWIO_GPIO34_INEN_GPIO34_INEN_EN14_MASK 0x00004000
#define HWIO_GPIO34_INEN_GPIO34_INEN_EN15_SHFT 15
#define HWIO_GPIO34_INEN_GPIO34_INEN_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO34_PUDRST_ADDR  0xF0012278  
#define HWIO_GPIO34_PUDRST_GPIO34_PUDRST_PDSEL0_SHFT 0
#define HWIO_GPIO34_PUDRST_GPIO34_PUDRST_PDSEL0_MASK 0x00000001
#define HWIO_GPIO34_PUDRST_GPIO34_PUDRST_PDSEL1_SHFT 1
#define HWIO_GPIO34_PUDRST_GPIO34_PUDRST_PDSEL1_MASK 0x00000002
#define HWIO_GPIO34_PUDRST_GPIO34_PUDRST_PDSEL2_SHFT 2
#define HWIO_GPIO34_PUDRST_GPIO34_PUDRST_PDSEL2_MASK 0x00000004
#define HWIO_GPIO34_PUDRST_GPIO34_PUDRST_PDSEL3_SHFT 3
#define HWIO_GPIO34_PUDRST_GPIO34_PUDRST_PDSEL3_MASK 0x00000008
#define HWIO_GPIO34_PUDRST_GPIO34_PUDRST_PDSEL4_SHFT 4
#define HWIO_GPIO34_PUDRST_GPIO34_PUDRST_PDSEL4_MASK 0x00000010
#define HWIO_GPIO34_PUDRST_GPIO34_PUDRST_PDSEL5_SHFT 5
#define HWIO_GPIO34_PUDRST_GPIO34_PUDRST_PDSEL5_MASK 0x00000020
#define HWIO_GPIO34_PUDRST_GPIO34_PUDRST_PDSEL6_SHFT 6
#define HWIO_GPIO34_PUDRST_GPIO34_PUDRST_PDSEL6_MASK 0x00000040
#define HWIO_GPIO34_PUDRST_GPIO34_PUDRST_PDSEL7_SHFT 7
#define HWIO_GPIO34_PUDRST_GPIO34_PUDRST_PDSEL7_MASK 0x00000080
#define HWIO_GPIO34_PUDRST_GPIO34_PUDRST_PDSEL8_SHFT 8
#define HWIO_GPIO34_PUDRST_GPIO34_PUDRST_PDSEL8_MASK 0x00000100
#define HWIO_GPIO34_PUDRST_GPIO34_PUDRST_PDSEL9_SHFT 9
#define HWIO_GPIO34_PUDRST_GPIO34_PUDRST_PDSEL9_MASK 0x00000200
#define HWIO_GPIO34_PUDRST_GPIO34_PUDRST_PDSEL10_SHFT 10
#define HWIO_GPIO34_PUDRST_GPIO34_PUDRST_PDSEL10_MASK 0x00000400
#define HWIO_GPIO34_PUDRST_GPIO34_PUDRST_PDSEL11_SHFT 11
#define HWIO_GPIO34_PUDRST_GPIO34_PUDRST_PDSEL11_MASK 0x00000800
#define HWIO_GPIO34_PUDRST_GPIO34_PUDRST_PDSEL12_SHFT 12
#define HWIO_GPIO34_PUDRST_GPIO34_PUDRST_PDSEL12_MASK 0x00001000
#define HWIO_GPIO34_PUDRST_GPIO34_PUDRST_PDSEL13_SHFT 13
#define HWIO_GPIO34_PUDRST_GPIO34_PUDRST_PDSEL13_MASK 0x00002000
#define HWIO_GPIO34_PUDRST_GPIO34_PUDRST_PDSEL14_SHFT 14
#define HWIO_GPIO34_PUDRST_GPIO34_PUDRST_PDSEL14_MASK 0x00004000
#define HWIO_GPIO34_PUDRST_GPIO34_PUDRST_PDSEL15_SHFT 15
#define HWIO_GPIO34_PUDRST_GPIO34_PUDRST_PDSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO35_INFO_ADDR  0xF0012300  
#define HWIO_GPIO35_INFO_GPIO35_INFO_MODREV_SHFT 0
#define HWIO_GPIO35_INFO_GPIO35_INFO_MODREV_MASK 0x000000ff
#define HWIO_GPIO35_INFO_GPIO35_INFO_MODTYPE_SHFT 8
#define HWIO_GPIO35_INFO_GPIO35_INFO_MODTYPE_MASK 0x0000ff00
#define HWIO_GPIO35_INFO_GPIO35_INFO_MODNUMBER_SHFT 16
#define HWIO_GPIO35_INFO_GPIO35_INFO_MODNUMBER_MASK 0xffff0000


//--------

#define HWIO_GPIO35_ACES0_ADDR  0xF0012304  
#define HWIO_GPIO35_ACES0_GPIO35_ACES0_EN0_SHFT 0
#define HWIO_GPIO35_ACES0_GPIO35_ACES0_EN0_MASK 0x00000001
#define HWIO_GPIO35_ACES0_GPIO35_ACES0_EN1_SHFT 1
#define HWIO_GPIO35_ACES0_GPIO35_ACES0_EN1_MASK 0x00000002
#define HWIO_GPIO35_ACES0_GPIO35_ACES0_EN2_SHFT 2
#define HWIO_GPIO35_ACES0_GPIO35_ACES0_EN2_MASK 0x00000004
#define HWIO_GPIO35_ACES0_GPIO35_ACES0_EN3_SHFT 3
#define HWIO_GPIO35_ACES0_GPIO35_ACES0_EN3_MASK 0x00000008
#define HWIO_GPIO35_ACES0_GPIO35_ACES0_EN4_SHFT 4
#define HWIO_GPIO35_ACES0_GPIO35_ACES0_EN4_MASK 0x00000010
#define HWIO_GPIO35_ACES0_GPIO35_ACES0_EN5_SHFT 5
#define HWIO_GPIO35_ACES0_GPIO35_ACES0_EN5_MASK 0x00000020
#define HWIO_GPIO35_ACES0_GPIO35_ACES0_EN6_SHFT 6
#define HWIO_GPIO35_ACES0_GPIO35_ACES0_EN6_MASK 0x00000040
#define HWIO_GPIO35_ACES0_GPIO35_ACES0_EN7_SHFT 7
#define HWIO_GPIO35_ACES0_GPIO35_ACES0_EN7_MASK 0x00000080
#define HWIO_GPIO35_ACES0_GPIO35_ACES0_EN8_SHFT 8
#define HWIO_GPIO35_ACES0_GPIO35_ACES0_EN8_MASK 0x00000100
#define HWIO_GPIO35_ACES0_GPIO35_ACES0_EN9_SHFT 9
#define HWIO_GPIO35_ACES0_GPIO35_ACES0_EN9_MASK 0x00000200
#define HWIO_GPIO35_ACES0_GPIO35_ACES0_EN10_SHFT 10
#define HWIO_GPIO35_ACES0_GPIO35_ACES0_EN10_MASK 0x00000400
#define HWIO_GPIO35_ACES0_GPIO35_ACES0_EN11_SHFT 11
#define HWIO_GPIO35_ACES0_GPIO35_ACES0_EN11_MASK 0x00000800
#define HWIO_GPIO35_ACES0_GPIO35_ACES0_EN12_SHFT 12
#define HWIO_GPIO35_ACES0_GPIO35_ACES0_EN12_MASK 0x00001000
#define HWIO_GPIO35_ACES0_GPIO35_ACES0_EN13_SHFT 13
#define HWIO_GPIO35_ACES0_GPIO35_ACES0_EN13_MASK 0x00002000
#define HWIO_GPIO35_ACES0_GPIO35_ACES0_EN14_SHFT 14
#define HWIO_GPIO35_ACES0_GPIO35_ACES0_EN14_MASK 0x00004000
#define HWIO_GPIO35_ACES0_GPIO35_ACES0_EN15_SHFT 15
#define HWIO_GPIO35_ACES0_GPIO35_ACES0_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO35_ACES1_ADDR  0xF0012308  


//--------

#define HWIO_GPIO35_PIR_ADDR  0xF001230C  
#define HWIO_GPIO35_PIR_GPIO35_PIR_PXPIR0_SHFT 0
#define HWIO_GPIO35_PIR_GPIO35_PIR_PXPIR0_MASK 0x00000001
#define HWIO_GPIO35_PIR_GPIO35_PIR_PXPIR1_SHFT 1
#define HWIO_GPIO35_PIR_GPIO35_PIR_PXPIR1_MASK 0x00000002
#define HWIO_GPIO35_PIR_GPIO35_PIR_PXPIR2_SHFT 2
#define HWIO_GPIO35_PIR_GPIO35_PIR_PXPIR2_MASK 0x00000004
#define HWIO_GPIO35_PIR_GPIO35_PIR_PXPIR3_SHFT 3
#define HWIO_GPIO35_PIR_GPIO35_PIR_PXPIR3_MASK 0x00000008
#define HWIO_GPIO35_PIR_GPIO35_PIR_PXPIR4_SHFT 4
#define HWIO_GPIO35_PIR_GPIO35_PIR_PXPIR4_MASK 0x00000010
#define HWIO_GPIO35_PIR_GPIO35_PIR_PXPIR5_SHFT 5
#define HWIO_GPIO35_PIR_GPIO35_PIR_PXPIR5_MASK 0x00000020
#define HWIO_GPIO35_PIR_GPIO35_PIR_PXPIR6_SHFT 6
#define HWIO_GPIO35_PIR_GPIO35_PIR_PXPIR6_MASK 0x00000040
#define HWIO_GPIO35_PIR_GPIO35_PIR_PXPIR7_SHFT 7
#define HWIO_GPIO35_PIR_GPIO35_PIR_PXPIR7_MASK 0x00000080
#define HWIO_GPIO35_PIR_GPIO35_PIR_PXPIR8_SHFT 8
#define HWIO_GPIO35_PIR_GPIO35_PIR_PXPIR8_MASK 0x00000100
#define HWIO_GPIO35_PIR_GPIO35_PIR_PXPIR9_SHFT 9
#define HWIO_GPIO35_PIR_GPIO35_PIR_PXPIR9_MASK 0x00000200
#define HWIO_GPIO35_PIR_GPIO35_PIR_PXPIR10_SHFT 10
#define HWIO_GPIO35_PIR_GPIO35_PIR_PXPIR10_MASK 0x00000400
#define HWIO_GPIO35_PIR_GPIO35_PIR_PXPIR11_SHFT 11
#define HWIO_GPIO35_PIR_GPIO35_PIR_PXPIR11_MASK 0x00000800
#define HWIO_GPIO35_PIR_GPIO35_PIR_PXPIR12_SHFT 12
#define HWIO_GPIO35_PIR_GPIO35_PIR_PXPIR12_MASK 0x00001000
#define HWIO_GPIO35_PIR_GPIO35_PIR_PXPIR13_SHFT 13
#define HWIO_GPIO35_PIR_GPIO35_PIR_PXPIR13_MASK 0x00002000
#define HWIO_GPIO35_PIR_GPIO35_PIR_PXPIR14_SHFT 14
#define HWIO_GPIO35_PIR_GPIO35_PIR_PXPIR14_MASK 0x00004000
#define HWIO_GPIO35_PIR_GPIO35_PIR_PXPIR15_SHFT 15
#define HWIO_GPIO35_PIR_GPIO35_PIR_PXPIR15_MASK 0x00008000


//--------

#define HWIO_GPIO35_POR_ADDR  0xF0012310  
#define HWIO_GPIO35_POR_GPIO35_POR_PXPOR0_SHFT 0
#define HWIO_GPIO35_POR_GPIO35_POR_PXPOR0_MASK 0x00000001
#define HWIO_GPIO35_POR_GPIO35_POR_PXPOR1_SHFT 1
#define HWIO_GPIO35_POR_GPIO35_POR_PXPOR1_MASK 0x00000002
#define HWIO_GPIO35_POR_GPIO35_POR_PXPOR2_SHFT 2
#define HWIO_GPIO35_POR_GPIO35_POR_PXPOR2_MASK 0x00000004
#define HWIO_GPIO35_POR_GPIO35_POR_PXPOR3_SHFT 3
#define HWIO_GPIO35_POR_GPIO35_POR_PXPOR3_MASK 0x00000008
#define HWIO_GPIO35_POR_GPIO35_POR_PXPOR4_SHFT 4
#define HWIO_GPIO35_POR_GPIO35_POR_PXPOR4_MASK 0x00000010
#define HWIO_GPIO35_POR_GPIO35_POR_PXPOR5_SHFT 5
#define HWIO_GPIO35_POR_GPIO35_POR_PXPOR5_MASK 0x00000020
#define HWIO_GPIO35_POR_GPIO35_POR_PXPOR6_SHFT 6
#define HWIO_GPIO35_POR_GPIO35_POR_PXPOR6_MASK 0x00000040
#define HWIO_GPIO35_POR_GPIO35_POR_PXPOR7_SHFT 7
#define HWIO_GPIO35_POR_GPIO35_POR_PXPOR7_MASK 0x00000080
#define HWIO_GPIO35_POR_GPIO35_POR_PXPOR8_SHFT 8
#define HWIO_GPIO35_POR_GPIO35_POR_PXPOR8_MASK 0x00000100
#define HWIO_GPIO35_POR_GPIO35_POR_PXPOR9_SHFT 9
#define HWIO_GPIO35_POR_GPIO35_POR_PXPOR9_MASK 0x00000200
#define HWIO_GPIO35_POR_GPIO35_POR_PXPOR10_SHFT 10
#define HWIO_GPIO35_POR_GPIO35_POR_PXPOR10_MASK 0x00000400
#define HWIO_GPIO35_POR_GPIO35_POR_PXPOR11_SHFT 11
#define HWIO_GPIO35_POR_GPIO35_POR_PXPOR11_MASK 0x00000800
#define HWIO_GPIO35_POR_GPIO35_POR_PXPOR12_SHFT 12
#define HWIO_GPIO35_POR_GPIO35_POR_PXPOR12_MASK 0x00001000
#define HWIO_GPIO35_POR_GPIO35_POR_PXPOR13_SHFT 13
#define HWIO_GPIO35_POR_GPIO35_POR_PXPOR13_MASK 0x00002000
#define HWIO_GPIO35_POR_GPIO35_POR_PXPOR14_SHFT 14
#define HWIO_GPIO35_POR_GPIO35_POR_PXPOR14_MASK 0x00004000
#define HWIO_GPIO35_POR_GPIO35_POR_PXPOR15_SHFT 15
#define HWIO_GPIO35_POR_GPIO35_POR_PXPOR15_MASK 0x00008000


//--------

#define HWIO_GPIO35_POSCR_ADDR  0xF0012314  
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PS0_SHFT 0
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PS0_MASK 0x00000001
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PS1_SHFT 1
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PS1_MASK 0x00000002
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PS2_SHFT 2
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PS2_MASK 0x00000004
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PS3_SHFT 3
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PS3_MASK 0x00000008
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PS4_SHFT 4
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PS4_MASK 0x00000010
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PS5_SHFT 5
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PS5_MASK 0x00000020
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PS6_SHFT 6
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PS6_MASK 0x00000040
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PS7_SHFT 7
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PS7_MASK 0x00000080
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PS8_SHFT 8
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PS8_MASK 0x00000100
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PS9_SHFT 9
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PS9_MASK 0x00000200
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PS10_SHFT 10
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PS10_MASK 0x00000400
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PS11_SHFT 11
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PS11_MASK 0x00000800
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PS12_SHFT 12
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PS12_MASK 0x00001000
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PS13_SHFT 13
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PS13_MASK 0x00002000
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PS14_SHFT 14
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PS14_MASK 0x00004000
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PS15_SHFT 15
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PS15_MASK 0x00008000
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PC0_SHFT 16
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PC0_MASK 0x00010000
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PC1_SHFT 17
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PC1_MASK 0x00020000
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PC2_SHFT 18
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PC2_MASK 0x00040000
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PC3_SHFT 19
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PC3_MASK 0x00080000
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PC4_SHFT 20
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PC4_MASK 0x00100000
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PC5_SHFT 21
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PC5_MASK 0x00200000
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PC6_SHFT 22
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PC6_MASK 0x00400000
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PC7_SHFT 23
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PC7_MASK 0x00800000
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PC8_SHFT 24
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PC8_MASK 0x01000000
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PC9_SHFT 25
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PC9_MASK 0x02000000
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PC10_SHFT 26
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PC10_MASK 0x04000000
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PC11_SHFT 27
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PC11_MASK 0x08000000
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PC12_SHFT 28
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PC12_MASK 0x10000000
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PC13_SHFT 29
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PC13_MASK 0x20000000
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PC14_SHFT 30
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PC14_MASK 0x40000000
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PC15_SHFT 31
#define HWIO_GPIO35_POSCR_GPIO35_POSCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO35_POSR_ADDR  0xF0012318  
#define HWIO_GPIO35_POSR_GPIO35_POSR_PS0_SHFT 0
#define HWIO_GPIO35_POSR_GPIO35_POSR_PS0_MASK 0x00000001
#define HWIO_GPIO35_POSR_GPIO35_POSR_PS1_SHFT 1
#define HWIO_GPIO35_POSR_GPIO35_POSR_PS1_MASK 0x00000002
#define HWIO_GPIO35_POSR_GPIO35_POSR_PS2_SHFT 2
#define HWIO_GPIO35_POSR_GPIO35_POSR_PS2_MASK 0x00000004
#define HWIO_GPIO35_POSR_GPIO35_POSR_PS3_SHFT 3
#define HWIO_GPIO35_POSR_GPIO35_POSR_PS3_MASK 0x00000008
#define HWIO_GPIO35_POSR_GPIO35_POSR_PS4_SHFT 4
#define HWIO_GPIO35_POSR_GPIO35_POSR_PS4_MASK 0x00000010
#define HWIO_GPIO35_POSR_GPIO35_POSR_PS5_SHFT 5
#define HWIO_GPIO35_POSR_GPIO35_POSR_PS5_MASK 0x00000020
#define HWIO_GPIO35_POSR_GPIO35_POSR_PS6_SHFT 6
#define HWIO_GPIO35_POSR_GPIO35_POSR_PS6_MASK 0x00000040
#define HWIO_GPIO35_POSR_GPIO35_POSR_PS7_SHFT 7
#define HWIO_GPIO35_POSR_GPIO35_POSR_PS7_MASK 0x00000080
#define HWIO_GPIO35_POSR_GPIO35_POSR_PS8_SHFT 8
#define HWIO_GPIO35_POSR_GPIO35_POSR_PS8_MASK 0x00000100
#define HWIO_GPIO35_POSR_GPIO35_POSR_PS9_SHFT 9
#define HWIO_GPIO35_POSR_GPIO35_POSR_PS9_MASK 0x00000200
#define HWIO_GPIO35_POSR_GPIO35_POSR_PS10_SHFT 10
#define HWIO_GPIO35_POSR_GPIO35_POSR_PS10_MASK 0x00000400
#define HWIO_GPIO35_POSR_GPIO35_POSR_PS11_SHFT 11
#define HWIO_GPIO35_POSR_GPIO35_POSR_PS11_MASK 0x00000800
#define HWIO_GPIO35_POSR_GPIO35_POSR_PS12_SHFT 12
#define HWIO_GPIO35_POSR_GPIO35_POSR_PS12_MASK 0x00001000
#define HWIO_GPIO35_POSR_GPIO35_POSR_PS13_SHFT 13
#define HWIO_GPIO35_POSR_GPIO35_POSR_PS13_MASK 0x00002000
#define HWIO_GPIO35_POSR_GPIO35_POSR_PS14_SHFT 14
#define HWIO_GPIO35_POSR_GPIO35_POSR_PS14_MASK 0x00004000
#define HWIO_GPIO35_POSR_GPIO35_POSR_PS15_SHFT 15
#define HWIO_GPIO35_POSR_GPIO35_POSR_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO35_POSR0_ADDR  0xF001231C  
#define HWIO_GPIO35_POSR0_GPIO35_POSR0_PS0_SHFT 0
#define HWIO_GPIO35_POSR0_GPIO35_POSR0_PS0_MASK 0x00000001
#define HWIO_GPIO35_POSR0_GPIO35_POSR0_PS1_SHFT 1
#define HWIO_GPIO35_POSR0_GPIO35_POSR0_PS1_MASK 0x00000002
#define HWIO_GPIO35_POSR0_GPIO35_POSR0_PS2_SHFT 2
#define HWIO_GPIO35_POSR0_GPIO35_POSR0_PS2_MASK 0x00000004
#define HWIO_GPIO35_POSR0_GPIO35_POSR0_PS3_SHFT 3
#define HWIO_GPIO35_POSR0_GPIO35_POSR0_PS3_MASK 0x00000008


//--------

#define HWIO_GPIO35_POSR4_ADDR  0xF0012320  
#define HWIO_GPIO35_POSR4_GPIO35_POSR4_PS4_SHFT 4
#define HWIO_GPIO35_POSR4_GPIO35_POSR4_PS4_MASK 0x00000010
#define HWIO_GPIO35_POSR4_GPIO35_POSR4_PS5_SHFT 5
#define HWIO_GPIO35_POSR4_GPIO35_POSR4_PS5_MASK 0x00000020
#define HWIO_GPIO35_POSR4_GPIO35_POSR4_PS6_SHFT 6
#define HWIO_GPIO35_POSR4_GPIO35_POSR4_PS6_MASK 0x00000040
#define HWIO_GPIO35_POSR4_GPIO35_POSR4_PS7_SHFT 7
#define HWIO_GPIO35_POSR4_GPIO35_POSR4_PS7_MASK 0x00000080


//--------

#define HWIO_GPIO35_POSR8_ADDR  0xF0012324  
#define HWIO_GPIO35_POSR8_GPIO35_POSR8_PS8_SHFT 8
#define HWIO_GPIO35_POSR8_GPIO35_POSR8_PS8_MASK 0x00000100
#define HWIO_GPIO35_POSR8_GPIO35_POSR8_PS9_SHFT 9
#define HWIO_GPIO35_POSR8_GPIO35_POSR8_PS9_MASK 0x00000200
#define HWIO_GPIO35_POSR8_GPIO35_POSR8_PS10_SHFT 10
#define HWIO_GPIO35_POSR8_GPIO35_POSR8_PS10_MASK 0x00000400
#define HWIO_GPIO35_POSR8_GPIO35_POSR8_PS11_SHFT 11
#define HWIO_GPIO35_POSR8_GPIO35_POSR8_PS11_MASK 0x00000800


//--------

#define HWIO_GPIO35_POSR12_ADDR  0xF0012328  
#define HWIO_GPIO35_POSR12_GPIO35_POSR12_PS12_SHFT 12
#define HWIO_GPIO35_POSR12_GPIO35_POSR12_PS12_MASK 0x00001000
#define HWIO_GPIO35_POSR12_GPIO35_POSR12_PS13_SHFT 13
#define HWIO_GPIO35_POSR12_GPIO35_POSR12_PS13_MASK 0x00002000
#define HWIO_GPIO35_POSR12_GPIO35_POSR12_PS14_SHFT 14
#define HWIO_GPIO35_POSR12_GPIO35_POSR12_PS14_MASK 0x00004000
#define HWIO_GPIO35_POSR12_GPIO35_POSR12_PS15_SHFT 15
#define HWIO_GPIO35_POSR12_GPIO35_POSR12_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO35_POCR_ADDR  0xF001232C  
#define HWIO_GPIO35_POCR_GPIO35_POCR_PC0_SHFT 16
#define HWIO_GPIO35_POCR_GPIO35_POCR_PC0_MASK 0x00010000
#define HWIO_GPIO35_POCR_GPIO35_POCR_PC1_SHFT 17
#define HWIO_GPIO35_POCR_GPIO35_POCR_PC1_MASK 0x00020000
#define HWIO_GPIO35_POCR_GPIO35_POCR_PC2_SHFT 18
#define HWIO_GPIO35_POCR_GPIO35_POCR_PC2_MASK 0x00040000
#define HWIO_GPIO35_POCR_GPIO35_POCR_PC3_SHFT 19
#define HWIO_GPIO35_POCR_GPIO35_POCR_PC3_MASK 0x00080000
#define HWIO_GPIO35_POCR_GPIO35_POCR_PC4_SHFT 20
#define HWIO_GPIO35_POCR_GPIO35_POCR_PC4_MASK 0x00100000
#define HWIO_GPIO35_POCR_GPIO35_POCR_PC5_SHFT 21
#define HWIO_GPIO35_POCR_GPIO35_POCR_PC5_MASK 0x00200000
#define HWIO_GPIO35_POCR_GPIO35_POCR_PC6_SHFT 22
#define HWIO_GPIO35_POCR_GPIO35_POCR_PC6_MASK 0x00400000
#define HWIO_GPIO35_POCR_GPIO35_POCR_PC7_SHFT 23
#define HWIO_GPIO35_POCR_GPIO35_POCR_PC7_MASK 0x00800000
#define HWIO_GPIO35_POCR_GPIO35_POCR_PC8_SHFT 24
#define HWIO_GPIO35_POCR_GPIO35_POCR_PC8_MASK 0x01000000
#define HWIO_GPIO35_POCR_GPIO35_POCR_PC9_SHFT 25
#define HWIO_GPIO35_POCR_GPIO35_POCR_PC9_MASK 0x02000000
#define HWIO_GPIO35_POCR_GPIO35_POCR_PC10_SHFT 26
#define HWIO_GPIO35_POCR_GPIO35_POCR_PC10_MASK 0x04000000
#define HWIO_GPIO35_POCR_GPIO35_POCR_PC11_SHFT 27
#define HWIO_GPIO35_POCR_GPIO35_POCR_PC11_MASK 0x08000000
#define HWIO_GPIO35_POCR_GPIO35_POCR_PC12_SHFT 28
#define HWIO_GPIO35_POCR_GPIO35_POCR_PC12_MASK 0x10000000
#define HWIO_GPIO35_POCR_GPIO35_POCR_PC13_SHFT 29
#define HWIO_GPIO35_POCR_GPIO35_POCR_PC13_MASK 0x20000000
#define HWIO_GPIO35_POCR_GPIO35_POCR_PC14_SHFT 30
#define HWIO_GPIO35_POCR_GPIO35_POCR_PC14_MASK 0x40000000
#define HWIO_GPIO35_POCR_GPIO35_POCR_PC15_SHFT 31
#define HWIO_GPIO35_POCR_GPIO35_POCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO35_POCR0_ADDR  0xF0012330  
#define HWIO_GPIO35_POCR0_GPIO35_POCR0_PC0_SHFT 16
#define HWIO_GPIO35_POCR0_GPIO35_POCR0_PC0_MASK 0x00010000
#define HWIO_GPIO35_POCR0_GPIO35_POCR0_PC1_SHFT 17
#define HWIO_GPIO35_POCR0_GPIO35_POCR0_PC1_MASK 0x00020000
#define HWIO_GPIO35_POCR0_GPIO35_POCR0_PC2_SHFT 18
#define HWIO_GPIO35_POCR0_GPIO35_POCR0_PC2_MASK 0x00040000
#define HWIO_GPIO35_POCR0_GPIO35_POCR0_PC3_SHFT 19
#define HWIO_GPIO35_POCR0_GPIO35_POCR0_PC3_MASK 0x00080000


//--------

#define HWIO_GPIO35_POCR4_ADDR  0xF0012334  
#define HWIO_GPIO35_POCR4_GPIO35_POCR4_PC4_SHFT 20
#define HWIO_GPIO35_POCR4_GPIO35_POCR4_PC4_MASK 0x00100000
#define HWIO_GPIO35_POCR4_GPIO35_POCR4_PC5_SHFT 21
#define HWIO_GPIO35_POCR4_GPIO35_POCR4_PC5_MASK 0x00200000
#define HWIO_GPIO35_POCR4_GPIO35_POCR4_PC6_SHFT 22
#define HWIO_GPIO35_POCR4_GPIO35_POCR4_PC6_MASK 0x00400000
#define HWIO_GPIO35_POCR4_GPIO35_POCR4_PC7_SHFT 23
#define HWIO_GPIO35_POCR4_GPIO35_POCR4_PC7_MASK 0x00800000


//--------

#define HWIO_GPIO35_POCR8_ADDR  0xF0012338  
#define HWIO_GPIO35_POCR8_GPIO35_POCR8_PC8_SHFT 24
#define HWIO_GPIO35_POCR8_GPIO35_POCR8_PC8_MASK 0x01000000
#define HWIO_GPIO35_POCR8_GPIO35_POCR8_PC9_SHFT 25
#define HWIO_GPIO35_POCR8_GPIO35_POCR8_PC9_MASK 0x02000000
#define HWIO_GPIO35_POCR8_GPIO35_POCR8_PC10_SHFT 26
#define HWIO_GPIO35_POCR8_GPIO35_POCR8_PC10_MASK 0x04000000
#define HWIO_GPIO35_POCR8_GPIO35_POCR8_PC11_SHFT 27
#define HWIO_GPIO35_POCR8_GPIO35_POCR8_PC11_MASK 0x08000000


//--------

#define HWIO_GPIO35_POCR12_ADDR  0xF001233C  
#define HWIO_GPIO35_POCR12_GPIO35_POCR12_PC12_SHFT 28
#define HWIO_GPIO35_POCR12_GPIO35_POCR12_PC12_MASK 0x10000000
#define HWIO_GPIO35_POCR12_GPIO35_POCR12_PC13_SHFT 29
#define HWIO_GPIO35_POCR12_GPIO35_POCR12_PC13_MASK 0x20000000
#define HWIO_GPIO35_POCR12_GPIO35_POCR12_PC14_SHFT 30
#define HWIO_GPIO35_POCR12_GPIO35_POCR12_PC14_MASK 0x40000000
#define HWIO_GPIO35_POCR12_GPIO35_POCR12_PC15_SHFT 31
#define HWIO_GPIO35_POCR12_GPIO35_POCR12_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO35_PUDEN_ADDR  0xF0012340  
#define HWIO_GPIO35_PUDEN_GPIO35_PUDEN_PXPUDEN0_SHFT 0
#define HWIO_GPIO35_PUDEN_GPIO35_PUDEN_PXPUDEN0_MASK 0x00000003
#define HWIO_GPIO35_PUDEN_GPIO35_PUDEN_PXPUDEN1_SHFT 2
#define HWIO_GPIO35_PUDEN_GPIO35_PUDEN_PXPUDEN1_MASK 0x0000000c
#define HWIO_GPIO35_PUDEN_GPIO35_PUDEN_PXPUDEN2_SHFT 4
#define HWIO_GPIO35_PUDEN_GPIO35_PUDEN_PXPUDEN2_MASK 0x00000030
#define HWIO_GPIO35_PUDEN_GPIO35_PUDEN_PXPUDEN3_SHFT 6
#define HWIO_GPIO35_PUDEN_GPIO35_PUDEN_PXPUDEN3_MASK 0x000000c0
#define HWIO_GPIO35_PUDEN_GPIO35_PUDEN_PXPUDEN4_SHFT 8
#define HWIO_GPIO35_PUDEN_GPIO35_PUDEN_PXPUDEN4_MASK 0x00000300
#define HWIO_GPIO35_PUDEN_GPIO35_PUDEN_PXPUDEN5_SHFT 10
#define HWIO_GPIO35_PUDEN_GPIO35_PUDEN_PXPUDEN5_MASK 0x00000c00
#define HWIO_GPIO35_PUDEN_GPIO35_PUDEN_PXPUDEN6_SHFT 12
#define HWIO_GPIO35_PUDEN_GPIO35_PUDEN_PXPUDEN6_MASK 0x00003000
#define HWIO_GPIO35_PUDEN_GPIO35_PUDEN_PXPUDEN7_SHFT 14
#define HWIO_GPIO35_PUDEN_GPIO35_PUDEN_PXPUDEN7_MASK 0x0000c000
#define HWIO_GPIO35_PUDEN_GPIO35_PUDEN_PXPUDEN8_SHFT 16
#define HWIO_GPIO35_PUDEN_GPIO35_PUDEN_PXPUDEN8_MASK 0x00030000
#define HWIO_GPIO35_PUDEN_GPIO35_PUDEN_PXPUDEN9_SHFT 18
#define HWIO_GPIO35_PUDEN_GPIO35_PUDEN_PXPUDEN9_MASK 0x000c0000
#define HWIO_GPIO35_PUDEN_GPIO35_PUDEN_PXPUDEN10_SHFT 20
#define HWIO_GPIO35_PUDEN_GPIO35_PUDEN_PXPUDEN10_MASK 0x00300000
#define HWIO_GPIO35_PUDEN_GPIO35_PUDEN_PXPUDEN11_SHFT 22
#define HWIO_GPIO35_PUDEN_GPIO35_PUDEN_PXPUDEN11_MASK 0x00c00000
#define HWIO_GPIO35_PUDEN_GPIO35_PUDEN_PXPUDEN12_SHFT 24
#define HWIO_GPIO35_PUDEN_GPIO35_PUDEN_PXPUDEN12_MASK 0x03000000
#define HWIO_GPIO35_PUDEN_GPIO35_PUDEN_PXPUDEN13_SHFT 26
#define HWIO_GPIO35_PUDEN_GPIO35_PUDEN_PXPUDEN13_MASK 0x0c000000
#define HWIO_GPIO35_PUDEN_GPIO35_PUDEN_PXPUDEN14_SHFT 28
#define HWIO_GPIO35_PUDEN_GPIO35_PUDEN_PXPUDEN14_MASK 0x30000000
#define HWIO_GPIO35_PUDEN_GPIO35_PUDEN_PXPUDEN15_SHFT 30
#define HWIO_GPIO35_PUDEN_GPIO35_PUDEN_PXPUDEN15_MASK 0xc0000000


//--------

#define HWIO_GPIO35_PODR_ADDR  0xF0012344  
#define HWIO_GPIO35_PODR_GPIO35_PODR_PXPODR0_SHFT 0
#define HWIO_GPIO35_PODR_GPIO35_PODR_PXPODR0_MASK 0x00000003
#define HWIO_GPIO35_PODR_GPIO35_PODR_PXPODR1_SHFT 2
#define HWIO_GPIO35_PODR_GPIO35_PODR_PXPODR1_MASK 0x0000000c
#define HWIO_GPIO35_PODR_GPIO35_PODR_PXPODR2_SHFT 4
#define HWIO_GPIO35_PODR_GPIO35_PODR_PXPODR2_MASK 0x00000030
#define HWIO_GPIO35_PODR_GPIO35_PODR_PXPODR3_SHFT 6
#define HWIO_GPIO35_PODR_GPIO35_PODR_PXPODR3_MASK 0x000000c0
#define HWIO_GPIO35_PODR_GPIO35_PODR_PXPODR4_SHFT 8
#define HWIO_GPIO35_PODR_GPIO35_PODR_PXPODR4_MASK 0x00000300
#define HWIO_GPIO35_PODR_GPIO35_PODR_PXPODR5_SHFT 10
#define HWIO_GPIO35_PODR_GPIO35_PODR_PXPODR5_MASK 0x00000c00
#define HWIO_GPIO35_PODR_GPIO35_PODR_PXPODR6_SHFT 12
#define HWIO_GPIO35_PODR_GPIO35_PODR_PXPODR6_MASK 0x00003000
#define HWIO_GPIO35_PODR_GPIO35_PODR_PXPODR7_SHFT 14
#define HWIO_GPIO35_PODR_GPIO35_PODR_PXPODR7_MASK 0x0000c000
#define HWIO_GPIO35_PODR_GPIO35_PODR_PXPODR8_SHFT 16
#define HWIO_GPIO35_PODR_GPIO35_PODR_PXPODR8_MASK 0x00030000
#define HWIO_GPIO35_PODR_GPIO35_PODR_PXPODR9_SHFT 18
#define HWIO_GPIO35_PODR_GPIO35_PODR_PXPODR9_MASK 0x000c0000
#define HWIO_GPIO35_PODR_GPIO35_PODR_PXPODR10_SHFT 20
#define HWIO_GPIO35_PODR_GPIO35_PODR_PXPODR10_MASK 0x00300000
#define HWIO_GPIO35_PODR_GPIO35_PODR_PXPODR11_SHFT 22
#define HWIO_GPIO35_PODR_GPIO35_PODR_PXPODR11_MASK 0x00c00000
#define HWIO_GPIO35_PODR_GPIO35_PODR_PXPODR12_SHFT 24
#define HWIO_GPIO35_PODR_GPIO35_PODR_PXPODR12_MASK 0x03000000
#define HWIO_GPIO35_PODR_GPIO35_PODR_PXPODR13_SHFT 26
#define HWIO_GPIO35_PODR_GPIO35_PODR_PXPODR13_MASK 0x0c000000
#define HWIO_GPIO35_PODR_GPIO35_PODR_PXPODR14_SHFT 28
#define HWIO_GPIO35_PODR_GPIO35_PODR_PXPODR14_MASK 0x30000000
#define HWIO_GPIO35_PODR_GPIO35_PODR_PXPODR15_SHFT 30
#define HWIO_GPIO35_PODR_GPIO35_PODR_PXPODR15_MASK 0xc0000000


//--------

#define HWIO_GPIO35_PMOD_ADDR  0xF0012348  
#define HWIO_GPIO35_PMOD_GPIO35_PMOD_PXMOD0_SHFT 0
#define HWIO_GPIO35_PMOD_GPIO35_PMOD_PXMOD0_MASK 0x00000003
#define HWIO_GPIO35_PMOD_GPIO35_PMOD_PXMOD1_SHFT 2
#define HWIO_GPIO35_PMOD_GPIO35_PMOD_PXMOD1_MASK 0x0000000c
#define HWIO_GPIO35_PMOD_GPIO35_PMOD_PXMOD2_SHFT 4
#define HWIO_GPIO35_PMOD_GPIO35_PMOD_PXMOD2_MASK 0x00000030
#define HWIO_GPIO35_PMOD_GPIO35_PMOD_PXMOD3_SHFT 6
#define HWIO_GPIO35_PMOD_GPIO35_PMOD_PXMOD3_MASK 0x000000c0
#define HWIO_GPIO35_PMOD_GPIO35_PMOD_PXMOD4_SHFT 8
#define HWIO_GPIO35_PMOD_GPIO35_PMOD_PXMOD4_MASK 0x00000300
#define HWIO_GPIO35_PMOD_GPIO35_PMOD_PXMOD5_SHFT 10
#define HWIO_GPIO35_PMOD_GPIO35_PMOD_PXMOD5_MASK 0x00000c00
#define HWIO_GPIO35_PMOD_GPIO35_PMOD_PXMOD6_SHFT 12
#define HWIO_GPIO35_PMOD_GPIO35_PMOD_PXMOD6_MASK 0x00003000
#define HWIO_GPIO35_PMOD_GPIO35_PMOD_PXMOD7_SHFT 14
#define HWIO_GPIO35_PMOD_GPIO35_PMOD_PXMOD7_MASK 0x0000c000
#define HWIO_GPIO35_PMOD_GPIO35_PMOD_PXMOD8_SHFT 16
#define HWIO_GPIO35_PMOD_GPIO35_PMOD_PXMOD8_MASK 0x00030000
#define HWIO_GPIO35_PMOD_GPIO35_PMOD_PXMOD9_SHFT 18
#define HWIO_GPIO35_PMOD_GPIO35_PMOD_PXMOD9_MASK 0x000c0000
#define HWIO_GPIO35_PMOD_GPIO35_PMOD_PXMOD10_SHFT 20
#define HWIO_GPIO35_PMOD_GPIO35_PMOD_PXMOD10_MASK 0x00300000
#define HWIO_GPIO35_PMOD_GPIO35_PMOD_PXMOD11_SHFT 22
#define HWIO_GPIO35_PMOD_GPIO35_PMOD_PXMOD11_MASK 0x00c00000
#define HWIO_GPIO35_PMOD_GPIO35_PMOD_PXMOD12_SHFT 24
#define HWIO_GPIO35_PMOD_GPIO35_PMOD_PXMOD12_MASK 0x03000000
#define HWIO_GPIO35_PMOD_GPIO35_PMOD_PXMOD13_SHFT 26
#define HWIO_GPIO35_PMOD_GPIO35_PMOD_PXMOD13_MASK 0x0c000000
#define HWIO_GPIO35_PMOD_GPIO35_PMOD_PXMOD14_SHFT 28
#define HWIO_GPIO35_PMOD_GPIO35_PMOD_PXMOD14_MASK 0x30000000
#define HWIO_GPIO35_PMOD_GPIO35_PMOD_PXMOD15_SHFT 30
#define HWIO_GPIO35_PMOD_GPIO35_PMOD_PXMOD15_MASK 0xc0000000


//--------

#define HWIO_GPIO35_PEROUT0_ADDR  0xF001234C  
#define HWIO_GPIO35_PEROUT0_GPIO35_PEROUT0_OUTSEL0_SHFT 0
#define HWIO_GPIO35_PEROUT0_GPIO35_PEROUT0_OUTSEL0_MASK 0x0000000f
#define HWIO_GPIO35_PEROUT0_GPIO35_PEROUT0_OUTSEL1_SHFT 4
#define HWIO_GPIO35_PEROUT0_GPIO35_PEROUT0_OUTSEL1_MASK 0x000000f0
#define HWIO_GPIO35_PEROUT0_GPIO35_PEROUT0_OUTSEL2_SHFT 8
#define HWIO_GPIO35_PEROUT0_GPIO35_PEROUT0_OUTSEL2_MASK 0x00000f00
#define HWIO_GPIO35_PEROUT0_GPIO35_PEROUT0_OUTSEL3_SHFT 12
#define HWIO_GPIO35_PEROUT0_GPIO35_PEROUT0_OUTSEL3_MASK 0x0000f000
#define HWIO_GPIO35_PEROUT0_GPIO35_PEROUT0_OUTSEL4_SHFT 16
#define HWIO_GPIO35_PEROUT0_GPIO35_PEROUT0_OUTSEL4_MASK 0x000f0000
#define HWIO_GPIO35_PEROUT0_GPIO35_PEROUT0_OUTSEL5_SHFT 20
#define HWIO_GPIO35_PEROUT0_GPIO35_PEROUT0_OUTSEL5_MASK 0x00f00000
#define HWIO_GPIO35_PEROUT0_GPIO35_PEROUT0_OUTSEL6_SHFT 24
#define HWIO_GPIO35_PEROUT0_GPIO35_PEROUT0_OUTSEL6_MASK 0x0f000000
#define HWIO_GPIO35_PEROUT0_GPIO35_PEROUT0_OUTSEL7_SHFT 28
#define HWIO_GPIO35_PEROUT0_GPIO35_PEROUT0_OUTSEL7_MASK 0xf0000000


//--------

#define HWIO_GPIO35_PEROUT1_ADDR  0xF0012350  
#define HWIO_GPIO35_PEROUT1_GPIO35_PEROUT1_OUTSEL8_SHFT 0
#define HWIO_GPIO35_PEROUT1_GPIO35_PEROUT1_OUTSEL8_MASK 0x0000000f
#define HWIO_GPIO35_PEROUT1_GPIO35_PEROUT1_OUTSEL9_SHFT 4
#define HWIO_GPIO35_PEROUT1_GPIO35_PEROUT1_OUTSEL9_MASK 0x000000f0
#define HWIO_GPIO35_PEROUT1_GPIO35_PEROUT1_OUTSEL10_SHFT 8
#define HWIO_GPIO35_PEROUT1_GPIO35_PEROUT1_OUTSEL10_MASK 0x00000f00
#define HWIO_GPIO35_PEROUT1_GPIO35_PEROUT1_OUTSEL11_SHFT 12
#define HWIO_GPIO35_PEROUT1_GPIO35_PEROUT1_OUTSEL11_MASK 0x0000f000
#define HWIO_GPIO35_PEROUT1_GPIO35_PEROUT1_OUTSEL12_SHFT 16
#define HWIO_GPIO35_PEROUT1_GPIO35_PEROUT1_OUTSEL12_MASK 0x000f0000
#define HWIO_GPIO35_PEROUT1_GPIO35_PEROUT1_OUTSEL13_SHFT 20
#define HWIO_GPIO35_PEROUT1_GPIO35_PEROUT1_OUTSEL13_MASK 0x00f00000
#define HWIO_GPIO35_PEROUT1_GPIO35_PEROUT1_OUTSEL14_SHFT 24
#define HWIO_GPIO35_PEROUT1_GPIO35_PEROUT1_OUTSEL14_MASK 0x0f000000
#define HWIO_GPIO35_PEROUT1_GPIO35_PEROUT1_OUTSEL15_SHFT 28
#define HWIO_GPIO35_PEROUT1_GPIO35_PEROUT1_OUTSEL15_MASK 0xf0000000


//--------

#define HWIO_GPIO35_PDR0_ADDR  0xF0012354  
#define HWIO_GPIO35_PDR0_GPIO35_PDR0_PXPD0_SHFT 0
#define HWIO_GPIO35_PDR0_GPIO35_PDR0_PXPD0_MASK 0x00000003
#define HWIO_GPIO35_PDR0_GPIO35_PDR0_PXPD1_SHFT 4
#define HWIO_GPIO35_PDR0_GPIO35_PDR0_PXPD1_MASK 0x00000030
#define HWIO_GPIO35_PDR0_GPIO35_PDR0_PXPD2_SHFT 8
#define HWIO_GPIO35_PDR0_GPIO35_PDR0_PXPD2_MASK 0x00000300
#define HWIO_GPIO35_PDR0_GPIO35_PDR0_PXPD3_SHFT 12
#define HWIO_GPIO35_PDR0_GPIO35_PDR0_PXPD3_MASK 0x00003000
#define HWIO_GPIO35_PDR0_GPIO35_PDR0_PXPD4_SHFT 16
#define HWIO_GPIO35_PDR0_GPIO35_PDR0_PXPD4_MASK 0x00030000
#define HWIO_GPIO35_PDR0_GPIO35_PDR0_PXPD5_SHFT 20
#define HWIO_GPIO35_PDR0_GPIO35_PDR0_PXPD5_MASK 0x00300000
#define HWIO_GPIO35_PDR0_GPIO35_PDR0_PXPD6_SHFT 24
#define HWIO_GPIO35_PDR0_GPIO35_PDR0_PXPD6_MASK 0x03000000
#define HWIO_GPIO35_PDR0_GPIO35_PDR0_PXPD7_SHFT 28
#define HWIO_GPIO35_PDR0_GPIO35_PDR0_PXPD7_MASK 0x30000000


//--------

#define HWIO_GPIO35_PDR1_ADDR  0xF0012358  
#define HWIO_GPIO35_PDR1_GPIO35_PDR1_PXPD8_SHFT 0
#define HWIO_GPIO35_PDR1_GPIO35_PDR1_PXPD8_MASK 0x00000003
#define HWIO_GPIO35_PDR1_GPIO35_PDR1_PXPD9_SHFT 4
#define HWIO_GPIO35_PDR1_GPIO35_PDR1_PXPD9_MASK 0x00000030
#define HWIO_GPIO35_PDR1_GPIO35_PDR1_PXPD10_SHFT 8
#define HWIO_GPIO35_PDR1_GPIO35_PDR1_PXPD10_MASK 0x00000300
#define HWIO_GPIO35_PDR1_GPIO35_PDR1_PXPD11_SHFT 12
#define HWIO_GPIO35_PDR1_GPIO35_PDR1_PXPD11_MASK 0x00003000
#define HWIO_GPIO35_PDR1_GPIO35_PDR1_PXPD12_SHFT 16
#define HWIO_GPIO35_PDR1_GPIO35_PDR1_PXPD12_MASK 0x00030000
#define HWIO_GPIO35_PDR1_GPIO35_PDR1_PXPD13_SHFT 20
#define HWIO_GPIO35_PDR1_GPIO35_PDR1_PXPD13_MASK 0x00300000
#define HWIO_GPIO35_PDR1_GPIO35_PDR1_PXPD14_SHFT 24
#define HWIO_GPIO35_PDR1_GPIO35_PDR1_PXPD14_MASK 0x03000000
#define HWIO_GPIO35_PDR1_GPIO35_PDR1_PXPD15_SHFT 28
#define HWIO_GPIO35_PDR1_GPIO35_PDR1_PXPD15_MASK 0x30000000


//--------

#define HWIO_GPIO35_SDE_ADDR  0xF001235C  
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEN0_SHFT 0
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEN0_MASK 0x00000001
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEN1_SHFT 1
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEN1_MASK 0x00000002
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEN2_SHFT 2
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEN2_MASK 0x00000004
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEN3_SHFT 3
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEN3_MASK 0x00000008
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEN4_SHFT 4
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEN4_MASK 0x00000010
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEN5_SHFT 5
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEN5_MASK 0x00000020
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEN6_SHFT 6
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEN6_MASK 0x00000040
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEN7_SHFT 7
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEN7_MASK 0x00000080
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEN8_SHFT 8
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEN8_MASK 0x00000100
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEN9_SHFT 9
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEN9_MASK 0x00000200
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEN10_SHFT 10
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEN10_MASK 0x00000400
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEN11_SHFT 11
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEN11_MASK 0x00000800
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEN12_SHFT 12
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEN12_MASK 0x00001000
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEN13_SHFT 13
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEN13_MASK 0x00002000
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEN14_SHFT 14
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEN14_MASK 0x00004000
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEN15_SHFT 15
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEN15_MASK 0x00008000
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEF0_SHFT 16
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEF0_MASK 0x00010000
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEF1_SHFT 17
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEF1_MASK 0x00020000
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEF2_SHFT 18
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEF2_MASK 0x00040000
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEF3_SHFT 19
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEF3_MASK 0x00080000
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEF4_SHFT 20
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEF4_MASK 0x00100000
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEF5_SHFT 21
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEF5_MASK 0x00200000
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEF6_SHFT 22
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEF6_MASK 0x00400000
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEF7_SHFT 23
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEF7_MASK 0x00800000
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEF8_SHFT 24
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEF8_MASK 0x01000000
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEF9_SHFT 25
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEF9_MASK 0x02000000
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEF10_SHFT 26
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEF10_MASK 0x04000000
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEF11_SHFT 27
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEF11_MASK 0x08000000
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEF12_SHFT 28
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEF12_MASK 0x10000000
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEF13_SHFT 29
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEF13_MASK 0x20000000
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEF14_SHFT 30
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEF14_MASK 0x40000000
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEF15_SHFT 31
#define HWIO_GPIO35_SDE_GPIO35_SDE_SDEF15_MASK 0x80000000


//--------

#define HWIO_GPIO35_SDCTL_ADDR  0xF0012360  
#define HWIO_GPIO35_SDCTL_GPIO35_SDCTL_SWTRIG_SHFT 0
#define HWIO_GPIO35_SDCTL_GPIO35_SDCTL_SWTRIG_MASK 0x00000001
#define HWIO_GPIO35_SDCTL_GPIO35_SDCTL_LINKEN_SHFT 1
#define HWIO_GPIO35_SDCTL_GPIO35_SDCTL_LINKEN_MASK 0x00000002
#define HWIO_GPIO35_SDCTL_GPIO35_SDCTL_PSDEF_SHFT 2
#define HWIO_GPIO35_SDCTL_GPIO35_SDCTL_PSDEF_MASK 0x00000004


//--------

#define HWIO_GPIO35_ESR_ADDR  0xF0012364  
#define HWIO_GPIO35_ESR_GPIO35_ESR_EN0_SHFT 0
#define HWIO_GPIO35_ESR_GPIO35_ESR_EN0_MASK 0x00000001
#define HWIO_GPIO35_ESR_GPIO35_ESR_EN1_SHFT 1
#define HWIO_GPIO35_ESR_GPIO35_ESR_EN1_MASK 0x00000002
#define HWIO_GPIO35_ESR_GPIO35_ESR_EN2_SHFT 2
#define HWIO_GPIO35_ESR_GPIO35_ESR_EN2_MASK 0x00000004
#define HWIO_GPIO35_ESR_GPIO35_ESR_EN3_SHFT 3
#define HWIO_GPIO35_ESR_GPIO35_ESR_EN3_MASK 0x00000008
#define HWIO_GPIO35_ESR_GPIO35_ESR_EN4_SHFT 4
#define HWIO_GPIO35_ESR_GPIO35_ESR_EN4_MASK 0x00000010
#define HWIO_GPIO35_ESR_GPIO35_ESR_EN5_SHFT 5
#define HWIO_GPIO35_ESR_GPIO35_ESR_EN5_MASK 0x00000020
#define HWIO_GPIO35_ESR_GPIO35_ESR_EN6_SHFT 6
#define HWIO_GPIO35_ESR_GPIO35_ESR_EN6_MASK 0x00000040
#define HWIO_GPIO35_ESR_GPIO35_ESR_EN7_SHFT 7
#define HWIO_GPIO35_ESR_GPIO35_ESR_EN7_MASK 0x00000080
#define HWIO_GPIO35_ESR_GPIO35_ESR_EN8_SHFT 8
#define HWIO_GPIO35_ESR_GPIO35_ESR_EN8_MASK 0x00000100
#define HWIO_GPIO35_ESR_GPIO35_ESR_EN9_SHFT 9
#define HWIO_GPIO35_ESR_GPIO35_ESR_EN9_MASK 0x00000200
#define HWIO_GPIO35_ESR_GPIO35_ESR_EN10_SHFT 10
#define HWIO_GPIO35_ESR_GPIO35_ESR_EN10_MASK 0x00000400
#define HWIO_GPIO35_ESR_GPIO35_ESR_EN11_SHFT 11
#define HWIO_GPIO35_ESR_GPIO35_ESR_EN11_MASK 0x00000800
#define HWIO_GPIO35_ESR_GPIO35_ESR_EN12_SHFT 12
#define HWIO_GPIO35_ESR_GPIO35_ESR_EN12_MASK 0x00001000
#define HWIO_GPIO35_ESR_GPIO35_ESR_EN13_SHFT 13
#define HWIO_GPIO35_ESR_GPIO35_ESR_EN13_MASK 0x00002000
#define HWIO_GPIO35_ESR_GPIO35_ESR_EN14_SHFT 14
#define HWIO_GPIO35_ESR_GPIO35_ESR_EN14_MASK 0x00004000
#define HWIO_GPIO35_ESR_GPIO35_ESR_EN15_SHFT 15
#define HWIO_GPIO35_ESR_GPIO35_ESR_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO35_LOCK_ADDR  0xF0012368  
#define HWIO_GPIO35_LOCK_GPIO35_LOCK_P0LCK_SHFT 0
#define HWIO_GPIO35_LOCK_GPIO35_LOCK_P0LCK_MASK 0x00000001
#define HWIO_GPIO35_LOCK_GPIO35_LOCK_P1LCK_SHFT 1
#define HWIO_GPIO35_LOCK_GPIO35_LOCK_P1LCK_MASK 0x00000002
#define HWIO_GPIO35_LOCK_GPIO35_LOCK_P2LCK_SHFT 2
#define HWIO_GPIO35_LOCK_GPIO35_LOCK_P2LCK_MASK 0x00000004
#define HWIO_GPIO35_LOCK_GPIO35_LOCK_P3LCK_SHFT 3
#define HWIO_GPIO35_LOCK_GPIO35_LOCK_P3LCK_MASK 0x00000008
#define HWIO_GPIO35_LOCK_GPIO35_LOCK_P4LCK_SHFT 4
#define HWIO_GPIO35_LOCK_GPIO35_LOCK_P4LCK_MASK 0x00000010
#define HWIO_GPIO35_LOCK_GPIO35_LOCK_P5LCK_SHFT 5
#define HWIO_GPIO35_LOCK_GPIO35_LOCK_P5LCK_MASK 0x00000020
#define HWIO_GPIO35_LOCK_GPIO35_LOCK_P6LCK_SHFT 6
#define HWIO_GPIO35_LOCK_GPIO35_LOCK_P6LCK_MASK 0x00000040
#define HWIO_GPIO35_LOCK_GPIO35_LOCK_P7LCK_SHFT 7
#define HWIO_GPIO35_LOCK_GPIO35_LOCK_P7LCK_MASK 0x00000080
#define HWIO_GPIO35_LOCK_GPIO35_LOCK_P8LCK_SHFT 8
#define HWIO_GPIO35_LOCK_GPIO35_LOCK_P8LCK_MASK 0x00000100
#define HWIO_GPIO35_LOCK_GPIO35_LOCK_P9LCK_SHFT 9
#define HWIO_GPIO35_LOCK_GPIO35_LOCK_P9LCK_MASK 0x00000200
#define HWIO_GPIO35_LOCK_GPIO35_LOCK_P10LCK_SHFT 10
#define HWIO_GPIO35_LOCK_GPIO35_LOCK_P10LCK_MASK 0x00000400
#define HWIO_GPIO35_LOCK_GPIO35_LOCK_P11LCK_SHFT 11
#define HWIO_GPIO35_LOCK_GPIO35_LOCK_P11LCK_MASK 0x00000800
#define HWIO_GPIO35_LOCK_GPIO35_LOCK_P12LCK_SHFT 12
#define HWIO_GPIO35_LOCK_GPIO35_LOCK_P12LCK_MASK 0x00001000
#define HWIO_GPIO35_LOCK_GPIO35_LOCK_P13LCK_SHFT 13
#define HWIO_GPIO35_LOCK_GPIO35_LOCK_P13LCK_MASK 0x00002000
#define HWIO_GPIO35_LOCK_GPIO35_LOCK_P14LCK_SHFT 14
#define HWIO_GPIO35_LOCK_GPIO35_LOCK_P14LCK_MASK 0x00004000
#define HWIO_GPIO35_LOCK_GPIO35_LOCK_P15LCK_SHFT 15
#define HWIO_GPIO35_LOCK_GPIO35_LOCK_P15LCK_MASK 0x00008000
#define HWIO_GPIO35_LOCK_GPIO35_LOCK_PXLCKKEY_SHFT 16
#define HWIO_GPIO35_LOCK_GPIO35_LOCK_PXLCKKEY_MASK 0xffff0000


//--------

#define HWIO_GPIO35_SDETRMOD_ADDR  0xF001236C  
#define HWIO_GPIO35_SDETRMOD_GPIO35_SDETRMOD_TGSEL0_SHFT 0
#define HWIO_GPIO35_SDETRMOD_GPIO35_SDETRMOD_TGSEL0_MASK 0x00000001
#define HWIO_GPIO35_SDETRMOD_GPIO35_SDETRMOD_TGSEL1_SHFT 1
#define HWIO_GPIO35_SDETRMOD_GPIO35_SDETRMOD_TGSEL1_MASK 0x00000002
#define HWIO_GPIO35_SDETRMOD_GPIO35_SDETRMOD_TGSEL2_SHFT 2
#define HWIO_GPIO35_SDETRMOD_GPIO35_SDETRMOD_TGSEL2_MASK 0x00000004
#define HWIO_GPIO35_SDETRMOD_GPIO35_SDETRMOD_TGSEL3_SHFT 3
#define HWIO_GPIO35_SDETRMOD_GPIO35_SDETRMOD_TGSEL3_MASK 0x00000008
#define HWIO_GPIO35_SDETRMOD_GPIO35_SDETRMOD_TGSEL4_SHFT 4
#define HWIO_GPIO35_SDETRMOD_GPIO35_SDETRMOD_TGSEL4_MASK 0x00000010
#define HWIO_GPIO35_SDETRMOD_GPIO35_SDETRMOD_TGSEL5_SHFT 5
#define HWIO_GPIO35_SDETRMOD_GPIO35_SDETRMOD_TGSEL5_MASK 0x00000020
#define HWIO_GPIO35_SDETRMOD_GPIO35_SDETRMOD_TGSEL6_SHFT 6
#define HWIO_GPIO35_SDETRMOD_GPIO35_SDETRMOD_TGSEL6_MASK 0x00000040
#define HWIO_GPIO35_SDETRMOD_GPIO35_SDETRMOD_TGSEL7_SHFT 7
#define HWIO_GPIO35_SDETRMOD_GPIO35_SDETRMOD_TGSEL7_MASK 0x00000080
#define HWIO_GPIO35_SDETRMOD_GPIO35_SDETRMOD_TGSEL8_SHFT 8
#define HWIO_GPIO35_SDETRMOD_GPIO35_SDETRMOD_TGSEL8_MASK 0x00000100
#define HWIO_GPIO35_SDETRMOD_GPIO35_SDETRMOD_TGSEL9_SHFT 9
#define HWIO_GPIO35_SDETRMOD_GPIO35_SDETRMOD_TGSEL9_MASK 0x00000200
#define HWIO_GPIO35_SDETRMOD_GPIO35_SDETRMOD_TGSEL10_SHFT 10
#define HWIO_GPIO35_SDETRMOD_GPIO35_SDETRMOD_TGSEL10_MASK 0x00000400
#define HWIO_GPIO35_SDETRMOD_GPIO35_SDETRMOD_TGSEL11_SHFT 11
#define HWIO_GPIO35_SDETRMOD_GPIO35_SDETRMOD_TGSEL11_MASK 0x00000800
#define HWIO_GPIO35_SDETRMOD_GPIO35_SDETRMOD_TGSEL12_SHFT 12
#define HWIO_GPIO35_SDETRMOD_GPIO35_SDETRMOD_TGSEL12_MASK 0x00001000
#define HWIO_GPIO35_SDETRMOD_GPIO35_SDETRMOD_TGSEL13_SHFT 13
#define HWIO_GPIO35_SDETRMOD_GPIO35_SDETRMOD_TGSEL13_MASK 0x00002000
#define HWIO_GPIO35_SDETRMOD_GPIO35_SDETRMOD_TGSEL14_SHFT 14
#define HWIO_GPIO35_SDETRMOD_GPIO35_SDETRMOD_TGSEL14_MASK 0x00004000
#define HWIO_GPIO35_SDETRMOD_GPIO35_SDETRMOD_TGSEL15_SHFT 15
#define HWIO_GPIO35_SDETRMOD_GPIO35_SDETRMOD_TGSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO35_PCSR_ADDR  0xF0012370  
#define HWIO_GPIO35_PCSR_GPIO35_PCSR_SEL0_SHFT 0
#define HWIO_GPIO35_PCSR_GPIO35_PCSR_SEL0_MASK 0x00000001
#define HWIO_GPIO35_PCSR_GPIO35_PCSR_SEL1_SHFT 1
#define HWIO_GPIO35_PCSR_GPIO35_PCSR_SEL1_MASK 0x00000002
#define HWIO_GPIO35_PCSR_GPIO35_PCSR_SEL2_SHFT 2
#define HWIO_GPIO35_PCSR_GPIO35_PCSR_SEL2_MASK 0x00000004
#define HWIO_GPIO35_PCSR_GPIO35_PCSR_SEL3_SHFT 3
#define HWIO_GPIO35_PCSR_GPIO35_PCSR_SEL3_MASK 0x00000008
#define HWIO_GPIO35_PCSR_GPIO35_PCSR_SEL4_SHFT 4
#define HWIO_GPIO35_PCSR_GPIO35_PCSR_SEL4_MASK 0x00000010
#define HWIO_GPIO35_PCSR_GPIO35_PCSR_SEL5_SHFT 5
#define HWIO_GPIO35_PCSR_GPIO35_PCSR_SEL5_MASK 0x00000020
#define HWIO_GPIO35_PCSR_GPIO35_PCSR_SEL6_SHFT 6
#define HWIO_GPIO35_PCSR_GPIO35_PCSR_SEL6_MASK 0x00000040
#define HWIO_GPIO35_PCSR_GPIO35_PCSR_SEL7_SHFT 7
#define HWIO_GPIO35_PCSR_GPIO35_PCSR_SEL7_MASK 0x00000080
#define HWIO_GPIO35_PCSR_GPIO35_PCSR_SEL8_SHFT 8
#define HWIO_GPIO35_PCSR_GPIO35_PCSR_SEL8_MASK 0x00000100
#define HWIO_GPIO35_PCSR_GPIO35_PCSR_SEL9_SHFT 9
#define HWIO_GPIO35_PCSR_GPIO35_PCSR_SEL9_MASK 0x00000200
#define HWIO_GPIO35_PCSR_GPIO35_PCSR_SEL10_SHFT 10
#define HWIO_GPIO35_PCSR_GPIO35_PCSR_SEL10_MASK 0x00000400
#define HWIO_GPIO35_PCSR_GPIO35_PCSR_SEL11_SHFT 11
#define HWIO_GPIO35_PCSR_GPIO35_PCSR_SEL11_MASK 0x00000800
#define HWIO_GPIO35_PCSR_GPIO35_PCSR_SEL12_SHFT 12
#define HWIO_GPIO35_PCSR_GPIO35_PCSR_SEL12_MASK 0x00001000
#define HWIO_GPIO35_PCSR_GPIO35_PCSR_SEL13_SHFT 13
#define HWIO_GPIO35_PCSR_GPIO35_PCSR_SEL13_MASK 0x00002000
#define HWIO_GPIO35_PCSR_GPIO35_PCSR_SEL14_SHFT 14
#define HWIO_GPIO35_PCSR_GPIO35_PCSR_SEL14_MASK 0x00004000
#define HWIO_GPIO35_PCSR_GPIO35_PCSR_SEL15_SHFT 15
#define HWIO_GPIO35_PCSR_GPIO35_PCSR_SEL15_MASK 0x00008000


//--------

#define HWIO_GPIO35_INEN_ADDR  0xF0012374  
#define HWIO_GPIO35_INEN_GPIO35_INEN_EN0_SHFT 0
#define HWIO_GPIO35_INEN_GPIO35_INEN_EN0_MASK 0x00000001
#define HWIO_GPIO35_INEN_GPIO35_INEN_EN1_SHFT 1
#define HWIO_GPIO35_INEN_GPIO35_INEN_EN1_MASK 0x00000002
#define HWIO_GPIO35_INEN_GPIO35_INEN_EN2_SHFT 2
#define HWIO_GPIO35_INEN_GPIO35_INEN_EN2_MASK 0x00000004
#define HWIO_GPIO35_INEN_GPIO35_INEN_EN3_SHFT 3
#define HWIO_GPIO35_INEN_GPIO35_INEN_EN3_MASK 0x00000008
#define HWIO_GPIO35_INEN_GPIO35_INEN_EN4_SHFT 4
#define HWIO_GPIO35_INEN_GPIO35_INEN_EN4_MASK 0x00000010
#define HWIO_GPIO35_INEN_GPIO35_INEN_EN5_SHFT 5
#define HWIO_GPIO35_INEN_GPIO35_INEN_EN5_MASK 0x00000020
#define HWIO_GPIO35_INEN_GPIO35_INEN_EN6_SHFT 6
#define HWIO_GPIO35_INEN_GPIO35_INEN_EN6_MASK 0x00000040
#define HWIO_GPIO35_INEN_GPIO35_INEN_EN7_SHFT 7
#define HWIO_GPIO35_INEN_GPIO35_INEN_EN7_MASK 0x00000080
#define HWIO_GPIO35_INEN_GPIO35_INEN_EN8_SHFT 8
#define HWIO_GPIO35_INEN_GPIO35_INEN_EN8_MASK 0x00000100
#define HWIO_GPIO35_INEN_GPIO35_INEN_EN9_SHFT 9
#define HWIO_GPIO35_INEN_GPIO35_INEN_EN9_MASK 0x00000200
#define HWIO_GPIO35_INEN_GPIO35_INEN_EN10_SHFT 10
#define HWIO_GPIO35_INEN_GPIO35_INEN_EN10_MASK 0x00000400
#define HWIO_GPIO35_INEN_GPIO35_INEN_EN11_SHFT 11
#define HWIO_GPIO35_INEN_GPIO35_INEN_EN11_MASK 0x00000800
#define HWIO_GPIO35_INEN_GPIO35_INEN_EN12_SHFT 12
#define HWIO_GPIO35_INEN_GPIO35_INEN_EN12_MASK 0x00001000
#define HWIO_GPIO35_INEN_GPIO35_INEN_EN13_SHFT 13
#define HWIO_GPIO35_INEN_GPIO35_INEN_EN13_MASK 0x00002000
#define HWIO_GPIO35_INEN_GPIO35_INEN_EN14_SHFT 14
#define HWIO_GPIO35_INEN_GPIO35_INEN_EN14_MASK 0x00004000
#define HWIO_GPIO35_INEN_GPIO35_INEN_EN15_SHFT 15
#define HWIO_GPIO35_INEN_GPIO35_INEN_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO35_PUDRST_ADDR  0xF0012378  
#define HWIO_GPIO35_PUDRST_GPIO35_PUDRST_PDSEL0_SHFT 0
#define HWIO_GPIO35_PUDRST_GPIO35_PUDRST_PDSEL0_MASK 0x00000001
#define HWIO_GPIO35_PUDRST_GPIO35_PUDRST_PDSEL1_SHFT 1
#define HWIO_GPIO35_PUDRST_GPIO35_PUDRST_PDSEL1_MASK 0x00000002
#define HWIO_GPIO35_PUDRST_GPIO35_PUDRST_PDSEL2_SHFT 2
#define HWIO_GPIO35_PUDRST_GPIO35_PUDRST_PDSEL2_MASK 0x00000004
#define HWIO_GPIO35_PUDRST_GPIO35_PUDRST_PDSEL3_SHFT 3
#define HWIO_GPIO35_PUDRST_GPIO35_PUDRST_PDSEL3_MASK 0x00000008
#define HWIO_GPIO35_PUDRST_GPIO35_PUDRST_PDSEL4_SHFT 4
#define HWIO_GPIO35_PUDRST_GPIO35_PUDRST_PDSEL4_MASK 0x00000010
#define HWIO_GPIO35_PUDRST_GPIO35_PUDRST_PDSEL5_SHFT 5
#define HWIO_GPIO35_PUDRST_GPIO35_PUDRST_PDSEL5_MASK 0x00000020
#define HWIO_GPIO35_PUDRST_GPIO35_PUDRST_PDSEL6_SHFT 6
#define HWIO_GPIO35_PUDRST_GPIO35_PUDRST_PDSEL6_MASK 0x00000040
#define HWIO_GPIO35_PUDRST_GPIO35_PUDRST_PDSEL7_SHFT 7
#define HWIO_GPIO35_PUDRST_GPIO35_PUDRST_PDSEL7_MASK 0x00000080
#define HWIO_GPIO35_PUDRST_GPIO35_PUDRST_PDSEL8_SHFT 8
#define HWIO_GPIO35_PUDRST_GPIO35_PUDRST_PDSEL8_MASK 0x00000100
#define HWIO_GPIO35_PUDRST_GPIO35_PUDRST_PDSEL9_SHFT 9
#define HWIO_GPIO35_PUDRST_GPIO35_PUDRST_PDSEL9_MASK 0x00000200
#define HWIO_GPIO35_PUDRST_GPIO35_PUDRST_PDSEL10_SHFT 10
#define HWIO_GPIO35_PUDRST_GPIO35_PUDRST_PDSEL10_MASK 0x00000400
#define HWIO_GPIO35_PUDRST_GPIO35_PUDRST_PDSEL11_SHFT 11
#define HWIO_GPIO35_PUDRST_GPIO35_PUDRST_PDSEL11_MASK 0x00000800
#define HWIO_GPIO35_PUDRST_GPIO35_PUDRST_PDSEL12_SHFT 12
#define HWIO_GPIO35_PUDRST_GPIO35_PUDRST_PDSEL12_MASK 0x00001000
#define HWIO_GPIO35_PUDRST_GPIO35_PUDRST_PDSEL13_SHFT 13
#define HWIO_GPIO35_PUDRST_GPIO35_PUDRST_PDSEL13_MASK 0x00002000
#define HWIO_GPIO35_PUDRST_GPIO35_PUDRST_PDSEL14_SHFT 14
#define HWIO_GPIO35_PUDRST_GPIO35_PUDRST_PDSEL14_MASK 0x00004000
#define HWIO_GPIO35_PUDRST_GPIO35_PUDRST_PDSEL15_SHFT 15
#define HWIO_GPIO35_PUDRST_GPIO35_PUDRST_PDSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO36_INFO_ADDR  0xF0012400  
#define HWIO_GPIO36_INFO_GPIO36_INFO_MODREV_SHFT 0
#define HWIO_GPIO36_INFO_GPIO36_INFO_MODREV_MASK 0x000000ff
#define HWIO_GPIO36_INFO_GPIO36_INFO_MODTYPE_SHFT 8
#define HWIO_GPIO36_INFO_GPIO36_INFO_MODTYPE_MASK 0x0000ff00
#define HWIO_GPIO36_INFO_GPIO36_INFO_MODNUMBER_SHFT 16
#define HWIO_GPIO36_INFO_GPIO36_INFO_MODNUMBER_MASK 0xffff0000


//--------

#define HWIO_GPIO36_ACES0_ADDR  0xF0012404  
#define HWIO_GPIO36_ACES0_GPIO36_ACES0_EN0_SHFT 0
#define HWIO_GPIO36_ACES0_GPIO36_ACES0_EN0_MASK 0x00000001
#define HWIO_GPIO36_ACES0_GPIO36_ACES0_EN1_SHFT 1
#define HWIO_GPIO36_ACES0_GPIO36_ACES0_EN1_MASK 0x00000002
#define HWIO_GPIO36_ACES0_GPIO36_ACES0_EN2_SHFT 2
#define HWIO_GPIO36_ACES0_GPIO36_ACES0_EN2_MASK 0x00000004
#define HWIO_GPIO36_ACES0_GPIO36_ACES0_EN3_SHFT 3
#define HWIO_GPIO36_ACES0_GPIO36_ACES0_EN3_MASK 0x00000008
#define HWIO_GPIO36_ACES0_GPIO36_ACES0_EN4_SHFT 4
#define HWIO_GPIO36_ACES0_GPIO36_ACES0_EN4_MASK 0x00000010
#define HWIO_GPIO36_ACES0_GPIO36_ACES0_EN5_SHFT 5
#define HWIO_GPIO36_ACES0_GPIO36_ACES0_EN5_MASK 0x00000020
#define HWIO_GPIO36_ACES0_GPIO36_ACES0_EN6_SHFT 6
#define HWIO_GPIO36_ACES0_GPIO36_ACES0_EN6_MASK 0x00000040
#define HWIO_GPIO36_ACES0_GPIO36_ACES0_EN7_SHFT 7
#define HWIO_GPIO36_ACES0_GPIO36_ACES0_EN7_MASK 0x00000080
#define HWIO_GPIO36_ACES0_GPIO36_ACES0_EN8_SHFT 8
#define HWIO_GPIO36_ACES0_GPIO36_ACES0_EN8_MASK 0x00000100
#define HWIO_GPIO36_ACES0_GPIO36_ACES0_EN9_SHFT 9
#define HWIO_GPIO36_ACES0_GPIO36_ACES0_EN9_MASK 0x00000200
#define HWIO_GPIO36_ACES0_GPIO36_ACES0_EN10_SHFT 10
#define HWIO_GPIO36_ACES0_GPIO36_ACES0_EN10_MASK 0x00000400
#define HWIO_GPIO36_ACES0_GPIO36_ACES0_EN11_SHFT 11
#define HWIO_GPIO36_ACES0_GPIO36_ACES0_EN11_MASK 0x00000800
#define HWIO_GPIO36_ACES0_GPIO36_ACES0_EN12_SHFT 12
#define HWIO_GPIO36_ACES0_GPIO36_ACES0_EN12_MASK 0x00001000
#define HWIO_GPIO36_ACES0_GPIO36_ACES0_EN13_SHFT 13
#define HWIO_GPIO36_ACES0_GPIO36_ACES0_EN13_MASK 0x00002000
#define HWIO_GPIO36_ACES0_GPIO36_ACES0_EN14_SHFT 14
#define HWIO_GPIO36_ACES0_GPIO36_ACES0_EN14_MASK 0x00004000
#define HWIO_GPIO36_ACES0_GPIO36_ACES0_EN15_SHFT 15
#define HWIO_GPIO36_ACES0_GPIO36_ACES0_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO36_ACES1_ADDR  0xF0012408  


//--------

#define HWIO_GPIO36_PIR_ADDR  0xF001240C  
#define HWIO_GPIO36_PIR_GPIO36_PIR_PXPIR0_SHFT 0
#define HWIO_GPIO36_PIR_GPIO36_PIR_PXPIR0_MASK 0x00000001
#define HWIO_GPIO36_PIR_GPIO36_PIR_PXPIR1_SHFT 1
#define HWIO_GPIO36_PIR_GPIO36_PIR_PXPIR1_MASK 0x00000002
#define HWIO_GPIO36_PIR_GPIO36_PIR_PXPIR2_SHFT 2
#define HWIO_GPIO36_PIR_GPIO36_PIR_PXPIR2_MASK 0x00000004
#define HWIO_GPIO36_PIR_GPIO36_PIR_PXPIR3_SHFT 3
#define HWIO_GPIO36_PIR_GPIO36_PIR_PXPIR3_MASK 0x00000008
#define HWIO_GPIO36_PIR_GPIO36_PIR_PXPIR4_SHFT 4
#define HWIO_GPIO36_PIR_GPIO36_PIR_PXPIR4_MASK 0x00000010
#define HWIO_GPIO36_PIR_GPIO36_PIR_PXPIR5_SHFT 5
#define HWIO_GPIO36_PIR_GPIO36_PIR_PXPIR5_MASK 0x00000020
#define HWIO_GPIO36_PIR_GPIO36_PIR_PXPIR6_SHFT 6
#define HWIO_GPIO36_PIR_GPIO36_PIR_PXPIR6_MASK 0x00000040
#define HWIO_GPIO36_PIR_GPIO36_PIR_PXPIR7_SHFT 7
#define HWIO_GPIO36_PIR_GPIO36_PIR_PXPIR7_MASK 0x00000080
#define HWIO_GPIO36_PIR_GPIO36_PIR_PXPIR8_SHFT 8
#define HWIO_GPIO36_PIR_GPIO36_PIR_PXPIR8_MASK 0x00000100
#define HWIO_GPIO36_PIR_GPIO36_PIR_PXPIR9_SHFT 9
#define HWIO_GPIO36_PIR_GPIO36_PIR_PXPIR9_MASK 0x00000200
#define HWIO_GPIO36_PIR_GPIO36_PIR_PXPIR10_SHFT 10
#define HWIO_GPIO36_PIR_GPIO36_PIR_PXPIR10_MASK 0x00000400
#define HWIO_GPIO36_PIR_GPIO36_PIR_PXPIR11_SHFT 11
#define HWIO_GPIO36_PIR_GPIO36_PIR_PXPIR11_MASK 0x00000800
#define HWIO_GPIO36_PIR_GPIO36_PIR_PXPIR12_SHFT 12
#define HWIO_GPIO36_PIR_GPIO36_PIR_PXPIR12_MASK 0x00001000
#define HWIO_GPIO36_PIR_GPIO36_PIR_PXPIR13_SHFT 13
#define HWIO_GPIO36_PIR_GPIO36_PIR_PXPIR13_MASK 0x00002000
#define HWIO_GPIO36_PIR_GPIO36_PIR_PXPIR14_SHFT 14
#define HWIO_GPIO36_PIR_GPIO36_PIR_PXPIR14_MASK 0x00004000
#define HWIO_GPIO36_PIR_GPIO36_PIR_PXPIR15_SHFT 15
#define HWIO_GPIO36_PIR_GPIO36_PIR_PXPIR15_MASK 0x00008000


//--------

#define HWIO_GPIO36_POR_ADDR  0xF0012410  
#define HWIO_GPIO36_POR_GPIO36_POR_PXPOR0_SHFT 0
#define HWIO_GPIO36_POR_GPIO36_POR_PXPOR0_MASK 0x00000001
#define HWIO_GPIO36_POR_GPIO36_POR_PXPOR1_SHFT 1
#define HWIO_GPIO36_POR_GPIO36_POR_PXPOR1_MASK 0x00000002
#define HWIO_GPIO36_POR_GPIO36_POR_PXPOR2_SHFT 2
#define HWIO_GPIO36_POR_GPIO36_POR_PXPOR2_MASK 0x00000004
#define HWIO_GPIO36_POR_GPIO36_POR_PXPOR3_SHFT 3
#define HWIO_GPIO36_POR_GPIO36_POR_PXPOR3_MASK 0x00000008
#define HWIO_GPIO36_POR_GPIO36_POR_PXPOR4_SHFT 4
#define HWIO_GPIO36_POR_GPIO36_POR_PXPOR4_MASK 0x00000010
#define HWIO_GPIO36_POR_GPIO36_POR_PXPOR5_SHFT 5
#define HWIO_GPIO36_POR_GPIO36_POR_PXPOR5_MASK 0x00000020
#define HWIO_GPIO36_POR_GPIO36_POR_PXPOR6_SHFT 6
#define HWIO_GPIO36_POR_GPIO36_POR_PXPOR6_MASK 0x00000040
#define HWIO_GPIO36_POR_GPIO36_POR_PXPOR7_SHFT 7
#define HWIO_GPIO36_POR_GPIO36_POR_PXPOR7_MASK 0x00000080
#define HWIO_GPIO36_POR_GPIO36_POR_PXPOR8_SHFT 8
#define HWIO_GPIO36_POR_GPIO36_POR_PXPOR8_MASK 0x00000100
#define HWIO_GPIO36_POR_GPIO36_POR_PXPOR9_SHFT 9
#define HWIO_GPIO36_POR_GPIO36_POR_PXPOR9_MASK 0x00000200
#define HWIO_GPIO36_POR_GPIO36_POR_PXPOR10_SHFT 10
#define HWIO_GPIO36_POR_GPIO36_POR_PXPOR10_MASK 0x00000400
#define HWIO_GPIO36_POR_GPIO36_POR_PXPOR11_SHFT 11
#define HWIO_GPIO36_POR_GPIO36_POR_PXPOR11_MASK 0x00000800
#define HWIO_GPIO36_POR_GPIO36_POR_PXPOR12_SHFT 12
#define HWIO_GPIO36_POR_GPIO36_POR_PXPOR12_MASK 0x00001000
#define HWIO_GPIO36_POR_GPIO36_POR_PXPOR13_SHFT 13
#define HWIO_GPIO36_POR_GPIO36_POR_PXPOR13_MASK 0x00002000
#define HWIO_GPIO36_POR_GPIO36_POR_PXPOR14_SHFT 14
#define HWIO_GPIO36_POR_GPIO36_POR_PXPOR14_MASK 0x00004000
#define HWIO_GPIO36_POR_GPIO36_POR_PXPOR15_SHFT 15
#define HWIO_GPIO36_POR_GPIO36_POR_PXPOR15_MASK 0x00008000


//--------

#define HWIO_GPIO36_POSCR_ADDR  0xF0012414  
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PS0_SHFT 0
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PS0_MASK 0x00000001
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PS1_SHFT 1
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PS1_MASK 0x00000002
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PS2_SHFT 2
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PS2_MASK 0x00000004
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PS3_SHFT 3
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PS3_MASK 0x00000008
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PS4_SHFT 4
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PS4_MASK 0x00000010
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PS5_SHFT 5
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PS5_MASK 0x00000020
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PS6_SHFT 6
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PS6_MASK 0x00000040
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PS7_SHFT 7
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PS7_MASK 0x00000080
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PS8_SHFT 8
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PS8_MASK 0x00000100
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PS9_SHFT 9
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PS9_MASK 0x00000200
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PS10_SHFT 10
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PS10_MASK 0x00000400
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PS11_SHFT 11
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PS11_MASK 0x00000800
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PS12_SHFT 12
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PS12_MASK 0x00001000
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PS13_SHFT 13
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PS13_MASK 0x00002000
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PS14_SHFT 14
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PS14_MASK 0x00004000
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PS15_SHFT 15
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PS15_MASK 0x00008000
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PC0_SHFT 16
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PC0_MASK 0x00010000
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PC1_SHFT 17
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PC1_MASK 0x00020000
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PC2_SHFT 18
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PC2_MASK 0x00040000
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PC3_SHFT 19
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PC3_MASK 0x00080000
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PC4_SHFT 20
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PC4_MASK 0x00100000
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PC5_SHFT 21
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PC5_MASK 0x00200000
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PC6_SHFT 22
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PC6_MASK 0x00400000
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PC7_SHFT 23
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PC7_MASK 0x00800000
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PC8_SHFT 24
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PC8_MASK 0x01000000
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PC9_SHFT 25
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PC9_MASK 0x02000000
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PC10_SHFT 26
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PC10_MASK 0x04000000
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PC11_SHFT 27
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PC11_MASK 0x08000000
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PC12_SHFT 28
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PC12_MASK 0x10000000
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PC13_SHFT 29
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PC13_MASK 0x20000000
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PC14_SHFT 30
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PC14_MASK 0x40000000
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PC15_SHFT 31
#define HWIO_GPIO36_POSCR_GPIO36_POSCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO36_POSR_ADDR  0xF0012418  
#define HWIO_GPIO36_POSR_GPIO36_POSR_PS0_SHFT 0
#define HWIO_GPIO36_POSR_GPIO36_POSR_PS0_MASK 0x00000001
#define HWIO_GPIO36_POSR_GPIO36_POSR_PS1_SHFT 1
#define HWIO_GPIO36_POSR_GPIO36_POSR_PS1_MASK 0x00000002
#define HWIO_GPIO36_POSR_GPIO36_POSR_PS2_SHFT 2
#define HWIO_GPIO36_POSR_GPIO36_POSR_PS2_MASK 0x00000004
#define HWIO_GPIO36_POSR_GPIO36_POSR_PS3_SHFT 3
#define HWIO_GPIO36_POSR_GPIO36_POSR_PS3_MASK 0x00000008
#define HWIO_GPIO36_POSR_GPIO36_POSR_PS4_SHFT 4
#define HWIO_GPIO36_POSR_GPIO36_POSR_PS4_MASK 0x00000010
#define HWIO_GPIO36_POSR_GPIO36_POSR_PS5_SHFT 5
#define HWIO_GPIO36_POSR_GPIO36_POSR_PS5_MASK 0x00000020
#define HWIO_GPIO36_POSR_GPIO36_POSR_PS6_SHFT 6
#define HWIO_GPIO36_POSR_GPIO36_POSR_PS6_MASK 0x00000040
#define HWIO_GPIO36_POSR_GPIO36_POSR_PS7_SHFT 7
#define HWIO_GPIO36_POSR_GPIO36_POSR_PS7_MASK 0x00000080
#define HWIO_GPIO36_POSR_GPIO36_POSR_PS8_SHFT 8
#define HWIO_GPIO36_POSR_GPIO36_POSR_PS8_MASK 0x00000100
#define HWIO_GPIO36_POSR_GPIO36_POSR_PS9_SHFT 9
#define HWIO_GPIO36_POSR_GPIO36_POSR_PS9_MASK 0x00000200
#define HWIO_GPIO36_POSR_GPIO36_POSR_PS10_SHFT 10
#define HWIO_GPIO36_POSR_GPIO36_POSR_PS10_MASK 0x00000400
#define HWIO_GPIO36_POSR_GPIO36_POSR_PS11_SHFT 11
#define HWIO_GPIO36_POSR_GPIO36_POSR_PS11_MASK 0x00000800
#define HWIO_GPIO36_POSR_GPIO36_POSR_PS12_SHFT 12
#define HWIO_GPIO36_POSR_GPIO36_POSR_PS12_MASK 0x00001000
#define HWIO_GPIO36_POSR_GPIO36_POSR_PS13_SHFT 13
#define HWIO_GPIO36_POSR_GPIO36_POSR_PS13_MASK 0x00002000
#define HWIO_GPIO36_POSR_GPIO36_POSR_PS14_SHFT 14
#define HWIO_GPIO36_POSR_GPIO36_POSR_PS14_MASK 0x00004000
#define HWIO_GPIO36_POSR_GPIO36_POSR_PS15_SHFT 15
#define HWIO_GPIO36_POSR_GPIO36_POSR_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO36_POSR0_ADDR  0xF001241C  
#define HWIO_GPIO36_POSR0_GPIO36_POSR0_PS0_SHFT 0
#define HWIO_GPIO36_POSR0_GPIO36_POSR0_PS0_MASK 0x00000001
#define HWIO_GPIO36_POSR0_GPIO36_POSR0_PS1_SHFT 1
#define HWIO_GPIO36_POSR0_GPIO36_POSR0_PS1_MASK 0x00000002
#define HWIO_GPIO36_POSR0_GPIO36_POSR0_PS2_SHFT 2
#define HWIO_GPIO36_POSR0_GPIO36_POSR0_PS2_MASK 0x00000004
#define HWIO_GPIO36_POSR0_GPIO36_POSR0_PS3_SHFT 3
#define HWIO_GPIO36_POSR0_GPIO36_POSR0_PS3_MASK 0x00000008


//--------

#define HWIO_GPIO36_POSR4_ADDR  0xF0012420  
#define HWIO_GPIO36_POSR4_GPIO36_POSR4_PS4_SHFT 4
#define HWIO_GPIO36_POSR4_GPIO36_POSR4_PS4_MASK 0x00000010
#define HWIO_GPIO36_POSR4_GPIO36_POSR4_PS5_SHFT 5
#define HWIO_GPIO36_POSR4_GPIO36_POSR4_PS5_MASK 0x00000020
#define HWIO_GPIO36_POSR4_GPIO36_POSR4_PS6_SHFT 6
#define HWIO_GPIO36_POSR4_GPIO36_POSR4_PS6_MASK 0x00000040
#define HWIO_GPIO36_POSR4_GPIO36_POSR4_PS7_SHFT 7
#define HWIO_GPIO36_POSR4_GPIO36_POSR4_PS7_MASK 0x00000080


//--------

#define HWIO_GPIO36_POSR8_ADDR  0xF0012424  
#define HWIO_GPIO36_POSR8_GPIO36_POSR8_PS8_SHFT 8
#define HWIO_GPIO36_POSR8_GPIO36_POSR8_PS8_MASK 0x00000100
#define HWIO_GPIO36_POSR8_GPIO36_POSR8_PS9_SHFT 9
#define HWIO_GPIO36_POSR8_GPIO36_POSR8_PS9_MASK 0x00000200
#define HWIO_GPIO36_POSR8_GPIO36_POSR8_PS10_SHFT 10
#define HWIO_GPIO36_POSR8_GPIO36_POSR8_PS10_MASK 0x00000400
#define HWIO_GPIO36_POSR8_GPIO36_POSR8_PS11_SHFT 11
#define HWIO_GPIO36_POSR8_GPIO36_POSR8_PS11_MASK 0x00000800


//--------

#define HWIO_GPIO36_POSR12_ADDR  0xF0012428  
#define HWIO_GPIO36_POSR12_GPIO36_POSR12_PS12_SHFT 12
#define HWIO_GPIO36_POSR12_GPIO36_POSR12_PS12_MASK 0x00001000
#define HWIO_GPIO36_POSR12_GPIO36_POSR12_PS13_SHFT 13
#define HWIO_GPIO36_POSR12_GPIO36_POSR12_PS13_MASK 0x00002000
#define HWIO_GPIO36_POSR12_GPIO36_POSR12_PS14_SHFT 14
#define HWIO_GPIO36_POSR12_GPIO36_POSR12_PS14_MASK 0x00004000
#define HWIO_GPIO36_POSR12_GPIO36_POSR12_PS15_SHFT 15
#define HWIO_GPIO36_POSR12_GPIO36_POSR12_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO36_POCR_ADDR  0xF001242C  
#define HWIO_GPIO36_POCR_GPIO36_POCR_PC0_SHFT 16
#define HWIO_GPIO36_POCR_GPIO36_POCR_PC0_MASK 0x00010000
#define HWIO_GPIO36_POCR_GPIO36_POCR_PC1_SHFT 17
#define HWIO_GPIO36_POCR_GPIO36_POCR_PC1_MASK 0x00020000
#define HWIO_GPIO36_POCR_GPIO36_POCR_PC2_SHFT 18
#define HWIO_GPIO36_POCR_GPIO36_POCR_PC2_MASK 0x00040000
#define HWIO_GPIO36_POCR_GPIO36_POCR_PC3_SHFT 19
#define HWIO_GPIO36_POCR_GPIO36_POCR_PC3_MASK 0x00080000
#define HWIO_GPIO36_POCR_GPIO36_POCR_PC4_SHFT 20
#define HWIO_GPIO36_POCR_GPIO36_POCR_PC4_MASK 0x00100000
#define HWIO_GPIO36_POCR_GPIO36_POCR_PC5_SHFT 21
#define HWIO_GPIO36_POCR_GPIO36_POCR_PC5_MASK 0x00200000
#define HWIO_GPIO36_POCR_GPIO36_POCR_PC6_SHFT 22
#define HWIO_GPIO36_POCR_GPIO36_POCR_PC6_MASK 0x00400000
#define HWIO_GPIO36_POCR_GPIO36_POCR_PC7_SHFT 23
#define HWIO_GPIO36_POCR_GPIO36_POCR_PC7_MASK 0x00800000
#define HWIO_GPIO36_POCR_GPIO36_POCR_PC8_SHFT 24
#define HWIO_GPIO36_POCR_GPIO36_POCR_PC8_MASK 0x01000000
#define HWIO_GPIO36_POCR_GPIO36_POCR_PC9_SHFT 25
#define HWIO_GPIO36_POCR_GPIO36_POCR_PC9_MASK 0x02000000
#define HWIO_GPIO36_POCR_GPIO36_POCR_PC10_SHFT 26
#define HWIO_GPIO36_POCR_GPIO36_POCR_PC10_MASK 0x04000000
#define HWIO_GPIO36_POCR_GPIO36_POCR_PC11_SHFT 27
#define HWIO_GPIO36_POCR_GPIO36_POCR_PC11_MASK 0x08000000
#define HWIO_GPIO36_POCR_GPIO36_POCR_PC12_SHFT 28
#define HWIO_GPIO36_POCR_GPIO36_POCR_PC12_MASK 0x10000000
#define HWIO_GPIO36_POCR_GPIO36_POCR_PC13_SHFT 29
#define HWIO_GPIO36_POCR_GPIO36_POCR_PC13_MASK 0x20000000
#define HWIO_GPIO36_POCR_GPIO36_POCR_PC14_SHFT 30
#define HWIO_GPIO36_POCR_GPIO36_POCR_PC14_MASK 0x40000000
#define HWIO_GPIO36_POCR_GPIO36_POCR_PC15_SHFT 31
#define HWIO_GPIO36_POCR_GPIO36_POCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO36_POCR0_ADDR  0xF0012430  
#define HWIO_GPIO36_POCR0_GPIO36_POCR0_PC0_SHFT 16
#define HWIO_GPIO36_POCR0_GPIO36_POCR0_PC0_MASK 0x00010000
#define HWIO_GPIO36_POCR0_GPIO36_POCR0_PC1_SHFT 17
#define HWIO_GPIO36_POCR0_GPIO36_POCR0_PC1_MASK 0x00020000
#define HWIO_GPIO36_POCR0_GPIO36_POCR0_PC2_SHFT 18
#define HWIO_GPIO36_POCR0_GPIO36_POCR0_PC2_MASK 0x00040000
#define HWIO_GPIO36_POCR0_GPIO36_POCR0_PC3_SHFT 19
#define HWIO_GPIO36_POCR0_GPIO36_POCR0_PC3_MASK 0x00080000


//--------

#define HWIO_GPIO36_POCR4_ADDR  0xF0012434  
#define HWIO_GPIO36_POCR4_GPIO36_POCR4_PC4_SHFT 20
#define HWIO_GPIO36_POCR4_GPIO36_POCR4_PC4_MASK 0x00100000
#define HWIO_GPIO36_POCR4_GPIO36_POCR4_PC5_SHFT 21
#define HWIO_GPIO36_POCR4_GPIO36_POCR4_PC5_MASK 0x00200000
#define HWIO_GPIO36_POCR4_GPIO36_POCR4_PC6_SHFT 22
#define HWIO_GPIO36_POCR4_GPIO36_POCR4_PC6_MASK 0x00400000
#define HWIO_GPIO36_POCR4_GPIO36_POCR4_PC7_SHFT 23
#define HWIO_GPIO36_POCR4_GPIO36_POCR4_PC7_MASK 0x00800000


//--------

#define HWIO_GPIO36_POCR8_ADDR  0xF0012438  
#define HWIO_GPIO36_POCR8_GPIO36_POCR8_PC8_SHFT 24
#define HWIO_GPIO36_POCR8_GPIO36_POCR8_PC8_MASK 0x01000000
#define HWIO_GPIO36_POCR8_GPIO36_POCR8_PC9_SHFT 25
#define HWIO_GPIO36_POCR8_GPIO36_POCR8_PC9_MASK 0x02000000
#define HWIO_GPIO36_POCR8_GPIO36_POCR8_PC10_SHFT 26
#define HWIO_GPIO36_POCR8_GPIO36_POCR8_PC10_MASK 0x04000000
#define HWIO_GPIO36_POCR8_GPIO36_POCR8_PC11_SHFT 27
#define HWIO_GPIO36_POCR8_GPIO36_POCR8_PC11_MASK 0x08000000


//--------

#define HWIO_GPIO36_POCR12_ADDR  0xF001243C  
#define HWIO_GPIO36_POCR12_GPIO36_POCR12_PC12_SHFT 28
#define HWIO_GPIO36_POCR12_GPIO36_POCR12_PC12_MASK 0x10000000
#define HWIO_GPIO36_POCR12_GPIO36_POCR12_PC13_SHFT 29
#define HWIO_GPIO36_POCR12_GPIO36_POCR12_PC13_MASK 0x20000000
#define HWIO_GPIO36_POCR12_GPIO36_POCR12_PC14_SHFT 30
#define HWIO_GPIO36_POCR12_GPIO36_POCR12_PC14_MASK 0x40000000
#define HWIO_GPIO36_POCR12_GPIO36_POCR12_PC15_SHFT 31
#define HWIO_GPIO36_POCR12_GPIO36_POCR12_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO36_PUDEN_ADDR  0xF0012440  
#define HWIO_GPIO36_PUDEN_GPIO36_PUDEN_PXPUDEN0_SHFT 0
#define HWIO_GPIO36_PUDEN_GPIO36_PUDEN_PXPUDEN0_MASK 0x00000003
#define HWIO_GPIO36_PUDEN_GPIO36_PUDEN_PXPUDEN1_SHFT 2
#define HWIO_GPIO36_PUDEN_GPIO36_PUDEN_PXPUDEN1_MASK 0x0000000c
#define HWIO_GPIO36_PUDEN_GPIO36_PUDEN_PXPUDEN2_SHFT 4
#define HWIO_GPIO36_PUDEN_GPIO36_PUDEN_PXPUDEN2_MASK 0x00000030
#define HWIO_GPIO36_PUDEN_GPIO36_PUDEN_PXPUDEN3_SHFT 6
#define HWIO_GPIO36_PUDEN_GPIO36_PUDEN_PXPUDEN3_MASK 0x000000c0
#define HWIO_GPIO36_PUDEN_GPIO36_PUDEN_PXPUDEN4_SHFT 8
#define HWIO_GPIO36_PUDEN_GPIO36_PUDEN_PXPUDEN4_MASK 0x00000300
#define HWIO_GPIO36_PUDEN_GPIO36_PUDEN_PXPUDEN5_SHFT 10
#define HWIO_GPIO36_PUDEN_GPIO36_PUDEN_PXPUDEN5_MASK 0x00000c00
#define HWIO_GPIO36_PUDEN_GPIO36_PUDEN_PXPUDEN6_SHFT 12
#define HWIO_GPIO36_PUDEN_GPIO36_PUDEN_PXPUDEN6_MASK 0x00003000
#define HWIO_GPIO36_PUDEN_GPIO36_PUDEN_PXPUDEN7_SHFT 14
#define HWIO_GPIO36_PUDEN_GPIO36_PUDEN_PXPUDEN7_MASK 0x0000c000
#define HWIO_GPIO36_PUDEN_GPIO36_PUDEN_PXPUDEN8_SHFT 16
#define HWIO_GPIO36_PUDEN_GPIO36_PUDEN_PXPUDEN8_MASK 0x00030000
#define HWIO_GPIO36_PUDEN_GPIO36_PUDEN_PXPUDEN9_SHFT 18
#define HWIO_GPIO36_PUDEN_GPIO36_PUDEN_PXPUDEN9_MASK 0x000c0000
#define HWIO_GPIO36_PUDEN_GPIO36_PUDEN_PXPUDEN10_SHFT 20
#define HWIO_GPIO36_PUDEN_GPIO36_PUDEN_PXPUDEN10_MASK 0x00300000
#define HWIO_GPIO36_PUDEN_GPIO36_PUDEN_PXPUDEN11_SHFT 22
#define HWIO_GPIO36_PUDEN_GPIO36_PUDEN_PXPUDEN11_MASK 0x00c00000
#define HWIO_GPIO36_PUDEN_GPIO36_PUDEN_PXPUDEN12_SHFT 24
#define HWIO_GPIO36_PUDEN_GPIO36_PUDEN_PXPUDEN12_MASK 0x03000000
#define HWIO_GPIO36_PUDEN_GPIO36_PUDEN_PXPUDEN13_SHFT 26
#define HWIO_GPIO36_PUDEN_GPIO36_PUDEN_PXPUDEN13_MASK 0x0c000000
#define HWIO_GPIO36_PUDEN_GPIO36_PUDEN_PXPUDEN14_SHFT 28
#define HWIO_GPIO36_PUDEN_GPIO36_PUDEN_PXPUDEN14_MASK 0x30000000
#define HWIO_GPIO36_PUDEN_GPIO36_PUDEN_PXPUDEN15_SHFT 30
#define HWIO_GPIO36_PUDEN_GPIO36_PUDEN_PXPUDEN15_MASK 0xc0000000


//--------

#define HWIO_GPIO36_PODR_ADDR  0xF0012444  
#define HWIO_GPIO36_PODR_GPIO36_PODR_PXPODR0_SHFT 0
#define HWIO_GPIO36_PODR_GPIO36_PODR_PXPODR0_MASK 0x00000003
#define HWIO_GPIO36_PODR_GPIO36_PODR_PXPODR1_SHFT 2
#define HWIO_GPIO36_PODR_GPIO36_PODR_PXPODR1_MASK 0x0000000c
#define HWIO_GPIO36_PODR_GPIO36_PODR_PXPODR2_SHFT 4
#define HWIO_GPIO36_PODR_GPIO36_PODR_PXPODR2_MASK 0x00000030
#define HWIO_GPIO36_PODR_GPIO36_PODR_PXPODR3_SHFT 6
#define HWIO_GPIO36_PODR_GPIO36_PODR_PXPODR3_MASK 0x000000c0
#define HWIO_GPIO36_PODR_GPIO36_PODR_PXPODR4_SHFT 8
#define HWIO_GPIO36_PODR_GPIO36_PODR_PXPODR4_MASK 0x00000300
#define HWIO_GPIO36_PODR_GPIO36_PODR_PXPODR5_SHFT 10
#define HWIO_GPIO36_PODR_GPIO36_PODR_PXPODR5_MASK 0x00000c00
#define HWIO_GPIO36_PODR_GPIO36_PODR_PXPODR6_SHFT 12
#define HWIO_GPIO36_PODR_GPIO36_PODR_PXPODR6_MASK 0x00003000
#define HWIO_GPIO36_PODR_GPIO36_PODR_PXPODR7_SHFT 14
#define HWIO_GPIO36_PODR_GPIO36_PODR_PXPODR7_MASK 0x0000c000
#define HWIO_GPIO36_PODR_GPIO36_PODR_PXPODR8_SHFT 16
#define HWIO_GPIO36_PODR_GPIO36_PODR_PXPODR8_MASK 0x00030000
#define HWIO_GPIO36_PODR_GPIO36_PODR_PXPODR9_SHFT 18
#define HWIO_GPIO36_PODR_GPIO36_PODR_PXPODR9_MASK 0x000c0000
#define HWIO_GPIO36_PODR_GPIO36_PODR_PXPODR10_SHFT 20
#define HWIO_GPIO36_PODR_GPIO36_PODR_PXPODR10_MASK 0x00300000
#define HWIO_GPIO36_PODR_GPIO36_PODR_PXPODR11_SHFT 22
#define HWIO_GPIO36_PODR_GPIO36_PODR_PXPODR11_MASK 0x00c00000
#define HWIO_GPIO36_PODR_GPIO36_PODR_PXPODR12_SHFT 24
#define HWIO_GPIO36_PODR_GPIO36_PODR_PXPODR12_MASK 0x03000000
#define HWIO_GPIO36_PODR_GPIO36_PODR_PXPODR13_SHFT 26
#define HWIO_GPIO36_PODR_GPIO36_PODR_PXPODR13_MASK 0x0c000000
#define HWIO_GPIO36_PODR_GPIO36_PODR_PXPODR14_SHFT 28
#define HWIO_GPIO36_PODR_GPIO36_PODR_PXPODR14_MASK 0x30000000
#define HWIO_GPIO36_PODR_GPIO36_PODR_PXPODR15_SHFT 30
#define HWIO_GPIO36_PODR_GPIO36_PODR_PXPODR15_MASK 0xc0000000


//--------

#define HWIO_GPIO36_PMOD_ADDR  0xF0012448  
#define HWIO_GPIO36_PMOD_GPIO36_PMOD_PXMOD0_SHFT 0
#define HWIO_GPIO36_PMOD_GPIO36_PMOD_PXMOD0_MASK 0x00000003
#define HWIO_GPIO36_PMOD_GPIO36_PMOD_PXMOD1_SHFT 2
#define HWIO_GPIO36_PMOD_GPIO36_PMOD_PXMOD1_MASK 0x0000000c
#define HWIO_GPIO36_PMOD_GPIO36_PMOD_PXMOD2_SHFT 4
#define HWIO_GPIO36_PMOD_GPIO36_PMOD_PXMOD2_MASK 0x00000030
#define HWIO_GPIO36_PMOD_GPIO36_PMOD_PXMOD3_SHFT 6
#define HWIO_GPIO36_PMOD_GPIO36_PMOD_PXMOD3_MASK 0x000000c0
#define HWIO_GPIO36_PMOD_GPIO36_PMOD_PXMOD4_SHFT 8
#define HWIO_GPIO36_PMOD_GPIO36_PMOD_PXMOD4_MASK 0x00000300
#define HWIO_GPIO36_PMOD_GPIO36_PMOD_PXMOD5_SHFT 10
#define HWIO_GPIO36_PMOD_GPIO36_PMOD_PXMOD5_MASK 0x00000c00
#define HWIO_GPIO36_PMOD_GPIO36_PMOD_PXMOD6_SHFT 12
#define HWIO_GPIO36_PMOD_GPIO36_PMOD_PXMOD6_MASK 0x00003000
#define HWIO_GPIO36_PMOD_GPIO36_PMOD_PXMOD7_SHFT 14
#define HWIO_GPIO36_PMOD_GPIO36_PMOD_PXMOD7_MASK 0x0000c000
#define HWIO_GPIO36_PMOD_GPIO36_PMOD_PXMOD8_SHFT 16
#define HWIO_GPIO36_PMOD_GPIO36_PMOD_PXMOD8_MASK 0x00030000
#define HWIO_GPIO36_PMOD_GPIO36_PMOD_PXMOD9_SHFT 18
#define HWIO_GPIO36_PMOD_GPIO36_PMOD_PXMOD9_MASK 0x000c0000
#define HWIO_GPIO36_PMOD_GPIO36_PMOD_PXMOD10_SHFT 20
#define HWIO_GPIO36_PMOD_GPIO36_PMOD_PXMOD10_MASK 0x00300000
#define HWIO_GPIO36_PMOD_GPIO36_PMOD_PXMOD11_SHFT 22
#define HWIO_GPIO36_PMOD_GPIO36_PMOD_PXMOD11_MASK 0x00c00000
#define HWIO_GPIO36_PMOD_GPIO36_PMOD_PXMOD12_SHFT 24
#define HWIO_GPIO36_PMOD_GPIO36_PMOD_PXMOD12_MASK 0x03000000
#define HWIO_GPIO36_PMOD_GPIO36_PMOD_PXMOD13_SHFT 26
#define HWIO_GPIO36_PMOD_GPIO36_PMOD_PXMOD13_MASK 0x0c000000
#define HWIO_GPIO36_PMOD_GPIO36_PMOD_PXMOD14_SHFT 28
#define HWIO_GPIO36_PMOD_GPIO36_PMOD_PXMOD14_MASK 0x30000000
#define HWIO_GPIO36_PMOD_GPIO36_PMOD_PXMOD15_SHFT 30
#define HWIO_GPIO36_PMOD_GPIO36_PMOD_PXMOD15_MASK 0xc0000000


//--------

#define HWIO_GPIO36_PEROUT0_ADDR  0xF001244C  
#define HWIO_GPIO36_PEROUT0_GPIO36_PEROUT0_OUTSEL0_SHFT 0
#define HWIO_GPIO36_PEROUT0_GPIO36_PEROUT0_OUTSEL0_MASK 0x0000000f
#define HWIO_GPIO36_PEROUT0_GPIO36_PEROUT0_OUTSEL1_SHFT 4
#define HWIO_GPIO36_PEROUT0_GPIO36_PEROUT0_OUTSEL1_MASK 0x000000f0
#define HWIO_GPIO36_PEROUT0_GPIO36_PEROUT0_OUTSEL2_SHFT 8
#define HWIO_GPIO36_PEROUT0_GPIO36_PEROUT0_OUTSEL2_MASK 0x00000f00
#define HWIO_GPIO36_PEROUT0_GPIO36_PEROUT0_OUTSEL3_SHFT 12
#define HWIO_GPIO36_PEROUT0_GPIO36_PEROUT0_OUTSEL3_MASK 0x0000f000
#define HWIO_GPIO36_PEROUT0_GPIO36_PEROUT0_OUTSEL4_SHFT 16
#define HWIO_GPIO36_PEROUT0_GPIO36_PEROUT0_OUTSEL4_MASK 0x000f0000
#define HWIO_GPIO36_PEROUT0_GPIO36_PEROUT0_OUTSEL5_SHFT 20
#define HWIO_GPIO36_PEROUT0_GPIO36_PEROUT0_OUTSEL5_MASK 0x00f00000
#define HWIO_GPIO36_PEROUT0_GPIO36_PEROUT0_OUTSEL6_SHFT 24
#define HWIO_GPIO36_PEROUT0_GPIO36_PEROUT0_OUTSEL6_MASK 0x0f000000
#define HWIO_GPIO36_PEROUT0_GPIO36_PEROUT0_OUTSEL7_SHFT 28
#define HWIO_GPIO36_PEROUT0_GPIO36_PEROUT0_OUTSEL7_MASK 0xf0000000


//--------

#define HWIO_GPIO36_PEROUT1_ADDR  0xF0012450  
#define HWIO_GPIO36_PEROUT1_GPIO36_PEROUT1_OUTSEL8_SHFT 0
#define HWIO_GPIO36_PEROUT1_GPIO36_PEROUT1_OUTSEL8_MASK 0x0000000f
#define HWIO_GPIO36_PEROUT1_GPIO36_PEROUT1_OUTSEL9_SHFT 4
#define HWIO_GPIO36_PEROUT1_GPIO36_PEROUT1_OUTSEL9_MASK 0x000000f0
#define HWIO_GPIO36_PEROUT1_GPIO36_PEROUT1_OUTSEL10_SHFT 8
#define HWIO_GPIO36_PEROUT1_GPIO36_PEROUT1_OUTSEL10_MASK 0x00000f00
#define HWIO_GPIO36_PEROUT1_GPIO36_PEROUT1_OUTSEL11_SHFT 12
#define HWIO_GPIO36_PEROUT1_GPIO36_PEROUT1_OUTSEL11_MASK 0x0000f000
#define HWIO_GPIO36_PEROUT1_GPIO36_PEROUT1_OUTSEL12_SHFT 16
#define HWIO_GPIO36_PEROUT1_GPIO36_PEROUT1_OUTSEL12_MASK 0x000f0000
#define HWIO_GPIO36_PEROUT1_GPIO36_PEROUT1_OUTSEL13_SHFT 20
#define HWIO_GPIO36_PEROUT1_GPIO36_PEROUT1_OUTSEL13_MASK 0x00f00000
#define HWIO_GPIO36_PEROUT1_GPIO36_PEROUT1_OUTSEL14_SHFT 24
#define HWIO_GPIO36_PEROUT1_GPIO36_PEROUT1_OUTSEL14_MASK 0x0f000000
#define HWIO_GPIO36_PEROUT1_GPIO36_PEROUT1_OUTSEL15_SHFT 28
#define HWIO_GPIO36_PEROUT1_GPIO36_PEROUT1_OUTSEL15_MASK 0xf0000000


//--------

#define HWIO_GPIO36_PDR0_ADDR  0xF0012454  
#define HWIO_GPIO36_PDR0_GPIO36_PDR0_PXPD0_SHFT 0
#define HWIO_GPIO36_PDR0_GPIO36_PDR0_PXPD0_MASK 0x00000003
#define HWIO_GPIO36_PDR0_GPIO36_PDR0_PXPD1_SHFT 4
#define HWIO_GPIO36_PDR0_GPIO36_PDR0_PXPD1_MASK 0x00000030
#define HWIO_GPIO36_PDR0_GPIO36_PDR0_PXPD2_SHFT 8
#define HWIO_GPIO36_PDR0_GPIO36_PDR0_PXPD2_MASK 0x00000300
#define HWIO_GPIO36_PDR0_GPIO36_PDR0_PXPD3_SHFT 12
#define HWIO_GPIO36_PDR0_GPIO36_PDR0_PXPD3_MASK 0x00003000
#define HWIO_GPIO36_PDR0_GPIO36_PDR0_PXPD4_SHFT 16
#define HWIO_GPIO36_PDR0_GPIO36_PDR0_PXPD4_MASK 0x00030000
#define HWIO_GPIO36_PDR0_GPIO36_PDR0_PXPD5_SHFT 20
#define HWIO_GPIO36_PDR0_GPIO36_PDR0_PXPD5_MASK 0x00300000
#define HWIO_GPIO36_PDR0_GPIO36_PDR0_PXPD6_SHFT 24
#define HWIO_GPIO36_PDR0_GPIO36_PDR0_PXPD6_MASK 0x03000000
#define HWIO_GPIO36_PDR0_GPIO36_PDR0_PXPD7_SHFT 28
#define HWIO_GPIO36_PDR0_GPIO36_PDR0_PXPD7_MASK 0x30000000


//--------

#define HWIO_GPIO36_PDR1_ADDR  0xF0012458  
#define HWIO_GPIO36_PDR1_GPIO36_PDR1_PXPD8_SHFT 0
#define HWIO_GPIO36_PDR1_GPIO36_PDR1_PXPD8_MASK 0x00000003
#define HWIO_GPIO36_PDR1_GPIO36_PDR1_PXPD9_SHFT 4
#define HWIO_GPIO36_PDR1_GPIO36_PDR1_PXPD9_MASK 0x00000030
#define HWIO_GPIO36_PDR1_GPIO36_PDR1_PXPD10_SHFT 8
#define HWIO_GPIO36_PDR1_GPIO36_PDR1_PXPD10_MASK 0x00000300
#define HWIO_GPIO36_PDR1_GPIO36_PDR1_PXPD11_SHFT 12
#define HWIO_GPIO36_PDR1_GPIO36_PDR1_PXPD11_MASK 0x00003000
#define HWIO_GPIO36_PDR1_GPIO36_PDR1_PXPD12_SHFT 16
#define HWIO_GPIO36_PDR1_GPIO36_PDR1_PXPD12_MASK 0x00030000
#define HWIO_GPIO36_PDR1_GPIO36_PDR1_PXPD13_SHFT 20
#define HWIO_GPIO36_PDR1_GPIO36_PDR1_PXPD13_MASK 0x00300000
#define HWIO_GPIO36_PDR1_GPIO36_PDR1_PXPD14_SHFT 24
#define HWIO_GPIO36_PDR1_GPIO36_PDR1_PXPD14_MASK 0x03000000
#define HWIO_GPIO36_PDR1_GPIO36_PDR1_PXPD15_SHFT 28
#define HWIO_GPIO36_PDR1_GPIO36_PDR1_PXPD15_MASK 0x30000000


//--------

#define HWIO_GPIO36_SDE_ADDR  0xF001245C  
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEN0_SHFT 0
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEN0_MASK 0x00000001
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEN1_SHFT 1
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEN1_MASK 0x00000002
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEN2_SHFT 2
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEN2_MASK 0x00000004
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEN3_SHFT 3
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEN3_MASK 0x00000008
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEN4_SHFT 4
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEN4_MASK 0x00000010
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEN5_SHFT 5
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEN5_MASK 0x00000020
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEN6_SHFT 6
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEN6_MASK 0x00000040
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEN7_SHFT 7
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEN7_MASK 0x00000080
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEN8_SHFT 8
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEN8_MASK 0x00000100
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEN9_SHFT 9
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEN9_MASK 0x00000200
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEN10_SHFT 10
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEN10_MASK 0x00000400
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEN11_SHFT 11
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEN11_MASK 0x00000800
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEN12_SHFT 12
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEN12_MASK 0x00001000
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEN13_SHFT 13
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEN13_MASK 0x00002000
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEN14_SHFT 14
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEN14_MASK 0x00004000
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEN15_SHFT 15
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEN15_MASK 0x00008000
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEF0_SHFT 16
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEF0_MASK 0x00010000
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEF1_SHFT 17
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEF1_MASK 0x00020000
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEF2_SHFT 18
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEF2_MASK 0x00040000
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEF3_SHFT 19
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEF3_MASK 0x00080000
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEF4_SHFT 20
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEF4_MASK 0x00100000
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEF5_SHFT 21
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEF5_MASK 0x00200000
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEF6_SHFT 22
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEF6_MASK 0x00400000
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEF7_SHFT 23
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEF7_MASK 0x00800000
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEF8_SHFT 24
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEF8_MASK 0x01000000
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEF9_SHFT 25
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEF9_MASK 0x02000000
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEF10_SHFT 26
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEF10_MASK 0x04000000
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEF11_SHFT 27
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEF11_MASK 0x08000000
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEF12_SHFT 28
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEF12_MASK 0x10000000
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEF13_SHFT 29
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEF13_MASK 0x20000000
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEF14_SHFT 30
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEF14_MASK 0x40000000
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEF15_SHFT 31
#define HWIO_GPIO36_SDE_GPIO36_SDE_SDEF15_MASK 0x80000000


//--------

#define HWIO_GPIO36_SDCTL_ADDR  0xF0012460  
#define HWIO_GPIO36_SDCTL_GPIO36_SDCTL_SWTRIG_SHFT 0
#define HWIO_GPIO36_SDCTL_GPIO36_SDCTL_SWTRIG_MASK 0x00000001
#define HWIO_GPIO36_SDCTL_GPIO36_SDCTL_LINKEN_SHFT 1
#define HWIO_GPIO36_SDCTL_GPIO36_SDCTL_LINKEN_MASK 0x00000002
#define HWIO_GPIO36_SDCTL_GPIO36_SDCTL_PSDEF_SHFT 2
#define HWIO_GPIO36_SDCTL_GPIO36_SDCTL_PSDEF_MASK 0x00000004


//--------

#define HWIO_GPIO36_ESR_ADDR  0xF0012464  
#define HWIO_GPIO36_ESR_GPIO36_ESR_EN0_SHFT 0
#define HWIO_GPIO36_ESR_GPIO36_ESR_EN0_MASK 0x00000001
#define HWIO_GPIO36_ESR_GPIO36_ESR_EN1_SHFT 1
#define HWIO_GPIO36_ESR_GPIO36_ESR_EN1_MASK 0x00000002
#define HWIO_GPIO36_ESR_GPIO36_ESR_EN2_SHFT 2
#define HWIO_GPIO36_ESR_GPIO36_ESR_EN2_MASK 0x00000004
#define HWIO_GPIO36_ESR_GPIO36_ESR_EN3_SHFT 3
#define HWIO_GPIO36_ESR_GPIO36_ESR_EN3_MASK 0x00000008
#define HWIO_GPIO36_ESR_GPIO36_ESR_EN4_SHFT 4
#define HWIO_GPIO36_ESR_GPIO36_ESR_EN4_MASK 0x00000010
#define HWIO_GPIO36_ESR_GPIO36_ESR_EN5_SHFT 5
#define HWIO_GPIO36_ESR_GPIO36_ESR_EN5_MASK 0x00000020
#define HWIO_GPIO36_ESR_GPIO36_ESR_EN6_SHFT 6
#define HWIO_GPIO36_ESR_GPIO36_ESR_EN6_MASK 0x00000040
#define HWIO_GPIO36_ESR_GPIO36_ESR_EN7_SHFT 7
#define HWIO_GPIO36_ESR_GPIO36_ESR_EN7_MASK 0x00000080
#define HWIO_GPIO36_ESR_GPIO36_ESR_EN8_SHFT 8
#define HWIO_GPIO36_ESR_GPIO36_ESR_EN8_MASK 0x00000100
#define HWIO_GPIO36_ESR_GPIO36_ESR_EN9_SHFT 9
#define HWIO_GPIO36_ESR_GPIO36_ESR_EN9_MASK 0x00000200
#define HWIO_GPIO36_ESR_GPIO36_ESR_EN10_SHFT 10
#define HWIO_GPIO36_ESR_GPIO36_ESR_EN10_MASK 0x00000400
#define HWIO_GPIO36_ESR_GPIO36_ESR_EN11_SHFT 11
#define HWIO_GPIO36_ESR_GPIO36_ESR_EN11_MASK 0x00000800
#define HWIO_GPIO36_ESR_GPIO36_ESR_EN12_SHFT 12
#define HWIO_GPIO36_ESR_GPIO36_ESR_EN12_MASK 0x00001000
#define HWIO_GPIO36_ESR_GPIO36_ESR_EN13_SHFT 13
#define HWIO_GPIO36_ESR_GPIO36_ESR_EN13_MASK 0x00002000
#define HWIO_GPIO36_ESR_GPIO36_ESR_EN14_SHFT 14
#define HWIO_GPIO36_ESR_GPIO36_ESR_EN14_MASK 0x00004000
#define HWIO_GPIO36_ESR_GPIO36_ESR_EN15_SHFT 15
#define HWIO_GPIO36_ESR_GPIO36_ESR_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO36_LOCK_ADDR  0xF0012468  
#define HWIO_GPIO36_LOCK_GPIO36_LOCK_P0LCK_SHFT 0
#define HWIO_GPIO36_LOCK_GPIO36_LOCK_P0LCK_MASK 0x00000001
#define HWIO_GPIO36_LOCK_GPIO36_LOCK_P1LCK_SHFT 1
#define HWIO_GPIO36_LOCK_GPIO36_LOCK_P1LCK_MASK 0x00000002
#define HWIO_GPIO36_LOCK_GPIO36_LOCK_P2LCK_SHFT 2
#define HWIO_GPIO36_LOCK_GPIO36_LOCK_P2LCK_MASK 0x00000004
#define HWIO_GPIO36_LOCK_GPIO36_LOCK_P3LCK_SHFT 3
#define HWIO_GPIO36_LOCK_GPIO36_LOCK_P3LCK_MASK 0x00000008
#define HWIO_GPIO36_LOCK_GPIO36_LOCK_P4LCK_SHFT 4
#define HWIO_GPIO36_LOCK_GPIO36_LOCK_P4LCK_MASK 0x00000010
#define HWIO_GPIO36_LOCK_GPIO36_LOCK_P5LCK_SHFT 5
#define HWIO_GPIO36_LOCK_GPIO36_LOCK_P5LCK_MASK 0x00000020
#define HWIO_GPIO36_LOCK_GPIO36_LOCK_P6LCK_SHFT 6
#define HWIO_GPIO36_LOCK_GPIO36_LOCK_P6LCK_MASK 0x00000040
#define HWIO_GPIO36_LOCK_GPIO36_LOCK_P7LCK_SHFT 7
#define HWIO_GPIO36_LOCK_GPIO36_LOCK_P7LCK_MASK 0x00000080
#define HWIO_GPIO36_LOCK_GPIO36_LOCK_P8LCK_SHFT 8
#define HWIO_GPIO36_LOCK_GPIO36_LOCK_P8LCK_MASK 0x00000100
#define HWIO_GPIO36_LOCK_GPIO36_LOCK_P9LCK_SHFT 9
#define HWIO_GPIO36_LOCK_GPIO36_LOCK_P9LCK_MASK 0x00000200
#define HWIO_GPIO36_LOCK_GPIO36_LOCK_P10LCK_SHFT 10
#define HWIO_GPIO36_LOCK_GPIO36_LOCK_P10LCK_MASK 0x00000400
#define HWIO_GPIO36_LOCK_GPIO36_LOCK_P11LCK_SHFT 11
#define HWIO_GPIO36_LOCK_GPIO36_LOCK_P11LCK_MASK 0x00000800
#define HWIO_GPIO36_LOCK_GPIO36_LOCK_P12LCK_SHFT 12
#define HWIO_GPIO36_LOCK_GPIO36_LOCK_P12LCK_MASK 0x00001000
#define HWIO_GPIO36_LOCK_GPIO36_LOCK_P13LCK_SHFT 13
#define HWIO_GPIO36_LOCK_GPIO36_LOCK_P13LCK_MASK 0x00002000
#define HWIO_GPIO36_LOCK_GPIO36_LOCK_P14LCK_SHFT 14
#define HWIO_GPIO36_LOCK_GPIO36_LOCK_P14LCK_MASK 0x00004000
#define HWIO_GPIO36_LOCK_GPIO36_LOCK_P15LCK_SHFT 15
#define HWIO_GPIO36_LOCK_GPIO36_LOCK_P15LCK_MASK 0x00008000
#define HWIO_GPIO36_LOCK_GPIO36_LOCK_PXLCKKEY_SHFT 16
#define HWIO_GPIO36_LOCK_GPIO36_LOCK_PXLCKKEY_MASK 0xffff0000


//--------

#define HWIO_GPIO36_SDETRMOD_ADDR  0xF001246C  
#define HWIO_GPIO36_SDETRMOD_GPIO36_SDETRMOD_TGSEL0_SHFT 0
#define HWIO_GPIO36_SDETRMOD_GPIO36_SDETRMOD_TGSEL0_MASK 0x00000001
#define HWIO_GPIO36_SDETRMOD_GPIO36_SDETRMOD_TGSEL1_SHFT 1
#define HWIO_GPIO36_SDETRMOD_GPIO36_SDETRMOD_TGSEL1_MASK 0x00000002
#define HWIO_GPIO36_SDETRMOD_GPIO36_SDETRMOD_TGSEL2_SHFT 2
#define HWIO_GPIO36_SDETRMOD_GPIO36_SDETRMOD_TGSEL2_MASK 0x00000004
#define HWIO_GPIO36_SDETRMOD_GPIO36_SDETRMOD_TGSEL3_SHFT 3
#define HWIO_GPIO36_SDETRMOD_GPIO36_SDETRMOD_TGSEL3_MASK 0x00000008
#define HWIO_GPIO36_SDETRMOD_GPIO36_SDETRMOD_TGSEL4_SHFT 4
#define HWIO_GPIO36_SDETRMOD_GPIO36_SDETRMOD_TGSEL4_MASK 0x00000010
#define HWIO_GPIO36_SDETRMOD_GPIO36_SDETRMOD_TGSEL5_SHFT 5
#define HWIO_GPIO36_SDETRMOD_GPIO36_SDETRMOD_TGSEL5_MASK 0x00000020
#define HWIO_GPIO36_SDETRMOD_GPIO36_SDETRMOD_TGSEL6_SHFT 6
#define HWIO_GPIO36_SDETRMOD_GPIO36_SDETRMOD_TGSEL6_MASK 0x00000040
#define HWIO_GPIO36_SDETRMOD_GPIO36_SDETRMOD_TGSEL7_SHFT 7
#define HWIO_GPIO36_SDETRMOD_GPIO36_SDETRMOD_TGSEL7_MASK 0x00000080
#define HWIO_GPIO36_SDETRMOD_GPIO36_SDETRMOD_TGSEL8_SHFT 8
#define HWIO_GPIO36_SDETRMOD_GPIO36_SDETRMOD_TGSEL8_MASK 0x00000100
#define HWIO_GPIO36_SDETRMOD_GPIO36_SDETRMOD_TGSEL9_SHFT 9
#define HWIO_GPIO36_SDETRMOD_GPIO36_SDETRMOD_TGSEL9_MASK 0x00000200
#define HWIO_GPIO36_SDETRMOD_GPIO36_SDETRMOD_TGSEL10_SHFT 10
#define HWIO_GPIO36_SDETRMOD_GPIO36_SDETRMOD_TGSEL10_MASK 0x00000400
#define HWIO_GPIO36_SDETRMOD_GPIO36_SDETRMOD_TGSEL11_SHFT 11
#define HWIO_GPIO36_SDETRMOD_GPIO36_SDETRMOD_TGSEL11_MASK 0x00000800
#define HWIO_GPIO36_SDETRMOD_GPIO36_SDETRMOD_TGSEL12_SHFT 12
#define HWIO_GPIO36_SDETRMOD_GPIO36_SDETRMOD_TGSEL12_MASK 0x00001000
#define HWIO_GPIO36_SDETRMOD_GPIO36_SDETRMOD_TGSEL13_SHFT 13
#define HWIO_GPIO36_SDETRMOD_GPIO36_SDETRMOD_TGSEL13_MASK 0x00002000
#define HWIO_GPIO36_SDETRMOD_GPIO36_SDETRMOD_TGSEL14_SHFT 14
#define HWIO_GPIO36_SDETRMOD_GPIO36_SDETRMOD_TGSEL14_MASK 0x00004000
#define HWIO_GPIO36_SDETRMOD_GPIO36_SDETRMOD_TGSEL15_SHFT 15
#define HWIO_GPIO36_SDETRMOD_GPIO36_SDETRMOD_TGSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO36_PCSR_ADDR  0xF0012470  
#define HWIO_GPIO36_PCSR_GPIO36_PCSR_SEL0_SHFT 0
#define HWIO_GPIO36_PCSR_GPIO36_PCSR_SEL0_MASK 0x00000001
#define HWIO_GPIO36_PCSR_GPIO36_PCSR_SEL1_SHFT 1
#define HWIO_GPIO36_PCSR_GPIO36_PCSR_SEL1_MASK 0x00000002
#define HWIO_GPIO36_PCSR_GPIO36_PCSR_SEL2_SHFT 2
#define HWIO_GPIO36_PCSR_GPIO36_PCSR_SEL2_MASK 0x00000004
#define HWIO_GPIO36_PCSR_GPIO36_PCSR_SEL3_SHFT 3
#define HWIO_GPIO36_PCSR_GPIO36_PCSR_SEL3_MASK 0x00000008
#define HWIO_GPIO36_PCSR_GPIO36_PCSR_SEL4_SHFT 4
#define HWIO_GPIO36_PCSR_GPIO36_PCSR_SEL4_MASK 0x00000010
#define HWIO_GPIO36_PCSR_GPIO36_PCSR_SEL5_SHFT 5
#define HWIO_GPIO36_PCSR_GPIO36_PCSR_SEL5_MASK 0x00000020
#define HWIO_GPIO36_PCSR_GPIO36_PCSR_SEL6_SHFT 6
#define HWIO_GPIO36_PCSR_GPIO36_PCSR_SEL6_MASK 0x00000040
#define HWIO_GPIO36_PCSR_GPIO36_PCSR_SEL7_SHFT 7
#define HWIO_GPIO36_PCSR_GPIO36_PCSR_SEL7_MASK 0x00000080
#define HWIO_GPIO36_PCSR_GPIO36_PCSR_SEL8_SHFT 8
#define HWIO_GPIO36_PCSR_GPIO36_PCSR_SEL8_MASK 0x00000100
#define HWIO_GPIO36_PCSR_GPIO36_PCSR_SEL9_SHFT 9
#define HWIO_GPIO36_PCSR_GPIO36_PCSR_SEL9_MASK 0x00000200
#define HWIO_GPIO36_PCSR_GPIO36_PCSR_SEL10_SHFT 10
#define HWIO_GPIO36_PCSR_GPIO36_PCSR_SEL10_MASK 0x00000400
#define HWIO_GPIO36_PCSR_GPIO36_PCSR_SEL11_SHFT 11
#define HWIO_GPIO36_PCSR_GPIO36_PCSR_SEL11_MASK 0x00000800
#define HWIO_GPIO36_PCSR_GPIO36_PCSR_SEL12_SHFT 12
#define HWIO_GPIO36_PCSR_GPIO36_PCSR_SEL12_MASK 0x00001000
#define HWIO_GPIO36_PCSR_GPIO36_PCSR_SEL13_SHFT 13
#define HWIO_GPIO36_PCSR_GPIO36_PCSR_SEL13_MASK 0x00002000
#define HWIO_GPIO36_PCSR_GPIO36_PCSR_SEL14_SHFT 14
#define HWIO_GPIO36_PCSR_GPIO36_PCSR_SEL14_MASK 0x00004000
#define HWIO_GPIO36_PCSR_GPIO36_PCSR_SEL15_SHFT 15
#define HWIO_GPIO36_PCSR_GPIO36_PCSR_SEL15_MASK 0x00008000


//--------

#define HWIO_GPIO36_INEN_ADDR  0xF0012474  
#define HWIO_GPIO36_INEN_GPIO36_INEN_EN0_SHFT 0
#define HWIO_GPIO36_INEN_GPIO36_INEN_EN0_MASK 0x00000001
#define HWIO_GPIO36_INEN_GPIO36_INEN_EN1_SHFT 1
#define HWIO_GPIO36_INEN_GPIO36_INEN_EN1_MASK 0x00000002
#define HWIO_GPIO36_INEN_GPIO36_INEN_EN2_SHFT 2
#define HWIO_GPIO36_INEN_GPIO36_INEN_EN2_MASK 0x00000004
#define HWIO_GPIO36_INEN_GPIO36_INEN_EN3_SHFT 3
#define HWIO_GPIO36_INEN_GPIO36_INEN_EN3_MASK 0x00000008
#define HWIO_GPIO36_INEN_GPIO36_INEN_EN4_SHFT 4
#define HWIO_GPIO36_INEN_GPIO36_INEN_EN4_MASK 0x00000010
#define HWIO_GPIO36_INEN_GPIO36_INEN_EN5_SHFT 5
#define HWIO_GPIO36_INEN_GPIO36_INEN_EN5_MASK 0x00000020
#define HWIO_GPIO36_INEN_GPIO36_INEN_EN6_SHFT 6
#define HWIO_GPIO36_INEN_GPIO36_INEN_EN6_MASK 0x00000040
#define HWIO_GPIO36_INEN_GPIO36_INEN_EN7_SHFT 7
#define HWIO_GPIO36_INEN_GPIO36_INEN_EN7_MASK 0x00000080
#define HWIO_GPIO36_INEN_GPIO36_INEN_EN8_SHFT 8
#define HWIO_GPIO36_INEN_GPIO36_INEN_EN8_MASK 0x00000100
#define HWIO_GPIO36_INEN_GPIO36_INEN_EN9_SHFT 9
#define HWIO_GPIO36_INEN_GPIO36_INEN_EN9_MASK 0x00000200
#define HWIO_GPIO36_INEN_GPIO36_INEN_EN10_SHFT 10
#define HWIO_GPIO36_INEN_GPIO36_INEN_EN10_MASK 0x00000400
#define HWIO_GPIO36_INEN_GPIO36_INEN_EN11_SHFT 11
#define HWIO_GPIO36_INEN_GPIO36_INEN_EN11_MASK 0x00000800
#define HWIO_GPIO36_INEN_GPIO36_INEN_EN12_SHFT 12
#define HWIO_GPIO36_INEN_GPIO36_INEN_EN12_MASK 0x00001000
#define HWIO_GPIO36_INEN_GPIO36_INEN_EN13_SHFT 13
#define HWIO_GPIO36_INEN_GPIO36_INEN_EN13_MASK 0x00002000
#define HWIO_GPIO36_INEN_GPIO36_INEN_EN14_SHFT 14
#define HWIO_GPIO36_INEN_GPIO36_INEN_EN14_MASK 0x00004000
#define HWIO_GPIO36_INEN_GPIO36_INEN_EN15_SHFT 15
#define HWIO_GPIO36_INEN_GPIO36_INEN_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO36_PUDRST_ADDR  0xF0012478  
#define HWIO_GPIO36_PUDRST_GPIO36_PUDRST_PDSEL0_SHFT 0
#define HWIO_GPIO36_PUDRST_GPIO36_PUDRST_PDSEL0_MASK 0x00000001
#define HWIO_GPIO36_PUDRST_GPIO36_PUDRST_PDSEL1_SHFT 1
#define HWIO_GPIO36_PUDRST_GPIO36_PUDRST_PDSEL1_MASK 0x00000002
#define HWIO_GPIO36_PUDRST_GPIO36_PUDRST_PDSEL2_SHFT 2
#define HWIO_GPIO36_PUDRST_GPIO36_PUDRST_PDSEL2_MASK 0x00000004
#define HWIO_GPIO36_PUDRST_GPIO36_PUDRST_PDSEL3_SHFT 3
#define HWIO_GPIO36_PUDRST_GPIO36_PUDRST_PDSEL3_MASK 0x00000008
#define HWIO_GPIO36_PUDRST_GPIO36_PUDRST_PDSEL4_SHFT 4
#define HWIO_GPIO36_PUDRST_GPIO36_PUDRST_PDSEL4_MASK 0x00000010
#define HWIO_GPIO36_PUDRST_GPIO36_PUDRST_PDSEL5_SHFT 5
#define HWIO_GPIO36_PUDRST_GPIO36_PUDRST_PDSEL5_MASK 0x00000020
#define HWIO_GPIO36_PUDRST_GPIO36_PUDRST_PDSEL6_SHFT 6
#define HWIO_GPIO36_PUDRST_GPIO36_PUDRST_PDSEL6_MASK 0x00000040
#define HWIO_GPIO36_PUDRST_GPIO36_PUDRST_PDSEL7_SHFT 7
#define HWIO_GPIO36_PUDRST_GPIO36_PUDRST_PDSEL7_MASK 0x00000080
#define HWIO_GPIO36_PUDRST_GPIO36_PUDRST_PDSEL8_SHFT 8
#define HWIO_GPIO36_PUDRST_GPIO36_PUDRST_PDSEL8_MASK 0x00000100
#define HWIO_GPIO36_PUDRST_GPIO36_PUDRST_PDSEL9_SHFT 9
#define HWIO_GPIO36_PUDRST_GPIO36_PUDRST_PDSEL9_MASK 0x00000200
#define HWIO_GPIO36_PUDRST_GPIO36_PUDRST_PDSEL10_SHFT 10
#define HWIO_GPIO36_PUDRST_GPIO36_PUDRST_PDSEL10_MASK 0x00000400
#define HWIO_GPIO36_PUDRST_GPIO36_PUDRST_PDSEL11_SHFT 11
#define HWIO_GPIO36_PUDRST_GPIO36_PUDRST_PDSEL11_MASK 0x00000800
#define HWIO_GPIO36_PUDRST_GPIO36_PUDRST_PDSEL12_SHFT 12
#define HWIO_GPIO36_PUDRST_GPIO36_PUDRST_PDSEL12_MASK 0x00001000
#define HWIO_GPIO36_PUDRST_GPIO36_PUDRST_PDSEL13_SHFT 13
#define HWIO_GPIO36_PUDRST_GPIO36_PUDRST_PDSEL13_MASK 0x00002000
#define HWIO_GPIO36_PUDRST_GPIO36_PUDRST_PDSEL14_SHFT 14
#define HWIO_GPIO36_PUDRST_GPIO36_PUDRST_PDSEL14_MASK 0x00004000
#define HWIO_GPIO36_PUDRST_GPIO36_PUDRST_PDSEL15_SHFT 15
#define HWIO_GPIO36_PUDRST_GPIO36_PUDRST_PDSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO37_INFO_ADDR  0xF0012500  
#define HWIO_GPIO37_INFO_GPIO37_INFO_MODREV_SHFT 0
#define HWIO_GPIO37_INFO_GPIO37_INFO_MODREV_MASK 0x000000ff
#define HWIO_GPIO37_INFO_GPIO37_INFO_MODTYPE_SHFT 8
#define HWIO_GPIO37_INFO_GPIO37_INFO_MODTYPE_MASK 0x0000ff00
#define HWIO_GPIO37_INFO_GPIO37_INFO_MODNUMBER_SHFT 16
#define HWIO_GPIO37_INFO_GPIO37_INFO_MODNUMBER_MASK 0xffff0000


//--------

#define HWIO_GPIO37_ACES0_ADDR  0xF0012504  
#define HWIO_GPIO37_ACES0_GPIO37_ACES0_EN0_SHFT 0
#define HWIO_GPIO37_ACES0_GPIO37_ACES0_EN0_MASK 0x00000001
#define HWIO_GPIO37_ACES0_GPIO37_ACES0_EN1_SHFT 1
#define HWIO_GPIO37_ACES0_GPIO37_ACES0_EN1_MASK 0x00000002
#define HWIO_GPIO37_ACES0_GPIO37_ACES0_EN2_SHFT 2
#define HWIO_GPIO37_ACES0_GPIO37_ACES0_EN2_MASK 0x00000004
#define HWIO_GPIO37_ACES0_GPIO37_ACES0_EN3_SHFT 3
#define HWIO_GPIO37_ACES0_GPIO37_ACES0_EN3_MASK 0x00000008
#define HWIO_GPIO37_ACES0_GPIO37_ACES0_EN4_SHFT 4
#define HWIO_GPIO37_ACES0_GPIO37_ACES0_EN4_MASK 0x00000010
#define HWIO_GPIO37_ACES0_GPIO37_ACES0_EN5_SHFT 5
#define HWIO_GPIO37_ACES0_GPIO37_ACES0_EN5_MASK 0x00000020
#define HWIO_GPIO37_ACES0_GPIO37_ACES0_EN6_SHFT 6
#define HWIO_GPIO37_ACES0_GPIO37_ACES0_EN6_MASK 0x00000040
#define HWIO_GPIO37_ACES0_GPIO37_ACES0_EN7_SHFT 7
#define HWIO_GPIO37_ACES0_GPIO37_ACES0_EN7_MASK 0x00000080
#define HWIO_GPIO37_ACES0_GPIO37_ACES0_EN8_SHFT 8
#define HWIO_GPIO37_ACES0_GPIO37_ACES0_EN8_MASK 0x00000100
#define HWIO_GPIO37_ACES0_GPIO37_ACES0_EN9_SHFT 9
#define HWIO_GPIO37_ACES0_GPIO37_ACES0_EN9_MASK 0x00000200
#define HWIO_GPIO37_ACES0_GPIO37_ACES0_EN10_SHFT 10
#define HWIO_GPIO37_ACES0_GPIO37_ACES0_EN10_MASK 0x00000400
#define HWIO_GPIO37_ACES0_GPIO37_ACES0_EN11_SHFT 11
#define HWIO_GPIO37_ACES0_GPIO37_ACES0_EN11_MASK 0x00000800
#define HWIO_GPIO37_ACES0_GPIO37_ACES0_EN12_SHFT 12
#define HWIO_GPIO37_ACES0_GPIO37_ACES0_EN12_MASK 0x00001000
#define HWIO_GPIO37_ACES0_GPIO37_ACES0_EN13_SHFT 13
#define HWIO_GPIO37_ACES0_GPIO37_ACES0_EN13_MASK 0x00002000
#define HWIO_GPIO37_ACES0_GPIO37_ACES0_EN14_SHFT 14
#define HWIO_GPIO37_ACES0_GPIO37_ACES0_EN14_MASK 0x00004000
#define HWIO_GPIO37_ACES0_GPIO37_ACES0_EN15_SHFT 15
#define HWIO_GPIO37_ACES0_GPIO37_ACES0_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO37_ACES1_ADDR  0xF0012508  


//--------

#define HWIO_GPIO37_PIR_ADDR  0xF001250C  
#define HWIO_GPIO37_PIR_GPIO37_PIR_PXPIR0_SHFT 0
#define HWIO_GPIO37_PIR_GPIO37_PIR_PXPIR0_MASK 0x00000001
#define HWIO_GPIO37_PIR_GPIO37_PIR_PXPIR1_SHFT 1
#define HWIO_GPIO37_PIR_GPIO37_PIR_PXPIR1_MASK 0x00000002
#define HWIO_GPIO37_PIR_GPIO37_PIR_PXPIR2_SHFT 2
#define HWIO_GPIO37_PIR_GPIO37_PIR_PXPIR2_MASK 0x00000004
#define HWIO_GPIO37_PIR_GPIO37_PIR_PXPIR3_SHFT 3
#define HWIO_GPIO37_PIR_GPIO37_PIR_PXPIR3_MASK 0x00000008
#define HWIO_GPIO37_PIR_GPIO37_PIR_PXPIR4_SHFT 4
#define HWIO_GPIO37_PIR_GPIO37_PIR_PXPIR4_MASK 0x00000010
#define HWIO_GPIO37_PIR_GPIO37_PIR_PXPIR5_SHFT 5
#define HWIO_GPIO37_PIR_GPIO37_PIR_PXPIR5_MASK 0x00000020
#define HWIO_GPIO37_PIR_GPIO37_PIR_PXPIR6_SHFT 6
#define HWIO_GPIO37_PIR_GPIO37_PIR_PXPIR6_MASK 0x00000040
#define HWIO_GPIO37_PIR_GPIO37_PIR_PXPIR7_SHFT 7
#define HWIO_GPIO37_PIR_GPIO37_PIR_PXPIR7_MASK 0x00000080
#define HWIO_GPIO37_PIR_GPIO37_PIR_PXPIR8_SHFT 8
#define HWIO_GPIO37_PIR_GPIO37_PIR_PXPIR8_MASK 0x00000100
#define HWIO_GPIO37_PIR_GPIO37_PIR_PXPIR9_SHFT 9
#define HWIO_GPIO37_PIR_GPIO37_PIR_PXPIR9_MASK 0x00000200
#define HWIO_GPIO37_PIR_GPIO37_PIR_PXPIR10_SHFT 10
#define HWIO_GPIO37_PIR_GPIO37_PIR_PXPIR10_MASK 0x00000400
#define HWIO_GPIO37_PIR_GPIO37_PIR_PXPIR11_SHFT 11
#define HWIO_GPIO37_PIR_GPIO37_PIR_PXPIR11_MASK 0x00000800
#define HWIO_GPIO37_PIR_GPIO37_PIR_PXPIR12_SHFT 12
#define HWIO_GPIO37_PIR_GPIO37_PIR_PXPIR12_MASK 0x00001000
#define HWIO_GPIO37_PIR_GPIO37_PIR_PXPIR13_SHFT 13
#define HWIO_GPIO37_PIR_GPIO37_PIR_PXPIR13_MASK 0x00002000
#define HWIO_GPIO37_PIR_GPIO37_PIR_PXPIR14_SHFT 14
#define HWIO_GPIO37_PIR_GPIO37_PIR_PXPIR14_MASK 0x00004000
#define HWIO_GPIO37_PIR_GPIO37_PIR_PXPIR15_SHFT 15
#define HWIO_GPIO37_PIR_GPIO37_PIR_PXPIR15_MASK 0x00008000


//--------

#define HWIO_GPIO37_POR_ADDR  0xF0012510  
#define HWIO_GPIO37_POR_GPIO37_POR_PXPOR0_SHFT 0
#define HWIO_GPIO37_POR_GPIO37_POR_PXPOR0_MASK 0x00000001
#define HWIO_GPIO37_POR_GPIO37_POR_PXPOR1_SHFT 1
#define HWIO_GPIO37_POR_GPIO37_POR_PXPOR1_MASK 0x00000002
#define HWIO_GPIO37_POR_GPIO37_POR_PXPOR2_SHFT 2
#define HWIO_GPIO37_POR_GPIO37_POR_PXPOR2_MASK 0x00000004
#define HWIO_GPIO37_POR_GPIO37_POR_PXPOR3_SHFT 3
#define HWIO_GPIO37_POR_GPIO37_POR_PXPOR3_MASK 0x00000008
#define HWIO_GPIO37_POR_GPIO37_POR_PXPOR4_SHFT 4
#define HWIO_GPIO37_POR_GPIO37_POR_PXPOR4_MASK 0x00000010
#define HWIO_GPIO37_POR_GPIO37_POR_PXPOR5_SHFT 5
#define HWIO_GPIO37_POR_GPIO37_POR_PXPOR5_MASK 0x00000020
#define HWIO_GPIO37_POR_GPIO37_POR_PXPOR6_SHFT 6
#define HWIO_GPIO37_POR_GPIO37_POR_PXPOR6_MASK 0x00000040
#define HWIO_GPIO37_POR_GPIO37_POR_PXPOR7_SHFT 7
#define HWIO_GPIO37_POR_GPIO37_POR_PXPOR7_MASK 0x00000080
#define HWIO_GPIO37_POR_GPIO37_POR_PXPOR8_SHFT 8
#define HWIO_GPIO37_POR_GPIO37_POR_PXPOR8_MASK 0x00000100
#define HWIO_GPIO37_POR_GPIO37_POR_PXPOR9_SHFT 9
#define HWIO_GPIO37_POR_GPIO37_POR_PXPOR9_MASK 0x00000200
#define HWIO_GPIO37_POR_GPIO37_POR_PXPOR10_SHFT 10
#define HWIO_GPIO37_POR_GPIO37_POR_PXPOR10_MASK 0x00000400
#define HWIO_GPIO37_POR_GPIO37_POR_PXPOR11_SHFT 11
#define HWIO_GPIO37_POR_GPIO37_POR_PXPOR11_MASK 0x00000800
#define HWIO_GPIO37_POR_GPIO37_POR_PXPOR12_SHFT 12
#define HWIO_GPIO37_POR_GPIO37_POR_PXPOR12_MASK 0x00001000
#define HWIO_GPIO37_POR_GPIO37_POR_PXPOR13_SHFT 13
#define HWIO_GPIO37_POR_GPIO37_POR_PXPOR13_MASK 0x00002000
#define HWIO_GPIO37_POR_GPIO37_POR_PXPOR14_SHFT 14
#define HWIO_GPIO37_POR_GPIO37_POR_PXPOR14_MASK 0x00004000
#define HWIO_GPIO37_POR_GPIO37_POR_PXPOR15_SHFT 15
#define HWIO_GPIO37_POR_GPIO37_POR_PXPOR15_MASK 0x00008000


//--------

#define HWIO_GPIO37_POSCR_ADDR  0xF0012514  
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PS0_SHFT 0
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PS0_MASK 0x00000001
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PS1_SHFT 1
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PS1_MASK 0x00000002
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PS2_SHFT 2
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PS2_MASK 0x00000004
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PS3_SHFT 3
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PS3_MASK 0x00000008
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PS4_SHFT 4
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PS4_MASK 0x00000010
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PS5_SHFT 5
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PS5_MASK 0x00000020
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PS6_SHFT 6
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PS6_MASK 0x00000040
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PS7_SHFT 7
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PS7_MASK 0x00000080
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PS8_SHFT 8
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PS8_MASK 0x00000100
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PS9_SHFT 9
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PS9_MASK 0x00000200
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PS10_SHFT 10
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PS10_MASK 0x00000400
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PS11_SHFT 11
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PS11_MASK 0x00000800
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PS12_SHFT 12
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PS12_MASK 0x00001000
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PS13_SHFT 13
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PS13_MASK 0x00002000
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PS14_SHFT 14
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PS14_MASK 0x00004000
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PS15_SHFT 15
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PS15_MASK 0x00008000
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PC0_SHFT 16
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PC0_MASK 0x00010000
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PC1_SHFT 17
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PC1_MASK 0x00020000
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PC2_SHFT 18
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PC2_MASK 0x00040000
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PC3_SHFT 19
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PC3_MASK 0x00080000
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PC4_SHFT 20
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PC4_MASK 0x00100000
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PC5_SHFT 21
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PC5_MASK 0x00200000
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PC6_SHFT 22
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PC6_MASK 0x00400000
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PC7_SHFT 23
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PC7_MASK 0x00800000
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PC8_SHFT 24
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PC8_MASK 0x01000000
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PC9_SHFT 25
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PC9_MASK 0x02000000
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PC10_SHFT 26
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PC10_MASK 0x04000000
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PC11_SHFT 27
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PC11_MASK 0x08000000
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PC12_SHFT 28
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PC12_MASK 0x10000000
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PC13_SHFT 29
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PC13_MASK 0x20000000
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PC14_SHFT 30
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PC14_MASK 0x40000000
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PC15_SHFT 31
#define HWIO_GPIO37_POSCR_GPIO37_POSCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO37_POSR_ADDR  0xF0012518  
#define HWIO_GPIO37_POSR_GPIO37_POSR_PS0_SHFT 0
#define HWIO_GPIO37_POSR_GPIO37_POSR_PS0_MASK 0x00000001
#define HWIO_GPIO37_POSR_GPIO37_POSR_PS1_SHFT 1
#define HWIO_GPIO37_POSR_GPIO37_POSR_PS1_MASK 0x00000002
#define HWIO_GPIO37_POSR_GPIO37_POSR_PS2_SHFT 2
#define HWIO_GPIO37_POSR_GPIO37_POSR_PS2_MASK 0x00000004
#define HWIO_GPIO37_POSR_GPIO37_POSR_PS3_SHFT 3
#define HWIO_GPIO37_POSR_GPIO37_POSR_PS3_MASK 0x00000008
#define HWIO_GPIO37_POSR_GPIO37_POSR_PS4_SHFT 4
#define HWIO_GPIO37_POSR_GPIO37_POSR_PS4_MASK 0x00000010
#define HWIO_GPIO37_POSR_GPIO37_POSR_PS5_SHFT 5
#define HWIO_GPIO37_POSR_GPIO37_POSR_PS5_MASK 0x00000020
#define HWIO_GPIO37_POSR_GPIO37_POSR_PS6_SHFT 6
#define HWIO_GPIO37_POSR_GPIO37_POSR_PS6_MASK 0x00000040
#define HWIO_GPIO37_POSR_GPIO37_POSR_PS7_SHFT 7
#define HWIO_GPIO37_POSR_GPIO37_POSR_PS7_MASK 0x00000080
#define HWIO_GPIO37_POSR_GPIO37_POSR_PS8_SHFT 8
#define HWIO_GPIO37_POSR_GPIO37_POSR_PS8_MASK 0x00000100
#define HWIO_GPIO37_POSR_GPIO37_POSR_PS9_SHFT 9
#define HWIO_GPIO37_POSR_GPIO37_POSR_PS9_MASK 0x00000200
#define HWIO_GPIO37_POSR_GPIO37_POSR_PS10_SHFT 10
#define HWIO_GPIO37_POSR_GPIO37_POSR_PS10_MASK 0x00000400
#define HWIO_GPIO37_POSR_GPIO37_POSR_PS11_SHFT 11
#define HWIO_GPIO37_POSR_GPIO37_POSR_PS11_MASK 0x00000800
#define HWIO_GPIO37_POSR_GPIO37_POSR_PS12_SHFT 12
#define HWIO_GPIO37_POSR_GPIO37_POSR_PS12_MASK 0x00001000
#define HWIO_GPIO37_POSR_GPIO37_POSR_PS13_SHFT 13
#define HWIO_GPIO37_POSR_GPIO37_POSR_PS13_MASK 0x00002000
#define HWIO_GPIO37_POSR_GPIO37_POSR_PS14_SHFT 14
#define HWIO_GPIO37_POSR_GPIO37_POSR_PS14_MASK 0x00004000
#define HWIO_GPIO37_POSR_GPIO37_POSR_PS15_SHFT 15
#define HWIO_GPIO37_POSR_GPIO37_POSR_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO37_POSR0_ADDR  0xF001251C  
#define HWIO_GPIO37_POSR0_GPIO37_POSR0_PS0_SHFT 0
#define HWIO_GPIO37_POSR0_GPIO37_POSR0_PS0_MASK 0x00000001
#define HWIO_GPIO37_POSR0_GPIO37_POSR0_PS1_SHFT 1
#define HWIO_GPIO37_POSR0_GPIO37_POSR0_PS1_MASK 0x00000002
#define HWIO_GPIO37_POSR0_GPIO37_POSR0_PS2_SHFT 2
#define HWIO_GPIO37_POSR0_GPIO37_POSR0_PS2_MASK 0x00000004
#define HWIO_GPIO37_POSR0_GPIO37_POSR0_PS3_SHFT 3
#define HWIO_GPIO37_POSR0_GPIO37_POSR0_PS3_MASK 0x00000008


//--------

#define HWIO_GPIO37_POSR4_ADDR  0xF0012520  
#define HWIO_GPIO37_POSR4_GPIO37_POSR4_PS4_SHFT 4
#define HWIO_GPIO37_POSR4_GPIO37_POSR4_PS4_MASK 0x00000010
#define HWIO_GPIO37_POSR4_GPIO37_POSR4_PS5_SHFT 5
#define HWIO_GPIO37_POSR4_GPIO37_POSR4_PS5_MASK 0x00000020
#define HWIO_GPIO37_POSR4_GPIO37_POSR4_PS6_SHFT 6
#define HWIO_GPIO37_POSR4_GPIO37_POSR4_PS6_MASK 0x00000040
#define HWIO_GPIO37_POSR4_GPIO37_POSR4_PS7_SHFT 7
#define HWIO_GPIO37_POSR4_GPIO37_POSR4_PS7_MASK 0x00000080


//--------

#define HWIO_GPIO37_POSR8_ADDR  0xF0012524  
#define HWIO_GPIO37_POSR8_GPIO37_POSR8_PS8_SHFT 8
#define HWIO_GPIO37_POSR8_GPIO37_POSR8_PS8_MASK 0x00000100
#define HWIO_GPIO37_POSR8_GPIO37_POSR8_PS9_SHFT 9
#define HWIO_GPIO37_POSR8_GPIO37_POSR8_PS9_MASK 0x00000200
#define HWIO_GPIO37_POSR8_GPIO37_POSR8_PS10_SHFT 10
#define HWIO_GPIO37_POSR8_GPIO37_POSR8_PS10_MASK 0x00000400
#define HWIO_GPIO37_POSR8_GPIO37_POSR8_PS11_SHFT 11
#define HWIO_GPIO37_POSR8_GPIO37_POSR8_PS11_MASK 0x00000800


//--------

#define HWIO_GPIO37_POSR12_ADDR  0xF0012528  
#define HWIO_GPIO37_POSR12_GPIO37_POSR12_PS12_SHFT 12
#define HWIO_GPIO37_POSR12_GPIO37_POSR12_PS12_MASK 0x00001000
#define HWIO_GPIO37_POSR12_GPIO37_POSR12_PS13_SHFT 13
#define HWIO_GPIO37_POSR12_GPIO37_POSR12_PS13_MASK 0x00002000
#define HWIO_GPIO37_POSR12_GPIO37_POSR12_PS14_SHFT 14
#define HWIO_GPIO37_POSR12_GPIO37_POSR12_PS14_MASK 0x00004000
#define HWIO_GPIO37_POSR12_GPIO37_POSR12_PS15_SHFT 15
#define HWIO_GPIO37_POSR12_GPIO37_POSR12_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO37_POCR_ADDR  0xF001252C  
#define HWIO_GPIO37_POCR_GPIO37_POCR_PC0_SHFT 16
#define HWIO_GPIO37_POCR_GPIO37_POCR_PC0_MASK 0x00010000
#define HWIO_GPIO37_POCR_GPIO37_POCR_PC1_SHFT 17
#define HWIO_GPIO37_POCR_GPIO37_POCR_PC1_MASK 0x00020000
#define HWIO_GPIO37_POCR_GPIO37_POCR_PC2_SHFT 18
#define HWIO_GPIO37_POCR_GPIO37_POCR_PC2_MASK 0x00040000
#define HWIO_GPIO37_POCR_GPIO37_POCR_PC3_SHFT 19
#define HWIO_GPIO37_POCR_GPIO37_POCR_PC3_MASK 0x00080000
#define HWIO_GPIO37_POCR_GPIO37_POCR_PC4_SHFT 20
#define HWIO_GPIO37_POCR_GPIO37_POCR_PC4_MASK 0x00100000
#define HWIO_GPIO37_POCR_GPIO37_POCR_PC5_SHFT 21
#define HWIO_GPIO37_POCR_GPIO37_POCR_PC5_MASK 0x00200000
#define HWIO_GPIO37_POCR_GPIO37_POCR_PC6_SHFT 22
#define HWIO_GPIO37_POCR_GPIO37_POCR_PC6_MASK 0x00400000
#define HWIO_GPIO37_POCR_GPIO37_POCR_PC7_SHFT 23
#define HWIO_GPIO37_POCR_GPIO37_POCR_PC7_MASK 0x00800000
#define HWIO_GPIO37_POCR_GPIO37_POCR_PC8_SHFT 24
#define HWIO_GPIO37_POCR_GPIO37_POCR_PC8_MASK 0x01000000
#define HWIO_GPIO37_POCR_GPIO37_POCR_PC9_SHFT 25
#define HWIO_GPIO37_POCR_GPIO37_POCR_PC9_MASK 0x02000000
#define HWIO_GPIO37_POCR_GPIO37_POCR_PC10_SHFT 26
#define HWIO_GPIO37_POCR_GPIO37_POCR_PC10_MASK 0x04000000
#define HWIO_GPIO37_POCR_GPIO37_POCR_PC11_SHFT 27
#define HWIO_GPIO37_POCR_GPIO37_POCR_PC11_MASK 0x08000000
#define HWIO_GPIO37_POCR_GPIO37_POCR_PC12_SHFT 28
#define HWIO_GPIO37_POCR_GPIO37_POCR_PC12_MASK 0x10000000
#define HWIO_GPIO37_POCR_GPIO37_POCR_PC13_SHFT 29
#define HWIO_GPIO37_POCR_GPIO37_POCR_PC13_MASK 0x20000000
#define HWIO_GPIO37_POCR_GPIO37_POCR_PC14_SHFT 30
#define HWIO_GPIO37_POCR_GPIO37_POCR_PC14_MASK 0x40000000
#define HWIO_GPIO37_POCR_GPIO37_POCR_PC15_SHFT 31
#define HWIO_GPIO37_POCR_GPIO37_POCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO37_POCR0_ADDR  0xF0012530  
#define HWIO_GPIO37_POCR0_GPIO37_POCR0_PC0_SHFT 16
#define HWIO_GPIO37_POCR0_GPIO37_POCR0_PC0_MASK 0x00010000
#define HWIO_GPIO37_POCR0_GPIO37_POCR0_PC1_SHFT 17
#define HWIO_GPIO37_POCR0_GPIO37_POCR0_PC1_MASK 0x00020000
#define HWIO_GPIO37_POCR0_GPIO37_POCR0_PC2_SHFT 18
#define HWIO_GPIO37_POCR0_GPIO37_POCR0_PC2_MASK 0x00040000
#define HWIO_GPIO37_POCR0_GPIO37_POCR0_PC3_SHFT 19
#define HWIO_GPIO37_POCR0_GPIO37_POCR0_PC3_MASK 0x00080000


//--------

#define HWIO_GPIO37_POCR4_ADDR  0xF0012534  
#define HWIO_GPIO37_POCR4_GPIO37_POCR4_PC4_SHFT 20
#define HWIO_GPIO37_POCR4_GPIO37_POCR4_PC4_MASK 0x00100000
#define HWIO_GPIO37_POCR4_GPIO37_POCR4_PC5_SHFT 21
#define HWIO_GPIO37_POCR4_GPIO37_POCR4_PC5_MASK 0x00200000
#define HWIO_GPIO37_POCR4_GPIO37_POCR4_PC6_SHFT 22
#define HWIO_GPIO37_POCR4_GPIO37_POCR4_PC6_MASK 0x00400000
#define HWIO_GPIO37_POCR4_GPIO37_POCR4_PC7_SHFT 23
#define HWIO_GPIO37_POCR4_GPIO37_POCR4_PC7_MASK 0x00800000


//--------

#define HWIO_GPIO37_POCR8_ADDR  0xF0012538  
#define HWIO_GPIO37_POCR8_GPIO37_POCR8_PC8_SHFT 24
#define HWIO_GPIO37_POCR8_GPIO37_POCR8_PC8_MASK 0x01000000
#define HWIO_GPIO37_POCR8_GPIO37_POCR8_PC9_SHFT 25
#define HWIO_GPIO37_POCR8_GPIO37_POCR8_PC9_MASK 0x02000000
#define HWIO_GPIO37_POCR8_GPIO37_POCR8_PC10_SHFT 26
#define HWIO_GPIO37_POCR8_GPIO37_POCR8_PC10_MASK 0x04000000
#define HWIO_GPIO37_POCR8_GPIO37_POCR8_PC11_SHFT 27
#define HWIO_GPIO37_POCR8_GPIO37_POCR8_PC11_MASK 0x08000000


//--------

#define HWIO_GPIO37_POCR12_ADDR  0xF001253C  
#define HWIO_GPIO37_POCR12_GPIO37_POCR12_PC12_SHFT 28
#define HWIO_GPIO37_POCR12_GPIO37_POCR12_PC12_MASK 0x10000000
#define HWIO_GPIO37_POCR12_GPIO37_POCR12_PC13_SHFT 29
#define HWIO_GPIO37_POCR12_GPIO37_POCR12_PC13_MASK 0x20000000
#define HWIO_GPIO37_POCR12_GPIO37_POCR12_PC14_SHFT 30
#define HWIO_GPIO37_POCR12_GPIO37_POCR12_PC14_MASK 0x40000000
#define HWIO_GPIO37_POCR12_GPIO37_POCR12_PC15_SHFT 31
#define HWIO_GPIO37_POCR12_GPIO37_POCR12_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO37_PUDEN_ADDR  0xF0012540  
#define HWIO_GPIO37_PUDEN_GPIO37_PUDEN_PXPUDEN0_SHFT 0
#define HWIO_GPIO37_PUDEN_GPIO37_PUDEN_PXPUDEN0_MASK 0x00000003
#define HWIO_GPIO37_PUDEN_GPIO37_PUDEN_PXPUDEN1_SHFT 2
#define HWIO_GPIO37_PUDEN_GPIO37_PUDEN_PXPUDEN1_MASK 0x0000000c
#define HWIO_GPIO37_PUDEN_GPIO37_PUDEN_PXPUDEN2_SHFT 4
#define HWIO_GPIO37_PUDEN_GPIO37_PUDEN_PXPUDEN2_MASK 0x00000030
#define HWIO_GPIO37_PUDEN_GPIO37_PUDEN_PXPUDEN3_SHFT 6
#define HWIO_GPIO37_PUDEN_GPIO37_PUDEN_PXPUDEN3_MASK 0x000000c0
#define HWIO_GPIO37_PUDEN_GPIO37_PUDEN_PXPUDEN4_SHFT 8
#define HWIO_GPIO37_PUDEN_GPIO37_PUDEN_PXPUDEN4_MASK 0x00000300
#define HWIO_GPIO37_PUDEN_GPIO37_PUDEN_PXPUDEN5_SHFT 10
#define HWIO_GPIO37_PUDEN_GPIO37_PUDEN_PXPUDEN5_MASK 0x00000c00
#define HWIO_GPIO37_PUDEN_GPIO37_PUDEN_PXPUDEN6_SHFT 12
#define HWIO_GPIO37_PUDEN_GPIO37_PUDEN_PXPUDEN6_MASK 0x00003000
#define HWIO_GPIO37_PUDEN_GPIO37_PUDEN_PXPUDEN7_SHFT 14
#define HWIO_GPIO37_PUDEN_GPIO37_PUDEN_PXPUDEN7_MASK 0x0000c000
#define HWIO_GPIO37_PUDEN_GPIO37_PUDEN_PXPUDEN8_SHFT 16
#define HWIO_GPIO37_PUDEN_GPIO37_PUDEN_PXPUDEN8_MASK 0x00030000
#define HWIO_GPIO37_PUDEN_GPIO37_PUDEN_PXPUDEN9_SHFT 18
#define HWIO_GPIO37_PUDEN_GPIO37_PUDEN_PXPUDEN9_MASK 0x000c0000
#define HWIO_GPIO37_PUDEN_GPIO37_PUDEN_PXPUDEN10_SHFT 20
#define HWIO_GPIO37_PUDEN_GPIO37_PUDEN_PXPUDEN10_MASK 0x00300000
#define HWIO_GPIO37_PUDEN_GPIO37_PUDEN_PXPUDEN11_SHFT 22
#define HWIO_GPIO37_PUDEN_GPIO37_PUDEN_PXPUDEN11_MASK 0x00c00000
#define HWIO_GPIO37_PUDEN_GPIO37_PUDEN_PXPUDEN12_SHFT 24
#define HWIO_GPIO37_PUDEN_GPIO37_PUDEN_PXPUDEN12_MASK 0x03000000
#define HWIO_GPIO37_PUDEN_GPIO37_PUDEN_PXPUDEN13_SHFT 26
#define HWIO_GPIO37_PUDEN_GPIO37_PUDEN_PXPUDEN13_MASK 0x0c000000
#define HWIO_GPIO37_PUDEN_GPIO37_PUDEN_PXPUDEN14_SHFT 28
#define HWIO_GPIO37_PUDEN_GPIO37_PUDEN_PXPUDEN14_MASK 0x30000000
#define HWIO_GPIO37_PUDEN_GPIO37_PUDEN_PXPUDEN15_SHFT 30
#define HWIO_GPIO37_PUDEN_GPIO37_PUDEN_PXPUDEN15_MASK 0xc0000000


//--------

#define HWIO_GPIO37_PODR_ADDR  0xF0012544  
#define HWIO_GPIO37_PODR_GPIO37_PODR_PXPODR0_SHFT 0
#define HWIO_GPIO37_PODR_GPIO37_PODR_PXPODR0_MASK 0x00000003
#define HWIO_GPIO37_PODR_GPIO37_PODR_PXPODR1_SHFT 2
#define HWIO_GPIO37_PODR_GPIO37_PODR_PXPODR1_MASK 0x0000000c
#define HWIO_GPIO37_PODR_GPIO37_PODR_PXPODR2_SHFT 4
#define HWIO_GPIO37_PODR_GPIO37_PODR_PXPODR2_MASK 0x00000030
#define HWIO_GPIO37_PODR_GPIO37_PODR_PXPODR3_SHFT 6
#define HWIO_GPIO37_PODR_GPIO37_PODR_PXPODR3_MASK 0x000000c0
#define HWIO_GPIO37_PODR_GPIO37_PODR_PXPODR4_SHFT 8
#define HWIO_GPIO37_PODR_GPIO37_PODR_PXPODR4_MASK 0x00000300
#define HWIO_GPIO37_PODR_GPIO37_PODR_PXPODR5_SHFT 10
#define HWIO_GPIO37_PODR_GPIO37_PODR_PXPODR5_MASK 0x00000c00
#define HWIO_GPIO37_PODR_GPIO37_PODR_PXPODR6_SHFT 12
#define HWIO_GPIO37_PODR_GPIO37_PODR_PXPODR6_MASK 0x00003000
#define HWIO_GPIO37_PODR_GPIO37_PODR_PXPODR7_SHFT 14
#define HWIO_GPIO37_PODR_GPIO37_PODR_PXPODR7_MASK 0x0000c000
#define HWIO_GPIO37_PODR_GPIO37_PODR_PXPODR8_SHFT 16
#define HWIO_GPIO37_PODR_GPIO37_PODR_PXPODR8_MASK 0x00030000
#define HWIO_GPIO37_PODR_GPIO37_PODR_PXPODR9_SHFT 18
#define HWIO_GPIO37_PODR_GPIO37_PODR_PXPODR9_MASK 0x000c0000
#define HWIO_GPIO37_PODR_GPIO37_PODR_PXPODR10_SHFT 20
#define HWIO_GPIO37_PODR_GPIO37_PODR_PXPODR10_MASK 0x00300000
#define HWIO_GPIO37_PODR_GPIO37_PODR_PXPODR11_SHFT 22
#define HWIO_GPIO37_PODR_GPIO37_PODR_PXPODR11_MASK 0x00c00000
#define HWIO_GPIO37_PODR_GPIO37_PODR_PXPODR12_SHFT 24
#define HWIO_GPIO37_PODR_GPIO37_PODR_PXPODR12_MASK 0x03000000
#define HWIO_GPIO37_PODR_GPIO37_PODR_PXPODR13_SHFT 26
#define HWIO_GPIO37_PODR_GPIO37_PODR_PXPODR13_MASK 0x0c000000
#define HWIO_GPIO37_PODR_GPIO37_PODR_PXPODR14_SHFT 28
#define HWIO_GPIO37_PODR_GPIO37_PODR_PXPODR14_MASK 0x30000000
#define HWIO_GPIO37_PODR_GPIO37_PODR_PXPODR15_SHFT 30
#define HWIO_GPIO37_PODR_GPIO37_PODR_PXPODR15_MASK 0xc0000000


//--------

#define HWIO_GPIO37_PMOD_ADDR  0xF0012548  
#define HWIO_GPIO37_PMOD_GPIO37_PMOD_PXMOD0_SHFT 0
#define HWIO_GPIO37_PMOD_GPIO37_PMOD_PXMOD0_MASK 0x00000003
#define HWIO_GPIO37_PMOD_GPIO37_PMOD_PXMOD1_SHFT 2
#define HWIO_GPIO37_PMOD_GPIO37_PMOD_PXMOD1_MASK 0x0000000c
#define HWIO_GPIO37_PMOD_GPIO37_PMOD_PXMOD2_SHFT 4
#define HWIO_GPIO37_PMOD_GPIO37_PMOD_PXMOD2_MASK 0x00000030
#define HWIO_GPIO37_PMOD_GPIO37_PMOD_PXMOD3_SHFT 6
#define HWIO_GPIO37_PMOD_GPIO37_PMOD_PXMOD3_MASK 0x000000c0
#define HWIO_GPIO37_PMOD_GPIO37_PMOD_PXMOD4_SHFT 8
#define HWIO_GPIO37_PMOD_GPIO37_PMOD_PXMOD4_MASK 0x00000300
#define HWIO_GPIO37_PMOD_GPIO37_PMOD_PXMOD5_SHFT 10
#define HWIO_GPIO37_PMOD_GPIO37_PMOD_PXMOD5_MASK 0x00000c00
#define HWIO_GPIO37_PMOD_GPIO37_PMOD_PXMOD6_SHFT 12
#define HWIO_GPIO37_PMOD_GPIO37_PMOD_PXMOD6_MASK 0x00003000
#define HWIO_GPIO37_PMOD_GPIO37_PMOD_PXMOD7_SHFT 14
#define HWIO_GPIO37_PMOD_GPIO37_PMOD_PXMOD7_MASK 0x0000c000
#define HWIO_GPIO37_PMOD_GPIO37_PMOD_PXMOD8_SHFT 16
#define HWIO_GPIO37_PMOD_GPIO37_PMOD_PXMOD8_MASK 0x00030000
#define HWIO_GPIO37_PMOD_GPIO37_PMOD_PXMOD9_SHFT 18
#define HWIO_GPIO37_PMOD_GPIO37_PMOD_PXMOD9_MASK 0x000c0000
#define HWIO_GPIO37_PMOD_GPIO37_PMOD_PXMOD10_SHFT 20
#define HWIO_GPIO37_PMOD_GPIO37_PMOD_PXMOD10_MASK 0x00300000
#define HWIO_GPIO37_PMOD_GPIO37_PMOD_PXMOD11_SHFT 22
#define HWIO_GPIO37_PMOD_GPIO37_PMOD_PXMOD11_MASK 0x00c00000
#define HWIO_GPIO37_PMOD_GPIO37_PMOD_PXMOD12_SHFT 24
#define HWIO_GPIO37_PMOD_GPIO37_PMOD_PXMOD12_MASK 0x03000000
#define HWIO_GPIO37_PMOD_GPIO37_PMOD_PXMOD13_SHFT 26
#define HWIO_GPIO37_PMOD_GPIO37_PMOD_PXMOD13_MASK 0x0c000000
#define HWIO_GPIO37_PMOD_GPIO37_PMOD_PXMOD14_SHFT 28
#define HWIO_GPIO37_PMOD_GPIO37_PMOD_PXMOD14_MASK 0x30000000
#define HWIO_GPIO37_PMOD_GPIO37_PMOD_PXMOD15_SHFT 30
#define HWIO_GPIO37_PMOD_GPIO37_PMOD_PXMOD15_MASK 0xc0000000


//--------

#define HWIO_GPIO37_PEROUT0_ADDR  0xF001254C  
#define HWIO_GPIO37_PEROUT0_GPIO37_PEROUT0_OUTSEL0_SHFT 0
#define HWIO_GPIO37_PEROUT0_GPIO37_PEROUT0_OUTSEL0_MASK 0x0000000f
#define HWIO_GPIO37_PEROUT0_GPIO37_PEROUT0_OUTSEL1_SHFT 4
#define HWIO_GPIO37_PEROUT0_GPIO37_PEROUT0_OUTSEL1_MASK 0x000000f0
#define HWIO_GPIO37_PEROUT0_GPIO37_PEROUT0_OUTSEL2_SHFT 8
#define HWIO_GPIO37_PEROUT0_GPIO37_PEROUT0_OUTSEL2_MASK 0x00000f00
#define HWIO_GPIO37_PEROUT0_GPIO37_PEROUT0_OUTSEL3_SHFT 12
#define HWIO_GPIO37_PEROUT0_GPIO37_PEROUT0_OUTSEL3_MASK 0x0000f000
#define HWIO_GPIO37_PEROUT0_GPIO37_PEROUT0_OUTSEL4_SHFT 16
#define HWIO_GPIO37_PEROUT0_GPIO37_PEROUT0_OUTSEL4_MASK 0x000f0000
#define HWIO_GPIO37_PEROUT0_GPIO37_PEROUT0_OUTSEL5_SHFT 20
#define HWIO_GPIO37_PEROUT0_GPIO37_PEROUT0_OUTSEL5_MASK 0x00f00000
#define HWIO_GPIO37_PEROUT0_GPIO37_PEROUT0_OUTSEL6_SHFT 24
#define HWIO_GPIO37_PEROUT0_GPIO37_PEROUT0_OUTSEL6_MASK 0x0f000000
#define HWIO_GPIO37_PEROUT0_GPIO37_PEROUT0_OUTSEL7_SHFT 28
#define HWIO_GPIO37_PEROUT0_GPIO37_PEROUT0_OUTSEL7_MASK 0xf0000000


//--------

#define HWIO_GPIO37_PEROUT1_ADDR  0xF0012550  
#define HWIO_GPIO37_PEROUT1_GPIO37_PEROUT1_OUTSEL8_SHFT 0
#define HWIO_GPIO37_PEROUT1_GPIO37_PEROUT1_OUTSEL8_MASK 0x0000000f
#define HWIO_GPIO37_PEROUT1_GPIO37_PEROUT1_OUTSEL9_SHFT 4
#define HWIO_GPIO37_PEROUT1_GPIO37_PEROUT1_OUTSEL9_MASK 0x000000f0
#define HWIO_GPIO37_PEROUT1_GPIO37_PEROUT1_OUTSEL10_SHFT 8
#define HWIO_GPIO37_PEROUT1_GPIO37_PEROUT1_OUTSEL10_MASK 0x00000f00
#define HWIO_GPIO37_PEROUT1_GPIO37_PEROUT1_OUTSEL11_SHFT 12
#define HWIO_GPIO37_PEROUT1_GPIO37_PEROUT1_OUTSEL11_MASK 0x0000f000
#define HWIO_GPIO37_PEROUT1_GPIO37_PEROUT1_OUTSEL12_SHFT 16
#define HWIO_GPIO37_PEROUT1_GPIO37_PEROUT1_OUTSEL12_MASK 0x000f0000
#define HWIO_GPIO37_PEROUT1_GPIO37_PEROUT1_OUTSEL13_SHFT 20
#define HWIO_GPIO37_PEROUT1_GPIO37_PEROUT1_OUTSEL13_MASK 0x00f00000
#define HWIO_GPIO37_PEROUT1_GPIO37_PEROUT1_OUTSEL14_SHFT 24
#define HWIO_GPIO37_PEROUT1_GPIO37_PEROUT1_OUTSEL14_MASK 0x0f000000
#define HWIO_GPIO37_PEROUT1_GPIO37_PEROUT1_OUTSEL15_SHFT 28
#define HWIO_GPIO37_PEROUT1_GPIO37_PEROUT1_OUTSEL15_MASK 0xf0000000


//--------

#define HWIO_GPIO37_PDR0_ADDR  0xF0012554  
#define HWIO_GPIO37_PDR0_GPIO37_PDR0_PXPD0_SHFT 0
#define HWIO_GPIO37_PDR0_GPIO37_PDR0_PXPD0_MASK 0x00000003
#define HWIO_GPIO37_PDR0_GPIO37_PDR0_PXPD1_SHFT 4
#define HWIO_GPIO37_PDR0_GPIO37_PDR0_PXPD1_MASK 0x00000030
#define HWIO_GPIO37_PDR0_GPIO37_PDR0_PXPD2_SHFT 8
#define HWIO_GPIO37_PDR0_GPIO37_PDR0_PXPD2_MASK 0x00000300
#define HWIO_GPIO37_PDR0_GPIO37_PDR0_PXPD3_SHFT 12
#define HWIO_GPIO37_PDR0_GPIO37_PDR0_PXPD3_MASK 0x00003000
#define HWIO_GPIO37_PDR0_GPIO37_PDR0_PXPD4_SHFT 16
#define HWIO_GPIO37_PDR0_GPIO37_PDR0_PXPD4_MASK 0x00030000
#define HWIO_GPIO37_PDR0_GPIO37_PDR0_PXPD5_SHFT 20
#define HWIO_GPIO37_PDR0_GPIO37_PDR0_PXPD5_MASK 0x00300000
#define HWIO_GPIO37_PDR0_GPIO37_PDR0_PXPD6_SHFT 24
#define HWIO_GPIO37_PDR0_GPIO37_PDR0_PXPD6_MASK 0x03000000
#define HWIO_GPIO37_PDR0_GPIO37_PDR0_PXPD7_SHFT 28
#define HWIO_GPIO37_PDR0_GPIO37_PDR0_PXPD7_MASK 0x30000000


//--------

#define HWIO_GPIO37_PDR1_ADDR  0xF0012558  
#define HWIO_GPIO37_PDR1_GPIO37_PDR1_PXPD8_SHFT 0
#define HWIO_GPIO37_PDR1_GPIO37_PDR1_PXPD8_MASK 0x00000003
#define HWIO_GPIO37_PDR1_GPIO37_PDR1_PXPD9_SHFT 4
#define HWIO_GPIO37_PDR1_GPIO37_PDR1_PXPD9_MASK 0x00000030
#define HWIO_GPIO37_PDR1_GPIO37_PDR1_PXPD10_SHFT 8
#define HWIO_GPIO37_PDR1_GPIO37_PDR1_PXPD10_MASK 0x00000300
#define HWIO_GPIO37_PDR1_GPIO37_PDR1_PXPD11_SHFT 12
#define HWIO_GPIO37_PDR1_GPIO37_PDR1_PXPD11_MASK 0x00003000
#define HWIO_GPIO37_PDR1_GPIO37_PDR1_PXPD12_SHFT 16
#define HWIO_GPIO37_PDR1_GPIO37_PDR1_PXPD12_MASK 0x00030000
#define HWIO_GPIO37_PDR1_GPIO37_PDR1_PXPD13_SHFT 20
#define HWIO_GPIO37_PDR1_GPIO37_PDR1_PXPD13_MASK 0x00300000
#define HWIO_GPIO37_PDR1_GPIO37_PDR1_PXPD14_SHFT 24
#define HWIO_GPIO37_PDR1_GPIO37_PDR1_PXPD14_MASK 0x03000000
#define HWIO_GPIO37_PDR1_GPIO37_PDR1_PXPD15_SHFT 28
#define HWIO_GPIO37_PDR1_GPIO37_PDR1_PXPD15_MASK 0x30000000


//--------

#define HWIO_GPIO37_SDE_ADDR  0xF001255C  
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEN0_SHFT 0
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEN0_MASK 0x00000001
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEN1_SHFT 1
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEN1_MASK 0x00000002
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEN2_SHFT 2
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEN2_MASK 0x00000004
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEN3_SHFT 3
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEN3_MASK 0x00000008
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEN4_SHFT 4
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEN4_MASK 0x00000010
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEN5_SHFT 5
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEN5_MASK 0x00000020
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEN6_SHFT 6
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEN6_MASK 0x00000040
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEN7_SHFT 7
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEN7_MASK 0x00000080
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEN8_SHFT 8
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEN8_MASK 0x00000100
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEN9_SHFT 9
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEN9_MASK 0x00000200
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEN10_SHFT 10
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEN10_MASK 0x00000400
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEN11_SHFT 11
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEN11_MASK 0x00000800
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEN12_SHFT 12
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEN12_MASK 0x00001000
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEN13_SHFT 13
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEN13_MASK 0x00002000
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEN14_SHFT 14
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEN14_MASK 0x00004000
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEN15_SHFT 15
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEN15_MASK 0x00008000
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEF0_SHFT 16
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEF0_MASK 0x00010000
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEF1_SHFT 17
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEF1_MASK 0x00020000
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEF2_SHFT 18
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEF2_MASK 0x00040000
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEF3_SHFT 19
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEF3_MASK 0x00080000
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEF4_SHFT 20
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEF4_MASK 0x00100000
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEF5_SHFT 21
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEF5_MASK 0x00200000
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEF6_SHFT 22
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEF6_MASK 0x00400000
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEF7_SHFT 23
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEF7_MASK 0x00800000
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEF8_SHFT 24
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEF8_MASK 0x01000000
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEF9_SHFT 25
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEF9_MASK 0x02000000
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEF10_SHFT 26
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEF10_MASK 0x04000000
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEF11_SHFT 27
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEF11_MASK 0x08000000
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEF12_SHFT 28
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEF12_MASK 0x10000000
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEF13_SHFT 29
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEF13_MASK 0x20000000
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEF14_SHFT 30
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEF14_MASK 0x40000000
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEF15_SHFT 31
#define HWIO_GPIO37_SDE_GPIO37_SDE_SDEF15_MASK 0x80000000


//--------

#define HWIO_GPIO37_SDCTL_ADDR  0xF0012560  
#define HWIO_GPIO37_SDCTL_GPIO37_SDCTL_SWTRIG_SHFT 0
#define HWIO_GPIO37_SDCTL_GPIO37_SDCTL_SWTRIG_MASK 0x00000001
#define HWIO_GPIO37_SDCTL_GPIO37_SDCTL_LINKEN_SHFT 1
#define HWIO_GPIO37_SDCTL_GPIO37_SDCTL_LINKEN_MASK 0x00000002
#define HWIO_GPIO37_SDCTL_GPIO37_SDCTL_PSDEF_SHFT 2
#define HWIO_GPIO37_SDCTL_GPIO37_SDCTL_PSDEF_MASK 0x00000004


//--------

#define HWIO_GPIO37_ESR_ADDR  0xF0012564  
#define HWIO_GPIO37_ESR_GPIO37_ESR_EN0_SHFT 0
#define HWIO_GPIO37_ESR_GPIO37_ESR_EN0_MASK 0x00000001
#define HWIO_GPIO37_ESR_GPIO37_ESR_EN1_SHFT 1
#define HWIO_GPIO37_ESR_GPIO37_ESR_EN1_MASK 0x00000002
#define HWIO_GPIO37_ESR_GPIO37_ESR_EN2_SHFT 2
#define HWIO_GPIO37_ESR_GPIO37_ESR_EN2_MASK 0x00000004
#define HWIO_GPIO37_ESR_GPIO37_ESR_EN3_SHFT 3
#define HWIO_GPIO37_ESR_GPIO37_ESR_EN3_MASK 0x00000008
#define HWIO_GPIO37_ESR_GPIO37_ESR_EN4_SHFT 4
#define HWIO_GPIO37_ESR_GPIO37_ESR_EN4_MASK 0x00000010
#define HWIO_GPIO37_ESR_GPIO37_ESR_EN5_SHFT 5
#define HWIO_GPIO37_ESR_GPIO37_ESR_EN5_MASK 0x00000020
#define HWIO_GPIO37_ESR_GPIO37_ESR_EN6_SHFT 6
#define HWIO_GPIO37_ESR_GPIO37_ESR_EN6_MASK 0x00000040
#define HWIO_GPIO37_ESR_GPIO37_ESR_EN7_SHFT 7
#define HWIO_GPIO37_ESR_GPIO37_ESR_EN7_MASK 0x00000080
#define HWIO_GPIO37_ESR_GPIO37_ESR_EN8_SHFT 8
#define HWIO_GPIO37_ESR_GPIO37_ESR_EN8_MASK 0x00000100
#define HWIO_GPIO37_ESR_GPIO37_ESR_EN9_SHFT 9
#define HWIO_GPIO37_ESR_GPIO37_ESR_EN9_MASK 0x00000200
#define HWIO_GPIO37_ESR_GPIO37_ESR_EN10_SHFT 10
#define HWIO_GPIO37_ESR_GPIO37_ESR_EN10_MASK 0x00000400
#define HWIO_GPIO37_ESR_GPIO37_ESR_EN11_SHFT 11
#define HWIO_GPIO37_ESR_GPIO37_ESR_EN11_MASK 0x00000800
#define HWIO_GPIO37_ESR_GPIO37_ESR_EN12_SHFT 12
#define HWIO_GPIO37_ESR_GPIO37_ESR_EN12_MASK 0x00001000
#define HWIO_GPIO37_ESR_GPIO37_ESR_EN13_SHFT 13
#define HWIO_GPIO37_ESR_GPIO37_ESR_EN13_MASK 0x00002000
#define HWIO_GPIO37_ESR_GPIO37_ESR_EN14_SHFT 14
#define HWIO_GPIO37_ESR_GPIO37_ESR_EN14_MASK 0x00004000
#define HWIO_GPIO37_ESR_GPIO37_ESR_EN15_SHFT 15
#define HWIO_GPIO37_ESR_GPIO37_ESR_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO37_LOCK_ADDR  0xF0012568  
#define HWIO_GPIO37_LOCK_GPIO37_LOCK_P0LCK_SHFT 0
#define HWIO_GPIO37_LOCK_GPIO37_LOCK_P0LCK_MASK 0x00000001
#define HWIO_GPIO37_LOCK_GPIO37_LOCK_P1LCK_SHFT 1
#define HWIO_GPIO37_LOCK_GPIO37_LOCK_P1LCK_MASK 0x00000002
#define HWIO_GPIO37_LOCK_GPIO37_LOCK_P2LCK_SHFT 2
#define HWIO_GPIO37_LOCK_GPIO37_LOCK_P2LCK_MASK 0x00000004
#define HWIO_GPIO37_LOCK_GPIO37_LOCK_P3LCK_SHFT 3
#define HWIO_GPIO37_LOCK_GPIO37_LOCK_P3LCK_MASK 0x00000008
#define HWIO_GPIO37_LOCK_GPIO37_LOCK_P4LCK_SHFT 4
#define HWIO_GPIO37_LOCK_GPIO37_LOCK_P4LCK_MASK 0x00000010
#define HWIO_GPIO37_LOCK_GPIO37_LOCK_P5LCK_SHFT 5
#define HWIO_GPIO37_LOCK_GPIO37_LOCK_P5LCK_MASK 0x00000020
#define HWIO_GPIO37_LOCK_GPIO37_LOCK_P6LCK_SHFT 6
#define HWIO_GPIO37_LOCK_GPIO37_LOCK_P6LCK_MASK 0x00000040
#define HWIO_GPIO37_LOCK_GPIO37_LOCK_P7LCK_SHFT 7
#define HWIO_GPIO37_LOCK_GPIO37_LOCK_P7LCK_MASK 0x00000080
#define HWIO_GPIO37_LOCK_GPIO37_LOCK_P8LCK_SHFT 8
#define HWIO_GPIO37_LOCK_GPIO37_LOCK_P8LCK_MASK 0x00000100
#define HWIO_GPIO37_LOCK_GPIO37_LOCK_P9LCK_SHFT 9
#define HWIO_GPIO37_LOCK_GPIO37_LOCK_P9LCK_MASK 0x00000200
#define HWIO_GPIO37_LOCK_GPIO37_LOCK_P10LCK_SHFT 10
#define HWIO_GPIO37_LOCK_GPIO37_LOCK_P10LCK_MASK 0x00000400
#define HWIO_GPIO37_LOCK_GPIO37_LOCK_P11LCK_SHFT 11
#define HWIO_GPIO37_LOCK_GPIO37_LOCK_P11LCK_MASK 0x00000800
#define HWIO_GPIO37_LOCK_GPIO37_LOCK_P12LCK_SHFT 12
#define HWIO_GPIO37_LOCK_GPIO37_LOCK_P12LCK_MASK 0x00001000
#define HWIO_GPIO37_LOCK_GPIO37_LOCK_P13LCK_SHFT 13
#define HWIO_GPIO37_LOCK_GPIO37_LOCK_P13LCK_MASK 0x00002000
#define HWIO_GPIO37_LOCK_GPIO37_LOCK_P14LCK_SHFT 14
#define HWIO_GPIO37_LOCK_GPIO37_LOCK_P14LCK_MASK 0x00004000
#define HWIO_GPIO37_LOCK_GPIO37_LOCK_P15LCK_SHFT 15
#define HWIO_GPIO37_LOCK_GPIO37_LOCK_P15LCK_MASK 0x00008000
#define HWIO_GPIO37_LOCK_GPIO37_LOCK_PXLCKKEY_SHFT 16
#define HWIO_GPIO37_LOCK_GPIO37_LOCK_PXLCKKEY_MASK 0xffff0000


//--------

#define HWIO_GPIO37_SDETRMOD_ADDR  0xF001256C  
#define HWIO_GPIO37_SDETRMOD_GPIO37_SDETRMOD_TGSEL0_SHFT 0
#define HWIO_GPIO37_SDETRMOD_GPIO37_SDETRMOD_TGSEL0_MASK 0x00000001
#define HWIO_GPIO37_SDETRMOD_GPIO37_SDETRMOD_TGSEL1_SHFT 1
#define HWIO_GPIO37_SDETRMOD_GPIO37_SDETRMOD_TGSEL1_MASK 0x00000002
#define HWIO_GPIO37_SDETRMOD_GPIO37_SDETRMOD_TGSEL2_SHFT 2
#define HWIO_GPIO37_SDETRMOD_GPIO37_SDETRMOD_TGSEL2_MASK 0x00000004
#define HWIO_GPIO37_SDETRMOD_GPIO37_SDETRMOD_TGSEL3_SHFT 3
#define HWIO_GPIO37_SDETRMOD_GPIO37_SDETRMOD_TGSEL3_MASK 0x00000008
#define HWIO_GPIO37_SDETRMOD_GPIO37_SDETRMOD_TGSEL4_SHFT 4
#define HWIO_GPIO37_SDETRMOD_GPIO37_SDETRMOD_TGSEL4_MASK 0x00000010
#define HWIO_GPIO37_SDETRMOD_GPIO37_SDETRMOD_TGSEL5_SHFT 5
#define HWIO_GPIO37_SDETRMOD_GPIO37_SDETRMOD_TGSEL5_MASK 0x00000020
#define HWIO_GPIO37_SDETRMOD_GPIO37_SDETRMOD_TGSEL6_SHFT 6
#define HWIO_GPIO37_SDETRMOD_GPIO37_SDETRMOD_TGSEL6_MASK 0x00000040
#define HWIO_GPIO37_SDETRMOD_GPIO37_SDETRMOD_TGSEL7_SHFT 7
#define HWIO_GPIO37_SDETRMOD_GPIO37_SDETRMOD_TGSEL7_MASK 0x00000080
#define HWIO_GPIO37_SDETRMOD_GPIO37_SDETRMOD_TGSEL8_SHFT 8
#define HWIO_GPIO37_SDETRMOD_GPIO37_SDETRMOD_TGSEL8_MASK 0x00000100
#define HWIO_GPIO37_SDETRMOD_GPIO37_SDETRMOD_TGSEL9_SHFT 9
#define HWIO_GPIO37_SDETRMOD_GPIO37_SDETRMOD_TGSEL9_MASK 0x00000200
#define HWIO_GPIO37_SDETRMOD_GPIO37_SDETRMOD_TGSEL10_SHFT 10
#define HWIO_GPIO37_SDETRMOD_GPIO37_SDETRMOD_TGSEL10_MASK 0x00000400
#define HWIO_GPIO37_SDETRMOD_GPIO37_SDETRMOD_TGSEL11_SHFT 11
#define HWIO_GPIO37_SDETRMOD_GPIO37_SDETRMOD_TGSEL11_MASK 0x00000800
#define HWIO_GPIO37_SDETRMOD_GPIO37_SDETRMOD_TGSEL12_SHFT 12
#define HWIO_GPIO37_SDETRMOD_GPIO37_SDETRMOD_TGSEL12_MASK 0x00001000
#define HWIO_GPIO37_SDETRMOD_GPIO37_SDETRMOD_TGSEL13_SHFT 13
#define HWIO_GPIO37_SDETRMOD_GPIO37_SDETRMOD_TGSEL13_MASK 0x00002000
#define HWIO_GPIO37_SDETRMOD_GPIO37_SDETRMOD_TGSEL14_SHFT 14
#define HWIO_GPIO37_SDETRMOD_GPIO37_SDETRMOD_TGSEL14_MASK 0x00004000
#define HWIO_GPIO37_SDETRMOD_GPIO37_SDETRMOD_TGSEL15_SHFT 15
#define HWIO_GPIO37_SDETRMOD_GPIO37_SDETRMOD_TGSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO37_PCSR_ADDR  0xF0012570  
#define HWIO_GPIO37_PCSR_GPIO37_PCSR_SEL0_SHFT 0
#define HWIO_GPIO37_PCSR_GPIO37_PCSR_SEL0_MASK 0x00000001
#define HWIO_GPIO37_PCSR_GPIO37_PCSR_SEL1_SHFT 1
#define HWIO_GPIO37_PCSR_GPIO37_PCSR_SEL1_MASK 0x00000002
#define HWIO_GPIO37_PCSR_GPIO37_PCSR_SEL2_SHFT 2
#define HWIO_GPIO37_PCSR_GPIO37_PCSR_SEL2_MASK 0x00000004
#define HWIO_GPIO37_PCSR_GPIO37_PCSR_SEL3_SHFT 3
#define HWIO_GPIO37_PCSR_GPIO37_PCSR_SEL3_MASK 0x00000008
#define HWIO_GPIO37_PCSR_GPIO37_PCSR_SEL4_SHFT 4
#define HWIO_GPIO37_PCSR_GPIO37_PCSR_SEL4_MASK 0x00000010
#define HWIO_GPIO37_PCSR_GPIO37_PCSR_SEL5_SHFT 5
#define HWIO_GPIO37_PCSR_GPIO37_PCSR_SEL5_MASK 0x00000020
#define HWIO_GPIO37_PCSR_GPIO37_PCSR_SEL6_SHFT 6
#define HWIO_GPIO37_PCSR_GPIO37_PCSR_SEL6_MASK 0x00000040
#define HWIO_GPIO37_PCSR_GPIO37_PCSR_SEL7_SHFT 7
#define HWIO_GPIO37_PCSR_GPIO37_PCSR_SEL7_MASK 0x00000080
#define HWIO_GPIO37_PCSR_GPIO37_PCSR_SEL8_SHFT 8
#define HWIO_GPIO37_PCSR_GPIO37_PCSR_SEL8_MASK 0x00000100
#define HWIO_GPIO37_PCSR_GPIO37_PCSR_SEL9_SHFT 9
#define HWIO_GPIO37_PCSR_GPIO37_PCSR_SEL9_MASK 0x00000200
#define HWIO_GPIO37_PCSR_GPIO37_PCSR_SEL10_SHFT 10
#define HWIO_GPIO37_PCSR_GPIO37_PCSR_SEL10_MASK 0x00000400
#define HWIO_GPIO37_PCSR_GPIO37_PCSR_SEL11_SHFT 11
#define HWIO_GPIO37_PCSR_GPIO37_PCSR_SEL11_MASK 0x00000800
#define HWIO_GPIO37_PCSR_GPIO37_PCSR_SEL12_SHFT 12
#define HWIO_GPIO37_PCSR_GPIO37_PCSR_SEL12_MASK 0x00001000
#define HWIO_GPIO37_PCSR_GPIO37_PCSR_SEL13_SHFT 13
#define HWIO_GPIO37_PCSR_GPIO37_PCSR_SEL13_MASK 0x00002000
#define HWIO_GPIO37_PCSR_GPIO37_PCSR_SEL14_SHFT 14
#define HWIO_GPIO37_PCSR_GPIO37_PCSR_SEL14_MASK 0x00004000
#define HWIO_GPIO37_PCSR_GPIO37_PCSR_SEL15_SHFT 15
#define HWIO_GPIO37_PCSR_GPIO37_PCSR_SEL15_MASK 0x00008000


//--------

#define HWIO_GPIO37_INEN_ADDR  0xF0012574  
#define HWIO_GPIO37_INEN_GPIO37_INEN_EN0_SHFT 0
#define HWIO_GPIO37_INEN_GPIO37_INEN_EN0_MASK 0x00000001
#define HWIO_GPIO37_INEN_GPIO37_INEN_EN1_SHFT 1
#define HWIO_GPIO37_INEN_GPIO37_INEN_EN1_MASK 0x00000002
#define HWIO_GPIO37_INEN_GPIO37_INEN_EN2_SHFT 2
#define HWIO_GPIO37_INEN_GPIO37_INEN_EN2_MASK 0x00000004
#define HWIO_GPIO37_INEN_GPIO37_INEN_EN3_SHFT 3
#define HWIO_GPIO37_INEN_GPIO37_INEN_EN3_MASK 0x00000008
#define HWIO_GPIO37_INEN_GPIO37_INEN_EN4_SHFT 4
#define HWIO_GPIO37_INEN_GPIO37_INEN_EN4_MASK 0x00000010
#define HWIO_GPIO37_INEN_GPIO37_INEN_EN5_SHFT 5
#define HWIO_GPIO37_INEN_GPIO37_INEN_EN5_MASK 0x00000020
#define HWIO_GPIO37_INEN_GPIO37_INEN_EN6_SHFT 6
#define HWIO_GPIO37_INEN_GPIO37_INEN_EN6_MASK 0x00000040
#define HWIO_GPIO37_INEN_GPIO37_INEN_EN7_SHFT 7
#define HWIO_GPIO37_INEN_GPIO37_INEN_EN7_MASK 0x00000080
#define HWIO_GPIO37_INEN_GPIO37_INEN_EN8_SHFT 8
#define HWIO_GPIO37_INEN_GPIO37_INEN_EN8_MASK 0x00000100
#define HWIO_GPIO37_INEN_GPIO37_INEN_EN9_SHFT 9
#define HWIO_GPIO37_INEN_GPIO37_INEN_EN9_MASK 0x00000200
#define HWIO_GPIO37_INEN_GPIO37_INEN_EN10_SHFT 10
#define HWIO_GPIO37_INEN_GPIO37_INEN_EN10_MASK 0x00000400
#define HWIO_GPIO37_INEN_GPIO37_INEN_EN11_SHFT 11
#define HWIO_GPIO37_INEN_GPIO37_INEN_EN11_MASK 0x00000800
#define HWIO_GPIO37_INEN_GPIO37_INEN_EN12_SHFT 12
#define HWIO_GPIO37_INEN_GPIO37_INEN_EN12_MASK 0x00001000
#define HWIO_GPIO37_INEN_GPIO37_INEN_EN13_SHFT 13
#define HWIO_GPIO37_INEN_GPIO37_INEN_EN13_MASK 0x00002000
#define HWIO_GPIO37_INEN_GPIO37_INEN_EN14_SHFT 14
#define HWIO_GPIO37_INEN_GPIO37_INEN_EN14_MASK 0x00004000
#define HWIO_GPIO37_INEN_GPIO37_INEN_EN15_SHFT 15
#define HWIO_GPIO37_INEN_GPIO37_INEN_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO37_PUDRST_ADDR  0xF0012578  
#define HWIO_GPIO37_PUDRST_GPIO37_PUDRST_PDSEL0_SHFT 0
#define HWIO_GPIO37_PUDRST_GPIO37_PUDRST_PDSEL0_MASK 0x00000001
#define HWIO_GPIO37_PUDRST_GPIO37_PUDRST_PDSEL1_SHFT 1
#define HWIO_GPIO37_PUDRST_GPIO37_PUDRST_PDSEL1_MASK 0x00000002
#define HWIO_GPIO37_PUDRST_GPIO37_PUDRST_PDSEL2_SHFT 2
#define HWIO_GPIO37_PUDRST_GPIO37_PUDRST_PDSEL2_MASK 0x00000004
#define HWIO_GPIO37_PUDRST_GPIO37_PUDRST_PDSEL3_SHFT 3
#define HWIO_GPIO37_PUDRST_GPIO37_PUDRST_PDSEL3_MASK 0x00000008
#define HWIO_GPIO37_PUDRST_GPIO37_PUDRST_PDSEL4_SHFT 4
#define HWIO_GPIO37_PUDRST_GPIO37_PUDRST_PDSEL4_MASK 0x00000010
#define HWIO_GPIO37_PUDRST_GPIO37_PUDRST_PDSEL5_SHFT 5
#define HWIO_GPIO37_PUDRST_GPIO37_PUDRST_PDSEL5_MASK 0x00000020
#define HWIO_GPIO37_PUDRST_GPIO37_PUDRST_PDSEL6_SHFT 6
#define HWIO_GPIO37_PUDRST_GPIO37_PUDRST_PDSEL6_MASK 0x00000040
#define HWIO_GPIO37_PUDRST_GPIO37_PUDRST_PDSEL7_SHFT 7
#define HWIO_GPIO37_PUDRST_GPIO37_PUDRST_PDSEL7_MASK 0x00000080
#define HWIO_GPIO37_PUDRST_GPIO37_PUDRST_PDSEL8_SHFT 8
#define HWIO_GPIO37_PUDRST_GPIO37_PUDRST_PDSEL8_MASK 0x00000100
#define HWIO_GPIO37_PUDRST_GPIO37_PUDRST_PDSEL9_SHFT 9
#define HWIO_GPIO37_PUDRST_GPIO37_PUDRST_PDSEL9_MASK 0x00000200
#define HWIO_GPIO37_PUDRST_GPIO37_PUDRST_PDSEL10_SHFT 10
#define HWIO_GPIO37_PUDRST_GPIO37_PUDRST_PDSEL10_MASK 0x00000400
#define HWIO_GPIO37_PUDRST_GPIO37_PUDRST_PDSEL11_SHFT 11
#define HWIO_GPIO37_PUDRST_GPIO37_PUDRST_PDSEL11_MASK 0x00000800
#define HWIO_GPIO37_PUDRST_GPIO37_PUDRST_PDSEL12_SHFT 12
#define HWIO_GPIO37_PUDRST_GPIO37_PUDRST_PDSEL12_MASK 0x00001000
#define HWIO_GPIO37_PUDRST_GPIO37_PUDRST_PDSEL13_SHFT 13
#define HWIO_GPIO37_PUDRST_GPIO37_PUDRST_PDSEL13_MASK 0x00002000
#define HWIO_GPIO37_PUDRST_GPIO37_PUDRST_PDSEL14_SHFT 14
#define HWIO_GPIO37_PUDRST_GPIO37_PUDRST_PDSEL14_MASK 0x00004000
#define HWIO_GPIO37_PUDRST_GPIO37_PUDRST_PDSEL15_SHFT 15
#define HWIO_GPIO37_PUDRST_GPIO37_PUDRST_PDSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO38_INFO_ADDR  0xF0012600  
#define HWIO_GPIO38_INFO_GPIO38_INFO_MODREV_SHFT 0
#define HWIO_GPIO38_INFO_GPIO38_INFO_MODREV_MASK 0x000000ff
#define HWIO_GPIO38_INFO_GPIO38_INFO_MODTYPE_SHFT 8
#define HWIO_GPIO38_INFO_GPIO38_INFO_MODTYPE_MASK 0x0000ff00
#define HWIO_GPIO38_INFO_GPIO38_INFO_MODNUMBER_SHFT 16
#define HWIO_GPIO38_INFO_GPIO38_INFO_MODNUMBER_MASK 0xffff0000


//--------

#define HWIO_GPIO38_ACES0_ADDR  0xF0012604  
#define HWIO_GPIO38_ACES0_GPIO38_ACES0_EN0_SHFT 0
#define HWIO_GPIO38_ACES0_GPIO38_ACES0_EN0_MASK 0x00000001
#define HWIO_GPIO38_ACES0_GPIO38_ACES0_EN1_SHFT 1
#define HWIO_GPIO38_ACES0_GPIO38_ACES0_EN1_MASK 0x00000002
#define HWIO_GPIO38_ACES0_GPIO38_ACES0_EN2_SHFT 2
#define HWIO_GPIO38_ACES0_GPIO38_ACES0_EN2_MASK 0x00000004
#define HWIO_GPIO38_ACES0_GPIO38_ACES0_EN3_SHFT 3
#define HWIO_GPIO38_ACES0_GPIO38_ACES0_EN3_MASK 0x00000008
#define HWIO_GPIO38_ACES0_GPIO38_ACES0_EN4_SHFT 4
#define HWIO_GPIO38_ACES0_GPIO38_ACES0_EN4_MASK 0x00000010
#define HWIO_GPIO38_ACES0_GPIO38_ACES0_EN5_SHFT 5
#define HWIO_GPIO38_ACES0_GPIO38_ACES0_EN5_MASK 0x00000020
#define HWIO_GPIO38_ACES0_GPIO38_ACES0_EN6_SHFT 6
#define HWIO_GPIO38_ACES0_GPIO38_ACES0_EN6_MASK 0x00000040
#define HWIO_GPIO38_ACES0_GPIO38_ACES0_EN7_SHFT 7
#define HWIO_GPIO38_ACES0_GPIO38_ACES0_EN7_MASK 0x00000080
#define HWIO_GPIO38_ACES0_GPIO38_ACES0_EN8_SHFT 8
#define HWIO_GPIO38_ACES0_GPIO38_ACES0_EN8_MASK 0x00000100
#define HWIO_GPIO38_ACES0_GPIO38_ACES0_EN9_SHFT 9
#define HWIO_GPIO38_ACES0_GPIO38_ACES0_EN9_MASK 0x00000200
#define HWIO_GPIO38_ACES0_GPIO38_ACES0_EN10_SHFT 10
#define HWIO_GPIO38_ACES0_GPIO38_ACES0_EN10_MASK 0x00000400
#define HWIO_GPIO38_ACES0_GPIO38_ACES0_EN11_SHFT 11
#define HWIO_GPIO38_ACES0_GPIO38_ACES0_EN11_MASK 0x00000800
#define HWIO_GPIO38_ACES0_GPIO38_ACES0_EN12_SHFT 12
#define HWIO_GPIO38_ACES0_GPIO38_ACES0_EN12_MASK 0x00001000
#define HWIO_GPIO38_ACES0_GPIO38_ACES0_EN13_SHFT 13
#define HWIO_GPIO38_ACES0_GPIO38_ACES0_EN13_MASK 0x00002000
#define HWIO_GPIO38_ACES0_GPIO38_ACES0_EN14_SHFT 14
#define HWIO_GPIO38_ACES0_GPIO38_ACES0_EN14_MASK 0x00004000
#define HWIO_GPIO38_ACES0_GPIO38_ACES0_EN15_SHFT 15
#define HWIO_GPIO38_ACES0_GPIO38_ACES0_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO38_ACES1_ADDR  0xF0012608  


//--------

#define HWIO_GPIO38_PIR_ADDR  0xF001260C  
#define HWIO_GPIO38_PIR_GPIO38_PIR_PXPIR0_SHFT 0
#define HWIO_GPIO38_PIR_GPIO38_PIR_PXPIR0_MASK 0x00000001
#define HWIO_GPIO38_PIR_GPIO38_PIR_PXPIR1_SHFT 1
#define HWIO_GPIO38_PIR_GPIO38_PIR_PXPIR1_MASK 0x00000002
#define HWIO_GPIO38_PIR_GPIO38_PIR_PXPIR2_SHFT 2
#define HWIO_GPIO38_PIR_GPIO38_PIR_PXPIR2_MASK 0x00000004
#define HWIO_GPIO38_PIR_GPIO38_PIR_PXPIR3_SHFT 3
#define HWIO_GPIO38_PIR_GPIO38_PIR_PXPIR3_MASK 0x00000008
#define HWIO_GPIO38_PIR_GPIO38_PIR_PXPIR4_SHFT 4
#define HWIO_GPIO38_PIR_GPIO38_PIR_PXPIR4_MASK 0x00000010
#define HWIO_GPIO38_PIR_GPIO38_PIR_PXPIR5_SHFT 5
#define HWIO_GPIO38_PIR_GPIO38_PIR_PXPIR5_MASK 0x00000020
#define HWIO_GPIO38_PIR_GPIO38_PIR_PXPIR6_SHFT 6
#define HWIO_GPIO38_PIR_GPIO38_PIR_PXPIR6_MASK 0x00000040
#define HWIO_GPIO38_PIR_GPIO38_PIR_PXPIR7_SHFT 7
#define HWIO_GPIO38_PIR_GPIO38_PIR_PXPIR7_MASK 0x00000080
#define HWIO_GPIO38_PIR_GPIO38_PIR_PXPIR8_SHFT 8
#define HWIO_GPIO38_PIR_GPIO38_PIR_PXPIR8_MASK 0x00000100
#define HWIO_GPIO38_PIR_GPIO38_PIR_PXPIR9_SHFT 9
#define HWIO_GPIO38_PIR_GPIO38_PIR_PXPIR9_MASK 0x00000200
#define HWIO_GPIO38_PIR_GPIO38_PIR_PXPIR10_SHFT 10
#define HWIO_GPIO38_PIR_GPIO38_PIR_PXPIR10_MASK 0x00000400
#define HWIO_GPIO38_PIR_GPIO38_PIR_PXPIR11_SHFT 11
#define HWIO_GPIO38_PIR_GPIO38_PIR_PXPIR11_MASK 0x00000800
#define HWIO_GPIO38_PIR_GPIO38_PIR_PXPIR12_SHFT 12
#define HWIO_GPIO38_PIR_GPIO38_PIR_PXPIR12_MASK 0x00001000
#define HWIO_GPIO38_PIR_GPIO38_PIR_PXPIR13_SHFT 13
#define HWIO_GPIO38_PIR_GPIO38_PIR_PXPIR13_MASK 0x00002000
#define HWIO_GPIO38_PIR_GPIO38_PIR_PXPIR14_SHFT 14
#define HWIO_GPIO38_PIR_GPIO38_PIR_PXPIR14_MASK 0x00004000
#define HWIO_GPIO38_PIR_GPIO38_PIR_PXPIR15_SHFT 15
#define HWIO_GPIO38_PIR_GPIO38_PIR_PXPIR15_MASK 0x00008000


//--------

#define HWIO_GPIO38_POR_ADDR  0xF0012610  
#define HWIO_GPIO38_POR_GPIO38_POR_PXPOR0_SHFT 0
#define HWIO_GPIO38_POR_GPIO38_POR_PXPOR0_MASK 0x00000001
#define HWIO_GPIO38_POR_GPIO38_POR_PXPOR1_SHFT 1
#define HWIO_GPIO38_POR_GPIO38_POR_PXPOR1_MASK 0x00000002
#define HWIO_GPIO38_POR_GPIO38_POR_PXPOR2_SHFT 2
#define HWIO_GPIO38_POR_GPIO38_POR_PXPOR2_MASK 0x00000004
#define HWIO_GPIO38_POR_GPIO38_POR_PXPOR3_SHFT 3
#define HWIO_GPIO38_POR_GPIO38_POR_PXPOR3_MASK 0x00000008
#define HWIO_GPIO38_POR_GPIO38_POR_PXPOR4_SHFT 4
#define HWIO_GPIO38_POR_GPIO38_POR_PXPOR4_MASK 0x00000010
#define HWIO_GPIO38_POR_GPIO38_POR_PXPOR5_SHFT 5
#define HWIO_GPIO38_POR_GPIO38_POR_PXPOR5_MASK 0x00000020
#define HWIO_GPIO38_POR_GPIO38_POR_PXPOR6_SHFT 6
#define HWIO_GPIO38_POR_GPIO38_POR_PXPOR6_MASK 0x00000040
#define HWIO_GPIO38_POR_GPIO38_POR_PXPOR7_SHFT 7
#define HWIO_GPIO38_POR_GPIO38_POR_PXPOR7_MASK 0x00000080
#define HWIO_GPIO38_POR_GPIO38_POR_PXPOR8_SHFT 8
#define HWIO_GPIO38_POR_GPIO38_POR_PXPOR8_MASK 0x00000100
#define HWIO_GPIO38_POR_GPIO38_POR_PXPOR9_SHFT 9
#define HWIO_GPIO38_POR_GPIO38_POR_PXPOR9_MASK 0x00000200
#define HWIO_GPIO38_POR_GPIO38_POR_PXPOR10_SHFT 10
#define HWIO_GPIO38_POR_GPIO38_POR_PXPOR10_MASK 0x00000400
#define HWIO_GPIO38_POR_GPIO38_POR_PXPOR11_SHFT 11
#define HWIO_GPIO38_POR_GPIO38_POR_PXPOR11_MASK 0x00000800
#define HWIO_GPIO38_POR_GPIO38_POR_PXPOR12_SHFT 12
#define HWIO_GPIO38_POR_GPIO38_POR_PXPOR12_MASK 0x00001000
#define HWIO_GPIO38_POR_GPIO38_POR_PXPOR13_SHFT 13
#define HWIO_GPIO38_POR_GPIO38_POR_PXPOR13_MASK 0x00002000
#define HWIO_GPIO38_POR_GPIO38_POR_PXPOR14_SHFT 14
#define HWIO_GPIO38_POR_GPIO38_POR_PXPOR14_MASK 0x00004000
#define HWIO_GPIO38_POR_GPIO38_POR_PXPOR15_SHFT 15
#define HWIO_GPIO38_POR_GPIO38_POR_PXPOR15_MASK 0x00008000


//--------

#define HWIO_GPIO38_POSCR_ADDR  0xF0012614  
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PS0_SHFT 0
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PS0_MASK 0x00000001
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PS1_SHFT 1
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PS1_MASK 0x00000002
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PS2_SHFT 2
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PS2_MASK 0x00000004
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PS3_SHFT 3
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PS3_MASK 0x00000008
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PS4_SHFT 4
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PS4_MASK 0x00000010
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PS5_SHFT 5
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PS5_MASK 0x00000020
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PS6_SHFT 6
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PS6_MASK 0x00000040
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PS7_SHFT 7
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PS7_MASK 0x00000080
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PS8_SHFT 8
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PS8_MASK 0x00000100
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PS9_SHFT 9
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PS9_MASK 0x00000200
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PS10_SHFT 10
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PS10_MASK 0x00000400
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PS11_SHFT 11
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PS11_MASK 0x00000800
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PS12_SHFT 12
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PS12_MASK 0x00001000
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PS13_SHFT 13
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PS13_MASK 0x00002000
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PS14_SHFT 14
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PS14_MASK 0x00004000
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PS15_SHFT 15
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PS15_MASK 0x00008000
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PC0_SHFT 16
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PC0_MASK 0x00010000
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PC1_SHFT 17
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PC1_MASK 0x00020000
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PC2_SHFT 18
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PC2_MASK 0x00040000
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PC3_SHFT 19
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PC3_MASK 0x00080000
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PC4_SHFT 20
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PC4_MASK 0x00100000
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PC5_SHFT 21
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PC5_MASK 0x00200000
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PC6_SHFT 22
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PC6_MASK 0x00400000
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PC7_SHFT 23
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PC7_MASK 0x00800000
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PC8_SHFT 24
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PC8_MASK 0x01000000
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PC9_SHFT 25
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PC9_MASK 0x02000000
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PC10_SHFT 26
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PC10_MASK 0x04000000
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PC11_SHFT 27
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PC11_MASK 0x08000000
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PC12_SHFT 28
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PC12_MASK 0x10000000
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PC13_SHFT 29
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PC13_MASK 0x20000000
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PC14_SHFT 30
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PC14_MASK 0x40000000
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PC15_SHFT 31
#define HWIO_GPIO38_POSCR_GPIO38_POSCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO38_POSR_ADDR  0xF0012618  
#define HWIO_GPIO38_POSR_GPIO38_POSR_PS0_SHFT 0
#define HWIO_GPIO38_POSR_GPIO38_POSR_PS0_MASK 0x00000001
#define HWIO_GPIO38_POSR_GPIO38_POSR_PS1_SHFT 1
#define HWIO_GPIO38_POSR_GPIO38_POSR_PS1_MASK 0x00000002
#define HWIO_GPIO38_POSR_GPIO38_POSR_PS2_SHFT 2
#define HWIO_GPIO38_POSR_GPIO38_POSR_PS2_MASK 0x00000004
#define HWIO_GPIO38_POSR_GPIO38_POSR_PS3_SHFT 3
#define HWIO_GPIO38_POSR_GPIO38_POSR_PS3_MASK 0x00000008
#define HWIO_GPIO38_POSR_GPIO38_POSR_PS4_SHFT 4
#define HWIO_GPIO38_POSR_GPIO38_POSR_PS4_MASK 0x00000010
#define HWIO_GPIO38_POSR_GPIO38_POSR_PS5_SHFT 5
#define HWIO_GPIO38_POSR_GPIO38_POSR_PS5_MASK 0x00000020
#define HWIO_GPIO38_POSR_GPIO38_POSR_PS6_SHFT 6
#define HWIO_GPIO38_POSR_GPIO38_POSR_PS6_MASK 0x00000040
#define HWIO_GPIO38_POSR_GPIO38_POSR_PS7_SHFT 7
#define HWIO_GPIO38_POSR_GPIO38_POSR_PS7_MASK 0x00000080
#define HWIO_GPIO38_POSR_GPIO38_POSR_PS8_SHFT 8
#define HWIO_GPIO38_POSR_GPIO38_POSR_PS8_MASK 0x00000100
#define HWIO_GPIO38_POSR_GPIO38_POSR_PS9_SHFT 9
#define HWIO_GPIO38_POSR_GPIO38_POSR_PS9_MASK 0x00000200
#define HWIO_GPIO38_POSR_GPIO38_POSR_PS10_SHFT 10
#define HWIO_GPIO38_POSR_GPIO38_POSR_PS10_MASK 0x00000400
#define HWIO_GPIO38_POSR_GPIO38_POSR_PS11_SHFT 11
#define HWIO_GPIO38_POSR_GPIO38_POSR_PS11_MASK 0x00000800
#define HWIO_GPIO38_POSR_GPIO38_POSR_PS12_SHFT 12
#define HWIO_GPIO38_POSR_GPIO38_POSR_PS12_MASK 0x00001000
#define HWIO_GPIO38_POSR_GPIO38_POSR_PS13_SHFT 13
#define HWIO_GPIO38_POSR_GPIO38_POSR_PS13_MASK 0x00002000
#define HWIO_GPIO38_POSR_GPIO38_POSR_PS14_SHFT 14
#define HWIO_GPIO38_POSR_GPIO38_POSR_PS14_MASK 0x00004000
#define HWIO_GPIO38_POSR_GPIO38_POSR_PS15_SHFT 15
#define HWIO_GPIO38_POSR_GPIO38_POSR_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO38_POSR0_ADDR  0xF001261C  
#define HWIO_GPIO38_POSR0_GPIO38_POSR0_PS0_SHFT 0
#define HWIO_GPIO38_POSR0_GPIO38_POSR0_PS0_MASK 0x00000001
#define HWIO_GPIO38_POSR0_GPIO38_POSR0_PS1_SHFT 1
#define HWIO_GPIO38_POSR0_GPIO38_POSR0_PS1_MASK 0x00000002
#define HWIO_GPIO38_POSR0_GPIO38_POSR0_PS2_SHFT 2
#define HWIO_GPIO38_POSR0_GPIO38_POSR0_PS2_MASK 0x00000004
#define HWIO_GPIO38_POSR0_GPIO38_POSR0_PS3_SHFT 3
#define HWIO_GPIO38_POSR0_GPIO38_POSR0_PS3_MASK 0x00000008


//--------

#define HWIO_GPIO38_POSR4_ADDR  0xF0012620  
#define HWIO_GPIO38_POSR4_GPIO38_POSR4_PS4_SHFT 4
#define HWIO_GPIO38_POSR4_GPIO38_POSR4_PS4_MASK 0x00000010
#define HWIO_GPIO38_POSR4_GPIO38_POSR4_PS5_SHFT 5
#define HWIO_GPIO38_POSR4_GPIO38_POSR4_PS5_MASK 0x00000020
#define HWIO_GPIO38_POSR4_GPIO38_POSR4_PS6_SHFT 6
#define HWIO_GPIO38_POSR4_GPIO38_POSR4_PS6_MASK 0x00000040
#define HWIO_GPIO38_POSR4_GPIO38_POSR4_PS7_SHFT 7
#define HWIO_GPIO38_POSR4_GPIO38_POSR4_PS7_MASK 0x00000080


//--------

#define HWIO_GPIO38_POSR8_ADDR  0xF0012624  
#define HWIO_GPIO38_POSR8_GPIO38_POSR8_PS8_SHFT 8
#define HWIO_GPIO38_POSR8_GPIO38_POSR8_PS8_MASK 0x00000100
#define HWIO_GPIO38_POSR8_GPIO38_POSR8_PS9_SHFT 9
#define HWIO_GPIO38_POSR8_GPIO38_POSR8_PS9_MASK 0x00000200
#define HWIO_GPIO38_POSR8_GPIO38_POSR8_PS10_SHFT 10
#define HWIO_GPIO38_POSR8_GPIO38_POSR8_PS10_MASK 0x00000400
#define HWIO_GPIO38_POSR8_GPIO38_POSR8_PS11_SHFT 11
#define HWIO_GPIO38_POSR8_GPIO38_POSR8_PS11_MASK 0x00000800


//--------

#define HWIO_GPIO38_POSR12_ADDR  0xF0012628  
#define HWIO_GPIO38_POSR12_GPIO38_POSR12_PS12_SHFT 12
#define HWIO_GPIO38_POSR12_GPIO38_POSR12_PS12_MASK 0x00001000
#define HWIO_GPIO38_POSR12_GPIO38_POSR12_PS13_SHFT 13
#define HWIO_GPIO38_POSR12_GPIO38_POSR12_PS13_MASK 0x00002000
#define HWIO_GPIO38_POSR12_GPIO38_POSR12_PS14_SHFT 14
#define HWIO_GPIO38_POSR12_GPIO38_POSR12_PS14_MASK 0x00004000
#define HWIO_GPIO38_POSR12_GPIO38_POSR12_PS15_SHFT 15
#define HWIO_GPIO38_POSR12_GPIO38_POSR12_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO38_POCR_ADDR  0xF001262C  
#define HWIO_GPIO38_POCR_GPIO38_POCR_PC0_SHFT 16
#define HWIO_GPIO38_POCR_GPIO38_POCR_PC0_MASK 0x00010000
#define HWIO_GPIO38_POCR_GPIO38_POCR_PC1_SHFT 17
#define HWIO_GPIO38_POCR_GPIO38_POCR_PC1_MASK 0x00020000
#define HWIO_GPIO38_POCR_GPIO38_POCR_PC2_SHFT 18
#define HWIO_GPIO38_POCR_GPIO38_POCR_PC2_MASK 0x00040000
#define HWIO_GPIO38_POCR_GPIO38_POCR_PC3_SHFT 19
#define HWIO_GPIO38_POCR_GPIO38_POCR_PC3_MASK 0x00080000
#define HWIO_GPIO38_POCR_GPIO38_POCR_PC4_SHFT 20
#define HWIO_GPIO38_POCR_GPIO38_POCR_PC4_MASK 0x00100000
#define HWIO_GPIO38_POCR_GPIO38_POCR_PC5_SHFT 21
#define HWIO_GPIO38_POCR_GPIO38_POCR_PC5_MASK 0x00200000
#define HWIO_GPIO38_POCR_GPIO38_POCR_PC6_SHFT 22
#define HWIO_GPIO38_POCR_GPIO38_POCR_PC6_MASK 0x00400000
#define HWIO_GPIO38_POCR_GPIO38_POCR_PC7_SHFT 23
#define HWIO_GPIO38_POCR_GPIO38_POCR_PC7_MASK 0x00800000
#define HWIO_GPIO38_POCR_GPIO38_POCR_PC8_SHFT 24
#define HWIO_GPIO38_POCR_GPIO38_POCR_PC8_MASK 0x01000000
#define HWIO_GPIO38_POCR_GPIO38_POCR_PC9_SHFT 25
#define HWIO_GPIO38_POCR_GPIO38_POCR_PC9_MASK 0x02000000
#define HWIO_GPIO38_POCR_GPIO38_POCR_PC10_SHFT 26
#define HWIO_GPIO38_POCR_GPIO38_POCR_PC10_MASK 0x04000000
#define HWIO_GPIO38_POCR_GPIO38_POCR_PC11_SHFT 27
#define HWIO_GPIO38_POCR_GPIO38_POCR_PC11_MASK 0x08000000
#define HWIO_GPIO38_POCR_GPIO38_POCR_PC12_SHFT 28
#define HWIO_GPIO38_POCR_GPIO38_POCR_PC12_MASK 0x10000000
#define HWIO_GPIO38_POCR_GPIO38_POCR_PC13_SHFT 29
#define HWIO_GPIO38_POCR_GPIO38_POCR_PC13_MASK 0x20000000
#define HWIO_GPIO38_POCR_GPIO38_POCR_PC14_SHFT 30
#define HWIO_GPIO38_POCR_GPIO38_POCR_PC14_MASK 0x40000000
#define HWIO_GPIO38_POCR_GPIO38_POCR_PC15_SHFT 31
#define HWIO_GPIO38_POCR_GPIO38_POCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO38_POCR0_ADDR  0xF0012630  
#define HWIO_GPIO38_POCR0_GPIO38_POCR0_PC0_SHFT 16
#define HWIO_GPIO38_POCR0_GPIO38_POCR0_PC0_MASK 0x00010000
#define HWIO_GPIO38_POCR0_GPIO38_POCR0_PC1_SHFT 17
#define HWIO_GPIO38_POCR0_GPIO38_POCR0_PC1_MASK 0x00020000
#define HWIO_GPIO38_POCR0_GPIO38_POCR0_PC2_SHFT 18
#define HWIO_GPIO38_POCR0_GPIO38_POCR0_PC2_MASK 0x00040000
#define HWIO_GPIO38_POCR0_GPIO38_POCR0_PC3_SHFT 19
#define HWIO_GPIO38_POCR0_GPIO38_POCR0_PC3_MASK 0x00080000


//--------

#define HWIO_GPIO38_POCR4_ADDR  0xF0012634  
#define HWIO_GPIO38_POCR4_GPIO38_POCR4_PC4_SHFT 20
#define HWIO_GPIO38_POCR4_GPIO38_POCR4_PC4_MASK 0x00100000
#define HWIO_GPIO38_POCR4_GPIO38_POCR4_PC5_SHFT 21
#define HWIO_GPIO38_POCR4_GPIO38_POCR4_PC5_MASK 0x00200000
#define HWIO_GPIO38_POCR4_GPIO38_POCR4_PC6_SHFT 22
#define HWIO_GPIO38_POCR4_GPIO38_POCR4_PC6_MASK 0x00400000
#define HWIO_GPIO38_POCR4_GPIO38_POCR4_PC7_SHFT 23
#define HWIO_GPIO38_POCR4_GPIO38_POCR4_PC7_MASK 0x00800000


//--------

#define HWIO_GPIO38_POCR8_ADDR  0xF0012638  
#define HWIO_GPIO38_POCR8_GPIO38_POCR8_PC8_SHFT 24
#define HWIO_GPIO38_POCR8_GPIO38_POCR8_PC8_MASK 0x01000000
#define HWIO_GPIO38_POCR8_GPIO38_POCR8_PC9_SHFT 25
#define HWIO_GPIO38_POCR8_GPIO38_POCR8_PC9_MASK 0x02000000
#define HWIO_GPIO38_POCR8_GPIO38_POCR8_PC10_SHFT 26
#define HWIO_GPIO38_POCR8_GPIO38_POCR8_PC10_MASK 0x04000000
#define HWIO_GPIO38_POCR8_GPIO38_POCR8_PC11_SHFT 27
#define HWIO_GPIO38_POCR8_GPIO38_POCR8_PC11_MASK 0x08000000


//--------

#define HWIO_GPIO38_POCR12_ADDR  0xF001263C  
#define HWIO_GPIO38_POCR12_GPIO38_POCR12_PC12_SHFT 28
#define HWIO_GPIO38_POCR12_GPIO38_POCR12_PC12_MASK 0x10000000
#define HWIO_GPIO38_POCR12_GPIO38_POCR12_PC13_SHFT 29
#define HWIO_GPIO38_POCR12_GPIO38_POCR12_PC13_MASK 0x20000000
#define HWIO_GPIO38_POCR12_GPIO38_POCR12_PC14_SHFT 30
#define HWIO_GPIO38_POCR12_GPIO38_POCR12_PC14_MASK 0x40000000
#define HWIO_GPIO38_POCR12_GPIO38_POCR12_PC15_SHFT 31
#define HWIO_GPIO38_POCR12_GPIO38_POCR12_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO38_PUDEN_ADDR  0xF0012640  
#define HWIO_GPIO38_PUDEN_GPIO38_PUDEN_PXPUDEN0_SHFT 0
#define HWIO_GPIO38_PUDEN_GPIO38_PUDEN_PXPUDEN0_MASK 0x00000003
#define HWIO_GPIO38_PUDEN_GPIO38_PUDEN_PXPUDEN1_SHFT 2
#define HWIO_GPIO38_PUDEN_GPIO38_PUDEN_PXPUDEN1_MASK 0x0000000c
#define HWIO_GPIO38_PUDEN_GPIO38_PUDEN_PXPUDEN2_SHFT 4
#define HWIO_GPIO38_PUDEN_GPIO38_PUDEN_PXPUDEN2_MASK 0x00000030
#define HWIO_GPIO38_PUDEN_GPIO38_PUDEN_PXPUDEN3_SHFT 6
#define HWIO_GPIO38_PUDEN_GPIO38_PUDEN_PXPUDEN3_MASK 0x000000c0
#define HWIO_GPIO38_PUDEN_GPIO38_PUDEN_PXPUDEN4_SHFT 8
#define HWIO_GPIO38_PUDEN_GPIO38_PUDEN_PXPUDEN4_MASK 0x00000300
#define HWIO_GPIO38_PUDEN_GPIO38_PUDEN_PXPUDEN5_SHFT 10
#define HWIO_GPIO38_PUDEN_GPIO38_PUDEN_PXPUDEN5_MASK 0x00000c00
#define HWIO_GPIO38_PUDEN_GPIO38_PUDEN_PXPUDEN6_SHFT 12
#define HWIO_GPIO38_PUDEN_GPIO38_PUDEN_PXPUDEN6_MASK 0x00003000
#define HWIO_GPIO38_PUDEN_GPIO38_PUDEN_PXPUDEN7_SHFT 14
#define HWIO_GPIO38_PUDEN_GPIO38_PUDEN_PXPUDEN7_MASK 0x0000c000
#define HWIO_GPIO38_PUDEN_GPIO38_PUDEN_PXPUDEN8_SHFT 16
#define HWIO_GPIO38_PUDEN_GPIO38_PUDEN_PXPUDEN8_MASK 0x00030000
#define HWIO_GPIO38_PUDEN_GPIO38_PUDEN_PXPUDEN9_SHFT 18
#define HWIO_GPIO38_PUDEN_GPIO38_PUDEN_PXPUDEN9_MASK 0x000c0000
#define HWIO_GPIO38_PUDEN_GPIO38_PUDEN_PXPUDEN10_SHFT 20
#define HWIO_GPIO38_PUDEN_GPIO38_PUDEN_PXPUDEN10_MASK 0x00300000
#define HWIO_GPIO38_PUDEN_GPIO38_PUDEN_PXPUDEN11_SHFT 22
#define HWIO_GPIO38_PUDEN_GPIO38_PUDEN_PXPUDEN11_MASK 0x00c00000
#define HWIO_GPIO38_PUDEN_GPIO38_PUDEN_PXPUDEN12_SHFT 24
#define HWIO_GPIO38_PUDEN_GPIO38_PUDEN_PXPUDEN12_MASK 0x03000000
#define HWIO_GPIO38_PUDEN_GPIO38_PUDEN_PXPUDEN13_SHFT 26
#define HWIO_GPIO38_PUDEN_GPIO38_PUDEN_PXPUDEN13_MASK 0x0c000000
#define HWIO_GPIO38_PUDEN_GPIO38_PUDEN_PXPUDEN14_SHFT 28
#define HWIO_GPIO38_PUDEN_GPIO38_PUDEN_PXPUDEN14_MASK 0x30000000
#define HWIO_GPIO38_PUDEN_GPIO38_PUDEN_PXPUDEN15_SHFT 30
#define HWIO_GPIO38_PUDEN_GPIO38_PUDEN_PXPUDEN15_MASK 0xc0000000


//--------

#define HWIO_GPIO38_PODR_ADDR  0xF0012644  
#define HWIO_GPIO38_PODR_GPIO38_PODR_PXPODR0_SHFT 0
#define HWIO_GPIO38_PODR_GPIO38_PODR_PXPODR0_MASK 0x00000003
#define HWIO_GPIO38_PODR_GPIO38_PODR_PXPODR1_SHFT 2
#define HWIO_GPIO38_PODR_GPIO38_PODR_PXPODR1_MASK 0x0000000c
#define HWIO_GPIO38_PODR_GPIO38_PODR_PXPODR2_SHFT 4
#define HWIO_GPIO38_PODR_GPIO38_PODR_PXPODR2_MASK 0x00000030
#define HWIO_GPIO38_PODR_GPIO38_PODR_PXPODR3_SHFT 6
#define HWIO_GPIO38_PODR_GPIO38_PODR_PXPODR3_MASK 0x000000c0
#define HWIO_GPIO38_PODR_GPIO38_PODR_PXPODR4_SHFT 8
#define HWIO_GPIO38_PODR_GPIO38_PODR_PXPODR4_MASK 0x00000300
#define HWIO_GPIO38_PODR_GPIO38_PODR_PXPODR5_SHFT 10
#define HWIO_GPIO38_PODR_GPIO38_PODR_PXPODR5_MASK 0x00000c00
#define HWIO_GPIO38_PODR_GPIO38_PODR_PXPODR6_SHFT 12
#define HWIO_GPIO38_PODR_GPIO38_PODR_PXPODR6_MASK 0x00003000
#define HWIO_GPIO38_PODR_GPIO38_PODR_PXPODR7_SHFT 14
#define HWIO_GPIO38_PODR_GPIO38_PODR_PXPODR7_MASK 0x0000c000
#define HWIO_GPIO38_PODR_GPIO38_PODR_PXPODR8_SHFT 16
#define HWIO_GPIO38_PODR_GPIO38_PODR_PXPODR8_MASK 0x00030000
#define HWIO_GPIO38_PODR_GPIO38_PODR_PXPODR9_SHFT 18
#define HWIO_GPIO38_PODR_GPIO38_PODR_PXPODR9_MASK 0x000c0000
#define HWIO_GPIO38_PODR_GPIO38_PODR_PXPODR10_SHFT 20
#define HWIO_GPIO38_PODR_GPIO38_PODR_PXPODR10_MASK 0x00300000
#define HWIO_GPIO38_PODR_GPIO38_PODR_PXPODR11_SHFT 22
#define HWIO_GPIO38_PODR_GPIO38_PODR_PXPODR11_MASK 0x00c00000
#define HWIO_GPIO38_PODR_GPIO38_PODR_PXPODR12_SHFT 24
#define HWIO_GPIO38_PODR_GPIO38_PODR_PXPODR12_MASK 0x03000000
#define HWIO_GPIO38_PODR_GPIO38_PODR_PXPODR13_SHFT 26
#define HWIO_GPIO38_PODR_GPIO38_PODR_PXPODR13_MASK 0x0c000000
#define HWIO_GPIO38_PODR_GPIO38_PODR_PXPODR14_SHFT 28
#define HWIO_GPIO38_PODR_GPIO38_PODR_PXPODR14_MASK 0x30000000
#define HWIO_GPIO38_PODR_GPIO38_PODR_PXPODR15_SHFT 30
#define HWIO_GPIO38_PODR_GPIO38_PODR_PXPODR15_MASK 0xc0000000


//--------

#define HWIO_GPIO38_PMOD_ADDR  0xF0012648  
#define HWIO_GPIO38_PMOD_GPIO38_PMOD_PXMOD0_SHFT 0
#define HWIO_GPIO38_PMOD_GPIO38_PMOD_PXMOD0_MASK 0x00000003
#define HWIO_GPIO38_PMOD_GPIO38_PMOD_PXMOD1_SHFT 2
#define HWIO_GPIO38_PMOD_GPIO38_PMOD_PXMOD1_MASK 0x0000000c
#define HWIO_GPIO38_PMOD_GPIO38_PMOD_PXMOD2_SHFT 4
#define HWIO_GPIO38_PMOD_GPIO38_PMOD_PXMOD2_MASK 0x00000030
#define HWIO_GPIO38_PMOD_GPIO38_PMOD_PXMOD3_SHFT 6
#define HWIO_GPIO38_PMOD_GPIO38_PMOD_PXMOD3_MASK 0x000000c0
#define HWIO_GPIO38_PMOD_GPIO38_PMOD_PXMOD4_SHFT 8
#define HWIO_GPIO38_PMOD_GPIO38_PMOD_PXMOD4_MASK 0x00000300
#define HWIO_GPIO38_PMOD_GPIO38_PMOD_PXMOD5_SHFT 10
#define HWIO_GPIO38_PMOD_GPIO38_PMOD_PXMOD5_MASK 0x00000c00
#define HWIO_GPIO38_PMOD_GPIO38_PMOD_PXMOD6_SHFT 12
#define HWIO_GPIO38_PMOD_GPIO38_PMOD_PXMOD6_MASK 0x00003000
#define HWIO_GPIO38_PMOD_GPIO38_PMOD_PXMOD7_SHFT 14
#define HWIO_GPIO38_PMOD_GPIO38_PMOD_PXMOD7_MASK 0x0000c000
#define HWIO_GPIO38_PMOD_GPIO38_PMOD_PXMOD8_SHFT 16
#define HWIO_GPIO38_PMOD_GPIO38_PMOD_PXMOD8_MASK 0x00030000
#define HWIO_GPIO38_PMOD_GPIO38_PMOD_PXMOD9_SHFT 18
#define HWIO_GPIO38_PMOD_GPIO38_PMOD_PXMOD9_MASK 0x000c0000
#define HWIO_GPIO38_PMOD_GPIO38_PMOD_PXMOD10_SHFT 20
#define HWIO_GPIO38_PMOD_GPIO38_PMOD_PXMOD10_MASK 0x00300000
#define HWIO_GPIO38_PMOD_GPIO38_PMOD_PXMOD11_SHFT 22
#define HWIO_GPIO38_PMOD_GPIO38_PMOD_PXMOD11_MASK 0x00c00000
#define HWIO_GPIO38_PMOD_GPIO38_PMOD_PXMOD12_SHFT 24
#define HWIO_GPIO38_PMOD_GPIO38_PMOD_PXMOD12_MASK 0x03000000
#define HWIO_GPIO38_PMOD_GPIO38_PMOD_PXMOD13_SHFT 26
#define HWIO_GPIO38_PMOD_GPIO38_PMOD_PXMOD13_MASK 0x0c000000
#define HWIO_GPIO38_PMOD_GPIO38_PMOD_PXMOD14_SHFT 28
#define HWIO_GPIO38_PMOD_GPIO38_PMOD_PXMOD14_MASK 0x30000000
#define HWIO_GPIO38_PMOD_GPIO38_PMOD_PXMOD15_SHFT 30
#define HWIO_GPIO38_PMOD_GPIO38_PMOD_PXMOD15_MASK 0xc0000000


//--------

#define HWIO_GPIO38_PEROUT0_ADDR  0xF001264C  
#define HWIO_GPIO38_PEROUT0_GPIO38_PEROUT0_OUTSEL0_SHFT 0
#define HWIO_GPIO38_PEROUT0_GPIO38_PEROUT0_OUTSEL0_MASK 0x0000000f
#define HWIO_GPIO38_PEROUT0_GPIO38_PEROUT0_OUTSEL1_SHFT 4
#define HWIO_GPIO38_PEROUT0_GPIO38_PEROUT0_OUTSEL1_MASK 0x000000f0
#define HWIO_GPIO38_PEROUT0_GPIO38_PEROUT0_OUTSEL2_SHFT 8
#define HWIO_GPIO38_PEROUT0_GPIO38_PEROUT0_OUTSEL2_MASK 0x00000f00
#define HWIO_GPIO38_PEROUT0_GPIO38_PEROUT0_OUTSEL3_SHFT 12
#define HWIO_GPIO38_PEROUT0_GPIO38_PEROUT0_OUTSEL3_MASK 0x0000f000
#define HWIO_GPIO38_PEROUT0_GPIO38_PEROUT0_OUTSEL4_SHFT 16
#define HWIO_GPIO38_PEROUT0_GPIO38_PEROUT0_OUTSEL4_MASK 0x000f0000
#define HWIO_GPIO38_PEROUT0_GPIO38_PEROUT0_OUTSEL5_SHFT 20
#define HWIO_GPIO38_PEROUT0_GPIO38_PEROUT0_OUTSEL5_MASK 0x00f00000
#define HWIO_GPIO38_PEROUT0_GPIO38_PEROUT0_OUTSEL6_SHFT 24
#define HWIO_GPIO38_PEROUT0_GPIO38_PEROUT0_OUTSEL6_MASK 0x0f000000
#define HWIO_GPIO38_PEROUT0_GPIO38_PEROUT0_OUTSEL7_SHFT 28
#define HWIO_GPIO38_PEROUT0_GPIO38_PEROUT0_OUTSEL7_MASK 0xf0000000


//--------

#define HWIO_GPIO38_PEROUT1_ADDR  0xF0012650  
#define HWIO_GPIO38_PEROUT1_GPIO38_PEROUT1_OUTSEL8_SHFT 0
#define HWIO_GPIO38_PEROUT1_GPIO38_PEROUT1_OUTSEL8_MASK 0x0000000f
#define HWIO_GPIO38_PEROUT1_GPIO38_PEROUT1_OUTSEL9_SHFT 4
#define HWIO_GPIO38_PEROUT1_GPIO38_PEROUT1_OUTSEL9_MASK 0x000000f0
#define HWIO_GPIO38_PEROUT1_GPIO38_PEROUT1_OUTSEL10_SHFT 8
#define HWIO_GPIO38_PEROUT1_GPIO38_PEROUT1_OUTSEL10_MASK 0x00000f00
#define HWIO_GPIO38_PEROUT1_GPIO38_PEROUT1_OUTSEL11_SHFT 12
#define HWIO_GPIO38_PEROUT1_GPIO38_PEROUT1_OUTSEL11_MASK 0x0000f000
#define HWIO_GPIO38_PEROUT1_GPIO38_PEROUT1_OUTSEL12_SHFT 16
#define HWIO_GPIO38_PEROUT1_GPIO38_PEROUT1_OUTSEL12_MASK 0x000f0000
#define HWIO_GPIO38_PEROUT1_GPIO38_PEROUT1_OUTSEL13_SHFT 20
#define HWIO_GPIO38_PEROUT1_GPIO38_PEROUT1_OUTSEL13_MASK 0x00f00000
#define HWIO_GPIO38_PEROUT1_GPIO38_PEROUT1_OUTSEL14_SHFT 24
#define HWIO_GPIO38_PEROUT1_GPIO38_PEROUT1_OUTSEL14_MASK 0x0f000000
#define HWIO_GPIO38_PEROUT1_GPIO38_PEROUT1_OUTSEL15_SHFT 28
#define HWIO_GPIO38_PEROUT1_GPIO38_PEROUT1_OUTSEL15_MASK 0xf0000000


//--------

#define HWIO_GPIO38_PDR0_ADDR  0xF0012654  
#define HWIO_GPIO38_PDR0_GPIO38_PDR0_PXPD0_SHFT 0
#define HWIO_GPIO38_PDR0_GPIO38_PDR0_PXPD0_MASK 0x00000003
#define HWIO_GPIO38_PDR0_GPIO38_PDR0_PXPD1_SHFT 4
#define HWIO_GPIO38_PDR0_GPIO38_PDR0_PXPD1_MASK 0x00000030
#define HWIO_GPIO38_PDR0_GPIO38_PDR0_PXPD2_SHFT 8
#define HWIO_GPIO38_PDR0_GPIO38_PDR0_PXPD2_MASK 0x00000300
#define HWIO_GPIO38_PDR0_GPIO38_PDR0_PXPD3_SHFT 12
#define HWIO_GPIO38_PDR0_GPIO38_PDR0_PXPD3_MASK 0x00003000
#define HWIO_GPIO38_PDR0_GPIO38_PDR0_PXPD4_SHFT 16
#define HWIO_GPIO38_PDR0_GPIO38_PDR0_PXPD4_MASK 0x00030000
#define HWIO_GPIO38_PDR0_GPIO38_PDR0_PXPD5_SHFT 20
#define HWIO_GPIO38_PDR0_GPIO38_PDR0_PXPD5_MASK 0x00300000
#define HWIO_GPIO38_PDR0_GPIO38_PDR0_PXPD6_SHFT 24
#define HWIO_GPIO38_PDR0_GPIO38_PDR0_PXPD6_MASK 0x03000000
#define HWIO_GPIO38_PDR0_GPIO38_PDR0_PXPD7_SHFT 28
#define HWIO_GPIO38_PDR0_GPIO38_PDR0_PXPD7_MASK 0x30000000


//--------

#define HWIO_GPIO38_PDR1_ADDR  0xF0012658  
#define HWIO_GPIO38_PDR1_GPIO38_PDR1_PXPD8_SHFT 0
#define HWIO_GPIO38_PDR1_GPIO38_PDR1_PXPD8_MASK 0x00000003
#define HWIO_GPIO38_PDR1_GPIO38_PDR1_PXPD9_SHFT 4
#define HWIO_GPIO38_PDR1_GPIO38_PDR1_PXPD9_MASK 0x00000030
#define HWIO_GPIO38_PDR1_GPIO38_PDR1_PXPD10_SHFT 8
#define HWIO_GPIO38_PDR1_GPIO38_PDR1_PXPD10_MASK 0x00000300
#define HWIO_GPIO38_PDR1_GPIO38_PDR1_PXPD11_SHFT 12
#define HWIO_GPIO38_PDR1_GPIO38_PDR1_PXPD11_MASK 0x00003000
#define HWIO_GPIO38_PDR1_GPIO38_PDR1_PXPD12_SHFT 16
#define HWIO_GPIO38_PDR1_GPIO38_PDR1_PXPD12_MASK 0x00030000
#define HWIO_GPIO38_PDR1_GPIO38_PDR1_PXPD13_SHFT 20
#define HWIO_GPIO38_PDR1_GPIO38_PDR1_PXPD13_MASK 0x00300000
#define HWIO_GPIO38_PDR1_GPIO38_PDR1_PXPD14_SHFT 24
#define HWIO_GPIO38_PDR1_GPIO38_PDR1_PXPD14_MASK 0x03000000
#define HWIO_GPIO38_PDR1_GPIO38_PDR1_PXPD15_SHFT 28
#define HWIO_GPIO38_PDR1_GPIO38_PDR1_PXPD15_MASK 0x30000000


//--------

#define HWIO_GPIO38_SDE_ADDR  0xF001265C  
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEN0_SHFT 0
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEN0_MASK 0x00000001
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEN1_SHFT 1
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEN1_MASK 0x00000002
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEN2_SHFT 2
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEN2_MASK 0x00000004
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEN3_SHFT 3
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEN3_MASK 0x00000008
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEN4_SHFT 4
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEN4_MASK 0x00000010
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEN5_SHFT 5
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEN5_MASK 0x00000020
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEN6_SHFT 6
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEN6_MASK 0x00000040
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEN7_SHFT 7
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEN7_MASK 0x00000080
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEN8_SHFT 8
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEN8_MASK 0x00000100
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEN9_SHFT 9
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEN9_MASK 0x00000200
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEN10_SHFT 10
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEN10_MASK 0x00000400
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEN11_SHFT 11
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEN11_MASK 0x00000800
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEN12_SHFT 12
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEN12_MASK 0x00001000
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEN13_SHFT 13
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEN13_MASK 0x00002000
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEN14_SHFT 14
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEN14_MASK 0x00004000
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEN15_SHFT 15
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEN15_MASK 0x00008000
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEF0_SHFT 16
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEF0_MASK 0x00010000
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEF1_SHFT 17
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEF1_MASK 0x00020000
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEF2_SHFT 18
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEF2_MASK 0x00040000
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEF3_SHFT 19
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEF3_MASK 0x00080000
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEF4_SHFT 20
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEF4_MASK 0x00100000
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEF5_SHFT 21
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEF5_MASK 0x00200000
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEF6_SHFT 22
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEF6_MASK 0x00400000
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEF7_SHFT 23
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEF7_MASK 0x00800000
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEF8_SHFT 24
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEF8_MASK 0x01000000
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEF9_SHFT 25
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEF9_MASK 0x02000000
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEF10_SHFT 26
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEF10_MASK 0x04000000
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEF11_SHFT 27
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEF11_MASK 0x08000000
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEF12_SHFT 28
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEF12_MASK 0x10000000
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEF13_SHFT 29
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEF13_MASK 0x20000000
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEF14_SHFT 30
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEF14_MASK 0x40000000
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEF15_SHFT 31
#define HWIO_GPIO38_SDE_GPIO38_SDE_SDEF15_MASK 0x80000000


//--------

#define HWIO_GPIO38_SDCTL_ADDR  0xF0012660  
#define HWIO_GPIO38_SDCTL_GPIO38_SDCTL_SWTRIG_SHFT 0
#define HWIO_GPIO38_SDCTL_GPIO38_SDCTL_SWTRIG_MASK 0x00000001
#define HWIO_GPIO38_SDCTL_GPIO38_SDCTL_LINKEN_SHFT 1
#define HWIO_GPIO38_SDCTL_GPIO38_SDCTL_LINKEN_MASK 0x00000002
#define HWIO_GPIO38_SDCTL_GPIO38_SDCTL_PSDEF_SHFT 2
#define HWIO_GPIO38_SDCTL_GPIO38_SDCTL_PSDEF_MASK 0x00000004


//--------

#define HWIO_GPIO38_ESR_ADDR  0xF0012664  
#define HWIO_GPIO38_ESR_GPIO38_ESR_EN0_SHFT 0
#define HWIO_GPIO38_ESR_GPIO38_ESR_EN0_MASK 0x00000001
#define HWIO_GPIO38_ESR_GPIO38_ESR_EN1_SHFT 1
#define HWIO_GPIO38_ESR_GPIO38_ESR_EN1_MASK 0x00000002
#define HWIO_GPIO38_ESR_GPIO38_ESR_EN2_SHFT 2
#define HWIO_GPIO38_ESR_GPIO38_ESR_EN2_MASK 0x00000004
#define HWIO_GPIO38_ESR_GPIO38_ESR_EN3_SHFT 3
#define HWIO_GPIO38_ESR_GPIO38_ESR_EN3_MASK 0x00000008
#define HWIO_GPIO38_ESR_GPIO38_ESR_EN4_SHFT 4
#define HWIO_GPIO38_ESR_GPIO38_ESR_EN4_MASK 0x00000010
#define HWIO_GPIO38_ESR_GPIO38_ESR_EN5_SHFT 5
#define HWIO_GPIO38_ESR_GPIO38_ESR_EN5_MASK 0x00000020
#define HWIO_GPIO38_ESR_GPIO38_ESR_EN6_SHFT 6
#define HWIO_GPIO38_ESR_GPIO38_ESR_EN6_MASK 0x00000040
#define HWIO_GPIO38_ESR_GPIO38_ESR_EN7_SHFT 7
#define HWIO_GPIO38_ESR_GPIO38_ESR_EN7_MASK 0x00000080
#define HWIO_GPIO38_ESR_GPIO38_ESR_EN8_SHFT 8
#define HWIO_GPIO38_ESR_GPIO38_ESR_EN8_MASK 0x00000100
#define HWIO_GPIO38_ESR_GPIO38_ESR_EN9_SHFT 9
#define HWIO_GPIO38_ESR_GPIO38_ESR_EN9_MASK 0x00000200
#define HWIO_GPIO38_ESR_GPIO38_ESR_EN10_SHFT 10
#define HWIO_GPIO38_ESR_GPIO38_ESR_EN10_MASK 0x00000400
#define HWIO_GPIO38_ESR_GPIO38_ESR_EN11_SHFT 11
#define HWIO_GPIO38_ESR_GPIO38_ESR_EN11_MASK 0x00000800
#define HWIO_GPIO38_ESR_GPIO38_ESR_EN12_SHFT 12
#define HWIO_GPIO38_ESR_GPIO38_ESR_EN12_MASK 0x00001000
#define HWIO_GPIO38_ESR_GPIO38_ESR_EN13_SHFT 13
#define HWIO_GPIO38_ESR_GPIO38_ESR_EN13_MASK 0x00002000
#define HWIO_GPIO38_ESR_GPIO38_ESR_EN14_SHFT 14
#define HWIO_GPIO38_ESR_GPIO38_ESR_EN14_MASK 0x00004000
#define HWIO_GPIO38_ESR_GPIO38_ESR_EN15_SHFT 15
#define HWIO_GPIO38_ESR_GPIO38_ESR_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO38_LOCK_ADDR  0xF0012668  
#define HWIO_GPIO38_LOCK_GPIO38_LOCK_P0LCK_SHFT 0
#define HWIO_GPIO38_LOCK_GPIO38_LOCK_P0LCK_MASK 0x00000001
#define HWIO_GPIO38_LOCK_GPIO38_LOCK_P1LCK_SHFT 1
#define HWIO_GPIO38_LOCK_GPIO38_LOCK_P1LCK_MASK 0x00000002
#define HWIO_GPIO38_LOCK_GPIO38_LOCK_P2LCK_SHFT 2
#define HWIO_GPIO38_LOCK_GPIO38_LOCK_P2LCK_MASK 0x00000004
#define HWIO_GPIO38_LOCK_GPIO38_LOCK_P3LCK_SHFT 3
#define HWIO_GPIO38_LOCK_GPIO38_LOCK_P3LCK_MASK 0x00000008
#define HWIO_GPIO38_LOCK_GPIO38_LOCK_P4LCK_SHFT 4
#define HWIO_GPIO38_LOCK_GPIO38_LOCK_P4LCK_MASK 0x00000010
#define HWIO_GPIO38_LOCK_GPIO38_LOCK_P5LCK_SHFT 5
#define HWIO_GPIO38_LOCK_GPIO38_LOCK_P5LCK_MASK 0x00000020
#define HWIO_GPIO38_LOCK_GPIO38_LOCK_P6LCK_SHFT 6
#define HWIO_GPIO38_LOCK_GPIO38_LOCK_P6LCK_MASK 0x00000040
#define HWIO_GPIO38_LOCK_GPIO38_LOCK_P7LCK_SHFT 7
#define HWIO_GPIO38_LOCK_GPIO38_LOCK_P7LCK_MASK 0x00000080
#define HWIO_GPIO38_LOCK_GPIO38_LOCK_P8LCK_SHFT 8
#define HWIO_GPIO38_LOCK_GPIO38_LOCK_P8LCK_MASK 0x00000100
#define HWIO_GPIO38_LOCK_GPIO38_LOCK_P9LCK_SHFT 9
#define HWIO_GPIO38_LOCK_GPIO38_LOCK_P9LCK_MASK 0x00000200
#define HWIO_GPIO38_LOCK_GPIO38_LOCK_P10LCK_SHFT 10
#define HWIO_GPIO38_LOCK_GPIO38_LOCK_P10LCK_MASK 0x00000400
#define HWIO_GPIO38_LOCK_GPIO38_LOCK_P11LCK_SHFT 11
#define HWIO_GPIO38_LOCK_GPIO38_LOCK_P11LCK_MASK 0x00000800
#define HWIO_GPIO38_LOCK_GPIO38_LOCK_P12LCK_SHFT 12
#define HWIO_GPIO38_LOCK_GPIO38_LOCK_P12LCK_MASK 0x00001000
#define HWIO_GPIO38_LOCK_GPIO38_LOCK_P13LCK_SHFT 13
#define HWIO_GPIO38_LOCK_GPIO38_LOCK_P13LCK_MASK 0x00002000
#define HWIO_GPIO38_LOCK_GPIO38_LOCK_P14LCK_SHFT 14
#define HWIO_GPIO38_LOCK_GPIO38_LOCK_P14LCK_MASK 0x00004000
#define HWIO_GPIO38_LOCK_GPIO38_LOCK_P15LCK_SHFT 15
#define HWIO_GPIO38_LOCK_GPIO38_LOCK_P15LCK_MASK 0x00008000
#define HWIO_GPIO38_LOCK_GPIO38_LOCK_PXLCKKEY_SHFT 16
#define HWIO_GPIO38_LOCK_GPIO38_LOCK_PXLCKKEY_MASK 0xffff0000


//--------

#define HWIO_GPIO38_SDETRMOD_ADDR  0xF001266C  
#define HWIO_GPIO38_SDETRMOD_GPIO38_SDETRMOD_TGSEL0_SHFT 0
#define HWIO_GPIO38_SDETRMOD_GPIO38_SDETRMOD_TGSEL0_MASK 0x00000001
#define HWIO_GPIO38_SDETRMOD_GPIO38_SDETRMOD_TGSEL1_SHFT 1
#define HWIO_GPIO38_SDETRMOD_GPIO38_SDETRMOD_TGSEL1_MASK 0x00000002
#define HWIO_GPIO38_SDETRMOD_GPIO38_SDETRMOD_TGSEL2_SHFT 2
#define HWIO_GPIO38_SDETRMOD_GPIO38_SDETRMOD_TGSEL2_MASK 0x00000004
#define HWIO_GPIO38_SDETRMOD_GPIO38_SDETRMOD_TGSEL3_SHFT 3
#define HWIO_GPIO38_SDETRMOD_GPIO38_SDETRMOD_TGSEL3_MASK 0x00000008
#define HWIO_GPIO38_SDETRMOD_GPIO38_SDETRMOD_TGSEL4_SHFT 4
#define HWIO_GPIO38_SDETRMOD_GPIO38_SDETRMOD_TGSEL4_MASK 0x00000010
#define HWIO_GPIO38_SDETRMOD_GPIO38_SDETRMOD_TGSEL5_SHFT 5
#define HWIO_GPIO38_SDETRMOD_GPIO38_SDETRMOD_TGSEL5_MASK 0x00000020
#define HWIO_GPIO38_SDETRMOD_GPIO38_SDETRMOD_TGSEL6_SHFT 6
#define HWIO_GPIO38_SDETRMOD_GPIO38_SDETRMOD_TGSEL6_MASK 0x00000040
#define HWIO_GPIO38_SDETRMOD_GPIO38_SDETRMOD_TGSEL7_SHFT 7
#define HWIO_GPIO38_SDETRMOD_GPIO38_SDETRMOD_TGSEL7_MASK 0x00000080
#define HWIO_GPIO38_SDETRMOD_GPIO38_SDETRMOD_TGSEL8_SHFT 8
#define HWIO_GPIO38_SDETRMOD_GPIO38_SDETRMOD_TGSEL8_MASK 0x00000100
#define HWIO_GPIO38_SDETRMOD_GPIO38_SDETRMOD_TGSEL9_SHFT 9
#define HWIO_GPIO38_SDETRMOD_GPIO38_SDETRMOD_TGSEL9_MASK 0x00000200
#define HWIO_GPIO38_SDETRMOD_GPIO38_SDETRMOD_TGSEL10_SHFT 10
#define HWIO_GPIO38_SDETRMOD_GPIO38_SDETRMOD_TGSEL10_MASK 0x00000400
#define HWIO_GPIO38_SDETRMOD_GPIO38_SDETRMOD_TGSEL11_SHFT 11
#define HWIO_GPIO38_SDETRMOD_GPIO38_SDETRMOD_TGSEL11_MASK 0x00000800
#define HWIO_GPIO38_SDETRMOD_GPIO38_SDETRMOD_TGSEL12_SHFT 12
#define HWIO_GPIO38_SDETRMOD_GPIO38_SDETRMOD_TGSEL12_MASK 0x00001000
#define HWIO_GPIO38_SDETRMOD_GPIO38_SDETRMOD_TGSEL13_SHFT 13
#define HWIO_GPIO38_SDETRMOD_GPIO38_SDETRMOD_TGSEL13_MASK 0x00002000
#define HWIO_GPIO38_SDETRMOD_GPIO38_SDETRMOD_TGSEL14_SHFT 14
#define HWIO_GPIO38_SDETRMOD_GPIO38_SDETRMOD_TGSEL14_MASK 0x00004000
#define HWIO_GPIO38_SDETRMOD_GPIO38_SDETRMOD_TGSEL15_SHFT 15
#define HWIO_GPIO38_SDETRMOD_GPIO38_SDETRMOD_TGSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO38_PCSR_ADDR  0xF0012670  
#define HWIO_GPIO38_PCSR_GPIO38_PCSR_SEL0_SHFT 0
#define HWIO_GPIO38_PCSR_GPIO38_PCSR_SEL0_MASK 0x00000001
#define HWIO_GPIO38_PCSR_GPIO38_PCSR_SEL1_SHFT 1
#define HWIO_GPIO38_PCSR_GPIO38_PCSR_SEL1_MASK 0x00000002
#define HWIO_GPIO38_PCSR_GPIO38_PCSR_SEL2_SHFT 2
#define HWIO_GPIO38_PCSR_GPIO38_PCSR_SEL2_MASK 0x00000004
#define HWIO_GPIO38_PCSR_GPIO38_PCSR_SEL3_SHFT 3
#define HWIO_GPIO38_PCSR_GPIO38_PCSR_SEL3_MASK 0x00000008
#define HWIO_GPIO38_PCSR_GPIO38_PCSR_SEL4_SHFT 4
#define HWIO_GPIO38_PCSR_GPIO38_PCSR_SEL4_MASK 0x00000010
#define HWIO_GPIO38_PCSR_GPIO38_PCSR_SEL5_SHFT 5
#define HWIO_GPIO38_PCSR_GPIO38_PCSR_SEL5_MASK 0x00000020
#define HWIO_GPIO38_PCSR_GPIO38_PCSR_SEL6_SHFT 6
#define HWIO_GPIO38_PCSR_GPIO38_PCSR_SEL6_MASK 0x00000040
#define HWIO_GPIO38_PCSR_GPIO38_PCSR_SEL7_SHFT 7
#define HWIO_GPIO38_PCSR_GPIO38_PCSR_SEL7_MASK 0x00000080
#define HWIO_GPIO38_PCSR_GPIO38_PCSR_SEL8_SHFT 8
#define HWIO_GPIO38_PCSR_GPIO38_PCSR_SEL8_MASK 0x00000100
#define HWIO_GPIO38_PCSR_GPIO38_PCSR_SEL9_SHFT 9
#define HWIO_GPIO38_PCSR_GPIO38_PCSR_SEL9_MASK 0x00000200
#define HWIO_GPIO38_PCSR_GPIO38_PCSR_SEL10_SHFT 10
#define HWIO_GPIO38_PCSR_GPIO38_PCSR_SEL10_MASK 0x00000400
#define HWIO_GPIO38_PCSR_GPIO38_PCSR_SEL11_SHFT 11
#define HWIO_GPIO38_PCSR_GPIO38_PCSR_SEL11_MASK 0x00000800
#define HWIO_GPIO38_PCSR_GPIO38_PCSR_SEL12_SHFT 12
#define HWIO_GPIO38_PCSR_GPIO38_PCSR_SEL12_MASK 0x00001000
#define HWIO_GPIO38_PCSR_GPIO38_PCSR_SEL13_SHFT 13
#define HWIO_GPIO38_PCSR_GPIO38_PCSR_SEL13_MASK 0x00002000
#define HWIO_GPIO38_PCSR_GPIO38_PCSR_SEL14_SHFT 14
#define HWIO_GPIO38_PCSR_GPIO38_PCSR_SEL14_MASK 0x00004000
#define HWIO_GPIO38_PCSR_GPIO38_PCSR_SEL15_SHFT 15
#define HWIO_GPIO38_PCSR_GPIO38_PCSR_SEL15_MASK 0x00008000


//--------

#define HWIO_GPIO38_INEN_ADDR  0xF0012674  
#define HWIO_GPIO38_INEN_GPIO38_INEN_EN0_SHFT 0
#define HWIO_GPIO38_INEN_GPIO38_INEN_EN0_MASK 0x00000001
#define HWIO_GPIO38_INEN_GPIO38_INEN_EN1_SHFT 1
#define HWIO_GPIO38_INEN_GPIO38_INEN_EN1_MASK 0x00000002
#define HWIO_GPIO38_INEN_GPIO38_INEN_EN2_SHFT 2
#define HWIO_GPIO38_INEN_GPIO38_INEN_EN2_MASK 0x00000004
#define HWIO_GPIO38_INEN_GPIO38_INEN_EN3_SHFT 3
#define HWIO_GPIO38_INEN_GPIO38_INEN_EN3_MASK 0x00000008
#define HWIO_GPIO38_INEN_GPIO38_INEN_EN4_SHFT 4
#define HWIO_GPIO38_INEN_GPIO38_INEN_EN4_MASK 0x00000010
#define HWIO_GPIO38_INEN_GPIO38_INEN_EN5_SHFT 5
#define HWIO_GPIO38_INEN_GPIO38_INEN_EN5_MASK 0x00000020
#define HWIO_GPIO38_INEN_GPIO38_INEN_EN6_SHFT 6
#define HWIO_GPIO38_INEN_GPIO38_INEN_EN6_MASK 0x00000040
#define HWIO_GPIO38_INEN_GPIO38_INEN_EN7_SHFT 7
#define HWIO_GPIO38_INEN_GPIO38_INEN_EN7_MASK 0x00000080
#define HWIO_GPIO38_INEN_GPIO38_INEN_EN8_SHFT 8
#define HWIO_GPIO38_INEN_GPIO38_INEN_EN8_MASK 0x00000100
#define HWIO_GPIO38_INEN_GPIO38_INEN_EN9_SHFT 9
#define HWIO_GPIO38_INEN_GPIO38_INEN_EN9_MASK 0x00000200
#define HWIO_GPIO38_INEN_GPIO38_INEN_EN10_SHFT 10
#define HWIO_GPIO38_INEN_GPIO38_INEN_EN10_MASK 0x00000400
#define HWIO_GPIO38_INEN_GPIO38_INEN_EN11_SHFT 11
#define HWIO_GPIO38_INEN_GPIO38_INEN_EN11_MASK 0x00000800
#define HWIO_GPIO38_INEN_GPIO38_INEN_EN12_SHFT 12
#define HWIO_GPIO38_INEN_GPIO38_INEN_EN12_MASK 0x00001000
#define HWIO_GPIO38_INEN_GPIO38_INEN_EN13_SHFT 13
#define HWIO_GPIO38_INEN_GPIO38_INEN_EN13_MASK 0x00002000
#define HWIO_GPIO38_INEN_GPIO38_INEN_EN14_SHFT 14
#define HWIO_GPIO38_INEN_GPIO38_INEN_EN14_MASK 0x00004000
#define HWIO_GPIO38_INEN_GPIO38_INEN_EN15_SHFT 15
#define HWIO_GPIO38_INEN_GPIO38_INEN_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO38_PUDRST_ADDR  0xF0012678  
#define HWIO_GPIO38_PUDRST_GPIO38_PUDRST_PDSEL0_SHFT 0
#define HWIO_GPIO38_PUDRST_GPIO38_PUDRST_PDSEL0_MASK 0x00000001
#define HWIO_GPIO38_PUDRST_GPIO38_PUDRST_PDSEL1_SHFT 1
#define HWIO_GPIO38_PUDRST_GPIO38_PUDRST_PDSEL1_MASK 0x00000002
#define HWIO_GPIO38_PUDRST_GPIO38_PUDRST_PDSEL2_SHFT 2
#define HWIO_GPIO38_PUDRST_GPIO38_PUDRST_PDSEL2_MASK 0x00000004
#define HWIO_GPIO38_PUDRST_GPIO38_PUDRST_PDSEL3_SHFT 3
#define HWIO_GPIO38_PUDRST_GPIO38_PUDRST_PDSEL3_MASK 0x00000008
#define HWIO_GPIO38_PUDRST_GPIO38_PUDRST_PDSEL4_SHFT 4
#define HWIO_GPIO38_PUDRST_GPIO38_PUDRST_PDSEL4_MASK 0x00000010
#define HWIO_GPIO38_PUDRST_GPIO38_PUDRST_PDSEL5_SHFT 5
#define HWIO_GPIO38_PUDRST_GPIO38_PUDRST_PDSEL5_MASK 0x00000020
#define HWIO_GPIO38_PUDRST_GPIO38_PUDRST_PDSEL6_SHFT 6
#define HWIO_GPIO38_PUDRST_GPIO38_PUDRST_PDSEL6_MASK 0x00000040
#define HWIO_GPIO38_PUDRST_GPIO38_PUDRST_PDSEL7_SHFT 7
#define HWIO_GPIO38_PUDRST_GPIO38_PUDRST_PDSEL7_MASK 0x00000080
#define HWIO_GPIO38_PUDRST_GPIO38_PUDRST_PDSEL8_SHFT 8
#define HWIO_GPIO38_PUDRST_GPIO38_PUDRST_PDSEL8_MASK 0x00000100
#define HWIO_GPIO38_PUDRST_GPIO38_PUDRST_PDSEL9_SHFT 9
#define HWIO_GPIO38_PUDRST_GPIO38_PUDRST_PDSEL9_MASK 0x00000200
#define HWIO_GPIO38_PUDRST_GPIO38_PUDRST_PDSEL10_SHFT 10
#define HWIO_GPIO38_PUDRST_GPIO38_PUDRST_PDSEL10_MASK 0x00000400
#define HWIO_GPIO38_PUDRST_GPIO38_PUDRST_PDSEL11_SHFT 11
#define HWIO_GPIO38_PUDRST_GPIO38_PUDRST_PDSEL11_MASK 0x00000800
#define HWIO_GPIO38_PUDRST_GPIO38_PUDRST_PDSEL12_SHFT 12
#define HWIO_GPIO38_PUDRST_GPIO38_PUDRST_PDSEL12_MASK 0x00001000
#define HWIO_GPIO38_PUDRST_GPIO38_PUDRST_PDSEL13_SHFT 13
#define HWIO_GPIO38_PUDRST_GPIO38_PUDRST_PDSEL13_MASK 0x00002000
#define HWIO_GPIO38_PUDRST_GPIO38_PUDRST_PDSEL14_SHFT 14
#define HWIO_GPIO38_PUDRST_GPIO38_PUDRST_PDSEL14_MASK 0x00004000
#define HWIO_GPIO38_PUDRST_GPIO38_PUDRST_PDSEL15_SHFT 15
#define HWIO_GPIO38_PUDRST_GPIO38_PUDRST_PDSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO39_INFO_ADDR  0xF0012700  
#define HWIO_GPIO39_INFO_GPIO39_INFO_MODREV_SHFT 0
#define HWIO_GPIO39_INFO_GPIO39_INFO_MODREV_MASK 0x000000ff
#define HWIO_GPIO39_INFO_GPIO39_INFO_MODTYPE_SHFT 8
#define HWIO_GPIO39_INFO_GPIO39_INFO_MODTYPE_MASK 0x0000ff00
#define HWIO_GPIO39_INFO_GPIO39_INFO_MODNUMBER_SHFT 16
#define HWIO_GPIO39_INFO_GPIO39_INFO_MODNUMBER_MASK 0xffff0000


//--------

#define HWIO_GPIO39_ACES0_ADDR  0xF0012704  
#define HWIO_GPIO39_ACES0_GPIO39_ACES0_EN0_SHFT 0
#define HWIO_GPIO39_ACES0_GPIO39_ACES0_EN0_MASK 0x00000001
#define HWIO_GPIO39_ACES0_GPIO39_ACES0_EN1_SHFT 1
#define HWIO_GPIO39_ACES0_GPIO39_ACES0_EN1_MASK 0x00000002
#define HWIO_GPIO39_ACES0_GPIO39_ACES0_EN2_SHFT 2
#define HWIO_GPIO39_ACES0_GPIO39_ACES0_EN2_MASK 0x00000004
#define HWIO_GPIO39_ACES0_GPIO39_ACES0_EN3_SHFT 3
#define HWIO_GPIO39_ACES0_GPIO39_ACES0_EN3_MASK 0x00000008
#define HWIO_GPIO39_ACES0_GPIO39_ACES0_EN4_SHFT 4
#define HWIO_GPIO39_ACES0_GPIO39_ACES0_EN4_MASK 0x00000010
#define HWIO_GPIO39_ACES0_GPIO39_ACES0_EN5_SHFT 5
#define HWIO_GPIO39_ACES0_GPIO39_ACES0_EN5_MASK 0x00000020
#define HWIO_GPIO39_ACES0_GPIO39_ACES0_EN6_SHFT 6
#define HWIO_GPIO39_ACES0_GPIO39_ACES0_EN6_MASK 0x00000040
#define HWIO_GPIO39_ACES0_GPIO39_ACES0_EN7_SHFT 7
#define HWIO_GPIO39_ACES0_GPIO39_ACES0_EN7_MASK 0x00000080
#define HWIO_GPIO39_ACES0_GPIO39_ACES0_EN8_SHFT 8
#define HWIO_GPIO39_ACES0_GPIO39_ACES0_EN8_MASK 0x00000100
#define HWIO_GPIO39_ACES0_GPIO39_ACES0_EN9_SHFT 9
#define HWIO_GPIO39_ACES0_GPIO39_ACES0_EN9_MASK 0x00000200
#define HWIO_GPIO39_ACES0_GPIO39_ACES0_EN10_SHFT 10
#define HWIO_GPIO39_ACES0_GPIO39_ACES0_EN10_MASK 0x00000400
#define HWIO_GPIO39_ACES0_GPIO39_ACES0_EN11_SHFT 11
#define HWIO_GPIO39_ACES0_GPIO39_ACES0_EN11_MASK 0x00000800
#define HWIO_GPIO39_ACES0_GPIO39_ACES0_EN12_SHFT 12
#define HWIO_GPIO39_ACES0_GPIO39_ACES0_EN12_MASK 0x00001000
#define HWIO_GPIO39_ACES0_GPIO39_ACES0_EN13_SHFT 13
#define HWIO_GPIO39_ACES0_GPIO39_ACES0_EN13_MASK 0x00002000
#define HWIO_GPIO39_ACES0_GPIO39_ACES0_EN14_SHFT 14
#define HWIO_GPIO39_ACES0_GPIO39_ACES0_EN14_MASK 0x00004000
#define HWIO_GPIO39_ACES0_GPIO39_ACES0_EN15_SHFT 15
#define HWIO_GPIO39_ACES0_GPIO39_ACES0_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO39_ACES1_ADDR  0xF0012708  


//--------

#define HWIO_GPIO39_PIR_ADDR  0xF001270C  
#define HWIO_GPIO39_PIR_GPIO39_PIR_PXPIR0_SHFT 0
#define HWIO_GPIO39_PIR_GPIO39_PIR_PXPIR0_MASK 0x00000001
#define HWIO_GPIO39_PIR_GPIO39_PIR_PXPIR1_SHFT 1
#define HWIO_GPIO39_PIR_GPIO39_PIR_PXPIR1_MASK 0x00000002
#define HWIO_GPIO39_PIR_GPIO39_PIR_PXPIR2_SHFT 2
#define HWIO_GPIO39_PIR_GPIO39_PIR_PXPIR2_MASK 0x00000004
#define HWIO_GPIO39_PIR_GPIO39_PIR_PXPIR3_SHFT 3
#define HWIO_GPIO39_PIR_GPIO39_PIR_PXPIR3_MASK 0x00000008
#define HWIO_GPIO39_PIR_GPIO39_PIR_PXPIR4_SHFT 4
#define HWIO_GPIO39_PIR_GPIO39_PIR_PXPIR4_MASK 0x00000010
#define HWIO_GPIO39_PIR_GPIO39_PIR_PXPIR5_SHFT 5
#define HWIO_GPIO39_PIR_GPIO39_PIR_PXPIR5_MASK 0x00000020
#define HWIO_GPIO39_PIR_GPIO39_PIR_PXPIR6_SHFT 6
#define HWIO_GPIO39_PIR_GPIO39_PIR_PXPIR6_MASK 0x00000040
#define HWIO_GPIO39_PIR_GPIO39_PIR_PXPIR7_SHFT 7
#define HWIO_GPIO39_PIR_GPIO39_PIR_PXPIR7_MASK 0x00000080
#define HWIO_GPIO39_PIR_GPIO39_PIR_PXPIR8_SHFT 8
#define HWIO_GPIO39_PIR_GPIO39_PIR_PXPIR8_MASK 0x00000100
#define HWIO_GPIO39_PIR_GPIO39_PIR_PXPIR9_SHFT 9
#define HWIO_GPIO39_PIR_GPIO39_PIR_PXPIR9_MASK 0x00000200
#define HWIO_GPIO39_PIR_GPIO39_PIR_PXPIR10_SHFT 10
#define HWIO_GPIO39_PIR_GPIO39_PIR_PXPIR10_MASK 0x00000400
#define HWIO_GPIO39_PIR_GPIO39_PIR_PXPIR11_SHFT 11
#define HWIO_GPIO39_PIR_GPIO39_PIR_PXPIR11_MASK 0x00000800
#define HWIO_GPIO39_PIR_GPIO39_PIR_PXPIR12_SHFT 12
#define HWIO_GPIO39_PIR_GPIO39_PIR_PXPIR12_MASK 0x00001000
#define HWIO_GPIO39_PIR_GPIO39_PIR_PXPIR13_SHFT 13
#define HWIO_GPIO39_PIR_GPIO39_PIR_PXPIR13_MASK 0x00002000
#define HWIO_GPIO39_PIR_GPIO39_PIR_PXPIR14_SHFT 14
#define HWIO_GPIO39_PIR_GPIO39_PIR_PXPIR14_MASK 0x00004000
#define HWIO_GPIO39_PIR_GPIO39_PIR_PXPIR15_SHFT 15
#define HWIO_GPIO39_PIR_GPIO39_PIR_PXPIR15_MASK 0x00008000


//--------

#define HWIO_GPIO39_POR_ADDR  0xF0012710  
#define HWIO_GPIO39_POR_GPIO39_POR_PXPOR0_SHFT 0
#define HWIO_GPIO39_POR_GPIO39_POR_PXPOR0_MASK 0x00000001
#define HWIO_GPIO39_POR_GPIO39_POR_PXPOR1_SHFT 1
#define HWIO_GPIO39_POR_GPIO39_POR_PXPOR1_MASK 0x00000002
#define HWIO_GPIO39_POR_GPIO39_POR_PXPOR2_SHFT 2
#define HWIO_GPIO39_POR_GPIO39_POR_PXPOR2_MASK 0x00000004
#define HWIO_GPIO39_POR_GPIO39_POR_PXPOR3_SHFT 3
#define HWIO_GPIO39_POR_GPIO39_POR_PXPOR3_MASK 0x00000008
#define HWIO_GPIO39_POR_GPIO39_POR_PXPOR4_SHFT 4
#define HWIO_GPIO39_POR_GPIO39_POR_PXPOR4_MASK 0x00000010
#define HWIO_GPIO39_POR_GPIO39_POR_PXPOR5_SHFT 5
#define HWIO_GPIO39_POR_GPIO39_POR_PXPOR5_MASK 0x00000020
#define HWIO_GPIO39_POR_GPIO39_POR_PXPOR6_SHFT 6
#define HWIO_GPIO39_POR_GPIO39_POR_PXPOR6_MASK 0x00000040
#define HWIO_GPIO39_POR_GPIO39_POR_PXPOR7_SHFT 7
#define HWIO_GPIO39_POR_GPIO39_POR_PXPOR7_MASK 0x00000080
#define HWIO_GPIO39_POR_GPIO39_POR_PXPOR8_SHFT 8
#define HWIO_GPIO39_POR_GPIO39_POR_PXPOR8_MASK 0x00000100
#define HWIO_GPIO39_POR_GPIO39_POR_PXPOR9_SHFT 9
#define HWIO_GPIO39_POR_GPIO39_POR_PXPOR9_MASK 0x00000200
#define HWIO_GPIO39_POR_GPIO39_POR_PXPOR10_SHFT 10
#define HWIO_GPIO39_POR_GPIO39_POR_PXPOR10_MASK 0x00000400
#define HWIO_GPIO39_POR_GPIO39_POR_PXPOR11_SHFT 11
#define HWIO_GPIO39_POR_GPIO39_POR_PXPOR11_MASK 0x00000800
#define HWIO_GPIO39_POR_GPIO39_POR_PXPOR12_SHFT 12
#define HWIO_GPIO39_POR_GPIO39_POR_PXPOR12_MASK 0x00001000
#define HWIO_GPIO39_POR_GPIO39_POR_PXPOR13_SHFT 13
#define HWIO_GPIO39_POR_GPIO39_POR_PXPOR13_MASK 0x00002000
#define HWIO_GPIO39_POR_GPIO39_POR_PXPOR14_SHFT 14
#define HWIO_GPIO39_POR_GPIO39_POR_PXPOR14_MASK 0x00004000
#define HWIO_GPIO39_POR_GPIO39_POR_PXPOR15_SHFT 15
#define HWIO_GPIO39_POR_GPIO39_POR_PXPOR15_MASK 0x00008000


//--------

#define HWIO_GPIO39_POSCR_ADDR  0xF0012714  
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PS0_SHFT 0
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PS0_MASK 0x00000001
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PS1_SHFT 1
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PS1_MASK 0x00000002
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PS2_SHFT 2
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PS2_MASK 0x00000004
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PS3_SHFT 3
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PS3_MASK 0x00000008
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PS4_SHFT 4
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PS4_MASK 0x00000010
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PS5_SHFT 5
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PS5_MASK 0x00000020
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PS6_SHFT 6
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PS6_MASK 0x00000040
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PS7_SHFT 7
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PS7_MASK 0x00000080
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PS8_SHFT 8
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PS8_MASK 0x00000100
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PS9_SHFT 9
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PS9_MASK 0x00000200
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PS10_SHFT 10
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PS10_MASK 0x00000400
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PS11_SHFT 11
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PS11_MASK 0x00000800
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PS12_SHFT 12
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PS12_MASK 0x00001000
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PS13_SHFT 13
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PS13_MASK 0x00002000
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PS14_SHFT 14
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PS14_MASK 0x00004000
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PS15_SHFT 15
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PS15_MASK 0x00008000
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PC0_SHFT 16
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PC0_MASK 0x00010000
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PC1_SHFT 17
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PC1_MASK 0x00020000
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PC2_SHFT 18
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PC2_MASK 0x00040000
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PC3_SHFT 19
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PC3_MASK 0x00080000
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PC4_SHFT 20
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PC4_MASK 0x00100000
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PC5_SHFT 21
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PC5_MASK 0x00200000
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PC6_SHFT 22
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PC6_MASK 0x00400000
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PC7_SHFT 23
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PC7_MASK 0x00800000
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PC8_SHFT 24
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PC8_MASK 0x01000000
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PC9_SHFT 25
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PC9_MASK 0x02000000
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PC10_SHFT 26
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PC10_MASK 0x04000000
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PC11_SHFT 27
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PC11_MASK 0x08000000
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PC12_SHFT 28
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PC12_MASK 0x10000000
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PC13_SHFT 29
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PC13_MASK 0x20000000
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PC14_SHFT 30
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PC14_MASK 0x40000000
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PC15_SHFT 31
#define HWIO_GPIO39_POSCR_GPIO39_POSCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO39_POSR_ADDR  0xF0012718  
#define HWIO_GPIO39_POSR_GPIO39_POSR_PS0_SHFT 0
#define HWIO_GPIO39_POSR_GPIO39_POSR_PS0_MASK 0x00000001
#define HWIO_GPIO39_POSR_GPIO39_POSR_PS1_SHFT 1
#define HWIO_GPIO39_POSR_GPIO39_POSR_PS1_MASK 0x00000002
#define HWIO_GPIO39_POSR_GPIO39_POSR_PS2_SHFT 2
#define HWIO_GPIO39_POSR_GPIO39_POSR_PS2_MASK 0x00000004
#define HWIO_GPIO39_POSR_GPIO39_POSR_PS3_SHFT 3
#define HWIO_GPIO39_POSR_GPIO39_POSR_PS3_MASK 0x00000008
#define HWIO_GPIO39_POSR_GPIO39_POSR_PS4_SHFT 4
#define HWIO_GPIO39_POSR_GPIO39_POSR_PS4_MASK 0x00000010
#define HWIO_GPIO39_POSR_GPIO39_POSR_PS5_SHFT 5
#define HWIO_GPIO39_POSR_GPIO39_POSR_PS5_MASK 0x00000020
#define HWIO_GPIO39_POSR_GPIO39_POSR_PS6_SHFT 6
#define HWIO_GPIO39_POSR_GPIO39_POSR_PS6_MASK 0x00000040
#define HWIO_GPIO39_POSR_GPIO39_POSR_PS7_SHFT 7
#define HWIO_GPIO39_POSR_GPIO39_POSR_PS7_MASK 0x00000080
#define HWIO_GPIO39_POSR_GPIO39_POSR_PS8_SHFT 8
#define HWIO_GPIO39_POSR_GPIO39_POSR_PS8_MASK 0x00000100
#define HWIO_GPIO39_POSR_GPIO39_POSR_PS9_SHFT 9
#define HWIO_GPIO39_POSR_GPIO39_POSR_PS9_MASK 0x00000200
#define HWIO_GPIO39_POSR_GPIO39_POSR_PS10_SHFT 10
#define HWIO_GPIO39_POSR_GPIO39_POSR_PS10_MASK 0x00000400
#define HWIO_GPIO39_POSR_GPIO39_POSR_PS11_SHFT 11
#define HWIO_GPIO39_POSR_GPIO39_POSR_PS11_MASK 0x00000800
#define HWIO_GPIO39_POSR_GPIO39_POSR_PS12_SHFT 12
#define HWIO_GPIO39_POSR_GPIO39_POSR_PS12_MASK 0x00001000
#define HWIO_GPIO39_POSR_GPIO39_POSR_PS13_SHFT 13
#define HWIO_GPIO39_POSR_GPIO39_POSR_PS13_MASK 0x00002000
#define HWIO_GPIO39_POSR_GPIO39_POSR_PS14_SHFT 14
#define HWIO_GPIO39_POSR_GPIO39_POSR_PS14_MASK 0x00004000
#define HWIO_GPIO39_POSR_GPIO39_POSR_PS15_SHFT 15
#define HWIO_GPIO39_POSR_GPIO39_POSR_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO39_POSR0_ADDR  0xF001271C  
#define HWIO_GPIO39_POSR0_GPIO39_POSR0_PS0_SHFT 0
#define HWIO_GPIO39_POSR0_GPIO39_POSR0_PS0_MASK 0x00000001
#define HWIO_GPIO39_POSR0_GPIO39_POSR0_PS1_SHFT 1
#define HWIO_GPIO39_POSR0_GPIO39_POSR0_PS1_MASK 0x00000002
#define HWIO_GPIO39_POSR0_GPIO39_POSR0_PS2_SHFT 2
#define HWIO_GPIO39_POSR0_GPIO39_POSR0_PS2_MASK 0x00000004
#define HWIO_GPIO39_POSR0_GPIO39_POSR0_PS3_SHFT 3
#define HWIO_GPIO39_POSR0_GPIO39_POSR0_PS3_MASK 0x00000008


//--------

#define HWIO_GPIO39_POSR4_ADDR  0xF0012720  
#define HWIO_GPIO39_POSR4_GPIO39_POSR4_PS4_SHFT 4
#define HWIO_GPIO39_POSR4_GPIO39_POSR4_PS4_MASK 0x00000010
#define HWIO_GPIO39_POSR4_GPIO39_POSR4_PS5_SHFT 5
#define HWIO_GPIO39_POSR4_GPIO39_POSR4_PS5_MASK 0x00000020
#define HWIO_GPIO39_POSR4_GPIO39_POSR4_PS6_SHFT 6
#define HWIO_GPIO39_POSR4_GPIO39_POSR4_PS6_MASK 0x00000040
#define HWIO_GPIO39_POSR4_GPIO39_POSR4_PS7_SHFT 7
#define HWIO_GPIO39_POSR4_GPIO39_POSR4_PS7_MASK 0x00000080


//--------

#define HWIO_GPIO39_POSR8_ADDR  0xF0012724  
#define HWIO_GPIO39_POSR8_GPIO39_POSR8_PS8_SHFT 8
#define HWIO_GPIO39_POSR8_GPIO39_POSR8_PS8_MASK 0x00000100
#define HWIO_GPIO39_POSR8_GPIO39_POSR8_PS9_SHFT 9
#define HWIO_GPIO39_POSR8_GPIO39_POSR8_PS9_MASK 0x00000200
#define HWIO_GPIO39_POSR8_GPIO39_POSR8_PS10_SHFT 10
#define HWIO_GPIO39_POSR8_GPIO39_POSR8_PS10_MASK 0x00000400
#define HWIO_GPIO39_POSR8_GPIO39_POSR8_PS11_SHFT 11
#define HWIO_GPIO39_POSR8_GPIO39_POSR8_PS11_MASK 0x00000800


//--------

#define HWIO_GPIO39_POSR12_ADDR  0xF0012728  
#define HWIO_GPIO39_POSR12_GPIO39_POSR12_PS12_SHFT 12
#define HWIO_GPIO39_POSR12_GPIO39_POSR12_PS12_MASK 0x00001000
#define HWIO_GPIO39_POSR12_GPIO39_POSR12_PS13_SHFT 13
#define HWIO_GPIO39_POSR12_GPIO39_POSR12_PS13_MASK 0x00002000
#define HWIO_GPIO39_POSR12_GPIO39_POSR12_PS14_SHFT 14
#define HWIO_GPIO39_POSR12_GPIO39_POSR12_PS14_MASK 0x00004000
#define HWIO_GPIO39_POSR12_GPIO39_POSR12_PS15_SHFT 15
#define HWIO_GPIO39_POSR12_GPIO39_POSR12_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO39_POCR_ADDR  0xF001272C  
#define HWIO_GPIO39_POCR_GPIO39_POCR_PC0_SHFT 16
#define HWIO_GPIO39_POCR_GPIO39_POCR_PC0_MASK 0x00010000
#define HWIO_GPIO39_POCR_GPIO39_POCR_PC1_SHFT 17
#define HWIO_GPIO39_POCR_GPIO39_POCR_PC1_MASK 0x00020000
#define HWIO_GPIO39_POCR_GPIO39_POCR_PC2_SHFT 18
#define HWIO_GPIO39_POCR_GPIO39_POCR_PC2_MASK 0x00040000
#define HWIO_GPIO39_POCR_GPIO39_POCR_PC3_SHFT 19
#define HWIO_GPIO39_POCR_GPIO39_POCR_PC3_MASK 0x00080000
#define HWIO_GPIO39_POCR_GPIO39_POCR_PC4_SHFT 20
#define HWIO_GPIO39_POCR_GPIO39_POCR_PC4_MASK 0x00100000
#define HWIO_GPIO39_POCR_GPIO39_POCR_PC5_SHFT 21
#define HWIO_GPIO39_POCR_GPIO39_POCR_PC5_MASK 0x00200000
#define HWIO_GPIO39_POCR_GPIO39_POCR_PC6_SHFT 22
#define HWIO_GPIO39_POCR_GPIO39_POCR_PC6_MASK 0x00400000
#define HWIO_GPIO39_POCR_GPIO39_POCR_PC7_SHFT 23
#define HWIO_GPIO39_POCR_GPIO39_POCR_PC7_MASK 0x00800000
#define HWIO_GPIO39_POCR_GPIO39_POCR_PC8_SHFT 24
#define HWIO_GPIO39_POCR_GPIO39_POCR_PC8_MASK 0x01000000
#define HWIO_GPIO39_POCR_GPIO39_POCR_PC9_SHFT 25
#define HWIO_GPIO39_POCR_GPIO39_POCR_PC9_MASK 0x02000000
#define HWIO_GPIO39_POCR_GPIO39_POCR_PC10_SHFT 26
#define HWIO_GPIO39_POCR_GPIO39_POCR_PC10_MASK 0x04000000
#define HWIO_GPIO39_POCR_GPIO39_POCR_PC11_SHFT 27
#define HWIO_GPIO39_POCR_GPIO39_POCR_PC11_MASK 0x08000000
#define HWIO_GPIO39_POCR_GPIO39_POCR_PC12_SHFT 28
#define HWIO_GPIO39_POCR_GPIO39_POCR_PC12_MASK 0x10000000
#define HWIO_GPIO39_POCR_GPIO39_POCR_PC13_SHFT 29
#define HWIO_GPIO39_POCR_GPIO39_POCR_PC13_MASK 0x20000000
#define HWIO_GPIO39_POCR_GPIO39_POCR_PC14_SHFT 30
#define HWIO_GPIO39_POCR_GPIO39_POCR_PC14_MASK 0x40000000
#define HWIO_GPIO39_POCR_GPIO39_POCR_PC15_SHFT 31
#define HWIO_GPIO39_POCR_GPIO39_POCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO39_POCR0_ADDR  0xF0012730  
#define HWIO_GPIO39_POCR0_GPIO39_POCR0_PC0_SHFT 16
#define HWIO_GPIO39_POCR0_GPIO39_POCR0_PC0_MASK 0x00010000
#define HWIO_GPIO39_POCR0_GPIO39_POCR0_PC1_SHFT 17
#define HWIO_GPIO39_POCR0_GPIO39_POCR0_PC1_MASK 0x00020000
#define HWIO_GPIO39_POCR0_GPIO39_POCR0_PC2_SHFT 18
#define HWIO_GPIO39_POCR0_GPIO39_POCR0_PC2_MASK 0x00040000
#define HWIO_GPIO39_POCR0_GPIO39_POCR0_PC3_SHFT 19
#define HWIO_GPIO39_POCR0_GPIO39_POCR0_PC3_MASK 0x00080000


//--------

#define HWIO_GPIO39_POCR4_ADDR  0xF0012734  
#define HWIO_GPIO39_POCR4_GPIO39_POCR4_PC4_SHFT 20
#define HWIO_GPIO39_POCR4_GPIO39_POCR4_PC4_MASK 0x00100000
#define HWIO_GPIO39_POCR4_GPIO39_POCR4_PC5_SHFT 21
#define HWIO_GPIO39_POCR4_GPIO39_POCR4_PC5_MASK 0x00200000
#define HWIO_GPIO39_POCR4_GPIO39_POCR4_PC6_SHFT 22
#define HWIO_GPIO39_POCR4_GPIO39_POCR4_PC6_MASK 0x00400000
#define HWIO_GPIO39_POCR4_GPIO39_POCR4_PC7_SHFT 23
#define HWIO_GPIO39_POCR4_GPIO39_POCR4_PC7_MASK 0x00800000


//--------

#define HWIO_GPIO39_POCR8_ADDR  0xF0012738  
#define HWIO_GPIO39_POCR8_GPIO39_POCR8_PC8_SHFT 24
#define HWIO_GPIO39_POCR8_GPIO39_POCR8_PC8_MASK 0x01000000
#define HWIO_GPIO39_POCR8_GPIO39_POCR8_PC9_SHFT 25
#define HWIO_GPIO39_POCR8_GPIO39_POCR8_PC9_MASK 0x02000000
#define HWIO_GPIO39_POCR8_GPIO39_POCR8_PC10_SHFT 26
#define HWIO_GPIO39_POCR8_GPIO39_POCR8_PC10_MASK 0x04000000
#define HWIO_GPIO39_POCR8_GPIO39_POCR8_PC11_SHFT 27
#define HWIO_GPIO39_POCR8_GPIO39_POCR8_PC11_MASK 0x08000000


//--------

#define HWIO_GPIO39_POCR12_ADDR  0xF001273C  
#define HWIO_GPIO39_POCR12_GPIO39_POCR12_PC12_SHFT 28
#define HWIO_GPIO39_POCR12_GPIO39_POCR12_PC12_MASK 0x10000000
#define HWIO_GPIO39_POCR12_GPIO39_POCR12_PC13_SHFT 29
#define HWIO_GPIO39_POCR12_GPIO39_POCR12_PC13_MASK 0x20000000
#define HWIO_GPIO39_POCR12_GPIO39_POCR12_PC14_SHFT 30
#define HWIO_GPIO39_POCR12_GPIO39_POCR12_PC14_MASK 0x40000000
#define HWIO_GPIO39_POCR12_GPIO39_POCR12_PC15_SHFT 31
#define HWIO_GPIO39_POCR12_GPIO39_POCR12_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO39_PUDEN_ADDR  0xF0012740  
#define HWIO_GPIO39_PUDEN_GPIO39_PUDEN_PXPUDEN0_SHFT 0
#define HWIO_GPIO39_PUDEN_GPIO39_PUDEN_PXPUDEN0_MASK 0x00000003
#define HWIO_GPIO39_PUDEN_GPIO39_PUDEN_PXPUDEN1_SHFT 2
#define HWIO_GPIO39_PUDEN_GPIO39_PUDEN_PXPUDEN1_MASK 0x0000000c
#define HWIO_GPIO39_PUDEN_GPIO39_PUDEN_PXPUDEN2_SHFT 4
#define HWIO_GPIO39_PUDEN_GPIO39_PUDEN_PXPUDEN2_MASK 0x00000030
#define HWIO_GPIO39_PUDEN_GPIO39_PUDEN_PXPUDEN3_SHFT 6
#define HWIO_GPIO39_PUDEN_GPIO39_PUDEN_PXPUDEN3_MASK 0x000000c0
#define HWIO_GPIO39_PUDEN_GPIO39_PUDEN_PXPUDEN4_SHFT 8
#define HWIO_GPIO39_PUDEN_GPIO39_PUDEN_PXPUDEN4_MASK 0x00000300
#define HWIO_GPIO39_PUDEN_GPIO39_PUDEN_PXPUDEN5_SHFT 10
#define HWIO_GPIO39_PUDEN_GPIO39_PUDEN_PXPUDEN5_MASK 0x00000c00
#define HWIO_GPIO39_PUDEN_GPIO39_PUDEN_PXPUDEN6_SHFT 12
#define HWIO_GPIO39_PUDEN_GPIO39_PUDEN_PXPUDEN6_MASK 0x00003000
#define HWIO_GPIO39_PUDEN_GPIO39_PUDEN_PXPUDEN7_SHFT 14
#define HWIO_GPIO39_PUDEN_GPIO39_PUDEN_PXPUDEN7_MASK 0x0000c000
#define HWIO_GPIO39_PUDEN_GPIO39_PUDEN_PXPUDEN8_SHFT 16
#define HWIO_GPIO39_PUDEN_GPIO39_PUDEN_PXPUDEN8_MASK 0x00030000
#define HWIO_GPIO39_PUDEN_GPIO39_PUDEN_PXPUDEN9_SHFT 18
#define HWIO_GPIO39_PUDEN_GPIO39_PUDEN_PXPUDEN9_MASK 0x000c0000
#define HWIO_GPIO39_PUDEN_GPIO39_PUDEN_PXPUDEN10_SHFT 20
#define HWIO_GPIO39_PUDEN_GPIO39_PUDEN_PXPUDEN10_MASK 0x00300000
#define HWIO_GPIO39_PUDEN_GPIO39_PUDEN_PXPUDEN11_SHFT 22
#define HWIO_GPIO39_PUDEN_GPIO39_PUDEN_PXPUDEN11_MASK 0x00c00000
#define HWIO_GPIO39_PUDEN_GPIO39_PUDEN_PXPUDEN12_SHFT 24
#define HWIO_GPIO39_PUDEN_GPIO39_PUDEN_PXPUDEN12_MASK 0x03000000
#define HWIO_GPIO39_PUDEN_GPIO39_PUDEN_PXPUDEN13_SHFT 26
#define HWIO_GPIO39_PUDEN_GPIO39_PUDEN_PXPUDEN13_MASK 0x0c000000
#define HWIO_GPIO39_PUDEN_GPIO39_PUDEN_PXPUDEN14_SHFT 28
#define HWIO_GPIO39_PUDEN_GPIO39_PUDEN_PXPUDEN14_MASK 0x30000000
#define HWIO_GPIO39_PUDEN_GPIO39_PUDEN_PXPUDEN15_SHFT 30
#define HWIO_GPIO39_PUDEN_GPIO39_PUDEN_PXPUDEN15_MASK 0xc0000000


//--------

#define HWIO_GPIO39_PODR_ADDR  0xF0012744  
#define HWIO_GPIO39_PODR_GPIO39_PODR_PXPODR0_SHFT 0
#define HWIO_GPIO39_PODR_GPIO39_PODR_PXPODR0_MASK 0x00000003
#define HWIO_GPIO39_PODR_GPIO39_PODR_PXPODR1_SHFT 2
#define HWIO_GPIO39_PODR_GPIO39_PODR_PXPODR1_MASK 0x0000000c
#define HWIO_GPIO39_PODR_GPIO39_PODR_PXPODR2_SHFT 4
#define HWIO_GPIO39_PODR_GPIO39_PODR_PXPODR2_MASK 0x00000030
#define HWIO_GPIO39_PODR_GPIO39_PODR_PXPODR3_SHFT 6
#define HWIO_GPIO39_PODR_GPIO39_PODR_PXPODR3_MASK 0x000000c0
#define HWIO_GPIO39_PODR_GPIO39_PODR_PXPODR4_SHFT 8
#define HWIO_GPIO39_PODR_GPIO39_PODR_PXPODR4_MASK 0x00000300
#define HWIO_GPIO39_PODR_GPIO39_PODR_PXPODR5_SHFT 10
#define HWIO_GPIO39_PODR_GPIO39_PODR_PXPODR5_MASK 0x00000c00
#define HWIO_GPIO39_PODR_GPIO39_PODR_PXPODR6_SHFT 12
#define HWIO_GPIO39_PODR_GPIO39_PODR_PXPODR6_MASK 0x00003000
#define HWIO_GPIO39_PODR_GPIO39_PODR_PXPODR7_SHFT 14
#define HWIO_GPIO39_PODR_GPIO39_PODR_PXPODR7_MASK 0x0000c000
#define HWIO_GPIO39_PODR_GPIO39_PODR_PXPODR8_SHFT 16
#define HWIO_GPIO39_PODR_GPIO39_PODR_PXPODR8_MASK 0x00030000
#define HWIO_GPIO39_PODR_GPIO39_PODR_PXPODR9_SHFT 18
#define HWIO_GPIO39_PODR_GPIO39_PODR_PXPODR9_MASK 0x000c0000
#define HWIO_GPIO39_PODR_GPIO39_PODR_PXPODR10_SHFT 20
#define HWIO_GPIO39_PODR_GPIO39_PODR_PXPODR10_MASK 0x00300000
#define HWIO_GPIO39_PODR_GPIO39_PODR_PXPODR11_SHFT 22
#define HWIO_GPIO39_PODR_GPIO39_PODR_PXPODR11_MASK 0x00c00000
#define HWIO_GPIO39_PODR_GPIO39_PODR_PXPODR12_SHFT 24
#define HWIO_GPIO39_PODR_GPIO39_PODR_PXPODR12_MASK 0x03000000
#define HWIO_GPIO39_PODR_GPIO39_PODR_PXPODR13_SHFT 26
#define HWIO_GPIO39_PODR_GPIO39_PODR_PXPODR13_MASK 0x0c000000
#define HWIO_GPIO39_PODR_GPIO39_PODR_PXPODR14_SHFT 28
#define HWIO_GPIO39_PODR_GPIO39_PODR_PXPODR14_MASK 0x30000000
#define HWIO_GPIO39_PODR_GPIO39_PODR_PXPODR15_SHFT 30
#define HWIO_GPIO39_PODR_GPIO39_PODR_PXPODR15_MASK 0xc0000000


//--------

#define HWIO_GPIO39_PMOD_ADDR  0xF0012748  
#define HWIO_GPIO39_PMOD_GPIO39_PMOD_PXMOD0_SHFT 0
#define HWIO_GPIO39_PMOD_GPIO39_PMOD_PXMOD0_MASK 0x00000003
#define HWIO_GPIO39_PMOD_GPIO39_PMOD_PXMOD1_SHFT 2
#define HWIO_GPIO39_PMOD_GPIO39_PMOD_PXMOD1_MASK 0x0000000c
#define HWIO_GPIO39_PMOD_GPIO39_PMOD_PXMOD2_SHFT 4
#define HWIO_GPIO39_PMOD_GPIO39_PMOD_PXMOD2_MASK 0x00000030
#define HWIO_GPIO39_PMOD_GPIO39_PMOD_PXMOD3_SHFT 6
#define HWIO_GPIO39_PMOD_GPIO39_PMOD_PXMOD3_MASK 0x000000c0
#define HWIO_GPIO39_PMOD_GPIO39_PMOD_PXMOD4_SHFT 8
#define HWIO_GPIO39_PMOD_GPIO39_PMOD_PXMOD4_MASK 0x00000300
#define HWIO_GPIO39_PMOD_GPIO39_PMOD_PXMOD5_SHFT 10
#define HWIO_GPIO39_PMOD_GPIO39_PMOD_PXMOD5_MASK 0x00000c00
#define HWIO_GPIO39_PMOD_GPIO39_PMOD_PXMOD6_SHFT 12
#define HWIO_GPIO39_PMOD_GPIO39_PMOD_PXMOD6_MASK 0x00003000
#define HWIO_GPIO39_PMOD_GPIO39_PMOD_PXMOD7_SHFT 14
#define HWIO_GPIO39_PMOD_GPIO39_PMOD_PXMOD7_MASK 0x0000c000
#define HWIO_GPIO39_PMOD_GPIO39_PMOD_PXMOD8_SHFT 16
#define HWIO_GPIO39_PMOD_GPIO39_PMOD_PXMOD8_MASK 0x00030000
#define HWIO_GPIO39_PMOD_GPIO39_PMOD_PXMOD9_SHFT 18
#define HWIO_GPIO39_PMOD_GPIO39_PMOD_PXMOD9_MASK 0x000c0000
#define HWIO_GPIO39_PMOD_GPIO39_PMOD_PXMOD10_SHFT 20
#define HWIO_GPIO39_PMOD_GPIO39_PMOD_PXMOD10_MASK 0x00300000
#define HWIO_GPIO39_PMOD_GPIO39_PMOD_PXMOD11_SHFT 22
#define HWIO_GPIO39_PMOD_GPIO39_PMOD_PXMOD11_MASK 0x00c00000
#define HWIO_GPIO39_PMOD_GPIO39_PMOD_PXMOD12_SHFT 24
#define HWIO_GPIO39_PMOD_GPIO39_PMOD_PXMOD12_MASK 0x03000000
#define HWIO_GPIO39_PMOD_GPIO39_PMOD_PXMOD13_SHFT 26
#define HWIO_GPIO39_PMOD_GPIO39_PMOD_PXMOD13_MASK 0x0c000000
#define HWIO_GPIO39_PMOD_GPIO39_PMOD_PXMOD14_SHFT 28
#define HWIO_GPIO39_PMOD_GPIO39_PMOD_PXMOD14_MASK 0x30000000
#define HWIO_GPIO39_PMOD_GPIO39_PMOD_PXMOD15_SHFT 30
#define HWIO_GPIO39_PMOD_GPIO39_PMOD_PXMOD15_MASK 0xc0000000


//--------

#define HWIO_GPIO39_PEROUT0_ADDR  0xF001274C  
#define HWIO_GPIO39_PEROUT0_GPIO39_PEROUT0_OUTSEL0_SHFT 0
#define HWIO_GPIO39_PEROUT0_GPIO39_PEROUT0_OUTSEL0_MASK 0x0000000f
#define HWIO_GPIO39_PEROUT0_GPIO39_PEROUT0_OUTSEL1_SHFT 4
#define HWIO_GPIO39_PEROUT0_GPIO39_PEROUT0_OUTSEL1_MASK 0x000000f0
#define HWIO_GPIO39_PEROUT0_GPIO39_PEROUT0_OUTSEL2_SHFT 8
#define HWIO_GPIO39_PEROUT0_GPIO39_PEROUT0_OUTSEL2_MASK 0x00000f00
#define HWIO_GPIO39_PEROUT0_GPIO39_PEROUT0_OUTSEL3_SHFT 12
#define HWIO_GPIO39_PEROUT0_GPIO39_PEROUT0_OUTSEL3_MASK 0x0000f000
#define HWIO_GPIO39_PEROUT0_GPIO39_PEROUT0_OUTSEL4_SHFT 16
#define HWIO_GPIO39_PEROUT0_GPIO39_PEROUT0_OUTSEL4_MASK 0x000f0000
#define HWIO_GPIO39_PEROUT0_GPIO39_PEROUT0_OUTSEL5_SHFT 20
#define HWIO_GPIO39_PEROUT0_GPIO39_PEROUT0_OUTSEL5_MASK 0x00f00000
#define HWIO_GPIO39_PEROUT0_GPIO39_PEROUT0_OUTSEL6_SHFT 24
#define HWIO_GPIO39_PEROUT0_GPIO39_PEROUT0_OUTSEL6_MASK 0x0f000000
#define HWIO_GPIO39_PEROUT0_GPIO39_PEROUT0_OUTSEL7_SHFT 28
#define HWIO_GPIO39_PEROUT0_GPIO39_PEROUT0_OUTSEL7_MASK 0xf0000000


//--------

#define HWIO_GPIO39_PEROUT1_ADDR  0xF0012750  
#define HWIO_GPIO39_PEROUT1_GPIO39_PEROUT1_OUTSEL8_SHFT 0
#define HWIO_GPIO39_PEROUT1_GPIO39_PEROUT1_OUTSEL8_MASK 0x0000000f
#define HWIO_GPIO39_PEROUT1_GPIO39_PEROUT1_OUTSEL9_SHFT 4
#define HWIO_GPIO39_PEROUT1_GPIO39_PEROUT1_OUTSEL9_MASK 0x000000f0
#define HWIO_GPIO39_PEROUT1_GPIO39_PEROUT1_OUTSEL10_SHFT 8
#define HWIO_GPIO39_PEROUT1_GPIO39_PEROUT1_OUTSEL10_MASK 0x00000f00
#define HWIO_GPIO39_PEROUT1_GPIO39_PEROUT1_OUTSEL11_SHFT 12
#define HWIO_GPIO39_PEROUT1_GPIO39_PEROUT1_OUTSEL11_MASK 0x0000f000
#define HWIO_GPIO39_PEROUT1_GPIO39_PEROUT1_OUTSEL12_SHFT 16
#define HWIO_GPIO39_PEROUT1_GPIO39_PEROUT1_OUTSEL12_MASK 0x000f0000
#define HWIO_GPIO39_PEROUT1_GPIO39_PEROUT1_OUTSEL13_SHFT 20
#define HWIO_GPIO39_PEROUT1_GPIO39_PEROUT1_OUTSEL13_MASK 0x00f00000
#define HWIO_GPIO39_PEROUT1_GPIO39_PEROUT1_OUTSEL14_SHFT 24
#define HWIO_GPIO39_PEROUT1_GPIO39_PEROUT1_OUTSEL14_MASK 0x0f000000
#define HWIO_GPIO39_PEROUT1_GPIO39_PEROUT1_OUTSEL15_SHFT 28
#define HWIO_GPIO39_PEROUT1_GPIO39_PEROUT1_OUTSEL15_MASK 0xf0000000


//--------

#define HWIO_GPIO39_PDR0_ADDR  0xF0012754  
#define HWIO_GPIO39_PDR0_GPIO39_PDR0_PXPD0_SHFT 0
#define HWIO_GPIO39_PDR0_GPIO39_PDR0_PXPD0_MASK 0x00000003
#define HWIO_GPIO39_PDR0_GPIO39_PDR0_PXPD1_SHFT 4
#define HWIO_GPIO39_PDR0_GPIO39_PDR0_PXPD1_MASK 0x00000030
#define HWIO_GPIO39_PDR0_GPIO39_PDR0_PXPD2_SHFT 8
#define HWIO_GPIO39_PDR0_GPIO39_PDR0_PXPD2_MASK 0x00000300
#define HWIO_GPIO39_PDR0_GPIO39_PDR0_PXPD3_SHFT 12
#define HWIO_GPIO39_PDR0_GPIO39_PDR0_PXPD3_MASK 0x00003000
#define HWIO_GPIO39_PDR0_GPIO39_PDR0_PXPD4_SHFT 16
#define HWIO_GPIO39_PDR0_GPIO39_PDR0_PXPD4_MASK 0x00030000
#define HWIO_GPIO39_PDR0_GPIO39_PDR0_PXPD5_SHFT 20
#define HWIO_GPIO39_PDR0_GPIO39_PDR0_PXPD5_MASK 0x00300000
#define HWIO_GPIO39_PDR0_GPIO39_PDR0_PXPD6_SHFT 24
#define HWIO_GPIO39_PDR0_GPIO39_PDR0_PXPD6_MASK 0x03000000
#define HWIO_GPIO39_PDR0_GPIO39_PDR0_PXPD7_SHFT 28
#define HWIO_GPIO39_PDR0_GPIO39_PDR0_PXPD7_MASK 0x30000000


//--------

#define HWIO_GPIO39_PDR1_ADDR  0xF0012758  
#define HWIO_GPIO39_PDR1_GPIO39_PDR1_PXPD8_SHFT 0
#define HWIO_GPIO39_PDR1_GPIO39_PDR1_PXPD8_MASK 0x00000003
#define HWIO_GPIO39_PDR1_GPIO39_PDR1_PXPD9_SHFT 4
#define HWIO_GPIO39_PDR1_GPIO39_PDR1_PXPD9_MASK 0x00000030
#define HWIO_GPIO39_PDR1_GPIO39_PDR1_PXPD10_SHFT 8
#define HWIO_GPIO39_PDR1_GPIO39_PDR1_PXPD10_MASK 0x00000300
#define HWIO_GPIO39_PDR1_GPIO39_PDR1_PXPD11_SHFT 12
#define HWIO_GPIO39_PDR1_GPIO39_PDR1_PXPD11_MASK 0x00003000
#define HWIO_GPIO39_PDR1_GPIO39_PDR1_PXPD12_SHFT 16
#define HWIO_GPIO39_PDR1_GPIO39_PDR1_PXPD12_MASK 0x00030000
#define HWIO_GPIO39_PDR1_GPIO39_PDR1_PXPD13_SHFT 20
#define HWIO_GPIO39_PDR1_GPIO39_PDR1_PXPD13_MASK 0x00300000
#define HWIO_GPIO39_PDR1_GPIO39_PDR1_PXPD14_SHFT 24
#define HWIO_GPIO39_PDR1_GPIO39_PDR1_PXPD14_MASK 0x03000000
#define HWIO_GPIO39_PDR1_GPIO39_PDR1_PXPD15_SHFT 28
#define HWIO_GPIO39_PDR1_GPIO39_PDR1_PXPD15_MASK 0x30000000


//--------

#define HWIO_GPIO39_SDE_ADDR  0xF001275C  
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEN0_SHFT 0
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEN0_MASK 0x00000001
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEN1_SHFT 1
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEN1_MASK 0x00000002
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEN2_SHFT 2
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEN2_MASK 0x00000004
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEN3_SHFT 3
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEN3_MASK 0x00000008
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEN4_SHFT 4
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEN4_MASK 0x00000010
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEN5_SHFT 5
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEN5_MASK 0x00000020
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEN6_SHFT 6
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEN6_MASK 0x00000040
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEN7_SHFT 7
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEN7_MASK 0x00000080
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEN8_SHFT 8
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEN8_MASK 0x00000100
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEN9_SHFT 9
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEN9_MASK 0x00000200
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEN10_SHFT 10
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEN10_MASK 0x00000400
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEN11_SHFT 11
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEN11_MASK 0x00000800
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEN12_SHFT 12
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEN12_MASK 0x00001000
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEN13_SHFT 13
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEN13_MASK 0x00002000
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEN14_SHFT 14
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEN14_MASK 0x00004000
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEN15_SHFT 15
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEN15_MASK 0x00008000
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEF0_SHFT 16
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEF0_MASK 0x00010000
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEF1_SHFT 17
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEF1_MASK 0x00020000
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEF2_SHFT 18
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEF2_MASK 0x00040000
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEF3_SHFT 19
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEF3_MASK 0x00080000
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEF4_SHFT 20
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEF4_MASK 0x00100000
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEF5_SHFT 21
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEF5_MASK 0x00200000
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEF6_SHFT 22
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEF6_MASK 0x00400000
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEF7_SHFT 23
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEF7_MASK 0x00800000
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEF8_SHFT 24
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEF8_MASK 0x01000000
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEF9_SHFT 25
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEF9_MASK 0x02000000
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEF10_SHFT 26
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEF10_MASK 0x04000000
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEF11_SHFT 27
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEF11_MASK 0x08000000
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEF12_SHFT 28
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEF12_MASK 0x10000000
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEF13_SHFT 29
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEF13_MASK 0x20000000
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEF14_SHFT 30
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEF14_MASK 0x40000000
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEF15_SHFT 31
#define HWIO_GPIO39_SDE_GPIO39_SDE_SDEF15_MASK 0x80000000


//--------

#define HWIO_GPIO39_SDCTL_ADDR  0xF0012760  
#define HWIO_GPIO39_SDCTL_GPIO39_SDCTL_SWTRIG_SHFT 0
#define HWIO_GPIO39_SDCTL_GPIO39_SDCTL_SWTRIG_MASK 0x00000001
#define HWIO_GPIO39_SDCTL_GPIO39_SDCTL_LINKEN_SHFT 1
#define HWIO_GPIO39_SDCTL_GPIO39_SDCTL_LINKEN_MASK 0x00000002
#define HWIO_GPIO39_SDCTL_GPIO39_SDCTL_PSDEF_SHFT 2
#define HWIO_GPIO39_SDCTL_GPIO39_SDCTL_PSDEF_MASK 0x00000004


//--------

#define HWIO_GPIO39_ESR_ADDR  0xF0012764  
#define HWIO_GPIO39_ESR_GPIO39_ESR_EN0_SHFT 0
#define HWIO_GPIO39_ESR_GPIO39_ESR_EN0_MASK 0x00000001
#define HWIO_GPIO39_ESR_GPIO39_ESR_EN1_SHFT 1
#define HWIO_GPIO39_ESR_GPIO39_ESR_EN1_MASK 0x00000002
#define HWIO_GPIO39_ESR_GPIO39_ESR_EN2_SHFT 2
#define HWIO_GPIO39_ESR_GPIO39_ESR_EN2_MASK 0x00000004
#define HWIO_GPIO39_ESR_GPIO39_ESR_EN3_SHFT 3
#define HWIO_GPIO39_ESR_GPIO39_ESR_EN3_MASK 0x00000008
#define HWIO_GPIO39_ESR_GPIO39_ESR_EN4_SHFT 4
#define HWIO_GPIO39_ESR_GPIO39_ESR_EN4_MASK 0x00000010
#define HWIO_GPIO39_ESR_GPIO39_ESR_EN5_SHFT 5
#define HWIO_GPIO39_ESR_GPIO39_ESR_EN5_MASK 0x00000020
#define HWIO_GPIO39_ESR_GPIO39_ESR_EN6_SHFT 6
#define HWIO_GPIO39_ESR_GPIO39_ESR_EN6_MASK 0x00000040
#define HWIO_GPIO39_ESR_GPIO39_ESR_EN7_SHFT 7
#define HWIO_GPIO39_ESR_GPIO39_ESR_EN7_MASK 0x00000080
#define HWIO_GPIO39_ESR_GPIO39_ESR_EN8_SHFT 8
#define HWIO_GPIO39_ESR_GPIO39_ESR_EN8_MASK 0x00000100
#define HWIO_GPIO39_ESR_GPIO39_ESR_EN9_SHFT 9
#define HWIO_GPIO39_ESR_GPIO39_ESR_EN9_MASK 0x00000200
#define HWIO_GPIO39_ESR_GPIO39_ESR_EN10_SHFT 10
#define HWIO_GPIO39_ESR_GPIO39_ESR_EN10_MASK 0x00000400
#define HWIO_GPIO39_ESR_GPIO39_ESR_EN11_SHFT 11
#define HWIO_GPIO39_ESR_GPIO39_ESR_EN11_MASK 0x00000800
#define HWIO_GPIO39_ESR_GPIO39_ESR_EN12_SHFT 12
#define HWIO_GPIO39_ESR_GPIO39_ESR_EN12_MASK 0x00001000
#define HWIO_GPIO39_ESR_GPIO39_ESR_EN13_SHFT 13
#define HWIO_GPIO39_ESR_GPIO39_ESR_EN13_MASK 0x00002000
#define HWIO_GPIO39_ESR_GPIO39_ESR_EN14_SHFT 14
#define HWIO_GPIO39_ESR_GPIO39_ESR_EN14_MASK 0x00004000
#define HWIO_GPIO39_ESR_GPIO39_ESR_EN15_SHFT 15
#define HWIO_GPIO39_ESR_GPIO39_ESR_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO39_LOCK_ADDR  0xF0012768  
#define HWIO_GPIO39_LOCK_GPIO39_LOCK_P0LCK_SHFT 0
#define HWIO_GPIO39_LOCK_GPIO39_LOCK_P0LCK_MASK 0x00000001
#define HWIO_GPIO39_LOCK_GPIO39_LOCK_P1LCK_SHFT 1
#define HWIO_GPIO39_LOCK_GPIO39_LOCK_P1LCK_MASK 0x00000002
#define HWIO_GPIO39_LOCK_GPIO39_LOCK_P2LCK_SHFT 2
#define HWIO_GPIO39_LOCK_GPIO39_LOCK_P2LCK_MASK 0x00000004
#define HWIO_GPIO39_LOCK_GPIO39_LOCK_P3LCK_SHFT 3
#define HWIO_GPIO39_LOCK_GPIO39_LOCK_P3LCK_MASK 0x00000008
#define HWIO_GPIO39_LOCK_GPIO39_LOCK_P4LCK_SHFT 4
#define HWIO_GPIO39_LOCK_GPIO39_LOCK_P4LCK_MASK 0x00000010
#define HWIO_GPIO39_LOCK_GPIO39_LOCK_P5LCK_SHFT 5
#define HWIO_GPIO39_LOCK_GPIO39_LOCK_P5LCK_MASK 0x00000020
#define HWIO_GPIO39_LOCK_GPIO39_LOCK_P6LCK_SHFT 6
#define HWIO_GPIO39_LOCK_GPIO39_LOCK_P6LCK_MASK 0x00000040
#define HWIO_GPIO39_LOCK_GPIO39_LOCK_P7LCK_SHFT 7
#define HWIO_GPIO39_LOCK_GPIO39_LOCK_P7LCK_MASK 0x00000080
#define HWIO_GPIO39_LOCK_GPIO39_LOCK_P8LCK_SHFT 8
#define HWIO_GPIO39_LOCK_GPIO39_LOCK_P8LCK_MASK 0x00000100
#define HWIO_GPIO39_LOCK_GPIO39_LOCK_P9LCK_SHFT 9
#define HWIO_GPIO39_LOCK_GPIO39_LOCK_P9LCK_MASK 0x00000200
#define HWIO_GPIO39_LOCK_GPIO39_LOCK_P10LCK_SHFT 10
#define HWIO_GPIO39_LOCK_GPIO39_LOCK_P10LCK_MASK 0x00000400
#define HWIO_GPIO39_LOCK_GPIO39_LOCK_P11LCK_SHFT 11
#define HWIO_GPIO39_LOCK_GPIO39_LOCK_P11LCK_MASK 0x00000800
#define HWIO_GPIO39_LOCK_GPIO39_LOCK_P12LCK_SHFT 12
#define HWIO_GPIO39_LOCK_GPIO39_LOCK_P12LCK_MASK 0x00001000
#define HWIO_GPIO39_LOCK_GPIO39_LOCK_P13LCK_SHFT 13
#define HWIO_GPIO39_LOCK_GPIO39_LOCK_P13LCK_MASK 0x00002000
#define HWIO_GPIO39_LOCK_GPIO39_LOCK_P14LCK_SHFT 14
#define HWIO_GPIO39_LOCK_GPIO39_LOCK_P14LCK_MASK 0x00004000
#define HWIO_GPIO39_LOCK_GPIO39_LOCK_P15LCK_SHFT 15
#define HWIO_GPIO39_LOCK_GPIO39_LOCK_P15LCK_MASK 0x00008000
#define HWIO_GPIO39_LOCK_GPIO39_LOCK_PXLCKKEY_SHFT 16
#define HWIO_GPIO39_LOCK_GPIO39_LOCK_PXLCKKEY_MASK 0xffff0000


//--------

#define HWIO_GPIO39_SDETRMOD_ADDR  0xF001276C  
#define HWIO_GPIO39_SDETRMOD_GPIO39_SDETRMOD_TGSEL0_SHFT 0
#define HWIO_GPIO39_SDETRMOD_GPIO39_SDETRMOD_TGSEL0_MASK 0x00000001
#define HWIO_GPIO39_SDETRMOD_GPIO39_SDETRMOD_TGSEL1_SHFT 1
#define HWIO_GPIO39_SDETRMOD_GPIO39_SDETRMOD_TGSEL1_MASK 0x00000002
#define HWIO_GPIO39_SDETRMOD_GPIO39_SDETRMOD_TGSEL2_SHFT 2
#define HWIO_GPIO39_SDETRMOD_GPIO39_SDETRMOD_TGSEL2_MASK 0x00000004
#define HWIO_GPIO39_SDETRMOD_GPIO39_SDETRMOD_TGSEL3_SHFT 3
#define HWIO_GPIO39_SDETRMOD_GPIO39_SDETRMOD_TGSEL3_MASK 0x00000008
#define HWIO_GPIO39_SDETRMOD_GPIO39_SDETRMOD_TGSEL4_SHFT 4
#define HWIO_GPIO39_SDETRMOD_GPIO39_SDETRMOD_TGSEL4_MASK 0x00000010
#define HWIO_GPIO39_SDETRMOD_GPIO39_SDETRMOD_TGSEL5_SHFT 5
#define HWIO_GPIO39_SDETRMOD_GPIO39_SDETRMOD_TGSEL5_MASK 0x00000020
#define HWIO_GPIO39_SDETRMOD_GPIO39_SDETRMOD_TGSEL6_SHFT 6
#define HWIO_GPIO39_SDETRMOD_GPIO39_SDETRMOD_TGSEL6_MASK 0x00000040
#define HWIO_GPIO39_SDETRMOD_GPIO39_SDETRMOD_TGSEL7_SHFT 7
#define HWIO_GPIO39_SDETRMOD_GPIO39_SDETRMOD_TGSEL7_MASK 0x00000080
#define HWIO_GPIO39_SDETRMOD_GPIO39_SDETRMOD_TGSEL8_SHFT 8
#define HWIO_GPIO39_SDETRMOD_GPIO39_SDETRMOD_TGSEL8_MASK 0x00000100
#define HWIO_GPIO39_SDETRMOD_GPIO39_SDETRMOD_TGSEL9_SHFT 9
#define HWIO_GPIO39_SDETRMOD_GPIO39_SDETRMOD_TGSEL9_MASK 0x00000200
#define HWIO_GPIO39_SDETRMOD_GPIO39_SDETRMOD_TGSEL10_SHFT 10
#define HWIO_GPIO39_SDETRMOD_GPIO39_SDETRMOD_TGSEL10_MASK 0x00000400
#define HWIO_GPIO39_SDETRMOD_GPIO39_SDETRMOD_TGSEL11_SHFT 11
#define HWIO_GPIO39_SDETRMOD_GPIO39_SDETRMOD_TGSEL11_MASK 0x00000800
#define HWIO_GPIO39_SDETRMOD_GPIO39_SDETRMOD_TGSEL12_SHFT 12
#define HWIO_GPIO39_SDETRMOD_GPIO39_SDETRMOD_TGSEL12_MASK 0x00001000
#define HWIO_GPIO39_SDETRMOD_GPIO39_SDETRMOD_TGSEL13_SHFT 13
#define HWIO_GPIO39_SDETRMOD_GPIO39_SDETRMOD_TGSEL13_MASK 0x00002000
#define HWIO_GPIO39_SDETRMOD_GPIO39_SDETRMOD_TGSEL14_SHFT 14
#define HWIO_GPIO39_SDETRMOD_GPIO39_SDETRMOD_TGSEL14_MASK 0x00004000
#define HWIO_GPIO39_SDETRMOD_GPIO39_SDETRMOD_TGSEL15_SHFT 15
#define HWIO_GPIO39_SDETRMOD_GPIO39_SDETRMOD_TGSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO39_PCSR_ADDR  0xF0012770  
#define HWIO_GPIO39_PCSR_GPIO39_PCSR_SEL0_SHFT 0
#define HWIO_GPIO39_PCSR_GPIO39_PCSR_SEL0_MASK 0x00000001
#define HWIO_GPIO39_PCSR_GPIO39_PCSR_SEL1_SHFT 1
#define HWIO_GPIO39_PCSR_GPIO39_PCSR_SEL1_MASK 0x00000002
#define HWIO_GPIO39_PCSR_GPIO39_PCSR_SEL2_SHFT 2
#define HWIO_GPIO39_PCSR_GPIO39_PCSR_SEL2_MASK 0x00000004
#define HWIO_GPIO39_PCSR_GPIO39_PCSR_SEL3_SHFT 3
#define HWIO_GPIO39_PCSR_GPIO39_PCSR_SEL3_MASK 0x00000008
#define HWIO_GPIO39_PCSR_GPIO39_PCSR_SEL4_SHFT 4
#define HWIO_GPIO39_PCSR_GPIO39_PCSR_SEL4_MASK 0x00000010
#define HWIO_GPIO39_PCSR_GPIO39_PCSR_SEL5_SHFT 5
#define HWIO_GPIO39_PCSR_GPIO39_PCSR_SEL5_MASK 0x00000020
#define HWIO_GPIO39_PCSR_GPIO39_PCSR_SEL6_SHFT 6
#define HWIO_GPIO39_PCSR_GPIO39_PCSR_SEL6_MASK 0x00000040
#define HWIO_GPIO39_PCSR_GPIO39_PCSR_SEL7_SHFT 7
#define HWIO_GPIO39_PCSR_GPIO39_PCSR_SEL7_MASK 0x00000080
#define HWIO_GPIO39_PCSR_GPIO39_PCSR_SEL8_SHFT 8
#define HWIO_GPIO39_PCSR_GPIO39_PCSR_SEL8_MASK 0x00000100
#define HWIO_GPIO39_PCSR_GPIO39_PCSR_SEL9_SHFT 9
#define HWIO_GPIO39_PCSR_GPIO39_PCSR_SEL9_MASK 0x00000200
#define HWIO_GPIO39_PCSR_GPIO39_PCSR_SEL10_SHFT 10
#define HWIO_GPIO39_PCSR_GPIO39_PCSR_SEL10_MASK 0x00000400
#define HWIO_GPIO39_PCSR_GPIO39_PCSR_SEL11_SHFT 11
#define HWIO_GPIO39_PCSR_GPIO39_PCSR_SEL11_MASK 0x00000800
#define HWIO_GPIO39_PCSR_GPIO39_PCSR_SEL12_SHFT 12
#define HWIO_GPIO39_PCSR_GPIO39_PCSR_SEL12_MASK 0x00001000
#define HWIO_GPIO39_PCSR_GPIO39_PCSR_SEL13_SHFT 13
#define HWIO_GPIO39_PCSR_GPIO39_PCSR_SEL13_MASK 0x00002000
#define HWIO_GPIO39_PCSR_GPIO39_PCSR_SEL14_SHFT 14
#define HWIO_GPIO39_PCSR_GPIO39_PCSR_SEL14_MASK 0x00004000
#define HWIO_GPIO39_PCSR_GPIO39_PCSR_SEL15_SHFT 15
#define HWIO_GPIO39_PCSR_GPIO39_PCSR_SEL15_MASK 0x00008000


//--------

#define HWIO_GPIO39_INEN_ADDR  0xF0012774  
#define HWIO_GPIO39_INEN_GPIO39_INEN_EN0_SHFT 0
#define HWIO_GPIO39_INEN_GPIO39_INEN_EN0_MASK 0x00000001
#define HWIO_GPIO39_INEN_GPIO39_INEN_EN1_SHFT 1
#define HWIO_GPIO39_INEN_GPIO39_INEN_EN1_MASK 0x00000002
#define HWIO_GPIO39_INEN_GPIO39_INEN_EN2_SHFT 2
#define HWIO_GPIO39_INEN_GPIO39_INEN_EN2_MASK 0x00000004
#define HWIO_GPIO39_INEN_GPIO39_INEN_EN3_SHFT 3
#define HWIO_GPIO39_INEN_GPIO39_INEN_EN3_MASK 0x00000008
#define HWIO_GPIO39_INEN_GPIO39_INEN_EN4_SHFT 4
#define HWIO_GPIO39_INEN_GPIO39_INEN_EN4_MASK 0x00000010
#define HWIO_GPIO39_INEN_GPIO39_INEN_EN5_SHFT 5
#define HWIO_GPIO39_INEN_GPIO39_INEN_EN5_MASK 0x00000020
#define HWIO_GPIO39_INEN_GPIO39_INEN_EN6_SHFT 6
#define HWIO_GPIO39_INEN_GPIO39_INEN_EN6_MASK 0x00000040
#define HWIO_GPIO39_INEN_GPIO39_INEN_EN7_SHFT 7
#define HWIO_GPIO39_INEN_GPIO39_INEN_EN7_MASK 0x00000080
#define HWIO_GPIO39_INEN_GPIO39_INEN_EN8_SHFT 8
#define HWIO_GPIO39_INEN_GPIO39_INEN_EN8_MASK 0x00000100
#define HWIO_GPIO39_INEN_GPIO39_INEN_EN9_SHFT 9
#define HWIO_GPIO39_INEN_GPIO39_INEN_EN9_MASK 0x00000200
#define HWIO_GPIO39_INEN_GPIO39_INEN_EN10_SHFT 10
#define HWIO_GPIO39_INEN_GPIO39_INEN_EN10_MASK 0x00000400
#define HWIO_GPIO39_INEN_GPIO39_INEN_EN11_SHFT 11
#define HWIO_GPIO39_INEN_GPIO39_INEN_EN11_MASK 0x00000800
#define HWIO_GPIO39_INEN_GPIO39_INEN_EN12_SHFT 12
#define HWIO_GPIO39_INEN_GPIO39_INEN_EN12_MASK 0x00001000
#define HWIO_GPIO39_INEN_GPIO39_INEN_EN13_SHFT 13
#define HWIO_GPIO39_INEN_GPIO39_INEN_EN13_MASK 0x00002000
#define HWIO_GPIO39_INEN_GPIO39_INEN_EN14_SHFT 14
#define HWIO_GPIO39_INEN_GPIO39_INEN_EN14_MASK 0x00004000
#define HWIO_GPIO39_INEN_GPIO39_INEN_EN15_SHFT 15
#define HWIO_GPIO39_INEN_GPIO39_INEN_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO39_PUDRST_ADDR  0xF0012778  
#define HWIO_GPIO39_PUDRST_GPIO39_PUDRST_PDSEL0_SHFT 0
#define HWIO_GPIO39_PUDRST_GPIO39_PUDRST_PDSEL0_MASK 0x00000001
#define HWIO_GPIO39_PUDRST_GPIO39_PUDRST_PDSEL1_SHFT 1
#define HWIO_GPIO39_PUDRST_GPIO39_PUDRST_PDSEL1_MASK 0x00000002
#define HWIO_GPIO39_PUDRST_GPIO39_PUDRST_PDSEL2_SHFT 2
#define HWIO_GPIO39_PUDRST_GPIO39_PUDRST_PDSEL2_MASK 0x00000004
#define HWIO_GPIO39_PUDRST_GPIO39_PUDRST_PDSEL3_SHFT 3
#define HWIO_GPIO39_PUDRST_GPIO39_PUDRST_PDSEL3_MASK 0x00000008
#define HWIO_GPIO39_PUDRST_GPIO39_PUDRST_PDSEL4_SHFT 4
#define HWIO_GPIO39_PUDRST_GPIO39_PUDRST_PDSEL4_MASK 0x00000010
#define HWIO_GPIO39_PUDRST_GPIO39_PUDRST_PDSEL5_SHFT 5
#define HWIO_GPIO39_PUDRST_GPIO39_PUDRST_PDSEL5_MASK 0x00000020
#define HWIO_GPIO39_PUDRST_GPIO39_PUDRST_PDSEL6_SHFT 6
#define HWIO_GPIO39_PUDRST_GPIO39_PUDRST_PDSEL6_MASK 0x00000040
#define HWIO_GPIO39_PUDRST_GPIO39_PUDRST_PDSEL7_SHFT 7
#define HWIO_GPIO39_PUDRST_GPIO39_PUDRST_PDSEL7_MASK 0x00000080
#define HWIO_GPIO39_PUDRST_GPIO39_PUDRST_PDSEL8_SHFT 8
#define HWIO_GPIO39_PUDRST_GPIO39_PUDRST_PDSEL8_MASK 0x00000100
#define HWIO_GPIO39_PUDRST_GPIO39_PUDRST_PDSEL9_SHFT 9
#define HWIO_GPIO39_PUDRST_GPIO39_PUDRST_PDSEL9_MASK 0x00000200
#define HWIO_GPIO39_PUDRST_GPIO39_PUDRST_PDSEL10_SHFT 10
#define HWIO_GPIO39_PUDRST_GPIO39_PUDRST_PDSEL10_MASK 0x00000400
#define HWIO_GPIO39_PUDRST_GPIO39_PUDRST_PDSEL11_SHFT 11
#define HWIO_GPIO39_PUDRST_GPIO39_PUDRST_PDSEL11_MASK 0x00000800
#define HWIO_GPIO39_PUDRST_GPIO39_PUDRST_PDSEL12_SHFT 12
#define HWIO_GPIO39_PUDRST_GPIO39_PUDRST_PDSEL12_MASK 0x00001000
#define HWIO_GPIO39_PUDRST_GPIO39_PUDRST_PDSEL13_SHFT 13
#define HWIO_GPIO39_PUDRST_GPIO39_PUDRST_PDSEL13_MASK 0x00002000
#define HWIO_GPIO39_PUDRST_GPIO39_PUDRST_PDSEL14_SHFT 14
#define HWIO_GPIO39_PUDRST_GPIO39_PUDRST_PDSEL14_MASK 0x00004000
#define HWIO_GPIO39_PUDRST_GPIO39_PUDRST_PDSEL15_SHFT 15
#define HWIO_GPIO39_PUDRST_GPIO39_PUDRST_PDSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO40_INFO_ADDR  0xF0012800  
#define HWIO_GPIO40_INFO_GPIO40_INFO_MODREV_SHFT 0
#define HWIO_GPIO40_INFO_GPIO40_INFO_MODREV_MASK 0x000000ff
#define HWIO_GPIO40_INFO_GPIO40_INFO_MODTYPE_SHFT 8
#define HWIO_GPIO40_INFO_GPIO40_INFO_MODTYPE_MASK 0x0000ff00
#define HWIO_GPIO40_INFO_GPIO40_INFO_MODNUMBER_SHFT 16
#define HWIO_GPIO40_INFO_GPIO40_INFO_MODNUMBER_MASK 0xffff0000


//--------

#define HWIO_GPIO40_ACES0_ADDR  0xF0012804  
#define HWIO_GPIO40_ACES0_GPIO40_ACES0_EN0_SHFT 0
#define HWIO_GPIO40_ACES0_GPIO40_ACES0_EN0_MASK 0x00000001
#define HWIO_GPIO40_ACES0_GPIO40_ACES0_EN1_SHFT 1
#define HWIO_GPIO40_ACES0_GPIO40_ACES0_EN1_MASK 0x00000002
#define HWIO_GPIO40_ACES0_GPIO40_ACES0_EN2_SHFT 2
#define HWIO_GPIO40_ACES0_GPIO40_ACES0_EN2_MASK 0x00000004
#define HWIO_GPIO40_ACES0_GPIO40_ACES0_EN3_SHFT 3
#define HWIO_GPIO40_ACES0_GPIO40_ACES0_EN3_MASK 0x00000008
#define HWIO_GPIO40_ACES0_GPIO40_ACES0_EN4_SHFT 4
#define HWIO_GPIO40_ACES0_GPIO40_ACES0_EN4_MASK 0x00000010
#define HWIO_GPIO40_ACES0_GPIO40_ACES0_EN5_SHFT 5
#define HWIO_GPIO40_ACES0_GPIO40_ACES0_EN5_MASK 0x00000020
#define HWIO_GPIO40_ACES0_GPIO40_ACES0_EN6_SHFT 6
#define HWIO_GPIO40_ACES0_GPIO40_ACES0_EN6_MASK 0x00000040
#define HWIO_GPIO40_ACES0_GPIO40_ACES0_EN7_SHFT 7
#define HWIO_GPIO40_ACES0_GPIO40_ACES0_EN7_MASK 0x00000080
#define HWIO_GPIO40_ACES0_GPIO40_ACES0_EN8_SHFT 8
#define HWIO_GPIO40_ACES0_GPIO40_ACES0_EN8_MASK 0x00000100
#define HWIO_GPIO40_ACES0_GPIO40_ACES0_EN9_SHFT 9
#define HWIO_GPIO40_ACES0_GPIO40_ACES0_EN9_MASK 0x00000200
#define HWIO_GPIO40_ACES0_GPIO40_ACES0_EN10_SHFT 10
#define HWIO_GPIO40_ACES0_GPIO40_ACES0_EN10_MASK 0x00000400
#define HWIO_GPIO40_ACES0_GPIO40_ACES0_EN11_SHFT 11
#define HWIO_GPIO40_ACES0_GPIO40_ACES0_EN11_MASK 0x00000800
#define HWIO_GPIO40_ACES0_GPIO40_ACES0_EN12_SHFT 12
#define HWIO_GPIO40_ACES0_GPIO40_ACES0_EN12_MASK 0x00001000
#define HWIO_GPIO40_ACES0_GPIO40_ACES0_EN13_SHFT 13
#define HWIO_GPIO40_ACES0_GPIO40_ACES0_EN13_MASK 0x00002000
#define HWIO_GPIO40_ACES0_GPIO40_ACES0_EN14_SHFT 14
#define HWIO_GPIO40_ACES0_GPIO40_ACES0_EN14_MASK 0x00004000
#define HWIO_GPIO40_ACES0_GPIO40_ACES0_EN15_SHFT 15
#define HWIO_GPIO40_ACES0_GPIO40_ACES0_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO40_ACES1_ADDR  0xF0012808  


//--------

#define HWIO_GPIO40_PIR_ADDR  0xF001280C  
#define HWIO_GPIO40_PIR_GPIO40_PIR_PXPIR0_SHFT 0
#define HWIO_GPIO40_PIR_GPIO40_PIR_PXPIR0_MASK 0x00000001
#define HWIO_GPIO40_PIR_GPIO40_PIR_PXPIR1_SHFT 1
#define HWIO_GPIO40_PIR_GPIO40_PIR_PXPIR1_MASK 0x00000002
#define HWIO_GPIO40_PIR_GPIO40_PIR_PXPIR2_SHFT 2
#define HWIO_GPIO40_PIR_GPIO40_PIR_PXPIR2_MASK 0x00000004
#define HWIO_GPIO40_PIR_GPIO40_PIR_PXPIR3_SHFT 3
#define HWIO_GPIO40_PIR_GPIO40_PIR_PXPIR3_MASK 0x00000008
#define HWIO_GPIO40_PIR_GPIO40_PIR_PXPIR4_SHFT 4
#define HWIO_GPIO40_PIR_GPIO40_PIR_PXPIR4_MASK 0x00000010
#define HWIO_GPIO40_PIR_GPIO40_PIR_PXPIR5_SHFT 5
#define HWIO_GPIO40_PIR_GPIO40_PIR_PXPIR5_MASK 0x00000020
#define HWIO_GPIO40_PIR_GPIO40_PIR_PXPIR6_SHFT 6
#define HWIO_GPIO40_PIR_GPIO40_PIR_PXPIR6_MASK 0x00000040
#define HWIO_GPIO40_PIR_GPIO40_PIR_PXPIR7_SHFT 7
#define HWIO_GPIO40_PIR_GPIO40_PIR_PXPIR7_MASK 0x00000080
#define HWIO_GPIO40_PIR_GPIO40_PIR_PXPIR8_SHFT 8
#define HWIO_GPIO40_PIR_GPIO40_PIR_PXPIR8_MASK 0x00000100
#define HWIO_GPIO40_PIR_GPIO40_PIR_PXPIR9_SHFT 9
#define HWIO_GPIO40_PIR_GPIO40_PIR_PXPIR9_MASK 0x00000200
#define HWIO_GPIO40_PIR_GPIO40_PIR_PXPIR10_SHFT 10
#define HWIO_GPIO40_PIR_GPIO40_PIR_PXPIR10_MASK 0x00000400
#define HWIO_GPIO40_PIR_GPIO40_PIR_PXPIR11_SHFT 11
#define HWIO_GPIO40_PIR_GPIO40_PIR_PXPIR11_MASK 0x00000800
#define HWIO_GPIO40_PIR_GPIO40_PIR_PXPIR12_SHFT 12
#define HWIO_GPIO40_PIR_GPIO40_PIR_PXPIR12_MASK 0x00001000
#define HWIO_GPIO40_PIR_GPIO40_PIR_PXPIR13_SHFT 13
#define HWIO_GPIO40_PIR_GPIO40_PIR_PXPIR13_MASK 0x00002000
#define HWIO_GPIO40_PIR_GPIO40_PIR_PXPIR14_SHFT 14
#define HWIO_GPIO40_PIR_GPIO40_PIR_PXPIR14_MASK 0x00004000
#define HWIO_GPIO40_PIR_GPIO40_PIR_PXPIR15_SHFT 15
#define HWIO_GPIO40_PIR_GPIO40_PIR_PXPIR15_MASK 0x00008000


//--------

#define HWIO_GPIO40_POR_ADDR  0xF0012810  
#define HWIO_GPIO40_POR_GPIO40_POR_PXPOR0_SHFT 0
#define HWIO_GPIO40_POR_GPIO40_POR_PXPOR0_MASK 0x00000001
#define HWIO_GPIO40_POR_GPIO40_POR_PXPOR1_SHFT 1
#define HWIO_GPIO40_POR_GPIO40_POR_PXPOR1_MASK 0x00000002
#define HWIO_GPIO40_POR_GPIO40_POR_PXPOR2_SHFT 2
#define HWIO_GPIO40_POR_GPIO40_POR_PXPOR2_MASK 0x00000004
#define HWIO_GPIO40_POR_GPIO40_POR_PXPOR3_SHFT 3
#define HWIO_GPIO40_POR_GPIO40_POR_PXPOR3_MASK 0x00000008
#define HWIO_GPIO40_POR_GPIO40_POR_PXPOR4_SHFT 4
#define HWIO_GPIO40_POR_GPIO40_POR_PXPOR4_MASK 0x00000010
#define HWIO_GPIO40_POR_GPIO40_POR_PXPOR5_SHFT 5
#define HWIO_GPIO40_POR_GPIO40_POR_PXPOR5_MASK 0x00000020
#define HWIO_GPIO40_POR_GPIO40_POR_PXPOR6_SHFT 6
#define HWIO_GPIO40_POR_GPIO40_POR_PXPOR6_MASK 0x00000040
#define HWIO_GPIO40_POR_GPIO40_POR_PXPOR7_SHFT 7
#define HWIO_GPIO40_POR_GPIO40_POR_PXPOR7_MASK 0x00000080
#define HWIO_GPIO40_POR_GPIO40_POR_PXPOR8_SHFT 8
#define HWIO_GPIO40_POR_GPIO40_POR_PXPOR8_MASK 0x00000100
#define HWIO_GPIO40_POR_GPIO40_POR_PXPOR9_SHFT 9
#define HWIO_GPIO40_POR_GPIO40_POR_PXPOR9_MASK 0x00000200
#define HWIO_GPIO40_POR_GPIO40_POR_PXPOR10_SHFT 10
#define HWIO_GPIO40_POR_GPIO40_POR_PXPOR10_MASK 0x00000400
#define HWIO_GPIO40_POR_GPIO40_POR_PXPOR11_SHFT 11
#define HWIO_GPIO40_POR_GPIO40_POR_PXPOR11_MASK 0x00000800
#define HWIO_GPIO40_POR_GPIO40_POR_PXPOR12_SHFT 12
#define HWIO_GPIO40_POR_GPIO40_POR_PXPOR12_MASK 0x00001000
#define HWIO_GPIO40_POR_GPIO40_POR_PXPOR13_SHFT 13
#define HWIO_GPIO40_POR_GPIO40_POR_PXPOR13_MASK 0x00002000
#define HWIO_GPIO40_POR_GPIO40_POR_PXPOR14_SHFT 14
#define HWIO_GPIO40_POR_GPIO40_POR_PXPOR14_MASK 0x00004000
#define HWIO_GPIO40_POR_GPIO40_POR_PXPOR15_SHFT 15
#define HWIO_GPIO40_POR_GPIO40_POR_PXPOR15_MASK 0x00008000


//--------

#define HWIO_GPIO40_POSCR_ADDR  0xF0012814  
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PS0_SHFT 0
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PS0_MASK 0x00000001
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PS1_SHFT 1
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PS1_MASK 0x00000002
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PS2_SHFT 2
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PS2_MASK 0x00000004
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PS3_SHFT 3
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PS3_MASK 0x00000008
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PS4_SHFT 4
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PS4_MASK 0x00000010
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PS5_SHFT 5
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PS5_MASK 0x00000020
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PS6_SHFT 6
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PS6_MASK 0x00000040
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PS7_SHFT 7
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PS7_MASK 0x00000080
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PS8_SHFT 8
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PS8_MASK 0x00000100
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PS9_SHFT 9
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PS9_MASK 0x00000200
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PS10_SHFT 10
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PS10_MASK 0x00000400
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PS11_SHFT 11
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PS11_MASK 0x00000800
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PS12_SHFT 12
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PS12_MASK 0x00001000
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PS13_SHFT 13
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PS13_MASK 0x00002000
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PS14_SHFT 14
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PS14_MASK 0x00004000
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PS15_SHFT 15
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PS15_MASK 0x00008000
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PC0_SHFT 16
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PC0_MASK 0x00010000
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PC1_SHFT 17
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PC1_MASK 0x00020000
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PC2_SHFT 18
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PC2_MASK 0x00040000
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PC3_SHFT 19
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PC3_MASK 0x00080000
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PC4_SHFT 20
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PC4_MASK 0x00100000
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PC5_SHFT 21
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PC5_MASK 0x00200000
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PC6_SHFT 22
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PC6_MASK 0x00400000
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PC7_SHFT 23
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PC7_MASK 0x00800000
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PC8_SHFT 24
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PC8_MASK 0x01000000
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PC9_SHFT 25
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PC9_MASK 0x02000000
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PC10_SHFT 26
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PC10_MASK 0x04000000
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PC11_SHFT 27
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PC11_MASK 0x08000000
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PC12_SHFT 28
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PC12_MASK 0x10000000
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PC13_SHFT 29
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PC13_MASK 0x20000000
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PC14_SHFT 30
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PC14_MASK 0x40000000
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PC15_SHFT 31
#define HWIO_GPIO40_POSCR_GPIO40_POSCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO40_POSR_ADDR  0xF0012818  
#define HWIO_GPIO40_POSR_GPIO40_POSR_PS0_SHFT 0
#define HWIO_GPIO40_POSR_GPIO40_POSR_PS0_MASK 0x00000001
#define HWIO_GPIO40_POSR_GPIO40_POSR_PS1_SHFT 1
#define HWIO_GPIO40_POSR_GPIO40_POSR_PS1_MASK 0x00000002
#define HWIO_GPIO40_POSR_GPIO40_POSR_PS2_SHFT 2
#define HWIO_GPIO40_POSR_GPIO40_POSR_PS2_MASK 0x00000004
#define HWIO_GPIO40_POSR_GPIO40_POSR_PS3_SHFT 3
#define HWIO_GPIO40_POSR_GPIO40_POSR_PS3_MASK 0x00000008
#define HWIO_GPIO40_POSR_GPIO40_POSR_PS4_SHFT 4
#define HWIO_GPIO40_POSR_GPIO40_POSR_PS4_MASK 0x00000010
#define HWIO_GPIO40_POSR_GPIO40_POSR_PS5_SHFT 5
#define HWIO_GPIO40_POSR_GPIO40_POSR_PS5_MASK 0x00000020
#define HWIO_GPIO40_POSR_GPIO40_POSR_PS6_SHFT 6
#define HWIO_GPIO40_POSR_GPIO40_POSR_PS6_MASK 0x00000040
#define HWIO_GPIO40_POSR_GPIO40_POSR_PS7_SHFT 7
#define HWIO_GPIO40_POSR_GPIO40_POSR_PS7_MASK 0x00000080
#define HWIO_GPIO40_POSR_GPIO40_POSR_PS8_SHFT 8
#define HWIO_GPIO40_POSR_GPIO40_POSR_PS8_MASK 0x00000100
#define HWIO_GPIO40_POSR_GPIO40_POSR_PS9_SHFT 9
#define HWIO_GPIO40_POSR_GPIO40_POSR_PS9_MASK 0x00000200
#define HWIO_GPIO40_POSR_GPIO40_POSR_PS10_SHFT 10
#define HWIO_GPIO40_POSR_GPIO40_POSR_PS10_MASK 0x00000400
#define HWIO_GPIO40_POSR_GPIO40_POSR_PS11_SHFT 11
#define HWIO_GPIO40_POSR_GPIO40_POSR_PS11_MASK 0x00000800
#define HWIO_GPIO40_POSR_GPIO40_POSR_PS12_SHFT 12
#define HWIO_GPIO40_POSR_GPIO40_POSR_PS12_MASK 0x00001000
#define HWIO_GPIO40_POSR_GPIO40_POSR_PS13_SHFT 13
#define HWIO_GPIO40_POSR_GPIO40_POSR_PS13_MASK 0x00002000
#define HWIO_GPIO40_POSR_GPIO40_POSR_PS14_SHFT 14
#define HWIO_GPIO40_POSR_GPIO40_POSR_PS14_MASK 0x00004000
#define HWIO_GPIO40_POSR_GPIO40_POSR_PS15_SHFT 15
#define HWIO_GPIO40_POSR_GPIO40_POSR_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO40_POSR0_ADDR  0xF001281C  
#define HWIO_GPIO40_POSR0_GPIO40_POSR0_PS0_SHFT 0
#define HWIO_GPIO40_POSR0_GPIO40_POSR0_PS0_MASK 0x00000001
#define HWIO_GPIO40_POSR0_GPIO40_POSR0_PS1_SHFT 1
#define HWIO_GPIO40_POSR0_GPIO40_POSR0_PS1_MASK 0x00000002
#define HWIO_GPIO40_POSR0_GPIO40_POSR0_PS2_SHFT 2
#define HWIO_GPIO40_POSR0_GPIO40_POSR0_PS2_MASK 0x00000004
#define HWIO_GPIO40_POSR0_GPIO40_POSR0_PS3_SHFT 3
#define HWIO_GPIO40_POSR0_GPIO40_POSR0_PS3_MASK 0x00000008


//--------

#define HWIO_GPIO40_POSR4_ADDR  0xF0012820  
#define HWIO_GPIO40_POSR4_GPIO40_POSR4_PS4_SHFT 4
#define HWIO_GPIO40_POSR4_GPIO40_POSR4_PS4_MASK 0x00000010
#define HWIO_GPIO40_POSR4_GPIO40_POSR4_PS5_SHFT 5
#define HWIO_GPIO40_POSR4_GPIO40_POSR4_PS5_MASK 0x00000020
#define HWIO_GPIO40_POSR4_GPIO40_POSR4_PS6_SHFT 6
#define HWIO_GPIO40_POSR4_GPIO40_POSR4_PS6_MASK 0x00000040
#define HWIO_GPIO40_POSR4_GPIO40_POSR4_PS7_SHFT 7
#define HWIO_GPIO40_POSR4_GPIO40_POSR4_PS7_MASK 0x00000080


//--------

#define HWIO_GPIO40_POSR8_ADDR  0xF0012824  
#define HWIO_GPIO40_POSR8_GPIO40_POSR8_PS8_SHFT 8
#define HWIO_GPIO40_POSR8_GPIO40_POSR8_PS8_MASK 0x00000100
#define HWIO_GPIO40_POSR8_GPIO40_POSR8_PS9_SHFT 9
#define HWIO_GPIO40_POSR8_GPIO40_POSR8_PS9_MASK 0x00000200
#define HWIO_GPIO40_POSR8_GPIO40_POSR8_PS10_SHFT 10
#define HWIO_GPIO40_POSR8_GPIO40_POSR8_PS10_MASK 0x00000400
#define HWIO_GPIO40_POSR8_GPIO40_POSR8_PS11_SHFT 11
#define HWIO_GPIO40_POSR8_GPIO40_POSR8_PS11_MASK 0x00000800


//--------

#define HWIO_GPIO40_POSR12_ADDR  0xF0012828  
#define HWIO_GPIO40_POSR12_GPIO40_POSR12_PS12_SHFT 12
#define HWIO_GPIO40_POSR12_GPIO40_POSR12_PS12_MASK 0x00001000
#define HWIO_GPIO40_POSR12_GPIO40_POSR12_PS13_SHFT 13
#define HWIO_GPIO40_POSR12_GPIO40_POSR12_PS13_MASK 0x00002000
#define HWIO_GPIO40_POSR12_GPIO40_POSR12_PS14_SHFT 14
#define HWIO_GPIO40_POSR12_GPIO40_POSR12_PS14_MASK 0x00004000
#define HWIO_GPIO40_POSR12_GPIO40_POSR12_PS15_SHFT 15
#define HWIO_GPIO40_POSR12_GPIO40_POSR12_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO40_POCR_ADDR  0xF001282C  
#define HWIO_GPIO40_POCR_GPIO40_POCR_PC0_SHFT 16
#define HWIO_GPIO40_POCR_GPIO40_POCR_PC0_MASK 0x00010000
#define HWIO_GPIO40_POCR_GPIO40_POCR_PC1_SHFT 17
#define HWIO_GPIO40_POCR_GPIO40_POCR_PC1_MASK 0x00020000
#define HWIO_GPIO40_POCR_GPIO40_POCR_PC2_SHFT 18
#define HWIO_GPIO40_POCR_GPIO40_POCR_PC2_MASK 0x00040000
#define HWIO_GPIO40_POCR_GPIO40_POCR_PC3_SHFT 19
#define HWIO_GPIO40_POCR_GPIO40_POCR_PC3_MASK 0x00080000
#define HWIO_GPIO40_POCR_GPIO40_POCR_PC4_SHFT 20
#define HWIO_GPIO40_POCR_GPIO40_POCR_PC4_MASK 0x00100000
#define HWIO_GPIO40_POCR_GPIO40_POCR_PC5_SHFT 21
#define HWIO_GPIO40_POCR_GPIO40_POCR_PC5_MASK 0x00200000
#define HWIO_GPIO40_POCR_GPIO40_POCR_PC6_SHFT 22
#define HWIO_GPIO40_POCR_GPIO40_POCR_PC6_MASK 0x00400000
#define HWIO_GPIO40_POCR_GPIO40_POCR_PC7_SHFT 23
#define HWIO_GPIO40_POCR_GPIO40_POCR_PC7_MASK 0x00800000
#define HWIO_GPIO40_POCR_GPIO40_POCR_PC8_SHFT 24
#define HWIO_GPIO40_POCR_GPIO40_POCR_PC8_MASK 0x01000000
#define HWIO_GPIO40_POCR_GPIO40_POCR_PC9_SHFT 25
#define HWIO_GPIO40_POCR_GPIO40_POCR_PC9_MASK 0x02000000
#define HWIO_GPIO40_POCR_GPIO40_POCR_PC10_SHFT 26
#define HWIO_GPIO40_POCR_GPIO40_POCR_PC10_MASK 0x04000000
#define HWIO_GPIO40_POCR_GPIO40_POCR_PC11_SHFT 27
#define HWIO_GPIO40_POCR_GPIO40_POCR_PC11_MASK 0x08000000
#define HWIO_GPIO40_POCR_GPIO40_POCR_PC12_SHFT 28
#define HWIO_GPIO40_POCR_GPIO40_POCR_PC12_MASK 0x10000000
#define HWIO_GPIO40_POCR_GPIO40_POCR_PC13_SHFT 29
#define HWIO_GPIO40_POCR_GPIO40_POCR_PC13_MASK 0x20000000
#define HWIO_GPIO40_POCR_GPIO40_POCR_PC14_SHFT 30
#define HWIO_GPIO40_POCR_GPIO40_POCR_PC14_MASK 0x40000000
#define HWIO_GPIO40_POCR_GPIO40_POCR_PC15_SHFT 31
#define HWIO_GPIO40_POCR_GPIO40_POCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO40_POCR0_ADDR  0xF0012830  
#define HWIO_GPIO40_POCR0_GPIO40_POCR0_PC0_SHFT 16
#define HWIO_GPIO40_POCR0_GPIO40_POCR0_PC0_MASK 0x00010000
#define HWIO_GPIO40_POCR0_GPIO40_POCR0_PC1_SHFT 17
#define HWIO_GPIO40_POCR0_GPIO40_POCR0_PC1_MASK 0x00020000
#define HWIO_GPIO40_POCR0_GPIO40_POCR0_PC2_SHFT 18
#define HWIO_GPIO40_POCR0_GPIO40_POCR0_PC2_MASK 0x00040000
#define HWIO_GPIO40_POCR0_GPIO40_POCR0_PC3_SHFT 19
#define HWIO_GPIO40_POCR0_GPIO40_POCR0_PC3_MASK 0x00080000


//--------

#define HWIO_GPIO40_POCR4_ADDR  0xF0012834  
#define HWIO_GPIO40_POCR4_GPIO40_POCR4_PC4_SHFT 20
#define HWIO_GPIO40_POCR4_GPIO40_POCR4_PC4_MASK 0x00100000
#define HWIO_GPIO40_POCR4_GPIO40_POCR4_PC5_SHFT 21
#define HWIO_GPIO40_POCR4_GPIO40_POCR4_PC5_MASK 0x00200000
#define HWIO_GPIO40_POCR4_GPIO40_POCR4_PC6_SHFT 22
#define HWIO_GPIO40_POCR4_GPIO40_POCR4_PC6_MASK 0x00400000
#define HWIO_GPIO40_POCR4_GPIO40_POCR4_PC7_SHFT 23
#define HWIO_GPIO40_POCR4_GPIO40_POCR4_PC7_MASK 0x00800000


//--------

#define HWIO_GPIO40_POCR8_ADDR  0xF0012838  
#define HWIO_GPIO40_POCR8_GPIO40_POCR8_PC8_SHFT 24
#define HWIO_GPIO40_POCR8_GPIO40_POCR8_PC8_MASK 0x01000000
#define HWIO_GPIO40_POCR8_GPIO40_POCR8_PC9_SHFT 25
#define HWIO_GPIO40_POCR8_GPIO40_POCR8_PC9_MASK 0x02000000
#define HWIO_GPIO40_POCR8_GPIO40_POCR8_PC10_SHFT 26
#define HWIO_GPIO40_POCR8_GPIO40_POCR8_PC10_MASK 0x04000000
#define HWIO_GPIO40_POCR8_GPIO40_POCR8_PC11_SHFT 27
#define HWIO_GPIO40_POCR8_GPIO40_POCR8_PC11_MASK 0x08000000


//--------

#define HWIO_GPIO40_POCR12_ADDR  0xF001283C  
#define HWIO_GPIO40_POCR12_GPIO40_POCR12_PC12_SHFT 28
#define HWIO_GPIO40_POCR12_GPIO40_POCR12_PC12_MASK 0x10000000
#define HWIO_GPIO40_POCR12_GPIO40_POCR12_PC13_SHFT 29
#define HWIO_GPIO40_POCR12_GPIO40_POCR12_PC13_MASK 0x20000000
#define HWIO_GPIO40_POCR12_GPIO40_POCR12_PC14_SHFT 30
#define HWIO_GPIO40_POCR12_GPIO40_POCR12_PC14_MASK 0x40000000
#define HWIO_GPIO40_POCR12_GPIO40_POCR12_PC15_SHFT 31
#define HWIO_GPIO40_POCR12_GPIO40_POCR12_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO40_PUDEN_ADDR  0xF0012840  
#define HWIO_GPIO40_PUDEN_GPIO40_PUDEN_PXPUDEN0_SHFT 0
#define HWIO_GPIO40_PUDEN_GPIO40_PUDEN_PXPUDEN0_MASK 0x00000003
#define HWIO_GPIO40_PUDEN_GPIO40_PUDEN_PXPUDEN1_SHFT 2
#define HWIO_GPIO40_PUDEN_GPIO40_PUDEN_PXPUDEN1_MASK 0x0000000c
#define HWIO_GPIO40_PUDEN_GPIO40_PUDEN_PXPUDEN2_SHFT 4
#define HWIO_GPIO40_PUDEN_GPIO40_PUDEN_PXPUDEN2_MASK 0x00000030
#define HWIO_GPIO40_PUDEN_GPIO40_PUDEN_PXPUDEN3_SHFT 6
#define HWIO_GPIO40_PUDEN_GPIO40_PUDEN_PXPUDEN3_MASK 0x000000c0
#define HWIO_GPIO40_PUDEN_GPIO40_PUDEN_PXPUDEN4_SHFT 8
#define HWIO_GPIO40_PUDEN_GPIO40_PUDEN_PXPUDEN4_MASK 0x00000300
#define HWIO_GPIO40_PUDEN_GPIO40_PUDEN_PXPUDEN5_SHFT 10
#define HWIO_GPIO40_PUDEN_GPIO40_PUDEN_PXPUDEN5_MASK 0x00000c00
#define HWIO_GPIO40_PUDEN_GPIO40_PUDEN_PXPUDEN6_SHFT 12
#define HWIO_GPIO40_PUDEN_GPIO40_PUDEN_PXPUDEN6_MASK 0x00003000
#define HWIO_GPIO40_PUDEN_GPIO40_PUDEN_PXPUDEN7_SHFT 14
#define HWIO_GPIO40_PUDEN_GPIO40_PUDEN_PXPUDEN7_MASK 0x0000c000
#define HWIO_GPIO40_PUDEN_GPIO40_PUDEN_PXPUDEN8_SHFT 16
#define HWIO_GPIO40_PUDEN_GPIO40_PUDEN_PXPUDEN8_MASK 0x00030000
#define HWIO_GPIO40_PUDEN_GPIO40_PUDEN_PXPUDEN9_SHFT 18
#define HWIO_GPIO40_PUDEN_GPIO40_PUDEN_PXPUDEN9_MASK 0x000c0000
#define HWIO_GPIO40_PUDEN_GPIO40_PUDEN_PXPUDEN10_SHFT 20
#define HWIO_GPIO40_PUDEN_GPIO40_PUDEN_PXPUDEN10_MASK 0x00300000
#define HWIO_GPIO40_PUDEN_GPIO40_PUDEN_PXPUDEN11_SHFT 22
#define HWIO_GPIO40_PUDEN_GPIO40_PUDEN_PXPUDEN11_MASK 0x00c00000
#define HWIO_GPIO40_PUDEN_GPIO40_PUDEN_PXPUDEN12_SHFT 24
#define HWIO_GPIO40_PUDEN_GPIO40_PUDEN_PXPUDEN12_MASK 0x03000000
#define HWIO_GPIO40_PUDEN_GPIO40_PUDEN_PXPUDEN13_SHFT 26
#define HWIO_GPIO40_PUDEN_GPIO40_PUDEN_PXPUDEN13_MASK 0x0c000000
#define HWIO_GPIO40_PUDEN_GPIO40_PUDEN_PXPUDEN14_SHFT 28
#define HWIO_GPIO40_PUDEN_GPIO40_PUDEN_PXPUDEN14_MASK 0x30000000
#define HWIO_GPIO40_PUDEN_GPIO40_PUDEN_PXPUDEN15_SHFT 30
#define HWIO_GPIO40_PUDEN_GPIO40_PUDEN_PXPUDEN15_MASK 0xc0000000


//--------

#define HWIO_GPIO40_PODR_ADDR  0xF0012844  
#define HWIO_GPIO40_PODR_GPIO40_PODR_PXPODR0_SHFT 0
#define HWIO_GPIO40_PODR_GPIO40_PODR_PXPODR0_MASK 0x00000003
#define HWIO_GPIO40_PODR_GPIO40_PODR_PXPODR1_SHFT 2
#define HWIO_GPIO40_PODR_GPIO40_PODR_PXPODR1_MASK 0x0000000c
#define HWIO_GPIO40_PODR_GPIO40_PODR_PXPODR2_SHFT 4
#define HWIO_GPIO40_PODR_GPIO40_PODR_PXPODR2_MASK 0x00000030
#define HWIO_GPIO40_PODR_GPIO40_PODR_PXPODR3_SHFT 6
#define HWIO_GPIO40_PODR_GPIO40_PODR_PXPODR3_MASK 0x000000c0
#define HWIO_GPIO40_PODR_GPIO40_PODR_PXPODR4_SHFT 8
#define HWIO_GPIO40_PODR_GPIO40_PODR_PXPODR4_MASK 0x00000300
#define HWIO_GPIO40_PODR_GPIO40_PODR_PXPODR5_SHFT 10
#define HWIO_GPIO40_PODR_GPIO40_PODR_PXPODR5_MASK 0x00000c00
#define HWIO_GPIO40_PODR_GPIO40_PODR_PXPODR6_SHFT 12
#define HWIO_GPIO40_PODR_GPIO40_PODR_PXPODR6_MASK 0x00003000
#define HWIO_GPIO40_PODR_GPIO40_PODR_PXPODR7_SHFT 14
#define HWIO_GPIO40_PODR_GPIO40_PODR_PXPODR7_MASK 0x0000c000
#define HWIO_GPIO40_PODR_GPIO40_PODR_PXPODR8_SHFT 16
#define HWIO_GPIO40_PODR_GPIO40_PODR_PXPODR8_MASK 0x00030000
#define HWIO_GPIO40_PODR_GPIO40_PODR_PXPODR9_SHFT 18
#define HWIO_GPIO40_PODR_GPIO40_PODR_PXPODR9_MASK 0x000c0000
#define HWIO_GPIO40_PODR_GPIO40_PODR_PXPODR10_SHFT 20
#define HWIO_GPIO40_PODR_GPIO40_PODR_PXPODR10_MASK 0x00300000
#define HWIO_GPIO40_PODR_GPIO40_PODR_PXPODR11_SHFT 22
#define HWIO_GPIO40_PODR_GPIO40_PODR_PXPODR11_MASK 0x00c00000
#define HWIO_GPIO40_PODR_GPIO40_PODR_PXPODR12_SHFT 24
#define HWIO_GPIO40_PODR_GPIO40_PODR_PXPODR12_MASK 0x03000000
#define HWIO_GPIO40_PODR_GPIO40_PODR_PXPODR13_SHFT 26
#define HWIO_GPIO40_PODR_GPIO40_PODR_PXPODR13_MASK 0x0c000000
#define HWIO_GPIO40_PODR_GPIO40_PODR_PXPODR14_SHFT 28
#define HWIO_GPIO40_PODR_GPIO40_PODR_PXPODR14_MASK 0x30000000
#define HWIO_GPIO40_PODR_GPIO40_PODR_PXPODR15_SHFT 30
#define HWIO_GPIO40_PODR_GPIO40_PODR_PXPODR15_MASK 0xc0000000


//--------

#define HWIO_GPIO40_PMOD_ADDR  0xF0012848  
#define HWIO_GPIO40_PMOD_GPIO40_PMOD_PXMOD0_SHFT 0
#define HWIO_GPIO40_PMOD_GPIO40_PMOD_PXMOD0_MASK 0x00000003
#define HWIO_GPIO40_PMOD_GPIO40_PMOD_PXMOD1_SHFT 2
#define HWIO_GPIO40_PMOD_GPIO40_PMOD_PXMOD1_MASK 0x0000000c
#define HWIO_GPIO40_PMOD_GPIO40_PMOD_PXMOD2_SHFT 4
#define HWIO_GPIO40_PMOD_GPIO40_PMOD_PXMOD2_MASK 0x00000030
#define HWIO_GPIO40_PMOD_GPIO40_PMOD_PXMOD3_SHFT 6
#define HWIO_GPIO40_PMOD_GPIO40_PMOD_PXMOD3_MASK 0x000000c0
#define HWIO_GPIO40_PMOD_GPIO40_PMOD_PXMOD4_SHFT 8
#define HWIO_GPIO40_PMOD_GPIO40_PMOD_PXMOD4_MASK 0x00000300
#define HWIO_GPIO40_PMOD_GPIO40_PMOD_PXMOD5_SHFT 10
#define HWIO_GPIO40_PMOD_GPIO40_PMOD_PXMOD5_MASK 0x00000c00
#define HWIO_GPIO40_PMOD_GPIO40_PMOD_PXMOD6_SHFT 12
#define HWIO_GPIO40_PMOD_GPIO40_PMOD_PXMOD6_MASK 0x00003000
#define HWIO_GPIO40_PMOD_GPIO40_PMOD_PXMOD7_SHFT 14
#define HWIO_GPIO40_PMOD_GPIO40_PMOD_PXMOD7_MASK 0x0000c000
#define HWIO_GPIO40_PMOD_GPIO40_PMOD_PXMOD8_SHFT 16
#define HWIO_GPIO40_PMOD_GPIO40_PMOD_PXMOD8_MASK 0x00030000
#define HWIO_GPIO40_PMOD_GPIO40_PMOD_PXMOD9_SHFT 18
#define HWIO_GPIO40_PMOD_GPIO40_PMOD_PXMOD9_MASK 0x000c0000
#define HWIO_GPIO40_PMOD_GPIO40_PMOD_PXMOD10_SHFT 20
#define HWIO_GPIO40_PMOD_GPIO40_PMOD_PXMOD10_MASK 0x00300000
#define HWIO_GPIO40_PMOD_GPIO40_PMOD_PXMOD11_SHFT 22
#define HWIO_GPIO40_PMOD_GPIO40_PMOD_PXMOD11_MASK 0x00c00000
#define HWIO_GPIO40_PMOD_GPIO40_PMOD_PXMOD12_SHFT 24
#define HWIO_GPIO40_PMOD_GPIO40_PMOD_PXMOD12_MASK 0x03000000
#define HWIO_GPIO40_PMOD_GPIO40_PMOD_PXMOD13_SHFT 26
#define HWIO_GPIO40_PMOD_GPIO40_PMOD_PXMOD13_MASK 0x0c000000
#define HWIO_GPIO40_PMOD_GPIO40_PMOD_PXMOD14_SHFT 28
#define HWIO_GPIO40_PMOD_GPIO40_PMOD_PXMOD14_MASK 0x30000000
#define HWIO_GPIO40_PMOD_GPIO40_PMOD_PXMOD15_SHFT 30
#define HWIO_GPIO40_PMOD_GPIO40_PMOD_PXMOD15_MASK 0xc0000000


//--------

#define HWIO_GPIO40_PEROUT0_ADDR  0xF001284C  
#define HWIO_GPIO40_PEROUT0_GPIO40_PEROUT0_OUTSEL0_SHFT 0
#define HWIO_GPIO40_PEROUT0_GPIO40_PEROUT0_OUTSEL0_MASK 0x0000000f
#define HWIO_GPIO40_PEROUT0_GPIO40_PEROUT0_OUTSEL1_SHFT 4
#define HWIO_GPIO40_PEROUT0_GPIO40_PEROUT0_OUTSEL1_MASK 0x000000f0
#define HWIO_GPIO40_PEROUT0_GPIO40_PEROUT0_OUTSEL2_SHFT 8
#define HWIO_GPIO40_PEROUT0_GPIO40_PEROUT0_OUTSEL2_MASK 0x00000f00
#define HWIO_GPIO40_PEROUT0_GPIO40_PEROUT0_OUTSEL3_SHFT 12
#define HWIO_GPIO40_PEROUT0_GPIO40_PEROUT0_OUTSEL3_MASK 0x0000f000
#define HWIO_GPIO40_PEROUT0_GPIO40_PEROUT0_OUTSEL4_SHFT 16
#define HWIO_GPIO40_PEROUT0_GPIO40_PEROUT0_OUTSEL4_MASK 0x000f0000
#define HWIO_GPIO40_PEROUT0_GPIO40_PEROUT0_OUTSEL5_SHFT 20
#define HWIO_GPIO40_PEROUT0_GPIO40_PEROUT0_OUTSEL5_MASK 0x00f00000
#define HWIO_GPIO40_PEROUT0_GPIO40_PEROUT0_OUTSEL6_SHFT 24
#define HWIO_GPIO40_PEROUT0_GPIO40_PEROUT0_OUTSEL6_MASK 0x0f000000
#define HWIO_GPIO40_PEROUT0_GPIO40_PEROUT0_OUTSEL7_SHFT 28
#define HWIO_GPIO40_PEROUT0_GPIO40_PEROUT0_OUTSEL7_MASK 0xf0000000


//--------

#define HWIO_GPIO40_PEROUT1_ADDR  0xF0012850  
#define HWIO_GPIO40_PEROUT1_GPIO40_PEROUT1_OUTSEL8_SHFT 0
#define HWIO_GPIO40_PEROUT1_GPIO40_PEROUT1_OUTSEL8_MASK 0x0000000f
#define HWIO_GPIO40_PEROUT1_GPIO40_PEROUT1_OUTSEL9_SHFT 4
#define HWIO_GPIO40_PEROUT1_GPIO40_PEROUT1_OUTSEL9_MASK 0x000000f0
#define HWIO_GPIO40_PEROUT1_GPIO40_PEROUT1_OUTSEL10_SHFT 8
#define HWIO_GPIO40_PEROUT1_GPIO40_PEROUT1_OUTSEL10_MASK 0x00000f00
#define HWIO_GPIO40_PEROUT1_GPIO40_PEROUT1_OUTSEL11_SHFT 12
#define HWIO_GPIO40_PEROUT1_GPIO40_PEROUT1_OUTSEL11_MASK 0x0000f000
#define HWIO_GPIO40_PEROUT1_GPIO40_PEROUT1_OUTSEL12_SHFT 16
#define HWIO_GPIO40_PEROUT1_GPIO40_PEROUT1_OUTSEL12_MASK 0x000f0000
#define HWIO_GPIO40_PEROUT1_GPIO40_PEROUT1_OUTSEL13_SHFT 20
#define HWIO_GPIO40_PEROUT1_GPIO40_PEROUT1_OUTSEL13_MASK 0x00f00000
#define HWIO_GPIO40_PEROUT1_GPIO40_PEROUT1_OUTSEL14_SHFT 24
#define HWIO_GPIO40_PEROUT1_GPIO40_PEROUT1_OUTSEL14_MASK 0x0f000000
#define HWIO_GPIO40_PEROUT1_GPIO40_PEROUT1_OUTSEL15_SHFT 28
#define HWIO_GPIO40_PEROUT1_GPIO40_PEROUT1_OUTSEL15_MASK 0xf0000000


//--------

#define HWIO_GPIO40_PDR0_ADDR  0xF0012854  
#define HWIO_GPIO40_PDR0_GPIO40_PDR0_PXPD0_SHFT 0
#define HWIO_GPIO40_PDR0_GPIO40_PDR0_PXPD0_MASK 0x00000003
#define HWIO_GPIO40_PDR0_GPIO40_PDR0_PXPD1_SHFT 4
#define HWIO_GPIO40_PDR0_GPIO40_PDR0_PXPD1_MASK 0x00000030
#define HWIO_GPIO40_PDR0_GPIO40_PDR0_PXPD2_SHFT 8
#define HWIO_GPIO40_PDR0_GPIO40_PDR0_PXPD2_MASK 0x00000300
#define HWIO_GPIO40_PDR0_GPIO40_PDR0_PXPD3_SHFT 12
#define HWIO_GPIO40_PDR0_GPIO40_PDR0_PXPD3_MASK 0x00003000
#define HWIO_GPIO40_PDR0_GPIO40_PDR0_PXPD4_SHFT 16
#define HWIO_GPIO40_PDR0_GPIO40_PDR0_PXPD4_MASK 0x00030000
#define HWIO_GPIO40_PDR0_GPIO40_PDR0_PXPD5_SHFT 20
#define HWIO_GPIO40_PDR0_GPIO40_PDR0_PXPD5_MASK 0x00300000
#define HWIO_GPIO40_PDR0_GPIO40_PDR0_PXPD6_SHFT 24
#define HWIO_GPIO40_PDR0_GPIO40_PDR0_PXPD6_MASK 0x03000000
#define HWIO_GPIO40_PDR0_GPIO40_PDR0_PXPD7_SHFT 28
#define HWIO_GPIO40_PDR0_GPIO40_PDR0_PXPD7_MASK 0x30000000


//--------

#define HWIO_GPIO40_PDR1_ADDR  0xF0012858  
#define HWIO_GPIO40_PDR1_GPIO40_PDR1_PXPD8_SHFT 0
#define HWIO_GPIO40_PDR1_GPIO40_PDR1_PXPD8_MASK 0x00000003
#define HWIO_GPIO40_PDR1_GPIO40_PDR1_PXPD9_SHFT 4
#define HWIO_GPIO40_PDR1_GPIO40_PDR1_PXPD9_MASK 0x00000030
#define HWIO_GPIO40_PDR1_GPIO40_PDR1_PXPD10_SHFT 8
#define HWIO_GPIO40_PDR1_GPIO40_PDR1_PXPD10_MASK 0x00000300
#define HWIO_GPIO40_PDR1_GPIO40_PDR1_PXPD11_SHFT 12
#define HWIO_GPIO40_PDR1_GPIO40_PDR1_PXPD11_MASK 0x00003000
#define HWIO_GPIO40_PDR1_GPIO40_PDR1_PXPD12_SHFT 16
#define HWIO_GPIO40_PDR1_GPIO40_PDR1_PXPD12_MASK 0x00030000
#define HWIO_GPIO40_PDR1_GPIO40_PDR1_PXPD13_SHFT 20
#define HWIO_GPIO40_PDR1_GPIO40_PDR1_PXPD13_MASK 0x00300000
#define HWIO_GPIO40_PDR1_GPIO40_PDR1_PXPD14_SHFT 24
#define HWIO_GPIO40_PDR1_GPIO40_PDR1_PXPD14_MASK 0x03000000
#define HWIO_GPIO40_PDR1_GPIO40_PDR1_PXPD15_SHFT 28
#define HWIO_GPIO40_PDR1_GPIO40_PDR1_PXPD15_MASK 0x30000000


//--------

#define HWIO_GPIO40_SDE_ADDR  0xF001285C  
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEN0_SHFT 0
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEN0_MASK 0x00000001
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEN1_SHFT 1
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEN1_MASK 0x00000002
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEN2_SHFT 2
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEN2_MASK 0x00000004
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEN3_SHFT 3
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEN3_MASK 0x00000008
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEN4_SHFT 4
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEN4_MASK 0x00000010
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEN5_SHFT 5
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEN5_MASK 0x00000020
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEN6_SHFT 6
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEN6_MASK 0x00000040
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEN7_SHFT 7
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEN7_MASK 0x00000080
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEN8_SHFT 8
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEN8_MASK 0x00000100
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEN9_SHFT 9
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEN9_MASK 0x00000200
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEN10_SHFT 10
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEN10_MASK 0x00000400
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEN11_SHFT 11
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEN11_MASK 0x00000800
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEN12_SHFT 12
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEN12_MASK 0x00001000
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEN13_SHFT 13
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEN13_MASK 0x00002000
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEN14_SHFT 14
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEN14_MASK 0x00004000
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEN15_SHFT 15
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEN15_MASK 0x00008000
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEF0_SHFT 16
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEF0_MASK 0x00010000
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEF1_SHFT 17
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEF1_MASK 0x00020000
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEF2_SHFT 18
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEF2_MASK 0x00040000
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEF3_SHFT 19
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEF3_MASK 0x00080000
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEF4_SHFT 20
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEF4_MASK 0x00100000
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEF5_SHFT 21
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEF5_MASK 0x00200000
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEF6_SHFT 22
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEF6_MASK 0x00400000
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEF7_SHFT 23
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEF7_MASK 0x00800000
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEF8_SHFT 24
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEF8_MASK 0x01000000
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEF9_SHFT 25
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEF9_MASK 0x02000000
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEF10_SHFT 26
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEF10_MASK 0x04000000
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEF11_SHFT 27
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEF11_MASK 0x08000000
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEF12_SHFT 28
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEF12_MASK 0x10000000
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEF13_SHFT 29
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEF13_MASK 0x20000000
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEF14_SHFT 30
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEF14_MASK 0x40000000
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEF15_SHFT 31
#define HWIO_GPIO40_SDE_GPIO40_SDE_SDEF15_MASK 0x80000000


//--------

#define HWIO_GPIO40_SDCTL_ADDR  0xF0012860  
#define HWIO_GPIO40_SDCTL_GPIO40_SDCTL_SWTRIG_SHFT 0
#define HWIO_GPIO40_SDCTL_GPIO40_SDCTL_SWTRIG_MASK 0x00000001
#define HWIO_GPIO40_SDCTL_GPIO40_SDCTL_LINKEN_SHFT 1
#define HWIO_GPIO40_SDCTL_GPIO40_SDCTL_LINKEN_MASK 0x00000002
#define HWIO_GPIO40_SDCTL_GPIO40_SDCTL_PSDEF_SHFT 2
#define HWIO_GPIO40_SDCTL_GPIO40_SDCTL_PSDEF_MASK 0x00000004


//--------

#define HWIO_GPIO40_ESR_ADDR  0xF0012864  
#define HWIO_GPIO40_ESR_GPIO40_ESR_EN0_SHFT 0
#define HWIO_GPIO40_ESR_GPIO40_ESR_EN0_MASK 0x00000001
#define HWIO_GPIO40_ESR_GPIO40_ESR_EN1_SHFT 1
#define HWIO_GPIO40_ESR_GPIO40_ESR_EN1_MASK 0x00000002
#define HWIO_GPIO40_ESR_GPIO40_ESR_EN2_SHFT 2
#define HWIO_GPIO40_ESR_GPIO40_ESR_EN2_MASK 0x00000004
#define HWIO_GPIO40_ESR_GPIO40_ESR_EN3_SHFT 3
#define HWIO_GPIO40_ESR_GPIO40_ESR_EN3_MASK 0x00000008
#define HWIO_GPIO40_ESR_GPIO40_ESR_EN4_SHFT 4
#define HWIO_GPIO40_ESR_GPIO40_ESR_EN4_MASK 0x00000010
#define HWIO_GPIO40_ESR_GPIO40_ESR_EN5_SHFT 5
#define HWIO_GPIO40_ESR_GPIO40_ESR_EN5_MASK 0x00000020
#define HWIO_GPIO40_ESR_GPIO40_ESR_EN6_SHFT 6
#define HWIO_GPIO40_ESR_GPIO40_ESR_EN6_MASK 0x00000040
#define HWIO_GPIO40_ESR_GPIO40_ESR_EN7_SHFT 7
#define HWIO_GPIO40_ESR_GPIO40_ESR_EN7_MASK 0x00000080
#define HWIO_GPIO40_ESR_GPIO40_ESR_EN8_SHFT 8
#define HWIO_GPIO40_ESR_GPIO40_ESR_EN8_MASK 0x00000100
#define HWIO_GPIO40_ESR_GPIO40_ESR_EN9_SHFT 9
#define HWIO_GPIO40_ESR_GPIO40_ESR_EN9_MASK 0x00000200
#define HWIO_GPIO40_ESR_GPIO40_ESR_EN10_SHFT 10
#define HWIO_GPIO40_ESR_GPIO40_ESR_EN10_MASK 0x00000400
#define HWIO_GPIO40_ESR_GPIO40_ESR_EN11_SHFT 11
#define HWIO_GPIO40_ESR_GPIO40_ESR_EN11_MASK 0x00000800
#define HWIO_GPIO40_ESR_GPIO40_ESR_EN12_SHFT 12
#define HWIO_GPIO40_ESR_GPIO40_ESR_EN12_MASK 0x00001000
#define HWIO_GPIO40_ESR_GPIO40_ESR_EN13_SHFT 13
#define HWIO_GPIO40_ESR_GPIO40_ESR_EN13_MASK 0x00002000
#define HWIO_GPIO40_ESR_GPIO40_ESR_EN14_SHFT 14
#define HWIO_GPIO40_ESR_GPIO40_ESR_EN14_MASK 0x00004000
#define HWIO_GPIO40_ESR_GPIO40_ESR_EN15_SHFT 15
#define HWIO_GPIO40_ESR_GPIO40_ESR_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO40_LOCK_ADDR  0xF0012868  
#define HWIO_GPIO40_LOCK_GPIO40_LOCK_P0LCK_SHFT 0
#define HWIO_GPIO40_LOCK_GPIO40_LOCK_P0LCK_MASK 0x00000001
#define HWIO_GPIO40_LOCK_GPIO40_LOCK_P1LCK_SHFT 1
#define HWIO_GPIO40_LOCK_GPIO40_LOCK_P1LCK_MASK 0x00000002
#define HWIO_GPIO40_LOCK_GPIO40_LOCK_P2LCK_SHFT 2
#define HWIO_GPIO40_LOCK_GPIO40_LOCK_P2LCK_MASK 0x00000004
#define HWIO_GPIO40_LOCK_GPIO40_LOCK_P3LCK_SHFT 3
#define HWIO_GPIO40_LOCK_GPIO40_LOCK_P3LCK_MASK 0x00000008
#define HWIO_GPIO40_LOCK_GPIO40_LOCK_P4LCK_SHFT 4
#define HWIO_GPIO40_LOCK_GPIO40_LOCK_P4LCK_MASK 0x00000010
#define HWIO_GPIO40_LOCK_GPIO40_LOCK_P5LCK_SHFT 5
#define HWIO_GPIO40_LOCK_GPIO40_LOCK_P5LCK_MASK 0x00000020
#define HWIO_GPIO40_LOCK_GPIO40_LOCK_P6LCK_SHFT 6
#define HWIO_GPIO40_LOCK_GPIO40_LOCK_P6LCK_MASK 0x00000040
#define HWIO_GPIO40_LOCK_GPIO40_LOCK_P7LCK_SHFT 7
#define HWIO_GPIO40_LOCK_GPIO40_LOCK_P7LCK_MASK 0x00000080
#define HWIO_GPIO40_LOCK_GPIO40_LOCK_P8LCK_SHFT 8
#define HWIO_GPIO40_LOCK_GPIO40_LOCK_P8LCK_MASK 0x00000100
#define HWIO_GPIO40_LOCK_GPIO40_LOCK_P9LCK_SHFT 9
#define HWIO_GPIO40_LOCK_GPIO40_LOCK_P9LCK_MASK 0x00000200
#define HWIO_GPIO40_LOCK_GPIO40_LOCK_P10LCK_SHFT 10
#define HWIO_GPIO40_LOCK_GPIO40_LOCK_P10LCK_MASK 0x00000400
#define HWIO_GPIO40_LOCK_GPIO40_LOCK_P11LCK_SHFT 11
#define HWIO_GPIO40_LOCK_GPIO40_LOCK_P11LCK_MASK 0x00000800
#define HWIO_GPIO40_LOCK_GPIO40_LOCK_P12LCK_SHFT 12
#define HWIO_GPIO40_LOCK_GPIO40_LOCK_P12LCK_MASK 0x00001000
#define HWIO_GPIO40_LOCK_GPIO40_LOCK_P13LCK_SHFT 13
#define HWIO_GPIO40_LOCK_GPIO40_LOCK_P13LCK_MASK 0x00002000
#define HWIO_GPIO40_LOCK_GPIO40_LOCK_P14LCK_SHFT 14
#define HWIO_GPIO40_LOCK_GPIO40_LOCK_P14LCK_MASK 0x00004000
#define HWIO_GPIO40_LOCK_GPIO40_LOCK_P15LCK_SHFT 15
#define HWIO_GPIO40_LOCK_GPIO40_LOCK_P15LCK_MASK 0x00008000
#define HWIO_GPIO40_LOCK_GPIO40_LOCK_PXLCKKEY_SHFT 16
#define HWIO_GPIO40_LOCK_GPIO40_LOCK_PXLCKKEY_MASK 0xffff0000


//--------

#define HWIO_GPIO40_SDETRMOD_ADDR  0xF001286C  
#define HWIO_GPIO40_SDETRMOD_GPIO40_SDETRMOD_TGSEL0_SHFT 0
#define HWIO_GPIO40_SDETRMOD_GPIO40_SDETRMOD_TGSEL0_MASK 0x00000001
#define HWIO_GPIO40_SDETRMOD_GPIO40_SDETRMOD_TGSEL1_SHFT 1
#define HWIO_GPIO40_SDETRMOD_GPIO40_SDETRMOD_TGSEL1_MASK 0x00000002
#define HWIO_GPIO40_SDETRMOD_GPIO40_SDETRMOD_TGSEL2_SHFT 2
#define HWIO_GPIO40_SDETRMOD_GPIO40_SDETRMOD_TGSEL2_MASK 0x00000004
#define HWIO_GPIO40_SDETRMOD_GPIO40_SDETRMOD_TGSEL3_SHFT 3
#define HWIO_GPIO40_SDETRMOD_GPIO40_SDETRMOD_TGSEL3_MASK 0x00000008
#define HWIO_GPIO40_SDETRMOD_GPIO40_SDETRMOD_TGSEL4_SHFT 4
#define HWIO_GPIO40_SDETRMOD_GPIO40_SDETRMOD_TGSEL4_MASK 0x00000010
#define HWIO_GPIO40_SDETRMOD_GPIO40_SDETRMOD_TGSEL5_SHFT 5
#define HWIO_GPIO40_SDETRMOD_GPIO40_SDETRMOD_TGSEL5_MASK 0x00000020
#define HWIO_GPIO40_SDETRMOD_GPIO40_SDETRMOD_TGSEL6_SHFT 6
#define HWIO_GPIO40_SDETRMOD_GPIO40_SDETRMOD_TGSEL6_MASK 0x00000040
#define HWIO_GPIO40_SDETRMOD_GPIO40_SDETRMOD_TGSEL7_SHFT 7
#define HWIO_GPIO40_SDETRMOD_GPIO40_SDETRMOD_TGSEL7_MASK 0x00000080
#define HWIO_GPIO40_SDETRMOD_GPIO40_SDETRMOD_TGSEL8_SHFT 8
#define HWIO_GPIO40_SDETRMOD_GPIO40_SDETRMOD_TGSEL8_MASK 0x00000100
#define HWIO_GPIO40_SDETRMOD_GPIO40_SDETRMOD_TGSEL9_SHFT 9
#define HWIO_GPIO40_SDETRMOD_GPIO40_SDETRMOD_TGSEL9_MASK 0x00000200
#define HWIO_GPIO40_SDETRMOD_GPIO40_SDETRMOD_TGSEL10_SHFT 10
#define HWIO_GPIO40_SDETRMOD_GPIO40_SDETRMOD_TGSEL10_MASK 0x00000400
#define HWIO_GPIO40_SDETRMOD_GPIO40_SDETRMOD_TGSEL11_SHFT 11
#define HWIO_GPIO40_SDETRMOD_GPIO40_SDETRMOD_TGSEL11_MASK 0x00000800
#define HWIO_GPIO40_SDETRMOD_GPIO40_SDETRMOD_TGSEL12_SHFT 12
#define HWIO_GPIO40_SDETRMOD_GPIO40_SDETRMOD_TGSEL12_MASK 0x00001000
#define HWIO_GPIO40_SDETRMOD_GPIO40_SDETRMOD_TGSEL13_SHFT 13
#define HWIO_GPIO40_SDETRMOD_GPIO40_SDETRMOD_TGSEL13_MASK 0x00002000
#define HWIO_GPIO40_SDETRMOD_GPIO40_SDETRMOD_TGSEL14_SHFT 14
#define HWIO_GPIO40_SDETRMOD_GPIO40_SDETRMOD_TGSEL14_MASK 0x00004000
#define HWIO_GPIO40_SDETRMOD_GPIO40_SDETRMOD_TGSEL15_SHFT 15
#define HWIO_GPIO40_SDETRMOD_GPIO40_SDETRMOD_TGSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO40_PCSR_ADDR  0xF0012870  
#define HWIO_GPIO40_PCSR_GPIO40_PCSR_SEL0_SHFT 0
#define HWIO_GPIO40_PCSR_GPIO40_PCSR_SEL0_MASK 0x00000001
#define HWIO_GPIO40_PCSR_GPIO40_PCSR_SEL1_SHFT 1
#define HWIO_GPIO40_PCSR_GPIO40_PCSR_SEL1_MASK 0x00000002
#define HWIO_GPIO40_PCSR_GPIO40_PCSR_SEL2_SHFT 2
#define HWIO_GPIO40_PCSR_GPIO40_PCSR_SEL2_MASK 0x00000004
#define HWIO_GPIO40_PCSR_GPIO40_PCSR_SEL3_SHFT 3
#define HWIO_GPIO40_PCSR_GPIO40_PCSR_SEL3_MASK 0x00000008
#define HWIO_GPIO40_PCSR_GPIO40_PCSR_SEL4_SHFT 4
#define HWIO_GPIO40_PCSR_GPIO40_PCSR_SEL4_MASK 0x00000010
#define HWIO_GPIO40_PCSR_GPIO40_PCSR_SEL5_SHFT 5
#define HWIO_GPIO40_PCSR_GPIO40_PCSR_SEL5_MASK 0x00000020
#define HWIO_GPIO40_PCSR_GPIO40_PCSR_SEL6_SHFT 6
#define HWIO_GPIO40_PCSR_GPIO40_PCSR_SEL6_MASK 0x00000040
#define HWIO_GPIO40_PCSR_GPIO40_PCSR_SEL7_SHFT 7
#define HWIO_GPIO40_PCSR_GPIO40_PCSR_SEL7_MASK 0x00000080
#define HWIO_GPIO40_PCSR_GPIO40_PCSR_SEL8_SHFT 8
#define HWIO_GPIO40_PCSR_GPIO40_PCSR_SEL8_MASK 0x00000100
#define HWIO_GPIO40_PCSR_GPIO40_PCSR_SEL9_SHFT 9
#define HWIO_GPIO40_PCSR_GPIO40_PCSR_SEL9_MASK 0x00000200
#define HWIO_GPIO40_PCSR_GPIO40_PCSR_SEL10_SHFT 10
#define HWIO_GPIO40_PCSR_GPIO40_PCSR_SEL10_MASK 0x00000400
#define HWIO_GPIO40_PCSR_GPIO40_PCSR_SEL11_SHFT 11
#define HWIO_GPIO40_PCSR_GPIO40_PCSR_SEL11_MASK 0x00000800
#define HWIO_GPIO40_PCSR_GPIO40_PCSR_SEL12_SHFT 12
#define HWIO_GPIO40_PCSR_GPIO40_PCSR_SEL12_MASK 0x00001000
#define HWIO_GPIO40_PCSR_GPIO40_PCSR_SEL13_SHFT 13
#define HWIO_GPIO40_PCSR_GPIO40_PCSR_SEL13_MASK 0x00002000
#define HWIO_GPIO40_PCSR_GPIO40_PCSR_SEL14_SHFT 14
#define HWIO_GPIO40_PCSR_GPIO40_PCSR_SEL14_MASK 0x00004000
#define HWIO_GPIO40_PCSR_GPIO40_PCSR_SEL15_SHFT 15
#define HWIO_GPIO40_PCSR_GPIO40_PCSR_SEL15_MASK 0x00008000


//--------

#define HWIO_GPIO40_INEN_ADDR  0xF0012874  
#define HWIO_GPIO40_INEN_GPIO40_INEN_EN0_SHFT 0
#define HWIO_GPIO40_INEN_GPIO40_INEN_EN0_MASK 0x00000001
#define HWIO_GPIO40_INEN_GPIO40_INEN_EN1_SHFT 1
#define HWIO_GPIO40_INEN_GPIO40_INEN_EN1_MASK 0x00000002
#define HWIO_GPIO40_INEN_GPIO40_INEN_EN2_SHFT 2
#define HWIO_GPIO40_INEN_GPIO40_INEN_EN2_MASK 0x00000004
#define HWIO_GPIO40_INEN_GPIO40_INEN_EN3_SHFT 3
#define HWIO_GPIO40_INEN_GPIO40_INEN_EN3_MASK 0x00000008
#define HWIO_GPIO40_INEN_GPIO40_INEN_EN4_SHFT 4
#define HWIO_GPIO40_INEN_GPIO40_INEN_EN4_MASK 0x00000010
#define HWIO_GPIO40_INEN_GPIO40_INEN_EN5_SHFT 5
#define HWIO_GPIO40_INEN_GPIO40_INEN_EN5_MASK 0x00000020
#define HWIO_GPIO40_INEN_GPIO40_INEN_EN6_SHFT 6
#define HWIO_GPIO40_INEN_GPIO40_INEN_EN6_MASK 0x00000040
#define HWIO_GPIO40_INEN_GPIO40_INEN_EN7_SHFT 7
#define HWIO_GPIO40_INEN_GPIO40_INEN_EN7_MASK 0x00000080
#define HWIO_GPIO40_INEN_GPIO40_INEN_EN8_SHFT 8
#define HWIO_GPIO40_INEN_GPIO40_INEN_EN8_MASK 0x00000100
#define HWIO_GPIO40_INEN_GPIO40_INEN_EN9_SHFT 9
#define HWIO_GPIO40_INEN_GPIO40_INEN_EN9_MASK 0x00000200
#define HWIO_GPIO40_INEN_GPIO40_INEN_EN10_SHFT 10
#define HWIO_GPIO40_INEN_GPIO40_INEN_EN10_MASK 0x00000400
#define HWIO_GPIO40_INEN_GPIO40_INEN_EN11_SHFT 11
#define HWIO_GPIO40_INEN_GPIO40_INEN_EN11_MASK 0x00000800
#define HWIO_GPIO40_INEN_GPIO40_INEN_EN12_SHFT 12
#define HWIO_GPIO40_INEN_GPIO40_INEN_EN12_MASK 0x00001000
#define HWIO_GPIO40_INEN_GPIO40_INEN_EN13_SHFT 13
#define HWIO_GPIO40_INEN_GPIO40_INEN_EN13_MASK 0x00002000
#define HWIO_GPIO40_INEN_GPIO40_INEN_EN14_SHFT 14
#define HWIO_GPIO40_INEN_GPIO40_INEN_EN14_MASK 0x00004000
#define HWIO_GPIO40_INEN_GPIO40_INEN_EN15_SHFT 15
#define HWIO_GPIO40_INEN_GPIO40_INEN_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO40_PUDRST_ADDR  0xF0012878  
#define HWIO_GPIO40_PUDRST_GPIO40_PUDRST_PDSEL0_SHFT 0
#define HWIO_GPIO40_PUDRST_GPIO40_PUDRST_PDSEL0_MASK 0x00000001
#define HWIO_GPIO40_PUDRST_GPIO40_PUDRST_PDSEL1_SHFT 1
#define HWIO_GPIO40_PUDRST_GPIO40_PUDRST_PDSEL1_MASK 0x00000002
#define HWIO_GPIO40_PUDRST_GPIO40_PUDRST_PDSEL2_SHFT 2
#define HWIO_GPIO40_PUDRST_GPIO40_PUDRST_PDSEL2_MASK 0x00000004
#define HWIO_GPIO40_PUDRST_GPIO40_PUDRST_PDSEL3_SHFT 3
#define HWIO_GPIO40_PUDRST_GPIO40_PUDRST_PDSEL3_MASK 0x00000008
#define HWIO_GPIO40_PUDRST_GPIO40_PUDRST_PDSEL4_SHFT 4
#define HWIO_GPIO40_PUDRST_GPIO40_PUDRST_PDSEL4_MASK 0x00000010
#define HWIO_GPIO40_PUDRST_GPIO40_PUDRST_PDSEL5_SHFT 5
#define HWIO_GPIO40_PUDRST_GPIO40_PUDRST_PDSEL5_MASK 0x00000020
#define HWIO_GPIO40_PUDRST_GPIO40_PUDRST_PDSEL6_SHFT 6
#define HWIO_GPIO40_PUDRST_GPIO40_PUDRST_PDSEL6_MASK 0x00000040
#define HWIO_GPIO40_PUDRST_GPIO40_PUDRST_PDSEL7_SHFT 7
#define HWIO_GPIO40_PUDRST_GPIO40_PUDRST_PDSEL7_MASK 0x00000080
#define HWIO_GPIO40_PUDRST_GPIO40_PUDRST_PDSEL8_SHFT 8
#define HWIO_GPIO40_PUDRST_GPIO40_PUDRST_PDSEL8_MASK 0x00000100
#define HWIO_GPIO40_PUDRST_GPIO40_PUDRST_PDSEL9_SHFT 9
#define HWIO_GPIO40_PUDRST_GPIO40_PUDRST_PDSEL9_MASK 0x00000200
#define HWIO_GPIO40_PUDRST_GPIO40_PUDRST_PDSEL10_SHFT 10
#define HWIO_GPIO40_PUDRST_GPIO40_PUDRST_PDSEL10_MASK 0x00000400
#define HWIO_GPIO40_PUDRST_GPIO40_PUDRST_PDSEL11_SHFT 11
#define HWIO_GPIO40_PUDRST_GPIO40_PUDRST_PDSEL11_MASK 0x00000800
#define HWIO_GPIO40_PUDRST_GPIO40_PUDRST_PDSEL12_SHFT 12
#define HWIO_GPIO40_PUDRST_GPIO40_PUDRST_PDSEL12_MASK 0x00001000
#define HWIO_GPIO40_PUDRST_GPIO40_PUDRST_PDSEL13_SHFT 13
#define HWIO_GPIO40_PUDRST_GPIO40_PUDRST_PDSEL13_MASK 0x00002000
#define HWIO_GPIO40_PUDRST_GPIO40_PUDRST_PDSEL14_SHFT 14
#define HWIO_GPIO40_PUDRST_GPIO40_PUDRST_PDSEL14_MASK 0x00004000
#define HWIO_GPIO40_PUDRST_GPIO40_PUDRST_PDSEL15_SHFT 15
#define HWIO_GPIO40_PUDRST_GPIO40_PUDRST_PDSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO41_INFO_ADDR  0xF0012900  
#define HWIO_GPIO41_INFO_GPIO41_INFO_MODREV_SHFT 0
#define HWIO_GPIO41_INFO_GPIO41_INFO_MODREV_MASK 0x000000ff
#define HWIO_GPIO41_INFO_GPIO41_INFO_MODTYPE_SHFT 8
#define HWIO_GPIO41_INFO_GPIO41_INFO_MODTYPE_MASK 0x0000ff00
#define HWIO_GPIO41_INFO_GPIO41_INFO_MODNUMBER_SHFT 16
#define HWIO_GPIO41_INFO_GPIO41_INFO_MODNUMBER_MASK 0xffff0000


//--------

#define HWIO_GPIO41_ACES0_ADDR  0xF0012904  
#define HWIO_GPIO41_ACES0_GPIO41_ACES0_EN0_SHFT 0
#define HWIO_GPIO41_ACES0_GPIO41_ACES0_EN0_MASK 0x00000001
#define HWIO_GPIO41_ACES0_GPIO41_ACES0_EN1_SHFT 1
#define HWIO_GPIO41_ACES0_GPIO41_ACES0_EN1_MASK 0x00000002
#define HWIO_GPIO41_ACES0_GPIO41_ACES0_EN2_SHFT 2
#define HWIO_GPIO41_ACES0_GPIO41_ACES0_EN2_MASK 0x00000004
#define HWIO_GPIO41_ACES0_GPIO41_ACES0_EN3_SHFT 3
#define HWIO_GPIO41_ACES0_GPIO41_ACES0_EN3_MASK 0x00000008
#define HWIO_GPIO41_ACES0_GPIO41_ACES0_EN4_SHFT 4
#define HWIO_GPIO41_ACES0_GPIO41_ACES0_EN4_MASK 0x00000010
#define HWIO_GPIO41_ACES0_GPIO41_ACES0_EN5_SHFT 5
#define HWIO_GPIO41_ACES0_GPIO41_ACES0_EN5_MASK 0x00000020
#define HWIO_GPIO41_ACES0_GPIO41_ACES0_EN6_SHFT 6
#define HWIO_GPIO41_ACES0_GPIO41_ACES0_EN6_MASK 0x00000040
#define HWIO_GPIO41_ACES0_GPIO41_ACES0_EN7_SHFT 7
#define HWIO_GPIO41_ACES0_GPIO41_ACES0_EN7_MASK 0x00000080
#define HWIO_GPIO41_ACES0_GPIO41_ACES0_EN8_SHFT 8
#define HWIO_GPIO41_ACES0_GPIO41_ACES0_EN8_MASK 0x00000100
#define HWIO_GPIO41_ACES0_GPIO41_ACES0_EN9_SHFT 9
#define HWIO_GPIO41_ACES0_GPIO41_ACES0_EN9_MASK 0x00000200
#define HWIO_GPIO41_ACES0_GPIO41_ACES0_EN10_SHFT 10
#define HWIO_GPIO41_ACES0_GPIO41_ACES0_EN10_MASK 0x00000400
#define HWIO_GPIO41_ACES0_GPIO41_ACES0_EN11_SHFT 11
#define HWIO_GPIO41_ACES0_GPIO41_ACES0_EN11_MASK 0x00000800
#define HWIO_GPIO41_ACES0_GPIO41_ACES0_EN12_SHFT 12
#define HWIO_GPIO41_ACES0_GPIO41_ACES0_EN12_MASK 0x00001000
#define HWIO_GPIO41_ACES0_GPIO41_ACES0_EN13_SHFT 13
#define HWIO_GPIO41_ACES0_GPIO41_ACES0_EN13_MASK 0x00002000
#define HWIO_GPIO41_ACES0_GPIO41_ACES0_EN14_SHFT 14
#define HWIO_GPIO41_ACES0_GPIO41_ACES0_EN14_MASK 0x00004000
#define HWIO_GPIO41_ACES0_GPIO41_ACES0_EN15_SHFT 15
#define HWIO_GPIO41_ACES0_GPIO41_ACES0_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO41_ACES1_ADDR  0xF0012908  


//--------

#define HWIO_GPIO41_PIR_ADDR  0xF001290C  
#define HWIO_GPIO41_PIR_GPIO41_PIR_PXPIR0_SHFT 0
#define HWIO_GPIO41_PIR_GPIO41_PIR_PXPIR0_MASK 0x00000001
#define HWIO_GPIO41_PIR_GPIO41_PIR_PXPIR1_SHFT 1
#define HWIO_GPIO41_PIR_GPIO41_PIR_PXPIR1_MASK 0x00000002
#define HWIO_GPIO41_PIR_GPIO41_PIR_PXPIR2_SHFT 2
#define HWIO_GPIO41_PIR_GPIO41_PIR_PXPIR2_MASK 0x00000004
#define HWIO_GPIO41_PIR_GPIO41_PIR_PXPIR3_SHFT 3
#define HWIO_GPIO41_PIR_GPIO41_PIR_PXPIR3_MASK 0x00000008
#define HWIO_GPIO41_PIR_GPIO41_PIR_PXPIR4_SHFT 4
#define HWIO_GPIO41_PIR_GPIO41_PIR_PXPIR4_MASK 0x00000010
#define HWIO_GPIO41_PIR_GPIO41_PIR_PXPIR5_SHFT 5
#define HWIO_GPIO41_PIR_GPIO41_PIR_PXPIR5_MASK 0x00000020
#define HWIO_GPIO41_PIR_GPIO41_PIR_PXPIR6_SHFT 6
#define HWIO_GPIO41_PIR_GPIO41_PIR_PXPIR6_MASK 0x00000040
#define HWIO_GPIO41_PIR_GPIO41_PIR_PXPIR7_SHFT 7
#define HWIO_GPIO41_PIR_GPIO41_PIR_PXPIR7_MASK 0x00000080
#define HWIO_GPIO41_PIR_GPIO41_PIR_PXPIR8_SHFT 8
#define HWIO_GPIO41_PIR_GPIO41_PIR_PXPIR8_MASK 0x00000100
#define HWIO_GPIO41_PIR_GPIO41_PIR_PXPIR9_SHFT 9
#define HWIO_GPIO41_PIR_GPIO41_PIR_PXPIR9_MASK 0x00000200
#define HWIO_GPIO41_PIR_GPIO41_PIR_PXPIR10_SHFT 10
#define HWIO_GPIO41_PIR_GPIO41_PIR_PXPIR10_MASK 0x00000400
#define HWIO_GPIO41_PIR_GPIO41_PIR_PXPIR11_SHFT 11
#define HWIO_GPIO41_PIR_GPIO41_PIR_PXPIR11_MASK 0x00000800
#define HWIO_GPIO41_PIR_GPIO41_PIR_PXPIR12_SHFT 12
#define HWIO_GPIO41_PIR_GPIO41_PIR_PXPIR12_MASK 0x00001000
#define HWIO_GPIO41_PIR_GPIO41_PIR_PXPIR13_SHFT 13
#define HWIO_GPIO41_PIR_GPIO41_PIR_PXPIR13_MASK 0x00002000
#define HWIO_GPIO41_PIR_GPIO41_PIR_PXPIR14_SHFT 14
#define HWIO_GPIO41_PIR_GPIO41_PIR_PXPIR14_MASK 0x00004000
#define HWIO_GPIO41_PIR_GPIO41_PIR_PXPIR15_SHFT 15
#define HWIO_GPIO41_PIR_GPIO41_PIR_PXPIR15_MASK 0x00008000


//--------

#define HWIO_GPIO41_POR_ADDR  0xF0012910  
#define HWIO_GPIO41_POR_GPIO41_POR_PXPOR0_SHFT 0
#define HWIO_GPIO41_POR_GPIO41_POR_PXPOR0_MASK 0x00000001
#define HWIO_GPIO41_POR_GPIO41_POR_PXPOR1_SHFT 1
#define HWIO_GPIO41_POR_GPIO41_POR_PXPOR1_MASK 0x00000002
#define HWIO_GPIO41_POR_GPIO41_POR_PXPOR2_SHFT 2
#define HWIO_GPIO41_POR_GPIO41_POR_PXPOR2_MASK 0x00000004
#define HWIO_GPIO41_POR_GPIO41_POR_PXPOR3_SHFT 3
#define HWIO_GPIO41_POR_GPIO41_POR_PXPOR3_MASK 0x00000008
#define HWIO_GPIO41_POR_GPIO41_POR_PXPOR4_SHFT 4
#define HWIO_GPIO41_POR_GPIO41_POR_PXPOR4_MASK 0x00000010
#define HWIO_GPIO41_POR_GPIO41_POR_PXPOR5_SHFT 5
#define HWIO_GPIO41_POR_GPIO41_POR_PXPOR5_MASK 0x00000020
#define HWIO_GPIO41_POR_GPIO41_POR_PXPOR6_SHFT 6
#define HWIO_GPIO41_POR_GPIO41_POR_PXPOR6_MASK 0x00000040
#define HWIO_GPIO41_POR_GPIO41_POR_PXPOR7_SHFT 7
#define HWIO_GPIO41_POR_GPIO41_POR_PXPOR7_MASK 0x00000080
#define HWIO_GPIO41_POR_GPIO41_POR_PXPOR8_SHFT 8
#define HWIO_GPIO41_POR_GPIO41_POR_PXPOR8_MASK 0x00000100
#define HWIO_GPIO41_POR_GPIO41_POR_PXPOR9_SHFT 9
#define HWIO_GPIO41_POR_GPIO41_POR_PXPOR9_MASK 0x00000200
#define HWIO_GPIO41_POR_GPIO41_POR_PXPOR10_SHFT 10
#define HWIO_GPIO41_POR_GPIO41_POR_PXPOR10_MASK 0x00000400
#define HWIO_GPIO41_POR_GPIO41_POR_PXPOR11_SHFT 11
#define HWIO_GPIO41_POR_GPIO41_POR_PXPOR11_MASK 0x00000800
#define HWIO_GPIO41_POR_GPIO41_POR_PXPOR12_SHFT 12
#define HWIO_GPIO41_POR_GPIO41_POR_PXPOR12_MASK 0x00001000
#define HWIO_GPIO41_POR_GPIO41_POR_PXPOR13_SHFT 13
#define HWIO_GPIO41_POR_GPIO41_POR_PXPOR13_MASK 0x00002000
#define HWIO_GPIO41_POR_GPIO41_POR_PXPOR14_SHFT 14
#define HWIO_GPIO41_POR_GPIO41_POR_PXPOR14_MASK 0x00004000
#define HWIO_GPIO41_POR_GPIO41_POR_PXPOR15_SHFT 15
#define HWIO_GPIO41_POR_GPIO41_POR_PXPOR15_MASK 0x00008000


//--------

#define HWIO_GPIO41_POSCR_ADDR  0xF0012914  
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PS0_SHFT 0
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PS0_MASK 0x00000001
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PS1_SHFT 1
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PS1_MASK 0x00000002
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PS2_SHFT 2
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PS2_MASK 0x00000004
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PS3_SHFT 3
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PS3_MASK 0x00000008
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PS4_SHFT 4
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PS4_MASK 0x00000010
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PS5_SHFT 5
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PS5_MASK 0x00000020
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PS6_SHFT 6
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PS6_MASK 0x00000040
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PS7_SHFT 7
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PS7_MASK 0x00000080
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PS8_SHFT 8
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PS8_MASK 0x00000100
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PS9_SHFT 9
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PS9_MASK 0x00000200
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PS10_SHFT 10
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PS10_MASK 0x00000400
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PS11_SHFT 11
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PS11_MASK 0x00000800
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PS12_SHFT 12
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PS12_MASK 0x00001000
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PS13_SHFT 13
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PS13_MASK 0x00002000
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PS14_SHFT 14
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PS14_MASK 0x00004000
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PS15_SHFT 15
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PS15_MASK 0x00008000
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PC0_SHFT 16
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PC0_MASK 0x00010000
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PC1_SHFT 17
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PC1_MASK 0x00020000
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PC2_SHFT 18
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PC2_MASK 0x00040000
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PC3_SHFT 19
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PC3_MASK 0x00080000
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PC4_SHFT 20
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PC4_MASK 0x00100000
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PC5_SHFT 21
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PC5_MASK 0x00200000
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PC6_SHFT 22
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PC6_MASK 0x00400000
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PC7_SHFT 23
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PC7_MASK 0x00800000
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PC8_SHFT 24
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PC8_MASK 0x01000000
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PC9_SHFT 25
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PC9_MASK 0x02000000
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PC10_SHFT 26
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PC10_MASK 0x04000000
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PC11_SHFT 27
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PC11_MASK 0x08000000
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PC12_SHFT 28
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PC12_MASK 0x10000000
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PC13_SHFT 29
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PC13_MASK 0x20000000
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PC14_SHFT 30
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PC14_MASK 0x40000000
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PC15_SHFT 31
#define HWIO_GPIO41_POSCR_GPIO41_POSCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO41_POSR_ADDR  0xF0012918  
#define HWIO_GPIO41_POSR_GPIO41_POSR_PS0_SHFT 0
#define HWIO_GPIO41_POSR_GPIO41_POSR_PS0_MASK 0x00000001
#define HWIO_GPIO41_POSR_GPIO41_POSR_PS1_SHFT 1
#define HWIO_GPIO41_POSR_GPIO41_POSR_PS1_MASK 0x00000002
#define HWIO_GPIO41_POSR_GPIO41_POSR_PS2_SHFT 2
#define HWIO_GPIO41_POSR_GPIO41_POSR_PS2_MASK 0x00000004
#define HWIO_GPIO41_POSR_GPIO41_POSR_PS3_SHFT 3
#define HWIO_GPIO41_POSR_GPIO41_POSR_PS3_MASK 0x00000008
#define HWIO_GPIO41_POSR_GPIO41_POSR_PS4_SHFT 4
#define HWIO_GPIO41_POSR_GPIO41_POSR_PS4_MASK 0x00000010
#define HWIO_GPIO41_POSR_GPIO41_POSR_PS5_SHFT 5
#define HWIO_GPIO41_POSR_GPIO41_POSR_PS5_MASK 0x00000020
#define HWIO_GPIO41_POSR_GPIO41_POSR_PS6_SHFT 6
#define HWIO_GPIO41_POSR_GPIO41_POSR_PS6_MASK 0x00000040
#define HWIO_GPIO41_POSR_GPIO41_POSR_PS7_SHFT 7
#define HWIO_GPIO41_POSR_GPIO41_POSR_PS7_MASK 0x00000080
#define HWIO_GPIO41_POSR_GPIO41_POSR_PS8_SHFT 8
#define HWIO_GPIO41_POSR_GPIO41_POSR_PS8_MASK 0x00000100
#define HWIO_GPIO41_POSR_GPIO41_POSR_PS9_SHFT 9
#define HWIO_GPIO41_POSR_GPIO41_POSR_PS9_MASK 0x00000200
#define HWIO_GPIO41_POSR_GPIO41_POSR_PS10_SHFT 10
#define HWIO_GPIO41_POSR_GPIO41_POSR_PS10_MASK 0x00000400
#define HWIO_GPIO41_POSR_GPIO41_POSR_PS11_SHFT 11
#define HWIO_GPIO41_POSR_GPIO41_POSR_PS11_MASK 0x00000800
#define HWIO_GPIO41_POSR_GPIO41_POSR_PS12_SHFT 12
#define HWIO_GPIO41_POSR_GPIO41_POSR_PS12_MASK 0x00001000
#define HWIO_GPIO41_POSR_GPIO41_POSR_PS13_SHFT 13
#define HWIO_GPIO41_POSR_GPIO41_POSR_PS13_MASK 0x00002000
#define HWIO_GPIO41_POSR_GPIO41_POSR_PS14_SHFT 14
#define HWIO_GPIO41_POSR_GPIO41_POSR_PS14_MASK 0x00004000
#define HWIO_GPIO41_POSR_GPIO41_POSR_PS15_SHFT 15
#define HWIO_GPIO41_POSR_GPIO41_POSR_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO41_POSR0_ADDR  0xF001291C  
#define HWIO_GPIO41_POSR0_GPIO41_POSR0_PS0_SHFT 0
#define HWIO_GPIO41_POSR0_GPIO41_POSR0_PS0_MASK 0x00000001
#define HWIO_GPIO41_POSR0_GPIO41_POSR0_PS1_SHFT 1
#define HWIO_GPIO41_POSR0_GPIO41_POSR0_PS1_MASK 0x00000002
#define HWIO_GPIO41_POSR0_GPIO41_POSR0_PS2_SHFT 2
#define HWIO_GPIO41_POSR0_GPIO41_POSR0_PS2_MASK 0x00000004
#define HWIO_GPIO41_POSR0_GPIO41_POSR0_PS3_SHFT 3
#define HWIO_GPIO41_POSR0_GPIO41_POSR0_PS3_MASK 0x00000008


//--------

#define HWIO_GPIO41_POSR4_ADDR  0xF0012920  
#define HWIO_GPIO41_POSR4_GPIO41_POSR4_PS4_SHFT 4
#define HWIO_GPIO41_POSR4_GPIO41_POSR4_PS4_MASK 0x00000010
#define HWIO_GPIO41_POSR4_GPIO41_POSR4_PS5_SHFT 5
#define HWIO_GPIO41_POSR4_GPIO41_POSR4_PS5_MASK 0x00000020
#define HWIO_GPIO41_POSR4_GPIO41_POSR4_PS6_SHFT 6
#define HWIO_GPIO41_POSR4_GPIO41_POSR4_PS6_MASK 0x00000040
#define HWIO_GPIO41_POSR4_GPIO41_POSR4_PS7_SHFT 7
#define HWIO_GPIO41_POSR4_GPIO41_POSR4_PS7_MASK 0x00000080


//--------

#define HWIO_GPIO41_POSR8_ADDR  0xF0012924  
#define HWIO_GPIO41_POSR8_GPIO41_POSR8_PS8_SHFT 8
#define HWIO_GPIO41_POSR8_GPIO41_POSR8_PS8_MASK 0x00000100
#define HWIO_GPIO41_POSR8_GPIO41_POSR8_PS9_SHFT 9
#define HWIO_GPIO41_POSR8_GPIO41_POSR8_PS9_MASK 0x00000200
#define HWIO_GPIO41_POSR8_GPIO41_POSR8_PS10_SHFT 10
#define HWIO_GPIO41_POSR8_GPIO41_POSR8_PS10_MASK 0x00000400
#define HWIO_GPIO41_POSR8_GPIO41_POSR8_PS11_SHFT 11
#define HWIO_GPIO41_POSR8_GPIO41_POSR8_PS11_MASK 0x00000800


//--------

#define HWIO_GPIO41_POSR12_ADDR  0xF0012928  
#define HWIO_GPIO41_POSR12_GPIO41_POSR12_PS12_SHFT 12
#define HWIO_GPIO41_POSR12_GPIO41_POSR12_PS12_MASK 0x00001000
#define HWIO_GPIO41_POSR12_GPIO41_POSR12_PS13_SHFT 13
#define HWIO_GPIO41_POSR12_GPIO41_POSR12_PS13_MASK 0x00002000
#define HWIO_GPIO41_POSR12_GPIO41_POSR12_PS14_SHFT 14
#define HWIO_GPIO41_POSR12_GPIO41_POSR12_PS14_MASK 0x00004000
#define HWIO_GPIO41_POSR12_GPIO41_POSR12_PS15_SHFT 15
#define HWIO_GPIO41_POSR12_GPIO41_POSR12_PS15_MASK 0x00008000


//--------

#define HWIO_GPIO41_POCR_ADDR  0xF001292C  
#define HWIO_GPIO41_POCR_GPIO41_POCR_PC0_SHFT 16
#define HWIO_GPIO41_POCR_GPIO41_POCR_PC0_MASK 0x00010000
#define HWIO_GPIO41_POCR_GPIO41_POCR_PC1_SHFT 17
#define HWIO_GPIO41_POCR_GPIO41_POCR_PC1_MASK 0x00020000
#define HWIO_GPIO41_POCR_GPIO41_POCR_PC2_SHFT 18
#define HWIO_GPIO41_POCR_GPIO41_POCR_PC2_MASK 0x00040000
#define HWIO_GPIO41_POCR_GPIO41_POCR_PC3_SHFT 19
#define HWIO_GPIO41_POCR_GPIO41_POCR_PC3_MASK 0x00080000
#define HWIO_GPIO41_POCR_GPIO41_POCR_PC4_SHFT 20
#define HWIO_GPIO41_POCR_GPIO41_POCR_PC4_MASK 0x00100000
#define HWIO_GPIO41_POCR_GPIO41_POCR_PC5_SHFT 21
#define HWIO_GPIO41_POCR_GPIO41_POCR_PC5_MASK 0x00200000
#define HWIO_GPIO41_POCR_GPIO41_POCR_PC6_SHFT 22
#define HWIO_GPIO41_POCR_GPIO41_POCR_PC6_MASK 0x00400000
#define HWIO_GPIO41_POCR_GPIO41_POCR_PC7_SHFT 23
#define HWIO_GPIO41_POCR_GPIO41_POCR_PC7_MASK 0x00800000
#define HWIO_GPIO41_POCR_GPIO41_POCR_PC8_SHFT 24
#define HWIO_GPIO41_POCR_GPIO41_POCR_PC8_MASK 0x01000000
#define HWIO_GPIO41_POCR_GPIO41_POCR_PC9_SHFT 25
#define HWIO_GPIO41_POCR_GPIO41_POCR_PC9_MASK 0x02000000
#define HWIO_GPIO41_POCR_GPIO41_POCR_PC10_SHFT 26
#define HWIO_GPIO41_POCR_GPIO41_POCR_PC10_MASK 0x04000000
#define HWIO_GPIO41_POCR_GPIO41_POCR_PC11_SHFT 27
#define HWIO_GPIO41_POCR_GPIO41_POCR_PC11_MASK 0x08000000
#define HWIO_GPIO41_POCR_GPIO41_POCR_PC12_SHFT 28
#define HWIO_GPIO41_POCR_GPIO41_POCR_PC12_MASK 0x10000000
#define HWIO_GPIO41_POCR_GPIO41_POCR_PC13_SHFT 29
#define HWIO_GPIO41_POCR_GPIO41_POCR_PC13_MASK 0x20000000
#define HWIO_GPIO41_POCR_GPIO41_POCR_PC14_SHFT 30
#define HWIO_GPIO41_POCR_GPIO41_POCR_PC14_MASK 0x40000000
#define HWIO_GPIO41_POCR_GPIO41_POCR_PC15_SHFT 31
#define HWIO_GPIO41_POCR_GPIO41_POCR_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO41_POCR0_ADDR  0xF0012930  
#define HWIO_GPIO41_POCR0_GPIO41_POCR0_PC0_SHFT 16
#define HWIO_GPIO41_POCR0_GPIO41_POCR0_PC0_MASK 0x00010000
#define HWIO_GPIO41_POCR0_GPIO41_POCR0_PC1_SHFT 17
#define HWIO_GPIO41_POCR0_GPIO41_POCR0_PC1_MASK 0x00020000
#define HWIO_GPIO41_POCR0_GPIO41_POCR0_PC2_SHFT 18
#define HWIO_GPIO41_POCR0_GPIO41_POCR0_PC2_MASK 0x00040000
#define HWIO_GPIO41_POCR0_GPIO41_POCR0_PC3_SHFT 19
#define HWIO_GPIO41_POCR0_GPIO41_POCR0_PC3_MASK 0x00080000


//--------

#define HWIO_GPIO41_POCR4_ADDR  0xF0012934  
#define HWIO_GPIO41_POCR4_GPIO41_POCR4_PC4_SHFT 20
#define HWIO_GPIO41_POCR4_GPIO41_POCR4_PC4_MASK 0x00100000
#define HWIO_GPIO41_POCR4_GPIO41_POCR4_PC5_SHFT 21
#define HWIO_GPIO41_POCR4_GPIO41_POCR4_PC5_MASK 0x00200000
#define HWIO_GPIO41_POCR4_GPIO41_POCR4_PC6_SHFT 22
#define HWIO_GPIO41_POCR4_GPIO41_POCR4_PC6_MASK 0x00400000
#define HWIO_GPIO41_POCR4_GPIO41_POCR4_PC7_SHFT 23
#define HWIO_GPIO41_POCR4_GPIO41_POCR4_PC7_MASK 0x00800000


//--------

#define HWIO_GPIO41_POCR8_ADDR  0xF0012938  
#define HWIO_GPIO41_POCR8_GPIO41_POCR8_PC8_SHFT 24
#define HWIO_GPIO41_POCR8_GPIO41_POCR8_PC8_MASK 0x01000000
#define HWIO_GPIO41_POCR8_GPIO41_POCR8_PC9_SHFT 25
#define HWIO_GPIO41_POCR8_GPIO41_POCR8_PC9_MASK 0x02000000
#define HWIO_GPIO41_POCR8_GPIO41_POCR8_PC10_SHFT 26
#define HWIO_GPIO41_POCR8_GPIO41_POCR8_PC10_MASK 0x04000000
#define HWIO_GPIO41_POCR8_GPIO41_POCR8_PC11_SHFT 27
#define HWIO_GPIO41_POCR8_GPIO41_POCR8_PC11_MASK 0x08000000


//--------

#define HWIO_GPIO41_POCR12_ADDR  0xF001293C  
#define HWIO_GPIO41_POCR12_GPIO41_POCR12_PC12_SHFT 28
#define HWIO_GPIO41_POCR12_GPIO41_POCR12_PC12_MASK 0x10000000
#define HWIO_GPIO41_POCR12_GPIO41_POCR12_PC13_SHFT 29
#define HWIO_GPIO41_POCR12_GPIO41_POCR12_PC13_MASK 0x20000000
#define HWIO_GPIO41_POCR12_GPIO41_POCR12_PC14_SHFT 30
#define HWIO_GPIO41_POCR12_GPIO41_POCR12_PC14_MASK 0x40000000
#define HWIO_GPIO41_POCR12_GPIO41_POCR12_PC15_SHFT 31
#define HWIO_GPIO41_POCR12_GPIO41_POCR12_PC15_MASK 0x80000000


//--------

#define HWIO_GPIO41_PUDEN_ADDR  0xF0012940  
#define HWIO_GPIO41_PUDEN_GPIO41_PUDEN_PXPUDEN0_SHFT 0
#define HWIO_GPIO41_PUDEN_GPIO41_PUDEN_PXPUDEN0_MASK 0x00000003
#define HWIO_GPIO41_PUDEN_GPIO41_PUDEN_PXPUDEN1_SHFT 2
#define HWIO_GPIO41_PUDEN_GPIO41_PUDEN_PXPUDEN1_MASK 0x0000000c
#define HWIO_GPIO41_PUDEN_GPIO41_PUDEN_PXPUDEN2_SHFT 4
#define HWIO_GPIO41_PUDEN_GPIO41_PUDEN_PXPUDEN2_MASK 0x00000030
#define HWIO_GPIO41_PUDEN_GPIO41_PUDEN_PXPUDEN3_SHFT 6
#define HWIO_GPIO41_PUDEN_GPIO41_PUDEN_PXPUDEN3_MASK 0x000000c0
#define HWIO_GPIO41_PUDEN_GPIO41_PUDEN_PXPUDEN4_SHFT 8
#define HWIO_GPIO41_PUDEN_GPIO41_PUDEN_PXPUDEN4_MASK 0x00000300
#define HWIO_GPIO41_PUDEN_GPIO41_PUDEN_PXPUDEN5_SHFT 10
#define HWIO_GPIO41_PUDEN_GPIO41_PUDEN_PXPUDEN5_MASK 0x00000c00
#define HWIO_GPIO41_PUDEN_GPIO41_PUDEN_PXPUDEN6_SHFT 12
#define HWIO_GPIO41_PUDEN_GPIO41_PUDEN_PXPUDEN6_MASK 0x00003000
#define HWIO_GPIO41_PUDEN_GPIO41_PUDEN_PXPUDEN7_SHFT 14
#define HWIO_GPIO41_PUDEN_GPIO41_PUDEN_PXPUDEN7_MASK 0x0000c000
#define HWIO_GPIO41_PUDEN_GPIO41_PUDEN_PXPUDEN8_SHFT 16
#define HWIO_GPIO41_PUDEN_GPIO41_PUDEN_PXPUDEN8_MASK 0x00030000
#define HWIO_GPIO41_PUDEN_GPIO41_PUDEN_PXPUDEN9_SHFT 18
#define HWIO_GPIO41_PUDEN_GPIO41_PUDEN_PXPUDEN9_MASK 0x000c0000
#define HWIO_GPIO41_PUDEN_GPIO41_PUDEN_PXPUDEN10_SHFT 20
#define HWIO_GPIO41_PUDEN_GPIO41_PUDEN_PXPUDEN10_MASK 0x00300000
#define HWIO_GPIO41_PUDEN_GPIO41_PUDEN_PXPUDEN11_SHFT 22
#define HWIO_GPIO41_PUDEN_GPIO41_PUDEN_PXPUDEN11_MASK 0x00c00000
#define HWIO_GPIO41_PUDEN_GPIO41_PUDEN_PXPUDEN12_SHFT 24
#define HWIO_GPIO41_PUDEN_GPIO41_PUDEN_PXPUDEN12_MASK 0x03000000
#define HWIO_GPIO41_PUDEN_GPIO41_PUDEN_PXPUDEN13_SHFT 26
#define HWIO_GPIO41_PUDEN_GPIO41_PUDEN_PXPUDEN13_MASK 0x0c000000
#define HWIO_GPIO41_PUDEN_GPIO41_PUDEN_PXPUDEN14_SHFT 28
#define HWIO_GPIO41_PUDEN_GPIO41_PUDEN_PXPUDEN14_MASK 0x30000000
#define HWIO_GPIO41_PUDEN_GPIO41_PUDEN_PXPUDEN15_SHFT 30
#define HWIO_GPIO41_PUDEN_GPIO41_PUDEN_PXPUDEN15_MASK 0xc0000000


//--------

#define HWIO_GPIO41_PODR_ADDR  0xF0012944  
#define HWIO_GPIO41_PODR_GPIO41_PODR_PXPODR0_SHFT 0
#define HWIO_GPIO41_PODR_GPIO41_PODR_PXPODR0_MASK 0x00000003
#define HWIO_GPIO41_PODR_GPIO41_PODR_PXPODR1_SHFT 2
#define HWIO_GPIO41_PODR_GPIO41_PODR_PXPODR1_MASK 0x0000000c
#define HWIO_GPIO41_PODR_GPIO41_PODR_PXPODR2_SHFT 4
#define HWIO_GPIO41_PODR_GPIO41_PODR_PXPODR2_MASK 0x00000030
#define HWIO_GPIO41_PODR_GPIO41_PODR_PXPODR3_SHFT 6
#define HWIO_GPIO41_PODR_GPIO41_PODR_PXPODR3_MASK 0x000000c0
#define HWIO_GPIO41_PODR_GPIO41_PODR_PXPODR4_SHFT 8
#define HWIO_GPIO41_PODR_GPIO41_PODR_PXPODR4_MASK 0x00000300
#define HWIO_GPIO41_PODR_GPIO41_PODR_PXPODR5_SHFT 10
#define HWIO_GPIO41_PODR_GPIO41_PODR_PXPODR5_MASK 0x00000c00
#define HWIO_GPIO41_PODR_GPIO41_PODR_PXPODR6_SHFT 12
#define HWIO_GPIO41_PODR_GPIO41_PODR_PXPODR6_MASK 0x00003000
#define HWIO_GPIO41_PODR_GPIO41_PODR_PXPODR7_SHFT 14
#define HWIO_GPIO41_PODR_GPIO41_PODR_PXPODR7_MASK 0x0000c000
#define HWIO_GPIO41_PODR_GPIO41_PODR_PXPODR8_SHFT 16
#define HWIO_GPIO41_PODR_GPIO41_PODR_PXPODR8_MASK 0x00030000
#define HWIO_GPIO41_PODR_GPIO41_PODR_PXPODR9_SHFT 18
#define HWIO_GPIO41_PODR_GPIO41_PODR_PXPODR9_MASK 0x000c0000
#define HWIO_GPIO41_PODR_GPIO41_PODR_PXPODR10_SHFT 20
#define HWIO_GPIO41_PODR_GPIO41_PODR_PXPODR10_MASK 0x00300000
#define HWIO_GPIO41_PODR_GPIO41_PODR_PXPODR11_SHFT 22
#define HWIO_GPIO41_PODR_GPIO41_PODR_PXPODR11_MASK 0x00c00000
#define HWIO_GPIO41_PODR_GPIO41_PODR_PXPODR12_SHFT 24
#define HWIO_GPIO41_PODR_GPIO41_PODR_PXPODR12_MASK 0x03000000
#define HWIO_GPIO41_PODR_GPIO41_PODR_PXPODR13_SHFT 26
#define HWIO_GPIO41_PODR_GPIO41_PODR_PXPODR13_MASK 0x0c000000
#define HWIO_GPIO41_PODR_GPIO41_PODR_PXPODR14_SHFT 28
#define HWIO_GPIO41_PODR_GPIO41_PODR_PXPODR14_MASK 0x30000000
#define HWIO_GPIO41_PODR_GPIO41_PODR_PXPODR15_SHFT 30
#define HWIO_GPIO41_PODR_GPIO41_PODR_PXPODR15_MASK 0xc0000000


//--------

#define HWIO_GPIO41_PMOD_ADDR  0xF0012948  
#define HWIO_GPIO41_PMOD_GPIO41_PMOD_PXMOD0_SHFT 0
#define HWIO_GPIO41_PMOD_GPIO41_PMOD_PXMOD0_MASK 0x00000003
#define HWIO_GPIO41_PMOD_GPIO41_PMOD_PXMOD1_SHFT 2
#define HWIO_GPIO41_PMOD_GPIO41_PMOD_PXMOD1_MASK 0x0000000c
#define HWIO_GPIO41_PMOD_GPIO41_PMOD_PXMOD2_SHFT 4
#define HWIO_GPIO41_PMOD_GPIO41_PMOD_PXMOD2_MASK 0x00000030
#define HWIO_GPIO41_PMOD_GPIO41_PMOD_PXMOD3_SHFT 6
#define HWIO_GPIO41_PMOD_GPIO41_PMOD_PXMOD3_MASK 0x000000c0
#define HWIO_GPIO41_PMOD_GPIO41_PMOD_PXMOD4_SHFT 8
#define HWIO_GPIO41_PMOD_GPIO41_PMOD_PXMOD4_MASK 0x00000300
#define HWIO_GPIO41_PMOD_GPIO41_PMOD_PXMOD5_SHFT 10
#define HWIO_GPIO41_PMOD_GPIO41_PMOD_PXMOD5_MASK 0x00000c00
#define HWIO_GPIO41_PMOD_GPIO41_PMOD_PXMOD6_SHFT 12
#define HWIO_GPIO41_PMOD_GPIO41_PMOD_PXMOD6_MASK 0x00003000
#define HWIO_GPIO41_PMOD_GPIO41_PMOD_PXMOD7_SHFT 14
#define HWIO_GPIO41_PMOD_GPIO41_PMOD_PXMOD7_MASK 0x0000c000
#define HWIO_GPIO41_PMOD_GPIO41_PMOD_PXMOD8_SHFT 16
#define HWIO_GPIO41_PMOD_GPIO41_PMOD_PXMOD8_MASK 0x00030000
#define HWIO_GPIO41_PMOD_GPIO41_PMOD_PXMOD9_SHFT 18
#define HWIO_GPIO41_PMOD_GPIO41_PMOD_PXMOD9_MASK 0x000c0000
#define HWIO_GPIO41_PMOD_GPIO41_PMOD_PXMOD10_SHFT 20
#define HWIO_GPIO41_PMOD_GPIO41_PMOD_PXMOD10_MASK 0x00300000
#define HWIO_GPIO41_PMOD_GPIO41_PMOD_PXMOD11_SHFT 22
#define HWIO_GPIO41_PMOD_GPIO41_PMOD_PXMOD11_MASK 0x00c00000
#define HWIO_GPIO41_PMOD_GPIO41_PMOD_PXMOD12_SHFT 24
#define HWIO_GPIO41_PMOD_GPIO41_PMOD_PXMOD12_MASK 0x03000000
#define HWIO_GPIO41_PMOD_GPIO41_PMOD_PXMOD13_SHFT 26
#define HWIO_GPIO41_PMOD_GPIO41_PMOD_PXMOD13_MASK 0x0c000000
#define HWIO_GPIO41_PMOD_GPIO41_PMOD_PXMOD14_SHFT 28
#define HWIO_GPIO41_PMOD_GPIO41_PMOD_PXMOD14_MASK 0x30000000
#define HWIO_GPIO41_PMOD_GPIO41_PMOD_PXMOD15_SHFT 30
#define HWIO_GPIO41_PMOD_GPIO41_PMOD_PXMOD15_MASK 0xc0000000


//--------

#define HWIO_GPIO41_PEROUT0_ADDR  0xF001294C  
#define HWIO_GPIO41_PEROUT0_GPIO41_PEROUT0_OUTSEL0_SHFT 0
#define HWIO_GPIO41_PEROUT0_GPIO41_PEROUT0_OUTSEL0_MASK 0x0000000f
#define HWIO_GPIO41_PEROUT0_GPIO41_PEROUT0_OUTSEL1_SHFT 4
#define HWIO_GPIO41_PEROUT0_GPIO41_PEROUT0_OUTSEL1_MASK 0x000000f0
#define HWIO_GPIO41_PEROUT0_GPIO41_PEROUT0_OUTSEL2_SHFT 8
#define HWIO_GPIO41_PEROUT0_GPIO41_PEROUT0_OUTSEL2_MASK 0x00000f00
#define HWIO_GPIO41_PEROUT0_GPIO41_PEROUT0_OUTSEL3_SHFT 12
#define HWIO_GPIO41_PEROUT0_GPIO41_PEROUT0_OUTSEL3_MASK 0x0000f000
#define HWIO_GPIO41_PEROUT0_GPIO41_PEROUT0_OUTSEL4_SHFT 16
#define HWIO_GPIO41_PEROUT0_GPIO41_PEROUT0_OUTSEL4_MASK 0x000f0000
#define HWIO_GPIO41_PEROUT0_GPIO41_PEROUT0_OUTSEL5_SHFT 20
#define HWIO_GPIO41_PEROUT0_GPIO41_PEROUT0_OUTSEL5_MASK 0x00f00000
#define HWIO_GPIO41_PEROUT0_GPIO41_PEROUT0_OUTSEL6_SHFT 24
#define HWIO_GPIO41_PEROUT0_GPIO41_PEROUT0_OUTSEL6_MASK 0x0f000000
#define HWIO_GPIO41_PEROUT0_GPIO41_PEROUT0_OUTSEL7_SHFT 28
#define HWIO_GPIO41_PEROUT0_GPIO41_PEROUT0_OUTSEL7_MASK 0xf0000000


//--------

#define HWIO_GPIO41_PEROUT1_ADDR  0xF0012950  
#define HWIO_GPIO41_PEROUT1_GPIO41_PEROUT1_OUTSEL8_SHFT 0
#define HWIO_GPIO41_PEROUT1_GPIO41_PEROUT1_OUTSEL8_MASK 0x0000000f
#define HWIO_GPIO41_PEROUT1_GPIO41_PEROUT1_OUTSEL9_SHFT 4
#define HWIO_GPIO41_PEROUT1_GPIO41_PEROUT1_OUTSEL9_MASK 0x000000f0
#define HWIO_GPIO41_PEROUT1_GPIO41_PEROUT1_OUTSEL10_SHFT 8
#define HWIO_GPIO41_PEROUT1_GPIO41_PEROUT1_OUTSEL10_MASK 0x00000f00
#define HWIO_GPIO41_PEROUT1_GPIO41_PEROUT1_OUTSEL11_SHFT 12
#define HWIO_GPIO41_PEROUT1_GPIO41_PEROUT1_OUTSEL11_MASK 0x0000f000
#define HWIO_GPIO41_PEROUT1_GPIO41_PEROUT1_OUTSEL12_SHFT 16
#define HWIO_GPIO41_PEROUT1_GPIO41_PEROUT1_OUTSEL12_MASK 0x000f0000
#define HWIO_GPIO41_PEROUT1_GPIO41_PEROUT1_OUTSEL13_SHFT 20
#define HWIO_GPIO41_PEROUT1_GPIO41_PEROUT1_OUTSEL13_MASK 0x00f00000
#define HWIO_GPIO41_PEROUT1_GPIO41_PEROUT1_OUTSEL14_SHFT 24
#define HWIO_GPIO41_PEROUT1_GPIO41_PEROUT1_OUTSEL14_MASK 0x0f000000
#define HWIO_GPIO41_PEROUT1_GPIO41_PEROUT1_OUTSEL15_SHFT 28
#define HWIO_GPIO41_PEROUT1_GPIO41_PEROUT1_OUTSEL15_MASK 0xf0000000


//--------

#define HWIO_GPIO41_PDR0_ADDR  0xF0012954  
#define HWIO_GPIO41_PDR0_GPIO41_PDR0_PXPD0_SHFT 0
#define HWIO_GPIO41_PDR0_GPIO41_PDR0_PXPD0_MASK 0x00000003
#define HWIO_GPIO41_PDR0_GPIO41_PDR0_PXPD1_SHFT 4
#define HWIO_GPIO41_PDR0_GPIO41_PDR0_PXPD1_MASK 0x00000030
#define HWIO_GPIO41_PDR0_GPIO41_PDR0_PXPD2_SHFT 8
#define HWIO_GPIO41_PDR0_GPIO41_PDR0_PXPD2_MASK 0x00000300
#define HWIO_GPIO41_PDR0_GPIO41_PDR0_PXPD3_SHFT 12
#define HWIO_GPIO41_PDR0_GPIO41_PDR0_PXPD3_MASK 0x00003000
#define HWIO_GPIO41_PDR0_GPIO41_PDR0_PXPD4_SHFT 16
#define HWIO_GPIO41_PDR0_GPIO41_PDR0_PXPD4_MASK 0x00030000
#define HWIO_GPIO41_PDR0_GPIO41_PDR0_PXPD5_SHFT 20
#define HWIO_GPIO41_PDR0_GPIO41_PDR0_PXPD5_MASK 0x00300000
#define HWIO_GPIO41_PDR0_GPIO41_PDR0_PXPD6_SHFT 24
#define HWIO_GPIO41_PDR0_GPIO41_PDR0_PXPD6_MASK 0x03000000
#define HWIO_GPIO41_PDR0_GPIO41_PDR0_PXPD7_SHFT 28
#define HWIO_GPIO41_PDR0_GPIO41_PDR0_PXPD7_MASK 0x30000000


//--------

#define HWIO_GPIO41_PDR1_ADDR  0xF0012958  
#define HWIO_GPIO41_PDR1_GPIO41_PDR1_PXPD8_SHFT 0
#define HWIO_GPIO41_PDR1_GPIO41_PDR1_PXPD8_MASK 0x00000003
#define HWIO_GPIO41_PDR1_GPIO41_PDR1_PXPD9_SHFT 4
#define HWIO_GPIO41_PDR1_GPIO41_PDR1_PXPD9_MASK 0x00000030
#define HWIO_GPIO41_PDR1_GPIO41_PDR1_PXPD10_SHFT 8
#define HWIO_GPIO41_PDR1_GPIO41_PDR1_PXPD10_MASK 0x00000300
#define HWIO_GPIO41_PDR1_GPIO41_PDR1_PXPD11_SHFT 12
#define HWIO_GPIO41_PDR1_GPIO41_PDR1_PXPD11_MASK 0x00003000
#define HWIO_GPIO41_PDR1_GPIO41_PDR1_PXPD12_SHFT 16
#define HWIO_GPIO41_PDR1_GPIO41_PDR1_PXPD12_MASK 0x00030000
#define HWIO_GPIO41_PDR1_GPIO41_PDR1_PXPD13_SHFT 20
#define HWIO_GPIO41_PDR1_GPIO41_PDR1_PXPD13_MASK 0x00300000
#define HWIO_GPIO41_PDR1_GPIO41_PDR1_PXPD14_SHFT 24
#define HWIO_GPIO41_PDR1_GPIO41_PDR1_PXPD14_MASK 0x03000000
#define HWIO_GPIO41_PDR1_GPIO41_PDR1_PXPD15_SHFT 28
#define HWIO_GPIO41_PDR1_GPIO41_PDR1_PXPD15_MASK 0x30000000


//--------

#define HWIO_GPIO41_SDE_ADDR  0xF001295C  
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEN0_SHFT 0
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEN0_MASK 0x00000001
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEN1_SHFT 1
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEN1_MASK 0x00000002
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEN2_SHFT 2
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEN2_MASK 0x00000004
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEN3_SHFT 3
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEN3_MASK 0x00000008
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEN4_SHFT 4
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEN4_MASK 0x00000010
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEN5_SHFT 5
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEN5_MASK 0x00000020
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEN6_SHFT 6
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEN6_MASK 0x00000040
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEN7_SHFT 7
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEN7_MASK 0x00000080
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEN8_SHFT 8
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEN8_MASK 0x00000100
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEN9_SHFT 9
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEN9_MASK 0x00000200
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEN10_SHFT 10
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEN10_MASK 0x00000400
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEN11_SHFT 11
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEN11_MASK 0x00000800
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEN12_SHFT 12
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEN12_MASK 0x00001000
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEN13_SHFT 13
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEN13_MASK 0x00002000
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEN14_SHFT 14
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEN14_MASK 0x00004000
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEN15_SHFT 15
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEN15_MASK 0x00008000
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEF0_SHFT 16
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEF0_MASK 0x00010000
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEF1_SHFT 17
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEF1_MASK 0x00020000
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEF2_SHFT 18
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEF2_MASK 0x00040000
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEF3_SHFT 19
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEF3_MASK 0x00080000
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEF4_SHFT 20
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEF4_MASK 0x00100000
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEF5_SHFT 21
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEF5_MASK 0x00200000
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEF6_SHFT 22
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEF6_MASK 0x00400000
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEF7_SHFT 23
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEF7_MASK 0x00800000
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEF8_SHFT 24
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEF8_MASK 0x01000000
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEF9_SHFT 25
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEF9_MASK 0x02000000
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEF10_SHFT 26
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEF10_MASK 0x04000000
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEF11_SHFT 27
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEF11_MASK 0x08000000
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEF12_SHFT 28
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEF12_MASK 0x10000000
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEF13_SHFT 29
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEF13_MASK 0x20000000
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEF14_SHFT 30
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEF14_MASK 0x40000000
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEF15_SHFT 31
#define HWIO_GPIO41_SDE_GPIO41_SDE_SDEF15_MASK 0x80000000


//--------

#define HWIO_GPIO41_SDCTL_ADDR  0xF0012960  
#define HWIO_GPIO41_SDCTL_GPIO41_SDCTL_SWTRIG_SHFT 0
#define HWIO_GPIO41_SDCTL_GPIO41_SDCTL_SWTRIG_MASK 0x00000001
#define HWIO_GPIO41_SDCTL_GPIO41_SDCTL_LINKEN_SHFT 1
#define HWIO_GPIO41_SDCTL_GPIO41_SDCTL_LINKEN_MASK 0x00000002
#define HWIO_GPIO41_SDCTL_GPIO41_SDCTL_PSDEF_SHFT 2
#define HWIO_GPIO41_SDCTL_GPIO41_SDCTL_PSDEF_MASK 0x00000004


//--------

#define HWIO_GPIO41_ESR_ADDR  0xF0012964  
#define HWIO_GPIO41_ESR_GPIO41_ESR_EN0_SHFT 0
#define HWIO_GPIO41_ESR_GPIO41_ESR_EN0_MASK 0x00000001
#define HWIO_GPIO41_ESR_GPIO41_ESR_EN1_SHFT 1
#define HWIO_GPIO41_ESR_GPIO41_ESR_EN1_MASK 0x00000002
#define HWIO_GPIO41_ESR_GPIO41_ESR_EN2_SHFT 2
#define HWIO_GPIO41_ESR_GPIO41_ESR_EN2_MASK 0x00000004
#define HWIO_GPIO41_ESR_GPIO41_ESR_EN3_SHFT 3
#define HWIO_GPIO41_ESR_GPIO41_ESR_EN3_MASK 0x00000008
#define HWIO_GPIO41_ESR_GPIO41_ESR_EN4_SHFT 4
#define HWIO_GPIO41_ESR_GPIO41_ESR_EN4_MASK 0x00000010
#define HWIO_GPIO41_ESR_GPIO41_ESR_EN5_SHFT 5
#define HWIO_GPIO41_ESR_GPIO41_ESR_EN5_MASK 0x00000020
#define HWIO_GPIO41_ESR_GPIO41_ESR_EN6_SHFT 6
#define HWIO_GPIO41_ESR_GPIO41_ESR_EN6_MASK 0x00000040
#define HWIO_GPIO41_ESR_GPIO41_ESR_EN7_SHFT 7
#define HWIO_GPIO41_ESR_GPIO41_ESR_EN7_MASK 0x00000080
#define HWIO_GPIO41_ESR_GPIO41_ESR_EN8_SHFT 8
#define HWIO_GPIO41_ESR_GPIO41_ESR_EN8_MASK 0x00000100
#define HWIO_GPIO41_ESR_GPIO41_ESR_EN9_SHFT 9
#define HWIO_GPIO41_ESR_GPIO41_ESR_EN9_MASK 0x00000200
#define HWIO_GPIO41_ESR_GPIO41_ESR_EN10_SHFT 10
#define HWIO_GPIO41_ESR_GPIO41_ESR_EN10_MASK 0x00000400
#define HWIO_GPIO41_ESR_GPIO41_ESR_EN11_SHFT 11
#define HWIO_GPIO41_ESR_GPIO41_ESR_EN11_MASK 0x00000800
#define HWIO_GPIO41_ESR_GPIO41_ESR_EN12_SHFT 12
#define HWIO_GPIO41_ESR_GPIO41_ESR_EN12_MASK 0x00001000
#define HWIO_GPIO41_ESR_GPIO41_ESR_EN13_SHFT 13
#define HWIO_GPIO41_ESR_GPIO41_ESR_EN13_MASK 0x00002000
#define HWIO_GPIO41_ESR_GPIO41_ESR_EN14_SHFT 14
#define HWIO_GPIO41_ESR_GPIO41_ESR_EN14_MASK 0x00004000
#define HWIO_GPIO41_ESR_GPIO41_ESR_EN15_SHFT 15
#define HWIO_GPIO41_ESR_GPIO41_ESR_EN15_MASK 0x00008000


//--------

#define HWIO_GPIO41_LOCK_ADDR  0xF0012968  
#define HWIO_GPIO41_LOCK_GPIO41_LOCK_P0LCK_SHFT 0
#define HWIO_GPIO41_LOCK_GPIO41_LOCK_P0LCK_MASK 0x00000001
#define HWIO_GPIO41_LOCK_GPIO41_LOCK_P1LCK_SHFT 1
#define HWIO_GPIO41_LOCK_GPIO41_LOCK_P1LCK_MASK 0x00000002
#define HWIO_GPIO41_LOCK_GPIO41_LOCK_P2LCK_SHFT 2
#define HWIO_GPIO41_LOCK_GPIO41_LOCK_P2LCK_MASK 0x00000004
#define HWIO_GPIO41_LOCK_GPIO41_LOCK_P3LCK_SHFT 3
#define HWIO_GPIO41_LOCK_GPIO41_LOCK_P3LCK_MASK 0x00000008
#define HWIO_GPIO41_LOCK_GPIO41_LOCK_P4LCK_SHFT 4
#define HWIO_GPIO41_LOCK_GPIO41_LOCK_P4LCK_MASK 0x00000010
#define HWIO_GPIO41_LOCK_GPIO41_LOCK_P5LCK_SHFT 5
#define HWIO_GPIO41_LOCK_GPIO41_LOCK_P5LCK_MASK 0x00000020
#define HWIO_GPIO41_LOCK_GPIO41_LOCK_P6LCK_SHFT 6
#define HWIO_GPIO41_LOCK_GPIO41_LOCK_P6LCK_MASK 0x00000040
#define HWIO_GPIO41_LOCK_GPIO41_LOCK_P7LCK_SHFT 7
#define HWIO_GPIO41_LOCK_GPIO41_LOCK_P7LCK_MASK 0x00000080
#define HWIO_GPIO41_LOCK_GPIO41_LOCK_P8LCK_SHFT 8
#define HWIO_GPIO41_LOCK_GPIO41_LOCK_P8LCK_MASK 0x00000100
#define HWIO_GPIO41_LOCK_GPIO41_LOCK_P9LCK_SHFT 9
#define HWIO_GPIO41_LOCK_GPIO41_LOCK_P9LCK_MASK 0x00000200
#define HWIO_GPIO41_LOCK_GPIO41_LOCK_P10LCK_SHFT 10
#define HWIO_GPIO41_LOCK_GPIO41_LOCK_P10LCK_MASK 0x00000400
#define HWIO_GPIO41_LOCK_GPIO41_LOCK_P11LCK_SHFT 11
#define HWIO_GPIO41_LOCK_GPIO41_LOCK_P11LCK_MASK 0x00000800
#define HWIO_GPIO41_LOCK_GPIO41_LOCK_P12LCK_SHFT 12
#define HWIO_GPIO41_LOCK_GPIO41_LOCK_P12LCK_MASK 0x00001000
#define HWIO_GPIO41_LOCK_GPIO41_LOCK_P13LCK_SHFT 13
#define HWIO_GPIO41_LOCK_GPIO41_LOCK_P13LCK_MASK 0x00002000
#define HWIO_GPIO41_LOCK_GPIO41_LOCK_P14LCK_SHFT 14
#define HWIO_GPIO41_LOCK_GPIO41_LOCK_P14LCK_MASK 0x00004000
#define HWIO_GPIO41_LOCK_GPIO41_LOCK_P15LCK_SHFT 15
#define HWIO_GPIO41_LOCK_GPIO41_LOCK_P15LCK_MASK 0x00008000
#define HWIO_GPIO41_LOCK_GPIO41_LOCK_PXLCKKEY_SHFT 16
#define HWIO_GPIO41_LOCK_GPIO41_LOCK_PXLCKKEY_MASK 0xffff0000


//--------

#define HWIO_GPIO41_SDETRMOD_ADDR  0xF001296C  
#define HWIO_GPIO41_SDETRMOD_GPIO41_SDETRMOD_TGSEL0_SHFT 0
#define HWIO_GPIO41_SDETRMOD_GPIO41_SDETRMOD_TGSEL0_MASK 0x00000001
#define HWIO_GPIO41_SDETRMOD_GPIO41_SDETRMOD_TGSEL1_SHFT 1
#define HWIO_GPIO41_SDETRMOD_GPIO41_SDETRMOD_TGSEL1_MASK 0x00000002
#define HWIO_GPIO41_SDETRMOD_GPIO41_SDETRMOD_TGSEL2_SHFT 2
#define HWIO_GPIO41_SDETRMOD_GPIO41_SDETRMOD_TGSEL2_MASK 0x00000004
#define HWIO_GPIO41_SDETRMOD_GPIO41_SDETRMOD_TGSEL3_SHFT 3
#define HWIO_GPIO41_SDETRMOD_GPIO41_SDETRMOD_TGSEL3_MASK 0x00000008
#define HWIO_GPIO41_SDETRMOD_GPIO41_SDETRMOD_TGSEL4_SHFT 4
#define HWIO_GPIO41_SDETRMOD_GPIO41_SDETRMOD_TGSEL4_MASK 0x00000010
#define HWIO_GPIO41_SDETRMOD_GPIO41_SDETRMOD_TGSEL5_SHFT 5
#define HWIO_GPIO41_SDETRMOD_GPIO41_SDETRMOD_TGSEL5_MASK 0x00000020
#define HWIO_GPIO41_SDETRMOD_GPIO41_SDETRMOD_TGSEL6_SHFT 6
#define HWIO_GPIO41_SDETRMOD_GPIO41_SDETRMOD_TGSEL6_MASK 0x00000040
#define HWIO_GPIO41_SDETRMOD_GPIO41_SDETRMOD_TGSEL7_SHFT 7
#define HWIO_GPIO41_SDETRMOD_GPIO41_SDETRMOD_TGSEL7_MASK 0x00000080
#define HWIO_GPIO41_SDETRMOD_GPIO41_SDETRMOD_TGSEL8_SHFT 8
#define HWIO_GPIO41_SDETRMOD_GPIO41_SDETRMOD_TGSEL8_MASK 0x00000100
#define HWIO_GPIO41_SDETRMOD_GPIO41_SDETRMOD_TGSEL9_SHFT 9
#define HWIO_GPIO41_SDETRMOD_GPIO41_SDETRMOD_TGSEL9_MASK 0x00000200
#define HWIO_GPIO41_SDETRMOD_GPIO41_SDETRMOD_TGSEL10_SHFT 10
#define HWIO_GPIO41_SDETRMOD_GPIO41_SDETRMOD_TGSEL10_MASK 0x00000400
#define HWIO_GPIO41_SDETRMOD_GPIO41_SDETRMOD_TGSEL11_SHFT 11
#define HWIO_GPIO41_SDETRMOD_GPIO41_SDETRMOD_TGSEL11_MASK 0x00000800
#define HWIO_GPIO41_SDETRMOD_GPIO41_SDETRMOD_TGSEL12_SHFT 12
#define HWIO_GPIO41_SDETRMOD_GPIO41_SDETRMOD_TGSEL12_MASK 0x00001000
#define HWIO_GPIO41_SDETRMOD_GPIO41_SDETRMOD_TGSEL13_SHFT 13
#define HWIO_GPIO41_SDETRMOD_GPIO41_SDETRMOD_TGSEL13_MASK 0x00002000
#define HWIO_GPIO41_SDETRMOD_GPIO41_SDETRMOD_TGSEL14_SHFT 14
#define HWIO_GPIO41_SDETRMOD_GPIO41_SDETRMOD_TGSEL14_MASK 0x00004000
#define HWIO_GPIO41_SDETRMOD_GPIO41_SDETRMOD_TGSEL15_SHFT 15
#define HWIO_GPIO41_SDETRMOD_GPIO41_SDETRMOD_TGSEL15_MASK 0x00008000


//--------

#define HWIO_GPIO41_PCSR_ADDR  0xF0012970  
#define HWIO_GPIO41_PCSR_GPIO41_PCSR_SEL0_SHFT 0
#define HWIO_GPIO41_PCSR_GPIO41_PCSR_SEL0_MASK 0x00000001
#define HWIO_GPIO41_PCSR_GPIO41_PCSR_SEL1_SHFT 1
#define HWIO_GPIO41_PCSR_GPIO41_PCSR_SEL1_MASK 0x00000002
#define HWIO_GPIO41_PCSR_GPIO41_PCSR_SEL2_SHFT 2
#define HWIO_GPIO41_PCSR_GPIO41_PCSR_SEL2_MASK 0x00000004
#define HWIO_GPIO41_PCSR_GPIO41_PCSR_SEL3_SHFT 3
#define HWIO_GPIO41_PCSR_GPIO41_PCSR_SEL3_MASK 0x00000008
#define HWIO_GPIO41_PCSR_GPIO41_PCSR_SEL4_SHFT 4
#define HWIO_GPIO41_PCSR_GPIO41_PCSR_SEL4_MASK 0x00000010
#define HWIO_GPIO41_PCSR_GPIO41_PCSR_SEL5_SHFT 5
#define HWIO_GPIO41_PCSR_GPIO41_PCSR_SEL5_MASK 0x00000020
#define HWIO_GPIO41_PCSR_GPIO41_PCSR_SEL6_SHFT 6
#define HWIO_GPIO41_PCSR_GPIO41_PCSR_SEL6_MASK 0x00000040
#define HWIO_GPIO41_PCSR_GPIO41_PCSR_SEL7_SHFT 7
#define HWIO_GPIO41_PCSR_GPIO41_PCSR_SEL7_MASK 0x00000080
#define HWIO_GPIO41_PCSR_GPIO41_PCSR_SEL8_SHFT 8
#define HWIO_GPIO41_PCSR_GPIO41_PCSR_SEL8_MASK 0x00000100
#define HWIO_GPIO41_PCSR_GPIO41_PCSR_SEL9_SHFT 9
#define HWIO_GPIO41_PCSR_GPIO41_PCSR_SEL9_MASK 0x00000200
#define HWIO_GPIO41_PCSR_GPIO41_PCSR_SEL10_SHFT 10
#define HWIO_GPIO41_PCSR_GPIO41_PCSR_SEL10_MASK 0x00000400
#define HWIO_GPIO41_PCSR_GPIO41_PCSR_SEL11_SHFT 11
#define HWIO_GPIO41_PCSR_GPIO41_PCSR_SEL11_MASK 0x00000800
#define HWIO_GPIO41_PCSR_GPIO41_PCSR_SEL12_SHFT 12
#define HWIO_GPIO41_PCSR_GPIO41_PCSR_SEL12_MASK 0x00001000
#define HWIO_GPIO41_PCSR_GPIO41_PCSR_SEL13_SHFT 13
#define HWIO_GPIO41_PCSR_GPIO41_PCSR_SEL13_MASK 0x00002000
#define HWIO_GPIO41_PCSR_GPIO41_PCSR_SEL14_SHFT 14
#define HWIO_GPIO41_PCSR_GPIO41_PCSR_SEL14_MASK 0x00004000
#define HWIO_GPIO41_PCSR_GPIO41_PCSR_SEL15_SHFT 15
#define HWIO_GPIO41_PCSR_GPIO41_PCSR_SEL15_MASK 0x00008000


//--------

#define HWIO_GPIO41_INEN_ADDR  0xF0012974  
#define HWIO_GPIO41_INEN_GPIO41_INEN_EN0_SHFT 0
#define HWIO_GPIO41_INEN_GPIO41_INEN_EN0_MASK 0x00000001
#define HWIO_GPIO41_INEN_GPIO41_INEN_EN1_SHFT 1
#define HWIO_GPIO41_INEN_GPIO41_INEN_EN1_MASK 0x00000002
#define HWIO_GPIO41_INEN_GPIO41_INEN_EN2_SHFT 2
#define HWIO_GPIO41_INEN_GPIO41_INEN_EN2_MASK 0x00000004
#define HWIO_GPIO41_INEN_GPIO41_INEN_EN3_SHFT 3
#define HWIO_GPIO41_INEN_GPIO41_INEN_EN3_MASK 0x00000008
#define HWIO_GPIO41_INEN_GPIO41_INEN_EN4_SHFT 4
#define HWIO_GPIO41_INEN_GPIO41_INEN_EN4_MASK 0x00000010
#define HWIO_GPIO41_INEN_GPIO41_INEN_EN5_SHFT 5
#define HWIO_GPIO41_INEN_GPIO41_INEN_EN5_MASK 0x00000020
#define HWIO_GPIO41_INEN_GPIO41_INEN_EN6_SHFT 6
#define HWIO_GPIO41_INEN_GPIO41_INEN_EN6_MASK 0x00000040
#define HWIO_GPIO41_INEN_GPIO41_INEN_EN7_SHFT 7
#define HWIO_GPIO41_INEN_GPIO41_INEN_EN7_MASK 0x00000080
#define HWIO_GPIO41_INEN_GPIO41_INEN_EN8_SHFT 8
#define HWIO_GPIO41_INEN_GPIO41_INEN_EN8_MASK 0x00000100
#define HWIO_GPIO41_INEN_GPIO41_INEN_EN9_SHFT 9
#define HWIO_GPIO41_INEN_GPIO41_INEN_EN9_MASK 0x00000200
#define HWIO_GPIO41_INEN_GPIO41_INEN_EN10_SHFT 10
#define HWIO_GPIO41_INEN_GPIO41_INEN_EN10_MASK 0x00000400
#define HWIO_GPIO41_INEN_GPIO41_INEN_EN11_SHFT 11
#define HWIO_GPIO41_INEN_GPIO41_INEN_EN11_MASK 0x00000800
#define HWIO_GPIO41_INEN_GPIO41_INEN_EN12_SHFT 12
#define HWIO_GPIO41_INEN_GPIO41_INEN_EN12_MASK 0x00001000
#define HWIO_GPIO41_INEN_GPIO41_INEN_EN13_SHFT 13
#define HWIO_GPIO41_INEN_GPIO41_INEN_EN13_MASK 0x00002000
#define HWIO_GPIO41_INEN_GPIO41_INEN_EN14_SHFT 14
#define HWIO_GPIO41_INEN_GPIO41_INEN_EN14_MASK 0x00004000
#define HWIO_GPIO41_INEN_GPIO41_INEN_EN15_SHFT 15
#define HWIO_GPIO41_INEN_GPIO41_INEN_EN15_MASK 0x00008000
#define HWIO_GPIO41_PUDRST_ADDR  0xF0012978  
#define HWIO_GPIO41_PUDRST_GPIO41_PUDRST_PDSEL0_SHFT 0
#define HWIO_GPIO41_PUDRST_GPIO41_PUDRST_PDSEL0_MASK 0x00000001
#define HWIO_GPIO41_PUDRST_GPIO41_PUDRST_PDSEL1_SHFT 1
#define HWIO_GPIO41_PUDRST_GPIO41_PUDRST_PDSEL1_MASK 0x00000002
#define HWIO_GPIO41_PUDRST_GPIO41_PUDRST_PDSEL2_SHFT 2
#define HWIO_GPIO41_PUDRST_GPIO41_PUDRST_PDSEL2_MASK 0x00000004
#define HWIO_GPIO41_PUDRST_GPIO41_PUDRST_PDSEL3_SHFT 3
#define HWIO_GPIO41_PUDRST_GPIO41_PUDRST_PDSEL3_MASK 0x00000008
#define HWIO_GPIO41_PUDRST_GPIO41_PUDRST_PDSEL4_SHFT 4
#define HWIO_GPIO41_PUDRST_GPIO41_PUDRST_PDSEL4_MASK 0x00000010
#define HWIO_GPIO41_PUDRST_GPIO41_PUDRST_PDSEL5_SHFT 5
#define HWIO_GPIO41_PUDRST_GPIO41_PUDRST_PDSEL5_MASK 0x00000020
#define HWIO_GPIO41_PUDRST_GPIO41_PUDRST_PDSEL6_SHFT 6
#define HWIO_GPIO41_PUDRST_GPIO41_PUDRST_PDSEL6_MASK 0x00000040
#define HWIO_GPIO41_PUDRST_GPIO41_PUDRST_PDSEL7_SHFT 7
#define HWIO_GPIO41_PUDRST_GPIO41_PUDRST_PDSEL7_MASK 0x00000080
#define HWIO_GPIO41_PUDRST_GPIO41_PUDRST_PDSEL8_SHFT 8
#define HWIO_GPIO41_PUDRST_GPIO41_PUDRST_PDSEL8_MASK 0x00000100
#define HWIO_GPIO41_PUDRST_GPIO41_PUDRST_PDSEL9_SHFT 9
#define HWIO_GPIO41_PUDRST_GPIO41_PUDRST_PDSEL9_MASK 0x00000200
#define HWIO_GPIO41_PUDRST_GPIO41_PUDRST_PDSEL10_SHFT 10
#define HWIO_GPIO41_PUDRST_GPIO41_PUDRST_PDSEL10_MASK 0x00000400
#define HWIO_GPIO41_PUDRST_GPIO41_PUDRST_PDSEL11_SHFT 11
#define HWIO_GPIO41_PUDRST_GPIO41_PUDRST_PDSEL11_MASK 0x00000800
#define HWIO_GPIO41_PUDRST_GPIO41_PUDRST_PDSEL12_SHFT 12
#define HWIO_GPIO41_PUDRST_GPIO41_PUDRST_PDSEL12_MASK 0x00001000
#define HWIO_GPIO41_PUDRST_GPIO41_PUDRST_PDSEL13_SHFT 13
#define HWIO_GPIO41_PUDRST_GPIO41_PUDRST_PDSEL13_MASK 0x00002000
#define HWIO_GPIO41_PUDRST_GPIO41_PUDRST_PDSEL14_SHFT 14
#define HWIO_GPIO41_PUDRST_GPIO41_PUDRST_PDSEL14_MASK 0x00004000
#define HWIO_GPIO41_PUDRST_GPIO41_PUDRST_PDSEL15_SHFT 15
#define HWIO_GPIO41_PUDRST_GPIO41_PUDRST_PDSEL15_MASK 0x00008000


#ifdef __cplusplus
}
#endif
#endif
#endif
