<div class="cover" style="page-break-after:always;font-family:方正公文仿宋;width:90%;height:100%;border:none;margin: 30% auto;text-align:center;">
    <div style="width:60%;margin: 0 auto;height:0;padding-bottom:10%;">
        </br>
        <img src="/Users/pac/Documents/2023-f/ICS/Arch2023/ZJU-name.svg" alt="校名" style="width:100%;"/>
    </div>
    </br></br></br></br></br><br/>
    <span style="font-family:华文仿宋;text-align:center;font-size:16pt;margin: 10pt auto;line-height:30pt;">本科实验报告</span>
    </br>
    </br><br/>
    <table style="border:none;text-align:center;width:72%;font-family:仿宋;font-size:14px; margin-right:20%">
    <tbody style="font-family:方正公文仿宋;font-size:12pt;">
    	<tr style="font-weight:normal;"> 
    		<td style="width:20%;text-align:right;">课程名称</td>
    		<td style="width:2%">：</td> 
    		<td style="width:40%;font-weight:normal;border-bottom: 1px solid;text-align:center;font-family:华文仿宋"> 计算机体系结构</td>     </tr>
    	<tr style="font-weight:normal;"> 
    		<td style="width:20%;text-align:right;">姓    名</td>
    		<td style="width:2%">：</td> 
    		<td style="width:40%;font-weight:normal;border-bottom: 1px solid;text-align:center;font-family:华文仿宋"> 张志心</td>     </tr>
    	<tr style="font-weight:normal;"> 
    		<td style="width:20%;text-align:right;">学    院</td>
    		<td style="width:2%">：</td> 
    		<td style="width:40%;font-weight:normal;border-bottom: 1px solid;text-align:center;font-family:华文仿宋">竺可桢学院 </td>     </tr>
    	<tr style="font-weight:normal;"> 
    		<td style="width:20%;text-align:right;">专    业</td>
    		<td style="width:2%">：</td> 
    		<td style="width:40%;font-weight:normal;border-bottom: 1px solid;text-align:center;font-family:华文仿宋"> 混合班</td>     </tr>
    	<tr style="font-weight:normal;"> 
    		<td style="width:20%;text-align:right;">学　　号</td>
    		<td style="width:2%">：</td> 
    		<td style="width:40%;font-weight:normal;border-bottom: 1px solid;text-align:center;font-family:华文仿宋">3210106357 </td>     </tr>
    	<tr style="font-weight:normal;"> 
    		<td style="width:20%;text-align:right;">指导教师</td>
    		<td style="width:%">：</td> 
    		<td style="width:40%;font-weight:normal;border-bottom: 1px solid;text-align:center;font-family:华文仿宋"> 常瑞</td>     </tr>
    	<tr style="font-weight:normal;"> 
    		<td style="width:20%;text-align:right;">日　　期</td>
    		<td style="width:2%">：</td> 
    		<td style="width:40%;font-weight:normal;border-bottom: 1px solid;text-align:center;font-family:华文仿宋">2023 年 12 月 7 日</td>     </tr>
    </tbody>              
    </table>
</div>






# 浙江大学实验报告

<div style="font-family:方正公文仿宋;width:100%;height:100%;border:none;margin: 0 auto;text-align:center;">
<br/>
    <div style="font-family:方正公文仿宋;font-size:12pt;text-align:center;margin-left:5%">
        <p>课程名称：&nbsp;<u>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;计算机体系结构&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;</u>&nbsp;&nbsp;实验类型：&nbsp;<u>&nbsp;&nbsp;综合&nbsp;&nbsp;</u></p>
 <p>实验项目名称：&nbsp;<u>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;实验2 - 流水线异常和中断设计&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;</u></p>
        <p>学生姓名：&nbsp;<u>&nbsp;&nbsp;张志心&nbsp;&nbsp;</u>&nbsp;专业：&nbsp;<u>&nbsp;计算机科学与技术&nbsp;</u>&nbsp;学号：&nbsp;<u>&nbsp;3210106357&nbsp;</u></p>
        <p>同组学生姓名：&nbsp;<u>&nbsp;无&nbsp;</u>&nbsp;指导教师：&nbsp;<u>&nbsp;常瑞&nbsp;</u>&nbsp;助教：&nbsp;<u>&nbsp;邱明冉&nbsp;</u></p>
        <p>实验地点：&nbsp;<u>&nbsp;曹光彪西301&nbsp;</u>&nbsp;实验日期：&nbsp;<u>&nbsp;2023&nbsp;</u>年<u>&nbsp;12&nbsp;</u>月<u>&nbsp;7&nbsp;</u>日</p>
    </div>
</div>




## 实验目的

-   了解分支预测原理

-   实现以 BHT 和 BTB 为基础的动态分支预测

## 实验环境

-   **HDL**：Verilog、SystemVerilog

-   **IDE**：Vivado

-   **开发板**：NEXYS A7（XC7A100TCSG324）

## 实验要求

1.  实现用 BTB 和 BHT 做动态分支预测

2.  通过仿真测试和上板验证
3.  验收要求指出使用了 BTB 和 BHT 的跳转指令位置，展示 PC 的变化
4.  报告要求给出跳转预测成功和失败的分析

## 实验步骤

+ BHT / BTB 部分

  ```systemverilog
  `ifndef WIDE
    `define WIDE(len) [len-1:0]
  `endif
  module bp_unit (
    input rst,
    input clk,
    input wen,
    input `WIDE(12) pc_w,
    input `WIDE(12) pc_r,
    input `WIDE(32) addr_in,
    output `WIDE(32) addr_out,
    input taken_w,
    output taken_r
  );
  
    reg `WIDE((2**12)) `WIDE(32) btb;
    reg `WIDE((2**12)) `WIDE(2) bht;
    
    wire nouse;
    assign {taken_r, nouse} = bht[pc_r];
    // assign taken_r = 1'b0;
  
    wire [1:0] watch = bht[12'h220];
  
    assign addr_out = btb[pc_r];
    integer i;
    always @(posedge clk, posedge rst) begin
      if (rst) begin
        for (i = 0; i < 2**12; i = i + 1) begin
          bht[i] <= 2'b01;
          btb[i] <= 32'b0;
        end
      end else if (wen) begin
        if (taken_w) begin
          btb[pc_w] <= addr_in;
        end
        if (taken_w) begin
          if (bht[pc_w] != 2'b11)
            bht[pc_w] <= bht[pc_w] + 1;
        end else begin
          if (bht[pc_w] != 2'b00)
            bht[pc_w] <= bht[pc_w] - 1;
        end
      end
    end
  
    
  endmodule
  ```

+ 在 `RV32core.v` 中加入 `bp_unit` 模块

  ```systemverilog
  bp_unit bp_unit_0 (
          .clk(clk),
          .rst(rst),
          .pc_r(PC_IF[11:0]),
          .pc_w(PC_ID[11:0]),
          .addr_in(jump_PC_ID),
          .wen((~isFlushed_ID) & (~is_stalled)),
          // .wen(1'b1),
          .taken_r(bp_PC_redirect),
          .taken_w(Branch_ctrl),
          .addr_out(bp_addr_out)
      );
  ```

  

## 验证

### 仿真验证

![image-20231207191351403](/Users/pac/Documents/2023-f/ICS/Arch2023/lab3/assets/image-20231207191351403.png)

![image-20231207191242646](/Users/pac/Documents/2023-f/ICS/Arch2023/lab3/assets/image-20231207191242646.png)

![image-20231207191252605](/Users/pac/Documents/2023-f/ICS/Arch2023/lab3/assets/image-20231207191252605.png)

![image-20231207191306272](/Users/pac/Documents/2023-f/ICS/Arch2023/lab3/assets/image-20231207191306272.png)

### 上板验证

![image-20231207191341512](/Users/pac/Documents/2023-f/ICS/Arch2023/lab3/assets/image-20231207191341512.png)

## 思考题

1. 加了分支预测后，仿真跑测试程序，较没加的时候快了多少？

   > 没有加分支预测的时候大概测试程序需要跑 45 us，加上分支预测之后，测试程序需要跑 42.7 us，快了 2.3 us。
   >
   > ![image-20231207191213799](/Users/pac/Documents/2023-f/ICS/Arch2023/lab3/assets/image-20231207191213799.png)

2. 在正确实现BTB和BHT的情况下，有没有可能会出现 BHT 预测分支发生跳转，也就是 branch taken，但是 BTB 中查不到目标跳转地址，为什么？

   > 有可能。
   >
   > 一个原因是 BHT 对于该 PC 值的初始预测值就是“跳转”，此时由于之前并没有发生过跳转，所以没有办法在 BTB 中查到目标跳转地址。
   >
   > 也有可能是发生了异常，导致 BTB 中目标地址并没有正确写入，或者 BHT 的预测出现了错误。
   >
   > 否则，若 BHT 预测值从“不跳转”变成“跳转”，则至少发生过一次跳转，此时 BTB 中就会写入目标跳转地址。不可能会出现上述情况。

3. 前面介绍的 BHT 和 BTB 都是基于内容检索，即通过将当前PC和表中存储的PC比较来确定分支信息存储于哪一表项。这种设计很像一个全相联的 cache，硬件逻辑实际上会比较复杂，那么能否参考直接映射或组相联的 cache 来简化 BHT/BTB 的存储和检索逻辑？请**简述**你的思路。

   > 有可能。
   >
   > 在本次实验中，我就是参考了直接映射的方法来编写 BHT/BTB 的存储和检索逻辑。我使用了 PC 值的低 12 位作为该 PC 的索引值，并将跳转预测值和目标跳转地址写入对应索引值的 BHT 和 BTB 寄存器中。
   >
   > 该方法避免了编写较为复杂的数据结构来保存 BHT 和 BTB 数据。但是该方法容易发生索引冲突，导致预测失败的概率提升。
