# Diagram

```
       ┌────────────┐  ┌────────────┐   ┌────────────┐                         
       │            │  │Data & Inst.│   │            │                         
       │ Stack Reg  ┼──►    Bus     │   │  Prgm ctr  ◄────────────────────────┐
┌──────►            │  │            ◄───►            │                        │
│      │            │  │            │   │            │                        │
│      └────────────┘  │            │   └────────────┘                        │
│                      │            │                                         │
│                      │            │   ┌────────────┐                        │
│      ┌────────────┐  │            │   │            ├──────────────────┐     │
│      │            │  │            ◄───►  Reg A1(00)│                  │     │
│      │ Memory Ctrl◄──►            │   │            ◄──────────────────┼─────┤
├──────►            │  │            │   └────────────┘                  │     │
│      │            │  │            │   ┌────────────┐                  │     │
│      └─────▲──────┘  │            │   │            ├────────────────┐ │     │
│            │         │            ◄───►  Reg A2(10)│                │ │     │
│       ┌────▼─────┐   │            │   │            ◄────────────────┼─┼─────┤
│       │          │   │            │   └────────────┘                │ │     │
│       │  Memory  │   │            │   ┌────────────┐                │ │     │
│       │          │   │            │   │            ├──────────┐     │ │     │
│       │  32x1B   │   │            ◄───►  Reg B1(01)◄──────────┼─────┼─┼─────┤
│       │          │   │            │   │            │    ┌───┐ │     │ │     │
│       └──────────┘   │            │   └────────────┘    │   │ │     │ │     │
│                      │            │   ┌────────────┐    │   ▼─▼─────▼─▼┐    │
│       ┌──────────┐   │            │   │            │    │  │  ALU Add  │    │
│       │          │   │            ◄───►  Reg B2(11)├────┘  │  Sub Shift│    │
│       │ Decoder  ◄───┤            │   │            ◄────┐  │  AND OR   │    │
│       │          │   │            │   └────────────┘    │  └─────┬───▲─┘    │
│       └───┬──────┘   │            │   ┌────────────┐    │        │   │      │
│           │          │            │   │            │    │        │   │      │
│       ┌───▼──────┐   │            ◄───┤ Output Reg ◄────┼────────┘   │      │
│       │          │   │            │   │            ◄─┐  │            │      │
└───────┤ Control  │   │            │   └────────────┘ │  │            │      │
        │  Unit    ├───┼────────────┼──────────────────┴──┴────────────┴──────┘
        └──────────┘   │            │                                          
                       └  ▲▲▲▲▲▲▲▲──┘                                          
                          ││││││││                                             
                          ▼▼▼▼▼▼▼▼                                             
```
