{"ast":null,"code":"const quizData={'Chapter 1: Introduction':[{question:\"What is the main distinction between computer architecture and computer organization?\",options:[\"Architecture deals with hardware, organization deals with software\",\"Architecture refers to attributes visible to programmer, organization refers to how features are implemented\",\"Architecture is about performance, organization is about cost\",\"There is no distinction between them\"],correct:1,explanation:\"Architecture includes instruction set, data representation, I/O mechanisms - what's visible to programmers. Organization covers control signals, interfaces, memory technology - the implementation details.\"},{question:\"Which of the following is NOT one of the four basic computer functions?\",options:[\"Data processing\",\"Data storage\",\"Data compilation\",\"Data movement\"],correct:2,explanation:\"The four basic functions are: data processing, data storage, data movement, and control. Data compilation is a software process, not a basic computer function.\"},{question:\"What does the Program Counter (PC) register contain?\",options:[\"The current instruction being executed\",\"The address of the next instruction to be fetched\",\"The result of the last arithmetic operation\",\"The memory address being accessed\"],correct:1,explanation:\"The Program Counter (PC) contains the address of the next instruction pair to be fetched from memory.\"},{question:\"In a multicore system, what is a 'core'?\",options:[\"The entire CPU chip\",\"An individual processing unit on a processor chip\",\"The system bus connecting components\",\"The cache memory hierarchy\"],correct:1,explanation:\"A core is an individual processing unit on a processor chip, which may be equivalent in functionality to a CPU on a single-CPU system.\"},{question:\"What is the relationship between clock frequency and clock cycle time?\",options:[\"They are the same thing\",\"Clock cycle time = clock frequency × 2\",\"Clock cycle time = 1 / clock frequency\",\"There is no mathematical relationship\"],correct:2,explanation:\"Clock cycle time is the reciprocal of clock frequency. For example, an 800 MHz clock has a cycle time of 1.25 ns.\"},{question:\"Which component manages the computer's resources and orchestrates performance?\",options:[\"ALU (Arithmetic Logic Unit)\",\"Memory\",\"Control Unit\",\"Registers\"],correct:2,explanation:\"The control unit manages the computer's resources and orchestrates the performance of its functional parts in response to instructions.\"},{question:\"What is the primary purpose of cache memory?\",options:[\"To store the operating system\",\"To backup main memory\",\"To speed up memory access by storing likely-to-be-used data\",\"To control input/output operations\"],correct:2,explanation:\"Cache memory is smaller and faster than main memory, used to speed up memory access by placing data from main memory that is likely to be used in the near future.\"},{question:\"In embedded systems, what characterizes 'deeply embedded systems'?\",options:[\"They run complex operating systems\",\"They are programmable after deployment\",\"They are dedicated to specific tasks with extreme resource constraints\",\"They always have user interfaces\"],correct:2,explanation:\"Deeply embedded systems are dedicated, single-purpose devices with extreme resource constraints in terms of memory, processor size, time, and power consumption.\"}],'Chapter 2: Storage Systems':[{question:\"What is the main difference between RAM and ROM?\",options:[\"RAM is faster than ROM\",\"RAM is volatile and allows read/write, ROM is non-volatile and read-only\",\"RAM uses magnetic storage, ROM uses optical storage\",\"RAM is more expensive than ROM\"],correct:1,explanation:\"RAM is volatile (requires power to maintain data) and allows both read and write operations. ROM is non-volatile and typically only allows data to be read from it.\"},{question:\"Which storage environment connects directly to a single computer and offers the fastest performance?\",options:[\"NAS (Network Attached Storage)\",\"SAN (Storage Area Network)\",\"DAS (Direct Attached Storage)\",\"RAID\"],correct:2,explanation:\"DAS connects directly to a single computer via USB, SATA, or other cables, providing the fastest performance for single-user scenarios.\"},{question:\"What is the minimum number of disks required for RAID 5?\",options:[\"2 disks\",\"3 disks\",\"4 disks\",\"5 disks\"],correct:1,explanation:\"RAID 5 requires a minimum of 3 disks - at least 2 for data and 1 for distributed parity information.\"},{question:\"Which RAID level provides excellent performance and redundancy but requires the most disks?\",options:[\"RAID 0\",\"RAID 1\",\"RAID 5\",\"RAID 10\"],correct:3,explanation:\"RAID 10 (stripe of mirrors) provides excellent performance and redundancy but requires a minimum of 4 disks, making it the most expensive option.\"},{question:\"What is the main advantage of SAN over NAS?\",options:[\"Lower cost\",\"Simpler setup\",\"Higher accessibility\",\"Faster performance\"],correct:3,explanation:\"SAN provides the fastest performance among storage options due to its dedicated high-performance network specifically designed for storage.\"},{question:\"Which RAID level provides NO redundancy?\",options:[\"RAID 0\",\"RAID 1\",\"RAID 5\",\"RAID 10\"],correct:0,explanation:\"RAID 0 uses striping for excellent performance but provides no redundancy (no mirror, no parity), making it unsuitable for critical systems.\"},{question:\"What protocol is commonly used in NAS systems?\",options:[\"SCSI\",\"SATA\",\"TCP/IP\",\"Fiber Channel\"],correct:2,explanation:\"NAS is a file-level computer data storage system that connects to other devices on a TCP/IP network.\"},{question:\"Which storage environment would be BEST for a small business with multiple employees sharing files?\",options:[\"DAS\",\"SAN\",\"NAS\",\"RAID\"],correct:2,explanation:\"NAS is ideal for small businesses as it provides shared storage accessible from multiple devices on the network with centralized data management and backups.\"}],'Chapter 3: System Architecture':[{question:\"In the multi-core system memory performance example, what causes the disparity in slowdowns between applications?\",options:[\"Different CPU speeds\",\"Different cache sizes\",\"DRAM controller scheduling policies favoring row-hit accesses\",\"Network latency\"],correct:2,explanation:\"The DRAM controller's First-Ready, First-Come-First-Service policy prioritizes row-hit accesses, unfairly favoring applications with high row buffer locality.\"},{question:\"What is the typical DRAM refresh period?\",options:[\"64 microseconds\",\"64 milliseconds\",\"64 seconds\",\"64 minutes\"],correct:1,explanation:\"DRAM capacitor charge leaks over time, so the memory controller needs to refresh each row every 64 milliseconds to restore charge.\"},{question:\"In DRAM operation, what happens during a row conflict?\",options:[\"Data is lost permanently\",\"The access takes significantly longer than a row-hit\",\"The system crashes\",\"Cache memory is bypassed\"],correct:1,explanation:\"A row-conflict memory access takes significantly longer than a row-hit access because the DRAM must close the current row and open a new one.\"},{question:\"What is the main idea behind the RAIDR refresh optimization?\",options:[\"Refresh all rows at the same rate\",\"Eliminate refresh completely\",\"Refresh weak cells more frequently, other cells less frequently\",\"Only refresh when data is accessed\"],correct:2,explanation:\"RAIDR profiles retention times of DRAM rows and refreshes rows with weak cells more frequently while refreshing other rows less frequently, reducing overall refresh overhead.\"},{question:\"What is the key benefit of breaking abstraction layers in computer system design?\",options:[\"Reduces system complexity\",\"Eliminates the need for debugging\",\"Enables solving problems and designing better systems\",\"Speeds up software compilation\"],correct:2,explanation:\"Breaking abstraction layers and understanding what happens underneath enables you to solve problems and design more efficient, higher-performance systems.\"},{question:\"In the memory performance attack example, which application type acts as a 'memory hog'?\",options:[\"Applications with random memory access patterns\",\"Applications with sequential memory access patterns\",\"Applications that use only cache memory\",\"Applications that don't access memory\"],correct:1,explanation:\"Applications with sequential memory access (like STREAM) have very high row buffer locality (96% hit rate) and can monopolize memory bandwidth, acting as memory performance hogs.\"},{question:\"What does a DRAM cell consist of?\",options:[\"Two transistors\",\"A capacitor and an access transistor\",\"Three capacitors\",\"A resistor and a capacitor\"],correct:1,explanation:\"A DRAM cell consists of a capacitor (which stores data as charge) and an access transistor (which controls access to the capacitor).\"},{question:\"According to the levels of transformation, what creates abstractions in computer systems?\",options:[\"Programming languages only\",\"Hardware components only\",\"The levels of transformation themselves\",\"Operating systems only\"],correct:2,explanation:\"The levels of transformation (from problem to electrons) create abstractions where higher levels only need to know the interface to lower levels, not their implementation details.\"}],'Chapter 4: CPU Architecture':[],'Chapter 5: Memory Hierarchy':[],'Chapter 6: Input/Output Systems':[],'Chapter 7: Parallel Processing':[],'Chapter 8: Performance Evaluation':[],'Chapter 9: Instruction Set Architecture':[],'Chapter 10: Advanced Topics':[]};// Arabic translation of quiz data\nconst quizDataArabic={'الفصل 1: مقدمة':[{question:\"ما هو الفرق الرئيسي بين هندسة الكمبيوتر (computer architecture) وتنظيم الكمبيوتر (computer organization)؟\",options:[\"الهندسة تتعامل مع الأجهزة، والتنظيم يتعامل مع البرمجيات\",\"الهندسة تشير إلى السمات المرئية للمبرمج، والتنظيم يشير إلى كيفية تنفيذ الميزات\",\"الهندسة تتعلق بالأداء، والتنظيم يتعلق بالتكلفة\",\"لا يوجد فرق بينهما\"],correct:1,explanation:\"تشمل الهندسة مجموعة التعليمات (instruction set) وتمثيل البيانات وآليات الإدخال/الإخراج - ما هو مرئي للمبرمجين. بينما يغطي التنظيم إشارات التحكم والواجهات وتقنية الذاكرة - تفاصيل التنفيذ.\"},{question:\"أي مما يلي ليس من وظائف الكمبيوتر الأساسية الأربعة؟\",options:[\"معالجة البيانات (Data processing)\",\"تخزين البيانات (Data storage)\",\"تجميع البيانات (Data compilation)\",\"نقل البيانات (Data movement)\"],correct:2,explanation:\"الوظائف الأساسية الأربعة هي: معالجة البيانات، وتخزين البيانات، ونقل البيانات، والتحكم. تجميع البيانات هي عملية برمجية، وليست وظيفة أساسية للكمبيوتر.\"},{question:\"ماذا يحتوي سجل عداد البرنامج (Program Counter)؟\",options:[\"التعليمة الحالية التي يتم تنفيذها\",\"عنوان التعليمة التالية المراد جلبها\",\"نتيجة آخر عملية حسابية\",\"عنوان الذاكرة الذي يتم الوصول إليه\"],correct:1,explanation:\"يحتوي عداد البرنامج (PC) على عنوان زوج التعليمات التالي المراد جلبه من الذاكرة.\"},{question:\"في نظام متعدد النواة، ما هي 'النواة' (core)؟\",options:[\"شريحة CPU بأكملها\",\"وحدة معالجة فردية على شريحة المعالج\",\"ناقل النظام الذي يربط المكونات\",\"تسلسل ذاكرة التخزين المؤقت (cache)\"],correct:1,explanation:\"النواة هي وحدة معالجة فردية على شريحة المعالج، والتي قد تكون مكافئة في الوظائف لوحدة CPU في نظام أحادي CPU.\"},{question:\"ما هي العلاقة بين تردد الساعة (clock frequency) ووقت دورة الساعة (clock cycle time)؟\",options:[\"هما نفس الشيء\",\"وقت دورة الساعة = تردد الساعة × 2\",\"وقت دورة الساعة = 1 / تردد الساعة\",\"لا توجد علاقة رياضية\"],correct:2,explanation:\"وقت دورة الساعة هو مقلوب تردد الساعة. على سبيل المثال، ساعة بتردد 800 ميجاهرتز لها وقت دورة 1.25 نانوثانية.\"},{question:\"أي مكون يدير موارد الكمبيوتر وينظم الأداء؟\",options:[\"وحدة الحساب والمنطق (ALU)\",\"الذاكرة (Memory)\",\"وحدة التحكم (Control Unit)\",\"السجلات (Registers)\"],correct:2,explanation:\"تدير وحدة التحكم موارد الكمبيوتر وتنظم أداء أجزائه الوظيفية استجابة للتعليمات.\"},{question:\"ما هو الغرض الأساسي من ذاكرة التخزين المؤقت (cache memory)؟\",options:[\"لتخزين نظام التشغيل\",\"لعمل نسخة احتياطية من الذاكرة الرئيسية\",\"لتسريع الوصول إلى الذاكرة عن طريق تخزين البيانات المحتمل استخدامها\",\"للتحكم في عمليات الإدخال/الإخراج\"],correct:2,explanation:\"ذاكرة التخزين المؤقت أصغر وأسرع من الذاكرة الرئيسية، وتستخدم لتسريع الوصول إلى الذاكرة عن طريق وضع البيانات من الذاكرة الرئيسية التي من المحتمل استخدامها في المستقبل القريب.\"},{question:\"في الأنظمة المدمجة (embedded systems)، ما الذي يميز 'الأنظمة المدمجة العميقة'؟\",options:[\"تعمل بأنظمة تشغيل معقدة\",\"قابلة للبرمجة بعد النشر\",\"مخصصة لمهام محددة مع قيود موارد قصوى\",\"لديها دائمًا واجهات مستخدم\"],correct:2,explanation:\"الأنظمة المدمجة العميقة هي أجهزة مخصصة لغرض واحد مع قيود قصوى على الموارد من حيث الذاكرة وحجم المعالج والوقت واستهلاك الطاقة.\"}],'الفصل 2: أنظمة التخزين':[{question:\"ما هو الفرق الرئيسي بين ذاكرة الوصول العشوائي (RAM) وذاكرة القراءة فقط (ROM)؟\",options:[\"RAM أسرع من ROM\",\"RAM متطايرة وتسمح بالقراءة/الكتابة، ROM غير متطايرة وللقراءة فقط\",\"RAM تستخدم التخزين المغناطيسي، ROM تستخدم التخزين البصري\",\"RAM أكثر تكلفة من ROM\"],correct:1,explanation:\"RAM متطايرة (تحتاج إلى طاقة للحفاظ على البيانات) وتسمح بعمليات القراءة والكتابة. ROM غير متطايرة وتسمح عادة بقراءة البيانات منها فقط.\"},{question:\"أي بيئة تخزين تتصل مباشرة بكمبيوتر واحد وتقدم أفضل أداء؟\",options:[\"التخزين المتصل بالشبكة (NAS)\",\"شبكة منطقة التخزين (SAN)\",\"التخزين المتصل المباشر (DAS)\",\"RAID\"],correct:2,explanation:\"يتصل DAS مباشرة بكمبيوتر واحد عبر USB أو SATA أو كابلات أخرى، مما يوفر أفضل أداء لسيناريوهات المستخدم الفردي.\"},{question:\"ما هو الحد الأدنى لعدد الأقراص المطلوبة لـ RAID 5؟\",options:[\"قرصان\",\"3 أقراص\",\"4 أقراص\",\"5 أقراص\"],correct:1,explanation:\"يتطلب RAID 5 حدًا أدنى من 3 أقراص - 2 على الأقل للبيانات و1 لمعلومات التكافؤ الموزعة.\"},{question:\"أي مستوى RAID يوفر أداءً ممتازًا وتكرارًا ولكنه يتطلب أكبر عدد من الأقراص؟\",options:[\"RAID 0\",\"RAID 1\",\"RAID 5\",\"RAID 10\"],correct:3,explanation:\"يوفر RAID 10 (شريط من المرايا) أداءً ممتازًا وتكرارًا ولكنه يتطلب حدًا أدنى من 4 أقراص، مما يجعله الخيار الأكثر تكلفة.\"},{question:\"ما هي الميزة الرئيسية لـ SAN على NAS؟\",options:[\"تكلفة أقل\",\"إعداد أبسط\",\"إمكانية وصول أعلى\",\"أداء أسرع\"],correct:3,explanation:\"توفر SAN أسرع أداء بين خيارات التخزين بسبب شبكتها المخصصة عالية الأداء المصممة خصيصًا للتخزين.\"},{question:\"أي مستوى RAID لا يوفر أي تكرار؟\",options:[\"RAID 0\",\"RAID 1\",\"RAID 5\",\"RAID 10\"],correct:0,explanation:\"يستخدم RAID 0 التقسيم للحصول على أداء ممتاز ولكنه لا يوفر أي تكرار (لا مرآة، لا تكافؤ)، مما يجعله غير مناسب للأنظمة الحرجة.\"},{question:\"ما هو البروتوكول المستخدم بشكل شائع في أنظمة NAS؟\",options:[\"SCSI\",\"SATA\",\"TCP/IP\",\"Fiber Channel\"],correct:2,explanation:\"NAS هو نظام تخزين بيانات كمبيوتر على مستوى الملفات يتصل بأجهزة أخرى على شبكة TCP/IP.\"},{question:\"أي بيئة تخزين ستكون الأفضل لشركة صغيرة بها عدة موظفين يشاركون الملفات؟\",options:[\"DAS\",\"SAN\",\"NAS\",\"RAID\"],correct:2,explanation:\"NAS مثالي للشركات الصغيرة لأنه يوفر تخزينًا مشتركًا يمكن الوصول إليه من أجهزة متعددة على الشبكة مع إدارة مركزية للبيانات والنسخ الاحتياطي.\"}],'الفصل 3: هندسة النظام':[{question:\"في مثال أداء ذاكرة النظام متعدد النواة، ما الذي يسبب التفاوت في التباطؤ بين التطبيقات؟\",options:[\"سرعات CPU مختلفة\",\"أحجام ذاكرة التخزين المؤقت المختلفة\",\"سياسات جدولة وحدة تحكم DRAM التي تفضل الوصول إلى الصفوف المضروبة\",\"تأخير الشبكة\"],correct:2,explanation:\"تعطي سياسة First-Ready, First-Come-First-Service لوحدة تحكم DRAM الأولوية للوصول إلى الصفوف المضروبة، مما يفضل بشكل غير عادل التطبيقات ذات المحلية العالية للمخزن المؤقت للصفوف.\"},{question:\"ما هي فترة تحديث DRAM النموذجية؟\",options:[\"64 ميكروثانية\",\"64 مللي ثانية\",\"64 ثانية\",\"64 دقيقة\"],correct:1,explanation:\"تتسرب شحنة مكثف DRAM بمرور الوقت، لذلك يحتاج وحدة تحكم الذاكرة إلى تحديث كل صف كل 64 مللي ثانية لاستعادة الشحنة.\"},{question:\"في عملية DRAM، ماذا يحدث أثناء تعارض الصفوف؟\",options:[\"تفقد البيانات بشكل دائم\",\"يستغرق الوصول وقتًا أطول بكثير من ضربة الصف\",\"يتعطل النظام\",\"يتم تجاوز ذاكرة التخزين المؤقت\"],correct:1,explanation:\"يستغرق الوصول إلى الذاكرة المتعارضة مع الصف وقتًا أطول بكثير من الوصول إلى ضربة الصف لأن DRAM يجب أن تغلق الصف الحالي وتفتح صفًا جديدًا.\"},{question:\"ما هي الفكرة الرئيسية وراء تحسين تحديث RAIDR؟\",options:[\"تحديث جميع الصفوف بنفس المعدل\",\"إلغاء التحديث تمامًا\",\"تحديث الخلايا الضعيفة بشكل أكثر تكرارًا، والخلايا الأخرى بشكل أقل تكرارًا\",\"تحديث فقط عند الوصول إلى البيانات\"],correct:2,explanation:\"يقوم RAIDR بتحديد أوقات الاحتفاظ لصفوف DRAM ويقوم بتحديث الصفوف ذات الخلايا الضعيفة بشكل أكثر تكرارًا بينما يقوم بتحديث الصفوف الأخرى بشكل أقل تكرارًا، مما يقلل من النفقات العامة للتحديث.\"},{question:\"ما هي الفائدة الرئيسية من كسر طبقات التجريد في تصميم نظام الكمبيوتر؟\",options:[\"يقلل من تعقيد النظام\",\"يلغي الحاجة إلى تصحيح الأخطاء\",\"يمكّن من حل المشكلات وتصميم أنظمة أفضل\",\"يسرع تجميع البرامج\"],correct:2,explanation:\"يمكّنك كسر طبقات التجريد وفهم ما يحدث تحتها من حل المشكلات وتصميم أنظمة أكثر كفاءة وأداء أعلى.\"},{question:\"في مثال هجوم أداء الذاكرة، أي نوع من التطبيقات يعمل كـ 'مستهلك للذاكرة'؟\",options:[\"التطبيقات ذات أنماط الوصول العشوائي للذاكرة\",\"التطبيقات ذات أنماط الوصول المتسلسل للذاكرة\",\"التطبيقات التي تستخدم ذاكرة التخزين المؤقت فقط\",\"التطبيقات التي لا تصل إلى الذاكرة\"],correct:1,explanation:\"التطبيقات ذات الوصول المتسلسل للذاكرة (مثل STREAM) لديها محلية مخزن مؤقت للصفوف عالية جدًا (معدل إصابة 96٪) ويمكنها احتكار عرض نطاق الذاكرة، مما يجعلها تعمل كمستهلكين لأداء الذاكرة.\"},{question:\"مما تتكون خلية DRAM؟\",options:[\"ترانزستورين\",\"مكثف وترانزستور وصول\",\"ثلاثة مكثفات\",\"مقاوم ومكثف\"],correct:1,explanation:\"تتكون خلية DRAM من مكثف (يخزن البيانات كشحنة) وترانزستور وصول (يتحكم في الوصول إلى المكثف).\"},{question:\"وفقًا لمستويات التحويل، ما الذي يخلق التجريدات في أنظمة الكمبيوتر؟\",options:[\"لغات البرمجة فقط\",\"مكونات الأجهزة فقط\",\"مستويات التحويل نفسها\",\"أنظمة التشغيل فقط\"],correct:2,explanation:\"تخلق مستويات التحويل (من المشكلة إلى الإلكترونات) تجريدات حيث تحتاج المستويات العليا فقط إلى معرفة واجهة المستويات الأدنى، وليس تفاصيل تنفيذها.\"}],'الفصل 4: هندسة وحدة المعالجة المركزية':[],'الفصل 5: تسلسل الذاكرة':[],'الفصل 6: أنظمة الإدخال/الإخراج':[],'الفصل 7: المعالجة المتوازية':[],'الفصل 8: تقييم الأداء':[],'الفصل 9: هندسة مجموعة التعليمات':[],'الفصل 10: موضوعات متقدمة':[]};// Create a mapping between English and Arabic chapter names\nconst chapterMapping={'Chapter 1: Introduction':'الفصل 1: مقدمة','Chapter 2: Storage Systems':'الفصل 2: أنظمة التخزين','Chapter 3: System Architecture':'الفصل 3: هندسة النظام','Chapter 4: CPU Architecture':'الفصل 4: هندسة وحدة المعالجة المركزية','Chapter 5: Memory Hierarchy':'الفصل 5: تسلسل الذاكرة','Chapter 6: Input/Output Systems':'الفصل 6: أنظمة الإدخال/الإخراج','Chapter 7: Parallel Processing':'الفصل 7: المعالجة المتوازية','Chapter 8: Performance Evaluation':'الفصل 8: تقييم الأداء','Chapter 9: Instruction Set Architecture':'الفصل 9: هندسة مجموعة التعليمات','Chapter 10: Advanced Topics':'الفصل 10: موضوعات متقدمة'};// Reverse mapping (Arabic to English)\nconst reverseChapterMapping={};Object.keys(chapterMapping).forEach(englishName=>{reverseChapterMapping[chapterMapping[englishName]]=englishName;});export{quizData,quizDataArabic,chapterMapping,reverseChapterMapping};","map":{"version":3,"names":["quizData","question","options","correct","explanation","quizDataArabic","chapterMapping","reverseChapterMapping","Object","keys","forEach","englishName"],"sources":["/Users/abameda/Downloads/computer-architecture-quiz-final-source-code/src/data/questions.js"],"sourcesContent":["const quizData = {\n  'Chapter 1: Introduction': [\n    {\n      question: \"What is the main distinction between computer architecture and computer organization?\",\n      options: [\n        \"Architecture deals with hardware, organization deals with software\",\n        \"Architecture refers to attributes visible to programmer, organization refers to how features are implemented\",\n        \"Architecture is about performance, organization is about cost\",\n        \"There is no distinction between them\"\n      ],\n      correct: 1,\n      explanation: \"Architecture includes instruction set, data representation, I/O mechanisms - what's visible to programmers. Organization covers control signals, interfaces, memory technology - the implementation details.\"\n    },\n    {\n      question: \"Which of the following is NOT one of the four basic computer functions?\",\n      options: [\n        \"Data processing\",\n        \"Data storage\", \n        \"Data compilation\",\n        \"Data movement\"\n      ],\n      correct: 2,\n      explanation: \"The four basic functions are: data processing, data storage, data movement, and control. Data compilation is a software process, not a basic computer function.\"\n    },\n    {\n      question: \"What does the Program Counter (PC) register contain?\",\n      options: [\n        \"The current instruction being executed\",\n        \"The address of the next instruction to be fetched\",\n        \"The result of the last arithmetic operation\",\n        \"The memory address being accessed\"\n      ],\n      correct: 1,\n      explanation: \"The Program Counter (PC) contains the address of the next instruction pair to be fetched from memory.\"\n    },\n    {\n      question: \"In a multicore system, what is a 'core'?\",\n      options: [\n        \"The entire CPU chip\",\n        \"An individual processing unit on a processor chip\",\n        \"The system bus connecting components\",\n        \"The cache memory hierarchy\"\n      ],\n      correct: 1,\n      explanation: \"A core is an individual processing unit on a processor chip, which may be equivalent in functionality to a CPU on a single-CPU system.\"\n    },\n    {\n      question: \"What is the relationship between clock frequency and clock cycle time?\",\n      options: [\n        \"They are the same thing\",\n        \"Clock cycle time = clock frequency × 2\",\n        \"Clock cycle time = 1 / clock frequency\",\n        \"There is no mathematical relationship\"\n      ],\n      correct: 2,\n      explanation: \"Clock cycle time is the reciprocal of clock frequency. For example, an 800 MHz clock has a cycle time of 1.25 ns.\"\n    },\n    {\n      question: \"Which component manages the computer's resources and orchestrates performance?\",\n      options: [\n        \"ALU (Arithmetic Logic Unit)\",\n        \"Memory\",\n        \"Control Unit\",\n        \"Registers\"\n      ],\n      correct: 2,\n      explanation: \"The control unit manages the computer's resources and orchestrates the performance of its functional parts in response to instructions.\"\n    },\n    {\n      question: \"What is the primary purpose of cache memory?\",\n      options: [\n        \"To store the operating system\",\n        \"To backup main memory\",\n        \"To speed up memory access by storing likely-to-be-used data\",\n        \"To control input/output operations\"\n      ],\n      correct: 2,\n      explanation: \"Cache memory is smaller and faster than main memory, used to speed up memory access by placing data from main memory that is likely to be used in the near future.\"\n    },\n    {\n      question: \"In embedded systems, what characterizes 'deeply embedded systems'?\",\n      options: [\n        \"They run complex operating systems\",\n        \"They are programmable after deployment\",\n        \"They are dedicated to specific tasks with extreme resource constraints\",\n        \"They always have user interfaces\"\n      ],\n      correct: 2,\n      explanation: \"Deeply embedded systems are dedicated, single-purpose devices with extreme resource constraints in terms of memory, processor size, time, and power consumption.\"\n    }\n  ],\n  'Chapter 2: Storage Systems': [\n    {\n      question: \"What is the main difference between RAM and ROM?\",\n      options: [\n        \"RAM is faster than ROM\",\n        \"RAM is volatile and allows read/write, ROM is non-volatile and read-only\",\n        \"RAM uses magnetic storage, ROM uses optical storage\",\n        \"RAM is more expensive than ROM\"\n      ],\n      correct: 1,\n      explanation: \"RAM is volatile (requires power to maintain data) and allows both read and write operations. ROM is non-volatile and typically only allows data to be read from it.\"\n    },\n    {\n      question: \"Which storage environment connects directly to a single computer and offers the fastest performance?\",\n      options: [\n        \"NAS (Network Attached Storage)\",\n        \"SAN (Storage Area Network)\",\n        \"DAS (Direct Attached Storage)\",\n        \"RAID\"\n      ],\n      correct: 2,\n      explanation: \"DAS connects directly to a single computer via USB, SATA, or other cables, providing the fastest performance for single-user scenarios.\"\n    },\n    {\n      question: \"What is the minimum number of disks required for RAID 5?\",\n      options: [\n        \"2 disks\",\n        \"3 disks\",\n        \"4 disks\",\n        \"5 disks\"\n      ],\n      correct: 1,\n      explanation: \"RAID 5 requires a minimum of 3 disks - at least 2 for data and 1 for distributed parity information.\"\n    },\n    {\n      question: \"Which RAID level provides excellent performance and redundancy but requires the most disks?\",\n      options: [\n        \"RAID 0\",\n        \"RAID 1\", \n        \"RAID 5\",\n        \"RAID 10\"\n      ],\n      correct: 3,\n      explanation: \"RAID 10 (stripe of mirrors) provides excellent performance and redundancy but requires a minimum of 4 disks, making it the most expensive option.\"\n    },\n    {\n      question: \"What is the main advantage of SAN over NAS?\",\n      options: [\n        \"Lower cost\",\n        \"Simpler setup\",\n        \"Higher accessibility\",\n        \"Faster performance\"\n      ],\n      correct: 3,\n      explanation: \"SAN provides the fastest performance among storage options due to its dedicated high-performance network specifically designed for storage.\"\n    },\n    {\n      question: \"Which RAID level provides NO redundancy?\",\n      options: [\n        \"RAID 0\",\n        \"RAID 1\",\n        \"RAID 5\",\n        \"RAID 10\"\n      ],\n      correct: 0,\n      explanation: \"RAID 0 uses striping for excellent performance but provides no redundancy (no mirror, no parity), making it unsuitable for critical systems.\"\n    },\n    {\n      question: \"What protocol is commonly used in NAS systems?\",\n      options: [\n        \"SCSI\",\n        \"SATA\",\n        \"TCP/IP\",\n        \"Fiber Channel\"\n      ],\n      correct: 2,\n      explanation: \"NAS is a file-level computer data storage system that connects to other devices on a TCP/IP network.\"\n    },\n    {\n      question: \"Which storage environment would be BEST for a small business with multiple employees sharing files?\",\n      options: [\n        \"DAS\",\n        \"SAN\",\n        \"NAS\",\n        \"RAID\"\n      ],\n      correct: 2,\n      explanation: \"NAS is ideal for small businesses as it provides shared storage accessible from multiple devices on the network with centralized data management and backups.\"\n    }\n  ],\n  'Chapter 3: System Architecture': [\n    {\n      question: \"In the multi-core system memory performance example, what causes the disparity in slowdowns between applications?\",\n      options: [\n        \"Different CPU speeds\",\n        \"Different cache sizes\",\n        \"DRAM controller scheduling policies favoring row-hit accesses\",\n        \"Network latency\"\n      ],\n      correct: 2,\n      explanation: \"The DRAM controller's First-Ready, First-Come-First-Service policy prioritizes row-hit accesses, unfairly favoring applications with high row buffer locality.\"\n    },\n    {\n      question: \"What is the typical DRAM refresh period?\",\n      options: [\n        \"64 microseconds\",\n        \"64 milliseconds\", \n        \"64 seconds\",\n        \"64 minutes\"\n      ],\n      correct: 1,\n      explanation: \"DRAM capacitor charge leaks over time, so the memory controller needs to refresh each row every 64 milliseconds to restore charge.\"\n    },\n    {\n      question: \"In DRAM operation, what happens during a row conflict?\",\n      options: [\n        \"Data is lost permanently\",\n        \"The access takes significantly longer than a row-hit\",\n        \"The system crashes\",\n        \"Cache memory is bypassed\"\n      ],\n      correct: 1,\n      explanation: \"A row-conflict memory access takes significantly longer than a row-hit access because the DRAM must close the current row and open a new one.\"\n    },\n    {\n      question: \"What is the main idea behind the RAIDR refresh optimization?\",\n      options: [\n        \"Refresh all rows at the same rate\",\n        \"Eliminate refresh completely\",\n        \"Refresh weak cells more frequently, other cells less frequently\",\n        \"Only refresh when data is accessed\"\n      ],\n      correct: 2,\n      explanation: \"RAIDR profiles retention times of DRAM rows and refreshes rows with weak cells more frequently while refreshing other rows less frequently, reducing overall refresh overhead.\"\n    },\n    {\n      question: \"What is the key benefit of breaking abstraction layers in computer system design?\",\n      options: [\n        \"Reduces system complexity\",\n        \"Eliminates the need for debugging\",\n        \"Enables solving problems and designing better systems\",\n        \"Speeds up software compilation\"\n      ],\n      correct: 2,\n      explanation: \"Breaking abstraction layers and understanding what happens underneath enables you to solve problems and design more efficient, higher-performance systems.\"\n    },\n    {\n      question: \"In the memory performance attack example, which application type acts as a 'memory hog'?\",\n      options: [\n        \"Applications with random memory access patterns\",\n        \"Applications with sequential memory access patterns\",\n        \"Applications that use only cache memory\",\n        \"Applications that don't access memory\"\n      ],\n      correct: 1,\n      explanation: \"Applications with sequential memory access (like STREAM) have very high row buffer locality (96% hit rate) and can monopolize memory bandwidth, acting as memory performance hogs.\"\n    },\n    {\n      question: \"What does a DRAM cell consist of?\",\n      options: [\n        \"Two transistors\",\n        \"A capacitor and an access transistor\",\n        \"Three capacitors\",\n        \"A resistor and a capacitor\"\n      ],\n      correct: 1,\n      explanation: \"A DRAM cell consists of a capacitor (which stores data as charge) and an access transistor (which controls access to the capacitor).\"\n    },\n    {\n      question: \"According to the levels of transformation, what creates abstractions in computer systems?\",\n      options: [\n        \"Programming languages only\",\n        \"Hardware components only\",\n        \"The levels of transformation themselves\",\n        \"Operating systems only\"\n      ],\n      correct: 2,\n      explanation: \"The levels of transformation (from problem to electrons) create abstractions where higher levels only need to know the interface to lower levels, not their implementation details.\"\n    }\n  ],\n  'Chapter 4: CPU Architecture': [],\n  'Chapter 5: Memory Hierarchy': [],\n  'Chapter 6: Input/Output Systems': [],\n  'Chapter 7: Parallel Processing': [],\n  'Chapter 8: Performance Evaluation': [],\n  'Chapter 9: Instruction Set Architecture': [],\n  'Chapter 10: Advanced Topics': []\n};\n\n// Arabic translation of quiz data\nconst quizDataArabic = {\n  'الفصل 1: مقدمة': [\n    {\n      question: \"ما هو الفرق الرئيسي بين هندسة الكمبيوتر (computer architecture) وتنظيم الكمبيوتر (computer organization)؟\",\n      options: [\n        \"الهندسة تتعامل مع الأجهزة، والتنظيم يتعامل مع البرمجيات\",\n        \"الهندسة تشير إلى السمات المرئية للمبرمج، والتنظيم يشير إلى كيفية تنفيذ الميزات\",\n        \"الهندسة تتعلق بالأداء، والتنظيم يتعلق بالتكلفة\",\n        \"لا يوجد فرق بينهما\"\n      ],\n      correct: 1,\n      explanation: \"تشمل الهندسة مجموعة التعليمات (instruction set) وتمثيل البيانات وآليات الإدخال/الإخراج - ما هو مرئي للمبرمجين. بينما يغطي التنظيم إشارات التحكم والواجهات وتقنية الذاكرة - تفاصيل التنفيذ.\"\n    },\n    {\n      question: \"أي مما يلي ليس من وظائف الكمبيوتر الأساسية الأربعة؟\",\n      options: [\n        \"معالجة البيانات (Data processing)\",\n        \"تخزين البيانات (Data storage)\", \n        \"تجميع البيانات (Data compilation)\",\n        \"نقل البيانات (Data movement)\"\n      ],\n      correct: 2,\n      explanation: \"الوظائف الأساسية الأربعة هي: معالجة البيانات، وتخزين البيانات، ونقل البيانات، والتحكم. تجميع البيانات هي عملية برمجية، وليست وظيفة أساسية للكمبيوتر.\"\n    },\n    {\n      question: \"ماذا يحتوي سجل عداد البرنامج (Program Counter)؟\",\n      options: [\n        \"التعليمة الحالية التي يتم تنفيذها\",\n        \"عنوان التعليمة التالية المراد جلبها\",\n        \"نتيجة آخر عملية حسابية\",\n        \"عنوان الذاكرة الذي يتم الوصول إليه\"\n      ],\n      correct: 1,\n      explanation: \"يحتوي عداد البرنامج (PC) على عنوان زوج التعليمات التالي المراد جلبه من الذاكرة.\"\n    },\n    {\n      question: \"في نظام متعدد النواة، ما هي 'النواة' (core)؟\",\n      options: [\n        \"شريحة CPU بأكملها\",\n        \"وحدة معالجة فردية على شريحة المعالج\",\n        \"ناقل النظام الذي يربط المكونات\",\n        \"تسلسل ذاكرة التخزين المؤقت (cache)\"\n      ],\n      correct: 1,\n      explanation: \"النواة هي وحدة معالجة فردية على شريحة المعالج، والتي قد تكون مكافئة في الوظائف لوحدة CPU في نظام أحادي CPU.\"\n    },\n    {\n      question: \"ما هي العلاقة بين تردد الساعة (clock frequency) ووقت دورة الساعة (clock cycle time)؟\",\n      options: [\n        \"هما نفس الشيء\",\n        \"وقت دورة الساعة = تردد الساعة × 2\",\n        \"وقت دورة الساعة = 1 / تردد الساعة\",\n        \"لا توجد علاقة رياضية\"\n      ],\n      correct: 2,\n      explanation: \"وقت دورة الساعة هو مقلوب تردد الساعة. على سبيل المثال، ساعة بتردد 800 ميجاهرتز لها وقت دورة 1.25 نانوثانية.\"\n    },\n    {\n      question: \"أي مكون يدير موارد الكمبيوتر وينظم الأداء؟\",\n      options: [\n        \"وحدة الحساب والمنطق (ALU)\",\n        \"الذاكرة (Memory)\",\n        \"وحدة التحكم (Control Unit)\",\n        \"السجلات (Registers)\"\n      ],\n      correct: 2,\n      explanation: \"تدير وحدة التحكم موارد الكمبيوتر وتنظم أداء أجزائه الوظيفية استجابة للتعليمات.\"\n    },\n    {\n      question: \"ما هو الغرض الأساسي من ذاكرة التخزين المؤقت (cache memory)؟\",\n      options: [\n        \"لتخزين نظام التشغيل\",\n        \"لعمل نسخة احتياطية من الذاكرة الرئيسية\",\n        \"لتسريع الوصول إلى الذاكرة عن طريق تخزين البيانات المحتمل استخدامها\",\n        \"للتحكم في عمليات الإدخال/الإخراج\"\n      ],\n      correct: 2,\n      explanation: \"ذاكرة التخزين المؤقت أصغر وأسرع من الذاكرة الرئيسية، وتستخدم لتسريع الوصول إلى الذاكرة عن طريق وضع البيانات من الذاكرة الرئيسية التي من المحتمل استخدامها في المستقبل القريب.\"\n    },\n    {\n      question: \"في الأنظمة المدمجة (embedded systems)، ما الذي يميز 'الأنظمة المدمجة العميقة'؟\",\n      options: [\n        \"تعمل بأنظمة تشغيل معقدة\",\n        \"قابلة للبرمجة بعد النشر\",\n        \"مخصصة لمهام محددة مع قيود موارد قصوى\",\n        \"لديها دائمًا واجهات مستخدم\"\n      ],\n      correct: 2,\n      explanation: \"الأنظمة المدمجة العميقة هي أجهزة مخصصة لغرض واحد مع قيود قصوى على الموارد من حيث الذاكرة وحجم المعالج والوقت واستهلاك الطاقة.\"\n    }\n  ],\n  'الفصل 2: أنظمة التخزين': [\n    {\n      question: \"ما هو الفرق الرئيسي بين ذاكرة الوصول العشوائي (RAM) وذاكرة القراءة فقط (ROM)؟\",\n      options: [\n        \"RAM أسرع من ROM\",\n        \"RAM متطايرة وتسمح بالقراءة/الكتابة، ROM غير متطايرة وللقراءة فقط\",\n        \"RAM تستخدم التخزين المغناطيسي، ROM تستخدم التخزين البصري\",\n        \"RAM أكثر تكلفة من ROM\"\n      ],\n      correct: 1,\n      explanation: \"RAM متطايرة (تحتاج إلى طاقة للحفاظ على البيانات) وتسمح بعمليات القراءة والكتابة. ROM غير متطايرة وتسمح عادة بقراءة البيانات منها فقط.\"\n    },\n    {\n      question: \"أي بيئة تخزين تتصل مباشرة بكمبيوتر واحد وتقدم أفضل أداء؟\",\n      options: [\n        \"التخزين المتصل بالشبكة (NAS)\",\n        \"شبكة منطقة التخزين (SAN)\",\n        \"التخزين المتصل المباشر (DAS)\",\n        \"RAID\"\n      ],\n      correct: 2,\n      explanation: \"يتصل DAS مباشرة بكمبيوتر واحد عبر USB أو SATA أو كابلات أخرى، مما يوفر أفضل أداء لسيناريوهات المستخدم الفردي.\"\n    },\n    {\n      question: \"ما هو الحد الأدنى لعدد الأقراص المطلوبة لـ RAID 5؟\",\n      options: [\n        \"قرصان\",\n        \"3 أقراص\",\n        \"4 أقراص\",\n        \"5 أقراص\"\n      ],\n      correct: 1,\n      explanation: \"يتطلب RAID 5 حدًا أدنى من 3 أقراص - 2 على الأقل للبيانات و1 لمعلومات التكافؤ الموزعة.\"\n    },\n    {\n      question: \"أي مستوى RAID يوفر أداءً ممتازًا وتكرارًا ولكنه يتطلب أكبر عدد من الأقراص؟\",\n      options: [\n        \"RAID 0\",\n        \"RAID 1\", \n        \"RAID 5\",\n        \"RAID 10\"\n      ],\n      correct: 3,\n      explanation: \"يوفر RAID 10 (شريط من المرايا) أداءً ممتازًا وتكرارًا ولكنه يتطلب حدًا أدنى من 4 أقراص، مما يجعله الخيار الأكثر تكلفة.\"\n    },\n    {\n      question: \"ما هي الميزة الرئيسية لـ SAN على NAS؟\",\n      options: [\n        \"تكلفة أقل\",\n        \"إعداد أبسط\",\n        \"إمكانية وصول أعلى\",\n        \"أداء أسرع\"\n      ],\n      correct: 3,\n      explanation: \"توفر SAN أسرع أداء بين خيارات التخزين بسبب شبكتها المخصصة عالية الأداء المصممة خصيصًا للتخزين.\"\n    },\n    {\n      question: \"أي مستوى RAID لا يوفر أي تكرار؟\",\n      options: [\n        \"RAID 0\",\n        \"RAID 1\",\n        \"RAID 5\",\n        \"RAID 10\"\n      ],\n      correct: 0,\n      explanation: \"يستخدم RAID 0 التقسيم للحصول على أداء ممتاز ولكنه لا يوفر أي تكرار (لا مرآة، لا تكافؤ)، مما يجعله غير مناسب للأنظمة الحرجة.\"\n    },\n    {\n      question: \"ما هو البروتوكول المستخدم بشكل شائع في أنظمة NAS؟\",\n      options: [\n        \"SCSI\",\n        \"SATA\",\n        \"TCP/IP\",\n        \"Fiber Channel\"\n      ],\n      correct: 2,\n      explanation: \"NAS هو نظام تخزين بيانات كمبيوتر على مستوى الملفات يتصل بأجهزة أخرى على شبكة TCP/IP.\"\n    },\n    {\n      question: \"أي بيئة تخزين ستكون الأفضل لشركة صغيرة بها عدة موظفين يشاركون الملفات؟\",\n      options: [\n        \"DAS\",\n        \"SAN\",\n        \"NAS\",\n        \"RAID\"\n      ],\n      correct: 2,\n      explanation: \"NAS مثالي للشركات الصغيرة لأنه يوفر تخزينًا مشتركًا يمكن الوصول إليه من أجهزة متعددة على الشبكة مع إدارة مركزية للبيانات والنسخ الاحتياطي.\"\n    }\n  ],\n  'الفصل 3: هندسة النظام': [\n    {\n      question: \"في مثال أداء ذاكرة النظام متعدد النواة، ما الذي يسبب التفاوت في التباطؤ بين التطبيقات؟\",\n      options: [\n        \"سرعات CPU مختلفة\",\n        \"أحجام ذاكرة التخزين المؤقت المختلفة\",\n        \"سياسات جدولة وحدة تحكم DRAM التي تفضل الوصول إلى الصفوف المضروبة\",\n        \"تأخير الشبكة\"\n      ],\n      correct: 2,\n      explanation: \"تعطي سياسة First-Ready, First-Come-First-Service لوحدة تحكم DRAM الأولوية للوصول إلى الصفوف المضروبة، مما يفضل بشكل غير عادل التطبيقات ذات المحلية العالية للمخزن المؤقت للصفوف.\"\n    },\n    {\n      question: \"ما هي فترة تحديث DRAM النموذجية؟\",\n      options: [\n        \"64 ميكروثانية\",\n        \"64 مللي ثانية\", \n        \"64 ثانية\",\n        \"64 دقيقة\"\n      ],\n      correct: 1,\n      explanation: \"تتسرب شحنة مكثف DRAM بمرور الوقت، لذلك يحتاج وحدة تحكم الذاكرة إلى تحديث كل صف كل 64 مللي ثانية لاستعادة الشحنة.\"\n    },\n    {\n      question: \"في عملية DRAM، ماذا يحدث أثناء تعارض الصفوف؟\",\n      options: [\n        \"تفقد البيانات بشكل دائم\",\n        \"يستغرق الوصول وقتًا أطول بكثير من ضربة الصف\",\n        \"يتعطل النظام\",\n        \"يتم تجاوز ذاكرة التخزين المؤقت\"\n      ],\n      correct: 1,\n      explanation: \"يستغرق الوصول إلى الذاكرة المتعارضة مع الصف وقتًا أطول بكثير من الوصول إلى ضربة الصف لأن DRAM يجب أن تغلق الصف الحالي وتفتح صفًا جديدًا.\"\n    },\n    {\n      question: \"ما هي الفكرة الرئيسية وراء تحسين تحديث RAIDR؟\",\n      options: [\n        \"تحديث جميع الصفوف بنفس المعدل\",\n        \"إلغاء التحديث تمامًا\",\n        \"تحديث الخلايا الضعيفة بشكل أكثر تكرارًا، والخلايا الأخرى بشكل أقل تكرارًا\",\n        \"تحديث فقط عند الوصول إلى البيانات\"\n      ],\n      correct: 2,\n      explanation: \"يقوم RAIDR بتحديد أوقات الاحتفاظ لصفوف DRAM ويقوم بتحديث الصفوف ذات الخلايا الضعيفة بشكل أكثر تكرارًا بينما يقوم بتحديث الصفوف الأخرى بشكل أقل تكرارًا، مما يقلل من النفقات العامة للتحديث.\"\n    },\n    {\n      question: \"ما هي الفائدة الرئيسية من كسر طبقات التجريد في تصميم نظام الكمبيوتر؟\",\n      options: [\n        \"يقلل من تعقيد النظام\",\n        \"يلغي الحاجة إلى تصحيح الأخطاء\",\n        \"يمكّن من حل المشكلات وتصميم أنظمة أفضل\",\n        \"يسرع تجميع البرامج\"\n      ],\n      correct: 2,\n      explanation: \"يمكّنك كسر طبقات التجريد وفهم ما يحدث تحتها من حل المشكلات وتصميم أنظمة أكثر كفاءة وأداء أعلى.\"\n    },\n    {\n      question: \"في مثال هجوم أداء الذاكرة، أي نوع من التطبيقات يعمل كـ 'مستهلك للذاكرة'؟\",\n      options: [\n        \"التطبيقات ذات أنماط الوصول العشوائي للذاكرة\",\n        \"التطبيقات ذات أنماط الوصول المتسلسل للذاكرة\",\n        \"التطبيقات التي تستخدم ذاكرة التخزين المؤقت فقط\",\n        \"التطبيقات التي لا تصل إلى الذاكرة\"\n      ],\n      correct: 1,\n      explanation: \"التطبيقات ذات الوصول المتسلسل للذاكرة (مثل STREAM) لديها محلية مخزن مؤقت للصفوف عالية جدًا (معدل إصابة 96٪) ويمكنها احتكار عرض نطاق الذاكرة، مما يجعلها تعمل كمستهلكين لأداء الذاكرة.\"\n    },\n    {\n      question: \"مما تتكون خلية DRAM؟\",\n      options: [\n        \"ترانزستورين\",\n        \"مكثف وترانزستور وصول\",\n        \"ثلاثة مكثفات\",\n        \"مقاوم ومكثف\"\n      ],\n      correct: 1,\n      explanation: \"تتكون خلية DRAM من مكثف (يخزن البيانات كشحنة) وترانزستور وصول (يتحكم في الوصول إلى المكثف).\"\n    },\n    {\n      question: \"وفقًا لمستويات التحويل، ما الذي يخلق التجريدات في أنظمة الكمبيوتر؟\",\n      options: [\n        \"لغات البرمجة فقط\",\n        \"مكونات الأجهزة فقط\",\n        \"مستويات التحويل نفسها\",\n        \"أنظمة التشغيل فقط\"\n      ],\n      correct: 2,\n      explanation: \"تخلق مستويات التحويل (من المشكلة إلى الإلكترونات) تجريدات حيث تحتاج المستويات العليا فقط إلى معرفة واجهة المستويات الأدنى، وليس تفاصيل تنفيذها.\"\n    }\n  ],\n  'الفصل 4: هندسة وحدة المعالجة المركزية': [],\n  'الفصل 5: تسلسل الذاكرة': [],\n  'الفصل 6: أنظمة الإدخال/الإخراج': [],\n  'الفصل 7: المعالجة المتوازية': [],\n  'الفصل 8: تقييم الأداء': [],\n  'الفصل 9: هندسة مجموعة التعليمات': [],\n  'الفصل 10: موضوعات متقدمة': []\n};\n\n// Create a mapping between English and Arabic chapter names\nconst chapterMapping = {\n  'Chapter 1: Introduction': 'الفصل 1: مقدمة',\n  'Chapter 2: Storage Systems': 'الفصل 2: أنظمة التخزين',\n  'Chapter 3: System Architecture': 'الفصل 3: هندسة النظام',\n  'Chapter 4: CPU Architecture': 'الفصل 4: هندسة وحدة المعالجة المركزية',\n  'Chapter 5: Memory Hierarchy': 'الفصل 5: تسلسل الذاكرة',\n  'Chapter 6: Input/Output Systems': 'الفصل 6: أنظمة الإدخال/الإخراج',\n  'Chapter 7: Parallel Processing': 'الفصل 7: المعالجة المتوازية',\n  'Chapter 8: Performance Evaluation': 'الفصل 8: تقييم الأداء',\n  'Chapter 9: Instruction Set Architecture': 'الفصل 9: هندسة مجموعة التعليمات',\n  'Chapter 10: Advanced Topics': 'الفصل 10: موضوعات متقدمة'\n};\n\n// Reverse mapping (Arabic to English)\nconst reverseChapterMapping = {};\nObject.keys(chapterMapping).forEach(englishName => {\n  reverseChapterMapping[chapterMapping[englishName]] = englishName;\n});\n\nexport { quizData, quizDataArabic, chapterMapping, reverseChapterMapping };\n"],"mappings":"AAAA,KAAM,CAAAA,QAAQ,CAAG,CACf,yBAAyB,CAAE,CACzB,CACEC,QAAQ,CAAE,uFAAuF,CACjGC,OAAO,CAAE,CACP,oEAAoE,CACpE,8GAA8G,CAC9G,+DAA+D,CAC/D,sCAAsC,CACvC,CACDC,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,8MACf,CAAC,CACD,CACEH,QAAQ,CAAE,yEAAyE,CACnFC,OAAO,CAAE,CACP,iBAAiB,CACjB,cAAc,CACd,kBAAkB,CAClB,eAAe,CAChB,CACDC,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,iKACf,CAAC,CACD,CACEH,QAAQ,CAAE,sDAAsD,CAChEC,OAAO,CAAE,CACP,wCAAwC,CACxC,mDAAmD,CACnD,6CAA6C,CAC7C,mCAAmC,CACpC,CACDC,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,uGACf,CAAC,CACD,CACEH,QAAQ,CAAE,0CAA0C,CACpDC,OAAO,CAAE,CACP,qBAAqB,CACrB,mDAAmD,CACnD,sCAAsC,CACtC,4BAA4B,CAC7B,CACDC,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,wIACf,CAAC,CACD,CACEH,QAAQ,CAAE,wEAAwE,CAClFC,OAAO,CAAE,CACP,yBAAyB,CACzB,wCAAwC,CACxC,wCAAwC,CACxC,uCAAuC,CACxC,CACDC,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,mHACf,CAAC,CACD,CACEH,QAAQ,CAAE,gFAAgF,CAC1FC,OAAO,CAAE,CACP,6BAA6B,CAC7B,QAAQ,CACR,cAAc,CACd,WAAW,CACZ,CACDC,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,yIACf,CAAC,CACD,CACEH,QAAQ,CAAE,8CAA8C,CACxDC,OAAO,CAAE,CACP,+BAA+B,CAC/B,uBAAuB,CACvB,6DAA6D,CAC7D,oCAAoC,CACrC,CACDC,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,oKACf,CAAC,CACD,CACEH,QAAQ,CAAE,oEAAoE,CAC9EC,OAAO,CAAE,CACP,oCAAoC,CACpC,wCAAwC,CACxC,wEAAwE,CACxE,kCAAkC,CACnC,CACDC,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,kKACf,CAAC,CACF,CACD,4BAA4B,CAAE,CAC5B,CACEH,QAAQ,CAAE,kDAAkD,CAC5DC,OAAO,CAAE,CACP,wBAAwB,CACxB,0EAA0E,CAC1E,qDAAqD,CACrD,gCAAgC,CACjC,CACDC,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,qKACf,CAAC,CACD,CACEH,QAAQ,CAAE,sGAAsG,CAChHC,OAAO,CAAE,CACP,gCAAgC,CAChC,4BAA4B,CAC5B,+BAA+B,CAC/B,MAAM,CACP,CACDC,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,yIACf,CAAC,CACD,CACEH,QAAQ,CAAE,0DAA0D,CACpEC,OAAO,CAAE,CACP,SAAS,CACT,SAAS,CACT,SAAS,CACT,SAAS,CACV,CACDC,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,sGACf,CAAC,CACD,CACEH,QAAQ,CAAE,6FAA6F,CACvGC,OAAO,CAAE,CACP,QAAQ,CACR,QAAQ,CACR,QAAQ,CACR,SAAS,CACV,CACDC,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,mJACf,CAAC,CACD,CACEH,QAAQ,CAAE,6CAA6C,CACvDC,OAAO,CAAE,CACP,YAAY,CACZ,eAAe,CACf,sBAAsB,CACtB,oBAAoB,CACrB,CACDC,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,6IACf,CAAC,CACD,CACEH,QAAQ,CAAE,0CAA0C,CACpDC,OAAO,CAAE,CACP,QAAQ,CACR,QAAQ,CACR,QAAQ,CACR,SAAS,CACV,CACDC,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,8IACf,CAAC,CACD,CACEH,QAAQ,CAAE,gDAAgD,CAC1DC,OAAO,CAAE,CACP,MAAM,CACN,MAAM,CACN,QAAQ,CACR,eAAe,CAChB,CACDC,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,sGACf,CAAC,CACD,CACEH,QAAQ,CAAE,qGAAqG,CAC/GC,OAAO,CAAE,CACP,KAAK,CACL,KAAK,CACL,KAAK,CACL,MAAM,CACP,CACDC,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,+JACf,CAAC,CACF,CACD,gCAAgC,CAAE,CAChC,CACEH,QAAQ,CAAE,mHAAmH,CAC7HC,OAAO,CAAE,CACP,sBAAsB,CACtB,uBAAuB,CACvB,+DAA+D,CAC/D,iBAAiB,CAClB,CACDC,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,gKACf,CAAC,CACD,CACEH,QAAQ,CAAE,0CAA0C,CACpDC,OAAO,CAAE,CACP,iBAAiB,CACjB,iBAAiB,CACjB,YAAY,CACZ,YAAY,CACb,CACDC,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,oIACf,CAAC,CACD,CACEH,QAAQ,CAAE,wDAAwD,CAClEC,OAAO,CAAE,CACP,0BAA0B,CAC1B,sDAAsD,CACtD,oBAAoB,CACpB,0BAA0B,CAC3B,CACDC,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,+IACf,CAAC,CACD,CACEH,QAAQ,CAAE,8DAA8D,CACxEC,OAAO,CAAE,CACP,mCAAmC,CACnC,8BAA8B,CAC9B,iEAAiE,CACjE,oCAAoC,CACrC,CACDC,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,gLACf,CAAC,CACD,CACEH,QAAQ,CAAE,mFAAmF,CAC7FC,OAAO,CAAE,CACP,2BAA2B,CAC3B,mCAAmC,CACnC,uDAAuD,CACvD,gCAAgC,CACjC,CACDC,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,4JACf,CAAC,CACD,CACEH,QAAQ,CAAE,0FAA0F,CACpGC,OAAO,CAAE,CACP,iDAAiD,CACjD,qDAAqD,CACrD,yCAAyC,CACzC,uCAAuC,CACxC,CACDC,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,oLACf,CAAC,CACD,CACEH,QAAQ,CAAE,mCAAmC,CAC7CC,OAAO,CAAE,CACP,iBAAiB,CACjB,sCAAsC,CACtC,kBAAkB,CAClB,4BAA4B,CAC7B,CACDC,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,sIACf,CAAC,CACD,CACEH,QAAQ,CAAE,2FAA2F,CACrGC,OAAO,CAAE,CACP,4BAA4B,CAC5B,0BAA0B,CAC1B,yCAAyC,CACzC,wBAAwB,CACzB,CACDC,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,qLACf,CAAC,CACF,CACD,6BAA6B,CAAE,EAAE,CACjC,6BAA6B,CAAE,EAAE,CACjC,iCAAiC,CAAE,EAAE,CACrC,gCAAgC,CAAE,EAAE,CACpC,mCAAmC,CAAE,EAAE,CACvC,yCAAyC,CAAE,EAAE,CAC7C,6BAA6B,CAAE,EACjC,CAAC,CAED;AACA,KAAM,CAAAC,cAAc,CAAG,CACrB,gBAAgB,CAAE,CAChB,CACEJ,QAAQ,CAAE,2GAA2G,CACrHC,OAAO,CAAE,CACP,yDAAyD,CACzD,gFAAgF,CAChF,gDAAgD,CAChD,oBAAoB,CACrB,CACDC,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,4LACf,CAAC,CACD,CACEH,QAAQ,CAAE,qDAAqD,CAC/DC,OAAO,CAAE,CACP,mCAAmC,CACnC,+BAA+B,CAC/B,mCAAmC,CACnC,8BAA8B,CAC/B,CACDC,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,sJACf,CAAC,CACD,CACEH,QAAQ,CAAE,iDAAiD,CAC3DC,OAAO,CAAE,CACP,mCAAmC,CACnC,qCAAqC,CACrC,wBAAwB,CACxB,oCAAoC,CACrC,CACDC,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,iFACf,CAAC,CACD,CACEH,QAAQ,CAAE,8CAA8C,CACxDC,OAAO,CAAE,CACP,mBAAmB,CACnB,qCAAqC,CACrC,gCAAgC,CAChC,oCAAoC,CACrC,CACDC,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,6GACf,CAAC,CACD,CACEH,QAAQ,CAAE,sFAAsF,CAChGC,OAAO,CAAE,CACP,eAAe,CACf,mCAAmC,CACnC,mCAAmC,CACnC,sBAAsB,CACvB,CACDC,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,6GACf,CAAC,CACD,CACEH,QAAQ,CAAE,4CAA4C,CACtDC,OAAO,CAAE,CACP,2BAA2B,CAC3B,kBAAkB,CAClB,4BAA4B,CAC5B,qBAAqB,CACtB,CACDC,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,gFACf,CAAC,CACD,CACEH,QAAQ,CAAE,6DAA6D,CACvEC,OAAO,CAAE,CACP,qBAAqB,CACrB,wCAAwC,CACxC,oEAAoE,CACpE,kCAAkC,CACnC,CACDC,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,+KACf,CAAC,CACD,CACEH,QAAQ,CAAE,gFAAgF,CAC1FC,OAAO,CAAE,CACP,yBAAyB,CACzB,yBAAyB,CACzB,sCAAsC,CACtC,4BAA4B,CAC7B,CACDC,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,+HACf,CAAC,CACF,CACD,wBAAwB,CAAE,CACxB,CACEH,QAAQ,CAAE,+EAA+E,CACzFC,OAAO,CAAE,CACP,iBAAiB,CACjB,kEAAkE,CAClE,0DAA0D,CAC1D,uBAAuB,CACxB,CACDC,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,uIACf,CAAC,CACD,CACEH,QAAQ,CAAE,0DAA0D,CACpEC,OAAO,CAAE,CACP,8BAA8B,CAC9B,0BAA0B,CAC1B,8BAA8B,CAC9B,MAAM,CACP,CACDC,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,+GACf,CAAC,CACD,CACEH,QAAQ,CAAE,oDAAoD,CAC9DC,OAAO,CAAE,CACP,OAAO,CACP,SAAS,CACT,SAAS,CACT,SAAS,CACV,CACDC,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,uFACf,CAAC,CACD,CACEH,QAAQ,CAAE,4EAA4E,CACtFC,OAAO,CAAE,CACP,QAAQ,CACR,QAAQ,CACR,QAAQ,CACR,SAAS,CACV,CACDC,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,wHACf,CAAC,CACD,CACEH,QAAQ,CAAE,uCAAuC,CACjDC,OAAO,CAAE,CACP,WAAW,CACX,YAAY,CACZ,mBAAmB,CACnB,WAAW,CACZ,CACDC,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,gGACf,CAAC,CACD,CACEH,QAAQ,CAAE,iCAAiC,CAC3CC,OAAO,CAAE,CACP,QAAQ,CACR,QAAQ,CACR,QAAQ,CACR,SAAS,CACV,CACDC,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,6HACf,CAAC,CACD,CACEH,QAAQ,CAAE,mDAAmD,CAC7DC,OAAO,CAAE,CACP,MAAM,CACN,MAAM,CACN,QAAQ,CACR,eAAe,CAChB,CACDC,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,sFACf,CAAC,CACD,CACEH,QAAQ,CAAE,wEAAwE,CAClFC,OAAO,CAAE,CACP,KAAK,CACL,KAAK,CACL,KAAK,CACL,MAAM,CACP,CACDC,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,4IACf,CAAC,CACF,CACD,uBAAuB,CAAE,CACvB,CACEH,QAAQ,CAAE,wFAAwF,CAClGC,OAAO,CAAE,CACP,kBAAkB,CAClB,qCAAqC,CACrC,kEAAkE,CAClE,cAAc,CACf,CACDC,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,kLACf,CAAC,CACD,CACEH,QAAQ,CAAE,kCAAkC,CAC5CC,OAAO,CAAE,CACP,eAAe,CACf,eAAe,CACf,UAAU,CACV,UAAU,CACX,CACDC,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,kHACf,CAAC,CACD,CACEH,QAAQ,CAAE,8CAA8C,CACxDC,OAAO,CAAE,CACP,yBAAyB,CACzB,6CAA6C,CAC7C,cAAc,CACd,gCAAgC,CACjC,CACDC,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,0IACf,CAAC,CACD,CACEH,QAAQ,CAAE,+CAA+C,CACzDC,OAAO,CAAE,CACP,+BAA+B,CAC/B,sBAAsB,CACtB,2EAA2E,CAC3E,mCAAmC,CACpC,CACDC,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,6LACf,CAAC,CACD,CACEH,QAAQ,CAAE,sEAAsE,CAChFC,OAAO,CAAE,CACP,sBAAsB,CACtB,+BAA+B,CAC/B,wCAAwC,CACxC,oBAAoB,CACrB,CACDC,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,gGACf,CAAC,CACD,CACEH,QAAQ,CAAE,0EAA0E,CACpFC,OAAO,CAAE,CACP,6CAA6C,CAC7C,6CAA6C,CAC7C,gDAAgD,CAChD,mCAAmC,CACpC,CACDC,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,uLACf,CAAC,CACD,CACEH,QAAQ,CAAE,sBAAsB,CAChCC,OAAO,CAAE,CACP,aAAa,CACb,sBAAsB,CACtB,cAAc,CACd,aAAa,CACd,CACDC,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,6FACf,CAAC,CACD,CACEH,QAAQ,CAAE,oEAAoE,CAC9EC,OAAO,CAAE,CACP,kBAAkB,CAClB,oBAAoB,CACpB,uBAAuB,CACvB,mBAAmB,CACpB,CACDC,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,iJACf,CAAC,CACF,CACD,uCAAuC,CAAE,EAAE,CAC3C,wBAAwB,CAAE,EAAE,CAC5B,gCAAgC,CAAE,EAAE,CACpC,6BAA6B,CAAE,EAAE,CACjC,uBAAuB,CAAE,EAAE,CAC3B,iCAAiC,CAAE,EAAE,CACrC,0BAA0B,CAAE,EAC9B,CAAC,CAED;AACA,KAAM,CAAAE,cAAc,CAAG,CACrB,yBAAyB,CAAE,gBAAgB,CAC3C,4BAA4B,CAAE,wBAAwB,CACtD,gCAAgC,CAAE,uBAAuB,CACzD,6BAA6B,CAAE,uCAAuC,CACtE,6BAA6B,CAAE,wBAAwB,CACvD,iCAAiC,CAAE,gCAAgC,CACnE,gCAAgC,CAAE,6BAA6B,CAC/D,mCAAmC,CAAE,uBAAuB,CAC5D,yCAAyC,CAAE,iCAAiC,CAC5E,6BAA6B,CAAE,0BACjC,CAAC,CAED;AACA,KAAM,CAAAC,qBAAqB,CAAG,CAAC,CAAC,CAChCC,MAAM,CAACC,IAAI,CAACH,cAAc,CAAC,CAACI,OAAO,CAACC,WAAW,EAAI,CACjDJ,qBAAqB,CAACD,cAAc,CAACK,WAAW,CAAC,CAAC,CAAGA,WAAW,CAClE,CAAC,CAAC,CAEF,OAASX,QAAQ,CAAEK,cAAc,CAAEC,cAAc,CAAEC,qBAAqB","ignoreList":[]},"metadata":{},"sourceType":"module","externalDependencies":[]}