Fitter report for memory
Fri Mar 26 08:40:40 2021
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Fri Mar 26 08:40:40 2021      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; memory                                     ;
; Top-level Entity Name              ; memory                                     ;
; Family                             ; Cyclone III                                ;
; Device                             ; EP3C5E144C7                                ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 2,696 / 5,136 ( 52 % )                     ;
;     Total combinational functions  ; 1,701 / 5,136 ( 33 % )                     ;
;     Dedicated logic registers      ; 2,088 / 5,136 ( 41 % )                     ;
; Total registers                    ; 2088                                       ;
; Total pins                         ; 75 / 95 ( 79 % )                           ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 423,936 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 46 ( 0 % )                             ;
; Total PLLs                         ; 0 / 2 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C5E144C7                           ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  33.3%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------+
; I/O Assignment Warnings                        ;
+----------------+-------------------------------+
; Pin Name       ; Reason                        ;
+----------------+-------------------------------+
; data_out[0]    ; Incomplete set of assignments ;
; data_out[1]    ; Incomplete set of assignments ;
; data_out[2]    ; Incomplete set of assignments ;
; data_out[3]    ; Incomplete set of assignments ;
; data_out[4]    ; Incomplete set of assignments ;
; data_out[5]    ; Incomplete set of assignments ;
; data_out[6]    ; Incomplete set of assignments ;
; data_out[7]    ; Incomplete set of assignments ;
; port_out_00[0] ; Incomplete set of assignments ;
; port_out_00[1] ; Incomplete set of assignments ;
; port_out_00[2] ; Incomplete set of assignments ;
; port_out_00[3] ; Incomplete set of assignments ;
; port_out_00[4] ; Incomplete set of assignments ;
; port_out_00[5] ; Incomplete set of assignments ;
; port_out_00[6] ; Incomplete set of assignments ;
; port_out_00[7] ; Incomplete set of assignments ;
; port_out_01[0] ; Incomplete set of assignments ;
; port_out_01[1] ; Incomplete set of assignments ;
; port_out_01[2] ; Incomplete set of assignments ;
; port_out_01[3] ; Incomplete set of assignments ;
; port_out_01[4] ; Incomplete set of assignments ;
; port_out_01[5] ; Incomplete set of assignments ;
; port_out_01[6] ; Incomplete set of assignments ;
; port_out_01[7] ; Incomplete set of assignments ;
; port_out_02[0] ; Incomplete set of assignments ;
; port_out_02[1] ; Incomplete set of assignments ;
; port_out_02[2] ; Incomplete set of assignments ;
; port_out_02[3] ; Incomplete set of assignments ;
; port_out_02[4] ; Incomplete set of assignments ;
; port_out_02[5] ; Incomplete set of assignments ;
; port_out_02[6] ; Incomplete set of assignments ;
; port_out_02[7] ; Incomplete set of assignments ;
; port_in_02[0]  ; Incomplete set of assignments ;
; port_in_01[0]  ; Incomplete set of assignments ;
; address[5]     ; Incomplete set of assignments ;
; address[6]     ; Incomplete set of assignments ;
; address[7]     ; Incomplete set of assignments ;
; address[4]     ; Incomplete set of assignments ;
; address[0]     ; Incomplete set of assignments ;
; address[1]     ; Incomplete set of assignments ;
; address[2]     ; Incomplete set of assignments ;
; address[3]     ; Incomplete set of assignments ;
; port_in_00[0]  ; Incomplete set of assignments ;
; port_in_02[1]  ; Incomplete set of assignments ;
; port_in_01[1]  ; Incomplete set of assignments ;
; port_in_00[1]  ; Incomplete set of assignments ;
; port_in_02[2]  ; Incomplete set of assignments ;
; port_in_01[2]  ; Incomplete set of assignments ;
; port_in_00[2]  ; Incomplete set of assignments ;
; port_in_02[3]  ; Incomplete set of assignments ;
; port_in_01[3]  ; Incomplete set of assignments ;
; port_in_00[3]  ; Incomplete set of assignments ;
; port_in_02[4]  ; Incomplete set of assignments ;
; port_in_01[4]  ; Incomplete set of assignments ;
; port_in_00[4]  ; Incomplete set of assignments ;
; port_in_02[5]  ; Incomplete set of assignments ;
; port_in_01[5]  ; Incomplete set of assignments ;
; port_in_00[5]  ; Incomplete set of assignments ;
; port_in_02[6]  ; Incomplete set of assignments ;
; port_in_01[6]  ; Incomplete set of assignments ;
; port_in_00[6]  ; Incomplete set of assignments ;
; port_in_02[7]  ; Incomplete set of assignments ;
; port_in_01[7]  ; Incomplete set of assignments ;
; port_in_00[7]  ; Incomplete set of assignments ;
; clock          ; Incomplete set of assignments ;
; writen         ; Incomplete set of assignments ;
; data_in[0]     ; Incomplete set of assignments ;
; reset          ; Incomplete set of assignments ;
; data_in[1]     ; Incomplete set of assignments ;
; data_in[2]     ; Incomplete set of assignments ;
; data_in[3]     ; Incomplete set of assignments ;
; data_in[4]     ; Incomplete set of assignments ;
; data_in[5]     ; Incomplete set of assignments ;
; data_in[6]     ; Incomplete set of assignments ;
; data_in[7]     ; Incomplete set of assignments ;
+----------------+-------------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 3952 ) ; 0.00 % ( 0 / 3952 )        ; 0.00 % ( 0 / 3952 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 3952 ) ; 0.00 % ( 0 / 3952 )        ; 0.00 % ( 0 / 3952 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 3942 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/altera/13.1/Digitales2/Proyecto1/memory/output_files/memory.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 2,696 / 5,136 ( 52 % ) ;
;     -- Combinational with no register       ; 608                    ;
;     -- Register only                        ; 995                    ;
;     -- Combinational with a register        ; 1093                   ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 1430                   ;
;     -- 3 input functions                    ; 267                    ;
;     -- <=2 input functions                  ; 4                      ;
;     -- Register only                        ; 995                    ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 1701                   ;
;     -- arithmetic mode                      ; 0                      ;
;                                             ;                        ;
; Total registers*                            ; 2,088 / 5,560 ( 38 % ) ;
;     -- Dedicated logic registers            ; 2,088 / 5,136 ( 41 % ) ;
;     -- I/O registers                        ; 0 / 424 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 250 / 321 ( 78 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 75 / 95 ( 79 % )       ;
;     -- Clock pins                           ; 3 / 4 ( 75 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; Global signals                              ; 2                      ;
; M9Ks                                        ; 0 / 46 ( 0 % )         ;
; Total block memory bits                     ; 0 / 423,936 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 423,936 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )         ;
; PLLs                                        ; 0 / 2 ( 0 % )          ;
; Global clocks                               ; 2 / 10 ( 20 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 13% / 12% / 14%        ;
; Peak interconnect usage (total/H/V)         ; 21% / 19% / 23%        ;
; Maximum fan-out                             ; 2088                   ;
; Highest non-global fan-out                  ; 317                    ;
; Total fan-out                               ; 13324                  ;
; Average fan-out                             ; 3.07                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 2696 / 5136 ( 52 % ) ; 0 / 5136 ( 0 % )               ;
;     -- Combinational with no register       ; 608                  ; 0                              ;
;     -- Register only                        ; 995                  ; 0                              ;
;     -- Combinational with a register        ; 1093                 ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 1430                 ; 0                              ;
;     -- 3 input functions                    ; 267                  ; 0                              ;
;     -- <=2 input functions                  ; 4                    ; 0                              ;
;     -- Register only                        ; 995                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1701                 ; 0                              ;
;     -- arithmetic mode                      ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 2088                 ; 0                              ;
;     -- Dedicated logic registers            ; 2088 / 5136 ( 41 % ) ; 0 / 5136 ( 0 % )               ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 250 / 321 ( 78 % )   ; 0 / 321 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 75                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )       ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 2 / 12 ( 16 % )      ; 0 / 12 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 13319                ; 5                              ;
;     -- Registered Connections               ; 2088                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 43                   ; 0                              ;
;     -- Output Ports                         ; 32                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                         ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; address[0]    ; 51    ; 3        ; 16           ; 0            ; 21           ; 293                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; address[1]    ; 79    ; 5        ; 34           ; 7            ; 21           ; 284                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; address[2]    ; 103   ; 6        ; 34           ; 18           ; 14           ; 266                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; address[3]    ; 64    ; 4        ; 25           ; 0            ; 0            ; 264                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; address[4]    ; 87    ; 5        ; 34           ; 10           ; 7            ; 283                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; address[5]    ; 99    ; 6        ; 34           ; 17           ; 14           ; 273                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; address[6]    ; 75    ; 5        ; 34           ; 3            ; 21           ; 281                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; address[7]    ; 106   ; 6        ; 34           ; 20           ; 7            ; 317                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; clock         ; 22    ; 1        ; 0            ; 11           ; 0            ; 2088                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; data_in[0]    ; 84    ; 5        ; 34           ; 9            ; 14           ; 259                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; data_in[1]    ; 85    ; 5        ; 34           ; 9            ; 7            ; 259                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; data_in[2]    ; 86    ; 5        ; 34           ; 9            ; 0            ; 259                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; data_in[3]    ; 83    ; 5        ; 34           ; 9            ; 21           ; 259                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; data_in[4]    ; 76    ; 5        ; 34           ; 4            ; 21           ; 259                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; data_in[5]    ; 100   ; 6        ; 34           ; 17           ; 0            ; 259                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; data_in[6]    ; 24    ; 2        ; 0            ; 11           ; 14           ; 259                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; data_in[7]    ; 25    ; 2        ; 0            ; 11           ; 21           ; 259                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_00[0] ; 132   ; 8        ; 13           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_00[1] ; 135   ; 8        ; 11           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_00[2] ; 121   ; 7        ; 23           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_00[3] ; 128   ; 8        ; 16           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_00[4] ; 142   ; 8        ; 3            ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_00[5] ; 88    ; 5        ; 34           ; 12           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_00[6] ; 125   ; 7        ; 18           ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_00[7] ; 54    ; 4        ; 18           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_01[0] ; 136   ; 8        ; 9            ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_01[1] ; 28    ; 2        ; 0            ; 9            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_01[2] ; 113   ; 7        ; 28           ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_01[3] ; 120   ; 7        ; 23           ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_01[4] ; 126   ; 7        ; 16           ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_01[5] ; 115   ; 7        ; 28           ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_01[6] ; 133   ; 8        ; 13           ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_01[7] ; 55    ; 4        ; 18           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_02[0] ; 50    ; 3        ; 13           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_02[1] ; 11    ; 1        ; 0            ; 18           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_02[2] ; 129   ; 8        ; 16           ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_02[3] ; 119   ; 7        ; 23           ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_02[4] ; 141   ; 8        ; 5            ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_02[5] ; 124   ; 7        ; 18           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_02[6] ; 89    ; 5        ; 34           ; 12           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_02[7] ; 49    ; 3        ; 13           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; reset         ; 23    ; 1        ; 0            ; 11           ; 7            ; 24                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; writen        ; 30    ; 2        ; 0            ; 8            ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; data_out[0]    ; 53    ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_out[1]    ; 138   ; 8        ; 7            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_out[2]    ; 10    ; 1        ; 0            ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_out[3]    ; 44    ; 3        ; 5            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_out[4]    ; 127   ; 7        ; 16           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_out[5]    ; 137   ; 8        ; 7            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_out[6]    ; 58    ; 4        ; 21           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_out[7]    ; 52    ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_00[0] ; 65    ; 4        ; 28           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_00[1] ; 105   ; 6        ; 34           ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_00[2] ; 110   ; 7        ; 30           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_00[3] ; 111   ; 7        ; 30           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_00[4] ; 104   ; 6        ; 34           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_00[5] ; 114   ; 7        ; 28           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_00[6] ; 112   ; 7        ; 28           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_00[7] ; 98    ; 6        ; 34           ; 17           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_01[0] ; 74    ; 5        ; 34           ; 2            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_01[1] ; 77    ; 5        ; 34           ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_01[2] ; 72    ; 4        ; 32           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_01[3] ; 46    ; 3        ; 7            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_01[4] ; 60    ; 4        ; 23           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_01[5] ; 71    ; 4        ; 32           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_01[6] ; 80    ; 5        ; 34           ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_01[7] ; 73    ; 5        ; 34           ; 2            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_02[0] ; 67    ; 4        ; 30           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_02[1] ; 66    ; 4        ; 28           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_02[2] ; 68    ; 4        ; 30           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_02[3] ; 70    ; 4        ; 32           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_02[4] ; 32    ; 2        ; 0            ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_02[5] ; 69    ; 4        ; 30           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_02[6] ; 31    ; 2        ; 0            ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_02[7] ; 59    ; 4        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 86       ; DIFFIO_R7n, DEV_OE          ; Use as regular IO        ; data_in[2]              ; Dual Purpose Pin          ;
; 87       ; DIFFIO_R7p, DEV_CLRn        ; Use as regular IO        ; address[4]              ; Dual Purpose Pin          ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 98       ; DIFFIO_R4n, INIT_DONE       ; Use as regular IO        ; port_out_00[7]          ; Dual Purpose Pin          ;
; 99       ; DIFFIO_R4p, CRC_ERROR       ; Use as regular IO        ; address[5]              ; Dual Purpose Pin          ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; 103      ; DIFFIO_R3p, CLKUSR          ; Use as regular IO        ; address[2]              ; Dual Purpose Pin          ;
; 132      ; DIFFIO_T10n, DATA2          ; Use as regular IO        ; port_in_00[0]           ; Dual Purpose Pin          ;
; 133      ; DIFFIO_T10p, DATA3          ; Use as regular IO        ; port_in_01[6]           ; Dual Purpose Pin          ;
; 137      ; DATA5                       ; Use as regular IO        ; data_out[5]             ; Dual Purpose Pin          ;
; 138      ; DATA6                       ; Use as regular IO        ; data_out[1]             ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 8 / 13 ( 62 % )   ; 2.5V          ; --           ;
; 2        ; 6 / 8 ( 75 % )    ; 2.5V          ; --           ;
; 3        ; 7 / 11 ( 64 % )   ; 2.5V          ; --           ;
; 4        ; 14 / 14 ( 100 % ) ; 2.5V          ; --           ;
; 5        ; 14 / 14 ( 100 % ) ; 2.5V          ; --           ;
; 6        ; 8 / 10 ( 80 % )   ; 2.5V          ; --           ;
; 7        ; 13 / 13 ( 100 % ) ; 2.5V          ; --           ;
; 8        ; 10 / 12 ( 83 % )  ; 2.5V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 2        ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 3        ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 4        ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; data_out[2]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 11       ; 14         ; 1        ; port_in_02[1]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 23         ; 1        ; clock                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 23       ; 24         ; 1        ; reset                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 24       ; 25         ; 2        ; data_in[6]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 25       ; 26         ; 2        ; data_in[7]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; port_in_01[1]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; writen                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 31       ; 36         ; 2        ; port_out_02[6]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 32       ; 39         ; 2        ; port_out_02[4]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 33       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 34       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 39       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 43       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 44       ; 54         ; 3        ; data_out[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; port_out_01[3]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; port_in_02[7]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 50       ; 69         ; 3        ; port_in_02[0]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 51       ; 70         ; 3        ; address[0]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 52       ; 72         ; 3        ; data_out[7]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 53       ; 73         ; 3        ; data_out[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 54       ; 74         ; 4        ; port_in_00[7]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 55       ; 75         ; 4        ; port_in_01[7]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; data_out[6]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 59       ; 83         ; 4        ; port_out_02[7]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 60       ; 84         ; 4        ; port_out_01[4]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; address[3]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 65       ; 90         ; 4        ; port_out_00[0]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 66       ; 93         ; 4        ; port_out_02[1]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 67       ; 94         ; 4        ; port_out_02[0]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 68       ; 96         ; 4        ; port_out_02[2]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 69       ; 97         ; 4        ; port_out_02[5]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 70       ; 98         ; 4        ; port_out_02[3]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 71       ; 99         ; 4        ; port_out_01[5]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 72       ; 100        ; 4        ; port_out_01[2]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 73       ; 102        ; 5        ; port_out_01[7]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 74       ; 103        ; 5        ; port_out_01[0]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 75       ; 104        ; 5        ; address[6]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 76       ; 106        ; 5        ; data_in[4]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 77       ; 107        ; 5        ; port_out_01[1]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ; 111        ; 5        ; address[1]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 80       ; 113        ; 5        ; port_out_01[6]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; data_in[3]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 84       ; 118        ; 5        ; data_in[0]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 85       ; 119        ; 5        ; data_in[1]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 86       ; 120        ; 5        ; data_in[2]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 87       ; 121        ; 5        ; address[4]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 88       ; 125        ; 5        ; port_in_00[5]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 89       ; 126        ; 5        ; port_in_02[6]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 90       ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; port_out_00[7]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 99       ; 137        ; 6        ; address[5]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 100      ; 138        ; 6        ; data_in[5]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 101      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; address[2]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 104      ; 141        ; 6        ; port_out_00[4]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 105      ; 142        ; 6        ; port_out_00[1]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 106      ; 146        ; 6        ; address[7]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; port_out_00[2]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 111      ; 154        ; 7        ; port_out_00[3]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 112      ; 155        ; 7        ; port_out_00[6]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 113      ; 156        ; 7        ; port_in_01[2]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 114      ; 157        ; 7        ; port_out_00[5]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 115      ; 158        ; 7        ; port_in_01[5]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; port_in_02[3]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 120      ; 164        ; 7        ; port_in_01[3]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 121      ; 165        ; 7        ; port_in_00[2]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; port_in_02[5]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 125      ; 174        ; 7        ; port_in_00[6]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 126      ; 175        ; 7        ; port_in_01[4]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 127      ; 176        ; 7        ; data_out[4]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 128      ; 177        ; 8        ; port_in_00[3]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 129      ; 178        ; 8        ; port_in_02[2]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; port_in_00[0]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 133      ; 182        ; 8        ; port_in_01[6]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; port_in_00[1]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 136      ; 187        ; 8        ; port_in_01[0]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 137      ; 190        ; 8        ; data_out[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 138      ; 191        ; 8        ; data_out[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; port_in_02[4]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 142      ; 201        ; 8        ; port_in_00[4]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 143      ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 144      ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                 ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------+--------------+
; Compilation Hierarchy Node ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name       ; Library Name ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------+--------------+
; |memory                    ; 2696 (31)   ; 2088 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 75   ; 0            ; 608 (30)     ; 995 (0)           ; 1093 (1)         ; |memory                   ; work         ;
;    |output_ports:U3|       ; 29 (29)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 24 (24)           ; 0 (0)            ; |memory|output_ports:U3   ; work         ;
;    |rom_128x8_sync:U1|     ; 15 (15)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 8 (8)            ; |memory|rom_128x8_sync:U1 ; work         ;
;    |rw_96x8_sync:U2|       ; 2622 (2622) ; 2056 (2056)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 566 (566)    ; 971 (971)         ; 1085 (1085)      ; |memory|rw_96x8_sync:U2   ; work         ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                            ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; data_out[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_out[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_out[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_out[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_out[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_out[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_out[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_out[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_00[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_00[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_00[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_00[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_00[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_00[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_00[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_00[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_01[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_01[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_01[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_01[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_01[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_01[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_01[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_01[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_02[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_02[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_02[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_02[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_02[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_02[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_02[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_02[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_in_02[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_01[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; address[5]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; address[6]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; address[7]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; address[4]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; address[0]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; address[1]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; address[2]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; address[3]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_00[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_02[1]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_01[1]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_00[1]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_02[2]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_01[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_00[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_02[3]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_01[3]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_00[3]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_02[4]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_01[4]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_00[4]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_02[5]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_01[5]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_00[5]  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; port_in_02[6]  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; port_in_01[6]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_00[6]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_02[7]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_01[7]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_00[7]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clock          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; writen         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_in[0]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; reset          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; data_in[1]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; data_in[2]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; data_in[3]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; data_in[4]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_in[5]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_in[6]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; data_in[7]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                             ;
+----------------------------------------------+-------------------+---------+
; Source Pin / Fanout                          ; Pad To Core Index ; Setting ;
+----------------------------------------------+-------------------+---------+
; port_in_02[0]                                ;                   ;         ;
;      - data_out~7                            ; 0                 ; 6       ;
; port_in_01[0]                                ;                   ;         ;
;      - data_out~7                            ; 0                 ; 6       ;
; address[5]                                   ;                   ;         ;
;      - Equal0~0                              ; 1                 ; 6       ;
;      - data_out~1                            ; 1                 ; 6       ;
;      - data_out~4                            ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2065               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2066               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2067               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2069               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2072               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2073               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2075               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2077               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2078               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2079               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2082               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2083               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2085               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2086               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2087               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2088               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2089               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2090               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2092               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2093               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2096               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2097               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2098               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2099               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2100               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2101               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2103               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2137               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2148               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2155               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2158               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2165               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2168               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2175               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2178               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2186               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2189               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2198               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2208               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2218               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2229               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2232               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|data_out[0]~0         ; 1                 ; 6       ;
;      - rom_128x8_sync:U1|Mux7~1              ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2361               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2404               ; 1                 ; 6       ;
;      - rom_128x8_sync:U1|Mux3~5              ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2405               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2407               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2408               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2409               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2412               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2413               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2415               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2417               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2418               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2419               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2422               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2425               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2426               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2427               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2428               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2429               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2430               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2432               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2433               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2436               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2438               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2440               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2443               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2447               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2449               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2451               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2454               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2463               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2473               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2484               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2489               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2490               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2491               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2492               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2493               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2494               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2496               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2497               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2499               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2500               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2501               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2502               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2503               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2504               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2506               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2507               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2509               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2510               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2511               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2512               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2513               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2514               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2516               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2517               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2520               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2521               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2522               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2523               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2524               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2525               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2527               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2528               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2538               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2542               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2544               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2545               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2546               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2547               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2549               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2558               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2569               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2572               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2581               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2584               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2591               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2601               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2606               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2607               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2608               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2609               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2610               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2611               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2613               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2614               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2647               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2658               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2665               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2675               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2685               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2696               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2702               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2704               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2705               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2706               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2709               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2710               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2712               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2714               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2715               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2716               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2719               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2720               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2722               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2724               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2726               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2729               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2730               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2739               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2775               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2786               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2793               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2803               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2813               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2824               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2859               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2870               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2878               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2881               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2882               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2884               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2886               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2889               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2898               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2909               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3041               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3084               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3091               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3095               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3097               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3098               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3099               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3100               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3102               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3103               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3105               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3106               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3107               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3108               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3109               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3110               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3112               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3116               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3117               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3118               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3120               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3121               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3123               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3133               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3136               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3137               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3139               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3141               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3144               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3153               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3164               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3169               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3170               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3171               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3172               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3173               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3174               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3176               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3179               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3181               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3183               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3186               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3189               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3190               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3191               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3193               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3196               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3197               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3206               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3209               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3218               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3221               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3228               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3238               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3241               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3243               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3244               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3245               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3247               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3248               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3250               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3251               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3285               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3296               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3303               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3306               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3313               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3316               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3323               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3326               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3334               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3337               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3345               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3355               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3365               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3376               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3412               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3423               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3425               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|memory~0              ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3428               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3451               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3454               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3509               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3514               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3527               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3532               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3577               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3582               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3595               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3600               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3645               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3647               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3651               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3653               ; 1                 ; 6       ;
;      - rom_128x8_sync:U1|Mux6~3              ; 1                 ; 6       ;
;      - rom_128x8_sync:U1|Mux5~3              ; 1                 ; 6       ;
;      - rom_128x8_sync:U1|Mux4~3              ; 1                 ; 6       ;
;      - rom_128x8_sync:U1|Mux2~3              ; 1                 ; 6       ;
; address[6]                                   ;                   ;         ;
;      - Equal0~0                              ; 0                 ; 6       ;
;      - data_out~1                            ; 0                 ; 6       ;
;      - data_out~4                            ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2191               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|data_out[0]~0         ; 0                 ; 6       ;
;      - rom_128x8_sync:U1|Mux7~1              ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2235               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2237               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2238               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2239               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2240               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2242               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2245               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2246               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2247               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2248               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2249               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2250               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2252               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2253               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2255               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2256               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2257               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2258               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2259               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2260               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2262               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2263               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2266               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2268               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2270               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2273               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2283               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2287               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2289               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2291               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2294               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2303               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2308               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2310               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2312               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2315               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2319               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2320               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2321               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2322               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2323               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2324               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2326               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2327               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2329               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2330               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2331               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2332               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2333               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2334               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2336               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2337               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2339               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2340               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2341               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2342               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2343               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2344               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2346               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2347               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2350               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2351               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2352               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2353               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2354               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2355               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2357               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2358               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2368               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2372               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2374               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2376               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2379               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2380               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2388               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2399               ; 0                 ; 6       ;
;      - rom_128x8_sync:U1|Mux3~5              ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2411               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2414               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2421               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2431               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2442               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2445               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2453               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2463               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2466               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2473               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2476               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2478               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2479               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2480               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2482               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2485               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2486               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2495               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2505               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2515               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2526               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2538               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2541               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2548               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2551               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2558               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2561               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2563               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2564               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2565               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2567               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2568               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2570               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2571               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2581               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2585               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2586               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2587               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2589               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2590               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2592               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2593               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2601               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2604               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2612               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2615               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2617               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2619               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2621               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2624               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2633               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2636               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2643               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2646               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2654               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2689               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2700               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2732               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2743               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2775               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2793               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2796               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2797               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2799               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2801               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2804               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2807               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2809               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2811               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2814               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2824               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2827               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2859               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2872               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2874               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2876               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2879               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2888               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2892               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2894               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2896               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2899               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2903               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2905               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2907               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2910               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3041               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3085               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3086               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3087               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3088               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3089               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3090               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3092               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3093               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3101               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3104               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3105               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3107               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3109               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3112               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3113               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3122               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3125               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3127               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3129               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3131               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3134               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3143               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3146               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3153               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3156               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3164               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3167               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3175               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3178               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3179               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3180               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3181               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3182               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3183               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3184               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3186               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3187               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3189               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3191               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3192               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3193               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3194               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3196               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3200               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3201               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3202               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3204               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3207               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3208               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3212               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3213               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3214               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3216               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3217               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3219               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3220               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3228               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3231               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3238               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3249               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3261               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3264               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3271               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3281               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3284               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3292               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3327               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3338               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3369               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3380               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3388               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3391               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3392               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3393               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3394               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3395               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3396               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3397               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3399               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3400               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3408               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3411               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3413               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3414               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3415               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3416               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3417               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3418               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3420               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3421               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3425               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|memory~0              ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3428               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3451               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3454               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3509               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3514               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3527               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3532               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3577               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3582               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3595               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3600               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3645               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3647               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3651               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3653               ; 0                 ; 6       ;
;      - rom_128x8_sync:U1|Mux6~3              ; 0                 ; 6       ;
;      - rom_128x8_sync:U1|Mux5~3              ; 0                 ; 6       ;
;      - rom_128x8_sync:U1|Mux4~3              ; 0                 ; 6       ;
;      - rom_128x8_sync:U1|Mux2~3              ; 0                 ; 6       ;
; address[7]                                   ;                   ;         ;
;      - Equal0~0                              ; 0                 ; 6       ;
;      - data_out~1                            ; 0                 ; 6       ;
;      - data_out~4                            ; 0                 ; 6       ;
;      - rom_128x8_sync:U1|data_out[0]         ; 0                 ; 6       ;
;      - data_out~8                            ; 0                 ; 6       ;
;      - rom_128x8_sync:U1|data_out[1]         ; 0                 ; 6       ;
;      - data_out~11                           ; 0                 ; 6       ;
;      - rom_128x8_sync:U1|data_out[2]         ; 0                 ; 6       ;
;      - data_out~14                           ; 0                 ; 6       ;
;      - rom_128x8_sync:U1|data_out[3]         ; 0                 ; 6       ;
;      - data_out~17                           ; 0                 ; 6       ;
;      - rom_128x8_sync:U1|data_out[4]         ; 0                 ; 6       ;
;      - data_out~20                           ; 0                 ; 6       ;
;      - rom_128x8_sync:U1|data_out[5]         ; 0                 ; 6       ;
;      - data_out~23                           ; 0                 ; 6       ;
;      - rom_128x8_sync:U1|data_out[6]         ; 0                 ; 6       ;
;      - data_out~26                           ; 0                 ; 6       ;
;      - rom_128x8_sync:U1|data_out[7]         ; 0                 ; 6       ;
;      - data_out~29                           ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2191               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2234               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|data_out[0]~0         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2361               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2531               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2701               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2745               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2746               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2747               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2748               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2749               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2750               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2752               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2753               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2755               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2756               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2757               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2758               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2759               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2760               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2762               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2763               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2765               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2766               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2767               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2768               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2769               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2770               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2772               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2773               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2776               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2777               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2778               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2779               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2780               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2781               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2783               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2784               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2787               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2788               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2789               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2790               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2791               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2792               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2794               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2795               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2797               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2798               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2799               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2800               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2801               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2802               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2804               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2805               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2807               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2808               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2809               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2810               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2811               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2812               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2814               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2815               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2818               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2819               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2820               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2821               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2822               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2823               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2825               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2826               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2829               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2830               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2831               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2832               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2833               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2834               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2836               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2837               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2839               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2840               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2841               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2842               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2843               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2844               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2846               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2847               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2849               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2850               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2851               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2852               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2853               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2854               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2856               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2857               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2860               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2861               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2862               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2863               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2864               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2865               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2867               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2868               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2872               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2873               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2874               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2875               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2876               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2877               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2879               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2880               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2882               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2883               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2884               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2885               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2886               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2887               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2889               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2890               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2892               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2893               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2894               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2895               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2896               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2897               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2899               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2900               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2903               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2904               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2905               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2906               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2907               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2908               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2910               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2911               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2915               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2917               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2919               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2922               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2925               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2927               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2929               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2932               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2935               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2937               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2939               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2942               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2946               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2948               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2950               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2953               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2957               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2959               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2961               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2964               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2967               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2969               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2971               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2974               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2977               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2978               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2979               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2981               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2982               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2984               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2985               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2988               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2990               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2992               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2995               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2999               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3000               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3001               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3002               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3003               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3004               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3006               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3007               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3009               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3010               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3011               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3012               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3013               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3014               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3016               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3019               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3020               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3021               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3022               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3023               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3024               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3026               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3027               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3030               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3032               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3033               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3034               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3035               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3037               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3042               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3044               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3046               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3049               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3052               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3054               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3056               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3059               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3062               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3064               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3066               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3069               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3073               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3075               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3077               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3080               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3211               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3255               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3256               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3257               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3259               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3260               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3262               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3265               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3267               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3268               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3269               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3272               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3275               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3277               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3279               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3282               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3286               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3288               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3289               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3290               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3291               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3293               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3297               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3299               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3301               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3304               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3307               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3309               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3311               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3314               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3317               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3319               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3321               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3324               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3328               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3330               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3332               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3335               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3339               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3341               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3343               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3346               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3349               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3351               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3353               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3356               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3359               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3361               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3363               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3366               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3370               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3372               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3374               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3377               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3382               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3384               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3386               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3389               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3392               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3394               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3396               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3399               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3402               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3404               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3406               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3409               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3419               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3425               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|memory~0              ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3428               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3451               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3454               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3509               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3514               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3527               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3532               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3577               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3582               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3595               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3600               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3645               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3647               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3651               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3653               ; 0                 ; 6       ;
; address[4]                                   ;                   ;         ;
;      - data_out~0                            ; 0                 ; 6       ;
;      - data_out~2                            ; 0                 ; 6       ;
;      - data_out~3                            ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2095               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2113               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2116               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2123               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2126               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2127               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2128               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2129               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2131               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2132               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2134               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2135               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2138               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2139               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2140               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2141               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2142               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2143               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2145               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2146               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2179               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2192               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2193               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2194               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2196               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2199               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2200               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2202               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2204               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2206               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2209               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2210               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2212               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2213               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2214               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2216               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2217               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2219               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2220               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2229               ; 0                 ; 6       ;
;      - rom_128x8_sync:U1|Mux7~0              ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2265               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2277               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2278               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2279               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2280               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2281               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2282               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2284               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2285               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2293               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2296               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2297               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2299               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2301               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2304               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2308               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2309               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2310               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2311               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2312               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2313               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2315               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2316               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2325               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2335               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2345               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2356               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2392               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2403               ; 0                 ; 6       ;
;      - rom_128x8_sync:U1|Mux3~5              ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2435               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2453               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2456               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2457               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2459               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2460               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2461               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2464               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2465               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2467               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2469               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2471               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2474               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2478               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2480               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2481               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2482               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2483               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2485               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2495               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2498               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2499               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2501               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2503               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2506               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2515               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2518               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2520               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2522               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2524               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2527               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2562               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2573               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2605               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2623               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2626               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2627               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2628               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2629               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2631               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2634               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2635               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2637               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2638               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2639               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2641               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2642               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2644               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2645               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2648               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2649               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2650               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2651               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2652               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2653               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2655               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2656               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2665               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2668               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2669               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2671               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2673               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2676               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2685               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2688               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2690               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2692               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2694               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2697               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2708               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2711               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2718               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2721               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2728               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2731               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2733               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2734               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2735               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2737               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2740               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2741               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2871               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2921               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2925               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2926               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2927               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2928               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2929               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2930               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2932               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2933               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2941               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2944               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2952               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2957               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2958               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2959               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2960               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2961               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2962               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2964               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2965               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2973               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2977               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2979               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2980               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2981               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2984               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2994               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3005               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3008               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3015               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3018               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3025               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3028               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3036               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3039               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3048               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3051               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3052               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3053               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3054               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3055               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3056               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3057               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3059               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3060               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3068               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3071               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3079               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3085               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3087               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3089               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3092               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3101               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3111               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3122               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3157               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3199               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3212               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3214               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3215               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3216               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3219               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3222               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3224               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3225               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3226               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3229               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3230               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3232               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3234               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3236               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3239               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3240               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3249               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3252               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3261               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3271               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3274               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3281               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3292               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3295               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3327               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3369               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3382               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3383               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3384               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3385               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3386               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3387               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3389               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3390               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3398               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3401               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3402               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3403               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3404               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3405               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3406               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3407               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3409               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3410               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3413               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3415               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3417               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3420               ; 0                 ; 6       ;
;      - output_ports:U3|U3~0                  ; 0                 ; 6       ;
;      - output_ports:U3|U5~1                  ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3425               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3428               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3451               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3454               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3509               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3514               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3527               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3532               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3577               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3582               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3595               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3600               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3645               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3647               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3651               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3653               ; 0                 ; 6       ;
;      - rom_128x8_sync:U1|Mux6~3              ; 0                 ; 6       ;
;      - rom_128x8_sync:U1|Mux5~3              ; 0                 ; 6       ;
;      - rom_128x8_sync:U1|Mux4~3              ; 0                 ; 6       ;
;      - rom_128x8_sync:U1|Mux2~3              ; 0                 ; 6       ;
; address[0]                                   ;                   ;         ;
;      - data_out~0                            ; 0                 ; 6       ;
;      - data_out~2                            ; 0                 ; 6       ;
;      - data_out~3                            ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2065               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2067               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2068               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2069               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2070               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2072               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2075               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2076               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2077               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2079               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2080               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2082               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2085               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2087               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2089               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2092               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2102               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2105               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2137               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2149               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2151               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2153               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2156               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2165               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2175               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2186               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2198               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2201               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2202               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2203               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2204               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2205               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2206               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2207               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2209               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2218               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2221               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2223               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2225               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2227               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2230               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2231               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2241               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2245               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2247               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2249               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2252               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2261               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2264               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2272               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2275               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2307               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2349               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2362               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2363               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2364               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2366               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2367               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2369               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2370               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2372               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2373               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2374               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2375               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2376               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2377               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2379               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2382               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2383               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2384               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2385               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2386               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2387               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2389               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2390               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2399               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2402               ; 0                 ; 6       ;
;      - rom_128x8_sync:U1|Mux6~2              ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2405               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2406               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2407               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2409               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2410               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2412               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2421               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2424               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2425               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2427               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2429               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2432               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2442               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2477               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2519               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2532               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2533               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2534               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2536               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2537               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2539               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2542               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2543               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2544               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2546               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2549               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2550               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2552               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2553               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2554               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2555               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2556               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2557               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2559               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2569               ; 0                 ; 6       ;
;      - rom_128x8_sync:U1|Mux5~2              ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2575               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2576               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2577               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2578               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2579               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2580               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2582               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2591               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2594               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2595               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2597               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2599               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2602               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2612               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2647               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2689               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2702               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2703               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2704               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2706               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2707               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2709               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2712               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2713               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2714               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2716               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2717               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2719               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2722               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2723               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2724               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2725               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2726               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2727               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2729               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2739               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2742               ; 0                 ; 6       ;
;      - rom_128x8_sync:U1|Mux4~2              ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2751               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2761               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2765               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2767               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2769               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2772               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2776               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2778               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2780               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2783               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2817               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2835               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2838               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2845               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2855               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2866               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2902               ; 0                 ; 6       ;
;      - output_ports:U3|U5~0                  ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2915               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2916               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2917               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2918               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2919               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2920               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2922               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2923               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2931               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2934               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2935               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2936               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2937               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2938               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2939               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2940               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2942               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2943               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2952               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2955               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2987               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3029               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3072               ; 0                 ; 6       ;
;      - rom_128x8_sync:U1|Mux2~2              ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3211               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3254               ; 0                 ; 6       ;
;      - rom_128x8_sync:U1|Mux1~0              ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3255               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3257               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3258               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3259               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3262               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3263               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3265               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3266               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3267               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3269               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3270               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3272               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3273               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3275               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3276               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3277               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3278               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3279               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3280               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3282               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3283               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3286               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3287               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3288               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3290               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3293               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3294               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3303               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3307               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3308               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3309               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3310               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3311               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3312               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3314               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3315               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3323               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3334               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3339               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3340               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3341               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3342               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3343               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3344               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3346               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3347               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3349               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3350               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3351               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3352               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3353               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3354               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3356               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3357               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3359               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3360               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3361               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3362               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3363               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3364               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3366               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3367               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3370               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3371               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3372               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3373               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3374               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3375               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3377               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3378               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3388               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3398               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3408               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3419               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3422               ; 0                 ; 6       ;
;      - output_ports:U3|U3~1                  ; 0                 ; 6       ;
;      - output_ports:U3|U4~0                  ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3426               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3429               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3433               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3435               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3439               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3441               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3445               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3447               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3452               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3455               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3459               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3461               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3465               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3467               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3471               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3473               ; 0                 ; 6       ;
; address[1]                                   ;                   ;         ;
;      - data_out~0                            ; 0                 ; 6       ;
;      - data_out~2                            ; 0                 ; 6       ;
;      - data_out~3                            ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2095               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2106               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2107               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2109               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2111               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2114               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2115               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2117               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2118               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2119               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2120               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2121               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2122               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2124               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2125               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2127               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2129               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2130               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2131               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2134               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2144               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2179               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2190               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2192               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2194               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2195               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2196               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2197               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2199               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2208               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2211               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2212               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2214               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2215               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2216               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2219               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2223               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2224               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2225               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2226               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2227               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2228               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2230               ; 0                 ; 6       ;
;      - rom_128x8_sync:U1|Mux7~0              ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2235               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2236               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2237               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2239               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2242               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2243               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2251               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2255               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2257               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2259               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2262               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2272               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2283               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2286               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2293               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2303               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2306               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2314               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2317               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2349               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2360               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2392               ; 0                 ; 6       ;
;      - rom_128x8_sync:U1|Mux6~2              ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2435               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2446               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2447               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2448               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2449               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2450               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2451               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2452               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2454               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2455               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2457               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2458               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2459               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2461               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2462               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2464               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2467               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2468               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2469               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2470               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2471               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2472               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2474               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2475               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2484               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2487               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2489               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2491               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2493               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2496               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2505               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2508               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2509               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2511               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2513               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2516               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2526               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2529               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2562               ; 0                 ; 6       ;
;      - rom_128x8_sync:U1|Mux5~2              ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2605               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2616               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2617               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2618               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2619               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2620               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2621               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2622               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2624               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2625               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2627               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2629               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2630               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2631               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2632               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2634               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2637               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2639               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2640               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2641               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2644               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2654               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2657               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2659               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2661               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2663               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2666               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2675               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2678               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2679               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2681               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2683               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2686               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2696               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2699               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2732               ; 0                 ; 6       ;
;      - rom_128x8_sync:U1|Mux4~2              ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2871               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2914               ; 0                 ; 6       ;
;      - output_ports:U3|U5~0                  ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2921               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2924               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2931               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2941               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2946               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2947               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2948               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2949               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2950               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2951               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2953               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2954               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2963               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2967               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2968               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2969               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2970               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2971               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2972               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2974               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2975               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2983               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2986               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2988               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2989               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2990               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2991               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2992               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2993               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2995               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2996               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2999               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3001               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3003               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3006               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3009               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3011               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3013               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3016               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3017               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3019               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3021               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3023               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3026               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3030               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3031               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3032               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3034               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3037               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3038               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3048               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3058               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3068               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3073               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3074               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3075               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3076               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3077               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3078               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3080               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3081               ; 0                 ; 6       ;
;      - rom_128x8_sync:U1|Mux2~2              ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3115               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3133               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3143               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3147               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3149               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3151               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3154               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3158               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3160               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3161               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3162               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3165               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3166               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3175               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3185               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3195               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3206               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3242               ; 0                 ; 6       ;
;      - rom_128x8_sync:U1|Mux1~0              ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3285               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3297               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3298               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3299               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3300               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3301               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3302               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3304               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3305               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3313               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3317               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3318               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3319               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3320               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3321               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3322               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3324               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3325               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3328               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3329               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3330               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3331               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3332               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3333               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3335               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3336               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3345               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3348               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3355               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3358               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3365               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3368               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3376               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3379               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3412               ; 0                 ; 6       ;
;      - rom_128x8_sync:U1|Mux0~0              ; 0                 ; 6       ;
;      - output_ports:U3|U3~0                  ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3426               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3429               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3433               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3435               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3439               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3441               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3445               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3447               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3452               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3455               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3459               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3461               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3465               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3467               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3471               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3473               ; 0                 ; 6       ;
; address[2]                                   ;                   ;         ;
;      - rom_128x8_sync:U1|Mux3~4              ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2071               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2081               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2084               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2091               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2102               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2113               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2117               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2119               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2121               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2124               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2133               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2138               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2140               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2142               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2145               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2149               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2150               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2151               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2152               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2153               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2154               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2156               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2157               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2159               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2160               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2161               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2163               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2164               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2166               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2169               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2170               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2171               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2172               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2173               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2174               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2176               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2177               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2180               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2182               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2184               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2187               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2222               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2233               ; 1                 ; 6       ;
;      - rom_128x8_sync:U1|Mux7~0              ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2265               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2276               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2277               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2279               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2281               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2284               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2287               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2288               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2289               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2290               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2291               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2292               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2294               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2295               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2297               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2298               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2299               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2300               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2301               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2302               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2304               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2305               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2314               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2325               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2328               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2329               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2331               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2333               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2336               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2339               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2341               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2343               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2346               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2356               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2359               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2368               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2371               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2378               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2381               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2388               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2391               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2393               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2395               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2396               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2397               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2398               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2400               ; 1                 ; 6       ;
;      - rom_128x8_sync:U1|Mux6~2              ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2531               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2574               ; 1                 ; 6       ;
;      - rom_128x8_sync:U1|Mux5~2              ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2575               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2577               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2579               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2582               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2583               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2585               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2587               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2588               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2589               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2592               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2595               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2596               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2597               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2598               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2599               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2600               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2602               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2603               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2606               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2608               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2610               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2613               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2623               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2633               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2643               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2648               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2650               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2652               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2655               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2659               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2660               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2661               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2662               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2663               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2664               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2666               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2667               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2669               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2670               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2671               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2672               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2673               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2674               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2676               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2677               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2679               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2680               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2681               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2682               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2683               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2684               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2686               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2687               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2690               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2691               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2692               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2693               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2694               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2695               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2697               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2698               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2708               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2718               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2728               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2733               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2735               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2736               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2737               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2738               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2740               ; 1                 ; 6       ;
;      - rom_128x8_sync:U1|Mux4~2              ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2745               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2747               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2749               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2752               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2761               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2764               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2771               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2782               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2817               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2828               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2835               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2845               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2848               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2855               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2858               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2866               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2869               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2902               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2913               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2945               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2956               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2987               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2998               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3005               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3015               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3025               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3036               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3072               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3083               ; 1                 ; 6       ;
;      - rom_128x8_sync:U1|Mux2~2              ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3115               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3126               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3127               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3128               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3129               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3130               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3131               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3132               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3134               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3135               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3137               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3138               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3139               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3140               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3141               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3142               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3144               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3145               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3147               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3148               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3149               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3150               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3151               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3152               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3154               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3155               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3158               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3159               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3160               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3162               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3163               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3165               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3169               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3171               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3173               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3176               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3177               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3185               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3188               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3195               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3198               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3200               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3202               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3203               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3204               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3205               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3207               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3242               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3253               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3381               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3424               ; 1                 ; 6       ;
;      - rom_128x8_sync:U1|Mux0~0              ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3426               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3429               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3433               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3435               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3439               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3441               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3445               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3447               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3452               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3455               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3459               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3461               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3465               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3467               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3471               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3473               ; 1                 ; 6       ;
;      - rom_128x8_sync:U1|Mux3~6              ; 1                 ; 6       ;
; address[3]                                   ;                   ;         ;
;      - rom_128x8_sync:U1|Mux3~4              ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2071               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2074               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2081               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2091               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2094               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2096               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2098               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2100               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2103               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2104               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2107               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2108               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2109               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2110               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2111               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2112               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2114               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2123               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2133               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2136               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2144               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2147               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2155               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2159               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2161               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2162               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2163               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2166               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2167               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2169               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2171               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2173               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2176               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2180               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2181               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2182               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2183               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2184               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2185               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2187               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2188               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2222               ; 0                 ; 6       ;
;      - rom_128x8_sync:U1|Mux7~0              ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2241               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2244               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2251               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2254               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2261               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2266               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2267               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2268               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2269               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2270               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2271               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2273               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2274               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2307               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2318               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2319               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2321               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2323               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2326               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2335               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2338               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2345               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2348               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2350               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2352               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2354               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2357               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2362               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2364               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2365               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2366               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2369               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2378               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2382               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2384               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2386               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2389               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2393               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2394               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2395               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2397               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2400               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2401               ; 0                 ; 6       ;
;      - rom_128x8_sync:U1|Mux6~2              ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2411               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2415               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2416               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2417               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2419               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2420               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2422               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2423               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2431               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2434               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2436               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2437               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2438               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2439               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2440               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2441               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2443               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2444               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2477               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2488               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2519               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2530               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2532               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2534               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2535               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2536               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2539               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2540               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2548               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2552               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2554               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2556               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2559               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2560               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2563               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2565               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2566               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2567               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2570               ; 0                 ; 6       ;
;      - rom_128x8_sync:U1|Mux5~2              ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2701               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2744               ; 0                 ; 6       ;
;      - rom_128x8_sync:U1|Mux4~2              ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2751               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2754               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2755               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2757               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2759               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2762               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2771               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2774               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2782               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2785               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2787               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2789               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2791               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2794               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2803               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2806               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2813               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2816               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2818               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2820               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2822               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2825               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2829               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2831               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2833               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2836               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2839               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2841               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2843               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2846               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2849               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2851               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2853               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2856               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2860               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2862               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2864               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2867               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2878               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2888               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2891               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2898               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2901               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2909               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2912               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2945               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2963               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2966               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2973               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2976               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2983               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2994               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2997               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3029               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3040               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3042               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3043               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3044               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3045               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3046               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3047               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3049               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3050               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3058               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3061               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3062               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3063               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3064               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3065               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3066               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3067               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3069               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3070               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3079               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3082               ; 0                 ; 6       ;
;      - rom_128x8_sync:U1|Mux2~2              ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3091               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3094               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3095               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3096               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3097               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3099               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3102               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3111               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3114               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3116               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3118               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3119               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3120               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3123               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3124               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3157               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3168               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3199               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3210               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3218               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3222               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3223               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3224               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3226               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3227               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3229               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3232               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3233               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3234               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3235               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3236               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3237               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3239               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3243               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3245               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3246               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3247               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3250               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3381               ; 0                 ; 6       ;
;      - rom_128x8_sync:U1|Mux0~0              ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3426               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3429               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3433               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3435               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3439               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3441               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3445               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3447               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3452               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3455               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3459               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3461               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3465               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3467               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3471               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~3473               ; 0                 ; 6       ;
;      - rom_128x8_sync:U1|Mux3~6              ; 0                 ; 6       ;
; port_in_00[0]                                ;                   ;         ;
;      - data_out~6                            ; 0                 ; 6       ;
; port_in_02[1]                                ;                   ;         ;
;      - data_out~10                           ; 1                 ; 6       ;
; port_in_01[1]                                ;                   ;         ;
;      - data_out~10                           ; 0                 ; 6       ;
; port_in_00[1]                                ;                   ;         ;
;      - data_out~9                            ; 0                 ; 6       ;
; port_in_02[2]                                ;                   ;         ;
;      - data_out~13                           ; 1                 ; 6       ;
; port_in_01[2]                                ;                   ;         ;
;      - data_out~13                           ; 0                 ; 6       ;
; port_in_00[2]                                ;                   ;         ;
;      - data_out~12                           ; 0                 ; 6       ;
; port_in_02[3]                                ;                   ;         ;
;      - data_out~16                           ; 0                 ; 6       ;
; port_in_01[3]                                ;                   ;         ;
;      - data_out~16                           ; 0                 ; 6       ;
; port_in_00[3]                                ;                   ;         ;
;      - data_out~15                           ; 0                 ; 6       ;
; port_in_02[4]                                ;                   ;         ;
;      - data_out~19                           ; 0                 ; 6       ;
; port_in_01[4]                                ;                   ;         ;
;      - data_out~19                           ; 1                 ; 6       ;
; port_in_00[4]                                ;                   ;         ;
;      - data_out~18                           ; 1                 ; 6       ;
; port_in_02[5]                                ;                   ;         ;
;      - data_out~22                           ; 0                 ; 6       ;
; port_in_01[5]                                ;                   ;         ;
;      - data_out~22                           ; 0                 ; 6       ;
; port_in_00[5]                                ;                   ;         ;
; port_in_02[6]                                ;                   ;         ;
; port_in_01[6]                                ;                   ;         ;
;      - data_out~25                           ; 1                 ; 6       ;
; port_in_00[6]                                ;                   ;         ;
;      - data_out~24                           ; 0                 ; 6       ;
; port_in_02[7]                                ;                   ;         ;
;      - data_out~28                           ; 0                 ; 6       ;
; port_in_01[7]                                ;                   ;         ;
;      - data_out~28                           ; 0                 ; 6       ;
; port_in_00[7]                                ;                   ;         ;
;      - data_out~27                           ; 0                 ; 6       ;
; clock                                        ;                   ;         ;
; writen                                       ;                   ;         ;
;      - rw_96x8_sync:U2|data_out[0]~0         ; 0                 ; 6       ;
;      - output_ports:U3|U3~0                  ; 0                 ; 6       ;
;      - output_ports:U3|U5~1                  ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|memory~0              ; 0                 ; 6       ;
; data_in[0]                                   ;                   ;         ;
;      - rw_96x8_sync:U2|RW~1841               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~825                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~817                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1849               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1465               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1329               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~305                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1337               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~953                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1969               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~945                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1977               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1217               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1225               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1601               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~585                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~577                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~73                 ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1089               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~65                 ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1097               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~713                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1729               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~705                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~569                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1585               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~561                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1593               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~185                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1201               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1073               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~49                 ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1081               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~697                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1713               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~689                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1721               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1473               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1481               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1857               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~841                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~833                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1865               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1345               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~329                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~321                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1353               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~969                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1985               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~961                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1993               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~865                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1873               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~849                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1889               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~601                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1641               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~609                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1617               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~593                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1633               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~873                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~857                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1897               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~473                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1489               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1497               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1249               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1257               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1233               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~209                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1241               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~481                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1513               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~353                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1377               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~105                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~89                 ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1129               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~97                 ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1105               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~81                 ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1121               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1369               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1385               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~993                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~977                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2017               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1753               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~729                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1769               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~737                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1745               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~721                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1761               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1001               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2009               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~985                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2025               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1569               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~545                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1577               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~793                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1809               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~785                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1817               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~537                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1553               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~529                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1561               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~809                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1833               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~169                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1185               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~161                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1193               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~409                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1425               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~401                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1433               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~153                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1169               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~145                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~425                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1441               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~417                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1449               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1057               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~33                 ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1065               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~281                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1297               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~273                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1305               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~25                 ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1041               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~17                 ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1049               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1313               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~289                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1321               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1697               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~673                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1705               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~921                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1937               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~913                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~665                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1681               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~657                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1953               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1961               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1905               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~881                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2033               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~505                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1401               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~377                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1529               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~497                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1393               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~369                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1521               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1017               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1913               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~889                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2041               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~769                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1281               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~257                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1793               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~649                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~137                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1673               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~641                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1153               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~129                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1665               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~777                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1289               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~265                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1801               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~753                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1649               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~625                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1777               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~249                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1145               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~121                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1273               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~241                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1137               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~113                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1265               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~633                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~521                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~393                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1033               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1921               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1537               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1409               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2049               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~897                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~513                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~385                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1025               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1929               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1545               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1417               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2057               ; 0                 ; 6       ;
;      - output_ports:U3|port_out_02[0]~feeder ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~41feeder           ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~345feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~297feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~361feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~337feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~617feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~905feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1825feeder         ; 0                 ; 6       ;
;      - output_ports:U3|port_out_00[0]~feeder ; 0                 ; 6       ;
;      - output_ports:U3|port_out_01[0]~feeder ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1361feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~233feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1505feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~937feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~553feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~801feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1457feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~465feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2001feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~225feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1881feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~441feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~313feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1161feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~57feeder           ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1113feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~457feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1689feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1945feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~681feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~745feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~201feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~489feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~929feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1737feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1609feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1625feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1177feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1785feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1657feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1009feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~433feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~449feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~193feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~177feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~761feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~217feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1209feeder         ; 0                 ; 6       ;
; reset                                        ;                   ;         ;
; data_in[1]                                   ;                   ;         ;
;      - output_ports:U3|port_out_01[1]        ; 1                 ; 6       ;
;      - output_ports:U3|port_out_02[1]        ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1842               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~818                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1850               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~442                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1458               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~434                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1466               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1330               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~314                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~306                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1338               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1970               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1978               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~202                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1218               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~194                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1602               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~586                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~578                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1610               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~74                 ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~66                 ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1098               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~714                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1730               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1738               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~570                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1586               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~562                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1594               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~186                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1202               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~178                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1210               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~58                 ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~50                 ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1082               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~698                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1714               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~690                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1722               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~458                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1474               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~450                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1482               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~842                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~834                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1866               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1346               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1986               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1994               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~866                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1874               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1890               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~618                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~602                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~610                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1618               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1634               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~874                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1882               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1898               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~474                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~466                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1498               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~234                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1250               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~226                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1258               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~218                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1234               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~210                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1242               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~490                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~482                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1514               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~338                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1378               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1114               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~90                 ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1130               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1106               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~82                 ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1122               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1370               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~346                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1386               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~994                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~978                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~746                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1754               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~730                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1770               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~738                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1746               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~722                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1002               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2010               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~986                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1570               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~546                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1810               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1818               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~538                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1554               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~810                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~802                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1834               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~170                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1186               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~162                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1194               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~410                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1426               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~402                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~154                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1170               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~146                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1178               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~426                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1442               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~418                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1450               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~42                 ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1058               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~34                 ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1066               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~282                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1298               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~274                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1306               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~26                 ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1042               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~18                 ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1050               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~298                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1314               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~290                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1322               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~682                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1698               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~674                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~922                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1938               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~666                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1682               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~938                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1954               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~930                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1962               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1010               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1906               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~506                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1402               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~378                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~498                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~370                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1522               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1018               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1914               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2042               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~770                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~258                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1794               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~650                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1162               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~138                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~642                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1154               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~130                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1666               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~778                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1290               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1802               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~754                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1650               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~626                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1778               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~250                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1146               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~122                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1274               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~114                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1266               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~762                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1658               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~634                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1786               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~906                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~522                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~394                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1034               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1922               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1538               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1410               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2050               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~514                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~386                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1026               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1930               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1546               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2058               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~362feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~554feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1858feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~98feeder           ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~106feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1626feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1362feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1394feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~890feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~330feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~954feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~970feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1826feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~882feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~898feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~786feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~858feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~794feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~322feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2018feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2026feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~850feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1762feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1434feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1490feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1506feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~946feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~962feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1706feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1690feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1946feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~658feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~914feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~354feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~594feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1562feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~530feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~266feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~242feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~706feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2002feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1138feeder         ; 1                 ; 6       ;
;      - output_ports:U3|port_out_00[1]~feeder ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1642feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~826feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1226feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1674feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1578feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1354feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1418feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1090feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1074feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1530feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2034feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1282feeder         ; 1                 ; 6       ;
; data_in[2]                                   ;                   ;         ;
;      - output_ports:U3|port_out_02[2]        ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1843               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~827                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~819                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1851               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1459               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~435                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1467               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1331               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~315                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~307                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1339               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~955                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1971               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1979               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~203                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1219               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~195                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1227               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1603               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~587                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~579                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1611               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1091               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~67                 ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~715                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1731               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~707                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1739               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~571                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1587               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~563                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~187                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1203               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~179                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1211               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~59                 ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1075               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~51                 ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1083               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~699                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1715               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~691                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1723               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1475               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~451                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1483               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~843                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~835                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1867               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1347               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~331                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~323                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1355               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~971                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1987               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~867                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1875               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~851                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1891               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~619                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1627               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~603                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1643               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1619               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~595                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1635               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1883               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1899               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~475                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1491               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~467                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1499               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~235                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1251               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1259               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~219                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1235               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~211                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1243               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~491                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1507               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~483                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1515               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~355                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1363               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~339                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1379               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~107                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1115               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~91                 ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1131               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~99                 ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1107               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~83                 ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1123               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~363                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1371               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1387               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~995                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2003               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2019               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~747                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1755               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~731                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1771               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1747               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~723                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1763               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1003               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2011               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~987                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2027               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~555                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~795                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1811               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~787                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1819               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~539                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1555               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~531                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1563               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1827               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~803                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1835               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~171                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1187               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~163                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1195               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~411                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1427               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1435               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~155                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1171               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~147                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~427                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1443               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~419                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1451               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~43                 ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1059               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~35                 ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~283                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1299               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~275                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1307               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~27                 ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1043               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~19                 ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1051               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~299                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1315               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~291                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1323               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~683                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1699               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1707               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~923                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~915                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1947               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~667                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1683               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~659                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~939                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1955               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~931                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1963               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1011               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1907               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2035               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~507                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1403               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~379                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1531               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~499                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~371                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1523               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1019               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1915               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~891                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2043               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~771                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1283               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1795               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~651                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~643                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1155               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~131                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1667               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~779                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1291               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1803               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1651               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~627                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1779               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~251                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1147               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1275               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1139               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~115                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1267               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1659               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~635                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1787               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~523                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~395                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1035               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1923               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1411               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2051               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~899                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~515                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~387                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1931               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1547               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1419               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2059               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~755feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~611feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~547feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1691feeder         ; 1                 ; 6       ;
;      - output_ports:U3|port_out_01[2]~feeder ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~907feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~811feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~75feeder           ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~139feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~443feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~859feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1579feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1395feeder         ; 1                 ; 6       ;
;      - output_ports:U3|port_out_00[2]~feeder ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1859feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~883feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~459feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~347feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~875feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~739feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~675feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1027feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~979feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~267feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~259feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1571feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~123feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~963feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~947feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1995feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1163feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1595feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1179feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~763feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1099feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1067feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1539feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~243feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~227feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1939feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~403feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1675feeder         ; 1                 ; 6       ;
; data_in[3]                                   ;                   ;         ;
;      - rw_96x8_sync:U2|RW~1844               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~820                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1852               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~444                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1460               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~436                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1468               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1332               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~316                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~308                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~956                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1972               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~948                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1980               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~204                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1220               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~196                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1228               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1604               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~588                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~580                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~76                 ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~68                 ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~716                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1732               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~708                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1740               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~572                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1588               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~564                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1596               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~188                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1204               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~180                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~60                 ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1076               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1084               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~700                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1716               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~692                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1724               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~460                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~452                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1484               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1860               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~844                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~836                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1868               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~332                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~324                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1356               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~972                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1988               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~964                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1996               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~868                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~852                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1892               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~620                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1628               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~604                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1644               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~612                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1620               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~596                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1636               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~876                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1884               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1900               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~476                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1492               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~468                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1500               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~236                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1252               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~228                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1260               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~220                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1236               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~212                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1244               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1508               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1516               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~356                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~340                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1380               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~108                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1116               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~92                 ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~100                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1108               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~84                 ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1124               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~364                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1372               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~348                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1388               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~996                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2004               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~748                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~740                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1748               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1764               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2012               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~988                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~556                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1572               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1580               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~796                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1812               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~788                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1820               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~540                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1556               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~532                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1564               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~812                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1828               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1836               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1188               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~164                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1196               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~412                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1428               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~404                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1436               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1172               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~148                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1444               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1452               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~44                 ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1068               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~284                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1300               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~276                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1308               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~28                 ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1044               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~20                 ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1052               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~300                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~292                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1324               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1700               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1708               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~924                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1940               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~916                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~668                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1684               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~660                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~940                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1956               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~932                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1012               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1908               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~884                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2036               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~508                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1404               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~380                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1532               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~372                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1524               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1020               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1916               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~892                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2044               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~772                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1284               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1796               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~652                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~140                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~644                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1156               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~132                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1668               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1804               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~756                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1652               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~628                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1780               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1148               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~124                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1276               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~244                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1140               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1268               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~764                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1660               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~636                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1788               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~524                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1036               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1924               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2052               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~900                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~516                ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1932               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1548               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1420               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2060               ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1060feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1692feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1948feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~684feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1132feeder         ; 1                 ; 6       ;
;      - output_ports:U3|port_out_02[3]~feeder ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~548feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~860feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1612feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1180feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1340feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1364feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~828feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1100feeder         ; 1                 ; 6       ;
;      - output_ports:U3|port_out_00[3]~feeder ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~116feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~52feeder           ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1412feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1756feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~260feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~268feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~172feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~428feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~484feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~492feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1476feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1540feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~676feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~724feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~420feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1964feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~388feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1092feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1772feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~732feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1348feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~252feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~156feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1876feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~396feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1292feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1396feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1164feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1212feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1316feeder         ; 1                 ; 6       ;
;      - output_ports:U3|port_out_01[3]~feeder ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~908feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~36feeder           ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2020feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2028feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1004feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~780feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1676feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~980feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1028feeder         ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~804feeder          ; 1                 ; 6       ;
;      - rw_96x8_sync:U2|RW~500feeder          ; 1                 ; 6       ;
; data_in[4]                                   ;                   ;         ;
;      - output_ports:U3|port_out_02[4]        ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1845               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~829                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~821                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1853               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~445                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~437                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1469               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1333               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~317                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~309                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1341               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~957                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~949                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1981               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~205                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1221               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~197                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1229               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~589                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~581                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1093               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~69                 ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1101               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~717                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1733               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1741               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~573                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1589               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~565                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~189                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1205               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~181                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~61                 ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1077               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~53                 ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1085               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~701                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1717               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~693                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1725               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~461                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1477               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~453                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1861               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~845                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~837                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1869               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1349               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~333                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~325                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1357               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~973                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1989               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~965                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1997               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~869                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1877               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~853                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1893               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1629               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1645               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~613                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1621               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~597                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1637               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1885               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~861                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1901               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~477                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~469                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1501               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~237                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1253               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~229                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1261               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~221                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1237               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~213                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1245               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~493                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~485                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1517               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~357                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1365               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~341                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1381               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~109                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1117               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~93                 ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1133               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1109               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~85                 ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1125               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~365                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1373               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~349                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1389               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~997                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2005               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2021               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~749                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1757               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~741                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1749               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~725                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1765               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1005               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2013               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~989                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2029               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~557                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1573               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~549                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1581               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~797                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1813               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~789                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1821               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~541                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1557               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~533                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1829               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~805                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1837               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~173                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1189               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~165                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1197               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~413                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1429               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~405                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~157                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~149                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~429                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1445               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~421                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1453               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1061               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~37                 ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1069               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~285                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1301               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~277                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1309               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~29                 ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1045               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~21                 ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1053               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~301                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~293                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1325               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~685                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1701               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~677                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1941               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~917                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1949               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~669                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1685               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~661                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1693               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~941                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1957               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~933                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1965               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1013               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1909               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~885                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2037               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~509                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1405               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~381                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1533               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~501                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1397               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~373                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1525               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1021               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1917               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2045               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~773                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1285               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~261                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1797               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~653                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1165               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1677               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~645                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1157               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~133                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1669               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~781                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~269                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1805               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~757                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1653               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~629                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1781               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1149               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~125                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1277               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~245                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1141               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~117                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1269               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~765                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1661               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1789               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~909                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~525                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1037               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1925               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1541               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1413               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2053               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~901                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~517                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~389                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1933               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1549               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1421               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2061               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~45feeder           ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~621feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1437feeder         ; 0                 ; 6       ;
;      - output_ports:U3|port_out_01[4]~feeder ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~925feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1709feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1493feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1509feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1461feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1173feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~893feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~397feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1317feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~813feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~877feeder          ; 0                 ; 6       ;
;      - output_ports:U3|port_out_00[4]~feeder ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~981feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1029feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1565feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1597feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1973feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1605feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1613feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~77feeder           ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~141feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1773feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~733feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1181feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~605feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~637feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~709feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1485feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1293feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1213feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~101feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~253feeder          ; 0                 ; 6       ;
; data_in[5]                                   ;                   ;         ;
;      - output_ports:U3|port_out_01[5]        ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1846               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~830                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~822                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1854               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~446                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1462               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~438                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1470               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1334               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~310                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1342               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~958                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~950                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1982               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~206                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1222               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~198                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1230               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~582                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1614               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1094               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~70                 ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1102               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~718                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1734               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1742               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~574                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1590               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~566                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~190                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~182                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1214               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~62                 ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1078               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~54                 ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1086               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~702                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1718               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~694                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1726               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~462                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1478               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~454                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1862               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~838                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1870               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1350               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~334                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~326                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1358               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~974                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~966                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1998               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~870                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1878               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~854                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1894               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1630               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~606                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1646               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~614                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1622               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~598                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~878                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1886               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~862                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1902               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1494               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~470                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1502               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~238                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1262               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~222                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1238               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~214                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~494                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1510               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~486                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1518               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~358                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~342                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1118               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~94                 ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1134               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~86                 ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1126               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~366                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~350                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1390               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~998                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2006               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~982                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2022               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~734                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1774               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~742                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1750               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1766               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2014               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~990                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2030               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~558                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1574               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~550                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1582               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~798                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1814               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~790                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1822               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~542                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~534                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1566               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~814                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1830               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~806                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~174                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1190               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1198               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1430               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~406                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1438               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~158                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1174               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~150                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1182               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~430                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1446               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~422                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1454               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~46                 ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1062               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~38                 ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1070               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1302               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~278                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1310               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~30                 ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1046               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~22                 ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1054               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~302                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~294                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1326               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1702               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1710               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1942               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~918                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1950               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~670                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1686               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~662                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1694               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1958               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~934                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1966               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1014               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1910               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~510                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1406               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~382                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1534               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~502                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~374                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1526               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1022               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1918               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~894                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2046               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1286               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~262                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1798               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1166               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1678               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~646                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1158               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~782                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1294               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~270                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1806               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~758                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1654               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~630                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~254                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1150               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~126                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1278               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~246                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1142               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~118                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1270               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~766                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1662               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~638                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~526                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~398                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1038               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1926               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1542               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1414               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2054               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~518                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~390                ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1030               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1550               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1422               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2062               ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1486feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1374feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~318feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~590feeder          ; 0                 ; 6       ;
;      - output_ports:U3|port_out_00[5]~feeder ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1934feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1670feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~134feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~78feeder           ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~142feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1382feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1758feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1606feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1110feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~102feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~110feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~654feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~846feeder          ; 0                 ; 6       ;
;      - output_ports:U3|port_out_02[5]~feeder ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1318feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1838feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~902feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~886feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~622feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1398feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1366feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1006feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~910feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1638feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~414feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~286feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~942feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~750feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~686feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~230feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1558feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1598feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1974feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~478feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~926feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1246feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~726feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~710feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1990feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1206feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~774feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~166feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~678feeder          ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1782feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1790feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~2038feeder         ; 0                 ; 6       ;
;      - rw_96x8_sync:U2|RW~1254feeder         ; 0                 ; 6       ;
; data_in[6]                                   ;                   ;         ;
; data_in[7]                                   ;                   ;         ;
+----------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                            ;
+-------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                          ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; address[7]                    ; PIN_106            ; 317     ; Clock enable ; no     ; --                   ; --               ; --                        ;
; clock                         ; PIN_22             ; 2088    ; Clock        ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; output_ports:U3|U3~1          ; LCCOMB_X30_Y7_N26  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; output_ports:U3|U4~0          ; LCCOMB_X31_Y7_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; output_ports:U3|U5~1          ; LCCOMB_X31_Y7_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reset                         ; PIN_23             ; 24      ; Async. clear ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; rw_96x8_sync:U2|RW~3427       ; LCCOMB_X29_Y14_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3430       ; LCCOMB_X17_Y12_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3431       ; LCCOMB_X26_Y13_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3432       ; LCCOMB_X29_Y10_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3434       ; LCCOMB_X23_Y16_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3436       ; LCCOMB_X29_Y15_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3437       ; LCCOMB_X24_Y16_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3438       ; LCCOMB_X26_Y16_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3440       ; LCCOMB_X23_Y16_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3442       ; LCCOMB_X31_Y9_N20  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3443       ; LCCOMB_X23_Y11_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3444       ; LCCOMB_X26_Y12_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3446       ; LCCOMB_X29_Y15_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3448       ; LCCOMB_X22_Y16_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3449       ; LCCOMB_X26_Y16_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3450       ; LCCOMB_X24_Y13_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3453       ; LCCOMB_X28_Y17_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3456       ; LCCOMB_X23_Y12_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3457       ; LCCOMB_X14_Y11_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3458       ; LCCOMB_X23_Y12_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3460       ; LCCOMB_X24_Y8_N8   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3462       ; LCCOMB_X19_Y9_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3463       ; LCCOMB_X19_Y8_N28  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3464       ; LCCOMB_X22_Y7_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3466       ; LCCOMB_X28_Y14_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3468       ; LCCOMB_X30_Y11_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3469       ; LCCOMB_X19_Y12_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3470       ; LCCOMB_X26_Y6_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3472       ; LCCOMB_X14_Y11_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3474       ; LCCOMB_X13_Y14_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3475       ; LCCOMB_X16_Y15_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3476       ; LCCOMB_X13_Y14_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3477       ; LCCOMB_X30_Y11_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3478       ; LCCOMB_X22_Y17_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3479       ; LCCOMB_X26_Y14_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3480       ; LCCOMB_X29_Y13_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3481       ; LCCOMB_X29_Y15_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3482       ; LCCOMB_X16_Y16_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3483       ; LCCOMB_X16_Y17_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3484       ; LCCOMB_X29_Y16_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3485       ; LCCOMB_X30_Y11_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3486       ; LCCOMB_X21_Y14_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3487       ; LCCOMB_X23_Y11_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3488       ; LCCOMB_X25_Y11_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3489       ; LCCOMB_X29_Y12_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3490       ; LCCOMB_X18_Y16_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3491       ; LCCOMB_X25_Y15_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3492       ; LCCOMB_X29_Y15_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3493       ; LCCOMB_X26_Y6_N4   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3494       ; LCCOMB_X21_Y6_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3495       ; LCCOMB_X21_Y12_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3496       ; LCCOMB_X23_Y12_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3497       ; LCCOMB_X13_Y10_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3498       ; LCCOMB_X18_Y13_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3499       ; LCCOMB_X18_Y13_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3500       ; LCCOMB_X14_Y11_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3501       ; LCCOMB_X22_Y7_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3502       ; LCCOMB_X28_Y6_N28  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3503       ; LCCOMB_X19_Y10_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3504       ; LCCOMB_X24_Y8_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3505       ; LCCOMB_X17_Y17_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3506       ; LCCOMB_X16_Y16_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3507       ; LCCOMB_X16_Y16_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3508       ; LCCOMB_X14_Y13_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3510       ; LCCOMB_X18_Y6_N22  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3511       ; LCCOMB_X19_Y6_N2   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3512       ; LCCOMB_X16_Y10_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3513       ; LCCOMB_X24_Y5_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3515       ; LCCOMB_X29_Y9_N10  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3516       ; LCCOMB_X29_Y11_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3517       ; LCCOMB_X29_Y11_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3518       ; LCCOMB_X29_Y6_N22  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3519       ; LCCOMB_X29_Y6_N16  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3520       ; LCCOMB_X30_Y8_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3521       ; LCCOMB_X25_Y7_N4   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3522       ; LCCOMB_X29_Y8_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3523       ; LCCOMB_X13_Y9_N8   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3524       ; LCCOMB_X16_Y10_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3525       ; LCCOMB_X13_Y9_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3526       ; LCCOMB_X21_Y7_N26  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3528       ; LCCOMB_X25_Y5_N14  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3529       ; LCCOMB_X19_Y13_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3530       ; LCCOMB_X28_Y14_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3531       ; LCCOMB_X23_Y9_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3533       ; LCCOMB_X28_Y8_N8   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3534       ; LCCOMB_X22_Y15_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3535       ; LCCOMB_X22_Y15_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3536       ; LCCOMB_X22_Y6_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3537       ; LCCOMB_X26_Y6_N26  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3538       ; LCCOMB_X19_Y11_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3539       ; LCCOMB_X19_Y11_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3540       ; LCCOMB_X29_Y10_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3541       ; LCCOMB_X25_Y5_N26  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3542       ; LCCOMB_X13_Y14_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3543       ; LCCOMB_X23_Y17_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3544       ; LCCOMB_X23_Y5_N4   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3545       ; LCCOMB_X16_Y8_N26  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3546       ; LCCOMB_X29_Y7_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3547       ; LCCOMB_X22_Y6_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3548       ; LCCOMB_X29_Y6_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3549       ; LCCOMB_X16_Y11_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3550       ; LCCOMB_X16_Y11_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3551       ; LCCOMB_X17_Y13_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3552       ; LCCOMB_X16_Y11_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3553       ; LCCOMB_X28_Y7_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3554       ; LCCOMB_X30_Y8_N28  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3555       ; LCCOMB_X29_Y7_N10  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3556       ; LCCOMB_X19_Y7_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3557       ; LCCOMB_X25_Y11_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3558       ; LCCOMB_X19_Y12_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3559       ; LCCOMB_X25_Y11_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3560       ; LCCOMB_X13_Y8_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3561       ; LCCOMB_X23_Y12_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3562       ; LCCOMB_X28_Y13_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3563       ; LCCOMB_X28_Y9_N16  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3564       ; LCCOMB_X26_Y15_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3565       ; LCCOMB_X26_Y6_N28  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3566       ; LCCOMB_X29_Y10_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3567       ; LCCOMB_X30_Y7_N4   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3568       ; LCCOMB_X24_Y14_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3569       ; LCCOMB_X24_Y9_N10  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3570       ; LCCOMB_X24_Y14_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3571       ; LCCOMB_X28_Y9_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3572       ; LCCOMB_X24_Y15_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3573       ; LCCOMB_X24_Y5_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3574       ; LCCOMB_X28_Y6_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3575       ; LCCOMB_X30_Y7_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3576       ; LCCOMB_X16_Y10_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3578       ; LCCOMB_X26_Y15_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3579       ; LCCOMB_X26_Y12_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3580       ; LCCOMB_X28_Y11_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3581       ; LCCOMB_X25_Y14_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3583       ; LCCOMB_X26_Y15_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3584       ; LCCOMB_X29_Y14_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3585       ; LCCOMB_X23_Y14_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3586       ; LCCOMB_X18_Y15_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3587       ; LCCOMB_X28_Y15_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3588       ; LCCOMB_X28_Y13_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3589       ; LCCOMB_X30_Y8_N4   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3590       ; LCCOMB_X28_Y15_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3591       ; LCCOMB_X25_Y9_N22  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3592       ; LCCOMB_X28_Y10_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3593       ; LCCOMB_X25_Y6_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3594       ; LCCOMB_X25_Y9_N8   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3596       ; LCCOMB_X14_Y11_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3597       ; LCCOMB_X21_Y8_N4   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3598       ; LCCOMB_X21_Y8_N16  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3599       ; LCCOMB_X14_Y7_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3601       ; LCCOMB_X19_Y17_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3602       ; LCCOMB_X16_Y15_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3603       ; LCCOMB_X21_Y15_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3604       ; LCCOMB_X21_Y15_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3605       ; LCCOMB_X18_Y9_N4   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3606       ; LCCOMB_X16_Y8_N28  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3607       ; LCCOMB_X16_Y10_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3608       ; LCCOMB_X14_Y7_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3609       ; LCCOMB_X19_Y5_N14  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3610       ; LCCOMB_X24_Y14_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3611       ; LCCOMB_X25_Y8_N14  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3612       ; LCCOMB_X24_Y15_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3613       ; LCCOMB_X29_Y12_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3614       ; LCCOMB_X29_Y8_N10  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3615       ; LCCOMB_X29_Y12_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3616       ; LCCOMB_X29_Y12_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3617       ; LCCOMB_X26_Y15_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3618       ; LCCOMB_X23_Y17_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3619       ; LCCOMB_X23_Y14_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3620       ; LCCOMB_X22_Y16_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3621       ; LCCOMB_X25_Y15_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3622       ; LCCOMB_X28_Y16_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3623       ; LCCOMB_X28_Y11_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3624       ; LCCOMB_X25_Y15_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3625       ; LCCOMB_X26_Y15_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3626       ; LCCOMB_X29_Y10_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3627       ; LCCOMB_X25_Y8_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3628       ; LCCOMB_X28_Y12_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3629       ; LCCOMB_X21_Y5_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3630       ; LCCOMB_X14_Y9_N28  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3631       ; LCCOMB_X17_Y6_N4   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3632       ; LCCOMB_X16_Y5_N10  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3633       ; LCCOMB_X14_Y7_N22  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3634       ; LCCOMB_X23_Y9_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3635       ; LCCOMB_X21_Y8_N26  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3636       ; LCCOMB_X17_Y17_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3637       ; LCCOMB_X21_Y6_N20  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3638       ; LCCOMB_X13_Y9_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3639       ; LCCOMB_X19_Y7_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3640       ; LCCOMB_X14_Y6_N28  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3641       ; LCCOMB_X21_Y5_N4   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3642       ; LCCOMB_X24_Y12_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3643       ; LCCOMB_X24_Y12_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3644       ; LCCOMB_X22_Y5_N26  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3646       ; LCCOMB_X28_Y17_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3648       ; LCCOMB_X16_Y12_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3649       ; LCCOMB_X24_Y14_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3650       ; LCCOMB_X16_Y12_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3652       ; LCCOMB_X29_Y11_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3654       ; LCCOMB_X16_Y13_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3655       ; LCCOMB_X28_Y17_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3656       ; LCCOMB_X21_Y10_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3657       ; LCCOMB_X17_Y12_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3658       ; LCCOMB_X14_Y11_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3659       ; LCCOMB_X17_Y12_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3660       ; LCCOMB_X21_Y10_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3661       ; LCCOMB_X22_Y15_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3662       ; LCCOMB_X30_Y13_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3663       ; LCCOMB_X28_Y17_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3664       ; LCCOMB_X24_Y12_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3665       ; LCCOMB_X26_Y14_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3666       ; LCCOMB_X23_Y7_N10  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3667       ; LCCOMB_X26_Y14_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3668       ; LCCOMB_X17_Y13_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3669       ; LCCOMB_X28_Y17_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3670       ; LCCOMB_X21_Y7_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3671       ; LCCOMB_X25_Y10_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3672       ; LCCOMB_X24_Y15_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3673       ; LCCOMB_X21_Y10_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3674       ; LCCOMB_X16_Y8_N16  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3675       ; LCCOMB_X21_Y10_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3676       ; LCCOMB_X19_Y9_N4   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3677       ; LCCOMB_X24_Y6_N4   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3678       ; LCCOMB_X26_Y10_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3679       ; LCCOMB_X26_Y10_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3680       ; LCCOMB_X24_Y6_N2   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3681       ; LCCOMB_X28_Y11_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3682       ; LCCOMB_X26_Y11_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3683       ; LCCOMB_X18_Y7_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3684       ; LCCOMB_X24_Y7_N20  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3685       ; LCCOMB_X31_Y9_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3686       ; LCCOMB_X17_Y7_N14  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3687       ; LCCOMB_X26_Y8_N28  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3688       ; LCCOMB_X23_Y6_N22  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3689       ; LCCOMB_X21_Y7_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3690       ; LCCOMB_X22_Y7_N10  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3691       ; LCCOMB_X26_Y8_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3692       ; LCCOMB_X22_Y7_N16  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3693       ; LCCOMB_X25_Y11_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3694       ; LCCOMB_X30_Y7_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3695       ; LCCOMB_X25_Y13_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3696       ; LCCOMB_X25_Y11_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3697       ; LCCOMB_X26_Y12_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3698       ; LCCOMB_X28_Y17_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3699       ; LCCOMB_X30_Y13_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3700       ; LCCOMB_X25_Y13_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3701       ; LCCOMB_X14_Y13_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3702       ; LCCOMB_X13_Y14_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3703       ; LCCOMB_X16_Y14_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3704       ; LCCOMB_X16_Y10_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3705       ; LCCOMB_X26_Y16_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3706       ; LCCOMB_X17_Y15_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3707       ; LCCOMB_X16_Y8_N10  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3708       ; LCCOMB_X18_Y15_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3709       ; LCCOMB_X16_Y10_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3710       ; LCCOMB_X21_Y10_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3711       ; LCCOMB_X16_Y13_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|RW~3712       ; LCCOMB_X16_Y15_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rw_96x8_sync:U2|data_out[0]~0 ; LCCOMB_X23_Y10_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
+-------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                             ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clock ; PIN_22   ; 2088    ; 31                                   ; Global Clock         ; GCLK4            ; --                        ;
; reset ; PIN_23   ; 24      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------+
; Non-Global High Fan-Out Signals         ;
+-------------------------------+---------+
; Name                          ; Fan-Out ;
+-------------------------------+---------+
; address[7]~input              ; 317     ;
; address[0]~input              ; 293     ;
; address[1]~input              ; 284     ;
; address[4]~input              ; 283     ;
; address[6]~input              ; 281     ;
; address[5]~input              ; 273     ;
; address[2]~input              ; 266     ;
; address[3]~input              ; 264     ;
; data_in[7]~input              ; 259     ;
; data_in[6]~input              ; 259     ;
; data_in[5]~input              ; 259     ;
; data_in[4]~input              ; 259     ;
; data_in[3]~input              ; 259     ;
; data_in[2]~input              ; 259     ;
; data_in[1]~input              ; 259     ;
; data_in[0]~input              ; 259     ;
; rw_96x8_sync:U2|memory~0      ; 256     ;
; rw_96x8_sync:U2|RW~3653       ; 16      ;
; rw_96x8_sync:U2|RW~3651       ; 16      ;
; rw_96x8_sync:U2|RW~3647       ; 16      ;
; rw_96x8_sync:U2|RW~3645       ; 16      ;
; rw_96x8_sync:U2|RW~3600       ; 16      ;
; rw_96x8_sync:U2|RW~3595       ; 16      ;
; rw_96x8_sync:U2|RW~3582       ; 16      ;
; rw_96x8_sync:U2|RW~3577       ; 16      ;
; rw_96x8_sync:U2|RW~3532       ; 16      ;
; rw_96x8_sync:U2|RW~3527       ; 16      ;
; rw_96x8_sync:U2|RW~3514       ; 16      ;
; rw_96x8_sync:U2|RW~3509       ; 16      ;
; rw_96x8_sync:U2|RW~3473       ; 16      ;
; rw_96x8_sync:U2|RW~3471       ; 16      ;
; rw_96x8_sync:U2|RW~3467       ; 16      ;
; rw_96x8_sync:U2|RW~3465       ; 16      ;
; rw_96x8_sync:U2|RW~3461       ; 16      ;
; rw_96x8_sync:U2|RW~3459       ; 16      ;
; rw_96x8_sync:U2|RW~3455       ; 16      ;
; rw_96x8_sync:U2|RW~3454       ; 16      ;
; rw_96x8_sync:U2|RW~3452       ; 16      ;
; rw_96x8_sync:U2|RW~3451       ; 16      ;
; rw_96x8_sync:U2|RW~3447       ; 16      ;
; rw_96x8_sync:U2|RW~3445       ; 16      ;
; rw_96x8_sync:U2|RW~3441       ; 16      ;
; rw_96x8_sync:U2|RW~3439       ; 16      ;
; rw_96x8_sync:U2|RW~3435       ; 16      ;
; rw_96x8_sync:U2|RW~3433       ; 16      ;
; rw_96x8_sync:U2|RW~3429       ; 16      ;
; rw_96x8_sync:U2|RW~3428       ; 16      ;
; rw_96x8_sync:U2|RW~3426       ; 16      ;
; rw_96x8_sync:U2|RW~3425       ; 16      ;
; data_out~4                    ; 9       ;
; data_out~1                    ; 9       ;
; rw_96x8_sync:U2|RW~3712       ; 8       ;
; rw_96x8_sync:U2|RW~3711       ; 8       ;
; rw_96x8_sync:U2|RW~3710       ; 8       ;
; rw_96x8_sync:U2|RW~3709       ; 8       ;
; rw_96x8_sync:U2|RW~3708       ; 8       ;
; rw_96x8_sync:U2|RW~3707       ; 8       ;
; rw_96x8_sync:U2|RW~3706       ; 8       ;
; rw_96x8_sync:U2|RW~3705       ; 8       ;
; rw_96x8_sync:U2|RW~3704       ; 8       ;
; rw_96x8_sync:U2|RW~3703       ; 8       ;
; rw_96x8_sync:U2|RW~3702       ; 8       ;
; rw_96x8_sync:U2|RW~3701       ; 8       ;
; rw_96x8_sync:U2|RW~3700       ; 8       ;
; rw_96x8_sync:U2|RW~3699       ; 8       ;
; rw_96x8_sync:U2|RW~3698       ; 8       ;
; rw_96x8_sync:U2|RW~3697       ; 8       ;
; rw_96x8_sync:U2|RW~3696       ; 8       ;
; rw_96x8_sync:U2|RW~3695       ; 8       ;
; rw_96x8_sync:U2|RW~3694       ; 8       ;
; rw_96x8_sync:U2|RW~3693       ; 8       ;
; rw_96x8_sync:U2|RW~3692       ; 8       ;
; rw_96x8_sync:U2|RW~3691       ; 8       ;
; rw_96x8_sync:U2|RW~3690       ; 8       ;
; rw_96x8_sync:U2|RW~3689       ; 8       ;
; rw_96x8_sync:U2|RW~3688       ; 8       ;
; rw_96x8_sync:U2|RW~3687       ; 8       ;
; rw_96x8_sync:U2|RW~3686       ; 8       ;
; rw_96x8_sync:U2|RW~3685       ; 8       ;
; rw_96x8_sync:U2|RW~3684       ; 8       ;
; rw_96x8_sync:U2|RW~3683       ; 8       ;
; rw_96x8_sync:U2|RW~3682       ; 8       ;
; rw_96x8_sync:U2|RW~3681       ; 8       ;
; rw_96x8_sync:U2|RW~3680       ; 8       ;
; rw_96x8_sync:U2|RW~3679       ; 8       ;
; rw_96x8_sync:U2|RW~3678       ; 8       ;
; rw_96x8_sync:U2|RW~3677       ; 8       ;
; rw_96x8_sync:U2|RW~3676       ; 8       ;
; rw_96x8_sync:U2|RW~3675       ; 8       ;
; rw_96x8_sync:U2|RW~3674       ; 8       ;
; rw_96x8_sync:U2|RW~3673       ; 8       ;
; rw_96x8_sync:U2|RW~3672       ; 8       ;
; rw_96x8_sync:U2|RW~3671       ; 8       ;
; rw_96x8_sync:U2|RW~3670       ; 8       ;
; rw_96x8_sync:U2|RW~3669       ; 8       ;
; rw_96x8_sync:U2|RW~3668       ; 8       ;
; rw_96x8_sync:U2|RW~3667       ; 8       ;
; rw_96x8_sync:U2|RW~3666       ; 8       ;
; rw_96x8_sync:U2|RW~3665       ; 8       ;
; rw_96x8_sync:U2|RW~3664       ; 8       ;
; rw_96x8_sync:U2|RW~3663       ; 8       ;
; rw_96x8_sync:U2|RW~3662       ; 8       ;
; rw_96x8_sync:U2|RW~3661       ; 8       ;
; rw_96x8_sync:U2|RW~3660       ; 8       ;
; rw_96x8_sync:U2|RW~3659       ; 8       ;
; rw_96x8_sync:U2|RW~3658       ; 8       ;
; rw_96x8_sync:U2|RW~3657       ; 8       ;
; rw_96x8_sync:U2|RW~3656       ; 8       ;
; rw_96x8_sync:U2|RW~3655       ; 8       ;
; rw_96x8_sync:U2|RW~3654       ; 8       ;
; rw_96x8_sync:U2|RW~3652       ; 8       ;
; rw_96x8_sync:U2|RW~3650       ; 8       ;
; rw_96x8_sync:U2|RW~3649       ; 8       ;
; rw_96x8_sync:U2|RW~3648       ; 8       ;
; rw_96x8_sync:U2|RW~3646       ; 8       ;
; rw_96x8_sync:U2|RW~3644       ; 8       ;
; rw_96x8_sync:U2|RW~3643       ; 8       ;
; rw_96x8_sync:U2|RW~3642       ; 8       ;
; rw_96x8_sync:U2|RW~3641       ; 8       ;
; rw_96x8_sync:U2|RW~3640       ; 8       ;
; rw_96x8_sync:U2|RW~3639       ; 8       ;
; rw_96x8_sync:U2|RW~3638       ; 8       ;
; rw_96x8_sync:U2|RW~3637       ; 8       ;
; rw_96x8_sync:U2|RW~3636       ; 8       ;
; rw_96x8_sync:U2|RW~3635       ; 8       ;
; rw_96x8_sync:U2|RW~3634       ; 8       ;
; rw_96x8_sync:U2|RW~3633       ; 8       ;
; rw_96x8_sync:U2|RW~3632       ; 8       ;
; rw_96x8_sync:U2|RW~3631       ; 8       ;
; rw_96x8_sync:U2|RW~3630       ; 8       ;
; rw_96x8_sync:U2|RW~3629       ; 8       ;
; rw_96x8_sync:U2|RW~3628       ; 8       ;
; rw_96x8_sync:U2|RW~3627       ; 8       ;
; rw_96x8_sync:U2|RW~3626       ; 8       ;
; rw_96x8_sync:U2|RW~3625       ; 8       ;
; rw_96x8_sync:U2|RW~3624       ; 8       ;
; rw_96x8_sync:U2|RW~3623       ; 8       ;
; rw_96x8_sync:U2|RW~3622       ; 8       ;
; rw_96x8_sync:U2|RW~3621       ; 8       ;
; rw_96x8_sync:U2|RW~3620       ; 8       ;
; rw_96x8_sync:U2|RW~3619       ; 8       ;
; rw_96x8_sync:U2|RW~3618       ; 8       ;
; rw_96x8_sync:U2|RW~3617       ; 8       ;
; rw_96x8_sync:U2|RW~3616       ; 8       ;
; rw_96x8_sync:U2|RW~3615       ; 8       ;
; rw_96x8_sync:U2|RW~3614       ; 8       ;
; rw_96x8_sync:U2|RW~3613       ; 8       ;
; rw_96x8_sync:U2|RW~3612       ; 8       ;
; rw_96x8_sync:U2|RW~3611       ; 8       ;
; rw_96x8_sync:U2|RW~3610       ; 8       ;
; rw_96x8_sync:U2|RW~3609       ; 8       ;
; rw_96x8_sync:U2|RW~3608       ; 8       ;
; rw_96x8_sync:U2|RW~3607       ; 8       ;
; rw_96x8_sync:U2|RW~3606       ; 8       ;
; rw_96x8_sync:U2|RW~3605       ; 8       ;
; rw_96x8_sync:U2|RW~3604       ; 8       ;
; rw_96x8_sync:U2|RW~3603       ; 8       ;
; rw_96x8_sync:U2|RW~3602       ; 8       ;
; rw_96x8_sync:U2|RW~3601       ; 8       ;
; rw_96x8_sync:U2|RW~3599       ; 8       ;
; rw_96x8_sync:U2|RW~3598       ; 8       ;
; rw_96x8_sync:U2|RW~3597       ; 8       ;
; rw_96x8_sync:U2|RW~3596       ; 8       ;
; rw_96x8_sync:U2|RW~3594       ; 8       ;
; rw_96x8_sync:U2|RW~3593       ; 8       ;
; rw_96x8_sync:U2|RW~3592       ; 8       ;
; rw_96x8_sync:U2|RW~3591       ; 8       ;
; rw_96x8_sync:U2|RW~3590       ; 8       ;
; rw_96x8_sync:U2|RW~3589       ; 8       ;
; rw_96x8_sync:U2|RW~3588       ; 8       ;
; rw_96x8_sync:U2|RW~3587       ; 8       ;
; rw_96x8_sync:U2|RW~3586       ; 8       ;
; rw_96x8_sync:U2|RW~3585       ; 8       ;
; rw_96x8_sync:U2|RW~3584       ; 8       ;
; rw_96x8_sync:U2|RW~3583       ; 8       ;
; rw_96x8_sync:U2|RW~3581       ; 8       ;
; rw_96x8_sync:U2|RW~3580       ; 8       ;
; rw_96x8_sync:U2|RW~3579       ; 8       ;
; rw_96x8_sync:U2|RW~3578       ; 8       ;
; rw_96x8_sync:U2|RW~3576       ; 8       ;
; rw_96x8_sync:U2|RW~3575       ; 8       ;
; rw_96x8_sync:U2|RW~3574       ; 8       ;
; rw_96x8_sync:U2|RW~3573       ; 8       ;
; rw_96x8_sync:U2|RW~3572       ; 8       ;
; rw_96x8_sync:U2|RW~3571       ; 8       ;
; rw_96x8_sync:U2|RW~3570       ; 8       ;
; rw_96x8_sync:U2|RW~3569       ; 8       ;
; rw_96x8_sync:U2|RW~3568       ; 8       ;
; rw_96x8_sync:U2|RW~3567       ; 8       ;
; rw_96x8_sync:U2|RW~3566       ; 8       ;
; rw_96x8_sync:U2|RW~3565       ; 8       ;
; rw_96x8_sync:U2|RW~3564       ; 8       ;
; rw_96x8_sync:U2|RW~3563       ; 8       ;
; rw_96x8_sync:U2|RW~3562       ; 8       ;
; rw_96x8_sync:U2|RW~3561       ; 8       ;
; rw_96x8_sync:U2|RW~3560       ; 8       ;
; rw_96x8_sync:U2|RW~3559       ; 8       ;
; rw_96x8_sync:U2|RW~3558       ; 8       ;
; rw_96x8_sync:U2|RW~3557       ; 8       ;
; rw_96x8_sync:U2|RW~3556       ; 8       ;
; rw_96x8_sync:U2|RW~3555       ; 8       ;
; rw_96x8_sync:U2|RW~3554       ; 8       ;
; rw_96x8_sync:U2|RW~3553       ; 8       ;
; rw_96x8_sync:U2|RW~3552       ; 8       ;
; rw_96x8_sync:U2|RW~3551       ; 8       ;
; rw_96x8_sync:U2|RW~3550       ; 8       ;
; rw_96x8_sync:U2|RW~3549       ; 8       ;
; rw_96x8_sync:U2|RW~3548       ; 8       ;
; rw_96x8_sync:U2|RW~3547       ; 8       ;
; rw_96x8_sync:U2|RW~3546       ; 8       ;
; rw_96x8_sync:U2|RW~3545       ; 8       ;
; rw_96x8_sync:U2|RW~3544       ; 8       ;
; rw_96x8_sync:U2|RW~3543       ; 8       ;
; rw_96x8_sync:U2|RW~3542       ; 8       ;
; rw_96x8_sync:U2|RW~3541       ; 8       ;
; rw_96x8_sync:U2|RW~3540       ; 8       ;
; rw_96x8_sync:U2|RW~3539       ; 8       ;
; rw_96x8_sync:U2|RW~3538       ; 8       ;
; rw_96x8_sync:U2|RW~3537       ; 8       ;
; rw_96x8_sync:U2|RW~3536       ; 8       ;
; rw_96x8_sync:U2|RW~3535       ; 8       ;
; rw_96x8_sync:U2|RW~3534       ; 8       ;
; rw_96x8_sync:U2|RW~3533       ; 8       ;
; rw_96x8_sync:U2|RW~3531       ; 8       ;
; rw_96x8_sync:U2|RW~3530       ; 8       ;
; rw_96x8_sync:U2|RW~3529       ; 8       ;
; rw_96x8_sync:U2|RW~3528       ; 8       ;
; rw_96x8_sync:U2|RW~3526       ; 8       ;
; rw_96x8_sync:U2|RW~3525       ; 8       ;
; rw_96x8_sync:U2|RW~3524       ; 8       ;
; rw_96x8_sync:U2|RW~3523       ; 8       ;
; rw_96x8_sync:U2|RW~3522       ; 8       ;
; rw_96x8_sync:U2|RW~3521       ; 8       ;
; rw_96x8_sync:U2|RW~3520       ; 8       ;
; rw_96x8_sync:U2|RW~3519       ; 8       ;
; rw_96x8_sync:U2|RW~3518       ; 8       ;
; rw_96x8_sync:U2|RW~3517       ; 8       ;
; rw_96x8_sync:U2|RW~3516       ; 8       ;
; rw_96x8_sync:U2|RW~3515       ; 8       ;
; rw_96x8_sync:U2|RW~3513       ; 8       ;
; rw_96x8_sync:U2|RW~3512       ; 8       ;
; rw_96x8_sync:U2|RW~3511       ; 8       ;
; rw_96x8_sync:U2|RW~3510       ; 8       ;
; rw_96x8_sync:U2|RW~3508       ; 8       ;
; rw_96x8_sync:U2|RW~3507       ; 8       ;
; rw_96x8_sync:U2|RW~3506       ; 8       ;
; rw_96x8_sync:U2|RW~3505       ; 8       ;
; rw_96x8_sync:U2|RW~3504       ; 8       ;
; rw_96x8_sync:U2|RW~3503       ; 8       ;
; rw_96x8_sync:U2|RW~3502       ; 8       ;
; rw_96x8_sync:U2|RW~3501       ; 8       ;
; rw_96x8_sync:U2|RW~3500       ; 8       ;
; rw_96x8_sync:U2|RW~3499       ; 8       ;
; rw_96x8_sync:U2|RW~3498       ; 8       ;
; rw_96x8_sync:U2|RW~3497       ; 8       ;
; rw_96x8_sync:U2|RW~3496       ; 8       ;
; rw_96x8_sync:U2|RW~3495       ; 8       ;
; rw_96x8_sync:U2|RW~3494       ; 8       ;
; rw_96x8_sync:U2|RW~3493       ; 8       ;
; rw_96x8_sync:U2|RW~3492       ; 8       ;
; rw_96x8_sync:U2|RW~3491       ; 8       ;
; rw_96x8_sync:U2|RW~3490       ; 8       ;
; rw_96x8_sync:U2|RW~3489       ; 8       ;
; rw_96x8_sync:U2|RW~3488       ; 8       ;
; rw_96x8_sync:U2|RW~3487       ; 8       ;
; rw_96x8_sync:U2|RW~3486       ; 8       ;
; rw_96x8_sync:U2|RW~3485       ; 8       ;
; rw_96x8_sync:U2|RW~3484       ; 8       ;
; rw_96x8_sync:U2|RW~3483       ; 8       ;
; rw_96x8_sync:U2|RW~3482       ; 8       ;
; rw_96x8_sync:U2|RW~3481       ; 8       ;
; rw_96x8_sync:U2|RW~3480       ; 8       ;
; rw_96x8_sync:U2|RW~3479       ; 8       ;
; rw_96x8_sync:U2|RW~3478       ; 8       ;
; rw_96x8_sync:U2|RW~3477       ; 8       ;
; rw_96x8_sync:U2|RW~3476       ; 8       ;
; rw_96x8_sync:U2|RW~3475       ; 8       ;
; rw_96x8_sync:U2|RW~3474       ; 8       ;
; rw_96x8_sync:U2|RW~3472       ; 8       ;
; rw_96x8_sync:U2|RW~3470       ; 8       ;
; rw_96x8_sync:U2|RW~3469       ; 8       ;
; rw_96x8_sync:U2|RW~3468       ; 8       ;
; rw_96x8_sync:U2|RW~3466       ; 8       ;
; rw_96x8_sync:U2|RW~3464       ; 8       ;
; rw_96x8_sync:U2|RW~3463       ; 8       ;
; rw_96x8_sync:U2|RW~3462       ; 8       ;
; rw_96x8_sync:U2|RW~3460       ; 8       ;
; rw_96x8_sync:U2|RW~3458       ; 8       ;
; rw_96x8_sync:U2|RW~3457       ; 8       ;
; rw_96x8_sync:U2|RW~3456       ; 8       ;
; rw_96x8_sync:U2|RW~3453       ; 8       ;
; rw_96x8_sync:U2|RW~3450       ; 8       ;
; rw_96x8_sync:U2|RW~3449       ; 8       ;
; rw_96x8_sync:U2|RW~3448       ; 8       ;
; rw_96x8_sync:U2|RW~3446       ; 8       ;
; rw_96x8_sync:U2|RW~3444       ; 8       ;
; rw_96x8_sync:U2|RW~3443       ; 8       ;
; rw_96x8_sync:U2|RW~3442       ; 8       ;
; rw_96x8_sync:U2|RW~3440       ; 8       ;
; rw_96x8_sync:U2|RW~3438       ; 8       ;
; rw_96x8_sync:U2|RW~3437       ; 8       ;
; rw_96x8_sync:U2|RW~3436       ; 8       ;
; rw_96x8_sync:U2|RW~3434       ; 8       ;
; rw_96x8_sync:U2|RW~3432       ; 8       ;
; rw_96x8_sync:U2|RW~3431       ; 8       ;
; rw_96x8_sync:U2|RW~3430       ; 8       ;
; rw_96x8_sync:U2|RW~3427       ; 8       ;
; output_ports:U3|U5~1          ; 8       ;
; output_ports:U3|U4~0          ; 8       ;
; output_ports:U3|U3~1          ; 8       ;
; rw_96x8_sync:U2|data_out[0]~0 ; 8       ;
; data_out~5                    ; 8       ;
; writen~input                  ; 4       ;
; Equal0~0                      ; 4       ;
; rom_128x8_sync:U1|Mux3~5      ; 3       ;
; rom_128x8_sync:U1|Mux3~4      ; 3       ;
; output_ports:U3|U3~0          ; 2       ;
; output_ports:U3|U5~0          ; 2       ;
; port_in_00[7]~input           ; 1       ;
; port_in_01[7]~input           ; 1       ;
; port_in_02[7]~input           ; 1       ;
; port_in_00[6]~input           ; 1       ;
; port_in_01[6]~input           ; 1       ;
; port_in_02[6]~input           ; 1       ;
; port_in_00[5]~input           ; 1       ;
; port_in_01[5]~input           ; 1       ;
; port_in_02[5]~input           ; 1       ;
; port_in_00[4]~input           ; 1       ;
; port_in_01[4]~input           ; 1       ;
; port_in_02[4]~input           ; 1       ;
; port_in_00[3]~input           ; 1       ;
; port_in_01[3]~input           ; 1       ;
; port_in_02[3]~input           ; 1       ;
; port_in_00[2]~input           ; 1       ;
; port_in_01[2]~input           ; 1       ;
; port_in_02[2]~input           ; 1       ;
; port_in_00[1]~input           ; 1       ;
; port_in_01[1]~input           ; 1       ;
; port_in_02[1]~input           ; 1       ;
; port_in_00[0]~input           ; 1       ;
; port_in_01[0]~input           ; 1       ;
; port_in_02[0]~input           ; 1       ;
; rom_128x8_sync:U1|Mux2~3      ; 1       ;
; rom_128x8_sync:U1|Mux3~6      ; 1       ;
; rom_128x8_sync:U1|Mux4~3      ; 1       ;
; rom_128x8_sync:U1|Mux5~3      ; 1       ;
; rom_128x8_sync:U1|Mux6~3      ; 1       ;
; rom_128x8_sync:U1|Mux0~0      ; 1       ;
; rw_96x8_sync:U2|RW~3424       ; 1       ;
; rw_96x8_sync:U2|RW~3423       ; 1       ;
; rw_96x8_sync:U2|RW~3422       ; 1       ;
; rw_96x8_sync:U2|RW~3421       ; 1       ;
; rw_96x8_sync:U2|RW~2064       ; 1       ;
; rw_96x8_sync:U2|RW~3420       ; 1       ;
; rw_96x8_sync:U2|RW~1424       ; 1       ;
; rw_96x8_sync:U2|RW~1552       ; 1       ;
; rw_96x8_sync:U2|RW~1936       ; 1       ;
; rw_96x8_sync:U2|RW~3419       ; 1       ;
; rw_96x8_sync:U2|RW~3418       ; 1       ;
; rw_96x8_sync:U2|RW~1032       ; 1       ;
; rw_96x8_sync:U2|RW~3417       ; 1       ;
; rw_96x8_sync:U2|RW~392        ; 1       ;
; rw_96x8_sync:U2|RW~520        ; 1       ;
; rw_96x8_sync:U2|RW~904        ; 1       ;
; rw_96x8_sync:U2|RW~3416       ; 1       ;
; rw_96x8_sync:U2|RW~2056       ; 1       ;
; rw_96x8_sync:U2|RW~3415       ; 1       ;
; rw_96x8_sync:U2|RW~1416       ; 1       ;
; rw_96x8_sync:U2|RW~1544       ; 1       ;
; rw_96x8_sync:U2|RW~1928       ; 1       ;
; rw_96x8_sync:U2|RW~3414       ; 1       ;
; rw_96x8_sync:U2|RW~1040       ; 1       ;
; rw_96x8_sync:U2|RW~3413       ; 1       ;
; rw_96x8_sync:U2|RW~400        ; 1       ;
; rw_96x8_sync:U2|RW~528        ; 1       ;
; rw_96x8_sync:U2|RW~912        ; 1       ;
; rw_96x8_sync:U2|RW~3412       ; 1       ;
; rw_96x8_sync:U2|RW~3411       ; 1       ;
; rw_96x8_sync:U2|RW~3410       ; 1       ;
; rw_96x8_sync:U2|RW~1792       ; 1       ;
; rw_96x8_sync:U2|RW~3409       ; 1       ;
; rw_96x8_sync:U2|RW~640        ; 1       ;
; rw_96x8_sync:U2|RW~1664       ; 1       ;
; rw_96x8_sync:U2|RW~768        ; 1       ;
; rw_96x8_sync:U2|RW~3408       ; 1       ;
; rw_96x8_sync:U2|RW~3407       ; 1       ;
; rw_96x8_sync:U2|RW~1272       ; 1       ;
; rw_96x8_sync:U2|RW~3406       ; 1       ;
; rw_96x8_sync:U2|RW~120        ; 1       ;
; rw_96x8_sync:U2|RW~1144       ; 1       ;
; rw_96x8_sync:U2|RW~248        ; 1       ;
; rw_96x8_sync:U2|RW~3405       ; 1       ;
; rw_96x8_sync:U2|RW~1280       ; 1       ;
; rw_96x8_sync:U2|RW~3404       ; 1       ;
; rw_96x8_sync:U2|RW~128        ; 1       ;
; rw_96x8_sync:U2|RW~1152       ; 1       ;
; rw_96x8_sync:U2|RW~256        ; 1       ;
; rw_96x8_sync:U2|RW~3403       ; 1       ;
; rw_96x8_sync:U2|RW~1784       ; 1       ;
; rw_96x8_sync:U2|RW~3402       ; 1       ;
; rw_96x8_sync:U2|RW~632        ; 1       ;
; rw_96x8_sync:U2|RW~1656       ; 1       ;
; rw_96x8_sync:U2|RW~760        ; 1       ;
; rw_96x8_sync:U2|RW~3401       ; 1       ;
; rw_96x8_sync:U2|RW~3400       ; 1       ;
; rw_96x8_sync:U2|RW~1808       ; 1       ;
; rw_96x8_sync:U2|RW~3399       ; 1       ;
; rw_96x8_sync:U2|RW~272        ; 1       ;
; rw_96x8_sync:U2|RW~1296       ; 1       ;
; rw_96x8_sync:U2|RW~784        ; 1       ;
; rw_96x8_sync:U2|RW~3398       ; 1       ;
; rw_96x8_sync:U2|RW~3397       ; 1       ;
; rw_96x8_sync:U2|RW~1672       ; 1       ;
; rw_96x8_sync:U2|RW~3396       ; 1       ;
; rw_96x8_sync:U2|RW~136        ; 1       ;
; rw_96x8_sync:U2|RW~1160       ; 1       ;
; rw_96x8_sync:U2|RW~648        ; 1       ;
; rw_96x8_sync:U2|RW~3395       ; 1       ;
; rw_96x8_sync:U2|RW~1680       ; 1       ;
; rw_96x8_sync:U2|RW~3394       ; 1       ;
; rw_96x8_sync:U2|RW~144        ; 1       ;
; rw_96x8_sync:U2|RW~1168       ; 1       ;
; rw_96x8_sync:U2|RW~656        ; 1       ;
; rw_96x8_sync:U2|RW~3393       ; 1       ;
; rw_96x8_sync:U2|RW~1800       ; 1       ;
; rw_96x8_sync:U2|RW~3392       ; 1       ;
; rw_96x8_sync:U2|RW~264        ; 1       ;
; rw_96x8_sync:U2|RW~1288       ; 1       ;
; rw_96x8_sync:U2|RW~776        ; 1       ;
; rw_96x8_sync:U2|RW~3391       ; 1       ;
; rw_96x8_sync:U2|RW~3390       ; 1       ;
; rw_96x8_sync:U2|RW~2048       ; 1       ;
; rw_96x8_sync:U2|RW~3389       ; 1       ;
; rw_96x8_sync:U2|RW~896        ; 1       ;
; rw_96x8_sync:U2|RW~1920       ; 1       ;
; rw_96x8_sync:U2|RW~1024       ; 1       ;
; rw_96x8_sync:U2|RW~3388       ; 1       ;
; rw_96x8_sync:U2|RW~3387       ; 1       ;
; rw_96x8_sync:U2|RW~1528       ; 1       ;
; rw_96x8_sync:U2|RW~3386       ; 1       ;
; rw_96x8_sync:U2|RW~376        ; 1       ;
; rw_96x8_sync:U2|RW~1400       ; 1       ;
; rw_96x8_sync:U2|RW~504        ; 1       ;
; rw_96x8_sync:U2|RW~3385       ; 1       ;
; rw_96x8_sync:U2|RW~1536       ; 1       ;
; rw_96x8_sync:U2|RW~3384       ; 1       ;
; rw_96x8_sync:U2|RW~384        ; 1       ;
; rw_96x8_sync:U2|RW~1408       ; 1       ;
; rw_96x8_sync:U2|RW~512        ; 1       ;
; rw_96x8_sync:U2|RW~3383       ; 1       ;
; rw_96x8_sync:U2|RW~2040       ; 1       ;
; rw_96x8_sync:U2|RW~3382       ; 1       ;
; rw_96x8_sync:U2|RW~888        ; 1       ;
; rw_96x8_sync:U2|RW~1912       ; 1       ;
; rw_96x8_sync:U2|RW~1016       ; 1       ;
; rw_96x8_sync:U2|RW~3381       ; 1       ;
; rw_96x8_sync:U2|RW~3380       ; 1       ;
; rw_96x8_sync:U2|RW~3379       ; 1       ;
; rw_96x8_sync:U2|RW~3378       ; 1       ;
; rw_96x8_sync:U2|RW~1968       ; 1       ;
; rw_96x8_sync:U2|RW~3377       ; 1       ;
; rw_96x8_sync:U2|RW~936        ; 1       ;
; rw_96x8_sync:U2|RW~1960       ; 1       ;
; rw_96x8_sync:U2|RW~944        ; 1       ;
; rw_96x8_sync:U2|RW~3376       ; 1       ;
; rw_96x8_sync:U2|RW~3375       ; 1       ;
; rw_96x8_sync:U2|RW~1696       ; 1       ;
; rw_96x8_sync:U2|RW~3374       ; 1       ;
; rw_96x8_sync:U2|RW~664        ; 1       ;
; rw_96x8_sync:U2|RW~1688       ; 1       ;
; rw_96x8_sync:U2|RW~672        ; 1       ;
; rw_96x8_sync:U2|RW~3373       ; 1       ;
; rw_96x8_sync:U2|RW~1952       ; 1       ;
; rw_96x8_sync:U2|RW~3372       ; 1       ;
; rw_96x8_sync:U2|RW~920        ; 1       ;
; rw_96x8_sync:U2|RW~1944       ; 1       ;
; rw_96x8_sync:U2|RW~928        ; 1       ;
; rw_96x8_sync:U2|RW~3371       ; 1       ;
; rw_96x8_sync:U2|RW~1712       ; 1       ;
; rw_96x8_sync:U2|RW~3370       ; 1       ;
; rw_96x8_sync:U2|RW~680        ; 1       ;
; rw_96x8_sync:U2|RW~1704       ; 1       ;
; rw_96x8_sync:U2|RW~688        ; 1       ;
; rw_96x8_sync:U2|RW~3369       ; 1       ;
; rw_96x8_sync:U2|RW~3368       ; 1       ;
; rw_96x8_sync:U2|RW~3367       ; 1       ;
; rw_96x8_sync:U2|RW~1328       ; 1       ;
; rw_96x8_sync:U2|RW~3366       ; 1       ;
; rw_96x8_sync:U2|RW~296        ; 1       ;
; rw_96x8_sync:U2|RW~1320       ; 1       ;
; rw_96x8_sync:U2|RW~304        ; 1       ;
; rw_96x8_sync:U2|RW~3365       ; 1       ;
; rw_96x8_sync:U2|RW~3364       ; 1       ;
; rw_96x8_sync:U2|RW~1056       ; 1       ;
; rw_96x8_sync:U2|RW~3363       ; 1       ;
; rw_96x8_sync:U2|RW~24         ; 1       ;
; rw_96x8_sync:U2|RW~1048       ; 1       ;
; rw_96x8_sync:U2|RW~32         ; 1       ;
; rw_96x8_sync:U2|RW~3362       ; 1       ;
; rw_96x8_sync:U2|RW~1312       ; 1       ;
; rw_96x8_sync:U2|RW~3361       ; 1       ;
; rw_96x8_sync:U2|RW~280        ; 1       ;
; rw_96x8_sync:U2|RW~1304       ; 1       ;
; rw_96x8_sync:U2|RW~288        ; 1       ;
; rw_96x8_sync:U2|RW~3360       ; 1       ;
; rw_96x8_sync:U2|RW~1072       ; 1       ;
; rw_96x8_sync:U2|RW~3359       ; 1       ;
; rw_96x8_sync:U2|RW~40         ; 1       ;
; rw_96x8_sync:U2|RW~1064       ; 1       ;
; rw_96x8_sync:U2|RW~48         ; 1       ;
; rw_96x8_sync:U2|RW~3358       ; 1       ;
; rw_96x8_sync:U2|RW~3357       ; 1       ;
; rw_96x8_sync:U2|RW~1456       ; 1       ;
; rw_96x8_sync:U2|RW~3356       ; 1       ;
; rw_96x8_sync:U2|RW~424        ; 1       ;
; rw_96x8_sync:U2|RW~1448       ; 1       ;
; rw_96x8_sync:U2|RW~432        ; 1       ;
; rw_96x8_sync:U2|RW~3355       ; 1       ;
; rw_96x8_sync:U2|RW~3354       ; 1       ;
; rw_96x8_sync:U2|RW~1184       ; 1       ;
; rw_96x8_sync:U2|RW~3353       ; 1       ;
; rw_96x8_sync:U2|RW~152        ; 1       ;
; rw_96x8_sync:U2|RW~1176       ; 1       ;
; rw_96x8_sync:U2|RW~160        ; 1       ;
; rw_96x8_sync:U2|RW~3352       ; 1       ;
; rw_96x8_sync:U2|RW~1440       ; 1       ;
; rw_96x8_sync:U2|RW~3351       ; 1       ;
; rw_96x8_sync:U2|RW~408        ; 1       ;
; rw_96x8_sync:U2|RW~1432       ; 1       ;
; rw_96x8_sync:U2|RW~416        ; 1       ;
; rw_96x8_sync:U2|RW~3350       ; 1       ;
; rw_96x8_sync:U2|RW~1200       ; 1       ;
; rw_96x8_sync:U2|RW~3349       ; 1       ;
; rw_96x8_sync:U2|RW~168        ; 1       ;
; rw_96x8_sync:U2|RW~1192       ; 1       ;
; rw_96x8_sync:U2|RW~176        ; 1       ;
; rw_96x8_sync:U2|RW~3348       ; 1       ;
; rw_96x8_sync:U2|RW~3347       ; 1       ;
; rw_96x8_sync:U2|RW~1840       ; 1       ;
; rw_96x8_sync:U2|RW~3346       ; 1       ;
; rw_96x8_sync:U2|RW~808        ; 1       ;
; rw_96x8_sync:U2|RW~1832       ; 1       ;
; rw_96x8_sync:U2|RW~816        ; 1       ;
; rw_96x8_sync:U2|RW~3345       ; 1       ;
; rw_96x8_sync:U2|RW~3344       ; 1       ;
; rw_96x8_sync:U2|RW~1568       ; 1       ;
; rw_96x8_sync:U2|RW~3343       ; 1       ;
; rw_96x8_sync:U2|RW~536        ; 1       ;
; rw_96x8_sync:U2|RW~1560       ; 1       ;
; rw_96x8_sync:U2|RW~544        ; 1       ;
; rw_96x8_sync:U2|RW~3342       ; 1       ;
; rw_96x8_sync:U2|RW~1824       ; 1       ;
; rw_96x8_sync:U2|RW~3341       ; 1       ;
; rw_96x8_sync:U2|RW~792        ; 1       ;
; rw_96x8_sync:U2|RW~1816       ; 1       ;
; rw_96x8_sync:U2|RW~800        ; 1       ;
; rw_96x8_sync:U2|RW~3340       ; 1       ;
; rw_96x8_sync:U2|RW~1584       ; 1       ;
; rw_96x8_sync:U2|RW~3339       ; 1       ;
; rw_96x8_sync:U2|RW~552        ; 1       ;
; rw_96x8_sync:U2|RW~1576       ; 1       ;
; rw_96x8_sync:U2|RW~560        ; 1       ;
; rw_96x8_sync:U2|RW~3338       ; 1       ;
; rw_96x8_sync:U2|RW~3337       ; 1       ;
; rw_96x8_sync:U2|RW~3336       ; 1       ;
; rw_96x8_sync:U2|RW~2032       ; 1       ;
; rw_96x8_sync:U2|RW~3335       ; 1       ;
; rw_96x8_sync:U2|RW~992        ; 1       ;
; rw_96x8_sync:U2|RW~2016       ; 1       ;
; rw_96x8_sync:U2|RW~1008       ; 1       ;
; rw_96x8_sync:U2|RW~3334       ; 1       ;
; rw_96x8_sync:U2|RW~3333       ; 1       ;
; rw_96x8_sync:U2|RW~1768       ; 1       ;
; rw_96x8_sync:U2|RW~3332       ; 1       ;
; rw_96x8_sync:U2|RW~728        ; 1       ;
; rw_96x8_sync:U2|RW~1752       ; 1       ;
; rw_96x8_sync:U2|RW~744        ; 1       ;
; rw_96x8_sync:U2|RW~3331       ; 1       ;
; rw_96x8_sync:U2|RW~1776       ; 1       ;
; rw_96x8_sync:U2|RW~3330       ; 1       ;
; rw_96x8_sync:U2|RW~736        ; 1       ;
; rw_96x8_sync:U2|RW~1760       ; 1       ;
; rw_96x8_sync:U2|RW~752        ; 1       ;
; rw_96x8_sync:U2|RW~3329       ; 1       ;
; rw_96x8_sync:U2|RW~2024       ; 1       ;
; rw_96x8_sync:U2|RW~3328       ; 1       ;
; rw_96x8_sync:U2|RW~984        ; 1       ;
; rw_96x8_sync:U2|RW~2008       ; 1       ;
; rw_96x8_sync:U2|RW~1000       ; 1       ;
; rw_96x8_sync:U2|RW~3327       ; 1       ;
; rw_96x8_sync:U2|RW~3326       ; 1       ;
; rw_96x8_sync:U2|RW~3325       ; 1       ;
; rw_96x8_sync:U2|RW~1392       ; 1       ;
; rw_96x8_sync:U2|RW~3324       ; 1       ;
; rw_96x8_sync:U2|RW~352        ; 1       ;
; rw_96x8_sync:U2|RW~1376       ; 1       ;
; rw_96x8_sync:U2|RW~368        ; 1       ;
; rw_96x8_sync:U2|RW~3323       ; 1       ;
; rw_96x8_sync:U2|RW~3322       ; 1       ;
; rw_96x8_sync:U2|RW~1128       ; 1       ;
; rw_96x8_sync:U2|RW~3321       ; 1       ;
; rw_96x8_sync:U2|RW~88         ; 1       ;
; rw_96x8_sync:U2|RW~1112       ; 1       ;
; rw_96x8_sync:U2|RW~104        ; 1       ;
; rw_96x8_sync:U2|RW~3320       ; 1       ;
; rw_96x8_sync:U2|RW~1136       ; 1       ;
; rw_96x8_sync:U2|RW~3319       ; 1       ;
; rw_96x8_sync:U2|RW~96         ; 1       ;
; rw_96x8_sync:U2|RW~1120       ; 1       ;
; rw_96x8_sync:U2|RW~112        ; 1       ;
; rw_96x8_sync:U2|RW~3318       ; 1       ;
; rw_96x8_sync:U2|RW~1384       ; 1       ;
; rw_96x8_sync:U2|RW~3317       ; 1       ;
; rw_96x8_sync:U2|RW~344        ; 1       ;
; rw_96x8_sync:U2|RW~1368       ; 1       ;
; rw_96x8_sync:U2|RW~360        ; 1       ;
; rw_96x8_sync:U2|RW~3316       ; 1       ;
; rw_96x8_sync:U2|RW~3315       ; 1       ;
; rw_96x8_sync:U2|RW~1520       ; 1       ;
; rw_96x8_sync:U2|RW~3314       ; 1       ;
; rw_96x8_sync:U2|RW~488        ; 1       ;
; rw_96x8_sync:U2|RW~1512       ; 1       ;
; rw_96x8_sync:U2|RW~496        ; 1       ;
; rw_96x8_sync:U2|RW~3313       ; 1       ;
; rw_96x8_sync:U2|RW~3312       ; 1       ;
; rw_96x8_sync:U2|RW~1248       ; 1       ;
; rw_96x8_sync:U2|RW~3311       ; 1       ;
; rw_96x8_sync:U2|RW~216        ; 1       ;
; rw_96x8_sync:U2|RW~1240       ; 1       ;
; rw_96x8_sync:U2|RW~224        ; 1       ;
; rw_96x8_sync:U2|RW~3310       ; 1       ;
; rw_96x8_sync:U2|RW~1264       ; 1       ;
; rw_96x8_sync:U2|RW~3309       ; 1       ;
; rw_96x8_sync:U2|RW~232        ; 1       ;
; rw_96x8_sync:U2|RW~1256       ; 1       ;
; rw_96x8_sync:U2|RW~240        ; 1       ;
; rw_96x8_sync:U2|RW~3308       ; 1       ;
; rw_96x8_sync:U2|RW~1504       ; 1       ;
; rw_96x8_sync:U2|RW~3307       ; 1       ;
; rw_96x8_sync:U2|RW~472        ; 1       ;
; rw_96x8_sync:U2|RW~1496       ; 1       ;
; rw_96x8_sync:U2|RW~480        ; 1       ;
; rw_96x8_sync:U2|RW~3306       ; 1       ;
; rw_96x8_sync:U2|RW~3305       ; 1       ;
; rw_96x8_sync:U2|RW~1904       ; 1       ;
; rw_96x8_sync:U2|RW~3304       ; 1       ;
; rw_96x8_sync:U2|RW~864        ; 1       ;
; rw_96x8_sync:U2|RW~1888       ; 1       ;
; rw_96x8_sync:U2|RW~880        ; 1       ;
; rw_96x8_sync:U2|RW~3303       ; 1       ;
; rw_96x8_sync:U2|RW~3302       ; 1       ;
; rw_96x8_sync:U2|RW~1640       ; 1       ;
; rw_96x8_sync:U2|RW~3301       ; 1       ;
; rw_96x8_sync:U2|RW~600        ; 1       ;
; rw_96x8_sync:U2|RW~1624       ; 1       ;
; rw_96x8_sync:U2|RW~616        ; 1       ;
; rw_96x8_sync:U2|RW~3300       ; 1       ;
; rw_96x8_sync:U2|RW~1648       ; 1       ;
; rw_96x8_sync:U2|RW~3299       ; 1       ;
; rw_96x8_sync:U2|RW~608        ; 1       ;
; rw_96x8_sync:U2|RW~1632       ; 1       ;
; rw_96x8_sync:U2|RW~624        ; 1       ;
; rw_96x8_sync:U2|RW~3298       ; 1       ;
; rw_96x8_sync:U2|RW~1896       ; 1       ;
; rw_96x8_sync:U2|RW~3297       ; 1       ;
; rw_96x8_sync:U2|RW~856        ; 1       ;
; rw_96x8_sync:U2|RW~1880       ; 1       ;
; rw_96x8_sync:U2|RW~872        ; 1       ;
; rw_96x8_sync:U2|RW~3296       ; 1       ;
; rw_96x8_sync:U2|RW~3295       ; 1       ;
; rw_96x8_sync:U2|RW~3294       ; 1       ;
; rw_96x8_sync:U2|RW~2000       ; 1       ;
; rw_96x8_sync:U2|RW~3293       ; 1       ;
; rw_96x8_sync:U2|RW~968        ; 1       ;
; rw_96x8_sync:U2|RW~1992       ; 1       ;
; rw_96x8_sync:U2|RW~976        ; 1       ;
; rw_96x8_sync:U2|RW~3292       ; 1       ;
; rw_96x8_sync:U2|RW~3291       ; 1       ;
; rw_96x8_sync:U2|RW~1360       ; 1       ;
; rw_96x8_sync:U2|RW~3290       ; 1       ;
; rw_96x8_sync:U2|RW~328        ; 1       ;
; rw_96x8_sync:U2|RW~336        ; 1       ;
; rw_96x8_sync:U2|RW~1352       ; 1       ;
; rw_96x8_sync:U2|RW~3289       ; 1       ;
; rw_96x8_sync:U2|RW~1872       ; 1       ;
; rw_96x8_sync:U2|RW~3288       ; 1       ;
; rw_96x8_sync:U2|RW~840        ; 1       ;
; rw_96x8_sync:U2|RW~848        ; 1       ;
; rw_96x8_sync:U2|RW~1864       ; 1       ;
; rw_96x8_sync:U2|RW~3287       ; 1       ;
; rw_96x8_sync:U2|RW~1488       ; 1       ;
; rw_96x8_sync:U2|RW~3286       ; 1       ;
; rw_96x8_sync:U2|RW~456        ; 1       ;
; rw_96x8_sync:U2|RW~1480       ; 1       ;
; rw_96x8_sync:U2|RW~464        ; 1       ;
; rw_96x8_sync:U2|RW~3285       ; 1       ;
; rw_96x8_sync:U2|RW~3284       ; 1       ;
; rw_96x8_sync:U2|RW~3283       ; 1       ;
; rw_96x8_sync:U2|RW~1728       ; 1       ;
; rw_96x8_sync:U2|RW~3282       ; 1       ;
; rw_96x8_sync:U2|RW~696        ; 1       ;
; rw_96x8_sync:U2|RW~1720       ; 1       ;
; rw_96x8_sync:U2|RW~704        ; 1       ;
; rw_96x8_sync:U2|RW~3281       ; 1       ;
; rw_96x8_sync:U2|RW~3280       ; 1       ;
; rw_96x8_sync:U2|RW~1088       ; 1       ;
; rw_96x8_sync:U2|RW~3279       ; 1       ;
; rw_96x8_sync:U2|RW~56         ; 1       ;
; rw_96x8_sync:U2|RW~1080       ; 1       ;
; rw_96x8_sync:U2|RW~64         ; 1       ;
; rw_96x8_sync:U2|RW~3278       ; 1       ;
; rw_96x8_sync:U2|RW~1216       ; 1       ;
; rw_96x8_sync:U2|RW~3277       ; 1       ;
; rw_96x8_sync:U2|RW~184        ; 1       ;
; rw_96x8_sync:U2|RW~1208       ; 1       ;
; rw_96x8_sync:U2|RW~192        ; 1       ;
; rw_96x8_sync:U2|RW~3276       ; 1       ;
; rw_96x8_sync:U2|RW~1600       ; 1       ;
; rw_96x8_sync:U2|RW~3275       ; 1       ;
; rw_96x8_sync:U2|RW~568        ; 1       ;
; rw_96x8_sync:U2|RW~1592       ; 1       ;
; rw_96x8_sync:U2|RW~576        ; 1       ;
; rw_96x8_sync:U2|RW~3274       ; 1       ;
; rw_96x8_sync:U2|RW~3273       ; 1       ;
; rw_96x8_sync:U2|RW~1744       ; 1       ;
; rw_96x8_sync:U2|RW~3272       ; 1       ;
; rw_96x8_sync:U2|RW~712        ; 1       ;
; rw_96x8_sync:U2|RW~1736       ; 1       ;
; rw_96x8_sync:U2|RW~720        ; 1       ;
; rw_96x8_sync:U2|RW~3271       ; 1       ;
; rw_96x8_sync:U2|RW~3270       ; 1       ;
; rw_96x8_sync:U2|RW~1104       ; 1       ;
; rw_96x8_sync:U2|RW~3269       ; 1       ;
; rw_96x8_sync:U2|RW~72         ; 1       ;
; rw_96x8_sync:U2|RW~1096       ; 1       ;
; rw_96x8_sync:U2|RW~80         ; 1       ;
; rw_96x8_sync:U2|RW~3268       ; 1       ;
; rw_96x8_sync:U2|RW~1616       ; 1       ;
; rw_96x8_sync:U2|RW~3267       ; 1       ;
; rw_96x8_sync:U2|RW~584        ; 1       ;
; rw_96x8_sync:U2|RW~592        ; 1       ;
; rw_96x8_sync:U2|RW~1608       ; 1       ;
; rw_96x8_sync:U2|RW~3266       ; 1       ;
; rw_96x8_sync:U2|RW~1232       ; 1       ;
; rw_96x8_sync:U2|RW~3265       ; 1       ;
; rw_96x8_sync:U2|RW~200        ; 1       ;
; rw_96x8_sync:U2|RW~1224       ; 1       ;
; rw_96x8_sync:U2|RW~208        ; 1       ;
; rw_96x8_sync:U2|RW~3264       ; 1       ;
; rw_96x8_sync:U2|RW~3263       ; 1       ;
; rw_96x8_sync:U2|RW~1984       ; 1       ;
; rw_96x8_sync:U2|RW~3262       ; 1       ;
; rw_96x8_sync:U2|RW~952        ; 1       ;
; rw_96x8_sync:U2|RW~1976       ; 1       ;
; rw_96x8_sync:U2|RW~960        ; 1       ;
; rw_96x8_sync:U2|RW~3261       ; 1       ;
; rw_96x8_sync:U2|RW~3260       ; 1       ;
; rw_96x8_sync:U2|RW~1344       ; 1       ;
; rw_96x8_sync:U2|RW~3259       ; 1       ;
; rw_96x8_sync:U2|RW~312        ; 1       ;
; rw_96x8_sync:U2|RW~320        ; 1       ;
; rw_96x8_sync:U2|RW~1336       ; 1       ;
; rw_96x8_sync:U2|RW~3258       ; 1       ;
; rw_96x8_sync:U2|RW~1472       ; 1       ;
; rw_96x8_sync:U2|RW~3257       ; 1       ;
; rw_96x8_sync:U2|RW~440        ; 1       ;
; rw_96x8_sync:U2|RW~1464       ; 1       ;
; rw_96x8_sync:U2|RW~448        ; 1       ;
; rw_96x8_sync:U2|RW~3256       ; 1       ;
; rw_96x8_sync:U2|RW~1856       ; 1       ;
; rw_96x8_sync:U2|RW~3255       ; 1       ;
; rw_96x8_sync:U2|RW~824        ; 1       ;
; rw_96x8_sync:U2|RW~832        ; 1       ;
; rw_96x8_sync:U2|RW~1848       ; 1       ;
; rom_128x8_sync:U1|Mux1~0      ; 1       ;
; rw_96x8_sync:U2|RW~3254       ; 1       ;
; rw_96x8_sync:U2|RW~3253       ; 1       ;
; rw_96x8_sync:U2|RW~3252       ; 1       ;
; rw_96x8_sync:U2|RW~3251       ; 1       ;
; rw_96x8_sync:U2|RW~2063       ; 1       ;
; rw_96x8_sync:U2|RW~3250       ; 1       ;
; rw_96x8_sync:U2|RW~1743       ; 1       ;
; rw_96x8_sync:U2|RW~1807       ; 1       ;
; rw_96x8_sync:U2|RW~1999       ; 1       ;
; rw_96x8_sync:U2|RW~3249       ; 1       ;
; rw_96x8_sync:U2|RW~3248       ; 1       ;
; rw_96x8_sync:U2|RW~1423       ; 1       ;
; rw_96x8_sync:U2|RW~3247       ; 1       ;
; rw_96x8_sync:U2|RW~1103       ; 1       ;
; rw_96x8_sync:U2|RW~1167       ; 1       ;
; rw_96x8_sync:U2|RW~1359       ; 1       ;
; rw_96x8_sync:U2|RW~3246       ; 1       ;
; rw_96x8_sync:U2|RW~1935       ; 1       ;
; rw_96x8_sync:U2|RW~3245       ; 1       ;
; rw_96x8_sync:U2|RW~1615       ; 1       ;
; rw_96x8_sync:U2|RW~1871       ; 1       ;
; rw_96x8_sync:U2|RW~1679       ; 1       ;
; rw_96x8_sync:U2|RW~3244       ; 1       ;
; rw_96x8_sync:U2|RW~1551       ; 1       ;
; rw_96x8_sync:U2|RW~3243       ; 1       ;
; rw_96x8_sync:U2|RW~1231       ; 1       ;
; rw_96x8_sync:U2|RW~1295       ; 1       ;
; rw_96x8_sync:U2|RW~1487       ; 1       ;
; rw_96x8_sync:U2|RW~3242       ; 1       ;
; rw_96x8_sync:U2|RW~3241       ; 1       ;
; rw_96x8_sync:U2|RW~3240       ; 1       ;
; rw_96x8_sync:U2|RW~2015       ; 1       ;
; rw_96x8_sync:U2|RW~3239       ; 1       ;
; rw_96x8_sync:U2|RW~1823       ; 1       ;
; rw_96x8_sync:U2|RW~1887       ; 1       ;
; rw_96x8_sync:U2|RW~1951       ; 1       ;
; rw_96x8_sync:U2|RW~3238       ; 1       ;
; rw_96x8_sync:U2|RW~3237       ; 1       ;
; rw_96x8_sync:U2|RW~1247       ; 1       ;
; rw_96x8_sync:U2|RW~3236       ; 1       ;
; rw_96x8_sync:U2|RW~1055       ; 1       ;
; rw_96x8_sync:U2|RW~1183       ; 1       ;
; rw_96x8_sync:U2|RW~1119       ; 1       ;
; rw_96x8_sync:U2|RW~3235       ; 1       ;
; rw_96x8_sync:U2|RW~1759       ; 1       ;
; rw_96x8_sync:U2|RW~3234       ; 1       ;
; rw_96x8_sync:U2|RW~1567       ; 1       ;
; rw_96x8_sync:U2|RW~1695       ; 1       ;
; rw_96x8_sync:U2|RW~1631       ; 1       ;
; rw_96x8_sync:U2|RW~3233       ; 1       ;
; rw_96x8_sync:U2|RW~1503       ; 1       ;
; rw_96x8_sync:U2|RW~3232       ; 1       ;
; rw_96x8_sync:U2|RW~1311       ; 1       ;
; rw_96x8_sync:U2|RW~1439       ; 1       ;
; rw_96x8_sync:U2|RW~1375       ; 1       ;
; rw_96x8_sync:U2|RW~3231       ; 1       ;
; rw_96x8_sync:U2|RW~3230       ; 1       ;
; rw_96x8_sync:U2|RW~2031       ; 1       ;
; rw_96x8_sync:U2|RW~3229       ; 1       ;
; rw_96x8_sync:U2|RW~1839       ; 1       ;
; rw_96x8_sync:U2|RW~1903       ; 1       ;
; rw_96x8_sync:U2|RW~1967       ; 1       ;
; rw_96x8_sync:U2|RW~3228       ; 1       ;
; rw_96x8_sync:U2|RW~3227       ; 1       ;
; rw_96x8_sync:U2|RW~1263       ; 1       ;
; rw_96x8_sync:U2|RW~3226       ; 1       ;
; rw_96x8_sync:U2|RW~1071       ; 1       ;
; rw_96x8_sync:U2|RW~1199       ; 1       ;
; rw_96x8_sync:U2|RW~1135       ; 1       ;
; rw_96x8_sync:U2|RW~3225       ; 1       ;
; rw_96x8_sync:U2|RW~1519       ; 1       ;
; rw_96x8_sync:U2|RW~3224       ; 1       ;
; rw_96x8_sync:U2|RW~1327       ; 1       ;
; rw_96x8_sync:U2|RW~1391       ; 1       ;
; rw_96x8_sync:U2|RW~1455       ; 1       ;
; rw_96x8_sync:U2|RW~3223       ; 1       ;
; rw_96x8_sync:U2|RW~1775       ; 1       ;
; rw_96x8_sync:U2|RW~3222       ; 1       ;
; rw_96x8_sync:U2|RW~1583       ; 1       ;
; rw_96x8_sync:U2|RW~1711       ; 1       ;
; rw_96x8_sync:U2|RW~1647       ; 1       ;
; rw_96x8_sync:U2|RW~3221       ; 1       ;
; rw_96x8_sync:U2|RW~3220       ; 1       ;
; rw_96x8_sync:U2|RW~2047       ; 1       ;
; rw_96x8_sync:U2|RW~3219       ; 1       ;
; rw_96x8_sync:U2|RW~1407       ; 1       ;
; rw_96x8_sync:U2|RW~1535       ; 1       ;
; rw_96x8_sync:U2|RW~1919       ; 1       ;
; rw_96x8_sync:U2|RW~3218       ; 1       ;
; rw_96x8_sync:U2|RW~3217       ; 1       ;
; rw_96x8_sync:U2|RW~1727       ; 1       ;
; rw_96x8_sync:U2|RW~3216       ; 1       ;
; rw_96x8_sync:U2|RW~1087       ; 1       ;
; rw_96x8_sync:U2|RW~1215       ; 1       ;
; rw_96x8_sync:U2|RW~1599       ; 1       ;
; rw_96x8_sync:U2|RW~3215       ; 1       ;
; rw_96x8_sync:U2|RW~1791       ; 1       ;
; rw_96x8_sync:U2|RW~3214       ; 1       ;
; rw_96x8_sync:U2|RW~1151       ; 1       ;
; rw_96x8_sync:U2|RW~1663       ; 1       ;
; rw_96x8_sync:U2|RW~1279       ; 1       ;
; rw_96x8_sync:U2|RW~3213       ; 1       ;
; rw_96x8_sync:U2|RW~1983       ; 1       ;
; rw_96x8_sync:U2|RW~3212       ; 1       ;
; rw_96x8_sync:U2|RW~1343       ; 1       ;
; rw_96x8_sync:U2|RW~1471       ; 1       ;
; rw_96x8_sync:U2|RW~1855       ; 1       ;
; rw_96x8_sync:U2|RW~3211       ; 1       ;
; rw_96x8_sync:U2|RW~3210       ; 1       ;
; rw_96x8_sync:U2|RW~3209       ; 1       ;
; rw_96x8_sync:U2|RW~3208       ; 1       ;
; rw_96x8_sync:U2|RW~1031       ; 1       ;
; rw_96x8_sync:U2|RW~3207       ; 1       ;
; rw_96x8_sync:U2|RW~487        ; 1       ;
; rw_96x8_sync:U2|RW~519        ; 1       ;
; rw_96x8_sync:U2|RW~999        ; 1       ;
; rw_96x8_sync:U2|RW~3206       ; 1       ;
; rw_96x8_sync:U2|RW~3205       ; 1       ;
; rw_96x8_sync:U2|RW~759        ; 1       ;
; rw_96x8_sync:U2|RW~3204       ; 1       ;
; rw_96x8_sync:U2|RW~215        ; 1       ;
; rw_96x8_sync:U2|RW~727        ; 1       ;
; rw_96x8_sync:U2|RW~247        ; 1       ;
; rw_96x8_sync:U2|RW~3203       ; 1       ;
; rw_96x8_sync:U2|RW~775        ; 1       ;
; rw_96x8_sync:U2|RW~3202       ; 1       ;
; rw_96x8_sync:U2|RW~231        ; 1       ;
; rw_96x8_sync:U2|RW~743        ; 1       ;
; rw_96x8_sync:U2|RW~263        ; 1       ;
; rw_96x8_sync:U2|RW~3201       ; 1       ;
; rw_96x8_sync:U2|RW~1015       ; 1       ;
; rw_96x8_sync:U2|RW~3200       ; 1       ;
; rw_96x8_sync:U2|RW~471        ; 1       ;
; rw_96x8_sync:U2|RW~503        ; 1       ;
; rw_96x8_sync:U2|RW~983        ; 1       ;
; rw_96x8_sync:U2|RW~3199       ; 1       ;
; rw_96x8_sync:U2|RW~3198       ; 1       ;
; rw_96x8_sync:U2|RW~3197       ; 1       ;
; rw_96x8_sync:U2|RW~839        ; 1       ;
; rw_96x8_sync:U2|RW~3196       ; 1       ;
; rw_96x8_sync:U2|RW~71         ; 1       ;
; rw_96x8_sync:U2|RW~583        ; 1       ;
; rw_96x8_sync:U2|RW~327        ; 1       ;
; rw_96x8_sync:U2|RW~3195       ; 1       ;
; rw_96x8_sync:U2|RW~3194       ; 1       ;
; rw_96x8_sync:U2|RW~791        ; 1       ;
; rw_96x8_sync:U2|RW~3193       ; 1       ;
; rw_96x8_sync:U2|RW~23         ; 1       ;
; rw_96x8_sync:U2|RW~279        ; 1       ;
; rw_96x8_sync:U2|RW~535        ; 1       ;
; rw_96x8_sync:U2|RW~3192       ; 1       ;
; rw_96x8_sync:U2|RW~807        ; 1       ;
; rw_96x8_sync:U2|RW~3191       ; 1       ;
; rw_96x8_sync:U2|RW~39         ; 1       ;
; rw_96x8_sync:U2|RW~295        ; 1       ;
; rw_96x8_sync:U2|RW~551        ; 1       ;
; rw_96x8_sync:U2|RW~3190       ; 1       ;
; rw_96x8_sync:U2|RW~823        ; 1       ;
; rw_96x8_sync:U2|RW~3189       ; 1       ;
; rw_96x8_sync:U2|RW~55         ; 1       ;
; rw_96x8_sync:U2|RW~567        ; 1       ;
; rw_96x8_sync:U2|RW~311        ; 1       ;
; rw_96x8_sync:U2|RW~3188       ; 1       ;
; rw_96x8_sync:U2|RW~3187       ; 1       ;
; rw_96x8_sync:U2|RW~967        ; 1       ;
; rw_96x8_sync:U2|RW~3186       ; 1       ;
; rw_96x8_sync:U2|RW~199        ; 1       ;
; rw_96x8_sync:U2|RW~455        ; 1       ;
; rw_96x8_sync:U2|RW~711        ; 1       ;
; rw_96x8_sync:U2|RW~3185       ; 1       ;
; rw_96x8_sync:U2|RW~3184       ; 1       ;
; rw_96x8_sync:U2|RW~919        ; 1       ;
; rw_96x8_sync:U2|RW~3183       ; 1       ;
; rw_96x8_sync:U2|RW~151        ; 1       ;
; rw_96x8_sync:U2|RW~407        ; 1       ;
; rw_96x8_sync:U2|RW~663        ; 1       ;
; rw_96x8_sync:U2|RW~3182       ; 1       ;
; rw_96x8_sync:U2|RW~935        ; 1       ;
; rw_96x8_sync:U2|RW~3181       ; 1       ;
; rw_96x8_sync:U2|RW~167        ; 1       ;
; rw_96x8_sync:U2|RW~423        ; 1       ;
; rw_96x8_sync:U2|RW~679        ; 1       ;
; rw_96x8_sync:U2|RW~3180       ; 1       ;
; rw_96x8_sync:U2|RW~951        ; 1       ;
; rw_96x8_sync:U2|RW~3179       ; 1       ;
; rw_96x8_sync:U2|RW~183        ; 1       ;
; rw_96x8_sync:U2|RW~439        ; 1       ;
; rw_96x8_sync:U2|RW~695        ; 1       ;
; rw_96x8_sync:U2|RW~3178       ; 1       ;
; rw_96x8_sync:U2|RW~3177       ; 1       ;
; rw_96x8_sync:U2|RW~903        ; 1       ;
; rw_96x8_sync:U2|RW~3176       ; 1       ;
; rw_96x8_sync:U2|RW~615        ; 1       ;
; rw_96x8_sync:U2|RW~871        ; 1       ;
; rw_96x8_sync:U2|RW~647        ; 1       ;
; rw_96x8_sync:U2|RW~3175       ; 1       ;
; rw_96x8_sync:U2|RW~3174       ; 1       ;
; rw_96x8_sync:U2|RW~375        ; 1       ;
; rw_96x8_sync:U2|RW~3173       ; 1       ;
; rw_96x8_sync:U2|RW~87         ; 1       ;
; rw_96x8_sync:U2|RW~119        ; 1       ;
; rw_96x8_sync:U2|RW~343        ; 1       ;
; rw_96x8_sync:U2|RW~3172       ; 1       ;
; rw_96x8_sync:U2|RW~391        ; 1       ;
; rw_96x8_sync:U2|RW~3171       ; 1       ;
; rw_96x8_sync:U2|RW~103        ; 1       ;
; rw_96x8_sync:U2|RW~135        ; 1       ;
; rw_96x8_sync:U2|RW~359        ; 1       ;
; rw_96x8_sync:U2|RW~3170       ; 1       ;
; rw_96x8_sync:U2|RW~887        ; 1       ;
; rw_96x8_sync:U2|RW~3169       ; 1       ;
; rw_96x8_sync:U2|RW~599        ; 1       ;
; rw_96x8_sync:U2|RW~631        ; 1       ;
; rw_96x8_sync:U2|RW~855        ; 1       ;
; rw_96x8_sync:U2|RW~3168       ; 1       ;
; rw_96x8_sync:U2|RW~3167       ; 1       ;
; rw_96x8_sync:U2|RW~3166       ; 1       ;
; rw_96x8_sync:U2|RW~2055       ; 1       ;
; rw_96x8_sync:U2|RW~3165       ; 1       ;
; rw_96x8_sync:U2|RW~2007       ; 1       ;
; rw_96x8_sync:U2|RW~2039       ; 1       ;
; rw_96x8_sync:U2|RW~2023       ; 1       ;
; rw_96x8_sync:U2|RW~3164       ; 1       ;
; rw_96x8_sync:U2|RW~3163       ; 1       ;
; rw_96x8_sync:U2|RW~1287       ; 1       ;
+-------------------------------+---------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 5,419 / 32,401 ( 17 % ) ;
; C16 interconnects     ; 83 / 1,326 ( 6 % )      ;
; C4 interconnects      ; 3,024 / 21,816 ( 14 % ) ;
; Direct links          ; 225 / 32,401 ( < 1 % )  ;
; Global clocks         ; 2 / 10 ( 20 % )         ;
; Local interconnects   ; 702 / 10,320 ( 7 % )    ;
; R24 interconnects     ; 98 / 1,289 ( 8 % )      ;
; R4 interconnects      ; 3,442 / 28,186 ( 12 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 10.78) ; Number of LABs  (Total = 250) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 6                             ;
; 2                                           ; 36                            ;
; 3                                           ; 18                            ;
; 4                                           ; 7                             ;
; 5                                           ; 4                             ;
; 6                                           ; 3                             ;
; 7                                           ; 2                             ;
; 8                                           ; 6                             ;
; 9                                           ; 7                             ;
; 10                                          ; 6                             ;
; 11                                          ; 4                             ;
; 12                                          ; 8                             ;
; 13                                          ; 17                            ;
; 14                                          ; 14                            ;
; 15                                          ; 36                            ;
; 16                                          ; 76                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.84) ; Number of LABs  (Total = 250) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 4                             ;
; 1 Clock                            ; 249                           ;
; 1 Clock enable                     ; 82                            ;
; 2 Clock enables                    ; 124                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 16.73) ; Number of LABs  (Total = 250) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 3                             ;
; 3                                            ; 17                            ;
; 4                                            ; 25                            ;
; 5                                            ; 10                            ;
; 6                                            ; 3                             ;
; 7                                            ; 5                             ;
; 8                                            ; 3                             ;
; 9                                            ; 2                             ;
; 10                                           ; 5                             ;
; 11                                           ; 1                             ;
; 12                                           ; 2                             ;
; 13                                           ; 2                             ;
; 14                                           ; 7                             ;
; 15                                           ; 3                             ;
; 16                                           ; 8                             ;
; 17                                           ; 9                             ;
; 18                                           ; 12                            ;
; 19                                           ; 6                             ;
; 20                                           ; 9                             ;
; 21                                           ; 13                            ;
; 22                                           ; 12                            ;
; 23                                           ; 12                            ;
; 24                                           ; 21                            ;
; 25                                           ; 14                            ;
; 26                                           ; 15                            ;
; 27                                           ; 16                            ;
; 28                                           ; 6                             ;
; 29                                           ; 5                             ;
; 30                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.53) ; Number of LABs  (Total = 250) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 29                            ;
; 2                                               ; 27                            ;
; 3                                               ; 15                            ;
; 4                                               ; 9                             ;
; 5                                               ; 12                            ;
; 6                                               ; 7                             ;
; 7                                               ; 4                             ;
; 8                                               ; 12                            ;
; 9                                               ; 11                            ;
; 10                                              ; 12                            ;
; 11                                              ; 15                            ;
; 12                                              ; 17                            ;
; 13                                              ; 24                            ;
; 14                                              ; 25                            ;
; 15                                              ; 15                            ;
; 16                                              ; 10                            ;
; 17                                              ; 3                             ;
; 18                                              ; 1                             ;
; 19                                              ; 1                             ;
; 20                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 21.56) ; Number of LABs  (Total = 250) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 5                             ;
; 4                                            ; 4                             ;
; 5                                            ; 3                             ;
; 6                                            ; 22                            ;
; 7                                            ; 5                             ;
; 8                                            ; 11                            ;
; 9                                            ; 6                             ;
; 10                                           ; 3                             ;
; 11                                           ; 5                             ;
; 12                                           ; 4                             ;
; 13                                           ; 4                             ;
; 14                                           ; 4                             ;
; 15                                           ; 1                             ;
; 16                                           ; 3                             ;
; 17                                           ; 3                             ;
; 18                                           ; 7                             ;
; 19                                           ; 3                             ;
; 20                                           ; 4                             ;
; 21                                           ; 3                             ;
; 22                                           ; 4                             ;
; 23                                           ; 6                             ;
; 24                                           ; 6                             ;
; 25                                           ; 13                            ;
; 26                                           ; 8                             ;
; 27                                           ; 10                            ;
; 28                                           ; 16                            ;
; 29                                           ; 9                             ;
; 30                                           ; 21                            ;
; 31                                           ; 13                            ;
; 32                                           ; 13                            ;
; 33                                           ; 31                            ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 75        ; 0            ; 0            ; 75        ; 75        ; 0            ; 32           ; 0            ; 0            ; 43           ; 0            ; 32           ; 43           ; 0            ; 0            ; 0            ; 32           ; 0            ; 0            ; 0            ; 0            ; 0            ; 75        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 75           ; 75           ; 75           ; 75           ; 75           ; 0         ; 75           ; 75           ; 0         ; 0         ; 75           ; 43           ; 75           ; 75           ; 32           ; 75           ; 43           ; 32           ; 75           ; 75           ; 75           ; 43           ; 75           ; 75           ; 75           ; 75           ; 75           ; 0         ; 75           ; 75           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; data_out[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_out[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_out[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_out[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_out[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_out[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_out[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_out[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_00[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_00[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_00[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_00[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_00[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_00[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_00[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_00[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_01[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_01[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_01[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_01[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_01[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_01[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_01[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_01[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_02[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_02[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_02[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_02[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_02[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_02[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_02[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_02[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_02[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_01[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; address[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; address[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; address[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; address[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; address[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; address[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; address[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; address[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_00[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_02[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_01[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_00[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_02[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_01[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_00[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_02[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_01[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_00[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_02[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_01[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_00[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_02[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_01[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_00[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_02[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_01[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_00[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_02[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_01[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_00[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clock              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; writen             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP3C5E144C7 for design "memory"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C5E144I7 is compatible
    Info (176445): Device EP3C10E144C7 is compatible
    Info (176445): Device EP3C10E144I7 is compatible
    Info (176445): Device EP3C16E144C7 is compatible
    Info (176445): Device EP3C16E144I7 is compatible
    Info (176445): Device EP3C25E144C7 is compatible
    Info (176445): Device EP3C25E144I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 101
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 75 pins of 75 total pins
    Info (169086): Pin data_out[0] not assigned to an exact location on the device
    Info (169086): Pin data_out[1] not assigned to an exact location on the device
    Info (169086): Pin data_out[2] not assigned to an exact location on the device
    Info (169086): Pin data_out[3] not assigned to an exact location on the device
    Info (169086): Pin data_out[4] not assigned to an exact location on the device
    Info (169086): Pin data_out[5] not assigned to an exact location on the device
    Info (169086): Pin data_out[6] not assigned to an exact location on the device
    Info (169086): Pin data_out[7] not assigned to an exact location on the device
    Info (169086): Pin port_out_00[0] not assigned to an exact location on the device
    Info (169086): Pin port_out_00[1] not assigned to an exact location on the device
    Info (169086): Pin port_out_00[2] not assigned to an exact location on the device
    Info (169086): Pin port_out_00[3] not assigned to an exact location on the device
    Info (169086): Pin port_out_00[4] not assigned to an exact location on the device
    Info (169086): Pin port_out_00[5] not assigned to an exact location on the device
    Info (169086): Pin port_out_00[6] not assigned to an exact location on the device
    Info (169086): Pin port_out_00[7] not assigned to an exact location on the device
    Info (169086): Pin port_out_01[0] not assigned to an exact location on the device
    Info (169086): Pin port_out_01[1] not assigned to an exact location on the device
    Info (169086): Pin port_out_01[2] not assigned to an exact location on the device
    Info (169086): Pin port_out_01[3] not assigned to an exact location on the device
    Info (169086): Pin port_out_01[4] not assigned to an exact location on the device
    Info (169086): Pin port_out_01[5] not assigned to an exact location on the device
    Info (169086): Pin port_out_01[6] not assigned to an exact location on the device
    Info (169086): Pin port_out_01[7] not assigned to an exact location on the device
    Info (169086): Pin port_out_02[0] not assigned to an exact location on the device
    Info (169086): Pin port_out_02[1] not assigned to an exact location on the device
    Info (169086): Pin port_out_02[2] not assigned to an exact location on the device
    Info (169086): Pin port_out_02[3] not assigned to an exact location on the device
    Info (169086): Pin port_out_02[4] not assigned to an exact location on the device
    Info (169086): Pin port_out_02[5] not assigned to an exact location on the device
    Info (169086): Pin port_out_02[6] not assigned to an exact location on the device
    Info (169086): Pin port_out_02[7] not assigned to an exact location on the device
    Info (169086): Pin port_in_02[0] not assigned to an exact location on the device
    Info (169086): Pin port_in_01[0] not assigned to an exact location on the device
    Info (169086): Pin address[5] not assigned to an exact location on the device
    Info (169086): Pin address[6] not assigned to an exact location on the device
    Info (169086): Pin address[7] not assigned to an exact location on the device
    Info (169086): Pin address[4] not assigned to an exact location on the device
    Info (169086): Pin address[0] not assigned to an exact location on the device
    Info (169086): Pin address[1] not assigned to an exact location on the device
    Info (169086): Pin address[2] not assigned to an exact location on the device
    Info (169086): Pin address[3] not assigned to an exact location on the device
    Info (169086): Pin port_in_00[0] not assigned to an exact location on the device
    Info (169086): Pin port_in_02[1] not assigned to an exact location on the device
    Info (169086): Pin port_in_01[1] not assigned to an exact location on the device
    Info (169086): Pin port_in_00[1] not assigned to an exact location on the device
    Info (169086): Pin port_in_02[2] not assigned to an exact location on the device
    Info (169086): Pin port_in_01[2] not assigned to an exact location on the device
    Info (169086): Pin port_in_00[2] not assigned to an exact location on the device
    Info (169086): Pin port_in_02[3] not assigned to an exact location on the device
    Info (169086): Pin port_in_01[3] not assigned to an exact location on the device
    Info (169086): Pin port_in_00[3] not assigned to an exact location on the device
    Info (169086): Pin port_in_02[4] not assigned to an exact location on the device
    Info (169086): Pin port_in_01[4] not assigned to an exact location on the device
    Info (169086): Pin port_in_00[4] not assigned to an exact location on the device
    Info (169086): Pin port_in_02[5] not assigned to an exact location on the device
    Info (169086): Pin port_in_01[5] not assigned to an exact location on the device
    Info (169086): Pin port_in_00[5] not assigned to an exact location on the device
    Info (169086): Pin port_in_02[6] not assigned to an exact location on the device
    Info (169086): Pin port_in_01[6] not assigned to an exact location on the device
    Info (169086): Pin port_in_00[6] not assigned to an exact location on the device
    Info (169086): Pin port_in_02[7] not assigned to an exact location on the device
    Info (169086): Pin port_in_01[7] not assigned to an exact location on the device
    Info (169086): Pin port_in_00[7] not assigned to an exact location on the device
    Info (169086): Pin clock not assigned to an exact location on the device
    Info (169086): Pin writen not assigned to an exact location on the device
    Info (169086): Pin data_in[0] not assigned to an exact location on the device
    Info (169086): Pin reset not assigned to an exact location on the device
    Info (169086): Pin data_in[1] not assigned to an exact location on the device
    Info (169086): Pin data_in[2] not assigned to an exact location on the device
    Info (169086): Pin data_in[3] not assigned to an exact location on the device
    Info (169086): Pin data_in[4] not assigned to an exact location on the device
    Info (169086): Pin data_in[5] not assigned to an exact location on the device
    Info (169086): Pin data_in[6] not assigned to an exact location on the device
    Info (169086): Pin data_in[7] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'memory.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clock~input (placed in PIN 22 (CLK0, DIFFCLK_0p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node reset~input (placed in PIN 23 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 73 (unused VREF, 2.5V VCCIO, 41 input, 32 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 6 total pin(s) used --  7 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  8 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  11 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  14 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  14 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  9 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  13 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  12 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:06
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 11% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 18% of the available device resources in the region that extends from location X11_Y0 to location X22_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:06
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.72 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file C:/altera/13.1/Digitales2/Proyecto1/memory/output_files/memory.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 5433 megabytes
    Info: Processing ended: Fri Mar 26 08:40:41 2021
    Info: Elapsed time: 00:00:23
    Info: Total CPU time (on all processors): 00:00:29


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/altera/13.1/Digitales2/Proyecto1/memory/output_files/memory.fit.smsg.


