% !TEX root = main.tex

\subsection{基本概念}
\subsubsection{多周期CPU}
\qquad多周期CPU指的是将整个CPU的执行过程分成几个阶段，每个阶段用一个时钟去完成，然后开始下一条指令的执行，而每种指令执行时所用的时钟数不尽相同。多周期CPU在处理指令时，需要经过以下五个阶段（见图\ref{fig:phases}）：
\begin{enumerate}
	\item 取指(IF)：根据程序计数器PC中的指令地址，从存储器中取出一条指令，同时，PC根据指令字长度自动递增产生下一条指令所需要的指令地址；但遇到``地址转移''指令时，则需要对``转移地址''进行处理后送入PC。
	\item 译码(ID)：对取指操作中得到的指令进行译码，确定该指令需要完成的操作，从而产生相应的操作控制信号，从而产生相应的操作控制信号，用于驱动执行状态中的各种操作。
	\item 执行(EXE)：根据指令译码得到的操作控制信号，执行指令动作。
	\item 访存(MEM)：所有需要访问存储器的操作都将在这个步骤中执行，该步骤给出存储器的数据地址，把数据写入到存储器中数据地址所指定的存储单，或者从存储器中得到数据地址单元中的数据。
	\item 写回(WB)：将指令执行的结果或者访问存储器得到的数据写回相应的目标寄存器。
\end{enumerate}
\begin{figure}[H]
\centering
\includegraphics[width=0.6\linewidth]{fig/Phases.pdf}
\caption{多周期CPU的多个阶段}
\label{fig:phases}
\end{figure}

\subsubsection{数据通路及控制信号}
\qquad 基本数据通路见图\ref{fig:datapath}，控制信号见表\ref{tab:control}。
\par 注意，图\ref{fig:datapath}上增加IR指令寄存器，目的是使指令代码保持稳定；PC写使能控制信号PCWrite则确保了PC可以适时修改。ADR、BDR、ALUDR、DBDR四个寄存器都不需要写使能信号，其作用是切分数据通路，将大组合逻辑切分为若干个小组合逻辑，大延迟变为多个分段小延迟。
\begin{figure}[H]
\centering
\includegraphics[width=\linewidth]{fig/Datapath-All.pdf}
\caption{基本数据通路}
\label{fig:datapath}
\end{figure}
\begin{table}[H]
  \centering\xiaowu
  \caption{控制信号}
    \begin{tabular}{|l|l|l|c|c|c|}
    \hline
    \multicolumn{1}{|c|}{控制信号名} & \multicolumn{1}{c|}{状态0} & \multicolumn{1}{c|}{状态1} & 控制信号名 & 状态    & 操作 \\
    \hline
    Reset & 初始化PC为0 & PC接收新地址 & \multicolumn{1}{l|}{\multirow{3}[6]{*}{RegDst[1:0]}} & \multicolumn{1}{l|}{00} & \multicolumn{1}{l|}{写入寄存器地址来自rt字段} \\
\cline{1-3}\cline{5-6}    PCWrite & PC不更改，halt & PC更改  &       & \multicolumn{1}{l|}{01} & \multicolumn{1}{l|}{写入寄存器地址来自rd字段} \\
\cline{1-3}\cline{5-6}    RegWrite & 寄存器不可写 & 寄存器可写 &       & \multicolumn{1}{l|}{10} & \multicolumn{1}{l|}{\$31 } \\
    \hline
    ALUSrcA & 寄存器rs内容 & 立即数sa & \multicolumn{1}{l|}{\multirow{4}[8]{*}{PCSrc[1:0]}} & \multicolumn{1}{l|}{00} & \multicolumn{1}{l|}{PC+4} \\
\cline{1-3}\cline{5-6}    ALUSrcB & 寄存器rt内容 & 立即数imm &       & \multicolumn{1}{l|}{01} & \multicolumn{1}{l|}{跳转} \\
\cline{1-3}\cline{5-6}    ExtOp & 零扩展   & 符号扩展  &       & \multicolumn{1}{l|}{10} & \multicolumn{1}{l|}{分支} \\
\cline{1-3}\cline{5-6}    DBSrc & ALU输出 & 内存读取  &       & \multicolumn{1}{l|}{11} & \multicolumn{1}{l|}{rs寄存器的内容} \\
    \hline
    WrRegSrc & DataBus & PC+4  & \multicolumn{1}{l|}{ALUOp[2:0]} & \multicolumn{2}{c|}{见表} \\
    \hline
    MemWrite & 内存不可写 & 内存可写  & \multicolumn{3}{c|}{} \\
    \hline
    \end{tabular}%
  \label{tab:control}%
\end{table}%

\subsubsection{MIPS指令格式}
\qquad MIPS指令可分为以下三种格式，见图\ref{fig:mips_type}。
\begin{figure}[H]
\centering
\includegraphics[width=0.8\linewidth]{fig/MIPS.pdf}
\caption{MIPS指令类型}
\label{fig:mips_type}
\end{figure}
其中各字段缩写含义如表\ref{tab:mips}所示。
% Table generated by Excel2LaTeX from sheet 'Sheet1'
\begin{table}[H]
  \centering\xiaowu
  \caption{\xiaowu MIPS指令各字段缩写含义}
    \begin{tabular}{|l|l|}
    \hline
    op    & 操作码 \\
    \hline
    rs    & 只读，第一个源操作数寄存器地址/编号，范围为\verb'0x00'$\sim$\verb'0x1F' \\
    \hline
    rt    & 可读可写，第二个源操作数地址或目标操作数寄存器地址 \\
    \hline
    rd    & 只写，目的操作数寄存器地址 \\
    \hline
    sham(shift amt) & 位移量，在移位指令中用于指定移多少位 \\
    \hline
    funct & 功能码，在R类型指令中配合op一起使用 \\
    \hline
    immediate & 16位立即数 \\
    \hline
    address & 目标转移地址 \\
    \hline
    \end{tabular}%
  \label{tab:mips}%
\end{table}%