module ShiftRegister(
    input clk,                    // Tín hiệu clock
    input [1:0] S,                // Tín hiệu điều khiển S1 và S0
    input [3:0] parallel_in,      // Dữ liệu đầu vào song song (I3, I2, I1, I0)
    input IL,                     // Dữ liệu dịch trái
    input IR,                     // Dữ liệu dịch phải
    output reg [3:0] Q            // Đầu ra của thanh ghi (Q3, Q2, Q1, Q0)
);

    always @(posedge clk) begin
        case(S)
            2'b00: Q <= Q;                          // No change
            2'b01: Q <= parallel_in;                // Load parallel input
            2'b10: Q <= {Q[2:0], IL};               // Shift left
            2'b11: Q <= {IR, Q[3:1]};               // Shift right
            default: Q <= Q;                        // Mặc định giữ nguyên
        endcase
    end

endmodule