<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:28:13.2813</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.09.21</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0119548</applicationNumber><claimCount>10</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 칩, 반도체 장치, 및 이를 포함하는 반도체 패키지</inventionTitle><inventionTitleEng>SEMICONDUCTOR CHIP, SEMICONDCUTOR DEVICE, AND  SEMICONDUCTOR PACKAGE COMPRISING THE SAME</inventionTitleEng><openDate>2024.03.28</openDate><openNumber>10-2024-0040513</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.09.03</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/065</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/18</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/31</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명의 반도체 칩은 제1 면 및 상기 제1 면에 대향하는 제2 면을 갖고, 상기 제1 면과 인접하여 활성층을 갖는 반도체 기판; 상기 반도체 기판의 적어도 일부를 관통하고, 상기 활성층과 연결되는 관통 전극; 상기 관통 전극과 연결되도록 상기 반도체 기판의 상기 제2 면 상에 있는 제2 칩 연결 패드; 상기 반도체 기판의 상기 제2 면 상에 평면적으로 상기 제2 칩 연결 패드보다 외측에 위치하는 더미 패턴; 및 상기 관통 전극과 연결되도록 상기 반도체 기판의 상기 제1 면 상에 있는 제1 칩 연결 패드를 포함하되, 상기 더미 패턴은 평면적으로 상기 반도체 기판의 사각형의 4변들(four sides)중 적어도 하나의 변(side)과 인접하여 배치된 라인형 패턴을 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 면 및 상기 제1 면에 대향하는 제2 면을 갖고, 상기 제1 면과 인접한 부분에서 활성층을 갖는 반도체 기판;상기 반도체 기판의 적어도 일부를 관통하고, 상기 활성층과 연결되는 관통 전극;상기 관통 전극과 연결되도록 상기 반도체 기판의 상기 제2 면 상에 있는 제2 칩 연결 패드; 상기 반도체 기판의 상기 제2 면 상에 평면적으로 상기 제2 칩 연결 패드보다 외측에 위치하는 더미 패턴; 및 상기 관통 전극과 연결되도록 상기 반도체 기판의 상기 제1 면 상에 있는 제1 칩 연결 패드를 포함하되,상기 더미 패턴은 평면적으로 상기 반도체 기판의 사각형의 4변들(four sides)중 적어도 하나의 변(side)과 인접하여 배치된 라인형 패턴을 포함하는 것을 특징으로 하는 반도체 칩.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 더미 패턴은 평면적으로 복수개의 더미 패턴들을 포함하고, 상기 더미 패턴들은 평면적으로 상기 반도체 기판의 사각형의 4변들(four sides)과 인접함과 아울러 서로 이격되어 배치된 복수개의 라인형 패턴들인 것을 특징으로 하는 반도체 칩.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서, 상기 라인형 패턴들은 평면적으로 상기 사각형의 반도체 기판의 4개의 코너 인접 영역들을 커버하지 않게 배치되어 있는 것을 특징으로 하는 반도체 칩.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 상기 더미 패턴의 높이는 상기 제2 칩 연결 패드의 높이보다 높은 것을 특징으로 하는 반도체 칩. </claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 상기 더미 패턴은 상기 반도체 기판과 일체형 구조인 것을 특징으로 하는 반도체 칩.</claim></claimInfo><claimInfo><claim>6. 제1 반도체 칩;상기 제1 반도체 칩 상에 탑재된 제2 반도체 칩; 및상기 제1 반도체 칩과 상기 제2 반도체 칩 사이에 배치된 제1 접착층을 포함하되,상기 제1 반도체 칩은 제1 면 및 상기 제1 면에 대향하는 제2 면을 갖고, 상기 제1 면과 인접하여 제1 활성층을 갖는 제1 반도체 기판; 상기 제1 반도체 기판의 적어도 일부를 관통하고, 상기 제1 활성층과 연결되는 제1 관통 전극; 상기 제1 관통 전극과 연결되도록 상기 제1 반도체 기판의 상기 제2 면 상에 있는 제2 칩 연결 패드; 상기 제1 반도체 기판의 상기 제2 면 상에 평면적으로 상기 제2 칩 연결 패드보다 외측에 위치하는 제1 더미 패턴; 및 상기 제1 관통 전극과 연결되도록 상기 제1 반도체 기판의 상기 제1 면 상에 있는 제1 칩 연결 패드를 포함하되, 상기 제1 더미 패턴은 평면적으로 상기 제1 반도체 기판의 사각형의 4변들(four sides)중 적어도 하나의 변(side)과 인접하여 배치된 제1 라인형 패턴을 포함하고,상기 제2 반도체 칩은 제3 면 및 상기 제3 면에 대향하는 제4 면을 갖고, 상기 제3 면과 인접하여 제2 활성층을 갖는 제2 반도체 기판; 상기 제2 반도체 기판의 적어도 일부를 관통하고, 상기 제2 활성층과 연결되는 제2 관통 전극; 상기 제2 관통 전극과 연결되도록 상기 제2 반도체 기판의 상기 제4 면 상에 있는 제4 칩 연결 패드; 상기 제2 반도체 기판의 상기 제4 면 상에 평면적으로 상기 제4 칩 연결 패드보다 외측에 위치하는 제2 더미 패턴; 상기 제2 관통 전극과 연결되도록 상기 제2 반도체 기판의 상기 제3 면 상에 있는 제3 칩 연결 패드; 및 상기 제3 칩 연결 패드 상에 부착되어 상기 제3 칩 연결 패드와 상기 제2 칩 연결 패드를 연결하는 제2 연결 부재를 포함하되, 상기 제2 더미 패턴은 평면적으로 상기 제2 반도체 기판의 사각형의 4변들(four sides)중 적어도 하나의 변(side)과 인접하여 배치된 제2 라인형 패턴을 포함하고,상기 제1 접착층은 상기 제2 칩 연결 패드, 상기 제3 칩 연결 패드, 상기 제2 연결 부재, 및 상기 제1 더미 패턴을 포위하도록 구성되는 것을 특징으로 하는 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서, 상기 제1 더미 패턴은 평면적으로 복수개의 제1 더미 패턴들을 포함하고, 및 상기 제1 더미 패턴들은 평면적으로 상기 제1 반도체 기판의 사각형의 4변들(four sides)과 인접하여 서로 떨어져 배치된 복수개의 제1 라인형 패턴들이고, 상기 제2 더미 패턴은 평면적으로 복수개의 제2 더미 패턴들을 포함하고, 및 상기 제2 더미 패턴들은 평면적으로 상기 제2 반도체 기판의 사각형의 4변들(four sides)과 인접하여 서로 떨어져 배치된 복수개의 제2 라인형 패턴들인 것을 특징으로 하는 반도체 장치. </claim></claimInfo><claimInfo><claim>8. 제6항에 있어서, 상기 제1 더미 패턴은 상기 제1 반도체 기판의 제2 면과 상기 제2 반도체 기판의 제3 면을 모두 접촉하는 것을 특징으로 하는 반도체 장치.   </claim></claimInfo><claimInfo><claim>9. 베이스 칩;상기 베이스 칩 상에 탑재된 제1 반도체 칩;상기 베이스 칩과 상기 제1 반도체 칩 사이에 배치된 베이스 접착층;상기 제1 반도체 칩 상에 탑재된 제2 반도체 칩; 및상기 제1 반도체 칩과 상기 제2 반도체 칩 사이에 배치된 제1 접착층;상기 베이스 칩 상에서 상기 제1 반도체 칩, 상기 제2 반도체 칩, 상기 베이스 접착층 및 상기 제1 접착층을 둘러싸는 봉지층을 포함하되, 상기 베이스 칩은 베이스 하면 및 상기 베이스 하면과 대향하는 베이스 상면을 가지는 베이스 기판; 상기 베이스 하면에는 배치된 외부 연결 패드; 상기 외부 연결 패드와 연결되는 외부 연결 부재; 및 상기 베이스의 상면에는 배치된 내부 연결 패드를 포함하고, 상기 제1 반도체 칩은 제1 면 및 상기 제1 면에 대향하는 제2 면을 갖고, 상기 제1 면과 인접하여 제1 활성층을 갖는 제1 반도체 기판; 상기 제1 반도체 기판의 적어도 일부를 관통하고, 상기 제1 활성층과 연결되는 제1 관통 전극; 상기 제1 관통 전극과 연결되도록 상기 제1 반도체 기판의 상기 제2 면 상에 있는 제2 칩 연결 패드; 상기 제1 반도체 기판의 상기 제2 면 상에 평면적으로 상기 제2 칩 연결 패드보다 외측에 위치하는 제1 더미 패턴; 상기 제1 관통 전극과 연결되도록 상기 제1 반도체 기판의 상기 제1 면 상에 있는 제1 칩 연결 패드; 및 상기 제1 칩 연결 패드 및 상기 내부 연결 패드와 연결된 제1 연결 부재를 포함하되, 상기 제1 더미 패턴은 평면적으로 상기 제1 반도체 기판의 사각형의 4변들(four sides)중 적어도 하나의 변(side)과 인접하여 배치된 제1 라인형 패턴을 포함하고,상기 제2 반도체 칩은 제3 면 및 상기 제3 면에 대향하는 제4 면을 갖고, 상기 제3 면과 인접하여 제2 활성층을 갖는 제2 반도체 기판; 상기 제2 반도체 기판의 적어도 일부를 관통하고, 상기 제2 활성층과 연결되는 제2 관통 전극; 상기 제2 관통 전극과 연결되도록 상기 제2 반도체 기판의 상기 제4 면 상에 있는 제4 칩 연결 패드; 상기 제2 반도체 기판의 상기 제4 면 상에 평면적으로 상기 제4 칩 연결 패드보다 외측에 위치하는 제2 더미 패턴; 상기 제2 관통 전극과 연결되도록 상기 제2 반도체 기판의 상기 제3 면 상에 있는 제3 칩 연결 패드; 및 상기 제3 칩 연결 패드 상에 부착되어 상기 제3 칩 연결 패드와 상기 제2 칩 연결 패드를 연결하는 제2 연결 부재를 포함하되, 상기 제2 더미 패턴은 평면적으로 상기 제2 반도체 기판의 사각형의 4변들(four sides)중 적어도 하나의 변(side)과 인접하여 배치된 제2 라인형 패턴을 포함하고,상기 베이스 접착층은 상기 제1 칩 연결 패드 및 제1 연결 부재를 포위하도록 구성되고, 및상기 제1 접착층은 상기 제2 칩 연결 패드, 상기 제3 칩 연결 패드, 상기 제2 연결 부재, 및 상기 제1 더미 패턴을 포위하도록 구성되는 것을 특징으로 하는 반도체 패키지.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서, 상기 제1 접착층은 상기 제1 반도체 기판 및 상기 제2 반도체 기판의 양측면들에 접촉하고, 및 상기 제1 접착층은 상기 봉지층에 의해 외부로 노출되지 않게 구성되는 것을 특징으로 하는 반도체 패키지. </claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 수원시 영통구...</address><code>119981042713</code><country>대한민국</country><engName>SAMSUNG ELECTRONICS CO., LTD.</engName><name>삼성전자주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>LEE, Eun Su</engName><name>이은수</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>SHIM, Jong Bo</engName><name>심종보</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>PYO, Sung Eun</engName><name>표성은</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 강남구 언주로 **길 **, *층, **층, **층, **층(도곡동, 대림아크로텔)</address><code>920051000028</code><country>대한민국</country><engName>Y.P.LEE,MOCK&amp;PARTNERS</engName><name>리앤목특허법인</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.09.21</receiptDate><receiptNumber>1-1-2022-0994980-52</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.09.03</receiptDate><receiptNumber>1-1-2025-1014622-41</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220119548.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93d60e70671cbb16ff71811fe6cbfd8af68df259952b5bd35f8ec9a0aa450a6561f46f94958af57153c65e9fc99895cf63c46193f23b599aff</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfb9adb1260a72bc1aad2fc1ce3b8133895d292c9abf803f0a6c0b25ed0a88498b5ffa7ff138b0a328c91f3d37b91477dbde84bf7eecd98984</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>