TimeQuest Timing Analyzer report for M6502_VGA
Fri Jun 25 20:12:04 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'i_clk_50'
 12. Slow Model Setup: 'w_cpuClk'
 13. Slow Model Hold: 'w_cpuClk'
 14. Slow Model Hold: 'i_clk_50'
 15. Slow Model Recovery: 'w_cpuClk'
 16. Slow Model Recovery: 'i_clk_50'
 17. Slow Model Removal: 'w_cpuClk'
 18. Slow Model Removal: 'i_clk_50'
 19. Slow Model Minimum Pulse Width: 'i_clk_50'
 20. Slow Model Minimum Pulse Width: 'w_cpuClk'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Output Enable Times
 26. Minimum Output Enable Times
 27. Output Disable Times
 28. Minimum Output Disable Times
 29. Fast Model Setup Summary
 30. Fast Model Hold Summary
 31. Fast Model Recovery Summary
 32. Fast Model Removal Summary
 33. Fast Model Minimum Pulse Width Summary
 34. Fast Model Setup: 'i_clk_50'
 35. Fast Model Setup: 'w_cpuClk'
 36. Fast Model Hold: 'i_clk_50'
 37. Fast Model Hold: 'w_cpuClk'
 38. Fast Model Recovery: 'w_cpuClk'
 39. Fast Model Recovery: 'i_clk_50'
 40. Fast Model Removal: 'i_clk_50'
 41. Fast Model Removal: 'w_cpuClk'
 42. Fast Model Minimum Pulse Width: 'i_clk_50'
 43. Fast Model Minimum Pulse Width: 'w_cpuClk'
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Output Enable Times
 49. Minimum Output Enable Times
 50. Output Disable Times
 51. Minimum Output Disable Times
 52. Multicorner Timing Analysis Summary
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Setup Transfers
 58. Hold Transfers
 59. Recovery Transfers
 60. Removal Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; M6502_VGA                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; i_clk_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_clk_50 } ;
; w_cpuClk   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { w_cpuClk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 44.29 MHz ; 44.29 MHz       ; w_cpuClk   ;      ;
; 52.89 MHz ; 52.89 MHz       ; i_clk_50   ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow Model Setup Summary           ;
+----------+---------+---------------+
; Clock    ; Slack   ; End Point TNS ;
+----------+---------+---------------+
; i_clk_50 ; -17.907 ; -7554.818     ;
; w_cpuClk ; -17.215 ; -1901.197     ;
+----------+---------+---------------+


+-----------------------------------+
; Slow Model Hold Summary           ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; w_cpuClk ; -1.111 ; -2.166        ;
; i_clk_50 ; -0.807 ; -1.614        ;
+----------+--------+---------------+


+-----------------------------------+
; Slow Model Recovery Summary       ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; w_cpuClk ; -3.001 ; -232.300      ;
; i_clk_50 ; -1.957 ; -74.873       ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Removal Summary       ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; w_cpuClk ; 0.939 ; 0.000         ;
; i_clk_50 ; 1.690 ; 0.000         ;
+----------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; i_clk_50 ; -2.567 ; -3086.501          ;
; w_cpuClk ; -0.742 ; -295.316           ;
+----------+--------+--------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'i_clk_50'                                                                                                                                                                                                                                                     ;
+---------+-------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                           ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -17.907 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg4   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.174      ; 19.035     ;
; -17.741 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg4   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.174      ; 18.869     ;
; -17.599 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.166      ; 18.719     ;
; -17.596 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.171      ; 18.721     ;
; -17.593 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.166      ; 18.713     ;
; -17.591 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.160      ; 18.705     ;
; -17.590 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg1 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.146      ; 18.690     ;
; -17.586 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.174      ; 18.714     ;
; -17.584 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.166      ; 18.704     ;
; -17.583 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.146      ; 18.683     ;
; -17.582 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.160      ; 18.696     ;
; -17.578 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg3 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.168      ; 18.700     ;
; -17.577 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg2   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.174      ; 18.705     ;
; -17.575 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg2   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.171      ; 18.700     ;
; -17.571 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg1   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.171      ; 18.696     ;
; -17.567 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg1   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.174      ; 18.695     ;
; -17.565 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg2 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.168      ; 18.687     ;
; -17.563 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg1 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.168      ; 18.685     ;
; -17.563 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg2 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.146      ; 18.663     ;
; -17.560 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.164      ; 18.678     ;
; -17.557 ; SBCTextDisplayRGB:VDU|charHoriz[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.091      ; 18.602     ;
; -17.555 ; SBCTextDisplayRGB:VDU|charHoriz[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.111      ; 18.620     ;
; -17.555 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.160      ; 18.669     ;
; -17.554 ; SBCTextDisplayRGB:VDU|charHoriz[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.105      ; 18.613     ;
; -17.552 ; SBCTextDisplayRGB:VDU|charHoriz[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.105      ; 18.611     ;
; -17.548 ; SBCTextDisplayRGB:VDU|charHoriz[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg7   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.119      ; 18.621     ;
; -17.546 ; SBCTextDisplayRGB:VDU|charHoriz[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.111      ; 18.611     ;
; -17.543 ; SBCTextDisplayRGB:VDU|cursorVert[2] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg4   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.174      ; 18.671     ;
; -17.542 ; SBCTextDisplayRGB:VDU|charHoriz[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.091      ; 18.587     ;
; -17.541 ; SBCTextDisplayRGB:VDU|charHoriz[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg7   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.116      ; 18.611     ;
; -17.539 ; SBCTextDisplayRGB:VDU|charHoriz[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.113      ; 18.606     ;
; -17.536 ; SBCTextDisplayRGB:VDU|charHoriz[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg8   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.119      ; 18.609     ;
; -17.535 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg4 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.168      ; 18.657     ;
; -17.531 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg1   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.164      ; 18.649     ;
; -17.531 ; SBCTextDisplayRGB:VDU|charHoriz[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg8 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.097      ; 18.582     ;
; -17.528 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg4   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.164      ; 18.646     ;
; -17.528 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg4 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.146      ; 18.628     ;
; -17.521 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg4 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.152      ; 18.627     ;
; -17.509 ; SBCTextDisplayRGB:VDU|charHoriz[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg8   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.116      ; 18.579     ;
; -17.500 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg4   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.171      ; 18.625     ;
; -17.499 ; SBCTextDisplayRGB:VDU|charHoriz[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.113      ; 18.566     ;
; -17.494 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.160      ; 18.608     ;
; -17.483 ; SBCTextDisplayRGB:VDU|charHoriz[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg6   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.119      ; 18.556     ;
; -17.482 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.166      ; 18.602     ;
; -17.480 ; SBCTextDisplayRGB:VDU|charHoriz[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.111      ; 18.545     ;
; -17.476 ; SBCTextDisplayRGB:VDU|charHoriz[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.091      ; 18.521     ;
; -17.470 ; SBCTextDisplayRGB:VDU|cursorVert[3] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg4   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.174      ; 18.598     ;
; -17.463 ; SBCTextDisplayRGB:VDU|charHoriz[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg6 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.097      ; 18.514     ;
; -17.457 ; SBCTextDisplayRGB:VDU|charHoriz[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.105      ; 18.516     ;
; -17.433 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.166      ; 18.553     ;
; -17.430 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.171      ; 18.555     ;
; -17.427 ; SBCTextDisplayRGB:VDU|charHoriz[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg6   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.116      ; 18.497     ;
; -17.427 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.166      ; 18.547     ;
; -17.425 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.160      ; 18.539     ;
; -17.424 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg1 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.146      ; 18.524     ;
; -17.422 ; SBCTextDisplayRGB:VDU|cursorVert[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg4   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.174      ; 18.550     ;
; -17.420 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.174      ; 18.548     ;
; -17.418 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.166      ; 18.538     ;
; -17.417 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.146      ; 18.517     ;
; -17.416 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.160      ; 18.530     ;
; -17.414 ; SBCTextDisplayRGB:VDU|charHoriz[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg6 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.113      ; 18.481     ;
; -17.412 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg3 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.168      ; 18.534     ;
; -17.411 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg2   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.174      ; 18.539     ;
; -17.409 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg2   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.171      ; 18.534     ;
; -17.405 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg1   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.171      ; 18.530     ;
; -17.403 ; SBCTextDisplayRGB:VDU|charHoriz[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg5   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.116      ; 18.473     ;
; -17.401 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg1   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.174      ; 18.529     ;
; -17.399 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg2 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.168      ; 18.521     ;
; -17.397 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg1 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.168      ; 18.519     ;
; -17.397 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg2 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.146      ; 18.497     ;
; -17.394 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.164      ; 18.512     ;
; -17.389 ; SBCTextDisplayRGB:VDU|charHoriz[5]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.091      ; 18.434     ;
; -17.389 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.160      ; 18.503     ;
; -17.387 ; SBCTextDisplayRGB:VDU|charHoriz[5]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.111      ; 18.452     ;
; -17.386 ; SBCTextDisplayRGB:VDU|charHoriz[5]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.105      ; 18.445     ;
; -17.384 ; SBCTextDisplayRGB:VDU|charHoriz[5]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.105      ; 18.443     ;
; -17.380 ; SBCTextDisplayRGB:VDU|charHoriz[5]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg7   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.119      ; 18.453     ;
; -17.378 ; SBCTextDisplayRGB:VDU|charHoriz[5]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.111      ; 18.443     ;
; -17.374 ; SBCTextDisplayRGB:VDU|charHoriz[5]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.091      ; 18.419     ;
; -17.373 ; SBCTextDisplayRGB:VDU|charHoriz[5]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg7   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.116      ; 18.443     ;
; -17.371 ; SBCTextDisplayRGB:VDU|charHoriz[5]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.113      ; 18.438     ;
; -17.369 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg4 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.168      ; 18.491     ;
; -17.368 ; SBCTextDisplayRGB:VDU|charHoriz[5]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg8   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.119      ; 18.441     ;
; -17.365 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg1   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.164      ; 18.483     ;
; -17.363 ; SBCTextDisplayRGB:VDU|charHoriz[5]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg8 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.097      ; 18.414     ;
; -17.362 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg4   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.164      ; 18.480     ;
; -17.362 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg4 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.146      ; 18.462     ;
; -17.355 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg4 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.152      ; 18.461     ;
; -17.341 ; SBCTextDisplayRGB:VDU|charHoriz[5]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg8   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.116      ; 18.411     ;
; -17.334 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg4   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.171      ; 18.459     ;
; -17.331 ; SBCTextDisplayRGB:VDU|charHoriz[5]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.113      ; 18.398     ;
; -17.328 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.160      ; 18.442     ;
; -17.316 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.166      ; 18.436     ;
; -17.315 ; SBCTextDisplayRGB:VDU|charHoriz[5]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg6   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.119      ; 18.388     ;
; -17.312 ; SBCTextDisplayRGB:VDU|charHoriz[5]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.111      ; 18.377     ;
; -17.308 ; SBCTextDisplayRGB:VDU|charHoriz[5]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.091      ; 18.353     ;
; -17.304 ; SBCTextDisplayRGB:VDU|startAddr[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg4   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.169      ; 18.427     ;
; -17.295 ; SBCTextDisplayRGB:VDU|charHoriz[5]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg6 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.097      ; 18.346     ;
; -17.289 ; SBCTextDisplayRGB:VDU|charHoriz[5]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.105      ; 18.348     ;
; -17.259 ; SBCTextDisplayRGB:VDU|charHoriz[5]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg6   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.116      ; 18.329     ;
+---------+-------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'w_cpuClk'                                                                                       ;
+---------+-------------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node         ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------+----------------+--------------+-------------+--------------+------------+------------+
; -17.215 ; T65:CPU|P[0]      ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.030      ; 18.285     ;
; -17.165 ; T65:CPU|IR[1]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.091     ; 18.114     ;
; -17.099 ; T65:CPU|BusA_r[0] ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.016      ; 18.155     ;
; -17.091 ; T65:CPU|MCycle[2] ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.281      ; 18.412     ;
; -17.062 ; T65:CPU|IR[1]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.091     ; 18.011     ;
; -17.012 ; T65:CPU|IR[1]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.029     ; 18.023     ;
; -17.010 ; T65:CPU|BusA_r[1] ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.016      ; 18.066     ;
; -16.988 ; T65:CPU|MCycle[2] ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.281      ; 18.309     ;
; -16.938 ; T65:CPU|MCycle[2] ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.343      ; 18.321     ;
; -16.929 ; T65:CPU|IR[1]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.029     ; 17.940     ;
; -16.900 ; T65:CPU|PC[2]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.672      ; 18.612     ;
; -16.855 ; T65:CPU|MCycle[2] ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.343      ; 18.238     ;
; -16.831 ; T65:CPU|IR[1]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.091     ; 17.780     ;
; -16.797 ; T65:CPU|PC[2]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.672      ; 18.509     ;
; -16.757 ; T65:CPU|MCycle[2] ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.281      ; 18.078     ;
; -16.747 ; T65:CPU|PC[2]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.734      ; 18.521     ;
; -16.737 ; T65:CPU|MCycle[1] ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.281      ; 18.058     ;
; -16.724 ; T65:CPU|IR[1]     ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.091     ; 17.673     ;
; -16.684 ; T65:CPU|MCycle[0] ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.281      ; 18.005     ;
; -16.682 ; T65:CPU|PC[0]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.672      ; 18.394     ;
; -16.664 ; T65:CPU|PC[2]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.734      ; 18.438     ;
; -16.650 ; T65:CPU|MCycle[2] ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.281      ; 17.971     ;
; -16.634 ; T65:CPU|MCycle[1] ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.281      ; 17.955     ;
; -16.615 ; T65:CPU|BusB[0]   ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.002     ; 17.653     ;
; -16.600 ; T65:CPU|BusB[1]   ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.002     ; 17.638     ;
; -16.584 ; T65:CPU|MCycle[1] ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.343      ; 17.967     ;
; -16.581 ; T65:CPU|MCycle[0] ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.281      ; 17.902     ;
; -16.579 ; T65:CPU|PC[0]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.672      ; 18.291     ;
; -16.571 ; T65:CPU|DL[1]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.348      ; 17.959     ;
; -16.566 ; T65:CPU|PC[2]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.672      ; 18.278     ;
; -16.545 ; T65:CPU|PC[1]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.672      ; 18.257     ;
; -16.531 ; T65:CPU|MCycle[0] ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.343      ; 17.914     ;
; -16.529 ; T65:CPU|PC[0]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.734      ; 18.303     ;
; -16.519 ; T65:CPU|DL[0]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.348      ; 17.907     ;
; -16.501 ; T65:CPU|MCycle[1] ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.343      ; 17.884     ;
; -16.498 ; T65:CPU|BusA_r[2] ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.016      ; 17.554     ;
; -16.484 ; T65:CPU|DL[2]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.348      ; 17.872     ;
; -16.468 ; T65:CPU|DL[1]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.348      ; 17.856     ;
; -16.459 ; T65:CPU|PC[2]     ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.672      ; 18.171     ;
; -16.448 ; T65:CPU|MCycle[0] ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.343      ; 17.831     ;
; -16.446 ; T65:CPU|PC[0]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.734      ; 18.220     ;
; -16.442 ; T65:CPU|PC[1]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.672      ; 18.154     ;
; -16.428 ; T65:CPU|PC[3]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.704      ; 18.172     ;
; -16.423 ; T65:CPU|BusA_r[3] ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.016      ; 17.479     ;
; -16.418 ; T65:CPU|DL[1]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.410      ; 17.868     ;
; -16.416 ; T65:CPU|DL[0]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.348      ; 17.804     ;
; -16.411 ; T65:CPU|IR[2]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.280      ; 17.731     ;
; -16.403 ; T65:CPU|MCycle[1] ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.281      ; 17.724     ;
; -16.392 ; T65:CPU|PC[1]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.734      ; 18.166     ;
; -16.381 ; T65:CPU|DL[2]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.348      ; 17.769     ;
; -16.375 ; T65:CPU|IR[0]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.280      ; 17.695     ;
; -16.366 ; T65:CPU|DL[0]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.410      ; 17.816     ;
; -16.363 ; T65:CPU|DL[3]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.348      ; 17.751     ;
; -16.350 ; T65:CPU|MCycle[0] ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.281      ; 17.671     ;
; -16.348 ; T65:CPU|PC[0]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.672      ; 18.060     ;
; -16.335 ; T65:CPU|DL[1]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.410      ; 17.785     ;
; -16.331 ; T65:CPU|DL[2]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.410      ; 17.781     ;
; -16.325 ; T65:CPU|PC[3]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.704      ; 18.069     ;
; -16.309 ; T65:CPU|PC[1]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.734      ; 18.083     ;
; -16.308 ; T65:CPU|IR[2]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.280      ; 17.628     ;
; -16.296 ; T65:CPU|MCycle[1] ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.281      ; 17.617     ;
; -16.283 ; T65:CPU|DL[0]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.410      ; 17.733     ;
; -16.275 ; T65:CPU|PC[3]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.766      ; 18.081     ;
; -16.272 ; T65:CPU|IR[0]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.280      ; 17.592     ;
; -16.260 ; T65:CPU|DL[3]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.348      ; 17.648     ;
; -16.258 ; T65:CPU|IR[2]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.342      ; 17.640     ;
; -16.257 ; T65:CPU|PC[4]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.672      ; 17.969     ;
; -16.248 ; T65:CPU|DL[2]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.410      ; 17.698     ;
; -16.243 ; T65:CPU|MCycle[0] ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.281      ; 17.564     ;
; -16.241 ; T65:CPU|PC[0]     ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.672      ; 17.953     ;
; -16.237 ; T65:CPU|DL[1]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.348      ; 17.625     ;
; -16.222 ; T65:CPU|IR[0]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.342      ; 17.604     ;
; -16.211 ; T65:CPU|PC[1]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.672      ; 17.923     ;
; -16.210 ; T65:CPU|DL[3]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.410      ; 17.660     ;
; -16.206 ; T65:CPU|DL[4]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.348      ; 17.594     ;
; -16.192 ; T65:CPU|PC[3]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.766      ; 17.998     ;
; -16.185 ; T65:CPU|DL[0]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.348      ; 17.573     ;
; -16.184 ; T65:CPU|PC[5]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.672      ; 17.896     ;
; -16.175 ; T65:CPU|IR[2]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.342      ; 17.557     ;
; -16.154 ; T65:CPU|PC[4]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.672      ; 17.866     ;
; -16.150 ; T65:CPU|DL[2]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.348      ; 17.538     ;
; -16.139 ; T65:CPU|IR[0]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.342      ; 17.521     ;
; -16.130 ; T65:CPU|DL[1]     ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.348      ; 17.518     ;
; -16.127 ; T65:CPU|DL[3]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.410      ; 17.577     ;
; -16.124 ; T65:CPU|DL[5]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.348      ; 17.512     ;
; -16.104 ; T65:CPU|PC[4]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.734      ; 17.878     ;
; -16.104 ; T65:CPU|PC[1]     ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.672      ; 17.816     ;
; -16.103 ; T65:CPU|DL[4]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.348      ; 17.491     ;
; -16.094 ; T65:CPU|PC[3]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.704      ; 17.838     ;
; -16.081 ; T65:CPU|PC[5]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.672      ; 17.793     ;
; -16.078 ; T65:CPU|DL[0]     ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.348      ; 17.466     ;
; -16.077 ; T65:CPU|IR[2]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.280      ; 17.397     ;
; -16.053 ; T65:CPU|DL[4]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.410      ; 17.503     ;
; -16.043 ; T65:CPU|DL[2]     ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.348      ; 17.431     ;
; -16.041 ; T65:CPU|IR[0]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.280      ; 17.361     ;
; -16.031 ; T65:CPU|PC[5]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.734      ; 17.805     ;
; -16.029 ; T65:CPU|DL[3]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.348      ; 17.417     ;
; -16.021 ; T65:CPU|DL[5]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.348      ; 17.409     ;
; -16.021 ; T65:CPU|PC[4]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.734      ; 17.795     ;
; -15.987 ; T65:CPU|PC[3]     ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.704      ; 17.731     ;
+---------+-------------------+----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'w_cpuClk'                                                                                                                                                  ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.111 ; SBCTextDisplayRGB:VDU|dispByteSent            ; SBCTextDisplayRGB:VDU|dispByteWritten         ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.188      ; 1.383      ;
; -1.055 ; bufferedUART:UART|txByteSent                  ; bufferedUART:UART|txByteWritten               ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.501      ; 1.752      ;
; 0.171  ; SBCTextDisplayRGB:VDU|kbBuffer~47             ; SBCTextDisplayRGB:VDU|dataOut[1]              ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.029      ; 2.006      ;
; 0.178  ; SBCTextDisplayRGB:VDU|kbBuffer~32             ; SBCTextDisplayRGB:VDU|dataOut[0]              ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.034      ; 2.018      ;
; 0.209  ; SBCTextDisplayRGB:VDU|kbBuffer~52             ; SBCTextDisplayRGB:VDU|dataOut[6]              ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.029      ; 2.044      ;
; 0.217  ; SBCTextDisplayRGB:VDU|kbBuffer~50             ; SBCTextDisplayRGB:VDU|dataOut[4]              ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.029      ; 2.052      ;
; 0.226  ; SBCTextDisplayRGB:VDU|kbBuffer~51             ; SBCTextDisplayRGB:VDU|dataOut[5]              ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.029      ; 2.061      ;
; 0.236  ; SBCTextDisplayRGB:VDU|kbBuffer~49             ; SBCTextDisplayRGB:VDU|dataOut[3]              ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.029      ; 2.071      ;
; 0.251  ; SBCTextDisplayRGB:VDU|kbBuffer~46             ; SBCTextDisplayRGB:VDU|dataOut[0]              ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.029      ; 2.086      ;
; 0.260  ; SBCTextDisplayRGB:VDU|kbBuffer~48             ; SBCTextDisplayRGB:VDU|dataOut[2]              ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.029      ; 2.095      ;
; 0.263  ; SBCTextDisplayRGB:VDU|kbBuffer~35             ; SBCTextDisplayRGB:VDU|dataOut[3]              ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.034      ; 2.103      ;
; 0.267  ; SBCTextDisplayRGB:VDU|kbBuffer~36             ; SBCTextDisplayRGB:VDU|dataOut[4]              ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.034      ; 2.107      ;
; 0.347  ; SBCTextDisplayRGB:VDU|kbBuffer~27             ; SBCTextDisplayRGB:VDU|dataOut[2]              ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.033      ; 2.186      ;
; 0.371  ; SBCTextDisplayRGB:VDU|kbBuffer~31             ; SBCTextDisplayRGB:VDU|dataOut[6]              ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.033      ; 2.210      ;
; 0.407  ; bufferedUART:UART|rxBuffer~63                 ; bufferedUART:UART|dataOut[2]                  ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.038      ; 2.251      ;
; 0.412  ; SBCTextDisplayRGB:VDU|dispByteSent            ; SBCTextDisplayRGB:VDU|dispByteLatch[4]        ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.183      ; 2.901      ;
; 0.412  ; SBCTextDisplayRGB:VDU|dispByteSent            ; SBCTextDisplayRGB:VDU|dispByteLatch[5]        ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.183      ; 2.901      ;
; 0.412  ; SBCTextDisplayRGB:VDU|dispByteSent            ; SBCTextDisplayRGB:VDU|dispByteLatch[6]        ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.183      ; 2.901      ;
; 0.412  ; SBCTextDisplayRGB:VDU|dispByteSent            ; SBCTextDisplayRGB:VDU|dispByteLatch[7]        ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.183      ; 2.901      ;
; 0.412  ; SBCTextDisplayRGB:VDU|dispByteSent            ; SBCTextDisplayRGB:VDU|dispByteLatch[0]        ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.183      ; 2.901      ;
; 0.412  ; SBCTextDisplayRGB:VDU|dispByteSent            ; SBCTextDisplayRGB:VDU|dispByteLatch[2]        ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.183      ; 2.901      ;
; 0.412  ; SBCTextDisplayRGB:VDU|dispByteSent            ; SBCTextDisplayRGB:VDU|dispByteLatch[3]        ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.183      ; 2.901      ;
; 0.412  ; SBCTextDisplayRGB:VDU|dispByteSent            ; SBCTextDisplayRGB:VDU|dispByteLatch[1]        ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.183      ; 2.901      ;
; 0.486  ; T65:CPU|PC[15]                                ; bufferedUART:UART|controlReg[7]               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.416      ; 4.208      ;
; 0.487  ; bufferedUART:UART|txByteSent                  ; bufferedUART:UART|dataOut[1]                  ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.032      ; 2.325      ;
; 0.499  ; T65:CPU|MCycle[0]                             ; T65:CPU|MCycle[0]                             ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T65:CPU|MCycle[1]                             ; T65:CPU|MCycle[1]                             ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T65:CPU|MCycle[2]                             ; T65:CPU|MCycle[2]                             ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; Debouncer:DebounceResetSwitch|dig_counter[0]  ; Debouncer:DebounceResetSwitch|dig_counter[0]  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T65:CPU|P[7]                                  ; T65:CPU|P[7]                                  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T65:CPU|RstCycle                              ; T65:CPU|RstCycle                              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbReadPointer[0]        ; SBCTextDisplayRGB:VDU|kbReadPointer[0]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbReadPointer[2]        ; SBCTextDisplayRGB:VDU|kbReadPointer[2]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbReadPointer[1]        ; SBCTextDisplayRGB:VDU|kbReadPointer[1]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.603  ; SBCTextDisplayRGB:VDU|kbBuffer~30             ; SBCTextDisplayRGB:VDU|dataOut[5]              ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.033      ; 2.442      ;
; 0.604  ; SBCTextDisplayRGB:VDU|kbBuffer~33             ; SBCTextDisplayRGB:VDU|dataOut[1]              ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.034      ; 2.444      ;
; 0.739  ; Debouncer:DebounceResetSwitch|dly4            ; Debouncer:DebounceResetSwitch|o_PinOut        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.045      ;
; 0.749  ; SBCTextDisplayRGB:VDU|kbBuffer~11             ; SBCTextDisplayRGB:VDU|dataOut[0]              ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.034      ; 2.589      ;
; 0.759  ; T65:CPU|MCycle[1]                             ; T65:CPU|MCycle[2]                             ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.065      ;
; 0.761  ; T65:CPU|Write_Data_r[2]                       ; bufferedUART:UART|txByteLatch[6]              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.217      ; 3.284      ;
; 0.762  ; bufferedUART:UART|rxReadPointer[5]            ; bufferedUART:UART|rxReadPointer[5]            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.068      ;
; 0.791  ; bufferedUART:UART|func_reset                  ; bufferedUART:UART|dataOut[6]                  ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.038      ; 2.635      ;
; 0.791  ; bufferedUART:UART|func_reset                  ; bufferedUART:UART|dataOut[5]                  ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.038      ; 2.635      ;
; 0.794  ; SBCTextDisplayRGB:VDU|kbBuffer~42             ; SBCTextDisplayRGB:VDU|dataOut[3]              ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.029      ; 2.629      ;
; 0.807  ; SBCTextDisplayRGB:VDU|kbBuffer~28             ; SBCTextDisplayRGB:VDU|dataOut[3]              ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.033      ; 2.646      ;
; 0.816  ; SBCTextDisplayRGB:VDU|kbBuffer~39             ; SBCTextDisplayRGB:VDU|dataOut[0]              ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.029      ; 2.651      ;
; 0.818  ; bufferedUART:UART|rxBuffer~64                 ; bufferedUART:UART|dataOut[3]                  ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.034      ; 2.658      ;
; 0.821  ; T65:CPU|BAL[0]                                ; bufferedUART:UART|controlReg[7]               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.223      ; 3.350      ;
; 0.821  ; T65:CPU|BAL[0]                                ; bufferedUART:UART|controlReg[6]               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.223      ; 3.350      ;
; 0.821  ; T65:CPU|BAL[0]                                ; bufferedUART:UART|controlReg[5]               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.223      ; 3.350      ;
; 0.821  ; bufferedUART:UART|rxBuffer~39                 ; bufferedUART:UART|dataOut[2]                  ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.036      ; 2.663      ;
; 0.827  ; SBCTextDisplayRGB:VDU|kbBuffer~15             ; SBCTextDisplayRGB:VDU|dataOut[4]              ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.034      ; 2.667      ;
; 0.853  ; SBCTextDisplayRGB:VDU|func_reset              ; SBCTextDisplayRGB:VDU|dataOut[2]              ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.019      ; 2.678      ;
; 0.853  ; SBCTextDisplayRGB:VDU|func_reset              ; SBCTextDisplayRGB:VDU|dataOut[3]              ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.019      ; 2.678      ;
; 0.853  ; SBCTextDisplayRGB:VDU|func_reset              ; SBCTextDisplayRGB:VDU|dataOut[4]              ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.019      ; 2.678      ;
; 0.853  ; SBCTextDisplayRGB:VDU|func_reset              ; SBCTextDisplayRGB:VDU|dataOut[5]              ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.019      ; 2.678      ;
; 0.853  ; SBCTextDisplayRGB:VDU|func_reset              ; SBCTextDisplayRGB:VDU|dataOut[7]              ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.019      ; 2.678      ;
; 0.853  ; SBCTextDisplayRGB:VDU|func_reset              ; SBCTextDisplayRGB:VDU|dataOut[0]              ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.019      ; 2.678      ;
; 0.853  ; SBCTextDisplayRGB:VDU|func_reset              ; SBCTextDisplayRGB:VDU|dataOut[1]              ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.019      ; 2.678      ;
; 0.853  ; SBCTextDisplayRGB:VDU|func_reset              ; SBCTextDisplayRGB:VDU|dataOut[6]              ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.019      ; 2.678      ;
; 0.890  ; T65:CPU|Write_Data_r[2]                       ; bufferedUART:UART|controlReg[6]               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.217      ; 3.413      ;
; 0.906  ; bufferedUART:UART|rxBuffer~69                 ; bufferedUART:UART|dataOut[0]                  ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.037      ; 2.749      ;
; 0.915  ; SBCTextDisplayRGB:VDU|kbBuffer~20             ; SBCTextDisplayRGB:VDU|dataOut[2]              ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.033      ; 2.754      ;
; 0.931  ; SBCTextDisplayRGB:VDU|kbBuffer~24             ; SBCTextDisplayRGB:VDU|dataOut[6]              ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.033      ; 2.770      ;
; 0.941  ; Debouncer:DebounceResetSwitch|dig_counter[16] ; Debouncer:DebounceResetSwitch|pulse200ms      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.247      ;
; 0.984  ; SBCTextDisplayRGB:VDU|kbReadPointer[2]        ; SBCTextDisplayRGB:VDU|dataOut[5]              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.290      ;
; 0.986  ; SBCTextDisplayRGB:VDU|kbReadPointer[2]        ; SBCTextDisplayRGB:VDU|dataOut[3]              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.292      ;
; 0.989  ; SBCTextDisplayRGB:VDU|kbReadPointer[2]        ; SBCTextDisplayRGB:VDU|dataOut[4]              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.295      ;
; 1.015  ; T65:CPU|PC[7]                                 ; bufferedUART:UART|controlReg[7]               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.804      ; 5.125      ;
; 1.016  ; T65:CPU|Write_Data_r[2]                       ; bufferedUART:UART|controlReg[7]               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.217      ; 3.539      ;
; 1.016  ; SBCTextDisplayRGB:VDU|kbBuffer~58             ; SBCTextDisplayRGB:VDU|dataOut[5]              ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.029      ; 2.851      ;
; 1.047  ; T65:CPU|PC[15]                                ; bufferedUART:UART|txByteLatch[7]              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.413      ; 4.766      ;
; 1.054  ; SBCTextDisplayRGB:VDU|kbBuffer~54             ; SBCTextDisplayRGB:VDU|dataOut[1]              ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.029      ; 2.889      ;
; 1.057  ; Debouncer:DebounceResetSwitch|dly1            ; Debouncer:DebounceResetSwitch|dly2            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.001      ; 1.364      ;
; 1.060  ; T65:CPU|Write_Data_r[2]                       ; bufferedUART:UART|controlReg[5]               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.217      ; 3.583      ;
; 1.060  ; T65:CPU|Set_Addr_To_r[1]                      ; bufferedUART:UART|controlReg[7]               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.413      ; 4.779      ;
; 1.060  ; T65:CPU|Set_Addr_To_r[1]                      ; bufferedUART:UART|controlReg[6]               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.413      ; 4.779      ;
; 1.060  ; T65:CPU|Set_Addr_To_r[1]                      ; bufferedUART:UART|controlReg[5]               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.413      ; 4.779      ;
; 1.070  ; Debouncer:DebounceResetSwitch|dly2            ; Debouncer:DebounceResetSwitch|dly3            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.002     ; 1.374      ;
; 1.073  ; bufferedUART:UART|rxBuffer~101                ; bufferedUART:UART|dataOut[0]                  ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.023      ; 2.902      ;
; 1.074  ; Debouncer:DebounceResetSwitch|dig_counter[17] ; Debouncer:DebounceResetSwitch|pulse200ms      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.380      ;
; 1.080  ; T65:CPU|X[0]                                  ; bufferedUART:UART|txByteLatch[0]              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.220      ; 3.606      ;
; 1.080  ; T65:CPU|Write_Data_r[2]                       ; bufferedUART:UART|txByteLatch[4]              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.217      ; 3.603      ;
; 1.092  ; SBCTextDisplayRGB:VDU|kbBuffer~59             ; SBCTextDisplayRGB:VDU|dataOut[6]              ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.029      ; 2.927      ;
; 1.112  ; T65:CPU|Write_Data_r[2]                       ; bufferedUART:UART|txByteLatch[5]              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.217      ; 3.635      ;
; 1.129  ; T65:CPU|PC[14]                                ; bufferedUART:UART|txByteLatch[6]              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.453      ; 4.888      ;
; 1.145  ; SBCTextDisplayRGB:VDU|kbBuffer~55             ; SBCTextDisplayRGB:VDU|dataOut[2]              ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.029      ; 2.980      ;
; 1.159  ; SBCTextDisplayRGB:VDU|kbBuffer~26             ; SBCTextDisplayRGB:VDU|dataOut[1]              ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.033      ; 2.998      ;
; 1.165  ; SBCTextDisplayRGB:VDU|kbBuffer~64             ; SBCTextDisplayRGB:VDU|dataOut[4]              ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.041      ; 3.012      ;
; 1.168  ; SBCTextDisplayRGB:VDU|kbBuffer~23             ; SBCTextDisplayRGB:VDU|dataOut[5]              ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.033      ; 3.007      ;
; 1.171  ; Debouncer:DebounceResetSwitch|dig_counter[9]  ; Debouncer:DebounceResetSwitch|dig_counter[9]  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.477      ;
; 1.171  ; Debouncer:DebounceResetSwitch|dig_counter[10] ; Debouncer:DebounceResetSwitch|dig_counter[10] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.477      ;
; 1.172  ; Debouncer:DebounceResetSwitch|dig_counter[2]  ; Debouncer:DebounceResetSwitch|dig_counter[2]  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.478      ;
; 1.173  ; Debouncer:DebounceResetSwitch|dig_counter[0]  ; Debouncer:DebounceResetSwitch|dig_counter[1]  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.479      ;
; 1.177  ; Debouncer:DebounceResetSwitch|dig_counter[4]  ; Debouncer:DebounceResetSwitch|dig_counter[4]  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.483      ;
; 1.179  ; bufferedUART:UART|rxBuffer~104                ; bufferedUART:UART|dataOut[3]                  ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.041      ; 3.026      ;
; 1.182  ; Debouncer:DebounceResetSwitch|dig_counter[6]  ; Debouncer:DebounceResetSwitch|dig_counter[6]  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.488      ;
; 1.183  ; Debouncer:DebounceResetSwitch|dig_counter[7]  ; Debouncer:DebounceResetSwitch|dig_counter[7]  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.489      ;
; 1.184  ; bufferedUART:UART|rxReadPointer[3]            ; bufferedUART:UART|rxReadPointer[3]            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.490      ;
; 1.186  ; Debouncer:DebounceResetSwitch|dig_counter[11] ; Debouncer:DebounceResetSwitch|dig_counter[11] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.492      ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'i_clk_50'                                                                                                                                          ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.807 ; w_cpuClk                                  ; SBCTextDisplayRGB:VDU|func_reset          ; w_cpuClk     ; i_clk_50    ; 0.000        ; 2.758      ; 2.561      ;
; -0.807 ; w_cpuClk                                  ; bufferedUART:UART|func_reset              ; w_cpuClk     ; i_clk_50    ; 0.000        ; 2.758      ; 2.561      ;
; -0.307 ; w_cpuClk                                  ; SBCTextDisplayRGB:VDU|func_reset          ; w_cpuClk     ; i_clk_50    ; -0.500       ; 2.758      ; 2.561      ;
; -0.307 ; w_cpuClk                                  ; bufferedUART:UART|func_reset              ; w_cpuClk     ; i_clk_50    ; -0.500       ; 2.758      ; 2.561      ;
; 0.499  ; SBCTextDisplayRGB:VDU|vActive             ; SBCTextDisplayRGB:VDU|vActive             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|hActive             ; SBCTextDisplayRGB:VDU|hActive             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|charScanLine[0]     ; SBCTextDisplayRGB:VDU|charScanLine[0]     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|charScanLine[1]     ; SBCTextDisplayRGB:VDU|charScanLine[1]     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|charScanLine[2]     ; SBCTextDisplayRGB:VDU|charScanLine[2]     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|charScanLine[3]     ; SBCTextDisplayRGB:VDU|charScanLine[3]     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; w_cpuClkCt[0]                             ; w_cpuClkCt[0]                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; w_cpuClkCt[2]                             ; w_cpuClkCt[2]                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; w_cpuClkCt[1]                             ; w_cpuClkCt[1]                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|rxdFiltered             ; bufferedUART:UART|rxdFiltered             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|rxBitCount[0]           ; bufferedUART:UART|rxBitCount[0]           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|rxBitCount[1]           ; bufferedUART:UART|rxBitCount[1]           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|rxBitCount[2]           ; bufferedUART:UART|rxBitCount[2]           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|rxBitCount[3]           ; bufferedUART:UART|rxBitCount[3]           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[0]     ; SBCTextDisplayRGB:VDU|kbWriteTimer[0]     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[1]     ; SBCTextDisplayRGB:VDU|kbWriteTimer[1]     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[2]     ; SBCTextDisplayRGB:VDU|kbWriteTimer[2]     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[3]     ; SBCTextDisplayRGB:VDU|kbWriteTimer[3]     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[4]     ; SBCTextDisplayRGB:VDU|kbWriteTimer[4]     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[5]     ; SBCTextDisplayRGB:VDU|kbWriteTimer[5]     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[6]     ; SBCTextDisplayRGB:VDU|kbWriteTimer[6]     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[7]     ; SBCTextDisplayRGB:VDU|kbWriteTimer[7]     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[8]     ; SBCTextDisplayRGB:VDU|kbWriteTimer[8]     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[9]     ; SBCTextDisplayRGB:VDU|kbWriteTimer[9]     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[10]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[10]    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[11]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[11]    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[13]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[13]    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[14]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[14]    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[15]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[15]    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[16]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[16]    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[17]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[17]    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[18]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[18]    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[19]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[19]    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[20]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[20]    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[21]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[21]    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[22]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[22]    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[23]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[23]    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[24]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[24]    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[25]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[25]    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|ps2ClkOut           ; SBCTextDisplayRGB:VDU|ps2ClkOut           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|ps2ClkFiltered      ; SBCTextDisplayRGB:VDU|ps2ClkFiltered      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|ps2ClkCount[1]      ; SBCTextDisplayRGB:VDU|ps2ClkCount[1]      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|ps2Shift            ; SBCTextDisplayRGB:VDU|ps2Shift            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|ps2WriteByte2[3]    ; SBCTextDisplayRGB:VDU|ps2WriteByte2[3]    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|ps2Scroll           ; SBCTextDisplayRGB:VDU|ps2Scroll           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|ps2Caps             ; SBCTextDisplayRGB:VDU|ps2Caps             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|ps2Num              ; SBCTextDisplayRGB:VDU|ps2Num              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWRParity          ; SBCTextDisplayRGB:VDU|kbWRParity          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|n_kbWR              ; SBCTextDisplayRGB:VDU|n_kbWR              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[12]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[12]    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|FNkeysSig[1]        ; SBCTextDisplayRGB:VDU|FNkeysSig[1]        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbInPointer[0]      ; SBCTextDisplayRGB:VDU|kbInPointer[0]      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbInPointer[1]      ; SBCTextDisplayRGB:VDU|kbInPointer[1]      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbInPointer[2]      ; SBCTextDisplayRGB:VDU|kbInPointer[2]      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|ps2Ctrl             ; SBCTextDisplayRGB:VDU|ps2Ctrl             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|txBitCount[0]           ; bufferedUART:UART|txBitCount[0]           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|txBitCount[1]           ; bufferedUART:UART|txBitCount[1]           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|txBitCount[2]           ; bufferedUART:UART|txBitCount[2]           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|txBitCount[3]           ; bufferedUART:UART|txBitCount[3]           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|txByteSent              ; bufferedUART:UART|txByteSent              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|param4[0]           ; SBCTextDisplayRGB:VDU|param4[0]           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|param3[0]           ; SBCTextDisplayRGB:VDU|param3[0]           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|param2[0]           ; SBCTextDisplayRGB:VDU|param2[0]           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|param1[0]           ; SBCTextDisplayRGB:VDU|param1[0]           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|dispState.dispWrite ; SBCTextDisplayRGB:VDU|dispState.dispWrite ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|pixelCount[0]       ; SBCTextDisplayRGB:VDU|pixelCount[0]       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|pixelCount[1]       ; SBCTextDisplayRGB:VDU|pixelCount[1]       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|dispWR              ; SBCTextDisplayRGB:VDU|dispWR              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|cursorVert[2]       ; SBCTextDisplayRGB:VDU|cursorVert[2]       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|cursorVert[3]       ; SBCTextDisplayRGB:VDU|cursorVert[3]       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|cursorVert[4]       ; SBCTextDisplayRGB:VDU|cursorVert[4]       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|dispState.idle      ; SBCTextDisplayRGB:VDU|dispState.idle      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|paramCount[0]       ; SBCTextDisplayRGB:VDU|paramCount[0]       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|paramCount[1]       ; SBCTextDisplayRGB:VDU|paramCount[1]       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|dispByteSent        ; SBCTextDisplayRGB:VDU|dispByteSent        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|paramCount[2]       ; SBCTextDisplayRGB:VDU|paramCount[2]       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|attInverse          ; SBCTextDisplayRGB:VDU|attInverse          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|attBold             ; SBCTextDisplayRGB:VDU|attBold             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|txBuffer[7]             ; bufferedUART:UART|txBuffer[7]             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|txd                     ; bufferedUART:UART|txd                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; Toggle_On_FN_Key:FNKey1Toggle|loopback    ; Toggle_On_FN_Key:FNKey1Toggle|loopback    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.739  ; bufferedUART:UART|rxState.stopBit         ; bufferedUART:UART|rxState.idle            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.045      ;
; 0.745  ; bufferedUART:UART|rxCurrentByteBuffer[7]  ; bufferedUART:UART|rxCurrentByteBuffer[6]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.051      ;
; 0.745  ; w_cpuClkCt[1]                             ; w_cpuClkCt[2]                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.051      ;
; 0.746  ; bufferedUART:UART|rxState.idle            ; bufferedUART:UART|rxState.dataBit         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.052      ;
; 0.746  ; bufferedUART:UART|rxCurrentByteBuffer[1]  ; bufferedUART:UART|rxCurrentByteBuffer[0]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.052      ;
; 0.746  ; bufferedUART:UART|txState.stopBit         ; bufferedUART:UART|txState.idle            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.052      ;
; 0.748  ; w_cpuClkCt[1]                             ; w_cpuClk                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.054      ;
; 0.751  ; bufferedUART:UART|rxCurrentByteBuffer[6]  ; bufferedUART:UART|rxCurrentByteBuffer[5]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.057      ;
; 0.752  ; bufferedUART:UART|rxCurrentByteBuffer[2]  ; bufferedUART:UART|rxCurrentByteBuffer[1]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.058      ;
; 0.753  ; SBCTextDisplayRGB:VDU|horizCount[11]      ; SBCTextDisplayRGB:VDU|horizCount[11]      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.059      ;
; 0.753  ; bufferedUART:UART|rxInPointer[5]          ; bufferedUART:UART|rxInPointer[5]          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.059      ;
; 0.753  ; bufferedUART:UART|txClockCount[5]         ; bufferedUART:UART|txClockCount[5]         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.059      ;
; 0.753  ; SBCTextDisplayRGB:VDU|horizCount[11]      ; SBCTextDisplayRGB:VDU|hSync               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.059      ;
; 0.757  ; bufferedUART:UART|rxBitCount[0]           ; bufferedUART:UART|rxBitCount[2]           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.063      ;
; 0.766  ; bufferedUART:UART|rxCurrentByteBuffer[4]  ; bufferedUART:UART|rxCurrentByteBuffer[3]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.072      ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'w_cpuClk'                                                                                                                            ;
+--------+----------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.001 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[7]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.901     ; 3.140      ;
; -3.001 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[4]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.901     ; 3.140      ;
; -3.001 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[3]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.901     ; 3.140      ;
; -3.001 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[2]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.901     ; 3.140      ;
; -2.975 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[0]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.249     ; 2.766      ;
; -2.975 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[4]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.249     ; 2.766      ;
; -2.975 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[1]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.249     ; 2.766      ;
; -2.975 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[7]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.249     ; 2.766      ;
; -2.975 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[2]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.249     ; 2.766      ;
; -2.975 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[3]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.249     ; 2.766      ;
; -2.975 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[5]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.249     ; 2.766      ;
; -2.975 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[6]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.249     ; 2.766      ;
; -2.972 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[7]                       ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.185     ; 2.827      ;
; -2.972 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[6]                       ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.185     ; 2.827      ;
; -2.972 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[5]                       ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.185     ; 2.827      ;
; -2.972 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[4]                       ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.185     ; 2.827      ;
; -2.972 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[3]                       ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.185     ; 2.827      ;
; -2.972 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[2]                       ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.185     ; 2.827      ;
; -2.972 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[1]                       ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.185     ; 2.827      ;
; -2.954 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[3]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.605     ; 2.389      ;
; -2.945 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[1]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.199     ; 2.786      ;
; -2.925 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[11]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.175     ; 2.790      ;
; -2.925 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[10]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.175     ; 2.790      ;
; -2.925 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[9]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.175     ; 2.790      ;
; -2.925 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[8]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.175     ; 2.790      ;
; -2.642 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[2]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.259     ; 2.423      ;
; -2.642 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[1]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.259     ; 2.423      ;
; -2.612 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[4]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.213     ; 2.439      ;
; -2.612 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[7]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.213     ; 2.439      ;
; -2.612 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[6]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.213     ; 2.439      ;
; -2.612 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[2]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.213     ; 2.439      ;
; -2.612 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[5]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.213     ; 2.439      ;
; -2.577 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[7]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.168     ; 2.449      ;
; -2.577 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[6]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.168     ; 2.449      ;
; -2.577 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[5]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.168     ; 2.449      ;
; -2.577 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[4]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.168     ; 2.449      ;
; -2.577 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[3]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.168     ; 2.449      ;
; -2.565 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|MCycle[0]                  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.182     ; 2.423      ;
; -2.565 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|MCycle[1]                  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.182     ; 2.423      ;
; -2.565 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|Set_Addr_To_r[1]           ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.182     ; 2.423      ;
; -2.565 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|MCycle[2]                  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.182     ; 2.423      ;
; -2.564 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[4]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.181     ; 2.423      ;
; -2.564 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[3]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.181     ; 2.423      ;
; -2.564 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[2]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.181     ; 2.423      ;
; -2.564 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[0]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.181     ; 2.423      ;
; -2.553 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|Set_Addr_To_r[0]           ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.154     ; 2.439      ;
; -2.552 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[6]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.839     ; 2.753      ;
; -2.552 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[5]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.839     ; 2.753      ;
; -2.552 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[1]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.839     ; 2.753      ;
; -2.543 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[14]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.222     ; 2.361      ;
; -2.528 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|R_W_n_i                    ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.786     ; 2.782      ;
; -2.514 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[0]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.573     ; 1.981      ;
; -2.514 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[4]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.573     ; 1.981      ;
; -2.514 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[7]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.573     ; 1.981      ;
; -2.514 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[1]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.573     ; 1.981      ;
; -2.514 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[2]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.573     ; 1.981      ;
; -2.514 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[5]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.573     ; 1.981      ;
; -2.514 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[6]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.573     ; 1.981      ;
; -2.505 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[15]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.185     ; 2.360      ;
; -2.505 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[13]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.185     ; 2.360      ;
; -2.505 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[12]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.185     ; 2.360      ;
; -2.238 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[3]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.619     ; 1.659      ;
; -2.238 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[0]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.619     ; 1.659      ;
; -2.191 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[1]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.810     ; 2.421      ;
; -2.161 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[0]                    ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.020      ; 3.221      ;
; -2.161 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[1]                    ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.020      ; 3.221      ;
; -2.161 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[2]                    ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.020      ; 3.221      ;
; -2.161 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[3]                    ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.020      ; 3.221      ;
; -2.161 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[4]                    ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.020      ; 3.221      ;
; -2.161 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[5]                    ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.020      ; 3.221      ;
; -2.161 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[6]                    ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.020      ; 3.221      ;
; -2.161 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[7]                    ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.020      ; 3.221      ;
; -2.130 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[7]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.015      ; 3.185      ;
; -2.130 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[6]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.015      ; 3.185      ;
; -2.130 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[5]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.015      ; 3.185      ;
; -2.106 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|ALU_Op_r[0]                ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.004      ; 3.150      ;
; -1.738 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|Write_Data_r[1]            ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.014      ; 2.792      ;
; -1.738 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|Write_Data_r[2]            ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.014      ; 2.792      ;
; -1.733 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|RstCycle                   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.013      ; 2.786      ;
; -1.710 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[5]                  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.007      ; 2.757      ;
; -1.710 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[4]                  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.007      ; 2.757      ;
; -1.703 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[2]                  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.002      ; 2.745      ;
; -1.703 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[7]                  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.002      ; 2.745      ;
; -1.703 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[6]                  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.002      ; 2.745      ;
; -1.703 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[3]                  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.002      ; 2.745      ;
; -1.703 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[8]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.002      ; 2.745      ;
; -1.703 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[0]                  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.002      ; 2.745      ;
; -1.703 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[1]                  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.002      ; 2.745      ;
; -1.689 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|ALU_Op_r[1]                ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.018      ; 2.747      ;
; -1.689 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|ALU_Op_r[3]                ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.018      ; 2.747      ;
; -1.689 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[0]                       ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.018      ; 2.747      ;
; -1.663 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|ALU_Op_r[2]                ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.004      ; 2.707      ;
; -1.663 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|Write_Data_r[0]            ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.004      ; 2.707      ;
; -1.313 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[0]                     ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.008      ; 2.361      ;
; -1.313 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[0]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.007      ; 2.360      ;
; -0.225 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxReadPointer[4] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 2.004      ; 2.769      ;
; -0.225 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxReadPointer[5] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 2.004      ; 2.769      ;
; -0.225 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxReadPointer[3] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 2.004      ; 2.769      ;
; -0.215 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxReadPointer[0] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 2.002      ; 2.757      ;
; -0.215 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxReadPointer[1] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 2.002      ; 2.757      ;
+--------+----------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'i_clk_50'                                                                                                                                ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.957 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[7] ; w_cpuClk     ; i_clk_50    ; 1.000        ; -0.280     ; 2.717      ;
; -1.957 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[1] ; w_cpuClk     ; i_clk_50    ; 1.000        ; -0.280     ; 2.717      ;
; -1.937 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[0] ; w_cpuClk     ; i_clk_50    ; 1.000        ; -0.281     ; 2.696      ;
; -1.937 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[4] ; w_cpuClk     ; i_clk_50    ; 1.000        ; -0.281     ; 2.696      ;
; -1.937 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[3] ; w_cpuClk     ; i_clk_50    ; 1.000        ; -0.281     ; 2.696      ;
; -1.937 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[5] ; w_cpuClk     ; i_clk_50    ; 1.000        ; -0.281     ; 2.696      ;
; -1.937 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[6] ; w_cpuClk     ; i_clk_50    ; 1.000        ; -0.281     ; 2.696      ;
; -1.937 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[2] ; w_cpuClk     ; i_clk_50    ; 1.000        ; -0.281     ; 2.696      ;
; -1.934 ; Debouncer:DebounceResetSwitch|o_PinOut ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta1 ; w_cpuClk     ; i_clk_50    ; 1.000        ; -0.267     ; 2.707      ;
; -1.934 ; Debouncer:DebounceResetSwitch|o_PinOut ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta2 ; w_cpuClk     ; i_clk_50    ; 1.000        ; -0.267     ; 2.707      ;
; -1.706 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxBitCount[3]        ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.004      ; 2.750      ;
; -1.700 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxClockCount[0]      ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.002      ; 2.742      ;
; -1.700 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxClockCount[1]      ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.002      ; 2.742      ;
; -1.700 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxClockCount[2]      ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.002      ; 2.742      ;
; -1.700 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxClockCount[3]      ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.002      ; 2.742      ;
; -1.700 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxClockCount[4]      ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.002      ; 2.742      ;
; -1.700 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxClockCount[5]      ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.002      ; 2.742      ;
; -1.678 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxState.dataBit      ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.006      ; 2.724      ;
; -1.678 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxBitCount[0]        ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.006      ; 2.724      ;
; -1.678 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxBitCount[1]        ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.006      ; 2.724      ;
; -1.678 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxBitCount[2]        ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.006      ; 2.724      ;
; -1.678 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxState.stopBit      ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.006      ; 2.724      ;
; -1.678 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxState.idle         ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.006      ; 2.724      ;
; -1.677 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txState.dataBit      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.010     ; 2.707      ;
; -1.677 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txState.stopBit      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.010     ; 2.707      ;
; -1.677 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txState.idle         ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.010     ; 2.707      ;
; -1.661 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txClockCount[0]      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.012     ; 2.689      ;
; -1.661 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txClockCount[1]      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.012     ; 2.689      ;
; -1.661 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txClockCount[2]      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.012     ; 2.689      ;
; -1.661 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txClockCount[3]      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.012     ; 2.689      ;
; -1.661 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txClockCount[4]      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.012     ; 2.689      ;
; -1.661 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txClockCount[5]      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.012     ; 2.689      ;
; -1.661 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txBitCount[0]        ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.012     ; 2.689      ;
; -1.661 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txBitCount[1]        ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.012     ; 2.689      ;
; -1.661 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txBitCount[2]        ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.012     ; 2.689      ;
; -1.661 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txBitCount[3]        ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.012     ; 2.689      ;
; -1.649 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txByteSent           ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.010     ; 2.679      ;
; -1.557 ; Debouncer:DebounceResetSwitch|o_PinOut ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta3 ; w_cpuClk     ; i_clk_50    ; 1.000        ; -0.260     ; 2.337      ;
; -1.282 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxInPointer[0]       ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.005     ; 2.317      ;
; -1.282 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxInPointer[2]       ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.005     ; 2.317      ;
; -1.282 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxInPointer[3]       ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.005     ; 2.317      ;
; -1.282 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxInPointer[4]       ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.005     ; 2.317      ;
; -1.282 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxInPointer[5]       ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.005     ; 2.317      ;
; -1.282 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxInPointer[1]       ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.005     ; 2.317      ;
; -0.956 ; Debouncer:DebounceResetSwitch|o_PinOut ; Toggle_On_FN_Key:FNKey1Toggle|loopback ; w_cpuClk     ; i_clk_50    ; 1.000        ; 0.341      ; 2.337      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'w_cpuClk'                                                                                                                                ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.939 ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.019      ; 2.764      ;
; 0.939 ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.019      ; 2.764      ;
; 0.939 ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.019      ; 2.764      ;
; 0.949 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxReadPointer[0]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.002      ; 2.757      ;
; 0.949 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxReadPointer[1]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.002      ; 2.757      ;
; 0.949 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxReadPointer[2]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.002      ; 2.757      ;
; 0.959 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxReadPointer[4]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.004      ; 2.769      ;
; 0.959 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxReadPointer[5]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.004      ; 2.769      ;
; 0.959 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxReadPointer[3]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.004      ; 2.769      ;
; 2.047 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[0]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.008      ; 2.361      ;
; 2.047 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[0]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.007      ; 2.360      ;
; 2.397 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|ALU_Op_r[2]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.004      ; 2.707      ;
; 2.397 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|Write_Data_r[0]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.004      ; 2.707      ;
; 2.423 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|ALU_Op_r[1]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.018      ; 2.747      ;
; 2.423 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|ALU_Op_r[3]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.018      ; 2.747      ;
; 2.423 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[0]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.018      ; 2.747      ;
; 2.437 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[2]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.002      ; 2.745      ;
; 2.437 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[7]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.002      ; 2.745      ;
; 2.437 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[6]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.002      ; 2.745      ;
; 2.437 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[3]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.002      ; 2.745      ;
; 2.437 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[8]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.002      ; 2.745      ;
; 2.437 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[0]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.002      ; 2.745      ;
; 2.437 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[1]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.002      ; 2.745      ;
; 2.444 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[5]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.007      ; 2.757      ;
; 2.444 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[4]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.007      ; 2.757      ;
; 2.467 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|RstCycle                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.013      ; 2.786      ;
; 2.472 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|Write_Data_r[1]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.014      ; 2.792      ;
; 2.472 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|Write_Data_r[2]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.014      ; 2.792      ;
; 2.840 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|ALU_Op_r[0]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.004      ; 3.150      ;
; 2.864 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[7]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.015      ; 3.185      ;
; 2.864 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[6]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.015      ; 3.185      ;
; 2.864 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[5]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.015      ; 3.185      ;
; 2.895 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[0]                        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.020      ; 3.221      ;
; 2.895 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[1]                        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.020      ; 3.221      ;
; 2.895 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[2]                        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.020      ; 3.221      ;
; 2.895 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[3]                        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.020      ; 3.221      ;
; 2.895 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[4]                        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.020      ; 3.221      ;
; 2.895 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[5]                        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.020      ; 3.221      ;
; 2.895 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[6]                        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.020      ; 3.221      ;
; 2.895 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[7]                        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.020      ; 3.221      ;
; 2.925 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[1]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.810     ; 2.421      ;
; 2.972 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[3]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.619     ; 1.659      ;
; 2.972 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[0]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.619     ; 1.659      ;
; 3.239 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[15]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.185     ; 2.360      ;
; 3.239 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[13]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.185     ; 2.360      ;
; 3.239 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[12]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.185     ; 2.360      ;
; 3.248 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[0]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.573     ; 1.981      ;
; 3.248 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[4]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.573     ; 1.981      ;
; 3.248 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[7]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.573     ; 1.981      ;
; 3.248 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[1]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.573     ; 1.981      ;
; 3.248 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[2]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.573     ; 1.981      ;
; 3.248 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[5]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.573     ; 1.981      ;
; 3.248 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[6]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.573     ; 1.981      ;
; 3.262 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|R_W_n_i                        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.786     ; 2.782      ;
; 3.277 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[14]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.222     ; 2.361      ;
; 3.286 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[6]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.839     ; 2.753      ;
; 3.286 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[5]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.839     ; 2.753      ;
; 3.286 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[1]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.839     ; 2.753      ;
; 3.287 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|Set_Addr_To_r[0]               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.154     ; 2.439      ;
; 3.298 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[4]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.181     ; 2.423      ;
; 3.298 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[3]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.181     ; 2.423      ;
; 3.298 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[2]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.181     ; 2.423      ;
; 3.298 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[0]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.181     ; 2.423      ;
; 3.299 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|MCycle[0]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.182     ; 2.423      ;
; 3.299 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|MCycle[1]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.182     ; 2.423      ;
; 3.299 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|Set_Addr_To_r[1]               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.182     ; 2.423      ;
; 3.299 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|MCycle[2]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.182     ; 2.423      ;
; 3.311 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[7]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.168     ; 2.449      ;
; 3.311 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[6]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.168     ; 2.449      ;
; 3.311 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[5]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.168     ; 2.449      ;
; 3.311 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[4]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.168     ; 2.449      ;
; 3.311 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[3]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.168     ; 2.449      ;
; 3.346 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[4]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.213     ; 2.439      ;
; 3.346 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[7]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.213     ; 2.439      ;
; 3.346 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[6]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.213     ; 2.439      ;
; 3.346 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[2]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.213     ; 2.439      ;
; 3.346 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[5]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.213     ; 2.439      ;
; 3.376 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[2]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.259     ; 2.423      ;
; 3.376 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[1]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.259     ; 2.423      ;
; 3.659 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[11]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.175     ; 2.790      ;
; 3.659 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[10]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.175     ; 2.790      ;
; 3.659 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[9]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.175     ; 2.790      ;
; 3.659 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[8]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.175     ; 2.790      ;
; 3.679 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[1]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.199     ; 2.786      ;
; 3.688 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[3]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.605     ; 2.389      ;
; 3.706 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[7]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.185     ; 2.827      ;
; 3.706 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[6]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.185     ; 2.827      ;
; 3.706 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[5]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.185     ; 2.827      ;
; 3.706 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[4]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.185     ; 2.827      ;
; 3.706 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[3]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.185     ; 2.827      ;
; 3.706 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[2]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.185     ; 2.827      ;
; 3.706 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[1]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.185     ; 2.827      ;
; 3.709 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[0]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.249     ; 2.766      ;
; 3.709 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[4]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.249     ; 2.766      ;
; 3.709 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[1]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.249     ; 2.766      ;
; 3.709 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[7]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.249     ; 2.766      ;
; 3.709 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[2]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.249     ; 2.766      ;
; 3.709 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[3]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.249     ; 2.766      ;
; 3.709 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[5]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.249     ; 2.766      ;
; 3.709 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[6]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -1.249     ; 2.766      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'i_clk_50'                                                                                                                                ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.690 ; Debouncer:DebounceResetSwitch|o_PinOut ; Toggle_On_FN_Key:FNKey1Toggle|loopback ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.341      ; 2.337      ;
; 2.016 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxInPointer[0]       ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.005     ; 2.317      ;
; 2.016 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxInPointer[2]       ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.005     ; 2.317      ;
; 2.016 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxInPointer[3]       ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.005     ; 2.317      ;
; 2.016 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxInPointer[4]       ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.005     ; 2.317      ;
; 2.016 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxInPointer[5]       ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.005     ; 2.317      ;
; 2.016 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxInPointer[1]       ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.005     ; 2.317      ;
; 2.291 ; Debouncer:DebounceResetSwitch|o_PinOut ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta3 ; w_cpuClk     ; i_clk_50    ; 0.000        ; -0.260     ; 2.337      ;
; 2.383 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txByteSent           ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.010     ; 2.679      ;
; 2.395 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txClockCount[0]      ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.012     ; 2.689      ;
; 2.395 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txClockCount[1]      ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.012     ; 2.689      ;
; 2.395 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txClockCount[2]      ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.012     ; 2.689      ;
; 2.395 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txClockCount[3]      ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.012     ; 2.689      ;
; 2.395 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txClockCount[4]      ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.012     ; 2.689      ;
; 2.395 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txClockCount[5]      ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.012     ; 2.689      ;
; 2.395 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txBitCount[0]        ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.012     ; 2.689      ;
; 2.395 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txBitCount[1]        ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.012     ; 2.689      ;
; 2.395 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txBitCount[2]        ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.012     ; 2.689      ;
; 2.395 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txBitCount[3]        ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.012     ; 2.689      ;
; 2.411 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txState.dataBit      ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.010     ; 2.707      ;
; 2.411 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txState.stopBit      ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.010     ; 2.707      ;
; 2.411 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txState.idle         ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.010     ; 2.707      ;
; 2.412 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxState.dataBit      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.006      ; 2.724      ;
; 2.412 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxBitCount[0]        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.006      ; 2.724      ;
; 2.412 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxBitCount[1]        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.006      ; 2.724      ;
; 2.412 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxBitCount[2]        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.006      ; 2.724      ;
; 2.412 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxState.stopBit      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.006      ; 2.724      ;
; 2.412 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxState.idle         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.006      ; 2.724      ;
; 2.434 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxClockCount[0]      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.002      ; 2.742      ;
; 2.434 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxClockCount[1]      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.002      ; 2.742      ;
; 2.434 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxClockCount[2]      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.002      ; 2.742      ;
; 2.434 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxClockCount[3]      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.002      ; 2.742      ;
; 2.434 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxClockCount[4]      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.002      ; 2.742      ;
; 2.434 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxClockCount[5]      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.002      ; 2.742      ;
; 2.440 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxBitCount[3]        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.004      ; 2.750      ;
; 2.668 ; Debouncer:DebounceResetSwitch|o_PinOut ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta1 ; w_cpuClk     ; i_clk_50    ; 0.000        ; -0.267     ; 2.707      ;
; 2.668 ; Debouncer:DebounceResetSwitch|o_PinOut ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta2 ; w_cpuClk     ; i_clk_50    ; 0.000        ; -0.267     ; 2.707      ;
; 2.671 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[0] ; w_cpuClk     ; i_clk_50    ; 0.000        ; -0.281     ; 2.696      ;
; 2.671 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[4] ; w_cpuClk     ; i_clk_50    ; 0.000        ; -0.281     ; 2.696      ;
; 2.671 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[3] ; w_cpuClk     ; i_clk_50    ; 0.000        ; -0.281     ; 2.696      ;
; 2.671 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[5] ; w_cpuClk     ; i_clk_50    ; 0.000        ; -0.281     ; 2.696      ;
; 2.671 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[6] ; w_cpuClk     ; i_clk_50    ; 0.000        ; -0.281     ; 2.696      ;
; 2.671 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[2] ; w_cpuClk     ; i_clk_50    ; 0.000        ; -0.281     ; 2.696      ;
; 2.691 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[7] ; w_cpuClk     ; i_clk_50    ; 0.000        ; -0.280     ; 2.717      ;
; 2.691 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[1] ; w_cpuClk     ; i_clk_50    ; 0.000        ; -0.280     ; 2.717      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'i_clk_50'                                                                                                                                                                                                      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'w_cpuClk'                                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[16] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[16] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[17] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[17] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[9]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly1            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly1            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly2            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly2            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly3            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly3            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly4            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly4            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|o_PinOut        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|o_PinOut        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|pulse200ms      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|pulse200ms      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[0]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[0]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[1]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[1]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[2]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[2]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[3]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[3]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[4]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[4]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[5]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[5]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[6]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[6]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[7]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[7]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[0]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[0]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[1]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[1]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[2]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[2]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[3]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[3]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[4]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[4]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[5]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[5]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[6]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[6]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[7]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[7]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteWritten         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteWritten         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|kbReadPointer[0]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|kbReadPointer[0]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|kbReadPointer[1]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|kbReadPointer[1]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|kbReadPointer[2]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|kbReadPointer[2]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[0]                                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[0]                                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[1]                                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[1]                                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[2]                                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[2]                                ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_rxd              ; i_clk_50   ; 6.780  ; 6.780  ; Rise       ; i_clk_50        ;
; io_ps2Clk          ; i_clk_50   ; 6.979  ; 6.979  ; Rise       ; i_clk_50        ;
; io_ps2Data         ; i_clk_50   ; 4.868  ; 4.868  ; Rise       ; i_clk_50        ;
; i_n_reset          ; w_cpuClk   ; 6.303  ; 6.303  ; Rise       ; w_cpuClk        ;
; io_extSRamData[*]  ; w_cpuClk   ; 14.294 ; 14.294 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; 13.241 ; 13.241 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; 13.686 ; 13.686 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; 14.004 ; 14.004 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; 14.294 ; 14.294 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; 12.824 ; 12.824 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; 12.654 ; 12.654 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; 13.339 ; 13.339 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; 13.821 ; 13.821 ; Rise       ; w_cpuClk        ;
+--------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_rxd              ; i_clk_50   ; -3.900 ; -3.900 ; Rise       ; i_clk_50        ;
; io_ps2Clk          ; i_clk_50   ; -4.336 ; -4.336 ; Rise       ; i_clk_50        ;
; io_ps2Data         ; i_clk_50   ; -4.602 ; -4.602 ; Rise       ; i_clk_50        ;
; i_n_reset          ; w_cpuClk   ; -6.037 ; -6.037 ; Rise       ; w_cpuClk        ;
; io_extSRamData[*]  ; w_cpuClk   ; -7.508 ; -7.508 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; -7.559 ; -7.559 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; -7.863 ; -7.863 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; -7.692 ; -7.692 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; -9.039 ; -9.039 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; -7.838 ; -7.838 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; -7.987 ; -7.987 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; -8.101 ; -8.101 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; -7.508 ; -7.508 ; Rise       ; w_cpuClk        ;
+--------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; io_ps2Clk             ; i_clk_50   ; 7.526  ; 7.526  ; Rise       ; i_clk_50        ;
; io_ps2Data            ; i_clk_50   ; 7.552  ; 7.552  ; Rise       ; i_clk_50        ;
; o_n_rts               ; i_clk_50   ; 8.910  ; 8.910  ; Rise       ; i_clk_50        ;
; o_txd                 ; i_clk_50   ; 8.720  ; 8.720  ; Rise       ; i_clk_50        ;
; o_vid_hSync           ; i_clk_50   ; 9.238  ; 9.238  ; Rise       ; i_clk_50        ;
; o_vid_vSync           ; i_clk_50   ; 8.844  ; 8.844  ; Rise       ; i_clk_50        ;
; videoB0               ; i_clk_50   ; 9.216  ; 9.216  ; Rise       ; i_clk_50        ;
; videoB1               ; i_clk_50   ; 8.850  ; 8.850  ; Rise       ; i_clk_50        ;
; videoG0               ; i_clk_50   ; 9.201  ; 9.201  ; Rise       ; i_clk_50        ;
; videoG1               ; i_clk_50   ; 8.835  ; 8.835  ; Rise       ; i_clk_50        ;
; videoR0               ; i_clk_50   ; 9.592  ; 9.592  ; Rise       ; i_clk_50        ;
; videoR1               ; i_clk_50   ; 9.214  ; 9.214  ; Rise       ; i_clk_50        ;
; io_extSRamData[*]     ; w_cpuClk   ; 15.744 ; 15.744 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0]    ; w_cpuClk   ; 12.460 ; 12.460 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1]    ; w_cpuClk   ; 13.157 ; 13.157 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2]    ; w_cpuClk   ; 14.664 ; 14.664 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3]    ; w_cpuClk   ; 15.744 ; 15.744 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4]    ; w_cpuClk   ; 14.843 ; 14.843 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5]    ; w_cpuClk   ; 13.044 ; 13.044 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6]    ; w_cpuClk   ; 13.286 ; 13.286 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7]    ; w_cpuClk   ; 13.786 ; 13.786 ; Rise       ; w_cpuClk        ;
; io_n_extSRamCS        ; w_cpuClk   ; 11.499 ; 11.499 ; Rise       ; w_cpuClk        ;
; io_n_extSRamOE        ; w_cpuClk   ; 13.496 ; 13.496 ; Rise       ; w_cpuClk        ;
; io_n_extSRamWE        ; w_cpuClk   ; 13.813 ; 13.813 ; Rise       ; w_cpuClk        ;
; o_extSRamAddress[*]   ; w_cpuClk   ; 14.565 ; 14.565 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[0]  ; w_cpuClk   ; 12.181 ; 12.181 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[1]  ; w_cpuClk   ; 12.172 ; 12.172 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[2]  ; w_cpuClk   ; 11.820 ; 11.820 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[3]  ; w_cpuClk   ; 12.564 ; 12.564 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[4]  ; w_cpuClk   ; 13.816 ; 13.816 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[5]  ; w_cpuClk   ; 14.168 ; 14.168 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[6]  ; w_cpuClk   ; 14.051 ; 14.051 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[7]  ; w_cpuClk   ; 14.565 ; 14.565 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[8]  ; w_cpuClk   ; 11.933 ; 11.933 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[9]  ; w_cpuClk   ; 11.540 ; 11.540 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[10] ; w_cpuClk   ; 10.367 ; 10.367 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[11] ; w_cpuClk   ; 10.715 ; 10.715 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[12] ; w_cpuClk   ; 12.782 ; 12.782 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[13] ; w_cpuClk   ; 10.497 ; 10.497 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[14] ; w_cpuClk   ; 10.718 ; 10.718 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[15] ; w_cpuClk   ; 10.662 ; 10.662 ; Rise       ; w_cpuClk        ;
; io_n_extSRamCS        ; w_cpuClk   ;        ; 6.799  ; Fall       ; w_cpuClk        ;
; io_n_extSRamOE        ; w_cpuClk   ;        ; 8.796  ; Fall       ; w_cpuClk        ;
; io_n_extSRamWE        ; w_cpuClk   ;        ; 9.113  ; Fall       ; w_cpuClk        ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; io_ps2Clk             ; i_clk_50   ; 7.526  ; 7.526  ; Rise       ; i_clk_50        ;
; io_ps2Data            ; i_clk_50   ; 7.552  ; 7.552  ; Rise       ; i_clk_50        ;
; o_n_rts               ; i_clk_50   ; 8.910  ; 8.910  ; Rise       ; i_clk_50        ;
; o_txd                 ; i_clk_50   ; 8.720  ; 8.720  ; Rise       ; i_clk_50        ;
; o_vid_hSync           ; i_clk_50   ; 9.238  ; 9.238  ; Rise       ; i_clk_50        ;
; o_vid_vSync           ; i_clk_50   ; 8.844  ; 8.844  ; Rise       ; i_clk_50        ;
; videoB0               ; i_clk_50   ; 9.216  ; 9.216  ; Rise       ; i_clk_50        ;
; videoB1               ; i_clk_50   ; 8.850  ; 8.850  ; Rise       ; i_clk_50        ;
; videoG0               ; i_clk_50   ; 9.201  ; 9.201  ; Rise       ; i_clk_50        ;
; videoG1               ; i_clk_50   ; 8.835  ; 8.835  ; Rise       ; i_clk_50        ;
; videoR0               ; i_clk_50   ; 9.592  ; 9.592  ; Rise       ; i_clk_50        ;
; videoR1               ; i_clk_50   ; 9.214  ; 9.214  ; Rise       ; i_clk_50        ;
; io_extSRamData[*]     ; w_cpuClk   ; 9.185  ; 9.185  ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0]    ; w_cpuClk   ; 9.411  ; 9.411  ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1]    ; w_cpuClk   ; 9.728  ; 9.728  ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2]    ; w_cpuClk   ; 10.447 ; 10.447 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3]    ; w_cpuClk   ; 11.428 ; 11.428 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4]    ; w_cpuClk   ; 9.771  ; 9.771  ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5]    ; w_cpuClk   ; 10.142 ; 10.142 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6]    ; w_cpuClk   ; 9.824  ; 9.824  ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7]    ; w_cpuClk   ; 9.185  ; 9.185  ; Rise       ; w_cpuClk        ;
; io_n_extSRamCS        ; w_cpuClk   ; 6.799  ; 10.357 ; Rise       ; w_cpuClk        ;
; io_n_extSRamOE        ; w_cpuClk   ; 8.796  ; 10.018 ; Rise       ; w_cpuClk        ;
; io_n_extSRamWE        ; w_cpuClk   ; 9.113  ; 10.408 ; Rise       ; w_cpuClk        ;
; o_extSRamAddress[*]   ; w_cpuClk   ; 8.385  ; 8.385  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[0]  ; w_cpuClk   ; 8.707  ; 8.707  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[1]  ; w_cpuClk   ; 8.538  ; 8.538  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[2]  ; w_cpuClk   ; 8.385  ; 8.385  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[3]  ; w_cpuClk   ; 9.294  ; 9.294  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[4]  ; w_cpuClk   ; 10.005 ; 10.005 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[5]  ; w_cpuClk   ; 9.861  ; 9.861  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[6]  ; w_cpuClk   ; 10.352 ; 10.352 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[7]  ; w_cpuClk   ; 10.200 ; 10.200 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[8]  ; w_cpuClk   ; 10.678 ; 10.678 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[9]  ; w_cpuClk   ; 9.891  ; 9.891  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[10] ; w_cpuClk   ; 9.089  ; 9.089  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[11] ; w_cpuClk   ; 9.406  ; 9.406  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[12] ; w_cpuClk   ; 11.483 ; 11.483 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[13] ; w_cpuClk   ; 9.885  ; 9.885  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[14] ; w_cpuClk   ; 9.576  ; 9.576  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[15] ; w_cpuClk   ; 9.791  ; 9.791  ; Rise       ; w_cpuClk        ;
; io_n_extSRamCS        ; w_cpuClk   ;        ; 6.799  ; Fall       ; w_cpuClk        ;
; io_n_extSRamOE        ; w_cpuClk   ;        ; 8.796  ; Fall       ; w_cpuClk        ;
; io_n_extSRamWE        ; w_cpuClk   ;        ; 9.113  ; Fall       ; w_cpuClk        ;
+-----------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Output Enable Times                                                            ;
+--------------------+------------+--------+------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClk   ; 11.918 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; 13.047 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; 12.653 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; 12.667 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; 12.667 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; 12.667 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; 13.037 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; 11.918 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; 11.918 ;      ; Rise       ; w_cpuClk        ;
+--------------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                    ;
+--------------------+------------+--------+------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClk   ; 9.258  ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; 10.387 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; 9.993  ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; 10.007 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; 10.007 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; 10.007 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; 10.377 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; 9.258  ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; 9.258  ;      ; Rise       ; w_cpuClk        ;
+--------------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Output Disable Times                                                                   ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; Data Port          ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClk   ; 11.918    ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; 13.047    ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; 12.653    ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; 12.667    ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; 12.667    ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; 12.667    ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; 13.037    ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; 11.918    ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; 11.918    ;           ; Rise       ; w_cpuClk        ;
+--------------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                           ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; Data Port          ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClk   ; 9.258     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; 10.387    ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; 9.993     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; 10.007    ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; 10.007    ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; 10.007    ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; 10.377    ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; 9.258     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; 9.258     ;           ; Rise       ; w_cpuClk        ;
+--------------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; i_clk_50 ; -4.852 ; -1710.951     ;
; w_cpuClk ; -4.746 ; -472.331      ;
+----------+--------+---------------+


+-----------------------------------+
; Fast Model Hold Summary           ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; i_clk_50 ; -0.848 ; -1.695        ;
; w_cpuClk ; -0.240 ; -0.718        ;
+----------+--------+---------------+


+-----------------------------------+
; Fast Model Recovery Summary       ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; w_cpuClk ; -0.717 ; -44.040       ;
; i_clk_50 ; -0.044 ; -0.788        ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Removal Summary       ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; i_clk_50 ; 0.730 ; 0.000         ;
; w_cpuClk ; 0.792 ; 0.000         ;
+----------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; i_clk_50 ; -2.000 ; -2166.732          ;
; w_cpuClk ; -0.500 ; -199.000           ;
+----------+--------+--------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'i_clk_50'                                                                                                                                                                                                                                                    ;
+--------+-------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.852 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg4   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.092      ; 5.943      ;
; -4.815 ; SBCTextDisplayRGB:VDU|charHoriz[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.050      ; 5.864      ;
; -4.808 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg4   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.092      ; 5.899      ;
; -4.807 ; SBCTextDisplayRGB:VDU|charHoriz[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.070      ; 5.876      ;
; -4.805 ; SBCTextDisplayRGB:VDU|charHoriz[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.064      ; 5.868      ;
; -4.805 ; SBCTextDisplayRGB:VDU|charHoriz[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.064      ; 5.868      ;
; -4.805 ; SBCTextDisplayRGB:VDU|charHoriz[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.050      ; 5.854      ;
; -4.801 ; SBCTextDisplayRGB:VDU|charHoriz[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.070      ; 5.870      ;
; -4.800 ; SBCTextDisplayRGB:VDU|charHoriz[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg7   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.076      ; 5.875      ;
; -4.793 ; SBCTextDisplayRGB:VDU|charHoriz[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg7   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.074      ; 5.866      ;
; -4.792 ; SBCTextDisplayRGB:VDU|charHoriz[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg8   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.076      ; 5.867      ;
; -4.789 ; SBCTextDisplayRGB:VDU|charHoriz[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg8 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.054      ; 5.842      ;
; -4.788 ; SBCTextDisplayRGB:VDU|charHoriz[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.071      ; 5.858      ;
; -4.781 ; SBCTextDisplayRGB:VDU|charHoriz[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.050      ; 5.830      ;
; -4.776 ; SBCTextDisplayRGB:VDU|charHoriz[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.070      ; 5.845      ;
; -4.775 ; SBCTextDisplayRGB:VDU|charHoriz[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg8   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.074      ; 5.848      ;
; -4.774 ; SBCTextDisplayRGB:VDU|charHoriz[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg6   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.076      ; 5.849      ;
; -4.772 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.086      ; 5.857      ;
; -4.770 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg1 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.066      ; 5.835      ;
; -4.769 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.080      ; 5.848      ;
; -4.768 ; SBCTextDisplayRGB:VDU|charHoriz[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.064      ; 5.831      ;
; -4.766 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.090      ; 5.855      ;
; -4.766 ; SBCTextDisplayRGB:VDU|charHoriz[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.071      ; 5.836      ;
; -4.765 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.066      ; 5.830      ;
; -4.764 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.092      ; 5.855      ;
; -4.764 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.086      ; 5.849      ;
; -4.762 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.080      ; 5.841      ;
; -4.762 ; SBCTextDisplayRGB:VDU|charHoriz[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg6 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.054      ; 5.815      ;
; -4.760 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.086      ; 5.845      ;
; -4.755 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg1   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.092      ; 5.846      ;
; -4.755 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg3 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.087      ; 5.841      ;
; -4.753 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg1   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.090      ; 5.842      ;
; -4.749 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg2   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.092      ; 5.840      ;
; -4.749 ; SBCTextDisplayRGB:VDU|cursorVert[2] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg4   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.092      ; 5.840      ;
; -4.748 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg2   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.090      ; 5.837      ;
; -4.747 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg2 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.066      ; 5.812      ;
; -4.746 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg1 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.087      ; 5.832      ;
; -4.743 ; SBCTextDisplayRGB:VDU|charHoriz[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg6   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.074      ; 5.816      ;
; -4.743 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.080      ; 5.822      ;
; -4.742 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.082      ; 5.823      ;
; -4.741 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg4 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.066      ; 5.806      ;
; -4.740 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg4 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.087      ; 5.826      ;
; -4.739 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg2 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.087      ; 5.825      ;
; -4.739 ; SBCTextDisplayRGB:VDU|charHoriz[5]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.050      ; 5.788      ;
; -4.734 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg4   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.082      ; 5.815      ;
; -4.732 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg4 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.070      ; 5.801      ;
; -4.731 ; SBCTextDisplayRGB:VDU|charHoriz[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg6 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.071      ; 5.801      ;
; -4.731 ; SBCTextDisplayRGB:VDU|charHoriz[5]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.070      ; 5.800      ;
; -4.729 ; SBCTextDisplayRGB:VDU|charHoriz[5]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.064      ; 5.792      ;
; -4.729 ; SBCTextDisplayRGB:VDU|charHoriz[5]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.064      ; 5.792      ;
; -4.729 ; SBCTextDisplayRGB:VDU|charHoriz[5]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.050      ; 5.778      ;
; -4.728 ; SBCTextDisplayRGB:VDU|charHoriz[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg5   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.074      ; 5.801      ;
; -4.728 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg1   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.082      ; 5.809      ;
; -4.728 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.086      ; 5.813      ;
; -4.726 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg1 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.066      ; 5.791      ;
; -4.725 ; SBCTextDisplayRGB:VDU|charHoriz[5]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.070      ; 5.794      ;
; -4.725 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.080      ; 5.804      ;
; -4.724 ; SBCTextDisplayRGB:VDU|charHoriz[5]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg7   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.076      ; 5.799      ;
; -4.722 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.090      ; 5.811      ;
; -4.721 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg4   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.090      ; 5.810      ;
; -4.721 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.066      ; 5.786      ;
; -4.720 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.092      ; 5.811      ;
; -4.720 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.086      ; 5.805      ;
; -4.719 ; SBCTextDisplayRGB:VDU|cursorVert[3] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg4   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.092      ; 5.810      ;
; -4.718 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.080      ; 5.797      ;
; -4.717 ; SBCTextDisplayRGB:VDU|charHoriz[5]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg7   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.074      ; 5.790      ;
; -4.716 ; SBCTextDisplayRGB:VDU|charHoriz[5]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg8   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.076      ; 5.791      ;
; -4.716 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.086      ; 5.801      ;
; -4.713 ; SBCTextDisplayRGB:VDU|charHoriz[5]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg8 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.054      ; 5.766      ;
; -4.712 ; SBCTextDisplayRGB:VDU|charHoriz[5]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.071      ; 5.782      ;
; -4.711 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg1   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.092      ; 5.802      ;
; -4.711 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg3 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.087      ; 5.797      ;
; -4.710 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.080      ; 5.789      ;
; -4.709 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg1   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.090      ; 5.798      ;
; -4.708 ; SBCTextDisplayRGB:VDU|cursorVert[0] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.086      ; 5.793      ;
; -4.705 ; SBCTextDisplayRGB:VDU|charHoriz[5]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.050      ; 5.754      ;
; -4.705 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg2   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.092      ; 5.796      ;
; -4.704 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg2   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.090      ; 5.793      ;
; -4.703 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg2 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.066      ; 5.768      ;
; -4.702 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg1 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.087      ; 5.788      ;
; -4.700 ; SBCTextDisplayRGB:VDU|charHoriz[5]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.070      ; 5.769      ;
; -4.699 ; SBCTextDisplayRGB:VDU|charHoriz[5]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg8   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.074      ; 5.772      ;
; -4.699 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.080      ; 5.778      ;
; -4.698 ; SBCTextDisplayRGB:VDU|charHoriz[5]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg6   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.076      ; 5.773      ;
; -4.698 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.082      ; 5.779      ;
; -4.697 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg4 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.066      ; 5.762      ;
; -4.696 ; SBCTextDisplayRGB:VDU|cursorVert[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg4   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.092      ; 5.787      ;
; -4.696 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg4 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.087      ; 5.782      ;
; -4.695 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg2 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.087      ; 5.781      ;
; -4.692 ; SBCTextDisplayRGB:VDU|charHoriz[5]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.064      ; 5.755      ;
; -4.690 ; SBCTextDisplayRGB:VDU|charHoriz[5]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.071      ; 5.760      ;
; -4.690 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg4   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.082      ; 5.771      ;
; -4.688 ; SBCTextDisplayRGB:VDU|charHoriz[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg10  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.074      ; 5.761      ;
; -4.688 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg4 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.070      ; 5.757      ;
; -4.686 ; SBCTextDisplayRGB:VDU|charHoriz[5]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg6 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.054      ; 5.739      ;
; -4.684 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg1   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.082      ; 5.765      ;
; -4.681 ; SBCTextDisplayRGB:VDU|charHoriz[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.050      ; 5.730      ;
; -4.677 ; SBCTextDisplayRGB:VDU|cursorVert[1] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg4   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.090      ; 5.766      ;
; -4.676 ; SBCTextDisplayRGB:VDU|startAddr[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg4   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.089      ; 5.764      ;
; -4.672 ; SBCTextDisplayRGB:VDU|charHoriz[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.064      ; 5.735      ;
+--------+-------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'w_cpuClk'                                                                                                                                                                                        ;
+--------+---------------------------------------------------------------------------------------------------------------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                           ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------+----------------+--------------+-------------+--------------+------------+------------+
; -4.746 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg0  ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.696     ; 5.082      ;
; -4.746 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg1  ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.696     ; 5.082      ;
; -4.746 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg2  ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.696     ; 5.082      ;
; -4.746 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg3  ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.696     ; 5.082      ;
; -4.746 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg4  ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.696     ; 5.082      ;
; -4.746 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg5  ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.696     ; 5.082      ;
; -4.746 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg6  ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.696     ; 5.082      ;
; -4.746 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg7  ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.696     ; 5.082      ;
; -4.746 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg8  ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.696     ; 5.082      ;
; -4.746 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg9  ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.696     ; 5.082      ;
; -4.746 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg10 ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.696     ; 5.082      ;
; -4.746 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg11 ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.696     ; 5.082      ;
; -4.694 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg0  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.682     ; 5.044      ;
; -4.694 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg1  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.682     ; 5.044      ;
; -4.694 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg2  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.682     ; 5.044      ;
; -4.694 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg3  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.682     ; 5.044      ;
; -4.694 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg4  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.682     ; 5.044      ;
; -4.694 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg5  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.682     ; 5.044      ;
; -4.694 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg6  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.682     ; 5.044      ;
; -4.694 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg7  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.682     ; 5.044      ;
; -4.694 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg8  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.682     ; 5.044      ;
; -4.694 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg9  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.682     ; 5.044      ;
; -4.694 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg10 ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.682     ; 5.044      ;
; -4.694 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg11 ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.682     ; 5.044      ;
; -4.683 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg0  ; T65:CPU|BAL[4] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.696     ; 5.019      ;
; -4.683 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg1  ; T65:CPU|BAL[4] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.696     ; 5.019      ;
; -4.683 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg2  ; T65:CPU|BAL[4] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.696     ; 5.019      ;
; -4.683 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg3  ; T65:CPU|BAL[4] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.696     ; 5.019      ;
; -4.683 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg4  ; T65:CPU|BAL[4] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.696     ; 5.019      ;
; -4.683 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg5  ; T65:CPU|BAL[4] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.696     ; 5.019      ;
; -4.683 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg6  ; T65:CPU|BAL[4] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.696     ; 5.019      ;
; -4.683 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg7  ; T65:CPU|BAL[4] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.696     ; 5.019      ;
; -4.683 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg8  ; T65:CPU|BAL[4] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.696     ; 5.019      ;
; -4.683 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg9  ; T65:CPU|BAL[4] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.696     ; 5.019      ;
; -4.683 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg10 ; T65:CPU|BAL[4] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.696     ; 5.019      ;
; -4.683 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg11 ; T65:CPU|BAL[4] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.696     ; 5.019      ;
; -4.661 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg0  ; T65:CPU|BAL[5] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.682     ; 5.011      ;
; -4.661 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg1  ; T65:CPU|BAL[5] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.682     ; 5.011      ;
; -4.661 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg2  ; T65:CPU|BAL[5] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.682     ; 5.011      ;
; -4.661 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg3  ; T65:CPU|BAL[5] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.682     ; 5.011      ;
; -4.661 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg4  ; T65:CPU|BAL[5] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.682     ; 5.011      ;
; -4.661 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg5  ; T65:CPU|BAL[5] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.682     ; 5.011      ;
; -4.661 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg6  ; T65:CPU|BAL[5] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.682     ; 5.011      ;
; -4.661 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg7  ; T65:CPU|BAL[5] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.682     ; 5.011      ;
; -4.661 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg8  ; T65:CPU|BAL[5] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.682     ; 5.011      ;
; -4.661 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg9  ; T65:CPU|BAL[5] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.682     ; 5.011      ;
; -4.661 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg10 ; T65:CPU|BAL[5] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.682     ; 5.011      ;
; -4.661 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg11 ; T65:CPU|BAL[5] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.682     ; 5.011      ;
; -4.613 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg0  ; T65:CPU|BAL[3] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.696     ; 4.949      ;
; -4.613 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg1  ; T65:CPU|BAL[3] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.696     ; 4.949      ;
; -4.613 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg2  ; T65:CPU|BAL[3] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.696     ; 4.949      ;
; -4.613 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg3  ; T65:CPU|BAL[3] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.696     ; 4.949      ;
; -4.613 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg4  ; T65:CPU|BAL[3] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.696     ; 4.949      ;
; -4.613 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg5  ; T65:CPU|BAL[3] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.696     ; 4.949      ;
; -4.613 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg6  ; T65:CPU|BAL[3] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.696     ; 4.949      ;
; -4.613 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg7  ; T65:CPU|BAL[3] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.696     ; 4.949      ;
; -4.613 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg8  ; T65:CPU|BAL[3] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.696     ; 4.949      ;
; -4.613 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg9  ; T65:CPU|BAL[3] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.696     ; 4.949      ;
; -4.613 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg10 ; T65:CPU|BAL[3] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.696     ; 4.949      ;
; -4.613 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a2~porta_address_reg11 ; T65:CPU|BAL[3] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.696     ; 4.949      ;
; -4.606 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a9~porta_address_reg0  ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.688     ; 4.950      ;
; -4.606 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a9~porta_address_reg1  ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.688     ; 4.950      ;
; -4.606 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a9~porta_address_reg2  ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.688     ; 4.950      ;
; -4.606 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a9~porta_address_reg3  ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.688     ; 4.950      ;
; -4.606 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a9~porta_address_reg4  ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.688     ; 4.950      ;
; -4.606 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a9~porta_address_reg5  ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.688     ; 4.950      ;
; -4.606 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a9~porta_address_reg6  ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.688     ; 4.950      ;
; -4.606 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a9~porta_address_reg7  ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.688     ; 4.950      ;
; -4.606 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a9~porta_address_reg8  ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.688     ; 4.950      ;
; -4.606 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a9~porta_address_reg9  ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.688     ; 4.950      ;
; -4.606 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a9~porta_address_reg10 ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.688     ; 4.950      ;
; -4.606 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a9~porta_address_reg11 ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.688     ; 4.950      ;
; -4.585 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a6~porta_address_reg0  ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.702     ; 4.915      ;
; -4.585 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a6~porta_address_reg1  ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.702     ; 4.915      ;
; -4.585 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a6~porta_address_reg2  ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.702     ; 4.915      ;
; -4.585 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a6~porta_address_reg3  ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.702     ; 4.915      ;
; -4.585 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a6~porta_address_reg4  ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.702     ; 4.915      ;
; -4.585 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a6~porta_address_reg5  ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.702     ; 4.915      ;
; -4.585 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a6~porta_address_reg6  ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.702     ; 4.915      ;
; -4.585 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a6~porta_address_reg7  ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.702     ; 4.915      ;
; -4.585 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a6~porta_address_reg8  ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.702     ; 4.915      ;
; -4.585 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a6~porta_address_reg9  ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.702     ; 4.915      ;
; -4.585 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a6~porta_address_reg10 ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.702     ; 4.915      ;
; -4.585 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a6~porta_address_reg11 ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.702     ; 4.915      ;
; -4.584 ; T65:CPU|IR[1]                                                                                                       ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.029     ; 5.587      ;
; -4.563 ; T65:CPU|MCycle[2]                                                                                                   ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.091      ; 5.686      ;
; -4.554 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a9~porta_address_reg0  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.674     ; 4.912      ;
; -4.554 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a9~porta_address_reg1  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.674     ; 4.912      ;
; -4.554 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a9~porta_address_reg2  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.674     ; 4.912      ;
; -4.554 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a9~porta_address_reg3  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.674     ; 4.912      ;
; -4.554 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a9~porta_address_reg4  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.674     ; 4.912      ;
; -4.554 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a9~porta_address_reg5  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.674     ; 4.912      ;
; -4.554 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a9~porta_address_reg6  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.674     ; 4.912      ;
; -4.554 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a9~porta_address_reg7  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.674     ; 4.912      ;
; -4.554 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a9~porta_address_reg8  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.674     ; 4.912      ;
; -4.554 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a9~porta_address_reg9  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.674     ; 4.912      ;
; -4.554 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a9~porta_address_reg10 ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.674     ; 4.912      ;
; -4.554 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a9~porta_address_reg11 ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.674     ; 4.912      ;
; -4.547 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a14~porta_address_reg0 ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.704     ; 4.875      ;
; -4.547 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a14~porta_address_reg1 ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.704     ; 4.875      ;
+--------+---------------------------------------------------------------------------------------------------------------------+----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'i_clk_50'                                                                                                                                                                                                                     ;
+--------+-------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.848 ; w_cpuClk                                  ; bufferedUART:UART|func_reset                                                                                         ; w_cpuClk     ; i_clk_50    ; 0.000        ; 1.438      ; 0.883      ;
; -0.847 ; w_cpuClk                                  ; SBCTextDisplayRGB:VDU|func_reset                                                                                     ; w_cpuClk     ; i_clk_50    ; 0.000        ; 1.438      ; 0.884      ;
; -0.348 ; w_cpuClk                                  ; bufferedUART:UART|func_reset                                                                                         ; w_cpuClk     ; i_clk_50    ; -0.500       ; 1.438      ; 0.883      ;
; -0.347 ; w_cpuClk                                  ; SBCTextDisplayRGB:VDU|func_reset                                                                                     ; w_cpuClk     ; i_clk_50    ; -0.500       ; 1.438      ; 0.884      ;
; 0.043  ; T65:CPU|AD[2]                             ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a5~porta_address_reg2   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.799      ; 0.980      ;
; 0.074  ; T65:CPU|AD[2]                             ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a10~porta_address_reg2  ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.827      ; 1.039      ;
; 0.079  ; T65:CPU|AD[2]                             ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a1~porta_address_reg2   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.823      ; 1.040      ;
; 0.081  ; T65:CPU|AD[2]                             ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a11~porta_address_reg2  ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.811      ; 1.030      ;
; 0.082  ; T65:CPU|AD[2]                             ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a12~porta_address_reg2  ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.798      ; 1.018      ;
; 0.086  ; T65:CPU|AD[2]                             ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a8~porta_address_reg2   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.815      ; 1.039      ;
; 0.086  ; T65:CPU|AD[2]                             ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a13~porta_address_reg2  ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.819      ; 1.043      ;
; 0.093  ; T65:CPU|Set_Addr_To_r[1]                  ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a0~porta_address_reg4   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.777      ; 1.008      ;
; 0.113  ; T65:CPU|Set_Addr_To_r[0]                  ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a12~porta_address_reg8  ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.737      ; 0.988      ;
; 0.120  ; T65:CPU|Set_Addr_To_r[1]                  ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a0~porta_address_reg1   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.777      ; 1.035      ;
; 0.168  ; T65:CPU|AD[4]                             ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a0~porta_address_reg4   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.758      ; 1.064      ;
; 0.171  ; T65:CPU|AD[1]                             ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a0~porta_address_reg1   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.813      ; 1.122      ;
; 0.174  ; T65:CPU|PC[10]                            ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a10~porta_address_reg10 ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.779      ; 1.091      ;
; 0.174  ; T65:CPU|PC[10]                            ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a3~porta_address_reg10  ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.771      ; 1.083      ;
; 0.183  ; T65:CPU|PC[10]                            ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a14~porta_address_reg10 ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.783      ; 1.104      ;
; 0.191  ; T65:CPU|Set_Addr_To_r[1]                  ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a12~porta_address_reg8  ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.762      ; 1.091      ;
; 0.192  ; T65:CPU|R_W_n_i                           ; SBCTextDisplayRGB:VDU|func_reset                                                                                     ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.587      ; 0.931      ;
; 0.193  ; T65:CPU|R_W_n_i                           ; bufferedUART:UART|func_reset                                                                                         ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.587      ; 0.932      ;
; 0.197  ; T65:CPU|PC[10]                            ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a0~porta_address_reg10  ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.765      ; 1.100      ;
; 0.198  ; T65:CPU|PC[10]                            ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a6~porta_address_reg10  ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.781      ; 1.117      ;
; 0.204  ; T65:CPU|Set_Addr_To_r[1]                  ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a5~porta_address_reg4   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.763      ; 1.105      ;
; 0.207  ; T65:CPU|Set_Addr_To_r[1]                  ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a5~porta_address_reg2   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.763      ; 1.108      ;
; 0.208  ; T65:CPU|AD[2]                             ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a4~porta_address_reg2   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.821      ; 1.167      ;
; 0.210  ; T65:CPU|AD[2]                             ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_vec1:auto_generated|ram_block1a7~porta_address_reg2   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.822      ; 1.170      ;
; 0.215  ; SBCTextDisplayRGB:VDU|vActive             ; SBCTextDisplayRGB:VDU|vActive                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|hActive             ; SBCTextDisplayRGB:VDU|hActive                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|charScanLine[0]     ; SBCTextDisplayRGB:VDU|charScanLine[0]                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|charScanLine[1]     ; SBCTextDisplayRGB:VDU|charScanLine[1]                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|charScanLine[2]     ; SBCTextDisplayRGB:VDU|charScanLine[2]                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|charScanLine[3]     ; SBCTextDisplayRGB:VDU|charScanLine[3]                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; w_cpuClkCt[0]                             ; w_cpuClkCt[0]                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; w_cpuClkCt[2]                             ; w_cpuClkCt[2]                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; w_cpuClkCt[1]                             ; w_cpuClkCt[1]                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:UART|rxdFiltered             ; bufferedUART:UART|rxdFiltered                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:UART|rxBitCount[0]           ; bufferedUART:UART|rxBitCount[0]                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:UART|rxBitCount[1]           ; bufferedUART:UART|rxBitCount[1]                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:UART|rxBitCount[2]           ; bufferedUART:UART|rxBitCount[2]                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:UART|rxBitCount[3]           ; bufferedUART:UART|rxBitCount[3]                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[0]     ; SBCTextDisplayRGB:VDU|kbWriteTimer[0]                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[1]     ; SBCTextDisplayRGB:VDU|kbWriteTimer[1]                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[2]     ; SBCTextDisplayRGB:VDU|kbWriteTimer[2]                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[3]     ; SBCTextDisplayRGB:VDU|kbWriteTimer[3]                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[4]     ; SBCTextDisplayRGB:VDU|kbWriteTimer[4]                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[5]     ; SBCTextDisplayRGB:VDU|kbWriteTimer[5]                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[6]     ; SBCTextDisplayRGB:VDU|kbWriteTimer[6]                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[7]     ; SBCTextDisplayRGB:VDU|kbWriteTimer[7]                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[8]     ; SBCTextDisplayRGB:VDU|kbWriteTimer[8]                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[9]     ; SBCTextDisplayRGB:VDU|kbWriteTimer[9]                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[10]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[10]                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[11]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[11]                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[13]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[13]                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[14]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[14]                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[15]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[15]                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[16]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[16]                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[17]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[17]                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[18]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[18]                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[19]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[19]                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[20]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[20]                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[21]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[21]                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[22]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[22]                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[23]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[23]                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[24]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[24]                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[25]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[25]                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|ps2ClkOut           ; SBCTextDisplayRGB:VDU|ps2ClkOut                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|ps2ClkFiltered      ; SBCTextDisplayRGB:VDU|ps2ClkFiltered                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|ps2ClkCount[1]      ; SBCTextDisplayRGB:VDU|ps2ClkCount[1]                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|ps2Shift            ; SBCTextDisplayRGB:VDU|ps2Shift                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|ps2WriteByte2[3]    ; SBCTextDisplayRGB:VDU|ps2WriteByte2[3]                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|ps2Scroll           ; SBCTextDisplayRGB:VDU|ps2Scroll                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|ps2Caps             ; SBCTextDisplayRGB:VDU|ps2Caps                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|ps2Num              ; SBCTextDisplayRGB:VDU|ps2Num                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWRParity          ; SBCTextDisplayRGB:VDU|kbWRParity                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|n_kbWR              ; SBCTextDisplayRGB:VDU|n_kbWR                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[12]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[12]                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|FNkeysSig[1]        ; SBCTextDisplayRGB:VDU|FNkeysSig[1]                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbInPointer[0]      ; SBCTextDisplayRGB:VDU|kbInPointer[0]                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbInPointer[1]      ; SBCTextDisplayRGB:VDU|kbInPointer[1]                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbInPointer[2]      ; SBCTextDisplayRGB:VDU|kbInPointer[2]                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|ps2Ctrl             ; SBCTextDisplayRGB:VDU|ps2Ctrl                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:UART|txBitCount[0]           ; bufferedUART:UART|txBitCount[0]                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:UART|txBitCount[1]           ; bufferedUART:UART|txBitCount[1]                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:UART|txBitCount[2]           ; bufferedUART:UART|txBitCount[2]                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:UART|txBitCount[3]           ; bufferedUART:UART|txBitCount[3]                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:UART|txByteSent              ; bufferedUART:UART|txByteSent                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|param4[0]           ; SBCTextDisplayRGB:VDU|param4[0]                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|param3[0]           ; SBCTextDisplayRGB:VDU|param3[0]                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|param2[0]           ; SBCTextDisplayRGB:VDU|param2[0]                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|param1[0]           ; SBCTextDisplayRGB:VDU|param1[0]                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|dispState.dispWrite ; SBCTextDisplayRGB:VDU|dispState.dispWrite                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|pixelCount[0]       ; SBCTextDisplayRGB:VDU|pixelCount[0]                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|pixelCount[1]       ; SBCTextDisplayRGB:VDU|pixelCount[1]                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|dispWR              ; SBCTextDisplayRGB:VDU|dispWR                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|cursorVert[2]       ; SBCTextDisplayRGB:VDU|cursorVert[2]                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|cursorVert[3]       ; SBCTextDisplayRGB:VDU|cursorVert[3]                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|cursorVert[4]       ; SBCTextDisplayRGB:VDU|cursorVert[4]                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|dispState.idle      ; SBCTextDisplayRGB:VDU|dispState.idle                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
+--------+-------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'w_cpuClk'                                                                                                                                                  ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.240 ; bufferedUART:UART|txByteSent                  ; bufferedUART:UART|txByteWritten               ; i_clk_50     ; w_cpuClk    ; 0.000        ; 0.717      ; 0.629      ;
; -0.210 ; T65:CPU|PC[15]                                ; bufferedUART:UART|controlReg[7]               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.428      ; 1.370      ;
; -0.194 ; SBCTextDisplayRGB:VDU|dispByteSent            ; SBCTextDisplayRGB:VDU|dispByteWritten         ; i_clk_50     ; w_cpuClk    ; 0.000        ; 0.551      ; 0.509      ;
; -0.104 ; T65:CPU|PC[7]                                 ; bufferedUART:UART|controlReg[7]               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.546      ; 1.594      ;
; -0.053 ; T65:CPU|PC[14]                                ; bufferedUART:UART|txByteLatch[6]              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.454      ; 1.553      ;
; -0.015 ; T65:CPU|PC[13]                                ; bufferedUART:UART|controlReg[5]               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.428      ; 1.565      ;
; -0.006 ; T65:CPU|PC[9]                                 ; bufferedUART:UART|txByteLatch[1]              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.420      ; 1.566      ;
; 0.008  ; T65:CPU|PC[13]                                ; bufferedUART:UART|txByteLatch[5]              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.434      ; 1.594      ;
; 0.009  ; T65:CPU|PC[15]                                ; bufferedUART:UART|txByteLatch[7]              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.431      ; 1.592      ;
; 0.019  ; T65:CPU|PC[14]                                ; bufferedUART:UART|controlReg[6]               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.448      ; 1.619      ;
; 0.023  ; T65:CPU|PC[6]                                 ; bufferedUART:UART|txByteLatch[6]              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.552      ; 1.727      ;
; 0.059  ; T65:CPU|Set_Addr_To_r[1]                      ; bufferedUART:UART|controlReg[7]               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.426      ; 1.637      ;
; 0.059  ; T65:CPU|Set_Addr_To_r[1]                      ; bufferedUART:UART|controlReg[6]               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.426      ; 1.637      ;
; 0.059  ; T65:CPU|Set_Addr_To_r[1]                      ; bufferedUART:UART|controlReg[5]               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.426      ; 1.637      ;
; 0.095  ; T65:CPU|PC[6]                                 ; bufferedUART:UART|controlReg[6]               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.546      ; 1.793      ;
; 0.104  ; T65:CPU|IR[0]                                 ; T65:CPU|ALU_Op_r[2]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.644      ; 0.900      ;
; 0.115  ; T65:CPU|PC[7]                                 ; bufferedUART:UART|txByteLatch[7]              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.549      ; 1.816      ;
; 0.148  ; T65:CPU|Write_Data_r[2]                       ; bufferedUART:UART|txByteLatch[6]              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.779      ; 1.079      ;
; 0.177  ; T65:CPU|IR[1]                                 ; T65:CPU|ALU_Op_r[1]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.537      ; 0.866      ;
; 0.178  ; T65:CPU|PC[5]                                 ; bufferedUART:UART|controlReg[5]               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.546      ; 1.876      ;
; 0.196  ; T65:CPU|BAL[7]                                ; T65:CPU|BAL[8]                                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.551      ; 0.899      ;
; 0.197  ; T65:CPU|Set_Addr_To_r[1]                      ; bufferedUART:UART|txByteWritten               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.432      ; 1.781      ;
; 0.197  ; T65:CPU|Set_Addr_To_r[1]                      ; bufferedUART:UART|txByteLatch[0]              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.432      ; 1.781      ;
; 0.197  ; T65:CPU|Set_Addr_To_r[1]                      ; bufferedUART:UART|txByteLatch[1]              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.432      ; 1.781      ;
; 0.197  ; T65:CPU|Set_Addr_To_r[1]                      ; bufferedUART:UART|txByteLatch[4]              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.432      ; 1.781      ;
; 0.197  ; T65:CPU|Set_Addr_To_r[1]                      ; bufferedUART:UART|txByteLatch[5]              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.432      ; 1.781      ;
; 0.197  ; T65:CPU|Set_Addr_To_r[1]                      ; bufferedUART:UART|txByteLatch[6]              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.432      ; 1.781      ;
; 0.201  ; T65:CPU|PC[5]                                 ; bufferedUART:UART|txByteLatch[5]              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.552      ; 1.905      ;
; 0.205  ; T65:CPU|IR[1]                                 ; T65:CPU|ALU_Op_r[0]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.523      ; 0.880      ;
; 0.209  ; T65:CPU|IR[1]                                 ; T65:CPU|ALU_Op_r[2]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.524      ; 0.885      ;
; 0.215  ; T65:CPU|MCycle[0]                             ; T65:CPU|MCycle[0]                             ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T65:CPU|MCycle[1]                             ; T65:CPU|MCycle[1]                             ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T65:CPU|MCycle[2]                             ; T65:CPU|MCycle[2]                             ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Debouncer:DebounceResetSwitch|dig_counter[0]  ; Debouncer:DebounceResetSwitch|dig_counter[0]  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T65:CPU|P[7]                                  ; T65:CPU|P[7]                                  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T65:CPU|RstCycle                              ; T65:CPU|RstCycle                              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbReadPointer[0]        ; SBCTextDisplayRGB:VDU|kbReadPointer[0]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbReadPointer[2]        ; SBCTextDisplayRGB:VDU|kbReadPointer[2]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbReadPointer[1]        ; SBCTextDisplayRGB:VDU|kbReadPointer[1]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.220  ; T65:CPU|Write_Data_r[2]                       ; bufferedUART:UART|controlReg[6]               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.773      ; 1.145      ;
; 0.227  ; T65:CPU|Write_Data_r[2]                       ; bufferedUART:UART|controlReg[7]               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.773      ; 1.152      ;
; 0.232  ; T65:CPU|Write_Data_r[2]                       ; bufferedUART:UART|controlReg[5]               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.773      ; 1.157      ;
; 0.239  ; Debouncer:DebounceResetSwitch|dly4            ; Debouncer:DebounceResetSwitch|o_PinOut        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.391      ;
; 0.245  ; T65:CPU|S[1]                                  ; T65:CPU|BusA_r[1]                             ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.632      ; 1.029      ;
; 0.245  ; T65:CPU|MCycle[1]                             ; T65:CPU|MCycle[2]                             ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.397      ;
; 0.247  ; bufferedUART:UART|rxReadPointer[5]            ; bufferedUART:UART|rxReadPointer[5]            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.399      ;
; 0.255  ; T65:CPU|Write_Data_r[2]                       ; bufferedUART:UART|txByteLatch[5]              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.779      ; 1.186      ;
; 0.259  ; T65:CPU|BAL[0]                                ; bufferedUART:UART|controlReg[7]               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.780      ; 1.191      ;
; 0.259  ; T65:CPU|BAL[0]                                ; bufferedUART:UART|controlReg[6]               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.780      ; 1.191      ;
; 0.259  ; T65:CPU|BAL[0]                                ; bufferedUART:UART|controlReg[5]               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.780      ; 1.191      ;
; 0.260  ; T65:CPU|P[4]                                  ; bufferedUART:UART|controlReg[5]               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.780      ; 1.192      ;
; 0.266  ; T65:CPU|X[5]                                  ; bufferedUART:UART|controlReg[5]               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.780      ; 1.198      ;
; 0.268  ; T65:CPU|IR[2]                                 ; T65:CPU|Write_Data_r[0]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.644      ; 1.064      ;
; 0.273  ; T65:CPU|IR[0]                                 ; T65:CPU|Write_Data_r[0]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.644      ; 1.069      ;
; 0.279  ; T65:CPU|Write_Data_r[2]                       ; bufferedUART:UART|txByteLatch[4]              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.779      ; 1.210      ;
; 0.282  ; T65:CPU|S[5]                                  ; bufferedUART:UART|controlReg[5]               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.416      ; 1.850      ;
; 0.283  ; T65:CPU|P[4]                                  ; bufferedUART:UART|txByteLatch[5]              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.786      ; 1.221      ;
; 0.289  ; T65:CPU|X[5]                                  ; bufferedUART:UART|txByteLatch[5]              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.786      ; 1.227      ;
; 0.298  ; T65:CPU|Set_Addr_To_r[1]                      ; bufferedUART:UART|txByteLatch[2]              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.429      ; 1.879      ;
; 0.298  ; T65:CPU|Set_Addr_To_r[1]                      ; bufferedUART:UART|txByteLatch[3]              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.429      ; 1.879      ;
; 0.298  ; T65:CPU|Set_Addr_To_r[1]                      ; bufferedUART:UART|txByteLatch[7]              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.429      ; 1.879      ;
; 0.302  ; T65:CPU|DL[4]                                 ; bufferedUART:UART|txByteLatch[4]              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.467      ; 1.921      ;
; 0.303  ; Debouncer:DebounceResetSwitch|dig_counter[16] ; Debouncer:DebounceResetSwitch|pulse200ms      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.455      ;
; 0.305  ; T65:CPU|S[5]                                  ; bufferedUART:UART|txByteLatch[5]              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.422      ; 1.879      ;
; 0.315  ; T65:CPU|IR[2]                                 ; T65:CPU|ALU_Op_r[2]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.644      ; 1.111      ;
; 0.323  ; T65:CPU|IR[3]                                 ; T65:CPU|Write_Data_r[0]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.644      ; 1.119      ;
; 0.325  ; T65:CPU|DL[6]                                 ; bufferedUART:UART|txByteLatch[6]              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.467      ; 1.944      ;
; 0.327  ; SBCTextDisplayRGB:VDU|kbReadPointer[2]        ; SBCTextDisplayRGB:VDU|dataOut[5]              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.479      ;
; 0.328  ; Debouncer:DebounceResetSwitch|dly1            ; Debouncer:DebounceResetSwitch|dly2            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.480      ;
; 0.329  ; SBCTextDisplayRGB:VDU|kbReadPointer[2]        ; SBCTextDisplayRGB:VDU|dataOut[3]              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.481      ;
; 0.332  ; SBCTextDisplayRGB:VDU|kbReadPointer[2]        ; SBCTextDisplayRGB:VDU|dataOut[4]              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.484      ;
; 0.336  ; T65:CPU|PC[10]                                ; bufferedUART:UART|txByteLatch[2]              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.417      ; 1.905      ;
; 0.339  ; T65:CPU|IR[1]                                 ; T65:CPU|ALU_Op_r[3]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.537      ; 1.028      ;
; 0.340  ; T65:CPU|IR[4]                                 ; T65:CPU|RstCycle                              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.650      ; 1.142      ;
; 0.344  ; Debouncer:DebounceResetSwitch|dly2            ; Debouncer:DebounceResetSwitch|dly3            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.008     ; 0.488      ;
; 0.346  ; T65:CPU|Set_Addr_To_r[0]                      ; bufferedUART:UART|controlReg[7]               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.401      ; 1.899      ;
; 0.346  ; T65:CPU|Set_Addr_To_r[0]                      ; bufferedUART:UART|controlReg[6]               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.401      ; 1.899      ;
; 0.346  ; T65:CPU|Set_Addr_To_r[0]                      ; bufferedUART:UART|controlReg[5]               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.401      ; 1.899      ;
; 0.359  ; Debouncer:DebounceResetSwitch|dig_counter[9]  ; Debouncer:DebounceResetSwitch|dig_counter[9]  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; Debouncer:DebounceResetSwitch|dig_counter[10] ; Debouncer:DebounceResetSwitch|dig_counter[10] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; Debouncer:DebounceResetSwitch|dig_counter[2]  ; Debouncer:DebounceResetSwitch|dig_counter[2]  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; Debouncer:DebounceResetSwitch|dig_counter[4]  ; Debouncer:DebounceResetSwitch|dig_counter[4]  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.512      ;
; 0.362  ; T65:CPU|PC[1]                                 ; bufferedUART:UART|txByteLatch[1]              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.552      ; 2.066      ;
; 0.363  ; bufferedUART:UART|rxReadPointer[3]            ; bufferedUART:UART|rxReadPointer[3]            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.515      ;
; 0.365  ; Debouncer:DebounceResetSwitch|dig_counter[6]  ; Debouncer:DebounceResetSwitch|dig_counter[6]  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; Debouncer:DebounceResetSwitch|dig_counter[7]  ; Debouncer:DebounceResetSwitch|dig_counter[7]  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.517      ;
; 0.366  ; T65:CPU|X[0]                                  ; bufferedUART:UART|txByteLatch[0]              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.782      ; 1.300      ;
; 0.366  ; Debouncer:DebounceResetSwitch|dig_counter[0]  ; Debouncer:DebounceResetSwitch|dig_counter[1]  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.518      ;
; 0.366  ; Debouncer:DebounceResetSwitch|dig_counter[8]  ; Debouncer:DebounceResetSwitch|dig_counter[8]  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.518      ;
; 0.367  ; Debouncer:DebounceResetSwitch|dig_counter[11] ; Debouncer:DebounceResetSwitch|dig_counter[11] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.519      ;
; 0.368  ; Debouncer:DebounceResetSwitch|dig_counter[13] ; Debouncer:DebounceResetSwitch|dig_counter[13] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; Debouncer:DebounceResetSwitch|dig_counter[16] ; Debouncer:DebounceResetSwitch|dig_counter[16] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.520      ;
; 0.371  ; Debouncer:DebounceResetSwitch|dig_counter[17] ; Debouncer:DebounceResetSwitch|dig_counter[17] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; T65:CPU|MCycle[2]                             ; T65:CPU|Write_Data_r[2]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.653      ; 1.177      ;
; 0.372  ; Debouncer:DebounceResetSwitch|dig_counter[17] ; Debouncer:DebounceResetSwitch|pulse200ms      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.524      ;
; 0.375  ; SBCTextDisplayRGB:VDU|dispByteSent            ; SBCTextDisplayRGB:VDU|dispByteLatch[4]        ; i_clk_50     ; w_cpuClk    ; 0.000        ; 0.547      ; 1.074      ;
; 0.375  ; SBCTextDisplayRGB:VDU|dispByteSent            ; SBCTextDisplayRGB:VDU|dispByteLatch[5]        ; i_clk_50     ; w_cpuClk    ; 0.000        ; 0.547      ; 1.074      ;
; 0.375  ; SBCTextDisplayRGB:VDU|dispByteSent            ; SBCTextDisplayRGB:VDU|dispByteLatch[6]        ; i_clk_50     ; w_cpuClk    ; 0.000        ; 0.547      ; 1.074      ;
; 0.375  ; SBCTextDisplayRGB:VDU|dispByteSent            ; SBCTextDisplayRGB:VDU|dispByteLatch[7]        ; i_clk_50     ; w_cpuClk    ; 0.000        ; 0.547      ; 1.074      ;
; 0.375  ; SBCTextDisplayRGB:VDU|dispByteSent            ; SBCTextDisplayRGB:VDU|dispByteLatch[0]        ; i_clk_50     ; w_cpuClk    ; 0.000        ; 0.547      ; 1.074      ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'w_cpuClk'                                                                                                                                ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.717 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[0]                          ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.674     ; 1.075      ;
; -0.717 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[4]                          ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.674     ; 1.075      ;
; -0.717 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[1]                          ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.674     ; 1.075      ;
; -0.717 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[7]                          ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.674     ; 1.075      ;
; -0.717 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[7]                           ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.629     ; 1.120      ;
; -0.717 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[2]                          ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.674     ; 1.075      ;
; -0.717 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[3]                          ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.674     ; 1.075      ;
; -0.717 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[5]                          ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.674     ; 1.075      ;
; -0.717 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[6]                           ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.629     ; 1.120      ;
; -0.717 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[5]                           ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.629     ; 1.120      ;
; -0.717 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[4]                           ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.629     ; 1.120      ;
; -0.717 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[3]                           ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.629     ; 1.120      ;
; -0.717 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[2]                           ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.629     ; 1.120      ;
; -0.717 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[1]                           ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.629     ; 1.120      ;
; -0.717 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[6]                          ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.674     ; 1.075      ;
; -0.709 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[7]                         ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.548     ; 1.193      ;
; -0.709 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[4]                         ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.548     ; 1.193      ;
; -0.709 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[3]                         ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.548     ; 1.193      ;
; -0.709 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[2]                         ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.548     ; 1.193      ;
; -0.705 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[3]                          ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.774     ; 0.963      ;
; -0.704 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[1]                         ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.642     ; 1.094      ;
; -0.689 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[11]                         ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.627     ; 1.094      ;
; -0.689 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[10]                         ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.627     ; 1.094      ;
; -0.689 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[9]                          ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.627     ; 1.094      ;
; -0.689 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[8]                          ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.627     ; 1.094      ;
; -0.624 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[2]                          ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.675     ; 0.981      ;
; -0.624 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[1]                          ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.675     ; 0.981      ;
; -0.614 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[4]                         ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.649     ; 0.997      ;
; -0.614 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[7]                         ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.649     ; 0.997      ;
; -0.614 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[6]                         ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.649     ; 0.997      ;
; -0.614 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[2]                         ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.649     ; 0.997      ;
; -0.614 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[5]                         ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.649     ; 0.997      ;
; -0.592 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[7]                          ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.620     ; 1.004      ;
; -0.592 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[6]                          ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.620     ; 1.004      ;
; -0.592 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[5]                          ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.620     ; 1.004      ;
; -0.592 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[4]                          ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.620     ; 1.004      ;
; -0.592 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[3]                          ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.620     ; 1.004      ;
; -0.587 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|MCycle[0]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.639     ; 0.980      ;
; -0.587 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[4]                          ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.639     ; 0.980      ;
; -0.587 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|MCycle[1]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.639     ; 0.980      ;
; -0.587 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[3]                          ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.639     ; 0.980      ;
; -0.587 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[2]                          ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.639     ; 0.980      ;
; -0.587 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[0]                          ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.639     ; 0.980      ;
; -0.587 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|Set_Addr_To_r[1]               ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.639     ; 0.980      ;
; -0.587 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|MCycle[2]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.639     ; 0.980      ;
; -0.580 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[14]                         ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.661     ; 0.951      ;
; -0.579 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|Set_Addr_To_r[0]               ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.614     ; 0.997      ;
; -0.575 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[6]                         ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.534     ; 1.073      ;
; -0.575 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[5]                         ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.534     ; 1.073      ;
; -0.575 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[1]                         ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.534     ; 1.073      ;
; -0.564 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|R_W_n_i                        ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.503     ; 1.093      ;
; -0.563 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[0]                          ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.759     ; 0.836      ;
; -0.563 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[4]                          ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.759     ; 0.836      ;
; -0.563 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[7]                          ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.759     ; 0.836      ;
; -0.563 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[1]                          ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.759     ; 0.836      ;
; -0.563 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[2]                          ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.759     ; 0.836      ;
; -0.563 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[5]                          ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.759     ; 0.836      ;
; -0.563 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[6]                          ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.759     ; 0.836      ;
; -0.559 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[15]                         ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.641     ; 0.950      ;
; -0.559 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[13]                         ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.641     ; 0.950      ;
; -0.559 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[12]                         ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.641     ; 0.950      ;
; -0.490 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[3]                         ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.781     ; 0.741      ;
; -0.490 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[0]                         ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.781     ; 0.741      ;
; -0.473 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[1]                          ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.519     ; 0.986      ;
; -0.192 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[0]                        ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.019      ; 1.243      ;
; -0.192 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[1]                        ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.019      ; 1.243      ;
; -0.192 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[2]                        ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.019      ; 1.243      ;
; -0.192 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[3]                        ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.019      ; 1.243      ;
; -0.192 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[4]                        ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.019      ; 1.243      ;
; -0.192 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[5]                        ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.019      ; 1.243      ;
; -0.192 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[6]                        ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.019      ; 1.243      ;
; -0.192 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[7]                        ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.019      ; 1.243      ;
; -0.176 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[7]                          ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.015      ; 1.223      ;
; -0.176 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[6]                          ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.015      ; 1.223      ;
; -0.176 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[5]                          ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.015      ; 1.223      ;
; -0.167 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|ALU_Op_r[0]                    ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.004      ; 1.203      ;
; -0.103 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxReadPointer[4]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.462      ; 1.097      ;
; -0.103 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxReadPointer[5]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.462      ; 1.097      ;
; -0.103 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxReadPointer[3]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.462      ; 1.097      ;
; -0.097 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxReadPointer[0]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.460      ; 1.089      ;
; -0.097 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxReadPointer[1]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.460      ; 1.089      ;
; -0.097 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxReadPointer[2]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.460      ; 1.089      ;
; -0.087 ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.473      ; 1.092      ;
; -0.087 ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.473      ; 1.092      ;
; -0.087 ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.473      ; 1.092      ;
; -0.062 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|ALU_Op_r[1]                    ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.018      ; 1.112      ;
; -0.062 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|ALU_Op_r[3]                    ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.018      ; 1.112      ;
; -0.062 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[0]                           ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.018      ; 1.112      ;
; -0.057 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|Write_Data_r[1]                ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.014      ; 1.103      ;
; -0.057 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|Write_Data_r[2]                ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.014      ; 1.103      ;
; -0.051 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|RstCycle                       ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.011      ; 1.094      ;
; -0.037 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[5]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.007      ; 1.076      ;
; -0.037 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[4]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.007      ; 1.076      ;
; -0.034 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[2]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.003      ; 1.069      ;
; -0.034 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[7]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.003      ; 1.069      ;
; -0.034 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[6]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.003      ; 1.069      ;
; -0.034 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[3]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.003      ; 1.069      ;
; -0.034 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[8]                         ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.003      ; 1.069      ;
; -0.034 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[0]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.003      ; 1.069      ;
; -0.034 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[1]                      ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.003      ; 1.069      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'i_clk_50'                                                                                                                                ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.044 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxBitCount[3]        ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.006      ; 1.082      ;
; -0.043 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxClockCount[0]      ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.005      ; 1.080      ;
; -0.043 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxClockCount[1]      ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.005      ; 1.080      ;
; -0.043 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxClockCount[2]      ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.005      ; 1.080      ;
; -0.043 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxClockCount[3]      ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.005      ; 1.080      ;
; -0.043 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxClockCount[4]      ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.005      ; 1.080      ;
; -0.043 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxClockCount[5]      ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.005      ; 1.080      ;
; -0.030 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxState.dataBit      ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.007      ; 1.069      ;
; -0.030 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxBitCount[0]        ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.007      ; 1.069      ;
; -0.030 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxBitCount[1]        ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.007      ; 1.069      ;
; -0.030 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxBitCount[2]        ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.007      ; 1.069      ;
; -0.030 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxState.stopBit      ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.007      ; 1.069      ;
; -0.030 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxState.idle         ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.007      ; 1.069      ;
; -0.028 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txState.dataBit      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.002     ; 1.058      ;
; -0.028 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txState.stopBit      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.002     ; 1.058      ;
; -0.028 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txState.idle         ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.002     ; 1.058      ;
; -0.021 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txClockCount[0]      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.010     ; 1.043      ;
; -0.021 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txClockCount[1]      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.010     ; 1.043      ;
; -0.021 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txClockCount[2]      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.010     ; 1.043      ;
; -0.021 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txClockCount[3]      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.010     ; 1.043      ;
; -0.021 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txClockCount[4]      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.010     ; 1.043      ;
; -0.021 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txClockCount[5]      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.010     ; 1.043      ;
; -0.021 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txBitCount[0]        ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.010     ; 1.043      ;
; -0.021 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txBitCount[1]        ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.010     ; 1.043      ;
; -0.021 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txBitCount[2]        ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.010     ; 1.043      ;
; -0.021 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txBitCount[3]        ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.010     ; 1.043      ;
; -0.012 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txByteSent           ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.008     ; 1.036      ;
; 0.043  ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[7] ; w_cpuClk     ; i_clk_50    ; 1.000        ; 0.072      ; 1.061      ;
; 0.043  ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[1] ; w_cpuClk     ; i_clk_50    ; 1.000        ; 0.072      ; 1.061      ;
; 0.051  ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[0] ; w_cpuClk     ; i_clk_50    ; 1.000        ; 0.066      ; 1.047      ;
; 0.051  ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[4] ; w_cpuClk     ; i_clk_50    ; 1.000        ; 0.066      ; 1.047      ;
; 0.051  ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[3] ; w_cpuClk     ; i_clk_50    ; 1.000        ; 0.066      ; 1.047      ;
; 0.051  ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[5] ; w_cpuClk     ; i_clk_50    ; 1.000        ; 0.066      ; 1.047      ;
; 0.051  ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[6] ; w_cpuClk     ; i_clk_50    ; 1.000        ; 0.066      ; 1.047      ;
; 0.051  ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[2] ; w_cpuClk     ; i_clk_50    ; 1.000        ; 0.066      ; 1.047      ;
; 0.057  ; Debouncer:DebounceResetSwitch|o_PinOut ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta1 ; w_cpuClk     ; i_clk_50    ; 1.000        ; 0.080      ; 1.055      ;
; 0.057  ; Debouncer:DebounceResetSwitch|o_PinOut ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta2 ; w_cpuClk     ; i_clk_50    ; 1.000        ; 0.080      ; 1.055      ;
; 0.097  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxInPointer[0]       ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.003     ; 0.932      ;
; 0.097  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxInPointer[2]       ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.003     ; 0.932      ;
; 0.097  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxInPointer[3]       ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.003     ; 0.932      ;
; 0.097  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxInPointer[4]       ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.003     ; 0.932      ;
; 0.097  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxInPointer[5]       ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.003     ; 0.932      ;
; 0.097  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxInPointer[1]       ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.003     ; 0.932      ;
; 0.142  ; Debouncer:DebounceResetSwitch|o_PinOut ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta3 ; w_cpuClk     ; i_clk_50    ; 1.000        ; 0.084      ; 0.974      ;
; 0.150  ; Debouncer:DebounceResetSwitch|o_PinOut ; Toggle_On_FN_Key:FNKey1Toggle|loopback ; w_cpuClk     ; i_clk_50    ; 1.000        ; 0.092      ; 0.974      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'i_clk_50'                                                                                                                                ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.730 ; Debouncer:DebounceResetSwitch|o_PinOut ; Toggle_On_FN_Key:FNKey1Toggle|loopback ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.092      ; 0.974      ;
; 0.738 ; Debouncer:DebounceResetSwitch|o_PinOut ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta3 ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.084      ; 0.974      ;
; 0.783 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxInPointer[0]       ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.003     ; 0.932      ;
; 0.783 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxInPointer[2]       ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.003     ; 0.932      ;
; 0.783 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxInPointer[3]       ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.003     ; 0.932      ;
; 0.783 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxInPointer[4]       ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.003     ; 0.932      ;
; 0.783 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxInPointer[5]       ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.003     ; 0.932      ;
; 0.783 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxInPointer[1]       ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.003     ; 0.932      ;
; 0.823 ; Debouncer:DebounceResetSwitch|o_PinOut ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta1 ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.080      ; 1.055      ;
; 0.823 ; Debouncer:DebounceResetSwitch|o_PinOut ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta2 ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.080      ; 1.055      ;
; 0.829 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[0] ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.066      ; 1.047      ;
; 0.829 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[4] ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.066      ; 1.047      ;
; 0.829 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[3] ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.066      ; 1.047      ;
; 0.829 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[5] ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.066      ; 1.047      ;
; 0.829 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[6] ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.066      ; 1.047      ;
; 0.829 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[2] ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.066      ; 1.047      ;
; 0.837 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[7] ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.072      ; 1.061      ;
; 0.837 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:VDU|dispAttWRData[1] ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.072      ; 1.061      ;
; 0.892 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txByteSent           ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.008     ; 1.036      ;
; 0.901 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txClockCount[0]      ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.010     ; 1.043      ;
; 0.901 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txClockCount[1]      ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.010     ; 1.043      ;
; 0.901 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txClockCount[2]      ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.010     ; 1.043      ;
; 0.901 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txClockCount[3]      ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.010     ; 1.043      ;
; 0.901 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txClockCount[4]      ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.010     ; 1.043      ;
; 0.901 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txClockCount[5]      ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.010     ; 1.043      ;
; 0.901 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txBitCount[0]        ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.010     ; 1.043      ;
; 0.901 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txBitCount[1]        ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.010     ; 1.043      ;
; 0.901 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txBitCount[2]        ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.010     ; 1.043      ;
; 0.901 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txBitCount[3]        ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.010     ; 1.043      ;
; 0.908 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txState.dataBit      ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.002     ; 1.058      ;
; 0.908 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txState.stopBit      ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.002     ; 1.058      ;
; 0.908 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|txState.idle         ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.002     ; 1.058      ;
; 0.910 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxState.dataBit      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.007      ; 1.069      ;
; 0.910 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxBitCount[0]        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.007      ; 1.069      ;
; 0.910 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxBitCount[1]        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.007      ; 1.069      ;
; 0.910 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxBitCount[2]        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.007      ; 1.069      ;
; 0.910 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxState.stopBit      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.007      ; 1.069      ;
; 0.910 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxState.idle         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.007      ; 1.069      ;
; 0.923 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxClockCount[0]      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.005      ; 1.080      ;
; 0.923 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxClockCount[1]      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.005      ; 1.080      ;
; 0.923 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxClockCount[2]      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.005      ; 1.080      ;
; 0.923 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxClockCount[3]      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.005      ; 1.080      ;
; 0.923 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxClockCount[4]      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.005      ; 1.080      ;
; 0.923 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxClockCount[5]      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.005      ; 1.080      ;
; 0.924 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxBitCount[3]        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.006      ; 1.082      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'w_cpuClk'                                                                                                                                ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.792 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[0]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.007      ; 0.951      ;
; 0.792 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[0]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.006      ; 0.950      ;
; 0.898 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|ALU_Op_r[2]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.005      ; 1.055      ;
; 0.898 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|Write_Data_r[0]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.005      ; 1.055      ;
; 0.914 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[2]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.003      ; 1.069      ;
; 0.914 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[7]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.003      ; 1.069      ;
; 0.914 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[6]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.003      ; 1.069      ;
; 0.914 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[3]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.003      ; 1.069      ;
; 0.914 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[8]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.003      ; 1.069      ;
; 0.914 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[0]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.003      ; 1.069      ;
; 0.914 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[1]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.003      ; 1.069      ;
; 0.917 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[5]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.007      ; 1.076      ;
; 0.917 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusA_r[4]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.007      ; 1.076      ;
; 0.931 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|RstCycle                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.011      ; 1.094      ;
; 0.937 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|Write_Data_r[1]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.014      ; 1.103      ;
; 0.937 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|Write_Data_r[2]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.014      ; 1.103      ;
; 0.942 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|ALU_Op_r[1]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.018      ; 1.112      ;
; 0.942 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|ALU_Op_r[3]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.018      ; 1.112      ;
; 0.942 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[0]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.018      ; 1.112      ;
; 0.967 ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.473      ; 1.092      ;
; 0.967 ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.473      ; 1.092      ;
; 0.967 ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.473      ; 1.092      ;
; 0.977 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxReadPointer[0]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.460      ; 1.089      ;
; 0.977 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxReadPointer[1]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.460      ; 1.089      ;
; 0.977 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxReadPointer[2]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.460      ; 1.089      ;
; 0.983 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxReadPointer[4]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.462      ; 1.097      ;
; 0.983 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxReadPointer[5]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.462      ; 1.097      ;
; 0.983 ; bufferedUART:UART|func_reset           ; bufferedUART:UART|rxReadPointer[3]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.462      ; 1.097      ;
; 1.047 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|ALU_Op_r[0]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.004      ; 1.203      ;
; 1.056 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[7]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.015      ; 1.223      ;
; 1.056 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[6]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.015      ; 1.223      ;
; 1.056 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[5]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.015      ; 1.223      ;
; 1.072 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[0]                        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.019      ; 1.243      ;
; 1.072 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[1]                        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.019      ; 1.243      ;
; 1.072 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[2]                        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.019      ; 1.243      ;
; 1.072 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[3]                        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.019      ; 1.243      ;
; 1.072 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[4]                        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.019      ; 1.243      ;
; 1.072 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[5]                        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.019      ; 1.243      ;
; 1.072 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[6]                        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.019      ; 1.243      ;
; 1.072 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BusB[7]                        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.019      ; 1.243      ;
; 1.353 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[1]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.519     ; 0.986      ;
; 1.370 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[3]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.781     ; 0.741      ;
; 1.370 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[0]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.781     ; 0.741      ;
; 1.439 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[15]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.641     ; 0.950      ;
; 1.439 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[13]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.641     ; 0.950      ;
; 1.439 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[12]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.641     ; 0.950      ;
; 1.443 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[0]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.759     ; 0.836      ;
; 1.443 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[4]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.759     ; 0.836      ;
; 1.443 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[7]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.759     ; 0.836      ;
; 1.443 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[1]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.759     ; 0.836      ;
; 1.443 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[2]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.759     ; 0.836      ;
; 1.443 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[5]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.759     ; 0.836      ;
; 1.443 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[6]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.759     ; 0.836      ;
; 1.444 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|R_W_n_i                        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.503     ; 1.093      ;
; 1.455 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[6]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.534     ; 1.073      ;
; 1.455 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[5]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.534     ; 1.073      ;
; 1.455 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[1]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.534     ; 1.073      ;
; 1.459 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|Set_Addr_To_r[0]               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.614     ; 0.997      ;
; 1.460 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[14]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.661     ; 0.951      ;
; 1.467 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|MCycle[0]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.639     ; 0.980      ;
; 1.467 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[4]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.639     ; 0.980      ;
; 1.467 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|MCycle[1]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.639     ; 0.980      ;
; 1.467 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[3]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.639     ; 0.980      ;
; 1.467 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[2]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.639     ; 0.980      ;
; 1.467 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|IR[0]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.639     ; 0.980      ;
; 1.467 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|Set_Addr_To_r[1]               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.639     ; 0.980      ;
; 1.467 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|MCycle[2]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.639     ; 0.980      ;
; 1.472 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[7]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.620     ; 1.004      ;
; 1.472 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[6]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.620     ; 1.004      ;
; 1.472 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[5]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.620     ; 1.004      ;
; 1.472 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[4]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.620     ; 1.004      ;
; 1.472 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[3]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.620     ; 1.004      ;
; 1.494 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[4]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.649     ; 0.997      ;
; 1.494 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[7]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.649     ; 0.997      ;
; 1.494 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[6]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.649     ; 0.997      ;
; 1.494 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[2]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.649     ; 0.997      ;
; 1.494 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[5]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.649     ; 0.997      ;
; 1.504 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[2]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.675     ; 0.981      ;
; 1.504 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|AD[1]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.675     ; 0.981      ;
; 1.569 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[11]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.627     ; 1.094      ;
; 1.569 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[10]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.627     ; 1.094      ;
; 1.569 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[9]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.627     ; 1.094      ;
; 1.569 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[8]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.627     ; 1.094      ;
; 1.584 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAH[1]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.642     ; 1.094      ;
; 1.585 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|PC[3]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.774     ; 0.963      ;
; 1.589 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[7]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.548     ; 1.193      ;
; 1.589 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[4]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.548     ; 1.193      ;
; 1.589 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[3]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.548     ; 1.193      ;
; 1.589 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|BAL[2]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.548     ; 1.193      ;
; 1.597 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[0]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.674     ; 1.075      ;
; 1.597 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[4]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.674     ; 1.075      ;
; 1.597 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[1]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.674     ; 1.075      ;
; 1.597 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[7]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.674     ; 1.075      ;
; 1.597 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[7]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.629     ; 1.120      ;
; 1.597 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[2]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.674     ; 1.075      ;
; 1.597 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[3]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.674     ; 1.075      ;
; 1.597 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|DL[5]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.674     ; 1.075      ;
; 1.597 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[6]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.629     ; 1.120      ;
; 1.597 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[5]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.629     ; 1.120      ;
; 1.597 ; Debouncer:DebounceResetSwitch|o_PinOut ; T65:CPU|S[4]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.629     ; 1.120      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'i_clk_50'                                                                                                                                                                                                      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'w_cpuClk'                                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly1            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly1            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly2            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly2            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly3            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly3            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly4            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly4            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|o_PinOut        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|o_PinOut        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|pulse200ms      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|pulse200ms      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[5]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[5]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[6]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[6]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[7]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[7]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteWritten         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteWritten         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|kbReadPointer[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|kbReadPointer[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|kbReadPointer[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|kbReadPointer[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|kbReadPointer[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|kbReadPointer[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[0]                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[0]                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[1]                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[1]                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[2]                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[2]                                ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; i_rxd              ; i_clk_50   ; 2.842 ; 2.842 ; Rise       ; i_clk_50        ;
; io_ps2Clk          ; i_clk_50   ; 2.955 ; 2.955 ; Rise       ; i_clk_50        ;
; io_ps2Data         ; i_clk_50   ; 2.169 ; 2.169 ; Rise       ; i_clk_50        ;
; i_n_reset          ; w_cpuClk   ; 2.779 ; 2.779 ; Rise       ; w_cpuClk        ;
; io_extSRamData[*]  ; w_cpuClk   ; 5.433 ; 5.433 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; 5.175 ; 5.175 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; 5.279 ; 5.279 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; 5.342 ; 5.342 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; 5.433 ; 5.433 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; 5.038 ; 5.038 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; 4.894 ; 4.894 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; 5.103 ; 5.103 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; 5.310 ; 5.310 ; Rise       ; w_cpuClk        ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_rxd              ; i_clk_50   ; -1.818 ; -1.818 ; Rise       ; i_clk_50        ;
; io_ps2Clk          ; i_clk_50   ; -1.973 ; -1.973 ; Rise       ; i_clk_50        ;
; io_ps2Data         ; i_clk_50   ; -2.049 ; -2.049 ; Rise       ; i_clk_50        ;
; i_n_reset          ; w_cpuClk   ; -2.659 ; -2.659 ; Rise       ; w_cpuClk        ;
; io_extSRamData[*]  ; w_cpuClk   ; -3.161 ; -3.161 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; -3.317 ; -3.317 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; -3.434 ; -3.434 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; -3.382 ; -3.382 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; -3.569 ; -3.569 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; -3.387 ; -3.387 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; -3.418 ; -3.418 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; -3.498 ; -3.498 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; -3.161 ; -3.161 ; Rise       ; w_cpuClk        ;
+--------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; io_ps2Clk             ; i_clk_50   ; 3.471 ; 3.471 ; Rise       ; i_clk_50        ;
; io_ps2Data            ; i_clk_50   ; 3.482 ; 3.482 ; Rise       ; i_clk_50        ;
; o_n_rts               ; i_clk_50   ; 3.971 ; 3.971 ; Rise       ; i_clk_50        ;
; o_txd                 ; i_clk_50   ; 3.949 ; 3.949 ; Rise       ; i_clk_50        ;
; o_vid_hSync           ; i_clk_50   ; 4.161 ; 4.161 ; Rise       ; i_clk_50        ;
; o_vid_vSync           ; i_clk_50   ; 4.064 ; 4.064 ; Rise       ; i_clk_50        ;
; videoB0               ; i_clk_50   ; 4.088 ; 4.088 ; Rise       ; i_clk_50        ;
; videoB1               ; i_clk_50   ; 3.976 ; 3.976 ; Rise       ; i_clk_50        ;
; videoG0               ; i_clk_50   ; 4.077 ; 4.077 ; Rise       ; i_clk_50        ;
; videoG1               ; i_clk_50   ; 3.969 ; 3.969 ; Rise       ; i_clk_50        ;
; videoR0               ; i_clk_50   ; 4.214 ; 4.214 ; Rise       ; i_clk_50        ;
; videoR1               ; i_clk_50   ; 4.087 ; 4.087 ; Rise       ; i_clk_50        ;
; io_extSRamData[*]     ; w_cpuClk   ; 5.873 ; 5.873 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0]    ; w_cpuClk   ; 4.866 ; 4.866 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1]    ; w_cpuClk   ; 5.107 ; 5.107 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2]    ; w_cpuClk   ; 5.579 ; 5.579 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3]    ; w_cpuClk   ; 5.873 ; 5.873 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4]    ; w_cpuClk   ; 5.363 ; 5.363 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5]    ; w_cpuClk   ; 5.014 ; 5.014 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6]    ; w_cpuClk   ; 5.113 ; 5.113 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7]    ; w_cpuClk   ; 5.271 ; 5.271 ; Rise       ; w_cpuClk        ;
; io_n_extSRamCS        ; w_cpuClk   ; 4.312 ; 4.312 ; Rise       ; w_cpuClk        ;
; io_n_extSRamOE        ; w_cpuClk   ; 4.915 ; 4.915 ; Rise       ; w_cpuClk        ;
; io_n_extSRamWE        ; w_cpuClk   ; 4.953 ; 4.953 ; Rise       ; w_cpuClk        ;
; o_extSRamAddress[*]   ; w_cpuClk   ; 5.257 ; 5.257 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[0]  ; w_cpuClk   ; 4.518 ; 4.518 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[1]  ; w_cpuClk   ; 4.483 ; 4.483 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[2]  ; w_cpuClk   ; 4.410 ; 4.410 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[3]  ; w_cpuClk   ; 4.598 ; 4.598 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[4]  ; w_cpuClk   ; 5.032 ; 5.032 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[5]  ; w_cpuClk   ; 5.116 ; 5.116 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[6]  ; w_cpuClk   ; 5.071 ; 5.071 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[7]  ; w_cpuClk   ; 5.257 ; 5.257 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[8]  ; w_cpuClk   ; 4.493 ; 4.493 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[9]  ; w_cpuClk   ; 4.398 ; 4.398 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[10] ; w_cpuClk   ; 3.987 ; 3.987 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[11] ; w_cpuClk   ; 4.162 ; 4.162 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[12] ; w_cpuClk   ; 4.770 ; 4.770 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[13] ; w_cpuClk   ; 3.924 ; 3.924 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[14] ; w_cpuClk   ; 4.025 ; 4.025 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[15] ; w_cpuClk   ; 4.112 ; 4.112 ; Rise       ; w_cpuClk        ;
; io_n_extSRamCS        ; w_cpuClk   ;       ; 2.690 ; Fall       ; w_cpuClk        ;
; io_n_extSRamOE        ; w_cpuClk   ;       ; 3.293 ; Fall       ; w_cpuClk        ;
; io_n_extSRamWE        ; w_cpuClk   ;       ; 3.331 ; Fall       ; w_cpuClk        ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; io_ps2Clk             ; i_clk_50   ; 3.471 ; 3.471 ; Rise       ; i_clk_50        ;
; io_ps2Data            ; i_clk_50   ; 3.482 ; 3.482 ; Rise       ; i_clk_50        ;
; o_n_rts               ; i_clk_50   ; 3.971 ; 3.971 ; Rise       ; i_clk_50        ;
; o_txd                 ; i_clk_50   ; 3.949 ; 3.949 ; Rise       ; i_clk_50        ;
; o_vid_hSync           ; i_clk_50   ; 4.161 ; 4.161 ; Rise       ; i_clk_50        ;
; o_vid_vSync           ; i_clk_50   ; 4.064 ; 4.064 ; Rise       ; i_clk_50        ;
; videoB0               ; i_clk_50   ; 4.088 ; 4.088 ; Rise       ; i_clk_50        ;
; videoB1               ; i_clk_50   ; 3.976 ; 3.976 ; Rise       ; i_clk_50        ;
; videoG0               ; i_clk_50   ; 4.077 ; 4.077 ; Rise       ; i_clk_50        ;
; videoG1               ; i_clk_50   ; 3.969 ; 3.969 ; Rise       ; i_clk_50        ;
; videoR0               ; i_clk_50   ; 4.214 ; 4.214 ; Rise       ; i_clk_50        ;
; videoR1               ; i_clk_50   ; 4.087 ; 4.087 ; Rise       ; i_clk_50        ;
; io_extSRamData[*]     ; w_cpuClk   ; 3.623 ; 3.623 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0]    ; w_cpuClk   ; 3.994 ; 3.994 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1]    ; w_cpuClk   ; 3.785 ; 3.785 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2]    ; w_cpuClk   ; 4.030 ; 4.030 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3]    ; w_cpuClk   ; 4.572 ; 4.572 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4]    ; w_cpuClk   ; 4.091 ; 4.091 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5]    ; w_cpuClk   ; 3.930 ; 3.930 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6]    ; w_cpuClk   ; 3.891 ; 3.891 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7]    ; w_cpuClk   ; 3.623 ; 3.623 ; Rise       ; w_cpuClk        ;
; io_n_extSRamCS        ; w_cpuClk   ; 2.690 ; 3.973 ; Rise       ; w_cpuClk        ;
; io_n_extSRamOE        ; w_cpuClk   ; 3.293 ; 3.934 ; Rise       ; w_cpuClk        ;
; io_n_extSRamWE        ; w_cpuClk   ; 3.331 ; 3.964 ; Rise       ; w_cpuClk        ;
; o_extSRamAddress[*]   ; w_cpuClk   ; 3.352 ; 3.352 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[0]  ; w_cpuClk   ; 3.538 ; 3.538 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[1]  ; w_cpuClk   ; 3.419 ; 3.419 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[2]  ; w_cpuClk   ; 3.352 ; 3.352 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[3]  ; w_cpuClk   ; 3.657 ; 3.657 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[4]  ; w_cpuClk   ; 3.856 ; 3.856 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[5]  ; w_cpuClk   ; 3.860 ; 3.860 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[6]  ; w_cpuClk   ; 3.971 ; 3.971 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[7]  ; w_cpuClk   ; 3.948 ; 3.948 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[8]  ; w_cpuClk   ; 4.102 ; 4.102 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[9]  ; w_cpuClk   ; 3.840 ; 3.840 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[10] ; w_cpuClk   ; 3.586 ; 3.586 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[11] ; w_cpuClk   ; 3.720 ; 3.720 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[12] ; w_cpuClk   ; 4.362 ; 4.362 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[13] ; w_cpuClk   ; 3.756 ; 3.756 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[14] ; w_cpuClk   ; 3.686 ; 3.686 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[15] ; w_cpuClk   ; 3.830 ; 3.830 ; Rise       ; w_cpuClk        ;
; io_n_extSRamCS        ; w_cpuClk   ;       ; 2.690 ; Fall       ; w_cpuClk        ;
; io_n_extSRamOE        ; w_cpuClk   ;       ; 3.293 ; Fall       ; w_cpuClk        ;
; io_n_extSRamWE        ; w_cpuClk   ;       ; 3.331 ; Fall       ; w_cpuClk        ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Enable Times                                                           ;
+--------------------+------------+-------+------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClk   ; 4.466 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; 4.813 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; 4.689 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; 4.697 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; 4.697 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; 4.697 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; 4.803 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; 4.466 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; 4.466 ;      ; Rise       ; w_cpuClk        ;
+--------------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                   ;
+--------------------+------------+-------+------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClk   ; 3.662 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; 4.009 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; 3.885 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; 3.893 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; 3.893 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; 3.893 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; 3.999 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; 3.662 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; 3.662 ;      ; Rise       ; w_cpuClk        ;
+--------------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Output Disable Times                                                                   ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; Data Port          ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClk   ; 4.466     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; 4.813     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; 4.689     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; 4.697     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; 4.697     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; 4.697     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; 4.803     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; 4.466     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; 4.466     ;           ; Rise       ; w_cpuClk        ;
+--------------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                           ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; Data Port          ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClk   ; 3.662     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; 4.009     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; 3.885     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; 3.893     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; 3.893     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; 3.893     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; 3.999     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; 3.662     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; 3.662     ;           ; Rise       ; w_cpuClk        ;
+--------------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+-----------+--------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -17.907   ; -1.111 ; -3.001   ; 0.730   ; -2.567              ;
;  i_clk_50        ; -17.907   ; -0.848 ; -1.957   ; 0.730   ; -2.567              ;
;  w_cpuClk        ; -17.215   ; -1.111 ; -3.001   ; 0.792   ; -0.742              ;
; Design-wide TNS  ; -9456.015 ; -3.78  ; -307.173 ; 0.0     ; -3381.817           ;
;  i_clk_50        ; -7554.818 ; -1.695 ; -74.873  ; 0.000   ; -3086.501           ;
;  w_cpuClk        ; -1901.197 ; -2.166 ; -232.300 ; 0.000   ; -295.316            ;
+------------------+-----------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_rxd              ; i_clk_50   ; 6.780  ; 6.780  ; Rise       ; i_clk_50        ;
; io_ps2Clk          ; i_clk_50   ; 6.979  ; 6.979  ; Rise       ; i_clk_50        ;
; io_ps2Data         ; i_clk_50   ; 4.868  ; 4.868  ; Rise       ; i_clk_50        ;
; i_n_reset          ; w_cpuClk   ; 6.303  ; 6.303  ; Rise       ; w_cpuClk        ;
; io_extSRamData[*]  ; w_cpuClk   ; 14.294 ; 14.294 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; 13.241 ; 13.241 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; 13.686 ; 13.686 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; 14.004 ; 14.004 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; 14.294 ; 14.294 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; 12.824 ; 12.824 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; 12.654 ; 12.654 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; 13.339 ; 13.339 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; 13.821 ; 13.821 ; Rise       ; w_cpuClk        ;
+--------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_rxd              ; i_clk_50   ; -1.818 ; -1.818 ; Rise       ; i_clk_50        ;
; io_ps2Clk          ; i_clk_50   ; -1.973 ; -1.973 ; Rise       ; i_clk_50        ;
; io_ps2Data         ; i_clk_50   ; -2.049 ; -2.049 ; Rise       ; i_clk_50        ;
; i_n_reset          ; w_cpuClk   ; -2.659 ; -2.659 ; Rise       ; w_cpuClk        ;
; io_extSRamData[*]  ; w_cpuClk   ; -3.161 ; -3.161 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; -3.317 ; -3.317 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; -3.434 ; -3.434 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; -3.382 ; -3.382 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; -3.569 ; -3.569 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; -3.387 ; -3.387 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; -3.418 ; -3.418 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; -3.498 ; -3.498 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; -3.161 ; -3.161 ; Rise       ; w_cpuClk        ;
+--------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; io_ps2Clk             ; i_clk_50   ; 7.526  ; 7.526  ; Rise       ; i_clk_50        ;
; io_ps2Data            ; i_clk_50   ; 7.552  ; 7.552  ; Rise       ; i_clk_50        ;
; o_n_rts               ; i_clk_50   ; 8.910  ; 8.910  ; Rise       ; i_clk_50        ;
; o_txd                 ; i_clk_50   ; 8.720  ; 8.720  ; Rise       ; i_clk_50        ;
; o_vid_hSync           ; i_clk_50   ; 9.238  ; 9.238  ; Rise       ; i_clk_50        ;
; o_vid_vSync           ; i_clk_50   ; 8.844  ; 8.844  ; Rise       ; i_clk_50        ;
; videoB0               ; i_clk_50   ; 9.216  ; 9.216  ; Rise       ; i_clk_50        ;
; videoB1               ; i_clk_50   ; 8.850  ; 8.850  ; Rise       ; i_clk_50        ;
; videoG0               ; i_clk_50   ; 9.201  ; 9.201  ; Rise       ; i_clk_50        ;
; videoG1               ; i_clk_50   ; 8.835  ; 8.835  ; Rise       ; i_clk_50        ;
; videoR0               ; i_clk_50   ; 9.592  ; 9.592  ; Rise       ; i_clk_50        ;
; videoR1               ; i_clk_50   ; 9.214  ; 9.214  ; Rise       ; i_clk_50        ;
; io_extSRamData[*]     ; w_cpuClk   ; 15.744 ; 15.744 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0]    ; w_cpuClk   ; 12.460 ; 12.460 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1]    ; w_cpuClk   ; 13.157 ; 13.157 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2]    ; w_cpuClk   ; 14.664 ; 14.664 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3]    ; w_cpuClk   ; 15.744 ; 15.744 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4]    ; w_cpuClk   ; 14.843 ; 14.843 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5]    ; w_cpuClk   ; 13.044 ; 13.044 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6]    ; w_cpuClk   ; 13.286 ; 13.286 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7]    ; w_cpuClk   ; 13.786 ; 13.786 ; Rise       ; w_cpuClk        ;
; io_n_extSRamCS        ; w_cpuClk   ; 11.499 ; 11.499 ; Rise       ; w_cpuClk        ;
; io_n_extSRamOE        ; w_cpuClk   ; 13.496 ; 13.496 ; Rise       ; w_cpuClk        ;
; io_n_extSRamWE        ; w_cpuClk   ; 13.813 ; 13.813 ; Rise       ; w_cpuClk        ;
; o_extSRamAddress[*]   ; w_cpuClk   ; 14.565 ; 14.565 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[0]  ; w_cpuClk   ; 12.181 ; 12.181 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[1]  ; w_cpuClk   ; 12.172 ; 12.172 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[2]  ; w_cpuClk   ; 11.820 ; 11.820 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[3]  ; w_cpuClk   ; 12.564 ; 12.564 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[4]  ; w_cpuClk   ; 13.816 ; 13.816 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[5]  ; w_cpuClk   ; 14.168 ; 14.168 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[6]  ; w_cpuClk   ; 14.051 ; 14.051 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[7]  ; w_cpuClk   ; 14.565 ; 14.565 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[8]  ; w_cpuClk   ; 11.933 ; 11.933 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[9]  ; w_cpuClk   ; 11.540 ; 11.540 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[10] ; w_cpuClk   ; 10.367 ; 10.367 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[11] ; w_cpuClk   ; 10.715 ; 10.715 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[12] ; w_cpuClk   ; 12.782 ; 12.782 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[13] ; w_cpuClk   ; 10.497 ; 10.497 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[14] ; w_cpuClk   ; 10.718 ; 10.718 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[15] ; w_cpuClk   ; 10.662 ; 10.662 ; Rise       ; w_cpuClk        ;
; io_n_extSRamCS        ; w_cpuClk   ;        ; 6.799  ; Fall       ; w_cpuClk        ;
; io_n_extSRamOE        ; w_cpuClk   ;        ; 8.796  ; Fall       ; w_cpuClk        ;
; io_n_extSRamWE        ; w_cpuClk   ;        ; 9.113  ; Fall       ; w_cpuClk        ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; io_ps2Clk             ; i_clk_50   ; 3.471 ; 3.471 ; Rise       ; i_clk_50        ;
; io_ps2Data            ; i_clk_50   ; 3.482 ; 3.482 ; Rise       ; i_clk_50        ;
; o_n_rts               ; i_clk_50   ; 3.971 ; 3.971 ; Rise       ; i_clk_50        ;
; o_txd                 ; i_clk_50   ; 3.949 ; 3.949 ; Rise       ; i_clk_50        ;
; o_vid_hSync           ; i_clk_50   ; 4.161 ; 4.161 ; Rise       ; i_clk_50        ;
; o_vid_vSync           ; i_clk_50   ; 4.064 ; 4.064 ; Rise       ; i_clk_50        ;
; videoB0               ; i_clk_50   ; 4.088 ; 4.088 ; Rise       ; i_clk_50        ;
; videoB1               ; i_clk_50   ; 3.976 ; 3.976 ; Rise       ; i_clk_50        ;
; videoG0               ; i_clk_50   ; 4.077 ; 4.077 ; Rise       ; i_clk_50        ;
; videoG1               ; i_clk_50   ; 3.969 ; 3.969 ; Rise       ; i_clk_50        ;
; videoR0               ; i_clk_50   ; 4.214 ; 4.214 ; Rise       ; i_clk_50        ;
; videoR1               ; i_clk_50   ; 4.087 ; 4.087 ; Rise       ; i_clk_50        ;
; io_extSRamData[*]     ; w_cpuClk   ; 3.623 ; 3.623 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0]    ; w_cpuClk   ; 3.994 ; 3.994 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1]    ; w_cpuClk   ; 3.785 ; 3.785 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2]    ; w_cpuClk   ; 4.030 ; 4.030 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3]    ; w_cpuClk   ; 4.572 ; 4.572 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4]    ; w_cpuClk   ; 4.091 ; 4.091 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5]    ; w_cpuClk   ; 3.930 ; 3.930 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6]    ; w_cpuClk   ; 3.891 ; 3.891 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7]    ; w_cpuClk   ; 3.623 ; 3.623 ; Rise       ; w_cpuClk        ;
; io_n_extSRamCS        ; w_cpuClk   ; 2.690 ; 3.973 ; Rise       ; w_cpuClk        ;
; io_n_extSRamOE        ; w_cpuClk   ; 3.293 ; 3.934 ; Rise       ; w_cpuClk        ;
; io_n_extSRamWE        ; w_cpuClk   ; 3.331 ; 3.964 ; Rise       ; w_cpuClk        ;
; o_extSRamAddress[*]   ; w_cpuClk   ; 3.352 ; 3.352 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[0]  ; w_cpuClk   ; 3.538 ; 3.538 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[1]  ; w_cpuClk   ; 3.419 ; 3.419 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[2]  ; w_cpuClk   ; 3.352 ; 3.352 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[3]  ; w_cpuClk   ; 3.657 ; 3.657 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[4]  ; w_cpuClk   ; 3.856 ; 3.856 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[5]  ; w_cpuClk   ; 3.860 ; 3.860 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[6]  ; w_cpuClk   ; 3.971 ; 3.971 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[7]  ; w_cpuClk   ; 3.948 ; 3.948 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[8]  ; w_cpuClk   ; 4.102 ; 4.102 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[9]  ; w_cpuClk   ; 3.840 ; 3.840 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[10] ; w_cpuClk   ; 3.586 ; 3.586 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[11] ; w_cpuClk   ; 3.720 ; 3.720 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[12] ; w_cpuClk   ; 4.362 ; 4.362 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[13] ; w_cpuClk   ; 3.756 ; 3.756 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[14] ; w_cpuClk   ; 3.686 ; 3.686 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[15] ; w_cpuClk   ; 3.830 ; 3.830 ; Rise       ; w_cpuClk        ;
; io_n_extSRamCS        ; w_cpuClk   ;       ; 2.690 ; Fall       ; w_cpuClk        ;
; io_n_extSRamOE        ; w_cpuClk   ;       ; 3.293 ; Fall       ; w_cpuClk        ;
; io_n_extSRamWE        ; w_cpuClk   ;       ; 3.331 ; Fall       ; w_cpuClk        ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk_50   ; i_clk_50 ; 41141411 ; 0        ; 0        ; 0        ;
; w_cpuClk   ; i_clk_50 ; 18521    ; 58       ; 0        ; 0        ;
; i_clk_50   ; w_cpuClk ; 3012     ; 0        ; 267      ; 0        ;
; w_cpuClk   ; w_cpuClk ; 242460   ; 216      ; 435      ; 295      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk_50   ; i_clk_50 ; 41141411 ; 0        ; 0        ; 0        ;
; w_cpuClk   ; i_clk_50 ; 18521    ; 58       ; 0        ; 0        ;
; i_clk_50   ; w_cpuClk ; 3012     ; 0        ; 267      ; 0        ;
; w_cpuClk   ; w_cpuClk ; 242460   ; 216      ; 435      ; 295      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk_50   ; i_clk_50 ; 33       ; 0        ; 0        ; 0        ;
; w_cpuClk   ; i_clk_50 ; 12       ; 0        ; 0        ; 0        ;
; i_clk_50   ; w_cpuClk ; 0        ; 0        ; 9        ; 0        ;
; w_cpuClk   ; w_cpuClk ; 95       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk_50   ; i_clk_50 ; 33       ; 0        ; 0        ; 0        ;
; w_cpuClk   ; i_clk_50 ; 12       ; 0        ; 0        ; 0        ;
; i_clk_50   ; w_cpuClk ; 0        ; 0        ; 9        ; 0        ;
; w_cpuClk   ; w_cpuClk ; 95       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 116   ; 116  ;
; Unconstrained Output Ports      ; 39    ; 39   ;
; Unconstrained Output Port Paths ; 406   ; 406  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Jun 25 20:12:00 2021
Info: Command: quartus_sta M6502_VGA -c M6502_VGA
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'M6502_VGA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_clk_50 i_clk_50
    Info (332105): create_clock -period 1.000 -name w_cpuClk w_cpuClk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -17.907
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -17.907     -7554.818 i_clk_50 
    Info (332119):   -17.215     -1901.197 w_cpuClk 
Info (332146): Worst-case hold slack is -1.111
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.111        -2.166 w_cpuClk 
    Info (332119):    -0.807        -1.614 i_clk_50 
Info (332146): Worst-case recovery slack is -3.001
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.001      -232.300 w_cpuClk 
    Info (332119):    -1.957       -74.873 i_clk_50 
Info (332146): Worst-case removal slack is 0.939
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.939         0.000 w_cpuClk 
    Info (332119):     1.690         0.000 i_clk_50 
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567     -3086.501 i_clk_50 
    Info (332119):    -0.742      -295.316 w_cpuClk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.852
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.852     -1710.951 i_clk_50 
    Info (332119):    -4.746      -472.331 w_cpuClk 
Info (332146): Worst-case hold slack is -0.848
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.848        -1.695 i_clk_50 
    Info (332119):    -0.240        -0.718 w_cpuClk 
Info (332146): Worst-case recovery slack is -0.717
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.717       -44.040 w_cpuClk 
    Info (332119):    -0.044        -0.788 i_clk_50 
Info (332146): Worst-case removal slack is 0.730
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.730         0.000 i_clk_50 
    Info (332119):     0.792         0.000 w_cpuClk 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -2166.732 i_clk_50 
    Info (332119):    -0.500      -199.000 w_cpuClk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4577 megabytes
    Info: Processing ended: Fri Jun 25 20:12:03 2021
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


