## RV32I
体系结构课程实验

Vivado下用verilog编写的RV32I流水线以及Cache，具体实现见 实验要求/Design Figure/CA_RV32I_Core.png
