# FPGA projektek és vegyes HDL modulok

- **cmoda7**: projektek a [Digilent Cmod A7-35T](https://www.xilinx.com/products/boards-and-kits/1-f3zdsm.html) (Artix-7) fejlesztõkártyára
- **mersenne_twister**: 32 bites, egyenletes eloszlású véletlenszámgenerátor (Mersenne Twister algoritmus)
- **nexys3**: projektek a [Digilent Nexys 3](https://www.xilinx.com/products/boards-and-kits/1-27b7nm.html) (Spartan-6) fejlesztõkártyára
- **zedboard**: a [ZedBoard](http://zedboard.org/product/zedboard) Zynq SoPC fejleszõkártyára készült projektek
- **cntr_sec.v** és **cntr_sec.vhd**: másodpercszámláló Verilog és VHDL nyelven
- **knightrider.v** és **knightrider.vhd**: futófény Verilog és VHDL nyelven
- **pwm.v**: paraméterezhetõ, 8 csatornás PWM modul
- **rotary_encoder.v**: inkrementális szögadó kezelése
- **uart.v**: UART adó (115200 bps, 8 adatbit, páratlan paritás, 1 stopbit)
- **verilog_beautifier.php**: syntax highlighter a Verilog nyelvhez ([próba](https://home.sch.bme.hu/~bvarga92/upload/_labor/verilog_beautifier.php))
- **verilog_feladatok.pdf**: egyszerû FPGA-s gyakorlófeladatok megoldásokkal
