 2
性。因此，一般而言需要對於所感測到的生理
訊號，做有效的信號放大並且再執行濾波之後
級處理來抑制這些難以避免之雜訊，放大後的
訊號再進入類比數位轉換器(analog to digital 
coveter, ADC)，轉換成有意義的數位訊號來做
後續之處理。 
由於老年化人口增加，面對可預期之老年
人口之照護需求，具有監控生理訊號的電子儀
器設備之重要性亦更加明顯。將積體電路技術
加以應用於生理監測器設備，研究電生理訊號
的特性及各種生醫應用上所需的電路，將其整
合，甚至於積體電路化以達到可攜式的系統，
實為一個相當重要且具有意義之探討。運算放
大器(operational amplifier, op amp)電路、儀表放
大器(instrumentation amplifier, IA)電路與類比
濾波器(analog filter) 電路等為重要且經常使用
之類比電路，並且廣泛應用於生醫電子系統、
電力電子系統與控制系統之中，對於這些電路
於生醫方面之應用作更加深入之探討必可提升
相關電路技術之水準與增加其實用性[1-4]。上
述之類比電路不但在電路設計以及測試驗證方
面皆需要大量的系統設計與測試考量，這也大
幅度增加了在相關電路硬體開發過程當中的成
本[5-9]。 
基於上述目前所面對的困難與發展方向，
本研究計畫便對於管線式(pipelined)ADC 提出
一 種 數 位 形 式 可 診 斷 性 設 計 (design for 
diagnosis)來確認(identify)產生管線式ADC之非
線性誤差 INL 與 DNL 的來源。並且分析各誤差
來源對於最後 ADC 電路輸出之干擾。另外亦對
於一般之 ADC 則提出一種新型的「輸出響應分
析(output response analyzer, ORA)電路」，可以
利用來估算類比數位轉換器之靜態參數與動態
參數之估計值。其利用可重複運算之電路特
性，簡化整體輸出響應分析電路之架構，因而
可降低整體的驗證成本。同時亦開發出具有提
升高頻雜訊抑制能力之低通濾波器來減少大電
容在電路實現上之硬體成本，以適用於生理檢
測系統。對於電流導向式(current-steering) DAC
電路則在電路設計上加以強化，以符合更加先
進之高速與低功耗之電路與系統相關應用。 
三、 研究報告內容 
1. 文獻探討 
文獻探討部分，我們分別介紹在「生理訊
號擷取系統」中(1)：ADC電路非線性誤差偵測、
(2)：提升高頻雜訊抑制能力之低通濾波器以及
(3)：DAC電路設計的相關研究成果作一概括性
的介紹。 
對於ADC之非線性誤差偵測的技術而言，
「模型基礎式」(model based method)[10-14]的
方式是一常採用的方法。在模型為基礎的方法
中，需要建立相對應電路規格之ADC模型。可
解析的待測量通常會遠少於ADC之總輸出數位
碼之數目，因此這些方法有一定的侷限性。有
限的ADC電路之解析度(resolution)會造成不可
避免的截斷誤差(truncation error)；另外，模型
的準確性也大大影響了ADC的線性度測試之結
果。而「選擇碼」(selected-code method)方式則
利用ADC的非線性實際上所造成的是規律且重
複的誤差的特性，因此可以有限的數位碼之數
目來進行驗證。這也代表在較短的測試時間之
下，也能得到足夠正確的測試結果。然而在以
選擇碼為基礎的方法中，需要先行知道ADC電
路的硬體架構，因為不同的硬體架構對應到不
同的選擇碼。「數位誤差校正 (digital error 
correction, DEC)」[17-20]的方式除了應用於管線
式ADC之校正之外，亦可以延伸應用於以選擇
碼為基礎的測試方法中，然而卻僅只限於1位元
(1-bit/stage)管線式ADC之架構，因此大幅限制
了實用性。在[21]則利用正弦波直方圖的方法來
探討傳輸參數和靜態參數之間的關係。在[22]
和[23]，DNL誤差和INL誤差則用來估計誤差來
源，但只有結合(combined)的ADC誤差來源，個
別誤差來源的影響無法區別。在文獻[24]，利用
壓控振盪器(voltage controlled oscillator, VCO)
來識別電路誤差。然而高頻率的雜訊會耦合
(couple)到VCO，從而降低了測試的準確性。此
外準確的採樣和保持電路不但增加設計困難也
增加功率消耗。在文獻[25]提出了一種結構化的
診斷方法，以有效地識別誤差來源。但是這種
方法需要精確的輸入信號和準確的比較器。精
 4
灰色線所示之轉移函數。觀察圖一會發現，在
誤差存在之下，轉移函數的轉態點會有改變的
情形發生。因此分析轉移函數可以協助我們來
檢驗管線式ADC之各項誤差。一般而言，管線
式ADC中所存在的誤差主要來源可以區分為兩
大部分，也就是 (1) 増益誤差源 (gain error 
source)，主要由於運算放大器開迴路增益值
(open-loop gain)不足以及電容不匹配而導致；以
及(2)偏移誤差源(offset error source)，主要是由
於運算放大器偏移、比較器偏移以及開關
(switch)所造成的偏移所導致。 
 
圖一、典型之管線式 ADC 轉移函數 
欲識別出「増益誤差源」，方法便是將各
級架構成待測級(stage under test, SUT)。並將測
試信號Vtest送至SUT而得到相對應的數位輸出
Dout,err。接著把測試信號Vtest送至後級(back-end 
stage)，亦解析出相對應的數位輸出Dout,ideal。此
概念如圖二所示。 
 
圖二、識別增益之示意圖 
透過分析與比較Dout,err以及Dout,ideal便可以
解析出待測級SUT之增益值，並且藉此來分析
運算放大器之開迴路增益值。此運算放大器之
開迴路增益值可以分析為 
_ , _
_ , _ , _
f s p
diff out A err
f
est
diff out ideal diff out A err
C C C
D
C
A
D D
        (1) 
其中的 Ddiff_out,A_err 與 Ddiff_out,ideal 代表對應於
Vdiff_out和 Vdiff_test的數位輸出。Cs、Cf與 Cp分別
代表每一個切換電容(switch capacitor, SC)電路
級的取樣、回授與雜散電容。 
接下來將電路架構成為圖三的形式，則圖
三形式的電路便可以用來識別出電容不匹配之
大小。 
2 ON
Cf
Vout
Cs
Cp
Voff
Vtest
Vout
1 & 1a ONCf
Cs
Cp
2
Cf1
Vout
Cs1
2
1
1a
Cp
Vtest
圖三、識別電容不匹配之示意圖 
將電路架構成為圖三的形式之後，電容不匹配
值可以表示為式(2) 
 6
並利用此改良式類比數位轉換器正弦波直
方圖測試方法」發展一種「輸出響應分析電
路」，用來估算類比數位轉換器之靜態參數與
動態參數之估計值。其利用可重複運算之電路
特性，簡化整體輸出響應分析電路之架構，因
而可降低整體的驗證成本。  
其概念便是利用雙旋轉型式之座標軸旋轉
數位計數器 (double coordinate rotation digital 
computer, double CORDIC)電路來提供晶片上
(on-chip)之反正弦(sin-1)計算功能以及在晶片上
進行 ADC 電路之電路效能的運算之動作。採用
雙旋轉型式的目的便是在於可以減少由於進行
選轉動作所需之修正硬體。這是由於 CORDIC
運算牽涉到真實旋轉與虛擬旋轉 (pseudo 
rotation)，因此需要有修正的動作，這會造成硬
體的成本。而傳統上單純的一次旋轉需要有查
表(look-up table)與進行乘法的動作。這會造成
很大硬體成本。但是若採用雙旋轉型式之
CORDIC 計算，就可以大幅減少硬體成本，只
須要要進行移位(shift)的動作，而不再需要查表
與乘法器。相關的 x、y 與 z 軸表示式如式(5) 
 
1
1
1
1
2
2
tan 2
i
i i i i
i
i i i i
i
i i i i i i
x x d y
y y d x
z z d z d




 

 
 
   
 (5) 
而進行虛擬旋轉之後，相關的修正式則表示於
式(6) 
 21 ,dou. 1 2 ,   0ii i i ic c K c i m         (6) 
所需之硬體電路示意圖則如圖六所示。 


ix
1ix 
iy 1iy 
i
z
1iz 
 
圖六、雙旋轉型式 CORDIC 之硬體電路示意圖 
利用圖六所示之雙旋轉型式 CORDIC 之硬
體電路可以完成兩大功能，分別為提供「反正
弦(sin-1)計算功能」以求得參考用(reference)之正
弦波直方圖之大小以及「在晶片上進行 ADC 電
路之電路效能的運算」之動作中所需要之數學
計算功能，例如執行除法功能等等。基於此整
體之輸出響應分析電路的整體架構圖如圖七所
示，主要可以分為四大功能區塊，也就是分為
「 Code/Counting Assignment 」、「 Code 
Comparator/Counter 」 、 「 CORDIC-based 
Reference Histogram Calculator」與「Parameters 
Evaluating Circuit」四大功能區塊。 
四大功能區塊，其中的「Code/Counting 
Assignment」用來指定待測數位碼、「Code 
Comparator/Counter」用來判斷 ADC 的輸出馬
與待測數位碼是否一致、「 CORDIC-based 
Reference Histogram Calculator」用來提供「反
正弦(sin-1)計算功能」以求得參考用之正弦波直
方圖之值而「Parameters Evaluating Circuit」用
來運算 ADC 電路之效能。 
圖七、整體 ORA 電路示意圖 
我們接下來分析當ORA硬體電路存在有計
算誤差時所會導致的最終驗證誤差。這些相關
的訊息將可以協助我們取捨硬體電路成本複雜
性與測試驗證的正確性。從表二可以發現到，
當 DNL 在三種不同範圍下(0.3 LSB, 0.5 LSB
與1.0 LSB)，只要計算 DNL 所造成的計算誤差
在0.1 LSB 以內，所計算出的 INL 誤差都會限
制在可接受的值。 
 8
表三、所設計之 8 位元 ADC ORA 電路效能 
Simulated specifications 
Specification Value 
DNL 0.26 LSB 
INL 0.32 LSB 
Error 1.212 
SNRd 0.835 dB 
Estimated specifications (by the proposed ORA circuit) 
Specification Basic CORDIC Double CORDIC
DNLmax  0.01 LSB  0.01 LSB 
INLmax  0.01 LSB  0.01 LSB 
Errormax  1%  1% 
Error 1.219 1.222 
SNRd 0.860 dB 0.871 dB 
data-bit width 24 bit 13 bit 
Gate Count 14.4 K 11.5 K 
 
5. 提升高頻雜訊抑制能力之 SK 低通濾波器 
除了 ADC 與 DAC，類比濾波器電路亦是
廣泛應用於心電圖等生理訊號擷取系統中的電
子系統。但是高頻下反而產生了不希望出現的
饋入信號卻會與運算放大器的不理想性
(nonideality)一起干擾低通濾波器之輸出。我們
因而提出一種能夠減少 Sallen-Key 低通類比濾
波器在高頻下饋入信號的低通濾波器修正架
構，可改善高頻雜訊的饋入問題。 
產生高頻雜訊的饋入問題之原因可由圖十
來觀察。由於高頻下電容幾乎為導通，因而使
得輸入訊號會直接偶合到輸出，產生了高頻雜
訊的饋入問題。 
R1 R2
Vin
Vout
Z
Almost short
Almost short
High-frequency feedthrough
Vx
 
圖十、高頻雜訊饋入示意圖 
因此實際的SK低通濾波器之轉移函數應如式(8)
所示，並表示為圖十一。 
     
2
0
turn 22 2 2 2 2
0 turn turn 0
11out
in
V j
V A s F

   
       
(8) 
其中turn 代表低通濾波器之轉移函數開始反轉
上升之頻率、0 代表低通濾波器截止頻率、A(s) 
代表運算放大器之開回路增益值而 F 代表一個
與 SK 低通濾波器之電阻和電容元件值相關之
常數。 
 
圖十一、實際 SK 低通濾波器轉移函數 
接下來我們利用一階的運算放大器模型代
入 SK 低通濾波器式(8)中的 A(s)，可以來分析
turn 頻率之大小如式(9)所示 
4 4 21
0 110turn 4 2
1
 t
out
R
R C
    (9) 
並再將式(9)代回入式(8)，便可以得到在turn 頻
率下所對應的高頻饋入之大小如式(10)所示。 
  4 61 010turn 6 8 2
1 1
1out out
in t
V R
V R C
   (10) 
而當頻率更高，高頻饋入之會穩定趨於一個固
定值如式(11)所示。 
   2feedthrough 1 2 1 2
sout
in
V R Z
V Z R R R R
     (11) 
利用式(9)、式(10)與式(11)，我們便可以完整地
分析出高頻饋入之發生頻率與大小，便可以依
據這些資訊來開發抑制這些雜訊之方法。 
 10
 
  222
2
4 2VT
GS T
IAWL A
IV V
           
 (13) 
在式(13)中的不匹配參數A以及AVT都是依據製
程上的參數來做變動，而單位電流源之標準差
((I)/I)則是經由執行蒙地卡羅分析(Monte Carlo 
simulation)來分析。在蒙地卡羅分析之下得知，
為了能夠獲得 99.7%的 INL 良率(yield)，單位電
流源的標準差需要小於 0.5%。而基於上述之標
準差規格，單位電流源所需要的電晶體面積值
的最小值則可以從數值分析發現到，至少需要
大於 15 m2。單位電流源的設計準則與流程，
則如同圖十五之流程圖所示。 
INL yield >99%
The standard deviation 
of unit current cell 
σ(I)/I
1. Process parameters Aβ, AVT
2. Gate overdrive voltage (VGS-VT)
IFS
W=? , L=?
Finite output impedance
Zreq=NRL/4Q
  222
2
4 2
( )
VT
GS T
IAWL A
V V I
         
2
2
(2 1)( )
FS
N
ox GS T
IW
L C V V  
 
圖十五、單位電流源的設計準則與流程 
並且利用如圖十六所表示之解碼機制來降
低電路在切換過程中所導致的功率消耗。而整
體 6 位元 DAC電路之架構則如圖十七之架構圖
所示。 
B2
B0
B1 2-
to
-3
th
er
m
om
et
er
de
co
de
r
D
um
m
y 
de
co
de
r
T1
T2
T3
T4
T5
T7
T6
 
圖十六、採用之解碼機制 
Th
er
m
om
et
er
 
cu
rre
nt
 
ce
lls
Th
er
m
om
et
er
 
cu
rr
en
t 
ce
lls
B
in
ar
y
cu
rr
en
t 
ce
lls
B
in
ar
y
cu
rr
en
t 
ce
lls
bi
asbi
as
7
7_
3
3_
Th
e 
fli
p-
flo
p 
ar
ra
y
6
Iout+
Iout-
digital
analog
3-
bi
t 
P
se
ud
o-
th
er
m
om
et
er
de
co
de
r
D
um
m
y 
de
co
de
r D
e-
gl
itc
h 
la
tc
he
s
7
33
3
C
lo
ck
bu
ffe
r
clock
 
圖十七、DAC 架構 
接下來還需要對於拴鎖器 (latch)電路加以修
正，同時還要注意到需要去除脈衝之影響
(deglitch)。接著便是進行適當之時脈之控制與
指定合適之延遲(delay)時間。注意到上述之幾項
議題，便可以適度來降低 DAC 電路之整體的功
率消耗。 
本計畫中所設計的 DAC 電路之整體佈局
(layout)圖則表示於圖十八，經由量測過後之
DAC 電路線性度誤差，也就是 DNL 誤差與 INL
誤差的結果則如圖十九與圖二十所表示。而操
作到耐奎斯頻帶(Nyquist band)下的頻譜圖則表
示於圖二十一。 
185m
315m
The current 
source array
Latches & 
switches 
Digital 
circuits
 
圖十八、DAC 佈局 
0 10 20 30 40 50 60
-0.1
-0.05
0
0.05
0.1
0.15
D
N
L 
(L
SB
)
Code number  
圖十九、DNL 誤差 
 12
六、 參考文獻 
[1] Robert S. H. Istepanian and Constantinos S. 
Pattichis, M-health: Emerging Mobile Health 
Systems, Springer US, 2006. 
[2] V. Kumar, A. Abbas, and N. Fausto: Robbins and 
Cotran Pathologic Basis of Disease, 7th Ed, 
Elsevier Science 2004. 
[3] F. Meng and W. Liao, Hardware design 
specifications: Project: ECG Monitoring Module, 
Rev.4.0, Analog Devices Inc., 2007. 
[4] J. G. Webster, Medical Instrumentation 
Application and Design, 3rd ed. New York: Wiley, 
1998. 
[5] A. Sehgal, S.K. Goel, E.J. Marinissen, and K. 
Chakrabarty “IEEE P1500-compliant test 
wrapper design for hierarchical cores,” in Proc. 
IEEE Int. Test Conf., 2004, pp.1203- 1212. 
[6] S. Koranne, “Design of reconfigurable access 
wrappers for embedded core based SoC test,” 
IEEE Trans. VLSI Syst., vol. 11, pp.955-960, 
2003. 
[7] H. Yi, J. Song, and S. Park, “Low-cost scan test 
for IEEE-1500-based SoC,” IEEE Trans. Instrum. 
Meas., 2008. 
[8] Standard Testability Method for Embedded 
Core-based Integrated Circuits. IEEE Std. 2007. 
[9] F. D. Silva, Yervant Zorian, and Lee Whetsel, 
“Overview of the IEEE P1500 standard,” in Proc. 
IEEE Int. Test Conf., Sep. 2003.pp. 988-997. 
[10] T. M. Souders and G. N. Stenbakken, “A 
comprehensive approach for modeling and testing 
analog and mixed-signal devices,” in Proc. IEEE 
Int. Test Conf., Washington, DC, Sep. 1990, pp. 
169–176. 
[11] G. N. Stenbakken and T. M. Souders, “Linear 
error modeling of analog and mixed-signal 
devices,” in Proc. IEEE Int. Test Conf., Nashville, 
TN, Oct. 1991, pp. 573–581. 
[12] P. Capofreddi and B. Wooley, “The use of linear 
models in A/D converter testing,” IEEE Trans. 
Circuits Syst. I, Fundam. Theory Appl., vol. 44, 
no. 12, pp. 1105–1113, Dec. 1997. 
[13] C. Wegener and M. P. Kennedy, “Linear 
model-based testing of ADC nonlinearities,” 
IEEE Trans. Circuits Syst. I, Reg. Papers, vol. 51, 
no.1, pp. 213–217, Jan. 2004. 
[14] Z. Yu, D. Chen, and R. Geiger, “Pipeline ADC 
linearity testing with dramatically reduced data 
capture time,” in Proc. IEEE ISCAS, 1999, vol. 1, 
pp. 792–795. 
[15] [11] S. Goyal and A. Chatterjee, “Linearity 
testing of A/D converters using selective code 
measurement,” J. Electron. Test., pp. 567–576, 
2008. 
[16] H. Xing, D. Chen, R. Geiger, and L. Jin, “System 
identification-based reduced-code testing for 
pipeline ADCs’ linearity test,” in Proc. IEEE 
ISCAS, 2008, pp. 2402–2405. 
[17] S. H. Lewis and P. R. Gray, “A pipelined 
5-Msample/s 9-bit analog-todigital converter,” 
IEEE J. Solid-State Circuits, vol. 22, no. 12, pp. 
954–961, Dec. 1987. 
[18] T. B. Cho and P. R. Gray, “A 10 b 20Msample/s, 
35mWpipeline A/D converter,” IEEE J. 
Solid-State Circuits, vol. 30, no. 5, pp. 166–172, 
Mar. 1995. 
[19] B. G. Lee, B. M. Min, G. Manganaro, and J. W. 
Valvano, “A 14 b 100 MS/s pipelined ADC with 
a merged active S/H and first MDAC,” in Proc. 
ISSCC Dig. Tech. Papers, Feb. 2008, pp. 
248–249. 
[20] Y. Chiu, P. R. Gray, and B. Nikolic´, “A 14-b 
12-MS/s CMOS pipeline ADC with over 100-dB 
SFDR,” IEEE J. Solid State Circuits, vol. 39, no. 
12, pp. 2139–2151, Dec. 2004. 
[21] H. W. Ting, B. D. Liu, and S. J. Chang, 
″Histogram based testing method for estimating 
A/D converter performance,″ IEEE Trans. 
Instrum. Meas., vol. 57, pp. 420-427, Feb. 2008. 
[22] A. Charoenrook and M. Soma, “Fault diagnosis 
of flash ADC using DNL test,” in Proc. IEEE 
International Test Conference, Oct., 1993, pp. 
680–689. 
[23] A. Charoenrook and M. Soma, “Fault diagnosis 
technique for subranging ADCs,” in Proc. IEEE 
International Test Conference, Nov., 1994, pp. 
367–372. 
[24] C. H. Huang, K. J. Lee and S. J. Chang, “A 
low-cost diagnosis methodology for pipelined 
A/D converters,” in Proc. IEEE Asian Test 
Symposium, Nov, 2004, pp. 296–301. 
[25] E. Peralias, A. Rueda, J. A. Prieto and J. L. 
Huertas, “DfT & on-line test of high-performance 
data converters: a practical case,” in Proc. IEEE 
International Test Conference, Oct., 1998, pp. 
534–540. 
[26] P.E. Allen and D.R. Holberg, CMOS Analog 
Circuit Design. Oxford University Press, Oxford, 
2002. 
[27] C.S. Wang and P.C. Huang, “A CMOS low-IF 
programmable amplifier with speed-enhanced 
DC offset cancellation,” in Proc. IEEE Int. 
Asia-Pacific Conf. Circuits and Syst., May 2002 
pp. 133-136. 
[28] Ramet S, “A low-distortion 
anti-aliasing/smoothing filter for sampled data 
integrated circuits,” IEEE J. Solid-State Circuits, 
1267-12780 vol. 23, pp. 1267-1278, Oct. 1988. 
[29] F. Meng and W. Liao, Hardware design 
specifications: Project: ECG Monitoring Module, 
Rev.4.0, Analog Devices Inc., 2007. 
[30] J. G. Webster, Medical Instrumentation 
Application and Design. New York: Wiley, 1998. 
[31] R. Schaumann and V. Valkenburg, Design of 
Analog Filters. Oxford University Press, Oxford, 
2001. 
[32] L.P. Huelsman, Active and Passive Analog Filters: 
an Introduction. Mcgraw-Hill, New York, 1993 
[33] H Schmid and G.S. Moschytz, “Fundamental 
frequency limitations in current-mode Sallen-Key 
 1
國科會補助專題研究計畫項下出席國際學術會議心得報告 
                                     日期：100 年 07 月 12 日 
一、參加會議經過 
VLSI Symposium 2011會議於2011年6月13日至6月17日在日本京都的Rihga Royal 
Hotel Kyoto 所舉行。VLSI Symposium 包含兩大主軸，分別為 Symposium on VLSI 
Technology與Symposium on VLSI Circuits，上述兩個Symposium討論的範圍分別為VLSI
製作技術與 VLSI 電路設計兩方面。其中 Symposium on Technology 以及 Symposium on 
Circuits 的舉辦時間分別為 6 月 13 日至 6 月 16 日以及 6 月 14 日至 6 月 17 日兩個時段 
在本計畫：「應用於心電圖模組中類比與混合信號電路之開發(I)」中的研究主軸為
積體電路的設計與相關的測試驗證，因此我們主要選擇參加的議程為 Symposium on 
Circuits 之中相關的研究主題。以下便就對於此次所參與的 Symposium on VLSI Circuits
研討會進行相關的說明。 
在會議當中，於 6 月 14 日的議程主要是由短期課程以及議題演講所構成。包含了
「Device Awareness in Circuit Design」與「Bio Inspired Computation-What Electronics can 
learn from Bio-」二大方向，講員來自產業中之富士通(Fujitsu)、日立(Hitachi)、台積電
(TSMC)、瑞薩電子(Renesas)與英飛凌(infineon)等，以及學術界中之柏克萊、喬治亞理工
計畫編號 NSC-99-2221-E-151-064- 
計名稱 應用於心電圖模組中類比與混合信號電路之開發(I) 
出國人員
姓名 丁信文 
服務機構
及職稱 
國立高雄應用科技大學  
電子工程系助理教授 
會議時間 
100 年 6 月 14 日 
至 
100 年 6 月 17 日 
會議地點 日本京都 
會議名稱 2011 Symposium on VLSI Circuits 
發表論文
題目 無 
 3
20:00-22:00 Rump Sessions [Suzaku I, II, III] 
   
Session 18 High Performance Circuit Techniques [Suzaku I] 
Session 19 Nonvolatile Memories [Suzaku II] 
8:30-10:10 
Session 20 High Speed and Low Power Receiver Techniques [Suzaku III]
Session 21 Device-Based Circuit Techniques [Suzaku I] 
Session 22 DRAM and Memory Interfaces [Suzaku II] (10:30-12:10) 
10:30-12:35 
Session 23 Power Management for Energy Harvesting [Suzaku III] 
12:35-13:55 Lunch 
Session 24 Digital Processors [Suzaku I] 
Session 25 Emerging ADCs [Suzaku II] 
13:55-16:00 
Session 26 Power Management Technique [Suzaku III] 
Session 27 Signal Processing for Wireline [Suzaku I] 
Friday, June 
17 
16:15-17:55 
Session 28 Nonvolatile Memory Applications [Suzaku II] 
圖一 議程表 
而在 6 月 15 日上午所舉辦的演講有兩場，議題分別為「The Hayabusa Mission-Its 
Seven Years Flight」與「The Swarm at the Edge of the Cloud – A New Perspective on 
Wireless」。在「The Hayabusa Mission-Its Seven Years Flight」中，介紹了 Hayabusa Mission，
以及相關成果。太空艙於 2010 年 6 月 13 日進成功彈射進入大氣層，並且於 2 天之後順
利返回。在「The Swarm at the Edge of the Cloud – A New Perspective on Wireless」中介紹
了未來可能的訊息處理機制。在大量分布的平台環境之下，講者認為將來會開發有類似
雲端概念的訊息處理方法來取代現有機制。而在 6 月 16 日上午所舉辦的演講有兩場，
議題分別為「Circuit Challenges for Future Computing Systems」與「Smart Devices and 
Services in Healthcare and Wellness」。在「Circuit Challenges for Future Computing Systems」
中也強調了在晶片上資料移動是今日功率消耗最需迫切處理的一環，在晶片上執行各電
路方塊「局部的溝通」是一個未來極為可能發展的方向。在「Smart Devices and Services 
in Healthcare and Wellness」中則強調健康照護與智慧型電子系統之間的關係以及可能的
 5
二、與會心得 
VLSI Symposium 2011 是一個在電子設計、製程、測試與自動化設計領域相當著名
且重要的國際會議。在製程技術方面，台灣獲選論文數為 9 篇，主題涵蓋 CMOS 邏輯元
件 foundry platform、3D IC 的 TSV 及製程的關鍵技術，以及非揮發性記憶體(NVM)技術
等主題。在電路設計部分，台灣學術界與產業界共有 15 篇論文發表，主要有記憶體、
生醫應用、電力電子與類比數位轉換器等領域。投稿論文數僅次於美國及日本，今年首
度超越韓國。以上榜論文排名來看，整體排序前二十名。所選取之文章不但在文章撰寫
或技術前瞻與創新部份皆具有相當高的品質與內容。 
在聆聽了許多技術論文報告之後，也可以在休息的時間和相關的學者進行討論，了
解他們對於該問題的想法並有近一步的討論。出席國際性會議對於研究人員是一種鼓
勵，除了了解到相關領域的研究外，也能和其他外國學者相互切磋討論，構思出新的想
法及研究主題。 
三、考察參觀活動(無是項活動者略) 
省略 
四、建議 
此次會議舉辦的相當成功，同時也藉由與會的機會可以多認識了幾位學者與相關的
研究人員，和這些學者與研究人員日後維持良好的互動，相信可以讓我在日後的研究工
作上有所幫助。 
五、攜回資料名稱及內容 
攜回會議論文光碟資料一份 
六、其他 
無額外補充內容 
 
99 年度專題研究計畫研究成果彙整表 
計畫主持人：丁信文 計畫編號：99-2221-E-151-064- 
計畫名稱：應用於心電圖模組中類比與混合信號電路之開發(I) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 1 1 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 2 2 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 2 2 100%  
研究報告/技術報告 0 0 100%  
研討會論文 1 1 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
■達成目標 
□未達成目標（請說明，以 100 字為限） 
□實驗失敗 
□因故實驗中斷 
□其他原因 
說明： 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：■已發表 □未發表之文稿 □撰寫中 □無 
專利：□已獲得 □申請中 ■無 
技轉：□已技轉 □洽談中 ■無 
其他：（以 100 字為限） 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500 字為限） 
非常感謝國科會(NSC 99-2221-E-151-064-)大力贊助，提供資源進行研究，使得本計畫能
夠順利進行。 
 
在學術成究方面： 
    藉由本計畫之進行，主要建立本實驗室之研究人力具備類比與混合信號電路設計與測
試、可測試性設計、積體電路可靠性分析、數理統計分析等領域之基本知識。 
並提出針對於管線式 ADC 之數位形式可診斷性設計確認管線式 ADC 之非線性誤差 INL 與
DNL 的誤差來源與各個誤差來源所造成的電路效能影響，相關成果已被國際期刊 JETTA 所
接受。 
另外對於一般之 ADC 則提出新型「輸出響應分析電路」估算 ADC 之靜態參數與動態參數之
估計值。相關成果已被國際期刊 JETTA 所接受，並於 2011 年八月份刊出。 
同時亦開發出具有提升高頻雜訊抑制能力之低通濾波器來減少大電容在電路實現上之硬
體成本，以適用於生理檢測系統。相關研究成果已被期刊 IJEE 所接受。 
而對於電流導向式 DAC 電路設計上之強化，亦投稿至國際期刊 IET 審稿之中。 
相關積體電路之設計與實作同時藉由執行本計畫而進行。 
 
在技術創新方面： 
    可以將研究成果應用於解決心電圖電路系統當中對於設計「運算放大器」、「儀表放大
