clk 1 bit bool
rst 1 bit sc_logic
run_rsc_rdy 1 bit sc_logic
run_rsc_vld 1 bit sc_logic
a_rsc_m_wstate 3 bit_vector sc_lv
a_rsc_m_wCaughtUp 1 bit sc_logic
a_rsc_RREADY 1 bit sc_logic
a_rsc_RVALID 1 bit sc_logic
a_rsc_RUSER 1 bit sc_logic
a_rsc_RLAST 1 bit sc_logic
a_rsc_RRESP 2 bit_vector sc_lv
a_rsc_RDATA 32 bit_vector sc_lv
a_rsc_RID 1 bit sc_logic
a_rsc_ARREADY 1 bit sc_logic
a_rsc_ARVALID 1 bit sc_logic
a_rsc_ARUSER 1 bit sc_logic
a_rsc_ARREGION 4 bit_vector sc_lv
a_rsc_ARQOS 4 bit_vector sc_lv
a_rsc_ARPROT 3 bit_vector sc_lv
a_rsc_ARCACHE 4 bit_vector sc_lv
a_rsc_ARLOCK 1 bit sc_logic
a_rsc_ARBURST 2 bit_vector sc_lv
a_rsc_ARSIZE 3 bit_vector sc_lv
a_rsc_ARLEN 8 bit_vector sc_lv
a_rsc_ARADDR 32 bit_vector sc_lv
a_rsc_ARID 1 bit sc_logic
a_rsc_BREADY 1 bit sc_logic
a_rsc_BVALID 1 bit sc_logic
a_rsc_BUSER 1 bit sc_logic
a_rsc_BRESP 2 bit_vector sc_lv
a_rsc_BID 1 bit sc_logic
a_rsc_WREADY 1 bit sc_logic
a_rsc_WVALID 1 bit sc_logic
a_rsc_WUSER 1 bit sc_logic
a_rsc_WLAST 1 bit sc_logic
a_rsc_WSTRB 4 bit_vector sc_lv
a_rsc_WDATA 32 bit_vector sc_lv
a_rsc_AWREADY 1 bit sc_logic
a_rsc_AWVALID 1 bit sc_logic
a_rsc_AWUSER 1 bit sc_logic
a_rsc_AWREGION 4 bit_vector sc_lv
a_rsc_AWQOS 4 bit_vector sc_lv
a_rsc_AWPROT 3 bit_vector sc_lv
a_rsc_AWCACHE 4 bit_vector sc_lv
a_rsc_AWLOCK 1 bit sc_logic
a_rsc_AWBURST 2 bit_vector sc_lv
a_rsc_AWSIZE 3 bit_vector sc_lv
a_rsc_AWLEN 8 bit_vector sc_lv
a_rsc_AWADDR 32 bit_vector sc_lv
a_rsc_AWID 1 bit sc_logic
a_rsc_triosy_lz 1 bit sc_logic
complete_rsc_rdy 1 bit sc_logic
complete_rsc_vld 1 bit sc_logic
