TimeQuest Timing Analyzer report for DSS
Tue Nov 12 13:47:54 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clkin'
 13. Slow 1200mV 85C Model Hold: 'clkin'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clkin'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clkin'
 27. Slow 1200mV 0C Model Hold: 'clkin'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clkin'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clkin'
 40. Fast 1200mV 0C Model Hold: 'clkin'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clkin'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Slow Corner Signal Integrity Metrics
 55. Fast Corner Signal Integrity Metrics
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; DSS                                                ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C5F256C6                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clkin      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clkin } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 362.84 MHz ; 250.0 MHz       ; clkin      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clkin ; -1.756 ; -14.143            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clkin ; 0.319 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clkin ; -3.000 ; -32.566                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clkin'                                                                                                                                                                                                                                                                     ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.756 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ; clkin        ; clkin       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ; clkin        ; clkin       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ; clkin        ; clkin       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ; clkin        ; clkin       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ; clkin        ; clkin       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ; clkin        ; clkin       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ; clkin        ; clkin       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ; clkin        ; clkin       ; 1.000        ; -0.069     ; 2.616      ;
; -0.095 ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[2]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[0]                                                               ; clkin        ; clkin       ; 1.000        ; -0.064     ; 1.026      ;
; -0.089 ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[3]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[0]                                                               ; clkin        ; clkin       ; 1.000        ; -0.064     ; 1.020      ;
; 0.071  ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[2]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[3]                                                               ; clkin        ; clkin       ; 1.000        ; -0.064     ; 0.860      ;
; 0.072  ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[3]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[4]                                                               ; clkin        ; clkin       ; 1.000        ; -0.064     ; 0.859      ;
; 0.083  ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[4]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[5]                                                               ; clkin        ; clkin       ; 1.000        ; -0.064     ; 0.848      ;
; 0.222  ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[5]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[6]                                                               ; clkin        ; clkin       ; 1.000        ; -0.064     ; 0.709      ;
; 0.224  ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[1]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[2]                                                               ; clkin        ; clkin       ; 1.000        ; -0.064     ; 0.707      ;
; 0.241  ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[7]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[0]                                                               ; clkin        ; clkin       ; 1.000        ; -0.064     ; 0.690      ;
; 0.242  ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[0]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[1]                                                               ; clkin        ; clkin       ; 1.000        ; -0.064     ; 0.689      ;
; 0.242  ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[6]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[7]                                                               ; clkin        ; clkin       ; 1.000        ; -0.064     ; 0.689      ;
; 0.243  ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; lpm_ff:FF1|dffs[0]                                                                                          ; clkin        ; clkin       ; 1.000        ; -0.063     ; 0.689      ;
; 0.247  ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[5]                                                               ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.256      ; 1.037      ;
; 0.257  ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[1]                                                               ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.256      ; 1.027      ;
; 0.272  ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[0]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[0]                                                               ; clkin        ; clkin       ; 1.000        ; -0.064     ; 0.659      ;
; 0.273  ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; clkin        ; clkin       ; 1.000        ; -0.063     ; 0.659      ;
; 0.289  ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[2]                                                               ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.256      ; 0.995      ;
; 0.298  ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[4]                                                               ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.256      ; 0.986      ;
; 0.315  ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[3]                                                               ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.256      ; 0.969      ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clkin'                                                                                                                                                                                                                                                                     ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                   ; To Node                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.319 ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[3]                                                               ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.382      ; 0.888      ;
; 0.330 ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[4]                                                               ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.382      ; 0.899      ;
; 0.337 ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[2]                                                               ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.382      ; 0.906      ;
; 0.356 ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[0]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[0]                                                               ; clkin        ; clkin       ; 0.000        ; 0.064      ; 0.577      ;
; 0.357 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; clkin        ; clkin       ; 0.000        ; 0.063      ; 0.577      ;
; 0.360 ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[1]                                                               ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.382      ; 0.929      ;
; 0.369 ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[7]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[0]                                                               ; clkin        ; clkin       ; 0.000        ; 0.064      ; 0.590      ;
; 0.372 ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[5]                                                               ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.382      ; 0.941      ;
; 0.372 ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[6]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[7]                                                               ; clkin        ; clkin       ; 0.000        ; 0.064      ; 0.593      ;
; 0.373 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; lpm_ff:FF1|dffs[0]                                                                                          ; clkin        ; clkin       ; 0.000        ; 0.063      ; 0.593      ;
; 0.373 ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[0]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[1]                                                               ; clkin        ; clkin       ; 0.000        ; 0.064      ; 0.594      ;
; 0.391 ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[1]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[2]                                                               ; clkin        ; clkin       ; 0.000        ; 0.064      ; 0.612      ;
; 0.392 ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[5]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[6]                                                               ; clkin        ; clkin       ; 0.000        ; 0.064      ; 0.613      ;
; 0.497 ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[4]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[5]                                                               ; clkin        ; clkin       ; 0.000        ; 0.064      ; 0.718      ;
; 0.504 ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[3]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[4]                                                               ; clkin        ; clkin       ; 0.000        ; 0.064      ; 0.725      ;
; 0.504 ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[2]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[3]                                                               ; clkin        ; clkin       ; 0.000        ; 0.064      ; 0.725      ;
; 0.581 ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[2]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[0]                                                               ; clkin        ; clkin       ; 0.000        ; 0.064      ; 0.802      ;
; 0.582 ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[3]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[0]                                                               ; clkin        ; clkin       ; 0.000        ; 0.064      ; 0.803      ;
; 2.351 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ; clkin        ; clkin       ; 0.000        ; 0.004      ; 2.514      ;
; 2.351 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ; clkin        ; clkin       ; 0.000        ; 0.004      ; 2.514      ;
; 2.351 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ; clkin        ; clkin       ; 0.000        ; 0.004      ; 2.514      ;
; 2.351 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ; clkin        ; clkin       ; 0.000        ; 0.004      ; 2.514      ;
; 2.351 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ; clkin        ; clkin       ; 0.000        ; 0.004      ; 2.514      ;
; 2.351 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ; clkin        ; clkin       ; 0.000        ; 0.004      ; 2.514      ;
; 2.351 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ; clkin        ; clkin       ; 0.000        ; 0.004      ; 2.514      ;
; 2.351 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ; clkin        ; clkin       ; 0.000        ; 0.004      ; 2.514      ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clkin'                                                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clkin ; Rise       ; clkin                                                                                                       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[0]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[1]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[2]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[3]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[4]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[5]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[6]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[7]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; lpm_ff:FF1|dffs[0]                                                                                          ;
; 0.063  ; 0.293        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.067  ; 0.297        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ;
; 0.067  ; 0.297        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ;
; 0.067  ; 0.297        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ;
; 0.067  ; 0.297        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ;
; 0.067  ; 0.297        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ;
; 0.067  ; 0.297        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ;
; 0.067  ; 0.297        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ;
; 0.067  ; 0.297        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; lpm_ff:FF1|dffs[0]                                                                                          ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[0]                                                               ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[1]                                                               ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[2]                                                               ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[3]                                                               ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[4]                                                               ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[5]                                                               ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[6]                                                               ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[7]                                                               ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; ASK_LFSR|shift_reg|dffs[0]|clk                                                                              ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; ASK_LFSR|shift_reg|dffs[1]|clk                                                                              ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; ASK_LFSR|shift_reg|dffs[2]|clk                                                                              ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; ASK_LFSR|shift_reg|dffs[3]|clk                                                                              ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; ASK_LFSR|shift_reg|dffs[4]|clk                                                                              ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; ASK_LFSR|shift_reg|dffs[5]|clk                                                                              ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; ASK_LFSR|shift_reg|dffs[6]|clk                                                                              ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; ASK_LFSR|shift_reg|dffs[7]|clk                                                                              ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; FF1|dffs[0]|clk                                                                                             ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; MyROM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; mypa|myFF|dffs[0]|clk                                                                                       ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; clkin~input|o                                                                                               ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; clkin~inputclkctrl|inclk[0]                                                                                 ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; clkin~inputclkctrl|outclk                                                                                   ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; lpm_ff:FF1|dffs[0]                                                                                          ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[0]                                                               ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[1]                                                               ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[2]                                                               ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[3]                                                               ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[4]                                                               ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[5]                                                               ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[6]                                                               ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[7]                                                               ;
; 0.457  ; 0.687        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ;
; 0.457  ; 0.687        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ;
; 0.457  ; 0.687        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ;
; 0.457  ; 0.687        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ;
; 0.457  ; 0.687        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ;
; 0.457  ; 0.687        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ;
; 0.457  ; 0.687        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ;
; 0.457  ; 0.687        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ;
; 0.461  ; 0.691        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; clkin~input|i                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; clkin~input|i                                                                                               ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; clkin~inputclkctrl|inclk[0]                                                                                 ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; clkin~inputclkctrl|outclk                                                                                   ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; clkin~input|o                                                                                               ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; ASK_LFSR|shift_reg|dffs[0]|clk                                                                              ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; ASK_LFSR|shift_reg|dffs[1]|clk                                                                              ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; ASK_LFSR|shift_reg|dffs[2]|clk                                                                              ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; ASK_LFSR|shift_reg|dffs[3]|clk                                                                              ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; ASK_LFSR|shift_reg|dffs[4]|clk                                                                              ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; ASK_LFSR|shift_reg|dffs[5]|clk                                                                              ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; ASK_LFSR|shift_reg|dffs[6]|clk                                                                              ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; ASK_LFSR|shift_reg|dffs[7]|clk                                                                              ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; FF1|dffs[0]|clk                                                                                             ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; MyROM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; mypa|myFF|dffs[0]|clk                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_port_0[*]  ; clkin      ; 1.549 ; 1.960 ; Rise       ; clkin           ;
;  data_port_0[0] ; clkin      ; 1.549 ; 1.960 ; Rise       ; clkin           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; data_port_0[*]  ; clkin      ; -1.183 ; -1.583 ; Rise       ; clkin           ;
;  data_port_0[0] ; clkin      ; -1.183 ; -1.583 ; Rise       ; clkin           ;
+-----------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ASK_OUT[*]   ; clkin      ; 6.526 ; 6.518 ; Rise       ; clkin           ;
;  ASK_OUT[0]  ; clkin      ; 6.075 ; 6.061 ; Rise       ; clkin           ;
;  ASK_OUT[1]  ; clkin      ; 6.065 ; 6.063 ; Rise       ; clkin           ;
;  ASK_OUT[2]  ; clkin      ; 6.123 ; 6.100 ; Rise       ; clkin           ;
;  ASK_OUT[3]  ; clkin      ; 6.272 ; 6.285 ; Rise       ; clkin           ;
;  ASK_OUT[4]  ; clkin      ; 6.028 ; 6.028 ; Rise       ; clkin           ;
;  ASK_OUT[5]  ; clkin      ; 6.100 ; 6.089 ; Rise       ; clkin           ;
;  ASK_OUT[6]  ; clkin      ; 6.203 ; 6.179 ; Rise       ; clkin           ;
;  ASK_OUT[7]  ; clkin      ; 6.526 ; 6.518 ; Rise       ; clkin           ;
; LFSR_ASK[*]  ; clkin      ; 6.351 ; 6.441 ; Rise       ; clkin           ;
;  LFSR_ASK[0] ; clkin      ; 4.891 ; 4.905 ; Rise       ; clkin           ;
;  LFSR_ASK[1] ; clkin      ; 5.277 ; 5.278 ; Rise       ; clkin           ;
;  LFSR_ASK[2] ; clkin      ; 5.045 ; 5.047 ; Rise       ; clkin           ;
;  LFSR_ASK[3] ; clkin      ; 4.855 ; 4.869 ; Rise       ; clkin           ;
;  LFSR_ASK[4] ; clkin      ; 6.351 ; 6.441 ; Rise       ; clkin           ;
; LUT_OUT[*]   ; clkin      ; 5.673 ; 5.638 ; Rise       ; clkin           ;
;  LUT_OUT[0]  ; clkin      ; 5.417 ; 5.374 ; Rise       ; clkin           ;
;  LUT_OUT[1]  ; clkin      ; 5.673 ; 5.638 ; Rise       ; clkin           ;
;  LUT_OUT[2]  ; clkin      ; 5.415 ; 5.376 ; Rise       ; clkin           ;
;  LUT_OUT[3]  ; clkin      ; 5.472 ; 5.438 ; Rise       ; clkin           ;
;  LUT_OUT[4]  ; clkin      ; 5.639 ; 5.600 ; Rise       ; clkin           ;
;  LUT_OUT[5]  ; clkin      ; 5.409 ; 5.365 ; Rise       ; clkin           ;
;  LUT_OUT[6]  ; clkin      ; 5.485 ; 5.450 ; Rise       ; clkin           ;
;  LUT_OUT[7]  ; clkin      ; 5.488 ; 5.471 ; Rise       ; clkin           ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ASK_OUT[*]   ; clkin      ; 5.251 ; 5.309 ; Rise       ; clkin           ;
;  ASK_OUT[0]  ; clkin      ; 5.479 ; 5.480 ; Rise       ; clkin           ;
;  ASK_OUT[1]  ; clkin      ; 5.267 ; 5.319 ; Rise       ; clkin           ;
;  ASK_OUT[2]  ; clkin      ; 5.630 ; 5.627 ; Rise       ; clkin           ;
;  ASK_OUT[3]  ; clkin      ; 5.489 ; 5.572 ; Rise       ; clkin           ;
;  ASK_OUT[4]  ; clkin      ; 5.251 ; 5.309 ; Rise       ; clkin           ;
;  ASK_OUT[5]  ; clkin      ; 5.469 ; 5.475 ; Rise       ; clkin           ;
;  ASK_OUT[6]  ; clkin      ; 5.733 ; 5.741 ; Rise       ; clkin           ;
;  ASK_OUT[7]  ; clkin      ; 5.354 ; 5.397 ; Rise       ; clkin           ;
; LFSR_ASK[*]  ; clkin      ; 4.758 ; 4.771 ; Rise       ; clkin           ;
;  LFSR_ASK[0] ; clkin      ; 4.793 ; 4.805 ; Rise       ; clkin           ;
;  LFSR_ASK[1] ; clkin      ; 5.163 ; 5.163 ; Rise       ; clkin           ;
;  LFSR_ASK[2] ; clkin      ; 4.942 ; 4.942 ; Rise       ; clkin           ;
;  LFSR_ASK[3] ; clkin      ; 4.758 ; 4.771 ; Rise       ; clkin           ;
;  LFSR_ASK[4] ; clkin      ; 6.245 ; 6.334 ; Rise       ; clkin           ;
; LUT_OUT[*]   ; clkin      ; 5.307 ; 5.264 ; Rise       ; clkin           ;
;  LUT_OUT[0]  ; clkin      ; 5.315 ; 5.272 ; Rise       ; clkin           ;
;  LUT_OUT[1]  ; clkin      ; 5.560 ; 5.525 ; Rise       ; clkin           ;
;  LUT_OUT[2]  ; clkin      ; 5.313 ; 5.275 ; Rise       ; clkin           ;
;  LUT_OUT[3]  ; clkin      ; 5.367 ; 5.333 ; Rise       ; clkin           ;
;  LUT_OUT[4]  ; clkin      ; 5.527 ; 5.489 ; Rise       ; clkin           ;
;  LUT_OUT[5]  ; clkin      ; 5.307 ; 5.264 ; Rise       ; clkin           ;
;  LUT_OUT[6]  ; clkin      ; 5.379 ; 5.344 ; Rise       ; clkin           ;
;  LUT_OUT[7]  ; clkin      ; 5.383 ; 5.365 ; Rise       ; clkin           ;
+--------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 402.58 MHz ; 250.0 MHz       ; clkin      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clkin ; -1.484 ; -11.872           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clkin ; 0.310 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clkin ; -3.000 ; -32.566                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clkin'                                                                                                                                                                                                                                                                      ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.484 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ; clkin        ; clkin       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ; clkin        ; clkin       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ; clkin        ; clkin       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ; clkin        ; clkin       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ; clkin        ; clkin       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ; clkin        ; clkin       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ; clkin        ; clkin       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ; clkin        ; clkin       ; 1.000        ; -0.069     ; 2.353      ;
; 0.029  ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[2]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[0]                                                               ; clkin        ; clkin       ; 1.000        ; -0.056     ; 0.910      ;
; 0.036  ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[3]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[0]                                                               ; clkin        ; clkin       ; 1.000        ; -0.056     ; 0.903      ;
; 0.169  ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[2]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[3]                                                               ; clkin        ; clkin       ; 1.000        ; -0.056     ; 0.770      ;
; 0.172  ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[3]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[4]                                                               ; clkin        ; clkin       ; 1.000        ; -0.056     ; 0.767      ;
; 0.182  ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[4]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[5]                                                               ; clkin        ; clkin       ; 1.000        ; -0.056     ; 0.757      ;
; 0.310  ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[5]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[6]                                                               ; clkin        ; clkin       ; 1.000        ; -0.056     ; 0.629      ;
; 0.312  ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[5]                                                               ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.223      ; 0.931      ;
; 0.312  ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[1]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[2]                                                               ; clkin        ; clkin       ; 1.000        ; -0.056     ; 0.627      ;
; 0.319  ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[7]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[0]                                                               ; clkin        ; clkin       ; 1.000        ; -0.056     ; 0.620      ;
; 0.320  ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[1]                                                               ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.223      ; 0.923      ;
; 0.328  ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; lpm_ff:FF1|dffs[0]                                                                                          ; clkin        ; clkin       ; 1.000        ; -0.057     ; 0.610      ;
; 0.328  ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[0]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[1]                                                               ; clkin        ; clkin       ; 1.000        ; -0.056     ; 0.611      ;
; 0.328  ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[6]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[7]                                                               ; clkin        ; clkin       ; 1.000        ; -0.056     ; 0.611      ;
; 0.349  ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[2]                                                               ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.223      ; 0.894      ;
; 0.355  ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; clkin        ; clkin       ; 1.000        ; -0.057     ; 0.583      ;
; 0.356  ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[4]                                                               ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.223      ; 0.887      ;
; 0.356  ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[0]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[0]                                                               ; clkin        ; clkin       ; 1.000        ; -0.056     ; 0.583      ;
; 0.372  ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[3]                                                               ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.223      ; 0.871      ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clkin'                                                                                                                                                                                                                                                                      ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                   ; To Node                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.310 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; clkin        ; clkin       ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[3]                                                               ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.341      ; 0.820      ;
; 0.311 ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[0]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[0]                                                               ; clkin        ; clkin       ; 0.000        ; 0.056      ; 0.511      ;
; 0.319 ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[4]                                                               ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.341      ; 0.829      ;
; 0.329 ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[7]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[0]                                                               ; clkin        ; clkin       ; 0.000        ; 0.056      ; 0.529      ;
; 0.330 ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[2]                                                               ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.341      ; 0.840      ;
; 0.338 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; lpm_ff:FF1|dffs[0]                                                                                          ; clkin        ; clkin       ; 0.000        ; 0.057      ; 0.539      ;
; 0.339 ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[0]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[1]                                                               ; clkin        ; clkin       ; 0.000        ; 0.056      ; 0.539      ;
; 0.339 ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[6]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[7]                                                               ; clkin        ; clkin       ; 0.000        ; 0.056      ; 0.539      ;
; 0.348 ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[1]                                                               ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.341      ; 0.858      ;
; 0.355 ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[1]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[2]                                                               ; clkin        ; clkin       ; 0.000        ; 0.056      ; 0.555      ;
; 0.356 ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[5]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[6]                                                               ; clkin        ; clkin       ; 0.000        ; 0.056      ; 0.556      ;
; 0.360 ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[5]                                                               ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.341      ; 0.870      ;
; 0.449 ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[4]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[5]                                                               ; clkin        ; clkin       ; 0.000        ; 0.056      ; 0.649      ;
; 0.454 ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[3]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[4]                                                               ; clkin        ; clkin       ; 0.000        ; 0.056      ; 0.654      ;
; 0.456 ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[2]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[3]                                                               ; clkin        ; clkin       ; 0.000        ; 0.056      ; 0.656      ;
; 0.521 ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[2]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[0]                                                               ; clkin        ; clkin       ; 0.000        ; 0.056      ; 0.721      ;
; 0.523 ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[3]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[0]                                                               ; clkin        ; clkin       ; 0.000        ; 0.056      ; 0.723      ;
; 2.108 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ; clkin        ; clkin       ; 0.000        ; 0.010      ; 2.260      ;
; 2.108 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ; clkin        ; clkin       ; 0.000        ; 0.010      ; 2.260      ;
; 2.108 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ; clkin        ; clkin       ; 0.000        ; 0.010      ; 2.260      ;
; 2.108 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ; clkin        ; clkin       ; 0.000        ; 0.010      ; 2.260      ;
; 2.108 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ; clkin        ; clkin       ; 0.000        ; 0.010      ; 2.260      ;
; 2.108 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ; clkin        ; clkin       ; 0.000        ; 0.010      ; 2.260      ;
; 2.108 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ; clkin        ; clkin       ; 0.000        ; 0.010      ; 2.260      ;
; 2.108 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ; clkin        ; clkin       ; 0.000        ; 0.010      ; 2.260      ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clkin'                                                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clkin ; Rise       ; clkin                                                                                                       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[0]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[1]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[2]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[3]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[4]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[5]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[6]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[7]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; lpm_ff:FF1|dffs[0]                                                                                          ;
; 0.065  ; 0.295        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.069  ; 0.299        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ;
; 0.069  ; 0.299        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ;
; 0.069  ; 0.299        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ;
; 0.069  ; 0.299        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ;
; 0.069  ; 0.299        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ;
; 0.069  ; 0.299        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ;
; 0.069  ; 0.299        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ;
; 0.069  ; 0.299        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[0]                                                               ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[1]                                                               ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[2]                                                               ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[3]                                                               ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[4]                                                               ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[5]                                                               ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[6]                                                               ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[7]                                                               ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; lpm_ff:FF1|dffs[0]                                                                                          ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; ASK_LFSR|shift_reg|dffs[0]|clk                                                                              ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; ASK_LFSR|shift_reg|dffs[1]|clk                                                                              ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; ASK_LFSR|shift_reg|dffs[2]|clk                                                                              ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; ASK_LFSR|shift_reg|dffs[3]|clk                                                                              ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; ASK_LFSR|shift_reg|dffs[4]|clk                                                                              ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; ASK_LFSR|shift_reg|dffs[5]|clk                                                                              ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; ASK_LFSR|shift_reg|dffs[6]|clk                                                                              ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; ASK_LFSR|shift_reg|dffs[7]|clk                                                                              ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; MyROM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; FF1|dffs[0]|clk                                                                                             ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; mypa|myFF|dffs[0]|clk                                                                                       ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; clkin~input|o                                                                                               ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; clkin~inputclkctrl|inclk[0]                                                                                 ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; clkin~inputclkctrl|outclk                                                                                   ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[0]                                                               ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[1]                                                               ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[2]                                                               ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[3]                                                               ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[4]                                                               ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[5]                                                               ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[6]                                                               ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[7]                                                               ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; lpm_ff:FF1|dffs[0]                                                                                          ;
; 0.469  ; 0.699        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ;
; 0.469  ; 0.699        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ;
; 0.469  ; 0.699        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ;
; 0.469  ; 0.699        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ;
; 0.469  ; 0.699        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ;
; 0.469  ; 0.699        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ;
; 0.469  ; 0.699        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ;
; 0.469  ; 0.699        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ;
; 0.473  ; 0.703        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; clkin~input|i                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; clkin~input|i                                                                                               ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; clkin~inputclkctrl|inclk[0]                                                                                 ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; clkin~inputclkctrl|outclk                                                                                   ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; clkin~input|o                                                                                               ;
; 0.668  ; 0.668        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; ASK_LFSR|shift_reg|dffs[0]|clk                                                                              ;
; 0.668  ; 0.668        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; ASK_LFSR|shift_reg|dffs[1]|clk                                                                              ;
; 0.668  ; 0.668        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; ASK_LFSR|shift_reg|dffs[2]|clk                                                                              ;
; 0.668  ; 0.668        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; ASK_LFSR|shift_reg|dffs[3]|clk                                                                              ;
; 0.668  ; 0.668        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; ASK_LFSR|shift_reg|dffs[4]|clk                                                                              ;
; 0.668  ; 0.668        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; ASK_LFSR|shift_reg|dffs[5]|clk                                                                              ;
; 0.668  ; 0.668        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; ASK_LFSR|shift_reg|dffs[6]|clk                                                                              ;
; 0.668  ; 0.668        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; ASK_LFSR|shift_reg|dffs[7]|clk                                                                              ;
; 0.668  ; 0.668        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; FF1|dffs[0]|clk                                                                                             ;
; 0.668  ; 0.668        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; MyROM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.668  ; 0.668        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; mypa|myFF|dffs[0]|clk                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_port_0[*]  ; clkin      ; 1.302 ; 1.653 ; Rise       ; clkin           ;
;  data_port_0[0] ; clkin      ; 1.302 ; 1.653 ; Rise       ; clkin           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; data_port_0[*]  ; clkin      ; -0.979 ; -1.316 ; Rise       ; clkin           ;
;  data_port_0[0] ; clkin      ; -0.979 ; -1.316 ; Rise       ; clkin           ;
+-----------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ASK_OUT[*]   ; clkin      ; 6.156 ; 6.076 ; Rise       ; clkin           ;
;  ASK_OUT[0]  ; clkin      ; 5.743 ; 5.672 ; Rise       ; clkin           ;
;  ASK_OUT[1]  ; clkin      ; 5.733 ; 5.677 ; Rise       ; clkin           ;
;  ASK_OUT[2]  ; clkin      ; 5.792 ; 5.718 ; Rise       ; clkin           ;
;  ASK_OUT[3]  ; clkin      ; 5.915 ; 5.905 ; Rise       ; clkin           ;
;  ASK_OUT[4]  ; clkin      ; 5.696 ; 5.640 ; Rise       ; clkin           ;
;  ASK_OUT[5]  ; clkin      ; 5.756 ; 5.694 ; Rise       ; clkin           ;
;  ASK_OUT[6]  ; clkin      ; 5.852 ; 5.787 ; Rise       ; clkin           ;
;  ASK_OUT[7]  ; clkin      ; 6.156 ; 6.076 ; Rise       ; clkin           ;
; LFSR_ASK[*]  ; clkin      ; 6.111 ; 6.154 ; Rise       ; clkin           ;
;  LFSR_ASK[0] ; clkin      ; 4.657 ; 4.643 ; Rise       ; clkin           ;
;  LFSR_ASK[1] ; clkin      ; 5.011 ; 4.976 ; Rise       ; clkin           ;
;  LFSR_ASK[2] ; clkin      ; 4.805 ; 4.770 ; Rise       ; clkin           ;
;  LFSR_ASK[3] ; clkin      ; 4.621 ; 4.611 ; Rise       ; clkin           ;
;  LFSR_ASK[4] ; clkin      ; 6.111 ; 6.154 ; Rise       ; clkin           ;
; LUT_OUT[*]   ; clkin      ; 5.366 ; 5.293 ; Rise       ; clkin           ;
;  LUT_OUT[0]  ; clkin      ; 5.136 ; 5.062 ; Rise       ; clkin           ;
;  LUT_OUT[1]  ; clkin      ; 5.366 ; 5.293 ; Rise       ; clkin           ;
;  LUT_OUT[2]  ; clkin      ; 5.132 ; 5.066 ; Rise       ; clkin           ;
;  LUT_OUT[3]  ; clkin      ; 5.178 ; 5.122 ; Rise       ; clkin           ;
;  LUT_OUT[4]  ; clkin      ; 5.337 ; 5.254 ; Rise       ; clkin           ;
;  LUT_OUT[5]  ; clkin      ; 5.125 ; 5.054 ; Rise       ; clkin           ;
;  LUT_OUT[6]  ; clkin      ; 5.190 ; 5.145 ; Rise       ; clkin           ;
;  LUT_OUT[7]  ; clkin      ; 5.195 ; 5.146 ; Rise       ; clkin           ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ASK_OUT[*]   ; clkin      ; 4.982 ; 5.008 ; Rise       ; clkin           ;
;  ASK_OUT[0]  ; clkin      ; 5.222 ; 5.164 ; Rise       ; clkin           ;
;  ASK_OUT[1]  ; clkin      ; 5.001 ; 5.017 ; Rise       ; clkin           ;
;  ASK_OUT[2]  ; clkin      ; 5.361 ; 5.300 ; Rise       ; clkin           ;
;  ASK_OUT[3]  ; clkin      ; 5.197 ; 5.253 ; Rise       ; clkin           ;
;  ASK_OUT[4]  ; clkin      ; 4.982 ; 5.008 ; Rise       ; clkin           ;
;  ASK_OUT[5]  ; clkin      ; 5.205 ; 5.157 ; Rise       ; clkin           ;
;  ASK_OUT[6]  ; clkin      ; 5.438 ; 5.386 ; Rise       ; clkin           ;
;  ASK_OUT[7]  ; clkin      ; 5.082 ; 5.091 ; Rise       ; clkin           ;
; LFSR_ASK[*]  ; clkin      ; 4.536 ; 4.526 ; Rise       ; clkin           ;
;  LFSR_ASK[0] ; clkin      ; 4.570 ; 4.556 ; Rise       ; clkin           ;
;  LFSR_ASK[1] ; clkin      ; 4.909 ; 4.875 ; Rise       ; clkin           ;
;  LFSR_ASK[2] ; clkin      ; 4.713 ; 4.679 ; Rise       ; clkin           ;
;  LFSR_ASK[3] ; clkin      ; 4.536 ; 4.526 ; Rise       ; clkin           ;
;  LFSR_ASK[4] ; clkin      ; 6.016 ; 6.060 ; Rise       ; clkin           ;
; LUT_OUT[*]   ; clkin      ; 5.027 ; 4.958 ; Rise       ; clkin           ;
;  LUT_OUT[0]  ; clkin      ; 5.037 ; 4.966 ; Rise       ; clkin           ;
;  LUT_OUT[1]  ; clkin      ; 5.258 ; 5.188 ; Rise       ; clkin           ;
;  LUT_OUT[2]  ; clkin      ; 5.034 ; 4.971 ; Rise       ; clkin           ;
;  LUT_OUT[3]  ; clkin      ; 5.078 ; 5.023 ; Rise       ; clkin           ;
;  LUT_OUT[4]  ; clkin      ; 5.230 ; 5.150 ; Rise       ; clkin           ;
;  LUT_OUT[5]  ; clkin      ; 5.027 ; 4.958 ; Rise       ; clkin           ;
;  LUT_OUT[6]  ; clkin      ; 5.089 ; 5.046 ; Rise       ; clkin           ;
;  LUT_OUT[7]  ; clkin      ; 5.094 ; 5.047 ; Rise       ; clkin           ;
+--------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clkin ; -0.324 ; -2.592            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clkin ; 0.158 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clkin ; -3.000 ; -23.699                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clkin'                                                                                                                                                                                                                                                                      ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.324 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ; clkin        ; clkin       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ; clkin        ; clkin       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ; clkin        ; clkin       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ; clkin        ; clkin       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ; clkin        ; clkin       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ; clkin        ; clkin       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ; clkin        ; clkin       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ; clkin        ; clkin       ; 1.000        ; -0.047     ; 1.232      ;
; 0.386  ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[2]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[0]                                                               ; clkin        ; clkin       ; 1.000        ; -0.037     ; 0.564      ;
; 0.390  ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[3]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[0]                                                               ; clkin        ; clkin       ; 1.000        ; -0.037     ; 0.560      ;
; 0.483  ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[2]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[3]                                                               ; clkin        ; clkin       ; 1.000        ; -0.037     ; 0.467      ;
; 0.485  ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[3]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[4]                                                               ; clkin        ; clkin       ; 1.000        ; -0.037     ; 0.465      ;
; 0.493  ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[4]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[5]                                                               ; clkin        ; clkin       ; 1.000        ; -0.037     ; 0.457      ;
; 0.543  ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[5]                                                               ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.140      ; 0.606      ;
; 0.554  ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[1]                                                               ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.140      ; 0.595      ;
; 0.566  ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[5]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[6]                                                               ; clkin        ; clkin       ; 1.000        ; -0.037     ; 0.384      ;
; 0.566  ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[1]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[2]                                                               ; clkin        ; clkin       ; 1.000        ; -0.037     ; 0.384      ;
; 0.571  ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[2]                                                               ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.140      ; 0.578      ;
; 0.574  ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[4]                                                               ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.140      ; 0.575      ;
; 0.576  ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; lpm_ff:FF1|dffs[0]                                                                                          ; clkin        ; clkin       ; 1.000        ; -0.037     ; 0.374      ;
; 0.577  ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[0]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[1]                                                               ; clkin        ; clkin       ; 1.000        ; -0.037     ; 0.373      ;
; 0.577  ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[6]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[7]                                                               ; clkin        ; clkin       ; 1.000        ; -0.037     ; 0.373      ;
; 0.578  ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[7]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[0]                                                               ; clkin        ; clkin       ; 1.000        ; -0.037     ; 0.372      ;
; 0.586  ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[3]                                                               ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.140      ; 0.563      ;
; 0.591  ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; clkin        ; clkin       ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[0]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[0]                                                               ; clkin        ; clkin       ; 1.000        ; -0.037     ; 0.359      ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clkin'                                                                                                                                                                                                                                                                      ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                   ; To Node                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.158 ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[3]                                                               ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.222      ; 0.484      ;
; 0.165 ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[2]                                                               ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.222      ; 0.491      ;
; 0.165 ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[4]                                                               ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.222      ; 0.491      ;
; 0.178 ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[1]                                                               ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.222      ; 0.504      ;
; 0.186 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[0]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[0]                                                               ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.307      ;
; 0.189 ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[5]                                                               ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.222      ; 0.515      ;
; 0.193 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; lpm_ff:FF1|dffs[0]                                                                                          ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[0]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[1]                                                               ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[6]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[7]                                                               ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[7]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[0]                                                               ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.314      ;
; 0.204 ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[5]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[6]                                                               ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[1]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[2]                                                               ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.325      ;
; 0.263 ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[4]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[5]                                                               ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.384      ;
; 0.269 ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[3]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[4]                                                               ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.390      ;
; 0.271 ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[2]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[3]                                                               ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.392      ;
; 0.311 ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[2]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[0]                                                               ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.432      ;
; 0.312 ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[3]                                                               ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[0]                                                               ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.433      ;
; 1.049 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ; clkin        ; clkin       ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ; clkin        ; clkin       ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ; clkin        ; clkin       ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ; clkin        ; clkin       ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ; clkin        ; clkin       ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ; clkin        ; clkin       ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ; clkin        ; clkin       ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ; clkin        ; clkin       ; 0.000        ; 0.012      ; 1.151      ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clkin'                                                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clkin ; Rise       ; clkin                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[0]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[1]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[2]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[3]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[4]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[5]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[6]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[7]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; lpm_ff:FF1|dffs[0]                                                                                          ;
; -0.123 ; 0.107        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.122 ; 0.108        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ;
; -0.122 ; 0.108        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ;
; -0.122 ; 0.108        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ;
; -0.122 ; 0.108        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ;
; -0.122 ; 0.108        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ;
; -0.122 ; 0.108        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ;
; -0.122 ; 0.108        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ;
; -0.122 ; 0.108        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[0]                                                               ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[1]                                                               ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[2]                                                               ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[3]                                                               ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[4]                                                               ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[5]                                                               ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[6]                                                               ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[7]                                                               ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; lpm_ff:FF1|dffs[0]                                                                                          ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; ASK_LFSR|shift_reg|dffs[0]|clk                                                                              ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; ASK_LFSR|shift_reg|dffs[1]|clk                                                                              ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; ASK_LFSR|shift_reg|dffs[2]|clk                                                                              ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; ASK_LFSR|shift_reg|dffs[3]|clk                                                                              ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; ASK_LFSR|shift_reg|dffs[4]|clk                                                                              ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; ASK_LFSR|shift_reg|dffs[5]|clk                                                                              ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; ASK_LFSR|shift_reg|dffs[6]|clk                                                                              ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; ASK_LFSR|shift_reg|dffs[7]|clk                                                                              ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; FF1|dffs[0]|clk                                                                                             ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; MyROM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; mypa|myFF|dffs[0]|clk                                                                                       ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; clkin~input|o                                                                                               ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; clkin~inputclkctrl|inclk[0]                                                                                 ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; clkin~inputclkctrl|outclk                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; clkin~input|i                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; clkin~input|i                                                                                               ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[0]                                                               ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[1]                                                               ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[2]                                                               ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[3]                                                               ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[4]                                                               ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[5]                                                               ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[6]                                                               ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; LFSR1:ASK_LFSR|lpm_shiftreg:shift_reg|dffs[7]                                                               ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; lpm_ff:FF1|dffs[0]                                                                                          ;
; 0.658  ; 0.888        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ;
; 0.658  ; 0.888        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ;
; 0.658  ; 0.888        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ;
; 0.658  ; 0.888        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ;
; 0.658  ; 0.888        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ;
; 0.658  ; 0.888        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ;
; 0.658  ; 0.888        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ;
; 0.658  ; 0.888        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ;
; 0.660  ; 0.890        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; clkin~inputclkctrl|inclk[0]                                                                                 ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; clkin~inputclkctrl|outclk                                                                                   ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; clkin~input|o                                                                                               ;
; 0.879  ; 0.879        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; ASK_LFSR|shift_reg|dffs[0]|clk                                                                              ;
; 0.879  ; 0.879        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; ASK_LFSR|shift_reg|dffs[1]|clk                                                                              ;
; 0.879  ; 0.879        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; ASK_LFSR|shift_reg|dffs[2]|clk                                                                              ;
; 0.879  ; 0.879        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; ASK_LFSR|shift_reg|dffs[3]|clk                                                                              ;
; 0.879  ; 0.879        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; ASK_LFSR|shift_reg|dffs[4]|clk                                                                              ;
; 0.879  ; 0.879        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; ASK_LFSR|shift_reg|dffs[5]|clk                                                                              ;
; 0.879  ; 0.879        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; ASK_LFSR|shift_reg|dffs[6]|clk                                                                              ;
; 0.879  ; 0.879        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; ASK_LFSR|shift_reg|dffs[7]|clk                                                                              ;
; 0.879  ; 0.879        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; FF1|dffs[0]|clk                                                                                             ;
; 0.879  ; 0.879        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; MyROM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.879  ; 0.879        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; mypa|myFF|dffs[0]|clk                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_port_0[*]  ; clkin      ; 0.884 ; 1.446 ; Rise       ; clkin           ;
;  data_port_0[0] ; clkin      ; 0.884 ; 1.446 ; Rise       ; clkin           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; data_port_0[*]  ; clkin      ; -0.674 ; -1.233 ; Rise       ; clkin           ;
;  data_port_0[0] ; clkin      ; -0.674 ; -1.233 ; Rise       ; clkin           ;
+-----------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ASK_OUT[*]   ; clkin      ; 3.786 ; 3.904 ; Rise       ; clkin           ;
;  ASK_OUT[0]  ; clkin      ; 3.534 ; 3.625 ; Rise       ; clkin           ;
;  ASK_OUT[1]  ; clkin      ; 3.544 ; 3.635 ; Rise       ; clkin           ;
;  ASK_OUT[2]  ; clkin      ; 3.568 ; 3.651 ; Rise       ; clkin           ;
;  ASK_OUT[3]  ; clkin      ; 3.678 ; 3.793 ; Rise       ; clkin           ;
;  ASK_OUT[4]  ; clkin      ; 3.525 ; 3.607 ; Rise       ; clkin           ;
;  ASK_OUT[5]  ; clkin      ; 3.546 ; 3.644 ; Rise       ; clkin           ;
;  ASK_OUT[6]  ; clkin      ; 3.606 ; 3.707 ; Rise       ; clkin           ;
;  ASK_OUT[7]  ; clkin      ; 3.786 ; 3.904 ; Rise       ; clkin           ;
; LFSR_ASK[*]  ; clkin      ; 3.897 ; 4.021 ; Rise       ; clkin           ;
;  LFSR_ASK[0] ; clkin      ; 2.886 ; 2.940 ; Rise       ; clkin           ;
;  LFSR_ASK[1] ; clkin      ; 3.091 ; 3.159 ; Rise       ; clkin           ;
;  LFSR_ASK[2] ; clkin      ; 2.979 ; 3.041 ; Rise       ; clkin           ;
;  LFSR_ASK[3] ; clkin      ; 2.868 ; 2.920 ; Rise       ; clkin           ;
;  LFSR_ASK[4] ; clkin      ; 3.897 ; 4.021 ; Rise       ; clkin           ;
; LUT_OUT[*]   ; clkin      ; 3.334 ; 3.394 ; Rise       ; clkin           ;
;  LUT_OUT[0]  ; clkin      ; 3.194 ; 3.243 ; Rise       ; clkin           ;
;  LUT_OUT[1]  ; clkin      ; 3.334 ; 3.394 ; Rise       ; clkin           ;
;  LUT_OUT[2]  ; clkin      ; 3.205 ; 3.254 ; Rise       ; clkin           ;
;  LUT_OUT[3]  ; clkin      ; 3.225 ; 3.282 ; Rise       ; clkin           ;
;  LUT_OUT[4]  ; clkin      ; 3.308 ; 3.365 ; Rise       ; clkin           ;
;  LUT_OUT[5]  ; clkin      ; 3.189 ; 3.236 ; Rise       ; clkin           ;
;  LUT_OUT[6]  ; clkin      ; 3.234 ; 3.284 ; Rise       ; clkin           ;
;  LUT_OUT[7]  ; clkin      ; 3.244 ; 3.303 ; Rise       ; clkin           ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ASK_OUT[*]   ; clkin      ; 3.080 ; 3.165 ; Rise       ; clkin           ;
;  ASK_OUT[0]  ; clkin      ; 3.197 ; 3.289 ; Rise       ; clkin           ;
;  ASK_OUT[1]  ; clkin      ; 3.093 ; 3.176 ; Rise       ; clkin           ;
;  ASK_OUT[2]  ; clkin      ; 3.280 ; 3.378 ; Rise       ; clkin           ;
;  ASK_OUT[3]  ; clkin      ; 3.225 ; 3.343 ; Rise       ; clkin           ;
;  ASK_OUT[4]  ; clkin      ; 3.080 ; 3.165 ; Rise       ; clkin           ;
;  ASK_OUT[5]  ; clkin      ; 3.192 ; 3.286 ; Rise       ; clkin           ;
;  ASK_OUT[6]  ; clkin      ; 3.324 ; 3.423 ; Rise       ; clkin           ;
;  ASK_OUT[7]  ; clkin      ; 3.127 ; 3.218 ; Rise       ; clkin           ;
; LFSR_ASK[*]  ; clkin      ; 2.812 ; 2.863 ; Rise       ; clkin           ;
;  LFSR_ASK[0] ; clkin      ; 2.829 ; 2.881 ; Rise       ; clkin           ;
;  LFSR_ASK[1] ; clkin      ; 3.026 ; 3.091 ; Rise       ; clkin           ;
;  LFSR_ASK[2] ; clkin      ; 2.920 ; 2.979 ; Rise       ; clkin           ;
;  LFSR_ASK[3] ; clkin      ; 2.812 ; 2.863 ; Rise       ; clkin           ;
;  LFSR_ASK[4] ; clkin      ; 3.836 ; 3.958 ; Rise       ; clkin           ;
; LUT_OUT[*]   ; clkin      ; 3.121 ; 3.167 ; Rise       ; clkin           ;
;  LUT_OUT[0]  ; clkin      ; 3.126 ; 3.174 ; Rise       ; clkin           ;
;  LUT_OUT[1]  ; clkin      ; 3.260 ; 3.318 ; Rise       ; clkin           ;
;  LUT_OUT[2]  ; clkin      ; 3.137 ; 3.185 ; Rise       ; clkin           ;
;  LUT_OUT[3]  ; clkin      ; 3.156 ; 3.210 ; Rise       ; clkin           ;
;  LUT_OUT[4]  ; clkin      ; 3.235 ; 3.290 ; Rise       ; clkin           ;
;  LUT_OUT[5]  ; clkin      ; 3.121 ; 3.167 ; Rise       ; clkin           ;
;  LUT_OUT[6]  ; clkin      ; 3.164 ; 3.213 ; Rise       ; clkin           ;
;  LUT_OUT[7]  ; clkin      ; 3.174 ; 3.231 ; Rise       ; clkin           ;
+--------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.756  ; 0.158 ; N/A      ; N/A     ; -3.000              ;
;  clkin           ; -1.756  ; 0.158 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -14.143 ; 0.0   ; 0.0      ; 0.0     ; -32.566             ;
;  clkin           ; -14.143 ; 0.000 ; N/A      ; N/A     ; -32.566             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_port_0[*]  ; clkin      ; 1.549 ; 1.960 ; Rise       ; clkin           ;
;  data_port_0[0] ; clkin      ; 1.549 ; 1.960 ; Rise       ; clkin           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; data_port_0[*]  ; clkin      ; -0.674 ; -1.233 ; Rise       ; clkin           ;
;  data_port_0[0] ; clkin      ; -0.674 ; -1.233 ; Rise       ; clkin           ;
+-----------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ASK_OUT[*]   ; clkin      ; 6.526 ; 6.518 ; Rise       ; clkin           ;
;  ASK_OUT[0]  ; clkin      ; 6.075 ; 6.061 ; Rise       ; clkin           ;
;  ASK_OUT[1]  ; clkin      ; 6.065 ; 6.063 ; Rise       ; clkin           ;
;  ASK_OUT[2]  ; clkin      ; 6.123 ; 6.100 ; Rise       ; clkin           ;
;  ASK_OUT[3]  ; clkin      ; 6.272 ; 6.285 ; Rise       ; clkin           ;
;  ASK_OUT[4]  ; clkin      ; 6.028 ; 6.028 ; Rise       ; clkin           ;
;  ASK_OUT[5]  ; clkin      ; 6.100 ; 6.089 ; Rise       ; clkin           ;
;  ASK_OUT[6]  ; clkin      ; 6.203 ; 6.179 ; Rise       ; clkin           ;
;  ASK_OUT[7]  ; clkin      ; 6.526 ; 6.518 ; Rise       ; clkin           ;
; LFSR_ASK[*]  ; clkin      ; 6.351 ; 6.441 ; Rise       ; clkin           ;
;  LFSR_ASK[0] ; clkin      ; 4.891 ; 4.905 ; Rise       ; clkin           ;
;  LFSR_ASK[1] ; clkin      ; 5.277 ; 5.278 ; Rise       ; clkin           ;
;  LFSR_ASK[2] ; clkin      ; 5.045 ; 5.047 ; Rise       ; clkin           ;
;  LFSR_ASK[3] ; clkin      ; 4.855 ; 4.869 ; Rise       ; clkin           ;
;  LFSR_ASK[4] ; clkin      ; 6.351 ; 6.441 ; Rise       ; clkin           ;
; LUT_OUT[*]   ; clkin      ; 5.673 ; 5.638 ; Rise       ; clkin           ;
;  LUT_OUT[0]  ; clkin      ; 5.417 ; 5.374 ; Rise       ; clkin           ;
;  LUT_OUT[1]  ; clkin      ; 5.673 ; 5.638 ; Rise       ; clkin           ;
;  LUT_OUT[2]  ; clkin      ; 5.415 ; 5.376 ; Rise       ; clkin           ;
;  LUT_OUT[3]  ; clkin      ; 5.472 ; 5.438 ; Rise       ; clkin           ;
;  LUT_OUT[4]  ; clkin      ; 5.639 ; 5.600 ; Rise       ; clkin           ;
;  LUT_OUT[5]  ; clkin      ; 5.409 ; 5.365 ; Rise       ; clkin           ;
;  LUT_OUT[6]  ; clkin      ; 5.485 ; 5.450 ; Rise       ; clkin           ;
;  LUT_OUT[7]  ; clkin      ; 5.488 ; 5.471 ; Rise       ; clkin           ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ASK_OUT[*]   ; clkin      ; 3.080 ; 3.165 ; Rise       ; clkin           ;
;  ASK_OUT[0]  ; clkin      ; 3.197 ; 3.289 ; Rise       ; clkin           ;
;  ASK_OUT[1]  ; clkin      ; 3.093 ; 3.176 ; Rise       ; clkin           ;
;  ASK_OUT[2]  ; clkin      ; 3.280 ; 3.378 ; Rise       ; clkin           ;
;  ASK_OUT[3]  ; clkin      ; 3.225 ; 3.343 ; Rise       ; clkin           ;
;  ASK_OUT[4]  ; clkin      ; 3.080 ; 3.165 ; Rise       ; clkin           ;
;  ASK_OUT[5]  ; clkin      ; 3.192 ; 3.286 ; Rise       ; clkin           ;
;  ASK_OUT[6]  ; clkin      ; 3.324 ; 3.423 ; Rise       ; clkin           ;
;  ASK_OUT[7]  ; clkin      ; 3.127 ; 3.218 ; Rise       ; clkin           ;
; LFSR_ASK[*]  ; clkin      ; 2.812 ; 2.863 ; Rise       ; clkin           ;
;  LFSR_ASK[0] ; clkin      ; 2.829 ; 2.881 ; Rise       ; clkin           ;
;  LFSR_ASK[1] ; clkin      ; 3.026 ; 3.091 ; Rise       ; clkin           ;
;  LFSR_ASK[2] ; clkin      ; 2.920 ; 2.979 ; Rise       ; clkin           ;
;  LFSR_ASK[3] ; clkin      ; 2.812 ; 2.863 ; Rise       ; clkin           ;
;  LFSR_ASK[4] ; clkin      ; 3.836 ; 3.958 ; Rise       ; clkin           ;
; LUT_OUT[*]   ; clkin      ; 3.121 ; 3.167 ; Rise       ; clkin           ;
;  LUT_OUT[0]  ; clkin      ; 3.126 ; 3.174 ; Rise       ; clkin           ;
;  LUT_OUT[1]  ; clkin      ; 3.260 ; 3.318 ; Rise       ; clkin           ;
;  LUT_OUT[2]  ; clkin      ; 3.137 ; 3.185 ; Rise       ; clkin           ;
;  LUT_OUT[3]  ; clkin      ; 3.156 ; 3.210 ; Rise       ; clkin           ;
;  LUT_OUT[4]  ; clkin      ; 3.235 ; 3.290 ; Rise       ; clkin           ;
;  LUT_OUT[5]  ; clkin      ; 3.121 ; 3.167 ; Rise       ; clkin           ;
;  LUT_OUT[6]  ; clkin      ; 3.164 ; 3.213 ; Rise       ; clkin           ;
;  LUT_OUT[7]  ; clkin      ; 3.174 ; 3.231 ; Rise       ; clkin           ;
+--------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ASK_OUT[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ASK_OUT[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ASK_OUT[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ASK_OUT[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ASK_OUT[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ASK_OUT[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ASK_OUT[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ASK_OUT[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LFSR_ASK[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LFSR_ASK[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LFSR_ASK[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LFSR_ASK[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LFSR_ASK[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LUT_OUT[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LUT_OUT[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LUT_OUT[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LUT_OUT[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LUT_OUT[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LUT_OUT[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LUT_OUT[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LUT_OUT[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; data_port_1[0]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_port_1[1]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_port_1[2]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_port_1[3]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_port_1[4]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_port_0[4]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_port_0[3]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_port_0[2]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_port_0[1]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clkin                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_port_0[0]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ASK_OUT[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ASK_OUT[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ASK_OUT[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ASK_OUT[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; ASK_OUT[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ASK_OUT[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ASK_OUT[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ASK_OUT[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LFSR_ASK[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LFSR_ASK[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LFSR_ASK[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LFSR_ASK[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LFSR_ASK[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00343 V          ; 0.134 V                              ; 0.076 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00343 V         ; 0.134 V                             ; 0.076 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; LUT_OUT[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LUT_OUT[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LUT_OUT[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LUT_OUT[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LUT_OUT[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LUT_OUT[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LUT_OUT[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LUT_OUT[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.36 V              ; -0.0222 V           ; 0.073 V                              ; 0.035 V                              ; 3.97e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.36 V             ; -0.0222 V          ; 0.073 V                             ; 0.035 V                             ; 3.97e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00597 V          ; 0.081 V                              ; 0.031 V                              ; 5.3e-10 s                   ; 7.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00597 V         ; 0.081 V                             ; 0.031 V                             ; 5.3e-10 s                  ; 7.56e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ASK_OUT[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ASK_OUT[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ASK_OUT[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ASK_OUT[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; ASK_OUT[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ASK_OUT[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ASK_OUT[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ASK_OUT[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LFSR_ASK[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LFSR_ASK[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LFSR_ASK[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LFSR_ASK[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LFSR_ASK[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; LUT_OUT[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LUT_OUT[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LUT_OUT[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LUT_OUT[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LUT_OUT[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LUT_OUT[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LUT_OUT[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LUT_OUT[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clkin      ; clkin    ; 26       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clkin      ; clkin    ; 26       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 21    ; 21   ;
; Unconstrained Output Port Paths ; 29    ; 29   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue Nov 12 13:47:52 2024
Info: Command: quartus_sta DSS -c DSS
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DSS.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clkin clkin
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.756
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.756             -14.143 clkin 
Info (332146): Worst-case hold slack is 0.319
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.319               0.000 clkin 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -32.566 clkin 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.484
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.484             -11.872 clkin 
Info (332146): Worst-case hold slack is 0.310
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.310               0.000 clkin 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -32.566 clkin 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.324
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.324              -2.592 clkin 
Info (332146): Worst-case hold slack is 0.158
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.158               0.000 clkin 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -23.699 clkin 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4652 megabytes
    Info: Processing ended: Tue Nov 12 13:47:54 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


