# Lab5
本次實驗主要是加入clock gate 控制always block  
加入clock gating後主要的問題為:  
1. 要如何用其他的訊號控制clock gate。
2. 加入clock gate後arear勢必會變大要如何在arear和power中做取捨，再增加少數面積情況下降下power的數值。
# clock gate 優點
1. 








# 參考資料
1. https://blog.csdn.net/eefresher/article/details/119516487
2. 
