../virtuoso/models/verilog/KISTA_SOI_STDLIB.v