<!-- This file should be created for each benchamrks independetly-->
<!-- It maps the clock nets from design file to the physical pin of the tile -->
<!-- This file just provides the default implementation -->
<repack_design_constraints>
    <pin_constraint pb_type="clb" pin="clk[0]" net="clock0"/>
    <pin_constraint pb_type="clb" pin="clk[1]" net="clock1"/>
    <pin_constraint pb_type="clb" pin="clk[2]" net="clock2"/>
    <pin_constraint pb_type="clb" pin="clk[3]" net="clock3"/>
    <pin_constraint pb_type="clb" pin="clk[4]" net="clock4"/>
    <pin_constraint pb_type="clb" pin="clk[5]" net="clock5"/>
    <pin_constraint pb_type="clb" pin="clk[6]" net="clock6"/>
    <pin_constraint pb_type="clb" pin="clk[7]" net="clock7"/>
    <pin_constraint pb_type="clb" pin="clk[8]" net="clock8"/>
    <pin_constraint pb_type="clb" pin="clk[9]" net="clock9"/>
    <pin_constraint pb_type="clb" pin="clk[10]" net="clock10"/>
    <pin_constraint pb_type="clb" pin="clk[11]" net="clock11"/>
    <pin_constraint pb_type="clb" pin="clk[12]" net="clock12"/>
    <pin_constraint pb_type="clb" pin="clk[13]" net="clock13"/>
    <pin_constraint pb_type="clb" pin="clk[14]" net="clock14"/>
    <pin_constraint pb_type="clb" pin="clk[15]" net="clock15"/>

    <pin_constraint pb_type="io" pin="clk[0]" net="clock0"/>
    <pin_constraint pb_type="io" pin="clk[1]" net="clock1"/>
    <pin_constraint pb_type="io" pin="clk[2]" net="clock2"/>
    <pin_constraint pb_type="io" pin="clk[3]" net="clock3"/>
    <pin_constraint pb_type="io" pin="clk[4]" net="clock4"/>
    <pin_constraint pb_type="io" pin="clk[5]" net="clock5"/>
    <pin_constraint pb_type="io" pin="clk[6]" net="clock6"/>
    <pin_constraint pb_type="io" pin="clk[7]" net="clock7"/>
    <pin_constraint pb_type="io" pin="clk[8]" net="clock8"/>
    <pin_constraint pb_type="io" pin="clk[9]" net="clock9"/>
    <pin_constraint pb_type="io" pin="clk[10]" net="clock10"/>
    <pin_constraint pb_type="io" pin="clk[11]" net="clock11"/>
    <pin_constraint pb_type="io" pin="clk[12]" net="clock12"/>
    <pin_constraint pb_type="io" pin="clk[13]" net="clock13"/>
    <pin_constraint pb_type="io" pin="clk[14]" net="clock14"/>
    <pin_constraint pb_type="io" pin="clk[15]" net="clock15"/>

    <pin_constraint pb_type="dsp" pin="clk[0]" net="clock0"/>
    <pin_constraint pb_type="dsp" pin="clk[1]" net="clock1"/>
    <pin_constraint pb_type="dsp" pin="clk[2]" net="clock2"/>
    <pin_constraint pb_type="dsp" pin="clk[3]" net="clock3"/>
    <pin_constraint pb_type="dsp" pin="clk[4]" net="clock4"/>
    <pin_constraint pb_type="dsp" pin="clk[5]" net="clock5"/>
    <pin_constraint pb_type="dsp" pin="clk[6]" net="clock6"/>
    <pin_constraint pb_type="dsp" pin="clk[7]" net="clock7"/>
    <pin_constraint pb_type="dsp" pin="clk[8]" net="clock8"/>
    <pin_constraint pb_type="dsp" pin="clk[9]" net="clock9"/>
    <pin_constraint pb_type="dsp" pin="clk[10]" net="clock10"/>
    <pin_constraint pb_type="dsp" pin="clk[11]" net="clock11"/>
    <pin_constraint pb_type="dsp" pin="clk[12]" net="clock12"/>
    <pin_constraint pb_type="dsp" pin="clk[13]" net="clock13"/>
    <pin_constraint pb_type="dsp" pin="clk[14]" net="clock14"/>
    <pin_constraint pb_type="dsp" pin="clk[15]" net="clock15"/>

    <pin_constraint pb_type="bram" pin="clk[0]" net="clock0"/>
    <pin_constraint pb_type="bram" pin="clk[1]" net="clock1"/>
    <pin_constraint pb_type="bram" pin="clk[2]" net="clock2"/>
    <pin_constraint pb_type="bram" pin="clk[3]" net="clock3"/>
    <pin_constraint pb_type="bram" pin="clk[4]" net="clock4"/>
    <pin_constraint pb_type="bram" pin="clk[5]" net="clock5"/>
    <pin_constraint pb_type="bram" pin="clk[6]" net="clock6"/>
    <pin_constraint pb_type="bram" pin="clk[7]" net="clock7"/>
    <pin_constraint pb_type="bram" pin="clk[8]" net="clock8"/>
    <pin_constraint pb_type="bram" pin="clk[9]" net="clock9"/>
    <pin_constraint pb_type="bram" pin="clk[10]" net="clock10"/>
    <pin_constraint pb_type="bram" pin="clk[11]" net="clock11"/>
    <pin_constraint pb_type="bram" pin="clk[12]" net="clock12"/>
    <pin_constraint pb_type="bram" pin="clk[13]" net="clock13"/>
    <pin_constraint pb_type="bram" pin="clk[14]" net="clock14"/>
    <pin_constraint pb_type="bram" pin="clk[15]" net="clock15"/>

</repack_design_constraints>