$date
	Sat Oct 22 23:29:33 2022
$end
$version
	Icarus Verilog
$end
$timescale
	1ns
$end
$scope module testbench $end
$var reg 32 ! rQueryData [31:0] $end
$upscope $end
$scope module testbench $end
$scope module dut_if0 $end
$var wire 1 " checker_start $end
$upscope $end
$upscope $end
$scope module testbench $end
$scope module dut_if0 $end
$var wire 1 # checker_end $end
$upscope $end
$upscope $end
$scope module testbench $end
$scope module dut_if0 $end
$var reg 1 $ checker_run $end
$upscope $end
$upscope $end
$scope module testbench $end
$scope module dut_if0 $end
$var wire 32 % checker_rtl [31:0] $end
$upscope $end
$upscope $end
$scope module testbench $end
$scope module dut_if0 $end
$var reg 32 & checker_lls [31:0] $end
$upscope $end
$upscope $end
$enddefinitions $end
$comment Show the parameter values. $end
$dumpall
$end
#0
$dumpvars
bx &
bx %
x$
x#
0"
bx !
$end
#10
b0 &
b0 %
0#
0$
#953511
b10110 !
1"
#953514
b10110 &
b10110 %
1$
#953515
0"
#953518
b1011 &
b1011 %
#953522
b100010 &
b100010 %
#953526
b10001 &
b10001 %
#953530
b110100 &
b110100 %
#953534
b11010 &
b11010 %
#953538
b1101 &
b1101 %
#953542
b101000 &
b101000 %
#953546
b10100 &
b10100 %
#953550
b1010 &
b1010 %
#953554
b101 &
b101 %
#953558
b10000 &
b10000 %
#953562
b1000 &
b1000 %
#953566
b100 &
b100 %
#953570
b10 &
b10 %
#953574
b1 &
1#
b1 %
#953578
b0 &
b0 %
0#
0$
#1947789
b11010 !
1"
#1947790
b11010 &
b11010 %
1$
#1947791
0"
#1947794
b1101 &
b1101 %
#1947798
b101000 &
b101000 %
#1947802
b10100 &
b10100 %
#1947806
b1010 &
b1010 %
#1947810
b101 &
b101 %
#1947814
b10000 &
b10000 %
#1947818
b1000 &
b1000 %
#1947822
b100 &
b100 %
#1947826
b10 &
b10 %
#1947830
b1 &
1#
b1 %
#1947834
b0 &
b0 %
0#
0$
#2985277
b10100 !
1"
#2985278
b10100 &
b10100 %
1$
#2985279
0"
#2985282
b1010 &
b1010 %
#2985286
b101 &
b101 %
#2985290
b10000 &
b10000 %
#2985294
b1000 &
b1000 %
#2985298
b100 &
b100 %
#2985302
b10 &
b10 %
#2985306
b1 &
b1 %
1#
#2985310
b0 &
0#
b0 %
0$
#4500012
