Info: 检查时序约束 ....
Info: 已完成.
Info: 检查物理约束 ....
Info: 已完成.
Info: 网表整理(nl.sweep) 开始 ....
Info: 共有 0 个节点被 nl.sweep 删除.
Info: 网表整理(nl.sweep) 结束.
#=============oOOOo================oOOOo=============
# 组装(Packing)
#====================================================
Info: 开始组装(packing).
Info: 将 led_wf_inst1/led_sig_reg[1]_dup1 吸收到 OREG.
Info: 将 led_wf_inst1/led_sig_reg[0]_dup1 吸收到 OREG.
Info: 开始组装预处理.
Info: 完成组装预处理.
Info: CM33                        1.
Info: IOLOGIC                     2.
Info:     IREG_OREG               2.
Info: PIO                        41.
Info: PLL_25K                     1.
Info: SLICEL                      7.
Info:     CARRY                   7.
Info: SLICEL(LE)                 37.
Info:     LUT                     7.
Info:     LUT REG                29.
Info:     REG                     1.
Info: 完成组装.
Info: Start gpack.
Info: Done gpack.
Info: 开始建立物理网表.
Info:   为 41   个 PIO        建立了物理网表 .
Info:   为 2    个 IOLOGIC    建立了物理网表 .
Info:   为 1    个 PLL_25K    建立了物理网表 .
Info:   为 1    个 CM33       建立了物理网表 .
Info:   为 14   个 SLICEL     建立了物理网表 .
Info: 完成建立物理网表.
Info: CM33                        1.
Info: IOLOGIC                     2.
Info:     IREG_OREG               2.
Info: PIO                        41.
Info: PLL_25K                     1.
Info: SLICEL                     14.
Info:     CARRY                   7.
Info:     LOGIC                   7.
####
Info: 组装执行时间 : 5 秒.
Info: 输出网表报告到文件D:\fpga\AC201-SA5Z50-CM33\TEST1\FPGA\hq_run\fpga_cm33_map.rpt中.
