# Detec√ß√£o de Sequ√™ncia

Encontrar padr√µes √© uma tarefa fundamental em computadores e circuitos digitais. Seja para identificar comandos em sinais, detectar palavras-chave em fluxos de dados ou simplesmente buscar uma determinada sequ√™ncia, essa l√≥gica est√° por tr√°s de diversos sistemas.

Nesta atividade, voc√™ implementar√° um m√≥dulo em **Verilog** que busca uma **subsequ√™ncia bin√°ria de 8 bits** dentro de uma sequ√™ncia maior que chega **serializada** ‚Äî ou seja, **um bit por ciclo de clock**.

---

## O que significa sequ√™ncia serializada?

Imagine que voc√™ quer enviar a sequ√™ncia `10101100`, mas ao inv√©s de mandar todos os bits ao mesmo tempo, voc√™ envia **um por vez** a cada ciclo de clock. Isso √© uma **entrada serial**.

Por exemplo:
```text
Clock:     ‚Üë ‚Üë ‚Üë ‚Üë ‚Üë ‚Üë ‚Üë ‚Üë ‚Üë ‚Üë ‚Üë ‚Üë ‚Üë ‚Üë ‚Üë ‚Üë ‚Üë ‚Üë ‚Üë ‚Üë
bit_in:    1 1 1 0 0 1 0 1 0 0 1 1 0 0 0 0 0 0 0 0
```

Voc√™ n√£o tem acesso direto ao vetor completo, s√≥ vai processando **bit a bit**, tentando encontrar um padr√£o previamente definido.

---

## Objetivo

O seu m√≥dulo deve detectar se uma **sequ√™ncia de 8 bits** (chamada `A`) aparece dentro de uma **sequ√™ncia serial** maior (`B`), que chega pelo sinal `bit_in`. A sequ√™ncia `A` pode ser atualizada dinamicamente usando um sinal de controle.

---

### Exemplo

```verilog
A = 8'b01001100;
B = 20'b11100101001001100000; // entrada bit a bit no sinal bit_in
```

A sequ√™ncia `A` est√° contida em `B`:
```
               ‚Üì‚Üì‚Üì‚Üì‚Üì‚Üì‚Üì‚Üì
B: ... 1 0 0 1 0 0 1 1 0 0 ...
              A = 01001100
```

Agora, se A for `8'b01001101`, essa nova `A` **n√£o aparece** na mesma sequ√™ncia B.

---

## Comportamento Esperado

Seu m√≥dulo `Sequencia` deve ter os seguintes sinais:

### Entradas:
- `clk`: clock do sistema
- `rst_n`: reset s√≠ncrono, ativo em n√≠vel l√≥gico baixo
- `setar_palavra`: quando em n√≠vel alto, a sequ√™ncia `palavra` deve ser armazenada como nova sequ√™ncia a ser buscada
- `palavra`: sequ√™ncia de 8 bits que ser√° buscada
- `start`: indica que a sequ√™ncia B est√° come√ßando a chegar (bit a bit em `bit_in`)
- `bit_in`: bit de entrada serial (um bit por ciclo de clock)

### Sa√≠da:
- `encontrado`: vai para n√≠vel alto (1) quando a sequ√™ncia `palavra` for detectada na sequ√™ncia serial `bit_in`. Ap√≥s encontrar, o m√≥dulo pode parar de analisar.

---

### Fluxo geral do m√≥dulo

1. Quando `setar_palavra` estiver em n√≠vel l√≥gico alto, a sequ√™ncia presente em `palavra` deve ser armazenada internamente para futuras compara√ß√µes.
2. Ap√≥s o sinal `start`, o m√≥dulo come√ßa a processar os bits recebidos serialmente atrav√©s de `bit_in`.
3. A cada borda de subida do sinal de clock (`clk`), um novo bit √© lido e inserido em um registrador de deslocamento, mantendo sempre os √∫ltimos 8 bits recebidos.
4. O conte√∫do atual do registrador de 8 bits √© comparado com a sequ√™ncia armazenada.
5. Se os bits coincidirem exatamente, o sinal `encontrado` deve ser ativado (setado para 1), e a busca pode ser finalizada.

O comportamento descrito pode ser visualizado no fluxograma abaixo:

```mermaid
flowchart TD
    Start([In√≠cio])
    Reset{{Reset ativo? rst_n = 0}}
    Espera[[Esperando start]]
    Setar{{setar_palavra = 1?}}
    Armazenar[[Armazena nova palavra]]
    Recebendo[[Recebendo bits: bit_in]]
    Shift[[Desloca bit_in para registrador]]
    Comparar[[Comparar registrador com palavra]]
    Igual{{√â igual?}}
    Encontrado[[encontrado = 1]]
    Fim([Fim da execu√ß√£o])
    Loop[[Pr√≥ximo bit]]

    Start --> Reset
    Reset -- Sim --> Start
    Reset -- N√£o --> Espera
    Espera --> Setar
    Setar -- Sim --> Armazenar --> Espera
    Setar -- N√£o --> Recebendo
    Recebendo --> Shift --> Comparar --> Igual
    Igual -- Sim --> Encontrado --> Fim
    Igual -- N√£o --> Loop --> Recebendo
```

---

## üíª Atividade

Implemente o m√≥dulo `Sequencia` em **Verilog**. Voc√™ pode usar o seguinte template como base:

```verilog
module Sequencia (
    input wire clk,
    input wire rst_n,

    input wire setar_palavra,
    input wire [7:0] palavra,

    input wire start,
    input wire bit_in,

    output reg encontrado
);
// Implementa√ß√£o aqui

endmodule
```

---

## Execu√ß√£o da atividade

Siga o modelo de m√≥dulo j√° fornecido e utilize o testbench e scripts de execu√ß√£o para sua verifica√ß√£o. Em seguida, implemente o circuito de acordo com as especifica√ß√µes e, se necess√°rio, crie outros testes para verific√°-lo.

Uma vez que estiver satisfeito com o seu c√≥digo, execute o script de testes com `./run-all.sh`. Ele mostrar√° na tela `ERRO` em caso de falha ou `OK` em caso de sucesso.

## Entrega

Para submeter o projeto, basta fazer um *commit* no reposit√≥rio do **GitHub Classroom**. O sistema de corre√ß√£o autom√°tica j√° est√° configurado para validar sua implementa√ß√£o e atribuir uma nota com base nos testes.  

> **Dica:**  N√£o modifique os arquivos de corre√ß√£o! Para entender como os testes funcionam, consulte o script `run.sh` dispon√≠vel no reposit√≥rio.
