     โซ   recap of lec1     โซ
Registers  operands เจจเฉเฉฐ hold เจเจฐเจฆเฉ เจ
เจเจฆเฉ เจเจชเจพ เจเฉเจ operation เจเจฐเจฆเฉ เจ เจคเจพ 1 memory เจตเจฟเฉฑเจ เจคเฉ 2 register เจตเจฟเฉฑเจ เจฐเฉฑเจเจเฉ operation เจเจฐ เจธเจเจฆเฉ เจนเจพ เจเจน เจเฉฐเจฎ/process เจเฉเจ เจเจฟเจเจฆเจพ เจเจฐเฉเจฐเฉ เจจเจนเฉ เจ เจเจฆเฉ เจเจชเจฃเฉ เจเฉเจฒ เจเจธ register เจฆเฉ value เจ เจเจพเจเจฆเฉ เจ เจคเจพเจ เจเจชเจพ เจเจธ register เจคเฉ [single handedly] เจตเฉ operation เจเจฐ เจธเจเจฆเฉ เจ

     ๐ต  Accumulator Register  ๐ต
 traditionaly เจธเจพเจฐเฉ mathematical & logical operations เจเจธ register เจตเจฟเฉฑเจ เจนเฉเฉฐเจฆเฉ เจนเฉเฅค เจเจฟเจธเฉ เจตเฉ processor เจตเจฟเฉฑเจ เจเฉ เจนเฉเฉฐเจฆเจพ เจตเฉ เจเจน 8,16,32,64 bit processor เจนเฉ เจเจน เจเจธเจฆเฉ accumulator เจฆเฉ size เจนเฉเฉฐเจฆเฉ เจนเฉเฅค

     ๐ต  pointer/index/base  ๐ต
เจเจน data เจจเฉเฉฐ hold เจจเจนเฉ เจเจฐเจฆเฉ เจฌเจฒเจเฉ เจเจชเจพ เจเจนเจจเจพเจ เจตเจฟเฉฑเจ data/operand เจฆเจพ address hold เจเจฐเจฆเฉ เจนเจพเฅค

     โซ General purpose registers โซ
 เจนเฉเจฃ เจเจฟเจนเฉเฉ architecture เจฌเจฃเจฆเฉ เจนเฉ เจเจนเจจเจพ Register เจฆเฉ เจตเจฟเฉฑเจ hard-lining เจตเฉ เจเจน register เจธเจฟเจฐเจซ เจเจน เจเจฐ เจธเจเจฆเฉ เจเจน เจจเจนเฉ เจเจน เจนเจเจพ เจฆเจฟเฉฑเจคเฉ ,เจเจ operations เจธเจพเจฐเฉ เจนเฉ registers เจเจฐเจฆเฉ เจนเฉ เจเจฟเจตเฉ simple operations , เจชเจฐ เจซเจฟเจฐเจตเฉ เจเจฟเจตเฉเจ Index register next instruction address hold เจเจฐเจฆเฉ เจ เจเจน เจธเจฟเจฐเจซ Index registers เจนเฉ เจเจฐเจฆเฉ เจนเฉเฅค เจเจ เจเจพเจธ registers เจนเฉ เจเฉ เจเฉ เจเจ instructions เจตเจฟเฉฑเจ imolecit perameter เจนเฉเฉฐเจฆเฉ [ เจเจฟเจนเฉเฉ perameter known/fixed เจนเฉเฉฐเจฆเฉ เจนเฉ เจเจฟเจจเฉเจนเจพ เจจเฉเฉฐ เจเจชเจพ (เจฆเจธเจฆเฉ/ code เจจเฉ ) เจเจฐเจฆเฉ] (เจเจ เจตเจพเจฐ instructions เจตเจฟเฉฑเจ accumlator implecit perameter เจนเฉเฉฐเจฆเจพ เจเจธเจจเฉเฉฐ เจฆเฉฑเจธเจฃ เจฆเฉ เจฒเฉเฉ เจจเจนเฉเจ เจเจธเจจเฉเฉฐ เจชเจคเจพ เจนเฉเฉฐเจฆเจพ เจตเฉ เจฆเฉเจเจพ perameter accumlator เจตเจฟเฉฑเจ เจนเฉ เจนเฉเจเจเจพเฅค

     ๐ต Flag/program status word register ๐ต

----------------------------------------------------------
  โ๏ธ Function:          collection of different Boolean information each bit has an independent meaning.
----------------------------------------------------------

เจเจน เจเจ architecture เจตเจฟเฉฑเจ เจเจธเจฆเจพ size 8,16,32 bit [เจเฉเจเจพ+เจตเฉฑเจกเจพ] เจนเฉเฉฐเจฆเจพ เจนเฉเฅค

     ๐ต Program counter/instruction pointer                                         ๐ต

----------------------------------------------------------
  โ๏ธ  Function:      Address of next instruction to be executed.
 address เจนเฉเฉฐเจฆเจพ memory เจตเจฟเฉฑเจ เจคเฉ เจเจธ register เจฆเฉ เจตเจฟเฉฑเจ memory cell เจฆเจพ address เจนเฉเฉฐเจฆเจพ เจเจฟเฉฑเจฅเฉ เจเจน instruction เจนเฉเฉฐเจฆเฉ เจนเฉเฅค เจเจน instruction memory เจตเจฟเฉฑเจ เจนเฉเฉฐเจฆเฉ เจนเฉ (เจเฉฑเจ number เจฆเฉ form เจตเจฟเฉฑเจ) เจเจฟเจตเฉ 152 number เจเจชเจฃเฉ เจฒเจ เจคเจพ 152[โซ เจเจธ number เจจเฉเฉฐ opcode เจเจนเจฟเฉฐเจฆเฉ เจนเฉ โซ] เจชเจฐ processor เจฒเจ เจเจน add เจฆเฉ instruction เจนเฉ เจเจธ instruction เจคเฉ เจเฉฑเจ เจคเจพ processor เจจเฉเฉฐ เจเจน เจชเจคเจพ เจฒเฉฑเจ เจเจพเจเจฆเจพ เจตเฉ processor เจจเฉ add เจเจฐเจจเจพ เจคเฉ เจเจธเจฆเฉ operand เจเจฟเฉฑเจฅเฉ เจนเฉ เจคเฉ add เจเจฟเจธเจจเฉเฉฐ เจเจฟเจธ เจจเจพเจฒ เจเจฐเจจเจพเฅค instruction pointer opcode to opcode move เจเจฐเจฆเจพ เจนเฉ เจเจฟเจธ เจฆเฉ เจตเจเฉเจนเจพ เจจเจพเจฒ program เจฆเจพ flow เจฌเจฃเจฟเจ เจฐเจนเจฟเฉฐเจฆเจพ เจคเฉ basically program execute เจนเฉเฉฐเจฆเจพ เจฐเจนเจฟเฉฐเจฆเจพเฅค
Example---------
      เจเฉฑเจ instruction เจจเฉเฉฐ instruction pointer เจจเฉ เจเฉเฉฑเจเจฟเจ เจคเฉ processor เจจเฉ เจเจธ instruction เจจเฉเฉฐ understand เจเฉเจคเจพ เจคเฉ เจเจธเจฆเฉ operand เจเฉฑเจเฉ maybe instruction เจฆเฉ เจคเฉเจฐเฉฐเจค เจฌเจพเจเจฆ เจชเจ เจนเฉเจฃ , เจคเฉ เจเจน operand เจชเฉเฉเจนเฉ เจคเฉ operation เจเฉเจคเจพ เจคเฉ เจเจธเจคเฉ เจฌเจพเจเจฆ instruction pointer เจตเจฟเฉฑเจ เจเจเจฒเฉ instruction เจชเจ เจนเฉ เจเจน instruction เจเฉฑเจเฉ
เจเจธเจจเฉเฉฐ understand เจเฉเจคเจพ เจคเฉ เจเจธเจคเฉ เจฌเจพเจเจฆ เจเจธ instruction เจฆเฉ operand เจเฉฑเจเฉ เจคเฉ operation เจเฉเจคเจพ เจคเฉ เจเจน เจเฉฐเจฎ เจฒเจเจพเจคเจพเจฐ เจนเฉเฉฐเจฆเจพ เจฐเจนเจฟเฉฐเจฆเจพเฅค ----------------------------------------------------------

___________________________________
processor เจฆเฉ เจตเจฟเฉฑเจ เจฌเจนเฉเจค instruction เจนเฉเฉฐเจฆเฉเจ เจคเฉ เจเจน เจธเจพเจฐเฉเจเจ instructions เจฆเฉ เจเจชเจพ group เจฆเจฟเฉฐเจฆเฉ เจนเจพเฅค
1๏ธโฃ data movement class
2๏ธโฃ arithmetic/logic instructions
3๏ธโฃ program control instructions
เจเจน group program เจฆเฉ execution เจจเฉเฉฐ control เจเจฐเจฆเจพ เจฎเจคเจฒเจฌ เจเจฟเจนเฉเจพ instruction pointer register เจนเฉเฉฐเจฆเจพ เจเจน เจเฉฑเจ instruction เจคเฉ เจซเจฟเจฐ เจฆเฉเจเฉ instruction เจซเจฟเจฐ เจคเฉเจเฉ เจชเจฐ เจเจฆเฉ เจเจฆเฉ เจเจชเจพ เจเจน เจจเจนเฉเจ เจเจพเจนเฉเฉฐเจฆเฉ เจตเฉ เจเจชเจฃเจพ program เจเจธเฉ เจเฉเจฐเจน เจนเฉ เจเจฒเจฆเจพ เจฐเจนเฉ je เจเจน condition เจเจเฉ เจคเจพ เจเจน เจเฉฐเจฎ เจเจฐเจเฉ เจเจ
เฅค เจเจน เจเจน instruction group เจนเฉ เจเจฟเจธ เจจเจพเจฒ instruction pointer เจเจฟเจธ เจเจเฉเจนเจพ เจคเฉ point เจเจฐ เจฐเจฟเจนเจพ เจนเฉ เจเจธ instruction pointer เจฆเฉ content เจจเฉเฉฐ control เจเจฐเจฆเฉเฅค
4๏ธโฃ special instructions
เจเจน instruction processor เจจเจพเจฒ เจชเฉฐเจเฉ เจฒเฉเจฃ เจเจฒเฉเจ instruction เจนเฉ เจเจฆเฉเจ เจเจชเจพ processor เจฆเฉ state/behaviour เจตเจฟเฉฑเจ change เจฒเจฟเจเจเจฃ เจเจฒเฉเจ instruction เจนเฉ

