---
{"dg-publish":true,"permalink":"/5-digital-garden/published/papers/paper-review/a-calibration-free-adpll-with-80d-bc-fractional-spur-based-on-prseudo-random-phase-modulation/","tags":["ADPLL","calibration_free","digital_phase_interpolator","pseudo_random_phase_modulation","digital_time_converter"],"created":"2025-09-11T13:47:02.577+09:00"}
---

--- 
- Motivation & Thought: 
	- 첨언/특이한 점/추가로 찾아볼 점:
		- DPI의 non-linearity 자체를 줄이는 방향이 아니라 periodicity of FCW와 non-linearity를 decoupling 시키는 접근을 함.
- Summary: 
	- <mark style="background: #FFB86CA6;">하고자 한 바 (1문장으로)</mark>
		- DTC의 non-linearity로 인한 fractional spur 문제를 해결하기 위하여, FCW (Freq. Control Word)와 DPI의 periodicity를 decoupling하였다. 
		- 이는 서로 다른 2종류의 DPI (Digital Phase Interpolator)를 사용하여 pseudo-random하게 phase를 modulation/demodulation하는 technique로 해결하였다.
	- <mark style="background: #FFB86CA6;">왜 쓰여진 논문인가.</mark>
		- Target Application/문제 상황: 
			- Fractional-N ADPLL은 communication systems와 radar systems 등에 이용됨.
			- MMD만으로 에러를 줄이려면 TDC에 부담이 커짐. => DTC를 이용하여, 매 phase 마다 delay를 미세조정하여 FCW의 소숫점 부분을 반영함. 
			- 하지만 DTC의 non-linearity로 인해 fractional spur가 생기고 이는 1) 전체 phase noise를 높임 2) mask requirement를 어김
			- 기존 해결책은 문제가 있음
				- linear DTC based on constant charging current => longer pre-charge time이 문제 
				- DPD (Digital pre distortion)으로 DTC linearity calibration =>additional calibration time이 필요 
				- FCW dithering => DTC resolution, linearity, and delay range 사이에 trade-off가 존재. => spur suppression performance
	- <mark style="background: #FFB86CA6;">어떻게 해결했지.</mark>
		- Main Idea/제안점: 
			- 그래서 Calibration-free ADPLL에 PRNM (Pseudo random phase modulation) 방안을 추가하고자 함.
				- => DPI 자체를 줄이는 방향이 아니라 decoupling of 
			- 2개의 DPI (digital phase interpolator)로 각각 modulation, demodulatiom을 서로 correlation을 갖지 않고 이루도록 만듬
				- Switched-cap. DPI
					- CW+RNM 만큼 PI
					- Time-domain에서 extra phase를 추가하는 방식으로 동작
				- Charge-based DPI
					- CW-RNM 만큼 PI
					- SCDPI의 clock을 받아서 phase를 만듬 => IDAC을 FCW로 control 함으로써 phase를 조절함.
	- <mark style="background: #FFB86CA6;">해결 결과는.</mark>
		- 좋아진 점/수치적으로:
			- key-parameters: Freq., Ref. Freq., Fractional spur (dBc), jitter, power
				- Ref Freq.: 200MHz
				- Freq. Range: 7.7-17.0 GHz
				- No calibration => Fast freq. hopping & FMCW radar system에 적합
				- Jitter: 163.4 fs
				- Power: 18.2mW
				- Fractional Spur.: <-80 dBc
		- Trade-off: 
			- area
			- Spur로 나타나던 quantization error가 thermal로 나눠지며 nosie floor는 약간 높아진 효과.
			- power, jitter => FoM이 별로임. (Power, jitter 성능만을 바탕으로 하는 FoM은 별로이고 freq. range를 고려하는 FoM은 좋음)

Circuit:
- 좌측 & 우측 위 => Conventional fractional-N DPLL and its' fractional spur suppression method through calibration
- 우측 아래 => Proposed idea의 원리
	- ![Pasted image 20250630185625.png|center](/img/user/0.%20TOOLS/00.%20Attechments/Pasted%20image%2020250630185625.png)
- Proposed ADPLL
	- ![Pasted image 20250630190018.png|center](/img/user/0.%20TOOLS/00.%20Attechments/Pasted%20image%2020250630190018.png)
- 제안된 서로 다른 2개의 digital phase interpolator.
	- ![Pasted image 20250630190040.png|center](/img/user/0.%20TOOLS/00.%20Attechments/Pasted%20image%2020250630190040.png)

---
