<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="0.9.9" version="1.0">
  This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).

  <lib desc="#Wiring" name="0">
    <tool name="Splitter">
      <a name="appear" val="left"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2">
    <tool name="Multiplexer">
      <a name="enable" val="true"/>
    </tool>
    <tool name="Demultiplexer">
      <a name="enable" val="true"/>
    </tool>
    <tool name="Decoder">
      <a name="enable" val="true"/>
    </tool>
  </lib>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(140,250)" to="(140,320)"/>
    <wire from="(160,400)" to="(160,410)"/>
    <wire from="(160,480)" to="(160,490)"/>
    <wire from="(220,380)" to="(220,390)"/>
    <wire from="(90,480)" to="(90,680)"/>
    <wire from="(60,360)" to="(110,360)"/>
    <wire from="(80,190)" to="(80,400)"/>
    <wire from="(140,100)" to="(140,250)"/>
    <wire from="(100,440)" to="(100,460)"/>
    <wire from="(100,480)" to="(100,500)"/>
    <wire from="(70,380)" to="(110,380)"/>
    <wire from="(60,270)" to="(60,360)"/>
    <wire from="(200,200)" to="(200,230)"/>
    <wire from="(130,230)" to="(160,230)"/>
    <wire from="(80,400)" to="(110,400)"/>
    <wire from="(60,170)" to="(60,270)"/>
    <wire from="(80,400)" to="(80,440)"/>
    <wire from="(80,130)" to="(100,130)"/>
    <wire from="(90,100)" to="(110,100)"/>
    <wire from="(90,420)" to="(110,420)"/>
    <wire from="(140,250)" to="(160,250)"/>
    <wire from="(190,240)" to="(210,240)"/>
    <wire from="(90,100)" to="(90,210)"/>
    <wire from="(260,240)" to="(270,240)"/>
    <wire from="(160,380)" to="(170,380)"/>
    <wire from="(150,370)" to="(160,370)"/>
    <wire from="(150,410)" to="(160,410)"/>
    <wire from="(160,400)" to="(170,400)"/>
    <wire from="(150,490)" to="(160,490)"/>
    <wire from="(160,480)" to="(170,480)"/>
    <wire from="(150,450)" to="(160,450)"/>
    <wire from="(160,460)" to="(170,460)"/>
    <wire from="(210,390)" to="(220,390)"/>
    <wire from="(220,380)" to="(230,380)"/>
    <wire from="(220,400)" to="(230,400)"/>
    <wire from="(100,480)" to="(110,480)"/>
    <wire from="(100,500)" to="(110,500)"/>
    <wire from="(100,460)" to="(110,460)"/>
    <wire from="(100,440)" to="(110,440)"/>
    <wire from="(260,330)" to="(330,330)"/>
    <wire from="(60,360)" to="(60,680)"/>
    <wire from="(330,330)" to="(330,400)"/>
    <wire from="(160,370)" to="(160,380)"/>
    <wire from="(160,450)" to="(160,460)"/>
    <wire from="(220,390)" to="(220,400)"/>
    <wire from="(90,210)" to="(90,420)"/>
    <wire from="(80,110)" to="(80,130)"/>
    <wire from="(90,80)" to="(90,100)"/>
    <wire from="(70,140)" to="(70,290)"/>
    <wire from="(130,230)" to="(130,320)"/>
    <wire from="(70,290)" to="(70,380)"/>
    <wire from="(200,250)" to="(200,280)"/>
    <wire from="(60,270)" to="(160,270)"/>
    <wire from="(260,240)" to="(260,330)"/>
    <wire from="(130,130)" to="(130,230)"/>
    <wire from="(70,290)" to="(160,290)"/>
    <wire from="(330,400)" to="(360,400)"/>
    <wire from="(270,390)" to="(290,390)"/>
    <wire from="(70,380)" to="(70,680)"/>
    <wire from="(80,440)" to="(100,440)"/>
    <wire from="(240,240)" to="(260,240)"/>
    <wire from="(80,190)" to="(160,190)"/>
    <wire from="(80,440)" to="(80,680)"/>
    <wire from="(280,410)" to="(290,410)"/>
    <wire from="(190,200)" to="(200,200)"/>
    <wire from="(200,230)" to="(210,230)"/>
    <wire from="(200,250)" to="(210,250)"/>
    <wire from="(190,280)" to="(200,280)"/>
    <wire from="(90,480)" to="(100,480)"/>
    <wire from="(280,410)" to="(280,470)"/>
    <wire from="(210,470)" to="(280,470)"/>
    <wire from="(90,210)" to="(160,210)"/>
    <wire from="(80,130)" to="(80,190)"/>
    <wire from="(90,420)" to="(90,480)"/>
    <comp lib="0" loc="(270,240)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="X"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(150,410)" name="NAND Gate"/>
    <comp lib="0" loc="(80,110)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="C"/>
    </comp>
    <comp lib="0" loc="(90,80)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="D"/>
    </comp>
    <comp lib="1" loc="(140,100)" name="NOT Gate"/>
    <comp lib="0" loc="(60,170)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="A"/>
    </comp>
    <comp lib="1" loc="(130,130)" name="NOT Gate"/>
    <comp lib="1" loc="(190,280)" name="AND Gate"/>
    <comp lib="1" loc="(150,450)" name="NAND Gate"/>
    <comp lib="1" loc="(210,470)" name="NAND Gate"/>
    <comp lib="1" loc="(190,240)" name="AND Gate"/>
    <comp lib="1" loc="(330,400)" name="NAND Gate"/>
    <comp lib="1" loc="(190,200)" name="AND Gate"/>
    <comp lib="1" loc="(150,370)" name="NAND Gate"/>
    <comp lib="1" loc="(210,390)" name="NAND Gate"/>
    <comp lib="1" loc="(240,240)" name="OR Gate">
      <a name="inputs" val="3"/>
    </comp>
    <comp lib="0" loc="(70,140)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="B"/>
    </comp>
    <comp lib="1" loc="(270,390)" name="NAND Gate"/>
    <comp lib="0" loc="(360,400)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="Z"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(150,490)" name="NAND Gate"/>
  </circuit>
</project>
