# Proyecto-Final.-FPGA
Proyecto final de SystemVerilog en FPGA: implementaci√≥n de una ALU de 8 bits y una FSM de llenado y sellado, usando Vivado y la placa Basys 3.
