

================================================================
== Vivado HLS Report for 'HLS_accel'
================================================================
* Date:           Sun Mar 27 01:30:47 2022

* Version:        2016.3 (Build 1682563 on Mon Oct 10 19:41:59 MDT 2016)
* Project:        Lab09
* Solution:       solution1
* Product family: zynq
* Target device:  xc7z020clg484-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  10.00|      8.41|        1.25|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +------+------+------+------+---------+
    |   Latency   |   Interval  | Pipeline|
    |  min |  max |  min |  max |   Type  |
    +------+------+------+------+---------+
    |  4270|  4270|  4271|  4271|   none  |
    +------+------+------+------+---------+

    + Detail: 
        * Instance: 
        +---------------------------------+---------------------+------+------+------+------+---------+
        |                                 |                     |   Latency   |   Interval  | Pipeline|
        |             Instance            |        Module       |  min |  max |  min |  max |   Type  |
        +---------------------------------+---------------------+------+------+------+------+---------+
        |grp_mmult_hw_float_32_s_fu_1278  |mmult_hw_float_32_s  |  1190|  1190|  1190|  1190|   none  |
        +---------------------------------+---------------------+------+------+------+------+---------+

        * Loop: 
        +----------+------+------+----------+-----------+-----------+------+----------+
        |          |   Latency   | Iteration|  Initiation Interval  | Trip |          |
        | Loop Name|  min |  max |  Latency |  achieved |   target  | Count| Pipelined|
        +----------+------+------+----------+-----------+-----------+------+----------+
        |- Loop 1  |  1024|  1024|         2|          1|          1|  1024|    yes   |
        |- Loop 2  |  1024|  1024|         2|          1|          1|  1024|    yes   |
        |- Loop 3  |  1025|  1025|         3|          1|          1|  1024|    yes   |
        +----------+------+------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  |
+-----------------+---------+-------+--------+-------+
|DSP              |        -|      -|       -|      -|
|Expression       |        -|      -|       0|    165|
|FIFO             |        -|      -|       -|      -|
|Instance         |        0|    160|   13437|  23048|
|Memory           |       66|      -|       0|      0|
|Multiplexer      |        -|      -|       -|    573|
|Register         |        -|      -|     283|      -|
+-----------------+---------+-------+--------+-------+
|Total            |       66|    160|   13720|  23786|
+-----------------+---------+-------+--------+-------+
|Available        |      280|    220|  106400|  53200|
+-----------------+---------+-------+--------+-------+
|Utilization (%)  |       23|     72|      12|     44|
+-----------------+---------+-------+--------+-------+

+ Detail: 
    * Instance: 
    +---------------------------------+-----------------------------+---------+-------+-------+-------+
    |             Instance            |            Module           | BRAM_18K| DSP48E|   FF  |  LUT  |
    +---------------------------------+-----------------------------+---------+-------+-------+-------+
    |HLS_accel_CONTROL_BUS_s_axi_U    |HLS_accel_CONTROL_BUS_s_axi  |        0|      0|     36|     40|
    |grp_mmult_hw_float_32_s_fu_1278  |mmult_hw_float_32_s          |        0|    160|  13401|  23008|
    +---------------------------------+-----------------------------+---------+-------+-------+-------+
    |Total                            |                             |        0|    160|  13437|  23048|
    +---------------------------------+-----------------------------+---------+-------+-------+-------+

    * DSP48: 
    N/A

    * Memory: 
    +--------+---------------+---------+---+----+------+-----+------+-------------+
    | Memory |     Module    | BRAM_18K| FF| LUT| Words| Bits| Banks| W*Bits*Banks|
    +--------+---------------+---------+---+----+------+-----+------+-------------+
    |a_0_U   |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |a_1_U   |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |a_2_U   |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |a_3_U   |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |a_4_U   |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |a_5_U   |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |a_6_U   |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |a_7_U   |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |a_8_U   |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |a_9_U   |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |a_10_U  |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |a_11_U  |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |a_12_U  |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |a_13_U  |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |a_14_U  |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |a_15_U  |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |a_16_U  |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |a_17_U  |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |a_18_U  |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |a_19_U  |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |a_20_U  |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |a_21_U  |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |a_22_U  |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |a_23_U  |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |a_24_U  |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |a_25_U  |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |a_26_U  |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |a_27_U  |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |a_28_U  |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |a_29_U  |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |a_30_U  |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |a_31_U  |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |b_0_U   |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |b_1_U   |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |b_2_U   |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |b_3_U   |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |b_4_U   |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |b_5_U   |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |b_6_U   |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |b_7_U   |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |b_8_U   |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |b_9_U   |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |b_10_U  |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |b_11_U  |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |b_12_U  |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |b_13_U  |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |b_14_U  |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |b_15_U  |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |b_16_U  |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |b_17_U  |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |b_18_U  |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |b_19_U  |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |b_20_U  |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |b_21_U  |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |b_22_U  |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |b_23_U  |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |b_24_U  |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |b_25_U  |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |b_26_U  |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |b_27_U  |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |b_28_U  |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |b_29_U  |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |b_30_U  |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |b_31_U  |HLS_accel_a_0  |        1|  0|   0|    32|   32|     1|         1024|
    |out_U   |HLS_accel_out  |        2|  0|   0|  1024|   32|     1|        32768|
    +--------+---------------+---------+---+----+------+-----+------+-------------+
    |Total   |               |       66|  0|   0|  3072| 2080|    65|        98304|
    +--------+---------------+---------+---+----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +---------------------------------------+----------+-------+---+----+------------+------------+
    |             Variable Name             | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +---------------------------------------+----------+-------+---+----+------------+------------+
    |i_1_fu_1484_p2                         |     +    |      0|  0|   6|           1|           6|
    |i_2_fu_1605_p2                         |     +    |      0|  0|   6|           1|           6|
    |i_fu_1363_p2                           |     +    |      0|  0|   6|           1|           6|
    |indvar_flatten_next1_fu_1599_p2        |     +    |      0|  0|  11|          11|           1|
    |indvar_flatten_next2_fu_1478_p2        |     +    |      0|  0|  11|          11|           1|
    |indvar_flatten_next_fu_1357_p2         |     +    |      0|  0|  11|          11|           1|
    |j_1_fu_1516_p2                         |     +    |      0|  0|   6|           6|           1|
    |j_2_fu_1688_p2                         |     +    |      0|  0|   6|           1|           6|
    |j_fu_1395_p2                           |     +    |      0|  0|   6|           6|           1|
    |k_fu_1676_p2                           |     +    |      0|  0|  10|          10|          10|
    |tmp_34_fu_1665_p2                      |     +    |      0|  0|  12|          12|          12|
    |INPUT_STREAM_data_V_0_load_A           |    and   |      0|  0|   1|           1|           1|
    |INPUT_STREAM_data_V_0_load_B           |    and   |      0|  0|   1|           1|           1|
    |OUTPUT_STREAM_data_V_1_load_A          |    and   |      0|  0|   1|           1|           1|
    |OUTPUT_STREAM_data_V_1_load_B          |    and   |      0|  0|   1|           1|           1|
    |OUTPUT_STREAM_last_V_1_load_A          |    and   |      0|  0|   1|           1|           1|
    |OUTPUT_STREAM_last_V_1_load_B          |    and   |      0|  0|   1|           1|           1|
    |INPUT_STREAM_data_V_0_state_cmp_full   |   icmp   |      0|  0|   1|           2|           1|
    |OUTPUT_STREAM_data_V_1_state_cmp_full  |   icmp   |      0|  0|   1|           2|           1|
    |OUTPUT_STREAM_last_V_1_state_cmp_full  |   icmp   |      0|  0|   1|           2|           1|
    |exitcond2_i_fu_1490_p2                 |   icmp   |      0|  0|   3|           6|           7|
    |exitcond4_i_fu_1369_p2                 |   icmp   |      0|  0|   3|           6|           7|
    |exitcond_flatten1_fu_1472_p2           |   icmp   |      0|  0|   5|          11|          12|
    |exitcond_flatten2_fu_1593_p2           |   icmp   |      0|  0|   5|          11|          12|
    |exitcond_flatten_fu_1351_p2            |   icmp   |      0|  0|   5|          11|          12|
    |exitcond_i_fu_1611_p2                  |   icmp   |      0|  0|   3|           6|           7|
    |last_assign_fu_1682_p2                 |   icmp   |      0|  0|   4|          10|           2|
    |ap_condition_2362                      |    or    |      0|  0|   1|           1|           1|
    |i1_0_i_t_mid2_v_fu_1504_p3             |  select  |      0|  0|   6|           1|           6|
    |i4_0_i_cast4_mid2_v_fu_1625_p3         |  select  |      0|  0|   6|           1|           6|
    |i_0_i_cast8_mid2_v_fu_1383_p3          |  select  |      0|  0|   6|           1|           6|
    |j2_0_i_mid2_fu_1496_p3                 |  select  |      0|  0|   6|           1|           1|
    |j5_0_i_mid2_fu_1617_p3                 |  select  |      0|  0|   6|           1|           1|
    |j_0_i_mid2_fu_1375_p3                  |  select  |      0|  0|   6|           1|           1|
    +---------------------------------------+----------+-------+---+----+------------+------------+
    |Total                                  |          |      0|  0| 165|         151|         141|
    +---------------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +---------------------------------+----+-----------+-----+-----------+
    |               Name              | LUT| Input Size| Bits| Total Bits|
    +---------------------------------+----+-----------+-----+-----------+
    |INPUT_STREAM_TDATA_blk_n         |   1|          2|    1|          2|
    |INPUT_STREAM_data_V_0_data_out   |  32|          2|   32|         64|
    |INPUT_STREAM_data_V_0_state      |   2|          3|    2|          6|
    |INPUT_STREAM_dest_V_0_state      |   2|          3|    2|          6|
    |OUTPUT_STREAM_TDATA_blk_n        |   1|          2|    1|          2|
    |OUTPUT_STREAM_data_V_1_data_out  |  32|          2|   32|         64|
    |OUTPUT_STREAM_data_V_1_state     |   2|          3|    2|          6|
    |OUTPUT_STREAM_dest_V_1_state     |   2|          3|    2|          6|
    |OUTPUT_STREAM_id_V_1_state       |   2|          3|    2|          6|
    |OUTPUT_STREAM_keep_V_1_state     |   2|          3|    2|          6|
    |OUTPUT_STREAM_last_V_1_data_out  |   1|          2|    1|          2|
    |OUTPUT_STREAM_last_V_1_state     |   2|          3|    2|          6|
    |OUTPUT_STREAM_strb_V_1_state     |   2|          3|    2|          6|
    |OUTPUT_STREAM_user_V_1_state     |   2|          3|    2|          6|
    |a_0_address0                     |   5|          3|    5|         15|
    |a_0_ce0                          |   1|          3|    1|          3|
    |a_10_address0                    |   5|          3|    5|         15|
    |a_10_ce0                         |   1|          3|    1|          3|
    |a_11_address0                    |   5|          3|    5|         15|
    |a_11_ce0                         |   1|          3|    1|          3|
    |a_12_address0                    |   5|          3|    5|         15|
    |a_12_ce0                         |   1|          3|    1|          3|
    |a_13_address0                    |   5|          3|    5|         15|
    |a_13_ce0                         |   1|          3|    1|          3|
    |a_14_address0                    |   5|          3|    5|         15|
    |a_14_ce0                         |   1|          3|    1|          3|
    |a_15_address0                    |   5|          3|    5|         15|
    |a_15_ce0                         |   1|          3|    1|          3|
    |a_16_address0                    |   5|          3|    5|         15|
    |a_16_ce0                         |   1|          3|    1|          3|
    |a_17_address0                    |   5|          3|    5|         15|
    |a_17_ce0                         |   1|          3|    1|          3|
    |a_18_address0                    |   5|          3|    5|         15|
    |a_18_ce0                         |   1|          3|    1|          3|
    |a_19_address0                    |   5|          3|    5|         15|
    |a_19_ce0                         |   1|          3|    1|          3|
    |a_1_address0                     |   5|          3|    5|         15|
    |a_1_ce0                          |   1|          3|    1|          3|
    |a_20_address0                    |   5|          3|    5|         15|
    |a_20_ce0                         |   1|          3|    1|          3|
    |a_21_address0                    |   5|          3|    5|         15|
    |a_21_ce0                         |   1|          3|    1|          3|
    |a_22_address0                    |   5|          3|    5|         15|
    |a_22_ce0                         |   1|          3|    1|          3|
    |a_23_address0                    |   5|          3|    5|         15|
    |a_23_ce0                         |   1|          3|    1|          3|
    |a_24_address0                    |   5|          3|    5|         15|
    |a_24_ce0                         |   1|          3|    1|          3|
    |a_25_address0                    |   5|          3|    5|         15|
    |a_25_ce0                         |   1|          3|    1|          3|
    |a_26_address0                    |   5|          3|    5|         15|
    |a_26_ce0                         |   1|          3|    1|          3|
    |a_27_address0                    |   5|          3|    5|         15|
    |a_27_ce0                         |   1|          3|    1|          3|
    |a_28_address0                    |   5|          3|    5|         15|
    |a_28_ce0                         |   1|          3|    1|          3|
    |a_29_address0                    |   5|          3|    5|         15|
    |a_29_ce0                         |   1|          3|    1|          3|
    |a_2_address0                     |   5|          3|    5|         15|
    |a_2_ce0                          |   1|          3|    1|          3|
    |a_30_address0                    |   5|          3|    5|         15|
    |a_30_ce0                         |   1|          3|    1|          3|
    |a_31_address0                    |   5|          3|    5|         15|
    |a_31_ce0                         |   1|          3|    1|          3|
    |a_3_address0                     |   5|          3|    5|         15|
    |a_3_ce0                          |   1|          3|    1|          3|
    |a_4_address0                     |   5|          3|    5|         15|
    |a_4_ce0                          |   1|          3|    1|          3|
    |a_5_address0                     |   5|          3|    5|         15|
    |a_5_ce0                          |   1|          3|    1|          3|
    |a_6_address0                     |   5|          3|    5|         15|
    |a_6_ce0                          |   1|          3|    1|          3|
    |a_7_address0                     |   5|          3|    5|         15|
    |a_7_ce0                          |   1|          3|    1|          3|
    |a_8_address0                     |   5|          3|    5|         15|
    |a_8_ce0                          |   1|          3|    1|          3|
    |a_9_address0                     |   5|          3|    5|         15|
    |a_9_ce0                          |   1|          3|    1|          3|
    |ap_NS_fsm                        |   4|          9|    1|          9|
    |ap_enable_reg_pp2_iter2          |   1|          2|    1|          2|
    |b_0_address0                     |   5|          3|    5|         15|
    |b_0_ce0                          |   1|          3|    1|          3|
    |b_10_address0                    |   5|          3|    5|         15|
    |b_10_ce0                         |   1|          3|    1|          3|
    |b_11_address0                    |   5|          3|    5|         15|
    |b_11_ce0                         |   1|          3|    1|          3|
    |b_12_address0                    |   5|          3|    5|         15|
    |b_12_ce0                         |   1|          3|    1|          3|
    |b_13_address0                    |   5|          3|    5|         15|
    |b_13_ce0                         |   1|          3|    1|          3|
    |b_14_address0                    |   5|          3|    5|         15|
    |b_14_ce0                         |   1|          3|    1|          3|
    |b_15_address0                    |   5|          3|    5|         15|
    |b_15_ce0                         |   1|          3|    1|          3|
    |b_16_address0                    |   5|          3|    5|         15|
    |b_16_ce0                         |   1|          3|    1|          3|
    |b_17_address0                    |   5|          3|    5|         15|
    |b_17_ce0                         |   1|          3|    1|          3|
    |b_18_address0                    |   5|          3|    5|         15|
    |b_18_ce0                         |   1|          3|    1|          3|
    |b_19_address0                    |   5|          3|    5|         15|
    |b_19_ce0                         |   1|          3|    1|          3|
    |b_1_address0                     |   5|          3|    5|         15|
    |b_1_ce0                          |   1|          3|    1|          3|
    |b_20_address0                    |   5|          3|    5|         15|
    |b_20_ce0                         |   1|          3|    1|          3|
    |b_21_address0                    |   5|          3|    5|         15|
    |b_21_ce0                         |   1|          3|    1|          3|
    |b_22_address0                    |   5|          3|    5|         15|
    |b_22_ce0                         |   1|          3|    1|          3|
    |b_23_address0                    |   5|          3|    5|         15|
    |b_23_ce0                         |   1|          3|    1|          3|
    |b_24_address0                    |   5|          3|    5|         15|
    |b_24_ce0                         |   1|          3|    1|          3|
    |b_25_address0                    |   5|          3|    5|         15|
    |b_25_ce0                         |   1|          3|    1|          3|
    |b_26_address0                    |   5|          3|    5|         15|
    |b_26_ce0                         |   1|          3|    1|          3|
    |b_27_address0                    |   5|          3|    5|         15|
    |b_27_ce0                         |   1|          3|    1|          3|
    |b_28_address0                    |   5|          3|    5|         15|
    |b_28_ce0                         |   1|          3|    1|          3|
    |b_29_address0                    |   5|          3|    5|         15|
    |b_29_ce0                         |   1|          3|    1|          3|
    |b_2_address0                     |   5|          3|    5|         15|
    |b_2_ce0                          |   1|          3|    1|          3|
    |b_30_address0                    |   5|          3|    5|         15|
    |b_30_ce0                         |   1|          3|    1|          3|
    |b_31_address0                    |   5|          3|    5|         15|
    |b_31_ce0                         |   1|          3|    1|          3|
    |b_3_address0                     |   5|          3|    5|         15|
    |b_3_ce0                          |   1|          3|    1|          3|
    |b_4_address0                     |   5|          3|    5|         15|
    |b_4_ce0                          |   1|          3|    1|          3|
    |b_5_address0                     |   5|          3|    5|         15|
    |b_5_ce0                          |   1|          3|    1|          3|
    |b_6_address0                     |   5|          3|    5|         15|
    |b_6_ce0                          |   1|          3|    1|          3|
    |b_7_address0                     |   5|          3|    5|         15|
    |b_7_ce0                          |   1|          3|    1|          3|
    |b_8_address0                     |   5|          3|    5|         15|
    |b_8_ce0                          |   1|          3|    1|          3|
    |b_9_address0                     |   5|          3|    5|         15|
    |b_9_ce0                          |   1|          3|    1|          3|
    |i1_0_i_phi_fu_1227_p4            |   6|          2|    6|         12|
    |i1_0_i_reg_1223                  |   6|          2|    6|         12|
    |i4_0_i_phi_fu_1260_p4            |   6|          2|    6|         12|
    |i4_0_i_reg_1256                  |   6|          2|    6|         12|
    |i_0_i_phi_fu_1194_p4             |   6|          2|    6|         12|
    |i_0_i_reg_1190                   |   6|          2|    6|         12|
    |indvar_flatten1_reg_1212         |  11|          2|   11|         22|
    |indvar_flatten2_reg_1245         |  11|          2|   11|         22|
    |indvar_flatten_reg_1179          |  11|          2|   11|         22|
    |j2_0_i_reg_1234                  |   6|          2|    6|         12|
    |j5_0_i_reg_1267                  |   6|          2|    6|         12|
    |j_0_i_reg_1201                   |   6|          2|    6|         12|
    |out_address0                     |  10|          3|   10|         30|
    |out_ce0                          |   1|          3|    1|          3|
    |out_we0                          |   1|          2|    1|          2|
    +---------------------------------+----+-----------+-----+-----------+
    |Total                            | 573|        464|  570|       1560|
    +---------------------------------+----+-----------+-----+-----------+

    * Register: 
    +------------------------------------------------------+----+----+-----+-----------+
    |                         Name                         | FF | LUT| Bits| Const Bits|
    +------------------------------------------------------+----+----+-----+-----------+
    |INPUT_STREAM_data_V_0_payload_A                       |  32|   0|   32|          0|
    |INPUT_STREAM_data_V_0_payload_B                       |  32|   0|   32|          0|
    |INPUT_STREAM_data_V_0_sel_rd                          |   1|   0|    1|          0|
    |INPUT_STREAM_data_V_0_sel_wr                          |   1|   0|    1|          0|
    |INPUT_STREAM_data_V_0_state                           |   2|   0|    2|          0|
    |INPUT_STREAM_dest_V_0_state                           |   2|   0|    2|          0|
    |OUTPUT_STREAM_data_V_1_payload_A                      |  32|   0|   32|          0|
    |OUTPUT_STREAM_data_V_1_payload_B                      |  32|   0|   32|          0|
    |OUTPUT_STREAM_data_V_1_sel_rd                         |   1|   0|    1|          0|
    |OUTPUT_STREAM_data_V_1_sel_wr                         |   1|   0|    1|          0|
    |OUTPUT_STREAM_data_V_1_state                          |   2|   0|    2|          0|
    |OUTPUT_STREAM_dest_V_1_sel_rd                         |   1|   0|    1|          0|
    |OUTPUT_STREAM_dest_V_1_state                          |   2|   0|    2|          0|
    |OUTPUT_STREAM_id_V_1_sel_rd                           |   1|   0|    1|          0|
    |OUTPUT_STREAM_id_V_1_state                            |   2|   0|    2|          0|
    |OUTPUT_STREAM_keep_V_1_sel_rd                         |   1|   0|    1|          0|
    |OUTPUT_STREAM_keep_V_1_state                          |   2|   0|    2|          0|
    |OUTPUT_STREAM_last_V_1_payload_A                      |   1|   0|    1|          0|
    |OUTPUT_STREAM_last_V_1_payload_B                      |   1|   0|    1|          0|
    |OUTPUT_STREAM_last_V_1_sel_rd                         |   1|   0|    1|          0|
    |OUTPUT_STREAM_last_V_1_sel_wr                         |   1|   0|    1|          0|
    |OUTPUT_STREAM_last_V_1_state                          |   2|   0|    2|          0|
    |OUTPUT_STREAM_strb_V_1_sel_rd                         |   1|   0|    1|          0|
    |OUTPUT_STREAM_strb_V_1_state                          |   2|   0|    2|          0|
    |OUTPUT_STREAM_user_V_1_sel_rd                         |   1|   0|    1|          0|
    |OUTPUT_STREAM_user_V_1_state                          |   2|   0|    2|          0|
    |ap_CS_fsm                                             |   8|   0|    8|          0|
    |ap_enable_reg_pp0_iter0                               |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1                               |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter0                               |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter1                               |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter0                               |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter1                               |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter2                               |   1|   0|    1|          0|
    |ap_pipeline_reg_pp2_iter1_exitcond_flatten2_reg_1751  |   1|   0|    1|          0|
    |ap_reg_grp_mmult_hw_float_32_s_fu_1278_ap_start       |   1|   0|    1|          0|
    |exitcond_flatten1_reg_1723                            |   1|   0|    1|          0|
    |exitcond_flatten2_reg_1751                            |   1|   0|    1|          0|
    |exitcond_flatten_reg_1699                             |   1|   0|    1|          0|
    |i1_0_i_reg_1223                                       |   6|   0|    6|          0|
    |i1_0_i_t_mid2_v_reg_1737                              |   6|   0|    6|          0|
    |i4_0_i_cast4_mid2_v_reg_1760                          |   6|   0|    6|          0|
    |i4_0_i_reg_1256                                       |   6|   0|    6|          0|
    |i_0_i_cast8_mid2_v_reg_1708                           |   6|   0|    6|          0|
    |i_0_i_reg_1190                                        |   6|   0|    6|          0|
    |indvar_flatten1_reg_1212                              |  11|   0|   11|          0|
    |indvar_flatten2_reg_1245                              |  11|   0|   11|          0|
    |indvar_flatten_reg_1179                               |  11|   0|   11|          0|
    |j2_0_i_mid2_reg_1732                                  |   6|   0|    6|          0|
    |j2_0_i_reg_1234                                       |   6|   0|    6|          0|
    |j5_0_i_reg_1267                                       |   6|   0|    6|          0|
    |j_0_i_reg_1201                                        |   6|   0|    6|          0|
    |last_assign_reg_1770                                  |   1|   0|    1|          0|
    |tmp_1_reg_1714                                        |   5|   0|    5|          0|
    |tmp_2_reg_1742                                        |   5|   0|    5|          0|
    +------------------------------------------------------+----+----+-----+-----------+
    |Total                                                 | 283|   0|  283|          0|
    +------------------------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+---------------------------+-----+-----+------------+----------------------+--------------+
|         RTL Ports         | Dir | Bits|  Protocol  |     Source Object    |    C Type    |
+---------------------------+-----+-----+------------+----------------------+--------------+
|s_axi_CONTROL_BUS_AWVALID  |  in |    1|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_AWREADY  | out |    1|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_AWADDR   |  in |    4|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_WVALID   |  in |    1|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_WREADY   | out |    1|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_WDATA    |  in |   32|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_WSTRB    |  in |    4|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_ARVALID  |  in |    1|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_ARREADY  | out |    1|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_ARADDR   |  in |    4|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_RVALID   | out |    1|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_RREADY   |  in |    1|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_RDATA    | out |   32|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_RRESP    | out |    2|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_BVALID   | out |    1|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_BREADY   |  in |    1|    s_axi   |      CONTROL_BUS     |  return void |
|s_axi_CONTROL_BUS_BRESP    | out |    2|    s_axi   |      CONTROL_BUS     |  return void |
|ap_clk                     |  in |    1| ap_ctrl_hs |       HLS_accel      | return value |
|ap_rst_n                   |  in |    1| ap_ctrl_hs |       HLS_accel      | return value |
|interrupt                  | out |    1| ap_ctrl_hs |       HLS_accel      | return value |
|INPUT_STREAM_TDATA         |  in |   32|    axis    |  INPUT_STREAM_data_V |    pointer   |
|INPUT_STREAM_TVALID        |  in |    1|    axis    |  INPUT_STREAM_dest_V |    pointer   |
|INPUT_STREAM_TREADY        | out |    1|    axis    |  INPUT_STREAM_dest_V |    pointer   |
|INPUT_STREAM_TDEST         |  in |    5|    axis    |  INPUT_STREAM_dest_V |    pointer   |
|INPUT_STREAM_TKEEP         |  in |    4|    axis    |  INPUT_STREAM_keep_V |    pointer   |
|INPUT_STREAM_TSTRB         |  in |    4|    axis    |  INPUT_STREAM_strb_V |    pointer   |
|INPUT_STREAM_TUSER         |  in |    4|    axis    |  INPUT_STREAM_user_V |    pointer   |
|INPUT_STREAM_TLAST         |  in |    1|    axis    |  INPUT_STREAM_last_V |    pointer   |
|INPUT_STREAM_TID           |  in |    5|    axis    |   INPUT_STREAM_id_V  |    pointer   |
|OUTPUT_STREAM_TDATA        | out |   32|    axis    | OUTPUT_STREAM_data_V |    pointer   |
|OUTPUT_STREAM_TVALID       | out |    1|    axis    | OUTPUT_STREAM_dest_V |    pointer   |
|OUTPUT_STREAM_TREADY       |  in |    1|    axis    | OUTPUT_STREAM_dest_V |    pointer   |
|OUTPUT_STREAM_TDEST        | out |    5|    axis    | OUTPUT_STREAM_dest_V |    pointer   |
|OUTPUT_STREAM_TKEEP        | out |    4|    axis    | OUTPUT_STREAM_keep_V |    pointer   |
|OUTPUT_STREAM_TSTRB        | out |    4|    axis    | OUTPUT_STREAM_strb_V |    pointer   |
|OUTPUT_STREAM_TUSER        | out |    4|    axis    | OUTPUT_STREAM_user_V |    pointer   |
|OUTPUT_STREAM_TLAST        | out |    1|    axis    | OUTPUT_STREAM_last_V |    pointer   |
|OUTPUT_STREAM_TID          | out |    5|    axis    |  OUTPUT_STREAM_id_V  |    pointer   |
+---------------------------+-----+-----+------------+----------------------+--------------+

