// Generated by stratus_hls 19.22-s100  (92619.020518)
// Sun Mar 28 16:23:00 2021
// from ../src/mac.cpp
#ifndef CYNTH_PART_mac_mac_rtl_h
#define CYNTH_PART_mac_mac_rtl_h

#include "systemc.h"
/* Include declarations of instantiated parts. */
#include "mac_plm_block_out_dma32.h"
#include "mac_plm_block_in_dma32.h"


/* Declaration of the synthesized module. */
struct mac : public sc_module {
  sc_in<bool > clk;
  sc_in<bool > rst;
  sc_in<bool > dma_read_chnl_valid;
  sc_in<sc_biguint<32> > dma_read_chnl_data;
  sc_out<bool > dma_read_chnl_ready;
  sc_in<sc_int<32> > conf_info_mac_n;
  sc_in<sc_int<32> > conf_info_mac_vec;
  sc_in<sc_int<32> > conf_info_mac_len;
  sc_in<bool > conf_done;
  sc_out<bool > acc_done;
  sc_out<sc_uint<32> > debug;
  sc_out<bool > dma_read_ctrl_valid;
  sc_out<sc_uint<32> > dma_read_ctrl_data_index;
  sc_out<sc_uint<32> > dma_read_ctrl_data_length;
  sc_out<sc_biguint<3> > dma_read_ctrl_data_size;
  sc_in<bool > dma_read_ctrl_ready;
  sc_out<bool > dma_write_ctrl_valid;
  sc_out<sc_uint<32> > dma_write_ctrl_data_index;
  sc_out<sc_uint<32> > dma_write_ctrl_data_length;
  sc_out<sc_biguint<3> > dma_write_ctrl_data_size;
  sc_in<bool > dma_write_ctrl_ready;
  sc_out<bool > dma_write_chnl_valid;
  sc_out<sc_biguint<32> > dma_write_chnl_data;
  sc_in<bool > dma_write_chnl_ready;
  mac( sc_module_name name );
  SC_HAS_PROCESS(mac);
  sc_signal<bool > plm_in_ping_shared_WE0_wire;
  sc_signal<bool > plm_in_ping_shared_CE0_wire;
  sc_signal<sc_uint<32> > plm_in_ping_shared_D0_wire;
  sc_signal<sc_uint<13> > plm_in_ping_shared_A0_wire;
  sc_signal<sc_uint<32> > plm_in_ping_shared_WEM0_wire;
  sc_signal<bool > plm_in_ping_shared_CE1_wire;
  sc_signal<sc_uint<32> > plm_in_ping_shared_Q1_wire;
  sc_signal<sc_uint<13> > plm_in_ping_shared_A1_wire;
  sc_signal<bool > plm_in_pong_shared_WE0_wire;
  sc_signal<bool > plm_in_pong_shared_CE0_wire;
  sc_signal<sc_uint<32> > plm_in_pong_shared_D0_wire;
  sc_signal<sc_uint<13> > plm_in_pong_shared_A0_wire;
  sc_signal<sc_uint<32> > plm_in_pong_shared_WEM0_wire;
  sc_signal<bool > plm_in_pong_shared_CE1_wire;
  sc_signal<sc_uint<32> > plm_in_pong_shared_Q1_wire;
  sc_signal<sc_uint<13> > plm_in_pong_shared_A1_wire;
  sc_signal<bool > plm_out_ping_shared_WE0_wire;
  sc_signal<bool > plm_out_ping_shared_CE0_wire;
  sc_signal<sc_uint<32> > plm_out_ping_shared_D0_wire;
  sc_signal<sc_uint<7> > plm_out_ping_shared_A0_wire;
  sc_signal<sc_uint<32> > plm_out_ping_shared_WEM0_wire;
  sc_signal<bool > plm_out_ping_shared_CE1_wire;
  sc_signal<sc_uint<32> > plm_out_ping_shared_Q1_wire;
  sc_signal<sc_uint<7> > plm_out_ping_shared_A1_wire;
  sc_signal<bool > plm_out_pong_shared_WE0_wire;
  sc_signal<bool > plm_out_pong_shared_CE0_wire;
  sc_signal<sc_uint<32> > plm_out_pong_shared_D0_wire;
  sc_signal<sc_uint<7> > plm_out_pong_shared_A0_wire;
  sc_signal<sc_uint<32> > plm_out_pong_shared_WEM0_wire;
  sc_signal<bool > plm_out_pong_shared_CE1_wire;
  sc_signal<sc_uint<32> > plm_out_pong_shared_Q1_wire;
  sc_signal<sc_uint<7> > plm_out_pong_shared_A1_wire;
  sc_signal<sc_uint<2> > cfg_config_accelerator_next;
  sc_signal<sc_uint<2> > global_state3;
  sc_signal<sc_uint<1> > mac_Not_1U_1U_4_39_out1;
  sc_signal<sc_uint<1> > mac_Xor_1Ux1U_1U_4_35_out1;
  sc_signal<sc_uint<1> > mac_And_1Ux1U_1U_4_34_out1;
  sc_signal<sc_uint<1> > mac_Not_1U_1U_4_33_out1;
  sc_signal<sc_uint<1> > mac_Xor_1Ux1U_1U_4_32_out1;
  sc_signal<sc_uint<1> > mac_Or_1Ux1U_1U_4_36_out1;
  sc_signal<sc_uint<1> > mac_Not_1U_1U_4_37_out1;
  sc_signal<bool > dma_write_chnl_sync_snd_valid_flop;
  sc_signal<sc_uint<1> > mac_N_Muxb_1_2_4_4_38_out1;
  sc_signal<bool > dma_write_chnl_sync_snd_reset_valid_curr;
  sc_signal<bool > dma_write_chnl_sync_snd_reset_valid_prev;
  sc_signal<bool > dma_write_chnl_sync_snd_set_valid_prev;
  sc_signal<sc_uint<1> > mac_And_1Ux1U_1U_4_14_out1;
  sc_signal<sc_uint<1> > mac_And_1Ux1U_1U_4_13_out1;
  sc_signal<sc_uint<1> > mac_Not_1U_1U_4_12_out1;
  sc_signal<sc_uint<1> > mac_Xor_1Ux1U_1U_4_4_out1;
  sc_signal<sc_uint<1> > mac_And_1Ux1U_1U_4_3_out1;
  sc_signal<sc_uint<1> > mac_Not_1U_1U_4_2_out1;
  sc_signal<sc_uint<1> > mac_Xor_1Ux1U_1U_4_1_out1;
  sc_signal<sc_uint<1> > mac_Or_1Ux1U_1U_4_5_out1;
  sc_signal<sc_uint<1> > mac_And_1Ux1U_1U_4_9_out1;
  sc_signal<sc_uint<1> > mac_Not_1U_1U_4_7_out1;
  sc_signal<sc_uint<1> > mac_Not_1U_1U_4_6_out1;
  sc_signal<bool > dma_read_chnl_ready_mask;
  sc_signal<sc_uint<1> > mac_Or_1Ux1U_1U_4_8_out1;
  sc_signal<bool > dma_read_chnl_sync_rcv_ready_flop;
  sc_signal<sc_uint<1> > mac_N_Muxb_1_2_4_4_10_out1;
  sc_signal<bool > dma_read_chnl_sync_rcv_reset_ready_curr;
  sc_signal<bool > dma_read_chnl_sync_rcv_reset_ready_prev;
  sc_signal<bool > dma_read_chnl_sync_rcv_set_ready_prev;
  sc_signal<sc_biguint<32> > mac_N_MuxB_32_2_1_4_11_out1;
  sc_signal<sc_uint<4> > global_state2_next;
  sc_signal<sc_uint<32> > plm_out_ping_store_output_Q1;
  sc_signal<sc_uint<32> > plm_out_pong_store_output_Q1;
  sc_signal<bool > plm_out_pong_store_output_CE1;
  sc_signal<sc_uint<2> > gs_ctrl29;
  sc_signal<sc_uint<7> > plm_out_pong_store_output_A1;
  sc_signal<sc_uint<1> > gs_ctrl28;
  sc_signal<bool > plm_out_ping_store_output_CE1;
  sc_signal<sc_uint<2> > gs_ctrl27;
  sc_signal<sc_uint<7> > plm_out_ping_store_output_A1;
  sc_signal<sc_uint<1> > gs_ctrl26;
  sc_signal<sc_uint<16> > mac_Add_16Ux1U_16U_4_52_in2;
  sc_signal<sc_uint<1> > gs_ctrl25;
  sc_signal<sc_uint<1> > mac_Not_1U_1U_4_51_out1;
  sc_signal<sc_uint<1> > mac_GreaterThan_32Sx8S_1U_4_46_out1;
  sc_signal<sc_uint<32> > mac_Mul_32Ux32U_32U_4_41_out1;
  sc_signal<sc_uint<16> > mac_Add_16Ux1U_16U_4_52_out1;
  sc_signal<sc_uint<16> > s_reg_29;
  sc_signal<sc_uint<32> > mac_N_Mux_32_2_3_4_47_out1;
  sc_signal<sc_uint<32> > s_reg_24;
  sc_signal<sc_uint<1> > s_reg_23;
  sc_signal<sc_int<32> > mac_Sub_32Sx7U_32S_4_48_out1;
  sc_signal<sc_uint<32> > s_reg_21;
  sc_signal<sc_uint<32> > mac_Add_32Ux32U_32U_4_50_out1;
  sc_signal<sc_uint<32> > mac_Mul_32Ux32U_32U_4_42_out1;
  sc_signal<sc_uint<32> > s_reg_20;
  sc_signal<sc_uint<32> > s_reg_19;
  sc_signal<sc_uint<32> > s_reg_18;
  sc_signal<sc_uint<1> > mac_Not_1U_1U_4_49_out1;
  sc_signal<sc_uint<1> > s_reg_17;
  sc_signal<sc_uint<16> > mac_Add_16Ux1U_16U_4_44_out1;
  sc_signal<sc_uint<16> > s_reg_16;
  sc_signal<sc_uint<1> > mac_Not_1U_1U_4_55_out1;
  sc_signal<bool > dma_write_chnl_set_valid_curr;
  sc_signal<sc_uint<1> > mac_LessThan_16Ux32U_1U_4_54_out1;
  sc_signal<sc_uint<1> > mac_GreaterThan_32Sx2S_1U_4_56_out1;
  sc_signal<sc_uint<1> > mac_GreaterThan_32Sx2S_1U_4_45_out1;
  sc_signal<sc_uint<1> > mac_LessThan_17Sx32S_1U_4_57_out1;
  sc_signal<sc_uint<1> > mac_LessThan_2Sx32S_1U_4_43_out1;
  sc_signal<sc_uint<32> > s_reg_26;
  sc_signal<sc_uint<32> > s_reg_25;
  sc_signal<sc_biguint<1> > dma_write_ctrl_data_size_slice;
  sc_signal<sc_uint<32> > s_reg_30;
  sc_signal<sc_biguint<32> > mac_N_MuxB_32_2_1_4_53_out1;
  sc_signal<sc_uint<1> > mac_Or_1Ux1U_1U_4_40_out1;
  sc_signal<sc_uint<4> > global_state2;
  sc_signal<sc_uint<4> > global_state1_next;
  sc_signal<sc_uint<32> > plm_out_ping_compute_kernel_WEM0;
  sc_signal<sc_uint<1> > gs_ctrl24;
  sc_signal<bool > plm_out_ping_compute_kernel_CE0;
  sc_signal<sc_uint<1> > gs_ctrl23;
  sc_signal<bool > plm_out_ping_compute_kernel_WE0;
  sc_signal<sc_uint<1> > gs_ctrl22;
  sc_signal<sc_uint<32> > plm_out_ping_compute_kernel_D0;
  sc_signal<sc_uint<7> > plm_out_ping_compute_kernel_A0;
  sc_signal<sc_uint<32> > plm_out_pong_compute_kernel_WEM0;
  sc_signal<sc_uint<1> > gs_ctrl21;
  sc_signal<bool > plm_out_pong_compute_kernel_CE0;
  sc_signal<sc_uint<1> > gs_ctrl20;
  sc_signal<bool > plm_out_pong_compute_kernel_WE0;
  sc_signal<sc_uint<1> > gs_ctrl19;
  sc_signal<sc_uint<32> > plm_out_pong_compute_kernel_D0;
  sc_signal<sc_uint<7> > plm_out_pong_compute_kernel_A0;
  sc_signal<sc_uint<32> > mac_Mul_32Ux32U_32U_4_78_out1;
  sc_signal<sc_biguint<32> > mac_N_MuxB_32_2_1_4_77_out1;
  sc_signal<sc_uint<1> > mac_And_1Ux1U_1U_4_75_out1;
  sc_signal<sc_uint<32> > plm_in_ping_compute_kernel_Q1;
  sc_signal<sc_uint<32> > plm_in_pong_compute_kernel_Q1;
  sc_signal<bool > plm_in_pong_compute_kernel_CE1;
  sc_signal<sc_uint<2> > gs_ctrl18;
  sc_signal<sc_uint<13> > plm_in_pong_compute_kernel_A1;
  sc_signal<sc_uint<1> > gs_ctrl17;
  sc_signal<bool > plm_in_ping_compute_kernel_CE1;
  sc_signal<sc_uint<2> > gs_ctrl16;
  sc_signal<sc_uint<13> > plm_in_ping_compute_kernel_A1;
  sc_signal<sc_uint<1> > gs_ctrl15;
  sc_signal<sc_int<13> > mac_Add_13Sx1U_13S_4_68_out1;
  sc_signal<sc_int<13> > mac_Add_13Sx1U_13S_4_68_in2;
  sc_signal<sc_uint<1> > gs_ctrl14;
  sc_signal<sc_int<13> > mac_Add_13Sx1U_13S_4_67_out1;
  sc_signal<sc_int<13> > mac_Add_13Sx1U_13S_4_67_in2;
  sc_signal<sc_uint<1> > gs_ctrl13;
  sc_signal<sc_uint<32> > mac_Add_32Ux2U_32U_4_65_in2;
  sc_signal<sc_uint<1> > gs_ctrl12;
  sc_signal<sc_int<32> > mac_Sub_32Sx13U_32S_4_64_in2;
  sc_signal<sc_uint<1> > gs_ctrl11;
  sc_signal<sc_biguint<32> > mac_N_MuxB_32_2_1_4_63_in3;
  sc_signal<sc_uint<1> > gs_ctrl10;
  sc_signal<sc_uint<1> > mac_GreaterThan_32Sx14S_1U_4_62_out1;
  sc_signal<sc_int<32> > mac_GreaterThan_32Sx14S_1U_4_62_in2;
  sc_signal<sc_uint<1> > gs_ctrl9;
  sc_signal<sc_uint<32> > mac_Mul_32Ux32U_32U_4_59_out1;
  sc_signal<sc_uint<32> > mac_Mul_32Ux32U_32U_4_59_in1;
  sc_signal<sc_uint<1> > gs_ctrl8;
  sc_signal<sc_uint<32> > mac_Mul_32Ux32U_32U_4_59_in2;
  sc_signal<sc_uint<1> > gs_ctrl7;
  sc_signal<sc_uint<32> > mac_Add_32Ux32U_32U_4_79_out1;
  sc_signal<sc_uint<32> > s_reg_58;
  sc_signal<sc_int<32> > mac_Add_32Sx2U_32S_4_76_out1;
  sc_signal<sc_uint<1> > mac_And_1Ux1U_1U_4_72_out1;
  sc_signal<sc_uint<1> > s_reg_55;
  sc_signal<sc_biguint<32> > mac_N_MuxB_32_2_1_4_71_out1;
  sc_signal<sc_uint<32> > s_reg_54;
  sc_signal<sc_uint<1> > mac_Equal_32Ux32U_1U_4_70_out1;
  sc_signal<sc_uint<1> > s_reg_53;
  sc_signal<sc_uint<1> > mac_Not_1U_1U_4_69_out1;
  sc_signal<sc_uint<1> > s_reg_52;
  sc_signal<sc_uint<1> > mac_Not_1U_1U_4_66_out1;
  sc_signal<sc_uint<1> > s_reg_49;
  sc_signal<sc_uint<32> > mac_Add_32Ux2U_32U_4_65_out1;
  sc_signal<sc_uint<32> > s_reg_48;
  sc_signal<sc_uint<32> > s_reg_57;
  sc_signal<sc_uint<32> > s_reg_47;
  sc_signal<sc_uint<7> > s_reg_46;
  sc_signal<sc_uint<1> > s_reg_45;
  sc_signal<sc_int<32> > mac_Sub_32Sx13U_32S_4_64_out1;
  sc_signal<sc_uint<32> > s_reg_44;
  sc_signal<sc_biguint<32> > mac_N_MuxB_32_2_1_4_63_out1;
  sc_signal<sc_uint<32> > mac_N_Mux_32_2_2_4_82_out1;
  sc_signal<sc_uint<32> > s_reg_42;
  sc_signal<sc_int<13> > mac_Add_13Sx1U_13S_4_73_out1;
  sc_signal<sc_uint<7> > s_reg_41;
  sc_signal<sc_uint<32> > mac_N_Mux_32_2_2_4_81_out1;
  sc_signal<sc_uint<32> > s_reg_40;
  sc_signal<sc_uint<1> > mac_Not_1U_1U_4_74_out1;
  sc_signal<sc_uint<1> > mac_Not_1U_1U_4_84_out1;
  sc_signal<sc_uint<1> > s_reg_37;
  sc_signal<sc_uint<32> > s_reg_36;
  sc_signal<sc_uint<32> > s_reg_35;
  sc_signal<sc_uint<32> > s_reg_34;
  sc_signal<sc_uint<16> > mac_Add_16Ux1U_16U_4_61_out1;
  sc_signal<sc_uint<16> > s_reg_33;
  sc_signal<sc_uint<1> > s_reg_39;
  sc_signal<sc_uint<1> > s_reg_32;
  sc_signal<bool > output_ready_channel_ready;
  sc_signal<bool > output_ready_channel_valid;
  sc_signal<sc_uint<1> > mac_LessThan_17Sx32S_1U_4_85_out1;
  sc_signal<sc_uint<1> > mac_LessThan_32Ux32U_1U_4_80_out1;
  sc_signal<sc_uint<32> > s_reg_43;
  sc_signal<sc_uint<1> > mac_GreaterThan_32Sx2S_1U_4_83_out1;
  sc_signal<sc_uint<1> > mac_LessThan_2Sx32S_1U_4_58_out1;
  sc_signal<sc_uint<1> > mac_GreaterThan_32Sx2S_1U_4_60_out1;
  sc_signal<sc_uint<4> > global_state1;
  sc_signal<bool > cfg_done;
  sc_signal<sc_uint<4> > global_state_next;
  sc_signal<sc_uint<1> > mac_LessThan_17Sx32S_1U_4_31_out1;
  sc_signal<sc_uint<32> > plm_in_ping_load_input_WEM0;
  sc_signal<sc_uint<1> > gs_ctrl6;
  sc_signal<bool > plm_in_ping_load_input_CE0;
  sc_signal<sc_uint<1> > gs_ctrl5;
  sc_signal<bool > plm_in_ping_load_input_WE0;
  sc_signal<sc_uint<1> > gs_ctrl4;
  sc_signal<sc_uint<32> > plm_in_ping_load_input_D0;
  sc_signal<sc_uint<13> > plm_in_ping_load_input_A0;
  sc_signal<sc_uint<32> > plm_in_pong_load_input_WEM0;
  sc_signal<sc_uint<1> > gs_ctrl3;
  sc_signal<bool > plm_in_pong_load_input_CE0;
  sc_signal<sc_uint<1> > gs_ctrl2;
  sc_signal<bool > plm_in_pong_load_input_WE0;
  sc_signal<sc_uint<1> > gs_ctrl1;
  sc_signal<sc_uint<32> > plm_in_pong_load_input_D0;
  sc_signal<sc_uint<13> > plm_in_pong_load_input_A0;
  sc_signal<sc_uint<1> > mac_Not_1U_1U_4_27_out1;
  sc_signal<sc_biguint<32> > dma_read_chnl_data_buf;
  sc_signal<sc_uint<16> > mac_Add_16Ux1U_16U_4_24_in2;
  sc_signal<sc_uint<1> > gs_ctrl0;
  sc_signal<sc_uint<1> > mac_GreaterThan_32Sx14S_1U_4_20_out1;
  sc_signal<sc_uint<1> > mac_LessThan_2Sx32S_1U_4_16_out1;
  sc_signal<sc_uint<1> > s_reg_9;
  sc_signal<sc_int<32> > mac_Sub_32Sx13U_32S_4_22_out1;
  sc_signal<sc_uint<32> > mac_Mul_32Ux32U_32U_4_17_out1;
  sc_signal<sc_uint<32> > s_reg_7;
  sc_signal<sc_uint<32> > s_reg_6;
  sc_signal<sc_uint<32> > s_reg_5;
  sc_signal<sc_uint<32> > s_reg_4;
  sc_signal<sc_uint<32> > mac_Add_32Ux32U_32U_4_23_out1;
  sc_signal<sc_uint<1> > mac_GreaterThan_32Sx2S_1U_4_29_out1;
  sc_signal<sc_uint<1> > mac_GreaterThan_32Sx2S_1U_4_19_out1;
  sc_signal<sc_uint<16> > mac_Add_16Ux1U_16U_4_18_out1;
  sc_signal<sc_uint<16> > s_reg_2;
  sc_signal<sc_biguint<32> > mac_N_MuxB_32_2_1_4_25_out1;
  sc_signal<sc_uint<32> > s_reg_15;
  sc_signal<sc_uint<16> > mac_Add_16Ux1U_16U_4_24_out1;
  sc_signal<sc_uint<16> > s_reg_14;
  sc_signal<sc_uint<16> > s_reg_13;
  sc_signal<sc_biguint<32> > mac_N_MuxB_32_2_1_4_21_out1;
  sc_signal<sc_uint<32> > s_reg_3;
  sc_signal<sc_uint<32> > s_reg_10;
  sc_signal<sc_uint<1> > mac_Not_1U_1U_4_30_out1;
  sc_signal<sc_uint<1> > s_reg_1;
  sc_signal<bool > input_ready_channel_valid;
  sc_signal<bool > input_ready_channel_ready;
  sc_signal<sc_uint<1> > mac_LessThan_16Ux32U_1U_4_28_out1;
  sc_signal<sc_uint<1> > mac_Not_1U_1U_4_26_out1;
  sc_signal<sc_uint<1> > mac_Or_1Ux1U_1U_4_15_out1;
  sc_signal<bool > dma_read_chnl_set_ready_curr;
  sc_signal<sc_uint<32> > s_reg_12;
  sc_signal<sc_uint<32> > s_reg_11;
  sc_signal<sc_uint<4> > global_state;
  sc_signal<sc_biguint<1> > dma_read_ctrl_data_size_slice;
  void drive_debug();
  void drive_dma_read_ctrl_data_size_slice();
  void drive_dma_read_ctrl_data_length();
  void drive_dma_read_ctrl_data_index();
  void drive_dma_read_ctrl_valid();
  void drive_dma_read_chnl_set_ready_curr();
  void drive_input_ready_channel_ready();
  void drive_s_reg_1();
  void drive_s_reg_10();
  void drive_s_reg_11();
  void drive_s_reg_12();
  void drive_s_reg_13();
  void drive_s_reg_14();
  void drive_s_reg_15();
  void drive_s_reg_2();
  void drive_s_reg_3();
  void drive_s_reg_4();
  void drive_s_reg_5();
  void drive_s_reg_6();
  void drive_s_reg_7();
  void drive_s_reg_9();
  void mac_LessThan_2Sx32S_1U_4_16();
  void mac_Mul_32Ux32U_32U_4_17();
  void mac_Add_16Ux1U_16U_4_18();
  void mac_GreaterThan_32Sx2S_1U_4_19();
  void mac_GreaterThan_32Sx14S_1U_4_20();
  void mac_N_MuxB_32_2_1_4_21();
  void mac_Sub_32Sx13U_32S_4_22();
  void mac_Add_32Ux32U_32U_4_23();
  void drive_mac_Add_16Ux1U_16U_4_24_in2();
  void mac_Add_16Ux1U_16U_4_24();
  void mac_N_MuxB_32_2_1_4_25();
  void mac_Not_1U_1U_4_26();
  void mac_Not_1U_1U_4_27();
  void mac_LessThan_16Ux32U_1U_4_28();
  void drive_plm_in_pong_load_input_A0();
  void drive_plm_in_pong_load_input_D0();
  void drive_plm_in_pong_load_input_WE0();
  void drive_plm_in_pong_load_input_CE0();
  void drive_plm_in_pong_load_input_WEM0();
  void drive_plm_in_ping_load_input_A0();
  void drive_plm_in_ping_load_input_D0();
  void drive_plm_in_ping_load_input_WE0();
  void drive_plm_in_ping_load_input_CE0();
  void drive_plm_in_ping_load_input_WEM0();
  void mac_GreaterThan_32Sx2S_1U_4_29();
  void mac_Not_1U_1U_4_30();
  void mac_LessThan_17Sx32S_1U_4_31();
  void drive_global_state();
  void drive_global_state_next();
  void drive_gs_ctrl0();
  void drive_gs_ctrl1();
  void drive_gs_ctrl2();
  void drive_gs_ctrl3();
  void drive_gs_ctrl4();
  void drive_gs_ctrl5();
  void drive_gs_ctrl6();
  void drive_input_ready_channel_valid();
  void drive_output_ready_channel_ready();
  void drive_s_reg_32();
  void drive_s_reg_33();
  void drive_s_reg_34();
  void drive_s_reg_35();
  void drive_s_reg_36();
  void drive_s_reg_37();
  void drive_s_reg_39();
  void drive_s_reg_40();
  void drive_s_reg_41();
  void drive_s_reg_42();
  void drive_s_reg_43();
  void drive_s_reg_44();
  void drive_s_reg_45();
  void drive_s_reg_46();
  void drive_s_reg_47();
  void drive_s_reg_48();
  void drive_s_reg_49();
  void drive_s_reg_52();
  void drive_s_reg_53();
  void drive_s_reg_54();
  void drive_s_reg_55();
  void drive_s_reg_57();
  void drive_s_reg_58();
  void mac_LessThan_2Sx32S_1U_4_58();
  void drive_mac_Mul_32Ux32U_32U_4_59_in2();
  void drive_mac_Mul_32Ux32U_32U_4_59_in1();
  void mac_Mul_32Ux32U_32U_4_59();
  void mac_GreaterThan_32Sx2S_1U_4_60();
  void mac_Add_16Ux1U_16U_4_61();
  void drive_mac_GreaterThan_32Sx14S_1U_4_62_in2();
  void mac_GreaterThan_32Sx14S_1U_4_62();
  void drive_mac_N_MuxB_32_2_1_4_63_in3();
  void mac_N_MuxB_32_2_1_4_63();
  void drive_mac_Sub_32Sx13U_32S_4_64_in2();
  void mac_Sub_32Sx13U_32S_4_64();
  void drive_mac_Add_32Ux2U_32U_4_65_in2();
  void mac_Add_32Ux2U_32U_4_65();
  void mac_Not_1U_1U_4_66();
  void drive_mac_Add_13Sx1U_13S_4_67_in2();
  void mac_Add_13Sx1U_13S_4_67();
  void drive_mac_Add_13Sx1U_13S_4_68_in2();
  void mac_Add_13Sx1U_13S_4_68();
  void mac_Not_1U_1U_4_69();
  void mac_Equal_32Ux32U_1U_4_70();
  void drive_plm_in_ping_compute_kernel_A1();
  void drive_plm_in_ping_compute_kernel_CE1();
  void drive_plm_in_pong_compute_kernel_A1();
  void drive_plm_in_pong_compute_kernel_CE1();
  void mac_N_MuxB_32_2_1_4_71();
  void mac_And_1Ux1U_1U_4_72();
  void mac_Add_13Sx1U_13S_4_73();
  void mac_Not_1U_1U_4_74();
  void mac_And_1Ux1U_1U_4_75();
  void mac_Add_32Sx2U_32S_4_76();
  void mac_N_MuxB_32_2_1_4_77();
  void mac_Mul_32Ux32U_32U_4_78();
  void mac_Add_32Ux32U_32U_4_79();
  void mac_LessThan_32Ux32U_1U_4_80();
  void mac_N_Mux_32_2_2_4_81();
  void mac_N_Mux_32_2_2_4_82();
  void drive_plm_out_pong_compute_kernel_A0();
  void drive_plm_out_pong_compute_kernel_D0();
  void drive_plm_out_pong_compute_kernel_WE0();
  void drive_plm_out_pong_compute_kernel_CE0();
  void drive_plm_out_pong_compute_kernel_WEM0();
  void drive_plm_out_ping_compute_kernel_A0();
  void drive_plm_out_ping_compute_kernel_D0();
  void drive_plm_out_ping_compute_kernel_WE0();
  void drive_plm_out_ping_compute_kernel_CE0();
  void drive_plm_out_ping_compute_kernel_WEM0();
  void mac_GreaterThan_32Sx2S_1U_4_83();
  void mac_Not_1U_1U_4_84();
  void mac_LessThan_17Sx32S_1U_4_85();
  void drive_global_state1();
  void drive_global_state1_next();
  void drive_gs_ctrl7();
  void drive_gs_ctrl8();
  void drive_gs_ctrl9();
  void drive_gs_ctrl10();
  void drive_gs_ctrl11();
  void drive_gs_ctrl12();
  void drive_gs_ctrl13();
  void drive_gs_ctrl14();
  void drive_gs_ctrl15();
  void drive_gs_ctrl16();
  void drive_gs_ctrl17();
  void drive_gs_ctrl18();
  void drive_gs_ctrl19();
  void drive_gs_ctrl20();
  void drive_gs_ctrl21();
  void drive_gs_ctrl22();
  void drive_gs_ctrl23();
  void drive_gs_ctrl24();
  void drive_dma_write_chnl_data();
  void drive_dma_write_ctrl_data_size_slice();
  void drive_dma_write_ctrl_data_length();
  void drive_dma_write_ctrl_data_index();
  void drive_dma_write_ctrl_valid();
  void drive_acc_done();
  void drive_dma_write_chnl_set_valid_curr();
  void drive_output_ready_channel_valid();
  void drive_s_reg_16();
  void drive_s_reg_17();
  void drive_s_reg_18();
  void drive_s_reg_19();
  void drive_s_reg_20();
  void drive_s_reg_21();
  void drive_s_reg_23();
  void drive_s_reg_24();
  void drive_s_reg_25();
  void drive_s_reg_26();
  void drive_s_reg_29();
  void drive_s_reg_30();
  void mac_Mul_32Ux32U_32U_4_41();
  void mac_Mul_32Ux32U_32U_4_42();
  void mac_LessThan_2Sx32S_1U_4_43();
  void mac_Add_16Ux1U_16U_4_44();
  void mac_GreaterThan_32Sx2S_1U_4_45();
  void mac_GreaterThan_32Sx8S_1U_4_46();
  void mac_N_Mux_32_2_3_4_47();
  void mac_Sub_32Sx7U_32S_4_48();
  void mac_Not_1U_1U_4_49();
  void mac_Add_32Ux32U_32U_4_50();
  void mac_Not_1U_1U_4_51();
  void drive_mac_Add_16Ux1U_16U_4_52_in2();
  void mac_Add_16Ux1U_16U_4_52();
  void drive_plm_out_ping_store_output_A1();
  void drive_plm_out_ping_store_output_CE1();
  void drive_plm_out_pong_store_output_A1();
  void drive_plm_out_pong_store_output_CE1();
  void mac_N_MuxB_32_2_1_4_53();
  void mac_LessThan_16Ux32U_1U_4_54();
  void mac_Not_1U_1U_4_55();
  void mac_GreaterThan_32Sx2S_1U_4_56();
  void mac_LessThan_17Sx32S_1U_4_57();
  void drive_global_state2();
  void drive_global_state2_next();
  void drive_gs_ctrl25();
  void drive_gs_ctrl26();
  void drive_gs_ctrl27();
  void drive_gs_ctrl28();
  void drive_gs_ctrl29();
  void drive_dma_read_chnl_data_buf();
  void drive_dma_read_chnl_sync_rcv_set_ready_prev();
  void drive_dma_read_chnl_sync_rcv_reset_ready_prev();
  void drive_dma_read_chnl_sync_rcv_reset_ready_curr();
  void drive_dma_read_chnl_sync_rcv_ready_flop();
  void drive_dma_read_chnl_ready_mask();
  void mac_Not_1U_1U_4_6();
  void mac_Not_1U_1U_4_7();
  void mac_Or_1Ux1U_1U_4_8();
  void mac_And_1Ux1U_1U_4_9();
  void mac_N_Muxb_1_2_4_4_10();
  void mac_N_MuxB_32_2_1_4_11();
  void drive_dma_read_chnl_ready();
  void mac_Xor_1Ux1U_1U_4_1();
  void mac_Not_1U_1U_4_2();
  void mac_And_1Ux1U_1U_4_3();
  void mac_Xor_1Ux1U_1U_4_4();
  void mac_Or_1Ux1U_1U_4_5();
  void mac_Not_1U_1U_4_12();
  void mac_And_1Ux1U_1U_4_13();
  void mac_And_1Ux1U_1U_4_14();
  void mac_Or_1Ux1U_1U_4_15();
  void drive_dma_write_chnl_sync_snd_set_valid_prev();
  void drive_dma_write_chnl_sync_snd_reset_valid_prev();
  void drive_dma_write_chnl_sync_snd_reset_valid_curr();
  void drive_dma_write_chnl_sync_snd_valid_flop();
  void mac_Not_1U_1U_4_37();
  void mac_N_Muxb_1_2_4_4_38();
  void drive_dma_write_chnl_valid();
  void mac_Xor_1Ux1U_1U_4_32();
  void mac_Not_1U_1U_4_33();
  void mac_And_1Ux1U_1U_4_34();
  void mac_Xor_1Ux1U_1U_4_35();
  void mac_Or_1Ux1U_1U_4_36();
  void mac_Not_1U_1U_4_39();
  void mac_Or_1Ux1U_1U_4_40();
  void drive_cfg_done();
  void drive_global_state3();
  void drive_cfg_config_accelerator_next();
  mac_plm_block_out_dma32 *plm_out_pong_shared;
  void mux_plm_out_pong_shared_0_inputs_plm_out_pong_shared_WEM0_wire();
  void mux_plm_out_pong_shared_0_inputs_plm_out_pong_shared_A0_wire();
  void mux_plm_out_pong_shared_0_inputs_plm_out_pong_shared_D0_wire();
  void mux_plm_out_pong_shared_0_inputs_plm_out_pong_shared_CE0_wire();
  void mux_plm_out_pong_shared_0_inputs_plm_out_pong_shared_WE0_wire();
  void copy_plm_out_pong_shared_1_outputs_plm_out_pong_store_output_Q1();
  void mux_plm_out_pong_shared_1_inputs_plm_out_pong_shared_A1_wire();
  void mux_plm_out_pong_shared_1_inputs_plm_out_pong_shared_CE1_wire();
  mac_plm_block_out_dma32 *plm_out_ping_shared;
  void mux_plm_out_ping_shared_0_inputs_plm_out_ping_shared_WEM0_wire();
  void mux_plm_out_ping_shared_0_inputs_plm_out_ping_shared_A0_wire();
  void mux_plm_out_ping_shared_0_inputs_plm_out_ping_shared_D0_wire();
  void mux_plm_out_ping_shared_0_inputs_plm_out_ping_shared_CE0_wire();
  void mux_plm_out_ping_shared_0_inputs_plm_out_ping_shared_WE0_wire();
  void copy_plm_out_ping_shared_1_outputs_plm_out_ping_store_output_Q1();
  void mux_plm_out_ping_shared_1_inputs_plm_out_ping_shared_A1_wire();
  void mux_plm_out_ping_shared_1_inputs_plm_out_ping_shared_CE1_wire();
  mac_plm_block_in_dma32 *plm_in_pong_shared;
  void copy_plm_in_pong_shared_1_outputs_plm_in_pong_compute_kernel_Q1();
  void mux_plm_in_pong_shared_1_inputs_plm_in_pong_shared_A1_wire();
  void mux_plm_in_pong_shared_1_inputs_plm_in_pong_shared_CE1_wire();
  void mux_plm_in_pong_shared_0_inputs_plm_in_pong_shared_WEM0_wire();
  void mux_plm_in_pong_shared_0_inputs_plm_in_pong_shared_A0_wire();
  void mux_plm_in_pong_shared_0_inputs_plm_in_pong_shared_D0_wire();
  void mux_plm_in_pong_shared_0_inputs_plm_in_pong_shared_CE0_wire();
  void mux_plm_in_pong_shared_0_inputs_plm_in_pong_shared_WE0_wire();
  mac_plm_block_in_dma32 *plm_in_ping_shared;
  void copy_plm_in_ping_shared_1_outputs_plm_in_ping_compute_kernel_Q1();
  void mux_plm_in_ping_shared_1_inputs_plm_in_ping_shared_A1_wire();
  void mux_plm_in_ping_shared_1_inputs_plm_in_ping_shared_CE1_wire();
  void mux_plm_in_ping_shared_0_inputs_plm_in_ping_shared_WEM0_wire();
  void mux_plm_in_ping_shared_0_inputs_plm_in_ping_shared_A0_wire();
  void mux_plm_in_ping_shared_0_inputs_plm_in_ping_shared_D0_wire();
  void mux_plm_in_ping_shared_0_inputs_plm_in_ping_shared_CE0_wire();
  void mux_plm_in_ping_shared_0_inputs_plm_in_ping_shared_WE0_wire();
  void drive_dma_read_ctrl_data_size();
  void drive_dma_write_ctrl_data_size();
};

#endif
