Fitter report for DE10_Nano_HDMI_TX
Wed Apr 11 19:17:42 2018
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. I/O Assignment Warnings
 19. PLL Usage Summary
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Fitter RAM Summary
 26. Routing Usage Summary
 27. I/O Rules Summary
 28. I/O Rules Details
 29. I/O Rules Matrix
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Wed Apr 11 19:17:42 2018       ;
; Quartus Prime Version           ; 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Revision Name                   ; DE10_Nano_HDMI_TX                           ;
; Top-level Entity Name           ; DE10_Nano_HDMI_TX                           ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEBA6U23I7                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 2,347 / 41,910 ( 6 % )                      ;
; Total registers                 ; 1151                                        ;
; Total pins                      ; 57 / 314 ( 18 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 256 / 5,662,720 ( < 1 % )                   ;
; Total RAM Blocks                ; 1 / 553 ( < 1 % )                           ;
; Total DSP Blocks                ; 0 / 112 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 2 / 6 ( 33 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSEBA6U23I7                          ;                                       ;
; Maximum processors allowed for parallel compilation                        ; 4                                     ;                                       ;
; Minimum Core Junction Temperature                                          ; -40                                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 100                                   ;                                       ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                          ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.15        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   6.0%      ;
;     Processor 3            ;   4.8%      ;
;     Processor 4            ;   4.6%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                     ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                   ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; DE10_Nano_HDMI_TX1:inst|sys_pll:u_sys_pll|sys_pll_0002:sys_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                       ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DE10_Nano_HDMI_TX1:inst|sys_pll:u_sys_pll|sys_pll_0002:sys_pll_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0                                                                                                                                       ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll:u_pll|pll_0002:pll_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0]~CLKENA0                                                                                                                 ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                    ;                  ;                       ;
; FPGA_CLK1_50~inputCLKENA0                                                                                                                                                                                                                                ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                    ;                  ;                       ;
; FPGA_CLK2_50~inputCLKENA0                                                                                                                                                                                                                                ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                    ;                  ;                       ;
; RST~inputCLKENA0                                                                                                                                                                                                                                         ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ADC_ARBITER:inst4|CNT[2]                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ADC_ARBITER:inst4|CNT[2]~DUPLICATE                                                                                                                                                                                                                                 ;                  ;                       ;
; ADC_ARBITER:inst4|CNT[3]                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ADC_ARBITER:inst4|CNT[3]~DUPLICATE                                                                                                                                                                                                                                 ;                  ;                       ;
; ADC_ARBITER:inst4|CNT[8]                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ADC_ARBITER:inst4|CNT[8]~DUPLICATE                                                                                                                                                                                                                                 ;                  ;                       ;
; ADC_ARBITER:inst4|CNT[16]                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ADC_ARBITER:inst4|CNT[16]~DUPLICATE                                                                                                                                                                                                                                ;                  ;                       ;
; ADC_ARBITER:inst4|CNT[19]                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ADC_ARBITER:inst4|CNT[19]~DUPLICATE                                                                                                                                                                                                                                ;                  ;                       ;
; ADC_ARBITER:inst4|CNT[20]                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ADC_ARBITER:inst4|CNT[20]~DUPLICATE                                                                                                                                                                                                                                ;                  ;                       ;
; ARBITER2:inst2|FORCED_STATUS[6]                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ARBITER2:inst2|FORCED_STATUS[6]~DUPLICATE                                                                                                                                                                                                                          ;                  ;                       ;
; ARBITER2:inst2|FORCED_STATUS[10]                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ARBITER2:inst2|FORCED_STATUS[10]~DUPLICATE                                                                                                                                                                                                                         ;                  ;                       ;
; DE10_Nano_HDMI_TX1:inst|I2C_HDMI_Config:u_I2C_HDMI_Config|mI2C_CLK_DIV[7]                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX1:inst|I2C_HDMI_Config:u_I2C_HDMI_Config|mI2C_CLK_DIV[7]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; DE10_Nano_HDMI_TX1:inst|counter_1200k[7]                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX1:inst|counter_1200k[7]~DUPLICATE                                                                                                                                                                                                                 ;                  ;                       ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_controller:u_pll_controller|mgmt_address[1]                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_controller:u_pll_controller|mgmt_address[1]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_controller:u_pll_controller|mgmt_read                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_controller:u_pll_controller|mgmt_read~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|any_c_cnt_changed                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|any_c_cnt_changed~DUPLICATE                                            ;                  ;                       ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[2]                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[2]~DUPLICATE                                             ;                  ;                       ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[5]                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[5]~DUPLICATE                                             ;                  ;                       ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[8]                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[8]~DUPLICATE                                             ;                  ;                       ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[9]                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[9]~DUPLICATE                                             ;                  ;                       ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[11]                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[11]~DUPLICATE                                            ;                  ;                       ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[12]                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[12]~DUPLICATE                                            ;                  ;                       ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[17]                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[17]~DUPLICATE                                            ;                  ;                       ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[1]                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[1]~DUPLICATE                                              ;                  ;                       ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[3]                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[3]~DUPLICATE                                              ;                  ;                       ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[4]                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[4]~DUPLICATE                                              ;                  ;                       ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[5]                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[5]~DUPLICATE                                              ;                  ;                       ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[6]                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[6]~DUPLICATE                                              ;                  ;                       ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[7]                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[7]~DUPLICATE                                              ;                  ;                       ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[8]                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[8]~DUPLICATE                                              ;                  ;                       ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[10]                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[10]~DUPLICATE                                             ;                  ;                       ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[14]                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[14]~DUPLICATE                                             ;                  ;                       ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|phase_en_counter[3]     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|phase_en_counter[3]~DUPLICATE     ;                  ;                       ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|phase_en_counter[13]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|phase_en_counter[13]~DUPLICATE    ;                  ;                       ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|shifts_done_counter[1]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|shifts_done_counter[1]~DUPLICATE  ;                  ;                       ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|shifts_done_counter[4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|shifts_done_counter[4]~DUPLICATE  ;                  ;                       ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|shifts_done_counter[7]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|shifts_done_counter[7]~DUPLICATE  ;                  ;                       ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|shifts_done_counter[11] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|shifts_done_counter[11]~DUPLICATE ;                  ;                       ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|shifts_done_counter[13] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|shifts_done_counter[13]~DUPLICATE ;                  ;                       ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|shifts_done_counter[15] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|shifts_done_counter[15]~DUPLICATE ;                  ;                       ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|count[2]                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|count[2]~DUPLICATE                ;                  ;                       ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|count[6]                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|count[6]~DUPLICATE                ;                  ;                       ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|dprio_init_done         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|dprio_init_done~DUPLICATE         ;                  ;                       ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|m_cnt_done_q                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|m_cnt_done_q~DUPLICATE                                                 ;                  ;                       ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|n_cnt_done_q                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|n_cnt_done_q~DUPLICATE                                                 ;                  ;                       ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[14][0]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[14][0]~DUPLICATE                                         ;                  ;                       ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_odd_duty_div_en[2]                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_odd_duty_div_en[2]~DUPLICATE                                ;                  ;                       ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_c_cnt_hi[0]                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_c_cnt_hi[0]~DUPLICATE                                              ;                  ;                       ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|vga_generator1:u_vga_generator1|PHASE[0]                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|vga_generator1:u_vga_generator1|PHASE[0]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|vga_generator1:u_vga_generator1|PHASE[9]                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|vga_generator1:u_vga_generator1|PHASE[9]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|vga_generator1:u_vga_generator1|PHASE[17]                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|vga_generator1:u_vga_generator1|PHASE[17]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|vga_generator1:u_vga_generator1|PHASE_CNT[0]                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|vga_generator1:u_vga_generator1|PHASE_CNT[0]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; M1:inst1|DATA_GOT[6]                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M1:inst1|DATA_GOT[6]~DUPLICATE                                                                                                                                                                                                                                     ;                  ;                       ;
; RX:inst8|INT_DATA_OUT[3]                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RX:inst8|INT_DATA_OUT[3]~DUPLICATE                                                                                                                                                                                                                                 ;                  ;                       ;
; RX:inst12|BIT_DURATION[11]                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RX:inst12|BIT_DURATION[11]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; SIRC:inst7|BIT_COUNT[1]                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SIRC:inst7|BIT_COUNT[1]~DUPLICATE                                                                                                                                                                                                                                  ;                  ;                       ;
; SIRC:inst7|BIT_COUNT[2]                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SIRC:inst7|BIT_COUNT[2]~DUPLICATE                                                                                                                                                                                                                                  ;                  ;                       ;
; SIRC:inst7|BIT_TIME_COUNT[1]                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SIRC:inst7|BIT_TIME_COUNT[1]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; SIRC:inst7|BIT_TIME_COUNT[5]                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SIRC:inst7|BIT_TIME_COUNT[5]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; SIRC:inst7|BIT_TIME_COUNT[7]                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SIRC:inst7|BIT_TIME_COUNT[7]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; SIRC:inst7|BIT_TIME_COUNT[8]                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SIRC:inst7|BIT_TIME_COUNT[8]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; SIRC:inst7|BIT_TIME_COUNT[11]                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SIRC:inst7|BIT_TIME_COUNT[11]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; SIRC:inst7|BIT_TIME_COUNT[12]                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SIRC:inst7|BIT_TIME_COUNT[12]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; SIRC:inst7|BIT_TIME_COUNT[17]                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SIRC:inst7|BIT_TIME_COUNT[17]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; SIRC:inst7|SHIFT[7]                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SIRC:inst7|SHIFT[7]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; SIRC:inst7|SHIFT[8]                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SIRC:inst7|SHIFT[8]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; SIRC:inst7|START_BIT_TIME[2]                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SIRC:inst7|START_BIT_TIME[2]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; SIRC:inst7|START_BIT_TIME[5]                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SIRC:inst7|START_BIT_TIME[5]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; SIRC:inst7|START_BIT_TIME[7]                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SIRC:inst7|START_BIT_TIME[7]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; SIRC:inst7|START_BIT_TIME[11]                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SIRC:inst7|START_BIT_TIME[11]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; SIRC:inst7|START_BIT_TIME[13]                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SIRC:inst7|START_BIT_TIME[13]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; SIRC:inst7|START_BIT_TIME[15]                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SIRC:inst7|START_BIT_TIME[15]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; SIRC:inst7|START_BIT_TIME[17]                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SIRC:inst7|START_BIT_TIME[17]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; adc_reader:inst11|sdi_index[0]                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; adc_reader:inst11|sdi_index[0]~DUPLICATE                                                                                                                                                                                                                           ;                  ;                       ;
; adc_reader:inst11|sdi_index[2]                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; adc_reader:inst11|sdi_index[2]~DUPLICATE                                                                                                                                                                                                                           ;                  ;                       ;
; adc_reader:inst11|tick[2]                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; adc_reader:inst11|tick[2]~DUPLICATE                                                                                                                                                                                                                                ;                  ;                       ;
; loads:inst5|LOADS1:inst1|DATA[6][0]                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; loads:inst5|LOADS1:inst1|DATA[6][0]~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; loads:inst5|LOADS1:inst1|DATA[7][0]                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; loads:inst5|LOADS1:inst1|DATA[7][0]~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; loads:inst5|LOADS1:inst1|DATA[8][0]                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; loads:inst5|LOADS1:inst1|DATA[8][0]~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; loads:inst5|LOADS1:inst1|DATA[9][0]                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; loads:inst5|LOADS1:inst1|DATA[9][0]~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; loads:inst5|LOADS1:inst1|DATA[11][0]                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; loads:inst5|LOADS1:inst1|DATA[11][0]~DUPLICATE                                                                                                                                                                                                                     ;                  ;                       ;
; loads:inst5|LOADS1:inst1|DATA[12][0]                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; loads:inst5|LOADS1:inst1|DATA[12][0]~DUPLICATE                                                                                                                                                                                                                     ;                  ;                       ;
; loads:inst5|LOADS1:inst1|INDEX1[0]                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; loads:inst5|LOADS1:inst1|INDEX1[0]~DUPLICATE                                                                                                                                                                                                                       ;                  ;                       ;
; loads:inst5|LOADS1:inst1|INDEX1[1]                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; loads:inst5|LOADS1:inst1|INDEX1[1]~DUPLICATE                                                                                                                                                                                                                       ;                  ;                       ;
; loads:inst5|LOADS1:inst1|PRES_STATEF                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; loads:inst5|LOADS1:inst1|PRES_STATEF~DUPLICATE                                                                                                                                                                                                                     ;                  ;                       ;
; loads:inst5|TX:inst4|BIT_DURATION[3]                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; loads:inst5|TX:inst4|BIT_DURATION[3]~DUPLICATE                                                                                                                                                                                                                     ;                  ;                       ;
; loads:inst5|fifo:inst|scfifo:scfifo_component|scfifo_ai91:auto_generated|a_dpfifo_ho91:dpfifo|a_fefifo_66e:fifo_state|b_full                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; loads:inst5|fifo:inst|scfifo:scfifo_component|scfifo_ai91:auto_generated|a_dpfifo_ho91:dpfifo|a_fefifo_66e:fifo_state|b_full~DUPLICATE                                                                                                                             ;                  ;                       ;
; pumps:inst6|ARBITER_PUMPS:inst|POWER_SINKED[0]                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pumps:inst6|ARBITER_PUMPS:inst|POWER_SINKED[0]~DUPLICATE                                                                                                                                                                                                           ;                  ;                       ;
; pumps:inst6|ARBITER_PUMPS:inst|POWER_SINKED[3]                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pumps:inst6|ARBITER_PUMPS:inst|POWER_SINKED[3]~DUPLICATE                                                                                                                                                                                                           ;                  ;                       ;
; pumps:inst6|ARBITER_PUMPS:inst|POWER_SOURCED[1]                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pumps:inst6|ARBITER_PUMPS:inst|POWER_SOURCED[1]~DUPLICATE                                                                                                                                                                                                          ;                  ;                       ;
; pumps:inst6|PWM:CHARGE|CARRIER_PERIOD[4]                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pumps:inst6|PWM:CHARGE|CARRIER_PERIOD[4]~DUPLICATE                                                                                                                                                                                                                 ;                  ;                       ;
; pumps:inst6|PWM:CHARGE|CARRIER_PERIOD[17]                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pumps:inst6|PWM:CHARGE|CARRIER_PERIOD[17]~DUPLICATE                                                                                                                                                                                                                ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                                                   ;
+---------------------------------------+-------------------+--------------+-------------------------------------------+---------------------------------+------------------------------+
; Name                                  ; Ignored Entity    ; Ignored From ; Ignored To                                ; Ignored Value                   ; Ignored Source               ;
+---------------------------------------+-------------------+--------------+-------------------------------------------+---------------------------------+------------------------------+
; Location                              ;                   ;              ; ARDUINO_IO[0]                             ; PIN_AG13                        ; QSF Assignment               ;
; Location                              ;                   ;              ; ARDUINO_IO[10]                            ; PIN_AF15                        ; QSF Assignment               ;
; Location                              ;                   ;              ; ARDUINO_IO[11]                            ; PIN_AG16                        ; QSF Assignment               ;
; Location                              ;                   ;              ; ARDUINO_IO[12]                            ; PIN_AH11                        ; QSF Assignment               ;
; Location                              ;                   ;              ; ARDUINO_IO[13]                            ; PIN_AH12                        ; QSF Assignment               ;
; Location                              ;                   ;              ; ARDUINO_IO[14]                            ; PIN_AH9                         ; QSF Assignment               ;
; Location                              ;                   ;              ; ARDUINO_IO[15]                            ; PIN_AG11                        ; QSF Assignment               ;
; Location                              ;                   ;              ; ARDUINO_IO[1]                             ; PIN_AF13                        ; QSF Assignment               ;
; Location                              ;                   ;              ; ARDUINO_IO[2]                             ; PIN_AG10                        ; QSF Assignment               ;
; Location                              ;                   ;              ; ARDUINO_IO[3]                             ; PIN_AG9                         ; QSF Assignment               ;
; Location                              ;                   ;              ; ARDUINO_IO[4]                             ; PIN_U14                         ; QSF Assignment               ;
; Location                              ;                   ;              ; ARDUINO_IO[5]                             ; PIN_U13                         ; QSF Assignment               ;
; Location                              ;                   ;              ; ARDUINO_IO[6]                             ; PIN_AG8                         ; QSF Assignment               ;
; Location                              ;                   ;              ; ARDUINO_IO[8]                             ; PIN_AF17                        ; QSF Assignment               ;
; Location                              ;                   ;              ; ARDUINO_IO[9]                             ; PIN_AE15                        ; QSF Assignment               ;
; Location                              ;                   ;              ; ARDUINO_RESET_N                           ; PIN_AH7                         ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_0[0]                                 ; PIN_V12                         ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_0[10]                                ; PIN_AD5                         ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_0[11]                                ; PIN_AG14                        ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_0[12]                                ; PIN_AE23                        ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_0[13]                                ; PIN_AE6                         ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_0[14]                                ; PIN_AD23                        ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_0[15]                                ; PIN_AE24                        ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_0[16]                                ; PIN_D12                         ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_0[17]                                ; PIN_AD20                        ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_0[18]                                ; PIN_C12                         ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_0[19]                                ; PIN_AD17                        ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_0[1]                                 ; PIN_E8                          ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_0[20]                                ; PIN_AC23                        ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_0[21]                                ; PIN_AC22                        ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_0[22]                                ; PIN_Y19                         ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_0[23]                                ; PIN_AB23                        ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_0[24]                                ; PIN_AA19                        ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_0[25]                                ; PIN_W11                         ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_0[26]                                ; PIN_AA18                        ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_0[27]                                ; PIN_W14                         ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_0[28]                                ; PIN_Y18                         ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_0[29]                                ; PIN_Y17                         ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_0[2]                                 ; PIN_W12                         ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_0[30]                                ; PIN_AB25                        ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_0[31]                                ; PIN_AB26                        ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_0[32]                                ; PIN_Y11                         ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_0[33]                                ; PIN_AA26                        ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_0[34]                                ; PIN_AA13                        ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_0[35]                                ; PIN_AA11                        ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_0[3]                                 ; PIN_D11                         ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_0[4]                                 ; PIN_D8                          ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_0[5]                                 ; PIN_AH13                        ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_0[6]                                 ; PIN_AF7                         ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_0[7]                                 ; PIN_AH14                        ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_0[8]                                 ; PIN_AF4                         ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_0[9]                                 ; PIN_AH3                         ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_1[0]                                 ; PIN_Y15                         ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_1[10]                                ; PIN_AG25                        ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_1[11]                                ; PIN_AH26                        ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_1[12]                                ; PIN_AH24                        ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_1[13]                                ; PIN_AF25                        ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_1[14]                                ; PIN_AG23                        ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_1[15]                                ; PIN_AF23                        ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_1[16]                                ; PIN_AG24                        ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_1[17]                                ; PIN_AH22                        ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_1[18]                                ; PIN_AH21                        ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_1[19]                                ; PIN_AG21                        ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_1[1]                                 ; PIN_AC24                        ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_1[20]                                ; PIN_AH23                        ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_1[21]                                ; PIN_AA20                        ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_1[22]                                ; PIN_AF22                        ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_1[23]                                ; PIN_AE22                        ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_1[24]                                ; PIN_AG20                        ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_1[25]                                ; PIN_AF21                        ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_1[26]                                ; PIN_AG19                        ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_1[27]                                ; PIN_AH19                        ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_1[28]                                ; PIN_AG18                        ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_1[29]                                ; PIN_AH18                        ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_1[2]                                 ; PIN_AA15                        ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_1[30]                                ; PIN_AF18                        ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_1[31]                                ; PIN_AF20                        ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_1[32]                                ; PIN_AG15                        ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_1[33]                                ; PIN_AE20                        ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_1[34]                                ; PIN_AE19                        ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_1[35]                                ; PIN_AE17                        ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_1[3]                                 ; PIN_AD26                        ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_1[4]                                 ; PIN_AG28                        ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_1[5]                                 ; PIN_AF28                        ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_1[6]                                 ; PIN_AE25                        ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_1[7]                                 ; PIN_AF27                        ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_1[8]                                 ; PIN_AG26                        ; QSF Assignment               ;
; Location                              ;                   ;              ; GPIO_1[9]                                 ; PIN_AH27                        ; QSF Assignment               ;
; Location                              ;                   ;              ; LED[4]                                    ; PIN_AF26                        ; QSF Assignment               ;
; Location                              ;                   ;              ; LED[5]                                    ; PIN_AE26                        ; QSF Assignment               ;
; Location                              ;                   ;              ; LED[6]                                    ; PIN_Y16                         ; QSF Assignment               ;
; Location                              ;                   ;              ; LED[7]                                    ; PIN_AA23                        ; QSF Assignment               ;
; Location                              ;                   ;              ; SW[0]                                     ; PIN_Y24                         ; QSF Assignment               ;
; Location                              ;                   ;              ; SW[1]                                     ; PIN_W24                         ; QSF Assignment               ;
; Location                              ;                   ;              ; SW[2]                                     ; PIN_W21                         ; QSF Assignment               ;
; Location                              ;                   ;              ; SW[3]                                     ; PIN_W20                         ; QSF Assignment               ;
; Unforce Merging of PLL Output Counter ; DE10_Nano_HDMI_TX ;              ; *pll_0002*|altera_pll:altera_pll_i*|*     ; ON                              ; pll/pll/pll_0002.qip         ;
; PLL Compensation Mode                 ; DE10_Nano_HDMI_TX ;              ; *sys_pll_0002*|altera_pll:altera_pll_i*|* ; NORMAL                          ; pll/sys_pll/sys_pll_0002.qip ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; ARDUINO_IO[0]                             ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; ARDUINO_IO[10]                            ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; ARDUINO_IO[11]                            ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; ARDUINO_IO[12]                            ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; ARDUINO_IO[13]                            ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; ARDUINO_IO[14]                            ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; ARDUINO_IO[15]                            ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; ARDUINO_IO[1]                             ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; ARDUINO_IO[2]                             ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; ARDUINO_IO[3]                             ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; ARDUINO_IO[4]                             ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; ARDUINO_IO[5]                             ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; ARDUINO_IO[6]                             ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; ARDUINO_IO[8]                             ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; ARDUINO_IO[9]                             ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; ARDUINO_RESET_N                           ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_0[0]                                 ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_0[10]                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_0[11]                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_0[12]                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_0[13]                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_0[14]                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_0[15]                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_0[16]                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_0[17]                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_0[18]                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_0[19]                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_0[1]                                 ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_0[20]                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_0[21]                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_0[22]                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_0[23]                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_0[24]                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_0[25]                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_0[26]                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_0[27]                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_0[28]                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_0[29]                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_0[2]                                 ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_0[30]                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_0[31]                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_0[32]                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_0[33]                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_0[34]                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_0[35]                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_0[3]                                 ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_0[4]                                 ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_0[5]                                 ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_0[6]                                 ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_0[7]                                 ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_0[8]                                 ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_0[9]                                 ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_1[0]                                 ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_1[10]                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_1[11]                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_1[12]                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_1[13]                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_1[14]                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_1[15]                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_1[16]                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_1[17]                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_1[18]                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_1[19]                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_1[1]                                 ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_1[20]                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_1[21]                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_1[22]                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_1[23]                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_1[24]                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_1[25]                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_1[26]                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_1[27]                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_1[28]                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_1[29]                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_1[2]                                 ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_1[30]                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_1[31]                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_1[32]                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_1[33]                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_1[34]                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_1[35]                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_1[3]                                 ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_1[4]                                 ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_1[5]                                 ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_1[6]                                 ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_1[7]                                 ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_1[8]                                 ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; GPIO_1[9]                                 ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_CONV_USB_N                            ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_ADDR[0]                          ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_ADDR[10]                         ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_ADDR[11]                         ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_ADDR[12]                         ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_ADDR[13]                         ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_ADDR[14]                         ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_ADDR[1]                          ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_ADDR[2]                          ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_ADDR[3]                          ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_ADDR[4]                          ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_ADDR[5]                          ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_ADDR[6]                          ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_ADDR[7]                          ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_ADDR[8]                          ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_ADDR[9]                          ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_BA[0]                            ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_BA[1]                            ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_BA[2]                            ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_CAS_N                            ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_CKE                              ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_CK_N                             ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_CK_P                             ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_CS_N                             ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_DM[0]                            ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_DM[1]                            ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_DM[2]                            ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_DM[3]                            ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_DQS_N[0]                         ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_DQS_N[1]                         ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_DQS_N[2]                         ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_DQS_N[3]                         ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_DQS_P[0]                         ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_DQS_P[1]                         ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_DQS_P[2]                         ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_DQS_P[3]                         ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_DQ[0]                            ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_DQ[10]                           ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_DQ[11]                           ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_DQ[12]                           ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_DQ[13]                           ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_DQ[14]                           ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_DQ[15]                           ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_DQ[16]                           ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_DQ[17]                           ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_DQ[18]                           ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_DQ[19]                           ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_DQ[1]                            ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_DQ[20]                           ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_DQ[21]                           ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_DQ[22]                           ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_DQ[23]                           ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_DQ[24]                           ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_DQ[25]                           ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_DQ[26]                           ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_DQ[27]                           ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_DQ[28]                           ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_DQ[29]                           ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_DQ[2]                            ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_DQ[30]                           ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_DQ[31]                           ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_DQ[3]                            ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_DQ[4]                            ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_DQ[5]                            ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_DQ[6]                            ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_DQ[7]                            ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_DQ[8]                            ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_DQ[9]                            ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_ODT                              ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_RAS_N                            ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_RESET_N                          ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_RZQ                              ; 1.5 V                           ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_DDR3_WE_N                             ; SSTL-15 CLASS I                 ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_ENET_GTX_CLK                          ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_ENET_INT_N                            ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_ENET_MDC                              ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_ENET_MDIO                             ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_ENET_RX_CLK                           ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_ENET_RX_DATA[0]                       ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_ENET_RX_DATA[1]                       ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_ENET_RX_DATA[2]                       ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_ENET_RX_DATA[3]                       ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_ENET_RX_DV                            ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_ENET_TX_DATA[0]                       ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_ENET_TX_DATA[1]                       ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_ENET_TX_DATA[2]                       ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_ENET_TX_DATA[3]                       ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_ENET_TX_EN                            ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_GSENSOR_INT                           ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_I2C0_SCLK                             ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_I2C0_SDAT                             ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_I2C1_SCLK                             ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_I2C1_SDAT                             ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_KEY                                   ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_LED                                   ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_LTC_GPIO                              ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_SD_CLK                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_SD_CMD                                ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_SD_DATA[0]                            ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_SD_DATA[1]                            ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_SD_DATA[2]                            ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_SD_DATA[3]                            ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_SPIM_CLK                              ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_SPIM_MISO                             ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_SPIM_MOSI                             ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_SPIM_SS                               ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_UART_RX                               ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_UART_TX                               ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_USB_CLKOUT                            ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_USB_DATA[0]                           ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_USB_DATA[1]                           ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_USB_DATA[2]                           ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_USB_DATA[3]                           ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_USB_DATA[4]                           ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_USB_DATA[5]                           ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_USB_DATA[6]                           ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_USB_DATA[7]                           ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_USB_DIR                               ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_USB_NXT                               ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; HPS_USB_STP                               ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; LED[4]                                    ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; LED[5]                                    ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; LED[6]                                    ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; LED[7]                                    ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; SW[0]                                     ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; SW[1]                                     ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; SW[2]                                     ; 3.3-V LVTTL                     ; QSF Assignment               ;
; I/O Standard                          ; DE10_Nano_HDMI_TX ;              ; SW[3]                                     ; 3.3-V LVTTL                     ; QSF Assignment               ;
+---------------------------------------+-------------------+--------------+-------------------------------------------+---------------------------------+------------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 4737 ) ; 0.00 % ( 0 / 4737 )        ; 0.00 % ( 0 / 4737 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 4737 ) ; 0.00 % ( 0 / 4737 )        ; 0.00 % ( 0 / 4737 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 4714 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 23 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/camp/Downloads/Demonstrations/FPGA/HDMI_TX/output_files/DE10_Nano_HDMI_TX.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2,347 / 41,910        ; 6 %   ;
; ALMs needed [=A-B+C]                                        ; 2,347                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2,511 / 41,910        ; 6 %   ;
;         [a] ALMs used for LUT logic and registers           ; 447                   ;       ;
;         [b] ALMs used for LUT logic                         ; 1,981                 ;       ;
;         [c] ALMs used for registers                         ; 83                    ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 168 / 41,910          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 4 / 41,910            ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 4                     ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 326 / 4,191           ; 8 %   ;
;     -- Logic LABs                                           ; 326                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 3,534                 ;       ;
;     -- 7 input functions                                    ; 108                   ;       ;
;     -- 6 input functions                                    ; 1,098                 ;       ;
;     -- 5 input functions                                    ; 785                   ;       ;
;     -- 4 input functions                                    ; 436                   ;       ;
;     -- <=3 input functions                                  ; 1,107                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 59                    ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 1,151                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 1,059 / 83,820        ; 1 %   ;
;         -- Secondary logic registers                        ; 92 / 83,820           ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 1,062                 ;       ;
;         -- Routing optimization registers                   ; 89                    ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 57 / 314              ; 18 %  ;
;     -- Clock pins                                           ; 5 / 8                 ; 63 %  ;
;     -- Dedicated input pins                                 ; 0 / 21                ; 0 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 1 / 553               ; < 1 % ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 256 / 5,662,720       ; < 1 % ;
; Total block memory implementation bits                      ; 10,240 / 5,662,720    ; < 1 % ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 112               ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 2 / 6                 ; 33 %  ;
; Global signals                                              ; 8                     ;       ;
;     -- Global clocks                                        ; 6 / 16                ; 38 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 1                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 1.8% / 1.8% / 1.7%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 24.5% / 24.8% / 23.4% ;       ;
; Maximum fan-out                                             ; 489                   ;       ;
; Highest non-global fan-out                                  ; 354                   ;       ;
; Total fan-out                                               ; 20298                 ;       ;
; Average fan-out                                             ; 4.16                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2347 / 41910 ( 6 % )  ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 2347                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2511 / 41910 ( 6 % )  ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 447                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1981                  ; 0                              ;
;         [c] ALMs used for registers                         ; 83                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 168 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 4 / 41910 ( < 1 % )   ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 4                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 326 / 4191 ( 8 % )    ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 326                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 3534                  ; 0                              ;
;     -- 7 input functions                                    ; 108                   ; 0                              ;
;     -- 6 input functions                                    ; 1098                  ; 0                              ;
;     -- 5 input functions                                    ; 785                   ; 0                              ;
;     -- 4 input functions                                    ; 436                   ; 0                              ;
;     -- <=3 input functions                                  ; 1107                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 59                    ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 1059 / 83820 ( 1 % )  ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 92 / 83820 ( < 1 % )  ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 1062                  ; 0                              ;
;         -- Routing optimization registers                   ; 89                    ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 53                    ; 4                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 256                   ; 0                              ;
; Total block memory implementation bits                      ; 10240                 ; 0                              ;
; M10K block                                                  ; 1 / 553 ( < 1 % )     ; 0 / 553 ( 0 % )                ;
; Clock enable block                                          ; 1 / 116 ( < 1 % )     ; 5 / 116 ( 4 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 2 / 6 ( 33 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 3 / 54 ( 5 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 2 / 6 ( 33 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 2 / 6 ( 33 % )                 ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 1335                  ; 37                             ;
;     -- Registered Input Connections                         ; 1271                  ; 0                              ;
;     -- Output Connections                                   ; 43                    ; 1329                           ;
;     -- Registered Output Connections                        ; 1                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 20301                 ; 1453                           ;
;     -- Registered Connections                               ; 6693                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 12                    ; 1366                           ;
;     -- hard_block:auto_generated_inst                       ; 1366                  ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 13                    ; 40                             ;
;     -- Output Ports                                         ; 38                    ; 25                             ;
;     -- Bidir Ports                                          ; 6                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 2                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 1                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; ADC_SDO       ; AD4   ; 3A       ; 6            ; 0            ; 51           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; DATA_IN_MODEM ; AG10  ; 4A       ; 54           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; DATA_IN_PW    ; AG13  ; 4A       ; 50           ; 0            ; 40           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; DATA_IN_SIRC  ; AF13  ; 4A       ; 50           ; 0            ; 57           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; FPGA_CLK1_50  ; V11   ; 3B       ; 32           ; 0            ; 0            ; 491                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; FPGA_CLK2_50  ; Y13   ; 4A       ; 56           ; 0            ; 0            ; 490                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; FPGA_CLK3_50  ; E11   ; 8A       ; 32           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; HDMI_TX_INT   ; AF11  ; 3B       ; 34           ; 0            ; 40           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[0]        ; AH17  ; 4A       ; 64           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[1]        ; AH16  ; 4A       ; 64           ; 0            ; 51           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; RST           ; W20   ; 5B       ; 89           ; 23           ; 20           ; 431                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; START_LOADS   ; W24   ; 5B       ; 89           ; 25           ; 20           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; START_PUMPS   ; Y24   ; 5B       ; 89           ; 25           ; 3            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADC_CONVST    ; U9    ; 3A       ; 4            ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ADC_SCK       ; V10   ; 3A       ; 6            ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ADC_SDI       ; AC4   ; 3A       ; 6            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DATA_OUT      ; AG8   ; 4A       ; 50           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_CLK   ; AG5   ; 3B       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_DE    ; AD19  ; 4A       ; 66           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[0]  ; AD12  ; 3B       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[10] ; AE9   ; 3B       ; 26           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[11] ; AB4   ; 3A       ; 4            ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[12] ; AE7   ; 3B       ; 28           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[13] ; AF6   ; 3B       ; 32           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[14] ; AF8   ; 3B       ; 28           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[15] ; AF5   ; 3B       ; 32           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[16] ; AE4   ; 3B       ; 26           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[17] ; AH2   ; 3B       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[18] ; AH4   ; 3B       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[19] ; AH5   ; 3B       ; 40           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[1]  ; AE12  ; 3B       ; 38           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[20] ; AH6   ; 3B       ; 40           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[21] ; AG6   ; 3B       ; 34           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[22] ; AF9   ; 3B       ; 30           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[23] ; AE8   ; 3B       ; 30           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[2]  ; W8    ; 3A       ; 2            ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[3]  ; Y8    ; 3A       ; 2            ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[4]  ; AD11  ; 3B       ; 30           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[5]  ; AD10  ; 3B       ; 26           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[6]  ; AE11  ; 3B       ; 30           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[7]  ; Y5    ; 3A       ; 2            ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[8]  ; AF10  ; 3B       ; 34           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[9]  ; Y4    ; 3A       ; 2            ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_HS    ; T8    ; 3A       ; 4            ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_VS    ; V13   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[0]        ; W15   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[1]        ; AA24  ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[2]        ; V16   ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[3]        ; V15   ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; PWM_CHARGE    ; U14   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; PWM_DISCHARGE ; U13   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-----------------------------------------------------------------------------------------------------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                             ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-----------------------------------------------------------------------------------------------------------------+
; HDMI_I2C_SCL ; U10   ; 3A       ; 6            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                               ;
; HDMI_I2C_SDA ; AA4   ; 3A       ; 4            ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; DE10_Nano_HDMI_TX1:inst|I2C_HDMI_Config:u_I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|SDAO (inverted) ;
; HDMI_I2S     ; T13   ; 3B       ; 36           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                               ;
; HDMI_LRCLK   ; T11   ; 3B       ; 28           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                               ;
; HDMI_MCLK    ; U11   ; 3B       ; 28           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                               ;
; HDMI_SCLK    ; T12   ; 3B       ; 36           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                               ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-----------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 12 / 16 ( 75 % ) ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 26 / 32 ( 81 % ) ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 11 / 68 ( 16 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 4 / 16 ( 25 % )  ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 3 / 7 ( 43 % )   ; 3.3V          ; --           ; 3.3V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 1 / 6 ( 17 % )   ; 3.3V          ; --           ; 3.3V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A11      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A24      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A25      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A26      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A27      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 59         ; 3A             ; HDMI_I2C_SDA                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA5      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA6      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA8      ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA11     ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA12     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA13     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA15     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA21     ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA23     ; 226        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA24     ; 224        ; 5A             ; LED[1]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA26     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA28     ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 57         ; 3A             ; HDMI_TX_D[11]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB23     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB25     ; 259        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB28     ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 63         ; 3A             ; ADC_SDI                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC5      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC6      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC7      ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC8      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC21     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 202        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC25     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC26     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 61         ; 3A             ; ADC_SDO                         ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD5      ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AD8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD9      ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD10     ; 103        ; 3B             ; HDMI_TX_D[5]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 111        ; 3B             ; HDMI_TX_D[4]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 125        ; 3B             ; HDMI_TX_D[0]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 165        ; 4A             ; HDMI_TX_DE                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD20     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD23     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD24     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AD25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD26     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD28     ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 102        ; 3B             ; HDMI_TX_D[16]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE5      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE7      ; 107        ; 3B             ; HDMI_TX_D[12]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE8      ; 110        ; 3B             ; HDMI_TX_D[23]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE9      ; 101        ; 3B             ; HDMI_TX_D[10]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE11     ; 109        ; 3B             ; HDMI_TX_D[6]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 127        ; 3B             ; HDMI_TX_D[1]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE14     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE15     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE17     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE19     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE26     ; 214        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 115        ; 3B             ; HDMI_TX_D[15]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF6      ; 113        ; 3B             ; HDMI_TX_D[13]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF7      ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF8      ; 105        ; 3B             ; HDMI_TX_D[14]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF9      ; 108        ; 3B             ; HDMI_TX_D[22]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 117        ; 3B             ; HDMI_TX_D[8]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 119        ; 3B             ; HDMI_TX_INT                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF12     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 133        ; 4A             ; DATA_IN_SIRC                    ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF14     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF15     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF18     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF20     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF25     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 212        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF27     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF28     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG4      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 126        ; 3B             ; HDMI_TX_CLK                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG6      ; 116        ; 3B             ; HDMI_TX_D[21]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG8      ; 134        ; 4A             ; DATA_OUT                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG9      ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG10     ; 142        ; 4A             ; DATA_IN_MODEM                   ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG11     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG13     ; 135        ; 4A             ; DATA_IN_PW                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG14     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG15     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG18     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG20     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG23     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG25     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG28     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH2      ; 121        ; 3B             ; HDMI_TX_D[17]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH3      ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 124        ; 3B             ; HDMI_TX_D[18]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH5      ; 129        ; 3B             ; HDMI_TX_D[19]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH6      ; 131        ; 3B             ; HDMI_TX_D[20]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH7      ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH11     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH12     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH16     ; 161        ; 4A             ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH17     ; 163        ; 4A             ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH18     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH21     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH22     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH26     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH27     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B8       ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B10      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B11      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B14      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B16      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B23      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B24      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B26      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C12      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C21      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C23      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C24      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C25      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C26      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C28      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D7       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; D8       ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D9       ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D17      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D23      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D25      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D26      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D27      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E6       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E8       ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E11      ; 474        ; 8A             ; FPGA_CLK3_50                    ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E12      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E13      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E14      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E18      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E25      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E26      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E28      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F5       ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F23      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F25      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F26      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F28      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G5       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G23      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G25      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H9       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H16      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H19      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H23      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H25      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H28      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J8       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J12      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J16      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J17      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J20      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J21      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K10      ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K18      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K19      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K26      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L21      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L25      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L28      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R21      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R24      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R26      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T8       ; 56         ; 3A             ; HDMI_TX_HS                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 106        ; 3B             ; HDMI_LRCLK                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T12      ; 120        ; 3B             ; HDMI_SCLK                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T13      ; 122        ; 3B             ; HDMI_I2S                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T16      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T17      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T24      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T28      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U8       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ; 58         ; 3A             ; ADC_CONVST                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U10      ; 62         ; 3A             ; HDMI_I2C_SCL                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U11      ; 104        ; 3B             ; HDMI_MCLK                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U13      ; 136        ; 4A             ; PWM_DISCHARGE                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U14      ; 138        ; 4A             ; PWM_CHARGE                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U15      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U16      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U21      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ; 60         ; 3A             ; ADC_SCK                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V11      ; 114        ; 3B             ; FPGA_CLK1_50                    ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V12      ; 130        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V13      ; 152        ; 4A             ; HDMI_TX_VS                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ; 227        ; 5A             ; LED[3]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V16      ; 225        ; 5A             ; LED[2]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V17      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V18      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V19      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V20      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V24      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V25      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V27      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 54         ; 3A             ; HDMI_TX_D[2]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W9       ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W10      ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W11      ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W12      ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W13      ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W14      ; 154        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W15      ; 223        ; 5A             ; LED[0]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W17      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W20      ; 254        ; 5B             ; RST                             ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 252        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W24      ; 258        ; 5B             ; START_LOADS                     ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W26      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 53         ; 3A             ; HDMI_TX_D[9]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y5       ; 55         ; 3A             ; HDMI_TX_D[7]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y8       ; 52         ; 3A             ; HDMI_TX_D[3]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y9       ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; Y10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; Y11      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ; 146        ; 4A             ; FPGA_CLK2_50                    ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 221        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y17      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y18      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y19      ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y24      ; 256        ; 5B             ; START_PUMPS                     ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; PWM_CHARGE    ; Missing drive strength and slew rate ;
; PWM_DISCHARGE ; Missing drive strength and slew rate ;
; HDMI_TX_CLK   ; Missing drive strength and slew rate ;
; HDMI_TX_DE    ; Missing drive strength and slew rate ;
; HDMI_TX_HS    ; Missing drive strength and slew rate ;
; HDMI_TX_VS    ; Missing drive strength and slew rate ;
; ADC_CONVST    ; Missing drive strength and slew rate ;
; ADC_SCK       ; Missing drive strength and slew rate ;
; ADC_SDI       ; Missing drive strength and slew rate ;
; DATA_OUT      ; Missing drive strength and slew rate ;
; HDMI_TX_D[23] ; Missing drive strength and slew rate ;
; HDMI_TX_D[22] ; Missing drive strength and slew rate ;
; HDMI_TX_D[21] ; Missing drive strength and slew rate ;
; HDMI_TX_D[20] ; Missing drive strength and slew rate ;
; HDMI_TX_D[19] ; Missing drive strength and slew rate ;
; HDMI_TX_D[18] ; Missing drive strength and slew rate ;
; HDMI_TX_D[17] ; Missing drive strength and slew rate ;
; HDMI_TX_D[16] ; Missing drive strength and slew rate ;
; HDMI_TX_D[15] ; Missing drive strength and slew rate ;
; HDMI_TX_D[14] ; Missing drive strength and slew rate ;
; HDMI_TX_D[13] ; Missing drive strength and slew rate ;
; HDMI_TX_D[12] ; Missing drive strength and slew rate ;
; HDMI_TX_D[11] ; Missing drive strength and slew rate ;
; HDMI_TX_D[10] ; Missing drive strength and slew rate ;
; HDMI_TX_D[9]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[8]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[7]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[6]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[5]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[4]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[3]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[2]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[1]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[0]  ; Missing drive strength and slew rate ;
; LED[3]        ; Missing drive strength and slew rate ;
; LED[2]        ; Missing drive strength and slew rate ;
; LED[1]        ; Missing drive strength and slew rate ;
; LED[0]        ; Missing drive strength and slew rate ;
; HDMI_I2C_SCL  ; Missing drive strength and slew rate ;
; HDMI_I2C_SDA  ; Missing drive strength and slew rate ;
; HDMI_I2S      ; Missing drive strength and slew rate ;
; HDMI_LRCLK    ; Missing drive strength and slew rate ;
; HDMI_MCLK     ; Missing drive strength and slew rate ;
; HDMI_SCLK     ; Missing drive strength and slew rate ;
+---------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                                                                             ;                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll:u_pll|pll_0002:pll_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|altera_cyclonev_pll_base:fpll_0|fpll ;                            ;
;     -- PLL Type                                                                                                                                             ; Integer PLL                ;
;     -- PLL Location                                                                                                                                         ; FRACTIONALPLL_X89_Y1_N0    ;
;     -- PLL Feedback clock type                                                                                                                              ; Global Clock               ;
;     -- PLL Bandwidth                                                                                                                                        ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                                                              ; 600000 to 300000 Hz        ;
;     -- Reference Clock Frequency                                                                                                                            ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                                                           ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                                                    ; 810.0 MHz                  ;
;     -- PLL Operation Mode                                                                                                                                   ; Normal                     ;
;     -- PLL Freq Min Lock                                                                                                                                    ; 37.037038 MHz              ;
;     -- PLL Freq Max Lock                                                                                                                                    ; 98.765432 MHz              ;
;     -- PLL Enable                                                                                                                                           ; On                         ;
;     -- PLL Fractional Division                                                                                                                              ; N/A                        ;
;     -- M Counter                                                                                                                                            ; 81                         ;
;     -- N Counter                                                                                                                                            ; 5                          ;
;     -- PLL Refclk Select                                                                                                                                    ;                            ;
;             -- PLL Refclk Select Location                                                                                                                   ; PLLREFCLKSELECT_X89_Y7_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                                                           ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                                                           ; clk_0                      ;
;             -- ADJPLLIN source                                                                                                                              ; N/A                        ;
;             -- CORECLKIN source                                                                                                                             ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                                                           ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                                                            ; N/A                        ;
;             -- RXIQCLKIN source                                                                                                                             ; N/A                        ;
;             -- CLKIN(0) source                                                                                                                              ; FPGA_CLK2_50~input         ;
;             -- CLKIN(1) source                                                                                                                              ; N/A                        ;
;             -- CLKIN(2) source                                                                                                                              ; N/A                        ;
;             -- CLKIN(3) source                                                                                                                              ; N/A                        ;
;     -- PLL Output Counter                                                                                                                                   ;                            ;
;         -- DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll:u_pll|pll_0002:pll_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|counter[0].output_counter ;                            ;
;             -- Output Clock Frequency                                                                                                                       ; 162.0 MHz                  ;
;             -- Output Clock Location                                                                                                                        ; PLLOUTPUTCOUNTER_X89_Y2_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                       ; On                         ;
;             -- Duty Cycle                                                                                                                                   ; 50.0000                    ;
;             -- Phase Shift                                                                                                                                  ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                                    ; 5                          ;
;             -- C Counter PH Mux PRST                                                                                                                        ; 0                          ;
;             -- C Counter PRST                                                                                                                               ; 1                          ;
;                                                                                                                                                             ;                            ;
; DE10_Nano_HDMI_TX1:inst|sys_pll:u_sys_pll|sys_pll_0002:sys_pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                                  ;                            ;
;     -- PLL Type                                                                                                                                             ; Integer PLL                ;
;     -- PLL Location                                                                                                                                         ; FRACTIONALPLL_X0_Y15_N0    ;
;     -- PLL Feedback clock type                                                                                                                              ; Global Clock               ;
;     -- PLL Bandwidth                                                                                                                                        ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                                                              ; 600000 to 300000 Hz        ;
;     -- Reference Clock Frequency                                                                                                                            ; 100.0 MHz                  ;
;     -- Reference Clock Sourced by                                                                                                                           ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                                                    ; 482.352941 MHz             ;
;     -- PLL Operation Mode                                                                                                                                   ; Normal                     ;
;     -- PLL Freq Min Lock                                                                                                                                    ; 85.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                                                                    ; 165.853658 MHz             ;
;     -- PLL Enable                                                                                                                                           ; On                         ;
;     -- PLL Fractional Division                                                                                                                              ; N/A                        ;
;     -- M Counter                                                                                                                                            ; 82                         ;
;     -- N Counter                                                                                                                                            ; 17                         ;
;     -- PLL Refclk Select                                                                                                                                    ;                            ;
;             -- PLL Refclk Select Location                                                                                                                   ; PLLREFCLKSELECT_X0_Y21_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                                                           ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                                                           ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                                                              ; N/A                        ;
;             -- CORECLKIN source                                                                                                                             ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                                                           ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                                                            ; N/A                        ;
;             -- RXIQCLKIN source                                                                                                                             ; N/A                        ;
;             -- CLKIN(0) source                                                                                                                              ; FPGA_CLK1_50~input         ;
;             -- CLKIN(1) source                                                                                                                              ; N/A                        ;
;             -- CLKIN(2) source                                                                                                                              ; N/A                        ;
;             -- CLKIN(3) source                                                                                                                              ; N/A                        ;
;     -- PLL Output Counter                                                                                                                                   ;                            ;
;         -- DE10_Nano_HDMI_TX1:inst|sys_pll:u_sys_pll|sys_pll_0002:sys_pll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER                   ;                            ;
;             -- Output Clock Frequency                                                                                                                       ; 1.199882 MHz               ;
;             -- Output Clock Location                                                                                                                        ; PLLOUTPUTCOUNTER_X0_Y20_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                       ; Off                        ;
;             -- Duty Cycle                                                                                                                                   ; 50.0000                    ;
;             -- Phase Shift                                                                                                                                  ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                                    ; 402                        ;
;             -- C Counter PH Mux PRST                                                                                                                        ; 0                          ;
;             -- C Counter PRST                                                                                                                               ; 1                          ;
;         -- DE10_Nano_HDMI_TX1:inst|sys_pll:u_sys_pll|sys_pll_0002:sys_pll_inst|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER                   ;                            ;
;             -- Output Clock Frequency                                                                                                                       ; 1.536155 MHz               ;
;             -- Output Clock Location                                                                                                                        ; PLLOUTPUTCOUNTER_X0_Y21_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                       ; Off                        ;
;             -- Duty Cycle                                                                                                                                   ; 50.0000                    ;
;             -- Phase Shift                                                                                                                                  ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                                    ; 314                        ;
;             -- C Counter PH Mux PRST                                                                                                                        ; 0                          ;
;             -- C Counter PRST                                                                                                                               ; 1                          ;
;                                                                                                                                                             ;                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+--------------+
; Compilation Hierarchy Node                                                                           ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                    ; Entity Name              ; Library Name ;
+------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+--------------+
; |DE10_Nano_HDMI_TX                                                                                   ; 2346.5 (0.0)         ; 2510.0 (0.5)                     ; 167.5 (0.5)                                       ; 4.0 (0.0)                        ; 0.0 (0.0)            ; 3534 (1)            ; 1151 (0)                  ; 0 (0)         ; 256               ; 1     ; 0          ; 57   ; 0            ; |DE10_Nano_HDMI_TX                                                                                                                                                                                                                                                                     ; DE10_Nano_HDMI_TX        ; work         ;
;    |ADC_ARBITER:inst4|                                                                               ; 21.7 (21.7)          ; 22.8 (22.8)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|ADC_ARBITER:inst4                                                                                                                                                                                                                                                   ; ADC_ARBITER              ; work         ;
;    |ARBITER2:inst2|                                                                                  ; 36.0 (36.0)          ; 36.0 (36.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (56)             ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|ARBITER2:inst2                                                                                                                                                                                                                                                      ; ARBITER2                 ; work         ;
;    |DE10_Nano_HDMI_TX1:inst|                                                                         ; 1966.0 (9.0)         ; 2111.2 (9.5)                     ; 149.2 (0.5)                                       ; 4.0 (0.0)                        ; 0.0 (0.0)            ; 2893 (16)           ; 682 (15)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|DE10_Nano_HDMI_TX1:inst                                                                                                                                                                                                                                             ; DE10_Nano_HDMI_TX1       ; work         ;
;       |I2C_HDMI_Config:u_I2C_HDMI_Config|                                                            ; 61.5 (25.7)          ; 68.0 (27.8)                      ; 6.5 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 100 (48)            ; 70 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|DE10_Nano_HDMI_TX1:inst|I2C_HDMI_Config:u_I2C_HDMI_Config                                                                                                                                                                                                           ; I2C_HDMI_Config          ; work         ;
;          |I2C_Controller:u0|                                                                         ; 35.8 (0.0)           ; 40.3 (0.0)                       ; 4.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (0)              ; 28 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|DE10_Nano_HDMI_TX1:inst|I2C_HDMI_Config:u_I2C_HDMI_Config|I2C_Controller:u0                                                                                                                                                                                         ; I2C_Controller           ; work         ;
;             |I2C_WRITE_WDATA:wrd|                                                                    ; 35.8 (35.8)          ; 40.3 (40.3)                      ; 4.4 (4.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (52)             ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|DE10_Nano_HDMI_TX1:inst|I2C_HDMI_Config:u_I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd                                                                                                                                                                     ; I2C_WRITE_WDATA          ; work         ;
;       |sys_pll:u_sys_pll|                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|DE10_Nano_HDMI_TX1:inst|sys_pll:u_sys_pll                                                                                                                                                                                                                           ; sys_pll                  ; sys_pll      ;
;          |sys_pll_0002:sys_pll_inst|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|DE10_Nano_HDMI_TX1:inst|sys_pll:u_sys_pll|sys_pll_0002:sys_pll_inst                                                                                                                                                                                                 ; sys_pll_0002             ; sys_pll      ;
;             |altera_pll:altera_pll_i|                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|DE10_Nano_HDMI_TX1:inst|sys_pll:u_sys_pll|sys_pll_0002:sys_pll_inst|altera_pll:altera_pll_i                                                                                                                                                                         ; altera_pll               ; work         ;
;       |vpg:u_vpg|                                                                                    ; 1889.0 (5.7)         ; 2022.9 (5.9)                     ; 137.9 (0.2)                                       ; 4.0 (0.0)                        ; 0.0 (0.0)            ; 2767 (13)           ; 581 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|DE10_Nano_HDMI_TX1:inst|vpg:u_vpg                                                                                                                                                                                                                                   ; vpg                      ; work         ;
;          |pll:u_pll|                                                                                 ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll:u_pll                                                                                                                                                                                                                         ; pll                      ; pll          ;
;             |pll_0002:pll_inst|                                                                      ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll:u_pll|pll_0002:pll_inst                                                                                                                                                                                                       ; pll_0002                 ; pll          ;
;                |altera_pll:altera_pll_i|                                                             ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll:u_pll|pll_0002:pll_inst|altera_pll:altera_pll_i                                                                                                                                                                               ; altera_pll               ; work         ;
;                   |altera_cyclonev_pll:cyclonev_pll|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll:u_pll|pll_0002:pll_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll                                                                                                                                              ; altera_cyclonev_pll      ; work         ;
;                      |altera_cyclonev_pll_base:fpll_0|                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll:u_pll|pll_0002:pll_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|altera_cyclonev_pll_base:fpll_0                                                                                                              ; altera_cyclonev_pll_base ; work         ;
;                   |dps_extra_kick:dps_extra_inst|                                                    ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll:u_pll|pll_0002:pll_inst|altera_pll:altera_pll_i|dps_extra_kick:dps_extra_inst                                                                                                                                                 ; dps_extra_kick           ; work         ;
;          |pll_controller:u_pll_controller|                                                           ; 36.2 (36.2)          ; 38.2 (38.2)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (56)             ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_controller:u_pll_controller                                                                                                                                                                                                   ; pll_controller           ; work         ;
;          |pll_reconfig:u_pll_reconfig|                                                               ; 732.8 (0.0)          ; 810.7 (0.0)                      ; 81.3 (0.0)                                        ; 3.5 (0.0)                        ; 0.0 (0.0)            ; 1118 (0)            ; 458 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig                                                                                                                                                                                                       ; pll_reconfig             ; pll_reconfig ;
;             |altera_pll_reconfig_top:pll_reconfig_inst|                                              ; 732.8 (0.0)          ; 810.7 (0.0)                      ; 81.3 (0.0)                                        ; 3.5 (0.0)                        ; 0.0 (0.0)            ; 1118 (0)            ; 458 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst                                                                                                                                                             ; altera_pll_reconfig_top  ; pll_reconfig ;
;                |altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0| ; 732.8 (660.4)        ; 810.7 (732.9)                    ; 81.3 (75.6)                                       ; 3.5 (3.0)                        ; 0.0 (0.0)            ; 1118 (991)          ; 458 (383)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0                                                                         ; altera_pll_reconfig_core ; pll_reconfig ;
;                   |altera_std_synchronizer:altera_std_synchronizer_inst|                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|altera_std_synchronizer:altera_std_synchronizer_inst                    ; altera_std_synchronizer  ; pll_reconfig ;
;                   |dprio_mux:dprio_mux_inst|                                                         ; 13.3 (13.3)          ; 16.5 (16.5)                      ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dprio_mux:dprio_mux_inst                                                ; dprio_mux                ; pll_reconfig ;
;                   |dyn_phase_shift:dyn_phase_shift_inst|                                             ; 40.6 (35.6)          ; 40.9 (35.9)                      ; 0.8 (0.8)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 70 (65)             ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst                                    ; dyn_phase_shift          ; pll_reconfig ;
;                      |generic_lcell_comb:lcell_cnt_sel_0|                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|generic_lcell_comb:lcell_cnt_sel_0 ; generic_lcell_comb       ; pll_reconfig ;
;                      |generic_lcell_comb:lcell_cnt_sel_1|                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|generic_lcell_comb:lcell_cnt_sel_1 ; generic_lcell_comb       ; pll_reconfig ;
;                      |generic_lcell_comb:lcell_cnt_sel_2|                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|generic_lcell_comb:lcell_cnt_sel_2 ; generic_lcell_comb       ; pll_reconfig ;
;                      |generic_lcell_comb:lcell_cnt_sel_3|                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|generic_lcell_comb:lcell_cnt_sel_3 ; generic_lcell_comb       ; pll_reconfig ;
;                      |generic_lcell_comb:lcell_cnt_sel_4|                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|generic_lcell_comb:lcell_cnt_sel_4 ; generic_lcell_comb       ; pll_reconfig ;
;                   |fpll_dprio_init:fpll_dprio_init_inst|                                             ; 5.5 (5.5)            ; 6.8 (6.8)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst                                    ; fpll_dprio_init          ; pll_reconfig ;
;                   |generic_lcell_comb:lcell_dprio_read|                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|generic_lcell_comb:lcell_dprio_read                                     ; generic_lcell_comb       ; pll_reconfig ;
;                   |generic_lcell_comb:lcell_fpll_0_1|                                                ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|generic_lcell_comb:lcell_fpll_0_1                                       ; generic_lcell_comb       ; pll_reconfig ;
;                   |self_reset:self_reset_inst|                                                       ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst                                              ; self_reset               ; pll_reconfig ;
;          |vga_generator1:u_vga_generator1|                                                           ; 1112.3 (1112.3)      ; 1166.1 (1166.1)                  ; 54.3 (54.3)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 1576 (1576)         ; 93 (93)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|vga_generator1:u_vga_generator1                                                                                                                                                                                                   ; vga_generator1           ; work         ;
;       |vpg_mode:u_vpg_mode|                                                                          ; 6.5 (6.5)            ; 10.8 (10.8)                      ; 4.3 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|DE10_Nano_HDMI_TX1:inst|vpg_mode:u_vpg_mode                                                                                                                                                                                                                         ; vpg_mode                 ; work         ;
;    |M1:inst1|                                                                                        ; 15.6 (15.6)          ; 19.5 (19.5)                      ; 3.9 (3.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|M1:inst1                                                                                                                                                                                                                                                            ; M1                       ; work         ;
;    |RX:inst12|                                                                                       ; 19.8 (19.8)          ; 24.5 (24.5)                      ; 4.7 (4.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|RX:inst12                                                                                                                                                                                                                                                           ; RX                       ; work         ;
;    |RX:inst8|                                                                                        ; 22.0 (22.0)          ; 23.0 (23.0)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|RX:inst8                                                                                                                                                                                                                                                            ; RX                       ; work         ;
;    |SIRC:inst7|                                                                                      ; 76.2 (76.2)          ; 76.5 (76.5)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 134 (134)           ; 72 (72)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|SIRC:inst7                                                                                                                                                                                                                                                          ; SIRC                     ; work         ;
;    |adc_reader:inst11|                                                                               ; 32.5 (32.5)          ; 36.2 (36.2)                      ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (56)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|adc_reader:inst11                                                                                                                                                                                                                                                   ; adc_reader               ; work         ;
;    |loads:inst5|                                                                                     ; 98.2 (0.0)           ; 100.1 (0.0)                      ; 1.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 162 (0)             ; 119 (0)                   ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|loads:inst5                                                                                                                                                                                                                                                         ; loads                    ; work         ;
;       |ARBITER:inst5|                                                                                ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|loads:inst5|ARBITER:inst5                                                                                                                                                                                                                                           ; ARBITER                  ; work         ;
;       |LOADS1:inst1|                                                                                 ; 66.0 (66.0)          ; 67.2 (67.2)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 105 (105)           ; 78 (78)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|loads:inst5|LOADS1:inst1                                                                                                                                                                                                                                            ; LOADS1                   ; work         ;
;       |TX:inst4|                                                                                     ; 19.3 (19.3)          ; 20.0 (20.0)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|loads:inst5|TX:inst4                                                                                                                                                                                                                                                ; TX                       ; work         ;
;       |fifo:inst|                                                                                    ; 10.3 (0.0)           ; 10.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (0)              ; 18 (0)                    ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|loads:inst5|fifo:inst                                                                                                                                                                                                                                               ; fifo                     ; work         ;
;          |scfifo:scfifo_component|                                                                   ; 10.3 (0.0)           ; 10.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (0)              ; 18 (0)                    ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|loads:inst5|fifo:inst|scfifo:scfifo_component                                                                                                                                                                                                                       ; scfifo                   ; work         ;
;             |scfifo_ai91:auto_generated|                                                             ; 10.3 (0.0)           ; 10.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (0)              ; 18 (0)                    ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|loads:inst5|fifo:inst|scfifo:scfifo_component|scfifo_ai91:auto_generated                                                                                                                                                                                            ; scfifo_ai91              ; work         ;
;                |a_dpfifo_ho91:dpfifo|                                                                ; 10.3 (0.3)           ; 10.3 (0.3)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (2)              ; 18 (0)                    ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|loads:inst5|fifo:inst|scfifo:scfifo_component|scfifo_ai91:auto_generated|a_dpfifo_ho91:dpfifo                                                                                                                                                                       ; a_dpfifo_ho91            ; work         ;
;                   |a_fefifo_66e:fifo_state|                                                          ; 5.0 (2.5)            ; 5.0 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (5)              ; 8 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|loads:inst5|fifo:inst|scfifo:scfifo_component|scfifo_ai91:auto_generated|a_dpfifo_ho91:dpfifo|a_fefifo_66e:fifo_state                                                                                                                                               ; a_fefifo_66e             ; work         ;
;                      |cntr_ug7:count_usedw|                                                          ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|loads:inst5|fifo:inst|scfifo:scfifo_component|scfifo_ai91:auto_generated|a_dpfifo_ho91:dpfifo|a_fefifo_66e:fifo_state|cntr_ug7:count_usedw                                                                                                                          ; cntr_ug7                 ; work         ;
;                   |altsyncram_mns1:FIFOram|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|loads:inst5|fifo:inst|scfifo:scfifo_component|scfifo_ai91:auto_generated|a_dpfifo_ho91:dpfifo|altsyncram_mns1:FIFOram                                                                                                                                               ; altsyncram_mns1          ; work         ;
;                   |cntr_igb:rd_ptr_count|                                                            ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|loads:inst5|fifo:inst|scfifo:scfifo_component|scfifo_ai91:auto_generated|a_dpfifo_ho91:dpfifo|cntr_igb:rd_ptr_count                                                                                                                                                 ; cntr_igb                 ; work         ;
;                   |cntr_igb:wr_ptr|                                                                  ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|loads:inst5|fifo:inst|scfifo:scfifo_component|scfifo_ai91:auto_generated|a_dpfifo_ho91:dpfifo|cntr_igb:wr_ptr                                                                                                                                                       ; cntr_igb                 ; work         ;
;    |pumps:inst6|                                                                                     ; 58.3 (0.0)           ; 59.7 (0.0)                       ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 94 (0)              ; 89 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|pumps:inst6                                                                                                                                                                                                                                                         ; pumps                    ; work         ;
;       |ARBITER_PUMPS:inst|                                                                           ; 17.8 (17.8)          ; 18.8 (18.8)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|pumps:inst6|ARBITER_PUMPS:inst                                                                                                                                                                                                                                      ; ARBITER_PUMPS            ; work         ;
;       |PWM:CHARGE|                                                                                   ; 35.5 (35.5)          ; 35.8 (35.8)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 59 (59)             ; 55 (55)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|pumps:inst6|PWM:CHARGE                                                                                                                                                                                                                                              ; PWM                      ; work         ;
;       |PWM:DISCHARGE|                                                                                ; 4.9 (4.9)            ; 5.1 (5.1)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE10_Nano_HDMI_TX|pumps:inst6|PWM:DISCHARGE                                                                                                                                                                                                                                           ; PWM                      ; work         ;
+------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                          ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name          ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; PWM_CHARGE    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PWM_DISCHARGE ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_CLK   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FPGA_CLK3_50  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_DE    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_HS    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_VS    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_CONVST    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_SCK       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_SDI       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DATA_OUT      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[23] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[22] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[21] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[20] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[19] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[18] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[17] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[16] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[15] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[14] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[13] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[3]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[2]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_I2C_SCL  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_I2C_SDA  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_I2S      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_LRCLK    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_MCLK     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_SCLK     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FPGA_CLK1_50  ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; RST           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DATA_IN_SIRC  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; START_PUMPS   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; FPGA_CLK2_50  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; START_LOADS   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ADC_SDO       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DATA_IN_MODEM ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DATA_IN_PW    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_INT   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                               ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; FPGA_CLK3_50                                                                                                                      ;                   ;         ;
; HDMI_I2C_SCL                                                                                                                      ;                   ;         ;
; HDMI_I2C_SDA                                                                                                                      ;                   ;         ;
;      - DE10_Nano_HDMI_TX1:inst|I2C_HDMI_Config:u_I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|ACK_OK~2                   ; 1                 ; 0       ;
; HDMI_I2S                                                                                                                          ;                   ;         ;
; HDMI_LRCLK                                                                                                                        ;                   ;         ;
; HDMI_MCLK                                                                                                                         ;                   ;         ;
; HDMI_SCLK                                                                                                                         ;                   ;         ;
; FPGA_CLK1_50                                                                                                                      ;                   ;         ;
;      - adc_reader:inst11|ADC_SCK~0                                                                                                ; 1                 ; 0       ;
;      - DE10_Nano_HDMI_TX1:inst|I2C_HDMI_Config:u_I2C_HDMI_Config|mI2C_CTRL_CLK                                                    ; 1                 ; 0       ;
; RST                                                                                                                               ;                   ;         ;
;      - loads:inst5|LOADS1:inst1|POWER_SINKED[6]                                                                                   ; 0                 ; 0       ;
;      - loads:inst5|LOADS1:inst1|POWER_SOURCED[7]                                                                                  ; 0                 ; 0       ;
;      - loads:inst5|LOADS1:inst1|POWER_SOURCED[6]                                                                                  ; 0                 ; 0       ;
;      - loads:inst5|LOADS1:inst1|POWER_SOURCED[5]                                                                                  ; 0                 ; 0       ;
;      - loads:inst5|LOADS1:inst1|POWER_SOURCED[4]                                                                                  ; 0                 ; 0       ;
;      - loads:inst5|LOADS1:inst1|POWER_SOURCED[3]                                                                                  ; 0                 ; 0       ;
;      - loads:inst5|LOADS1:inst1|POWER_SOURCED[2]                                                                                  ; 0                 ; 0       ;
;      - loads:inst5|LOADS1:inst1|POWER_SOURCED[1]                                                                                  ; 0                 ; 0       ;
;      - loads:inst5|LOADS1:inst1|POWER_SOURCED[0]                                                                                  ; 0                 ; 0       ;
;      - loads:inst5|LOADS1:inst1|POWER_SINKED[7]                                                                                   ; 0                 ; 0       ;
;      - loads:inst5|LOADS1:inst1|POWER_SINKED[0]                                                                                   ; 0                 ; 0       ;
;      - loads:inst5|LOADS1:inst1|POWER_SINKED[5]                                                                                   ; 0                 ; 0       ;
;      - loads:inst5|LOADS1:inst1|POWER_SINKED[4]                                                                                   ; 0                 ; 0       ;
;      - loads:inst5|LOADS1:inst1|POWER_SINKED[3]                                                                                   ; 0                 ; 0       ;
;      - loads:inst5|LOADS1:inst1|POWER_SINKED[2]                                                                                   ; 0                 ; 0       ;
;      - loads:inst5|LOADS1:inst1|POWER_SINKED[1]                                                                                   ; 0                 ; 0       ;
;      - pumps:inst6|PWM:CHARGE|CLK_STEP_DURATION[5]                                                                                ; 0                 ; 0       ;
;      - pumps:inst6|PWM:CHARGE|CLK_STEP_DURATION[6]                                                                                ; 0                 ; 0       ;
;      - pumps:inst6|PWM:CHARGE|CLK_STEP_DURATION[17]                                                                               ; 0                 ; 0       ;
;      - pumps:inst6|PWM:CHARGE|CLK_STEP_DURATION[4]                                                                                ; 0                 ; 0       ;
;      - pumps:inst6|PWM:CHARGE|CLK_STEP_DURATION[16]                                                                               ; 0                 ; 0       ;
;      - pumps:inst6|PWM:CHARGE|CLK_STEP_DURATION[3]                                                                                ; 0                 ; 0       ;
;      - pumps:inst6|PWM:CHARGE|CLK_STEP_DURATION[2]                                                                                ; 0                 ; 0       ;
;      - pumps:inst6|PWM:CHARGE|CLK_STEP_DURATION[0]                                                                                ; 0                 ; 0       ;
;      - pumps:inst6|PWM:CHARGE|CLK_STEP_DURATION[7]                                                                                ; 0                 ; 0       ;
;      - pumps:inst6|PWM:CHARGE|CLK_STEP_DURATION[1]                                                                                ; 0                 ; 0       ;
;      - pumps:inst6|PWM:CHARGE|CLK_STEP_DURATION[15]                                                                               ; 0                 ; 0       ;
;      - pumps:inst6|PWM:CHARGE|CLK_STEP_DURATION[14]                                                                               ; 0                 ; 0       ;
;      - pumps:inst6|PWM:CHARGE|CLK_STEP_DURATION[13]                                                                               ; 0                 ; 0       ;
;      - pumps:inst6|PWM:CHARGE|CLK_STEP_DURATION[12]                                                                               ; 0                 ; 0       ;
;      - pumps:inst6|PWM:CHARGE|CLK_STEP_DURATION[11]                                                                               ; 0                 ; 0       ;
;      - pumps:inst6|PWM:CHARGE|CLK_STEP_DURATION[10]                                                                               ; 0                 ; 0       ;
;      - pumps:inst6|PWM:CHARGE|CLK_STEP_DURATION[9]                                                                                ; 0                 ; 0       ;
;      - pumps:inst6|PWM:CHARGE|CLK_STEP_DURATION[8]                                                                                ; 0                 ; 0       ;
;      - pumps:inst6|ARBITER_PUMPS:inst|BAT_REG[1]                                                                                  ; 0                 ; 0       ;
;      - pumps:inst6|ARBITER_PUMPS:inst|BAT_REG[0]                                                                                  ; 0                 ; 0       ;
;      - loads:inst5|LOADS1:inst1|INT_DATA_VALID                                                                                    ; 0                 ; 0       ;
; DATA_IN_SIRC                                                                                                                      ;                   ;         ;
;      - SIRC:inst7|PRES_STATE.state_bit_1~0                                                                                        ; 0                 ; 0       ;
;      - SIRC:inst7|PRES_STATE.state_bit_0~0                                                                                        ; 0                 ; 0       ;
;      - SIRC:inst7|PRES_STATE.state_bit_2~0                                                                                        ; 0                 ; 0       ;
;      - SIRC:inst7|PRES_STATE.state_bit_2~4                                                                                        ; 0                 ; 0       ;
;      - SIRC:inst7|PRES_STATE.state_bit_3~0                                                                                        ; 0                 ; 0       ;
; START_PUMPS                                                                                                                       ;                   ;         ;
;      - pumps:inst6|ARBITER_PUMPS:inst|PRES_STATE.state_bit_0~2                                                                    ; 1                 ; 0       ;
; FPGA_CLK2_50                                                                                                                      ;                   ;         ;
; KEY[1]                                                                                                                            ;                   ;         ;
;      - DE10_Nano_HDMI_TX1:inst|vpg_mode:u_vpg_mode|vpg_mode[1]~0                                                                  ; 1                 ; 0       ;
;      - DE10_Nano_HDMI_TX1:inst|vpg_mode:u_vpg_mode|vpg_mode[3]~2                                                                  ; 1                 ; 0       ;
;      - DE10_Nano_HDMI_TX1:inst|vpg_mode:u_vpg_mode|vpg_mode[3]~4                                                                  ; 1                 ; 0       ;
;      - DE10_Nano_HDMI_TX1:inst|vpg_mode:u_vpg_mode|always0~1                                                                      ; 1                 ; 0       ;
;      - DE10_Nano_HDMI_TX1:inst|vpg_mode:u_vpg_mode|pre_mode_button~0                                                              ; 1                 ; 0       ;
; KEY[0]                                                                                                                            ;                   ;         ;
;      - DE10_Nano_HDMI_TX1:inst|sys_pll:u_sys_pll|sys_pll_0002:sys_pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL ; 0                 ; 0       ;
; START_LOADS                                                                                                                       ;                   ;         ;
;      - loads:inst5|LOADS1:inst1|PRES_STATE.state_bit_1~2                                                                          ; 0                 ; 0       ;
;      - loads:inst5|LOADS1:inst1|PRES_STATE.state_bit_2~0                                                                          ; 0                 ; 0       ;
;      - loads:inst5|LOADS1:inst1|PRES_STATE.state_bit_0~0                                                                          ; 0                 ; 0       ;
; ADC_SDO                                                                                                                           ;                   ;         ;
;      - adc_reader:inst11|read_data[11]~0                                                                                          ; 0                 ; 0       ;
;      - adc_reader:inst11|read_data[10]~1                                                                                          ; 0                 ; 0       ;
;      - adc_reader:inst11|read_data[9]~2                                                                                           ; 0                 ; 0       ;
;      - adc_reader:inst11|read_data[8]~3                                                                                           ; 0                 ; 0       ;
;      - adc_reader:inst11|read_data[7]~4                                                                                           ; 0                 ; 0       ;
;      - adc_reader:inst11|read_data[6]~5                                                                                           ; 0                 ; 0       ;
;      - adc_reader:inst11|read_data[5]~6                                                                                           ; 0                 ; 0       ;
;      - adc_reader:inst11|read_data[4]~7                                                                                           ; 0                 ; 0       ;
; DATA_IN_MODEM                                                                                                                     ;                   ;         ;
;      - RX:inst8|PRES_STATE.state_bit_1~1                                                                                          ; 1                 ; 0       ;
;      - RX:inst8|INT_DATA_OUT[7]~feeder                                                                                            ; 1                 ; 0       ;
; DATA_IN_PW                                                                                                                        ;                   ;         ;
;      - RX:inst12|INT_DATA_OUT[7]                                                                                                  ; 1                 ; 0       ;
;      - RX:inst12|PRES_STATE.state_bit_1~1                                                                                         ; 1                 ; 0       ;
; HDMI_TX_INT                                                                                                                       ;                   ;         ;
;      - DE10_Nano_HDMI_TX1:inst|I2C_HDMI_Config:u_I2C_HDMI_Config|LUT_INDEX[4]~0                                                   ; 1                 ; 0       ;
;      - DE10_Nano_HDMI_TX1:inst|I2C_HDMI_Config:u_I2C_HDMI_Config|LUT_INDEX[3]~1                                                   ; 1                 ; 0       ;
;      - DE10_Nano_HDMI_TX1:inst|I2C_HDMI_Config:u_I2C_HDMI_Config|LUT_INDEX[0]~2                                                   ; 1                 ; 0       ;
;      - DE10_Nano_HDMI_TX1:inst|I2C_HDMI_Config:u_I2C_HDMI_Config|LUT_INDEX[2]~3                                                   ; 1                 ; 0       ;
;      - DE10_Nano_HDMI_TX1:inst|I2C_HDMI_Config:u_I2C_HDMI_Config|LUT_INDEX[1]~4                                                   ; 1                 ; 0       ;
+-----------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                             ; Location                   ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; ADC_ARBITER:inst4|Equal1~4                                                                                                                                                                                                                                       ; LABCELL_X42_Y6_N12         ; 30      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ADC_ARBITER:inst4|PRES_STATE.REG_DATA~0                                                                                                                                                                                                                          ; LABCELL_X42_Y6_N3          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ARBITER2:inst2|FORCE_LOAD[1]~1                                                                                                                                                                                                                                   ; LABCELL_X77_Y10_N54        ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|I2C_HDMI_Config:u_I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[8]~3                                                                                                                                                           ; MLABCELL_X15_Y9_N6         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|I2C_HDMI_Config:u_I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|CNT[5]~0                                                                                                                                                         ; LABCELL_X16_Y6_N27         ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|I2C_HDMI_Config:u_I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|CNT[5]~1                                                                                                                                                         ; MLABCELL_X15_Y9_N36        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|I2C_HDMI_Config:u_I2C_HDMI_Config|LUT_INDEX[3]                                                                                                                                                                                           ; FF_X16_Y7_N14              ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|I2C_HDMI_Config:u_I2C_HDMI_Config|LessThan0~3                                                                                                                                                                                            ; LABCELL_X12_Y12_N54        ; 18      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|I2C_HDMI_Config:u_I2C_HDMI_Config|mI2C_CTRL_CLK                                                                                                                                                                                          ; FF_X16_Y6_N59              ; 53      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|I2C_HDMI_Config:u_I2C_HDMI_Config|mI2C_DATA[7]~0                                                                                                                                                                                         ; LABCELL_X16_Y6_N45         ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|en_150                                                                                                                                                                                                                                   ; FF_X50_Y10_N38             ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|sys_pll:u_sys_pll|sys_pll_0002:sys_pll_inst|altera_pll:altera_pll_i|locked_wire[0]                                                                                                                                                       ; FRACTIONALPLL_X0_Y15_N0    ; 119     ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|sys_pll:u_sys_pll|sys_pll_0002:sys_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                       ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 31      ; Clock                                 ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll:u_pll|pll_0002:pll_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|altera_cyclonev_pll_base:fpll_0|lock                                                                                                      ; FRACTIONALPLL_X89_Y1_N0    ; 86      ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll:u_pll|pll_0002:pll_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0]                                                                                                                                 ; PLLOUTPUTCOUNTER_X89_Y2_N1 ; 94      ; Clock                                 ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_controller:u_pll_controller|mgmt_writedata[9]~0                                                                                                                                                                            ; LABCELL_X56_Y7_N21         ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_controller:u_pll_controller|mgmt_write~0                                                                                                                                                                                   ; LABCELL_X83_Y8_N6          ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_controller:u_pll_controller|state.state_bit_0                                                                                                                                                                              ; FF_X73_Y8_N8               ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_controller:u_pll_controller|write_count[1]                                                                                                                                                                                 ; FF_X73_Y7_N17              ; 23      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dprio_temp_m_n_c_readdata_1_q[9]~0                                   ; MLABCELL_X82_Y2_N15        ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dprio_temp_m_n_c_readdata_1_q[9]~1                                   ; MLABCELL_X87_Y2_N12        ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dprio_temp_m_n_c_readdata_2_q[11]~0                                  ; MLABCELL_X78_Y10_N57       ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dprio_temp_m_n_c_readdata_2_q[11]~1                                  ; LABCELL_X80_Y2_N15         ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|dps_current_state.state_bit_0~0 ; LABCELL_X80_Y5_N30         ; 27      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|phase_en_counter[5]~0           ; LABCELL_X75_Y8_N45         ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|phase_en_counter[5]~1           ; LABCELL_X83_Y6_N51         ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|shifts_done_counter[6]~0        ; LABCELL_X75_Y8_N27         ; 22      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|shifts_done_counter[6]~1        ; LABCELL_X73_Y6_N54         ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|int_dprio_init_done~0           ; MLABCELL_X87_Y1_N18        ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|rst_n[1]                        ; FF_X85_Y2_N32              ; 10      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|counter[2]~0                              ; MLABCELL_X72_Y6_N12        ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|counter[2]~1                              ; MLABCELL_X72_Y6_N27        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|reset                                     ; MLABCELL_X78_Y11_N24       ; 354     ; Async. clear, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[0][3]~7                                                ; LABCELL_X80_Y6_N9          ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[10][6]~10                                              ; LABCELL_X80_Y6_N54         ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[12][1]~11                                              ; LABCELL_X77_Y9_N0          ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[13][0]~0                                               ; LABCELL_X80_Y6_N45         ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[14][2]~12                                              ; LABCELL_X80_Y6_N36         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[16][4]~13                                              ; LABCELL_X77_Y9_N30         ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[2][0]~6                                                ; LABCELL_X80_Y6_N12         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[3][5]~5                                                ; LABCELL_X80_Y6_N15         ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[4][4]~4                                                ; MLABCELL_X78_Y6_N3         ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[5][0]~3                                                ; LABCELL_X80_Y6_N42         ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[6][4]~8                                                ; LABCELL_X80_Y7_N15         ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[7][1]~2                                                ; LABCELL_X80_Y6_N27         ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[8][2]~9                                                ; LABCELL_X80_Y6_N57         ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[9][5]~1                                                ; LABCELL_X80_Y7_N54         ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[11][1]~2                                               ; LABCELL_X80_Y6_N30         ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[15][1]~1                                               ; LABCELL_X80_Y6_N39         ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[17][1]~0                                               ; LABCELL_X77_Y9_N6          ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[1][0]~3                                                ; LABCELL_X80_Y6_N3          ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_bwctrl_value[3]~0                                                ; LABCELL_X74_Y3_N48         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_c_cnt_hi[6]~0                                                    ; MLABCELL_X78_Y7_N48        ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_cnt_sel[0]~4                                                     ; MLABCELL_X78_Y2_N18        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_cnt_sel[4]~6                                                     ; MLABCELL_X78_Y2_N54        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_cp_current_value[0]~1                                            ; LABCELL_X74_Y3_N54         ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_k_value[9]~0                                                     ; MLABCELL_X78_Y7_N36        ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_m_cnt_odd_duty_div_en~0                                          ; LABCELL_X77_Y7_N9          ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_n_cnt_hi[0]~0                                                    ; LABCELL_X77_Y7_N0          ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_num_shifts[10]~1                                                 ; LABCELL_X77_Y7_N57         ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|vga_generator1:u_vga_generator1|Equal0~6                                                                                                                                                                                       ; MLABCELL_X59_Y6_N48        ; 28      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|vga_generator1:u_vga_generator1|Equal3~4                                                                                                                                                                                       ; LABCELL_X57_Y5_N48         ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|vga_generator1:u_vga_generator1|Equal6~5                                                                                                                                                                                       ; LABCELL_X71_Y8_N3          ; 27      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|vga_generator1:u_vga_generator1|PHASE_CNT[7]~1                                                                                                                                                                                 ; LABCELL_X71_Y8_N24         ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|vga_generator1:u_vga_generator1|vga_b~2                                                                                                                                                                                        ; LABCELL_X63_Y9_N48         ; 18      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|vga_generator1:u_vga_generator1|vga_r~44                                                                                                                                                                                       ; LABCELL_X64_Y9_N48         ; 13      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg_mode:u_vpg_mode|vpg_mode[3]~2                                                                                                                                                                                                        ; LABCELL_X55_Y11_N6         ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FPGA_CLK1_50                                                                                                                                                                                                                                                     ; PIN_V11                    ; 4       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; FPGA_CLK1_50                                                                                                                                                                                                                                                     ; PIN_V11                    ; 487     ; Clock                                 ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; FPGA_CLK2_50                                                                                                                                                                                                                                                     ; PIN_Y13                    ; 489     ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; M1:inst1|COUNT[0]~1                                                                                                                                                                                                                                              ; LABCELL_X56_Y7_N39         ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M1:inst1|Mux7~0                                                                                                                                                                                                                                                  ; LABCELL_X56_Y7_N12         ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M1:inst1|process_4~0                                                                                                                                                                                                                                             ; LABCELL_X56_Y7_N24         ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RST                                                                                                                                                                                                                                                              ; PIN_W20                    ; 38      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RST                                                                                                                                                                                                                                                              ; PIN_W20                    ; 394     ; Async. clear                          ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; RX:inst12|BITS_GOT[2]~1                                                                                                                                                                                                                                          ; MLABCELL_X52_Y7_N33        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RX:inst12|BIT_DURATION[9]~0                                                                                                                                                                                                                                      ; MLABCELL_X52_Y7_N36        ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; RX:inst12|BIT_DURATION[9]~1                                                                                                                                                                                                                                      ; MLABCELL_X52_Y7_N42        ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RX:inst12|INT_DATA_OUT[7]~2                                                                                                                                                                                                                                      ; LABCELL_X51_Y7_N27         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RX:inst12|PRES_STATE.GET_BIT~0                                                                                                                                                                                                                                   ; LABCELL_X53_Y7_N0          ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; RX:inst8|BITS_GOT[0]~1                                                                                                                                                                                                                                           ; LABCELL_X74_Y12_N45        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RX:inst8|BIT_DURATION[11]~0                                                                                                                                                                                                                                      ; LABCELL_X74_Y12_N0         ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; RX:inst8|BIT_DURATION[11]~1                                                                                                                                                                                                                                      ; LABCELL_X74_Y12_N6         ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RX:inst8|INT_DATA_OUT[0]~2                                                                                                                                                                                                                                       ; LABCELL_X74_Y12_N21        ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RX:inst8|PRES_STATE.GET_BIT~0                                                                                                                                                                                                                                    ; LABCELL_X74_Y9_N36         ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; SIRC:inst7|BIT_COUNT[1]~1                                                                                                                                                                                                                                        ; LABCELL_X74_Y11_N21        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SIRC:inst7|BIT_TIME_COUNT[10]~0                                                                                                                                                                                                                                  ; LABCELL_X74_Y11_N6         ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SIRC:inst7|PRES_STATE.IDLE~0                                                                                                                                                                                                                                     ; LABCELL_X74_Y11_N42        ; 29      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; SIRC:inst7|PRES_STATE.START2~0                                                                                                                                                                                                                                   ; LABCELL_X74_Y11_N18        ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; SIRC:inst7|PRES_STATE.state_bit_2~1                                                                                                                                                                                                                              ; LABCELL_X74_Y11_N9         ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SIRC:inst7|process_2~5                                                                                                                                                                                                                                           ; LABCELL_X75_Y12_N33        ; 25      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; adc_reader:inst11|LessThan0~1                                                                                                                                                                                                                                    ; LABCELL_X36_Y2_N18         ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adc_reader:inst11|clk_enable                                                                                                                                                                                                                                     ; FF_X36_Y2_N32              ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adc_reader:inst11|reset_n~0                                                                                                                                                                                                                                      ; LABCELL_X42_Y6_N27         ; 31      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; adc_reader:inst11|sdi_index[0]~2                                                                                                                                                                                                                                 ; LABCELL_X35_Y2_N24         ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; loads:inst5|LOADS1:inst1|FIFO_WRITE~0                                                                                                                                                                                                                            ; LABCELL_X55_Y3_N3          ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; loads:inst5|LOADS1:inst1|INDEX1[3]~1                                                                                                                                                                                                                             ; LABCELL_X55_Y3_N36         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; loads:inst5|LOADS1:inst1|NEXT_STATEF~0                                                                                                                                                                                                                           ; LABCELL_X63_Y6_N6          ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; loads:inst5|LOADS1:inst1|POWER_UPDATED                                                                                                                                                                                                                           ; FF_X52_Y13_N53             ; 40      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; loads:inst5|TX:inst4|BIT_DURATION[7]~0                                                                                                                                                                                                                           ; MLABCELL_X72_Y10_N54       ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; loads:inst5|TX:inst4|BIT_TO_SEND[1]~1                                                                                                                                                                                                                            ; LABCELL_X74_Y12_N12        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; loads:inst5|TX:inst4|Equal8~2                                                                                                                                                                                                                                    ; LABCELL_X73_Y11_N24        ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; loads:inst5|fifo:inst|scfifo:scfifo_component|scfifo_ai91:auto_generated|a_dpfifo_ho91:dpfifo|a_fefifo_66e:fifo_state|_~0                                                                                                                                        ; MLABCELL_X72_Y5_N42        ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; loads:inst5|fifo:inst|scfifo:scfifo_component|scfifo_ai91:auto_generated|a_dpfifo_ho91:dpfifo|valid_rreq                                                                                                                                                         ; MLABCELL_X72_Y5_N54        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; loads:inst5|fifo:inst|scfifo:scfifo_component|scfifo_ai91:auto_generated|a_dpfifo_ho91:dpfifo|valid_wreq                                                                                                                                                         ; MLABCELL_X72_Y5_N36        ; 10      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; pumps:inst6|ARBITER_PUMPS:inst|PRES_STATE.CHARGE~0                                                                                                                                                                                                               ; LABCELL_X56_Y9_N24         ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pumps:inst6|ARBITER_PUMPS:inst|PRES_STATE.DISCHARGE~0                                                                                                                                                                                                            ; LABCELL_X57_Y9_N30         ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pumps:inst6|PWM:CHARGE|Equal0~1                                                                                                                                                                                                                                  ; MLABCELL_X52_Y9_N0         ; 21      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pumps:inst6|PWM:CHARGE|Equal1~3                                                                                                                                                                                                                                  ; LABCELL_X55_Y13_N51        ; 27      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pumps:inst6|PWM:CHARGE|INT_DATA_OUT                                                                                                                                                                                                                              ; FF_X52_Y9_N38              ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pumps:inst6|PWM:CHARGE|ONE_DURATION[1]~0                                                                                                                                                                                                                         ; MLABCELL_X52_Y9_N21        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pumps:inst6|PWM:DISCHARGE|INT_DATA_OUT                                                                                                                                                                                                                           ; FF_X55_Y9_N2               ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                    ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; DE10_Nano_HDMI_TX1:inst|sys_pll:u_sys_pll|sys_pll_0002:sys_pll_inst|altera_pll:altera_pll_i|fboutclk_wire[0]                                                            ; FRACTIONALPLL_X0_Y15_N0    ; 1       ; Global Clock         ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|sys_pll:u_sys_pll|sys_pll_0002:sys_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                              ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 31      ; Global Clock         ; GCLK5            ; --                        ;
; DE10_Nano_HDMI_TX1:inst|sys_pll:u_sys_pll|sys_pll_0002:sys_pll_inst|altera_pll:altera_pll_i|outclk_wire[1]                                                              ; PLLOUTPUTCOUNTER_X0_Y21_N1 ; 1       ; Global Clock         ; GCLK2            ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll:u_pll|pll_0002:pll_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|altera_cyclonev_pll_base:fpll_0|fboutclk_wire[0] ; FRACTIONALPLL_X89_Y1_N0    ; 1       ; Global Clock         ; --               ; --                        ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll:u_pll|pll_0002:pll_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0]                                        ; PLLOUTPUTCOUNTER_X89_Y2_N1 ; 94      ; Global Clock         ; GCLK8            ; --                        ;
; FPGA_CLK1_50                                                                                                                                                            ; PIN_V11                    ; 487     ; Global Clock         ; GCLK6            ; --                        ;
; FPGA_CLK2_50                                                                                                                                                            ; PIN_Y13                    ; 489     ; Global Clock         ; GCLK4            ; --                        ;
; RST                                                                                                                                                                     ; PIN_W20                    ; 394     ; Global Clock         ; GCLK9            ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+----------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------+
; Name                                                                                                                             ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF  ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs             ;
+----------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+----------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------+
; loads:inst5|fifo:inst|scfifo:scfifo_component|scfifo_ai91:auto_generated|a_dpfifo_ho91:dpfifo|altsyncram_mns1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 8            ; 32           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 256  ; 32                          ; 8                           ; 32                          ; 8                           ; 256                 ; 1           ; 0     ; None ; M10K_X58_Y9_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Latch Type Behaviour ;
+----------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+----------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------+
; Routing Usage Summary                                                 ;
+---------------------------------------------+-------------------------+
; Routing Resource Type                       ; Usage                   ;
+---------------------------------------------+-------------------------+
; Block interconnects                         ; 6,989 / 289,320 ( 2 % ) ;
; C12 interconnects                           ; 79 / 13,420 ( < 1 % )   ;
; C2 interconnects                            ; 2,195 / 119,108 ( 2 % ) ;
; C4 interconnects                            ; 1,190 / 56,300 ( 2 % )  ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )          ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )          ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )          ;
; Direct links                                ; 615 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 6 / 16 ( 38 % )         ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )           ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )          ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )          ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )         ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )         ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )          ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )          ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )         ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )          ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )          ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )         ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )         ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )          ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )          ;
; Local interconnects                         ; 1,960 / 84,580 ( 2 % )  ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )          ;
; R14 interconnects                           ; 249 / 12,676 ( 2 % )    ;
; R14/C12 interconnect drivers                ; 299 / 20,720 ( 1 % )    ;
; R3 interconnects                            ; 2,532 / 130,992 ( 2 % ) ;
; R6 interconnects                            ; 3,796 / 266,960 ( 1 % ) ;
; Spine clocks                                ; 16 / 360 ( 4 % )        ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )      ;
+---------------------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 7     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000003 ; IO_000001 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000034    ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Total Pass         ; 0            ; 57        ; 57        ; 0            ; 0            ; 57        ; 57        ; 0            ; 0            ; 0            ; 0            ; 4            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 57        ; 57        ; 0            ;
; Total Unchecked    ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; Total Inapplicable ; 57           ; 0         ; 0         ; 57           ; 57           ; 0         ; 0         ; 57           ; 57           ; 57           ; 57           ; 53           ; 57           ; 57           ; 57           ; 57           ; 57           ; 57           ; 57           ; 57           ; 57           ; 57           ; 57           ; 57           ; 57           ; 0         ; 0         ; 57           ;
; Total Fail         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; PWM_CHARGE         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; PWM_DISCHARGE      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_CLK        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; FPGA_CLK3_50       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_DE         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_HS         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_VS         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ADC_CONVST         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ADC_SCK            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ADC_SDI            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; DATA_OUT           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[23]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[22]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[21]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[20]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[19]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[18]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[17]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[16]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[15]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[14]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[13]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[12]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[11]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[10]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[9]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[8]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[7]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[6]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[5]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[4]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[3]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[2]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[1]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_D[0]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LED[3]             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LED[2]             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LED[1]             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LED[0]             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_I2C_SCL       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_I2C_SDA       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_I2S           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_LRCLK         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_MCLK          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_SCLK          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; FPGA_CLK1_50       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; RST                ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; DATA_IN_SIRC       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; START_PUMPS        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; FPGA_CLK2_50       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; KEY[1]             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; KEY[0]             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; START_LOADS        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ADC_SDO            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; DATA_IN_MODEM      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; DATA_IN_PW         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HDMI_TX_INT        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                 ; Destination Clock(s)                                                                              ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+-------------------+
; inst|u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk              ; FPGA_CLK2_50                                                                                      ; 136.3             ;
; FPGA_CLK1_50                                                                                    ; FPGA_CLK1_50                                                                                      ; 84.8              ;
; inst|u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk              ; FPGA_CLK2_50,inst|u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|divclk ; 28.0              ;
; FPGA_CLK2_50                                                                                    ; FPGA_CLK2_50                                                                                      ; 19.4              ;
; FPGA_CLK2_50,inst|u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; FPGA_CLK2_50                                                                                      ; 9.7               ;
+-------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                   ; Destination Register                                                                                                                                                                                                                                           ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; DE10_Nano_HDMI_TX1:inst|vpg_mode:u_vpg_mode|vpg_mode[1]                                                                                                                                                                           ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_controller:u_pll_controller|mgmt_writedata[9]                                                                                                                                                                            ; 4.474             ;
; DE10_Nano_HDMI_TX1:inst|vpg_mode:u_vpg_mode|vpg_mode[3]                                                                                                                                                                           ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_controller:u_pll_controller|mgmt_writedata[11]                                                                                                                                                                           ; 4.386             ;
; DE10_Nano_HDMI_TX1:inst|vpg_mode:u_vpg_mode|vpg_mode[2]                                                                                                                                                                           ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_controller:u_pll_controller|mgmt_writedata[17]                                                                                                                                                                           ; 4.357             ;
; DE10_Nano_HDMI_TX1:inst|vpg_mode:u_vpg_mode|vpg_mode[0]                                                                                                                                                                           ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_controller:u_pll_controller|mgmt_writedata[10]                                                                                                                                                                           ; 4.353             ;
; DE10_Nano_HDMI_TX1:inst|vpg_mode:u_vpg_mode|vpg_mode_change                                                                                                                                                                       ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_controller:u_pll_controller|mode_change_d[0]                                                                                                                                                                             ; 4.042             ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_controller:u_pll_controller|state.state_bit_2                                                                                                                                               ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_controller:u_pll_controller|mgmt_writedata[1]                                                                                                                                                                            ; 2.034             ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_controller:u_pll_controller|state.state_bit_3                                                                                                                                               ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_controller:u_pll_controller|mgmt_writedata[1]                                                                                                                                                                            ; 2.034             ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_controller:u_pll_controller|state.state_bit_1                                                                                                                                               ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_controller:u_pll_controller|mgmt_writedata[1]                                                                                                                                                                            ; 2.034             ;
; loads:inst5|LOADS1:inst1|PRES_STATE.state_bit_0                                                                                                                                                                                   ; loads:inst5|LOADS1:inst1|DATA[14][0]                                                                                                                                                                                                                           ; 1.126             ;
; adc_reader:inst11|sdi_index[0]                                                                                                                                                                                                    ; adc_reader:inst11|ADC_SDI                                                                                                                                                                                                                                      ; 0.778             ;
; adc_reader:inst11|sdi_index[1]                                                                                                                                                                                                    ; adc_reader:inst11|ADC_SDI                                                                                                                                                                                                                                      ; 0.756             ;
; loads:inst5|LOADS1:inst1|DATA[0][1]                                                                                                                                                                                               ; loads:inst5|LOADS1:inst1|DATA[14][0]                                                                                                                                                                                                                           ; 0.743             ;
; loads:inst5|LOADS1:inst1|DATA[8][1]                                                                                                                                                                                               ; loads:inst5|LOADS1:inst1|DATA[14][0]                                                                                                                                                                                                                           ; 0.743             ;
; loads:inst5|LOADS1:inst1|DATA[4][1]                                                                                                                                                                                               ; loads:inst5|LOADS1:inst1|DATA[14][0]                                                                                                                                                                                                                           ; 0.743             ;
; loads:inst5|LOADS1:inst1|DATA[12][1]                                                                                                                                                                                              ; loads:inst5|LOADS1:inst1|DATA[14][0]                                                                                                                                                                                                                           ; 0.743             ;
; loads:inst5|LOADS1:inst1|DATA[2][1]                                                                                                                                                                                               ; loads:inst5|LOADS1:inst1|DATA[14][0]                                                                                                                                                                                                                           ; 0.743             ;
; loads:inst5|LOADS1:inst1|DATA[10][1]                                                                                                                                                                                              ; loads:inst5|LOADS1:inst1|DATA[14][0]                                                                                                                                                                                                                           ; 0.743             ;
; loads:inst5|LOADS1:inst1|DATA[6][1]                                                                                                                                                                                               ; loads:inst5|LOADS1:inst1|DATA[14][0]                                                                                                                                                                                                                           ; 0.743             ;
; loads:inst5|LOADS1:inst1|DATA[14][1]                                                                                                                                                                                              ; loads:inst5|LOADS1:inst1|DATA[14][0]                                                                                                                                                                                                                           ; 0.743             ;
; loads:inst5|LOADS1:inst1|DATA[1][1]                                                                                                                                                                                               ; loads:inst5|LOADS1:inst1|DATA[14][0]                                                                                                                                                                                                                           ; 0.743             ;
; loads:inst5|LOADS1:inst1|DATA[9][1]                                                                                                                                                                                               ; loads:inst5|LOADS1:inst1|DATA[14][0]                                                                                                                                                                                                                           ; 0.743             ;
; loads:inst5|LOADS1:inst1|DATA[5][1]                                                                                                                                                                                               ; loads:inst5|LOADS1:inst1|DATA[14][0]                                                                                                                                                                                                                           ; 0.743             ;
; loads:inst5|LOADS1:inst1|DATA[13][1]                                                                                                                                                                                              ; loads:inst5|LOADS1:inst1|DATA[14][0]                                                                                                                                                                                                                           ; 0.743             ;
; loads:inst5|LOADS1:inst1|DATA[3][1]                                                                                                                                                                                               ; loads:inst5|LOADS1:inst1|DATA[14][0]                                                                                                                                                                                                                           ; 0.743             ;
; loads:inst5|LOADS1:inst1|DATA[11][1]                                                                                                                                                                                              ; loads:inst5|LOADS1:inst1|DATA[14][0]                                                                                                                                                                                                                           ; 0.743             ;
; loads:inst5|LOADS1:inst1|DATA[7][1]                                                                                                                                                                                               ; loads:inst5|LOADS1:inst1|DATA[14][0]                                                                                                                                                                                                                           ; 0.743             ;
; loads:inst5|LOADS1:inst1|DATA[15][1]                                                                                                                                                                                              ; loads:inst5|LOADS1:inst1|DATA[14][0]                                                                                                                                                                                                                           ; 0.743             ;
; loads:inst5|LOADS1:inst1|DATA[0][0]                                                                                                                                                                                               ; loads:inst5|LOADS1:inst1|DATA[14][0]                                                                                                                                                                                                                           ; 0.743             ;
; loads:inst5|LOADS1:inst1|DATA[2][0]                                                                                                                                                                                               ; loads:inst5|LOADS1:inst1|DATA[14][0]                                                                                                                                                                                                                           ; 0.743             ;
; loads:inst5|LOADS1:inst1|DATA[1][0]                                                                                                                                                                                               ; loads:inst5|LOADS1:inst1|DATA[14][0]                                                                                                                                                                                                                           ; 0.743             ;
; loads:inst5|LOADS1:inst1|DATA[3][0]                                                                                                                                                                                               ; loads:inst5|LOADS1:inst1|DATA[14][0]                                                                                                                                                                                                                           ; 0.743             ;
; loads:inst5|LOADS1:inst1|DATA[8][0]                                                                                                                                                                                               ; loads:inst5|LOADS1:inst1|DATA[14][0]                                                                                                                                                                                                                           ; 0.743             ;
; loads:inst5|LOADS1:inst1|DATA[10][0]                                                                                                                                                                                              ; loads:inst5|LOADS1:inst1|DATA[14][0]                                                                                                                                                                                                                           ; 0.743             ;
; loads:inst5|LOADS1:inst1|DATA[9][0]                                                                                                                                                                                               ; loads:inst5|LOADS1:inst1|DATA[14][0]                                                                                                                                                                                                                           ; 0.743             ;
; loads:inst5|LOADS1:inst1|DATA[11][0]                                                                                                                                                                                              ; loads:inst5|LOADS1:inst1|DATA[14][0]                                                                                                                                                                                                                           ; 0.743             ;
; loads:inst5|LOADS1:inst1|DATA[4][0]                                                                                                                                                                                               ; loads:inst5|LOADS1:inst1|DATA[14][0]                                                                                                                                                                                                                           ; 0.743             ;
; loads:inst5|LOADS1:inst1|DATA[6][0]                                                                                                                                                                                               ; loads:inst5|LOADS1:inst1|DATA[14][0]                                                                                                                                                                                                                           ; 0.743             ;
; loads:inst5|LOADS1:inst1|DATA[5][0]                                                                                                                                                                                               ; loads:inst5|LOADS1:inst1|DATA[14][0]                                                                                                                                                                                                                           ; 0.743             ;
; loads:inst5|LOADS1:inst1|DATA[7][0]                                                                                                                                                                                               ; loads:inst5|LOADS1:inst1|DATA[14][0]                                                                                                                                                                                                                           ; 0.743             ;
; loads:inst5|LOADS1:inst1|DATA[12][0]                                                                                                                                                                                              ; loads:inst5|LOADS1:inst1|DATA[14][0]                                                                                                                                                                                                                           ; 0.743             ;
; loads:inst5|LOADS1:inst1|DATA[14][0]                                                                                                                                                                                              ; loads:inst5|LOADS1:inst1|DATA[14][0]                                                                                                                                                                                                                           ; 0.743             ;
; loads:inst5|LOADS1:inst1|DATA[13][0]                                                                                                                                                                                              ; loads:inst5|LOADS1:inst1|DATA[14][0]                                                                                                                                                                                                                           ; 0.743             ;
; loads:inst5|LOADS1:inst1|DATA[15][0]                                                                                                                                                                                              ; loads:inst5|LOADS1:inst1|DATA[14][0]                                                                                                                                                                                                                           ; 0.743             ;
; loads:inst5|LOADS1:inst1|INDEX1[3]                                                                                                                                                                                                ; loads:inst5|LOADS1:inst1|DATA[14][0]                                                                                                                                                                                                                           ; 0.743             ;
; loads:inst5|LOADS1:inst1|INDEX1[2]                                                                                                                                                                                                ; loads:inst5|LOADS1:inst1|DATA[14][0]                                                                                                                                                                                                                           ; 0.743             ;
; loads:inst5|LOADS1:inst1|INDEX1[1]                                                                                                                                                                                                ; loads:inst5|LOADS1:inst1|DATA[14][0]                                                                                                                                                                                                                           ; 0.743             ;
; loads:inst5|LOADS1:inst1|PRES_STATE.state_bit_2                                                                                                                                                                                   ; loads:inst5|LOADS1:inst1|DATA[14][0]                                                                                                                                                                                                                           ; 0.743             ;
; loads:inst5|LOADS1:inst1|PRES_STATE.state_bit_1                                                                                                                                                                                   ; loads:inst5|LOADS1:inst1|DATA[14][0]                                                                                                                                                                                                                           ; 0.743             ;
; loads:inst5|LOADS1:inst1|INDEX1[0]                                                                                                                                                                                                ; loads:inst5|LOADS1:inst1|DATA[14][0]                                                                                                                                                                                                                           ; 0.743             ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_controller:u_pll_controller|mode_change_d[2]                                                                                                                                                ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_controller:u_pll_controller|mgmt_writedata[1]                                                                                                                                                                            ; 0.718             ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_controller:u_pll_controller|mode_change_d[1]                                                                                                                                                ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_controller:u_pll_controller|mgmt_writedata[1]                                                                                                                                                                            ; 0.649             ;
; adc_reader:inst11|tick[1]                                                                                                                                                                                                         ; adc_reader:inst11|tick[15]                                                                                                                                                                                                                                     ; 0.636             ;
; adc_reader:inst11|write_pos[0]                                                                                                                                                                                                    ; adc_reader:inst11|read_data[6]                                                                                                                                                                                                                                 ; 0.603             ;
; adc_reader:inst11|read_data[6]                                                                                                                                                                                                    ; adc_reader:inst11|read_data[6]                                                                                                                                                                                                                                 ; 0.576             ;
; ADC_SDO                                                                                                                                                                                                                           ; adc_reader:inst11|read_data[6]                                                                                                                                                                                                                                 ; 0.576             ;
; adc_reader:inst11|write_pos[3]                                                                                                                                                                                                    ; adc_reader:inst11|read_data[6]                                                                                                                                                                                                                                 ; 0.576             ;
; adc_reader:inst11|write_pos[1]                                                                                                                                                                                                    ; adc_reader:inst11|read_data[6]                                                                                                                                                                                                                                 ; 0.576             ;
; adc_reader:inst11|clk_enable                                                                                                                                                                                                      ; adc_reader:inst11|read_data[6]                                                                                                                                                                                                                                 ; 0.576             ;
; adc_reader:inst11|write_pos[2]                                                                                                                                                                                                    ; adc_reader:inst11|read_data[6]                                                                                                                                                                                                                                 ; 0.576             ;
; adc_reader:inst11|read_data[4]                                                                                                                                                                                                    ; adc_reader:inst11|read_data[4]                                                                                                                                                                                                                                 ; 0.564             ;
; adc_reader:inst11|read_data[5]                                                                                                                                                                                                    ; adc_reader:inst11|read_data[5]                                                                                                                                                                                                                                 ; 0.562             ;
; adc_reader:inst11|read_data[9]                                                                                                                                                                                                    ; adc_reader:inst11|read_data[9]                                                                                                                                                                                                                                 ; 0.549             ;
; pumps:inst6|PWM:CHARGE|CARRIER_PERIOD[16]                                                                                                                                                                                         ; pumps:inst6|PWM:CHARGE|INT_DATA_OUT                                                                                                                                                                                                                            ; 0.537             ;
; pumps:inst6|PWM:CHARGE|CARRIER_PERIOD[17]                                                                                                                                                                                         ; pumps:inst6|PWM:CHARGE|INT_DATA_OUT                                                                                                                                                                                                                            ; 0.537             ;
; pumps:inst6|PWM:CHARGE|CARRIER_PERIOD[14]                                                                                                                                                                                         ; pumps:inst6|PWM:CHARGE|INT_DATA_OUT                                                                                                                                                                                                                            ; 0.537             ;
; pumps:inst6|PWM:CHARGE|CARRIER_PERIOD[13]                                                                                                                                                                                         ; pumps:inst6|PWM:CHARGE|INT_DATA_OUT                                                                                                                                                                                                                            ; 0.537             ;
; pumps:inst6|PWM:CHARGE|CARRIER_PERIOD[12]                                                                                                                                                                                         ; pumps:inst6|PWM:CHARGE|INT_DATA_OUT                                                                                                                                                                                                                            ; 0.537             ;
; pumps:inst6|PWM:CHARGE|CARRIER_PERIOD[11]                                                                                                                                                                                         ; pumps:inst6|PWM:CHARGE|INT_DATA_OUT                                                                                                                                                                                                                            ; 0.537             ;
; pumps:inst6|PWM:CHARGE|CARRIER_PERIOD[10]                                                                                                                                                                                         ; pumps:inst6|PWM:CHARGE|INT_DATA_OUT                                                                                                                                                                                                                            ; 0.537             ;
; pumps:inst6|PWM:CHARGE|CARRIER_PERIOD[9]                                                                                                                                                                                          ; pumps:inst6|PWM:CHARGE|INT_DATA_OUT                                                                                                                                                                                                                            ; 0.537             ;
; pumps:inst6|PWM:CHARGE|CARRIER_PERIOD[8]                                                                                                                                                                                          ; pumps:inst6|PWM:CHARGE|INT_DATA_OUT                                                                                                                                                                                                                            ; 0.537             ;
; pumps:inst6|PWM:CHARGE|CARRIER_PERIOD[7]                                                                                                                                                                                          ; pumps:inst6|PWM:CHARGE|INT_DATA_OUT                                                                                                                                                                                                                            ; 0.537             ;
; pumps:inst6|PWM:CHARGE|CARRIER_PERIOD[6]                                                                                                                                                                                          ; pumps:inst6|PWM:CHARGE|INT_DATA_OUT                                                                                                                                                                                                                            ; 0.537             ;
; pumps:inst6|PWM:CHARGE|CARRIER_PERIOD[5]                                                                                                                                                                                          ; pumps:inst6|PWM:CHARGE|INT_DATA_OUT                                                                                                                                                                                                                            ; 0.537             ;
; pumps:inst6|PWM:CHARGE|CARRIER_PERIOD[4]                                                                                                                                                                                          ; pumps:inst6|PWM:CHARGE|INT_DATA_OUT                                                                                                                                                                                                                            ; 0.537             ;
; pumps:inst6|PWM:CHARGE|CARRIER_PERIOD[3]                                                                                                                                                                                          ; pumps:inst6|PWM:CHARGE|INT_DATA_OUT                                                                                                                                                                                                                            ; 0.537             ;
; pumps:inst6|PWM:CHARGE|CARRIER_PERIOD[2]                                                                                                                                                                                          ; pumps:inst6|PWM:CHARGE|INT_DATA_OUT                                                                                                                                                                                                                            ; 0.537             ;
; pumps:inst6|PWM:CHARGE|CARRIER_PERIOD[1]                                                                                                                                                                                          ; pumps:inst6|PWM:CHARGE|INT_DATA_OUT                                                                                                                                                                                                                            ; 0.537             ;
; pumps:inst6|PWM:CHARGE|CARRIER_PERIOD[0]                                                                                                                                                                                          ; pumps:inst6|PWM:CHARGE|INT_DATA_OUT                                                                                                                                                                                                                            ; 0.537             ;
; pumps:inst6|PWM:CHARGE|CARRIER_PERIOD[15]                                                                                                                                                                                         ; pumps:inst6|PWM:CHARGE|INT_DATA_OUT                                                                                                                                                                                                                            ; 0.537             ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_controller:u_pll_controller|mgmt_writedata[1]                                                                                                                                               ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_controller:u_pll_controller|mgmt_writedata[1]                                                                                                                                                                            ; 0.536             ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_controller:u_pll_controller|write_count[1]                                                                                                                                                  ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_controller:u_pll_controller|mgmt_writedata[1]                                                                                                                                                                            ; 0.536             ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_controller:u_pll_controller|state.state_bit_0                                                                                                                                               ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_controller:u_pll_controller|mgmt_writedata[1]                                                                                                                                                                            ; 0.536             ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|counter[7] ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|usr_mode_init_wait                      ; 0.530             ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|counter[6] ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|usr_mode_init_wait                      ; 0.530             ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|counter[5] ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|usr_mode_init_wait                      ; 0.530             ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|counter[4] ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|usr_mode_init_wait                      ; 0.530             ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|counter[3] ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|usr_mode_init_wait                      ; 0.530             ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|counter[2] ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|usr_mode_init_wait                      ; 0.530             ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|counter[1] ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|usr_mode_init_wait                      ; 0.530             ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|counter[0] ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|usr_mode_init_wait                      ; 0.530             ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|counter[8] ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|usr_mode_init_wait                      ; 0.530             ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|counter[9] ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|usr_mode_init_wait                      ; 0.530             ;
; adc_reader:inst11|read_data[8]                                                                                                                                                                                                    ; adc_reader:inst11|read_data[8]                                                                                                                                                                                                                                 ; 0.503             ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_num_shifts[10]                    ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|dps_current_state.state_bit_1 ; 0.497             ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_num_shifts[8]                     ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|dps_current_state.state_bit_1 ; 0.497             ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_num_shifts[9]                     ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|dps_current_state.state_bit_1 ; 0.497             ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_num_shifts[11]                    ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|dps_current_state.state_bit_1 ; 0.497             ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_num_shifts[1]                     ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|dps_current_state.state_bit_1 ; 0.497             ;
; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_num_shifts[2]                     ; DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|dps_current_state.state_bit_1 ; 0.497             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20032): Parallel compilation is enabled and will use up to 4 processors
Info (119006): Selected device 5CSEBA6U23I7 for design "DE10_Nano_HDMI_TX"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X89_Y1_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll:u_pll|pll_0002:pll_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|altera_cyclonev_pll_base:fpll_0|fpll
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X0_Y15_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL DE10_Nano_HDMI_TX1:inst|sys_pll:u_sys_pll|sys_pll_0002:sys_pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL
Info (11178): Promoted 3 clocks (3 global)
    Info (11162): DE10_Nano_HDMI_TX1:inst|vpg:u_vpg|pll:u_pll|pll_0002:pll_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0]~CLKENA0 with 90 fanout uses global clock CLKCTRL_G8
    Info (11162): DE10_Nano_HDMI_TX1:inst|sys_pll:u_sys_pll|sys_pll_0002:sys_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 30 fanout uses global clock CLKCTRL_G5
    Info (11162): DE10_Nano_HDMI_TX1:inst|sys_pll:u_sys_pll|sys_pll_0002:sys_pll_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0 with 1 fanout uses global clock CLKCTRL_G2
Info (11191): Automatically promoted 3 clocks (3 global)
    Info (11162): FPGA_CLK2_50~inputCLKENA0 with 454 fanout uses global clock CLKCTRL_G4
    Info (11162): FPGA_CLK1_50~inputCLKENA0 with 453 fanout uses global clock CLKCTRL_G6
    Info (11162): RST~inputCLKENA0 with 349 fanout uses global clock CLKCTRL_G9
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:01
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
Info (332104): Reading SDC File: 'DE10_Nano_HDMI_TX.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {inst|u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|vco0ph[0]} -divide_by 5 -duty_cycle 50.00 -name {inst|u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|divclk} {inst|u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|divclk}
    Info (332110): create_generated_clock -source {inst|u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|refclkin} -divide_by 5 -multiply_by 81 -duty_cycle 50.00 -name {inst|u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|vcoph[0]} {inst|u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|vcoph[0]}
    Info (332110): create_generated_clock -source {inst|u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -divide_by 17 -multiply_by 82 -duty_cycle 50.00 -name {inst|u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {inst|u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {inst|u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 402 -duty_cycle 50.00 -name {inst|u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {inst|u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {inst|u_sys_pll|sys_pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 314 -duty_cycle 50.00 -name {inst|u_sys_pll|sys_pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk} {inst|u_sys_pll|sys_pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: DE10_Nano_HDMI_TX1:inst|I2C_HDMI_Config:u_I2C_HDMI_Config|mI2C_CTRL_CLK was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register DE10_Nano_HDMI_TX1:inst|I2C_HDMI_Config:u_I2C_HDMI_Config|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|CNT[5] is being clocked by DE10_Nano_HDMI_TX1:inst|I2C_HDMI_Config:u_I2C_HDMI_Config|mI2C_CTRL_CLK
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst|u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: inst|u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: inst|u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: inst|u_sys_pll|sys_pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: inst|u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter  from: vco0ph[0]  to: divclk
    Info (332098): Cell: inst|u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|fpll_0|REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: inst|u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll  from: refclkin  to: fbclk
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: inst|u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] with master clock period: 20.000 found on PLL node: inst|u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] does not match the master clock period requirement: 10.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 8 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000 FPGA_CLK1_50
    Info (332111):   20.000 FPGA_CLK2_50
    Info (332111):   20.000 FPGA_CLK3_50
    Info (332111):    4.146 inst|u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111): 1666.829 inst|u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111): 1301.951 inst|u_sys_pll|sys_pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):    6.172 inst|u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|divclk
    Info (332111):    1.234 inst|u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|vcoph[0]
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "ARDUINO_IO[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[3]" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:50
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:28
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:16
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 22% of the available device resources in the region that extends from location X78_Y0 to location X89_Y10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:01:15
Info (11888): Total time spent on timing analysis during the Fitter is 21.59 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:40
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 5 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin HDMI_I2C_SCL has a permanently enabled output enable
    Info (169065): Pin HDMI_I2S has a permanently enabled output enable
    Info (169065): Pin HDMI_LRCLK has a permanently enabled output enable
    Info (169065): Pin HDMI_MCLK has a permanently disabled output enable
    Info (169065): Pin HDMI_SCLK has a permanently enabled output enable
Info (144001): Generated suppressed messages file /home/camp/Downloads/Demonstrations/FPGA/HDMI_TX/output_files/DE10_Nano_HDMI_TX.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 106 warnings
    Info: Peak virtual memory: 2581 megabytes
    Info: Processing ended: Wed Apr 11 19:17:47 2018
    Info: Elapsed time: 00:05:17
    Info: Total CPU time (on all processors): 00:09:16


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/camp/Downloads/Demonstrations/FPGA/HDMI_TX/output_files/DE10_Nano_HDMI_TX.fit.smsg.


