(assume nst312.0 (not (forall ((?v0 S3)) (or (not (= (f3 f4 ?v0) (f3 f4 (f5 (f6 f7 (f5 (f6 f8 (f5 f9 (f5 f10 (f5 f10 (f5 f11 f25))))) f13)) (f5 f9 (f5 f11 f25)))))) (= ?v0 (f5 f9 (f5 f10 (f5 f11 f25)))) (= ?v0 (f5 f9 (f5 f11 (f5 f11 f25)))) (= (f3 f4 (f5 (f6 f7 (f5 (f6 f8 (f5 f9 (f5 f10 (f5 f10 (f5 f11 f25))))) f13)) (f5 f9 (f5 f11 f25)))) (f3 (f15 f16 (f5 f9 (f5 f11 (f5 f10 (f5 f11 f25))))) ?v0))))))
(assume a6 (forall ((?v0 S3)) (=> (= (f3 f4 ?v0) f1) (=> (not (= ?v0 (f5 f9 (f5 f10 (f5 f11 f12))))) (=> (not (= ?v0 (f5 f9 (f5 f11 (f5 f11 f12))))) (= (f3 (f15 f16 (f5 f9 (f5 f11 (f5 f10 (f5 f11 f12))))) ?v0) f1))))))
(assume t304 (or (not (= (forall ((?v0 S3)) (=> (= (f3 f4 ?v0) f1) (=> (not (= ?v0 (f5 f9 (f5 f10 (f5 f11 f12))))) (=> (not (= ?v0 (f5 f9 (f5 f11 (f5 f11 f12))))) (= (f3 (f15 f16 (f5 f9 (f5 f11 (f5 f10 (f5 f11 f12))))) ?v0) f1))))) (forall ((?v0 S3)) (or (not (= (f3 f4 ?v0) (f3 f4 (f5 (f6 f7 (f5 (f6 f8 (f5 f9 (f5 f10 (f5 f10 (f5 f11 f25))))) f13)) (f5 f9 (f5 f11 f25)))))) (= ?v0 (f5 f9 (f5 f10 (f5 f11 f25)))) (= ?v0 (f5 f9 (f5 f11 (f5 f11 f25)))) (= (f3 f4 (f5 (f6 f7 (f5 (f6 f8 (f5 f9 (f5 f10 (f5 f10 (f5 f11 f25))))) f13)) (f5 f9 (f5 f11 f25)))) (f3 (f15 f16 (f5 f9 (f5 f11 (f5 f10 (f5 f11 f25))))) ?v0)))))) (not (forall ((?v0 S3)) (=> (= (f3 f4 ?v0) f1) (=> (not (= ?v0 (f5 f9 (f5 f10 (f5 f11 f12))))) (=> (not (= ?v0 (f5 f9 (f5 f11 (f5 f11 f12))))) (= (f3 (f15 f16 (f5 f9 (f5 f11 (f5 f10 (f5 f11 f12))))) ?v0) f1)))))) (forall ((?v0 S3)) (or (not (= (f3 f4 ?v0) (f3 f4 (f5 (f6 f7 (f5 (f6 f8 (f5 f9 (f5 f10 (f5 f10 (f5 f11 f25))))) f13)) (f5 f9 (f5 f11 f25)))))) (= ?v0 (f5 f9 (f5 f10 (f5 f11 f25)))) (= ?v0 (f5 f9 (f5 f11 (f5 f11 f25)))) (= (f3 f4 (f5 (f6 f7 (f5 (f6 f8 (f5 f9 (f5 f10 (f5 f10 (f5 f11 f25))))) f13)) (f5 f9 (f5 f11 f25)))) (f3 (f15 f16 (f5 f9 (f5 f11 (f5 f10 (f5 f11 f25))))) ?v0))))))
(assume t311 (= (forall ((?v0 S3)) (=> (= (f3 f4 ?v0) f1) (=> (not (= ?v0 (f5 f9 (f5 f10 (f5 f11 f12))))) (=> (not (= ?v0 (f5 f9 (f5 f11 (f5 f11 f12))))) (= (f3 (f15 f16 (f5 f9 (f5 f11 (f5 f10 (f5 f11 f12))))) ?v0) f1))))) (forall ((?v0 S3)) (or (not (= (f3 f4 ?v0) (f3 f4 (f5 (f6 f7 (f5 (f6 f8 (f5 f9 (f5 f10 (f5 f10 (f5 f11 f25))))) f13)) (f5 f9 (f5 f11 f25)))))) (= ?v0 (f5 f9 (f5 f10 (f5 f11 f25)))) (= ?v0 (f5 f9 (f5 f11 (f5 f11 f25)))) (= (f3 f4 (f5 (f6 f7 (f5 (f6 f8 (f5 f9 (f5 f10 (f5 f10 (f5 f11 f25))))) f13)) (f5 f9 (f5 f11 f25)))) (f3 (f15 f16 (f5 f9 (f5 f11 (f5 f10 (f5 f11 f25))))) ?v0))))))
(step t304' (cl (not (= (forall ((?v0 S3)) (=> (= (f3 f4 ?v0) f1) (=> (not (= ?v0 (f5 f9 (f5 f10 (f5 f11 f12))))) (=> (not (= ?v0 (f5 f9 (f5 f11 (f5 f11 f12))))) (= (f3 (f15 f16 (f5 f9 (f5 f11 (f5 f10 (f5 f11 f12))))) ?v0) f1))))) (forall ((?v0 S3)) (or (not (= (f3 f4 ?v0) (f3 f4 (f5 (f6 f7 (f5 (f6 f8 (f5 f9 (f5 f10 (f5 f10 (f5 f11 f25))))) f13)) (f5 f9 (f5 f11 f25)))))) (= ?v0 (f5 f9 (f5 f10 (f5 f11 f25)))) (= ?v0 (f5 f9 (f5 f11 (f5 f11 f25)))) (= (f3 f4 (f5 (f6 f7 (f5 (f6 f8 (f5 f9 (f5 f10 (f5 f10 (f5 f11 f25))))) f13)) (f5 f9 (f5 f11 f25)))) (f3 (f15 f16 (f5 f9 (f5 f11 (f5 f10 (f5 f11 f25))))) ?v0)))))) (not (forall ((?v0 S3)) (=> (= (f3 f4 ?v0) f1) (=> (not (= ?v0 (f5 f9 (f5 f10 (f5 f11 f12))))) (=> (not (= ?v0 (f5 f9 (f5 f11 (f5 f11 f12))))) (= (f3 (f15 f16 (f5 f9 (f5 f11 (f5 f10 (f5 f11 f12))))) ?v0) f1)))))) (forall ((?v0 S3)) (or (not (= (f3 f4 ?v0) (f3 f4 (f5 (f6 f7 (f5 (f6 f8 (f5 f9 (f5 f10 (f5 f10 (f5 f11 f25))))) f13)) (f5 f9 (f5 f11 f25)))))) (= ?v0 (f5 f9 (f5 f10 (f5 f11 f25)))) (= ?v0 (f5 f9 (f5 f11 (f5 f11 f25)))) (= (f3 f4 (f5 (f6 f7 (f5 (f6 f8 (f5 f9 (f5 f10 (f5 f10 (f5 f11 f25))))) f13)) (f5 f9 (f5 f11 f25)))) (f3 (f15 f16 (f5 f9 (f5 f11 (f5 f10 (f5 f11 f25))))) ?v0))))) :rule or :premises (t304))
(step st312 (cl (forall ((?v0 S3)) (or (not (= (f3 f4 ?v0) (f3 f4 (f5 (f6 f7 (f5 (f6 f8 (f5 f9 (f5 f10 (f5 f10 (f5 f11 f25))))) f13)) (f5 f9 (f5 f11 f25)))))) (= ?v0 (f5 f9 (f5 f10 (f5 f11 f25)))) (= ?v0 (f5 f9 (f5 f11 (f5 f11 f25)))) (= (f3 f4 (f5 (f6 f7 (f5 (f6 f8 (f5 f9 (f5 f10 (f5 f10 (f5 f11 f25))))) f13)) (f5 f9 (f5 f11 f25)))) (f3 (f15 f16 (f5 f9 (f5 f11 (f5 f10 (f5 f11 f25))))) ?v0))))) :rule resolution :premises (t304' t311 a6))
(step t.end (cl) :rule resolution :premises (nst312.0 st312))
