Fitter report for Project
Wed Nov 28 19:03:07 2018
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Fitter RAM Summary
 23. |top_level|ctrler:controller|datapath:dp|Memory:Memmy|LARams:Rammy|altsyncram:altsyncram_component|altsyncram_elr3:auto_generated|ALTSYNCRAM
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing Summary
 38. Estimated Delay Added for Hold Timing Details
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Wed Nov 28 19:03:07 2018       ;
; Quartus Prime Version              ; 18.0.0 Build 614 04/24/2018 SJ Lite Edition ;
; Revision Name                      ; Project                                     ;
; Top-level Entity Name              ; top_level                                   ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DAF484C7G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 2,863 / 49,760 ( 6 % )                      ;
;     Total combinational functions  ; 2,830 / 49,760 ( 6 % )                      ;
;     Dedicated logic registers      ; 1,259 / 49,760 ( 3 % )                      ;
; Total registers                    ; 1259                                        ;
; Total pins                         ; 45 / 360 ( 13 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 8,192 / 1,677,312 ( < 1 % )                 ;
; Embedded Multiplier 9-bit elements ; 16 / 288 ( 6 % )                            ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M50DAF484C7G                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.09        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   9.4%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 4252 ) ; 0.00 % ( 0 / 4252 )        ; 0.00 % ( 0 / 4252 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 4252 ) ; 0.00 % ( 0 / 4252 )        ; 0.00 % ( 0 / 4252 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 4236 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 16 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/intelFPGA_lite/18.0/4712/Project/output_files/Project.pin.


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 2,863 / 49,760 ( 6 % )      ;
;     -- Combinational with no register       ; 1604                        ;
;     -- Register only                        ; 33                          ;
;     -- Combinational with a register        ; 1226                        ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 2075                        ;
;     -- 3 input functions                    ; 619                         ;
;     -- <=2 input functions                  ; 136                         ;
;     -- Register only                        ; 33                          ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 2539                        ;
;     -- arithmetic mode                      ; 291                         ;
;                                             ;                             ;
; Total registers*                            ; 1,259 / 51,509 ( 2 % )      ;
;     -- Dedicated logic registers            ; 1,259 / 49,760 ( 3 % )      ;
;     -- I/O registers                        ; 0 / 1,749 ( 0 % )           ;
;                                             ;                             ;
; Total LABs:  partially or completely used   ; 229 / 3,110 ( 7 % )         ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 45 / 360 ( 13 % )           ;
;     -- Clock pins                           ; 3 / 8 ( 38 % )              ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )             ;
;                                             ;                             ;
; M9Ks                                        ; 1 / 182 ( < 1 % )           ;
; UFM blocks                                  ; 0 / 1 ( 0 % )               ;
; ADC blocks                                  ; 0 / 2 ( 0 % )               ;
; Total block memory bits                     ; 8,192 / 1,677,312 ( < 1 % ) ;
; Total block memory implementation bits      ; 9,216 / 1,677,312 ( < 1 % ) ;
; Embedded Multiplier 9-bit elements          ; 16 / 288 ( 6 % )            ;
; PLLs                                        ; 0 / 4 ( 0 % )               ;
; Global signals                              ; 6                           ;
;     -- Global clocks                        ; 6 / 20 ( 30 % )             ;
; JTAGs                                       ; 0 / 1 ( 0 % )               ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; Remote update blocks                        ; 0 / 1 ( 0 % )               ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )               ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )               ;
; Average interconnect usage (total/H/V)      ; 4.3% / 4.0% / 4.6%          ;
; Peak interconnect usage (total/H/V)         ; 63.4% / 60.0% / 68.3%       ;
; Maximum fan-out                             ; 1184                        ;
; Highest non-global fan-out                  ; 227                         ;
; Total fan-out                               ; 15505                       ;
; Average fan-out                             ; 3.64                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 2863 / 49760 ( 6 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 1604                 ; 0                              ;
;     -- Register only                        ; 33                   ; 0                              ;
;     -- Combinational with a register        ; 1226                 ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 2075                 ; 0                              ;
;     -- 3 input functions                    ; 619                  ; 0                              ;
;     -- <=2 input functions                  ; 136                  ; 0                              ;
;     -- Register only                        ; 33                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 2539                 ; 0                              ;
;     -- arithmetic mode                      ; 291                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 1259                 ; 0                              ;
;     -- Dedicated logic registers            ; 1259 / 49760 ( 3 % ) ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 229 / 3110 ( 7 % )   ; 0 / 3110 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 45                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 16 / 288 ( 6 % )     ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 8192                 ; 0                              ;
; Total RAM block bits                        ; 9216                 ; 0                              ;
; M9K                                         ; 1 / 182 ( < 1 % )    ; 0 / 182 ( 0 % )                ;
; Clock control block                         ; 6 / 24 ( 25 % )      ; 0 / 24 ( 0 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )      ; 0 / 2 ( 0 % )                  ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 15791                ; 8                              ;
;     -- Registered Connections               ; 4923                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 13                   ; 0                              ;
;     -- Output Ports                         ; 32                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clk      ; M8    ; 2        ; 0            ; 18           ; 14           ; 1261                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; inen     ; B8    ; 7        ; 46           ; 54           ; 28           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; input[0] ; AA10  ; 3        ; 34           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; input[1] ; W10   ; 3        ; 24           ; 0            ; 28           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; input[2] ; V9    ; 3        ; 31           ; 0            ; 28           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; input[3] ; AB8   ; 3        ; 31           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; input[4] ; AA8   ; 3        ; 31           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; input[5] ; R12   ; 4        ; 38           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; input[6] ; P11   ; 3        ; 34           ; 0            ; 28           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; input[7] ; V10   ; 3        ; 31           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; input[8] ; Y11   ; 4        ; 36           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; portSpec ; A8    ; 7        ; 46           ; 54           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; reset    ; R11   ; 3        ; 31           ; 0            ; 0            ; 1164                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; output[0]  ; P9    ; 3        ; 22           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output[10] ; AB13  ; 4        ; 40           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output[11] ; AA6   ; 3        ; 29           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output[12] ; AB9   ; 3        ; 34           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output[13] ; Y7    ; 3        ; 20           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output[14] ; AB10  ; 4        ; 38           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output[15] ; AB5   ; 3        ; 29           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output[16] ; V11   ; 4        ; 38           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output[17] ; AA7   ; 3        ; 29           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output[18] ; W9    ; 3        ; 22           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output[19] ; Y3    ; 3        ; 24           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output[1]  ; AA9   ; 3        ; 34           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output[20] ; Y4    ; 3        ; 24           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output[21] ; AB3   ; 3        ; 22           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output[22] ; W8    ; 3        ; 24           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output[23] ; V8    ; 3        ; 20           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output[24] ; Y8    ; 3        ; 20           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output[25] ; AB7   ; 3        ; 29           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output[26] ; R10   ; 3        ; 26           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output[27] ; AB4   ; 3        ; 26           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output[28] ; P10   ; 3        ; 26           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output[29] ; AA5   ; 3        ; 26           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output[2]  ; Y10   ; 3        ; 34           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output[30] ; AB2   ; 3        ; 22           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output[31] ; V7    ; 3        ; 20           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output[3]  ; V12   ; 4        ; 38           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output[4]  ; W11   ; 4        ; 36           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output[5]  ; AB6   ; 3        ; 29           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output[6]  ; AA3   ; 3        ; 26           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output[7]  ; R9    ; 3        ; 22           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output[8]  ; AB12  ; 4        ; 40           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output[9]  ; W7    ; 3        ; 24           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 1B       ; 4 / 24 ( 17 % )  ; 2.5V          ; --           ;
; 2        ; 1 / 36 ( 3 % )   ; 2.5V          ; --           ;
; 3        ; 34 / 48 ( 71 % ) ; 2.5V          ; --           ;
; 4        ; 8 / 48 ( 17 % )  ; 2.5V          ; --           ;
; 5        ; 0 / 40 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 0 / 60 ( 0 % )   ; 2.5V          ; --           ;
; 7        ; 2 / 52 ( 4 % )   ; 2.5V          ; --           ;
; 8        ; 4 / 36 ( 11 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                      ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 447        ; 7        ; portSpec                                       ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA2      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 153        ; 3        ; output[6]                                      ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AA4      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; output[29]                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AA6      ; 156        ; 3        ; output[11]                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AA7      ; 158        ; 3        ; output[17]                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AA8      ; 165        ; 3        ; input[4]                                       ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AA9      ; 169        ; 3        ; output[1]                                      ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AA10     ; 170        ; 3        ; input[0]                                       ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AA11     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA12     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; output[30]                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AB3      ; 147        ; 3        ; output[21]                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AB4      ; 155        ; 3        ; output[27]                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AB5      ; 159        ; 3        ; output[15]                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AB6      ; 161        ; 3        ; output[5]                                      ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AB7      ; 163        ; 3        ; output[25]                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AB8      ; 167        ; 3        ; input[3]                                       ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AB9      ; 171        ; 3        ; output[12]                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AB10     ; 177        ; 4        ; output[14]                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AB11     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 181        ; 4        ; output[8]                                      ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AB13     ; 183        ; 4        ; output[10]                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 451        ; 7        ; inen                                           ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B21      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 465        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 391        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 397        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 343        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D19      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 390        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 388        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E18      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E19      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E20      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E21      ; 335        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 333        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F19      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 342        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 340        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 331        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 34         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G20      ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                                       ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                                       ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 321        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; ANAIN2                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                         ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 327        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 325        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                            ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; L5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L19      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; clk                                            ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M9       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 338        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 339        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ; 142        ; 3        ; output[0]                                      ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; P10      ; 154        ; 3        ; output[28]                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; P11      ; 166        ; 3        ; input[6]                                       ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; P12      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P19      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P20      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ; --       ; VCCA1                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; output[7]                                      ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; R10      ; 152        ; 3        ; output[26]                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 164        ; 3        ; reset                                          ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 176        ; 4        ; input[5]                                       ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U18      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; output[31]                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; V8       ; 138        ; 3        ; output[23]                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; V9       ; 160        ; 3        ; input[2]                                       ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; V10      ; 162        ; 3        ; input[7]                                       ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; V11      ; 172        ; 4        ; output[16]                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ; 174        ; 4        ; output[3]                                      ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; V13      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 148        ; 3        ; output[9]                                      ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; W8       ; 150        ; 3        ; output[22]                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; W9       ; 144        ; 3        ; output[18]                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; W10      ; 146        ; 3        ; input[1]                                       ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; W11      ; 173        ; 4        ; output[4]                                      ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; W12      ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y2       ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y3       ; 149        ; 3        ; output[19]                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; Y4       ; 151        ; 3        ; output[20]                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; Y5       ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 141        ; 3        ; output[13]                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; Y8       ; 143        ; 3        ; output[24]                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; Y9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; output[2]                                      ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; Y11      ; 175        ; 4        ; input[8]                                       ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; Y12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y21      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------+
; I/O Assignment Warnings                    ;
+------------+-------------------------------+
; Pin Name   ; Reason                        ;
+------------+-------------------------------+
; output[0]  ; Incomplete set of assignments ;
; output[1]  ; Incomplete set of assignments ;
; output[2]  ; Incomplete set of assignments ;
; output[3]  ; Incomplete set of assignments ;
; output[4]  ; Incomplete set of assignments ;
; output[5]  ; Incomplete set of assignments ;
; output[6]  ; Incomplete set of assignments ;
; output[7]  ; Incomplete set of assignments ;
; output[8]  ; Incomplete set of assignments ;
; output[9]  ; Incomplete set of assignments ;
; output[10] ; Incomplete set of assignments ;
; output[11] ; Incomplete set of assignments ;
; output[12] ; Incomplete set of assignments ;
; output[13] ; Incomplete set of assignments ;
; output[14] ; Incomplete set of assignments ;
; output[15] ; Incomplete set of assignments ;
; output[16] ; Incomplete set of assignments ;
; output[17] ; Incomplete set of assignments ;
; output[18] ; Incomplete set of assignments ;
; output[19] ; Incomplete set of assignments ;
; output[20] ; Incomplete set of assignments ;
; output[21] ; Incomplete set of assignments ;
; output[22] ; Incomplete set of assignments ;
; output[23] ; Incomplete set of assignments ;
; output[24] ; Incomplete set of assignments ;
; output[25] ; Incomplete set of assignments ;
; output[26] ; Incomplete set of assignments ;
; output[27] ; Incomplete set of assignments ;
; output[28] ; Incomplete set of assignments ;
; output[29] ; Incomplete set of assignments ;
; output[30] ; Incomplete set of assignments ;
; output[31] ; Incomplete set of assignments ;
; clk        ; Incomplete set of assignments ;
; reset      ; Incomplete set of assignments ;
; input[4]   ; Incomplete set of assignments ;
; inen       ; Incomplete set of assignments ;
; portSpec   ; Incomplete set of assignments ;
; input[7]   ; Incomplete set of assignments ;
; input[6]   ; Incomplete set of assignments ;
; input[8]   ; Incomplete set of assignments ;
; input[1]   ; Incomplete set of assignments ;
; input[2]   ; Incomplete set of assignments ;
; input[5]   ; Incomplete set of assignments ;
; input[0]   ; Incomplete set of assignments ;
; input[3]   ; Incomplete set of assignments ;
; output[0]  ; Missing location assignment   ;
; output[1]  ; Missing location assignment   ;
; output[2]  ; Missing location assignment   ;
; output[3]  ; Missing location assignment   ;
; output[4]  ; Missing location assignment   ;
; output[5]  ; Missing location assignment   ;
; output[6]  ; Missing location assignment   ;
; output[7]  ; Missing location assignment   ;
; output[8]  ; Missing location assignment   ;
; output[9]  ; Missing location assignment   ;
; output[10] ; Missing location assignment   ;
; output[11] ; Missing location assignment   ;
; output[12] ; Missing location assignment   ;
; output[13] ; Missing location assignment   ;
; output[14] ; Missing location assignment   ;
; output[15] ; Missing location assignment   ;
; output[16] ; Missing location assignment   ;
; output[17] ; Missing location assignment   ;
; output[18] ; Missing location assignment   ;
; output[19] ; Missing location assignment   ;
; output[20] ; Missing location assignment   ;
; output[21] ; Missing location assignment   ;
; output[22] ; Missing location assignment   ;
; output[23] ; Missing location assignment   ;
; output[24] ; Missing location assignment   ;
; output[25] ; Missing location assignment   ;
; output[26] ; Missing location assignment   ;
; output[27] ; Missing location assignment   ;
; output[28] ; Missing location assignment   ;
; output[29] ; Missing location assignment   ;
; output[30] ; Missing location assignment   ;
; output[31] ; Missing location assignment   ;
; clk        ; Missing location assignment   ;
; reset      ; Missing location assignment   ;
; input[4]   ; Missing location assignment   ;
; inen       ; Missing location assignment   ;
; portSpec   ; Missing location assignment   ;
; input[7]   ; Missing location assignment   ;
; input[6]   ; Missing location assignment   ;
; input[8]   ; Missing location assignment   ;
; input[1]   ; Missing location assignment   ;
; input[2]   ; Missing location assignment   ;
; input[5]   ; Missing location assignment   ;
; input[0]   ; Missing location assignment   ;
; input[3]   ; Missing location assignment   ;
+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------+--------------+
; Compilation Hierarchy Node                         ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                               ; Entity Name     ; Library Name ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------+--------------+
; |top_level                                         ; 2863 (3)    ; 1259 (0)                  ; 0 (0)         ; 8192        ; 1    ; 1          ; 16           ; 0       ; 8         ; 45   ; 0            ; 1604 (3)     ; 33 (0)            ; 1226 (0)         ; 0          ; |top_level                                                                                                                        ; top_level       ; work         ;
;    |ctrler:controller|                             ; 2860 (60)   ; 1259 (11)                 ; 0 (0)         ; 8192        ; 1    ; 0          ; 16           ; 0       ; 8         ; 0    ; 0            ; 1601 (50)    ; 33 (0)            ; 1226 (8)         ; 0          ; |top_level|ctrler:controller                                                                                                      ; ctrler          ; work         ;
;       |datapath:dp|                                ; 2803 (4)    ; 1248 (0)                  ; 0 (0)         ; 8192        ; 1    ; 0          ; 16           ; 0       ; 8         ; 0    ; 0            ; 1551 (4)     ; 33 (0)            ; 1219 (0)         ; 0          ; |top_level|ctrler:controller|datapath:dp                                                                                          ; datapath        ; work         ;
;          |ALUcontroller:alucard|                   ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; 0          ; |top_level|ctrler:controller|datapath:dp|ALUcontroller:alucard                                                                    ; ALUcontroller   ; work         ;
;          |Memory:Memmy|                            ; 80 (30)     ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (29)      ; 0 (0)             ; 25 (1)           ; 0          ; |top_level|ctrler:controller|datapath:dp|Memory:Memmy                                                                             ; Memory          ; work         ;
;             |LARams:Rammy|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level|ctrler:controller|datapath:dp|Memory:Memmy|LARams:Rammy                                                                ; LARams          ; work         ;
;                |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level|ctrler:controller|datapath:dp|Memory:Memmy|LARams:Rammy|altsyncram:altsyncram_component                                ; altsyncram      ; work         ;
;                   |altsyncram_elr3:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level|ctrler:controller|datapath:dp|Memory:Memmy|LARams:Rammy|altsyncram:altsyncram_component|altsyncram_elr3:auto_generated ; altsyncram_elr3 ; work         ;
;             |bus_latch:Inport0|                    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; 0          ; |top_level|ctrler:controller|datapath:dp|Memory:Memmy|bus_latch:Inport0                                                           ; bus_latch       ; work         ;
;             |bus_latch:Inport1|                    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level|ctrler:controller|datapath:dp|Memory:Memmy|bus_latch:Inport1                                                           ; bus_latch       ; work         ;
;             |bus_latch:Outputport|                 ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 20 (20)          ; 0          ; |top_level|ctrler:controller|datapath:dp|Memory:Memmy|bus_latch:Outputport                                                        ; bus_latch       ; work         ;
;          |alu_ns:ALU|                              ; 881 (710)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 16           ; 0       ; 8         ; 0    ; 0            ; 880 (709)    ; 0 (0)             ; 1 (1)            ; 0          ; |top_level|ctrler:controller|datapath:dp|alu_ns:ALU                                                                               ; alu_ns          ; work         ;
;             |lpm_mult:Mult0|                       ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 8            ; 0       ; 4         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |top_level|ctrler:controller|datapath:dp|alu_ns:ALU|lpm_mult:Mult0                                                                ; lpm_mult        ; work         ;
;                |mult_tns:auto_generated|           ; 79 (79)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 8            ; 0       ; 4         ; 0    ; 0            ; 79 (79)      ; 0 (0)             ; 0 (0)            ; 0          ; |top_level|ctrler:controller|datapath:dp|alu_ns:ALU|lpm_mult:Mult0|mult_tns:auto_generated                                        ; mult_tns        ; work         ;
;             |lpm_mult:Mult1|                       ; 92 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 8            ; 0       ; 4         ; 0    ; 0            ; 92 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |top_level|ctrler:controller|datapath:dp|alu_ns:ALU|lpm_mult:Mult1                                                                ; lpm_mult        ; work         ;
;                |mult_qgs:auto_generated|           ; 92 (92)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 8            ; 0       ; 4         ; 0    ; 0            ; 92 (92)      ; 0 (0)             ; 0 (0)            ; 0          ; |top_level|ctrler:controller|datapath:dp|alu_ns:ALU|lpm_mult:Mult1|mult_qgs:auto_generated                                        ; mult_qgs        ; work         ;
;          |bus_latch:PClatch|                       ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 1 (1)            ; 0          ; |top_level|ctrler:controller|datapath:dp|bus_latch:PClatch                                                                        ; bus_latch       ; work         ;
;          |genmux4:HILOmux|                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |top_level|ctrler:controller|datapath:dp|genmux4:HILOmux                                                                          ; genmux4         ; work         ;
;          |genmux4:PCsourceMux|                     ; 69 (69)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (69)      ; 0 (0)             ; 0 (0)            ; 0          ; |top_level|ctrler:controller|datapath:dp|genmux4:PCsourceMux                                                                      ; genmux4         ; work         ;
;          |genmux4:input2mux|                       ; 47 (47)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 19 (19)          ; 0          ; |top_level|ctrler:controller|datapath:dp|genmux4:input2mux                                                                        ; genmux4         ; work         ;
;          |genmux:PCmux|                            ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; 0          ; |top_level|ctrler:controller|datapath:dp|genmux:PCmux                                                                             ; genmux          ; work         ;
;          |genmux:WRdataMux|                        ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 0 (0)             ; 24 (24)          ; 0          ; |top_level|ctrler:controller|datapath:dp|genmux:WRdataMux                                                                         ; genmux          ; work         ;
;          |genmux:WRregMux|                         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0          ; |top_level|ctrler:controller|datapath:dp|genmux:WRregMux                                                                          ; genmux          ; work         ;
;          |genmux:input1mux|                        ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 28 (28)          ; 0          ; |top_level|ctrler:controller|datapath:dp|genmux:input1mux                                                                         ; genmux          ; work         ;
;          |reg:ALUoutReg|                           ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0          ; |top_level|ctrler:controller|datapath:dp|reg:ALUoutReg                                                                            ; reg             ; work         ;
;          |reg:HIReg|                               ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; 0          ; |top_level|ctrler:controller|datapath:dp|reg:HIReg                                                                                ; reg             ; work         ;
;          |reg:IR|                                  ; 70 (70)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 18 (18)           ; 40 (40)          ; 0          ; |top_level|ctrler:controller|datapath:dp|reg:IR                                                                                   ; reg             ; work         ;
;          |reg:MDR|                                 ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0          ; |top_level|ctrler:controller|datapath:dp|reg:MDR                                                                                  ; reg             ; work         ;
;          |reg:registerA|                           ; 61 (61)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 33 (33)          ; 0          ; |top_level|ctrler:controller|datapath:dp|reg:registerA                                                                            ; reg             ; work         ;
;          |reg:registerB|                           ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 30 (30)          ; 0          ; |top_level|ctrler:controller|datapath:dp|reg:registerB                                                                            ; reg             ; work         ;
;          |registerfile:reggiefile|                 ; 1432 (1432) ; 1056 (1056)               ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 376 (376)    ; 13 (13)           ; 1043 (1043)      ; 0          ; |top_level|ctrler:controller|datapath:dp|registerfile:reggiefile                                                                  ; registerfile    ; work         ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                        ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; output[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output[16] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output[17] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output[18] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output[19] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output[20] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output[21] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output[22] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output[23] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output[24] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output[25] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output[26] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output[27] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output[28] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output[29] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output[30] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output[31] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk        ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; reset      ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; input[4]   ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; inen       ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; portSpec   ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; input[7]   ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; input[6]   ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; input[8]   ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; input[1]   ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; input[2]   ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; input[5]   ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; input[0]   ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; input[3]   ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
+------------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                            ;
+-----------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                         ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------+-------------------+---------+
; clk                                                                         ;                   ;         ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q[0]                     ; 0                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q[1]                     ; 0                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q[2]                     ; 1                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q[3]                     ; 1                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q[4]                     ; 1                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q[5]                     ; 1                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q[6]                     ; 1                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q[7]                     ; 1                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q[8]                     ; 1                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q[9]                     ; 1                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q[10]                    ; 1                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q[11]                    ; 1                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q[12]                    ; 0                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q[13]                    ; 1                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q[14]                    ; 1                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q[15]                    ; 1                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q[16]                    ; 1                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q[17]                    ; 1                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q[18]                    ; 1                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q[19]                    ; 1                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q[20]                    ; 1                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q[21]                    ; 1                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q[22]                    ; 1                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q[23]                    ; 1                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q[24]                    ; 1                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q[25]                    ; 1                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q[26]                    ; 1                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q[27]                    ; 1                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q[28]                    ; 1                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q[29]                    ; 0                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q[30]                    ; 0                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q[31]                    ; 1                 ; 0       ;
;      - ctrler:controller|state.memAccessR                                   ; 1                 ; 0       ;
;      - ctrler:controller|state.memAccessW                                   ; 1                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:IR|q[4]                            ; 0                 ; 0       ;
;      - ctrler:controller|state.exec                                         ; 0                 ; 0       ;
;      - ctrler:controller|state.branchComplete                               ; 0                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q[29]                    ; 0                 ; 0       ;
;      - ctrler:controller|state.memAddr                                      ; 0                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q[27]                    ; 1                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q[28]                    ; 1                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q[26]                    ; 1                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q[21]                    ; 1                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q[19]                    ; 0                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q[20]                    ; 1                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q[18]                    ; 0                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q[31]                    ; 1                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q[30]                    ; 0                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q[25]                    ; 1                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q[23]                    ; 1                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q[24]                    ; 1                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q[22]                    ; 1                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:IR|q[1]                            ; 0                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:IR|q[2]                            ; 0                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:IR|q[5]                            ; 0                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q[0]                     ; 0                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q[2]                     ; 0                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q[1]                     ; 0                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:IR|q[0]                            ; 1                 ; 0       ;
;      - ctrler:controller|state.iFetchInc                                    ; 1                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:IR|q[3]                            ; 0                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q[5]                     ; 0                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q[4]                     ; 0                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q[8]                     ; 1                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q[6]                     ; 0                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q[9]                     ; 0                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q[7]                     ; 0                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q[3]                     ; 1                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q[17]                    ; 0                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q[15]                    ; 0                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q[16]                    ; 0                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q[14]                    ; 1                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q[13]                    ; 1                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q[11]                    ; 0                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q[12]                    ; 0                 ; 0       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q[10]                    ; 1                 ; 0       ;
;      - ctrler:controller|state.jumpComplete                                 ; 0                 ; 0       ;
; reset                                                                       ;                   ;         ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data1[0]    ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q~0                      ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q~1                      ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q~2                      ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q~3                      ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q~4                      ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q~5                      ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q~6                      ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q~7                      ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q~8                      ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q~9                      ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q~10                     ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q~11                     ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q~12                     ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q~13                     ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q~14                     ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q~15                     ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q~16                     ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q~17                     ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q~18                     ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q~19                     ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q~20                     ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q~21                     ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q~22                     ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q~23                     ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q~24                     ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q~25                     ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q~26                     ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q~27                     ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q~28                     ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q~29                     ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q~30                     ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:ALUoutReg|q~31                     ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data1[1]    ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data1[2]    ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data1[3]    ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data1[4]    ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data1[5]    ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data1[6]    ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data1[7]    ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data1[8]    ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data1[9]    ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data1[10]   ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data1[11]   ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data1[12]   ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data1[13]   ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data1[14]   ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data1[15]   ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data1[16]   ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data1[17]   ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data1[18]   ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data1[19]   ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data1[20]   ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data1[21]   ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data1[22]   ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data1[23]   ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data1[24]   ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data1[25]   ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data1[26]   ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data1[27]   ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data1[28]   ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data1[29]   ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data1[30]   ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data1[31]   ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:IR|q~1                             ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data0[29]   ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q~0                      ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data0[27]   ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q~1                      ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:IR|q~3                             ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data0[28]   ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q~2                      ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data0[26]   ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q~3                      ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:IR|q~5                             ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data0[21]   ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q~4                      ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data0[19]   ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q~5                      ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data0[20]   ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q~6                      ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data0[18]   ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q~7                      ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:IR|q~7                             ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:IR|q~9                             ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data0[31]   ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q~8                      ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data0[30]   ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q~9                      ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data0[25]   ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q~10                     ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data0[23]   ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q~11                     ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data0[24]   ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q~12                     ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data0[22]   ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q~13                     ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:IR|q~11                            ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:IR|q~13                            ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:IR|q~15                            ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data0[0]    ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q~14                     ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data0[2]    ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q~15                     ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data0[1]    ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q~16                     ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:IR|q~17                            ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:IR|q~18                            ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:IR|q~20                            ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data0[5]    ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q~17                     ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data0[4]    ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q~18                     ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data0[8]    ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q~19                     ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data0[6]    ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q~20                     ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data0[9]    ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q~21                     ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data0[7]    ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q~22                     ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data0[3]    ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q~23                     ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data0[17]   ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q~24                     ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data0[15]   ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q~25                     ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data0[16]   ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q~26                     ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data0[14]   ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q~27                     ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data0[13]   ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q~28                     ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data0[11]   ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q~29                     ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data0[12]   ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q~30                     ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data0[10]   ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:registerA|q~31                     ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:IR|q~21                            ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:IR|q~22                            ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:IR|q~23                            ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:IR|q~24                            ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:IR|q~25                            ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:IR|q~26                            ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:IR|q~27                            ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:IR|q~28                            ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:IR|q~29                            ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:IR|q~30                            ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:IR|q~31                            ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:IR|q~32                            ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:IR|q~33                            ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:IR|q~34                            ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:IR|q~35                            ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:IR|q~36                            ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:HIReg|q[22]~0                      ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:IR|q~37                            ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:IR|q~38                            ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:IR|q~39                            ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:IR|q~40                            ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|reg:IR|q~41                            ; 0                 ; 6       ;
; input[4]                                                                    ;                   ;         ;
;      - ctrler:controller|datapath:dp|Memory:Memmy|bus_latch:Inport0|DATA[4] ; 1                 ; 6       ;
;      - ctrler:controller|datapath:dp|Memory:Memmy|bus_latch:Inport1|DATA[4] ; 1                 ; 6       ;
; inen                                                                        ;                   ;         ;
;      - en1                                                                  ; 1                 ; 0       ;
;      - en2                                                                  ; 1                 ; 0       ;
; portSpec                                                                    ;                   ;         ;
;      - en1                                                                  ; 1                 ; 6       ;
;      - en2                                                                  ; 1                 ; 6       ;
; input[7]                                                                    ;                   ;         ;
;      - ctrler:controller|datapath:dp|Memory:Memmy|bus_latch:Inport0|DATA[7] ; 1                 ; 6       ;
;      - ctrler:controller|datapath:dp|Memory:Memmy|bus_latch:Inport1|DATA[7] ; 1                 ; 6       ;
; input[6]                                                                    ;                   ;         ;
;      - ctrler:controller|datapath:dp|Memory:Memmy|bus_latch:Inport0|DATA[6] ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|Memory:Memmy|bus_latch:Inport1|DATA[6] ; 0                 ; 6       ;
; input[8]                                                                    ;                   ;         ;
;      - ctrler:controller|datapath:dp|Memory:Memmy|bus_latch:Inport0|DATA[8] ; 1                 ; 6       ;
;      - ctrler:controller|datapath:dp|Memory:Memmy|bus_latch:Inport1|DATA[8] ; 1                 ; 6       ;
; input[1]                                                                    ;                   ;         ;
;      - ctrler:controller|datapath:dp|Memory:Memmy|bus_latch:Inport0|DATA[1] ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|Memory:Memmy|bus_latch:Inport1|DATA[1] ; 0                 ; 6       ;
; input[2]                                                                    ;                   ;         ;
;      - ctrler:controller|datapath:dp|Memory:Memmy|bus_latch:Inport0|DATA[2] ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|Memory:Memmy|bus_latch:Inport1|DATA[2] ; 0                 ; 6       ;
; input[5]                                                                    ;                   ;         ;
;      - ctrler:controller|datapath:dp|Memory:Memmy|bus_latch:Inport0|DATA[5] ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|Memory:Memmy|bus_latch:Inport1|DATA[5] ; 0                 ; 6       ;
; input[0]                                                                    ;                   ;         ;
;      - ctrler:controller|datapath:dp|Memory:Memmy|bus_latch:Inport0|DATA[0] ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|Memory:Memmy|bus_latch:Inport1|DATA[0] ; 0                 ; 6       ;
; input[3]                                                                    ;                   ;         ;
;      - ctrler:controller|datapath:dp|Memory:Memmy|bus_latch:Inport0|DATA[3] ; 0                 ; 6       ;
;      - ctrler:controller|datapath:dp|Memory:Memmy|bus_latch:Inport1|DATA[3] ; 0                 ; 6       ;
+-----------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                 ;
+--------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                               ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk                                                                ; PIN_M8             ; 1184    ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; clk                                                                ; PIN_M8             ; 78      ; Clock        ; no     ; --                   ; --               ; --                        ;
; ctrler:controller|datapath:dp|ALUcontroller:alucard|HI_en~1        ; LCCOMB_X26_Y19_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ctrler:controller|datapath:dp|Memory:Memmy|Outport_addr_true~0     ; LCCOMB_X31_Y18_N6  ; 32      ; Latch enable ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; ctrler:controller|datapath:dp|Memory:Memmy|legal_write~2           ; LCCOMB_X30_Y12_N28 ; 2       ; Write enable ; no     ; --                   ; --               ; --                        ;
; ctrler:controller|datapath:dp|PC_en~6                              ; LCCOMB_X31_Y14_N28 ; 2       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; ctrler:controller|datapath:dp|PC_en~6                              ; LCCOMB_X31_Y14_N28 ; 31      ; Latch enable ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; ctrler:controller|datapath:dp|registerfile:reggiefile|Decoder0~108 ; LCCOMB_X19_Y14_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ctrler:controller|datapath:dp|registerfile:reggiefile|Decoder0~110 ; LCCOMB_X19_Y14_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ctrler:controller|datapath:dp|registerfile:reggiefile|Decoder0~111 ; LCCOMB_X14_Y14_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ctrler:controller|datapath:dp|registerfile:reggiefile|Decoder0~112 ; LCCOMB_X19_Y14_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ctrler:controller|datapath:dp|registerfile:reggiefile|Decoder0~113 ; LCCOMB_X14_Y14_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ctrler:controller|datapath:dp|registerfile:reggiefile|Decoder0~114 ; LCCOMB_X14_Y14_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ctrler:controller|datapath:dp|registerfile:reggiefile|Decoder0~115 ; LCCOMB_X14_Y14_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ctrler:controller|datapath:dp|registerfile:reggiefile|Decoder0~116 ; LCCOMB_X14_Y14_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ctrler:controller|datapath:dp|registerfile:reggiefile|Decoder0~117 ; LCCOMB_X19_Y14_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ctrler:controller|datapath:dp|registerfile:reggiefile|Decoder0~118 ; LCCOMB_X19_Y14_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ctrler:controller|datapath:dp|registerfile:reggiefile|Decoder0~119 ; LCCOMB_X19_Y14_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ctrler:controller|datapath:dp|registerfile:reggiefile|Decoder0~120 ; LCCOMB_X19_Y14_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ctrler:controller|datapath:dp|registerfile:reggiefile|Decoder0~121 ; LCCOMB_X14_Y14_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ctrler:controller|datapath:dp|registerfile:reggiefile|Decoder0~122 ; LCCOMB_X14_Y14_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ctrler:controller|datapath:dp|registerfile:reggiefile|Decoder0~123 ; LCCOMB_X14_Y14_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ctrler:controller|datapath:dp|registerfile:reggiefile|Decoder0~124 ; LCCOMB_X19_Y14_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ctrler:controller|datapath:dp|registerfile:reggiefile|Decoder0~125 ; LCCOMB_X19_Y14_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ctrler:controller|datapath:dp|registerfile:reggiefile|Decoder0~126 ; LCCOMB_X19_Y14_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ctrler:controller|datapath:dp|registerfile:reggiefile|Decoder0~127 ; LCCOMB_X19_Y14_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ctrler:controller|datapath:dp|registerfile:reggiefile|Decoder0~129 ; LCCOMB_X14_Y14_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ctrler:controller|datapath:dp|registerfile:reggiefile|Decoder0~130 ; LCCOMB_X14_Y14_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ctrler:controller|datapath:dp|registerfile:reggiefile|Decoder0~132 ; LCCOMB_X14_Y14_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ctrler:controller|datapath:dp|registerfile:reggiefile|Decoder0~133 ; LCCOMB_X14_Y14_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ctrler:controller|datapath:dp|registerfile:reggiefile|Decoder0~134 ; LCCOMB_X14_Y14_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ctrler:controller|datapath:dp|registerfile:reggiefile|Decoder0~135 ; LCCOMB_X14_Y14_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ctrler:controller|datapath:dp|registerfile:reggiefile|Decoder0~138 ; LCCOMB_X24_Y11_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ctrler:controller|datapath:dp|registerfile:reggiefile|Decoder0~139 ; LCCOMB_X24_Y11_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ctrler:controller|datapath:dp|registerfile:reggiefile|Decoder0~140 ; LCCOMB_X24_Y11_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ctrler:controller|datapath:dp|registerfile:reggiefile|Decoder0~141 ; LCCOMB_X24_Y11_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ctrler:controller|datapath:dp|registerfile:reggiefile|Decoder0~142 ; LCCOMB_X24_Y11_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ctrler:controller|datapath:dp|registerfile:reggiefile|Decoder0~143 ; LCCOMB_X24_Y11_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ctrler:controller|state.iFetchInc                                  ; FF_X30_Y14_N15     ; 36      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; en1                                                                ; LCCOMB_X45_Y53_N12 ; 9       ; Latch enable ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; en2                                                                ; LCCOMB_X45_Y53_N18 ; 9       ; Latch enable ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; reset                                                              ; PIN_R11            ; 162     ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reset                                                              ; PIN_R11            ; 1003    ; Async. clear ; yes    ; Global Clock         ; GCLK18           ; --                        ;
+--------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                ;
+----------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                           ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk                                                            ; PIN_M8             ; 1184    ; 896                                  ; Global Clock         ; GCLK3            ; --                        ;
; ctrler:controller|datapath:dp|Memory:Memmy|Outport_addr_true~0 ; LCCOMB_X31_Y18_N6  ; 32      ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; ctrler:controller|datapath:dp|PC_en~6                          ; LCCOMB_X31_Y14_N28 ; 31      ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; en1                                                            ; LCCOMB_X45_Y53_N12 ; 9       ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; en2                                                            ; LCCOMB_X45_Y53_N18 ; 9       ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; reset                                                          ; PIN_R11            ; 1003    ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
+----------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                              ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF           ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-----------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; ctrler:controller|datapath:dp|Memory:Memmy|LARams:Rammy|altsyncram:altsyncram_component|altsyncram_elr3:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192 ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; TestCase1.mif ; M9K_X33_Y11_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-----------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |top_level|ctrler:controller|datapath:dp|Memory:Memmy|LARams:Rammy|altsyncram:altsyncram_component|altsyncram_elr3:auto_generated|ALTSYNCRAM                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(10001100000100010000000000100100) (68873210) (-1945042908) (-7-3-14-14-15-15-13-12)    ;(10001100000100100000000000101000) (69073214) (-1944977368) (-7-3-14-13-15-15-13-8)   ;(00000010001100101001100000100001) (214514041) (36870177) (2329821)   ;(00000010010100111010000000100100) (224720044) (39034916) (253A024)   ;(00000010011101001010100000100110) (235124046) (41199654) (274A826)   ;(00000010011100011011000000100101) (234330045) (41005093) (271B025)   ;(00000010110101001011100000100011) (265134043) (47495203) (2D4B823)   ;(00000010011100100000000000011001) (234400031) (41025561) (2720019)   ;
;8;(00001000000000000000000000001000) (1000000010) (134217736) (8000008)    ;(00000000000000000000000000000100) (4) (4) (04)   ;(00000000000000000000000000000101) (5) (5) (05)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;32;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;40;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;48;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;56;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;80;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 288               ;
; Simple Multipliers (18-bit)           ; 8           ; 1                   ; 144               ;
; Embedded Multiplier Blocks            ; 8           ; --                  ; 144               ;
; Embedded Multiplier 9-bit elements    ; 16          ; 2                   ; 288               ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 5           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 2           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                           ;
+----------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                         ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; ctrler:controller|datapath:dp|alu_ns:ALU|lpm_mult:Mult1|mult_qgs:auto_generated|w569w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ctrler:controller|datapath:dp|alu_ns:ALU|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y15_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; ctrler:controller|datapath:dp|alu_ns:ALU|lpm_mult:Mult0|mult_tns:auto_generated|w513w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ctrler:controller|datapath:dp|alu_ns:ALU|lpm_mult:Mult0|mult_tns:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y18_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; ctrler:controller|datapath:dp|alu_ns:ALU|lpm_mult:Mult0|mult_tns:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ctrler:controller|datapath:dp|alu_ns:ALU|lpm_mult:Mult0|mult_tns:auto_generated|mac_mult3 ;                            ; DSPMULT_X28_Y16_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; ctrler:controller|datapath:dp|alu_ns:ALU|lpm_mult:Mult0|mult_tns:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ctrler:controller|datapath:dp|alu_ns:ALU|lpm_mult:Mult0|mult_tns:auto_generated|mac_mult5 ;                            ; DSPMULT_X28_Y17_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; ctrler:controller|datapath:dp|alu_ns:ALU|lpm_mult:Mult1|mult_qgs:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ctrler:controller|datapath:dp|alu_ns:ALU|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult3 ;                            ; DSPMULT_X28_Y13_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; ctrler:controller|datapath:dp|alu_ns:ALU|lpm_mult:Mult1|mult_qgs:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ctrler:controller|datapath:dp|alu_ns:ALU|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult5 ;                            ; DSPMULT_X28_Y14_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; ctrler:controller|datapath:dp|alu_ns:ALU|lpm_mult:Mult1|mult_qgs:auto_generated|mac_out8     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ctrler:controller|datapath:dp|alu_ns:ALU|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult7 ;                            ; DSPMULT_X28_Y12_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; ctrler:controller|datapath:dp|alu_ns:ALU|lpm_mult:Mult0|mult_tns:auto_generated|mac_out8     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ctrler:controller|datapath:dp|alu_ns:ALU|lpm_mult:Mult0|mult_tns:auto_generated|mac_mult7 ;                            ; DSPMULT_X28_Y11_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+----------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 6,017 / 148,641 ( 4 % ) ;
; C16 interconnects     ; 173 / 5,382 ( 3 % )     ;
; C4 interconnects      ; 4,791 / 106,704 ( 4 % ) ;
; Direct links          ; 545 / 148,641 ( < 1 % ) ;
; Global clocks         ; 6 / 20 ( 30 % )         ;
; Local interconnects   ; 1,531 / 49,760 ( 3 % )  ;
; NSLEEPs               ; 0 / 500 ( 0 % )         ;
; R24 interconnects     ; 182 / 5,406 ( 3 % )     ;
; R4 interconnects      ; 5,657 / 147,764 ( 4 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.50) ; Number of LABs  (Total = 229) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 18                            ;
; 2                                           ; 7                             ;
; 3                                           ; 6                             ;
; 4                                           ; 3                             ;
; 5                                           ; 5                             ;
; 6                                           ; 2                             ;
; 7                                           ; 1                             ;
; 8                                           ; 4                             ;
; 9                                           ; 2                             ;
; 10                                          ; 5                             ;
; 11                                          ; 8                             ;
; 12                                          ; 11                            ;
; 13                                          ; 8                             ;
; 14                                          ; 11                            ;
; 15                                          ; 29                            ;
; 16                                          ; 109                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.88) ; Number of LABs  (Total = 229) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 124                           ;
; 1 Clock                            ; 151                           ;
; 1 Clock enable                     ; 44                            ;
; 2 Clock enables                    ; 96                            ;
; 2 Clocks                           ; 16                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.73) ; Number of LABs  (Total = 229) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 2                             ;
; 1                                            ; 15                            ;
; 2                                            ; 8                             ;
; 3                                            ; 1                             ;
; 4                                            ; 4                             ;
; 5                                            ; 3                             ;
; 6                                            ; 5                             ;
; 7                                            ; 1                             ;
; 8                                            ; 3                             ;
; 9                                            ; 1                             ;
; 10                                           ; 4                             ;
; 11                                           ; 3                             ;
; 12                                           ; 0                             ;
; 13                                           ; 3                             ;
; 14                                           ; 8                             ;
; 15                                           ; 8                             ;
; 16                                           ; 37                            ;
; 17                                           ; 10                            ;
; 18                                           ; 10                            ;
; 19                                           ; 13                            ;
; 20                                           ; 10                            ;
; 21                                           ; 7                             ;
; 22                                           ; 6                             ;
; 23                                           ; 3                             ;
; 24                                           ; 6                             ;
; 25                                           ; 6                             ;
; 26                                           ; 7                             ;
; 27                                           ; 6                             ;
; 28                                           ; 4                             ;
; 29                                           ; 3                             ;
; 30                                           ; 7                             ;
; 31                                           ; 3                             ;
; 32                                           ; 22                            ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 10.41) ; Number of LABs  (Total = 229) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 2                             ;
; 1                                                ; 16                            ;
; 2                                                ; 9                             ;
; 3                                                ; 7                             ;
; 4                                                ; 4                             ;
; 5                                                ; 11                            ;
; 6                                                ; 10                            ;
; 7                                                ; 11                            ;
; 8                                                ; 24                            ;
; 9                                                ; 10                            ;
; 10                                               ; 16                            ;
; 11                                               ; 13                            ;
; 12                                               ; 9                             ;
; 13                                               ; 6                             ;
; 14                                               ; 7                             ;
; 15                                               ; 13                            ;
; 16                                               ; 35                            ;
; 17                                               ; 6                             ;
; 18                                               ; 10                            ;
; 19                                               ; 4                             ;
; 20                                               ; 0                             ;
; 21                                               ; 2                             ;
; 22                                               ; 1                             ;
; 23                                               ; 0                             ;
; 24                                               ; 2                             ;
; 25                                               ; 0                             ;
; 26                                               ; 0                             ;
; 27                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 23.18) ; Number of LABs  (Total = 229) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 4                             ;
; 3                                            ; 1                             ;
; 4                                            ; 10                            ;
; 5                                            ; 0                             ;
; 6                                            ; 1                             ;
; 7                                            ; 4                             ;
; 8                                            ; 1                             ;
; 9                                            ; 3                             ;
; 10                                           ; 3                             ;
; 11                                           ; 4                             ;
; 12                                           ; 4                             ;
; 13                                           ; 5                             ;
; 14                                           ; 3                             ;
; 15                                           ; 4                             ;
; 16                                           ; 19                            ;
; 17                                           ; 4                             ;
; 18                                           ; 8                             ;
; 19                                           ; 6                             ;
; 20                                           ; 5                             ;
; 21                                           ; 6                             ;
; 22                                           ; 4                             ;
; 23                                           ; 9                             ;
; 24                                           ; 5                             ;
; 25                                           ; 5                             ;
; 26                                           ; 3                             ;
; 27                                           ; 3                             ;
; 28                                           ; 10                            ;
; 29                                           ; 11                            ;
; 30                                           ; 16                            ;
; 31                                           ; 9                             ;
; 32                                           ; 11                            ;
; 33                                           ; 14                            ;
; 34                                           ; 7                             ;
; 35                                           ; 9                             ;
; 36                                           ; 12                            ;
; 37                                           ; 2                             ;
; 38                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 45        ; 0            ; 0            ; 45        ; 45        ; 0            ; 32           ; 0            ; 0            ; 13           ; 0            ; 32           ; 13           ; 0            ; 0            ; 0            ; 32           ; 0            ; 0            ; 0            ; 0            ; 0            ; 45        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 45           ; 45           ; 45           ; 45           ; 45           ; 0         ; 45           ; 45           ; 0         ; 0         ; 45           ; 13           ; 45           ; 45           ; 32           ; 45           ; 13           ; 32           ; 45           ; 45           ; 45           ; 13           ; 45           ; 45           ; 45           ; 45           ; 45           ; 0         ; 45           ; 45           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; output[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output[8]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output[9]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output[10]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output[11]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output[12]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output[13]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output[14]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output[15]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output[16]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output[17]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output[18]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output[19]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output[20]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output[21]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output[22]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output[23]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output[24]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output[25]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output[26]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output[27]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output[28]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output[29]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output[30]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output[31]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inen               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; portSpec           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input[7]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input[8]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                 ;
+-------------------------------------------------------------+-------------------------------------------------------------+-------------------+
; Source Clock(s)                                             ; Destination Clock(s)                                        ; Delay Added in ns ;
+-------------------------------------------------------------+-------------------------------------------------------------+-------------------+
; clk                                                         ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[0]     ; 289.7             ;
; clk,ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[0] ; clk                                                         ; 125.7             ;
; clk,ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[0] ; clk,ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[0] ; 122.1             ;
; clk,ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[0] ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[0]     ; 95.5              ;
; I/O                                                         ; clk                                                         ; 20.0              ;
+-------------------------------------------------------------+-------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                           ;
+----------------------------------------------------------+----------------------------------------------------------+-------------------+
; Source Register                                          ; Destination Register                                     ; Delay Added in ns ;
+----------------------------------------------------------+----------------------------------------------------------+-------------------+
; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[0]  ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[2]  ; 6.653             ;
; ctrler:controller|datapath:dp|reg:registerA|q[0]         ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 5.560             ;
; ctrler:controller|state.memAddr                          ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 5.560             ;
; ctrler:controller|state.branchComplete                   ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 5.560             ;
; ctrler:controller|state.exec                             ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 5.560             ;
; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[2]  ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|reg:registerA|q[1]         ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|reg:registerA|q[10]        ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|reg:registerA|q[16]        ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|reg:registerA|q[14]        ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|reg:registerA|q[11]        ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|reg:registerB|q[8]         ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|reg:registerB|q[7]         ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|reg:registerB|q[6]         ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|reg:registerB|q[5]         ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|reg:registerA|q[9]         ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|reg:registerA|q[7]         ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|reg:registerA|q[17]        ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|reg:registerA|q[3]         ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|reg:registerA|q[5]         ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|reg:registerA|q[4]         ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|reg:registerA|q[6]         ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|reg:registerB|q[9]         ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|reg:registerA|q[2]         ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|reg:registerA|q[15]        ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|reg:registerB|q[15]        ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|reg:IR|q[15]               ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|reg:IR|q[12]               ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|reg:registerA|q[13]        ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|reg:registerB|q[13]        ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|reg:IR|q[13]               ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|reg:registerB|q[12]        ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|reg:registerA|q[12]        ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|reg:registerB|q[14]        ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|reg:IR|q[14]               ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|reg:registerB|q[11]        ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|reg:IR|q[11]               ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[16] ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[17] ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|reg:registerA|q[8]         ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|reg:registerB|q[10]        ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|reg:IR|q[10]               ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|reg:registerB|q[16]        ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|reg:registerB|q[0]         ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|reg:IR|q[0]                ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|reg:registerB|q[1]         ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|reg:IR|q[1]                ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|reg:registerB|q[2]         ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|reg:IR|q[2]                ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|reg:registerB|q[3]         ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|reg:IR|q[3]                ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|reg:registerB|q[4]         ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|reg:IR|q[4]                ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[8]  ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[12] ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|state.iDecode                          ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[15] ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[4]  ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|reg:IR|q[7]                ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[14] ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[5]  ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|reg:IR|q[6]                ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[6]  ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|reg:IR|q[9]                ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[11] ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[7]  ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|reg:IR|q[8]                ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[3]  ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[1]  ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|reg:IR|q[5]                ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[10] ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[9]  ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|state.iFetchInc                        ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|datapath:dp|reg:registerB|q[17]        ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[13] ; 4.945             ;
; ctrler:controller|state.jumpComplete                     ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[16] ; 4.231             ;
; ctrler:controller|datapath:dp|reg:registerA|q[18]        ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[20] ; 4.068             ;
; ctrler:controller|datapath:dp|reg:registerA|q[21]        ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[20] ; 4.068             ;
; ctrler:controller|datapath:dp|reg:registerA|q[29]        ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[20] ; 4.068             ;
; ctrler:controller|datapath:dp|reg:registerA|q[22]        ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[20] ; 4.068             ;
; ctrler:controller|datapath:dp|reg:registerA|q[24]        ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[20] ; 4.068             ;
; ctrler:controller|datapath:dp|reg:registerA|q[25]        ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[20] ; 4.068             ;
; ctrler:controller|datapath:dp|reg:registerA|q[27]        ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[20] ; 4.068             ;
; ctrler:controller|datapath:dp|reg:registerA|q[26]        ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[20] ; 4.068             ;
; ctrler:controller|datapath:dp|reg:registerA|q[31]        ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[20] ; 4.068             ;
; ctrler:controller|datapath:dp|reg:registerB|q[26]        ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[20] ; 4.068             ;
; ctrler:controller|datapath:dp|reg:registerB|q[27]        ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[20] ; 4.068             ;
; ctrler:controller|datapath:dp|reg:registerB|q[25]        ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[20] ; 4.068             ;
; ctrler:controller|datapath:dp|reg:registerB|q[24]        ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[20] ; 4.068             ;
; ctrler:controller|datapath:dp|reg:registerA|q[23]        ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[20] ; 4.068             ;
; ctrler:controller|datapath:dp|reg:registerB|q[23]        ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[20] ; 4.068             ;
; ctrler:controller|datapath:dp|reg:registerB|q[20]        ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[20] ; 4.068             ;
; ctrler:controller|datapath:dp|reg:registerA|q[20]        ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[20] ; 4.068             ;
; ctrler:controller|datapath:dp|reg:registerB|q[22]        ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[20] ; 4.068             ;
; ctrler:controller|datapath:dp|reg:registerA|q[28]        ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[20] ; 4.068             ;
; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[21] ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[20] ; 4.068             ;
; ctrler:controller|datapath:dp|reg:registerB|q[28]        ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[20] ; 4.068             ;
; ctrler:controller|datapath:dp|reg:registerB|q[29]        ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[20] ; 4.068             ;
; ctrler:controller|datapath:dp|reg:registerB|q[19]        ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[20] ; 4.068             ;
; ctrler:controller|datapath:dp|reg:registerA|q[19]        ; ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[20] ; 4.068             ;
+----------------------------------------------------------+----------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 10M50DAF484C7G for design "Project"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08DAF484I7G is compatible
    Info (176445): Device 10M08DAF484I7P is compatible
    Info (176445): Device 10M16DAF484C7G is compatible
    Info (176445): Device 10M16DAF484I7G is compatible
    Info (176445): Device 10M16DAF484I7P is compatible
    Info (176445): Device 10M25DAF484C7G is compatible
    Info (176445): Device 10M25DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7P is compatible
    Info (176445): Device 10M40DAF484C7G is compatible
    Info (176445): Device 10M40DAF484I7G is compatible
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location H2
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location G2
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location L4
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location M5
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 45 pins of 45 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Warning (335093): The Timing Analyzer is analyzing 82 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Project.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Warning (332191): Clock target ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[0] of clock ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[0] is fed by another target of the same clock.
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: controller|dp|Memmy|Outport_addr_true~0  from: datac  to: combout
    Info (332098): Cell: controller|dp|Memmy|Outport_addr_true~0  from: datad  to: combout
    Info (332098): Cell: controller|dp|PC_en~4  from: datab  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN M8 (CLK1n, DIFFIO_RX_L36n, DIFFOUT_L36n, High_Speed)) File: C:/intelFPGA_lite/18.0/4712/Project/top_level.vhd Line: 9
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ctrler:controller|datapath:dp|reg:ALUoutReg|q[0] File: C:/intelFPGA_lite/18.0/4712/Project/reg.vhd Line: 25
        Info (176357): Destination node ctrler:controller|datapath:dp|reg:ALUoutReg|q[1] File: C:/intelFPGA_lite/18.0/4712/Project/reg.vhd Line: 25
        Info (176357): Destination node ctrler:controller|datapath:dp|reg:ALUoutReg|q[2] File: C:/intelFPGA_lite/18.0/4712/Project/reg.vhd Line: 25
        Info (176357): Destination node ctrler:controller|datapath:dp|reg:ALUoutReg|q[3] File: C:/intelFPGA_lite/18.0/4712/Project/reg.vhd Line: 25
        Info (176357): Destination node ctrler:controller|datapath:dp|reg:ALUoutReg|q[4] File: C:/intelFPGA_lite/18.0/4712/Project/reg.vhd Line: 25
        Info (176357): Destination node ctrler:controller|datapath:dp|reg:ALUoutReg|q[5] File: C:/intelFPGA_lite/18.0/4712/Project/reg.vhd Line: 25
        Info (176357): Destination node ctrler:controller|datapath:dp|reg:ALUoutReg|q[6] File: C:/intelFPGA_lite/18.0/4712/Project/reg.vhd Line: 25
        Info (176357): Destination node ctrler:controller|datapath:dp|reg:ALUoutReg|q[7] File: C:/intelFPGA_lite/18.0/4712/Project/reg.vhd Line: 25
        Info (176357): Destination node ctrler:controller|datapath:dp|reg:ALUoutReg|q[8] File: C:/intelFPGA_lite/18.0/4712/Project/reg.vhd Line: 25
        Info (176357): Destination node ctrler:controller|datapath:dp|reg:ALUoutReg|q[9] File: C:/intelFPGA_lite/18.0/4712/Project/reg.vhd Line: 25
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node ctrler:controller|datapath:dp|Memory:Memmy|Outport_addr_true~0  File: C:/intelFPGA_lite/18.0/4712/Project/Memory.vhd Line: 20
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ctrler:controller|datapath:dp|PC_en~6  File: C:/intelFPGA_lite/18.0/4712/Project/datapath.vhd Line: 106
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ctrler:controller|datapath:dp|bus_latch:PClatch|DATA[30] File: C:/intelFPGA_lite/18.0/4712/Project/bus_latch.vhd Line: 16
Info (176353): Automatically promoted node en1  File: C:/intelFPGA_lite/18.0/4712/Project/top_level.vhd Line: 26
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node en2  File: C:/intelFPGA_lite/18.0/4712/Project/top_level.vhd Line: 26
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node reset~input (placed in PIN R11 (CLK7n, DIFFIO_TX_RX_B20n, DIFFOUT_B20n, High_Speed)) File: C:/intelFPGA_lite/18.0/4712/Project/top_level.vhd Line: 11
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ctrler:controller|datapath:dp|registerfile:reggiefile|rd_data1[0] File: C:/intelFPGA_lite/18.0/4712/Project/registerfile.vhd Line: 32
        Info (176357): Destination node ctrler:controller|datapath:dp|reg:ALUoutReg|q~0 File: C:/intelFPGA_lite/18.0/4712/Project/reg.vhd Line: 16
        Info (176357): Destination node ctrler:controller|datapath:dp|reg:ALUoutReg|q~1 File: C:/intelFPGA_lite/18.0/4712/Project/reg.vhd Line: 16
        Info (176357): Destination node ctrler:controller|datapath:dp|reg:ALUoutReg|q~2 File: C:/intelFPGA_lite/18.0/4712/Project/reg.vhd Line: 16
        Info (176357): Destination node ctrler:controller|datapath:dp|reg:ALUoutReg|q~3 File: C:/intelFPGA_lite/18.0/4712/Project/reg.vhd Line: 16
        Info (176357): Destination node ctrler:controller|datapath:dp|reg:ALUoutReg|q~4 File: C:/intelFPGA_lite/18.0/4712/Project/reg.vhd Line: 16
        Info (176357): Destination node ctrler:controller|datapath:dp|reg:ALUoutReg|q~5 File: C:/intelFPGA_lite/18.0/4712/Project/reg.vhd Line: 16
        Info (176357): Destination node ctrler:controller|datapath:dp|reg:ALUoutReg|q~6 File: C:/intelFPGA_lite/18.0/4712/Project/reg.vhd Line: 16
        Info (176357): Destination node ctrler:controller|datapath:dp|reg:ALUoutReg|q~7 File: C:/intelFPGA_lite/18.0/4712/Project/reg.vhd Line: 16
        Info (176357): Destination node ctrler:controller|datapath:dp|reg:ALUoutReg|q~8 File: C:/intelFPGA_lite/18.0/4712/Project/reg.vhd Line: 16
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 43 (unused VREF, 2.5V VCCIO, 11 input, 32 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 1B does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  35 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  47 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  60 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  52 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  32 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:29
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 50% of the available device resources in the region that extends from location X22_Y11 to location X32_Y21
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:02:25
Info (11888): Total time spent on timing analysis during the Fitter is 10.96 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:18
Info (144001): Generated suppressed messages file C:/intelFPGA_lite/18.0/4712/Project/output_files/Project.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 5509 megabytes
    Info: Processing ended: Wed Nov 28 19:03:09 2018
    Info: Elapsed time: 00:03:28
    Info: Total CPU time (on all processors): 00:03:43


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/intelFPGA_lite/18.0/4712/Project/output_files/Project.fit.smsg.


